概览

描述

The 9FGV1002 is a member of Renesas' PhiClock™ programmable clock generator family. The 9FGV1002 provides four spread-spectrum copies of a single output frequency and two copies of the crystal reference input. Two select pins allow for hardware selection of the desired configuration, or two I²C bits all easy software selection of the desired configuration. The user may configure any one of the four OTP configurations as the default when operating in I²C mode. Four unique I²C addresses are available, allowing easy I²C access to multiple components.

特性

  • PCIe Gen1–6 compliant
  • PCIe Gen6 Common Clock jitter < 50fs RMS
  • 276fs RMS typical phase jitter at 156.25MHz (12kHz–20MHz)
  • 4 programmable output pairs plus 2 LVCMOS REF outputs
  • 1 integer, fractional or spread-spectrum output frequency per configuration
  • 1MHz–325MHz output frequency (LVDS or LP-HCSL)
  • 1MHz–200MHz output frequency (LVCMOS)
  • 1.8V to 3.3V core VDD
  • Individual 1.8V, 2.5V or 3.3V VDDO for each programmable output pair
  • Supports HCSL, LVDS and LVCMOS I/O standards
  • Supports AC-coupled LVPECL and CML logic – see AN-891
  • 4 × 4 mm 24-VFQFPN and 24-LGA packages with 50MHz integrated crystal option
  • Supported by Timing Commander™ software

文档

文档标题 类型 日期
PDF442 KB
数据手册
PDF1.99 MB
应用文档
PDF256 KB
应用文档
PDF134 KB
应用文档
PDF222 KB
应用文档
PDF255 KB
应用文档
PDF307 KB
应用文档
PDF480 KB
应用文档
PDF235 KB
应用文档
PDF1.90 MB
应用文档
PDF495 KB
应用文档
PDF442 KB
应用文档
PDF233 KB
应用文档
PDF160 KB
应用文档
PDF120 KB
应用文档
PDF565 KB
应用文档
PDF136 KB
应用文档
PDF121 KB
应用文档
PDF150 KB
数据手册
PDF150 KB
数据手册
PDF150 KB
数据手册
PDF150 KB
数据手册
PDF150 KB
数据手册
PDF150 KB
数据手册
PDF401 KB
手册 - 软件
PDF507 KB
其他
PDF2.40 MB
概览
PDF1.83 MB
概览
PDF129 KB
产品变更通告
PDF143 KB
产品变更通告

设计和开发

软件与工具

软件下载

文档标题 类型 日期
ZIP6.20 MB
软件和工具 - 其他

开发板与套件

开发板与套件

模块

模块

Title Type Date
ZIP88 KB
模型 - IBIS

支持