V850E2/Px4
V850E2/Px4マイコンはロックステップ動作のための2個のV850E2M・ CPUコアを内蔵しています。１つは通常動作ためのマスタCPUとして動作し、もう一方のCPUはマスタCPUをモニタリングしています。
最大1024 KBフラッシュ/144ピンQFPパッケージのV850E2/Px4 (V850E2/PJ4)は機能安全と高性能を同時に要求される車載アプリケーションに最適です。
メインソリューション
特長：
製品間で異なる項目のみ記載
| 項目 | V850E2/Px4 | ||||
|---|---|---|---|---|---|
| 品名 | μPD70F3506 | μPD70F3507 | μPD70F3508 | μPD70F3509 | |
| 内蔵メモリ | プログラムフラッシュ | 512 Kバイト | 1 Mバイト | ||
| SRAM | 40 Kバイト | 80 Kバイト | |||
| 動作周波数 | Ta: 125℃ (max.) | 48/64/80 MHz (heap clock) |
64/80 MHz (heap clock) |
80/160 MHz (heap clock) | |
| オシレータ周波数 | 16 MHz | 8/16 MHz | 16 MHz | 8/16 MHz | |
| A/Dコンバータ分解能 | 10 ビット | 10/12 ビット | 10 ビット | 10/12 bit | |
| 電圧 | 内部 | 1.1 - 1.3 V | |||
| インタフェース, A/Dコンバータ, フラッシュメモリ書き換え用 | 3.0 - 3.6 V | 4.5 - 5.5 V | 3.0 - 3.6 V | 4.5 V to 5.5 V | |
ピン数－メモリサイズのラインアップ：
| タイトル | 概要 | |||
|---|---|---|---|---|
| My Renesas | MY RENESASに登録いただくと、各種ドキュメントの改訂情報、ツール製品などの ダウンロードサービスやメールニュースなどの各種サービスをご利用いただけるようになります。 |
|||
| セミナー | 当製品のセミナーや、学習のための情報が掲載されています。 | |||
| FAQ | 当製品のよくあるお問合せ、開発のヒントが掲載されています。 | |||
| フォーラム | ルネサスの総合コミュニティサイトです。 | |||
| Video | 当製品に関するVideoコンテンツをご覧いただけます。 | |||
ソフトウエア設計支援情報
免責事項:
当サイトの情報は、当社の提携パートナーが提供する情報に基づいています。当社は、これらの情報をあくまで便宜上の目的で提供しており、当サイトのコンテンツ、サイトの変更、更新内容について、一切の責任を負いません。一部のリンクについては、当社以外のウェブサイトへリンクされており、それらのウェブサイトは当社の管理下にありません。リンク先サイトのコンテンツ、変更、更新内容に関して、当社はいかなる責任も負いません。当社は、このようなリンクをあくまで便宜上の目的で提供しており、当社ウェブサイトからのリンクに関し、リンク先サイトの内容を保証するものではありませんのでご了承ください。
当サイト上で言及されているサードパーティ製品、及びサービスに関する情報は、それが単独製品あるいはルネサス製品と関連がある場合においても、それらの製品、サービス、保証の適合性について、いかなる保証も表明もするものではありません。