The 85352I is a 12 bit, 2-to-1 LVPECL Clock Buffer. Individual input select controls support independent multiplexer operation from a common clock input source. Clock inputs accept most standard differential levels. The 85352I is characterized at full 3.3V or mixed 3.3V core/2.5V output operating supply modes.

特長

  • Twelve, 2-to-1 multiplexers with LVPECL outputs
  • Selectable differential CLKx, nCLKx input pairs
  • CLK, nCLK pair can accept the following differential input levels: LVPECL, LVDS, LVHSTL, HCSL, SSTL
  • Maximum output frequency: 700MHz
  • Individual select control for each multiplexer
  • Select inputs accept LVCMOS / LVTTL levels
  • Propagation delay: 2ns (maximum)
  • Additive Phase Jitter, RMS: 0.21ps (typical), 3.3V
  • Full 3.3V or mixed 3.3V core/2.5V output supply
  • -40°C to 85°C ambient operating temperature
  • Available in lead-free (RoHS 6) package

descriptionドキュメント

タイトル language 分類 形式 サイズ 日付
star 85352 Data Sheet データシート PDF 709 KB
AN-828 Termination - LVPECL アプリケーションノート PDF 322 KB
AN-844 Termination - AC Coupling Clock Receivers アプリケーションノート PDF 170 KB
AN-842 Thermal Considerations in Package Design and Selection アプリケーションノート PDF 495 KB
AN-840 Jitter Specifications for Timing Signals アプリケーションノート PDF 442 KB
AN-833 Differential Input Self Oscillation Prevention アプリケーションノート PDF 180 KB
AN-834 Hot-Swap Recommendations アプリケーションノート PDF 153 KB
AN-835 Differential Input with VCMR being VIH Referenced アプリケーションノート PDF 160 KB
AN-836 Differential Input to Accept Single-ended Levels アプリケーションノート PDF 120 KB
AN-815 Understanding Jitter Units アプリケーションノート PDF 565 KB
AN-827 Application Relevance of Clock Jitter アプリケーションノート PDF 1.15 MB
AN-805 Recommended Ferrite Beads アプリケーションノート PDF 121 KB
PCN# : A1709-02 Add alternate assembly at OSET and Convert to Copper Wire 製品変更通知 PDF 35 KB
PCN# : A1402-02 Alternate Assembly Locations 製品変更通知 PDF 34 KB
PDN# : CQ-19-01(R1) Quarterly Market Declined PDN 製品中止通知 PDF 1014 KB
PDN# : CQ-19-01 Quarterly Market Declined PDN 製品中止通知 PDF 537 KB
Clock Distribution Overview 概要 PDF 217 KB
IDT Clock Generation Overview 概要 PDF 1.83 MB

file_downloadダウンロード