カタログ等資料中の旧社名の扱いについて

2010年4月1日を以ってNECエレクトロニクス株式会社及び株式会社ルネサステクノロジが合併し、両社の全ての事業が当社に承継されております。従いまして、本資料中には旧社名での表記が残っておりますが、当社の資料として有効ですので、ご理解の程宜しくお願い申し上げます。

ルネサスエレクトロニクス ホームページ (http://www.renesas.com)

2010年4月1日 ルネサスエレクトロニクス株式会社

【発行】ルネサスエレクトロニクス株式会社 (http://www.renesas.com)

【問い合わせ先】http://japan.renesas.com/inquiry



ご注意書き

- 1. 本資料に記載されている内容は本資料発行時点のものであり、予告なく変更することがあります。当社製品のご購入およびご使用にあたりましては、事前に当社営業窓口で最新の情報をご確認いただきますとともに、当社ホームページなどを通じて公開される情報に常にご注意ください。
- 2. 本資料に記載された当社製品および技術情報の使用に関連し発生した第三者の特許権、著作権その他の知的財産権の侵害等に関し、当社は、一切その責任を負いません。当社は、本資料に基づき当社または第三者の特許権、著作権その他の知的財産権を何ら許諾するものではありません。
- 3. 当社製品を改造、改変、複製等しないでください。
- 4. 本資料に記載された回路、ソフトウェアおよびこれらに関連する情報は、半導体製品の動作例、応用例を説明するものです。お客様の機器の設計において、回路、ソフトウェアおよびこれらに関連する情報を使用する場合には、お客様の責任において行ってください。これらの使用に起因しお客様または第三者に生じた損害に関し、当社は、一切その責任を負いません。
- 5. 輸出に際しては、「外国為替及び外国貿易法」その他輸出関連法令を遵守し、かかる法令の定めるところにより必要な手続を行ってください。本資料に記載されている当社製品および技術を大量破壊兵器の開発等の目的、軍事利用の目的その他軍事用途の目的で使用しないでください。また、当社製品および技術を国内外の法令および規則により製造・使用・販売を禁止されている機器に使用することができません。
- 6. 本資料に記載されている情報は、正確を期すため慎重に作成したものですが、誤りがないことを保証するものではありません。万一、本資料に記載されている情報の誤りに起因する損害がお客様に生じた場合においても、当社は、一切その責任を負いません。
- 7. 当社は、当社製品の品質水準を「標準水準」、「高品質水準」および「特定水準」に分類しております。また、各品質水準は、以下に示す用途に製品が使われることを意図しておりますので、当社製品の品質水準をご確認ください。お客様は、当社の文書による事前の承諾を得ることなく、「特定水準」に分類された用途に当社製品を使用することができません。また、お客様は、当社の文書による事前の承諾を得ることなく、意図されていない用途に当社製品を使用することができません。当社の文書による事前の承諾を得ることなく、「特定水準」に分類された用途または意図されていない用途に当社製品を使用したことによりお客様または第三者に生じた損害等に関し、当社は、一切その責任を負いません。なお、当社製品のデータ・シート、データ・ブック等の資料で特に品質水準の表示がない場合は、標準水準製品であることを表します。

標準水準: コンピュータ、OA 機器、通信機器、計測機器、AV 機器、家電、工作機械、パーソナル機器、 産業用ロボット

高品質水準: 輸送機器(自動車、電車、船舶等)、交通用信号機器、防災・防犯装置、各種安全装置、生命 維持を目的として設計されていない医療機器(厚生労働省定義の管理医療機器に相当)

特定水準: 航空機器、航空宇宙機器、海底中継機器、原子力制御システム、生命維持のための医療機器(生命維持装置、人体に埋め込み使用するもの、治療行為(患部切り出し等)を行うもの、その他直接人命に影響を与えるもの)(厚生労働省定義の高度管理医療機器に相当)またはシステム

- 8. 本資料に記載された当社製品のご使用につき、特に、最大定格、動作電源電圧範囲、放熱特性、実装条件その他諸条件につきましては、当社保証範囲内でご使用ください。当社保証範囲を超えて当社製品をご使用された場合の故障および事故につきましては、当社は、一切その責任を負いません。
- 9. 当社は、当社製品の品質および信頼性の向上に努めておりますが、半導体製品はある確率で故障が発生したり、使用条件によっては誤動作したりする場合があります。また、当社製品は耐放射線設計については行っておりません。当社製品の故障または誤動作が生じた場合も、人身事故、火災事故、社会的損害などを生じさせないようお客様の責任において冗長設計、延焼対策設計、誤動作防止設計等の安全設計およびエージング処理等、機器またはシステムとしての出荷保証をお願いいたします。特に、マイコンソフトウェアは、単独での検証は困難なため、お客様が製造された最終の機器・システムとしての安全検証をお願いいたします。
- 10. 当社製品の環境適合性等、詳細につきましては製品個別に必ず当社営業窓口までお問合せください。ご使用に際しては、特定の物質の含有・使用を規制する RoHS 指令等、適用される環境関連法令を十分調査のうえ、かかる法令に適合するようご使用ください。お客様がかかる法令を遵守しないことにより生じた損害に関して、当社は、一切その責任を負いません。
- 11. 本資料の全部または一部を当社の文書による事前の承諾を得ることなく転載または複製することを固くお断りいたします。
- 12. 本資料に関する詳細についてのお問い合わせその他お気付きの点等がございましたら当社営業窓口までご 照会ください。
- 注 1. 本資料において使用されている「当社」とは、ルネサスエレクトロニクス株式会社およびルネサスエレクトロニクス株式会社がその総株主の議決権の過半数を直接または間接に保有する会社をいいます。
- 注 2. 本資料において使用されている「当社製品」とは、注 1 において定義された当社の開発、製造製品をいいます。



MOS集積回路 MOS Integrated Circuit

μ PD78F0701Y

8ビット・シングルチップ・マイクロコンピュータ

 μ PD78F0701Yは,78K/0シリーズの中の μ PD780701Yサブシリーズの製品です。DCANコントローラ,IEBus[™] コントローラを内蔵しています。内部ROMはフラッシュ・メモリを内蔵しており,基板に実装した状態でプログラムの書き込みが可能です。

詳しい機能説明などは次のユーザーズ・マニュアルに記載しております。設計の際には必ずお読みください。

μ PD780701Yサプシリーズ ユーザーズ・マニュアル : U13781J 78K/0シリーズ ユーザーズ・マニュアル 命令編 : U12326J

特徵

IEBus (Inter Equipment Bus[™]) コントローラ内蔵

DCAN (Direct Storage Controller Area Network) コントローラ内蔵

マスクROM製品とピン・コンパチブル(Vpp端子を除く)

フラッシュ・メモリ : 60 Kバイト (セルフ・プログラミング対応)

内部高速RAM : 1024バイト 内部拡張RAM : 2048バイト DCAN用バッファRAM : 288バイト

- ★ マスクROM製品と同じ電源電圧で動作可能(VDD = 3.5 ~ 5.5 V)

備考 フラッシュ・メモリ製品とマスクROM製品の違いについては , 1. μ PD78F0701Y**とマスク**ROM**製品の 違い**を参照してください。

応用分野

カー・オーディオ・システムなど

オーダ情報

オーダ名称 パッケージ μ PD78F0701YGC-8BT 80ピン・プラスチックQFP (14 mm)


本資料は、この製品の企画段階で作成していますので、予告なしに内容を変更することがあります。また本資料で扱う製品の製品化を中止することがあります。

量産中の製品



★ 78K/0シリーズの展開

78K/0シリーズの製品展開を次に示します。枠内はサブシリーズ名称です。





機能概要

項		機能					
内部メモリ	フラッシュ・メモリ	60 Kバイト					
	高速RAM	1024バイト					
	拡張RAM	2048パイト					
	DCAN用バッファRAM	288バイト					
最小命令実行時間		最小命令実行時間の可変機能内蔵					
		・0.32 μs/0.64 μs/1.27 μs/2.54 μs/5.09 μs(システム・クロック:6.29 MHz動作時)					
汎用レジスタ		8ビット×32レジスタ(8ビット×8レジスタ×4バンク)					
命令セット		・16ビット演算					
		・乗除算(8ビット×8ビット , 16ビット÷8ビット)					
		・ビット操作(セット,リセット,テスト,ブール演算)					
I/Oポート		合計 : 67本					
		・CMOS入出力 : 56本					
		・TTL入力 / CMOS出力 : 8本					
		・N-chオープン・ドレーン入出力 : 3本					
A/Dコンバータ		・8ビット分解能×16チャネル					
		・パワー・フェイル検出機能					
シリアル・インタ	フェース	・3線式シリアルI/Oモード : 2チャネル					
		・UARTモード : 1チャネル					
		・I ² Cバス・モード : 1チャネル					
タイマ		・16ビット・タイマ / イベント・カウンタ : 2チャネル					
		・8ビット・タイマ / イベント・カウンタ : 3チャネル					
		・時計用タイマ : 1チャネル					
		・ウォッチドッグ・タイマ : 1チャネル					
タイマ出力		5本(8ビットPWM出力可能:3本)					
DCANコントロー	ラ	1チャネル					
IEBusコントロー	5	実効伝送速度:18 kbps					
クロック出力		49.2 kHz, 98.3 kHz, 197 kHz, 393 kHz, 786 kHz, 1.57 MHz, 3.15 MHz, 6.29 MHz (シ					
		ステム・クロック:6.29 MHz動作時)					
ブザー出力	1	0.768 kHz, 1.54 kHz, 3.07 kHz, 6.14 kHz(システム・クロック:6.29 MHz動作時)					
ベクタ割り込み	マスカブル	内部:20, 外部:8					
要因	ノンマスカブル	内部:1					
	ソフトウエア	1					
電源電圧		V _{DD} = 3.5 ~ 5.5 V					
動作周囲温度		T _A = -40~+85					
パッケージ		80ピン・プラスチックQFP(14 mm)					


*



端子接続図 (Top View)

・80ピン・プラスチックQFP (14 mm)

 μ PD78F0701YGC-8BT



注意1. 通常動作モード時, Vpp端子はVssoまたはVss1に直接接続してください。

- 2. AVss端子はVssoに接続してください。
- 3. AVREF端子はVDDoに接続してください。

ANI0-ANI15 : Analog Input P90-P97 : Port9

ASCKO : Asynchronous Serial Clock PCL : Programmable Clock

AV_{REF}: Analog Reference Voltage RESET: Reset

CPUREG : Regulator for CPU Power Supply SCL0 : Serial Clock (for IIC0)

CRXD : CAN Receive Data SDA0 : Serial Data
CTXD : CAN Transmit Data SI30, SI31 : Serial Input
INTP0-INTP7 : Interrupt from Peripherals SO30, SO31 : Serial Output

IRX0: IEBus Receive DataTI000, TI010, TI001,ITX0: IEBus Transmit DataTI011, TI50, TI51,

P00-P07 : Port0 TI52 : Timer Input

P20-P27 : Port2 T000, T001, T050,

P30-P36 : Port3 TO51, TO52 : Timer Output


P40-P47 : Port4 TxD0 : Transmit Data (for UART0)

P50-P57 : Port5 V_{DD0}, V_{DD1} : Power Supply

P64-P67 : Port6 V_{PP} : Programming Power Supply

P70-P77 : Port7 V_{SS0}, V_{SS1} : Ground P80-P87 : Port8 X1, X2 : Crystal

ブロック図





目 次

- 1. μ PD78F0701YとマスクROM製品の違い ... 8
- 2. 端子機能一覧 ... 9
 - 2.1 ポート端子 ... 9
 - 2.2 ポート以外の端子 ... 10
 - 2.3 端子の入出力回路と未使用端子の処理 ... 12
- ★ 3. 内蔵バス・コントローラ (DCAN/IEBus) の切り替えについて ... 14
- ★ 4. メモリ・サイズ切り替えレジスタ (IMS) ... 15
- **★** 5. **内部拡張**RAM**サイズ切り替えレジスタ(IXS)** ... 15
 - 6. フラッシュ・メモリ・プログラミング ... 16
 - 6.1 通信方式の選択 ... 16
 - 6.2 フラッシュ・メモリ・プログラミングの機能 ... 17
 - 6.3 Flashpro の接続 ... 18
- ★ 6.4 セルフ書き込みによるフラッシュ・メモリ・プログラミング ... 19
 - 7. 電気的特性 ... 27
 - 8. 外形図 ... 40
 - 付録A. 開発ツール ... 41
 - **付録**B. **関連資料** ... 45



1. μ PD78F0701Y とマスクROM製品の違い

 μ PD78F0701Yは,基板に実装した状態でプログラムの書き込み,消去,再書き込み可能なフラッシュ・メモリを内蔵した製品です。

表1 - 1にフラッシュ・メモリ製品 (μ PD78F0701Y) とマスクROM製品 (μ PD780701Y, 780702Y) の違いを示します。

表1 - 1 μ PD78F0701YとマスクROM製品の違い

項目	μ PD78F0701Y μ PD780701Y μ PD78					
内部ROM構造	フラッシュ・メモリ	マスクROM				
IC端子	なし	あり				
Vpp端子	あり	なし				
内蔵バス・コントローラ	DCANコントローラ/	DCANコントローラ	IEBusコントローラ			
	IEBusコントローラ					
TX端子	DCAN/IEBus出力(ソフトウエア切り替え)	DCAN出力	IEBus出力			
RX端子	DCAN/IEBus入力(ソフトウエア切り替え)	DCAN入力 IEBus入力				
電気的特性	個別の製品のデータ・シートを参照してください。					

注意 フラッシュ・メモリ製品とマスクROM製品では,ノイズ耐量やノイズ輻射が異なります。試作から量産の 過程でフラッシュ・メモリ製品からマスクROM製品への置き換えを検討される場合は,マスクROM製品の CS製品(ES製品でなく)で十分に評価してください。

ペーパ・マシン U13563JJ2V0PM00

8



2. 端子機能一覧

2.1 ポート端子(1/2)

端子名称	入出力		機能	リセット時	兼用端子		
P00-P07	入出力	ポート0。		入力	INTP0-INTP7		
		8ビット入出力ポート。	8ビット入出力ポート。				
		1ビット単位で入力/出力の	D指定可能。				
		ソフトウエアにより , 内蔵	プルアップ抵抗を使用可能。				
P20	入出力	ポート2。		入力	SI31		
P21		8ビット入出力ポート。			SO31		
P22		1ビット単位で入力/出力の	D指定可能。		SCK31		
P23		ソフトウエアにより,内蔵	プルアップ抵抗を使用可能。		BUZ		
P24					RxD0		
P25					TxD0		
P26					ASCK0		
P27					PCL		
P30	入出力	ポート3。	ソフトウエアにより,内蔵プルアップ	入力	SI30		
P31		7ビット入出力ポート。	抵抗を使用可能。		SO30		
P32		1ビット単位で入力/出力			SCK30		
P33		の指定可能。	N-chオープン・ドレーン入出力ポート		-		
			(15 V耐圧)。				
			LEDを直接駆動可能。				
P34			ソフトウエアにより,内蔵プルアップ		TO00		
P35			抵抗を使用可能。		TI000		
P36					TI010		
P40-P47	入出力	ポート4。		入力	-		
		8ビット入出力ポート。					
		1ビット単位で入力/出力の	D指定可能。				
		ソフトウエアにより, 内蔵	プルアップ抵抗を使用可能。				
		立ち下がりエッジの検出に。	より,割り込み要求フラグ(KRIF)を1に				
		セット。					
P50-P57	入出力	ポート5。		入力	-		
		8ビット入出力ポート。					
		TTLレベル入力 / CMOS出力	力 。				
		1ビット単位で入力/出力の					
		ソフトウエアにより, 内蔵	プルアップ抵抗を使用可能。				
P64-P67	入出力	ポート6。		入力	-		
		4ビット入出力ポート。					
		1ビット単位で入力/出力の					
		ソフトウエアにより、内蔵	プルアップ抵抗を使用可能。				

ペーパ・マシン U13563JJ2V0PM00



2.1 ポート端子(2/2)

端子名称 入出力 リセット時 兼用端子 能 P70 入出力 ポート7。 ソフトウエアにより, 内蔵プルアップ 入力 TI52/TO52 8ビット入出力ポート。 抵抗を使用可能。 P71 1ビット単位で入力/出力 N-chオープン・ドレーン入出力ポート SDA0 の指定可能。 P72 (5 V耐圧)。 SCL0 P73 ソフトウエアにより,内蔵プルアップ TO01 P74 抵抗を使用可能。 TI001 P75 TI011 P76 TI50/TO50 P77 TI51/TO51 P80-P87 入出力 ポート8。 入力 ANI0-ANI7 8ビット入出力ポート。 1ビット単位で入力/出力の指定可能。 入力 P90-P97 入出力 ポート9。 ANI8-ANI15 8ビット入出力ポート。 1ビット単位で入力/出力の指定可能。

2.2 ポート以外の端子(1/2)

端子名称	入出力	機能	リセット時	兼用端子
INTP0-INTP7	入力	有効エッジ(立ち上がり,立ち下がり,立ち上がりおよび立ち下が	入力	P00-P07
		りの両エッジ)指定可能な外部割り込み入力。		
SI30	入力	シリアル・インタフェースのシリアル・データ入力。	入力	P30
SI31				P20
SO30	出力	シリアル・インタフェースのシリアル・データ出力。	入力	P31
SO31				P21
SDA0	入出力	シリアル・インタフェースのシリアル・データ入力 / 出力。	入力	P71
SCK30	入出力	シリアル・インタフェースのシリアル・クロック入力 / 出力。	入力	P32
SCK31				P22
SCL0				P72
RxD0	入力	アシンクロナス・シリアル・インタフェース用シリアル・データ人	入力	P24
		力。		
TxD0	出力	アシンクロナス・シリアル・インタフェース用シリアル・データ出	入力	P25
		力。		
ASCK0	入力	アシンクロナス・シリアル・インタフェース用シリアル・クロック	入力	P26
		入力。		
CRXD	入力	DCANコントローラ (DCAN) のデータ入力。	入力	ĪRX0
CTXD	出力	DCANコントローラ (DCAN) のデータ出力。	出力	ĪTX0
ĪRX0	入力	IEBusコントローラ(IEBUS0)のデータ入力。	入力	CRXD
ĪTX0	出力	IEBusコントローラ(IEBUS0)のデータ出力。	出力	CTXD



2.2 ポート以外の端子(2/2)

端子名称	入出力	機能	リセット時	兼用端子
TI000	入力	16ビット・タイマ (TM00) への外部カウント・クロック入力。	入力	P35
TI010		16ビット・タイマ (TM00) への外部カウント・クロック入力。		P36
TI001		16ビット・タイマ (TM01) への外部カウント・クロック入力。		P74
TI011		16ビット・タイマ (TM01)への外部カウント・クロック入力。		P75
TI50		8ビット・タイマ (TM50) への外部カウント・クロック入力。		P76/TO50
TI51		8ビット・タイマ (TM51) への外部カウント・クロック入力。		P77/TO51
TI52		8ビット・タイマ (TM52) への外部カウント・クロック入力。		P70/TO52
TO00	出力	16ビット・タイマ (TM00) 出力。	入力	P34
TO01		16ビット・タイマ (TM01)出力。		P73
TO50		8ビット・タイマ (TM50) 出力。		P76/TI50
TO51		8ビット・タイマ (TM51) 出力。		P77/TI51
TO52		8ビット・タイマ (TM52) 出力。		P70/TI52
PCL	出力	クロック出力。	入力	P27
BUZ	出力	ブザー出力。	入力	P23
ANI0-ANI7	入力	A/Dコンバータ(AD3)のアナログ入力。	入力	P80-P87
ANI8-ANI15				P90-P97
AVREF	入力	A/Dコンバータ(AD3)の基準電圧およびアナログ電源。	-	-
AVss	-	A/Dコンバータ(AD3)のグランド電位。	-	-
X1	入力	システム・クロック発振用クリスタル接続。	-	-
X2	-		-	-
RESET	入力	システム・リセット入力。	入力	-
CPUREG	-	CPU電源用レギュレータ。0.1 μ Fのコンデンサを介してVssoまたは	-	-
		Vss1に接続してください。		
V _{DD0}	-	ポート部の正電源。	-	-
V _{DD1}	-	正電源(ポート,アナログ部を除く)。	-	-
Vsso	-	ポート部のグランド電位。	-	-
Vss ₁	-	グランド電位(ポート,アナログ部を除く)。	-	-
V _{PP}	-	プログラム書き込み/ベリファイ時の高電圧印加。通常モード時	-	-
		は,VssoまたはVss1に直接接続してください。		



2.3 端子の入出力回路と未使用端子の処理

各端子の入出力回路タイプと,未使用端子の処理を表2-1に示します。 また,各タイプの入出力回路の構成は,図2-1を参照してください。


表2-1 各端子の入出力回路タイプと未使用端子の処理

端子名	入出力回路タイプ	入出力	未使用時の推奨接続方法
P00/INTP0-P07/INTP7	8-C	入出力	個別に抵抗を介して,Vssoに接続してください。
P20/SI31			個別に抵抗を介して,VppoまたはVssoに接続してください。
P21/SO31	5-H		
P22/SCK31	8-C		
P23/BUZ	5-H		
P24/RxD0	8-C		
P25/TxD0	5-H		
P26/ASCK0	8-C		
P27/PCL	5-H		
P30/SI30	8-C		
P31/SO30	5-H		
P32/SCK30	8-C		
P33	13-P		抵抗を介して,Vppoに接続してください。
P34/TO00	5-H		個別に抵抗を介して,VDDOまたはVssoに接続してください。
P35/TI000	8-C		
P36/TI010			
P40-P47	5-H		個別に抵抗を介して,Vppoに接続してください。
P50-P57	5-T		個別に抵抗を介して,VppoまたはVssoに接続してください。
P64-P67	5-H		
P70/TI52/TO52			
P71/SDA0	13-R		個別に抵抗を介して,Vppoに接続してください。
P72/SCL0			
P73/TO01	5-H		個別に抵抗を介して,VppoまたはVssoに接続してください。
P74/TI001	8-C		
P75/TI011			
P76/TI50/TO50			
P77/TI51/TO51			
P80/ANI0-P87/ANI7	11-E		
P90/ANI8-P97/ANI15			
CRXD/IRX0	2	入力	抵抗を介して,VppoまたはVssoに接続してください。
CTXD/ITX0	3-B	出力	オープンにしてください。
RESET	2	入力	-
AVREF	-		VDDOに接続してください。
AVss		-	Vssoに接続してください。
V _{PP}			VssoまたはVss1に直接接続してください。

ペーパ・マシン U13563JJ2V0PM00



図2-1 端子の入出力回路一覧





★ 3. 内蔵バス・コントローラ (DCAN/IEBus) の切り替えについて

 μ PD78F0701Yは , DCANコントローラとIEBusコントローラを内蔵しています。DCANコントローラとIEBusコントローラは同時に使用できません。

初期状態ではDCANコントローラの仕様になっています。

IEBusユニットをアクティブ(IEBusコントロール・レジスタ0(BRC0)のビット7(ENIEBUS)を1)にすることにより,IEBusコントローラの仕様に切り替わります。

使用する内蔵バス・コントローラによって,割り込み要求信号と端子の初期状態も切り替わります。

割り込み要求信号と端子の初期状態を表3-1に示します。

表3-1 割り込み要求信号と端子の初期状態

項目	DCANコントローラ使用時	IEBusコントローラ使用時
CTXD/ITX0端子の初期状態	ハイ・レベル	ロウ・レベル
割り込み要求信号 ^注	INTCR	INTIE1
	INTCT	INTIE2
	INTCE	なし

注 対応するフラグについても切り替わります。




★ 4. メモリ・サイズ切り替えレジスタ (IMS)

メモリ・サイズ切り替えレジスタ (IMS) は,内部メモリ・サイズを設定するレジスタです。 IMSは,8ビット・メモリ操作命令で設定します。 RESET入力により,CFHになります。

注意 IMSは初期値(CFH)で使用します。IMSにCFH以外の値を設定しないでください。

図4-1 メモリ・サイズ切り替えレジスタ (IMS) のフォーマット



★ 5. 内部拡張RAMサイズ切り替えレジスタ (IXS)

内部拡張RAMサイズ切り替えレジスタ(IXS)は、内部拡張RAM容量を設定するレジスタです。
IXSは、1ビット・メモリ操作命令または8ビット・メモリ操作命令で設定します。
RESET入力により、0CHになります。

注意 プログラムの初期設定としてIXSには必ず08Hを設定してください。なお,リセットによりIXSは0CHになりますので,リセット後は必ず08Hにしてください。

図5 - 1 内部拡張RAMサイズ切り替えレジスタ (IXS) のフォーマット

略号	7	6	5	4	3	2	1	0	アド	レス し	レセット時	R/W
IXS	0	0	0	IXRAM4	IXRAM3	IXRAM2	IXRAM1	IXRAM0	FFF	= 4 H	0 C H	R/W
•												
						IXRAM4	IXRAM3	IXRAM2	IXRAM1	IXRAM0	内部拡張R	AM容量の選択
						0	1	0	0	0	2048バイト	
						上記以外					設定禁止	

ペーパ・マシン U13563JJ2V0PM00



★ 6. フラッシュ・メモリ・プログラミング

フラッシュ・メモリへの書き込みは,ターゲット・システムに実装した状態(オンボード)で行うことができます。専用フラッシュ・ライタ(Flashpro (型番FL-PR3, PG-FP3))をホスト・マシンおよびターゲット・システムに接続して書き込みます。

また、Flashpro に接続されたフラッシュ・メモリ書き込み用アダプタ上でも書き込み可能です。

備考 FL-PR3は株式会社内藤電誠町田製作所の製品です。

6.1 通信方式の選択

フラッシュ・メモリへの書き込みは, Flashpro を使用し,シリアル通信で行います。表6 - 1に示す通信方式から選択して書き込みます。この通信方式の選択は,図6 - 1に示すようなフォーマットを用います。表6 - 1に示すVPP パルス数で,それぞれの通信方式が選択されます。

通信方式	チャネル数	使用端子	Vppパルス
3線式シリアルI/O	2	SI30/P30	0
		SO30/P31	
		SCK30/P32	
		SI31/P20	1
		SO31/P21	
		SCK31/P22	
I ² Cバス	1	SDA0/P71	4
		SCL0/P72	
UART	1	RxD0/P24	8
		TxD0/P25	

表6-1 通信方式一覧

注意 通信方式は,必ず表6-1に示すVppパルス数で選択してください。




図6-1 通信方式選択フォーマット



6.2 フラッシュ・メモリ・プログラミングの機能

選択された通信方式による各種コマンド / データ送受信により, フラッシュ・メモリの書き込みなどの動作を行います。主な機能を表6 - 2に示します。

表6-2 フラッシュ・メモリ・プログラミングの主な機能

機能	説明
リセット	書き込みの中止 , 通信同期検出を行うときに使用します。
一括ベリファイ	全メモリの内容と入力したデータを比較します。
一括内部ベリファイ	全メモリの内容を異なるモードで比較します。
一括消去	全メモリの内容を消去します。
一括ブランク・チェック	全メモリの消去状態を確認します。
高速書き込み	書き込み開始アドレスおよび書き込みデータ数(バイト数)をもとに,フラッシュ・メモ
	りに書き込みを行います。
連続書き込み	高速書き込みで入力した情報をもとに,続けて書き込みを行います。
一括プリライト	全メモリに00Hの書き込みをします。
ステータス	現在の動作モード,および動作終了を確認するときに使用します。
発振周波数設定	発振子の周波数情報を入力します。
消去時間設定	メモリの消去時間を入力します。
ボー・レート設定	UART方式時の通信レートを設定します。
I ² C通信モード設定	I ² C通信時の標準/高速モードを設定します。
シリコン・シグネチャ読み出し	デバイス名やメモリ容量,デバイスのブロック情報を出力します。



6.3 Flashpro の接続

Flashpro と μ PD78F0701Yとの接続は,通信方式によって異なります。それぞれの場合の接続図を図6 - 2から図6 - 4に示します。

Flashpro μ PD78F0701Y VPP V_{PP} V_{DD} V_{DD0} RESET RESET SCK SCK3n SO SI3n SI SO3n GND Vsso

図6-2 3線式シリアルI/O方式でのFlashpro の接続

図6-3 I²Cバス方式でのFlashpro の接続

n = 0, 1





図6-4 UART方式でのFlashpro の接続



18




★ 6.4 セルフ書き込みによるフラッシュ・メモリ・プログラミング

 μ PD78F0701Yは、プログラムによるフラッシュ・メモリの書き換えが可能です。

(1) フラッシュ・メモリの構成

フラッシュ・メモリの構成を図6 - 5に示します。

図6-5 フラッシュ・メモリの構成





(2) フラッシュ・プログラミング・モード・コントロール・レジスタ (FLPMC)

フラッシュ・プログラミング・モード・コントロール・レジスタ(FLPMC)は,動作モードの選択,VPP端子の状態の確認をするレジスタです。

FLPMCは,1ビット・メモリ操作命令または8ビット・メモリ操作命令で設定します。 RESET入力により,08Hになります。

図6-6 フラッシュ・プログラミング・モード・コントロール・レジスタ (FLPMC) のフォーマット

略号	7	6	5	4	3	2	1	0	アドレス	リセット時	R/W
FLPMC	0	0	0	0	1	VPP	0	FLSPM0	FFCDH	0 8 H ^{注1}	R/W ^{注2}

VPP	Vpp端子の電圧の印加状態
0	Vpp端子にフラッシュ・メモリの消去 / 書き込みに必要な電圧が
	印加されていない
1	Vpp端子にVpp端子より高い電圧が印加されている

FLSPM0	動作モードの選択
0	通常動作モード
1	セルフ書き込みモード

注1. ビット2は, Vpp端子のレベルによって変化します。

2. ビット2は, Read Onlyです。

注意1. ビット1,4-7には必ず0を,ビット3には必ず1を設定してください。

2. VPPビットは, VPP端子に印加されている電圧の状態を表示します。VPPビットが"0"のときは消去/書き込みに必要な電圧が印加されていないことを示します。しかし, VPPビットが"1"の場合であっても消去/書き込みに必要な電圧が印加されているとは限りません。したがって, 消去/書き込みに必要な電圧が確実にVPP端子に印加されるようなハードウエア構成にしてください。また, ハードウエアだけでなく, ソフトウエア的に消去/書き込みに必要な電圧が印加されていることを確認したい場合には,外付けのハードウエア検出回路を用意して,その出力を使用してください。

ペーパ・マシン U13563JJ2V0PM00




(3) セルフ書き込みの手順

フラッシュ・メモリへのセルフ書き込み手順は次のとおりです(図6-7参照)。

- (1)割り込み禁止
- (2) セルフ書き込みモード (FLPMC = 09H)
- (3)レジスタ・バンク3の選択
- (4) HLレジスタにエントリRAMの先頭アドレスを指定
- (5) VPP: ON(電源用ICに対するON信号)
- (6) VPPレベルの確認
- (7) フラッシュ・サブルーチンの初期化
- (8) パラメータ設定
- (9) フラッシュ・メモリの制御 (消去, 書き込みなど)
- (10) VPP: OFF(電源用ICに対するOFF信号)
- (11) 通常動作モード (FLPMC = 08H)




図6-7 セルフ・プログラミング・フロー・チャート



注 ユーザ・プログラムにより異なります。



図6-8 セルフ書き込みタイミング





(4) CPU**資源**

セルフ書き込み時に使用するCPU資源は次のとおりです。

・レジスタ・バンク : BANK3 (8バイト)

Bレジスタ:ステータス・フラグ

Cレジスタ:機能番号

HLレジスタ:エントリRAM領域先頭アドレス

・スタック領域 : 最大16バイト・書き込みデータ格納領域: 1~256バイト

・エントリRAM領域 : 32バイト

セルフ書き込みのサブルーチンが使用するRAM領域。

HLレジスタにより,ユーザ指定可能。

・ステータス・フラグ

7	6	5	4	3	2	1	0
パラメータ 設定エラー	-	-	ベリファイ・ エラー	書き込み エラー	-	ブランク・ チェック・ エラー	-

(5) エントリRAM**領域**

エントリRAM領域の内容を表6-3に示します。

表6-3 エントリRAM**領域**

オフセット値	内 容
+ 0	予約領域(1バイト)
+ 1	予約領域(1バイト)
+ 2	フラッシュ・メモリ開始アドレス (2バイト)
+ 4	フラッシュ・メモリ最終アドレス (2バイト)
+ 6	フラッシュ・メモリ書き込みバイト数(1バイト)
+ 7	書き込み時間データ(1バイト)
+ 8	消去時間データ(3バイト)
+ 11	予約領域(3バイト)
+ 14	書き込みデータ格納バッファ先頭アドレス(2バイト)
+ 16	全ブロック数 (1バイト)
+ 17	全エリア数 (1バイト)
+ 18	予約領域 (14バイト)

例 レジスタ・バンク3のHLレジスタ値が0FD00Hの場合

0FD00H: ステータス

0FD02H: フラッシュ・メモリ開始アドレス 0FD06H: フラッシュ・メモリ書き込みバイト数

.

24



次に,エントリRAM領域の詳細について説明します。

(a) フラッシュ・メモリ開始アドレス

_FlashByteWriteサブルーチンで使用するフラッシュ・メモリ・アドレス値

(b) フラッシュ・メモリ最終アドレス

_FlashGetInfoサブルーチンで格納するフラッシュ・メモリ・アドレス値

(c) フラッシュ・メモリ書き込みバイト数

エリア番号, フラッシュ・メモリ書き込みバイト数

(d) 書き込み時間データ

動作周波数により、次の値を設定

fx (MHz)	設定値
1.00 ~ 1.28	20H
1.29 ~ 2.56	40H
2.57 ~ 5.12	60H
5.13 ~ 8.38	80H

(e)消去時間データ

設定值 = 消去時間(s) ×動作周波数 / 2° + 1

(消去時間範囲: 0.5 s~20 s)

例 消去時間:2秒,動作周波数:6.29 MHzのとき

設定値 = 2 x 6291456/512 + 1

= 24577 (10進)

= 6001H (16進)

(f) 書き込みデータ格納パッファ先頭アドレス

書き込みデータ格納バッファ領域の先頭アドレスを保持している領域です。この領域にあるデータをアドレスとして指定されるRAMのデータ(書き込みデータ)をフラッシュ・メモリに書き込みます(_FlashByteWriteサブルーチン)。この領域にあるデータを先頭アドレスとして,書き込みデータは最大256バイトまで指定可能です。

(q)全ブロック数

_FlashGetInfoサブルーチンで格納するフラッシュ・メモリ・ブロック総数

(h)全エリア数

_FlashGetInfoサブルーチンで格納するフラッシュ・メモリ・エリア総数



(6) セルフ書き込みサブルーチン

セルフ書き込み時のサブルーチンとその機能を表6-4に示します。

機能番号 サブルーチン名 機 能 10進 16進 00H _FlashEnv フラッシュ・サブルーチンの初期化 0 パラメータの設定 01H _FlashSetEnv 1 2 02H _FlashGetInfo フラッシュ・メモリ情報の読み出し 10H _FlashAreaBlankCheck 指定エリアのブランク・チェック 16 20H _FlashAreaPreWrit 32 指定エリアのプリライト 指定エリアの消去 48 30H _FlashAreaErase 80 50H _FlashByteWrite バイト単位の連続書き込み 96 60H _FlashArealVerify 指定エリアの内部ベリファイ

表6-4 セルフ書き込みサブルーチン一覧

(7) セルフ書き込み回路の構成

セルフ書き込み回路の構成を図6 - 9に示します。

ψ PD78F0701Y

Taging File (a) The state of the position of

図6-9 セルフ書き込み回路の構成



★ 7. 電気的特性

絶対最大定格 (TA = 25)

項目	略号	条	件		定格	単 位
電源電圧	V _{DD}	VDD = AVREF			- 0.3 ~ + 6.5	V
	AVREF					
	VPP				- 0.3 ~ + 10.5	V
	AVss				- 0.3 ~ + 0.3	V
入力電圧	V _{I1}	P00-P07, P20-P27,	0-P07, P20-P27, P30-P32, P34-P36, P40-		- 0.3 ~ V _{DD} + 0.3	V
		P47, P50-P57, P64	-P67, P70-P77	, P80-P87,		
		P90-P97, CRXD/IRX	, X1, X2, RESE	T		
	V _{I2}	P33	N-chオープン	・ドレーン	- 0.3~ +16	V
出力電圧	Vo	P00-P07, P20-P27,	P30-P36, P40	-P47, P50-	- 0.3 ~ V _{DD} + 0.3	V
		P57, P64-P67, P70	-P77, P80-P87	, P90-P97,		
		CTXD/ITX0				
アナログ入力電圧	Van	P80-P87, P90-P97	アナログ入力站	端子	AVss - 0.3 ~ AV _{REF} + 0.3	V
					かつ - 0.3 ~ Vdd + 0.3	
ハイ・レベル出力電流	Іон	P00-P07, P20-P27,	P30-P32, P34	-P36, P40-	- 10	mA
		P47, P50-P57, P64-	P67, P70, P73	B-P77, P80-		
		P87, P90-P97, CTXD	/ITX0の1端子			
		全端子合計			- 30	mA
ロウ・レベル出力電流	IoL İ	P00-P07, P20-P27, P	30-P32, P34-	ピーク値	20	mA
		P36, P40-P47, P50-P	57, P64-P67,			
		P70-P77, P80-P87, P	90-P97,	実効値	10	mA
		CTXD/ITX0の1端子				
		P33		ピーク値	30	mA
				実効値	15	mA
		全端子合計		ピーク値	100	mA
				実効値	60	mA
動作周囲温度	TA				- 40 ~ + 85	
プログラミング周囲温度					- 10 ~ + 55	
保存温度	T _{stg}	フラッシュ・メモリ・	プログラム後20	 000時間まで	- 65 ~ + 150	
		フラッシュ・メモリ・	プログラム後20	000時間以上	- 65~ + 125	

注 実効値は,[実効値]=[ピーク値]×√デューティで計算してください。

注意 各項目のうち1項目でも,また一瞬でも絶対最大定格を越えると,製品の品質を損なう恐れがあります。つまり絶対最大定格とは,製品に物理的な損傷を与えかねない定格値です。必ずこの定格値を越えない状態で,製品をご使用ください。

備考 特に指定がないかぎり,兼用端子の特性はポート端子の特性と同じです。

システム・クロック発振回路特性 (TA = -40~+85 , VDD = 3.5~5.5 V)

発振子	推奨回路	項目	条件	MIN.	TYP.	MAX.	単 位
水晶振動子	VPP X2 X1	発振周波数(fx) ^{注1}			6.29 ^{注2}		MHz
	C2	発振安定時間 ^{注3}				30	ms

- 注1. 発振回路の特性だけを示すものです。
 - 2. 6.29 = 6.291456 (MHz)
 - 3. リセットまたはSTOPモード解除後,発振が安定するのに必要な時間です。

注意 システム・クロック発振回路を使用する場合は、配線容量などの影響を避けるために、図中の破線の部分を次のように配線してください。

- ・配線は極力短くする。
- ・他の信号線と交差させない。
- ・変化する大電流が流れる線に接近させない。
- ・発振回路のコンデンサの接地点は,常にVssiと同電位になるようにする。
- ・大電流が流れるグランド・パターンに接地しない。
- ・発振回路から信号を取り出さない。



DC特性 (TA = -40~+85 , VDD = 3.5~5.5 V)

項目	略号		条件	MIN.	TYP.	MAX.	単 位
ハイ・レベル入力電圧	V _{IH1}	P21, P23, P25, P67, P73, P80-P	P27, P31, P34, P40-P47, P64-	0.7 V _{DD}		V _{DD}	٧
-	V _{IH2}		22, P24, P26, P30, P32, P35,	0.8 V _{DD}		V _{DD}	V
	V IH2		74-P77, CRXD/IRX0, RESET	0.6 VDD		V DD	V
	V _{IH3}	P50-P57	74-1 11, OKAD/IKAO, KEOLI	2.3		V _{DD}	V
-	V IH3	P33	N-chオープン・ドレーン	0.7 V _{DD}		15	V
-	V IH4 VIH5	X1, X2	N-CH3 - 7 2 1 1 0 - 2	V _{DD} - 0.5		V _{DD}	V
ロウ・レベル入力電圧						0.3 V _{DD}	V
ログ・レベル八万電圧	V _{IL1}	P67, P73, P80-P				0.3 VDD	V
	VIL2		P22, P24, P26, P30, P32, P35,	0		0.2 V _{DD}	V
-			74-P77, CRXD/IRX0, RESET	0		0.75	
-	VIL3	P50-P57	N 1 -4 -9 N 181 N	0		0.75	V
-	V _{IL4}	P33	N-chオープン・ドレーン	0		0.3 V _{DD}	V
	V _{IL5}	X1, X2		0		0.4	V
ハイ・レベル出力電圧	Vон1	Iон = - 1 mA	P00-P07, P20-P27, P30-P32, P34-P36, P40-P47, P50-P57,	V _{DD} - 1.0		V _{DD}	V
	Voн2	Іон = - 100 μ А	P64-P67, P70, P73-P77, P80- P87, P90-P97, CTXD/ITX0	V _{DD} - 0.5		V _{DD}	V
ロウ・レベル出力電圧	V _{OL1}	IoL = 15 mA	P33		0.4	2.0	V
	V _{OL2}	IoL = 1.6 mA	P71, P72			0.4	V
	Vol3	IoL = 1 mA	P00-P07, P20-P27, P30-P32,			1.0	V
			P34-P36, P40-P47, P50-P57,				
	V _{OL4}	IoL = 100 μ A	P64-P67, P70, P73-P77, P80-			0.5	V
			P87, P90-P97, CTXD/ITX0				
ハイ・レベル入力リー	Іпн1	VIN = VDD	P00-P07, P20-P27, P30-P32,			3	μΑ
ク電流			P34-P36, P40-P47, P50-P57,				
			P64-P67, P70-P77, P80-P87,				
			P90-P97, CRXD/IRX0, RESET				
	LIH2		X1, X2			20	μΑ
	Інз	VIN = 15 V	P33			80	μΑ
ロウ・レベル入力リー	ILIL1	V _{IN} = 0 V	P00-P07, P20-P27, P30-P32,			- 3	μΑ
ク電流			P34-P36, P40-P47, P50-P57,				
			P64-P67, P70-P77, P80-P87,				
			P90-P97, CRXD/IRX0, RESET				
	ILIL2		X1, X2			- 20	μΑ
	Ішз		P33(入力命令実行時以外 ^注)			- 3	μ A

注 入力命令実行時は , 1クロック間 (ノー・ウエイト時) のみ , - 200 μ A (MAX.) になります。

備考 特に指定のないかぎり,兼用端子の特性はポート端子の特性と同じです。



DC特性(TA = -40~+85 , VDD = 3.5~5.5 V)

項目	略号		条件	MIN.	TYP.	MAX.	単位
ハイ・レベル出力リー	Ісон	Vout = Vdd	P00-P07, P20-P27, P30-P36,			3	μΑ
ク電流			P40-P47, P50-P57, P64-P67,				
			P70-P77, P80-P87, P90-P97,				
			CTXD/ITX0				
ロウ・レベル出力リー	ILOL	Vоит = 0 V	P00-P07, P20-P27, P30-P36,			- 3	μΑ
ク電流			P40-P47, P50-P57, P64-P67,				
			P70-P77, P80-P87, P90-P97,				
			CTXD/ITX0				
ソフトウエア・プルア	R ₁	V _{IN} = 0 V	P00-P07, P20-P27, P30-P32,	15	30	90	kΩ
ップ抵抗			P34-P36, P40-P47, P50-P57,				
			P64-P67, P70, P73-P77				
電源電流 ^{注1}	I _{DD1}	6.29 MHz			4.0	20	mA
		水晶発振動作モ・	ード				
	I _{DD2}	6.29 MHz			500	1000	μΑ
		水晶発振HALTモ	- ド ^{注2}				
	I _{DD3}	STOPE-F			0.1	30	μΑ

- 注1. VDD1端子に流れる電流です。A/Dコンバータ,内蔵プルアップ抵抗に流れる電流は含みません。
 - 2. 低速モード動作時(プロセッサ・クロック・コントロール・レジスタ(PCC)を04Hに設定したとき)。周辺回路の動作電流を含みません。

備考 特に指定のないかぎり,兼用端子の特性はポート端子の特性と同じです。




AC特性

(1) 基本動作(TA = -40~+85 , VDD = 3.5~5.5 V)

項目	略号	条件	MIN.	TYP.	MAX.	単位
サイクル・タイム	Тсү	システム・クロック動作(fx = 6.291456 MHz時)	0.318		5.09	μs
(最小命令実行時間)						
TI000, TI010, TI001,	tтіно		4/f _{sam} +			μs
TI011入力ハイ,ロウ・	t TILO		0.25 ^注			
レベル幅						
TI50, TI51, TI52入力周	f TI5				2	MHz
波数						
TI50, TI51, TI52入力八	t TIH5		200			ns
イ,ロウ・レベル幅	t TIL5					
割り込み要求入力ハ	tınth	INTP0-INTP7, P40-P47	10			μs
イ,ロウ・レベル幅	tintl					
RESETロウ・レベル幅	trsl		10			μ s

注 プリスケーラ・モード・レジスタ0n (PRM0n) のビット0, 1 (PRM0n0, PRM0n1) により , $f_{sam} = f_{x}/2$, $f_{x}/4$, $f_{x}/64$ の選択が可能です。ただし , カウント・クロックとしてTI00nの有効エッジを選択した場合は , $f_{sam} = f_{x}/8$ となります (n = 0, 1) 。

Tcy vs Vdd (システム・クロック動作時)





(2) $9 \text{ JPW} \cdot 7 \text{ JPJ} - 7 \text{ (TA} = -40 \text{ + 85} \text{ , VDD} = 3.5 \text{ ~ 5.5 V)}$

(a) 3線式シリアルI/Oモード(SCK30...内部クロック出力)

	- \		1			
項目	略号	条件	MIN.	TYP.	MAX.	単位
SCK30サイクル・タイ	t KCY1		1.9			μs
Д						
<u>SCK30</u> ハイ,ロウ・レ	t кн1		tксү1/2 - 50			ns
ベル幅	t KL1					
SI30セットアップ時間	tsıĸ1		100			ns
(対SCK30)						
SI30ホールド時間	t KSI1		400			ns
(対SCK30)						
SCK30	t KSO1	C = 100 pF ^注			300	ns
SO30出力遅延時間						

注 Cは, SCK30, SO30出力ラインの負荷容量です。

(b) 3線式シリアルI/Oモード(SCK30...外部クロック入力)

項目	略号	条件	MIN.	TYP.	MAX.	単位
SCK30サイクル・タイ	tkcy2		800			ns
Д						
SCK30ハイ,ロウ・レ	t кн2		400			ns
ベル幅	t KL2					
SI30セットアップ時間	tsık2		100			ns
(対SCK30)						
SI30ホールド時間	tksi2		400			ns
(対SCK30)						
SCK30	t KSO2	C = 100 pF ^注			300	ns
SO30出力遅延時間						

注 Cは, SO30出力ラインの負荷容量です。

ペーパ・マシン U13563JJ2V0PM00



(c) 3線式シリアルI/Oモード(SCK31...内部クロック出力)

項目	略号	条件	MIN.	TYP.	MAX.	単位
SCK31サイクル・タイ	t ксүз		1.9			μs
Д						
SCK31 ハイ , ロウ・レ	tкнз		tксү1/2 - 50			ns
ベル幅	tкLз					
SI31セットアップ時間	t sık3		100			ns
(対SCK31)						
SI31ホールド時間	t KSI3		400			ns
(対SCK31)						
SCK31	t _{KSO3}	C = 100 pF ^注			300	ns
SO31出力遅延時間						

注 Cは, SCK31, SO31出力ラインの負荷容量です。

(d) 3線式シリアルI/Oモード(SCK31...外部クロック入力)

項目	略号	条件	MIN.	TYP.	MAX.	単位
SCK31サイクル・タイ	tKCY4		800			ns
Д						
SCK31ハイ,ロウ・レ	t кн4		400			ns
ベル幅	t KL4					
SI31セットアップ時間	tsık4		100			ns
(対SCK31)						
SI31ホールド時間	tksi4		400			ns
(対SCK31)						
SCK31	tkso4	C = 100 pF ^注			300	ns
SO31出力遅延時間						

注 Cは, SO31出力ラインの負荷容量です。

ペーパ・マシン U13563JJ2V0PM00



(e) UARTモード(専用ボー・レート・ジェネレータ出力)

項目	略号	条件	MIN.	TYP.	MAX.	単位
転送レート					38836	bps

(f) UARTモード(外部クロック入力)

項目	略号	条件	MIN.	TYP.	MAX.	単位
ASCK0サイクル・タイム	tксүз		800			ns
ASCK0ハイ,ロウ・レ	t кнз, t кLз		400			ns
ベル幅						
転送レート					39063	bps

(g) I²Cバス・モード


項目		略号	標準モード		高速モード		単位
			MIN.	MAX.	MIN.	MAX.	
SCL0クロック周波数		fscL	0	100	0	400	kHz
バス・フリー・タイム		t BUF	4.7	-	1.3	-	μs
(ストップ-スタート	・コンディション間)						
ホールド・タイム ^{注1}		thd : STA	4.0	-	0.6	-	μs
SCL0クロックのロワ	SCL0クロックのロウ・レベル幅		4.7	-	1.3	-	μs
SCL0クロックのハイ・レベル幅		t HIGH	4.0	-	0.6	-	μs
スタート / リスタート・コンディションのセ		tsu : sta	4.7	-	0.6	-	μs
ットアップ間							
データ・ホールド	CBUS互換マスタの場合	thd : dat	5.0	-	-	-	μs
時間	I ² Cバスの場合		0 注2	-	0 注2	0.9 ^{注3}	μs
データ-セットアップ時間		tsu : DAT	250	-	100 ^{注 4}	-	ns
SDA0およびSCL0信号の立ち上がり時間		t R	-	1000	-	300	ns
SDA0およびSCL0信号の立ち下がり時間		t⊧	-	300	-	300	ns
ストップ・コンディションのセットアップ時		tsu : sто	4.0	-	0.6	-	μs
間							
入力フィルタによって抑制されるスパイクの		t sp	-	-	0	50	ns
パルス幅							
各バス・ラインの容	量性負荷	Cb	-	400	-	400	pF

- 注1. スタート・コンディション時に,この期間のあと,最初のクロック・パルスが生成されます。
 - 2. 装置は、SCL0の立ち下がり端の未定義領域を埋めるために(SCL0信号のVIHmin.での)SDA0信号用に最低300 nsのホールド時間を内部的に提供する必要があります。
 - 3. 装置がSCLO信号のロウ・ホールド時間(tLow)を延長しない場合は,最大データ・ホールド時間thD:DATのみを満たすことが必要です。
 - 4. 高速モードI²Cバスは,標準モードI²Cバス・システム内で利用できます。この場合,次の条件を満たすようにしてください。
 - ・装置がSCL0信号のロウ状態ホールド・タイムを延長しない場合 tsu: dat 250 ns
 - ・装置がSCL0信号のロウ状態ホールド・タイムを延長する場合 SCL0ラインが解放される(tRmax. + tsu: DAT = 1000 + 250 = 1250 ns:標準モードI²Cバス仕様による)前に,次のデータ・ビットをSDA0ラインに送出してください。


ACタイミング測定点(X1入力を除く)




クロック・タイミング



TIタイミング









シリアル転送タイミング

3線式シリアルI/Oモード:




n = 1-4

UART**モード(外部クロック入力)**:



I²Cバス・モード:





IEBus0コントローラ特性 (TA = -40~+85 , VDD = 3.5~5.5 V)

項目	略号	条件	MIN.	TYP.	MAX.	単 位
IEBusシステム・クロ	fs	モード1固定		6.29		MHz
ック周波数						
ドライバ遅延時間	t dtx	C = 50 pF ^注			1.5	μs
(TTX0出力 バス・ラ		ドライバ / レシーバはμ PC2590を使用				
イン)						
レシーバ遅延時間	t DRX	ドライバ / レシーバはμ PC2590を使用			0.7	μs
(バス・ライン $\overline{\text{IRX0}}$						
入力)						
バス上の伝搬遅延時間	tobus	ドライバ / レシーバはμ PC2590を使用			0.85	μs

注 CはITXO出力ラインの負荷容量です。

備考1. IEBusの規格では,システム・クロック周波数は6.0 MHzですが,μ PD78F0701Yは,6.29 MHzで正常動作を保証します。

2. fs: IEBusコントローラ・システム・クロック周波数

A/Dコンパータ特性 (TA = -40~+85 , VDD = AVREF = 3.5~5.5 V, Vss = AVss = 0 V)

項目	略号	条件	MIN.	TYP.	MAX.	単 位
分解能			8	8	8	bit
総合誤差 ^注					± 0.6	%
変換時間	tconv		14		100	μs
アナログ入力電圧	VIAN		AVss		AVREF	V
AVREF抵抗	RAIREF		T.B.D	28	T.B.D	kΩ

注 量子化誤差 (±0.2 %)を含みません。フルスケール値に対する比率で表しています。




データ・メモリSTOPモード低電源電圧データ保持特性 (TA = -40~+85)


項目	略号	条件	MIN.	TYP.	MAX.	単 位
データ保持電源電圧	VDDDR		2.0		5.5	V
データ保持電源電流	IDDDR	V _{DDDR} = 2.0 V		0.1	10	μΑ
リリース信号セット時間	t SREL		0			μs
発振安定ウエイト時間	twait	RESETによる解除		2 ¹⁷ /fx		ms
		割り込み要求による解除		注		ms

注 発振安定時間選択レジスタ (OSTS) のビット0-2 (OSTS0-OSTS2) により, 2¹²/fx, 2¹⁴/fx, 2¹⁹/fx, 2²¹/fxの選択が可能です。

データ保持タイミング(RESET によるSTOPモード解除)




データ保持タイミング(スタンパイ・リリース信号:割り込み要求信号によるSTOPモード解除)




ペーパ・マシン U13563JJ2V0PM00

割り込み要求入力タイミング




RESET入力タイミング



8. 外形図

80ピン・プラスチック QFP (14×14) 外形図 (単位:mm)



P80GC-65-8BT



付録A. 開発ツール

 μ PD78F0701Yを使用するシステム開発のために,次のような開発ツールを用意しています。

(5) 開発ツールを使用する際の注意も参照してください。

(1)言語処理用ソフトウエア

RA78K/0	78K/0シリーズ共通のアセンブラ・パッケージ
CC78K/0	78K/0シリーズ共通のCコンパイラ・パッケージ
DF780701 ^注	μ PD780701Yサブシリーズ用のデバイス・ファイル
CC78K/0-L	78K/0シリーズ共通のCコンパイラ・ライブラリ・ソース・ファイル

注 開発中

(2) フラッシュ・メモリ書き込み用ツール

*	Flashpro (型番FL-PR3,	フラッシュ・メモリ内蔵マイコン専用のフラッシュ・ライタ		
	PG-FP3)			
	FA-80GC	フラッシュ・メモリ書き込み用アダプタ。Flashpro に接続して使用します。		
		80ピン・プラスチックQFP(GC-8BTタイプ)用		
*	Flashpro コントローラ	パソコン上から制御するプログラムです。Flashpro に添付されています。Windows™95などで動		
		作します。		

(3) ディバグ用ツール

・インサーキット・エミュレータ IE-78K0-NSを使用する場合

	IE-78K0-NS	78K/0シリーズ共通のインサーキット・エミュレータ
	IE-70000-MC-PS-B	IE-78K0-NS用電源ユニット
	IE-70000-98-IF-C	ホスト・マシンとしてPC-9800シリーズ(ノート型パソコンを除く)を使用するときのインタフ
		ェース・アダプタ(Cバス対応)
*	IE-70000-CD-IF-A	ホスト・マシンとしてノート型パソコンを使用するときに必要なPCカードとインタフェース・ケ
		ープル(PCMCIAソケット対応)
	IE-70000-PC-IF-C	ホスト・マシンとしてIBM PC/AT™互換機を使用するときに必要なインタフェース・アダプタ(ISA
		バス対応)
*	IE-70000-PCI-IF	ホスト・マシンとしてPCIバスを内蔵したパソコンを使用するときに必要なインタフェース・アダ
		プタ
	IE-780701-NS-EM1 ^注	μ PD780701Yサブシリーズをエミュレーションするためのエミュレーション・ボード
	NP-80GC	80ピン・プラスチックQFP(GC-8BTタイプ)用エミュレーション・プローブ
	EV-9200GC-80	80ピン・プラスチックQFP(GC-8BTタイプ)を実装できるように作られたターゲット・システム
		の基板とNP-80GCを接続するための変換ソケット
	ID78K0-NS	IE-78K0-NS用統合ディバッガ
	SM78K0	78K/0シリーズ共通のシステム・シミュレータ
	DF780701 ^注	μ PD780701Yサブシリーズ用デバイス・ファイル

注 開発中



・インサーキット・エミュレータ IE-78001-R-Aを使用する場合

	IE-78001-R-A	78K/0シリーズ共通のインサーキット・エミュレータ
*	IE-70000-98-IF-C	ホスト・マシンとしてPC-9800シリーズ(ノート型パソコンを除く)を使用するときに必要なイ
		ンタフェース・アダプタ(Cバス対応)
*	IE-70000-PC-IF-C	ホスト・マシンとしてIBM PC/AT互換機を使用するときに必要なインタフェース・アダプタ(ISA
		バス対応)
*	IE-70000-PCI-IF	ホスト・マシンとしてPCIバスを内蔵したパソコンを使用するときに必要なインタフェース・アダ
		プタ
	IE-78000-R-SV3	ホスト・マシンとしてEWSを使用するときに必要なインタフェース・アダプタとケーブル
	IE-780701-NS-EM1 ^注	μ PD780701Yサブシリーズをエミュレーションするためのエミュレーション・ボード
	IE-78K0-R-EX1	IE-780701-NS-EM1をIE-78001-R-A上で使用するときに必要なエミュレーション・プローブ変換ボ
		- F
	EP-78230GC-R	80ピン・プラスチックQFP(GC-8BTタイプ)用エミュレーション・プローブ
	EV-9200GC-80	80ピン・プラスチックQFP(GC-8BTタイプ)を実装できるように作られたターゲット・システム
		の基板とEP-78230GC-Rを接続するための変換ソケット
	ID78K0	IE-78001-R-A用統合ディバッガ
	SM78K0	78K/0シリーズ共通のシステム・シミュレータ
	DF780701 ^注	μ PD780701Yサブシリーズ用デバイス・ファイル

注 開発中

(4) **リアルタイム**OS

RX78K/0	78K/0シリーズ用リアルタイムOS
MX78K0	78K/0シリーズ用OS

(5) 開発ツールを使用する際の注意

- ・ID78K0-NS, ID78K0, SM78K0は, DF780701と組み合わせて使用します。
- ・CC78K/0, RX78K/0は, RA78K/0およびDF780701と組み合わせて使用します。
- ・FL-PR3, FA-80GC, NP-80GCは,株式会社内藤電誠町田製作所(TEL(044)822-3813)の製品です。ご 購入の際はNEC特約店にご相談ください。
- ・3rdパーティ製開発ツールについては,78K/0**シリーズ セレクション・ガイド (**U11126J**)** を参照してく ださい
- ・各ソフトウエアに対応するホスト・マシンとOSは次のとおりです。


ホスト・マシン	PC	EWS
[08]	PC-9800シリーズ [Windows]	HP9000シリーズ700™ [HP-UX™]
	IBM PC/AT互換機	SPARCstation™ [SunOS™, Solaris™]
ソフトウエア	[日本語 / 英語Windows]	NEWS [™] (RISC) [NEWS-OS [™]]
RA78K/0	注	
CC78K/0	注	
ID78K0-NS		-
ID78K0		
SM78K0		-
RX78K/0	注	
MX78K0	注	


注 DOSベースのソフトウエアです。




変換ソケット (EV-9200GC-80) の外形図と基板取り付け推奨パターン

図A - 1 EV-9200GC-80外形図(参考)(単位:mm)








EV-9200GC-80-G0

図A - 2 EV-9200GC-80基板取り付け推奨パターン(参考)(単位:mm)



EV-9200GC-80-P1

注意 EV-9200用のマウント・パッド寸法と,対象製品のマウント・パッド寸法(QFP用)は,その一部が異なる場合があります。 QFP用の推奨マウント・パッド寸法は,「半導体デバイス 実 装マニュアル,C10535J」をご参照ください。

44



付録B. 関連資料

デバイスの関連資料

	資料名	資料番号	
		和文	英 文
*	μPD780701Yサブシリーズ ユーザーズ・マニュアル	U13781J	U13781E
*	μ PD780701Y, 780702Y ペーパ・マシン	U13920J	U13920E
*	μPD78F0701Y ペーパ・マシン	この資料	U13563E
	78K/0シリーズ ユーザーズ・マニュアル 命令編	U12326J	U12326E

開発ツールの資料 (ユーザーズ・マニュアル)

資 料 名			番号
		和 文	英文
RA78K0 アセンブラ・パッケージ	操作編	U11802J	U11802E
	言語編	U11801J	U11801E
	構造化アセンブリ言語編	U11789J	U11789E
RA78Kシリーズ 構造化アセンブラ・プリプロセッサ		U12323J	EEU-1402
CC78K0 Cコンパイラ	操作編	U11517J	U11517E
	言語編	U11518J	U11518E
CC78K/0 Cコンパイラ アプリケーション・ノート	プログラミング・ノウハウ編	U13034J	U13034E
IE-78K0-NS		作成予定	作成予定
IE-78001-R-A		作成予定	作成予定
IE-78K0-R-EX1		作成予定	作成予定
IE-780701-NS-EM1		作成予定	作成予定
EP-78230		EEU-985	EEU-1515
SM78K0 システム・シミュレータ Windowsベース	レファレンス編	U10181J	U10181E
SM78Kシリーズ システム・シミュレータ	外部部品ユーザオープン	U10092J	U10092E
	インタフェース仕様編		
ID78K0-NS 統合ディバッガ Windowsベース	レファレンス編	U12900J	U12900E
ID78K0 統合ディバッガ EWSベース	レファレンス編	U11151J	-
ID78K0 統合ディバッガ Windowsベース	ガイド編	U11649J	U11649E
ID78K0 統合ディバッガ PCベース	レファレンス編	U11539J	U11539E



組み込み用ソフトウエアの資料 (ユーザーズ・マニュアル)

資料 名		資料番号		
	和文	英文		
78K/0シリーズ リアルタイムOS	基礎編	U11537J	U11537E	
	インストール編	U11536J	U11536E	
78K/0シリーズ用OS MX78K0	基礎編	U12257J	U12257E	

その他の資料

	資料 名	資料番号	
		和 文	英 文
*	NEC IC Package Manual (CD-ROM)	-	C13388E
	半導体デバイス 実装マニュアル	C10535J	C10535E
	NEC半導体デバイスの品質水準	C11531J	C11531E
	NEC半導体デバイスの信頼性品質管理	C10983J	C10983E
	静電気放電(ESD)破壊対策ガイド	C11892J	C11892E
	半導体 品質 / 信頼性ハンドブック	C12769J	-
	マイクロコンピュータ関連製品ガイド 社外メーカ編	U11416J	-

注意 上記関連資料は予告なしに内容を変更することがあります。設計などには,必ず最新の資料をご使用ください。



CMOSデバイスの一般的注意事項

静電気対策 (MOS全般)

注意 MOSデバイス取り扱いの際は静電気防止を心がけてください。

MOSデバイスは強い静電気によってゲート絶縁破壊を生じることがあります。運搬や保存の際には、NECが出荷梱包に使用している導電性のトレーやマガジン・ケース、または導電性の緩衝材、金属ケースなどを利用し、組み立て工程にはアースを施してください。プラスチック板上に放置したり、端子を触ったりしないでください。

また,MOSデバイスを実装したボードについても同様の扱いをしてください。

未使用入力の処理 (CMOS特有)

注意 CMOSデバイスの入力レベルは固定してください。

バイポーラやNMOSのデバイスと異なり、CMOSデバイスの入力に何も接続しない状態で動作させると、ノイズなどに起因する中間レベル入力が生じ、内部で貫通電流が流れて誤動作を引き起こす恐れがあります。プルアップかプルダウンによって入力レベルを固定してください。また、未使用端子が出力となる可能性(タイミングは規定しません)を考慮すると、個別に抵抗を介してV∞またはGNDに接続することが有効です。

資料中に「未使用端子の処理」について記載のある製品については,その内容を守ってください。

初期化以前の状態 (MOS全般)

注意 電源投入時, MOSデバイスの初期状態は不定です。

分子レベルのイオン注入量等で特性が決定するため、初期状態は製造工程の管理外です。電源投入時の端子の出力状態や入出力設定、レジスタ内容などは保証しておりません。ただし、リセット動作やモード設定で定義している項目については、これらの動作ののちに保証の対象となります。

リセット機能を持つデバイスの電源投入後は、まずリセット動作を実行してください。

注意:本製品はPCバス・インタフェース回路を内蔵しています。

日本電気株式会社のPCバス対応部品をご購入いただくことにより、これらの部品をPCシステムに使用する実施権がフィリップス社PC特許に基づき許諾されることになります。ただし、これらのPCシステムはフィリップス社によって設定されたPC標準規格に合致しているものとします。

Purchase of NEC °C components conveys a license under the Philips °C Patent Rights to use these components in an °C system, provided that the system conforms to the °C Standard Specification as defined by Philips.

FIPは、日本電気株式会社の登録商標です。

IEBus, Inter Equipment Busは, 日本電気株式会社の商標です。

Windowsは、米国Microsoft Corporationの米国およびその他の国における登録商標または商標です。

PC/ATは,米国IBM社の商標です。

HP9000シリーズ700, HP-UXは,米国ヒューレット・パッカード社の商標です。

SPARCstationは,米国SPARC International, Inc.の商標です。

Solaris, SunOSは,米国サン・マイクロシステムズ社の商標です。

NEWS, NEWS-OSは, ソニー株式会社の商標です。



関連資料は暫定版の場合がありますが,この資料では「暫定」の表示をしておりません。あらかじめご了承ください。

文書による当社の承諾なしに本資料の転載複製を禁じます。

本資料に記載された製品の使用もしくは本資料に記載の情報の使用に際して,当社は当社もしくは第三者の知的所有権その他の権利に対する保証または実施権の許諾を行うものではありません。上記使用に起因する第三者所有の権利にかかわる問題が発生した場合,当社はその責を負うものではありませんのでご了承ください。

当社は品質,信頼性の向上に努めていますが,半導体製品はある確率で故障が発生します。当社半導体製品の故障により結果として,人身事故,火災事故,社会的な損害等を生じさせない冗長設計,延焼対策設計,誤動作防止設計等安全設計に十分ご注意願います。

当社は,当社製品の品質水準を「標準水準」,「特別水準」およびお客様に品質保証プログラムを指定して頂く「特定水準」に分類しております。また,各品質水準は以下に示す用途に製品が使われることを意図しておりますので,当社製品の品質水準をご確認の上ご使用願います。

標準水準:コンピュータ, OA機器, 通信機器, 計測機器, AV機器, 家電, 工作機械, パーソナル機器, 産業用ロボット

特別水準:輸送機器(自動車,列車,船舶等),交通用信号機器,防災/防犯装置,各種安全装置, 生命維持を直接の目的としない医療機器

特定水準: 航空機器, 航空宇宙機器, 海底中継機器, 原子力制御システム, 生命維持のための医療機器, 生命維持のための装置またはシステム等

当社製品のデータ・シート/データ・ブック等の資料で,特に品質水準の表示がない場合は標準水準製品であることを表します。当社製品を上記の「標準水準」の用途以外でご使用をお考えのお客様は,必ず事前に当社販売窓口までご相談頂きますようお願い致します。

この製品は耐放射線設計をしておりません。

M4 94.11

― お問い合わせ先・

【技術的なお問い合わせ先】

NEC半導体テクニカルホットライン (インフォメーションセンター) 電話 : 044-548-8899 FAX : 044-548-7900

【営業関係お問い合わせ先】

半導体第一販売事業部 半導体第二販売事業部 〒108-8001 半導体第三販売事業部	東京都港区芝5 - 7 - 1 (日本電気本社ピル)	(03)3454-1111			
中 部 支 社 半導体第一販売部 〒460-8525	愛知県名古屋市中区錦1-17-1 (日本電気中部ビル)	(052)222-2170 (052)222-2190			
半導体第一販売部 関 西 支 社 半導体第二販売部 〒540-8551 半導体第三販売部	大阪府大阪市中央区城見1-4-24 (日本電気関西ビル)	(06) 945-3178 (06) 945-3200 (06) 945-3208			
北海道支社 札 幌 (011)251-5599 東北支社 仙 台 (022)267-8740 岩手支店 盛 岡 (019)651-4344 郡山支店 いわき支店 長岡支店 水戸支店 水戸支店 水戸支店 水戸支店 水戸支店 水戸 (029)226-1717 土浦支店 土 第 (0298)23-6161 群馬支店 高崎 (027)326-1255 太田支店 太 田 (0276)46-4011	字都宮支店	北陸支社 会 沢 (076)232-7303 京都支社 京 都 (075)344-7824 神戸支社 神 戸 (078)333-3854 中国支社 島 収 (0857)27-5511 岡山支店 岡 山 (086)225-4455 松山支店 松 山 (089)945-4149 九州支社 福 岡 (092)261-2806			

C98.8