

RA ファミリ、M16C ファミリ

M16C から RA への置き換えガイド 簡易 I2C 編

要旨

本アプリケーションノートでは、M16C ファミリのシリアル I/O の特殊モード 1(I²C モード)から RA ファミリの SCI の簡易 I²C モードへの置き換えについて説明しています。

対象デバイス

- RA ファミリ
- M16C ファミリ

M16C ファミリから RA ファミリへの置き換え例として、RA ファミリは RA6M3 グループを、M16C ファミリは M16C/65C シリーズを用いて説明しています。本アプリケーションノートを他のマイコンへ適用する場合、そのマイコンの仕様にあわせて変更し、十分評価してください。

表 RA ファミリと M16C ファミリ間の用語差異

項目	RA	M16C
シリアルコミュニケーションインタフェースの略称 (以下、SCI)	SCI	シリアル I/O
簡易 I ² C のモード名称 (以下、簡易 I ² C モード)	簡易 I ² C モード	特殊モード 1 (I ² C モード)
SDA 端子の名称	SDAi 端子	SDAi 端子
SCL 端子の名称	SCLi 端子	SCLi 端子
シリアルコミュニケーション インタフェースの動作クロック (以下、クロックソース)	クロックソース	カウントソース
周辺機能の動作クロック	周辺モジュールクロック (PCLKA、PCLKB、PCLKC、 PCLKD)	周辺機能クロック (f1、fOCO40M、fOCO-F、 fOCO-S、fC32)
送信バッファ	TDR レジスタ	UiTB レジスタ
送信シフトレジスタ	TSR レジスタ	UART 送信シフトレジスタ
受信バッファ	RDR レジスタ	UiRB レジスタ
スタートコンディション	開始条件	スタートコンディション
ストップコンディション	停止条件	ストップコンディション
リスタートコンディション	再開条件	リスタートコンディション
スタートコンディション、ストップ コンディションの生成完了後の 割り込み	STI 割り込み	スタートコンディション/ストップ コンディション検出割り込み ^(注 1)
送信割り込み	TXI 割り込み	UARTi 送信割り込み (送信バッファ空)
受信割り込み	RXI 割り込み	UARTi 受信割り込み
端子に周辺機能の入出力を選択す る機能	I/O ポート	機能選択レジスタ、 入力機能選択レジスタ ^(注 2)

注 1 M16C ファミリではスタートコンディション、リスタートコンディション、ストップコンディション生成時にも割り込み要求が発生します。

注 2 M32C ファミリ、R32C ファミリのみあります。

目次

1. 簡易 I ² C モードの機能相違点	4
2. 使用する周辺機能	5
3. 簡易 I ² C モードの相違点	6
3.1 送信動作時の相違点	7
3.1.1 送信動作時のタイミング相違点	7
3.1.2 マスタ送信動作時での設定手順の相違点	9
3.2 マスタ受信動作時の相違点	12
3.2.1 受信動作時のタイミング相違点	12
3.2.2 マスタ受信動作時での設定手順の相違点	15
3.3 ビットレートの算出方法について	19
4. 付録	20
4.1 M16C ファミリから RA ファミリへ置き換えるときのポイント	20
4.1.1 割り込み	20
4.1.2 入出力ポート	21
4.1.3 モジュールストップ機能	21
4.2 Flexible Software Package (FSP)	22
5. 参考ドキュメント	23
改訂記録	24

1. 簡易 I²C モードの機能相違点

表 1-1 に簡易 I²C モードの機能相違点を示します。

表 1-1 簡易 I²C モードの機能相違点

項目	RA (RA6M3)	M16C
動作モード	マスタ ^(注 1)	マスタ、スレーブ
データ長	8 ビット	8 ビット
データフォーマット	MSB ファースト固定	MSB ファースト固定
割り込み要因	送信、NACK(TXI)割り込み 受信、ACK 検出(RXI)割り込み 開始条件、再開条件、停止条件生 成完了(STI)割り込み	送信、NACK 割り込み 受信、ACK 割り込み スタートコンディション、ストップ コンディション検出割り込み
エラー検出	なし ^(注 1)	オーバランエラーアービトレーショ ンロスト
ノイズ除去	SCLn、SDAn 入力経路にデジタル ノイズフィルタを内蔵	なし
SDAn デジタル遅延	クロックソース基準で 0~31 サイ クルの遅延を選択可	デジタル遅延なし、または UiBRG カウンタソースの 2~8 サイクルの 遅延を選択可
クロック位相設定	クロック遅れあり	クロック遅れあり、なしを選択可

注 1 RA ファミリでスレーブ動作及びエラー検出を行う場合は、RIIC 機能をご使用ください。

2. 使用する周辺機能

表 2-1 に簡易 I²C モードでの動作例に対して使用する周辺機能およびモードを示します。

表 2-1 簡易 I²C モードでの動作例に対して使用する周辺機能およびモード

No	動作例	RA (RA6M3)		M16C		参照
		周辺機能	モード	周辺機能	モード	
1	簡易 I ² C モードでのマスタ送信動作	SCI	簡易 I ² C モード	シリアル I/O	特殊モード 1 (I ² C モード)	3.1
2	簡易 I ² C モードでのマスタ受信動作					3.2

3. 簡易 I²C モードの相違点

RA ファミリ、M16C ファミリの簡易 I²C モードの相違点を、「表 3-1 簡易 I²C 通信の条件」に示す条件を例に説明します。

表 3-1 簡易 I²C 通信の条件

項目	送受信条件
周辺機能の動作クロック	16MHz
通信速度	100kbps
使用チャネル	RA ファミリ : SCI0 M16C ファミリ : UART0

3.1 送信動作時の相違点

簡易 I²C モードでマスタ送信を行う場合の相違点について説明します。

3.1.1 送信動作時のタイミング相違点

図 3-1 に RA ファミリと M16C ファミリのマスタ送信タイミング相違点(3 バイト送信する場合)を、表 3-2 に RA ファミリと M16C ファミリの各タイミングでの動作および処理内容の相違点(マスタ送信動作)を示します。




図 3-1 RA ファミリと M16C ファミリのマスタ送信タイミング相違点(3 バイト送信する場合)

表 3-2 RA ファミリと M16C ファミリの各タイミングでの動作および処理内容の相違点(マスタ送信動作)

No	タイミング	RA (RA6M3)	M16C
1	送信開始前	SCR.TE ビットを“1”(送信許可)、 SCR.RE ビットを“1”(受信許可)、 SCR.TIE ビットを“1”(TXI 割り込み要求を許可)、 SCR.TEIE ビットを“1”(STI 割り込み要求を許可)にします。	UiBCNIC レジスタの ILVL2~ILVL0 ビットを設定し、スタートコンディション/ストップコンディション割り込みを許可にします。
2	スタートコンディション出力	SIMR3.IICSTAREQ ビットを“1”(開始条件を生成)に設定すると同時に、 SIMR3.IICSCLS[1:0]、IICSDAS[1:0]ビットを“01b”(開始条件、再開条件、停止条件の生成)に設定します。	STAREQ ビットを“1”に設定したあとに、 STSPSEL ビットを“1”(スタートコンディション/ストップコンディション生成回路選択)にします。
3	スタートコンディション出力検出割り込みの発生	SIMR3.IICSTAREQ ビットが“0”(開始条件を生成しない)、SIMR3.IICSTIF ビットが“1”(各条件生成が完了した状態)になり、 STI 割り込みの IR フラグが“1”になります。	STAREQ ビットが“0”になり、スタートコンディション/ストップコンディション検出割り込みの IR ビットが“1”になります。
4	スタートコンディション検出割り込み処理	SIMR3.IICSTIF ビットを“0”に、 SIMR3.IICSCLS[1:0]、IICSDAS[1:0]ビットを“00b”(シリアルデータ出力)に設定します。 SIMR3.IICSTIF ビットを“0”に、STI 割り込みの IR フラグに“0”を設定します。 その後、1 バイト目の送信データ(スレーブアドレスと R/W ビット)を送信バッファに書き込みます。	CKPH ビットを“1”(クロック遅れあり)に設定し、TE ビットを“1”(送信許可)、RE ビットを“1”(受信許可)に、 STSPSEL ビットを“0”(シリアル入出力回路選択)に設定します。 また、SiTIC レジスタの ILVL2~ILVL0 ビットを設定し、送信割り込みを許可にします。 その後、1 バイト目の送信データ(スレーブアドレスと W ビット)を送信バッファに書き込みます。
5	送信完了時	送信割り込み(TXI 割り込み)の IR フラグ(IR ビット)が“1”になり、送信割り込みが発生します。 送信割り込み処理で、ACK/NACK の確認を行ったのち、2 バイト目以降のデータを送信バッファに書き込みます。	
6	最終データ出力後の送信割り込み処理	SIMR3.IICSTPREQ ビットを“1”(終了条件を生成)に設定すると同時に、 SIMR3.IICSCLS[1:0]、IICSDAS[1:0]ビットを“01b”に設定します。	STPREQ ビットを“1”に設定したあとに、 STSPSEL ビットを“1”(スタートコンディション/ストップコンディション生成回路選択)にします。
7	ストップコンディション出力検出割り込みの発生	SIMR3.IICSTPREQ ビットが“0”(停止条件を生成しない)、SIMR3.IICSTIF ビットが“1”になり、 STI 割り込みの IR フラグが“1”になります。	STPREQ ビットが“0”になり、スタートコンディション/ストップコンディション検出割り込みの IR ビットが“1”になります。
8	ストップコンディション検出割り込み処理	SIMR3.IICSTIF ビットを“0”に、 SIMR3.IICSCLS[1:0]、IICSDAS[1:0]ビットを“11b”(ハイインピーダンス)に設定します。 SIMR3.IICSTIF ビットを“0”に、STI 割り込みの IR フラグに“0”を設定します。	TE ビットを“0”(送信禁止)、RE ビットを“0”(受信禁止)に、 CKPH ビットを“0”(クロック遅れなし)に、 STSPSEL ビットを“0”(シリアル入出力回路選択)に、 UiMR レジスタの SMD2~SMD0 ビットを“000”にします。

3.1.2 マスタ送信動作時での設定手順の相違点

表 3-3 にマスタ送信時の初期設定手順の相違点を、表 3-4 にマスタ送信時のスタートコンディション出力処理内容の相違点を、表 3-5 にマスタ送信時のスタートコンディション／ストップコンディション生成割り込みの相違点を、表 3-6 にマスタ送信時の送信割り込み処理内容の相違点を示します。

表 3-3 マスタ送信時の初期設定手順の相違点

手順		RA (RA6M3)	M16C
1	モジュールストップ状態を解除 ^(注 1)	R_BSP_MODULE_START(FSP_IP_SCI, 0);	— (モジュールストップ機能なし)
2	I/O ポート機能の設定 ^(注 2)	R_PMISC->PWPR_b.B0WI = 0; R_PMISC->PWPR_b.PFSWE = 1; R_PFS->PORT[1].PIN[0].PmnPFS_b.PMR = 0; R_PFS->PORT[1].PIN[1].PmnPFS_b.PMR = 0; R_PFS->PORT[1].PIN[0].PmnPFS_b.PSEL = 0x04; R_PFS->PORT[1].PIN[1].PmnPFS_b.PSEL = 0x04; R_PFS->PORT[1].PIN[0].PmnPFS_b.PMR = 1; R_PFS->PORT[1].PIN[1].PmnPFS_b.PMR = 1; R_PMISC->PWPR_b.PFSWE = 0; R_PMISC->PWPR_b.B0WI = 1;	nch_u0c0 = 1; ^(注 3) p6 = 0x0C; pd6 = 0x00;
3	送受信モード等の設定	R_SCI0->SIMR3 = 0xF0; R_SCI0->SMR = 0x00; R_SCI0->SCMR = 0x08;	uclksel0 = 0x00; prc0 = 1; pclk1 = 1; prc0 = 0; u0smr = 0x01; u0mr = 0x02; u0smr2 = 0x03; u0smr3 = 0xE0; u0smr4 = 0x70; u0c0 = 0xB0;
4	ビットレートの設定 ^(注 4)	R_SCI0->BRR = 4;	u0brg = 79;
5	送受信モード等の設定	R_SCI0->SEMR = 0x00; R_SCI0->SNFR = 0x00; R_SCI0->SIMR1 = 0x51; R_SCI0->SIMR2 = 0x23; R_SCI0->SPMR = 0x00;	ucon = 0x01;
6	割り込み優先レベル設定	NVIC->IP[0] = 0x00000000; NVIC->IP[1] = 0x00000000; NVIC->IP[2] = 0x00000000; ^(注 8)	ifsr26 = 1; u0bcnic = 0x00; s0tic = 0x00;
7	割り込み要求をクリア	R_ICU->IELSR_b[0].IR = 0; R_ICU->IELSR_b[1].IR = 0; R_ICU->IELSR_b[2].IR = 0; ^(注 8)	
8	周辺機能割り込み要求を許可 ^(注 5)	R_SCI0->SCR = 0xB4; ^(注 6)	—
9	送受信許可		— ^(注 7)

手順		RA (RA6M3)	M16C
10	割り込み要求を許可 ^(注5)	<pre> NVIC->ICPR[0] = 0x00000007; NVIC->ISER[0] = 0x00000007; R_ICU->IELSR[0] = 0x00000174; /* SCIO RXI */ R_ICU->IELSR[1] = 0x00000175; /* SCIO TXI */ R_ICU->IELSR[2] = 0x00000176; /* SCIO STI */ </pre> ^(注8)	asm("fset i");

注1 モジュールストップ機能については、「4.1.3 モジュールストップ機能」を参照してください。

注2 RA ファミリの端子設定については、「4.1.2 入出力ポート」を参照してください。本設定例では、RA6M3 の P100 と P101 をそれぞれ SCL0、SDA0 機能として用います。

注3 M32C/80 シリーズ、R32C/100 シリーズでは、機能選択レジスタで端子機能の選択を行ってください。

注4 RA ファミリと M16C ファミリでビットレートの算出方法が異なります。詳細は「3.3 ビットレートの算出方法について」を参照してください。

注5 割り込み要求を許可にする方法が異なります。詳細は「4.1.1 割り込み」を参照してください。

注6 SCR.TE ビットと SCR.RE ビットは同時に“1”(送信許可、受信許可)にしてください。

注7 M16C ファミリでは、スタートコンディション生成後に送信許可にします。

注8 RXI、TXI、STI 割り込みにそれぞれ IRQ 番号 0、1、2 を使う場合。

表 3-4 マスタ送信時のスタートコンディション出力処理内容の相違点

手順		RA (RA6M3)	M16C
1	バスフリー確認	— ^(注1)	if (bbs_u0smr == 0) {
2	スタートコンディション出力前の初期設定 ^(注2)	—	<pre> u0bcnrc = 0x01; u0smr4 = 0x70; u0mr = 0x02; u0brg = 0; u0smr2 = 0x03; u0brg = 79; </pre>
3	スタートコンディション出力	<pre> R_SCIO->SIMR3 = 0xF0; R_SCIO->SIMR3 = 0x51; </pre>	<pre> u0smr4 = 0x71; asm(""); /* 最適化対策 */ u0smr4 = 0x09; } </pre>

注1 RA ファミリではバスビジーフラグはありません。必要に応じてソフトウェアで対応してください。

注2 M16C ファミリでは、テクニカルアップデート(TN-16C-A130B/J)の対策を行います。

表 3-5 マスタ送信時のスタートコンディション/ストップコンディション生成割り込みの相違点

手順		RA (RA6M3)	M16C
1	割り込み要求発生元の確認	<pre> do { while ((0 != R_SCIO->SIMR3_b.IICSTIF)) { </pre>	—
2	スタートコンディション生成確認	<pre> if (スタートコンディション生成時?) { </pre>	<pre> if (bbs_u0smr == 1) { </pre>
3	送信開始前の設定	—	<pre> u0smr3 = 0xE2; u0c1 = 0x05; </pre>

手順		RA (RA6M3)	M16C
4	スタートコンディション出力停止、シリアルデータ出力	R_SCI0->SIMR3 = 0x00;	u0smr4 = 0x00;
5	アービトレーションロスト検出フラグのクリア	—	u0rb = 0x0000;
6	スレーブアドレスおよび R/W ビットの送信	/* SCI0.TDR レジスタにスレーブ */ /* アドレスと R/W ビットを書き込む */	/* u0tb レジスタにスレーブ */ /* アドレスと R/W ビットを書き込む */
7	IR フラグのクリア	—	u0bcnrc = 0x01;
8	送信割り込みの許可	—	s0tic = (s0tic & 0x08) 0x01;
9	ストップコンディション生成確認	} else if (ストップコンディション生成時?) {	} else {
10	送信完了後の設定	—	u0c1 = 0x00; u0mr = 0x00; u0smr3 = 0xE0;
11	ストップコンディション出力停止、端子状態解放	R_SCI0->SIMR3 = 0xF0; }	u0smr4 = 0x70; u0mr = 0x02;
12	割り込みの禁止	—	s0tic = 0x00; u0bcnrc = 0x00; }
13	IR フラグの確認	} R_ICU->IELSR_b[2].IR = 0; (注 1) }while(0 != R_ICU->IELSR_b[2].IR);	—

注 1 STI 割り込みに IRQ 番号 2 を使う場合。

表 3-6 マスタ送信時の送信割り込み処理内容の相違点

手順		RA (RA6M3)	M16C
1	割り込み要求をクリア	R_ICU->IELSR_b[1].IR = 0; (注 1)	—
1	ストップコンディション出力確認	if (最終データ出力済み または NACK 受信(SISR.IICACKR = 1)?) {	if (最終データ出力済み または NACK 受信(u0rb のビット 8= 1)?) {
2	ストップコンディションの出力(最終データ出力済み、または NACK 受信時)	R_SCI0->SIMR3 = 0x00; R_SCI0->SIMR3 = 0x54; }	u0smr4 = 0x04; asm(""); u0smr4 = 0x3C; }
3	送信データの書き込み (最終データ出力前、かつ ACK 受信時)	else { /* SCI0.TDR レジスタに送信データ */ /* 書き込み */ }	else { /* u0tb レジスタに送信データ */ /* 書き込み(bit8 に"1"設定) */ }

注 1 TXI 割り込みに IRQ 番号 1 を使う場合。

3.2 マスタ受信動作時の相違点

簡易 I²C モードでマスタ受信を行う場合の相違点について説明します。

3.2.1 受信動作時のタイミング相違点

図 3-2 に RA ファミリと M16C ファミリのマスタ受信タイミング相違点(3 バイト受信する場合)を、表 3-7 に RA ファミリと M16C ファミリの各タイミングでの動作および処理内容の相違点(マスタ受信動作)を示します。




図 3-2 RA ファミリと M16C ファミリのマスタ受信タイミング相違点(3 バイト受信する場合)

表 3-7 RA ファミリと M16C ファミリの各タイミングでの動作および処理内容の相違点(マスタ受信動作)

No	タイミング	RA (RA6M3)	M16C
1	送信開始前	SCR.TE ビットを“1”(送信許可)、SCR.RE ビットを“1”(受信許可)、SCR.TIE ビットを“1”(TXI 割り込み要求を許可)、SCR.TEIE ビットを“1”(STI 割り込み要求を許可)にします。	U0BCNIC レジスタの ILVL2~ILVL0 ビットを設定し、スタートコンディション/ストップコンディション割り込みを許可にします。
2	スタートコンディション出力	SIMR3.IICSTAREQ ビットを“1”(開始条件を生成)に設定すると同時に、SIMR3.IICSCLS[1:0]、IICSDAS[1:0]ビットを“01b”(開始条件、再開条件、停止条件の生成)に設定します。	STAREQ ビットを“1”に設定したあとに、STSPSEL ビットを“1”(スタートコンディション/ストップコンディション生成回路選択)にします。
3	スタートコンディション出力検出割り込みの発生	SIMR3.IICSTAREQ ビットが“0”(開始条件を生成しない)、SIMR3.IICSTIF ビットが“1”(各条件生成が完了した状態)になり、STI 割り込みの IR フラグが“1”になります。	STAREQ ビットが“0”になり、スタートコンディション/ストップコンディション検出割り込みの IR ビットが“1”になります。
4	スタートコンディション検出割り込み処理	SIMR3.IICSTIF ビットを“0”に、SIMR3.IICSCLS[1:0]、IICSDAS[1:0]ビットを“00b”(シリアルデータ出力)に設定します。 SIMR3.IICSTIF ビットを“0”に、STI 割り込みの IR フラグを“0”に設定します。 その後、1 バイト目の送信データ(スレーブアドレスと R/W ビット)を送信バッファに書き込みます。	CKPH ビットを“1”(クロック遅れあり)に設定し、TE ビットを“1”(送信許可)、RE ビットを“1”(受信許可)に、STSPSEL ビットを“0”(シリアル入出力回路選択)に設定します。 その後、1 バイト目の送信データ(スレーブアドレスと R ビット)を送信バッファに書き込みます。
5	アドレスの送信完了時	送信割り込み(TXI 割り込み)の IR フラグ(IR ビット)が“1”になり、送信割り込みが発生します。	
6	アドレス送信後の送信割り込み処理	SCR.RIE ビットを“1”(RXI 割り込み要求を許可)に、SIMR2.IICACKT ビットを“0”(ACK 送信)に設定し、送信バッファにダミーデータ(0xFF)を書き込みます。	送信バッファにダミーデータとして 0x00FF を書き込みます。
7	データ受信時	RXI 割り込みの IR フラグが“1”になります。 RXI 割り込み処理内で、受信データを読み出します。	—
8	ACK 送信完了時	TXI 割り込みの IR フラグが“1”になります。 TXI 割り込み処理で、送信バッファにダミーデータ(0xFF)を書き込みます。	送信割り込みの IR ビットが“1”になります。 送信割り込みで、受信データを読み出したあと、送信バッファにダミーデータ(0x00FF)を書き込みます。
9	最終データ書き込み前の送信完了割り込み処理	SIMR2.IICACKT ビットを“1”(NACK 送信)に設定し、送信バッファにダミーデータ(0xFF)を書き込みます。	受信データを読み出したあと、送信バッファにダミーデータとして 0x01FF を書き込みます。
10	最終データ出力後の送信割り込み処理	SIMR3.IICSTPREQ ビットを“1”(終了条件を生成)に設定すると同時に、SIMR3.IICSCLS[1:0]、IICSDAS[1:0]ビットを“01b”に設定します。	STPREQ ビットを“1”に設定したあとに、STSPSEL ビットを“1”(スタートコンディション/ストップコンディション生成回路選択)にします。
11	ストップコンディション出力検出割り込みの発生	SIMR3.IICSTPREQ ビットが“0”(停止条件を生成しない)、SIMR3.IICSTIF ビットが“1”になり、STI 割り込みの IR フラグが“1”になります。	STPREQ ビットが“0”になり、スタートコンディション/ストップコンディション検出割り込みの IR ビットが“1”になります。

No	タイミング	RA (RA6M3)	M16C
12	ストップコンディ ション検出割り込み 処理	SCR.RIE ビットを“0”(RXI 割り込み要求を禁 止)に、SIMR3.IICSTIF ビットを“0”に、 SIMR3.IICSCLS[1:0]、IICSDAS[1:0]ビット を“11b”(ハイインピーダンス)に設定しま す。 SIMR3.IICSTIF ビットを“0”に、STI 割り込 みの IR フラグを“0”に設定します。	TE ビットを“0”(送信禁止)、RE ビットを “0”(受信禁止)に、CKPH ビットを“0”(クロッ ク遅れなし)に、STSPSEL ビットを“0”(シリ アル入出力回路選択)に、UIMR レジスタの SMD2～SMD0 ビットを“000”にします。

3.2.2 マスタ受信動作時での設定手順の相違点

表 3-8 にマスタ受信時の送受信初期設定手順の相違点を、表 3-9 にマスタ受信時のスタートコンディション出力処理内容の相違点、表 3-10 にマスタ受信時のスタートコンディション／ストップコンディション生成割り込みの相違点、表 3-11 にマスタ受信時の送信割り込み処理内容の相違点、表 3-12 にマスタ受信時の受信割り込み処理内容の相違点を示します。

表 3-8 マスタ受信時の送受信初期設定手順の相違点

手順		RA (RA6M3)	M16C
1	モジュールストップ状態を解除 ^(注 1)	R_BSP_MODULE_START(FSP_IP_SCI, 0);	— (モジュールストップ機能なし)
2	I/O ポート機能の設定 ^(注 2)	R_PMISC->PWPR_b.B0WI = 0; R_PMISC->PWPR_b.PFSWE = 1; R_PFS->PORT[1].PIN[0].PmnPFS_b.PMR = 0; R_PFS->PORT[1].PIN[1].PmnPFS_b.PMR = 0; R_PFS->PORT[1].PIN[0].PmnPFS_b.PSEL = 0x04; R_PFS->PORT[1].PIN[1].PmnPFS_b.PSEL = 0x04; R_PFS->PORT[1].PIN[0].PmnPFS_b.PMR = 1; R_PFS->PORT[1].PIN[1].PmnPFS_b.PMR = 1; R_PMISC->PWPR_b.PFSWE = 0; R_PMISC->PWPR_b.B0WI = 1;	nch_u0c0 = 1; ^(注 3) p6 = 0x0C; pd6 = 0x00;
3	送受信モード等の設定	R_SCI0->SIMR3 = 0xF0; R_SCI0->SMR = 0x00; R_SCI0->SCMR = 0x08;	uclksel0=0x00; prc0 = 1; pclk1 = 1; prc0 = 0; u0smr = 0x01; u0mr = 0x02; u0smr2 = 0x03; u0smr3 = 0xE0; u0smr4 = 0x70; u0c0 = 0xB0;
4	ビットレートの設定 ^(注 4)	R_SCI0->BRR = 4;	u0brg = 79;
5	送受信モード等の設定	R_SCI0->SEMR = 0x00; R_SCI0->SNFR = 0x00; R_SCI0->SIMR1 = 0x51; R_SCI0->SIMR2 = 0x23; R_SCI0->SPMR = 0x00;	ucon = 0x01;
6	割り込み優先レベル設定	NVIC->IP[0] = 0x00000000; NVIC->IP[1] = 0x00000000; NVIC->IP[2] = 0x00000000; ^(注 8)	ifsr26 = 1; u0bcnic = 0x00; s0tic = 0x00;
7	割り込み要求をクリア	R_ICU->IELSR_b[0].IR = 0; R_ICU->IELSR_b[1].IR = 0; R_ICU->IELSR_b[2].IR = 0; ^(注 8)	
8	周辺機能割り込み要求を許可 ^(注 5)	R_SCI0->SCR = 0xF4; ^(注 6)	
9	送受信許可		
			__ ^(注 7)

手順		RA (RA6M3)	M16C
10	割り込み要求を許可 ^(注5)	<pre> NVIC->ICPR[0] = 0x00000007; NVIC->ISER[0] = 0x00000007; R_ICU->IELSR[0] = 0x00000174; /* SCI0 RXI */ R_ICU->IELSR[1] = 0x00000175; /* SCI0 TXI */ R_ICU->IELSR[2] = 0x00000176; /* SCI0 STI */ (注8) </pre>	<pre> asm("fset i"); </pre>

注1 モジュールストップ機能については、「4.1.3 モジュールストップ機能」を参照してください。

注2 RA ファミリの端子設定については、「4.1.2 入出力ポート」を参照してください。本設定例では、RA6M3 の P100 と P101 をそれぞれ SCL0、SDA0 機能として用います。

注3 M32C/80 シリーズ、R32C/100 シリーズでは、機能選択レジスタで端子機能の選択を行ってください。

注4 RA ファミリと M16C ファミリでビットレートの算出方法が異なります。詳細は「3.3 ビットレートの算出方法について」を参照してください。

注5 割り込み要求を許可にする方法が異なります。詳細は「4.1.1 割り込み」を参照してください。

注6 SCR.TE ビットと SCR.RE ビットは同時に“1”(送信許可、受信許可)にしてください。

注7 M16C ファミリでは、スタートコンディション生成後に送受信許可にします。

注8 RXI、TXI、STI 割り込みにそれぞれ IRQ 番号 0、1、2 を使う場合。

表 3-9 マスタ受信時のスタートコンディション出力処理内容の相違点

手順		RA (RA6M3)	M16C
1	バスフリー確認	— ^(注1)	<pre> if (bbs_u0smr == 0) { </pre>
2	スタートコンディション出力前の初期設定 ^(注2)	—	<pre> u0bcnrc = 0x01; u0smr4 = 0x70; u0mr = 0x02; u0brg = 0; u0smr2 = 0x03; u0brg = 79; </pre>
3	スタートコンディション出力	<pre> R_SCI0->SIMR3.BYTE = 0xF0; R_SCI0->SIMR3.BYTE = 0x51; </pre>	<pre> u0smr4 = 0x71; asm(""); /* 最適化対策 */ u0smr4 = 0x09; } </pre>

注1 RA ファミリではバスビジーフラグはありません。必要に応じてソフトウェアで対応してください。

注2 M16C ファミリでは、テクニカルアップデート(TN-16C-A130B/J)の対策を行います。

表 3-10 マスタ受信時のスタートコンディション／ストップコンディション生成割り込みの相違点

手順		RA (RA6M3)	M16C
1	割り込み要求発生元の確認	do { while ((0 != R_SCI0->SIMR3_b.IICSTIF)) {	—
2	スタートコンディション生成確認	if(スタートコンディション生成時?) {	if (bbs_u0smr == 1) {
3	送信開始前の設定	—	u0smr3 = 0xE2; u0c1 = 0x05;
4	スタートコンディション出力停止、シリアルデータ出力	R_SCI0->SIMR3 = 0x00;	u0smr4 = 0x00;
5	アービトレーションロスト検出フラグのクリア	—	u0rb = 0x0000;
6	スレーブアドレスおよび R/W ビットの送信	/* SCI0.TDR レジスタにスレーブ */ /* アドレスと R/W ビットを書き込む */	/* u0tb レジスタにスレーブアドレス*/ /* と R/W ビットを書き込む */
7	IR フラグのクリア	—	u0bcnic = 0x01;
8	送信割り込みの許可	—	s0tic = (s0tic & 0x08) 0x01;
9	ストップコンディション生成確認	} else if (ストップコンディション生成時?) {	} else {
10	送信完了後の設定	—	u0c1 = 0x00; u0mr = 0x00; u0smr3 = 0xE0;
11	ストップコンディション出力停止、端子状態解放	R_SCI0->SIMR3 = 0xF0; }	u0smr4 = 0x70; u0mr = 0x02;
12	割り込みの禁止	R_SCI0->SCR_b.RIE = 0;	s0tic = 0x00; u0bcnic = 0x00; }
13	IR フラグの確認	} R_ICU->IELSR_b[2].IR = 0; (注 1) }while(0 != R_ICU->IELSR_b[2].IR);	—

注 1 STI 割り込みに IRQ 番号 2 を使う場合。

表 3-11 マスタ受信時の送信割り込み処理内容の相違点

手順		RA (RA6M3)	M16C
1	割り込み要求をクリア	R_ICU->IELSR_b[1].IR = 0; (注1)	—
2	受信データの読み出し	—(注2)	if (データ部の受信時?) { /* u0rb レジスタからデータ読み出し */ }
3	ストップコンディション出力確認	if (最終データ受信時またはアドレス送信時の NACK 受信(SISR.IICACKR = 1)?) {	if (最終データ受信時またはアドレス送信時の NACK 受信 (u0rb のビット 8= 1)?) {
4	ストップコンディションの出力(最終データ受信時、またはアドレス送信時の NACK 受信時)	R_SCI0->SIMR3 = 0x00; R_SCI0->SIMR3 = 0x54; }	u0smr4 = 0x04; asm(""); u0smr4 = 0x3C; }
5	受信割り込み要求の許可	else {	—
6	ACK/NACK 送信設定 (最終データ受信前)	if (アドレス部の送信時?) { R_SCI0->SIMR2_b.IICACKT = 0; R_SCI0->SCR_b.RIE = 1; } if (次のデータが最終?) { /* NACK 出力設定 */ R_SCI0->SIMR2_b.IICACKT = 1; }	else { if (次のデータが最終?) { /* NACK 出力設定 */ u0tb = 0x01FF; } else { /* ACK 出力設定 */ u0tb = 0x00FF; } }
7	送信データ(ダミーデータ)の書き込み(最終データ受信前)	R_SCI0->TDR = 0xFF; }	 } }

注1 TXI 割り込みに IRQ 番号 1 を使う場合。

注2 RA ファミリでは RXI 割り込みで受信データを読み出します。

表 3-12 マスタ受信時の受信割り込み処理内容の相違点

手順		RA (RA6M3)	M16C
1	割り込み要求をクリア	R_ICU->IELSR_b[0].IR = 0; (注1)	—
2	受信バッファの読み出し	/* SCI0.RDR レジスタからデータ読み出し */	—(注2)

注1 RXI 割り込みに IRQ 番号 0 を使う場合。

注2 M16C ファミリでは、送信完了割り込みで受信バッファの読み出しを行います。

3.3 ビットレートの算出方法について

RA ファミリと M16C ファミリでビットレートの算出方法が異なります。

表 3-13 ビットレートの算出方法の相違点

項目	RA (RA6M3)	M16C
内部クロック使用時	クロックソース / 32(N+1) ^(注 1) クロックソース: PCLK、PCLK/4、 PCLK/16、PCLK/64 N : BRR レジスタの設定値	クロックソース / 2(n+1) クロックソース : f1SIO、 f2SIO、 f8SIO、 f32SIO n : UiBRG レジスタの設定値

注 1 UMH の「BRR レジスタの設定値 N とビットレート B の関係」の式より
$$B = PCLK / (64 \times 2^{2n-1} \times (N + 1))$$
$$= PCLK / (32 \times 2^{2n} \times (N + 1))$$
$$= (PCLK / 2^{2n}) / (32 \times (N + 1))$$
$$= \text{クロックソース} / (32 \times (N + 1))$$

4. 付録

4.1 M16C ファミリから RA ファミリへ置き換えるときのポイント

M16C ファミリから RA ファミリへ置き換えるときのポイントについて、以下に示します。

4.1.1 割り込み

RA ファミリでは、下記の条件を満たすときに割り込みを受け付けることができます。

- 割り込みセットイネーブルレジスタ (NVIC) を設定する。
- IELSRn.IELS[8:0]ビットを割り込み要因として設定する。

表 4-1 に、RA ファミリと M16C ファミリの割り込みの発生条件についての比較表を示します。

表 4-1 RA ファミリと M16C ファミリの割り込みの発生条件についての比較表

項目	RA	M16C
I フラグ	-	I フラグを“1”(許可)にすると、マスカブル割り込みの受け付けが許可されます。
割り込み要求フラグ	周辺機能から割り込み要求があると、“1”(割り込み要求あり)になります。	
割り込み優先レベル	NVIC->IP レジスタで設定します。	ILVL2~ILVL0 ビットで設定します。
割り込み要求許可	NVIC->ISER レジスタで設定します。	-
周辺機能の割り込み許可	R_ICU->IELSR レジスタで設定します。	-

詳細は、ユーザーズマニュアル ハードウェア編の割り込みコントローラユニット(ICU)、CPU、使用する周辺機能の章を参照ください。

Arm® NVIC の内部レジスタについては、ARM® Cortex®-M4 Processor Technical Reference Manual (ARM DDI 0439D) を参照してください。

4.1.2 入出力ポート

RA ファミリでは、周辺機能の入出力信号を端子に割り当てるには、I/O ポートの PFS レジスタの設定を行う必要があります。

RA ファミリの端子の入出力制御を行う前に以下の 2 つのビットの設定を行ってください。

- PSEL ビット：該当端子に割り当てる周辺機能の選択
- PMR ビット：該当端子に汎用入出力ポート/周辺機能を割り当てるかの選択

表 4-2 に RA ファミリと M16C ファミリの周辺機能端子の入出力設定についての比較表を示します。

表 4-2 RA ファミリと M16C ファミリの周辺機能端子の入出力設定についての比較表

機能	RA	M16C
端子の機能選択	PSEL ビットを設定することで、周辺機能の入出力を複数の端子から選択して割り付けることができます。	M16C ファミリにはありません。 ^(注 1) 各周辺機能のモードを設定すると、周辺機能の入出力端子として割り付けられます。
汎用入出力ポート/周辺機能の切り換え	PMR ビットを設定することで、対象端子を I/O ポートとして使用するか、周辺機能として使用するかを選択できます。	

注 1 M32C ファミリ、R32C ファミリには、同様の機能のレジスタがあります。

詳細は、ユーザーズマニュアル ハードウェア編の I/O ポートの章を参照ください。

4.1.3 モジュールストップ機能

RA ファミリでは、周辺モジュールごとに機能を停止させることが可能です。

使用しない周辺モジュールをモジュールストップ状態へ遷移させることで、消費電力を低減することができます。

リセット解除後は、一部を除く全てのモジュールがモジュールストップ状態になっています。

モジュールストップ状態のモジュールのレジスタは、読み書きできません。

詳細は、ユーザーズマニュアル ハードウェア編の消費電力低減機能の章を参照ください。

4.2 Flexible Software Package (FSP)

Renesas RA ファミリの Flexible Software Package (FSP) は、RA ファミリーを用いた組み込みシステムを開発するためのソフトウェアパッケージです。

プログラミングとデバッグを簡単かつ迅速に行うための直感的なコンフィグレータおよびインテリジェントなコード生成をサポートします。

- RA Flexible Software Package Documentation
 - [Serial Communications Interface \(SCI\) I2C \(r_sci_i2c\)](#)
 - [I2C Master on IIC \(r_iic_master\)](#)
 - [I2C Slave on IIC \(r_iic_slave\)](#)
 - [I2C Slave on IIC/I3C \(r_iic_b_slave\)](#)
- HAL Driver Example Project
 - [sci_i2c HAL Driver - Example Project](#)
 - [iic_master HAL Driver - Example Project](#)
 - [iic_slave HAL Driver - Example Project](#)

5. 参考ドキュメント

ユーザーズマニュアル：ハードウェア

RA6M3 グループ ユーザーズマニュアル ハードウェア編 (R01UH0886)

M16C/65C グループ ユーザーズマニュアル ハードウェア編 (R01UH0093)

RA6M3 グループ、M16C/65C グループ以外の製品をご使用の場合は、それぞれのユーザーズマニュアルハードウェア編を参照してください。

(最新版をルネサスエレクトロニクスホームページから入手してください。)

テクニカルアップデート／テクニカルニュース

(最新の情報をルネサスエレクトロニクスホームページから入手してください。)

ユーザーズマニュアル：開発環境

Renesas Flexible Software Package (FSP) User's Manual (R11UM0155EU, <https://renesas.github.io/fsp/>)

M16C シリーズ, R8C ファミリ C コンパイラパッケージ V5.45

C コンパイラユーザーズマニュアル Rev.3.00

(最新版をルネサスエレクトロニクスホームページから入手してください。)

ホームページとサポート窓口

ルネサス エレクトロニクスホームページ

www.renesas.com

お問合せ先

www.renesas.com/contact/

改訂記録

Rev.	発行日	改訂内容	
		ページ	ポイント
1.00	2022.06.24	-	初版発行

製品ご使用上の注意事項

ここでは、マイコン製品全体に適用する「使用上の注意事項」について説明します。個別の使用上の注意事項については、本ドキュメントおよびテクニカルアップデートを参照してください。

1. 静電気対策

CMOS 製品の取り扱いの際は静電気防止を心がけてください。CMOS 製品は強い静電気によってゲート絶縁破壊を生じることがあります。運搬や保存の際には、当社が出荷梱包に使用している導電性のトレーやマガジンケース、導電性の緩衝材、金属ケースなどを利用し、組み立て工程にはアースを施してください。プラスチック板上に放置したり、端子を触ったりしないでください。また、CMOS 製品を実装したボードについても同様の扱いをしてください。

2. 電源投入時の処置

電源投入時は、製品の状態は不定です。電源投入時には、LSI の内部回路の状態は不確定であり、レジスタの設定や各端子の状態は不定です。外部リセット端子でリセットする製品の場合、電源投入からリセットが有効になるまでの期間、端子の状態は保証できません。同様に、内蔵パワーオンリセット機能を使用してリセットする製品の場合、電源投入からリセットのかかる一定電圧に達するまでの期間、端子の状態は保証できません。

3. 電源オフ時における入力信号

当該製品の電源がオフ状態のときに、入力信号や入出力プルアップ電源を入れないでください。入力信号や入出力プルアップ電源からの電流注入により、誤動作を引き起こしたり、異常電流が流れ内部素子を劣化させたりする場合があります。資料中に「電源オフ時における入力信号」についての記載のある製品は、その内容を守ってください。

4. 未使用端子の処理

未使用端子は、「未使用端子の処理」に従って処理してください。CMOS 製品の入力端子のインピーダンスは、一般に、ハイインピーダンスとなっています。未使用端子を開放状態で動作させると、誘導現象により、LSI 周辺のノイズが印加され、LSI 内部で貫通電流が流れたり、入力信号と認識されて誤動作を起こす恐れがあります。

5. クロックについて

リセット時は、クロックが安定した後、リセットを解除してください。プログラム実行中のクロック切り替え時は、切り替え先クロックが安定した後に切り替えてください。リセット時、外部発振子（または外部発振回路）を用いたクロックで動作を開始するシステムでは、クロックが十分安定した後、リセットを解除してください。また、プログラムの途中で外部発振子（または外部発振回路）を用いたクロックに切り替える場合は、切り替え先のクロックが十分安定してから切り替えてください。

6. 入力端子の印加波形

入力ノイズや反射波による波形歪みは誤動作の原因になりますので注意してください。CMOS 製品の入力がノイズなどに起因して、 V_{IL} (Max.) から V_{IH} (Min.) までの領域にとどまるような場合は、誤動作を引き起こす恐れがあります。入力レベルが固定の場合はもちろん、 V_{IL} (Max.) から V_{IH} (Min.) までの領域を通過する遷移期間中にチャタリングノイズなどが入らないように使用してください。

7. リザーブアドレス（予約領域）のアクセス禁止

リザーブアドレス（予約領域）のアクセスを禁止します。アドレス領域には、将来の拡張機能用に割り付けられている リザーブアドレス（予約領域）があります。これらのアドレスをアクセスしたときの動作については、保証できませんので、アクセスしないようにしてください。

8. 製品間の相違について

型名の異なる製品に変更する場合は、製品型名ごとにシステム評価試験を実施してください。同じグループのマイコンでも型名が違うと、フラッシュメモリ、レイアウトパターンの相違などにより、電気的特性の範囲で、特性値、動作マージン、ノイズ耐量、ノイズ輻射量などが異なる場合があります。型名が違う製品に変更する場合は、個々の製品ごとにシステム評価試験を実施してください。

ご注意書き

1. 本資料に記載された回路、ソフトウェアおよびこれらに関連する情報は、半導体製品の動作例、応用例を説明するものです。回路、ソフトウェアおよびこれらに関連する情報を使用する場合、お客様の責任において、お客様の機器・システムを設計ください。これらの使用に起因して生じた損害（お客様または第三者いずれに生じた損害も含みます。以下同じです。）に関し、当社は、一切その責任を負いません。
2. 当社製品または本資料に記載された製品データ、図、表、プログラム、アルゴリズム、応用回路例等の情報の使用に起因して発生した第三者の特許権、著作権その他の知的財産権に対する侵害またはこれらに関する紛争について、当社は、何らの保証を行うものではなく、また責任を負うものではありません。
3. 当社は、本資料に基づき当社または第三者の特許権、著作権その他の知的財産権を何ら許諾するものではありません。
4. 当社製品を組み込んだ製品の輸出入、製造、販売、利用、配布その他の行為を行うにあたり、第三者保有の技術の利用に関するライセンスが必要となる場合、当該ライセンス取得の判断および取得はお客様の責任において行ってください。
5. 当社製品を、全部または一部を問わず、改造、改変、複製、リバースエンジニアリング、その他、不適切に使用しないでください。かかる改造、改変、複製、リバースエンジニアリング等により生じた損害に関し、当社は、一切その責任を負いません。
6. 当社は、当社製品の品質水準を「標準水準」および「高品質水準」に分類しており、各品質水準は、以下に示す用途に製品が使用されることを意図しております。

標準水準： コンピュータ、OA 機器、通信機器、計測機器、AV 機器、家電、工作機械、パーソナル機器、産業用ロボット等

高品質水準： 輸送機器（自動車、電車、船舶等）、交通制御（信号）、大規模通信機器、金融端末基幹システム、各種安全制御装置等

当社製品は、データシート等により高信頼性、Harsh environment 向け製品と定義しているものを除き、直接生命・身体に危害を及ぼす可能性のある機器・システム（生命維持装置、人体に埋め込み使用するもの等）、もしくは多大な物的損害を発生させるおそれのある機器・システム（宇宙機器と、海底中継器、原子力制御システム、航空機制御システム、プラント基幹システム、軍事機器等）に使用されることを意図しておらず、これらの用途に使用することは想定していません。たとえ、当社が想定していない用途に当社製品を使用したことにより損害が生じても、当社は一切その責任を負いません。

7. あらゆる半導体製品は、外部攻撃からの安全性を 100%保証されているわけではありません。当社ハードウェア／ソフトウェア製品にはセキュリティ対策が組み込まれているものもありますが、これによって、当社は、セキュリティ脆弱性または侵害（当社製品または当社製品が使用されているシステムに対する不正アクセス・不正使用を含みますが、これに限りません。）から生じる責任を負うものではありません。当社は、当社製品または当社製品が使用されたあらゆるシステムが、不正な改変、攻撃、ウイルス、干渉、ハッキング、データの破壊または窃盗その他の不正な侵入行為（「脆弱性問題」といいます。）によって影響を受けないことを保証しません。当社は、脆弱性問題に起因したまたはこれに関連して生じた損害について、一切責任を負いません。また、法令において認められる限りにおいて、本資料および当社ハードウェア／ソフトウェア製品について、商品性および特定目的との合致に関する保証ならびに第三者の権利を侵害しないことの保証を含め、明示または黙示のいかなる保証も行いません。
8. 当社製品をご使用の際は、最新の製品情報（データシート、ユーザーズマニュアル、アプリケーションノート、信頼性ハンドブックに記載の「半導体デバイスの使用上の一般的な注意事項」等）をご確認の上、当社が指定する最大定格、動作電源電圧範囲、放熱特性、実装条件その他指定条件の範囲内でご使用ください。指定条件の範囲を超えて当社製品をご使用された場合の故障、誤動作の不具合および事故につきましては、当社は、一切その責任を負いません。
9. 当社は、当社製品の品質および信頼性の向上に努めていますが、半導体製品はある確率で故障が発生したり、使用条件によっては誤動作したりする場合があります。また、当社製品は、データシート等において高信頼性、Harsh environment 向け製品と定義しているものを除き、耐放射線設計を行っておりません。仮に当社製品の故障または誤動作が生じた場合であっても、人身事故、火災事故その他社会的損害等を生じさせないよう、お客様の責任において、冗長設計、延焼対策設計、誤動作防止設計等の安全設計およびエージング処理等、お客様の機器・システムとしての出荷保証を行ってください。特に、マイコンソフトウェアは、単独での検証は困難なため、お客様の機器・システムとしての安全検証をお客様の責任で行ってください。
10. 当社製品の環境適合性等の詳細につきましては、製品個別に必ず当社営業窓口までお問合せください。ご使用に際しては、特定の物質の含有・使用を規制する RoHS 指令等、適用される環境関連法令を十分調査のうえ、かかる法令に適合するようご使用ください。かかる法令を遵守しないことにより生じた損害に関して、当社は、一切その責任を負いません。
11. 当社製品および技術を国内外の法令および規則により製造・使用・販売を禁止されている機器・システムに使用することはできません。当社製品および技術を輸出、販売または移転等する場合は、「外国為替及び外国貿易法」その他日本国および適用される外国の輸出管理関連法規を遵守し、それらの定めるところに従い必要な手続きを行ってください。
12. お客様が当社製品を第三者に転売等される場合には、事前に当該第三者に対して、本ご注意書き記載の諸条件を通知する責任を負うものとしします。
13. 本資料の全部または一部を当社の文書による事前の承諾を得ることなく転載または複製することを禁じます。
14. 本資料に記載されている内容または当社製品についてご不明な点がございましたら、当社の営業担当者までお問合せください。

注 1. 本資料において使用されている「当社」とは、ルネサス エレクトロニクス株式会社およびルネサス エレクトロニクス株式会社が直接的、間接的に支配する会社をいいます。

注 2. 本資料において使用されている「当社製品」とは、注 1 において定義された当社の開発、製造製品をいいます。

(Rev.5.0-1 2020.10)

本社所在地

〒135-0061 東京都江東区豊洲 3-2-24（豊洲フォレシア）

www.renesas.com

お問合せ窓口

弊社の製品や技術、ドキュメントの最新情報、最寄の営業お問合せ窓口に関する情報などは、弊社ウェブサイトをご覧ください。

www.renesas.com/contact/

商標について

ルネサスおよびルネサスロゴはルネサス エレクトロニクス株式会社の商標です。すべての商標および登録商標は、それぞれの所有者に帰属します。