

RENESAS TECHNICAL UPDATE

〒135-0061 東京都江東区豊洲 3-2-24 豊洲フォレシア
ルネサス エレクトロニクス株式会社

問合せ窓口 <http://japan.renesas.com/contact/>

E-mail: csc@renesas.com

製品分類	MPU & MCU		発行番号	TN-V85-A031A/J		Rev.	第1版
題名	マルチプレクスバスサイクルに関する制限事項			情報分類	技術情報		
適用製品	V850E2/FL4 V850E2/FL4-H V850E2/FK4 V850E2/FK4-H		対象ロット等	関連資料	各製品のユーザーズマニュアルとデータシート		
			全ロット				

MEMC0CLK 非同期、同期の外部メモリアクセスタイミングにおきまして、下記の制限事項がありますのでご連絡いたします。
以下、制限事項およびマニュアル修正内容を記載いたします。

■ 制限事項

(1) MEMC0CLK 同期タイミング データ入力セットアップ時間 T_{sIDK} の制限事項

MEMC0CLK 同期での外部メモリアクセスにおきまして、**WAIT=0 の設定を禁止**といたします。

WAIT 設定に伴い、次ページ表 2 の通り、MEMC0CLK 同期の外部メモリアクセスタイミングにおいて
データ入力セットアップ時間 T_{sIDK} が **10+1T** に変更となります。

(2) MEMC0CLK 非同期時の MEMC0WAIT ホールド時間 t_{HSTWTn} の制限事項

次ページ表 3 の通り、MEMC0CLK 非同期の外部メモリアクセスタイミングにおいて MEMC0WAIT ホールド時間
 t_{HSTWT1}/t_{HSTWT2} の MIN 値が変更となります。

■マニュアル修正内容

(1) 制限事項(1)に対するマニュアル修正内容

ユーザーズマニュアル 4.3.4 章 「表 4-5 DWC0, DWC1 レジスタの内容」において、下表 1 の通りデータ・ウェイトなしの設定が禁止となります。

修正前：

DWn3	DWn2	DWn1	DWn0	データ・ウェイト数
0	0	0	0	データ・ウェイトなし

修正後：

DWn3	DWn2	DWn1	DWn0	データ・ウェイト数
0	0	0	0	設定禁止

表 1：DWC0, DWC1 レジスタの内容

また、データシート 7.6.2 章「MEMC0CLK 同期タイミング（リード／ライト・サイクル）のタイミングが下表 2 のように変更となります。

修正前：

項目	略号	条件	MIN.	TYP.	MAX.	単位
データ入力セットアップ時間 (対 MEMC0CLK ↑)	t _{SIDK}	<22>	10			ns

修正後：

項目	略号	条件	MIN.	TYP.	MAX.	単位
データ入力セットアップ時間 (対 MEMC0CLK ↑)	t _{SIDK}	<22>	10 + 1T			ns

表 2.MEMC0CLK 同期タイミング

(2) 制限事項(2)に対するマニュアル変更内容

データシート 7.6.1 章「MEMC0CLK 非同期タイミング（リード／ライト・サイクル）タイミングが下表 3 のように変更となります。

修正前：

項目	略号	条件	MIN.	TYP.	MAX.	単位
MEMC0WAIT ホールド時間 (対MEMC0ASTB ↓)	t _{HSTWT1}	<16> w ≥ 1	(w + AHW)T – (2HEAPCLK + 20)			ns
	t _{HSTWT2}	<17> w ≥ 1	(1 + w + AHW)T – (2HEAPCLK + 20)			ns

修正後：

項目	略号	条件	MIN.	TYP.	MAX.	単位
MEMC0WAIT ホールド時間 (対MEMC0ASTB ↓)	t _{HSTWT1}	<16> w ≥ 1	(w + AHW)T – (2HEAPCLK + 7.5)			ns
	t _{HSTWT2}	<17> w ≥ 1	(1 + w + AHW)T – (2HEAPCLK + 7.5)			ns

表 3. MEMC0CLK 非同期タイミング

以上