

RENESAS TECHNICAL UPDATE

1753, Shimonumabe, Nakahara-ku, Kawasaki-shi, Kanagawa 211-8668 Japan
 Renesas Electronics Corporation

Product category	MPU & MCU	Document No.	TN-RX*-A093A/E	Rev.	1.00
Title	Corrections to Descriptions for the Boundary Scan Register in the RX63N Group, RX631 Group User's Manual: Hardware		Information category	Technical Information	
Applicable products	RX63N Group, RX631 Group	Lot No.	Reference document	RX63N Group, RX631 Group User's Manual: Hardware Rev.1.70 (R01UH0041JJ0170)	
		All			

This document describes corrections to descriptions in the "48. Boundary Scan" of the RX63N Group and RX631 Group User's Manual: Hardware.

1. Table 48.7 Boundary Scan Register (145-Pin TFLGA) is corrected as follows (changes are underlined):

(Before)

145-pin TFLGA (1/8)

From TDI			
Pin No	Pin Name	Input/Output	Bit Name
<u>B1</u>	P05	Output	372
		Output enable	371
		Input	370
D3	P03	Output	369
		Output enable	368
		Input	367
<u>D2</u>	P02	Output	366
		Output enable	365
		Input	364
<u>D1</u>	P01	Output	363
		Output enable	362
		Input	361
<u>D4</u>	P00	Output	360
		Output enable	359
		Input	358
<u>E3</u>	PF5	Output	357
		Output enable	356
		Input	355
<u>E1</u>	PJ5	Output	354
		Output enable	353
		Input	352
F3	PJ3	Output	351
		Output enable	350
		Input	349
H4	P35	Input	348
<u>K1</u>	P33	Output	347
		Output enable	346
		Input	345
<u>K2</u>	P32	Output	344
		Output enable	343
		Input	342
<u>L4</u>	P25	Output	341
		Output enable	340
		Input	339
<u>M3</u>	P24	Output	338
		Output enable	337
		Input	336
<u>N2</u>	P23	Output	335
		Output enable	334
		Input	333
<u>N3</u>	P22	Output	332
		Output enable	331
		Input	330

(After)

145-pin TFLGA (1/8)

From TDI			
Pin No	Pin Name	Input/Output	Bit Name
<u>B3</u>	P05	Output	372
		Output enable	371
		Input	370
D3	P03	Output	369
		Output enable	368
		Input	367
<u>C2</u>	P02	Output	366
		Output enable	365
		Input	364
<u>D4</u>	P01	Output	363
		Output enable	362
		Input	361
<u>D1</u>	P00	Output	360
		Output enable	359
		Input	358
<u>D2</u>	PF5	Output	357
		Output enable	356
		Input	355
<u>E3</u>	PJ5	Output	354
		Output enable	353
		Input	352
F3	PJ3	Output	351
		Output enable	350
		Input	349
H4	P35	Input	348
<u>J2</u>	P33	Output	347
		Output enable	346
		Input	345
<u>J3</u>	P32	Output	344
		Output enable	343
		Input	342
<u>L1</u>	P25	Output	341
		Output enable	340
		Input	339
<u>L4</u>	P24	Output	338
		Output enable	337
		Input	336
<u>L2</u>	P23	Output	335
		Output enable	334
		Input	333
<u>M1</u>	P22	Output	332
		Output enable	331
		Input	330

(Before)

145-pin TFLGA (2/8)

Pin No	Pin Name	Input/Output	Bit Name
<u>R1</u>	P21	Output	329
		Output enable	328
		Input	327
<u>R2</u>	P20	Output	320
		Output enable	319
		Input	318
<u>P2</u>	P17	Output	317
		Output enable	316
		Input	315
<u>P3</u>	P87	Output	314
		Output enable	313
		Input	312
<u>R3</u>	P16	Output	311
		Output enable	310
		Input	309
<u>M4</u>	P86	Output	308
		Output enable	307
		Input	306
<u>N4</u>	P15	Output	305
		Output enable	304
		Input	303
<u>P4</u>	P14	Output	302
		Output enable	301
		Input	300
<u>M5</u>	P13	Output	296
		Output enable	295
		Input	294
<u>N5</u>	P12	Output	293
		Output enable	292
		Input	291
<u>M6</u>	P56	Output	281
		Output enable	280
		Input	279
<u>M6</u>	P55	Output	278
		Output enable	277
		Input	276
<u>M7</u>	P54	Output	275
		Output enable	274
		Input	273
<u>M8</u>	P53	Output	272
		Output enable	271
		Input	270

(After)

145-pin TFLGA (2/8)

Pin No	Pin Name	Input/Output	Bit Name
<u>N1</u>	P21	Output	329
		Output enable	328
		Input	327
<u>N2</u>	P20	Output	320
		Output enable	319
		Input	318
<u>M2</u>	P17	Output	317
		Output enable	316
		Input	315
<u>N3</u>	P87	Output	314
		Output enable	313
		Input	312
<u>L3</u>	P16	Output	311
		Output enable	310
		Input	309
<u>M3</u>	P86	Output	308
		Output enable	307
		Input	306
<u>K4</u>	P15	Output	305
		Output enable	304
		Input	303
<u>N4</u>	P14	Output	302
		Output enable	301
		Input	300
<u>L5</u>	P13	Output	296
		Output enable	295
		Input	294
<u>M4</u>	P12	Output	293
		Output enable	292
		Input	291
<u>L6</u>	P56	Output	281
		Output enable	280
		Input	279
<u>N7</u>	P55	Output	278
		Output enable	277
		Input	276
<u>K5</u>	P54	Output	275
		Output enable	274
		Input	273
<u>K6</u>	P53	Output	272
		Output enable	271
		Input	270

(Before)

145-pin TFLGA (3/8)

Pin No	Pin Name	Input/Output	Bit Name
<u>P9</u>	P52	Output Output enable Input	266 265 264
<u>N9</u>	P51	Output Output enable Input	263 262 261
<u>M9</u>	P50	Output Output enable Input	260 259 258
<u>P10</u>	P83	Output Output enable Input	257 256 255
<u>N10</u>	PC7	Output Output enable Input	254 253 252
<u>P11</u>	PC6	Output Output enable Input	251 250 249
<u>M10</u>	PC5	Output Output enable Input	248 247 246
<u>N11</u>	P82	Output Output enable Input	245 244 243
<u>M11</u>	P81	Output Output enable Input	242 241 240
<u>R12</u>	P80	Output Output enable Input	239 238 237
<u>P12</u>	PC4	Output Output enable Input	236 235 234
<u>N12</u>	PC3	Output Output enable Input	233 232 231
<u>M12</u>	P77	Output Output enable Input	230 229 228
<u>R13</u>	P76	Output Output enable Input	227 226 225
<u>P13</u>	PC2	Output Output enable Input	224 223 222

(After)

145-pin TFLGA (3/8)

Pin No	Pin Name	Input/Output	Bit Name
<u>L7</u>	P52	Output Output enable Input	266 265 264
<u>K7</u>	P51	Output Output enable Input	263 262 261
<u>M7</u>	P50	Output Output enable Input	260 259 258
<u>L8</u>	P83	Output Output enable Input	257 256 255
<u>N9</u>	PC7	Output Output enable Input	254 253 252
<u>M8</u>	PC6	Output Output enable Input	251 250 249
<u>L9</u>	PC5	Output Output enable Input	248 247 246
<u>N10</u>	P82	Output Output enable Input	245 244 243
<u>M9</u>	P81	Output Output enable Input	242 241 240
<u>K9</u>	P80	Output Output enable Input	239 238 237
<u>L10</u>	PC4	Output Output enable Input	236 235 234
<u>N11</u>	PC3	Output Output enable Input	233 232 231
<u>M10</u>	P77	Output Output enable Input	230 229 228
<u>K10</u>	P76	Output Output enable Input	227 226 225
<u>L11</u>	PC2	Output Output enable Input	224 223 222

(Before)

145-pin TFLGA (4/8)

Pin No	Pin Name	Input/Output	Bit Name
<u>P14</u>	P75	Output Output enable Input	221 220 219
<u>R14</u>	P74	Output Output enable Input	218 217 216
<u>R15</u>	PC1	Output Output enable Input	215 214 213
<u>N13</u>	PC0	Output Output enable Input	212 211 210
<u>N14</u>	P73	Output Output enable Input	209 208 207
<u>M13</u>	PB7	Output Output enable Input	206 205 204
<u>L12</u>	PB6	Output Output enable Input	203 202 201
<u>M14</u>	PB5	Output Output enable Input	200 199 198
<u>M15</u>	PB4	Output Output enable Input	197 196 195
<u>L13</u>	PB3	Output Output enable Input	194 193 192
<u>K12</u>	PB2	Output Output enable Input	191 190 189
<u>L14</u>	PB1	Output Output enable Input	188 187 186
<u>L15</u>	P72	Output Output enable Input	185 184 183
<u>K13</u>	P71	Output Output enable Input	182 181 180
<u>K15</u>	PB0	Output Output enable Input	179 178 177

(After)

145-pin TFLGA (4/8)

Pin No	Pin Name	Input/Output	Bit Name
<u>N12</u>	P75	Output Output enable Input	221 220 219
<u>N13</u>	P74	Output Output enable Input	218 217 216
<u>M12</u>	PC1	Output Output enable Input	215 214 213
<u>M11</u>	PC0	Output Output enable Input	212 211 210
<u>L12</u>	P73	Output Output enable Input	209 208 207
<u>K11</u>	PB7	Output Output enable Input	206 205 204
<u>K12</u>	PB6	Output Output enable Input	203 202 201
<u>K13</u>	PB5	Output Output enable Input	200 199 198
<u>J11</u>	PB4	Output Output enable Input	197 196 195
<u>J10</u>	PB3	Output Output enable Input	194 193 192
<u>J12</u>	PB2	Output Output enable Input	191 190 189
<u>J13</u>	PB1	Output Output enable Input	188 187 186
<u>H10</u>	P72	Output Output enable Input	185 184 183
<u>H11</u>	P71	Output Output enable Input	182 181 180
<u>H12</u>	PB0	Output Output enable Input	179 178 177

(Before)

145-pin TFLGA (5/8)

Pin No	Pin Name	Input/Output	Bit Name
<u>J14</u>	PA7	Output	176
		Output enable	175
		Input	174
<u>J15</u>	PA6	Output	173
		Output enable	172
		Input	171
<u>J12</u>	PA5	Output	170
		Output enable	169
		Input	168
<u>H12</u>	PA4	Output	167
		Output enable	166
		Input	165
<u>H13</u>	PA3	Output	164
		Output enable	163
		Input	162
<u>H14</u>	PA2	Output	158
		Output enable	157
		Input	156
<u>G14</u>	PA1	Output	152
		Output enable	151
		Input	150
<u>F14</u>	PA0	Output	146
		Output enable	145
		Input	144
<u>E15</u>	P67	Output	140
		Output enable	139
		Input	138
<u>F12</u>	P66	Output	134
		Output enable	133
		Input	132
<u>D15</u>	P65	Output	128
		Output enable	127
		Input	126
<u>D14</u>	PE7	Output	125
		Output enable	124
		Input	123
<u>E12</u>	PE6	Output	122
		Output enable	121
		Input	120
<u>C15</u>	P70	Output	119
		Output enable	118
		Input	117
D12	PE5	Output	116
		Output enable	115
		Input	114

(After)

145-pin TFLGA (5/8)

Pin No	Pin Name	Input/Output	Bit Name
<u>H13</u>	PA7	Output	176
		Output enable	175
		Input	174
<u>G11</u>	PA6	Output	173
		Output enable	172
		Input	171
<u>G10</u>	PA5	Output	170
		Output enable	169
		Input	168
<u>G13</u>	PA4	Output	167
		Output enable	166
		Input	165
<u>F10</u>	PA3	Output	164
		Output enable	163
		Input	162
<u>F13</u>	PA2	Output	158
		Output enable	157
		Input	156
<u>F12</u>	PA1	Output	152
		Output enable	151
		Input	150
<u>E10</u>	PA0	Output	146
		Output enable	145
		Input	144
<u>E13</u>	P67	Output	140
		Output enable	139
		Input	138
<u>E11</u>	P66	Output	134
		Output enable	133
		Input	132
<u>E12</u>	P65	Output	128
		Output enable	127
		Input	126
<u>D10</u>	PE7	Output	125
		Output enable	124
		Input	123
<u>D13</u>	PE6	Output	122
		Output enable	121
		Input	120
<u>C12</u>	P70	Output	119
		Output enable	118
		Input	117
D12	PE5	Output	116
		Output enable	115
		Input	114

(Before)

145-pin TFLGA (6/8)

Pin No	Pin Name	Input/Output	Bit Name
<u>C13</u>	PE4	Output	113
		Output enable	112
		Input	111
<u>B15</u>	PE3	Output	110
		Output enable	109
		Input	108
<u>A15</u>	PE2	Output	107
		Output enable	106
		Input	105
<u>A14</u>	PE1	Output	104
		Output enable	103
		Input	102
<u>B14</u>	PE0	Output	101
		Output enable	100
		Input	99
<u>B13</u>	P64	Output	98
		Output enable	97
		Input	96
<u>A13</u>	P63	Output	95
		Output enable	94
		Input	93
<u>C12</u>	P62	Output	92
		Output enable	91
		Input	90
<u>D11</u>	P61	Output	89
		Output enable	88
		Input	87
<u>A12</u>	P60	Output	86
		Output enable	85
		Input	84
<u>D10</u>	PD7	Output	83
		Output enable	82
		Input	81
<u>A11</u>	PD6	Output	77
		Output enable	76
		Input	75
<u>D9</u>	PD5	Output	71
		Output enable	70
		Input	69
<u>B10</u>	PD4	Output	68
		Output enable	67
		Input	66
<u>C9</u>	PD3	Output	62
		Output enable	61
		Input	60

(After)

145-pin TFLGA (6/8)

Pin No	Pin Name	Input/Output	Bit Name
<u>B13</u>	PE4	Output	113
		Output enable	112
		Input	111
<u>A13</u>	PE3	Output	110
		Output enable	109
		Input	108
<u>B12</u>	PE2	Output	107
		Output enable	106
		Input	105
<u>A12</u>	PE1	Output	104
		Output enable	103
		Input	102
<u>C11</u>	PE0	Output	101
		Output enable	100
		Input	99
<u>D9</u>	P64	Output	98
		Output enable	97
		Input	96
<u>C10</u>	P63	Output	95
		Output enable	94
		Input	93
<u>A11</u>	P62	Output	92
		Output enable	91
		Input	90
<u>B11</u>	P61	Output	89
		Output enable	88
		Input	87
<u>D8</u>	P60	Output	86
		Output enable	85
		Input	84
<u>C9</u>	PD7	Output	83
		Output enable	82
		Input	81
<u>A9</u>	PD6	Output	77
		Output enable	76
		Input	75
<u>D7</u>	PD5	Output	71
		Output enable	70
		Input	69
<u>B9</u>	PD4	Output	68
		Output enable	67
		Input	66
<u>C8</u>	PD3	Output	62
		Output enable	61
		Input	60

(Before)

145-pin TFLGA (7/8)

Pin No	Pin Name	Input/Output	Bit Name
<u>C8</u>	PD2	Output	56
		Output enable	55
		Input	54
<u>B8</u>	PD1	Output	50
		Output enable	49
		Input	48
<u>C7</u>	PD0	Output	44
		Output enable	43
		Input	42
D6	P93	Output	41
		Output enable	40
		Input	39
<u>B7</u>	P92	Output	38
		Output enable	37
		Input	36
<u>B6</u>	P91	Output	35
		Output enable	34
		Input	33
<u>C6</u>	P90	Output	32
		Output enable	31
		Input	30
<u>B5</u>	P47	Output	29
		Output enable	28
		Input	27
<u>A5</u>	P46	Output	26
		Output enable	25
		Input	24
<u>C5</u>	P45	Output	23
		Output enable	22
		Input	21
<u>D5</u>	P44	Output	20
		Output enable	19
		Input	18
<u>C4</u>	P43	Output	17
		Output enable	16
		Input	15
A4	P42	Output	14
		Output enable	13
		Input	12
<u>B4</u>	P41	Output	11
		Output enable	10
		Input	9
<u>B3</u>	P40	Output	8
		Output enable	7
		Input	6

(After)

145-pin TFLGA (7/8)

Pin No	Pin Name	Input/Output	Bit Name
<u>A8</u>	PD2	Output	56
		Output enable	55
		Input	54
<u>C7</u>	PD1	Output	50
		Output enable	49
		Input	48
<u>B8</u>	PD0	Output	44
		Output enable	43
		Input	42
D6	P93	Output	41
		Output enable	40
		Input	39
<u>A7</u>	P92	Output	38
		Output enable	37
		Input	36
<u>B7</u>	P91	Output	35
		Output enable	34
		Input	33
<u>A6</u>	P90	Output	32
		Output enable	31
		Input	30
<u>B6</u>	P47	Output	29
		Output enable	28
		Input	27
<u>C5</u>	P46	Output	26
		Output enable	25
		Input	24
<u>A5</u>	P45	Output	23
		Output enable	22
		Input	21
<u>E5</u>	P44	Output	20
		Output enable	19
		Input	18
<u>B5</u>	P43	Output	17
		Output enable	16
		Input	15
A4	P42	Output	14
		Output enable	13
		Input	12
<u>C4</u>	P41	Output	11
		Output enable	10
		Input	9
<u>A3</u>	P40	Output	8
		Output enable	7
		Input	6

145-pin TFLGA (8/8)

Pin No	Pin Name	Input/Output	Bit Name
<u>B2</u>	P07	Output	5
		Output enable	4
		Input	3
To TDO			

145-pin TFLGA (8/8)

Pin No	Pin Name	Input/Output	Bit Name
<u>A2</u>	P07	Output	5
		Output enable	4
		Input	3
To TDO			