

RX63N グループ

Renesas Starter Kit+ ユーザーズマニュアル

ルネサス 32 ビットマイクロコンピュータ

RX ファミリ

RX600 シリーズ

本資料に記載の全ての情報は本資料発行時点のものであり、ルネサス エレクトロニクスは、予告なしに、本資料に記載した製品または仕様を変更することがあります。
ルネサス エレクトロニクスのホームページなどにより公開される最新情報をご確認ください。

ご注意書き

1. 本資料に記載された回路、ソフトウェアおよびこれらに関連する情報は、半導体製品の動作例、応用例を説明するものです。お客様の機器・システムの設計において、回路、ソフトウェアおよびこれらに関連する情報を使用する場合には、お客様の責任において行ってください。これらの使用に起因して、お客様または第三者に生じた損害に関し、当社は、一切その責任を負いません。
2. 本資料に記載されている情報は、正確を期すため慎重に作成したものです。誤りがないことを保証するものではありません。万一、本資料に記載されている情報の誤りに起因する損害がお客様に生じた場合においても、当社は、一切その責任を負いません。
3. 本資料に記載された製品データ、図、表、プログラム、アルゴリズム、応用回路例等の情報の使用に起因して発生した第三者の特許権、著作権その他の知的財産権に対する侵害に関し、当社は、何らの責任を負うものではありません。当社は、本資料に基づき当社または第三者の特許権、著作権その他の知的財産権を何ら許諾するものではありません。
4. 当社製品を改造、改変、複製等しないでください。かかる改造、改変、複製等により生じた損害に関し、当社は、一切その責任を負いません。
5. 当社は、当社製品の品質水準を「標準水準」および「高品質水準」に分類しており、各品質水準は、以下に示す用途に製品が使用されることを意図しております。
標準水準： コンピュータ、OA 機器、通信機器、計測機器、AV 機器、
 家電、工作機械、パーソナル機器、産業用ロボット等
高品質水準： 輸送機器（自動車、電車、船舶等）、交通用信号機器、
 防災・防犯装置、各種安全装置等
当社製品は、直接生命・身体に危害を及ぼす可能性のある機器・システム（生命維持装置、人体に埋め込み使用するもの等）、もしくは多大な物的損害を発生させるおそれのある機器・システム（原子力制御システム、軍事機器等）に使用されることを意図しておらず、使用することはできません。たとえ、意図しない用途に当社製品を使用したことによりお客様または第三者に損害が生じても、当社は一切その責任を負いません。なお、ご不明点がある場合は、当社営業にお問い合わせください。
6. 当社製品をご使用の際は、当社が指定する最大定格、動作電源電圧範囲、放熱特性、実装条件その他の保証範囲内でご使用ください。当社保証範囲を超えて当社製品をご使用された場合の故障および事故につきましては、当社は、一切その責任を負いません。
7. 当社は、当社製品の品質および信頼性の向上に努めていますが、半導体製品はある確率で故障が発生したり、使用条件によっては誤動作したりする場合があります。また、当社製品は耐放射線設計については行っておりません。当社製品の故障または誤動作が生じた場合も、人身事故、火災事故、社会的損害等を生じさせないよう、お客様の責任において、冗長設計、延焼対策設計、誤動作防止設計等の安全設計およびエージング処理等、お客様の機器・システムとしての出荷保証を行ってください。特に、マイコンソフトウェアは、単独での検証は困難なため、お客様の機器・システムとしての安全検証をお客様の責任で行ってください。
8. 当社製品の環境適合性等の詳細につきましては、製品個別に必ず当社営業窓口までお問合せください。ご使用に際しては、特定の物質の含有・使用を規制する RoHS 指令等、適用される環境関連法令を十分調査のうえ、かかる法令に適合するようご使用ください。お客様がかかる法令を遵守しないことにより生じた損害に関して、当社は、一切その責任を負いません。
9. 本資料に記載されている当社製品および技術を国内外の法令および規則により製造・使用・販売を禁止されている機器・システムに使用することはできません。また、当社製品および技術を大量破壊兵器の開発等の目的、軍事利用の目的その他軍事用途に使用しないでください。当社製品または技術を輸出する場合は、「外国為替及び外国貿易法」その他輸出関連法令を遵守し、かかる法令の定めるところにより必要な手続を行ってください。
10. お客様の転売等により、本ご注意書き記載の諸条件に抵触して当社製品が使用され、その使用から損害が生じた場合、当社は何らの責任も負わず、お客様にてご負担して頂きますのでご了承ください。
11. 本資料の全部または一部を当社の文書による事前の承諾を得ることなく転載または複製することを禁じます。

注 1. 本資料において使用されている「当社」とは、ルネサス エレクトロニクス株式会社およびルネサス エレクトロニクス株式会社がその総株主の議決権の過半数を直接または間接に保有する会社をいいます。

注 2. 本資料において使用されている「当社製品」とは、注 1 において定義された当社の開発、製造製品をいいます。

製品ご使用上の注意事項

ここでは、マイコン製品全体に適用する「使用上の注意事項」について説明します。個別の使用上の注意事項については、本文を参照してください。なお、本マニュアルの本文と異なる記載がある場合は、本文の記載が優先するものとします。

1. 未使用端子の処理

【注意】未使用端子は、本文の「未使用端子の処理」に従って処理してください。

CMOS 製品の入力端子のインピーダンスは、一般に、ハイインピーダンスとなっています。未使用端子を開放状態で動作させると、誘導現象により、LSI 周辺のノイズが印加され、LSI 内部で貫通電流が流れたり、入力信号と認識されて誤動作を起こす恐れがあります。未使用端子は、本文「未使用端子の処理」で説明する指示に従い処理してください。

2. 電源投入時の処置

【注意】電源投入時は、製品の状態は不定です。

電源投入時には、LSI の内部回路の状態は不確定であり、レジスタの設定や各端子の状態は不定です。外部リセット端子でリセットする製品の場合、電源投入からリセットが有効になるまでの期間、端子の状態は保証できません。

同様に、内蔵パワーオンリセット機能を使用してリセットする製品の場合、電源投入からリセットのかかる一定電圧に達するまでの期間、端子の状態は保証できません。

3. リザーブアドレスのアクセス禁止

【注意】リザーブアドレスのアクセスを禁止します。

アドレス領域には、将来の機能拡張用に割り付けられているリザーブアドレスがあります。これらのアドレスをアクセスしたときの動作については、保証できませんので、アクセスしないようにしてください。

4. クロックについて

【注意】リセット時は、クロックが安定した後、リセットを解除してください。

プログラム実行中のクロック切り替え時は、切り替え先クロックが安定した後に切り替えてください。リセット時、外部発振子（または外部発振回路）を用いたクロックで動作を開始するシステムでは、クロックが十分安定した後、リセットを解除してください。また、プログラムの途中で外部発振子（または外部発振回路）を用いたクロックに切り替える場合は、切り替え先のクロックが十分安定してから切り替えてください。

5. 製品間の相違について

【注意】型名の異なる製品に変更する場合は、製品型名ごとにシステム評価試験を実施してください。

同じグループのマイコンでも型名が違うと、内部 ROM、レイアウトパターンの相違などにより、電気的特性の範囲で、特性値、動作マージン、ノイズ耐量、ノイズ輻射量などが異なる場合があります。型名が違う製品に変更する場合は、個々の製品ごとにシステム評価試験を実施してください。

このマニュアルの使い方

1. 目的と対象者

このマニュアルは、RSK ハードウェア概要と電気的特性をユーザに理解していただくためのマニュアルです。様々な周辺装置を使用して、RSK プラットフォーム上のサンプルコードを設計するユーザを対象としています。

このマニュアルは、RSK 製品の機能概観を含みますが、組み込みプログラミングまたはハードウェア設計ガイドのためのマニュアルではありません。また、RSK および開発環境のセットアップに関するその他の詳細は、チュートリアルに記載しています。

このマニュアルを使用する場合、注意事項を十分確認の上、使用してください。注意事項は、各章の本文中、各章の最後、注意事項の章に記載しています。

改訂記録は旧版の記載内容に対して訂正または追加した主な箇所をまとめたものです。改訂内容すべてを記録したものではありません。詳細は、このマニュアルの本文でご確認ください。

RSK+RX63N では次のドキュメントを用意しています。ドキュメントは最新版を使用してください。最新版はルネサスエレクトロニクスのホームページに掲載されています。

ドキュメントの種類	記載内容	資料名	資料番号
ユーザーズマニュアル	RSK ハードウェア仕様の説明	RSK+RX63N ユーザーズマニュアル	R20UT0438JG (本マニュアル)
チュートリアル	RSK および開発環境のセットアップ 方法とデバッグ方法の説明	RSK+RX63N チュートリアル	R20UT0439JG
クイックスタートガイド	A4 紙一枚の簡単なセットアップガイド	RSK+RX63N クイックスタートガイド	R20UT0440JG
USB ファンクション マニュアル	USB ファンクションサンプルコード 実行のための説明資料（英文のみ）	RSK+RX63N USB Function Manual	R20UT0442EG
回路図	CPU ボードの回路図	RSK+RX63N CPU ボード回路図	R20UT0437EG
ユーザーズマニュアル ハードウェア編	ハードウェアの仕様（ピン配置、メモリマップ、周辺機能の仕様、電気的特性、タイミング）と動作説明	RX63N グループ, RX631 グループ ユーザーズマニュアル ハードウェア編	R01UH0041EJ

2. 略語および略称の説明

略語／略称	英語名	備考
bps	bits per second	転送速度を表す単位、ビット/秒
CPU	Central Processing Unit	中央処理装置
CRC	Cyclic Redundancy Check	巡回冗長検査
DIP	Dual In-line Package	電子部品パッケージの一種
DMA	Direct Memory Access	CPU の命令を介さずに直接データ転送を行う方式
DMAC	Direct Memory Access Controller	DMA を行うコントローラ
E1	Renesas On-chip Debugging Emulator	ルネサスオンチップデバッグエミュレータ
EEPROM	Electrically Erasable Programmable Read Only Memory	不揮発性メモリの一種で、書き込み・消去可能な ROM
EMC	Electromagnetic Compatibility	電磁環境適合性
ESD	Electrostatic Discharge	静電気放電
HEW	High-performance Embedded Workshop	ルネサス統合開発環境
LED	Light Emitting Diode	発光ダイオード
OTG	On The Go™	USB 規格の一種
PC	Program Counter	プログラムカウンタ
PLL	Phase Locked Loop	位相同期回路
PWM	Pulse Width Modulation	パルス幅変調
RSK+	Renesas Starter Kit+	ルネサススタータキット
RSPI	Renesas Serial Peripheral Interface	ルネサスシリアルペリフェラルインタフェース
SFR	Special Function Registers	周辺機能を制御するためのレジスタ
SDRAM	Synchronous Dynamic Random Access Memory	シンクロナス DRAM
SPI	Serial Peripheral Interface	シリアルペリフェラルインタフェース
TFT	Thin Film Transistor	薄膜トランジスタ
UART	Universal Asynchronous Receiver/Transmitter	調歩同期式シリアルインタフェース
USB	Universal Serial Bus	-

目次

1. 概要	7
1.1 目的	7
1.2 特徴	7
2. 電源	8
2.1 動作条件	8
2.2 初期起動動作	8
3. ボードレイアウト	9
3.1 コンポーネントレイアウト	9
3.2 ボード寸法	10
3.3 部品配置	11
4. 接続関係	13
4.1 ボード内部の接続関係	13
4.2 デバッグ環境の接続関係	14
5. ユーザ回路	15
5.1 リセット回路	15
5.2 クロック回路	15
5.3 スイッチ	15
5.4 LED	16
5.5 ポテンショメータ	16
5.6 Debug LCDモジュール	16
5.7 RS232 シリアルポート	17
5.8 Controller Area Network (CAN)	17
5.9 Ethernet	18
5.10 Universal Serial Bus (USB)	19
5.11 汎用LCDヘッダ	20
5.12 外部バス	21
5.13 Renesas Serial Peripheral Interface (RSPI)	21
5.14 I ² C Bus (Inter-IC Bus)	21
6. コンフィグレーション	22
6.1 CPUボードのモディファイ	22
6.2 MCU設定	22
6.3 ADC設定	23
6.4 RS232 シリアルポート設定	24
6.5 CAN設定	25
6.6 外部バス設定	26
6.7 USB設定	28
6.8 Ethernet設定	31
6.9 Multi-Function Timer Pulse Unit (MTU) 設定	33
6.10 IRQ & 汎用I/O設定	34
6.11 電源設定	37
6.12 クロック設定	38
6.13 外付けメモリ設定	38
7. ヘッダ	39
7.1 アプリケーションヘッダ（拡張基板インタフェース）	39
7.2 汎用ヘッダ	42

8. コード開発.....	44
8.1 概要.....	44
8.2 コンパイラ制限.....	44
8.3 モードサポート.....	44
8.4 デバッグサポート	44
8.5 アドレス空間	45
9. 追加情報	46

1. 概要

1.1 目的

本 RSK+はルネサスマイクロコントローラ用の評価ツールです。本マニュアルは、RSK+ハードウェアの技術的要素を詳しく解説し、クイックスタートガイドおよびチュートリアルでは、ソフトウェアのインストール、デバッグ環境を説明しています。

1.2 特徴

本 RSK+は以下の特徴を含みます：

- ルネサスマイクロコントローラのプログラミング
- ユーザコードのデバッグ
- スイッチ、LED、ポテンショメータ等のユーザ回路
- サンプルアプリケーション
- 周辺機能初期化コードのサンプル

CPU ボードはマイクロコントローラの動作に必要な回路を全て備えています。

2. 電源

2.1 動作条件

E1 エミュレータは最大 200mA の電源を CPU ボードに供給することができます。CPU ボードが他のシステムに接続される場合、そのシステムから CPU ボードに電源を供給してください。なお、CPU ボードにはセンタープラスのバレル型電源ジャックが備え付けられています。

本 CPU ボードは広範囲の電圧入力をサポートしており、異なる電圧入力のための特定の設定を必要とします。外部電源接続の詳細を表 2-1 に示します。

コネクタ	供給電圧	J8 設定	J9 設定
PWR1	5V DC 入力	短絡	短絡
	7V - 15V DC 入力	開放	開放

表 2-1: 主電源仕様

PWR1 に接続される電源は、十分な機能性を保証するために 5W 以上の電源を使用してください。

本 CPU ボードは独立した USB 電源パスを備えており、外部電源から USB モジュールに電源供給可能することができます。外部 USB 電源接続の詳細を表 2-2 に示します。

コネクタ	供給電圧
USB_3V3(PWR2)	3.3V DC 入力
USB_5V(PWR3)	5V DC 入力

表 2-2: USB 電源仕様

USB_3V3 と USB_5V に接続される電源は、十分な USB ホスト機能性を保証するためにそれぞれ最小 600mA 以上の電源を使用してください。

注: OTG モジュールはホストとして動作する場合に最大 200mA の供給に制限されます。

適切なホスト装置が CPU ボードの USB0 コネクタに接続される場合（詳細設定は 6 章を参照）、USB の VBUS から CPU ボードに直接電源を供給することができます。これは、CPU ボードの消費電流を 500mA（USB の最大）に制限し、VBUS からの電源供給では十分な機能性を保証することができないことを示唆します。

本 CPU ボードは VCC 端子の電圧が低下したとき、専用のバッテリーバックアップ用電源端子からリアルタイムクロックおよびサブクロックに電源を供給することができます。バッテリーバックアップ用電源接続の詳細を表 2-3 に示します。

コネクタ	供給電圧
PWR4	2.3 – 3.6V DC 入力

表 2-3: バッテリーバックアップ用電源仕様

2.2 初期起動動作

製品購入時、CPU ボード上のマイクロコントローラにサンプルのチュートリアルコードが書き込まれています。ボードに電源を供給すると、ユーザ LED が点滅し始めます。200 回点滅した後、あるいはユーザスイッチを押した後、LED の点滅レートはポテンショメータの調整によって変化します。

3. ボードレイアウト

3.1 コンポーネントレイアウト

CPU ボードのコンポーネントレイアウトを図 3-1 に示します。




図 3-1: コンポーネントレイアウト

3.2 ボード寸法

ボード寸法およびコネクタ位置を図 3-2 に示します。拡張基板インタフェースおよび 32bit 用データバスヘッダのスルーホールは、0.1 インチの共通ピッチになっています。




図 3-2: ボード寸法図

3.3 部品配置

CPU ボードの部品面側（C 面）の部品配置図を図 3-3 に、ハンダ面側（S 面）の部品配置図を図 3-4 に示します。各部品の部品番号と値は CPU ボード回路図とともに参照してください。




図 3-3: 部品配置図（部品面）

CPU ボードのハンダ面側（S 面）の部品配置図を図 3-4 に示します。




図 3-4: 部品配置図 (ハンダ面)

4. 接続関係

4.1 ボード内部の接続関係

CPU ボードコンポーネントとマイクロコントローラの接続関係を図 4-1 に示します。




図 4-1: ボード内部の接続関係

4.2 デバッグ環境の接続関係

CPU ボード、E1 エミュレータおよびホスト PC 間の接続を図 4-2 に示します。




図 4-2: デバッグ環境の接続関係

5. ユーザ回路

5.1 リセット回路

CPU ボードにはリセット信号を生成する RES スイッチが備わっています。マイクロコントローラのリセット仕様詳細については RX63N グループ、RX631 グループユーザーズマニュアルハードウェア編、CPU ボードのリセット回路詳細については CPU ボード回路図を参照してください。

5.2 クロック回路

MCU および周辺装置のクロック源用に CPU ボードにはクロック回路が備わっています。マイクロコントローラのクロック仕様詳細については RX63N グループ、RX631 グループユーザーズマニュアルハードウェア編、CPU ボードのクロック回路詳細については CPU ボード回路図を参照してください。CPU ボード上の発振子および発振器詳細を表 5-1 に示します。

発振子	機能/用途	出荷時の状態	周波数	パッケージ
X1	MCU 用メインクロック	実装済み	12MHz	HC49/4U
X2	MCU 用メインクロック	未実装	n/a	n/a
X3	MCU 用リアルタイムクロック	実装済み	32.768kHz	Encapsulated, SMT
X4	Ethernet 用クロック(MII)	実装済み	25MHz	HC49/4U

表 5-1: 発振子・発振器

5.3 スイッチ

CPU ボードには 4 個のプッシュスイッチが備わっています。各スイッチの機能および接続を表 5-2 に示します。

スイッチ	機能/用途	MCU ピン
RES	マイクロコントローラをリセットします。	RES#, Pin 21
SW1	ユーザコントロール用に IRQ に接続。	IRQ10, Pin 6
SW2	ユーザコントロール用に IRQ に接続。	IRQ8, Pin 8
SW3	ユーザコントロール用に IRQ に接続。(AD トリガ入力にも利用可能)	IRQ15/ADTRG0#, Pin 176

表 5-2: スイッチ

5.4 LED

CPU ボードには 10 個の LED が備わっています。各 LED の機能、発色および接続を表 5-3 に示します。

LED	発色	機能/用途	MCU ピン
3V3_PWR	緑	3.3V 電源ラインのインジケータ	未接続
5V_PWR	緑	5V 電源ラインのインジケータ	未接続
LED0	緑	ユーザ LED	P03, Pin 4
LED1	橙	ユーザ LED	P05, Pin 2
LED2	赤	ユーザ LED	P10, Pin 56
LED3	赤	ユーザ LED	P11, Pin 55
SPEED	緑	Ethernet LED (Speed)	未接続
DUPLEX	緑	Ethernet LED (Duplex)	未接続
Ethernet コネクタ内蔵	緑	Ethernet LED (Link)	未接続
Ethernet コネクタ内蔵	黄	Ethernet LED (Activity)	未接続

表 5-3: LED

5.5 ポテンショメータ

マイクロコントローラの AN000 (Pin 173) に単回転ポテンショメータが接続されており、当該端子へ AVCC0 と GND 間の可変アナログ入力が可能です。

ポテンショメータの仕様はメーカサイトを参照してください。(メーカ名: PIHER 社、型名: N6 シリーズ)

ポテンショメータは簡易的にマイクロコントローラに可変アナログ入力供給をするために備え付けられています。A/D コンバータの精度は保証できませんので、予めご了承ください。

5.6 Debug LCDモジュール

本製品には LCD モジュールが同梱されており、CPU ボードの LCD コネクタに接続することができます。

LCD モジュールを接続するときは、LCD モジュールの全てのピンが LCD コネクタに適切に接続されていることを確認してください。LCD モジュールは ESD に弱いので、取り扱いには十分気をつけてください。

ピン割り当てを削減するために、LCD モジュールは 4 ビットインタフェースを使用しています。また、LCD モジュール上の抵抗によってコントラストが調整されていますので、CPU ボード上にコントラスト調整用の回路はありません。LCD コネクタの詳細を表 5-4 に示します。

Debug LCD コネクタ (LCD)					
ピン	回路ネット名	MCU ピン	ピン	回路ネット名	MCU ピン
1	GROUND	-	2	Board_5V	-
3	未接続	-	4	DLCDRS	PJ5, Pin 11
5	R/W (Write 側に固定)	-	6	DLCDE	PF5, Pin 9
7	未接続	-	8	未接続	-
9	未接続	-	10	未接続	-
11	DLCDD4_XDRIVE	P84, Pin 69	12	DLCDD5_YDRIVE	P85, Pin 52
13	DLCDD6_BACKLIGHT	P86, Pin 49	14	DLCDD7	P87, Pin 47

表 5-4: Debug LCD コネクタ

5.7 RS232 シリアルポート

製品出荷時、マイクロコントローラのシリアルポート SCI0 が RS232 トランシーバを経由して RS232 シリアルコネクタに接続されています。ジャンパおよびオプションリンク抵抗の設定を変更することで、SCI1 または SCI6 を RS232 トランシーバに接続することができます（詳細設定は 6 章を参照）。マイクロコントローラのシリアルポートと RS232 シリアルコネクタの接続関係を表 5-5 に示します。

SCI 信号	機能/用途	MCU ピン	RS232 シリアルコネクタ
TXD0	SCI0 送信データ信号	P20, Pin P45	Pin 13
RXD0	SCI0 受信データ信号	P21, Pin P44	Pin 15
TXD1	SCI1 送信データ信号	PF0, Pin 35	Pin 13*
RXD1	SCI1 受信データ信号	PF2, Pin 31	Pin 15*
TXD6	SCI6 送信データ信号	P00, Pin 8	Pin 12*
RXD6	SCI6 受信データ信号	P01, Pin 7	Pin 10*

表 5-5: シリアルポート

* 製品出荷時時は接続されていないので、シリアルポートを変更する際は 6 章を参照してください。

5.8 Controller Area Network (CAN)

CPU ボードには CAN トランシーバが備わっており、マイクロコントローラの CAN モジュール機能を評価することができます。CAN プロトコルおよび動作モード詳細については RX63N グループ、RX631 グループユーザーズマニュアルハードウェア編を参照してください。CAN の接続関係を表 5-6 に示します。

CAN 信号	機能/用途	MCU ピン
CTX1	CAN データ送信	P54, Pin 67
CRX1	CAN データ受信	P55, Pin 66
CANEN	CAN トランシーバのイネーブル制御	PG1, Pin 144
CANERRn	CAN エラー・電源スタートス	P25, Pin 38
CANSTBn	CAN スタンバイモード制御	PG0, Pin 146

表 5-6: CAN

5.9 Ethernet

Ethernet ソフトウェアを実行する場合、ユニークな MAC アドレスを使用してください。他のルネサスハードウェアとの接続の際に互換性を保証するために、ルネサスから提供されるユニークな MAC アドレスシールが CPU ボード（ハンダ面）に貼られています。

CPU ボードには Ethernet コントローラが備わっており、マイクロコントローラの Ethernet モジュールに接続されています。RX63N マイクロコントローラは全二重および半二重モード、10Mbps および 100Mbps 転送をサポートしています。Ethernet のステータス LED はセクション 5.4 に記載されています。Ethernet の接続関係を表 5-7 に示します。

Ethernet 信号	機能/用途	MCU ピン
ETMDIO	管理データシリアル入出力	P71, Pin 102
ETMDC	MDIO の参照クロック	P72, Pin 101
ETTXCLK	送信クロック	PC4, Pin 82
ETTXEN	送信許可	P80, Pin 81
ETTXER	送信エラー	PC3, Pin 83
ETETXD0	4 ビットの送信データ	P81, Pin 80
ETETXD1	4 ビットの送信データ	P82, Pin 79
ETETXD2	4 ビットの送信データ	PC5, Pin 78
ETETXD3	4 ビットの送信データ	PC6, Pin 77
ETRXCLK	受信クロック	P76, Pin 85
ETRXDV	受信データ有効	PC2, Pin 86
ETRXER	受信データエラー	P77, Pin 84
ETERXD0	4 ビットの受信データ	P75, Pin 87
ETERXD1	4 ビットの受信データ	P74, Pin 88
ETERXD2	4 ビットの受信データ	PC1, Pin 89
ETERXD3	4 ビットの受信データ	PC0, Pin 91
ETCOL	衝突検出	PC7, Pin 76
ETLINKSTA	リンクステータス入力	P54, Pin 67
ETCRS	キャリア検出	P83, Pin 74

表 5-7: Ethernet

5.10 Universal Serial Bus (USB)

CPU ボードには USB ホストソケット (type A) および USB ファンクションソケット (Mini B) が備わっています。USB モジュール USB0 は、ホストまたはファンクション装置として動作させることができます。USB モジュール USB1 は、ファンクション装置として動作させることができます。USB0 の接続関係を表 5-8 に示します。

USB 信号	機能/用途	MCU ピン
USB0DP	D+入出力信号	USB0_DP, Pin 59
USB0DM	D-入出力信号	USB0_DM, Pin 58
USB0VBUS	ケーブル接続モニタ	P16, Pin 48
USB0EXICEN *	OTG ローパワー制御	P21, Pin 44
USB0VBUSEN-H	VBUS 供給許可(ホスト用)	P16, Pin 48
USB0VBUSEN-O *	VBUS 供給許可(OTG 用)	P24, Pin 40
USB0OVRCURA	オーバカレント検出	P14, Pin 51
USB0OVRCURB *	オーバカレント検出	P16, Pin 48
USB0ID *	ID 入力	P20, Pin 45
USB0DPUPE-O *	D+信号のプルアップ抵抗制御(OTG 用)	P23, Pin 42
USB0DPUPE-F	D+信号のプルアップ抵抗制御(ファンクション用)	P14, Pin 51
USB0DPRPD *	D+信号のプルダウン抵抗制御	P25, Pin 38
USB0DRPD *	D-信号のプルダウン抵抗制御	P22, Pin 43

表 5-8: USB0

* 本 CPU ボードには、USB モジュール USB0 用に OTG (On The Go™) 回路が備わっています。OTG の評価を行う場合、別途 OTG 用ソケットを実装する必要があります。(メーカー名: ヒロセ電機、型名: ZX62R-AB-5P)

USB1 の接続関係を表 5-9 に示します

USB 信号	機能/用途	MCU ピン
USB1DP	D+入出力信号	USB1_PM, Pin 64
USB1DM	D-入出力信号	USB1_DM, Pin 63
USB1VBUS	VBUS 供給許可	P17, Pin 46
USB1DPUPE	オーバカレント検出	P15, Pin 50

表 5-9: USB1

5.11 汎用LCDヘッダ

本 CPU ボードは汎用 TFT LCD ヘッダインタフェースを備えています。汎用 LCD ヘッダの接続関係を表 5-10 に示します。

汎用 LCD ヘッダ (TFT)					
ピン	ヘッダ名称	MCU ピン	ピン	ヘッダ名称	MCU ピン
1	5V	-	2	5v	-
3	3V3	-	4	3V3	-
5	Reserved	-	6	Reserved	-
7	B1	PD0, Pin 158	8	B2	PD1, Pin 156
9	B3	PD2, Pin 154	10	B4	PD3, Pin 150
11	B5	PD4, Pin 148	12	G0	PD5, Pin 147
13	G1	PD6, Pin 145	14	G2	PD7, Pin 143
15	G3	PE0, Pin 135	16	G4	PE1, Pin 134
17	G5	PE2, Pin 133	18	R1	PE3, Pin 132
19	R2	PE4, Pin 131	20	R3	PE5, Pin 130
21	R4	PE6, Pin 126	22	R5	PE7, Pin 125
23	EDACK	P56, Pin 62	24	HSYNC	P32, Pin 29
25	DOTCLK	PJ3, Pin 13	26	LCDDEN	P34, Pin 27
27	VSYNC	P24, Pin 40	28	EDREQ	P57, Pin 61
29	SSCK	P27, Pin 36	30	SSI	P30, Pin 33
31	SSO	P26, Pin 37	32	SCS	P50, Pin 72
33	RESET	RES#, Pin 21	34	GND	-
35	BACKLIGHT	P86, Pin 49	36	SD_DOTCLK	-
37	GND	-	38	GND	-
39	GND	-	40	GND	-
41	X_DRIVE	P84, Pin 69	42	Y_DRIVE	P85, Pin 52
43	X_INPUT1	P44, Pin 168	44	Y_INPUT1	P45, Pin 167
45	X_INPUT2	P46, Pin 166	46	Y_INPUT2	P47, Pin 165
47	Reserved	-	48	Reserved	-
49	Reserved	-	50	Reserved	-

表 5-10: 汎用 LCD ヘッダ

5.12 外部バス

RX63N マイクロコントローラの外部バスは CPU ボード上の装置に接続されています。外部バスに接続された装置の詳細を表 5-11 に示します。外部バスに接続されている装置の詳細については CPU ボード回路図を参照してください。

チップセレクト	装置	装置の説明	アドレス空間
CS0	JA3	アプリケーションヘッダ	FF000000h – FFFFFFFFh (16M バイト)
SDCS	U3	128M ビット SDRAM	08000000h – 0FFFFFFFh (128M バイト)
	JA3	アプリケーションヘッダ	08000000h – 0FFFFFFFh (128M バイト)
CS1 – CS2	-	未使用	06000000h – 07FFFFFFh (2 x 16M バイト)
CS3	JA3	アプリケーションヘッダ	05000000h – 05FFFFFFh (16M バイト)
CS4 – CS7	-	未使用	01000000h – 04FFFFFFh (4 x 16M バイト)

表 5-11: 外部バスとアドレス空間

5.13 Renesas Serial Peripheral Interface (RSPI)

RX63N マイクロコントローラは独立した 3 チャンネルのシリアルペリフェラルインタフェース (RSPI) を内蔵しており、チャンネル RSPI1 が CPU ボード上の装置に接続されています。チャンネル RSPI1 の接続関係を表 5-12 に示します。

RSPI チャンネル	スレーブセレクト	装置	装置の説明
RSPI1	SSLB0	U4	シリアル Flash, 16M ビット
RSPI1	SSLB1	TFT	汎用 LCD ヘッダ

表 5-12: RSPI1

5.14 I²C Bus (Inter-IC Bus)

RX63N マイクロコントローラは 4 チャンネルの I²C (Inter-IC Bus) を内蔵しており、チャンネル RIIC0 が CPU ボード上の 16K ビット EEPROM に接続されています。EEPROM の詳細および接続については CPU ボード回路図を参照してください

EEPROM はアドレス 0x3 に対応するように設定されています。デバイスアドレスの第一ビット (A0) はオプションリソグ抵抗によって変更することができます。その他の詳細については 6 章を参照してください。

6. コンフィグレーション

6.1 CPUボードのモディファイ

この章では CPU ボードを異なる設定に変更するための方法（オプションリンク）について説明します。設定はオプションリンク抵抗、ジャンパおよび DIP スイッチによって変更できます。

オプションリンク抵抗は 0Ω の表面実装抵抗器で、回路・信号の接続または分離に使用されます。次のセクションからは実装/未実装の時の機能を説明します。表中の**太字の青文字テキスト**は、CPU ボード出荷時の初期状態を示しています。オプションリンク抵抗、ジャンパおよび DIP スイッチの位置は 3 章の部品配置図を参照してください。

ハンダ実装された部品を取外す場合、当該部品付近の部品への損傷を回避するためにハンダコテを 5 秒以上あてないようにしてください。

オプションリンクを変更する場合、信号の競合や短絡がないように関連するオプションリンクも必ず確認してください。マイクロコントローラの多くのピンは複数の機能を持っているので、周辺装置のうちのいくつかは排他的に使用されます。詳細情報に関しては RX63N グループ、RX631 グループユーザーズマニュアルハードウェア編および CPU ボード回路図を参照してください。

6.2 MCU設定

マイクロコントローラの動作モードおよびエミュレータ設定に関連するオプションリンクを表 6-1 に示します。

Reference	実装時の設定	未実装時の設定	関連
R190	RESn (U1B, pin 21) を RES スイッチに接続	接続解除	U9*

表 6-1: MCU オプションリンク

* 製品出荷時 U9(リセット IC)は実装されていません。

マイクロコントローラの動作モードに関連するオプションリンク（DIP スイッチ）を表 6-2 に示します。

Reference	Pin 1	Pin 2	動作モード	関連
SW4	OFF	OFF	シングルチップモード	-
	ON	OFF	ブートモード(SCI)	-
	OFF	ON	シングルチップモード	-
	ON	ON	ユーザブートモードまたは USB ブートモード	-
Reference	Pin 3	Pin 4	動作モード	関連
SW4	OFF	X	USB ブートモード時バスパワー設定*	-
	ON	X	USB ブートモード時セルフパワー設定*	-

表 6-2: MCU オプションリンク（DIP スイッチ）

X: Don't care

* VBUS から電源供給する場合、セクション 6.7 を参照してください。

マイクロコントローラのエミュレータ設定に関連するオプションリンク（ジャンパ）を表 6-3 に示します。

Reference	ポジション 1 (Pin 1-2 短絡)	ポジション 2 (Pin 2-3 短絡)	ポジション 3 (全 Pin 開放)	関連
J6	E1 デバッグのホットプラグイン機能を有効	E1 デバッグ(ホットプラグイン機能無効)または CPU ボード単体動作を有効	設定しないでください	-

表 6-3: MCU オプションリンク（ジャンパ）

6.3 ADC設定

A/D コンバータ設定に関連するオプションリンクを表 6-4 に示します。

Reference	実装時の設定	未実装時の設定	関連
R5	VREFH0 (U1A, pin 174)を UC_VCC に接続.	接続解除	R6*
R6*	VREFH0 (U1A, pin 174)を CON_VREFH0 (ヘッダ JA1, pin 7)に接続	接続解除	R5
R7	VREFL0 (U1A, pin 172)を GROUND に接続	接続解除	-
R9	AVCC0 (U1A, pin 175)を UC_VCC に接続	接続解除	R10*
R10*	AVCC0 (U1A, pin 175)を CON_AVCC0 (ヘッダ JA1, pin 5)に接続	接続解除	R9
R11	AVSS0 (U1A, pin 1)を GROUND に接続	接続解除	R12*
R12*	AVSS0 (U1A, pin 1)を CON_AVSS0 (ヘッダ JA1, pin 6)に接続	接続解除	R11
R13	ADPOT (RV1)を Board_VCC に接続	接続解除	R14*
R14*	ADPOT (RV1)を CON_AVCC0 (ヘッダ JA1, pin 5)に接続	接続解除	R13
R15	VREFH (U1A, pin 3)を UC_VCC に接続.	接続解除	-
R16	VREFL (U1A, pin 5)を GROUND に接続	接続解除	**
R83*	AN000_ADPOT (U1C, pin 173)を AN000 (ヘッダ JA1, pin 9)に接続	接続解除	R84
R84	AN000_ADPOT (U1C, pin 173)を ADPOT (RV1)に接続	接続解除	R83*
R85*	AN004_XINPUT1 (U1C, pin 168) を AN004 (JA5, pin 1)に接続	接続解除	-
R87*	AN005_YINPUT1 (U1C, pin 167)を AN005 (JA5, pin 2)に接続	接続解除	R88
R89*	AN006_XINPUT2 (U1C, pin 166)を AN006 (JA5, pin 3)に接続	接続解除	R90
R91*	AN007_YINPUT2 (U1C, pin 165)を AN007 (JA5, pin 4)に接続	接続解除	R92

表 6-4: ADC オプションリンク

* 該当する Reference 項目の抵抗と同時に接続しないでください。

** 抵抗を取り外さないでください。

6.4 RS232 シリアルポート設定

シリアルポート設定に関連するオプションリンクを表 6-5 に示します。

Reference	実装時の設定	未実装時の設定	関連
R35*	IRQ8_TXD6 (U1B, pin 8)を TXD6 (ヘッダ JA6, pin 8)に接続	接続解除	R34
R37*	IRQ9_RXD6 (U1B, pin 7)を RXD6 (ヘッダ JA6, pin 7)に接続	接続解除	R36
R39	IRQ10_SCK6 (U1B, pin 6)を SCK6 (ヘッダ JA6, pin 10)に接続	接続解除	R38
R59	TXD0_TRIGb_USB0ID (U1B, pin 45) を TXD0 (ヘッダ JA2, pin 6)に接続	接続解除	R60*, R61*
R62	RXD0_MTI0C1B_TRIGa_USB0EXICEN (U1B, pin 44) を RXD0 (ヘッダ JA2, pin 8) に接続	接続解除	R63*, R64*, R65*
R66	SCK0_TMR0_USB0DRPD (U1B, pin 43) を SCK0 (ヘッダ JA2, pin 10) に接 続	接続解除	R67*, R68*
R69	CTS0RTS0_TMR1_USB0DPUPE-O (U1B, pin 42) を CTS0RTS0 (ヘッダ JA2, pin 12)に接続	接続解除	R70*, R71*
R185	TDO_TXD1 (U1B, pin 35) を TXD1 (ヘッダ JA6, pin 9) に接続	接続解除	R184
R189	TDI_RXD1 (U1B, pin 31) を RXD1 (ヘッダ JA2, pin 8) に接続	接続解除	R188
R187*	TCK_SCK1 (U1B, pin 34) を SCK1 (ヘッダ JA2, pin 10)に接続	接続解除	R186
R215	TXD6 (JA6, pin 8) を T2IN (U10, pin 12)に接続	接続解除	R34, R35*
R216	RXD6 (JA6, pin 7) を R2OUT (U10, pin 10)に接続	接続解除	R36, R37*

表 6-5: シリアルポートオプションリンク

* 製品出荷時、CPU ボードに実装されていません。

シリアルポート設定に関連するオプションリンク（ジャンパ）を表 6-6 に示します。

Reference	ポジション 1 (Pin 1-2 短絡)	ポジション 2 (Pin 2-3 短絡)	ポジション 3 (全 Pin 開放)	関連
J12	TXD0 (U1B, pin 45) を T1IN (U10, pin 13)に接続	TXD1 (U1B, pin 35) を T1IN (U10, pin 13)に接 続	ポジション 1 および 2 の 接続ラインを解除	R59, R60*, R61*, R184, R185, R213**
J13	RXD0 (U1B, pin 44) を R1OUT (U10, pin 15)に 接続	RXD1 (U1B, pin 31) を R1OUT (U10, pin 15)に 接続	ポジション 1 および 2 の 接続ラインを解除	R62, R63*, R64*, R65*, R188, R189, R214**

表 6-6: シリアルポートオプションリンク（ジャンパ）

* 未実装の場合のみ、TXD0 および RXD0 を選択できます。

** 実装した場合は、ジャンパ設定のポジション 1 と同じ設定になります。

6.5 CAN設定

CAN 設定に関連するオプションリンクを表 6-7 に示します。

Reference	実装時の設定	未実装時の設定	関連
R74	CANERRn_MTI0C4C_USB0DPRPD (U1B, pin 38)を CANERRn (U11, pin 8) に接続	接続解除	R75*, R76*
R96	CTX1_ALE_ETLINKSTA (U1C, pin 67) を CTX1 (JA5, pin 5)に接続	接続解除	R97*, R98*
R99	CRX1_WAITn (U1C, pin 66) を CRX1 (JA5, pin 6)に接続	接続解除	R100*
R239	CTX1 を TXD (U11, pin 1)に接続	接続解除	R96
R240	CRX1 を RXD (U11, pin 4)に接続	接続解除	R99
R244	WAKE (U11, pin 9)を GROUND に接続	接続解除	-
R245	VBAT (U11, pin 10)を Board_5V に接続	接続解除	J14 *
R371	D24_CANSTBn (U1C, pin 146)を CANSTBn (U11, pin 14)に接続	接続解除	-
R372	D25_CANEN (U1C, pin 144)を CANEN (U11, pin 6)に接続	接続解除	-

表 6-7: CAN オプションリンク

* 製品出荷時は CPU ボードに実装されていません。

CAN 設定に関連するオプションリンク（ジャンパ）を表 6-8 に示します。

Reference	ポジション 1 (Pin 1-2 短絡)	ポジション 2 (Pin 2-3 短絡)	ポジション 3 (全 Pin 開放)	関連
J14*	VBAT (U11, pin 10) を Board_5V に接続	VBAT (U11, pin 10) を Unregulated_VCC に接続	VBAT (U11, pin 10)と電源接続を解除	R245

表 6-8: CAN オプションリンク（ジャンパ）

* 製品出荷時、ジャンパ J14 は CPU ボードに実装されていません。抵抗 R245 によって VBAT は Board_5V に接続されています。

6.6 外部バス設定

外部バス設定に関連するオプションリンクを表 6-9、表 6-10 に示します。

Reference	実装時の設定	未実装時の設定	関連
R93*	WR0n_WRn_SSLB1 (U1C, pin 72) を WR0n (ヘッダ JA3, pin 47)に接続	接続解除	R94, R95, R237
R94	WR0n_WRn_SSLB1 (U1C, pin 72) を WRn (ヘッダ JA3, pin 26)に接続	接続解除	R93*, R95, R227
R97*	CTX1_ALE_ETLINKSTA (U1C, pin 67) を ALE (ヘッダ JA3, pin 46)に接続	接続解除	R96, R98*, R233
R100*	CRX1_WAITn (U1C, pin 66) を WAITn (JA3, pin 45)に接続	接続解除	R99, R232*
R101	SDCSn (U1C, pin 139) を BD_SDCSn (U3, pin 19)に接続	接続解除	R102*
R102*	SDCSn (U1C, pin 139) を CON_SDCSn (ヘッダ JA3, pin 28)に接続	接続解除	R101
R217*	RSPCKB (U1B, pin 36) を TFT_RSPCKB に接続	接続解除	R28, R248
R218*	MOSIB (U1B, pin 37) を TFT_MOSIB に接続	接続解除	R29, 250
R219*	MISOB (U1B, pin 33) を TFT_MISOB に接続	接続解除	R30, R249
R227	WRn (U1C, PIN 72)を JA3_PIN26 (ヘッダ JA3, pin 26)に接続	接続解除	R228*
R228*	WEn (U1C, pin 136)を JA3_PIN26 (ヘッダ JA3, pin 26)に接続	接続解除	R227
R229*	SDCLK (U1C, pin 128)を JA3_PIN44 (ヘッダ JA3, pin 44)	接続解除	R230*

表 6-9: 外部バスオプションリンク (1)

* 製品出荷時は CPU ボードに実装されていません。

Reference	実装時の設定	未実装時の設定	関連
R230*	BCLK (U1C, pin 68)を JA3_PIN44 (ヘッダ JA3, pin 44)に接続	接続解除	R229*
R232*	WAITn (U1C, pin 66)を JA3_PIN45 (ヘッダ JA3, pin 45)に接続	接続解除	R100*, R231
R231	CON_CS0n を JA3_PIN45 (ヘッダ JA3, pin 45)に接続	接続解除	R232*, R360 R361*
R233	ALE を JA3_PIN46 (ヘッダ JA3, pin 46)に接続	接続解除	R234*
R234*	CKE (U1C, pin 124)を JA3_PIN46 (ヘッダ JA3, pin 46)に接続	接続解除	R233
R235	WR1n を JA3_PIN47 (ヘッダ JA3, pin 47)に接続	接続解除	R236*
R236*	DQM1 を JA3_PIN47 (ヘッダ JA3, pin 47)に接続	接続解除	R235
R237	WR0n を JA3_PIN48 (ヘッダ JA3, pin 48)に接続	接続解除	R238*
R238	DQM0 を JA3_PIN48 (ヘッダ JA3, pin 48)に接続	接続解除	R237
R360	CS0n (U1C, pin 141)を BD_CS0n (U6*, pin 32)に接続	接続解除	R361*, R370*
R361*	CS0n (U1C, pin 141)を JA3_PIN45 (ヘッダ JA3, pin 45)に接続	接続解除	R231, R360
R366*	ETRXER_RMIIRXER_CS7n (U1C, pin 84)を CS7n (U6*, pin 32)に接続	接続解除	R365, R370*
R368*	ETCRS_RMIIICRS DV_RYBYn (U1C, pin 74)から RYBYn (U6*, pin 17)に接続	接続解除	R367

表 6-10: 外部バスオプションリンク (2)

* 製品出荷時は CPU ボードに実装されていません。

6.7 USB設定

USB 設定に関連するオプションリンクを表 6-11 に示します。

Reference	実装時の設定	未実装時の設定	関連
R55	MTCLKB_USB1DPUPE (U1B, pin 50) を USB1DPUPE に接続	接続解除	R54*
R56*	USB0VBUS_USB0VBUSEN-H_USB0OVRCURB (U1B, pin 48) を USB0OVRCURB に接続	接続解除	J4
R58	MTIOC3A_USB1VBUS (U1B, pin 46) を USB1VBUS に接続	接続解除	R57*
R61*	TXD0_TRIGb_USB0ID (U1B, pin 45) を USB0ID に接続	接続解除	R59, R60*
R65*	RXD0_MTIOC1B_TRIGa_USB0EXICEN (U1B, pin 44) を USB0EXICEN に接続	接続解除	R62, R63*, R64*
R68*	SCK0_TMR0_USB0DRPD (U1B, pin 43) を USB0DRPD に接続	接続解除	R66, R67*
R71*	CTS0RTS0_TMR1_USB0DPUPE-O (U1B, pin 42) を USB0DPUPE-O に接続	接続解除	R69, R70*
R73*	MTIOC4A_USB0VBUSEN-O (U1B, pin 40) を USB0VBUSEN-O に接続	接続解除	R72
R76*	CANERRn_MTIOC4C_USB0DPRPD (U1B, pin 38) を USB0DPRPD に接続	接続解除	R74, R75* J15
R254	USB0OVRCURA を FLG (U12, pin 2) に接続	接続解除	R255*, R53* J3
R255*	USB0OVRCURA を STATUS1 (U13, pin 5) に接続	接続解除	R254
R258*	SHDN (U13, pin 11) を USB0EXICEN に接続 (供給電流の低減設定)	接続解除	R65*, R64*, R63*, R62
R265	USB0VBUS を VBUS0 (USB コネクタ: USB0_1, USB0_2, USB0_3) に接続	接続解除	J17*, J18
R270	VBUS (USB コネクタ: USB0_1, USB0_2, USB0_3) を USB0_VBUSEL (J18, pin 2) に接続	接続解除	L2*
R271	FRAME (USB コネクタ: USB0_1, USB0_2, USB0_3) を GROUND に接続	接続解除	-
R272	USB1VBUS を VBUS (USB コネクタ: USB1) に接続	接続解除	J19*
R276	VBUS (USB コネクタ: USB1 Function) を USB1VBUS に接続	接続解除	L3*,
R280	FRAME (USB コネクタ: USB_1 Function) を GROUND に接続	接続解除	-
R281*	VBUS0 を VBUS に接続	接続解除	J20*
R373	USB0DP (U1B, pin 59) を D+ (USB コネクタ: USB0_2, USB0_3) に接続	接続解除	-
R374	USB0DM (U1B, pin 58) を D- (USB コネクタ: USB0_2, USB0_3) に接続	接続解除	-

表 6-11: USB オプションリンク

* 製品出荷時は CPU ボードに実装されていません。

USB 設定に関連するオプションリンク（ジャンパ）を表 6-12 に示します。

Reference	ポジション 1 (Pin 1-2 短絡)	ポジション 2 (Pin 2-3 短絡)	ポジション 3 (全 Pin 開放)	関連
J3	MTCLKA_USB0DPUPE-F_USB0OVRCURA (U1B, pin 51)を USB0DPUPE-F に接続	MTCLKA_USB0DPUPE-F_USB0OVRCURA (U1B, pin 51)を USB0OVRCURA に接続	R53 が接続されている場合を除き設定しないでください	R53*
J4	USB0VBUS_USB0VBUSEN-H_USB0OVRCURB (U1B, pin 48)を USB0VBUS に接続	USB0VBUS_USB0VBUSEN-H_USB0OVRCURB (U1B, pin 48)を USB0VBUSEN-H に接続	R56 が接続されている場合を除き設定しないでください	R56*

表 6-12: USB オプションリンク（ジャンパ）

* 製品出荷時は CPU ボードに実装されていません。

USB 設定に関連するオプションリンク（外部オーバカレント検出信号）を表 6-13 に示します。

Reference	R254	R255	機能	関連
オプションリンク設定	実装	未実装	ホストモード	R53*, J3
	未実装	実装	OTG モード	

表 6-13: USB オプションリンク（外部オーバカレント検出信号）

* 製品出荷時は CPU ボードに実装されていません。

USB 設定に関連するオプションリンク（プルダウン制御信号）を表 6-14 に示します。

Reference	ポジション 1 (Pin 1-2 短絡)	ポジション 2 (開放)	関連
J15/J16*	ホストモード	ファンクション/OTG モード	-

表 6-14: USB オプションリンク（プルダウン制御信号）

* ジャンパ J15 および J16 は、同じポジションに設定してください。

USB 設定に関連するオプションリンク（VBUS0 セルフパワー/バスパワー設定）を表 6-15 に示します。

Reference	J17*	J20*	機能
ポジション	Pin 1-2 短絡	Pin 1-2 短絡(R281 経由)	バスパワー
	Pin 2-3 短絡 (R256 経由)	開放	セルフパワー

表 6-15: USB オプションリンク（VBUS0 セルフパワー/バスパワー設定）

* 製品出荷時は CPU ボードに実装されていません。

USB 設定に関連するオプションリンク（VBUS0 ホスト/ファンクション/OTG 選択）を表 6-16 に示します。

Reference	ポジション 1 (Pin 1-2 短絡)	ポジション 2 (Pin 2-3 短絡)	ポジション 3 (全 Pin 開放)	関連
J18	ホストモード (R269 未実装)	ファンクションモード (R269 未実装)	OTG モード (R269 実装)	R269*

表 6-16: USB オプションリンク（VBUS0 ホスト/ファンクション/OTG 選択）

* 製品出荷時は CPU ボードに実装されていません。

USB 設定に関連するオプションリンク（VBUS1 セルフパワー/バスパワー設定）を表 6-17 に示します。

Reference	J19*	J20*	機能
ポジション	Pin 1-2 短絡	Pin 2-3 短絡	バスパワー
	Pin 2-3 短絡 (R272 経由)	開放	セルフパワー

表 6-17: USB オプションリンク（VBUS1 セルフパワー/バスパワー設定）

* 製品出荷時は CPU ボードに実装されていません。

製品出荷時、USB0 はファンクションモードの接続設定がされています。ホストモードを使用する場合に必要な接続変更を表 6-18 に示します。

Reference	J3	J4	J15	J16	J18
ポジション	Pin 2-3 短絡	Pin 2-3 短絡	Pin 1-2 短絡	Pin 1-2 短絡	Pin 1-2 短絡

表 6-18: USB オプションリンク（ホストモード設定）

6.8 Ethernet設定

Ethernet 設定に関連するオプションリンクを表 6-19、表 6-20 に示します。

Reference	実装時の設定	未実装時の設定	関連
R98*	CTX1_ALE_ETLINKSTA を ETLINKSTA (U14, pin 10)に接続	接続解除	R96, R97*
R105	ETRXDV_MTIOC4B を ETRXDV (U14, pin 19)に接続	接続解除	R106*, R299
R107	ETTXER_MTIOC4D を ETTXER (U14, pin 1)に接続	接続解除	R108*, R295, R307*, R308*
R109	ETTXCLK_MTIOC3D を ETTXCLK (U14, pin 22)に接続	接続解除	R110*, R294
R111	ETETXD2_MTIOC3B を ETETXD2 (U14, pin 26)に接続	接続解除	R112*, R296, R322*
R294	ETTXCLK を U14 (pin 22)に U15 (pin 15) 経由で接続	接続解除	R109, R110*
R295	ETTXER を U14 (pin 1)に U15 (pin 14) と R107 経由で接続	接続解除	R107, R307*, R308*
R296	ETETXD2 を U14 (pin 26)に U15 (pin 16)と R111 経由で接続	接続解除	R111, R322*
R297	ETETXD3 を U14 (pin 27)に U15 (pin 17) 経由で接続	接続解除	R323*
R298	ETRXCLK_REF50CK (U1C, pin 85) を U14 (pin 20)に接続	接続解除	-
R299	ETRXDV を U14 (pin 19)に U15 (pin 13) 経由で接続	接続解除	R105
R300	ETERXD2 を U14 (pin 16)に U15 (pin 12) 経由で接続	接続解除	R318*
R301	ETERXD3 を U14 (pin 15)に U15 (pin 11) 経由で接続	接続解除	R320
R302	ETCOL を U14 (pin 36)に U15 (pin 18) 経由で接続	接続解除	R303*
R303*	ETCRS_RMII CRS DV を U14 (pin 36)に接続	接続解除	R302, R304
R304	ETCRS_RMII CRS DV を U14 (pin 3)に接続	接続解除	R319*
R320	ETERXD3 を GROUND に R315 経由で接続	接続解除	R315, R301
R322*	ETETXD2 を GROUND に接続	接続解除	R296
R323*	ETETXD3 を GROUND に接続	接続解除	R297
R324	XTAL1 (U14, pin 14) を X4 (pin 1)に接続	接続解除	R326

表 6-19: Ethernet オプションリンク (1)

* 製品出荷時は CPU ボードに実装されていません。

Reference	実装時の設定	未実装時の設定	関連
R325	XTAL2 (U14, pin 13) を X4 (pin 2)に接続	接続解除	-
R326*	XTAL1 (U14, pin 14) を X5 (pin 3)に接続	接続解除	R327*, R324
R327*	X5 (pin 3) を ETRXCLK_REF50CK (U1C, pin 85) と U14 (pin 20)に接続	接続解除	R326, R298
R328	X5 (pin 1) を GROUND に接続	接続解除	-
R339*	U14 (pin 9) を GROUND に接続	接続解除	-
R340*	U14 (pin 12) を GROUND に接続	接続解除	-
R341*	U14 (pin 11) を GROUND に接続	接続解除	-
R342*	U14 (pin 10) を GROUND に接続	接続解除	
R344	ETHERNET ポート (pin 10) を GROUND に接続	接続解除	R303*, R304, R368*
R365	ETRXER_RMIIRXER_CS7n を ETRXER_RMIIRXER (U14, pin 21)に接続	接続解除	R366*
R367	ETCRS_RMIICRS DV_RYBYn を ETCRS_RMIICRS DV (U14, pin 3 または pin 36).	接続解除	R303*, R304, R368*

表 6-20: Ethernet オプションリンク (2)

* 製品出荷時は CPU ボードに実装されていません。

6.9 Multi-Function Timer Pulse Unit (MTU) 設定

MTU 設定に関連するオプションリンクを表 6-21、表 6-22 に示します。

Reference	実装時の設定	未実装時の設定	関連
R45*	LED2_MTIC5W (U1B, pin 56)を MTIC5W (ヘッダ JA6, pin 16)に接続	接続解除	R44
R47*	LED3_MTIC5V (U1B, pin 55)を MTIC5V (ヘッダ JA6, pin 15)に接続	接続解除	R46
R49*	MTIC5U_SCL0 (U1B, pin 54)を MTIC5U (ヘッダ JA6, pin 14)に接続	接続解除	R48
R50*	MTIOC0B_IRQ3_SDA0 (U1B, pin 53)を MTIOC0B (ヘッダ JA2, pin 9)に接続	接続解除	R51*, R52, R223*
R53*	MTCLKA_USB0DPUPE- F_USB0OVRCURA (U1B, pin 51)を MTCLKA (ヘッダ JA2, pin 25)に接続	接続解除	J3
R54*	MTCLKB_USB1DPUPE (U1B, pin 50)を MTCLKB (ヘッダ JA2, pin 26)に接続	接続解除	R55
R57*	MTIOC3A_USB1VBUS (U1B, pin 46)を MTIOC3A (ヘッダ JA6, pin 13)に接続	接続解除	R58
R60*	TXD0_TRIGb_USB0ID (U1B, pin 45)を TRIGb (ヘッダ JA2, pin 22)に接続	接続解除	R59, R61*
R63*	RXD0_MTI0C1B_TRIGa_USB0EXICEN (U1B, pin 44)を MTIOC1B (ヘッダ JA2, pin 23)に接続	接続解除	R62, R64*, R65*, R224 R255*,R226*
R64*	RXD0_MTI0C1B_TRIGa_USB0EXICEN (U1B, pin 44)を TRIGa (ヘッダ JA2, pin 21)に接続	接続解除	R62, R63*, R65*
R67*	SCK0_TMR0_USB0DRPD (U1B, pin 43) を TMR0 (ヘッダ JA2, pin 19)に接続	接続解除	R66, R68*
R70*	CTS0RTS0_TMR1_USB0DPUPE-O (U1B, pin 42)を TMR1 (ヘッダ JA2, pin 20)に接続	接続解除	R69, R71*
R72	MTIOC4A_USB0VBUSEN-O (U1B, pin 40)を MTIOC4A (ヘッダ JA2, pin 15)に 接続	接続解除	R73*
R75*	CANERRn_MTI0C4C_USB0DPRPD (U1B, pin 38)を MTIOC4C (ヘッダ JA2, pin 16)に接続	接続解除	R74, R76*
R77	MTIOC0C_IRQ2 (U1B, pin 29)を MTIOC0C (ヘッダ JA2, pin 23)に接続	接続解除	R224, R225* R226*, R78
R81	MTIOC0A_IRQ4 (U1B, pin 27)を MTIOC0A (ヘッダ JA2, pin 7)に接続	接続解除	R82*, R220* R221

表 6-21: MTU オプションリンク (1)

* 製品出荷時は CPU ボードに実装されていません。

Reference	実装時の設定	未実装時の設定	関連
R106*	ETRXDV_MTI0C4B (U1C, pin 86)を MTI0C4B (ヘッダ JA2, pin 17) に U15 経由で接続	接続解除	R105
R108*	ETTXER_MTI0C4D (U1C, pin 83)を MTI0C4D (ヘッダ JA2, pin 18) に U15 経由で接続	接続解除	R107
R110*	ETTXCLK_MTI0C3D (U1C, pin 82)を MTI0C3D (ヘッダ JA2, pin 14) に U15 経由で接続	接続解除	R109
R112*	ETETXD2_MTI0C3B (U1C, pin 78)を MTI0C3B (ヘッダ JA2, pin 13) に U15 経由で接続	接続解除	R111
R221	MTI0C0A (U1B, pin 27)を JA2_PIN7 (ヘッダ JA2, pin 7)に接続	接続解除	R81, R220*
R223*	MTI0C0B (U1B, pin 53)を JA2_PIN9 (ヘ ッダ JA2, pin 9)に接続	接続解除	R50, R222
R225*	MTI0C1B (U1B, pin 44)を JA2_PIN23 (ヘッダ JA2, pin 23)に接続	接続解除	R63, R224, R226*
R226*	MTI0C0C (U1B, pin 29)を JA2_PIN23 (ヘッダ JA2, pin 23)に接続	接続解除	R77, R224, R225*

表 6-22: MTU オプションリンク (2)

* 製品出荷時は CPU ボードに実装されていません。

6.10 IRQ & 汎用 I/O 設定

IRQ および汎用 I/O 設定に関連するオプションリンクを表 6-23、表 6-24 に示します。

Reference	実装時の設定	未実装時の設定	関連
R28	RSPCKB を U1B (pin 36)に接続	接続解除	-
R29	MOSIB を U1B (pin 37)に接続	接続解除	-
R30	MISOB を U1B (pin 33)に接続	接続解除	-
R31	BCLK を U1C (pin 68)に接続	接続解除	-
R32	SDCLK を U1C (pin 128)に接続	接続解除	-
R34	IRQ8_TXD6 (U1B, pin 8) を IRQ8 (ヘッ ダ JA1, pin 23)に接続	接続解除	R35*, R167
R36	IRQ9_RXD6 (U1B, pin 7) を IRQ9 (ヘッ ダ JA5, pin 9)に接続	接続解除	R37*
R38	IRQ10_SCK6 (U1B, pin 6) を IRQ10 (ヘ ッダ JA5, pin 10)に接続	接続解除	R39*, R166 R307*

表 6-23: IRQ & 汎用 I/O オプションリンク (1)

* 製品出荷時は CPU ボードに実装されていません。

Reference	実装時の設定	未実装時の設定	関連
R40	LED0_DA0 (U1B, pin 4)を LED0 に接続	接続解除	R41*
R42	LED1_DA1 (U1B, pin 2)を LED1 に接続	接続解除	R43*
R44	LED2_MTIC5W (U1B, pin 56)を LED2 に接続	接続解除	R45*
R46	LED3_MTIC5V (U1B, pin 55)を LED3 に接続	接続解除	R47*
R48	MTIC5U_SCL0 (U1B, pin 54)を SCL0 (U5, pin 6) に接続	接続解除	R136, R49*
R51*	MTIOC0B_IRQ3_SDA0 (U1B, pin 53) を IRQ3 (ヘッダ JA2, pin 9)に接続	接続解除	R50*, R52, R222
R52	MTIOC0B_IRQ3_SDA0 (U1B, pin 53)を SDA0 (U5, pin 5) に接続	接続解除	R50*, R51 R135
R78*	MTIOC0C_IRQ2 (U1B, pin 29)を IRQ2 (ヘッダ JA2, pin 23)に接続	接続解除	R77
R82*	MTIOC0A_IRQ4 (U1B, pin 27)を IRQ4 (ヘッダ JA2, pin 7)に接続	接続解除	R81, R220*
R69	CTS0RTS0_TMR1_USB0DPUPE-O (U1B, pin 42)を CTS0RTS0 (ヘッダ JA2, pin 12) に接続	接続解除	R70*, R71*
R86	AN004_XINPUT1 (U1C, pin 168)を XINPUT1 (TFT コネクタ, pin 43) に接続	接続解除	R85*
R88	AN005_YINPUT1 (U1C, pin 167)を YINPUT1 (TFT コネクタ, pin 44) に接続	接続解除	R87*
R90	AN006_XINPUT2 (U1C, pin 166)を XINPUT2 (TFT コネクタ, pin 45) に接続	接続解除	R89*
R92	AN007_YINPUT2 (U1C, pin 165)を YINPUT2 (TFT コネクタ, pin 46) に接続	接続解除	R91*
R95	WR0n_WRn_SSLB1 (U1C, pin 72)を SSLB1 (TFT コネクタ, pin 32) に接続	接続解除	R94, R93*
R220*	IRQ4 (U1B, pin 27)を JA2_PIN7 (ヘッダ JA2, pin 7)に接続	接続解除	R82*, R221
R222	IRQ3 (U1B, pin 54)を JA2_PIN9 (ヘッダ JA2, pin9)に接続	接続解除	R51*, R223*
R224	IRQ2 (U1B, 29)を JA2_PIN23 (ヘッダ JA2, pin 23)に接続	接続解除	R78*, R225*, R226*

表 6-24: IRQ & 汎用 I/O オプションリンク (2)

* 製品出荷時は CPU ボードに実装されていません。

IRQ および汎用 I/O 設定に関連するオプションリンク（ジャンパ）を表 6-25 に示します。

Reference	ポジション 1 (Pin 1-2 短絡)	ポジション 2 (Pin 2-3 短絡)	ポジション 3 (全 Pin 開放)	関連
J5	ETCOL_PC7 (U1C, pin 76)を U15 経由で ETCOL (U14, pin 36) に接続	ETCOL_PC7 (U1C, pin 76) を U15 経由で PC7 (E1 インタフェ ース, pin 10)に接続	-	SW4 R302 R201

表 6-25: IRQ & 汎用 I/O オプションリンク（ジャンパ）

バススイッチ IC の設定に関するオプションリンクを表 6-26 に示します。

Reference	実装時の設定	未実装時の設定	関連
J2*	バススイッチ U2 を有効	無効	-
J21	バススイッチ U15 を有効	無効	-

表 6-26: IRQ & 汎用 I/O オプションリンク（ジャンパ）

* 製品出荷時は CPU ボードに実装されていません。

6.11 電源設定

電源設定に関連するオプションリンクを表 6-27 に示します。

Reference	実装時の設定	未実装時の設定	関連
R147	Unregulated_VCC に PWR1 コネクタ または VBUS (USB コネクタ) から電源 供給	供給解除	-
R148	CON_5V に PWR1 コネクタまたは VBUS (USB コネクタ) から電源供給	供給解除	J9
R149	Board_5V に PWR1 コネクタまたは VBUS (USB コネクタ) から電源供給	供給解除	J9
R150	3.3V レギュレータ出力を CON_3V3、 Board_VCC、UC_VCC に接続	接続解除	R151, R152 J10*
R151	CON_3V3 (JA1, pin 3) に 3.3V 電源ライ ンまたは Board_VCC から電源供給	供給解除	R150
R152	UC_VCC に 3.3V 電源ラインまたはは Board_VCC から電源供給	供給解除	R150, J10*
R153*	CON_3V3USB に Board_VCC から電源 供給	供給解除	R154
R154	Board_VCC から CON_3V3USB と 3V3USB に電源供給	供給解除	R150
R155*	CON_5VUSB に Board_5V から電源供 給	供給解除	R156, R149 J9
R156	Board_5V から CON_5VUSB と 5VUSB に電源供給	供給解除	R149, J9

表 6-27: 電源設定オプションリンク

* 製品出荷時は CPU ボードに実装されていません。

電源設定に関連するオプションリンク（ジャンパ）を表 6-28 に示します。

Reference	ポジション 1	ポジション 2	ポジション 3	関連
J10*	Pins 1-2 短絡 : UC_VCC に Board_VCC ま たは 3.3V 電源ラインから 電源供給	Pins 1-2 開放 : UC_VCC への電源供給を解除。 ※製品出荷時、抵抗 R152 によっ てポジション 1 に設定されていま す。	-	R152, R150
PWR2	USB3.3V 外部電源 (CON_3V3USB)用の電源ピ ン	-	-	R153*, R154
PWR3	USB5V 外部電源 (CON_5VUSB)用の電源ピ ン	-	-	R155*, R156
PWR4	CR2032 ボタン電池用の電 池ホルダ(RTC とサブクロ ックのバッテリーバック機能)	-	-	J1, R4*

表 6-28: 電源設定オプションリンク（ジャンパ）

* 製品出荷時は CPU ボードに実装されていません。

6.12 クロック設定

クロック設定に関連するオプションリンクを表 6-29 に示します。

Reference	実装時の設定	未実装時の設定	関連
R17*	X1 用 帰還抵抗	接続解除	-
R18	XTAL (U1B, pin 22)を X1 (pin 1)に接続	接続解除	R21*
R19	EXTAL (U1B, pin 24)を X1 (pin 2)に接続	接続解除	R22*, R23*
R20*	X2 用帰還抵抗	接続解除	-
R21*	XTAL (U1B, pin 22)を X2 (pin 1)に接続	接続解除	-
R22*	EXTAL (U1B, pin 24)を X2 (pin 2)に接続	接続解除	-
R23*	EXTAL (U1B, pin 24)を CON_EXTAL (JA2, pin 2)に接続	接続解除	R18**, R19**
R24*	X3 用帰還抵抗	接続解除	-
R25	XCIN (U1B, pin 19)を X3 (pin 1)に接続	接続解除	R27*
R26	XCOUT (U1B, pin 20)を X3 (pin 4)に接続	接続解除	-
R27*	XCIN (U1B, pin 19)を GROUND に接続	接続解除	R25

表 6-29: クロック設定オプションリンク

* 製品出荷時は CPU ボードに実装されていません。

** 抵抗 R23 を実装し外部クロック信号を使用する場合、抵抗 R18 および R19 が取り外されていることを確認してください。

6.13 外付けメモリ設定

外付けメモリ設定に関連するオプションリンクを表 6-30 に示します。

Reference	Link Fitted Configuration	Link Removed Configuration	Related Ref.
R118	SDCLK (U1C, pin 128)を CLK (U3, pin 38)に R32 経由で接続	接続解除	R32
R128	WP# (U4, pin 3)を GROUND に接続。 フラッシュ IC 書き換え不可。	接続解除	-
R129	HOLD# (U4, pin 7)を GROUND に接続。 フラッシュ IC 動作をホールド許可。	接続解除	-

表 6-30: 外付けメモリ設定オプションリンク

外付けメモリ設定に関連するオプションリンク（ジャンパ）を表 6-31 に示します。

Reference	ポジション 1	ポジション 2	ポジション 3	関連
J7	Pin 1-2 短絡： WP (U5, pin 7)を GROUND に接続。 I ² C EEPROM IC の書き込み許可(R137 による設定可能)。	全 Pin 開放： WP (U5, pin 7)を GROUND から接続解除。 I ² C EEPROM IC の書き込み不可。	-	R137*

表 6-31: 外付けメモリ設定オプションリンク（ジャンパ）

* 製品出荷時は CPU ボードに実装されていません。

7. ヘッダ

7.1 アプリケーションヘッダ（拡張基板インタフェース）

本 CPU ボードは他のシステムへの接続が可能なアプリケーションヘッダを備えています。
アプリケーションヘッダ JA1 の接続を表 7-1 に示します。

アプリケーションヘッダ JA1					
ピン	ヘッダ名称	MCU ピン	ピン	ヘッダ名称	MCU ピン
1	5V	-	2	0V	-
3	3V3	-	4	0V	-
5	AVCC	-	6	AVSS	-
7	AVREF	-	8	ADTRG	176
9	ADC0	173	10	ADC1	171
11	ADC2	170	12	ADC3	169
13	DAC0	4	14	DAC1	2
15	IO_0	158	16	IO_1	156
17	IO_2	154	18	IO_3	150
19	IO_4	148	20	IO_5	147
21	IO_6	145	22	IO_7	143
23	IRQ3/IRQAEC/M2_H SIN0	8/NC/NC	24	IIC_EX	NC
25	IIC_SDA	53	26	IIC_SCL	54

表 7-1: アプリケーションヘッダ JA1

アプリケーションヘッダ JA2 の接続を表 7-2 に示します。

アプリケーションヘッダ JA2					
ピン	ヘッダ名称	MCU ピン	ピン	ヘッダ名称	MCU ピン
1	RESET	21	2	EXTAL	24
3	NMI	26	4	Vss1	-
5	WDT_OVF	-	6	SCIaTX	45
7	IRQ0/WKUP/M1_H SIN0	27/NC/27	8	SCIaRX	44
9	IRQ1/M1_H SIN1	53/53	10	SCIaCK	43
11	M1_UD	13	12	CTSRTS	42
13	M1_Up	78	14	M1_Un	82
15	M1_Vp	40	16	M1_Vn	38
17	M1_Wp	86	18	M1_Wn	83
19	TimerOut	43	20	TimerOut	42
21	TimerIn	44	22	TimerIn	45
23	IRQ2/M1_EncZ/M1_H SIN2	29/44/29	24	M1_POE	28
25	M1_TRCCLK	51	26	M1_TRDCLK	50

表 7-2: アプリケーションヘッダ JA2

アプリケーションヘッダ JA3（バス）の接続を表 7-3 に示します。

アプリケーションヘッダ JA3（バス）					
ピン	ヘッダ名称	MCU ピン	ピン	ヘッダ名称	MCU ピン
1	A0	118	2	A1	114
3	A2	112	4	A3	110
5	A4	109	6	A5	108
7	A6	107	8	A7	106
9	A8	104	10	A9	100
11	A10	99	12	A11	98
13	A12	97	14	A13	96
15	A14	95	16	A15	94
17	D0	158	18	D1	156
19	D2	154	20	D3	150
21	D4	148	22	D5	147
23	D6	145	24	D7	143
25	RDn	70	26	WR/SDWE	72/136
27	CSa	93	28	CSb	139
29	D8	135	30	D9	134
31	D10	133	32	D11	132
33	D12	131	34	D13	130
35	D14	126	36	D15	125
37	A16	91	38	A17	89
39	A18	86	40	A19	83
41	A20	82	42	A21	78
43	A22	77	44	SDCLK	128/68
45	CSc/Wait	141/66	46	ALE/SDCKE	67/124
47	HWRn/DQM1	74/120	48	LWRn/DQM0	72/122
49	CAS	137	50	RAS	138

表 7-3: アプリケーションヘッダ JA3

アプリケーションヘッダ JA5 の接続を表 7-4 に示します。

アプリケーションヘッダ JA5					
ピン	ヘッダ名称	MCU ピン	ピン	ヘッダ名称	MCU ピン
1	ADC4	168	2	ADC5	167
3	ADC6	166	4	ADC7	165
5	CAN1TX	67	6	CAN1RX	66
7	CAN2TX	NC	8	CAN2RX	NC
9	IRQ4/M2_EncZ/M2_HSIN1	7/NC/NC	10	IRQ5/M2_HSIN2	6/NC
11	M2_UD	NC	12	M2_Uin	NC
13	M2_Vin	NC	14	M2_Win	NC
15	M2_Toggle	NC	16	M2_POE	NC
17	M2_TRCCLK	NC	18	M2_TRDCLK	NC
19	M2_Up	NC	20	M2_Un	NC
21	M2_Vp	NC	22	M2_Vn	NC
23	M2_Wp	NC	24	M2_Wn	NC

表 7-4: アプリケーションヘッダ JA5

アプリケーションヘッダ JA6 の接続を表 7-5 に示します。

アプリケーションヘッダ JA6					
ピン	ヘッダ名称	MCU ピン	ピン	ヘッダ名称	MCU ピン
1	DREQ	61	2	DACK	62
3	TEND	NC	4	STBYn	NC
5	RS32TX	-	6	RS232RX	-
7	SCIbRX	7	8	SCIbTX	8
9	SClctTX	35	10	SCIbCK	6
11	SClckCK	34	12	SClckRX	31
13	M1_Toggle	46	14	M1_Uin	54
15	M1_Vin	55	16	M1_Win	56
17	Reserved	NC	18	Reserved	NC
19	Reserved	NC	20	Reserved	NC
21	Reserved	NC	22	Reserved	NC
23	Unregulated_VCC	-	24	GROUND	-

表 7-5: アプリケーションヘッダ JA6

7.2 汎用ヘッダ

CPU ボードには、32bit 用データバスと汎用 TFT LCD ヘッダが備わっています。
32bit 用データバスヘッダ J22 の接続を表 7-6 に示します。

32bit 用データバスヘッダ J22					
ピン	回路ネット名	MCU ピン	ピン	回路ネット名	MCU ピン
1	D16	163	2	D17	161
3	D18	160	4	D19	159
5	D20	157	6	D21	155
7	D22	152	8	D23	149
9	D24_CANSTBn	146	10	D25_CANEN	144
11	D26_TRDATA0	123	12	D27_TRDATA1	121
13	D28_TRSYNCn	119	14	D29_TRCLK	116
15	D30_TRDATA2	113	16	D31_TRDATA3	111

表 7-6: 32bit 用データバスヘッダ J22

汎用 TFT LCD ヘッダ J22 の接続を表 7-7 に示します。

汎用 TFT LCD ヘッダ (TFT)					
ピン	回路ネット名	MCU ピン	ピン	回路ネット名	MCU ピン
1	5V	-	2	5V	-
3	3V3	-	4	3V3	-
5	NC	-	6	NC	-
7	B1	158	8	B2	156
9	B3	154	10	B4	150
11	B5	148	12	G0	147
13	G1	145	14	G2	143
15	G3	135	16	G4	134
17	G5	133	18	R1	132
19	R2	131	20	R3	130
21	R4	126	22	R5	125
23	EDACK	62	24	HSYNC	29
25	DOTCLK	13	26	LCDDEN	27
27	VSYNC	40	28	EDREQ	61
29	SSCK	36	30	SSI	33
31	SSO	37	32	SCS	72
33	RESET	21	34	GND	-
35	BACKLIGHT	49	36	SD_DOTCLK	NC
37	GND	-	38	GND	-
39	GND	-	40	GND	-
41	X_DRIVE	69	42	Y_DRIVE	52
43	X_INPUT1	168	44	Y_INPUT1	167
45	X_INPUT2	166	46	Y_INPUT2	165
47	NC	-	48	NC	-
49	NC	-	50	NC	-

表 7-7: 汎用 TFT LCD ヘッダ

8. コード開発

8.1 概要

コードのデバッグはルネサス開発ツール E1 エミュレータを経由して PC に CPU ボードを接続して行われます。E1 エミュレータは本製品に同梱されています。

E1 エミュレータのデバッグ機能に関する詳細情報は、RX ファミリ用 E1/E20 エミュレータユーザーズマニュアルを参照してください。

8.2 コンパイラ制限

本製品に同梱のコンパイラは、使用日数の制限があります。初回インストールした後、最初にビルドを行った日から 60 日間は全ての機能を使用できます。61 日目以降は、作成できるコードサイズが 128k バイトに制限されます。フルバージョンのライセンスが必要な方は、ルネサスエレクトロニクス販売またはルネサス特約店にご依頼ください。

PC のシステム時計を変更しても日数制限を延長することはできません。

8.3 モードサポート

本 CPU ボードは、シングルチップモード、ブートモードおよび USB ブートモードをサポートします。モード設定の変更はセクション 6.2 に記載されています。マイクロコントローラの動作モードやレジスタ等の詳細情報については、RX63N グループ、RX631 グループユーザーズマニュアルハードウェア編を参照してください。


マイクロコントローラの破損を避けるために、モード設定の変更は電源が投入されていない状態またはマイクロコントローラのリセット信号が L 期間の状態で行ってください。

8.4 デバッグサポート

E1 エミュレータはソフトウェアブレーク、ハードウェアブレークおよびトレース機能をサポートします。ソフトウェアブレークの本数は最大 256 本、ハードウェアブレークの本数は最大 8 本、トレース機能のトレースサイズは最大 256 分岐/サイクルに制限されます。その他の詳細情報は RX ファミリ用 E1/E20 エミュレータユーザーズマニュアルを参照してください。

8.5 アドレス空間

マイクロコントローラの動作モードによるアドレス空間を図 8-1 に示します。アドレス空間の詳細情報は RX63N グループ、RX631 グループユーザーズマニュアルハードウェア編を参照してください。



注1. ブートモード、ユーザーブートモード/USB ブートモードは、シングルチップモードと同じアドレス空間となります。

注2. 製品によりROM/RAM容量が異なります。

ROM (バイト)			RAM (バイト)	
容量	アドレス (読み出し専用)	アドレス (書き換え専用)	容量	アドレス
2M	FFE0 0000h ~ FFFF FFFFh	00E0 0000h ~ 00FF FFFFh	128K	0000 0000h ~ 0001 FFFFh
1.5M	FFE8 0000h ~ FFFF FFFFh	00E8 0000h ~ 00FF FFFFh		
1M	FFF0 0000h ~ FFFF FFFFh	00F0 0000h ~ 00FF FFFFh		
768K	FFF4 0000h ~ FFFF FFFFh	00F4 0000h ~ 00FF FFFFh		

注. 製品型名については「表 1.3 製品一覧表」を参照してください。

注3. 予約領域は、アクセスしないでください。

注4. FCUについての詳細は、「46. ROM (コード格納用フラッシュメモリ)」、「47. E2データフラッシュ (データ格納用フラッシュメモリ)」を参照してください。

図 8-1: アドレス空間

9. 追加情報

サポート

High-performance Embedded Workshop の詳細情報は、CD またはウェブサイトに掲載のマニュアルを参照してください。

RX63N マイクロコントローラに関する詳細情報は、RX63N グループ、RX631 グループユーザズマニュアルハードウェア編を参照してください。

アセンブリ言語に関する詳細情報は、RX ファミリユーザズマニュアルソフトウェア編を参照してください。

オンラインの技術サポート、情報等は以下のウェブサイトより入手可能です：

<http://japan.renesas.com/rskrx63n> (日本サイト)
<http://www.renesas.com/rskrx63n> (グローバルサイト)

オンライン技術サポート

技術関連の問合せは、以下を通じてお願いいたします。

アメリカ： techsupport.america@renesas.com
ヨーロッパ： software_support-eu@lm.renesas.com
日本： csc@renesas.com

ルネサスのマイクロコントローラに関する総合情報は、以下のウェブサイトより入手可能です：

<http://japan.renesas.com/> (日本サイト)
<http://www.renesas.com/> (グローバルサイト)

商標

本書で使用する商標名または製品名は、各々の企業、組織の商標または登録商標です。

著作権

本書の内容の一部または全てを予告無しに変更することがあります。
本書の著作権はルネサス エレクトロニクス株式会社にあります。ルネサス エレクトロニクス株式会社の書面での承諾無しに、本書の一部または全てを複製することを禁じます。

© 2012 Renesas Electronics Europe Limited. All rights reserved.
© 2012 Renesas Electronics Corporation. All rights reserved.
© 2012 Renesas Solutions Corp. All rights reserved.

改訂記録	RSK+RX63N ユーザーズマニュアル
------	----------------------

Rev.	発行日	改訂内容	
		ページ	ポイント
1.00	2012.08.06	－	初版発行

RSK+RX63N ユーザーズマニュアル

発行年月日 2012 年 08 月 06 日 Rev.1.00

発行 株式会社ルネサスソリューションズ
〒532-0003 大阪府大阪市淀川区宮原 4-1-6



ルネサスエレクトロニクス株式会社

■営業お問合せ窓口

<http://www.renesas.com>

※営業お問合せ窓口の住所・電話番号は変更になることがあります。最新情報につきましては、弊社ホームページをご覧ください。

ルネサス エレクトロニクス販売株式会社 〒100-0004 千代田区大手町2-6-2（日本ビル）

(03)5201-5307

■技術的なお問合せおよび資料のご請求は下記へどうぞ。
総合お問合せ窓口：<http://japan.renesas.com/contact/>

RX63N グループ