

RXファミリ

ユーザーズマニュアル ソフトウェア編

ルネサス32ビットマイクロコンピュータ RXファミリ

本資料に記載の全ての情報は本資料発行時点のものであり、ルネサス エレクトロニクスは、 予告なしに、本資料に記載した製品または仕様を変更することがあります。 ルネサス エレクトロニクスのホームページなどにより公開される最新情報をご確認ください。

製品ご使用上の注意事項

ここでは、マイコン製品全体に適用する「使用上の注意事項」について説明します。個別の使用上の注意 事項については、本文を参照してください。なお、本マニュアルの本文と異なる記載がある場合は、本文の 記載が優先するものとします。

1. 未使用端子の処理

【注意】未使用端子は、本文の「未使用端子の処理」に従って処理してください。

CMOS 製品の入力端子のインピーダンスは、一般に、ハイインピーダンスとなっています。未使用端子を開放状態で動作させると、誘導現象により、LSI 周辺のノイズが印加され、LSI 内部で貫通電流が流れたり、入力信号と認識されて誤動作を起こす恐れがあります。未使用端子は、本文「未使用端子の処理」で説明する指示に従い処理してください。

2. 電源投入時の処置

【注意】電源投入時は、製品の状態は不定です。

電源投入時には、LSIの内部回路の状態は不確定であり、レジスタの設定や各端子の状態は不定です。

外部リセット端子でリセットする製品の場合、電源投入からリセットが有効になるまでの期間、端子の状態は保証できません。

同様に、内蔵パワーオンリセット機能を使用してリセットする製品の場合、電源投入からリセットの かかる一定電圧に達するまでの期間、端子の状態は保証できません。

3. リザーブアドレス (予約領域) のアクセス禁止

【注意】リザーブアドレス(予約領域)のアクセスを禁止します。

アドレス領域には、将来の機能拡張用に割り付けられているリザーブアドレス(予約領域)があります。これらのアドレスをアクセスしたときの動作については、保証できませんので、アクセスしないようにしてください。

4. クロックについて

【注意】リセット時は、クロックが安定した後、リセットを解除してください。

プログラム実行中のクロック切り替え時は、切り替え先クロックが安定した後に切り替えてください。

リセット時、外部発振子(または外部発振回路)を用いたクロックで動作を開始するシステムでは、 クロックが十分安定した後、リセットを解除してください。また、プログラムの途中で外部発振子 (または外部発振回路)を用いたクロックに切り替える場合は、切り替え先のクロックが十分安定し てから切り替えてください。

5. 製品間の相違について

【注意】型名の異なる製品に変更する場合は、製品型名ごとにシステム評価試験を実施してください。

同じグループのマイコンでも型名が違うと、内部 ROM、レイアウトパターンの相違などにより、電気的特性の範囲で、特性値、動作マージン、ノイズ耐量、ノイズ輻射量などが異なる場合があります。型名が違う製品に変更する場合は、個々の製品ごとにシステム評価試験を実施してください。

略号について

本マニュアルで使用する略号について、以下に説明します。

分類	略号	意味
記号	IMM	即値(Immediate)を表します。
	SIMM	処理サイズに合わせて、符号拡張される即値(Signed)を表します。
	UIMM	処理サイズに合わせて、ゼロ拡張される即値 (Unsigned)を表します。
	src	命令オペランドのソース(Source)を表します。
	dest	命令オペランドのデスティネーション(Destination)を表します。
	dsp	相対アドレッシングの変位(Displacement)を表します。
	pcdsp	プログラムカウンタ相対アドレッシングの変位(Displacement)を表します。
	[]	間接アドレッシングを表します。
	Rn	汎用レジスタを表します。特に断りがない場合は、R0~R15が指定できます。
	Rs	汎用レジスタ(Source)を表します。特に断りがない場合は、R0~R15が指定できます。
	Rs2	主にADD、AND、CMP、MUL、OR、PUSHM、SUB、TST命令の説明に使用されます。これらの命令では、オペランドに2つの汎用レジスタ (Source)が指定可能なため、第1汎用レジスタ (Source)をRs、第2汎用レジスタ (Source)をRs2と表記します。
	Rd	汎用レジスタ (Destination) を表します。特に断りがない場合は、R0 ~ R15 が指定できます。
	Rd2	主にPOPM、RTSD命令の説明に使用されます。これらの命令では、オペランドに2つの汎用レジスタ(Destination)が指定可能なため、第1汎用レジスタ(Destination)をRd、第2汎用レジスタ(Destination)をRd2と表記します。
	Rb	汎用レジスタ (Base) を表します。特に断りがない場合は、R0 ~ R15 が 指定できます。
	Ri	汎用レジスタ (Index) を表します。特に断りがない場合は、R0 ~ R15 が指定できます。
	Rx	制御レジスタを表します。PC、ISP、USP、INTB、PSW、BPC、BPSW、FINTV、FPSWが指定できます。PCはMVFC、PUSHC命令のsrcにのみ指定できます。
	flag	PSWのビット(U、I)、フラグ(O、S、Z、C)を表します。
数值	000 <u>b</u>	2進数を表します。
	0000 <u>h</u>	16進数を表します。
ビット長	#IMM <u>:8</u> など	オペランド記号の有効ビット長を表します。
	:1	有効ビット長が1ビットであることを表します。
	:2	有効ビット長が2ビットであることを表します。
	:3	有効ビット長が3ビットであることを表します。
	<u>:4</u>	有効ビット長が4ビットであることを表します。
	<u>:5</u>	有効ビット長が5ビットであることを表します。
	<u>:8</u>	有効ビット長が8ビットであることを表します。
	:16	有効ビット長が16ビットであることを表します。
	:24	有効ビット長が24ビットであることを表します。
	:32	有効ビット長が32ビットであることを表します。
サイズ指定	MOV <u>.W</u> など	命令の取り扱うサイズを指定する記号です。
	<u>.B</u>	バイト (8ビット) を指定します。
	.W	ワード(16ビット)を指定します。
	<u>.</u>	ロングワード (32ビット)を指定します。

分類	略号	意味
分岐距離指定	BRA <u>.A</u> など	分岐の相対距離の有効ビット長を指定する記号です。
	<u>.S</u>	3ビットのPC前方相対を表します。有効値は、3~10 です。
	<u>.B</u>	8ビットのPC相対を表します。有効値は、-128~127 です。
	<u>.W</u>	16 ビットのPC 相対を表します。有効値は、-32768 ~ 32767 です。
	A	24 ビットのPC 相対を表します。 有効値は、-8388608 ~ 8388607 です。
	<u>.</u>	32 ビットのPC相対を表します。 有効値は、-2147483648~2147483647です。
メモリオペランドに付加さ れるサイズ拡張指定	dsp:16[Rs] <u>.UB</u> など	メモリオペランドのサイズと拡張方法を指定する記号です。省略した場合、ロングワードとして扱います。
	<u>.B</u>	バイト(8ビット)を指定します。拡張方法は符号拡張です。
	<u>.UB</u>	バイト(8ビット)を指定します。拡張方法はゼロ拡張です。
	.W	ワード(16ビット)を指定します。拡張方法は符号拡張です。
	.UW	ワード(16ビット)を指定します。拡張方法はゼロ拡張です。
	Ţ	ロングワード (32ビット)を指定します。
オペレーション	(原則としてC言語の文 て説明します。)	- 法規則に則っています。以下に、本マニュアルで使用している表記につい
	=	代入演算子です。右辺の値を左辺に代入します。
	-	単項演算子の負号、または二項演算子の「差」を表します。
	+	二項演算子の「和」を表します。
	*	ポインタ演算子、または二項演算子の「積」を表します。
	/	二項演算子の「商」を表します。
	%	二項演算子の「剰余」を表します。
	~	単項ビット演算子の「NOT」を表します。
	&	二項ビット演算子の「AND」を表します。
		二項ビット演算子の「OR」を表します。
	٨	二項ビット演算子の「Exclusive OR」を表します。
	,	文の終了を表します。
	{ }	複文の開始と終了を表します。{ }内には複数の文が記述できます。
	if(式)文1 else 文2	if文を表します。式を評価して、真であれば文1を、偽であれば文2を実 行します。
	for(文1;式;文2)文3	for文を表します。文1を実行した後、式を評価して、真であれば文3を実行します。文3の実行後は、文2を実行した後、式を評価します。
	do 文 while(式);	do文を表します。式が真の間、文を実行します。式の真偽にかかわらず、 文は最低1回実行されます。
	while(式)文	while文を表します。式が真の間、文を実行します。
	==、!=	比較演算子です。順に「等しい」「等しくない」を表します。
	>, <	比較演算子です。順に「大なり」「小なり」を表します。
	>=、<=	比較演算子です。'>'、'<' に '=='の条件が加わります。
	&&	論理演算子です。左側の条件と、右側の条件の「AND」を表します。
	II	論理演算子です。左側の条件と、右側の条件の「OR」を表します。
	<<、>>	シフト演算子です。「左にシフト」「右にシフト」を表します。
	tmp、tmp0、tmp1、 tmp2、tmp3	一時レジスタを表します。
	!	logical NOT。変数や式のブール値を反転します。
浮動小数点数	NaN	非数 (Not a Number)
浮動小数点形式	SNaN	Signaling NaN
	QNaN	Quiet NaN
	QNaN	Quiet NaN

目次

Rλ	(ファミリ命令	一覧	7
	アルファベッ	ト順ページ早見表	7
	機能別ページ	早見表	11
1.	CPU 機能 .		16
	1.2 CPU	レジスタセット	17
	1.2.1	汎用レジスタ (R0 ~ R15)	18
	1.2.2	制御レジスタ	18
	1.2.2.1	割り込みスタックポインタ (ISP) /ユーザスタックポインタ (USP)	19
	1.2.2.2	割り込みテーブルレジスタ(INTB)	19
	1.2.2.3	プログラムカウンタ (PC)	19
	1.2.2.4	プロセッサステータスワード (PSW)	20
	1.2.2.5	バックアップ PC(BPC)	22
	1.2.2.6	バックアップ PSW(BPSW)	22
	1.2.2.7	高速割り込みベクタレジスタ(FINTV)	22
	1.2.2.8	浮動小数点ステータスワード(FPSW)	23
	1.2.3	アキュムレータ (ACC)	25
	1.3 浮動	小数点例外	26
	1.3.1	オーバフロー	26
	1.3.2	アンダフロー	26
	1.3.3	精度異常	27
	1.3.4	ゼロ除算	27
	1.3.5	無効演算	
	1.3.6	非実装処理	28
	1.4 プロ	セッサモード	
	1.4.1	スーパバイザモード	
		ユーザモード	
		特権命令	
		プロセッサモード間の移行	
		タタイプ	
		整数	
		浮動小数点数	
		ビット	
		ストリング	
		タ配置	
	1.6.1 1.6.2	レジスタのデータ配置メモリ上のデータ配置	
		タテーブル	
		タテーフル 固定ベクタテーブル	
		可変ベクタテーブル	
		リタペクタ / 一 / / /	
	1.0 / l'	* < * -1-1H4	

2.	アドレ	ノッシングモード	36
	2.1	本章の見方	37
	2.2	アドレッシングモード	38
	2.2.1	IMM の範囲	41
3.	命令.		42
	3.1	本章の見方	42
	3.2	命令詳細説明	48
4.	命令日	コード	163
	4.1	- 本章の見方	
	4.2	命令コード詳細説明	
5.	何しかしな	几理	237
Ο.	5.1	例外事象	
	5.1.1	未定義命令例外	
	5.1.2	特権命令例外	
	5.1.3	アクセス例外	238
	5.1.4	浮動小数点例外	238
	5.1.5	リセット	238
	5.1.6	ノンマスカブル割り込み	238
	5.1.7	割り込み	238
	5.1.8	無条件トラップ	238
	5.2	例外の処理手順	239
	5.3	例外事象の受け付け	241
	5.3.1	受け付けタイミングと保存される PC 値	241
	5.3.2	ベクタと PC、PSW の退避場所	241
	5.4	例外の受け付け/復帰時のハードウェア処理	242
	5.5	ハードウェア前処理	243
	5.5.1	未定義命令例外	243
	5.5.2	特権命令例外	243
	5.5.3	アクセス例外	243
	5.5.4	浮動小数点例外	243
	5.5.5	リセット	244
	5.5.6	ノンマスカブル割り込み	244
	5.5.7	割り込み	244
	5.5.8	無条件トラップ	244
	5.6	例外処理ルーチンからの復帰	245
	5.7	例外事象の優先順位	245
索	引		246
改	訂記録		249

RXファミリ RXファミリ命令一覧

RX ファミリ命令一覧

RX ファミリは、90 種類の命令を持っています。

RX600 シリーズは、全命令に対応します。

RX100 シリーズ、RX200 シリーズは、8 種類の浮動小数点演算命令(FADD、FCMP、FDIV、FMUL、FSUB、FTOI、ITOF、ROUND)を除く、82 命令に対応します。

アルファベット順ページ早見表 (1/4)

=-	ーモニック	機能	命令詳細 記載ページ	命令コード詳細 記載ページ
ABS		絶対値	49	167
ADC		キャリ付き加算	50	168
ADD		キャリなし加算	51	169
AND		論理積	53	171
BCLR BCnd BGEU BC		ビットクリア	55	173
BCnd	BGEU	相対条件分岐	56	175
	ВС		56	175
	BEQ		56	175
	BZ		56	175
	BGTU		56	175
	BPZ		56	175
	BGE		56	175
	BGT		56	175
	ВО		56	175
	BLTU		56	175
	BNC		56	175
	BNE		56	175
	BNZ		56	175
	BLEU		56	175
	BN		56	175
	BLE		56	175
	BLT		56	175
	BNO		56	175

アルファベット順ページ早見表 (2/4)

ニーモニック		機能	命令詳細 記載ページ	命令コード詳細記載ページ
BMCnd	BMGEU	条件ビット転送	57	176
	ВМС		57	176
	BMEQ		57	176
	BMZ		57	176
	BMGTU		57	176
	BMPZ		57	176
	BMGE		57	176
	BMGT		57	176
	ВМО		57	176
	BMLTU		57	176
	BMNC		57	176
	BMNE		57	176
	BMNZ		57	176
	BMLEU		57	176
	BMN		57	176
	BMLE		57	176
	BMLT		57	176
	BMNO		57	176
BNOT		ビット反転	59	177
BRA		相対無条件分岐	60	178
BRK		無条件トラップ	61	179
BSET		ビットセット		179
BSR		相対サブルーチン分岐	63	181
BTST		ビットテスト	64	182
CLRPSW		PSWのフラグ、ビットのクリア	65	183
CMP		比較	66	184
DIV		符号付き除算	67	185
DIVU		符号なし除算	68	187
EMUL		符号付き乗算	69	188
EMULU		符号なし乗算	71	189
FADD (注1))	浮動小数点加算	73	190
FCMP(注1))	浮動小数点比較	75	191
FDIV (注1)		浮動小数点除算	77	192
FMUL(注1))	浮動小数点乗算	79	192
FSUB (注1))	浮動小数点減算	81	193
FTOI (注1)		浮動小数点数 整数变換	83	194
INT		ソフトウェア割り込み	85	195
ITOF (注1)		整数 浮動小数点数变换	86	195
JMP		無条件分岐	88	196
JSR		サブルーチン分岐	89	196
MACHI		上位16ビット積和演算	90	196
MACLO		下位16ビット積和演算	91	197

アルファベット順ページ早見表 (3/4)

ニーモニック	機能	命令詳細 記載ページ	命令コード詳細 記載ページ
MAX	最大值選択	92	198
MIN	最小值選択	93	199
MOV	転送	94	200
MOVU	符号なしデータ転送	98	205
MUL	乗算	99	206
MULHI	上位16ビット乗算	101	207
MULLO	下位16ビット乗算	102	208
MVFACHI	アキュムレータ上位32ビットからの転送	103	208
MVFACMI	アキュムレータ中央32 ビットからの転送	104	208
MVFC	制御レジスタからの転送	105	209
MVTACHI	アキュムレータ上位32ビットへの転送	106	209
MVTACLO	アキュムレータ下位32ビットへの転送	107	210
MVTC	制御レジスタへの転送	108	210
MVTIPL (特権命令) ^(注2)	割り込み優先レベル設定	109	211
NEG	符号反転	110	212
NOP	ノーオペレーション	111	212
NOT	論理反転	112	213
OR	論理和	113	214
POP	スタックからレジスタへのデータ復帰	115	215
POPC	制御レジスタの復帰	116	216
POPM	複数レジスタの復帰	117	216
PUSH	スタックヘデータ退避	118	217
PUSHC	制御レジスタの退避	119	218
PUSHM	複数レジスタの退避	120	218
RACW	16ビット符号付きアキュムレータ丸め処理	121	219
REVL	エンディアン変換	123	219
REVW	エンディアン変換	124	219
RMPA	積和演算	125	220
ROLC	キャリ付き左回転	127	220
RORC	キャリ付き右回転	128	220
ROTL	左回転	129	221
ROTR	右回転	130	221
ROUND (注1)	浮動小数点数 整数变换	131	222
RTE (特権命令)	例外からの復帰	134	222
RTFI(特権命令)	高速割り込みからの復帰	135	222
RTS	サブルーチンからの復帰	136	223
RTSD	スタックフレームの解放とサブルーチンからの復帰	137	223
SAT	32ビット符号付き飽和処理	139	223
SATR	RMPA 命令用64 ビット符号付き飽和処理	140	224
SBB	ボロー付き減算	141	224

アルファベット順ページ早見表 (4/4)

ニーモニック		機能	命令詳細 記載ページ	命令コード詳細 記載ページ
SCCnd	SCGEU	条件設定	142	225
	SCC		142	225
	SCEQ		142	225
	SCZ		142	225
	SCGTU		142	225
	SCPZ		142	225
	SCGE		142	225
	SCGT		142	225
	SCO		142	225
	SCLTU		142	225
	SCNC		142	225
	SCNE		142	225
	SCNZ		142	225
	SCLEU		142	225
	SCN		142	225
	SCLE		142	225
	SCLT		142	225
	SCNO		142	225
SCMPU		ストリング比較	143	225
SETPSW		PSWのフラグ、ビットのセット	144	226
SHAR		算術右シフト	145	226
SHLL		論理/算術左シフト	146	227
SHLR		論理右シフト	147	228
SMOVB		逆方向ストリング転送	148	228
SMOVF		順方向ストリング転送	149	229
SMOVU		ストリング転送	150	229
SSTR		ストリングストア	151	229
STNZ		条件付き転送	152	230
STZ		条件付き転送	153	230
SUB		ボローなし減算	154	231
SUNTIL		ストリングサーチ	155	232
SWHILE		ストリングサーチ	157	232
TST		テスト	159	233
WAIT(特権部	令)	ウェイト	160	234
XCHG		交換	161	235
XOR		排他的論理和	162	236

注 1. RX100 シリーズ、RX200 シリーズは、浮動小数点演算命令に対応していません。

注 2. RX610 グループは、MVTIPL 命令に対応していません。

機能別ページ早見表 (1/5)

命令の種類	ニーモニック	機能	命令詳細 記載ページ	命令コード詳細 記載ページ
算術 / 論理	ABS	絶対値	49	167
演算命令	ADC	キャリ付き加算	50	168
	ADD	キャリなし加算	51	169
	AND	論理積	53	171
	CMP	比較	66	184
	DIV	符号付き除算	67	185
	DIVU	符号なし除算	68	187
	EMUL	符号付き乗算	69	188
	EMULU	符号なし乗算	71	189
	MAX	最大值選択	92	198
	MIN	最小值選択	93	199
	MUL	乗算	99	206
	NEG	符号反転	110	212
	NOP	ノーオペレーション	111	212
	NOT	論理反転	112	213
	OR	論理和	113	214
	RMPA	積和演算	125	220
	ROLC	キャリ付き左回転	127	220
	RORC	キャリ付き右回転	128	220
	ROTL	左回転	129	221
	ROTR	右回転	130	221
	SAT	32ビット符号付き飽和処理	139	223
	SATR	RMPA命令用64ビット符号付き飽和処理	140	224
	SBB	ボロー付き減算	141	224
	SHAR	算術右シフト	145	226
	SHLL	論理/算術左シフト	146	227
	SHLR	論理右シフト	147	228
	SUB	ボローなし減算	154	231
	TST	テスト	159	233
	XOR	排他的論理和	162	236
	FADD	浮動小数点加算	73	190
演算命令(注1)	FCMP	浮動小数点比較	75	191
	FDIV	浮動小数点除算	77	192
	FMUL	浮動小数点乗算	79	192
	FSUB	浮動小数点減算	81	193
	FTOI	浮動小数点数 整数变換	83	194
	ITOF	整数 浮動小数点数变換	86	195
	ROUND	浮動小数点数 整数变換	131	222

RXファミリ命令一覧

機能別ページ早見表 (2/5)

命令の種類	=	ーモニック	機能	命令詳細 記載ページ	命令コード詳細 記載ページ
転送命令	MOV		転送	94	200
	MOVU		符号なしデータ転送	98	205
	POP		スタックからレジスタへのデータ復帰	115	215
	POPC		制御レジスタの復帰	116	216
	POPM		複数レジスタの復帰	117	216
	PUSH		スタックヘデータ退避	118	217
	PUSHC		制御レジスタの退避	119	218
	PUSHM		複数レジスタの退避	120	218
	REVL		エンディアン変換	123	219
	REVW		エンディアン変換	124	219
	SCCnd	SCGEU	条件設定	142	225
		SCC		142	225
		SCEQ		142	225
		SCZ		142	225
		SCGTU		142	225
		SCPZ		142	225
		SCGE		142	225
		SCGT		142	225
		SCO		142	225
		SCLTU		142	225
		SCNC		142	225
		SCNE		142	225
		SCNZ		142	225
		SCLEU		142	225
		SCN		142	225
		SCLE		142	225
		SCLT		142	225
		SCNO		142	225
	STNZ	•	条件付き転送	152	230
	STZ		条件付き転送	153	230
	XCHG		交換	161	235

機能別ページ早見表 (3/5)

命令の種類	=-	モニック	機能	命令詳細 記載ページ	命令コード詳細 記載ページ
分岐命令	BCnd	BGEU	相対条件分岐	56	175
		BC		56	175
		BEQ		56	175
		BZ		56	175
		BGTU		56	175
		BPZ		56	175
		BGE		56	175
		BGT		56	175
		ВО		56	175
		BLTU		56	175
		BNC		56	175
		BNE		56	175
		BNZ		56	175
		BLEU		56	175
		BN		56	175
		BLE		56	175
		BLT		56	175
		BNO		56	175
	BRA		相対無条件分岐	60	178
	BSR		相対サブルーチン分岐	63	181
	JMP		無条件分岐	88	196
	JSR		サブルーチン分岐	89	196
	RTS		サブルーチンからの復帰	136	223
	RTSD		スタックフレームの解放とサブルーチンか らの復帰	137	223

機能別ページ早見表 (4/5)

命令の種類	=	ーモニック	機能	命令詳細 記載ページ	命令コード詳細 記載ページ
ビット操作	BCLR		ビットクリア	55	173
命令	BMCnd	BMGEU	条件ビット転送	57	176
		ВМС	7	57	176
		BMEQ	7	57	176
		BMZ	7	57	176
		BMGTU	7	57	176
		BMPZ	7	57	176
		BMGE	7	57	176
		BMGT		57	176
		ВМО		57	176
		BMLTU		57	176
		BMNC		57	176
		BMNE		57	176
		BMNZ	7	57	176
		BMLEU		57	176
		BMN	7	57	176
		BMLE		57	176
		BMLT		57	176
		BMNO		57	176
	BNOT		ビット反転	59	177
	BSET		ビットセット	62	179
	BTST		ビットテスト	64	182
ストリング	SCMPU		ストリング比較	143	225
操作命令	SMOVB		逆方向ストリング転送	148	228
	SMOVF		順方向ストリング転送	149	229
	SMOVU		ストリング転送	150	229
	SSTR		ストリングストア	151	229
	SUNTIL		ストリングサーチ	155	232
	SWHILE		ストリングサーチ	157	232
システム	BRK		無条件トラップ	61	179
操作命令	CLRPSW		PSWのフラグ、ビットのクリア	65	183
	INT		ソフトウェア割り込み	85	195
	MVFC		制御レジスタからの転送	105	209
	MVTC		制御レジスタへの転送	108	210
	MVTIPL (持権命令) ^(注2)	割り込み優先レベル設定	109	211
	RTE(特権		例外からの復帰	134	222
	RTFI(特格		高速割り込みからの復帰	135	222
	SETPSW		PSWのフラグ、ビットのセット	144	226
	WAIT(特		ウェイト	160	234

RXファミリ命令一覧

機能別ページ早見表 (5/5)

命令の種類	ニーモニック	機能	命令詳細 記載ページ	命令コード詳細 記載ページ
DSP機能命令	MACHI	上位16ビット積和演算	90	196
	MACLO	下位16ビット積和演算	91	197
	MULHI	上位16ビット乗算	101	207
	MULLO	下位16ビット乗算	102	208
	MVFACHI	アキュムレータ上位32ビットからの転送	103	208
	MVFACMI	アキュムレータ中央32ビットからの転送	104	208
	MVTACHI	アキュムレータ上位32ビットへの転送	106	209
	MVTACLO	アキュムレータ下位32ビットへの転送	107	210
	RACW	16ビット符号付きアキュムレータ丸め処理	121	219

注 1. RX100 シリーズ、RX200 シリーズは、浮動小数点演算命令に対応していません。

注 2. RX610 グループは、MVTIPL 命令に対応していません。

1. CPU 機能

RX CPU は、使用頻度の高い命令に短縮フォーマットを用意していますので、少ないメモリ容量で効率の良いプログラムを開発できます。また、1 クロックで実行する命令を持ち、高速な演算処理を実現しました。

RX CPU は、90 種類の命令 (73 種類の基本命令、8 種類の浮動小数点演算命令、9 種類の DSP 機能命令) を持っています。

RX600 シリーズは、全命令に対応します。

RX100 シリーズ、RX200 シリーズは、8 種類の浮動小数点演算命令を除く、82 命令に対応します。

RX CPU は、10 種類のアドレッシングモードを持ち、レジスターレジスタ間、レジスターメモリ間の演算や、ビットを対象とする演算ができます。また、メモリーメモリ間の転送ができます。乗算器を内蔵していますので、高速な乗算ができます。

1.1 特長

- 最小命令実行時間:1命令1クロックで実行
- アドレス空間:4Gバイト・リニアアドレス
- CPU レジスタセット

汎用レジスタ:32 ビット×16本

制御レジスタ:32 ビット×9 本 アキュムレータ:64 ビット×1 本

• 基本命令: 73 種類

分岐距離に応じた相対分岐命令 可変長命令形式(1バイト長~8バイト長) 頻出命令に短縮フォーマットを用意

- 浮動小数点演算命令:8種類(注1)
- DSP 機能命令: 9 種類

16 ビット×16 ビットの乗算、積和演算に対応 アキュムレータの丸め命令に対応

- アドレッシングモード:10種類
- プロセッサモードスーパバイザモード、ユーザモード
- 浮動小数点演算ユニット(注1)
 単精度浮動小数点数(32 ビット)に対応
 IEEE754 に準拠したデータタイプ、および例外に対応
- メモリプロテクションユニット (オプション機能)
- データ配置 リトルエンディアン/ビッグエンディアン選択可能

注 1. RX100 シリーズ、RX200 シリーズは、対応していません。

1.2 CPU レジスタセット

RX CPU のレジスタには、汎用レジスタ(16 本)と、制御レジスタ(9 本)、および DSP 機能命令で使用するアキュムレータ(1 本)があります。

	ACC (アキュムレータ)
DSP機能命令関連レジスタ b63	b
	FPSW (浮動小数点ステータスワード) ^(注2)
	FINTV (高速割り込みベクタレジスタ)
	BPSW (バックアップPSW)
	BPC (バックアップPC)
	PSW (プロセッサステータスワード)
	PC (プログラムカウンタ)
	INTB (割り込みテーブルレジスタ)
	USP (ユーザスタックポインタ)
	ISP (割り込みスタックポインタ)
	制御レジスタ b31 b
	R14 R15
	R13
	R12
	R11
	R9 R10
	R8
	R7
	R6
	R5
	R3 R4
	R2
	R1
	R0 (SP) ^(注1)
	汎用レジスタ b31 b

図 1.1 CPU レジスタセット

ユーザスタックポインタ (USP) に切り替わります。

注2. RX100シリーズ、RX200シリーズは、FPSWを命令のオペランドとして指定することはできません。

1.2.1 汎用レジスタ(R0~R15)

汎用レジスタは、16本($R0 \sim R15$)あります。汎用レジスタ $R0 \sim R15$ は、データレジスタやアドレスレジスタとして使用します。


汎用レジスタ R0 には、汎用レジスタとしての機能に加えて、スタックポインタ (SP) としての機能が割り当てられています。SP は、プロセッサステータスワード (PSW) のスタックポインタ指定ビット (U) によって、割り込みスタックポインタ (ISP)、またはユーザスタックポインタ (USP) に切り替わります。


1.2.2 制御レジスタ

制御レジスタには、以下の9本のレジスタがあります。

- 割り込みスタックポインタ (ISP)
- ユーザスタックポインタ (USP)
- 割り込みテーブルレジスタ (INTB)
- プログラムカウンタ (PC)
- プロセッサステータスワード (PSW)
- バックアップ PC (BPC)
- バックアップ PSW (BPSW)
- 高速割り込みベクタレジスタ (FINTV)
- 浮動小数点ステータスワード (FPSW) (注1)

注 1. RX100 シリーズ、RX200 シリーズは、FPSW を命令のオペランドとして指定することはできません。






スタックポインタ (SP) には、割り込みスタックポインタ (ISP) と、ユーザスタックポインタ (USP) の2種類があります。使用するスタックポインタ (ISP/USP) は、プロセッサステータスワード (PSW) のスタックポインタ指定ビット (U) によって切り替えられます。

ISP、USPに4の倍数を設定すると、スタック操作を伴う命令や、割り込みシーケンスのサイクル数が短くなります。

1.2.2.2 割り込みテーブルレジスタ (INTB)



リセット後の値 不定

割り込みテーブルレジスタ(INTB)には、可変ベクタテーブルの先頭番地を設定してください。

1.2.2.3 プログラムカウンタ(PC)



リセット後の値 リセットベクタ (FFFFFFCh~FFFFFFh番地に書かれた値)

プログラムカウンタ (PC) は、実行中の命令の番地を示します。

1.2.2.4 プロセッサステータスワード (PSW)

_	b31	b30	b29	b28	b27 (注)	b26	b25	b24	b23	b22	b21	b20	b19	b18	b17	b16
	-	-	-	-		IPL[[3:0]		-	-		PM	-	-	U	1
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
_	b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
	-	-	-	-	-	-	-	-	-	-	1	-	0	S	Z	С
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

注. RX610グループでは割り込み優先レベルが0~7のため、b27は予約ビットです。b27への書き込みは無効になります。

ビット	シンボル	ビット名	機能	R/W
b0	С	キャリフラグ	0:キャリの発生なし 1:キャリの発生あり	R/W
b1	Z	ゼロフラグ	0:演算結果は0でなかった 1:演算結果は0であった	R/W
b2	S	サインフラグ	0:演算結果は正または0であった 1:演算結果は負であった	R/W
b3	0	オーバフローフラグ	0:オーバフローの発生なし 1:オーバフローの発生あり	R/W
b15-b4	-	予約ビット	書く場合、"0"としてください。 読むと"0"が読めます。	R/W
b16	(注1)	割り込み許可ビット	0:割り込み禁止 1:割り込み許可	R/W
b17	U(注1)	スタックポインタ指定ビット	0:割り込みスタックポインタ(ISP)を指定 1:ユーザスタックポインタ(USP)を指定	R/W
b19-b18	-	予約ビット	書く場合、"0"としてください。 読むと"0"が読めます。	R/W
b20	PM (注1、2、3)	プロセッサモード設定ビット	0:スーパバイザモードに設定 1:ユーザモードに設定	R/W
b23-b21	-	予約ビット	書く場合、"0"としてください。 読むと"0"が読めます。	R/W
b27-b24	IPL[3:0] (注1、4)	プロセッサ割り込み優先レベル	b27 b24 0 0 0 0: 優先レベル0(最低) 0 0 1: 優先レベル1 0 0 1 0: 優先レベル2 0 0 1 1: 優先レベル3 0 1 0 0: 優先レベル4 0 1 0 1: 優先レベル5 0 1 1 0: 優先レベル6 0 1 1 1: 優先レベル7 1 0 0 0: 優先レベル8 1 0 0 1: 優先レベル9 1 0 1 0: 優先レベル10 1 0 1 1: 優先レベル11 1 1 0 0: 優先レベル12 1 1 0 1: 優先レベル13 1 1 1 0: 優先レベル14 1 1 1 1: 優先レベル15(最高)	R/W
b31-b28	-	予約ビット	書く場合、"0"としてください。 読むと"0"が読めます。	R/W

- 注1. ユーザモードのときは、MVTC、POPC 命令による IPL[3:0]、PM、U、I ビットへの書き込みは無視されます。また、MVTIPL命令でIPL[3:0] ビットへの書き込みを行おうとした場合は、特権命令例外が発生します。
- 注2. スーパバイザモードのときは、MVTC、POPC命令によるPMビットへの書き込みは無視されます。それ以外のビットへの書き込みはできます。
- 注3. スーパバイザモードからユーザモードに切り替える場合は、スタックに退避されたPSWのPMビットを"1"にした後、RTE命令を実行するか、バックアップPSW(BPSW)のPMビットを"1"にした後、RTFI命令を実行してください。
- 注4. RX610グループでは割り込み優先レベルが0~7のため、b27は予約ビットです。b27への書き込みは無効になります。

プロセッサステータスワード (PSW) は、命令実行の結果や、CPU の状態を示します。

C フラグ (キャリフラグ)

演算結果にキャリ、ボロー、シフトアウトが発生したことを示します。

Z フラグ (ゼロフラグ)

演算結果が0であったことを示します。

Sフラグ(サインフラグ)

演算結果が負であったことを示します。

O フラグ (オーバフローフラグ)

演算中にオーバフローしたことを示します。

Iビット(割り込み許可ビット)

割り込み要求の受け付けを許可するビットです。例外を受け付けると、このビットは"0"になります。

U ビット(スタックポインタ指定ビット)

使用するスタックポインタ (ISP/USP) を指定するビットです。例外を受け付けると、このビットは"0" になります。スーパバイザモードからユーザモードに移行すると、このビットは"1"になります。


PM ビット(プロセッサモード設定ビット)

プロセッサの動作モードを設定するビットです。例外を受け付けると、このビットは"0"になります。

IPL[3:0] ビット(プロセッサ割り込み優先レベル)

IPL[3:0] ビットは、優先レベル 0 (最低) ~ 優先レベル 15 (最高) までの 16 段階のプロセッサ割り込み 優先レベルを指定します。要求があった割り込みの優先レベルが、プロセッサ割り込み優先レベルより高い場合、その割り込みが許可されます。IPL[3:0] ビットをレベル 15 (Fh) に設定したとき、すべての割り込みが禁止されます。IPL[3:0] ビットは、ノンマスカブル割り込みが発生したとき、レベル 15 (Fh) になります。割り込みが発生したとき、受け付けた割り込みの優先レベルになります。





リセット後の値 不定

バックアップ PC (BPC) は、割り込み応答を高速化するために設けられたレジスタです。高速割り込みが発生すると、プログラムカウンタ (PC) の内容が BPC に退避されます。


1.2.2.6 バックアップ PSW (BPSW)



リセット後の値 不定

バックアップ PSW (BPSW) は、割り込み応答を高速化するために設けられたレジスタです。高速割り込みが発生すると、プロセッサステータスワード (PSW) の内容が BPSW に退避されます。BPSW のビットの割り当ては、PSW に対応しています。

1.2.2.7 高速割り込みベクタレジスタ (FINTV)



リセット後の値 不定

高速割り込みベクタレジスタ(FINTV)は、割り込み応答を高速化するために設けられたレジスタです。 高速割り込み発生時の分岐先番地を設定してください。

1.2.2.8 浮動小数点ステータスワード (FPSW)

_	b31	b30	b29	b28	b27	b26	b25	b24	b23	b22	b21	b20	b19	b18	b17	b16
	FS	FX	FU	FZ	FO	FV	-	-	-	-	1	-	-	-	-	-
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
_	b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
	-	EX	EU	EZ	EO	EV	-	DN	CE	СХ	CU	CZ	со	CV	RM[1:0]
リセット後の値	0	0	0	0	0	0	0	1	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b1-b0	RM[1:0]	浮動小数点丸めモード設定ビット	b1 b0 0 0:最近値への丸め 0 1:0方向への丸め 1 0:+ 方向への丸め 1 1:- 方向への丸め	R/W
b2	CV	無効演算要因フラグ	0:無効演算の発生なし 1:無効演算の発生あり	R/(W) (注1)
b3	СО	オーバフロー要因フラグ	0:オーバフローの発生なし 1:オーバフローの発生あり	R/(W) (注1)
b4	CZ	ゼロ除算要因フラグ	0:ゼロ除算の発生なし 1:ゼロ除算の発生あり	R/(W) (注1)
b5	CU	アンダフロー要因フラグ	0:アンダフローの発生なし 1:アンダフローの発生あり	R/(W) (注1)
b6	CX	精度異常要因フラグ	0:精度異常の発生なし 1:精度異常の発生あり	R/(W) (注1)
b7	CE	非実装処理要因フラグ	0:非実装処理の発生なし 1:非実装処理の発生あり	R/(W) (注1)
b8	DN	非正規化数の0フラッシュビット	0:非正規化数を非正規化数として扱う 1:非正規化数を0として扱う ^(注2)	R/W
b9	-	予約ビット	書く場合、"0"としてください。 読むと"0"が読めます。	R/W
b10	EV	無効演算例外処理許可ビット	0:無効演算発生による例外処理を禁止 1:無効演算発生による例外処理を許可	R/W
b11	EO	オーバフロー例外処理許可ビット	0:オーバフロー発生による例外処理を禁止 1:オーバフロー発生による例外処理を許可	R/W
b12	EZ	ゼロ除算例外処理許可ビット	0:ゼロ除算発生による例外処理を禁止 1:ゼロ除算発生による例外処理を許可	R/W
b13	EU	アンダフロー例外処理許可ビット	0:アンダフロー発生による例外処理を禁止 1:アンダフロー発生による例外処理を許可	R/W
b14	EX	精度異常例外処理許可ビット	0:精度異常発生による例外処理を禁止 1:精度異常発生による例外処理を許可	R/W
b25-b15	-	予約ビット	書く場合、"0"としてください。 読むと"0"が読めます。	R/W
b26	FV(注3)	無効演算フラグ	0:無効演算の発生なし 1:無効演算の発生あり ^(注8)	R/W
b27	FO ^(注4)	オーバフローフラグ	0:オーバフローの発生なし 1:オーバフローの発生あり ^(注8)	R/W
b28	FZ ^(注5)	ゼロ除算フラグ	0:ゼロ除算の発生なし 1:ゼロ除算の発生あり ^(注8)	R/W
b29	FU ^(注6)	アンダフローフラグ	0:アンダフローの発生なし 1:アンダフローの発生あり ^(注8)	R/W

ビット	シンボル	ビット名	機能	R/W
b30	FX ^(注7)	精度異常フラグ	0:精度異常の発生なし 1:精度異常の発生あり ^(注8)	R/W
b31	FS	浮動小数点エラーサマリフラグ	FU、FZ、FO、FVフラグの論理和を反映	R

- 注1. "0"を書いた場合、"0"になります。"1"を書いた場合、前の値を保持します。
- 注2. 正の非正規化数は+0、負の非正規化数は-0として扱います。
- 注3. EVビットが"0"のときに、FVフラグは有効となります。
- 注4. EOビットが"0"のときに、FOフラグは有効となります。
- 注5. EZビットが"0"のときに、FZフラグは有効となります。
- 注6. EUビットが"0"のときに、FUフラグは有効となります。
- 注7. EXビットが"0"のときに、FXフラグは有効となります。
- 注8. 当該ビットが一度"1"になると、ソフトウェアで"0"にするまで"1"を保持します。

浮動小数点ステータスワード (FPSW) は、浮動小数点演算結果を示します。浮動小数点命令に対応していない製品では、常に "00000000h" が読め、書き込みは無視されます。

例外処理許可ビット(Ej)で例外処理を許可(Ej="1")した場合は、例外処理ルーチンで該当する Cj フラグをチェックし、例外発生の要因を判断することができます。例外処理を禁止(Ej="0")した場合は、一連の処理の最後に Fj フラグをチェックし、例外発生の有無を確認することができます。 Fj フラグは蓄積フラグです。(j=X、U、Z、O、V)

注. RX100 シリーズ、RX200 シリーズは、命令のオペランドとして FPSW を指定することはできません。

RM[1:0] ビット (浮動小数点丸めモード設定ビット)

浮動小数点丸めモードを設定します。

【浮動小数点丸めモードの説明】

• 最近値への丸め(デフォルト): 無限の有効桁を持つとして計算した場合の結果と近い方の値へ丸める。

中間時は結果が偶数になる方向へ丸める

• 0 方向への丸め : 結果の絶対値が小さくなる方向へ丸める(単純な切り捨て)

+∞方向への丸め : 結果の値が大きくなる方向へ丸める-∞方向への丸め : 結果の値が小さくなる方向へ丸める

- (1)「最近値への丸め」はデフォルトのモードであり、最も正確な値を返します。
- (2) 「0 方向への丸め」、「 $+\infty$ 方向への丸め」、「 $-\infty$ 方向への丸め」は、区間演算(Interval arithmetic)を使用した精度保証を行うときに使用します。

CV フラグ(無効演算要因フラグ) CO フラグ(オーバフロー要因フラグ)

CZ フラグ(ゼロ除算要因フラグ) CU フラグ(アンダフロー要因フラグ)

CX フラグ(精度異常要因フラグ) CE フラグ(非実装処理要因フラグ)

IEEE754 規格で規定された5つの例外(オーバフロー、アンダフロー、精度異常、ゼロ除算、無効演算)の他に、非実装処理が発生した場合に該当するフラグが"1"になります。

- "1" の場合、浮動小数点演算命令実行時に"0"になります。
- MVTC、POPC 命令で "0" を書いた場合、"0" になります。"1" を書いた場合、前の値を保持します。

DN ビット(非正規化数の 0 フラッシュビット)

"0"のとき非正規化数を非正規化数として扱います。

"1"のとき非正規化数を0として扱います。

EV ビット(無効演算例外処理許可ビット) EO ビット(オーバフロー例外処理許可ビット)

EZ ビット(ゼロ除算例外処理許可ビット) EU ビット(アンダフロー例外処理許可ビット)

EX ビット(精度異常例外処理許可ビット)

浮動小数点演算命令実行により、IEEE754 規格で規定された 5 つの例外が発生したときに、CPU が例外 処理に移行するかどうかを制御します。"0" の場合、例外処理は禁止されます。"1" の場合、例外処理が許可されます。

FV フラグ(無効演算フラグ) FO フラグ (オーバフローフラグ) FZ フラグ (ゼロ除算フラグ) FU フラグ (アンダフローフラグ) FX フラグ (精度異常フラグ)

例外処理許可ビット E_j が "0"(例外処理を禁止)の場合、IEEE754 規格で規定された 5 つの例外が発生すると、該当するフラグが "1" になります。

- Ej="1"(例外処理を許可)のときは、このフラグは動きません。
- 当該フラグが"1"になると、ソフトウェアで"0"にするまで"1"を保持します。(蓄積フラグ)

FS フラグ(浮動小数点エラーサマリフラグ)

FU、FZ、FO、FV フラグの論理和を反映します。

1.2.3 アキュムレータ(ACC)



リセット後の値 不定

アキュムレータ(ACC)は、64 ビットのレジスタです。DSP機能命令で使用されます。また、ACC は乗算命令(EMUL、EMULU、FMUL、MUL)、積和演算命令(RMPA)でも使用され、これらの命令実行の際は ACC の値が変更されます。

ACC への書き込みには、MVTACHI 命令と MVTACLO 命令を使用します。MVTACHI 命令は上位側 32 ビット(b63 \sim b32)に、MVTACLO 命令は下位側 32 ビット(b31 \sim b0)にデータを書きます。

読み出しには、MVFACHI 命令と MVFACMI 命令を使用します。MVFACHI 命令で上位側 32 ビット(b63 \sim b32)、MVFACMI 命令で中央の 32 ビット(b47 \sim b16)のデータをそれぞれ読みます。

1.3 浮動小数点例外

浮動小数点例外は、IEEE754 規格で規定された 5 つの例外(オーバフロー、アンダフロー、精度異常、ゼロ除算、無効演算)の他に、非実装処理を検出した場合に発生します。以下に、浮動小数点例外を発生させる事象の概要を示します。

注. RX100 シリーズ、RX200 シリーズは、浮動小数点演算命令に対応していないため、浮動小数点例外は発生しません。

1.3.1 オーバフロー

オーバフローは、演算結果の絶対値が浮動小数点フォーマットで表現可能な値よりも大きくなった場合に 発生します。表 1.1 にオーバフロー発生時の演算結果を示します。

表1.1 オーバフロー発生時の演算結果

浮動小数点丸めモード	結果の符号	演算結果(デスティネーションレジスタの値)				
浮動小数点丸のモート	編表の行号	EO ="0"	EO ="1"			
- 方向への丸め	+	+MAX	変化なし			
	-	-				
+ 方向への丸め	+	+				
	-	-MAX				
0方向への丸め	+	+MAX				
	-	-MAX				
最近値への丸め	+	+				
	-	-				

注. EO ="0"のとき、オーバフローが発生すると精度異常が発生します。

1.3.2 アンダフロー

アンダフローは、演算結果の絶対値が浮動小数点フォーマットの正規化数で表現可能な値よりも小さくなった場合(ただし、0を除く)に発生します。表 1.2 にアンダフロー発生時の演算結果を示します。

表1.2 アンダフロー発生時の演算結果

演算結果(デスティネーションレジスタの内容)	
EU ="0"	EU ="1"
DN ="0"のとき、変化しない(非実装処理が発生)	変化なし
DN ="1"のとき、"0"を返す	

1.3.3 精度異常

精度異常は、無限の有効桁を持つと仮定して計算した結果と、演算結果が異なっていた場合に発生します。表 1.3 に精度異常発生条件と演算結果を示します。

表1.3 精度異常発生条件と演算結果

発生条件	演算結果(デスティネーションレジスタの内容)				
光土赤什	EX ="0"	EX ="1"			
オーバフロー例外禁止状態でのオーバフロー発生	「表1.1 オーバフロー発生時 の演算結果」参照	変化なし			
丸めの発生	丸め後の値				

- 注1. アンダフロー発生時、精度異常は発生しません。
- 注2. オーバフロー例外許可状態でのオーバフロー発生時、丸めの発生にかかわらず、精度異常は発生しません。

1.3.4 ゼロ除算

ゼロ除算は、0 でない有限数を0 で割った場合に発生します。**表 1.4** にゼロ除算発生時の演算結果を示します。

表1.4 ゼロ除算発生時の演算結果

カロマム 米石	演算結果(デスティネーションレジスタの内容)						
被除数	EZ ="0"	EZ ="1"					
0でない有限数	± (符号は除数、被除数の符号の排他的論理和となる)	変化なし					

注. 以下のときは、ゼロ除算は発生しません。

被除数	動作
0	無効演算発生
	例外は発生しない。結果は
非正規化数(DN="0")	非実装処理発生
QNaN	例外は発生しない。結果はQNaN
SNaN	無効演算発生

1.3.5 無効演算

無効演算は、無効な演算が実行された場合に発生します。表 1.5 に無効演算発生条件と演算結果を示します。

表1.5 無効演算発生条件と演算結果

発生条件	演算結果 (デスティネーションレジスタの内容)						
光王宗什	EV ="0"	EV ="1"					
SNaNオペランドに対する演算	QNaN	変化なし					
+ +(-) 、+ -(+) 、(-)							
0×							
0÷0、 ÷							
FTOI命令、ROUND命令実行時、整数変換がオーバフローするか、NaN、 を整数変換したとき	変換前の符号ビットが、"0"のときは 7FFFFFFh、"1"のときは80000000hを返す						
SNaNオペランドに対する比較	デスティネーションはなし						

· NaN (Not a Number) : 非数

・SNaN(Signaling NaN) : 仮数部の最上位ビットが"0"であるNaNです。SNaNを演算のソースオペランドとして使

用すると、無効演算を発生します。変数の初期値として使用することにより、プログラムのバグの発見に役立ちます。なお、SNaNはハードウェアで生成することはありません。 仮数部の最上位ビットが"1"であるNaNです。QNaNを演算のソースオペランドとして使

・QNaN(Quiet NaN) 用しても、無効演算は発生しません(比較、フォーマット変換を除く)。演算によって伝

播するため、例外処理を実行せずに結果だけを見てデバッグを行うことができます。な

お、QNaNは演算によりハードウェアが生成します。

表 1.6 に演算結果が QNaN となる場合の生成規則を示します。

表1.6 QNaN生成規則

ソースオペランド	演算結果(デスティネーションレジスタの内容)					
SNaN Ł QNaN	QNaN化されたSNaNソースオペランド					
ともにSNaN	QNaN化されたdest					
ともにQNaN	dest					
SNaNと実数	QNaN化されたSNaNソースオペランド					
QNaNと実数	QNaNソースオペランド					
どちらもNaNでないケースで無効演算発生時	7FFFFFFh					

注. SNaNのQNaN化は、仮数部の最上位ビットを"1"にして行います。

1.3.6 非実装処理

非実装処理は、DN="0"で非正規化数が演算オペランドとして与えられるか、DN="0"で演算の結果、アンダフローが発生した場合に発生します。DN="1"では非実装処理は発生しません。

非実装処理発生による例外処理を禁止することはできません(非実装処理発生による例外処理を禁止する 例外処理許可ビットはありません)。デスティネーションレジスタは変化しません。

1.4 プロセッサモード

RX CPU には、スーパバイザモード、およびユーザモードの2つのプロセッサモードがあります。これらのプロセッサモードとメモリプロテクション機能を使用して、CPU リソースやメモリに対する階層的な保護機構を実現することができます。各プロセッサモードには、メモリアクセスや実行可能な命令に対する権限を規定しており、スーパバイザモードはユーザモードより高い権限を持っています。リセット後は、スーパバイザモードで動作します。

1.4.1 スーパバイザモード

スーパバイザモードでは、すべての CPU リソースにアクセスすることができ、また、すべての命令を実行することができます。ただし、MVTC、POPC 命令によるプロセッサステータスワード (PSW) のプロセッサモード設定ビット (PM) への書き込みは無視されます。PM ビットへの書き込み方法については、「1.2.2.4 プロセッサステータスワード (PSW)」を参照してください。

1.4.2 ユーザモード

ユーザモードでは、一部の CPU リソースへのライトアクセスが制限されます。ライトアクセスが制限される CPU リソースは以下のとおりです。この制限はすべての命令からのアクセスが対象になります。

- プロセッサステータスワード (PSW) の一部のビット (IPL[3:0]、PM、U、I)
- 割り込みスタックポインタ (ISP)
- 割り込みテーブルレジスタ (INTB)
- バックアップ PSW (BPSW)
- バックアップ PC (BPC)
- 高速割り込みベクタレジスタ (FINTV)

1.4.3 特権命令

特権命令は、スーパバイザモードでのみ実行可能な命令です。ユーザモードで特権命令を実行すると、特権命令例外が発生します。特権命令には、RTFI、MVTIPL、RTE、WAIT 命令があります。

1.4.4 プロセッサモード間の移行

プロセッサモードは、プロセッサステータスワード (PSW) のプロセッサモード設定ビット (PM) によって切り替えられます。ただし、MVTC、POPC 命令による PM ビットの書き換えは無効です。以下に示す方法で切り替えてください。

(1) ユーザモードからスーパバイザモードへの移行

例外が発生すると PSW の PM ビットが "0" になり、CPU はスーパバイザモードへ移行します。ハードウェア前処理は、スーパバイザモードで実行されます。例外が発生する直前のプロセッサモードは、退避された PSW の PM ビットに保持されます。

(2) スーパバイザモードからユーザモードへの移行

スタック上に退避されている PSW の PM ビットを "1" にした後 RTE 命令を実行する、あるいはバック アップ PSW (BPSW) に退避されている PSW の PM ビットを "1" にした後 RTFI 命令を実行することにより、ユーザモードへ移行します。ユーザモードへ移行すると、PSW のスタックポインタ指定ビット(U)が "1" になります。

1.5 データタイプ

RX CPU は、整数、浮動小数点数、ビット、ストリングの4種類のデータを扱うことができます。

1.5.1 整数

整数には、符号付きと、符号なしがあります。符号付き整数の負の値は、2の補数で表現します。




図 1.2 整数

1.5.2 浮動小数点数

浮動小数点数は、IEEE754で規定されている単精度浮動小数点数に対応しています。浮動小数点数は、浮動小数点演算命令 FADD、FCMP、FDIV、FMUL、FSUB、FTOI、ITOF、ROUND の 8 種類の命令で使用できます。

注. RX100シリーズ、RX200シリーズは、浮動小数点演算命令に対応していないため、浮動小数点数は使用しません。




図 1.3 浮動小数点数

浮動小数点数は、以下の数値に対応しています。

- 0 < E < 255 (正規化数 Normal Numbers)
- E=0かつF=0 (ゼロ Signed Zero)
- E=0かつF>0 (非正規化数 Subnormal Numbers) (注)
- E = 255 かつ F = 0 (無限大 Infinity)
- E = 255 かつ F > 0 (非数 NaN : Not a Number)
- 注. FPSW の DN ビットが "1" のときは、0 として扱います。DN ビットが "0" のときは、非実装処理が発生します。

1.5.3 ビット

ビットは、ビット操作命令 BCLR、BMCnd、BNOT、BSET、BTST の 5 種類の命令で使用できます。 レジスタのビットは、対象とするレジスタと、31 \sim 0 のビット番号で指定します。

メモリのビットは、対象とするアドレスと、 $7 \sim 0$ のビット番号で指定します。アドレス指定に使用できるアドレッシングモードは、レジスタ間接、レジスタ相対の2種類です。




図 1.4 ビット

1.5.4 ストリング

ストリングとは、バイト (8 ビット)、ワード (16 ビット)、またはロングワード (32 ビット) のデータ を任意の数だけ連続して並べたデータタイプです。ストリングは、ストリング操作命令 SCMPU、SMOVB、SMOVF、SMOVU、SSTR、SUNTIL、SWHILE の7種類の命令で使用できます。




図 1.5 ストリング

1.6 データ配置

1.6.1 レジスタのデータ配置

レジスタのデータサイズと、ビット番号の関係を図1.6に示します。




図 1.6 レジスタのデータ配置

1.6.2 メモリ上のデータ配置

メモリ上のデータサイズは、バイト (8 ビット)、ワード (16 ビット)、ロングワード (32 ビット) の 3 種類です。データ配置は、リトルエンディアンか、ビッグエンディアンかを選択することができます。メモリ上のデータ配置を図 1.7 に示します。

データタイプ	アドレス	データイメージ (リトルエンディアン)			ı				・タイメージ グエンディアン) 							
1ビットデータ	L番地	b7 7 6	5	4	3	2	1	b0	b7	6	5	4	3	2	1	b0
バイトデータ	L番地	MSB						LSB	MSB							LSB
ワードデータ	M番地 M+1番地	MSB						LSB	MSB							LSB
ロングワードデータ	N番地 N+1番地 N+2番地 N+3番地	MSB						LSB	MSB							LSB

図 1.7 メモリ上のデータ配置

1.7 ベクタテーブル

ベクタテーブルには、固定ベクタテーブルと可変ベクタテーブルがあります。ベクタテーブルは、1 ベクタあたり 4 バイトで構成されており、各ベクタには対応する例外処理ルーチンの先頭アドレスを設定します。

1.7.1 固定ベクタテーブル

注 1. RX100 シリーズ、RX200 シリーズは、浮動小数点演算命令に対応していないため、浮動小数点例外は発生しません。

	MSB _I	I I	LSB				
FFFFF80h	(予約領域)						
:							
FFFFFCCh	(予約	 領域)					
FFFFFD0h	特権命令例外						
FFFFFD4h	アクセ	ス例外					
FFFFFD8h	(予約	領域)					
FFFFFDCh	未定義命令例外						
FFFFFE0h	(予約領域)						
FFFFFE4h	浮動小数点例外 (注1)						
FFFFFE8h	(予約領域)						
FFFFFECh	(予約領域)						
FFFFFF0h	(予約領域)						
FFFFFF4h	(予約領域)						
FFFFFF8h	ノンマスカブル割り込み						
FFFFFFCh	リセット						

注1. RX100シリーズ、RX200シリーズは、浮動小数点演算命令に対応していないため、浮動小数点例外は発生しません。

図 1.8 固定ベクタテーブル

1.7.2 可変ベクタテーブル

可変ベクタテーブルは、テーブルの配置アドレスを変えることができるベクタテーブルです。割り込みテーブルレジスタ (INTB) の内容で示された値を先頭アドレス (IntBase) とする 1,024 バイトの領域に、無条件トラップ、割り込みの各ベクタを配置しています。図 1.9 に可変ベクタテーブルを示します。

可変ベクタテーブルには、ベクタごとに番号 $(0\sim255)$ が付けられています。無条件トラップ発生要因の INT 命令では INT 命令番号 $(0\sim255)$ に対応したベクタが、BRK 命令では番号 0 のベクタが割り当てられています。また、割り込み要因では、製品ごとに決められた番号 $(0\sim255)$ が割り当てられています。




図 1.9 可変ベクタテーブル

1.8 アドレス空間

RX CPU のアドレス空間は、00000000h 番地から FFFFFFF 番地までの 4G バイトあります。プログラム 領域およびデータ領域合計最大 4G バイトをリニアにアクセス可能です。RX CPU のアドレス空間を図 1.10 に示します。各領域は、各製品、動作モードによって異なります。詳細は、各製品のハードウェアマニュアルを参照してください。




図 1.10 アドレス空間

RXファミリ 2. アドレッシングモード

2. アドレッシングモード


アドレッシングモードごとに、アドレッシングモードを示す記号、動作について説明します。 アドレッシングモードは、以下に示す 10 種類があります。

- 即値
- レジスタ直接
- レジスタ間接
- レジスタ相対
- ポストインクリメントレジスタ間接
- プリデクリメントレジスタ間接
- インデックス付きレジスタ間接
- 制御レジスタ直接
- PSW 直接
- プログラムカウンタ相対

RXファミリ 2. アドレッシングモード

2.1 本章の見方

本章の見方を以下に実例をあげて示します。



(1) 名称

アドレッシングモードの名称です。

(2) 記号

アドレッシングモードを示す記号です。

":8"、":16"は、直前の値の有効ビット数を示します。マニュアルの記載上、有効ビット数を明記する必要があるために付加していますが、プログラムを記述するときは、付加する必要はありません。

(3) 解説


動作、実効アドレスの範囲を説明します。


(4) 動作図

動作を図で説明します。


2.2 アドレッシングモード

即値				b0
#IMM:1 #IMM:3 #IMM:4	・#IMM:1 #IMMで示した1ビット即値が演算の対象となりま	#IMM:1		b2 b0
#UIMM:4 #IMM:5	す。このアドレッシングモードは、RACW命令の ソースで使用されます。	#IMM:3		
	・#IMM:3 #IMMで示した3ビット即値が演算の対象となりま	#IMM:4		b3 b0
	す。このアドレッシングモードは、ビット操作命令(BCLR、BM <i>Cnd</i> 、BNOT、BSET、BTST)のビット番号指定で使用されます。	#UIMM:4 b31	ゼロ拡張	b4 b3 b0
	・#IMM:4 #IMMで示した4ビット即値が演算の対象となりま す。このアドレッシングモードは、MVTIPL命令 の割り込み優先レベル指定で使用されます。	#IMM:5		b4 b0
	・#UIMM:4 #UIMMで示した4ビット即値を32 ビットにゼロ拡張した結果が演算の対象となります。このアドレッシングモードは、ADD、AND、CMP、MOV、MUL、OR、SUB命令のソースで使用されます。			
	・#IMM:5 #IMMで示した5ビット即値が演算の対象となります。このアドレッシングモードは、ビット操作命令(BCLR、BM <i>Cnd</i> 、BNOT、BSET、BTST)のビット番号指定、算術/論理演算命令(SHAR、SHLL、SHLR)のシフト幅指定、および算術/論理演算命令(ROTL、ROTR)のローテート幅指定で使用されます。			
#IMM:8 #SIMM:8 #UIMM:8	即値で指定した値が演算の対象となります。ただし、#UIMMで指定した即値は処理サイズにゼロ拡張した結果が、#SIMMで指定した即値は処理サイ	<u>処理サイズが</u> #IMM:8	Bのとき	b7 b0
#IMM:16 #SIMM:16	ズに符号拡張した結果が演算の対象となります。 #IMM:n、#UIMM:n、#SIMM:n は、n ビット長の即	処理サイズが		
#SIMM:24 #IMM:32	値を表します。 IMMの範囲は、「2.2.1 IMMの範囲」を参照してく	#SIMM:8	b15 <u>特号拡</u>	
	ださい。	#UIMM:8	b15 <u>ゼロ拡</u> b15	b8b7 b0 張 b0
		#IMM:16	513	
		<u>処理サイズが</u>	<u> </u>	b8b7 b0
		#UIMM:8	ゼロ拡張	1017
		#SIMM:8	b31 符号拡張	b8b7 b0
		#SIMM:16	b31 b16b15 符号拡張	b0
		#SIMM:24	b31 b24b23 ,符号拡張	b0
		#IMM:32	b31	b0





RXファミリ 2. アドレッシングモード



2.2.1 IMM の範囲

IMM の範囲を表 2.1 に示します。

「3.2 命令詳細説明」の各命令に特に記述がない場合、IMM の範囲は以下となります。

表2.1 IMMの範囲

IMM	10進表記	16進表記
IMM:1	1 ~ 2	1h ~ 2h
IMM:3	0 ~ 7	0h ~ 7h
IMM:4	0 ~ 15	0h ~ 0Fh
UIMM:4	0 ~ 15	0h ~ 0Fh
IMM:5	0 ~ 31	0h ~ 1Fh
IMM:8	-128 ~ 255	-80h ~ 0FFh
UIMM:8	0 ~ 255	0h ~ 0FFh
SIMM:8	-128 ~ 127	-80h ~ 7Fh
IMM:16	-32768 ~ 65535	-8000h ~ 0FFFFh
SIMM:16	-32768 ~ 32767	-8000h ~ 7FFFh
SIMM:24	-8388608 ~ 8388607	-800000h ~ 7FFFFh
IMM:32	-2147483648 ~ 4294967295	-80000000h ~ 0FFFFFFFh


- 注. 1. 弊社の「RXファミリ アセンブラ」では、IMMを最適なビット長の命令コードに変換します。
 - 弊社の「RX ファミリ アセンブラ」では、16 進表記は32 ビット表記も可能です。
 例 . 10 進表記 "-127"、16 進表記 "-7Fh" は、"0FFFFFF81h" と表記できます。
 - 3. INT 命令と RTSD 命令の IMM の範囲は、「3.2 命令詳細説明」の該当命令を参照してください。


3. 命令

3.1 本章の見方

本章では、構文、オペレーション、機能、選択可能なsrc/dest、フラグ変化、記述例について命令ごとに説明しています。

本章の見方を以下に実例をあげて示します。






(6) ——【機能】

- (1) destの絶対値をとり、その結果をdestに格納します。
- (2) srcの絶対値をとり、その結果をdestに格納します。

フラグ	変化	条件
С	_	
Z	0	演算後のdestが0のとき "1"、それ以外のとき "0" になります。
S	0	演算後のdestのMSBが"1"のとき"1"、それ以外のとき"0"になります。
0	0	(1) 演算前のdestが8000000hのとき "1"、それ以外のとき "0" になります。 (2) 演算前のsrcが8000000hのとき "1"、それ以外のとき "0" になります。

(8) (命令フォーマット)

# *	処理	対	象	コードサイズ
構文	サイズ	src	dest	(バイト)
(1) ABS dest	L	_	Rd	2
(2) ABS src, dest	L	Rs	Rd	3



(1) ニーモニック

本ページで説明するニーモニックを示しています。中央には命令の簡単な動作とフルネームを記載しています。

(2) 命令の種類

命令の種類を示します。

(3) 命令コード

命令コードの記載ページを示しています。 命令コードについては、このページを参照してください。

(4) 構文

命令の構文を記号で示しています。

(a) ニーモニック

ニーモニックを記述します。

(b) サイズ指定子 .size

転送命令、ストリング操作命令の一部、およびRMPA命令では、ニーモニックの語尾にサイズ指定子を指定することができます。以下のとおり、サイズ指定子により、取り扱うデータサイズを指定します。

- .B バイト (8 ビット)
- .W ワード (16 ビット)
- .L ロングワード (32 ビット)

(c) オペランド src、dest

オペランドを記述します。

src ソースオペランド

dest デスティネーションオペランド

(5) オペレーション

命令のオペレーションを示します。動作表記はC言語の表記方法に準じています。

(a) データタイプ

signed char 符号付きバイト (8 ビット) 整数

signed short 符号付きワード (16 ビット) 整数

signed long 符号付きロングワード (32 ビット) 整数

signed long long 符号付きロングロングワード (64 ビット) 整数

unsigned char 符号なしバイト (8 ビット) 整数

unsigned short 符号なしワード(16 ビット)整数

unsigned long 符号なしロングワード (32 ビット) 整数

unsigned long long 符号なしロングロングワード (64 ビット) 整数

float 単精度浮動小数点数

(b) 擬似関数

register(n) : n をレジスタ番号に持つレジスタ Rn を返します。 $(n:0\sim15)$

register_num(Rn) : Rn のレジスタ番号 n を返します。

(c) 特殊表記

Rn[i+7:i] : Rn のビット(i+7) からビットiまでの符号なしバイト整数を示します。

 $(n: 0 \sim 15, i: 24, 16, 8, 0)$

Rm:Rn : 2つのレジスタを連結した仮想的な 64 ビットレジスタを示します。

 $(m, n: 0 \sim 15, Rm がビット 63 \sim 32, Rn がビット 31 \sim 0 に割り当$

てられます。)

RI:Rm:Rn : 3 つのレジスタを連結した仮想的な 96 ビットレジスタを示します。

(1、m、n:0~15、Rl がビット95~64、Rm がビット63~32、Rn

がビット $31 \sim 0$ に割り当てられます。)

{byte3, byte2, byte1, byte0} : 4つの符号なしバイト整数が連結した符号なしロングワード整数を示

します。

(6) 機能

命令の機能、注意事項を説明しています。

(7) フラグ変化

PSWのフラグ(O、S、Z、C)の変化を示します。

浮動小数点命令は、FPSWのフラグ(FX、FU、FZ、FO、FV、CE、CX、CU、CZ、CO、CV)の変化も示します。

表中に示す記号の意味は以下のとおりです。

- : 変化しません。

○ : 条件によって変化します。

(8) 命令フォーマット

命令フォーマットを示します。

【命令フォーマット】

	## **	処理	対象			コードサイズ
	構文	サイズ	src	src2	dest	(バイト)
(a)	(1) AND src, dest	_	#UIMM:4	- (Rd)	2
		L	#SIMM:8	_	Rd	3
(d) ——			#SIMM:16	_	Rd	4
` '		/	#SIMM:24	_	Rd	5
		Ļ	#HMM:32	_	Rd	6
(f)		<u> (L) </u>	Rs	_	Rd	2
			[Rs].memex	_	Rd	2 (memex == UB)
						3 (memex != UB)
		L	dsp:8[Rs].memex *	_	Rd	3 (memex == UB)
(e)			 			4 (memex != UB)
		L	dsp:16[Rs memex *	_	Rd	4 (memex == UB)
						5 (memex != UB)
	(2) AND src, src2, dest	L	Rs	Rs2	Rd	3

【命令フォーマット】

	*# ÷	処理 対象			コードサイズ	
	構文	サイズ	src	dest *	コードサイズ (バイト)	
	MVTC src, dest	L	#SIMM:8	Rx	4	
		L	#SIMM:16	Rx	5	
(b) ——		L	#SIMM.24	Rx	6	
		L	#IMM:32	Rx /	7	
		L	Rs	Rx	3	

【命令フォーマット】

	構文	対象 dest	コードサイズ (バイト)
(c) —	SFTPSW dest	_(flag)	2

(a) レジスタ

特に断りがない場合、Rs、Rs2、Rd、Rd2、Ri、Rbは、R0~R15が指定できます。

(b) 制御レジスタ

Rx は、PC、ISP、USP、INTB、PSW、BPC 、BPSW、FINTV、FPSWが指定できます。 PCはMVFC、PUSHC命令のsrcにのみ指定できます。

(c) フラグ、ビット

flagには、PSWのビット(U、I)、フラグ(O、S、Z、C)が指定できます。

(d) 即值

#IMM:n、#UIMM:n、#SIMM:nは、nビット長の即値を示します。拡張が必要な場合、UIMMはゼロ拡張、SIMMは符号拡張が行われます。

(e) メモリオペランドに付加されるサイズ拡張指定子.memex

メモリオペランドのサイズと拡張方法を示します。指定されたサイズ拡張指定子による拡張方法にしたがって、処理サイズに拡張された後、各命令は処理されます。

memex	サイズ	拡張方法
В	バイト	符号拡張
UB	バイト	ゼロ拡張
W	ワード	符号拡張
UW	ワード	ゼロ拡張
L	ロングワード	なし

省略した場合、ビット操作命令ではバイトとして扱い、それ以外の命令ではロングワードとして扱います。


(f) 処理サイズ

処理サイズは、CPU内部での転送サイズ、または演算サイズを示します。

(9) 記述例

命令の記述例を示します。

BCnd、BRA、BSR命令の構文について、以下にBRA命令を例にあげて示します。



• srcで示される分岐先に相対分岐します。

【フラグ変化】

• フラグ変化はありません。

【命令フォーマット】

構文	length		コードサイズ	
伸又	lengui	src	pcdsp / Rsの範囲	(バイト)
BRA(.length) src	S	pcdsp:3	3 ≦ pcdsp ≦ 10	1
	В	pcdsp:8	-128 ≦ pcdsp ≦ 127	2
	W	pcdsp:16	-32768 ≦ pcdsp ≦ 32767	3
	Α	pcdsp:24	-8388608 ≦ pcdsp ≦ 8388607	4
	L	Rs	-2147483648 ≦ Rs ≦ 2147483647	2

【記述例】

BRA label1 BRA.A label2 BRA R1 BRA.L R2

注. 弊社の「RX ファミリ アセンブラ」では、ディスプレースメントの値(pcdsp:3、pcdsp:8、pcdsp:16、pcdsp:24) は、分岐先のラベルまたは実効アドレスを指定してください。命令コード(pcdsp)には、指定されたアドレスから命令の配置アドレスを引いた値が埋め込まれます。

【記述例】

BRA label BRA 1000h

(4) 構文

命令の構文を記号で示しています。

(a) ニーモニック

ニーモニックを記述します。

(b) 分岐距離指定子 .length

分岐・ジャンプ系命令では、ニーモニックの後に分岐距離指定子を指定することができます。以下の とおり、分岐距離指定子により、分岐の相対距離の有効ビット数を指定します。

- .S 3 ビットの PC 前方相対を表します。有効値は、 $3 \sim 10$ です。
- .B 8 ビットの PC 相対を表します。有効値は、-128 ~ 127 です。
- .W 16 ビットの PC 相対を表します。有効値は、-32768 ~ 32767 です。
- .A 24 ビットの PC 相対を表します。有効値は、-8388608 ~ 8388607 です。
- .L 32 ビットの PC 相対を表します。有効値は、-2147483648 ~ 2147483647 です。

BRA

分岐命令

【命令コード】

記載ページ: 178

3.2 命令詳細説明

次ページよりRXファミリの各命令の詳細説明を示します。

ABS

絶対値 ABSolute **ABS**

【構文】

(1) ABS dest

(2) ABS src, dest

算術/論理演算命令 【命令コード】

記載ページ:167

【オペレーション】

(1) if (dest < 0)

dest = -dest;

(2) if (src < 0)

dest = -src;

else

dest = src;

【機能】

- (1) destの絶対値をとり、その結果をdestに格納します。
- (2) srcの絶対値をとり、その結果をdestに格納します。

【フラグ変化】

フラグ	変化	条件
С	-	
Z		演算後のdestが0のとき"1"、それ以外のとき"0"になります。
S		演算後のdestのMSBが"1"のとき"1"、それ以外のとき"0"になります。
0		(1) 演算前のdestが8000000hのとき"1"、それ以外のとき"0"になります。 (2) 演算前のsrcが8000000hのとき"1"、それ以外のとき"0"になります。

【命令フォーマット】

構文	処理	対	·象	コードサイズ
梅又	サイズ	src	dest	(バイト)
(1) ABS dest	L	-	Rd	2
(2) ABS src, dest	L	Rs	Rd	3

【記述例】

ABS R2

ABS R1, R2

ADC

キャリ付き加算 ADd with Carry **ADC**

【構文】

ADC src, dest

算術/論理演算命令 【命令コード】 記載ページ:168

【オペレーション】

dest = dest + src + C;

【機能】

• destとsrcとCフラグを加算し、その結果をdestに格納します。

【フラグ変化】

フラグ	変化	条件
С		符号なし演算のオーバフローが発生したとき"1"、それ以外のとき"0"になります。
Z		演算後のdestが0のとき"1"、それ以外のとき"0"になります。
S		演算後のdestのMSBが"1"のとき"1"、それ以外のとき"0"になります。
0		符号付き演算のオーバフローが発生したとき"1"、それ以外のとき"0"になります。

【命令フォーマット】

構文	処理	対	対象		
悔又	サイズ	src	dest	(バイト)	
ADC src, dest	L	#SIMM:8	Rd	4	
	L	#SIMM:16	Rd	5	
	L	#SIMM:24	Rd	6	
	L	#IMM:32	Rd	7	
	L	Rs	Rd	3	
	L	[Rs].L	Rd	4	
	L	dsp:8[Rs].L (注)	Rd	5	
	L	dsp:16[Rs].L (注)	Rd	6	

注. 弊社の「RX ファミリ アセンブラ」では、ディスプレースメントの値 (dsp:8、dsp:16)は、4 の倍数を指定してください。dsp:8には、0 ~ 1020 (255x4)が指定できます。dsp:16には、0 ~ 262140 (65535x4)が指定できます。命令コードには、1/4 した値が埋め込まれます。

【記述例】

ADC #127, R2 ADC R1, R2 ADC [R1], R2

ADD

キャリなし加算 ADD

ADD

【構文】

(1) ADD src, dest

(2) ADD src, src2, dest

算術/論理演算命令 【命令コード】

記載ページ:169

【オペレーション】

- (1) dest = dest + src;
- (2) dest = src + src2;

【機能】

- (1) destとsrcを加算し、その結果をdestに格納します。
- (2) srcとsrc2を加算し、その結果をdestに格納します。

【フラグ変化】

フラグ	変化	条件
С		符号なし演算のオーバフローが発生したとき"1"、それ以外のとき"0"になります。
Z		演算後のdestが0のとき"1"、それ以外のとき"0"になります。
S		演算後のdestのMSBが"1"のとき"1"、それ以外のとき"0"になります。
0		符号付き演算のオーバフローが発生したとき"1"、それ以外のとき"0"になります。

【命令フォーマット】

+# ->-	処理	対象			コードサイズ
構文	サイズ	src	src2	dest	(バイト)
(1) ADD src, dest	L	#UIMM:4	-	Rd	2
	L	#SIMM:8	-	Rd	3
	L	#SIMM:16	-	Rd	4
	L	#SIMM:24	-	Rd	5
	L	#IMM:32	-	Rd	6
	L	Rs	-	Rd	2
	L	[Rs].memex	-	Rd	2 (memex == UB)
					3 (memex != UB)
	L	dsp:8[Rs].memex (注)	-	Rd	3 (memex == UB)
					4 (memex != UB)
	L	dsp:16[Rs].memex (注)	-	Rd	4 (memex == UB)
					5 (memex != UB)
(2) ADD src, src2, dest	L	#SIMM:8	Rs	Rd	3
	L	#SIMM:16	Rs	Rd	4
	L	#SIMM:24	Rs	Rd	5
	L	#IMM:32	Rs	Rd	6
	L	Rs	Rs2	Rd	3

注. 弊社の「RXファミリアセンブラ」では、ディスプレースメントの値(dsp:8、dsp:16)は、サイズ拡張指定子が".W"または".UW"のときは2の倍数、".L"のときは4の倍数を指定してください。dsp:8には、サイズ拡張指定子が".W"または".UW"のとき0~510(255×2)が、".L"のとき0~1020(255×4)が指定できます。dsp:16には、サイズ拡張指定子が".W"または".UW"のとき0~131070(65535×2)が、".L"のとき0~262140(65535×4)が指定できます。命令コードには、1/2、1/4 した値が埋め込まれます。

【記述例】

ADD #15, R2 ADD R1, R2 ADD [R1], R2 ADD [R1].UB, R2 ADD #127, R1, R2 ADD R1, R2, R3

AND 論理積 AND

AND

【構文】

算術/論理演算命令 【命令コード】

記載ページ:171

(1) AND src, dest

(2) AND src, src2, dest

【オペレーション】

- (1) dest = dest & src;
- (2) dest = src & src2;

【機能】

- (1) destとsrcの論理積をとり、その結果をdestに格納します。
- (2) srcとsrc2の論理積をとり、その結果をdestに格納します。

【フラグ変化】

フラグ	変化	条件
С	-	
Z		演算後のdestが0のとき"1"、それ以外のとき"0"になります。
S		演算後のdestのMSBが"1"のとき"1"、それ以外のとき"0"になります。
0	-	

【命令フォーマット】

構文	処理	対象			コードサイズ
(梅文	サイズ	src	src2	dest	(バイト)
(1) AND src, dest	L	#UIMM:4	-	Rd	2
	L	#SIMM:8	-	Rd	3
	L	#SIMM:16	-	Rd	4
	L	#SIMM:24	-	Rd	5
	L	#IMM:32	-	Rd	6
	L	Rs	-	Rd	2
	L	[Rs].memex	-	Rd	2 (memex == UB)
					3 (memex != UB)
	L	dsp:8[Rs].memex (注)	-	Rd	3 (memex == UB)
					4 (memex != UB)
	L	dsp:16[Rs].memex(注)	-	Rd	4 (memex == UB)
					5 (memex != UB)
(2) AND src, src2, dest	L	Rs	Rs2	Rd	3

注. 弊社の「RXファミリアセンブラ」では、ディスプレースメントの値(dsp:8、dsp:16)は、サイズ拡張指定子が".W"または".UW"のときは2の倍数、".L"のときは4の倍数を指定してください。dsp:8には、サイズ拡張指定子が".W"または".UW"のとき0~510(255×2)が、".L"のとき0~1020(255×4)が指定できます。dsp:16には、サイズ拡張指定子が".W"または".UW"のとき0~131070(65535×2)が、".L"のとき0~262140(65535×4)が指定できます。命令コードには、1/2、1/4した値が埋め込まれます。

【記述例】

AND #15, R2 AND R1, R2 AND [R1], R2 AND [R1].UW, R2 AND R1, R2, R3

BCLR

ビットクリア Bit CLeaR

BCLR

【構文】

BCLR src, dest

ビット操作命令 【命令コード】 記載ページ:173

【オペレーション】

(1) destがメモリの場合 unsigned char dest; dest &= ~(1 << (src & 7));

(2) destがレジスタの場合 register unsigned long dest; dest &= ~(1 << (src & 31));

【機能】

- srcで指定されたdestのビットを"0"にします。
- srcのIMMの値はビット番号です。
 IMM:3の範囲は、0≦IMM:3≦7です。
 IMM:5の範囲は、0≦IMM:5≦31です。

【フラグ変化】

• フラグ変化はありません。

【命令フォーマット】

構文	処理	文	対象	
梅 又	サイズ	src	dest	(バイト)
(1) BCLR src, dest	В	#IMM:3	[Rd].B	2
	В	#IMM:3	dsp:8[Rd].B	3
	В	#IMM:3	dsp:16[Rd].B	4
	В	Rs	[Rd].B	3
	В	Rs	dsp:8[Rd].B	4
	В	Rs	dsp:16[Rd].B	5
(2) BCLR src, dest	L	#IMM:5	Rd	2
	L	Rs	Rd	3

【記述例】

BCLR #7, [R2] BCLR R1, [R2] BCLR #31, R2 BCLR R1, R2

BCnd

相対条件分岐 Branch Conditionally

BCnd

【構文】

BCnd(.length) src

分岐命令 【命令コード】

記載ページ:175

【オペレーション】

if (Cnd)

PC = PC + src;

【機能】

• *Cnd*で示す条件の真偽値を判断し、srcで示される分岐先へ相対分岐します。真の場合は分岐しますが、偽の場合は分岐しません。

• BCndには以下の種類があります。

BCnd		条件	式	BCnd		条件	式
BGEU, BC	C == 1	等しいまたは大きい / Cフラグが"1"		BLTU, BNC	C == 0	小さい / Cフラグが"0"	>
BEQ, BZ	Z == 1	等しい / Zフラグが"1"	=	BNE, BNZ	Z == 0	等しくない / Zフラグが"O"	
BGTU	(C & ~Z) == 1	大きい	<	BLEU	(C & ~Z) == 0	等しいまたは小さい	
BPZ	S == 0	正またゼロ	0	BN	S == 1	負	0 >
BGE	(S ^ O) == 0	等しい、または符号付き で大きい		BLE	((S ^ O) Z) == 1	等しい、または符号付き で小さい	
BGT	((S ^ O) Z) == 0	符号付きで大きい	<	BLT	(S ^ O) == 1	符号付きで小さい	>
ВО	O == 1	Oフラグが"1"		BNO	O == 0	Oフラグが"O"	

【フラグ変化】

• フラグ変化はありません。

【命令フォーマット】

構文	length		コードサイズ	
(相义	lengin	src	pcdspの範囲	(バイト)
(1) BEQ.S src	S	pcdsp:3	3 pcdsp 10	1
(2) BNE.S src	S	pcdsp:3	3 pcdsp 10	1
(3) BCnd.B src	В	pcdsp:8	-128 pcdsp 127	2
(4) BEQ.W src	W	pcdsp:16	-32768 pcdsp 32767	3
(5) BNE.W src	W	pcdsp:16	-32768 pcdsp 32767	3

【記述例】

BC label1

BC.B label2

注. 弊社の「RX ファミリ アセンブラ」では、ディスプレースメントの値(pcdsp:3、pcdsp:8、pcdsp:16)は、分岐先のラベルまたは実効アドレスを指定してください。命令コード(pcdsp)には、指定されたアドレスから命令の配置アドレスを引いた値が埋め込まれます。

【記述例】

BC label

BC 1000h

BMCnd

条件ビット転送 Bit Move Conditional

BMCnd

【構文】

BMCnd src, dest

ビット操作命令 【命令コード】 記載ページ:176

【オペレーション】

```
    (1) destがメモリの場合
        unsigned char dest;
        if ( Cnd )
            dest |= (1 << ( src & 7 ));
        else
            dest &= ~(1 << ( src & 7 ));</li>
```

(2) destがレジスタの場合
register unsigned long dest;
if (Cnd)
dest |= (1 << (src & 31));
else
dest &= ~(1 << (src & 31));

【機能】

- *Cnd*で示す条件の真偽値をsrcで指定されたdestのビットに転送します。真の場合は"1"、偽の場合は "0"が転送されます。
- BMCndには以下の種類があります。

BMCnd		条件	式	BMCnd		条件	式
BMGEU, BMC	C == 1	等しいまたは大きい / Cフラグが"1"		BMLTU, BMNC	C == 0	小さい / Cフラグが"0"	^
BMEQ, BMZ	Z == 1	等しい / Zフラグが"1"	=	BMNE, BMNZ	Z == 0	等しくない / Zフラグが"0"	
BMGTU	(C & ~Z) == 1	大きい	<	BMLEU	(C & ~Z) == 0	等しいまたは小さい	
BMPZ	S == 0	正またゼロ	0	BMN	S == 1	負	0 >
BMGE	(S ^ O) == 0	等しい、または符号付き で大きい		BMLE	((S ^ O) Z) == 1	等しい、または符号付き で小さい	
BMGT	((S ^ O) Z) == 0	符号付きで大きい	<	BMLT	(S ^ O) == 1	符号付きで小さい	^
вмо	O == 1	Οフラグが"1"		BMNO	O == 0	Οフラグが"0"	

srcのIMMの値はビット番号です。
 IMM:3の範囲は、0≦IMM:3≦7です。
 IMM:5の範囲は、0≦IMM:5≦31です。

【フラグ変化】

• フラグ変化はありません。

【命令フォーマット】

構文		処理	対	コードサイズ	
		サイズ	src	dest	(バイト)
(1) BMCnd	src, dest	В	#IMM:3	[Rd].B	3
		В	#IMM:3	dsp:8[Rd].B	4
		В	#IMM:3	dsp:16[Rd].B	5
(2) BMCnd	src, dest	L	#IMM:5	Rd	3

【記述例】

BMC #7, [R2] BMZ #31, R2

BNOT

ビット反転 Bit NOT

BNOT

【構文】

BNOT src, dest

ビット操作命令 【命令コード】 記載ページ:177

【オペレーション】

(1) destがメモリの場合 unsigned char dest; dest ^= (1 << (src & 7));

(2) destがレジスタの場合 register unsigned long dest; dest ^= (1 << (src & 31));

【機能】

- srcで指定されたdestのビットの値を反転し、その結果を元のビットに格納します。
- srcのIMMの値はビット番号です。
 IMM:3の範囲は、0≦IMM:3≦7です。
 IMM:5の範囲は、0≦IMM:5≦31です。

【フラグ変化】

• フラグ変化はありません。

【命令フォーマット】

構文	処理	対	象 コードサイズ	
梅又	サイズ	src	dest	(バイト)
(1) BNOT src, dest	В	#IMM:3	[Rd].B	3
	В	#IMM:3	dsp:8[Rd].B	4
	В	#IMM:3	dsp:16[Rd].B	5
	В	Rs	[Rd].B	3
	В	Rs	dsp:8[Rd].B	4
	В	Rs	dsp:16[Rd].B	5
(2) BNOT src, dest	L	#IMM:5	Rd	3
	L	Rs	Rd	3

【記述例】

BNOT #7, [R2] BNOT R1, [R2] BNOT #31, R2 BNOT R1, R2

BRA

相対無条件分岐 BRanch Always

BRA

【構文】

BRA(.length) src

分岐命令 【命令コード】 記載ページ:178

【オペレーション】

PC = PC + src;

【機能】

• srcで示される分岐先に相対分岐します。

【フラグ変化】

• フラグ変化はありません。

【命令フォーマット】

構文	length		コードサイズ	
(相义	lengui	src	pcdsp / Rsの範囲	(バイト)
BRA(.length) src	S	pcdsp:3	3 pcdsp 10	1
	В	pcdsp:8	-128 pcdsp 127	2
	W	pcdsp:16	-32768 pcdsp 32767	3
	Α	pcdsp:24	-8388608 pcdsp 8388607	4
	L	Rs	-2147483648 Rs 2147483647	2

【記述例】

BRA label1 BRA.A label2 BRA R1 BRA.L R2

注. 弊社の「RX ファミリ アセンブラ」では、ディスプレースメントの値(pcdsp:3、pcdsp:8、pcdsp:16、pcdsp:24) は、分岐先のラベルまたは実効アドレスを指定してください。命令コード(pcdsp)には、指定されたアドレスから命令の配置アドレスを引いた値が埋め込まれます。

【記述例】

BRA label BRA 1000h

BRK

無条件トラップ BReaK

BRK

【構文】

BRK

<u>システム操作命令</u> 【命令コード】 記載ページ:179

【オペレーション】

tmp0 = PSW; U = 0; I = 0; PM = 0; tmp1 = PC + 1; PC = *IntBase; SP = SP - 4; *SP = tmp0; SP = SP - 4; *SP = tmp1;

【機能】

- 番号0の無条件トラップが発生します。
- スーパバイザモードに移行し、PSWのPMビットが"0"になります。
- PSWのU、Iビットが"0"になります。
- 実行したBRK命令の次の命令のアドレスがスタックに退避されます。

【フラグ変化】

- フラグ変化はありません。
- 命令実行前のPSWは、スタックに退避されます。

【命令フォーマット】

構文	コードサイズ (バイト)	
BRK	1	

【記述例】

BRK

BSET

ビットセット Bit SET

BSET

【構文】

BSET src, dest

ビット操作命令 【命令コード】 記載ページ:179

【オペレーション】

(1) destがメモリの場合 unsigned char dest; dest |= (1 << (src & 7));

(2) destがレジスタの場合 register unsigned long dest; dest |= (1 << (src & 31));

【機能】

- srcで指定されたdestのビットを"1"にします。
- srcのIMMの値はビット番号です。
 IMM:3の範囲は、0≦IMM:3≦7です。
 IMM:5の範囲は、0≦IMM:5≦31です。

【フラグ変化】

• フラグ変化はありません。

【命令フォーマット】

構文	処理	対	象	コードサイズ
梅又	サイズ	src	dest	(バイト)
(1) BSET src, dest	В	#IMM:3	[Rd].B	2
	В	#IMM:3	dsp:8[Rd].B	3
	В	#IMM:3	dsp:16[Rd].B	4
	В	Rs	[Rd].B	3
	В	Rs	dsp:8[Rd].B	4
	В	Rs	dsp:16[Rd].B	5
(2) BSET src, dest	L	#IMM:5	Rd	2
	L	Rs	Rd	3

【記述例】

BSET #7, [R2] BSET R1, [R2] BSET #31, R2 BSET R1, R2

BSR

相対サブルーチン分岐 Branch to SubRoutine

BSR

【構文】

分岐命令 【命令コード】

BSR(.length) src

記載ページ:181

【オペレーション】

SP = SP - 4;

*SP = (PC + n); (注)

PC = PC + src;

注. 1. (PC+n)は、BSR 命令の次の命令の番地です。

2. n は、コードサイズです。コードサイズについては、【命令フォーマット】を参照してください。

【機能】

• srcで示される分岐先に相対分岐します。

【フラグ変化】

フラグ変化はありません。

【命令フォーマット】

構文	length		対象	コードサイズ
備 又	lengui	src	pcdsp / Rsの範囲	(バイト)
BSR(.length) src	W	pcdsp:16	-32768 pcdsp 32767	3
	Α	pcdsp:24	-8388608 pcdsp 8388607	4
	L	Rs	-2147483648 Rs 2147483647	2

【記述例】

BSR label1 BSR.A label2 BSR R1 BSR.L R2

注. 弊社の「RX ファミリ アセンブラ」では、ディスプレースメントの値(pcdsp:16、pcdsp:24)は、分岐先のラベルまたは実効アドレスを指定してください。命令コード(pcdsp)には、指定されたアドレスから命令の配置アドレスを引いた値が埋め込まれます。

【記述例】

BSR label BSR 1000h

BTST

ビットテスト Bit TeST

BTST

【構文】

BTST src, src2

ビット操作命令 【命令コード】 記載ページ: 182

【オペレーション】

(1) src2がメモリの場合 unsigned char src2;Z = ~((src2 >> (src & 7)) & 1);C = ((src2 >> (src & 7)) & 1);

(2) src2がレジスタの場合 register unsigned long src2; Z = ~((src2 >> (src & 31)) & 1); C = ((src2 >> (src & 31)) & 1);

【機能】

- srcで指定したsrc2のビットの値を反転した結果をZフラグに、srcで指定したsrc2のビットの値をCフラグに転送します。
- srcのIMMの値はビット番号です。
 IMM:3の範囲は、0≦IMM:3≦7です。
 IMM:5の範囲は、0≦IMM:5≦31です。

【フラグ変化】

フラグ	変化	条件
С		指定ビットが"1"のとき"1"、それ以外のとき"0"になります。
Z		指定ビットが"0"のとき"1"、それ以外のとき"0"になります。
S	-	
0	1	

【命令フォーマット】

構文	処理	対	象	コードサイズ
梅又	サイズ	src	src2	(バイト)
(1) BTST src, src2	В	#IMM:3	[Rs].B	2
	В	#IMM:3	dsp:8[Rs].B	3
	В	#IMM:3	dsp:16[Rs].B	4
	В	Rs	[Rs2].B	3
	В	Rs	dsp:8[Rs2].B	4
	В	Rs	dsp:16[Rs2].B	5
(2) BTST src, src2	L	#IMM:5	Rs	2
	L	Rs	Rs2	3

【記述例】

BTST #7, [R2] BTST R1, [R2] BTST #31, R2 BTST R1, R2

CLRPSW

PSWのフラグ、ビットのクリア CLeaR flag in PSW

CLRPSW

【構文】

CLRPSW dest

システム操作命令【命令コード】記載ページ:183

【オペレーション】

dest = 0;

【機能】

- destで指定されたO、S、Z、Cフラグ、もしくはU、Iビットを"0"にします。
- ユーザモードでは、U、Iビットへの書き込みは無視されます。スーパバイザモードでは、すべてのフラグとビットへの書き込みが行えます。

【フラグ変化】

フラグ	変化	条件
С	(注)	
Z	(注)	
S	(注)	
0	(注)	

注. 指定されたフラグが"0"になります。

【命令フォーマット】

構文	対象	コードサイズ
伸又	dest	(バイト)
CLRPSW dest	flag	2

【記述例】

CLRPSW C

CMP

比較 CoMPare

CMP

【構文】

CMP src, src2

算術/論理演算命令 【命令コード】

記載ページ:184

【オペレーション】

src2 - src;

【機能】

• src2からsrcを減算した結果にしたがって、PSWの各フラグが変化します。

【フラグ変化】

フラグ	変化	条件
С		符号なし演算のオーバフローが発生しなかったとき"1"、それ以外のとき"0"になります。
Z		演算結果が0のとき"1"、それ以外のとき"0"になります。
S		演算結果のMSBが"1"のとき"1"、それ以外のとき"0"になります。
0		符号付き演算のオーバフローが発生したとき"1"、それ以外のとき"0"になります。

【命令フォーマット】

# *	処理	対象		コードサイズ
構文	サイズ	src	src2	(バイト)
CMP src, src2	L	#UIMM:4	Rs	2
	L	#UIMM:8 ^(注1)	Rs	3
	L	#SIMM:8 (注1)	Rs	3
	L	#SIMM:16	Rs	4
	L	#SIMM:24	Rs	5
	L	#IMM:32	Rs	6
	L	Rs	Rs2	2
	L	[Rs].memex	Rs2	2 (memex == UB)
				3 (memex != UB)
	L	dsp:8[Rs].memex (注2)	Rs2	3 (memex == UB)
				4 (memex != UB)
	L	dsp:16[Rs].memex (注2)	Rs2	4 (memex == UB)
				5 (memex != UB)

- 注1. 0~127の範囲は、常にゼロ拡張命令コードになります。
- 注2. 弊社の「RXファミリ アセンブラ」では、ディスプレースメントの値(dsp:8、dsp:16)は、サイズ拡張指定子が ".W"または".UW"のときは2の倍数、".L"のときは4の倍数を指定してください。dsp:8には、サイズ拡張指定子が".W" または".UW"のとき0~510(255x2)が、".L"のとき0~1020(255x4)が指定できます。dsp:16には、サイズ拡張指定子が".W"または".UW"のとき0~131070(65535x2)が、".L"のとき0~262140(65535x4)が指定できます。命令コードには、1/2、1/4した値が埋め込まれます。

【記述例】

CMP #7, R2 CMP R1, R2

CMP [R1], R2

DIV

符号付き除算 DIVide

DIV

【構文】

DIV src, dest

算術/論理演算命令 【命令コード】

記載ページ:185

【オペレーション】

dest = dest / src;

【機能】

- destをsrcで符号付き除算し、その商をdestに格納します。商は0方向に丸められます。
- 演算は32ビットで行い、結果は32ビットで格納します。
- 除数 (src) が0のとき、または演算の結果、オーバフローが発生したときのdestの値は不定です。

【フラグ変化】

フラグ	変化	条件
С	-	
Z	-	
S	-	
0		除数(src)が0のとき、または演算が-2147483648÷(-1)のとき"1"、それ以外のとき"0"になります。

【命令フォーマット】

構文	処理	対象		コードサイズ
悔又	サイズ	src	dest	(バイト)
DIV src, dest	L	#SIMM:8	Rd	4
	L	#SIMM:16	Rd	5
	L	#SIMM:24	Rd	6
	L	#IMM:32	Rd	7
	L	Rs	Rd	3
	L	[Rs].memex	Rd	3 (memex == UB) 4 (memex != UB)
	L	dsp:8[Rs].memex (注)	Rd	4 (memex == UB) 5 (memex != UB)
	L	dsp:16[Rs].memex (注)	Rd	5 (memex == UB) 6 (memex != UB)

注. 弊社の「RXファミリアセンブラ」では、ディスプレースメントの値(dsp:8、dsp:16)は、サイズ拡張指定子が".W"または".UW"のときは2の倍数、".L"のときは4の倍数を指定してください。dsp:8には、サイズ拡張指定子が".W"または".UW"のとき0~510(255×2)が、".L"のとき0~1020(255×4)が指定できます。dsp:16には、サイズ拡張指定子が".W"または".UW"のとき0~131070(65535×2)が、".L"のとき0~262140(65535×4)が指定できます。命令コードには、1/2、1/4 した値が埋め込まれます。

【記述例】

DIV #10, R2

DIV R1, R2

DIV [R1], R2

DIV 3[R1].B, R2

DIVU

符号なし除算 DIVide Unsigned

DIVU

【構文】

DIVU src, dest

算術/論理演算命令 【命令コード】 記載ページ:187

【オペレーション】

dest = dest / src;

【機能】

- destをsrcで符号なし除算し、その商をdestに格納します。商は0方向に丸められます。
- 演算は32ビットで行い、結果は32ビットで格納します。
- 除数 (src) が0のときのdestの値は不定です。

【フラグ変化】

フラグ	変化	条件
С	-	
Z	-	
S	-	
0		除数(src)が0のとき"1"、それ以外のとき"0"になります。

【命令フォーマット】

構文	処理	対象		コードサイズ
	サイズ	src	dest	(バイト)
DIVU src, dest	L	#SIMM:8	Rd	4
	L	#SIMM:16	Rd	5
	L	#SIMM:24	Rd	6
	L	#IMM:32	Rd	7
	L	Rs	Rd	3
	L	[Rs].memex	Rd	3 (memex == UB) 4 (memex != UB)
	L	dsp:8[Rs].memex (注)	Rd	4 (memex == UB) 5 (memex != UB)
	L	dsp:16[Rs].memex (注)	Rd	5 (memex == UB) 6 (memex != UB)

注. 弊社の「RXファミリアセンブラ」では、ディスプレースメントの値(dsp:8、dsp:16)は、サイズ拡張指定子が".W"または".UW"のときは2の倍数、".L"のときは4の倍数を指定してください。dsp:8には、サイズ拡張指定子が".W"または".UW"のとき0~510(255×2)が、".L"のとき0~1020(255×4)が指定できます。dsp:16には、サイズ拡張指定子が".W"または".UW"のとき0~131070(65535×2)が、".L"のとき0~262140(65535×4)が指定できます。命令コードには、1/2、1/4 した値が埋め込まれます。

【記述例】

DIVU #10, R2 DIVU R1, R2 DIVU [R1], R2 DIVU 3[R1].UB, R2

EMUL

符号付き乗算 Extended MULtiply, signed

EMUL

【構文】

EMUL src, dest

算術/論理演算命令 【命令コード】 記載ページ:188

【オペレーション】

dest2:dest = dest * src;

【機能】

- dest を src で符号付き乗算します。
- src、destとも32ビットで演算し、結果を64ビットでレジスタペアdest2:dest (R(n+1):Rn) に格納します。
- destにはRn (n:0~14) の15種類が指定できます。

注. アキュムレータ (ACC) を使用します。命令実行後の ACC の値は不定です。

dest で指定するレジスタ	64ビット拡張で使用されるレジスタ
R0	R1:R0
R1	R2:R1
R2	R3:R2
R3	R4:R3
R4	R5:R4
R5	R6:R5
R6	R7:R6
R7	R8:R7
R8	R9:R8
R9	R10:R9
R10	R11:R10
R11	R12:R11
R12	R13:R12
R13	R14:R13
R14	R15:R14

【フラグ変化】

フラグ変化はありません。

【命令フォーマット】

構文	処理	対象		コードサイズ
	サイズ	src	dest	(バイト)
EMUL src, dest	L	#SIMM:8	Rd (Rd=R0~R14)	4
	L	#SIMM:16	Rd (Rd=R0~R14)	5
	L	#SIMM:24	Rd (Rd=R0~R14)	6
	L	#IMM:32	Rd (Rd=R0~R14)	7
	L	Rs	Rd (Rd=R0~R14)	3
	L	[Rs].memex	Rd (Rd=R0~R14)	3 (memex == UB) 4 (memex != UB)
	L	dsp:8[Rs].memex (注)	Rd (Rd=R0~R14)	4 (memex == UB) 5 (memex != UB)
	L	dsp:16[Rs].memex (注)	Rd (Rd=R0~R14)	5 (memex == UB) 6 (memex != UB)

注. 弊社の「RXファミリ アセンブラ」では、ディスプレースメントの値(dsp:8、dsp:16)は、サイズ拡張指定子が".W"または".UW"のときは2の倍数、".L"のときは4の倍数を指定してください。dsp:8には、サイズ拡張指定子が".W"または".UW"のとき0~510(255×2)が、".L"のとき0~1020(255×4)が指定できます。dsp:16には、サイズ拡張指定子が".W"または".UW"のとき0~131070(65535×2)が、".L"のとき0~262140(65535×4)が指定できます。命令コードには、1/2、1/4した値が埋め込まれます。

【記述例】

EMUL #10, R2 EMUL R1, R2 EMUL [R1], R2 EMUL 8[R1].W, R2

EMULU

符号なし乗算 Extended MULtiply, Unsigned

EMULU

【構文】

EMULU src, dest

算術/論理演算命令 【命令コード】 記載ページ:189

【オペレーション】

dest2:dest = dest * src;

【機能】

- destをsrcで符号なし乗算します。
- src、destとも32ビットで演算し、結果を64ビットでレジスタペアdest2:dest (R(n+1):Rn) に格納します。
- destにはRn (n:0~14) の15種類が指定できます。

注. アキュムレータ(ACC)を使用します。命令実行後のACCの値は不定です。

dest で指定するレジスタ	64ビット拡張で使用されるレジスタ
R0	R1:R0
R1	R2:R1
R2	R3:R2
R3	R4:R3
R4	R5:R4
R5	R6:R5
R6	R7:R6
R7	R8:R7
R8	R9:R8
R9	R10:R9
R10	R11:R10
R11	R12:R11
R12	R13:R12
R13	R14:R13
R14	R15:R14

【フラグ変化】

• フラグ変化はありません。

【命令フォーマット】

構文	処理	対象		コードサイズ
	サイズ	src	dest	(バイト)
EMULU src, dest	L	#SIMM:8	Rd (Rd=R0~R14)	4
	L	#SIMM:16	Rd (Rd=R0~R14)	5
	L	#SIMM:24	Rd (Rd=R0~R14)	6
	L	#IMM:32	Rd (Rd=R0~R14)	7
	L	Rs	Rd (Rd=R0~R14)	3
	L	[Rs].memex	Rd (Rd=R0~R14)	3 (memex == UB)
				4 (memex != UB)
	L	dsp:8[Rs].memex (注)	Rd (Rd=R0~R14)	4 (memex == UB)
				5 (memex != UB)
	L	dsp:16[Rs].memex (注)	Rd (Rd=R0~R14)	5 (memex == UB)
				6 (memex != UB)

注. 弊社の「RXファミリ アセンブラ」では、ディスプレースメントの値(dsp:8、dsp:16)は、サイズ拡張指定子が".W"または".UW"のときは2の倍数、".L"のときは4の倍数を指定してください。dsp:8には、サイズ拡張指定子が".W"または".UW"のとき0~510(255×2)が、".L"のとき0~1020(255×4)が指定できます。dsp:16には、サイズ拡張指定子が".W"または".UW"のとき0~131070(65535×2)が、".L"のとき0~262140(65535×4)が指定できます。命令コードには、1/2、1/4した値が埋め込まれます。

【記述例】

EMULU #10, R2 EMULU R1, R2 EMULU [R1], R2 EMULU 8[R1].UW, R2

(RX100シリーズ、RX200シリーズは、FADD命令に対応していません)

FADD

浮動小数点加算 Floating-point ADD

FADD

【構文】

FADD src, dest

浮動小数点演算命令 【命令コード】 記載ページ:190

【オペレーション】

dest = dest + src;

【機能】

- destに格納された単精度浮動小数点数と、srcに格納された単精度浮動小数点数を加算し、その結果を destに格納します。結果はFPSWのRM[1:0]ビットにしたがって丸められます。
- 非正規化数の扱いは、FPSWのDNビットによって変化します。
- 反対の符号を持つsrc、destの和が正確に0であるときは、 $-\infty$ 方向への丸めモードの場合を除いて、結果は+0になります。 $-\infty$ 方向への丸めモードの場合は、結果は-0になります。

【フラグ変化】

フラグ	変化	条件
С	-	
Z		演算の結果が"+0"または "-0"のとき "1"、それ以外のとき "0"になります。
S		演算の結果、符号部(ビット31)が"1"のとき"1"、"0"のとき"0"になります。
0	-	
CV		無効演算が発生したとき"1"、それ以外のとき"0"になります。
CO		オーバフローが発生したとき"1"、それ以外のとき"0"になります。
CZ		常に"0"になります。
CU		アンダフローが発生したとき"1"、それ以外のとき"0"になります。
CX		精度異常が発生したとき"1"、それ以外のとき"0"になります。
CE		非実装処理が発生したとき"1"、それ以外のとき"0"になります。
FV		無効演算が発生したとき"1"、それ以外のときは変化しません。
FO		オーバフローが発生したとき"1"、それ以外のときは変化しません。
FZ		
FU		アンダフローが発生したとき"1"、それ以外のときは変化しません。
FX		精度異常が発生したとき"1"、それ以外のときは変化しません。

注. FX、FU、FO、FVフラグは、例外処理許可ビットEX、EU、EO、EVが"1"の場合は変化しません。S、Zフラグは、例外処理が発生した場合は変化しません。

【命令フォーマット】

構文	処理	対象	コードサイズ	
伸又	サイズ	src	dest	(バイト)
FADD src, dest	L	#IMM:32	Rd	7
	L	Rs	Rd	3
	L	[Rs].L	Rd	3
	L	dsp:8[Rs].L (注)	Rd	4
	L	dsp:16[Rs].L ^(注)	Rd	5

注. 弊社の「RX ファミリ アセンブラ」では、ディスプレースメントの値(dsp:8、dsp:16)は、4 の倍数を指定してください。dsp:8 には、0 ~ 1020(255x4)が指定できます。dsp:16 には、0 ~ 262140(65535x4)が指定できます。命令コードには、1/4 した値が埋め込まれます。

【発生例外】

非実装処理 無効演算 オーバフロー アンダフロー 精度異常

【記述例】

FADD R1, R2 FADD [R1], R2

【動作補足説明】

• DN=0とDN=1のときについて、src、destの値と演算結果の対応を以下に示します。

DN=0のとき

					S	rc			
		正規化数	+0	-0	+	-	非正規化数	QNaN	SNaN
dest	正規化数	加算							
	+0		+0	(注)		-			
	-0		(注)	-0					
	+				+	無効演算			
	-		-		無効演算	-	1		
	非正規化数						非実装処理		
	QNaN							QNaN	
	SNaN								無効演算

DN=1のとき

		src							
		正規化数	+0、 + 非正規化数	-0、 - 非正規化数	+	-	QNaN	SNaN	
dest	正規化数	加算	正規	化数					
	+0、+ 非正規化数	エ 担 / 火 米カ	+0	(注)		-			
	-0、- 非正規化数	正規化数	(注)	-0					
	+				+	無効演算			
	=		-		無効演算	=			
	QNaN						QNaN		
	SNaN							無効演算	

注. 丸めモードが - 方向への丸めのときは -0、それ以外の丸めモードのときは+0

(RX100シリーズ、RX200シリーズは、FCMP命令に対応していません)

FCMP

浮動小数点比較 Floating-point CoMPare

FCMP

【構文】

FCMP src, src2

浮動小数点演算命令 【命令コード】 記載ページ:191

【オペレーション】

src2 - src;

【機能】

• src2に格納された単精度浮動小数点数と、srcに格納された単精度浮動小数点数を比較し、その結果に したがってフラグが変化します。

• 非正規化数の扱いは、FPSWのDNビットによって変化します。

【フラグ変化】

フラグ	変化	条件
С	-	
Z		src2 == srcのとき"1"、それ以外のとき"0"になります。
S		src2 < srcのとき"1"、それ以外のとき"0"になります。
0		比較結果が順序化不能のとき"1"、それ以外のとき"0"になります。
CV		無効演算が発生したとき"1"、それ以外のとき"0"になります。
CO		常に"0"になります。
CZ		常に"0"になります。
CU		常に"0"になります。
CX		常に"0"になります。
CE		非実装処理が発生したとき"1"、それ以外のとき"0"になります。
FV		無効演算が発生したとき"1"、それ以外のときは変化しません。
FO	-	
FZ	-	
FU	-	
FX	-	

注. FVフラグは、例外処理許可ビットEVが"1"の場合は変化しません。O、S、Zフラグは、例外処理が発生した場合は変化しません。

条件フラグ	0	S	Z
src2 > src	"0"	"0"	"0"
src2 < src	"0"	"1"	"0"
src2 == src	"0"	"0"	"1"
順序化不能	"1"	"0"	"0"

【命令フォーマット】

構文	処理	対象		コードサイズ
梅又	サイズ	src	src2	(バイト)
FCMP src, src2	L	#IMM:32	Rs	7
	L	Rs	Rs2	3
	L	[Rs].L	Rs2	3
	L	dsp:8[Rs].L ^(注)	Rs2	4
	L	dsp:16[Rs].L (注)	Rs2	5

注. 弊社の「RXファミリ アセンブラ」では、ディスプレースメントの値(dsp:8、dsp:16)は、4 の倍数を指定してください。dsp:8には、0 ~ 1020(255×4)が指定できます。dsp:16には、0 ~ 262140(65535×4)が指定できます。命令コードには、1/4した値が埋め込まれます。

【発生例外】

非実装処理 無効演算

【記述例】

FCMP R1, R2 FCMP [R1], R2

【動作補足説明】

• DN=0とDN=1のときについて、src、src2の値と演算結果の対応を以下に示します。 (>: src2 > src、<: src2 < src、=: src2 == src)

DN=0のとき

			STC							
		正規化数	+0	-0	+	-	非正規化数	QNaN	SNaN	
src2	正規化数	比較								
	+0		_		<					
	-0		=	=		>				
	+	·	>		=					
	-		•	<		=				
	非正規化数						非実装処理			
	QNaN							順序化不能		
	SNaN							無効演算(順序化不能)	

DN=1のとき

					src			
		正規化数	+0、 + 非正規化数	-0、 - 非正規化数	+	-	QNaN	SNaN
src2	正規化数	比較						
	+0、+ 非正規化数			=	<	>		
	-0、- 非正規化数		-	-		>		
	+		>		=			
	-			<		=		
	QNaN						順序化不能	
	SNaN						無効演算()	順序化不能)

(RX100シリーズ、RX200シリーズは、FDIV命令に対応していません)

FDIV

浮動小数点除算 Floating-point DIVide

FDIV

【構文】

FDIV src, dest

浮動小数点演算命令 【命令コード】 記載ページ:192

【オペレーション】

dest = dest / src;

【機能】

• destに格納された単精度浮動小数点数を、srcに格納された単精度浮動小数点数で除算し、その結果を destに格納します。結果はFPSWのRM[1:0] ビットにしたがって丸められます。

• 非正規化数の扱いは、FPSWのDNビットによって変化します。

【フラグ変化】

フラグ	変化	条件
С	-	
Z		演算の結果が"+0"または"-0"のとき"1"、それ以外のとき"0"になります。
S		演算の結果、符号部(ビット31)が"1"のとき"1"、"0"のとき"0"になります。
0	-	
CV		無効演算が発生したとき"1"、それ以外のとき"0"になります。
CO		オーバフローが発生したとき"1"、それ以外のとき"0"になります。
CZ		ゼロ除算が発生したとき"1"、それ以外のとき"0"になります。
CU		アンダフローが発生したとき"1"、それ以外のとき"0"になります。
CX		精度異常が発生したとき"1"、それ以外のとき"0"になります。
CE		非実装処理が発生したとき"1"、それ以外のとき"0"になります。
FV		無効演算が発生したとき"1"、それ以外のときは変化しません。
FO		オーバフローが発生したとき"1"、それ以外のときは変化しません。
FZ		ゼロ除算が発生したとき"1"、それ以外のときは変化しません。
FU		アンダフローが発生したとき"1"、それ以外のときは変化しません。
FX		精度異常が発生したとき"1"、それ以外のときは変化しません。

注. FX、FU、FZ、FO、FVフラグは、例外処理許可ビットEX、EU、EZ、EO、EVが"1"の場合は変化しません。S、Zフラグは、例外処理が発生した場合は変化しません。

【命令フォーマット】

構文	処理	対象	コードサイズ	
() () () () () () () () () ()	サイズ	src	dest	(バイト)
FDIV src, dest	L	#IMM:32	Rd	7
	L	Rs	Rd	3
	L	[Rs].L	Rd	3
	L	dsp:8[Rs].L (注)	Rd	4
	L	dsp:16[Rs].L (注)	Rd	5

注. 弊社の「RXファミリ アセンブラ」では、ディスプレースメントの値(dsp:8、dsp:16)は、4の倍数を指定してください。dsp:8には、0~1020(255x4)が指定できます。dsp:16には、0~262140(65535x4)が指定できます。命令コードには、1/4した値が埋め込まれます。

【発生例外】

非実装処理 無効演算 オーバフロー アンダフロー 精度異常 ゼロ除算

【記述例】

FDIV R1, R2 FDIV [R1], R2

【動作補足説明】

• DN=0とDN=1のときについて、src、destの値と演算結果の対応を以下に示します。

DN=0のとき

					S	rc			
		正規化数	+0	-0	+	-	非正規化数	QNaN	SNaN
dest	正規化数	除算	ゼロ	除算		0			
	+0	0	Arres de la Victor Arrivo		+0	-0			
	-0	U	無効演算		-0	+0			
	+		+	-	tπ ≿t	· · · · · · · · · · · · · · · · · · ·			
	-		-	+	無处	演算			
	非正規化数						非実装処理		
	QNaN							QNaN	
	SNaN								無効演算

DN=1のとき

					src			
		正規化数	+0、 -0、 + 非正規化数 - 非正規化数		+	-	QNaN	SNaN
dest	正規化数	除算 ゼロ除算		0				
	+0、+ 非正規化数	0	4π.⊹h	無効演算		-0		
	-0、- 非正規化数	O	無知	供昇	-0	+0		
	+		+	-	æ ∧ l	演算		
	-		=	- + *		川 供昇		
	QNaN						QNaN	
	SNaN							無効演算

(RX100シリーズ、RX200シリーズは、FMUL命令に対応していません)

FMUL

浮動小数点乗算 Floating-point MULtiply **FMUL**

【構文】

FMUL src, dest

浮動小数点演算命令 【命令コード】 記載ページ:192

【オペレーション】

dest = dest * src;

【機能】

- dest に格納された単精度浮動小数点数と、src に格納された単精度浮動小数点数を乗算し、その結果を dest に格納します。結果はFPSWのRM[1:0] ビットにしたがって丸められます。
- 非正規化数の扱いは、FPSWのDNビットによって変化します。
- 注. アキュムレータ (ACC) を使用します。命令実行後の ACC の値は不定です。

【フラグ変化】

フラグ	変化	条件
С	-	
Z		演算の結果が"+0"または"-0"のとき"1"、それ以外のとき"0"になります。
S		演算の結果、符号部(ビット31)が"1"のとき"1"、"0"のとき"0"になります。
0	-	
CV		無効演算が発生したとき"1"、それ以外のとき"0"になります。
CO		オーバフローが発生したとき"1"、それ以外のとき"0"になります。
CZ		常に"0"になります。
CU		アンダフローが発生したとき"1"、それ以外のとき"0"になります。
CX		精度異常が発生したとき"1"、それ以外のとき"0"になります。
CE		非実装処理が発生したとき"1"、それ以外のとき"0"になります。
FV		無効演算が発生したとき"1"、それ以外のときは変化しません。
FO		オーバフローが発生したとき"1"、それ以外のときは変化しません。
FZ	-	
FU		アンダフローが発生したとき"1"、それ以外のときは変化しません。
FX		精度異常が発生したとき"1"、それ以外のときは変化しません。

注. FX、FU、FO、FVフラグは、例外処理許可ビットEX、EU、EO、EVが"1"の場合は変化しません。S、Zフラグは、例外処理が発生した場合は変化しません。

【命令フォーマット】

構文	処理	対象	コードサイズ	
梅 又	サイズ	src	dest	(バイト)
FMUL src, dest	L	#IMM:32	Rd	7
	L	Rs	Rd	3
	L	[Rs].L	Rd	3
	L	dsp:8[Rs].L (注)	Rd	4
	L	dsp:16[Rs].L (注)	Rd	5

注. 弊社の「RXファミリ アセンブラ」では、ディスプレースメントの値(dsp:8、dsp:16)は、4 の倍数を指定してください。dsp:8には、0 ~ 1020(255x4)が指定できます。dsp:16には、0 ~ 262140(65535x4)が指定できます。命令コードには、1/4した値が埋め込まれます。

【発生例外】

非実装処理 無効演算 オーバフロー アンダフロー 精度異常

【記述例】

FMUL R1, R2 FMUL [R1], R2

【動作補足説明】

• DN=0とDN=1のときについて、src、destの値と演算結果の対応を以下に示します。

DN=0のとき

			STC						
		正規化数	+0	-0	+	-	非正規化数	QNaN	SNaN
dest	正規化数	乗算							
	+0		+0	-0	细力]演算			
	-0		-0	+0		川供昇			
	+		细补	演算	+	-			
	-		無知	供昇	-	+			
	非正規化数						非実装処理		
	QNaN							QNaN	
	SNaN								無効演算

DN=1のとき

					src			
		正規化数	+0、 + 非正規化数	-0、 - 非正規化数	+	-	QNaN	SNaN
dest	正規化数	乗算						
	+0、+ 非正規化数		+0	-0	無効演算			
	-0、- 非正規化数		-0	+0	X. 	供异		
	+		無効	定質	+	-		
	-		//// ////	供异	=	+		
	QNaN		•			•	QNaN	
	SNaN							無効演算

(RX100シリーズ、RX200シリーズは、FSUB命令に対応していません)

FSUB

浮動小数点減算 Floating-point SUBtract

FSUB

【構文】

FSUB src, dest

浮動小数点演算命令 【命令コード】 記載ページ:193

【オペレーション】

dest = dest - src;

【機能】

- destに格納された単精度浮動小数点数から、srcに格納された単精度浮動小数点数を減算し、その結果をdestに格納します。結果はFPSWのRM[1:0]ビットにしたがって丸められます。
- 非正規化数の扱いは、FPSWのDNビットによって変化します。
- 同一の符号を持つsrc、destの差が正確に0であるときは、 $-\infty$ 方向への丸めモードの場合を除いて、結果は+0になります。 $-\infty$ 方向への丸めモードの場合は、結果は-0になります。

【フラグ変化】

フラグ	変化	条件
С	-	
Z		演算の結果が"+0"または"-0"のとき"1"、それ以外のとき"0"になります。
S		演算の結果、符号部(ビット31)が"1"のとき"1"、"0"のとき"0"になります。
0	-	
CV		無効演算が発生したとき"1"、それ以外のとき"0"になります。
CO		オーバフローが発生したとき"1"、それ以外のとき"0"になります。
CZ		常に"0"になります。
CU		アンダフローが発生したとき"1"、それ以外のとき"0"になります。
CX		精度異常が発生したとき"1"、それ以外のとき"0"になります。
CE		非実装処理が発生したとき"1"、それ以外のとき"0"になります。
FV		無効演算が発生したとき"1"、それ以外のときは変化しません。
FO		オーバフローが発生したとき"1"、それ以外のときは変化しません。
FZ		
FU		アンダフローが発生したとき"1"、それ以外のときは変化しません。
FX		精度異常が発生したとき"1"、それ以外のときは変化しません。

注. FX、FU、FO、FVフラグは、例外処理許可ビットEX、EU、EO、EVが"1"の場合は変化しません。S、Zフラグは、例外処理が発生した場合は変化しません。

【命令フォーマット】

構文	処理	対象	コードサイズ	
備 又	サイズ	src	dest	(バイト)
FSUB src, dest	L	#IMM:32	Rd	7
	L	Rs	Rd	3
	L	[Rs].L	Rd	3
	L	dsp:8[Rs].L (注)	Rd	4
	L	dsp:16[Rs].L ^(注)	Rd	5

注. 弊社の「RXファミリ アセンブラ」では、ディスプレースメントの値(dsp:8、dsp:16)は、4の倍数を指定してください。dsp:8には、0~1020(255x4)が指定できます。dsp:16には、0~262140(65535x4)が指定できます。命令コードには、1/4した値が埋め込まれます。

【発生例外】

非実装処理 無効演算 オーバフロー アンダフロー 精度異常

【記述例】

FSUB R1, R2 FSUB [R1], R2

【動作補足説明】

• DN=0とDN=1のときについて、src、destの値と演算結果の対応を以下に示します。

DN=0のとき

			src						
		正規化数	+0	-0	+	=	非正規化数	QNaN	SNaN
dest	正規化数	減算							
	+0		(注)	+0	-				
	-0		-0	(注)		+			
	+		+		無効演算				
	-		-			無効演算			
	非正規化数						非実装処理		
	QNaN							QNaN	
	SNaN								無効演算

DN=1のとき

					src			
		正規化数	+0、 + 非正規化数	-0、 - 非正規化数	+	-	QNaN	SNaN
dest	正規化数	減算						
	+0、+ 非正規化数		(注)	+0	-			
	-0、- 非正規化数		-0	(注)		+		
	+		+		無効演算			
	-		-			無効演算		
	QNaN						QNaN	
	SNaN							無効演算

注. 丸めモードが - 方向への丸めのときは -0、それ以外の丸めモードのときは+0

(RX100シリーズ、RX200シリーズは、FTOI命令に対応していません)

FTOI

浮動小数点数 整数变换 Float TO Integer

FTO

【構文】

FTOI src, dest

浮動小数点演算命令 【命令コード】 記載ページ:194

【オペレーション】

dest = (signed long) src;

【機能】

- src に格納された単精度浮動小数点数を符号付きロングワード (32 ビット) 整数に変換し、その結果 をdest に格納します。
- 結果はFPSWのRM[1:0]ビットに関係なく、常に0方向に丸められます。

【フラグ変化】

フラグ	変化	条件
С	-	
Z		演算の結果が"0"のとき"1"、それ以外のとき"0"になります。
S		演算の結果、符号部(ビット31)が"1"のとき"1"、"0"のとき"0"になります。
0	-	
CV		無効演算が発生したとき"1"、それ以外のとき"0"になります。
CO		常に"0"になります。
CZ		常に"0"になります。
CU		常に"0"になります。
CX		精度異常が発生したとき"1"、それ以外のとき"0"になります。
CE		非実装処理が発生したとき"1"、それ以外のとき"0"になります。
FV		無効演算が発生したとき"1"、それ以外のときは変化しません。
FO	-	
FZ	-	
FU	-	
FX		精度異常が発生したとき"1"、それ以外のときは変化しません。

注. FX、FVフラグは、例外処理許可ビットEX、EVが"1"の場合は変化しません。S、Zフラグは、例外処理が発生した場合は変化しません。

【命令フォーマット】

構文	処理	対象	コードサイズ	
[[[] [] [] [] [] [] [] [] []	サイズ	src	dest	(バイト)
FTOI src, dest	L	Rs	Rd	3
	L	[Rs].L	Rd	3
	L	dsp:8[Rs].L (注)	Rd	4
	L	dsp:16[Rs].L (注)	Rd	5

注. 弊社の「RX ファミリ アセンブラ」では、ディスプレースメントの値(dsp:8、dsp:16)は、4 の倍数を指定してください。dsp:8には、0 ~ 1020(255×4)が指定できます。dsp:16には、0 ~ 262140(65535×4)が指定できます。命令コードには、1/4 した値が埋め込まれます。

【発生例外】

非実装処理 無効演算 精度異常

【記述例】

FTOI R1, R2 FTOI [R1], R2

【動作補足説明】

• DN=0とDN=1のときについて、src、destの値と演算結果の対応を以下に示します。

DN=0のとき

src Ø⁴	値(指数部はゲタなしの値)	dest	例外
src 0	+ 127 指数部 31	EVビット = 1で無効演算発生時:変化なし 上記以外:7FFFFFFFh	無効演算
	30 指数部 -126	00000000h ~ 7FFFF80h	なし ^(注1)
	+非正規化数	変化なし	非実装
	+0	0000000h	なし
src < 0	-0		
	- 非正規化数	変化なし	非実装
	30 指数部 -126	00000000h ~ 80000080h	なし ^(注1)
	127 指数部 31	EVビット = 1で無効演算発生時:変化なし 上記以外:80000000h	無効演算(注2)
NaN	QNaN SNaN	EV ビット = 1で無効演算発生時:変化なし 上記以外: 符号ビット = 0:7FFFFFFh 符号ビット = 1:8000000h	無効演算

- 注1. 丸め発生時は、精度異常が発生します。
- 注2. src = CF000000hのとき、無効演算は発生しません。

DN=1のとき

srcの値	i(指数部はゲタなしの値)	dest	例外
src 0	+ 127 指数部 31	EV ビット = 1で無効演算発生時:変化なし 上記以外:7FFFFFFh	無効演算
	30 指数部 -126	00000000h ~ 7FFFF80h	なし ^(注1)
	+0、+非正規化数	0000000h	なし
src < 0	-0、-非正規化数		
	30 指数部 -126	00000000h ~ 80000080h	なし(注1)
	127 指数部 31	EV ビット = 1で無効演算発生時:変化なし 上記以外:80000000h	無効演算(注2)
NaN	QNaN	EV ピット = 1で無効演算発生時:変化なし 上記以外:	無効演算
	SNaN	────────────────────────────────────	

- 注1. 丸め発生時は、精度異常が発生します。
- 注2. src = CF000000hのとき、無効演算は発生しません。

INT

ソフトウェア割り込み INTerrupt

INT

【構文】

INT src

システム操作命令 【命令コード】 記載ページ:195

【オペレーション】

```
tmp0 = PSW;

U = 0;

I = 0;

PM = 0;

tmp1 = PC + 3;

PC = *(IntBase + src * 4);

SP = SP - 4;

*SP = tmp0;

SP = SP - 4;

*SP = tmp1;
```

【機能】

- srcで指定した番号の無条件トラップが発生します。
- srcの範囲は、0≤src≤255です。
- スーパバイザモードに移行し、PSWのPMビットが"0"になります。
- PSWのU、Iビットが"0"になります。

【フラグ変化】

- フラグ変化はありません。
- 命令実行前のPSWは、スタックに退避されます。

【命令フォーマット】

構文	対象	コードサイズ	
伸又	src	(バイト)	
INT src	#IMM:8	3	

【記述例】

INT #0

(RX100シリーズ、RX200シリーズは、ITOF命令に対応していません)

ITOF

整数 浮動小数点数变换 Integer TO Floating-point

ITOF

【構文】

ITOF src, dest

浮動小数点演算命令 【命令コード】 記載ページ:195

【オペレーション】

dest = (float) src;

【機能】

• src に格納された符号付きロングワード (32ビット) 整数を単精度浮動小数点数に変換し、その結果 を dest に格納します。結果はFPSWのRM[1:0]ビットにしたがって丸められます。00000000h は丸め モードに関係なく、"+0"として扱われます。

【フラグ変化】

フラグ	変化	条件
С	-	
Z		演算の結果が"+0"のとき"1"、それ以外のとき"0"になります。
S		演算の結果、符号部(ビット31)が"1"のとき"1"、"0"のとき"0"になります。
0	-	
CV		常に"0"になります。
CO		常に"0"になります。
CZ		常に"0"になります。
CU		常に"0"になります。
CX		精度異常が発生したとき"1"、それ以外のとき"0"になります。
CE		常に"0"になります。
FV	-	
FO	-	
FZ	-	
FU	-	
FX		精度異常が発生したとき"1"、それ以外のときは変化しません。

注. FXフラグは、例外処理許可ビットEXが"1"の場合は変化しません。S、Zフラグは、例外処理が発生した場合は変化しません。

【命令フォーマット】

構文	処理	対象		コードサイズ
(サイズ	src	dest	(バイト)
ITOF src, dest	L	Rs	Rd	3
	L	[Rs].memex	Rd	3 (memex == UB)
				4 (memex != UB)
	L	dsp:8[Rs].memex (注)	Rd	4 (memex == UB)
				5 (memex != UB)
	L	dsp:16[Rs].memex(注)	Rd	5 (memex == UB)
				6 (memex != UB)

注. 弊社の「RXファミリ アセンブラ」では、ディスプレースメントの値(dsp:8、dsp:16)は、サイズ拡張指定子が".W"または".UW"のときは2の倍数、".L"のときは4の倍数を指定してください。dsp:8には、サイズ拡張指定子が".W"または".UW"のとき0~510(255×2)が、".L"のとき0~1020(255×4)が指定できます。dsp:16には、サイズ拡張指定子が".W"または".UW"のとき0~131070(65535×2)が、".L"のとき0~262140(65535×4)が指定できます。命令コードには、1/2、1/4した値が埋め込まれます。

【発生例外】

精度異常

【記述例】

ITOF R1, R2 ITOF [R1], R2 ITOF 16[R1].L, R2

JMP

無条件分岐 JuMP

JMP

【構文】

JMP src

分岐命令 【命令コード】 記載ページ:196

【オペレーション】

PC = src;

【機能】

• srcへ分岐します。

【フラグ変化】

• フラグ変化はありません。

【命令フォーマット】

構文		対象	コードサイズ	
		src	(バイト)	
JMP	src	Rs	2	

【記述例】

JMP R1

JSR

サブルーチン分岐 Jump SubRoutine **JSR**

【構文】

JSR src

分岐命令 【命令コード】 記載ページ:196

【オペレーション】

SP = SP - 4; *SP = (PC + 2); ^(注) PC = src;

注. (PC + 2) は JSR 命令の次の命令の番地です。

【機能】

• src が示すサブルーチンへ分岐します。

【フラグ変化】

フラグ変化はありません。

【命令フォーマット】

構文		対象	コードサイズ	
		src	(バイト)	
JSR	src	Rs	2	

【記述例】

JSR R1

MACHI

上位16ビット積和演算 Multiply-ACcumulate HIgh-order word

MACHI

【構文】

MACHI src, src2

DSP機能命令 【命令コード】 記載ページ:196

【オペレーション】

signed short tmp1, tmp2;

signed long long tmp3;

tmp1 = (signed short) (src >> 16);


tmp2 = (signed short) (src2 >> 16);

tmp3 = (signed long) tmp1 * (signed long) tmp2;

ACC = ACC + (tmp3 << 16);

【機能】

• srcの上位16ビットとsrc2の上位16ビットの乗算を行い、乗算結果とアキュムレータの加算を行います。ただし、乗算結果の最下位ビットはアキュムレータのb16にあわせて加算します。加算結果はアキュムレータに格納されます。srcの上位16ビットとsrc2の上位16ビットは符号付き整数として扱われます。



【フラグ変化】

• フラグ変化はありません。

【命令フォーマット】

構文	対	象	コードサイズ	
(相文	src	src2	(バイト)	
MACHI src, src2	Rs	Rs2	3	

【記述例】

MACHI R1, R2

MACLO

下位16ビット積和演算 Multiply-ACcumulate LOw-order word

MACLO

【構文】

MACLO src, src2

DSP機能命令 【命令コード】 記載ページ:197

【オペレーション】

signed short tmp1, tmp2;

signed long long tmp3;

tmp1 = (signed short) src;


tmp2 = (signed short) src2;

tmp3 = (signed long) tmp1 * (signed long) tmp2;

ACC = ACC + (tmp3 << 16);

【機能】

• srcの下位16ビットとsrc2の下位16ビットの乗算を行い、乗算結果とアキュムレータの加算を行います。ただし、乗算結果の最下位ビットはアキュムレータのb16にあわせて加算します。加算結果はアキュムレータに格納されます。srcの下位16ビットとsrc2の下位16ビットは符号付き整数として扱われます。



【フラグ変化】

• フラグ変化はありません。

【命令フォーマット】

構文	対	象	コードサイズ	
(src	src2	(バイト)	
MACLO src, src2	Rs	Rs2	3	

【記述例】

MACLO R1, R2

MAX

最大值選択 MAXimum value select

MAX

【構文】

MAX src, dest

算術/論理演算命令 【命令コード】

記載ページ:198

【オペレーション】

if (src > dest)
 dest = src;

【機能】

• srcとdestを符号付きで比較し、大きい方の値をdestに格納します。

【フラグ変化】

• フラグ変化はありません。

【命令フォーマット】

## *	処理	対象		コードサイズ
構文	サイズ	src	dest	(バイト)
MAX src, dest	L	#SIMM:8	Rd	4
	L	#SIMM:16	Rd	5
	L	#SIMM:24	Rd	6
	L	#IMM:32	Rd	7
	L	Rs	Rd	3
	L	[Rs].memex	Rd	3 (memex == UB) 4 (memex != UB)
	L	dsp:8[Rs].memex (注)	Rd	4 (memex == UB) 5 (memex != UB)
	L	dsp:16[Rs].memex (注)	Rd	5 (memex == UB) 6 (memex != UB)

注. 弊社の「RX ファミリ アセンブラ」では、ディスプレースメントの値(dsp:8、dsp:16)は、サイズ拡張指定子が ".W" または ".UW" のときは 2 の倍数、".L" のときは 4 の倍数を指定してください。dsp:8 には、サイズ拡張指定子が ".W" または ".UW" のとき 0 ~ 510(255×2)が、".L" のとき 0 ~ 1020(255×4)が指定できます。dsp:16 には、サイズ拡張指定子が ".W" または ".UW" のとき 0 ~ 131070(65535×2)が、".L" のとき 0 ~ 262140(65535×4)が指定できます。命令コードには、1/2、1/4 した値が埋め込まれます。

【記述例】

MAX #10, R2 MAX R1, R2 MAX [R1], R2 MAX 3[R1].B, R2

MIN

最小值選択 MINimum value select

MIN

【構文】

MIN src, dest

算術/論理演算命令 【命令コード】 記載ページ:199

【オペレーション】

if (src < dest)
 dest = src;</pre>

【機能】

• srcとdestを符号付きで比較し、小さい方の値をdestに格納します。

【フラグ変化】

• フラグ変化はありません。

【命令フォーマット】

†# *` *	処理	対象		コードサイズ
構文	サイズ	src	dest	(バイト)
MIN src, dest	L	#SIMM:8	Rd	4
	L	#SIMM:16	Rd	5
	L	#SIMM:24	Rd	6
	L	#IMM:32	Rd	7
	L	Rs	Rd	3
	L	[Rs].memex	Rd	3 (memex == UB) 4 (memex != UB)
	L	dsp:8[Rs].memex (注)	Rd	4 (memex == UB) 5 (memex != UB)
	L	dsp:16[Rs].memex (注)	Rd	5 (memex == UB) 6 (memex != UB)

注. 弊社の「RX ファミリ アセンブラ」では、ディスプレースメントの値(dsp:8、dsp:16)は、サイズ拡張指定子が ".W" または ".UW" のときは 2 の倍数、".L" のときは 4 の倍数を指定してください。dsp:8 には、サイズ拡張指定子が ".W" または ".UW" のとき 0 ~ 510(255×2)が、".L" のとき 0 ~ 1020(255×4)が指定できます。dsp:16 には、サイズ拡張指定子が ".W" または ".UW" のとき 0 ~ 131070(65535×2)が、".L" のとき 0 ~ 262140(65535×4)が指定できます。命令コードには、1/2、1/4 した値が埋め込まれます。

【記述例】

MIN #10, R2

MIN R1, R2

MIN [R1], R2

MIN 3[R1].B, R2

MOV

<u>転送</u>

MOVe

【構文】

MOV.size src, dest

転送命令 【命令コード】

記載ページ:200

【オペレーション】

dest = src;

【機能】

• 以下のとおり、srcをdestに転送します。

src	dest	機能
即値	レジスタ	即値をレジスタに転送します。32ビット未満の即値が指定された場合、#UIMMはゼロ拡張を、
		#SIMMは符号拡張を行いレジスタに転送します。
即値	メモリ	即値を指定したサイズでメモリに転送します。指定したサイズよりもビット幅の小さい即値が指
		定された場合、#UIMMはゼロ拡張を、#SIMMは符号拡張を行いメモリに転送します。
レジスタ	レジスタ	レジスタ (src) のデータをレジスタ (dest) に転送します。サイズ指定子が.Bのときは、レジス
		タ(src)のLSB側のバイトデータをロングワードデータに符号拡張し、レジスタ(dest)に転送
		します。サイズ指定子が.Wのときは、レジスタ(src)のLSB側のワードデータをロングワード
		データに符号拡張し、レジスタ (dest) に転送します。
レジスタ	メモリ	レジスタのデータをメモリに転送します。サイズ指定子が.Bのときは、レジスタのLSB側のバイ
		トデータを転送します。サイズ指定子が.Wのときは、レジスタのLSB側のワードデータを転送し
		ます。
メモリ	レジスタ	メモリのデータをレジスタに転送します。サイズ指定子が.Bまたは.Wのときは、メモリのデータ
		をロングワードデータに符号拡張し、レジスタに転送します。
メモリ	メモリ	指定したサイズでメモリ(src)のデータをメモリ(dest)に転送します。

【フラグ変化】

• フラグ変化はありません。

【命令フォーマット】

構文	size	処理	5	付象	コードサイズ
		サイズ	src	dest	(バイト)
MOV.size src, dest	ストア (タ	短縮命令)			
	B/W/L	size	Rs	dsp:5[Rd] ^(注1)	2
			(Rs=R0 ~ R7)	(Rd=R0 ~ R7)	
	ロード (タ	短縮命令)			
	B/W/L	L	dsp:5[Rs] ^(注1)	Rd	2
			(Rs=R0 ~ R7)	(Rd=R0 ~ R7)	
	レジスタ	への即値設定	定(短縮命令)		
	L	L	#UIMM:4	Rd	2
	メモリへの	の即値設定	(短縮命令)		
	В	В	#IMM:8	dsp:5[Rd] (注1)	3
				(Rd=R0 ~ R7)	
	W/L	size	#UIMM:8	dsp:5[Rd] (注1)	3
				(Rd=R0 ~ R7)	
	レジスタ	への即値設定	Ē		
	L	L	#UIMM:8 (注2)	Rd	3
	L	L	#SIMM:8 (注2)	Rd	3
	L	L	#SIMM:16	Rd	4
	L	L	#SIMM:24	Rd	5
	1	1	#IMM:32	Rd	6
			号拡張あり)	11.0	
	B/W	L	Rs	Rd	2
			<u> 153</u> 号拡張なし)	INU	
			_	TD4	2
			Rs	Rd	2
		の即値設定	T	T	_
	В	В	#IMM:8	[Rd]	3
	В	В	#IMM:8	dsp:8[Rd] ^(注1)	4
	В	В	#IMM:8	dsp:16[Rd] (注1)	5
	W	W	#SIMM:8	[Rd]	3
	W	W	#SIMM:8	dsp:8[Rd] (注1)	4
	W	W	#SIMM:8	dsp:16[Rd] (注1)	5
	W	W	#IMM:16	[Rd]	4
	W	W	#IMM:16	dsp:8[Rd] (注1)	5
	W	W	#IMM:16	dsp:16[Rd] ^(注1)	6
	L	L	#SIMM:8	[Rd]	3
		L	#SIMM:8	dsp:8[Rd] (注1)	4
	L	L	#SIMM:8	dsp:16[Rd] (注1)	5
	L	L	#SIMM:16	[Rd]	4
			#SIMM:16		5
	L	L		dsp:8[Rd] (注1)	
	L	L	#SIMM:16	dsp:16[Rd] ^(注1)	6
	L	L .	#SIMM:24	[Rd]	5
	L	L	#SIMM:24	dsp:8[Rd] (注1)	6
	L	L	#SIMM:24	dsp:16[Rd] ^(注1)	7
	L	L	#IMM:32	[Rd]	6
	L	L	#IMM:32	dsp:8[Rd] ^(注1)	7
	L	L	#IMM:32	dsp:16[Rd] ^(注1)	8

構文	size	処理	対	象	コードサイズ
悔义		サイズ	src	dest	(バイト)
MOV.size src, dest	ロード				
	B/W/L	L	[Rs]	Rd	2
	B/W/L	L	dsp:8[Rs] (注1)	Rd	3
	B/W/L	L	dsp:16[Rs] ^(注1)	Rd	4
	B/W/L	L	[Ri, Rb]	Rd	3
	ストア				
	B/W/L	size	Rs	[Rd]	2
	B/W/L	size	Rs	dsp:8[Rd] (注1)	3
	B/W/L	size	Rs	dsp:16[Rd] ^(注1)	4
	B/W/L	size	Rs	[Ri, Rb]	3
	メモリ間転	送			
	B/W/L	size	[Rs]	[Rd]	2
	B/W/L	size	[Rs]	dsp:8[Rd] ^(注1)	3
	B/W/L	size	[Rs]	dsp:16[Rd] ^(注1)	4
	B/W/L	size	dsp:8[Rs] ^(注1)	[Rd]	3
	B/W/L	size	dsp:8[Rs] ^(注1)	dsp:8[Rd] ^(注1)	4
	B/W/L	size	dsp:8[Rs] (注1)	dsp:16[Rd] (注1)	5
	B/W/L	size	dsp:16[Rs] ^(注1)	[Rd]	4
	B/W/L	size	dsp:16[Rs] ^(注1)	dsp:8[Rd] ^(注1)	5
	B/W/L	size	dsp:16[Rs] ^(注1)	dsp:16[Rd] ^(注1)	6
	ポストイン	クリメント	〜付きストア ^(注3)		
	B/W/L	size	Rs	[Rd+]	3
	プリデクリ	ノメント付き	きストア ^(注3)		
	B/W/L	size	Rs	[-Rd]	3
		/クリメント	∼付きロード ^(注4)		
	B/W/L	L	[Rs+]	Rd	3
			ロード (注4)		
	B/W/L	L	[-Rs]	Rd	3

- 注1. 弊社の「RXファミリアセンブラ」では、ディスプレースメントの値(dsp:5、dsp:8、dsp:16)は、サイズ指定子が ".W"のときは2の倍数、".L"のときは4の倍数を指定してください。dsp:5 には、サイズ指定子が".W"のとき0~62 (31x2)が、".L"のとき0~124 (31x4)が指定できます。dsp:8には、サイズ指定子が".W"のとき0~510 (255x2)が、".L"のとき0~1020 (255x4)が指定できます。dsp:16には、サイズ指定子が".W"のとき0~131070 (65535x2)が、".L"のとき0~262140 (65535x4)が指定できます。命令コードには、1/2、1/4 した値が埋め込まれます。
- 注2. $0 \sim 127$ の範囲は、常にゼロ拡張命令コードになります。
- 注3. ポストインクリメント付きストア、プリデクリメント付きストアで、RsとRdに同じレジスタを指定した場合、アドレス更新前の値がソースとして転送されます。
- 注4. ポストインクリメント付きロード、プリデクリメント付きロードで、RsとRdに同じレジスタを指定した場合、メモリから転送されてきたデータがRdに格納されます。

【記述例】

MOV.L #0, R2
MOV.L #128:8, R2
MOV.L #-128:8, R2
MOV.L R1, R2
MOV.L #0, [R2]
MOV.W [R1], R2
MOV.W [R1, R2], R3
MOV.W [R1, R2], R3
MOV.W [R1], [R2, R3]
MOV.W [R1], [R2]
MOV.B R1, [R2+]
MOV.B R1, [-R2]
MOV.B R1, [-R2]
MOV.B [-R1], R2

MOVU

符号なしデータ転送 MOVe Unsigned data

MOVU

【構文】

MOVU.size src, dest

転送命令 【命令コード】 記載ページ: 205

【オペレーション】

dest = src;

【機能】

• 以下のとおり、srcをdestに転送します。

src	dest	機能
レジスタ	レジスタ	レジスタ (src) のLSB側のバイトデータまたはワードデータをロングワードデータにゼロ拡張し、レジスタ (dest) に転送します。
メモリ	レジスタ	メモリのバイトデータまたはワードデータをロングワードデータにゼロ拡張し、レジスタに転送 します。

【フラグ変化】

• フラグ変化はありません。

【命令フォーマット】

推文	size	処理	対	l象	コードサイズ	
構文	3126	サイズ	src	dest	(バイト)	
MOVU.size src, dest	ロード (短縮命令)					
	B/W	L	dsp:5[Rs] ^(注1)	Rd	2	
			(Rs=R0 ~ R7)	(Rd=R0 ~ R7)		
	レジスタ間	闘転送 (ゼロ	拡張あり)			
	B/W	L	Rs	Rd	2	
	ロード					
	B/W	L	[Rs]	Rd	2	
	B/W	L	dsp:8[Rs] (注1)	Rd	3	
	B/W	L	dsp:16[Rs] ^(注1)	Rd	4	
	B/W	L	[Ri, Rb]	Rd	3	
	ポストイン	クリメント	∼付きロード ^(注2)			
	B/W	L	[Rs+]	Rd	3	
	プリデクリ	ノメント付き	5ロード(注2)			
	B/W	L	[-Rs]	Rd	3	

- 注1. 弊社の「RXファミリアセンブラ」では、ディスプレースメントの値(dsp:5、dsp:8、dsp:16)は、サイズ指定子が ".W"のときは2の倍数を指定してください。dsp:5には、サイズ指定子が".W"のとき0~62(31x2)が指定できます。dsp:8には、サイズ指定子が".W"のとき0~510(255x2)が指定できます。dsp:16には、サイズ指定子が".W"のとき0~131070(65535x2)が指定できます。命令コードには、1/2した値が埋め込まれます。
- 注2. ポストインクリメント付きロード、プリデクリメント付きロードで、RsとRdに同じレジスタを指定した場合、メモリから転送されてきたデータがRdに格納されます。

【記述例】

MOVU.W 2[R1], R2 MOVU.W R1, R2 MOVU.B [R1+], R2 MOVU.B [-R1], R2

MUL 乗算 MULtiply

MUL

【構文】

(1) MUL src, dest

(2) MUL src, src2, dest

算術/論理演算命令 【命令コード】 記載ページ:206

【オペレーション】

- (1) dest = src * dest;
- (2) dest = src * src2;

【機能】

- (1) srcとdestを乗算し、その結果をdestに格納します。
 - 演算は32ビットで行い、結果の下位32ビットを格納します。
 - 演算結果は、符号付き乗算、符号なし乗算に関係なく同じになります。
- (2) srcとsrc2を乗算し、その結果をdestに格納します。
 - 演算は32ビットで行い、結果の下位32ビットを格納します。
 - 演算結果は、符号付き乗算、符号なし乗算に関係なく同じになります。
- 注. アキュムレータ (ACC) を使用します。命令実行後の ACC の値は不定です。

【フラグ変化】

• フラグ変化はありません。

【命令フォーマット】

推交	処理	対象			コードサイズ
構文	サイズ	src	src2	dest	(バイト)
(1) MUL src, dest	L	#UIMM:4	-	Rd	2
	L	#SIMM:8	-	Rd	3
	L	#SIMM:16	-	Rd	4
	L	#SIMM:24	-	Rd	5
	L	#IMM:32	-	Rd	6
	L	Rs	-	Rd	2
	L	[Rs].memex	-	Rd	2 (memex == UB) 3 (memex != UB)
	L	dsp:8[Rs].memex (注)	-	Rd	3 (memex == UB) 4 (memex != UB)
	L	dsp:16[Rs].memex (注)	-	Rd	4 (memex == UB) 5 (memex != UB)
(2) MUL src, src2, dest	L	Rs	Rs2	Rd	3

注. 弊社の「RXファミリ アセンブラ」では、ディスプレースメントの値(dsp:8、dsp:16)は、サイズ拡張指定子が".W"または".UW"のときは2の倍数、".L"のときは4の倍数を指定してください。dsp:8には、サイズ拡張指定子が".W"または".UW"のとき0~510(255×2)が、".L"のとき0~1020(255×4)が指定できます。dsp:16には、サイズ拡張指定子が".W"または".UW"のとき0~131070(65535×2)が、".L"のとき0~262140(65535×4)が指定できます。命令コードには、1/2、1/4 した値が埋め込まれます。

【記述例】

MUL #10, R2 MUL R1, R2 MUL [R1], R2 MUL 4[R1].W, R2

MUL R1, R2, R3

MULHI

上位16ビット乗算 MULtiply HIgh-order word

MULHI

【構文】

MULHI src, src2

DSP機能命令 【命令コード】 記載ページ: 207

【オペレーション】

signed short tmp1, tmp2;

signed long long tmp3;

tmp1 = (signed short) (src >> 16);


tmp2 = (signed short) (src2 >> 16);

tmp3 = (signed long) tmp1 * (signed long) tmp2;

ACC = (tmp3 << 16);

【機能】

• srcの上位16ビットとsrc2の上位16ビットの乗算を行い、その結果をアキュムレータに格納します。 ただし、乗算結果の最下位ビットはアキュムレータのb16にあわせ、アキュムレータのb63~b48に 対応する部分は、符号拡張されます。また、アキュムレータのb15~b0は、"0"になります。srcの上位16ビットとsrc2の上位16ビットは符号付き整数として扱われます。



【フラグ変化】

フラグ変化はありません。

【命令フォーマット】

## +>	対	象	コードサイズ
構文	src	src2	(バイト)
MULHI src, src2	Rs	Rs2	3

【記述例】

MULHI R1, R2

MULLO

下位16ビット乗算 MULtiply LOw-order word

MULLO

【構文】

MULLO src, src2

DSP機能命令 【命令コード】 記載ページ: 208

【オペレーション】

signed short tmp1, tmp2;

signed long long tmp3;

tmp1 = (signed short) src;


tmp2 = (signed short) src2;

tmp3 = (signed long) tmp1 * (signed long) tmp2;

ACC = (tmp3 << 16);

【機能】

• srcの下位16ビットとsrc2の下位16ビットの乗算を行い、その結果をアキュムレータに格納します。 ただし、乗算結果の最下位ビットはアキュムレータのb16にあわせ、アキュムレータのb63~b48に 対応する部分は、符号拡張されます。また、アキュムレータのb15~b0は、"0"になります。srcの下位16ビットとsrc2の下位16ビットは符号付き整数として扱われます。



【フラグ変化】

• フラグ変化はありません。

【命令フォーマット】

## +>	対	象	コードサイズ	
構文	src	src2	(バイト)	
MULLO src, src2	Rs	Rs2	3	

【記述例】

MULLO R1, R2

MVFACHI

アキュムレータ上位32 ビットからの転送 MoVe From ACcumulator High-order longword **MVFACHI**

DSP機能命令 【命令コード】

記載ページ:208

【構文】


MVFACHI dest

【オペレーション】

dest = (signed long) (ACC >> 32);

【機能】

• アキュムレータの上位32ビットの内容をdestに転送します。



【フラグ変化】

• フラグ変化はありません。

【命令フォーマット】

構文	対象	コードサイズ
伸又	dest	(バイト)
MVFACHI dest	Rd	3

【記述例】

MVFACHI R1

MVFACMI

アキュムレータ中央32 ビットからの転送 MoVe From ACcumulator MIddle-order longword

MVFACMI

DSP機能命令 【命令コード】 記載ページ: 208

【構文】


MVFACMI dest

【オペレーション】

dest = (signed long) (ACC >> 16);

【機能】

• アキュムレータのb47~b16の内容をdestに転送します。



【フラグ変化】

• フラグ変化はありません。

【命令フォーマット】

構文	対象	コードサイズ
165	dest	(バイト)
MVFACMI dest	Rd	3

【記述例】

MVFACMI R1

MVFC

制御レジスタからの転送 MoVe From Control register

MVFC

【構文】

MVFC src, dest

<u>システム操作命令</u> 【命令コード】

記載ページ:209

【オペレーション】

dest = src;

【機能】

- srcをdestに転送します。
- srcにPCを指定した場合、本命令の番地をdestに転送します。

【フラグ変化】

• フラグ変化はありません。

【命令フォーマット】

排立	処理	対	対象	
構文	サイズ	src (注)	dest	(バイト)
MVFC src, dest	L	Rx	Rd	3

注. 選択可能な src: PC、ISP、USP、INTB、PSW、BPC、BPSW、FINTV、FPSW RX100シリーズ、RX200シリーズは、FPSWを選択できません。

【記述例】

MVFC USP, R1

MVTACHI

アキュムレータ上位32 ビットへの転送 MoVe To ACcumulator High-order longword

MVTACHI

【構文】

MVTACHI src


DSP機能命令 【命令コード】 記載ページ: 209

【オペレーション】

ACC = (ACC & 00000000FFFFFFFFh) | ((signed long long)src << 32);

【機能】

• srcの内容をアキュムレータの上位32ビット(b63~b32)に転送します。



【フラグ変化】

• フラグ変化はありません。

【命令フォーマット】

せ ウ	対象	コードサイズ
横又	src	(バイト)
MVTACHI src	Rs	3

【記述例】

MVTACHI R1

MVTACLO

アキュムレータ下位32 ビットへの転送 MoVe To ACcumulator LOw-order longword **MVTACLO**

DSP機能命令 【命令コード】

記載ページ:210

【構文】


MVTACLO src

【オペレーション】

ACC = (ACC & FFFFFFF00000000h) | src;

【機能】

• srcの内容をアキュムレータの下位32ビット(b31~b0)に転送します。



【フラグ変化】

• フラグ変化はありません。

【命令フォーマット】

せ ウ	対象	コードサイズ
構又	src	(バイト)
MVTACLO src	Rs	3

【記述例】

MVTACLO R1

MVTC

制御レジスタへの転送 MoVe To Control register

MVTC

【構文】

MVTC src, dest

システム操作命令 【命令コード】 記載ページ:210

【オペレーション】

dest = src;

【機能】

- srcをdestに転送します。
- ユーザモードでは、ISP、INTB、BPC、BPSW、FINTVと、PSWのIPL[3:0]、PM、U、Iビットへの書き込みは無視されます。スーパバイザモードでは、PSWのPMビットへの書き込みは無視されます。

【フラグ変化】

フラグ	変化	条件
С	(注)	
Z	(注)	
S	(注)	
0	(注)	

注. destがPSWのときだけ変化します。

【命令フォーマット】

構文	処理	対象		コードサイズ
	サイズ	src	dest (注)	コードサイズ (バイト)
MVTC src, dest	L	#SIMM:8	Rx	4
	L	#SIMM:16	Rx	5
	L	#SIMM:24	Rx	6
	L	#IMM:32	Rx	7
	L	Rs	Rx	3

注. 選択可能な dest: ISP、USP、INTB、PSW、BPC、BPSW、FINTV、FPSW destにPCを指定することはできません。
RX100シリーズ、RX200シリーズは、FPSWを選択できません。

【記述例】

MVTC #0FFFFF000h, INTB

MVTC R1, USP

MVTIPL

割り込み優先レベル設定 MoVe To Interrupt Priority Level

MVTIPL

【構文】

MVTIPL src

<u>システム操作命令</u> 【命令コード】 記載ページ:211

【オペレーション】

IPL = src;

【機能】

- srcをPSWのIPL[3:0] ビットに転送します。
- この命令は特権命令です。ユーザモードで実行すると特権命令例外が発生します。
- src の値は符号なし整数です。 src の範囲は、 $0 \le \operatorname{src} \le 15$ です。

【フラグ変化】

• フラグ変化はありません。

【命令フォーマット】

構文	対象	コードサイズ
伸又	src	(バイト)
MVTIPL src	#IMM:4	3

【記述例】

MVTIPL #2

注. RX610 グループでは、MVTIPL 命令は使用できません。プロセッサステータスワード (PSW) のプロセッサ 割り込み優先レベル (IPL[2:0]) への書き込みには、MVTC 命令を使用してください。

NEG

符号反転 NEGate

NEG

【構文】

(1) NEG dest

(2) NEG src, dest

算術/論理演算命令 【命令コード】

記載ページ:212

【オペレーション】

- (1) dest = -dest;
- (2) dest = -src;

【機能】

- (1) destを符号反転し(2の補数をとり)、その結果をdestに格納します。
- (2) srcを符号反転し(2の補数をとり)、その結果をdestに格納します。

【フラグ変化】

フラグ	変化	条件
С		演算後のdestが0のとき"1"、それ以外のとき"0"になります。
Z		演算後のdestが0のとき"1"、それ以外のとき"0"になります。
S		演算後のdestのMSBが"1"のとき"1"、それ以外のとき"0"になります。
0		(1) 演算前のdestが80000000hのとき"1"、それ以外のとき"0"になります。 (2) 演算前のsrcが80000000hのとき"1"、それ以外のとき"0"になります。

【命令フォーマット】

構文	処理	対象		コードサイズ
梅又	サイズ	src	dest	(バイト)
(1) NEG dest	L	-	Rd	2
(2) NEG src, dest	L	Rs	Rd	3

【記述例】

NEG R1

NEG R1, R2

NOP

ノーオペレーション No OPeration

NOP

【構文】

NOP

算術/論理演算命令 【命令コード】 記載ページ: 212

【オペレーション】

/* ノーオペレーション */

【機能】

• 処理は何も行いません。次の命令から継続して実行されます。

【フラグ変化】

• フラグ変化はありません。

【命令フォーマット】

構文	コードサイズ (バイト)		
NOP	1		

【記述例】

NOP

NOT

【構文】

(1) NOT dest

(2) NOT src, dest

算術/論理演算命令 【命令コード】

記載ページ:213

【オペレーション】

- (1) $dest = ^dest;$
- (2) dest = ~src;

【機能】

- (1) destを論理反転し、その結果をdestに格納します。
- (2) srcを論理反転し、その結果をdestに格納します。

【フラグ変化】

フラグ	変化	条件
С	-	
Z		演算後のdestが0のとき"1"、それ以外のとき"0"になります。
S		演算後のdestのMSBが"1"のとき"1"、それ以外のとき"0"になります。
0	-	

【命令フォーマット】

構文	処理	対	対象	
梅 又	サイズ	src	dest	(バイト)
(1) NOT dest	L	-	Rd	2
(2) NOT src, dest	L	Rs	Rd	3

【記述例】

NOT R1

NOT R1, R2

OR 論理和 OR

【構文】

(1) OR src, dest

(2) OR src, src2, dest

算術/論理演算命令 【命令コード】

記載ページ:214

OR

【オペレーション】

(1) $dest = dest \mid src;$

(2) dest = src | src2;

【機能】

- (1) destとsrcの論理和をとり、その結果をdestに格納します。
- (2) srcとsrc2の論理和をとり、その結果をdestに格納します。

【フラグ変化】

フラグ	変化	条件
С	-	
Z		演算後のdestが0のとき"1"、それ以外のとき"0"になります。
S		演算後のdestのMSBが"1"のとき"1"、それ以外のとき"0"になります。
0	-	

【命令フォーマット】

推文	処理	対象			コードサイズ
構文	サイズ	src	src2	dest	(バイト)
(1) OR src, dest	L	#UIMM:4	-	Rd	2
	L	#SIMM:8	-	Rd	3
	L	#SIMM:16	-	Rd	4
	L	#SIMM:24	-	Rd	5
	L	#IMM:32	-	Rd	6
	L	Rs	-	Rd	2
	L	[Rs].memex	-	Rd	2 (memex == UB)
					3 (memex != UB)
	L	dsp:8[Rs].memex (注)	-	Rd	3 (memex == UB)
					4 (memex != UB)
	L	dsp:16[Rs].memex (注)	-	Rd	4 (memex == UB)
					5 (memex != UB)
(2) OR src, src2, dest	L	Rs	Rs2	Rd	3

注. 弊社の「RXファミリアセンブラ」では、ディスプレースメントの値(dsp:8、dsp:16)は、サイズ拡張指定子が".W"または".UW"のときは2の倍数、".L"のときは4の倍数を指定してください。dsp:8には、サイズ拡張指定子が".W"または".UW"のとき0~510(255x2)が、".L"のとき0~1020(255x4)が指定できます。dsp:16には、サイズ拡張指定子が".W"または".UW"のとき0~131070(65535x2)が、".L"のとき0~262140(65535x4)が指定できます。命令コードには、1/2、1/4した値が埋め込まれます。

【記述例】

OR #8, R1

OR R1, R2

OR [R1], R2

OR 8[R1].L, R2

OR R1, R2, R3

POP

スタックからレジスタへのデータ復帰 POP data from the stack

POP

【構文】

転送命令 【命令コード】 記載ページ: 215

POP dest

【オペレーション】

tmp = *SP; SP = SP + 4;dest = tmp;

【機能】

- スタックから復帰したデータをdestに転送します。
- 使用されるスタックポインタは、PSWのUビットで示すスタックポインタになります。

【フラグ変化】

• フラグ変化はありません。

【命令フォーマット】

構文	処理サイズ	対象 dest	コードサイズ (バイト)	
POP dest	L	Rd	2	

【記述例】

POP R1

POPC

制御レジスタの復帰 POP Control register

POPC

【構文】

POPC dest

転送命令 【命令コード】 記載ページ: 216

【オペレーション】

tmp = *SP; SP = SP + 4;dest = tmp;

【機能】

- スタックから復帰したデータを、destで示される制御レジスタに転送します。
- 使用されるスタックポインタは、PSWのUビットで示すスタックポインタになります。
- ユーザモードでは、ISP、INTB、BPC、BPSW、FINTVと、PSWのIPL[3:0]、PM、U、I ビットへの書き込みは無視されます。スーパバイザモードでは、PSWのPM ビットへの書き込みは無視されます。

【フラグ変化】

フラグ	変化	条件
С	(注)	
Z	(注)	
S	(注)	
0	(注)	

注. destがPSWのときだけ変化します。

【命令フォーマット】

構文	処理サイズ	対象 dest ^(注)	コードサイズ (バイト)	
POPC dest	L	Rx	2	

注. 選択可能なdest: ISP、USP、INTB、PSW、BPC、BPSW、FINTV、FPSW destにPCを指定することはできません。 RX100シリーズ、RX200シリーズは、FPSWを選択できません。

【記述例】

POPC PSW

POPM

複数レジスタの復帰 POP Multiple registers

POPM

【構文】

POPM dest-dest2


転送命令 【命令コード】 記載ページ: 216

【オペレーション】

```
signed char i;
for ( i = register_num(dest); i <= register_num(dest2); i++ ) {
   tmp = *SP;
   SP = SP + 4;
   register(i) = tmp;
}</pre>
```

【機能】

- destとdest2で範囲指定したレジスタを一括してスタックから復帰します。
- 範囲は、先頭レジスタ番号と最終レジスタ番号で指定します。ただし、(先頭レジスタのレジスタ番号 号<最終レジスタのレジスタ番号)となっている必要があります。
- R0を指定することはできません。
- 使用されるスタックポインタは、PSWのUビットで示すスタックポインタになります。
- スタックから復帰する順序は以下のとおりです。



【フラグ変化】

• フラグ変化はありません。

【命令フォーマット】

構文	処理	対	対象	
[サイズ	dest	dest2	(バイト)
POPM dest-dest2	L	Rd	Rd2	2
		(Rd=R1 ~ R14)	(Rd2=R2 ~ R15)	

【記述例】

POPM R1-R3 POPM R4-R8

PUSH

スタックヘデータ退避 PUSH data onto the stack

PUSH

【構文】

PUSH.size src

転送命令 【命令コード】

記載ページ:217

【オペレーション】

tmp = src;

SP = SP - 4: (注)

*SP = tmp;

注. サイズ指定子 (.size) が ".B"、".W" でも SP は 4 減算されます。".B" のときの上位 24 ビット、".W" のときの上位 16 ビットは不定になります。

【機能】

- srcをスタックに退避します。
- src がレジスタ、かつサイズ指定子が".B"または".W"のとき、それぞれレジスタのLSB側のバイト データ、またはワードデータを退避します。
- スタックへの転送サイズは、ロングワードで行います。サイズ指定子が.Bのときの上位24ビット、.Wのときの上位16ビットは不定になります。
- 使用されるスタックポインタは、PSWのUビットで示すスタックポインタになります。

【フラグ変化】

• フラグ変化はありません。

【命令フォーマット】

構文		処理	対象	コードサイズ
梅又	3126	サイズ	src	(バイト)
PUSH.size src	B/W/L	L	Rs	2
	B/W/L	L	[Rs]	2
	B/W/L	L	dsp:8[Rs] (注)	3
	B/W/L	L	dsp:16[Rs] ^(注)	4

注. 弊社の「RXファミリ アセンブラ」では、ディスプレースメントの値(dsp:8、dsp:16)は、サイズ指定子が".W"のときは2の倍数、".L"のときは4の倍数を指定してください。dsp:8には、サイズ指定子が".W"のとき0~510(255x2)が、".L"のとき0~1020(255x4)が指定できます。dsp:16には、サイズ指定子が".W"のとき0~131070(65535x2)が、".L"のとき0~262140(65535x4)が指定できます。命令コードには、1/2、1/4した値が埋め込まれます。

【記述例】

PUSH.B R1 PUSH.L [R1]

PUSHC

制御レジスタの退避 **PUSH Control register** **PUSHC**

転送命令

【構文】

【命令コード】 PUSHC src 記載ページ:218

【オペレーション】

tmp = src;SP = SP - 4; *SP = tmp;

【機能】

- srcで示される制御レジスタをスタックに退避します。
- 使用されるスタックポインタは、PSWのUビットで示すスタックポインタになります。
- srcにPCを指定した場合、本命令の番地をスタックに退避します。

【フラグ変化】

• フラグ変化はありません。

【命令フォーマット】

# *	処理サイズ	対象	コードサイズ
構文	処理リイス	src ^(注)	(バイト)
PUSHC src	L	Rx	2

注. 選択可能なsrc: PC、ISP、USP、INTB、PSW、BPC、BPSW、FINTV、FPSW RX100シリーズ、RX200シリーズは、FPSWを選択できません。

【記述例】

PUSHC PSW

PUSHM

複数レジスタの退避 PUSH Multiple registers

PUSHM

【構文】

PUSHM src-src2

転送命令 【命令コード】 記載ページ: 218

【オペレーション】

```
signed char i;
for ( i = register_num(src2); i >= register_num(src); i-- ) {
  tmp = register(i);
  SP = SP - 4;
  *SP = tmp;
}
```

【機能】

- srcとsrc2で範囲指定したレジスタを一括してスタックに退避します。
- 範囲は、先頭レジスタ番号と最終レジスタ番号で指定します。ただし、(先頭レジスタのレジスタ番号~最終レジスタのレジスタ番号)となっている必要があります。
- R0を指定することはできません。
- 使用されるスタックポインタは、PSWのUビットで示すスタックポインタになります。
- スタックに退避する順序は以下のとおりです。



R15から退避します。

【フラグ変化】

• フラグ変化はありません。

【命令フォーマット】

構文	処理	対象		コードサイズ
(梅文	サイズ	src	src2	(バイト)
PUSHM src-src2	L	Rs	Rs2	2
		(Rs=R1 ~ R14)	(Rs2=R2 ~ R15)	

【記述例】

PUSHM R1-R3 PUSHM R4-R8

RACW

16 ビット符号付きアキュムレータ丸め処理 Round ACcumulator Word

RACW

【構文】

RACW src

DSP機能命令 【命令コード】 記載ページ: 219

【オペレーション】

signed long long tmp;

tmp = (signed long long) ACC << src;

tmp = tmp + 000000080000000h;

if (tmp > (signed long long) 00007FFF00000000h)

ACC = 00007FF00000000h;

else if (tmp < (signed long long) FFFF800000000000h)

ACC = FFFF8000000000000h;

else

ACC = tmp & FFFFFFF00000000h;

【機能】

• アキュムレータの値に対してワードサイズで丸めを行い、その結果をアキュムレータに格納します。 以下に動作概要図を示します。




• RACW命令は、以下のような手順で実行されます。

処理1. アキュムレータの値を、srcで指定したビット数分(1ビットまたは2ビット)、 左シフトします。



処理2. 1ビットまたは2ビットの左シフトを行った64ビットの値にしたがって、アキュムレータの値が変化します。



【フラグ変化】

フラグ変化はありません。

【命令フォーマット】

構文	対象	コードサイズ
(博文	src	(バイト)
RACW src	#IMM:1 ^(注)	3
	(IMM:1 = 1 ~ 2)	

注. 弊社の「RXファミリ アセンブラ」では、即値 (IMM:1) は、1 ~ 2を指定してください。命令コードには、-1した値が埋め込まれます。

【記述例】

RACW #1

RACW #2

REVL

エンディアン変換 REVerse Longword data

REVL

【構文】

転送命令 【命令コード】

REVL src, dest

記載ページ:219

【オペレーション】

 $Rd = \{ Rs[7:0], Rs[15:8], Rs[23:16], Rs[31:24] \}$

【機能】

• srcで指定した32ビットデータをバイト単位でエンディアン変換します。その結果をdestに格納します。

【フラグ変化】

• フラグ変化はありません。

【命令フォーマット】

構文	対象		コードサイズ
(梅文	src	dest	(バイト)
REVL src, dest	Rs	Rd	3

【記述例】

REVL R1, R2

REVW

エンディアン変換 REVerse Word data

REVW

【構文】

転送命令 【命令コード】 記載ページ:219

REVW src, dest

【オペレーション】

 $Rd = \{ Rs[23:16], Rs[31:24], Rs[7:0], Rs[15:8] \}$

【機能】

• srcで指定した上位16ビットデータと下位16ビットデータそれぞれで、バイト単位でエンディアン変換します。その結果をdestに格納します。

【フラグ変化】

• フラグ変化はありません。

【命令フォーマット】

構文	交	象	コードサイズ
(src	dest	(バイト)
REVW src, dest	Rs	Rd	3

【記述例】

REVW R1, R2

RMPA

RMPA.size

積和演算 Repeated MultiPly and Accumulate

RMPA

【構文】

算術/論理演算命令 【命令コード】 記載ページ:220

```
【オペレーション】
```


```
while (R3!=0) {
   R6:R5:R4 = R6:R5:R4 + *R1 * *R2;
   R1 = R1 + n;
   R2 = R2 + n;
   R3 = R3 - 1;
}
```

注. 1. R3 に 0 を設定して実行したとき、本命令は無視され、レジスタおよびフラグは変化しません。

2. n:サイズ指定子 (.size) が ".B" のとき 1、".W" のとき 2、".L" のとき 4 になります。

【機能】

- R1を被乗数番地、R2を乗数番地、R3を回数とする積和演算を行います。演算は符号付きで行い、その結果をR6:R5:R4の80ビットに格納します。ただし、R6の上位16ビットには、下位16ビットを符号拡張した値が格納されます。
- R3に設定可能な最大値は00010000hです。



- 命令終了時のR1、R2の内容は不定となります。
- 命令実行前にR6:R5:R4には初期値を設定してください。また、R6にはR5:R4が負のときは "FFFFFFFh"を、正のときは"00000000h"を設定してください。
- 命令実行中に割り込み要求があった場合は、演算を中断して割り込みを受け付けます。割り込みルーチンからの復帰後、中断されていた処理を継続して実行します。本命令を使用する際には、割り込み時、R1、R2、R3、R4、R5、R6とPSWを退避/復帰してください。
- 命令実行時は、R1で示される被乗数番地とR2で示される乗数番地から、それぞれデータプリフェッチが行われる場合があります。ただし、R3で指定された範囲を超えるデータプリフェッチは行いません。プリフェッチされるデータサイズについては、各製品のハードウェアマニュアルを参照してください。
- 注. アキュムレータ (ACC) を使用します。命令実行後の ACC の値は不定です。

【フラグ変化】

フラグ	変化	条件
С	-	
Z	-	
S		R6のMSBが"1"のとき"1"、それ以外のとき"0"になります。
0		R6:R5:R4の内容が2 ⁶³ - 1または -2 ⁶³ を超えると"1"、それ以外のとき"0"になります。

【命令フォーマット】

構文	size	処理サイズ	コードサイズ (バイト)
RMPA.size	B/W/L	size	2

【記述例】 RMPA.W

ROLC

キャリ付き左回転 ROtate Left with Carry **ROLC**

【構文】

ROLC dest


算術/論理演算命令 【命令コード】 記載ページ:220

【オペレーション】

dest <<= 1;
if (C == 0) { dest &= FFFFFFEh; }
else { dest |= 00000001h; }</pre>

【機能】

• Cフラグを含めて、destを1ビット左へ回転します。



【フラグ変化】

フラグ	変化	条件
С		シフトアウトしたビットが"1"のとき"1"、それ以外のとき"0"になります。
Z		演算後のdestが0のとき"1"、それ以外のとき"0"になります。
S		演算後のdestのMSBが"1"のとき"1"、それ以外のとき"0"になります。
0	-	

【命令フォーマット】

構文	処理サイズ	対象	コードサイズ
梅 又	処理リイス	dest	(バイト)
ROLC dest	L	Rd	2

【記述例】

ROLC R1

RORC

キャリ付き右回転 ROtate Right with Carry **RORC**

【構文】

RORC dest


算術/論理演算命令 【命令コード】 記載ページ:220

【オペレーション】

dest >>= 1;
if (C == 0) { dest &= 7FFFFFFh; }
else { dest |= 80000000h; }

【機能】

• Cフラグを含めて、destを1ビット右へ回転します。



【フラグ変化】

フラグ	変化	条件
С		シフトアウトしたビットが"1"のとき"1"、それ以外のとき"0"になります。
Z		演算後のdestが0のとき"1"、それ以外のとき"0"になります。
S		演算後のdestのMSBが"1"のとき"1"、それ以外のとき"0"になります。
0	-	

【命令フォーマット】

構文	処理サイズ	対象	コードサイズ
梅又	処理リイス	dest	(バイト)
RORC dest	L	Rd	2

【記述例】

RORC R1

ROTL

左回転 ROTate Left

ROTL

【構文】

ROTL src, dest

算術/論理演算命令 【命令コード】 記載ページ:221

【オペレーション】

unsigned long tmp0, tmp1;


tmp0 = src & 31;

tmp1 = dest << tmp0;

dest = ((unsigned long) dest >> (32 - tmp0)) | tmp1;

【機能】

- destをsrcで指定されたビット数分だけ左回転します。MSBから溢れたビットはLSBとCフラグに転送します。
- src の値は符号なし整数です。 src の範囲は、 $0 \le \operatorname{src} \le 31$ です。
- srcがレジスタのとき、LSB側5ビットのみ有効です。



【フラグ変化】

フラグ	変化	条件
С		演算後のdestのLSBと同じになります。srcが0のときも、演算後のdestのLSBと同じになります。
Z		演算後のdestが0のとき"1"、それ以外のとき"0"になります。
S		演算後のdestのMSBが"1"のとき"1"、それ以外のとき"0"になります。
0	-	

【命令フォーマット】

構文	処理 対象			コードサイズ
悔又	サイズ	src	dest	(バイト)
ROTL src, dest	L	#IMM:5	Rd	3
	L	Rs	Rd	3

【記述例】

ROTL #1, R1 ROTL R1, R2

ROTR

右回転 ROTate Right

ROTR

【構文】

ROTR src, dest

算術/論理演算命令 【命令コード】

記載ページ:221

【オペレーション】

unsigned long tmp0, tmp1;

tmp0 = src & 31;

tmp1 = (unsigned long) dest >> tmp0;

dest = (dest << (32 - tmp0)) | tmp1;

【機能】

- destをsrcで指定されたビット数分だけ右回転します。LSBから溢れたビットはMSBとCフラグに転送します。
- src の値は符号なし整数です。 src の範囲は、 $0 \le \operatorname{src} \le 31$ です。
- srcがレジスタのとき、LSB側5ビットのみ有効です。



【フラグ変化】

フラグ	変化	条件
С		演算後のdestのMSBと同じになります。srcが0のときも、演算後のdestのMSBと同じになります。
Z		演算後のdestが0のとき"1"、それ以外のとき"0"になります。
S		演算後のdestのMSBが"1"のとき"1"、それ以外のとき"0"になります。
0	-	

【命令フォーマット】

構文	処理	対象		コードサイズ
悔 又	サイズ	src	dest	(バイト)
ROTR src, dest	L	#IMM:5	Rd	3
	L	Rs	Rd	3

【記述例】

ROTR #1, R1 ROTR R1, R2

(RX100シリーズ、RX200シリーズは、ROUND命令に対応していません)

ROUND

浮動小数点数 整数变换 ROUND floating-point to integer

ROUND

【構文】

ROUND src, dest

浮動小数点演算命令 【命令コード】 記載ページ:222

【オペレーション】

dest = (signed long) src;

【機能】

• src に格納された単精度浮動小数点数を符号付きロングワード (32 ビット) 整数に変換し、その結果 をdest に格納します。結果はFPSWのRM[1:0] ビットにしたがって丸められます。

RM[1:0] ビットの値	丸めモード
00b	最近値への丸め
01b	0 方向への丸め
10b	+ 方向への丸め
11b	- 方向への丸め

【フラグ変化】

フラグ	変化	条件
С	-	
Z		演算の結果が"0"のとき"1"、それ以外のとき"0"になります。
S		演算の結果、符号部(ビット31)が"1"のとき"1"、"0"のとき"0"になります。
0	-	
CV		無効演算が発生したとき"1"、それ以外のとき"0"になります。
CO		常に"0"になります。
CZ		常に"0"になります。
CU		常に"0"になります。
CX		精度異常が発生したとき"1"、それ以外のとき"0"になります。
CE		非実装処理が発生したとき"1"、それ以外のとき"0"になります。
FV		無効演算が発生したとき"1"、それ以外のときは変化しません。
FO	-	
FZ	-	
FU	-	
FX		精度異常が発生したとき"1"、それ以外のときは変化しません。

注. FX、FVフラグは、例外処理許可ビットEX、EVが"1"の場合は変化しません。S、Zフラグは、例外処理が発生した場合は変化しません。

【命令フォーマット】

構文	処理	対象		コードサイズ
梅 又	サイズ	src	dest	(バイト)
ROUND src, dest	L	Rs	Rd	3
	L	[Rs].L	Rd	3
	L	dsp:8[Rs].L (注)	Rd	4
	L	dsp:16[Rs].L (注)	Rd	5

注. 弊社の「RXファミリ アセンブラ」では、ディスプレースメントの値(dsp:8、dsp:16)は、4 の倍数を指定してください。dsp:8には、0 ~ 1020(255×4)が指定できます。dsp:16には、0 ~ 262140(65535×4)が指定できます。命令コードには、1/4 した値が埋め込まれます。

【発生例外】

非実装処理 無効演算 精度異常

【記述例】

ROUND R1, R2 ROUND [R1], R2

【動作補足説明】

• DN=0とDN=1のときについて、src、destの値と演算結果の対応を以下に示します。

DN=0のとき

srcのf	値(指数部はゲタなしの値)	dest	例外
src 0	+ 127 指数部 31	EVビット=1で無効演算発生時:変化なし 上記以外:7FFFFFFh	無効演算
	30 指数部 -126	00000000h ~ 7FFFF80h	なし ^(注1)
	+非正規化数	変化なし	非実装
	+0	0000000h	なし
src < 0	-0		
	- 非正規化数	変化なし	非実装
	30 指数部 -126	00000000h ~ 80000080h	なし(注1)
	127 指数部 31	EV ビット=1 で無効演算発生時:変化なし 上記以外:80000000h	無効演算(注2)
NaN	QNaN SNaN	EV ビット=1 で無効演算発生時:変化なし上記以外:	無効演算

- 注1. 丸め発生時は、精度異常が発生します。
- 注2. src = CF000000hのとき、無効演算は発生しません。

DN=1のとき

srcの値	(指数部はゲタなしの値)	dest	例外
src 0	+	EVビット=1で無効演算発生時:変化なし	無効演算
	127 指数部 31	上記以外:7FFFFFFh	
	30 指数部 -126	00000000h ~ 7FFFFF80h	なし ^(注1)
	+0、+非正規化数	0000000h	なし
src < 0	-0、-非正規化数		
	30 指数部 -126	00000000h ~ 80000080h	なし ^(注1)
	127 指数部 31	EVビット=1で無効演算発生時:変化なし	無効演算(注2)
	-	一上記以外:80000000h	
NaN	QNaN	EVビット=1で無効演算発生時:変化なし	無効演算
		上記以外: □ 符号ビット= 0:7FFFFFFh	
	SNaN	符号ビット= 1:8000000h	
		13 3 2 7 1 1 3 3 3 3 3 3 3 3 3 3 3 3 3 3 3 3 3	

注1. 丸め発生時は、精度異常が発生します。

注2. src = CF000000hのとき、無効演算は発生しません。

RTE

例外からの復帰 ReTurn from Exception **RTE**

【構文】 RTE システム操作命令【命令コード】記載ページ:222

【オペレーション】

PC = *SP; SP = SP + 4; tmp = *SP;

SP = SP + 4;

PSW = tmp;

【機能】

• 例外が受け付けられたときに退避したPCとPSWを復帰し、例外処理ルーチンから戻ります。

- この命令は特権命令です。ユーザモードで実行すると特権命令例外が発生します。
- ユーザモードに移行する場合、PSWのUビットは"1"になります。

【フラグ変化】

フラグ	変化	条件
С	(注)	
Z	(注)	
S	(注)	
0	(注)	

注. スタック上の値になります。

【命令フォーマット】

構文	コードサイズ (バイト)	
RTE	2	

【記述例】

RTE

RTFI

高速割り込みからの復帰 ReTurn from Fast Interrupt

RTFI

【構文】 RTFI システム操作命令【命令コード】記載ページ:222

【オペレーション】

PSW = BPSW; PC = BPC;

【機能】

• 高速割り込み要求を受け付けたときに退避したPCとPSWを、それぞれBPC、BPSWから復帰し、高速割り込みハンドラから戻ります。

- この命令は特権命令です。ユーザモードで実行すると特権命令例外が発生します。
- ユーザモードに移行する場合、PSWのUビットは"1"になります。
- 命令終了時のBPC、BPSWの値は不定になります。

【フラグ変化】

フラグ	変化	条件
С	(注)	
Z	(注)	
S	(注)	
0	(注)	

注. BPSWの値になります。

【命令フォーマット】

構文	コードサイズ (バイト)
RTFI	2

【記述例】

RTFI

RTS

サブルーチンからの復帰 ReTurn from Subroutine **RTS**

【構文】 RTS 分岐命令 【命令コード】 記載ページ:223

【オペレーション】

PC = *SP; SP = SP + 4;

【機能】

• サブルーチンから復帰します。

【フラグ変化】

• フラグ変化はありません。

【命令フォーマット】

構文	コードサイズ (バイト)	
RTS	1	

【記述例】

RTS

RTSD

スタックフレームの解放と サブルーチンからの復帰 ReTurn from Subroutine and Deallocate stack frame **RTSD**

分岐命令 【命令コード】

記載ページ:223

【構文】

- (1) RTSD src
- (2) RTSD src, dest-dest2

【オペレーション】


```
(1) SP = SP + src;
PC = *SP;
SP = SP + 4;
```

(2) signed char i;


```
SP = SP + ( src - ( register_num(dest2) - register_num(dest) +1 ) * 4 );
for ( i = register_num(dest); i <= register_num(dest2); i++ ) {
    tmp = *SP;
    SP = SP + 4;
    register(i) = tmp;
}
PC = *SP;
SP = SP + 4;</pre>
```

【機能】


- (1) スタックフレームを解放後、サブルーチンから復帰します。
 - srcがスタックフレーム(自動変数領域)のサイズになるように指定してください。



- (2) スタックフレームの解放とレジスタの復帰を行った後、サブルーチンから復帰します。
 - src がスタックフレーム(自動変数領域とレジスタ退避領域)のサイズになるように指定してください。



- destとdest2で範囲指定したレジスタを一括してスタックから復帰します。
- 範囲は先頭レジスタ番号と最終レジスタ番号で指定します。ただし、(先頭レジスタのレジスタ番号≦最終レジスタのレジスタ番号)となっている必要があります。
- R0を指定することはできません。
- 使用されるスタックポインタは、PSWのUビットで示すスタックポインタになります。
- スタックから復帰する順序は以下のとおりです。



【フラグ変化】

• フラグ変化はありません。

【命令フォーマット】

構文		対象				
梅 文	src	dest	dest2	(バイト)		
(1) RTSD src	#UIMM:8 (注)	-	-	2		
(2) RTSD src, dest-dest2	#UIMM:8 (注)	Rd (Rd=R1~R15)	Rd2 (Rd2=R1~R15)	3		

注. 弊社の「RXファミリ アセンブラ」では、即値は、4の倍数を指定してください。UIMM:8には、0~1020(255x4)が 指定できます。命令コードには、1/4した値が埋め込まれます。

【記述例】

RTSD #4

RTSD #16, R5-R7

SAT

32 ビット符号付き飽和処理 SATurate signed 32-bit data SAT

【構文】

SAT dest

算術/論理演算命令 【命令コード】 記載ページ:223

【オペレーション】

if (O == 1 && S == 1)
 dest = 7FFFFFFFh;
else if (O == 1 && S == 0)
 dest = 80000000h;

【機能】

- 32ビット符号付きで飽和処理を行います。
- Oフラグが"1"かつSフラグが"1"のとき、演算結果が7FFFFFFhになり、その結果をdestに格納します。Oフラグが"1"かつSフラグが"0"のとき、演算結果が80000000hになり、その結果をdestに格納します。それ以外のとき、destは変化しません。

【フラグ変化】

• フラグ変化はありません。

【命令フォーマット】

# ☆	処理サイズ	対象	コードサイズ
構文	処理リイス	dest	(バイト)
SAT dest	L	Rd	2

【記述例】

SAT R1

SATR

RMPA 命令用64 ビット符号付き飽和処理 SATuRate signed 64-bit data for RMPA **SATR**

【構文】 SATR *算術/論理演算命令* 【命令コード】 記載ページ:224

【オペレーション】

if (O == 1 && S == 0)
 R6:R5:R4 = 000000007FFFFFFFFFFFFh;
else if (O == 1 && S == 1)
 R6:R5:R4 = FFFFFFF8000000000000000h;

【機能】

- 64ビット符号付きで飽和処理を行います。

【フラグ変化】

フラグ変化はありません。

【命令フォーマット】

構文	コードサイズ (バイト)
SATR	2

【記述例】

SATR

SBB

ボロー付き減算 SuBtract with Borrow

SBB

【構文】

SBB src, dest

算術/論理演算命令 【命令コード】

記載ページ:224

【オペレーション】

dest = dest - src - !C;

【機能】

• destからsrcとCフラグの反転(ボロー)を減算し、その結果をdestに格納します。

【フラグ変化】

フラグ	変化	条件
С		符号なし演算のオーバフローが発生しなかったとき"1"、それ以外のとき"0"になります。
Z		演算後のdestが0のとき"1"、それ以外のとき"0"になります。
S		演算後のdestのMSBが"1"のとき"1"、それ以外のとき"0"になります。
0		符号付き演算のオーバフローが発生したとき"1"、それ以外のとき"0"になります。

【命令フォーマット】

構文	処理	対象	対象	
梅又	サイズ	src	dest	(バイト)
SBB src, dest	L	Rs	Rd	3
	L	[Rs].L	Rd	4
	L	dsp:8[Rs].L (注)	Rd	5
	L	dsp:16[Rs].L (注)	Rd	6

注. 弊社の「RX ファミリ アセンブラ」では、ディスプレースメントの値(dsp:8、dsp:16)は、4 の倍数を指定してください。dsp:8には、0 ~ 1020(255x4)が指定できます。dsp:16には、0 ~ 262140(65535x4)が指定できます。命令コードには、1/4 した値が埋め込まれます。

【記述例】

SBB R1, R2 SBB [R1], R2

SCCnd

条件設定 Store Condition Conditionally

SCCnd

転送命令

【構文】

【命令コード】 SCCnd.size dest 記載ページ:225

【オペレーション】

if (Cnd) dest = 1;else dest = 0;

【機能】

Cndで示す条件の真偽値をdestに設定します。真の場合は"1"を、偽の場合は"0"を設定します。

SCCndには次の種類があります。

SCCnd		条件	式	SCCnd		条件	式
SCGEU, SCC	C == 1	等しいまたは大きい / Cフラグが"1"		SCLTU, SCNC	C == 0	小さい/ Cフラグが"0"	>
SCEQ, SCZ	Z == 1	等しい / Zフラグが"1"	=	SCNE, SCNZ	Z == 0	等しくない / Zフラグが"O"	
SCGTU	(C & ~Z) == 1	大きい	<	SCLEU	(C & ~Z) == 0	等しいまたは小さい	
SCPZ	S == 0	正またゼロ	0	SCN	S == 1	負	0 >
SCGE	(S ^ O) == 0	等しい、または符号付き で大きい		SCLE	((S ^ O) Z) == 1	等しい、または符号付き で小さい	
SCGT	((S ^ O) Z) == 0	符号付きで大きい	<	SCLT	(S ^ O) == 1	符号付きで小さい	>
SCO	O == 1	Oフラグが"1"		SCNO	O == 0	Oフラグが"O"	

【フラグ変化】

• フラグ変化はありません。

【命令フォーマット】

構文	size	処理 サイズ	対象 dest	コードサイズ (バイト)
SCCnd.size dest	L	L	Rd	3
	B/W/L	size	[Rd]	3
	B/W/L	size	dsp:8[Rd] (注)	4
	B/W/L	size	dsp:16[Rd] ^(注)	5

弊社の「RXファミリ アセンブラ」では、ディスプレースメントの値(dsp:8、dsp:16)は、サイズ指定子が".W"のと きは2の倍数、".L"のときは4の倍数を指定してください。dsp:8には、サイズ指定子が".W"のとき0~510(255×2) が、".L"のとき0~1020 (255×4) が指定できます。dsp:16には、サイズ指定子が".W"のとき0~131070 (65535×2) が、"L"のとき0~262140(65535x4)が指定できます。命令コードには、1/2、1/4した値が埋め込まれます。

【記述例】

SCC.L R2 SCNE.W [R2]

SCMPU

ストリング比較 String CoMPare Until not equal

SCMPU

【構文】 SCMPU ストリング操作命令 【命令コード】 記載ページ:225

```
【オペレーション】
```

```
unsigned char *R2, *R1, tmp0, tmp1;
unsigned long R3;
while ( R3 != 0 ) {
    tmp0 = *R1++;
    tmp1 = *R2++;
    R3--;
    if ( tmp0 != tmp1 || tmp0 == '\0' ) {
        break;
    }
}
```

注. R3 に 0 を設定して実行したとき、本命令は無視され、レジスタおよびフラグは変化しません。

【機能】

- R1で示される比較元番地とR2で示される比較先番地のデータを、比較の結果が不一致になるか、 Nullキャラクタ '\0'(=00h) が検出されるまで、R3で指定されたバイト数を上限として、アドレスの 加算方向にストリング比較を行います。
- 命令実行時は、R1で示される比較元番地とR2で示される比較先番地から、それぞれデータプリフェッチが行われる場合があります。ただし、R3で指定された範囲を超えるデータプリフェッチは行いません。プリフェッチされるデータサイズについては、各製品のハードウェアマニュアルを参照してください。
- 命令終了時のR1、R2は不定になります。
- 命令実行中に割り込み要求があった場合は、演算を中断して割り込みを受け付けます。割り込みルーチンからの復帰後、中断されていた処理を継続して実行します。本命令を使用する際には、割り込み時、R1、R2、R3とPSWを退避/復帰してください。

【フラグ変化】

フラグ	変化	条件
С		(*R1 - *R2) を符号なしで演算した結果、0以上のとき"1"、それ以外のとき"0"になります。
Z		双方のストリングが一致していたとき"1"、それ以外のとき"0"になります。
S	-	
0	-	

【命令フォーマット】

構文	処理サイズ	コードサイズ (バイト)
SCMPU	В	2

【記述例】

SCMPU

SETPSW

PSWのフラグ、ビットのセット SET flag of PSW

SETPSW

【構文】

SETPSW dest

システム操作命令 【命令コード】 記載ページ:226

【オペレーション】

dest = 1;

【機能】

- destで指定されたO、S、Z、Cフラグ、もしくはU、Iビットを"1"にします。
- ユーザモードでは、PSWのU、Iビットへの書き込みは無視されます。スーパバイザモードでは、すべてのフラグとビットへの書き込みが行えます。

【フラグ変化】

フラグ	変化	条件
С	(注)	
Z	(注)	
S	(注)	
0	(注)	

注. 指定されたフラグが"1"になります。

【命令フォーマット】

構文	対象	コードサイズ
	dest	(バイト)
SETPSW dest	flag	2

【記述例】

SETPSW C SETPSW Z

SHAR

算術右シフト SHift Arithmetic Right

SHAR

【構文】

算術/論理演算命令 【命令コード】

記載ページ:226

(1) SHAR src, dest

(2) SHAR src, src2, dest

【オペレーション】

- (1) dest = (signed long) dest >> (src & 31);
- (2) dest = (signed long) src2 >> (src & 31);

【機能】

- (1) destをsrcで指定されたビット数分、算術右シフトし、その結果をdestに格納します。
- LSBから溢れたビットはCフラグに転送します。
- src の値は符号なし整数です。 src の範囲は、 $0 \leq \operatorname{src} \leq 31$ です。
- srcがレジスタのとき、LSB側5ビットのみ有効です。
- (2) src2をdestに転送後、destをsrcで指定されたビット数分、算術右シフトし、その結果をdestに格納します。
- LSBから溢れたビットはCフラグに転送します。
- src の値は符号なし整数です。 src の範囲は、 $0 \leq \operatorname{src} \leq 31$ です。



【フラグ変化】

フラグ	変化	条件
С		シフトアウトしたビットが"1"のとき"1"、それ以外のとき"0"になります。ただし、srcが0のときは
		"O"になります。
Z		演算後のdestが0のとき"1"、それ以外のとき"0"になります。
S		演算後のdestのMSBが"1"のとき"1"、それ以外のとき"0"になります。
0		"O"になります。

【命令フォーマット】

構文	処理	対象			コードサイズ
[[[] [] [] [] [] [] [] [] []	サイズ	src	src2	dest	(バイト)
(1) SHAR src, dest	L	#IMM:5	-	Rd	2
	L	Rs	-	Rd	3
(2) SHAR src, src2, dest	L	#IMM:5	Rs	Rd	3

【記述例】

SHAR #3, R2 SHAR R1, R2 SHAR #3, R1, R2

SHLL

論理/算術左シフト SHift Logical and arithmetic Left

SHLL

【構文】

算術/論理演算命令 【命令コード】

記載ページ:227

- (1) SHLL src, dest
- (2) SHLL src, src2, dest

【オペレーション】

- (1) dest = dest << (src & 31);
- (2) dest = src2 << (src & 31);

【機能】

- (1) destをsrcで指定されたビット数分、論理左シフトし、その結果をdestに格納します。
- MSBから溢れたビットはCフラグに転送します。
- srcがレジスタのとき、LSB側5ビットのみ有効です。
- srcの値は符号なし整数です。srcの範囲は、 $0 \le src \le 31$ です。
- (2) src2をdestに転送後、destをsrcで指定されたビット数分、論理左シフトし、その結果をdestに格納し ます。
- MSBから溢れたビットはCフラグに転送します。
- src の値は符号なし整数です。 src の範囲は、 $0 \le \operatorname{src} \le 31$ です。

С]←	MSB	dest	LSB ← (
---	----	-----	------	---------

【フラグ変化】

フラグ	変化	条件
С		シフトアウトしたビットが"1"のとき"1"、それ以外のとき"0"になります。ただし、srcが0のときは
		"0"になります。
Z		演算後のdestが0のとき"1"、それ以外のとき"0"になります。
S		演算後のdestのMSBが"1"のとき"1"、それ以外のとき"0"になります。
0		演算結果のMSBとシフトアウトしたビットがすべて同じ値のとき(シフト中に符号が変化しなかっ
		たとき)"0"、それ以外のとき"1"になります。ただし、srcが0のときは"0"になります。

【命令フォーマット】

構文	処理	対象			コードサイズ
(サイズ	src	src2	dest	(バイト)
(1) SHLL src, dest	L	#IMM:5	-	Rd	2
	L	Rs	-	Rd	3
(2) SHLL src, src2, dest	L	#IMM:5	Rs	Rd	3

【記述例】

SHLL #3, R2 SHLL R1, R2 SHLL #3, R1, R2

SHLR

論理右シフト SHift Logical Right

SHLR

【構文】

算術/論理演算命令 【命令コード】

記載ページ:228

(1) SHLR src, dest

(2) SHLR src, src2, dest

【オペレーション】

- (1) dest = (unsigned long) dest >> (src & 31);
- (2) dest = (unsigned long) src2 >> (src & 31);

【機能】

- (1) destをsrcで指定されたビット数分、論理右シフトし、その結果をdestに格納します。
- LSBから溢れたビットはCフラグに転送します。
- srcの値は符号なし整数です。srcの範囲は、 $0 \le src \le 31$ です。
- srcがレジスタのとき、LSB側5ビットのみ有効です。
- (2) src2をdestに転送後、destをsrcで指定されたビット数分、論理右シフトし、その結果をdestに格納します。
- LSBから溢れたビットはCフラグに転送します。
- src の値は符号なし整数です。 src の範囲は、 $0 \leq \operatorname{src} \leq 31$ です。

0 → MSB dest	LSB→	С
U → MSB dest	LSB	

【フラグ変化】

フラグ	変化	条件
С		シフトアウトしたビットが"1"のとき"1"、それ以外のとき"0"になります。ただし、srcが0のときは
		"0"になります。
Z		演算後のdestが0のとき"1"、それ以外のとき"0"になります。
S		演算後のdestのMSBが"1"のとき"1"、それ以外のとき"0"になります。
0	-	

【命令フォーマット】

構文	処理	処理 対象		コードサイズ	
(相义	サイズ	src	src2	dest	(バイト)
(1) SHLR src, dest	L	#IMM:5	-	Rd	2
	L	Rs	-	Rd	3
(2) SHLR src, src2, dest	L	#IMM:5	Rs	Rd	3

【記述例】

SHLR #3, R2 SHLR R1, R2 SHLR #3, R1, R2

SMOVB

逆方向ストリング転送 Strings MOVe Backward

SMOVB

【構文】 SMOVB ストリング操作命令 【命令コード】 記載ページ:228

```
【オペレーション】
unsigned char *R1, *R2;
unsigned long R3;
while (R3!=0){
*R1--=*R2--;
```

R3 = R3 - 1;

注. R3 に 0 を設定して実行したとき、本命令は無視され、レジスタおよびフラグは変化しません。

【機能】

}

- R3で指定されたバイト数分、R2で示される転送元番地からR1で示される転送先番地へ、アドレス減 算方向にストリング転送を行います。
- 命令実行時は、R2で示される転送元番地からデータプリフェッチが行われる場合があります。ただし、R3で指定された範囲を超えるデータプリフェッチは行いません。プリフェッチされるデータサイズについては、各製品のハードウェアマニュアルを参照してください。
- R2で示される転送元番地からデータプリフェッチされる範囲にR1で示される転送先番地が含まれな い条件で使用してください。
- 命令終了時のR1、R2は、最後に転送したデータの次の番地を示します。
- 命令実行中に割り込み要求があった場合は、命令途中で転送を中断して割り込みを受け付けます。割り込みルーチンからの復帰後、中断されていた処理を継続して実行します。本命令を使用する際には、割り込み時、R1、R2、R3とPSWを退避/復帰してください。

【フラグ変化】

フラグ変化はありません。

【命令フォーマット】

構文	処理サイズ	コードサイズ (バイト)		
SMOVB	В	2		

【記述例】 SMOVB

SMOVF

順方向ストリング転送 Strings MOVe Forward

SMOVF

【構文】 SMOVF ストリング操作命令 【命令コード】 記載ページ:229

```
【オペレーション】
```

```
unsigned char *R1, *R2;
unsigned long R3;
while ( R3 != 0 ) {
    *R1++ = *R2++;
    R3 = R3 - 1;
}
```

注. R3 に 0 を設定して実行したとき、本命令は無視され、レジスタおよびフラグは変化しません。

【機能】

- R3で指定されたバイト数分、R2で示される転送元番地からR1で示される転送先番地へ、アドレス加 算方向にストリング転送を行います。
- 命令実行時は、R2で示される転送元番地からデータプリフェッチが行われる場合があります。ただし、R3で指定された範囲を超えるデータプリフェッチは行いません。プリフェッチされるデータサイズについては、各製品のハードウェアマニュアルを参照してください。
- R2で示される転送元番地からデータプリフェッチされる範囲にR1で示される転送先番地が含まれな い条件で使用してください。
- 命令終了時のR1、R2は、最後に転送したデータの次の番地を示します。
- 命令実行中に割り込み要求があった場合は、命令途中で転送を中断して割り込みを受け付けます。割り込みルーチンからの復帰後、中断されていた処理を継続して実行します。本命令を使用する際には、割り込み時、R1、R2、R3とPSWを退避/復帰してください。

【フラグ変化】

フラグ変化はありません。

【命令フォーマット】

構文	処理サイズ	コードサイズ (バイト)	
SMOVF	В	2	

【記述例】

SMOVF

SMOVU

ストリング転送 Strings MOVe while Unequal to zero

SMOVU

【構文】 SMOVU ストリング操作命令 【命令コード】 記載ページ:229

【オペレーション】

```
unsigned char *R1, *R2, tmp;
unsigned long R3;
while ( R3 != 0 ) {
    tmp = *R2++;
    *R1++ = tmp;
    R3--;
    if ( tmp == '\0' ) {
        break;
    }
}
```

注. R3 に 0 を設定して実行したとき、本命令は無視され、レジスタおよびフラグは変化しません。

【機能】

- R2で示される転送元番地からR1で示される転送先番地へNullキャラクタ '\O' (=00h) が検出される まで、R3で指定されたバイト数を上限として、アドレス加算方向にストリング転送を行います。転 送はNullキャラクタ転送後に終了します。
- 命令実行時は、R2で示される転送元番地からデータプリフェッチが行われる場合があります。ただし、R3で指定された範囲を超えるデータプリフェッチは行いません。プリフェッチされるデータサイズについては、各製品のハードウェアマニュアルを参照してください。
- R2で示される転送元番地からデータプリフェッチされる範囲にR1で示される転送先番地が含まれな い条件で使用してください。
- 命令終了時のR1、R2は、不定となります。
- 命令実行中に割り込み要求があった場合は、命令途中で転送を中断して割り込みを受け付けます。割り込みルーチンからの復帰後、中断されていた処理を継続して実行します。本命令を使用する際には、割り込み時、R1、R2、R3とPSWを退避/復帰してください。

【フラグ変化】

• フラグ変化はありません。

【命令フォーマット】

構文	処理サイズ	コードサイズ (バイト)
SMOVU	В	2

【記述例】

SMOVU

SSTR

ストリングストア Strings SToRe **SSTR**

【構文】

SSTR.size

ストリング操作命令 【命令コード】 記載ページ:229

【オペレーション】

```
unsigned { char | short | long } *R1, R2;
unsigned long R3;
while ( R3 != 0 ) {
 *R1++ = R2;
 R3 = R3 - 1;
}
```

- 注. 1. R3 に 0 を設定して実行したとき、本命令は無視され、レジスタおよびフラグは変化しません。
 - 2. R1++: サイズ指定子 (.size) が ".B" のとき 1、".W" のとき 2、".L" のとき 4 が加算されます。
 - 3. R2:サイズ指定子(.size)が".B"のとき R2の LSB 側バイトデータ、".W"のとき R2の LSB 側ワードデータ、".L"のとき R2のロングワードデータがストアされます。

【機能】

- R3で示される回数分、R2の内容をR1で示される転送先番地へ、アドレス加算方向にストリングストアを行います。
- 命令終了時のR1は、最後に転送したデータの次の番地を示します。
- 命令実行中に割り込み要求があった場合は、命令途中で転送を中断して割り込みを受け付けます。割り込みルーチンからの復帰後、中断されていた処理を継続して実行します。本命令を使用する際には、割り込み時、R1、R2、R3とPSWを退避/復帰してください。

【フラグ変化】

• フラグ変化はありません。

【命令フォーマット】

構文	size	処理サイズ	コードサイズ (バイト)
SSTR.size	B/W/L	size	2

【記述例】

SSTR.W

STNZ

条件付き転送 STore on Not Zero

STNZ

【構文】

STNZ src, dest

転送命令 【命令コード】

記載ページ:230

【オペレーション】

if (Z == 0) dest = src;

【機能】

• Zフラグが"0"のとき、srcをdestに転送します。"1"のときdestは変化しません。

【フラグ変化】

• フラグ変化はありません。

【命令フォーマット】

構文	処理	対象	対象	
梅又	サイズ	src	dest	(バイト)
STNZ src, dest	L	#SIMM:8	Rd	4
	L	#SIMM:16	Rd	5
	L	#SIMM:24	Rd	6
	L	#IMM:32	Rd	7

【記述例】

STNZ #1, R2

STZ

条件付き転送 STore on Zero

STZ

【構文】

転送命令 【命令コード】

STZ src, dest

記載ページ:230

【オペレーション】

if (Z == 1) dest = src;

【機能】

• Zフラグが"1"のとき、srcをdestに転送します。"0"のとき、destは変化しません。

【フラグ変化】

• フラグ変化はありません。

【命令フォーマット】

構文	処理	対象	対象	
[[[] [] [] [] [] [] [] [] []	サイズ	src	dest	(バイト)
STZ src, dest	L	#SIMM:8	Rd	4
	L	#SIMM:16	Rd	5
	L	#SIMM:24	Rd	6
	L	#IMM:32	Rd	7

【記述例】

STZ #1, R2

SUB

ボローなし減算 SUBtract

SUB

【構文】

算術/論理演算命令 【命令コード】

記載ページ:231

(1) SUB src, dest

(2) SUB src, src2, dest

【オペレーション】

- (1) dest = dest src;
- (2) dest = src2 src;

【機能】

- (1) destからsrcを減算し、その結果をdestに格納します。
- (2) src2からsrcを減算し、その結果をdestに格納します。

【フラグ変化】

フラグ	変化	条件
С		符号なし演算のオーバフローが発生しなかったとき"1"、それ以外のとき"0"になります。
Z		演算後のdestが0のとき"1"、それ以外のとき"0"になります。
S		演算後のdestのMSBが"1"のとき"1"、それ以外のとき"0"になります。
0		符号付き演算のオーバフローが発生したとき"1"、それ以外のとき"0"になります。

【命令フォーマット】

構文	処理	対象			コードサイズ
備 又	サイズ	src	src2	dest	(バイト)
(1) SUB src, dest	L	#UIMM:4	-	Rd	2
	L	Rs	-	Rd	2
	L	[Rs].memex	-	Rd	2 (memex == UB) 3 (memex != UB)
	L	dsp:8[Rs].memex (注)	-	Rd	3 (memex == UB) 4 (memex != UB)
	L	dsp:16[Rs].memex (注)	-	Rd	4 (memex == UB) 5 (memex != UB)
(2) SUB src, src2, dest	L	Rs	Rs2	Rd	3

注. 弊社の「RXファミリ アセンブラ」では、ディスプレースメントの値(dsp:8、dsp:16)は、サイズ拡張指定子が".W" または".UW"のときは2の倍数、".L"のときは4の倍数を指定してください。dsp:8には、サイズ拡張指定子が".W"または".UW"のとき0~510(255×2)が、".L"のとき0~1020(255×4)が指定できます。dsp:16には、サイズ拡張指定子が".W"または".UW"のとき0~131070(65535×2)が、".L"のとき0~262140(65535×4)が指定できます。命令コードには、1/2、1/4した値が埋め込まれます。

【記述例】

SUB #15, R2

SUB R1, R2

SUB [R1], R2

SUB 1[R1].B, R2

SUB R1, R2, R3

SUNTIL

ストリングサーチ Search UNTIL equal string

SUNTIL

【構文】

SUNTIL.size

ストリング操作命令 【命令コード】 記載ページ:232

【オペレーション】

```
unsigned { char | short | long } *R1;
unsigned long R2, R3, tmp;
while ( R3 != 0 ) {
   tmp = ( unsigned long ) *R1++;
   R3--;
   if ( tmp == R2 ) {
      break;
   }
}
```

- 注. 1. R3 に 0 を設定して実行したとき、本命令は無視され、レジスタおよびフラグは変化しません。
 - 2. R1++: サイズ指定子 (.size) が ".B" のとき 1、".W" のとき 2、".L" のとき 4 が加算されます。

【機能】

- R1で示される比較先番地からアドレスの加算方向に、R2の内容と一致するデータが現れるまで、R3 で指定される回数を上限として検索を行います。サイズ指定子(.size)が".B"または".W"のときは、メモリのバイトデータまたはワードデータをロングワードデータにゼロ拡張し、R2の内容と比較を行います。
- 命令実行時は、R1で示される比較先番地からデータプリフェッチが行われる場合があります。ただし、R3で指定された範囲を超えるデータプリフェッチは行いません。プリフェッチされるデータサイズについては、各製品のハードウェアマニュアルを参照してください。
- フラグは「*R1-R2」の演算結果にしたがって変化します。
- 命令終了時のR1は、一致したデータの次の番地を示します。すべて一致しなかったときは、最後に 転送したデータの次の番地を示します。
- 命令終了後のR3は、「初期値・比較回数」となります。
- 命令実行中に割り込み要求があった場合は、命令途中で転送を中断して割り込みを受け付けます。割り込みルーチンからの復帰後、中断されていた処理を継続して実行します。本命令を使用する際には、割り込み時、R1、R2、R3とPSWを退避/復帰してください。

【フラグ変化】

フラグ	変化	条件
С		符号なし比較の結果、0以上のとき"1"、それ以外のとき"0"になります。
Z		一致したとき"1"、それ以外のとき"0"になります。
S	-	
0	-	

【命令フォーマット】

構文	size	処理サイズ	コードサイズ (バイト)
SUNTIL.size	B/W/L	L	2

【記述例】 SUNTIL.W

SWHILE

ストリングサーチ Search WHILE unequal string

SWHILE

【構文】

SWHILE.size

ストリング操作命令 【命令コード】 記載ページ:232

【オペレーション】

```
unsigned { char | short | long } *R1;
unsigned long R2, R3, tmp;
while ( R3 != 0 ) {
   tmp = ( unsigned long ) *R1++;
   R3--;
   if ( tmp != R2 ) {
      break;
   }
}
```

- 注. 1. R3 に 0 を設定して実行したとき、本命令は無視され、レジスタおよびフラグは変化しません。
 - 2. R1++: サイズ指定子(.size)が ".B"のとき1、".W"のとき2、".L"のとき4が加算されます。

【機能】

- R1で示される比較先番地からアドレスの加算方向に、R2の内容と一致しないデータが現れるまで、R3で指定される回数を上限として検索を行います。サイズ指定子(.size)が".B"または".W"のときは、メモリのバイトデータまたはワードデータをロングワードデータにゼロ拡張し、R2の内容と比較を行います。
- 命令実行時は、R1で示される比較先番地からデータプリフェッチが行われる場合があります。ただし、R3で指定された範囲を超えるデータプリフェッチは行いません。プリフェッチされるデータサイズについては、各製品のハードウェアマニュアルを参照してください。
- フラグは「*R1-R2」の演算結果にしたがって変化します。
- 命令終了時のR1は、一致しなかったデータの次の番地を示します。すべて一致したときは、最後に 転送したデータの次の番地を示します。
- 命令終了後のR3は、「初期値 比較回数」となります。
- 命令実行中に割り込み要求があった場合は、命令途中で転送を中断して割り込みを受け付けます。割り込みルーチンからの復帰後、中断されていた処理を継続して実行します。本命令を使用する際には、割り込み時、R1、R2、R3とPSWを退避/復帰してください。

【フラグ変化】

フラグ	変化	条件
С		符号なし比較の結果、0以上のとき"1"、それ以外のとき"0"になります。
Z		すべて一致したとき"1"、それ以外のとき"0"になります。
S	-	
0	-	

【命令フォーマット】

構文	size	処理サイズ	コードサイズ (バイト)
SWHILE.size	B/W/L	L	2

【記述例】 SWHILE.W

TST

テスト TeST logical **TST**

【構文】

TST src, src2

算術/論理演算命令 【命令コード】

記載ページ:233

【オペレーション】

src2 & src;

【機能】

• src2とsrcの論理積をとった結果にしたがって、PSWの各フラグが変化します。

【フラグ変化】

フラグ	変化	条件
С	-	
Z		演算結果が0のとき"1"、それ以外のとき"0"になります。
S		演算結果のMSBが"1"のとき"1"、それ以外のとき"0"になります。
0	-	

【命令フォーマット】

構文	処理	対象		コードサイズ
[[[] [] [] [] [] [] [] [] []	サイズ	src	src2	(バイト)
TST src, src2	L	#SIMM:8	Rs	4
	L	#SIMM:16	Rs	5
	L	#SIMM:24	Rs	6
	L	#IMM:32	Rs	7
	L	Rs	Rs2	3
	L	[Rs].memex	Rs2	3 (memex == UB) 4 (memex != UB)
	L	dsp:8[Rs].memex (注)	Rs2	4 (memex == UB) 5 (memex != UB)
	L	dsp:16[Rs].memex (注)	Rs2	5 (memex == UB) 6 (memex != UB)

注. 弊社の「RXファミリアセンブラ」では、ディスプレースメントの値(dsp:8、dsp:16)は、サイズ拡張指定子が".W"または".UW"のときは2の倍数、".L"のときは4の倍数を指定してください。dsp:8には、サイズ拡張指定子が".W"または".UW"のとき0~510(255×2)が、".L"のとき0~1020(255×4)が指定できます。dsp:16には、サイズ拡張指定子が".W"または".UW"のとき0~131070(65535×2)が、".L"のとき0~262140(65535×4)が指定できます。命令コードには、1/2、1/4した値が埋め込まれます。

【記述例】

TST #7, R2

TST R1, R2

TST [R1], R2

TST 1[R1].UB, R2

WAIT

ウェイト WAIT

WAIT

【構文】

WAIT

システム操作命令 【命令コード】 記載ページ: 234

【オペレーション】

【機能】

- プログラムの実行を停止します。ノンマスカブル割り込み、割り込み、またはリセットが発生するとプログラムの実行を開始します。
- この命令は特権命令です。ユーザモードで実行すると特権命令例外が発生します。
- PSWのIビットが"1"になります。
- 割り込み発生時に退避されるPCは、WAIT命令の次のアドレスになります。

注. プログラムの実行を停止した状態での低消費電力状態については、各製品のハードウェアマニュアルを参照してください。

【フラグ変化】

• フラグ変化はありません。

【命令フォーマット】

構文	コードサイズ (バイト)
WAIT	2

【記述例】

WAIT

XCHG

交換 eXCHanGe

XCHG

【構文】

XCHG src, dest

転送命令 【命令コード】 記載ページ: 235

【オペレーション】

tmp = src; src = dest; dest = tmp;

【機能】

• 以下のとおり、srcとdestの内容を交換します。

src	dest	機能
レジスタ	レジスタ	レジスタ (src) のデータとレジスタ (dest) のデータを交換します。
メモリ		メモリのデータとレジスタのデータを交換します。サイズ拡張指定子が.Bおよび.UBのときは、レジスタのLSB側のバイトデータとメモリのデータを交換します。サイズ拡張指定子が.Wおよび.UWのときは、レジスタのLSB側のワードデータとメモリのデータを交換します。サイズ拡張指定子が.L以外のときは、指定した拡張方法でメモリのデータをロングワードデータに拡張し、レジスタに転送します。

• 実装により、排他制御に使える場合があります。詳細については、各製品のハードウェアマニュアル を参照してください。

【フラグ変化】

• フラグ変化はありません。

【命令フォーマット】

構文	処理	対象	コードサイズ	
梅又	サイズ	src	dest	(バイト)
XCHG src, dest	L	Rs	Rd	3
	L	[Rs].memex	Rd	3 (memex == UB)
				4 (memex != UB)
	L	dsp:8[Rs].memex (注)	Rd	4 (memex == UB)
				5 (memex != UB)
	L	dsp:16[Rs].memex(注)	Rd	5 (memex == UB)
				6 (memex != UB)

注. 弊社の「RXファミリ アセンブラ」では、ディスプレースメントの値(dsp:8、dsp:16)は、サイズ拡張指定子が".W"または".UW"のときは2の倍数、".L"のときは4の倍数を指定してください。dsp:8には、サイズ拡張指定子が".W"または".UW"のとき0~510(255x2)が、".L"のとき0~1020(255x4)が指定できます。dsp:16には、サイズ拡張指定子が".W"または".UW"のとき0~131070(65535x2)が、".L"のとき0~262140(65535x4)が指定できます。命令コードには、1/2、1/4した値が埋め込まれます。

【記述例】

XCHG R1, R2 XCHG [R1].W, R2

XOR

排他的論理和 eXclusive OR logical

XOR

【構文】

XOR src, dest

算術/論理演算命令 【命令コード】 記載ページ:236

【オペレーション】

dest = dest ^ src;

【機能】

• destとsrcの排他的論理和をとり、その結果をdestに格納します。

【フラグ変化】

フラグ	変化	条件
С	-	
Z		演算後のdestが0のとき"1"、それ以外のとき"0"になります。
S		演算後のdestのMSBが"1"のとき"1"、それ以外のとき"0"になります。
0	-	

【命令フォーマット】

# ☆	処理	対象	コードサイズ	
構文	サイズ	src	dest	(バイト)
XOR src, dest	L	#SIMM:8	Rd	4
	L	#SIMM:16	Rd	5
	L	#SIMM:24	Rd	6
	L	#IMM:32	Rd	7
	L	Rs	Rd	3
	L	[Rs].memex	Rd	3 (memex == UB) 4 (memex != UB)
	L	dsp:8[Rs].memex (注)	Rd	4 (memex == UB) 5 (memex != UB)
	L	dsp:16[Rs].memex (注)	Rd	5 (memex == UB) 6 (memex != UB)

注. 弊社の「RXファミリ アセンブラ」では、ディスプレースメントの値(dsp:8、dsp:16)は、サイズ拡張指定子が".W"または".UW"のときは2の倍数、".L"のときは4の倍数を指定してください。dsp:8には、サイズ拡張指定子が".W"または".UW"のとき0~510(255×2)が、".L"のとき0~1020(255×4)が指定できます。dsp:16には、サイズ拡張指定子が".W"または".UW"のとき0~131070(65535×2)が、".L"のとき0~262140(65535×4)が指定できます。命令コードには、1/2、1/4 した値が埋め込まれます。

【記述例】

XOR #8, R1

XOR R1, R2


XOR [R1], R2

XOR 16[R1].L, R2

4. 命令コード

4.1 本章の見方

本章は、命令コードをオペコードごとに説明しています。 本章の見方を以下に実例をあげて示します。



(1) ニーモニック

本ページで説明するニーモニックを示しています。

(2) コードサイズ表


命令のバイト数を示しています。RX CPUの命令のバイト数は、1バイト~8バイトです。

(3) 構文

命令の構文を記号で示しています。

(4) 命令コード

命令コードを示しています。() 内は選択する src/destによって選択、または省略されます。



src/destの内容(前ページの例では(命令の先頭番地+2)または(命令の先頭番地+3)以降)は、 図4.1に示すように配置されます。




図 4.1 即値(IMM)とディスプレースメント(dsp)

rs、rd、ld、miなどの略号は、以下を意味します。

rs : Source register

: Second source register rs2

: Destination register rd

: Second destination register rd2

ri : Index register : Base register rb

li : Length of immediate

ld : Length of displacement

lds : Length of source displacement

: Length of destination displacement ldd

: Memory extension size infix mi

imm: Immediate

: Displacement dsp

: Condition code cd

: Control register cr

: Control bit : Size specifier SZ

cb

: Addressing ad

4.2 命令コード詳細説明

次ページより RX CPU の命令コードの詳細説明を示します。

ABS

【コードサイズ】

構文	src	dest	コードサイズ (バイト)
(1) ABS dest	-	Rd	2
(2) ABS src, dest	Rs	Rd	3

(1) ABS dest

b7											b0	
0	1	1	1	1	1	1	0	0	0	1	0	rd[3:0]

rd[3:0]		dest
0000b ~ 1111b	Rd	R0(SP) ~ R15

(2) ABS src, dest

b7	b0 b7						b0 b7				b0						
1	1	1	1	1	1	0	0	0	0	0	0	1	1	1	1	rs[3:0]	rd[3:0]


rs[3:0]/rd[3:0]	src/dest				
0000b ~ 1111b	Rs/Rd	R0(SP) ~ R15			

ADC ADC

【コードサイズ】

ħ	構文	src	dest	コードサイズ (バイト)
(1) ADC	src, dest	#SIMM:8	Rd	4
		#SIMM:16	Rd	5
		#SIMM:24	Rd	6
		#IMM:32	Rd	7
(2) ADC	src, dest	Rs	Rd	3
(3) ADC	src, dest	[Rs].L	Rd	4
		dsp:8[Rs].L	Rd	5
		dsp:16[Rs].L	Rd	6

(1) ADC src, dest



li[1:0]	src
01b	#SIMM:8
10b	#SIMM:16
11b	#SIMM:24
00b	#IMM:32


rd[3:0]		dest
0000b ~ 1111b	Rd	R0(SP) ~ R15

(2) ADC src, dest

b7		b0 b7							b0 b7				b0			
1	1	1	1	1	1	0	0	0	0	0	0	1	0	ld[1:0]	rs[3:0]	rd[3:0]

Id[1:0]	src	rs[3:0]/rd[3:0]		src/dest
11b	Rs	0000b ~ 1111b	Rs/Rd	R0(SP) ~ R15

(3) ADC src, dest



mi[1:0]	memex
10b	L

ld[1:0]	src
00b	[Rs]
01b	dsp:8[Rs]
10b	dsp:16[Rs]

rs[3:0]/rd[3:0]		src/dest
0000b ~ 1111b	Rs/Rd	R0(SP) ~ R15

ADD

【コードサイズ】

		1		
構文	src	src2	dest	コードサイズ (バイト)
(1) ADD src, dest	#UIMM:4	=	Rd	2
(3オペランドの	#SIMM:8	-	Rd	3
命令コードになります。)	#SIMM:16	-	Rd	4
	#SIMM:24	-	Rd	5
	#IMM:32	-	Rd	6
(2) ADD src, dest	Rs	-	Rd	2
	[Rs].memex		Rd	2 (memex == UB)
		-	IXu	3 (memex != UB)
	dsp:8[Rs].memex		Rd	3 (memex == UB)
		_	T.G	4 (memex != UB)
	dsp:16[Rs].memex		Rd	4 (memex == UB)
		-	IXu	5 (memex != UB)
(3) ADD src, src2, dest	#SIMM:8	Rs	Rd	3
	#SIMM:16	Rs	Rd	4
	#SIMM:24	Rs	Rd	5
	#IMM:32	Rs	Rd	6
(4) ADD src, src2, dest	Rs	Rs2	Rd	3

(1) ADD src, dest

b7							b0	b7	b0
0	1	1	0	0	0	1	0	imm[3:0]	rd[3:0]

imm[3:0]	src		
0000b ~ 1111b	#UIMM:4	0 ~ 15	

rd[3:0]		dest
0000b ~ 1111b	Rd	R0(SP) ~ R15

(2) ADD src, dest

memex == UB または src==Rs の場合



memex != UB の場合


b7	memex	b0	b7			b0	b7	b0	ld[1:0)] :	src	
0	0 0 0 0	1 1 0	mi[1:0] 0	0 1	0	ld[1:0]	rs[3:0]	rd[3:0]	/ 11b	(なし)		
									00b	(なし)		
									01b	dsp:8		
									\ 10b	dsp:16		_ / _

mi[1:0]	memex
00b	В
01b	W
10b	L
11b	UW

ld[1:0]	src
11b	Rs
00b	[Rs]
01b	dsp:8[Rs]
10b	dsp:16[Rs]

rs[3:0]/rd[3:0]		src/dest
0000b ~ 1111b	Rs/Rd	R0(SP) ~ R15

(3) ADD src, src2, dest



	-
li[1:0]	src
01b	#SIMM:8
10b	#SIMM:16
11b	#SIMM:24
00b	#IMM:32

rs2[3:0]/rd[3:0]		src2/dest
0000b ~ 1111b	Rs/Rd	R0(SP) ~ R15

(4) ADD src, src2, dest

b7		b0 b7							b0	b7	b0			
1	1	1	1	1	1	1	1	0	0	1	0	rd[3:0]	rs[3:0]	rs2[3:0]

rs[3:0]/rs2[3:0]/rd[3:0]	src/src	2/dest
0000b ~ 1111b	Rs/Rs2/Rd	R0(SP) ~ R15

AND

【コードサイズ】

	構文	src	src2	dest	コードサイズ (バイト)
(1) AND	src, dest	#UIMM:4	=	Rd	2
(2) AND	src, dest	#SIMM:8	-	Rd	3
		#SIMM:16	-	Rd	4
		#SIMM:24	-	Rd	5
		#IMM:32	-	Rd	6
(3) AND	src, dest	Rs	-	Rd	2
		[Rs].memex	-	Rd	2 (memex == UB) 3 (memex != UB)
		dsp:8[Rs].memex	-	Rd	3 (memex == UB) 4 (memex != UB)
		dsp:16[Rs].memex	-	Rd	4 (memex == UB) 5 (memex != UB)
(4) AND	src, src2, dest	Rs	Rs2	Rd	3


(1) AND src, dest

b7							b0	b7	b0
0	1	1	0	0	1	0	0	imm[3:0]	rd[3:0]

imm[3:0]	S	rc
0000b ~ 1111b	#UIMM:4	0 ~ 15

rd[3:0]		dest
0000b ~ 1111b	Rd	R0(SP) ~ R15

(2) AND src, dest




li[1:0]	src
01b	#SIMM:8
10b	#SIMM:16
11b	#SIMM:24
00b	#IMM:32


rd[3:0]		dest
0000b ~ 1111b	Rd	R0(SP) ~ R15

(3) AND src, dest

memex == UB または src==Rs の場合



memex != UB の場合



mi[1:0]	memex
00b	В
01b	W
10b	L
11b	UW

ld[1:0]	src
11b	Rs
00b	[Rs]
01b	dsp:8[Rs]
10b	dsp:16[Rs]

rs[3:0]/rd[3:0]		src/dest
0000b ~ 1111b	Rs/Rd	R0(SP) ~ R15

(4) AND src, src2, dest

b7	,						b0	b7	b0 b7					b0
1	1	1	1	1	1	1	1	0	1	0	0	rd[3:0]	rs[3:0]	rs2[3:0]


rs[3:0]/rs2[3:0]/rd[3:0]	src/src	2/dest
0000b ~ 1111b	Rs/Rs2/Rd	R0(SP) ~ R15

BCLR BCLR

【コードサイズ】

構文	src	dest	コードサイズ (バイト)
(1) BCLR src, dest	#IMM:3	[Rd].B	2
	#IMM:3	dsp:8[Rd].B	3
	#IMM:3	dsp:16[Rd].B	4
(2) BCLR src, dest	Rs	[Rd].B	3
	Rs	dsp:8[Rd].B	4
	Rs	dsp:16[Rd].B	5
(3) BCLR src, dest	#IMM:5	Rd	2
(4) BCLR src, dest	Rs	Rd	3

(1) BCLR src, dest




ld[1:0]	dest
00b	[Rd]
01b	dsp:8[Rd]
10b	dsp:16[Rd]

rd[3:0]		dest
0000b ~ 1111b	Rd	R0(SP) ~ R15

imm[2:0]	SI	rc
000b ~ 111b	#IMM:3	0 ~ 7

(2) BCLR src, dest



ld[1:0]	dest
00b	[Rd]
01b	dsp:8[Rd]
10b	dsp:16[Rd]

rs[3:0]/rd[3:0]		src/dest
0000b ~ 1111b	Rs/Rd	R0(SP) ~ R15

(3) BCLR src, dest

b7		b0 b7 b						b0
0	1	1	1	1	0	1	imm[4:0]	rd[3:0]

imm[4:0]	s	rc
00000b ~ 11111b	#IMM:5	0 ~ 31

rd[3:0]		dest
0000b ~ 1111b	Rd	R0(SP) ~ R15

(4) BCLR src, dest

b	7	b0 b7						b0 b7			b0					
1	1	1	1	1	1	0	0	0	1	1	0	0	1	ld[1:0]	rd[3:0]	rs[3:0]

ld[1:0]	dest
11b	Rd

rs[3:0]/rd[3:0]	src/dest		
0000b ~ 1111b	Rs/Rd	R0(SP) ~ R15	

B*Cnd* B*Cnd*

【コードサイズ】

構文	src	コードサイズ (バイト)
(1) BCnd.S src	pcdsp:3	1
(2) BCnd.B src	pcdsp:8	2
(3) BCnd.W src	pcdsp:16	3

(1) BCnd.S src

b7					b0
0	0	0	1	cd	dsp[2:0] ^(注)

注. dsp[2:0] で pcdsp:3 = src を指定します。

cd	BCnd
0b	BEQ, BZ
1b	BNE, BNZ

dsp[2:0]	分岐距離
011b	3
100b	4
101b	5
110b	6
111b	7
000b	8
001b	9
010b	10

(2) BCnd.B src

b7			src		
0	0	1	0	cd[3:0]	pcdsp:8 (注)

注. pcdsp:8 = src が示す番地 - 命令の先頭番地

cd[3:0]	BCnd	cd[3:0]	BCnd
0000b	BEQ, BZ	1000b	BGE
0001b	BNE, BNZ	1001b	BLT
0010b	BGEU, BC	1010b	BGT
0011b	BLTU, BNC	1011b	BLE
0100b	BGTU	1100b	ВО
0101b	BLEU	1101b	BNO
0110b	BPZ	1110b	BRA.B
0111b	BN	1111b	(予約)

(3) BCnd.W src

b7							b0		src
0	0	1	1	1	0	1	cd	р	cdsp:16 ^(注)

注. pcdsp:16 = src が示す番地 - 命令の先頭番地


cd	BCnd
0b	BEQ, BZ
1b	BNE, BNZ


BM*Cnd* BM*Cnd*

【コードサイズ】

構文	src	dest	コードサイズ (バイト)
(1) BMCnd src, dest	#IMM:3	[Rd].B	3
	#IMM:3	dsp:8[Rd].B	4
	#IMM:3	dsp:16[Rd].B	5
(2) BMCnd src, dest	#IMM:5	Rd	3

(1) BMCnd src, dest





imm[2:0]	S	rc
000b ~ 111b	#IMM:3	0 ~ 7

ld[1:0]	dest
00b	[Rd]
01b	dsp:8[Rd]
10b	dsp:16[Rd]

rd[3:0]	dest		
0000b ~ 1111b	Rd	R0(SP) ~ R15	

cd[3:0]	BMCnd	cd[3:0]	BM <i>Cnd</i>
0000b	BMEQ, BMZ	1000b	BMGE
0001b	BMNE, BMNZ	1001b	BMLT
0010b	BMGEU, BMC	1010b	BMGT
0011b	BMLTU, BMNC	1011b	BMLE
0100b	BMGTU	1100b	BMO
0101b	BMLEU	1101b	BMNO
0110b	BMPZ	1110b	(予約)
0111b	BMN	1111b	(予約)

(2) BMCnd src, dest

b7		b0 b7						b7		b0 b7			b0
1	1	1	1	1	1	0	1	1	1	1	imm[4:0]	cd[3:0]	rd[3:0]

imm[4:0]	SI	rc
00000b ~ 11111b	#IMM:5	0 ~ 31

cd[3:0]	BMCnd	cd[3:0]	BMCnd
0000b	BMEQ, BMZ	1000b	BMGE
0001b	BMNE, BMNZ	1001b	BMLT
0010b	BMGEU, BMC	1010b	BMGT
0011b	BMLTU, BMNC	1011b	BMLE
0100b	BMGTU	1100b	ВМО
0101b	BMLEU	1101b	BMNO
0110b	BMPZ	1110b	(予約)
0111b	BMN	1111b	(予約)


rd[3:0]	dest		
0000b ~ 1111b	Rd	R0(SP) ~ R15	

BNOT

【コードサイズ】

構文	src	dest	コードサイズ (バイト)
(1) BNOT src, dest	#IMM:3	[Rd].B	3
	#IMM:3	dsp:8[Rd].B	4
	#IMM:3	dsp:16[Rd].B	5
(2) BNOT src, dest	Rs	[Rd].B	3
	Rs	dsp:8[Rd].B	4
	Rs	dsp:16[Rd].B	5
(3) BNOT src, dest	#IMM:5	Rd	3
(4) BNOT src, dest	Rs	Rd	3

(1) BNOT src, dest




imm[2:0]	src		
000b ~ 111b	#IMM:3	0 ~ 7	

ld[1:0]	dest
00b	[Rd]
01b	dsp:8[Rd]
10b	dsp:16[Rd]

rd[3:0]		dest
0000b ~ 1111b	Rd	R0(SP) ~ R15

(2) BNOT src, dest



ld[1:0]	dest
00b	[Rd]
01b	dsp:8[Rd]
10b	dsp:16[Rd]

rs[3:0]/rd[3:0]		src/dest
0000b ~ 1111b	Rs/Rd	R0(SP) ~ R15

(3) BNOT src, dest

	b7							b0	b7		b0 b7						b0
Γ	1	1	1	1	1	1	0	1	1	1	1	imm[4:0]	1	1	1	1	rd[3:0]

imm[4:0]	src				
00000b ~ 11111b	#IMM:5	0 ~ 31			

rd[3:0]		dest
0000b ~ 1111b	Rd	R0(SP) ~ R15

(4) BNOT src, dest

b7	7 b0 b7								b0 b7				b0			
1	1	1	1	1	1	0	0	0	1	1	0	1	1	ld[1:0]	rd[3:0]	rs[3:0]

ld[1:0]	dest
11b	Rd

rs[3:0]/rd[3:0]		src/dest
0000b ~ 1111b	Rs/Rd	R0(SP) ~ R15

BRA BRA

【コードサイズ】

構文	src	コードサイズ (バイト)
(1) BRA.S src	pcdsp:3	1
(2) BRA.B src	pcdsp:8	2
(3) BRA.W src	pcdsp:16	3
(4) BRA.A src	pcdsp:24	4
(5) BRA.L src	Rs	2

(1) BRA.S src

b7					b0
0	0	0	0	1	dsp[2:0] ^(注)

注. dsp[2:0] で pcdsp:3 = src を指定します。

dsp[2:0]	分岐距離
011b	3
100b	4
101b	5
110b	6
111b	7
000b	8
001b	9
010b	10

(2) BRA.B src

b7							b0	src
0	0	1	0	1	1	1	0	pcdsp:8 (注)

注. pcdsp:8 = src が示す番地 - 命令の先頭番地

(3) BRA.W src

b7	7 b0				src			
0	0	1	1	1	0	0	0	pcdsp:16 (注)

注. pcdsp:16 = src が示す番地 - 命令の先頭番地

(4) BRA.A src

b7							b0	src
0	0	0	0	0	1	0	0	pcdsp:24 (注)

注. pcdsp:24 = src が示す番地 - 命令の先頭番地

(5) BRA.L src

b7		b0 b7							b0			
0	1	1	1	1	1	1	1	0	1	0	0	rs[3:0]

rs[3:0]	src			
0000b ~ 1111b	Rs	R0(SP) ~ R15		

BRK BRK

【コードサイズ】

構文	コードサイズ (バイト)		
(1) BRK	1		

(1) BRK


b7							b0
0	0	0	0	0	0	0	0

BSET BSET

【コードサイズ】

構文	src	dest	コードサイズ (バイト)
(1) BSET src, dest	#IMM:3	[Rd].B	2
	#IMM:3	dsp:8[Rd].B	3
	#IMM:3	dsp:16[Rd].B	4
(2) BSET src, des	Rs	[Rd].B	3
	Rs	dsp:8[Rd].B	4
	Rs	dsp:16[Rd].B	5
(3) BSET src, dest	#IMM:5	Rd	2
(4) BSET src, dest	Rs	Rd	3

(1) BSET src, dest




ld[1:0]	dest
00b	[Rd]
01b	dsp:8[Rd]
10b	dsp:16[Rd]

rd[3:0]	dest			
0000b ~ 1111b	Rd	R0(SP) ~ R15		

imm[2:0]	src			
000b ~ 111b	#IMM:3	0 ~ 7		


(2) BSET src, dest



ld[1:0]	dest
00b	[Rd]
01b	dsp:8[Rd]
10b	dsp:16[Rd]

rs[3:0]/rd[3:0]	src/dest			
0000b ~ 1111b	Rs/Rd	R0(SP) ~ R15		


(3) BSET src, dest



imm[4:0]	SI	rc
00000b ~ 11111b	#IMM:5	0 ~ 31

rd[3:0]	dest	
0000b ~ 1111b	Rd	R0(SP) ~ R15

(4) BSET src, dest



ld[1:0]	dest
11b	Rd

rs[3:0]/rd[3:0]	src/dest	
0000b ~ 1111b	Rs/Rd	R0(SP) ~ R15

BSR BSR

【コードサイズ】

構文	src	コードサイズ (バイト)		
(1) BSR.W src	pcdsp:16	3		
(2) BSR.A src	pcdsp:24	4		
(3) BSR.L src	Rs	2		

(1) BSR.W src

b7	b7 b0				_	src			
0	0	1	1	1	0	0	1		pcdsp:16 (注)

注. pcdsp:16 = src が示す番地 - 命令の先頭番地

(2) BSR.A src

b7							b0	src		
0	0	0	0	0	1	0	1	pcdsp:24 (注)		

注. pcdsp:24 = src が示す番地 - 命令の先頭番地

(3) BSR.L src

_	b7	,							b7				b0
Γ	0	1	1	1	1	1	1	1	0	1	0	1	rs[3:0]


rs[3:0]	src			
0000b ~ 1111b	Rs	R0(SP) ~ R15		

BTST

【コードサイズ】

構文	src	src2	コードサイズ (バイト)
(1) BTST src, src2	#IMM:3	[Rs].B	2
	#IMM:3	dsp:8[Rs].B	3
	#IMM:3	dsp:16[Rs].B	4
(2) BTST src, src2	Rs	[Rs2].B	3
	Rs	dsp:8[Rs2].B	4
	Rs	dsp:16[Rs2].B	5
(3) BTST src, src2	#IMM:5	Rs	2
(4) BTST src, src2	Rs	Rs2	3

(1) BTST src, src2



ld[1:0]	src2
00b	[Rs]
01b	dsp:8[Rs]
10b	dsp:16[Rs]

rs[3:0]	src2		
0000b ~ 1111b	Rs	R0(SP) ~ R15	

imm[2:0]	src		
000b ~ 111b	#IMM:3	0 ~ 7	

(2) BTST src, src2



ld[1:0]	src2
00b	[Rs2]
01b	dsp:8[Rs2]
10b	dsp:16[Rs2]

rs[3:0]/rs2[3:0]	src/src2		
0000b ~ 1111b	Rs/Rs2	R0(SP) ~ R15	

(3) BTST src, src2

b7	b0 b7							b0
0	1	1	1	1	1	0	imm[4:0]	rs[3:0]

imm[4:0]	src				
00000b ~ 11111b	#IMM:5	0 ~ 31			

rs[3:0]		src2
0000b ~ 1111b	Rs	R0(SP) ~ R15

(4) BTST src, src2

b7							b0	b7						b0	b7	b0
1	1	1	1	1	1	0	0	0	1	1	0	1	0	ld[1:0]	rs2[3:0]	rs[3:0]

ld[1:0]	src2
11b	Rs2

rs[3:0]/rs2[3:0]		src/src2
0000b ~ 1111b	Rs/Rs2	R0(SP) ~ R15

CLRPSW CLRPSW

【コードサイズ】

構文	dest	コードサイズ (バイト)
(1) CLRPSW dest	flag	2

(1) CLRPSW dest

b7							b0	b7				b0
0	1	1	1	1	1	1	1	1	0	1	1	cb[3:0]

cb[3:0]	de	est
0000b	flag	С
0001b		Z
0010b		S
0011b		0
0100b		(予約)
0101b		(予約)
0110b		(予約)
0111b		(予約)
1000b		1
1001b		U
1010b		(予約)
1011b		(予約)
1100b		(予約)
1101b		(予約)
1110b		(予約)
1111b		(予約)

4. 命令コード RXファミリ

CMP CMP

【コードサイズ】

構文	src	src2	コードサイズ (バイト)
(1) CMP src, src2	#UIMM:4	Rs	2
(2) CMP src, src2	#UIMM:8	Rs	3
(3) CMP src, src2	#SIMM:8	Rs	3
	#SIMM:16	Rs	4
	#SIMM:24	Rs	5
	#IMM:32	Rs	6
(4) CMP src, src2	Rs	Rs2	2
	[Rs].memex	Rs2	2 (memex == UB) 3 (memex != UB)
	dsp:8[Rs].memex	Rs2	3 (memex == UB) 4 (memex != UB)
	dsp:16[Rs].memex	Rs2	4 (memex == UB) 5 (memex != UB)


(1) CMP src, src2

b7							b0	b7	b0
0	1	1	0	0	0	0	1	imm[3:0]	rs2[3:0]

imm[3:0]	src				
0000b ~ 1111b	#UIMM:4	0 ~ 15			


rs2[3:0]	src2				
0000b ~ 1111b	Rs	R0(SP) ~ R15			

(2) CMP src, src2



rs2[3:0]	src2	
0000b ~ 1111b	Rs	R0(SP) ~ R15

(3) CMP src, src2




li[1:0]	src
01b	#SIMM:8
10b	#SIMM:16
11b	#SIMM:24
00b	#IMM:32

rs2[3:0]	src2	
0000b ~ 1111b	Rs	R0(SP) ~ R15


src

(4) CMP src, src2

memex == UB または src==Rs の場合



memex != UB の場合



mi[1:0]	memex
00b	В
01b	W
10b	L
11b	UW

ld[1:0]	src
11b	Rs
00b	[Rs]
01b	dsp:8[Rs]
10b	dsp:16[Rs]


rs[3:0]/rs2[3:0]	src/src2	
0000b ~ 1111b	Rs/Rs2	R0(SP) ~ R15

DIV

【コードサイズ】

構文	src	dest	コードサイズ (バイト)
(1) DIV src, dest	#SIMM:8	Rd	4
	#SIMM:16	Rd	5
	#SIMM:24	Rd	6
	#IMM:32	Rd	7
(2) DIV src, dest	Rs	Rd	3
	[Rs].memex	Rd	3 (memex == UB) 4 (memex != UB)
	dsp:8[Rs].memex	Rd	4 (memex == UB) 5 (memex != UB)
	dsp:16[Rs].memex	Rd	5 (memex == UB) 6 (memex != UB)

(1) DIV src, dest





li[1:0]	src
01b	#SIMM:8
10b	#SIMM:16
11b	#SIMM:24
00b	#IMM:32

rd[3:0]	dest	
0000b ~ 1111b	Rd	R0(SP) ~ R15

(2) DIV src, dest

memex == UB または src==Rs の場合





mi[1:0]	memex
00b	В
01b	W
10b	L
11b	UW

ld[1:0]	src
11b	Rs
00b	[Rs]
01b	dsp:8[Rs]
10b	dsp:16[Rs]

rs[3:0]/rd[3:0]	src/dest	
0000b ~ 1111b	Rs/Rd R0(SP) ~ R15	


DIVU

【コードサイズ】

構文	src	dest	コードサイズ (バイト)
(1) DIVU src, dest	#SIMM:8	Rd	4
	#SIMM:16	Rd	5
	#SIMM:24	Rd	6
	#IMM:32	Rd	7
(2) DIVU src, dest	Rs	Rd	3
	[Rs].memex	Rd	3 (memex == UB) 4 (memex != UB)
	dsp:8[Rs].memex	Rd	4 (memex == UB) 5 (memex != UB)
	dsp:16[Rs].memex	Rd	5 (memex == UB) 6 (memex != UB)

(1) DIVU src, dest







li[1:0]	src
01b	#SIMM:8
10b	#SIMM:16
11b	#SIMM:24
00b	#IMM:32

rd[3:0]	dest	
0000b ~ 1111b	Rd	R0(SP) ~ R15

(2) DIVU src, dest

memex == UB または src==Rs の場合





mi[1:0]	memex
00b	В
01b	W
10b	L
11b	UW

ld[1:0]	src
11b	Rs
00b	[Rs]
01b	dsp:8[Rs]
10b	dsp:16[Rs]


rs[3:0]/rd[3:0]	src/dest	
0000b ~ 1111b	Rs/Rd	R0(SP) ~ R15

EMUL EMUL

【コードサイズ】

構文	src	dest	コードサイズ (バイト)
(1) EMUL src, dest	#SIMM:8	Rd	4
	#SIMM:16	Rd	5
	#SIMM:24	Rd	6
	#IMM:32	Rd	7
(2) EMUL src, dest	Rs	Rd	3
	[Rs].memex	Rd	3 (memex == UB) 4 (memex != UB)
	dsp:8[Rs].memex	Rd	4 (memex == UB) 5 (memex != UB)
	dsp:16[Rs].memex	Rd	5 (memex == UB) 6 (memex != UB)

(1) EMUL src, dest




li[1:0]	src
01b	#SIMM:8
10b	#SIMM:16
11b	#SIMM:24
00b	#IMM:32

rd[3:0]	dest	
0000b ~ 1110b	Rd	R0(SP) ~ R14

(2) EMUL src, dest

memex == UB または src==Rs の場合





mi[1:0]	memex
00b	В
01b	W
10b	L
11b	UW

ld[1:0]	src
11b	Rs
00b	[Rs]
01b	dsp:8[Rs]
10b	dsp:16[Rs]


rs[3:0]	src	
0000b ~ 1111b	Rs	R0(SP) ~ R15
rd[3:0]	dest	
0000b ~ 1110b	Rd	R0(SP) ~ R14

EMULU EMULU

【コードサイズ】

構文	src	dest	コードサイズ (バイト)
(1) EMULU src, dest	#SIMM:8	Rd	4
	#SIMM:16	Rd	5
	#SIMM:24	Rd	6
	#IMM:32	Rd	7
(2) EMULU src, dest	Rs	Rd	3
	[Rs].memex	Rd	3 (memex == UB) 4 (memex != UB)
	dsp:8[Rs].memex	dsp:8[Rs].memex Rd	
	dsp:16[Rs].memex	Rd	5 (memex == UB) 6 (memex != UB)

(1) EMULU src, dest





li[1:0]	src
01b	#SIMM:8
10b	#SIMM:16
11b	#SIMM:24
00b	#IMM:32

rd[3:0]	dest				
0000b ~ 1110b	Rd	R0(SP) ~ R14			

(2) EMULU src, dest

memex == UB または src==Rs の場合





mi[1:0]	memex				
00b	В				
01b	W				
10b	L				
11b	UW				

ld[1:0]	src
11b	Rs
00b	[Rs]
01b	dsp:8[Rs]
10b	dsp:16[Rs]

	src			
Rs	R0(SP) ~ R15			
dest				
Rd	R0(SP) ~ R14			

FADD FADD

(RX100 シリーズ、RX200 シリーズは、FADD 命令に対応していません)

【コードサイズ】

構文	src	dest	コードサイズ (バイト)
(1) FADD src, dest	#IMM:32	Rd	7
(2) FADD src, dest	Rs	Rd	3
	[Rs].L	Rd	3
	dsp:8[Rs].L	Rd	4
	dsp:16[Rs].L	Rd	5

(1) FADD src, dest

b7		b0 b7							b0 b7						b0					
1	1	1	1	1	1	0	1	0	1	1	1	0	0	1	0	0	0	1	0	rd[3:0]

src
#IMM:32

rd[3:0]	dest					
0000b ~ 1111b	Rd	R0(SP) ~ R15				

(2) FADD src, dest

b7		b0 b7									b0 b7					b0
1	1	1 1 1 1 0 0 1 0 0 0						0	1	0	ld[1:0]	rs[3:0]	rd[3:0]			

ld[1:0]	src
11b	Rs
00b	[Rs]
01b	dsp:8[Rs]
10b	dsp:16[Rs]

rs[3:0]/rd[3:0]	src/dest				
0000b ~ 1111b	Rs/Rd	R0(SP) ~ R15			

FCMP FCMP

(RX100 シリーズ、RX200 シリーズは、FCMP 命令に対応していません)

【コードサイズ】

構文	src	src2	コードサイズ (バイト)
(1) FCMP src, src2	#IMM:32	Rs	7
(2) FCMP src, src2	Rs	Rs2	3
	[Rs].L	Rs2	3
	dsp:8[Rs].L	Rs2	4
	dsp:16[Rs].L	Rs2	5

(1) FCMP src, src2


b7							b0	b7							b0	b7				b0
1	1	1	1	1	1	0	1	0	1	1	1	0	0	1	0	0	0	0	1	rs[3:0]

	src	
#IMM:32		

rs[3:0]	src2					
0000b ~ 1111b	Rs	R0(SP) ~ R15				

(2) FCMP src, src2

b7		b0 b7									b0	b0				
1	1	1	1	1	1	0	0	1	0	0	0	0	1	ld[1:0]	rs[3:0]	rs2[3:0]



ld[1:0]	src
11b	Rs
00b	[Rs]
01b	dsp:8[Rs]
10b	dsp:16[Rs]

rs[3:0]/rs2[3:0]		src/src2
0000b ~ 1111b	Rs/Rs2	R0(SP) ~ R15

FDIV

(RX100シリーズ、RX200シリーズは、FDIV 命令に対応していません)

【コードサイズ】


構文	src	dest	コードサイズ (バイト)
(1) FDIV src, dest	#IMM:32	Rd	7
(2) FDIV src, dest	Rs	Rd	3
	[Rs].L	Rd	3
	dsp:8[Rs].L	Rd	4
	dsp:16[Rs].L	Rd	5

(1) FDIV src, dest

b7	b0 b7	b0 b7	b0 src
1 1 1	1 1 1 0 1 0 1 1 1	0 0 1 0 0 1 0 0	rd[3:0] #IMM:32

rd[3:0]	dest					
0000b ~ 1111b	Rd	R0(SP) ~ R15				

(2) FDIV src, dest



ld[1:0]	src
11b	Rs
00b	[Rs]
01b	dsp:8[Rs]
10b	dsp:16[Rs]

rs[3:0]/rd[3:0]		src/dest				
0000b ~ 1111b	Rs/Rd	R0(SP) ~ R15				

FMUL FMUL

(RX100 シリーズ、RX200 シリーズは、FMUL 命令に対応していません)

【コードサイズ】

構文	src	dest	コードサイズ (バイト)
(1) FMUL src, dest	#IMM:32	Rd	7
(2) FMUL src, dest	Rs	Rd	3
	[Rs].L	Rd	3
	dsp:8[Rs].L	Rd	4
	dsp:16[Rs].L	Rd	5

(1) FMUL src, dest

b	7							b0	b7							b0	b7				b0	src	
Г	1	1	1	1	1	1	0	1	0	1	1	1	0	0	1	0	0	0	1	1	rd[3:0]	#IMM:32	l

rd[3:0]	dest					
0000b ~ 1111b	Rd	R0(SP) ~ R15				

(2) FMUL src, dest



ld[1:0]	src				
11b	Rs				
00b	[Rs]				
01b	dsp:8[Rs]				
10b	dsp:16[Rs]				

rs[3:0]/rd[3:0]	src/dest					
0000b ~ 1111b	Rs/Rd	R0(SP) ~ R15				

FSUB FSUB

(RX100 シリーズ、RX200 シリーズは、FSUB 命令に対応していません)

【コードサイズ】


構文	src	dest	コードサイズ (バイト)
(1) FSUB src, dest	#IMM:32	Rd	7
(2) FSUB src, dest	Rs	Rd	3
	[Rs].L	Rd	3
	dsp:8[Rs].L	Rd	4
	dsp:16[Rs].L	Rd	5

(1) FSUB src, dest

b7							b0	b7							b0	b7				b0	_	src
1	1	1	1	1	1	0	1	0	1	1	1	0	0	1	0	0	0	0	0	rd[3:0]		#IMM:32

rd[3:0]	dest					
0000b ~ 1111b	Rd	R0(SP) ~ R15				

(2) FSUB src, dest



ld[1:0]	src
11b	Rs
00b	[Rs]
01b	dsp:8[Rs]
10b	dsp:16[Rs]

rs[3:0]/rd[3:0]	src/dest				
0000b ~ 1111b	Rs/Rd	R0(SP) ~ R15			


FTOI FTOI

(RX100シリーズ、RX200シリーズは、FTOI命令に対応していません)

【コードサイズ】

構文	src	dest	コードサイズ (バイト)
(1) FTOI src, dest	Rs	Rd	3
	[Rs].L	Rd	3
	dsp:8[Rs].L	Rd	4
	dsp:16[Rs].L	Rd	5

(1) FTOI src, dest



ld[1:0]	src
11b	Rs
00b	[Rs]
01b	dsp:8[Rs]
10b	dsp:16[Rs]

rs[3:0]/rd[3:0]		src/dest
0000b ~ 1111b	Rs/Rd	R0(SP) ~ R15

INT

【コードサイズ】

構文	src	コードサイズ (バイト)
(1) INT src	#IMM:8	3

(1) INT src

b7		b0 b7 b0							src							
0	1	1	1	0	1	0	1	0	1	1	0	0	0	0	0	#IMM:8

ITOF ITOF


(RX100シリーズ、RX200シリーズは、ITOF 命令に対応していません)


【コードサイズ】

構文	src	dest	コードサイズ (バイト)
(1) ITOF src, dest	Rs	Rd	3
	[Rs].memex	Rd	3 (memex == UB) 4 (memex != UB)
	dsp:8[Rs].memex	Rd	4 (memex == UB) 5 (memex != UB)
	dsp:16[Rs].memex	Rd	5 (memex == UB) 6 (memex != UB)

(1) ITOF src, dest

memex == UB または src==Rs の場合





mi[1:0]	memex
00b	В
01b	W
10b	L
11b	UW

ld[1:0]	src
11b	Rs
00b	[Rs]
01b	dsp:8[Rs]
10b	dsp:16[Rs]

rs[3:0]/rd[3:0]	src/dest		
0000b ~ 1111b	Rs/Rd	R0(SP) ~ R15	

JMP JMP

【コードサイズ】

構文	src	コードサイズ (バイト)
(1) JMP src	Rs	2

(1) JMP src

b7	7 b0 b7							b0				
0	1	1	1	1	1	1	1	0	0	0	0	rs[3:0]

rs[3:0]		src
0000b ~ 1111b	Rs	R0(SP) ~ R15

JSR JSR

【コードサイズ】

構文	src	コードサイズ (バイト)		
(1) JSR src	Rs	2		

(1) JSR src

b7			b0 b7									
0	1	1	1	1	1	1	1	0	0	0	1	rs[3:0]

rs[3:0]		src
0000b ~ 1111b	Rs	R0(SP) ~ R15

MACHI

【コードサイズ】

構文	src	src2	コードサイズ (バイト)
(1) MACHI src, src2	Rs	Rs2	3

(1) MACHI src, src2

b7										b0 b7				b0			
1	1	1	1	1	1	0	1	0	0	0	0	0	1	0	0	rs[3:0]	rs2[3:0]

rs[3:0]/rs2[3:0]		src/src2
0000b ~ 1111b	Rs/Rs2	R0(SP) ~ R15

MACLO MACLO

【コードサイズ】

構文	src	src2	コードサイズ (バイト)
(1) MACLO src, src2	Rs	Rs2	3

(1) MACLO src, src2

b7	b0 b7									b0 b7				b0			
1	1	1	1	1	1	0	1	0	0	0	0	0	1	0	1	rs[3:0]	rs2[3:0]


rs[3:0]/rs2[3:0]		src/src2
0000b ~ 1111b	Rs/Rs2	R0(SP) ~ R15

MAX MAX

【コードサイズ】

構文	src	dest	コードサイズ (バイト)
(1) MAX src, dest	#SIMM:8	Rd	4
	#SIMM:16	Rd	5
	#SIMM:24	Rd	6
	#IMM:32	Rd	7
(2) MAX src, dest	Rs	Rd	3
	[Rs].memex	Rd	3 (memex == UB) 4 (memex != UB)
	dsp:8[Rs].memex	Rd	4 (memex == UB) 5 (memex != UB)
	dsp:16[Rs].memex	Rd	5 (memex == UB) 6 (memex != UB)

(1) MAX src, dest



li[1:0]	src
01b	#SIMM:8
10b	#SIMM:16
11b	#SIMM:24
00b	#IMM:32


rd[3:0]		dest
0000b ~ 1111b	Rd	R0(SP) ~ R15


00b

#IMM:32

(2) MAX src, dest

memex == UB または src==Rs の場合





mi[1:0]	memex
00b	В
01b	W
10b	L
11b	UW

ld[1:0]	src
11b	Rs
00b	[Rs]
01b	dsp:8[Rs]
10b	dsp:16[Rs]


rs[3:0]/rd[3:0]	src/dest		
0000b ~ 1111b	Rs/Rd	R0(SP) ~ R15	

MIN

【コードサイズ】

構文	src	dest	コードサイズ (バイト)
(1) MIN src, dest	#SIMM:8	Rd	4
	#SIMM:16	Rd	5
	#SIMM:24	Rd	6
	#IMM:32	Rd	7
(2) MIN src, dest	Rs	Rd	3
	[Rs].memex	Rd	3 (memex == UB) 4 (memex != UB)
	dsp:8[Rs].memex Rd		4 (memex == UB) 5 (memex != UB)
	dsp:16[Rs].memex	Rd	5 (memex == UB) 6 (memex != UB)

(1) MIN src, dest



10b #SIMM:16

11b #SIMM:24


00b #IMM:32


li[1:0]	src
01b	#SIMM:8
10b	#SIMM:16
11b	#SIMM:24
00b	#IMM:32

rd[3:0]	dest	
0000b ~ 1111b	Rd R0(SP) ~ R1	

(2) MIN src, dest

memex == UB または src==Rs の場合





mi[1:0]	memex
00b	В
01b	W
10b	L
11b	UW

ld[1:0]	src
11b	Rs
00b	[Rs]
01b	dsp:8[Rs]
10b	dsp:16[Rs]

rs[3:0]/rd[3:0]	src/dest	
0000b ~ 1111b	Rs/Rd	R0(SP) ~ R15


MOV

【コードサイズ】

構文	size	処理サイズ	src	dest	コードサイズ (バイト)
(1) MOV.size src, dest	B/W/L	size	Rs (Rs=R0 ~ R7)	dsp:5[Rd] (Rd=R0 ~ R7)	2
(2) MOV.size src, dest	B/W/L	L	dsp:5[Rs] (Rs=R0 ~ R7)	Rd (Rd=R0 ~ R7)	2
(3) MOV.size src, dest	L	L	#UIMM:4	Rd	2
(4) MOV.size src, dest	В	В	#IMM:8	dsp:5[Rd] (Rd=R0 ~ R7)	3
	W/L	size	#UIMM:8	dsp:5[Rd] (Rd=R0 ~ R7)	3
(5) MOV.size src, dest	L	L	#UIMM:8	Rd	3
(6) MOV.size src, dest	L	L	#SIMM:8	Rd	3
	L	L	#SIMM:16	Rd	4
	L	L	#SIMM:24	Rd	5
	L	L	#IMM:32	Rd	6
(7) MOV.size src, dest	B/W	L	Rs	Rd	2
	L	L	Rs	Rd	2
(8) MOV.size src, dest	В	В	#IMM:8	[Rd]	3
	В	В	#IMM:8	dsp:8[Rd]	4
	В	В	#IMM:8	dsp:16[Rd]	5
	W	W	#SIMM:8	[Rd]	3
	W	W	#SIMM:8	dsp:8[Rd]	4
	W	W	#SIMM:8	dsp:16[Rd]	5
	W	W	#IMM:16	[Rd]	4
	W	W	#IMM:16	dsp:8[Rd]	5
	W	W	#IMM:16	dsp:16[Rd]	6
	L	L	#SIMM:8	[Rd]	3
	L	L	#SIMM:8	dsp:8[Rd]	4
	L	L	#SIMM:8	dsp:16[Rd]	5
	L	L	#SIMM:16	[Rd]	4
	L	L	#SIMM:16	dsp:8[Rd]	5
	L	L	#SIMM:16	dsp:16[Rd]	6
	L	L	#SIMM:24	[Rd]	5
	L	L	#SIMM:24	dsp:8[Rd]	6
	L	L	#SIMM:24	dsp:16[Rd]	7
	L	L	#IMM:32	[Rd]	6
	L	L	#IMM:32	dsp:8[Rd]	7
	L	L	#IMM:32	dsp:16[Rd]	8
(9) MOV.size src, dest	B/W/L	L	[Rs]	Rd	2
	B/W/L	L	dsp:8[Rs]	Rd	3
	B/W/L	L	dsp:16[Rs]	Rd	4
(10) MOV.size src, dest	B/W/L	L	[Ri, Rb]	Rd	3
(11) MOV.size src, dest	B/W/L	size	Rs	[Rd]	2
	B/W/L	size	Rs	dsp:8[Rd]	3
	B/W/L	size	Rs	dsp:16[Rd]	4

構文	ζ	size	処理サイズ	src	dest	コードサイズ (バイト)
(12) MOV.size	src, dest	B/W/L	size	Rs	[Ri, Rb]	3
(13) MOV.size	src, dest	B/W/L	size	[Rs]	[Rd]	2
		B/W/L	size	[Rs]	dsp:8[Rd]	3
		B/W/L	size	[Rs]	dsp:16[Rd]	4
		B/W/L	size	dsp:8[Rs]	[Rd]	3
		B/W/L	size	dsp:8[Rs]	dsp:8[Rd]	4
		B/W/L	size	dsp:8[Rs]	dsp:16[Rd]	5
		B/W/L	size	dsp:16[Rs]	[Rd]	4
		B/W/L	size	dsp:16[Rs]	dsp:8[Rd]	5
		B/W/L	size	dsp:16[Rs]	dsp:16[Rd]	6
(14) MOV.size	src, dest	B/W/L	size	Rs	[Rd+]	3
		B/W/L	size	Rs	[-Rd]	3
(15) MOV.size	src, dest	B/W/L	L	[Rs+]	Rd	3
		B/W/L	L	[-Rs]	Rd	3

(1) MOV.size src, dest




sz[1:0]	size
00b	В
01b	W
10b	L

dsp[4:0]	dsp:5	
00000b ~ 11111b	0 ~ 31	

rs[2:0]/rd[2:0]		src/dest
000b ~ 111b	Rs/Rd	R0(SP) ~ R7

(2) MOV.size src, dest



sz[1:0]	size
00b	В
01b	W
10b	L

dsp[4:0]	dsp:5
00000b ~ 11111b	0 ~ 31

rs[2:0]/rd[2:0]	src/dest		
000b ~ 111b	Rs/Rd	R0(SP) ~ R7	


(3) MOV.size src, dest

b7							b0	b7	b0
0	1	1	0	0	1	1	0	imm[3:0]	rd[3:0]

imm[3:0]	S	rc
0000b ~ 1111b	#UIMM:4	0 ~ 15

rd[3:0]		dest
0000b ~ 1111b	Rd	R0(SP) ~ R15

(4) MOV.size src, dest




sz[1:0]	size
00b	В
01b	W
10b	L

dsp[4:0]	dsp:5
00000b ~ 11111b	0 ~ 31

rd[2:0]		dest	
000b ~ 111b	Rd R0(SP) ~ R		


(5) MOV.size src, dest





rd[3:0]	dest		
0000b ~ 1111b	Rd	R0(SP) ~ R15	

(6) MOV.size src, dest



li[1:0]	src
01b	#SIMM:8
10b	#SIMM:16
11b	#SIMM:24
00b	#IMM:32

rd[3:0]		dest
0000b ~ 1111b	Rd	R0(SP) ~ R15


(7) MOV.size src, dest

b7						b0	b7	b0
1	1	sz[1:0]	1	1	1	1	rs[3:0]	rd[3:0]

sz[1:0]	size
00b	В
01b	W
10b	L

rs[3:0]/rd[3:0]		src/dest
0000b ~ 1111b	Rs/Rd	R0(SP) ~ R15

(8) MOV.size src, dest




ld[1:0]	dest
00b	[Rd]
01b	dsp:8[Rd]
10b	dsp:16[Rd]

rd[3:0]	dest		
0000b ~ 1111b	Rd	R0(SP) ~ R15	

li[1:0]	src
01b	#SIMM:8
10b	#SIMM:16
11b	#SIMM:24
00b	#IMM:32

sz[1:0]	size
00b	В
01b	W
10b	L

(9) MOV.size src, dest




sz[1:0]	size
00b	В
01b	W
10b	L

ld[1:0]	src
00b	[Rs]
01b	dsp:8[Rs]
10b	dsp:16[Rs]

rs[3:0]/rd[3:0]		src/dest
0000b ~ 1111b	Rs/Rd	R0(SP) ~ R15


(10) MOV.size src, dest



sz[1:0]	size
00b	В
01b	W
10b	L

ri[3:0]/rb[3:0]/rd[3:0]	src/dest		
0000b ~ 1111b	Ri/Rb/Rd	R0(SP) ~ R15	
<u> </u>			

(11) MOV.size src, dest



sz[1:0]	size
00b	В
01b	W
10b	L

ld[1:0]	dest
00b	[Rd]
01b	dsp:8[Rd]
10b	dsp:16[Rd]

rs[3:0]/rd[3:0]		src/dest
0000b ~ 1111b	Rs/Rd	R0(SP) ~ R15


(12) MOV.size src, dest

b7		b0 b7					b0	b7	b0				
1	1	1	1	1	1	1	0	0	0	sz[1:0]	ri[3:0]	rb[3:0]	rs[3:0]

sz[1:0]	size
00b	В
01b	W
10b	L

rs[3:0]/ri[3:0]/rb[3:0]		src/dest
0000b ~ 1111b	Rs/Ri/Rb	R0(SP) ~ R15

(13) MOV.size src, dest



sz[1:0]	size
00b	В
01b	W
10b	L

lds[1:0]/ldd[1:0]	src/dest
00b	[Rs]/[Rd]
01b	dsp:8[Rs]/dsp:8[Rd]
10b	dsp:16[Rs]/dsp:16[Rd]

rs[3:0]/rd[3:0]		src/dest
0000b ~ 1111b	Rs/Rd	R0(SP) ~ R15

(14) MOV.size src, dest



ad[1:0]	addressing
00b	Rs, [Rd+]
01b	Rs, [-Rd]

sz[1:0]	size
00b	В
01b	W
10b	L

rs[3:0]/rd[3:0]	src/dest		
0000b ~ 1111b	Rs/Rd	R0(SP) ~ R15	

(15) MOV.size src, dest

b7							b0	b7					b0	b7	b0
1	1	1	1	1	1	0	1	0	0	1	0	ad[1:0]	sz[1:0]	rs[3:0]	rd[3:0]

ad[1:0]	addressing
10b	[Rs+], Rd
11b	[-Rs], Rd

sz[1:0]	size
00b	В
01b	W
10b	L


rs[3:0]/rd[3:0]	src/dest		
0000b ~ 1111b	Rs/Rd	R0(SP) ~ R15	

MOVU

【コードサイズ】

構文	size	処理サイズ	src	dest	コードサイズ (バイト)
(1) MOVU.size src, dest	B/W	1	dsp:5[Rs]	Rd	2
	D/ VV	_	(Rs=R0 ~ R7)	(Rd=R0 ~ R7)	2
(2) MOVU.size src, dest	B/W	L	Rs	Rd	2
	B/W	L	[Rs]	Rd	2
	B/W	L	dsp:8[Rs]	Rd	3
	B/W	L	dsp:16[Rs]	Rd	4
(3) MOVU.size src, dest	B/W	L	[Ri, Rb]	Rd	3
(4) MOVU.size src, dest	B/W	L	[Rs+]	Rd	3
	B/W	L	[-Rs]	Rd	3

(1) MOVU.size src, dest



SZ	size
0b	В
1b	W

dsp[4:0]	dsp:5
00000b ~ 11111b	0 ~ 31

rs[2:0]/rd[2:0]	src/dest		
000b ~ 111b	Rs/Rd	R0(SP) ~ R7	

(2) MOVU.size src, dest



SZ	size
0b	В
1b	W

ld[1:0]	src
11b	Rs
00b	[Rs]
01b	dsp:8[Rs]
10b	dsp:16[Rs]

rs[3:0]/rd[3:0]		src/dest
0000b ~ 1111b	Rs/Rd	R0(SP) ~ R15

(3) MOVU.size src, dest

b7		b0 b7									b0 b7			
1	1	1	1	1	1	1	0	1	1	0	sz	ri[3:0]	rb[3:0]	rd[3:0]

SZ	size
0b	В
1b	W

ri[3:0]/rb[3:0]/rd[3:0]	src/dest			
0000b ~ 1111b	Ri/Rb/Rd	R0(SP) ~ R15		

(4) MOVU.size src, dest

b7		b0 b7											b0	b7	b0	
1	1	1	1	1	1	0	1	0	0	1	1	ad[1:0]	0	sz	rs[3:0]	rd[3:0]

ad[1:0]	addressing		
10b	[Rs+], Rd		
11b	[-Rs], Rd		

SZ	size
0b	В
1b	W

rs[3:0]/rd[3:0]	src/dest			
0000b ~ 1111b	Rs/Rd	R0(SP) ~ R15		

MUL MUL

【コードサイズ】

構文	src	src2	dest	コードサイズ (バイト)
(1) MUL src, dest	#UIMM:4	-	Rd	2
(2) MUL src, dest	#SIMM:8	-	Rd	3
	#SIMM:16	-	Rd	4
	#SIMM:24	-	Rd	5
	#IMM:32	-	Rd	6
(3) MUL src, dest	Rs	-	Rd	2
	[Rs].memex	-	Rd	2 (memex == UB) 3 (memex != UB)
	dsp:8[Rs].memex	-	Rd	3 (memex == UB) 4 (memex != UB)
	dsp:16[Rs].memex	-	Rd	4 (memex == UB) 5 (memex != UB)
(4) MUL src, src2, dest	Rs	Rs2	Rd	3


(1) MUL src, dest

b7							b0	b7	b0
0	1	1	0	0	0	1	1	imm[3:0]	rd[3:0]

imm[3:0]	src		
0000b ~ 1111b	#UIMM:4	0 ~ 15	

rd[3:0]	dest			
0000b ~ 1111b	Rd	R0(SP) ~ R15		

(2) MUL src, dest




li[1:0]	src			
01b	#SIMM:8			
10b	#SIMM:16			
11b	#SIMM:24			
00b	#IMM:32			


rd[3:0]	dest					
0000b ~ 1111b	Rd	R0(SP) ~ R15				

(3) MUL src, dest

memex == UB または src==Rs の場合



memex != UB の場合



mi[1:0]	memex				
00b	В				
01b	W				
10b	L				
11b	UW				

ld[1:0]	src
11b	Rs
00b	[Rs]
01b	dsp:8[Rs]
10b	dsp:16[Rs]

rs[3:0]/rd[3:0]	src/dest					
0000b ~ 1111b	Rs/Rd	R0(SP) ~ R15				

(4) MUL src, src2, dest

b7							b0	b7				b0	b0	
1	1	1	1	1	1	1	1	0	0	1	1	rd[3:0]	rs[3:0]	rs2[3:0]

rs[3:0]/rs2[3:0]/rd[3:0]	sro	c/src2/dest
0000b ~ 1111b	Rs/Rs2/Rd	R0(SP) ~ R15

MULHI

【コードサイズ】

構文	src	src2	コードサイズ (バイト)
(1) MULHI src, src2	Rs	Rs2	3

(1) MULHI src, src2

b7	7 b0 b7									b0 b7						b0	
1	1	1	1	1	1	0	1	0	0	0	0	0	0	0	0	rs[3:0]	rs2[3:0]

rs[3:0]/rs2[3:0]		src/src2
0000b ~ 1111b	Rs/Rs2	R0(SP) ~ R15

MULLO MULLO

【コードサイズ】

構文	src	src2	コードサイズ (バイト)
(1) MULLO src, src2	Rs	Rs2	3

(1) MULLO src, src2

b7		b0 b7										b0 b7			b0		
1	1	1	1	1	1	0	1	0	0	0	0	0	0	0	1	rs[3:0]	rs2[3:0]

rs[3:0]/rs2[3:0]	src/src2					
0000b ~ 1111b	Rs/Rs2	R0(SP) ~ R15				

MVFACHI MVFACHI

【コードサイズ】

構文	dest	コードサイズ (バイト)
(1) MVFACHI dest	Rd	3

(1) MVFACHI dest

b7		b0 b7										b0 b7								b0	
1	1	1	1	1	1	0	1	0	0	0	1	1	1	1	1	0	0	0	0	rd[3:0]	l

rd[3:0]	dest							
0000b ~ 1111b	Rd	R0(SP) ~ R15						

MVFACMI MVFACMI

【コードサイズ】

構文	dest	コードサイズ (バイト)
(1) MVFACMI dest	Rd	3

(1) MVFACMI dest

b7		b0 b7										b0 b7								b0
1	1	1	1	1	1	0	1	0	0	0	1	1	1	1	1	0	0	1	0	rd[3:0]

rd[3:0]		dest
0000b ~ 1111b	Rd	R0(SP) ~ R15

MVFC MVFC

【コードサイズ】

構文	src	dest	コードサイズ (バイト)
(1) MVFC src, dest	Rx	Rd	3

(1) MVFC src, dest

b7	b0 b7													b0			
1	1	1	1	1	1	0	1	0	1	1	0	1	0	1	0	cr[3:0]	rd[3:0]

cr[3:0]		src					
0000b	Rx	PSW					
0001b		PC					
0010b		USP					
0011b		FPSW					
0100b		(予約)					
0101b		(予約)					
0110b		(予約)					
0111b		(予約)					
1000b		BPSW					
1001b		BPC					
1010b		ISP					
1011b	FINTV						
1100b		INTB					
1101b ~ 1111b		(予約)					

rd[3:0]		dest
0000b ~ 1111b	Rd	R0(SP) ~ R15

MVTACHI

MVTACHI

【コードサイズ】

構文	src	コードサイズ (バイト)
(1) MVTACHI src	Rs	3

(1) MVTACHI src

b7		b0 b7										b0 b7								b0
1	1	1	1	1	1	0	1	0	0	0	1	0	1	1	1	0	0	0	0	rs[3:0]

rs[3:0]	src							
0000b ~ 1111b	Rs	R0(SP) ~ R15						

MVTACLO

MVTACLO

【コードサイズ】

構文	src	コードサイズ (バイト)
(1) MVTACLO src	Rs	3

(1) MVTACLO src

b7		b0 b7										b0 b7							b()_	
1	1	1	1	1	1	0	1	0	0	0	1	0	1	1	1	0	0	0	1	rs[3:0]	1

rs[3:0]	src							
0000b ~ 1111b	Rs	R0(SP) ~ R15						


MVTC MVTC

【コードサイズ】

構文	src	dest	コードサイズ (バイト)
(1) MVTC src, dest	#SIMM:8	Rx	4
	#SIMM:16	Rx	5
	#SIMM:24	Rx	6
	#IMM:32	Rx	7
(2) MVTC src, dest	Rs	Rx	3

(1) MVTC src, dest





li[1:0]	src
01b	#SIMM:8
10b	#SIMM:16
11b	#SIMM:24
00b	#IMM:32

cr[3:0]		dest						
0000b	Rx	PSW						
0001b		(予約)						
0010b		USP						
0011b		FPSW						
0100b		(予約)						
0101b		(予約)						
0110b		(予約)						
0111b		(予約)						
1000b		BPSW						
1001b		BPC						
1010b		ISP						
1011b		FINTV						
1100b	INTB							
1101b ~ 1111b		(予約)						

(2) MVTC src, dest

b7	b0 b7													b7	b0			
1	1	1	1	1	1	0	1	0	1	1	0	1	0	0	0	rs[3:0]	cr[3:0]	

cr[3:0]		dest			
0000b	Rx	PSW			
0001b		(予約)			
0010b		USP			
0011b		FPSW			
0100b		(予約)			
0101b		(予約)			
0110b		(予約)			
0111b		(予約)			
1000b		BPSW			
1001b		BPC			
1010b		ISP			
1011b		FINTV			
1100b		INTB			
1101b ~ 1111b		(予約)			

rs[3:0]	src							
0000b ~ 1111b	Rs	R0(SP) ~ R15						

MVTIPL

【コードサイズ】

構文	src	コードサイズ (バイト)
(1) MVTIPL src	#IMM:4	3

(1) MVTIPL src

b7	b0 b7								b0 b7								b0			
0	1	1	1	0	1	0	1	0	1	1	1	0	0	0	0	0	0	0	0	imm[3:0]

imm[3:0]	#IMM:4
0000b ~ 1111b	0 ~ 15

注. RX610 グループでは、MVTIPL 命令は使用できません。プロセッサステータスワード(PSW)のプロセッサ割り 込み優先レベル(IPL[2:0])への書き込みには、MVTC 命令を使用してください。

NEG NEG

【コードサイズ】

構文	src	dest	コードサイズ (バイト)
(1) NEG dest	-	Rd	2
(2) NEG src, dest	Rs	Rd	3

(1) NEG dest

b7		b0 b7										
0	1	1	1	1	1	1	0	0	0	0	1	rd[3:0]

rd[3:0]	dest						
0000b ~ 1111b	Rd	R0(SP) ~ R15					

(2) NEG src, dest

	b7		b0 b7										b0 b7					b0	
Γ	1	1	1	1	1	1	0	0	0	0	0	0	0	1	1	1	rs[3:0]	rd[3:0]	1


rs[3:0]/rd[3:0]	src/dest					
0000b ~ 1111b	Rs/Rd	R0(SP) ~ R15				

NOP

【コードサイズ】

構文	コードサイズ (バイト)
(1) NOP	1

(1) NOP



NOT

【コードサイズ】

構文	src	dest	コードサイズ (バイト)
(1) NOT dest	-	Rd	2
(2) NOT src, dest	Rs	Rd	3

(1) NOT dest

b.	7			b0 b7										
0		1	1	1	1	1	1	0	0	0	0	0	rd[3:0]	

rd[3:0]	dest						
0000b ~ 1111b	Rd	R0(SP) ~ R15					

(2) NOT src, dest

	b7		b0 b7										b0 b7					bC	_
ſ	1	1	1	1	1	1	0	0	0	0	1	1	1	0	1	1	rs[3:0]	rd[3:0]	1

rs[3:0]/rd[3:0]	src/dest					
0000b ~ 1111b	Rs/Rd	R0(SP) ~ R15				

OR OR

【コードサイズ】

構文	src	src2	dest	コードサイズ (バイト)
(1) OR src, dest	#UIMM:4	-	Rd	2
(2) OR src, dest	#SIMM:8	-	Rd	3
	#SIMM:16	-	Rd	4
	#SIMM:24	-	Rd	5
	#IMM:32	-	Rd	6
(3) OR src, dest	Rs	-	Rd	2
	[Rs].memex	-	Rd	2 (memex == UB) 3 (memex != UB)
	dsp:8[Rs].memex	-	Rd	3 (memex == UB) 4 (memex != UB)
	dsp:16[Rs].memex	-	Rd	4 (memex == UB) 5 (memex != UB)
(4) OR src, src2, dest	Rs	Rs2	Rd	3


(1) OR src, dest


	b7		b0 b7							b0
ſ	0	1	1	0	0	1	0	1	imm[3:0]	rd[3:0]

imm[3:0]	src		
0000b ~ 1111b	#UIMM:4	0 ~ 15	

rd[3:0]	dest		
0000b ~ 1111b	Rd	R0(SP) ~ R15	

(2) OR src, dest






li[1:0]	src
01b	#SIMM:8
10b	#SIMM:16
11b	#SIMM:24
00b	#IMM:32


rd[3:0]	dest		
0000b ~ 1111b	Rd	R0(SP) ~ R15	

(3) OR src, dest

memex == UB または src==Rs の場合



memex != UB の場合



mi[1:0]	memex
00b	В
01b	W
10b	L
11b	UW

	ld[1:0]	src				
•	11b	Rs				
	00b	[Rs]				
•	01b	dsp:8[Rs]				
	10b	dsp:16[Rs]				

rs[3:0]/rd[3:0]	src/dest		
0000b ~ 1111b	Rs/Rd	R0(SP) ~ R15	

(4) OR src, src2, dest

b7				b0 b7								b0	b7	b0
1	1	1	1	1	1	1	1	0	1 0 1			rd[3:0]	rs[3:0]	rs2[3:0]

rs[3:0]/rs2[3:0]/rd[3:0]	src/src2/dest		
0000b ~ 1111b	Rs/Rs2/Rd	R0(SP) ~ R15	

POP

【コードサイズ】

構文	dest	コードサイズ (バイト)
(1) POP dest	Rd	2

(1) POP dest

b7							b0	b7				b0
0	1	1	1	1	1	1	0	1	0	1	1	rd[3:0]

rd[3:0]	dest				
0000b ~ 1111b	Rd	R0(SP) ~ R15			

POPC

【コードサイズ】

構文	dest	コードサイズ (バイト)	
(1) POPC dest	Rx	2	

(1) POPC dest

b7							b0	b7				b0
0	1	1	1	1	1	1	0	1	1	1	0	cr[3:0]

cr[3:0]		dest
0000b	Rx	PSW
0001b		(予約)
0010b		USP
0011b		FPSW
0100b		(予約)
0101b		(予約)
0110b		(予約)
0111b		(予約)
1000b		BPSW
1001b		BPC
1010b		ISP
1011b		FINTV
1100b		INTB
1101b ~ 1111b		(予約)

POPM

【コードサイズ】

構文	dest	dest2	コードサイズ (バイト)
(1) POPM dest-dest2	Rd	Rd2	2

(1) POPM dest-dest2

b7								b7	b0
0	1	1	0	1	1	1	1	rd[3:0]	rd2[3:0]

rd[3:0]	dest			
0001b ~ 1110b	Rd	R1 ~ R14		

rd2[3:0]	dest2			
0010b ~ 1111b	Rd2	R2 ~ R15		

PUSH

【コードサイズ】

構文	src	コードサイズ (バイト)
(1) PUSH.size src	Rs	2
(2) PUSH.size src	[Rs]	2
	dsp:8[Rs]	3
	dsp:16[Rs]	4


(1) PUSH.size src

b7					b0 b7					b0			
	0	1	1	1	1	1	1	0	1	0	sz[1:0]	rs[3:0]	

sz[1:0]	size
00b	В
01b	W
10b	L

rs[3:0]	src			
0000b ~ 1111b	Rs	R0(SP) ~ R15		

(2) PUSH.size src





ld[1:0]	src
00b	[Rs]
01b	dsp:8[Rs]
10b	dsp:16[Rs]

rs[3:0]	src				
0000b ~ 1111b	Rs	R0(SP) ~ R15			

sz[1:0]	size
00b	В
01b	W
10b	L

PUSHC PUSHC

【コードサイズ】

構文	src	コードサイズ (バイト)
(1) PUSHC src	Rx	2

(1) PUSHC src

b7							b0	b7				b0
0	1	1	1	1	1	1	0	1	1	0	0	cr[3:0]

cr[3:0]		src			
G[[0:0]		310			
0000b	Rx	PSW			
0001b		PC			
0010b		USP			
0011b		FPSW			
0100b		(予約)			
0101b		(予約)			
0110b		(予約)			
0111b		(予約)			
1000b	BPSW				
1001b	BPC				
1010b	ISP				
1011b		FINTV			
1100b		INTB			
1101b ~ 1111b		(予約)			

PUSHM PUSHM

【コードサイズ】

構文	src	src2	コードサイズ (バイト)
(1) PUSHM src-src2	Rs	Rs2	2

(1) PUSHM src-src2

	b7							b0	b7	b0
I	0	1	1	0	1	1	1	0	rs[3:0]	rs2[3:0]

rs[3:0]	src						
0001b ~ 1110b	Rs	R1 ~ R14					

rs2[3:0]		src2					
0010b ~ 1111b	Rs2	R2 ~ R15					

RACW

【コードサイズ】

構文	src	コードサイズ (バイト)
(1) RACW src	#IMM:1	3

(1) RACW src

b7	b0 b7							b0 b7							b0								
1	1	1	1	1	1	0	1	0	0	0	1	1	0	0	0	0	0	0	imm	0	0	0	0

imm	src						
0b ~ 1b	#IMM:1	1 ~ 2					

REVL

【コードサイズ】

構文	src	dest	コードサイズ (バイト)			
(1) REVL src, dest	Rs	Rd	3			

(1) REVL src, dest

b7	7 b0 b7						b0 b7					b0						
1	1	1	1	1	1	0	1	0	1	1	0	0	1	1	1	rs[3:0]	rd[3:0]	l

rs[3:0]/rd[3:0]	src/dest				
0000b ~ 1111b	Rs/Rd	R0(SP) ~ R15			

REVW

【コードサイズ】

構文	src	dest	コードサイズ (バイト)
(1) REVW src, dest	Rs	Rd	3

(1) REVW src, dest

b7							b0	b7	b0 b7							b0	
1	1	1	1	1	1	0	1	0	1	1	0	0	1	0	1	rs[3:0]	rd[3:0]

rs[3:0]/rd[3:0]	src/dest				
0000b ~ 1111b	Rs/Rd	R0(SP) ~ R15			

RMPA RMPA

【コードサイズ】

構文	size	コードサイズ (バイト)			
(1) RMPA.size	В	2			
	W	2			
	L	2			

(1) RMPA.size

b7							b0 b7							b0
0	1	1	1	1	1	1	1	1	0	0	0	1	1	sz[1:0]

sz[1:0]	size
00b	В
01b	W
10b	L

ROLC

【コードサイズ】

構文	dest	コードサイズ (バイト)		
(1) ROLC dest	Rd	2		

(1) ROLC dest

b7								b0	b7				b0
	0	1	1	1	1	1	1	0	0	1	0	1	rd[3:0]

rd[3:0]	dest				
0000b ~ 1111b	Rd	R0(SP) ~ R15			

RORC

【コードサイズ】

構文	dest	コードサイズ (バイト)
(1) RORC dest	Rd	2

(1) RORC dest

b7								b0 b7					
0	1	1	1	1	1	1	0	0	1	0	0	rd[3:0]	

rd[3:0]	dest				
0000b ~ 1111b	Rd	R0(SP) ~ R15			

ROTL

【コードサイズ】

構文	src	dest	コードサイズ (バイト)
(1) ROTL src, dest	#IMM:5	Rd	3
(2) ROTL src, dest	Rs	Rd	3

(1) ROTL src, dest

b7								b0 b7 b								
1	1	1	1	1	1	0	1	0	1	1	0	1	1	1	imm[4:0]	rd[3:0]

imm[4:0]	src				
00000b ~ 11111b	#IMM:5	0 ~ 31			

rd[3:0]	dest				
0000b ~ 1111b	Rd	R0(SP) ~ R15			

(2) ROTL src, dest

b7		b0 b7								b0 b7				b0			
1	1	1	1	1	1	0	1	0	1	1	0	0	1	1	0	rs[3:0]	rd[3:0]

rs[3:0]/rd[3:0]	src/dest				
0000b ~ 1111b	Rs/Rd	R0(SP) ~ R15			

ROTR

【コードサイズ】

構文	src	dest	コードサイズ (バイト)
(1) ROTR src, dest	#IMM:5	Rd	3
(2) ROTR src, dest	Rs	Rd	3

(1) ROTR src, dest

b7		b0 b7									b0 b7				b0	
1	1	1	1	1	1	0	1	0	1	1	0	1	1	0	imm[4:0]	rd[3:0]

imm[4:0]	src					
00000b ~ 11111b	#IMM:5	0 ~ 31				

rd[3:0]	dest				
0000b ~ 1111b	Rd	R0(SP) ~ R15			

(2) ROTR src, dest

b7		b0 b7								b0 b7				b0			
1	1	1	1	1	1	0	1	0	1	1	0	0	1	0	0	rs[3:0]	rd[3:0]

rs[3:0]/rd[3:0]	src/dest				
0000b ~ 1111b	Rs/Rd	R0(SP) ~ R15			


ROUND ROUND

(RX100 シリーズ、RX200 シリーズは、ROUND 命令に対応していません)

【コードサイズ】

構文	src	dest	コードサイズ (バイト)
(1) ROUND src, dest	Rs	Rd	3
	[Rs].L	Rd	3
	dsp:8[Rs].L	Rd	4
	dsp:16[Rs].L	Rd	5

(1) ROUND src, dest



ld[1:0]	src				
11b	Rs				
00b	[Rs]				
01b	dsp:8[Rs]				
10b	dsp:16[Rs]				

rs[3:0]/rd[3:0]		src/dest					
0000b ~ 1111b	Rs/Rd	R0(SP) ~ R15					

RTE

【コードサイズ】

構文	コードサイズ (バイト)
(1) RTE	2

(1) RTE

b7							b0	b7							b0
0	1	1	1	1	1	1	1	1	0	0	1	0	1	0	1

RTFI

【コードサイズ】

構文	コードサイズ (バイト)
(1) RTFI	2

(1) RTFI

	b7							b0	b7							b0
ſ	0	1	1	1	1	1	1	1	1	0	0	1	0	1	0	0

RTS

【コードサイズ】

構文	コードサイズ (バイト)
(1) RTS	1

(1) RTS

b7							b0
0	0	0	0	0	0	1	0

RTSD

【コードサイズ】

構文	src	dest	dest2	コードサイズ (バイト)	
(1) RTSD src	#UIMM:8	-	-	2	
(2) RTSD src, dest-dest2	#UIMM:8	Rd	Rd2	3	

(1) RTSD src

b7							b0		src
0	1	1	0	0	1	1	1	Г	#UIMM:8

(2) RTSD src, dest-dest2

b7							b0	b7	b0	b0 src				
0	0	1	1	1	1	1	1	rd[3:0]	rd2[3:0]		#UIMM:8			

rd[3:0]/rd2[3:0]		dest/dest2
0001b ~ 1111b	Rd/Rd2	R1 ~ R15

SAT

【コードサイズ】

構文	dest	コードサイズ (バイト)
(1) SAT dest	Rd	2

(1) SAT dest

b7							b0	b7				b0
0	1	1	1	1	1	1	0	0	0	1	1	rd[3:0]

rd[3:0]		dest
0000b ~ 1111b	Rd	R0(SP) ~ R15

SATR

【コードサイズ】

構文	コードサイズ (バイト)
(1) SATR	2

(1) SATR

b	7							b0	b7							b0
)	1	1	1	1	1	1	1	1	0	0	1	0	0	1	1

SBB

【コードサイズ】

構文	src	dest	コードサイズ (バイト)
(1) SBB src, dest	Rs	Rd	3
(2) SBB src, dest	[Rs].L	Rd	4
	dsp:8[Rs].L	Rd	5
	dsp:16[Rs].L	Rd	6

(1) SBB src, dest

b7		b0 b7												b0	b0	
1	1	1	1	1	1	0	0	0	0	0	0	0	0	ld[1:0]	rs[3:0]	rd[3:0]

ld[1:0]	src
11b	Rs

rs[3:0]/rd[3:0]	src/dest					
0000b ~ 1111b	Rs/Rd	R0(SP) ~ R15				

(2) SBB src, dest

b7	meme	X		b0	b7						b0	b7							b0	b7	b0
0 0 0	0 0 0	1	1	0	1	0	1	0	0	0	ld[1:0]	0	0	0	0	0	0	0	0	rs[3:0]	rd[3:0]



ld[1:0]	src					
00b	[Rs]					
01b	dsp:8[Rs]					
10b	dsp:16[Rs]					


rs[3:0]/rd[3:0]	src/dest					
0000b ~ 1111b	Rs/Rd	R0(SP) ~ R15				

SC*Cnd* SC*Cnd*

【コードサイズ】

構文	size	dest	コードサイズ (バイト)
(1) SCCnd.size dest	L	Rd	3
	B/W/L	[Rd]	3
	B/W/L	dsp:8[Rd]	4
	B/W/L	dsp:16[Rd]	5

(1) SCCnd.size dest



1	1	00b	(なし)
		01b	dsp:8
		10b	dsp:16

sz[1:0]	size
00b	В
01b	W
10b	┙

ld[1:0]	dest
11b	Rd
00b	[Rd]
01b	dsp:8[Rd]
10b	dsp:16[Rd]

rd[3:0]	dest				
0000b ~ 1111b	Rd	R0(SP) ~ R15			

cd[3:0]	SCCnd	cd[3:0]	SCCnd
0000b	SCEQ, SCZ	1000b	SCGE
0001b	SCNE, SCNZ	1001b	SCLT
0010b	SCGEU, SCC	1010b	SCGT
0011b	SCLTU, SCNC	1011b	SCLE
0100b	SCGTU	1100b	SCO
0101b	SCLEU	1101b	SCNO
0110b	SCPZ	1110b	(予約)
0111b	SCN	1111b	(予約)

SCMPU SCMPU

【コードサイズ】

構文	コードサイズ (バイト)
(1) SCMPU	2

(1) SCMPU

	b7			b0 b7										b0		
ĺ	0	1	1	1	1	1	1	1	1	0	0	0	0	0	1	1

SETPSW SETPSW

【コードサイズ】

構文	dest	コードサイズ (バイト)
(1) SETPSW dest	flag	2

(1) SETPSW dest

b7	b0 b7								b0			
0	1	1	1	1	1	1	1	1	0	1	0	cb[3:0]

cb[3:0]		dest
0000b	flag	С
0001b		Z
0010b		S
0011b		0
0100b		(予約)
0101b		(予約)
0110b		(予約)
0111b		(予約)
1000b		
1001b		J
1010b		(予約)
1011b		(予約)
1100b		(予約)
1101b		(予約)
1110b		(予約)
1111b		(予約)

SHAR

【コードサイズ】

	構文	src	src2	dest	コードサイズ (バイト)
(1) SHAR	src, dest	#IMM:5	-	Rd	2
(2) SHAR	src, dest	Rs	-	Rd	3
(3) SHAR	src, src2, dest	#IMM:5	Rs	Rd	3

(1) SHAR src, dest

b7						b0		
0	1	1	0	1	0	1	imm[4:0]	rd[3:0]

imm[4:0]	src				
00000b ~ 11111b	#IMM:5	0 ~ 31			

rd[3:0]	dest				
0000b ~ 1111b	Rd	R0(SP) ~ R15			

(2) SHAR src, dest

	b7							b0	b7							b0	b7	b0	
ı	1	1	1	1	1	1	0	1	0	1	1	0	0	0	0	1	rs[3:0]	rd[3:0]	

rs[3:0]/rd[3:0]		src/dest
0000b ~ 1111b	Rs/Rd	R0(SP) ~ R15

(3) SHAR src, src2, dest

b7			b0 b7								b0	b0 b7			
1	1	1	1	1	1	0	1	1	0	1	imm[4:0]	rs2[3:0]	rd[3:0]		

imm[4:0]	src					
00000b ~ 11111b	#IMM:5	0 ~ 31				

rs2[3:0]/rd[3:0]		src2/dest
0000b ~ 1111b	Rs/Rd	R0(SP) ~ R15

SHLL

【コードサイズ】

構文	src	src2	dest	コードサイズ (バイト)
(1) SHLL src, dest	#IMM:5	-	Rd	2
(2) SHLL src, dest	Rs	-	Rd	3
(3) SHLL src, src2, dest	#IMM:5	Rs	Rd	3

(1) SHLL src, dest

b7					b0			
0	1	1	0	1	1	0	imm[4:0]	rd[3:0]

imm[4:0]	s	rc
00000b ~ 11111b	#IMM:5	0 ~ 31

rd[3:0]	dest					
0000b ~ 1111b	Rd	R0(SP) ~ R15				

(2) SHLL src, dest

b7							b0	b7							b0		
1	1	1	1	1	1	0	1	0	1	1	0	0	0	1	0	rs[3:0]	rd[3:0]

rs[3:0]/rd[3:0]		src/dest
0000b ~ 1111b	Rs/Rd	R0(SP) ~ R15

(3) SHLL src, src2, dest

b7			b0 b7								b0	b0 b7			
1	1	1	1	1	1	0	1	1	1	0	imm[4:0]	rs2[3:0]	rd[3:0]		

imm[4:0]	S	rc
00000b ~ 11111b	#IMM:5	0 ~ 31

rs2[3:0]/rd[3:0]		src2/dest
0000b ~ 1111b	Rs/Rd	R0(SP) ~ R15

SHLR

【コードサイズ】

構文	src	src2	dest	コードサイズ (バイト)
(1) SHLR src, dest	#IMM:5	-	Rd	2
(2) SHLR src, dest	Rs	-	Rd	3
(3) SHLR src, src2, dest	#IMM:5	Rs	Rd	3

(1) SHLR src, dest

b7	b0 b7 b0								
0	1	1	0	1	0	0	imm[4:0]	rd[3:0]	

imm[4:0]	SI	rc
00000b ~ 11111b	#IMM:5	0 ~ 31

rd[3:0]		dest
0000b ~ 1111b	Rd	R0(SP) ~ R15

(2) SHLR src, dest

b7	b0 b7									b0 b7				b0			
1	1	1	1	1	1	0	1	0	1	1	0	0	0	0	0	rs[3:0]	rd[3:0]

rs[3:0]/rd[3:0]		src/dest
0000b ~ 1111b	Rs/Rd	R0(SP) ~ R15

(3) SHLR src, src2, dest

b7		b0 b7					b7			b0	b7	b0	
1	1	1	1	1	1	0	1	1	0	0	imm[4:0]	rs2[3:0]	rd[3:0]

imm[4:0]	s	rc
00000b ~ 11111b	#IMM:5	0 ~ 31

rs2[3:0]/rd[3:0]		src2/dest
0000b ~ 1111b	Rs/Rd	R0(SP) ~ R15

SMOVB SMOVB

【コードサイズ】

構文	コードサイズ (バイト)
(1) SMOVB	2

(1) SMOVB

b7							b0 b7							b0	
0	1	1	1	1	1	1	1	1	0	0	0	1	0	1	1

SMOVF SMOVF

【コードサイズ】

構文	コードサイズ (バイト)
(1) SMOVF	2

(1) SMOVF

b	7							b0	b7							b0
)	1	1	1	1	1	1	1	1	0	0	0	1	1	1	1

SMOVU

【コードサイズ】

構文	コードサイズ (バイト)
(1) SMOVU	2

(1) SMOVU

b7						b0	b7							b0	
0	1	1	1	1	1	1	1	1	0	0	0	0	1	1	1

SSTR

【コードサイズ】

構文	size	処理サイズ	コードサイズ (バイト)
(1) SSTR.size	В	В	2
	W	W	2
	L	L	2

(1) SSTR.size

b7						b0	b7						b0		
	0	1	1	1	1	1	1	1	1	0	0	0	1	0	sz[1:0]


sz[1:0]	size		
00b	В		
01b	W		
10b	L		

STNZ

【コードサイズ】

構文	src	dest	コードサイズ (バイト)
(1) STNZ src, dest	#SIMM:8	Rd	4
	#SIMM:16	Rd	5
	#SIMM:24	Rd	6
	#IMM:32	Rd	7

(1) STNZ src, dest



li[1:0]	src				
01b	#SIMM:8				
10b	#SIMM:16				
11b	#SIMM:24				
00b	#IMM:32				


rd[3:0]	dest				
0000b ~ 1111b	Rd	R0(SP) ~ R15			

STZ

【コードサイズ】

構文	src	dest	コードサイズ (バイト)
(1) STZ src, dest	#SIMM:8	Rd	4
	#SIMM:16	Rd	5
	#SIMM:24	Rd	6
	#IMM:32	Rd	7

(1) STZ src, dest



li[1:0]	src
01b	#SIMM:8
10b	#SIMM:16
11b	#SIMM:24
00b	#IMM:32

rd[3:0]	dest			
0000b ~ 1111b	Rd	R0(SP) ~ R15		

SUB

【コードサイズ】

構文		src	src2	dest	コードサイズ (バイト)
(1) SUB src, des	t	#UIMM:4	=	Rd	2
(2) SUB src, des	t	Rs	-	Rd	2
		[Rs].memex	-	Rd	2 (memex == UB) 3 (memex != UB)
		dsp:8[Rs].memex	-	Rd	3 (memex == UB) 4 (memex != UB)
		dsp:16[Rs].memex	-	Rd	4 (memex == UB) 5 (memex != UB)
(3) SUB src, src2	2, dest	Rs	Rs2	Rd	3

(1) SUB src, dest


b7							b0	b7	b0
0	1	1	0	0	0	0	0	imm[3:0]	rd[3:0]

imm[3:0]	src			
0000b ~ 1111b	#UIMM:4	0 ~ 15		


rd[3:0]	dest			
0000b ~ 1111b	Rd	R0(SP) ~ R15		

(2) SUB src, dest

memex == UB または src==Rs の場合



memex != UB の場合



mi[1:0]	memex
00b	В
01b	W
10b	L
11b	UW

ld[1:0]	src
11b	Rs
00b	[Rs]
01b	dsp:8[Rs]
10b	dsp:16[Rs]

rs[3:0]/rd[3:0]	src/dest			
0000b ~ 1111b	Rs/Rd	R0(SP) ~ R15		

(3) SUB src, src2, dest

	b7 b0 b7					b0	b7	b0								
ı	1	1	1	1	1	1	1	1	0	0	0	0	rd[3:0]	rs[3:0]	rs2[3:0]	

rs[3:0]/rs2[3:0]/rd[3:0]	src/sr	c2/dest
0000b ~ 1111b	Rs/Rs2/Rd	R0(SP) ~ R15

SUNTIL SUNTIL

【コードサイズ】

構文	size	処理サイズ	コードサイズ (バイト)
(1) SUNTIL.size	В	В	2
	W	W	2
	L	L	2

(1) SUNTIL.size

b7							b0	b7						b0
0	1	1	1	1	1	1	1	1	0	0	0	0	0	sz[1:0]

sz[1:0]	size
00b	В
01b	W
10b	L

SWHILE SWHILE

【コードサイズ】

構文	size	処理サイズ	コードサイズ (バイト)
(1) SWHILE.size	В	В	2
	W	W	2
	L	L	2

(1) SWHILE.size

b7							b0							b0
0	1	1	1	1	1	1	1	1	0	0	0	0	1	sz[1:0]


sz[1:0]	size
00b	В
01b	W
10b	L

TST

【コードサイズ】

構文	src	src2	コードサイズ (バイト)
(1) TST src, src2	#SIMM:8	Rs	4
	#SIMM:16	Rs	5
	#SIMM:24	Rs	6
	#IMM:32	Rs	7
(2) TST src, src2	Rs	Rs2	3
	[Rs].memex	Rs2	3 (memex == UB) 4 (memex != UB)
	dsp:8[Rs].memex	Rs2	4 (memex == UB) 5 (memex != UB)
	dsp:16[Rs].memex	Rs2	5 (memex == UB) 6 (memex != UB)

(1) TST src, src2




li[1:0]	src
01b	#SIMM:8
10b	#SIMM:16
11b	#SIMM:24
00b	#IMM:32


rs2[3:0]	src2				
0000b ~ 1111b	Rs	R0(SP) ~ R15			

(2) TST src, src2

memex == UB または src==Rs の場合



memex != UB の場合



mi[1:0]	memex
00b	В
01b	W
10b	L
11b	UW

ld[1:0]	src
11b	Rs
00b	[Rs]
01b	dsp:8[Rs]
10b	dsp:16[Rs]

rs[3:0]/rs2[3:0]	src/src2				
0000b ~ 1111b	Rs/Rs2	R0(SP) ~ R15			

WAIT

【コードサイズ】

構文	コードサイズ (バイト)
(1) WAIT	2

(1) WAIT

b7					b0	b7							b0			
ſ	0	1	1	1	1	1	1	1	1	0	0	1	0	1	1	0


XCHG XCHG

【コードサイズ】


構文	src	dest	コードサイズ (バイト)
(1) XCHG src, dest	Rs	Rd	3
	[Rs].memex	Rd	3 (memex == UB) 4 (memex != UB)
	dsp:8[Rs].memex	Rd	4 (memex == UB) 5 (memex != UB)
	dsp:16[Rs].memex	Rd	5 (memex == UB) 6 (memex != UB)

(1) XCHG src, dest

memex == UB または src==Rs の場合



memex != UB の場合



mi[1:0]	memex	
00b	В	
01b	W	
10b	L	
11b	UW	

ld[1:0]	src		
11b	Rs		
00b	[Rs]		
01b	dsp:8[Rs]		
10b	dsp:16[Rs]		


rs[3:0]/rd[3:0]	src/dest		
0000b ~ 1111b	Rs/Rd	R0(SP) ~ R15	


XOR

【コードサイズ】

構文	src	dest	コードサイズ (バイト)
(1) XOR src, dest	#SIMM:8	Rd	4
	#SIMM:16	Rd	5
	#SIMM:24	Rd	6
	#IMM:32	Rd	7
(2) XOR src, dest	Rs	Rd	3
	[Rs].memex	Rd	3 (memex == UB) 4 (memex != UB)
dsp:8[Rs].memex Ro		Rd	4 (memex == UB) 5 (memex != UB)
	dsp:16[Rs].memex	Rd	5 (memex == UB) 6 (memex != UB)

(1) XOR src, dest






li[1:0]	src		
01b	#SIMM:8		
10b	#SIMM:16		
11b	#SIMM:24		
00b	#IMM:32		


rd[3:0]	dest		
0000b ~ 1111b	Rd	R0(SP) ~ R15	

(2) XOR src, dest

memex == UB または src==Rs の場合



memex != UB の場合



mi[1:0]	memex	
00b	В	
01b	W	
10b	L	
11b	UW	

	ld[1:0]	src		
•	11b	Rs		
•	00b	[Rs]		
•	01b	dsp:8[Rs]		
	10b	dsp:16[Rs]		

rs[3:0]/rd[3:0]	src/dest		
0000b ~ 1111b	Rs/Rd	R0(SP) ~ R15	

5. 例外処理

5.1 例外事象

CPU が通常のプログラムを実行している途中で、ある事象の発生によってそのプログラムの実行を中断し、別のプログラムを実行する必要が生じる場合があります。このような事象を総称して例外事象と呼びます。

RX CPU は、RX600 シリーズでは 8 種類の例外に、RX100 シリーズ、RX200 シリーズでは浮動小数点例外を除く 7 種類の例外に対応します。 図 5.1 に例外事象の種類を示します。

例外が発生すると、プロセッサモードはスーパバイザモードに移行します。




図 5.1 例外事象の種類

5.1.1 未定義命令例外

未定義命令例外は、未定義命令(実装されていない命令)の実行を検出した場合に発生します。

5.1.2 特権命令例外

特権命令例外は、ユーザモードで特権命令の実行を検出した場合に発生します。特権命令はスーパバイザモードでのみ実行可能です。

5.1.3 アクセス例外

アクセス例外は、CPU からのメモリアクセスによるエラーが検出された場合に発生します。メモリプロテクションユニットによるメモリプロテクションエラーが検出された場合、命令アクセス例外とオペランドアクセス例外が発生します。

5.1.4 浮動小数点例外

浮動小数点例外は、IEEE754 規格で規定された 5 つの例外事象(オーバフロー、アンダフロー、精度異常、ゼロ除算、無効演算)の他、非実装処理を検出した場合に発生します。浮動小数点例外は、FPSW の EX、EU、EZ、EO、EV ビットが "0" のとき、例外処理が禁止されます。

注. RX100 シリーズ、RX200 シリーズは、浮動小数点演算命令に対応していないため、浮動小数点例外は発生しません。

5.1.5 リセット

CPU にリセット信号を入力することによって発生します。リセットは最高度の優先順位を持ち、常に受け付けられます。

5.1.6 ノンマスカブル割り込み

CPU にノンマスカブル割り込み信号を入力することによって発生します。システムに致命的な障害が発生したと考えられる場合にのみ使用します。例外処理ルーチン処理後、例外発生時に実行していた元のプログラムに復帰しない条件で使用してください。

5.1.7 割り込み

CPU に割り込み信号を入力することによって発生します。割り込みのうち1つの要因を、高速割り込みとして割り当てることが可能です。高速割り込みは、通常の割り込みに比べ、ハードウェア前処理とハードウェア後処理が高速です。高速割り込みの優先レベルは15(最高)(注)です。

PSW の I ビットが "0" のとき、割り込みの受け付けは禁止されます。

注. RX610 グループでは、高速割り込みの優先レベルは7(最高)です。

5.1.8 無条件トラップ

INT 命令、および BRK 命令を実行すると無条件トラップが発生します。

5.2 例外の処理手順

例外処理には、ハードウェアが自動的に処理する部分と、ユーザが記述したプログラム(例外処理ルーチン)によって処理される部分があります。リセットを除く、例外受け付け時の処理手順を $\mathbf Z$ 5.2 に示します。




図 5.2 例外処理手順の概要

例外が受け付けられると、RX CPU はハードウェア処理を行った後、ベクタにアクセスし、分岐先アドレスを取得します。ベクタには各例外ごとにベクタアドレスが割り当てられており、そこに例外処理ルーチンへの分岐先アドレスを書きます。

RX CPU のハードウェア前処理では、高速割り込みの場合は、プログラムカウンタ(PC)の内容をバックアップ PC(BPC)に、プロセッサステータスワード(PSW)の内容をバックアップ PSW(BPSW)へ退避します。高速割り込み以外の例外では、PC、PSW をスタック領域に退避します。例外処理ルーチン中で使用する汎用レジスタ、および PC、PSW 以外の制御レジスタについては、例外処理ルーチンの先頭でユーザプログラムによってスタックに退避してください。

例外処理ハンドラ処理完了後、スタックに退避したレジスタを復帰して RTE 命令を実行することで、例外処理から元のプログラムに復帰します。高速割り込みの場合のみ、RTFI 命令を実行します。ただし、ノンマスカブル割り込みの場合には、元のプログラムに復帰せず、プログラムを終了、またはシステムリセットを行ってください。

RX CPU のハードウェア後処理では、高速割り込みの場合は BPC を PC に、また、BPSW の値を PSW に 戻します。高速割り込み以外の例外では、スタック領域から PC、PSW の値を復帰します。

5.3 例外事象の受け付け

例外事象が発生すると、それまで実行していたプログラムを中断して、例外処理ルーチン処理に分岐します。

5.3.1 受け付けタイミングと保存される PC 値

各例外事象の受け付けタイミングと保存されるプログラムカウンタ (PC) の値を表 5.1 に示します。

表5.1 受け付けタイミングと保存されるPC値

	例外事象	処理型	受け付け タイミング	BPC / スタックに保存されるPC値
未定義命令例外		命令処理取消型	命令実行中	例外が発生した命令のPC値
特権命令例外		命令処理取消型	命令実行中	例外が発生した命令のPC値
アクセス例外		命令処理取消型	命令実行中	例外が発生した命令のPC値
浮動小数点例外(注1)	命令処理取消型	命令実行中	例外が発生した命令のPC値
リセット		命令処理放棄型	各マシンサイクル	なし
ノンマスカブル 割り込み	RMPA、SCMPU、SMOVB、 SMOVF、SMOVU、SSTR、 SUNTIL、SWHILE命令実行中	命令処理中断型	命令実行中	実行中の命令のPC値
	上記以外の状態	命令処理完了型	命令の区切り	次の命令のPC値
割り込み	RMPA、SCMPU、SMOVB、 SMOVF、SMOVU、SSTR、 SUNTIL、SWHILE命令実行中	命令処理中断型	命令実行中	実行中の命令のPC値
	上記以外の状態	命令処理完了型	命令の区切り	次の命令のPC値
無条件トラップ		命令処理完了型	命令の区切り	次の命令のPC値

注1. RX100シリーズ、RX200シリーズは、浮動小数点演算命令に対応していないため、浮動小数点例外は発生しません。

5.3.2 ベクタと PC、PSW の退避場所

各例外事象のベクタとプログラムカウンタ (PC)、プロセッサステータスワード (PSW) の退避場所を**表 5.2** に示します。

表5.2 ベクタとPC、PSWの退避場所

	例外事象	ベクタ	PC、PSWの退避場所
未定義命令例外		固定ベクタテーブル	スタック
特権命令例外		固定ベクタテーブル	スタック
アクセス例外		固定ベクタテーブル	スタック
浮動小数点例外(注1)	固定ベクタテーブル	スタック
リセット		固定ベクタテーブル	なし
ノンマスカブル割	り込み	固定ベクタテーブル	スタック
割り込み	高速割り込み	FINTV	BPC、BPSW
	高速割り込み以外	可変ベクタテーブル(INTB)	スタック
無条件トラップ		可変ベクタテーブル(INTB)	スタック

注1. RX100シリーズ、RX200シリーズは、浮動小数点演算命令に対応していないため、浮動小数点例外は発生しません。

5.4 例外の受け付け/復帰時のハードウェア処理

リセットを除く、例外の受け付けおよび復帰時のハードウェア処理について説明します。

- (1) 例外受け付け時のハードウェア前処理
- (a) PSW の退避

(高速割り込みの場合)

 $PSW \rightarrow BPSW$

(高速割り込み以外の例外の場合)

PSW→スタック領域

- 注. FPSW は、ハードウェア前処理では退避されません。浮動小数点演算命令を例外処理ルーチン内で使用する場合は、例外処理ルーチン内でユーザがスタックへ退避してください。
- (b) PSW の PM、U、I ビットの更新

I: 0にするU: 0にするPM: 0にする

(c) PC の退避

(高速割り込みの場合)

 $PC \rightarrow BPC$

(高速割り込み以外の例外の場合)

PC→スタック領域

(d) PC に例外処理ルーチン分岐先アドレスをセット

各例外に対応したベクタを取得し分岐することにより、例外処理ルーチン処理へ移行します。

- (2) RTE 命令、RTFI 命令実行時のハードウェア後処理
- (a) PSW の復帰

(高速割り込みの場合)

 $BPSW \to PSW$

(高速割り込み以外の例外の場合)

スタック領域→PSW

(b) PC の復帰

(高速割り込みの場合)

 $BPC \rightarrow PC$

(高速割り込み以外の例外の場合)

スタック領域→PC

5.5 ハードウェア前処理

例外要求が受け付けられてから例外処理ルーチンが実行されるまでのハードウェア前処理について説明します。

5.5.1 未定義命令例外

- (1) プロセッサステータスワード (PSW) の内容をスタック領域 (ISP) に退避します。
- (2) PSW のプロセッサモード設定ビット (PM)、スタックポインタ指定ビット (U)、割り込み許可ビット (I) を "0" にします。
- (3) プログラムカウンタ (PC) の内容をスタック領域 (ISP) に退避します。
- (4) FFFFFDCh 番地からベクタを取得します。
- (5) 取得したベクタを PC にセットし、例外処理ルーチンへ分岐します。

5.5.2 特権命令例外

- (1) プロセッサステータスワード (PSW) の内容をスタック領域 (ISP) に退避します。
- (2) PSW のプロセッサモード設定ビット (PM)、スタックポインタ指定ビット (U)、割り込み許可ビット (I) を "0" にします。
- (3) プログラムカウンタ (PC) の内容をスタック領域 (ISP) に退避します。
- (4) FFFFFFD0h 番地からベクタを取得します。
- (5) 取得したベクタを PC にセットし、例外処理ルーチンへ分岐します。

5.5.3 アクセス例外

- (1) プロセッサステータスワード (PSW) の内容をスタック領域 (ISP) に退避します。
- (2) PSW のプロセッサモード設定ビット (PM)、スタックポインタ指定ビット (U)、割り込み許可ビット (I) を "0" にします。
- (3) プログラムカウンタ (PC) の内容をスタック領域 (ISP) に退避します。
- (4) FFFFFD4h 番地からベクタを取得します。
- (5) 取得したベクタを PC にセットし、例外処理ルーチンへ分岐します。

5.5.4 浮動小数点例外

- (1) プロセッサステータスワード (PSW) の内容をスタック領域 (ISP) に退避します。
- (2) PSW のプロセッサモード設定ビット (PM)、スタックポインタ指定ビット (U)、割り込み許可ビット (I) を "0" にします。
- (3) プログラムカウンタ (PC) の内容をスタック領域 (ISP) に退避します。
- (4) FFFFFE4h 番地からベクタを取得します。
- (5) 取得したベクタを PC にセットし、例外処理ルーチンへ分岐します。
 - 注. RX100 シリーズ、RX200 シリーズは、浮動小数点演算命令に対応していないため、浮動小数点例外は発生しません。

5.5.5 リセット

- (1) 制御レジスタを初期化します。
- (2) FFFFFFCh 番地からベクタを取得します。
- (3) 取得したベクタをプログラムカウンタ (PC) にセットします。

5.5.6 ノンマスカブル割り込み

- (1) プロセッサステータスワード (PSW) の内容をスタック領域 (ISP) に退避します。
- (2) PSW のプロセッサモード設定ビット (PM)、スタックポインタ指定ビット (U)、割り込み許可ビット (I) を "0" にします。
- (3) RMPA、SCMPU、SMOVB、SMOVF、SMOVU、SSTR、SUNTIL、SWHILE 命令を実行中は、実行中の 命令のプログラムカウンタ (PC) の内容を、それ以外の状態では次の命令の PC の内容をスタック領域 (ISP) に退避します。
- (4) PSW のプロセッサ割り込み優先レベル (IPL[3:0]) を "Fh" にします。
- (5) FFFFFF8h 番地からベクタを取得します。
- (6) 取得したベクタを PC にセットし、例外処理ルーチンへ分岐します。

5.5.7 割り込み

- (1) プロセッサステータスワード (PSW) の内容をスタック領域 (ISP) に退避します。高速割り込みの場合は、バックアップ PSW (BPSW) に退避します。
- (2) PSW のプロセッサモード設定ビット (PM)、スタックポインタ指定ビット (U)、割り込み許可ビット (I) を "0" にします。
- (3) RMPA、SCMPU、SMOVB、SMOVF、SMOVU、SSTR、SUNTIL、SWHILE 命令を実行中は、実行中の命令のプログラムカウンタ(PC)の内容を、それ以外の状態では次の命令の PC の内容をスタック領域(ISP)に退避します。高速割り込みの場合は、バックアップ PC(BPC)に退避します。
- (4) PSW のプロセッサ割り込み優先レベル (IPL[3:0]) に、受け付けた割り込みの割り込み優先レベルを設定します。
- (5) 可変ベクタテーブルから受け付けた割り込み要因のベクタを取得します。高速割り込みの場合は、高速割り込みベクタレジスタ (FINTV) からベクタを取得します。
- (6) 取得したベクタを PC にセットし、例外処理ルーチンへ分岐します。

5.5.8 無条件トラップ

- (1) プロセッサステータスワード (PSW) の内容をスタック領域 (ISP) に退避します。
- (2) PSW のプロセッサモード設定ビット (PM)、スタックポインタ指定ビット (U)、割り込み許可ビット (I) を "0" にします。
- (3) 次の命令のプログラムカウンタ (PC) の内容をスタック領域 (ISP) に退避します。
- (4) INT 命令の場合は、可変ベクタテーブルから INT 命令番号に対応したベクタを取得します。 BRK 命令の場合は、可変ベクタテーブルの先頭番地からベクタを取得します。
- (5) 取得したベクタを PC にセットし、例外処理ルーチンへ分岐します。

5.6 例外処理ルーチンからの復帰

例外処理ルーチンの最後で表 5.3 に示す命令を実行すると、例外処理シーケンス直前にスタック領域または制御レジスタ (BPC、BPSW) に退避されていたプログラムカウンタ (PC) とプロセッサステータスワード (PSW) の内容が復帰されます。

表5.3 例外処理ルーチンからの復帰命令

例	外事象	復帰命令	
未定義命令例外		RTE	
特権命令例外		RTE	
アクセス例外		RTE	
浮動小数点例外 (注1)		RTE	
リセット		復帰不可能	
ノンマスカブル割り込み	,	復帰不可能	
割り込み	高速割り込み	RTFI	
	高速割り込み以外	RTE	
無条件トラップ		RTE	

注1. RX100シリーズ、RX200シリーズは、浮動小数点演算命令に対応していないため、浮動小数点例外は発生しません。

5.7 例外事象の優先順位

例外事象の優先順位を表 5.4 に示します。複数の例外が同時に発生した場合は、より優先度の高い事象が 先に受け付けられます。

表5.4 割り込み優先順位

優先順位		例外事象
高い	1	リセット
1	2	ノンマスカブル割り込み
	3	割り込み
	4	命令アクセス例外
	5	未定義命令例外 特権命令例外
	6	無条件トラップ
	7	オペランドアクセス例外
低い	8	浮動小数点例外 ^(注1)

注1. RX100シリーズ、RX200シリーズは、浮動小数点演算命令に対応していないため、浮動小数点例外は発生しません。

索引

記号 	I	
+∞方向への丸め24	INTB(割り込みテーブルレジスタ)	19
-∞方向への丸め24	IPL[3:0]ビット(プロセッサ割り込み優先レベル)	21
	ISP (割り込みスタックポインタ)	19
数字	Iビット(割り込み許可ビット)	21
0方向への丸め24	N	
Α	NaN (Not a Number)	28
ACC (アキュムレータ)25	0	
В	Oフラグ(オーバフローフラグ)	21
BPC (バックアップPC)22	Р	
BPSW (バックアップPSW)22		
	PC (プログラムカウンタ)	19
С	PM ビット (プロセッサモード設定ビット)	21
	PSW (プロセッサステータスワード)	20
CEフラグ(非実装処理要因フラグ)24	PSW 直接	40
COフラグ (オーバフロー要因フラグ)24		
CUフラグ (アンダフロー要因フラグ)24	Q	
CVフラグ(無効演算要因フラグ)24		
CXフラグ(精度異常要因フラグ)24	QNaN (Quiet NaN)	28
CZフラグ(ゼロ除算要因フラグ)24		
Cフラグ(キャリフラグ)21	R	
D	R0(SP)~R15(汎用レジスタ)	18
	register(n)	
DNビット(非正規化数の0フラッシュビット)24	register_num(Rn)	
E	RM[1:0]ビット(浮動小数点丸めモード設定ビット)	24
L	S	
EOビット (オーバフロー例外処理許可ビット) 25		
EUビット(アンダフロー例外処理許可ビット)25	SNaN (Signaling NaN)	
EVビット (無効演算例外処理許可ビット)25	S フラグ(サインフラグ)	21
EX ビット (精度異常例外処理許可ビット)		
EZビット (ゼロ除算例外処理許可ビット)25	U	
F	USP(ユーザスタックポインタ) Uビット(スタックポインタ指定ビット)	
FINTV (高速割り込みベクタレジスタ)22		
FOフラグ (オーバフローフラグ)25	Z	
FPSW (浮動小数点ステータスワード)23		
FSフラグ (浮動小数点エラーサマリフラグ)25	Z フラグ(ゼロフラグ)	21
FUフラグ (アンダフローフラグ)25		
FV フラグ (無効演算フラグ)25		
FXフラグ (精度異常フラグ)		
FZフラグ(ゼロ除算フラグ)25		

	せ
アキュムレータ (ACC)25	制御レジスタ18
アクセス例外238	制御レジスタ直接40
アンダフローフラグ(FUフラグ)25	整数30
アンダフロー要因フラグ(CUフラグ)24	精度異常フラグ (FXフラグ)25
アンダフロー例外処理許可ビット(EUビット) 25	精度異常要因フラグ (CXフラグ)24
	精度異常例外処理許可ビット (EXビット)25
L1	ゼロ除算フラグ (FZフラグ)25
V I	ゼロ除算要因フラグ(CZフラグ)24
1) . ヴ - b - / l - b - y - y - b 田 - b - y - b - b - b - b - b - b - b - b	ゼロ除算例外処理許可ビット (EZビット)25
インデックス付きレジスタ間接40	ゼロフラグ (Zフラグ)21
お	7
オーバフローフラグ(FOフラグ)25	
オーバフローフラグ (Oフラグ)21	即值38
オーバフロー要因フラグ (COフラグ)24	
オーバフロー例外処理許可ビット (EOビット)25	ح
か	特権命令29
N	特権命令例外238
可変ベクタテーブル34	
· · · · · · · · · · · · · · · · · · ·	Ø
c	ノンマスカブル割り込み238
キャリフラグ(Cフラグ)21	は
Ξ	バックアップPC (BPC)22
	バックアップ PSW (BPSW)
高速割り込みベクタレジスタ(FINTV)22	ハックテック PSW (BPSW)
固定ベクタテーブル33	(元用レジハラ (RU(SP)~R15)18
ਣਂ	υ
最近値への丸め24	非実装処理要因フラグ(CEフラグ)24
取び値、	非正規化数の0フラッシュビット(DNビット)24
サイズ指定子	ビット31
サインフラグ (Sフラグ)	
21	<i>\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\</i>
र ्ग	浮動小数点エラーサマリフラグ (FSフラグ)
	浮動小数点数
スーパバイザモード	浮動小数点ステータスワード (FPSW)23
スタックポインタ (R0(SP))18	浮動小数点丸めモード 設定ビット (RM[1:0]ビット)24
スタックポインタ指定ビット (Uビット)21	浮動小数点例外
ストリング31	プリデクリメントレジスタ間接
	プログラムカウンタ (PC)19
	プログラムカウンタ相対
	プロセッサステータスワード (PSW)20
	プロセッサモード
	プロセッサモード設定ビット (PMビット)21
	プロセッサ割り込み優先レベル(IPL[3:0]ビット)21

4	4		
4	,	4	L

ベカタテーブル	33
* * * * * * * * * * * * * * * * * * * *	
	ほ
	ic.
ポストインクリメントレジス	スタ間接39
NO.11000000	· / Hily
	ま
	6
4 W	24
<i>γ</i> ων <i>γ</i>	27
	み
	o y
未完美命会例外	238
\\\C3X\h\\ \\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\	
	む
	v
無効溶質フラガ (FVフラガ)25
	ァ25 ラグ)24
	ト(EVビット)25
	238
WYK11 1 7 7 7	250
	ゆ
	•
ユーザスタックポインタ(L	JSP)19
	IJ
リセット	
	れ
レジスタ間接	39
	39
	39
	わ
割り込み	238
	F)21
	(ISP)19
	(INTB)19
	245

改訂記録

RX ファミリ ソフトウェアマニュアル

Rev.	発行日		改訂内容
itov.		ページ	ポイント
0.10	2007.11.8	-	初版発行
0.20	2008.2.25		略語について変更
		9 ~ 14	RXファミリ命令一覧の変更
		15	1. CPU機能 変更
		15	1.1 特長 変更
		16	1.2 CPUレジスタセット 変更
		16	図1.1 CPUレジスタ 変更
		17	1.2.2 制御レジスタ 変更
		18	1.2.2.1 割り込みスタックポインタ(ISP)/ユーザスタックポインタ(USP)変更
		19	1.2.2.4 プロセッサステータスワード(PSW) b31-b4 変更、【注】 * 1, * 2 変更
		20	IPL[2:0]ビット(プロセッサ割り込み優先レベル)変更
			1.2.2.6 バックアップ PSW (BPSW) 追記
		21	1.2.2.7 ベクタレジスタ(VCT) 1.2.2.7 高速割り込みベクタレジスタ(FINTV)変更
		22	1.2.2.8 浮動小数点ステータスワード(FPSW) b25-b15,b9,b7-b0 変更
		23	1.2.2.9 コプロセッサイネーブルレジスタ (CPEN) 追加
		25	表1.5 無効演算発生条件と演算結果 変更
		26	1.4.1 スーパバイザモード 変更
		26	1.4.2 ユーザモード 追記
		26	1.4.3 特権命令 変更
		26	1.4.4 プロセッサモード間の移行 変更
		30	1.7 ベクタテーブル 変更
		30	1.7.1 固定ベクタテーブル 変更
		30	図1.8 固定ベクタテーブル 変更
		31	1.7.2 可変ベクタテーブル 変更
		32	2.1 アドレッシングモード (3) 特定命令アドレッシングモード 追記
		33	2.2 本書の見方 (2)記号 変更
		34	即值 #IMM:S8,#IMMEX:U8 追加
		34	レジスタ間接 (動作図)追記
		34	レジスタ相対 (解説)(動作図)変更
		35	短縮即值 #IMM:2 追加、(解説)#IMM:3 変更
		35	短縮レジスタ相対 (解説)変更、(動作図)追記
		36	ポストインクリメントレジスタ間接 (動作図)追記
		36	プリデクリメントレジスタ間接 (解説)変更、(動作図)追記
		36	インデックス付きレジスタ間接 (動作図)追記
		37	制御レジスタ直接 VCT FINTV 変更、CPEN 追加、(解説)変更、(動作図)変更
		37	プログラムカウンタ相対 Rn 追加
		37	プログラムカウンタ相対 label (dsp:3) pcdsp:3 変更、(解説)変更、(動作図)変更
		38	プログラムカウンタ相対
		38	label (dsp:8) (dsp:16) (dsp:24) pcdsp:8 pcdsp:16 pcdsp:24 変更、(解説)変更、(動作図)変更 レジスタ直接 追加
		39	プラスラ直接
		156	5. 例外 追加
0.30	2008.7.11	3 ~ 4	略号について 記号 IMM,IMMEX IMM,SIMM,UIMM に変更
			ビット長指定 :1 追加
			ビット長拡張指定 :S8,:U8 削除
		7 40	オペレーション tmp2,tmp3 追加
		7 ~ 12	RXファミリ命令一覧 FREIT命令 RTFI命令、REIT命令 RTE命令 に変更 EDIV命令、EDIVU命令、MULU命令、PUSHA命令、STOP命令 削除
			字動小数点演算命令、コプロセッサ命令 (オプション)記載
			DSP機能命令 追加
		13	1. CPU機能 変更
		13	1.1 特長 変更
		14	1.2 CPUレジスタセット 変更

	Ī	ı	76年中央
Rev.	発行日	ページ	改訂内容
0.30	2008.7.11	14	ポイント 図1.1 CPUレジスタセット 変更
0.30	2000.7.11	16	
		10	1.2.2.2 割り込みベクタテーブル 可変ベクタテーブル に変更
		18	1.2.2.4 プロセッサステータスワード (PSW) 【注】*3 変更
		18	Uビット(スタックポインタ指定ビット) 変更
		21	1.2.2.8 浮動小数点ステータスワード (FPSW) 【注】*3 追加
		22	1.2.3 アキュムレータ (ACC) 追加
		23	1.3.2 アンダフロー 追記
		24	表1.3 精度異常発生条件と演算結果 【注】追加
		24	1.3.4 ゼロ除算 【注】(非正規化数、QNaN、SNaN)追加
		25	表 1.5 無効演算発生条件と演算結果 変更
		25	表 1.6 QNaN生成規則 追加
		25	1.3.6 非実装処理 変更、【注】削除
		26	1.4.3 特権命令 変更
		26	1.4.4 プロセッサモード間の移行(2)スーパバイザモードからユーザモードへの移行 変更
			2. アドレッシングモード 変更
		41	(5) オペレーション (c) 特殊表記 追加
		42	(8) 命令フォーマット (d) 即値 変更
		46 ~ 162	[
		47	ADC命令 【命令フォーマット】【注】変更
		48	ADD命令 【命令フォーマット】【注】変更
		50	AND命令 【命令フォーマット】【注】変更
		53	BCnd命令 【命令フォーマット】変更
		57	BRA命令 【命令フォーマット】変更
		63	CMP命令 【命令フォーマット】【注】【記述例】変更
		64	DIV命令 【命令フォーマット】【注】変更
		65	DIVU命令 【命令フォーマット】【注】変更
		66 ~ 67	EMUL命令 機能【注】追加、【命令フォーマット】【注】変更
			EMULU命令 機能【注】追加、【命令フォーマット】【注】変更
		70	FADD命令 【フラグ変化】【注】、命令フォーマット【注】変更
		72 ~ 73	FCMP命令 【構文】、【オペレーション】、【機能】、【フラグ変化】、【注】、【命令フォーマット】 【注】
			【動作補足説明】変更
		74	FDIV命令 【フラグ変化】【注】 命令フォーマット【注】変更
		76 ~ 77	FMUL命令 機能【注】追加、【フラグ変化】【注】、命令フォーマット【注】、【動作補足説明】変更
		78	FSUB命令 【フラグ変化】【注】、命令フォーマット【注】変更
		80 ~ 81	FTOI命令 【機能】変更、【フラグ変化】【注】、【命令フォーマット】【注】、【動作補足説明】変更
		82	INT命令 【命令フォーマット】 構文 INT INT src 変更
		83 ~ 84	ITOF命令 【機能】【フラグ変化】【注】【命令フォーマット】【注】変更
		87	MACHI命令 追加
		88	MACLO命令 追加
		89	MAX命令 【命令フォーマット】【注】変更
		90	MIN命令 【命令フォーマット】【注】変更
		91 ~ 94	MOV命令 【機能】【命令フォーマット】【注】【記述例】変更
		95	MOVU命令 命令フォーマット【注】変更
		96 ~ 97	MUL命令 【構文】【オペレーション】【機能】【フラグ変化】【命令フォーマット】【注】 【記述例】変更
		98	MULHI命令 追加
		99	MULLO命令 追加
		100	MVFACHI命令 追加
		101	MVFACMI命令 追加
		104	MVTACHI命令 追加
		105	MVTACLO命令 追加
		106	MVTC命令 【命令フォーマット】変更
		107	MVTCP命令 【命令フォーマット】変更
		110	NOP命令 【オペレーション】【機能】変更
		113	OR命令 【命令フォーマット】【注】変更
	ļ	<u> </u>	* ** ** ** ** ** ** ** ** ** ** ** ** *

Day	36%- LD		改訂内容
Rev.	発行日	ページ	ポイント
0.30	2008.7.11	118	PUSH命令 【機能】追記、命令フォーマット【注】変更
		121 ~ 122	RACW命令 追加
		125	RMPA命令 【機能】追記、【注】追加
		131 ~ 133	ROUND命令 【機能】【フラグ変化】【注】【命令フォーマット】【注】変更、 【動作補足説明】追加
			RTE命令 REIT命令 RTE命令 に変更
		135	RTFI命令 FREIT命令 RTFI命令 に変更
			RTSD命令 【オペレーション】【機能】【命令フォーマット】【注】変更
		141	SBB命令 命令フォーマット【注】変更
		142	SCCnd命令 命令フォーマット【注】変更
		143	SCMPU命令 【オペレーション】【機能】【フラグ変化】変更
		148	SMOVB命令 【オペレーション】【機能】変更 SMOVE命令 【オペレーション】【機能】変更
		149	SMOVF命令 【オペレーション】、【機能】変更 SMOVU命令 【オペレーション】、【機能】変更
		150 151	SSTR命令 【オペレーション】【機能】変更
		151	STNZ命令 【命令フォーマット】変更
		153	STZ命令 【命令フォーマット】変更
			SUB命令 【命令フォーマット】【注】変更
			SUNTIL命令 【オペレーション】、【機能】、【フラグ変化】、【命令フォーマット】変更
			SWHILE命令 オペレーション【注3】削除、
			【オペレーション】【機能】【フラグ変化】【命令フォーマット】変更
			TST命令 【命令フォーマット】【注】変更
			XCHG命令 【構文】【機能】【命令フォーマット】【注】【記述例】変更
			XOR命令 【命令フォーマット】【注】変更
			4. 命令コード 追加
			5.2.1 未定義命令例外 追記
		247	5.2.5 リセット 変更
		247 248	5.2.6 ノンマスカブル割り込み 変更 図5.2 例外処理手順の概要 変更
		249	S.3 例外の処理手順 FREIT命令 RTFI命令、REIT命令 RTE命令 に変更
		251	5.5 例外の受け付け/復帰時のハードウェアマニュアル処理
		20.	(2) FREIT命令 RTFI命令、REIT命令 RTE命令 に変更 (a) 変更
		252 ~ 254	5.6 例外シーケンス プロセッサモード設定ビット RM PM 誤記訂正
			表5.3 例外処理ルーチンからの復帰命令 FREIT命令 RTFI命令、REIT命令 RTE命令 に変更
			表5.4 割り込み優先順位 変更
0.40	2008.12.24	3	略号について Rx追記、Fx flag 変更
		- •	RXファミリ命令一覧 コプロセッサ命令(MVFCP、MVTCP、OPECP命令)削除
			1. CPU機能 1.1 特長 変更
		14	図1.1 CPUレジスタセット CPENレジスタ削除
		15	1.2.2 制御レジスタ CPEN レジスタ削除
		16	1.2.2.2 割り込みテーブルレジスタ(INTB) 変更
		18	1.2.2.4 プロセッサステータスワード(PSW) Iビット 変更、PMビット 追記
		19	1.2.2.7 高速割り込みベクタレジスタ(FINTV) 変更
		20	1.2.2.8 浮動小数点ステータスワード(FPSW)EX, EU, EZ, EO, EV ビット ビット名変更
		21	注. 変更、追記
		25	1.4.4 プロセッサモード間の移行(2)スーパバイザモードからユーザモードへの移行 変更 図1.9 田宝ベクタニーブリー亦更
		29	図1.8 固定ベクタテーブル 変更
		30	1.7.2 可変ベクタテーブル 変更
		31	1.8 アドレス空間 追加
		34	2.2 アドレッシングモード 即値 #IMM:2 削除、#UIMM:8 動作図追加
		36	制御レジスタ直接 PC追加、CPEN削除
			2.2.1 NMIの範囲 追加
		<u> </u>	3. 命令
			o. Hr v

Rev.	発行日		改訂内容
		ページ	ポイント
0.40	2008.12.24		3.1 本章の見方
		39	(4) 構文 (c) オペランド 変更
		39	(5)オペレーション (b)擬似関数 変更
		41	(8) 命令フォーマット (b)制御レジスタ 変更、(c) フラグ、ビット 変更
		-	コプロセッサ命令(MVFCP、MVTCP、OPECP命令)削除 命令のビットパターン 命令コード に変更
		51	BCLR 【機能】追記
		53	BMCnd 【機能】追記
		55	BNOT 【機能】追記
		57	BRK 機能 変更、【機能】変更
		58	BSET 【機能】追記
		59	BSR 【オペレーション】注. 追記
		60	BTST 【機能】追記
		66	EMUL 【命令フォーマット】追記
		68	EMULU 【命令フォーマット】追記
		69	FADD 【フラグ変化】注. 変更
		71	FCMP 【機能】変更、【フラグ変化】注. 変更
		73	FDIV 【フラグ変化】注. 変更
		75	FMUL 【フラグ変化】注. 変更
		77	FSUB 【フラグ変化】注. 変更
		79	FTOI 【フラグ変化】注. 変更
		81	INT 機能 変更、【機能】変更
		82	ITOF 【フラグ変化】注. 変更
		91、92	MOV 【命令フォーマット】変更、注1. 変更
		94	MOVU 【命令フォーマット】注1. 変更
		101	MVFC 【機能】追記、【命令フォーマット】注. 変更
		104	MVTC 【命令フォーマット】注. 変更
		105	MVTIPL 【機能】追記
		112	POPC 【命令フォーマット】変更
		115	PUSHC 【機能】追記、【命令フォーマット】変更
		121	RMPA 【オペレーション】注. 変更
		127	ROUND 【フラグ変化】注. 変更
		134	RTSD 【命令フォーマット】追記、注. 変更
		139	SCMPU 【オペレーション】注. 変更
		142	SHLL 【フラグ変化】Oフラグ 変更
		144	SMOVB 【オペレーション】注. 変更
		145	SMOVF 【オペレーション】注. 変更
		146	SMOVU 【オペレーション】注. 変更
		147	SSTR 【オペレーション】注. 変更
		151 153	SUNTIL 【オペレーション】注. 変更 SWHILE 【オペレーション】注. 変更
		156	WAIT 【機能】追記、注. 追記
			4. 命令コード
		160	4.1 本章の見方 (2)コードサイズ表 追記
		-	コプロセッサ命令(MVFCP、MVTCP、OPECP命令)削除
			BCnd 命令コード(1)(3)変更
		·	MOV コードサイズ (表) 変更
		197	命令コード(14)変更、(15)追加
			MVFACMI 命令コード (1) 変更
			MVFC 命令コード (1) 変更 MVFC 会会コード (1) (2) 亦更
		203、204	MVTC 命令コード (1) (2) 変更

改訂記録

Day	78./- II		改訂内容
Rev.	発行日	ページ	ポイント
0.40	2008.12.24	209	POPC 命令コード (1) 変更
		211	PUSHC 命令コード (1) 変更
		230	5. 例外処理 章タイトル変更
			5.1 例外事象 節タイトル変更
		004	図5.1. 例外事象 変更 5.1.4 浮動小数点例外 変更
		231	5.1.7 割り込み 変更
			5.1.8 無条件トラップ 追加 (5.2.8 INT 命令例外、5.2.9 BRK 命令例外 削除)
		233	5.2 例外の処理手順 変更
		234	図5.2 例外処理手順の概要 変更
		234	表5.1 受け付けタイミングと保存されるPC値 変更
			表5.2 ベクタテーブルとPC、PSWの退避場所 変更 5.4 例外の受け付け/復帰時のハードウェア処理 (1)例外受け付の時のハードウェア前処理 (a)PSWの退避 注. 追記
			5.5.8 無条件トラップ 追加 (5.6.8 INT命令例外、5.6.9 BRK命令例外 削除)
		238	 表5.3 例外処理ルーチンからの復帰命令 変更
			表5.4 割り込み優先順位 変更
			索引 追加
0.50	2009.1.16		1.2.2.8 浮動小数点ステータスワード (FPSW)
			【浮動小数点丸め演算モードの説明】 追加 1.7.2 可変ベクタテーブル 変更
		52	BCnd 【記述例】注. 追加
		-	BRA 【記述例】注: 追加
		59	BSR 【記述例】注: 追加
0.51	2009.3.24	-	DSP機能命令、浮動小数点演算命令、浮動小数点演算ユニットの"オプション"記述を削除
0.51	2009.5.24	29	1.7.1 固定ベクタテーブル FFFFF80h~FFFFFFFh番地に変更
0.60	2009.4.30	8	アルファベット順ページ早見表(2/3)より、MVTIPL(特権命令)を削除
0.00	2009.4.30	12	機能別ページ早見表(3/3)より、MVTIPL(特権命令)を削除
		17	1.2.2.4 プロセッサステータスワード (PSW) 注1. 変更
		17	「また、MVTIPL命令でIPL[2:0] ビットへの書き込みを行った場合は、特権命令例外が発生します。」を削除
		25	1.4.3 特権命令に記載のMVTIPLを削除
		34	2.2 アドレッシングモード 即値の#IMM:3 変更
			「およびMVTIPL命令の割り込み優先レベル指定」を削除
		-	3. 命令 「MVTIPL」削除 4. 命令コード 「MVTIPL」削除
4.00	0040 5 47		2 15012
1.00	2010.5.17		略号について オペレーション < < 、 > > 追加、! 追加、tmp32、tmp64 削除
		7 ~ 15	RXファミリ命令一覧 BCnd命令、BMCnd命令、SCCnd命令 Cndをすべてニーモニックで記載 MVTIPL命令(特権命令)追加、表脚注追加
		全体	例外シーケンス ハードウェア前処理、例外ハンドラ 例外処理シーケンス 変更
			1. CPU機能 1.1 特長
		16	CPUレジスタセット アキュムレータ 変更
			1.2 CPUレジスタセット
		17	図1.1 CPUレジスタセット 変更
		19	1.2.2.3 プログラムカウンタ (PC) ピン配置図 リセット後の値 変更
		20	1.2.2.4 プロセッサステータスワード(PSW) ビット配置図 (b27)注.追加
		20	Cサド配直図 (1827) 注: 追加 IPL[2:0] ビット IPL[3:0] ビット 変更
		20	注1. 变更、注4. 追加
		21	IPL[3:0] ビット ビット説明変更
		23	1.2.2.8 浮動小数点ステータスワード(FPSW) RM[1:0] 浮動小数点丸め演算モード設定ビット 浮動小数点丸めモード設定ビット 変更
		24 24 26	FS 浮動小数点フラグサマリビット 浮動小数点エラーサマリフラグ 変更 浮動小数点丸め演算モード 浮動小数点丸めモード 変更
		24、26 24 ~ 25	ビット説明追加
		25	1.2.3 アキュムレータ(ACC) 変更

Rev.	 発行日		改訂内容
		ページ	ポイント
1.00	2010.5.17	28	1.3.6 非実装処理 変更
		00	1.4.2 ユーザモード
		29	IPL[2:0] ビット IPL[3:0] ビット 変更
		20	1.4.3 特権命令
		29	MVTIPL命令 追加 1.4.4 プロセッサモード間の移行(2)スーパバイザモードからユーザモードへの移行 変更
		29	` '
			2. アドレッシングモード 2.2 アドレッシングモード
		38	即値 #IMM:3 変更、#IMM:4 追加
		40	PSW直接 動作図 IPL[2:0]ビット IPL[3:0]ビット 変更
		41	表2.1 IMMの範囲 IMM:4 追加
			3. 命令
		43	3.1 本章の見方 (a) データタイプ signed long long、unsigned long long、float 追加
		55	BCLR命令 【オペレーション】 (1)、(2)変更
		56 57	B <i>Cnd</i> 命令 【機能】 <i>Cnd</i> の欄をすべてニーモニックで記載 BM <i>Cnd</i> 命令 【オペレーション】 (1)、(2)変更
		37	「機能】 Cndの欄をすべてニーモニックで記載
		59	BNOT命令 【オペレーション】 (1)、(2)変更
		76	FCMP命令 【動作補足説明】=: src2 = src src2 == src 变更
		90	MACHI命令 【オペレーション】【機能】 変更
		91	MACLO命令 【オペレーション】【機能】 変更
		101 102	MULHI命令 【オペレーション】 変更 MULLO命令 【オペレーション】 変更
		106	MVTACHI命令【オペレーション】 変更
		107	MVTACLO命令【オペレーション】 変更
		108	MVTC命令 【機能】 変更
		109	MVTIPL命令 追加
		116	POPC命令 【機能】 変更 PACW 今今 【オペーション】 亦更
		121 127	RACW命令 【オペレーション】 変更 ROLC命令 【オペレーション】追加、【機能】 変更
		128	RORC命令 【オペレーション】追加、【機能】 変更
		129	ROTL命令 【オペレーション】追加、【機能】 変更
		130	ROTR命令 【オペレーション】追加、【機能】 変更
		137	RTSD命令 【オペレーション】 (2)変更
		139 140	SAT命令 【オペレーション】 変更 SATR命令 【オペレーション】 変更
		142	SCCnd命令 【機能】 Cndの欄をすべてニーモニックで記載
		145	SHAR命令 【オペレーション】追加、【機能】 変更
		146	SHLL命令 【オペレーション】追加、【機能】 変更
		147	SHLR命令 【オペレーション】追加、【機能】 変更
		155	SUNTIL命令 【オペレーション】 変更
		157	SWHILE 命令 【 オペレーション 】 変更 4. 命令コード
			4. 前令コート 3.1 本章の見方
		164	(4)命令コード memexに関連する命令コード (memex == UBまたはsrc == Rs の場合、memex!=
			UBの場合) およびsrc/destの記載方法変更
			4.2 命令コード詳細説明
			memex指定子の表記: SB B、SW W 誤記修正
		175 176	BCnd命令 Cndの欄をすべてニーモニックで記載 BMCnd命令 Cndの欄をすべてニーモニックで記載
		211	MVTIPL命令 追加
		225	SCCnd命令 Cndの欄をすべてニーモニックで記載
			5. 例外処理
		238	5.1.3 アクセス例外 変更
		238	5.1.5 リセット 変更
		238	5.1.6 ノンマスカブル割り込み変更 5.1.7 割り込み 変更
		238 239	5.1.7 割り込み 変更 5.2 例外の処理手順 変更
		241	5.3.2 ベクタとPC、PSWの退避場所 変更
		241	表5.2 ベクタとPC、PSWの退避場所 変更
		242	5.4 例外の受け付け/復帰時のハードウェア処理 追記
		242	(b) PSWのPM、U、Iビットの更新 変更
		244 244	5.5.6 ノンマスカブル割り込み (4) 変更 5.5.7 割り込み (4) 変更
		244	5.5.7 割り込み (4) 変更

Rev.	発行日	改訂内容		
IXEV.		ページ	ポイント	
1.10	2011.8.8	全体	RX200シリーズにおけるRX200仕様反映	
			2.2 アドレッシングモード	
		38	即值 記号 (#IMM:4) 追加	
			3. 命令	
		56	BCnd命令 【機能】条件欄に記載されている式の修正(括弧の追加)	
		57	BMCnd命令【機能】条件欄に記載されている式の修正(括弧の追加)	
		64	BTST命令 【命令フォーマット】対象のsrc2欄修正	
		76	FCMP命令 【命令フォーマット】対象のsrc2欄修正	
		142	SCCnd命令【機能】条件欄に記載されている式の修正(括弧の追加)	
			4. 命令コード	
		182	BTST命令 【コードサイズ】src2欄、(1)、(3)修正	
		191	FCMP命令【コードサイズ】src2欄、(1)修正	
1.20	2013.4.15	全体	RX100シリーズにおけるRX100仕様反映	

RXファミリ ユーザーズマニュアル ソフトウェア編

発行年月日 2007年11月8日 Rev.0.10 2013年4月15日 Rev.1.20

発行 ルネサス エレクトロニクス株式会社

〒211-8668 神奈川県川崎市中原区下沼部 1753



ルネサスエレクトロニクス株式会社

■営業お問合せ窓口

http://www.renesas.com

※営業お問合せ窓口の住所・電話番号は変更になることがあります。最新情報につきましては、弊社ホームページをご覧ください。

ルネサス エレクトロニクス販売株式会社 〒100-0004 千代田区大手町2-6-2(日本ビル)

(03)5201-5307

■技術的なお問合せおよび資料のご請求は下記へどうぞ。 総合お問合せ窓口: http://japan.renesas.com/contact/							

