

致尊敬的顾客

关于产品目录等资料中的旧公司名称

NEC电子公司与株式会社瑞萨科技于2010年4月1日进行业务整合（合并），整合后的新公司暨“瑞萨电子公司”继承两家公司的所有业务。因此，本资料中虽还保留有旧公司名称等标识，但是并不妨碍本资料的有效性，敬请谅解。

瑞萨电子公司网址：<http://www.renesas.com>

2010年4月1日
瑞萨电子公司

【发行】瑞萨电子公司（<http://www.renesas.com>）

【业务咨询】<http://www.renesas.com/inquiry>

Notice

1. All information included in this document is current as of the date this document is issued. Such information, however, is subject to change without any prior notice. Before purchasing or using any Renesas Electronics products listed herein, please confirm the latest product information with a Renesas Electronics sales office. Also, please pay regular and careful attention to additional and different information to be disclosed by Renesas Electronics such as that disclosed through our website.
2. Renesas Electronics does not assume any liability for infringement of patents, copyrights, or other intellectual property rights of third parties by or arising from the use of Renesas Electronics products or technical information described in this document. No license, express, implied or otherwise, is granted hereby under any patents, copyrights or other intellectual property rights of Renesas Electronics or others.
3. You should not alter, modify, copy, or otherwise misappropriate any Renesas Electronics product, whether in whole or in part.
4. Descriptions of circuits, software and other related information in this document are provided only to illustrate the operation of semiconductor products and application examples. You are fully responsible for the incorporation of these circuits, software, and information in the design of your equipment. Renesas Electronics assumes no responsibility for any losses incurred by you or third parties arising from the use of these circuits, software, or information.
5. When exporting the products or technology described in this document, you should comply with the applicable export control laws and regulations and follow the procedures required by such laws and regulations. You should not use Renesas Electronics products or the technology described in this document for any purpose relating to military applications or use by the military, including but not limited to the development of weapons of mass destruction. Renesas Electronics products and technology may not be used for or incorporated into any products or systems whose manufacture, use, or sale is prohibited under any applicable domestic or foreign laws or regulations.
6. Renesas Electronics has used reasonable care in preparing the information included in this document, but Renesas Electronics does not warrant that such information is error free. Renesas Electronics assumes no liability whatsoever for any damages incurred by you resulting from errors in or omissions from the information included herein.
7. Renesas Electronics products are classified according to the following three quality grades: “Standard”, “High Quality”, and “Specific”. The recommended applications for each Renesas Electronics product depends on the product’s quality grade, as indicated below. You must check the quality grade of each Renesas Electronics product before using it in a particular application. You may not use any Renesas Electronics product for any application categorized as “Specific” without the prior written consent of Renesas Electronics. Further, you may not use any Renesas Electronics product for any application for which it is not intended without the prior written consent of Renesas Electronics. Renesas Electronics shall not be in any way liable for any damages or losses incurred by you or third parties arising from the use of any Renesas Electronics product for an application categorized as “Specific” or for which the product is not intended where you have failed to obtain the prior written consent of Renesas Electronics. The quality grade of each Renesas Electronics product is “Standard” unless otherwise expressly specified in a Renesas Electronics data sheets or data books, etc.
 - “Standard”: Computers; office equipment; communications equipment; test and measurement equipment; audio and visual equipment; home electronic appliances; machine tools; personal electronic equipment; and industrial robots.
 - “High Quality”: Transportation equipment (automobiles, trains, ships, etc.); traffic control systems; anti-disaster systems; anti-crime systems; safety equipment; and medical equipment not specifically designed for life support.
 - “Specific”: Aircraft; aerospace equipment; submersible repeaters; nuclear reactor control systems; medical equipment or systems for life support (e.g. artificial life support devices or systems), surgical implantations, or healthcare intervention (e.g. excision, etc.), and any other applications or purposes that pose a direct threat to human life.
8. You should use the Renesas Electronics products described in this document within the range specified by Renesas Electronics, especially with respect to the maximum rating, operating supply voltage range, movement power voltage range, heat radiation characteristics, installation and other product characteristics. Renesas Electronics shall have no liability for malfunctions or damages arising out of the use of Renesas Electronics products beyond such specified ranges.
9. Although Renesas Electronics endeavors to improve the quality and reliability of its products, semiconductor products have specific characteristics such as the occurrence of failure at a certain rate and malfunctions under certain use conditions. Further, Renesas Electronics products are not subject to radiation resistance design. Please be sure to implement safety measures to guard them against the possibility of physical injury, and injury or damage caused by fire in the event of the failure of a Renesas Electronics product, such as safety design for hardware and software including but not limited to redundancy, fire control and malfunction prevention, appropriate treatment for aging degradation or any other appropriate measures. Because the evaluation of microcomputer software alone is very difficult, please evaluate the safety of the final products or system manufactured by you.
10. Please contact a Renesas Electronics sales office for details as to environmental matters such as the environmental compatibility of each Renesas Electronics product. Please use Renesas Electronics products in compliance with all applicable laws and regulations that regulate the inclusion or use of controlled substances, including without limitation, the EU RoHS Directive. Renesas Electronics assumes no liability for damages or losses occurring as a result of your noncompliance with applicable laws and regulations.
11. This document may not be reproduced or duplicated, in any form, in whole or in part, without prior written consent of Renesas Electronics.
12. Please contact a Renesas Electronics sales office if you have any questions regarding the information contained in this document or Renesas Electronics products, or if you have any other inquiries.

(Note 1) “Renesas Electronics” as used in this document means Renesas Electronics Corporation and also includes its majority-owned subsidiaries.

(Note 2) “Renesas Electronics product(s)” means any product developed or manufactured by or for Renesas Electronics.

R8C/33C 群

瑞萨单片机

R8C族 / R8C/3x系列

Notes regarding these materials

1. This document is provided for reference purposes only so that Renesas customers may select the appropriate Renesas products for their use. Renesas neither makes warranties or representations with respect to the accuracy or completeness of the information contained in this document nor grants any license to any intellectual property rights or any other rights of Renesas or any third party with respect to the information in this document.
2. Renesas shall have no liability for damages or infringement of any intellectual property or other rights arising out of the use of any information in this document, including, but not limited to, product data, diagrams, charts, programs, algorithms, and application circuit examples.
3. You should not use the products or the technology described in this document for the purpose of military applications such as the development of weapons of mass destruction or for the purpose of any other military use. When exporting the products or technology described herein, you should follow the applicable export control laws and regulations, and procedures required by such laws and regulations.
4. All information included in this document such as product data, diagrams, charts, programs, algorithms, and application circuit examples, is current as of the date this document is issued. Such information, however, is subject to change without any prior notice. Before purchasing or using any Renesas products listed in this document, please confirm the latest product information with a Renesas sales office. Also, please pay regular and careful attention to additional and different information to be disclosed by Renesas such as that disclosed through our website. (<http://www.renesas.com>)
5. Renesas has used reasonable care in compiling the information included in this document, but Renesas assumes no liability whatsoever for any damages incurred as a result of errors or omissions in the information included in this document.
6. When using or otherwise relying on the information in this document, you should evaluate the information in light of the total system before deciding about the applicability of such information to the intended application. Renesas makes no representations, warranties or guaranties regarding the suitability of its products for any particular application and specifically disclaims any liability arising out of the application and use of the information in this document or Renesas products.
7. With the exception of products specified by Renesas as suitable for automobile applications, Renesas products are not designed, manufactured or tested for applications or otherwise in systems the failure or malfunction of which may cause a direct threat to human life or create a risk of human injury or which require especially high quality and reliability such as safety systems, or equipment or systems for transportation and traffic, healthcare, combustion control, aerospace and aeronautics, nuclear power, or undersea communication transmission. If you are considering the use of our products for such purposes, please contact a Renesas sales office beforehand. Renesas shall have no liability for damages arising out of the uses set forth above.
8. Notwithstanding the preceding paragraph, you should not use Renesas products for the purposes listed below:
 - (1) artificial life support devices or systems
 - (2) surgical implantations
 - (3) healthcare intervention (e.g., excision, administration of medication, etc.)
 - (4) any other purposes that pose a direct threat to human lifeRenesas shall have no liability for damages arising out of the uses set forth in the above and purchasers who elect to use Renesas products in any of the foregoing applications shall indemnify and hold harmless Renesas Technology Corp., its affiliated companies and their officers, directors, and employees against any and all damages arising out of such applications.
9. You should use the products described herein within the range specified by Renesas, especially with respect to the maximum rating, operating supply voltage range, movement power voltage range, heat radiation characteristics, installation and other product characteristics. Renesas shall have no liability for malfunctions or damages arising out of the use of Renesas products beyond such specified ranges.
10. Although Renesas endeavors to improve the quality and reliability of its products, IC products have specific characteristics such as the occurrence of failure at a certain rate and malfunctions under certain use conditions. Please be sure to implement safety measures to guard against the possibility of physical injury, and injury or damage caused by fire in the event of the failure of a Renesas product, such as safety design for hardware and software including but not limited to redundancy, fire control and malfunction prevention, appropriate treatment for aging degradation or any other applicable measures. Among others, since the evaluation of microcomputer software alone is very difficult, please evaluate the safety of the final products or system manufactured by you.
11. In case Renesas products listed in this document are detached from the products to which the Renesas products are attached or affixed, the risk of accident such as swallowing by infants and small children is very high. You should implement safety measures so that Renesas products may not be easily detached from your products. Renesas shall have no liability for damages arising out of such detachment.
12. This document may not be reproduced or duplicated, in any form, in whole or in part, without prior written approval from Renesas.
13. Please contact a Renesas sales office if you have any questions regarding the information contained in this document, Renesas semiconductor products, or if you have any other inquiries.

注意

本文只是参考译文，前页所载英文版“Cautions”具有正式效力。

关于利用本资料时的注意事项

1. 本资料是为了让用户根据用途选择合适的本公司产品的参考资料，对于本资料中所记载的技术信息，并非意味着对本公司或者第三者的知识产权及其他权利做出保证或对实施权力进行的承诺。
2. 对于因使用本资料所记载的产品数据、图、表、程序、算法及其他应用电路例而引起的损害或者对第三者的知识产权及其他权利造成侵犯，本公司不承担任何责任。
3. 不能将本资料所记载的产品和技术用于大规模破坏性武器的开发等目的、军事目的或其他的军需用途方面。另外，在出口时必须遵守日本的《外汇及外国贸易法》及其他出口的相关法令并履行这些法令中规定的必要手续。
4. 本资料所记载的产品数据、图、表、程序、算法以及其他应用电路例等所有信息均为本资料发行时的内容，本公司有可能在未做事先通知的情况下，对本资料所记载的产品或者产品规格进行更改。所以在购买和使用本公司的半导体产品之前，请事先向本公司的营业窗口确认最新的信息并经常留意本公司通过公司主页 (<http://www.renesas.com>)等公开的最新信息。
5. 对于本资料中所记载的信息，制作时我们尽力保证出版时的精确性，但不承担因本资料的叙述不当而致使顾客遭受损失等的任何相关责任。
6. 在使用本资料所记载的产品数据、图、表等所示的技术内容、程序、算法及其他应用电路例时，不仅要对所使用的技术信息进行单独评价，还要对整个系统进行充分的评价。请顾客自行负责，进行是否适用的判断。本公司对于是否适用不负任何责任。
7. 本资料中所记载的产品并非针对万一出现故障或是错误运行就会威胁到人的生命或给人体带来危害的机器、系统(如各种安全装置或者运输交通用的、医疗、燃烧控制、航天器械、核能、海底中继用的机器和系统等)而设计和制造的,特别是对于品质和可靠性要求极高的机器和系统等(将本公司指定用于汽车方面的产品用于汽车时除外)。如果要用于上述的目的,请务必事先向本公司的营业窗口咨询。另外,对于用于上述目的而造成的损失等,本公司概不负责。
8. 除上述第7项内容外,不能将本资料中记载的产品用于以下用途。如果用于以下用途而造成的损失,本公司概不负责。
 - 1) 生命维持装置。
 - 2) 植埋于人体使用的装置。
 - 3) 用于治疗(切除患部、给药等)的装置。
 - 4) 其他直接影响到人的生命的装置。
9. 在使用本资料所记载的产品时,对于最大额定值、工作电源电压的范围、放热特性、安装条件及其他条件请在本公司规定的保证范围内使用。如果超出了本公司规定的保证范围使用时,对于由此而造成的故障和出现的事故,本公司将不承担任何责任。
10. 本公司一直致力于提高产品的质量和可靠性,但一般来说,半导体产品总会以一定的概率发生故障、或者由于使用条件不同而出现错误运行等。为了避免因本公司的产品发生故障或者错误运行而导致人身事故和火灾或造成社会性的损失,希望客户能自行负责进行冗余设计、采取延烧对策及进行防止错误运行等的安全设计(包括硬件和软件两方面的设计)以及老化处理等,这是作为机器和系统的出厂保证。特别是单片机的软件,由于单独进行验证很困难,所以要求在顾客制造的最终的机器及系统上进行安全检验工作。
11. 如果把本资料所记载的产品从其载体设备上卸下,有可能造成婴儿误吞的危险。顾客在将本公司产品安装到顾客的设备上时,请顾客自行负责将本公司产品设置为不容易剥落的安全设计。如果从顾客的设备上剥落而造成事故时,本公司将不承担任何责任。
12. 在未得到本公司的事先书面认可时,不可将本资料的一部分或者全部转载或者复制。
13. 如果需要了解关于本资料的详细内容,或者有其他关心的问题,请向本公司的营业窗口咨询。

产品使用时的注意事项

本文对适用于单片机所有产品的“使用时的注意事项”进行说明。有关个别的使用时的注意事项请参照正文。此外，如果在记载上有与本手册的正文有差异之处，请以正文为准。

1. 未使用的引脚的处理

【注意】将未使用的引脚按照正文的“未使用引脚的处理”进行处理。

CMOS产品的输入引脚的阻抗一般为高阻抗。如果在开路的状态下运行未使用的引脚，由于感应现象，外加LSI周围的噪声，在LSI内部产生穿透电流，有可能被误认为是输入信号而引起误动作。未使用的引脚，请按照正文的“未使用引脚的处理”中的指示进行处理。

2. 通电时的处理

【注意】通电时产品处于不定状态。

通电时，LSI内部电路处于不确定状态，寄存器的设定和各引脚的状态不定。通过外部复位引脚对产品进行复位时，从通电到复位有效之前的期间，不能保证引脚的状态。

同样，使用内部上电复位功能对产品进行复位时，从通电到达到复位产生的一定电压的期间，不能保证引脚的状态。

3. 禁止存取保留地址（保留区）

【注意】禁止存取保留地址（保留区）

在地址区域中，有被分配将来用作功能扩展的保留地址（保留区）。因为无法保证存取这些地址时的运行，所以不能对保留地址（保留区）进行存取。

4. 关于时钟

【注意】复位时，请在时钟稳定后解除复位。

在程序运行中切换时钟时，请在要切换成的时钟稳定之后进行。复位时，在通过使用外部振荡器（或者外部振荡电路）的时钟开始运行的系统中，必须在时钟充分稳定后解除复位。另外，在程序运行中，切换成使用外部振荡器（或者外部振荡电路）的时钟时，在要切换成的时钟充分稳定后再进行切换。

5. 关于产品间的差异

【注意】在变更不同型号的产品时，请对每一个产品型号进行系统评价测试。

即使是同一个群的单片机，如果产品型号不同，由于内部ROM、版本模式等不同，在电特性范围内有时特性值、动作容限、噪声耐量、噪声辐射量等不同。因此，在变更不认同型号的产品时，请对每一个型号的产品进行系统评价测试。

本手册的使用方法

1 目的和对象

本手册是一本帮助用户理解本单片机的硬件功能和电特性的手册，它以设计本单片机应用系统的用户为对象。在使用本手册时，需要具备电路、逻辑电路以及单片机的基础知识。

本手册由产品概要、CPU、系统控制功能、外围功能、电特性、使用注意事项等几部分组成。

必须在充分确认注意事项后使用本单片机。注意事项记载在各章的正文中、各章的最后和注意事项的章节中。

修订记录归纳了对旧版本记载内容的更正或追加的主要位置，但是没有记录全部的修订内容。详细内容请通过本手册的正文确认。

为 R8C/33C 群准备了以下的文献。请使用最新的文献，最新版本刊登在瑞萨科技的主页上。

文献的种类	记载内容	资料名	资料号
Shortsheet	硬件的概要和电特性	R8C/33C Group Shortsheet	REJ03B0284
硬件手册	硬件的说明（引脚配置、存储器映像、外围功能的说明、电特性、时序）和运行说明 ※有关外围功能的使用方法，请参照应用注意事项。	R8C/33C 群硬件手册	本硬件手册
软件手册	CPU 指令设定的说明	R8C/Tiny 系列软件说明	RCJ09B0006
应用注意事项	外围功能的使用方法、应用例子 参考程序 汇编语言、C 语言的编程方法	刊登在瑞萨科技的主页上	
RENESAS TECHNICAL UPDATE	有关产品规格、文献等的速报		

2 数字、符号的表示

本手册使用的寄存器名或位名、数字或符号的表示范例如下所示。

1. 寄存器名、位名、引脚名
在正文中用符号表示。符号后面带有寄存器、位、引脚字样加以区别。
(例) PM0 寄存器的 PM03 位
P3_5 引脚、VCC 引脚
2. 数字的表示
2 进制数的后面带有“b”，但是在只有 1 位时数字后面什么也没有；16 进制数后面带有“h”；十进制数后面什么也没有。
(例) 2 进制数：11b
16 进制数：EFA0h
10 进制数：1234

3 寄存器图表的阅读方法

说明在寄存器图表中使用的符号和用语。

X.X.X	· · · ·	寄存器 (符号)								
地址	地址 · · · h									
位		b7	b6	b5	b4	b3	b2	b1	b0	
符号		· · · 7	· · · 6	· · · 5	—	—	—	· · · 1	· · · 0	
复位后的值		0	0	0	0	0	0	0	0	* 1

位	符号	位名	功能	R/W
b0	· · · 0	· · · 位	b1 b0 0 0: · · ·	R/W
b1	· · · 1		0 1: · · · 1 0: 不能设定 1 1: · · ·	R/W
b2	—	什么也不指定。只能写“0”，读取值为不定值。		—
b3	—	保留位	必须置“0”。	W
b4	—			
b5	· · · 5	· · · 位	功能因运行模式而不同。	R/W
b6	· · · 6			R/W
b7	· · · 7	· · · 位	0: · · · 1: · · ·	R

* 2 * 3

*** 1**
R/W : 读时能读位的状态。写时为有效数据。
R : 读时能读位的状态。写入值为无效值。
W : 写时为有效数据。不能读位的状态。
— : 什么也不指定的位。

*** 2**
• 保留位
保留位，必须写指定值。

*** 3**
• 什么也不指定
对相应的位什么也不指定。根据将来外围功能的展开，有可能出现新的功能。因此，写时只能写“0”。
• 不能设定
不能保证设定后的运行。
• 功能因运行模式而不同
位功能随外围功能的模式而变。请参照各模式的寄存器图表。

4 省略语及简称的说明

省略 / 简称	全称	备注
ACIA	Asynchronous Communication Interface Adapter	异步通信适配器
bps	bits per second	表示传送速度的单位, 位 / 秒
CRC	Cyclic Redundancy Check	循环冗余校验
DMA	Direct Memory Access	不通过 CPU 指令而直接进行数据传送
DMAC	Direct Memory Access Controller	DMA 控制器
GSM	Global System for Mobile Communications	FDD-TDMA 的第二代手机的通信方式
Hi-Z	High Impedance	高阻抗
IEBus	Inter Equipment bus	NEC 电子公司提倡的通信方式
I/O	Input/Output	输入 / 输出
IrDA	Infrared Data Association	红外线数据协会或者规格
LSB	Least Significant Bit	最低有效位
MSB	Most Significant Bit	最高有效位
NC	Non-Connection	未连接引脚
PLL	Phase Locked Loop	锁相环路
PWM	Pulse Width Modulation	脉冲宽度调制
SIM	Subscriber Identity Module	ISO/IEC-7816 规格的接触型 IC 卡
UART	Universal Asynchronous Receiver/Transmitter	异步串行接口
VCO	Voltage Controlled Oscillator	电压控制振荡器

所有商标及注册商标分别归属于其所有者。

目 录

地址 - 页速查表.....	速查表 -1
1. 概要	1
1.1 特点	1
1.1.1 用途	1
1.1.2 规格概要	2
1.2 产品一览表	4
1.3 框图	5
1.4 引脚排列图	6
1.5 引脚功能的说明	8
2. 中央处理器 (CPU)	10
2.1 数据寄存器 (R0、R1、R2、R3)	11
2.2 地址寄存器 (A0、A1)	11
2.3 帧基址寄存器 (FB)	11
2.4 中断表寄存器 (INTB)	11
2.5 程序计数器 (PC)	11
2.6 用户堆栈指针 (USP) 和中断堆栈指针 (ISP)	11
2.7 静态基址寄存器 (SB)	11
2.8 标志寄存器 (FLG)	11
2.8.1 进位标志 (C 标志)	11
2.8.2 调试标志 (D 标志)	11
2.8.3 零标志 (Z 标志)	11
2.8.4 符号标志 (S 标志)	12
2.8.5 寄存器组指定标志 (B 标志)	12
2.8.6 上溢标志 (O 标志)	12
2.8.7 中断允许标志 (I 标志)	12
2.8.8 堆栈指针指定标志 (U 标志)	12
2.8.9 处理器中断优先级 (IPL)	12
2.8.10 保留位	12
3. 存储器	13
3.1 R8C/33C 群	13
4. SFR	14
5. 复位	26
5.1 寄存器说明	28
5.1.1 处理器模式寄存器 0 (PM0)	28
5.1.2 复位源判断寄存器 (RSTFR)	28
5.1.3 选项功能选择寄存器 (OFS)	29
5.1.4 选项功能选择寄存器 2 (OFS2)	30
5.2 硬件复位	30
5.2.1 电源稳定的情况	31
5.2.2 接通电源的情况	31
5.3 上电复位功能	32
5.4 电压监视 0 复位	33
5.5 看门狗定时器复位	33

5.6	软件复位	34
5.7	冷启动 / 热启动的判断功能	34
5.8	复位源的判断功能	34
6.	电压检测电路	35
6.1	概要	35
6.2	寄存器说明	38
6.2.1	电压监视电路的控制寄存器 (CMPA)	38
6.2.2	电压监视电路的边沿选择寄存器 (VCAC)	39
6.2.3	电压检测寄存器 1 (VCA1)	39
6.2.4	电压检测寄存器 2 (VCA2)	40
6.2.5	电压检测 1 的电平选择寄存器 (VD1LS)	41
6.2.6	电压监视 0 电路的控制寄存器 (VW0C)	42
6.2.7	电压监视 1 电路的控制寄存器 (VW1C)	43
6.2.8	电压监视 2 电路的控制寄存器 (VW2C)	44
6.2.9	选项功能选择寄存器 (OFS)	45
6.3	VCC 输入电压的监视	46
6.3.1	Vdet0 的监视	46
6.3.2	Vdet1 的监视	46
6.3.3	Vdet2 的监视	46
6.4	电压监视 0 复位	46
6.5	电压监视 1 中断	47
6.6	电压监视 2 中断	49
7.	I/O 端口	51
7.1	I/O 端口的功能	52
7.2	对外围功能的影响	52
7.3	I/O 端口以外的引脚	53
7.4	寄存器说明	64
7.4.1	端口 Pi 方向寄存器 (PDi) (i=0 ~ 4)	64
7.4.2	端口 Pi 寄存器 (Pi) (i=0 ~ 4)	65
7.4.3	定时器 RA 的引脚选择寄存器 (TRASR)	66
7.4.4	定时器 RB/RC 的引脚选择寄存器 (TRBRCR)	67
7.4.5	定时器 RC 的引脚选择寄存器 0 (TRCPSR0)	68
7.4.6	定时器 RC 的引脚选择寄存器 1 (TRCPSR1)	69
7.4.7	UART0 引脚选择寄存器 (U0SR)	70
7.4.8	UART1 引脚选择寄存器 (U1SR)	71
7.4.9	UART2 引脚选择寄存器 0 (U2SR0)	72
7.4.10	UART2 引脚选择寄存器 1 (U2SR1)	73
7.4.11	SSU/IIC 引脚选择寄存器 (SSUICSR)	73
7.4.12	INT 中断输入的引脚选择寄存器 (INTSR)	74
7.4.13	输入 / 输出功能的引脚选择寄存器 (PINSR)	75
7.4.14	上拉控制寄存器 0 (PUR0)	76
7.4.15	上拉控制寄存器 1 (PUR1)	77
7.4.16	端口 P1 的驱动能力控制寄存器 (P1DRR)	77
7.4.17	端口 P2 的驱动能力控制寄存器 (P2DRR)	78
7.4.18	驱动能力控制寄存器 0 (DRR0)	79
7.4.19	驱动能力控制寄存器 1 (DRR1)	80
7.4.20	输入阈值控制寄存器 0 (VLT0)	81
7.4.21	输入阈值控制寄存器 1 (VLT1)	82
7.5	端口的设定	83
7.6	未使用引脚的处理	99

8.	总线控制	100
9.	时钟发生电路	101
9.1	概要	101
9.2	寄存器说明	104
9.2.1	系统时钟控制寄存器 0 (CM0)	104
9.2.2	系统时钟控制寄存器 1 (CM1)	105
9.2.3	系统时钟控制寄存器 3 (CM3)	106
9.2.4	振荡停止检测寄存器 (OCD)	107
9.2.5	高速内部振荡器的控制寄存器 7 (FRA7)	107
9.2.6	高速内部振荡器的控制寄存器 0 (FRA0)	108
9.2.7	高速内部振荡器的控制寄存器 1 (FRA1)	108
9.2.8	高速内部振荡器的控制寄存器 2 (FRA2)	109
9.2.9	时钟预分频器的复位标志 (CPSRF)	109
9.2.10	高速内部振荡器的控制寄存器 4 (FRA4)	110
9.2.11	高速内部振荡器的控制寄存器 5 (FRA5)	110
9.2.12	高速内部振荡器的控制寄存器 6 (FRA6)	110
9.2.13	高速内部振荡器的控制寄存器 3 (FRA3)	111
9.2.14	电压检测寄存器 2 (VCA2)	112
9.3	XIN 时钟	114
9.4	内部振荡器时钟	115
9.4.1	低速内部振荡器时钟	115
9.4.2	高速内部振荡器时钟	115
9.5	XCIN 时钟	115
9.6	CPU 时钟和外围功能时钟	116
9.6.1	系统时钟	116
9.6.2	CPU 时钟	116
9.6.3	外围功能时钟 (f1、f2、f4、f8、f32)	116
9.6.4	fOCO	117
9.6.5	fOCO40M	117
9.6.6	fOCO-F	117
9.6.7	fOCO-S	117
9.6.8	fOCO128	117
9.6.9	fC、fC4、fC32	117
9.6.10	fOCO-WDT	117
9.7	功率控制	118
9.7.1	标准运行模式	118
9.7.2	等待模式	120
9.7.3	停止模式	123
9.8	振荡停止检测功能	126
9.8.1	振荡停止检测功能的使用方法	126
9.9	使用时钟发生电路时的注意事项	128
9.9.1	停止模式	128
9.9.2	等待模式	128
9.9.3	振荡停止检测功能	129
9.9.4	振荡电路常数	129
10.	保护	130
10.1	寄存器说明	130
10.1.1	保护寄存器 (PRCR)	130

11. 中断	131
11.1 概要	131
11.1.1 中断的分类	131
11.1.2 软件中断	131
11.1.3 特殊中断	132
11.1.4 外围功能中断	132
11.1.5 中断和中断向量	133
11.2 寄存器说明	135
11.2.1 中断控制寄存器 (TREIC、S2TIC、S2RIC、KUPIC、ADIC、S0TIC、S0RIC、S1TIC、S1RIC、TRAIC、TRBIC、 U2BCNIC、VCMP1IC、VCMP2IC)	135
11.2.2 中断控制寄存器 (FMRDYIC、TRCIC、SSUIC/IICIC)	136
11.2.3 INT _i 中断控制寄存器 (INT _i IC) (i=0,1,3)	137
11.3 中断控制	138
11.3.1 I 标志	138
11.3.2 IR 位	138
11.3.3 ILVL2 ~ ILVL0 位和 IPL	138
11.3.4 中断响应顺序	139
11.3.5 中断响应时间	140
11.3.6 接受中断请求时的 IPL 变化	140
11.3.7 寄存器压栈	140
11.3.8 从中断程序的返回	142
11.3.9 中断优先级	142
11.3.10 中断优先级的判断电路	142
11.4 INT 中断	144
11.4.1 INT _i 中断 (i=0,1,3)	144
11.4.2 INT 中断输入的引脚选择寄存器 (INTSR)	144
11.4.3 外部输入允许寄存器 0 (INTEN)	145
11.4.4 INT 输入滤波器的选择寄存器 0 (INTF)	146
11.4.5 INT _i 输入滤波器 (i=0,1,3)	147
11.5 键输入中断	148
11.5.1 键输入允许寄存器 0 (KIEN)	149
11.6 地址匹配中断	149
11.6.1 地址匹配中断允许寄存器 i (AIER _i) (i=0 ~ 1)	150
11.6.2 地址匹配中断寄存器 i (RMAD _i) (i=0 ~ 1)	151
11.7 定时器 RC 中断、同步串行通信单元中断、I ² C 总线接口中断、闪存中断 (有多个中断请求源的中断)	152
11.8 使用中断时的注意事项	153
11.8.1 读地址 00000h	153
11.8.2 SP 的设定	153
11.8.3 外部中断和键输入中断	153
11.8.4 中断源的变更	153
11.8.5 中断控制寄存器的变更	155
12. ID 码区域	156
12.1 概要	156
12.2 功能	156
12.3 强制擦除功能	157
12.4 标准串行输入 / 输出模式的禁止功能	158
12.5 使用 ID 码区域时的注意事项	158
12.5.1 ID 码区域的设定例子	158

13. 选项功能选择区	159
13.1 概要	159
13.2 寄存器说明	160
13.2.1 选项功能选择寄存器 (OFS)	160
13.2.2 选项功能选择寄存器 2 (OFS2)	161
13.3 使用选项功能选择区时的注意事项	162
13.3.1 选项功能选择区的设定例子	162
14. 看门狗定时器	163
14.1 概要	163
14.2 寄存器说明	164
14.2.1 处理器模式寄存器 1 (PM1)	164
14.2.2 看门狗定时器的复位寄存器 (WDTR)	165
14.2.3 看门狗定时器的开始寄存器 (WDTS)	165
14.2.4 看门狗定时器的控制寄存器 (WDTC)	165
14.2.5 计数源保护模式寄存器 (CSPR)	166
14.2.6 选择功能选择寄存器 (OFS)	167
14.2.7 选择功能选择寄存器 2 (OFS2)	168
14.3 运行说明	169
14.3.1 有关多个模式的共同事项	169
14.3.2 计数源保护模式无效的情况	170
14.3.3 计数源保护模式有效的情况	171
15. DTC	172
15.1 概要	172
15.2 寄存器说明	173
15.2.1 DTC 控制寄存器 j (DTCCRj) (j=0 ~ 23)	174
15.2.2 DTC 块大小寄存器 j (DTBLSj) (j=0 ~ 23)	174
15.2.3 DTC 传送次数寄存器 j (DTCCTj) (j=0 ~ 23)	175
15.2.4 DTC 传送次数重加载寄存器 j (DTRL Dj) (j=0 ~ 23)	175
15.2.5 DTC 源地址寄存器 j (DTSARj) (j=0 ~ 23)	175
15.2.6 DTC 目标地址寄存器 j (DTDARj) (j=0 ~ 23)	176
15.2.7 DTC 启动允许寄存器 i (DTCENi) (i=0 ~ 3,5,6)	176
15.2.8 DTC 启动控制寄存器 (DTCTL)	178
15.3 运行说明	179
15.3.1 概要	179
15.3.2 启动源	179
15.3.3 控制数据的分配和 DTC 向量表	181
15.3.4 正常模式	185
15.3.5 重复模式	186
15.3.6 链传送	188
15.3.7 中断源	188
15.3.8 运行时序	189
15.3.9 DTC 的执行周期数	190
15.3.10 DTC 启动源的接受和中断源标志	191
15.4 使用 DTC 时的注意事项	192
15.4.1 DTC 启动源	192
15.4.2 DTCENi (i=0 ~ 3,5,6) 寄存器	192
15.4.3 外围模块	192
15.4.4 中断请求	192
16. 定时器概论	193

17.	定时器 RA	195
17.1	概要	195
17.2	寄存器说明	196
17.2.1	定时器 RA 的控制寄存器 (TRACR)	196
17.2.2	定时器 RA 的 I/O 控制寄存器 (TRAIOC)	197
17.2.3	定时器 RA 的模式寄存器 (TRAMR)	198
17.2.4	定时器 RA 的预分频寄存器 (TRAPRE)	199
17.2.5	定时器 RA 寄存器 (TRA)	199
17.2.6	定时器 RA 的引脚选择寄存器 (TRASR)	200
17.3	定时器模式	201
17.3.1	定时器 RA 的 I/O 控制寄存器 (TRAIOC) [定时器模式]	201
17.3.2	计数过程中的定时器写控制	202
17.4	脉冲输出模式	203
17.4.1	定时器 RA 的 I/O 控制寄存器 (TRAIOC) [脉冲输出模式]	204
17.5	事件计数器模式	205
17.5.1	定时器 RA 的 I/O 控制寄存器 (TRAIOC) [事件计数器模式]	206
17.6	脉宽测量模式	207
17.6.1	定时器 RA 的 I/O 控制寄存器 (TRAIOC) [脉宽测量模式]	208
17.6.2	运行例子	209
17.7	脉冲周期测量模式	210
17.7.1	定时器 RA 的 I/O 控制寄存器 (TRAIOC) [脉冲周期测量模式]	211
17.7.2	运行例子	212
17.8	使用定时器 RA 时的注意事项	213
18.	定时器 RB	214
18.1	概要	214
18.2	寄存器说明	215
18.2.1	定时器 RB 的控制寄存器 (TRBCR)	215
18.2.2	定时器 RB 的单触发控制寄存器 (TRBOCR)	216
18.2.3	定时器 RB 的 I/O 控制寄存器 (TRBIOC)	216
18.2.4	定时器 RB 的模式寄存器 (TRBMR)	217
18.2.5	定时器 RB 的预分频寄存器 (TRBPRES)	217
18.2.6	定时器 RB 的辅助寄存器 (TRBSC)	218
18.2.7	定时器 RB 的主寄存器 (TRBPR)	218
18.2.8	定时器 RB/RC 的引脚选择寄存器 (TRBRCR)	219
18.3	定时器模式	220
18.3.1	定时器 RB 的 I/O 控制寄存器 (TRBIOC) [定时器模式]	220
18.3.2	计数过程中的定时器写控制	221
18.4	可编程波形发生模式	223
18.4.1	定时器 RB 的 I/O 控制寄存器 (TRBIOC) [可编程波形发生模式]	224
18.4.2	运行例子	225
18.5	可编程单触发发生模式	226
18.5.1	定时器 RB 的 I/O 控制寄存器 (TRBIOC) [可编程单触发发生模式]	227
18.5.2	运行例子	228
18.5.3	单触发的选择	229
18.6	可编程等待单触发发生模式	230
18.6.1	定时器 RB 的 I/O 控制寄存器 (TRBIOC) [可编程等待单触发发生模式]	231
18.6.2	运行例子	232

18.7	使用定时器 RB 时的注意事项	233
18.7.1	定时器模式	233
18.7.2	可编程波形发生模式	233
18.7.3	可编程单触发发生模式	233
18.7.4	可编程等待单触发发生模式	233
19.	定时器 RC	234
19.1	概要	234
19.2	寄存器说明	236
19.2.1	模块待机控制寄存器 (MSTCR)	237
19.2.2	定时器 RC 的模式寄存器 (TRCMR)	238
19.2.3	定时器 RC 的控制寄存器 1 (TRCCR1)	239
19.2.4	定时器 RC 的中断允许寄存器 (TRCIER)	240
19.2.5	定时器 RC 的状态寄存器 (TRCSR)	241
19.2.6	定时器 RC 的 I/O 控制寄存器 0 (TRCIOR0)	242
19.2.7	定时器 RC 的 I/O 控制寄存器 1 (TRCIOR1)	243
19.2.8	定时器 RC 计数器 (TRC)	243
19.2.9	定时器 RC 的通用寄存器 A,B,C,D (TRCGRA、TRCGRB、TRCGRC、TRCGRD)	244
19.2.10	定时器 RC 的控制寄存器 2 (TRCCR2)	244
19.2.11	定时器 RC 的数字滤波器的功能选择寄存器 (TRCDF)	245
19.2.12	定时器 RC 的输出主控允许寄存器 (TRCOER)	246
19.2.13	定时器 RC 的触发控制寄存器 (TRCADCR)	247
19.2.14	定时器 RB/RC 的引脚选择寄存器 (TRBRCR)	248
19.2.15	定时器 RC 的引脚选择寄存器 0 (TRCPSR0)	249
19.2.16	定时器 RC 的引脚选择寄存器 1 (TRCPSR1)	250
19.3	有关多个模式的共同事项	251
19.3.1	计数源	251
19.3.2	缓冲器运行	252
19.3.3	数字滤波器	254
19.3.4	脉冲输出的强制截止	255
19.4	定时器模式 (输入捕捉功能)	256
19.4.1	定时器 RC 的 I/O 控制寄存器 0 (TRCIOR0) [定时器模式 (输入捕捉功能)]	258
19.4.2	定时器 RC 的 I/O 控制寄存器 1 (TRCIOR1) [定时器模式 (输入捕捉功能)]	259
19.4.3	运行例子	260
19.5	定时器模式 (输出比较功能)	261
19.5.1	定时器 RC 的控制寄存器 1 (TRCCR1) [定时器模式 (输出比较功能)]	263
19.5.2	定时器 RC 的 I/O 控制寄存器 0 (TRCIOR0) [定时器模式 (输出比较功能)]	264
19.5.3	定时器 RC 的 I/O 控制寄存器 1 (TRCIOR1) [定时器模式 (输出比较功能)]	265
19.5.4	定时器 RC 的控制寄存器 2 (TRCCR2) [定时器模式 (输出比较功能)]	266
19.5.5	运行例子	267
19.5.6	TRCGRC 寄存器和 TRCGRD 寄存器的输出引脚的变更	268
19.6	PWM 模式	270
19.6.1	定时器 RC 的控制寄存器 1 (TRCCR1) [PWM 模式]	271
19.6.2	定时器 RC 的控制寄存器 2 (TRCCR2) [PWM 模式]	272
19.6.3	运行例子	273
19.7	PWM2 模式	275
19.7.1	寄存器 RC 的控制寄存器 1 (TRCCR1) [PWM2 模式]	277
19.7.2	定时器 RC 的控制寄存器 2 (TRCCR2) [PWM2 模式]	278
19.7.3	定时器 RC 的数字滤波器的功能选择寄存器 (TRCDF) [PWM2 模式]	279
19.7.4	运行例子	280
19.8	定时器 RC 中断	283

19.9	使用定时器 RC 时的注意事项	284
19.9.1	TRC 寄存器	284
19.9.2	TRCSR 寄存器	284
19.9.3	TRCCR1 寄存器	284
19.9.4	计数源的转换	284
19.9.5	输入捕捉功能	285
19.9.6	PWM2 模式的 TRCMR 寄存器	285
19.9.7	计数源 fOCO40M	285
20.	定时器 RE	286
20.1	概要	286
20.2	实时时钟模式	287
20.2.1	定时器 RE 的秒数据寄存器 (TRESEC) [实时时钟模式]	288
20.2.2	定时器 RE 的分钟数据寄存器 (TREMIN) [实时时钟模式]	289
20.2.3	定时器 RE 的小时数据寄存器 (TREHR) [实时时钟模式]	289
20.2.4	定时器 RE 的天数据寄存器 (TREWK) [实时时钟模式]	290
20.2.5	定时器 RE 的控制寄存器 1 (TRECRI) [实时时钟模式]	291
20.2.6	定时器 RE 的控制寄存器 2 (TRECRI2) [实时时钟模式]	292
20.2.7	定时器 RE 的计数源选择寄存器 (TRECSCR) [实时时钟模式]	293
20.2.8	运行例子	294
20.3	输出比较模式	294
20.3.1	定时器 RE 的计数数据寄存器 (TRESEC) [输出比较模式]	295
20.3.2	定时器 RE 的比较数据寄存器 (TREMIN) [输出比较模式]	296
20.3.3	定时器 RE 的控制寄存器 1 (TRECRI) [输出比较模式]	296
20.3.4	定时器 RE 的控制寄存器 2 (TRECRI2) [输出比较模式]	297
20.3.5	定时器 RE 的计数源选择寄存器 (TRECSCR) [输出比较模式]	297
20.3.6	运行例子	298
20.4	使用定时器 RE 时的注意事项	299
20.4.1	计数的开始 / 停止	299
20.4.2	寄存器的设定	299
20.4.3	实时时钟模式的时间读取步骤	301
21.	串行接口 (UARTi (i=0 ~ 1))	302
21.1	概要	302
21.2	寄存器说明	304
21.2.1	UARTi 发送 / 接收模式寄存器 (UiMR) (i=0 ~ 1)	304
21.2.2	UARTi 位速率寄存器 (UiBRG) (i=0 ~ 1)	304
21.2.3	UARTi 发送缓冲寄存器 (UiTB) (i=0 ~ 1)	305
21.2.4	UARTi 发送 / 接收控制寄存器 0 (UiC0) (i=0 ~ 1)	306
21.2.5	UARTi 发送 / 接收控制寄存器 1 (UiC1) (i=0 ~ 1)	307
21.2.6	UARTi 接收缓冲寄存器 (UiRB) (i=0 ~ 1)	308
21.2.7	UART0 引脚选择寄存器 (U0SR)	309
21.2.8	UART1 引脚选择寄存器 (U1SR)	310
21.3	时钟同步串行 I/O 模式	311
21.3.1	发生通信错误时的处理方法	315
21.3.2	极性选择功能	315
21.3.3	LSB first 或者 MSB first 的选择	316
21.3.4	连续接收模式	316
21.4	异步串行 I/O (UART) 模式	317
21.4.1	位速率	321
21.4.2	发生通信错误时的处理方法	322
21.5	使用串行接口 (UARTi (i=0 ~ 1)) 时的注意事项	322

22. 串行接口 (UART2)	323
22.1 概要	323
22.2 寄存器说明	325
22.2.1 UART2 发送 / 接收模式寄存器 (U2MR)	325
22.2.2 UART2 位速率寄存器 (U2BRG)	325
22.2.3 UART2 发送缓冲寄存器 (U2TB)	326
22.2.4 UART2 发送 / 接收控制寄存器 0 (U2C0)	327
22.2.5 UART2 发送 / 接收控制寄存器 1 (U2C1)	328
22.2.6 UART2 接收缓冲寄存器 (U2RB)	329
22.2.7 UART2 数字滤波器的功能选择寄存器 (URXDF)	330
22.2.8 UART2 特殊模式寄存器 5 (U2SMR5)	331
22.2.9 UART2 特殊模式寄存器 4 (U2SMR4)	332
22.2.10 UART2 特殊模式寄存器 3 (U2SMR3)	333
22.2.11 UART2 特殊模式寄存器 2 (U2SMR2)	334
22.2.12 UART2 特殊模式寄存器 (U2SMR)	334
22.2.13 UART2 引脚选择寄存器 0 (U2SR0)	335
22.2.14 UART2 引脚选择寄存器 1 (U2SR1)	336
22.3 时钟同步串行 I/O 模式	337
22.3.1 发生通信错误时的处理方法	341
22.3.2 CLK 极性的选择	341
22.3.3 LSB first 或者 MSB first 的选择	342
22.3.4 连续接收模式	342
22.3.5 串行数据的逻辑转换	343
22.3.6 CTS/RTS 功能	343
22.4 异步串行 I/O (UART) 模式	344
22.4.1 位速率	348
22.4.2 发生通信错误时的处理方法	349
22.4.3 LSB first 或者 MSB first 的选择	349
22.4.4 串行数据的逻辑转换	350
22.4.5 TXD 和 RXD 输入 / 输出极性的转换功能	350
22.4.6 CTS/RTS 功能	351
22.4.7 RXD2 数字滤波器的选择功能	351
22.5 特殊模式 1 (I ² C 模式)	352
22.5.1 开始条件和停止条件的检测	358
22.5.2 开始条件和停止条件的输出	358
22.5.3 传送时钟	359
22.5.4 SDA 输出	360
22.5.5 SDA 输入	360
22.5.6 ACK 和 NACK	360
22.5.7 发送和接收的初始化	360
22.6 多处理器通信功能	361
22.6.1 多处理器的发送	364
22.6.2 多处理器的接收	365
22.6.3 RXD2 数字滤波器的选择功能	367
22.7 使用串行接口 (UART2) 时的注意事项	368
22.7.1 时钟同步串行 I/O 模式	368
22.7.2 特殊模式 1 (I ² C 模式)	368
23. 时钟同步串行接口	369
23.1 模式的选择	369

24.	同步串行通信单元 (SSU)	370
24.1	概要	370
24.2	寄存器说明	372
24.2.1	模块待机控制寄存器 (MSTCR)	372
24.2.2	SSU/IIC 引脚选择寄存器 (SSUICSR)	372
24.2.3	SS 位的计数寄存器 (SSBR)	373
24.2.4	SS 发送数据寄存器 (SSTDOR)	374
24.2.5	SS 接收数据寄存器 (SSRDR)	374
24.2.6	SS 控制寄存器 H (SSCRH)	375
24.2.7	SS 控制寄存器 L (SSCRL)	376
24.2.8	SS 模式寄存器 (SSMR)	377
24.2.9	SS 允许寄存器 (SSER)	378
24.2.10	SS 状态寄存器 (SSSR)	379
24.2.11	SS 模式寄存器 2 (SSMR2)	380
24.3	有关多个模式的共同事项	381
24.3.1	传送时钟	381
24.3.2	SS 移位寄存器 (SSTRSR)	382
24.3.3	中断请求	383
24.3.4	各通信模式和引脚功能	384
24.4	时钟同步通信模式	385
24.4.1	时钟同步通信模式的初始化	385
24.4.2	数据的发送	386
24.4.3	数据的接收	388
24.5	4 线式总线通信模式	392
24.5.1	4 线式总线通信模式的初始化	392
24.5.2	数据的发送	393
24.5.3	数据的接收	395
24.5.4	SCS 引脚控制和仲裁	397
24.6	使用同步串行通信单元时的注意事项	397
25.	I ² C 总线接口	398
25.1	概要	398
25.2	寄存器说明	401
25.2.1	模块待机控制寄存器 (MSTCR)	401
25.2.2	SSU/IIC 引脚选择寄存器 (SSUICSR)	401
25.2.3	输入 / 输出功能的引脚选择寄存器 (PINSR)	402
25.2.4	IIC 总线发送数据寄存器 (ICDRT)	403
25.2.5	IIC 总线接收数据寄存器 (ICDRR)	403
25.2.6	IIC 总线控制寄存器 1 (ICCR1)	404
25.2.7	IIC 总线控制寄存器 2 (ICCR2)	405
25.2.8	IIC 总线模式寄存器 (ICMR)	406
25.2.9	IIC 总线中断允许寄存器 (ICIER)	407
25.2.10	IIC 总线状态寄存器 (ICSR)	408
25.2.11	从属地址寄存器 (SAR)	409
25.2.12	IIC 总线移位寄存器 (ICDRS)	409
25.3	有关多个模式的共同事项	410
25.3.1	传送时钟	410
25.3.2	SDA 引脚的数字延迟的选择	412
25.3.3	中断请求	413
25.4	I ² C 总线接口模式	414
25.4.1	I ² C 总线格式	414
25.4.2	主控发送	415

25.4.3	主控接收	417
25.4.4	从属发送	419
25.4.5	从属接收	420
25.5	时钟同步串行模式	422
25.5.1	时钟同步串行格式	422
25.5.2	发送	423
25.5.3	接收	424
25.6	寄存器的设定例子	425
25.7	噪声消除电路	429
25.8	位同步电路	429
25.9	使用 I ² C 总线接口时的注意事项	429
26.	硬件 LIN	430
26.1	概要	430
26.2	输入 / 输出引脚	431
26.3	寄存器说明	431
26.3.1	LIN 控制寄存器 2 (LINC2)	431
26.3.2	LIN 控制寄存器 (LINC)	432
26.3.3	LIN 状态寄存器 (LINST)	433
26.4	运行说明	434
26.4.1	主控模式	434
26.4.2	从属模式	437
26.4.3	总线冲突检测功能	440
26.4.4	硬件 LIN 的结束处理	441
26.5	中断请求	441
26.6	使用硬件 LIN 时的注意事项	441
27.	A/D 转换器	442
27.1	概要	442
27.2	寄存器说明	444
27.2.1	芯片内部基准电压的控制寄存器 (OCVREFCR)	444
27.2.2	A/D 寄存器 i (ADi) (i=0 ~ 7)	445
27.2.3	A/D 模式寄存器 (ADMOD)	446
27.2.4	A/D 输入选择寄存器 (ADINSEL)	447
27.2.5	A/D 控制寄存器 0 (ADCON0)	448
27.2.6	A/D 控制寄存器 1 (ADCON1)	449
27.3	有关多个模式的共同事项	450
27.3.1	输入 / 输出引脚	450
27.3.2	A/D 转换周期数	450
27.3.3	A/D 转换的开始条件	451
27.3.4	A/D 转换结果	452
27.3.5	降低消耗电流的功能	452
27.3.6	扩展模拟输入引脚	452
27.3.7	A/D 断路检测辅助功能	453
27.4	单次模式	454
27.5	重复模式 0	455
27.6	重复模式 1	456
27.7	单次扫描模式	458
27.8	重复扫描模式	460
27.9	A/D 转换时的传感器输出阻抗	462
27.10	使用 A/D 转换器时的注意事项	463

28.	D/A 转换器	464
28.1	概要	464
28.2	寄存器说明	466
28.2.1	D/A _i 寄存器 (DA _i) (i=0 ~ 1)	466
28.2.2	D/A 控制寄存器 (DACON)	466
29.	比较电路 B	467
29.1	概要	467
29.2	寄存器说明	468
29.2.1	比较电路 B 的控制寄存器 0 (INTCMP)	468
29.2.2	外部输入允许寄存器 0 (INTEN)	469
29.2.3	INT 输入滤波器的选择寄存器 0 (INTF)	470
29.3	运行说明	471
29.3.1	比较电路 B _i 的数字滤波器 (i=1,3)	472
29.4	比较电路 B1 中断和比较电路 B3 中断	472
30.	闪存	473
30.1	概要	473
30.2	存储器的分配	474
30.3	闪存的改写禁止功能	475
30.3.1	ID 码检查功能	475
30.3.2	ROM 码保护功能	475
30.3.3	选项功能选择寄存器 (OFS)	476
30.4	CPU 改写模式	477
30.4.1	闪存状态寄存器 (FST)	478
30.4.2	闪存控制寄存器 0 (FMR0)	480
30.4.3	闪存控制寄存器 1 (FMR1)	482
30.4.4	闪存控制寄存器 2 (FMR2)	483
30.4.5	EW0 模式	485
30.4.6	EW1 模式	485
30.4.7	挂起	485
30.4.8	各模式的设定和解除方法	487
30.4.9	BGO (后台操作) 功能	488
30.4.10	数据保护功能	488
30.4.11	软件命令	489
30.4.12	全状态检查	496
30.5	标准串行输入 / 输出模式	498
30.5.1	ID 码检查功能	498
30.6	并行输入 / 输出模式	500
30.6.1	ROM 码保护功能	500
30.7	使用闪存时的注意事项	501
30.7.1	CPU 改写模式	501
31.	功耗的降低	505
31.1	概要	505
31.2	降低功耗的要点和处理方法	505
31.2.1	电压检测电路	505
31.2.2	端口	505
31.2.3	时钟	505
31.2.4	等待模式和停止模式	505
31.2.5	外围功能时钟的停止	505
31.2.6	定时器	505

31.2.7	A/D 转换器	506
31.2.8	时钟同步串行接口	506
31.2.9	内部电源的低功耗	506
31.2.10	闪存的停止	507
31.2.11	低功耗电流读模式	508
31.2.12	其他	508
32.	电特性	509
33.	使用时的注意事项	539
33.1	使用时钟发生电路时的注意事项	539
33.1.1	停止模式	539
33.1.2	等待模式	539
33.1.3	振荡停止检测功能	540
33.1.4	振荡电路常数	540
33.2	使用中断时的注意事项	540
33.2.1	读地址 00000h	540
33.2.2	SP 的设定	540
33.2.3	外部中断和键输入中断	540
33.2.4	中断源的变更	541
33.2.5	中断控制寄存器的变更	542
33.3	使用 ID 码区域时的注意事项	543
33.3.1	ID 码区域的设定例子	543
33.4	使用选项功能选择区时的注意事项	543
33.4.1	选项功能选择区的设定例子	543
33.5	使用 DTC 时的注意事项	544
33.5.1	DTC 启动源	544
33.5.2	DTCEN _i (i=0 ~ 3,5,6) 寄存器	544
33.5.3	外围模块	544
33.5.4	中断请求	544
33.6	使用定时器 RA 时的注意事项	545
33.7	使用定时器 RB 时的注意事项	546
33.7.1	定时器模式	546
33.7.2	可编程波形发生模式	546
33.7.3	可编程单触发发生模式	546
33.7.4	可编程等待单触发发生模式	546
33.8	使用定时器 RC 时的注意事项	547
33.8.1	TRC 寄存器	547
33.8.2	TRCSR 寄存器	547
33.8.3	TRCCR1 寄存器	547
33.8.4	计数源的转换	547
33.8.5	输入捕捉功能	548
33.8.6	PWM2 模式的 TRCMR 寄存器	548
33.8.7	计数源 fOCO40M	548
33.9	使用定时器 RE 时的注意事项	549
33.9.1	计数的开始 / 停止	549
33.9.2	寄存器的设定	549
33.9.3	实时时钟模式的时间读取步骤	551
33.10	使用串行接口 (UART _i (i=0 ~ 1)) 时的注意事项	551

33.11 使用串行接口 (UART2) 时的注意事项	552
33.11.1 时钟同步串行 I/O 模式	552
33.11.2 特殊模式 1 (I ² C 模式)	552
33.12 使用同步串行通信单元时的注意事项	553
33.13 使用 I ² C 总线接口时的注意事项	553
33.14 使用硬件 LIN 时的注意事项	553
33.15 使用 A/D 转换器时的注意事项	553
33.16 使用闪存时的注意事项	554
33.16.1 CPU 改写模式	554
33.17 有关噪声的注意事项	557
33.17.1 作为噪声和闩锁对策, 在 VCC-VSS 引脚之间插入旁路电容	557
33.17.2 端口控制寄存器的噪声误动作对策	557
34. On-chip 调试器的注意事项	558
35. 仿真调试器的注意事项	559
附录	560
附录 1. 封装尺寸图	560
附录 2. 串行编程器和 on-chip 调试仿真器的连接例子	561
附录 3. 振荡评估电路例子	562
索引	563

地址 - 页速查表

地址	寄存器	符号	记载页
0000h			
0001h			
0002h			
0003h			
0004h	处理器模式寄存器 0	PM0	28
0005h	处理器模式寄存器 1	PM1	164
0006h	系统时钟控制寄存器 0	CM0	104
0007h	系统时钟控制寄存器 1	CM1	105
0008h	模块待机控制寄存器	MSTCR	237、372、401
0009h	系统时钟控制寄存器 3	CM3	106
000Ah	保护寄存器	PRCR	130
000Bh	复位源判断寄存器	RSTFR	28
000Ch	振荡停止检测寄存器	OCD	107
000Dh	看门狗定时器的复位寄存器	WDTR	165
000Eh	看门狗定时器的开始寄存器	WDTS	165
000Fh	看门狗定时器的控制寄存器	WDTC	165
0010h			
0011h			
0012h			
0013h			
0014h			
0015h	高速内部振荡器的控制寄存器 7	FRA7	107
0016h			
0017h			
0018h			
0019h			
001Ah			
001Bh			
001Ch	计数源保护模式寄存器	CSPR	166
001Dh			
001Eh			
001Fh			
0020h			
0021h			
0022h			
0023h	高速内部振荡器的控制寄存器 0	FRA0	108
0024h	高速内部振荡器的控制寄存器 1	FRA1	108
0025h	高速内部振荡器的控制寄存器 2	FRA2	109
0026h	芯片内部基准电压的控制寄存器	OCVREFCR	444
0027h			
0028h	时钟预分频器的复位标志	CPSRF	109
0029h	高速内部振荡器的控制寄存器 4	FRA4	110
002Ah	高速内部振荡器的控制寄存器 5	FRA5	110
002Bh	高速内部振荡器的控制寄存器 6	FRA6	110
002Ch			
002Dh			
002Eh			
002Fh	高速内部振荡器的控制寄存器 3	FRA3	111
0030h	电压监视电路的控制寄存器	CMPA	38
0031h	电压监视电路的边沿选择寄存器	VCAC	39
0032h			
0033h	电压检测寄存器 1	VCA1	39
0034h	电压检测寄存器 2	VCA2	40、112
0035h			
0036h	电压检测 1 的电平选择寄存器	VD1LS	41
0037h			
0038h	电压监视 0 电路的控制寄存器	VW0C	42
0039h	电压监视 1 电路的控制寄存器	VW1C	43
003Ah	电压监视 2 电路的控制寄存器	VW2C	44
003Bh			
003Ch			
003Dh			
003Eh			
003Fh			

注 1. 空白部分为保留区，不能存取。

地址	寄存器	符号	记载页
0040h			
0041h	闪存就绪中断控制寄存器	FMRDYIC	136
0042h			
0043h			
0044h			
0045h			
0046h			
0047h	定时器 RC 的中断控制寄存器	TRCIC	136
0048h			
0049h			
004Ah	定时器 RE 的中断控制寄存器	TREIC	135
004Bh	UART2 发送中断控制寄存器	S2TIC	135
004Ch	UART2 接收中断控制寄存器	S2RIC	135
004Dh	键输入中断控制寄存器	KUPIC	135
004Eh	A/D 转换中断控制寄存器	ADIC	135
004Fh	SSU 中断控制寄存器 /IIC 总线中断控制寄存器	SSUIC/IICIC	136
0050h			
0051h	UART0 发送中断控制寄存器	S0TIC	135
0052h	UART0 接收中断控制寄存器	S0RIC	135
0053h	UART1 发送中断控制寄存器	S1TIC	135
0054h	UART1 接收中断控制寄存器	S1RIC	135
0055h			
0056h	定时器 RA 的中断控制寄存器	TRAIC	135
0057h			
0058h	定时器 RB 的中断控制寄存器	TRBIC	135
0059h	INT1 中断控制寄存器	INT1IC	137
005Ah	INT3 中断控制寄存器	INT3IC	137
005Bh			
005Ch			
005Dh	INT0 中断控制寄存器	INT0IC	137
005Eh	UART2 总线冲突检测的中断控制寄存器	U2BCNIC	135
005Fh			
0060h			
0061h			
0062h			
0063h			
0064h			
0065h			
0066h			
0067h			
0068h			
0069h			
006Ah			
006Bh			
006Ch			
006Dh			
006Eh			
006Fh			
0070h			
0071h			
0072h	电压监视 1 的中断控制寄存器	VCMP1IC	135
0073h	电压监视 2 的中断控制寄存器	VCMP2IC	135
0074h			
0075h			
0076h			
0077h			
0078h			
0079h			
007Ah			
007Bh			
007Ch			
007Dh			
007Eh			
007Fh			

地址	寄存器	符号	记载页
0080h	DTC 启动控制寄存器	DTCTL	178
0081h			
0082h			
0083h			
0084h			
0085h			
0086h			
0087h			
0088h	DTC 启动允许寄存器 0	DTCEN0	176
0089h	DTC 启动允许寄存器 1	DTCEN1	176
008Ah	DTC 启动允许寄存器 2	DTCEN2	176
008Bh	DTC 启动允许寄存器 3	DTCEN3	176
008Ch			
008Dh	DTC 启动允许寄存器 5	DTCEN5	176
008Eh	DTC 启动允许寄存器 6	DTCEN6	176
008Fh			
0090h			
0091h			
0092h			
0093h			
0094h			
0095h			
0096h			
0097h			
0098h			
0099h			
009Ah			
009Bh			
009Ch			
009Dh			
009Eh			
009Fh			
00A0h	UART0 发送 / 接收模式寄存器	U0MR	304
00A1h	UART0 位速率寄存器	U0BRG	304
00A2h	UART0 发送缓冲寄存器	U0TB	305
00A3h			
00A4h	UART0 发送 / 接收控制寄存器 0	U0C0	306
00A5h	UART0 发送 / 接收控制寄存器 1	U0C1	307
00A6h	UART0 接收缓冲寄存器	U0RB	308
00A7h			
00A8h	UART2 发送 / 接收模式寄存器	U2MR	325
00A9h	UART2 位速率寄存器	U2BRG	325
00AAh	UART2 发送缓冲寄存器	U2TB	326
00ABh			
00ACh	UART2 发送 / 接收控制寄存器 0	U2C0	327
00ADh	UART2 发送 / 接收控制寄存器 1	U2C1	328
00AEh	UART2 接收缓冲寄存器	U2RB	329
00AFh			
00B0h	UART2 数字滤波器的功能选择寄存器	URXDF	330
00B1h			
00B2h			
00B3h			
00B4h			
00B5h			
00B6h			
00B7h			
00B8h			
00B9h			
00BAh			
00BBh	UART2 特殊模式寄存器 5	U2SMR5	331
00BCh	UART2 特殊模式寄存器 4	U2SMR4	332
00BDh	UART2 特殊模式寄存器 3	U2SMR3	333
00BEh	UART2 特殊模式寄存器 2	U2SMR2	334
00BFh	UART2 特殊模式寄存器	U2SMR	334

注 1. 空白部分为保留区，不能存取。

地址	寄存器	符号	记载页
00C0h	A/D 寄存器 0	AD0	445
00C1h			
00C2h	A/D 寄存器 1	AD1	445
00C3h			
00C4h	A/D 寄存器 2	AD2	445
00C5h			
00C6h	A/D 寄存器 3	AD3	445
00C7h			
00C8h	A/D 寄存器 4	AD4	445
00C9h			
00CAh	A/D 寄存器 5	AD5	445
00CBh			
00CCh	A/D 寄存器 6	AD6	445
00CDh			
00CEh	A/D 寄存器 7	AD7	445
00CFh			
00D0h			
00D1h			
00D2h			
00D3h			
00D4h	A/D 模式寄存器	ADMOD	446
00D5h	A/D 输入选择寄存器	ADINSEL	447
00D6h	A/D 控制寄存器 0	ADCON0	448
00D7h	A/D 控制寄存器 1	ADCON1	449
00D8h	D/A0 寄存器	DA0	466
00D9h	D/A1 寄存器	DA1	466
00DAh			
00DBh			
00DCh	D/A 控制寄存器	DACON	466
00DDh			
00DEh			
00DFh			
00E0h	端口 P0 寄存器	P0	65
00E1h	端口 P1 寄存器	P1	65
00E2h	端口 P0 方向寄存器	PD0	64
00E3h	端口 P1 方向寄存器	PD1	64
00E4h	端口 P2 寄存器	P2	65
00E5h	端口 P3 寄存器	P3	65
00E6h	端口 P2 方向寄存器	PD2	64
00E7h	端口 P3 方向寄存器	PD3	64
00E8h	端口 P4 寄存器	P4	65
00E9h			
00EAh	端口 P4 方向寄存器	PD4	64
00EBh			
00ECh			
00EDh			
00EEh			
00EFh			
00F0h			
00F1h			
00F2h			
00F3h			
00F4h			
00F5h			
00F6h			
00F7h			
00F8h			
00F9h			
00FAh			
00FBh			
00FCh			
00FDh			
00FEh			
00FFh			

地址	寄存器	符号	记载页
0100h	定时器 RA 的控制寄存器	TRACR	196
0101h	定时器 RA 的 I/O 控制寄存器	TRAIOC	197、201、204 206、208、211
0102h	定时器 RA 的模式寄存器	TRAMR	198
0103h	定时器 RA 的预分频寄存器	TRAPRE	199
0104h	定时器 RA 寄存器	TRA	199
0105h	LIN 控制寄存器 2	LINCR2	431
0106h	LIN 控制寄存器	LINCR	432
0107h	LIN 状态寄存器	LINST	433
0108h	定时器 RB 的控制寄存器	TRBCR	215
0109h	定时器 RB 的单触发控制寄存器	TRBOCR	216
010Ah	定时器 RB 的 I/O 控制寄存器	TRBIOC	216、220 224、227、231
010Bh	定时器 RB 的模式寄存器	TRBMR	217
010Ch	定时器 RB 的预分频寄存器	TRBPRES	217
010Dh	定时器 RB 的辅助寄存器	TRBSC	218
010Eh	定时器 RB 的主寄存器	TRBPR	218
010Fh			
0110h			
0111h			
0112h			
0113h			
0114h			
0115h			
0116h			
0117h			
0118h	定时器 RE 的秒数据寄存器 / 计数数据寄存器	TRESEC	288、295
0119h	定时器 RE 的分钟数据寄存器 / 比较数据寄存器	TREMIN	289、296
011Ah	定时器 RE 的小时数据寄存器	TREHR	289
011Bh	定时器 RE 的天数据寄存器	TREWK	290
011Ch	定时器 RE 的控制寄存器 1	TRECR1	291、296
011Dh	定时器 RE 的控制寄存器 2	TRECR2	292、297
011Eh	定时器 RE 的计数源选择寄存器	TRECSR	293、297
011Fh			
0120h	定时器 RC 的模式寄存器	TRCMR	238
0121h	定时器 RC 的控制寄存器 1	TRCCR1	239、263 271、277
0122h	定时器 RC 的中断允许寄存器	TRCIER	240
0123h	定时器 RC 的状态寄存器	TRCSR	241
0124h	定时器 RC 的 I/O 控制寄存器 0	TRCIOR0	242、258、264
0125h	定时器 RC 的 I/O 控制寄存器 1	TRCIOR1	243、259、265
0126h	定时器 RC 计数器	TRC	243
0127h			
0128h	定时器 RC 的通用寄存器 A	TRCGRA	244
0129h			
012Ah	定时器 RC 的通用寄存器 B	TRCGRB	244
012Bh			
012Ch	定时器 RC 的通用寄存器 C	TRCGRC	244
012Dh			
012Eh	定时器 RC 的通用寄存器 D	TRCGRD	244
012Fh			

注 1. 空白部分为保留区，不能存取。

地址	寄存器	符号	记载页
0130h	定时器 RC 的控制寄存器 2	TRCCR2	244、266、 272、278
0131h	定时器 RC 的数字滤波器的功能选择寄存器	TRCDF	245、279
0132h	定时器 RC 的输出主控允许寄存器	TRCOER	246
0133h	定时器 RC 的触发控制寄存器	TRCADCR	247
0134h			
0135h			
0136h			
0137h			
0138h			
0139h			
013Ah			
013Bh			
013Ch			
013Dh			
013Eh			
013Fh			
0140h			
0141h			
0142h			
0143h			
0144h			
0145h			
0146h			
0147h			
0148h			
0149h			
014Ah			
014Bh			
014Ch			
014Dh			
014Eh			
014Fh			
0150h			
0151h			
0152h			
0153h			
0154h			
0155h			
0156h			
0157h			
0158h			
0159h			
015Ah			
015Bh			
015Ch			
015Dh			
015Eh			
015Fh			

地址	寄存器	符号	记载页
0160h	UART1 发送 / 接收模式寄存器	U1MR	304
0161h	UART1 位速率寄存器	U1BRG	304
0162h	UART1 发送缓冲寄存器	U1TB	305
0163h			
0164h	UART1 发送 / 接收控制寄存器 0	U1C0	306
0165h	UART1 发送 / 接收控制寄存器 1	U1C1	307
0166h	UART1 接收缓冲寄存器	U1RB	308
0167h			
0168h			
0169h			
016Ah			
016Bh			
016Ch			
016Dh			
016Eh			
016Fh			
0170h			
0171h			
0172h			
0173h			
0174h			
0175h			
0176h			
0177h			
0178h			
0179h			
017Ah			
017Bh			
017Ch			
017Dh			
017Eh			
017Fh			
0180h	定时器 RA 的引脚选择寄存器	TRASR	66、200
0181h	定时器 RB/RC 的引脚选择寄存器	TRBRCR	67、219、248
0182h	定时器 RC 的引脚选择寄存器 0	TRCPSR0	68、249
0183h	定时器 RC 的引脚选择寄存器 1	TRCPSR1	69、250
0184h			
0185h			
0186h			
0187h			
0188h	UART0 引脚选择寄存器	U0SR	70、309
0189h	UART1 引脚选择寄存器	U1SR	71、310
018Ah	UART2 引脚选择寄存器 0	U2SR0	72、335
018Bh	UART2 引脚选择寄存器 1	U2SR1	73、336
018Ch	SSU/IIC 引脚选择寄存器	SSUIICSR	73、372、401
018Dh			
018Eh	INT 中断输入的引脚选择寄存器	INTSR	74、144
018Fh	输入 / 输出功能的引脚选择寄存器	PINSR	75、402

注 1. 空白部分为保留区，不能存取。

地址	寄存器	符号	记载页
0190h			
0191h			
0192h			
0193h	SS 位的计数寄存器	SSBR	373
0194h	SS 发送数据寄存器 L/IIC 总线发送数据寄存器	SSTDR/ICDRT	374、403
0195h	SS 发送数据寄存器 H	SSTDRH	
0196h	SS 接收数据寄存器 L/IIC 总线接收数据寄存器	SSRDR/ICDRR	374、403
0197h	SS 接收数据寄存器 H	SSRDRH	
0198h	SS 控制寄存器 H/IIC 总线控制寄存器 1	SSCRH/ICCR1	375、404
0199h	SS 控制寄存器 L/IIC 总线控制寄存器 2	SSCRL/ICCR2	376、405
019Ah	SS 模式寄存器 /IIC 总线模式寄存器	SSMR/ICMR	377、406
019Bh	SS 允许寄存器 /IIC 总线中断允许寄存器	SSER/ICIER	378、407
019Ch	SS 状态寄存器 /IIC 总线状态寄存器	SSSR/ICSR	379、408
019Dh	SS 模式寄存器 2/ 从属地址寄存器	SSMR2/SAR	380、409
019Eh			
019Fh			
01A0h			
01A1h			
01A2h			
01A3h			
01A4h			
01A5h			
01A6h			
01A7h			
01A8h			
01A9h			
01AAh			
01ABh			
01ACh			
01ADh			
01AEh			
01AFh			
01B0h			
01B1h			
01B2h	闪存状态寄存器	FST	478
01B3h			
01B4h	闪存控制寄存器 0	FMR0	480
01B5h	闪存控制寄存器 1	FMR1	482
01B6h	闪存控制寄存器 2	FMR2	483
01B7h			
01B8h			
01B9h			
01BAh			
01BBh			
01BCh			
01BDh			
01BEh			
01BFh			
01C0h	地址匹配中断寄存器 0	RMAD0	151
01C1h			
01C2h			
01C3h	地址匹配中断允许寄存器 0	AIER0	150
01C4h	地址匹配中断寄存器 1	RMAD1	151
01C5h			
01C6h			
01C7h	地址匹配中断允许寄存器 1	AIER1	150
01C8h			
01C9h			
01CAh			
01CBh			
01CCh			
01CDh			
01CEh			
01CFh			

地址	寄存器	符号	记载页
01D0h			
01D1h			
01D2h			
01D3h			
01D4h			
01D5h			
01D6h			
01D7h			
01D8h			
01D9h			
01DAh			
01DBh			
01DCh			
01DDh			
01DEh			
01DFh			
01E0h	上拉控制寄存器 0	PUR0	76
01E1h	上拉控制寄存器 1	PUR1	77
01E2h			
01E3h			
01E4h			
01E5h			
01E6h			
01E7h			
01E8h			
01E9h			
01EAh			
01EBh			
01ECh			
01EDh			
01EEh			
01EFh			
01F0h	端口 P1 的驱动能力控制寄存器	P1DRR	77
01F1h	端口 P2 的驱动能力控制寄存器	P2DRR	78
01F2h	驱动能力控制寄存器 0	DRR0	79
01F3h	驱动能力控制寄存器 1	DRR1	80
01F4h			
01F5h	输入阈值控制寄存器 0	VLT0	81
01F6h	输入阈值控制寄存器 1	VLT1	82
01F7h			
01F8h	比较电路 B 的控制寄存器 0	INTCMP	468
01F9h			
01FAh	外部输入允许寄存器 0	INTEN	145、469
01FBh			
01FCh	INT 输入滤波器的选择寄存器 0	INTF	146、470
01FDh			
01FEh	键输入允许寄存器 0	KIEN	149
01FFh			

注 1. 空白部分为保留区，不能存取。

地址	寄存器	符号	记载页
2C00h	DTC 传向量区		
2C01h	DTC 传向量区		
2C02h	DTC 传向量区		
2C03h	DTC 传向量区		
2C04h	DTC 传向量区		
2C05h	DTC 传向量区		
2C06h	DTC 传向量区		
2C07h	DTC 传向量区		
2C08h	DTC 传向量区		
2C09h	DTC 传向量区		
2C0Ah	DTC 传向量区		
:	DTC 传向量区		
:	DTC 传向量区		
2C3Ah	DTC 传向量区		
2C3Bh	DTC 传向量区		
2C3Ch	DTC 传向量区		
2C3Dh	DTC 传向量区		
2C3Eh	DTC 传向量区		
2C3Fh	DTC 传向量区		
2C40h	DTC 控制数据 0	DTCD0	
2C41h			
2C42h			
2C43h			
2C44h			
2C45h			
2C46h			
2C47h			
2C48h	DTC 控制数据 1	DTCD1	
2C49h			
2C4Ah			
2C4Bh			
2C4Ch			
2C4Dh			
2C4Eh			
2C4Fh			
2C50h	DTC 控制数据 2	DTCD2	
2C51h			
2C52h			
2C53h			
2C54h			
2C55h			
2C56h			
2C57h			
2C58h	DTC 控制数据 3	DTCD3	
2C59h			
2C5Ah			
2C5Bh			
2C5Ch			
2C5Dh			
2C5Eh			
2C5Fh			
2C60h	DTC 控制数据 4	DTCD4	
2C61h			
2C62h			
2C63h			
2C64h			
2C65h			
2C66h			
2C67h			
2C68h	DTC 控制数据 5	DTCD5	
2C69h			
2C6Ah			
2C6Bh			
2C6Ch			
2C6Dh			
2C6Eh			
2C6Fh			

地址	寄存器	符号	记载页
2C70h	DTC 控制数据 6	DTCD6	
2C71h			
2C72h			
2C73h			
2C74h			
2C75h			
2C76h			
2C77h			
2C78h			
2C78h	DTC 控制数据 7	DTCD7	
2C79h			
2C7Ah			
2C7Bh			
2C7Ch			
2C7Dh			
2C7Eh			
2C7Fh			
2C80h			
2C80h	DTC 控制数据 8	DTCD8	
2C81h			
2C82h			
2C83h			
2C84h			
2C85h			
2C86h			
2C87h			
2C88h			
2C88h	DTC 控制数据 9	DTCD9	
2C89h			
2C8Ah			
2C8Bh			
2C8Ch			
2C8Dh			
2C8Eh			
2C8Fh			
2C90h			
2C90h	DTC 控制数据 10	DTCD10	
2C91h			
2C92h			
2C93h			
2C94h			
2C95h			
2C96h			
2C97h			
2C98h			
2C98h	DTC 控制数据 11	DTCD11	
2C99h			
2C9Ah			
2C9Bh			
2C9Ch			
2C9Dh			
2C9Eh			
2C9Fh			
2CA0h			
2CA0h	DTC 控制数据 12	DTCD12	
2CA1h			
2CA2h			
2CA3h			
2CA4h			
2CA5h			
2CA6h			
2CA7h			
2CA8h			
2CA8h	DTC 控制数据 13	DTCD13	
2CA9h			
2CAAh			
2CABh			
2CACH			
2CADh			
2CAEh			
2CAFh			

地址	寄存器	符号	记载页
2CB0h	DTC 控制数据 14	DTCD14	
2CB1h			
2CB2h			
2CB3h			
2CB4h			
2CB5h			
2CB6h			
2CB7h			
2CB8h	DTC 控制数据 15	DTCD15	
2CB9h			
2CBAh			
2CB Bh			
2CBCh			
2CBDh			
2CBEh			
2CBFh			
2CC0h	DTC 控制数据 16	DTCD16	
2CC1h			
2CC2h			
2CC3h			
2CC4h			
2CC5h			
2CC6h			
2CC7h			
2CC8h	DTC 控制数据 17	DTCD17	
2CC9h			
2CCAh			
2CCBh			
2CCCh			
2CCDh			
2CCEh			
2CCFh			
2CD0h	DTC 控制数据 18	DTCD18	
2CD1h			
2CD2h			
2CD3h			
2CD4h			
2CD5h			
2CD6h			
2CD7h			
2CD8h	DTC 控制数据 19	DTCD19	
2CD9h			
2CDAh			
2CDBh			
2CDCh			
2CDDh			
2CDEh			
2CDFh			
2CE0h	DTC 控制数据 20	DTCD20	
2CE1h			
2CE2h			
2CE3h			
2CE4h			
2CE5h			
2CE6h			
2CE7h			
2CE8h	DTC 控制数据 21	DTCD21	
2CE9h			
2CEAh			
2CEBh			
2CECh			
2CEDh			
2CEEh			
2CEFh			

注 1. 空白部分为保留区，不能存取。

地址	寄存器	符号	记载页
2CF0h	DTC 控制数据 22	DTCD22	
2CF1h			
2CF2h			
2CF3h			
2CF4h			
2CF5h			
2CF6h			
2CF7h			
2CF8h	DTC 控制数据 23	DTCD23	
2CF9h			
2CFAh			
2CFBh			
2CFCh			
2CFDh			
2CFEh			
2CFFh			
2D00h			
2D01h			
:			
FFDBh	选项功能选择寄存器 2	OFS2	30、161、168
:			
FFFFh	选项功能选择寄存器	OFS	29、45、160 167、476

注 1. 空白部分为保留区，不能存取。

R8C/33C 群 瑞萨单片机

1. 概要

1.1 特点

R8C/33C 群是装载了 R8C CPU 内核的单芯片微型计算机。R8C CPU 内核有高功能指令和高指令效率，还具备 1M 字节的地址空间和快速执行指令的能力，并且因有乘法器而能进行快速运算处理。

R8C/33C 群不仅功耗小，而且能通过运行模式进行功率控制。另外，这些单片机是在最大限度地考虑了 EMI/EMS 性能的基础上设计而成的。

R8C/33C 群内置了多功能定时器、串行接口等各种外围功能，能减少系统的部件数。

R8C/33C 群还内置了带 BGO（后台操作）功能的数据闪存（1KB×4 块）。

1.1.1 用途

家电、办公设备、音响、民用设备等。

1.1.2 规格概要

R8C/33C 群的规格概要如表 1.1 ~ 表 1.2 所示。

表 1.1 R8C/33C 群的规格概要 (1)

分类	功能	说明
CPU	中央处理器	R8C CPU 内核 <ul style="list-style-type: none"> 基本指令数: 89 条指令 最短指令执行时间: 50ns (f(XIN)=20MHz, VCC=2.7 ~ 5.5V) 200ns (f(XIN)=5MHz, VCC=1.8 ~ 5.5V) 乘法器: 16 位 × 16 位 → 32 位 乘加运算指令: 16 位 × 16 位 + 32 位 → 32 位 运行模式: 单芯片模式 (地址空间: 1M 字节)
存储器	ROM、RAM 数据闪存	请参照“表 1.3 R8C/33C 群的产品一览表”。
电压检测	电压检测电路	<ul style="list-style-type: none"> 上电复位 电压检测 3 处 (电压检测 0 和电压检测 1 可选择检测电平)
I/O 端口	可编程输入 / 输出 端口	<ul style="list-style-type: none"> 输入专用: 1 个 CMOS 输入 / 输出: 27 个 (可选择上拉电阻) 大电流驱动端口: 27 个
时钟	时钟发生电路	<ul style="list-style-type: none"> 4 个电路: XIN 时钟振荡电路 XCIN 时钟振荡电路 (32kHz) 高速内部振荡器 (具有频率调整功能) 低速内部振荡器 振荡停止检测: XIN 时钟振荡停止检测功能 分频电路: 可选择 1 分频、2 分频、4 分频、8 分频和 16 分频 低功耗结构: 标准运行模式 (高速时钟、低速时钟、高速内部振荡器、低速内部振荡器)、等待模式、停止模式
		有实时时钟 (定时器 RE)
中断		<ul style="list-style-type: none"> 中断向量数: 69 个 外部中断输入: 7 个 (INT×3、键输入×4) 中断优先级: 7 级
看门狗定时器		<ul style="list-style-type: none"> 14 位 × 1 (带预分频器) 可选择复位开始功能。 可选择看门狗定时器的低速内部振荡器。
DTC (数据传送控制器)		<ul style="list-style-type: none"> 1 个通道 启动源: 23 个 传送模式: 2 个 (正常模式、重复模式)
定时器	定时器 RA	8 位 × 1 (带 8 位预分频器) 定时器模式 (周期定时器)、脉冲输出模式 (各周期的电平反相输出)、事件计数器模式、脉宽测量模式、脉冲周期测量模式
	定时器 RB	8 位 × 1 (带 8 位预分频器) 定时器模式 (周期定时器)、可编程波形发生模式 (PWM 输出)、可编程单触发生模式、可编程等待单触发生模式
	定时器 RC	16 位 × 1 (带 4 个捕捉 / 比较寄存器) 定时器模式 (输入捕捉功能、输出比较功能)、PWM 模式 (3 个输出)、PWM2 模式 (1 个 PWM 输出)
	定时器 RE	8 位 × 1 实时时钟模式 (对秒、分钟、小时和天进行计数)、输出比较模式

表 1.2 R8C/33C 群的规格概要 (2)

分类	功能	说明
串行接口	UART0、UART1	时钟同步串行 I/O / 异步串行 I/O 兼用 ×2 个通道
	UART2	时钟同步串行 I/O / 异步串行 I/O 兼用、I ² C 模式 (I ² C 总线)、多处理器通信功能
同步串行通信单元 (SSU)		1 个 (和 I ² C 总线兼用)
I ² C 总线		1 个 (和 SSU 兼用)
LIN 模块		硬件 LIN: 1 (使用定时器 RA 和 UART0)
A/D 转换器		分辨率 10 位 ×12 个通道, 有采样 & 保持功能, 有扫描模式。
D/A 转换器		分辨率 8 位 ×2 个电路
比较电路 B		2 个电路
闪存		<ul style="list-style-type: none"> • 编程 / 擦除电压: VCC=2.7 ~ 5.5V • 编程 / 擦除次数: 10000 次 (数据闪存) 1000 次 (程序 ROM) • 编程保护: ROM 码保护、ID 码检查 • 调试功能: on-chip 调试功能、板上闪存改写功能 • BGO (后台操作) 功能
工作频率 / 电源电压		f(XIN)=20MHz (VCC=2.7 ~ 5.5V) f(XIN)=5MHz (VCC=1.8 ~ 5.5V)
消耗电流		典型 6.5mA (VCC=5V, f(XIN)=20MHz) 典型 3.5mA (VCC=3V, f(XIN)=10MHz) 典型 3.5μA (VCC=3V, 等待模式 (f(XCIN)=32kHz)) 典型 2.0μA (VCC=3V, 停止模式)
工作环境温度		-20°C ~ 85°C (N 版) -40°C ~ 85°C (D 版) (注 1)
封装		32 个引脚 LQFP 封装代码: PLQP0032GB-A (旧代码: 32P6U-A)

注 1. 如果要使用 D 版功能, 请指定。

1.2 产品一览表

R8C/33C 群的产品一览表如表 1.3 所示，产品型号、存储器容量和封装如图 1.1 所示。

表 1.3 R8C/33C 群的产品一览表

2009 年 12 月

产品型号	内部 ROM 容量		内部 RAM 容量	封装	备注
	程序 ROM	数据闪存			
R5F21331CNFP	4K 字节	1K 字节 ×4	512 字节	PLQP0032GB-A	N 版
R5F21332CNFP	8K 字节	1K 字节 ×4	1K 字节	PLQP0032GB-A	
R5F21334CNFP	16K 字节	1K 字节 ×4	1.5K 字节	PLQP0032GB-A	
R5F21335CNFP	24K 字节	1K 字节 ×4	2K 字节	PLQP0032GB-A	
R5F21336CNFP	32K 字节	1K 字节 ×4	2.5K 字节	PLQP0032GB-A	
R5F21331CDFP (开)	4K 字节	1K 字节 ×4	512 字节	PLQP0032GB-A	D 版
R5F21332CDFP (开)	8K 字节	1K 字节 ×4	1K 字节	PLQP0032GB-A	
R5F21334CDFP (开)	16K 字节	1K 字节 ×4	1.5K 字节	PLQP0032GB-A	
R5F21335CDFP (开)	24K 字节	1K 字节 ×4	2K 字节	PLQP0032GB-A	
R5F21336CDFP (开)	32K 字节	1K 字节 ×4	2.5K 字节	PLQP0032GB-A	

(开)：开发中




图 1.1 R8C/33C 群的产品型号、存储器容量和封装

1.3 框图

框图如图 1.2 所示。




图 1.2 框图

1.4 引脚排列图

引脚排列图（俯视图）和引脚名一览表（按引脚序号分类）分别如图 1.3 和表 1.4 所示。




图 1.3 引脚排列图（俯视图）

表 1.4 引脚名一览表（按引脚序号分类）

引脚序号	控制引脚	端口	外围功能的输入 / 输出引脚					
			中断	定时器	串行接口	SSU	I ² C 总线	A/D 转换器 D/A 转换器 比较电路 B
1		P4_2						VREF
2	MODE							
3	RESET							
4	XOUT(/XCOUT)	P4_7						
5	VSS/AVSS							
6	XIN(/XCIN)	P4_6						
7	VCC/AVCC							
8		P3_7		TRAO	(RXD2/SCL2/ TXD2/SDA2)	SSO	SDA	
9		P3_5		(TRCIOD)	(CLK2)	SSCK	SCL	
10		P3_4		(TRCIOC)	(RXD2/SCL2/ TXD2/SDA2)	SSI		IVREF3
11		P3_3	$\overline{\text{INT3}}$	(TRCCLK)	(CTS2/RTS2)	SCS		IVCMP3
12		P2_2		(TRCIOD)				
13		P2_1		(TRCIOC)				
14		P2_0	$(\overline{\text{INT1}})$	(TRCIOB)				
15		P3_1		(TRBO)				
16		P4_5	$\overline{\text{INT0}}$		(RXD2/SCL2)			$\overline{\text{ADTRG}}$
17		P1_7	$\overline{\text{INT1}}$	(TRAIO)				IVCMP1
18		P1_6			(CLK0)			IVREF1
19		P1_5	$(\overline{\text{INT1}})$	(TRAIO)	(RXD0)			
20		P1_4		(TRCCLK)	(TXD0)			
21		P1_3	KI3	TRBO (/TRCIOC)				AN11
22		P1_2	KI2	(TRCIOB)				AN10
23		P1_1	KI1	(TRCIOA/ TRCTRG)				AN9
24		P1_0	KI0	(TRCIOD)				AN8
25		P0_7		(TRCIOC)				AN0/DA1
26		P0_6		(TRCIOD)				AN1/DA0
27		P0_5		(TRCIOB)				AN2
28		P0_4		TREO (/TRCIOB)				AN3
29		P0_3		(TRCIOB)	(CLK1)			AN4
30		P0_2		(TRCIOA/ TRCTRG)	(RXD1)			AN5
31		P0_1		(TRCIOA/ TRCTRG)	(TXD1)			AN6
32		P0_0		(TRCIOA/ TRCTRG)				AN7

注 1. 能通过程序指定 () 内的引脚。

1.5 引脚功能的说明

引脚功能的说明如表 1.5 ~ 表 1.6 所示。

表 1.5 引脚功能的说明 (1)

分类	引脚名	输入 / 输出	功能
电源输入	VCC、VSS	—	必须给 VCC 输入 1.8V ~ 5.5V, 给 VSS 输入 0V。
模拟电源输入	AVCC、AVSS	—	A/D 转换器的电源输入。必须在 AVCC 和 AVSS 之间连接电容器。
复位输入	RESET	输入	如果给此引脚输入“L”电平, 单片机就进入复位状态。
MODE	MODE	输入	必须通过电阻连接 VCC。
XIN 时钟输入	XIN	输入	XIN 时钟振荡电路的输入 / 输出。必须在 XIN 和 XOUT 之间连接陶瓷谐振器或者晶体振荡器 (注 1)。如果输入外部生成的时钟, 就必须从 XOUT 输入时钟, 并将 XIN 置为开路。
XIN 时钟输出	XOUT	输入 / 输出	
XCIN 时钟输入	XCIN	输入	XCIN 时钟振荡电路的输入 / 输出。必须在 XCIN 和 XCOU 之间连接晶体振荡器 (注 1)。如果输入外部生成的时钟, 就必须从 XCIN 输入时钟, 并将 XCOU 置为开路。
XCIN 时钟输出	XCOU	输出	
INT 中断输入	INT0、INT1、INT3	输入	INT 中断的输入 INT0 是定时器 RB、定时器 RC 的输入。
键输入中断的输入	KI0 ~ KI3	输入	键输入中断的输入
定时器 RA	TRAIO	输入 / 输出	定时器 RA 的输入 / 输出
	TRA0	输出	定时器 RA 的输出
定时器 RB	TRBO	输出	定时器 RB 的输出
定时器 RC	TRCCLK	输入	外部时钟的输入
	TRCTRG	输入	外部触发的输入
	TRCIOA、TRCIOB TRCIOC、TRCIOD	输入 / 输出	定时器 RC 的输入 / 输出
定时器 RE	TRE0	输出	分频时钟的输出
串行接口	CLK0、CLK1、CLK2	输入 / 输出	传送时钟的输入 / 输出
	RXD0、RXD1、RXD2	输入	串行数据的输入
	TXD0、TXD1、TXD2	输出	串行数据的输出
	CTS2	输入	用于发送控制的输入
	RTS2	输出	用于接收控制的输出
	SCL2	输入 / 输出	I ² C 模式的时钟输入 / 输出
	SDA2	输入 / 输出	I ² C 模式的数据输入 / 输出
I ² C 总线	SCL	输入 / 输出	时钟的输入 / 输出
	SDA	输入 / 输出	数据的输入 / 输出
SSU	SSI	输入 / 输出	数据的输入 / 输出
	SCS	输入 / 输出	片选的输入 / 输出
	SSCK	输入 / 输出	时钟的输入 / 输出
	SSO	输入 / 输出	数据的输入 / 输出

注 1. 有关振荡特性, 请向谐振器厂商询问。

表 1.6 引脚功能的说明 (2)

分类	引脚名	输入 / 输出	功能
基准电压输入	VREF	输入	A/D 转换器和 D/A 转换器的基准电压输入
A/D 转换器	AN0 ~ AN11	输入	A/D 转换器的模拟输入
	ADTRG	输入	A/D 外部触发的输入
D/A 转换器	DA0、DA1	输出	D/A 转换器的输出
比较电路 B	IVCMP1、IVCMP3	输入	比较电路 B 的模拟电压的输入引脚
	IVREF1、IVREF3	输入	比较电路 B 的基准电压的输入引脚
输入 / 输出端口	P0_0 ~ P0_7、 P1_0 ~ P1_7、 P2_0 ~ P2_2、 P3_1、 P3_3 ~ P3_5、 P3_7、 P4_5 ~ P4_7	输入 / 输出	CMOS 的输入 / 输出端口。有用于选择输入 / 输出的方向寄存器，每个引脚都能设定为输入端口或者输出端口。输入端口能通过程序选择有无上拉电阻。全部端口都能用作 LED 驱动端口。
输入端口	P4_2	输入	输入专用端口

2. 中央处理器 (CPU)

CPU 的寄存器如图 2.1 所示。CPU 有 13 个寄存器，其中 R0、R1、R2、R3、A0、A1、FB 构成寄存器组，有 2 个寄存器组。




图 2.1 CPU 的寄存器

2.1 数据寄存器 (R0、R1、R2、R3)

R0 由 16 位构成，主要用于传送、算术运算和逻辑运算。R1 ~ R3 和 R0 相同。能将 R0 的高位 (R0H) 和低位 (R0L) 分别用作 8 位数据寄存器，R1H、R1L 和 R0H、R0L 相同。能将 R2 和 R0 组合用作 32 位数据寄存器 (R2R0)，R3R1 和 R2R0 相同。

2.2 地址寄存器 (A0、A1)

A0 由 16 位构成，用于地址寄存器间接寻址和地址寄存器相对寻址。另外，还用于传送、算术运算和逻辑运算。A1 和 A0 相同，并且能将 A1 和 A0 组合用作 32 位地址寄存器 (A1A0)。

2.3 帧基址寄存器 (FB)

FB 由 16 位构成，用于 FB 相对寻址。

2.4 中断表寄存器 (INTB)

INTB 由 20 位构成，表示可变中断向量表的起始地址。

2.5 程序计数器 (PC)

PC 由 20 位构成，表示下次执行的指令地址。

2.6 用户堆栈指针 (USP) 和中断堆栈指针 (ISP)

堆栈指针 (SP) 有 USP 和 ISP 两种，都由 16 位构成。能通过 FLG 的 U 标志，进行 USP 和 ISP 的转换。

2.7 静态基址寄存器 (SB)

SB 由 16 位构成，用于 SB 相对寻址。

2.8 标志寄存器 (FLG)

FLG 由 11 位构成，表示 CPU 状态。

2.8.1 进位标志 (C 标志)

保存由算术逻辑运算器产生的进位、借位和移出位等。

2.8.2 调试标志 (D 标志)

D 标志是调试专用标志，必须置“0”。

2.8.3 零标志 (Z 标志)

在运算结果为 0 时，此标志为“1”，否则为“0”。

2.8.4 符号标志 (S 标志)

在运算结果为负时，此标志为“1”，否则为“0”。

2.8.5 寄存器组指定标志 (B 标志)

在 B 标志为“0”时，指定寄存器组 0；在 B 标志为“1”时，指定寄存器组 1。

2.8.6 上溢标志 (O 标志)

在运算结果上溢时，此标志为“1”，否则为“0”。

2.8.7 中断允许标志 (I 标志)

这是允许可屏蔽中断的标志。在 I 标志为“0”时，禁止可屏蔽中断；在 I 标志为“1”时，允许可屏蔽中断。如果接受中断请求，I 标志就变为“0”。

2.8.8 堆栈指针指定标志 (U 标志)

在 U 标志为“0”时，指定 ISP；在 U 标志为“1”时，指定 USP。

在接受硬件中断请求或者执行软件中断序号 0 ~ 31 的 INT 指令时，U 标志变为“0”。

2.8.9 处理器中断优先级 (IPL)

IPL 由 3 位构成，指定 0 ~ 7 级的 8 个处理器中断优先级。

如果请求的中断优先级高于 IPL，就允许该中断请求。

2.8.10 保留位

只能写“0”，读取值为不定值。

3. 存储器

3.1 R8C/33C 群

R8C/33C 群的存储器分配图如图 3.1 所示。地址空间为地址 00000h ~ 地址 FFFFFh 的 1M 字节。内部 ROM (程序 ROM) 分配在从地址 0FFFFh 向低位地址方向延伸的区域。例如, 32K 字节的内部 ROM 分配在地址 08000h ~ 地址 0FFFFh。

固定中断向量表分配在地址 0FFDCh ~ 地址 0FFFFh, 保存中断程序的起始地址。

内部 ROM (数据闪存) 分配在地址 03000h ~ 地址 03FFFh。

内部 RAM 分配在从地址 00400h 向高位地址方向延伸的区域。例如, 2.5K 字节的内部 RAM 分配在地址 00400h ~ 地址 00DFFh。内部 RAM 除了保存数据以外, 还用作子程序调用和中断时的堆栈。

SFR 分配在地址 00000h ~ 地址 002FFh 和地址 02C00h ~ 地址 02FFFh, 配置了外围功能的控制寄存器。SFR 中未被配置的区域全部为保留区, 用户不能使用。




图 3.1 R8C/33C 群的存储器分配图

4. SFR

SFR (Special Function Register) 是外围功能控制寄存器, SFR 一览如表 4.1 ~ 表 4.12 所示。ID 码区域、选项功能选择区如表 4.13 所示。

表 4.1 SFR 一览 (1) (注 1)

地址	寄存器	符号	复位后的值
0000h			
0001h			
0002h			
0003h			
0004h	处理器模式寄存器 0	PM0	00h
0005h	处理器模式寄存器 1	PM1	00h
0006h	系统时钟控制寄存器 0	CM0	00101000b
0007h	系统时钟控制寄存器 1	CM1	00100000b
0008h	模块待机控制寄存器	MSTCR	00h
0009h	系统时钟控制寄存器 3	CM3	00h
000Ah	保护寄存器	PRCR	00h
000Bh	复位源判断寄存器	RSTFR	0XXXXXXb (注 2)
000Ch	振荡停止检测寄存器	OCD	00000100b
000Dh	看门狗定时器的复位寄存器	WDTR	XXh
000Eh	看门狗定时器的开始寄存器	WDTS	XXh
000Fh	看门狗定时器的控制寄存器	WDTC	00111111b
0010h			
0011h			
0012h			
0013h			
0014h			
0015h	高速内部振荡器的控制寄存器 7	FRA7	出厂值
0016h			
0017h			
0018h			
0019h			
001Ah			
001Bh			
001Ch	计数源保护模式寄存器	CSPR	00h 10000000b (注 3)
001Dh			
001Eh			
001Fh			
0020h			
0021h			
0022h			
0023h	高速内部振荡器的控制寄存器 0	FRA0	00h
0024h	高速内部振荡器的控制寄存器 1	FRA1	出厂值
0025h	高速内部振荡器的控制寄存器 2	FRA2	00h
0026h	芯片内部基准电压的控制寄存器	OCVREFCR	00h
0027h			
0028h	时钟预分频器的复位标志	CPSRF	00h
0029h	高速内部振荡器的控制寄存器 4	FRA4	出厂值
002Ah	高速内部振荡器的控制寄存器 5	FRA5	出厂值
002Bh	高速内部振荡器的控制寄存器 6	FRA6	出厂值
002Ch			
002Dh			
002Eh			
002Fh	高速内部振荡器的控制寄存器 3	FRA3	出厂值
0030h	电压监视电路的控制寄存器	CMPA	00h
0031h	电压监视电路的边沿选择寄存器	VCAC	00h
0032h			
0033h	电压检测寄存器 1	VCA1	00001000b
0034h	电压检测寄存器 2	VCA2	00h (注 4) 00100000b (注 5)
0035h			
0036h	电压检测 1 的电平选择寄存器	VD1LS	00000111b
0037h			
0038h	电压监视 0 电路的控制寄存器	VW0C	1100X010b (注 4) 1100X011b (注 5)
0039h	电压监视 1 电路的控制寄存器	VW1C	10001010b

注 1. 空白部分为保留区。不能存取。

注 2. RSTFR 寄存器的 CWR 位在接通电源后或者在电压监视 0 复位后为“0”，在硬件复位、软件复位、看门狗定时器复位时不变。

注 3. 这是 OFS 寄存器的 CSPROINI 位为“0”的情况。

注 4. 这是 OFS 寄存器的 LVDAS 位为“1”的情况。

注 5. 这是 OFS 寄存器的 LVDAS 位为“0”的情况。

X: 不定值。

表 4.2 SFR 一览 (2) (注 1)

地址	寄存器	符号	复位后的值
003Ah	电压监视 2 电路的控制寄存器	VW2C	1000010b
003Bh			
003Ch			
003Dh			
003Eh			
003Fh			
0040h			
0041h	闪存就绪中断控制寄存器	FMRDYIC	XXXXX000b
0042h			
0043h			
0044h			
0045h			
0046h			
0047h	定时器 RC 的中断控制寄存器	TRCIC	XXXXX000b
0048h			
0049h			
004Ah	定时器 RE 的中断控制寄存器	TREIC	XXXXX000b
004Bh	UART2 发送中断控制寄存器	S2TIC	XXXXX000b
004Ch	UART2 接收中断控制寄存器	S2RIC	XXXXX000b
004Dh	键输入中断控制寄存器	KUPIC	XXXXX000b
004Eh	A/D 转换中断控制寄存器	ADIC	XXXXX000b
004Fh	SSU 中断控制寄存器 / IIC 总线中断控制寄存器 (注 2)	SSUIC/IICIC	XXXXX000b
0050h			
0051h	UART0 发送中断控制寄存器	S0TIC	XXXXX000b
0052h	UART0 接收中断控制寄存器	S0RIC	XXXXX000b
0053h	UART1 发送中断控制寄存器	S1TIC	XXXXX000b
0054h	UART1 接收中断控制寄存器	S1RIC	XXXXX000b
0055h			
0056h	定时器 RA 的中断控制寄存器	TRAIC	XXXXX000b
0057h			
0058h	定时器 RB 的中断控制寄存器	TRBIC	XXXXX000b
0059h	INT1 中断控制寄存器	INT1IC	XX00X000b
005Ah	INT3 中断控制寄存器	INT3IC	XX00X000b
005Bh			
005Ch			
005Dh	INT0 中断控制寄存器	INT0IC	XX00X000b
005Eh	UART2 总线冲突检测的中断控制寄存器	U2BCNIC	XXXXX000b
005Fh			
0060h			
0061h			
0062h			
0063h			
0064h			
0065h			
0066h			
0067h			
0068h			
0069h			
006Ah			
006Bh			
006Ch			
006Dh			
006Eh			
006Fh			
0070h			
0071h			
0072h	电压监视 1 的中断控制寄存器	VCMP1IC	XXXXX000b
0073h	电压监视 2 的中断控制寄存器	VCMP2IC	XXXXX000b
0074h			
0075h			
0076h			
0077h			
0078h			
0079h			
007Ah			
007Bh			
007Ch			
007Dh			
007Eh			
007Fh			

注 1. 空白部分为保留区，不能存取。

注 2. 能通过 SSUICSR 寄存器的 IICSEL 位进行选择。

X: 不定值。

表 4.3 SFR 一览 (3) (注 1)

地址	寄存器	符号	复位后的值
0080h	DTC 启动控制寄存器	DTCCTL	00h
0081h			
0082h			
0083h			
0084h			
0085h			
0086h			
0087h			
0088h	DTC 启动允许寄存器 0	DTCEN0	00h
0089h	DTC 启动允许寄存器 1	DTCEN1	00h
008Ah	DTC 启动允许寄存器 2	DTCEN2	00h
008Bh	DTC 启动允许寄存器 3	DTCEN3	00h
008Ch			
008Dh	DTC 启动允许寄存器 5	DTCEN5	00h
008Eh	DTC 启动允许寄存器 6	DTCEN6	00h
008Fh			
0090h			
0091h			
0092h			
0093h			
0094h			
0095h			
0096h			
0097h			
0098h			
0099h			
009Ah			
009Bh			
009Ch			
009Dh			
009Eh			
009Fh			
00A0h	UART0 发送 / 接收模式寄存器	U0MR	00h
00A1h	UART0 位速率寄存器	U0BRG	XXh
00A2h	UART0 发送缓冲寄存器	U0TB	XXh
00A3h			XXh
00A4h	UART0 发送 / 接收控制寄存器 0	U0C0	00001000b
00A5h	UART0 发送 / 接收控制寄存器 1	U0C1	00000010b
00A6h	UART0 接收缓冲寄存器	U0RB	XXh
00A7h			XXh
00A8h	UART2 发送 / 接收模式寄存器	U2MR	00h
00A9h	UART2 位速率寄存器	U2BRG	XXh
00AAh	UART2 发送缓冲寄存器	U2TB	XXh
00ABh			XXh
00ACh	UART2 发送 / 接收控制寄存器 0	U2C0	00001000b
00ADh	UART2 发送 / 接收控制寄存器 1	U2C1	00000010b
00AEh	UART2 接收缓冲寄存器	U2RB	XXh
00AFh			XXh
00B0h	UART2 数字滤波器的功能选择寄存器	URXDF	00h
00B1h			
00B2h			
00B3h			
00B4h			
00B5h			
00B6h			
00B7h			
00B8h			
00B9h			
00BAh			
00BBh	UART2 特殊模式寄存器 5	U2SMR5	00h
00BCh	UART2 特殊模式寄存器 4	U2SMR4	00h
00BDh	UART2 特殊模式寄存器 3	U2SMR3	000X0X0Xb
00BEh	UART2 特殊模式寄存器 2	U2SMR2	X0000000b
00BFh	UART2 特殊模式寄存器	U2SMR	X0000000b

注 1. 空白部分为保留区，不能存取。

X: 不定值。

表 4.4 SFR 一览 (4) (注 1)

地址	寄存器	符号	复位后的值
00C0h	A/D 寄存器 0	AD0	XXh
00C1h			000000XXb
00C2h	A/D 寄存器 1	AD1	XXh
00C3h			000000XXb
00C4h	A/D 寄存器 2	AD2	XXh
00C5h			000000XXb
00C6h	A/D 寄存器 3	AD3	XXh
00C7h			000000XXb
00C8h	A/D 寄存器 4	AD4	XXh
00C9h			000000XXb
00CAh	A/D 寄存器 5	AD5	XXh
00CBh			000000XXb
00CCh	A/D 寄存器 6	AD6	XXh
00CDh			000000XXb
00CEh	A/D 寄存器 7	AD7	XXh
00CFh			000000XXb
00D0h			
00D1h			
00D2h			
00D3h			
00D4h	A/D 模式寄存器	ADMOD	00h
00D5h	A/D 输入选择寄存器	ADINSEL	11000000b
00D6h	A/D 控制寄存器 0	ADCON0	00h
00D7h	A/D 控制寄存器 1	ADCON1	00h
00D8h	D/A0 寄存器	DA0	00h
00D9h	D/A1 寄存器	DA1	00h
00DAh			
00DBh			
00DCh	D/A 控制寄存器	DACON	00h
00DDh			
00DEh			
00DFh			
00E0h	端口 P0 寄存器	P0	XXh
00E1h	端口 P1 寄存器	P1	XXh
00E2h	端口 P0 方向寄存器	PD0	00h
00E3h	端口 P1 方向寄存器	PD1	00h
00E4h	端口 P2 寄存器	P2	XXh
00E5h	端口 P3 寄存器	P3	XXh
00E6h	端口 P2 方向寄存器	PD2	00h
00E7h	端口 P3 方向寄存器	PD3	00h
00E8h	端口 P4 寄存器	P4	XXh
00E9h			
00EAh	端口 P4 方向寄存器	PD4	00h
00EBh			
00ECh			
00EDh			
00EEh			
00EFh			
00F0h			
00F1h			
00F2h			
00F3h			
00F4h			
00F5h			
00F6h			
00F7h			
00F8h			
00F9h			
00FAh			
00FBh			
00FCh			
00FDh			
00FEh			
00FFh			

注 1. 空白部分为保留区，不能存取。

X: 不定值。

表 4.5 SFR 一览 (5) (注 1)

地址	寄存器	符号	复位后的值
0100h	定时器 RA 的控制寄存器	TRACR	00h
0101h	定时器 RA 的 I/O 控制寄存器	TRAIOC	00h
0102h	定时器 RA 的模式寄存器	TRAMR	00h
0103h	定时器 RA 的预分频寄存器	TRAPRE	FFh
0104h	定时器 RA 寄存器	TRA	FFh
0105h	LIN 控制寄存器 2	LINCR2	00h
0106h	LIN 控制寄存器	LINCR	00h
0107h	LIN 状态寄存器	LINST	00h
0108h	定时器 RB 的控制寄存器	TRBCR	00h
0109h	定时器 RB 的单触发控制寄存器	TRBOCR	00h
010Ah	定时器 RB 的 I/O 控制寄存器	TRBIOC	00h
010Bh	定时器 RB 的模式寄存器	TRBMR	00h
010Ch	定时器 RB 的预分频寄存器	TRBPRE	FFh
010Dh	定时器 RB 的辅助寄存器	TRBSC	FFh
010Eh	定时器 RB 的主寄存器	TRBPR	FFh
010Fh			
0110h			
0111h			
0112h			
0113h			
0114h			
0115h			
0116h			
0117h			
0118h	定时器 RE 的秒数据寄存器 / 计数数据寄存器	TRESEC	00h
0119h	定时器 RE 的分钟数据寄存器 / 比较数据寄存器	TREMIN	00h
011Ah	定时器 RE 的小时数据寄存器	TREHR	00h
011Bh	定时器 RE 的天数据寄存器	TREWK	00h
011Ch	定时器 RE 的控制寄存器 1	TRECR1	00h
011Dh	定时器 RE 的控制寄存器 2	TRECR2	00h
011Eh	定时器 RE 的计数源选择寄存器	TRECSR	00001000b
011Fh			
0120h	定时器 RC 的模式寄存器	TRCMR	01001000b
0121h	定时器 RC 的控制寄存器 1	TRCCR1	00h
0122h	定时器 RC 的中断允许寄存器	TRCIER	01110000b
0123h	定时器 RC 的状态寄存器	TRCSR	01110000b
0124h	定时器 RC 的 I/O 控制寄存器 0	TRCIOR0	10001000b
0125h	定时器 RC 的 I/O 控制寄存器 1	TRCIOR1	10001000b
0126h	定时器 RC 计数器	TRC	00h
0127h			00h
0128h	定时器 RC 的通用寄存器 A	TRCGRA	FFh
0129h			FFh
012Ah	定时器 RC 的通用寄存器 B	TRCGRB	FFh
012Bh			FFh
012Ch	定时器 RC 的通用寄存器 C	TRCGRC	FFh
012Dh			FFh
012Eh	定时器 RC 的通用寄存器 D	TRCGRD	FFh
012Fh			FFh
0130h	定时器 RC 的控制寄存器 2	TRCCR2	00011000b
0131h	定时器 RC 的数字滤波器的功能选择寄存器	TRCDF	00h
0132h	定时器 RC 的输出主控允许寄存器	TRCOER	01111111b
0133h	定时器 RC 的触发控制寄存器	TRCADCR	00h
0134h			
0135h			
0136h			
0137h			
0138h			
0139h			
013Ah			
013Bh			
013Ch			
013Dh			
013Eh			
013Fh			

注 1. 空白部分为保留区，不能存取。

表 4.6 SFR 一览 (6) (注 1)

地址	寄存器	符号	复位后的值
0140h			
0141h			
0142h			
0143h			
0144h			
0145h			
0146h			
0147h			
0148h			
0149h			
014Ah			
014Bh			
014Ch			
014Dh			
014Eh			
014Fh			
0150h			
0151h			
0152h			
0153h			
0154h			
0155h			
0156h			
0157h			
0158h			
0159h			
015Ah			
015Bh			
015Ch			
015Dh			
015Eh			
015Fh			
0160h	UART1 发送 / 接收模式寄存器	U1MR	00h
0161h	UART1 位速率寄存器	U1BRG	XXh
0162h	UART1 发送缓冲寄存器	U1TB	XXh
0163h			XXh
0164h	UART1 发送 / 接收控制寄存器 0	U1C0	00001000b
0165h	UART1 发送 / 接收控制寄存器 1	U1C1	00000010b
0166h	UART1 接收缓冲寄存器	U1RB	XXh
0167h			XXh
0168h			
0169h			
016Ah			
016Bh			
016Ch			
016Dh			
016Eh			
016Fh			
0170h			
0171h			
0172h			
0173h			
0174h			
0175h			
0176h			
0177h			
0178h			
0179h			
017Ah			
017Bh			
017Ch			
017Dh			
017Eh			
017Fh			

注 1. 空白部分为保留区，不能存取。

X: 不定值。

表 4.7 SFR 一览 (7) (注 1)

地址	寄存器	符号	复位后的值
0180h	定时器 RA 的引脚选择寄存器	TRASR	00h
0181h	定时器 RB/RC 的引脚选择寄存器	TRBRCSR	00h
0182h	定时器 RC 的引脚选择寄存器 0	TRCPSR0	00h
0183h	定时器 RC 的引脚选择寄存器 1	TRCPSR1	00h
0184h			
0185h			
0186h			
0187h			
0188h	UART0 引脚选择寄存器	U0SR	00h
0189h	UART1 引脚选择寄存器	U1SR	00h
018Ah	UART2 引脚选择寄存器 0	U2SR0	00h
018Bh	UART2 引脚选择寄存器 1	U2SR1	00h
018Ch	SSU/IIC 引脚选择寄存器	SSUIICSR	00h
018Dh			
018Eh	INT 中断输入的引脚选择寄存器	INTSR	00h
018Fh	输入 / 输出功能的引脚选择寄存器	PINSR	00h
0190h			
0191h			
0192h			
0193h	SS 位的计数寄存器	SSBR	1111000b
0194h	SS 发送数据寄存器 L/IIC 总线发送数据寄存器 (注 2)	SSTDR/ICDRT	FFh
0195h	SS 发送数据寄存器 H (注 2)	SSTDRH	FFh
0196h	SS 接收数据寄存器 L/IIC 总线接收数据寄存器 (注 2)	SSRDR/ICDRR	FFh
0197h	SS 接收数据寄存器 H (注 2)	SSRDRH	FFh
0198h	SS 控制寄存器 H/IIC 总线控制寄存器 1 (注 2)	SSCRH/CCR1	00h
0199h	SS 控制寄存器 L/IIC 总线控制寄存器 2 (注 2)	SSCRL/CCR2	0111101b
019Ah	SS 模式寄存器 /IIC 总线模式寄存器 (注 2)	SSMR/ICMR	00010000b/00011000b
019Bh	SS 允许寄存器 /IIC 总线中断允许寄存器 (注 2)	SSER/ICIER	00h
019Ch	SS 状态寄存器 /IIC 总线状态寄存器 (注 2)	SSSR/ICSR	00h/0000X000b
019Dh	SS 模式寄存器 2/ 从属地址寄存器 (注 2)	SSMR2/SAR	00h
019Eh			
019Fh			
01A0h			
01A1h			
01A2h			
01A3h			
01A4h			
01A5h			
01A6h			
01A7h			
01A8h			
01A9h			
01AAh			
01ABh			
01ACh			
01ADh			
01AEh			
01AFh			
01B0h			
01B1h			
01B2h	闪存状态寄存器	FST	1000X00b
01B3h			
01B4h	闪存控制寄存器 0	FMR0	00h
01B5h	闪存控制寄存器 1	FMR1	00h
01B6h	闪存控制寄存器 2	FMR2	00h
01B7h			
01B8h			
01B9h			
01BAh			
01BBh			
01BCh			
01BDh			
01BEh			
01BFh			

注 1. 空白部分为保留区，不能存取。

注 2. 能通过 SSUIICSR 寄存器的 IICSEL 位进行选择。

X: 不定值。

表 4.8 SFR 一览 (8) (注 1)

地址	寄存器	符号	复位后的值
01C0h	地址匹配中断寄存器 0	RMAD0	XXh
01C1h			XXh
01C2h			0000XXXXb
01C3h	地址匹配中断允许寄存器 0	AIER0	00h
01C4h	地址匹配中断寄存器 1	RMAD1	XXh
01C5h			XXh
01C6h			0000XXXXb
01C7h	地址匹配中断允许寄存器 1	AIER1	00h
01C8h			
01C9h			
01CAh			
01CBh			
01CCh			
01CDh			
01CEh			
01CFh			
01D0h			
01D1h			
01D2h			
01D3h			
01D4h			
01D5h			
01D6h			
01D7h			
01D8h			
01D9h			
01DAh			
01DBh			
01DCh			
01DDh			
01DEh			
01DFh			
01E0h	上拉控制寄存器 0	PUR0	00h
01E1h	上拉控制寄存器 1	PUR1	00h
01E2h			
01E3h			
01E4h			
01E5h			
01E6h			
01E7h			
01E8h			
01E9h			
01EAh			
01EBh			
01ECh			
01EDh			
01EEh			
01EFh			
01F0h	端口 P1 的驱动能力控制寄存器	P1DRR	00h
01F1h	端口 P2 的驱动能力控制寄存器	P2DRR	00h
01F2h	驱动能力控制寄存器 0	DRR0	00h
01F3h	驱动能力控制寄存器 1	DRR1	00h
01F4h			
01F5h	输入阈值控制寄存器 0	VLT0	00h
01F6h	输入阈值控制寄存器 1	VLT1	00h
01F7h			
01F8h	比较电路 B 的控制寄存器 0	INTCMP	00h
01F9h			
01FAh	外部输入允许寄存器 0	INTEN	00h
01FBh			
01FCh	INT 输入滤波器的选择寄存器 0	INTF	00h
01FDh			
01FEh	键输入允许寄存器 0	KIEN	00h
01FFh			

注 1. 空白部分为保留区，不能存取。

X: 不定值。

表 4.9 SFR 一览 (9) (注 1)

地址	寄存器	符号	复位后的值
2C00h	DTC 传向量区		XXh
2C01h	DTC 传向量区		XXh
2C02h	DTC 传向量区		XXh
2C03h	DTC 传向量区		XXh
2C04h	DTC 传向量区		XXh
2C05h	DTC 传向量区		XXh
2C06h	DTC 传向量区		XXh
2C07h	DTC 传向量区		XXh
2C08h	DTC 传向量区		XXh
2C09h	DTC 传向量区		XXh
2C0Ah	DTC 传向量区		XXh
:	DTC 传向量区		XXh
:	DTC 传向量区		XXh
2C3Ah	DTC 传向量区		XXh
2C3Bh	DTC 传向量区		XXh
2C3Ch	DTC 传向量区		XXh
2C3Dh	DTC 传向量区		XXh
2C3Eh	DTC 传向量区		XXh
2C3Fh	DTC 传向量区		XXh
2C40h	DTC 控制数据 0	DTCD0	XXh
2C41h			XXh
2C42h			XXh
2C43h			XXh
2C44h			XXh
2C45h			XXh
2C46h			XXh
2C47h			XXh
2C48h	DTC 控制数据 1	DTCD1	XXh
2C49h			XXh
2C4Ah			XXh
2C4Bh			XXh
2C4Ch			XXh
2C4Dh			XXh
2C4Eh			XXh
2C4Fh			XXh
2C50h	DTC 控制数据 2	DTCD2	XXh
2C51h			XXh
2C52h			XXh
2C53h			XXh
2C54h			XXh
2C55h			XXh
2C56h			XXh
2C57h			XXh
2C58h	DTC 控制数据 3	DTCD3	XXh
2C59h			XXh
2C5Ah			XXh
2C5Bh			XXh
2C5Ch			XXh
2C5Dh			XXh
2C5Eh			XXh
2C5Fh			XXh
2C60h	DTC 控制数据 4	DTCD4	XXh
2C61h			XXh
2C62h			XXh
2C63h			XXh
2C64h			XXh
2C65h			XXh
2C66h			XXh
2C67h			XXh
2C68h	DTC 控制数据 5	DTCD5	XXh
2C69h			XXh
2C6Ah			XXh
2C6Bh			XXh
2C6Ch			XXh
2C6Dh			XXh
2C6Eh			XXh
2C6Fh			XXh

注 1. 空白部分为保留区，不能存取。

X: 不定值。

表 4.10 SFR 一览 (10) (注 1)

地址	寄存器	符号	复位后的值
2C70h	DTC 控制数据 6	DTCD6	XXh
2C71h			XXh
2C72h			XXh
2C73h			XXh
2C74h			XXh
2C75h			XXh
2C76h			XXh
2C77h			XXh
2C78h	DTC 控制数据 7	DTCD7	XXh
2C79h			XXh
2C7Ah			XXh
2C7Bh			XXh
2C7Ch			XXh
2C7Dh			XXh
2C7Eh			XXh
2C7Fh			XXh
2C80h	DTC 控制数据 8	DTCD8	XXh
2C81h			XXh
2C82h			XXh
2C83h			XXh
2C84h			XXh
2C85h			XXh
2C86h			XXh
2C87h			XXh
2C88h	DTC 控制数据 9	DTCD9	XXh
2C89h			XXh
2C8Ah			XXh
2C8Bh			XXh
2C8Ch			XXh
2C8Dh			XXh
2C8Eh			XXh
2C8Fh			XXh
2C90h	DTC 控制数据 10	DTCD10	XXh
2C91h			XXh
2C92h			XXh
2C93h			XXh
2C94h			XXh
2C95h			XXh
2C96h			XXh
2C97h			XXh
2C98h	DTC 控制数据 11	DTCD11	XXh
2C99h			XXh
2C9Ah			XXh
2C9Bh			XXh
2C9Ch			XXh
2C9Dh			XXh
2C9Eh			XXh
2C9Fh			XXh
2CA0h	DTC 控制数据 12	DTCD12	XXh
2CA1h			XXh
2CA2h			XXh
2CA3h			XXh
2CA4h			XXh
2CA5h			XXh
2CA6h			XXh
2CA7h			XXh
2CA8h	DTC 控制数据 13	DTCD13	XXh
2CA9h			XXh
2CAAh			XXh
2CABh			XXh
2CACh			XXh
2CADh			XXh
2CAEh			XXh
2CAFh			XXh

注 1. 空白部分为保留区，不能存取。

X: 不定值。

表 4.11 SFR 一览 (11) (注 1)

地址	寄存器	符号	复位后的值
2CB0h	DTC 控制数据 14	DTCD14	XXh
2CB1h			XXh
2CB2h			XXh
2CB3h			XXh
2CB4h			XXh
2CB5h			XXh
2CB6h			XXh
2CB7h			XXh
2CB8h	DTC 控制数据 15	DTCD15	XXh
2CB9h			XXh
2CAAh			XXh
2CBBh			XXh
2CBCh			XXh
2CBDh			XXh
2CBEh			XXh
2CBFh			XXh
2CC0h	DTC 控制数据 16	DTCD16	XXh
2CC1h			XXh
2CC2h			XXh
2CC3h			XXh
2CC4h			XXh
2CC5h			XXh
2CC6h			XXh
2CC7h			XXh
2CC8h	DTC 控制数据 17	DTCD17	XXh
2CC9h			XXh
2CAAh			XXh
2CCBh			XXh
2CCCh			XXh
2CCDh			XXh
2CCEh			XXh
2CCFh			XXh
2CD0h	DTC 控制数据 18	DTCD18	XXh
2CD1h			XXh
2CD2h			XXh
2CD3h			XXh
2CD4h			XXh
2CD5h			XXh
2CD6h			XXh
2CD7h			XXh
2CD8h	DTC 控制数据 19	DTCD19	XXh
2CD9h			XXh
2CDAh			XXh
2CDBh			XXh
2CDCh			XXh
2CDDh			XXh
2CDEh			XXh
2CDFh			XXh
2CE0h	DTC 控制数据 20	DTCD20	XXh
2CE1h			XXh
2CE2h			XXh
2CE3h			XXh
2CE4h			XXh
2CE5h			XXh
2CE6h			XXh
2CE7h			XXh
2CE8h	DTC 控制数据 21	DTCD21	XXh
2CE9h			XXh
2CEAh			XXh
2CEBh			XXh
2CECh			XXh
2CEDh			XXh
2CEEh			XXh
2CEFh			XXh

注 1. 空白部分为保留区，不能存取。

X: 不定值。

表 4.12 SFR 一览 (12) (注 1)

地址	寄存器	符号	复位后的值		
2CF0h	DTC 控制数据 22	DTCD22	XXh		
2CF1h			XXh		
2CF2h			XXh		
2CF3h			XXh		
2CF4h			XXh		
2CF5h			XXh		
2CF6h			XXh		
2CF7h			XXh		
2CF8h	DTC 控制数据 23	DTCD23	XXh		
2CF9h			XXh		
2CAh			XXh		
2CBh			XXh		
2CFCh			XXh		
2CFDh			XXh		
2CFEh			XXh		
2CFFh			XXh		
2D00h					
2FFFh					

注 1. 空白部分为保留区，不能存取。

X: 不定值。

表 4.13 ID 码区域、选项功能选择区

地址	区域名	符号	复位后的值
FFDBh	选项功能选择寄存器 2	OFS2	(注 1)
FFDFh	ID1		(注 2)
FFE3h	ID2		(注 2)
FFEBh	ID3		(注 2)
FFEFh	ID4		(注 2)
FFF3h	ID5		(注 2)
FFF7h	ID6		(注 2)
FFFBh	ID7		(注 2)
FFFFh	选项功能选择寄存器	OFS	(注 1)

- 注 1. 选项功能选择区在闪存内，并且选项功能选择区不是 SFR。必须在编程时设定适当的值作为 ROM 数据。
 不能对选项功能选择区进行追加写。如果擦除包括选项功能选择区的块，选项功能选择区的值就变为“FFh”。
 空白出货产品在工厂出货时，选项功能选择区的值为“FFh”。用户在进行编程后，选项功能选择区的值为编程后的值。
 编程后的出货产品在工厂出货时，选项功能选择区的值为用户在编程时设定的值。
- 注 2. ID 码区域在闪存内，并且 ID 码区域不是 SFR。在编程时设定适当的值作为 ROM 数据。
 不能对 ID 码区域进行追加写。如果擦除包括 ID 码区域的块，ID 码区域的值就变为“FFh”。
 空白出货产品在工厂出货时，ID 码区域的值为“FFh”。用户在进行编程后，ID 码区域的值为编程后的值。
 编程后的出货产品在工厂出货时，ID 码区域的值为用户在编程时设定的值。

5. 复位

复位有硬件复位、上电复位、电压监视 0 复位、看门狗定时器复位和软件复位。

复位名称和复位源如表 5.1 所示，复位电路的框图如图 5.1 所示。

表 5.1 复位名称和复位源

复位名称	复位源
硬件复位	RESET 引脚的输入电压为“L”电平。
上电复位	VCC 的上升
电压监视 0 复位	VCC 的下降（监视电压：Vdet0）
看门狗定时器复位	看门狗定时器的下溢
软件复位	给 PM0 寄存器的 PM03 位写“1”。




图 5.1 复位电路的框图

RESET 引脚为“L”电平期间的引脚状态如表 5.2 所示，复位后的 CPU 寄存器状态和复位顺序分别如图 5.2 和图 5.3 所示。

表 5.2 $\overline{\text{RESET}}$ 引脚为“L”电平期间的引脚状态

引脚名	引脚状态
P0、P1、P2_0 ~ P2_2、P3_1、P3_3 ~ P3_5、P3_7	输入端口
P4_2、P4_5 ~ P4_7	输入端口




图 5.2 复位后的 CPU 寄存器状态




图 5.3 复位顺序

5.1 寄存器说明

5.1.1 处理器模式寄存器 0 (PM0)

地址	地址 0004h							
位	b7	b6	b5	b4	b3	b2	b1	b0
符号	—	—	—	—	PM03	—	—	—
复位后的值	0	0	0	0	0	0	0	0

位	符号	位名	功能	R/W
b0	—	保留位	必须置“0”。	R/W
b1	—			
b2	—			
b3	PM03	软件复位的位	如果将此位置“1”，单片机就被复位。读取值为“0”。	R/W
b4	—	什么也不指定。读写值都为“0”。		—
b5	—			
b6	—			
b7	—			

必须在将 PRCR 寄存器的 PRC1 位置“1”（允许写）后改写 PM0 寄存器。

5.1.2 复位源判断寄存器 (RSTFR)

地址	地址 000Bh								
位	b7	b6	b5	b4	b3	b2	b1	b0	
符号	—	—	—	—	WDR	SWR	HWR	CWR	
复位后的值	0	X	X	X	X	X	X	X	(注1)

位	符号	位名	功能	R/W
b0	CWR	冷启动 / 热启动的判断标志 (注2、注3)	0: 冷启动 1: 热启动	R/W
b1	HWR	硬件复位的检测标志	0: 未检测到 1: 检测到	R
b2	SWR	软件复位的检测标志	0: 未检测到 1: 检测到	R
b3	WDR	看门狗定时器复位的检测标志	0: 未检测到 1: 检测到	R
b4	—	保留位	读取值为不定值。	R
b5	—			
b6	—			
b7	—	保留位	必须置“0”。	R/W

注1. CWR 位在接通电源后或者在电压监视 0 复位后变为“0”（冷启动），而在硬件复位、软件复位或者看门狗定时器复位时不变。

注2. 如果通过程序给 CWR 位写“1”，此位就变为“1”（即使写“0”也不变）。

注3. 当 VW0C 寄存器的 VW0C0 位为“0”（禁止电压监视 0 复位）时，CWR 位为不定值。

5.1.3 选项功能选择寄存器 (OFS)

地址	地址 0FFFFh							
位	b7	b6	b5	b4	b3	b2	b1	b0
符号	CSPROINI	LVDAS	VDSEL1	VDSEL0	ROMCP1	ROMCR	—	WDTON
复位后的值	用户的设定值 (注 1)							

位	符号	位名	功能	R/W
b0	WDTON	看门狗定时器的启动选择位	0: 复位后, 看门狗定时器自动启动。 1: 复位后, 看门狗定时器处于停止状态。	R/W
b1	—	保留位	必须置“1”。	R/W
b2	ROMCR	ROM 码保护解除位	0: 解除 ROM 码保护 1: ROMCP1 位有效	R/W
b3	ROMCP1	ROM 码保护位	0: ROM 码保护有效 1: 解除 ROM 码保护	R/W
b4	VDSEL0	电压检测 0 的电平选择位 (注 2)	b5 b4 0 0: 选择 3.80V (Vdet0_3) 0 1: 选择 2.85V (Vdet0_2) 1 0: 选择 2.35V (Vdet0_1) 1 1: 选择 1.90V (Vdet0_0)	R/W
b5	VDSEL1			R/W
b6	LVDAS	电压检测 0 电路的启动位 (注 3)	0: 复位后, 电压监视 0 复位有效。 1: 复位后, 电压监视 0 复位无效。	R/W
b7	CSPROINI	复位后的计数源保护模式选择位	0: 复位后, 计数源保护模式有效。 1: 复位后, 计数源保护模式无效。	R/W

- 注 1. OFS 寄存器在闪存内, 并且 OFS 寄存器不是 SFR。必须在编程时设定适当的值作为 ROM 数据。不能对 OFS 寄存器进行追加写。如果擦除包括 OFS 寄存器的块, OFS 寄存器的值就变为“FFh”。空白出货产品在工厂出货时, OFS 寄存器的值为“FFh”。用户在进行编程后, OFS 寄存器的值为编程后的值。编程后的出货产品在工厂出货时, OFS 寄存器的值为用户在编程时设定的值。
- 注 2. 给电压监视 0 复位和上电复位 2 种功能设定 VDSEL0 ~ VDSEL1 位选择的电压检测 0 电平。
- 注 3. 在使用上电复位和电压监视 0 复位时, 必须将 LVDAS 位置“0”(复位后, 电压监视 0 复位有效)。

OFS 寄存器的设定例子请参照“13.3.1 选项功能选择区的设定例子”。

LVDAS 位 (电压检测 0 电路的启动位)

通过 VDSEL0 ~ VDSEL1 位选择电压检测 0 电路监视的 Vdet0 电压。

5.1.4 选项功能选择寄存器 2 (OFS2)

地址	地址 0FFDBh							
位	b7	b6	b5	b4	b3	b2	b1	b0
符号	—	—	—	—	WDTRCS1	WDTRCS0	WDTUFS1	WDTUFS0
复位后的值	用户的设定值 (注 1)							

位	符号	位名	功能	R/W
b0	WDTUFS0	看门狗定时器的下溢周期设定位	b1 b0 0 0: 03FFh 0 1: 0FFFh 1 0: 1FFFh 1 1: 3FFFh	R/W
b1	WDTUFS1			R/W
b2	WDTRCS0	看门狗定时器的刷新接受周期设定位	b3 b2 0 0: 25% 0 1: 50% 1 0: 75% 1 1: 100%	R/W
b3	WDTRCS1			R/W
b4	—	保留位	必须置“1”。	R/W
b5	—			
b6	—			
b7	—			

注 1. OFS2 寄存器在闪存内，并且 OFS2 寄存器不是 SFR。必须在编程时设定适当的值作为 ROM 数据。不能对 OFS2 寄存器进行追加写。如果擦除包括 OFS2 寄存器的块，OFS2 寄存器的值就变为“FFh”。空白出货产品在工厂出货时，OFS2 寄存器的值为“FFh”。用户在进行编程后，OFS2 寄存器的值为编程后的值。编程后的出货产品在工厂出货时，OFS2 寄存器的值为用户在编程时设定的值。

OFS2 寄存器的设定例子请参照“13.3.1 选项功能选择区的设定例子”。

WDTRCS0 位和 WDTRCS1 位 (看门狗定时器的刷新接受周期设定位)

假设看门狗定时器从开始计数到发生下溢的期间为 100%，则能选择看门狗定时器可接受刷新的期间。

详细内容请参照“14.3.1.1 刷新接受期间”。

5.2 硬件复位

硬件复位是由 $\overline{\text{RESET}}$ 引脚控制的复位。当电源电压满足推荐工作条件时，如果将“L”电平输入到 $\overline{\text{RESET}}$ 引脚，引脚、CPU 和 SFR 就被初始化（参照“表 5.2 $\overline{\text{RESET}}$ 引脚为“L”电平期间的引脚状态”、“图 5.2 复位后的 CPU 寄存器状态”和“表 4.1 ~ 表 4.12 SFR 一览”）。

如果将 $\overline{\text{RESET}}$ 引脚的输入电平从“L”变为“H”，就从复位向量指向的地址开始执行程序。复位后的 CPU 时钟自动选择低速内部振荡器时钟的无分频时钟。

复位后的 SFR 状态请参照“4. SFR”。

不对内部 RAM 进行初始化。另外，如果在写内部 RAM 的过程中 $\overline{\text{RESET}}$ 引脚变为“L”电平，内部 RAM 的内容就为不定值。

硬件复位的电路例子和运行如图 5.4 所示，硬件复位的电路例子（外接电源电压检测电路的使用例子）和运行如图 5.5 所示。

5.2.1 电源稳定的情况

1. 将“L”电平输入到 $\overline{\text{RESET}}$ 引脚。
2. 等待 $10\mu\text{s}$ 。
3. 将“H”电平输入到 $\overline{\text{RESET}}$ 引脚。

5.2.2 接通电源的情况

1. 将“L”电平输入到 $\overline{\text{RESET}}$ 引脚。
2. 使电源电压上升到满足推荐运行条件的电平。
3. 等待 $t_d(\text{P-R})$ 直到内部电源稳定（参照“32. 电特性”）。
4. 等待 $10\mu\text{s}$ 。
5. 将“H”电平输入到 $\overline{\text{RESET}}$ 引脚。




图 5.4 硬件复位的电路例子和运行




图 5.5 硬件复位的电路例子（外接电源电压检测电路的使用例子）和运行

5.3 上电复位功能

通过电阻将 $\overline{\text{RESET}}$ 引脚连接 VCC ，当 VCC 上升时，上电复位功能有效，并且引脚、CPU 和 SFR 被初始化。必须注意：在将电容器连接 $\overline{\text{RESET}}$ 引脚时， $\overline{\text{RESET}}$ 引脚的电压不能低于 0.8VCC 。

当 VCC 引脚的输入电压高于等于 V_{det0} 时，就对低速内部振荡器时钟开始计数。当对低速内部振荡器时钟进行了 32 次计数时，内部复位信号就变为“H”电平，并进入复位顺序（参照图 5.3）。复位后的 CPU 时钟自动选择低速内部振荡器时钟的无分频时钟。

上电复位后的 SFR 状态请参照“4. SFR”。

在使用上电复位时，必须将 OFS 寄存器的 LVDAS 位置“0”，使电压监视 0 复位有效。

上电复位的电路例子和运行如图 5.6 所示。




图 5.6 上电复位的电路例子和运行

5.4 电压监视 0 复位

电压监视 0 复位是由单片机内部的电压检测 0 电路控制的复位。电压检测 0 电路监视 VCC 引脚的输入电压，监视电压为 Vdet0。在使用电压监视 0 复位时，必须将 OFS 寄存器的 LVDAS 位置 “0”（复位后，电压监视 0 复位有效）。能通过设定 OFS 寄存器的 VDSEL0 ~ VDSEL1 位更改 Vdet0 的电压检测电平。

当 VCC 引脚的输入电压低于 Vdet0 时，引脚、CPU 和 SFR 就被初始化。

当 VCC 引脚的输入电压大于等于 Vdet0 时，就对低速内部振荡器时钟开始计数。当对低速内部振荡器时钟进行了 32 次计数时，内部复位信号就变为 “H” 电平，并进入复位顺序（参照图 5.3）。复位后的 CPU 时钟自动选择低速内部振荡器时钟的无分频时钟。

在使用上电复位时，必须将 OFS 寄存器的 LVDAS 位置 “0”，使电压监视 0 复位有效。

不能通过程序更改 VDSEL0 ~ VDSEL1 位和 LVDAS 位。在设定这些位时，必须通过闪存编程器将值写到地址 0FFFFh 的 b4 ~ b6。有关 OFS 寄存器的详细内容，请参照“5.1.3 选项功能选择寄存器（OFS）”。

电压监视 0 复位后的 SFR 状态请参照“4. SFR”。

不对内部 RAM 进行初始化。另外，如果在写内部 RAM 的过程中 VCC 引脚的输入电压低于 Vdet0，内部 RAM 的内容就为不定值。

电压监视 0 复位的详细内容请参照“6. 电压检测电路”。

电压监视 0 复位的电路例子和运行如图 5.7 所示。




图 5.7 电压监视 0 复位的电路例子和运行

5.5 看门狗定时器复位

当 PM1 寄存器的 PM12 位为 “1”（在看门狗定时器下溢时复位）时，如果看门狗定时器发生下溢，单片机就对引脚、CPU 和 SFR 进行初始化。然后，从复位向量指向的地址开始执行程序。复位后的 CPU 时钟自动选择低速内部振荡器时钟的无分频时钟。

看门狗定时器复位后的 SFR 状态请参照“4. SFR”。

不对内部 RAM 进行初始化。另外，如果在写内部 RAM 的过程中看门狗定时器发生下溢，内部 RAM 的内容就为不定值。

能通过 OFS2 寄存器的 WDTUFS0 ~ WDTUFS1 位和 WDTRCS0 ~ WDTRCS1 位分别设定看门狗定时器的下溢周期和刷新接受周期。

看门狗定时器的详细内容请参照“14. 看门狗定时器”。

5.6 软件复位

如果将 PM0 寄存器的 PM03 位置“1”（将单片机复位），单片机就对引脚、CPU 和 SFR 进行初始化。然后，从复位向量指向的地址开始执行程序。复位后的 CPU 时钟自动选择低速内部振荡器时钟的无分频时钟。

软件复位后的 SFR 状态请参照“4. SFR”。

不对内部 RAM 进行初始化。

5.7 冷启动 / 热启动的判断功能

冷启动 / 热启动的判断功能通过 RSTFR 寄存器的 CWR 位，判断接通电源时的冷启动（复位处理）以及在运行中发生复位时的热启动（复位处理）。

CWR 位在接通电源时为“0”（冷启动），并且在电压监视 0 复位时也为“0”。如果通过程序给 CWR 位写“1”，此位就变为“1”，而在硬件复位、软件复位或者看门狗定时器复位时，此位不变。

冷启动 / 热启动的判定功能使用电压监视 0 复位。

冷启动 / 热启动的判断功能的运行例子如图 5.8 所示。




图 5.8 冷启动 / 热启动的判断功能的运行例子

5.8 复位源的判断功能

能通过 RSTFR 寄存器检测到硬件复位、软件复位和看门狗定时器复位的发生。

如果发生硬件复位，HWR 位就变为“1”（检测到）；如果发生软件复位，SWR 位就变为“1”（检测到）；如果发生看门狗定时器复位，WDR 位就变为“1”（检测到）。

6. 电压检测电路

电压检测电路是能通过程序监视 VCC 引脚的输入电压的电路。

6.1 概要

电压检测 0 能通过 OFS 寄存器从 4 种电平中选择检测电压。

电压检测 1 能通过 VD1LS 寄存器从 16 种电平中选择检测电压。

另外，能使用电压监视 0 复位、电压监视 1 中断和电压监视 2 中断。

表 6.1 电压检测电路的规格

项目		电压监视 0	电压监视 1	电压监视 2
VCC 监视	监视电压	Vdet0	Vdet1	Vdet2
	检测对象	下降过程中是否经过 Vdet0。	上升或者下降过程中是否经过 Vdet1。	上升或者下降过程中是否经过 Vdet2。
	检测电压	能通过 OFS 寄存器从 4 种电平中进行选择。	能通过 VD1LS 寄存器从 16 种电平中进行选择。	固定电平。
	监视	无	VW1C 寄存器的 VW1C3 位 高于或者低于 Vdet1	VCA1 寄存器的 VCA13 位 高于或者低于 Vdet2
电压检测时的处理	复位	电压监视 0 复位 当 $Vdet0 > VCC$ 时，复位； 当 $VCC > Vdet0$ 时， CPU 重新开始运行。	无	无
	中断	无	电压监视 1 中断 可选择非屏蔽中断或者可屏蔽中断。 $Vdet1 > VCC$ 和 $VCC > Vdet1$ 时，都产生中断请求。 $Vdet1 > VCC$ 或者 $VCC > Vdet1$ 时，产生中断请求。	电压监视 2 中断 可选择非屏蔽中断或者可屏蔽中断。 $Vdet2 > VCC$ 和 $VCC > Vdet2$ 时，都产生中断请求。 $Vdet2 > VCC$ 或者 $VCC > Vdet2$ 时，产生中断请求。
数字滤波器	有效 / 无效的转换	没有数字滤波器功能	有	有
	采样时间	—	(fOCO-S 的 n 分频)×2 n: 1,2,4,8	(fOCO-S 的 n 分频)×2 n: 1,2,4,8




图 6.1 电压检测电路的框图




图 6.2 电压监视 0 复位发生电路的框图




图 6.3 电压监视 1 中断发生电路的框图




图 6.4 电压监视 2 中断发生电路的框图

6.2 寄存器说明

6.2.1 电压监视电路的控制寄存器（CMPA）

地址	地址 0030h							
位	b7	b6	b5	b4	b3	b2	b1	b0
符号	COMPSEL	—	IRQ2SEL	IRQ1SEL	—	—	—	—
复位后的值	0	0	0	0	0	0	0	0

位	符号	位名	功能	R/W
b0	—	保留位	必须置“0”。	R/W
b1	—			R/W
b2	—			R/W
b3	—			R/W
b4	IRQ1SEL	电压监视 1 的中断种类选择位 (注 1)	0: 非屏蔽中断 1: 可屏蔽中断	R/W
b5	IRQ2SEL	电压监视 2 的中断种类选择位 (注 2)	0: 非屏蔽中断 1: 可屏蔽中断	R/W
b6	—	保留位	必须置“0”。	R/W
b7	COMPSEL	电压监视的中断种类选择有效位 (注 1、注 2)	0: IRQ1SEL、IRQ2SEL 位无效 1: IRQ1SEL、IRQ2SEL 位有效	R/W

注 1. 当 VW1C 寄存器的 VW1C0 位为“1”（允许）时，不能同时（用 1 条指令）设定 IRQ1SEL 位和 COMPSEL 位。

注 2. 当 VW2C 寄存器的 VW2C0 位为“1”（允许）时，不能同时（用 1 条指令）设定 IRQ2SEL 位和 COMPSEL 位。

6.2.2 电压监视电路的边沿选择寄存器 (VCAC)

地址	地址 0031h							
位	b7	b6	b5	b4	b3	b2	b1	b0
符号	—	—	—	—	—	VCAC2	VCAC1	—
复位后的值	0	0	0	0	0	0	0	0

位	符号	位名	功能	R/W
b0	—	什么也不指定。读写值都为“0”。		—
b1	VCAC1	电压监视 1 电路的边沿选择位 (注 1)	0: 单边沿 1: 双边沿	R/W
b2	VCAC2	电压监视 2 电路的边沿选择位 (注 2)	0: 单边沿 1: 双边沿	R/W
b3	—	什么也不指定。读写值都为“0”。		—
b4	—			
b5	—			
b6	—			
b7	—			

注 1. 当 VCAC1 位为“0”（单边沿）时，VW1C 寄存器的 VW1C7 位有效。必须在将 VCAC1 位置“0”后设定 VW1C7 位。

注 2. 当 VCAC2 位为“0”（单边沿）时，VW2C 寄存器的 VW2C7 位有效。必须在将 VCAC2 位置“0”后设定 VW2C7 位。

6.2.3 电压检测寄存器 1 (VCA1)

地址	地址 0033h							
位	b7	b6	b5	b4	b3	b2	b1	b0
符号	—	—	—	—	VCA13	—	—	—
复位后的值	0	0	0	0	1	0	0	0

位	符号	位名	功能	R/W
b0	—	保留位	必须置“0”。	R/W
b1	—			
b2	—			
b3	VCA13	电压检测 2 的信号监视标志 (注 1)	0: $VCC < V_{det2}$ 1: $VCC \geq V_{det2}$ 或者电压检测 2 电路无效	R
b4	—	保留位	必须置“0”。	R/W
b5	—			
b6	—			
b7	—			

注 1. 当 VCA2 寄存器的 VCA27 位为“1”（电压检测 2 电路有效）时，VCA13 位有效。

当 VCA2 寄存器的 VCA27 位为“0”（电压检测 2 电路无效）时，VCA13 位为“1”（ $VCC \geq V_{det2}$ ）。

6.2.4 电压检测寄存器 2 (VCA2)

地址	地址 0034h							
位	b7	b6	b5	b4	b3	b2	b1	b0
符号	VCA27	VCA26	VCA25	—	—	—	—	VCA20
复位后的值	OFS 寄存器的 LVDAS 位为 “1” 的情况							
	0	0	0	0	0	0	0	0
复位后的值	OFS 寄存器的 LVDAS 位为 “0” 的情况							
	0	0	1	0	0	0	0	0

位	符号	位名	功能	R/W
b0	VCA20	内部电源低功耗允许位 (注 1)	0: 禁止低功耗 1: 允许低功耗 (注 2)	R/W
b1	—	保留位	必须置 “0”。	R/W
b2	—			
b3	—			
b4	—			
b5	VCA25	电压检测 0 允许位 (注 3)	0: 电压检测 0 电路无效 1: 电压检测 0 电路有效	R/W
b6	VCA26	电压检测 1 允许位 (注 4)	0: 电压检测 1 电路无效 1: 电压检测 1 电路有效	R/W
b7	VCA27	电压检测 2 允许位 (注 5)	0: 电压检测 2 电路无效 1: 电压检测 2 电路有效	R/W

注 1. 只有在转移到等待模式时才能使用 VCA20 位。必须按照“图 9.3 通过 VCA20 位设定内部电源低功耗的操作步骤”设定 VCA20 位。

注 2. 当 VCA20 位为 “1” (允许低功耗) 时, 不能将 CM1 寄存器的 CM10 位置 “1” (停止模式)。

注 3. 在写 VCA25 位时, 必须写复位后的值。

注 4. 在使用电压检测 1 中断或者 VW1C 寄存器的 VW1C3 位时, 必须将 VCA26 位置 “1”。在将 VCA26 位从 “0” 置为 “1” 后, 电压检测 1 电路在经过 td(E-A) 后开始运行。

注 5. 在使用电压检测 2 中断或者 VCA1 寄存器的 VCA13 位时, 必须将 VCA27 位置 “1”。在将 VCA27 位从 “0” 置为 “1” 后, 电压检测 2 电路在经过 td(E-A) 后开始运行。

必须在将 PRCR 寄存器的 PRC3 位置 “1” (允许写) 后改写 VCA2 寄存器。

6.2.5 电压检测 1 的电平选择寄存器 (VD1LS)

地址	地址 0036h							
位	b7	b6	b5	b4	b3	b2	b1	b0
符号	—	—	—	—	VD1S3	VD1S2	VD1S1	VD1S0
复位后的值	0	0	0	0	0	1	1	1

位	符号	位名	功能	R/W
b0	VD1S0	电压检测 1 的电平选择位 (电压下降时的标准电压)	b3 b2 b1 b0 0 0 0 0: 2.20V (Vdet1_0)	R/W
b1	VD1S1		0 0 0 1: 2.35V (Vdet1_1)	R/W
b2	VD1S2		0 0 1 0: 2.50V (Vdet1_2)	R/W
b3	VD1S3		0 0 1 1: 2.65V (Vdet1_3)	R/W
			0 1 0 0: 2.80V (Vdet1_4)	
		0 1 0 1: 2.95V (Vdet1_5)		
		0 1 1 0: 3.10V (Vdet1_6)		
		0 1 1 1: 3.25V (Vdet1_7)		
		1 0 0 0: 3.40V (Vdet1_8)		
		1 0 0 1: 3.55V (Vdet1_9)		
1 0 1 0: 3.70V (Vdet1_A)				
1 0 1 1: 3.85V (Vdet1_B)				
1 1 0 0: 4.00V (Vdet1_C)				
1 1 0 1: 4.15V (Vdet1_D)				
1 1 1 0: 4.30V (Vdet1_E)				
1 1 1 1: 4.45V (Vdet1_F)				
b4	—	保留位	必须置“0”。	R/W
b5	—			
b6	—			
b7	—			

必须在将 PRCR 寄存器的 PRC3 位置“1”（允许写）后改写 VD1LS 寄存器。

6.2.6 电压监视 0 电路的控制寄存器 (VW0C)

地址	地址 0038h							
位	b7	b6	b5	b4	b3	b2	b1	b0
符号	—	—	—	—	—	—	—	VW0C0
复位后的值	OFS 寄存器的 LVDAS 位为 “1” 的情况							
	1	1	0	0	X	0	1	0
复位后的值	OFS 寄存器的 LVDAS 位为 “0” 的情况							
	1	1	0	0	X	0	1	1

位	符号	位名	功能	R/W
b0	VW0C0	电压监视 0 复位的允许位 (注 1)	0: 禁止 1: 允许	R/W
b1	—	保留位	必须置 “1”。	R/W
b2	—	保留位	必须置 “0”。	R/W
b3	—	保留位	读取值为不定值。	R
b4	—	保留位	必须置 “0”。	R/W
b5	—			
b6	—	保留位	必须置 “1”。	R/W
b7	—			

注 1. VW0C0 位在 VCA2 寄存器的 VCA25 位为 “1” (电压检测 0 电路有效) 时有效。
在写 VW0C0 位时, 必须写复位后的值。

必须在将 PRCR 寄存器的 PRC3 位置 “1” (允许写) 后改写 VW0C 寄存器。

6.2.7 电压监视 1 电路的控制寄存器 (VW1C)

地址	地址 0039h							
位	b7	b6	b5	b4	b3	b2	b1	b0
符号	VW1C7	—	VW1F1	VW1F0	VW1C3	VW1C2	VW1C1	VW1C0
复位后的值	1	0	0	0	1	0	1	0

位	符号	位名	功能	R/W
b0	VW1C0	电压监视 1 的中断允许位 (注 1)	0: 禁止 1: 允许	R/W
b1	VW1C1	电压监视 1 数字滤波器的无效模式选择位 (注 2、注 6)	0: 数字滤波器有效模式 (数字滤波器电路有效) 1: 数字滤波器无效模式 (数字滤波器电路无效)	R/W
b2	VW1C2	电压变化检测标志 (注 3、注 4)	0: 未检测到 1: 检测到经过 Vdet1	R/W
b3	VW1C3	电压检测 1 信号的监视标志 (注 3)	0: $VCC < Vdet1$ 1: $VCC \geq Vdet1$ 或者电压检测 1 电路无效	R
b4	VW1F0	采样时钟选择位 (注 6)	b5 b4 00: fOCO-S 的 1 分频 01: fOCO-S 的 2 分频 10: fOCO-S 的 4 分频 11: fOCO-S 的 8 分频	R/W
b5	VW1F1			R/W
b6	—	保留位	必须置“0”。	R/W
b7	VW1C7	电压监视 1 中断的发生条件选择位 (注 5)	0: 当 $VCC \geq Vdet1$ 时 1: 当 $VCC \leq Vdet1$ 时	R/W

注 1. VW1C0 位在 VCA2 寄存器的 VCA26 位为“1” (电压检测 1 电路有效) 时有效。当 VCA26 位为“0” (电压检测 1 电路无效) 时, 必须将 VW1C0 位置“0” (禁止)。在将 VW1C0 位置“1” (允许) 时, 必须遵循“表 6.2 电压监视 1 中断相关位的设定步骤”。

注 2. 在使用数字滤波器时 (VW1C1 位为“0”), 必须将 CM1 寄存器的 CM14 位置“0” (低速内部振荡器振荡)。另外, 在将电压监视 1 中断用于从停止模式的返回时, 必须将 VW1C 寄存器的 VW1C1 位置“1” (数字滤波器无效)。

注 3. VW1C2 位和 VW1C3 位在 VCA2 寄存器的 VCA26 位为“1” (电压检测 1 电路有效) 时有效。

注 4. 必须通过程序置“0”。如果通过程序写“0”, 此位就变为“0” (即使写“1”也不变)。

注 5. VW1C7 位在 VCAC 寄存器的 VCAC1 位为“0” (单边沿) 时有效。必须在将 VCAC1 位置“0”后设定 VW1C7 位。

注 6. 当 VW1C0 位为“1” (允许) 时, 不能同时 (用 1 条指令) 设定 VW1C1 位和 VW1F1 ~ VW1F0 位。

必须在将 PRCR 寄存器的 PRC3 位置“1” (允许写) 后改写 VW1C 寄存器。

如果改写 VW1C 寄存器, VW1C2 位就可能变为“1”。因此必须在改写 VW1C 寄存器后将 VW1C2 位置“0”。

6.2.8 电压监视 2 电路的控制寄存器 (VW2C)

地址	地址 003Ah							
位	b7	b6	b5	b4	b3	b2	b1	b0
符号	VW2C7	—	VW2F1	VW2F0	VW2C3	VW2C2	VW2C1	VW2C0
复位后的值	1	0	0	0	0	0	1	0

位	符号	位名	功能	R/W
b0	VW2C0	电压监视 2 的中断允许位 (注 1)	0: 禁止 1: 允许	R/W
b1	VW2C1	电压监视 2 数字滤波器的无效模式选择位 (注 2、注 6)	0: 数字滤波器有效模式 (数字滤波器电路有效) 1: 数字滤波器无效模式 (数字滤波器电路无效)	R/W
b2	VW2C2	电压变化检测标志 (注 3、注 4)	0: 未检测到 1: 检测到经过 Vdet2	R/W
b3	VW2C3	WDT 检测标志 (注 4)	0: 未检测到 1: 检测到	R/W
b4	VW2F0	采样时钟选择位 (注 6)	b5 b4 00: fOCO-S 的 1 分频 01: fOCO-S 的 2 分频 10: fOCO-S 的 4 分频 11: fOCO-S 的 8 分频	R/W
b5	VW2F1			R/W
b6	—	保留位	必须置“0”。	R/W
b7	VW2C7	电压监视 2 中断的发生条件选择位 (注 5)	0: 当 $VCC \geq Vdet2$ 时 1: 当 $VCC \leq Vdet2$ 时	R/W

注 1. VW2C0 位在 VCA2 寄存器的 VCA27 位为“1” (电压检测 2 电路有效) 时有效。在 VCA27 位为“0” (电压检测 2 电路无效) 时, 必须将 VW2C0 位置“0” (禁止)。在将 VW2C0 位置“1” (允许) 时, 必须遵循“表 6.3 电压监视 2 中断相关位的设定步骤”。

注 2. 在使用数字滤波器时 (VW2C1 位为“0”), 必须将 CM1 寄存器的 CM14 位置“0” (低速内部振荡器振荡)。另外, 在将电压监视 2 中断用于从停止模式的返回时, 必须将 VW2C 寄存器的 VW2C1 位置“1” (数字滤波器无效)。

注 3. VW2C2 位在 VCA2 寄存器的 VCA27 位为“1” (电压检测 2 电路有效) 时有效。

注 4. 必须通过程序置“0”。如果通过程序写“0”, 此位就变为“0” (即使写“1”也不变)。

注 5. VW2C7 位在 VCAC 寄存器的 VCAC2 位为“0” (单边沿) 时有效。必须在将 VCAC2 位置“0”后设定 VW2C7 位。

注 6. 当 VW2C0 位为“1” (允许) 时, 不能同时 (用 1 条指令) 设定 VW2C1 位和 VW2F1 ~ VW2F0 位。

必须在将 PRCR 寄存器的 PRC3 位置“1” (允许写) 后改写 VW2C 寄存器。

如果改写 VW2C 寄存器, VW2C2 位就可能变为“1”。因此必须在改写 VW2C 寄存器后将 VW2C2 位置“0”。

6.2.9 选项功能选择寄存器 (OFS)

地址	地址 0FFFFh							
位	b7	b6	b5	b4	b3	b2	b1	b0
符号	CSPROINI	LVDAS	VDSEL1	VDSEL0	ROMCP1	ROMCR	—	WDTON
复位后的值	用户的设定值 (注 1)							

位	符号	位名	功能	R/W
b0	WDTON	看门狗定时器的启动选择位	0: 复位后, 看门狗定时器自动启动。 1: 复位后, 看门狗定时器处于停止状态。	R/W
b1	—	保留位	必须置“1”。	R/W
b2	ROMCR	ROM 码保护解除位	0: 解除 ROM 码保护 1: ROMCP1 位有效	R/W
b3	ROMCP1	ROM 码保护位	0: ROM 码保护有效 1: 解除 ROM 码保护	R/W
b4	VDSEL0	电压检测 0 的电平选择位 (注 2)	b5 b4 0 0: 选择 3.80V (Vdet0_3) 0 1: 选择 2.85V (Vdet0_2) 1 0: 选择 2.35V (Vdet0_1) 1 1: 选择 1.90V (Vdet0_0)	R/W
b5	VDSEL1			R/W
b6	LVDAS	电压检测 0 电路的启动位 (注 3)	0: 复位后, 电压监视 0 复位有效。 1: 复位后, 电压监视 0 复位无效。	R/W
b7	CSPROINI	复位后的计数源保护模式选择位	0: 复位后, 计数源保护模式有效。 1: 复位后, 计数源保护模式无效。	R/W

注 1. OFS 寄存器在闪存内, 并且 OFS 寄存器不是 SFR。必须在编程时设定适当的值作为 ROM 数据。不能对 OFS 寄存器进行追加写。如果擦除包括 OFS 寄存器的块, OFS 寄存器的值就变为“FFh”。空白出货产品在工厂出货时, OFS 寄存器的值为“FFh”。用户在进行编程后, OFS 寄存器的值为编程后的值。编程后的出货产品在工厂出货时, OFS 寄存器的值为用户在编程时设定的值。

注 2. 给电压监视 0 复位和上电复位 2 种功能设定 VDSEL0 ~ VDSEL1 位选择的电压检测 0 电平。

注 3. 在使用上电复位和电压监视 0 复位时, 必须将 LVDAS 位置“0”(复位后, 电压监视 0 复位有效)。

OFS 寄存器的设定例子请参照“13.3.1 选项功能选择区的设定例子”。

LVDAS 位 (电压检测 0 电路的启动位)

通过 VDSEL0 ~ VDSEL1 位选择电压检测 0 电路监视的 Vdet0 电压。

6.3 VCC 输入电压的监视

6.3.1 Vdet0 的监视

不能监视 Vdet0。

6.3.2 Vdet1 的监视

在进行以下的设定并且经过 $t_d(E-A)$ （参照“32. 电特性”）后，能通过 VW1C 寄存器的 VW1C3 位监视电压监视 1 的比较结果。

1. 设定 VD1LS 寄存器的 VD1S3 ~ VD1S0 位（电压检测 1 的检测电压）。
2. 将 VCA2 寄存器的 VCA26 位置“1”（电压检测 1 电路有效）。

6.3.3 Vdet2 的监视

在进行以下的设定并且经过 $t_d(E-A)$ （参照“32. 电特性”）后，能通过 VCA1 寄存器的 VCA13 位监视电压监视 2 的比较结果。

- 将 VCA2 寄存器的 VCA27 位置“1”（电压检测 2 电路有效）。

6.4 电压监视 0 复位

在使用电压监视 0 复位时，必须将 OFS 寄存器的 LVDAS 位置“0”（复位后，电压监视 0 复位有效）。电压监视 0 复位的运行例子如图 6.5 所示。




图 6.5 电压监视 0 复位的运行例子

6.5 电压监视 1 中断

电压监视 1 中断相关位的设定步骤如表 6.2 所示，电压监视 1 中断的运行例子如图 6.6 所示。

在将电压监视 1 中断用于从停止模式的返回时，必须将 VW1C 寄存器的 VW1C1 位置“1”（数字滤波器无效）。

表 6.2 电压监视 1 中断相关位的设定步骤

步骤	使用数字滤波器的情况	不使用数字滤波器的情况
1	通过 VD1LS 寄存器的 VD1S3 ~ VD1S0 位选择电压检测 1 的检测电压。	
2	将 VCA2 寄存器的 VCA26 位置“1”（电压检测 1 电路有效）。	
3	等待 td(E-A)。	
4	将 CMPA 寄存器的 COMPSEL 位置“1”。	
5 (注 1)	通过 CMPA 寄存器的 IRQ1SEL 位选择中断的种类。	
6	通过 VW1C 寄存器的 VW1F1 ~ VW1F0 位选择数字滤波器的采样时钟。	将 VW1C 寄存器的 VW1C1 位置“1”（数字滤波器无效）。
7 (注 2)	将 VW1C 寄存器的 VW1C1 位置“0”（数字滤波器有效）。	—
8	通过 VCAC 寄存器的 VCAC1 位和 VW1C 寄存器的 VW1C7 位选择中断请求的时序。	
9	将 VW1C 寄存器的 VW1C2 位置“0”。	
10	将 CM1 寄存器的 CM14 位置“0”（低速内部振荡器振荡）。	—
11	等待 2 个数字滤波器的采样时钟周期。	—（无等待时间）
12 (注 3)	将 VW1C 寄存器的 VW1C0 位置“1”（允许电压监视 1 中断）。	

注 1. 当 VW1C0 位为“0”时，可以同时（用 1 条指令）执行步骤 4 和步骤 5。

注 2. 当 VW1C0 位为“0”时，可以同时（用 1 条指令）执行步骤 6 和步骤 7。

注 3. 在从电压监视 1 中断无效（VW1C 寄存器的 VW1C0 位为“0”，VCA2 寄存器的 VCA26 位为“0”）的状态开始设定时，如果到步骤 12 的允许电压监视 1 中断为止检测到 $V_{CC} < V_{det1}$ （或者 $V_{CC} > V_{det1}$ ），则不发生中断。另外，如果在步骤 10 到步骤 12 之间检测到 $V_{CC} < V_{det1}$ （或者 $V_{CC} > V_{det1}$ ），则 VW1C2 位变为“1”。在步骤 12 后读 VW1C2 位，如果为“1”，则必须实施检测到时要执行的处理。




图 6.6 电压监视 1 中断的运行例子

6.6 电压监视 2 中断

电压监视 2 中断相关位的设定步骤如表 6.3 所示，电压监视 2 中断的运行例子如图 6.7 所示。

在将电压监视 2 中断用于从停止模式的返回时，必须将 VW2C 寄存器的 VW2C1 位置“1”（数字滤波器无效）。

表 6.3 电压监视 2 中断相关位的设定步骤

步骤	使用数字滤波器的情况	不使用数字滤波器的情况
1	将 VCA2 寄存器的 VCA27 位置“1”（电压检测 2 电路有效）。	
2	等待 td(E-A)。	
3	将 CMPA 寄存器的 COMPSEL 位置“1”。	
4（注 1）	通过 CMPA 寄存器的 IRQ2SEL 位选择中断的种类。	
5	通过 VW2C 寄存器的 VW2F1 ~ VW2F0 位选择数字滤波器的采样时钟。	将 VW2C 寄存器的 VW2C1 位置“1”（数字滤波器无效）。
6（注 2）	将 VW2C 寄存器的 VW2C1 位置“0”（数字滤波器有效）。	—
7	通过 VCAC 寄存器的 VCAC2 位和 VW2C 寄存器的 VW2C7 位选择中断请求的时序。	
8	将 VW2C 寄存器的 VW2C2 位置“0”。	
9	将 CM1 寄存器的 CM14 位置“0”（低速内部振荡器振荡）。	—
10	等待 2 个数字滤波器的采样时钟周期。	—（无等待时间）
11（注 3）	将 VW2C 寄存器的 VW2C0 位置“1”（允许电压监视 2 中断）。	

注 1. 当 VW2C0 位为“0”时，可以同时（用 1 条指令）执行步骤 3 和步骤 4。

注 2. 当 VW2C0 位为“0”时，可以同时（用 1 条指令）执行步骤 5 和步骤 6。

注 3. 在从电压监视 2 中断无效（VW2C 寄存器的 VW2C0 位为“0”，VCA2 寄存器的 VCA27 位为“0”）的状态开始设定时，如果到步骤 11 的允许电压监视 2 中断为止检测到 $V_{CC} < V_{det2}$ （或者 $V_{CC} > V_{det2}$ ），则不发生中断。另外，如果在步骤 9 到步骤 11 之间检测到 $V_{CC} < V_{det2}$ （或者 $V_{CC} > V_{det2}$ ），则 VW2C2 位变为“1”。在步骤 11 后读 VW2C2 位，如果为“1”，则必须实施检测到时要执行的处理。




图 6.7 电压监视 2 中断的运行例子

7. I/O 端口

I/O 端口有 P0、P1、P2_0 ~ P2_2、P3_1、P3_3 ~ P3_5、P3_7、P4_5 ~ P4_7 等 27 个端口（在不使用 XIN 时钟发生电路和 XCIN 时钟发生电路时，能将 P4_6 和 P4_7 用作 I/O 端口）。

在不使用 A/D 转换器和 D/A 转换器时，能将 P4_2 用作输入专用端口。

I/O 端口的概要如表 7.1 所示。

表 7.1 I/O 端口的概要

端口名	输入 / 输出	输出格式	输入 / 输出的设定	内部上拉电阻	驱动能力的转换	输入电平的转换
P0	输入 / 输出	CMOS 三态	以 1 位为单位进行设定	以 4 位为单位进行设定（注 1）	以 4 位为单位进行设定（注 3）	以 8 位为单位进行设定（注 4）
P1	输入 / 输出	CMOS 三态	以 1 位为单位进行设定	以 4 位为单位进行设定（注 1）	以 1 位为单位进行设定（注 2）	以 8 位为单位进行设定（注 4）
P2_0 ~ P2_2	输入 / 输出	CMOS 三态	以 1 位为单位进行设定	以 3 位为单位进行设定（注 1）	以 1 位为单位进行设定（注 2）	以 3 位为单位进行设定（注 4）
P3_1、P3_3	输入 / 输出	CMOS 三态	以 1 位为单位进行设定	以 2 位为单位进行设定（注 1）	以 2 位为单位进行设定（注 3）	以 5 位为单位进行设定（注 4）
P3_4、P3_5、P3_7	输入 / 输出	CMOS 三态	以 1 位为单位进行设定	以 3 位为单位进行设定（注 1）	以 3 位为单位进行设定（注 3）	
P4_5、P4_6（注 5）、P4_7（注 5）	输入 / 输出	CMOS 三态	以 1 位为单位进行设定	以 3 位为单位进行设定（注 1）	以 3 位为单位进行设定（注 3）	以 4 位为单位进行设定（注 4）
P4_2（注 6）	输入	（无输出功能）	无	无	无	

注 1. 在输入模式中，能通过 PUR0 寄存器和 PUR1 寄存器选择是否连接内部上拉电阻。

注 2. 能通过 P1DRR 寄存器和 P2DRR 寄存器，将输出晶体管的驱动能力置为 Low 电平或者 High 电平。

注 3. 能通过 DRR0 寄存器和 DRR1 寄存器，将输出晶体管的驱动能力置为 Low 电平或者 High 电平。

注 4. 能通过 VLT0 寄存器和 VLT1 寄存器，从 3 种电压电平（0.35VCC、0.50VCC、0.70VCC）中选择输入阈值。

注 5. 在不使用 XIN 时钟振荡电路和 XCIN 时钟振荡电路时，能用作 I/O 端口。

注 6. 在不使用 A/D 转换器和 D/A 转换器时，能用作输入专用端口。

7.1 I/O 端口的功能

端口 P0、P1、P2_0 ~ P2_2、P3_1、P3_3 ~ P3_5、P3_7、P4_5 ~ P4_7 的输入 / 输出由 PDi (i=0 ~ 4) 寄存器的 PDi_j (j=0 ~ 7) 位控制。Pi 寄存器由保持输出数据的端口锁存器和读引脚状态的电路构成。

I/O 端口的结构如图 7.1 ~ 图 7.10 所示，I/O 端口的功能如表 7.2 所示。

表 7.2 I/O 端口的功能

存取 Pi 寄存器时的运行	PDi 寄存器的 PDi_j 位的值 (注 1)	
	“0” (输入模式)	“1” (输出模式)
读	读引脚的输入电平。	读端口锁存器。
写	写端口锁存器。	写端口锁存器。从引脚输出已写到端口锁存器的值。

i=0 ~ 4, j=0 ~ 7

注 1. PD4_0 ~ PD4_2 位什么也不指定。

7.2 对外围功能的影响

I/O 端口有时用作外围功能的输入 / 输出 (参照“表 1.4 引脚名一览表 (按引脚序号分类)”)。

用作外围功能的输入 / 输出时的 PDi_j 位的设定 (i=0 ~ 4, j=0 ~ 7) 如表 7.3 所示。

外围功能的设定方法请参照各功能说明。

表 7.3 用作外围功能的输入 / 输出时的 PDi_j 位的设定 (i=0 ~ 4, j=0 ~ 7)

外围功能的输入 / 输出	引脚复用端口的 PDi_j 位的设定
输入	必须置 “0” (输入模式)。
输出	置 “0” 或者 “1” (与端口的设定无关, 为输出模式)。

7.3 I/O 端口以外的引脚

引脚的结构如图 7.11 所示。




图 7.1 I/O 端口的结构 (1)




图 7.2 I/O 端口的结构 (2)




图 7.3 I/O 端口的结构 (3)




图 7.4 I/O 端口的结构 (4)




图 7.5 I/O 端口的结构 (5)




图 7.6 I/O 端口的结构 (6)




图 7.7 I/O 端口的结构 (7)




图 7.8 I/O 端口的结构 (8)




图 7.9 I/O 端口的结构 (9)




图 7.10 I/O 端口的结构 (10)




图 7.11 引脚的结构

7.4 寄存器说明

7.4.1 端口 Pi 方向寄存器 (PDi) (i=0 ~ 4)

地址 地址 00E2h (PD0 (注1))、地址 00E3h (PD1)、地址 00E6h (PD2 (注2))、
地址 00E7h (PD3 (注3))、地址 00EAh (PD4 (注4))

位	b7	b6	b5	b4	b3	b2	b1	b0
符号	PDi_7	PDi_6	PDi_5	PDi_4	PDi_3	PDi_2	PDi_1	PDi_0
复位后的值	0	0	0	0	0	0	0	0

位	符号	位名	功能	R/W
b0	PDi_0	端口 Pi_0 方向位	0: 输入模式 (用作输入端口) 1: 输出模式 (用作输出端口)	R/W
b1	PDi_1	端口 Pi_1 方向位		R/W
b2	PDi_2	端口 Pi_2 方向位		R/W
b3	PDi_3	端口 Pi_3 方向位		R/W
b4	PDi_4	端口 Pi_4 方向位		R/W
b5	PDi_5	端口 Pi_5 方向位		R/W
b6	PDi_6	端口 Pi_6 方向位		R/W
b7	PDi_7	端口 Pi_7 方向位		R/W

注 1. 必须通过将 PRCR 寄存器的 PRC2 位置 “1” (允许写) 后的下一条指令写 PD0 寄存器。

注 2. PD2 寄存器的 PD2_3 ~ PD2_7 位是保留位, 读写值都为 “0”。

注 3. PD3 寄存器的 PD3_0 位、PD3_2 位和 PD3_6 位是保留位, 读写值都为 “0”。

注 4. PD4 寄存器的 PD4_0 ~ PD4_2 位什么也不指定, 读写值都为 “0”。
PD4_3 位和 PD4_4 位是保留位, 读写值都为 “0”。

PDi 寄存器是选择将 I/O 端口用于输入端口还是输出端口的寄存器, 各位分别对应 1 个端口。

7.4.2 端口 Pi 寄存器 (Pi) (i=0 ~ 4)

地址 地址 00E0h (P0)、地址 00E1h (P1)、地址 00E4h (P2 (注1))、地址 00E5h (P3 (注2))、地址 00E8h (P4 (注3))

位	b7	b6	b5	b4	b3	b2	b1	b0
符号	Pi_7	Pi_6	Pi_5	Pi_4	Pi_3	Pi_2	Pi_1	Pi_0
复位后的值	X	X	X	X	X	X	X	X

位	符号	位名	功能	R/W
b0	Pi_0	端口 Pi_0 位	0: “L” 电平 1: “H” 电平	R/W
b1	Pi_1	端口 Pi_1 位		R/W
b2	Pi_2	端口 Pi_2 位		R/W
b3	Pi_3	端口 Pi_3 位		R/W
b4	Pi_4	端口 Pi_4 位		R/W
b5	Pi_5	端口 Pi_5 位		R/W
b6	Pi_6	端口 Pi_6 位		R/W
b7	Pi_7	端口 Pi_7 位		R/W

注1. P2 寄存器的 P2_3 ~ P2_7 位是保留位，读写值都为 “0”。

注2. P3 寄存器的 P3_0 位、P3_2 位和 P3_6 位是保留位，读写值都为 “0”。

注3. P4 寄存器的 P4_0 ~ P4_1 位什么也不指定，读写值都为 “0”。

P4_3 和 P4_4 位是保留位，读写值都为 “0”。

通过读写 Pi 寄存器，和外部进行数据的输入 / 输出。Pi 寄存器由保持输出数据的端口锁存器和读引脚状态的电路构成。从引脚输出端口锁存器的值。Pi 寄存器的各位分别对应 1 个端口。

Pi_j 位 (i=0 ~ 4, j=0 ~ 7) (端口 Pi_j 位)

如果读被设定为输入模式的 I/O 端口的对应位，就能读到引脚的电平；如果写被设定为输出模式的 I/O 端口的对应位，就能控制引脚的电平。

7.4.3 定时器 RA 的引脚选择寄存器 (TRASR)

地址	地址 0180h							
位	b7	b6	b5	b4	b3	b2	b1	b0
符号	—	—	—	—	—	—	TRATIOSEL1	TRATIOSEL0
复位后的值	0	0	0	0	0	0	0	0

位	符号	位名	功能	R/W
b0	TRATIOSEL0	TRATIO 引脚选择位	b1 b0 0 0: 不使用 TRATIO 引脚 0 1: 分配到 P1_7 1 0: 分配到 P1_5 1 1: 不能设定	R/W
b1	TRATIOSEL1			R/W
b2	—	保留位	必须置“0”。	R/W
b3	—			
b4	—			
b5	—	什么也不指定。读写值都为“0”。		—
b6	—			
b7	—			

TRASR 寄存器是选择将定时器 RA 的输入 / 输出分配到哪个引脚的寄存器。在使用定时器 RA 的输入 / 输出引脚时，必须设定 TRASR 寄存器。

在设定定时器 RA 的相关寄存器前，必须设定 TRASR 寄存器，但是不能在定时器 RA 运行中更改 TRASR 寄存器的设定值。

7.4.4 定时器 RB/RC 的引脚选择寄存器 (TRBRCSR)

地址	地址 0181h							
位	b7	b6	b5	b4	b3	b2	b1	b0
符号	—	—	TRCCLKSEL1	TRCCLKSEL0	—	—	—	TRBOSEL0
复位后的值	0	0	0	0	0	0	0	0

位	符号	位名	功能	R/W
b0	TRBOSEL0	TRBO 引脚选择位	0: 分配到 P1_3 1: 分配到 P3_1	R/W
b1	—	保留位	必须置“0”。	R/W
b2	—	什么也不指定。读写值都为“0”。		—
b3	—			
b4	TRCCLKSEL0	TRCCLK 引脚选择位	b5 b4 0 0: 不使用 TRCCLK 引脚 0 1: 分配到 P1_4 1 0: 分配到 P3_3 1 1: 不能设定	R/W
b5	TRCCLKSEL1			R/W
b6	—	保留位	必须置“0”。	R/W
b7	—	什么也不指定。读写值都为“0”。		—

TRBRCSR 寄存器是选择将定时器 RB 和定时器 RC 的输入 / 输出分配到哪个引脚的寄存器。在使用定时器 RB 和定时器 RC 的输入 / 输出引脚时，必须设定 TRBRCSR 寄存器。

在设定定时器 RB 的相关寄存器前，必须设定 TRBOSEL0 位，但是不能在定时器 RB 运行中更改 TRBOSEL0 位的设定值。在设定定时器 RC 的相关寄存器前，必须设定 TRCCLKSEL0 ~ TRCCLKSEL1 位，但是不能在定时器 RC 运行中更改 TRCCLKSEL0 ~ TRCCLKSEL1 位的设定值。

7.4.5 定时器 RC 的引脚选择寄存器 0 (TRCPSR0)

地址	地址 0182h							
位	b7	b6	b5	b4	b3	b2	b1	b0
符号	—	TRCIOBSEL2	TRCIOBSEL1	TRCIOBSEL0	—	TRCIOASEL2	TRCIOASEL1	TRCIOASEL0
复位后的值	0	0	0	0	0	0	0	0

位	符号	位名	功能	R/W
b0	TRCIOASEL0	TRCIOA/TRCTRG 引脚选择位	b2 b1 b0 0 0 0: 不使用 TRCIOA/TRCTRG 引脚 0 0 1: 分配到 P1_1 0 1 0: 分配到 P0_0 0 1 1: 分配到 P0_1 1 0 0: 分配到 P0_2 上述以外: 不能设定	R/W
b1	TRCIOASEL1			R/W
b2	TRCIOASEL2			R/W
b3	—	什么也不指定。读写值都为“0”。		—
b4	TRCIOBSEL0	TRCIOB 引脚选择位	b6 b5 b4 0 0 0: 不使用 TRCIOB 引脚 0 0 1: 分配到 P1_2 0 1 0: 分配到 P0_3 0 1 1: 分配到 P0_4 1 0 0: 分配到 P0_5 1 0 1: 分配到 P2_0 上述以外: 不能设定	R/W
b5	TRCIOBSEL1			R/W
b6	TRCIOBSEL2			R/W
b7	—	什么也不指定。读写值都为“0”。		—

TRCPSR0 寄存器是选择将定时器 RC 的输入 / 输出分配到哪个引脚的寄存器。在使用定时器 RC 的输入 / 输出引脚时，必须设定 TRCPSR0 寄存器。

在设定定时器 RC 的相关寄存器前，必须设定 TRCPSR0 寄存器，但是不能在定时器 RC 运行中更改 TRCPSR0 寄存器的设定值。

7.4.6 定时器 RC 的引脚选择寄存器 1 (TRCPSR1)

地址	地址 0183h							
位	b7	b6	b5	b4	b3	b2	b1	b0
符号	—	TRCIODSEL2	TRCIODSEL1	TRCIODSEL0	—	TRCIOSEL2	TRCIOSEL1	TRCIOSEL0
复位后的值	0	0	0	0	0	0	0	0

位	符号	位名	功能	R/W
b0	TRCIOSEL0	TRCIOC 引脚选择位	b2 b1 b0 0 0 0: 不使用 TRCIOC 引脚 0 0 1: 分配到 P1_3 0 1 0: 分配到 P3_4 0 1 1: 分配到 P0_7 1 0 0: 分配到 P2_1 上述以外: 不能设定	R/W
b1	TRCIOSEL1			R/W
b2	TRCIOSEL2			R/W
b3	—	什么也不指定。读写值都为“0”。		—
b4	TRCIODSEL0	TRCIOD 引脚选择位	b6 b5 b4 0 0 0: 不使用 TRCIOD 引脚 0 0 1: 分配到 P1_0 0 1 0: 分配到 P3_5 0 1 1: 分配到 P0_6 1 0 0: 分配到 P2_2 上述以外: 不能设定	R/W
b5	TRCIODSEL1			R/W
b6	TRCIODSEL2			R/W
b7	—	什么也不指定。读写值都为“0”。		—

TRCPSR1 寄存器是选择将定时器 RC 的输入 / 输出分配到哪个引脚的寄存器。在使用定时器 RC 的输入 / 输出引脚时，必须设定 TRCPSR1 寄存器。

在设定定时器 RC 的相关寄存器前，必须设定 TRCPSR1 寄存器，但是不能在定时器 RC 运行中更改 TRCPSR1 寄存器的设定值。

7.4.7 UART0 引脚选择寄存器 (U0SR)

地址	地址 0188h							
位	b7	b6	b5	b4	b3	b2	b1	b0
符号	—	—	—	CLK0SEL0	—	RXD0SEL0	—	TXD0SEL0
复位后的值	0	0	0	0	0	0	0	0

位	符号	位名	功能	R/W
b0	TXD0SEL0	TXD0 引脚选择位	0: 不使用 TXD0 引脚 1: 分配到 P1_4	R/W
b1	—	什么也不指定。读写值都为“0”。		—
b2	RXD0SEL0	RXD0 引脚选择位	0: 不使用 RXD0 引脚 1: 分配到 P1_5	R/W
b3	—	什么也不指定。读写值都为“0”。		—
b4	CLK0SEL0	CLK0 引脚选择位	0: 不使用 CLK0 引脚 1: 分配到 P1_6	R/W
b5	—	什么也不指定。读写值都为“0”。		—
b6	—			
b7	—			

U0SR 寄存器是选择将 UART0 的输入 / 输出分配到哪个引脚的寄存器。在使用 UART0 的输入 / 输出引脚时，必须设定 U0SR 寄存器。

在设定 UART0 的相关寄存器前，必须设定 U0SR 寄存器，但是不能在 UART0 运行中更改 U0SR 寄存器的设定值。

7.4.8 UART1 引脚选择寄存器 (U1SR)

地址	地址 0189h							
位	b7	b6	b5	b4	b3	b2	b1	b0
符号	—	—	—	CLK1SEL0	—	RXD1SEL0	—	TXD1SEL0
复位后的值	0	0	0	0	0	0	0	0

位	符号	位名	功能	R/W
b0	TXD1SEL0	TXD1 引脚选择位	0: 不使用 TXD1 引脚 1: 分配到 P0_1	R/W
b1	—	保留位	必须置“0”。	R/W
b2	RXD1SEL0	RXD1 引脚选择位	0: 不使用 RXD1 引脚 1: 分配到 P0_2	R/W
b3	—	保留位	必须置“0”。	R/W
b4	CLK1SEL0	CLK1 引脚选择位	0: 不使用 CLK1 引脚 1: 分配到 P0_3	R/W
b5	—	保留位	必须置“0”。	R/W
b6	—	什么也不指定。读写值都为“0”。		—
b7	—			

U1SR 寄存器是选择将 UART1 的输入 / 输出分配到哪个引脚的寄存器。在使用 UART1 的输入 / 输出引脚时，必须设定 U1SR 寄存器。

在设定 UART1 的相关寄存器前，必须设定 U1SR 寄存器，但是不能在 UART1 运行中更改 U1SR 寄存器的设定值。

7.4.9 UART2 引脚选择寄存器 0 (U2SR0)

地址	地址 018Ah							
位	b7	b6	b5	b4	b3	b2	b1	b0
符号	—	—	RXD2SEL1	RXD2SEL0	—	—	TXD2SEL1	TXD2SEL0
复位后的值	0	0	0	0	0	0	0	0

位	符号	位名	功能	R/W
b0	TXD2SEL0	TXD2/SDA2 引脚选择位	b1 b0 0 0: 不使用 TXD2/SDA2 引脚 0 1: 分配到 P3_7 1 0: 分配到 P3_4 1 1: 不能设定	R/W
b1	TXD2SEL1			R/W
b2	—	保留位	必须置“0”。	R/W
b3	—	什么也不指定。读写值都为“0”。		—
b4	RXD2SEL0	RXD2/SCL2 引脚选择位	b5 b4 0 0: 不使用 RXD2/SCL2 引脚 0 1: 分配到 P3_4 1 0: 分配到 P3_7 1 1: 分配到 P4_5	R/W
b5	RXD2SEL1			R/W
b6	—	保留位	必须置“0”。	R/W
b7	—	什么也不指定。读写值都为“0”。		—

U2SR0 寄存器是选择将 UART2 的输入 / 输出分配到哪个引脚的寄存器。在使用 UART2 的输入 / 输出引脚时，必须设定 U2SR0 寄存器。

在设定 UART2 的相关寄存器前，必须设定 U2SR0 寄存器，但是不能在 UART2 运行中更改 U2SR0 寄存器的设定值。

7.4.10 UART2 引脚选择寄存器 1 (U2SR1)

地址	地址 018Bh							
位	b7	b6	b5	b4	b3	b2	b1	b0
符号	—	—	—	CTS2SEL0	—	—	—	CLK2SEL0
复位后的值	0	0	0	0	0	0	0	0

位	符号	位名	功能	R/W
b0	CLK2SEL0	CLK2 引脚选择位	0: 不使用 CLK2 引脚 1: 分配到 P3_5	R/W
b1	—	保留位	必须置“0”。	R/W
b2	—	什么也不指定。读写值都为“0”。		—
b3	—			
b4	CTS2SEL0	CTS2/RTS2 引脚选择位	0: 不使用 CTS2/RTS2 引脚 1: 分配到 P3_3	R/W
b5	—	保留位	必须置“0”。	R/W
b6	—	什么也不指定。读写值都为“0”。		—
b7	—			

U2SR1 寄存器是选择将 UART2 的输入 / 输出分配到哪个引脚的寄存器。在使用 UART2 的输入 / 输出引脚时，必须设定 U2SR1 寄存器。

在设定 UART2 的相关寄存器前，必须设定 U2SR1 寄存器，但是不能在 UART2 运行中更改 U2SR1 寄存器的设定值。

7.4.11 SSU/IIC 引脚选择寄存器 (SSUICSR)

地址	地址 018Ch							
位	b7	b6	b5	b4	b3	b2	b1	b0
符号	—	—	—	—	—	—	—	IICSEL
复位后的值	0	0	0	0	0	0	0	0

位	符号	位名	功能	R/W
b0	IICSEL	SSU/I ² C 总线转换位	0: 选择 SSU 功能 1: 选择 I ² C 总线功能	R/W
b1	—	保留位	必须置“0”。	R/W
b2	—	什么也不指定。读写值都为“0”。		—
b3	—			
b4	—	保留位	必须置“0”。	R/W
b5	—			
b6	—			
b7	—			

7.4.12 INT 中断输入的引脚选择寄存器 (INTSR)

地址	地址 018Eh							
位	b7	b6	b5	b4	b3	b2	b1	b0
符号	—	—	—	—	INT1SEL2	INT1SEL1	INT1SEL0	—
复位后的值	0	0	0	0	0	0	0	0

位	符号	位名	功能	R/W
b0	—	什么也不指定。读写值都为“0”。		—
b1	INT1SEL0	INT1 引脚选择位	b3 b2 b1 0 0 0: 分配到 P1_7 0 0 1: 分配到 P1_5 0 1 0: 分配到 P2_0 上述以外: 不能设定	R/W
b2	INT1SEL1			R/W
b3	INT1SEL2			R/W
b4	—	保留位	必须置“0”。	R/W
b5	—	什么也不指定。读写值都为“0”。		—
b6	—	保留位	必须置“0”。	R/W
b7	—			

INTSR 寄存器是选择将 $\overline{\text{INT1}}$ 的输入分配到哪个引脚的寄存器。在使用 $\overline{\text{INT1}}$ 时，必须设定 INTSR 寄存器。

在设定 $\overline{\text{INT1}}$ 的相关寄存器前，必须设定 INTSR 寄存器，但是不能在 $\overline{\text{INT1}}$ 运行中更改 INTSR 寄存器的设定值。

7.4.13 输入 / 输出功能的引脚选择寄存器 (PINSR)

地址	地址 018Fh							
位	b7	b6	b5	b4	b3	b2	b1	b0
符号	SDADLY1	SDADLY0	IICTCHALF	IICTCTWI	IOINSEL	—	—	—
复位后的值	0	0	0	0	0	0	0	0

位	符号	位名	功能	R/W
b0	—	保留位	必须置“0”。	R/W
b1	—			R/W
b2	—	什么也不指定。读写值都为“0”。		—
b3	IOINSEL	I/O 端口输入功能选择位	0: I/O 端口的输入功能取决于 PDi (i=0 ~ 4) 寄存器。 当 PDi 寄存器的 PDi_j (j=0 ~ 7) 位为“0” (输入模式) 时, 读引脚的输入电平。 当 PDi 寄存器的 PDi_j 位为“1” (输出模式) 时, 读端口锁存器。 1: I/O 端口的输入功能与 PDi 寄存器无关, 读引脚的输入电平。	R/W
b4	IICTCTWI	2 倍 I ² C 传送率的选择位	0: 传送率为 ICCR1 寄存器的 CKS0 ~ CKS3 位的设定值 1: 传送率为 ICCR1 寄存器的 CKS0 ~ CKS3 位设定值的 2 倍	R/W
b5	IICTCHALF	1/2 倍 I ² C 传送率的选择位	0: 传送率为 ICCR1 寄存器的 CKS0 ~ CKS3 位的设定值 1: 传送率为 ICCR1 寄存器的 CKS0 ~ CKS3 位设定值的 1/2 倍	R/W
b6	SDADLY0	SDA 引脚的数字延迟选择位	b7 b6 0 0: 3×f1 周期的数字延迟 0 1: 11×f1 周期的数字延迟 1 0: 19×f1 周期的数字延迟 1 1: 不能设定	R/W
b7	SDADLY1			R/W

IOINSEL 位 (I/O 端口的输入功能选择位)

IOINSEL 位是在 PDi (i=0 ~ 4) 寄存器的 PDi_j (j=0 ~ 7) 位为“1” (输出模式) 时选择读 I/O 端口的引脚输入电平的位。如果将此位置“1”, I/O 端口的输入功能就读引脚的输入电平, 与 PDi 寄存器无关。

IOINSEL 位的 I/O 端口的读取值如表 7.4 所示。除了 P4_2 以外, 能通过 IOINSEL 位更改全部 I/O 端口的输入功能。

表 7.4 IOINSEL 位的 I/O 端口的读取值

PDi 寄存器的 PDi_j 位	“0” (输入模式)		“1” (输出模式)	
	“0”	“1”	“0”	“1”
I/O 端口的读取值	引脚的输入电平		端口锁存器的值	引脚的输入电平

7.4.14 上拉控制寄存器 0 (PUR0)

地址	地址 01E0h							
位	b7	b6	b5	b4	b3	b2	b1	b0
符号	PU07	PU06	—	PU04	PU03	PU02	PU01	PU00
复位后的值	0	0	0	0	0	0	0	0

位	符号	位名	功能	R/W
b0	PU00	P0_0 ~ P0_3 的上拉	0: 无上拉 1: 有上拉 (注 1)	R/W
b1	PU01	P0_4 ~ P0_7 的上拉		R/W
b2	PU02	P1_0 ~ P1_3 的上拉		R/W
b3	PU03	P1_4 ~ P1_7 的上拉		R/W
b4	PU04	P2_0 ~ P2_2 的上拉		R/W
b5	—	保留位	必须置“0”。	R/W
b6	PU06	P3_1、P3_3 的上拉	0: 无上拉 1: 有上拉 (注 1)	R/W
b7	PU07	P3_4、P3_5、P3_7 的上拉		R/W

注 1. 此位为“1”（有上拉）并且端口方向位为“0”（输入模式）的引脚被上拉。

对于用作输入端口的引脚，PUR0 寄存器的设定值有效。

7.4.15 上拉控制寄存器 1 (PUR1)

地址	地址 01E1h							
位	b7	b6	b5	b4	b3	b2	b1	b0
符号	—	—	—	—	—	—	PU11	—
复位后的值	0	0	0	0	0	0	0	0

位	符号	位名	功能	R/W
b0	—	保留位	必须置“0”。	R/W
b1	PU11	P4_5 ~ P4_7 的上拉	0: 无上拉 1: 有上拉 (注 1)	R/W
b2	—	保留位	必须置“0”。	R/W
b3	—			
b4	—			
b5	—			
b6	—	什么也不指定。只能写“0”，读取值为不定值。		—
b7	—			

注 1. 此位为“1”（有上拉）并且端口方向位为“0”（输入模式）的引脚被上拉。

对于用作输入端口的引脚，PUR1 寄存器的设定值有效。

7.4.16 端口 P1 的驱动能力控制寄存器 (P1DRR)

地址	地址 01F0h							
位	b7	b6	b5	b4	b3	b2	b1	b0
符号	P1DRR7	P1DRR6	P1DRR5	P1DRR4	P1DRR3	P1DRR2	P1DRR1	P1DRR0
复位后的值	0	0	0	0	0	0	0	0

位	符号	位名	功能	R/W
b0	P1DRR0	P1_0 的驱动能力	0: Low 1: High (注 1)	R/W
b1	P1DRR1	P1_1 的驱动能力		R/W
b2	P1DRR2	P1_2 的驱动能力		R/W
b3	P1DRR3	P1_3 的驱动能力		R/W
b4	P1DRR4	P1_4 的驱动能力		R/W
b5	P1DRR5	P1_5 的驱动能力		R/W
b6	P1DRR6	P1_6 的驱动能力		R/W
b7	P1DRR7	P1_7 的驱动能力		R/W

注 1. “H”电平输出和“L”电平输出都设定为 High 驱动能力。

P1DRR 寄存器是选择将 P1 的输出晶体管的驱动能力置为 Low 电平或者 High 电平的寄存器。能通过 P1DRR_i 位 (i=0 ~ 7)，选择是将每个引脚的输出晶体管的驱动能力置为 Low 电平还是 High 电平。

对于用作输出端口的引脚，P1DRR 寄存器的设定值有效。

7.4.17 端口 P2 的驱动能力控制寄存器 (P2DRR)

地址	地址 01F1h							
位	b7	b6	b5	b4	b3	b2	b1	b0
符号	—	—	—	—	—	P2DRR2	P2DRR1	P2DRR0
复位后的值	0	0	0	0	0	0	0	0

位	符号	位名	功能	R/W
b0	P2DRR0	P2_0 的驱动能力	0: Low 1: High (注 1)	R/W
b1	P2DRR1	P2_1 的驱动能力		R/W
b2	P2DRR2	P2_2 的驱动能力		R/W
b3	—	保留位	必须置“0”。	R/W
b4	—			
b5	—			
b6	—			
b7	—			

注 1. “H”电平输出和“L”电平输出都设定为 High 驱动能力。

P2DRR 寄存器是选择将 P2_0 ~ P2_2 的输出晶体管的驱动能力置为 Low 电平或者 High 电平的寄存器。能通过 P2DRR_i 位 (i=0 ~ 2)，选择是将每个引脚的输出晶体管的驱动能力置为 Low 电平还是 High 电平。

对于用作输出端口的引脚，P2DRR 寄存器的设定值有效。

7.4.18 驱动能力控制寄存器 0 (DRR0)

地址	地址 01F2h							
位	b7	b6	b5	b4	b3	b2	b1	b0
符号	DRR07	DRR06	—	—	—	—	DRR01	DRR00
复位后的值	0	0	0	0	0	0	0	0

位	符号	位名	功能	R/W
b0	DRR00	P0_0 ~ P0_3 的驱动能力	0: Low 1: High (注 1)	R/W
b1	DRR01	P0_4 ~ P0_7 的驱动能力		R/W
b2	—	什么也不指定。读写值都为“0”。		—
b3	—			
b4	—			
b5	—			
b6	DRR06	P3_1、P3_3 的驱动能力	0: Low 1: High (注 1)	R/W
b7	DRR07	P3_4、P3_5、P3_7 的驱动能力		R/W

注 1. “H”电平输出和“L”电平输出都设定为 High 驱动能力。

对于用作输出端口的引脚，DRR0 寄存器的设定值有效。

DRR00 位 (P0_0 ~ P0_3 的驱动能力)

DRR00 位是选择将 P0_0 ~ P0_3 的输出晶体管的驱动能力置为 Low 电平或者 High 电平的位。能通过 DRR00 位，选择是将 4 个引脚的输出晶体管的驱动能力置为 Low 电平还是 High 电平。

DRR01 位 (P0_4 ~ P0_7 的驱动能力)

DRR01 位是选择将 P0_4 ~ P0_7 的输出晶体管的驱动能力置为 Low 电平或者 High 电平的位。能通过 DRR01 位，选择是将 4 个引脚的输出晶体管的驱动能力置为 Low 电平还是 High 电平。

DRR06 位 (P3_1、P3_3 的驱动能力)

DRR06 位是选择将 P3_1、P3_3 的输出晶体管的驱动能力置为 Low 电平或者 High 电平的位。能通过 DRR06 位，选择是将 2 个引脚的输出晶体管的驱动能力置为 Low 电平还是 High 电平。

DRR07 位 (P3_4、P3_5、P3_7 的驱动能力)

DRR07 位是选择将 P3_4、P3_5、P3_7 的输出晶体管的驱动能力置为 Low 电平或者 High 电平的位。能通过 DRR07 位，选择是将 3 个引脚的输出晶体管的驱动能力置为 Low 电平还是 High 电平。

7.4.19 驱动能力控制寄存器 1 (DRR1)

地址	地址 01F3h							
位	b7	b6	b5	b4	b3	b2	b1	b0
符号	—	—	—	—	—	—	DRR11	—
复位后的值	0	0	0	0	0	0	0	0

位	符号	位名	功能	R/W
b0	—	保留位	必须置“0”。	R/W
b1	DRR11	P4_5 ~ P4_7 的驱动能力	0: Low 1: High (注 1)	R/W
b2	—	什么也不指定。读写值都为“0”。		—
b3	—	保留位	必须置“0”。	R/W
b4	—			
b5	—			
b6	—	什么也不指定。读写值都为“0”。		—
b7	—			

注 1. “H”电平输出和“L”电平输出都设定为 High 驱动能力。

对于用作输出端口的引脚，DRR1 寄存器的设定值有效。

DRR11 位 (P4_5 ~ P4_7 的驱动能力)

DRR11 位是选择将 P4_5 ~ P4_7 的输出晶体管的驱动能力置为 Low 电平或者 High 电平的位。能通过 DRR11 位，选择是将 4 个引脚的输出晶体管的驱动能力置为 Low 电平还是 High 电平。

7.4.20 输入阈值控制寄存器 0 (VLT0)

地址	地址 01F5h							
位	b7	b6	b5	b4	b3	b2	b1	b0
符号	VLT07	VLT06	VLT05	VLT04	VLT03	VLT02	VLT01	VLT00
复位后的值	0	0	0	0	0	0	0	0

位	符号	位名	功能	R/W
b0	VLT00	P0 的输入电平选择位	b1 b0 0 0: 0.50×VCC 0 1: 0.35×VCC 1 0: 0.70×VCC 1 1: 不能设定	R/W
b1	VLT01			R/W
b2	VLT02	P1 的输入电平选择位	b3 b2 0 0: 0.50×VCC 0 1: 0.35×VCC 1 0: 0.70×VCC 1 1: 不能设定	R/W
b3	VLT03			R/W
b4	VLT04	P2_0 ~ P2_2 的输入电平选择位	b5 b4 0 0: 0.50×VCC 0 1: 0.35×VCC 1 0: 0.70×VCC 1 1: 不能设定	R/W
b5	VLT05			R/W
b6	VLT06	P3_1、P3_3 ~ P3_5、P3_7 的输入电平选择位	b7 b6 0 0: 0.50×VCC 0 1: 0.35×VCC 1 0: 0.70×VCC 1 1: 不能设定	R/W
b7	VLT07			R/W

VLT0 寄存器是选择端口 P0、P1、P2_0 ~ P2_2、P3_1、P3_3 ~ P3_5、P3_7 的输入阈值电压电平的寄存器。通过 VLT00 ~ VLT07 位从 3 种电压电平 (0.35VCC、0.50VCC、0.70VCC) 中选择输入阈值。

7.4.21 输入阈值控制寄存器 1 (VLT1)

地址	地址 01F6h							
位	b7	b6	b5	b4	b3	b2	b1	b0
符号	—	—	—	—	—	—	VLT11	VLT10
复位后的值	0	0	0	0	0	0	0	0

位	符号	位名	功能	R/W
b0	VLT10	P4_2、P4_5 ~ P4_7 的输入电平选择位	b1 b0 0 0: 0.50×VCC 0 1: 0.35×VCC 1 0: 0.70×VCC 1 1: 不能设定	R/W
b1	VLT11			R/W
b2	—	保留位	必须置“0”。	R/W
b3	—			
b4	—			
b5	—			
b6	—	什么也不指定。读写值都为“0”。		—
b7	—			—

VLT1 寄存器是选择端口 P4_2、P4_5 ~ P4_7 的输入阈值电压电平的寄存器。能通过 VLT10 ~ VLT15 位，从 3 种电压电平（0.35VCC、0.50VCC、0.70VCC）中选择输入阈值。

7.5 端口的设定

端口的设定如表 7.5 ~ 表 7.37 所示。

表 7.5 端口 P0_0/AN7/TRCIOA/TRCTRG

寄存器	PD0	ADINSEL					TRCPSR0			定时器 RC 的设定			功能
位	PD0_0	CH			ADGSEL		TRCIOASEL			—			
		2	1	0	1	0	2	1	0				
设定值	0	X	X	X	X	X	010b 以外			X			输入端口 (注 1)
	1	X	X	X	X	X	010b 以外			X			输出端口 (注 2)
	0	1	1	1	0	0	010b 以外			X			A/D 转换器输入 (AN7) (注 1)
	0	X	X	X	X	X	0	1	0	参照“表 7.34 TRCIOA 引脚的设定”。			TRCIOA 输入 (注 1)
	X	X	X	X	X	X	0	1	0	参照“表 7.34 TRCIOA 引脚的设定”。			TRCIOA 输出 (注 2)

X: “0” 或者 “1”

注 1. 如果将 PUR0 寄存器的 PU00 位置 “1”，该端口就被上拉。

注 2. 如果将 DRR0 寄存器的 DRR00 位置 “1”，该端口的输出就为 High 驱动能力。

表 7.6 端口 P0_1/AN6/TXD1/TRCIOA/TRCTRG

寄存器	PD0	ADINSEL					U1SR	U1MR			TRCPSR0			定时器 RC 的设定			功能		
位	PD0_1	CH			ADGSEL		TXD1SEL0	SMD			TRCIOASEL			—					
		2	1	0	1	0		2	1	0	2	1	0						
设定值	0	X	X	X	X	X	0	X	X	X	011b 以外			X			输入端口 (注 1)		
	1	X	X	X	X	X	0	X	X	X	011b 以外			X			输出端口 (注 2)		
	0	1	1	0	0	0	0	X	X	X	011b 以外			X			A/D 转换器输入 (AN6) (注 1)		
	X	X	X	X	X	X	X	1	0	0	1	X	X	X	X			X	TXD1 输出 (注 2、注 3)
									0		1								
									1		0								
	0	X	X	X	X	X	0	X	X	X	0	1	1	参照“表 7.34 TRCIOA 引脚的设定”。			TRCIOA 输入 (注 1)		
X	X	X	X	X	X	0	X	X	X	0	1	1	参照“表 7.34 TRCIOA 引脚的设定”。			TRCIOA 输出 (注 2)			

X: “0” 或者 “1”

注 1. 如果将 PUR0 寄存器的 PU00 位置 “1”，该端口就被上拉。

注 2. 如果将 DRR0 寄存器的 DRR00 位置 “1”，该端口的输出就为 High 驱动能力。

注 3. 如果将 U1C0 寄存器的 NCH 位置 “1”，该端口就为 N 沟道漏极开路输出。

表 7.7 端口 P0_2/AN5/RXD1/TRCIOA/TRCTRГ

寄存器	PD0	ADINSEL					U1SR	TRCPSR0			定时器 RC 的设置	功能
位	PD0_2	CH			ADGSEL		RXD1SEL0	TRCIOASEL			—	
		2	1	0	1	0		2	1	0		
设定值	0	X	X	X	X	X	X	100b 以外			X	输入端口 (注 1)
	1	X	X	X	X	X	X	100b 以外			X	输出端口 (注 2)
	0	1	0	1	0	0	0	100b 以外			X	A/D 转换器输入 (AN5) (注 1)
	0	X	X	X	X	X	1	100b 以外			X	RXD1 输入 (注 1)
	0	X	X	X	X	X	X	1	0	0	参照“表 7.34 TRCIOA 引脚的设置”。	TRCIOA 输入 (注 1)
	X	X	X	X	X	X	X	1	0	0	参照“表 7.34 TRCIOA 引脚的设置”。	TRCIOA 输出 (注 2)

X: “0” 或者 “1”

注 1. 如果将 PUR0 寄存器的 PU00 位置 “1”，该端口就被上拉。

注 2. 如果将 DRR0 寄存器的 DRR00 位置 “1”，该端口的输出就为 High 驱动能力。

表 7.8 端口 P0_3/AN4/CLK1/TRCIOB

寄存器	PD0	ADINSEL					U1SR	U1MR				TRCPSR0			定时器 RC 的设置	功能	
位	PD0_3	CH			ADGSEL		CLK1SEL0	SMD			CKDIR	TRCIOBSEL			—		
		2	1	0	1	0		2	1	0		2	1	0			
设定值	0	X	X	X	X	X	0	X	X	X	X	010b 以外			X	输入端口 (注 1)	
	1	X	X	X	X	X	0	X	X	X	X	010b 以外			X	输出端口 (注 2)	
	0	1	0	0	0	0	0	X	X	X	X	010b 以外			X	A/D 转换器输入 (AN4) (注 1)	
	0	X	X	X	X	X	1	X	X	X	1	X	X	X	X	X	CLK1 (外部时钟) 输入 (注 1)
	X	X	X	X	X	X	1	0	0	1	0	X	X	X	X	X	CLK1 (内部时钟) 输出 (注 2)
	0	X	X	X	X	X	0	X	X	X	X	0	1	0	参照“表 7.35 TRCIOB 引脚的设置”。	TRCIOB 输入 (注 1)	
	X	X	X	X	X	X	0	X	X	X	X	0	1	0	参照“表 7.35 TRCIOB 引脚的设置”。	TRCIOB 输出 (注 2)	

X: “0” 或者 “1”

注 1. 如果将 PUR0 寄存器的 PU00 位置 “1”，该端口就被上拉。

注 2. 如果将 DRR0 寄存器的 DRR00 位置 “1”，该端口的输出就为 High 驱动能力。

表 7.9 端口 P0_4/AN3/TREO/TRCIOB

寄存器	PD0	ADINSEL					TRECR1	TRCPSR0			定时器 RC 的设定	功能
位	PD0_4	CH			ADGSEL		TOENA	TRCIOBSEL			—	
		2	1	0	1	0		2	1	0		
设定值	0	X	X	X	X	X	0	011b 以外			X	输入端口 (注 1)
	1	X	X	X	X	X	0	011b 以外			X	输出端口 (注 2)
	0	0	1	1	0	0	0	011b 以外			X	A/D 转换器输入 (AN3) (注 1)
	X	X	X	X	X	X	1	011b 以外			X	TREO 输出 (注 2)
	0	X	X	X	X	X	X	0	1	1	参照“表 7.35 TRCIOB 引脚的设定”。	TRCIOB 输入 (注 1)
	X	X	X	X	X	X	X	0	1	1	参照“表 7.35 TRCIOB 引脚的设定”。	TRCIOB 输出 (注 2)

X: “0” 或者 “1”

注 1. 如果将 PUR0 寄存器的 PU01 位置为 “1”，该端口就被上拉。

注 2. 如果将 DRR0 寄存器的 DRR01 位置 “1”，该端口的输出就为 High 驱动能力。

表 7.10 端口 P0_5/AN2/TRCIOB

寄存器	PD0	ADINSEL					TRCPSR0			定时器 RC 的设定	功能
位	PD0_5	CH			ADGSEL		TRCIOBSEL			—	
		2	1	0	1	0	2	1	0		
设定值	0	X	X	X	X	X	100b 以外			X	输入端口 (注 1)
	1	X	X	X	X	X	100b 以外			X	输出端口 (注 2)
	0	0	1	0	0	0	100b 以外			X	A/D 转换器输入 (AN2) (注 1)
	0	X	X	X	X	X	1	0	0	参照“表 7.35 TRCIOB 引脚的设定”。	TRCIOB 输入 (注 1)
	X	X	X	X	X	X	1	0	0	参照“表 7.35 TRCIOB 引脚的设定”。	TRCIOB 输出 (注 2)

X: “0” 或者 “1”

注 1. 如果将 PUR0 寄存器的 PU01 位置 “1”，该端口就被上拉。

注 2. 如果将 DRR0 寄存器的 DRR01 位置 “1”，该端口的输出就为 High 驱动能力。

表 7.11 端口 P0_6/AN1/DA0/TRCIOD

寄存器	PD0	ADINSEL					DACON	TRCPSR1	定时器 RC 的设定			功能
位	PD0_6	CH			ADGSEL		DA0E	TRCIODSEL				
		2	1	0	1	0		2	1	0		
设定值	0	X	X	X	X	X	0	011b 以外			X	输入端口 (注 1)
	1	X	X	X	X	X	0	011b 以外			X	输出端口 (注 2)
	0	0	0	1	0	0	0	011b 以外			X	A/D 转换器输入 (AN1) (注 1)
	0	X	X	X	X	X	1	011b 以外			X	D/A 转换器输出 (DA0) (注 1)
	0	X	X	X	X	X	0	0	1	1	参照“表 7.37 TRCIOD 引脚的设定”。	TRCIOD 输入 (注 1)
	X	X	X	X	X	X	0	0	1	1	参照“表 7.37 TRCIOD 引脚的设定”。	TRCIOD 输出 (注 2)

X: “0” 或者 “1”

注 1. 如果将 PUR0 寄存器的 PU01 位置 “1”，该端口就被上拉。

注 2. 如果将 DRR0 寄存器的 DRR01 位置为 “1”，该端口的输出就为 High 驱动能力。

表 7.12 端口 P0_7/AN0/DA1/TRCIOC

寄存器	PD0	ADINSEL					DACON	TRCPSR1	定时器 RC 的设定			功能
位	PD0_7	CH			ADGSEL		DA1E	TRCIOCSEL				
		2	1	0	1	0		2	1	0		
设定值	0	X	X	X	X	X	0	011b 以外			X	输入端口 (注 1)
	1	X	X	X	X	X	0	011b 以外			X	输出端口 (注 2)
	0	0	0	0	0	0	0	011b 以外			X	A/D 转换器输入 (AN0) (注 1)
	0	X	X	X	X	X	1	011b 以外			X	D/A 转换器输出 (DA1) (注 1)
	0	X	X	X	X	X	0	0	1	1	参照“表 7.36 TRCIOC 引脚的设定”。	TRCIOC 输入 (注 1)
	X	X	X	X	X	X	0	0	1	1	参照“表 7.36 TRCIOC 引脚的设定”。	TRCIOC 输出 (注 2)

X: “0” 或者 “1”

注 1. 如果将 PUR0 寄存器的 PU01 位置 “1”，该端口就被上拉。

注 2. 如果将 DRR0 寄存器的 DRR01 位置 “1”，该端口的输出就为 High 驱动能力。

表 7.13 端口 P1_0/KI0/AN8/TRCIOD

寄存器	PD1	KIEN	ADINSEL					TRCPSR1			定时器 RC 的设定	功能
位	PD1_0	KI0EN	CH			ADGSEL		TRCIODSEL			—	
			2	1	0	1	0	2	1	0		
设定值	0	X	X	X	X	X	X	001b 以外			X	输入端口 (注 1)
	1	X	X	X	X	X	X	001b 以外			X	输出端口 (注 2)
	0	1	X	X	X	X	X	001b 以外			X	KI0 输入 (注 1)
	0	0	0	0	0	0	1	001b 以外			X	A/D 转换器输入 (AN8) (注 1)
	0	X	X	X	X	X	X	0	0	1	参照“表 7.37 TRCIOD 引脚的设定”。	TRCIOD 输入 (注 1)
	X	X	X	X	X	X	X	0	0	1	参照“表 7.37 TRCIOD 引脚的设定”。	TRCIOD 输出 (注 2)

X: “0” 或者 “1”

注 1. 如果将 PUR0 寄存器的 PU02 位置 “1”，该端口就被上拉。

注 2. 如果将 P1DRR 寄存器的 P1DRR0 位置 “1”，该端口的输出就为 High 驱动能力。

表 7.14 端口 P1_1/KI1/AN9/TRCIOA/TRCTRG

寄存器	PD1	KIEN	ADINSEL					TRCPSR0			定时器 RC 的设定	功能
位	PD1_1	KI1EN	CH			ADGSEL		TRCIOASEL			—	
			2	1	0	1	0	2	1	0		
设定值	0	X	X	X	X	X	X	001b 以外			X	输入端口 (注 1)
	1	X	X	X	X	X	X	001b 以外			X	输出端口 (注 2)
	0	1	X	X	X	X	X	001b 以外			X	KI1 输入 (注 1)
	0	0	0	0	1	0	1	001b 以外			X	A/D 转换器输入 (AN9) (注 1)
	0	X	X	X	X	X	X	0	0	1	参照“表 7.34 TRCIOA 引脚的设定”。	TRCIOA 输入 (注 1)
	X	X	X	X	X	X	X	0	0	1	参照“表 7.34 TRCIOA 引脚的设定”。	TRCIOA 输出 (注 2)

X: “0” 或者 “1”

注 1. 如果将 PUR0 寄存器的 PU02 位置 “1”，该端口就被上拉。

注 2. 如果将 P1DRR 寄存器的 P1DRR1 位置 “1”，该端口的输出就为 High 驱动能力。

表 7.15 端口 P1_2/KI2/AN10/TRCIOB

寄存器	PD1	KIEN	ADINSEL				TRCPSR0			定时器 RC 的设定	功能	
位	PD1_2	KI2EN	CH			ADGSEL		TRCIOBSEL				
			2	1	0	1	0	2	1	0		
设定值	0	X	X	X	X	X	X	001b 以外			X	输入端口 (注 1)
	1	X	X	X	X	X	X	001b 以外			X	输出端口 (注 2)
	0	1	X	X	X	X	X	001b 以外			X	KI2 输入 (注 1)
	0	0	0	1	0	0	1	001b 以外			X	A/D 转换器输入 (AN10) (注 1)
	0	X	X	X	X	X	X	0	0	1	参照“表 7.35 TRCIOB 引脚的设定”。	TRCIOB 输入 (注 1)
	X	X	X	X	X	X	X	0	0	1	参照“表 7.35 TRCIOB 引脚的设定”。	TRCIOB 输出 (注 2)

X: “0” 或者 “1”

注 1. 如果将 PUR0 寄存器的 PU02 位置 “1”，该端口就被上拉。

注 2. 如果将 P1DRR 寄存器的 P1DRR2 位置 “1”，该端口的输出就为 High 驱动能力。

表 7.16 端口 P1_3/KI3/AN11/TRBO/TRCIOC

寄存器	PD1	KIEN	ADINSEL				TRBRCSR	TRCPSR1			定时器 RB 的设定	定时器 RC 的设定	功能		
位	PD1_3	KI3EN	CH			ADGSEL		TRBOSEL0	TRCIOCSEL						
			2	1	0	1	0		2	1	0				
设定值	0	X	X	X	X	X	X	1	001b 以外	X			X	输入端口 (注 1)	
								X		TRBO 使用条件以外					
	1	X	X	X	X	X	X	1	001b 以外	X			X	输出端口 (注 2)	
								X		TRBO 使用条件以外					
	0	1	X	X	X	X	X	1	001b 以外	X			X	KI3 输入 (注 1)	
								X		TRBO 使用条件以外					
	0	0	0	1	1	0	1	1	001b 以外	X			X	A/D 转换器 输入 (AN11) (注 1)	
								X		TRBO 使用条件以外					
X	X	X	X	X	X	X	0	X	X	X	参照“表 7.33 TRBO 引脚的设定”。	X	TRBO 输出 (注 2)		
0	X	X	X	X	X	X	1	0	0	1	X			参照“表 7.36 TRCIOC 引脚的设定”。	TRCIOC 输入 (注 1)
							X				TRBO 使用条件以外				
X	X	X	X	X	X	X	1	0	0	1	X			参照“表 7.36 TRCIOC 引脚的设定”。	TRCIOC 输出 (注 2)
							X				TRBO 使用条件以外				

X: “0” 或者 “1”

注 1. 如果将 PUR0 寄存器的 PU02 位置 “1”，该端口就被上拉。

注 2. 如果将 P1DRR 寄存器的 P1DRR3 位置 “1”，该端口的输出就为 High 驱动能力。

表 7.17 端口 P1_4/TXD0/TRCCLK

寄存器	PD1	U0SR	U0MR			TRBRCSR		TRCCR1			功能	
位	PD1_4	TXD0SEL0	SMD			TRCCLKSEL		TCK				
			2	1	0	1	0	2	1	0		
设定值	0	0	X	X	X	X	X	X	X	X	输入端口 (注 1)	
	1	0	X	X	X	X	X	X	X	X	输出端口 (注 2)	
	X	1	0	0	1	X	X	X	X	X	X	TXD0 输出 (注 2、注 3)
			1		0							
			1		0							
0	0	X	X	X	0	1	1	0	1	TRCCLK 输入 (注 1)		

X: “0” 或者 “1”

注 1. 如果将 PUR0 寄存器的 PU03 位置 “1”，该端口就被上拉。

注 2. 如果将 P1DRR 寄存器的 P1DRR4 位置 “1”，该端口的输出就为 High 驱动能力。

注 3. 如果将 U0C0 寄存器的 NCH 位置 “1”，该端口就为 N 沟道漏极开路输出。

表 7.18 端口 P1_5/RXD0/TRAI0/ $\overline{\text{INT1}}$

寄存器	PD1	U0SR	TRASR		TRAI0C	TRAMR			INTSR			INTEN	INTCMP	功能
位	PD1_5	RXD0SEL0	TRAI0SEL		TOPCR	TMOD			INT1SEL			INT1EN	INT1CP0	
			1	0		2	1	0	2	1	0			
设定值	0	X	10b 以外		X	X	X	X	X	X	X	X	X	输入端口 (注 1)
	1	X	10b 以外		X	X	X	X	X	X	X	X	X	输出端口 (注 2)
	0	1	10b 以外		X	X	X	X	X	X	X	X	X	RXD0 输入 (注 1)
	0	X	1	0	0	000b、001b 以外			X	X	X	X	X	TRAI0 输入 (注 1)
	0	X	10b 以外		X	X	X	X	0	0	1	1	0	$\overline{\text{INT1}}$ 输入 (注 1)
	0	X	1	0	0	000b、001b 以外			0	0	1	1	0	TRAI0/ $\overline{\text{INT1}}$ 输入 (注 1)
	X	X	1	0	0	0	0	1	X	X	X	X	X	TRAI0 脉冲输出 (注 2)
	0	1	1	0	0	主控模式: 000b 从属模式: 011b			X	X	X	X	X	TRAI0/RXD0 输入 (硬件 LIN)
	0	1	1	0	0				0	0	1	1	0	TRAI0/RXD0/ $\overline{\text{INT1}}$ 输入 (硬件 LIN)

X: ” 0” 或者 “1”

注 1. 如果将 PUR0 寄存器的 PU03 位置 “1”，该端口就被上拉。

注 2. 如果将 P1DRR 寄存器的 P1DRR5 位置 “1”，该端口的输出就为 High 驱动能力。

表 7.19 端口 P1_6/CLK0/IVREF1

寄存器	PD1	U0SR	U0MR			CKDIR	INTCMP	INT1CP0	功能
	PD1_6	CLK0SEL0	SMD						
位			2	1	0				
设定值	0	0	X	X	X	X	X	X	输入端口 (注 1)
	1	0	X	X	X	X	X	X	输出端口 (注 2)
	0	1	X	X	X	1	X	X	CLK0 (外部时钟) 输入 (注 1)
	X	1	0	0	1	0	X	X	CLK0 (内部时钟) 输出 (注 2)
	0	0	X	X	X	X	X	1	比较电路 B1 的基准电压输入 (IVREF1)

X: “0” 或者 “1”

注 1. 如果将 PUR0 寄存器的 PU03 位置 “1”，该端口就被上拉。

注 2. 如果将 P1DRR 寄存器的 P1DRR6 位置 “1”，该端口的输出就为 High 驱动能力。

表 7.20 端口 P1_7/INT1/TRAI0/IVCMP1

寄存器	PD1	TRASR		TRAI0C	TRAMR			INTSR			INTEN	INTCMP	功能	
	PD1_7	TRAI0SEL		TOPCR	TMOD			INT1SEL			INT1EN	INT1CP0		
位		1	0			2	1	0	2	1			0	
设定值	0	01b 以外		X	X	X	X	X	X	X	X	X	X	输入端口 (注 1)
	1	01b 以外		X	X	X	X	X	X	X	X	X	X	输出端口 (注 2)
	0	0	1	0	000b、001b 以外			X	X	X	X	X	X	TRAI0 输入 (注 1)
	0	01b 以外		X	X	X	X	0	0	0	1	0	0	INT1 输入 (注 1)
	0	0	1	0	000b、001b 以外			0	0	0	1	0	0	TRAI0/INT1 输入 (注 1)
	X	0	1	0	0	0	1	X	X	X	X	X	X	TRAI0 脉冲输出 (注 2)
	0	01b 以外		X	X	X	X	X	X	X	X	1	1	1

X: “0” 或者 “1”

注 1. 如果将 PUR0 寄存器的 PU03 位置 “1”，该端口就被上拉。

注 2. 如果将 P1DRR 寄存器的 P1DRR7 位置 “1”，该端口的输出就为 High 驱动能力。

表 7.21 端口 P2_0/INT1/TRCIOB

寄存器	PD2	INTSR			INTEN	INTCMP	TRCPSR0			定时器 RC 的设定	功能
	PD2_0	INT1SEL			INT1EN	INT1CP0	TRCIOBSEL				
位		2	1	0					2	1	0
设定值	0	X	X	X	X	X	101b 以外			X	输入端口 (注 1)
	1	X	X	X	X	X	101b 以外			X	输出端口 (注 2)
	0	0	1	0	1	0	101b 以外			X	INT1 输入 (注 1)
	0	X	X	X	X	X	1	0	1	参照“表 7.35 TRCIOB 引脚的设定”。	TRCIOB 输入 (注 1)
	X	X	X	X	X	X	1	0	1	参照“表 7.35 TRCIOB 引脚的设定”。	TRCIOB 输出 (注 2)

X: “0” 或者 “1”

注 1. 如果将 PUR0 寄存器的 PU04 位置 “1”，该端口就被上拉。

注 2. 如果将 P2DRR 寄存器的 P2DRR0 位置 “1”，该端口的输出就为 High 驱动能力。

表 7.22 端口 P2_1/TRCIOC

寄存器	PD2	TRCPSR1			定时器 RC 的设置	功能
位	PD2_1	TRCIOCSEL			—	
		2	1	0		
设定值	0	100b 以外			X	输入端口 (注 1)
	1	100b 以外			X	输出端口 (注 2)
	0	1	0	0	参照“表 7.36 TRCIOC 引脚的设置”。	TRCIOC 输入 (注 1)
	X	1	0	0	参照“表 7.36 TRCIOC 引脚的设置”。	TRCIOC 输出 (注 2)

X: “0” 或者 “1”

注 1. 如果将 PUR0 寄存器的 PU04 位置 “1”，该端口就被上拉。

注 2. 如果将 P2DRR 寄存器的 P2DRR1 位置 “1”，该端口的输出就为 High 驱动能力。

表 7.23 端口 P2_2/TRCIOD

寄存器	PD2	TRCPSR1			定时器 RC 的设置	功能
位	PD2_2	TRCIODSEL			—	
		2	1	0		
设定值	0	100b 以外			X	输入端口 (注 1)
	1	100b 以外			X	输出端口 (注 2)
	0	1	0	0	参照“表 7.37 TRCIOD 引脚的设置”。	TRCIOD 输入 (注 1)
	X	1	0	0	参照“表 7.37 TRCIOD 引脚的设置”。	TRCIOD 输出 (注 2)

X: “0” 或者 “1”

注 1. 如果将 PUR0 寄存器的 PU04 位置 “1”，该端口就被上拉。

注 2. 如果将 P2DRR 寄存器的 P2DRR2 位置 “1”，该端口的输出就为 High 驱动能力。

表 7.24 端口 P3_1/TRBO

寄存器	PD3	TRBRCSR	定时器 RB 的设置	功能
位	PD3_1	TRBOSEL0	—	
设定值	0	0	X	输入端口 (注 1)
	1	0	X	输出端口 (注 2)
	X	1	参照“表 7.33 TRBO 引脚的设置”。	TRBO 输出 (注 2)

X: “0” 或者 “1”

注 1. 如果将 PUR0 寄存器的 PU06 位置 “1”，该端口就被上拉。

注 2. 如果将 DRR0 寄存器的 DRR06 位置 “1”，该端口的输出就为 High 驱动能力。

表 7.25 端口 P3_3/INT3/TRCCLK/SCS/CTS2/RTS2/IVCMP3

寄存器	PD3	SSMR2		INTEN	TRBCSR		TRCCR1			U2SR1	U2MR			U2CO		INTCMP	功能		
位	PD3_3	CSS		INT3EN	TRCCLKSEL		TCK			CTS2SEL0	SMD			CRS	CRD	INT3CP0			
		1	0		1	0	2	1	0		2	1	0						
设定值	0	0	0	X	X	X	X	X	X	0	X	X	X	X	X	X	输入端口 (注1)		
	1	0	0	X	X	X	X	X	X	0	X	X	X	X	X	X	输出端口 (注2)		
	0	0	0	1	X	X	X	X	X	0	X	X	X	X	X	0	INT3 输入 (注1)		
	0	0	0	X	1	0	1	0	1	0	X	X	X	X	X	X	X	TRCCLK 输入 (注1)	
	X	0	1	X	X	X	X	X	X	X	X	X			X	X	X	SCS 输入 (注1)	
	X	1	0	X	X	X	X	X	X	X	X	X	X	X	X	X	X	X	SCS 输出 (注2、注3)
		1	1																
	0	0	0	X	X	X	X	X	X	1	000b 以外			0	0	X	X	CTS2 输入 (注1)	
	X	0	0	X	X	X	X	X	X	1	000b 以外			1	0	X	X	X	RTS2 输出 (注2)
0	0	0	1	10b 以外		X	X	X	0	X	X	X	X	X	X	1	X	比较电路 B3 的输入 (IVCMP3)	

X: "0" 或者 "1"

注 1. 如果将 PUR0 寄存器的 PU06 位置 "1", 该端口就被上拉。

注 2. 如果将 DRR0 寄存器的 DRR06 位置 "1", 该端口的输出就为 High 驱动能力。

注 3. 如果将 SSMR2 寄存器的 CSOS 位置 "1" (N 沟道漏极开路输出), 该端口就为 N 沟道漏极开路输出。

表 7.26 端口 P3_4/TRCIOC/SSI/RXD2/SCL2/TXD2/SDA2/IVREF3

寄存器	PD3	SSUICSR	同步串行通信单元 (参照“表 24.4 通信模式的输入/输出引脚的关系”)		TRCPSR1	U2SR0			U2MR	U2SMR	INTCMP	定时器 RC 的设置	功能					
位	PD3_4	IICSEL	SSI 输出控制	SSI 输入控制	TRCIOC SEL			RXD2 SEL		TXD2 SEL		SMD		IICM	INT3 CP0	—		
					2	1	0	1	0	1	0						2	1
设定值	0	X	0	0	010b 以外			01b 以外		10b 以外		X	X	X	X	X	输入端口 (注 1)	
	1	X	0	0	010b 以外			01b 以外		10b 以外		X	X	X	X	X	输出端口 (注 2)	
	0	X	0	0	0	1	0	01b 以外		10b 以外		X	X	X	X	X	参照“表 7.36 TRCIOC 引脚的设置”。 TRCIOC 输入 (注 1)	
	X	X	0	0	0	1	0	01b 以外		10b 以外		X	X	X	X	X	参照“表 7.36 TRCIOC 引脚的设置”。 TRCIOC 输出 (注 2)	
	X	0	0	1	X	X	X	X	X	X	X	X	X	X	X	X	SSI 输入 (注 1)	
	X	0	1	0	X	X	X	X	X	X	X	X	X	X	X	X	SSI 输出 (注 2、注 3)	
	0	X	0	0	010b 以外			0	1	10b 以外		X	X	X	X	X	RXD2 输入 (注 1)	
	0	X	0	0	X	X	X	0	1	10b 以外		0	1	0	1	X	X	SCL2 输入/输出 (注 2、注 4)
	X	X	0	0	X	X	X	X	X	1	0	0	1	1	0	X	X	TXD2 输出 (注 2、注 4)
	0	X	0	0	X	X	X	X	X	1	0	0	1	0	1	X	X	SDA2 输入/输出 (注 2、注 4)
	0	X	0	0	010b 以外			01b 以外		10b 以外		X	X	X	X	1	X	比较电路 B3 的基准电压输入 (IVREF3)

X: “0” 或者 “1”

注 1. 如果将 PUR0 寄存器的 PU07 位置 “1”，该端口就被上拉。

注 2. 如果将 DRR0 寄存器的 DRR07 位置 “1”，该端口的输出就为 High 驱动能力。

注 3. 如果将 SSMR2 寄存器的 SOOS 位置 “1” (N 沟道漏极开路输出) 并且将 BIDE 位置 “0” (标准模式)，该端口就为 N 沟道漏极开路输出。

注 4. 如果将 U2C0 寄存器的 NCH 位置 “1”，该端口就为 N 沟道漏极开路输出。

表 7.27 端口 P3_5/SCL/SSCK/TRCIOD/CLK2

寄存器	PD3	SSUICSR	ICCR1	同步串行通信单元（参照“表 24.4 通信模式的输入/输出引脚的关系”）		TRCPSR1			U2SR1	U2MR				定时器 RC 设定	功能	
位	PD3_5	IICSEL	ICE	SSCK输出控制	SSCK输入控制	TRCIODSEL			CLK2SEL0	SMD			CKDIR	—		
						2	1	0		2	1	0				
设定值	0	0	X	0	0	010b 以外			0	X	X	X	X	X	输入端口（注 1）	
		1	0	X	X	010b 以外			0	X	X	X	X	X	输出端口（注 2）	
	1	0	X	0	0	010b 以外			0	X	X	X	X	X	输出端口（注 2）	
		1	0	X	X	010b 以外			0	X	X	X	X	X	输出端口（注 2）	
	X	1	1	X	X	X	X	X	X	X	X	X	X	X	SCL 输入/输出（注 2）	
	X	0	X	0	1	X	X	X	X	X	X	X	X	X	SSCK 输入（注 1）	
	X	0	X	1	0	X	X	X	X	X	X	X	X	X	SSCK 输出（注 2、注 3）	
	0	0	X	0	0	0	1	0	0	X	X	X	X	X	参照“表 7.37 TRCIOD 引脚的设定”。	TRCIOD 输入（注 1）
		1	0	X	X											
	X	0	X	0	0	0	1	0	0	X	X	X	X	X	参照“表 7.37 TRCIOD 引脚的设定”。	TRCIOD 输出（注 2）
		1	0	X	X											
	0	0	X	0	0	X	X	X	1	X	X	X	1	X	CLK2 输入（注 2）	
		1	0	X	X											
	X	0	X	0	0	X	X	X	1	0	0	1	0	X	CLK2 输出（注 2、注 4）	
1		0	X	X												

X: “0” 或者 “1”

- 注 1. 如果将 PUR0 寄存器的 PU07 位置 “1”，该端口就被上拉。
- 注 2. 如果将 DRR0 寄存器的 DRR07 位置 “1”，该端口的输出就为 High 驱动能力。
- 注 3. 如果将 SSMR2 寄存器的 SCKOS 位置 “1”（N 沟道漏极开路输出），该端口就为 N 沟道漏极开路输出。
- 注 4. 如果将 U2SMR3 寄存器的 NODC 位置 “1”，该端口就为 N 沟道漏极开路输出。

表 7.28 端口 P3_7/SSO/TXD2/SDA2/RXD2/SCL2/TRAO/SDA

寄存器	PD3	SSUICSR	ICCR1	同步串行通信单元 (参照“表 24.4 通信模式的输入/输出引脚的关系”)		U2SR0				U2MR			U2SMR	TRAI0C	功能	
	位	PD3_7	IICSEL	ICE	SSO 输出控制	SSO 输入控制	RXD2SEL		TXD2SEL		SMD			IICM		TOENA
							1	0	1	0	2	1	0			
设定值	0	1	0	X	X	10b 以外		01b 以外		X	X	X	X	0	输入端口 (注 1)	
		0	X	0	0	10b 以外		01b 以外		X	X	X	X	0	输出端口 (注 2)	
	1	1	0	X	X	10b 以外		01b 以外		X	X	X	X	0	输出端口 (注 2)	
		0	X	0	0	10b 以外		01b 以外		X	X	X	X	0	输出端口 (注 2)	
	X	1	1	X	X	X	X	X	X	X	X	X	X	X	SDA 输入/输出 (注 2)	
	X	0	X	0	1	X	X	X	X	X	X	X	X	X	SSO 输入 (注 1)	
	X	0	X	1	0	X	X	X	X	X	X	X	X	X	SSO 输出 (注 2、注 3)	
	0	1	0	X	X	1	0	01b 以外		X	X	X	X	X	0	RXD2 输入 (注 1)
		0	X	0	0											
	0	1	0	X	X	1	0	01b 以外		0	1	0	1	X	X	SCL2 输入/输出 (注 2、注 4)
		0	X	0	0											
	X	1	0	X	X	X	X	0	1	0	1	0	1	X	X	TXD2 输出 (注 2、注 4)
		0	X	0	0											
	0	1	0	X	X	X	X	0	1	0	1	0	1	X	X	SDA2 输入/输出 (注 2、注 4)
		0	X	0	0											
	X	1	0	X	X	10b 以外		01b 以外		X	X	X	X	1	TRAO 输出 (注 2)	
0		X	0	0												

X: “0” 或者 “1”

注 1. 如果将 PUR0 寄存器的 PU07 位置 “1”，该端口就被上拉。

注 2. 如果将 DRR0 寄存器的 DRR07 位置 “1”，该端口的输出就为 High 驱动能力。

注 3. 如果将 SSMR2 寄存器的 SOOS 位置 “1” (N 沟道漏极开路输出)，该端口就为 N 沟道漏极开路输出。

注 4. 如果将 U2C0 寄存器的 NCH 位置 “1”，该端口就为 N 沟道漏极开路输出。

表 7.29 端口 P4_2/VREF

寄存器	ADCON1	DACON		功能
位	ADSTBY	DA0E	DA1E	
设定值	0	0	0	输入端口
	000b 以外			输入端口 /VREF 输入

表 7.30 端口 P4_5/INT0/RXD2/SCL2/ADTRG

寄存器	PD4	INTEN	U2SR0		U2MR			U2SMR	ADM0D		功能
位	PD4_5	INT0EN	RXD2SEL		SMD			IICM	ADCAP		
			1	0	2	1	0		1	0	
设定值	0	X	11b 以外		X	X	X	X	X	X	输入端口 (注 1)
	1	X	11b 以外		X	X	X	X	X	X	输出端口 (注 2)
	0	1	11b 以外		X	X	X	X	X	X	INT0 输入 (注 1)
	0	X	1	1	X	X	X	X	X	X	RXD2 输入 (注 1)
	0	X	1	1	0	1	0	1	X	X	SCL2 输入/输出 (注 2、注 3)
	0	1	11b 以外		X	X	X	X	1	1	ADTRG 输入 (注 1)

X: “0” 或者 “1”

注 1. 如果将 PUR1 寄存器的 PU11 位置 “1”，该端口就被上拉。

注 2. 如果将 DRR1 寄存器的 DRR11 位置 “1”，该端口的输出就为 High 驱动能力。

注 3. 如果将 U2C0 寄存器的 NCH 位置 “1”，该端口就为 N 沟道漏极开路输出。

表 7.31 端口 P4_6/XIN/XCIN

寄存器	PD4	CM0				CM1				电路规格		功能	
位	PD4_6	CM01	CM03	CM04	CM05	CM10	CM11	CM12	CM13	振荡缓冲器	反馈电阻		
设定值	0	X	X	0	X	0	X	X	0	OFF	OFF	输入端口 (注 1)	
	1	X	X	0	X	0	X	X	0	OFF	OFF	输出端口 (注 2)	
	X	0	X	X	0	1	0	0	X	1	ON	ON	XIN-XOUT 振荡 (内部反馈电阻有效)
								1			ON	OFF	XIN-XOUT 振荡 (内部反馈电阻无效)
								0			OFF	ON	XIN-XOUT 振荡停止 (内部反馈电阻有效)
								1			OFF	OFF	XIN-XOUT 振荡停止 (内部反馈电阻无效)
	X	1	0	1	X	0	X	0	X	1	ON	ON	XCIN-XCOUT 振荡 (内部反馈电阻有效)
								1			ON	OFF	XCIN-XCOUT 振荡 (内部反馈电阻无效)
								0			OFF	ON	XCIN-XCOUT 振荡停止 (内部反馈电阻有效)
								1			OFF	OFF	XCIN-XCOUT 振荡停止 (内部反馈电阻无效)
	X	X	X			1		X	X	OFF	OFF	振荡停止 (STOP 模式)	

X: “0” 或者 “1”

注 1. 如果将 PUR1 寄存器的 PU11 位置 “1”，该端口就被上拉。

注 2. 如果将 DRR1 寄存器的 DRR11 位置 “1”，该端口的输出就为 High 驱动能力。

表 7.32 端口 P4_7/XOUT/XCOUT

寄存器	PD4	CM0				CM1				电路规格		功能		
	位	PD4_7	CM01	CM03	CM04	CM05	CM10	CM11	CM12	CM13	振荡缓冲器		反馈电阻	
设定值	0	X	X	0	X	0	X	X	0	OFF	OFF	输入端口（注1）		
	1	X	X	0	X	0	X	X	0	OFF	OFF	输出端口（注2）		
	X	0	X	X	0	0	0	X	1	0	ON	ON	XIN-XOUT 振荡 （内部反馈电阻有效）	
										1	ON	OFF	XIN-XOUT 振荡 （内部反馈电阻无效）	
										0	OFF	ON	XIN-XOUT 振荡停止 （内部反馈电阻有效）	
										1	OFF	OFF	XIN-XOUT 振荡停止 （内部反馈电阻无效）	
		1	0	1	X	0	X	0	X	1	0	ON	ON	XCIN-XCOUT 振荡 （内部反馈电阻有效）（注3）
											1	ON	OFF	XCIN-XCOUT 振荡 （内部反馈电阻无效）（注3）
											0	OFF	ON	XCIN-XCOUT 振荡停止 （内部反馈电阻有效）
											1	OFF	OFF	XCIN-XCOUT 振荡停止 （内部反馈电阻无效）
	X	X	X			1		X	X	OFF	OFF	振荡停止（STOP 模式）		

X: “0” 或者 “1”

注 1. 如果将 PUR1 寄存器的 PU11 位置 “1”，该端口就被上拉。

注 2. 如果将 DRR1 寄存器的 DRR11 位置 “1”，该端口的输出就为 High 驱动能力。

注 3. 因为 XCIN-XCOUT 振荡缓冲器通过内部降压电源工作，所以不能将 XCOUT 输出电平直接用作 CMOS 电平的信号。

表 7.33 TRBO 引脚的设定

寄存器	TRBIOC	TRBMR		功能	
	位	TOCNT	TMOD1		TMOD0
设定值	0	0	0	1	可编程波形发生模式（脉冲输出）
	1	0	0	1	可编程波形发生模式（可编程输出）
	0	1	1	0	可编程单触发发生模式
	0	1	1	1	可编程等待单触发发生模式

表 7.34 TRCIOA 引脚的设定

寄存器	TRCOER	TRCMR	TRCIOR0			TRCCR2		功能	
	位	EA	PWM2	IOA2	IOA1	IOA0	TCEG1		TCEG0
设定值	0	1	0	0	0	1	X	X	定时器波形输出 （输出比较功能）
				1	X	X			
	0	1	1	1	X	X	X	X	定时器模式 （输入捕捉功能）
					1	X	X	0	
	1	0	X	X	X	X	0	1	PWM2 模式的 TRCTR G 输入
							1	X	

X: “0” 或者 “1”

表 7.35 TRCIOB 引脚的设定

寄存器 位	TRCOER	TRCMR		TRCIOR0			功能
	EB	PWM2	PWMB	IOB2	IOB1	IOB0	
设定值	0	0	X	X	X	X	PWM2 模式波形输出
	0	1	1	X	X	X	PWM 模式波形输出
	0	1	0	0	0	1	定时器波形输出 (输出比较功能)
					1	X	
	0	1	0	1	X	X	定时器模式 (输入捕捉功能)
1							

X: “0” 或者 “1”

表 7.36 TRCIOC 引脚的设定

寄存器 位	TRCOER	TRCMR		TRCIOR1			功能
	EC	PWM2	PWMC	IOC2	IOC1	IOC0	
设定值	0	1	1	X	X	X	PWM 模式波形输出
	0	1	0	0	0	1	定时器波形输出 (输出比较功能)
					1	X	
	0	1	0	1	X	X	定时器模式 (输入捕捉功能)
1							

X: “0” 或者 “1”

表 7.37 TRCIOD 引脚的设定

寄存器 位	TRCOER	TRCMR		TRCIOR1			功能
	ED	PWM2	PWMD	IOD2	IOD1	IOD0	
设定值	0	1	1	X	X	X	PWM 模式波形输出
	0	1	0	0	0	1	定时器波形输出 (输出比较功能)
					1	X	
	0	1	0	1	X	X	定时器模式 (输入捕捉功能)
1							

X: “0” 或者 “1”

7.6 未使用引脚的处理

未使用引脚的处理例子如表 7.38 和图 7.12 所示。

表 7.38 未使用引脚的处理例子

引脚名	处理内容
端口 P0、P1、P2_0 ~ P2_2、 P3_1、P3_3 ~ P3_5、P3_7、 P4_5 ~ P4_7	<ul style="list-style-type: none"> 设定为输入模式，每个引脚通过电阻连接 VSS（下拉）或者 VCC（上拉）（注 2）。 设定为输出模式并将引脚置为开路（注 1、注 2）。
端口 P4_2/VREF	连接 VCC。
RESET（注 3）	通过电阻连接 VCC（上拉）（注 2）。

注 1. 在将端口设定为输出模式并且使引脚开路的情况下，在通过程序将端口转换为输出模式前，端口为输入模式。因此，引脚的电压电平不稳定，在端口为输入模式期间，电源电流有可能增加。

考虑到因噪声或者噪声引起的失控等而使方向寄存器的内容发生变化的情况，建议通过程序定期地对方向寄存器的内容进行重新设定，以提高程序的可靠性。

注 2. 必须尽量用短的布线（不超过 2cm）处理单片机的未使用引脚。

注 3. 这是使用上电复位功能的情况。




图 7.12 未使用引脚的处理例子

8. 总线控制

ROM、RAM、DTC 向量区、DTC 控制数据和 SFR 存取时的总线周期不同。

R8C/33C 群的存取区的总线周期如表 8.1 所示。

ROM、RAM、DTC 向量区、DTC 控制数据和 SFR 通过 8 位总线连接 CPU，所以在以字（16 位）为单位存取时需要 2 次以 8 位为单位的存取。存取单位和总线的运行如表 8.2 所示。

表 8.1 R8C/33C 群的存取区的总线周期

存取区	总线周期
SFR/ 数据闪存	2 个 CPU 时钟周期
程序 ROM/RAM	1 个 CPU 时钟周期

表 8.2 存取单位和总线的运行

区域	SFR、数据闪存	ROM（程序 ROM）、RAM DTC 向量区、DTC 控制数据
偶数地址 字节存取	CPU 时钟 地址 \times 偶数 \times 数据 \times 数据 \times	CPU 时钟 地址 \times 偶数 \times 数据 \times 数据 \times
奇数地址 字节存取	CPU 时钟 地址 \times 奇数 \times 数据 \times 数据 \times	CPU 时钟 地址 \times 奇数 \times 数据 \times 数据 \times
偶数地址 字存取	CPU 时钟 地址 \times 偶数 \times 偶数+1 \times 数据 \times 数据 \times \times 数据 \times	CPU 时钟 地址 \times 偶数 \times 偶数+1 \times 数据 \times 数据 \times \times 数据 \times
奇数地址 字存取	CPU 时钟 地址 \times 奇数 \times 奇数+1 \times 数据 \times 数据 \times \times 数据 \times	CPU 时钟 地址 \times 奇数 \times 奇数+1 \times 数据 \times 数据 \times \times 数据 \times

但是，以下的 SFR 通过 16 位总线和 CPU 连接：

中断：各中断控制定时器

定时器 RC：TRC、TRCGRA、TRCGRB、TRCGRC、TRCGRD 寄存器

SSU：SSTDR、SSTDRH、SSRDR、SSRDRH 寄存器

UART2：U2MR、U2BRG、U2TB、U2C0、U2C1、U2RB、U2SMR5、U2SMR4、U2SMR3、U2SMR2、
U2SMR 寄存器

A/D 转换器：AD0、AD1、AD2、AD3、AD4、AD5、AD6、AD7、ADMOD、ADINSEL、ADCON0、
ADCON1 寄存器

D/A 转换器：DA0、DA1 寄存器

地址匹配中断：RMAD0、AIER0、RMAD1、AIER1 寄存器

因此，以 16 位为单位存取 1 次。总线的运行和“表 8.2 存取单位和总线的运行”的“区域：SFR、数据闪存、偶数地址字节存取”相同，1 次存取 16 位数据。

9. 时钟发生电路

R8C/33C 群内置了 5 种时钟发生电路：

- XIN 时钟振荡电路
- XCIN 时钟振荡电路
- 低速内部振荡器
- 高速内部振荡器
- 看门狗定时器的低速内部振荡器

9.1 概要

时钟发生电路的概略规格如表 9.1 所示，时钟发生电路（XIN、XCIN 共用引脚）、外围功能的时钟、通过 VCA20 位设定内部电源低消耗的操作步骤分别如图 9.1、图 9.2 和图 9.3 所示。

表 9.1 时钟发生电路的概略规格

项目	XIN 时钟 振荡电路	XCIN 时钟 振荡电路	内部振荡器		看门狗定时器的低 速内部振荡器
			高速内部振荡器	低速内部振荡器	
用途	<ul style="list-style-type: none"> • CPU 的时钟源 • 外围功能的时钟源 	<ul style="list-style-type: none"> • CPU 的时钟源 • 外围功能的时钟源 	<ul style="list-style-type: none"> • CPU 的时钟源 • 外围功能的时钟源 • XIN 时钟振荡停止时的 CPU 和外围功能的时钟源 	<ul style="list-style-type: none"> • CPU 的时钟源 • 外围功能的时钟源 • XIN 时钟振荡停止时的 CPU 和外围功能的时钟源 	<ul style="list-style-type: none"> • 看门狗定时器的时钟源
时钟频率	0 ~ 20MHz	32.768kHz	约 40MHz（注 3）	约 125kHz	约 125kHz
能连接的振荡器	<ul style="list-style-type: none"> • 陶瓷谐振器 • 晶体振荡器 	<ul style="list-style-type: none"> • 晶体振荡器 	—	—	—
振荡器的连接引脚	XIN、XOUT （注 1）	XCIN、XCOUT （注 1）	—（注 1）	—（注 1）	—
振荡的开始 / 停止	有	有	有	有	有
复位后的状态	停止	停止	停止	振荡	停止（注 4） 振荡（注 5）
其他	能输入外部生成的时钟（注 2）。	<ul style="list-style-type: none"> • 能输入外部生成的时钟。 • 内置反馈电阻 Rf（可选择连接或者不连接）。 	—	—	—

注 1. 在不使用 XIN 时钟振荡电路和 XCIN 时钟振荡电路而将内部振荡器时钟用于 CPU 时钟的情况下，这些引脚能用作 P4_6 或者 P4_7。

注 2. 在输入外部时钟时，必须将 CM0 寄存器的 CM05 位置“1”（XIN 时钟停止振荡），将 CM1 寄存器的 CM11 位置“1”（内部反馈电阻无效），将 CM13 位置“1”（XIN-XOUT 引脚）。

注 3. 在高速内部振荡器用作 CPU 时钟源的情况下，分频器输出的时钟频率最大为 20MHz。

注 4. 这是 OFS 寄存器的 CSPROINI 位为“1”（复位后，计数源保护模式无效）的情况。

注 5. 这是 OFS 寄存器的 CSPROINI 位为“0”（复位后，计数源保护模式有效）的情况。




图 9.1 时钟发生电路 (XIN、XCIN 共用引脚)




图 9.2 外围功能的时钟

9.2 寄存器说明

9.2.1 系统时钟控制寄存器 0 (CM0)

地址	地址 0006h							
位	b7	b6	b5	b4	b3	b2	b1	b0
符号	CM07	CM06	CM05	CM04	CM03	CM02	CM01	—
复位后的值	0	0	1	0	1	0	0	0

位	符号	位名	功能	R/W
b0	—	保留位	必须置“0”。	R/W
b1	CM01	XIN-XCIN 转换位	0: 将 P4_6、P4_7 置为 XIN-XOUT 引脚。 1: 将 P4_6、P4_7 置为 XCIN-XCOUT 引脚。	R/W
b2	CM02	等待模式中的外围功能时钟停止位	0: 在等待模式中, 不停止外围功能时钟。 1: 在等待模式中, 停止外围功能时钟。	R/W
b3	CM03	XCIN 时钟停止位	0: 振荡 1: 停止	R/W
b4	CM04	端口和 XCIN-XCOUT 的转换位 (注 5)	0: 输入 / 输出端口 P4_6 和 P4_7 1: XCIN、XCOUT 引脚 (注 6)	R/W
b5	CM05	XIN 时钟 (XIN-XOUT) 停止位 (注 1、注 3)	0: 振荡 1: 停止 (注 2)	R/W
b6	CM06	CPU 时钟分频比选择位 0 (注 4)	0: CM1 寄存器的 CM16 位和 CM17 位有效 1: 8 分频模式	R/W
b7	CM07	XIN 时钟和 XCIN 时钟的选择位 (注 7)	0: XIN 时钟 1: XCIN 时钟	R/W

注 1. CM05 位是在高速内部振荡器模式或者低速内部振荡器模式中使 XIN 时钟停止振荡的位, 但是不能用于检测 XIN 时钟是否已经停止。在使 XIN 时钟停止振荡时, 必须进行以下的设定:

- (1) 将 OCD 寄存器的 OCD1 ~ OCD0 位置 “00b”。
- (2) 将 OCD2 位置 “1” (选择内部振荡器时钟)。

注 2. 在输入外部时钟时, 只有时钟振荡缓冲器停止运行, 能接受时钟的输入。

注 3. 只有在 CM05 位为 “1” (XIN 时钟停止振荡) 并且 CM1 寄存器的 CM13 位为 “0” (P4_6、P4_7) 时, P4_6 和 P4_7 能用作输入 / 输出端口。

注 4. 在转移到停止模式时, CM06 位变为 “1” (8 分频模式)。

注 5. 能通过程序将 CM04 位置 “1”, 但是不能置 “0”。

注 6. 在使用 XCIN 时钟时, 必须将 CM04 位置 “1”。

注 7. 在将 CM04 位置 “1” (XCIN-XCOUT 引脚) 并在 XCIN 时钟振荡稳定后, 必须将 CM07 位从 “0” 置为 “1” (XCIN 时钟)。

必须在将 PRCR 寄存器的 PRC0 位置 “1” (允许写) 后改写 CM0 寄存器。

9.2.2 系统时钟控制寄存器 1 (CM1)

地址	地址 0007h							
位	b7	b6	b5	b4	b3	b2	b1	b0
符号	CM17	CM16	—	CM14	CM13	CM12	CM11	CM10
复位后的值	0	0	1	0	0	0	0	0

位	符号	位名	功能	R/W
b0	CM10	全部时钟停止控制位 (注 2、注 6)	0: 时钟振荡 1: 全部时钟停止振荡 (停止模式)	R/W
b1	CM11	XIN-XOUT 内部反馈电阻选择位	0: 内部反馈电阻有效 1: 内部反馈电阻无效	R/W
b2	CM12	XCIN-XCOUT 内部反馈电阻选择位	0: 内部反馈电阻有效 1: 内部反馈电阻无效	R/W
b3	CM13	端口和 XIN-XOUT 的转换位 (注 5)	0: 输入 / 输出端口 P4_6 和 P4_7 1: XIN-XOUT 引脚	R/W
b4	CM14	低速内部振荡器振荡停止位 (注 3、注 4)	0: 低速内部振荡器振荡 1: 低速内部振荡器停止振荡	R/W
b5	—	保留位	必须置“1”。	R/W
b6	CM16	CPU 时钟分频比选择位 1 (注 1)	b7 b6 0 0: 无分频模式 0 1: 2 分频模式 1 0: 4 分频模式 1 1: 16 分频模式	R/W
b7	CM17			R/W

注 1. CM16 ~ CM17 位在 CM06 位为“0” (CM16 位和 CM17 位有效) 时有效。

注 2. 内部反馈电阻在 CM10 位为“1” (停止模式) 时无效。

注 3. 在 OCD2 位为“0” (选择 XIN 时钟) 时, 能将 CM14 位置“1” (低速内部振荡器停止振荡)。如果将 OCD2 位置“1” (选择内部振荡器时钟), CM14 位就变为“0” (低速内部振荡器振荡)。此时, 即使给 CM14 位写“1”, 值也不变。

注 4. 在使用电压监视 1 中断或者电压监视 2 中断 (使用数字滤波器) 时, 必须将 CM14 位置“0” (低速内部振荡器振荡)。

注 5. 一旦通过程序将 CM13 位置“1”, 就无法将此位置“0”。

注 6. 在 VCA2 寄存器的 VCA20 位为“1” (允许低功耗) 时, 不能将 CM10 位置“1” (停止模式)。

必须在将 PRCR 寄存器的 PRC0 位置“1” (允许写) 后改写 CM1 寄存器。

9.2.3 系统时钟控制寄存器 3 (CM3)

地址	地址 0009h							
位	b7	b6	b5	b4	b3	b2	b1	b0
符号	CM37	CM36	CM35	—	—	—	—	CM30
复位后的值	0	0	0	0	0	0	0	0

位	符号	位名	功能	R/W
b0	CM30	等待控制位 (注 1)	0: 不是等待模式 1: 转移到等待模式	R/W
b1	—	什么也不指定。读写值都为“0”。		—
b2	—			
b3	—	保留位	必须置“0”。	R/W
b4	—			
b5	CM35	从等待模式返回时的 CPU 时钟分频比选择位 (注 2)	0: CM0 寄存器的 CM06 位、CM1 寄存器的 CM16 位和 CM17 位的设定有效。 1: 无分频	R/W
b6	CM36	从等待模式或者停止模式返回时的系统时钟选择位	b7 b6 0 0: 转移到等待模式或者停止模式前的 CPU 时钟 0 1: 不能设定 1 0: 选择高速内部振荡器时钟 (注 3) 1 1: 选择 XIN 时钟 (注 4)	R/W
b7	CM37			R/W

注 1. 在通过外围功能中断从等待模式返回时，CM30 位变为“0”（不是等待模式）。

注 2. 在停止模式中，必须将 CM35 位置“0”。在转移到等待模式并且 CM35 位为“1”（无分频）时，CM0 寄存器的 CM06 位变为“0”（CM16 位和 CM17 位有效）并且 CM1 寄存器的 CM17 位和 CM16 位变为“00b”（无分频模式）。

注 3. 当 CM37 位和 CM36 位为“10b”（选择高速内部振荡器时钟）时，从等待模式或者停止模式返回时的状态如下：

- OCD 寄存器的 OCD2 位为“1”（选择内部振荡器时钟）。
- FRA0 寄存器的 FRA00 位为“1”（高速内部振荡器振荡）。
- FRA0 寄存器的 FRA01 位为“1”（选择高速内部振荡器）。

注 4. 当 CM37 位和 CM36 位为“11b”（选择 XIN 时钟）时，从等待模式或者停止模式返回时的状态如下：

- CM0 寄存器的 CM05 位为“0”（XIN 时钟振荡）。
- CM1 寄存器的 CM13 位为“1”（XIN-XOUT 引脚）。
- OCD 寄存器的 OCD2 位为“0”（选择 XIN 时钟）。

当 CM0 寄存器的 CM05 位为“1”（XIN 时钟停止振荡）并且转移到等待模式时，如果选择 XIN 时钟作为从等待模式返回时的 CPU 时钟，就必须将 CM06 位置“1”（8 分频模式）并且将 CM35 位置“0”。

但是，在将外部生成的时钟用作 XIN 时钟时，不能将 CM37 ~ CM36 位置“11b”（选择 XIN 时钟）。

必须在将 PRCR 寄存器的 PRC0 位置“1”（允许写）后改写 CM3 寄存器。

CM30 位（等待控制位）

如果将 CM30 位置“1”（转移到等待模式），CPU 时钟就停止振荡（等待模式）。因为 XIN 时钟、XCIN 时钟和内部振荡器时钟不停止振荡，所以使用这些时钟的外围功能运行。如果将 CM30 位置“1”，就必须将 I 标志置“0”（禁止可屏蔽中断）。

通过复位或者外围功能中断从等待模式返回。在通过外围功能中断从等待模式返回时，从紧接在将 CM30 位置“1”的指令之后的指令开始重新执行。

但是，在通过 WAIT 指令转移到等待模式时，必须将 I 标志置“1”（允许可屏蔽中断）。因此在从等待模式返回时，CPU 进行中断处理。

9.2.4 振荡停止检测寄存器 (OCD)

地址	地址 000Ch							
位	b7	b6	b5	b4	b3	b2	b1	b0
符号	—	—	—	—	OCD3	OCD2	OCD1	OCD0
复位后的值	0	0	0	0	0	1	0	0

位	符号	位名	功能	R/W
b0	OCD0	振荡停止检测有效位 (注 6)	0: 振荡停止检测功能无效 (注 1) 1: 振荡停止检测功能有效	R/W
b1	OCD1	振荡停止检测中断允许位	0: 禁止 (注 1) 1: 允许	R/W
b2	OCD2	系统时钟选择位 (注 3)	0: 选择 XIN 时钟 (注 6) 1: 选择内部振荡器时钟 (注 2)	R/W
b3	OCD3	时钟监视位 (注 4、注 5)	0: XIN 时钟振荡 1: XIN 时钟停止振荡	R
b4	—	保留位	必须置“0”。	R/W
b5	—			
b6	—			
b7	—			

注 1. 必须在转移到停止模式、高速内部振荡器模式或者低速内部振荡器模式 (XIN 时钟停止振荡) 前, 将 OCD1 ~ OCD0 位置“00b”。

注 2. 如果将 OCD2 位置“1” (选择内部振荡器时钟), CM14 位就变为“0” (低速内部振荡器振荡)。

注 3. 当 OCD1 ~ OCD0 位为“11b”时, 如果检测到 XIN 时钟振荡停止, OCD2 位就自动变为“1” (选择内部振荡器时钟)。当 OCD3 位为“1” (XIN 时钟停止振荡) 时, 即使给 OCD2 位写“0” (选择 XIN 时钟), 值也不变。

注 4. OCD3 位在 OCD0 位为“1” (振荡停止检测功能有效) 时有效。

注 5. 当 OCD1 ~ OCD0 位为“00b”时, OCD3 位保持“0” (XIN 时钟振荡)。

注 6. 有关在检测到振荡停止后使 XIN 时钟重新振荡的转换步骤, 请参照“图 9.10 从低速内部振荡器到 XIN 时钟的转换步骤”。

必须在将 PRCR 寄存器的 PRC0 位置“1” (允许写) 后改写 OCD 寄存器。

9.2.5 高速内部振荡器的控制寄存器 7 (FRA7)

地址	地址 0015h							
位	b7	b6	b5	b4	b3	b2	b1	b0
符号	—	—	—	—	—	—	—	—
复位后的值	出厂值							

位	功能	R/W
b7 ~ b0	保存 32MHz 频率的调整数据。 能通过将此值和 FRA6 寄存器的调整值分别传送到 FRA3 寄存器和 FRA1 寄存器进行调整。	R

9.2.6 高速内部振荡器的控制寄存器 0 (FRA0)

地址	地址 0023h							
位	b7	b6	b5	b4	b3	b2	b1	b0
符号	—	—	—	—	FRA03	—	FRA01	FRA00
复位后的值	0	0	0	0	0	0	0	0

位	符号	位名	功能	R/W
b0	FRA00	高速内部振荡器允许位	0: 高速内部振荡器停止振荡 1: 高速内部振荡器振荡	R/W
b1	FRA01	高速内部振荡器选择位 (注 1)	0: 选择低速内部振荡器 (注 2) 1: 选择高速内部振荡器	R/W
b2	—	保留位	必须置“0”。	R/W
b3	FRA03	fOCO128 时钟选择位	0: 选择 fOCO-S 的 128 分频 1: 选择 fOCO-F 的 128 分频	R/W
b4	—	什么也不指定。读写值都为“0”。		—
b5	—			
b6	—			
b7	—			

注 1. 必须在以下条件下更改 FRA01 位:

- FRA00 位为“1” (高速内部振荡器振荡)。
- CM1 寄存器的 CM14 位为“0” (低速内部振荡器振荡)。
- FRA2 寄存器的 FRA22~FRA20 位有以下 2 种情况:
当 VCC=2.7V~5.5V 时, 可设定全分频模式 “000b”~“111b”
当 VCC=1.8V~5.5V 时, 可设定不低于 8 分频的分频比 “110b”~“111b” (不低于 8 分频的模式)

注 2. 不能在给 FRA01 位写“0” (选择低速内部振荡器) 的同时给 FRA00 位写“0” (高速内部振荡器停止振荡)。必须先将 FRA01 位置“0”, 然后将 FRA00 位置“0”。

必须在将 PRCR 寄存器的 PRC0 位置“1” (允许写) 后改写 FRA0 寄存器。

9.2.7 高速内部振荡器的控制寄存器 1 (FRA1)

地址	地址 0024h							
位	b7	b6	b5	b4	b3	b2	b1	b0
符号	—	—	—	—	—	—	—	—
复位后的值	出厂值							

位	功能	R/W
b7~b0	能通过以下的设定, 更改高速内部振荡器的频率: 40MHz: FRA1= 复位后的值、FRA3= 复位后的值 36.864MHz: 将 FRA4 寄存器的值和 FRA5 寄存器的值分别传送到 FRA1 寄存器和 FRA3 寄存器。 32MHz: 将 FRA6 寄存器的值和 FRA7 寄存器的值分别传送到 FRA1 寄存器和 FRA3 寄存器。	R/W

必须在将 PRCR 寄存器的 PRC0 位置“1” (允许写) 后改写 FRA1 寄存器。
必须在 FRA0 寄存器的 FRA00 位为“0” (高速内部振荡器停止振荡) 时改写 FRA1 寄存器。

9.2.8 高速内部振荡器的控制寄存器 2 (FRA2)

地址	地址 0025h							
位	b7	b6	b5	b4	b3	b2	b1	b0
符号	—	—	—	—	—	FRA22	FRA21	FRA20
复位后的值	0	0	0	0	0	0	0	0

位	符号	位名	功能	R/W
b0	FRA20	高速内部振荡器的频率转换位	分频比的选择	R/W
b1	FRA21		选择高速内部振荡器时钟的分频比。	R/W
b2	FRA22		b2 b1 b0 0 0 0: 2 分频模式 0 0 1: 3 分频模式 0 1 0: 4 分频模式 0 1 1: 5 分频模式 1 0 0: 6 分频模式 1 0 1: 7 分频模式 1 1 0: 8 分频模式 1 1 1: 9 分频模式	R/W
b3	—	保留位	必须置“0”。	R/W
b4	—			
b5	—			
b6	—			
b7	—			

必须在将 PRCR 寄存器的 PRC0 位置“1”（允许写）后改写 FRA2 寄存器。

9.2.9 时钟预分频器的复位标志 (CPSRF)

地址	地址 0028h							
位	b7	b6	b5	b4	b3	b2	b1	b0
符号	CPSR	—	—	—	—	—	—	—
复位后的值	0	0	0	0	0	0	0	0

位	符号	位名	功能	R/W
b0	—	保留位	必须置“0”。	R/W
b1	—			
b2	—			
b3	—			
b4	—			
b5	—			
b7	CPSR	时钟预分频器的复位标志	如果将此位置“1”，时钟预分频器就被初始化（读取值为“0”）。	R/W

9.2.10 高速内部振荡器的控制寄存器 4 (FRA4)

地址	地址 0029h							
位	b7	b6	b5	b4	b3	b2	b1	b0
符号	—	—	—	—	—	—	—	—
复位后的值	出厂值							

位	功能	R/W
b7 ~ b0	保存 36.864MHz 频率的调整数据。 能通过将此值和 FRA5 寄存器的调整值分别传送到 FRA1 寄存器和 FRA3 寄存器进行调整。	R

9.2.11 高速内部振荡器的控制寄存器 5 (FRA5)

地址	地址 002Ah							
位	b7	b6	b5	b4	b3	b2	b1	b0
符号	—	—	—	—	—	—	—	—
复位后的值	出厂值							

位	功能	R/W
b7 ~ b0	保存 36.864MHz 频率的调整数据。 能通过将此值和 FRA4 寄存器的调整值分别传送到 FRA3 寄存器和 FRA1 寄存器进行调整。	R

9.2.12 高速内部振荡器的控制寄存器 6 (FRA6)

地址	地址 002Bh							
位	b7	b6	b5	b4	b3	b2	b1	b0
符号	—	—	—	—	—	—	—	—
复位后的值	出厂值							

位	功能	R/W
b7 ~ b0	保存 32MHz 频率的调整数据。 能通过将此值和 FRA7 寄存器的调整值分别传送到 FRA1 寄存器和 FRA3 寄存器进行调整。	R

9.2.13 高速内部振荡器的控制寄存器 3 (FRA3)

地址	地址 002Fh							
位	b7	b6	b5	b4	b3	b2	b1	b0
符号	—	—	—	—	—	—	—	—
复位后的值	出厂值							

位	功能	R/W
b7 ~ b0	能通过以下的设定，更改高速内部振荡器的频率： 40MHz: FRA1= 复位后的值、FRA3= 复位后的值 36.864MHz: 将 FRA4 寄存器的值和 FRA5 寄存器的值分别传送到 FRA1 寄存器和 FRA3 寄存器。 32MHz: 将 FRA6 寄存器的值和 FRA7 寄存器的值分别传送到 FRA1 寄存器和 FRA3 寄存器。	R/W

必须在将 PRCR 寄存器的 PRC0 位置“1”（允许写）后改写 FRA3 寄存器。

必须在 FRA0 寄存器的 FRA00 位为“0”（高速内部振荡器停止振荡）时改写 FRA3 寄存器。

9.2.14 电压检测寄存器 2 (VCA2)

地址	地址 0034h							
位	b7	b6	b5	b4	b3	b2	b1	b0
符号	VCA27	VCA26	VCA25	—	—	—	—	VCA20
复位后的值	OFS 寄存器的 LVDAS 位为 “1” 的情况							
	0	0	0	0	0	0	0	0
复位后的值	OFS 寄存器的 LVDAS 位为 “0” 的情况							
	0	0	1	0	0	0	0	0

位	符号	位名	功能	R/W
b0	VCA20	内部电源低功耗允许位 (注 1)	0: 禁止低功耗 1: 允许低功耗 (注 2)	R/W
b1	—	保留位	必须置 “0”。	R/W
b2	—			
b3	—			
b4	—			
b5	VCA25	电压检测 0 允许位 (注 3)	0: 电压检测 0 电路无效 1: 电压检测 0 电路有效	R/W
b6	VCA26	电压检测 1 允许位 (注 4)	0: 电压检测 1 电路无效 1: 电压检测 1 电路有效	R/W
b7	VCA27	电压检测 2 允许位 (注 5)	0: 电压检测 2 电路无效 1: 电压检测 2 电路有效	R/W

注 1. 只有在转移到等待模式时才能使用 VCA20 位。必须按照“图 9.3 通过 VCA20 位设定内部电源低功耗的操作步骤”设定 VCA20 位。

注 2. 当 VCA20 位为 “1” (允许低功耗) 时, 不能将 CM1 寄存器的 CM10 位置 “1” (停止模式)。

注 3. 在写 VCA25 位时, 必须写复位后的值。

注 4. 在使用电压检测 1 中断或者 VW1C 寄存器的 VW1C3 位时, 必须将 VCA26 位置 “1”。在将 VCA26 位从 “0” 置为 “1” 后, 电压检测 1 电路在经过 td(E-A) 后开始运行。

注 5. 在使用电压检测 2 中断或者 VCA1 寄存器的 VCA13 位时, 必须将 VCA27 位置 “1”。在将 VCA27 位从 “0” 置为 “1” 后, 电压检测 2 电路在经过 td(E-A) 后开始运行。

必须在将 PRCR 寄存器的 PRC3 位置 “1” (允许写) 后改写 VCA2 寄存器。




图 9.3 通过 VCA20 位设定内部电源低功耗的操作步骤

以下说明时钟发生电路生成的时钟。

9.3 XIN 时钟

XIN 时钟是 XIN 时钟振荡电路提供的时钟，是 CPU 时钟和外围功能时钟的时钟源。XIN 时钟振荡电路通过在 XIN-XOUT 引脚之间连接振荡器构成振荡电路。XIN 时钟振荡电路内置反馈电阻，为了在停止模式中降低功耗，将反馈电阻从振荡电路分开。对于 XIN 时钟振荡电路，也能将外部生成的时钟输入到 XOUT 引脚。

XIN 时钟的连接电路例子如图 9.4 所示。

在复位过程中和复位后，XIN 时钟停止振荡。

在将 CM1 寄存器的 CM13 位置“1”（XIN-XOUT 引脚）后，如果将 CM0 寄存器的 CM05 位置“0”（XIN 时钟振荡），XIN 时钟就开始振荡。在 XIN 时钟振荡稳定后，如果将 OCD 寄存器的 OCD2 位置“0”（选择 XIN 时钟），XIN 时钟就变为 CPU 的时钟源。

在将 OCD2 位置“1”（选择内部振荡器时钟）的情况下，如果将 CM0 寄存器的 CM05 位置“1”（XIN 时钟停止振荡），就能降低功耗。另外，在将外部生成的时钟输入到 XOUT 引脚时，即使将 CM05 位置“1”，XIN 时钟也不停止振荡，所以必要时需从外部停止时钟。

在停止模式中，包括 XIN 时钟在内的全部时钟都停止振荡，详细内容请参照“9.7 功率控制”。




图 9.4 XIN 时钟的连接电路例子

9.4 内部振荡器时钟

内部振荡器时钟是内部振荡器提供的时钟，有高速内部振荡器和低速内部振荡器。FRA0 寄存器的 FRA01 位选择的内部振荡器时钟为内部振荡器时钟。

9.4.1 低速内部振荡器时钟

低速内部振荡器生成的时钟为 CPU 时钟、外围功能时钟、fOCO、fOCO-S 和 fOCO128 的时钟源。

在复位后，低速内部振荡器生成的内部振荡器时钟的无分频时钟为 CPU 时钟。

当 OCD 寄存器的 OCD1 ~ OCD0 位为 “11b” 时，低速内部振荡器在 XIN 时钟停止振荡时自动开始振荡并提供时钟。

根据电源电压和工作环境温度的不同，低速内部振荡器的频率会发生很大的变化，所以在设计应用产品时，必须对频率变化留有充分的容限。

9.4.2 高速内部振荡器时钟

高速内部振荡器生成的时钟为 CPU 时钟、外围功能时钟、fOCO、fOCO-F、fOCO40M 和 fOCO128 的时钟源。

在用作 CPU 时钟、外围功能时钟、fOCO、fOCO-F 的时钟源时，必须通过 FRA2 寄存器的 FRA20 位 ~ FRA22 位进行以下的设定：

- 当 VCC=2.7V ~ 5.5V 时，能设定所有的频率模式 “000b” ~ “111b”
- 当 VCC=1.8V ~ 5.5V 时，为不低于 8 分频的分频比 “110b” ~ “111b”（不低于 8 分频的模式）

高速内部振荡器生成的内部振荡器时钟在复位后停止振荡。如果将 FRA0 寄存器的 FRA00 位置 “1”（内部振荡器振荡），内部振荡器时钟就开始振荡。

FRA4 ~ FRA7 寄存器保存频率调整数据。

为了将高速内部振荡器时钟的频率调整为 36.864MHz，必须将 FRA4 寄存器的调整值和 FRA5 寄存器的调整值分别传送到 FRA1 寄存器和 FRA3 寄存器后再使用。因此，在 UART 模式中使用串行接口时，能将 9600bps 和 38400bps 等位速率的设定误差控制在 0%（参照“表 21.8、表 22.8 UART 模式的位速率设定例子（选择内部时钟的情况）”）。

为了将高速内部振荡器时钟的频率调整为 32MHz，必须将 FRA6 寄存器的调整值和 FRA7 寄存器的调整值分别传送到 FRA1 寄存器和 FRA3 寄存器后再使用。

9.5 XCIN 时钟

XCIN 时钟是 XCIN 时钟振荡电路提供的时钟，是 CPU 时钟和外围功能时钟的时钟源。XCIN 时钟振荡电路通过在 XCIN-XCOUT 引脚之间连接振荡器构成振荡电路。XCIN 时钟振荡电路内置反馈电阻，为了在停止模式中降低功耗，将反馈电阻从振荡电路分开。对于 XCIN 时钟振荡电路，也能将外部生成的时钟输入到 XCIN 引脚。

XCIN 时钟的连接电路例子如图 9.5 所示。

在复位过程中和复位后，XCIN 时钟停止振荡。

在将 CM0 寄存器的 CM04 位置 “1”（XCIN-XCOUT 引脚）后，如果将 CM0 寄存器的 CM03 位置 “0”（XCIN 时钟振荡），XCIN 时钟就开始振荡。在 XCIN 时钟振荡稳定后，如果将 CM0 寄存器的 CM07 位置 “1”（XCIN 时钟），XCIN 时钟就变为 CPU 的时钟源。在将外部生成的时钟输入到 XCIN 引脚时，也必须将 CM0 寄存器的 CM04 位置 “1”（XCIN-XCOUT 引脚）。此时，必须将 XCOUT 引脚置为开路。

本单片机内置反馈电阻，能通过 CM1 寄存器的 CM12 位设定内部电阻有效或者无效。

在停止模式中，包括 XCIN 时钟在内的全部时钟都停止振荡，详细内容请参照“9.7 功率控制”。




图 9.5 XCIN 时钟的连接电路例子

9.6 CPU 时钟和外围功能时钟

有使 CPU 运行的 CPU 时钟和使外围功能运行的时钟（请参照“图 9.1 时钟发生电路（XIN、XCIN 共用引脚）”）。

9.6.1 系统时钟

系统时钟是 CPU 时钟和外围功能时钟的时钟源，能选择 XIN 时钟、XCIN 时钟或者内部振荡器时钟。

9.6.2 CPU 时钟

CPU 时钟是 CPU 和看门狗定时器的运行时钟。

对系统时钟进行 1 分频（无分频）或者 2 分频、4 分频、8 分频、16 分频后的时钟为 CPU 时钟。能通过 CM0 寄存器的 CM06 位和 CM1 寄存器的 CM16、CM17 位选择分频。

必须在 XCIN 时钟振荡稳定时使用 XCIN 时钟。

在复位后，低速内部振荡器时钟的无分频时钟为 CPU 时钟。

在转移到停止模式时，CM06 位变为“1”（8 分频模式）。在转移到停止模式时，必须将 CM3 寄存器的 CM35 位置“0”（CM0 寄存器的 CM06 位、CM1 寄存器的 CM16 位和 CM17 位的设定有效）。

9.6.3 外围功能时钟（f1、f2、f4、f8、f32）

外围功能时钟是外围功能的运行时钟。

f_i ($i=1,2,4,8,32$) 是对系统时钟进行 i 分频后的时钟，用于定时器 RA、定时器 RB、定时器 RC、定时器 RE、串行接口和 A/D 转换器。

如果在将 CM0 寄存器的 CM02 位置“1”（在等待模式中停止外围功能时钟）后转移到等待模式， f_i 就停止振荡。

9.6.4 fOCO

fOCO 是外围功能的运行时钟。

fOCO 的频率和内部振荡器时钟的频率相同，用于定时器 RA。fOCO 在等待模式中不停止振荡。

9.6.5 fOCO40M

fOCO40M 是定时器 RC 的计数源。

fOCO40M 是高速内部振荡器生成的时钟。如果将 FRA00 位置 “1”，就提供 fOCO40M。

fOCO40M 在等待模式中不停止振荡。

此时钟能在电源电压 VCC=2.7 ~ 5.5V 范围内使用。

9.6.6 fOCO-F

fOCO-F 是定时器 RC 和 A/D 转换器的计数源。

fOCO-F 是对高速内部振荡器生成的时钟进行 i 分频 (i=2,3,4,5,6,7,8,9, FRA2 寄存器选择的分频比) 后的时钟。如果将 FRA00 位置 “1”，就提供 fOCO-F。

fOCO-F 在等待模式中不停止振荡。

9.6.7 fOCO-S

fOCO-S 是电压检测电路的运行时钟。

fOCO-S 是低速内部振荡器生成的时钟。如果将 CM14 位置 “0” (低速内部振荡器振荡)，就提供 fOCO-S。

fOCO-S 在等待模式中不停止振荡。

9.6.8 fOCO128

fOCO128 是对 fOCO-S 或者 fOCO-F 进行 128 分频后的时钟。如果将 FRA03 位置 “0”，就选择 fOCO-S 的 128 分频；如果置 “1”，就选择 fOCO-F 的 128 分频。

fOCO128 是定时器 RC 的 TRCGRA 寄存器使用的捕捉信号。

9.6.9 fC、fC4、fC32

fC、fC4、fC32 用于定时器 RA、定时器 RE 和串行接口。

必须在 XCIN 时钟振荡稳定时使用 fC、fC4、fC32。

9.6.10 fOCO-WDT

fOCO-WDT 是看门狗定时器的运行时钟。

fOCO-WDT 是看门狗定时器的低速内部振荡器生成的时钟。如果将 CSPR 寄存器的 CSPRO 位置 “1” (计数源保护模式有效)，就提供 fOCO-WDT。

fOCO-WDT 在看门狗定时器的计数源保护模式中不停止振荡。

9.7 功率控制

功率控制有 3 种模式。在此将等待模式和停止模式以外的状态称为标准运行模式。

9.7.1 标准运行模式

标准运行模式又分为 4 种模式。

在标准运行模式中，因为提供 CPU 时钟和外围功能时钟，所以 CPU 和外围功能都运行。通过控制 CPU 时钟的频率进行功率控制。CPU 时钟的频率越高，处理能力就越强；频率越低，功耗就越小。如果停止不需要的振荡电路，功耗就会更小。

需要在转换目标的时钟振荡稳定时，转换 CPU 时钟的时钟源。必须通过程序在经过振荡稳定的等待时间后再转换时钟。

表 9.2 时钟相关位的设定和模式

模式		OCD 寄存器	CM1 寄存器			CM0 寄存器					FRA0 寄存器	
		OCD2	CM17 CM16	CM14	CM13	CM07	CM06	CM05	CM04	CM03	FRA01	FRA00
高速时钟模式	无分频	0	00b	—	1	0	0	0	—	—	—	—
	2 分频	0	01b	—	1	0	0	0	—	—	—	—
	4 分频	0	10b	—	1	0	0	0	—	—	—	—
	8 分频	0	—	—	1	0	1	0	—	—	—	—
	16 分频	0	11b	—	1	0	0	0	—	—	—	—
低速时钟模式	无分频	—	00b	—	—	1	0	—	1	0	—	—
	2 分频	—	01b	—	—	1	0	—	1	0	—	—
	4 分频	—	10b	—	—	1	0	—	1	0	—	—
	8 分频	—	—	—	—	1	1	—	1	0	—	—
	16 分频	—	11b	—	—	1	0	—	1	0	—	—
高速内部振荡器模式	无分频	1	00b	—	—	0	0	—	—	—	1	1
	2 分频	1	01b	—	—	0	0	—	—	—	1	1
	4 分频	1	10b	—	—	0	0	—	—	—	1	1
	8 分频	1	—	—	—	0	1	—	—	—	1	1
	16 分频	1	11b	—	—	0	0	—	—	—	1	1
低速内部振荡器模式	无分频	1	00b	0	—	0	0	—	—	—	0	—
	2 分频	1	01b	0	—	0	0	—	—	—	0	—
	4 分频	1	10b	0	—	0	0	—	—	—	0	—
	8 分频	1	—	0	—	0	1	—	—	—	0	—
	16 分频	1	11b	0	—	0	0	—	—	—	0	—

—: “0” 和 “1” 都可以。

9.7.1.1 高速时钟模式

XIN 时钟的 1 分频（无分频）、2 分频、4 分频、8 分频或者 16 分频为 CPU 时钟。当 CM14 位为“0”（低速内部振荡器振荡）或者 FRA0 寄存器的 FRA00 位为“1”（高速内部振荡器振荡）时，fOCO 能用于定时器 RA。

当 FRA00 位为“1”时，fOCO40M 能用于定时器 RC。

当 CM14 位为“0”（低速内部振荡器振荡）时，fOCO-S 能用于电压检测电路。

9.7.1.2 低速时钟模式

XCIN 时钟的 1 分频（无分频）、2 分频、4 分频、8 分频或者 16 分频为 CPU 时钟。

在此模式中，能通过停止 XIN 时钟和高速内部振荡器以及将 FMR2 寄存器的 FMR27 位置“1”（允许闪存低功耗电流读模式），进行低功耗运行。CPU 时钟为 XCIN 时钟的 1 分频（无分频）、2 分频、4 分频或者 8 分频时，能使用低功耗电流读模式。但是，当所选 CPU 时钟的频率不超过 3kHz 时，就不能使用低功耗电流读模式。在设定 CPU 时钟的分频比后，必须将 FMR27 位置“1”。

当 FRA00 位为“1”时，fOCO40M 能用于定时器 RC。

当 CM14 位为“0”（低速内部振荡器振荡）时，fOCO-S 能用于电压检测电路。

在从低速时钟模式转移到等待模式时，能通过将 VCA2 寄存器的 VCA20 位置“1”（允许内部电源低功耗），进一步降低等待模式中的消耗电流。

降低功耗的方法请参照“31. 功耗的降低”。

9.7.1.3 高速内部振荡器模式

当 FRA0 寄存器的 FRA00 位为“1”（高速内部振荡器振荡）并且 FRA01 位为“1”时，高速内部振荡器为内部振荡器时钟。此时，内部振荡器时钟的 1 分频（无分频）、2 分频、4 分频、8 分频或者 16 分频为 CPU 时钟。当 FRA00 位为“1”时，fOCO40M 能用于定时器 RC。

当 CM14 位为“0”（低速内部振荡器振荡）时，fOCO-S 能用于电压检测电路。

9.7.1.4 低速内部振荡器模式

当 CM1 寄存器的 CM14 位为“0”（低速内部振荡器振荡）并且 FRA0 寄存器的 FRA01 位为“0”时，低速内部振荡器为内部振荡器时钟。此时，内部振荡器时钟的 1 分频（无分频）、2 分频、4 分频、8 分频或者 16 分频为 CPU 时钟。另外，内部振荡器时钟为外围功能时钟的时钟源。当 FRA00 位为“1”时，fOCO40M 能用于定时器 RC。

当 CM14 位为“0”（低速内部振荡器振荡）时，fOCO-S 能用于电压检测电路。

在此模式中，能通过停止 XIN 时钟和高速内部振荡器以及将 FMR2 寄存器的 FMR27 位置“1”（允许闪存低功耗电流读模式），进行低功耗运行。CPU 时钟为低速内部振荡器时钟的 4 分频、8 分频、或者 16 分频时，能使用低功耗电流读模式。在设定 CPU 时钟的分频比后，必须将 FMR27 位置“1”。

在从低速内部振荡器模式转移到等待模式时，能通过将 VCA2 寄存器的 VCA20 位置“1”（允许内部电源低功耗），进一步降低等待模式中的消耗电流。

降低功耗的方法请参照“31. 功耗的降低”。

9.7.2 等待模式

因为在等待模式中 CPU 时钟停止振荡，所以通过 CPU 时钟运行的 CPU 停止运行，并且计数源保护模式无效时的看门狗定时器也停止运行。因为 XIN 时钟、XCIN 时钟和内部振荡器时钟不停止振荡，所以使用这些时钟的外围功能保持运行状态。

9.7.2.1 外围功能时钟停止功能

当 CM02 位为“1”（在等待模式中停止外围功能时钟）时，因为 f1、f2、f4、f8、f32 在等待模式中停止振荡，所以能降低功耗。

9.7.2.2 向等待模式的转移

一旦执行 WAIT 指令或者将 CM3 寄存器的 CM30 位置“1”（转移到等待模式），就转移到等待模式。

当 OCD 寄存器的 OCD2 位为“1”（内部振荡器为系统时钟）时，必须在将 OCD 寄存器的 OCD1 位置“0”（禁止振荡停止检测中断）后，执行 WAIT 指令或者将 CM3 寄存器的 CM30 位置“1”（转移到等待模式）。

如果在 OCD1 位为“1”（允许振荡停止检测中断）的状态下转移到等待模式，由于 CPU 时钟不停止振荡，所以不能降低消耗电流。

只有在将 FMR27 位置“0”（禁止低消耗电流读模式）后，才能向等待模式转移。在 FMR27 位为“1”（允许低消耗电流读模式）的状态下，不能向等待模式转移。

9.7.2.3 等待模式中的引脚状态

输入 / 输出端口保持进入等待模式前的状态。

9.7.2.4 从等待模式的返回

通过复位或者外围功能中断从等待模式返回。

外围功能中断受 CM02 位的影响。当 CM02 位为“0”（在等待模式中不停止外围功能时钟）时，A/D 转换中断以外的外围功能中断能用于从等待模式的返回；当 CM02 位为“1”（在等待模式中停止外围功能时钟）时，使用外围功能时钟的外围功能停止运行，所以通过外部信号或者内部振荡器时钟运行的外围功能中断能用于从等待模式的返回。

能用于从等待模式返回的中断和使用条件如表 9.3 所示。

表 9.3 能用于从等待模式返回的中断和使用条件

中断	CM02=0	CM02=1
串行接口中断	可用于内部时钟和外部时钟。	可用于外部时钟。
同步串行通信单元中断 / I ² C 总线接口中断	可用于所有模式。	—（不能使用）
键输入中断	可使用	可使用
A/D 转换中断	—（不能使用）	—（不能使用）
定时器 RA 中断	可用于所有模式。	可在没有滤波器的情况下用于事件计数器模式。 可在 fOCO、fC、fC32 为计数源时使用。
定时器 RB 中断	可用于所有模式。	—（不能使用）
定时器 RC 中断	可用于所有模式。	—（不能使用）
定时器 RE 中断	可用于所有模式。	可用于实时时钟模式。
INT 中断	可使用	可使用（可在没有滤波器的情况下使用 INT0、INT1、INT3）。
电压监视 1 中断	可使用	可使用
电压监视 2 中断	可使用	可使用
振荡停止检测中断	可使用	—（不能使用）

从 CM3 寄存器的 CM30 位被置“1”（转移到等待模式）后的等待模式返回后到执行第一条指令的时间如图 9.6 所示。

当将外围功能中断用于从等待模式的返回时，必须在将 CM30 位置“1”前进行以下的设定：

1. 将 I 标志置“0”（禁止可屏蔽中断）。
2. 对用于从等待模式返回的外围功能中断，给其对应的中断控制寄存器的 ILVL2～ILVL0 位设定中断优先级。对不用于从等待模式返回的外围功能中断，将其对应的 ILVL2～ILVL0 位全部置“000b”（禁止中断）。
3. 运行用于从等待模式返回的外围功能。

在通过外围功能中断返回时，从发生中断请求到执行下一条指令的时间（周期数）取决于 FMR0 寄存器的 FMSTP 位和 VCA2 寄存器的 VCA20 位的设定，如图 9.6 所示。

通过外围功能中断从等待模式返回后的 CPU 时钟是 CM3 寄存器的 CM35、CM36、CM37 位设定的时钟。此时，CM0 寄存器的 CM06 位、CM1 寄存器的 CM16 位和 CM17 位被自动更改。




图 9.6 从 CM3 寄存器的 CM30 位被置“1”（转移到等待模式）后的等待模式返回后到执行第一条指令的时间

从执行 WAIT 指令后的等待模式到执行中断程序的时间如图 9.7 所示。

当将外围功能中断用于从等待模式的返回时，必须在执行 WAIT 指令前进行以下的设定：

1. 对用于从等待模式返回的外围功能中断，给其对应的中断控制寄存器的 ILVL2 ~ ILVL0 位设定中断优先级。对不用于从等待模式返回的外围功能中断，将其对应的 ILVL2 ~ ILVL0 位全部置“000b”（禁止中断）。
2. 将 I 标志置“1”。
3. 运行用于从等待模式返回的外围功能。

在通过外围功能中断返回时，从发生中断请求到执行中断程序的时间（周期数）取决于 FMR0 寄存器的 FMSTP 位和 VCA2 寄存器的 VCA20 位的设定，如图 9.7 所示。

通过外围功能中断从等待模式返回后的 CPU 时钟是 CM3 寄存器的 CM35、CM36、CM37 位设定的时钟。此时，CM0 寄存器的 CM06 位、CM1 寄存器的 CM16 位和 CM17 位被自动更改。




图 9.7 从执行 WAIT 指令后的等待模式到执行中断程序的时间

9.7.3 停止模式

在停止模式中，除 fOCO-WDT 以外，全部振荡停止。因为 CPU 时钟和外围功能时钟停止振荡，所以通过这些时钟运行的 CPU 和外围功能也停止运行。停止模式是功耗最小的模式。当 VCC 引脚的外加电压不低于 VRAM 时，保持内部 RAM 的内容。

另外，通过外部信号运行的外围功能保持运行状态。

能用于从停止模式返回的中断和使用条件如表 9.4 所示。

表 9.4 能用于从停止模式返回的中断和使用条件

中断	使用条件
键输入中断	可使用
INT0、INT1、INT3 中断	可在没有滤波器的情况下使用。
定时器 RA 中断	在没有滤波器的情况下，可在事件计数器模式中对外部脉冲进行计数时使用。
串行接口中断	可在选择外部时钟时使用。
电压监视 1 中断	可在数字滤波器无效模式（VW1C 寄存器的 VW1C1 位为“1”）中使用。
电压监视 2 中断	可在数字滤波器无效模式（VW2C 寄存器的 VW2C1 位为“1”）中使用。

9.7.3.1 向停止模式的转移

一旦将 CM1 寄存器的 CM10 位置“1”（全部时钟停止振荡），就转移到停止模式，同时 CM0 寄存器的 CM06 位变为“1”（8 分频模式）。

在使用停止模式时，必须先将 OCD 寄存器的 OCD1 ~ OCD0 位置“00b”，然后将 CM3 寄存器的 CM35 位置“0”（CM0 寄存器的 CM06 位、CM1 寄存器的 CM16 位和 CM17 位的设定有效），再转移到停止模式。

只有在将 FMR27 位置“0”（禁止低消耗电流读模式）后，才能向停止模式转移。在 FMR27 位为“1”（允许低消耗电流读模式）的状态下，不能向停止模式转移。

9.7.3.2 停止模式中的引脚状态

输入/输出端口保持进入停止模式前的状态。但是，当 CM1 寄存器的 CM13 位为“1”（XIN-XOUT 引脚）时，XOUT（P4_7）引脚为“H”电平；当 CM13 位为“0”（输入端口 P4_6 和 P4_7）时，P4_7（XOUT）为输入状态。

9.7.3.3 从停止模式的返回

通过复位或者外围功能中断从停止模式返回。

从停止模式到执行中断程序的时间如图 9.8 所示。

在通过外围功能中断返回时，必须在将 CM10 位置“1”前进行以下的设定：

1. 对用于从停止模式返回的外围功能中断，给其对应的 ILVL2 ~ ILVL0 位设定中断优先级。
对不用于从停止模式返回的外围功能中断，将其对应的 ILVL2 ~ ILVL0 位全部置“000b”（禁止中断）。
2. 将 I 标志置“1”。
3. 运行用于从停止模式返回的外围功能。

在通过外围功能中断返回时，如果在发生中断请求后开始提供 CPU 时钟，就执行中断程序。

通过外围功能中断从停止模式返回后的 CPU 时钟为进入停止模式前所用时钟的 8 分频。在转移到停止模式时，必须将 CM3 寄存器的 CM35 位置“0”（CM0 寄存器的 CM06 位、CM1 寄存器的 CM16 位和 CM17 位的设定有效）。




图 9.8 从停止模式到执行中断程序的时间

功率控制模式的状态转移如图 9.9 所示。




图 9.9 功率控制模式的状态转移

9.8 振荡停止检测功能

振荡停止检测功能是检测 XIN 时钟振荡电路停止的功能。

能通过 OCD 寄存器的 OCD0 位选择振荡停止检测功能是否有效。

振荡停止检测功能的规格如表 9.5 所示。

在 XIN 时钟为 CPU 时钟源并且 OCD1 ~ OCD0 位为 “11b” 的情况下，如果 XIN 时钟停止振荡，就出现以下的状态：

- OCD 寄存器的 OCD2 位变为 “1”（选择内部振荡器时钟）。
- OCD 寄存器的 OCD3 位变为 “1”（XIN 时钟停止振荡）。
- CM1 寄存器的 CM14 位变为 “0”（低速内部振荡器振荡）。
- 产生振荡停止检测中断请求。

表 9.5 振荡停止检测功能的规格

项目	规格
能检测振荡停止的时钟和频率范围	$f(\text{XIN}) \geq 2\text{MHz}$
振荡停止检测功能的有效条件	将 OCD1 ~ OCD0 位置 “11b”。
振荡停止检测时的运行	发生振荡停止检测中断。

9.8.1 振荡停止检测功能的使用方法

- 振荡停止检测中断与看门狗定时器中断、电压监视 1 中断、电压监视 2 中断共用向量。在同时使用振荡停止检测中断和看门狗定时器中断时，必须判断中断源。

振荡停止检测中断、看门狗定时器中断、电压监视 1 中断和电压监视 2 中断的中断源判断如表 9.6 所示，振荡停止检测中断、看门狗定时器中断、电压监视 1 中断和电压监视 2 中断的中断源判断方法的例子如图 9.11 所示。

- 如果 XIN 时钟在振荡停止后重新开始振荡，就必须通过程序将 XIN 时钟恢复为 CPU 时钟或者外围功能的时钟源。

从低速内部振荡器时钟到 XIN 时钟的转换步骤如图 9.10 所示。

- 如果在使用振荡停止检测功能的过程中转移到等待模式，就必须将 CM02 位置 “0”（在等待模式中不停止外围功能时钟）。
- 振荡停止检测功能是针对因外部因素导致 XIN 时钟停止振荡而设置的功能，因此在通过程序使 XIN 时钟停止或者振荡时（设定为停止模式或者更改 CM05 位），必须将 OCD1 ~ OCD0 位置 “00b”。
- 因为在 XIN 时钟的频率低于 2MHz 时不能使用该功能，所以必须将 OCD1 ~ OCD0 位置 “00b”。
- 在检测到振荡停止后，如果将低速内部振荡器时钟用作 CPU 时钟和外围功能的时钟源，就必须先将 FRA0 寄存器的 FRA01 位置 “0”（选择低速内部振荡器），然后将 OCD1 ~ OCD0 位置 “11b”。在检测到振荡停止后，如果将高速内部振荡器时钟用作 CPU 时钟和外围功能的时钟源，就必须先将 FRA00 位置 “1”（高速内部振荡器振荡）并且将 FRA01 位置 “1”（选择高速内部振荡器），然后将 OCD1 ~ OCD0 位置 “11b”。

表 9.6 振荡停止检测中断、看门狗定时器中断、电压监视 1 中断和电压监视 2 中断的中断源判断

发生的中断源	表示中断源的位
振荡停止检测 (在 (a) 或者 (b) 时)	(a)OCD 寄存器的 OCD3=1 (b)OCD 寄存器的 OCD1 ~ OCD0=11b 并且 OCD2=1
看门狗定时器	VW2C 寄存器的 VW2C3=1
电压监视 1	VW1C 寄存器的 VW1C2=1
电压监视 2	VW2C 寄存器的 VW2C2=1




图 9.10 从低速内部振荡器到 XIN 时钟的转换步骤




图 9.11 振荡停止检测中断、看门狗定时器中断、电压监视 1 中断和电压监视 2 中断的中断源判断方法的例子

9.9 使用时钟发生电路时的注意事项

9.9.1 停止模式

要转移到停止模式时，必须先将 FMR0 寄存器的 FMR01 位置 “0”（CPU 改写模式无效），然后将 CM1 寄存器的 CM10 位置 “1”（停止模式）。指令队列是从将 CM10 位置 “1”（停止模式）的指令开始预读 4 字节，然后程序停止。

必须紧接在将 CM10 位置 “1” 的指令之后插入 JMP.B 指令，再至少插入 4 条 NOP 指令。

- 转移到停止模式的程序例子

```

BCLR    1, FMR0      ; CPU 改写模式无效
BCLR    7, FMR2      ; 禁止低消耗电流读模式
BSET    0, PRCR      ; 允许写 CM1 寄存器
FSET    I            ; 允许中断
BSET    0, CM1       ; 停止模式
JMP.B   LABEL_001

LABEL_001:
NOP
NOP
NOP
NOP

```

9.9.2 等待模式

将 CM30 位置 “1” 后转移到等待模式时，必须在将 FMR0 寄存器的 FMR01 位置 “0”（CPU 改写模式无效）后，再将 CM30 位置 “1”。

要通过 WAIT 指令转移到等待模式时，必须在将 FMR0 寄存器的 FMR01 位置 “0”（CPU 改写模式无效）后执行 WAIT 指令。指令队列是从将 CM30 位置 “1”（转移到等待模式）的指令或者 WAIT 指令开始预读 4 字节，然后程序停止。必须在将 CM30 位置 “1”（转移到等待模式）的指令或者 WAIT 指令之后至少插入 4 条 NOP 指令。

- 执行 WAIT 指令的程序例子

```

BCLR    1, FMR0      ; CPU 改写模式无效
BCLR    7, FMR2      ; 禁止低消耗电流读模式
FSET    I            ; 允许中断
WAIT    ; 等待模式
NOP
NOP
NOP
NOP

```

- 执行将CM30位置“1”的程序例子

```

BCLR    1, FMR0      ; CPU 改写模式无效
BCLR    7, FMR2      ; 禁止低消耗电流读模式
BSET    0, PRCR      ; 允许写CM3寄存器
FCLR    I           ; 禁止中断
BSET    0, CM3       ; 等待模式
NOP
NOP
NOP
NOP
BCLR    0, PRCR      ; 禁止写CM3寄存器
FSET    I           ; 允许中断

```

9.9.3 振荡停止检测功能

因为在 XIN 时钟频率低于 2MHz 时不能使用振荡停止检测功能，所以必须将 OCD1 ~ OCD0 位置“00b”。

9.9.4 振荡电路常数

有关用户系统的最佳振荡电路常数，请向谐振器生产厂商询问后决定。

在电源电压 VCC 低于 2.7V 的情况下，建议将 CM1 寄存器的 CM11 位置“1”（内部反馈电阻无效），并且在外部连接反馈电阻。

10. 保护

这是为了在程序失控时保护重要的寄存器不被轻易改写的功能。

PRCR 寄存器保护的寄存器如下：

- 由PRC0位保护的寄存器：CM0、CM1、CM3、OCD、FRA0、FRA1、FRA2、FRA3寄存器
- 由PRC1位保护的寄存器：PM0寄存器和PM1寄存器
- 由PRC2位保护的寄存器：PD0寄存器
- 由PRC3位保护的寄存器：OCVREFCR、VCA2、VD1LS、VW0C、VW1C、VW2C寄存器

10.1 寄存器说明

10.1.1 保护寄存器（PRCR）

地址	地址 000Ah							
位	b7	b6	b5	b4	b3	b2	b1	b0
符号	—	—	—	—	PRC3	PRC2	PRC1	PRC0
复位后的值	0	0	0	0	0	0	0	0

位	符号	位名	功能	R/W
b0	PRC0	保护位 0	允许写 CM0、CM1、CM3、OCD、FRA0、FRA1、FRA2、FRA3 寄存器。 0: 禁止写 1: 允许写（注 2）	R/W
b1	PRC1	保护位 1	允许写 PM0、PM1 寄存器。 0: 禁止写 1: 允许写（注 2）	R/W
b2	PRC2	保护位 2	允许写 PD0 寄存器。 0: 禁止写 1: 允许写（注 1）	R/W
b3	PRC3	保护位 3	允许写 OCVREFCR、VCA2、VD1LS、VW0C、VW1C、VW2C 寄存器。 0: 禁止写 1: 允许写（注 2）	R/W
b4	—	保留位	必须置“0”。	R/W
b5	—			
b6	—			
b7	—	什么也不指定。读写值都为“0”。		—

注 1. 如果在给 PRC2 位写“1”（允许写）后写 SFR 区域，PRC2 位就变为“0”。必须通过将 PRC2 位置“1”的指令的下一条指令更改由 PRC2 位保护的寄存器。另外，在将 PRC2 位置“1”的指令和下一条指令之间不能发生中断和 DTC 启动。

注 2. 即使在给 PRC0、PRC1、PRC3 位写“1”（允许写）后写 SFR 区域，PRC0、PRC1、PRC3 位也不变为“0”，因此必须通过程序置“0”。

11. 中断

11.1 概要

11.1.1 中断的分类

中断的分类如图 11.1 所示。




图 11.1 中断的分类

- 可屏蔽中断：能通过中断允许标志（I 标志）允许（禁止）中断，并且能通过中断优先级更改中断的优先级。
- 非屏蔽中断：不能通过中断允许标志（I 标志）允许（禁止）中断，也不能通过中断优先级更改中断的优先级。

11.1.2 软件中断

软件中断通过执行指令而产生，是非屏蔽中断。

11.1.2.1 未定义指令中断

如果执行 UND 指令，就产生未定义指令中断。

11.1.2.2 上溢中断

在 O 标志为“1”（运算结果上溢）时，如果执行 INTO 指令，就产生上溢中断。根据运算，O 标志发生变化的指令如下：

ABS、ADC、ADCF、ADD、CMP、DIV、DIVU、DIVX、NEG、RMPA、SBB、SHA、SUB

11.1.2.3 BRK 中断

如果执行 BRK 指令，就产生 BRK 中断。

11.1.2.4 INT 指令中断

如果执行 INT 指令，就产生 INT 指令中断。INT 指令能指定的软件中断序号是 0 ~ 63。分配给外围功能中断的软件中断序号能通过执行 INT 指令，执行和外围功能中断相同的中断程序。

对于软件中断序号 0 ~ 31，在执行指令时先将 U 标志压栈，然后将 U 标志置“0”（选择 ISP），再执行中断响应顺序。在从中断程序返回时恢复被压栈的 U 标志。对于软件中断序号 32 ~ 63，在执行指令时 U 标志不变，使用当时选择的 SP。

11.1.3 特殊中断

特殊中断是非屏蔽中断。

11.1.3.1 看门狗定时器中断

看门狗定时器是看门狗定时器产生的中断。有关看门狗定时器的详细内容，请参照“14. 看门狗定时器”。

11.1.3.2 振荡停止检测中断

振荡停止检测中断是振荡停止检测功能产生的中断。有关振荡停止检测功能的详细内容，请参照“9. 时钟发生电路”。

11.1.3.3 电压监视 1 中断

电压监视 1 中断是电压检测电路产生的中断。能通过 CMPA 寄存器的 IRQ1SEL 位选择非屏蔽中断或者可屏蔽中断。有关电压检测电路的详细内容，请参照“6. 电压检测电路”。

11.1.3.4 电压监视 2 中断

电压监视 2 中断是电压检测电路产生的中断。能通过 CMPA 寄存器的 IRQ2SEL 位选择非屏蔽中断或者可屏蔽中断。有关电压检测电路的详细内容，请参照“6. 电压检测电路”。

11.1.3.5 单步中断和地址断开中断

因为单步中断和地址断开中断是开发工具专用的中断，所以不能使用。

11.1.3.6 地址匹配中断

如果 AIER0 寄存器的 AIER00 位和 AIER1 寄存器的 AIER10 位中的任意 1 位为“1”（允许地址匹配中断），就在执行对应的 RMAD0 ~ RMAD1 寄存器所指地址的指令前产生地址匹配中断。有关地址匹配中断的详细内容，请参照“11.6 地址匹配中断”。

11.1.4 外围功能中断

外围功能中断是单片机内部的外围功能产生的中断，是可屏蔽中断。有关外围功能中断的中断源，请参照“表 11.2 可变向量表”中分配的中断和向量地址。有关外围功能的详细内容，请参照各外围功能的说明。

11.1.5 中断和中断向量

1 个向量为 4 字节。必须给各中断向量设定中断程序的起始地址。如果接受中断请求，就转移到设定在中断向量的地址。

中断向量如图 11.2 所示。




图 11.2 中断向量

11.1.5.1 固定向量表

如表 11.1 所示，固定向量表分配在地址 0FFDCh ~ 地址 0FFFFh。固定向量的向量地址（H）用于 ID 码检查功能，详细内容请参照“30.3 闪存的改写禁止功能”。

表 11.1 固定向量表

中断源	向量地址 地址（L）~地址（H）	备注	参照
未定义指令	0FFDCh ~ 0FFDFh	通过 UND 指令产生中断。	R8C/Tiny 系列软件手册
上溢	0FFE0h ~ 0FFE3h	通过 INTO 指令产生中断。	
BRK 指令	0FFE4h ~ 0FFE7h	当 0FFE7h 地址的内容为 FFh 时，从可变量表内的向量指向的地址开始执行。	
地址匹配	0FFE8h ~ 0FFE Bh		11.6 地址匹配中断
单步（注 1）	0FFECh ~ 0FEFh		
看门狗定时器、 振荡停止检测、 电压监视 1、电压监视 2	0FFF0h ~ 0FFF3h		14. 看门狗定时器 9. 时钟发生电路 6. 电压检测电路
地址断开（注 1）	0FFF4h ~ 0FFF7h		
（保留）	0FFF8h ~ 0FFF Bh		
复位	0FFFCh ~ 0FFFh		5. 复位

注 1. 因为是开发工具专用的中断，所以不能使用。

11.1.5.2 可变向量表

从设定在 INTB 寄存器的起始地址开始的 256 字节为可变向量表区域。
可变向量表如表 11.2 所示。

表 11.2 可变向量表

中断源	向量地址 (注 1) 地址 (L) ~ 地址 (H)	软件中断 序号	中断控制 寄存器	参照
BRK 指令 (注 3)	+0 ~ +3 (0000h ~ 0003h)	0	—	R8C/Tiny 系列软件手册
闪存就绪	+4 ~ +7 (0004h ~ 0007h)	1	FMRDYIC	30. 闪存
— (保留)		2 ~ 5	—	—
— (保留)	+24 ~ +27 (0018h ~ 001Bh)	6	—	—
定时器 RC	+28 ~ +31 (001Ch ~ 001Fh)	7	TRCIC	19. 定时器 RC
— (保留)	+32 ~ +35 (0020h ~ 0023h)	8	—	—
— (保留)	+36 ~ +39 (0024h ~ 0027h)	9	—	—
定时器 RE	+40 ~ +43 (0028h ~ 002Bh)	10	TREIC	20. 定时器 RE
UART2 发送 /NACK2	+44 ~ +47 (002Ch ~ 002Fh)	11	S2TIC	22. 串行接口 (UART2)
UART2 接收 /ACK2	+48 ~ +51 (0030h ~ 0033h)	12	S2RIC	
键输入	+52 ~ +55 (0034h ~ 0037h)	13	KUPIC	11.5 键输入中断
A/D 转换	+56 ~ +59 (0038h ~ 003Bh)	14	ADIC	27. A/D 转换器
同步串行通信单元 / I ² C 总线接口 (注 2)	+60 ~ +63 (003Ch ~ 003Fh)	15	SSUIC/ IICIC	24. 同步串行通信单元 (SSU) 25. I ² C 总线接口
— (保留)		16	—	—
UART0 发送	+68 ~ +71 (0044h ~ 0047h)	17	S0TIC	21. 串行接口 (UARTi (i=0 ~ 1))
UART0 接收	+72 ~ +75 (0048h ~ 004Bh)	18	S0RIC	
UART1 发送	+76 ~ +79 (004Ch ~ 004Fh)	19	S1TIC	
UART1 接收	+80 ~ +83 (0050h ~ 0053h)	20	S1RIC	
— (保留)	+84 ~ +87 (0054h ~ 0057h)	21	—	
定时器 RA	+88 ~ +91 (0058h ~ 005Bh)	22	TRAIC	17. 定时器 RA
— (保留)		23	—	—
定时器 RB	+96 ~ +99 (0060h ~ 0063h)	24	TRBIC	18. 定时器 RB
INT1	+100 ~ +103 (0064h ~ 0067h)	25	INT1IC	11.4 INT 中断
INT3	+104 ~ +107 (0068h ~ 006Bh)	26	INT3IC	
— (保留)		27	—	—
— (保留)		28	—	—
INT0	+116 ~ +119 (0074h ~ 0077h)	29	INT0IC	11.4 INT 中断
UART2 总线冲突检测	+120 ~ +123 (0078h ~ 007Bh)	30	U2BCNIC	22. 串行接口 (UART2)
— (保留)		31	—	—
软件 (注 3)	+128 ~ +131 (0080h ~ 0083h) ~ +164 ~ +167 (00A4h ~ 00A7h)	32 ~ 41	—	R8C/Tiny 系列软件手册
— (保留)		42 ~ 49	—	—
电压监视 1	+200 ~ +203 (00C8h ~ 00CBh)	50	VCMP1IC	6. 电压检测电路
电压监视 2	+204 ~ +207 (00CCh ~ 00CFh)	51	VCMP2IC	
— (保留)		52 ~ 55	—	—
软件 (注 3)	+224 ~ +227 (00E0h ~ 00E3h) ~ +252 ~ +255 (00FCh ~ 00FFh)	56 ~ 63		R8C/Tiny 系列软件手册

注 1. 这是从 INTB 寄存器指向的地址开始的相对地址。

注 2. 能通过 SSUICSR 寄存器的 IICSEL 位选择该中断源。

注 3. 不能通过 I 标志禁止该中断源。

11.2 寄存器说明

11.2.1 中断控制寄存器

(TREIC、S2TIC、S2RIC、KUPIC、ADIC、S0TIC、S0RIC、S1TIC、S1RIC、TRAIC、TRBIC、U2BCNIC、VCMP1IC、VCMP2IC)

地址 地址 004Ah (TREIC)、地址 004Bh (S2TIC)、地址 004Ch (S2RIC)、地址 004Dh (KUPIC)、地址 004Eh (ADIC)、地址 0051h (S0TIC)、地址 0052h (S0RIC)、地址 0053h (S1TIC)、地址 0054h (S1RIC)、地址 0056h (TRAIC)、地址 0058h (TRBIC)、地址 005Eh (U2BCNIC)、地址 0072h (VCMP1IC)、地址 0073h (VCMP2IC)

位	b7	b6	b5	b4	b3	b2	b1	b0
符号	—	—	—	—	IR	ILVL2	ILVL1	ILVL0
复位后的值	X	X	X	X	X	0	0	0

位	符号	位名	功能	R/W
b0	ILVL0	中断优先级选择位	b2 b1 b0 0 0 0: 0 (禁止中断)	R/W
b1	ILVL1		0 0 1: 1	R/W
b2	ILVL2		0 1 0: 2	R/W
			0 1 1: 3	
		1 0 0: 4		
		1 0 1: 5		
		1 1 0: 6		
		1 1 1: 7		
b3	IR	中断请求位	0: 无中断请求 1: 有中断请求	R/W (注1)
b4	—	什么也不指定。只能写“0”，读取值为不定值。		—
b5	—			
b6	—			
b7	—			

注1. IR位只能写“0”（不能写“1”）。

必须在不发生与该寄存器对应的中断请求的位置更改中断控制寄存器，请参照“11.8.5 中断控制寄存器的变更”。

11.2.2 中断控制寄存器（FMRDYIC、TRCIC、SSUIC/IICIC）

地址	地址 0041h（FMRDYIC）、地址 0047h（TRCIC）、地址 004Fh（SSUIC/IICIC（注1））							
位	b7	b6	b5	b4	b3	b2	b1	b0
符号	—	—	—	—	IR	ILVL2	ILVL1	ILVL0
复位后的值	X	X	X	X	X	0	0	0

位	符号	位名	功能	R/W
b0	ILVL0	中断优先级选择位	b2 b1 b0 0 0 0: 0（禁止中断） 0 0 1: 1 0 1 0: 2 0 1 1: 3 1 0 0: 4 1 0 1: 5 1 1 0: 6 1 1 1: 7	R/W
b1	ILVL1			R/W
b2	ILVL2			R/W
b3	IR	中断请求位	0: 无中断请求 1: 有中断请求	R
b4	—	什么也不指定。只能写“0”，读取值为不定值。		—
b5	—			
b6	—			
b7	—			

注 1. 能通过 SSUICSR 寄存器的 IICSEL 位进行选择。

必须在不发生与该寄存器对应的中断请求的位置更改中断控制寄存器，请参照“11.8.5 中断控制寄存器的变更”。

11.2.3 INT_i 中断控制寄存器 (INT_iIC) (i=0,1,3)

地址	地址 0059h (INT1IC)、地址 005Ah (INT3IC)、地址 005Dh (INT0IC)							
位	b7	b6	b5	b4	b3	b2	b1	b0
符号	—	—	—	POL	IR	ILVL2	ILVL1	ILVL0
复位后的值	X	X	0	0	X	0	0	0

位	符号	位名	功能	R/W
b0	ILVL0	中断优先级选择位	b2 b1 b0 0 0 0: 0 (禁止中断)	R/W
b1	ILVL1		0 0 1: 1	R/W
b2	ILVL2		0 1 0: 2	R/W
			0 1 1: 3	
		1 0 0: 4		
		1 0 1: 5		
		1 1 0: 6		
		1 1 1: 7		
b3	IR	中断请求位	0: 无中断请求 1: 有中断请求	R/W (注 1)
b4	POL	极性转换位 (注 3)	0: 选择下降沿 1: 选择上升沿 (注 2)	R/W
b5	—	保留位	必须置“0”。	R/W
b6	—	什么也不指定。只能写“0”，读取值为不定值。		—
b7	—			

注 1. IR 位只能写“0”（不能写“1”）。

注 2. 当 INTEN 寄存器的 INTIPL 位为“1”（双边沿）时，必须将 POL 位置“0”（选择下降沿）。

注 3. 如果更改 POL 位，IR 位就可能变为“1”（有中断请求），请参照“11.8.4 中断源的变更”。

必须在不发生与该寄存器对应的中断请求的位置更改中断控制寄存器，请参照“11.8.5 中断控制寄存器的变更”。

11.3 中断控制

以下说明可屏蔽中断的允许和禁止以及接受优先级的设定，但是在此说明的内容不适用于非屏蔽中断。

通过 FLG 寄存器的 I 标志、IPL 以及各中断控制寄存器的 ILVL2 ~ ILVL0 位允许或者禁止可屏蔽中断，各中断控制寄存器的 IR 位表示中断请求的有无。

11.3.1 I 标志

通过 I 标志允许或者禁止可屏蔽中断。如果将 I 标志置“1”（允许），就允许可屏蔽中断；如果置“0”（禁止），就禁止全部的可屏蔽中断。

11.3.2 IR 位

如果发生中断请求，IR 位就变为“1”（有中断请求）。在接受中断请求并转移到对应的中断向量后，IR 位变为“0”（无中断请求）。

能通过程序给 IR 位写“0”，但是不能写“1”。

但是，在定时器 RC 中断、同步串行通信单元中断、I²C 总线接口中断以及闪存中断的情况下，IR 位的操作不同，请参照“11.7 定时器 RC 中断、同步串行通信单元中断、I²C 总线接口中断、闪存中断（有多个中断请求源的中断）”。

11.3.3 ILVL2 ~ ILVL0 位和 IPL

能通过 ILVL2 ~ ILVL0 位设定中断优先级。

中断优先级的设定以及 IPL 允许的中断优先级分别如表 11.3 和表 11.4 所示。

接受中断请求的条件如下所示：

- I 标志 = 1
- IR 位 = 1
- 中断优先级 > IPL

I 标志、IR 位、ILVL2 ~ ILVL0 位和 IPL 各自独立，互不影响。

表 11.3 中断优先级的设定

ILVL2 ~ ILVL0 位	中断优先级	优先级
000b	0（禁止中断）	—
001b	1	低 ↓ 高
010b	2	
011b	3	
100b	4	
101b	5	
110b	6	
111b	7	

表 11.4 IPL 允许的中断优先级

IPL	允许的中断优先级
000b	允许 1 级以上 (含 1 级)
001b	允许 2 级以上 (含 2 级)
010b	允许 3 级以上 (含 3 级)
011b	允许 4 级以上 (含 4 级)
100b	允许 5 级以上 (含 5 级)
101b	允许 6 级以上 (含 6 级)
110b	允许 7 级以上 (含 7 级)
111b	禁止全部的可屏蔽中断

11.3.4 中断响应顺序

以下说明从接受中断请求到执行中断程序的中断响应顺序。

如果在执行指令过程中发生中断请求，CPU 就在该指令执行结束后判断优先级，从下一个周期转移到中断响应顺序。但是，如果在执行 SMOVB、SMOVF、SSTR、RMPA 各指令的过程中发生中断请求，就暂时中断指令的运行，转移到中断响应顺序。

中断响应顺序的运行如下，中断响应顺序的执行时间如图 11.3 所示。

1. 在 CPU 通过读地址 00000h 获得中断信息（中断序号和中断请求优先级）后，对应中断的 IR 位变为“0”（无中断请求）（注 2）。
2. 将中断响应顺序前的 FLG 寄存器保存到 CPU 内部的临时寄存器（注 1）。
3. FLG 寄存器中的 I 标志、D 标志和 U 标志的状态如下所示：
I 标志为“0”（禁止中断）。
D 标志为“0”（禁止单步中断）。
U 标志为“0”（指定 ISP）。
但是，如果执行软件中断序号 32~63 的 INT 指令，U 标志就不变。
4. 将 CPU 内部的临时寄存器（注 1）压栈。
5. 将 PC 压栈。
6. 给 IPL 设定已接受中断的中断优先级。
7. 将设定在中断向量的中断程序的起始地址取到 PC。

在中断响应顺序结束后，从中断程序的起始地址开始执行指令。

注 1. 用户不能使用。




图 11.3 中断响应顺序的执行时间

注 2. 有关定时器 RC 中断、同步串行通信单元中断、I²C 总线接口中断的 IR 位操作，请参照“11.7 定时器 RC 中断、同步串行通信单元中断、I²C 总线接口中断、闪存中断（有多个中断请求源的中断）”。

11.3.5 中断响应时间

中断响应时间如图 11.4 所示。中断响应时间是从发生中断请求开始到执行中断程序内的第一条指令为止的时间，由发生中断请求开始到正在执行的指令结束为止的时间（图 11.4 的 (a)）和执行中断响应顺序的时间（20 个周期 (b)）构成。




图 11.4 中断响应时间

11.3.6 接受中断请求时的 IPL 变化

如果接受可屏蔽中断的中断请求，就给 IPL 设定已接受中断的中断优先级。

如果接受软件中断或者特殊中断请求，就给 IPL 设定表 11.5 所示的值。

接受软件中断和特殊中断时的 IPL 值如表 11.5 所示。

表 11.5 接受软件中断和特殊中断时的 IPL 值

没有中断优先级的中断源	IPL 的设定值
看门狗定时器、振荡停止检测、电压监视 1、电压监视 2、地址断开	7
软件、地址匹配、单步	不变

11.3.7 寄存器压栈

在中断响应顺序中，将 FLG 寄存器和 PC 压栈。

先将 PC 的高 4 位、FLG 寄存器的高 4 位（IPL）和低 8 位共 16 位压栈，然后将 PC 的低 16 位压栈。

接受中断请求前后的堆栈状态如图 11.5 所示。

必须在中断程序的开始位置通过程序将其他需要的寄存器压栈。如果使用 PUSHM 指令，就能用 1 条指令将正在使用的寄存器组的多个寄存器压栈（注 1）。

注 1. 能从 R0、R1、R2、R3、A0、A1、SB、FB 寄存器中进行选择。




图 11.5 接受中断请求前后的堆栈状态

在中断响应顺序中，按 8 位分 4 次进行寄存器的压栈操作。
寄存器的压栈操作如图 11.6 所示。




图 11.6 寄存器的压栈操作

11.3.8 从中断程序的返回

如果在中断程序的最后执行 REIT 指令，就先恢复被压栈的中断响应顺序前的 FLG 寄存器和 PC，然后返回到接受中断请求前正在执行的程序。

必须在执行 REIT 指令前使用 POPM 指令等，恢复在中断程序内通过程序压栈的寄存器。

11.3.9 中断优先级

如果在执行 1 条指令过程中发生 2 个或者 2 个以上的中断请求，就接受优先级高的中断。

能通过 ILVL2 ~ ILVL0 位任意选择可屏蔽中断（外围功能中断）的优先级。如果中断优先级为相同的设定值，就接受硬件设定的优先级高的中断。

通过硬件设定看门狗定时器中断等特殊中断的优先级。

硬件中断的中断优先级如图 11.7 所示。

软件中断不受中断优先级的影响。如果执行指令，就执行中断程序。




图 11.7 硬件中断的中断优先级

11.3.10 中断优先级的判断电路

中断优先级的判断电路用于选择优先级最高的中断。

中断优先级的判断电路如图 11.8 所示。




图 11.8 中断优先级的判断电路

11.4 $\overline{\text{INT}}$ 中断

11.4.1 $\overline{\text{INT}}_i$ 中断 (i=0,1,3)

$\overline{\text{INT}}_i$ 中断是 $\overline{\text{INT}}_i$ 输入产生的中断。在使用 $\overline{\text{INT}}_i$ 中断时，必须将 INTEN 寄存器的 INTiEN 位置“1”（允许）。能通过 INTEN 寄存器的 INTiPL 位和 INTiIC 寄存器的 POL 位选择极性。 $\overline{\text{INT}}_1$ 的输入能选择输入引脚，也能通过有 3 种采样时钟的数字滤波器进行输入。

定时器 RC 的脉冲输出强制截止输入引脚以及定时器 RB 的外部触发输入引脚与 $\overline{\text{INT}}_0$ 引脚兼用。

$\overline{\text{INT}}$ 中断的引脚结构如表 11.6 所示。

表 11.6 $\overline{\text{INT}}$ 中断的引脚结构

引脚名	分配的引脚	输入 / 输出	功能
$\overline{\text{INT}}_0$	P4_5	输入	$\overline{\text{INT}}_0$ 中断输入、定时器 RB 的外部触发输入、定时器 RC 的脉冲输出强制截止输入
$\overline{\text{INT}}_1$	P1_5、P1_7 或者 P2_0	输入	$\overline{\text{INT}}_1$ 中断输入
$\overline{\text{INT}}_3$	P3_3	输入	$\overline{\text{INT}}_3$ 中断输入

11.4.2 $\overline{\text{INT}}$ 中断输入的引脚选择寄存器 (INTSR)

地址	地址 018Eh							
位	b7	b6	b5	b4	b3	b2	b1	b0
符号	—	—	—	—	INT1SEL2	INT1SEL1	INT1SEL0	—
复位后的值	0	0	0	0	0	0	0	0

位	符号	位名	功能	R/W
b0	—	什么也不指定。读写值都为“0”。		—
b1	INT1SEL0	$\overline{\text{INT}}_1$ 引脚选择位	b3 b2 b1 0 0 0: 分配到 P1_7 0 0 1: 分配到 P1_5 0 1 0: 分配到 P2_0 上述以外: 不能设定	R/W
b2	INT1SEL1			R/W
b3	INT1SEL2			R/W
b4	—	保留位	必须置“0”。	R/W
b5	—	什么也不指定。读写值都为“0”。		—
b6	—	保留位	必须置“0”。	R/W
b7	—			

INTSR 寄存器是选择将 $\overline{\text{INT}}_1$ 的输入分配到哪个引脚的寄存器。在使用 $\overline{\text{INT}}_1$ 时，必须设定 INTSR 寄存器。

在设定 $\overline{\text{INT}}_1$ 的相关寄存器前，必须设定 INTSR 寄存器，但是不能在 $\overline{\text{INT}}_1$ 运行中更改 INTSR 寄存器的设定值。

11.4.3 外部输入允许寄存器 0 (INTEN)

地址	地址 01FAh							
位	b7	b6	b5	b4	b3	b2	b1	b0
符号	INT3PL	INT3EN	—	—	INT1PL	INT1EN	INT0PL	INT0EN
复位后的值	0	0	0	0	0	0	0	0

位	符号	位名	功能	R/W
b0	INT0EN	$\overline{\text{INT0}}$ 输入允许位	0: 禁止 1: 允许	R/W
b1	INT0PL	$\overline{\text{INT0}}$ 输入极性选择位 (注 1、注 2)	0: 单边沿 1: 双边沿	R/W
b2	INT1EN	$\overline{\text{INT1}}$ 输入允许位	0: 禁止 1: 允许	R/W
b3	INT1PL	$\overline{\text{INT1}}$ 输入极性选择位 (注 1、注 2)	0: 单边沿 1: 双边沿	R/W
b4	—	保留位	必须置“0”。	R/W
b5	—			
b6	INT3EN	$\overline{\text{INT3}}$ 输入允许位	0: 禁止 1: 允许	R/W
b7	INT3PL	$\overline{\text{INT3}}$ 输入极性选择位 (注 1、注 2)	0: 单边沿 1: 双边沿	R/W

注 1. 要将 INTiPL 位 (i=0,1,3) 置“1” (双边沿) 时, 必须将 INTiIC 寄存器的 POL 位置“0” (选择下降沿)。

注 2. 如果更改 INTEN 寄存器, INTiIC 寄存器的 IR 位就可能变为“1” (有中断请求), 请参照“11.8.4 中断源的变更”。

11.4.4 INT 输入滤波器的选择寄存器 0 (INTF)

地址	地址 01FCh							
位	b7	b6	b5	b4	b3	b2	b1	b0
符号	INT3F1	INT3F0	—	—	INT1F1	INT1F0	INT0F1	INT0F0
复位后的值	0	0	0	0	0	0	0	0

位	符号	位名	功能	R/W
b0	INT0F0	INT0 输入滤波器选择位	b1 b0 0 0: 无滤波器 0 1: 有滤波器, 通过 f1 进行采样。 1 0: 有滤波器, 通过 f8 进行采样。 1 1: 有滤波器, 通过 f32 进行采样。	R/W
b1	INT0F1			R/W
b2	INT1F0	INT1 输入滤波器选择位	b3 b2 0 0: 无滤波器 0 1: 有滤波器, 通过 f1 进行采样。 1 0: 有滤波器, 通过 f8 进行采样。 1 1: 有滤波器, 通过 f32 进行采样。	R/W
b3	INT1F1			R/W
b4	—	保留位	必须置“0”。	R/W
b5	—			R/W
b6	INT3F0	INT3 输入滤波器选择位	b7 b6 0 0: 无滤波器 0 1: 有滤波器, 通过 f1 进行采样。 1 0: 有滤波器, 通过 f8 进行采样。 1 1: 有滤波器, 通过 f32 进行采样。	R/W
b7	INT3F1			R/W

11.4.5 $\overline{\text{INTi}}$ 输入滤波器 (i=0,1,3)

$\overline{\text{INTi}}$ 输入有数字滤波器，能通过 INTF 寄存器的 INTiF0 ~ INTiF1 位选择采样时钟。以每个采样时钟对 $\overline{\text{INTi}}$ 的电平进行采样，在电平 3 次相同时，INTiIC 寄存器的 IR 位变为“1”（有中断请求）。

$\overline{\text{INTi}}$ 输入滤波器的结构和运行例子分别如图 11.9 和图 11.10 所示。




图 11.9 $\overline{\text{INTi}}$ 输入滤波器的结构




图 11.10 $\overline{\text{INTi}}$ 输入滤波器的运行例子

11.5 键输入中断

在 $\overline{KI0} \sim \overline{KI3}$ 引脚中的任何一个输入边沿都会发生键输入中断请求。键输入中断也能用作解除等待模式和停止模式的键唤醒功能。

能通过 $KIiEN$ 寄存器的 $KIiEN$ 位 ($i=0 \sim 3$) 选择是否将引脚用作 \overline{KIi} 输入引脚，还能通过 $KIiEN$ 寄存器的 $KIiPL$ 位选择输入极性。

如果给 $KIiPL$ 位为“0”（下降沿）的 \overline{KIi} 引脚输入“L”电平，就无法检测到其他 $\overline{KI0} \sim \overline{KI3}$ 引脚的输入中断。同样，如果给 $KIiPL$ 位为“1”（上升沿）的 \overline{KIi} 引脚输入“H”电平，就无法检测到其他 $\overline{KI0} \sim \overline{KI3}$ 引脚的输入中断。

键输入中断的框图和引脚结构分别如图 11.11 和表 11.7 所示。




图 11.11 键输入中断的框图

表 11.7 键输入中断的引脚结构

引脚名	输入 / 输出	功能
$\overline{KI0}$	输入	$\overline{KI0}$ 中断输入
$\overline{KI1}$	输入	$\overline{KI1}$ 中断输入
$\overline{KI2}$	输入	$\overline{KI2}$ 中断输入
$\overline{KI3}$	输入	$\overline{KI3}$ 中断输入

11.5.1 键输入允许寄存器 0 (KIEN)

地址	地址 01FEh							
位	b7	b6	b5	b4	b3	b2	b1	b0
符号	KI3PL	KI3EN	KI2PL	KI2EN	KI1PL	KI1EN	KI0PL	KI0EN
复位后的值	0	0	0	0	0	0	0	0

位	符号	位名	功能	R/W
b0	KI0EN	KI0 输入允许位	0: 禁止 1: 允许	R/W
b1	KI0PL	KI0 输入极性选择位	0: 下降沿 1: 上升沿	R/W
b2	KI1EN	KI1 输入允许位	0: 禁止 1: 允许	R/W
b3	KI1PL	KI1 输入极性选择位	0: 下降沿 1: 上升沿	R/W
b4	KI2EN	KI2 输入允许位	0: 禁止 1: 允许	R/W
b5	KI2PL	KI2 输入极性选择位	0: 下降沿 1: 上升沿	R/W
b6	KI3EN	KI3 输入允许位	0: 禁止 1: 允许	R/W
b7	KI3PL	KI3 输入极性选择位	0: 下降沿 1: 上升沿	R/W

如果更改 KIEN 寄存器，KUPIC 寄存器的 IR 位就可能变为“1”（有中断请求），请参照“11.8.4 中断源的变更”。

11.6 地址匹配中断

在即将执行 RMAD_i (i=0 ~ 1) 寄存器所指地址的指令前发生地址匹配中断请求。地址匹配中断用于调试器的断点功能。在使用 on-chip 调试器时，不能通过用户系统设定地址匹配中断（AIER₀、AIER₁、RMAD₀、RMAD₁ 寄存器和固定向量表）。

必须给 RMAD_i (i=0 ~ 1) 设定指令的起始地址。能通过 AIER_i 寄存器的 AIER_{i0} 位选择是允许还是禁止中断。地址匹配中断不受 I 标志和 IPL 的影响。

接受地址匹配中断请求时被压栈的 PC 值（参照“11.3.7 寄存器压栈”）因 RMAD_i 寄存器所指地址的指令而不同（正确的返回目标地址没有被压栈）。因此，从地址匹配中断返回时，必须使用以下的任何一种方法：

- 改写堆栈内容，通过 REIT 指令返回。
- 使用 POP 等指令将堆栈恢复到中断请求接受前的状态，然后通过跳转指令返回。

接受地址匹配中断请求时被压栈的 PC 值如表 11.8 所示，地址匹配中断源和相关寄存器的对应如表 11.9 所示。

表 11.8 接受地址匹配中断请求时被压栈的 PC 值

RMADi 寄存器 (i=0 ~ 1) 所指地址的指令	被压栈的 PC 值 (注 1)
<ul style="list-style-type: none"> 操作码为 2 字节的指令 (注 2) 操作码为 1 字节的指令 (注 2) ADD.B:S #IMM8,dest SUB.B:S #IMM8,dest AND.B:S #IMM8,dest OR.B:S #IMM8,dest MOV.B:S #IMM8,dest STZ #IMM8,dest STNZ #IMM8,dest STZX #IMM81,#IMM82,dest CMP.B:S #IMM8,dest PUSHM src POPM dest JMPS #IMM8 JSRS #IMM8 MOV.B:S #IMM,dest (但是, dest=A0 或者 A1)	RMADi 寄存器指向的地址 +2
上述以外	RMADi 寄存器指向的地址 +1

注 1. 被压栈的 PC 值请参照“11.3.7 寄存器压栈”。

注 2. 操作码: 请参照《R8C/Tiny 系列软件手册 (RCJ09B0006)》。在手册的“第 4 章 指令码 / 周期数”的各部分的下面有指令码图, 图中粗框部分为操作码。

表 11.9 地址匹配中断源和相关寄存器的对应

地址匹配中断源	地址匹配中断允许位	地址匹配中断寄存器
地址匹配中断 0	AIER00	RMAD0
地址匹配中断 1	AIER10	RMAD1

11.6.1 地址匹配中断允许寄存器 i (AIERi) (i=0 ~ 1)

地址 地址 01C3h (AIER0)、地址 01C7h (AIER1)

位	b7	b6	b5	b4	b3	b2	b1	b0	
符号	—	—	—	—	—	—	—	AIER00	AIER0 寄存器
复位后的值	0	0	0	0	0	0	0	0	

符号	—	—	—	—	—	—	—	AIER10	AIER1 寄存器
复位后的值	0	0	0	0	0	0	0	0	

位	符号	位名	功能	R/W
b0	AIERi0	地址匹配中断 i 允许位	0: 禁止 1: 允许	R/W
b1	—	什么也不指定。读写值都为“0”。		—
b2	—			
b3	—			
b4	—			
b5	—			
b6	—			
b7	—			

11.6.2 地址匹配中断寄存器 i (RMADi) (i=0 ~ 1)

地址	地址 01C2h ~ 01C0h (RMAD0)、地址 01C6h ~ 01C4h (RMAD1)							
位	b7	b6	b5	b4	b3	b2	b1	b0
符号	—	—	—	—	—	—	—	—
复位后的值	X	X	X	X	X	X	X	X
位	b15	b14	b13	b12	b11	b10	b9	b8
符号	—	—	—	—	—	—	—	—
复位后的值	X	X	X	X	X	X	X	X
位	b23	b22	b21	b20	b19	b18	b17	b16
符号	—	—	—	—	—	—	—	—
复位后的值	0	0	0	0	X	X	X	X

位	符号	功能	可设定的值	R/W
b19 ~ b0	—	地址匹配中断的地址设定寄存器	00000h ~ FFFFFh	R/W
b20	—	什么也不指定。读写值都为“0”。		—
b21	—			
b22	—			
b23	—			

11.7 定时器 RC 中断、同步串行通信单元中断、I²C 总线接口中断、闪存中断（有多个中断请求源的中断）

定时器 RC 中断、同步串行通信单元、I²C 总线接口、闪存的中断分别有多个中断请求源，这些中断请求源的逻辑“或”为中断请求，反映在中断控制寄存器的 IR 位。因此，这些外围功能有各自独立的中断请求源状态寄存器（以下称为状态寄存器）和中断请求源允许寄存器（以下称为允许寄存器），用于控制中断请求的发生（中断控制寄存器的 IR 位的变化）。定时器 RC、同步串行通信单元、I²C 总线接口、闪存的中断相关寄存器如表 11.10 所示。

表 11.10 定时器 RC、同步串行通信单元、I²C 总线接口、闪存的中断相关寄存器

外围功能名	中断请求源的状态寄存器	中断请求源的允许寄存器	中断控制寄存器
定时器 RC	TRCSR	TRCIER	TRCIC
同步串行通信单元	SSSR	SSER	SSUIC
I ² C 总线接口	ICSR	ICIER	IICIC
闪存	RDYSTI	RDYSTIE	FMRDYIC
	BSYAEI	BSYAEIE	
		CMDERIE	

定时器 RC 中断、同步串行通信单元、I²C 总线接口、闪存的中断和其他可屏蔽中断相同，通过 I 标志、IR 位、ILVL0 ~ ILVL2 位和 IPL 的关系进行中断控制。但是，由于是多个中断请求源产生 1 个中断请求，所以和其他可屏蔽中断有以下不同：

- 当状态寄存器的位为“1”并且其对应的允许寄存器的位为“1”（允许中断）时，中断控制寄存器的 IR 位就变为“1”（有中断请求）。
- 如果状态寄存器的位或者其对应的允许寄存器的位为“0”，或者这两个位都为“0”，IR 位就变为“0”（无中断请求）。
即，一旦 IR 位为“1”，即使不接受中断也不保持中断请求。
即使给 IR 位写“0”，其值也不变为“0”。
- 即使接受中断，状态寄存器的各位也不自动变为“0”。
因此，在接受中断后，IR 位也不自动变为“0”。
必须在中断程序内将状态寄存器的各位置“0”。有关将状态寄存器的各位置“0”的方法，请参照状态寄存器的图。
- 在允许寄存器的多个位为“1”时，如果在 IR 位变为“1”后发生其他请求源，IR 位就保持“1”。
- 当允许寄存器的多个位为“1”时，必须通过状态寄存器判断是哪个请求源产生的中断。

有关状态寄存器和允许寄存器，请参照各外围功能的章节（“19. 定时器 RC”、“24. 同步串行通信单元（SSU）”、“25. I²C 总线接口”、“30. 闪存”）。

有关中断控制寄存器，请参照“11.3 中断控制”。

11.8 使用中断时的注意事项

11.8.1 读地址 00000h

不能通过程序读地址 00000h。如果接受可屏蔽中断的中断请求，CPU 就在中断响应顺序中从地址 00000h 读中断信息（中断序号和中断请求优先级）。此时，接受中断的 IR 位为“0”。

如果通过程序读地址 00000h，允许的中断中优先级最高的中断的 IR 位就变为“0”。因此，中断有可能被取消或者发生意外的中断。

11.8.2 SP 的设定

必须在接受中断前给 SP 设定值，SP 在复位后为“0000h”。因此，如果在给 SP 设定值前接受中断，就会导致程序失控。

11.8.3 外部中断和键输入中断

输入到 $\overline{\text{INT0}}$ 、 $\overline{\text{INT1}}$ 、 $\overline{\text{INT3}}$ 引脚和 $\overline{\text{KI0}} \sim \overline{\text{KI3}}$ 引脚的信号与 CPU 运行时钟无关，需要保持电特性的外部中断 $\overline{\text{INTi}}$ 输入（ $i=0,1,3$ ）所示的“L”电平宽度或者“H”电平宽度（详细内容请参照“表 32.22（ $V_{CC}=5V$ ）”、“表 32.28（ $V_{CC}=3V$ ）”、“表 32.34（ $V_{CC}=2.2V$ ）”的外部中断 $\overline{\text{INTi}}$ 输入（ $i=0,1,3$ ）和键输入中断 $\overline{\text{Kli}}$ （ $i=0 \sim 3$ ）”）。

11.8.4 中断源的变更

如果更改中断源，中断控制寄存器的 IR 位就可能变为“1”（有中断请求）。在使用中断时，必须在更改中断源后将 IR 位置“0”（无中断请求）。

中断源的变更是指更改各软件中断序号分配的中断源、极性和时序的全部要素。因此，如果外围功能的模式变更等与中断源、极性和时序有关，就必须在更改这些内容后将 IR 位置“0”（无中断请求）。外围功能的中断请参照各外围功能。

中断源的变更步骤例子如图 11.12 所示。




图 11.12 中断源的变更步骤例子

11.8.5 中断控制寄存器的变更

1. 必须在不发生与该寄存器对应的中断请求的位置更改中断控制寄存器。如果有可能发生中断请求，就必须在禁止中断后更改中断控制寄存器。

2. 在禁止中断后更改中断控制寄存器时，必须注意所使用的指令。

非IR位的变更

如果在执行指令过程中发生与该寄存器对应的中断请求，就可能因IR位不变为“1”（有中断请求）而忽视中断。如果引起问题，就必须使用以下的指令更改寄存器：

对象指令：AND、OR、BCLR、BSET

IR位的变更

在将IR位置“0”（无中断请求）时，根据所使用的指令，IR位有可能不变为“0”。必须使用MOV指令将IR位置“0”。

3. 在使用I标志禁止中断时，必须按照以下的参考程序例子来设定I标志（参考程序例子的中断控制寄存器的变更请参照上述的2.）。

例1～例3是防止因受内部总线和指令队列缓冲器的影响而使I标志在更改中断控制寄存器前变为“1”（允许中断）的方法。

例1：使用NOP指令等待中断控制寄存器被更改的例子

INT_SWITCH1:

```
FCLR      I           ; 禁止中断
AND.B    #00H, 0056H ; 将 TRAIC 寄存器置“00h”。
NOP      ;
NOP      ;
FSET     I           ; 允许中断
```

例2：通过虚读让FSET指令等待的例子

INT_SWITCH2:

```
FCLR      I           ; 禁止中断
AND.B    #00H, 0056H ; 将 TRAIC 寄存器置“00h”。
MOV.W    MEM, R0     ; 虚读
FSET     I           ; 允许中断
```

例3：使用POPC指令更改I标志的例子

INT_SWITCH3:

```
PUSHC    FLG
FCLR     I           ; 禁止中断
AND.B    #00H, 0056H ; 将 TRAIC 寄存器置“00h”。
POPC     FLG        ; 允许中断
```

12. ID 码区域

ID 码区域用于标准串行输入 / 输出模式中的闪存改写禁止功能。闪存改写禁止功能禁止读、改写和擦除闪存。

12.1 概要

ID 码区域是固定向量表的各向量最高位地址中的地址 0FFDFh、0FFE3h、0FFE7h、0FFE8h、0FFE9h、0FFF3h、0FFF7h、0FFFBh，如图 12.1 所示。




图 12.1 ID 码区域

12.2 功能

ID 码区域用于标准串行输入 / 输出模式。在标准串行输入 / 输出模式中，当复位向量的 3 字节（地址 0FFFCh ~ 0FFFEh）不为“FFFFFFh”时，就判断 ID 码区域保存的 ID 码和串行编程器或者 on-chip 调试仿真器送来的 ID 码是否相同。如果相同，就接受被送来的命令，否则就不接受。因此，在准备使用串行编程器或者 on-chip 调试仿真器时，必须预先将决定的 ID 码写到 ID 码区域。

当复位向量的 3 字节（地址 0FFFCh ~ 0FFFEh）为“FFFFFFh”时，就不判断 ID 码而接受全部的命令。

ID 码区域在闪存内，并且 ID 码区域不是 SFR。必须在编程时设定适当的值作为 ROM 数据。

ASCII 码“ALeRASE”的 ID 码是强制擦除功能中使用的保留字；“Protect”的 ID 码是标准串行输入 / 输出模式的禁止功能中使用的保留字。ID 码的保留字如表 12.1 所示。当 ID 码的保存地址和数据与表 12.1 完全相同时，为保留字。在不使用强制擦除功能和标准串行输入 / 输出模式的禁止功能时，必须使用其他的 ID 码。

表 12.1 ID 码的保留字

ID 码的保存地址		ID 码的保留字 (ASCII 码) (注 1)	
		ALeRASE	Protect
0FFDFh	ID1	41h(A)	50h(P)
0FFE3h	ID2	4Ch(L)	72h(r)
0FFEBh	ID3	65h(e)	6Fh(o)
0FFEFh	ID4	52h(R)	74h(t)
0FFF3h	ID5	41h(A)	65h(e)
0FFF7h	ID6	53h(S)	63h(c)
0FFFBh	ID7	45h(E)	74h(t)

注 1. 当 ID 码的保存地址和数据与表 12.1 完全相同时，为保留字。

12.3 强制擦除功能

强制擦除功能用于标准串行输入 / 输出模式。当串行编程器或者 on-chip 调试仿真器送来的 ID 码为 ASCII 码“ALeRASE”时，就将用户 ROM 区全部擦除。如果 ID 码保存地址的内容不为 ASCII 码“ALeRASE”（“表 12.1 ID 码的保留字”以外）、OFS 寄存器的 ROMCR 位为“1”并且 ROMCP1 位为“0”（ROM 码保护有效），就不强制擦除而通过 ID 码的检查功能判断 ID 码。强制擦除功能的条件和操作如表 12.2 所示。

预先将 ID 码保存地址的内容设定为 ASCII 码“ALeRASE”，如果串行编程器或者 on-chip 调试仿真器送来的 ID 码为“ALeRASE”，就擦除用户 ROM 区；如果不是“ALeRASE”，因 ID 不同而不接受命令，所以就无法操作用户 ROM 区。

表 12.2 强制擦除功能的条件和操作

条件			操作
串行编程器或者 on-chip 调试仿真器送来的 ID 码	ID 码保存地址中的 ID 码	OFS 寄存器的 ROMCP1 位和 ROMCR 位	
ALeRASE	ALeRASE	—	将用户 ROM 区全部擦除。 (强制擦除功能)
	不是 ALeRASE (注 1)	不是“01b” (解除 ROM 码保护)	
不是 ALeRASE	ALeRASE	—	判断 ID 码。 (ID 码检查功能, ID 码不同)
	不是 ALeRASE (注 1)	—	判断 ID 码。 (ID 码检查功能)

注 1. 有关 ID 码为“Protect”的情况，请参照“12.4 标准串行输入 / 输出模式的禁止功能”。

12.4 标准串行输入 / 输出模式的禁止功能

标准串行输入 / 输出模式的禁止功能用于标准串行输入 / 输出模式。当 ID 码保存地址的 ID 码为 ASCII 码“Protect”（参照“表 12.1 ID 码的保留字”）时，就不和串行编程器或者 on-chip 调试仿真器进行通信。因此，能通过串行编程器或者 on-chip 调试仿真器禁止闪存的读写和擦除。

当 ID 码为“Protect”、OFS 寄存器的 ROMCR 位为“1”并且 ROMCP1 位为“0”（ROM 码保护有效）时，不能通过串行编程器或者 on-chip 调试仿真器解除 ROM 码保护。因此，不能通过串行编程器、on-chip 调试仿真器或者并行编程器进行闪存的读写和擦除。

12.5 使用 ID 码区域时的注意事项

12.5.1 ID 码区域的设定例子

ID 码区域在闪存内，并且 ID 码区域不是 SFR。必须在编程时设定适当的值作为 ROM 数据。设定的例子如下所示：

- 将整个 ID 码区域设定为“55h”的情况

```
.org 00FFDCH
.lword dummy | (55000000h)    ; UND
.lword dummy | (55000000h)    ; INTO
.lword dummy ; BREAK
.lword dummy | (55000000h)    ; ADDRESS MATCH
.lword dummy | (55000000h)    ; SET SINGLE STEP
.lword dummy | (55000000h)    ; WDT
.lword dummy | (55000000h)    ; ADDRESS BREAK
.lword dummy | (55000000h)    ; RESERVE
```

（编程格式因编译程序而不同，请通过编译程序的使用手册进行确认。）

13. 选项功能选择区

13.1 概要

选项功能选择区是选择复位后的单片机状态以及选择并行输入 / 输出模式的改写禁止功能的区域，为固定向量表的复位向量最高位、地址 0FFFFh 和地址 0FFDBh。选项功能选择区如图 13.1 所示。




图 13.1 选项功能选择区

13.2 寄存器说明

OFS 寄存器和 OFS2 寄存器是选择复位后的单片机状态以及选择并行输入 / 输出模式的改写禁止功能的寄存器。

13.2.1 选项功能选择寄存器（OFS）

地址	地址 0FFFFh							
位	b7	b6	b5	b4	b3	b2	b1	b0
符号	CSPROINI	LVDAS	VDSEL1	VDSEL0	ROMCP1	ROMCR	—	WDTON
复位后的值	用户的设定值（注1）							

位	符号	位名	功能	R/W
b0	WDTON	看门狗定时器的启动选择位	0: 复位后, 看门狗定时器自动启动。 1: 复位后, 看门狗定时器处于停止状态。	R/W
b1	—	保留位	必须置“1”。	R/W
b2	ROMCR	ROM 码保护解除位	0: 解除 ROM 码保护 1: ROMCP1 位有效	R/W
b3	ROMCP1	ROM 码保护位	0: ROM 码保护有效 1: 解除 ROM 码保护	R/W
b4	VDSEL0	电压检测 0 的电平选择位（注2）	b5 b4 0 0: 选择 3.80V (Vdet0_3) 0 1: 选择 2.85V (Vdet0_2) 1 0: 选择 2.35V (Vdet0_1) 1 1: 选择 1.90V (Vdet0_0)	R/W
b5	VDSEL1			R/W
b6	LVDAS	电压检测 0 电路的启动位（注3）	0: 复位后, 电压监视 0 复位有效。 1: 复位后, 电压监视 0 复位无效。	R/W
b7	CSPROINI	复位后的计数源保护模式选择位	0: 复位后, 计数源保护模式有效。 1: 复位后, 计数源保护模式无效。	R/W

注 1. OFS 寄存器在闪存内, 并且 OFS 寄存器不是 SFR。必须在编程时设定适当的值作为 ROM 数据。不能对 OFS 寄存器进行追加写。如果擦除包括 OFS 寄存器的块, OFS 寄存器的值就变为“FFh”。空白出货产品在工厂出货时, OFS 寄存器的值为“FFh”。用户在进行编程后, OFS 寄存器的值为编程后的值。编程后的出货产品在工厂出货时, OFS 寄存器的值为用户在编程时设定的值。

注 2. 给电压监视 0 复位和上电复位 2 种功能设定 VDSEL0 ~ VDSEL1 位选择的电压检测 0 电平。

注 3. 在使用上电复位和电压监视 0 复位时, 必须将 LVDAS 位置“0”（复位后, 电压监视 0 复位有效）。

OFS 寄存器的设定例子请参照“13.3.1 选项功能选择区的设定例子”。

LVDAS 位（电压检测 0 电路的启动位）

通过 VDSEL0 ~ VDSEL1 位选择电压检测 0 电路监视的 Vdet0 电压。

13.2.2 选项功能选择寄存器 2 (OFS2)

地址	地址 0FFDBh							
位	b7	b6	b5	b4	b3	b2	b1	b0
符号	—	—	—	—	WDTRCS1	WDTRCS0	WDTUFS1	WDTUFS0
复位后的值	用户的设定值 (注 1)							

位	符号	位名	功能	R/W
b0	WDTUFS0	看门狗定时器的下溢周期设定位	b1 b0 0 0: 03FFh 0 1: 0FFFh 1 0: 1FFFh 1 1: 3FFFh	R/W
b1	WDTUFS1			R/W
b2	WDTRCS0	看门狗定时器的刷新接受周期设定位	b3 b2 0 0: 25% 0 1: 50% 1 0: 75% 1 1: 100%	R/W
b3	WDTRCS1			R/W
b4	—	保留位	必须置“1”。	R/W
b5	—			
b6	—			
b7	—			

注 1. OFS2 寄存器在闪存内，并且 OFS2 寄存器不是 SFR。必须在编程时设定适当的值作为 ROM 数据。
 不能对 OFS2 寄存器进行追加写。如果擦除包括 OFS2 寄存器的块，OFS2 寄存器的值就变为“FFh”。
 空白出货产品在工厂出货时，OFS2 寄存器的值为“FFh”。用户在进行编程后，OFS2 寄存器的值为编程后的值。
 编程后的出货产品在工厂出货时，OFS2 寄存器的值为用户在编程时设定的值。

OFS2 寄存器的设定例子请参照“13.3.1 选项功能选择区的设定例子”。

WDTRCS0 位和 WDTRCS1 位 (看门狗定时器的刷新接受周期设定位)

假设看门狗定时器从计数开始到发生下溢的期间为 100%，则能选择看门狗定时器可接受刷新的期间。
 详细内容请参照“14.3.1.1 刷新接受期间”。

13.3 使用选项功能选择区时的注意事项

13.3.1 选项功能选择区的设定例子

选项功能选择区在闪存内，并且选项功能选择区不是 SFR。必须在编程时设定适当的值作为 ROM 数据。设定例子如下所示：

- 将OFS寄存器设定为“FFh”的情况
 .org 00FFFCB
 .lword reset | (0FF00000h) ; RESET
 (编程格式因编译程序而不同，请通过编译程序的使用手册进行确认。)
- 将OFS2寄存器设定为“FFh”的情况
 .org 00FFDBH
 .byte 0FFh
 (编程格式因编译程序而不同，请通过编译程序的使用手册进行确认。)

14. 看门狗定时器

看门狗定时器用于检测程序的失控。为了提高系统的可靠性，建议使用看门狗定时器。

14.1 概要

看门狗定时器有 1 个 14 位计数器，能选择计数源保护模式是否有效。

看门狗定时器的规格如表 14.1 所示。

看门狗定时器复位的详细内容请参照“5.5 看门狗定时器复位”。

看门狗定时器的框图如图 14.1 所示。

表 14.1 看门狗定时器的规格

项目	计数源保护模式无效	计数源保护模式有效
计数源	CPU 时钟	看门狗定时器的低速内部振荡器时钟
计数	递减计数	
计数开始条件	可选择以下任意一项： <ul style="list-style-type: none"> • 复位后自动开始计数。 • 通过写 WDTS 寄存器开始计数。 	
计数停止条件	停止模式、等待模式	无
看门狗定时器的初始化条件	<ul style="list-style-type: none"> • 复位 • 将“00h”和“FFh”连续写到 WDTR 寄存器（设定接受期间）（注 1）。 • 下溢 	
下溢时的运行	看门狗定时器中断或者看门狗定时器复位	看门狗定时器复位
选择功能	<ul style="list-style-type: none"> • 预分频器的分频比 通过 WDTC 寄存器的 WDTC7 位或者 CM0 寄存器的 CM07 位进行选择。 • 计数源保护模式 通过 OFS 寄存器的 CSPROINI 位（闪存）选择此模式在复位后是否有效。在复位后无效的情况下，通过 CSPR 寄存器的 CSPRO 位（编程）进行选择。 • 复位后的看门狗定时器启动或者停止 通过 OFS 寄存器的 WDTON 位（闪存）进行选择。 • 看门狗定时器的初始值 通过 OFS2 寄存器的 WDTUFS0 ~ WDTUFS1 位进行选择。 • 看门狗定时器的刷新接受周期 通过 OFS2 寄存器的 WDTRCS0 ~ WDTRCS1 位进行选择。 	

注 1. 必须在看门狗定时器计数过程中写 WDTR 寄存器。




图 14.1 看门狗定时器的框图

14.2 寄存器说明

14.2.1 处理器模式寄存器 1 (PM1)

地址	地址 0005h							
位	b7	b6	b5	b4	b3	b2	b1	b0
符号	—	—	—	—	—	PM12	—	—
复位后的值	0	0	0	0	0	0	0	0

位	符号	位名	功能	R/W
b0	—	保留位	必须置“0”。	R/W
b1	—			
b2	PM12	WDT 中断 / 复位的转换位	0: 看门狗定时器中断 1: 看门狗定时器复位 (注 1)	R/W
b3	—	什么也不指定。读写值都为“0”。		—
b4	—			
b5	—			
b6	—			
b7	—	保留位	必须置“0”。	R/W

注 1. 如果通过程序给 PM12 位写“1”，此位就变为“1”（即使写“0”也不变）。
当 CSPR 寄存器的 CSPRO 位为“1”（计数源保护模式有效）时，PM12 位自动变为“1”。

必须在将 PRCR 寄存器的 PRC1 位置“1”（允许写）后改写 PM1 寄存器。

14.2.2 看门狗定时器的复位寄存器 (WDTR)

地址	地址 000Dh							
位	b7	b6	b5	b4	b3	b2	b1	b0
符号	—	—	—	—	—	—	—	—
复位后的值	X	X	X	X	X	X	X	X

位	功能	R/W
b7 ~ b0	如果在写“00h”后继续写“FFh”，看门狗定时器就被初始化。 通过 OFS2 寄存器的 WDTUFS0 位和 WDTUFS1 位指定看门狗定时器的初始值（注 1）。	W

注 1. 必须在看门狗定时器计数过程中写 WDTR 寄存器。

14.2.3 看门狗定时器的开始寄存器 (WDTS)

地址	地址 000Eh							
位	b7	b6	b5	b4	b3	b2	b1	b0
符号	—	—	—	—	—	—	—	—
复位后的值	X	X	X	X	X	X	X	X

位	功能	R/W
b7 ~ b0	通过此寄存器的写指令，开始看门狗定时器的计数。	W

14.2.4 看门狗定时器的控制寄存器 (WDTC)

地址	地址 000Fh							
位	b7	b6	b5	b4	b3	b2	b1	b0
符号	WDTC7	—	—	—	—	—	—	—
出厂值	0	0	1	1	1	1	1	1

位	符号	位名	功能	R/W
b0	—	能读看门狗定时器的以下的位：		R
b1	—	当 OFS2 寄存器的 WDTUFS1 ~ WDTUFS0 位为		R
b2	—	“00b” (03FFh)：b5 ~ b0		R
b3	—	“01b” (0FFFh)：b7 ~ b2		R
b4	—	“10b” (1FFFh)：b8 ~ b3		R
b5	—	“11b” (3FFFh)：b9 ~ b4		R
b6	—	保留位	读取值为“0”。	R
b7	WDTC7	预分频器选择位	0: 16 分频 1: 128 分频	R/W

14.2.5 计数源保护模式寄存器 (CSPR)

地址	地址 001Ch							
位	b7	b6	b5	b4	b3	b2	b1	b0
符号	CSPRO	—	—	—	—	—	—	—
复位后的值	0	0	0	0	0	0	0	0 (注 1)

位	符号	位名	功能	R/W
b0	—	保留位	必须置“0”。	R/W
b1	—			
b2	—			
b3	—			
b4	—			
b5	—			
b6	—			
b7	CSPRO	计数源保护模式选择位 (注 2)	0: 计数源保护模式无效 1: 计数源保护模式有效	R/W

注 1. 如果给 OFS 寄存器的 CSPROINI 位写“0”，复位后的值就为“1000000b”。

注 2. 如果要将 CSPRO 位置“1”，就必须在写“0”后继续写“1”，而不能通过程序将此位置“0”。另外，不能在写“0”后到写“1”前发生中断和 DTC 启动。

14.2.6 选择功能选择寄存器 (OFS)

地址	地址 0FFFFh							
位	b7	b6	b5	b4	b3	b2	b1	b0
符号	CSPROINI	LVDAS	VDSEL1	VDSEL0	ROMCP1	ROMCR	—	WDTON
复位后的值	用户的设定值 (注 1)							

位	符号	位名	功能	R/W
b0	WDTON	看门狗定时器的启动选择位	0: 复位后, 看门狗定时器自动启动。 1: 复位后, 看门狗定时器处于停止状态。	R/W
b1	—	保留位	必须置“1”。	R/W
b2	ROMCR	ROM 码保护解除位	0: 解除 ROM 码保护 1: ROMCP1 位有效	R/W
b3	ROMCP1	ROM 码保护位	0: ROM 码保护有效 1: 解除 ROM 码保护	R/W
b4	VDSEL0	电压检测 0 的电平选择位 (注 2)	b5 b4 0 0: 选择 3.80V (Vdet0_3) 0 1: 选择 2.85V (Vdet0_2) 1 0: 选择 2.35V (Vdet0_1) 1 1: 选择 1.90V (Vdet0_0)	R/W
b5	VDSEL1			R/W
b6	LVDAS	电压检测 0 电路的启动位 (注 3)	0: 复位后, 电压监视 0 复位有效。 1: 复位后, 电压监视 0 复位无效。	R/W
b7	CSPROINI	复位后的计数源保护模式选择位	0: 复位后, 计数源保护模式有效。 1: 复位后, 计数源保护模式无效。	R/W

注 1. OFS 寄存器在闪存内, 并且 OFS 寄存器不是 SFR。必须在编程时设定适当的值作为 ROM 数据。不能对 OFS 寄存器进行追加写。如果擦除包括 OFS 寄存器的块, OFS 寄存器的值就变为“FFh”。空白出货产品在工厂出货时, OFS 寄存器的值为“FFh”。用户在进行编程后, OFS 寄存器的值为编程后的值。编程后的出货产品在工厂出货时, OFS 寄存器的值为用户在编程时设定的值。

注 2. 给电压监视 0 复位和上电复位 2 种功能设定 VDSEL0 ~ VDSEL1 位选择的电压检测 0 电平。

注 3. 在使用上电复位和电压监视 0 复位时, 必须将 LVDAS 位置“0”(复位后, 电压监视 0 复位有效)。

OFS 寄存器的设定例子请参照“13.3.1 选项功能选择区的设定例子”。

LVDAS 位 (电压检测 0 电路的启动位)

通过 VDSEL0 ~ VDSEL1 位选择电压检测 0 电路监视的 Vdet0 电压。

14.2.7 选择功能选择寄存器 2 (OFS2)

地址	地址 0FFDBh							
位	b7	b6	b5	b4	b3	b2	b1	b0
符号	—	—	—	—	WDTRCS1	WDTRCS0	WDTUFS1	WDTUFS0
复位后的值	用户的设定值 (注 1)							

位	符号	位名	功能	R/W
b0	WDTUFS0	看门狗定时器的下溢周期设定位	b1 b0 0 0: 03FFh 0 1: 0FFFh 1 0: 1FFFh 1 1: 3FFFh	R/W
b1	WDTUFS1			R/W
b2	WDTRCS0	看门狗定时器的刷新接受周期设定位	b3 b2 0 0: 25% 0 1: 50% 1 0: 75% 1 1: 100%	R/W
b3	WDTRCS1			R/W
b4	—	保留位	必须置“1”。	R/W
b5	—			
b6	—			
b7	—			

注 1. OFS2 寄存器在闪存内，并且 OFS2 寄存器不是 SFR。必须在编程时设定适当的值作为 ROM 数据。不能对 OFS2 寄存器进行追加写。如果擦除包括 OFS2 寄存器的块，OFS2 寄存器的值就变为“FFh”。空白出货产品在工厂出货时，OFS2 寄存器的值为“FFh”。用户在进行编程后，OFS2 寄存器的值为编程后的值。编程后的出货产品在工厂出货时，OFS2 寄存器的值为用户在编程时设定的值。

OFS2 寄存器的设定例子请参照“13.3.1 选项功能选择区的设定例子”。

WDTRCS0 位和 WDTRCS1 位 (看门狗定时器的刷新接受周期设定位)

假设看门狗定时器从计数开始到发生下溢的期间为 100%，则能选择看门狗定时器可接受刷新的期间。详细内容请参照“14.3.1.1 刷新接受期间”。

14.3 运行说明

14.3.1 有关多个模式的共同事项

14.3.1.1 刷新接受期间

能通过 OFS2 寄存器的 WDTRCS0 ~ WDTRCS1 位选择看门狗定时器可接受刷新（写 WDTR 寄存器）的期间。看门狗定时器的刷新接受期间如图 14.2 所示。

假设看门狗定时器从开始计数到发生下溢的期间为 100%，则在可接受期间内执行的刷新操作被接受，而在可接受期间外执行的刷新操作被视为不正确的写操作，发生看门狗定时器中断或者看门狗定时器复位（通过 PM1 寄存器的 PM12 位选择）。

不能在看门狗定时器停止计数时执行刷新操作。




图 14.2 看门狗定时器的刷新接受期间

14.3.2 计数源保护模式无效的情况

当计数源保护模式无效时，看门狗定时器的计数源为 CPU 时钟。看门狗定时器的规格（计数源保护模式无效）如表 14.2 所示。

表 14.2 看门狗定时器的规格（计数源保护模式无效）

项目	规格
计数源	CPU 时钟
计数	递减计数
周期	<p>预分频器的分频比 (n) × 看门狗定时器的计数值 (m)（注 1） CPU 时钟</p> <p>n: 16 或者 128（通过 WDC 寄存器的 WDC7 位选择），或者在选择低速时钟时（CM0 寄存器的 CM07 位 = 1）为 2。</p> <p>m: OFS2 寄存器的 WDTUFS0 ~ WDTUFS1 位的设定值。</p> <p>例: 当 CPU 时钟为 20MHz，预分频器为 16 分频并且 WDTUFS1 ~ WDTUFS0 位为“11b”（“3FFFh”）时，周期约为 13.1ms。</p>
看门狗定时器的初始化条件	<ul style="list-style-type: none"> • 复位 • 将“00h”和“FFh”连续写到 WDTR 寄存器（注 3）。 • 下溢
计数开始条件	<p>通过 OFS 寄存器（地址 0FFFFh）的 WDTON 位（注 2）选择复位后的看门狗定时器运行。</p> <ul style="list-style-type: none"> • 当 WDTON 位为“1”（复位后，看门狗定时器处于停止状态）时 复位后，看门狗定时器和预分频器停止运行，通过写 WDTS 寄存器开始计数。 • 当 WDTON 位为“0”（复位后，看门狗定时器自动启动）时 复位后，看门狗定时器和预分频器自动开始计数。
计数停止条件	停止模式、等待模式（解除后，从被保持的值开始继续计数）
下溢时的运行	<ul style="list-style-type: none"> • 当 PM1 寄存器的 PM12 位为“0”时 看门狗定时器中断 • 当 PM1 寄存器的 PM12 位为“1”时 看门狗定时器复位（参照“5.5 看门狗定时器复位”）

注 1. 如果将“00h”和“FFh”连续写到 WDTR 寄存器，看门狗定时器就被初始化。预分频器在复位后被初始化。因此，看门狗定时器的周期将发生由预分频器引起的误差。

注 2. 不能通过程序更改 WDTON 位。在设定 WDTON 位时，必须通过闪存编程器给地址 0FFFFh 的 b0 写“0”。

注 3. 必须在看门狗定时器计数过程中写 WDTR 寄存器。

14.3.3 计数源保护模式有效的情况

当计数源保护模式有效时，看门狗定时器的计数源为看门狗定时器的低速内部振荡器时钟。在程序失控时，即使 CPU 时钟停止振荡，也能给看门狗定时器提供时钟。

看门狗定时器的规格（计数源保护模式有效）如表 14.3 所示。

表 14.3 看门狗定时器的规格（计数源保护模式有效）

项目	规格
计数源	低速内部振荡器时钟
计数	递减计数
周期	$\frac{\text{看门狗定时器的计数值 (m)}}{\text{看门狗定时器的低速内部振荡器时钟}}$ m: OFS2 寄存器的 WDTUFS0 ~ WDTUFS1 位的设定值 例: 当看门狗定时器的低速内部振荡器时钟为 125kHz 并且 WDTUFS1 ~ WDTUFS0 位为“00b” (“03FFh”) 时, 周期约为 8.2ms。
看门狗定时器的初始化条件	<ul style="list-style-type: none"> • 复位 • 将“00h”和“FFh”连续写到 WDTR 寄存器（注 3）。 • 下溢
计数开始条件	通过 OFS 寄存器（地址 0FFFFh）的 WDTON 位（注 1）选择复位后的看门狗定时器运行。 <ul style="list-style-type: none"> • 当 WDTON 位为“1”（复位后，看门狗定时器处于停止状态）时 复位后，看门狗定时器和预分频器停止运行，通过写 WDTS 寄存器开始计数。 • 当 WDTON 位为“0”（复位后，看门狗定时器自动启动）时 复位后，看门狗定时器和预分频器自动开始计数。
计数停止条件	无（在开始计数后，即使在等待模式或者停止模式中也不停止运行）
下溢时的运行	看门狗定时器复位（参照“5.5 看门狗定时器复位”）
寄存器和位	<ul style="list-style-type: none"> • 如果将 CSPR 寄存器的 CSPRO 位置“1”（计数源保护模式有效）（注 2），就自动进行以下的设定： <ul style="list-style-type: none"> - 看门狗定时器的低速内部振荡器开始振荡。 - 将 PM1 寄存器的 PM12 位置“1”（在看门狗定时器发生下溢时，看门狗定时器复位）。

注 1. 不能通过程序更改 WDTON 位。在设定 WDTON 位时，必须通过闪存编程器给地址 0FFFFh 的 b0 写“0”。

注 2. 即使给 OFS 寄存器的 CSPROINI 位写“0”，CSPRO 位也为“1”。不能通过程序更改 CSPROINI 位。在设定 CSPROINI 位时，必须通过闪存编程器给地址 0FFFFh 的 b7 写“0”。

注 3. 必须在看门狗定时器计数过程中改写 WDTR 寄存器。

15. DTC

DTC（数据传送控制器）是不使用 CPU 而在 SFR 和内部存储器之间进行数据传送的功能，有 1 个通道。通过外围功能中断启动 DTC 进行数据传送。DTC 和 CPU 使用相同的数据总线，其总线使用权高于 CPU。

将控制 DTC 数据传送的控制数据（传送源地址、传送目标地址、运行模式等）分配到 DTC 控制数据区。在每次启动 DTC 时，读控制数据并进行数据传送。

15.1 概要

DTC 的规格如表 15.1 所示。

表 15.1 DTC 的规格

项目		规格
启动源		23 个源
可分配的控制数据		24 组
可传送的地址空间		64K 字节空间（00000h ~ 0FFFFh）
最大传送次数	正常模式	256 次
	重复模式	255 次
最大传送块大小	正常模式	256 字节
	重复模式	255 字节
传送单位		字节
传送模式	正常模式	在 DTCCTj 寄存器从“1”变为“0”的传送后结束。
	重复模式	在 DTCCTj 寄存器从“1”变为“0”的传送结束后，对重复区的地址进行初始化，在将 DTRL Dj 寄存器的值重新加载到 DTCCTj 寄存器后继续传送。
地址控制	正常模式	固定或者递增
	重复模式	固定或者递增非重复区的地址。
启动源的优先级		参照“表 15.5 DTC 启动源和 DTC 向量地址”。
中断请求	正常模式	在进行 DTCCTj 寄存器从“1”变为“0”的数据传送时，向 CPU 请求启动源的中断，并在数据传送结束后进行中断处理。
	重复模式	在 DTCCRj 寄存器的 RPTINT 位为“1”（允许发生中断）的情况下，进行 DTCCTj 寄存器从“1”变为“0”的数据传送时，向 CPU 请求启动源的中断，并在数据传送结束后进行中断处理。
传送开始		如果将 DTCENi 寄存器的 DTCENi0 ~ DTCENi7 位置“1”（允许启动），就在每次发生 DTC 启动源时开始数据传送。
传送停止	正常模式	<ul style="list-style-type: none"> 将 DTCENi0 ~ DTCENi7 位置“0”（禁止启动）。 DTCCTj 寄存器从“1”变为“0”的数据传送结束。
	重复模式	<ul style="list-style-type: none"> 将 DTCENi0 ~ DTCENi7 位置“0”（禁止启动）。 RPTINT 位为“1”（允许发生中断）并且 DTCCTj 寄存器从“1”变为“0”的数据传送结束。

i=0 ~ 3,5,6, j=0 ~ 23




图 15.1 DTC 的框图

15.2 寄存器说明

DTC 一旦启动，就读被分配在控制数据区的控制数据（DTCCR_j、DTBLS_j、DTCCT_j、DTRLD_j、DTSAR_j、DTDAR_j，j=0~23），并传送到 DTC 内的控制寄存器（DTCCR、DTBLS、DTCCT、DTRLD、DTSAR、DTDAR）。在 DTC 的数据传送结束后，将 DTC 内控制寄存器的内容回写到控制数据区。

不能直接存取 DTCCR、DTBLS、DTCCT、DTRLD、DTSAR、DTDAR 寄存器。

将 DTCCR_j、DTBLS_j、DTCCT_j、DTRLD_j、DTSAR_j、DTDAR_j 作为控制数据，分配到 DTC 控制数据区的地址 2C40h ~ 2CFFh，能直接存取这些数据。

能直接存取 DTCTL 寄存器和 DTCEN_i (i=0~3,5,6) 寄存器。

15.2.1 DTC 控制寄存器 j (DTCCRj) (j=0 ~ 23)

地址 参照“表 15.4 控制数据的分配地址”。

位	b7	b6	b5	b4	b3	b2	b1	b0
符号	—	—	RPTINT	CHNE	DAMOD	SAMOD	RPTSEL	MODE
复位后的值	X	X	X	X	X	X	X	X

位	符号	位名	功能	R/W
b0	MODE	传送模式选择位	0: 正常模式 1: 重复模式	R/W
b1	RPTSEL	重复区选择位 (注 1)	0: 传送目标为重复区 1: 传送源为重复区	R/W
b2	SAMOD	源地址控制位 (注 2)	0: 固定 1: 递增	R/W
b3	DAMOD	目标地址控制位 (注 2)	0: 固定 1: 递增	R/W
b4	CHNE	链传送允许位 (注 3)	0: 禁止链传送 1: 允许链传送	R/W
b5	RPTINT	重复模式中断允许位 (注 1)	0: 禁止发生中断 1: 允许发生中断	R/W
b6	—	保留位	必须置“0”。	R/W
b7	—			

注 1. 此位在 MODE 位为“1”（重复模式）时有效。

注 2. 对重复区，SAMOD 位和 DAMOD 位的设定无效。

注 3. 必须将 DTCCR23 寄存器的 CHNE 位置“0”（禁止链传送）。

15.2.2 DTC 块大小寄存器 j (DTBLSj) (j=0 ~ 23)

地址 参照“表 15.4 控制数据的分配地址”。

位	b7	b6	b5	b4	b3	b2	b1	b0
符号	—	—	—	—	—	—	—	—
复位后的值	X	X	X	X	X	X	X	X

位	功能	能设定的值	R/W
b7 ~ b0	设定 1 次启动要传送的数据块大小。	00h ~ FFh (注 1)	R/W

注 1. 当设定值为“00h”时，块大小为 256 字节。

15.2.3 DTC 传送次数寄存器 j (DTCCTj) (j=0 ~ 23)

地址 参照“表 15.4 控制数据的分配地址”。

位	b7	b6	b5	b4	b3	b2	b1	b0
符号	—	—	—	—	—	—	—	—
复位后的值	X	X	X	X	X	X	X	X

位	功能	能设定的值	R/W
b7 ~ b0	设定 DTC 的数据传送次数。	00h ~ FFh (注 1)	R/W

注 1. 当设定值为“00h”时，传送次数为 256 次。在每次启动 DTC 时，传送次数减 1。

15.2.4 DTC 传送次数重加载寄存器 j (DTRL Dj) (j=0 ~ 23)

地址 参照“表 15.4 控制数据的分配地址”。

位	b7	b6	b5	b4	b3	b2	b1	b0
符号	—	—	—	—	—	—	—	—
复位后的值	X	X	X	X	X	X	X	X

位	功能	能设定的值	R/W
b7 ~ b0	在重复模式中，将此寄存器的值重新加载到 DTCCT 寄存器。	00h ~ FFh (注 1)	R/W

注 1. 必须设定 DTCCT 寄存器的初始值。

15.2.5 DTC 源地址寄存器 j (DTSARj) (j=0 ~ 23)

地址 参照“表 15.4 控制数据的分配地址”。

位	b7	b6	b5	b4	b3	b2	b1	b0
符号	—	—	—	—	—	—	—	—
复位后的值	X	X	X	X	X	X	X	X

位	b15	b14	b13	b12	b11	b10	b9	b8
符号	—	—	—	—	—	—	—	—
复位后的值	X	X	X	X	X	X	X	X

位	功能	能设定的值	R/W
b15 ~ b0	指定数据传送时的传送源地址。	0000h ~ FFFFh	R/W

15.2.6 DTC 目标地址寄存器 j (DT DARj) (j=0 ~ 23)

地址 参照“表 15.4 控制数据的分配地址”。

位	b7	b6	b5	b4	b3	b2	b1	b0
符号	—	—	—	—	—	—	—	—
复位后的值	X	X	X	X	X	X	X	X

位	b15	b14	b13	b12	b11	b10	b9	b8
符号	—	—	—	—	—	—	—	—
复位后的值	X	X	X	X	X	X	X	X

位	功能	能设定的值	R/W
b15 ~ b0	指定数据传送时的传送目标地址。	0000h ~ FFFFh	R/W

15.2.7 DTC 启动允许寄存器 i (DTCENi) (i=0 ~ 3,5,6)

地址 地址 0088h (DTCEN0)、地址 0089h (DTCEN1)、地址 008Ah (DTCEN2)、地址 008Bh (DTCEN3)、地址 008Dh (DTCEN5)、地址 008Eh (DTCEN6)

位	b7	b6	b5	b4	b3	b2	b1	b0
符号	DTCENi7	DTCENi6	DTCENi5	DTCENi4	DTCENi3	DTCENi2	DTCENi1	DTCENi0
复位后的值	0	0	0	0	0	0	0	0

位	符号	位名	功能	R/W
b0	DTCENi0	DTC 启动允许位 (注 1)	0: 禁止启动 1: 允许启动	R/W
b1	DTCENi1			R/W
b2	DTCENi2			R/W
b3	DTCENi3			R/W
b4	DTCENi4			R/W
b5	DTCENi5			R/W
b6	DTCENi6			R/W
b7	DTCENi7			R/W

i=0 ~ 3,5,6

注 1. 有关此位的操作, 请参照“15.3.7 中断源”。

DTCENi 寄存器允许或者禁止通过各中断源启动 DTC。中断源和 DTCENi0 ~ DTCENi7 (i=0 ~ 3,5,6) 位的对应如表 15.2 所示。

表 15.2 中断源和 DTCENi0 ~ DTCENi7 (i=0 ~ 3,5,6) 位的对应

寄存器	DTCENi7 位	DTCENi6 位	DTCENi5 位	DTCENi4 位	DTCENi3 位	DTCENi2 位	DTCENi1 位	DTCENi0 位
DTCEN0	$\overline{\text{INT0}}$	$\overline{\text{INT1}}$	—	$\overline{\text{INT3}}$	—	—	—	—
DTCEN1	键输入	A/D 转换	UART0 接收	UART0 发送	UART1 接收	UART1 发送	UART2 接收	UART2 发送
DTCEN2	SSU/I ² C 总线的接收数据满	SSU/I ² C 总线的发送数据空	电压监视 2	电压监视 1	—	—	定时器 RC 的输入捕捉 / 比较匹配 A	定时器 RC 的输入捕捉 / 比较匹配 B
DTCEN3	定时器 RC 的输入捕捉 / 比较匹配 C	定时器 RC 的输入捕捉 / 比较匹配 D	—	—	—	—	—	—
DTCEN5	—	—	定时器 RE	—	—	—	—	—
DTCEN6	—	定时器 RA	—	定时器 RB	闪存就绪状态	—	—	—

15.2.8 DTC 启动控制寄存器 (DTCTL)

地址	地址 0080h							
位	b7	b6	b5	b4	b3	b2	b1	b0
符号	—	—	—	—	—	—	NMIF	—
复位后的值	0	0	0	0	0	0	0	0

位	符号	位名	功能	R/W
b0	—	保留位	必须置“0”。	R/W
b1	NMIF	非屏蔽中断发生位 (注 1)	0: 无非屏蔽中断 1: 发生非屏蔽中断	R/W
b2	—	什么也不指定。读写值都为“0”。		—
b3	—			
b4	—			
b5	—			
b6	—			
b7	—			

注 1. 当读的结果为“1”时，如果给此位写“0”，值就变为“0”；当读的结果为“0”时，即使给此位写“0”，值也不变。写“1”时，此位不变。

DTCTL 寄存器控制非屏蔽中断（看门狗定时器、振荡停止检测、电压监视 1、电压监视 2）发生时的 DTC 启动。

NMIF 位（非屏蔽中断发生位）

如果发生看门狗定时器中断、振荡停止检测中断、电压监视 1 中断或者电压监视 2 中断，NMIF 位就变为“1”。

当 NMIF 位为“1”时，即使发生允许 DTC 启动的中断，也不启动 DTC。在 DTC 传送过程中，即使 NMIF 位变为“1”也继续传送，直到传送结束为止。

当中断源为看门狗定时器时，如果 WDTC 寄存器的 WDTC7 位为“0”（预分频器为 16 分频），就必须从发生中断源开始等待 16 个 CPU 时钟周期，然后给 NMIF 位写“0”；如果 WDTC7 位为“1”（预分频器为 128 分频），就必须从发生中断源开始等待 128 个 CPU 时钟周期，然后给 NMIF 位写“0”。

当中断源为振荡停止检测时，必须在将 OCD 寄存器的 OCD1 位置“0”（禁止振荡停止检测中断）后，给 NMIF 位写“0”。

15.3 运行说明

15.3.1 概要

DTC 一旦启动，就读被分配在 DTC 控制数据区的控制数据，根据此控制数据进行数据传送，并将数据传送后的控制数据回写到 DTC 控制数据区。能将 24 组控制数据保存到 DTC 控制数据区，并进行 24 组数据的传送。

传送模式有正常模式和重复模式。在 DTCCRj (j=0 ~ 23) 寄存器的 CHNE 位为“1”（允许链传送）时，对 1 个启动源读多个控制数据，连续传送数据（链传送）。

通过 16 位 DTSARj 寄存器和 16 位 DTDARj 寄存器分别指定传送源地址和传送目标地址。在数据传送后，根据控制数据分别使 DTSARj 寄存器和 DTDARj 寄存器的值递增或者固定。

15.3.2 启动源

通过中断源启动 DTC，DTC 启动源的控制框图如图 15.2 所示。

通过 DTCENi (i=0 ~ 3,5,6) 寄存器选择启动 DTC 的中断源。

当数据传送（在进行链传送时，连续进行最初的传送）的设定为下述两种情况时，就在 DTC 运行中将对应的 DTCENi 寄存器的 DTCENi0 ~ DTCENi7 位置“0”（禁止启动）。

- 在正常模式中，进行 DTCCTj (j=0 ~ 23) 寄存器变为“0”的传送。
- 在重复模式中，DTCCRj 寄存器的 RPTINT 位为“1”（允许发生中断）并且进行 DTCCTj 寄存器变为“0”的传送。

当不是上述数据传送的设定而启动源是定时器 RC 或者闪存的中断源时，DTC 就在运行中将启动源的中断源标志置“0”。

DTC 启动源以及 DTC 运行中被置“0”的中断源标志如表 15.3 所示。

如果同时发生多个启动源，就根据 DTC 启动源的优先级启动 DTC。

如果在 DTC 运行结束时发生多个 DTC 启动源，就根据优先级进行下一次传送。

DTC 的启动请求不同于中断请求，不受 I 标志和中断控制寄存器的影响，所以在禁止中断等的情况下，即使不接受中断请求，也能接受 DTC 的启动请求。即使发生允许 DTC 启动的中断源，中断控制寄存器的 IR 位也不变。




图 15.2 DTC 启动源的控制框图

表 15.3 DTC 启动源以及 DTC 运行中被置“0”的中断源标志

DTC 启动源	被置“0”的中断源标志
定时器 RC 的输入捕捉 / 比较匹配 A	TRCSR 寄存器的 IMFA 位
定时器 RC 的输入捕捉 / 比较匹配 B	TRCSR 寄存器的 IMFB 位
定时器 RC 的输入捕捉 / 比较匹配 C	TRCSR 寄存器的 IMFC 位
定时器 RC 的输入捕捉 / 比较匹配 D	TRCSR 寄存器的 IMFD 位
闪存就绪状态	FST 寄存器的 RDYSTI 位

15.3.3 控制数据的分配和 DTC 向量表

从起始地址开始，按照 DTCCR_j、DTBLS_j、DTCCT_j、DTRL_j、DTSAR_j、DTDAR_j (j=0 ~ 23) 寄存器的顺序分配控制数据。控制数据的分配地址如表 15.4 所示。

表 15.4 控制数据的分配地址

寄存器符号	控制数据序号	地址	DTCCR _j 寄存器	DTBLS _j 寄存器	DTCCT _j 寄存器	DTRL _j 寄存器	DTSAR _j 寄存器 (低8位)	DTSAR _j 寄存器 (高8位)	DTDAR _j 寄存器 (低8位)	DTDAR _j 寄存器 (高8位)
DTCD0	控制数据 0	2C40h ~ 2C47h	2C40h	2C41h	2C42h	2C43h	2C44h	2C45h	2C46h	2C47h
DTCD1	控制数据 1	2C48h ~ 2C4Fh	2C48h	2C49h	2C4Ah	2C4Bh	2C4Ch	2C4Dh	2C4Eh	2C4Fh
DTCD2	控制数据 2	2C50h ~ 2C57h	2C50h	2C51h	2C52h	2C53h	2C54h	2C55h	2C56h	2C57h
DTCD3	控制数据 3	2C58h ~ 2C5Fh	2C58h	2C59h	2C5Ah	2C5Bh	2C5Ch	2C5Dh	2C5Eh	2C5Fh
DTCD4	控制数据 4	2C60h ~ 2C67h	2C60h	2C61h	2C62h	2C63h	2C64h	2C65h	2C66h	2C67h
DTCD5	控制数据 5	2C68h ~ 2C6Fh	2C68h	2C69h	2C6Ah	2C6Bh	2C6Ch	2C6Dh	2C6Eh	2C6Fh
DTCD6	控制数据 6	2C70h ~ 2C77h	2C70h	2C71h	2C72h	2C73h	2C74h	2C75h	2C76h	2C77h
DTCD7	控制数据 7	2C78h ~ 2C7Fh	2C78h	2C79h	2C7Ah	2C7Bh	2C7Ch	2C7Dh	2C7Eh	2C7Fh
DTCD8	控制数据 8	2C80h ~ 2C87h	2C80h	2C81h	2C82h	2C83h	2C84h	2C85h	2C86h	2C87h
DTCD9	控制数据 9	2C88h ~ 2C8Fh	2C88h	2C89h	2C8Ah	2C8Bh	2C8Ch	2C8Dh	2C8Eh	2C8Fh
DTCD10	控制数据 10	2C90h ~ 2C97h	2C90h	2C91h	2C92h	2C93h	2C94h	2C95h	2C96h	2C97h
DTCD11	控制数据 11	2C98h ~ 2C9Fh	2C98h	2C99h	2C9Ah	2C9Bh	2C9Ch	2C9Dh	2C9Eh	2C9Fh
DTCD12	控制数据 12	2CA0h ~ 2CA7h	2CA0h	2CA1h	2CA2h	2CA3h	2CA4h	2CA5h	2CA6h	2CA7h
DTCD13	控制数据 13	2CA8h ~ 2CAFh	2CA8h	2CA9h	2CAAh	2CABh	2CACH	2CADh	2CAEh	2CAFh
DTCD14	控制数据 14	2CB0h ~ 2CB7h	2CB0h	2CB1h	2CB2h	2CB3h	2CB4h	2CB5h	2CB6h	2CB7h
DTCD15	控制数据 15	2CB8h ~ 2CBFh	2CB8h	2CB9h	2CBAh	2CBBh	2CBCh	2CBDh	2CBEh	2CBFh
DTCD16	控制数据 16	2CC0h ~ 2CC7h	2CC0h	2CC1h	2CC2h	2CC3h	2CC4h	2CC5h	2CC6h	2CC7h
DTCD17	控制数据 17	2CC8h ~ 2CCFh	2CC8h	2CC9h	2CCAh	2CCBh	2CCCh	2CCDh	2CCEh	2CCFh
DTCD18	控制数据 18	2CD0h ~ 2CD7h	2CD0h	2CD1h	2CD2h	2CD3h	2CD4h	2CD5h	2CD6h	2CD7h
DTCD19	控制数据 19	2CD8h ~ 2CDFh	2CD8h	2CD9h	2CDAh	2CDBh	2CDCh	2CDDh	2CDEh	2CDFh
DTCD20	控制数据 20	2CE0h ~ 2CE7h	2CE0h	2CE1h	2CE2h	2CE3h	2CE4h	2CE5h	2CE6h	2CE7h
DTCD21	控制数据 21	2CE8h ~ 2CEFh	2CE8h	2CE9h	2CEAh	2CEBh	2CECh	2CEDh	2CEEh	2CEFh
DTCD22	控制数据 22	2CF0h ~ 2CF7h	2CF0h	2CF1h	2CF2h	2CF3h	2CF4h	2CF5h	2CF6h	2CF7h
DTCD23	控制数据 23	2CF8h ~ 2CFFh	2CF8h	2CF9h	2CFAh	2CFBh	2CFCh	2CFDh	2CFEh	2CFFh

j=0 ~ 23

DTC 一旦启动，就通过从向量表（按启动源进行分配）中读取的数据来决定控制数据，读被分配在 DTC 控制数据区的控制数据。

DTC 启动源和 DTC 向量地址如表 15.5 所示。各启动源的 DTC 向量表有 1 字节，保存“00000000b”～“00010111b”的数据（表 15.4 中的控制数据序号），并从 24 组控制数据中选择 1 个数据。

DTC 的内部运行流程图如图 15.3～图 15.7 所示。

表 15.5 DTC 启动源和 DTC 向量地址

中断源的发生源	名称	源序号	DTC 向量地址	优先级
外部输入	INT0	0	2C00h	高 ↑
	INT1	1	2C01h	
	(保留)	2	2C02h	
	INT3	3	2C03h	
	(保留)	4	2C04h	
键输入	键输入	8	2C08h	↓ 低
A/D	A/D 转换	9	2C09h	
UART0	UART0 接收	10	2C0Ah	
	UART0 发送	11	2C0Bh	
UART1	UART1 接收	12	2C0Ch	
	UART1 发送	13	2C0Dh	
UART2	UART2 接收	14	2C0Eh	
	UART2 发送	15	2C0Fh	
SSU/I ² C 总线	接收数据满	16	2C10h	
	发送数据空	17	2C11h	
电压检测电路	电压监视 2	18	2C12h	
	电压监视 1	19	2C13h	
定时器 RC	输入捕捉 / 比较匹配 A	22	2C16h	
	输入捕捉 / 比较匹配 B	23	2C17h	
	输入捕捉 / 比较匹配 C	24	2C18h	
	输入捕捉 / 比较匹配 D	25	2C19h	
(保留)	—	26	2C1Ah	
	—	27	2C1Bh	
	—	28	2C1Ch	
	—	29	2C1Dh	
	—	30	2C1Eh	
	—	31	2C1Fh	
	—	32	2C20h	
	—	33	2C21h	
定时器 RE	定时器 RE	42	2C2Ah	
定时器 RA	定时器 RA	49	2C31h	
定时器 RB	定时器 RB	51	2C33h	
闪存	闪存就绪状态	52	2C34h	




图 15.3 DTC 的内部运行流程图 (DTC 启动源不是 SSU/I²C 总线、定时器 RC、或者闪存的中断源)




图 15.4 DTC 的内部运行流程图 (DTC 启动源是定时器 RC 的中断源)




图 15.5 DTC 的内部运行流程图 (DTC 启动源是 SSU/I2C 总线的接收数据满)




图 15.6 DTC 的内部运行流程图 (DTC 启动源是 SSU/I2C 总线的发送数据空)




图 15.7 DTC 的内部运行流程图 (DTC 启动源是闪存就绪状态)

15.3.4 正常模式

1 次启动的传送数据为 1 ~ 256 字节, 传送次数为 1 ~ 256 次。当进行 DTCCTj (j=0 ~ 23) 寄存器变为“0”的数据传送时, 就在 DTC 运行中向 CPU 请求中断。

正常模式的寄存器功能和数据传送分别如表 15.6 和图 15.8 所示。

表 15.6 正常模式的寄存器功能

寄存器	符号	功能
DTC 块大小寄存器 j	DTBLSj	1 次启动要传送的数据块大小
DTC 传送次数寄存器 j	DTCCTj	数据的传送次数
DTC 传送次数重加载寄存器 j	DTRLdj	不使用
DTC 源地址寄存器 j	DTSARj	数据的传送源地址
DTC 目标地址寄存器 j	DTDARj	数据的传送目标地址

j=0 ~ 23




图 15.8 正常模式的数据传送

15.3.5 重复模式

1次启动的传送数据为1~255字节。将传送源或者传送目标指定为重复区，传送次数为1~255次。当指定次数的传送结束时，对DTCCT_j (j=0~23)寄存器以及指定为重复区的地址进行初始化，并重复进行传送。当DTCCR_j寄存器的RPTINT位为“1”（允许发生中断）并且进行DTCCT_j寄存器变为“0”的数据传送时，就在DTC运行中向CPU请求中断。

必须将指定为重复区的地址低8位的初始值置“00h”。在指定次数的传送结束前，要传送的数据大小不能超过255字节。

重复模式的寄存器功能和数据传送分别如表15.7和图15.9所示。

表 15.7 重复模式的寄存器功能

寄存器	符号	功能
DTC 块大小寄存器 j	DTBLS _j	1次启动所要传送的数据块大小
DTC 传送次数寄存器 j	DTCCT _j	数据的传送次数
DTC 传送次数重加载寄存器 j	DTRL _j	将此寄存器的值重新加载到 DTCCT 寄存器。 (对数据的传送次数进行初始化)
DTC 源地址寄存器 j	DTSAR _j	数据的传送源地址
DTC 目标地址寄存器 j	DTDAR _j	数据的传送目标地址

j=0~23




图 15.9 重复模式的数据传送

15.3.6 链传送

在 DTCCRj (j=0 ~ 22) 寄存器的 CHNE 位为 “1” (允许链传送) 时, 能通过 1 个启动源连续进行多个数据的传送。链传送的流程图如图 15.10 所示。

DTC 一旦启动, 就通过从启动源对应的 DTC 向量地址中读取的数据来选择控制数据, 读被分配在 DTC 控制数据区的控制数据。如果读到的控制数据的 CHNE 位为 “1” (允许链传送), 就在传送结束后, 读被分配的下一个控制数据, 继续传送。重复此操作, 直到 CHNE 位为 “0” (禁止链传送) 的控制数据传送结束为止。

必须将 DTCCR23 寄存器的 CHNE 位置 “0” (禁止链传送)。




图 15.10 链传送的流程图

15.3.7 中断源

如果 DTC 在正常模式中进行 DTCCTj (j=0 ~ 23) 寄存器变为 “0” 的数据传送, 或者在重复模式中 DTCCRj 寄存器的 RPTINT 位为 “1” (允许发生中断) 并进行 DTCCTj 寄存器变为 “0” 的数据传送, 就在 DTC 运行中向 CPU 请求启动源的中断。但是, 当启动源为 SSU/I²C 总线的发送数据空或者闪存就绪状态时, 就不向 CPU 请求中断。

向 CPU 请求的此中断受 I 标志和中断控制寄存器的影响。在链传送的情况下, 是否产生中断请求取决于连续进行的最初传送的传送次数和 RPTINT 位。在向 CPU 请求中断时, 对应启动源的 DTCENi (i=0 ~ 3,5,6) 寄存器的 DTCENi0 ~ DTCENi7 (i=0 ~ 3,5,6) 位变为 “0” (禁止启动)。

15.3.8 运行时序

读被分配在 DTC 控制数据区的控制数据需要 5 个周期。控制数据的回写周期数取决于控制数据的设定。
DTC 的运行时序例子和链传送时的 DTC 的运行时序例子分别如图 15.11 和图 15.12 所示。
控制数据的回写如表 15.8 所示。




图 15.11 DTC 的运行时序例子




图 15.12 链传送时的 DTC 的运行时序例子

表 15.8 控制数据的回写规格

DTCCR 寄存器的 b3 ~ b0	运行模式	地址控制		回写的控制数据				周期数
		源	目标	DTCCTj 寄存器	DTRLdj 寄存器	DTSARj 寄存器	DTDARj 寄存器	
“00X0b”	正常模式	固定	固定	回写	回写	不回写	不回写	1
“01X0b”		递增	固定	回写	回写	回写	不回写	2
“10X0b”		固定	递增	回写	回写	不回写	回写	2
“11X0b”		递增	递增	回写	回写	回写	回写	3
“0X11b”	重复模式	重复区	固定	回写	回写	回写	不回写	2
“1X11b”			递增	回写	回写	回写	回写	3
“X001b”		固定	重复区	回写	回写	不回写	回写	2
“X101b”		递增		回写	回写	回写	回写	3

j=0 ~ 23

X: “0” 或者 “1”

15.3.9 DTC 的执行周期数

DTC 启动时的执行状态和所需的周期数如表 15.9 所示，数据传送时所需的周期数如表 15.10 所示。

表 15.9 DTC 启动时的执行状态和所需的周期数

读向量	控制数据		读数据	写数据	内部运行
	读	回写			
1	5	(注 2)	(注 1)	(注 1)	1

注 1. 有关读写数据时所需的周期数，请参照“表 15.10 数据传送时所需的周期数”。

注 2. 有关回写控制数据时所需的周期数，请参照“表 15.8 控制数据的回写规格”。

假设 DTBLS_j (j=0 ~ 23) 寄存器为 N，则在传送数据时执行以下的操作：

1. 当 N=2n (偶数) 时，进行 n 次 2 字节数据的传送。
2. 当 N=2n+1 (奇数) 时，在 n 次 2 字节数据的传送后，进行 1 次 1 字节数据的传送。

表 15.10 数据传送时所需的周期数

执行状态	传送单位	内部 RAM (DTC 正在传送)		内部 ROM (程序 ROM)	内部 ROM (数据 闪存)	SFR (字存取)		SFR (字节存取)	SFR (DTC 控制数据区)	
		偶数地址	奇数地址			偶数地址	奇数地址		偶数地址	奇数地址
读数据	1 字节 SK1	1		1	2	2		2	1	
	2 字节 SK2	1	2	2	4	2	4	4	1	2
写数据	1 字节 SL1	1		—	—	2		2	1	
	2 字节 SL2	1	2	—	—	2	4	4	1	2

用下述计算式求执行周期数：

执行周期数 = 1 + Σ[表达式 A] + 2

Σ 为 1 个启动源的传送次数 (CHNE 位被置“1”的次数 + 1) 之和。

1. 当 N=2n (偶数) 时

表达式 A = J + n · SK2 + n · SL2

2. 当 N=2n+1 (奇数) 时

表达式 A = J + n · SK2 + 1 · SK1 + n · SL2 + 1 · SL1

J: 读控制数据时的周期数 (5 个周期) + 回写时所需的周期数。

对于需要以 16 位为单位进行存取的寄存器，必须在读写数据时给 DTBLS_j (j=0 ~ 23) 寄存器设定“2”以上 (包括“2”) 的偶数值。

以 16 位为单位存取 DTC。

15.3.10 DTC 启动源的接受和中断源标志

15.3.10.1 闪存、定时器 RC、同步串行通信单元 (SSU) /I²C 总线以外的中断源

当 DTC 启动源为闪存、定时器 RC、同步串行通信单元 /I²C 总线以外的中断源时，DTC 不能在发生中断源后 8 ~ 12 个 CPU 时钟周期内，接受相同的 DTC 启动源。如果在执行软件命令时发生中断源，就不能在 9 ~ 16 个 CPU 时钟周期内，接受相同的 DTC 启动源；如果在 DTC 运行中发生并接受 DTC 启动源，就不能在该源启动 DTC 前的 DTC 传送结束后 8 ~ 12 个 CPU 时钟周期内，接受相同的 DTC 启动源；如果在启动 DTC 前的 DTC 传送结束后立即执行软件命令，就不能在 16 个 CPU 时钟周期内，接受相同的 DTC 启动源。

15.3.10.2 闪存

当 DTC 启动源为闪存就绪状态时，在 FST 寄存器的 RDYSTI 位变为“1”（有闪存就绪状态中断请求）后到 DTC 将此位置“0”（无闪存就绪状态中断请求）前，即使发生闪存就绪状态中断请求，也不作为 DTC 启动源。如果在 DTC 将 RDYSTI 位置“0”后发生闪存就绪状态中断请求，DTC 就接受此中断请求并作为启动源。在 RDYSTI 位变为“1”后到 DTC 将中断源标志置“0”前，需要 8 ~ 12 个 CPU 时钟周期。如果在执行软件命令时发生闪存就绪状态中断，就在 DTC 将中断源标志置“0”前，需要 9 ~ 16 个 CPU 时钟周期。如果在 DTC 运行中发生闪存就绪状态中断请求并接受此中断请求作为 DTC 启动源，就在该源启动 DTC 前的 DTC 传送结束后经过 8 ~ 12 个 CPU 时钟周期，RDYSTI 位变为“0”。如果在启动 DTC 前的 DTC 传送结束后立即执行软件命令，就在 16 个 CPU 时钟周期后，RDYSTI 位变为“0”。

15.3.10.3 定时器 RC

当 DTC 启动源为定时器 RC 的中断源时，在中断源标志变为“1”后到 DTC 将此标志置“0”前，即使发生输入捕捉或者比较匹配，也不作为 DTC 启动源。如果在 DTC 将中断源标志置“0”后发生输入捕捉或者比较匹配，DTC 就接受此中断请求并作为启动源。在中断源标志变为“1”后到 DTC 将中断源标志置“0”前，需要 8 ~ 12 个 CPU 时钟周期 +0.5 ~ 1.5 个定时器运行时钟周期。如果在执行软件命令时中断源标志变为“1”，就在 DTC 将中断源标志置“0”前，需要 9 ~ 16 个 CPU 时钟周期 +0.5 ~ 1.5 个定时器运行时钟周期。如果在启动 DTC 时发生并接受定时器 RC 的各 DTC 启动源，就在该源启动 DTC 前的 DTC 传送结束后经过 8 ~ 12 个 CPU 时钟周期 +0.5 ~ 1.5 个定时器运行时钟周期，中断源标志变为“0”。如果在启动 DTC 前的 DTC 传送结束后立即执行软件命令，就在 16 个 CPU 时钟周期 +0.5 ~ 1.5 个定时器运行时钟周期后，中断源标志变为“0”。

15.3.10.4 SSU/I²C 总线的接收数据满

当 DTC 启动源为 SSU/I²C 总线的接收数据满时，必须在数据传送过程中读 SSRDR/ICDRR 寄存器。通过读 SSRDR/ICDRR 寄存器，SSSR/ICSR 寄存器的 RDRF 位变为“0”（SSRDR/ICDRR 寄存器无数据）。此后，如果发生接收数据满的中断源，DTC 就接受此中断请求并作为启动源。

15.3.10.5 SSU/I²C 总线的发送数据空

当 DTC 启动源为 SSU/I²C 总线的发送数据空时，必须在数据传送过程中写 SSTDR/ICDRT 寄存器。通过写 SSTDR/ICDRT 寄存器，SSSR/ICSR 寄存器的 TDRE 位变为“0”（没有将数据从 SSTDR/ICDRT 寄存器传送到 SSTRSR/ICDRS 寄存器）。此后，如果发生发送数据空的中断源，DTC 就接受此中断请求并作为启动源。

15.4 使用 DTC 时的注意事项

15.4.1 DTC 启动源

- 在转移到等待模式前或者在等待模式中，不能发生DTC启动源。
- 在转移到停止模式前或者在停止模式中，不能发生DTC启动源。

15.4.2 DTCENi (i=0 ~ 3,5,6) 寄存器

- 必须在不发生与DTCENi0~DTCENi7位对应的中断请求的位置更改这些位。
- 在外围功能的状态寄存器的中断源标志为“1”时，不能更改对应的启动源的DTCENi0~DTCENi7位。
- 不能在DTC传送过程中存取DTCENi寄存器。

15.4.3 外围模块

- 不能在DTC传送过程中将外围功能的状态寄存器的位置“0”。
- 当DTC启动源为SSU/I²C总线的接收数据满时，必须在DTC传送过程中读SSRDR/ICDRR寄存器。通过读SSRDR/ICDRR寄存器，SSSR/ICSR寄存器的RDRF位变为“0”（SSRDR/ICDRR寄存器没有数据）。
但是，当DTC数据传送的设定为以下两种情况时，即使读SSRDR/ICDRR寄存器，SSSR/ICSR寄存器的RDRF位也不变为“0”（SSRDR/ICDRR寄存器没有数据）。
 - 在正常模式中，进行DTCCTj (j=0~23) 寄存器从“1”变为“0”的传送。
 - 在重复模式中，DTCCRj寄存器的RPTINT位为“1”（允许发生中断）并且进行DTCCTj寄存器从“1”变为“0”的传送。
- 当DTC启动源为SSU/I²C总线的发送数据空时，必须在DTC传送过程中写SSTDR/ICDRT寄存器。通过写SSTDR/ICDRT寄存器，SSSR/ICSR寄存器的TDRE位变为“0”（没有将数据从SSTDR/ICDRT寄存器传送到SSTRSR/ICDRS寄存器）。

15.4.4 中断请求

当DTC启动源为SSU/I²C发送数据空或者闪存就绪状态时，如果DTC在正常模式中进行DTCCTj (j=0~23) 寄存器变为“0”的数据传送，或者在重复模式中DTCCRj寄存器的RPTINT位为“1”（允许发生中断）并且进行DTCCTj寄存器变为“0”的数据传送，就不在DTC运行中向CPU请求启动源的中断。

16. 定时器概论

定时器内置 2 个带 8 位预分频器的 8 位定时器、1 个 16 位定时器、1 个 4 位计数器和 1 个 8 位计数器的定时器。带 8 位预分频器的 8 位定时器为定时器 **RA** 和定时器 **RB**，这些定时器有保存计数器初始值的重加载寄存器。16 位定时器为定时器 **RC**，有输入捕捉和输出比较功能。4 位计数器和 8 位计数器是具有输出比较功能的定时器 **RE**。全部定时器各自独立运行。

各定时器的功能比较如表 16.1 所示。

表 16.1 各定时器的功能比较

项目	定时器 RA	定时器 RB	定时器 RC	定时器 RE	
结构	带 8 位预分频器的 8 位定时器 (带重加载寄存器)	带 8 位预分频器的 8 位定时器 (带重加载寄存器)	16 位定时器 (具有输入捕捉和输出比较功能)	4 位计数器 8 位计数器	
计数	递减计数	递减计数	递增计数	递增计数	
计数源	<ul style="list-style-type: none"> • f1 • f2 • f8 • fOCO • fC32 • fC 	<ul style="list-style-type: none"> • f1 • f2 • f8 • 定时器 RA 下溢 	<ul style="list-style-type: none"> • f1 • f2 • f4 • f8 • f32 • fOCO40M • fOCO-F • TRCCLK 	<ul style="list-style-type: none"> • f4 • f8 • f32 • fC4 	
功能	内部计数源的计数	定时器模式	定时器模式 (输出比较功能)	—	
	外部计数源的计数	事件计数器模式	—	—	
	外部脉宽 / 周期的测量	脉宽测量模式 脉冲周期测量模式	—	—	
	PWM 输出	脉冲输出模式 (注 1) 事件计数器模式 (注 1)	可编程波形发生模式	定时器模式 (输出比较功能, 4 个引脚) (注 1) PWM 模式 (3 个引脚) PWM2 模式 (1 个引脚)	输出比较模式 (注 1)
	单触发波形输出	—	可编程单触发生模式 可编程等待单触发生模式	PWM 模式 (3 个引脚)	—
	三相波形输出	—	—	—	—
	定时器	定时器模式 (只限于 fC32 计数)	—	—	实时时钟模式
输入引脚	TRAIO INT2	INT0	INT0、TRCCLK、 TRCTRG、TRCIOA、 TRCIOB、TRCIOC、 TRCIOD	—	
输出引脚	TRAO TRAIO	TRBO	TRCIOA、TRCIOB、 TRCIOC、TRCIOD	TREO	
相关中断	定时器 RA 中断 INT2 中断	定时器 RB 中断 INT0 中断	比较匹配 / 输入捕捉的 A ~ D 中断 上溢中断 INT0 中断	定时器 RE 中断	
定时器停止	有	有	有	有	

注 1. 在这些模式中输出矩形波。因为在每次发生上溢时输出反相波形，所以脉冲的“H”电平和“L”电平的宽度相同。

17. 定时器 RA

定时器 RA 是带 8 位预分频器的 8 位定时器。

17.1 概要

预分频器和定时器各自由重加载寄存器和计数器构成，重加载寄存器和计数器分配在相同的地址。如果存取 TRAPRE 寄存器和 TRA 寄存器，就能存取重加载寄存器和计数器（参照表 17.2～表 17.6 中各模式的规格）。

定时器 RA 的计数源为计数和重新加载等的定时器运行的时钟。

定时器 RA 的框图和引脚结构分别如图 17.1 和表 17.1 所示。定时器 RA 有以下 5 种模式：

- 定时器模式 这是对内部计数源进行计数的模式。
- 脉冲输出模式 这是对内部计数源进行计数，并在定时器下溢时输出极性相反的脉冲的模式。
- 事件计数器模式 这是对外部脉冲进行计数的模式。
- 脉宽测量模式 这是测量外部脉冲脉宽的模式。
- 脉冲周期测量模式 这是测量外部脉冲周期的模式。




图 17.1 定时器 RA 的框图

表 17.1 定时器 RA 的引脚结构

引脚名	分配的引脚	输入 / 输出	功能
TRAI/O	P1_5 或者 P1_7	输入 / 输出	功能因运行模式而不同，详细内容请参照各模式。
TRAO	P3_7	输出	

17.2 寄存器说明

17.2.1 定时器 RA 的控制寄存器 (TRACR)

地址	地址 0100h							
位	b7	b6	b5	b4	b3	b2	b1	b0
符号	—	—	TUNDF	TEDGF	—	TSTOP	TCSTF	TSTART
复位后的值	0	0	0	0	0	0	0	0

位	符号	位名	功能	R/W
b0	TSTART	定时器 RA 的计数开始位 (注 1)	0: 停止计数 1: 开始计数	R/W
b1	TCSTF	定时器 RA 的计数状态标志 (注 1)	0: 停止计数 1: 正在计数	R
b2	TSTOP	定时器 RA 的计数强制停止位 (注 2)	如果置“1”，就强制停止计数。 读取值为“0”。	R/W
b3	—	什么也不指定。读写值都为“0”。		—
b4	TEDGF	有效边沿的判断标志 (注 3、注 4)	0: 无有效边沿 1: 有有效边沿 (测量期间结束)	R/W
b5	TUNDF	定时器 RA 的下溢标志 (注 3、注 4)	0: 无下溢 1: 有下溢	R/W
b6	—	什么也不指定。读写值都为“0”。		—
b7	—			

注 1. 有关使用 TSTART 位和 TCSTF 位时的注意事项，请参照“17.8 使用定时器 RA 时的注意事项”。

注 2. 如果给 TSTOP 位写“1”，TSTART 位、TCSTF 位、TRAPRE 寄存器和 TRA 寄存器就变为复位后的值。

注 3. 如果通过程序给 TEDGF 位和 TUNDF 位写“0”，这些位就变为“0” (即使写“1”也不变)。

注 4. 在定时器模式、脉冲输出模式和事件计数器模式中，必须将 TEDGF 位和 TUNDF 位置“0”。

在脉宽测量模式和脉冲周期测量模式中，必须对 TRACR 寄存器使用 MOV 指令。此时，如果不想让 TEDGF 位和 TUNDF 位变化，就必须将这些位置“1”。

17.2.2 定时器 RA 的 I/O 控制寄存器 (TRAIOC)

地址	地址 0101h							
位	b7	b6	b5	b4	b3	b2	b1	b0
符号	TIOGT1	TIOGT0	TIPF1	TIPF0	TIOSEL	TOENA	TOPCR	TEDGSEL
复位后的值	0	0	0	0	0	0	0	0

位	符号	位名	功能	R/W
b0	TEDGSEL	TRAIO 极性转换位	功能因运行模式而不同。	R/W
b1	TOPCR	TRAIO 输出控制位		R/W
b2	TOENA	TRAIO 输出允许位		R/W
b3	TIOSEL	硬件 LIN 功能选择位		R/W
b4	TIPF0	TRAIO 输入滤波器选择位		R/W
b5	TIPF1			R/W
b6	TIOGT0	TRAIO 事件输入控制位		R/W
b7	TIOGT1			R/W

17.2.3 定时器 RA 的模式寄存器 (TRAMR)

地址	地址 0102h							
位	b7	b6	b5	b4	b3	b2	b1	b0
符号	TCKCUT	TCK2	TCK1	TCK0	—	TMOD2	TMOD1	TMOD0
复位后的值	0	0	0	0	0	0	0	0

位	符号	位名	功能	R/W
b0	TMOD0	定时器 RA 的运行模式选择位	b2 b1 b0 0 0 0: 定时器模式 0 0 1: 脉冲输出模式 0 1 0: 事件计数器模式 0 1 1: 脉宽测量模式 1 0 0: 脉冲周期测量模式 1 0 1: 不能设定 1 1 0: 不能设定 1 1 1: 不能设定	R/W
b1	TMOD1			R/W
b2	TMOD2			R/W
				—
b3	—	什么也不指定。读写值都为“0”。	—	
b4	TCK0	定时器 RA 的计数源选择位	b6 b5 b4 0 0 0: f1 0 0 1: f8 0 1 0: fOCO 0 1 1: f2 1 0 0: fC32 1 0 1: 不能设定 1 1 0: fC 1 1 1: 不能设定	R/W
b5	TCK1			R/W
b6	TCK2			R/W
				—
b7	TCKCUT	定时器 RA 的计数源截止位	0: 提供计数源 1: 截止计数源	R/W

必须在 TRACR 寄存器的 TSTART 位和 TCSTF 位都为“0”（停止计数）时更改 TRAMR 寄存器。

17.2.4 定时器 RA 的预分频寄存器 (TRAPRE)

地址	地址 0103h							
位	b7	b6	b5	b4	b3	b2	b1	b0
符号	—	—	—	—	—	—	—	—
复位后的值	1	1	1	1	1	1	1	1

(注 1)

位	模式	功能	设定范围	R/W
b7 ~ b0	定时器模式	对内部计数源进行计数。	00h ~ FFh	R/W
	脉冲输出模式		00h ~ FFh	R/W
	事件计数器模式	对外部计数源进行计数。	00h ~ FFh	R/W
	脉宽测量模式	测量外部输入脉冲的脉宽 (对内部计数源进行计数)。	00h ~ FFh	R/W
	脉宽周期测量模式	测量外部输入脉冲的脉冲周期 (对内部计数源进行计数)。	00h ~ FFh	R/W

注 1. 如果给 TRACR 寄存器的 TSTOP 位写 “1”，TRAPRE 寄存器的值就变为 “FFh”。

17.2.5 定时器 RA 寄存器 (TRA)

地址	地址 0104h							
位	b7	b6	b5	b4	b3	b2	b1	b0
符号	—	—	—	—	—	—	—	—
复位后的值	1	1	1	1	1	1	1	1

(注 1)

位	模式	功能	设定范围	R/W
b7 ~ b0	全部模式	对 TRAPRE 寄存器的下溢进行计数。	00h ~ FFh	R/W

注 1. 如果给 TRACR 寄存器的 TSTOP 位写 “1”，TRA 寄存器的值就变为 “FFh”。

17.2.6 定时器 RA 的引脚选择寄存器 (TRASR)

地址	地址 0180h							
位	b7	b6	b5	b4	b3	b2	b1	b0
符号	—	—	—	—	—	—	TRATIOSEL1	TRATIOSEL0
复位后的值	0	0	0	0	0	0	0	0

位	符号	位名	功能	R/W
b0	TRATIOSEL0	TRATIO 引脚选择位	b1 b0 0 0: 不使用 TRATIO 引脚 0 1: 分配到 P1_7 1 0: 分配到 P1_5 1 1: 不能设定	R/W
b1	TRATIOSEL1			R/W
b2	—	保留位	必须置“0”。	R/W
b3	—			
b4	—			
b5	—	什么也不指定。读写值都为“0”。		—
b6	—			
b7	—			

TRASR 寄存器是选择将定时器 RA 的输入 / 输出分配到哪个引脚的寄存器。在使用定时器 RA 的输入 / 输出引脚时，必须设定 TRASR 寄存器。

在设定定时器 RA 的相关寄存器前，必须设定 TRASR 寄存器，但是不能在定时器 RA 运行中更改 TRASR 寄存器的设定值。

17.3 定时器模式

这是对内部生成的计数源进行计数的模式（表 17.2）。

表 17.2 定时器模式的规格

项目	规格
计数源	f1、f2、f8、fOCO、fC32、fC
计数	<ul style="list-style-type: none"> 递减计数 在发生下溢时，将重加载寄存器的内容进行重新加载后继续计数。
分频比	$1/(n+1)(m+1)$ n: TRAPRE 寄存器的设定值 m: TRA 寄存器的设定值
计数开始条件	给 TRACR 寄存器的 TSTART 位写“1”（开始计数）。
计数停止条件	<ul style="list-style-type: none"> 给 TRACR 寄存器的 TSTART 位写“0”（停止计数）。 给 TRACR 寄存器的 TSTOP 位写“1”（强制停止计数）。
中断请求的发生时序	在定时器 RA 发生下溢时 [定时器 RA 中断]。
TRAI0 引脚功能	可编程输入 / 输出端口
TRAO 引脚功能	可编程输入 / 输出端口
读定时器	如果读 TRA 寄存器和 TRAPRE 寄存器，就能读到各自的计数值。
写定时器	<ul style="list-style-type: none"> 如果在停止计数时写 TRAPRE 寄存器和 TRA 寄存器，数据就同时被写到各自的重加载寄存器和计数器。 如果在计数过程中写 TRAPRE 寄存器和 TRA 寄存器，数据就被写到各自的重加载寄存器和计数器（参照“17.3.2 计数过程中的定时器写控制”）。

17.3.1 定时器 RA 的 I/O 控制寄存器（TRAI0C） [定时器模式]

地址 地址 0101h

位 b7 b6 b5 b4 b3 b2 b1 b0

符号	TIOGT1	TIOGT0	TIPF1	TIPF0	—	TOENA	TOPCR	TEDGSEL
----	--------	--------	-------	-------	---	-------	-------	---------

复位后的值 0 0 0 0 0 0 0 0

位	符号	位名	功能	R/W
b0	TEDGSEL	TRAI0 极性转换位	在定时器模式中，必须置“0”。	R/W
b1	TOPCR	TRAI0 输出控制位		R/W
b2	TOENA	TRAO 输出允许位		R/W
b3	—	保留位	必须置“0”。	R/W
b4	TIPF0	TRAI0 输入滤波器选择位	在定时器模式中，必须置“0”。	R/W
b5	TIPF1			R/W
b6	TIOGT0	TRAI0 事件输入控制位		R/W
b7	TIOGT1			R/W

17.3.2 计数过程中的定时器写控制

定时器 RA 有预分频器和定时器（对预分频器的下溢进行计数），各自有重加载寄存器和计数器。在写预分频器和定时器时，数据同时被写到重加载寄存器和计数器。

但是，与计数源同步将数据从预分频器的重加载寄存器传送到计数器，与预分频器的下溢同步将数据从定时器的重加载寄存器传送到计数器。因此，如果在计数过程中写预分频器和定时器，就不会在执行写指令后立即更新计数器的值。在定时器 RA 计数过程中改写计数值的运行例子如图 17.2 所示。




图 17.2 在定时器 RA 计数过程中改写计数值的运行例子

17.4 脉冲输出模式

这是对内部生成的计数源进行计数，并在定时器每次下溢时从 TRAI0 引脚输出极性相反的脉冲的模式（表 17.3）。

表 17.3 脉冲输出模式的规格

项目	规格
计数源	f1、f2、f8、fOCO、fC32、fC
计数	<ul style="list-style-type: none"> 递减计数 在发生下溢时，将重加载寄存器的内容进行重新加载后继续计数。
分频比	$1/(n+1)(m+1)$ n: TRAPRE 寄存器的设定值 m: TRA 寄存器的设定值
计数开始条件	给 TRACR 寄存器的 TSTART 位写“1”（开始计数）。
计数停止条件	<ul style="list-style-type: none"> 给 TRACR 寄存器的 TSTART 位写“0”（停止计数）。 给 TRACR 寄存器的 TSTOP 位写“1”（强制停止计数）。
中断请求的发生时序	在定时器 RA 发生下溢时 [定时器 RA 中断]。
TRAI0 信号引脚功能	脉冲输出引脚或者可编程输出端口
TRAO 引脚功能	可编程输入 / 输出端口或者 TRAI0 的反相输出引脚
读定时器	如果读 TRA 寄存器和 TRAPRE 寄存器，就能读到各自的计数值。
写定时器	<ul style="list-style-type: none"> 如果在停止计数时写 TRAPRE 寄存器和 TRA 寄存器，数据就同时被写到各自的重加载寄存器和计数器。 如果在计数过程中写 TRAPRE 寄存器和 TRA 寄存器，数据就被写到各自的重加载寄存器和计数器（参照“17.3.2 计数过程中的定时器写控制”）。
选择功能	<ul style="list-style-type: none"> TRAI0 输出极性转换功能 能通过 TRAI0C 寄存器的 TEDGSEL 位选择开始输出脉冲时的电平（注 1）。 TRAO 输出功能 TRAO 引脚输出 TRAI0 的输出极性相反的脉冲（通过 TRAI0C 寄存器的 TOENA 位选择）。 脉冲输出停止功能 能通过 TRAI0C 寄存器的 TOPCR 位停止 TRAI0 引脚输出脉冲。 TRAI0 引脚选择功能 能通过 TRASR 寄存器的 TRAI0SEL0 ~ TRAI0SEL1 位选择 P1_5 或者 P1_7。

注 1. 通过写 TRAMR 寄存器，输出脉冲变为开始输出时的电平。

17.4.1 定时器 RA 的 I/O 控制寄存器 (TRAIOC) [脉冲输出模式]

地址	地址 0101h							
位	b7	b6	b5	b4	b3	b2	b1	b0
符号	TIOGT1	TIOGT0	TIPF1	TIPF0	—	TOENA	TOPCR	TEDGSEL
复位后的值	0	0	0	0	0	0	0	0

位	符号	位名	功能	R/W
b0	TEDGSEL	TRAIO 极性转换位	0: 从“H”电平开始 TRAI0 输出 1: 从“L”电平开始 TRAI0 输出	R/W
b1	TOPCR	TRAIO 输出控制位	0: TRAI0 输出 1: 禁止 TRAI0 输出	R/W
b2	TOENA	TRAO 输出允许位	0: 禁止 TRAO 输出 1: TRAO 输出 (端口输出 TRAI0 输出的反相信号)	R/W
b3	—	保留位	必须置“0”。	R/W
b4	TIPF0	TRAIO 输入滤波器选择位	在脉冲输出模式中, 必须置“0”。	R/W
b5	TIPF1			R/W
b6	TIOGT0	TRAIO 事件输入控制位		R/W
b7	TIOGT1			R/W

17.5 事件计数器模式

这是对 TRAI0 引脚输入的外部信号进行计数的模式（表 17.4）。

表 17.4 事件计数器模式的规格

项目	规格
计数源	TRAIO 引脚输入的外部信号（能通过程序选择有效边沿）。
计数	<ul style="list-style-type: none"> 递减计数 在发生下溢时，将重加载寄存器的内容进行重新加载后继续计数。
分频比	$1/(n+1)(m+1)$ n: TRAPRE 寄存器的设定值 m: TRA 寄存器的设定值
计数开始条件	给 TRACR 寄存器的 TSTART 位写“1”（开始计数）。
计数停止条件	<ul style="list-style-type: none"> 给 TRACR 寄存器的 TSTART 位写“0”（停止计数）。 给 TRACR 寄存器的 TSTOP 位写“1”（强制停止计数）。
中断请求的发生时序	在定时器 RA 发生下溢时 [定时器 RA 中断]。
TRAIO 信号引脚功能	计数源输入引脚
TRA0 引脚功能	可编程输入 / 输出端口或者脉冲输出引脚（注 1）
读定时器	如果读 TRA 寄存器和 TRAPRE 寄存器，就能读到各自的计数值。
写定时器	<ul style="list-style-type: none"> 如果在停止计数时写 TRAPRE 寄存器和 TRA 寄存器，数据就同时被写到各自的重加载寄存器和计数器。 如果在计数过程中写 TRAPRE 寄存器和 TRA 寄存器，数据就被写到各自的重加载寄存器和计数器（参照“17.3.2 计数过程中的定时器写控制”）。
选择功能	<ul style="list-style-type: none"> TRAIO 输入极性转换功能 能通过 TRAI0C 寄存器的 TEDGSEL 位选择计数源的有效边沿。 计数源输入引脚选择功能 通过 TRASR 寄存器的 TRAI0SEL0 ~ TRAI0SEL1 位选择 P1_5 或者 P1_7。 脉冲输出功能 在定时器每次下溢时，TRA0 引脚输出极性相反的脉冲（通过 TRAI0C 寄存器的 TOENA 位选择）（注 1）。 数字滤波器功能 能通过 TRAI0C 寄存器的 TIFP0 ~ TIFP1 位选择数字滤波器的有无和采样频率。 事件输入控制功能 能通过 TRAI0C 寄存器的 TIOGT0 ~ TIOGT1 位选择 TRAI0 引脚的事件输入的有效期间。

注 1. 通过写 TRAMR 寄存器，输出脉冲变为开始输出时的电平。

17.5.1 定时器 RA 的 I/O 控制寄存器 (TRAIOC) [事件计数器模式]

地址	地址 0101h							
位	b7	b6	b5	b4	b3	b2	b1	b0
符号	TIOGT1	TIOGT0	TIPF1	TIPF0	—	TOENA	TOPCR	TEDGSEL
复位后的值	0	0	0	0	0	0	0	0

位	符号	位名	功能	R/W
b0	TEDGSEL	TRAIO 极性转换位	0: 在 TRAI0 输入的上升沿进行计数并且从“L”电平开始 TRAO 输出 1: 在 TRAI0 输入的下降沿进行计数并且从“H”电平开始 TRAO 输出	R/W
b1	TOPCR	TRAIO 输出控制位	在事件计数器模式中, 必须置“0”。	R/W
b2	TOENA	TRAO 输出允许位	0: 禁止 TRAO 输出 1: TRAO 输出	R/W
b3	—	保留位	必须置“0”。	R/W
b4	TIPF0	TRAIO 输入滤波器选择位 (注 1)	b5 b4 00: 无滤波器 01: 有滤波器, 通过 f1 进行采样。 10: 有滤波器, 通过 f8 进行采样。 11: 有滤波器, 通过 f32 进行采样。	R/W
b5	TIPF1			R/W
b6	TIOGT0	TRAIO 事件输入控制位	b7 b6 00: 事件输入总是有效 01: 不能设定 10: TRCIOD (定时器 RC 的输出) 为“L”电平期间的事件输入有效 11: 不能设定	R/W
b7	TIOGT1			R/W

注 1. 在从 TRAI0 引脚连续 3 次采样到相同值时确定输入。

17.6 脉宽测量模式

这是测量 TRAI0 引脚输入的外部信号脉宽的模式（表 17.5）。

脉宽测量模式的运行例子如图 17.3 所示。

表 17.5 脉宽测量模式的规格

项目	规格
计数源	f1、f2、f8、fOCO、fC32、fC
计数	<ul style="list-style-type: none"> 递减计数 只在测量脉冲的“H”电平或者“L”电平期间继续计数。 在发生下溢时，将重加载寄存器的内容进行重新加载后继续计数。
计数开始条件	给 TRACR 寄存器的 TSTART 位写“1”（开始计数）。
计数停止条件	<ul style="list-style-type: none"> 给 TRACR 寄存器的 TSTART 位写“0”（停止计数）。 给 TRACR 寄存器的 TSTOP 位写“1”（强制停止计数）。
中断请求的发生时序	<ul style="list-style-type: none"> 在定时器 RA 发生下溢时 [定时器 RA 中断]。 在 TRAI0 输入的上升沿或者下降沿（测量期间结束） [定时器 RA 中断]。
TRAI0 信号引脚功能	测量脉冲的输入引脚
TRAO 引脚功能	可编程输入 / 输出端口
读定时器	如果读 TRA 寄存器和 TRAPRE 寄存器，就能读到各自的计数值。
写定时器	<ul style="list-style-type: none"> 如果在计数停止时写 TRAPRE 寄存器和 TRA 寄存器，数据就同时被写到各自的重加载寄存器和计数器。 如果在计数过程中写 TRAPRE 寄存器和 TRA 寄存器，数据就被写到各自的重加载寄存器和计数器（参照“17.3.2 计数过程中的定时器写控制”）。
选择功能	<ul style="list-style-type: none"> 测量电平的选择 能通过 TRAI0C 寄存器的 TEDGSEL 位选择“H”电平期间或者“L”电平期间。 测量脉冲的输入引脚选择功能 能通过 TRASR 寄存器的 TRAI0SEL0 ~ TRAI0SEL1 位选择 P1_5 或者 P1_7。 数字滤波器功能 能通过 TIPF0 ~ TIPF1 位选择数字滤波器的有无和采样频率。

17.6.1 定时器 RA 的 I/O 控制寄存器 (TRAIOC) [脉宽测量模式]

地址	地址 0101h							
位	b7	b6	b5	b4	b3	b2	b1	b0
符号	TIOGT1	TIOGT0	TIPF1	TIPF0	—	TOENA	TOPCR	TEDGSEL
复位后的值	0	0	0	0	0	0	0	0

位	符号	位名	功能	R/W
b0	TEDGSEL	TRAIO 极性转换位	0: 测量 TRAI0 输入的“L”电平宽度 1: 测量 TRAI0 输入的“H”电平宽度	R/W
b1	TOPCR	TRAIO 输出控制位	在脉宽测量模式中, 必须置“0”。	R/W
b2	TOENA	TRAO 输出允许位		R/W
b3	—	保留位	必须置“0”。	R/W
b4	TIPF0	TRAIO 输入滤波器选择位 (注 1)	b5 b4 0 0: 无滤波器 0 1: 有滤波器, 通过 f1 进行采样。 1 0: 有滤波器, 通过 f8 进行采样。 1 1: 有滤波器, 通过 f32 进行采样。	R/W
b5	TIPF1			R/W
b6	TIOGT0	TRAIO 事件输入控制位	在脉宽测量模式中, 必须置“0”。	R/W
b7	TIOGT1			R/W

注 1. 在从 TRAI0 引脚连续 3 次采样到相同值时确定输入。

17.6.2 运行例子




图 17.3 脉宽测量模式的运行例子

17.7 脉冲周期测量模式

这是测量 TRAI0 引脚输入的外部信号脉冲周期的模式（表 17.6）。

脉冲周期测量模式的运行例子如图 17.4 所示。

表 17.6 脉冲周期测量模式的规格

项目	规格
计数源	f1、f2、f8、fOCO、fC32、fC
计数	<ul style="list-style-type: none"> 递减计数 输入测量脉冲的有效边沿后，在定时器 RA 的预分频器第 1 次发生下溢时，保持读缓冲器的内容；在定时器 RA 的预分频器第 2 次发生下溢时，定时器 RA 在将重加载寄存器的内容进行重新加载后继续计数。
计数开始条件	给 TRACR 寄存器的 TSTART 位写“1”（开始计数）。
计数停止条件	<ul style="list-style-type: none"> 给 TRACR 寄存器的 TSTART 位写“0”（停止计数）。 给 TRACR 寄存器的 TSTOP 位写“1”（强制停止计数）。
中断请求的发生时序	<ul style="list-style-type: none"> 在定时器 RA 发生下溢时 [定时器 RA 中断]。 在 TRAI0 输入的上升沿或者下降沿（测量期间结束） [定时器 RA 中断]。
TRAI0 引脚功能	测量脉冲的输入引脚（注 1）
TRAO 引脚功能	可编程输入 / 输出端口
读定时器	如果读 TRA 寄存器和 TRAPRE 寄存器，就能读到各自的计数值。
写定时器	<ul style="list-style-type: none"> 如果在计数停止时写 TRAPRE 寄存器和 TRA 寄存器，数据就同时被写到各自的重加载寄存器和计数器。 如果在计数过程中写 TRAPRE 寄存器和 TRA 寄存器写数据，数据就被写到各自的重加载寄存器和计数器（参照“17.3.2 计数过程中的定时器写控制”）。
选择功能	<ul style="list-style-type: none"> 测量时间的选择 能通过 TRAI0C 寄存器的 TEDGSEL 位选择输入脉冲的测量期间。 测量脉冲的输入引脚选择功能 能通过 TRASR 寄存器的 TRAI0SEL0 ~ TRAI0SEL1 位选择 P1_5 或者 P1_7。 数字滤波器功能 能通过 TIPF0 ~ TIPF1 位选择数字滤波器的有无和采样频率。

注 1. 必须输入大于 2 倍定时器 RA 预分频器周期的脉冲。另外，必须对“H”电平宽度和“L”电平宽度分别输入大于定时器 RA 预分频器周期的脉冲，否则就可能忽视该输入。

17.7.1 定时器 RA 的 I/O 控制寄存器 (TRAIOC) [脉冲周期测量模式]

地址	地址 0101h							
位	b7	b6	b5	b4	b3	b2	b1	b0
符号	TIOGT1	TIOGT0	TIPF1	TIPF0	—	TOENA	TOPCR	TEDGSEL
复位后的值	0	0	0	0	0	0	0	0

位	符号	位名	功能	R/W
b0	TEDGSEL	TRAIO 极性转换位	0: 对测量脉冲的 2 个上升沿之间的时间进行测量 1: 对测量脉冲的 2 个下降沿之间的时间进行测量	R/W
b1	TOPCR	TRAIO 输出控制位	在脉冲周期测量模式中, 必须置“0”。	R/W
b2	TOENA	TRAIO 输出允许位		R/W
b3	—	保留位	必须置“0”。	R/W
b4	TIPF0	TRAIO 输入滤波器选择位 (注 1)	b5 b4 0 0: 无滤波器 0 1: 有滤波器, 通过 f1 进行采样。 1 0: 有滤波器, 通过 f8 进行采样。 1 1: 有滤波器, 通过 f32 进行采样。	R/W
b5	TIPF1			R/W
b6	TIOGT0	TRAIO 事件输入控制位	在脉冲周期测量模式中, 必须置“0”。	R/W
b7	TIOGT1			R/W

注 1. 在从 TRAI0 引脚连续 3 次采样到相同值时确定输入。

17.7.2 运行例子




图 17.4 脉冲周期测量模式的运行例子

17.8 使用定时器 RA 时的注意事项

- 复位后，定时器停止计数。必须先给定时器和预分频器设定值，然后开始计数。
- 即使以 16 位为单位读预分频器和定时器，单片机内部也按字节顺序逐个读取。因此，在读这 2 个寄存器期间，定时器的值有可能被更新。
- 如果通过程序给脉宽测量模式和脉冲周期测量模式使用的 TRACR 寄存器的 TEDGF 位和 TUNDF 位写“0”，这些位就变为“0”，即使给这些位写“1”其值也不变。如果对 TRACR 寄存器使用读-改-写指令，即使 TEDGF 位和 TUNDF 位为“1”，也有可能在执行指令过程中被置“0”。此时，必须通过执行 MOV 指令给不想被置“0”的 TEDGF 位和 TUNDF 位写“1”。
- 在从其他模式变为脉宽测量模式和脉冲周期测量模式时，TEDGF 位和 TUNDF 位为不定值。必须先给 TEDGF 位和 TUNDF 位写“0”，然后开始定时器 RA 的计数。
- 根据计数开始后最初发生的定时器 RA 预分频器的下溢信号，TEDGF 位有可能变为“1”。
- 在使用脉冲周期测量模式时，必须紧接在计数开始之后至少空出 2 个定时器 RA 的预分频器周期的时间，将 TEDGF 位置“0”后再使用。
- 如果在计数停止时给 TSTART 位写“1”，TCSTF 位就会在 0~1 个计数源周期的期间变为“0”。除 TCSTF 位以外，不能在 TCSTF 位变为“1”前存取定时器 RA 的相关寄存器（注1）。
在 TCSTF 位变为“1”后的最初的计数源有效边沿开始计数。
如果在计数过程中给 TSTART 位写“0”，TCSTF 位就会在 0~1 个计数源周期的期间变为“1”。在 TCSTF 位变为“0”时，停止计数。
除 TCSTF 位以外，不能在 TCSTF 位变为“0”前存取定时器 RA 的相关寄存器（注1）。

注 1. 定时器 RA 的相关寄存器：TRACR、TRAI0C、TRAMR、TRAPRE、TRA

- 在计数过程中（TCSTF 位为“1”）连续写 TRAPRE 寄存器时，必须将各自的写间隔至少空出 3 个计数源时钟周期。
- 在计数过程中（TCSTF 位为“1”）连续写 TRA 寄存器时，必须将各自的写间隔至少空出 3 个预分频器的下溢周期。

18. 定时器 RB

定时器 RB 是带 8 位预分频器的 8 位定时器。

18.1 概要

预分频器和定时器各自由重加载寄存器和计数器构成（有关重加载寄存器和计数器的存取，请参照表 18.2 ~表 18.5 的各模式的规格）。作为重加载寄存器，定时器 RB 有主寄存器和辅助寄存器。

定时器 RB 的计数源为计数和重新加载等的定时器运行的时钟。

定时器 RB 的框图和引脚结构分别如图 18.1 和表 18.1 所示。

定时器 RB 有以下 4 种模式：

- 定时器模式 这是对内部计数源（外围功能时钟或者定时器 RA 的下溢）进行计数的模式。
- 可编程波形发生模式 这是连续输出任意宽度脉冲的模式。
- 可编程单触发发生模式 这是输出单触发脉冲的模式。
- 可编程等待单触发发生模式 这是输出延迟单触发脉冲的模式。




图 18.1 定时器 RB 的框图

表 18.1 定时器 RB 的引脚结构

引脚名	分配的引脚	输入 / 输出	功能
TRBO	P1_3 或者 P3_1	输出	脉冲输出（可编程波形发生模式、可编程单触发发生模式和可编程等待单触发发生模式）

18.2 寄存器说明

18.2.1 定时器 RB 的控制寄存器 (TRBCR)

地址	地址 0108h							
位	b7	b6	b5	b4	b3	b2	b1	b0
符号	—	—	—	—	—	TSTOP	TCSTF	TSTART
复位后的值	0	0	0	0	0	0	0	0

位	符号	位名	功能	R/W
b0	TSTART	定时器 RB 的计数开始位 (注 1)	0: 停止计数 1: 开始计数	R/W
b1	TCSTF	定时器 RB 的计数状态标志 (注 1)	0: 停止计数 1: 正在计数 (注 3)	R
b2	TSTOP	定时器 RB 的计数强制停止位 (注 1、注 2)	如果置“1”，就强制停止计数。读取值为“0”。	R/W
b3	—	什么也不指定。读写值都为“0”。		—
b4	—			
b5	—			
b6	—			
b7	—			

注 1. 有关使用 TSTART 位、TCSTF 位和 TSTOP 位时的注意事项，请参照“18.7 使用定时器 RB 时的注意事项”。

注 2. 如果给 TSTOP 位写“1”，TRBPRES 寄存器、TRBSC 寄存器、TRBPR 寄存器、TSTART 位、TCSTF 位和 TRBOCR 寄存器的 TOSSTF 位就变为复位后的值。

注 3. 在定时器模式和可编程波形发生模式中，表示正在计数；在可编程单触发发生模式和可编程等待单触发发生模式中，表示已接受单触发脉冲的触发。

18.2.2 定时器 RB 的单触发控制寄存器 (TRBOCR)

地址	地址 0109h							
位	b7	b6	b5	b4	b3	b2	b1	b0
符号	—	—	—	—	—	TOSSTF	TOSSP	TOSST
复位后的值	0	0	0	0	0	0	0	0

位	符号	位名	功能	R/W
b0	TOSST	定时器 RB 的单触发开始位	如果写“1”，就产生单触发。 读取值为“0”。	R/W
b1	TOSSP	定时器 RB 的单触发停止位	如果写“1”，就停止单触发脉冲（包括等待）的计数。 读取值为“0”。	R/W
b2	TOSSTF	定时器 RB 的单触发状态标志 (注 1)	0: 单触发停止中 1: 单触发运行中（包括等待期间）	R
b3	—	什么也不指定。读写值都为“0”。		—
b4	—			
b5	—			
b6	—			
b7	—			

注 1. 如果给 TRBOCR 寄存器的 TSTOP 位写“1”，TOSSTF 位就变为“0”。

在 TRBMR 寄存器的 TMOD1 ~ TMOD0 位为“10b”（可编程单触发发生模式）或者“11b”（可编程等待单触发发生模式）时，TRBOCR 寄存器有效。

18.2.3 定时器 RB 的 I/O 控制寄存器 (TRBIOC)

地址	地址 010Ah							
位	b7	b6	b5	b4	b3	b2	b1	b0
符号	—	—	—	—	INOSEG	INOSTG	TOCNT	TOPL
复位后的值	0	0	0	0	0	0	0	0

位	符号	位名	功能	R/W
b0	TOPL	定时器 RB 的输出电平选择位	功能因运行模式而不同。	R/W
b1	TOCNT	定时器 RB 的输出转换位		R/W
b2	INOSTG	单触发控制位		R/W
b3	INOSEG	单触发极性选择位		R/W
b4	—	什么也不指定。读写值都为“0”。		—
b5	—			
b6	—			
b7	—			

18.2.4 定时器 RB 的模式寄存器 (TRBMR)

地址	地址 010Bh							
位	b7	b6	b5	b4	b3	b2	b1	b0
符号	TCKCUT	—	TCK1	TCK0	TWRC	—	TMOD1	TMOD0
复位后的值	0	0	0	0	0	0	0	0

位	符号	位名	功能	R/W
b0	TMOD0	定时器 RB 的运行模式选择位 (注 1)	b1 b0 0 0: 定时器模式 0 1: 可编程波形发生模式 1 0: 可编程单触发生模式 1 1: 可编程等待单触发生模式	R/W
b1	TMOD1			R/W
b2	—	什么也不指定。读写值都为“0”。		—
b3	TWRC	定时器 RB 的写控制位 (注 2)	0: 写重加载寄存器和计数器 1: 只写重加载寄存器	R/W
b4	TCK0	定时器 RB 的计数源选择位 (注 1)	b5 b4 0 0: f1 0 1: f8 1 0: 定时器 RA 的下溢 (注 3) 1 1: f2	R/W
b5	TCK1			R/W
b6	—	什么也不指定。读写值都为“0”。		—
b7	TCKCUT	定时器 RB 的计数源截止位 (注 1)	0: 提供计数源 1: 截止计数源	R/W

注 1. 必须在 TRBCR 寄存器的 TSTART 位和 TCSTF 位都为“0” (停止计数) 时更改 TMOD1 ~ TMOD0 位、TCK1 ~ TCK0 位和 TCKCUT 位。

注 2. 在定时器模式中, TWRC 位可以为“0”或者“1”; 在可编程波形发生模式、可编程单触发生模式和可编程等待单触发生模式中, 必须将此位置“1” (只写重加载寄存器)。

注 3. 将定时器 RA 的下溢信号用作定时器 RB 的计数源时, 定时器 RA 必须设定为定时器模式、脉冲输出模式或者事件计数模式。

18.2.5 定时器 RB 的预分频寄存器 (TRBPRES)

地址	地址 010Ch							
位	b7	b6	b5	b4	b3	b2	b1	b0
符号	—	—	—	—	—	—	—	—
复位后的值	1	1	1	1	1	1	1	1

位	模式	功能	设定范围	R/W
b7 ~ b0	定时器模式	对内部计数源或者定时器 RA 的下溢进行计数。	00h ~ FFh	R/W
	可编程波形发生模式		00h ~ FFh	R/W
	可编程单触发生模式		00h ~ FFh	R/W
	可编程等待单触发生模式		00h ~ FFh	R/W

如果给 TRBCR 寄存器的 TSTOP 位写“1”, TRBPRES 寄存器的值就变为“FFh”。

18.2.6 定时器 RB 的辅助寄存器 (TRBSC)

地址	地址 010Dh							
位	b7	b6	b5	b4	b3	b2	b1	b0
符号	—	—	—	—	—	—	—	—
复位后的值	1	1	1	1	1	1	1	1

位	模式	功能	设定范围	R/W
b7 ~ b0	定时器模式	无效	00h ~ FFh	—
	可编程波形发生模式	对定时器 RB 的预分频器的下溢进行计数 (注 1)。	00h ~ FFh	W (注 2)
	可编程单触发生模式	无效	00h ~ FFh	—
	可编程等待单触发生模式	对定时器 RB 的预分频器的下溢进行计数 (对单触发的宽度进行计数)。	00h ~ FFh	W (注 2)

注 1. 交替将 TRBPR 寄存器和 TRBSC 寄存器的值重新加载到计数器后继续计数。

注 2. 在辅助期间进行计数的过程中, 也能通过 TRBPR 寄存器读计数值。

如果给 TRBCR 寄存器的 TSTOP 位写 “1”, TRBSC 寄存器的值就变为 “FFh”。

在写 TRBSC 寄存器时, 必须按照以下的步骤进行:

1. 将值写到 TRBSC 寄存器。
2. 将值写到 TRBPR 寄存器 (即使值不变也要重写相同的值)。

18.2.7 定时器 RB 的主寄存器 (TRBPR)

地址	地址 010Eh							
位	b7	b6	b5	b4	b3	b2	b1	b0
符号	—	—	—	—	—	—	—	—
复位后的值	1	1	1	1	1	1	1	1

位	模式	功能	设定范围	R/W
b7 ~ b0	定时器模式	对定时器 RB 的预分频器的下溢进行计数。	00h ~ FFh	R/W
	可编程波形发生模式	对定时器 RB 的预分频器的下溢进行计数 (注 1)。	00h ~ FFh	R/W
	可编程单触发生模式	对定时器 RB 的预分频器的下溢进行计数 (对单触发的宽度进行计数)。	00h ~ FFh	R/W
	可编程等待单触发生模式	对定时器 RB 的预分频器的下溢进行计数 (对等待期间进行计数)。	00h ~ FFh	R/W

注 1. 交替将 TRBPR 寄存器和 TRBSC 寄存器的值重新加载到计数器后继续计数。

如果给 TRBCR 寄存器的 TSTOP 位写 “1”, TRBPR 寄存器的值就变为 “FFh”。

18.2.8 定时器 RB/RC 的引脚选择寄存器 (TRBRCSR)

地址	地址 0181h							
位	b7	b6	b5	b4	b3	b2	b1	b0
符号	—	—	TRCCLKSEL1	TRCCLKSEL0	—	—	—	TRBOSEL0
复位后的值	0	0	0	0	0	0	0	0

位	符号	位名	功能	R/W
b0	TRBOSEL0	TRBO 引脚选择位	0: 分配到 P1_3 1: 分配到 P3_1	R/W
b1	—	保留位	必须置“0”。	R/W
b2	—	什么也不指定。读写值都为“0”。		—
b3	—			
b4	TRCCLKSEL0	TRCCLK 引脚选择位	b5 b4 0 0: 不使用 TRCCLK 引脚 0 1: 分配到 P1_4 1 0: 分配到 P3_3 1 1: 不能设定	R/W
b5	TRCCLKSEL1			R/W
b6	—	保留位	必须置“0”。	R/W
b7	—	什么也不指定。读写值都为“0”。		—

TRBRCSR 寄存器是选择将定时器 RB 和定时器 RC 的输入 / 输出分配到哪个引脚的寄存器。在使用定时器 RB 和定时器 RC 的输入 / 输出引脚时，必须设定 TRBRCSR 寄存器。

在设定定时器 RB 的相关寄存器前，必须设定 TRBOSEL0 位；在设定定时器 RC 的相关寄存器前，必须设定 TRCCLKSEL0 ~ TRCCLKSEL1 位，但是不能在定时器 RB 运行中更改 TRBOSEL0 位的设定值，也不能在定时器 RC 运行中更改 TRCCLKSEL0 ~ TRCCLKSEL1 位的设定值。

18.3 定时器模式

这是对内部生成的计数源或者定时器 RA 的下溢进行计数的模式（表 18.2）。在定时器模式中，不使用 TRBOCR 寄存器和 TRBSC 寄存器。

表 18.2 定时器模式的规格

项目	规格
计数源	f1、f2、f8、定时器 RA 的下溢
计数	<ul style="list-style-type: none"> 递减计数 在发生下溢时，将重加载寄存器的内容进行重新加载后继续计数（在定时器 RB 发生下溢时，重新加载定时器 RB 的主重加载寄存器的内容）。
分频比	$1/(n+1)(m+1)$ n: TRBPRES 寄存器的设定值 m: TRBPR 寄存器的设定值
计数开始条件	给 TRBCR 寄存器的 TSTART 位写“1”（开始计数）。
计数停止条件	<ul style="list-style-type: none"> 给 TRBCR 寄存器的 TSTART 位写“0”（停止计数）。 给 TRBCR 寄存器的 TSTOP 位写“1”（强制停止计数）。
中断请求的发生时序	在定时器 RB 发生下溢时 [定时器 RB 中断]。
TRBO 引脚功能	可编程输入 / 输出端口
INT0 引脚功能	可编程输入 / 输出端口或者 INT0 中断的输入引脚
读定时器	如果读 TRBPR 寄存器和 TRBPRES 寄存器，就能读到各自的计数值。
写定时器	<ul style="list-style-type: none"> 如果在停止计数时写 TRBPRES 寄存器和 TRBPR 寄存器，数据就同时被写到各自的重加载寄存器和计数器。 如果在计数过程中写 TRBPRES 寄存器和 TRBPR 寄存器，在 TRBMR 寄存器的 TWRC 位为“0”时，数据就被写到各自的重加载寄存器和计数器；在 TWRC 位为“1”时，数据就只被写到各自的重加载寄存器（参照“18.3.2 计数过程中的定时器写控制”）。

18.3.1 定时器 RB 的 I/O 控制寄存器（TRBIOC）[定时器模式]

地址	地址 010Ah							
位	b7	b6	b5	b4	b3	b2	b1	b0
符号	—	—	—	—	INOSEG	INOSTG	TOCNT	TOPL
复位后的值	0	0	0	0	0	0	0	0

位	符号	位名	功能	R/W
b0	TOPL	定时器 RB 的输出电平选择位	在定时器模式中，必须置“0”。	R/W
b1	TOCNT	定时器 RB 的输出转换位		R/W
b2	INOSTG	单触发控制位		R/W
b3	INOSEG	单触发极性选择位		R/W
b4	—	什么也不指定。读写值都为“0”。		—
b5	—			
b6	—			
b7	—			

18.3.2 计数过程中的定时器写控制

定时器 RB 有预分频器和定时器（对预分频器的下溢进行计数），各自有重加载寄存器和计数器。在定时器模式中写正在计数的预分频器和定时器时，能通过 TRBMR 寄存器的 TWRC 位选择是写重加载寄存器和定时器，还是只写重加载寄存器。

但是，与计数源同步将数据从预分频器的重加载寄存器传送到计数器，与预分频器的下溢同步将数据从定时器的重加载寄存器传送到计数器。因此，即使通过 TWRC 位选择写重加载寄存器和计数器，也不会执行写指令后立即更新计数器的值。在选择只写重加载寄存器的情况下，如果更改预分频器的值，写时的周期就会错位。在定时器 RB 计数过程中改写计数值的运行例子如图 18.2 所示。




图 18.2 在定时器 RB 计数过程中改写计数值的运行例子

18.4 可编程波形发生模式

这是对 TRBPR 寄存器和 TRBSC 寄存器的值进行交替计数，并在计数器每次下溢时将 TRBO 引脚的输出信号反相的模式（表 18.3）。在开始计数时，从 TRBPR 寄存器的设定值开始计数。在可编程波形发生模式中，不使用 TRBOCR 寄存器。

可编程波形发生模式的定时器 RB 的运行例子如图 18.3 所示。

表 18.3 可编程波形发生模式的规格

项目	规格
计数源	f1、f2、f8、定时器 RA 的下溢
计数	<ul style="list-style-type: none"> 递减计数 在发生下溢时，交替将主重加载寄存器和辅助重加载寄存器的内容进行重新加载后继续计数。
输出波形的宽度和周期	主期间： $(n+1)(m+1)/f_i$ 辅助期间： $(n+1)(p+1)/f_i$ 周期： $(n+1)\{(m+1)+(p+1)\}/f_i$ f_i : 计数源的频率 n : TRBPRES 寄存器的设定值 m : TRBPR 寄存器的设定值 p : TRBSC 寄存器的设定值
计数开始条件	给 TRBCR 寄存器的 TSTART 位写“1”（开始计数）。
计数停止条件	<ul style="list-style-type: none"> 给 TRBCR 寄存器的 TSTART 位写“0”（停止计数）。 给 TRBCR 寄存器的 TSTOP 位写“1”（强制停止计数）。
中断请求的发生时序	从辅助期间的定时器 RB 发生下溢开始经过 1/2 个计数源周期后（和 TRBO 输出的变化同时发生）[定时器 RB 中断]。
TRBO 引脚功能	可编程输出端口或者脉冲输出引脚
INT0 引脚功能	可编程输入/输出端口或者 INT0 中断输入引脚
读定时器	如果读 TRBPR 寄存器和 TRBPRES 寄存器，就能读到各自的计数值（注 1）。
写定时器	<ul style="list-style-type: none"> 如果在停止计数时写 TRBPRES 寄存器、TRBSC 寄存器和 TRBPR 寄存器，数据就同时被写到各自的重加载寄存器和计数器。 如果在计数过程中写 TRBPRES 寄存器、TRBSC 寄存器和 TRBPR 寄存器，数据就只被写到各自的重加载寄存器（注 2）。
选择功能	<ul style="list-style-type: none"> 输出电平选择功能 能通过 TOPL 位选择主期间和辅助期间的输出电平。 TRBO 引脚的输出转换功能 能通过 TRBIOC 寄存器的 TOCNT 位选择定时器 RB 脉冲输出或者 P3_1（P1_3）锁存器输出（注 3）。

注 1. 即使在对辅助期间进行计数的过程中，也必须读 TRBPR 寄存器。

注 2. 在写 TRBPR 寄存器后，从下一个主期间开始将设定值反映到波形的输出中。

注 3. TOCNT 位的写入值在以下情况下有效：

- 在开始计数时
- 在发生定时器 RB 的中断请求时

因此，在更改 TOCNT 位后，从下一个主期间的输出开始反映 TOCNT 位的写入值。

18.4.1 定时器 RB 的 I/O 控制寄存器 (TRBIOC) [可编程波形发生模式]

地址	地址 010Ah							
位	b7	b6	b5	b4	b3	b2	b1	b0
符号	—	—	—	—	INOSEG	INOSTG	TOCNT	TOPL
复位后的值	0	0	0	0	0	0	0	0

位	符号	位名	功能	R/W
b0	TOPL	定时器 RB 的输出电平选择位	0: 在主期间, 输出 “H” 电平, 在辅助期间以及定时器停止计数时, 输出 “L” 电平。 1: 在主期间, 输出 “L” 电平, 在辅助期间以及定时器停止计数时, 输出 “H” 电平。	R/W
b1	TOCNT	定时器 RB 的输出转换位	0: 输出定时器 RB 的波形 1: 输出 P3_1 (P1_3) 端口锁存器的值	R/W
b2	INOSTG	单触发控制位	在可编程波形发生模式中, 必须置 “0”。	R/W
b3	INOSEG	单触发极性选择位		R/W
b4	—	什么也不指定。读写值都为 “0”。		—
b5	—			
b6	—			
b7	—			

18.4.2 运行例子




图 18.3 可编程波形发生模式的定时器 RB 的运行例子

18.5 可编程单触发发生模式

这是通过程序或者外部触发（ $\overline{\text{INT0}}$ 引脚的输入）从 TRBO 引脚输出单触发脉冲的模式（表 18.4）。如果发生触发，就从此刻起经过任意时间（TRBPR 寄存器的设定值）后，定时器只运行 1 次。在可编程单触发发生模式中，不使用 TRBSC 寄存器。

可编程单触发发生模式的运行例子如图 18.4 所示。

表 18.4 可编程单触发发生模式的规格

项目	规格
计数源	f1、f2、f8、定时器 RA 的下溢
计数	<ul style="list-style-type: none"> 对 TRBPR 寄存器的设定值进行递减计数。 在发生下溢时，将主重加载寄存器的内容进行重新加载后结束计数，TOSSTF 位变为“0”（停止单触发）。 在停止计数时，将重加载寄存器的内容进行重新加载并停止计数。
单触发脉冲的输出时间	$(n+1)(m+1)/f_i$ f_i : 计数源的频率 n : TRBPRES 寄存器的设定值 m : TRBPR 寄存器的设定值
计数开始条件	<ul style="list-style-type: none"> TRBCR 寄存器的 TSTART 位为“1”（开始计数）并且发生下一个触发。 给 TRBOCR 寄存器的 TOSST 位写“1”（开始单触发）。 将触发输入到 $\overline{\text{INT0}}$ 引脚。
计数停止条件	<ul style="list-style-type: none"> 在定时器 RB 的主寄存器的计数值发生下溢并进行重新加载后。 给 TRBOCR 寄存器的 TOSSP 位写“1”（停止单触发）。 给 TRBCR 寄存器的 TSTART 位写“0”（停止计数）。 给 TRBCR 寄存器的 TSTOP 位写“1”（强制停止计数）。
中断请求的发生时序	从发生下溢开始经过 1/2 计数源周期后 （和 TRBO 引脚波形输出的结束同时发生）[定时器 RB 中断]。
TRBO 引脚功能	脉冲输出引脚
$\overline{\text{INT0}}$ 引脚功能	<ul style="list-style-type: none"> 当 TRBIOC 寄存器的 INOSTG 位为“0”（$\overline{\text{INT0}}$ 引脚的单触发无效）时，为可编程输入/输出端口或者 $\overline{\text{INT0}}$ 中断输入引脚。 当 TRBIOC 寄存器的 INOSTG 位为“1”（$\overline{\text{INT0}}$ 引脚的单触发有效）时，为外部触发输入引脚（$\overline{\text{INT0}}$ 中断输入）。
读定时器	如果读 TRBPR 寄存器和 TRBPRES 寄存器，就能读到各自的计数值。
写定时器	<ul style="list-style-type: none"> 如果在停止计数时写 TRBPRES 寄存器和 TRBPR 寄存器，数据就同时被写到各自的重加载寄存器和计数器。 如果在计数过程中写 TRBPRES 寄存器和 TRBPR 寄存器，数据就只被写到各自的重加载寄存器（注 1）。
选择功能	<ul style="list-style-type: none"> 输出电平选择功能 能通过 TOPL 位选择单触发脉冲波形的输出电平。 单触发选择功能 请参照“18.5.3 单触发的选择”。

注 1. 从下一个单触发脉冲开始反映 TRBPR 寄存器的写入值。

18.5.1 定时器 RB 的 I/O 控制寄存器 (TRBIOC) [可编程单触发生模式]

地址	地址 010Ah							
位	b7	b6	b5	b4	b3	b2	b1	b0
符号	—	—	—	—	INOSEG	INOSTG	TOCNT	TOPL
复位后的值	0	0	0	0	0	0	0	0

位	符号	位名	功能	R/W
b0	TOPL	定时器 RB 的输出电平选择位	0: 输出“H”电平的单触发脉冲; 在定时器停止计数时输出“L”电平。 1: 输出“L”电平的单触发脉冲; 在定时器停止计数时输出“H”电平。	R/W
b1	TOCNT	定时器 RB 的输出转换位	在可编程单触发生模式中, 必须置“0”。	R/W
b2	INOSTG	单触发控制位 (注 1)	0: $\overline{INT0}$ 引脚的单触发无效 1: $\overline{INT0}$ 引脚的单触发有效	R/W
b3	INOSEG	单触发极性选择位 (注 1)	0: 下降沿触发 1: 上升沿触发	R/W
b4	—	什么也不指定。读写值都为“0”。		—
b5	—			
b6	—			
b7	—			

注 1. 请参照“18.5.3 单触发的选择”。

18.5.2 运行例子




图 18.4 可编程单触发发生模式的运行例子

18.5.3 单触发的选择

在可编程单触发发生模式和可编程等待单触发发生模式中，如果在 TRBCR 寄存器的 TCSTF 位为“1”（开始计数）的状态下发生单触发，就开始运行。

通过以下任意的发生源产生单触发：

- 通过程序给 TRBOCR 寄存器的 TOSST 位写“1”。
- 从 $\overline{\text{INT0}}$ 引脚输入触发。

从发生单触发开始经过 1 ~ 2 个计数源周期后，TRBOCR 寄存器的 TOSSTF 位变为“1”（单触发运行中），然后开始计数，在可编程单触发发生模式中开始单触发波形输出（在可编程等待单触发发生模式中，开始对等待期间进行计数）。在 TOSSTF 位为“1”的期间，即使发生单触发也不再触发。

当使用从 $\overline{\text{INT0}}$ 引脚输入的触发时，必须在输入触发前进行以下的设定：

- 将 PD4 寄存器的 PD4_5 位置“0”（输入端口）。
- 通过 INTF 寄存器的 INT0F1 ~ INT0F0 位选择 $\overline{\text{INT0}}$ 的数字滤波器。
- 通过 INTEN 寄存器的 INT0PL 位选择双边沿或者单边沿。如果选择单边沿，就要通过 TRBIOC 寄存器的 INOSEG 位选择上升沿或者下降沿。
- 将 INTEN 寄存器的 INT0EN 置“1”（允许）。
- 在进行上述的设定后，将 TRBIOC 寄存器的 INOSTG 位置“1”（ $\overline{\text{INT0}}$ 引脚的单触发有效）。

在通过 $\overline{\text{INT0}}$ 引脚的触发输入产生中断请求时，必须注意以下几点：

- 需要使用中断处理，详细内容请参照“11. 中断”。
- 如果选择单边沿，就必须通过 INTOIC 寄存器的 POL 位选择下降沿或者上升沿（TRBIOC 寄存器的 INOSEG 位与 $\overline{\text{INT0}}$ 中断无关）。
- 在 TOSSTF 位为“1”期间，即使发生单触发，也不影响定时器 RB 的运行，但是 INTOIC 寄存器的 IR 位会发生变化。

18.6 可编程等待单触发发生模式

这是通过程序或者外部触发（ $\overline{\text{INT0}}$ 引脚的输入），在经过一定时间后从 TRBO 引脚输出单触发脉冲的模式（表 18.5）。如果发生触发，就从此刻起经过任意时间（TRBPR 寄存器的设定值）后，只输出 1 次任意时间（TRBSC 寄存器的设定值）的脉冲。

可编程等待单触发发生模式的运行例子如图 18.5 所示。

表 18.5 可编程等待单触发发生模式的规格

项目	规格
计数源	f1、f2、f8、定时器 RA 的下溢
计数	<ul style="list-style-type: none"> 对定时器 RB 的主寄存器的设定值进行递减计数。 在定时器 RB 的主寄存器的计数发生下溢时，将定时器 RB 的辅助寄存器的内容进行重新加载后继续计数。 在定时器 RB 的辅助寄存器的计数发生下溢时，将定时器 RB 的主寄存器的内容进行重新加载后结束计数，TOSSTF 位变为“0”（停止单触发）。 在停止计数时，将重加载寄存器的内容进行重新加载并停止计数。
等待时间	$(n+1)(m+1)/f_i$ f_i : 计数源的频率 n : TRBPRES 寄存器的设定值 m : TRBPR 寄存器的设定值
单触发脉冲的输出时间	$(n+1)(p+1)/f_i$ f_i : 计数源的频率 n : TRBPRES 寄存器的设定值 p : TRBSC 寄存器的设定值
计数开始条件	<ul style="list-style-type: none"> TRBCR 寄存器的 TSTART 位为“1”（开始计数）并且发生下一个触发。 给 TRBOCR 寄存器的 TOSST 位写“1”（开始单触发）。 将触发输入到 $\overline{\text{INT0}}$ 引脚。
计数停止条件	<ul style="list-style-type: none"> 在定时器 RB 的辅助寄存器的计数值发生下溢并进行重新加载后。 给 TRBOCR 寄存器的 TOSSP 位写“1”（停止单触发）。 给 TRBCR 寄存器的 TSTART 位写“0”（停止计数）。 给 TRBCR 寄存器的 TSTOP 位写“1”（强制停止计数）。
中断请求的发生时序	从辅助期间的定时器 RB 发生下溢开始经过 1/2 计数源周期后（和 TRBO 引脚波形输出的结束同时发生）[定时器 RB 中断]。
TRBO 引脚功能	脉冲输出引脚
$\overline{\text{INT0}}$ 引脚功能	<ul style="list-style-type: none"> 当 TRBIOC 寄存器的 INOSTG 位为“0”（$\overline{\text{INT0}}$ 引脚的单触发无效）时，为可编程输入/输出端口或者 $\overline{\text{INT0}}$ 中断输入引脚。 当 TRBIOC 寄存器的 INOSTG 位为“1”（$\overline{\text{INT0}}$ 引脚的单触发有效）时，为外部触发输入引脚（$\overline{\text{INT0}}$ 中断输入）。
读定时器	如果读 TRBPR 寄存器和 TRBPRES 寄存器，就能读到各自的计数值。
写定时器	<ul style="list-style-type: none"> 如果在停止计数时写 TRBPRES 寄存器、TRBSC 寄存器和 TRBPR 寄存器，数据就同时被写到各自的重加载寄存器和计数器。 如果在计数过程中写 TRBPRES 寄存器、TRBSC 寄存器和 TRBPR 寄存器，数据就只被写到各自的重加载寄存器（注 1）。
选择功能	<ul style="list-style-type: none"> 输出电平选择功能 通过 TOPL 位选择单触发脉冲波形的输出电平。 单触发选择功能 请参照“18.5.3 单触发的选择”。

注 1. 从下一个单触发脉冲开始反映 TRBSC 寄存器和 TRBPR 寄存器的写入值。

18.6.1 定时器 RB 的 I/O 控制寄存器 (TRBIOC) [可编程等待单触发发生模式]

地址	地址 010Ah							
位	b7	b6	b5	b4	b3	b2	b1	b0
符号	—	—	—	—	INOSEG	INOSTG	TOCNT	TOPL
复位后的值	0	0	0	0	0	0	0	0

位	符号	位名	功能	R/W
b0	TOPL	定时器 RB 的输出电平选择位	0: 输出“H”电平的单触发脉冲, 在定时器停止计数时以及等待过程中输出“L”电平。 1: 输出“L”电平的单触发脉冲, 在定时器停止计数时以及等待过程中输出“H”电平。	R/W
b1	TOCNT	定时器 RB 的输出转换位	在可编程波形发生模式中, 必须置“0”。	R/W
b2	INOSTG	单触发控制位 (注 1)	0: $\overline{INT0}$ 引脚的单触发无效 1: $\overline{INT0}$ 引脚的单触发有效	R/W
b3	INOSEG	单触发极性选择位 (注 1)	0: 下降沿触发 1: 上升沿触发	R/W
b4	—	什么也不指定。读写值都为“0”。		—
b5	—			
b6	—			
b7	—			

注 1. 请参照“18.5.3 单触发的选择”。

18.6.2 运行例子




图 18.5 可编程等待单触发发生模式的运行例子

18.7 使用定时器 RB 时的注意事项

- 复位后，定时器停止计数。必须先给定时器和预分频器设定值，然后开始计数。
- 即使以 16 位为单位读预分频器和定时器，单片机内部也按字节顺序逐个读取。因此，在读这 2 个寄存器期间，定时器的值有可能被更新。
- 在可编程单触发发生模式和可编程等待单触发发生模式中，如果在将 TRBCR 寄存器的 TSTART 位置“0”后停止计数，或者在将 TRBOCR 寄存器的 TOSSP 位置“1”后停止单触发，定时器就在将重加载寄存器的值进行重新加载后停止计数。必须在定时器停止计数前读定时器的计数值。
- 如果在停止计数时给 TSTART 位写“1”，TCSTF 位就会在 1~2 个计数源周期的期间变为“0”。除了 TCSTF 位以外，不能在 TCSTF 位变为“1”之前存取定时器 RB 的相关寄存器（注1）。如果在计数过程中给 TSTART 位写“0”，TCSTF 位就会在 1~2 个计数源周期的期间变为“1”。在 TCSTF 位变为“0”时，停止计数。除了 TCSTF 位以外，不能在 TCSTF 位变为“0”之前存取定时器 RB 的相关寄存器（注1）。

注 1. 定时器 RB 的相关寄存器：TRBCR、TRBOCR、TRBIOC、TRBMR、TRBPRES、TRBSC、TRBPR

- 如果在计数过程中给 TRBCR 寄存器的 TSTOP 位写“1”，定时器 RB 就立即停止计数。
- 如果给 TRBOCR 寄存器的 TOSST 位或者 TOSSP 位写“1”，TOSSTF 位就会在 1~2 个计数源周期后发生变化。在给 TOSST 位写“1”到 TOSSTF 位变为“1”期间，如果给 TOSSP 位写“1”，TOSSTF 位根据内部状态有可能变为“0”或者“1”。同样，在给 TOSSP 位写“1”到 TOSSTF 位变为“0”期间，如果给 TOSST 位写“1”，TOSSTF 位也可能变为“0”或者“1”。
- 将定时器 RA 的下溢信号用作定时器 RB 的计数源时，定时器 RA 必须设定为定时器模式、脉冲输出模式或者事件计数模式。

18.7.1 定时器模式

在计数过程中（TRBCR 寄存器的 TCSTF 位为“1”）写 TRBPRES 寄存器和 TRBPR 寄存器时，必须注意以下几点：

- 如果连续写 TRBPRES 寄存器，就必须将各自的写间隔至少空出 3 个计数源时钟周期。
- 如果连续写 TRBPR 寄存器，就必须将各自的写间隔至少空出 3 个预分频器的下溢周期。

18.7.2 可编程波形发生模式

在计数过程中（TRBCR 寄存器的 TCSTF 位为“1”）写 TRBPRES 寄存器和 TRBPR 寄存器时，必须注意以下几点：

- 如果连续写 TRBPRES 寄存器，就必须将各自的写间隔至少空出 3 个计数源时钟周期。
- 如果连续写 TRBPR 寄存器，就必须将各自的写间隔至少空出 3 个预分频器的下溢周期。

18.7.3 可编程单触发发生模式

在计数过程中（TRBCR 寄存器的 TCSTF 位为“1”）写 TRBPRES 寄存器和 TRBPR 寄存器时，必须注意以下几点：

- 如果连续写 TRBPRES 寄存器，就必须将各自的写间隔至少空出 3 个计数源时钟周期。
- 如果连续写 TRBPR 寄存器，就必须将各自的写间隔至少空出 3 个预分频器的下溢周期。

18.7.4 可编程等待单触发发生模式

在计数过程中（TRBCR 寄存器的 TCSTF 位为“1”）写 TRBPRES 寄存器和 TRBPR 寄存器时，必须注意以下几点：

- 如果连续写 TRBPRES 寄存器，就必须将各自的写间隔至少空出 3 个计数源时钟周期。
- 如果连续写 TRBPR 寄存器，就必须将各自的写间隔至少空出 3 个预分频器的下溢周期。

19. 定时器 RC

定时器 RC 是 16 位定时器，有 4 个输入 / 输出引脚。

19.1 概要

定时器 RC 的运行时钟为 f_1 、fOCO40M 或者 fOCO-F，如表 19.1 所示。

表 19.1 定时器 RC 的运行时钟

条件	定时器 RC 的运行时钟
计数源为 f_1 、 f_2 、 f_4 、 f_8 、 f_{32} 或者 TRCCLK 输入 (TRCCR1 寄存器的 TCK2 ~ TCK0 位为 “000b” ~ “101b”)	f_1
计数源为 fOCO40M (TRCCR1 寄存器的 TCK2 ~ TCK0 位为 “110b”)	fOCO40M
计数源为 fOCO-F (TRCCR1 寄存器的 TCK2 ~ TCK0 位为 “111b”)	fOCO-F

定时器 RC 的引脚结构和定时器 RC 的框图分别如表 19.2 和图 19.1 所示。

定时器 RC 有以下 3 种模式：

- 定时器模式
 - 输入捕捉功能 外部信号作为触发，将计数器的值取到寄存器。
 - 输出比较功能 检测计数器的值和寄存器的值是否相同（可在检测时更改引脚的输出）。

以下 2 种模式使用输出比较功能：

- PWM 模式 这是连续输出任意宽度脉冲的模式。
- PWM2 模式 这是在触发后经过等待时间，输出单触发波形或者 PWM 波形的模式。

每个引脚都能选择输入捕捉功能、输出比较功能和 PWM 模式。

PWM2 模式通过计数器和寄存器的组合输出波形，引脚功能取决于运行模式。




图 19.1 定时器 RC 的框图

表 19.2 定时器 RC 的引脚结构

引脚名	分配的引脚	输入 / 输出	功能
TRCIOA	P0_0、P0_1、P0_2 或者 P1_1	输入 / 输出	功能因运行模式而不同，详细内容请参照各模式。
TRCIOB	P0_3、P0_4、P0_5、P1_2 或者 P2_0		
TRCIOC	P0_7、P1_3、P2_1 或者 P3_4		
TRCIOD	P0_6、P1_0、P2_2 或者 P3_5		
TRCCLK	P1_4 或者 P3_3	输入	外部时钟输入
TRCTRG	P0_0、P0_1、P0_2 或者 P1_1	输入	PWM2 模式的外部触发输入

19.2 寄存器说明

定时器 RC 的相关寄存器一览表如表 19.3 所示。

表 19.3 定时器 RC 的相关寄存器一览表

地址	符号	模式				参照
		定时器		PWM	PWM2	
		输入捕捉功能	输出比较功能			
0008h	MSTCR	有效	有效	有效	有效	19.2.1 模块待机控制寄存器 (MSTCR)
0120h	TRCMR	有效	有效	有效	有效	19.2.2 定时器 RC 的模式寄存器 (TRCMR)
0121h	TRCCR1	有效	有效	有效	有效	定时器 RC 的控制寄存器 1 19.2.3 定时器 RC 的控制寄存器 1 (TRCCR1) 19.5.1 定时器 RC 的控制寄存器 1 (TRCCR1) [定时器模式 (输出比较功能)] 19.6.1 定时器 RC 的控制寄存器 1 (TRCCR1) [PWM 模式] 19.7.1 寄存器 RC 的控制寄存器 1 (TRCCR1) [PWM2 模式]
0122h	TRCIER	有效	有效	有效	有效	19.2.4 定时器 RC 的中断允许寄存器 (TRCIER)
0123h	TRCSR	有效	有效	有效	有效	19.2.5 定时器 RC 的状态寄存器 (TRCSR)
0124h	TRCIOR0	有效	有效	—	—	定时器 RC 的 I/O 控制寄存器 0 和 I/O 控制寄存器 1 19.2.6 定时器 RC 的 I/O 控制寄存器 0 (TRCIOR0) 19.2.7 定时器 RC 的 I/O 控制寄存器 1 (TRCIOR1) 19.4.1 定时器 RC 的 I/O 控制寄存器 0 (TRCIOR0) [定时器模式 (输入捕捉功能)] 19.4.2 定时器 RC 的 I/O 控制寄存器 1 (TRCIOR1) [定时器模式 (输入捕捉功能)] 19.5.2 定时器 RC 的 I/O 控制寄存器 0 (TRCIOR0) [定时器模式 (输出比较功能)] 19.5.3 定时器 RC 的 I/O 控制寄存器 1 (TRCIOR1) [定时器模式 (输出比较功能)]
0125h	TRCIOR1					
0126h 0127h	TRC	有效	有效	有效	有效	19.2.8 定时器 RC 计数器 (TRC)
0128h 0129h	TRCGRA	有效	有效	有效	有效	19.2.9 定时器 RC 的通用寄存器 A,B,C,D (TRCGRA、TRCGRB、TRCGRC、TRCGRD)
012Ah 012Bh	TRCGRB					
012Ch 012Dh	TRCGRC					
012Eh 012Fh	TRCGRD					
0130h	TRCCR2	—	有效	有效	有效	19.2.10 定时器 RC 的控制寄存器 2 (TRCCR2)
0131h	TRCDF	有效	—	—	有效	19.2.11 定时器 RC 的数字滤波器的功能选择寄存器 (TRCDF)
0132h	TRCOER	—	有效	有效	有效	19.2.12 定时器 RC 的输出主控允许寄存器 (TRCOER)
0133h	TRCADCR	—	有效	有效	有效	19.2.13 定时器 RC 的触发控制寄存器 (TRCADCR)
0181h	TRBRCR	有效	有效	有效	有效	19.2.14 定时器 RB/RC 的引脚选择寄存器 (TRBRCR)
0182h	TRCPSR0	有效	有效	有效	有效	19.2.15 定时器 RC 的引脚选择寄存器 0 (TRCPSR0)
0183h	TRCPSR1	有效	有效	有效	有效	19.2.16 定时器 RC 的引脚选择寄存器 1 (TRCPSR1)

—: 无效

19.2.1 模块待机控制寄存器 (MSTCR)

地址	地址 0008h							
位	b7	b6	b5	b4	b3	b2	b1	b0
符号	—	—	MSTTRC	MSTTRD	MSTIIC	—	—	—
复位后的值	0	0	0	0	0	0	0	0

位	符号	位名	功能	R/W
b0	—	什么也不指定。读写值都为“0”。		—
b1	—			
b2	—			
b3	MSTIIC	SSU/I ² C 总线待机位	0: 有效 1: 待机 (注 1)	R/W
b4	MSTTRD	功耗降低位	必须置“1”。 能降低功耗	R/W
b5	MSTTRC	定时器 RC 待机位	0: 有效 1: 待机 (注 2)	R/W
b6	—	什么也不指定。读写值都为“0”。		—
b7	—			

注 1. 当 MSTIIC 位为“1”（待机）时，SSU/I²C 总线的相关寄存器（地址 0193h ~ 019Dh）的存取无效。

注 2. 当 MSTTRC 位为“1”（待机）时，定时器 RC 的相关寄存器（地址 0120h ~ 0133h）的存取无效。

19.2.2 定时器 RC 的模式寄存器 (TRCMR)

地址	地址 0120h							
位	b7	b6	b5	b4	b3	b2	b1	b0
符号	TSTART	—	BFD	BFC	PWM2	PWMD	PWMC	PWMB
复位后的值	0	1	0	0	1	0	0	0

位	符号	位名	功能	R/W
b0	PWMB	TRCIOB 的 PWM 模式选择位 (注 1)	0: 定时器模式 1: PWM 模式	R/W
b1	PWMC	TRCIOC 的 PWM 模式选择位 (注 1)	0: 定时器模式 1: PWM 模式	R/W
b2	PWMD	TRCIOD 的 PWM 模式选择位 (注 1)	0: 定时器模式 1: PWM 模式	R/W
b3	PWM2	PWM2 模式选择位	0: PWM2 模式 1: 定时器模式或者 PWM 模式	R/W
b4	BFC	TRCGRC 寄存器的功能选择位 (注 2)	0: 通用寄存器 1: TRCGRA 寄存器的缓冲寄存器	R/W
b5	BFD	TRCGRD 寄存器的功能选择位	0: 通用寄存器 1: TRCGRB 寄存器的缓冲寄存器	R/W
b6	—	什么也不指定。只能写“0”，读取值为“1”。		—
b7	TSTART	TRC 的计数开始位	0: 停止计数 1: 开始计数	R/W

注 1. 此位在 PWM2 位为“1”（定时器模式或者 PWM 模式）时有效。

注 2. 在 PWM2 模式中，必须将 BFC 位置“0”（通用寄存器）。

有关 TRCMR 寄存器在 PWM2 模式中的注意事项，请参照“19.9.6 PWM2 模式的 TRCMR 寄存器”。

19.2.3 定时器 RC 的控制寄存器 1 (TRCCR1)

地址	地址 0121h							
位	b7	b6	b5	b4	b3	b2	b1	b0
符号	CCLR	TCK2	TCK1	TCK0	TOD	TOC	TOB	TOA
复位后的值	0	0	0	0	0	0	0	0

位	符号	位名	功能	R/W
b0	TOA	TRCIOA 输出电平选择位 (注 1)	功能因运行模式 (功能) 而不同。	R/W
b1	TOB	TRCIOB 输出电平选择位 (注 1)		R/W
b2	TOC	TRCIOC 输出电平选择位 (注 1)		R/W
b3	TOD	TRCIOD 输出电平选择位 (注 1)		R/W
b4	TCK0	计数源选择位 (注 1)	b6 b5 b4 0 0 0: f1 0 0 1: f2 0 1 0: f4 0 1 1: f8 1 0 0: f32 1 0 1: TRCCLK 输入的上升沿 1 1 0: fOCO40M 1 1 1: fOCO-F (注 2)	R/W
b5	TCK1			R/W
b6	TCK2			R/W
b7	CCLR	TRC 计数器的清除选择位	0: 禁止清除 (自由运行) 1: 在输入捕捉或者 TRCGRA 比较匹配时清除 TRC 计数器	R/W

注 1. 必须在 TRCMR 寄存器的 TSTART 位为 “0” (停止计数) 时写此位。

注 2. 在选择 fOCO-F 时, fOCO-F 的时钟频率必须大于 CPU 的时钟频率。

19.2.4 定时器 RC 的中断允许寄存器 (TRCIER)

地址	地址 0122h							
位	b7	b6	b5	b4	b3	b2	b1	b0
符号	OVIE	—	—	—	IMIED	IMIEC	IMIEB	IMIEA
复位后的值	0	1	1	1	0	0	0	0

位	符号	位名	功能	R/W
b0	IMIEA	输入捕捉 / 比较匹配的中断允许位 A	0: 禁止由 IMFA 位控制的中断 (IMIA) 1: 允许由 IMFA 位控制的中断 (IMIA)	R/W
b1	IMIEB	输入捕捉 / 比较匹配的中断允许位 B	0: 禁止由 IMFB 位控制的中断 (IMIB) 1: 允许由 IMFB 位控制的中断 (IMIB)	R/W
b2	IMIEC	输入捕捉 / 比较匹配的中断允许位 C	0: 禁止由 IMFC 位控制的中断 (IMIC) 1: 允许由 IMFC 位控制的中断 (IMIC)	R/W
b3	IMIED	输入捕捉 / 比较匹配的中断允许位 D	0: 禁止由 IMFD 位控制的中断 (IMID) 1: 允许由 IMFD 位控制的中断 (IMID)	R/W
b4	—	什么也不指定。只能写“0”，读取值为“1”。		—
b5	—			
b6	—			
b7	OVIE	上溢中断允许位	0: 禁止由 OVF 位控制的中断 (OVI) 1: 允许由 OVF 位控制的中断 (OVI)	R/W

19.2.5 定时器 RC 的状态寄存器 (TRCSR)

地址	地址 0123h							
位	b7	b6	b5	b4	b3	b2	b1	b0
符号	OVF	—	—	—	IMFD	IMFC	IMFB	IMFA
复位后的值	0	1	1	1	0	0	0	0

位	符号	位名	功能	R/W
b0	IMFA	输入捕捉 / 比较匹配的标志 A	[为“0”的条件] 读后写“0”(注1)。 [为“1”的条件] 参照“表 19.4 各标志为“1”的条件”。	R/W
b1	IMFB	输入捕捉 / 比较匹配的标志 B		R/W
b2	IMFC	输入捕捉 / 比较匹配的标志 C		R/W
b3	IMFD	输入捕捉 / 比较匹配的标志 D		R/W
b4	—	什么也不指定。只能写“0”，读取值为“1”。		—
b5	—			
b6	—			
b7	OVF	上溢标志	[为“0”的条件] 读后写“0”(注1)。 [为“1”的条件] 参照“表 19.4 各标志为“1”的条件”。	R/W

注 1. 写的结果如下:

- 当读的结果为“1”时，如果给此位写“0”，值就变为“0”。
- 当读的结果为“0”时，即使给此位写“0”，值也不变（如果此位在读后从“0”变为“1”，即使给此位写“0”，值也不变而保持“1”的状态）。
- 即使给此位写“1”，值也不变。

表 19.4 各标志为“1”的条件

位符号	定时器模式		PWM 模式	PWM2 模式
	输入捕捉功能	输出比较功能		
IMFA	TRCIOA 引脚的输入边沿 (注 1)	在 TRC 的值和 TRCGRA 的值相同时。		
IMFB	TRCIOB 引脚的输入边沿 (注 1)	在 TRC 的值和 TRCGRB 的值相同时。		
IMFC	TRCIOC 引脚的输入边沿 (注 1)	在 TRC 的值和 TRCGRC 的值相同时 (注 2)。		
IMFD	TRCIOD 引脚的输入边沿 (注 1)	在 TRC 的值和 TRCGRD 的值相同时 (注 2)。		
OVF	在 TRC 发生上溢时。			

注 1. 这是通过 TRCIOR0 寄存器和 TRCIOR1 寄存器的 IOj1 ~ IOj0 位 (j=A,B,C,D) 选择的边沿。

注 2. 包括 TRCMR 寄存器的 BFC 位和 BFD 位为“1” (TRCGRA 和 TRCGRB 的缓冲寄存器) 的情况。

19.2.6 定时器 RC 的 I/O 控制寄存器 0 (TRCIOR0)

地址	地址 0124h							
位	b7	b6	b5	b4	b3	b2	b1	b0
符号	—	IOB2	IOB1	IOB0	IOA3	IOA2	IOA1	IOA0
复位后的值	1	0	0	0	1	0	0	0

位	符号	位名	功能	R/W
b0	IOA0	TRCGRA 控制位	功能因运行模式（功能）而不同。	R/W
b1	IOA1			R/W
b2	IOA2	TRCGRA 模式选择位（注 1）	0: 输出比较功能 1: 输入捕捉功能	R/W
b3	IOA3	TRCGRA 输入捕捉的输入转换位（注 3）	0: IOCO128 信号 1: TRCIOA 引脚输入	R/W
b4	IOB0	TRCGRB 控制位	功能因运行模式（功能）而不同。	R/W
b5	IOB1			R/W
b6	IOB2	TRCGRB 模式选择位（注 2）	0: 输出比较功能 1: 输入捕捉功能	R/W
b7	—	什么也不指定。只能写“0”，读取值为“1”。		—

- 注 1. 如果将 TRCMR 寄存器的 BFC 位置“1”（TRCGRA 寄存器的缓冲寄存器），就必须对 TRCIOR0 寄存器的 IOA2 位和 TRCIOR1 寄存器的 IOC2 位进行相同的设定。
- 注 2. 如果将 TRCMR 寄存器的 BFD 位置“1”（TRCGRB 寄存器的缓冲寄存器），就必须对 TRCIOR0 寄存器的 IOB2 位和 TRCIOR1 寄存器的 IOD2 位进行相同的设定。
- 注 3. 此位在 IOA2 位为“1”（输入捕捉功能）时有效。

TRCIOR0 寄存器在定时器模式中有效，但是在 PWM 模式和 PWM2 模式中无效。

19.2.7 定时器 RC 的 I/O 控制寄存器 1 (TRCIOR1)

地址	地址 0125h							
位	b7	b6	b5	b4	b3	b2	b1	b0
符号	IOD3	IOD2	IOD1	IOD0	IOC3	IOC2	IOC1	IOC0
复位后的值	1	0	0	0	1	0	0	0

位	符号	位名	功能	R/W
b0	IOC0	TRCGRC 控制位	功能因运行模式（功能）而不同。	R/W
b1	IOC1			R/W
b2	IOC2	TRCGRC 模式选择位（注 1）	0: 输出比较功能 1: 输入捕捉功能	R/W
b3	IOC3	TRCGRC 寄存器的功能选择位	0: TRCIOA 输出寄存器 1: 通用寄存器或者缓冲寄存器	R/W
b4	IOD0	TRCGRD 控制位	功能因运行模式（功能）而不同。	R/W
b5	IOD1			R/W
b6	IOD2	TRCGRD 模式选择位（注 2）	0: 输出比较功能 1: 输入捕捉功能	R/W
b7	IOD3	TRCGRD 寄存器的功能选择位	0: TRCIOB 输出寄存器 1: 通用寄存器或者缓冲寄存器	R/W

注 1. 如果将 TRCMR 寄存器的 BFC 位置“1”（TRCGRA 寄存器的缓冲寄存器），就必须对 TRCIOR0 寄存器的 IOA2 位和 TRCIOR1 寄存器的 IOC2 位进行相同的设定。

注 2. 如果将 TRCMR 寄存器的 BFD 位置“1”（TRCGRB 寄存器的缓冲寄存器），就必须对 TRCIOR0 寄存器的 IOB2 位和 TRCIOR1 寄存器的 IOD2 位进行相同的设定。

TRCIOR1 寄存器在定时器模式中有效，但是在 PWM 模式和 PWM2 模式中无效。

19.2.8 定时器 RC 计数器 (TRC)

地址	地址 0127h ~ 0126h							
位	b7	b6	b5	b4	b3	b2	b1	b0
符号	—	—	—	—	—	—	—	—
复位后的值	0	0	0	0	0	0	0	0
位	b15	b14	b13	b12	b11	b10	b9	b8
符号	—	—	—	—	—	—	—	—
复位后的值	0	0	0	0	0	0	0	0

位	功能	设定范围	R/W
b15 ~ b0	对计数源进行递增计数。 如果发生上溢，TRCSR 寄存器的 OVF 位就变为“1”。	0000h ~ FFFFh	R/W

必须以 16 位为单位存取 TRC 寄存器，而不能以 8 位为单位进行存取。

19.2.9 定时器 RC 的通用寄存器 A,B,C,D (TRCGRA、TRCGRB、TRCGRC、TRCGRD)

地址	地址 0129h ~ 0128h (TRCGRA)、地址 012Bh ~ 012Ah (TRCGRB) 地址 012Dh ~ 012Ch (TRCGRC)、地址 012Fh ~ 012Eh (TRCGRD)							
位	b7	b6	b5	b4	b3	b2	b1	b0
符号	—	—	—	—	—	—	—	—
复位后的值	1	1	1	1	1	1	1	1
位	b15	b14	b13	b12	b11	b10	b9	b8
符号	—	—	—	—	—	—	—	—
复位后的值	1	1	1	1	1	1	1	1

位	功能	R/W
b15 ~ b0	功能因运行模式而不同。	R/W

必须以 16 位为单位存取 TRCGRA ~ TRCGRD 寄存器，而不能以 8 位为单位进行存取。

19.2.10 定时器 RC 的控制寄存器 2 (TRCCR2)

地址	地址 0130h							
位	b7	b6	b5	b4	b3	b2	b1	b0
符号	TCEG1	TCEG0	CSEL	—	—	POLD	POLC	POLB
复位后的值	0	0	0	1	1	0	0	0

位	符号	位名	功能	R/W
b0	POLB	PWM 模式的输出电平控制位 B (注 1)	0: TRCIOB 的输出电平为 “L” 电平有效 1: TRCIOB 的输出电平为 “H” 电平有效	R/W
b1	POLC	PWM 模式的输出电平控制位 C (注 1)	0: TRCIOC 的输出电平为 “L” 电平有效 1: TRCIOC 的输出电平为 “H” 电平有效	R/W
b2	POLD	PWM 模式的输出电平控制位 D (注 1)	0: TRCIOD 的输出电平为 “L” 电平有效 1: TRCIOD 的输出电平为 “H” 电平有效	R/W
b3	—	什么也不指定。只能写 “0”，读取值为 “1”。		—
b4	—			
b5	CSEL	TRC 计数选择位 (注 2)	0: 在和 TRCGRA 寄存器比较匹配后继续计数 1: 在和 TRCGRA 寄存器比较匹配时停止计数	R/W
b6	TCEG0	TRCTRG 输入边沿选择位 (注 3)	b7 b6 0 0: 禁止 TRCTRG 的触发输入 0 1: 选择上升沿 1 0: 选择下降沿 1 1: 选择双边沿	R/W
b7	TCEG1			R/W

注 1. 此位在 PWM 模式中有效。

注 2. 此位在输出比较功能、PWM 模式、PWM2 模式中有效。有关 PWM2 模式中的注意事项，请参照 “19.9.6 PWM2 模式的 TRCMR 寄存器”。

注 3. 此位在 PWM2 模式中有效。

19.2.11 定时器 RC 的数字滤波器的功能选择寄存器 (TRCDF)

地址	地址 0131h							
位	b7	b6	b5	b4	b3	b2	b1	b0
符号	DFCK1	DFCK0	—	DFTRG	DFD	DFC	DFB	DFA
复位后的值	0	0	0	0	0	0	0	0

位	符号	位名	功能	R/W	
b0	DFA	TRCIOA 引脚的数字滤波器的功能选择位 (注 1)	0: 无功能 1: 有功能	R/W	
b1	DFB	TRCIOB 引脚的数字滤波器的功能选择位 (注 1)	0: 无功能 1: 有功能	R/W	
b2	DFC	TRCIOC 引脚的数字滤波器的功能选择位 (注 1)	0: 无功能 1: 有功能	R/W	
b3	DFD	TRCIOD 引脚的数字滤波器的功能选择位 (注 1)	0: 无功能 1: 有功能	R/W	
b4	DFTRG	TRCTRГ 引脚的数字滤波器的功能选择位 (注 2)	0: 无功能 1: 有功能	R/W	
b5	—	什么也不指定。读写值都为“0”。			—
b6	DFCK0	数字滤波器功能的时钟选择位 (注 1、注 2)	b7 b6 0 0: f32 0 1: f8 1 0: f1 1 1: 计数源 (通过 TRCCR1 寄存器的 TCK2 ~ TCK0 位选择的时钟)	R/W	
b7	DFCK1			R/W	

注 1. 此位在输入捕捉功能中有效。

注 2. 此位在 PWM2 模式中并且 TRCCR2 寄存器的 TCEG1 ~ TCEG0 位为“01b”、“10b”或者“11b” (允许 TRCTRГ 触发输入) 时有效。

19.2.12 定时器 RC 的输出主控允许寄存器 (TRCOER)

地址	地址 0132h							
位	b7	b6	b5	b4	b3	b2	b1	b0
符号	PTO	—	—	—	ED	EC	EB	EA
复位后的值	0	1	1	1	1	1	1	1

位	符号	位名	功能	R/W
b0	EA	TRCIOA 输出禁止位 (注 1)	0: 允许输出 1: 禁止输出 (TRCIOA 引脚为可编程输入/输出端口)	R/W
b1	EB	TRCIOB 输出禁止位 (注 1)	0: 允许输出 1: 禁止输出 (TRCIOB 引脚为可编程输入/输出端口)	R/W
b2	EC	TRCIOC 输出禁止位 (注 1)	0: 允许输出 1: 禁止输出 (TRCIOC 引脚为可编程输入/输出端口)	R/W
b3	ED	TRCIOD 输出禁止位 (注 1)	0: 允许输出 1: 禁止输出 (TRCIOD 引脚为可编程输入/输出端口)	R/W
b4	—	什么也不指定。只能写“0”，读取值为“1”。		—
b5	—			
b6	—			
b7	PTO	脉冲输出强制截止信号的输入 $\overline{\text{INT0}}$ 有效位	0: 脉冲输出的强制截止输入无效 1: 脉冲输出的强制截止输入有效 (如果将 L” 电平输入到 $\overline{\text{INT0}}$ 引脚, EA 位、EB 位、EC 位和 ED 位就变为“1”(禁止输出)。)	R/W

注 1. 此位在引脚被用作输入捕捉引脚时无效。

19.2.13 定时器 RC 的触发控制寄存器 (TRCADCR)

地址	0133h 地址							
位	b7	b6	b5	b4	b3	b2	b1	b0
符号	—	—	—	—	ADTRGDE	ADTRGCE	ADTRGBE	ADTRGAE
复位后的值	0	0	0	0	0	0	0	0

位	符号	位名	功能	R/W
b0	ADTRGAE	A/D 触发 A 允许位	0: 禁止 A/D 触发 1: 在 TRC 和 TRCGRA 寄存器比较匹配时发生 A/D 触发	R/W
b1	ADTRGBE	A/D 触发 B 允许位	0: 禁止 A/D 触发 1: 在 TRC 和 TRCGRB 寄存器比较匹配时发生 A/D 触发	R/W
b2	ADTRGCE	A/D 触发 C 允许位	0: 禁止 A/D 触发 1: 在 TRC 和 TRCGRC 寄存器比较匹配时发生 A/D 触发	R/W
b3	ADTRGDE	A/D 触发 D 允许位	0: 禁止 A/D 触发 1: 在 TRC 和 TRCGRD 寄存器比较匹配时发生 A/D 触发	R/W
b4	—	什么也不指定。读写值都为“0”。		—
b5	—			
b6	—			
b7	—			

19.2.14 定时器 RB/RC 的引脚选择寄存器 (TRBRCSR)

地址	地址 0181h							
位	b7	b6	b5	b4	b3	b2	b1	b0
符号	—	—	TRCCLKSEL1	TRCCLKSEL0	—	—	—	TRBOSEL0
复位后的值	0	0	0	0	0	0	0	0

位	符号	位名	功能	R/W
b0	TRBOSEL0	TRBO 引脚选择位	0: 分配到 P1_3 1: 分配到 P3_1	R/W
b1	—	保留位	必须置“0”。	R/W
b2	—	什么也不指定。读写值都为“0”。		—
b3	—			
b4	TRCCLKSEL0	TRCCLK 引脚选择位	b5 b4 0 0: 不使用 TRCCLK 引脚 0 1: 分配到 P1_4 1 0: 分配到 P3_3 1 1: 不能设定	R/W
b5	TRCCLKSEL1			R/W
b6	—	保留位	必须置“0”。	R/W
b7	—	什么也不指定。读写值都为“0”。		—

TRBRCSR 寄存器是选择将定时器 RB 和定时器 RC 的输入 / 输出分配到哪个引脚的寄存器。在使用定时器 RB 和定时器 RC 的输入 / 输出引脚时，必须设定 TRBRCSR 寄存器。

在设定定时器 RB 的相关寄存器前，必须设定 TRBOSEL0 位；在设定定时器 RC 的相关寄存器前，必须设定 TRCCLKSEL0 ~ TRCCLKSEL1 位。但是不能在定时器 RB 运行中更改 TRBOSEL0 位的设定值，也不能在定时器 RC 运行中更改 TRCCLKSEL0 ~ TRCCLKSEL1 位的设定值。

19.2.15 定时器 RC 的引脚选择寄存器 0 (TRCPSR0)

地址	地址 0182h							
位	b7	b6	b5	b4	b3	b2	b1	b0
符号	—	TRCIOBSEL2	TRCIOBSEL1	TRCIOBSEL0	—	TRCIOASEL2	TRCIOASEL1	TRCIOASEL0
复位后的值	0	0	0	0	0	0	0	0

位	符号	位名	功能	R/W
b0	TRCIOASEL0	TRCIOA/TRCTRG 引脚选择位	b2 b1 b0 0 0 0: 不使用 TRCIOA/TRCTRG 引脚 0 0 1: 分配到 P1_1 0 1 0: 分配到 P0_0 0 1 1: 分配到 P0_1 1 0 0: 分配到 P0_2 上述以外: 不能设定	R/W
b1	TRCIOASEL1			R/W
b2	TRCIOASEL2			R/W
b3	—	什么也不指定。读写值都为“0”。		—
b4	TRCIOBSEL0	TRCIOB 引脚选择位	b6 b5 b4 0 0 0: 不使用 TRCIOB 引脚 0 0 1: 分配到 P1_2 0 1 0: 分配到 P0_3 0 1 1: 分配到 P0_4 1 0 0: 分配到 P0_5 1 0 1: 分配到 P2_0 上述以外: 不能设定	R/W
b5	TRCIOBSEL1			R/W
b6	TRCIOBSEL2			R/W
b7	—	什么也不指定。读写值都为“0”。		—

TRCPSR0 寄存器是选择将定时器 RC 的输入 / 输出分配到哪个引脚的寄存器。在使用定时器 RC 的输入 / 输出引脚时，必须设定 TRCPSR0 寄存器。

在设定定时器 RC 的相关寄存器前，必须设定 TRCPSR0 寄存器，但是不能在定时器 RC 运行中更改 TRCPSR0 寄存器的设定值。

19.2.16 定时器 RC 的引脚选择寄存器 1 (TRCPSR1)

地址	地址 0183h							
位	b7	b6	b5	b4	b3	b2	b1	b0
符号	—	TRCIODSEL2	TRCIODSEL1	TRCIODSEL0	—	TRCIOSEL2	TRCIOSEL1	TRCIOSEL0
复位后的值	0	0	0	0	0	0	0	0

位	符号	位名	功能	R/W
b0	TRCIOSEL0	TRCIOC 引脚选择位	b2 b1 b0 0 0 0: 不使用 TRCIOC 引脚 0 0 1: 分配到 P1_3 0 1 0: 分配到 P3_4 0 1 1: 分配到 P0_7 1 0 0: 分配到 P2_1 上述以外: 不能设定	R/W
b1	TRCIOSEL1			R/W
b2	TRCIOSEL2			R/W
b3	—	什么也不指定。读写值都为“0”。		—
b4	TRCIODSEL0	TRCIOD 引脚选择位	b6 b5 b4 0 0 0: 不使用 TRCIOD 引脚 0 0 1: 分配到 P1_0 0 1 0: 分配到 P3_5 0 1 1: 分配到 P0_6 1 0 0: 分配到 P2_2 上述以外: 不能设定	R/W
b5	TRCIODSEL1			R/W
b6	TRCIODSEL2			R/W
b7	—	什么也不指定。读写值都为“0”。		—

TRCPSR1 寄存器是选择将定时器 RC 的输入 / 输出分配到哪个引脚的寄存器。在使用定时器 RC 的输入 / 输出引脚时，必须设定 TRCPSR1 寄存器。

在设定定时器 RC 的相关寄存器前，必须设定 TRCPSR1 寄存器，但是不能在定时器 RC 运行中更改 TRCPSR1 寄存器的设定值。

19.3 有关多个模式的共同事项

19.3.1 计数源

计数源的选择方法是所有模式通用的方法。

计数源的选择和计数源的框图分别如表 19.5 和图 19.2 所示。

表 19.5 计数源的选择

计数源	选择方法
f1、f2、f4、f8、f32	通过 TRCCR1 寄存器的 TCK2 ~ TCK0 位选择计数源。
fOCO40M fOCO-F	FRA0 寄存器的 FRA00 位为 “1”（高速内部振荡器振荡）。 TRCCR1 寄存器的 TCK2 ~ TCK0 位为 “110b”（fOCO40M）。 TRCCR1 寄存器的 TCK2 ~ TCK0 位为 “111b”（fOCO-F）。
TRCCLK 引脚的外部输入信号	TRCCR1 寄存器的 TCK2 ~ TCK0 为 “101b”（计数源为外部时钟的上升沿）。 对应的方向寄存器的方向位为 “0”（输入模式）。




图 19.2 计数源的框图

TRCCLK 引脚的外部输入时钟的脉宽至少为 3 个定时器 RC 的运行时钟周期（参照“表 19.1 定时器 RC 的运行时钟”）。

如果选择 fOCO40M 或者 fOCO-F 作为计数源，就必须先将 FRA0 寄存器的 FRA00 位置 “1”（高速内部振荡器振荡），然后将 TRCCR1 寄存器的 TCK2 ~ TCK0 位置 “110b”（fOCO40M）或者 “111b”（fOCO-F）。

19.3.2 缓冲器运行

能通过 TRCMR 寄存器的 BFC 位和 BFD 位，将 TRCGRC 寄存器和 TRCGRD 寄存器分别设定为 TRCGRA 寄存器和 TRCGRB 寄存器的缓冲寄存器。

- TRCGRA 的缓冲寄存器：TRCGRC 寄存器
- TRCGRB 的缓冲寄存器：TRCGRD 寄存器

缓冲器运行因运行模式而不同。各模式的缓冲器运行如表 19.6 所示，输入捕捉功能和输出比较功能的缓冲器运行分别如图 19.3 和图 19.4 所示。

表 19.6 各模式的缓冲器运行

功能和模式	传送时序	传送的寄存器
输入捕捉功能	输入捕捉信号的输入	将 TRCGRA (TRCGRB) 寄存器的内容传送到缓冲寄存器。
输出比较功能	TRC 寄存器和 TRCGRA (TRCGRB) 寄存器的比较匹配	将缓冲寄存器的内容传送到 TRCGRA (TRCGRB) 寄存器。
PWM 模式		
PWM2 模式	<ul style="list-style-type: none"> • TRC 寄存器和 TRCGRA 寄存器的比较匹配 • TRCTRIG 引脚的触发输入 	将缓冲寄存器 (TRCGRD) 的内容传送到 TRCGRB 寄存器。




图 19.3 输入捕捉功能的缓冲器运行




图 19.4 输出比较功能的缓冲器运行

在定时器模式中，必须进行以下的设定：

- 在将 TRCGRC 寄存器用作 TRCGRA 寄存器的缓冲寄存器时必须对 TRCIOR1 寄存器的 IOC2 位和 TRCIOR0 寄存器的 IOA2 位进行相同的设定。
- 在将 TRCGRD 寄存器用作 TRCGRB 寄存器的缓冲寄存器时必须对 TRCIOR1 寄存器的 IOD2 位和 TRCIOR0 寄存器的 IOB2 位进行相同的设定。

在输出比较功能、PWM 模式和 PWM2 模式中，即使将 TRCGRC 寄存器和 TRCGRD 寄存器用作缓冲寄存器，在和 TRC 寄存器比较匹配时，TRCSR 寄存器的 IMFC 位和 IMFD 位也变为“1”。

在输入捕捉功能中，即使将 TRCGRC 寄存器和 TRCGRD 寄存器用作缓冲寄存器，在 TRCIOA 引脚和 TRCIOD 引脚的输入边沿，TRCSR 寄存器的 IMFC 位和 IMFD 位也变为“1”。

19.3.3 数字滤波器

对 TRCTR_j 或者 TRCIO_j (j=A,B,C,D) 的输入进行采样, 如果信号 3 次相同, 就视为已确定电平。必须通过 TRCDF 寄存器选择数字滤波的功能和采样时钟。

数字滤波器的框图如图 19.5 所示。




图 19.5 数字滤波器的框图

19.3.4 脉冲输出的强制截止

在定时器模式的输出比较功能、PWM 模式和 PWM2 模式中，能通过 $\overline{\text{INT0}}$ 引脚的输入将 TRCIO_j (j=A,B,C,D) 的输出引脚强制设定为可编程输入 / 输出端口，并截止脉冲输出。

如果将 TRCOER 寄存器的 E_j 位置 “0” (允许定时器 RC 的输出)，就将上述功能或者模式中使用的输出引脚用作定时器 RC 的输出引脚。当 TRCOER 寄存器的 PTO 位为 “1” (脉冲输出强制截止信号的输入 $\overline{\text{INT0}}$ 有效) 时，如果给 $\overline{\text{INT0}}$ 引脚输入 “L” 电平，TRCOER 寄存器的 EA 位、EB 位、EC 位和 ED 位就全部变为 “1” (禁止定时器 RC 的输出，TRCIO_j 输出引脚为可编程输入 / 输出端口)。在给 $\overline{\text{INT0}}$ 引脚输入 “L” 电平后经过 1 ~ 2 个定时器 RC 的运行时钟周期 (参照 “表 19.1 定时器 RC 的运行时钟”)，TRCIO_j 输出引脚变为可编程输入 / 输出端口。

在使用此功能时，必须进行以下的设定：

- 设定脉冲输出被强制截止后的引脚状态 (高阻抗输入、“L” 电平输出或者 “H” 电平输出) (参照 “7. I/O 端口”)。
- 将 INTEN 寄存器的 INT0EN 位置 “1” (允许 $\overline{\text{INT0}}$ 输入)，INT0PL 位置 “0” (单边沿)，将 INTOIC 寄存器的 POL 位置 “0” (选择下降沿)。
- 将 PD4 寄存器的 PD4_5 位置 “0” (输入模式)。
- 通过 INTF 寄存器的 INT0F1 ~ INT0F0 位选择 $\overline{\text{INT0}}$ 的数字滤波器。
- 将 TRCOER 寄存器的 PTO 位置 “1” (脉冲输出强制截止信号的输入 $\overline{\text{INT0}}$ 有效)。

由于 INTOIC 寄存器的 POL 位和 INTEN 寄存器的 INT0PL 位的选择以及 $\overline{\text{INT0}}$ 引脚输入的变更，INTOIC 寄存器的 IR 位变为 “1” (有中断请求) (参照 “11.8 使用中断时的注意事项”)。

中断的详细内容请参照 “11. 中断”。




图 19.6 脉冲输出的强制截止

19.4 定时器模式（输入捕捉功能）

这是测量外部信号的宽度和周期的功能。TRCIO_j（j=A,B,C,D）引脚的外部信号作为触发，将 TRC 寄存器（计数器）的内容传送到 TRCGR_j 寄存器（输入捕捉）。能将各引脚设定为输入捕捉功能、或者其他模式和功能。

另外，TRCGRA 寄存器能选择 fOCO128 作为输入捕捉的触发输入。

输入捕捉功能的规格和输入捕捉功能的 TRCGR_j 寄存器功能分别如表 19.7 和表 19.8 所示，输入捕捉功能的框图和输入捕捉功能的运行例子分别如图 19.7 和图 19.8 所示。

表 19.7 输入捕捉功能的规格

项目	规格
计数源	f1、f2、f4、f8、f32、fOCO40M、fOCO-F TRCCLK 引脚的外部输入信号（上升沿）
计数	递增计数
计数周期	<ul style="list-style-type: none"> 当 TRCCR1 寄存器的 CCLR 位为“0”（自由运行）时 $1/fk \times 65536$ fk: 计数源的频率 当 TRCCR1 寄存器的 CCLR 位为“1”（在 TRCGRA 的比较匹配时将 TRC 寄存器置“0000h”）时 $1/fk \times (n+1)$ n: TRCGRA 寄存器的设定值
计数开始条件	给 TRCMR 寄存器的 TSTART 位写“1”（开始计数）。
计数停止条件	给 TRCMR 寄存器的 TSTART 位写“0”（停止计数）。 TRC 寄存器保持停止前的值。
中断请求的发生时序	<ul style="list-style-type: none"> 输入捕捉（TRCIO_j 输入的有效边沿或者 fOCO128 的信号边沿） TRC 寄存器的上溢
TRCIOA、TRCIOB、TRCIOC、TRCIOD 引脚功能	可编程输入 / 输出端口或者输入捕捉的输入引脚（能按引脚选择）
INTO 引脚功能	可编程输入 / 输出端口或者 INTO 中断的输入引脚
读定时器	如果读 TRC 寄存器，就能读到计数值。
写定时器	能写 TRC 寄存器。
选择功能	<ul style="list-style-type: none"> 输入捕捉的输入引脚的选择 TRCIOA、TRCIOB、TRCIOC 和 TRCIOD 引脚中的 1 个或者多个引脚 输入捕捉的输入有效边沿的选择 上升沿、下降沿或者双边沿 缓冲器运行（参照“19.3.2 缓冲器运行”） 数字滤波器（参照“19.3.3 数字滤波器”） 将 TRC 寄存器置“0000h”的时序 上溢或者输入捕捉 输入捕捉的触发选择 能选择 fOCO128 作为 TRCGRA 寄存器的输入捕捉的触发输入。

j=A,B,C,D




图 19.7 输入捕捉功能的框图

19.4.1 定时器 RC 的 I/O 控制寄存器 0 (TRCIOR0) [定时器模式 (输入捕捉功能)]

地址	地址 0124h							
位	b7	b6	b5	b4	b3	b2	b1	b0
符号	—	IOB2	IOB1	IOB0	IOA3	IOA2	IOA1	IOA0
复位后的值	1	0	0	0	1	0	0	0

位	符号	位名	功能	R/W
b0	IOA0	TRCGRA 控制位	b1 b0 0 0: 在上升沿输入捕捉到 TRCGRA 0 1: 在下降沿输入捕捉到 TRCGRA 1 0: 在双边沿输入捕捉到 TRCGRA 1 1: 不能设定	R/W
b1	IOA1			R/W
b2	IOA2	TRCGRA 模式选择位 (注 1)	在输入捕捉功能时, 必须置 “1” (输入捕捉)。	R/W
b3	IOA3	TRCGRA 输入捕捉的输入转换位 (注 3)	0: fOCO128 信号 1: TRCIOA 引脚的输入	R/W
b4	IOB0	TRCGRB 控制位	b5 b4 0 0: 在上升沿输入捕捉到 TRCGRB 0 1: 在下降沿输入捕捉到 TRCGRB 1 0: 在双边沿输入捕捉到 TRCGRB 1 1: 不能设定	R/W
b5	IOB1			R/W
b6	IOB2	TRCGRB 模式选择位 (注 2)	在输入捕捉功能时, 必须置 “1” (输入捕捉)。	R/W
b7	—	什么也不指定。只能写 “0”, 读取值为 “1”。		—

注 1. 如果将 TRCMR 寄存器的 BFC 位置 “1” (TRCGRA 寄存器的缓冲寄存器), 就必须对 TRCIOR0 寄存器的 IOA2 位和 TRCIOR1 寄存器的 IOC2 位进行相同的设定。

注 2. 如果将 TRCMR 寄存器的 BFD 位置 “1” (TRCGRB 寄存器的缓冲寄存器), 就必须对 TRCIOR0 寄存器的 IOB2 位和 TRCIOR1 寄存器的 IOD2 位进行相同的设定。

注 3. 此位在 IOA2 位为 “1” (输入捕捉功能) 时有效。

19.4.2 定时器 RC 的 I/O 控制寄存器 1 (TRCIOR1) [定时器模式 (输入捕捉功能)]

地址	地址 0125h							
位	b7	b6	b5	b4	b3	b2	b1	b0
符号	IOD3	IOD2	IOD1	IOD0	IOC3	IOC2	IOC1	IOC0
复位后的值	1	0	0	0	1	0	0	0

位	符号	位名	功能	R/W
b0	IOC0	TRCGRC 控制位	b1 b0 0 0: 在上升沿输入捕捉到 TRCGRC 0 1: 在下降沿输入捕捉到 TRCGRC 1 0: 在双边沿输入捕捉到 TRCGRC 1 1: 不能设定	R/W
b1	IOC1			R/W
b2	IOC2	TRCGRC 模式选择位 (注 1)	在输入捕捉功能时, 必须置 “1” (输入捕捉)。	R/W
b3	IOC3	TRCGRC 寄存器的功能选择位	必须置 “1”。	R/W
b4	IOD0	TRCGRD 控制位	b5 b4 0 0: 在上升沿输入捕捉到 TRCGRD 0 1: 在下降沿输入捕捉到 TRCGRD 1 0: 在双边沿输入捕捉到 TRCGRD 1 1: 不能设定	R/W
b5	IOD1			R/W
b6	IOD2	TRCGRD 模式选择位 (注 2)	在输入捕捉功能时, 必须置 “1” (输入捕捉)。	R/W
b7	IOD3	TRCGRD 寄存器的功能选择位	必须置 “1”。	R/W

注 1. 如果将 TRCMR 寄存器的 BFC 位置 “1” (TRCGRA 寄存器的缓冲寄存器), 就必须对 TRCIOR0 寄存器的 IOA2 位和 TRCIOR1 寄存器的 IOC2 位进行相同的设定。

注 2. 如果将 TRCMR 寄存器的 BFD 位置 “1” (TRCGRB 寄存器的缓冲寄存器), 就必须对 TRCIOR0 寄存器的 IOB2 位和 TRCIOR1 寄存器的 IOD2 位进行相同的设定。

表 19.8 输入捕捉功能时的 TRCGRj 寄存器功能

寄存器	设定	寄存器功能	输入捕捉的输入引脚
TRCGRA	—	通用寄存器, 能读输入捕捉时的 TRC 寄存器的值。	TRCIOA
TRCGRB			TRCIOB
TRCGRC	BFC=0	通用寄存器, 能读输入捕捉时的 TRC 寄存器的值。	TRCIOC
TRCGRD	BFD=0		TRCIOD
TRCGRC	BFC=1	缓冲寄存器, 保持通用寄存器的传送值 (参照 “19.3.2 缓冲器运行”)。	TRCIOA
TRCGRD	BFD=1		TRCIOB

j =A,B,C,D

BFC、BFD: TRCMR 寄存器的位

19.4.3 运行例子




图 19.8 输入捕捉功能的运行例子

19.5 定时器模式（输出比较功能）

这是检测 TRC 寄存器（计数器）的内容和 TRCGRj（j=A,B,C,D）寄存器的内容是否相同（比较匹配）的模式。在内容相同时，从 TRCIOj 引脚输出任意的电平。能将各引脚设定为输出比较功能、或者其他模式和功能。

输出比较功能的规格和输出比较功能的 TRCGRj 寄存器功能分别如表 19.9 和表 19.10 所示，输出比较功能的框图和输出比较功能的运行例子分别如图 19.9 和图 19.10 所示。

表 19.9 输出比较功能的规格

项目	规格
计数源	f1、f2、f4、f8、f32、fOCO40M、fOCO-F TRCCLK 引脚的外部输入信号（上升沿）
计数	递增计数
计数周期	<ul style="list-style-type: none"> 当 TRCCR1 寄存器的 CCLR 位为“0”（自由运行）时 $1/fk \times 65536$ fk: 计数源的频率 当 TRCCR1 寄存器的 CCLR 位为“1”（在 TRCGRA 比较匹配时将 TRC 寄存器置“0000h”）时 $1/fk \times (n+1)$ n: TRCGRA 寄存器的值
波形输出时序	比较匹配
计数开始条件	给 TRCMR 寄存器的 TSTART 位写“1”（开始计数）。
计数停止条件	<ul style="list-style-type: none"> 当 TRCCR2 寄存器的 CSEL 位为“0”（在和 TRCGRA 寄存器比较匹配后继续计数）时给 TRCMR 寄存器的 TSTART 位写“0”（停止计数），输出比较的输出引脚保持停止计数前的输出电平，TRC 寄存器保持停止前的值。 当 TRCCR2 寄存器的 CSEL 位为“1”（在和 TRCGRA 寄存器比较匹配时停止计数）时和在 TRCGRA 寄存器比较匹配时停止计数，输出比较的输出引脚保持比较匹配引起输出变化后的电平。
中断请求的发生时序	<ul style="list-style-type: none"> 比较匹配（TRC 寄存器和 TRCGRj 寄存器的内容相同） TRC 寄存器的上溢
TRCIOA、TRCIOB、TRCIOC、TRCIOD 引脚功能	可编程输入 / 输出端口或者输入捕捉的输入引脚（能按引脚选择）
INT0 引脚功能	可编程输入 / 输出端口、脉冲输出强制截止信号的输入引脚或者 INT0 中断的输入引脚
读定时器	如果读 TRC 寄存器，就能读到计数值。
写定时器	能写 TRC 寄存器。
选择功能	<ul style="list-style-type: none"> 输出比较的输出引脚的选择 TRCIOA、TRCIOB、TRCIOC、TRCIOD 引脚中的 1 个或者多个引脚 比较匹配时的输出电平的选择 “L”电平输出、“H”电平输出或者交替输出 初始输出电平的选择 设定从开始计数到比较匹配前的电平。 将 TRC 寄存器置“0000h”的时序 上溢或者 TRCGRA 寄存器的比较匹配 缓冲器运行（参照“19.3.2 缓冲器运行”） 脉冲输出强制截止信号的输入（参照“19.3.4 脉冲输出的强制截止”） 能将定时器 RC 用作内部定时器而不输出。 TRCGRC 和 TRCGRD 输出引脚的变更 能将 TRCGRC 和 TRCGRD 分别用于 TRCIOA 引脚和 TRCIOB 引脚的输出控制。 A/D 触发的发生

j=A,B,C,D




图 19.9 输出比较功能的框图

19.5.1 定时器 RC 的控制寄存器 1 (TRCCR1) [定时器模式 (输出比较功能)]

地址	地址 0121h							
位	b7	b6	b5	b4	b3	b2	b1	b0
符号	CCLR	TCK2	TCK1	TCK0	TOD	TOC	TOB	TOA
复位后的值	0	0	0	0	0	0	0	0

位	符号	位名	功能	R/W
b0	TOA	TRCIOA 输出电平选择位 (注 1、注 2)	0: 初始输出 “L” 电平 1: 初始输出 “H” 电平	R/W
b1	TOB	TRCIOB 输出电平选择位 (注 1、注 2)		R/W
b2	TOC	TRCIOC 输出电平选择位 (注 1、注 2)		R/W
b3	TOD	TRCIOD 输出电平选择位 (注 1、注 2)		R/W
b4	TCK0	计数源选择位 (注 1)	b6 b5 b4 0 0 0: f1 0 0 1: f2 0 1 0: f4 0 1 1: f8 1 0 0: f32 1 0 1: TRCCLK 输入的上升沿 1 1 0: fOCO40M 1 1 1: fOCO-F (注 3)	R/W
b5	TCK1			R/W
b6	TCK2			R/W
b7	CCLR	TRC 计数器的清除选择位	0: 禁止清除 (自由运行) 1: 在 TRCGRA 比较匹配时清除	R/W

注 1. 必须在 TRCMR 寄存器的 TSTART 位为 “0” (停止计数) 时写此位。

注 2. 在引脚功能为波形输出的情况下 (参照 “7.5 端口的设定”) 设定 TRCCR1 寄存器时, 输出初始电平。

注 3. 在选择 fOCO-F 时, fOCO-F 的时钟频率必须大于 CPU 的时钟频率。

表 19.10 输出比较功能时的 TRCGRj 寄存器功能

寄存器	设定	寄存器功能	输出比较的输出引脚
TRCGRA	—	通用寄存器, 必须写比较值。	TRCIOA
TRCGRB			TRCIOB
TRCGRC	BFC=0	通用寄存器, 必须写比较值。	TRCIOC
TRCGRD	BFD=0		TRCIOD
TRCGRC	BFC=1	缓冲寄存器, 必须写下一个比较值 (参照 “19.3.2 缓冲器运行”)。	TRCIOA
TRCGRD	BFD=1		TRCIOB

j=A,B,C,D

BFC、BFD: TRCMR 寄存器的位

19.5.2 定时器 RC 的 I/O 控制寄存器 0 (TRCIOR0) [定时器模式 (输出比较功能)]

地址	地址 0124h							
位	b7	b6	b5	b4	b3	b2	b1	b0
符号	—	IOB2	IOB1	IOB0	IOA3	IOA2	IOA1	IOA0
复位后的值	1	0	0	0	1	0	0	0

位	符号	位名	功能	R/W
b0	IOA0	TRCGRA 控制位	b1 b0 0 0: 禁止由比较匹配控制的引脚输出 (TRCIOA 引脚为可编程输入 / 输出端口) 0 1: 在 TRCGRA 比较匹配时输出 “L” 电平 1 0: 在 TRCGRA 比较匹配时输出 “H” 电平 1 1: 在 TRCGRA 比较匹配时进行交替输出	R/W
b1	IOA1			R/W
b2	IOA2	TRCGRA 模式选择位 (注 1)	在输出比较功能时, 必须置 “0” (输出比较)。	R/W
b3	IOA3	TRCGRA 输入捕捉的输入转换位	必须置 “1”。	R/W
b4	IOB0	TRCGRB 控制位	b5 b4 0 0: 禁止由比较匹配控制的引脚输出 (TRCIOB 引脚为可编程输入 / 输出端口) 0 1: 在 TRCGRB 比较匹配时输出 “L” 电平 1 0: 在 TRCGRB 比较匹配时输出 “H” 电平 1 1: 在 TRCGRB 比较匹配时进行交替输出	R/W
b5	IOB1			R/W
b6	IOB2	TRCGRB 模式选择位 (注 2)	在输出比较功能时, 必须置 “0” (输出比较)。	R/W
b7	—	什么也不指定。只能写 “0”, 读取值为 “1”。		—

注 1. 如果将 TRCMR 寄存器的 BFC 位置 “1” (TRCGRA 寄存器的缓冲寄存器), 就必须对 TRCIOR0 寄存器的 IOA2 位和 TRCIOR1 寄存器的 IOC2 位进行相同的设定。

注 2. 如果将 TRCMR 寄存器的 BFD 位置 “1” (TRCGRB 寄存器的缓冲寄存器), 就必须对 TRCIOR0 寄存器的 IOB2 位和 TRCIOR1 寄存器的 IOD2 位进行相同的设定。

19.5.3 定时器 RC 的 I/O 控制寄存器 1 (TRCIOR1) [定时器模式 (输出比较功能)]

地址	地址 0125h							
位	b7	b6	b5	b4	b3	b2	b1	b0
符号	IOD3	IOD2	IOD1	IOD0	IOC3	IOC2	IOC1	IOC0
复位后的值	1	0	0	0	1	0	0	0

位	符号	位名	功能	R/W
b0	IOC0	TRCGRC 控制位	b1 b0 0 0: 禁止由比较匹配控制的引脚输出 0 1: 在 TRCGRC 比较匹配时输出 “L” 电平 1 0: 在 TRCGRC 比较匹配时输出 “H” 电平 1 1: 在 TRCGRC 比较匹配时进行交替输出	R/W
b1	IOC1			R/W
b2	IOC2	TRCGRC 模式选择位 (注 1)	在输出比较功能时, 必须置 “0” (输出比较)。	R/W
b3	IOC3	TRCGRC 寄存器的功能选择位	0: TRCIOA 输出寄存器 1: 通用寄存器或者缓冲寄存器	R/W
b4	IOD0	TRCGRD 控制位	b5 b4 0 0: 禁止由比较匹配控制的引脚输出 0 1: 在 TRCGRD 比较匹配时输出 “L” 电平 1 0: 在 TRCGRD 比较匹配时输出 “H” 电平 1 1: 在 TRCGRD 比较匹配时进行交替输出	R/W
b5	IOD1			R/W
b6	IOD2	TRCGRD 模式选择位 (注 2)	在输出比较功能时, 必须置 “0” (输出比较)。	R/W
b7	IOD3	TRCGRD 寄存器的功能选择位	0: TRCIOB 输出寄存器 1: 通用寄存器或者缓冲寄存器	R/W

注 1. 如果将 TRCMR 寄存器的 BFC 位置 “1” (TRCGRA 寄存器的缓冲寄存器), 就必须对 TRCIOR0 寄存器的 IOA2 位和 TRCIOR1 寄存器的 IOC2 位进行相同的设定。

注 2. 如果将 TRCMR 寄存器的 BFD 位置 “1” (TRCGRB 寄存器的缓冲寄存器), 就必须对 TRCIOR0 寄存器的 IOB2 位和 TRCIOR1 寄存器的 IOD2 位进行相同的设定。

19.5.4 定时器 RC 的控制寄存器 2 (TRCCR2) [定时器模式 (输出比较功能)]

地址	地址 0130h							
位	b7	b6	b5	b4	b3	b2	b1	b0
符号	TCEG1	TCEG0	CSEL	—	—	POLD	POLC	POLB
复位后的值	0	0	0	1	1	0	0	0

位	符号	位名	功能	R/W
b0	POLB	PWM 模式的输出电平控制位 B (注 1)	0: TRCIOB 的输出电平为 “L” 电平有效 1: TRCIOB 的输出电平为 “H” 电平有效	R/W
b1	POLC	PWM 模式的输出电平控制位 C (注 1)	0: TRCIOC 的输出电平为 “L” 电平有效 1: TRCIOC 的输出电平为 “H” 电平有效	R/W
b2	POLD	PWM 模式的输出电平控制位 D (注 1)	0: TRCIOD 的输出电平为 “L” 电平有效 1: TRCIOD 的输出电平为 “H” 电平有效	R/W
b3	—	什么也不指定。只能写 “0”，读取值为 “1”。		—
b4	—			
b5	CSEL	TRC 计数选择位 (注 2)	0: 在和 TRCGRA 寄存器比较匹配后继续计数 1: 在和 TRCGRA 寄存器比较匹配时停止计数	R/W
b6	TCEG0	TRCTRG 输入沿选择位 (注 3)	b7 b6 00: 禁止 TRCTRG 的触发输入 01: 选择上升沿 10: 选择下降沿 11: 选择双边沿	R/W
b7	TCEG1			R/W

注 1. 此位在 PWM 模式中有效。

注 2. 此位在输出比较功能、PWM 模式和 PWM2 模式中有效。有关 PWM2 模式中的注意事项，请参照 “19.9.6 PWM2 模式的 TRCMR 寄存器”。

注 3. 此位在 PWM2 模式中有效。

19.5.5 运行例子




图 19.10 输出比较功能的运行例子

19.5.6 TRCGRC 寄存器和 TRCGRD 寄存器的输出引脚的变更

能将 TRCGRC 寄存器和 TRCGRD 寄存器分别用于 TRCIOA 引脚和 TRCIOB 引脚的输出控制。因此，能对各引脚进行如下的输出控制：

- 通过 TRCGRA 寄存器的值和 TRCGRC 寄存器的值控制 TRCIOA 输出。
- 通过 TRCGRB 寄存器的值和 TRCGRD 寄存器的值控制 TRCIOB 输出。




图 19.11 TRCGRC 和 TRCGRD 的输出引脚的变更

如果要更改 TRCGRC 寄存器和 TRCGRD 寄存器的输出引脚，就必须进行以下的设定：

- 将 TRCIOR1 寄存器的 IOC3 位置 “0”（TRCIOA 输出寄存器），并且将 IOD3 位置 “0”（TRCIOB 输出寄存器）。
- 将 TRCMR 寄存器的 BFC 位和 BFD 位置 “0”（通用寄存器）。
- 给 TRCGRA 寄存器和 TRCGRC 寄存器设定不同的值，并且给 TRCGRB 寄存器和 TRCGRD 寄存器设定不同的值。

将 TRCGRC 和 TRCGRD 分别用于 TRCIOA 引脚和 TRCIOB 引脚的输出控制时的运行例子如图 19.12 所示。




图 19.12 将 TRCGRC 和 TRCGRD 分别用于 TRCIOA 引脚和 TRCIOB 引脚的输出控制时的运行例子

19.6 PWM 模式

这是输出 PWM 波形的模式，最多能输出 3 个同周期的 PWM 波形。

能将各引脚设定为 PWM 模式或者定时器模式（但是，只要有 1 个引脚用于 PWM 模式，就使用 TRCGRA 寄存器，因此 TRCGRA 寄存器不能用于定时器模式）。

PWM 模式的规格和 PWM 模式的 TRCGR_h 寄存器功能分别如表 19.11 和表 19.12 所示，PWM 模式的框图和 PWM 模式的运行例子分别如图 19.13 和图 19.14 ~ 图 19.15 所示。

表 19.11 PWM 模式的规格

项目	规格
计数源	f1、f2、f4、f8、f32、fOCO40M、fOCO-F TRCCLK 引脚的外部输入信号（上升沿）
计数	递增计数
PWM 波形	PWM 周期: $1/fk \times (m+1)$ 有效电平宽度: $1/fk \times (m-n)$ 无效电平宽度: $1/fk \times (n+1)$ fk: 计数源的频率 m: TRCGRA 寄存器的设定值 n: TRCGR _j 寄存器的设定值 
计数开始条件	给 TRCMR 寄存器的 TSTART 位写“1”（开始计数）。
计数停止条件	<ul style="list-style-type: none"> 当 TRCCR2 寄存器的 CSEL 位为“0”（在和 TRCGRA 寄存器比较匹配后继续计数）时给 TRCMR 寄存器的 TSTART 位写“0”（停止计数），PWM 输出引脚保持停止计数前的输出电平，TRC 寄存器保持停止前的值。 当 TRCCR2 寄存器的 CSEL 位为“1”（在和 TRCGRA 寄存器比较匹配时停止计数）时和在 TRCGRA 寄存器比较匹配时停止计数，PWM 输出引脚保持比较匹配引起输出变化后的电平。
中断请求的发生时序	<ul style="list-style-type: none"> 比较匹配（TRC 寄存器和 TRCGR_h 寄存器的内容相同） TRC 寄存器的上溢
TRCIOA 引脚功能	可编程输入 / 输出端口
TRCIOB、TRCIOC、TRCIOD 引脚功能	可编程输入 / 输出端口或者 PWM 输出引脚（能按引脚选择）
INT0 引脚功能	可编程输入 / 输出端口、脉冲输出强制截止信号的输入引脚或者 INT0 中断的输入引脚
读定时器	如果读 TRC 寄存器，就能读到计数值。
写定时器	能写 TRC 寄存器。
选择功能	<ul style="list-style-type: none"> 1 ~ 3 个 PWM 输出引脚的选择 TRCIOB、TRCIOC、TRCIOD 引脚中的 1 个或者多个引脚 各引脚有效电平的选择 各引脚初始输出电平的选择 缓冲器运行（参照“19.3.2 缓冲器运行”） 脉冲输出强制截止信号的输入（参照“19.3.4 脉冲输出的强制截止”） A/D 触发的发生

j=B,C,D

h=A,B,C,D




图 19.13 PWM 模式的框图

19.6.1 定时器 RC 的控制寄存器 1 (TRCCR1) [PWM 模式]

地址	地址 0121h							
位	b7	b6	b5	b4	b3	b2	b1	b0
符号	CCLR	TCK2	TCK1	TCK0	TOD	TOC	TOB	TOA
复位后的值	0	0	0	0	0	0	0	0

位	符号	位名	功能	R/W
b0	TOA	TRCIOA 输出电平选择位 (注 1)	在 PWM 模式中无效。	R/W
b1	TOB	TRCIOB 输出电平选择位 (注 1、注 2)	0: 初始输出为无效电平 1: 初始输出为有效电平	R/W
b2	TOC	TRCIOC 输出电平选择位 (注 1、注 2)		R/W
b3	TOD	TRCIOD 输出电平选择位 (注 1、注 2)		R/W
b4	TCK0	计数源选择位 (注 1)	b6 b5 b4 0 0 0: f1 0 0 1: f2 0 1 0: f4 0 1 1: f8 1 0 0: f32 1 0 1: TRCCLK 输入的上升沿 1 1 0: fOCO40M 1 1 1: fOCO-F (注 3)	R/W
b5	TCK1			R/W
b6	TCK2			R/W
b7	CCLR	TRC 计数器的清除选择位	0: 禁止清除 (自由运行) 1: 在 TRCGRA 比较匹配时清除	R/W

- 注 1. 必须在 TRCMR 寄存器的 TSTART 位为“0” (停止计数) 时写此位。
- 注 2. 在引脚功能为波形输出的情况下 (参照“7.5 端口的设定”) 设定 TRCCR1 寄存器时, 输出初始电平。
- 注 3. 在选择 fOCO-F 时, fOCO-F 的时钟频率必须大于 CPU 的时钟频率。

19.6.2 定时器 RC 的控制寄存器 2 (TRCCR2) [PWM 模式]

地址	地址 0130h							
位	b7	b6	b5	b4	b3	b2	b1	b0
符号	TCEG1	TCEG0	CSEL	—	—	POLD	POLC	POLB
复位后的值	0	0	0	1	1	0	0	0

位	符号	位名	功能	R/W
b0	POLB	PWM 模式的输出电平控制位 B (注 1)	0: TRCIOB 的输出电平为 “L” 电平有效 1: TRCIOB 的输出电平为 “H” 电平有效	R/W
b1	POLC	PWM 模式的输出电平控制位 C (注 1)	0: TRCIOC 的输出电平为 “L” 电平有效 1: TRCIOC 的输出电平为 “H” 电平有效	R/W
b2	POLD	PWM 模式的输出电平控制位 D (注 1)	0: TRCIOD 的输出电平为 “L” 电平有效 1: TRCIOD 的输出电平为 “H” 电平有效	R/W
b3	—	什么也不指定。只能写 “0”，读取值为 “1”。		—
b4	—			
b5	CSEL	TRC 计数选择位 (注 2)	0: 在和 TRCGRA 寄存器比较匹配后继续计数 1: 在和 TRCGRA 寄存器比较匹配时停止计数	R/W
b6	TCEG0	TRCTRГ 的输入沿选择位 (注 3)	b7 b6 0 0: 禁止 TRCTRГ 的触发输入 0 1: 选择上升沿 1 0: 选择下降沿 1 1: 选择双边沿	R/W
b7	TCEG1			R/W

注 1. 此位在 PWM 模式中有效。

注 2. 此位在输出比较功能、PWM 模式和 PWM2 模式中有效。有关 PWM2 模式中的注意事项，请参照 “19.9.6 PWM2 模式的 TRCMR 寄存器”。

注 3. 此位在 PWM2 模式中有效。

表 19.12 PWM 模式的 TRCGRh 寄存器功能

寄存器	设定	寄存器功能	PWM 输出引脚
TRCGRA	—	通用寄存器，必须设定 PWM 周期。	—
TRCGRB	—	通用寄存器，必须设定 PWM 输出的变化点。	TRCIOB
TRCGRC	BFC=0	通用寄存器，必须设定 PWM 输出的变化点。	TRCIOC
TRCGRD	BFD=0		TRCIOD
TRCGRC	BFC=1	缓冲寄存器，必须设定下一个 PWM 周期 (参照 “19.3.2 缓冲器运行”)。	—
TRCGRD	BFD=1	缓冲寄存器，必须设定下一个 PWM 输出的变化点 (参照 “19.3.2 缓冲器运行”)。	TRCIOB

h=A,B,C,D

BFC、BFD: TRCMR 寄存器的位

注 1. 在 TRCGRA 寄存器的值 (PWM 周期) 和 TRCGRB、TRCGRC、TRCGRD 寄存器的值相同的情况下，即使发生比较匹配，引脚的输出电平也不变。

19.6.3 运行例子




图 19.14 PWM 模式的运行例子




图 19.15 PWM 模式的运行例子 (占空比为 0% 和 100%)

19.7 PWM2 模式

这是输出 1 个 PWM 波形的模式。在触发后经过任意的等待时间，引脚的输出电平变为有效电平，再经过任意时间后，恢复为无效电平。因为能在恢复为无效电平的同时停止计数器的计数，所以也能输出可编程等待单触发波形。

在 PWM2 模式中，因为定时器 RC 的多个通用寄存器组合使用，所以不能和其它模式一起使用。

PWM2 模式的框图和 PWM2 模式的运行例子分别如图 19.16 和图 19.17 ~ 图 19.19 所示，PWM2 模式的规格和 PWM2 模式的 TRCGRj 寄存器功能分别如表 19.13 和表 19.14 所示。




图 19.16 PWM2 模式的框图

表 19.13 PWM2 模式的规格

项目	规格
计数源	f1、f2、f4、f8、f32、fOCO40M、fOCO-F TRCCLK 引脚的外部输入信号（上升沿）
计数	TRC 寄存器进行递增计数。
PWM 波形	<p>PWM 周期: $1/fk \times (m+1)$（没有 TRCTRG 输入） 有效电平宽度: $1/fk \times (n-p)$ 开始计数或者触发后的等待时间: $1/fk \times (p+1)$ fk: 计数源的频率 m: TRCGRA 寄存器的设定值 n: TRCGRB 寄存器的设定值 p: TRCGRC 寄存器的设定值</p>  <p>(TRCTRG: 上升沿, 有效电平为“H”的情况)</p>
计数开始条件	<ul style="list-style-type: none"> 当 TRCCR2 寄存器的 TCEG1 ~ TCEG0 位为“00b”（禁止 TRCTRG 触发输入）或者 TRCCR2 寄存器的 CSEL 位为“0”（继续计数）时给 TRCMR 寄存器的 TSTART 位写“1”（开始计数）。 当 TRCCR2 寄存器的 TCEG1 ~ TCEG0 位为“01b”、“10b”或者“11b”（允许 TRCTRG 触发输入）并且 TRCMR 寄存器的 TSTART 位为“1”（开始计数）时给 TRCTRG 引脚输入触发信号。
计数停止条件	<ul style="list-style-type: none"> 给 TRCMR 寄存器的 TSTART 位写“0”（停止计数）（包括 TRCCR2 寄存器的 CSEL 位为“0”或者“1”的情况）。TRCIOB 引脚根据 TRCCR1 寄存器的 TOB 位的内容输出初始电平，TRC 寄存器保持停止前的值。 当 TRCCR2 寄存器的 CSEL 位为“1”时，在 TRCGRA 比较匹配时停止计数。TRCIOB 引脚输出初始电平。当 TRCCR1 寄存器的 CCLR 位为“0”时，TRC 寄存器保持停止前的值；当 TRCCR1 寄存器的 CCLR 位为“1”时，TRC 寄存器为“0000h”。
中断请求的发生时序	<ul style="list-style-type: none"> 比较匹配（TRC 寄存器和 TRCGRj 寄存器的内容相同） TRC 寄存器的上溢
TRCIO/TRCTRG 引脚功能	可编程输入 / 输出端口或者 TRCTRG 输入引脚
TRCIOB 引脚功能	PWM 输出引脚
TRCIOC、TRCIOD 引脚功能	可编程输入 / 输出端口
INT0 引脚功能	可编程输入 / 输出端口、脉冲输出强制截止信号的输入引脚或者 INT0 中断的输入引脚
读定时器	如果读 TRC 寄存器，就能读到计数值。
写定时器	能写 TRC 寄存器。
选择功能	<ul style="list-style-type: none"> 外部触发和有效边沿的选择 能将 TRCTRG 引脚的输入边沿作为 PWM 输出的触发信号。 上升沿、下降沿或者双边沿。 缓冲器运行（参照“19.3.2 缓冲器运行”） 脉冲输出强制截止信号的输入（参照“19.3.4 脉冲输出的强制截止”） 数字滤波器（参照“19.3.3 数字滤波器”） A/D 触发的发生

j=A,B,C

19.7.1 寄存器 RC 的控制寄存器 1 (TRCCR1) [PWM2 模式]

地址	地址 0121h							
位	b7	b6	b5	b4	b3	b2	b1	b0
符号	CCLR	TCK2	TCK1	TCK0	TOD	TOC	TOB	TOA
复位后的值	0	0	0	0	0	0	0	0

位	符号	位名	功能	R/W
b0	TOA	TRCIOA 输出电平选择位 (注 1)	在 PWM2 模式中无效。	R/W
b1	TOB	TRCIOB 输出电平选择位 (注 1、注 2)	0: 有效电平为“H”电平 (初始输出“L”电平, 在 TRCGRC 比较匹配时输出“H”电平, 在 TRCGRB 比较匹配时输出“L”电平。) 1: 有效电平为“L”电平 (初始输出“H”电平, 在 TRCGRC 比较匹配时输出“L”电平, 在 TRCGRB 比较匹配时输出“H”电平。)	R/W
b2	TOC	TRCIOC 输出电平选择位 (注 1)	在 PWM2 模式中无效。	R/W
b3	TOD	TRCIOD 输出电平选择位 (注 1)		R/W
b4	TCK0	计数源选择位 (注 1)	b6 b5 b4 0 0 0: f1 0 0 1: f2 0 1 0: f4 0 1 1: f8 1 0 0: f32 1 0 1: TRCCLK 输入的上升沿 1 1 0: fOCO40M 1 1 1: fOCO-F (注 3)	R/W
b5	TCK1			R/W
b6	TCK2			R/W
b7	CCLR	TRC 计数器的清除选择位	0: 禁止清除 (自由运行) 1: 在 TRCGRA 比较匹配时清除	R/W

注 1. 必须在 TRCMR 寄存器的 TSTART 位为“0”(停止计数)时写此位。

注 2. 在引脚功能为波形输出的情况下(参照“7.5 端口的设定”)设定 TRCCR1 寄存器时, 输出初始电平。

注 3. 在选择 fOCO-F 时, fOCO-F 的时钟频率必须大于 CPU 的时钟频率。

19.7.2 定时器 RC 的控制寄存器 2 (TRCCR2) [PWM2 模式]

地址	地址 0130h							
位	b7	b6	b5	b4	b3	b2	b1	b0
符号	TCEG1	TCEG0	CSEL	—	—	POLD	POLC	POLB
复位后的值	0	0	0	1	1	0	0	0

位	符号	位名	功能	R/W
b0	POLB	PWM 模式的输出电平控制位 B (注 1)	0: TRCIOB 的输出电平为 “L” 电平有效 1: TRCIOB 的输出电平为 “H” 电平有效	R/W
b1	POLC	PWM 模式的输出电平控制位 C (注 1)	0: TRCIOC 的输出电平为 “L” 电平有效 1: TRCIOC 的输出电平为 “H” 电平有效	R/W
b2	POLD	PWM 模式的输出电平控制位 D (注 1)	0: TRCIOD 的输出电平为 “L” 电平有效 1: TRCIOD 的输出电平为 “H” 电平有效	R/W
b3	—	么也不指定。只能写 “0”，读取值为 “1”。		—
b4	—			
b5	CSEL	TRC 计数选择位 (注 2)	0: 在和 TRCGRA 寄存器比较匹配后继续计数 1: 在和 TRCGRA 寄存器比较匹配时停止计数	R/W
b6	TCEG0	TRCTRГ 的输入沿选择位 (注 3)		R/W
b7	TCEG1			R/W
		b7 b6 0 0: 禁止 TRCTRГ 的触发输入 0 1: 选择上升沿 1 0: 选择下降沿 1 1: 选择双边沿		

注 1. 此位在 PWM 模式中有效。

注 2. 此位在输出比较功能、PWM 模式和 PWM2 模式中有效。有关 PWM2 模式中的注意事项，请参照 “19.9.6 PWM2 模式的 TRCMR 寄存器”。

注 3. 此位在 PWM2 模式中有效。

19.7.3 定时器 RC 的数字滤波器的功能选择寄存器 (TRCDF) [PWM2 模式]

地址	地址 0131h							
位	b7	b6	b5	b4	b3	b2	b1	b0
符号	DFCK1	DFCK0	—	DFTRG	DFD	DFC	DFB	DFA
复位后的值	0	0	0	0	0	0	0	0

位	符号	位名	功能	R/W
b0	DFA	TRCIOA 引脚的数字滤波器的功能选择位 (注 1)	0: 无功能 1: 有功能	R/W
b1	DFB	TRCIOB 引脚的数字滤波器的功能选择位 (注 1)	0: 无功能 1: 有功能	R/W
b2	DFC	TRCIOC 引脚的数字滤波器的功能选择位 (注 1)	0: 无功能 1: 有功能	R/W
b3	DFD	TRCIOD 引脚的数字滤波器的功能选择位 (注 1)	0: 无功能 1: 有功能	R/W
b4	DFTRG	TRCTRG 引脚的数字滤波器的功能选择位 (注 2)	0: 无功能 1: 有功能	R/W
b5	—	什么也不指定。只能写“0”，读取值为“0”。		—
b6	DFCK0	数字滤波器的功能时钟选择位 (注 1、注 2)	b7 b6 0 0: f32 0 1: f8 1 0: f1 1 1: 计数源 (通过 TRCCR1 寄存器的 TCK2 ~ TCK0 位选择的时钟)	R/W
b7	DFCK1			R/W

注 1. 此位在输入捕捉功能中有效。

注 2. 此位在 PWM2 模式中并且 TRCCR2 寄存器的 TCEG1 ~ TCEG0 位为“01b”、“10b”或者“11b” (允许 TRCTRG 触发输入) 时有效。

表 19.14 PWM2 模式的 TRCGRj 寄存器功能

寄存器	设定	寄存器功能	PWM2 输出引脚
TRCGRA	—	通用寄存器, 必须设定 PWM 周期。	TRCIOB 引脚
TRCGRB (注 1)	—	通用寄存器, 必须设定 PWM 输出的变化点。	
TRCGRC (注 1)	BFC=0	通用寄存器, 必须设定 PWM 输出的变化点 (触发后的等待时间)。	
TRCGRD	BFD=0	(在 PWM2 模式中不使用)	—
TRCGRD	BFD=1	缓冲寄存器, 必须设定下一个 PWM 输出的变化点 (参照“19.3.2 缓冲器运行”)。	TRCIOB 引脚

j=A,B,C,D

BFC、BFD: TRCMR 寄存器的位

注 1. 不能给 TRCGRB 寄存器和 TRCGRC 寄存器设定相同的值。

19.7.4 运行例子




图 19.17 PWM2 模式的运行例子 (禁止 TRCTRIG 触发输入)




图 19.18 PWM2 模式的运行例子 (允许 TRCTRGR 触发输入)




图 19.19 PWM2 模式的运行例子 (占空比为 0% 和 100%)

19.8 定时器 RC 中断

定时器 RC 由 5 个中断源产生定时器 RC 的中断请求。定时器 RC 中断有 1 个 TRCIC 寄存器（IR 位和 ILVL0 ~ ILVL2 位）和 1 个向量。

定时器 RC 中断的相关寄存器和定时器 RC 中断的框图分别如表 19.15 和图 19.20 所示。

表 19.15 定时器 RC 中断的相关寄存器

定时器 RC 的状态寄存器	定时器 RC 的中断允许寄存器	定时器 RC 的中断控制寄存器
TRCSR	TRCIER	TRCIC




图 19.20 定时器 RC 中断的框图

定时器 RC 中断和其他可屏蔽中断相同，通过 I 标志、IR 位、ILVL0 ~ ILVL2 位和 IPL 的关系进行中断控制。但是，由于从多个中断请求源产生 1 个中断请求（定时器 RC 中断），所以和其他可屏蔽中断有以下不同：

- 当 TRCSR 寄存器的位为“1”并且其对应的 TRCIER 寄存器的位为“1”（允许中断）时，TRCIC 寄存器的 IR 位就变为“1”（有中断请求）。
- 当 TRCSR 寄存器的位或者其对应的 TRCIER 寄存器的位为“0”时，IR 位就变为“0”（无中断请求）。即，一旦 IR 位为“1”，即使没有接受中断也不保持中断请求。
- 如果在 IR 位变为“1”后发生其他的请求源，IR 位就保持“1”。
- 如果 TRCIER 寄存器的多个位被置“1”，就必须通过 TRCSR 寄存器判断是哪个请求源发生的中断。
- 即使接受中断，TRCSR 寄存器的各位也不会自动变为“0”，因此必须在中断程序内将这些位置“0”。有关置“0”的方法，请参照“19.2.5 定时器 RC 的状态寄存器（TRCSR）”。

TRCIER 寄存器请参照“19.2.4 定时器 RC 的中断允许寄存器（TRCIER）”。

TRCIC 寄存器请参照“11.3 中断控制”，中断向量请参照“11.1.5.2 可变量表”。

19.9 使用定时器 RC 时的注意事项

19.9.1 TRC 寄存器

- 在 TRCCR1 寄存器的 CCLR 位为 “1”（在和 TRCGRA 寄存器比较匹配时清除 TRC 寄存器）时，需要注意以下事项：
当 TRCMR 寄存器的 TSTART 位为 “1”（开始计数）时，不能在 TRC 寄存器变为 “0000h” 的同时通过程序写 TRC 寄存器。
如果 TRC 寄存器变为 “0000h” 和写 TRC 寄存器同时发生，值就无法被写入而 TRC 寄存器变为 “0000h”。
- 如果在写 TRC 寄存器后接着读 TRC 寄存器，就可能读到写入前的值。此时，必须在写和读之间执行 JMP.B 指令。

```

程序例子          MOV.W    #XXXXh, TRC    ; 写
                  JMP.B    L1              ; JMP.B 指令
                  L1:    MOV.W    TRC,DATA    ; 读
  
```

19.9.2 TRCSR 寄存器

如果在写 TRCSR 寄存器后接着读 TRCSR 寄存器，就可能读到写入前的值。此时，必须在写和读之间执行 JMP.B 指令。

```

程序例子          MOV.B    #XXh, TRCSR    ; 写
                  JMP.B    L1              ; JMP.B 指令
                  L1:    MOV.B    TRCSR,DATA ; 读
  
```

19.9.3 TRCCR1 寄存器

在将 TRCCR1 寄存器的 TCK2 ~ TCK0 位置 “111b”（fOCO-F）时，fOCO-F 的时钟频率必须大于 CPU 的时钟频率。

19.9.4 计数源的转换

- 必须在停止计数后进行计数源的转换。
变更步骤：
(1) 将 TRCMR 寄存器的 TSTART 位置 “0”（停止计数）。
(2) 更改 TRCCR1 寄存器的 TCK2 ~ TCK0 位。
- 在将计数源从 fOCO40M 变为其他时钟并且停止 fOCO40M 时，必须在时钟的转换设定后至少等待 2 个 f1 周期，然后停止 fOCO40M。
变更步骤：
(1) 将 TRCMR 寄存器的 TSTART 位置 “0”（停止计数）。
(2) 更改 TRCCR1 寄存器的 TCK2 ~ TCK0 位。
(3) 至少等待 2 个 f1 周期。
(4) 将 FRA0 寄存器的 FRA00 位置 “0”（停止高速内部振荡器）。

- 在将计数源从 fOCO-F 变为 fOCO40M 并且停止 fOCO-F 时，必须在时钟的转换设定后至少等待 2 个 fOCO-F 周期，然后停止 fOCO-F。
变更步骤：
 - 将 TRCMR 寄存器的 TSTART 位置 “0”（停止计数）。
 - 更改 TRCCR1 寄存器的 TCK2 ~ TCK0 位。
 - 至少等待 2 个 fOCO-F 周期。
 - 将 FRA0 寄存器的 FRA00 位置 “0”（停止高速内部振荡器）。
- 在将计数源从 fOCO-F 变为 fOCO40M 以外的时钟并且停止 fOCO-F 时，必须在时钟的转换设定后至少等待 1 个 fOCO-F 周期 + 1 个 fOCO40M 周期，然后停止 fOCO-F。
变更步骤：
 - 将 TRCMR 寄存器的 TSTART 位置 “0”（停止计数）。
 - 更改 TRCCR1 寄存器的 TCK2 ~ TCK0 位。
 - 至少等待 1 个 fOCO-F 周期 + 1 个 fOCO40M 周期。
 - 将 FRA0 寄存器的 FRA00 位置 “0”（停止高速内部振荡器）。

19.9.5 输入捕捉功能

- 必须如下设定输入捕捉信号的脉宽：
[无数字滤波器的情况]
至少设定为 3 个定时器 RC 的运行时钟周期（参照“表 19.1 定时器 RC 的运行时钟”）。
[有数字滤波器的情况]
至少设定为 5 个数字滤波器的采样时钟周期 + 3 个定时器 RC 的运行时钟周期（参照“图 19.5 数字滤波器的框图”）。
- 在给 TRCIO_j（j=A,B,C,D）引脚输入了输入捕捉信号后，需要等待 1 ~ 2 个定时器 RC 的运行时钟周期，然后将 TRC 寄存器的值传送到 TRCGR_j 寄存器（无数字滤波器时）。

19.9.6 PWM2 模式的 TRCMR 寄存器

当 TRCCR2 寄存器的 CSEL 位为 “1”（在和 TRCGRA 寄存器比较匹配时停止计数）时，不能在 TRC 寄存器和 TRCGRA 寄存器发生比较匹配时写 TRCMR 寄存器。

19.9.7 计数源 fOCO40M

有关计数源 fOCO40M，必须在电源电压 VCC=2.7 ~ 5.5V 的范围内使用，否则就不能将 TRCCR1 寄存器的 TCK2 ~ TCK0 位置 “110b”（选择 fOCO40M 作为计数源）。

20. 定时器 RE

定时器 RE 是（带 4 位预分频器的）8 位计数器的定时器。

20.1 概要

定时器 RE 有以下 2 种模式：

- 实时时钟模式 这是由 fC4 生成 1 秒并对秒、分钟、小时和天进行计数的模式。
- 输出比较模式 这是对计数源进行计数并检测比较匹配的模式。

定时器 RE 的计数源为定时器的运行时钟。

定时器 RE 的引脚结构如表 20.1 所示。

表 20.1 定时器 RE 的引脚结构

引脚名	分配的引脚	输入 / 输出	功能
TREO	P0_4	输出	功能因运行模式而不同，详细内容请参照各模式。

20.2 实时时钟模式

这是使用 2 分频器、4 位计数器和 8 位计数器，由 fC4 生成 1 秒并以此为基础对秒、分钟、小时、天进行计数的模式。实时时钟模式的框图、时间表现的定义和实时时钟模式的运行例子分别如图 20.1、图 20.2 和图 20.3 所示，实时时钟模式的规格和中断源分别如表 20.2 和表 20.3 所示。




图 20.1 实时时钟模式的框图

表 20.2 实时时钟模式的规格

项目	规格
计数源	fC4
计数	递增计数
开始计数条件	给 TRECRC1 寄存器的 TSTART 位写“1”（开始计数）。
停止计数条件	给 TRECRC1 寄存器的 TSTART 位写“0”（停止计数）。
中断请求的发生时序	选择以下任意一个： <ul style="list-style-type: none"> 更新秒数据。 更新分钟数据。 更新小时数据。 更新天数据。 天数据变为“000b”（星期日）。
TREO 引脚功能	可编程输入 / 输出端口或者输出 f2、fC、f4、f8、1Hz 中的任意一个时钟。
读定时器	如果读 TRESEC、TREMINT、TREHRC、TREWKC 寄存器，就能读到计数值。 TRESEC、TREMINT、TREHRC 寄存器的值为 BCD 码。
写定时器	当 TRECRC1 寄存器的 TSTART 位和 TCSTF 位都是“0”（定时器停止）时，写 TRESEC、TREMINT、TREHRC、TREWKC 寄存器。TRESEC、TREMINT、TREHRC 寄存器的写入值为 BCD 码。
选择功能	12 小时模式 / 24 小时模式的转换功能

20.2.1 定时器 RE 的秒数据寄存器（TRESEC）[实时时钟模式]

地址	地址 0118h							
位	b7	b6	b5	b4	b3	b2	b1	b0
符号	BSY	SC12	SC11	SC10	SC03	SC02	SC01	SC00
复位后的值	0	0	0	0	0	0	0	0

位	符号	位名	功能	设定范围	R/W
b0	SC00	秒的个位计数位	按秒进行 0 ~ 9 的计数，如果发生进位，秒的十位就加 1。	0 ~ 9 (BCD 码)	R/W
b1	SC01				R/W
b2	SC02				R/W
b3	SC03				R/W
b4	SC10	秒的十位计数位	进行 0 ~ 5 的计数，是 60 秒计数。	0 ~ 5 (BCD 码)	R/W
b5	SC11				R/W
b6	SC12				R/W
b7	BSY	定时器 RE 忙标志	当 TRESEC、TREMINT、TREHRC、TREWKC 寄存器正在更新时，此位变为“1”。		R

20.2.2 定时器 RE 的分钟数据寄存器 (TREMIN) [实时时钟模式]

地址	地址 0119h							
位	b7	b6	b5	b4	b3	b2	b1	b0
符号	BSY	MN12	MN11	MN10	MN03	MN02	MN01	MN00
复位后的值	0	0	0	0	0	0	0	0

位	符号	位名	功能	设定范围	R/W
b0	MN00	分钟个位计数位	按分钟进行 0 ~ 9 的计数, 如果发生进位, 分钟的十位就加 1。	0 ~ 9 (BCD 码)	R/W
b1	MN01				R/W
b2	MN02				R/W
b3	MN03				R/W
b4	MN10	分钟的十位计数位	进行 0 ~ 5 的计数, 是 60 分钟计数。	0 ~ 5 (BCD 码)	R/W
b5	MN11				R/W
b6	MN12				R/W
b7	BSY	定时器 RE 忙标志	当 TRESEC、TREMIN、TREHR、TREWK 寄存器正在更新时, 此位变为“1”。		R

20.2.3 定时器 RE 的小时数据寄存器 (TREHR) [实时时钟模式]

地址	地址 011Ah							
位	b7	b6	b5	b4	b3	b2	b1	b0
符号	BSY	—	HR11	HR10	HR03	HR02	HR01	HR00
复位后的值	0	0	0	0	0	0	0	0

位	符号	位名	功能	设定范围	R/W
b0	HR00	小时的个位计数位	按小时进行 0 ~ 9 的计数, 如果发生进位, 小时的十位就加 1。	0 ~ 9 (BCD 码)	R/W
b1	HR01				R/W
b2	HR02				R/W
b3	HR03				R/W
b4	HR10	小时的十位计数位	当 H12_H24 位为“0”(12 小时模式)时, 进行 0 ~ 1 的计数。 当 H12_H24 位为“1”(24 小时模式)时, 进行 0 ~ 2 的计数。	0 ~ 2 (BCD 码)	R/W
b5	HR11				R/W
b6	—	什么也不指定。读写值都为“0”。			—
b7	BSY	定时器 RE 忙标志	当 TRESEC、TREMIN、TREHR、TREWK 寄存器正在更新时, 此位变为“1”。		R

20.2.4 定时器 RE 的天数据寄存器 (TREWK) [实时时钟模式]

地址	地址 011Bh							
位	b7	b6	b5	b4	b3	b2	b1	b0
符号	BSY	—	—	—	—	WK2	WK1	WK0
复位后的值	0	0	0	0	0	0	0	0

位	符号	位名	功能	R/W
b0	WK0	天计数位	b2 b1 b0 0 0 0: 星期日 0 0 1: 星期一 0 1 0: 星期二 0 1 1: 星期三 1 0 0: 星期四 1 0 1: 星期五 1 1 0: 星期六 1 1 1: 不能设定	R/W
b1	WK1			R/W
b2	WK2			R/W
b3	—	什么也不指定。读写值都为“0”。		—
b4	—			
b5	—			
b6	—			
b7	BSY	定时器 RE 忙标志	当 TRESEC、TREMINT、TREHR、TREWK 寄存器正在更新时，此位变为“1”。	R

20.2.5 定时器 RE 的控制寄存器 1 (TRECRI) [实时时钟模式]

地址	地址 011Ch							
位	b7	b6	b5	b4	b3	b2	b1	b0
符号	TSTART	H12_H24	PM	TRERST	INT	TOENA	TCSTF	—
复位后的值	0	0	0	0	0	0	0	0

位	符号	位名	功能	R/W
b0	—	什么也不指定。读写值都为“0”。		—
b1	TCSTF	定时器 RE 的计数状态标志	0: 停止计数 1: 正在计数	R
b2	TOENA	TREO 引脚的输出允许位	0: 禁止时钟输出 1: 允许时钟输出	R/W
b3	INT	中断请求时序位	在实时时钟模式中，必须置“1”。	R/W
b4	TRERST	定时器 RE 复位的位	如果在将此位置“1”后再置“0”，就出现以下的状态： <ul style="list-style-type: none"> TRESEC、TREMINT、TREHR、TREWK、TRECRI 寄存器变为“00h”。 TRECRI 寄存器的 TCSTF、INT、PM、H12_H24、TSTART 位变为“0”。 8 位计数器变为“00h”，4 位计数器变为“0h”。 	R/W
b5	PM	上午 / 下午位	当 H12_H24 位为“0”（12 小时模式）时（注 1） 0: 上午 1: 下午 当 H12_H24 位为“1”（24 小时模式）时，为不定值。	R/W
b6	H12_H24	运行模式选择位	0: 12 小时模式 1: 24 小时模式	R/W
b7	TSTART	定时器 RE 的计数开始位	0: 停止计数 1: 开始计数	R/W

注 1. 在定时器 RE 计数中自动变化。




图 20.2 时间表现的定义

20.2.6 定时器 RE 的控制寄存器 2 (TRECR2) [实时时钟模式]

地址	地址 011Dh							
位	b7	b6	b5	b4	b3	b2	b1	b0
符号	—	—	COMIE	WKIE	DYIE	HRIE	MNIE	SEIE
复位后的值	0	0	0	0	0	0	0	0

位	符号	位名	功能	R/W
b0	SEIE	秒周期的中断允许位 (注 1)	0: 禁止秒周期中断 1: 允许秒周期中断	R/W
b1	MNIE	分钟周期的中断允许位 (注 1)	0: 禁止分钟周期中断 1: 允许分钟周期中断	R/W
b2	HRIE	小时周期的中断允许位 (注 1)	0: 禁止小时周期中断 1: 允许小时周期中断	R/W
b3	DYIE	天周期的中断允许位 (注 1)	0: 禁止天周期中断 1: 允许天周期中断	R/W
b4	WKIE	星期周期的中断允许位 (注 1)	0: 禁止星期周期中断 1: 允许星期周期中断	R/W
b5	COMIE	比较匹配的中断允许位	在实时时钟模式中, 必须置“0”。	R/W
b6	—	什么也不指定。读写值都为“0”。		—
b7	—			

注 1. 不能将多个允许位置“1”(允许中断)。

表 20.3 中断源

中断源名	中断源	中断允许位
星期周期中断	TREWK 寄存器的值变为“00b”（星期日）（1 星期周期）。	WKIE
天周期中断	更新 TREWK 寄存器（1 天周期）。	DYIE
小时周期中断	更新 TREHR 寄存器（1 小时周期）。	HRIE
分钟周期中断	更新 TREMIN 寄存器（1 分钟周期）。	MNIE
秒周期中断	更新 TRESEC 寄存器（1 秒周期）。	SEIE

20.2.7 定时器 RE 的计数源选择寄存器（TRECSR）[实时时钟模式]

地址	地址 011Eh							
位	b7	b6	b5	b4	b3	b2	b1	b0
符号	—	RCS6	RCS5	RCS4	RCS3	RCS2	RCS1	RCS0
复位后的值	0	0	0	0	1	0	0	0

位	符号	位名	功能	R/W
b0	RCS0	计数源选择位	在实时时钟模式中，必须置“00b”。	R/W
b1	RCS1			R/W
b2	RCS2	4 位计数器选择位	在实时时钟模式中，必须置“0”。	R/W
b3	RCS3	实时时钟模式选择位	在实时时钟模式中，必须置“1”。	R/W
b4	RCS4	时钟输出选择位（注 1）	b6 b5 b4 0 0 0: f2 0 0 1: fC 0 1 0: f4 0 1 1: 1Hz 1 0 0: f8 上述以外：不能设定	R/W
b5	RCS5			R/W
b6	RCS6			R/W
b7	—	什么也不指定。读写值都为“0”。		—

注 1. 必须在 TRECR1 寄存器的 TOENA 位为“0”（禁止时钟输出）时写 RCS4 ~ RCS6 位。

20.2.8 运行例子




图 20.3 实时时钟模式的运行例子

20.3 输出比较模式

这是将计数源 2 分频，使用 4 位计数器和 8 位计数器对分频后的时钟进行计数，并且检测 8 位计数器的值和比较值是否相同的模式。输出比较模式的框图和输出比较模式的运行例子分别如图 20.4 和图 20.5 所示，输出比较模式的规格如表 20.4 所示。




图 20.4 输出比较模式的框图

表 20.4 输出比较模式的规格

项目	规格
计数源	f4、f8、f32、fC4
计数	<ul style="list-style-type: none"> • 递增计数 • 如果 8 位计数器的值和 TREMIN 寄存器的内容相同，8 位计数器就恢复为“00h”继续计数。在停止计数时保持计数值。
计数周期	<ul style="list-style-type: none"> • 当 RCS2=0（不使用 4 位计数器）时 $1/f_i \times 2 \times (n+1)$ • 当 RCS2=1（使用 4 位计数器）时 $1/f_i \times 32 \times (n+1)$ f _i : 计数源的频率 n: TREMIN 寄存器的设定值
开始计数条件	给 TRECRC1 寄存器的 TSTART 位写“1”（开始计数）。
停止计数条件	给 TRECRC1 寄存器的 TSTART 位写“0”（停止计数）。
中断请求的发生时序	8 位计数器的内容和 TREMIN 寄存器的内容相同。
TREO 引脚功能	选择以下任意一个： <ul style="list-style-type: none"> • 可编程输入 / 输出端口 • 输出 f2、fC、f4、f8 中的任意一个时钟。 • 比较输出
读定时器	如果读 TRESEC 寄存器，就能读到 8 位计数器的值。 如果读 TREMIN 寄存器，就能读到比较值。
写定时器	不能写 TRESEC 寄存器。 当 TRECRC1 寄存器的 TSTART 位和 TCSTF 位都为“0”（定时器停止计数）时，能写 TREMIN 寄存器。
选择功能	<ul style="list-style-type: none"> • 4 位计数器的使用选择 • 比较输出功能 每当 8 位计数器的值和 TREMIN 寄存器的内容相同时，将 TREO 的输出极性反转。在解除复位后以及通过 TRECRC1 的 TRERST 位将定时器 RE 复位后，输出“L”电平。如果将 TSTART 位置“0”（停止计数），就保持输出电平。

20.3.1 定时器 RE 的计数数据寄存器（TRESEC）[输出比较模式]

地址	地址 0118h							
位	b7	b6	b5	b4	b3	b2	b1	b0
符号	—	—	—	—	—	—	—	—
复位后的值	0	0	0	0	0	0	0	0

位	功能	R/W
b7 ~ b0	能读 8 位计数器的数据。 即使定时器 RE 停止计数，计数值也保持不变。 当比较匹配时，TRESEC 寄存器变为“00h”。	R

20.3.2 定时器 RE 的比较数据寄存器 (TREMIN) [输出比较模式]

地址	地址 0119h							
位	b7	b6	b5	b4	b3	b2	b1	b0
符号	—	—	—	—	—	—	—	—
复位后的值	0	0	0	0	0	0	0	0

位	功能	R/W
b7 ~ b0	保存 8 位比较数据。	R/W

20.3.3 定时器 RE 的控制寄存器 1 (TRECRI) [输出比较模式]

地址	地址 011Ch							
位	b7	b6	b5	b4	b3	b2	b1	b0
符号	TSTART	H12_H24	PM	TRERST	INT	TOENA	TCSTF	—
复位后的值	0	0	0	0	0	0	0	0

位	符号	位名	功能	R/W
b0	—	什么也不指定。读写值都为“0”。		—
b1	TCSTF	定时器 RE 的计数状态标志	0: 停止计数 1: 正在计数	R
b2	TOENA	TREO 引脚的输出允许位	0: 禁止时钟输出 1: 允许时钟输出	R/W
b3	INT	中断请求时序位	在输出比较模式中, 必须置“0”。	R/W
b4	TRERST	定时器 RE 复位的位	如果在将此位置“1”后再置“0”, 就出现以下的状态: • TRESEC、TREMIN、TREHR、TREWK、TRECRI 寄存器变为“00h”。 • TRECRI 寄存器的 TCSTF、INT、PM、H12_H24、TSTART 位变为“0”。 • 8 位计数器变为“00h”, 4 位计数器变为“0h”。	R/W
b5	PM	上午 / 下午位	在输出比较模式中, 必须置“0”。	R/W
b6	H12_H24	运行模式选择位		R/W
b7	TSTART	定时器 RE 的计数开始位	0: 停止计数 1: 开始计数	R/W

20.3.4 定时器 RE 的控制寄存器 2 (TRECR2) [输出比较模式]

地址	地址 011Dh							
位	b7	b6	b5	b4	b3	b2	b1	b0
符号	—	—	COMIE	WKIE	DYIE	HRIE	MNIE	SEIE
复位后的值	0	0	0	0	0	0	0	0

位	符号	位名	功能	R/W
b0	SEIE	秒周期的中断允许位	在输出比较模式中，必须置“0”。	R/W
b1	MNIE	分钟周期的中断允许位		R/W
b2	HRIE	小时周期的中断允许位		R/W
b3	DYIE	天周期的中断允许位		R/W
b4	WKIE	星期周期的中断允许位		R/W
b5	COMIE	比较匹配的中断允许位		0: 禁止比较匹配中断 1: 允许比较匹配中断
b6	—	什么也不指定。读写值都为“0”。		—
b7	—			—

20.3.5 定时器 RE 的计数源选择寄存器 (TRECSR) [输出比较模式]

地址	地址 011Eh							
位	b7	b6	b5	b4	b3	b2	b1	b0
符号	—	RCS6	RCS5	RCS4	RCS3	RCS2	RCS1	RCS0
复位后的值	0	0	0	0	1	0	0	0

位	符号	位名	功能	R/W
b0	RCS0	计数源选择位 (注 1)	b1 b0 0 0: f4 0 1: f8 1 0: f32 1 1: fC4	R/W
b1	RCS1			R/W
b2	RCS2	4 位计数器选择位 (注 1)	0: 不使用 1: 使用	R/W
b3	RCS3	实时时钟模式选择位	在输出比较模式中，必须置“0”。	R/W
b4	RCS4	时钟输出选择位 (注 2)	b6 b5 b4 0 0 0: f2 0 0 1: fC 0 1 0: f4 1 0 0: f8 1 1 0: 比较输出 上述以外: 不能设定	R/W
b5	RCS5			R/W
b6	RCS6			R/W
b7	—	什么也不指定。读写值都为“0”。		—

注 1. 必须在 TRECR1 寄存器的 TCSTF 位为“0” (停止计数) 时写 RCS0 ~ RCS2 位。

注 2. 必须在 TRECR1 寄存器的 TOENA 位为“0” (禁止时钟输出) 时写 RCS4 ~ RCS6 位。

20.3.6 运行例子




图 20.5 输出比较模式的运行例子

20.4 使用定时器 RE 时的注意事项

20.4.1 计数的开始 / 停止

定时器 RE 有指示计数开始或者停止的 TSTART 位以及表示已经开始或者停止计数的 TCSTF 位，TSTART 位和 TCSTF 位都在寄存器 TRECRI 中。

如果将 TSTART 位置“1”（开始计数），定时器 RE 就开始计数，并且 TCSTF 位变为“1”（开始计数）。在将 TSTART 位置“1”后到 TCSTF 位变为“1”为止，最多需要 2 个计数源周期。在此期间，不能存取除 TCSTF 位以外的定时器 RE 的相关寄存器（注 1）。

同样，如果将 TSTART 位置“0”（停止计数），定时器 RE 就停止计数，并且 TCSTF 位变为“0”（停止计数）。在将 TSTART 位置“0”后到 TCSTF 位变为“0”为止，最多需要 2 个计数源周期。在此期间，不能存取除 TCSTF 位以外的定时器 RE 的相关寄存器。

注 1. 定时器 RE 的相关寄存器：TRESEC、TREMINT、TREHR、TREWK、TRECRI、TRECRI2、TRECRI3

20.4.2 寄存器的设定

必须在定时器 RE 停止计数时写以下的寄存器和位：

- TRESEC、TREMINT、TREHR、TREWK、TRECRI2 寄存器
- TRECRI 寄存器的 H12_H24 位、PM 位和 INT 位
- TRECRI3 寄存器的 RCS0~RCS3 位

所谓定时器 RE 停止计数是指 TRECRI 寄存器的 TSTART 位和 TCSTF 位都为“0”（定时器 RE 停止计数）的状态。

必须在设定上述的寄存器和位的最后（定时器 RE 开始计数前）设定 TRECRI2 寄存器。

实时时钟模式的设定例子如图 20.6 所示。




图 20.6 实时时钟模式的设定例子

20.4.3 实时时钟模式的时间读取步骤

在实时时钟模式中更新时间数据时，必须在 BSY 位为“0”（不是在更新数据）时读 TRESEC、TREMINT、TREHR、TREWK 寄存器和 TRECRI 寄存器的 PM 位。

在读多个寄存器时，如果在读某个寄存器后到读另一个寄存器前更新数据，就会读到错误的时间数据。避免上述错误的读取步骤例子如下所示：

- 使用中断的方法
在定时器 RE 的中断程序内，从 TRESEC、TREMINT、TREHR、TREWK 寄存器和 TRECRI 寄存器的 PM 位中读所需的内容。
- 程序监视方法 1
通过程序监视 TREIC 寄存器的 IR 位，如果此位变为“1”（发生定时器 RE 的中断请求），就从 TRESEC、TREMINT、TREHR、TREWK 寄存器和 TRECRI 寄存器的 PM 位中读所需的内容。
- 程序监视方法 2
(1) 监视 BSY 位。
(2) 如果 BSY 位变为“1”，就在此位变为“0”之前监视此位（BSY 为“1”的时间约为 62.5ms）。
(3) 如果 BSY 位变为“0”，就从 TRESEC、TREMINT、TREHR、TREWK 寄存器和 TRECRI 寄存器的 PM 位中读所需的内容。
- 2 次相同读取结果时的采用方法
(1) 从 TRESEC、TREMINT、TREHR、TREWK 寄存器和 TRECRI 寄存器的 PM 位中读所需的内容。
(2) 读和(1)相同的寄存器，比较内容。
(3) 如果相同，就作为正确的值采用，否则就重复读，直到读取值和前一次的值相同为止。
另外，在读多个寄存器时，尽量连续读。

21. 串行接口 (UARTi (i=0 ~ 1))

串行接口由 UART0 ~ UART2 这 3 个通道构成。本章对 UARTi (i=0 ~ 1) 进行说明。

21.1 概要

UART0 ~ UART1 有各自专用的传送时钟发生定时器并独立运行，还有时钟同步串行 I/O 模式和异步串行 I/O 模式 (UART 模式)。

UARTi (i=0 ~ 1) 的框图和发送 / 接收部的框图分别如图 21.1 和图 21.2 所示，UARTi (i=0 ~ 1) 的引脚结构如表 21.1 所示。




图 21.1 UARTi (i=0 ~ 1) 的框图




图 21.2 发送 / 接收部的框图

表 21.1 UARTi (i=0 ~ 1) 的引脚结构

引脚名	分配的引脚	输入 / 输出	功能
TXD0	P1_4	输出	串行数据输出
RXD0	P1_5	输入	串行数据输入
CLK0	P1_6	输入 / 输出	传送时钟输入 / 输出
TXD1	P0_1	输出	串行数据输出
RXD1	P0_2	输入	串行数据输入
CLK1	P0_3	输入 / 输出	传送时钟输入 / 输出

21.2 寄存器说明

21.2.1 UARTi 发送 / 接收模式寄存器 (UiMR) (i=0 ~ 1)

地址	地址 00A0h (U0MR)、地址 0160h (U1MR)							
位	b7	b6	b5	b4	b3	b2	b1	b0
符号	—	PRYE	PRY	STPS	CKDIR	SMD2	SMD1	SMD0
复位后的值	0	0	0	0	0	0	0	0

位	符号	位名	功能	R/W
b0	SMD0	串行 I/O 模式选择位	b2 b1 b0 0 0 0: 串行接口无效 0 0 1: 时钟同步串行 I/O 模式 1 0 0: UART 模式、传送数据长为 7 位 1 0 1: UART 模式、传送数据长为 8 位 1 1 0: UART 模式、传送数据长为 9 位 上述以外: 不能设定	R/W
b1	SMD1			R/W
b2	SMD2			R/W
b3	CKDIR	内部 / 外部时钟选择位	0: 内部时钟 1: 外部时钟	R/W
b4	STPS	停止位长选择位	0: 1 个停止位 1: 2 个停止位	R/W
b5	PRY	奇偶校验选择位	在 PRYE=1 时有效。 0: 奇校验 1: 偶校验	R/W
b6	PRYE	奇偶校验允许位	0: 禁止奇偶校验 1: 允许奇偶校验	R/W
b7	—	保留位	必须置“0”。	R/W

21.2.2 UARTi 位速率寄存器 (UiBRG) (i=0 ~ 1)

地址	地址 00A1h (U0BRG)、地址 0161h (U1BRG)							
位	b7	b6	b5	b4	b3	b2	b1	b0
符号	—	—	—	—	—	—	—	—
复位后的值	X	X	X	X	X	X	X	X

位	功能	设定范围	R/W
b7 ~ b0	假设设定值为 n, 则 UiBRG 对计数源进行 n+1 分频。	00h ~ FFh	W

必须在停止发送和接收时写 UiBRG 寄存器。

必须使用 MOV 指令写 UiBRG 寄存器。

必须在设定 UiC0 寄存器的 CLK0 ~ CLK1 位后写 UiBRG 寄存器。

21.2.3 UARTi 发送缓冲寄存器 (UiTB) (i=0 ~ 1)

地址	地址 00A3h ~ 00A2h (U0TB)、地址 0163h ~ 0162h (U1TB)							
位	b7	b6	b5	b4	b3	b2	b1	b0
符号	—	—	—	—	—	—	—	—
复位后的值	X	X	X	X	X	X	X	X
位	b15	b14	b13	b12	b11	b10	b9	b8
符号	—	—	—	—	—	—	—	—
复位后的值	X	X	X	X	X	X	X	X

位	符号	功能	R/W
b0	—	发送数据	W
b1	—		
b2	—		
b3	—		
b4	—		
b5	—		
b6	—		
b7	—		
b8	—		
b9	—	什么也不指定。只能写“0”，读取值为不定值。	—
b10	—		
b11	—		
b12	—		
b13	—		
b14	—		
b15	—		

在传送数据长为 9 位时，必须按照高位字节 → 低位字节的顺序写 UiTB 寄存器。
必须使用 MOV 指令写 UiTB 寄存器。

21.2.4 UARTi 发送 / 接收控制寄存器 0 (UiC0) (i=0 ~ 1)

地址	地址 00A4h (U0C0)、地址 0164h (U1C0)							
位	b7	b6	b5	b4	b3	b2	b1	b0
符号	UFORM	CKPOL	NCH	—	TXEPT	—	CLK1	CLK0
复位后的值	0	0	0	0	1	0	0	0

位	符号	位名	功能	R/W
b0	CLK0	BRG 计数源选择位 (注 1)	b1 b0 0 0: 选择 f1 0 1: 选择 f8 1 0: 选择 f32 1 1: 选择 fC	R/W
b1	CLK1			R/W
b2	—	保留位	必须置“0”。	R/W
b3	TXEPT	发送寄存器空标志	0: 发送寄存器有数据 (正在发送) 1: 发送寄存器无数据 (发送结束)	R
b4	—	什么也不指定。读写值都为“0”。		—
b5	NCH	数据输出选择位	0: TXDi 引脚为 CMOS 输出 1: TXDi 引脚为 N 沟道漏极开路输出	R/W
b6	CKPOL	CLK 极性选择位	0: 在传送时钟的下降沿输出发送数据, 在上升沿输入接收数据。 1: 在传送时钟的上升沿输出发送数据, 在下降沿输入接收数据。	R/W
b7	UFORM	传送格式选择位	0: LSB first 1: MSB first	R/W

注 1. 如果更改 BRG 计数源, 就必须重新设定 UiBRG 寄存器。

21.2.5 UARTi 发送 / 接收控制寄存器 1 (UiC1) (i=0 ~ 1)

地址	地址 00A5h (U0C1)、地址 0165h (U1C1)							
位	b7	b6	b5	b4	b3	b2	b1	b0
符号	—	—	UiRRM	UiIRS	RI	RE	TI	TE
复位后的值	0	0	0	0	0	0	1	0

位	符号	位名	功能	R/W
b0	TE	发送允许位	0: 禁止发送 1: 允许发送	R/W
b1	TI	发送缓冲器空标志	0: UiTB 有数据 1: UiTB 无数据	R
b2	RE	接收允许位	0: 禁止接收 1: 允许接收	R/W
b3	RI	接收结束标志 (注 1)	0: UiRB 无数据 1: UiRB 有数据	R
b4	UiIRS	UARTi 发送中断源选择位	0: 发送缓冲器空 (TI=1) 1: 发送结束 (TXEPT=1)	R/W
b5	UiRRM	UARTi 连续接收模式允许位 (注 2)	0: 禁止连续接收模式 1: 允许连续接收模式	R/W
b6	—	什么也不指定。读写值都为“0”。		—
b7	—			

注 1. 如果读 UiRB 寄存器的高位字节，RI 位就变为“0”。

注 2. 在 UART 模式中，必须将 UiRRM 位置“0”（禁止连续接收模式）。

21.2.6 UARTi 接收缓冲寄存器 (UiRB) (i=0 ~ 1)

地址	地址 00A7h ~ 00A6h (U0RB)、地址 0167h ~ 0166h (U1RB)							
位	b7	b6	b5	b4	b3	b2	b1	b0
符号	—	—	—	—	—	—	—	—
复位后的值	X	X	X	X	X	X	X	X
位	b15	b14	b13	b12	b11	b10	b9	b8
符号	SUM	PER	FER	OER	—	—	—	—
复位后的值	X	X	X	X	X	X	X	X

位	符号	位名	功能	R/W
b0	—	—	接收数据 (D7 ~ D0)	R
b1	—			
b2	—			
b3	—			
b4	—			
b5	—			
b6	—			
b7	—			
b8	—	—	接收数据 (D8)	R
b9	—	什么也不指定。只能写“0”，读取值为不定值。		—
b10	—			
b11	—			
b12	OER	溢出错误标志 (注 1)	0: 无溢出错误 1: 发生溢出错误	R
b13	FER	帧错误标志 (注 1、注 2)	0: 无帧错误 1: 发生帧错误	R
b14	PER	奇偶校验错误标志 (注 1、注 2)	0: 无奇偶校验错误 1: 发生奇偶校验错误	R
b15	SUM	错误和标志 (注 1、注 2)	0: 无错误 1: 发生错误	R

注 1. 如果将 UiMR 寄存器的 SMD2 ~ SMD0 位置“000b” (串行接口无效) 或者将 UiC1 寄存器的 RE 位置“0” (禁止接收), SUM、PER、FER 和 OER 位就全部变为“0” (无错误) (当 PER、FER 和 OER 位全部为“0” (无错误) 时, SUM 位就为“0” (无错误))。另外, 如果读 UiRB 寄存器的高位字节, PER 位和 FER 位就变为“0”。如果将 UiMR 寄存器的 SMD2 ~ SMD0 位置“000b”, 就必须将 UiC1 寄存器的 TE 位置“0” (禁止发送)、RE 位置“0” (禁止接收)。

注 2. 当 UiMR 寄存器的 SMD2 ~ SMD0 位为“001b” (时钟同步串行 I/O 模式) 时, 这些错误标志无效。读取值为不定值。

必须以 16 位为单位读 UiRB 寄存器。

21.2.7 UART0 引脚选择寄存器 (U0SR)

地址	地址 0188h							
位	b7	b6	b5	b4	b3	b2	b1	b0
符号	—	—	—	CLK0SEL0	—	RXD0SEL0	—	TXD0SEL0
复位后的值	0	0	0	0	0	0	0	0

位	符号	位名	功能	R/W
b0	TXD0SEL0	TXD0 引脚选择位	0: 不使用 TXD0 引脚 1: 分配到 P1_4	R/W
b1	—	什么也不指定。读写值都为“0”。		—
b2	RXD0SEL0	RXD0 引脚选择位	0: 不使用 RXD0 引脚 1: 分配到 P1_5	R/W
b3	—	什么也不指定。读写值都为“0”。		—
b4	CLK0SEL0	CLK0 引脚选择位	0: 不使用 CLK0 引脚 1: 分配到 P1_6	R/W
b5	—	什么也不指定。读写值都为“0”。		—
b6	—			
b7	—			

U0SR 寄存器是选择将 UART0 的输入 / 输出分配到哪个引脚的寄存器。在使用 UART0 的输入 / 输出引脚时，必须设定 U0SR 寄存器。

在设定 UART0 的相关寄存器前，必须设定 U0SR 寄存器，但是不能在 UART0 运行中更改 U0SR 寄存器的设定值。

21.2.8 UART1 引脚选择寄存器 (U1SR)

地址	地址 0189h							
位	b7	b6	b5	b4	b3	b2	b1	b0
符号	—	—	—	CLK1SELO	—	RXD1SELO	—	TXD1SELO
复位后的值	0	0	0	0	0	0	0	0

位	符号	符名	功能	R/W
b0	TXD1SELO	TXD1 引脚选择位	0: 不使用 TXD1 引脚 1: 分配到 P0_1	R/W
b1	—	保留位	必须置“0”。	R/W
b2	RXD1SELO	RXD1 引脚选择位	0: 不使用 RXD1 引脚 1: 分配到 P0_2	R/W
b3	—	保留位	必须置“0”。	R/W
b4	CLK1SELO	CLK1 引脚选择位	0: 不使用 CLK1 引脚 1: 分配到 P0_3	R/W
b5	—	保留位	必须置“0”。	R/W
b6	—	什么也不指定。读写值都为“0”。		—
b7	—			

U1SR 寄存器是选择将 UART1 的输入 / 输出分配到哪个引脚的寄存器。在使用 UART1 的输入 / 输出引脚时，必须设定 U1SR 寄存器。

在设定 UART1 的相关寄存器前，必须设定 U1SR 寄存器，但是不能在 UART1 运行中更改 U1SR 寄存器的设定值。

21.3 时钟同步串行 I/O 模式

时钟同步串行 I/O 模式是使用传送时钟进行发送和接收的模式。

时钟同步串行 I/O 模式的规格以及时钟同步串行 I/O 模式中使用的寄存器及其设定值分别如表 21.2 和表 21.3 所示。

表 21.2 时钟同步串行 I/O 模式的规格

项目	规格
传送数据格式	<ul style="list-style-type: none"> 传送数据长：8 位
传送时钟	<ul style="list-style-type: none"> 当 UiMR 寄存器的 CKDIR 位为 “0”（内部时钟）时：$f_i/(2(n+1))$ f_i: f1、f8、f32、fC n: UiBRG 寄存器的设定值 (00h ~ FFh) 当 CKDIR 位为 “1”（外部时钟）时：CLK_i 引脚的输入
发送开始条件	<ul style="list-style-type: none"> 开始发送时需要以下的条件（注 1）： UiC1 寄存器的 TE 位为 “1”（允许发送）。 UiC1 寄存器的 TI 位为 “0”（UiTB 寄存器有数据）。
接收开始条件	<ul style="list-style-type: none"> 开始接收时需要以下的条件（注 1）： UiC1 寄存器的 RE 位为 “1”（允许接收）。 UiC1 寄存器的 TE 位为 “1”（允许发送）。 UiC1 寄存器的 TI 位为 “0”（UiTB 寄存器有数据）。
中断请求的发生时序	<ul style="list-style-type: none"> 在发送时，能选择以下的任意条件： <ul style="list-style-type: none"> — UiIRS 位为 “0”（发送缓冲器空）： 在将数据从 UiTB 寄存器传送到 UART_i 发送寄存器时（开始发送时）。 — UiIRS 位为 “1”（发送结束）： 在 UART_i 发送寄存器的数据发送结束时。 在接收时 在将数据从 UART_i 接收寄存器传送到 UiRB 寄存器时（接收结束时）。
错误检测	<ul style="list-style-type: none"> 溢出错误（注 2） 如果在读 UiRB 寄存器前接收到下一个数据的第 7 位，就发生溢出错误。
选择功能	<ul style="list-style-type: none"> CLK 极性选择 传送数据的输出和输入时序可选择传送时钟的上升沿或者下降沿。 LSB first 或者 MSB first 的选择 选择是从 bit0 还是从 bit7 开始发送和接收。 连续接收模式的选择 在读 UiRB 寄存器的同时变为接收允许状态。

i=0 ~ 1

注 1. 在已选择外部时钟的情况下，必须满足以下的条件：

当 UiC0 寄存器的 CKPOL 位为 “0”（在传送时钟的下降沿输出发送数据，在上升沿输入接收数据）时，外部时钟为 “H” 电平状态；当 CKPOL 位为 “1”（在传送时钟的上升沿输出发送数据，在下降沿输入接收数据）时，外部时钟为 “L” 电平状态。

注 2. 如果发生溢出错误，UiRB 寄存器的接收数据 (b0 ~ b8) 就为不定值，而且 SiRIC 寄存器的 IR 位不变。

表 21.3 同步串行 I/O 模式中使用的寄存器及其设定值 (注 1)

寄存器	位	功能
UiTB	b0 ~ b7	必须设定发送数据。
UiRB	b0 ~ b7	能读接收数据。
	OER	溢出错误标志
UiBRG	b0 ~ b7	必须设定位速率。
UiMR	SMD2 ~ SMD0	必须置“001b”。
	CKDIR	必须选择内部时钟或者外部时钟。
UiC0	CLK1 ~ CLK0	必须选择 UiBRG 寄存器的计数源。
	TXEPT	发送寄存器空标志
	NCH	必须选择 TXDi 引脚的输出形式。
	CKPOL	必须选择传送时钟的极性。
	UFORM	必须选择 LSB first 或者 MSB first。
UiC1	TE	在允许发送和接收时, 必须置“1”。
	TI	发送缓冲器空标志
	RE	在允许接收时, 必须置“1”。
	RI	接收结束标志
	UiIRS	必须选择 UARTi 发送中断源。
	UiRRM	在使用连续接收模式时, 必须置“1”。

i=0 ~ 1

注 1. 在时钟同步串行 I/O 模式中, 只能给此表中没有记载的位写“0”。

时钟同步串行 I/O 模式的输入 / 输出引脚功能如表 21.4 所示。

在选择 UARTi (i=0 ~ 1) 的运行模式后到开始传送前, TXDi 引脚输出 “H” 电平 (在 NCH 位为 “1” (N 沟道漏极开路输出) 时, 为高阻抗状态)。

表 21.4 时钟同步串行 I/O 模式的输入 / 输出引脚功能

引脚名	功能	选择方法
TXD0 (P1_4)	串行数据输出	U0SR 寄存器的 TXD0SEL0 位 =1 (在只进行接收时, 能通过设定 TXD0SEL0 位 =0, 将 P1_4 用作端口。)
RXD0 (P1_5)	串行数据输入	U0SR 寄存器的 RXD0SEL0 位 =1 PD1 寄存器的 PD1_5 位 =0 (在只进行发送时, 能通过设定 RXD0SEL0 位 =0, 将 P1_5 用作端口。)
CLK0 (P1_6)	传送时钟输出	U0SR 寄存器的 CLK0SEL0 位 =1 U0MR 寄存器的 CKDIR 位 =0
	传送时钟输入	U0SR 寄存器的 CLK0SEL0 位 =1 U0MR 寄存器的 CKDIR 位 =1 PD1 寄存器的 PD1_6 位 =0
TXD1 (P0_1)	串行数据输出	U1SR 寄存器的 TXD1SEL0 位 =1 (在只进行接收时, 能通过设定 TXD1SEL0 位 =0, 将 P0_1 用作端口。)
RXD1 (P0_2)	串行数据输入	U1SR 寄存器的 RXD1SEL0 位 =1 PD0 寄存器的 PD0_2 位 =0 (在只进行发送时, 能通过设定 RXD1SEL0 位 =0, 将 P0_2 用作端口。)
CLK1 (P0_3)	传送时钟输出	U1SR 寄存器的 CLK1SEL0 位 =1 U1MR 寄存器的 CKDIR 位 =0
	传送时钟输入	U1SR 寄存器的 CLK1SEL0 位 =1 U1MR 寄存器的 CKDIR 位 =1 PD0 寄存器的 PD0_3 位 =0




图 21.3 时钟同步串行 I/O 模式的发送和接收时序例子

21.3.1 发生通信错误时的处理方法

如果想在时钟同步串行 I/O 模式中的接收或者发送途中结束通信或者发生通信错误时, 就必须按照以下的步骤进行设定:

1. 将UiC1寄存器 (i=0~1) 的TE位置“0”(禁止发送)、RE位置“0”(禁止接收)。
2. 将UiMR寄存器的SMD2~SMD0位置“000b”(串行接口无效)。
3. 将UiMR寄存器的寄存器的SMD2~SMD0位置“001b”(时钟同步串行I/O模式)。
4. 将UiC1寄存器的TE位置“1”(允许发送)、RE位置“1”(允许接收)。

21.3.2 极性选择功能

传送时钟的极性如图 21.4 所示, 能通过 UiC0 寄存器 (i=0 ~ 1) 的 CKPOL 位选择传送时钟的极性。




图 21.4 传送时钟的极性

21.3.3 LSB first 或者 MSB first 的选择

传送格式如图 21.5 所示, 能通过 UiC0 寄存器 (i=0 ~ 1) 的 UFORM 位选择传送格式。




图 21.5 传送格式

21.3.4 连续接收模式

通过将 UiC1 寄存器 (i=0 ~ 1) 的 UiRRM 位置 “1” (允许连续接收模式), 进入连续接收模式。在连续接收模式中, 通过读 UiRB 寄存器, UiC1 寄存器的 TI 位变为 “0” (UiTB 有数据)。当 UiRRM 位为 “1” 时, 不能通过程序给 UiTB 寄存器写虚拟数据。

21.4 异步串行 I/O (UART) 模式

异步串行 I/O 模式是在设定任意位速率和传送数据格式后进行发送和接收的模式。

异步串行 I/O 模式的规格以及 UART 模式中使用的寄存器及其设定值分别如表 21.5 所示和表 21.6 所示。

表 21.5 异步串行 I/O 模式的规格

项目	规格
传送数据格式	<ul style="list-style-type: none"> • 字符位 (传送数据): 可选择 7 位、8 位或者 9 位 • 起始位: 1 位 • 奇偶校验位: 可选择奇校验、偶校验或者无奇偶校验 • 停止位: 可选择 1 位或者 2 位
传送时钟	<ul style="list-style-type: none"> • 当 UiMR 寄存器的 CKDIR 位为 “0” (内部时钟) 时: $f_j/(16(n+1))$ f_j: f₁、f₈、f₃₂、f_C n: UiBRG 寄存器的设定值 (00h ~ FFh) • 当 CKDIR 位为 “1” (外部时钟) 时: $f_{EXT}/(16(n+1))$ f_{EXT}: CLK_i 引脚的输入 n: UiBRG 寄存器的设定值 (00h ~ FFh)
发送开始条件	<ul style="list-style-type: none"> • 开始发送时需要以下的条件: UiC1 寄存器的 TE 位为 “1” (允许发送)。 UiC1 寄存器的 TI 位为 “0” (UiTB 寄存器有数据)。
接收开始条件	<ul style="list-style-type: none"> • 开始接收时需要以下的条件: UiC1 寄存器的 RE 位为 “1” (允许接收)。 检测到起始位。
中断请求的发生时序	<ul style="list-style-type: none"> • 在发送时, 能选择以下的任意条件: <ul style="list-style-type: none"> — UiIRS 位为 “0” (发送缓冲器空): 在将数据从 UiTB 寄存器传送到 UART_i 发送寄存器时 (开始发送时)。 — UiIRS 位为 “1” (发送结束): 在 UART_i 发送寄存器的数据发送结束时。 • 在接收时 在将数据从 UART_i 接收寄存器传送到 UiRB 寄存器时 (接收结束时)。
错误检测	<ul style="list-style-type: none"> • 溢出错误 (注 1): 如果在读 UiRB 寄存器前接收到下一个数据的最后停止位的前 1 位, 就发生溢出错误。 • 帧错误: 当未检测到设定个数的停止位时, 发生帧错误。(注 2) • 奇偶校验错误: 在允许奇偶校验的情况下, 如果奇偶校验位和字符位中的 “1” 的个数不是设定的个数, 就发生奇偶校验错误。(注 2) • 错误和标志: 如果发生溢出错误、帧错误或者奇偶校验错误, 此标志就变为 “1”。

i=0 ~ 1

注 1. 如果发生溢出错误, UiRB 寄存器的接收数据 (b₀ ~ b₈) 就为不定值, 而且 SiRIC 寄存器的 IR 位不变。

注 2. 在数据从 UART_i 接收寄存器传送到 UiRB 寄存器时, 帧错误标志、奇偶校验错误标志就变为 “1”。

表 21.6 UART 模式中使用的寄存器及其设定值

寄存器	位	功能
UiTB	b0 ~ b8	必须设定发送数据 (注 1)。
UiRB	b0 ~ b8	能读接收数据 (注 2)。
	OER、FER、PER、SUM	错误标志
UiBRG	b0 ~ b7	必须设定位速率。
UiMR	SMD2 ~ SMD0	当传送数据长为 7 位时, 必须设定 “100b”。 当传送数据长为 8 位时, 必须设定 “101b”。 当传送数据长为 9 位时, 必须设定 “110b”。
	CKDIR	必须选择内部时钟或者外部时钟。
	STPS	必须选择停止位。
	PRY、PRYE	必须选择奇校验、偶校验或者无奇偶检验。
UiC0	CLK1 ~ CLK0	必须选择 UiBRG 寄存器的计数源。
	TXEPT	发送寄存器空标志
	NCH	必须选择 TXDi 引脚的输出形式。
	CKPOL	必须置 “0”。
	UFORM	当传送数据长为 8 位时, 能选择 LSB first 或者 MSB first ; 当传送数据长为 7 位或者 9 位, 必须置 “0”。
UiC1	TE	在允许发送时, 必须置 “1”。
	TI	发送缓冲器空标志
	RE	在允许接收时, 必须置 “1”。
	RI	接收结束标志
	UiIRS	必须选择 UARTi 发送中断源。
	UiRRM	必须置 “0”。

i=0 ~ 1

注 1. 使用的位如下:

当传送数据长为 7 位时, 使用的位为 b0 ~ b6; 当传送数据长为 8 位时, 使用的位为 b0 ~ b7; 当传送数据长为 9 位时, 使用的位为 b0 ~ b8。

注 2. 当传送数据长为 7 位时, b7 ~ b8 的内容为不定值; 当传送数据长为 8 位时, b8 的内容为不定值。

UART 模式的输入 / 输出引脚功能如表 21.7 所示。在选择 UART_i (i=0 ~ 1) 的运行模式后到开始传送前, TXD_i 引脚输出 “H” 电平 (在 NCH 位为 “1” (N 沟道漏极开路输出) 时, 为高阻抗状态)。

表 21.7 UART 模式的输入 / 输出引脚功能

引脚名	功能	选择方法
TXD0 (P1_4)	串行数据输出	U0SR 寄存器的 TXD0SEL0 位 =1 (在只进行接收时, 能通过设定 TXD0SEL0 位 =0, 将 P1_4 用作端口。)
RXD0 (P1_5)	串行数据输入	U0SR 寄存器的 RXD0SEL0 位 =1 PD1 寄存器的 PD1_5 位 =0 (在只进行发送时, 能通过设定 RXD0SEL0 位 =0, 将 P1_5 用作端口。)
CLK0 (P1_6)	可编程输入 / 输出 端口	U0SR 寄存器的 CLK0SEL0 位 =0 (不使用 CLK0 引脚)
	传送时钟输入	U0SR 寄存器的 CLK0SEL0 位 =1 U0MR 寄存器的 CKDIR 位 =1 PD1 寄存器的 PD1_6 位 =0
TXD1 (P0_1)	串行数据输出	U1SR 寄存器的 TXD1SEL0 位 =1 (在只进行接收时, 能通过设定 TXD1SEL0 位 =0, 将 P0_1 用作端口。)
RXD1 (P0_2)	串行数据输入	U1SR 寄存器的 RXD1SEL0 位 =1 PD0 寄存器的 PD0_2 位 =0 (在只进行接收时, 能通过设定 RXD1SEL0 位 =0, 将 P0_2 用作端口。)
CLK1 (P0_3)	可编程输入 / 输出 端口	U1SR 寄存器的 CLK1SEL0 位 =0 (不使用 CLK1 引脚)
	传送时钟输入	U1SR 寄存器的 CLK1SEL0 位 =1 U1MR 寄存器的 CKDIR 位 =1 PD0 寄存器的 PD0_3 位 =0




图 21.6 UART 模式的发送时序




图 21.7 UART 模式的接收时序例子

21.4.1 位速率

在 UART 模式中, 位速率是由 UiBRG 寄存器 (i=0 ~ 1) 进行 16 分频后的频率。




图 21.8 UiBRG 寄存器 (i=0 ~ 1) 的设定值的计算式

表 21.8 UART 模式的位速率设定例子 (选择内部时钟的情况)

位速率 (bps)	UIBRG 的计数源	系统时钟 =20MHz			系统时钟 =18.432MHz (注 1)			系统时钟 =8MHz		
		UIBRG 的设定值	实际时间 (bps)	设定 误差 (%)	UIBRG 的设定值	实际时间 (bps)	设定 误差 (%)	UIBRG 的设定值	实际时间 (bps)	设定 误差 (%)
1200	f8	129(81h)	1201.92	0.16	119(77h)	1200.00	0.00	51(33h)	1201.92	0.16
2400	f8	64(40h)	2403.85	0.16	59(3Bh)	2400.00	0.00	25(19h)	2403.85	0.16
4800	f8	32(20h)	4734.85	-1.36	29(1Dh)	4800.00	0.00	12(0Ch)	4807.69	0.16
9600	f1	129(81h)	9615.38	0.16	119(77h)	9600.00	0.00	51(33h)	9615.38	0.16
14400	f1	86(56h)	14367.82	-0.22	79(4Fh)	14400.00	0.00	34(22h)	14285.71	-0.79
19200	f1	64(40h)	19230.77	0.16	59(3Bh)	19200.00	0.00	25(19h)	19230.77	0.16
28800	f1	42(2Ah)	29069.77	0.94	39(27h)	28800.00	0.00	16(10h)	29411.76	2.12
38400	f1	32(20h)	37878.79	-1.36	29(1Dh)	38400.00	0.00	12(0Ch)	38461.54	0.16
57600	f1	21(15h)	56818.18	-1.36	19(13h)	57600.00	0.00	8(08h)	55555.56	-3.55
115200	f1	10(0Ah)	113636.36	-1.36	9(09h)	115200.00	0.00	—	—	—

i=0 ~ 1

注 1. 对于高速内部振荡器, 必须将FRA4寄存器的调整值和FRA5寄存器的调整值分别写到FRA1寄存器和FRA3寄存器。这是选择高速内部振荡器作为系统时钟并且将FRA2寄存器的FRA22 ~ FRA20位置“000b”(2分频模式)的情况。有关高速内部振荡器的精度, 请参照“32. 电特性”。

21.4.2 发生通信错误时的处理方法

如果想在 URAT 模式中的接收或者发送途中结束通信或者发生通信错误时, 就必须按照以下的步骤进行设定:

1. 将UiC1寄存器 (i=0~1) 的TE位置“0”(禁止发送)、RE位置“0”(禁止接收)。
2. 将UiMR寄存器的SMD2~SMD0位置“000b”(串行接口无效)。
3. 将UiMR寄存器的SMD2~SMD0位置“001b”(UART模式、传送数据长为7位)、“101b”(UART模式、传送数据长为8位)或者“110b”(UART模式、传送数据长为9位)。
4. 将UiC1寄存器的TE位置“1”(允许发送)、RE位置“1”(允许接收)。

21.5 使用串行接口 (UARTi (i=0 ~ 1)) 时的注意事项

- 与时钟同步串行I/O模式和异步串行I/O模式无关, 必须以16位为单位读UiRB (i=0~1) 寄存器。如果读UiRB寄存器的高位字节, UiRB寄存器的PER位和FER位以及UiC1寄存器的RI位就变为“0”。如果发生接收错误, 就必须在读UiRB寄存器后用读取值进行确认。

<读接收缓冲寄存器的程序例子>

```
MOV.W          00A6H, R0          ;读U0RB寄存器
```

- 在传送数据位长为9位的异步串行I/O模式中, 必须以8位为单位按照高位字节→低位字节的顺序写UiTB寄存器。

<写发送缓冲寄存器的程序例子>

```
MOV.B          #XXH, 00A3H       ;写U0TB寄存器的高位字节
MOV.B          #XXH, 00A2H       ;写U0TB寄存器的低位字节
```


22. 串行接口 (UART2)

串行接口由 UART0 ~ UART2 这 3 个通道构成。本章对 UART2 进行说明。

22.1 概要

UART2 有专用的传送时钟发生定时器。

UART2 的框图和 UART2 发送 / 接收部的框图分别如图 22.1 和图 22.2 所示，UART2 的引脚结构如表 22.1 所示。

UART2 有以下模式：

- 时钟同步串行 I/O 模式
- 异步串行 I/O 模式 (UART 模式)
- 特殊模式 1 (I²C 模式)
- 多处理器通信功能




图 22.1 UART2 的框图




图 22.2 UART2 发送 / 接收部的框图

表 22.1 UART2 的引脚结构

引脚名	分配的引脚	输入 / 输出	功能
TXD2	P3_4 或者 P3_7	输出	串行数据输出
RXD2	P3_4、P3_7 或者 P4_5	输入	串行数据输入
CLK2	P3_5	输入 / 输出	传送时钟输入 / 输出
CTS2	P3_3	输入	发送控制的输入
RTS2	P3_3	输出	接收控制的输出
SCL2	P3_4、P3_7 或者 P4_5	输入 / 输出	I ² C 模式的时钟输入 / 输出
SDA2	P3_4 或者 P3_7	输入 / 输出	I ² C 模式的数据输入 / 输出

22.2 寄存器说明

22.2.1 UART2 发送 / 接收模式寄存器 (U2MR)

地址	地址 00A8h							
位	b7	b6	b5	b4	b3	b2	b1	b0
符号	IOPOL	PRYE	PRY	STPS	CKDIR	SMD2	SMD1	SMD0
复位后的值	0	0	0	0	0	0	0	0

位	符号	位名	功能	R/W
b0	SMD0	串行 I/O 模式选择位	b2 b1 b0 0 0 0: 串行接口无效 0 0 1: 时钟同步串行 I/O 模式 0 1 0: I ² C 模式 1 0 0: UART 模式、传送数据长为 7 位 1 0 1: UART 模式、传送数据长为 8 位 1 1 0: UART 模式、传送数据长为 9 位 上述以外: 不能设定	R/W
b1	SMD1			R/W
b2	SMD2			R/W
b3	CKDIR	内部 / 外部时钟选择位	0: 内部时钟 1: 外部时钟	R/W
b4	STPS	停止位长选择位	0: 1 个停止位 1: 2 个停止位	R/W
b5	PRY	奇偶校验选择位	在 PRYE=1 时有效。 0: 奇校验 1: 偶校验	R/W
b6	PRYE	奇偶校验允许位	0: 禁止奇偶校验 1: 允许奇偶校验	R/W
b7	IOPOL	TXD、RXD 输入 / 输出的极性转换位	0: 无反相 1: 有反相	R/W

22.2.2 UART2 位速率寄存器 (U2BRG)

地址	地址 00A9h							
位	b7	b6	b5	b4	b3	b2	b1	b0
符号	—	—	—	—	—	—	—	—
复位后的值	X	X	X	X	X	X	X	X

位	功能	设定范围	R/W
b7 ~ b0	假设设定值为 n, 则 U2BRG 对计数源进行 n+1 分频。	00h ~ FFh	W

必须在停止发送和接收时写 U2BRG 寄存器。

必须使用 MOV 指令写 U2BRG 寄存器。

必须在设定 U2C0 寄存器的 CLK1 ~ CLK0 位后写 U2BRG 寄存器。

22.2.3 UART2 发送缓冲寄存器 (U2TB)

地址	地址 00ABh ~ 00AAh							
位	b7	b6	b5	b4	b3	b2	b1	b0
符号	—	—	—	—	—	—	—	—
复位后的值	X	X	X	X	X	X	X	X
位	b15	b14	b13	b12	b11	b10	b9	b8
符号	—	—	—	—	—	—	—	MPTB
复位后的值	X	X	X	X	X	X	X	X

位	符号	功能	R/W
b0	—	发送数据 (D7 ~ D0)	W
b1	—		
b2	—		
b3	—		
b4	—		
b5	—		
b6	—		
b7	—		
b8	MPTB	发送数据 (D8) (注 1) [不使用多处理器通信功能的情况] 发送数据 (D8) [使用多处理器通信功能的情况] • 在传送 ID 时, 必须将 MPTB 位置 “1”。 • 在传送数据时, 必须将 MPTB 位置 “0”。	W
b9	—	什么也不指定。读写值都为 “0”。	—
b10	—		
b11	—		
b12	—		
b13	—		
b14	—		
b15	—		

注 1. 必须在设定 MPTB 位后设定 b0 ~ b7。

22.2.4 UART2 发送 / 接收控制寄存器 0 (U2C0)

地址	地址 00ACh							
位	b7	b6	b5	b4	b3	b2	b1	b0
符号	UFORM	CKPOL	NCH	CRD	TXEPT	CRS	CLK1	CLK0
复位后的值	0	0	0	0	1	0	0	0

位	符号	位名	功能	R/W
b0	CLK0	U2BRG 计数源选择位 (注 1)	b1 b0 0 0: 选择 f1 0 1: 选择 f8 1 0: 选择 f32 1 1: 选择 fC	R/W
b1	CLK1			R/W
b2	CRS	CTS/RTS 功能选择位	在 CRD=0 时有效 0: 选择 $\overline{\text{CTS}}$ 功能 1: 选择 $\overline{\text{RTS}}$ 功能	R/W
b3	TXEPT	发送寄存器空标志	0: 发送寄存器有数据 (正在发送) 1: 发送寄存器无数据 (发送结束)	R
b4	CRD	CTS/RTS 禁止位	0: 允许 $\overline{\text{CTS/RTS}}$ 功能 1: 禁止 $\overline{\text{CTS/RTS}}$ 功能	R/W
b5	NCH	数据输出选择位	0: TXD2/SDA2 和 SCL2 引脚为 CMOS 输出 1: TXD2/SDA2 和 SCL2 引脚为 N 沟道漏极开路输出	R/W
b6	CKPOL	CLK 极性选择位	0: 在传送时钟的下降沿输出发送数据, 在上升沿输入接收数据。 1: 在传送时钟的上升沿输出发送数据, 在下降沿输入接收数据。	R/W
b7	UFORM	传送格式选择位 (注 2)	0: LSB first 1: MSB first	R/W

注 1. 如果更改 CLK1 ~ CLK0 位, 就必须重新设定 U2BRG 寄存器。

注 2. 当 U2MR 寄存器的 SMD2 ~ SMD0 位为 “001b” (时钟同步串行 I/O 模式) 或者 “101b” (UART 模式、传送数据长为 8 位) 时, UFORM 位有效。

当 SMD2 ~ SMD0 位为 “010b” (I²C 模式) 时, 必须将 UFORM 位置 “1”; 当 SMD2 ~ SMD0 位为 “100b” (UART 模式、传送数据长为 7 位) 或者 “110b” (UART 模式、传送数据长为 9 位) 时, 必须将此位置 “0”。

22.2.5 UART2 发送 / 接收控制寄存器 1 (U2C1)

地址	地址 00ADh							
位	b7	b6	b5	b4	b3	b2	b1	b0
符号	U2ERE	U2LCH	U2RRM	U2IRS	RI	RE	TI	TE
复位后的值	0	0	0	0	0	0	1	0

位	符号	位名	功能	R/W
b0	TE	发送允许位	0: 禁止发送 1: 允许发送	R/W
b1	TI	发送缓冲器空标志	0: U2TB 寄存器有数据 1: U2TB 寄存器无数据	R
b2	RE	接收允许位	0: 禁止接收 1: 允许接收	R/W
b3	RI	接收结束标志	0: U2RB 寄存器无数据 1: U2RB 寄存器有数据	R
b4	U2IRS	UART2 发送中断源选择位	0: 发送缓冲器空 (TI=1) 1: 发送结束 (TXEPT=1)	R/W
b5	U2RRM	UART2 连续接收模式允许位	0: 禁止连续接收模式 1: 允许连续接收模式	R/W
b6	U2LCH	数据逻辑选择位 (注 1)	0: 无反相 1: 有反相	R/W
b7	U2ERE	错误信号输出允许位	0: 不输出 1: 输出	R/W

注 1. 当 U2MR 寄存器的 SMD2 ~ SMD0 位为 “001b” (时钟同步串行 I/O 模式)、“100b” (UART 模式、传送数据长为 7 位) 或者 “101b” (UART 模式、传送数据长为 8 位) 时, 此位有效。

当 SMD2 ~ SMD0 位为 “010b” (I²C 模式) 或者 “110b” (UART 模式、传送数据长为 9 位) 时, 必须将此位置 “0”。

22.2.6 UART2 接收缓冲寄存器 (U2RB)

地址	地址 00AFh ~ 00AEh							
位	b7	b6	b5	b4	b3	b2	b1	b0
符号	—	—	—	—	—	—	—	—
复位后的值	X	X	X	X	X	X	X	X
位	b15	b14	b13	b12	b11	b10	b9	b8
符号	SUM	PER	FER	OER	—	—	—	MPRB
复位后的值	X	X	X	X	X	X	X	X

位	符号	位名	功能	R/W
b0	—	—	接收数据 (D7 ~ D0)	R
b1	—			
b2	—			
b3	—			
b4	—			
b5	—			
b6	—			
b7	—			
b8	MPRB	—	接收数据 (D8) (注 1) [不使用多处理器通信功能的情况] 接收数据 (D8) [使用多处理器通信功能的情况] • 当 MPRB 位为“0”时, 接收到的 D0 ~ D7 为数据字段。 • 当 MPRB 位为“1”时, 接收到的 D0 ~ D7 为 ID 字段。	R
b9	—	什么也不指定。只能写“0”, 读取值为不定值。		—
b10	—			—
b11	—	保留位	必须置“0”。	R/W
b12	OER	溢出错误标志 (注 1)	0: 无溢出错误 1: 发生溢出错误	R
b13	FER	帧错误标志 (注 1、注 2)	0: 无帧错误 1: 发生帧错误	R
b14	PER	奇偶校验错误标志 (注 1、注 2)	0: 无奇偶校验错误 1: 发生奇偶校验错误	R
b15	SUM	错误和标志 (注 1、注 2)	0: 无错误 1: 发生错误	R

注 1. 如果将 U2MR 寄存器的 SMD2 ~ SMD0 位置“000b” (串行接口无效) 或者将 U2C1 寄存器的 RE 位置“0” (禁止接收), SUM、PER、FER 和 OER 位就全部变为“0” (无错误)。当 PER、FER 和 OER 位全部为“0” (无错误) 时, SUM 位就为“0” (无错误)。另外, 如果读 U2RB 寄存器的低位字节, PER 位和 FER 位就变为“0”。如果将 U2MR 寄存器的 SMD2 ~ SMD0 位置“000b”, 就必须将 U2C1 寄存器的 TE 位置“0” (禁止发送)、RE 位置“0” (禁止接收)。

注 2. 当 U2MR 寄存器的 SMD2 ~ SMD0 位为“001b” (时钟同步串行 I/O 模式) 或者“010b” (I²C 模式) 时, 这些错误标志无效, 读取值为不定值。

22.2.7 UART2 数字滤波器的功能选择寄存器 (URXDF)

地址	地址 00B0h							
位	b7	b6	b5	b4	b3	b2	b1	b0
符号	—	—	—	—	—	DF2EN	—	—
复位后的值	0	0	0	0	0	0	0	0

位	符号	位名	功能	R/W
b0	—	什么也不指定。读写值都为“0”。		—
b1	—			
b2	DF2EN	RXD2 数字滤波器允许位 (注 1)	0: 禁止 RXD2 数字滤波器 1: 允许 RXD2 数字滤波器	R/W
b3	—	什么也不指定。读写值都为“0”。		—
b4	—			
b5	—			
b6	—			
b7	—			

注 1. RXD2 数字滤波器只能在异步串行 I/O (UART) 模式中使用。当 U2MR 寄存器的 SMD2 ~ SMD0 位为“001b” (时钟同步串行 I/O 模式) 或者“010b” (I²C 模式) 时, 必须将 DF2EN 位置“0” (禁止 RXD2 数字滤波器)。

22.2.8 UART2 特殊模式寄存器 5 (U2SMR5)

地址	地址 00BBh							
位	b7	b6	b5	b4	b3	b2	b1	b0
符号	—	—	—	MPIE	—	—	—	MP
复位后的值	0	0	0	0	0	0	0	0

位	符号	位名	功能	R/W
b0	MP	多处理器通信允许位	0: 禁止多处理器通信 1: 允许多处理器通信 (注 1)	R/W
b1	—	什么也不指定。读写值都为“0”。		—
b2	—			
b3	—			
b4	MPIE	多处理器通信控制位	此位在 MP 位为“1” (允许多处理器通信) 时有效。 当 MPIE 位为“1”时, 变为以下的状态: <ul style="list-style-type: none"> 忽视多处理器位为“0”的接收数据, 禁止 U2C1 寄存器的 RI 位、U2RB 寄存器的 OER 位和 FER 位变为“1”。 如果接收多处理器位为“1”的接收数据, MPIE 位就变为“0”, 为多处理器通信以外的接收。 	R/W
b5	—	什么也不指定。读写值都为“0”。		—
b6	—			
b7	—	保留位	必须置“0”。	R/W

注 1. 当 MP 位为“1” (允许多处理器通信) 时, U2MR 寄存器的 PRY 位和 PRYE 位的设定无效。当 U2MR 寄存器的 SMD2 ~ SMD0 位为“001b” (时钟同步串行 I/O 模式) 时, 必须将 MP 位置“0” (禁止多处理器通信)。

22.2.9 UART2 特殊模式寄存器 4 (U2SMR4)

地址	地址 00BCh							
位	b7	b6	b5	b4	b3	b2	b1	b0
符号	SWC9	SCLHI	ACKC	ACKD	STSPSEL	STPREQ	RSTAREQ	STAREQ
复位后的值	0	0	0	0	0	0	0	0

位	符号	位名	功能	R/W
b0	STAREQ	开始条件生成位 (注 1)	0: 清除 1: 开始	R/W
b1	RSTAREQ	重新开始生成位 (注 1)	0: 清除 1: 开始	R/W
b2	STPREQ	停止条件生成位 (注 1)	0: 清除 1: 开始	R/W
b3	STSPSEL	SCL、SDA 输出选择位	0: 不输出开始条件和停止条件 1: 输出开始条件和停止条件	R/W
b4	ACKD	ACK 数据位	0: ACK 1: NACK	R/W
b5	ACKC	ACK 数据输出允许位	0: 输出串行接口数据 1: 输出 ACK 数据	R/W
b6	SCLHI	SCL 输出停止允许位	0: 禁止 1: 允许	R/W
b7	SWC9	SCL 等待位 3	0: 禁止 SCL 保持 “L” 电平 1: 允许 SCL 保持 “L” 电平	R/W

注 1. 此位在生成各条件时变为 “0”。

22.2.10 UART2 特殊模式寄存器 3 (U2SMR3)

地址	地址 00BDh							
位	b7	b6	b5	b4	b3	b2	b1	b0
符号	DL2	DL1	DL0	—	NODC	—	CKPH	—
复位后的值	0	0	0	X	0	X	0	X

位	符号	位名	功能	R/W
b0	—	什么也不指定。只能写“0”，读取值为不定值。		—
b1	CKPH	时钟相位设定位	0: 无时钟延迟 1: 有时钟延迟	R/W
b2	—	什么也不指定。只能写“0”，读取值为不定值。		—
b3	NODC	时钟输出选择位	0: CLK2 为 CMOS 输出 1: CLK2 为 N 沟道漏极开路输出	R/W
b4	—	什么也不指定。只能写“0”，读取值为不定值。		—
b5	DL0	SDA2 数字延迟值设定位 (注 1、注 2)	b7 b6 b5 0 0 0: 无延迟 0 0 1: 1 ~ 2 个 U2BRG 计数源周期 0 1 0: 2 ~ 3 个 U2BRG 计数源周期 0 1 1: 3 ~ 4 个 U2BRG 计数源周期 1 0 0: 4 ~ 5 个 U2BRG 计数源周期 1 0 1: 5 ~ 6 个 U2BRG 计数源周期 1 1 0: 6 ~ 7 个 U2BRG 计数源周期 1 1 1: 7 ~ 8 个 U2BRG 计数源周期	R/W
b6	DL1			R/W
b7	DL2			R/W

注 1. 在 I²C 模式中，DL2 ~ DL0 位使 SDA2 输出产生数字延迟；在非 I²C 模式中，必须将 DL2 ~ DL0 位置“000b”（无延迟）。

注 2. 延迟量因 SCL2 引脚和 SDA2 引脚的负载而不同。如果使用外部时钟，延迟量就会增大 100ns 左右。

22.2.11 UART2 特殊模式寄存器 2 (U2SMR2)

地址	地址 00BEh							
位	b7	b6	b5	b4	b3	b2	b1	b0
符号	—	SDHI	SWC2	STAC	—	SWC	CSC	IICM2
复位后的值	X	0	0	0	0	0	0	0

位	符号	位名	功能	R/W
b0	IICM2	I ² C 模式选择位 2	参照“表 22.12 I ² C 模式的各功能”	R/W
b1	CSC	时钟同步位	0: 禁止 1: 允许	R/W
b2	SWC	SCL 等待输出位	0: 禁止 1: 允许	R/W
b3	—	保留位	必须置“0”。	R/W
b4	STAC	UART2 初始化位	0: 禁止 1: 允许	R/W
b5	SWC2	SCL 等待输出位 2	0: 传送时钟 1: 输出“L”电平	R/W
b6	SDHI	SDA 输出禁止位	0: 允许 1: 禁止 (高阻抗)	R/W
b7	—	什么也不指定。只能写“0”，读取值为不定值。		—

22.2.12 UART2 特殊模式寄存器 (U2SMR)

地址	地址 00BFh							
位	b7	b6	b5	b4	b3	b2	b1	b0
符号	—	—	—	—	—	BBS	—	IICM
复位后的值	X	0	0	0	0	0	0	0

位	符号	位名	功能	R/W
b0	IICM	I ² C 模式选择位	0: 非 I ² C 模式 1: I ² C 模式	R/W
b1	—	保留位	必须置“0”。	R/W
b2	BBS	总线忙标志 (注 1)	0: 检测到停止条件 1: 检测到开始条件 (忙)	R/W
b3	—	保留位	必须置“0”。	R/W
b4	—			R/W
b5	—			R/W
b6	—			R/W
b7	—	什么也不指定。只能写“0”，读取值为不定值。		—

注 1. 如果通过程序给 BBS 位写“0”，此位就变为“0” (即使写“1”，值也不变)。

22.2.13 UART2 引脚选择寄存器 0 (U2SR0)

地址	地址 018Ah							
位	b7	b6	b5	b4	b3	b2	b1	b0
符号	—	—	RXD2SEL1	RXD2SEL0	—	—	TXD2SEL1	TXD2SEL0
复位后的值	0	0	0	0	0	0	0	0

位	符号	位名	功能	R/W
b0	TXD2SEL0	TXD2/SDA2 引脚选择位	b1 b0 0 0: 不使用 TXD2/SDA2 引脚 0 1: 分配到 P3_7 1 0: 分配到 P3_4 1 1: 不能设定	R/W
b1	TXD2SEL1			R/W
b2	—	保留位	必须置“0”。	R/W
b3	—	什么也不指定。读写值都为“0”。		—
b4	RXD2SEL0	RXD2/SCL2 引脚选择位	b5 b4 0 0: 不使用 RXD2/SCL2 引脚 0 1: 分配到 P3_4 1 0: 分配到 P3_7 1 1: 分配到 P4_5	R/W
b5	RXD2SEL1			R/W
b6	—	保留位	必须置“0”。	R/W
b7	—	什么也不指定。读写值都为“0”。		—

U2SR0 寄存器是选择将 UART2 的输入 / 输出分配到哪个引脚的寄存器。在使用 UART2 的输入 / 输出引脚时，必须设定 U2SR0 寄存器。

在设定 UART2 的相关寄存器前，必须设定 U2SR0 寄存器，但是不能在 UART2 运行中更改 U2SR0 寄存器的设定值。

22.2.14 UART2 引脚选择寄存器 1 (U2SR1)

地址	地址 018Bh							
位	b7	b6	b5	b4	b3	b2	b1	b0
符号	—	—	—	CTS2SEL0	—	—	—	CLK2SEL0
复位后的值	0	0	0	0	0	0	0	0

位	符号	位名	功能	R/W
b0	CLK2SEL0	CLK2 引脚选择位	0: 不使用 CLK2 引脚 1: 分配到 P3_5	R/W
b1	—	保留位	必须置“0”。	R/W
b2	—	什么也不指定。读写值都为“0”。		—
b3	—			
b4	CTS2SEL0	CTS2/RTS2 引脚选择位	0: 不使用 CTS2/RTS2 引脚 1: 分配到 P3_3	R/W
b5	—	保留位	必须置“0”。	R/W
b6	—	什么也不指定。读写值都为“0”。		—
b7	—			

U2SR1 寄存器是选择将 UART2 的输入 / 输出分配到哪个引脚的寄存器。在使用 UART2 的输入 / 输出引脚时，必须设定 U2SR1 寄存器。

在设定 UART2 的相关寄存器前，必须设定 U2SR1 寄存器，但是不能在 UART2 运行中更改 U2SR1 寄存器的设定值。

22.3 时钟同步串行 I/O 模式

时钟同步串行 I/O 模式是使用传送时钟进行发送和接收的模式。

时钟同步串行 I/O 模式的规格以及时钟同步串行 I/O 模式中使用的寄存器及其设定值分别如表 22.2 和表 22.3 所示。

表 22.2 时钟同步串行 I/O 模式的规格

项目	规格
传送数据格式	传送数据长: 8 位
传送时钟	<ul style="list-style-type: none"> 当 U2MR 寄存器的 CKDIR 位为 “0” (内部时钟) 时: $f_j/(2(n+1))$ fj: f1、f8、f32、fC n: U2BRG 寄存器的设定值 (00h ~ FFh) 当 CKDIR 位为 “1” (外部时钟) 时: CLK2 引脚的输入
发送 / 接收控制	可选择 CTS 功能、RTS 功能或者禁止 CTS/RTS 功能。
发送开始条件	开始发送时需要以下的条件 (注 1): <ul style="list-style-type: none"> U2C1 寄存器的 TE 位为 “1” (允许发送)。 U2C1 寄存器的 TI 位为 “0” (U2TB 寄存器有数据)。 在选择 CTS 功能时, CTS2 引脚的输入为 “L” 电平。
接收开始条件	开始接收时需要以下的条件 (注 1): <ul style="list-style-type: none"> U2C1 寄存器的 RE 位为 “1” (允许接收)。 U2C1 寄存器的 TE 位为 “1” (允许发送)。 U2C1 寄存器的 TI 位为 “0” (U2TB 寄存器有数据)。
中断请求的发生时序	在发送时, 能选择以下的任意条件: <ul style="list-style-type: none"> U2C1 寄存器的 U2IRS 位为 “0” (发送缓冲空): 在将数据从 U2TB 寄存器传送到 UART2 发送寄存器时 (发送开始时)。 U2IRS 位为 “1” (发送结束): 在 UART2 发送寄存器的数据发送结束时。 在接收时 <ul style="list-style-type: none"> 在将数据从 UART2 接收寄存器传送到 U2RB 寄存器时 (接收结束时)。
错误检测	溢出错误 (注 2) 如果在读 U2RB 寄存器前接收到下一个数据的第 7 位, 就发生溢出错误。
选择功能	<ul style="list-style-type: none"> CLK 极性选择 传送数据的输出 / 输入时序可选择传送时钟的上升沿或者下降沿。 LSB first 和 MSB first 的选择 选择是从 bit0 还是从 bit7 开始发送和接收。 连续接收模式的选择 在读 U2RB 寄存器的同时变为接收允许状态。 串行数据的逻辑转换 这是将发送 / 接收数据的逻辑值取反的功能。

注 1. 在已选择外部时钟的情况下, 必须满足以下的条件:

当 U2C0 寄存器的 CKPOL 位为 “0” (在传送时钟的下降沿输出发送数据, 在上升沿输入接收数据) 时, 外部时钟为 “H” 电平状态; 当 CKPOL 位为 “1” (在传送时钟的上升沿输出发送数据, 在下降沿输入接收数据) 时, 外部时钟为 “L” 电平状态。

注 2. 如果发生溢出错误, U2RB 寄存器的接收数据就为不定值, 而且 S2RIC 寄存器的 IR 位不变为 “1” (有中断请求)。

表 22.3 时钟同步串行 I/O 模式中使用的寄存器及其设定值

寄存器	位	功能
U2TB (注 1)	b0 ~ b7	必须设定发送数据。
U2RB (注 1)	b0 ~ b7	能读接收数据。
	OER	溢出错误标志
U2BRG	b0 ~ b7	必须设定传送率。
U2MR (注 1)	SMD2 ~ SMD0	必须置“001b”。
	CKDIR	必须选择内部时钟或者外部时钟。
	IOPOL	必须置“0”。
U2C0	CLK1 ~ CLK0	必须选择 U2BRG 的计数源。
	CRS	在使用 CTS 或者 RTS 时, 必须选择 $\overline{\text{CTS}}$ 或者 $\overline{\text{RTS}}$ 。
	TXEPT	发送寄存器空标志
	CRD	必须选择允许或者禁止 $\overline{\text{CTS/RTS}}$ 功能。
	NCH	必须选择 TXD2 引脚的输出形式。
	CKPOL	必须选择传送时钟的极性。
	UFORM	必须选择 LSB first 或者 MSB first。
U2C1	TE	在允许发送和接收时, 必须置“1”。
	TI	发送缓冲器空标志
	RE	在允许接收时, 必须置“1”。
	RI	接收结束标志
	U2IRS	必须选择 UART2 发送中断源。
	U2RRM	在使用连续接收模式时, 必须置“1”。
	U2LCH	在使用数据逻辑反相电路时, 必须置“1”。
	U2ERE	必须置“0”。
U2SMR	b0 ~ b7	必须置“0”。
U2SMR2	b0 ~ b7	必须置“0”。
U2SMR3	b0 ~ b2	必须置“0”。
	NODC	必须选择时钟的输出形式。
	b4 ~ b7	必须置“0”。
U2SMR4	b0 ~ b7	必须置“0”。
URXDF	DF2EN	必须置“0”。
U2SMR5	MP	必须置“0”。

注 1. 在时钟同步串行 I/O 模式中, 只能给此表中没有记载的位写“0”。

时钟同步串行 I/O 模式的输入 / 输出引脚功能 (不选择传送时钟的多引脚输出功能的情况) 如表 22.4 所示。

从选择 UART2 的运行模式后到开始传送前, TXD2 引脚输出 “H” 电平 (在选择 N 沟道漏极开路输出时, 为高阻抗状态)。

时钟同步串行 I/O 模式的发送 / 接收时序例子如图 22.3 所示。

表 22.4 时钟同步串行 I/O 模式的输入 / 输出引脚功能 (不选择传送时钟的多个引脚输出功能的情况)

引脚名	功能	选择方法
TXD2 (P3_4 或者 P3_7)	串行数据输出	<ul style="list-style-type: none"> TXD2 (P3_4) U2SR0 寄存器的 TXD2SEL1 位和 TXD2SEL0 位 =10b (P3_4) TXD2 (P3_7) U2SR0 寄存器的 TXD2SEL1 位和 TXD2SEL0 位 =01b (P3_7) 在只进行接收时, 能通过设定 TXD2SEL1 位和 TXD2SEL0 位 =00b, 将 P3_4 或者 P3_7 用作端口。
RXD2 (P3_4、P3_7 或者 P4_5)	串行数据输入	<ul style="list-style-type: none"> RXD2 (P3_4) U2SR0 寄存器的 RXD2SEL1 位和 RXD2SEL0 位 =01b (P3_4) PD3 寄存器的 PD3_4 位 =0 RXD2 (P3_7) U2SR0 寄存器的 RXD2SEL1 位和 RXD2SEL0 位 =10b (P3_7) PD3 寄存器的 PD3_7 位 =0 RXD2 (P4_5) U2SR0 寄存器的 RXD2SEL1 位和 RXD2SEL0 位 =11b (P4_5) PD4 寄存器的 PD4_5 位 =0 在只进行发送时, 能通过设定 RXD2SEL1 位和 RXD2SEL0 位 =00b, 将 P3_4、P3_7 或者 P4_5 用作端口。
CLK2 (P3_5)	传送时钟输出	U2SR1 寄存器的 CLK2SEL0 位 =1 U2MR 寄存器的 CKDIR 位 =0
	传送时钟输入	U2SR1 寄存器的 CLK2SEL0 位 =1 U2MR 寄存器的 CKDIR 位 =1 PD3 寄存器的 PD3_5 位 =0
CTS2/RTS2 (P3_3)	CTS 输入	U2SR1 寄存器的 CTS2SEL0 位 =1 U2C0 寄存器的 CRD 位 =0 U2C0 寄存器的 CRS 位 =0 PD3 寄存器的 PD3_3 位 =0
	RTS 输出	U2SR1 寄存器的 CTS2SEL0 位 =1 U2C0 寄存器的 CRD 位 =0 U2C0 寄存器的 CRS 位 =1
	输入 / 输出端口	U2SR1 寄存器的 CTS2SEL0 位 =0




图 22.3 时钟同步串行 I/O 模式的发送 / 接收时序例子

22.3.1 发生通信错误时的处理方法

如果想在时钟同步串行 I/O 模式中的接收或者发送途中结束通信或者发生通信错误时, 就必须按照以下的步骤进行设定:

1. 将U2C1寄存器的TE位置“0”(禁止发送)、RE位置“0”(禁止接收)。
2. 将U2MR寄存器的SMD2~SMD0位置“000b”(串行接口无效)。
3. 将U2MR寄存器的寄存器的SMD2~SMD0位置“001b”(时钟同步串行I/O模式)。
4. 将U2C1寄存器的TE位置“1”(允许发送)、RE位置“1”(允许接收)。

22.3.2 CLK 极性的选择

能通过 U2C0 寄存器的 CKPOL 位选择传送时钟的极性, 传送时钟的极性如图 22.4 所示。




图 22.4 传送时钟的极性

22.3.3 LSB first 或者 MSB first 的选择

能通过 U2C0 寄存器的 UFORM 位选择传送格式，传送格式如图 22.5 所示。




图 22.5 传送格式

22.3.4 连续接收模式

连续接收模式是通过读接收缓冲寄存器进入接收允许状态的模式。如果选择此模式，就进入接收允许状态，所以不需要虚写发送缓冲寄存器。但是，在开始接收时，需要虚读接收缓冲寄存器。

如果将 U2C1 寄存器的 U2RRM 位置“1”（连续接收模式），就在读 U2RB 寄存器时，U2C1 寄存器的 TI 位变为“0”（U2TB 寄存器有数据）。当 U2RRM 位为“1”时，不能通过程序给 U2TB 寄存器写虚拟数据。

22.3.5 串行数据的逻辑转换

当 U2C1 寄存器的 U2LCH 位为 “1” (有反相) 时, 在将 U2TB 寄存器的写入值进行逻辑取反后发送。如果读 U2RB 寄存器, 就能读到接收数据被逻辑取反后的值。串行数据的逻辑如图 22.6 所示。




图 22.6 串行数据的逻辑

22.3.6 $\overline{\text{CTS}}/\overline{\text{RTS}}$ 功能

$\overline{\text{CTS}}$ 功能是在给 $\overline{\text{CTS2}}/\overline{\text{RTS2}}$ 引脚输入 “L” 电平时开始发送和接收的功能。如果 $\overline{\text{CTS2}}/\overline{\text{RTS2}}$ 引脚的输入电平变为 “L”, 就开始发送和接收。如果在发送和接收过程中将输入电平置为 “H”, 就停止下一个数据的发送和接收。

$\overline{\text{RTS}}$ 功能在接收准备结束时, 使 $\overline{\text{CTS2}}/\overline{\text{RTS2}}$ 引脚的输出电平变为 “L”; 在 CLK2 引脚的第一个下降沿, 使 $\overline{\text{CTS2}}/\overline{\text{RTS2}}$ 引脚的输出电平变为 “H”。

- | | |
|--|--|
| • U2C0寄存器的CRD位=1 (禁止 $\overline{\text{CTS}}/\overline{\text{RTS}}$ 功能) | $\overline{\text{CTS2}}/\overline{\text{RTS2}}$ 引脚为可编程输入/输出功能 |
| • CRD位=0, CRS位=0 (选择 $\overline{\text{CTS}}$ 功能) | $\overline{\text{CTS2}}/\overline{\text{RTS2}}$ 引脚为 $\overline{\text{CTS}}$ 功能 |
| • CRD位=0, CRS位=1 (选择 $\overline{\text{RTS}}$ 功能) | $\overline{\text{CTS2}}/\overline{\text{RTS2}}$ 引脚为 $\overline{\text{RTS}}$ 功能 |

22.4 异步串行 I/O (UART) 模式

UART 模式是在设定任意的传送率和传送数据格式后进行发送和接收的模式，UART 模式的规格以及 UART 模式中使用的寄存器及其设定值分别如表 22.5 和表 22.6 所示。

表 22.5 UART 模式的规格

项目	规格
传送数据格式	<ul style="list-style-type: none"> 字符位 (传送数据): 可选择 7 位、8 位或者 9 位。 开始位: 1 位 奇偶校验位: 可选择奇校验、偶校验或者无奇偶校验。 停止位: 可选择 1 位或者 2 位。
传送时钟	<ul style="list-style-type: none"> 当 U2MR 寄存器的 CKDIR 位为 “0” (内部时钟) 时: $f_j/(16(n+1))$ fj: f1、f8、f32、fC n: U2BRG 寄存器的设定值 (00h ~ FFh) 当 CKDIR 位为 “1” (外部时钟) 时: $f_{EXT}/(16(n+1))$ fEXT: CLK2 引脚的输入 n: U2BRG 寄存器的设定值 (00h ~ FFh)
发送 / 接收控制	可选择 CTS 功能、RTS 功能或者禁止 CTS/RTS 功能。
发送开始条件	开始发送时需要以下的条件: <ul style="list-style-type: none"> U2C1 寄存器的 TE 位为 “1” (允许发送)。 U2C1 寄存器的 TI 位为 “0” (U2TB 寄存器有数据)。 在选择 CTS 功能时, CTS2 引脚的输入为 “L” 电平。
接收开始条件	开始接收时需要以下的条件: <ul style="list-style-type: none"> U2C1 寄存器的 RE 位为 “1” (允许接收)。 检测到开始位。
中断请求的发生时序	在发送时, 能选择以下的任意条件: <ul style="list-style-type: none"> U2C1 寄存器的 U2IRS 位为 “0” (发送缓冲空): 在将数据从 U2TB 寄存器发送到 UART2 发送寄存器时 (开始发送时)。 U2IRS 位为 “1” (发送结束): 在 UART2 发送寄存器的数据发送结束时。 在接收时 <ul style="list-style-type: none"> 在将数据从 UART2 接收寄存器传送到 U2RB 寄存器时 (接收结束时)。
错误检测	<ul style="list-style-type: none"> 溢出错误 (注 1) 如果在读 U2RB 寄存器前接收到下一个数据的最后停止位的前 1 位, 就发生溢出错误。 帧错误 (注 2) 当未检测到设定个数的停止位时, 发生帧错误。 奇偶校验错误 (注 2) 在允许奇偶校验的情况下, 如果奇偶校验位和字符位中的 “1” 的个数不是设定的个数, 就发生奇偶校验错误。 错误总标志 如果发生溢出错误、帧错误或者奇偶校验错误, 此标志就变为 “1”。
选择功能	<ul style="list-style-type: none"> LSB first 或者 MSB first 的选择 可选择是从 bit0 还是从 bit7 开始发送和接收。 串行数据的逻辑转换 这是将发送数据的逻辑值取反的功能, 开始位和停止位不取反。 TXD、RXD 输入 / 输出极性的转换 这是将 TXD 引脚输出电平和 RXD 引脚输入电平取反的功能。输入 / 输出数据的电平全部反相。 RXD2 数字滤波器的选择 RXD2 输入信号能选择数字滤波器有效或者无效。

注 1. 如果发生溢出错误, U2RB 寄存器的接收数据就为不定值, 而且 S2RIC 寄存器的 IR 位不变。

注 2. 在数据从 UART2 接收寄存器传送到 U2RB 寄存器时, 帧错误标志、奇偶校验错误标志就变为 “1”。

表 22.6 UART 模式中使用的寄存器及其设定值

寄存器	位	功能
U2TB	b0 ~ b8	必须设定发送数据 (注 1)。
U2RB	b0 ~ b8	能读接收数据 (注 1、注 2)。
	OER、FER、PER、SUM	错误标志
U2BRG	b0 ~ b7	必须设定传送率。
U2MR	SMD2 ~ SMD0	当传送数据长为 7 位时, 必须置 “100b”。
		当传送数据长为 8 位时, 必须置 “101b”。
		当传送数据长为 9 位时, 必须置 “110b”。
	CKDIR	必须选择内部时钟或者外部时钟。
	STPS	必须选择停止位。
	PRY、PRYE	必须选择奇校验、偶校验或者无奇偶校验。
	IOPOL	必须选择 TXD/RXD 输入 / 输出的极性。
U2C0	CLK0、CLK1	必须选择 U2BRG 的计数源。
	CRS	在使用 CTS 功能或者 RTS 功能时, 必须选择 $\overline{\text{CTS}}$ 或者 $\overline{\text{RTS}}$ 。
	TXEPT	发送寄存器空标志
	CRD	必须选择允许或者禁止 $\overline{\text{CTS}}$ / $\overline{\text{RTS}}$ 功能。
	NCH	必须选择 TXD2 引脚的输出形式。
	CKPOL	必须置 “0”。
	UFORM	当传送数据长为 8 位时, 能选择 LSB first 或者 MSB first; 当传送数据长为 7 位或者 9 位时, 必须置 “0”。
U2C1	TE	在允许发送时, 必须置 “1”。
	TI	发送缓冲器空标志
	RE	在允许接收时, 必须置 “1”。
	RI	接收结束标志
	U2IRS	必须选择 UART2 发送中断源。
	U2RRM	必须置 “0”。
	U2LCH	在使用数据逻辑反相电路时, 必须置 “1”。
	U2ERE	必须置 “0”。
U2SMR	b0 ~ b7	必须置 “0”。
U2SMR2	b0 ~ b7	必须置 “0”。
U2SMR3	b0 ~ b7	必须置 “0”。
U2SMR4	b0 ~ b7	必须置 “0”。
URXDF	DF2EN	必须选择数字滤波器无效或者有效。
U2SMR5	MP	必须置 “0”。

注 1. 使用的位如下:

当传送数据长为 7 位时, 为 b0 ~ b6; 当传送数据长为 8 位时, 为 b0 ~ b7; 当传送数据长为 9 位时, 为 b0 ~ b8。

注 2. 当传送数据长为 7 位时, b7 ~ b8 的内容为不定值; 当传送数据长为 8 位时, b8 的内容为不定值。

UART 模式的输入 / 输出引脚功能如表 22.7 所示。从选择 UART2 的运行模式后到传送开始前，TXD2 引脚输出“H”电平（在选择 N 沟道漏极开路输出时，为高阻抗状态）。

UART 模式的发送时序例子和接收时序例子分别如图 22.7 和图 22.8 所示。

表 22.7 UART 模式的输入 / 输出引脚功能

引脚名	功能	选择方法
TXD2 (P3_4 或者 P3_7)	串行数据输出	<ul style="list-style-type: none"> TXD2 (P3_4) U2SR0 寄存器的 TXD2SEL1 位和 TXD2SEL0 位 =10b (P3_4) TXD2 (P3_7) U2SR0 寄存器的 TXD2SEL1 位和 TXD2SEL0 位 =01b (P3_7) 在只进行接收时，能通过设定 TXD2SEL1 位和 TXD2SEL0 位 =00b，将 P3_4 或者 P3_7 用作端口。
RXD2 (P3_4、P3_7 或者 P4_5)	串行数据输入	<ul style="list-style-type: none"> RXD2 (P3_4) U2SR0 寄存器的 RXD2SEL1 位和 RXD2SEL0 位 =01b (P3_4) PD3 寄存器的 PD3_4 位 =0 RXD2 (P3_7) U2SR0 寄存器的 RXD2SEL1 位和 RXD2SEL0 位 =10b (P3_7) PD3 寄存器的 PD3_7 位 =0 RXD2 (P4_5) U2SR0 寄存器的 RXD2SEL1 位和 RXD2SEL0 位 =11b (P4_5) PD4 寄存器的 PD4_5 位 =0 在只进行发送时，能通过设定 RXD2SEL1 位和 RXD2SEL0 位 =00b，将 P3_4、P3_7 或者 P4_5 用作端口。
CLK2 (P3_5)	输入 / 输出端口	U2SR1 寄存器的 CLK2SEL0 位 =0
	传送时钟输入	U2SR1 寄存器的 CLK2SEL0 位 =1 U2MR 寄存器的 CKDIR 位 =1 PD3 寄存器的 PD3_5 位 =0
CTS2/RTS2 (P3_3)	CTS 输入	U2SR1 寄存器的 CTS2SEL0 位 =1 U2C0 寄存器的 CRD 位 =0 U2C0 寄存器的 CRS 位 =0 PD3 寄存器的 D3_3 位 =0
	RTS 输出	U2SR1 寄存器的 CTS2SEL0 位 =1 U2C0 寄存器的 CRD 位 =0 U2C0 寄存器的 CRS 位 =1
	输入 / 输出端口	U2SR1 寄存器的 CTS2SEL0 位 =0




图 22.7 UART 模式的发送时序例子




图 22.8 UART 模式的接收时序例子

22.4.1 位速率

在 UART 模式中, 位速率是由 U2BRG 寄存器进行 16 分频后的频率, UART 模式的位速率设定例子 (选择内部时钟的情况) 如表 22.8 所示。

表 22.8 UART 模式的位速率设定例子 (选择内部时钟的情况)

位速率 (bps)	U2BRG 的计数源	系统时钟 =20MHz			系统时钟 =18.432MHz (注 1)			系统时钟 =8MHz		
		U2BRG 的设定值	实际时间 (bps)	设定误差 (%)	U2BRG 的设定值	实际时间 (bps)	设定误差 (%)	U2BRG 的设定值	实际时间 (bps)	设定误差 (%)
1200	f8	129(81h)	1201.92	0.16	119(77h)	1200.00	0.00	51(33h)	1201.92	0.16
2400	f8	64(40h)	2403.85	0.16	59(3Bh)	2400.00	0.00	25(19h)	2403.85	0.16
4800	f8	32(20h)	4734.85	-1.36	29(1Dh)	4800.00	0.00	12(0Ch)	4807.69	0.16
9600	f1	129(81h)	9615.38	0.16	119(77h)	9600.00	0.00	51(33h)	9615.38	0.16
14400	f1	86(56h)	14367.82	-0.22	79(4Fh)	14400.00	0.00	34(22h)	14285.71	-0.79
19200	f1	64(40h)	19230.77	0.16	59(3Bh)	19200.00	0.00	25(19h)	19230.77	0.16
28800	f1	42(2Ah)	29069.77	0.94	39(27h)	28800.00	0.00	16(10h)	29411.76	2.12
38400	f1	32(20h)	37878.79	-1.36	29(1Dh)	38400.00	0.00	12(0Ch)	38461.54	0.16
57600	f1	21(15h)	56818.18	-1.36	19(13h)	57600.00	0.00	8(08h)	55555.56	-3.55
115200	f1	10(0Ah)	113636.36	-1.36	9(09h)	115200.00	0.00	—	—	—

注 1. 对于高速内部振荡器, 必须将 FRA4 寄存器的调整值和 FRA5 寄存器的调整值分别写到 FRA1 寄存器和 FRA3 寄存器。这是选择高速内部振荡器作为系统时钟并且将 FRA2 寄存器的 FRA22 ~ FRA20 位置 “000b” (2 分频模式) 的情况。有关高速内部振荡器的精度, 请参照 “32. 电特性”。

22.4.2 发生通信错误时的处理方法

如果想在 URAT 模式中的接收或者发送途中结束通信或者发生通信错误时，就必须按照以下的步骤进行设定：

1. 将U2C1寄存器的TE位置“0”（禁止发送）、RE位置“0”（禁止接收）。
2. 将U2MR寄存器的SMD2~SMD0位置“000b”（串行接口无效）。
3. 将U2MR寄存器的SMD2~SMD0位置“001b”（UART模式、传送数据长为7位）、“101b”（UART模式、传送数据长为8位）或者“110b”（UART模式、传送数据长为9位）。
4. 将U2C1寄存器的TE位置“1”（允许发送）、RE位置“1”（允许接收）。

22.4.3 LSB first 或者 MSB first 的选择

如图 22.9 所示，能通过 U2C0 寄存器的 UFORM 位选择传送格式。此功能在传送数据长为 8 位时有效。传送格式如图 22.9 所示。




图 22.9 传送格式

22.4.4 串行数据的逻辑转换

在将 U2TB 寄存器的写入值进行逻辑取反后发送。如果读 U2RB 寄存器，就能读到接收数据被逻辑取反后的值。串行数据的逻辑如图 22.10 所示。




图 22.10 串行数据的逻辑

22.4.5 TXD 和 RXD 输入 / 输出极性的转换功能

这是将 TXD2 引脚输出电平和 RXD2 引脚输入电平取反的功能。输入 / 输出数据的电平全部 (包括开始位、停止位和奇偶校验位) 反相。TXD 和 RXD 输入 / 输出极性的转换如图 22.11 所示。




图 22.11 TXD 和 RXD 输入 / 输出极性的转换

22.4.6 CTS/RTS 功能

CTS 功能是在给 CTS2/RTS2 引脚输入 “L” 电平时开始发送的功能。如果 CTS2/RTS2 引脚的输入电平变为 “L”，就开始发送。如果在发送过程中将输入电平置为 “H”，就停止下一个数据的发送。

RTS 功能在接收准备结束时，使 CTS2/RTS2 引脚的输出电平变为 “L”；在 CLK2 引脚的第一个下降沿，使 CTS2/RTS2 引脚的输出电平变为 “H”。

- | | |
|-------------------------------------|-------------------------|
| • U2C0 寄存器的 CRD 位=1 (禁止 CTS/RTS 功能) | CTS2/RTS2 引脚为可编程输入/输出功能 |
| • CRD 位=0, CRS 位=0 (选择 CTS 功能) | CTS2/RTS2 引脚为 CTS 功能 |
| • CRD 位=0, CRS 位=1 (选择 RTS 功能) | CTS2/RTS2 引脚为 RTS 功能 |

22.4.7 RXD2 数字滤波器的选择功能

当 URXDF 寄存器的 DF2EN 位为 “1” (允许 RXD2 数字滤波器) 时，RXD2 输入信号经过消除噪声的数字滤波器电路被取到内部。噪声消除电路由 3 段串联的锁存电路和匹配检测电路构成。通过频率为 16 倍位速率的内部基本时钟对 RXD2 输入信号进行采样，如果 3 个锁存器的输出电平相同，就视为信号并将该电平传送到后段，否则就保持以前的值。

即，3 个时钟以下的信号变化视为噪声，而不视为信号变化。

RXD2 数字滤波器电路的框图如图 22.12 所示。




图 22.12 RXD2 数字滤波器电路的框图

22.5 特殊模式 1 (I²C 模式)

I²C 模式是对应简易型 I²C 接口的模式。I²C 模式的规格和 I²C 模式的各功能分别如表 22.9 和表 22.12 所示，I²C 模式中使用的寄存器及其设定值如表 22.10 ~ 表 22.11 所示，I²C 模式的框图如图 22.13 所示，U2RB 寄存器的传送和中断时序如图 22.14 所示。

如表 22.12 所示，如果将 SMD2 ~ SMD0 位置 “010b” 并且将 IICM 位置 “1”，就进入 I²C 模式。因为 SDA2 发送输出附带延迟电路，所以在 SCL2 变为 “L” 电平并稳定后，SDA2 输出发生变化。

表 22.9 I²C 模式的规格

项目	规格
传送数据格式	传送数据长: 8 位
传送时钟	<ul style="list-style-type: none"> 主控模式 当 U2MR 寄存器的 CKDIR 位为 “0” (内部时钟) 时: $f_j/(2(n+1))$ f_j: f1、f8、f32、fC n: U2BRG 寄存器的设定值 (00h ~ FFh) 从属模式 当 CKDIR 位为 “1” (外部时钟) 时: SCL2 引脚的输入
发送开始条件	开始发送时需要以下条件 (注 1): <ul style="list-style-type: none"> U2C1 寄存器的 TE 位为 “1” (允许发送)。 U2C1 寄存器的 TI 位为 “0” (U2TB 寄存器有数据)。
接收开始条件	开始接收时需要以下条件 (注 1): <ul style="list-style-type: none"> U2C1 寄存器的 RE 位为 “1” (允许接收)。 U2C1 寄存器的 TE 位为 “1” (允许发送)。 U2C1 寄存器的 TI 位为 “0” (U2TB 寄存器有数据)。
中断请求的发生时序	检测到开始条件、检测到停止条件、未检测到应答、检测到应答
错误检测	溢出错误 (注 2) 如果在读 U2RB 寄存器前接收到下一个数据的第 8 位时, 就发生溢出错误。
选择功能	<ul style="list-style-type: none"> SDA2 数字延迟 可选择无数字延迟或者 2 ~ 8 个 U2BRG 计数源周期的延迟。 时钟相位的设定 可选择有时钟延迟或者无时钟延迟。

注 1. 在已选择外部时钟的情况下, 必须在外部时钟为 “H” 电平的状态下满足条件。

注 2. 如果发生溢出错误, U2RB 寄存器的接收数据就为不定值, 而且 S2RIC 寄存器的 IR 位不变。




图 22.13 I²C 模式的框图

表 22.10 I²C 模式中使用的寄存器及其设定值 (1)

寄存器	位	功能	
		主控模式	从属模式
U2TB (注 1)	b0 ~ b7	必须设定发送数据。	必须设定发送数据。
U2RB (注 1)	b0 ~ b7	能读接收数据。	能读接收数据。
	b8	保存 ACK 或者 NACK。	保存 ACK 或者 NACK。
	OER	溢出错标志	溢出错标志
U2BRG	b0 ~ b7	必须设定传送率。	无效
U2MR (注 1)	SMD2 ~ SMD0	必须置“010b”。	必须置“010b”。
	CKDIR	必须置“0”。	必须置“1”。
	IOPOL	必须置“0”。	必须置“0”。
U2C0	CLK1 ~ CLK0	必须选择 U2BRG 的计数源。	无效
	CRS	因为 CRD 为“1”，所以无效。	因为 CRD 为“1”，所以无效。
	TXEPT	发送寄存器空标志	发送寄存器空标志
	CRD	必须置“1”。	必须置“1”。
	NCH	必须置“1”。	必须置“1”。
	CKPOL	必须置“0”。	必须置“0”。
	UFORM	必须置“1”。	必须置“1”。
U2C1	TE	在允许发送时，必须置“1”。	在允许发送时，必须置“1”。
	TI	发送缓冲器空标志	发送缓冲器空标志
	RE	在允许接收时，必须置“1”。	在允许接收时，必须置“1”。
	RI	接收结束标志	接收结束标志
	U2IRS	必须置“1”。	必须置“1”。
	U2RRM、U2LCH、U2ERE	必须置“0”。	必须置“0”。
U2SMR	IICM	必须置“1”。	必须置“1”。
	BBS	总线忙标志	总线忙标志
	b3 ~ b7	必须置“0”。	必须置“0”。
U2SMR2	IICM2	参照“表 22.12 I ² C 模式的各功能”。	参照“表 22.12 I ² C 模式的各功能”。
	CSC	在允许时钟同步时，必须置“1”。	必须置“0”。
	SWC	在第 9 位时钟的下降沿将 SCL2 输出固定为“L”电平时，必须置“1”。	在第 9 位时钟的下降沿将 SCL2 输出固定为“L”电平时，必须置“1”。
	STAC	必须置“0”。	在检测到开始条件并对 UART2 进行初始化时，必须置“1”。
	SWC2	在将 SCL2 的输出强制设定为“L”电平时，必须置“1”。	在将 SCL2 的输出强制设定为“L”电平时，必须置“1”。
	SDHI	在禁止 SDA2 输出时，必须置“1”。	在禁止 SDA2 输出时，必须置“1”。
	b7	必须置“0”。	必须置“0”。
U2SMR3	b0、b2、b4、NODC	必须置“0”。	必须置“0”。
	CKPH	参照“表 22.12 I ² C 模式的各功能”。	参照“表 22.12 I ² C 模式的各功能”。
	DL2 ~ DL0	必须设定 SDA2 的数字延迟值。	必须设定 SDA2 的数字延迟值。

注 1. 在 I²C 模式中，只能给此表中没有记载的位写“0”。

表 22.11 I²C 模式中使用的寄存器及其设定值 (2)

寄存器	位	功能	
		主控模式	从属模式
U2SMR4	STAREQ	在生成开始条件时, 必须置“1”。	必须置“0”。
	RSTAREQ	在生成重新启动条件时, 必须置“1”。	必须置“0”。
	STPREQ	在生成停止条件时, 必须置“1”。	必须置“0”。
	STSPSEL	在输出各条件时, 必须置“1”。	必须置“0”。
	ACKD	必须选择 ACK 或者 NACK。	必须选择 ACK 或者 NACK。
	ACKC	在输出 ACK 数据时, 必须置“1”。	在输出 ACK 数据时, 必须置“1”。
	SCLHI	在检测到停止条件时要停止 SCL2 输出的情况下, 必须置“1”。	必须置“0”。
	SWC9	必须置“0”。	在第9位时钟的下一个下降沿将 SCL2 保持为“L”电平时, 必须置“1”。
URXDF	DF2EN	必须置“0”。	必须置“0”。
U2SMR5	MP	必须置“0”。	必须置“0”。

表 22.12 I²C 模式的各功能

功能	时钟同期串行 I/O 模式 (SMD2 ~ SMD0=001b, IICM=0)	I ² C 模式 (SMD2 ~ SMD0=010b, IICM=1)			
		IICM2=0 (NACK/ACK 中断)		IICM2=1 (UART 发送 /UART 接收中断)	
		CKPH=0 (无时钟延迟)	CKPH=1 (有时钟延迟)	CKPH=0 (无时钟延迟)	CKPH=1 (有时钟延迟)
UART2 总线冲突检测中断源 (注 1、注 5)	—	检测到开始条件或者停止条件。 (参照“表 22.13 STSPSEL 位的功能”)			
UART2 发送 / NACK2 中断源 (注 1、注 6)	UART2 发送开始发送或者发送结束 (通过 U2IRS 选择)	未检测到应答 (NACK)。第 9 位的 SCL2 的上升沿		UART2 发送第 9 位的 SCL2 的上升沿	UART2 发送第 9 位的下一个 SCL2 的下降沿
UART2 接收 /ACK2 中断源 (注 1、注 6)	UART2 接收接收第 8 位时 CKPOL=0 (上升沿) CKPOL=1 (下降沿)	检测到应答 (ACK)。第 9 位的 SCL2 的上升沿		UART2 接收第 9 位的 SCL2 的下降沿	
从 UART 接收移位寄存器到 U2RB 寄存器的数据传送	CKPOL=0 (上升沿) CKPOL=1 (下降沿)	第 9 位的 SCL2 的上升沿		第 9 位的 SCL2 的下降沿	第 9 位的 SCL2 的下降沿和上升沿
UART2 发送输出延迟	无延迟	有延迟			
TXD2/SDA2 引脚功能	TXD2 输出引脚	SDA2 输入 / 输出引脚			
RXD2/SCL2 引脚功能	RXD2 输入引脚	SCL2 输入 / 输出引脚			
CLK2 引脚功能	选择 CLK2 输入或者输出端口。	— (不能用于 I ² C 模式)			
噪声滤波器的宽度	15ns	200ns			
读 RXD2 引脚和 SCL2 引脚电平	当对应的端口方向位为“0”时, 能读。	与对应的端口方向位的内容无关, 能读。			
TXD2 和 SDA2 输出的初始值	CKPOL=0 (“H”) CKPOL=1 (“L”)	在设定 I ² C 模式前, 为端口寄存器的设定值 (注 2)。			
SCL2 的初始值和结束值	—	“H”	“L”	“H”	“L”
DTC 源序号 14 (注 6)	UART2 接收接收第 8 位时 CKPOL=0 (上升沿) CKPOL=1 (下降沿)	检测到应答 (ACK)。		UART2 接收第 9 位的 SCL2 的下降沿	
DTC 源序号 15 (注 6)	UART2 发送开始发送或者发送结束 (通过 U2IRS 位选择)	UART2 发送第 9 位的 SCL2 的上升沿	UART2 发送第 9 位的下一个 SCL2 的下降沿	UART2 发送第 9 位的 SCL2 的上升沿	UART2 发送第 9 位的下一个 SCL2 的下降沿
接收数据的保存	将第 1 ~ 8 位保存到 U2RB 寄存器的位 b0 ~ b7。	将第 1 ~ 8 位保存到 U2RB 寄存器的 b7 ~ b0。		将第 1 ~ 7 位保存到 U2RB 寄存器的 b6 ~ b0, 将第 8 位保存到 U2RB 寄存器的 b8。	将第 1 ~ 8 位保存到 U2RB 寄存器的 b7 ~ b0 (注 3)。
读接收数据	读 U2RB 寄存器的状态。	将 U2RB 寄存器的 b6 ~ b0 作为 b7 ~ b1, 将 b8 作为 b0 来读 (注 4)。			

- 注 1. 如果更改中断源, 被改中断的中断控制寄存器的 IR 位就可能变为“1”(有中断请求)(参照“11.8 使用中断时的注意事项”)。因为在更改以下的位时中断源和中断时序等会发生变化, 所以必须在更改以下这些位后将 IR 位置“0”(无中断请求)。U2MR 寄存器的 SMD2 ~ SMD0 位、U2SMR 寄存器的 IICM 位、U2SMR2 寄存器的 IICM2 位、U2SMR3 寄存器的 CKPH 位
- 注 2. 必须在 SMD2 ~ SMD0 位为“000b”(串行接口无效)的状态下设定 SDA2 输出的初始值。
- 注 3. 第 2 次将数据传送到 U2RB 寄存器 (在第 9 位的 SCL2 上升时)。
- 注 4. 第 1 次将数据传送到 U2RB 寄存器 (在第 9 位的 SCL2 下降时)。
- 注 5. 参照“图 22.16 STSPSEL 位的功能”。
- 注 6. 参照“图 22.14 U2RB 寄存器的传送和中断时序”。




图 22.14 U2RB 寄存器的传送和中断时序

22.5.1 开始条件和停止条件的检测

判断开始条件或者停止条件的检测。

在 SCL2 引脚为“H”电平的状态下，如果 SDA2 引脚从“H”电平变为“L”电平，就产生开始检测中断请求；如果 SDA2 引脚从“L”电平变为“H”电平，就产生停止条件检测中断请求。

因为开始检测中断和停止条件检测中断共用中断控制寄存器和向量，所以必须通过 U2SMR 寄存器的 BBS 位来判断是哪个请求产生的中断。

开始条件和停止条件的检测如图 22.15 所示。




图 22.15 开始条件和停止条件的检测

22.5.2 开始条件和停止条件的输出

如果将 U2SMR4 寄存器的 STAREQ 位置“1”（开始），就生成开始条件。

如果将 U2SMR4 寄存器的 RSTAREQ 位置“1”（开始），就生成重新启动条件。

如果将 U2SMR4 寄存器的 STPREQ 位置“1”（开始），就生成停止条件。输出的步骤如下：

1. 将 STAREQ 位、RSTAREQ 位或者 STPREQ 位置“1”（开始）。
2. 将 U2SMR4 寄存器的 STSPSEL 位置“1”（输出）。

STSPSEL 位的功能如表 22.13 和图 22.16 所示。

表 22.13 STSPSEL 位的功能

功能	STSPSEL=0	STSPSEL=1
SCL2、SDA2 引脚的输出	输出传送时钟和数据。 通过使用端口的程序实现开始条件和停止条件的输出（不通过硬件自动生成）。	根据 STAREQ 位、RSTAREQ 位或者 STPREQ 位，输出开始条件和停止条件。
开始条件和停止条件中断请求的发生时序	检测到开始条件和停止条件。	结束开始条件和停止条件的生成。




图 22.16 STSPSEL 位的功能

22.5.3 传送时钟

通过如“图 22.14 U2RB 寄存器的传送和中断时序”所示的传送时钟进行发送和接收。

U2SMR2 寄存器的 CSC 位是使内部生成的时钟（内部 SCL2）和 SCL2 引脚输入的外部时钟同步的位。在将 CSC 位置“1”（允许时钟同步）的情况下，如果在内部 SCL2 为“H”电平时检测到 SCL2 引脚的下降沿，就将内部 SCL2 置为“L”电平，在重新加载 U2BRG 寄存器的值后开始对 L 区间进行计数。如果在 SCL2 引脚为“L”电平时内部 SCL2 从“L”电平变为“H”电平，就停止计数；如果 SCL2 引脚变为“H”电平，就重新开始计数。因此，UART2 的传送时钟为内部 SCL2 信号和 SCL2 引脚信号的逻辑与，而且是从内部 SCL2 的第 1 位的下降沿的半周期前到第 9 位上升沿的期间，传送时钟运行。在使用此功能时，传送时钟必须选择内部时钟。

能通过 U2SMR2 寄存器的 SWC 位，选择 SCL2 引脚在第 9 位时钟的下降沿是固定为“L”电平还是解除“L”电平的固定输出。

如果将 U2SMR4 寄存器的 SCLHI 位置“1”（允许），就在检测到停止条件时停止 SCL2 输出（高阻抗状态）。

如果将 U2SMR2 寄存器的 SWC2 位置“1”（输出“L”电平），即使在发送和接收时也能从 SCL2 引脚强制输出“L”电平；如果将 SWC2 位置“0”（传送时钟），就在解除 SCL2 引脚的“L”电平输出后输入或者输出传送时钟。

当 U2SMR3 寄存器的 CKPH 位为“1”时，如果将 U2SMR4 寄存器的 SWC9 位置“1”（允许 SCL 保持“L”电平），就在第 9 位时钟的下一个下降沿将 SCL2 引脚固定为“L”电平输出；如果将 SWC9 位置“0”（禁止 SCL 保持“L”电平），就解除“L”电平的固定输出。

22.5.4 SDA 输出

从 D7 开始按顺序输出 U2TB 寄存器的 b7 ~ b0 (D7 ~ D0) 的写入值, 第 9 位 (D8) 为 ACK 或者 NACK。

必须在 IICM 为 “1” (I²C 模式) 并且 U2MR 寄存器的 SMD2 ~ SMD0 位为 “000b” (串行接口无效) 的状态下设定 SDA2 发送输出的初始值。

能通过 U2SMR3 寄存器的 DL2 ~ DL0 位将 SDA2 的输出设定为无延迟或者 2 ~ 8 个 U2BRG 计数源周期的延迟。

如果将 U2SMR2 寄存器的 SDHI 位置 “1” (禁止 SDA 输出), SDA2 引脚就被强制进入高阻抗状态。另外, 不能在 UART2 传送时钟上升时写 SDHI 位。

22.5.5 SDA 输入

当 IICM2 位为 “0” 时, 将接收数据的第 1 ~ 8 位 (D7 ~ D0) 保存到 U2RB 寄存器的 b7 ~ b0, 第 9 位 (D8) 为 ACK 或者 NACK。

当 IICM2 位为 “1” 时, 将接收数据的第 1 ~ 7 位 (D7 ~ D1) 保存到 U2RB 寄存器的 b6 ~ b0, 第 8 位 (D0) 保存到 U2RB 寄存器的 b8。即使 IICM2 位为 “1”, 只要 CKPH 位为 “1”, 也能在第 9 位的时钟上升后, 通过读 U2RB 寄存器能读到和 IICM2 位为 “0” 时的相同数据。

22.5.6 ACK 和 NACK

当 U2SMR4 寄存器的 STSPSEL 位为 “0” (不生成开始条件和停止条件) 并且 U2SMR4 寄存器的 ACKC 位为 “1” (输出 ACK 数据) 时, 能从 SDA2 引脚输出 U2SMR4 寄存器的 ACKD 位的值。

当 IICM2 位为 “0” 时, 如果在第 9 位发送时钟上升时 SDA2 引脚为 “H” 电平, 就产生 NACK 中断请求; 如果 SDA2 引脚为 “L” 电平, 就产生 ACK 中断请求。

如果选择 ACK2 (UART2 接收) 作为 DTC 请求源, 就能通过检测应答来启动 DTC 传送。

22.5.7 发送和接收的初始化

如果将 STAC 位置 “1” (允许 UART2 的初始化) 并检测到开始条件, 就进行如下的运行:

- 对发送移位寄存器进行初始化, 将 U2TB 寄存器的内容传送到发送移位寄存器。将下一个输入的时钟作为第 1 位开始发送, 但是在从输入时钟到输出第 1 位数据的期间, UART2 输出值保持检测到开始条件时的值。
- 对接收移位寄存器进行初始化, 将下一个输入的时钟作为第 1 位开始接收。
- SWC 位变为 “1” (允许 SCL 等待输出)。因此, SCL2 引脚在第 9 位时钟的下降沿变为 “L” 电平。

如果使用此功能开始 UART2 的发送和接收, TI 位就不变。在使用此功能时, 传送时钟必须选择外部时钟。

22.6 多处理器通信功能

如果使用多处理器通信功能，就能通过附加多处理器位的异步串行通信，在多个处理器之间共享通信线路进行数据的发送和接收。在进行多处理器通信时，给接收站分配各自固有的 ID 码。串行通信周期由指定接收站的 ID 发送周期和数据发送周期构成，通过多处理器位区分 ID 发送周期和数据发送周期，多处理器位是“1”时为 ID 发送周期，是“0”时为数据发送周期。使用多处理器格式的处理器之间的通信例子（将数据 AAh 发送到接收站 A 的例子）如图 22.17 所示。发送站先发送多处理器位为“1”的接收站 ID 码的通信数据，然后发送多处理器位为“0”的通信数据。如果接收到多处理器位为“1”的通信数据，接收站就将接收数据与本站的 ID 比较。ID 相同的接收站继续接收被发送的通信数据；而 ID 不相同的接收站在再次接收到多处理器位为“1”的通信数据前，忽视通信数据。

UART2 通过 U2SMR5 寄存器的 MPIE 位支持此功能。如果将 MPIE 位置“1”，就在接收到多处理器位为“1”的数据前，禁止 UART2 接收寄存器到 U2RB 寄存器的传送和接收错误的检测，并且禁止 U2C1 寄存器的 RI 位、U2RB 寄存器的 FER 位和 OER 位各状态标志的置位。如果接收到多处理器位为“1”的接收字符，就在 U2RB 寄存器的 MPRB 位被置“1”的同时，U2SMR5 寄存器的 MPIE 位变为“0”，返回通常的接收运行。

在指定了多处理器格式时，奇偶校验位的指定无效，其他位和通常的异步模式（UART 模式）相同，多处理器通信的时钟也和通常的异步模式（UART 模式）相同。

多处理器通信功能的框图如图 22.18 所示，多处理器通信功能中使用的寄存器及其设定值表 22.14 所示。




图 22.17 使用多处理器格式的处理器之间的通信例子（将数据 AAh 发送到接收站 A 的例子）




图 22.18 多处理器通信功能的框图

表 22.14 多处理器通信功能中使用的寄存器及其设定值

寄存器	位	功能
U2TB (注 1)	b0 ~ b7	必须设定发送数据。
	MPTB	必须置“0”或者“1”。
U2RB (注 2)	b0 ~ b7	能读接收数据。
	MPRB	多处理器位
	OER、FER、SUM	错误标志
U2BRG	b0 ~ b7	必须设定传送率。
U2MR	SMD2 ~ SMD0	当传送数据长为 7 位时, 必须置“100b”。 当传送数据长为 8 位时, 必须置“101b”。
	CKDIR	必须选择内部时钟或者外部时钟。
	STPS	必须选择停止位。
	PRY、PRYE	奇偶校验检测功能无效。
	IOPOL	必须置“0”。
	U2C0	CLK0、CLK1
	CRS	$\overline{\text{CTS}}$ 功能或者 $\overline{\text{RTS}}$ 功能无效。
	TXEPT	发送寄存器空标志
	CRD	必须置“0”。
	NCH	必须选择 TXD2 引脚的输出形式。
	CKPOL	必须置“0”。
	UFORM	必须置“0”。
U2C1	TE	在允许发送时, 必须置“1”。
	TI	发送缓冲器空标志
	RE	在允许接收时, 必须置“1”。
	RI	接收结束标志
	U2IRS	必须选择 UART2 的发送中断源。
	U2LCH	必须置“0”。
	U2ERE	必须置“0”。
U2SMR	b0 ~ b7	必须置“0”。
U2SMR2	b0 ~ b7	必须置“0”。
U2SMR3	b0 ~ b7	必须置“0”。
U2SMR4	b0 ~ b7	必须置“0”。
U2SMR5	MP	必须置“1”。
	MPIE	必须置“1”。
URXDF	DF2EN	必须选择数字滤波器有效或者无效。

注 1. 在发送 ID 数据帧时, 必须将 MPTB 位置“1”; 在发送数据帧时, 必须将 MPTB 位置“0”。

注 2. 当 MPRB 位为“1”时, 接收到的 D7 ~ D0 为 ID 字段; 当 MPRB 位为“0”时, 接收到的 D7 ~ D0 为数据字段。

22.6.1 多处理器的发送

多处理器数据发送的流程图例子如图 22.19 所示。在 ID 发送周期中，必须在将 U2TB 寄存器的 MPBT 位置“1”后发送 ID 码；在数据发送周期中，必须在将 U2TB 寄存器的 MPBT 位置“0”后发送数据。其他运行和异步模式（UART 模式）的运行相同。




图 22.19 多处理器数据发送的流程图例子

22.6.2 多处理器的接收

多处理器数据接收的流程图例子如图 22.20 所示。如果将 U2SMR5 寄存器的 MPIE 位置“1”，就在接收到多处理器位为“1”的通信数据前忽视通信数据。将多处理器位为“1”的通信数据作为接收数据传送到 U2RB 寄存器，此时产生接收结束中断请求。其他运行和异步模式 (UART 模式) 的运行相同。多处理器通信接收时的运行例子 (以 8 位数据 / 有多处理器位 / 1 位停止位为例) 如图 22.21 所示。




图 22.20 多处理器数据接收的流程图例子




图 22.21 多处理器通信接收时的运行例子 (以 8 位数据 / 有多处理器位 / 1 位停止位为例)

22.6.3 RXD2 数字滤波器的选择功能

当 URXDF 寄存器的 DF2EN 位为“1”（允许 RXD2 数字滤波器）时，RXD2 输入信号经过消除噪声的数字滤波器电路被取到内部。噪声消除电路由 3 段串联的锁存电路和匹配检测电路构成。通过频率为 16 倍位速率的内部基本时钟对 RXD2 输入信号进行采样，如果 3 个锁存器的输出电平相同，就视为信号并将该电平传送到后段，否则就保持以前的值。

即，3 个时钟以下的信号变化视为噪声，而不视为信号变化。

RXD2 数字滤波器电路的框图如图 22.22 所示。




图 22.22 RXD2 数字滤波器电路的框图

22.7 使用串行接口 (UART2) 时的注意事项

22.7.1 时钟同步串行 I/O 模式

22.7.1.1 发送和接收

在选择外部时钟和 $\overline{\text{RTS}}$ 功能的情况下, 如果进入可接收状态, $\overline{\text{RTS2}}$ 引脚的输出电平就变为“L”电平, 将可接收状态通知发送侧。如果开始接收, $\overline{\text{RTS2}}$ 引脚的输出电平就变为“H”电平。因此, 如果将 $\overline{\text{RTS2}}$ 引脚连接发送侧的 $\overline{\text{CTS2}}$ 引脚, 发送和接收的时序就能同步。在选择内部时钟时, $\overline{\text{RTS}}$ 功能无效。

22.7.1.2 发送

在选择外部时钟的情况下, 必须在 U2C0 寄存器的 CKPOL 位为“0” (在传送时钟的下降沿输出发送数据, 在上升沿输入接收数据) 并且外部时钟为“H”电平的状态下, 或者在 CKPOL 位为“1” (在传送时钟的上升沿输出发送数据, 在下降沿输入接收数据) 并且外部时钟为“L”电平的状态下, 满足以下的条件:

- U2C1 寄存器的 TE 位为“1” (允许发送)。
- U2C1 寄存器的 TI 位为“0” (U2TB 寄存器有数据)。
- 在选择 CTS 功能时, $\overline{\text{CTS2}}$ 引脚的输入为“L”电平。

22.7.1.3 接收

时钟同步串行 I/O 通过发送器的运行产生移位时钟。因此, 即使只用于接收, 也必须进行发送的设定。在接收时, 将虚拟数据从 TXD2 引脚输出到外部。

在选择内部时钟的情况下, 如果将 U2C1 寄存器的 TE 位置“1” (允许发送) 并且将虚拟数据设定到 U2TB 寄存器, 就产生移位时钟; 在选择外部时钟的情况下, 如果将 TE 位置“1”, 将虚拟数据设定到 U2TB 寄存器并且将外部时钟输入到 CLK2 引脚, 就产生移位时钟。

在连续接收数据时, 如果 U2C1 寄存器的 RE 位为“1” (U2RB 寄存器有数据) 并且 UART2 接收寄存器已有下一个接收数据, 就发生溢出错误并且 U2RB 寄存器的 OER 位变为“1” (发生溢出错误)。此时, U2RB 寄存器的值为不定值, 所以在发生溢出错误时, 必须通过发送侧和接收侧的程序重新发送以前的数据。在发生溢出错误时, S2RIC 寄存器的 IR 位不变。

在连续接收数据时, 必须在每次接收时将虚拟数据设定到 U2TB 寄存器的低位字节。

在选择外部时钟的情况下, 必须在 CKPOL 位为“0”时并且外部时钟为“H”电平的状态下, 或者在 CKPOL 位为“1”并且外部时钟为“L”电平的状态下, 满足以下的条件:

- U2C1 寄存器的 RE 位为“1” (允许接收)。
- U2C1 寄存器的 TE 位为“1” (允许发送)。
- U2C1 寄存器的 TI 位为“0” (U2TB 寄存器有数据)。


22.7.2 特殊模式 1 (I²C 模式)

在生成开始条件、停止条件和重新启动条件时, 必须在将 U2SMR4 寄存器的 STSPSEL 位置“0”后至少等待 1/2 传送时钟周期, 然后将各条件生成位 (STAREQ、RSTAREQ、STPREQ) 从“0”置为“1”。

23. 时钟同步串行接口

时钟同步串行接口的结构如下：

时钟同步串行接口



时钟同步串行接口使用地址 0193h ~ 019Dh 的寄存器，即使是相同的地址，寄存器名、位名、符号和功能也因模式而不同，详细内容请参照各功能的寄存器说明。

另外，时钟同步通信模式和时钟同步串行模式的不同点是传送时钟的选择方法、时钟输出形式和数据输出形式等的不同。

23.1 模式的选择

时钟同步串行接口有 4 种模式。

模式选择的相关位如表 23.1 所示，各模式的详细内容请参照“24. 同步串行通信单元 (SSU)”和“25. I²C 总线接口”。

表 23.1 模式的选择

SSUICSR 寄存器的 IICSEL 位	地址 0198h 的 bit7 (ICCR1 寄存器的 ICE 位)	地址 019Dh 的 bit0 (SSMR2 寄存器的 SSUMS 位、SAR 寄存器的 FS 位)	功能名	模式
0	0	0	同步串行通信单元	时钟同步通信模式
0	0	1		4 线式总线通信模式
1	1	0	I²C 总线接口	I²C 总线接口模式
1	1	1		时钟同步串行模式

24. 同步串行通信单元 (SSU)

同步串行通信单元 (SSU) 能进行时钟同步的串行数据通信。

24.1 概要

同步串行通信单元的规格、框图以及引脚结构分别如表 24.1、图 24.1 和表 24.2 所示。

表 24.1 同步串行通信单元的规格

项目	规格
传送数据格式	<ul style="list-style-type: none"> 传送数据长: 8 ~ 16 位 发送部和接收部为缓冲结构, 所以能连续发送和接收串行数据。
运行模式	<ul style="list-style-type: none"> 时钟同步通信模式 4 线式总线通信模式 (包括双向通信模式)
主控 / 从属器件	可选择
输入 / 输出引脚	SSCK (输入 / 输出): 时钟输入 / 输出引脚 SSI (输入 / 输出): 数据输入 / 输出引脚 SSO (输入 / 输出): 数据输入 / 输出引脚 $\overline{\text{SCS}}$ (输入 / 输出): 片选输入 / 输出引脚
传送时钟	<ul style="list-style-type: none"> 当 SSCRH 寄存器的 MSS 位为 “0” (作为从属器件运行) 时, 为外部时钟 (SSCK 引脚的输入)。 当 SSCRH 寄存器的 MSS 位为 “1” (作为主控器件运行) 时, 为内部时钟 (可从 f1/256、f1/128、f1/64、f1/32、f1/16、f1/8 和 f1/4 中进行选择, SSCK 引脚的输出)。 可选择时钟极性和相位。
接收错误的检测	<ul style="list-style-type: none"> 检测到溢出错误 表示在接收时发生溢出错误并异常结束。在 SSSR 寄存器的 RDRF 位为 “1” (SSRDR 寄存器有数据) 的状态下结束下一个串行数据的接收时, ORER 位变为 “1”。
多主控错误的检测	<ul style="list-style-type: none"> 检测到冲突错误 在 SSMR2 寄存器的 SSUMS 位为 “1” (4 线式总线通信模式) 并且 SSCRH 寄存器的 MSS 位为 “1” (作为主控器件运行) 的状态下开始串行通信时, 如果 $\overline{\text{SCS}}$ 引脚的输入为 “L” 电平, SSSR 寄存器的 CE 位就变为 “1”。 在 SSMR2 寄存器的 SSUMS 位为 “1” (4 线式总线通信模式) 并且 SSCRH 寄存器的 MSS 位为 “0” (作为从属器件运行) 的状态下, 如果 $\overline{\text{SCS}}$ 引脚的输入在传送过程中从 “L” 电平变为 “H” 电平时, SSSR 寄存器的 CE 位就变为 “1”。
中断请求	5 种 (发送结束、发送数据空、接收数据满、溢出错误、冲突错误) (注 1)
选择功能	<ul style="list-style-type: none"> 数据传送方向 可选择 MSB first 或者 LSB first。 SSCK 时钟极性 时钟停止时的电平可选择 “L” 电平或者 “H” 电平。 SSCK 时钟相位 可选择数据变化以及取数据的边沿。

注 1. 中断向量表中有 1 个同步串行通信单元的中断向量。




图 24.1 同步串行通信单元的框图

表 24.2 同步串行通信单元的引脚结构

引脚名	分配的引脚	输入 / 输出	功能
SSI	P3_4	输入 / 输出	数据输入 / 输出
\overline{SCS}	P3_3	输入 / 输出	片选输入 / 输出
SSCK	P3_5	输入 / 输出	时钟输入 / 输出
SSO	P3_7	输入 / 输出	数据输入 / 输出

24.2 寄存器说明

24.2.1 模块待机控制寄存器 (MSTCR)

地址	地址 0008h							
位	b7	b6	b5	b4	b3	b2	b1	b0
符号	—	—	MSTTRC	MSTTRD	MSTIIC	—	—	—
复位后的值	0	0	0	0	0	0	0	0

位	符号	位名	功能	R/W
b0	—	什么也不指定。读写值都为“0”。		—
b1	—			
b2	—			
b3	MSTIIC	SSU/I ² C 总线待机位	0: 有效 1: 待机 (注 1)	R/W
b4	MSTTRD	功耗降低位	必须置“1” 能降低功耗	R/W
b5	MSTTRC	定时器 RC 待机位	0: 有效 1: 待机 (注 2)	R/W
b6	—	什么也不指定。读写值都为“0”。		—
b7	—			

注 1. 当 MSTIIC 位为“1”（待机）时，SSU/I²C 总线的相关寄存器（地址 0193h ~ 019Dh）的存取无效。

注 2. 当 MSTTRC 位为“1”（待机）时，定时器 RC 的相关寄存器（地址 0120h ~ 0133h）的存取无效。

24.2.2 SSU/IIC 引脚选择寄存器 (SSUIICSR)

地址	地址 018Ch							
位	b7	b6	b5	b4	b3	b2	b1	b0
符号	—	—	—	—	—	—	—	IICSEL
复位后的值	0	0	0	0	0	0	0	0

位	符号	位名	功能	R/W
b0	IICSEL	SSU/I ² C 总线转换位	0: 选择 SSU 功能 1: 选择 I ² C 总线功能	R/W
b1	—	保留位	必须置“0”。	R/W
b2	—	什么也不指定。读写值都为“0”。		—
b3	—			
b4	—	保留位	必须置“0”。	R/W
b5	—			
b6	—			
b7	—			

24.2.3 SS 位的计数寄存器 (SSBR)

地址	地址 0193h							
位	b7	b6	b5	b4	b3	b2	b1	b0
符号	—	—	—	—	BS3	BS2	BS1	BS0
复位后的值	1	1	1	1	1	0	0	0

位	符号	位名	功能	R/W
b0	BS0	SSU 数据传送长度设定位 (注 1)	b3 b2 b1 b0 0 0 0 0: 16 位 1 0 0 0: 8 位 1 0 0 1: 9 位 1 0 1 0: 10 位 1 0 1 1: 11 位 1 1 0 0: 12 位 1 1 0 1: 13 位 1 1 1 0: 14 位 1 1 1 1: 15 位	R/W
b1	BS1			R/W
b2	BS2			R/W
b3	BS3			R/W
b4	—			什么也不指定。只能写“0”，读取值为“1”。
b5	—	—		
b6	—	—		
b7	—	—		

注 1. 不能在 SSU 运行中写 BS0 ~ BS3 位。

在设定 SSBR 寄存器时，必须将 SSER 寄存器的 RE 位置“0”（禁止接收）、TE 位置“0”（禁止发送）。

BS0 ~ BS3 位 (SSU 数据传送长度设定位)

能使用 8 ~ 16 位的 SSU 数据传送长度。

24.2.4 SS 发送数据寄存器 (SSTDR)

地址	地址 0195h ~ 0194h							
位	b7	b6	b5	b4	b3	b2	b1	b0
符号	—	—	—	—	—	—	—	—
复位后的值	1	1	1	1	1	1	1	1
位	b15	b14	b13	b12	b11	b10	b9	b8
符号	—	—	—	—	—	—	—	—
复位后的值	1	1	1	1	1	1	1	1

位	符号	功能	R/W
b15 ~ b0	—	保存发送数据 (注 1)。 如果检测到 SSTRSR 寄存器为空, 就将被保存的发送数据传送到 SSTRSR 寄存器, 开始发送。 如果在从 SSTRSR 寄存器发送数据的过程中将下一个发送数据写到 SSTDR 寄存器, 就能连续发送。 当 SSMR 寄存器的 MLS 位为 “1” (LSB first 的数据传送) 时, 如果在写 SSTDR 寄存器后读此寄存器, 就能读到 MSB 和 LSB 顺序颠倒的数据。	R/W

注 1. 当通过 SSBR 寄存器将 SSU 数据传送长度设定为 9 位以上 (包括 9 位) 时, 必须以 16 位为单位存取 SSTDR 寄存器。

24.2.5 SS 接收数据寄存器 (SSRDR)

地址	地址 0197h ~ 0196h							
位	b7	b6	b5	b4	b3	b2	b1	b0
符号	—	—	—	—	—	—	—	—
复位后的值	1	1	1	1	1	1	1	1
位	b15	b14	b13	b12	b11	b10	b9	b8
符号	—	—	—	—	—	—	—	—
复位后的值	1	1	1	1	1	1	1	1

位	符号	功能	R/W
b15 ~ b0	—	保存接收数据 (注 1、注 2)。 如果 SSTRSR 寄存器接收到 1 字节的数据, 就将接收数据传送到 SSRDR 寄存器并结束接收。此时, 能接收下一个数据。能通过 SSTRSR 寄存器和 SSRDR 寄存器进行连续接收。	R

注 1. 当 SSSR 寄存器的 ORER 位为 “1” (发生溢出错误) 时, SSRDR 寄存器就保持发生溢出错误前的接收数据, 并取消发生溢出错误时的接收数据。

注 2. 当通过 SSBR 寄存器将 SSU 数据传送长度设定为 9 位以上 (包括 9 位) 时, 必须以 16 位为单位存取 SSRDR 寄存器。

24.2.6 SS 控制寄存器 H (SSCRH)

地址	地址 0198h							
位	b7	b6	b5	b4	b3	b2	b1	b0
符号	—	RSSTP	MSS	—	—	CKS2	CKS1	CKS0
复位后的值	0	0	0	0	0	0	0	0

位	符号	位名	功能	R/W
b0	CKS0	传送时钟选择位 (注 1)	b2 b1 b0	R/W
b1	CKS1		0 0 0: f1/256	R/W
b2	CKS2		0 0 1: f1/128 0 1 0: f1/64 0 1 1: f1/32 1 0 0: f1/16 1 0 1: f1/8 1 1 0: f1/4 1 1 1: 不能设定	R/W
b3	—	什么也不指定。读写值都为“0”。		—
b4	—			
b5	MSS	主控 / 从属器件选择位 (注 2)	0: 作为从属器件运行 1: 作为主控器件运行	R/W
b6	RSSTP	接收停止位 (注 3)	0: 在接收到 1 字节数据后继续接收 1: 在接收到 1 字节数据后结束接收	R/W
b7	—	什么也不指定。读写值都为“0”。		—

注 1. 当 MSS 位为“1”（作为主控器件运行）时，使用所设定的时钟。

注 2. 当 MSS 位为“1”（作为主控器件运行）时，SSCK 引脚为传送时钟的输出引脚。如果 SSSR 寄存器的 CE 位变为“1”（发生冲突错误），MSS 位就变为“0”（作为从属器件运行）。

注 3. 当 MSS 位为“0”（作为从属器件运行）时，RSSTP 位无效。

24.2.7 SS 控制寄存器 L (SSCRL)

地址	地址 0199h							
位	b7	b6	b5	b4	b3	b2	b1	b0
符号	—	—	SOL	SOLP	—	—	SRES	—
复位后的值	0	1	1	1	1	1	0	1

位	符号	位名	功能	R/W
b0	—	什么也不指定。只能写“0”，读取值为“1”。		—
b1	SRES	SSU 控制部复位的位	如果给此位写“1”，就对 SSU 控制部和 SSTRSR 寄存器进行初始化，保持 SSU 内部寄存器（注 1）的值。	R/W
b2	—	什么也不指定。只能写“0”，读取值为“1”。		—
b3	—			
b4	SOLP	SOL 写保护位（注 2）	如果给此位写“0”，就能通过 SOL 位更改输出电平。即使写“1”，值也不变。读取值为“1”。	R/W
b5	SOL	串行数据输出值的设定位	读时 0: 串行数据的输出为“L”电平。 1: 串行数据的输出为“H”电平。 写时（注 2、注 3） 0: 数据的输出为“L”电平。 1: 数据的输出为“H”电平。	R/W
b6	—	什么也不指定。只能写“0”，读取值为“1”。		—
b7	—	什么也不指定。读写值都为“0”。		—

注 1. 为 SSBR、SSCRH、SSCRL、SSMR、SSER、SSSR、SSMR2、SSTDR 和 SSRDR 的各寄存器。

注 2. 发送串行数据后的数据输出保持被发送的串行数据最后位的值。

如果在发送串行数据前后改写 SOL 位的内容，就从此时开始反映到数据输出。

在写 SOL 位时，必须使用 MOV 指令给 SOLP 位写“0”，同时给 SOL 位写“0”或者“1”。

注 3. 不能在传送数据过程中写 SOL 位。

24.2.8 SS 模式寄存器 (SSMR)

地址	地址 019Ah							
位	b7	b6	b5	b4	b3	b2	b1	b0
符号	MLS	CPOS	CPHS	—	BC3	BC2	BC1	BC0
复位后的值	0	0	0	1	0	0	0	0

位	符号	位名	功能	R/W
b0	BC0	位计数器 3 ~ 0	b3 b2 b1 b0 0 0 0 0: 剩 16 位	R
b1	BC1		0 0 0 1: 剩 1 位	R
b2	BC2		0 0 1 0: 剩 2 位	R
b3	BC3		0 0 1 1: 剩 3 位 0 1 0 0: 剩 4 位 0 1 0 1: 剩 5 位 0 1 1 0: 剩 6 位 0 1 1 1: 剩 7 位 1 0 0 0: 剩 8 位 1 0 0 1: 剩 9 位 1 0 1 0: 剩 10 位 1 0 1 1: 剩 11 位 1 1 0 0: 剩 12 位 1 1 0 1: 剩 13 位 1 1 1 0: 剩 14 位 1 1 1 1: 剩 15 位	R
b4	—	什么也不指定。只能写“0”，读取值为“1”。		—
b5	CPHS	SSCK 时钟相位选择位 (注 1)	0: 在奇数边沿发生数据变化 (在偶数边沿取数据) 1: 在偶数边沿发生数据变化 (在奇数边沿取数据)	R/W
b6	CPOS	SSCK 时钟极性选择位 (注 1)	0: 时钟停止时为“H”电平 1: 时钟停止时为“L”电平	R/W
b7	MLS	MSB first/LSB first 选择位	0: 进行 MSB first 的数据传送 1: 进行 LSB first 的数据传送	R/W

注 1. 有关 CPHS 位和 CPOS 位的设定, 请参照“24.3.1.1 传送时钟的极性、相位和数据的关系”。
当 SSMR2 寄存器的 SSUMS 位为“0” (时钟同步通信模式) 时, 必须将 CPHS 位和 CPOS 位置“0”。

24.2.9 SS 允许寄存器 (SSER)

地址	地址 019Bh							
位	b7	b6	b5	b4	b3	b2	b1	b0
符号	TIE	TEIE	RIE	TE	RE	—	—	CEIE
复位后的值	0	0	0	0	0	0	0	0

位	符号	位名	功能	R/W
b0	CEIE	冲突错误中断允许位	0: 禁止冲突错误中断请求 1: 允许冲突错误中断请求	R/W
b1	—	什么也不指定。读写值都为“0”。		—
b2	—			
b3	RE	接收允许位	0: 禁止接收 1: 允许接收	R/W
b4	TE	发送允许位	0: 禁止发送 1: 允许发送	R/W
b5	RIE	接收中断允许位	0: 禁止接收数据满和溢出错误的中断请求 1: 允许接收数据满和溢出错误的中断请求	R/W
b6	TEIE	发送结束中断允许位	0: 禁止发送结束中断请求 1: 允许发送结束中断请求	R/W
b7	TIE	发送中断允许位	0: 禁止发送数据空中断请求 1: 允许发送数据空中断请求	R/W

24.2.10 SS 状态寄存器 (SSSR)

地址	地址 019Ch							
位	b7	b6	b5	b4	b3	b2	b1	b0
符号	TDRE	TEND	RDRF	—	—	ORER	—	CE
复位后的值	0	0	0	0	0	0	0	0

位	符号	位名	功能	R/W
b0	CE	冲突错误标志 (注 1)	0: 无冲突错误 1: 发生冲突错误 (注 2)	R/W
b1	—	什么也不指定。读写值都为“0”。		—
b2	ORER	溢出错误标志 (注 1)	0: 无溢出错误 1: 发生溢出错误 (注 3)	R/W
b3	—	什么也不指定。读写值都为“0”。		—
b4	—			
b5	RDRF	接收数据寄存器满标志 (注 1、注 4)	0: SSRDR 寄存器无数据 1: SSRDR 寄存器有数据	R/W
b6	TEND	发送结束标志 (注 1、注 5)	0: 在进行发送数据最后位的发送时, TDRE 位为“0”。 1: 在进行发送数据最后位的发送时, TDRE 位为“1”。	R/W
b7	TDRE	发送数据空标志 (注 1、注 5、注 6)	0: 没有将数据从 SSTDR 寄存器传送到 SSTRSR 寄存器 1: 已将数据从 SSTDR 寄存器传送到 SSTRSR 寄存器	R/W

- 注 1. 即使给 CE、ORER、RDRF、TEND 或者 TDRE 位写“1”，值也不变。要将此位置“0”时，必须在读到“1”后写“0”。
- 注 2. 在 SSMR2 寄存器的 SSUMS 位为“1”（4 线式总线通信模式）并且 SSCRH 寄存器的 MSS 位为“1”（作为主控器件运行）的状态下开始串行通信时，如果 SCS 引脚的输入为“L”电平，CE 位就变为“1”。请参照“24.5.4 SCS 引脚控制和仲裁”。
- 在 SSMR2 寄存器的 SSUMS 位为“1”（4 线式总线通信模式）并且 SSCRH 寄存器的 MSS 位为“0”（作为从属器件运行）的状态下，如果 SCS 引脚输入在传送过程中从“L”电平变为“H”电平，CE 位就变为“1”。
- 注 3. 表示在接收时发生溢出错误并异常结束。在 RDRF 位为“1”（SSRDR 寄存器有数据）的状态下结束下一个串行数据的接收时，ORER 位变为“1”。
- 在 ORER 位变为“1”（发生溢出错误）后，不能在“1”的状态下进行接收，也不能在 MSS 位为“1”（作为主控器件运行）的状态下进行发送。
- 注 4. 如果从 SSRDR 寄存器读数据，RDRF 位就变为“0”。
- 注 5. 如果将数据写到 SSTDR 寄存器，TEND 位和 TDRE 位就变为“0”。
- 注 6. 如果将 SSER 寄存器的 TE 位置“1”（允许发送），TDRE 位就变为“1”。

在连续存取 SSSR 寄存器时，必须在存取的指令之间至少插入 1 条 NOP 指令。

24.2.11 SS 模式寄存器 2 (SSMR2)

地址	地址 019Dh							
位	b7	b6	b5	b4	b3	b2	b1	b0
符号	BIDE	SCKS	CSS1	CSS0	SCKOS	SOOS	CSOS	SSUMS
复位后的值	0	0	0	0	0	0	0	0

位	符号	位名	功能	R/W
b0	SSUMS	SSU 模式选择位 (注 1)	0: 时钟同步通信模式 1: 4 线式总线通信模式	R/W
b1	CSOS	$\overline{\text{SCS}}$ 引脚的漏极开路输出选择位	0: CMOS 输出 1: N 沟道漏极开路输出	R/W
b2	SOOS	串行数据的漏极开路输出选择位 (注 1)	0: CMOS 输出 (注 5) 1: N 沟道漏极开路输出	R/W
b3	SCKOS	SSCK 引脚的漏极开路输出选择位	0: CMOS 输出 1: N 沟道漏极开路输出	R/W
b4	CSS0	$\overline{\text{SCS}}$ 引脚选择位 (注 2)	b5 b4 00: 用作端口 01: 用作 $\overline{\text{SCS}}$ 输入引脚 10: 用作 $\overline{\text{SCS}}$ 输出引脚 (注 3) 11: 用作 $\overline{\text{SCS}}$ 输出引脚 (注 3)	R/W
b5	CSS1			R/W
b6	SCKS	SSCK 引脚选择位	0: 用作端口 1: 用作串行时钟引脚	R/W
b7	BIDE	双向模式允许位 (注 1、注 4)	0: 标准模式 (使用 2 个引脚进行数据输入和数据输出的通信) 1: 双向模式 (使用 1 个引脚进行数据输入和数据输出的通信)	R/W

注 1. 有关数据输入/输出引脚的组合, 请参照“24.3.2.1 数据的输入/输出引脚和 SS 移位寄存器的关系”。

注 2. 当 SSUMS 位为“0” (时钟同步通信模式) 时, 与 CSS0 位和 CSS1 位的内容无关, $\overline{\text{SCS}}$ 引脚用作端口。

注 3. 在开始传送前, 用作 $\overline{\text{SCS}}$ 输入引脚。

注 4. BIDE 位在 SSUMS 位为“0” (时钟同步通信模式) 时无效。

注 5. 当 SOOS 位为“0” (CMOS 输出) 时, 必须将 SSI 引脚和 SSO 引脚对应的端口方向寄存器的位置“0” (输入模式)。

24.3 有关多个模式的共同事项

24.3.1 传送时钟

能从 7 种内部时钟 (f1/256、f1/128、f1/64、f1/32、f1/16、f1/8、f1/4) 和外部时钟中选择传送时钟。

在使用同步串行通信单元时, 必须先将 SSMR2 寄存器的 SCKS 位置 “1”, 然后选择 SSCK 引脚作为串行时钟引脚。

当 SSCRH 寄存器的 MSS 位为 “1” (作为主器件运行) 时, 选择内部时钟, SSCK 引脚变为输出状态。一旦开始传送, 就从 SSCK 引脚输出 SSCRH 寄存器的 CKS0 ~ CKS2 位选择的传送率时钟。

当 SSCRH 寄存器的 MSS 位为 “0” (作为从属器件运行) 时, 选择外部时钟, SSCK 引脚变为输入状态。

24.3.1.1 传送时钟的极性、相位和数据的关系

传送时钟的极性、相位和传送数据的关系因 SSMR2 寄存器的 SSUMS 位和 SSMR 寄存器的 CPHS 位、CPOS 位的组合而不同。传送时钟的极性、相位和传送数据的关系如图 24.2 所示。

能通过设定 SSMR 寄存器的 MLS 位, 选择是 MSB first 传送还是 LSB first 传送。当 MLS 位为 “1” 时, 按照从 LSB 到 MSB 的顺序进行传送; 当 MLS 位为 “0” 时, 按照从 MSB 到 LSB 的顺序进行传送。




图 24.2 传送时钟的极性、相位和传送数据的关系

24.3.2 SS 移位寄存器 (SSTRSR)

SSTRSR 寄存器是发送和接收串行数据的移位寄存器。

在将发送数据从 SSTDR 寄存器传送到 SSTRSR 寄存器时，如果 SSMR 寄存器的 MLS 位为“0” (MSB first)，就将 SSTDR 寄存器的 bit0 传送到 SSTRSR 寄存器的 bit0；如果 MLS 位为“1” (LSB first)，就将 SSTDR 寄存器的 bit7 传送到 SSTRSR 寄存器的 bit0。

24.3.2.1 数据的输入 / 输出引脚和 SS 移位寄存器的关系

能通过 SSCRH 寄存器的 MSS 位和 SSMR2 寄存器的 SSUMS 位的组合，改变数据的输入 / 输出引脚和 SSTRSR 寄存器的连接关系，也可以通过 SSMR2 寄存器的 BIDE 位改变连接关系。数据的输入 / 输出引脚和 SSTRSR 寄存器的连接关系如图 24.3 所示。




图 24.3 数据的输入 / 输出引脚和 SSTRSR 寄存器的连接关系

24.3.3 中断请求

同步串行通信单元的中断请求有发送数据空、发送结束、接收数据满、溢出错误和冲突错误的中断请求。由于这些中断请求被分配在同步串行通信单元的中断向量表中，所以需要根据标志判断中断源。同步串行通信单元的中断请求如表 24.3 所示。

表 24.3 同步串行通信单元的中断请求

中断请求	略称	发生条件
发送数据空	TXI	TIE=1 且 TDRE=1
发送结束	TEI	TEIE=1 且 TEND=1
接收数据满	RXI	RIE=1 且 RDRF=1
溢出错误	OEI	RIE=1 且 ORER=1
冲突错误	CEI	CEIE=1 且 CE=1

CEIE、RIE、TEIE、TIE: SSER 寄存器的位

ORER、RDRF、TEND、TDRE: SSSR 寄存器的位

在满足表 24.3 的发生条件时，产生同步串行通信单元的中断请求。必须通过同步串行通信单元的中断程序将各自的中断源置“0”。

但是，通过将发送数据写到 SSTDR 寄存器，TDRE 位和 TEND 位自动变为“0”；通过读 SSRDR 寄存器，RDRF 位自动变为“0”。尤其是在将发送数据写到 SSTDR 寄存器的同时，TDRE 位会再次变为“1”（已将数据从 SSTDR 寄存器传送到 SSTRSR 寄存器），如果将 TDRE 位置“0”（没有将数据从 SSTDR 寄存器传送到 SSTRSR 寄存器），就可能多发送 1 字节数据。

24.3.4 各通信模式和引脚功能

同步串行通信单元的输入 / 输出引脚的功能因各通信模式中的 SSCRH 寄存器的 MSS 位、SSER 寄存器的 RE 位和 TE 位的设定而不同。通信模式和输入 / 输出引脚的关系如表 24.4 所示。

表 24.4 通信模式的输入 / 输出引脚的关系

通信模式	位的设定					引脚的状态			
	SSUMS	BIDE	MSS	TE	RE	SSI	SSO	SSCK	
时钟同步通信模式	0	无效	0	0	1	输入	— (注 1)	输入	
				1	0	— (注 1)	输出	输入	
				1	1	输入	输出	输入	
			1	0	1	输入	— (注 1)	输出	输出
				1	0	— (注 1)	输出	输出	输出
				1	1	输入	输出	输出	输出
4 线式总线通信模式	1	0	0	0	1	— (注 1)	输入	输入	
				1	0	输出	— (注 1)	输入	
				1	1	输出	输入	输入	
			1	0	1	输入	— (注 1)	输出	输出
				1	0	— (注 1)	输出	输出	输出
				1	1	输入	输出	输出	输出
4 线式总线 (双向) 通信模式 (注 2)	1	1	0	0	1	— (注 1)	输入	输入	
				1	0	— (注 1)	输出	输入	
			1	0	1	— (注 1)	输入	输出	
				1	0	— (注 1)	输出	输出	

注 1. 能用作可编程输入 / 输出端口。

注 2. 在 4 线式总线 (双向) 通信模式中, 不能将 TE 位和 RE 位都置 “1”。

SSUMS、BIDE: SSMR2 寄存器的位

MSS: SSCRH 寄存器的位

TE、RE: SSER 寄存器的位

24.4 时钟同步通信模式

24.4.1 时钟同步通信模式的初始化

时钟同步通信模式的初始化如图 24.4 所示。必须在发送和接收数据前先将 SSER 寄存器的 TE 位置“0”（禁止发送），并且将 RE 位置“0”（禁止接收），然后进行初始化。

要更改通信模式和通信格式等时，必须在将 TE 位和 RE 位置“0”后进行更改。

即使将 RE 位置“0”，也保持 RDRF 和 ORER 的各标志以及 SSRDR 寄存器的内容。




图 24.4 时钟同步通信模式的初始化

24.4.2 数据的发送

发送数据时的运行例子（时钟同步通信模式、SSU 数据传送长度为 8 位）如图 24.5 所示。发送数据时的运行如下（能通过 SSSR 寄存器将数据传送长度设定为 8 ~ 16 位）。

同步串行通信单元在设定为主控器件时，输出同步时钟和数据；在设定为从属器件时，与输入时钟同步输出数据。

如果在将 TE 位置“1”（允许发送）后将发送数据写到 SSTDR 寄存器，TDRE 位就自动变为“0”（没有将数据从 SSTDR 寄存器传送到 SSTRSR 寄存器），并且将数据从 SSTDR 寄存器传送到 SSTRSR 寄存器。然后，TDRE 位变为“1”（已将数据从 SSTDR 寄存器传送到 SSTRSR 寄存器），开始发送。此时，如果 SSER 寄存器的 TIE 位为“1”，就产生 TXI 中断请求。

如果在 TDRE 位为“0”的状态下结束 1 帧的传送，就将数据从 SSTDR 寄存器传送到 SSTRSR 寄存器，并且开始发送下一个帧。如果在 TDRE 位为“1”的状态下发送第 8 位，SSSR 寄存器的 TEND 位就变为“1”（在进行发送数据最后位的发送时，TDRE 位变为“1”），并且保持该状态。此时，如果 SSER 寄存器的 TEIE 位为“1”（允许发送结束中断请求），就产生 TEI 中断请求。在发送结束后，SSCK 引脚被固定为“H”电平。

不能在 SSSR 寄存器的 ORER 位为“1”（发生溢出错误）的状态下进行发送。必须在发送前确认 ORER 位是否为“0”。

发送数据的流程图例子（时钟同步通信模式）如图 24.6 所示。




图 24.5 发送数据时的运行例子（时钟同步通信模式、SSU 数据传送长度为 8 位）




图 24.6 发送数据的流程图例子 (时钟同步通信模式)

24.4.3 数据的接收

接收数据时的运行例子（时钟同步通信模式、SSU 数据传送长度为 8 位）如图 24.7 所示，接收数据时的运行如下（能通过 SSSR 寄存器将数据传送长度设定为 8 ~ 16 位）。

同步串行通信单元在设定为主控器件时，输出同步时钟并输入数据；在设定为从属器件时，与输入时钟同步输入数据。

在设定为主控器件后，最初通过虚读 SSRDR 寄存器输出接收时钟，开始接收。

在接收 8 位数据后，SSSR 寄存器的 RDRF 位变为“1”（SSRDR 寄存器有数据），并且接收数据被保存到 SSRDR 寄存器。此时，如果 SSER 寄存器的 RIE 位为“1”（允许 RXI 中断请求和 OEI 中断请求），就产生 RXI 中断请求。如果读 SSRDR 寄存器，RDRF 位就自动变为“0”（SSRDR 寄存器无数据）。

要设定为主控器件并结束接收时，必须先将 SSCRH 寄存器的 RSSTP 位置“1”（在接收到 1 字节数据后结束接收），再读接收到的数据，从而在输出 8 位时钟后停止接收。然后，必须将 SSER 寄存器的 RE 位置“0”（禁止接收）并且将 RSSTP 位置“0”（在接收到 1 字节数据后继续接收），最后读接收到的数据。如果在 RE 位为“1”（允许接收）的状态下读 SSRDR 寄存器，就重新输出接收时钟。

如果在 RDRF 位为“1”的状态下第 8 个时钟上升，SSSR 寄存器的 ORER 位就变为“1”（发生溢出错误），发生溢出错误（OEI）并停止接收。不能在 ORER 位为“1”的状态下进行接收。在重新开始接收前，必须确认 ORER 位是否为“0”。

接收数据的流程图例子（MSS=1）（时钟同步通信模式）如图 24.8 所示。




图 24.7 接收数据时的运行例子（时钟同步通信模式、SSU 数据传送长度为 8 位）




图 24.8 接收数据的流程图例子 (MSS=1) (时钟同步通信模式)

24.4.3.1 数据的发送和接收

数据的发送和接收为前述的数据发送和数据接收的复合运行。

如果将发送数据写到 **SSTDR** 寄存器，就开始发送和接收。如果在 **TDRE** 位为“1”（已将数据从 **SSTDR** 寄存器传送到 **SSTRSR** 寄存器）的状态下最后的传送时钟（能通过 **SSBR** 寄存器将数据传送长度设定为 8 ~ 16 位）上升或者 **ORER** 位变为“1”（发生溢出错误），就停止发送和接收。

要从发送模式（**TE**=1）或者接收模式（**RE**=1）转换为发送和接收模式（**TE**=**RE**=1）时，必须在将 **TE** 位和 **RE** 位置“0”后进行转换。必须在确认 **TEND** 位为“0”（在进行发送数据最后位的发送时，**TDRE** 位为“0”）、**RDRF** 位为“0”（**SSRDR** 寄存器有数据）、**ORER** 位为“0”（无溢出错误）后，将 **TE** 位和 **RE** 位置“1”。

发送和接收数据的流程图例子（时钟同步通信模式）如图 24.9 所示。

在解除发送和接收模式（**TE**=**RE**=1）时，如果在读 **SSRDR** 寄存器后解除发送和接收模式，就可能输出时钟。为了避免这种情况，必须通过以下的任意步骤进行设定：

- 先将 **RE** 位置“0”，然后将 **TE** 位置“0”。
- 将 **TE** 位和 **RE** 位同时置“0”。

此后，要设定为接收模式（**TE**=0，**RE**=1）时，必须在给 **SRES** 位写“1”后继续写“0”，再对 **SSU** 控制部和 **SSTRSR** 寄存器进行初始化，然后将 **RE** 位置“1”。




图 24.9 发送和接收数据的流程图例子（时钟同步通信模式）

24.5 4 线式总线通信模式

4 线式总线通信模式是使用时钟线、数据输入线、数据输出线和片选线这 4 条总线进行通信的模式。此模式也包括数据输入线和数据输出线共用 1 个引脚的双向模式。

数据输入线和数据输出线因 SSCRH 寄存器的 MSS 位和 SSMR2 寄存器的 BIDE 位的设定而不同，详细内容请参照“24.3.2.1 数据的输入 / 输出引脚和 SS 移位寄存器的关系”。在此模式中，能通过 SSMR 寄存器的 CPOS 位和 CPHS 位设定时钟的极性、相位和数据的关系，详细内容请参照“24.3.1.1 传送时钟的极性、相位和数据的关系”。

在设定为主控器件时，片选线进行输出控制；在设定为从属器件时，片选线进行输入控制。在主控器件的情况下，能通过将 SSMR2 寄存器的 CSS1 位置“1”，进行 SCS 引脚或者通用端口的输出控制；在从属器件的情况下，通过将 SSMR2 寄存器的 CSS1 位和 CSS0 位置“01b”，将 SCS 引脚用作输入引脚。

在 4 线式总线通信模式中，一般通过将 SSMR 寄存器的 MLS 位置“0”进行 MSB first 的通信。

24.5.1 4 线式总线通信模式的初始化

4 线式总线通信模式的初始化如图 24.10 所示。必须在发送和接收数据前先将 SSER 寄存器的 TE 位置“0”（禁止发送），并且将 RE 位置“0”（禁止接收），然后进行初始化。

要更改通信模式和通信格式等时，必须在将 TE 位和 RE 位置“0”后进行更改。

即使将 RE 位置“0”，也保持 RDRF 和 ORER 的各标志以及 SSRDR 寄存器的内容。




图 24.10 4 线式总线通信模式的初始化

24.5.2 数据的发送

发送数据时的运行例子（4线式总线通信模式、SSU数据传送长度为8位）如图24.11所示。发送数据时的运行如下（能通过SSBR寄存器将数据传送长度设定为8~16位）。

同步串行通信单元在设定为主控器件时，输出同步时钟和数据；在设定为从属器件时，在SCS引脚为“L”电平的输入状态下，与输入时钟同步输出数据。

如果在将TE位置“1”（允许发送）后将发送数据写到SSTDR寄存器，TDRE位就自动变为“0”（没有将数据从SSTDR寄存器传送到SSTRSR寄存器），并且将数据从SSTDR寄存器传送到SSTRSR寄存器。然后，TDRE位变为“1”（已将数据从SSTDR寄存器传送到SSTRSR寄存器），开始发送。此时，如果SSER寄存器的TIE位为“1”，就产生TXI中断请求。

如果在TDRE位为“0”的状态下结束1帧的传送，就将数据从SSTDR寄存器传送到SSTRSR寄存器，并且开始发送下一个帧。如果在TDRE为“1”的状态下发送第8位，SSSR寄存器的TEND位就变“1”（在进行发送数据最后位的发送时，TDRE位变为“1”），并且保持该状态。此时，如果SSER寄存器的TEIE位为“1”（允许发送结束中断请求），就产生TEI中断请求。在发送结束后，SSCK引脚被固定为“H”电平，SCS引脚变为“H”电平。在SCS引脚为“L”电平的输入状态下连续发送时，必须在送出第8位前将下一个发送数据写到SSTDR寄存器。

不能在SSSR寄存器的ORER位为“1”（发生溢出错误）的状态下进行发送。必须在发送前确认ORER位是否为“0”。

和时钟同步通信模式不同的是：设定为主控器件时，在SCS引脚为高阻抗的状态下，SSO引脚处于高阻抗状态；设定为从属器件时，在SCS引脚为“H”电平的输入状态下，SSI引脚处于高阻抗状态。

流程图例子和时钟同步通信模式相同（请参照“图24.6 发送数据的流程图例子（时钟同步通信模式）”）。




图 24.11 发送数据时的运行例子 (4 线式总线通信模式、SSU 数据传送长度为 8 位)

24.5.3 数据的接收

接收数据时的运行例子（4线式总线通信模式、SSU数据传送长度为8位）如图24.12所示。接收数据时的运行如下（能通过SSBR寄存器将数据传送长度设定为8~16位）。

同步串行通信单元在设定为主控器件时，输出同步时钟并输入数据；在设定为从属器件时，在 \overline{SCS} 引脚为“L”电平的输入状态下，与输入时钟同步输入数据。

在设定为主控器件后，最初通过虚读SSRDR寄存器输出接收时钟，开始接收。

在接收8位数据后，SSSR寄存器的RDRF位变为“1”（SSRDR寄存器有数据），并且接收数据被保存到SSRDR寄存器。此时，如果SSER寄存器的RIE位为“1”（允许RXI中断请求和OEI中断请求），就产生RXI中断请求。如果读SSRDR寄存器，RDRF位就自动变为“0”（SSRDR寄存器无数据）。

要设定为主控器件并结束接收时，必须先将SSCRH寄存器的RSSTP位置“1”（在接收到1字节数据后结束接收），再读接收到的数据，从而在输出8位时钟后停止接收。然后，必须将SSER寄存器的RE位置“0”（禁止接收）并且将RSSTP位置“0”（在接收到1字节的数据后继续接收），最后读接收到的数据。如果在RE位为“1”（允许接收）的状态下读SSRDR寄存器，就重新输出接收时钟。

如果在RDRF位为“1”的状态下第8个时钟上升，SSSR寄存器的ORER位就变为“1”（发生溢出错误），发生溢出错误（OEI）并停止接收。不能在ORER位为“1”的状态下进行接收，在重新开始接收前，必须确认ORER位是否为“0”。

如图24.12所示，RDRF位和ORER位为“1”的时序因SSMR寄存器的CPHS位的设定而不同。如果将CPHS位置“1”（在奇数边沿取数据），RDRF位和ORER位就在帧的中途变为“1”，所以在接收结束时必须注意。

流程图例子和时钟同步通信模式相同（请参照“图24.8接收数据的流程图例子（MSS=1）（时钟同步通信模式）”）。




图 24.12 接收数据时的运行例子 (4 线式总线通信模式、SSU 数据传送长度为 8 位)

24.5.4 $\overline{\text{SCS}}$ 引脚控制和仲裁

如果将 SSMR2 寄存器的 SSUMS 位置 “1” (4 线式总线通信模式) 并且将 CSS1 位置 “1” (用作 $\overline{\text{SCS}}$ 输出引脚), 就在将 SSCRH 寄存器的 MSS 位置 “1” (作为主控器件运行) 后到开始串行传送前, 检查 $\overline{\text{SCS}}$ 引脚的仲裁。如果在此期间检测到同步内部 $\overline{\text{SCS}}$ 信号变为 “L” 电平, SSSR 寄存器的 CE 位就变为 “1” (发生冲突错误), 并且 MSS 位自动变为 “0” (作为从属器件运行)。

仲裁检查时序如图 24.13 所示。

不能在 CE 位为 “1” 的状态下进行以后的发送, 因此必须在开始发送前将 CE 位置 “0” (无冲突错误)。




图 24.13 仲裁检查时序

24.6 使用同步串行通信单元时的注意事项

在使用同步串行通信单元时, 必须将 SSUICSR 寄存器的 IICSEL 位置 “0” (选择 SSU 功能)。

25. I²C 总线接口

I²C 总线接口是基于飞利浦公司的 I²C 总线数据传送格式进行串行通信的电路。

25.1 概要

I²C 总线接口的规格和引脚结构分别如表 25.1 和表 25.2 所示，I²C 总线接口的框图以及 SCL 引脚和 SDA 引脚的外部电路连接例子分别图 25.1 和图 25.2 所示。

表 25.1 I²C 总线接口的规格

项目	规格
通信格式	<ul style="list-style-type: none"> • I²C 总线格式 <ul style="list-style-type: none"> — 可选择主控/从属器件。 — 能连续发送和连续接收（移位寄存器、发送数据寄存器和接收数据寄存器各自独立）。 — 在主控模式中自动生成开始条件和停止条件。 — 在发送时，自动加载应答位。 — 内置位同步功能和等待功能（在主控模式中，按位监视 SCL 的状态，自动取得同步。在尚未准备好传送时，将 SCL 置为“L”电平进行等待）。 — 能直接驱动 SCL 引脚和 SDA 引脚（N 沟道漏极开路输出）。 • 时钟同步串行格式 <ul style="list-style-type: none"> — 能连续发送和连续接收（移位寄存器、发送数据寄存器和接收数据寄存器各自独立）。
输入 / 输出引脚	SCL（输入 / 输出）：串行时钟的输入 / 输出引脚 SDA（输入 / 输出）：串行数据的输入 / 输出引脚
传送时钟	<ul style="list-style-type: none"> • 当 ICCR1 寄存器的 MST 位为“0”时，为外部时钟（SCL 引脚的输入）。 • 当 ICCR1 寄存器的 MST 位为“1”时，为 ICCR1 寄存器的 CKS0 ~ CKS3 位、PINSR 寄存器的 IICTCTWI 位和 IICTCHALF 位选择的内部时钟（SCL 引脚的输出）。
接收错误的检测	<ul style="list-style-type: none"> • 检测到溢出错误（时钟同步串行格式） 表示在接收时发生溢出错误。在 ICSR 寄存器的 RDRF 位为“1”（ICDRR 寄存器有数据）的状态下接收下一个数据的最后位时，AL 位变为“1”。
中断源	<ul style="list-style-type: none"> • I²C 总线格式：.....6 种（注 1） 发送数据空（包含从属地址匹配时）、发送结束、接收数据满（包含从属地址匹配时）、仲裁失败、NACK 检测和停止条件的检测 • 时钟同步串行格式：.....4 种（注 1） 发送数据空、发送结束、接收数据满、溢出错误
选择功能	<ul style="list-style-type: none"> • I²C 总线格式 <ul style="list-style-type: none"> — 在接收时，可选择应答的输出电平。 • 时钟同步串行格式 <ul style="list-style-type: none"> — 可选择 MSB first 或者 LSB first 的数据传送。 • SDA 的数字延迟 <ul style="list-style-type: none"> — 可通过 PINSR 寄存器的 SDADLY0 ~ SDADLY1 位选择 SDA 引脚的数字延迟值。

注 1. 中断向量表中有 1 个 I²C 总线接口的中断向量。




图 25.1 I²C 总线接口的框图

表 25.2 I²C 总线接口的引脚结构

引脚名	分配的引脚	功能
SCL	P3_5	时钟输入 / 输出
SDA	P3_7	数据输入 / 输出




图 25.2 SCL 引脚和 SDA 引脚的外部电路连接例子

25.2 寄存器说明

25.2.1 模块待机控制寄存器 (MSTCR)

地址	地址 0008h							
位	b7	b6	b5	b4	b3	b2	b1	b0
符号	—	—	MSTTRC	MSTTRD	MSTIIC	—	—	—
复位后的值	0	0	0	0	0	0	0	0

位	符号	位名	功能	R/W
b0	—	什么也不指定。读写值都为“0”。		—
b1	—			
b2	—			
b3	MSTIIC	SSU、I ² C 总线待机位	0: 有效 1: 待机 (注 1)	R/W
b4	MSTTRD	功耗降低位	必须置“1”。 能降低功耗。	R/W
b5	MSTTRC	定时器 RC 待机位	0: 有效 1: 待机 (注 2)	R/W
b6	—	什么也不指定。读写值都为“0”。		—
b7	—			

注 1. 当 MSTIIC 位为“1”（待机）时，SSU、I²C 总线的相关寄存器（地址 0193h ~ 019Dh）的存取无效。

注 2. 当 MSTTRC 位为“1”（待机）时，定时器 RC 的相关寄存器（地址 0120h ~ 0133h）的存取无效。

25.2.2 SSU/IIC 引脚选择寄存器 (SSUIICSR)

地址	地址 018Ch							
位	b7	b6	b5	b4	b3	b2	b1	b0
符号	—	—	—	—	—	—	—	IICSEL
复位后的值	0	0	0	0	0	0	0	0

位	符号	位名	功能	R/W
b0	IICSEL	SSU/I ² C 总线转换位	0: 选择 SSU 功能 1: 选择 I ² C 总线功能	R/W
b1	—	保留位	必须置“0”。	R/W
b2	—	什么也不指定。读写值都为“0”。		—
b3	—			
b4	—	保留位	必须置“0”。	R/W
b5	—			
b6	—			
b7	—			

25.2.3 输入 / 输出功能的引脚选择寄存器 (PINSR)

地址	地址 018Fh							
位	b7	b6	b5	b4	b3	b2	b1	b0
符号	SDADLY1	SDADLY0	IICTCHALF	IICTCTWI	IOINSEL	—	—	—
复位后的值	0	0	0	0	0	0	0	0

位	符号	位名	功能	R/W
b0	—	保留位	必须置“0”。	R/W
b1	—			R/W
b2	—	什么也不指定。读写值都为“0”。		—
b3	IOINSEL	I/O 端口的输入功能选择位	0: I/O 端口的输入功能取决于 PDi (i=0 ~ 4) 寄存器。 当 PDi 寄存器的 PDi _j (j=0 ~ 7) 位为“0” (输入模式) 时, 读引脚的输入电平。 当 PDi 寄存器的 PDi _j 位为“1” (输出模式) 时, 读端口锁存器。 1: I/O 端口的输入功能与 PDi 寄存器无关, 读引脚的输入电平。	R/W
b4	IICTCTWI	2 倍 I ² C 传送率的选择位	0: 传送率为 ICCR1 寄存器 CKS0 ~ CKS3 位的设定值 1: 传送率为 ICCR1 寄存器 CKS0 ~ CKS3 位设定值的 2 倍	R/W
b5	IICTCHALF	1/2 倍 I ² C 传送率的选择位	0: 传送率为 ICCR1 寄存器 CKS0 ~ CKS3 位的设定值 1: 传送率为 ICCR1 寄存器 CKS0 ~ CKS3 位设定值的 1/2 倍	R/W
b6	SDADLY0	SDA 引脚的数字延迟选择位	b7 b6 0 0: 3×f1 周期的数字延迟 0 1: 11×f1 周期的数字延迟 1 0: 19×f1 周期的数字延迟 1 1: 不能设定	R/W
b7	SDADLY1			R/W

IOINSEL 位 (I/O 端口的输入功能选择位)

IOINSEL 位是在 PDi (i=0 ~ 4) 寄存器的 PDi_j (j=0 ~ 7) 位为“1” (输出模式) 时选择读 I/O 端口的引脚输入电平的位。如果将此位置“1”, I/O 端口的输入功能就读引脚的输入电平, 与 PDi 寄存器无关。

IOINSEL 位的 I/O 端口的读取值如表 25.3 所示。除了 P4_2 以外, 能通过 IOINSEL 位更改全部 I/O 端口的输入功能。

表 25.3 IOINSEL 位的 I/O 端口的读取值

PDi 寄存器的 PDi _j 位	“0” (输入模式)		“1” (输出模式)	
	“0”	“1”	“0”	“1”
I/O 端口的读取值	引脚的输入电平		端口锁存器的值	引脚的输入电平

25.2.4 IIC 总线发送数据寄存器 (ICDRT)

地址	地址 0194h							
位	b7	b6	b5	b4	b3	b2	b1	b0
符号	—	—	—	—	—	—	—	—
复位后的值	1	1	1	1	1	1	1	1

位	功能	R/W
b7 ~ b0	保存发送数据。 如果检测到 ICDRS 寄存器为空，就将被保存的发送数据传送到 ICDRS 寄存器，开始发送。 如果在从 ICDRS 寄存器发送数据的过程中将下一个发送数据写到 ICDRT 寄存器，就能连续发送。 当 ICMR 寄存器的 MLS 位为“1”（LSB first 的数据传送）时，如果在写 ICDRT 寄存器后读此寄存器，就能读到 MSB 和 LSB 顺序颠倒的数据。	R/W

25.2.5 IIC 总线接收数据寄存器 (ICDRR)

地址	地址 0196h							
位	b7	b6	b5	b4	b3	b2	b1	b0
符号	—	—	—	—	—	—	—	—
复位后的值	1	1	1	1	1	1	1	1

位	功能	R/W
b7 ~ b0	保存接收数据。 如果 ICDRS 寄存器接收到 1 字节的数据，就将接收数据传送到 ICDRR 寄存器，然后能接收下一个数据。	R

25.2.6 IIC 总线控制寄存器 1 (ICCR1)

地址	地址 0198h							
位	b7	b6	b5	b4	b3	b2	b1	b0
符号	ICE	RCVD	MST	TRS	CKS3	CKS2	CKS1	CKS0
复位后的值	0	0	0	0	0	0	0	0

位	符号	位名	功能	R/W
b0	CKS0	传送时钟选择位 3 ~ 0 (注 1)	b3 b2 b1 b0 0 0 0 0: f1/28	R/W
b1	CKS1		0 0 0 1: f1/40	R/W
b2	CKS2		0 0 1 0: f1/48	R/W
b3	CKS3		0 0 1 1: f1/64 0 1 0 0: f1/80 0 1 0 1: f1/100 0 1 1 0: f1/112 0 1 1 1: f1/128 1 0 0 0: f1/56 1 0 0 1: f1/80 1 0 1 0: f1/96 1 0 1 1: f1/128 1 1 0 0: f1/160 1 1 0 1: f1/200 1 1 1 0: f1/224 1 1 1 1: f1/256	R/W
b4	TRS	发送 / 接收选择位 (注 2、注 3、注 6)	b5 b4 0 0: 从属接收模式 (注 4)	R/W
b5	MST	主控 / 从属选择位 (注 5、注 6)	0 1: 从属发送模式 1 0: 主控接收模式 1 1: 主控发送模式	R/W
b6	RCVD	接收禁止位	在 TRS=0 的状态下读 ICDRR 寄存器后 0: 继续下一个数据的接收 1: 禁止下一个数据的接收	R/W
b7	ICE	I ² C 总线接口允许位	0: 此模块处于功能停止状态 (SCL 引脚和 SDA 引脚用作端口) 1: 此模块处于可传送状态 (SCL 引脚和 SDA 引脚处于总线驱动状态)	R/W

注 1. 在 主控模式中，必须根据所需的传送率进行设定。有关传送率请参照“表 25.4 ~ 表 25.5 传送速率的例子”。在从属模式中，此位用于确保发送模式的数据准备时间，此时间在 CKS3=0 时为 10Tcyc，在 CKS3=1 时为 20Tcyc (1Tcyc=1/f1(s))。

注 2. 必须在传送帧之间改写 TRS 位。

注 3. 在从属接收模式中，如果开始条件后的 7 位和 SAR 寄存器设定的从属地址相同并且第 8 位为“1”，TRS 位就变为“1”。

注 4. 如果在 I²C 总线格式的主控模式中总线竞争失败，MST 位和 TRS 位就变为“0”，进入从属接收模式。

注 5. 如果在时钟同步串行格式的主控接收模式中发生溢出错误，MST 位就变为“0”，进入从属接收模式。

注 6. 在用于多主控时，必须使用 MOV 指令设定 TRS 位和 MST 位。

25.2.7 IIC 总线控制寄存器 2 (ICCR2)

地址	地址 0199h							
位	b7	b6	b5	b4	b3	b2	b1	b0
符号	BBSY	SCP	SDAO	SDAOP	SCLO	—	IICRST	—
复位后的值	0	1	1	1	1	1	0	1

位	符号	位名	功能	R/W
b0	—	什么也不指定。只能写“0”，读取值为“1”。		—
b1	IICRST	I ² C 总线控制部复位的位	如果在 I ² C 总线运行中因通信故障等造成意外停机时给此位写“1”，就不进行端口的设定以及寄存器的初始化，而将 I ² C 总线的控制部复位。	R/W
b2	—	什么也不指定。只能写“0”，读取值为“1”。		—
b3	SCLO	SCL 监视标志	0: SCL 引脚为“L”电平 1: SCL 引脚为“H”电平	R
b4	SDAOP	SDAO 写保护位	必须在改写 SDAO 位的同时给此位写“0”（注1）。 读取值为“1”。	R/W
b5	SDAO	SDA 输出值控制位	读时 0: SDA 引脚的输出为“L”电平 1: SDA 引脚的输出为“H”电平 写时（注1、注2） 0: 将 SDA 引脚的输出改为“L”电平。 1: 将 SDA 引脚的输出电平改为高阻抗（通过外部上拉电阻输出“H”电平）。	R/W
b6	SCP	开始 / 停止条件的发行禁止位	必须在写 BBSY 位的同时给此位写“0”（注3）。 读取值为“1”，即使写“1”，值也不变。	R/W
b7	BBSY	总线忙位（注4）	读时 0: 总线处于释放状态（在 SCL 信号为“H”电平的状态下，SDA 信号从“L”电平变为“H”电平。） 1: 总线处于占有状态（在 SCL 信号为“H”电平的状态下，SDA 信号从“H”电平变为“L”电平。） 写时（注3） 0: 发行停止条件 1: 发行开始条件	R/W

注 1. 在改写 SDAO 位时，必须同时使用 MOV 指令给 SDAOP 位写“0”。

注 2. 不能在传送过程中写此位。

注 3. 此位在主控模式中有效。在写 BBSY 位时，必须同时使用 MOV 指令给 SCP 位写“0”。在重新发行开始条件时，也必须进行相同的操作。

注 4. 此位在时钟同步串行格式时无效。

25.2.8 IIC 总线模式寄存器 (ICMR)

地址	地址 019Ah							
位	b7	b6	b5	b4	b3	b2	b1	b0
符号	MLS	WAIT	—	—	BCWP	BC2	BC1	BC0
复位后的值	0	0	0	1	1	0	0	0

位	符号	位名	功能	R/W
b0	BC0	位计数器 2 ~ 0	I ² C 总线格式 (读时, 为剩余的传送位数; 写时, 为下一个要传送的数据位数。) (注 1、注 2) b2 b1 b0 0 0 0: 9 位 (注 3) 0 0 1: 2 位 0 1 0: 3 位 0 1 1: 4 位 1 0 0: 5 位 1 0 1: 6 位 1 1 0: 7 位 1 1 1: 8 位 时钟同步串行格式 (读时, 为剩余的传送位数; 写时, 只能写 “000b”。) b2 b1 b0 0 0 0: 8 位 0 0 1: 1 位 0 1 0: 2 位 0 1 1: 3 位 1 0 0: 4 位 1 0 1: 5 位 1 1 0: 6 位 1 1 1: 7 位	R/W
b1	BC1			R/W
b2	BC2			R/W
b3	BCWP	BC 写保护位	在改写 BC0 ~ BC2 位时, 必须同时给此位写 “0” (注 2、注 4)。 读取值为 “1”。	R/W
b4	—	什么也不指定。只能写 “0”, 读取值为 “1”。		—
b5	—	保留位	必须置 “0”。	R/W
b6	WAIT	等待插入位 (注 5)	0: 无等待 (连续传送数据和应答) 1: 有等待 (在数据最后位的时钟下降后, 延长 2 个传送时钟的 “L” 电平。)	R/W
b7	MLS	MSB first/LSB first 选择位	0: 进行 MSB first 的数据传送 (注 6) 1: 进行 LSB first 的数据传送	R/W

注 1. 必须在传送帧之间进行改写。如果给此位写 “000b” 以外的值, 就必须在 SCL 信号为 “L” 电平时写此位。

注 2. 在写 BC0 ~ BC2 位时, 必须同时使用 MOV 指令给 BCWP 位写 “0”。

注 3. 在数据 (包括应答) 传送结束后, BC2 ~ BC0 位自动变为 “000b”。在检测到开始条件时, BC2 ~ BC0 位自动变为 “000b”。

注 4. 不能在时钟同步串行格式时改写此位。

注 5. 设定值在 I²C 总线格式的主控模式中有效, 而在 I²C 总线格式的从属模式中以及时钟同步串行格式时无效。

注 6. 在 I²C 总线格式时, 必须将此位置 “0”。

25.2.9 IIC 总线中断允许寄存器 (ICIER)

地址	地址 019Bh							
位	b7	b6	b5	b4	b3	b2	b1	b0
符号	TIE	TEIE	RIE	NAKIE	STIE	ACKE	ACKBR	ACKBT
复位后的值	0	0	0	0	0	0	0	0

位	符号	位名	功能	R/W
b0	ACKBT	发送应答选择位	0: 在接收模式中, 在应答时发送 “0”。 1: 在接收模式中, 在应答时发送 “1”。	R/W
b1	ACKBR	接收应答位	0: 在发送模式中, 从接收器件收到的应答位为 “0”。 1: 在发送模式中, 从接收器件收到的应答位为 “1”。	R
b2	ACKE	应答位判断选择位	0: 忽视接收应答的内容而进行连续传送 1: 在接收应答位为 “1” 时中止传送	R/W
b3	STIE	停止条件检测中断允许位	0: 禁止停止条件检测中断请求 1: 允许停止条件检测中断请求 (注 2)	R/W
b4	NAKIE	NACK 接收中断允许位	0: 禁止 NACK 接收中断请求和仲裁失败 / 溢出错误中断请求 1: 允许 NACK 接收中断请求和仲裁失败 / 溢出错误中断请求 (注 1)	R/W
b5	RIE	接收中断允许位	0: 禁止接收数据满和溢出错误的中断请求 1: 允许接收数据满和溢出错误的中断请求 (注 1)	R/W
b6	TEIE	发送结束中断允许位	0: 禁止发送结束中断请求 1: 允许发送结束中断请求	R/W
b7	TIE	发送中断允许位	0: 禁止发送数据空中断请求 1: 允许发送数据空中断请求	R/W

注 1. 这是时钟同步格式的溢出错误中断请求。

注 2. 当 ICSR 寄存器的 STOP 位为 “0” 时, 必须将 STIE 位置 “1” (允许停止条件检测中断请求)。

25.2.10 IIC 总线状态寄存器 (ICSR)

地址	地址 019Ch							
位	b7	b6	b5	b4	b3	b2	b1	b0
符号	TDRE	TEND	RDRF	NACKF	STOP	AL	AAS	ADZ
复位后的值	0	0	0	0	X	0	0	0

位	符号	位名	功能	R/W
b0	ADZ	一般调用地址识别标志 (注 1、注 2)	在检测到一般调用地址时, 此位变为“1”。	R/W
b1	AAS	从属地址识别标志 (注 1)	在从属接收模式中, 如果开始条件后的第 1 个帧和 SAR 寄存器的 SVA0 ~ SVA6 相同, 此位就变为“1” (检测到从属地址和一般调用地址)。	R/W
b2	AL	仲裁失败标志 / 溢出错误标志 (注 1)	在 I ² C 总线格式时, 表示在主控模式中总线竞争失败。 在以下的情况下, 此位变为“1” (注 3): <ul style="list-style-type: none"> 在 主控发送模式中, 在 SCL 信号的上升沿内部 SDA 信号和 SDA 引脚的电平不相同。 在 主控发送 / 接收模式中, 在检测到开始条件时 SDA 引脚为“H”电平。 在时钟同步格式时, 表示发生溢出错误。在以下的情况下, 此位变为“1”: <ul style="list-style-type: none"> 在 RDRF 位为“1”的状态下接收到下一个数据的最后位。 	R/W
b3	STOP	停止条件检测标志 (注 1)	如果在帧传送结束后检测到停止条件, 此位变就为“1”。	R/W
b4	NACKF	无应答检测标志 (注 1、注 4)	如果在发送时接收器件没有应答, 此位就变为“1”。	R/W
b5	RDRF	接收数据寄存器满标志 (注 1、注 5)	在已将接收数据从 ICDRS 寄存器传送到 ICDRR 寄存器时, 此位变为“1”。	R/W
b6	TEND	发送结束标志 (注 1、注 6)	在 I ² C 总线格式的情况下, 如果在 TDRE 位为“1”的状态下 SCL 信号的第 9 个时钟上升, 此位就变为“1”。 在时钟同步格式的情况下, 当发送了发送帧的最后位时, 此位变为“1”。	R/W
b7	TDRE	发送数据空标志 (注 1、注 6)	在以下的情况下, 此位变为“1”: <ul style="list-style-type: none"> 将数据从 ICDRT 寄存器传送到 ICDRS 寄存器并且 ICDRT 寄存器为空。 将 ICCR1 寄存器的 TRS 位置“1” (发送模式)。 发行开始条件 (包括重新发送)。 从从属接收模式变为从属发送模式。 	R/W

注 1. 如果在读到“1”后写“0”, 各位就变为“0”。

注 2. 此位在 I²C 总线格式的从属接收模式中有效。

注 3. 在多个主控几乎同时占有总线时, I²C 总线接口监视 SDA, 如果和自己发送的数据不同, 就将 AL 标志置“1”, 表示总线被其他主控占有。

注 4. 在 ICIEI 寄存器的 ACKE 位为“1” (在接收应答位为“1”时, 中止传送) 时, NACKF 位有效。

注 5. 如果从 ICDRR 寄存器读数据, RDRF 位就变为“0”。

注 6. 如果将数据写到 ICDRT 寄存器, TEND 位和 TDRE 位就变为“0”。

在连续存取 ICSR 寄存器时, 必须在存取的指令之间至少插入 1 条 NOP 指令。

25.2.11 从属地址寄存器 (SAR)

地址	地址 019Dh							
位	b7	b6	b5	b4	b3	b2	b1	b0
符号	SVA6	SVA5	SVA4	SVA3	SVA2	SVA1	SVA0	FS
复位后的值	0	0	0	0	0	0	0	0

位	符号	位名	功能	R/W
b0	FS	格式选择位	0: I ² C 总线格式 1: 时钟同步串行格式	R/W
b1	SVA0	从属地址 6 ~ 0	必须设定和 I ² C 总线连接的其他从属器件不同的地址。 在 I ² C 总线格式的从属模式中, 如果在开始条件后送来的第 1 个帧的高 7 位和 SVA0 ~ SVA6 相同, 就作为从属器件运行。	R/W
b2	SVA1			R/W
b3	SVA2			R/W
b4	SVA3			R/W
b5	SVA4			R/W
b6	SVA5			R/W
b7	SVA6			R/W

25.2.12 IIC 总线移位寄存器 (ICDRS)

位	b7	b6	b5	b4	b3	b2	b1	b0
符号	—	—	—	—	—	—	—	—

位	功能	R/W
b7 ~ b0	这是发送和接收数据的移位寄存器。 在发送时, 将发送数据从 ICRDT 寄存器传送到 ICDRS 寄存器, 从 SDA 引脚输出数据。 在接收时, 如果 1 字节数据的接收结束, 就将数据从 ICDRS 寄存器传送到 ICDRR 寄存器。	—

25.3 有关多个模式的共同事项

25.3.1 传送时钟

当 ICCR1 寄存器的 MST 位为“0”时，传送时钟是 SCL 引脚输入的外部时钟。

当 ICCR1 寄存器的 MST 位为“1”时，传送时钟是 ICCR1 寄存器的 CKS0 ~ CKS3 位、PINSR 寄存器的 IICTCTWI 位和 IICTCHALF 位选择的内部时钟，并且从 SCL 引脚输出。传送率的例子（1）如表 25.4 所示。

表 25.4 传送率的例子（1）

PINSR 寄存器		ICCR1 寄存器				传送 时钟	传送率						
IICTCHALF	IICTCTWI	CKS3	CKS2	CKS1	CKS0		f1=5MHz	f1=8MHz	f1=10MHz	f1=16MHz	f1=20MHz		
0	0	0	0	0	0	f1/28	179kHz	286kHz	357kHz	571kHz	714kHz		
					1	f1/40	125kHz	200kHz	250kHz	400kHz	500kHz		
				1	0	f1/48	104kHz	167kHz	208kHz	333kHz	417kHz		
					1	f1/64	78.1kHz	125kHz	156kHz	250kHz	313kHz		
				1	0	0	f1/80	62.5kHz	100kHz	125kHz	200kHz	250kHz	
						1	f1/100	50.0kHz	80.0kHz	100kHz	160kHz	200kHz	
			1		0	f1/112	44.6kHz	71.4kHz	89.3kHz	143kHz	179kHz		
					1	f1/128	39.1kHz	62.5kHz	78.1kHz	125kHz	156kHz		
					1	0	0	f1/56	89.3kHz	143kHz	179kHz	286kHz	357kHz
							1	f1/80	62.5kHz	100kHz	125kHz	200kHz	250kHz
			0	f1/96			52.1kHz	83.3kHz	104kHz	167kHz	208kHz		
			1	1		f1/128	39.1kHz	62.5kHz	78.1kHz	125kHz	156kHz		
		0		0		f1/160	31.3kHz	50.0kHz	62.5kHz	100kHz	125kHz		
				1		f1/200	25.0kHz	40.0kHz	50.0kHz	80.0kHz	100kHz		
		1	0	f1/224	22.3kHz	35.7kHz	44.6kHz	71.4kHz	89.3kHz				
			1	0	f1/256	19.5kHz	31.3kHz	39.1kHz	62.5kHz	78.1kHz			
				1	f1/256	19.5kHz	31.3kHz	39.1kHz	62.5kHz	78.1kHz			

表 25.5 传送率的例子 (2)

PINSR 寄存器		ICCR1 寄存器				传送 时钟	传送率							
IICTCHALF	IICTCTWI	CKS3	CKS2	CKS1	CKS0		f1=5MHz	f1=8MHz	f1=10MHz	f1=16MHz	f1=20MHz			
0	1	0	0	0	0	f1/28	358kHz	572kHz	714kHz	1142kHz	1428kHz			
					1	f1/40	250kHz	400kHz	500kHz	800kHz	1000kHz			
				1	0	f1/48	208kHz	334kHz	416kHz	666kHz	834kHz			
					1	f1/64	156kHz	250kHz	312kHz	500kHz	626kHz			
				0	0	f1/80	125kHz	200kHz	250kHz	400kHz	500kHz			
					1	f1/100	100kHz	160kHz	200kHz	320kHz	400kHz			
			1	0	f1/112	89kHz	143kHz	179kHz	286kHz	358kHz				
				1	f1/128	78kHz	125kHz	156kHz	250kHz	312kHz				
			1	0	0	0	f1/56	179kHz	286kHz	358kHz	572kHz	714kHz		
						1	f1/80	125kHz	200kHz	250kHz	400kHz	500kHz		
					1	0	f1/96	104kHz	167kHz	208kHz	334kHz	416kHz		
						1	f1/128	78kHz	125kHz	156kHz	250kHz	312kHz		
		0			0	f1/160	63kHz	100kHz	125kHz	200kHz	250kHz			
					1	f1/200	50kHz	80kHz	100kHz	160kHz	200kHz			
		1		0	f1/224	45kHz	71kHz	89kHz	143kHz	179kHz				
				1	f1/256	39kHz	63kHz	78kHz	125kHz	156kHz				
		1		0	0	0	0	0	f1/28	90kHz	143kHz	179kHz	286kHz	357kHz
								1	f1/40	63kHz	100kHz	125kHz	200kHz	250kHz
							1	0	f1/48	52kHz	84kHz	104kHz	167kHz	209kHz
								1	f1/64	39kHz	63kHz	78kHz	125kHz	157kHz
			0				0	f1/80	31kHz	50kHz	63kHz	100kHz	125kHz	
							1	f1/100	25kHz	40kHz	50kHz	80kHz	100kHz	
			1			0	f1/112	22kHz	36kHz	45kHz	72kHz	90kHz		
						1	f1/128	20kHz	31kHz	39kHz	63kHz	78kHz		
1	0		0			0	f1/56	45kHz	72kHz	90kHz	143kHz	179kHz		
						1	f1/80	31kHz	50kHz	63kHz	100kHz	125kHz		
			1			0	f1/96	26kHz	42kHz	52kHz	84kHz	104kHz		
						1	f1/128	20kHz	31kHz	39kHz	63kHz	78kHz		
			0		0	f1/160	16kHz	25kHz	31kHz	50kHz	63kHz			
					1	f1/200	13kHz	20kHz	25kHz	40kHz	50kHz			
	1		0		f1/224	11kHz	18kHz	22kHz	36kHz	45kHz				
			1		f1/256	10kHz	16kHz	20kHz	31kHz	39kHz				

25.3.2 SDA 引脚的数字延迟的选择

能通过 PINSR 寄存器的 SDADLY0 ~ SDADLY1 位选择 SDA 引脚的数字延迟值，SDA 引脚的数字延迟的运行例子如图 25.3 所示。




图 25.3 SDA 引脚的数字延迟的运行例子

25.3.3 中断请求

在 I²C 总线格式时，I²C 总线接口的中断请求有 6 种；在时钟同步串行格式时，中断请求有 4 种。I²C 总线接口的中断请求如表 25.6 所示。

由于这些中断请求被分配在 I²C 总线接口的中断向量表中，所以需要根据各位判断中断源。

表 25.6 I²C 总线接口的中断请求

中断请求		发生条件	格式	
			I ² C 总线	时钟同步串行
发送数据空	TXI	TIE=1 且 TDRE=1	有效	有效
发送结束	TEI	TEIE=1 且 TEND=1	有效	有效
接收数据满	RXI	RIE=1 且 RDRF=1	有效	有效
停止条件检测	STPI	STIE=1 且 STOP=1	有效	无效
NACK 检测	NAKI	NAKIE=1 且 AL=1 (或者 NAKIE=1 且 NACKF=1)	有效	无效
仲裁失败 / 溢出错误			有效	有效

STIE、NAKIE、RIE、TEIE、TIE: ICIEP 寄存器的位

AL、STOP、NACKF、RDRF、TEND、TDRE: ICSR 寄存器的位

在满足表 25.6 的发生条件时，产生 I²C 总线接口的中断请求。必须通过 I²C 总线接口的中断程序将各自的中断发生条件位置“0”。

但是，通过将发送数据写到 ICDRT 寄存器，TDRE 位和 TEND 位自动变为“0”；通过读 ICDRR 寄存器，RDRF 位自动变为“0”。尤其是在将发送数据写到 ICDRT 寄存器时，TDRE 位变为“0”；在将数据从 ICDRT 寄存器传送到 ICDRS 寄存器时，TDRE 位变为“1”。此时，如果将 TDRE 位置“0”，就可能多发送 1 字节数据。

要将 STIE 位置“1”（允许停止条件检测的中断请求）时，必须在 STOP 位为“0”时进行此操作。

25.4 I²C 总线接口模式

25.4.1 I²C 总线格式

如果将 SAR 寄存器的 FS 位置“0”，就以 I²C 总线格式进行通信。

I²C 总线格式和总线时序如图 25.4 所示，接在开始条件后的第 1 个帧总是由 8 位构成。




图 25.4 I²C 总线格式和总线时序

25.4.2 主控发送

在主控发送模式中，主控制器输出发送时钟和发送数据，从属器件返回应答。主控发送模式的运行时序（I²C 总线接口模式）如图 25.5 和图 25.6 所示。

主控发送模式的发送步骤和运行如下所示：

1. 为了对 ICSR 寄存器的 STOP 位进行初始化，必须先将此位置“0”，再将 ICCR1 寄存器的 ICE 位置“1”（可传送状态），然后设定 ICMR 寄存器的 WAIT 位、MLS 位和 ICCR1 寄存器的 CKS0 ~ CKS3 位等（初始设定）。
2. 必须读 ICCR2 寄存器的 BBSY 位，在确认总线处于释放状态后，将 ICCR1 寄存器的 TRS 位和 MST 位设定为主控发送模式，然后使用 MOV 指令写 BBSY=1 和 SCP=0（发行开始条件），生成开始条件。
3. 必须在确认 ICSR 寄存器的 TDRE 位为“1”后，将发送数据写到 ICDRT 寄存器（第 1 个字节是表示从属地址和 R/W 的数据）。此时，TDRE 位自动变为“0”，在将数据从 ICDRT 寄存器传送到 ICDRS 寄存器后，TDRE 位再次变为“1”。
4. 在 TDRE 位为“1”的状态下结束 1 字节数据的发送，在发送时钟的第 9 个时钟的上升沿，ICSR 寄存器的 TEND 位变为“1”。必须读 ICIEP 寄存器的 ACKBR 位，在确认从属器件已被选择后，将第 2 个字节的数据写到 ICDRT 寄存器。当 ACKBR 位为“1”时，从属器件没有被识别，所以必须发行停止条件。通过使用 MOV 指令写 BBSY=0 和 SCP=0 来发行停止条件，而且在尚未准备好数据时或者发行停止条件前，SCL 被固定为“L”电平。
5. 每当 TDRE 位变为“1”时，必须将第 2 个字节以后的发送数据写到 ICDRT 寄存器。
6. 在要发送的字节数被写到 ICDRT 寄存器后，必须在 TDRE 位为“1”的状态下等到 TEND 位变为“1”，或者在 ICIEP 寄存器的 ACKE 位为“1”（接收应答位为“1”时，中止传送）的状态下等待接收器件的 NACK（ICSR 寄存器的 NACKF=1），然后发行停止条件，将 TEND 位或者 NACKF 位置“0”。
7. 当 ICSR 寄存器的 STOP 位变为“1”时，必须返回从属接收模式。




图 25.5 主控发送模式的运行时序（I²C 总线接口模式）（1）




图 25.6 主控发送模式的运行时序 (I²C 总线接口模式) (2)

25.4.3 主控接收

在主控接收模式中，主控制器输出接收时钟，在接收到从属器件的数据后返回应答。主控接收模式的运行时序（I²C 总线接口模式）如图 25.7 和图 25.8 所示。

主控接收模式的接收步骤和运行如下所示：

1. 必须先将 ICSR 寄存器的 TEND 位置 “0”，再将 ICCR1 寄存器的 TRS 位置 “0”，从主控发送模式转换为主控接收模式，然后将 ICSR 寄存器的 TDRE 位置 “0”。
2. 一旦虚读 ICDRR 寄存器，就开始接收，与内部时钟同步输出接收时钟并接收数据。在接收时钟的第 9 个时钟，主控制器将 ICIER 寄存器的 ACKBT 位设定的电平输出到 SDA。
3. 结束 1 帧数据的接收，在接收时钟的第 9 个时钟的上升沿，ICSR 寄存器的 RDRF 位变为 “1”。此时，如果读 ICDRR 寄存器，就能读到接收数据，同时 RDRF 位变为 “0”。
4. 每当 RDRF 位变为 “1” 时读 ICDRR 寄存器，就能连续接收。在 RDRF 位为 “1” 的状态下，如果因其它处理而推迟了 ICDRR 寄存器的读操作并且第 8 个时钟下降，就在读 ICDRR 寄存器前将 SCL 固定为 “L” 电平。
5. 在下一个接收数据为最后帧的情况下，必须在读 ICDRR 寄存器前将 ICCR1 寄存器的 RCVD 位置 “1”（禁止下一个数据的接收）。从而，在接收下一个数据后变为可发行停止条件的状态。
6. 如果在接收时钟的第 9 个时钟的上升沿，RDRF 位变为 “1”，就必须发行停止条件。
7. 当 ICSR 寄存器的 STOP 位变为 “1” 时，必须读 ICDRR 寄存器，然后将 RCVD 位置 “0”（继续下一个数据的接收）。
8. 必须返回从属接收模式。




图 25.7 主控接收模式的运行时序（I²C 总线接口模式）（1）




图 25.8 主控接收模式的运行时序 (I²C 总线接口模式) (2)

25.4.4 从属发送

在从属发送模式中，从属器件输出发送数据，主控制器在输出接收时钟后返回应答。从属发送模式的运行时序（I²C 总线接口模式）如图 25.9 和图 25.10 所示。

从属发送模式的发送步骤和运行如下所示：

1. 必须先将 ICCR1 寄存器的 ICE 位置 “1”（可传送状态），再设定 ICMR 寄存器的 WAIT 位、MLS 位和 ICCR1 寄存器的 CKS0 ~ CKS3 位等（初始设定），然后将 ICCR1 寄存器的 TRS 位和 MST 位置 “0”，在从属接收模式中等待到相同的从属地址。
2. 如果在检测到开始条件后的第 1 个帧和从属地址相同，从属器件就在第 9 个时钟的上升沿，将 ICIER 寄存器的 ACKBT 位设定的电平输出到 SDA。此时，如果第 8 位的数据 ($\overline{R/W}$) 为 “1”，TRS 位和 ICSR 寄存器的 TDRE 位就变为 “1”，自动转换为从属发送模式。每当 TDRE 位变为 “1” 时将发送数据写到 ICDRT 寄存器，就能连续发送。
3. 在将最后的发送数据写到 ICDRT 寄存器后，如果 TDRE 位变为 “1”，就必须在 TDRE 位为 “1” 的状态下等待 ICSR 寄存器的 TEND 位变为 “1”。如果 TEND 位变为 “1”，就必须将 TEND 位置 “0”。
4. 要结束处理时，必须将 TRS 位置 “0” 并虚读 ICDRR 寄存器，释放 SCL。
5. 必须将 TDRE 位置 “0”。




图 25.9 从属发送模式的运行时序（I²C 总线接口模式）（1）




图 25.10 从属发送模式的运行时序 (I²C 总线接口模式) (2)

25.4.5 从属接收

在从属接收模式中，主控制器输出发送时钟和发送数据，从属器件返回应答。从属接收模式的运行时序 (I²C 总线接口模式) 如图 25.11 和图 25.12 所示。

从属接收模式的接收步骤和运行如下所示：

1. 必须先将 ICCR1 寄存器的 ICE 位置 “1” (可传送状态)，再设定 ICMR 寄存器的 WAIT 位、MLS 位和 ICCR1 寄存器的 CKS0 ~ CKS3 位等 (初始设定)，然后将 ICCR1 寄存器的 TRS 位和 MST 位置 “0”，在从属接收模式中等待到相同的从属地址。
2. 如果在检测到开始条件后的第 1 个帧和从属地址相同，从属器件就在第 9 个时钟的上升沿，将 ICIER 寄存器的 ACKBT 位设定的电平输出到 SDA。同时，ICSR 寄存器的 RDRF 位变为 “1”，所以必须虚读 ICDRR 寄存器 (因为读取的数据表示从属地址 + R/W，所以不需要)。
3. 每当 RDRF 位变为 “1” 时，必须读 ICDRR 寄存器。如果在 RDRF 位为 “1” 的状态下第 8 个时钟下降，就在读 ICDRR 寄存器前将 SCL 固定为 “L” 电平。读 ICDRR 寄存器前所更改的应答设定 (返回给主控制器) 将反映在下一个传送帧。
4. 同样，从 ICDRR 寄存器读最后的字节数据。




图 25.11 从属接收模式的运行时序 (I²C 总线接口模式) (1)




图 25.12 从属接收模式的运行时序 (I²C 总线接口模式) (2)

25.5 时钟同步串行模式

25.5.1 时钟同步串行格式

如果将 SAR 寄存器的 FS 位置“1”，就以时钟同步串行格式进行通信。

时钟同步串行格式的传送格式如图 25.13 所示。

当 ICCR1 寄存器的 MST 位为“1”时，从 SCL 输出传送时钟；当 MST 位为“0”时，输入外部时钟。

在 SCL 时钟的 2 个下降沿之间输出传送数据，在 SCL 时钟的上升沿确定数据。能通过 ICMR 寄存器的 MLS 位选择 MSB first 或者 LSB first 的数据传送顺序，并且能通过 ICCR2 寄存器的 SDAO 位，在传送待机时更改 SDA 的输出电平。




图 25.13 时钟同步串行格式的传送格式

25.5.2 发送

在发送模式中，与传送时钟的下降沿同步从 SDA 输出发送数据。当 ICCR1 寄存器的 MST 位为“1”时，输出传送时钟；当 MST 位为“0”，输入传送时钟。

发送模式的运行时序（时钟同步串行模式）如图 25.14 所示。

发送模式的步骤和运行如下所示：

1. 必须先将 ICCR1 寄存器的 ICE 位置“1”（可传送状态），然后设定 ICCR1 寄存器的 CKS0~CKS3 位和 MST 位等（初始设定）。
2. 必须通过将 ICCR1 寄存器的 TRS 位置“1”设定为发送模式，从而 ICSR 寄存器的 TDRE 位变为“1”。
3. 必须在确认 TDRE 位为“1”后，将发送数据写到 ICDRT 寄存器，从而将数据从 ICDRT 寄存器传送到 ICDRS 寄存器，并且 TDRE 位自动变为“1”。如果每当 TDRE 位变为“1”时将数据写到 ICDRT 寄存器，就能连续发送。在从发送模式转换为接收模式时，必须在 TDRE 位为“1”的状态下将 TRS 位置“0”。




图 25.14 发送模式的运行时序（时钟同步串行模式）

25.5.3 接收

在接收模式中，在传送时钟的上升沿锁存数据。当 ICCR1 寄存器的 MST 位为“1”时，输出传送时钟；当 MST 位为“0”时，输入传送时钟。

接收模式的运行时序（时钟同步串行模式）如图 25.15 所示。

接收模式的步骤和运行如下所示：

1. 必须先将 ICCR1 寄存器的 ICE 位置“1”（可传送状态），然后设定 ICCR1 寄存器的 CKS0~CKS3 位和 MST 位等（初始设定）。
2. 在输出传送时钟时，必须将 MST 位置“1”，从而开始输出接收时钟。
3. 如果接收结束，就将数据从 ICDRS 寄存器传送到 ICDRR 寄存器，ICSR 寄存器的 RDRF 位变为“1”。当 MST 位为“1”时，因为处于可接受下一个字节数据的状态，所以连续输出时钟。如果每当 RDRF 位变为“1”时读 ICDRR 寄存器，就能连续接收。如果在 RDRF 位为“1”的状态下第 8 个时钟上升，就检测到溢出，ICSR 寄存器的 AL 位变为“1”。此时，ICDRR 寄存器保持以前的接收数据。
4. 当 MST 位为“1”时，为了停止接收，必须在将 ICCR1 寄存器的 RCVD 位置“1”（禁止下一个数据的接收）后读 ICDRR 寄存器，从而在结束下一个字节数据的接收后，将 SCL 固定为“H”电平。




图 25.15 接收模式的运行时序（时钟同步串行模式）

25.6 寄存器的设定例子

使用 I²C 总线接口时的寄存器设定例子如图 25.16 ~ 图 25.19 所示。




图 25.16 主控发送模式的寄存器设定例子 (I²C 总线接口模式)




图 25.17 主控接收模式的寄存器设定例子（I²C 总线接口模式）




图 25.18 从属发送模式的寄存器设定例子 (I²C 总线接口模式)




图 25.19 从属接收模式的寄存器设定例子 (I²C 总线接口模式)

25.7 噪声消除电路

SCL 引脚和 SDA 引脚的状态经过噪声消除电路被取到内部。噪声消除电路的框图如图 25.20 所示。

噪声消除电路由 2 段串联的锁存器电路和匹配检测电路构成。通过 f1 对 SCL 引脚的输入信号（或者 SDA 引脚的输入信号）进行采样，如果 2 个锁存器的输出电平相同，就将该电平信号传送到后段，否则就保持以前的值。




图 25.20 噪声消除电路的框图

25.8 位同步电路

在将 I²C 总线接口设定为主控模式时，以下 2 种状态可能会缩短“H”电平的期间，所以需要监视 SCL，边按位取得同步边进行通信。

- SCL 通过从属器件保持为“L”电平。
- 因 SCL 线的负载（负载电容和上拉电阻）而使 SCL 的信号上升变得缓慢。

位同步电路的时序如图 25.21 所示，SCL 从输出“L”电平变为高阻抗到监视 SCL 为止的时间如表 25.7 所示。




图 25.21 位同步电路的时序

表 25.7 SCL 从输出“L”电平变为高阻抗到监视 SCL 为止的时间

ICCR1 寄存器		监视 SCL 的时间
CKS3	CKS2	
0	0	7.5Tcyc
	1	19.5Tcyc
1	0	17.5Tcyc
	1	41.5Tcyc

$$1Tcyc=1/f1(s)$$

25.9 使用 I²C 总线接口时的注意事项

在使用 I²C 总线接口时，必须将 SSUICSR 寄存器的 IICSEL 位置“1”（选择 I²C 总线接口功能）。

26. 硬件 LIN

硬件 LIN 协同定时器 RA 和 UATR0 进行 LIN 通信。

26.1 概要

硬件 LIN 有以下特点。

硬件 LIN 的框图如图 26.1 所示。

通过 INT1 检测各模式中的 Wake Up 功能。

【主控模式】

- Synch Break 的产生
- 总线冲突的检测

【从属模式】

- Synch Break 的检测
- Synch Field 的测量
- Synch Break 和 Synch Field 信号的 UART0 输入控制功能
- 总线冲突的检测




图 26.1 硬件 LIN 的框图

26.2 输入 / 输出引脚

硬件 LIN 的引脚结构如表 26.1 所示。

表 26.1 硬件 LIN 的引脚结构

名称	引脚名	分配的引脚	输入 / 输出	功能
接收数据的输入	RXD0	P1_5 (注 1)	输入	硬件 LIN 的接收数据的输入引脚
发送数据的输出	TXD0	P1_4 (注 2)	输出	硬件 LIN 的发送数据的输出引脚

注 1. 在使用硬件 LIN 时, 请参照“表 7.18”。

注 2. 在使用硬件 LIN 时, 必须将 U0SR 寄存器的 TXD0SEL0 位置“1”。

26.3 寄存器说明

硬件 LIN 有以下寄存器:

- LIN 控制寄存器 2 (LINCR2)
- LIN 控制寄存器 (LINCR)
- LIN 状态寄存器 (LINST)

26.3.1 LIN 控制寄存器 2 (LINCR2)

地址 地址 0105h

位	b7	b6	b5	b4	b3	b2	b1	b0
符号	—	—	—	—	—	—	—	BCE
复位后的值	0	0	0	0	0	0	0	0

位	符号	位名	功能	R/W
b0	BCE	发送 Synch Break 时的总线冲突检测有效位	0: 禁止总线冲突检测 1: 总线冲突检测有效	R/W
b1	—	保留位	必须置“0”。	R/W
b2	—			
b3	—			
b4	—	什么也不指定。读写值都为“0”。		—
b5	—			
b6	—			
b7	—			

26.3.2 LIN 控制寄存器 (LINCR)

地址	地址 0106h							
位	b7	b6	b5	b4	b3	b2	b1	b0
符号	LINE	MST	SBE	LSTART	RXDSF	BCIE	SBIE	SFIE
复位后的值	0	0	0	0	0	0	0	0

位	符号	位名	功能	R/W
b0	SFIE	Synch Field 测量结束的中断允许位	0: 禁止 Synch Field 测量结束的中断 1: 允许 Synch Field 测量结束的中断	R/W
b1	SBIE	Synch Break 检测的中断允许位	0: 禁止 Synch Break 测量的中断 1: 允许 Synch Break 测量的中断	R/W
b2	BCIE	总线冲突检测的中断允许位	0: 禁止总线冲突测量的中断 1: 允许总线冲突测量的中断	R/W
b3	RXDSF	RXD0 输入的状态标志	0: RXD0 输入的允许状态 1: RXD0 输入的禁止状态	R
b4	LSTART	Synch Break 检测开始位 (注 1)	如果置“1”，就允许定时器RA的输入并且禁止RXD0的输入。读取值为“0”。	R/W
b5	SBE	RXD0 输入的屏蔽解除时序选择位 (只在从属模式中有效)	0: 在 Synch Break 检测后解除 1: 在 Synch Field 测量结束后解除	R/W
b6	MST	LIN 运行模式设定位 (注 2)	0: 从属模式 (Synch Break 检测电路工作) 1: 主控模式 (定时器 RA 的输出和 TXD0 进行逻辑 OR 运算)	R/W
b7	LINE	LIN 运行开始位	0: LIN 停止运行 1: LIN 开始运行 (注 3)	R/W

注 1. 在设定 LSTART 位后，必须先确认 RXDSF 标志是否为“1”，然后开始输入 Synch Break。

注 2. 在转换 LIN 运行模式时，必须暂停 LIN 的运行 (LINE 位 = 0)。

注 3. 在将 LINE 位置“1” (LIN 开始运行) 后，立即禁止对定时器 RA 和 UART0 的输入 (请参照“图 26.3 标题字段的发送流程图例子 (1)”和“图 26.7 标题字段的接收流程图例子 (2)”)。

26.3.3 LIN 状态寄存器 (LINST)

地址	地址 0107h							
位	b7	b6	b5	b4	b3	b2	b1	b0
符号	—	—	B2CLR	B1CLR	B0CLR	BCDCT	SBDCT	SFDCT
复位后的值	0	0	0	0	0	0	0	0

位	符号	位名	功能	R/W
b0	SFDCT	Synch Field 测量结束标志	此位为“1”时，表示 Synch Field 测量结束。	R
b1	SBDCT	Synch Break 检测标志	此位为“1”时，表示检测到 Synch Break 或者 Synch Break 产生结束。	R
b2	BCDCT	总线冲突检测标志	此位为“1”时，表示检测到总线冲突。	R
b3	B0CLR	SFDCT 标志清除位	如果给此位写“1”，就将 SFDCT 位置“0”。 读取值为“0”。	R/W
b4	B1CLR	SBDCT 标志清除位	如果给此位写“1”，就将 SBDCT 位置“0”。 读取值为“0”。	R/W
b5	B2CLR	BCDCT 标志清除位	如果给此位写“1”，就将 BCDCT 位置“0”。 读取值为“0”。	R/W
b6	—	什么也不指定。读写值都为“0”。		—
b7	—			

26.4 运行说明

26.4.1 主控模式

在 主控模式中，标题字段的发送运行例子和发送流程图例子分别如图 26.2 和图 26.3 ~ 图 26.4 所示。

硬件 LIN 发送标题字段时的运行如下：

1. 如果给定时器 RA 的 TRACR 寄存器的 TSTART 位写 “1”，就在定时器 RA 的 TRAPRE 和 TRA 寄存器设定的时间，从 TXD0 引脚输出 “L” 电平。
2. 如果定时器 RA 发生下溢，就将 TXD0 引脚的输出进行反相，并将 LINST 寄存器的 SBDCT 标志置 “1”。如果 LINCRC 寄存器的 SBIE 位已被置 “1”，就产生定时器 RA 中断。
3. 通过 UART0 发送 “55h”。
4. 在 “55h” 的发送结束后，通过 UART0 发送 ID 字段。
5. 在 ID 字段的发送结束后，进行应答字段的通信。




图 26.2 标题字段的发送运行例子




图 26.3 标题字段的发送流程图例子 (1)




图 26.4 标题字段的发送流程图例子 (2)

26.4.2 从属模式

在从属模式中，标题字段的接收运行例子和接收流程图例子分别如图 26.5 和图 26.6 ~ 图 26.8 所示。

硬件 LIN 接收标题字段时的运行如下：

1. 如果给硬件LIN的LINCRC寄存器的LSTART位写“1”，就能检测Synch Break。
2. 如果“L”电平的输入时间大于等于定时器RA的设定时间，就检测到Synch Break，并将LINST寄存器的SBDCT标志置“1”。如果LINCRC寄存器的SBIE位已被置“1”，就产生定时器RA中断，然后进行Synch Field的测量。
3. 接收Synch Field（55h）。此时，通过定时器RA检测开始位和bit0~bit6的时间，并能通过LINCRC的SBE位选择是否禁止将Synch Field信号输入到UART0的RXD0。
4. 当Synch Field测量结束时，就将LINST寄存器的SFDCT标志置“1”。如果LINCRC寄存器的SFIE位已被置“1”，就产生定时器RA中断。
5. 在Synch Field测量结束后，根据定时器RA的计数值计算传送速度，将该传送速度设定到UART0，并且重新设定定时器RA的TRAPRE寄存器和TRA寄存器，然后通过UART0接收ID字段。
6. 在ID字段接收结束后，进行应答字段的通信。




图 26.5 标题字段的接收运行例子




图 26.6 标题字段的接收流程图例子 (1)




图 26.7 标题字段的接收流程图例子 (2)




图 26.8 标题字段的接收流程图例子 (3)

26.4.3 总线冲突检测功能

在允许 UART0 发送 (U0C1 寄存器的 TE 位为 “1”) 时, 能使用总线冲突检测功能。要在发送 Synch Break 过程中进行总线冲突检测时, 必须将 LINCR2 寄存器的 BCE 位置 “1” (总线冲突检测有效)。

检测总线冲突时的运行例子如图 26.9 所示。




图 26.9 检测总线冲突时的运行例子

26.4.4 硬件 LIN 的结束处理

硬件 LIN 通信结束的流程图例子如图 26.10 所示。

必须在以下的情况下进行硬件 LIN 的结束处理：

- 使用总线冲突检测功能的情况：
在校验和发送结束后，进行硬件 LIN 的结束处理。
- 不使用总线冲突检测功能的情况：
在标题字段发送和接收结束后，进行硬件 LIN 的结束处理。




图 26.10 硬件 LIN 通信结束的流程图例子

26.5 中断请求

硬件 LIN 产生的中断请求有 Synch Break 检测、Synch Break 产生结束、Synch Field 测量结束和检测总线冲突共 4 种中断请求。这些中断和定时器 RA 的中断共用。

硬件 LIN 的中断请求如表 26.2 所示。

表 26.2 硬件 LIN 的中断请求

中断请求	状态标志	中断源
Synch Break 检测	SBDCT	在通过定时器 RA 测量 RXD0 的“L”电平输入时间的过程中发生下溢，或者在通信中“L”电平的输入时间长于 Synch Break 时间。
Synch Break 产生结束		在定时器 RA 设定的时间内结束 TXD0 的“L”电平输出。
Synch Field 测量结束	SFDCT	通过定时器 RA 测量到 Synch Field 的第 6 位。
总线冲突检测	BCDCT	在允许 UART0 发送的情况下，在数据锁存时 RXD0 的输入值和 TXD0 的输出值不同。

26.6 使用硬件 LIN 时的注意事项

有关标题字段和应答字段的超时处理，必须以 Synch Break 检测中断为起点，通过其它定时器测量时间。

27. A/D 转换器

有 1 个由电容耦合放大器构成的 10 位逐次逼近转换方式的 A/D 转换器。模拟输入与 P0_0 ~ P0_7 和 P1_0 ~ P1_3 引脚复用。

27.1 概要

A/D 转换器的性能和框图分别如表 27.1 和图 27.1 所示。

表 27.1 A/D 转换器的性能

项目	性能
A/D 转换方式	逐次逼近转换方式（电容耦合放大器）
模拟输入电压（注 1）	0V ~ AVCC
运行时钟 ϕ_{AD} （注 2）	fAD、fAD 的 2 分频、fAD 的 4 分频或者 fAD 的 8 分频 (fAD 为 f1 或者 fOCO-F)
分辨率	可选择 8 位或者 10 位。
绝对精度	AVCC=Vref=5V, ϕ_{AD} =20MHz 的情况 <ul style="list-style-type: none"> 当分辨率为 8 位时, 绝对精度为 ± 2LSB。 当分辨率为 10 位时, 绝对精度为 ± 3LSB。 AVCC=Vref=3.3V, ϕ_{AD} =16MHz 的情况 <ul style="list-style-type: none"> 当分辨率为 8 位时, 绝对精度为 ± 2LSB。 当分辨率为 10 位时, 绝对精度为 ± 5LSB。 AVCC=Vref=3.0V, ϕ_{AD} =10MHz 的情况 <ul style="list-style-type: none"> 当分辨率为 8 位时, 绝对精度为 ± 2LSB。 当分辨率为 10 位时, 绝对精度为 ± 5LSB。 AVCC=Vref=2.2V, ϕ_{AD} =5MHz 的情况 <ul style="list-style-type: none"> 当分辨率为 8 位时, 绝对精度为 ± 2LSB。 当分辨率为 10 位时, 绝对精度为 ± 5LSB。
运行模式	单次模式、重复模式 0、重复模式 1、单次扫描模式、重复扫描模式
模拟输入引脚	12 个 (AN0 ~ AN11)
A/D 转换的开始条件	<ul style="list-style-type: none"> 软件触发 定时器 RC 外部触发 （参照“27.3.3 A/D 转换的开始条件”）
每个引脚的转换速度（注 3） (ϕ_{AD} =fAD 的情况)	最短为 43 个 ϕ_{AD} 周期

注 1. 如果模拟输入电压超过基准电压, A/D 转换结果在 10 位模式中为 3FFh, 在 8 位模式中为 FFh。

注 2. 运行时钟 ϕ_{AD} 请参照“表 32.3 A/D 转换器特性”。

注 3. 在分辨率为 8 位和 10 位时, 每个引脚的转换速度最短为 43 个 ϕ_{AD} 周期。




图 27.1 A/D 转换器的框图

27.2 寄存器说明

27.2.1 芯片内部基准电压的控制寄存器（OCVREFCR）

地址	地址 0026h							
位	b7	b6	b5	b4	b3	b2	b1	b0
符号	—	—	—	—	—	—	—	OCVREFAN
复位后的值	0	0	0	0	0	0	0	0

位	符号	位名	功能	R/W
b0	OCVREFAN	芯片内部基准电压和模拟输入连接位（注 1）	0: 切断芯片内部基准电压和模拟输入的连接 1: 连接芯片内部基准电压和模拟输入	R/W
b1	—	保留位	必须置“0”。	R/W
b2	—			
b3	—			
b4	—			
b5	—			
b6	—			
b7	—			

注 1. 在将芯片内部基准电压用作模拟输入时，必须先将 ADCON1 寄存器的 ADEX0 位置“1”（选择芯片内部基准电压），然后将 OCVREFAN 位置“1”（连接芯片内部基准电压和模拟输入）。
不将芯片内部基准电压用作模拟输入时，必须先将 OCVREFAN 位置“0”（切断芯片内部基准电压和模拟输入的连接），然后将 ADEX0 位置“0”（不选择扩展模拟输入引脚）。

必须在将 PRCR 寄存器的 PRC3 位置“1”（允许写）后改写 OCVREFCR 寄存器。
如果在 A/D 转换过程中改写 OCVREFCR 寄存器的内容，转换结果就为不定值。

27.2.2 A/D 寄存器 i (ADi) (i=0 ~ 7)

地址 地址 00C1h ~ 00C0h (AD0)、地址 00C3h ~ 00C2h (AD1)、地址 00C5h ~ 00C4h (AD2)、
地址 00C7h ~ 00C6h (AD3)、地址 00C9h ~ 00C8h (AD4)、地址 00CBh ~ 00CAh (AD5)、
地址 00CDh ~ 00CCh (AD6)、地址 00CFh ~ 00CEh (AD7)

位	b7	b6	b5	b4	b3	b2	b1	b0
符号	—	—	—	—	—	—	—	—
复位后的值	X	X	X	X	X	X	X	X

位	b15	b14	b13	b12	b11	b10	b9	b8
符号	—	—	—	—	—	—	—	—
复位后的值	0	0	0	0	0	0	X	X

位	功能		R/W
	10 位模式 (ADCON1 寄存器的 BITS 位 =1)	8 位模式 (ADCON1 寄存器的 BITS 位 =0)	
b0	A/D 转换结果的低 8 位	A/D 转换结果	R
b1			
b2			
b3			
b4			
b5			
b6			
b7			
b8	A/D 转换结果的高 2 位	读取值为“0”。	R
b9			
b10	什么也不指定。读写值都为“0”。		—
b11			
b12			
b13			
b14			
b15	保留位	读取值为不定值。	R

如果在 A/D 转换过程中改写 ADCON1、ADMOD、ADINSEL 或者 OCVREFCR 寄存器的内容，转换结果就为不定值。

在用于 10 位模式的重复模式 0、重复模式 1 或者重复扫描模式时，必须以 16 位为单位存取 ADi 寄存器，而不能以 8 位为单位进行存取。

27.2.3 A/D 模式寄存器 (ADM0D)

地址	地址 00D4h							
位	b7	b6	b5	b4	b3	b2	b1	b0
符号	ADCAP1	ADCAP0	MD2	MD1	MD0	CKS2	CKS1	CKS0
复位后的值	0	0	0	0	0	0	0	0

位	符号	位名	功能	R/W
b0	CKS0	分频选择位	b1 b0 0 0: fAD 的 8 分频 0 1: fAD 的 4 分频 1 0: fAD 的 2 分频 1 1: fAD 的 1 分频 (无分频)	R/W
b1	CKS1			R/W
b2	CKS2	时钟源选择位 (注 1)	0: 选择 f1 1: 选择 fOCO-F	R/W
b3	MD0	A/D 运行模式选择位	b5 b4 b3 0 0 0: 单次模式 0 0 1: 不能设定 0 1 0: 重复模式 0 0 1 1: 重复模式 1 1 0 0: 单次扫描模式 1 0 1: 不能设定 1 1 0: 重复扫描模式 1 1 1: 不能设定	R/W
b4	MD1			R/W
b5	MD2			R/W
b6	ADCAP0	A/D 转换触发选择位	b7 b6 0 0: 由软件触发 (ADCON0 寄存器的 ADST 位) 控制 A/D 转换的开始 0 1: 不能设定 1 0: 由定时器 RC 的转换触发控制 A/D 转换的开始 1 1: 由外部触发 (ADTRG) 控制 A/D 转换的开始	R/W
b7	ADCAP1			R/W

注 1. 如果更改 CKS2 位, 就必须至少经过 3 个 ϕ_{AD} 周期后开始 A/D 转换。

如果在 A/D 转换过程中改写 ADM0D 寄存器的内容, 转换结果就为不定值。

27.2.4 A/D 输入选择寄存器 (ADINSEL)

地址	地址 00D5h							
位	b7	b6	b5	b4	b3	b2	b1	b0
符号	ADGSEL1	ADGSEL0	SCAN1	SCAN0	—	CH2	CH1	CH0
复位后的值	1	1	0	0	0	0	0	0

位	符号	位名	功能	R/W
b0	CH0	模拟输入引脚选择位	参照“表 27.2 模拟输入引脚的选择”。	R/W
b1	CH1			R/W
b2	CH2			R/W
b3	—	保留位	必须置“0”。	R/W
b4	SCAN0	A/D 扫描引脚个数选择位	b5 b4 0 0: 2 个引脚 0 1: 4 个引脚 1 0: 6 个引脚 1 1: 8 个引脚	R/W
b5	SCAN1			R/W
b6	ADGSEL0	A/D 输入组选择位	b7 b6 0 0: 选择端口 P0 组 0 1: 选择端口 P1 组 1 0: 不能设定 1 1: 不选择端口组	R/W
b7	ADGSEL1			R/W

如果在 A/D 转换过程中改写 ADINSEL 寄存器的内容，转换结果就为不定值。

表 27.2 模拟输入引脚的选择

CH2 ~ CH0 位	ADGSEL1 ~ ADGSEL0 位 =00b	ADGSEL1 ~ ADGSEL0 位 =01b
000b	AN0	AN8
001b	AN1	AN9
010b	AN2	AN10
011b	AN3	AN11
100b	AN4	不能设定
101b	AN5	
110b	AN6	
111b	AN7	

27.2.5 A/D 控制寄存器 0 (ADCON0)

地址	地址 00D6h							
位	b7	b6	b5	b4	b3	b2	b1	b0
符号	—	—	—	—	—	—	—	ADST
复位后的值	0	0	0	0	0	0	0	0

位	符号	位名	功能	R/W
b0	ADST	A/D 转换开始标志	0: 停止 A/D 转换 1: 开始 A/D 转换	R/W
b1	—	什么也不指定。读写值都为“0”。		—
b2	—			
b3	—			
b4	—			
b5	—			
b6	—			
b7	—			

ADST 位 (A/D 转换开始标志)

[为“1”的条件] 在开始 A/D 转换或者正在 A/D 转换时。

[为“0”的条件] 在停止 A/D 转换时。

27.2.6 A/D 控制寄存器 1 (ADCON1)

地址	地址 00D7h							
位	b7	b6	b5	b4	b3	b2	b1	b0
符号	ADDDAEL	ADDDAEN	ADSTBY	BITS	—	—	—	ADEX0
复位后的值	0	0	0	0	0	0	0	0

位	符号	位名	功能	R/W
b0	ADEX0	扩展模拟输入引脚选择位 (注 1)	0: 不选择扩展模拟输入引脚 1: 选择芯片内部基准电压 (注 2)	R/W
b1	—	保留位	必须置“0”。	R/W
b2	—			
b3	—			
b4	BITS	8/10 位模式选择位	0: 8 位模式 1: 10 位模式	R/W
b5	ADSTBY	A/D 待机位 (注 3)	0: 停止 A/D 运行 (待机) 1: 能进行 A/D 运行	R/W
b6	ADDDAEN	A/D 断路检测辅助功能允许位 (注 4)	0: 禁止 1: 允许	R/W
b7	ADDDAEL	A/D 断路检测辅助方式选择位 (注 4)	0: 转换前放电 1: 转换前预充电	R/W

注 1. 在将芯片内部基准电压用作模拟输入时, 必须先将 ADEX0 位置“1”(选择芯片内部基准电压), 然后将 OCVREFCR 寄存器的 OCVREFAN 位置“1”(连接芯片内部基准电压和模拟输入)。

不将芯片内部基准电压用作模拟输入时, 必须先将 OCVREFAN 位置“0”(切断芯片内部基准电压和模拟输入的连接), 然后将 ADEX0 位置“0”(不选择扩展模拟输入引脚)。

注 2. 在单次扫描模式和重复扫描模式中, 不能设定。

注 3. 如果将 ADSTBY 位从“0”(停止 A/D 运行)置为“1”(能进行 A/D 运行), 就必须至少经过 1 个 ϕ_{AD} 周期后开始 A/D 转换。

注 4. 要允许 A/D 断路检测辅助功能时, 必须先将 ADDDAEN 位置“1”(允许), 然后通过 ADDDAEL 位选择转换开始状态。断路时的转换结果因外接电路而不同, 所以必须根据系统进行充分的评估后再使用此功能。

如果在 A/D 转换过程中改写 ADCON1 寄存器的内容, 转换结果就为不定值。

27.3 有关多个模式的共同事项

27.3.1 输入 / 输出引脚

模拟输入为 AN0 ~ AN11, 和 P0_0 ~ P0_7、P1_0 ~ P1_3 引脚复用。

在将 ANi (i=0 ~ 11) 引脚用于输入时, 必须将引脚对应的端口方向位置 “0” (输入模式)。

要更改 A/D 运行模式时, 必须重新选择模拟输入引脚。

27.3.2 A/D 转换周期数

A/D 转换时序图和 A/D 转换周期数 ($\phi_{AD}=f_{AD}$) 分别如图 27.2 和图 27.3 所示。




图 27.2 A/D 转换时序图




图 27.3 A/D 转换周期数 ($\phi_{AD}=f_{AD}$)

各 A/D 转换项目的周期数如表 27.3 所示, A/D 转换时间如下所示。

开始的处理时间因 ϕ_{AD} 的选择而不同。

如果给 ADCON0 寄存器的 ADST 位写 “1” (开始 A/D 转换), 就在经过开始的处理时间后开始 A/D 转换。

如果在开始转换前读 ADST 位, 就能读到 “0” (停止 A/D 转换)。

在执行多个引脚或者多次 A/D 转换的模式中, 在 1 个引脚的 A/D 转换执行时间和下一次 A/D 转换执行时间之间, 需要执行期间的处理时间。

在单次模式和单次扫描模式中, 在结束的处理时间内, ADST 位变为 “0”, 最后的 A/D 转换结果被保存在 ADi 寄存器。

- 单次模式的情况
开始的处理时间+A/D转换执行时间+结束的处理时间
- 在单次扫描模式中选择2个引脚的情况
开始的处理时间+ (A/D转换执行时间+执行期间的处理时间+A/D转换执行时间) +结束的处理时间

表 27.3 各 A/D 转换项目的周期数

A/D 转换项目		周期数
开始的 _{处理} 时间	$\phi_{AD}=f_{AD}$	1 ~ 2 个 f_{AD} 周期
	$\phi_{AD}=f_{AD}$ 的 2 分频	2 ~ 3 个 f_{AD} 周期
	$\phi_{AD}=f_{AD}$ 的 4 分频	3 ~ 4 个 f_{AD} 周期
	$\phi_{AD}=f_{AD}$ 的 8 分频	5 ~ 6 个 f_{AD} 周期
A/D 转换 _{执行} 时间	禁止 _{断路} 检测	40 个 ϕ_{AD} 周期
	允许 _{断路} 检测	42 个 ϕ_{AD} 周期
执行期间的 _{处理} 时间		1 个 ϕ_{AD} 周期
结束的 _{处理} 时间		2 ~ 3 个 f_{AD} 周期

27.3.3 A/D 转换的开始条件

A/D 转换开始的触发有软件触发、定时器 RC 的触发、外部触发。

A/D 转换开始控制部的框图如图 27.4 所示。




图 27.4 A/D 转换开始控制部的框图

27.3.3.1 软件触发

这是 ADMOD 寄存器的 ADCAP1 ~ ADCAP0 位为 “00b”（软件触发）的情况。

如果将 ADCON0 寄存器的 ADST 位置 “1”（开始 A/D 转换），就开始 A/D 转换。

27.3.3.2 定时器 RC 的触发

这是 ADMOD 寄存器的 ADCAP1 ~ ADCAP0 位为 “10b”（定时器 RC）的情况。

在使用此功能时，必须进行以下的设定：

- 将 ADMOD 寄存器的 ADCAP1 ~ ADCAP0 位置 “10b”（定时器 RC）。
- 将定时器 RC 用于输出比较功能（定时器模式、PWM 模式和 PWM2 模式）。
- 将 TRCADCR 寄存器的 ADTRGjE 位 ($j=A,B,C,D$) 置 “1”（在 TRCGRj 寄存器比较匹配时发生 A/D 触发）。
- 将 ADCON0 寄存器的 ADST 位置 “1”（开始 A/D 转换）。

在上述的状态下，如果 TRCSR 寄存器的 IMFj 位从 “0” 变为 “1”，就开始 A/D 转换。

有关定时器 RC 和输出比较功能（定时器模式、PWM 模式和 PWM2 模式）的详细内容，请参照 “19. 定时器 RC”、“19.5 定时器模式（输出比较功能）”、“19.6 PWM 模式”和 “19.7 PWM2 模式”。

27.3.3.3 外部触发

这是 ADMOD 寄存器的 ADCAP1 ~ ADCAP0 位为 “11b”（外部触发 ($\overline{\text{ADTRG}}$)）的情况。
在使用此功能时，必须进行以下的设定：

- 将 ADMOD 寄存器的 ADCAP1 ~ ADCAP0 位置 “11b”（外部触发 ($\overline{\text{ADTRG}}$)）。
- 将 INTEN 寄存器的 INTOEN 位置 “1”（允许 $\overline{\text{INT0}}$ 输入）、INTOPL 位置 “0”（单边沿），将 INTOIC 寄存器的 POL 位置 “0”（选择下降沿）。
- 将 PD4 寄存器的 PD4_5 位置 “0”（输入模式）。
- 将 ADCON0 寄存器的 ADST 位置 “1”（开始 A/D 转换）。
- 通过 INTF 寄存器的 INTOF1 ~ INTOF0 位选择 $\overline{\text{INT0}}$ 的数字滤波器。

由于 INTOIC 寄存器的 POL 位和 INTEN 寄存器的 INTOPL 位的选择以及 $\overline{\text{ADTRG}}$ 引脚输入的变更，INTOIC 寄存器的 IR 位变为 “1”（有中断请求）（参照 “11.8 使用中断时的注意事项”）。

中断的详细内容请参照 “11. 中断”。

在上述的状态下，如果将 $\overline{\text{ADTRG}}$ 引脚的输入从 “H” 电平置为 “L” 电平，就开始 A/D 转换。

27.3.4 A/D 转换结果

将 A/D 转换结果保存到 ADi 寄存器（i=0 ~ 7），保存的 ADi 寄存器因使用的 A/D 运行模式而不同。复位后，ADi 寄存器的值为不定值，也不能写值。

在重复模式 0 中，不发生中断请求。对于第 1 次的 A/D 转换结束，必须通过程序判断是否经过了 A/D 转换时间。

在单次模式、重复模式 1、单次扫描模式和重复扫描模式中，在 A/D 转换结束等时发生中断请求（ADIC 寄存器的 IR 位变为 “1”）。

但是，在重复模式 1 和重复扫描模式中，在发生中断请求后还继续进行 A/D 转换。如果下一次 A/D 转换结束，就将值重写到 ADi 寄存器，所以必须在此之前读 ADi 寄存器。

在单次模式和单次扫描模式中，当 ADMOD 寄存器的 ADCAP1 ~ ADCAP0 位为 “00b”（软件触发）时，也能通过 ADCON0 寄存器的 ADST 位判断 A/D 转换结束和扫描结束。

在 A/D 转换过程中，如果通过程序将 ADCON0 寄存器的 ADST 位置 “0”（停止 A/D 转换）来强制结束转换，A/D 转换器的转换结果就为不定值，也不发生中断请求。没有进行 A/D 转换的 ADi 寄存器的值也有可能为不定值。

如果通过程序将 ADST 位置 “0”，就不能使用所有 ADi 寄存器的值。

27.3.5 降低消耗电流的功能

在不使用 A/D 转换器时，如果将 ADCON1 寄存器的 ADSTBY 位置 “0”（停止 A/D 运行（待机）），就没有电流流过模拟电路，因此能降低功耗。

在使用 A/D 转换器时，必须在将 ADSTBY 位置 “1”（能进行 A/D 运行）并且至少经过 1 个 ϕ_{AD} 周期后，将 ADCON0 寄存器的 ADST 位置 “1”（开始 A/D 转换）。不能给 ADST 位和 ADSTBY 位同时写 “1”。

另外，不能在 A/D 转换过程中将 ADSTBY 位置 “0”（停止 A/D 运行（待机））。

27.3.6 扩展模拟输入引脚

在单次模式、重复模式 0 和重复模式 1 中，能将芯片内部基准电压（OCVREF）用作模拟输入。

能通过使用芯片内部基准电压确认 VREF 的变动。必须通过 ADCON1 寄存器的 ADEX0 位和 OCVREFCR 寄存器的 OCVREFAN 位进行选择。

在单次模式和重复模式 0 中，将芯片内部基准电压的 A/D 转换结果保存到 AD0 寄存器。

27.3.7 A/D 断路检测辅助功能

在 A/D 转换时，为了抑制以前转换的通道模拟输入电压的影响，内置了在开始转换前将斩波放大电容器的电荷固定为规定状态（AVCC 或者 GND）的功能。通过此功能，能更加准确地检测到连接模拟输入引脚的布线是否断路。

AVCC 侧的 A/D 断路检测例子（选择转换前预充电）和 AVSS 侧的 A/D 断路检测例子（选择转换前放电）分别如图 27.5 和图 27.6 所示。




图 27.5 AVCC 侧的 A/D 断路检测例子（选择转换前预充电）




图 27.6 AVSS 侧的 A/D 断路检测例子（选择转换前放电）

27.4 单次模式

这是将从 AN0 ~ AN11 或者 OCVREF 中选择的 1 个引脚的输入电压进行 1 次 A/D 转换的模式。
 单次模式的规格如表 27.4 所示。

表 27.4 单次模式的规格

项目	规格
功能	通过 ADINSEL 寄存器的 CH2 ~ CH0 位和 ADGSEL1 ~ ADGSEL0 位、或者 ADCON1 寄存器的 ADEX0 位选择 1 个引脚，将该引脚的输入电压进行 1 次 A/D 转换。
分辨率	8 位或者 10 位
A/D 转换的开始条件	<ul style="list-style-type: none"> • 软件触发 • 定时器 RC • 外部触发 (参照“27.3.3 A/D 转换的开始条件”)
A/D 转换的停止条件	<ul style="list-style-type: none"> • A/D 转换结束 (当 ADMOD 寄存器的 ADCAP1 ~ ADCAP0 位为“00b”(软件触发)时, ADCON0 寄存器的 ADST 位变为“0”)。 • 将 ADST 位置“0”。
中断请求的发生时序	在 A/D 转换结束时。
模拟输入引脚	从 AN0 ~ AN11 或者 OCVREF 中选择 1 个引脚。
A/D 转换结果的保存寄存器	AD0 寄存器: AN0、AN8、OCVREF AD1 寄存器: AN1、AN9 AD2 寄存器: AN2、AN10 AD3 寄存器: AN3、AN11 AD4 寄存器: AN4 AD5 寄存器: AN5 AD6 寄存器: AN6 AD7 寄存器: AN7
读 A/D 转换值	读与所选引脚对应的 AD0 寄存器 ~ AD7 寄存器。

27.5 重复模式 0

这是将从 AN0 ~ AN11 或者 OCVREF 中选择的 1 个引脚的输入电压重复进行 A/D 转换的模式。
重复模式 0 的规格如表 27.5 所示。

表 27.5 重复模式 0 的规格

项目	规格
功能	通过 ADINSEL 寄存器的 CH2 ~ CH0 位和 ADGSEL1 ~ ADGSEL0 位、或者 ADCON1 寄存器的 ADEX0 选择 1 个引脚，将该引脚的输入电压重复进行 A/D 转换。
分辨率	8 位或者 10 位
A/D 转换的开始条件	<ul style="list-style-type: none"> • 软件触发 • 定时器 RC • 外部触发 (参照“27.3.3 A/D 转换的开始条件”)
A/D 转换的停止条件	将 ADCON0 寄存器的 ADST 位置“0”。
中断请求的发生时序	不发生中断请求。
模拟输入引脚	从 AN0 ~ AN11 或者 OCVREF 中选择 1 个引脚。
A/D 转换结果的保存寄存器	AD0 寄存器: AN0、AN8、OCVREF AD1 寄存器: AN1、AN9 AD2 寄存器: AN2、AN10 AD3 寄存器: AN3、AN11 AD4 寄存器: AN4 AD5 寄存器: AN5 AD6 寄存器: AN6 AD7 寄存器: AN7
读 A/D 转换值	读与所选引脚对应的 AD0 寄存器 ~ AD7 寄存器。

27.6 重复模式 1

这是将从 AN0 ~ AN11 或者 OCVREF 中选择的 1 个引脚的输入电压重复进行 A/D 转换的模式。
重复模式 1 的规格和运行例子分别如表 27.6 和图 27.7 所示。

表 27.6 重复模式 1 的规格

项目	规格
功能	通过 ADINSEL 寄存器的 CH2 ~ CH0 位和 ADGSEL1 ~ ADGSEL0 位、或者 ADCON1 寄存器的 ADEX0 位选择 1 个引脚，将该引脚的输入电压重复进行 A/D 转换。
分辨率	8 位或者 10 位
A/D 转换的开始条件	<ul style="list-style-type: none"> • 软件触发 • 定时器 RC • 外部触发 (参照“27.3.3 A/D 转换的开始条件”)
A/D 转换的停止条件	将 ADCON0 寄存器的 ADST 位置“0”。
中断请求的发生时序	在将 A/D 转换结果保存到 AD7 寄存器时。
模拟输入引脚	从 AN0 ~ AN11 或者 OCVREF 中选择 1 个引脚。
A/D 转换结果的保存寄存器	AD0 寄存器: 第 1 次 A/D 转换结果、第 9 次 A/D 转换结果…… AD1 寄存器: 第 2 次 A/D 转换结果、第 10 次 A/D 转换结果…… AD2 寄存器: 第 3 次 A/D 转换结果、第 11 次 A/D 转换结果…… AD3 寄存器: 第 4 次 A/D 转换结果、第 12 次 A/D 转换结果…… AD4 寄存器: 第 5 次 A/D 转换结果、第 13 次 A/D 转换结果…… AD5 寄存器: 第 6 次 A/D 转换结果、第 14 次 A/D 转换结果…… AD6 寄存器: 第 7 次 A/D 转换结果、第 15 次 A/D 转换结果…… AD7 寄存器: 第 8 次 A/D 转换结果、第 16 次 A/D 转换结果……
读 A/D 转换值	读 AD0 寄存器 ~ AD7 寄存器。




图 27.7 重复模式 1 的运行例子

27.7 单次扫描模式

这是将从 AN0 ~ AN11 中选择的 2 个、4 个、6 个或者 8 个引脚的输入电压分别进行 1 次 A/D 转换的模式。单次扫描模式的规格和运行例子分别如表 27.7 和图 27.8 所示。

表 27.7 单次扫描模式的规格

项目	规格
功能	通过 ADINSEL 寄存器的 ADGSEL1 ~ ADGSEL0 位和 SCAN1 ~ SCAN0 位选择引脚，将这些引脚的输入电压分别进行 1 次 A/D 转换。
分辨率	8 位或者 10 位
A/D 转换的开始条件	<ul style="list-style-type: none"> • 软件触发 • 定时器 RC • 外部触发 (参照“27.3.3 A/D 转换的开始条件”)
A/D 转换的停止条件	<ul style="list-style-type: none"> • 在选择 2 个引脚的情况下，所选的 2 个引脚的 A/D 转换结束 (ADCON0 寄存器的 ADST 位变为“0”)。 • 在选择 4 个引脚的情况下，所选的 4 个引脚的 A/D 转换结束 (ADST 位变为“0”)。 • 在选择 6 个引脚的情况下，所选的 6 个引脚的 A/D 转换结束 (ADST 位变为“0”)。 • 在选择 8 个引脚的情况下，所选的 8 个引脚的 A/D 转换结束 (ADST 位变为“0”)。 • 将 ADST 位置“0”。
中断请求的发生时序	<ul style="list-style-type: none"> • 在选择 2 个引脚的情况下，当所选的 2 个引脚的 A/D 转换结束时。 • 在选择 4 个引脚的情况下，当所选的 4 个引脚的 A/D 转换结束时。 • 在选择 6 个引脚的情况下，当所选的 6 个引脚的 A/D 转换结束时。 • 在选择 8 个引脚的情况下，当所选的 8 个引脚的 A/D 转换结束时。
模拟输入引脚	AN0 ~ AN1 (2 个引脚)、AN8 ~ AN9 (2 个引脚)、AN0 ~ AN3 (4 个引脚)、AN8 ~ AN11 (4 个引脚)、AN0 ~ AN5 (6 个引脚)、AN0 ~ AN7 (8 个引脚) (通过 SCAN1 ~ SCAN0 位和 ADGSEL1 ~ ADGSEL0 位选择这些引脚)
A/D 转换结果的保存寄存器	AD0 寄存器: AN0、AN8 AD1 寄存器: AN1、AN9 AD2 寄存器: AN2、AN10 AD3 寄存器: AN3、AN11 AD4 寄存器: AN4 AD5 寄存器: AN5 AD6 寄存器: AN6 AD7 寄存器: AN7
读 A/D 转换值	读与所选引脚对应的 AD0 寄存器 ~ AD7 寄存器。




图 27.8 单次扫描模式的运行例子

27.8 重复扫描模式

这是将从 AN0 ~ AN11 中选择的 2 个、4 个、6 个或者 8 个引脚的输入电压重复进行 A/D 转换的模式。重复扫描模式的规格和运行例子分别表 27.8 和图 27.9 所示。

表 27.8 重复扫描模式的规格

项目	规格
功能	通过 ADINSEL 寄存器的 ADGSEL1 ~ ADGSEL0 位和 SCAN1 ~ SCAN0 位选择引脚，将这些引脚的输入电压重复进行 A/D 转换。
分辨率	8 位或者 10 位
A/D 转换的开始条件	<ul style="list-style-type: none"> • 软件触发 • 定时器 RC • 外部触发 (参照“27.3.3 A/D 转换的开始条件”)
A/D 转换的停止条件	将 ADCON0 寄存器的 ADST 位置“0”。
中断请求的发生时序	<ul style="list-style-type: none"> • 在选择 2 个引脚的情况下，当所选的 2 个引脚的 A/D 转换结束时。 • 在选择 4 个引脚的情况下，当所选的 4 个引脚的 A/D 转换结束时。 • 在选择 6 个引脚的情况下，当所选的 6 个引脚的 A/D 转换结束时。 • 在选择 8 个引脚的情况下，当所选的 8 个引脚的 A/D 转换结束时。
模拟输入引脚	AN0 ~ AN1 (2 个引脚)、AN8 ~ AN9 (2 个引脚)、AN0 ~ AN3 (4 个引脚)、AN8 ~ AN11 (4 个引脚)、AN0 ~ AN5 (6 个引脚)、AN0 ~ AN7 (8 个引脚) (通过 SCAN1 ~ SCAN0 位和 ADGSEL1 ~ ADGSEL0 位选择这些引脚)
A/D 转换结果的保存寄存器	AD0 寄存器: AN0、AN8 AD1 寄存器: AN1、AN9 AD2 寄存器: AN2、AN10 AD3 寄存器: AN3、AN11 AD4 寄存器: AN4 AD5 寄存器: AN5 AD6 寄存器: AN6 AD7 寄存器: AN7
读 A/D 转换值	读与所选引脚对应的 AD0 寄存器 ~ AD7 寄存器。




图 27.9 重复扫描模式的运行例子

27.9 A/D 转换时的传感器输出阻抗

为了正确地进行 A/D 转换，必须在规定的时间内结束对图 27.10 中的内部电容器 C 的充电。假设此规定的时间（采样时间）为 T，传感器等效电路的输出阻抗为 R0，单片机内部电阻为 R，A/D 转换器的精度（误差）为 X，分辨率为 Y（Y 在 10 位模式中为 1024，在 8 位模式中为 256）。

$$\text{通常, } VC = VIN \left\{ 1 - e^{-\frac{1}{C(R0+R)}t} \right\}$$

$$t=T \text{ 时, } VC = VIN - \frac{X}{Y} VIN = VIN \left(1 - \frac{X}{Y} \right),$$

$$e^{-\frac{1}{C(R0+R)}T} = \frac{X}{Y}$$

$$-\frac{1}{C(R0+R)}T = \ln \frac{X}{Y}$$

$$\text{因此, } R0 = -\frac{T}{C \cdot \ln \frac{X}{Y}} - R$$

模拟输入引脚和外部传感器的等效电路例子如图 27.10 所示。在 VIN 和 VC 的差为 0.1LSB 时，求在时间 T 内电容器 C 的引脚间电压 VC 从 0 变为 VIN-(0.1/1024)VIN 的阻抗 R0。(0.1/1024) 表示在 10 位模式中进行 A/D 转换时，将电容器充电不足引起的 A/D 精度下降控制在 0.1LSB 以内。但是，实际误差为 0.1LSB 加上绝对精度后的值。

当 $\phi_{AD}=20\text{MHz}$ 时， $T=0.75\mu\text{s}$ 。通过下式求此时间 T 内能对电容器 C 进行充分充电的输出阻抗 R0。因为 $T=0.75\mu\text{s}$ ， $R=10\text{k}\Omega$ ， $C=6.0\text{pF}$ ， $X=0.1$ ， $Y=1024$ ，所以

$$R0 = -\frac{0.75 \times 10^{-6}}{6.0 \times 10^{-12} \cdot \ln \frac{0.1}{1024}} - 10 \times 10^3 \approx 3.5 \times 10^3$$

因此，A/D 转换器的精度（误差）小于等于 0.1LSB 的传感器电路的输出阻抗 R0 的最大值为 3.5kΩ。




图 27.10 模拟输入引脚和外部传感器的等效电路例子

27.10 使用 A/D 转换器时的注意事项

- 必须在停止 A/D 转换时（发生触发前）写 ADMOD 寄存器、ADINSEL 寄存器、ADCON0 寄存器（ADST 位除外）、ADCON1 寄存器和 OCVREFCR 寄存器。
- 在用于重复模式 0、重复模式 1 和重复扫描模式时，必须给正在进行 A/D 转换的 CPU 时钟选择大于等于 A/D 转换器运行时钟 ϕ_{AD} 的频率。
 ϕ_{AD} 不能选择 fOCO-F。
- 必须在 VREF 引脚和 AVSS 引脚之间连接 0.1 μ F 的电容器。
- 不能在 A/D 转换过程中转移到停止模式。
- 在 A/D 转换过程中，与 CM0 寄存器的 CM02 位的状态（“1”（在等待模式中，停止外围功能时钟）、“0”（在等待模式中，不停止外围功能时钟））无关，不能转移到等待模式。
- 如果在 A/D 转换过程中将 FMR0 寄存器的 FMSTP 位置 “1”（停止闪存）、FMR27 位置 “1”（允许低消耗电流读模式），A/D 转换结果就为不定值，因此不能进行这些位的设定。
- 在 fOCO-F 已经停止时，不能更改 ADMOD 寄存器的 CKS2 位。
- 在 A/D 转换过程中，如果通过程序将 ADCON0 寄存器的 ADST 位置 “0”（停止 A/D 转换）来强制结束转换，A/D 转换器的转换结果就为不定值，也不发生中断请求。没有进行 A/D 转换的 ADi 寄存器的值也有可能为不定值。

如果通过程序将 ADST 位置 “0”，就不能使用所有 ADi 寄存器的值。

28. D/A 转换器

这是 2 个独立的 8 位 R-2R 方式的 D/A 转换器。

28.1 概要

如果给 DA_i 寄存器 (i=0 ~ 1) 写值, 就进行 D/A 转换。在输出转换结果时, 必须将 DACON 寄存器的 DA_iE 位置 “1” (允许输出)。在使用 D/A 转换时, 必须将 PD0 寄存器对应的 PD0_6 位和 PD0_7 位置 “0” (输入模式), 并将 PUR0 寄存器的 PU01 位置 “0” (无上拉)。

输出的模拟电压 V 取决于 DA_i 寄存器的设定值 n (n 为 10 进制数)。

$$V = V_{\text{ref}} \times n / 256 \quad (n=0 \sim 255)$$

V_{ref}: 基准电压

D/A 转换器的规格、D/A 转换器的框图和 D/A 转换器的等效电路分别如表 28.1、图 28.1 和图 28.2 所示。

表 28.1 D/A 转换器的规格

项目	性能
D/A 转换方式	R-2R 方式
分辨率	8 位
模拟输出引脚	2 个 (DA0、DA1)




图 28.1 D/A 转换器的框图




图 28.2 D/A 转换器的等效电路

28.2 寄存器说明

28.2.1 D/Ai 寄存器 (DAi) (i=0 ~ 1)

地址	地址 00D8h (DA0)、地址 00D9h (DA1)							
位	b7	b6	b5	b4	b3	b2	b1	b0
符号	—	—	—	—	—	—	—	—
复位后的值	0	0	0	0	0	0	0	0

位	功能	能设定的值	R/W
b7 ~ b0	D/A 转换的输出值	00h ~ FFh	R/W

在不使用 D/A 转换器时, 为了降低不必要的消耗电流, 必须将 DAiE 位 (i=0 ~ 1) 置 “0” (禁止输出) 并将 DAi 寄存器置 “00h”, 使电流不流过 R-2R 电阻。

28.2.2 D/A 控制寄存器 (DACON)

地址	地址 00DCh							
位	b7	b6	b5	b4	b3	b2	b1	b0
符号	—	—	—	—	—	—	DA1E	DA0E
复位后的值	0	0	0	0	0	0	0	0

位	符号	位名	功能	R/W
b0	DA0E	D/A0 输出允许位	0: 禁止输出 1: 允许输出	R/W
b1	DA1E	D/A1 输出允许位	0: 禁止输出 1: 允许输出	R/W
b2	—	什么也不指定。读写值都为 “0”。		—
b3	—			
b4	—			
b5	—			
b6	—			
b7	—			

在不使用 D/A 转换器时, 为了降低不必要的消耗电流, 必须将 DAiE 位 (i=0 ~ 1) 置 “0” (禁止输出) 并将 DAi 寄存器置 “00h”, 使电流不流过 R-2R 电阻。

29. 比较电路 B

比较电路 B 用于比较基准输入电压和模拟输入电压，有比较电路 B1 和比较电路 B3 两个独立的比较电路。

29.1 概要

能通过软件读基准输入电压和模拟输入电压的比较结果，还能从 IVREF_i (i=1,3) 引脚输入基准输入电压。比较电路 B 的规格、比较电路 B 的框图和输入 / 输出引脚分别如表 29.1、图 29.1 和表 29.2 所示。

表 29.1 比较电路 B 的规格

项目	规格
模拟输入电压	IVCMP _i 引脚的输入电压
基准输入电压	IVREF _i 引脚的输入电压
比较结果	读 INTCMP 寄存器的 INT _i COUT 位。
中断请求的发生时序	在比较结果发生变化时。
选择功能	数字滤波器功能 能选择数字滤波器的有无和采样频率。

i=1,3




图 29.1 比较电路 B 的框图

表 29.2 输入 / 输出引脚

引脚名	输入 / 输出	功能
IVCMP1	输入	比较电路 B1 的模拟引脚
IVREF1	输入	比较电路 B1 的基准电压引脚
IVCMP3	输入	比较电路 B3 的模拟引脚
IVREF3	输入	比较电路 B3 的基准电压引脚

29.2 寄存器说明

29.2.1 比较电路 B 的控制寄存器 0 (INTCMP)

地址	地址 01F8h							
位	b7	b6	b5	b4	b3	b2	b1	b0
符号	INT3COUT	—	—	INT3CP0	INT1COUT	—	—	INT1CP0
复位后的值	0	0	0	0	0	0	0	0

位	符号	位名	功能	R/W
b0	INT1CP0	比较电路 B1 的运行允许位	0: 禁止比较电路 B1 运行 1: 允许比较电路 B1 运行	R/W
b1	—	保留位	必须置“0”。	R/W
b2	—			
b3	INT1COUT	比较电路 B1 的监视标志	0: IVCMP1 < IVREF1 或者禁止比较电路 B1 运行 1: IVCMP1 > IVREF1	R
b4	INT3CP0	比较电路 B3 的运行允许位	0: 禁止比较电路 B3 运行 1: 允许比较电路 B3 运行	R/W
b5	—	保留位	必须置“0”。	R/W
b6	—			
b7	INT3COUT	比较电路 B3 的监视标志	0: IVCMP3 < IVREF3 或者禁止比较电路 B3 运行 1: IVCMP3 > IVREF3	R

29.2.2 外部输入允许寄存器 0 (INTEN)

地址	地址 01FAh							
位	b7	b6	b5	b4	b3	b2	b1	b0
符号	INT3PL	INT3EN	—	—	INT1PL	INT1EN	INT0PL	INT0EN
复位后的值	0	0	0	0	0	0	0	0

位	符号	位名	功能	R/W
b0	INT0EN	$\overline{\text{INT0}}$ 输入允许位	0: 禁止 1: 允许	R/W
b1	INT0PL	$\overline{\text{INT0}}$ 输入极性选择位 (注1、注2)	0: 单边沿 1: 双边沿	R/W
b2	INT1EN	$\overline{\text{INT1}}$ 输入允许位	0: 禁止 1: 允许	R/W
b3	INT1PL	$\overline{\text{INT1}}$ 输入极性选择位 (注1、注2)	0: 单边沿 1: 双边沿	R/W
b4	—	保留位	必须置“0”。	R/W
b5	—			
b6	INT3EN	$\overline{\text{INT3}}$ 输入允许位	0: 禁止 1: 允许	R/W
b7	INT3PL	$\overline{\text{INT3}}$ 输入极性选择位 (注1、注2)	0: 单边沿 1: 双边沿	R/W

注1. 要将 INTiPL 位 (i=0,1,3) 置“1” (双边沿) 时, 必须将 INTiIC 寄存器的 POL 位置“0” (选择下降沿)。

注2. 如果更改 INTEN 寄存器, INTiIC 寄存器的 IR 位就可能变为“1” (有中断请求), 请参照“11.8.4 中断源的变更”。

29.2.3 INT 输入滤波器的选择寄存器 0 (INTF)

地址	地址 01FCh							
位	b7	b6	b5	b4	b3	b2	b1	b0
符号	INT3F1	INT3F0	—	—	INT1F1	INT1F0	INT0F1	INT0F0
复位后的值	0	0	0	0	0	0	0	0

位	符号	位名	功能	R/W
b0	INT0F0	INT0 输入滤波器选择位	b1 b0 0 0: 无滤波器 0 1: 有滤波器, 通过 f1 进行采样。 1 0: 有滤波器, 通过 f8 进行采样。 1 1: 有滤波器, 通过 f32 进行采样。	R/W
b1	INT0F1			R/W
b2	INT1F0	INT1 输入滤波器选择位	b3 b2 0 0: 无滤波器 0 1: 有滤波器, 通过 f1 进行采样。 1 0: 有滤波器, 通过 f8 进行采样。 1 1: 有滤波器, 通过 f32 进行采样。	R/W
b3	INT1F1			R/W
b4	—	保留位	必须置“0”。	R/W
b5	—			R/W
b6	INT3F0	INT3 输入滤波器选择位	b7 b6 0 0: 无滤波器 0 1: 有滤波器, 通过 f1 进行采样。 1 0: 有滤波器, 通过 f8 进行采样。 1 1: 有滤波器, 通过 f32 进行采样。	R/W
b7	INT3F1			R/W

29.3 运行说明

比较电路 B1 和比较电路 B3 能各自独立运行，运行相同。比较电路 B 相关寄存器的设定步骤如表 29.3 所示。

表 29.3 比较电路 B 相关寄存器的设定步骤

步骤	寄存器	位	设定值
1	选择 IVCMPi 引脚和 IVREFi 引脚的功能，请参照“7.5 端口的设定”。 但是，不能设定步骤 2 以后的寄存器和位。		
2	INTF	选择滤波器的有无和采样时钟。	
3	INTCMP	INTiCPO	1（允许运行）
4	等待比较电路稳定时间（最大 100μs）。		
5	INTEN	INTiEN	在使用中断时，为“1”（允许中断）。
		INTiPL	在使用中断时，选择输入极性。
6	INTiIC	ILVL2 ~ ILVL0	在使用中断时，选择中断优先级。
		IR	在使用中断时，为“0”（无中断请求：初始化）。

i=1,3

比较电路 Bi（i=1,3）的运行例子如图 29.2 所示。

当模拟输入电压高于基准输入电压时，INTCMP 寄存器的 INTiCOUT 位变为“1”；当模拟输入电压低于基准输入电压时，INTiCOUT 位变为“0”。

在使用比较电路 Bi 中断时，必须将 INTEN 寄存器的 INTiEN 位置“1”（允许中断）。此时，如果比较结果发生变化，就产生比较电路 Bi 的中断请求。有关中断，请参照“29.4 比较电路 B1 中断和比较电路 B3 中断”。




图 29.2 比较电路 Bi（i=1,3）的运行例子

29.3.1 比较电路 Bi 的数字滤波器 (i=1,3)

比较电路 Bi 和 $\overline{\text{INTi}}$ 输入能使用相同的数字滤波器。能通过 INTF 寄存器的 INTiF1 ~ INTiF0 位选择采样时钟。在每个采样时钟对比较电路 Bi 的输出信号 INTiCOUT 信号进行采样，当电平 3 次相同时，INTiIC 寄存器的 IR 位变为“1”（有中断请求）。

比较电路 Bi 数字滤波器的结构和比较电路 Bi 数字滤波器的运行例子分别如图 29.3 和图 29.4 所示。




图 29.3 比较电路 Bi 数字滤波器的结构




图 29.4 比较电路 Bi 数字滤波器的运行例子

29.4 比较电路 B1 中断和比较电路 B3 中断

比较电路 B 产生比较电路 B1 和比较电路 B3 两个中断请求。比较电路 Bi (i=1,3) 中断使用 $\overline{\text{INTi}}$ (i=1,3) 输入中断的 INTiIC 寄存器 (IR 位和 ILVL0 ~ ILVL2 位)，各有 1 个中断向量。

在使用比较电路 Bi 中断时，必须将 INTEN 寄存器的 INTIEN 位置“1”（允许中断）。而且，能通过 INTEN 寄存器的 INTIPL 位和 INTiIC 寄存器的 POL 位选择极性。

另外，还能通过有 3 种采样时钟的数字滤波器进行输入。

30. 闪存

闪存具有 CPU 改写模式、标准串行输入 / 输出模式和并行输入 / 输出模式共 3 种改写模式。

30.1 概要

闪存的性能概要如表 30.1 所示（表 30.1 以外的项目请参照“表 1.1 ~ 表 1.2 R8C/33C 群的规格概要”）。闪存改写模式的概要如表 30.2 所示。

表 30.1 闪存的性能概要

项目		性能
闪存的运行模式		3 种模式（CPU 改写模式、标准串行输入 / 输出模式、并行输入 / 输出模式）
擦除块的分割		请参照图 30.1。
编程方式		以字节为单位。
擦除方式		块擦除
编程 / 擦除的控制方式（注 1）		通过软件命令控制编程和擦除。
改写的控制方式	块 0 ~ 3 （程序 ROM）（注 3）	以块为单位，通过锁定位进行改写保护控制。
	块 A,B,C,D （数据闪存）	通过 FMR1 寄存器的 FMR14 位、FMR15 位、FMR16 位和 FMR17 位对块 A,B,C,D 分别进行改写控制。
命令数		7 条命令
编程 / 擦除次数 （注 2）	块 0 ~ 3 （程序 ROM）（注 3）	1000 次
	块 A,B,C,D （数据闪存）	10000 次
ID 码检查功能		标准串行输入 / 输出模式
ROM 码保护功能		并行输入 / 输出模式

注 1. 必须在电源电压 $VCC=2.7V \sim 5.5V$ 的条件下进行编程和擦除，而不能在电源电压低于 2.7V 的条件下进行。

注 2. 编程 / 擦除次数的定义：

编程 / 擦除次数是指每块的擦除次数。

如果编程 / 擦除次数为 n ($n=1000$ 或者 $n=10000$)，就能逐块擦除 n 次。例如，对于 1K 字节的块 A，如果将 1 字节的数据分 1024 次写到不同的地址后擦除该块，编程 / 擦除次数就计为 1。如果改写 100 次以上（包括 100 次），为了减少实际的改写次数，必须编程到没有空区为止，然后进行擦除，并且为了平衡各块的编程 / 擦除次数，必须避免只改写特定块。建议按块保存擦除次数的信息，设定限制次数。

注 3. 各产品的块数和块的分割不同，详细内容请参照“图 30.1 R8C/33C 群的闪存框图”。

表 30.2 闪存改写模式的概要

闪存改写模式	CPU 改写模式	标准串行输入 / 输出模式	并行输入 / 输出模式
功能概要	能通过 CPU 执行软件命令改写用户 ROM 区。	能使用专用串行编程器改写用户 ROM 区。	能使用专用并行编程器改写用户 ROM 区。
能改写的区域	用户 ROM	用户 ROM	用户 ROM
改写程序	用户程序	标准引导程序	—

30.2 存储器的分配

闪存分为用户 ROM 区和引导 ROM 区（保留区）。

R8C/33C 群的闪存框图如图 30.1 所示。

用户 ROM 区有程序 ROM 和数据闪存。

程序 ROM：主要用于保存程序的闪存。

数据闪存：主要用于保存需要改写的数据的闪存。

用户 ROM 区被分为若干块。能在 CPU 改写模式、标准串行输入 / 输出模式或者并行输入 / 输出模式中改写用户 ROM 区。

引导 ROM 区在出货时保存标准串行输入 / 输出模式的改写控制程序（标准引导程序），不在用户 ROM 区。




图 30.1 R8C/33C 群的闪存框图

30.3 闪存的改写禁止功能

为了防止轻易地读或者改写闪存，标准串行输入 / 输出模式有 ID 码检查功能，并行输入 / 输出模式有 ROM 码保护功能。

30.3.1 ID 码检查功能

ID 码检查功能用于标准串行输入 / 输出模式。当复位向量的 3 字节（地址 0FFFCh ~ 0FFFEh）不是“FFFFFFh”时，就判断从串行编程器或者 on-chip 调试仿真器送来的 ID 码和闪存中的 7 字节 ID 码是否相同。如果 ID 码不同，就不接受串行编程器或者 on-chip 调试仿真器送来的命令。ID 码检查功能的详细内容请参照“12. ID 码区域”。

30.3.2 ROM 码保护功能

ROM 码保护功能用于并行输入 / 输出模式，通过 OFS 寄存器禁止读、改写和擦除闪存的内容。选项功能选择区的详细内容请参照“13. 选项功能选择区”。

如果给 ROMCR 位和 ROMCP1 位分别写“1”和“0”，ROM 码保护功能就有效，禁止读和改写内部闪存的内容。

一旦将 ROM 码保护功能设定为有效，就不能在并行输入 / 输出模式中改写内部闪存的内容。要解除 ROM 码保护功能时，必须使用 CPU 改写模式或者标准串行输入 / 输出模式擦除包括 OFS 寄存器的块。

30.3.3 选项功能选择寄存器 (OFS)

地址	地址 0FFFFh							
位	b7	b6	b5	b4	b3	b2	b1	b0
符号	CSPROINI	LVDAS	VDSEL1	VDSEL0	ROMCP1	ROMCR	—	WDTON
复位后的值	用户的设定值 (注 1)							

位	符号	位名	功能	R/W
b0	WDTON	看门狗定时器的启动选择位	0: 复位后, 看门狗定时器自动启动。 1: 复位后, 看门狗定时器处于停止状态。	R/W
b1	—	保留位	必须置“1”。	R/W
b2	ROMCR	ROM 码保护解除位	0: 解除 ROM 码保护 1: ROMCP1 位有效	R/W
b3	ROMCP1	ROM 码保护位	0: ROM 码保护有效 1: 解除 ROM 码保护	R/W
b4	VDSEL0	电压检测 0 的电平选择位 (注 2)	b5 b4 0 0: 选择 3.80V (Vdet0_3) 0 1: 选择 2.85V (Vdet0_2) 1 0: 选择 2.35V (Vdet0_1) 1 1: 选择 1.90V (Vdet0_0)	R/W
b5	VDSEL1			R/W
b6	LVDAS	电压检测 0 电路的启动位 (注 3)	0: 复位后, 电压监视 0 复位有效。 1: 复位后, 电压监视 0 复位无效。	R/W
b7	CSPROINI	复位后的计数源保护模式选择位	0: 复位后, 计数源保护模式有效。 1: 复位后, 计数源保护模式无效。	R/W

注 1. OFS 寄存器在闪存内, 并且 OFS 寄存器不是 SFR。必须在编程时设定适当的值作为 ROM 数据。不能对 OFS 寄存器进行追加写。如果擦除包括 OFS 寄存器的块, OFS 寄存器的值就变为“FFh”。空白出货产品在工厂出货时, OFS 寄存器的值为“FFh”。用户在进行编程后, OFS 寄存器的值为编程后的值。编程后的出货产品在工厂出货时, OFS 寄存器的值为用户在编程时设定的值。

注 2. 给电压监视 0 复位功能和上电复位功能设定 VDSEL0 ~ VDSEL1 位选择的电压检测 0 电平。

注 3. 在使用上电复位和电压监视 0 复位时, 必须将 LVDAS 位置“0”(复位后, 电压监视 0 复位有效)。

OFS 寄存器的设定例子请参照“13.3.1 选项功能选择区的设定例子”。

LVDAS 位 (电压检测 0 电路的启动位)

通过 VDSEL0 ~ VDSEL1 位选择电压检测 0 电路中监视的 Vdet0 电压。

30.4 CPU 改写模式

在 CPU 改写模式中，能通过 CPU 执行软件命令改写用户 ROM 区。因此，能不使用 ROM 编程器等器件而在将单片机安装在电路板的状态下改写用户 ROM 区。只能对用户 ROM 区的各块区域执行软件命令。

CPU 改写模式有在擦除过程中暂停擦除的擦除挂起功能。在擦除挂起过程中，能读或者编程闪存。

CPU 改写模式有擦除编程 0 模式（EW0 模式）和擦除编程 1 模式（EW1 模式）。

EW0 模式和 EW1 模式的差异如表 30.3 所示。

表 30.3 EW0 模式和 EW1 模式的差异

项目	EW0 模式	EW1 模式
运行模式	单芯片模式	单芯片模式
能装入改写控制程序的区域	用户 ROM	用户 ROM
能执行改写控制程序的区域	RAM（传送改写控制程序后执行） 但是，能在程序 ROM 区内改写数据闪存区。	用户 ROM 或者 RAM
能改写的区域	用户 ROM	用户 ROM 但是，有改写控制程序的块除外。
软件命令的限制	—	禁止对有编程、块擦除命令的改写控制程序块执行软件命令。
编程或者块擦除后以及转移到擦除挂起后的模式	读阵列模式	读阵列模式
编程或者块擦除过程中的 CPU 的状态	运行	<ul style="list-style-type: none"> 在对数据闪存区进行编程或者块擦除时，CPU 为运行状态。 在对程序 ROM 区进行编程或者块擦除时，CPU 为保持状态（输入 / 输出端口保持执行命令前的状态）。
闪存的状态检测	通过程序读 FST 寄存器的 FST7 位、FST5 位和 FST4 位。	通过程序读 FST 寄存器的 FST7 位、FST5 位和 FST4 位。
擦除挂起的转移条件	<ul style="list-style-type: none"> 通过程序将 FMR2 寄存器的 FMR20 位和 FMR21 位置“1”。 FMR2 寄存器的 FMR20 位和 FMR22 位为“1”并发生被允许的可屏蔽中断请求。 	<ul style="list-style-type: none"> 通过程序将 FMR2 寄存器的 FMR20 位和 FMR21 位置“1”（正在改写数据闪存）。 FMR2 寄存器的 FMR20 位和 FMR22 位为“1”并发生被允许的可屏蔽中断请求。
CPU 时钟	最大 20MHz	最大 20MHz

30.4.1 闪存状态寄存器 (FST)

地址	地址 01B2h							
位	b7	b6	b5	b4	b3	b2	b1	b0
符号	FST7	FST6	FST5	FST4	—	LBDATA	BSYAEI	RDYSTI
复位后的值	1	0	0	0	0	X	0	0

位	符号	位名	功能	R/W
b0	RDYSTI	闪存就绪状态的中断请求标志 (注 1、注 4)	0: 无闪存就绪状态的中断请求 1: 有闪存就绪状态的中断请求	R/W
b1	BSYAEI	闪存存取错误的中断请求标志 (注 2、注 4)	0: 无闪存存取错误的中断请求 1: 有闪存存取错误的中断请求	R/W
b2	LBDATA	LBDATA 监视标志	0: 锁定状态 1: 非锁定状态	R
b3	—	什么也不指定。读写值都为“0”。		—
b4	FST4	编程错误标志 (注 3)	0: 无编程错误 1: 有编程错误	R
b5	FST5	擦除错误 / 空白检查错误的标志 (注 3)	0: 无擦除错误 / 空白检查错误 1: 有擦除错误 / 空白检查错误	R
b6	FST6	擦除挂起状态标志	0: 非擦除挂起 1: 正在擦除挂起	R
b7	FST7	就绪 / 忙的状态标志	0: 忙 1: 就绪	R

注 1. 不能通过程序将 RDYSTI 位置“1” (有闪存就绪状态的中断请求)。

注 2. 不能通过程序将 BSYAEI 位置“1” (有闪存存取错误的中断请求)。

注 3. 在发生命令错误时, 此位也变为“1” (有错误)。

注 4. 当此位为“1”时, 不能将 FMR0 寄存器的 FMR01 位置“0” (CPU 改写模式无效)。

RDYSTI 位 (闪存就绪状态的中断请求标志)

在 FMR0 寄存器的 RDYSTIE 位为“1” (允许闪存就绪状态的中断) 的状态下自动编程结束或者自动擦除结束时, 或者在转移到擦除挂起模式时, RDYSTI 位变为“1” (有闪存就绪状态的中断请求)。

在中断处理过程中, 必须将 RDYSTI 位置“0” (无闪存就绪状态的中断请求)。

[为“0”的条件]

必须通过中断处理程序将此位置“0”。

[为“1”的条件]

如果在 FMR0 寄存器的 RDYSTIE 位为“1”时, 从忙状态转移到就绪状态, RDYSTI 位就变为“1”。

在以下状态时从忙状态变为就绪状态。

- 闪存的擦除/编程结束
- 接受挂起
- 完成强制结束
- 锁定位编程结束
- 读锁定位状态结束
- 块空白检查结束
- 解除闪存停止状态并且能读闪存时

BSYAEI 位（闪存存取错误的中断请求标志）

如果在 FMR0 寄存器的 BSYAEIE 位为“1”（允许闪存存取错误的中断）时存取自动编程或者自动擦除状态的块，或者在 FMR0 寄存器的 CMDERIE 位为“1”（允许擦除错误 / 编程错误的中断）时发生擦除错误或者编程错误，BSYAEI 位就变为“1”（有闪存存取错误的中断请求）。

在中断处理过程中，必须将 BSYAEI 位置“0”（无闪存存取错误的中断请求）。

[为“0”的条件]

1. 必须通过中断处理程序将此位置“0”。
2. 必须执行清除状态寄存器命令。

[为“1”的条件]

1. 当 FMR0 寄存器的 BSYAEIE 位为“1”时，在闪存忙的状态下读 / 写正在进行擦除 / 编程的区域，或者在对程序 ROM 区进行擦除 / 编程的过程中，读数据闪存区（但是，两者的读取值都为不定值，写入值无效）。
2. 在 FMR0 寄存器的 CMDERIE 位为“1”（允许擦除错误 / 编程错误的中断）时，发生命令顺序错误、擦除错误、空白检查错误或者编程错误。

LBDATA 位（LBDATA 监视标志）

此位是表示锁定位状态的读专用位。为了确认锁定位的状态，必须执行读锁定位状态的命令，并在 FST7 位变为“1”（就绪）后读 LBDATA 位。

在发行编程、擦除或者读锁定位状态的命令时更新条件。如果输入读锁定位状态的命令，FST7 位就变为“0”（忙）。在 FST7 位变为“1”（就绪）时，将锁定位的状态保存到 LBDATA 位。在输入下一条命令前，保持 LBDATA 位的数据。

FST4 位（编程错误标志）

此位是表示自动编程状况的读专用位。如果发生编程错误，此位就变为“1”，否则就变为“0”。详细内容请参照“30.4.12 全状态检查”。

FST5 位（擦除错误 / 空白检查错误的标志）

此位是表示自动擦除或者块空白检查命令状况的读专用位。如果发生擦除错误或者空白检查错误，此位就变为“1”，否则就变为“0”。详细内容请参照“30.4.12 全状态检查”。

FST6 位（擦除挂起的状态标志）

此位是表示挂起状态的读专用位。如果接受擦除挂起请求并转移到挂起状态，此位就变为“1”，否则就变为“0”。

FST7 位（就绪 / 忙的状态标志）

当 FST7 位为“0”（忙）时，闪存为以下状态。

- 正在进行编程
- 正在进行擦除
- 正在进行锁定位编程
- 正在进行读锁定位状态
- 正在进行块空白检查
- 正在进行强制停止运行
- 处于闪存停止状态
- 正在恢复闪存

除上述以外的情况，FST7 位就变为“1”（就绪）。

30.4.2 闪存控制寄存器 0 (FMR0)

地址	地址 01B4h							
位	b7	b6	b5	b4	b3	b2	b1	b0
符号	RDYSTIE	BSYAEIE	CMDERIE	CMDRST	FMSTP	FMR02	FMR01	—
复位后的值	0	0	0	0	0	0	0	0

位	符号	位名	功能	R/W
b0	—	保留位	必须置“0”。	R/W
b1	FMR01	CPU 改写模式选择位 (注 1、注 4)	0: CPU 改写模式无效 1: CPU 改写模式有效	R/W
b2	FMR02	EW1 模式选择位 (注 1)	0: EW0 模式 1: EW1 模式	R/W
b3	FMSTP	闪存停止位 (注 2)	0: 闪存运行 1: 闪存停止 (低功耗状态、闪存的初始化)	R/W
b4	CMDRST	擦除 / 编程顺序复位的位 (注 3)	如果将 CMDRST 位置“1”，擦除 / 编程的顺序就被复位，并能强制停止擦除 / 编程。 读取值为“0”。	R/W
b5	CMDERIE	擦除 / 编程错误的中断允许位	0: 禁止擦除 / 编程错误的中断 1: 允许擦除 / 编程错误的中断	R/W
b6	BSYAEIE	闪存存取错误的中断允许位	0: 禁止闪存存取错误的中断 1: 允许闪存存取错误的中断	R/W
b7	RDYSTIE	闪存就绪状态的中断允许位	0: 禁止闪存就绪状态的中断 1: 允许闪存就绪状态的中断	R/W

- 注 1. 在将此位置“1”时，必须给此位写“0”后继续写“1”。不能在写“0”后到写“1”前发生中断和 DTC 启动。
- 注 2. 必须通过传送到 RAM 的程序写 FMSTP 位。FMSTP 位在 FMR01 位为“1” (CPU 改写模式有效) 时有效。要将 FMSTP 位置“1” (闪存停止) 时，必须在 FST 寄存器的 FST7 位为“1” (就绪) 时进行设定。
- 注 3. 当 FMR01 位为“1” (CPU 改写模式有效) 并且 FST 寄存器的 FST7 位为“0” (忙) 时，CMDRST 位有效。
- 注 4. 只有在 FST 寄存器的 RDYSTI 位为“0” (无闪存就绪状态的中断请求) 并且 BSYAEI 位为“0” (无闪存存取错误的中断请求) 时，才能将 FMR01 位置“0” (CPU 改写模式无效)。

FMR01 位 (CPU 改写模式选择位)

如果将 FMR01 位置“1” (CPU 改写模式有效)，就能接受软件命令。

FMR02 位 (EW1 模式选择位)

如果将 FMR02 位置“1” (EW1 模式)，就变为 EW1 模式。

FMSTP 位（闪存停止位）

此位用于对闪存的控制电路进行初始化并降低闪存的消耗电流。如果将 FMSTP 位置“1”，就不能存取闪存。因此，必须通过传送到 RAM 的程序写 FMSTP 位。

如果在高速内部振荡器模式、低速内部振荡器模式（XIN 时钟停止振荡）和低速时钟模式（XIN 时钟停止振荡）中需要进一步降低功耗，就必须将 FMSTP 位置“1”。详细内容请参照“31.2.10 闪存的停止”。

如果在 CPU 改写模式无效时，转移到停止模式或者等待模式，闪存的电源就自动切断，而在返回时自动接通，所以不需要设定 FMR0 寄存器。

另外，在 FMSTP 位为“1”时（包括紧接在 FMSTP 位从“1”变为“0”后的忙状态（FST7 位为“0”的期间）），不能同时设定为低消耗电流读模式。




图 30.2 向低消耗电流读模式的转移

CMDRST 位（擦除 / 编程顺序复位的位）

此位用于初始化闪存的顺序，并能强制停止编程命令和块擦除命令。对擦除 / 编程数据闪存区过程中的顺序进行复位时，能读程序 ROM 区。

在通过 FMR0 寄存器的 CMDRST 位强制停止了编程命令和块擦除命令时，必须在 FST 寄存器的 FST7 位恢复为“1”（就绪）后，执行清除状态命令。当再次在相同地址进行编程时，必须重新执行块擦除命令，并在确认正常结束块擦除后，执行编程。当强制停止编程命令和块擦除命令的地址和块为编程区时，必须在将 FMR1 寄存器的 FMR13 位置“1”（锁定位无效）后，再次执行块擦除命令。

另外，如果在擦除挂起过程中将 CMDRST 位置“1”（擦除 / 编程停止），则挂起状态也会被初始化。因此对块擦除挂起的块也必须再次执行块擦除。

从 CMDRST 位置“1”（擦除 / 编程停止）开始，到经过 $td(\text{CMDRST-READY})$ 期间后，强制停止正在执行的命令，就能读闪存。

CMDERIE 位（擦除错误 / 编程错误的中断允许位）

此位允许在发生以下错误时产生闪存命令错误中断。

- 编程错误
- 块擦除错误
- 命令顺序错误
- 块空白检查错误

将 CMDERIE 位置“1”（允许擦除 / 编程错误中断），如果发生以上错误，就产生中断。

如果发生闪存命令错误中断，就必须在中断处理过程中执行清除状态寄存器的命令。

BSYAEIE 位（闪存存取错误的中断允许位）

此位允许对正在改写的闪存进行存取时发生闪存存取错误的中断。

RDYSTIE 位（闪存就绪状态的中断允许位）

此位允许在闪存从忙状态变为就绪状态时发生闪存就绪状态的中断。

30.4.3 闪存控制寄存器 1 (FMR1)

地址	地址 01B5h							
位	b7	b6	b5	b4	b3	b2	b1	b0
符号	FMR17	FMR16	FMR15	FMR14	FMR13	FMR12	FMR11	FMR10
复位后的值	0	0	0	0	0	0	0	0

位	符号	位名	功能	R/W
b0	FMR10	什么也不指定。读写值都为“0”。		—
b1	FMR11			
b2	FMR12			
b3	FMR13	锁定位无效选择位 (注 1)	0: 锁定位有效 1: 锁定位无效	R/W
b4	FMR14	数据闪存块 A 的改写禁止位 (注 2、注 3)	0: 允许改写 (能接受软件命令) 1: 禁止改写 (不接受软件命令, 也不出错)	R/W
b5	FMR15	数据闪存块 B 的改写禁止位 (注 2、注 3)	0: 允许改写 (能接受软件命令) 1: 禁止改写 (不接受软件命令, 也不出错)	R/W
b6	FMR16	数据闪存块 C 的改写禁止位 (注 2、注 3)	0: 允许改写 (能接受软件命令) 1: 禁止改写 (不接受软件命令, 也不出错)	R/W
b7	FMR17	数据闪存块 D 的改写禁止位 (注 2、注 3)	0: 允许改写 (能接受软件命令) 1: 禁止改写 (不接受软件命令, 也不出错)	R/W

注 1. 在将 FMR13 位置“1”时, 必须给此位写“0”后继续写“1”。不能在写“0”后到写“1”前发生中断和 DTC 启动。

注 2. 在将此位置“0”时, 必须给此位写“1”后继续写“0”。不能在写“1”后到写“0”前发生中断和 DTC 启动。

注 3. 如果将 FMR0 寄存器的 FMR01 位置“0” (CPU 改写模式无效), 此位就变为“0”。

FMR13 位 (锁定位无效选择位)

如果将 FMR13 位置“1” (锁定位无效), 就能将锁定位位置为无效; 如果置“0”, 锁定位就有效。有关锁定位请参照“30.4.10 数据保护功能”。

FMR13 位只是将锁定位功能置为无效, 而锁定位的数据不变。如果在将 FMR13 位置“1”的状态下执行块擦除命令, 为“0” (锁定状态) 的锁定位数据就在擦除结束后变为“1” (非锁定状态)。

[为“0”的条件]

在以下的条件成立时, 此位变为“0”:

- 当编程命令结束时
- 当擦除命令结束时
- 当转移到擦除挂起时
- 当发生命令顺序错误时
- 当 FMR0 寄存器的 FMR01 位变为“0” (CPU 改写模式无效) 时
- 当 FMR0 寄存器的 FMSTP 位变为“1” (闪存停止) 时
- 当 FMR0 寄存器的 CMDRST 位变为“1” (擦除/编程停止) 时

[为“1”的条件]

通过程序将此位置“1”。

FMR14 位（数据闪存块 A 的改写禁止位）

当 FMR14 位为“0”时，数据闪存块 A 接受编程命令和块擦除命令。

FMR15 位（数据闪存块 B 的改写禁止位）

当 FMR15 位为“0”时，数据闪存块 B 接受编程命令和块擦除命令。

FMR16 位（数据闪存块 C 的改写禁止位）

当 FMR16 位为“0”时，数据闪存块 C 接受编程命令和块擦除命令。

FMR17 位（数据闪存块 D 的改写禁止位）

当 FMR17 位为“0”时，数据闪存块 D 接受编程命令和块擦除命令。

30.4.4 闪存控制寄存器 2（FMR2）

地址	地址 01B6h							
位	b7	b6	b5	b4	b3	b2	b1	b0
符号	FMR27	—	—	—	—	FMR22	FMR21	FMR20
复位后的值	0	0	0	0	0	0	0	0

位	符号	位名	功能	R/W
b0	FMR20	擦除挂起允许位（注 1）	0: 禁止擦除挂起 1: 允许擦除挂起	R/W
b1	FMR21	擦除挂起请求位（注 2）	0: 重新开始擦除 1: 请求擦除挂起	R/W
b2	FMR22	中断请求的挂起请求允许位（注 1）	0: 禁止中断请求引起的擦除挂起请求 1: 允许中断请求引起的擦除挂起请求	R/W
b3	—	什么也不指定。读写值都为“0”。		—
b4	—	保留位	必须置“0”。	R/W
b5	—			R/W
b6	—			R/W
b7	FMR27	低消耗电流读模式的允许位（注 1、注 3）	0: 禁止低消耗电流读模式 1: 允许低消耗电流读模式	R/W

注 1. 在将此位置“1”时，就必须给此位写“0”后继续写“1”。不能在写“0”后到写“1”前发生中断和 DTC 启动。

注 2. 只有在 FMR0 寄存器的 FMR01 位为“1”（CPU 改写模式无效）时，才能将 FMR21 位置“0”（重新开始时擦除）。

注 3. 在进行以下任意一项设定后，必须将 FMR27 位置“1”。

- 将 CPU 时钟设定为低速内部振荡器时钟的 4 分频、8 分频或者 16 分频
- 将 CPU 时钟设定为 XCIN 时钟的 1 分频（无分频）、2 分频、4 分频或者 8 分频

只有在将 FMR27 位置“0”（禁止低消耗电流读模式）后，才能向等待模式或者停止模式转移。在 FMR27 位为“1”（允许低消耗电流读模式）的状态下，不能向等待模式或者停止模式转移。

FMR20 位（擦除挂起允许位）

如果将 FMR20 位置“1”（允许），就允许擦除挂起功能。

FMR21 位（擦除挂起请求位）

如果将 FMR21 位置“1”，就转移到擦除挂起模式。如果在 FMR22 位为“1”（允许中断请求引起的擦除挂起请求）时发生被允许中断的中断请求，FMR21 位就自动变为“1”（请求擦除挂起）并转移到擦除挂起模式。在重新开始自动擦除时，必须将 FMR21 位置“0”（重新开始擦除）。

[为“0”的条件]

必须通过程序将此位置“0”。

[为“1”的条件]

- 在发生中断请求时，FMR22 位为“1”（允许中断请求引起的擦除挂起请求）。
- 必须通过程序将此位置“1”。

FMR22 位（中断请求的挂起请求允许位）

如果将 FMR22 位置“1”（允许中断请求引起的擦除挂起请求），就在自动擦除过程中产生中断请求时，自动将 FMR21 位置“1”（擦除挂起请求）。

在 EW1 模式中，如果在改写用户 ROM 区的过程中使用擦除挂起，就必须将此位置“1”。

FMR27 位（低消耗电流读模式的允许位）

在低速时钟模式（XIN 时钟停止振荡）或者低速内部振荡器模式（XIN 时钟停止振荡）中，如果将 FMR27 位置“1”（允许低消耗电流读模式），就能降低读闪存时的消耗电流。详细内容请参照“31.2.11 低消耗电流读模式”。

当 CPU 时钟为以下任意一种时，就能使用低消耗电流读模式。

- CPU 时钟为低速内部振荡器时钟的 4 分频、8 分频或者 16 分频
- CPU 时钟为 XCIN 时钟的 1 分频（无分频）、2 分频、4 分频或者 8 分频

但是，当所选 CPU 时钟的频率不超过 3kHz 时，就不能使用低消耗电流读模式。在设定 CPU 时钟的分频比后，必须将 FMR27 位置“1”。

只有在将 FMR27 位置“0”后，才能向等待模式或者停止模式转移。在 FMR27 位为“1”（允许低消耗电流读模式）的状态下，不能向等待模式或者停止模式转移。

另外，在 FMR27 位为“1”（允许低消耗电流读模式）时，不能执行编程命令、块擦除命令和锁定位编程命令。并且只有在 FMR27 位为“0”（禁止低消耗电流读模式）时，才能将 FMSTP 位从“1”（闪存停止）位置“0”（闪存运行）。

30.4.5 EW0 模式

如果将 FMR0 寄存器的 FMR01 位置 “1”（CPU 改写模式有效），就进入 CPU 改写模式，能接受软件命令。此时，因为 FMR0 寄存器的 FMR02 位为 “0”，所以进入 EW0 模式。

通过软件命令控制编程和擦除，能通过 FST 寄存器确认编程 / 擦除结束时的状态等。

如果在自动擦除过程中转移到擦除挂起，就必须将 FMR20 位置 “1”（允许擦除挂起）并且将 FMR21 位置 “1”（请求擦除挂起），然后在确认 FST 寄存器的 FST7 位变为 “1”（就绪）、FST6 位变为 “1”（正在擦除挂起）后，存取闪存（当 FST6 位变为 “0” 时，擦除结束）。

如果将 FMR2 寄存器的 FMR21 位置 “0”（重新开始擦除），就重新开始自动擦除。另外，在确认重新开始自动擦除时，必须确认 FST 寄存器的 FST7 位变为 “0”、FST6 位变为 “0”（擦除挂起以外）。

30.4.6 EW1 模式

如果在 FMR0 寄存器的 FMR01 位置 “1”（CPU 改写模式有效）后将 FMR02 位置 “1”（EW1 模式），就进入 EW1 模式。

能通过 FST 寄存器确认编程 / 擦除结束时的状态等。

如果在自动擦除过程中将擦除挂起功能设定为有效，就必须先将 FMR2 寄存器的 FMR20 位置 “1”（允许挂起），然后执行块擦除命令。如果在自动擦除用户 ROM 区的过程中转移到擦除挂起，就必须将 FMR2 寄存器的 FMR22 位置 “1”（允许中断请求中的擦除挂起请求）。而且，必须预先将转移到擦除挂起的中断设定为中断允许状态。

如果发生中断请求，FMR2 寄存器的 FMR21 位就自动变为 “1”（请求擦除挂起），在等待 td(SR-SUS) 后，暂停自动擦除。在中断处理结束后，必须通过将 FMR21 位置 “0”（重新开始擦除）重新开始自动擦除。

30.4.7 挂起

挂起功能是指在自动擦除过程中暂停擦除的功能。

在暂停自动擦除时，能进行以下的操作（请参照“表 30.4 挂起时能进行的操作”）：

- 如果挂起数据闪存中的任意块的自动擦除，就能自动编程和读数据闪存中的其他块。
- 如果挂起数据闪存的自动擦除，就能自动编程和读程序 ROM。
- 如果挂起程序 ROM 中的任意块的自动擦除，就能自动编程和读程序 ROM 中的其他块。
- 如果挂起程序 ROM 的自动擦除，就能自动编程和读数据闪存
- 在确认挂起时，必须通过确认 FST7 位变为 “1”（就绪）、FST6 位变为 “1”（正在擦除挂起）来确认已挂起。（当 FST6 位变为 “0”（擦除挂起以外）时，擦除结束。）

挂起的相关时序如图 30.3 所示。

表 30.4 挂起时能进行的操作

		挂起时的操作											
		数据闪存 (转移到挂起前执行擦除的块)			数据闪存 (转移到挂起前未执行擦除的块)			程序 ROM (转移到挂起前执行擦除的块)			程序 ROM (转移到挂起前未执行擦除的块)		
		擦除	编程	读	擦除	编程	读	擦除	编程	读	擦除	编程	读
转移到挂起前 执行擦除的区域	数据闪存	×	×	×	×	○	○	—	—	—	×	○	○ (注5)
	程序 ROM	—	—	—	×	○	○	×	×	×	×	○	○

- 注 1. ○表示能使用挂起功能进行操作，×表示禁止操作，—表示无组合。
- 注 2. 不能在编程过程中挂起。
- 注 3. 能进行块擦除，能对程序、锁定位程序、读锁定位状态的各命令进行编程。
能在 FST 寄存器的 FST7 位为“1”（就绪）时执行清除状态寄存器的命令。
禁止在挂起时进行块空白检查。
- 注 4. 在转移到擦除挂起后，立即进入读阵列模式。
- 注 5. 在对数据闪存进行编程或者块擦除的过程中，能通过 BGO 功能读程序 ROM 区。




图 30.3 挂起的相关时序

30.4.8 各模式的设定和解除方法

EW0 模式的设定和解除方法如图 30.4 所示，EW0 模式（改写数据闪存的情况）和 EW1 模式的设定和解除方法图 30.5 所示。




图 30.4 EW0 模式的设定和解除方法




图 30.5 EW0 模式（改写数据闪存的情况）和 EW1 模式的设定和解除方法

30.4.9 BGO（后台操作）功能

如果在对数据闪存进行编程或者块擦除的过程中指定程序 ROM 区，就能读阵列数据，因此不需要写软件命令。存取时间和通常的读操作相同。

另外，在对数据闪存进行编程或者块擦除的过程中，不能读其他数据闪存的块。

BGO 功能如图 30.6 所示。




图 30.6 BGO 功能

30.4.10 数据保护功能

闪存的程序 ROM 的各块有非易失性的锁定位，锁定位在 FMR1 寄存器的 FMR13 位为“0”（锁定位有效）时有效。能通过锁定位禁止（锁定）对各块进行编程和擦除，因此能防止数据的误编程和误擦除。由锁定位控制的块的状态如下所示：

- 当锁定位数据为“0”时，为锁定状态（不能编程和擦除该块）。
- 当锁定位数据为“1”时，为非锁定状态（能编程和擦除该块）。

如果执行锁定位编程命令，锁定位数据就变为“0”（锁定状态）；如果擦除块，此位就变为“1”（非锁定状态）。不能通过命令将锁定位数据置“1”。

能通过读锁定位状态的命令来读锁定位的数据。

如果将 FMR13 位置“1”（锁定位无效），锁定位的功能就无效，全部的块为非锁定状态（各锁定位的数据不变）；如果将 FMR13 位置“0”，锁定位的功能就有效（保持锁定位的数据）。

如果在 FMR13 位为“1”的状态下执行块擦除命令，就擦除对象块，与锁定位无关。在擦除结束后，被擦除的对象块的锁定位变为“1”。

各命令的详细内容请参照“30.4.11 软件命令”。

FMR13 位在自动擦除结束后变为“0”。在以下任意一个条件成立时，FMR13 位变为“0”。在擦除或者编程其它锁定状态的块时，必须再次将 FMR13 位置“1”，然后执行块擦除命令或者编程命令。

- 当 FST 寄存器的 FST7 位从“0”（忙）变为“1”（就绪）时
- 当发生命令顺序错误时
- 当 FMR0 寄存器的 FMR01 位变为“0”（CPU 改写模式无效）时
- 当 FMR0 寄存器的 FMSTP 位变为“1”（闪存停止）时
- 当 FMR0 寄存器的 CMDRST 位变为“1”（擦除/编程停止）时

FMR13 位操作的相关时序如图 30.7 所示。




图 30.7 FMR13 位操作的相关时序

30.4.11 软件命令

以下说明软件命令，必须以 8 位为单位读写命令和数据。

不能输入软件命令一览表中所示命令以外的命令。

表 30.5 软件命令一览表

软件命令	第 1 总线周期			第 2 总线周期		
	模式	地址	数据	模式	地址	数据
读阵列	写	×	FFh			
清除状态寄存器	写	×	50h			
编程	写	WA	40h	写	WA	WD
块擦除	写	×	20h	写	BA	D0h
锁定位编程	写	BT	77h	写	BT	D0h
读锁定位状态	写	×	71h	写	BT	D0h
块空白检查	写	×	25h	写	BA	D0h

WA: 编程地址

WD: 编程数据

BA: 块的任意地址

BT: 块的起始地址

×: 用户 ROM 区内的任意地址

30.4.11.1 读阵列

这是读闪存的命令。

如果在第 1 总线周期写“FFh”，就进入读阵列模式。如果在下一个总线周期以后输入要读的地址，就能以 8 位为单位读指定地址的内容。

因为在写其他命令前一直保持读阵列模式，所以能连续读多个地址的内容。

在解除复位后、编程或者块擦除后、或者转移到擦除挂起状态后，进入读阵列模式。

30.4.11.2 清除状态寄存器

这是将 FST 寄存器的 FST4 ~ FST5 位置 “0” 的命令。

如果在第 1 总线周期写 “50h”，FST 寄存器的 FST4 ~ FST5 位就变为 “0”。

30.4.11.3 编程

这是以 1 字节为单位将数据写到闪存的命令。

如果在第 1 总线周期和第 2 总线周期分别将 “40h” 和数据写到编程地址，就开始自动编程（数据的编程和验证）。第 1 总线周期的地址值和第 2 总线周期指定的编程地址必须相同。

能通过 FST 寄存器的 FST7 位确认自动编程的结束。FST7 位在自动编程期间为 “0”，在编程结束后为 “1”。在自动编程结束后，能通过 FST 寄存器的 FST4 位得知自动编程的结果（参照 “30.4.12 全状态检查”）。不能对已编程的地址进行追加写。

能通过锁定位禁止对程序 ROM 内的各块执行编程命令。

当 FMR1 寄存器的 FMR14 位为 “1”（禁止改写）时，不接受数据闪存块 A 的编程命令；当 FMR15 位为 “1”（禁止改写）时，不接受数据闪存块 B 的编程命令；当 FMR16 位为 “1”（禁止改写）时，不接受数据闪存块 C 的编程命令；当 FMR17 位为 “1”（禁止改写）时，不接受数据闪存块 D 的编程命令。

禁止闪存就绪状态中断的编程流程图以及允许闪存就绪状态中断的编程流程图分别如图 30.8 和图 30.9 所示。

在 EW1 模式中，不能对已装入改写控制程序的地址执行此命令。

当 FMR0 寄存器的 RDYSTIE 位为 “1”（允许闪存就绪状态的中断）时，能在自动编程结束时产生闪存就绪状态的中断。能通过在中断程序中读 FST 寄存器得知自动编程的结果。




图 30.8 编程的流程图（禁止闪存就绪状态的中断）




图 30.9 编程的流程图（允许闪存就绪状态的中断）

30.4.11.4 块擦除

如果在第 1 总线周期和第 2 总线周期分别将“20h”和“D0h”写到块的任意地址，就开始对指定块进行自动擦除（擦除和擦除验证）。

能通过 FST 寄存器的 FST7 位确认自动擦除的结束。FST7 位在自动擦除期间为“0”，在擦除结束后为“1”。在自动擦除结束后，块内的数据全部为“FFh”。

在自动擦除结束后，能通过 FST 寄存器的 FST5 位得知自动擦除的结果（参照“30.4.12 全状态检查”）。

能通过锁定位禁止对程序 ROM 内的各块执行块擦除命令。

当 FMR1 寄存器的 FMR14 位为“1”（禁止改写）时，不接受数据闪存块 A 的块擦除命令；当 FMR15 位为“1”（禁止改写）时，不接受数据闪存块 B 的块擦除命令；当 FMR16 位为“1”（禁止改写）时，不接受数据闪存块 C 的块擦除命令；当 FMR17 位为“1”（禁止改写）时，不接受数据闪存块 D 的块擦除命令。

禁止闪存就绪状态中断的块擦除流程图如图 30.10 所示，禁止闪存就绪状态的中断而允许挂起的块擦除流程图如图 30.11 所示，允许闪存就绪状态的中断和挂起的块擦除流程图如图 30.12 所示。

在 EW1 模式中，不能对已装入改写控制程序的块执行此命令。

当 FMR0 寄存器的 RDYSTIE 位为“1”（允许闪存就绪状态的中断）时，能在自动擦除结束时产生闪存就绪状态的中断；当 RDYSTIE 位为“1”并且 FMR2 寄存器的 FMR20 位为“1”（允许擦除挂起）时，如果将 FMR21 位置“1”（请求擦除挂起）并暂停自动擦除，就产生闪存就绪状态的中断。能通过在中断程序中读 FST 寄存器得知自动擦除的结果。




图 30.10 块擦除的流程图（禁止闪存就绪状态的中断）




图 30.11 块擦除的流程图（禁止闪存就绪状态的中断而允许挂起）




图 30.12 块擦除的流程图（允许闪存就绪状态的中断和挂起）

30.4.11.5 锁定位编程

这是将程序 ROM 区内任意块的锁定位置“0”（锁定状态）的命令。

如果在第 1 总线周期和第 2 总线周期分别将“77h”和“D0h”写到块的起始地址，就给指定块的锁定位写“0”。第 1 总线周期的地址值和第 2 总线周期指定块的起始地址必须相同。

锁定位编程的流程图如图 30.13 所示。能通过读锁定位状态的命令来读锁定位的状态（锁定位数据）。

能通过 FST 寄存器的 FST7 位确认锁定位编程的结束。

有关锁定位的功能以及将锁定位置“1”（非锁定状态）的方法，请参照“30.4.10 数据保护功能”。




图 30.13 锁定位编程的流程图

30.4.11.6 读锁定位状态

这是读程序 ROM 区内任意块的锁定位状态的命令。

如果在第 1 总线周期写 “71h” 并且在第 2 总线周期将 “D0h” 写到块的起始地址，就将指定块的锁定位的状态保存到 FST 寄存器的 LBDATA 位。必须在 FST 寄存器的 FST7 位变为 “1”（就绪）后读 LBDATA 位。

读锁定位状态的流程图如图 30.14 所示。




图 30.14 读锁定位状态的流程图

30.4.11.7 块空白检查

这是检查任意块内的全部地址是否为空白数据“FFh”的命令。

如果在第 1 总线周期写“25h”并且在第 2 总线周期将“D0h”写到块的任意地址，就开始对指定块进行空白检查。能通过 FST 寄存器的 FST7 位确认空白检查的结束。FST7 位在空白检查期间为“0”，在结束后为“1”。

在空白检查结束后，能通过 FST 寄存器的 FST5 位得知空白检查的结果（参照“30.4.12 全状态检查”）。另外，该命令是用来检查想要检查的块是否被编程。在确认擦除正常结束时必须执行全状态检查。

不能在 FST6 位为“1”（正在擦除挂起）时执行块空白检查命令。

块空白检查的流程图如图 30.15 所示。




图 30.15 块空白检查的流程图

另外，本命令是面向编程器厂商的命令，不面向一般用户。

30.4.12 全状态检查

如果发生错误，FST 寄存器的 FST4 ~ FST5 位就变为“1”，表示各错误的发生。因此，能通过检查这些状态（全状态检查）确认执行结果。

错误和 FST 寄存器的状态如表 30.6 所示，全状态检查的流程图和发生各错误时的处理方法如图 30.16 所示。

表 30.6 错误和 FST 寄存器的状态

FST 寄存器的状态		错误	发生错误的条件
FST5	FST4		
1	1	命令顺序错误	<ul style="list-style-type: none"> 没有正确地写命令。 在块擦除命令的第 2 总线周期写了无效数据（“D0h”或者“FFh”以外的值）（注 1）。 执行挂起状态中的擦除命令。 执行挂起状态中的块命令。
1	0	擦除错误	执行了块擦除命令而无法正确地进行自动擦除。
		空白检查错误	执行了块空白检查命令，读到空白数据“FFh”以外的数据。
0	1	编程错误 / 锁定位编程错误	执行了编程命令而无法正确地进行自动编程。

注 1. 如果在这些命令的第 2 总线周期写“FFh”，就进入读阵列模式，同时第 1 总线周期写的命令码无效。




图 30.16 全状态检查的流程图和发生各错误时的处理方法

30.5 标准串行输入 / 输出模式

在标准串行输入 / 输出模式中，能使用与本单片机对应的串行编程器，在将单片机安装到电路板的状态下改写用户 ROM 区。

标准串行输入 / 输出模式有以下 3 种：

- 标准串行输入/输出模式1：使用时钟同步串行 I/O 连接串行编程器。
- 标准串行输入/输出模式2：使用异步串行 I/O 连接串行编程器。
- 标准串行输入/输出模式3：使用特殊的异步串行 I/O 连接串行编程器。

本单片机能使用标准串行输入 / 输出模式 2 和标准串行输入 / 输出模式 3。

有关和串行编程器的连接例子，请参照“附录 2. 串行编程器和 on-chip 调试仿真器的连接例子”；有关串行编程器，请向各厂商询问；有关串行编程器的操作方法，请参照串行编程器的用户使用手册。

闪存标准串行输入 / 输出模式 2 的引脚功能说明以及使用标准串行输入 / 输出模式 2 时的引脚处理例子分别如表 30.7 和图 30.17 所示，闪存标准串行输入 / 输出模式 3 的引脚功能说明以及使用标准串行输入 / 输出模式 3 时的引脚处理例子分别如表 30.8 和图 30.18 所示。

另外，在进行表 30.8 所示的引脚处理并使用编程器改写闪存后，如果要在单芯片模式中执行闪存内的程序，就必须在给 MODE 引脚输入“H”电平后进行硬件复位。

30.5.1 ID 码检查功能

这是判断串行编程器送来的 ID 码和闪存中的 ID 码是否相同的功能。

ID 码检查功能的详细内容请参照“12. ID 码区域”。

表 30.7 引脚的功能说明（闪存标准串行输入 / 输出模式 2）

引脚名	名称	输入 / 输出	功能
VCC、VSS	电源输入		必须给 V _{CC} 引脚输入编程 / 擦除的保证电压，给 V _{SS} 输入 0V。
RESET	复位输入	输入	复位输入引脚
P4_6/XIN/(XCIN)	P4_6 输入 / 时钟输入	输入	必须在 XIN(XCIN) 引脚和 XOUT(XCOUT) 引脚之间连接陶瓷谐振器或者晶体振荡器。
P4_7/XOUT/(XCOUT)	P4_7 输入 / 时钟输出	输入 / 输出	
P0_0 ~ P0_7	输入端口 P0	输入	必须输入“H”电平或者“L”电平，或者将这些引脚置为开路。
P1_0 ~ P1_3 P1_6、P1_7	输入端口 P1	输入	必须输入“H”电平或者“L”电平，或者将这些引脚置为开路。
P2_0 ~ P2_2	输入端口 P2	输入	必须输入“H”电平或者“L”电平，或者将这些引脚置为开路。
P3_1、P3_3 ~ P3_5、 P3_7	输入端口 P3	输入	必须输入“H”电平或者“L”电平，或者将这些引脚置为开路。
P4_2/VREF、P4_5	输入端口 P4	输入	必须输入“H”电平或者“L”电平，或者将这些引脚置为开路。
MODE	MODE	输入 / 输出	必须输入“L”电平。
P1_4	TXD 输出	输出	串行数据的输出引脚
P1_5	RXD 输入	输入	串行数据的输入引脚




图 30.17 使用标准串行输入 / 输出模式 2 时的引脚处理例子

表 30.8 引脚的功能说明（闪存标准串行输入 / 输出模式 3）

引脚名	名称	输入 / 输出	功能
VCC、VSS	电源输入		必须给 V _{CC} 引脚输入编程 / 擦除的保证电压，给 V _{SS} 输入 0V。
RESET	复位输入	输入	复位输入引脚
P4_6/XIN/(XCIN)	P4_6 输入 / 时钟输入	输入	在外接振荡器时，必须在 XIN(XCIN) 引脚和 XOUT/(XCOUT) 引脚之间连接陶瓷谐振器或者晶体振荡器。在用作输入端口时，必须输入“H”电平或者“L”电平，或者将此引脚置为开路。
P4_7/XOUT/(XCOUT)	P4_7 输入 / 时钟输出	输入 / 输出	
P0_0 ~ P0_7	输入端口 P0	输入	必须输入“H”电平或者“L”电平，或者将这些引脚置为开路。
P1_0 ~ P1_7	输入端口 P1	输入	必须输入“H”电平或者“L”电平，或者使这些引脚置为开路。
P2_0 ~ P2_2	输入端口 P2	输入	必须输入“H”电平或者“L”电平，或者将这些引脚置为开路。
P3_1、P3_3 ~ P3_5、P3_7	输入端口 P3	输入	必须输入“H”电平或者“L”电平，或者将这些引脚置为开路。
P4_2/VREF、P4_5	输入端口 P4	输入	必须输入“H”电平或者“L”电平，或者将这些引脚置为开路。
MODE	MODE	输入 / 输出	这是串行数据的输入 / 输出引脚，必须连接闪存编程器。




图 30.18 使用标准串行输入 / 输出模式 3 时的引脚处理例子

30.6 并行输入 / 输出模式

并行输入 / 输出模式是将操作内部闪存（读、编程、擦除等）所需的软件命令、地址、数据进行并行输入 / 输出的模式。

必须使用与本单片机对应的并行编程器。有关并行编程器，请向各厂商询问；有关并行编程器的操作方法，请参照并行编程器的用户使用手册。

在并行输入 / 输出模式中，能改写图 30.1 所示的用户 ROM 区。

30.6.1 ROM 码保护功能

ROM 码保护功能是禁止读和改写闪存的功能（参照“30.3.2 ROM 码保护功能”）。

30.7 使用闪存时的注意事项

30.7.1 CPU 改写模式

30.7.1.1 禁止使用的指令

在 EW0 模式中改写程序 ROM 区的过程中，因为以下指令要参照闪存内部的数据，所以不能使用。
UND 指令、INTO 指令、BRK 指令

30.7.1.2 中断

CPU 改写模式的中断如表 30.9 ~ 表 30.11 所示。

表 30.9 CPU 改写模式的中断 (1)

模式	擦除 / 编程的对象	状态	可屏蔽中断	
EW0	数据闪存	正在自动擦除 (挂起有效)	如果接受中断请求，就进行中断处理。 当 FMR22 位为“1”（允许中断请求引起的擦除挂起请求）时，FMR21 位自动变为“1”（请求擦除挂起）。闪存在经过 td(SR-SUS) 时间后暂停自动擦除。 如果在 FMR22 位为“0”（禁止中断请求引起的擦除挂起请求）时需要擦除挂起，就必须在中断处理时将 FMR21 位置“1”。闪存在经过 td(SR-SUS) 时间后暂停自动擦除。 在暂停自动擦除的过程中，能读写自动擦除执行块以外的块。能通过将 FMR21 位置“0”（重新开始擦除）重新开始自动擦除。	
		正在自动擦除 (挂起无效或者 FMR22=0)	在自动擦除或者自动编程的过程中进行中断处理。	
		正在自动编程		
	程序 ROM	正在自动擦除 (挂起有效)	能通过将向量分配到 RAM 使用中断。	
		正在自动擦除 (挂起无效)		
		正在自动编程		
EW1	数据闪存	正在自动擦除 (挂起有效)	如果接受中断请求，就进行中断处理。 当 FMR22 位为“1”时，FMR21 位自动变为“1”。闪存在经过 td(SR-SUS) 时间后暂停自动擦除。 如果在 FMR22 位为“0”时需要擦除挂起，就必须在中断处理时将 FMR21 位置“1”。闪存在经过 td(SR-SUS) 时间后暂停自动擦除。 在暂停自动擦除的过程中，能读写自动擦除执行块以外的块。能通过将 FMR21 位置“0”重新开始自动擦除。	
		正在自动擦除 (挂起无效或者 FMR22=0)	在自动擦除或者自动编程的过程中进行中断处理。	
		正在自动编程		
	程序 ROM	正在自动擦除 (挂起有效)	在经过 td(SR-SUS) 时间后暂停自动擦除并进行中断处理。在中断处理结束后，能通过将 FMR21 位置“0”重新开始自动擦除。 在暂停自动擦除的过程中，能读写自动擦除执行块以外的块。	
		正在自动擦除 (挂起无效或者 FMR22=0)		优先进行自动擦除或者自动编程，让中断请求等待。在自动擦除或者自动编程结束后进行中断处理。
		正在自动编程		

FMR21、FMR22: FMR2 寄存器的位

表 30.10 CPU 改写模式的中断 (2)

模式	擦除 / 编程的对象	状态	<ul style="list-style-type: none"> • 看门狗定时器 • 振荡停止检测 • 电压监视 2 • 电压监视 1 • NMI (注 1)	<ul style="list-style-type: none"> • 未定义指令 • INTO 指令 • BRK 指令 • 单步 • 地址匹配 • 地址断开 (注 1)
EW0	数据闪存	正在自动擦除 (挂起有效)	如果接受中断请求, 就进行中断处理。 当 FMR22 位为 “1” (允许中断请求引起的擦除挂起请求) 时, FMR21 位自动变为 “1” (请求擦除挂起)。闪存在经过 td(SR-SUS) 时间后暂停自动擦除。 如果在 FMR22 位为 “0” (禁止中断请求引起的擦除挂起) 时需要擦除挂起, 就必须在中断处理时将 FMR21 位置 “1”。闪存在经过 td(SR-SUS) 时间后暂停自动擦除。 在暂停自动擦除的过程中, 能读写自动擦除执行块以外的块。能通过将 FMR21 位置 “0” (重新开始擦除) 重新开始自动擦除。	如果接受中断请求, 就进行中断处理。 如果需要擦除挂起, 就必须在中断处理时将 FMR21 位置 “1”。闪存在经过 td(SR-SUS) 时间后暂停自动擦除。 在暂停自动擦除的过程中, 能读写自动擦除执行块以外的块。能通过将 FMR21 位置 “0” 重新开始自动擦除。
		正在自动擦除 (挂起无效或者 FMR22=0)	在自动擦除或者自动编程的过程中进行中断处理。	
		正在自动编程		
	程序 ROM	正在自动擦除 (挂起有效)	如果接受中断请求, 就立即强制停止自动擦除或者自动编程, 将闪存复位。在经过一定时间后, 重新启动闪存, 然后开始中断处理。 因为被强制停止, 有可能无法从正在自动擦除的块或者正在自动编程的地址读到正常值, 所以必须在重新启动闪存后再次执行自动擦除, 并确认正常结束。即使在执行命令的过程中, 看门狗定时器也不停止计数, 所以有可能发生中断请求。必须使用擦除挂起功能, 定期对看门狗定时器进行初始化。	不能在自动擦除或者自动编程的过程中使用。
		正在自动擦除 (挂起无效)		
		正在自动编程		

FMR21、FMR22: FMR2 寄存器的位

注 1. 因为固定向量被分配在块 0, 所以不能在自动擦除块 0 的过程中使用非屏蔽中断。

表 30.11 CPU 改写模式的中断 (3)

模式	擦除 / 编程的对象	状态	<ul style="list-style-type: none"> 看门狗定时器 振荡停止检测 电压监视 2 电压监视 1 NMI (注 1)	<ul style="list-style-type: none"> 未定义指令 INTO 指令 BRK 指令 单步 地址匹配 地址断开 (注 1)
EW1	数据闪存	正在自动擦除 (挂起有效)	如果接受中断请求, 就进行中断处理。 当 FMR22 位为 “1” 时, FMR21 位自动变为 “1”。闪存在经过 td(SR-SUS) 时间后暂停自动擦除。 如果在 FMR22 位为 “0” 时需要擦除挂起, 就必须在中断处理时将 FMR21 位置 “1”。闪存在经过 td(SR-SUS) 时间后暂停自动擦除。 在暂停自动擦除的过程中, 能读写自动擦除执行块以外的块。能通过将 FMR21 位置 “0” (重新开始擦除) 重新开始自动擦除。	如果接受中断请求, 就进行中断处理。 如果需要擦除挂起, 就必须在中断处理时将 FMR21 位置 “1”。闪存在经过 td(SR-SUS) 时间后暂停自动擦除。 在暂停自动擦除的过程中, 能读写自动擦除执行块以外的块。能通过将 FMR2 寄存器的 FMR21 位置 “0” 重新开始自动擦除。
		正在自动擦除 (挂起无效或者 FMR22=0)	在自动擦除和自动编程的过程中进行中断处理。	
		正在自动编程		
	程序 ROM	正在自动擦除 (挂起有效)	如果接受中断请求, 就立即强制停止自动擦除或者自动编程, 将闪存复位。在经过一定时间后重新启动闪存, 然后开始中断处理。 因为被强制停止, 有可能无法从正在自动擦除的块或者正在自动编程的地址读到正常值, 所以必须在重新启动闪存后再次执行自动擦除, 并确认正常结束。即使在执行命令的过程中, 看门狗定时器也不停止计数, 所以有可能发生中断请求。必须使用擦除挂起功能, 定期对看门狗定时器进行初始化。	不能在自动擦除或者自动编程的过程中使用。
		正在自动擦除 (挂起无效或者 FMR22=0)		
		正在自动编程		

FMR21、FMR22: FMR2 寄存器的位

注 1. 因为固定向量被分配在块 0, 所以不能在自动擦除块 0 的过程中使用非屏蔽中断。

30.7.1.3 存取方法

在将以下的位置 “1” 时, 必须给对象位写 “0” 后继续写 “1”。不能在写 “0” 后到写 “1” 前发生中断和 DTC 启动。

- FMR0 寄存器的 FMR01 位和 FMR02 位
- FMR1 寄存器的 FMR13 位
- FMR2 寄存器的 FMR20 位、FMR22 位和 FMR27 位

在将以下的位置 “0” 时, 必须给对象位写 “1” 后继续写 “0”。不能在写 “0” 后到写 “1” 前发生中断和 DTC 启动。

- FMR1 寄存器的 FMR14 位、FMR15 位、FMR16 位和 FMR17 位

30.7.1.4 用户 ROM 区的改写

在使用 EW0 模式并且正在对保存改写控制程序的块进行改写时，如果电源电压降低，就无法正常对改写控制程序进行改写，以后有可能无法改写闪存。因此，必须使用标准串行输入 / 输出模式改写此块。

30.7.1.5 编程

不能对已编程的地址进行追加写。

30.7.1.6 向停止模式或者等待模式的转移

不能在擦除挂起过程中转移到停止模式或者等待模式。

当 FST 寄存器的 FST7 位为“0”（忙（正在编程 / 擦除））时，不能转移到停止模式或者等待模式。

在 FMR27 位为“1”（允许低消耗电流读模式）的状态下，不能向停止模式或者等待模式转移。

30.7.1.7 闪存的编程电压和擦除电压

必须在电源电压 $VCC=2.7 \sim 5.5V$ 的条件下进行编程和擦除，而不能在电源电压低于 2.7V 时进行。

30.7.1.8 块空白检查

不能在擦除挂起过程中执行块空白检查命令。

30.7.1.9 低消耗电流读模式

在低速时钟模式、低速内部振荡器模式中，如果将 FMR2 寄存器的 FMR27 位置“1”（允许低消耗电流读模式），就能降低读闪存时的消耗电流。

当 CPU 时钟为以下任意一种时，就能使用低消耗电流读模式。

- CPU 时钟为低速内部振荡器时钟的 4 分频、8 分频或者 16 分频
- CPU 时钟为 XCIN 时钟的 1 分频（无分频）、2 分频、4 分频或者 8 分频

但是，当所选 CPU 时钟的频率不超过 3kHz 时，就不能使用低消耗电流读模式。在设定 CPU 时钟的分频比后，必须将 FMR27 位置“1”（允许低消耗电流读模式）。

降低功耗的方法请参照“31. 功耗的降低”。

只有在将 FMR27 位置“0”（禁止低消耗电流读模式）后，才能向等待模式或者停止模式转移。在 FMR27 位为“1”的状态下，不能向等待模式或者停止模式转移。

31. 功耗的降低

31.1 概要

本章说明降低功耗的要点和处理方法。

31.2 降低功耗的要点和处理方法

说明降低功耗的要点，请在系统设计和编程时参考。

31.2.1 电压检测电路

在不使用电压监视 1 时，必须将 VCA2 寄存器的 VCA26 位置“0”（电压检测 1 电路无效）；在不使用电压监视 2 时，必须将 VCA2 寄存器的 VCA27 位置“0”（电压检测 2 电路无效）。

在不使用上电复位和电压监视 0 复位时，必须将 VCA2 寄存器的 VCA25 位置“0”（电压检测 0 电路无效）。

31.2.2 端口

即使转移到等待模式或者停止模式，也保持输入 / 输出端口的状态。有效状态的输出端口有电流流过，高阻抗状态的输入端口有穿透电流流过。必须先将在不需要的端口设定为输入端口，使其固定为稳定的电位，然后转移到等待模式或者停止模式。

31.2.3 时钟

功耗与通常运行的时钟个数和频率有关。运行的时钟越少并且频率越低，功耗就越小，所以必须停止不需要的时钟。

停止低速内部振荡器的振荡：CM1 寄存器的 CM14 位

停止高速内部振荡器的振荡：FRA0 寄存器的 FRA00 位

31.2.4 等待模式和停止模式

等待模式和停止模式能降低功耗，详细内容请参照“9.7 功率控制”。

31.2.5 外围功能时钟的停止

在等待模式中，如果不需要外围功能时钟 f1、f2、f4、f8、f32，就必须将 CM0 寄存器 CM02 位置“1”（在等待模式中，停止外围功能时钟），停止等待模式中的 f1、f2、f4、f8、f32。

31.2.6 定时器

在不使用定时器 RA 时，必须将 TRAMR 寄存器的 TCKCUT 位置“1”（截止计数源）。

在不使用定时器 RB 时，必须将 TRBMR 寄存器的 TCKCUT 位置“1”（截止计数源）。

在不使用定时器 RC 时，必须将 MSTCR 寄存器的 MSTTRC 位置“1”（待机）。

31.2.7 A/D 转换器

在不使用 A/D 转换器时，如果将 ADCON1 寄存器的 ADSTBY 位置“0”（A/D 运行停止（待机）），模拟电路就没有电流流过，降低功耗。

31.2.8 时钟同步串行接口

在不使用 SSU 和 I²C 总线时，必须将 MSTCR 寄存器的 MSTIIC 位置“1”（待机）。

31.2.9 内部电源的低功耗

在低速时钟模式或者低速内部振荡器模式中，如果转移到等待模式，就能通过 VCA2 寄存器的 VCA20 位降低内部电源的功耗。通过 VCA20 位设定内部电源低功耗的操作步骤如图 31.1 所示。必须按照“图 31.1 通过 VCA20 位设定内部电源低功耗的操作步骤”，通过 VCA20 位允许内部电源的低功耗。




图 31.1 通过 VCA20 位设定内部电源低功耗的操作步骤

31.2.10 闪存的停止

在低速内部振荡器模式或者低速时钟模式中，能通过 FMR0 寄存器的 FMSTP 位停止闪存的操作，进一步降低功耗。

如果将 FMSTP 位置“1”（闪存停止），就不能存取闪存。因此，必须通过传送到 RAM 中的程序写 FMSTP 位。

在 CPU 改写模式无效时，如果转移到停止模式或者等待模式，闪存的电源就自动切断，并且在返回时自动接通，所以不需要设定 FMR0 寄存器。

通过 FMSTP 位降低功耗的操作步骤例子如图 31.2 所示。




图 31.2 通过 FMSTP 位降低功耗的操作步骤例子

31.2.11 低消耗电流读模式

在低速时钟模式、低速内部振荡器模式中，如果将 FMR2 寄存器的 FMR27 位置“1”（允许低消耗电流读模式），就能降低读闪存时的消耗电流。

当 CPU 时钟为以下任意一种时，就能使用低消耗电流读模式。

- CPU 时钟为低速内部振荡器时钟的 4 分频、8 分频或者 16 分频
- CPU 时钟为 XCIN 时钟的 1 分频（无分频）、2 分频、4 分频或者 8 分频

但是，当所选 CPU 时钟的频率不超过 3kHz 时，就不能使用低消耗电流读模式。在设定 CPU 时钟的分频比后，必须将 FMR27 位置“1”（允许低消耗电流读模式）。

只有在将 FMR27 位置“0”（禁止低消耗电流读模式）后，才能向等待模式或者停止模式转移。在 FMR27 位为“1”的状态下，不能向等待模式或者停止模式转移。

低消耗电流读模式的操作步骤例子如图 31.3 所示。




图 31.3 低消耗电流读模式的操作步骤例子

31.2.12 其他

必须将 MSTCR 寄存器的 MSTTRD 位置“1”。

能降低外围功能的功耗。

32. 电特性

表 32.1 绝对最大额定值

符号	项目	测量条件	额定值	单位
V_{CC}/AV_{CC}	电源电压		-0.3 ~ 6.5	V
V_I	输入电压		-0.3 ~ $V_{CC}+0.3$	V
V_O	输出电压		-0.3 ~ $V_{CC}+0.3$	V
P_d	功耗	$-40^{\circ}\text{C} \leq T_{opr} \leq 85^{\circ}\text{C}$	500	mW
T_{opr}	工作环境温度		-20 ~ 85 (N 版) / -40 ~ 85 (D 版)	$^{\circ}\text{C}$
T_{stg}	保存温度		-65 ~ 150	$^{\circ}\text{C}$

表 32.2 推荐运行条件

符号	项目			测量条件	规格值			单位	
					最小	典型	最大		
V_{CC}/AV_{CC}	电源电压				1.8	—	5.5	V	
V_{SS}/AV_{SS}	电源电压				—	0	—	V	
V_{IH}	“H”电平输入电压	CMOS 输入以外				$0.8V_{CC}$	—	V_{CC}	V
		CMOS 输入	输入电平转换功能 (I/O 端口)	输入电平选择: $0.35V_{CC}$	$4.0V \leq V_{CC} \leq 5.5V$	$0.5V_{CC}$	—	V_{CC}	V
					$2.7V \leq V_{CC} < 4.0V$	$0.55V_{CC}$	—	V_{CC}	V
					$1.8V \leq V_{CC} < 2.7V$	$0.65V_{CC}$	—	V_{CC}	V
				输入电平选择: $0.5V_{CC}$	$4.0V \leq V_{CC} \leq 5.5V$	$0.65V_{CC}$	—	V_{CC}	V
					$2.7V \leq V_{CC} < 4.0V$	$0.7V_{CC}$	—	V_{CC}	V
					$1.8V \leq V_{CC} < 2.7V$	$0.8V_{CC}$	—	V_{CC}	V
				输入电平选择: $0.7V_{CC}$	$4.0V \leq V_{CC} \leq 5.5V$	$0.85V_{CC}$	—	V_{CC}	V
					$2.7V \leq V_{CC} < 4.0V$	$0.85V_{CC}$	—	V_{CC}	V
					$1.8V \leq V_{CC} < 2.7V$	$0.85V_{CC}$	—	V_{CC}	V
外部时钟输入 (XOUT)				1.2	—	V_{CC}	V		
V_{IL}	“L”电平输入电压	CMOS 输入以外				0	—	$0.2V_{CC}$	V
		CMOS 输入	输入电平转换功能 (I/O 端口)	输入电平选择: $0.35V_{CC}$	$4.0V \leq V_{CC} \leq 5.5V$	0	—	$0.2V_{CC}$	V
					$2.7V \leq V_{CC} < 4.0V$	0	—	$0.2V_{CC}$	V
					$1.8V \leq V_{CC} < 2.7V$	0	—	$0.2V_{CC}$	V
				输入电平选择: $0.5V_{CC}$	$4.0V \leq V_{CC} \leq 5.5V$	0	—	$0.4V_{CC}$	V
					$2.7V \leq V_{CC} < 4.0V$	0	—	$0.3V_{CC}$	V
					$1.8V \leq V_{CC} < 2.7V$	0	—	$0.2V_{CC}$	V
				输入电平选择: $0.7V_{CC}$	$4.0V \leq V_{CC} \leq 5.5V$	0	—	$0.55V_{CC}$	V
					$2.7V \leq V_{CC} < 4.0V$	0	—	$0.45V_{CC}$	V
					$1.8V \leq V_{CC} < 2.7V$	0	—	$0.35V_{CC}$	V
外部时钟输入 (XOUT)				0	—	0.4	V		
$I_{OH(sum)}$	“H”电平总峰值输出电流	全部引脚的 $I_{OH(peak)}$ 总和			—	—	-160	mA	
$I_{OH(sum)}$	“H”电平总平均输出电流	全部引脚的 $I_{OH(avg)}$ 总和			—	—	-80	mA	
$I_{OH(peak)}$	“H”电平峰值输出电流	Low 驱动能力			—	—	-10	mA	
		High 驱动能力			—	—	-40	mA	
$I_{OH(avg)}$	“H”电平平均输出电流	Low 驱动能力			—	—	-5	mA	
		High 驱动能力			—	—	-20	mA	
$I_{OL(sum)}$	“L”电平总峰值输出电流	全部引脚的 $I_{OL(peak)}$ 总和			—	—	160	mA	
$I_{OL(sum)}$	“L”电平总平均输出电流	全部引脚的 $I_{OL(avg)}$ 总和			—	—	80	mA	
$I_{OL(peak)}$	“L”电平峰值输出电流	Low 驱动能力			—	—	10	mA	
		High 驱动能力			—	—	40	mA	
$I_{OL(avg)}$	“L”电平平均输出电流	Low 驱动能力			—	—	5	mA	
		High 驱动能力			—	—	20	mA	
$f_{(XIN)}$	XIN 时钟输入的振荡频率	$2.7V \leq V_{CC} \leq 5.5V$			—	—	20	MHz	
		$1.8V \leq V_{CC} < 2.7V$			—	—	5	MHz	
$f_{(XCIN)}$	XCIN 时钟输入的振荡频率	$1.8V \leq V_{CC} \leq 5.5V$			—	32.768	50	kHz	
fOCO40M	定时器 RC 的计数源 (注 3)	$2.7V \leq V_{CC} \leq 5.5V$			32	—	40	MHz	
fOCO-F	fOCO-F 频率	$2.7V \leq V_{CC} \leq 5.5V$			—	—	20	MHz	
		$1.8V \leq V_{CC} < 2.7V$			—	—	5	MHz	
—	系统时钟频率	$2.7V \leq V_{CC} \leq 5.5V$			—	—	20	MHz	
		$1.8V \leq V_{CC} < 2.7V$			—	—	5	MHz	
$f_{(BCLK)}$	CPU 时钟频率	$2.7V \leq V_{CC} \leq 5.5V$			—	—	20	MHz	
		$1.8V \leq V_{CC} < 2.7V$			—	—	5	MHz	

注 1. 在没有指定时, $V_{CC}=1.8V \sim 5.5V$, $T_{opr}=-20^{\circ}C \sim 85^{\circ}C$ (N 版) / $-40^{\circ}C \sim 85^{\circ}C$ (D 版)。

注 2. 平均输出电流是 100ms 期间的平均值。

注 3. 在 $V_{CC}=2.7V \sim 5.5V$ 的范围内, fOCO40M 能用作定时器 RC 的计数源。




图 32.1 端口 P0 ~ P4 的时序测量电路

表 32.3 A/D 转换器特性

符号	项目		测量条件		规格值			单位
					最小	典型	最大	
—	分辨率		$V_{ref}=AV_{CC}$		—	—	10	Bit
—	绝对精度	10 位模式	$V_{ref}=AV_{CC}=5.0V$	AN0 ~ AN7 输入 AN8 ~ AN11 输入	—	—	± 3	LSB
			$V_{ref}=AV_{CC}=3.3V$	AN0 ~ AN7 输入 AN8 ~ AN11 输入	—	—	± 5	LSB
			$V_{ref}=AV_{CC}=3.0V$	AN0 ~ AN7 输入 AN8 ~ AN11 输入	—	—	± 5	LSB
			$V_{ref}=AV_{CC}=2.2V$	AN0 ~ AN7 输入 AN8 ~ AN11 输入	—	—	± 5	LSB
		8 位模式	$V_{ref}=AV_{CC}=5.0V$	AN0 ~ AN7 输入 AN8 ~ AN11 输入	—	—	± 2	LSB
			$V_{ref}=AV_{CC}=3.3V$	AN0 ~ AN7 输入 AN8 ~ AN11 输入	—	—	± 2	LSB
			$V_{ref}=AV_{CC}=3.0V$	AN0 ~ AN7 输入 AN8 ~ AN11 输入	—	—	± 2	LSB
			$V_{ref}=AV_{CC}=2.2V$	AN0 ~ AN7 输入 AN8 ~ AN11 输入	—	—	± 2	LSB
ϕ_{AD}	A/D 转换时钟		$4.0V \leq V_{ref}=AV_{CC} \leq 5.5V$ (注 2)		2	—	20	MHz
			$3.2V \leq V_{ref}=AV_{CC} \leq 5.5V$ (注 2)		2	—	16	MHz
			$2.7V \leq V_{ref}=AV_{CC} \leq 5.5V$ (注 2)		2	—	10	MHz
			$2.2V \leq V_{ref}=AV_{CC} \leq 5.5V$ (注 2)		2	—	5	MHz
—	容许信号源阻抗					3		k Ω
t_{CONV}	转换时钟	10 位模式	$V_{ref}=AV_{CC}=5.0V, \phi_{AD}=20MHz$		2.15	—	—	μs
		8 位模式	$V_{ref}=AV_{CC}=5.0V, \phi_{AD}=20MHz$		2.15	—	—	μs
t_{SAMP}	采样时间		$\phi_{AD}=20MHz$		0.75	—	—	μs
I_{Vref}	V_{ref} 电流		$V_{CC}=5V, XIN=f1=\phi_{AD}=20MHz$		—	45	—	μA
V_{ref}	基准电压				2.2	—	AV_{CC}	V
V_{IA}	模拟输入电压 (注 3)				0	—	V_{ref}	V

注 1. 在没有指定时, $V_{CC}/AV_{CC}=V_{ref}=2.2V \sim 5.5V$, $V_{SS}=0V$, $T_{opr}=-20^{\circ}C \sim 85^{\circ}C$ (N 版) / $-40^{\circ}C \sim 85^{\circ}C$ (D 版)。

注 2. 在等待模式中、停止模式中、闪存停止状态中以及低功耗电流读模式中, A/D 转换结果为不定值。(不能在这些状态中进行 A/D 转换处理, 也不能在 A/D 转换过程中向这些状态转移。)

注 3. 当模拟输入电压超过基准电压时, A/D 转换结果在 10 位模式中为 “3FFh”, 在 8 位模式中为 “FFh”。

表 32.4 D/A 转换器特性

符号	项目	测量条件	规格值			单位
			最小	典型	最大	
—	分辨率		—	—	8	Bit
—	绝对精度		—	—	2.5	LSB
t_{su}	设定时间		—	—	3	μs
R_O	输出电阻		—	6	—	$k\Omega$
I_{Vref}	基准电源输入电流	(注 2)	—	—	1.5	mA

注 1. 在没有指定时, $V_{CC}/AV_{CC}=V_{ref}=2.7V \sim 5.5V$, $T_{opr}=-20^{\circ}C \sim 85^{\circ}C$ (N 版) / $-40^{\circ}C \sim 85^{\circ}C$ (D 版)。

注 2. 这是使用 1 个 D/A 转换器, 并且不使用的 D/A 转换器的 DAI ($i=0 \sim 1$) 寄存器的值为“00h”的情况, A/D 转换器的梯形电阻部分除外。

表 32.5 比较电路 B 的电特性

符号	项目	测量条件	规格值			单位
			最小	典型	最大	
V_{ref}	IVREF1 和 IVREF3 的输入基准电压		0	—	$V_{CC}-1.4$	V
V_I	IVCMP1 和 IVCMP3 的输入电压		-0.3	—	$V_{CC}+0.3$	V
—	偏移		—	5	100	mV
t_d	比较电路的输出延迟时间 (注 2)	$V_I=V_{ref}\pm 100mV$	—	0.1	—	μs
I_{CMP}	比较电路工作电流	$V_{CC}=5.0V$	—	17.5	—	μA

注 1. 在没有指定时, $V_{CC}=2.7V \sim 5.5V$, $T_{opr}=-20^{\circ}C \sim 85^{\circ}C$ (N 版) / $-40^{\circ}C \sim 85^{\circ}C$ (D 版)。

注 2. 这是数字滤波器无效的情况。

表 32.6 闪存（程序 ROM）的电特性

符号	项目	测量条件	规格值			单位
			最小	典型	最大	
—	编程 / 擦除次数（注 2）		1000（注 3）	—	—	次
—	字节编程时间		—	80	500	μs
—	块擦除时间		—	0.3	—	s
$t_{d(SR-SUS)}$	挂起的转移时间		—	—	5+CPU 时钟 ×3 个周期	ms
—	从开始或者重新开始擦除到下次挂起请求的间隔		0	—	—	μs
—	从挂起到重新开始擦除的时间		—	—	30+CPU 时钟 ×1 个周期	μs
$t_{d(CMDRST-READY)}$	从执行命令强制停止到能读的时间		—	—	30+CPU 时钟 ×1 个周期	μs
—	编程 / 擦除电压		2.7	—	5.5	V
—	读电压		1.8	—	5.5	V
—	编程和擦除时的温度		0	—	60	°C
—	数据保持时间（注 7）	环境温度 =55°C	20	—	—	年

注 1. 在没有指定时， $V_{CC}=2.7V \sim 5.5V$ ， $T_{opr}=0^{\circ}C \sim 60^{\circ}C$ 。

注 2. 编程 / 擦除次数的定义

编程 / 擦除次数是指每块的擦除次数。

如果编程 / 擦除次数为 n ($n=1000$)，就能逐块擦除 n 次。

例如，对于 1K 的块 A，如果将 1 字节的数据分 1024 次写到不同的地址后擦除该块，编程 / 擦除次数就计为 1。但是，对于 1 次的擦除，不能对相同地址进行多次编程（禁止重写）。

注 3. 这是保证编程 / 擦除后全部电特性的次数（保证范围是 1 ~ “最小”值）。

注 4. 在进行多次改写的系统中，减少实际改写次数的方法是：必须按顺序移动编程地址等，尽量不留空白区，在编程（写）后进行 1 次擦除。例如，在对一组 16 字节进行编程时，能通过最多 128 组的编程后进行 1 次擦除，减少实际的改写次数。建议按块保存块擦除次数等信息，设定限制次数。

注 5. 如果在块擦除中发生擦除错误，就必须至少执行 3 次清除状态寄存器命令 → 块擦除命令，直到不发生擦除错误为止。

注 6. 有关故障率，请向瑞萨科技销售部门及特约经销商询问。

注 7. 包括没有外加电源电压或者时钟的时间。

表 32.7 闪存（数据闪存块 A ~ 块 D）的电特性

符号	项目	测量条件	规格值			单位
			最小	典型	最大	
—	编程 / 擦除次数（注 2）		10000（注 3）	—	—	次
—	字节编程时间（编程 / 擦除次数 ≤ 1000 次）		—	160	1500	μs
—	字节编程时间（编程 / 擦除次数 > 1000 次）		—	300	1500	μs
—	块擦除时间（编程 / 擦除次数 ≤ 1000 次）		—	0.2	1	s
—	块擦除时间（编程 / 擦除次数 > 1000 次）		—	0.3	1	s
t _d (SR-SUS)	挂起的转移时间		—	—	5+CPU 时钟 ×3 个周期	ms
—	从开始或者重新开始擦除到下次挂起请求的间隔		0	—	—	μs
—	从挂起到重新开始擦除的时间		—	—	30+CPU 时钟 ×1 个周期	μs
t _d (CMDRST-READY)	从执行命令强制停止到能读的时间		—	—	30+CPU 时钟 ×1 个周期	μs
—	编程 / 擦除电压		2.7	—	5.5	V
—	读电压		1.8	—	5.5	V
—	编程和擦除时的温度		-20（注 7）	—	85	°C
—	数据保持时间（注 8）	环境温度 =55°C	20	—	—	年

注 1. 在没有指定时，V_{CC}=2.7V ~ 5.5V，T_{opr}=-20°C ~ 85°C（N 版）/-40°C ~ 85°C（D 版）。

注 2. 编程 / 擦除次数的定义

在编程 / 擦除次数是指每块的擦除次数。

如果编程 / 擦除次数为 n（n=10000），就能逐块擦除 n 次。

例如，对于 1K 的块 A，如果将 1 字节的数据分 1024 次写到不同的地址后擦除该块，编程 / 擦除次数就计为 1。但是，对于 1 次的擦除，不能对相同地址进行多次编程（禁止重写）。

注 3. 这是保证编程 / 擦除后全部电特性的次数（保证范围是 1 ~ “最小”值）。

注 4. 在进行多次改写的系统中，减少实际改写次数的方法是：必须按顺序移动编程地址等，尽量不留空白区，在编程（写）后进行 1 次擦除。例如，在对一组 16 字节进行编程时，能通过在最多 128 组的编程后进行 1 次擦除，减少实际的改写次数。另外，如果使块 A ~ 块 D 的擦除次数均等，就能更加有效地减少实际的改写次数。建议按块保存擦除次数等信息，设定限制次数。

注 5. 如果在块擦除中发生擦除错误，就必须至少执行 3 次清除状态寄存器命令 → 块擦除命令，直到不发生擦除错误为止。

注 6. 有关故障率，请向瑞萨科技销售部门及特约经销商询问。

注 7. D 版为 -40°C。

注 8. 包括没有外加电源电压或者时钟的时间。




图 32.2 挂起的转移时间

表 32.8 电压检测 0 电路的电特性

符号	项目	测量条件	规格值			单位
			最小	典型	最大	
V _{det0}	电压检测电平 Vdet0_0 (注 2)		1.80	1.90	2.05	V
	电压检测电平 Vdet0_1 (注 2)		2.15	2.35	2.50	V
	电压检测电平 Vdet0_2 (注 2)		2.70	2.85	3.05	V
	电压检测电平 Vdet0_3 (注 2)		3.55	3.80	4.05	V
—	电压检测 0 电路的反应时间 (注 4)	V _{CC} =5V 下降到 (Vdet0_0-0.1)V 时	—	6	150	μs
—	电压检测电路的自消耗电流	VCA25=1, V _{CC} =5.0V	—	1.5	—	μA
t _{d(E-A)}	电压检测电路工作开始为止的等待时间 (注 3)		—	—	100	μs

注 1. 测量条件为 V_{CC}=1.8V ~ 5.5V, T_{opr}=-20°C ~ 85°C (N 版) / -40°C ~ 85°C (D 版)。

注 2. 必须通过 OFS 寄存器的 VDSEL0 ~ VDSEL1 位选择电压检测电平。

注 3. 这是将 VCA2 寄存器的 VCA25 位置“0”后再次置“1”时到电压检测电路开始工作为止所需的时间。

注 4. 这是从经过 V_{det0} 开始到发生电压监视 0 复位为止的时间。

表 32.9 电压检测 1 电路的电特性

符号	项目	测量条件	规格值			单位
			最小	典型	最大	
V _{det1}	电压检测电平 Vdet1_0 (注 2)	V _{CC} 下降时	2.00	2.20	2.40	V
	电压检测电平 Vdet1_1 (注 2)	V _{CC} 下降时	2.15	2.35	2.55	V
	电压检测电平 Vdet1_2 (注 2)	V _{CC} 下降时	2.30	2.50	2.70	V
	电压检测电平 Vdet1_3 (注 2)	V _{CC} 下降时	2.45	2.65	2.85	V
	电压检测电平 Vdet1_4 (注 2)	V _{CC} 下降时	2.60	2.80	3.00	V
	电压检测电平 Vdet1_5 (注 2)	V _{CC} 下降时	2.75	2.95	3.15	V
	电压检测电平 Vdet1_6 (注 2)	V _{CC} 下降时	2.85	3.10	3.40	V
	电压检测电平 Vdet1_7 (注 2)	V _{CC} 下降时	3.00	3.25	3.55	V
	电压检测电平 Vdet1_8 (注 2)	V _{CC} 下降时	3.15	3.40	3.70	V
	电压检测电平 Vdet1_9 (注 2)	V _{CC} 下降时	3.30	3.55	3.85	V
	电压检测电平 Vdet1_A (注 2)	V _{CC} 下降时	3.45	3.70	4.00	V
	电压检测电平 Vdet1_B (注 2)	V _{CC} 下降时	3.60	3.85	4.15	V
	电压检测电平 Vdet1_C (注 2)	V _{CC} 下降时	3.75	4.00	4.30	V
	电压检测电平 Vdet1_D (注 2)	V _{CC} 下降时	3.90	4.15	4.45	V
	电压检测电平 Vdet1_E (注 2)	V _{CC} 下降时	4.05	4.30	4.60	V
	电压检测电平 Vdet1_F (注 2)	V _{CC} 下降时	4.20	4.45	4.75	V
—	电压检测 1 电路的 V _{CC} 上升时的 滞后宽度	选择 Vdet1_0 ~ Vdet1_5 时	—	0.07	—	V
		选择 Vdet1_6 ~ Vdet1_F 时	—	0.10	—	V
—	电压检测 1 电路的反应时间 (注 3)	V _{CC} =5V 下降到 (Vdet1_0-0.1)V 时	—	60	150	μs
—	电压检测电路的自消耗电流	VCA26=1, V _{CC} =5.0V	—	1.7	—	μA
t _{d(E-A)}	电压检测电路工作开始为止的等待 时间 (注 4)		—	—	100	μs

注 1. 测量条件为 V_{CC}=1.8V ~ 5.5V, T_{opr}=-20°C ~ 85°C (N 版) / -40°C ~ 85°C (D 版)。

注 2. 必须通过 VD1LS 寄存器的 VD1S0 ~ VD1S3 位选择电压检测电平。

注 3. 这是从经过 V_{det1} 开始到发生电压监视 1 中断请求为止的时间。

注 4. 这是将 VCA2 寄存器的 VCA26 位置“0”后再次置“1”时到电压检测电路开始工作为止所需的时间。

表 32.10 电压检测 2 电路的电特性

符号	项目	测量条件	规格值			单位
			最小	典型	最大	
V _{det2}	电压检测电平 V _{det2_0}	V _{CC} 下降时	3.70	4.00	4.30	V
—	电压检测 2 电路的 V _{CC} 上升时的滞后宽度		—	0.10	—	V
—	电压检测 2 电路的反应时间 (注 2)	V _{CC} =5V 下降到 (V _{det2_0} -0.1)V 时	—	20	150	μs
—	电压检测电路的自消耗电流	VCA27=1, V _{CC} =5.0V	—	1.7	—	μA
t _{d(E-A)}	电压检测电路工作开始为止的等待时间 (注 3)		—	—	100	μs

- 注 1. 测量条件为 V_{CC}=1.8V ~ 5.5V, T_{opr}=-20°C ~ 85°C (N 版) / -40°C ~ 85°C (D 版)。
- 注 2. 这是从经过 V_{det2} 开始到发生电压监视 2 中断请求为止的时间。
- 注 3. 这是将 VCA2 寄存器的 VCA27 位置 “0” 后再次置 “1” 时到电压检测电路开始工作为止所需的时间。

表 32.11 上电复位电路 (注 2)

符号	项目	测量条件	规格值			单位
			最小	典型	最大	
t _{rth}	外部电源 V _{CC} 的上升斜率	(注 1)	0	—	50000	mV/msec

- 注 1. 在没有指定时, 测量条件为 T_{opr}=-20°C ~ 85°C (N 版) / -40°C ~ 85°C (D 版)。
- 注 2. 在使用上电复位时, 必须将 OFS 寄存器的 LVDAS 位置 “0”, 使电压监视 0 复位有效。




图 32.3 上电复位电路的电特性

表 32.12 高速内部振荡器振荡电路的电特性

符号	项目	测量条件	规格值			单位
			最小	典型	最大	
—	复位解除时的高速内部振荡器振荡频率	$V_{CC}=1.8V \sim 5.5V$ $-20^{\circ}C \leq T_{opr} \leq 85^{\circ}C$	38.4	40	41.6	MHz
		$V_{CC}=1.8V \sim 5.5V$ $-40^{\circ}C \leq T_{opr} \leq 85^{\circ}C$	38.0	40	42.0	MHz
	将 FRA4 寄存器和 FRA5 寄存器的校正值分别写到 FRA1 寄存器和 FRA3 寄存器时的高速内部振荡器振荡频率 (注 2)	$V_{CC}=1.8V \sim 5.5V$ $-20^{\circ}C \leq T_{opr} \leq 85^{\circ}C$	35.389	36.864	38.338	MHz
		$V_{CC}=1.8V \sim 5.5V$ $-40^{\circ}C \leq T_{opr} \leq 85^{\circ}C$	35.020	36.864	38.707	MHz
	将 FRA6 寄存器和 FRA7 寄存器的校正值分别写到 FRA1 寄存器和 FRA3 寄存器时的高速内部振荡器振荡频率	$V_{CC}=1.8V \sim 5.5V$ $-20^{\circ}C \leq T_{opr} \leq 85^{\circ}C$	30.72	32	33.28	MHz
		$V_{CC}=1.8V \sim 5.5V$ $-40^{\circ}C \leq T_{opr} \leq 85^{\circ}C$	30.40	32	33.60	MHz
—	振荡稳定时间	$V_{CC}=5.0V, T_{opr}=25^{\circ}C$	—	0.5	3	ms
—	振荡时的自消耗电流	$V_{CC}=5.0V, T_{opr}=25^{\circ}C$	—	400	—	μA

注 1. 在没有指定时, $V_{CC}=1.8V \sim 5.5V$, $T_{opr}=-20^{\circ}C \sim 85^{\circ}C$ (N 版) / $-40^{\circ}C \sim 85^{\circ}C$ (D 版)。

注 2. 在 UART 模式中使用串行接口时, 能将 9600bps 和 38400bps 等位速率的设定误差控制在 0%。

表 32.13 低速内部振荡器振荡电路的电特性

符号	项目	测量条件	规格值			单位
			最小	典型	最大	
fOCO-S	低速内部振荡器振荡频率		60	125	250	kHz
—	振荡稳定时间	$V_{CC}=5.0V, T_{opr}=25^{\circ}C$	—	30	100	μs
—	振荡时的自消耗电流	$V_{CC}=5.0V, T_{opr}=25^{\circ}C$	—	2	—	μA

注 1. 在没有指定时, $V_{CC}=1.8V \sim 5.5V$, $T_{opr}=-20^{\circ}C \sim 85^{\circ}C$ (N 版) / $-40^{\circ}C \sim 85^{\circ}C$ (D 版)。

表 32.14 电源电路的时序特性

符号	项目	测量条件	规格值			单位
			最小	典型	最大	
$t_{d(P-R)}$	接通电源时的内部电源稳定时间 (注 2)		—	—	2000	μs

注 1. 测量条件为 $V_{CC}=1.8V \sim 5.5V$, $T_{opr}=25^{\circ}C$ 。

注 2. 这是接通电源时到内部电源发生电路稳定为止的等待时间。

表 32.15 同步串行通信单元 (SSU) 的时序必要条件 (注 1)

符号	项目		测量条件	规格值			单位
				最小	典型	最大	
t_{SUCYC}	SSCK 时钟的周期时间			4	—	—	t_{CYC} (注2)
t_{HI}	SSCK 时钟的“H”电平脉宽			0.4	—	0.6	t_{SUCYC}
t_{LO}	SSCK 时钟的“L”电平脉宽			0.4	—	0.6	t_{SUCYC}
t_{RISE}	SSCK 时钟的上升时间	主控		—	—	1	t_{CYC} (注2)
		从属		—	—	1	μs
t_{FALL}	SSCK 时钟的下降时间	主控		—	—	1	t_{CYC} (注2)
		从属		—	—	1	μs
t_{SU}	SSO 和 SSI 数据输入的准备时间			100	—	—	ns
t_H	SSO 和 SSI 数据输入的保持时间			1	—	—	t_{CYC} (注2)
t_{LEAD}	\overline{SCS} 准备时间	从属		$1t_{CYC}+50$	—	—	ns
t_{LAG}	\overline{SCS} 保持时间	从属		$1t_{CYC}+50$	—	—	ns
t_{OD}	SSO 和 SSI 数据输出的延迟时间			—	—	1	t_{CYC} (注2)
t_{SA}	SSI 从属器件的存取时间		$2.7V \leq V_{CC} \leq 5.5V$	—	—	$1.5t_{CYC}+100$	ns
			$1.8V \leq V_{CC} < 2.7V$	—	—	$1.5t_{CYC}+200$	ns
t_{OR}	SSI 从属器件的释放时间		$2.7V \leq V_{CC} \leq 5.5V$	—	—	$1.5t_{CYC}+100$	ns
			$1.8V \leq V_{CC} < 2.7V$	—	—	$1.5t_{CYC}+200$	ns

注 1. 在没有指定时, $V_{CC}=1.8V \sim 5.5V$, $V_{SS}=0V$, $T_{opr}=-20^{\circ}C \sim 85^{\circ}C$ (N 版) / $-40^{\circ}C \sim 85^{\circ}C$ (D 版)。

注 2. $1t_{CYC}=1/f_1(s)$




图 32.4 同步串行通信单元 (SSU) 的输入 / 输出时序 (主控)




图 32.5 同步串行通信单元 (SSU) 的输入 / 输出时序 (从属)




图 32.6 同步串行通信单元 (SSU) 的输入 / 输出时序 (时钟同步通信模式)

表 32.16 I²C 总线接口的时序必要条件 (注 1)

符号	项目	测量条件	规格值			单位
			最小	典型	最大	
t_{SCL}	SCL 输入的周期时间		$12t_{CYC}+600$ (注 2)	—	—	ns
t_{SCLH}	SCL 输入的“H”电平脉宽		$3t_{CYC}+300$ (注 2)	—	—	ns
t_{SCLL}	SCL 输入的“L”电平脉宽		$5t_{CYC}+500$ (注 2)	—	—	ns
t_{sf}	SCL 和 SDA 输入的下降时间		—	—	300	ns
t_{SP}	SCL 和 SDA 输入的尖脉冲消除时间		—	—	$1t_{CYC}$ (注 2)	ns
t_{BUF}	SDA 输入总线的空闲时间		$5t_{CYC}$ (注 2)	—	—	ns
t_{STAH}	开始条件输入的保持时间		$3t_{CYC}$ (注 2)	—	—	ns
t_{STAS}	重新发送开始条件输入的准备时间		$3t_{CYC}$ (注 2)	—	—	ns
t_{STOP}	停止条件输入的准备时间		$3t_{CYC}$ (注 2)	—	—	ns
t_{SDAS}	数据输入的准备时间		$1t_{CYC}+40$ (注 2)	—	—	ns
t_{SDAH}	数据输入的保持时间		10	—	—	ns

注 1. 在没有指定时, $V_{CC}=1.8V \sim 5.5V$, $V_{SS}=0V$, $T_{opr}=-20^{\circ}C \sim 85^{\circ}C$ (N 版) / $-40^{\circ}C \sim 85^{\circ}C$ (D 版)。

注 2. $1t_{CYC}=1/f_1(s)$




图 32.7 I²C 总线接口的输入 / 输出时序

表 32.17 电特性 (1) [$4.2V \leq V_{CC} \leq 5.5V$]

符号	项目		测量条件		规格值			单位
					最小	典型	最大	
V_{OH}	“H”电平输出 电压	XOUT 以外	High 驱动能力 $V_{CC}=5V$	$I_{OH}=-20mA$	$V_{CC}-20$	—	V_{CC}	V
			Low 驱动能力 $V_{CC}=5V$	$I_{OH}=-5mA$	$V_{CC}-20$	—	V_{CC}	V
		XOUT	$V_{CC}=5V$	$I_{OH}=-200\mu A$	1.0	—	V_{CC}	V
V_{OL}	“L”电平输出 电压	XOUT 以外	High 驱动能力 $V_{CC}=5V$	$I_{OL}=20mA$	—	—	2.0	V
			Low 驱动能力 $V_{CC}=5V$	$I_{OL}=5mA$	—	—	2.0	V
		XOUT	$V_{CC}=5V$	$I_{OL}=200\mu A$	—	—	0.5	V
V_{T+}, V_{T-}	滞后	$\overline{IINT0}$ 、 $\overline{INT1}$ 、 $\overline{INT3}$ 、 $\overline{KI0}$ 、 $\overline{KI1}$ 、 $\overline{KI2}$ 、 $\overline{KI3}$ 、 TRAIO、TRBO、 TRCIOA、TRCIOB、 TRCIOC、TRCIOD、 TRCTRG、TRCCLK、 ADTRG、RXD0、 RXD1、RXD2、 CLK0、CLK1、CLK2、 SSI、SCL、SDA、 SSO			0.1	1.2	—	V
		\overline{RESET}			0.1	1.2	—	V
I_{IH}	“H”电平输入电流		$V_I=5V, V_{CC}=5.0V$		—	—	5.0	μA
I_{IL}	“L”电平输入电流		$V_I=0V, V_{CC}=5.0V$		—	—	-5.0	μA
R_{PULLUP}	上拉电阻		$V_I=0V, V_{CC}=5.0V$		25	50	100	k Ω
R_{fXIN}	反馈电阻	XIN			—	0.3	—	M Ω
R_{fXCIN}	反馈电阻	XCIN			—	8	—	M Ω
V_{RAM}	RAM 保持电压		停止模式		1.8	—	—	V

注 1. 在没有指定时, $4.2V \leq V_{CC} \leq 5.5V$, $T_{opr}=-20^{\circ}C \sim 85^{\circ}C$ (N 版) / $-40^{\circ}C \sim 85^{\circ}C$ (D 版), $f(XIN)=20MHz$ 。

表 32.18 电特性 (2) [$3.3V \leq V_{CC} \leq 5.5V$](在没有指定时, $T_{opr} = -20^{\circ}C \sim 85^{\circ}C$ (N版) / $-40^{\circ}C \sim 85^{\circ}C$ (D版))

符号	项目	测量条件		规格值			单位
				最小	典型	最大	
I _{CC}	电源电流 ($V_{CC}=3.3V \sim 5.5V$) 在单芯片模式中, 输出引脚开路, 其他引脚为 V_{SS} 。	高速时钟模式	XIN=20MHz (方波) 高速内部振荡器停止振荡 低速内部振荡器振荡 =125kHz 无分频	—	6.5	15	mA
			XIN=16MHz (方波) 高速内部振荡器停止振荡 低速内部振荡器振荡 =125kHz 无分频	—	5.3	12.5	mA
			XIN=10MHz (方波) 高速内部振荡器停止振荡 低速内部振荡器振荡 =125kHz 无分频	—	3.6	—	mA
			XIN=20MHz (方波) 高速内部振荡器停止振荡 低速内部振荡器振荡 =125kHz 8分频	—	3.0	—	mA
			XIN=16MHz (方波) 高速内部振荡器停止振荡 低速内部振荡器振荡 =125kHz 8分频	—	2.2	—	mA
			XIN=10MHz (方波) 高速内部振荡器停止振荡 低速内部振荡器振荡 =125kHz 8分频	—	1.5	—	mA
		高速内部振荡器模式	XIN 时钟停止 高速内部振荡器振荡 f _{OCO-F} =20MHz 低速内部振荡器振荡 =125kHz 无分频	—	7.0	15	mA
			XIN 时钟停止 高速内部振荡器振荡 f _{OCO-F} =20MHz 低速内部振荡器振荡 =125kHz 8分频	—	3.0	—	mA
			XIN 时钟停止 高速内部振荡器振荡 f _{OCO-F} =4MHz 低速内部振荡器振荡 =125kHz 16分频 MSTIIC=MSTTRD=MSTTRC=1	—	1	—	mA
		低速内部振荡器模式	XIN 时钟停止 高速内部振荡器停止振荡 低速内部振荡器振荡 =125kHz 8分频 FMR27=1, VCA20=0	—	90	400	μA
		低速时钟模式	XIN 时钟停止 高速内部振荡器停止振荡 低速内部振荡器停止振荡 XCIN 时钟振荡 =32kHz 无分频 FMR27=1, VCA20=0	—	85	400	μA
			XIN 时钟停止 高速内部振荡器停止振荡 低速内部振荡器停止振荡 XCIN 时钟振荡 =32kHz 无分频 RAM 内的程序运行 闪存停止时 FMSTP=1, VCA20=0	—	47	—	μA

符号	项目	测量条件		规格值			单位
				最小	典型	最大	
I _{CC}	电源电流 (V _{CC} =3.3V ~ 5.5V) 在单芯片模式中, 输出引脚开路, 其他引脚为 V _{SS} 。	等待模式	XIN 时钟停止 高速内部振荡器停止振荡 低速内部振荡器振荡 =125kHz 正在执行 WAIT 指令 外围时钟运行 VCA27=VCA26=VCA25=0 VCA20=1	—	15	100	μA
			XIN 时钟停止 高速内部振荡器停止振荡 低速内部振荡器振荡 =125kHz 正在执行 WAIT 指令 外围时钟停止 VCA27=VCA26=VCA25=0 VCA20=1	—	4	90	μA
			XIN 时钟停止 高速内部振荡器停止振荡 低速内部振荡器停止振荡 XCIN 时钟振荡 =32kHz (外围时钟停止) 正在执行 WAIT 指令 VCA27=VCA26=VCA25=0 VCA20=1	—	3.5	—	μA
		停止模式	XIN 时钟停止, Topr=25°C 高速内部振荡器停止振荡 低速内部振荡器停止振荡 CM10=1 外围时钟停止 VCA27=VCA26=VCA25=0	—	2.0	5.0	μA
			XIN 时钟停止, Topr=85°C 高速内部振荡器停止振荡 低速内部振荡器停止振荡 CM10=1 外围时钟停止 VCA27=VCA26=VCA25=0	—	5.0	—	μA

时序必要条件（在没有指定时， $V_{CC}=5V$ ， $V_{SS}=0V$ ， $T_{opr}=25^{\circ}C$ ）

表 32.19 外部时钟输入（XOUT、XCIN）

符号	项目	规格值		单位
		最小	最大	
$t_c(XOUT)$	XOUT 输入的周期时间	50	—	ns
$t_{WH}(XOUT)$	XOUT 输入的“H”电平脉宽	24	—	ns
$t_{WL}(XOUT)$	XOUT 输入的“L”电平脉宽	24	—	ns
$t_c(XCIN)$	XCIN 输入的周期时间	14	—	μs
$t_{WH}(XCIN)$	XCIN 输入的“H”电平脉宽	7	—	μs
$t_{WL}(XCIN)$	XCIN 输入的“L”电平脉宽	7	—	μs




图 32.8 $V_{CC}=5V$ 时的外部时钟输入时序

表 32.20 TRAIO 输入

符号	项目	规格值		单位
		最小	最大	
$t_c(TRAIO)$	TRAIO 输入的周期时间	100	—	ns
$t_{WH}(TRAIO)$	TRAIO 输入的“H”电平脉宽	40	—	ns
$t_{WL}(TRAIO)$	TRAIO 输入的“L”电平脉宽	40	—	ns




图 32.9 $V_{CC}=5V$ 时的 TRAIO 输入时序

表 32.21 串行接口

符号	项目	规格值		单位
		最小	最大	
$t_{c(CK)}$	CLKi 输入的周期时间	200	—	ns
$t_{W(CKH)}$	CLKi 输入的“H”电平脉宽	100	—	ns
$t_{W(CKL)}$	CLKi 输入的“L”电平脉宽	100	—	ns
$t_{d(C-Q)}$	TXDi 输出的延迟时间	—	50	ns
$t_{h(C-Q)}$	TXDi 保持时间	0	—	ns
$t_{su(D-C)}$	RXDi 输入的准备时间	50	—	ns
$t_{h(C-D)}$	RXDi 输入的保持时间	90	—	ns

$i=0 \sim 2$




图 32.10 $V_{CC}=5V$ 时的串行接口时序

表 32.22 外部中断 \overline{INTi} 输入 ($i=0,1,3$)、键输入中断 \overline{Kli} ($i=0 \sim 3$)

符号	项目	规格值		单位
		最小	最大	
$t_{W(INH)}$	\overline{INTi} 输入的“H”电平脉宽、 \overline{Kli} 输入的“H”电平脉宽	250 (注 1)	—	ns
$t_{W(INL)}$	\overline{INTi} 输入的“L”电平脉宽、 \overline{Kli} 输入的“L”电平脉宽	250 (注 2)	—	ns

注 1. 当通过 \overline{INTi} 输入的滤波器选择位选择有滤波器时， \overline{INTi} 输入“H”电平脉宽的最小值为“1/数字滤波器采样频率×3”和最小值中大的值。

注 2. 当通过 \overline{INTi} 输入的滤波器选择位选择有滤波器时， \overline{INTi} 输入“L”电平脉宽的最小值为“1/数字滤波器采样频率×3”和最小值中大的值。



图 32.11 $V_{CC}=5V$ 时的外部中断 \overline{INTi} 和键输入中断 \overline{Kli} 的输入时序

表 32.23 电特性 (3) [$2.7V \leq V_{CC} < 4.2V$]

符号	项目		测量条件		规格值			单位
					最小	典型	最大	
V_{OH}	“H”电平 输出电压	XOUT 以外	High 驱动能力	$I_{OH}=-5mA$	$V_{CC}-0.5$	—	V_{CC}	V
			Low 驱动能力	$I_{OH}=-1mA$	$V_{CC}-0.5$	—	V_{CC}	V
		XOUT		$I_{OH}=-200\mu A$	1.0	—	V_{CC}	V
V_{OL}	“L”电平 输出电压	XOUT 以外	High 驱动能力	$I_{OL}=5mA$	—	—	0.5	V
			Low 驱动能力	$I_{OL}=1mA$	—	—	0.5	V
		XOUT		$I_{OL}=200\mu A$	—	—	0.5	V
V_{T+}, V_{T-}	滞后	$\overline{INT0}$ 、 $\overline{INT1}$ 、 $\overline{INT3}$ 、 $\overline{KI0}$ 、 $\overline{KI1}$ 、 $\overline{KI2}$ 、 $\overline{KI3}$ 、 TRAIO、TRBO、 TRCIOA、TRCIOB、 TRCIOC、 TRCIOD、 TRCTRG、 TRCCLK、 ADTRG、 RXD0、RXD1、 RXD2、 CLK0、CLK1、 CLK2、 SSI、SCL、SDA、 SSO	$V_{CC}=3.0V$	0.1	0.4	—	V	
		\overline{RESET}	$V_{CC}=3.0V$	0.1	0.5	—	V	
I_{IH}	“H”电平输入电流		$V_I=3V$, $V_{CC}=3.0V$		—	—	4.0	μA
I_{IL}	“L”电平输入电流		$V_I=0V$, $V_{CC}=3.0V$		—	—	-4.0	μA
R_{PULLUP}	上拉电阻		$V_I=0V$, $V_{CC}=3.0V$		42	84	168	k Ω
R_{fXIN}	反馈电阻	XIN			—	0.3	—	M Ω
R_{fXCIN}	反馈电阻	XCIN			—	8	—	M Ω
V_{RAM}	RAM 保持电压		停止模式		1.8	—	—	V

注 1. 在没有指定时, $2.7V \leq V_{CC} < 4.2V$, $T_{opr}=-20^{\circ}C \sim 85^{\circ}C$ (N 版) / $-40^{\circ}C \sim 85^{\circ}C$ (D 版), $f(XIN)=10MHz$ 。

表 32.24 电特性 (4) [$2.7V \leq V_{CC} < 3.3V$](在没有指定时, $T_{opr} = -20^{\circ}C \sim 85^{\circ}C$ (N版) / $-40^{\circ}C \sim 85^{\circ}C$ (D版))

符号	项目	测量条件		规格值			单位
				最小	典型	最大	
I_{CC}	电源电流 ($V_{CC}=2.7V \sim 3.3V$) 在单芯片模式中, 输出引脚开路, 其他引脚为 V_{SS} 。	高速时钟模式	XIN=10MHz (方波) 高速内部振荡器停止振荡 低速内部振荡器振荡 =125kHz 无分频	—	3.5	10	mA
			XIN=10MHz (方波) 高速内部振荡器停止振荡 低速内部振荡器振荡 =125kHz 8分频	—	1.5	7.5	mA
		高速内部振荡器模式	XIN 时钟停止 高速内部振荡器振荡 fOCO-F=20MHz 低速内部振荡器振荡 =125kHz 无分频	—	7.0	15	mA
			XIN 时钟停止 高速内部振荡器振荡 fOCO-F=20MHz 低速内部振荡器振荡 =125kHz 8分频	—	3.0	—	mA
			XIN 时钟停止 高速内部振荡器振荡 fOCO-F=10MHz 低速内部振荡器振荡 =125kHz 无分频	—	4.0	—	mA
			XIN 时钟停止 高速内部振荡器振荡 fOCO-F=10MHz 低速内部振荡器振荡 =125kHz 8分频	—	1.5	—	mA
			XIN 时钟停止 高速内部振荡器振荡 fOCO-F=4MHz 低速内部振荡器振荡 =125kHz 16分频 MSTIIC=MSTTRD=MSTTRC=1	—	1	—	mA
			低速内部振荡器模式	XIN 时钟停止 高速内部振荡器停止振荡 低速内部振荡器振荡 =125kHz 8分频 FMR27=1, VCA20=0	—	90	390
		低速时钟模式	XIN 时钟停止 高速内部振荡器停止振荡 低速内部振荡器停止振荡 XCIN 时钟振荡 =32kHz 无分频 FMR27=1, VCA20=0	—	80	400	μA
			XIN 时钟停止 高速内部振荡器停止振荡 低速内部振荡器停止振荡 XCIN 时钟振荡 =32kHz RAM 内的程序运行 无分频 闪存停止时 FMSTP=1, VCA20=0	—	40	—	μA

符号	项目	测量条件		规格值			单位
				最小	典型	最大	
I _{CC}	电源电流 (V _{CC} =2.7V ~ 3.3V) 在单芯片模式中, 输出引脚开路, 其他引脚为 V _{SS} 。	等待模式	XIN 时钟停止 高速内部振荡器停止振荡 低速内部振荡器振荡 =125kHz 正在执行 WAIT 指令 外围时钟运行 VCA27=VCA26=VCA25=0 VCA20=1	—	15	90	μA
			XIN 时钟停止 高速内部振荡器停止振荡 低速内部振荡器振荡 =125kHz 正在执行 WAIT 指令 外围时钟停止 VCA27=VCA26=VCA25=0 VCA20=1	—	4	80	μA
			XIN 时钟停止 高速内部振荡器停止振荡 低速内部振荡器停止振荡 XCIN 时钟振荡 =32kHz (外围时钟停止) 正在执行 WAIT 指令 VCA27=VCA26=VCA25=0 VCA20=1	—	3.5	—	μA
		停止模式	XIN 时钟停止, Topr=25°C 高速内部振荡器停止振荡 低速内部振荡器停止振荡 CM10=1 外围时钟停止 VCA27=VCA26=VCA25=0	—	2.0	5.0	μA
			XIN 时钟停止, Topr=85°C 高速内部振荡器停止振荡 低速内部振荡器停止振荡 CM10=1 外围时钟停止 VCA27=VCA26=VCA25=0	—	5.0	—	μA

时序必要条件（在没有指定时， $V_{CC}=3V$ ， $V_{SS}=0V$ ， $T_{opr}=25^{\circ}C$ ）

表 32.25 外部时钟输入（XOUT、XCIN）

符号	项目	规格值		单位
		最小	最大	
$t_c(XOUT)$	XOUT 输入的周期时间	50	—	ns
$t_{WH}(XOUT)$	XOUT 输入的“H”电平脉宽	24	—	ns
$t_{WL}(XOUT)$	XOUT 输入的“L”电平脉宽	24	—	ns
$t_c(XCIN)$	XCIN 输入的周期时间	14	—	μs
$t_{WH}(XCIN)$	XCIN 输入的“H”电平脉宽	7	—	μs
$t_{WL}(XCIN)$	XCIN 输入的“L”电平脉宽	7	—	μs




图 32.12 $V_{CC}=3V$ 时的外部时钟输入时序

表 32.26 TRAIO 输入

符号	项目	规格值		单位
		最小	最大	
$t_c(TRAIO)$	TRAIO 输入的周期时间	300	—	ns
$t_{WH}(TRAIO)$	TRAIO 输入的“H”电平脉宽	120	—	ns
$t_{WL}(TRAIO)$	TRAIO 输入的“L”电平脉宽	120	—	ns




图 32.13 $V_{CC}=3V$ 时的 TRAIO 输入时序

表 32.27 串行接口

符号	项目	规格值		单位
		最小	最大	
$t_{c(CK)}$	CLKi 输入的周期时间	300	—	ns
$t_{W(CKH)}$	CLKi 输入的“H”电平脉宽	150	—	ns
$t_{W(CKL)}$	CLKi 输入的“L”电平脉宽	150	—	ns
$t_{d(C-Q)}$	TXDi 输出的延迟时间	—	80	ns
$t_{h(C-Q)}$	TXDi 保持时间	0	—	ns
$t_{su(D-C)}$	RXDi 输入的准备时间	70	—	ns
$t_{h(C-D)}$	RXDi 输入的保持时间	90	—	ns

$i=0 \sim 2$




图 32.14 $V_{CC}=3V$ 时的串行接口时序

表 32.28 外部中断 \overline{INTi} 输入 ($i=0,1,3$)、键输入中断 \overline{Kli} ($i=0 \sim 3$)

符号	项目	规格值		单位
		最小	最大	
$t_{W(INH)}$	\overline{INTi} 输入的“H”电平脉宽、 \overline{Kli} 输入的“H”电平脉宽	380 (注 1)	—	ns
$t_{W(INL)}$	\overline{INTi} 输入的“L”电平脉宽、 \overline{Kli} 输入的“L”电平脉宽	380 (注 2)	—	ns

注 1. 当通过 \overline{INTi} 输入的滤波器选择位选择有滤波器时， \overline{INTi} 输入“H”电平脉宽的最小值为“1/数字滤波器采样频率×3”和最小值中大的值。

注 2. 当通过 \overline{INTi} 输入的滤波器选择位选择有滤波器时， \overline{INTi} 输入“L”电平脉宽的最小值为“1/数字滤波器采样频率×3”和最小值中大的值。




图 32.15 $V_{CC}=3V$ 时的外部中断 \overline{INTi} 和键输入中断 \overline{Kli} 的输入时序

表 32.29 电特性 (5) [$1.8V \leq V_{CC} < 2.7V$]

符号	项目		测量条件		规格值			单位
					最小	典型	最大	
V_{OH}	“H”电平 输出电压	XOUT 以外	High 驱动能力	$I_{OH}=-2mA$	$V_{CC}-0.5$	—	V_{CC}	V
			Low 驱动能力	$I_{OH}=-1mA$	$V_{CC}-0.5$	—	V_{CC}	V
		XOUT		$I_{OH}=-200\mu A$	1.00	—	V_{CC}	V
V_{OL}	“L”电平 输出电压	XOUT 以外	High 驱动能力	$I_{OL}=2mA$	—	—	0.5	V
			Low 驱动能力	$I_{OL}=1mA$	—	—	0.5	V
		XOUT		$I_{OL}=200\mu A$	—	—	0.5	V
V_{T+}, V_{T-}	滞后	$\overline{INT0}$ 、 $\overline{INT1}$ 、 $\overline{INT3}$ 、 $\overline{KI0}$ 、 $\overline{KI1}$ 、 $\overline{KI2}$ 、 $\overline{KI3}$ 、 TRAIO、TRBO、 TRCIOA、TRCIOB、 TRCIOC、TRCIOD、 TRCTRG、TRCCLK、 ADTRG、RXD0、 RXD1、RXD2、CLK0、 CLK1、CLK2、SSI、 SCL、SDA、SSO			0.05	0.20	—	V
		\overline{RESET}			0.05	0.20	—	V
I_{IH}	“H”电平输入电流		$V_I=2.2V$, $V_{CC}=2.2V$		—	—	4.0	μA
I_{IL}	“L”电平输入电流		$V_I=0V$, $V_{CC}=2.2V$		—	—	-4.0	μA
R_{PULLUP}	上拉电阻		$V_I=0V$, $V_{CC}=2.2V$		70	140	300	$k\Omega$
R_{fXIN}	反馈电阻	XIN			—	0.3	—	$M\Omega$
R_{fXCIN}	反馈电阻	XCIN			—	8	—	$M\Omega$
V_{RAM}	RAM 保持电压		停止模式		1.8	—	—	V

注 1. 在没有指定时, $1.8V \leq V_{CC} < 2.7V$, $T_{opr}=-20^{\circ}C \sim 85^{\circ}C$ (N 版) / $-40^{\circ}C \sim 85^{\circ}C$ (D 版), $f(XIN)=5MHz$ 。

表 32.30 电特性 (6) [$1.8V \leq V_{CC} < 2.7V$](在没有指定时, $T_{opr} = -20^{\circ}C \sim 85^{\circ}C$ (N版) / $-40^{\circ}C \sim 85^{\circ}C$ (D版))

符号	项目	测量条件	规格值			单位	
			最小	典型	最大		
I _{CC}	电源电流 ($V_{CC}=1.8V \sim 2.7V$) 在单芯片模式中, 输出引脚开路, 其他引脚为 V_{SS} 。	高速时钟模式	XIN=5MHz (方波) 高速内部振荡器停止振荡 低速内部振荡器振荡 =125kHz 无分频	—	2.2	—	mA
			XIN=5MHz (方波) 高速内部振荡器停止振荡 低速内部振荡器振荡 =125kHz 8分频	—	0.8	—	mA
		高速内部振荡器模式	XIN 时钟停止 高速内部振荡器振荡 fOCO-F=5MHz 低速内部振荡器振荡 =125kHz 无分频	—	2.5	10	mA
			XIN 时钟停止 高速内部振荡器振荡 fOCO-F=5MHz 低速内部振荡器振荡 =125kHz 8分频	—	1.7	—	mA
			XIN 时钟停止 高速内部振荡器振荡 fOCO-F=4MHz 低速内部振荡器振荡 =125kHz 16分频 MSTIIC=MSTTRD=MSTTRC=1	—	1	—	mA
		低速内部振荡器模式	XIN 时钟停止 高速内部振荡器停止振荡 低速内部振荡器振荡 =125kHz 8分频 FMR27=1, VCA20=0	—	90	300	μA
		低速时钟模式	XIN 时钟停止 高速内部振荡器停止振荡 低速内部振荡器停止振荡 XCIN 时钟振荡 =32kHz 无分频 FMR27=1, VCA20=0	—	80	350	μA
			XIN 时钟停止 高速内部振荡器停止振荡 低速内部振荡器停止振荡 XCIN 时钟振荡 =32kHz 无分频 RAM 内的程序运行 闪存停止时 FMSTP=1, VCA20=0	—	40	—	μA

符号	项目	测量条件		规格值			单位
				最小	典型	最大	
I _{CC}	电源电流 (V _{CC} =1.8V ~ 2.7V) 在单芯片模式中, 输出引脚开路, 其他引脚为 V _{SS} 。	等待模式	XIN 时钟停止 高速内部振荡器停止振荡 低速内部振荡器振荡 =125kHz 正在执行 WAIT 指令 外围时钟运行 VCA27=VCA26=VCA25=0 VCA20=1	—	15	90	μA
			XIN 时钟停止 高速内部振荡器停止振荡 低速内部振荡器振荡 =125kHz 正在执行 WAIT 指令 外围时钟停止 VCA27=VCA26=VCA25=0 VCA20=1	—	4	80	μA
			XIN 时钟停止 高速内部振荡器停止振荡 低速内部振荡器停止振荡 XCIN 时钟振荡 =32kHz (外围时钟停止) 正在执行 WAIT 指令 VCA27=VCA26=VCA25=0 VCA20=1	—	3.5	—	μA
		停止模式	XIN 时钟停止, Topr=25°C 高速内部振荡器停止振荡 低速内部振荡器停止振荡 CM10=1 外围时钟停止 VCA27=VCA26=VCA25=0	—	2.0	5	μA
			XIN 时钟停止, Topr=85°C 高速内部振荡器停止振荡 低速内部振荡器停止振荡 CM10=1 外围时钟停止 VCA27=VCA26=VCA25=0	—	5.0	—	μA

时序必要条件（在没有指定时， $V_{CC}=2.2V$ ， $V_{SS}=0V$ ， $T_{opr}=25^{\circ}C$ ）

表 32.31 外部时钟输入（XOUT、XCIN）

符号	项目	规格值		单位
		最小	最大	
$t_c(XOUT)$	XOUT 输入的周期时间	200	—	ns
$t_{WH}(XOUT)$	XOUT 输入的“H”电平脉宽	90	—	ns
$t_{WL}(XOUT)$	XOUT 输入的“L”电平脉宽	90	—	ns
$t_c(XCIN)$	XCIN 输入的周期时间	14	—	μs
$t_{WH}(XCIN)$	XCIN 输入的“H”电平脉宽	7	—	μs
$t_{WL}(XCIN)$	XCIN 输入的“L”电平脉宽	7	—	μs




图 32.16 $V_{CC}=2.2V$ 时的外部时钟输入时序

表 32.32 TRAIO 输入

符号	项目	规格值		单位
		最小	最大	
$t_c(TRAIO)$	TRAIO 输入的周期时间	500	—	ns
$t_{WH}(TRAIO)$	TRAIO 输入的“H”电平脉宽	200	—	ns
$t_{WL}(TRAIO)$	TRAIO 输入的“L”电平脉宽	200	—	ns




图 32.17 $V_{CC}=2.2V$ 时的 TRAIO 输入时序

表 32.33 串行接口

符号	项目	规格值		单位
		最小	最大	
$t_{c(CK)}$	CLKi 输入的周期时间	800	—	ns
$t_{W(CKH)}$	CLKi 输入的“H”电平脉宽	400	—	ns
$t_{W(CKL)}$	CLKi 输入的“L”电平脉宽	400	—	ns
$t_{d(C-Q)}$	TXDi 输出的延迟时间	—	200	ns
$t_{h(C-Q)}$	TXDi 保持时间	0	—	ns
$t_{su(D-C)}$	RXDi 输入的准备时间	150	—	ns
$t_{h(C-D)}$	RXDi 输入的保持时间	90	—	ns

$i=0 \sim 2$




图 32.18 $V_{CC}=2.2V$ 时的串行接口时序

表 32.34 外部中断 \overline{INTi} 输入 ($i=0,1,3$)、键输入中断 \overline{Kli} ($i=0 \sim 3$)

符号	项目	规格值		单位
		最小	最大	
$t_{W(INH)}$	\overline{INTi} 输入的“H”电平脉宽、 \overline{Kli} 输入的“H”电平脉宽	1000 (注1)	—	ns
$t_{W(INL)}$	\overline{INTi} 输入的“L”电平脉宽、 \overline{Kli} 输入的“L”电平脉宽	1000 (注2)	—	ns

注 1. 当通过 \overline{INTi} 输入的滤波器选择位选择有滤波器时， \overline{INTi} 输入“H”电平脉宽的最小值为“1/数字滤波器采样频率×3”和最小值中大的值。

注 2. 当通过 \overline{INTi} 输入的滤波器选择位选择有滤波器时， \overline{INTi} 输入“L”电平脉宽的最小值为“1/数字滤波器采样频率×3”和最小值中大的值。




图 32.19 $V_{CC}=2.2V$ 时的外部中断 \overline{INTi} 和键输入中断 \overline{Kli} 的输入时序

33. 使用时的注意事项

33.1 使用时钟发生电路时的注意事项

33.1.1 停止模式

要转移到停止模式时，必须先将 FMR0 寄存器的 FMR01 位置 “0”（CPU 改写模式无效），然后将 CM1 寄存器的 CM10 位置 “1”（停止模式）。指令队列是从将 CM10 位置 “1”（停止模式）的指令开始预读 4 字节，然后程序停止。

必须紧接在将 CM10 位置 “1” 的指令之后插入 JMP.B 指令，再至少插入 4 条 NOP 指令。

- 转移到停止模式的程序例子

```

BCLR    1, FMR0      ; CPU 改写模式无效
BCLR    7, FMR2      ; 禁止低消耗电流读模式
BSET    0, PRCR      ; 允许写 CM1 寄存器
FSET    I            ; 允许中断
BSET    0, CM1       ; 停止模式
JMP.B   LABEL_001

LABEL_001:
NOP
NOP
NOP
NOP

```

33.1.2 等待模式

将 CM30 位置 “1” 后转移到等待模式时，必须在将 FMR0 寄存器的 FMR01 位置 “0”（CPU 改写模式无效）后，再将 CM30 位置 “1”。

要通过 WAIT 指令转移到等待模式时，必须在将 FMR0 寄存器的 FMR01 位置 “0”（CPU 改写模式无效）后执行 WAIT 指令。指令队列是从将 CM30 位置 “1”（转移到等待模式）的指令或者 WAIT 指令开始预读 4 字节，然后程序停止。必须在将 CM30 位置 “1”（转移到等待模式）的指令或者 WAIT 指令之后至少插入 4 条 NOP 指令。

- 执行 WAIT 指令的程序例子

```

BCLR    1, FMR0      ; CPU 改写模式无效
BCLR    7, FMR2      ; 禁止低消耗电流读模式
FSET    I            ; 允许中断
WAIT    ; 等待模式
NOP
NOP
NOP
NOP

```

- 执行将CM30位置“1”的程序例子

```

BCLR    1, FMR0      ; CPU改写模式无效
BCLR    7, FMR2      ; 禁止低消耗电流读模式
BSET    0, PRCR      ; 允许写CM3寄存器
FCLR    I            ; 禁止中断
BSET    0, CM3       ; 等待模式
NOP
NOP
NOP
NOP
BCLR    0, PRCR      ; 禁止写CM3寄存器
FSET    I            ; 允许中断

```

33.1.3 振荡停止检测功能

因为在 XIN 时钟频率低于 2MHz 时不能使用振荡停止检测功能，所以必须将 OCD1 ~ OCD0 位置“00b”。

33.1.4 振荡电路常数

有关用户系统的最佳振荡电路常数，请向谐振器生产厂商询问后决定。

在电源电压 VCC 低于 2.7V 的情况下，建议将 CM1 寄存器的 CM11 位置“1”（内部反馈电阻无效），并且在外部连接反馈电阻。

33.2 使用中断时的注意事项

33.2.1 读地址 00000h

不能通过程序读地址 00000h。如果接受可屏蔽中断的中断请求，CPU 就在中断响应顺序中从地址 00000h 读中断信息（中断序号和中断请求优先级）。此时，接受中断的 IR 位为“0”。

如果通过程序读地址 00000h，允许的中断中优先级最高的中断的 IR 位就变为“0”。因此，中断有可能被取消或者发生意外的中断。

33.2.2 SP 的设定

必须在接受中断前给 SP 设定值，SP 在复位后为“0000h”。因此，如果在给 SP 设定值前接受中断，就会导致程序失控。

33.2.3 外部中断和键输入中断

输入到 $\overline{\text{INT0}}$ 、 $\overline{\text{INT1}}$ 、 $\overline{\text{INT3}}$ 引脚和 $\overline{\text{KI0}} \sim \overline{\text{KI3}}$ 引脚的信号与 CPU 运行时钟无关，需要保持电特性的外部中断 $\overline{\text{INTi}}$ 输入（ $i=0,1,3$ ）所示的“L”电平宽度或者“H”电平宽度（详细内容请参照“表 32.22（ $V_{CC}=5V$ ）、表 32.28（ $V_{CC}=3V$ ）、表 32.34（ $V_{CC}=2.2V$ ）的外部中断 $\overline{\text{INTi}}$ 输入（ $i=0,1,3$ ）和键输入中断 $\overline{\text{Kii}}$ （ $i=0 \sim 3$ ）”）。

33.2.4 中断源的变更

如果更改中断源，中断控制寄存器的 IR 位就可能变为“1”（有中断请求）。在使用中断时，必须在更改中断源后将 IR 位置“0”（无中断请求）。

中断源的变更是指更改各软件中断序号分配的中断源、极性和时序的全部要素。因此，如果外围功能的模式变更等与中断源、极性和时序有关，就必须在更改这些内容后将 IR 位置“0”（无中断请求）。外围功能的中断请参照各外围功能。

中断源的变更步骤例子如图 33.1 所示。




图 33.1 中断源的变更步骤例子

33.2.5 中断控制寄存器的变更

1. 必须在不发生与该寄存器对应的中断请求的位置更改中断控制寄存器。如果有可能发生中断请求，就必须在禁止中断后更改中断控制寄存器。

2. 在禁止中断后更改中断控制寄存器时，必须注意所使用的指令。

非IR位的变更

如果在执行指令过程中发生与该寄存器对应的中断请求，就可能因IR位不变为“1”（有中断请求）而忽视中断。如果引起问题，就必须使用以下的指令更改寄存器：

对象指令：AND、OR、BCLR、BSET

IR位的变更

在将IR位置“0”（无中断请求）时，根据所使用的指令，IR位有可能不变为“0”。必须使用MOV指令将IR位置“0”。

3. 在使用I标志禁止中断时，必须按照以下的参考程序例子来设定I标志（参考程序例子的中断控制寄存器的变更请参照上述的2.）。

例1～例3是防止因受内部总线和指令队列缓冲器的影响而使I标志在更改中断控制寄存器前变为“1”（允许中断）的方法。

例1：使用NOP指令等待中断控制寄存器被更改的例子

INT_SWITCH1:

```
FCLR      I           ; 禁止中断
AND.B    #00H, 0056H ; 将 TRAIC 寄存器置“00h”。
NOP      ;
NOP      ;
FSET     I           ; 允许中断
```

例2：通过虚读让FSET指令等待的例子

INT_SWITCH2:

```
FCLR      I           ; 禁止中断
AND.B    #00H, 0056H ; 将 TRAIC 寄存器置“00h”。
MOV.W    MEM, R0     ; 虚读
FSET     I           ; 允许中断
```

例3：使用POPC指令更改I标志的例子

INT_SWITCH3:

```
PUSHC    FLG
FCLR     I           ; 禁止中断
AND.B    #00H, 0056H ; 将 TRAIC 寄存器置“00h”。
POPC     FLG        ; 允许中断
```

33.3 使用 ID 码区域时的注意事项

33.3.1 ID 码区域的设定例子

ID 码区域在闪存内，并且 ID 码区域不是 SFR。必须在编程时设定适当的值作为 ROM 数据。设定的例子如下所示：

- 将整个 ID 码区域设定为 “55h” 的情况

```
.org 00FFDCH
.lword dummy | (55000000h)    ; UND
.lword dummy | (55000000h)    ; INTO
.lword dummy ; BREAK
.lword dummy | (55000000h)    ; ADDRESS MATCH
.lword dummy | (55000000h)    ; SET SINGLE STEP
.lword dummy | (55000000h)    ; WDT
.lword dummy | (55000000h)    ; ADDRESS BREAK
.lword dummy | (55000000h)    ; RESERVE
```

(编程格式因编译程序而不同，请通过编译程序的使用手册进行确认。)

33.4 使用选项功能选择区时的注意事项

33.4.1 选项功能选择区的设定例子

选项功能选择区在闪存内，并且选项功能选择区不是 SFR。必须在编程时设定适当的值作为 ROM 数据。设定例子如下所示：

- 将 OFS 寄存器设定为 “FFh” 的情况

```
.org 00FFFCH
.lword reset | (0FF000000h)    ; RESET
```

(编程格式因编译程序而不同，请通过编译程序的使用手册进行确认。)
- 将 OFS2 寄存器设定为 “FFh” 的情况

```
.org 00FFDBH
.byte 0FFh
```

(编程格式因编译程序而不同，请通过编译程序的使用手册进行确认。)

33.5 使用 DTC 时的注意事项

33.5.1 DTC 启动源

- 在转移到等待模式前或者在等待模式中，不能发生DTC启动源。
- 在转移到停止模式前或者在停止模式中，不能发生DTC启动源。

33.5.2 DTCEN_i (i=0 ~ 3,5,6) 寄存器

- 必须在不发生与DTCEN_i0~DTCEN_i7位对应的中断请求的位置更改这些位。
- 在外围功能的状态寄存器的中断源标志为“1”时，不能更改对应的启动源的DTCEN_i0~DTCEN_i7位。
- 不能在DTC传送过程中存取DTCEN_i寄存器。

33.5.3 外围模块

- 不能在DTC传送过程中将外围功能的状态寄存器的位置“0”。
- 当DTC启动源为SSU/I²C总线的接收数据满时，必须在DTC传送过程中读SSRDR/ICDRR寄存器。通过读SSRDR/ICDRR寄存器，SSSR/ICSR寄存器的RDRF位变为“0”（SSRDR/ICDRR寄存器没有数据）。
但是，当DTC数据传送的设定为以下两种情况时，即使读SSRDR/ICDRR寄存器，SSSR/ICSR寄存器的RDRF位也不变为“0”（SSRDR/ICDRR寄存器没有数据）。
 - 在正常模式中，进行DTCCT_j (j=0~23) 寄存器从“1”变为“0”的传送。
 - 在重复模式中，DTCCR_j寄存器的RPTINT位为“1”（允许发生中断）并且进行DTCCT_j寄存器从“1”变为“0”的传送。
- 当DTC启动源为SSU/I²C总线的发送数据空时，必须在DTC传送过程中写SSTDR/ICDRT寄存器。通过写SSTDR/ICDRT寄存器，SSSR/ICSR寄存器的TDRE位变为“0”（没有将数据从SSTDR/ICDRT寄存器传送到SSTRSR/ICDRS寄存器）。

33.5.4 中断请求

当DTC启动源为SSU/I²C发送数据空或者闪存就绪状态时，如果DTC在正常模式中进行DTCCT_j (j=0~23) 寄存器变为“0”的数据传送，或者在重复模式中DTCCR_j寄存器的RPTINT位为“1”（允许发生中断）并且进行DTCCT_j寄存器变为“0”的数据传送，就不在DTC运行中向CPU请求启动源的中断。

33.6 使用定时器 RA 时的注意事项

- 复位后，定时器停止计数。必须先给定时器和预分频器设定值，然后开始计数。
- 即使以16位为单位读预分频器和定时器，单片机内部也按字节顺序逐个读取。因此，在读这2个寄存器期间，定时器的值有可能被更新。
- 如果通过程序给脉宽测量模式和脉冲周期测量模式使用的TRACR寄存器的TEDGF位和TUNDF位写“0”，这些位就变为“0”，即使给这些位写“1”其值也不变。如果对TRACR寄存器使用读-改-写指令，即使TEDGF位和TUNDF位为“1”，也有可能在执行指令过程中被置“0”。此时，必须通过执行MOV指令给不想被置“0”的TEDGF位和TUNDF位写“1”。
- 在从其他模式变为脉宽测量模式和脉冲周期测量模式时，TEDGF位和TUNDF位为不定值。必须先给TEDGF位和TUNDF位写“0”，然后开始定时器RA的计数。
- 根据计数开始后最初发生的定时器RA预分频器的下溢信号，TEDGF位有可能变为“1”。
- 在使用脉冲周期测量模式时，必须紧接在计数开始之后至少空出2个定时器RA的预分频器周期的时间，将TEDGF位置“0”后再使用。
- 如果在计数停止时给TSTART位写“1”，TCSTF位就会在0~1个计数源周期的期间变为“0”。除TCSTF位以外，不能在TCSTF位变为“1”前存取定时器RA的相关寄存器（注1）。
在TCSTF位变为“1”后的最初的计数源有效边沿开始计数。
如果在计数过程中给TSTART位写“0”，TCSTF位就会在0~1个计数源周期的期间变为“1”。在TCSTF位变为“0”时，停止计数。
除TCSTF位以外，不能在TCSTF位变为“0”前存取定时器RA的相关寄存器（注1）。

注 1. 定时器 RA 的相关寄存器：TRACR、TRAI0C、TRAMR、TRAPRE、TRA

- 在计数过程中（TCSTF位为“1”）连续写TRAPRE寄存器时，必须将各自的写间隔至少空出3个计数源时钟周期。
- 在计数过程中（TCSTF位为“1”）连续写TRA寄存器时，必须将各自的写间隔至少空出3个预分频器的下溢周期。

33.7 使用定时器 RB 时的注意事项

- 复位后，定时器停止计数。必须先给定时器和预分频器设定值，然后开始计数。
- 即使以16位为单位读预分频器和定时器，单片机内部也按字节顺序逐个读取。因此，在读这2个寄存器期间，定时器的值有可能被更新。
- 在可编程单触发发生模式和可编程等待单触发发生模式中，如果在将TRBCR寄存器的TSTART位置“0”后停止计数，或者在将TRBOCR寄存器的TOSSP位置“1”后停止单触发，定时器就在将重加载寄存器的值进行重新加载后停止计数。必须在定时器停止计数前读定时器的计数值。
- 如果在停止计数时给TSTART位写“1”，TCSTF位就会在1~2个计数源周期的期间变为“0”。除了TCSTF位以外，不能在TCSTF位变为“1”之前存取定时器RB的相关寄存器（注1）。如果在计数过程中给TSTART位写“0”，TCSTF位就会在1~2个计数源周期的期间变为“1”。在TCSTF位变为“0”时，停止计数。除了TCSTF位以外，不能在TCSTF位变为“0”之前存取定时器RB的相关寄存器（注1）。

注1. 定时器RB的相关寄存器：TRBCR、TRBOCR、TRBIOC、TRBMR、TRBPRE、TRBSC、TRBPR

- 如果在计数过程中给TRBCR寄存器的TSTOP位写“1”，定时器RB就立即停止计数。
- 如果给TRBOCR寄存器的TOSST位或者TOSSP位写“1”，TOSSTF位就会在1~2个计数源周期后发生变化。在给TOSST位写“1”到TOSSTF位变为“1”期间，如果给TOSSP位写“1”，TOSSTF位根据内部状态有可能变为“0”或者“1”。同样，在给TOSSP位写“1”到TOSSTF位变为“0”期间，如果给TOSST位写“1”，TOSSTF位也可能变为“0”或者“1”。
- 将定时器RA的下溢信号用作定时器RB的计数源时，定时器RA必须设定为定时器模式、脉冲输出模式或者事件计数模式。

33.7.1 定时器模式

在计数过程中（TRBCR寄存器的TCSTF位为“1”）写TRBPRE寄存器和TRBPR寄存器时，必须注意以下几点：

- 如果连续写TRBPRE寄存器，就必须将各自的写间隔至少空出3个计数源时钟周期。
- 如果连续写TRBPR寄存器，就必须将各自的写间隔至少空出3个预分频器的下溢周期。

33.7.2 可编程波形发生模式

在计数过程中（TRBCR寄存器的TCSTF位为“1”）写TRBPRE寄存器和TRBPR寄存器时，必须注意以下几点：

- 如果连续写TRBPRE寄存器，就必须将各自的写间隔至少空出3个计数源时钟周期。
- 如果连续写TRBPR寄存器，就必须将各自的写间隔至少空出3个预分频器的下溢周期。

33.7.3 可编程单触发发生模式

在计数过程中（TRBCR寄存器的TCSTF位为“1”）写TRBPRE寄存器和TRBPR寄存器时，必须注意以下几点：

- 如果连续写TRBPRE寄存器，就必须将各自的写间隔至少空出3个计数源时钟周期。
- 如果连续写TRBPR寄存器，就必须将各自的写间隔至少空出3个预分频器的下溢周期。

33.7.4 可编程等待单触发发生模式

在计数过程中（TRBCR寄存器的TCSTF位为“1”）写TRBPRE寄存器和TRBPR寄存器时，必须注意以下几点：

- 如果连续写TRBPRE寄存器，就必须将各自的写间隔至少空出3个计数源时钟周期。
- 如果连续写TRBPR寄存器，就必须将各自的写间隔至少空出3个预分频器的下溢周期。

33.8 使用定时器 RC 时的注意事项

33.8.1 TRC 寄存器

- 在 TRCCR1 寄存器的 CCLR 位为 “1”（在和 TRCGRA 寄存器比较匹配时清除 TRC 寄存器）时，需要注意以下事项：
当 TRCMR 寄存器的 TSTART 位为 “1”（开始计数）时，不能在 TRC 寄存器变为 “0000h” 的同时通过程序写 TRC 寄存器。
如果 TRC 寄存器变为 “0000h” 和写 TRC 寄存器同时发生，值就无法被写入而 TRC 寄存器变为 “0000h”。
- 如果在写 TRC 寄存器后接着读 TRC 寄存器，就可能读到写入前的值。此时，必须在写和读之间执行 JMP.B 指令。

```

程序例子          MOV.W    #XXXXh, TRC    ; 写
                   JMP.B    L1              ; JMP.B 指令
                   L1:    MOV.W    TRC,DATA    ; 读
  
```

33.8.2 TRCSR 寄存器

如果在写 TRCSR 寄存器后接着读 TRCSR 寄存器，就可能读到写入前的值。此时，必须在写和读之间执行 JMP.B 指令。

```

程序例子          MOV.B    #XXh, TRCSR    ; 写
                   JMP.B    L1              ; JMP.B 指令
                   L1:    MOV.B    TRCSR,DATA ; 读
  
```

33.8.3 TRCCR1 寄存器

在将 TRCCR1 寄存器的 TCK2 ~ TCK0 位置 “111b”（fOCO-F）时，fOCO-F 的时钟频率必须大于 CPU 的时钟频率。

33.8.4 计数源的转换

- 必须在停止计数后进行计数源的转换。
变更步骤：
(1) 将 TRCMR 寄存器的 TSTART 位置 “0”（停止计数）。
(2) 更改 TRCCR1 寄存器的 TCK2 ~ TCK0 位。
- 在将计数源从 fOCO40M 变为其他时钟并且停止 fOCO40M 时，必须在时钟的转换设定后至少等待 2 个 f1 周期，然后停止 fOCO40M。
变更步骤：
(1) 将 TRCMR 寄存器的 TSTART 位置 “0”（停止计数）。
(2) 更改 TRCCR1 寄存器的 TCK2 ~ TCK0 位。
(3) 至少等待 2 个 f1 周期。
(4) 将 FRA0 寄存器的 FRA00 位置 “0”（停止高速内部振荡器）。

- 在将计数源从fOCO-F变为fOCO40M并且停止fOCO-F时，必须在时钟的转换设定后至少等待2个fOCO-F周期，然后停止fOCO-F。
变更步骤：
 - (1)将TRCMR寄存器的TSTART位置“0”（停止计数）。
 - (2)更改TRCCR1寄存器的TCK2~TCK0位。
 - (3)至少等待2个fOCO-F周期。
 - (4)将FRA0寄存器的FRA00位置“0”（停止高速内部振荡器）。
- 在将计数源从fOCO-F变为fOCO40M以外的时钟并且停止fOCO-F时，必须在时钟的转换设定后至少等待1个fOCO-F周期+1个fOCO40M周期，然后停止fOCO-F。
变更步骤：
 - (1)将TRCMR寄存器的TSTART位置“0”（停止计数）。
 - (2)更改TRCCR1寄存器的TCK2~TCK0位。
 - (3)至少等待1个fOCO-F周期+1个fOCO40M周期。
 - (4)将FRA0寄存器的FRA00位置“0”（停止高速内部振荡器）。

33.8.5 输入捕捉功能

- 必须如下设定输入捕捉信号的脉宽：
[无数字滤波器的情况]
至少设定为3个定时器RC的运行时钟周期（参照“表19.1 定时器RC的运行时钟”）。
[有数字滤波器的情况]
至少设定为5个数字滤波器的采样时钟周期+3个定时器RC的运行时钟周期（参照“图19.5 数字滤波器的框图”）。
- 在给TRCIO_j（j=A,B,C,D）引脚输入了输入捕捉信号后，需要等待1~2个定时器RC的运行时钟周期，然后将TRC寄存器的值传送到TRCGR_j寄存器（无数字滤波器时）。

33.8.6 PWM2模式的TRCMR寄存器

当TRCCR2寄存器的CSEL位为“1”（在和TRCGRA寄存器比较匹配时停止计数）时，不能在TRC寄存器和TRCGRA寄存器发生比较匹配时写TRCMR寄存器。

33.8.7 计数源fOCO40M

有关计数源fOCO40M，必须在电源电压VCC=2.7~5.5V的范围内使用，否则就不能将TRCCR1寄存器的TCK2~TCK0位置“110b”（选择fOCO40M作为计数源）。

33.9 使用定时器 RE 时的注意事项

33.9.1 计数的开始 / 停止

定时器 RE 有指示计数开始或者停止的 TSTART 位以及表示已经开始或者停止计数的 TCSTF 位，TSTART 位和 TCSTF 位都在寄存器 TREC1 中。

如果将 TSTART 位置“1”（开始计数），定时器 RE 就开始计数，并且 TCSTF 位变为“1”（开始计数）。在将 TSTART 位置“1”后到 TCSTF 位变为“1”为止，最多需要 2 个计数源周期。在此期间，不能存取除 TCSTF 位以外的定时器 RE 的相关寄存器（注 1）。

同样，如果将 TSTART 位置“0”（停止计数），定时器 RE 就停止计数，并且 TCSTF 位变为“0”（停止计数）。在将 TSTART 位置“0”后到 TCSTF 位变为“0”为止，最多需要 2 个计数源周期。在此期间，不能存取除 TCSTF 位以外的定时器 RE 的相关寄存器。

注 1. 定时器 RE 的相关寄存器：TRESEC、TREMINT、TREHR、TREWK、TREC1、TREC2、TREC3

33.9.2 寄存器的设定

必须在定时器 RE 停止计数时写以下的寄存器和位：

- TRESEC、TREMINT、TREHR、TREWK、TREC2 寄存器
- TREC1 寄存器的 H12_H24 位、PM 位和 INT 位
- TREC3 寄存器的 RCS0~RCS3 位

所谓定时器 RE 停止计数是指 TREC1 寄存器的 TSTART 位和 TCSTF 位都为“0”（定时器 RE 停止计数）的状态。

必须在设定上述的寄存器和位的最后（定时器 RE 开始计数前）设定 TREC2 寄存器。

实时时钟模式的设定例子如图 33.2 所示。




图 33.2 实时时钟模式的设定例子

33.9.3 实时时钟模式的时间读取步骤

在实时时钟模式中更新时间数据时，必须在 BSY 位为“0”（不是在更新数据）时读 TRESEC、TREMINT、TREHR、TREWK 寄存器和 TRECRI 寄存器的 PM 位。

在读多个寄存器时，如果在读某个寄存器后到读另一个寄存器前更新数据，就会读到错误的时间数据。避免上述错误的读取步骤例子如下所示：

- 使用中断的方法
在定时器RE的中断程序内，从TRESEC、TREMINT、TREHR、TREWK寄存器和TRECRI寄存器的PM位中读所需的内容。
- 程序监视方法1
通过程序监视TREIC寄存器的IR位，如果此位变为“1”（发生定时器RE的中断请求），就从TRESEC、TREMINT、TREHR、TREWK寄存器和TRECRI寄存器的PM位中读所需的内容。
- 程序监视方法2
(1) 监视BSY位。
(2) 如果BSY位变为“1”，就在此位变为“0”之前监视此位（BSY为“1”的时间约为62.5ms）。
(3) 如果BSY位变为“0”，就从TRESEC、TREMINT、TREHR、TREWK寄存器和TRECRI寄存器的PM位中读所需的内容。
- 2次相同读取结果时的采用方法
(1) 从TRESEC、TREMINT、TREHR、TREWK寄存器和TRECRI寄存器的PM位中读所需的内容。
(2) 读和(1)相同的寄存器，比较内容。
(3) 如果相同，就作为正确的值采用，否则就重复读，直到读取值和前一次的值相同为止。
另外，在读多个寄存器时，尽量连续读。

33.10 使用串行接口（UART_i（i=0～1））时的注意事项

- 与时钟同步串行I/O模式和异步串行I/O模式无关，必须以16位为单位读UiRB（i=0～1）寄存器。如果读UiRB寄存器的高位字节，UiRB寄存器的PER位和FER位以及UiC1寄存器的RI位就变为“0”。如果发生接收错误，就必须在读UiRB寄存器后用读取值进行确认。

<读接收缓冲寄存器的程序例子>

```
MOV.W      00A6H, R0      ;读U0RB寄存器
```

- 在传送数据位长为9位的异步串行I/O模式中，必须以8位为单位按照高位字节→低位字节的顺序写UiTB寄存器。

<写发送缓冲寄存器的程序例子>

```
MOV.B      #XXH, 00A3H    ;写U0TB寄存器的高位字节
MOV.B      #XXH, 00A2H    ;写U0TB寄存器的低位字节
```

33.11 使用串行接口（UART2）时的注意事项

33.11.1 时钟同步串行 I/O 模式

33.11.1.1 发送和接收

在选择外部时钟和 $\overline{\text{RTS}}$ 功能的情况下，如果进入可接收状态， $\overline{\text{RTS2}}$ 引脚的输出电平就变为“L”电平，将可接收状态通知发送侧。如果开始接收， $\overline{\text{RTS2}}$ 引脚的输出电平就变为“H”电平。因此，如果将 $\overline{\text{RTS2}}$ 引脚连接发送侧的 $\overline{\text{CTS2}}$ 引脚，发送和接收的时序就能同步。在选择内部时钟时， $\overline{\text{RTS}}$ 功能无效。

33.11.1.2 发送

在选择外部时钟的情况下，必须在 U2C0 寄存器的 CKPOL 位为“0”（在传送时钟的下降沿输出发送数据，在上升沿输入接收数据）并且外部时钟为“H”电平的条件下，或者在 CKPOL 位为“1”（在传送时钟的上升沿输出发送数据，在下降沿输入接收数据）并且外部时钟为“L”电平的条件下，满足以下的条件：

- U2C1 寄存器的 TE 位为“1”（允许发送）。
- U2C1 寄存器的 TI 位为“0”（U2TB 寄存器有数据）。
- 在选择 CTS 功能时， $\overline{\text{CTS2}}$ 引脚的输入为“L”电平。

33.11.1.3 接收

时钟同步串行 I/O 通过发送器的运行产生移位时钟。因此，即使只用于接收，也必须进行发送的设定。在接收时，将虚拟数据从 TXD2 引脚输出到外部。

在选择内部时钟的情况下，如果将 U2C1 寄存器的 TE 位置“1”（允许发送）并且将虚拟数据设定到 U2TB 寄存器，就产生移位时钟；在选择外部时钟的情况下，如果将 TE 位置“1”，将虚拟数据设定到 U2TB 寄存器并且将外部时钟输入到 CLK2 引脚，就产生移位时钟。

在连续接收数据时，如果 U2C1 寄存器的 RE 位为“1”（U2RB 寄存器有数据）并且 UART2 接收寄存器已有下一个接收数据，就发生溢出错误并且 U2RB 寄存器的 OER 位变为“1”（发生溢出错误）。此时，U2RB 寄存器的值为不定值，所以在发生溢出错误时，必须通过发送侧和接收侧的程序重新发送以前的数据。在发生溢出错误时，S2RIC 寄存器的 IR 位不变。

在连续接收数据时，必须在每次接收时将虚拟数据设定到 U2TB 寄存器的低位字节。

在选择外部时钟的情况下，必须在 CKPOL 位为“0”时并且外部时钟为“H”电平的条件下，或者在 CKPOL 位为“1”并且外部时钟为“L”电平的条件下，满足以下的条件：

- U2C1 寄存器的 RE 位为“1”（允许接收）。
- U2C1 寄存器的 TE 位为“1”（允许发送）。
- U2C1 寄存器的 TI 位为“0”（U2TB 寄存器有数据）。

33.11.2 特殊模式 1（I²C 模式）

在生成开始条件、停止条件和重新启动条件时，必须在将 U2SMR4 寄存器的 STSPSEL 位置“0”后至少等待 1/2 传送时钟周期，然后将各条件生成位（STAREQ、RSTAREQ、STPREQ）从“0”置为“1”。

33.12 使用同步串行通信单元时的注意事项

在使用同步串行通信单元时，必须将 SSUICSR 寄存器的 IICSEL 位置 “0”（选择 SSU 功能）。

33.13 使用 I²C 总线接口时的注意事项

在使用 I²C 总线接口时，必须将 SSUICSR 寄存器的 IICSEL 位置 “1”（选择 I²C 总线接口功能）。

33.14 使用硬件 LIN 时的注意事项

有关标题字段和应答字段的超时处理，必须以 Synch Break 检测中断为起点，通过其它定时器测量时间。

33.15 使用 A/D 转换器时的注意事项

- 必须在停止 A/D 转换时（发生触发前）写 ADMOD 寄存器、ADINSEL 寄存器、ADCON0 寄存器（ADST 位除外）、ADCON1 寄存器和 OCVREFCR 寄存器。
- 在用于重复模式 0、重复模式 1 和重复扫描模式时，必须给正在进行 A/D 转换的 CPU 时钟选择大于等于 A/D 转换器运行时钟 ϕ_{AD} 的频率。
 ϕ_{AD} 不能选择 fOCO-F。
- 必须在 VREF 引脚和 AVSS 引脚之间连接 0.1 μ F 的电容器。
- 不能在 A/D 转换过程中转移到停止模式。
- 在 A/D 转换过程中，与 CM0 寄存器的 CM02 位的状态（“1”（在等待模式中，停止外围功能时钟）、“0”（在等待模式中，不停止外围功能时钟））无关，不能转移到等待模式。
- 如果在 A/D 转换过程中将 FMR0 寄存器的 FMSTP 位置 “1”（停止闪存）、FMR27 位置 “1”（允许低消耗电流读模式），A/D 转换结果就为不定值，因此不能进行这些位的设定。
- 在 fOCO-F 已经停止时，不能更改 ADMOD 寄存器的 CKS2 位。
- 在 A/D 转换过程中，如果通过程序将 ADCON0 寄存器的 ADST 位置 “0”（停止 A/D 转换）来强制结束转换，A/D 转换器的转换结果就为不定值，也不发生中断请求。没有进行 A/D 转换的 ADi 寄存器的值也有可能为不定值。
如果通过程序将 ADST 位置 “0”，就不能使用所有 ADi 寄存器的值。

33.16 使用闪存时的注意事项

33.16.1 CPU 改写模式

33.16.1.1 禁止使用的指令

在 EW0 模式中改写程序 ROM 区的过程中，因为以下指令要参照闪存内部的数据，所以不能使用。
UND 指令、INTO 指令、BRK 指令

33.16.1.2 中断

CPU 改写模式的中断如表 33.1 ~ 表 33.3 所示。

表 33.1 CPU 改写模式的中断 (1)

模式	擦除 / 编程的对象	状态	可屏蔽中断
EW0	数据闪存	正在自动擦除 (挂起有效)	如果接受中断请求，就进行中断处理。 当 FMR22 位为 “1” (允许中断请求引起的擦除挂起请求) 时，FMR21 位自动变为 “1” (请求擦除挂起)。闪存在经过 td(SR-SUS) 时间后暂停自动擦除。 如果在 FMR22 位为 “0” (禁止中断请求引起的擦除挂起请求) 时需要擦除挂起，就必须在中断处理时将 FMR21 位置 “1”。闪存在经过 td(SR-SUS) 时间后暂停自动擦除。 在暂停自动擦除的过程中，能读写自动擦除执行块以外的块。能通过将 FMR21 位置 “0” (重新开始擦除) 重新开始自动擦除。
		正在自动擦除 (挂起无效或者 FMR22=0)	在自动擦除或者自动编程的过程中进行中断处理。
		正在自动编程	
	程序 ROM	正在自动擦除 (挂起有效)	能通过将向量分配到 RAM 使用中断。
		正在自动擦除 (挂起无效)	
		正在自动编程	
EW1	数据闪存	正在自动擦除 (挂起有效)	如果接受中断请求，就进行中断处理。 当 FMR22 位为 “1” 时，FMR21 位自动变为 “1”。闪存在经过 td(SR-SUS) 时间后暂停自动擦除。 如果在 FMR22 位为 “0” 时需要擦除挂起，就必须在中断处理时将 FMR21 位置 “1”。闪存在经过 td(SR-SUS) 时间后暂停自动擦除。 在暂停自动擦除的过程中，能读写自动擦除执行块以外的块。能通过将 FMR21 位置 “0” 重新开始自动擦除。
		正在自动擦除 (挂起无效或者 FMR22=0)	在自动擦除或者自动编程的过程中进行中断处理。
		正在自动编程	
	程序 ROM	正在自动擦除 (挂起有效)	在经过 td(SR-SUS) 时间后暂停自动擦除并进行中断处理。在中断处理结束后，能通过将 FMR21 位置 “0” 重新开始自动擦除。 在暂停自动擦除的过程中，能读写自动擦除执行块以外的块。
		正在自动擦除 (挂起无效或者 FMR22=0)	
		正在自动编程	

FMR21、FMR22: FMR2 寄存器的位

表 33.2 CPU 改写模式的中断 (2)

模式	擦除 / 编程的对象	状态	<ul style="list-style-type: none"> 看门狗定时器 振荡停止检测 电压监视 2 电压监视 1 NMI (注 1)	<ul style="list-style-type: none"> 未定义指令 INTO 指令 BRK 指令 单步 地址匹配 地址断开 (注 1)
EWO	数据闪存	正在自动擦除 (挂起有效)	如果接受中断请求, 就进行中断处理。 当 FMR22 位为 “1” (允许中断请求引起的擦除挂起请求) 时, FMR21 位自动变为 “1” (请求擦除挂起)。闪存在经过 td(SR-SUS) 时间后暂停自动擦除。 如果在 FMR22 位为 “0” (禁止中断请求引起的擦除挂起) 时需要擦除挂起, 就必须在中断处理时将 FMR21 位置 “1”。闪存在经过 td(SR-SUS) 时间后暂停自动擦除。 在暂停自动擦除的过程中, 能读写自动擦除执行块以外的块。能通过将 FMR21 位置 “0” (重新开始擦除) 重新开始自动擦除。	如果接受中断请求, 就进行中断处理。 如果需要擦除挂起, 就必须在中断处理时将 FMR21 位置 “1”。闪存在经过 td(SR-SUS) 时间后暂停自动擦除。 在暂停自动擦除的过程中, 能读写自动擦除执行块以外的块。能通过将 FMR2 寄存器的 FMR21 位置 “0” 重新开始自动擦除。
		正在自动擦除 (挂起无效或者 FMR22=0)	在自动擦除或者自动编程的过程中进行中断处理。	
		正在自动编程		
	程序 ROM	正在自动擦除 (挂起有效)	如果接受中断请求, 就立即强制停止自动擦除或者自动编程, 将闪存复位。在经过一定时间后, 重新启动闪存, 然后开始中断处理。 因为被强制停止, 有可能无法从正在自动擦除的块或者正在自动编程的地址读到正常值, 所以必须在重新启动闪存后再次执行自动擦除, 并确认正常结束。即使在执行命令的过程中, 看门狗定时器也不停止计数, 所以有可能发生中断请求。 必须使用擦除挂起功能, 定期对看门狗定时器进行初始化。	不能在自动擦除或者自动编程的过程中使用。
		正在自动擦除 (挂起无效)		
		正在自动编程		

FMR21、FMR22: FMR2 寄存器的位

注 1. 因为固定向量被分配在块 0, 所以不能在自动擦除块 0 的过程中使用非屏蔽中断。

表 33.3 CPU 改写模式的中断 (3)

模式	擦除 / 编程的对象	状态	<ul style="list-style-type: none"> 看门狗定时器 振荡停止检测 电压监视 2 电压监视 1 NMI (注 1)	<ul style="list-style-type: none"> 未定义指令 INTO 指令 BRK 指令 单步 地址匹配 地址断开 (注 1)
EW1	数据闪存	正在自动擦除 (挂起有效)	如果接受中断请求, 就进行中断处理。 当 FMR22 位为 “1” 时, FMR21 位自动变为 “1”。闪存在经过 td(SR-SUS) 时间后暂停自动擦除。 如果在 FMR22 位为 “0” 时需要擦除挂起, 就必须在中断处理时将 FMR21 位置 “1”。闪存在经过 td(SR-SUS) 时间后暂停自动擦除。 在暂停自动擦除的过程中, 能读写自动擦除执行块以外的块。能通过将 FMR21 位置 “0” (重新开始擦除) 重新开始自动擦除。	如果接受中断请求, 就进行中断处理。 如果需要擦除挂起, 就必须在中断处理时将 FMR21 位置 “1”。闪存在经过 td(SR-SUS) 时间后暂停自动擦除。 在暂停自动擦除的过程中, 能读写自动擦除执行块以外的块。能通过将 FMR2 寄存器的 FMR21 位置 “0” 重新开始自动擦除。
		正在自动擦除 (挂起无效或者 FMR22=0)	在自动擦除和自动编程的过程中进行中断处理。	
		正在自动编程		
	程序 ROM	正在自动擦除 (挂起有效)	如果接受中断请求, 就立即强制停止自动擦除或者自动编程, 将闪存复位。在经过一定时间后重新启动闪存, 然后开始中断处理。 因为被强制停止, 有可能无法从正在自动擦除的块或者正在自动编程的地址读到正常值, 所以必须在重新启动闪存后再次执行自动擦除, 并确认正常结束。即使在执行命令的过程中, 看门狗定时器也不停止计数, 所以有可能发生中断请求。必须使用擦除挂起功能, 定期对看门狗定时器进行初始化。	不能在自动擦除或者自动编程的过程中使用。
		正在自动擦除 (挂起无效或者 FMR22=0)		
		正在自动编程		

FMR21、FMR22: FMR2 寄存器的位

注 1. 因为固定向量被分配在块 0, 所以不能在自动擦除块 0 的过程中使用非屏蔽中断。

33.16.1.3 存取方法

在将以下的位置 “1” 时, 必须给对象位写 “0” 后继续写 “1”。不能在写 “0” 后到写 “1” 前发生中断和 DTC 启动。

- FMR0 寄存器的 FMR01 位和 FMR02 位
- FMR1 寄存器的 FMR13 位
- FMR2 寄存器的 FMR20 位、FMR22 位和 FMR27 位

在将以下的位置 “0” 时, 必须给对象位写 “1” 后继续写 “0”。不能在写 “0” 后到写 “1” 前发生中断和 DTC 启动。

- FMR1 寄存器的 FMR14 位、FMR15 位、FMR16 位和 FMR17 位

33.16.1.4 用户 ROM 区的改写

在使用 EW0 模式并且正在对保存改写控制程序的块进行改写时，如果电源电压降低，就无法正常对改写控制程序进行改写，以后有可能无法改写闪存。因此，必须使用标准串行输入 / 输出模式改写此块。

33.16.1.5 编程

不能对已编程的地址进行追加写。

33.16.1.6 向停止模式或者等待模式的转移

不能在擦除挂起过程中转移到停止模式或者等待模式。

当 FST 寄存器的 FST7 位为“0”（忙（正在编程 / 擦除））时，不能转移到停止模式或者等待模式。

在 FMR27 位为“1”（允许低消耗电流读模式）的状态下，不能向停止模式或者等待模式转移。

33.16.1.7 闪存的编程电压和擦除电压

必须在电源电压 VCC=2.7 ~ 5.5V 的条件下进行编程和擦除，而不能在电源电压低于 2.7V 时进行。

33.16.1.8 块空白检查

不能在擦除挂起过程中执行块空白检查命令。

33.16.1.9 低消耗电流读模式

在低速时钟模式、低速内部振荡器模式中，如果将 FMR2 寄存器的 FMR27 位置“1”（允许低消耗电流读模式），就能降低图闪存时的消耗电流。

当 CPU 时钟为以下任意一种时，能使用低消耗电流读模式。

- CPU 时钟为低速内部振荡器时钟的 4 分频、8 分频或者 16 分频
- CPU 时钟为 XCIN 时钟的 1 分频（无分频）、2 分频、4 分频或者 8 分频

但是，当所选 CPU 时钟的频率不超过 3kHz 时，就不能使用低消耗电流读模式。在设定 CPU 时钟的分频比后，必须将 FMR27 位置“1”（允许低消耗电流读模式）。

降低功耗的方法请参照“31. 功耗的降低”。

只有在将 FMR27 位置“0”（禁止低消耗电流读模式）后，才能向等待模式或者停止模式转移。在 FMR27 位为“1”的状态下，不能向等待模式或者停止模式转移。

33.17 有关噪声的注意事项

33.17.1 作为噪声和闩锁对策，在 VCC-VSS 引脚之间插入旁路电容

必须在 VCC 引脚和 VSS 引脚之间用最短并且较粗的布线连接旁路电容（0.1μF 左右）。

33.17.2 端口控制寄存器的噪声误动作对策

如果在苛刻的噪声试验或者类似的试验中受到外部噪声（主要是电源方面的噪声），IC 内部的噪声对策电路可能无法完全应付，此时端口的相关寄存器的值有可能发生变化。

对于这种情况，建议通过程序定期地对端口寄存器、方向寄存器和上拉控制寄存器进行重新设定。如果在中断处理中进行端口输出等的转换控制，就可能和重新设定的处理发生竞争，所以必须在充分探讨控制处理的基础上进行重新设定的处理。

34. On-chip 调试器的注意事项

在使用 on-chip 调试器进行 R8C/35A 群的程序开发和调试时，必须注意以下的限制事项：

1. On-chip 调试器使用一部分用户闪存区和 RAM 区，所以用户不能使用这些区域。
有关使用的区域，请参照各 on-chip 调试器的使用手册。
2. 不能在用户系统中设定地址匹配中断（AIER0、AIER1、RMAD0、RMAD1 寄存器和固定向量表）。
3. 不能在用户系统中使用 BRK 指令。
4. 能在电源电压 VCC=1.8~5.5V 的条件下进行调试，改写闪存时的电源电压至少要保持 2.7V。

On-chip 调试器的连接和使用方法有特殊的限制事项。有关 on-chip 调试器的详细内容，请参照各 on-chip 调试器的使用手册。


35. 仿真调试器的注意事项

仿真调试器的连接和使用方法有特殊的限制事项。有关仿真调试器的详细内容，请参照各仿真调试器手册。

附录


附录 1. 封装尺寸图

有关封装尺寸图的最新版和安装的信息，登载在瑞萨科技的主页的“封装”栏目中。




附录 2. 串行编程器和 on-chip 调试仿真器的连接例子

和 M16C Flash Starter (M3A-0806) 的连接例子如附图 2.1 所示, 和仿真器 E8a (R0E00008AKCE00) 的连接例子如附图 2.2 所示。




附图 2.1 和 M16C Flash Starter (M3A-0806) 的连接例子



附图 2.2 和仿真器 E8a (R0E00008AKCE00) 的连接例子

附录 3. 振荡评估电路例子

振荡评估电路例子如附图 3.1 所示。



附图 3.1 振荡评估电路例子

索引

数字

4 线式总线通信模式	392
4 线式总线通信模式的初始化	392
A	
A/D 断路检测辅助功能	453
A/D 转换的开始条件	451
A/D 转换结果	452
A/D 转换器	442, 506
A/D 转换时的传感器输出阻抗	462
A/D 转换周期数	450
A0、A1	11
ACK 和 NACK	360
ADCON0	448
ADCON1	449
ADIC	135
ADINSEL	447
ADi (i=0 ~ 7)	445
ADMOD	446
AIERi (i=0 ~ 1)	150
B	
B 标志	12
BGO (后台操作) 功能	488
保护	130
保留位	12
比较电路 B	467
比较电路 B1 中断和比较电路 B3 中断	472
比较电路 Bi 的数字滤波器 (i=1,3)	472
标志寄存器	11
标准串行输入 / 输出模式	498
标准串行输入 / 输出模式的禁止功能	158
标准运行模式	118
并行输入 / 输出模式	500
C	
C 标志	11
CLK 极性的选择	341
CM0	104
CM1	105
CM3	106
CMPA	38
CPSRF	109
CPU	10
CPU 改写模式	477
CPU 时钟	116
CPU 时钟和外围功能时钟	116
CSPR	166
CTS/RTS 功能	343, 351
产品一览表	4
程序计数器	11
重复模式	186
重复模式 0	455
重复模式 1	456
重复扫描模式	460
处理器中断优先级	12
传送时钟	359, 381, 410
串行编程器和 on-chip 调试仿真器的连接例子	561
串行接口 (UART2)	323
串行接口 (UARTi (i=0 ~ 1))	302
串行数据的逻辑转换	343, 350
从属发送	419
从属接收	420
从属模式	437
从中断程序的返回	142
存储器	13
存储器的分配	474
D	
D/A 转换器	464
DACON	466
DAi (i=0 ~ 1)	466
D 标志	11
DRR0	79
DRR1	80
DTBLSj (j=0 ~ 23)	174
DTC	172
DTCCRj (j=0 ~ 23)	174
DTCCTj (j=0 ~ 23)	175
DTC 的执行周期数	190
DTCENi (i=0 ~ 3,5,6)	176
DTCTL	178
DTDARj (j=0 ~ 23)	176
DTRLdj (j=0 ~ 23)	175
DTSARj (j=0 ~ 23)	175
单触发的选择	229
单次模式	454
单次扫描模式	458
等待模式	120
等待模式和停止模式	505
低速内部振荡器时钟	115
低功耗电流读模式	508
地址寄存器	11
地址匹配中断	149
电特性	509
电压检测电路	35, 505
电压监视 0 复位	33, 46
电压监视 1 中断	47
电压监视 2 中断	49
电源稳定的情况	31
定时器	505
定时器概论	193
定时器模式	201, 220, 256, 261
定时器 RA	195

定时器 RB	214
定时器 RC	234
定时器 RC 中断	283
定时器 RC 中断、同步串行通信单元中断、I ² C 总线接口 中断、闪存中断（有多个中断请求源的中断）	152
定时器 RE	286
端口	505
端口的设定	83
对外围功能的影响	52
堆栈指针指定标志	12
多处理器的发送	364
多处理器的接收	365
多处理器通信功能	361

E

EW0 模式	485
EW1 模式	485

F

f1、f2、f4、f8、f32	116
FB	11
fC、fC4、fC32	117
FLG	11
FMR0	480
FMR1	482
FMR2	483
FMRDYIC	136
fOCO	117
fOCO128	117
fOCO40M	117
fOCO-F	117
fOCO-S	117
fOCO-WDT	117
FRA0	108
FRA1	108
FRA2	109
FRA3	111
FRA4	110
FRA5	110
FRA6	110
FRA7	107
FST	478
发生通信错误时的处理方法	315, 322, 341, 349
发送	423
发送和接收的初始化	360
仿真调试器的注意事项	559
封装尺寸图	560
符号标志	12
复位	26
复位源的判断功能	34

G

概要	1
高速内部振荡器时钟	115
各模式的设定和解除方法	487
各通信模式和引脚功能	384
功耗的降低	505
功率控制	118
功能	156
挂起	485
规格概要	2

H

缓冲器运行	252
-------	-----

I

I/O 端口	51
I/O 端口的功能	52
I/O 端口以外的引脚	53
I ² C 总线格式	414
I ² C 总线接口模式	414
I ² C 总线接口	398
I 标志	12, 138
ICCR1	404
ICCR2	405
ICDRR	403
ICDRS	409
ICDRT	403
ICIER	407
ICMR	406
ICSR	408
ID 码检查功能	475, 498
ID 码区域	156
ILVL2 ~ ILVL0 位和 IPL	138
INTB	11
INTCMP	468
INTEN	145, 469
INTF	146, 470
INTiIC (i=0,1,3)	137
INTi 输入滤波器 (i=0 ~ 4)	147
INTi 中断 (i=0,1,3)	144
INTSR	74, 144
INT 中断	144
IPL	12
IR 位	138
ISP	11

J

寄存器的设定例子	425
寄存器压栈	140
寄存器组指定标志	12
计数过程中的定时器写控制	202, 221
计数源	251
计数源保护模式无效的情况	170

计数源保护模式有效的情况.....	171
极性选择功能.....	315
键输入中断.....	148
降低功耗的要点和处理方法.....	505
降低消耗电流的功能.....	452
接收.....	424
接受中断请求时的 IPL 变化.....	140
接通电源的情况.....	31
进位标志.....	11
静态基址寄存器.....	11

K

KIEN.....	149
KUPIC.....	135
开始条件和停止条件的检测.....	358
开始条件和停止条件的输出.....	358
看门狗定时器.....	163
看门狗定时器复位.....	33
可编程波形发生模式.....	223
可编程单触发发生模式.....	226
可编程等待单触发发生模式.....	230
控制数据的分配和 DTC 向量表.....	181
框图.....	5
扩展模拟输入引脚.....	452

L

LINCR.....	432
LINCR2.....	431
LINST.....	433
LSB first 或者 MSB first 的选择.....	316, 342, 349
冷启动 / 热启动的判断功能.....	34
连续接收模式.....	316, 342
链传送.....	188
零标志.....	11

M

MSTCR.....	237, 372, 401
脉冲输出的强制截止.....	255
脉冲输出模式.....	203
脉冲周期测量模式.....	210
脉宽测量模式.....	207
模式的选择.....	369

N

内部电源的低功耗.....	506
内部振荡器时钟.....	115

O

O 标志.....	12
OCN.....	107
OCVREFCR.....	444
OFS.....	29, 45, 160, 167, 476
OFS2.....	30, 161, 168
On-chip 调试器的注意事项.....	558, 559

P

P1DRR.....	77
P2DRR.....	78
PC.....	11
PD _i (i=0 ~ 4).....	64
PINSR.....	75, 402
P _i (i=0 ~ 4).....	65
PM0.....	28
PM1.....	164
PRCR.....	130
PWM2 模式.....	275
PWM 模式.....	270
PUR0.....	76
PUR1.....	77

Q

启动源.....	179
强制擦除功能.....	157
全状态检查.....	496

R

R0、R1、R2、R3.....	11
RMAD _i (i=0 ~ 1).....	151
ROM 码保护功能.....	475, 500
RSTFR.....	28
RXD2 数字滤波器的选择功能.....	351, 367
软件复位.....	34
软件命令.....	489
软件中断.....	131

S

S0RIC.....	135
S0TIC.....	135
S1RIC.....	135
S1TIC.....	135
S2RIC.....	135
S2TIC.....	135
SAR.....	409
SB.....	11
S 标志.....	12
SCS 引脚控制和仲裁.....	397
SDA 输出.....	360
SDA 输入.....	360
SDA 引脚的数字延迟的选择.....	412

SFR.....	14
SSBR.....	373
SSCRH.....	375
SSCRL.....	376
SSER.....	378
SSMR.....	377
SSMR2.....	380
SSRDR.....	374
SSSR.....	379
SSTDR.....	374
SSTRSR.....	382
SSUIC/IICIC.....	136
SSUICSR.....	73, 372, 401
SS 移位寄存器.....	382
闪存的改写禁止功能.....	475
闪存的停止.....	507
闪存.....	473
上电复位功能.....	32
上溢标志.....	12
事件计数器模式.....	205
实时时钟模式.....	287
使用时的注意事项.....	539
时钟.....	505
时钟发生电路.....	101
时钟同步串行格式.....	422
时钟同步串行 I/O 模式.....	311, 337
时钟同步串行接口.....	369, 506
时钟同步串行模式.....	422
时钟同步通信模式.....	385
时钟同步通信模式的初始化.....	385
输出比较功能.....	261
输出比较模式.....	294
数据保护功能.....	488
数据寄存器.....	11
输入 / 输出引脚.....	431, 450
输入捕捉功能.....	256
数字滤波器.....	254

T

TRA.....	199
TRACR.....	196
TRAIC.....	135
TRAIOC.....	197, 201, 204, 206, 208, 211
TRAMR.....	198
TRAPRE.....	199
TRASR.....	66, 200
TRBCR.....	215
TRBIC.....	135
TRBIOC.....	216, 220, 224, 227, 231
TRBMR.....	217
TRBOCR.....	216
TRBPR.....	218
TRBPPE.....	217
TRBRCSR.....	67, 219, 248
TRBSC.....	218
TRC.....	243

TRCADCR.....	247
TRCCR1.....	239, 263, 271, 277
TRCCR2.....	244, 266, 272, 278
TRCDF.....	245, 279
TRCGRA.....	244
TRCGRB.....	244
TRCGRC.....	244
TRCGRC 寄存器和 TRCGRD 寄存器的输出引脚的变更.....	268
TRCGRD.....	244
TRCIC.....	136
TRCIER.....	240
TRCIOR0.....	242, 258, 264
TRCIOR1.....	243, 259, 265
TRCMR.....	238
TRCOER.....	246
TRCPSR0.....	68, 249
TRCPSR1.....	69, 250
TRCSR.....	241
TRECR1.....	291, 296
TRECR2.....	292, 297
TRECSR.....	293, 297
TREHR.....	289
TREIC.....	135
TREMIN.....	289, 296
TRESEC.....	288, 295
TREWK.....	290
TXD 和 RXD 输入 / 输出极性的转换功能.....	350
特点.....	1
特殊模式 1 (I ² C 模式).....	352
特殊中断.....	132
调试标志.....	11
停止模式.....	123
同步串行通信单元 (SSU).....	370

U

U0SR.....	70, 309
U1SR.....	71, 310
U2BCNIC.....	135
U2BRG.....	325
U2C0.....	327
U2C1.....	328
U2MR.....	325
U2RB.....	329
U2SMR.....	334
U2SMR2.....	334
U2SMR3.....	333
U2SMR4.....	332
U2SMR5.....	331
U2SR0.....	72, 335
U2SR1.....	73, 336
U2TB.....	326
UART.....	317, 344
U 标志.....	12
UiBRG (i=0 ~ 1).....	304
UiC0 (i=0 ~ 1).....	306

UiC1 (i=0 ~ 1)	307
UiMR (i=0 ~ 1)	304
UiRB (i=0 ~ 1)	308
UiTB (i=0 ~ 1)	305
URXDF	330
USP	11

V

VCA1	39
VCA2	40, 112
VCAC	39
VCC 输入电压的监视	46
VCMP1IC	135
VCMP2IC	135
VD1LS	41
Vdet0 的监视	46
Vdet1 的监视	46
Vdet2 的监视	46
VLT0	81
VLT1	82
VW0C	42
VW1C	43
VW2C	44

W

WDTC	165
WDTR	165
WDTS	165
外围功能时钟	116
外围功能时钟的停止	505
外围功能中断	132
未使用引脚的处理	99
位速率	321, 348
位同步电路	429

X

XCIN 时钟	115
XIN 时钟	114
系统时钟	116
选项功能选择区	159

Y

异步串行 I/O (UART) 模式	317, 344
引脚功能的说明	8
引脚排列图	6
硬件复位	30
硬件 LIN 的结束处理	441
硬件 LIN	430
用户堆栈指针	11
用途	1
运行时序	189

Z

Z 标志	11
噪声消除电路	429
振荡评估电路例子	562
振荡停止检测功能	126
振荡停止检测功能的使用方法	126
帧基址寄存器	11
正常模式	185
中断	131
中断表寄存器	11
中断的分类	131
中断堆栈指针	11
中断和中断向量	133
中断控制	138
中断请求	383, 413, 441
中断响应时间	140
中断响应顺序	139
中断优先级	142
中断优先级的判断电路	142
中断源	188
中断允许标志	12
中央处理器 (CPU)	10
主控发送	415
主控接收	417
主控模式	434
总线冲突检测功能	440
总线控制	100

修订记录	R8C/33C 群硬件手册
------	---------------

Rev.	发行日	修订内容	
		页	修订处
1.00	2010.02.09	—	初版发行

**瑞萨单片机
硬件手册
R8C/33C 群**

Publication Date: Rev.1.00, Feb. 09, 2010
Published by: Sales Strategic Planning Div.
Renesas Technology Corp.
Edited by: Customer Support Department
Global Strategic Communication Div.
Renesas Solutions Corp.

Renesas Technology Corp. Sales Strategic Planning Div. Nippon Bldg., 2-6-2, Ohte-machi, Chiyoda-ku, Tokyo 100-0004, Japan



RENESAS SALES OFFICES

<http://www.renesas.com>

Refer to "<http://www.renesas.com/en/network>" for the latest and detailed information.

Renesas Technology America, Inc.

450 Holger Way, San Jose, CA 95134-1368, U.S.A
Tel: <1> (408) 382-7500, Fax: <1> (408) 382-7501

Renesas Technology Europe Limited

Dukes Meadow, Millboard Road, Bourne End, Buckinghamshire, SL8 5FH, U.K.
Tel: <44> (1628) 585-100, Fax: <44> (1628) 585-900

Renesas Technology (Shanghai) Co., Ltd.

Unit 204, 205, AZIA Center, No.1233 Lujiazui Ring Rd, Pudong District, Shanghai, China 200120
Tel: <86> (21) 5877-1818, Fax: <86> (21) 6887-7858/7898

Renesas Technology Hong Kong Ltd.

7th Floor, North Tower, World Finance Centre, Harbour City, Canton Road, Tsimshatsui, Kowloon, Hong Kong
Tel: <852> 2265-6688, Fax: <852> 2377-3473

Renesas Technology Taiwan Co., Ltd.

10th Floor, No.99, Fushing North Road, Taipei, Taiwan
Tel: <886> (2) 2715-2888, Fax: <886> (2) 3518-3399

Renesas Technology Singapore Pte. Ltd.

1 Harbour Front Avenue, #06-10, Keppel Bay Tower, Singapore 098632
Tel: <65> 6213-0200, Fax: <65> 6278-8001

Renesas Technology Korea Co., Ltd.

Kukje Center Bldg. 18th Fl., 191, 2-ka, Hangang-ro, Yongsan-ku, Seoul 140-702, Korea
Tel: <82> (2) 796-3115, Fax: <82> (2) 796-2145

Renesas Technology Malaysia Sdn. Bhd

Unit 906, Block B, Menara Amcorp, Amcorp Trade Centre, No.18, Jln Persiaran Barat, 46050 Petaling Jaya, Selangor Darul Ehsan, Malaysia
Tel: <603> 7955-9390, Fax: <603> 7955-9510



R8C/33C群



瑞萨电子株式会社

RCJ09B0078-0100