
SH7239 グループ

R01AN1149JJ0100

Rev.1.00

A/D 変換器 2 チャンネルスキャンモード使用例

2012.05.09

要旨

本アプリケーションノートは、A/D 変換器の 2 チャンネルスキャンモードと、マルチファンクションタイムバルスユニット 2 の A/D 変換開始要求ディレイド機能の組合せ使用例について説明しています。

動作確認デバイス

SH7239A/SH7239B

本アプリケーションノートを他のマイコンへ適用する場合は、そのマイコンの仕様にあわせて変更し、十分評価してください。

目次

1. はじめに	2
2. 応用例の説明	4
3. 参考ドキュメント	34

1. はじめに

1.1 仕様

本アプリケーションノートでは、A/D 変換器（以下、ADC）の 2 チャンルスキャンモードの機能を使用します。A/D 変換の起動には、マルチファンクションタイムパルスユニット 2（以下、MTU2）の A/D 変換開始要求ディレイド機能を使用します。

図 1 に使用機能の構成を示します。また、図 2 に MTU2 による A/D 変換起動トリガのタイミングを示します。

- A/D モジュール 0 の動作モードを 2 チャンルスキャンモードに設定します。
- A/D 入力端子は、グループ 0（AN0、AN1）、グループ 1（AN2、AN3）を選択します。
- MTU2 の A/D 変換開始要求ディレイド機能を使用します。A/D 変換開始トリガ（TGR4AN）でグループ 0 を起動し、A/D 変換開始トリガ（TGR4BN）でグループ 1 を起動します。
- A/D 変換結果は、A/D 変換終了割り込みで RAM に格納します。
- MTU2 はチャンネル 3、チャンネル 4 を相補 PWM モードに設定し、3 相の相補 PWM 出力を行います。また、PWM キャリア周期に同期したトグル出力を行います。
- MTU2 の TGRA3 コンペアマッチ割り込み処理で、PWM 出力のデューティ設定、および A/D 変換開始トリガの起動タイミングを更新します。




図1 MTU2 による A/D 変換起動の構成




図2 MTU2 の A/D 変換開始トリガと A/D 変換のタイミング

1.2 使用機能

- A/D 変換器 (ADC)
- マルチファンクションタイマパルスユニット 2 (MTU2)
- ピンファンクションコントローラ (PFC)
- 割り込みコントローラ (INTC)

1.3 適用条件

マイコン	SH7239A / SH7239B
動作周波数	内部クロック : 160MHz / 100MHz バスクロック : 40MHz / 50MHz 周辺クロック : 40MHz / 50MHz AD クロック : 40MHz / 50MHz MTU クロック : 80MHz / 100MHz
MCU 動作モード	シングルチップモード
統合開発環境	ルネサスエレクトロニクス製 High-performance Embedded Workshop Ver.4.07.00
C コンパイラ	ルネサス エレクトロニクス製 SuperH RISC engine ファミリ C/C++ コンパイラパッケージ Ver.9.03 Release02
コンパイルオプション	-cpu=sh2afpu -fpu=single -include="\$(WORKSPDIR)¥inc" -object="\$(CONFIGDIR)¥\$(FILELEAF).obj" -debug -gbr=auto -chgincpath -errorpath -global_volatile=0 -opt_range=all -infinite_loop=0 -del_vacant_loop=0 -struct_alloc=1 -nologo

1.4 関連アプリケーションノート

SH7239 グループ 初期設定例 (R01AN0297JJ)

2. 応用例の説明

本応用例では、A/D 変換器（以下、ADC）とマルチファンクションタイマパルスユニット 2（以下、MTU2）を使用します。

2.1 使用機能の動作概要

2.1.1 A/D 変換器（ADC）

ADC は、12 ビット分解能の逐次比較方式の A/D モジュールを 3 つ（A/D_0、A/D_1、A/D_2）搭載しています。A/D 変換の動作モードには、1 サイクルスキャンモード、連続スキャンモード、2 チャンルスキャンモードがあります。

1 サイクルスキャンモードは、1 チャンル以上の A/D 変換を 1 回行って終了するモードです。ADST ビットは自動でクリアされます。連続スキャンモードは、指定した 1 チャンル以上の A/D 変換をソフトウェアで ADST ビットを 0 にクリアされるまで繰り返し行うモードです。2 チャンルスキャンモードは、4 チャンルのアナログ入力をグループ 0 とグループ 1 に分け、グループ 0 とグループ 1 にそれぞれの選択トリガによって指定したチャンネルの A/D 変換を 1 回行って終了するモードです。

表 1 に ADC の概要を示します。また、図 3 に ADC のブロック図を示します。

ADC についての詳細は、「SH7239 グループ、SH7237 グループ ユーザーズマニュアル ハードウェア編」の「A/D 変換器」の章を参照してください。

表1 ADC の概要

項目	内容
分解能	12 ビット
変換スピード	1 チャンルあたり最小 1.25us (AD クロック 40MHz 動作時) 1 チャンルあたり最小 1.0us (AD クロック 50MHz 動作時)
モジュール数	3 モジュール
入力チャンネル数	計 16 チャンル <ul style="list-style-type: none"> • A/D_0 : 4 チャンル (ch0 ~ 3) • A/D_1 : 4 チャンル (ch4 ~ 7) • A/D_2 : 8 チャンル (ch8 ~ 15)
動作モード	1 サイクルスキャンモード 連続スキャンモード 2 チャンルスキャンモード
サンプル&ホールド機能	モジュール毎のサンプル&ホールド回路 <ul style="list-style-type: none"> • ch0 ~ 3 共通: 1 回路 • ch4 ~ 7 共通: 1 回路 • ch8 ~ 15 共通: 1 回路 チャンル毎の専用サンプル&ホールド回路 <ul style="list-style-type: none"> • ch0 ~ 2: それぞれ専用に 1 回路 (計 3 回路)
A/D 変換起動要因	ソフトウェア: ADST ビットの設定 タイマ: MTU2 の TRGAN, TRG0N, TRG4AN, TRG4BN MTU2S の TRGAN, TRG4AN, TRG4BN 外部トリガ: $\overline{\text{ADTRG}}$ (LSI 端子)




図3 A/D 変換器のブロック図

2.1.2 ADC の入力端子

ADC のアナログ入力端子を表 2 に示します。入力端子については使用上の注意事項がありますので、「SH7239 グループ、SH7237 グループ ユーザーズマニュアル ハードウェア編」の「A/D 変換器」の章に記載された「使用上の注意事項」を参照してください。

A/D 変換器の 3 つの A/D モジュール (A/D_0、A/D_1、A/D_2) は、1 モジュールあたり 1 つのチャンネル共通サンプル&ホールド回路を内蔵しており、これらは独立に動作させることができます。

A/D モジュール 0 (A/D_0) のチャンネル 0~2 (グループ A) のアナログ入力端子 (AN0、AN1、AN2) は、各チャンネルに専用のサンプル&ホールド回路を内蔵しています。モジュールのチャンネル共通サンプル&ホールド回路とは別に、チャンネル (アナログ入力端子) ごとに専用のサンプル&ホールド回路を 3 回路内蔵しており、選択したチャンネルを同時にサンプリングすることが可能です。

表2 ADC の入力端子

モジュール区分	端子名	機能	同時サンプリング可能なグループ	2 チャンルスキャンモード時のグループ
A/D モジュール 0 (A/D_0)	AN0	アナログ入力端子 0	グループ A (GrA)	グループ 0
	AN1	アナログ入力端子 1		
	AN2	アナログ入力端子 2		グループ 1
	AN3	アナログ入力端子 3	-	
A/D モジュール 1 (A/D_1)	AN4	アナログ入力端子 4	-	グループ 0
	AN5	アナログ入力端子 4	-	
	AN6	アナログ入力端子 5	-	グループ 1
	AN7	アナログ入力端子 6	-	
A/D モジュール 2 (A/D_2)	AN8	アナログ入力端子 8	-	グループ 0
	AN9	アナログ入力端子 9	-	
	AN10	アナログ入力端子 10	-	グループ 1
	AN11	アナログ入力端子 11	-	
	AN12	アナログ入力端子 12	-	
	AN13	アナログ入力端子 13	-	
	AN14	アナログ入力端子 14	-	
AN15	アナログ入力端子 15	-		

2.1.3 ADC の 2 チャンルスキャンモード

2 チャンルスキャンモードは、各 A/D モジュール (AD_0、AD_1、AD_2) の 2 チャンルのアナログ入力をグループ 0 とグループ 1 に分けており、グループ 0 とグループ 1 に個別のトリガによる起動要因を選択できます。この機能は、動作モードを 2 チャンルスキャンモードに設定することで使用可能です。

ADC の動作モードの選択は A/D コントロールレジスタ (ADCR) の ADCS ビットと A/D トリガセレクトレジスタ (ADTSR) の 2CHSE ビットで行います。2 チャンルスキャンモードを選択する場合には、ADCR の ADCS ビットの値にかかわらず、ADTSR の 2CHSE ビットを 1 に設定します。

2 チャンルスキャンモードでは、設定で選択された全チャンネルの変換が終了すると、A/D ステータスレジスタ (ADSR) の ADF ビットを 1 にセットされ、ADCR の ADST ビットが自動的に 0 クリアされます。ADF ビットが 1 にセットされたとき、ADCR の ADIE ビットが 1 にセットされている場合には、A/D 変換終了割り込み (ADI) を発生します。ソフトウェアで ADF ビットを 0 クリアするときには、ADF ビットの 1 を読み出した後、0 を書き込んでください。

また、2 チャンルスキャンモードの変換終了割り込みには、グループ 0 とグループ 1 のそれぞれの変換終了時か、グループ 0 とグループ 1 の両方の変換終了後のいずれかを選択できます。ADTSR の CONADF ビットの設定で、ADF ビットのセットのタイミング選択してください。トリガによる変換開始を行う場合には、ADTSR のグループ 0 とグループ 1 に別々の要因を設定してください。なお、グループ 0 の変換中にグループ 1 の変換要求が発生した場合、グループ 1 の変換要求は無視されます。

(1) 2 チャンルスキャンモードの動作例 1

2 チャンルスキャンモードの動作例 1 を図 4 に示します。

動作モードを 2 チャンルスキャンモードに設定し、使用するチャンネルをグループ 0 (AN0、AN1)、グループ 1 (AN2、AN3) とします。グループ 0 の A/D 変換開始要求に MTU2 の TRG4AN を設定し、グループ 1 の A/D 変換開始要求に MTU2 の TRG4BN を設定しています。各トリガ (TRG4AN、TRG4BN) は、MTU2 のタイマカウンタ TCNT4 がダウンカウントの時に発生させます。

A/D 変換終了を示す A/D ステータスレジスタ (ADSR) の ADF ビットは、A/D トリガセレクトレジスタ (ADTSR) の CONADF ビット=0 の時には、グループ 0 とグループ 1 の変換が終了することにセットされます。この例では 2 回セットされることになります。CONADF ビット=1 の時には、グループ 0 とグループ 1 の両方の変換終了時にのみセットされます。




図4 A/D 変換器の 2 チャンルスキャンモードの動作例 1

(2) 2 チャンルスキャンモードの動作例 2

2 チャンルスキャンモードの動作例 2 を図 5 に示します。

動作モードを 2 チャンルスキャンモードに設定し、使用するチャンネルをグループ 0 (AN0)、グループ 1 (AN2) とします。グループ 0 の A/D 変換開始要求に MTU2 の TRG4AN および TRG4BN (ADTSR_0 レジスタの TRG0S ビットを B'0101 に設定) を設定して、ひとつのグループに対して 2 種類のトリガ (TRG4AN トリガと TRG4BN トリガ) による A/D 変換の開始を許可します。グループ 1 の A/D 変換開始要求には TRGAN を設定します。TRG4AN トリガ、および TRG4BN トリガは MTU2 のタイマカウンタ TCNT4 がダウンカウンタの時に発生させます。

この場合、グループ 0 の A/D 変換は TRG4AN トリガと TRG4BN トリガによって 2 回起動し、グループ 1 の A/D 変換は TRGAN トリガにより 1 回起動します。グループ 0 の A/D 変換では、1 回目の変換結果が A/D データレジスタ 0 (ADDR0) に格納され、2 回目の変換結果が A/D グループ 0 データ 0 レジスタ 0 (ADDR0GR0_0) に格納されます。2 つの A/D 変換が終了後に、それぞれをレジスタから読み出すことができます。

A/D 変換終了を示す A/D ステータスレジスタ (ADSR) の ADF ビットは、A/D トリガセレクトレジスタ (ADTSR) の CONADF ビット=0 の時には、グループ 0 とグループ 1 の変換が終了するごとにセットされます。この例では 3 回セットされることになります。CONADF ビット=1 の時には、グループ 0 とグループ 1 の両方の変換終了時にのみセットされます。




図5 A/D 変換器の 2 チャンルスキャンモードの動作例 2

2.1.4 マルチファンクションタイマパルスユニット 2 (MTU2)

MTU2 は、6 チャンルの 16 ビットタイマにより構成されている多機能なタイマユニットです。チャンネル毎に、コンペアマッチ機能やインプットキャプチャ機能などの設定が可能です。チャンネル 3 とチャンネル 4 は、相補 PWM モードやリセット同期モードに設定することで、6 本の PWM 出力制御が可能です。また、A/D 変換開始要求ディレイド機能を使用して、A/D 変換開始のトリガを生成することが可能です。

表 3 に MTU2 の概要を示します。また、図 6 に MTU2 のブロック図を示します。

MTU2 の詳細については、「SH7239 グループ、SH7237 グループ ユーザーズマニュアル ハードウェア編」の「マルチファンクションタイマパルスユニット 2」の章を参照してください。

表3 マルチファンクションタイマパルスユニット 2 (MTU2) の概要

項目	内容
チャンネル数	16 ビットタイマ×6 チャンル (チャンネル 0 から 5)
カウンタクロック	チャンネルごとに 8 種類のカウント入力クロックを選択可能 (チャンネル 5 は 4 種類)
チャンネル 0~5 の動作	<ul style="list-style-type: none"> コンペアマッチによる波形出力 インプットキャプチャ機能 カウンタクリア動作 複数のタイマカウンタ (TCNT) への同時書き込み コンペアマッチ / インプットキャプチャによる同時クリア カウンタの同期動作による各レジスタの同期入出力、同期動作と組み合わせることによる最大 12 相の PWM 出力
A/D 変換器トリガ	<ul style="list-style-type: none"> A/D 変換器の変換スタートトリガを生成可能 A/D 変換開始要求ディレイド機能による A/D 変換の開始が可能 相補 PWM モード時、カウンタの山 / 谷での割り込み、および A/D 変換器の変換スタートトリガを間引くことが可能
バッファ動作	チャンネル 0、3、4 はレジスタのバッファ動作が設定可能
動作モード	<ul style="list-style-type: none"> チャンネル 0 から 4 は、PWM モードの設定可能 チャンネル 1、2 はそれぞれ独立に位相計数モードを設定可能 チャンネル 3、4 の連動動作により、相補 PWM モード、リセット同期 PWM モードによる三相のポジ、ネガ計 6 本の PWM 波形出力の設定可能
割り込み要求	28 種類の割り込み要因 (コンペアマッチ、インプットキャプチャ割り込みなど)
その他	<ul style="list-style-type: none"> カスケード接続動作 内部 16 ビットバスによる高速アクセス レジスタデータの自動転送が可能 モジュールスタンバイモードの設定可能 チャンネル 5 により、デッドタイム補償用カウンタ機能が可能




図6 マルチファンクションタイマパルスユニット 2 (MTU2) のブロック図

2.1.5 MTU2 の相補 PWM モード

MTU2 は、チャンネル 3、チャンネル 4 を組み合わせて使用することで、相補 PWM モードの設定が可能です。相補 PWM モードでは、正相と逆相がノンオーバーラップの関係にある PWM 波形を三相出力します。ノンオーバーラップ時間（短絡防止期間）を持たない PWM 波形出力の設定も可能です。相補 PWM モードの PWM 出力端子は、TIOC3B、TIOC3D、TIOC4A、TIOC4B、TIOC4C、TIOC4D 端子です。また TIOC3A 端子は PWM 周期に同期したトグル出力として使用することが可能です。

図 7 に、相補 PWM モード設定時の MTU2 のチャンネル 3、4 の構成を示します。

相補 PWM モードの詳細については、「SH7239 グループ、SH7237 グループ ユーザーズマニュアル ハードウェア編」の「マルチファンクションタイムパルスユニット 2」の章に記載された「動作説明」を参照してください。




図7 相補 PWM モード時の MTU2 チャンネル 3、4 ブロック図

2.1.6 MTU2 の A/D 変換開始要求ディレイド機能

MTU2 のチャンネル 4 のタイマ A/D 変換開始要求コントロールレジスタ (TADCR)、タイマ A/D 起動要求用周期レジスタ (TADCORA_4、TADCORB_4)、タイマ A/D 起動要求用周期バッファレジスタ (TADCOBRA_4、TADCOBRB_4) を設定することで、A/D 変換の開始要求を行うことが可能です。

A/D 変換開始要求ディレイド機能は、MTU2 チャンネル 4 のタイマカウンタ TCNT_4 とタイマ A/D 変換開始要求周期設定レジスタ (TADCORA_4、TADCORB_4) とを比較して、一致したときに A/D 変換の開始要求を行います。

- TCNT_4 と TADCORA_4 が一致したとき、A/D 変換の開始要求 (TRG4AN) を行う
- TCNT_4 と TADCORB_4 が一致したとき、A/D 変換の開始要求 (TRG4BN) を行う

また、TADCR レジスタ の ITA3AE、ITA4VE、ITB3AE、ITB4VE ビットの設定により、割り込み間引き機能と連動して A/D 変換の開始要求 (TRG4AN、TRG4BN) を間引くことが可能です。

図 8 に A/D 変換の開始要求信号 (TRG4AN) の基本動作例を示します。TCNT_4 のダウンカウント時に A/D 変換の開始要求信号 (TRG4AN) を出力し、バッファ転送タイミング (周期バッファレジスタから周期レジスタへ転送) を TCNT_4 の谷に設定した動作例です。

A/D 変換開始要求ディレイド機能の詳細については、「SH7239 グループ、SH7237 グループ ユーザーズマニュアル ハードウェア編」の「マルチファンクションタイマパルスユニット 2」の章に記載された「動作説明」を参照してください。




図8 MTU2 の A/D 変換の開始要求信号 (TRG4AN) の基本動作例

2.2 参考プログラムの動作説明

2.2.1 参考プログラムの動作設定

表 4、表 5 に参考プログラムの設定内容を示します。

参考プログラムでは、ADC の A/D モジュール 0 (A/D_0) を 2 チャネルスキャンモードに設定し、A/D 変換開始トリガによって A/D 変換を開始します。A/D 変換開始トリガには、MTU2 の A/D 変換開始要求ディレイド機能を用います。

表4 ADC の設定内容

項目	内容
使用モジュールおよび入力端子	A/D_0 (AN0、AN1、AN2、AN3)
変換モード	2 チャネルスキャンモード <ul style="list-style-type: none"> グループ 0 (AN0、AN1) グループ 1 (AN2、AN3)
ADDR の自動クリア	禁止
割り込み	A/D 変換終了割り込み (ADI0) <ul style="list-style-type: none"> 割り込み優先レベル 10 グループ 0、グループ 1 の両方が変換終了時
A/D 起動要因	MTU2 の A/D 変換開始トリガ <ul style="list-style-type: none"> グループ 0 : TRG4AN グループ 1 : TRG4BN
各チャネル専用のサンプル&ホールド回路	未使用

表5 MTU2 の設定内容

項目	内容
使用チャネル	チャネル 3、チャネル 4
動作モード	相補 PWM モード 3 <ul style="list-style-type: none"> カウンタの山・谷でデータ転送
端子機能	<ul style="list-style-type: none"> TIOC3A 端子 : PWM 出力周期に同期したトグル出力 TIOC3B 端子 : PWM 出力 1 (正相波形) TIOC3D 端子 : PWM 出力 1 (逆相波形) TIOC4A 端子 : PWM 出力 2 (正相波形) TIOC4C 端子 : PWM 出力 2 (逆相波形) TIOC4B 端子 : PWM 出力 3 (正相波形) TIOC4D 端子 : PWM 出力 3 (逆相波形)
アクティブレベル	<ul style="list-style-type: none"> 正相出力 : アクティブロー出力 逆相出力 : アクティブロー出力
カウンタクロック	$M / 4 = 20\text{MHz (SH7239A)} / 25\text{MHz (SH7239B)}$
PWM キャリア周期	500us (2KHz)
デットタイム	4us
PWM デューティ	可変 <ul style="list-style-type: none"> 割り込み (TGIA) 処理時に設定値を更新
A/D 変換開始要求ディレイド機能	<ul style="list-style-type: none"> TCNT_4 ダウンカウント時にトリガ発生 (TRG4AN, TRG4BN) 割り込み間引き機能との連動はなし
割り込み	TGRA_3 のコンペアマッチ割り込み (TGIA3) <ul style="list-style-type: none"> 割り込み優先レベル 15

2.2.2 参考プログラムの動作内容

図9、図10に参考プログラムの動作内容を示します。

A/D 変換は、MTU2 の A/D 変換開始トリガを使用し、TRG4AN でグループ 0 (AN0、AN1) を、TRG4BN でグループ 1 (AN2、AN3) を起動します。グループ 0 とグループ 1 の両方の A/D 変換が完了すると、A/D 変換終了割り込み処理が発生します。割り込み処理で、A/D 変換結果を取り込みます。

MTU2 では、チャンネル 4 の A/D 変換開始要求ディレイド機能を使用して、2 つの A/D 変換開始トリガ (TRG4AN、TRG4BN) を生成します。各トリガの起動タイミングは、タイマ A/D 変換開始要求周期設定バッファレジスタ (TADCOBRA_4、TADCOBRB_4) に対する設定値で変更が可能です。TADCOBRA_4 レジスタ、TADCOBRB_4 レジスタの更新は、MTU2 の PWM キャリア周期毎に発生する TGRA3 コンペアマッチ割り込み処理で行います。




図9 参考プログラムの動作内容 (A/D 変換の 2 チャンルスキャンモード)

MTU2 のチャンネル 3、4 は相補 PWM モード 3 に設定します。デットタイム（短絡防止期間）付きの三相の相補 PWM 出力を生成し、正相および逆相で合計 6 本の PWM の出力を行います。PWM 出力のアクティブレベルは、ローレベルとします。また、TIOC3A 出力端子からは、PWM キャリア周期に同期したトグル出力を行います。

TGRA3 コンペアマッチ割り込みが、PWM のキャリア周期毎に、TCNT カウンタの山のタイミングで発生します。割り込み処理では、3 相の PWM 出力のデューティ設定を更新します。




図10 参考プログラムの動作内容 (MTU2 の相補 PWM モード)

2.3 参考プログラムの構成

2.3.1 ファイル構成

表6に参考プログラムで使用するファイルを示します。なお、統合開発環境で自動生成されるファイルは除きます。

表6 ファイル構成

ファイル名	概要	備考
main.c	メインモジュール	メイン処理、INTC 初期設定
adc.c	ADC 制御モジュール	ADC 初期設定、割込み処理
mtu2.c	MTU2 制御モジュール	MTU2&PFC 初期設定、割込み処理

2.3.2 定数一覧

表7に参考プログラムで使用する定数を示します。

表7 参考プログラムで使用する定数

定数名	設定値	内容
C_CYCLE	5000 or 6250	MTU2 の PWM キャリア周期の 1/2 (500us の 1/2) SH7239A: 5000 / SH7239B: 6250
DEAD_TIME	80 or 100	MTU2 の PWM デッドタイム (4us) SH7239A: 80 / SH7239B: 100
PUL_CYCLE	PUL_CYCLE + DEAD_TIME	TCNT_3 の最大値
PUL_DUTY_MIN	PUL_CYCLE * 5 / 100	PWM 出力のアクティブ時間の最小値 (デューティ 5%)
PUL_DUTY_MAX	PUL_CYCLE * 95 / 100	PWM 出力のアクティブ時間の最小値 (デューティ 95%)
INITIAL_DUTY_0	PUL_DUTY_MIN	PWM 出力 1 のアクティブ時間の初期値 (位相 0°)
INITIAL_DUTY_120	PUL_DUTY_MIN + (PUL_DUTY_MAX - PUL_DUTY_MIN) * 2 / 3	PWM 出力 1 のアクティブ時間の初期値 (位相 120°)
INITIAL_DUTY_240	PUL_DUTY_MIN + (PUL_DUTY_MAX - PUL_DUTY_MIN) * 2 / 3	PWM 出力 1 のアクティブ時間の初期値 (位相 240°)
AD_TRG_GAP	100	A/D 変換開始トリガのディレイサイクル

2.3.3 列挙体 / 構造体一覧

図11に参考プログラムで使用する列挙体 / 構造体を示します。

```
typedef enum
{
    DUTY_UP,
    DUTY_DOWN
} duty_grad_t;

typedef struct
{
    uint16_t    value;
    duty_grad_t gradient;
} duty_info_t;

typedef struct
{
    uint16_t group_A; /* TRG4AN timing */
    uint16_t group_B; /* TRG4BN timing */
} ad_trigger_t;
```

図11 参考プログラムで使用する列挙体/構造体

2.3.4 変数一覧

表 8 にグローバル変数を示します。

表8 グローバル変数

型	変数名	機能	使用関数
uint16_t	g_ad_data[4]	A/D 変換結果を格納する配列	INT_AD_ADIO
ad_trigger_t	g_AD_trigger	A/D 変換開始要求タイミング設定値 <ul style="list-style-type: none"> group_A : グループ A のタイミング group_B : グループ B のタイミング 	mtu2_init INT_MTU2_MTU3_TGI3A
duty_info_t	g_pwm_duty[3]	PWM デューティ設定値 <ul style="list-style-type: none"> [0] : PWM1 出力 (TIOC3B/TIOC3D 端子) [1] : PWM2 出力 (TIOC4A/TIOC4C 端子) [2] : PWM3 出力 (TIOC4B/TIOC4D 端子) 	mtu2_init INT_MTU2_MTU3_TGI3A

2.3.5 関数一覧

表 9 に関数一覧を示します。

表9 関数一覧

関数名	概要
main	メイン処理
io_intc_init	割り込みコントローラの初期設定
io_ad_init	A/D 変換器の初期設定
INT_AD_AD10	A/D 変換の終了割り込み処理
io_mtu2_init	マルチファンクションタイムパルスユニット 2 の初期設定
io_mtu2_pfc_init	PWM 出力ポートの初期設定 (ピンファンクションコントローラ設定)
io_mtu2_start	PWM 出力開始処理
INT_MTU2_MTU3_TGI3A	MTU2 チャネル 3 の TGRA_3 コンペアマッチ割り込み処理

2.3.6 関数仕様

参考プログラムの関数仕様を示します。

main	
概要	メイン処理
ヘッダ	
宣言	void main(void)
説明	ADC、MTU2、PFC、および INTC の初期設定を行った後、PWM 出力を開始して、永久ループに入ります。
引数	なし
リターン値	なし
io_intc_init	
概要	割り込みコントローラの初期設定
ヘッダ	
宣言	void io_intc_init(void)
説明	ADC と MTU2 の割り込みのための INTC のレジスタ設定をします。
引数	なし
リターン値	なし
io_ad_init	
概要	A/D 変換器の初期設定
ヘッダ	
宣言	void io_ad_init(void)
説明	ADC のモジュールスタンバイを解除した後、ADC のレジスタ設定をします。
引数	なし
リターン値	なし

INT_AD_ADI0	
概要	A/D 変換の終了割り込み処理
ヘッダ	
宣言	void INT_AD_ADI0(void)
説明	A/D エンドフラグを 0 にクリアし、変換データをグローバル変数に格納します。
引数	なし
リターン値	なし
io_mtu2_init	
概要	マルチファンクションタイマパルスユニット 2 の初期設定
ヘッダ	
宣言	void io_mtu2_init(void)
説明	MTU2 のモジュールスタンバイを解除した後、MTU2 のレジスタ設定をします。
引数	なし
リターン値	なし
io_mtu2_pfc_init	
概要	PWM 出力ポートの初期設定 (ピンファンクションコントローラ設定)
ヘッダ	
宣言	void io_mtu2_pfc_init(void)
説明	PWM 出力のための PFC のレジスタ設定をします。
引数	なし
リターン値	なし
io_mtu2_start	
概要	PWM 出力の開始
ヘッダ	
宣言	void io_mtu2_start (void)
説明	MTU2 による PWM 出力を開始します。
引数	なし
リターン値	なし
INT_MTU2_MTU3_TGI3A	
概要	MTU2 チャンネル 3 の TGRA_3 コンペアマッチ割り込み処理
ヘッダ	
宣言	void INT_MTU2_MTU3_TGI3A(void)
説明	コンペアマッチ割り込みフラグをクリアした後、PWM1~3 のデューティと、A/D 変換のタイミングを更新します。
引数	なし
リターン値	なし

2.4 参考プログラムの処理手順

2.4.1 メイン処理

図 12 にメイン処理のフローチャートを示します。




図12 メイン処理

2.4.2 割り込みコントローラの初期設定

図 13 に割り込みコントローラの初期設定のフローチャートを示します。




図13 割り込みコントローラの初期設定

2.4.3 A/D 変換器の初期設定

図 14 に A/D 変換器の初期設定のフローチャートを示します。




図14 A/D 変換器の初期設定

2.4.4 A/D 変換終了割り込み処理

図 15 に A/D 変換終了割り込み処理のフローチャートを示します。




図15 AD 変換終了割り込み処理

2.4.5 マルチファンクションタイマパルスユニット 2 の初期設定

図 16 にマルチファンクションタイマパルスユニット 2 の初期設定のフローチャートを示します。




図16 マルチファンクションタイマパルスユニット 2 の初期設定

2.4.6 PWM 出力ポートの初期設定

図 17 に PWM 出力ポートの初期設定のフローチャートを示します。




図17 PWM 出力ポートの初期設定

2.4.7 PWM 出力開始処理

図 18 に PWM 出力開始処理のフローチャートを示します。




図18 PWM 出力開始処理

2.4.8 MTU2 チャンネル 3 の TGRA_3 コンペアマッチ割込み処理

図 19 に MTU2 チャンネル 3 の TGRA_3 コンペアマッチ割込み処理のフローチャートを示します。




図19 MTU2 チャンネル 3 の TGRA_3 コンペアマッチ割込み処理

2.5 参考プログラムのレジスタ設定

2.5.1 A/D 変換器 (ADC)

表 10 に A/D 変換器 (ADC) のレジスタ設定を示します。

表10 A/D 変換器 (ADC) のレジスタ設定

レジスタ名	アドレス	設定値	機能
A/D コントロール レジスタ_0 (ADCR_0)	H'FFFF E800	H'12	ADST = "0" : A/D 変換停止 ACE = "0" : ADDR の自動クリア禁止 ADIE = "1" : A/D 変換終了割り込み許可 TRGE = "1" : 外部トリガまたは、MTU2/MTU2S による A/D 変換開始を許可 EXTRG = "0" : MTU2/MTU2S による A/D 変換開始を選択
A/D アナログチャンネル 選択レジスタ_0 (ADANSR_0)	H'FFFF E820	H'0F	ADS0 = "1" : AN0 を選択 ADS1 = "1" : AN1 を選択 ADS2 = "1" : AN2 を選択 ADS2 = "1" : AN3 を選択
A/D トリガセレクト レジスタ_0 (ADTSR_0)	H'FFFF E930	H'4307	TRG1S[3:0] = "B'0100" : グループ 1 に対するトリガを TRG4BN (MTU2) に設定。 TRG0S[3:0] = "B'0011" : グループ 0 に対するトリガを TRG4AN (MTU2) に設定。 CHSEC = "1" : 2 チャンルスキャンモード時のチャンネル選択 — グループ 0 (AN0、AN1) — グループ 1 (AN2、AN3) CONADF="1" : グループ 0、グループ 1 の両方の変換終了時に ADF をセット 2CHSE="1" : 2 チャンルスキャンモードを有効

2.5.2 マルチファンクションタイマパルスユニット 2 (MTU2)

表 11 ~ 13 にマルチファンクションタイマパルスユニット 2 (MTU2) のレジスタ設定を示します。

表11 マルチファンクションタイマパルスユニット 2 (MTU2) のレジスタ設定 (1)

レジスタ名	アドレス	設定値	機能
タイマコントロール レジスタ_3 (TCR_3)	H'FFFE 4200	H'01	CCLR[2:0] = "B'000" : TCNT のクリア禁止 CKEG[1:0] = "B'00" : 立ち上がりエッジでカウント TPSC[2:0] = "B'001" : TCNT は M /4 でカウント
タイマコントロール レジスタ_4 (TCR_4)	H'FFFE 4201		CCLR[2:0] = "B'000" : TCNT のクリア禁止 CKEG[1:0] = "B'00" : 立ち上がりエッジでカウント TPSC[2:0] = "B'001" : TCNT は M /4 でカウント (相補 PWM モードでは TCR_3 と同じ設定)
タイマカウンタ_3 (TCNT_3)	H'FFFE 4210	D'80 or D'100	相補 PWM モードでは TDDR の設定値で初期化 • M =80MHz (SH7239A) : D'80 • M =100MHz (SH7239B) : D'100
タイマカウンタ_4 (TCNT_4)	H'FFFE 4212	H'0000	"H'0000" で初期化
タイマジェネラル レジスタ A_3 (TGRA_3)	H'FFFE 4218	D'5080 or D'6350	相補 PWM モードでは TCNT_3 カウンタの上限値 (キャリア周期の 1/2 + デッドタイム) を設定 • M =80MHz (SH7239A) : D'5080 • M =100MHz (SH7239B) : D'6250
タイマジェネラル レジスタ C_3 (TGRC_3)	H'FFFE 4224	D'5080 or D'6350	相補 PWM モードでは TGRA_3 のバッファレジスタ (初期設定で TGRA_3 と同じ値を設定)
タイマジェネラル レジスタ B_3 (TGRB_3)	H'FFFE 421A	D'254 or D'317	相補 PWM モードでは PWM 出力 1 のコンペアレジスタ PWM デューティの初期出力値を設定 • M =80MHz (SH7239A) : D'254 • M =100MHz (SH7239B) : D'317
タイマジェネラル レジスタ D_3 (TGRD_3)	H'FFFE 4226	D'254 ~ D'4826 or D'317 ~ D'6032	相補 PWM モードでは TGRB_3 のバッファレジスタ PWM デューティの更新値を設定 • M =80MHz (SH7239A) : D'254 ~ D'4826 • M =100MHz (SH7239B) : D'317 ~ D'6032 (初期設定では TGRB_3 と同じ値を設定)
タイマジェネラル レジスタ A_4 (TGRA_4)	H'FFFE 421C	D'3302 or D'4127	相補 PWM モードでは PWM 出力 2 のコンペアレジスタ PWM デューティの初期出力値を設定 • M =80MHz (SH7239A) : D'3302 • M =100MHz (SH7239B) : D'4127
タイマジェネラル レジスタ C_4 (TGRC_4)	H'FFFE 4228	D'254 ~ D'4826 or D'317 ~ D'6032	相補 PWM モードでは TGRA_4 のバッファレジスタ PWM デューティの更新値を設定 • M =80MHz (SH7239A) : D'254 ~ D'4826 • M =100MHz (SH7239B) : D'317 ~ D'6032 (初期設定では TGRA_4 と同じ値を設定)

表12 マルチファンクションタイマパルスユニット 2 (MTU2) のレジスタ設定 (2)

レジスタ名	アドレス	設定値	機能
タイマジェネラル レジスタ B_4 (TGRB_4)	H'FFFE 421E	D'3302 or D'4127	相補 PWM モードでは PWM 出力 3 のコンペアレジスタ PWM デューティの初期出力値を設定 <ul style="list-style-type: none"> • M =80MHz (SH7239A) : D'3302 • M =100MHz (SH7239B) : D'4127
タイマジェネラル レジスタ D_4 (TGRD_4)	H'FFFE 422A	D'254 ~ D'4826 or D'317 ~ D'6032	相補 PWM モードでは TGRB_4 のバッファレジスタ PWM デューティの更新値を設定 <ul style="list-style-type: none"> • M =80MHz (SH7239A) : D'254 ~ D'4826 • M =100MHz (SH7239B) : D'317 ~ D'6032 (初期設定では TGRB_4 と同じ値を設定)
タイマデッドタイム データレジスタ (TDDR)	H'FFFE 4216	D'80 or D'100	(相補 PWM モード時のみ使用) デッドタイムの値 (TCNT_4 の TCNT_3 に対するオフ セット値) を設定 <ul style="list-style-type: none"> • M =80MHz (SH7239A) : D'80 • M =100MHz (SH7239B) : D'100
タイマ周期データ レジスタ (TCDR)	H'FFFE 4214	D'5000 or D'6250	(相補 PWM モード時のみ使用) TCNT_4 の上限値 (キャリア周期の 1/2) を設定 <ul style="list-style-type: none"> • M =80MHz (SH7239A) : D'5000 • M =100MHz (SH7239B) : D'6250
タイマ周期バッファ レジスタ (TCBR)	H'FFFE 4222	D'5000 or D'6250	(相補 PWM モード時のみ使用) TCDR のバッファレジスタ TCDR と同じ値を設定
タイマアウトプット コントロール レジスタ 1 (TOCR1)	H'FFFE 420E	H'40	PSYE = "1" : PWM 周期に同期したトグル出力を許可 TOCL = "0" : TOCS, OLSN, OLSP ビットへの 書き込みを許可 TOCS = "0" : TOCR1 への設定を選択 OLSN = "0" : 逆相の出力レベルを選択 — 初期出力 = High、アクティブレベル = Low OLSP = "0" : 正相の出力レベルを選択 — 初期出力 = High、アクティブレベル = Low
タイマモード レジスタ_3 (TMDR_3)	H'FFFE 4202	H'3F	BFB = "1" : TGRB と TGRD はバッファ動作 BFA = "1" : TGRA と TGRC はバッファ動作 MD[3:0] = "B'1111" : 相補 PWM モード 3
タイマモード レジスタ_4 (TMDR_4)	H'FFFE 4203		チャンネル 3 を相補 PWM モードに設定した場合、チャ ネル 4 は自動的にチャンネル 3 の設定に従います。 相補 PWM モードでは、TMDR_4 の設定はしないでく ださい。
タイマアウトプット マスタイネーブル レジスタ (TOER)	H'FFFE 420A	H'FF	OE4D = "1" : TIOC4D 端子の MTU2 出力を許可 OE4C = "1" : TIOC4C 端子の MTU2 出力を許可 OE3D = "1" : TIOC3D 端子の MTU2 出力を許可 OE4B = "1" : TIOC4B 端子の MTU2 出力を許可 OE4A = "1" : TIOC4A 端子の MTU2 出力を許可 OE3B = "1" : TIOC3B 端子の MTU2 出力を許可
タイマインタラプト イネーブルレジスタ_3 (TIER_3)	H'FFFE 4208	H'01	TGIEA = "1" : TGFA ビットによる割り込み要求 (TGIA_3) を許可

表13 マルチファンクションタイマパルスユニット 2 (MTU2) のレジスタ設定 (3)

レジスタ名	アドレス	設定値	機能
タイマ A/D 変換開始 要求コントロール レジスタ (TADCR)	H'FFFE 4240	H'4050	BF[1:0] = "B'01" : TCNT_4 の山で周期設定バッファレジスタから 周期設定レジスタへ設定値を転送する UT4AE = "0" : TCNT_4 のアップカウント時に A/D 変換開始要求 (TRG4AN) を禁止する DT4AE = "1" : TCNT_4 のダウンカウント時に A/D 変換開始要求 (TRG4AN) を許可する UT4BE = "0" : TCNT_4 のアップカウント時に A/D 変換開始要求 (TRG4BN) を禁止する。 DT4BE = "1" : TCNT_4 のダウンカウント時に A/D 変換開始要求 (TRG4BN) を許可する ITA3AE = ITA4VE = ITB3AE = ITB4VE = "0" : A/D 変換の開始要求 (TRG4AN, TRG4BN) と TGIA_3, TCIV_4 割り込み間引き機能を連動しない
タイマ A/D 変換開始 要求周期設定 レジスタ A_4 (TADCORA_4)	H'FFFE 4244	D'3202 or D'4027	A/D 変換開始要求ディレイド機能の A/D 変換起動 タイミングレジスタ (TCNT_4 との一致で TRG4AN が発生) (TGRA_4 設定値 - D'100) で初期設定
タイマ A/D 変換開始 要求周期設定バッファ レジスタ A_4 (TADCOBRA_4)	H'FFFE 4248	D'154 ~ D'4726 or D'217 ~ D'5932	TADCORA_4 のバッファレジスタ TADCORA_4 の更新値 (TGRC_4 設定値 - D'100) を設定 (初期設定では TADCORB_4 と同じ値を設定)
タイマ A/D 変換開始 要求周期設定 レジスタ B_4 (TADCORB_4)	H'FFFE 4246	D'3402 or D'4227	A/D 変換開始要求ディレイド機能の A/D 変換起動 タイミングレジスタ (TCNT_4 との一致で TRG4BN が発生) (TGRA_4 設定値 + D'100) で初期設定
タイマ A/D 変換開始 要求周期設定バッファ レジスタ B_4 (TADCOBRB_4)	H'FFFE 424A	D'354 ~ D'4926 or D'417 ~ D'6132	TADCORB_4 のバッファレジスタ TADCORB_4 の更新値 (TGRC_4 設定値 + D'100) を設定 (初期設定では TADCORB_4 と同じ値を設定)
タイマスタート レジスタ (TSTR)	H'FFFE 4280	H'00	初期設定時 CST4 = "0" : TCNT_4 はカウント停止 CST3 = "0" : TCNT_3 はカウント停止 CST2 = "0" : TCNT_2 はカウント停止 CST1 = "0" : TCNT_1 はカウント停止 CST0 = "0" : TCNT_0 はカウント停止
		H'C0	PWM 出力開始時 CST4 = "1" : TCNT_4 はカウント動作 CST3 = "1" : TCNT_3 はカウント動作 (CST4, CST3 の設定は同時に行ってください)

2.5.3 割り込みコントローラ (INTC)

表 14 に割り込みコントローラ (INTC) のレジスタ設定を示します。

表14 割り込みコントローラ (INTC) のレジスタ設定

レジスタ名	アドレス	設定値	機能
割り込み優先レベル 設定レジスタ 05 (IPR05)	H'FFFE 0820	H'00A0	Bit 7-4 = "B'1010" : ADI0 割り込みレベル 10 Bit 3-0 = "B'0000" : ADI1 割り込み無効
割り込み優先レベル 設定レジスタ 10 (IPR10)	H'FFFE 0C08	H'00F0	Bit 15-12 = "B'0000" : MTU2_2(TGIA_2, TGIB_2) 割り込み無効 Bit 11-8 = "B'0000" : MTU2_2(TCIV_2, TCIU_2) 割り込み無効 Bit 7-4 = "B'1111" : MTU2_3(TGIA_3 ~ TGID_3) 割り込みレベル 15 Bit 3-0 = "B'0000" : MTU2_3(TCIV_3) 割り込み無効

2.5.4 ピンファンクションコントローラ (PFC)

表 15 にピンファンクションコントローラ (PFC) のレジスタ設定を示します。

表15 ピンファンクションコントローラ (PFC) のレジスタ設定

レジスタ名	アドレス	設定値	機能
ポート E コントロール レジスタ L4 (PECRL4)	H'FFFE 3A10	H'4444	PE15MD[2:0] = "B'100" : TIOC4D 入出力を選択 PE14MD[2:0] = "B'100" : TIOC4C 入出力を選択 PE13MD[2:0] = "B'100" : TIOC4B 入出力を選択 PE12MD[2:0] = "B'100" : TIOC4A 入出力を選択
ポート E コントロール レジスタ L3 (PECRL3)	H'FFFE 3A12	H'4044	PE11MD[2:0] = "B'100" : TIOC3D 入出力を選択 PE10MD[2:0] = "B'000" : PE10 入出力(ポート)を選択 PE9MD[2:0] = "B'100" : TIOC3B 入出力を選択 PE8MD[2:0] = "B'100" : TIOC3A 入出力を選択
ポート E・IO レジスタ L (PEIORL)	H'FFFE 3A06	H'FB00	PE15IOR = "1" : TIOC4D (PE15) は出力 PE14IOR = "1" : TIOC4C (PE14) は出力 PE13IOR = "1" : TIOC4B (PE13) は出力 PE12IOR = "1" : TIOC4A (PE12) は出力 PE11IOR = "1" : TIOC3D (PE11) は出力 PE10IOR = "0" : PE10 は入力 PE9IOR = "1" : TIOC3B (PE9) は出力 PE8IOR = "1" : TIOC3A (PE8) は出力 PE7IOR ~ PE0IOR = "0" : PE7 ~ 0 は入力

3. 参考ドキュメント

- ソフトウェアマニュアル
SH-2A、SH2A-FPU ユーザーズマニュアル ソフトウェア編 Rev.4.00 (R01US0031JJ)
(最新版をルネサス エレクトロニクスホームページから入手してください。)
- ハードウェアマニュアル
SH7239 グループ、SH7237 グループ ユーザーズマニュアル ハードウェア編 Rev.1.00 (R01UH0086JJ)
(最新版をルネサス エレクトロニクスホームページから入手してください。)

ホームページとサポート窓口

ルネサス エレクトロニクスホームページ

<http://japan.renesas.com/>

お問い合わせ先

<http://japan.renesas.com/inquiry>

すべての商標および登録商標は、それぞれの所有者に帰属します。

改訂記録

Rev.	発行日	改訂内容	
		ページ	ポイント
1.00	2012.05.09	—	初版発行

製品ご使用上の注意事項

ここでは、マイコン製品全体に適用する「使用上の注意事項」について説明します。個別の使用上の注意事項については、本文を参照してください。なお、本マニュアルの本文と異なる記載がある場合は、本文の記載が優先するものとします。

1. 未使用端子の処理

【注意】未使用端子は、本文の「未使用端子の処理」に従って処理してください。

CMOS製品の入力端子のインピーダンスは、一般に、ハイインピーダンスとなっています。未使用端子を開放状態で動作させると、誘導現象により、LSI周辺のノイズが印加され、LSI内部で貫通電流が流れたり、入力信号と認識されて誤動作を起こす恐れがあります。未使用端子は、本文「未使用端子の処理」で説明する指示に従い処理してください。

2. 電源投入時の処置

【注意】電源投入時は、製品の状態は不定です。

電源投入時には、LSIの内部回路の状態は不確定であり、レジスタの設定や各端子の状態は不定です。外部リセット端子でリセットする製品の場合、電源投入からリセットが有効になるまでの期間、端子の状態は保証できません。

同様に、内蔵パワーオンリセット機能を使用してリセットする製品の場合、電源投入からリセットのかかる一定電圧に達するまでの期間、端子の状態は保証できません。

3. リザーブアドレスのアクセス禁止

【注意】リザーブアドレスのアクセスを禁止します。

アドレス領域には、将来の機能拡張用に割り付けられているリザーブアドレスがあります。これらのアドレスをアクセスしたときの動作については、保証できませんので、アクセスしないようにしてください。

4. クロックについて

【注意】リセット時は、クロックが安定した後、リセットを解除してください。

プログラム実行中のクロック切り替え時は、切り替え先クロックが安定した後に切り替えてください。リセット時、外部発振子（または外部発振回路）を用いたクロックで動作を開始するシステムでは、クロックが十分安定した後、リセットを解除してください。また、プログラムの途中で外部発振子（または外部発振回路）を用いたクロックに切り替える場合は、切り替え先のクロックが十分安定してから切り替えてください。

5. 製品間の相違について

【注意】型名の異なる製品に変更する場合は、事前に問題ないことをご確認ください。

同じグループのマイコンでも型名が違っていると、内部メモリ、レイアウトパターンの相違などにより、特性が異なる場合があります。型名の異なる製品に変更する場合は、製品型名ごとにシステム評価試験を実施してください。

ご注意書き

1. 本資料に記載されている内容は本資料発行時点のものであり、予告なく変更することがあります。当社製品のご購入およびご使用にあたりましては、事前に当社営業窓口で最新の情報をご確認いただきますとともに、当社ホームページなどを通じて公開される情報に常にご注意ください。
2. 本資料に記載された当社製品および技術情報の使用に関連し発生した第三者の特許権、著作権その他の知的財産権の侵害等に関し、当社は、一切その責任を負いません。当社は、本資料に基づき当社または第三者の特許権、著作権その他の知的財産権を何ら許諾するものではありません。
3. 当社製品を改造、改変、複製等しないでください。
4. 本資料に記載された回路、ソフトウェアおよびこれらに関連する情報は、半導体製品の動作例、応用例を説明するものです。お客様の機器の設計において、回路、ソフトウェアおよびこれらに関連する情報を使用する場合には、お客様の責任において行ってください。これらの使用に起因しお客様または第三者に生じた損害に関し、当社は、一切その責任を負いません。
5. 輸出に際しては、「外国為替及び外国貿易法」その他輸出関連法令を遵守し、かかる法令の定めるところにより必要な手続を行ってください。本資料に記載されている当社製品および技術を大量破壊兵器の開発等の目的、軍事利用の目的その他軍事事務の目的で使用しないでください。また、当社製品および技術を国内外の法令および規則により製造・使用・販売を禁止されている機器に使用することができません。
6. 本資料に記載されている情報は、正確を期すため慎重に作成したのですが、誤りがないことを保証するものではありません。万一、本資料に記載されている情報の誤りに起因する損害がお客様に生じた場合においても、当社は、一切その責任を負いません。
7. 当社は、当社製品の品質水準を「標準水準」、「高品質水準」および「特定水準」に分類しております。また、各品質水準は、以下に示す用途に製品が使われることを意図しておりますので、当社製品の品質水準をご確認ください。お客様は、当社の文書による事前の承諾を得ることなく、「特定水準」に分類された用途に当社製品を使用することができません。また、お客様は、当社の文書による事前の承諾を得ることなく、意図されていない用途に当社製品を使用することができません。当社の文書による事前の承諾を得ることなく、「特定水準」に分類された用途または意図されていない用途に当社製品を使用したことによりお客様または第三者に生じた損害等に関し、当社は、一切その責任を負いません。なお、当社製品のデータ・シート、データ・ブック等の資料で特に品質水準の表示がない場合は、標準水準製品であることを表します。
標準水準： コンピュータ、OA機器、通信機器、計測機器、AV機器、家電、工作機械、パーソナル機器、産業用ロボット
高品質水準： 輸送機器（自動車、電車、船舶等）、交通用信号機器、防災・防犯装置、各種安全装置、生命維持を目的として設計されていない医療機器（厚生労働省定義の管理医療機器に相当）
特定水準： 航空機器、航空宇宙機器、海中継器、原子力制御システム、生命維持のための医療機器（生命維持装置、人体に埋め込み使用するもの、治療行為（患部切り出し等）を行うもの、その他直接人命に影響を与えるもの）（厚生労働省定義の高度管理医療機器に相当）またはシステム等
8. 本資料に記載された当社製品のご使用につき、特に、最大定格、動作電源電圧範囲、放熱特性、実装条件その他諸条件につきましては、当社保証範囲内でご使用ください。当社保証範囲を超えて当社製品をご使用された場合の故障および事故につきましては、当社は、一切その責任を負いません。
9. 当社は、当社製品の品質および信頼性の向上に努めておりますが、半導体製品はある確率で故障が発生したり、使用条件によっては誤動作したりする場合があります。また、当社製品は耐放射線設計については行っておりません。当社製品の故障または誤動作が生じた場合も、人身事故、火災事故、社会的損害などを生じさせないようお客様の責任において冗長設計、延焼対策設計、誤動作防止設計等の安全設計およびエージング処理等、機器またはシステムとしての出荷保証をお願いいたします。特に、マイコンソフトウェアは、単独での検証は困難なため、お客様が製造された最終の機器・システムとしての安全検証をお願いいたします。
10. 当社製品の環境適合性等、詳細につきましては製品個別に必ず当社営業窓口までお問合せください。ご使用に際しては、特定の物質の含有・使用を規制するRoHS指令等、適用される環境関連法令を十分調査のうえ、かかる法令に適合するようご使用ください。お客様がかかる法令を遵守しないことにより生じた損害に関し、当社は、一切その責任を負いません。
11. 本資料の全部または一部を当社の文書による事前の承諾を得ることなく転載または複製することを固くお断りいたします。
12. 本資料に関する詳細についてのお問い合わせその他お気付きの点等がございましたら当社営業窓口までご照会ください。

注1. 本資料において使用されている「当社」とは、ルネサス エレクトロニクス株式会社およびルネサス エレクトロニクス株式会社とその総株主の議決権の過半数を直接または間接に保有する会社をいいます。

注2. 本資料において使用されている「当社製品」とは、注1において定義された当社の開発、製造製品をいいます。



ルネサスエレクトロニクス株式会社

■営業お問合せ窓口

<http://www.renesas.com>

※営業お問合せ窓口の住所・電話番号は変更になることがあります。最新情報につきましては、弊社ホームページをご覧ください。

ルネサス エレクトロニクス販売株式会社 〒100-0004 千代田区大手町2-6-2 (日本ビル)

(03)5201-5307

■技術的なお問合せおよび資料のご請求は下記へどうぞ。
総合お問合せ窓口：<http://japan.renesas.com/contact/>