
RX62T グループ、RX63T グループ

R01AN1530JJ0101

Rev.1.01

RX62T グループ、RX63T グループ（144、120、112、100 ピン版）の相違点

2018.01.08

要旨

本アプリケーションノートは、RX62T グループ、RX63T グループの相違点を確認する際の参考資料です。

対象デバイス

RX62T グループ、RX63T グループ

目次

1.	RX62T グループから RX63T グループへの置き換え	3
1.1	新機能追加	3
1.2	削除機能.....	3
1.3	変更機能.....	4
1.3.1	変更 1：仕様変更、または機能削減により見直しが必要なもの	4
1.3.2	変更 2：割り込みコントローラの変更により、エラー処理の見直しが必要なもの	4
1.4	互換機能.....	4
2.	相違点の説明	5
2.1	機能および仕様の相違点	5
3.	参考ドキュメント	43

1. RX62T グループから RX63T グループへの置き換え

RX62T グループと RX63T グループは互換品種ではありません。そのため、RX63T グループへ置き換えを行う場合には注意が必要です。詳細は「2. 相違点の説明」とユーザーズマニュアルハードウェア編を参照ください。

1.1 新機能追加

- (1) ソフトウェアリセット
- (2) コールドスタート/ ウォームスタート判定機能
- (3) オプション設定メモリ
- (4) 低速クロック発振 (LOCO)
- (5) クロック周波数精度測定回路 (CAC)
- (6) レジスタライトプロテクション機能
- (7) DMA コントローラ (DMACA)
- (8) マルチファンクションピンコントローラ (MPC)
- (9) USB2.0 ホスト/ ファンクションモジュール (USBa)
- (10) D/A コンバータ (DAa)
- (11) データ演算回路 (DOC)

1.2 削除機能

- (1) MD1 端子 (モード1 端子)、MDE 端子 (エンディアン選択端子)
- (2) MD1 端子、MDE 端子ステータスフラグ (MDMONR.MD1、MDE)
- (3) モードステータスレジスタ (MDSR)
- (4) スタンバイタイマ選択ビット (SBYCR.STS[4:0])
- (5) ディープスタンバイウェイトコントロールレジスタ (DPSWCR)
- (6) LIN モジュール (LIN)

1.3 変更機能

1.3.1 変更 1：仕様変更、または機能削減により見直しが必要なもの

(1) MCU 動作モードのエントリ方法	: MD 端子削除追加
(2) エンディアン判定方法	: MDES の MDE[2:0]ビット
(3) クロック発振回路	: 低速クロック発振 (LOCO) 起動、PLL 分周、発振停止検出追加、他
(4) 電圧検出回路	: キーコードレジスタ削除電圧検知条件の追加、他
(5) 消費電力低減機能	: 発振安定時間待ち変更、他
(6) 割り込みコントローラ (ICUb)	: グループ割り込み、他
(7) バス	: 周辺バス変更 バスプライオリティ追加、他
(8) データトランスファコントローラ (DTCa)	: 最大転送回数変更、他
(9) I/O ポート	: マルチファンクションピンコントローラに変更、他
(10) マルチファンクションタイマパルスユニット 3 (MTU3)	: ベースクロック変更 ICLK⇒PCLKA
(11) ポートアウトプットイネーブル 3 (POE3)	: レジスタの追加
(12) 汎用 PWM タイマ (GPT)	: ベースクロック変更 ICLK⇒PCLKA レジスタの追加
(13) ウォッチドッグタイマ (WDT)	: 8 ビット ⇒ 14 ビット 動作モードの削除、他
(14) 独立ウォッチドックタイマ (IWDT)	: ウィンドウ機能追加
(15) I ² C バスインタフェース (RIIC)	: ICR の削除、注意事項
(16) CAN モジュール	: BCR の CCLKS ビット追加 他
(17) シリアルペリフェラルインタフェース (RSPI)	: 1ch ⇒ 2ch、レジスタの削除 (SPDCR.SLSEL)、他
(18) 12 ビット A/D コンバータ (S12ADB)	: レジスタ変更、他
(19) 10 ビット A/D コンバータ (ADA)	: 12ch ⇒ 20ch、レジスタ変更、他
(20) ROM (コード格納用フラッシュメモリ)	: ブロック、書き込み単位の変更、他
(21) E2 データフラッシュ	: ブロック、書き込み単位の変更、他

1.3.2 変更 2：割り込みコントローラの変更により、エラー処理の見直しが必要なもの

(1) シリアルコミュニケーションインタフェース (SCIc, SCId)	: ERIx がグループ割り込み
---------------------------------------	------------------

1.4 互換機能

- (1) コンペアマッチタイマ (CMT)
- (2) CRC 演算器 (CRC)

2. 相違点の説明

2.1 機能および仕様の相違点

表 2.1～表 2.38に機能および仕様の相違点を示します。

表2.1 機能および仕様の相違点(1)

項目		RX62T グループ	RX63T グループ																																																																								
メモリ	ROM/RAM	<ul style="list-style-type: none"> メモリ展開 <table border="1"> <tr> <td>ROM/RAM 容量</td> <td>64KB/ 8KB</td> </tr> <tr> <td></td> <td>128KB/ 8KB</td> </tr> <tr> <td></td> <td>256KB/16KB</td> </tr> <tr> <td></td> <td>—</td> </tr> <tr> <td></td> <td>—</td> </tr> </table>	ROM/RAM 容量	64KB/ 8KB		128KB/ 8KB		256KB/16KB		—		—	<ul style="list-style-type: none"> メモリ展開 <table border="1"> <tr> <td>ROM/RAM 容量</td> <td>—</td> </tr> <tr> <td></td> <td>—</td> </tr> <tr> <td></td> <td>256KB/24KB</td> </tr> <tr> <td></td> <td>384KB/32KB</td> </tr> <tr> <td></td> <td>512KB/48KB</td> </tr> </table>	ROM/RAM 容量	—		—		256KB/24KB		384KB/32KB		512KB/48KB																																																				
ROM/RAM 容量	64KB/ 8KB																																																																										
	128KB/ 8KB																																																																										
	256KB/16KB																																																																										
	—																																																																										
	—																																																																										
ROM/RAM 容量	—																																																																										
	—																																																																										
	256KB/24KB																																																																										
	384KB/32KB																																																																										
	512KB/48KB																																																																										
MCU 動作モード	動作モード	<ul style="list-style-type: none"> モードエントリ <table border="1"> <tr> <td>MD1</td> <td>MD0</td> <td>動作モード</td> </tr> <tr> <td>0</td> <td>1</td> <td>SCI ブートモード</td> </tr> <tr> <td>1</td> <td>1</td> <td>シングルチップモード</td> </tr> </table> <ul style="list-style-type: none"> 動作モードの選択 <table border="1"> <tr> <td colspan="2">SYSCRO レジスタ</td> <td>動作モード</td> </tr> <tr> <td colspan="2">ROME</td> <td></td> </tr> <tr> <td>0</td> <td></td> <td>シングルチップモード</td> </tr> <tr> <td>1</td> <td></td> <td></td> </tr> </table> <ul style="list-style-type: none"> エンディアン選択 <ul style="list-style-type: none"> MDE 端子 MDE 端子=0 : リトルエンディアン MDE 端子=1 : ビッグエンディアン 	MD1	MD0	動作モード	0	1	SCI ブートモード	1	1	シングルチップモード	SYSCRO レジスタ		動作モード	ROME			0		シングルチップモード	1			<ul style="list-style-type: none"> モードエントリ <table border="1"> <tr> <td>MD</td> <td>P00</td> <td>動作モード</td> </tr> <tr> <td>High</td> <td>—</td> <td>シングルチップモード</td> </tr> <tr> <td rowspan="2">Low</td> <td>Low</td> <td>ブートモード</td> </tr> <tr> <td>High</td> <td>USB ブートモード</td> </tr> <tr> <td></td> <td></td> <td>ユーザブートモード</td> </tr> </table> <ul style="list-style-type: none"> 動作モードの選択 <table border="1"> <tr> <td colspan="2">SYSCRO レジスタ</td> <td>動作モード</td> </tr> <tr> <td>ROME</td> <td>EXBE</td> <td></td> </tr> <tr> <td>0</td> <td>0</td> <td>シングルチップモード、ユーザブートモード</td> </tr> <tr> <td>1</td> <td>0</td> <td></td> </tr> <tr> <td>0</td> <td>1</td> <td>内蔵 ROM 無効拡張モード</td> </tr> <tr> <td>1</td> <td>1</td> <td>内蔵 ROM 有効拡張モード</td> </tr> </table> <ul style="list-style-type: none"> エンディアン選択 <ul style="list-style-type: none"> MDEB.MDE[2:0]または MDES.MDE[2:0] MDE[2:0]=111b : リトルエンディアン MDE[2:0]=000b : ビッグエンディアン 	MD	P00	動作モード	High	—	シングルチップモード	Low	Low	ブートモード	High	USB ブートモード			ユーザブートモード	SYSCRO レジスタ		動作モード	ROME	EXBE		0	0	シングルチップモード、ユーザブートモード	1	0		0	1	内蔵 ROM 無効拡張モード	1	1	内蔵 ROM 有効拡張モード																			
MD1	MD0	動作モード																																																																									
0	1	SCI ブートモード																																																																									
1	1	シングルチップモード																																																																									
SYSCRO レジスタ		動作モード																																																																									
ROME																																																																											
0		シングルチップモード																																																																									
1																																																																											
MD	P00	動作モード																																																																									
High	—	シングルチップモード																																																																									
Low	Low	ブートモード																																																																									
	High	USB ブートモード																																																																									
		ユーザブートモード																																																																									
SYSCRO レジスタ		動作モード																																																																									
ROME	EXBE																																																																										
0	0	シングルチップモード、ユーザブートモード																																																																									
1	0																																																																										
0	1	内蔵 ROM 無効拡張モード																																																																									
1	1	内蔵 ROM 有効拡張モード																																																																									
	レジスタ/ビット	<ul style="list-style-type: none"> モードモニタレジスタ (MDMONR) <table border="1"> <tr> <td>b0</td> <td>MD0</td> <td>MD0 端子ステータスフラグ</td> </tr> <tr> <td>b1</td> <td>MD1</td> <td>MD1 端子ステータスフラグ</td> </tr> <tr> <td>b7</td> <td>MDE</td> <td>MDE 端子ステータスフラグ</td> </tr> <tr> <td>b15</td> <td>—</td> <td>(予約ビット) ※読むと 1 が読めます</td> </tr> </table> <ul style="list-style-type: none"> モードステータスレジスタ (MDSR) <table border="1"> <tr> <td>b0</td> <td>IROM</td> <td>内蔵 ROM 起動ステータスフラグ</td> </tr> <tr> <td>b3</td> <td>—</td> <td>(予約ビット) ※読むと 1 が読めます</td> </tr> <tr> <td>b4</td> <td>BOTS</td> <td>ブートモード起動フラグ</td> </tr> <tr> <td>b5</td> <td>—</td> <td>(予約ビット)</td> </tr> </table> <ul style="list-style-type: none"> システムコントロールレジスタ 0 (SYSCRO) <table border="1"> <tr> <td>b0</td> <td>ROME</td> <td>内蔵 ROM 有効ビット</td> </tr> <tr> <td>b1</td> <td>—</td> <td>(予約ビット)</td> </tr> <tr> <td>b8</td> <td>KEY[7:0]</td> <td>SYSCRO キーコード</td> </tr> <tr> <td>b15</td> <td>—</td> <td></td> </tr> </table>	b0	MD0	MD0 端子ステータスフラグ	b1	MD1	MD1 端子ステータスフラグ	b7	MDE	MDE 端子ステータスフラグ	b15	—	(予約ビット) ※読むと 1 が読めます	b0	IROM	内蔵 ROM 起動ステータスフラグ	b3	—	(予約ビット) ※読むと 1 が読めます	b4	BOTS	ブートモード起動フラグ	b5	—	(予約ビット)	b0	ROME	内蔵 ROM 有効ビット	b1	—	(予約ビット)	b8	KEY[7:0]	SYSCRO キーコード	b15	—		<ul style="list-style-type: none"> モードモニタレジスタ (MDMONR) <table border="1"> <tr> <td>b0</td> <td>MD</td> <td>MD 端子ステータスフラグ</td> </tr> <tr> <td>b1</td> <td>—</td> <td>(予約ビット)</td> </tr> <tr> <td>b7</td> <td>—</td> <td>(予約ビット)</td> </tr> <tr> <td>b15</td> <td>—</td> <td>(予約ビット) ※読むと 0 が読めます</td> </tr> </table> <ul style="list-style-type: none"> モードステータスレジスタ (MDSR) <table border="1"> <tr> <td>b0</td> <td>—</td> <td>(予約ビット)</td> </tr> <tr> <td>b3</td> <td>—</td> <td>(予約ビット) ※読むと 0 が読めます</td> </tr> <tr> <td>b4</td> <td>—</td> <td>(予約ビット)</td> </tr> <tr> <td>b5</td> <td>UBTS</td> <td>ユーザブートモード起動フラグ</td> </tr> </table> <ul style="list-style-type: none"> システムコントロールレジスタ 0 (SYSCRO) <table border="1"> <tr> <td>b0</td> <td>ROME</td> <td>内蔵 ROM 有効ビット</td> </tr> <tr> <td>b1</td> <td>EXBE</td> <td>外部バス有効ビット</td> </tr> <tr> <td>b8</td> <td>KEY[7:0]</td> <td>SYSCRO キーコード</td> </tr> <tr> <td>b15</td> <td>—</td> <td></td> </tr> </table>	b0	MD	MD 端子ステータスフラグ	b1	—	(予約ビット)	b7	—	(予約ビット)	b15	—	(予約ビット) ※読むと 0 が読めます	b0	—	(予約ビット)	b3	—	(予約ビット) ※読むと 0 が読めます	b4	—	(予約ビット)	b5	UBTS	ユーザブートモード起動フラグ	b0	ROME	内蔵 ROM 有効ビット	b1	EXBE	外部バス有効ビット	b8	KEY[7:0]	SYSCRO キーコード	b15	—	
b0	MD0	MD0 端子ステータスフラグ																																																																									
b1	MD1	MD1 端子ステータスフラグ																																																																									
b7	MDE	MDE 端子ステータスフラグ																																																																									
b15	—	(予約ビット) ※読むと 1 が読めます																																																																									
b0	IROM	内蔵 ROM 起動ステータスフラグ																																																																									
b3	—	(予約ビット) ※読むと 1 が読めます																																																																									
b4	BOTS	ブートモード起動フラグ																																																																									
b5	—	(予約ビット)																																																																									
b0	ROME	内蔵 ROM 有効ビット																																																																									
b1	—	(予約ビット)																																																																									
b8	KEY[7:0]	SYSCRO キーコード																																																																									
b15	—																																																																										
b0	MD	MD 端子ステータスフラグ																																																																									
b1	—	(予約ビット)																																																																									
b7	—	(予約ビット)																																																																									
b15	—	(予約ビット) ※読むと 0 が読めます																																																																									
b0	—	(予約ビット)																																																																									
b3	—	(予約ビット) ※読むと 0 が読めます																																																																									
b4	—	(予約ビット)																																																																									
b5	UBTS	ユーザブートモード起動フラグ																																																																									
b0	ROME	内蔵 ROM 有効ビット																																																																									
b1	EXBE	外部バス有効ビット																																																																									
b8	KEY[7:0]	SYSCRO キーコード																																																																									
b15	—																																																																										
リセット	機能	<ul style="list-style-type: none"> 仕様概要 <table border="1"> <tr> <td>リセットの種類</td> <td>端子リセット</td> </tr> <tr> <td></td> <td>パワーオンリセット</td> </tr> <tr> <td></td> <td>電圧監視リセット</td> </tr> <tr> <td></td> <td>—</td> </tr> <tr> <td></td> <td>—</td> </tr> <tr> <td></td> <td>ディープソフトウェアスタンバイリセット</td> </tr> <tr> <td></td> <td>独立ウォッチドッグタイマリセット</td> </tr> <tr> <td></td> <td>ウォッチドッグタイマリセット</td> </tr> <tr> <td></td> <td>—</td> </tr> <tr> <td></td> <td>—</td> </tr> </table>	リセットの種類	端子リセット		パワーオンリセット		電圧監視リセット		—		—		ディープソフトウェアスタンバイリセット		独立ウォッチドッグタイマリセット		ウォッチドッグタイマリセット		—		—	<ul style="list-style-type: none"> 仕様概要 <table border="1"> <tr> <td>リセットの種類</td> <td>端子リセット</td> </tr> <tr> <td></td> <td>パワーオンリセット</td> </tr> <tr> <td></td> <td>電圧監視 0 リセット</td> </tr> <tr> <td></td> <td>電圧監視 1 リセット</td> </tr> <tr> <td></td> <td>電圧監視 2 リセット</td> </tr> <tr> <td></td> <td>ディープソフトウェアスタンバイリセット</td> </tr> <tr> <td></td> <td>独立ウォッチドッグタイマリセット</td> </tr> <tr> <td></td> <td>ウォッチドッグタイマリセット</td> </tr> <tr> <td></td> <td>ソフトウェアリセット</td> </tr> <tr> <td>拡張機能</td> <td>コールド/ウォームスタート判定機能</td> </tr> </table>	リセットの種類	端子リセット		パワーオンリセット		電圧監視 0 リセット		電圧監視 1 リセット		電圧監視 2 リセット		ディープソフトウェアスタンバイリセット		独立ウォッチドッグタイマリセット		ウォッチドッグタイマリセット		ソフトウェアリセット	拡張機能	コールド/ウォームスタート判定機能																																
リセットの種類	端子リセット																																																																										
	パワーオンリセット																																																																										
	電圧監視リセット																																																																										
	—																																																																										
	—																																																																										
	ディープソフトウェアスタンバイリセット																																																																										
	独立ウォッチドッグタイマリセット																																																																										
	ウォッチドッグタイマリセット																																																																										
	—																																																																										
	—																																																																										
リセットの種類	端子リセット																																																																										
	パワーオンリセット																																																																										
	電圧監視 0 リセット																																																																										
	電圧監視 1 リセット																																																																										
	電圧監視 2 リセット																																																																										
	ディープソフトウェアスタンバイリセット																																																																										
	独立ウォッチドッグタイマリセット																																																																										
	ウォッチドッグタイマリセット																																																																										
	ソフトウェアリセット																																																																										
拡張機能	コールド/ウォームスタート判定機能																																																																										
	レジスタ/ビット	<ul style="list-style-type: none"> リセットステータスレジスタ (RSTSR) <table border="1"> <tr> <td>b0</td> <td>PORF</td> <td>パワーオンリセットフラグ</td> </tr> <tr> <td>b1</td> <td>LVD1F</td> <td>LVD1 検知フラグ</td> </tr> <tr> <td>b2</td> <td>LVD2F</td> <td>LVD2 検知フラグ</td> </tr> <tr> <td>b3</td> <td>—</td> <td>(予約ビット)</td> </tr> <tr> <td>b7</td> <td>DPSRSTF</td> <td>ディープソフトウェアスタンバイリセットフラグ</td> </tr> </table>	b0	PORF	パワーオンリセットフラグ	b1	LVD1F	LVD1 検知フラグ	b2	LVD2F	LVD2 検知フラグ	b3	—	(予約ビット)	b7	DPSRSTF	ディープソフトウェアスタンバイリセットフラグ	<ul style="list-style-type: none"> リセットステータスレジスタ 0 (RSTSR0) <table border="1"> <tr> <td>b0</td> <td>PORF</td> <td>パワーオンリセット検出フラグ</td> </tr> <tr> <td>b1</td> <td>LVD0RF</td> <td>電圧監視 0 リセット検出フラグ</td> </tr> <tr> <td>b2</td> <td>LVD1RF</td> <td>電圧監視 1 リセット検出フラグ</td> </tr> <tr> <td>b3</td> <td>LVD2RF</td> <td>電圧監視 2 リセット検出フラグ</td> </tr> <tr> <td>b7</td> <td>DPSRSTF</td> <td>ディープソフトウェアスタンバイリセットフラグ</td> </tr> </table>	b0	PORF	パワーオンリセット検出フラグ	b1	LVD0RF	電圧監視 0 リセット検出フラグ	b2	LVD1RF	電圧監視 1 リセット検出フラグ	b3	LVD2RF	電圧監視 2 リセット検出フラグ	b7	DPSRSTF	ディープソフトウェアスタンバイリセットフラグ																																										
b0	PORF	パワーオンリセットフラグ																																																																									
b1	LVD1F	LVD1 検知フラグ																																																																									
b2	LVD2F	LVD2 検知フラグ																																																																									
b3	—	(予約ビット)																																																																									
b7	DPSRSTF	ディープソフトウェアスタンバイリセットフラグ																																																																									
b0	PORF	パワーオンリセット検出フラグ																																																																									
b1	LVD0RF	電圧監視 0 リセット検出フラグ																																																																									
b2	LVD1RF	電圧監視 1 リセット検出フラグ																																																																									
b3	LVD2RF	電圧監視 2 リセット検出フラグ																																																																									
b7	DPSRSTF	ディープソフトウェアスタンバイリセットフラグ																																																																									

表2.2 機能および仕様の相違点(2)

項目		RX62T グループ	RX63T グループ																																																		
リセット	レジスタ/ ビット	—	<ul style="list-style-type: none"> リセットステータスレジスタ 1 (RSTSR1) リセットステータスレジスタ 2 (RSTSR2) 																																																		
		<ul style="list-style-type: none"> リセットコントロール/ステータスレジスタ (RSTCSR) 	—																																																		
オプション 設定メモリ	レジスタ/ ビット	—	<ul style="list-style-type: none"> ソフトウェアリセットレジスタ (SWRR) オプション機能選択レジスタ 0 (OFS0) オプション機能選択レジスタ 1 (OFS1) エンディアン選択レジスタ S (MDES) エンディアン選択レジスタ B (MDEB) 																																																		
		—	—																																																		
電圧検出 回路	機能	<ul style="list-style-type: none"> 仕様概要 <table border="1"> <tr> <td>電圧検出の種類</td> <td>—</td> </tr> <tr> <td>電圧検出回路 1 : Vdet1</td> <td>—</td> </tr> <tr> <td>電圧検出回路 2 : Vdet2</td> <td>—</td> </tr> <tr> <td>電圧検出条件</td> <td>—</td> </tr> <tr> <td>電圧検出時の処理</td> <td>リセットまたは割り込み</td> </tr> </table>	電圧検出の種類	—	電圧検出回路 1 : Vdet1	—	電圧検出回路 2 : Vdet2	—	電圧検出条件	—	電圧検出時の処理	リセットまたは割り込み	<ul style="list-style-type: none"> 仕様概要 <table border="1"> <tr> <td>電圧検出の種類</td> <td>電圧監視 0 : Vdet0</td> </tr> <tr> <td></td> <td>電圧監視 1 : Vdet1</td> </tr> <tr> <td></td> <td>電圧監視 2 : Vdet2</td> </tr> <tr> <td>電圧検出条件*1</td> <td>上昇して Vdetx を通過</td> </tr> <tr> <td></td> <td>下降して Vdetx を通過</td> </tr> <tr> <td>電圧検出時の処理*2</td> <td>リセットまたは割り込み (電圧監視 1,2)</td> </tr> </table> <p>【注】*1 電圧監視 0 は下降して Vdetx を通過のみ *2 電圧監視 0 はリセットのみ</p>	電圧検出の種類	電圧監視 0 : Vdet0		電圧監視 1 : Vdet1		電圧監視 2 : Vdet2	電圧検出条件*1	上昇して Vdetx を通過		下降して Vdetx を通過	電圧検出時の処理*2	リセットまたは割り込み (電圧監視 1,2)																												
	電圧検出の種類	—																																																			
	電圧検出回路 1 : Vdet1	—																																																			
電圧検出回路 2 : Vdet2	—																																																				
電圧検出条件	—																																																				
電圧検出時の処理	リセットまたは割り込み																																																				
電圧検出の種類	電圧監視 0 : Vdet0																																																				
	電圧監視 1 : Vdet1																																																				
	電圧監視 2 : Vdet2																																																				
電圧検出条件*1	上昇して Vdetx を通過																																																				
	下降して Vdetx を通過																																																				
電圧検出時の処理*2	リセットまたは割り込み (電圧監視 1,2)																																																				
レジスタ/ ビット	—	<ul style="list-style-type: none"> 電圧監視 1 回路制御レジスタ 1 (LVD1CR1) 電圧監視 1 回路ステータスレジスタ (LVD1SR) 電圧監視 2 回路制御レジスタ 1 (LVD2CR1) 電圧監視 2 回路ステータスレジスタ (LVD2SR) 電圧監視回路制御レジスタ (LVCMPCR) 電圧検出レベル選択レジスタ (LVDLVLR) 電圧監視 1 回路制御レジスタ 0 (LVD1CR0) 電圧監視 2 回路制御レジスタ 0 (LVD2CR0) <ul style="list-style-type: none"> 低電圧検出コントロールレジスタ用キーコードレジスタ (LVDKEYR) 低電圧検出コントロールレジスタ (LVDCR) 																																																			
クロック 発振器	機能	<ul style="list-style-type: none"> 仕様概要 <table border="1"> <tr> <td rowspan="10">クロックの種類</td> <td>ICLK</td> <td>: 100.0MHz (max)</td> </tr> <tr> <td>PCLK</td> <td>: 50.0MHz (max)</td> </tr> <tr> <td>—</td> <td>—</td> </tr> <tr> <td>IWDTCLK</td> <td>: 125.000KHz (typ)</td> </tr> <tr> <td>—</td> <td>—</td> </tr> </table>	クロックの種類	ICLK	: 100.0MHz (max)	PCLK	: 50.0MHz (max)	—	—	—	—	—	—	—	—	—	—	—	—	IWDTCLK	: 125.000KHz (typ)	—	—	<ul style="list-style-type: none"> 仕様概要 <table border="1"> <tr> <td rowspan="13">クロックの種類</td> <td>ICLK</td> <td>: 100.0MHz (max)</td> </tr> <tr> <td>PCLKA</td> <td>: 100.0MHz (max)</td> </tr> <tr> <td>PCLKB</td> <td>: 50.0MHz (max)</td> </tr> <tr> <td>PCLKC</td> <td>: 100.0MHz (max)</td> </tr> <tr> <td>PCLKD</td> <td>: 50.0MHz (max)</td> </tr> <tr> <td>FCLK</td> <td>: 50.0MHz (max)</td> </tr> <tr> <td>BCLK</td> <td>: 50.0MHz (max)</td> </tr> <tr> <td>BCLK 端子出力</td> <td>: 50.0MHz (max)</td> </tr> <tr> <td>UCL</td> <td>: 48.0MHz (max)</td> </tr> <tr> <td>CANMCLK</td> <td>: 14.0MHz (max)</td> </tr> <tr> <td>CACCLK</td> <td>: 各発振器のクロックと同じ (メインクロック発振器、PLL 回路、IWDT 専用低速クロック発振器)</td> </tr> <tr> <td>IWDTCLK</td> <td>: 125.000KHz (typ)</td> </tr> <tr> <td>JTAGTCK[生成]</td> <td>: 10.0MHz (max)</td> </tr> <tr> <td>JTAGTCK[入力]</td> <td>: 10.0MHz (max)</td> </tr> </table>	クロックの種類	ICLK	: 100.0MHz (max)	PCLKA	: 100.0MHz (max)	PCLKB	: 50.0MHz (max)	PCLKC	: 100.0MHz (max)	PCLKD	: 50.0MHz (max)	FCLK	: 50.0MHz (max)	BCLK	: 50.0MHz (max)	BCLK 端子出力	: 50.0MHz (max)	UCL	: 48.0MHz (max)	CANMCLK	: 14.0MHz (max)	CACCLK	: 各発振器のクロックと同じ (メインクロック発振器、PLL 回路、IWDT 専用低速クロック発振器)	IWDTCLK	: 125.000KHz (typ)	JTAGTCK[生成]	: 10.0MHz (max)	JTAGTCK[入力]	: 10.0MHz (max)
	クロックの種類	ICLK		: 100.0MHz (max)																																																	
		PCLK		: 50.0MHz (max)																																																	
		—		—																																																	
—		—																																																			
—		—																																																			
—		—																																																			
—		—																																																			
—		—																																																			
IWDTCLK		: 125.000KHz (typ)																																																			
—		—																																																			
クロックの種類	ICLK	: 100.0MHz (max)																																																			
	PCLKA	: 100.0MHz (max)																																																			
	PCLKB	: 50.0MHz (max)																																																			
	PCLKC	: 100.0MHz (max)																																																			
	PCLKD	: 50.0MHz (max)																																																			
	FCLK	: 50.0MHz (max)																																																			
	BCLK	: 50.0MHz (max)																																																			
	BCLK 端子出力	: 50.0MHz (max)																																																			
	UCL	: 48.0MHz (max)																																																			
	CANMCLK	: 14.0MHz (max)																																																			
	CACCLK	: 各発振器のクロックと同じ (メインクロック発振器、PLL 回路、IWDT 専用低速クロック発振器)																																																			
	IWDTCLK	: 125.000KHz (typ)																																																			
	JTAGTCK[生成]	: 10.0MHz (max)																																																			
JTAGTCK[入力]	: 10.0MHz (max)																																																				
メイン クロック 発振器	<ul style="list-style-type: none"> 仕様概要 <table border="1"> <tr> <td>発振子</td> <td>水晶発振子</td> </tr> <tr> <td>周波数</td> <td>8.0MHz~12.5MHz</td> </tr> <tr> <td>外部クロック</td> <td>12.5MHz(max)</td> </tr> </table>	発振子	水晶発振子	周波数	8.0MHz~12.5MHz	外部クロック	12.5MHz(max)	<ul style="list-style-type: none"> 仕様概要 <table border="1"> <tr> <td>発振子</td> <td>水晶発振子</td> </tr> <tr> <td></td> <td>セラミック発振子</td> </tr> <tr> <td>周波数</td> <td>8.0MHz~12.5MHz</td> </tr> <tr> <td>外部クロック</td> <td>14.0MHz(max)</td> </tr> </table>	発振子	水晶発振子		セラミック発振子	周波数	8.0MHz~12.5MHz	外部クロック	14.0MHz(max)																																					
発振子	水晶発振子																																																				
周波数	8.0MHz~12.5MHz																																																				
外部クロック	12.5MHz(max)																																																				
発振子	水晶発振子																																																				
	セラミック発振子																																																				
周波数	8.0MHz~12.5MHz																																																				
外部クロック	14.0MHz(max)																																																				
低速 オンチップ オシレータ	—	<ul style="list-style-type: none"> 発振周波数 : 125.0KHz 																																																			
IWDT 専用 オンチップ オシレータ	<ul style="list-style-type: none"> IWDT 専用低速オンチップオシレータ : 125.0KHz IWDTCLK を IWDT へ供給 	<ul style="list-style-type: none"> IWDT 専用低速クロック発振器 : 125.0KHz IWDTCLK を IWDT、CAC へ供給 																																																			

表2.3 機能および仕様の相違点(3)

項目		RX62T グループ	RX63T グループ																																																																																													
クロック 発振器	レジスタ/ ビット	<ul style="list-style-type: none"> システムクロックコントロールレジスタ (SCKCR) <table border="1"> <tr><td>b0</td><td>—</td><td>(予約ビット)</td></tr> <tr><td>b3</td><td>—</td><td>(予約ビット)</td></tr> <tr><td>b4</td><td>—</td><td>(予約ビット)</td></tr> <tr><td>b7</td><td>—</td><td>(予約ビット)</td></tr> <tr><td>b8</td><td>PCK [3:0]</td><td>周辺モジュールクロック選択ビット</td></tr> <tr><td>b11</td><td>—</td><td>(予約ビット)</td></tr> <tr><td>b12</td><td>—</td><td>(予約ビット)</td></tr> <tr><td>b15</td><td>—</td><td>(予約ビット)</td></tr> <tr><td>b16</td><td>—</td><td>(予約ビット)</td></tr> <tr><td>b19</td><td>—</td><td>(予約ビット)</td></tr> <tr><td>b20</td><td>—</td><td>(予約ビット)</td></tr> <tr><td>b23</td><td>—</td><td>(予約ビット)</td></tr> <tr><td>b24</td><td>ICK [3:0]</td><td>システムクロック選択ビット</td></tr> <tr><td>b27</td><td>—</td><td>(予約ビット)</td></tr> <tr><td>b28</td><td>—</td><td>(予約ビット)</td></tr> <tr><td>b31</td><td>—</td><td>(予約ビット)</td></tr> </table> <ul style="list-style-type: none"> ・ PCK[3:0] <ul style="list-style-type: none"> 0001b : ×4 0010b : ×2 0011b : ×1 ・ ICK[3:0] <ul style="list-style-type: none"> 0000b : ×8 0001b : ×4 0010b : ×2 0011b : ×1 	b0	—	(予約ビット)	b3	—	(予約ビット)	b4	—	(予約ビット)	b7	—	(予約ビット)	b8	PCK [3:0]	周辺モジュールクロック選択ビット	b11	—	(予約ビット)	b12	—	(予約ビット)	b15	—	(予約ビット)	b16	—	(予約ビット)	b19	—	(予約ビット)	b20	—	(予約ビット)	b23	—	(予約ビット)	b24	ICK [3:0]	システムクロック選択ビット	b27	—	(予約ビット)	b28	—	(予約ビット)	b31	—	(予約ビット)	<ul style="list-style-type: none"> システムクロックコントロールレジスタ (SCKCR) <table border="1"> <tr><td>b0</td><td>PCKD[3:0]</td><td>S12AD 用クロック (PCLKD) 選択ビット</td></tr> <tr><td>b3</td><td>—</td><td>(予約ビット)</td></tr> <tr><td>b4</td><td>PCKC[3:0]</td><td>AD 用クロック (PCLKC) 選択ビット</td></tr> <tr><td>b7</td><td>—</td><td>(予約ビット)</td></tr> <tr><td>b8</td><td>PCKB[3:0]</td><td>周辺モジュールクロック B (PCLKB) 選択ビット</td></tr> <tr><td>b11</td><td>—</td><td>(予約ビット)</td></tr> <tr><td>b12</td><td>PCKA[3:0]</td><td>タイマモジュールクロック (PCLKA) 選択ビット</td></tr> <tr><td>b15</td><td>—</td><td>(予約ビット)</td></tr> <tr><td>b16</td><td>BCK[3:0]</td><td>外部バスクロック (BCLK) 選択ビット</td></tr> <tr><td>b19</td><td>—</td><td>(予約ビット)</td></tr> <tr><td>b23</td><td>PSTOP1</td><td>BCLK 端子出力制御ビット</td></tr> <tr><td>b24</td><td>ICK [3:0]</td><td>システムクロック (ICK) 選択ビット</td></tr> <tr><td>b27</td><td>—</td><td>(予約ビット)</td></tr> <tr><td>b28</td><td>FCK [3:0]</td><td>FlashIF クロック (FCLK) 選択ビット</td></tr> <tr><td>b31</td><td>—</td><td>(予約ビット)</td></tr> </table> <ul style="list-style-type: none"> ・ PCKD[3:0],PCKB[3:0],PCKA[3:0],ICK[3:0],FCK[3:0] <ul style="list-style-type: none"> 0000b : 1 分周 0001b : 2 分周 0010b : 4 分周 0011b : 8 分周 0100b : 16 分周 0101b : 32 分周 0110b : 64 分周 	b0	PCKD[3:0]	S12AD 用クロック (PCLKD) 選択ビット	b3	—	(予約ビット)	b4	PCKC[3:0]	AD 用クロック (PCLKC) 選択ビット	b7	—	(予約ビット)	b8	PCKB[3:0]	周辺モジュールクロック B (PCLKB) 選択ビット	b11	—	(予約ビット)	b12	PCKA[3:0]	タイマモジュールクロック (PCLKA) 選択ビット	b15	—	(予約ビット)	b16	BCK[3:0]	外部バスクロック (BCLK) 選択ビット	b19	—	(予約ビット)	b23	PSTOP1	BCLK 端子出力制御ビット	b24	ICK [3:0]	システムクロック (ICK) 選択ビット	b27	—	(予約ビット)	b28	FCK [3:0]	FlashIF クロック (FCLK) 選択ビット	b31	—	(予約ビット)
		b0	—	(予約ビット)																																																																																												
b3	—	(予約ビット)																																																																																														
b4	—	(予約ビット)																																																																																														
b7	—	(予約ビット)																																																																																														
b8	PCK [3:0]	周辺モジュールクロック選択ビット																																																																																														
b11	—	(予約ビット)																																																																																														
b12	—	(予約ビット)																																																																																														
b15	—	(予約ビット)																																																																																														
b16	—	(予約ビット)																																																																																														
b19	—	(予約ビット)																																																																																														
b20	—	(予約ビット)																																																																																														
b23	—	(予約ビット)																																																																																														
b24	ICK [3:0]	システムクロック選択ビット																																																																																														
b27	—	(予約ビット)																																																																																														
b28	—	(予約ビット)																																																																																														
b31	—	(予約ビット)																																																																																														
b0	PCKD[3:0]	S12AD 用クロック (PCLKD) 選択ビット																																																																																														
b3	—	(予約ビット)																																																																																														
b4	PCKC[3:0]	AD 用クロック (PCLKC) 選択ビット																																																																																														
b7	—	(予約ビット)																																																																																														
b8	PCKB[3:0]	周辺モジュールクロック B (PCLKB) 選択ビット																																																																																														
b11	—	(予約ビット)																																																																																														
b12	PCKA[3:0]	タイマモジュールクロック (PCLKA) 選択ビット																																																																																														
b15	—	(予約ビット)																																																																																														
b16	BCK[3:0]	外部バスクロック (BCLK) 選択ビット																																																																																														
b19	—	(予約ビット)																																																																																														
b23	PSTOP1	BCLK 端子出力制御ビット																																																																																														
b24	ICK [3:0]	システムクロック (ICK) 選択ビット																																																																																														
b27	—	(予約ビット)																																																																																														
b28	FCK [3:0]	FlashIF クロック (FCLK) 選択ビット																																																																																														
b31	—	(予約ビット)																																																																																														
		—	<ul style="list-style-type: none"> システムクロックコントロールレジスタ 2 (SCKCR2) システムクロックコントロールレジスタ 3 (SCKCR3) PLL コントロールレジスタ (PLLCR) PLL コントロールレジスタ 2 (PLLCR2) 外部バスクロックコントロールレジスタ (BCKCR) メインクロック発振器コントロールレジスタ (MOSCCR) 低速オンチップオシレータコントロールレジスタ (LOCOCR) IWDT 専用オンチップオシレータコントロールレジスタ (ILOCOCR) 																																																																																													
		<ul style="list-style-type: none"> 発振停止検出コントロールレジスタ (OSTDCR) <table border="1"> <tr><td>b0</td><td>—</td><td>(予約ビット)</td></tr> <tr><td>b1</td><td>—</td><td>(予約ビット)</td></tr> <tr><td>b5</td><td>—</td><td>(予約ビット)</td></tr> <tr><td>b6</td><td>OSTDF</td><td>発振停止検出フラグ</td></tr> <tr><td>b7</td><td>OSTDE</td><td>発振停止検出機能有効ビット</td></tr> <tr><td>b8</td><td>KEY[7:0]</td><td>OSTDCR キーコード</td></tr> <tr><td>b15</td><td>—</td><td>(予約ビット)</td></tr> </table> 	b0	—	(予約ビット)	b1	—	(予約ビット)	b5	—	(予約ビット)	b6	OSTDF	発振停止検出フラグ	b7	OSTDE	発振停止検出機能有効ビット	b8	KEY[7:0]	OSTDCR キーコード	b15	—	(予約ビット)	<ul style="list-style-type: none"> 発振停止検出コントロールレジスタ (OSTDCR) <table border="1"> <tr><td>b0</td><td>OSTDIE</td><td>発振停止検出割り込み許可ビット</td></tr> <tr><td>b1</td><td>—</td><td>(予約ビット)</td></tr> <tr><td>b6</td><td>—</td><td>(予約ビット)</td></tr> <tr><td>b7</td><td>OSTDE</td><td>発振停止検出機能許可ビット</td></tr> </table> 発振停止検出ステータスレジスタ (OSTDSR) <table border="1"> <tr><td>b0</td><td>OSTDF</td><td>発振停止検出フラグ</td></tr> </table> 	b0	OSTDIE	発振停止検出割り込み許可ビット	b1	—	(予約ビット)	b6	—	(予約ビット)	b7	OSTDE	発振停止検出機能許可ビット	b0	OSTDF	発振停止検出フラグ																																																									
b0	—	(予約ビット)																																																																																														
b1	—	(予約ビット)																																																																																														
b5	—	(予約ビット)																																																																																														
b6	OSTDF	発振停止検出フラグ																																																																																														
b7	OSTDE	発振停止検出機能有効ビット																																																																																														
b8	KEY[7:0]	OSTDCR キーコード																																																																																														
b15	—	(予約ビット)																																																																																														
b0	OSTDIE	発振停止検出割り込み許可ビット																																																																																														
b1	—	(予約ビット)																																																																																														
b6	—	(予約ビット)																																																																																														
b7	OSTDE	発振停止検出機能許可ビット																																																																																														
b0	OSTDF	発振停止検出フラグ																																																																																														
		—	<ul style="list-style-type: none"> メインクロック発振器強制発振コントロールレジスタ (MOFCR) 																																																																																													
周波数精度 測定機能	レジスタ/ ビット	—	<ul style="list-style-type: none"> CAC コントロールレジスタ 0 (CACR0) CAC コントロールレジスタ 1 (CACR1) CAC コントロールレジスタ 2 (CACR2) CAC 割り込みコントロールレジスタ (CAICR) CAC ステータスレジスタ (CASTR) CAC 上限値設定レジスタ (CAULVR) CAC 下限値設定レジスタ (CALLVR) CAC カウンタバッファレジスタ (CACNTBR) 																																																																																													

表.2.4 機能および仕様の相違点(4)

項目		RX62T グループ		RX63T グループ			
消費電力 低減機能	レジスタ/ ビット	<ul style="list-style-type: none"> スタンバイコントロールレジスタ (SBYCR) 		<ul style="list-style-type: none"> スタンバイコントロールレジスタ (SBYCR) 			
		b8	STS[4:0]	スタンバイタイム選択ビット	b8	—	(予約ビット)
		b12	—	(予約ビット)	b12	—	(予約ビット)
		b14	—	(予約ビット)	b14	OPE	出力ポート許可ビット
		b15	SSBY	ソフトウェアスタンバイビット	b15	SSBY	ソフトウェアスタンバイビット
		<ul style="list-style-type: none"> SBYCR.STS[4:0] 00000b: (設定禁止) 00001b: (設定禁止) 00010b: (設定禁止) 00011b: (設定禁止) 00100b: (設定禁止) 00101b: 待機時間 = 64 サイクル 00110b: 待機時間 = 512 サイクル 00111b: 待機時間 = 1024 サイクル 01000b: 待機時間 = 2048 サイクル 01001b: 待機時間 = 4096 サイクル 01010b: 待機時間 = 16384 サイクル 01011b: 待機時間 = 32768 サイクル 01100b: 待機時間 = 65536 サイクル 01101b: 待機時間 = 131072 サイクル 01110b: 待機時間 = 262144 サイクル 01111b: 待機時間 = 524288 サイクル 		<ul style="list-style-type: none"> メインクロック発振器ウェイトコントロールレジスタ (MOSCWTCR) 			
		b0	MSTS[4:0]	メインクロック発振器ウェイト時間設定ビット	b0	MSTS[4:0]	メインクロック発振器ウェイト時間設定ビット
		<ul style="list-style-type: none"> MOSCWTCR.MSTS[4:0] 00000b: 待機時間 = 2 サイクル 00001b: 待機時間 = 4 サイクル 00010b: 待機時間 = 8 サイクル 00011b: 待機時間 = 16 サイクル 00100b: 待機時間 = 32 サイクル 00101b: 待機時間 = 64 サイクル 00110b: 待機時間 = 512 サイクル 00111b: 待機時間 = 1024 サイクル 01000b: 待機時間 = 2048 サイクル 01001b: 待機時間 = 4096 サイクル 01010b: 待機時間 = 16384 サイクル 01011b: 待機時間 = 32768 サイクル 01100b: 待機時間 = 65536 サイクル 01101b: 待機時間 = 131072 サイクル 01110b: 待機時間 = 262144 サイクル 01111b: 待機時間 = 524288 サイクル 		<ul style="list-style-type: none"> PLL ウェイトコントロールレジスタ (PLLWTCR) 			
		b0	PSTS[4:0]	PLL ウェイト時間設定ビット	b0	PSTS[4:0]	PLL ウェイト時間設定ビット
		<ul style="list-style-type: none"> PLLWTCR.PSTS[4:0] 00000b: 待機時間 = 16 サイクル ~ ~ ~ 01111b: 待機時間 = 4194304 サイクル 		<ul style="list-style-type: none"> モジュールストップコントロールレジスタ A (MSTPCRA) 			
b6	—	(予約ビット)	b6	MSTPA 6	汎用 PWM タイマ (ユニット 1) モジュールストップ設定ビット		
b7	MSTPA 7	汎用 PWM タイマ モジュールストップ設定ビット	b7	MSTPA 7	汎用 PWM タイマ (ユニット 0) モジュールストップ設定ビット		
b9	MSTPA 9	マルチファンクションタイマパルス ユニット 3 モジュールストップ設定ビット	b9	MSTPA 9	マルチファンクションタイマパルス ユニット 3 モジュールストップ設定ビット		
b14	MSTPA14	コンペアマッチタイマ (ユニット 1) モジュールストップ設定ビット	b14	MSTPA14	コンペアマッチタイマ (ユニット 1) モジュールストップ設定ビット		
b15	MSTPA15	コンペアマッチタイマ (ユニット 0) モジュールストップ設定ビット	b15	MSTPA15	コンペアマッチタイマ (ユニット 0) モジュールストップ設定ビット		
b16	MSTPA16	12 ビット A/D コンバータ (ユニット 1) モジュールストップ設定ビット	b16	MSTPA16	12 ビット A/D コンバータ (ユニット 1) モジュールストップ設定ビット		
b17	MSTPA17	12 ビット A/D コンバータ (ユニット 0) モジュールストップ設定ビット	b17	MSTPA17	12 ビット A/D コンバータ (ユニット 0) モジュールストップ設定ビット		
b19	—	(予約ビット)	b19	MSTPA19	D/A コンバータモジュールストップ設定 ビット		
b23	MSTPA23	10 ビット A/D コンバータ モジュールストップ設定ビット	b23	MSTPA23	10 ビット A/D コンバータモジュール ストップ設定ビット		
b24	MSTPA24	12 ビット A/D コンバータ制御部 モジュールストップ設定ビット	b24	MSTPA24	12 ビット A/D コンバータ制御部 モジュールストップ設定ビット		
b27	—	(予約ビット)	b27	MSTPA27	モジュールストップ A27 設定ビット		
b28	MSTPA28	データトランスファコントローラ モジュールストップ設定ビット	b28	MSTPA28	DMA コントローラ/データトランスファ コントローラ モジュールストップ設定ビット		
b29	—	(予約ビット)	b29	MSTPA29	モジュールストップ A29 設定ビット		
b31	ACSE	全モジュールクロックストップモード 許可ビット	b31	ACSE	全モジュールクロックストップモード 許可ビット		

表.2.5 機能および仕様の相違点(5)

項目		RX62T グループ			RX63T グループ					
消費電力 低減機能	レジスタ/ ビット	● モジュールストップコントロールレジスタ B (MSTPCRB)			● モジュールストップコントロールレジスタ B (MSTPCRB)					
		b0	MSTPB0	CAN モジュールストップ設定ビット	b0	—	(予約ビット)			
		b1	—	(予約ビット)	b1	MSTPB1	CAN モジュール 1 モジュールストップ設定ビット			
		b4	—	(予約ビット)	b4	MSTPB4	シリアルコミュニケーション インタフェース SClD モジュールストップ設定ビット			
		b6	—	(予約ビット)	b6	MSTPB6	データ演算回路 モジュールストップ設定ビット			
		b7	MSTPB7	LIN モジュールストップ設定ビット	b7	—	(予約ビット)			
		b16	—	(予約ビット)	b16	MSTPB16	シリアルペリフェラルインタフェース 1 モジュールストップ設定ビット			
		b17	MSTPB17	シリアルペリフェラルインタフェース モジュールストップ設定ビット	b17	MSTPB17	シリアルペリフェラルインタフェース 0 モジュールストップ設定ビット			
		b19	—	(予約ビット)	b19	MSTPB19	ユニバーサルシリアルバス インタフェース (ポート 0) モジュール ストップ設定ビット			
		b20	—	(予約ビット)	b20	MSTPB20	I2C バスインタフェース 1 モジュール ストップ設定ビット			
		b21	MSTPB21	I ² C バスインタフェース モジュールストップ設定ビット	b21	MSTPB21	I ² C バスインタフェース 0 モジュールストップ設定ビット			
		b23	MSTPB23	CRC 演算器 モジュールストップ設定ビット	b23	MSTPB23	CRC 演算器 モジュールストップ設定ビット			
		b28	—	(予約ビット)	b28	MSTPB28	シリアルコミュニケーション インタフェース 3 モジュールストップ設 定ビット			
		b29	MSTPB29	シリアルコミュニケーション インタフェース 2 モジュールストップ設定ビット	b29	MSTPB29	シリアルコミュニケーション インタフェース 2 モジュールストップ設 定ビット			
		b30	MSTPB30	シリアルコミュニケーション インタフェース 1 モジュールストップ設定ビット	b30	MSTPB30	シリアルコミュニケーション インタフェース 1 モジュールストップ設定ビット			
		b31	MSTPB31	シリアルコミュニケーション インタフェース 0 モジュールストップ設定ビット	b31	MSTPB31	シリアルコミュニケーション インタフェース 0 モジュールストップ設定ビット			
					● モジュールストップコントロールレジスタ C (MSTPCRC)			● モジュールストップコントロールレジスタ C (MSTPCRC)		
		b0	MSTPC0	RAM モジュールストップ設定ビット	b0	MSTPC0	RAM0 モジュールストップ設定ビット			
b19	—	(予約ビット)	b19	MSTPC19	クロック周波数精度測定回路 モジュールストップ設定ビット					
			● ディープスタンバイコントロールレジスタ (DPSBYCR)			● ディープスタンバイコントロールレジスタ (DPSBYCR)				
b4	—	(予約ビット) ※読むと 1 が読めます	b4	—	(予約ビット) ※読むと 0 が読めます					
b5	—	(予約ビット)	b5	—	(予約ビット)					
b6	IOKEEP	I/O ポート保持ビット	b6	IOKEEP	I/O ポート保持ビット					
b7	DPSBY	ディープソフトウェア スタンバイビット	b7	DPSBY	ディープソフトウェア スタンバイビット					

表2.6 機能および仕様の相違点(6)

項目		RX62T グループ	RX63T グループ																																																																								
消費電力 低減機能	レジスタ/ ビット	<ul style="list-style-type: none"> ディープスタンバイウェイトコントロールレジスタ (DPSWCR) <ul style="list-style-type: none"> ・DPSWCR.WTSTS[5:0] <ul style="list-style-type: none"> 000101b : 待機時間 = 64 サイクル 000110b : 待機時間 = 512 サイクル 000111b : 待機時間 = 1024 サイクル 001000b : 待機時間 = 2048 サイクル 001001b : 待機時間 = 4096 サイクル 001010b : 待機時間 = 16384 サイクル 001011b : 待機時間 = 32768 サイクル 001100b : 待機時間 = 65536 サイクル 001101b : 待機時間 = 131072 サイクル 001110b : 待機時間 = 262144 サイクル 001111b : 待機時間 = 524288 サイクル 	—																																																																								
		<ul style="list-style-type: none"> ディープスタンバイインタラプトイネーブルレジスタ (DPSIER) <table border="1"> <tr><td>b0</td><td>DIRQ0E</td><td>IRQ0 端子許可ビット</td></tr> <tr><td>b1</td><td>DIRQ1E</td><td>IRQ1 端子許可ビット</td></tr> <tr><td>b2</td><td>—</td><td>(予約ビット)</td></tr> <tr><td>b3</td><td>—</td><td>(予約ビット)</td></tr> <tr><td>b4</td><td>DLVDE</td><td>LVD ディープスタンバイ解除信号許可ビット</td></tr> <tr><td>b5</td><td>—</td><td>(予約ビット)</td></tr> <tr><td>b6</td><td>—</td><td>(予約ビット)</td></tr> <tr><td>b7</td><td>DNMIE</td><td>NMI 端子許可ビット</td></tr> </table> 	b0	DIRQ0E	IRQ0 端子許可ビット	b1	DIRQ1E	IRQ1 端子許可ビット	b2	—	(予約ビット)	b3	—	(予約ビット)	b4	DLVDE	LVD ディープスタンバイ解除信号許可ビット	b5	—	(予約ビット)	b6	—	(予約ビット)	b7	DNMIE	NMI 端子許可ビット	<ul style="list-style-type: none"> ディープスタンバイインタラプトイネーブルレジスタ 0 (DPSIER0) <table border="1"> <tr><td>b0</td><td>DIRQ0E</td><td>IRQ0-DS 端子許可ビット</td></tr> <tr><td>b1</td><td>DIRQ1E</td><td>IRQ1-DS 端子許可ビット</td></tr> <tr><td>b2</td><td>DIRQ2E</td><td>IRQ2-DS 端子許可ビット</td></tr> <tr><td>b3</td><td>DIRQ3E</td><td>IRQ3-DS 端子許可ビット</td></tr> <tr><td>b4</td><td>DIRQ4E</td><td>IRQ4-DS 端子許可ビット</td></tr> <tr><td>b5</td><td>DIRQ5E</td><td>IRQ5-DS 端子許可ビット</td></tr> <tr><td>b6</td><td>DIRQ6E</td><td>IRQ6-DS 端子許可ビット</td></tr> <tr><td>b7</td><td>DIRQ7E</td><td>IRQ7-DS 端子許可ビット</td></tr> </table> ディープスタンバイインタラプトイネーブルレジスタ 2 (DPSIER2) <table border="1"> <tr><td>b0</td><td>DLVD1IE</td><td>LVD1 ディープスタンバイ解除信号許可ビット</td></tr> <tr><td>b1</td><td>DLVD2IE</td><td>LVD2 ディープスタンバイ解除信号許可ビット</td></tr> <tr><td>b2</td><td>—</td><td>(予約ビット)</td></tr> <tr><td>b3</td><td>—</td><td>(予約ビット)</td></tr> <tr><td>b4</td><td>DNMIE</td><td>NMI 端子許可ビット</td></tr> <tr><td>b5</td><td>—</td><td>(予約ビット)</td></tr> <tr><td>b6</td><td>—</td><td>(予約ビット)</td></tr> <tr><td>b7</td><td>—</td><td>(予約ビット)</td></tr> </table> 	b0	DIRQ0E	IRQ0-DS 端子許可ビット	b1	DIRQ1E	IRQ1-DS 端子許可ビット	b2	DIRQ2E	IRQ2-DS 端子許可ビット	b3	DIRQ3E	IRQ3-DS 端子許可ビット	b4	DIRQ4E	IRQ4-DS 端子許可ビット	b5	DIRQ5E	IRQ5-DS 端子許可ビット	b6	DIRQ6E	IRQ6-DS 端子許可ビット	b7	DIRQ7E	IRQ7-DS 端子許可ビット	b0	DLVD1IE	LVD1 ディープスタンバイ解除信号許可ビット	b1	DLVD2IE	LVD2 ディープスタンバイ解除信号許可ビット	b2	—	(予約ビット)	b3	—	(予約ビット)	b4	DNMIE	NMI 端子許可ビット	b5	—	(予約ビット)	b6	—	(予約ビット)	b7	—	(予約ビット)
		b0	DIRQ0E	IRQ0 端子許可ビット																																																																							
		b1	DIRQ1E	IRQ1 端子許可ビット																																																																							
		b2	—	(予約ビット)																																																																							
b3	—	(予約ビット)																																																																									
b4	DLVDE	LVD ディープスタンバイ解除信号許可ビット																																																																									
b5	—	(予約ビット)																																																																									
b6	—	(予約ビット)																																																																									
b7	DNMIE	NMI 端子許可ビット																																																																									
b0	DIRQ0E	IRQ0-DS 端子許可ビット																																																																									
b1	DIRQ1E	IRQ1-DS 端子許可ビット																																																																									
b2	DIRQ2E	IRQ2-DS 端子許可ビット																																																																									
b3	DIRQ3E	IRQ3-DS 端子許可ビット																																																																									
b4	DIRQ4E	IRQ4-DS 端子許可ビット																																																																									
b5	DIRQ5E	IRQ5-DS 端子許可ビット																																																																									
b6	DIRQ6E	IRQ6-DS 端子許可ビット																																																																									
b7	DIRQ7E	IRQ7-DS 端子許可ビット																																																																									
b0	DLVD1IE	LVD1 ディープスタンバイ解除信号許可ビット																																																																									
b1	DLVD2IE	LVD2 ディープスタンバイ解除信号許可ビット																																																																									
b2	—	(予約ビット)																																																																									
b3	—	(予約ビット)																																																																									
b4	DNMIE	NMI 端子許可ビット																																																																									
b5	—	(予約ビット)																																																																									
b6	—	(予約ビット)																																																																									
b7	—	(予約ビット)																																																																									
<ul style="list-style-type: none"> ディープスタンバイインタラプトフラグレジスタ (DPSIFR) <table border="1"> <tr><td>b0</td><td>DIRQ0F</td><td>IRQ0 ディープスタンバイ解除フラグ</td></tr> <tr><td>b1</td><td>DIRQ1F</td><td>IRQ1 ディープスタンバイ解除フラグ</td></tr> <tr><td>b2</td><td>—</td><td>(予約ビット)</td></tr> <tr><td>b3</td><td>—</td><td>(予約ビット)</td></tr> <tr><td>b4</td><td>DLVDF</td><td>LVD ディープスタンバイ解除フラグ</td></tr> <tr><td>b5</td><td>—</td><td>(予約ビット)</td></tr> <tr><td>b6</td><td>—</td><td>(予約ビット)</td></tr> <tr><td>b7</td><td>DNMIF</td><td>NMI ディープスタンバイ解除フラグ</td></tr> </table> 	b0	DIRQ0F	IRQ0 ディープスタンバイ解除フラグ	b1	DIRQ1F	IRQ1 ディープスタンバイ解除フラグ	b2	—	(予約ビット)	b3	—	(予約ビット)	b4	DLVDF	LVD ディープスタンバイ解除フラグ	b5	—	(予約ビット)	b6	—	(予約ビット)	b7	DNMIF	NMI ディープスタンバイ解除フラグ	<ul style="list-style-type: none"> ディープスタンバイインタラプトフラグレジスタ 0 (DPSIFR0) <table border="1"> <tr><td>b0</td><td>DIRQ0F</td><td>IRQ0-DS 端子ディープスタンバイ解除フラグ</td></tr> <tr><td>b1</td><td>DIRQ1F</td><td>IRQ1-DS 端子ディープスタンバイ解除フラグ</td></tr> <tr><td>b2</td><td>DIRQ2F</td><td>IRQ2-DS 端子ディープスタンバイ解除フラグ</td></tr> <tr><td>b3</td><td>DIRQ3F</td><td>IRQ3-DS 端子ディープスタンバイ解除フラグ</td></tr> <tr><td>b4</td><td>DIRQ4F</td><td>IRQ4-DS 端子ディープスタンバイ解除フラグ</td></tr> <tr><td>b5</td><td>DIRQ5F</td><td>IRQ5-DS 端子ディープスタンバイ解除フラグ</td></tr> <tr><td>b6</td><td>DIRQ6F</td><td>IRQ6-DS 端子ディープスタンバイ解除フラグ</td></tr> <tr><td>b7</td><td>DIRQ7F</td><td>IRQ7-DS 端子ディープスタンバイ解除フラグ</td></tr> </table> ディープスタンバイインタラプトフラグレジスタ 2 (DPSIFR2) <table border="1"> <tr><td>b0</td><td>DLVD1IF</td><td>LVD1 ディープスタンバイ解除フラグ</td></tr> <tr><td>b1</td><td>DLVD2IF</td><td>LVD2 ディープスタンバイ解除フラグ</td></tr> <tr><td>b2</td><td>—</td><td>(予約ビット)</td></tr> <tr><td>b3</td><td>—</td><td>(予約ビット)</td></tr> <tr><td>b4</td><td>DNMIF</td><td>NMI ディープスタンバイ解除フラグ</td></tr> <tr><td>b5</td><td>—</td><td>(予約ビット)</td></tr> <tr><td>b6</td><td>—</td><td>(予約ビット)</td></tr> <tr><td>b7</td><td>—</td><td>(予約ビット)</td></tr> </table> 	b0	DIRQ0F	IRQ0-DS 端子ディープスタンバイ解除フラグ	b1	DIRQ1F	IRQ1-DS 端子ディープスタンバイ解除フラグ	b2	DIRQ2F	IRQ2-DS 端子ディープスタンバイ解除フラグ	b3	DIRQ3F	IRQ3-DS 端子ディープスタンバイ解除フラグ	b4	DIRQ4F	IRQ4-DS 端子ディープスタンバイ解除フラグ	b5	DIRQ5F	IRQ5-DS 端子ディープスタンバイ解除フラグ	b6	DIRQ6F	IRQ6-DS 端子ディープスタンバイ解除フラグ	b7	DIRQ7F	IRQ7-DS 端子ディープスタンバイ解除フラグ	b0	DLVD1IF	LVD1 ディープスタンバイ解除フラグ	b1	DLVD2IF	LVD2 ディープスタンバイ解除フラグ	b2	—	(予約ビット)	b3	—	(予約ビット)	b4	DNMIF	NMI ディープスタンバイ解除フラグ	b5	—	(予約ビット)	b6	—	(予約ビット)	b7	—	(予約ビット)		
b0	DIRQ0F	IRQ0 ディープスタンバイ解除フラグ																																																																									
b1	DIRQ1F	IRQ1 ディープスタンバイ解除フラグ																																																																									
b2	—	(予約ビット)																																																																									
b3	—	(予約ビット)																																																																									
b4	DLVDF	LVD ディープスタンバイ解除フラグ																																																																									
b5	—	(予約ビット)																																																																									
b6	—	(予約ビット)																																																																									
b7	DNMIF	NMI ディープスタンバイ解除フラグ																																																																									
b0	DIRQ0F	IRQ0-DS 端子ディープスタンバイ解除フラグ																																																																									
b1	DIRQ1F	IRQ1-DS 端子ディープスタンバイ解除フラグ																																																																									
b2	DIRQ2F	IRQ2-DS 端子ディープスタンバイ解除フラグ																																																																									
b3	DIRQ3F	IRQ3-DS 端子ディープスタンバイ解除フラグ																																																																									
b4	DIRQ4F	IRQ4-DS 端子ディープスタンバイ解除フラグ																																																																									
b5	DIRQ5F	IRQ5-DS 端子ディープスタンバイ解除フラグ																																																																									
b6	DIRQ6F	IRQ6-DS 端子ディープスタンバイ解除フラグ																																																																									
b7	DIRQ7F	IRQ7-DS 端子ディープスタンバイ解除フラグ																																																																									
b0	DLVD1IF	LVD1 ディープスタンバイ解除フラグ																																																																									
b1	DLVD2IF	LVD2 ディープスタンバイ解除フラグ																																																																									
b2	—	(予約ビット)																																																																									
b3	—	(予約ビット)																																																																									
b4	DNMIF	NMI ディープスタンバイ解除フラグ																																																																									
b5	—	(予約ビット)																																																																									
b6	—	(予約ビット)																																																																									
b7	—	(予約ビット)																																																																									

表2.7 機能および仕様の相違点(7)

項目		RX62T グループ	RX63T グループ																																																																					
消費電力 低減機能	レジスタ/ ビット	<ul style="list-style-type: none"> ディープスタンバイインタラプトエッジレジスタ (DPSIEGR) <table border="1"> <tr><td>b0</td><td>DIRQ0EG</td><td>IRQ0 エッジ選択ビット</td></tr> <tr><td>b1</td><td>DIRQ1EG</td><td>IRQ1 エッジ選択ビット</td></tr> <tr><td>b2</td><td>—</td><td>(予約ビット)</td></tr> <tr><td>b3</td><td>—</td><td>(予約ビット)</td></tr> <tr><td>b4</td><td>—</td><td>(予約ビット)</td></tr> <tr><td>b5</td><td>—</td><td>(予約ビット)</td></tr> <tr><td>b6</td><td>—</td><td>(予約ビット)</td></tr> <tr><td>b7</td><td>DNMIEG</td><td>NMI エッジ選択ビット</td></tr> </table> 	b0	DIRQ0EG	IRQ0 エッジ選択ビット	b1	DIRQ1EG	IRQ1 エッジ選択ビット	b2	—	(予約ビット)	b3	—	(予約ビット)	b4	—	(予約ビット)	b5	—	(予約ビット)	b6	—	(予約ビット)	b7	DNMIEG	NMI エッジ選択ビット	<ul style="list-style-type: none"> ディープスタンバイインタラプトエッジレジスタ 0 (DPSIEGR0) <table border="1"> <tr><td>b0</td><td>DIRQ0EG</td><td>IRQ0-DS エッジ選択ビット</td></tr> <tr><td>b1</td><td>DIRQ1EG</td><td>IRQ1-DS エッジ選択ビット</td></tr> <tr><td>b2</td><td>DIRQ2EG</td><td>IRQ2-DS エッジ選択ビット</td></tr> <tr><td>b3</td><td>DIRQ3EG</td><td>IRQ3-DS エッジ選択ビット</td></tr> <tr><td>b4</td><td>DIRQ4EG</td><td>IRQ4-DS エッジ選択ビット</td></tr> <tr><td>b5</td><td>DIRQ5EG</td><td>IRQ5-DS エッジ選択ビット</td></tr> <tr><td>b6</td><td>DIRQ6EG</td><td>IRQ6-DS 端子エッジ選択ビット</td></tr> <tr><td>b7</td><td>DIRQ7EG</td><td>IRQ7-DS 端子エッジ選択ビット</td></tr> </table> ディープスタンバイインタラプトエッジレジスタ 2 (DPSIEGR2) <table border="1"> <tr><td>b0</td><td>DLVD1EG</td><td>LVD1 エッジ選択ビット</td></tr> <tr><td>b1</td><td>DLVD2EG</td><td>LVD2 エッジ選択ビット</td></tr> <tr><td>b2</td><td>—</td><td>(予約ビット)</td></tr> <tr><td>b3</td><td>—</td><td>(予約ビット)</td></tr> <tr><td>b4</td><td>DNMIEG</td><td>NMI エッジ選択ビット</td></tr> <tr><td>b5</td><td>—</td><td>(予約ビット)</td></tr> <tr><td>b6</td><td>—</td><td>(予約ビット)</td></tr> </table> 	b0	DIRQ0EG	IRQ0-DS エッジ選択ビット	b1	DIRQ1EG	IRQ1-DS エッジ選択ビット	b2	DIRQ2EG	IRQ2-DS エッジ選択ビット	b3	DIRQ3EG	IRQ3-DS エッジ選択ビット	b4	DIRQ4EG	IRQ4-DS エッジ選択ビット	b5	DIRQ5EG	IRQ5-DS エッジ選択ビット	b6	DIRQ6EG	IRQ6-DS 端子エッジ選択ビット	b7	DIRQ7EG	IRQ7-DS 端子エッジ選択ビット	b0	DLVD1EG	LVD1 エッジ選択ビット	b1	DLVD2EG	LVD2 エッジ選択ビット	b2	—	(予約ビット)	b3	—	(予約ビット)	b4	DNMIEG	NMI エッジ選択ビット	b5	—	(予約ビット)	b6	—	(予約ビット)
		b0	DIRQ0EG	IRQ0 エッジ選択ビット																																																																				
b1	DIRQ1EG	IRQ1 エッジ選択ビット																																																																						
b2	—	(予約ビット)																																																																						
b3	—	(予約ビット)																																																																						
b4	—	(予約ビット)																																																																						
b5	—	(予約ビット)																																																																						
b6	—	(予約ビット)																																																																						
b7	DNMIEG	NMI エッジ選択ビット																																																																						
b0	DIRQ0EG	IRQ0-DS エッジ選択ビット																																																																						
b1	DIRQ1EG	IRQ1-DS エッジ選択ビット																																																																						
b2	DIRQ2EG	IRQ2-DS エッジ選択ビット																																																																						
b3	DIRQ3EG	IRQ3-DS エッジ選択ビット																																																																						
b4	DIRQ4EG	IRQ4-DS エッジ選択ビット																																																																						
b5	DIRQ5EG	IRQ5-DS エッジ選択ビット																																																																						
b6	DIRQ6EG	IRQ6-DS 端子エッジ選択ビット																																																																						
b7	DIRQ7EG	IRQ7-DS 端子エッジ選択ビット																																																																						
b0	DLVD1EG	LVD1 エッジ選択ビット																																																																						
b1	DLVD2EG	LVD2 エッジ選択ビット																																																																						
b2	—	(予約ビット)																																																																						
b3	—	(予約ビット)																																																																						
b4	DNMIEG	NMI エッジ選択ビット																																																																						
b5	—	(予約ビット)																																																																						
b6	—	(予約ビット)																																																																						
レジスタ ライト プロテクション機能	レジスタ/ ビット	—	<ul style="list-style-type: none"> プロテクトレジスタ (PRCR) 																																																																					
割り込み コントローラ	機能	<ul style="list-style-type: none"> 周辺機能割り込み <table border="1"> <tr><td>割り込み</td><td>周辺モジュールからの割り込み</td></tr> <tr><td>要因数</td><td>101</td></tr> <tr><td>割り込み検出</td><td>エッジ検出/レベル検出</td></tr> </table> 外部端子割り込み <table border="1"> <tr><td>割り込み</td><td>IRQ0-IRQ7 端子からの割り込み</td></tr> <tr><td>要因数</td><td>8</td></tr> <tr><td>—</td><td>—</td></tr> </table> ノンマスクابل割り込み <table border="1"> <tr><td>割り込みの種類</td><td>NMI 端子割り込み</td></tr> <tr><td></td><td>発振停止検出</td></tr> <tr><td></td><td>—</td></tr> <tr><td></td><td>—</td></tr> <tr><td></td><td>電圧監視割り込み</td></tr> <tr><td></td><td>—</td></tr> </table> 	割り込み	周辺モジュールからの割り込み	要因数	101	割り込み検出	エッジ検出/レベル検出	割り込み	IRQ0-IRQ7 端子からの割り込み	要因数	8	—	—	割り込みの種類	NMI 端子割り込み		発振停止検出		—		—		電圧監視割り込み		—	<ul style="list-style-type: none"> 周辺機能割り込み <table border="1"> <tr><td>割り込み</td><td>周辺モジュールからの割り込み</td></tr> <tr><td>要因数</td><td>163</td></tr> <tr><td>割り込み検出</td><td>エッジ検出/レベル検出</td></tr> </table> グループ機能割り込み <table border="1"> <tr><td>エッジ検出</td><td>1 (グループ 0)</td></tr> <tr><td>レベル検出</td><td>1 (グループ 12)</td></tr> </table> 外部端子割り込み <table border="1"> <tr><td>割り込み</td><td>IRQ0-IRQ7 端子からの割り込み</td></tr> <tr><td>要因数</td><td>8</td></tr> <tr><td>デジタルフィルタ機能</td><td>あり</td></tr> </table> ノンマスクابل割り込み <table border="1"> <tr><td>割り込みの種類</td><td>NMI 端子割り込み</td></tr> <tr><td></td><td>発振停止検出割り込み</td></tr> <tr><td></td><td>WDT アンダフロー/リフレッシュエラー</td></tr> <tr><td></td><td>IWDT アンダフロー/リフレッシュエラー</td></tr> <tr><td></td><td>電圧監視 1 割り込み</td></tr> <tr><td></td><td>電圧監視 2 割り込み</td></tr> </table> 	割り込み	周辺モジュールからの割り込み	要因数	163	割り込み検出	エッジ検出/レベル検出	エッジ検出	1 (グループ 0)	レベル検出	1 (グループ 12)	割り込み	IRQ0-IRQ7 端子からの割り込み	要因数	8	デジタルフィルタ機能	あり	割り込みの種類	NMI 端子割り込み		発振停止検出割り込み		WDT アンダフロー/リフレッシュエラー		IWDT アンダフロー/リフレッシュエラー		電圧監視 1 割り込み		電圧監視 2 割り込み																	
割り込み	周辺モジュールからの割り込み																																																																							
要因数	101																																																																							
割り込み検出	エッジ検出/レベル検出																																																																							
割り込み	IRQ0-IRQ7 端子からの割り込み																																																																							
要因数	8																																																																							
—	—																																																																							
割り込みの種類	NMI 端子割り込み																																																																							
	発振停止検出																																																																							
	—																																																																							
	—																																																																							
	電圧監視割り込み																																																																							
	—																																																																							
割り込み	周辺モジュールからの割り込み																																																																							
要因数	163																																																																							
割り込み検出	エッジ検出/レベル検出																																																																							
エッジ検出	1 (グループ 0)																																																																							
レベル検出	1 (グループ 12)																																																																							
割り込み	IRQ0-IRQ7 端子からの割り込み																																																																							
要因数	8																																																																							
デジタルフィルタ機能	あり																																																																							
割り込みの種類	NMI 端子割り込み																																																																							
	発振停止検出割り込み																																																																							
	WDT アンダフロー/リフレッシュエラー																																																																							
	IWDT アンダフロー/リフレッシュエラー																																																																							
	電圧監視 1 割り込み																																																																							
	電圧監視 2 割り込み																																																																							

表.2.8 機能および仕様の相違点(8)

項目		RX62T グループ					RX63T グループ				
割り込み コントローラ	機能	● 低消費電力状態からの復帰要因					● 低消費電力状態からの復帰要因				
		スリープ モード	全割り込み要因 RES#端子によるリセット パワーオンリセット 電圧監視リセット WDT のオーバフローによるリセット IWDT のアンダフローによるリセット				スリープ モード	全割り込み要因 RES#端子によるリセット パワーオンリセット 電圧監視リセット — IWDT のアンダフローによるリセット			
		全モジュール クロック ストップモード	NMI 端子割り込み 電圧監視割り込み — 発振停止検出割り込み — WDT オーバフロー割り込み — IRQ0-IRQ7 端子割り込み RES#端子によるリセット パワーオンリセット 電圧監視リセット WDT リセット —				全モジュール クロック ストップモード	NMI 端子割り込み 電圧監視 1 割り込み 電圧監視 2 割り込み 発振停止検出割り込み IWDT アンダフロー/リフレッシュエラー — USB サスペンド/ レジューム IRQ0-IRQ7 端子割り込み RES#端子によるリセット パワーオンリセット 電圧監視リセット — IWDT リセット			
ソフトウェア スタンバイ モード	NMI 端子割り込み 電圧監視割り込み — — IRQ0-IRQ7 端子割り込み RES#端子によるリセット パワーオンリセット 電圧監視リセット —				ソフトウェア スタンバイ モード	NMI 端子割り込み 電圧監視 1 割り込み 電圧監視 2 割り込み IWDT アンダフロー/リフレッシュエラー USB サスペンド/ レジューム IRQ0~IRQ7 割り込み RES#端子によるリセット パワーオンリセット 電圧監視リセット IWDT リセット					
ディープ ソフトウェア スタンバイ モード	NMI 端子割り込み 電圧監視割り込み — IRQ0-A,IRQ1-A 端子割り込み RES#端子によるリセット パワーオンリセット 電圧監視リセット				ディープ ソフトウェア スタンバイ モード	NMI 端子割り込み 電圧監視 1 割り込み 電圧監視 2 割り込み IRQ0-DS~IRQ7-DS 割り込み RES#端子によるリセット パワーオンリセット 電圧監視 0 リセット					
ベクタ テーブル	ベクタ テーブル	● ベクタテーブル (1/4)					● ベクタテーブル (1/4)				
		NO	割り込み	名称	DTCER	IPR	No	割り込み	名称	DTCER	IPR
		0	—	(予約)	—	—	0	—	無条件トラップ専用	—	—
		1	—	(予約)	—	—	1	—	無条件トラップ専用	—	—
		2	—	(予約)	—	—	2	—	無条件トラップ専用	—	—
		3	—	(予約)	—	—	3	—	無条件トラップ専用	—	—
		4	—	(予約)	—	—	4	—	無条件トラップ専用	—	—
		5	—	(予約)	—	—	5	—	無条件トラップ専用	—	—
		6	—	(予約)	—	—	6	—	無条件トラップ専用	—	—
		7	—	(予約)	—	—	7	—	無条件トラップ専用	—	—
		8	—	(予約)	—	—	8	—	無条件トラップ専用	—	—
		9	—	(予約)	—	—	9	—	無条件トラップ専用	—	—
		10	—	(予約)	—	—	10	—	無条件トラップ専用	—	—
		11	—	(予約)	—	—	11	—	無条件トラップ専用	—	—
		12	—	(予約)	—	—	12	—	無条件トラップ専用	—	—
		13	—	(予約)	—	—	13	—	無条件トラップ専用	—	—
14	—	(予約)	—	—	14	—	無条件トラップ専用	—	—		
15	—	(予約)	—	—	15	—	無条件トラップ専用	—	—		
16	バスエラー	BUSERR	—	00	16	BSC	BUSERR	—	000		
21	FCUIF	FIFERR	—	01	21	FCU	FIFERR	—	001		
23		FRDYI		02	23		FRDYI		002		
27	ICU	SWINT	027	03	27	ICU	SWINT	027	003		
28	CMT0	CMi0	028	04	28	CMT0	CMi0	028	004		
29	CMT1	CMi1	029	05	29	CMT1	CMi1	029	005		
30	CMT2	CMi2	030	06	30	CMT2	CMi2	030	006		
31	CMT3	CMi3	031	07	31	CMT3	CMi3	031	007		
33	—	(予約)	—	—	33	USB0	D0FIFO0	033	033		
34	—	(予約)	—	—	34	*1、*2	D1FIFO0	034	034		
38	—	(予約)	—	—	35		USBi0	—	035		

表.2.9 機能および仕様の相違点(9)

項目		RX62T グループ				RX63T グループ					
割り込み コントローラ	ベクタ テーブル	● ベクタテーブル (2/4)				● ベクタテーブル (2/4)					
		NO	割り込み	名称	DTCER	IPR	No	割り込み	名称	DTCER	IPR
		36	—	(予約)	—	—	36	CAC	FERRF	—	036
		37	—	(予約)	—	—	37		MENDF		
		38	—	(予約)	—	—	38		OVFF		
		39	—	(予約)	—	—	39	RSPI0	SPRI0	039	039
		40	—	(予約)	—	—	40		SPTI0	040	
		41	—	(予約)	—	—	41		SPII0	—	
		42	—	(予約)	—	—	42	RSPI1	SPRI1	042	042
		43	—	(予約)	—	—	43		SPTI1	043	
		44	RSPI0	SPEI0	—	14	44		SPII1	—	
		45		SPRI0	045		45	CAN1	RXF1	—	045
		46		SPTI0	046		46		TXF1		
		47		SPII0	—		47		RXM1		
		48	—	(予約)	—	—	48		TXM1		
		49	—	(予約)	—	—	49	GPT7	GTCIA7	049	049
		50	—	(予約)	—	—	50		GTCIB7	050	
		51	—	(予約)	—	—	51		GTCIC7	051	
		52	—	(予約)	—	—	52		GTCIE7	052	052
		53	—	(予約)	—	—	53		GTCIV7	053	
		54	—	(予約)	—	—	54	コンパレータ	CMP4	054	054
		55	—	(予約)	—	—	55		CMP5	055	055
		56	CAN0	ERS0	—	18	56		CMP6	056	056
		57		RXF0			57	DOC	DOPCF	—	057
		58		TXF0			58	—	(予約)	—	—
		59		RXM0			59	—	(予約)	—	—
		60		TXM0			60	—	(予約)	—	—
		64	外部端子	IRQ0	064	20	64	ICU	IRQ0	064	064
		65		IRQ1	065	21	65		IRQ1	065	065
		66		IRQ2	066	22	66		IRQ2	066	066
		67		IRQ3	067	23	67		IRQ3	067	067
68		IRQ4	068	24	68		IRQ4	068	068		
69		IRQ5	069	25	69		IRQ5	069	069		
70		IRQ6	070	26	70		IRQ6	070	070		
71		IRQ7	071	27	71		IRQ7	071	071		
90	—	(予約)	—	—	90	USB *1、*2	USBRO	—	090		
96	WDT	WOVI	—	40	96	—	(予約)	—	—		
98	AD0	ADIO	098	44	98	AD	ADIO	098	098		
102	S12AD0	S12ADI0	102	48	102	S12AD	S12ADI	102	102		
103	S12AD1	S12ADI1	103		103		S12GBADI	103	103		
104	—	(予約)	—	—	104	S12AD1	S12ADI1	104	104		
105	—	(予約)	—	—	105		S12GBADI1	105	105		
106	コンパレータ	CMPI	106	49	106	ICU	GROUP0	—	106		
114	MTU0	TGIA0	114	51	114	ICU	GROUP12	—	114		
115		TGIB0	115		115	—	(予約)	—	—		
116		TGIC0	116		116	—	(予約)	—	—		
117		TGID0	117		117	—	(予約)	—	—		
118		TCIV0	—	52	118	—	(予約)	—	—		
119		TGIE0	—		119	—	(予約)	—	—		
120		TGIF0	—		120	—	(予約)	—	—		

表.2.10 機能および仕様の相違点(10)

項目		RX62T グループ					RX63T グループ				
割り込み コントローラ	ベクタ テーブル	● ベクタテーブル (3/4)					● ベクタテーブル (3/4)				
		No	割り込み	名称	DTCER	IPR	No	割り込み	名称	DTCER	IPR
		121	MTU1	TGIA1	122	53	121	—	(予約)	—	—
		122		TGIB1	123		122	SC112	SCIX0	—	122
		123		TCIV1	—	54	123		SCIX1		
		124		TCIU1			124		SCIX2		
		125	MTU2	TGIA2	125	55	125		SCIX3		
		126		TGIB2	126		126	MTU0	TGIA0	126	126
		127		TCIV2	—	56	127		TGIB0	127	
		128		TCIU2			128		TGIC0	128	
		129	MTU3	TGIA3	129	57	129		TGID0	129	
		130		TGIB3	130		130		TCIV0	—	130
		131		TGIC3	131		131		TGIE0		
		132		TGID3	132		132		TGIF0		
		133		TCIV3	—	58	133	MTU1	TGIA1	133	133
		134	MTU4	TGIA4	134	59	134		TGIB1	134	
		135		TGIB4	135		135		TCIV1	—	135
		136		TGIC4	136		136		TCIU1		
		137		TGID4	137		137	MTU2	TGIA2	137	137
		138		TCIV4	138	5A	138		TGIB2	138	
		139	MTU5	TGIU5	139	5B	139		TCIV2	—	139
		140		TGIV5	140		140		TCIU2		
		141		TGIW5	141		141	MTU3	TGIA3	141	141
		142	MTU6	TGIA6	142	5C	142		TGIB3	142	
		143		TGIB6	143		143		TGIC3	143	
		144		TGIC6	144		144		TGID3	144	
		145		TGID6	145		145		TCIV3	—	145
		146		TCIV6	—	5D	146	MTU4	TGIA4	146	146
		147	—	(予約)	—	—	147		TGIB4	147	
		148	—	(予約)	—	—	148		TGIC4	148	
149	MTU7	TGIA7	149	5E	149		TGID4	149			
150		TGIB7	150		150		TCIV4	150	150		
151		TGIC7	151	5F	151	MTU5	TGIU5	151	151		
152		TGID7	152		152		TGIV5	152			
153		TCIV7	153	60	153		TGIW5	153			
154	—	(予約)	—	—	154	MTU6	TGIA6	154	154		
155	—	(予約)	—	—	155		TGIB6	155			
156	—	(予約)	—	—	156		TGIC6	156			
157	—	(予約)	—	—	157		TGID6	157			
158	—	(予約)	—	—	158		TCIV6	—	158		
161	—	(予約)	—	—	161	MTU7	TGIA7	161	161		
162	—	(予約)	—	—	162		TGIB7	162			
163	—	(予約)	—	—	163		TGIC7	163	163		
164	—	(予約)	—	—	164		TGID7	164			
165	—	(予約)	—	—	165		TCIV7	165	165		
166	—	(予約)	—	—	166	POE	OEI1	—	166		
167	—	(予約)	—	—	167		OEI2				
168	—	(予約)	—	—	168		OEI3				
169	—	(予約)	—	—	169		OEI4				
170					170		OEI5				
171	POE	OEI1	—	67	171	コンパレータ	CMP0	171	171		
172		OEI2			172		CMP1	172	172		
173		OEI3			173		CMP2	173	173		
174		OEI4			174	GPT4	GTCIA4	174	174		
174	GPT0	GTCIA0	174	68	175		GTCIB4	175			
175		GTCIB0	175		176		GTCIC4	176			
176		GTCIC0	176		177		GTCIE4	177	177		
177		GTCIE0	177	69	178		GTCIV4	178			
178		GTCIV0	178		179		LOCOI4	179			
179		LOCO1	179								

表.2.11 機能および仕様の相違点(11)

項目		RX62T グループ					RX63T グループ					
割り込み コントローラ	ベクタ テーブル	● ベクタテーブル (4/4)					● ベクタテーブル (4/4)					
		No	割り込み	名称	DTCER	IPR	No	割り込み	名称	DTCER	IPR	
		180	GPT1	GTCIA1	180	6A	180	GPT5	GTCIA5	180	180	
		181		GTCIB1	181		181		GTCIB5	181		
		182		GTCIC1	182		182		GTCIC5	182		
		183		GTCIE1	183		183		GTCIE5	183		
		184		GTCIV1	184		184		GTCIV5	184		
		185		(予約)	—	—	185	GPT6	GTCIA6	185	185	
		186	GPT2	GTCIA2	186	6C	186		GTCIB6	186		
		187		GTCIB2	187		187		GTCIC6	187		
		188		GTCIC2	188		188		GTCIE6	188		
		189		GTCIE2	189		189		GTCIV6	189		
		190		GTCIV2	190		190	RIIC1 *1, *2	EEI1	—	190	
		191		(予約)	—	—	191		RX11	191		
		192	GPT3	GTCIA3	192	6E	192		TX11	192		
		193		GTCIB3	193		193	TEI1	—			
		194		GTCIC3	194		194	194	RIIC0	EEI0	—	194
		195		GTCIE3	195		195	195		RX10	195	
		196		GTCIV3	196		196	196		TX10	196	
		197		(予約)	—	—	197	TEI0	—			
		198	—	(予約)	—	—	198	DMAC	DMAC0I	198	198	
		199	—	(予約)	—	—	199		DMAC1I	199	199	
		200	—	(予約)	—	—	200		DMAC2I	200	200	
		201	—	(予約)	—	—	201		DMAC3I	201	201	
		214	SCI0	ERI0	—	80	214	SCI0	RX10	214	214	
		215		RX10	215		215		TX10	215		
		216		TX10	216		216		TEI0	—		
		217		TEI0	—		—		217	SCI1		RX11
		218	SCI1	ERI1	—	81	218	TX11	218			
		219		RX11	219		219	TEI1	—			
		220		TX11	220		220	220	SCI2	RX12	220	220
		221	TEI1	—	—	221	TX12	221				
		222	SCI2	ERI2	—	82	222	TEI2		—		
		223		RX12	223		223	223	SCI3 *2	RX13	223	223
		224		TX12	224		224	224		TX13	224	
		225		TEI2	—		—	225		TEI3	—	
		226	—	(予約)	—	—	226	GPT0	GTCIA0	226	226	
		227	—	(予約)	—	—	227		GTCIB0	227		
		228	—	(予約)	—	—	228		GTCIC0	228		
		229	—	(予約)	—	—	229		GTCIE0	229		229
		230	—	(予約)	—	—	230		GTCIV0	230		
		231	—	(予約)	—	—	231	LOCOI0	231			
		232	—	(予約)	—	—	232	GPT1	GTCIA1	232	232	
		233	—	(予約)	—	—	233		GTCIB1	233		
		234	—	(予約)	—	—	234		GTCIC1	234		
		235	—	(予約)	—	—	235		GTCIE1	235		235
		236	—	(予約)	—	—	236		GTCIV1	236		
		238	—	(予約)	—	—	238	GPT2	GTCIA2	238	238	
239	—	(予約)	—	—	239	GTCIB2	239					
240	—	(予約)	—	—	240	GTCIC2	240					
241	—	(予約)	—	—	241	GTCIE2	241		241			
242	—	(予約)	—	—	242	GTCIV2	242					
244	—	(予約)	—	—	244	GPT3	GTCIA3	244	244			
245	—	(予約)	—	—	245		GTCIB3	245				
246	RIIC0	ICEE10	—	88	246		GTCIC3	246				
247		ICRX10	247		89		247	GTCIE3		247	247	
248		ICTX10	248		8A		248	GTCIV3		248		
249		ICTE10	—		8B	249	(予約)	—	—			
250	—	(予約)	—	—	250	SCI12	RX112	250	250			
251	—	(予約)	—	—	251		TX112	251				
252	—	(予約)	—	—	252		TEI12	—				
254	LINO	LINO	—	90	254	—	(予約)	—	—			

【注】 *1 112ピン版には、USB0、RIIC1はありません。
*2 100ピン版には、USB0、RIIC1、SCI3はありません。

表.2.12 機能および仕様の相違点(12)

項目	RX62T グループ	RX63T グループ																																				
割り込み コントローラ	レジスタ/ ビット																																					
	<ul style="list-style-type: none"> 割り込み要求レジスタ i (IRi) 割り込み要因プライオリティレジスタ m (IPRm) (m = 00h ~ 90h) DTC 起動許可レジスタ n (DTCERn) (n = 割り込みベクタ番号) 	<ul style="list-style-type: none"> 割り込み要求レジスタ n (IRn) 割り込み要因プライオリティレジスタ n (IPRn) (n = 000 ~ 250) DTC 起動許可レジスタ n (DTCERn) (n = 割り込みベクタ番号) 																																				
	—	<ul style="list-style-type: none"> DMAC 起動要求選択レジスタ m (DMRSRm) IRQ 端子デジタルフィルタ許可レジスタ 0 (IRQFLTE0) IRQ 端子デジタルフィルタ設定レジスタ 0 (IRQFLTC0) 																																				
	<ul style="list-style-type: none"> ノンマスクابل割り込みステータスレジスタ (NMISR) <table border="1"> <tr><td>b0</td><td>NMIST</td><td>NMI ステータスフラグ</td></tr> <tr><td>b1</td><td>LVDST</td><td>電圧監視割り込みステータスフラグ</td></tr> <tr><td>b2</td><td>OSTST</td><td>発振停止検出割り込みステータスフラグ</td></tr> <tr><td>b3</td><td>—</td><td>(予約ビット)</td></tr> <tr><td>b4</td><td>—</td><td>(予約ビット)</td></tr> <tr><td>b5</td><td>—</td><td>(予約ビット)</td></tr> </table>	b0	NMIST	NMI ステータスフラグ	b1	LVDST	電圧監視割り込みステータスフラグ	b2	OSTST	発振停止検出割り込みステータスフラグ	b3	—	(予約ビット)	b4	—	(予約ビット)	b5	—	(予約ビット)	<ul style="list-style-type: none"> ノンマスクابل割り込みステータスレジスタ (NMISR) <table border="1"> <tr><td>b0</td><td>NMIST</td><td>NMI ステータスフラグ</td></tr> <tr><td>b1</td><td>OSTST</td><td>発振停止検出割り込みステータスフラグ</td></tr> <tr><td>b2</td><td>WDTST</td><td>WDT アンダフロー/ リフレッシュエラーステータスフラグ</td></tr> <tr><td>b3</td><td>IWDTST</td><td>IWDT アンダフロー/ リフレッシュエラーステータスフラグ</td></tr> <tr><td>b4</td><td>LVD1ST</td><td>電圧監視 1 割り込みステータスフラグ</td></tr> <tr><td>b5</td><td>LVD2ST</td><td>電圧監視 2 割り込みステータスフラグ</td></tr> </table>	b0	NMIST	NMI ステータスフラグ	b1	OSTST	発振停止検出割り込みステータスフラグ	b2	WDTST	WDT アンダフロー/ リフレッシュエラーステータスフラグ	b3	IWDTST	IWDT アンダフロー/ リフレッシュエラーステータスフラグ	b4	LVD1ST	電圧監視 1 割り込みステータスフラグ	b5	LVD2ST	電圧監視 2 割り込みステータスフラグ
	b0	NMIST	NMI ステータスフラグ																																			
	b1	LVDST	電圧監視割り込みステータスフラグ																																			
	b2	OSTST	発振停止検出割り込みステータスフラグ																																			
	b3	—	(予約ビット)																																			
	b4	—	(予約ビット)																																			
	b5	—	(予約ビット)																																			
b0	NMIST	NMI ステータスフラグ																																				
b1	OSTST	発振停止検出割り込みステータスフラグ																																				
b2	WDTST	WDT アンダフロー/ リフレッシュエラーステータスフラグ																																				
b3	IWDTST	IWDT アンダフロー/ リフレッシュエラーステータスフラグ																																				
b4	LVD1ST	電圧監視 1 割り込みステータスフラグ																																				
b5	LVD2ST	電圧監視 2 割り込みステータスフラグ																																				
<ul style="list-style-type: none"> ノンマスクابل割り込み許可レジスタ (NMIER) <table border="1"> <tr><td>b0</td><td>NMIEN</td><td>NMI 端子割り込み許可ビット</td></tr> <tr><td>b1</td><td>LVDEN</td><td>電圧監視割り込み許可ビット</td></tr> <tr><td>b2</td><td>OSTEN</td><td>発振停止検出割り込み許可ビット</td></tr> <tr><td>b3</td><td>—</td><td>(予約ビット)</td></tr> <tr><td>b4</td><td>—</td><td>(予約ビット)</td></tr> <tr><td>b5</td><td>—</td><td>(予約ビット)</td></tr> </table>	b0	NMIEN	NMI 端子割り込み許可ビット	b1	LVDEN	電圧監視割り込み許可ビット	b2	OSTEN	発振停止検出割り込み許可ビット	b3	—	(予約ビット)	b4	—	(予約ビット)	b5	—	(予約ビット)	<ul style="list-style-type: none"> ノンマスクابل割り込み許可レジスタ (NMIER) <table border="1"> <tr><td>b0</td><td>NMIEN</td><td>NMI 端子割り込み許可ビット</td></tr> <tr><td>b1</td><td>OSTEN</td><td>発振停止検出割り込み許可ビット</td></tr> <tr><td>b2</td><td>WDTEN</td><td>WDT アンダフロー/ リフレッシュエラー許可ビット</td></tr> <tr><td>b3</td><td>IWDTEN</td><td>IWDT アンダフロー/ リフレッシュエラー許可ビット</td></tr> <tr><td>b4</td><td>LVD1EN</td><td>電圧監視 1 割り込み許可ビット</td></tr> <tr><td>b5</td><td>LVD2EN</td><td>電圧監視 2 割り込み許可ビット</td></tr> </table>	b0	NMIEN	NMI 端子割り込み許可ビット	b1	OSTEN	発振停止検出割り込み許可ビット	b2	WDTEN	WDT アンダフロー/ リフレッシュエラー許可ビット	b3	IWDTEN	IWDT アンダフロー/ リフレッシュエラー許可ビット	b4	LVD1EN	電圧監視 1 割り込み許可ビット	b5	LVD2EN	電圧監視 2 割り込み許可ビット	
b0	NMIEN	NMI 端子割り込み許可ビット																																				
b1	LVDEN	電圧監視割り込み許可ビット																																				
b2	OSTEN	発振停止検出割り込み許可ビット																																				
b3	—	(予約ビット)																																				
b4	—	(予約ビット)																																				
b5	—	(予約ビット)																																				
b0	NMIEN	NMI 端子割り込み許可ビット																																				
b1	OSTEN	発振停止検出割り込み許可ビット																																				
b2	WDTEN	WDT アンダフロー/ リフレッシュエラー許可ビット																																				
b3	IWDTEN	IWDT アンダフロー/ リフレッシュエラー許可ビット																																				
b4	LVD1EN	電圧監視 1 割り込み許可ビット																																				
b5	LVD2EN	電圧監視 2 割り込み許可ビット																																				
<ul style="list-style-type: none"> ノンマスクابل割り込みクリアレジスタ (NMICLR) <table border="1"> <tr><td>b0</td><td>NMICLR</td><td>NMI クリアビット</td></tr> <tr><td>b1</td><td>—</td><td>(予約ビット)</td></tr> <tr><td>b2</td><td>OSTCLR</td><td>OST クリアビット</td></tr> <tr><td>b3</td><td>—</td><td>(予約ビット)</td></tr> <tr><td>b4</td><td>—</td><td>(予約ビット)</td></tr> <tr><td>b5</td><td>—</td><td>(予約ビット)</td></tr> </table>	b0	NMICLR	NMI クリアビット	b1	—	(予約ビット)	b2	OSTCLR	OST クリアビット	b3	—	(予約ビット)	b4	—	(予約ビット)	b5	—	(予約ビット)	<ul style="list-style-type: none"> ノンマスクابل割り込みステータスクリアレジスタ (NMICLR) <table border="1"> <tr><td>b0</td><td>NMICLR</td><td>NMI クリアビット</td></tr> <tr><td>b1</td><td>OSTCLR</td><td>OST クリアビット</td></tr> <tr><td>b2</td><td>WDTCLR</td><td>WDT クリアビット</td></tr> <tr><td>b3</td><td>IWDTCLR</td><td>IWDT クリアビット</td></tr> <tr><td>b4</td><td>LVD1CLR</td><td>LVD1 クリアビット</td></tr> <tr><td>b5</td><td>LVD2CLR</td><td>LVD2 クリアビット</td></tr> </table>	b0	NMICLR	NMI クリアビット	b1	OSTCLR	OST クリアビット	b2	WDTCLR	WDT クリアビット	b3	IWDTCLR	IWDT クリアビット	b4	LVD1CLR	LVD1 クリアビット	b5	LVD2CLR	LVD2 クリアビット	
b0	NMICLR	NMI クリアビット																																				
b1	—	(予約ビット)																																				
b2	OSTCLR	OST クリアビット																																				
b3	—	(予約ビット)																																				
b4	—	(予約ビット)																																				
b5	—	(予約ビット)																																				
b0	NMICLR	NMI クリアビット																																				
b1	OSTCLR	OST クリアビット																																				
b2	WDTCLR	WDT クリアビット																																				
b3	IWDTCLR	IWDT クリアビット																																				
b4	LVD1CLR	LVD1 クリアビット																																				
b5	LVD2CLR	LVD2 クリアビット																																				
—	<ul style="list-style-type: none"> NMI 端子デジタルフィルタ許可レジスタ (NMIFLTE) NMI 端子デジタルフィルタ設定レジスタ (NMIFLTC) グループ m 割り込み要因レジスタ (GRPm) グループ m 割り込み許可レジスタ (GENm) グループ m 割り込みクリアレジスタ (GCRm) 																																					

表2.13 機能および仕様の相違点(13)

項目		RX62T グループ			RX63T グループ																																																																																														
バス	機能	<ul style="list-style-type: none"> ● バスの構成 <table border="1"> <tr> <td>内部メインバス 2</td> <td>DTC 内蔵 RAM,内蔵 ROM</td> <td>ICLK</td> </tr> <tr> <td>内部周辺バス 1</td> <td>割り込みコントローラ バスエラー監視部</td> <td>ICLK</td> </tr> <tr> <td>内部周辺バス 2</td> <td>周辺機能(WDT,CMT,CRC,SCI 等)</td> <td>PCLK</td> </tr> <tr> <td>—</td> <td>—</td> <td>—</td> </tr> <tr> <td>内部周辺バス 4</td> <td>周辺機能(MTU3,GPT)</td> <td>ICLK</td> </tr> <tr> <td>—</td> <td>—</td> <td>—</td> </tr> <tr> <td>内部周辺バス 6</td> <td>内蔵 ROM(P/E)、データフラッシュ</td> <td>PCLK</td> </tr> <tr> <td>—</td> <td>—</td> <td>—</td> </tr> </table>			内部メインバス 2	DTC 内蔵 RAM,内蔵 ROM	ICLK	内部周辺バス 1	割り込みコントローラ バスエラー監視部	ICLK	内部周辺バス 2	周辺機能(WDT,CMT,CRC,SCI 等)	PCLK	—	—	—	内部周辺バス 4	周辺機能(MTU3,GPT)	ICLK	—	—	—	内部周辺バス 6	内蔵 ROM(P/E)、データフラッシュ	PCLK	—	—	—	<ul style="list-style-type: none"> ● バスの構成 <table border="1"> <tr> <td>内部メインバス 2</td> <td>DTC,DMAC RAM, ROM</td> <td>ICLK</td> </tr> <tr> <td>内部周辺バス 1</td> <td>DTC,DMAC 割り込みコントローラ バスエラー監視部</td> <td>ICLK</td> </tr> <tr> <td>内部周辺バス 2</td> <td>周辺機能(内部周辺バス 1,3,4,5 以外の周辺機能)</td> <td>PCLKB</td> </tr> <tr> <td>内部周辺バス 3</td> <td>周辺機能 (USB)</td> <td>PCLKB</td> </tr> <tr> <td>内部周辺バス 4</td> <td>周辺機能(MTU3,GPT)</td> <td>PCLKA</td> </tr> <tr> <td>内部周辺バス 5</td> <td>—</td> <td>—</td> </tr> <tr> <td>内部周辺バス 6</td> <td>ROM(P/E)、E2 データフラッシュ</td> <td>FCLK</td> </tr> <tr> <td>CS 領域</td> <td>外部デバイス</td> <td>BCLK</td> </tr> </table>			内部メインバス 2	DTC,DMAC RAM, ROM	ICLK	内部周辺バス 1	DTC,DMAC 割り込みコントローラ バスエラー監視部	ICLK	内部周辺バス 2	周辺機能(内部周辺バス 1,3,4,5 以外の周辺機能)	PCLKB	内部周辺バス 3	周辺機能 (USB)	PCLKB	内部周辺バス 4	周辺機能(MTU3,GPT)	PCLKA	内部周辺バス 5	—	—	内部周辺バス 6	ROM(P/E)、E2 データフラッシュ	FCLK	CS 領域	外部デバイス	BCLK																																												
		内部メインバス 2	DTC 内蔵 RAM,内蔵 ROM	ICLK																																																																																															
		内部周辺バス 1	割り込みコントローラ バスエラー監視部	ICLK																																																																																															
		内部周辺バス 2	周辺機能(WDT,CMT,CRC,SCI 等)	PCLK																																																																																															
—	—	—																																																																																																	
内部周辺バス 4	周辺機能(MTU3,GPT)	ICLK																																																																																																	
—	—	—																																																																																																	
内部周辺バス 6	内蔵 ROM(P/E)、データフラッシュ	PCLK																																																																																																	
—	—	—																																																																																																	
内部メインバス 2	DTC,DMAC RAM, ROM	ICLK																																																																																																	
内部周辺バス 1	DTC,DMAC 割り込みコントローラ バスエラー監視部	ICLK																																																																																																	
内部周辺バス 2	周辺機能(内部周辺バス 1,3,4,5 以外の周辺機能)	PCLKB																																																																																																	
内部周辺バス 3	周辺機能 (USB)	PCLKB																																																																																																	
内部周辺バス 4	周辺機能(MTU3,GPT)	PCLKA																																																																																																	
内部周辺バス 5	—	—																																																																																																	
内部周辺バス 6	ROM(P/E)、E2 データフラッシュ	FCLK																																																																																																	
CS 領域	外部デバイス	BCLK																																																																																																	
		<ul style="list-style-type: none"> ● バスエラー (不正アドレスアクセス) <table border="1"> <thead> <tr> <th rowspan="2">アドレス</th> <th rowspan="2">不正アドレスアクセス</th> </tr> </thead> <tbody> <tr> <td>0000 0000h ~ 0000 3FFFh</td> <td>—</td> </tr> <tr> <td>0000 4000h ~ 0007 FFFFh</td> <td>—</td> </tr> <tr> <td>0008 0000h ~ 0009 0FFFh</td> <td>—</td> </tr> <tr> <td>0009 1000h ~ 0009 3FFFh</td> <td>○</td> </tr> <tr> <td>0009 4000h ~ 0009 41FFh</td> <td>—</td> </tr> <tr> <td>0009 4200h ~ 0009 FFFFh</td> <td>○</td> </tr> <tr> <td>000A 0000h ~ 000B FFFFh</td> <td>○</td> </tr> <tr> <td>000C 0000h ~ 000C 0FFFh</td> <td>○</td> </tr> <tr> <td>000C 1000h ~ 000C 27FFh</td> <td>—</td> </tr> <tr> <td>000C 2800h ~ 000D FFFFh</td> <td>○</td> </tr> <tr> <td>000E 0000h ~ 000F FFFFh</td> <td>○</td> </tr> <tr> <td>0010 0000h ~ 0011 FFFFh</td> <td>—</td> </tr> <tr> <td>0012 0000h ~ 007F 7FFFh</td> <td>○</td> </tr> <tr> <td>007F 8000h ~ 007F 9FFFh</td> <td>—</td> </tr> <tr> <td>007F A000h ~ 007F BFFFh</td> <td>○</td> </tr> <tr> <td>007F C000h ~ 007F C4FFh</td> <td>—</td> </tr> <tr> <td>007F C500h ~ 007F FBFFh</td> <td>○</td> </tr> <tr> <td>007F FC00h ~ 007F FFFFh</td> <td>—</td> </tr> <tr> <td>0080 0000h ~ 00DF FFFFh</td> <td>—</td> </tr> <tr> <td>00E0 0000h ~ 00FF FFFFh</td> <td>—</td> </tr> <tr> <td>0100 0000h ~ 7FFF FFFFh</td> <td>○</td> </tr> <tr> <td>8000 0000h ~ FFFF FFFFh</td> <td>—</td> </tr> </tbody> </table>			アドレス	不正アドレスアクセス	0000 0000h ~ 0000 3FFFh	—	0000 4000h ~ 0007 FFFFh	—	0008 0000h ~ 0009 0FFFh	—	0009 1000h ~ 0009 3FFFh	○	0009 4000h ~ 0009 41FFh	—	0009 4200h ~ 0009 FFFFh	○	000A 0000h ~ 000B FFFFh	○	000C 0000h ~ 000C 0FFFh	○	000C 1000h ~ 000C 27FFh	—	000C 2800h ~ 000D FFFFh	○	000E 0000h ~ 000F FFFFh	○	0010 0000h ~ 0011 FFFFh	—	0012 0000h ~ 007F 7FFFh	○	007F 8000h ~ 007F 9FFFh	—	007F A000h ~ 007F BFFFh	○	007F C000h ~ 007F C4FFh	—	007F C500h ~ 007F FBFFh	○	007F FC00h ~ 007F FFFFh	—	0080 0000h ~ 00DF FFFFh	—	00E0 0000h ~ 00FF FFFFh	—	0100 0000h ~ 7FFF FFFFh	○	8000 0000h ~ FFFF FFFFh	—	<ul style="list-style-type: none"> ● バスエラー (不正アドレスアクセス) <table border="1"> <thead> <tr> <th rowspan="3">アドレス</th> <th colspan="2">不正アドレスアクセス</th> </tr> <tr> <th colspan="2">内蔵 ROM モード</th> </tr> <tr> <th>有効</th> <th>無効</th> </tr> </thead> <tbody> <tr> <td>0000 0000h ~ 0007 FFFFh</td> <td colspan="2">—</td> </tr> <tr> <td>0008 0000h ~ 0008 7FFFh</td> <td colspan="2">—</td> </tr> <tr> <td>0008 8000h ~ 0009 FFFFh</td> <td colspan="2">△</td> </tr> <tr> <td>000A 0000h ~ 000B FFFFh</td> <td colspan="2">△</td> </tr> <tr> <td>000C 0000h ~ 000D FFFFh</td> <td colspan="2">△</td> </tr> <tr> <td>000E 0000h ~ 000F FFFFh</td> <td colspan="2">—</td> </tr> <tr> <td>0010 0000h ~ 00FF FFFFh</td> <td>△</td> <td>○</td> </tr> <tr> <td>0100 0000h ~ 04FF FFFFh</td> <td colspan="2">○</td> </tr> <tr> <td>0500 0000h ~ 07FF FFFFh</td> <td colspan="2">[IA]</td> </tr> <tr> <td>0800 0000h ~ 0FFF FFFFh</td> <td colspan="2">—</td> </tr> <tr> <td>1000 0000h ~ 7FFF FFFFh</td> <td colspan="2">○</td> </tr> <tr> <td>8000 0000h ~ FEFF FFFFh</td> <td>—</td> <td>○</td> </tr> <tr> <td>FF00 0000h ~ FFFF FFFFh</td> <td>—</td> <td>[IA]</td> </tr> </tbody> </table>			アドレス	不正アドレスアクセス		内蔵 ROM モード		有効	無効	0000 0000h ~ 0007 FFFFh	—		0008 0000h ~ 0008 7FFFh	—		0008 8000h ~ 0009 FFFFh	△		000A 0000h ~ 000B FFFFh	△		000C 0000h ~ 000D FFFFh	△		000E 0000h ~ 000F FFFFh	—		0010 0000h ~ 00FF FFFFh	△	○	0100 0000h ~ 04FF FFFFh	○		0500 0000h ~ 07FF FFFFh	[IA]		0800 0000h ~ 0FFF FFFFh	—		1000 0000h ~ 7FFF FFFFh	○		8000 0000h ~ FEFF FFFFh	—	○	FF00 0000h ~ FFFF FFFFh	—	[IA]
アドレス	不正アドレスアクセス																																																																																																		
		0000 0000h ~ 0000 3FFFh	—																																																																																																
0000 4000h ~ 0007 FFFFh	—																																																																																																		
0008 0000h ~ 0009 0FFFh	—																																																																																																		
0009 1000h ~ 0009 3FFFh	○																																																																																																		
0009 4000h ~ 0009 41FFh	—																																																																																																		
0009 4200h ~ 0009 FFFFh	○																																																																																																		
000A 0000h ~ 000B FFFFh	○																																																																																																		
000C 0000h ~ 000C 0FFFh	○																																																																																																		
000C 1000h ~ 000C 27FFh	—																																																																																																		
000C 2800h ~ 000D FFFFh	○																																																																																																		
000E 0000h ~ 000F FFFFh	○																																																																																																		
0010 0000h ~ 0011 FFFFh	—																																																																																																		
0012 0000h ~ 007F 7FFFh	○																																																																																																		
007F 8000h ~ 007F 9FFFh	—																																																																																																		
007F A000h ~ 007F BFFFh	○																																																																																																		
007F C000h ~ 007F C4FFh	—																																																																																																		
007F C500h ~ 007F FBFFh	○																																																																																																		
007F FC00h ~ 007F FFFFh	—																																																																																																		
0080 0000h ~ 00DF FFFFh	—																																																																																																		
00E0 0000h ~ 00FF FFFFh	—																																																																																																		
0100 0000h ~ 7FFF FFFFh	○																																																																																																		
8000 0000h ~ FFFF FFFFh	—																																																																																																		
アドレス	不正アドレスアクセス																																																																																																		
	内蔵 ROM モード																																																																																																		
	有効	無効																																																																																																	
0000 0000h ~ 0007 FFFFh	—																																																																																																		
0008 0000h ~ 0008 7FFFh	—																																																																																																		
0008 8000h ~ 0009 FFFFh	△																																																																																																		
000A 0000h ~ 000B FFFFh	△																																																																																																		
000C 0000h ~ 000D FFFFh	△																																																																																																		
000E 0000h ~ 000F FFFFh	—																																																																																																		
0010 0000h ~ 00FF FFFFh	△	○																																																																																																	
0100 0000h ~ 04FF FFFFh	○																																																																																																		
0500 0000h ~ 07FF FFFFh	[IA]																																																																																																		
0800 0000h ~ 0FFF FFFFh	—																																																																																																		
1000 0000h ~ 7FFF FFFFh	○																																																																																																		
8000 0000h ~ FEFF FFFFh	—	○																																																																																																	
FF00 0000h ~ FFFF FFFFh	—	[IA]																																																																																																	
		<ul style="list-style-type: none"> ● タイムアウト 			<ul style="list-style-type: none"> ● CSn 制御レジスタ (CSnCR) 																																																																																														
		—			<ul style="list-style-type: none"> ● CSn リカバリサイクル設定レジスタ (CSnREC) 																																																																																														
		—			<ul style="list-style-type: none"> ● CS リカバリサイクル挿入許可レジスタ (CSRECEN) 																																																																																														
		—			<ul style="list-style-type: none"> ● CSn モードレジスタ (CSnMOD) 																																																																																														
		—			<ul style="list-style-type: none"> ● CSn ウェイト制御レジスタ 1 (CSnWCR1) 																																																																																														
		—			<ul style="list-style-type: none"> ● CSn ウェイト制御レジスタ 2 (CSnWCR2) 																																																																																														
		<ul style="list-style-type: none"> ● バスエラー監視許可レジスタ (BEREN) <table border="1"> <tr> <td>b0</td> <td>IGAEN</td> <td>不正アドレスアクセス検出許可ビット</td> </tr> <tr> <td>b1</td> <td>—</td> <td>(予約ビット)</td> </tr> </table>			b0	IGAEN	不正アドレスアクセス検出許可ビット	b1	—	(予約ビット)	<ul style="list-style-type: none"> ● バスエラー監視許可レジスタ (BEREN) <table border="1"> <tr> <td>b0</td> <td>IGAEN</td> <td>不正アドレスアクセス検出許可ビット</td> </tr> <tr> <td>b1</td> <td>TOEN</td> <td>タイムアウト検出許可ビット</td> </tr> </table>			b0	IGAEN	不正アドレスアクセス検出許可ビット	b1	TOEN	タイムアウト検出許可ビット																																																																																
b0	IGAEN	不正アドレスアクセス検出許可ビット																																																																																																	
b1	—	(予約ビット)																																																																																																	
b0	IGAEN	不正アドレスアクセス検出許可ビット																																																																																																	
b1	TOEN	タイムアウト検出許可ビット																																																																																																	
	レジスタ/ ビット	—			—																																																																																														

表2.14 機能および仕様の相違点(14)

項目		RX62T グループ	RX63T グループ																								
バス	レジスタ/ ビット	<ul style="list-style-type: none"> バスエラーステータスレジスタ 1(BERSR1) <table border="1"> <tr> <td>b0</td> <td>IA</td> <td>不正アドレスアクセスビット</td> </tr> <tr> <td>b1</td> <td>—</td> <td>(予約ビット)</td> </tr> <tr> <td>b4</td> <td>MST[2:0]</td> <td>バスマスターコードビット</td> </tr> <tr> <td>b6</td> <td>—</td> <td>—</td> </tr> </table> <ul style="list-style-type: none"> BERSR1.MST[2:0] <ul style="list-style-type: none"> 000b : CPU 001b : 設定禁止 010b : 設定禁止 011b : DTC 100b : 設定禁止 101b : 設定禁止 110b : 設定禁止 111b : 設定禁止 	b0	IA	不正アドレスアクセスビット	b1	—	(予約ビット)	b4	MST[2:0]	バスマスターコードビット	b6	—	—	<ul style="list-style-type: none"> バスエラーステータスレジスタ 1(BERSR1) <table border="1"> <tr> <td>b0</td> <td>IA</td> <td>不正アドレスアクセスビット</td> </tr> <tr> <td>b1</td> <td>TO</td> <td>タイムアウトビット</td> </tr> <tr> <td>b4</td> <td>MST[2:0]</td> <td>バスマスターコードビット</td> </tr> <tr> <td>b6</td> <td>—</td> <td>—</td> </tr> </table> <ul style="list-style-type: none"> BERSR1.MST[2:0] <ul style="list-style-type: none"> 000b : CPU 001b : 予約 010b : 予約 011b : DTC/DMAC 100b : 予約 101b : 予約 110b : 予約 111b : 予約 	b0	IA	不正アドレスアクセスビット	b1	TO	タイムアウトビット	b4	MST[2:0]	バスマスターコードビット	b6	—	—
		b0	IA	不正アドレスアクセスビット																							
b1	—	(予約ビット)																									
b4	MST[2:0]	バスマスターコードビット																									
b6	—	—																									
b0	IA	不正アドレスアクセスビット																									
b1	TO	タイムアウトビット																									
b4	MST[2:0]	バスマスターコードビット																									
b6	—	—																									
DMA コントローラ	レジスタ/ ビット	—	<ul style="list-style-type: none"> バスプライオリティ制御レジスタ (BUSPRI) DMA 転送元アドレスレジスタ(DMSAR) DMA 転送先アドレスレジスタ(DMDAR) DMA 転送カウントレジスタ(DMCRA) DMA ブロック転送カウントレジスタ(DMCRB) DMA 転送モードレジスタ(DMTMD) DMA 割り込み設定レジスタ(DMINT) DMA アドレスモードレジスタ(DMAMD) DMA オフセットレジスタ(DMOFR) DMA 転送許可レジスタ(DMCNT) DMA ソフトウェア起動レジスタ(DMREQ) DMA ステータスレジスタ(DMSTS) DMA 起動要因フラグ制御レジスタ(DMCSL) DMA モジュール起動レジスタ(DMAST) 																								
DTC コントローラ	レジスタ/ ビット	<ul style="list-style-type: none"> DTC 転送カウントレジスタ A(CRA) <table border="1"> <tr> <td>ブロック転送モード</td> <td>転送回数</td> <td>1~255</td> </tr> </table> <ul style="list-style-type: none"> 00h は設定禁止 DTC 転送カウントレジスタ B (CRB) <ul style="list-style-type: none"> ノーマル転送モード設定時は FFFFh を設定してください。 DTC ベクタベースレジスタ (DTCVBR) <table border="1"> <tr> <td>b11-b0</td> <td>読むと 0 が読めます</td> </tr> <tr> <td>b31-b12</td> <td>b31-b28 の書き込みは無視されます</td> </tr> </table> 14.3 起動要因 <ul style="list-style-type: none"> 記載なし 	ブロック転送モード	転送回数	1~255	b11-b0	読むと 0 が読めます	b31-b12	b31-b28 の書き込みは無視されます	<ul style="list-style-type: none"> DTC 転送カウントレジスタ A(CRA) <table border="1"> <tr> <td>ブロック転送モード</td> <td>転送回数</td> <td>1~256</td> </tr> </table> <ul style="list-style-type: none"> 制限なし DTC 転送カウントレジスタ B (CRB) <ul style="list-style-type: none"> ノーマル転送モード設定時は CRB レジスタを使用しません。 DTC ベクタベースレジスタ (DTCVBR) <table border="1"> <tr> <td>b9-b0</td> <td>読むと 0 が読めます</td> </tr> <tr> <td>b31-b10</td> <td>b31-b28 への書き込みは無視されます</td> </tr> </table> 19.3 起動要因 <ul style="list-style-type: none"> DTC が一度、起動要求を受け付けると、(中略) 最も優先順位の高い要求が受け付けられます。 	ブロック転送モード	転送回数	1~256	b9-b0	読むと 0 が読めます	b31-b10	b31-b28 への書き込みは無視されます										
		ブロック転送モード	転送回数	1~255																							
b11-b0	読むと 0 が読めます																										
b31-b12	b31-b28 の書き込みは無視されます																										
ブロック転送モード	転送回数	1~256																									
b9-b0	読むと 0 が読めます																										
b31-b10	b31-b28 への書き込みは無視されます																										
I/O ポート	レジスタ/ ビット	<ul style="list-style-type: none"> データディレクションレジスタ (DDR) データレジスタ (DR) ポートレジスタ (PORT) 入力バッファコントロールレジスタ (ICR) — ポートファンクションレジスタ 8 (PF8IRQ) ポートファンクションレジスタ 9 (PF9IRQ) ポートファンクションレジスタ A (PFAADC) ポートファンクションレジスタ C (PFCMTU) ポートファンクションレジスタ D (PFDGPT) ポートファンクションレジスタ F (PFFSCI) ポートファンクションレジスタ G (PFGSPI) ポートファンクションレジスタ H (PFHSPI) ポートファンクションレジスタ J (PFJCAN) ポートファンクションレジスタ K (PFKLIN) ポートファンクションレジスタ M (PFMPOE) ポートファンクションレジスタ N (PFNPOE) 	<ul style="list-style-type: none"> ポート方向レジスタ (PDR) ポート出力データレジスタ (PODR) ポート入力データレジスタ (PIDR) ポートモードレジスタ (PMR) オープンドレイン制御レジスタ 0 (ODR0) オープンドレイン制御レジスタ 1 (ODR1) 駆動能力制御レジスタ 1 (DSCR1) 駆動能力制御レジスタ 2 (DSCR2) — 																								

表2.15 機能および仕様の相違点(15)

項目		RX62T グループ	RX63T グループ												
マルチファンクションピンコントローラ	レジスタ/ビット	—	• 書き込みプロテクトレジスタ (PWPR)												
			• P0n 端子機能制御レジスタ (P0nPFS)												
			• P1n 端子機能制御レジスタ (P1nPFS)												
			• P2n 端子機能制御レジスタ (P2nPFS)												
			• P3n 端子機能制御レジスタ (P3nPFS)												
			• P4n 端子機能制御レジスタ (P4nPFS)												
			• P5n 端子機能制御レジスタ (P5nPFS)												
			• P6n 端子機能制御レジスタ (P6nPFS)												
			• P7n 端子機能制御レジスタ (P7nPFS)												
			• P8n 端子機能制御レジスタ (P8nPFS)												
			• P9n 端子機能制御レジスタ (P9nPFS)												
			• PAn 端子機能制御レジスタ (PAnPFS)												
			• PBn 端子機能制御レジスタ (PBnPFS)												
			• PCn 端子機能制御レジスタ (PCnPFS)												
			• PDn 端子機能制御レジスタ (PDnPFS)												
			• PEn 端子機能制御レジスタ (PEnPFS)												
			• PFn 端子機能制御レジスタ (PFnPFS)												
• PGn 端子機能制御レジスタ (PGnPFS)															
• USB0_DPUPE 端子機能制御レジスタ (UDPUPEPFS)															
• CS 出力許可レジスタ (PFCSE)															
• CS 出力端子選択レジスタ 0 (PFCSS0)															
• アドレス出力許可レジスタ 0 (PFAOE0)															
• アドレス出力許可レジスタ 1 (PFAOE1)															
• 外部バス制御レジスタ 0 (PFBCR0)															
• 外部バス制御レジスタ 1 (PFBCR1)															
• USB0 制御レジスタ (PFUSB0)															
マルチファンクションタイマパルスユニット 3	レジスタ/ビット	• タイマコントロールレジスタ (TCR) MTU0-4,6,7	• タイマコントロールレジスタ (TCR) MTU0-4,6,7												
		<table border="1" style="width: 100%;"> <tr> <td style="width: 10%;">b0</td> <td style="width: 40%;">TPSC[2:0]</td> <td style="width: 50%;">タイマプリスケアラ選択ビット</td> </tr> <tr> <td>b2</td> <td></td> <td></td> </tr> </table>	b0	TPSC[2:0]	タイマプリスケアラ選択ビット	b2			<table border="1" style="width: 100%;"> <tr> <td style="width: 10%;">b0</td> <td style="width: 40%;">TPSC[2:0]</td> <td style="width: 50%;">タイマプリスケアラ選択ビット</td> </tr> <tr> <td>b2</td> <td></td> <td></td> </tr> </table>	b0	TPSC[2:0]	タイマプリスケアラ選択ビット	b2		
		b0	TPSC[2:0]	タイマプリスケアラ選択ビット											
		b2													
		b0	TPSC[2:0]	タイマプリスケアラ選択ビット											
		b2													
		• TPSC[2:0] (MTU0)	• TPSC[2:0] (MTU0)												
		000b: 内部クロック ICLK/1 でカウント	000b: 内部クロック PCLKA/1 でカウント												
		001b: 内部クロック ICLK/4 でカウント	001b: 内部クロック PCLKA/4 でカウント												
		010b: 内部クロック ICLK/16 でカウント	010b: 内部クロック PCLKA/16 でカウント												
		011b: 内部クロック ICLK/64 でカウント	011b: 内部クロック PCLKA/64 でカウント												
		100b: 外部クロック MTCLKA 端子入力でカウント	100b: 外部クロック MTCLKA 端子入力でカウント												
		101b: 外部クロック MTCLKB 端子入力でカウント	101b: 外部クロック MTCLKB 端子入力でカウント												
		110b: 外部クロック MTCLKC 端子入力でカウント	110b: 外部クロック MTCLKC 端子入力でカウント												
		111b: 外部クロック MTCLKD 端子入力でカウント	111b: 外部クロック MTCLKD 端子入力でカウント												
		• TPSC[2:0] (MTU1)	• TPSC[2:0] (MTU1)												
		000b: 内部クロック ICLK/1 カウント	000b: 内部クロック PCLKA/1 カウント												
001b: 内部クロック ICLK/4 カウント	001b: 内部クロック PCLKA/4 カウント														
010b: 内部クロック ICLK/16 カウント	010b: 内部クロック PCLKA/16 カウント														
011b: 内部クロック ICLK/64 カウント	011b: 内部クロック PCLKA/64 カウント														
100b: 外部クロック MTCLKA 端子入力でカウント	100b: 外部クロック MTCLKA 端子入力でカウント														
101b: 外部クロック MTCLKB 端子入力でカウント	101b: 外部クロック MTCLKB 端子入力でカウント														
110b: 内部クロック ICLK/256 でカウント	110b: 内部クロック PCLKA/256 でカウント														
111b: MTU2.TCNT のオーバフロー/アンダフローでカウント	111b: MTU2.TCNT のオーバフロー/アンダフローでカウント														

表2.16 機能および仕様の相違点(16)

項目		RX62T グループ	RX63T グループ																		
マルチファンクション タイマパルス ユニット 3	レジスタ/ ビット	<ul style="list-style-type: none"> TPSC[2:0] (MTU2) <ul style="list-style-type: none"> 000b: 内部クロック ICLK/1 カウント 001b: 内部クロック ICLK/4 カウント 010b: 内部クロック ICLK/16 カウント 011b: 内部クロック ICLK/64 カウント 100b: 外部クロック MTCLKA 端子入力でカウント 101b: 外部クロック MTCLKB 端子入力でカウント 110b: 外部クロック MTCLKC 端子入力でカウント 111b: 内部クロック ICLK/1024 でカウント TPSC[2:0] (MTU3,4,6,7) <ul style="list-style-type: none"> 000b: 内部クロック ICLK/1 カウント 001b: 内部クロック ICLK/4 カウント 010b: 内部クロック ICLK/16 カウント 011b: 内部クロック ICLK/64 カウント 100b: 内部クロック ICLK/256 カウント 101b: 内部クロック ICLK/1024 カウント 110b: 外部クロック MTCLKA 端子入力でカウント*¹ 111b: 外部クロック MTCLKB 端子入力でカウント*¹ <p>【注】 1. MTU6,7 では設定不可</p> <table border="1" style="width: 100%; border-collapse: collapse;"> <tr> <td colspan="3" style="text-align: center;">MTU5</td> </tr> <tr> <td style="width: 30px;">b0</td> <td style="width: 100px;">TPSC[1:0]</td> <td style="width: 200px;">タイマプリスケラ選択ビット</td> </tr> <tr> <td>b2</td> <td></td> <td></td> </tr> </table> <ul style="list-style-type: none"> TPSC[1:0] (MTU5) <ul style="list-style-type: none"> 00b: 内部クロック ICLK/1 カウント 01b: 内部クロック ICLK/4 カウント 10b: 内部クロック ICLK/16 カウント 11b: 内部クロック ICLK/64 カウント 	MTU5			b0	TPSC[1:0]	タイマプリスケラ選択ビット	b2			<ul style="list-style-type: none"> TPSC[2:0] (MTU2) <ul style="list-style-type: none"> 000b: 内部クロック PCLKA/1 カウント 001b: 内部クロック PCLKA/4 カウント 010b: 内部クロック PCLKA/16 カウント 011b: 内部クロック PCLKA/64 カウント 100b: 外部クロック MTCLKA 端子入力でカウント 101b: 外部クロック MTCLKB 端子入力でカウント 110b: 外部クロック MTCLKC 端子入力でカウント 111b: 内部クロック PCLKA/1024 でカウント TPSC[2:0] (MTU3,4,6,7) <ul style="list-style-type: none"> 000b: 内部クロック PCLKA/1 カウント 001b: 内部クロック PCLKA/4 カウント 010b: 内部クロック PCLKA/16 カウント 011b: 内部クロック PCLKA/64 カウント 100b: 内部クロック PCLKA/256 カウント 101b: 内部クロック PCLKA/1024 カウント 110b: 外部クロック MTCLKA 端子入力でカウント*¹ 111b: 外部クロック MTCLKB 端子入力でカウント*¹ <p>【注】 1. MTU6,7 では設定不可</p> <table border="1" style="width: 100%; border-collapse: collapse;"> <tr> <td colspan="3" style="text-align: center;">MTU5</td> </tr> <tr> <td style="width: 30px;">b0</td> <td style="width: 100px;">TPSC[1:0]</td> <td style="width: 200px;">タイマプリスケラ選択ビット</td> </tr> <tr> <td>b2</td> <td></td> <td></td> </tr> </table> <ul style="list-style-type: none"> TPSC[1:0] (MTU5) <ul style="list-style-type: none"> 00b: 内部クロック PCLKA/1 カウント 01b: 内部クロック PCLKA/4 カウント 10b: 内部クロック PCLKA/16 カウント 11b: 内部クロック PCLKA/64 カウント 	MTU5			b0	TPSC[1:0]	タイマプリスケラ選択ビット	b2		
	MTU5																				
b0	TPSC[1:0]	タイマプリスケラ選択ビット																			
b2																					
MTU5																					
b0	TPSC[1:0]	タイマプリスケラ選択ビット																			
b2																					
ポート アウトプット イネーブル 3	仕様	<ul style="list-style-type: none"> 仕様概要 <table border="1" style="width: 100%; border-collapse: collapse;"> <tr> <td style="width: 50px;">入力端子</td> <td>POE0#,POE4#,POE8#,POE10#,POE11#</td> </tr> </table> 	入力端子	POE0#,POE4#,POE8#,POE10#,POE11#	<ul style="list-style-type: none"> 仕様概要 <table border="1" style="width: 100%; border-collapse: collapse;"> <tr> <td style="width: 50px;">入力端子</td> <td>POE0#,POE4#,POE8#,POE10#,POE11#,POE12#</td> </tr> </table> 	入力端子	POE0#,POE4#,POE8#,POE10#,POE11#,POE12#														
	入力端子	POE0#,POE4#,POE8#,POE10#,POE11#																			
入力端子	POE0#,POE4#,POE8#,POE10#,POE11#,POE12#																				
レジスタ/ ビット	—	<ul style="list-style-type: none"> アクティブレベルレジスタ 2 (ALR2) 入力レベルコントロール/ステータスレジスタ 7 (ICSR7) 																			

表.2.17 機能および仕様の相違点(17)

項目		RX62T グループ		RX63T グループ			
ポート アウトプット イネーブル 3	レジスタ/ ビット	<ul style="list-style-type: none"> ソフトウェアポートアウトプットイネーブルレジスタ (SPOER) 		<ul style="list-style-type: none"> ソフトウェアポートアウトプットイネーブルレジスタ (SPOER) 			
		b0	MTUCH34HI Z	MTU3、MTU4 出カインピーダンス許可ビット	b0	MTUCH34HI Z	MTU3、MTU4 または MTU6、MTU7 出カインピーダンス許可ビット
		b1	MTUCH67HI Z	MTU6、MTU7 出カインピーダンス許可ビット	b1	MTUCH67HI Z	MTU6、MTU7 出カインピーダンス許可ビット
		b2	MTUCH0HIZ	MTU0 出カインピーダンス許可ビット	b2	MTUCH0HIZ	MTU0 出カインピーダンス許可ビット
		b3	GPT01HIZ	GPT0、GPT1 出カインピーダンス許可ビット	b3	GPT01HIZ	GPT0、GPT1 出カインピーダンス許可ビット
		b4	GPT23HIZ	GPT2、GPT3 出カインピーダンス許可ビット	b4	GPT23HIZ	GPT2、GPT3 出カインピーダンス許可ビット
		b5	—	(予約ビット)	b5	—	(予約ビット)
		b6	—	(予約ビット)	b6	GPT67HIZ	GPT6、GPT7 出カインピーダンス許可ビット
		b7	—	(予約ビット)	b7	—	(予約ビット)
		<ul style="list-style-type: none"> ポートアウトプットイネーブルコントロールレジスタ 4 (POECR4) 		<ul style="list-style-type: none"> ポートアウトプットイネーブルコントロールレジスタ 4 (POECR4) 			
		b0	CMADDMT3 4ZE	MTU CH34 ハイインピーダンス CFLAG 追加ビット	b0	CMADDMT3 4ZE	MTU CH34 ハイインピーダンス CFLAG 追加ビット
		b1	—	(予約ビット)	b1	—	(予約ビット)
		b2	IC2ADDMT3 4ZE	MTU CH34 ハイインピーダンス POE4F 追加ビット	b2	IC2ADDMT3 4ZE	MTU CH34 ハイインピーダンス POE4F 追加ビット
		b3	IC3ADDMT3 4ZE	MTU CH34 ハイインピーダンス POE8F 追加ビット	b3	IC3ADDMT3 4ZE	MTU CH34 ハイインピーダンス POE8F 追加ビット
		b4	IC4ADDMT3 4ZE	MTU CH34 ハイインピーダンス POE10F 追加ビット	b4	IC4ADDMT3 4ZE	MTU CH34 ハイインピーダンス POE10F 追加ビット
		b5	IC5ADDMT3 4ZE	MTU CH34 ハイインピーダンス POE11F 追加ビット	b5	IC5ADDMT3 4ZE	MTU CH34 ハイインピーダンス POE11F 追加ビット
		b6	—	(予約ビット)	b6	IC6ADDMT3 4ZE	MTU CH34 ハイインピーダンス POE12F 追加ビット
		b7	—	(予約ビット)	b7	—	(予約ビット)
		b8	CMADDMT6 7ZE	MTU CH67 ハイインピーダンス CFLAG 追加ビット	b8	CMADDMT6 7ZE	MTU CH67 ハイインピーダンス CFLAG 追加ビット
		b9	IC1ADDMT6 7ZE	MTU CH67 ハイインピーダンス POE0F 追加ビット	b9	IC1ADDMT6 7ZE	MTU CH67 ハイインピーダンス POE0F 追加ビット
		b10	—	(予約ビット)	b10	—	(予約ビット)
		b11	IC3ADDMT6 7ZE	MTU CH67 ハイインピーダンス POE8F 追加ビット	b11	IC3ADDMT6 7ZE	MTU CH67 ハイインピーダンス POE8F 追加ビット
		b12	IC4ADDMT6 7ZE	MTU CH67 ハイインピーダンス POE10F 追加ビット	b12	IC4ADDMT6 7ZE	MTU CH67 ハイインピーダンス POE10F 追加ビット
		b13	IC5ADDMT6 7ZE	MTU CH67 ハイインピーダンス POE11F 追加ビット	b13	IC5ADDMT6 7ZE	MTU CH67 ハイインピーダンス POE11F 追加ビット
		b14	—	(予約ビット)	b14	IC6ADDMT6 7ZE	MTU CH67 ハイインピーダンス POE12F 追加ビット
		b15	—	(予約ビット)	b15	—	(予約ビット)

表.2.18 機能および仕様の相違点(18)

項目		RX62T グループ	RX63T グループ																																																																																																
ポート アウトプット イネーブル 3	レジスタ/ ビット	<ul style="list-style-type: none"> ポートアウトプットイネーブルコントロール レジスタ 5 (POECR5) <table border="1"> <tr><td>b0</td><td>CMADDMT0 ZE</td><td>MTU CH0 ハイインピーダンス CFLAG 追加ビット</td></tr> <tr><td>b1</td><td>IC1ADDMT0 ZE</td><td>MTU CH0 ハイインピーダンス POE0F 追加ビット</td></tr> <tr><td>b2</td><td>IC2ADDMT0 ZE</td><td>MTU CH0 ハイインピーダンス POE4F 追加ビット</td></tr> <tr><td>b3</td><td>—</td><td>(予約ビット)</td></tr> <tr><td>b4</td><td>IC4ADDMT0 ZE</td><td>MTU CH0 ハイインピーダンス POE10F 追加ビット</td></tr> <tr><td>b5</td><td>IC5ADDMT0 ZE</td><td>MTU CH0 ハイインピーダンス POE11F 追加ビット</td></tr> <tr><td>b6</td><td>—</td><td>(予約ビット)</td></tr> <tr><td>b7</td><td>—</td><td>(予約ビット)</td></tr> <tr><td>b15</td><td>—</td><td>(予約ビット)</td></tr> </table>	b0	CMADDMT0 ZE	MTU CH0 ハイインピーダンス CFLAG 追加ビット	b1	IC1ADDMT0 ZE	MTU CH0 ハイインピーダンス POE0F 追加ビット	b2	IC2ADDMT0 ZE	MTU CH0 ハイインピーダンス POE4F 追加ビット	b3	—	(予約ビット)	b4	IC4ADDMT0 ZE	MTU CH0 ハイインピーダンス POE10F 追加ビット	b5	IC5ADDMT0 ZE	MTU CH0 ハイインピーダンス POE11F 追加ビット	b6	—	(予約ビット)	b7	—	(予約ビット)	b15	—	(予約ビット)	<ul style="list-style-type: none"> ポートアウトプットイネーブルコントロール レジスタ 5 (POECR5) <table border="1"> <tr><td>b0</td><td>CMADDMT0 ZE</td><td>MTU CH0 ハイインピーダンス CFLAG 追加ビット</td></tr> <tr><td>b1</td><td>IC1ADDMT0 ZE</td><td>MTU CH0 ハイインピーダンス POE0F 追加ビット</td></tr> <tr><td>b2</td><td>IC2ADDMT0 ZE</td><td>MTU CH0 ハイインピーダンス POE4F 追加ビット (予約ビット)</td></tr> <tr><td>b3</td><td>—</td><td>(予約ビット)</td></tr> <tr><td>b4</td><td>IC4ADDMT0 ZE</td><td>MTU CH0 ハイインピーダンス POE10F 追加ビット</td></tr> <tr><td>b5</td><td>IC5ADDMT0 ZE</td><td>MTU CH0 ハイインピーダンス POE11F 追加ビット</td></tr> <tr><td>b6</td><td>IC6ADDMT0 ZE</td><td>MTU CH0 ハイインピーダンス POE12F 追加ビット</td></tr> <tr><td>b7</td><td>—</td><td>(予約ビット)</td></tr> <tr><td>b15</td><td>—</td><td>(予約ビット)</td></tr> </table>	b0	CMADDMT0 ZE	MTU CH0 ハイインピーダンス CFLAG 追加ビット	b1	IC1ADDMT0 ZE	MTU CH0 ハイインピーダンス POE0F 追加ビット	b2	IC2ADDMT0 ZE	MTU CH0 ハイインピーダンス POE4F 追加ビット (予約ビット)	b3	—	(予約ビット)	b4	IC4ADDMT0 ZE	MTU CH0 ハイインピーダンス POE10F 追加ビット	b5	IC5ADDMT0 ZE	MTU CH0 ハイインピーダンス POE11F 追加ビット	b6	IC6ADDMT0 ZE	MTU CH0 ハイインピーダンス POE12F 追加ビット	b7	—	(予約ビット)	b15	—	(予約ビット)																																										
		b0	CMADDMT0 ZE	MTU CH0 ハイインピーダンス CFLAG 追加ビット																																																																																															
		b1	IC1ADDMT0 ZE	MTU CH0 ハイインピーダンス POE0F 追加ビット																																																																																															
		b2	IC2ADDMT0 ZE	MTU CH0 ハイインピーダンス POE4F 追加ビット																																																																																															
		b3	—	(予約ビット)																																																																																															
		b4	IC4ADDMT0 ZE	MTU CH0 ハイインピーダンス POE10F 追加ビット																																																																																															
		b5	IC5ADDMT0 ZE	MTU CH0 ハイインピーダンス POE11F 追加ビット																																																																																															
		b6	—	(予約ビット)																																																																																															
		b7	—	(予約ビット)																																																																																															
		b15	—	(予約ビット)																																																																																															
		b0	CMADDMT0 ZE	MTU CH0 ハイインピーダンス CFLAG 追加ビット																																																																																															
		b1	IC1ADDMT0 ZE	MTU CH0 ハイインピーダンス POE0F 追加ビット																																																																																															
b2	IC2ADDMT0 ZE	MTU CH0 ハイインピーダンス POE4F 追加ビット (予約ビット)																																																																																																	
b3	—	(予約ビット)																																																																																																	
b4	IC4ADDMT0 ZE	MTU CH0 ハイインピーダンス POE10F 追加ビット																																																																																																	
b5	IC5ADDMT0 ZE	MTU CH0 ハイインピーダンス POE11F 追加ビット																																																																																																	
b6	IC6ADDMT0 ZE	MTU CH0 ハイインピーダンス POE12F 追加ビット																																																																																																	
b7	—	(予約ビット)																																																																																																	
b15	—	(予約ビット)																																																																																																	
		<ul style="list-style-type: none"> ポートアウトプットイネーブルコントロール レジスタ 6 (POECR6) <table border="1"> <tr><td>b0</td><td>CMADDGPT 01ZE</td><td>GPT CH01 ハイインピーダンス CFLAG 追加ビット</td></tr> <tr><td>b1</td><td>IC1ADDGPT 01ZE</td><td>GPT CH01 ハイインピーダンス POE0F 追加ビット</td></tr> <tr><td>b2</td><td>IC2ADDGPT 01ZE</td><td>GPT CH01 ハイインピーダンス POE4F 追加ビット</td></tr> <tr><td>b3</td><td>IC3ADDGPT 01ZE</td><td>GPT CH01 ハイインピーダンス POE8F 追加ビット</td></tr> <tr><td>b4</td><td>—</td><td>(予約ビット)</td></tr> <tr><td>b5</td><td>IC5ADDGPT 01ZE</td><td>GPT CH01 ハイインピーダンス POE11F 追加ビット</td></tr> <tr><td>b6</td><td>—</td><td>(予約ビット)</td></tr> <tr><td>b7</td><td>—</td><td>(予約ビット)</td></tr> <tr><td>b8</td><td>CMADDGPT 23ZE</td><td>GPT CH23 ハイインピーダンス CFLAG 追加ビット</td></tr> <tr><td>b9</td><td>IC1ADDGPT 23ZE</td><td>GPT CH23 ハイインピーダンス POE0F 追加ビット</td></tr> <tr><td>b10</td><td>IC2ADDGPT 23ZE</td><td>GPT CH23 ハイインピーダンス POE4F 追加ビット</td></tr> <tr><td>b11</td><td>IC3ADDGPT 23ZE</td><td>GPT CH23 ハイインピーダンス POE8F 追加ビット</td></tr> <tr><td>b12</td><td>IC4ADDGPT 23ZE</td><td>GPT CH23 ハイインピーダンス POE10F 追加ビット</td></tr> <tr><td>b13</td><td>—</td><td>(予約ビット)</td></tr> <tr><td>b14</td><td>—</td><td>(予約ビット)</td></tr> <tr><td>b15</td><td>—</td><td>(予約ビット)</td></tr> </table>	b0	CMADDGPT 01ZE	GPT CH01 ハイインピーダンス CFLAG 追加ビット	b1	IC1ADDGPT 01ZE	GPT CH01 ハイインピーダンス POE0F 追加ビット	b2	IC2ADDGPT 01ZE	GPT CH01 ハイインピーダンス POE4F 追加ビット	b3	IC3ADDGPT 01ZE	GPT CH01 ハイインピーダンス POE8F 追加ビット	b4	—	(予約ビット)	b5	IC5ADDGPT 01ZE	GPT CH01 ハイインピーダンス POE11F 追加ビット	b6	—	(予約ビット)	b7	—	(予約ビット)	b8	CMADDGPT 23ZE	GPT CH23 ハイインピーダンス CFLAG 追加ビット	b9	IC1ADDGPT 23ZE	GPT CH23 ハイインピーダンス POE0F 追加ビット	b10	IC2ADDGPT 23ZE	GPT CH23 ハイインピーダンス POE4F 追加ビット	b11	IC3ADDGPT 23ZE	GPT CH23 ハイインピーダンス POE8F 追加ビット	b12	IC4ADDGPT 23ZE	GPT CH23 ハイインピーダンス POE10F 追加ビット	b13	—	(予約ビット)	b14	—	(予約ビット)	b15	—	(予約ビット)	<ul style="list-style-type: none"> ポートアウトプットイネーブルコントロール レジスタ 6 (POECR6) <table border="1"> <tr><td>b0</td><td>CMADDGPT 01ZE</td><td>GPT CH01 ハイインピーダンス CFLAG 追加ビット</td></tr> <tr><td>b1</td><td>IC1ADDGPT 01ZE</td><td>GPT CH01 ハイインピーダンス POE0F 追加ビット</td></tr> <tr><td>b2</td><td>IC2ADDGPT 01ZE</td><td>GPT CH01 ハイインピーダンス POE4F 追加ビット</td></tr> <tr><td>b3</td><td>IC3ADDGPT 01ZE</td><td>GPT CH01 ハイインピーダンス POE8F 追加ビット</td></tr> <tr><td>b4</td><td>—</td><td>(予約ビット)</td></tr> <tr><td>b5</td><td>IC5ADDGPT 01ZE</td><td>GPT CH01 ハイインピーダンス POE11F 追加ビット</td></tr> <tr><td>b6</td><td>IC6ADDGPT 01ZE</td><td>GPT CH01 ハイインピーダンス POE12F 追加ビット</td></tr> <tr><td>b7</td><td>—</td><td>(予約ビット)</td></tr> <tr><td>b8</td><td>CMADDGPT 23ZE</td><td>GPT CH23 ハイインピーダンス CFLAG 追加ビット</td></tr> <tr><td>b9</td><td>IC1ADDGPT 23ZE</td><td>GPT CH23 ハイインピーダンス POE0F 追加ビット</td></tr> <tr><td>b10</td><td>IC2ADDGPT 23ZE</td><td>GPT CH23 ハイインピーダンス POE4F 追加ビット</td></tr> <tr><td>b11</td><td>IC3ADDGPT 23ZE</td><td>GPT CH23 ハイインピーダンス POE8F 追加ビット</td></tr> <tr><td>b12</td><td>IC4ADDGPT 23ZE</td><td>GPT CH23 ハイインピーダンス POE10F 追加ビット</td></tr> <tr><td>b13</td><td>—</td><td>(予約ビット)</td></tr> <tr><td>b14</td><td>IC6ADDGPT 23ZE</td><td>GPT CH23 ハイインピーダンス POE12F 追加ビット</td></tr> <tr><td>b15</td><td>—</td><td>(予約ビット)</td></tr> </table>	b0	CMADDGPT 01ZE	GPT CH01 ハイインピーダンス CFLAG 追加ビット	b1	IC1ADDGPT 01ZE	GPT CH01 ハイインピーダンス POE0F 追加ビット	b2	IC2ADDGPT 01ZE	GPT CH01 ハイインピーダンス POE4F 追加ビット	b3	IC3ADDGPT 01ZE	GPT CH01 ハイインピーダンス POE8F 追加ビット	b4	—	(予約ビット)	b5	IC5ADDGPT 01ZE	GPT CH01 ハイインピーダンス POE11F 追加ビット	b6	IC6ADDGPT 01ZE	GPT CH01 ハイインピーダンス POE12F 追加ビット	b7	—	(予約ビット)	b8	CMADDGPT 23ZE	GPT CH23 ハイインピーダンス CFLAG 追加ビット	b9	IC1ADDGPT 23ZE	GPT CH23 ハイインピーダンス POE0F 追加ビット	b10	IC2ADDGPT 23ZE	GPT CH23 ハイインピーダンス POE4F 追加ビット	b11	IC3ADDGPT 23ZE	GPT CH23 ハイインピーダンス POE8F 追加ビット	b12	IC4ADDGPT 23ZE	GPT CH23 ハイインピーダンス POE10F 追加ビット	b13	—	(予約ビット)	b14	IC6ADDGPT 23ZE	GPT CH23 ハイインピーダンス POE12F 追加ビット	b15	—	(予約ビット)
b0	CMADDGPT 01ZE	GPT CH01 ハイインピーダンス CFLAG 追加ビット																																																																																																	
b1	IC1ADDGPT 01ZE	GPT CH01 ハイインピーダンス POE0F 追加ビット																																																																																																	
b2	IC2ADDGPT 01ZE	GPT CH01 ハイインピーダンス POE4F 追加ビット																																																																																																	
b3	IC3ADDGPT 01ZE	GPT CH01 ハイインピーダンス POE8F 追加ビット																																																																																																	
b4	—	(予約ビット)																																																																																																	
b5	IC5ADDGPT 01ZE	GPT CH01 ハイインピーダンス POE11F 追加ビット																																																																																																	
b6	—	(予約ビット)																																																																																																	
b7	—	(予約ビット)																																																																																																	
b8	CMADDGPT 23ZE	GPT CH23 ハイインピーダンス CFLAG 追加ビット																																																																																																	
b9	IC1ADDGPT 23ZE	GPT CH23 ハイインピーダンス POE0F 追加ビット																																																																																																	
b10	IC2ADDGPT 23ZE	GPT CH23 ハイインピーダンス POE4F 追加ビット																																																																																																	
b11	IC3ADDGPT 23ZE	GPT CH23 ハイインピーダンス POE8F 追加ビット																																																																																																	
b12	IC4ADDGPT 23ZE	GPT CH23 ハイインピーダンス POE10F 追加ビット																																																																																																	
b13	—	(予約ビット)																																																																																																	
b14	—	(予約ビット)																																																																																																	
b15	—	(予約ビット)																																																																																																	
b0	CMADDGPT 01ZE	GPT CH01 ハイインピーダンス CFLAG 追加ビット																																																																																																	
b1	IC1ADDGPT 01ZE	GPT CH01 ハイインピーダンス POE0F 追加ビット																																																																																																	
b2	IC2ADDGPT 01ZE	GPT CH01 ハイインピーダンス POE4F 追加ビット																																																																																																	
b3	IC3ADDGPT 01ZE	GPT CH01 ハイインピーダンス POE8F 追加ビット																																																																																																	
b4	—	(予約ビット)																																																																																																	
b5	IC5ADDGPT 01ZE	GPT CH01 ハイインピーダンス POE11F 追加ビット																																																																																																	
b6	IC6ADDGPT 01ZE	GPT CH01 ハイインピーダンス POE12F 追加ビット																																																																																																	
b7	—	(予約ビット)																																																																																																	
b8	CMADDGPT 23ZE	GPT CH23 ハイインピーダンス CFLAG 追加ビット																																																																																																	
b9	IC1ADDGPT 23ZE	GPT CH23 ハイインピーダンス POE0F 追加ビット																																																																																																	
b10	IC2ADDGPT 23ZE	GPT CH23 ハイインピーダンス POE4F 追加ビット																																																																																																	
b11	IC3ADDGPT 23ZE	GPT CH23 ハイインピーダンス POE8F 追加ビット																																																																																																	
b12	IC4ADDGPT 23ZE	GPT CH23 ハイインピーダンス POE10F 追加ビット																																																																																																	
b13	—	(予約ビット)																																																																																																	
b14	IC6ADDGPT 23ZE	GPT CH23 ハイインピーダンス POE12F 追加ビット																																																																																																	
b15	—	(予約ビット)																																																																																																	
		—	<ul style="list-style-type: none"> ポートアウトプットイネーブルコントロール レジスタ 7 (POECR7) 																																																																																																
		—	<ul style="list-style-type: none"> ポートアウトプットイネーブルコントロール レジスタ 8 (POECR8) 																																																																																																
		—	<ul style="list-style-type: none"> 入力レベルコントロール/ステータスレジス タ 6 (ICSR6) 																																																																																																

表.2.19 機能および仕様の相違点(19)

項目		RX62T グループ	RX63T グループ																																																																							
汎用 PWM タイマ	機能	<p>● 仕様概要</p> <table border="1"> <tr> <td>発振異常検出機能</td> <td>分周された IWDTC 専用の低速オンチップオシレータクロックエッジを、システムクロック (ICLK) を分周したカウントクロックで計測することが可能</td> </tr> </table>	発振異常検出機能	分周された IWDTC 専用の低速オンチップオシレータクロックエッジを、システムクロック (ICLK) を分周したカウントクロックで計測することが可能	<p>● 仕様概要</p> <table border="1"> <tr> <td>発振異常検出機能</td> <td>分周された IWDTC 専用低速クロック (IWDTCCLK) のエッジを、タイマモジュールクロック (PCLKA) を分周したカウントクロックで計測することが可能</td> </tr> </table>	発振異常検出機能	分周された IWDTC 専用低速クロック (IWDTCCLK) のエッジを、タイマモジュールクロック (PCLKA) を分周したカウントクロックで計測することが可能																																																																			
	発振異常検出機能	分周された IWDTC 専用の低速オンチップオシレータクロックエッジを、システムクロック (ICLK) を分周したカウントクロックで計測することが可能																																																																								
発振異常検出機能	分周された IWDTC 専用低速クロック (IWDTCCLK) のエッジを、タイマモジュールクロック (PCLKA) を分周したカウントクロックで計測することが可能																																																																									
レジスタ/ビット	<p>● 汎用 PWM タイマハードウェアスタート要因セレクトレジスタ (GTHSSR)</p> <table border="1"> <tr> <td>b0</td> <td>CSHSL0[3:0]</td> <td>GPT0.GTCNT ハードウェアカウンタスタート要因選択ビット</td> </tr> <tr> <td>b3</td> <td></td> <td></td> </tr> <tr> <td>b4</td> <td>CSHSL1[3:0]</td> <td>GPT1.GTCNT ハードウェアカウンタスタート要因選択ビット</td> </tr> <tr> <td>b7</td> <td></td> <td></td> </tr> <tr> <td>b8</td> <td>CSHSL2[3:0]</td> <td>GPT2.GTCNT ハードウェアカウンタスタート要因選択ビット</td> </tr> <tr> <td>b11</td> <td></td> <td></td> </tr> <tr> <td>b12</td> <td>CSHSL3[3:0]</td> <td>GPT3.GTCNT ハードウェアカウンタスタート要因選択ビット</td> </tr> <tr> <td>b15</td> <td></td> <td></td> </tr> </table> <p>・ GTHSSR.CSHSL0[3:0],CSHSL1[3:0],CSHSL2[3:0],CSHSL3[3:0]</p> <p>0000b : AN000 用コンパレータ検出 0001b : AN001 用コンパレータ検出 0010b : AN002 用コンパレータ検出 0011b : 設定しないでください 0100b : AN100 用コンパレータ検出 0101b : AN101 用コンパレータ検出 0110b : AN102 用コンパレータ検出 0111b : 設定しないでください 1000b : GTIOC3A 端子入力 1001b : GTIOC3B 端子入力 1010b : GTIOC3A 内部出力 (アウトプットコンペア) 1011b : GTIOC3B 内部出力 (アウトプットコンペア) 1100b : GTETRGO 端子入力</p>	b0	CSHSL0[3:0]	GPT0.GTCNT ハードウェアカウンタスタート要因選択ビット	b3			b4	CSHSL1[3:0]	GPT1.GTCNT ハードウェアカウンタスタート要因選択ビット	b7			b8	CSHSL2[3:0]	GPT2.GTCNT ハードウェアカウンタスタート要因選択ビット	b11			b12	CSHSL3[3:0]	GPT3.GTCNT ハードウェアカウンタスタート要因選択ビット	b15			<p>● 汎用 PWM タイマハードウェアスタート要因セレクトレジスタ (GTHSSR)</p> <table border="1"> <tr> <td>b0</td> <td>CSHSL0[3:0]</td> <td>GPT0.GTCNT ハードウェアカウンタスタート要因選択ビット</td> </tr> <tr> <td>b3</td> <td></td> <td></td> </tr> <tr> <td>b4</td> <td>CSHSL1[3:0]</td> <td>GPT1.GTCNT ハードウェアカウンタスタート要因選択ビット</td> </tr> <tr> <td>b7</td> <td></td> <td></td> </tr> <tr> <td>b8</td> <td>CSHSL2[3:0]</td> <td>GPT2.GTCNT ハードウェアカウンタスタート要因選択ビット</td> </tr> <tr> <td>b11</td> <td></td> <td></td> </tr> <tr> <td>b12</td> <td>CSHSL3[3:0]</td> <td>GPT3.GTCNT ハードウェアカウンタスタート要因選択ビット</td> </tr> <tr> <td>b15</td> <td></td> <td></td> </tr> </table> <p>・ GPT.GTHSSR.CSHSL0[3:0],CSHSL1[3:0],CSHSL2[3:0],CSHSL3[3:0]</p> <p>0000b : AN000 用コンパレータ検出 0001b : AN001 用コンパレータ検出 0010b : AN002 用コンパレータ検出 0011b : 設定しないでください 0100b : AN100 用コンパレータ検出 0101b : AN101 用コンパレータ検出 0110b : AN102 用コンパレータ検出 0111b : 設定しないでください 1000b : GTIOC3A 端子入力 1001b : GTIOC3B 端子入力 1010b : GTIOC3A 内部出力 (アウトプットコンペア) ※ 1011b : GTIOC3B 内部出力 (アウトプットコンペア) ※ 1100b : GTETRGO 端子入力</p> <table border="1"> <tr> <td>b0</td> <td>CSHSL4[3:0]</td> <td>GPT4.GTCNT ハードウェアカウンタスタート要因選択ビット</td> </tr> <tr> <td>b3</td> <td></td> <td></td> </tr> <tr> <td>b4</td> <td>CSHSL5[3:0]</td> <td>GPT5.GTCNT ハードウェアカウンタスタート要因選択ビット</td> </tr> <tr> <td>b7</td> <td></td> <td></td> </tr> <tr> <td>b8</td> <td>CSHSL6[3:0]</td> <td>GPT6.GTCNT ハードウェアカウンタスタート要因選択ビット</td> </tr> <tr> <td>b11</td> <td></td> <td></td> </tr> <tr> <td>b12</td> <td>CSHSL7[3:0]</td> <td>GPT7.GTCNT ハードウェアカウンタスタート要因選択ビット</td> </tr> <tr> <td>b15</td> <td></td> <td></td> </tr> </table> <p>・ GPTB.GTHSSR.CSHSL4[3:0],CSHSL5[3:0],CSHSL6[3:0],CSHSL7[3:0]</p> <p>0000b : AN000 用コンパレータ検出 0001b : AN001 用コンパレータ検出 0010b : AN002 用コンパレータ検出 0011b : 設定しないでください 0100b : AN100 用コンパレータ検出 0101b : AN101 用コンパレータ検出 0110b : AN102 用コンパレータ検出 0111b : 設定しないでください 1000b : GTIOC7A 端子入力 1001b : GTIOC7B 端子入力 1010b : GTIOC7A 内部出力 (アウトプットコンペア) ※ 1011b : GTIOC7B 内部出力 (アウトプットコンペア) ※ 1100b : GTETRGI 端子入力</p> <p>※CSHSL3[3:0]、CSHSL7[3:0]では、「設定しないでください」となります。</p>	b0	CSHSL0[3:0]	GPT0.GTCNT ハードウェアカウンタスタート要因選択ビット	b3			b4	CSHSL1[3:0]	GPT1.GTCNT ハードウェアカウンタスタート要因選択ビット	b7			b8	CSHSL2[3:0]	GPT2.GTCNT ハードウェアカウンタスタート要因選択ビット	b11			b12	CSHSL3[3:0]	GPT3.GTCNT ハードウェアカウンタスタート要因選択ビット	b15			b0	CSHSL4[3:0]	GPT4.GTCNT ハードウェアカウンタスタート要因選択ビット	b3			b4	CSHSL5[3:0]	GPT5.GTCNT ハードウェアカウンタスタート要因選択ビット	b7			b8	CSHSL6[3:0]	GPT6.GTCNT ハードウェアカウンタスタート要因選択ビット	b11			b12	CSHSL7[3:0]	GPT7.GTCNT ハードウェアカウンタスタート要因選択ビット	b15		
b0	CSHSL0[3:0]	GPT0.GTCNT ハードウェアカウンタスタート要因選択ビット																																																																								
b3																																																																										
b4	CSHSL1[3:0]	GPT1.GTCNT ハードウェアカウンタスタート要因選択ビット																																																																								
b7																																																																										
b8	CSHSL2[3:0]	GPT2.GTCNT ハードウェアカウンタスタート要因選択ビット																																																																								
b11																																																																										
b12	CSHSL3[3:0]	GPT3.GTCNT ハードウェアカウンタスタート要因選択ビット																																																																								
b15																																																																										
b0	CSHSL0[3:0]	GPT0.GTCNT ハードウェアカウンタスタート要因選択ビット																																																																								
b3																																																																										
b4	CSHSL1[3:0]	GPT1.GTCNT ハードウェアカウンタスタート要因選択ビット																																																																								
b7																																																																										
b8	CSHSL2[3:0]	GPT2.GTCNT ハードウェアカウンタスタート要因選択ビット																																																																								
b11																																																																										
b12	CSHSL3[3:0]	GPT3.GTCNT ハードウェアカウンタスタート要因選択ビット																																																																								
b15																																																																										
b0	CSHSL4[3:0]	GPT4.GTCNT ハードウェアカウンタスタート要因選択ビット																																																																								
b3																																																																										
b4	CSHSL5[3:0]	GPT5.GTCNT ハードウェアカウンタスタート要因選択ビット																																																																								
b7																																																																										
b8	CSHSL6[3:0]	GPT6.GTCNT ハードウェアカウンタスタート要因選択ビット																																																																								
b11																																																																										
b12	CSHSL7[3:0]	GPT7.GTCNT ハードウェアカウンタスタート要因選択ビット																																																																								
b15																																																																										

表2.20 機能および仕様の相違点(20)

項目		RX62T グループ	RX63T グループ																																				
汎用 PWM タイマ	レジスタ/ビット	<ul style="list-style-type: none"> 汎用 PWM タイマハードウェアストップ・クリア要因セレクトレジスタ (GTHPSR) <table border="1"> <tr> <td>b0 b3</td> <td>CSHPL0[3:0]</td> <td>GPT0.GTCNT ハードウェアカウンタストップ・クリア要因選択ビット</td> </tr> <tr> <td>b4 b7</td> <td>CSHPL1[3:0]</td> <td>GPT1.GTCNT ハードウェアカウンタストップ・クリア要因選択ビット</td> </tr> <tr> <td>b8 b11</td> <td>CSHPL2[3:0]</td> <td>GPT2.GTCNT ハードウェアカウンタストップ・クリア要因選択ビット</td> </tr> <tr> <td>b12 b15</td> <td>CSHPL3[3:0]</td> <td>GPT3.GTCNT ハードウェアカウンタストップ・クリア要因選択ビット</td> </tr> </table> <ul style="list-style-type: none"> GTHPSR.CSHPL0[3:0],CSHPL1[3:0],CSHPL2[3:0],CSHPL3[3:0] 0000b : AN000 用コンパレータ検出 0001b : AN001 用コンパレータ検出 0010b : AN002 用コンパレータ検出 0011b : 設定しないでください 0100b : AN100 用コンパレータ検出 0101b : AN101 用コンパレータ検出 0110b : AN102 用コンパレータ検出 0111b : 設定しないでください 1000b : GTIOC3A 端子入力 1001b : GTIOC3B 端子入力 1010b : GTIOC3A 内部出力 (アウトプットコンペア) 1011b : GTIOC3B 内部出力 (アウトプットコンペア) 1100b : GTETRG 端子入力 	b0 b3	CSHPL0[3:0]	GPT0.GTCNT ハードウェアカウンタストップ・クリア要因選択ビット	b4 b7	CSHPL1[3:0]	GPT1.GTCNT ハードウェアカウンタストップ・クリア要因選択ビット	b8 b11	CSHPL2[3:0]	GPT2.GTCNT ハードウェアカウンタストップ・クリア要因選択ビット	b12 b15	CSHPL3[3:0]	GPT3.GTCNT ハードウェアカウンタストップ・クリア要因選択ビット	<ul style="list-style-type: none"> 汎用 PWM タイマハードウェアストップ・クリア要因セレクトレジスタ (GTHPSR) <table border="1"> <tr> <td>b0 b3</td> <td>CSHPL0[3:0]</td> <td>GPT0.GTCNT ハードウェアカウンタストップ・クリア要因選択ビット</td> </tr> <tr> <td>b4 b7</td> <td>CSHPL1[3:0]</td> <td>GPT1.GTCNT ハードウェアカウンタストップ・クリア要因選択ビット</td> </tr> <tr> <td>b8 b11</td> <td>CSHPL2[3:0]</td> <td>GPT2.GTCNT ハードウェアカウンタストップ・クリア要因選択ビット</td> </tr> <tr> <td>b12 b15</td> <td>CSHPL3[3:0]</td> <td>GPT3.GTCNT ハードウェアカウンタストップ・クリア要因選択ビット</td> </tr> </table> <ul style="list-style-type: none"> GPT.GTHPSR.CSHPL0[3:0],CSHPL1[3:0],CSHPL2[3:0],CSHPL3[3:0] 0000b : AN000 用コンパレータ検出 0001b : AN001 用コンパレータ検出 0010b : AN002 用コンパレータ検出 0011b : 設定しないでください 0100b : AN100 用コンパレータ検出 0101b : AN101 用コンパレータ検出 0110b : AN102 用コンパレータ検出 0111b : 設定しないでください 1000b : GTIOC3A 端子入力 1001b : GTIOC3B 端子入力 1010b : GTIOC3A 内部出力 (アウトプットコンペア) ※ 1011b : GTIOC3B 内部出力 (アウトプットコンペア) ※ 1100b : GTETRG0 端子入力 <table border="1"> <tr> <td>b0 b3</td> <td>CSHPL4[3:0]</td> <td>GPT4.GTCNT ハードウェアカウンタストップ・クリア要因選択ビット</td> </tr> <tr> <td>b4 b7</td> <td>CSHPL5[3:0]</td> <td>GPT5.GTCNT ハードウェアカウンタストップ・クリア要因選択ビット</td> </tr> <tr> <td>b8 b11</td> <td>CSHPL6[3:0]</td> <td>GPT6.GTCNT ハードウェアカウンタストップ・クリア要因選択ビット</td> </tr> <tr> <td>b12 b15</td> <td>CSHPL7[3:0]</td> <td>GPT7.GTCNT ハードウェアカウンタストップ・クリア要因選択ビット</td> </tr> </table> <ul style="list-style-type: none"> GPTB.GTHPSR.CSHPL4[3:0],CSHPL5[3:0],CSHPL6[3:0],CSHPL7[3:0] 0000b : AN000 用コンパレータ検出 0001b : AN001 用コンパレータ検出 0010b : AN002 用コンパレータ検出 0011b : 設定しないでください 0100b : AN100 用コンパレータ検出 0101b : AN101 用コンパレータ検出 0110b : AN102 用コンパレータ検出 0111b : 設定しないでください 1000b : GTIOC7A 端子入力 1001b : GTIOC7B 端子入力 1010b : GTIOC7A 内部出力 (アウトプットコンペア) ※ 1011b : GTIOC7B 内部出力 (アウトプットコンペア) ※ 1100b : GTETRG1 端子入力 <p>※CSHPL3[3:0]、CSHPL7[3:0]では、「設定しないでください」となります。</p>	b0 b3	CSHPL0[3:0]	GPT0.GTCNT ハードウェアカウンタストップ・クリア要因選択ビット	b4 b7	CSHPL1[3:0]	GPT1.GTCNT ハードウェアカウンタストップ・クリア要因選択ビット	b8 b11	CSHPL2[3:0]	GPT2.GTCNT ハードウェアカウンタストップ・クリア要因選択ビット	b12 b15	CSHPL3[3:0]	GPT3.GTCNT ハードウェアカウンタストップ・クリア要因選択ビット	b0 b3	CSHPL4[3:0]	GPT4.GTCNT ハードウェアカウンタストップ・クリア要因選択ビット	b4 b7	CSHPL5[3:0]	GPT5.GTCNT ハードウェアカウンタストップ・クリア要因選択ビット	b8 b11	CSHPL6[3:0]	GPT6.GTCNT ハードウェアカウンタストップ・クリア要因選択ビット	b12 b15	CSHPL7[3:0]	GPT7.GTCNT ハードウェアカウンタストップ・クリア要因選択ビット
		b0 b3	CSHPL0[3:0]	GPT0.GTCNT ハードウェアカウンタストップ・クリア要因選択ビット																																			
b4 b7	CSHPL1[3:0]	GPT1.GTCNT ハードウェアカウンタストップ・クリア要因選択ビット																																					
b8 b11	CSHPL2[3:0]	GPT2.GTCNT ハードウェアカウンタストップ・クリア要因選択ビット																																					
b12 b15	CSHPL3[3:0]	GPT3.GTCNT ハードウェアカウンタストップ・クリア要因選択ビット																																					
b0 b3	CSHPL0[3:0]	GPT0.GTCNT ハードウェアカウンタストップ・クリア要因選択ビット																																					
b4 b7	CSHPL1[3:0]	GPT1.GTCNT ハードウェアカウンタストップ・クリア要因選択ビット																																					
b8 b11	CSHPL2[3:0]	GPT2.GTCNT ハードウェアカウンタストップ・クリア要因選択ビット																																					
b12 b15	CSHPL3[3:0]	GPT3.GTCNT ハードウェアカウンタストップ・クリア要因選択ビット																																					
b0 b3	CSHPL4[3:0]	GPT4.GTCNT ハードウェアカウンタストップ・クリア要因選択ビット																																					
b4 b7	CSHPL5[3:0]	GPT5.GTCNT ハードウェアカウンタストップ・クリア要因選択ビット																																					
b8 b11	CSHPL6[3:0]	GPT6.GTCNT ハードウェアカウンタストップ・クリア要因選択ビット																																					
b12 b15	CSHPL7[3:0]	GPT7.GTCNT ハードウェアカウンタストップ・クリア要因選択ビット																																					

表2.21 機能および仕様の相違点(21)

項目		RX62T グループ	RX63T グループ																																																																																																																																																
汎用 PWM タイマ	レジスタ/ビット	<ul style="list-style-type: none"> 汎用 PWM タイマ書き込み保護レジスタ (GTWP) <table border="1"> <tr><td>b0</td><td>WP0</td><td>GPT0 レジスタ書き込み許可ビット</td></tr> <tr><td>b1</td><td>WP1</td><td>GPT1 レジスタ書き込み許可ビット</td></tr> <tr><td>b2</td><td>WP2</td><td>GPT2 レジスタ書き込み許可ビット</td></tr> <tr><td>b3</td><td>WP3</td><td>GPT3 レジスタ書き込み許可ビット</td></tr> <tr><td>b4</td><td>—</td><td>(予約ビット)</td></tr> <tr><td>b15</td><td></td><td></td></tr> </table>	b0	WP0	GPT0 レジスタ書き込み許可ビット	b1	WP1	GPT1 レジスタ書き込み許可ビット	b2	WP2	GPT2 レジスタ書き込み許可ビット	b3	WP3	GPT3 レジスタ書き込み許可ビット	b4	—	(予約ビット)	b15			<ul style="list-style-type: none"> 汎用 PWM タイマ書き込み保護レジスタ (GTWP) ・ GPT.GTWP <table border="1"> <tr><td>b0</td><td>WP0</td><td>GPT0 レジスタ書き込み許可ビット</td></tr> <tr><td>b1</td><td>WP1</td><td>GPT1 レジスタ書き込み許可ビット</td></tr> <tr><td>b2</td><td>WP2</td><td>GPT2 レジスタ書き込み許可ビット</td></tr> <tr><td>b3</td><td>WP3</td><td>GPT3 レジスタ書き込み許可ビット</td></tr> <tr><td>b4</td><td>—</td><td>(予約ビット)</td></tr> <tr><td>b15</td><td></td><td></td></tr> </table> <ul style="list-style-type: none"> ・ GPTB.GTWP <table border="1"> <tr><td>b0</td><td>WP4</td><td>GPT4 レジスタ書き込み許可ビット</td></tr> <tr><td>b1</td><td>WP5</td><td>GPT5 レジスタ書き込み許可ビット</td></tr> <tr><td>b2</td><td>WP6</td><td>GPT6 レジスタ書き込み許可ビット</td></tr> <tr><td>b3</td><td>WP7</td><td>GPT7 レジスタ書き込み許可ビット</td></tr> <tr><td>b4</td><td>—</td><td>(予約ビット)</td></tr> <tr><td>b15</td><td></td><td></td></tr> </table>	b0	WP0	GPT0 レジスタ書き込み許可ビット	b1	WP1	GPT1 レジスタ書き込み許可ビット	b2	WP2	GPT2 レジスタ書き込み許可ビット	b3	WP3	GPT3 レジスタ書き込み許可ビット	b4	—	(予約ビット)	b15			b0	WP4	GPT4 レジスタ書き込み許可ビット	b1	WP5	GPT5 レジスタ書き込み許可ビット	b2	WP6	GPT6 レジスタ書き込み許可ビット	b3	WP7	GPT7 レジスタ書き込み許可ビット	b4	—	(予約ビット)	b15																																																																																												
		b0	WP0	GPT0 レジスタ書き込み許可ビット																																																																																																																																															
b1	WP1	GPT1 レジスタ書き込み許可ビット																																																																																																																																																	
b2	WP2	GPT2 レジスタ書き込み許可ビット																																																																																																																																																	
b3	WP3	GPT3 レジスタ書き込み許可ビット																																																																																																																																																	
b4	—	(予約ビット)																																																																																																																																																	
b15																																																																																																																																																			
b0	WP0	GPT0 レジスタ書き込み許可ビット																																																																																																																																																	
b1	WP1	GPT1 レジスタ書き込み許可ビット																																																																																																																																																	
b2	WP2	GPT2 レジスタ書き込み許可ビット																																																																																																																																																	
b3	WP3	GPT3 レジスタ書き込み許可ビット																																																																																																																																																	
b4	—	(予約ビット)																																																																																																																																																	
b15																																																																																																																																																			
b0	WP4	GPT4 レジスタ書き込み許可ビット																																																																																																																																																	
b1	WP5	GPT5 レジスタ書き込み許可ビット																																																																																																																																																	
b2	WP6	GPT6 レジスタ書き込み許可ビット																																																																																																																																																	
b3	WP7	GPT7 レジスタ書き込み許可ビット																																																																																																																																																	
b4	—	(予約ビット)																																																																																																																																																	
b15																																																																																																																																																			
		<ul style="list-style-type: none"> 汎用 PWM タイマシンクロレジスタ (GTSYNC) <table border="1"> <tr><td>b0</td><td>SYNC0[1:0]</td><td>GPT0.GTCNT カウンタ同期クリア要因選択ビット</td></tr> <tr><td>b1</td><td>—</td><td>(予約ビット)</td></tr> <tr><td>b2</td><td></td><td></td></tr> <tr><td>b3</td><td></td><td></td></tr> <tr><td>b4</td><td>SYNC1[1:0]</td><td>GPT1.GTCNT カウンタ同期クリア要因選択ビット</td></tr> <tr><td>b5</td><td>—</td><td>(予約ビット)</td></tr> <tr><td>b6</td><td></td><td></td></tr> <tr><td>b7</td><td></td><td></td></tr> <tr><td>b8</td><td>SYNC2[1:0]</td><td>GPT2.GTCNT カウンタ同期クリア要因選択ビット</td></tr> <tr><td>b9</td><td>—</td><td>(予約ビット)</td></tr> <tr><td>b10</td><td></td><td></td></tr> <tr><td>b11</td><td></td><td></td></tr> <tr><td>b12</td><td>SYNC3[1:0]</td><td>GPT3.GTCNT カウンタ同期クリア要因選択ビット</td></tr> <tr><td>b13</td><td>—</td><td>(予約ビット)</td></tr> <tr><td>b14</td><td></td><td></td></tr> <tr><td>b15</td><td></td><td></td></tr> </table>	b0	SYNC0[1:0]	GPT0.GTCNT カウンタ同期クリア要因選択ビット	b1	—	(予約ビット)	b2			b3			b4	SYNC1[1:0]	GPT1.GTCNT カウンタ同期クリア要因選択ビット	b5	—	(予約ビット)	b6			b7			b8	SYNC2[1:0]	GPT2.GTCNT カウンタ同期クリア要因選択ビット	b9	—	(予約ビット)	b10			b11			b12	SYNC3[1:0]	GPT3.GTCNT カウンタ同期クリア要因選択ビット	b13	—	(予約ビット)	b14			b15			<ul style="list-style-type: none"> 汎用 PWM タイマシンクロレジスタ (GTSYNC) ・ GPT.GTSYNC <table border="1"> <tr><td>b0</td><td>SYNC0[1:0]</td><td>GPT0.GTCNT カウンタ同期クリア要因選択ビット</td></tr> <tr><td>b1</td><td>—</td><td>(予約ビット)</td></tr> <tr><td>b2</td><td></td><td></td></tr> <tr><td>b3</td><td></td><td></td></tr> <tr><td>b4</td><td>SYNC1[1:0]</td><td>GPT1.GTCNT カウンタ同期クリア要因選択ビット</td></tr> <tr><td>b5</td><td>—</td><td>(予約ビット)</td></tr> <tr><td>b6</td><td></td><td></td></tr> <tr><td>b7</td><td></td><td></td></tr> <tr><td>b8</td><td>SYNC2[1:0]</td><td>GPT2.GTCNT カウンタ同期クリア要因選択ビット</td></tr> <tr><td>b9</td><td>—</td><td>(予約ビット)</td></tr> <tr><td>b10</td><td></td><td></td></tr> <tr><td>b11</td><td></td><td></td></tr> <tr><td>b12</td><td>SYNC3[1:0]</td><td>GPT3.GTCNT カウンタ同期クリア要因選択ビット</td></tr> <tr><td>b13</td><td>—</td><td>(予約ビット)</td></tr> <tr><td>b14</td><td></td><td></td></tr> <tr><td>b15</td><td></td><td></td></tr> </table> <ul style="list-style-type: none"> ・ GPTB.GTSYNC <table border="1"> <tr><td>b0</td><td>SYNC4[1:0]</td><td>GPT4.GTCNT カウンタ同期クリア要因選択ビット</td></tr> <tr><td>b1</td><td>—</td><td>(予約ビット)</td></tr> <tr><td>b2</td><td></td><td></td></tr> <tr><td>b3</td><td></td><td></td></tr> <tr><td>b4</td><td>SYNC5[1:0]</td><td>GPT5.GTCNT カウンタ同期クリア要因選択ビット</td></tr> <tr><td>b5</td><td>—</td><td>(予約ビット)</td></tr> <tr><td>b6</td><td></td><td></td></tr> <tr><td>b7</td><td></td><td></td></tr> <tr><td>b8</td><td>SYNC6[1:0]</td><td>GPT6.GTCNT カウンタ同期クリア要因選択ビット</td></tr> <tr><td>b9</td><td>—</td><td>(予約ビット)</td></tr> <tr><td>b10</td><td></td><td></td></tr> <tr><td>b11</td><td></td><td></td></tr> <tr><td>b12</td><td>SYNC7[1:0]</td><td>GPT7.GTCNT カウンタ同期クリア要因選択ビット</td></tr> <tr><td>b13</td><td>—</td><td>(予約ビット)</td></tr> <tr><td>b14</td><td></td><td></td></tr> <tr><td>b15</td><td></td><td></td></tr> </table>	b0	SYNC0[1:0]	GPT0.GTCNT カウンタ同期クリア要因選択ビット	b1	—	(予約ビット)	b2			b3			b4	SYNC1[1:0]	GPT1.GTCNT カウンタ同期クリア要因選択ビット	b5	—	(予約ビット)	b6			b7			b8	SYNC2[1:0]	GPT2.GTCNT カウンタ同期クリア要因選択ビット	b9	—	(予約ビット)	b10			b11			b12	SYNC3[1:0]	GPT3.GTCNT カウンタ同期クリア要因選択ビット	b13	—	(予約ビット)	b14			b15			b0	SYNC4[1:0]	GPT4.GTCNT カウンタ同期クリア要因選択ビット	b1	—	(予約ビット)	b2			b3			b4	SYNC5[1:0]	GPT5.GTCNT カウンタ同期クリア要因選択ビット	b5	—	(予約ビット)	b6			b7			b8	SYNC6[1:0]	GPT6.GTCNT カウンタ同期クリア要因選択ビット	b9	—	(予約ビット)	b10			b11			b12	SYNC7[1:0]	GPT7.GTCNT カウンタ同期クリア要因選択ビット	b13	—	(予約ビット)	b14			b15		
b0	SYNC0[1:0]	GPT0.GTCNT カウンタ同期クリア要因選択ビット																																																																																																																																																	
b1	—	(予約ビット)																																																																																																																																																	
b2																																																																																																																																																			
b3																																																																																																																																																			
b4	SYNC1[1:0]	GPT1.GTCNT カウンタ同期クリア要因選択ビット																																																																																																																																																	
b5	—	(予約ビット)																																																																																																																																																	
b6																																																																																																																																																			
b7																																																																																																																																																			
b8	SYNC2[1:0]	GPT2.GTCNT カウンタ同期クリア要因選択ビット																																																																																																																																																	
b9	—	(予約ビット)																																																																																																																																																	
b10																																																																																																																																																			
b11																																																																																																																																																			
b12	SYNC3[1:0]	GPT3.GTCNT カウンタ同期クリア要因選択ビット																																																																																																																																																	
b13	—	(予約ビット)																																																																																																																																																	
b14																																																																																																																																																			
b15																																																																																																																																																			
b0	SYNC0[1:0]	GPT0.GTCNT カウンタ同期クリア要因選択ビット																																																																																																																																																	
b1	—	(予約ビット)																																																																																																																																																	
b2																																																																																																																																																			
b3																																																																																																																																																			
b4	SYNC1[1:0]	GPT1.GTCNT カウンタ同期クリア要因選択ビット																																																																																																																																																	
b5	—	(予約ビット)																																																																																																																																																	
b6																																																																																																																																																			
b7																																																																																																																																																			
b8	SYNC2[1:0]	GPT2.GTCNT カウンタ同期クリア要因選択ビット																																																																																																																																																	
b9	—	(予約ビット)																																																																																																																																																	
b10																																																																																																																																																			
b11																																																																																																																																																			
b12	SYNC3[1:0]	GPT3.GTCNT カウンタ同期クリア要因選択ビット																																																																																																																																																	
b13	—	(予約ビット)																																																																																																																																																	
b14																																																																																																																																																			
b15																																																																																																																																																			
b0	SYNC4[1:0]	GPT4.GTCNT カウンタ同期クリア要因選択ビット																																																																																																																																																	
b1	—	(予約ビット)																																																																																																																																																	
b2																																																																																																																																																			
b3																																																																																																																																																			
b4	SYNC5[1:0]	GPT5.GTCNT カウンタ同期クリア要因選択ビット																																																																																																																																																	
b5	—	(予約ビット)																																																																																																																																																	
b6																																																																																																																																																			
b7																																																																																																																																																			
b8	SYNC6[1:0]	GPT6.GTCNT カウンタ同期クリア要因選択ビット																																																																																																																																																	
b9	—	(予約ビット)																																																																																																																																																	
b10																																																																																																																																																			
b11																																																																																																																																																			
b12	SYNC7[1:0]	GPT7.GTCNT カウンタ同期クリア要因選択ビット																																																																																																																																																	
b13	—	(予約ビット)																																																																																																																																																	
b14																																																																																																																																																			
b15																																																																																																																																																			

表.2.22 機能および仕様の相違点(22)

項目		RX62T グループ	RX63T グループ																																																																																							
汎用 PWM タイマ	レジスタ/ビット	<ul style="list-style-type: none"> 汎用 PWM タイマスタート書き込み保護レジスタ (GTSWP) <table border="1"> <tr><td>b0</td><td>SWP0</td><td>GTSTR.CST0 ビット書き込み禁止ビット</td></tr> <tr><td>b1</td><td>SWP1</td><td>GTSTR.CST1 ビット書き込み禁止ビット</td></tr> <tr><td>b2</td><td>SWP2</td><td>GTSTR.CST2 ビット書き込み禁止ビット</td></tr> <tr><td>b3</td><td>SWP3</td><td>GTSTR.CST3 ビット書き込み禁止ビット</td></tr> <tr><td>b4</td><td>—</td><td>(予約ビット)</td></tr> <tr><td>b15</td><td>—</td><td>(予約ビット)</td></tr> </table>	b0	SWP0	GTSTR.CST0 ビット書き込み禁止ビット	b1	SWP1	GTSTR.CST1 ビット書き込み禁止ビット	b2	SWP2	GTSTR.CST2 ビット書き込み禁止ビット	b3	SWP3	GTSTR.CST3 ビット書き込み禁止ビット	b4	—	(予約ビット)	b15	—	(予約ビット)	<ul style="list-style-type: none"> 汎用 PWM タイマスタート書き込み保護レジスタ (GTSWP) ・ GPT.GTSWP <table border="1"> <tr><td>b0</td><td>SWP0</td><td>GTSTR.CST0 ビット書き込み禁止ビット</td></tr> <tr><td>b1</td><td>SWP1</td><td>GTSTR.CST1 ビット書き込み禁止ビット</td></tr> <tr><td>b2</td><td>SWP2</td><td>GTSTR.CST2 ビット書き込み禁止ビット</td></tr> <tr><td>b3</td><td>SWP3</td><td>GTSTR.CST3 ビット書き込み禁止ビット</td></tr> <tr><td>b4</td><td>—</td><td>(予約ビット)</td></tr> <tr><td>b15</td><td>—</td><td>(予約ビット)</td></tr> </table> <ul style="list-style-type: none"> ・ GPTB.GTSWP <table border="1"> <tr><td>b0</td><td>SWP4</td><td>GTSTR.CST4 ビット書き込み禁止ビット</td></tr> <tr><td>b1</td><td>SWP5</td><td>GTSTR.CST5 ビット書き込み禁止ビット</td></tr> <tr><td>b2</td><td>SWP6</td><td>GTSTR.CST6 ビット書き込み禁止ビット</td></tr> <tr><td>b3</td><td>SWP7</td><td>GTSTR.CST7 ビット書き込み禁止ビット</td></tr> <tr><td>b4</td><td>—</td><td>(予約ビット)</td></tr> <tr><td>b15</td><td>—</td><td>(予約ビット)</td></tr> </table>	b0	SWP0	GTSTR.CST0 ビット書き込み禁止ビット	b1	SWP1	GTSTR.CST1 ビット書き込み禁止ビット	b2	SWP2	GTSTR.CST2 ビット書き込み禁止ビット	b3	SWP3	GTSTR.CST3 ビット書き込み禁止ビット	b4	—	(予約ビット)	b15	—	(予約ビット)	b0	SWP4	GTSTR.CST4 ビット書き込み禁止ビット	b1	SWP5	GTSTR.CST5 ビット書き込み禁止ビット	b2	SWP6	GTSTR.CST6 ビット書き込み禁止ビット	b3	SWP7	GTSTR.CST7 ビット書き込み禁止ビット	b4	—	(予約ビット)	b15	—	(予約ビット)																																	
		b0	SWP0	GTSTR.CST0 ビット書き込み禁止ビット																																																																																						
b1	SWP1	GTSTR.CST1 ビット書き込み禁止ビット																																																																																								
b2	SWP2	GTSTR.CST2 ビット書き込み禁止ビット																																																																																								
b3	SWP3	GTSTR.CST3 ビット書き込み禁止ビット																																																																																								
b4	—	(予約ビット)																																																																																								
b15	—	(予約ビット)																																																																																								
b0	SWP0	GTSTR.CST0 ビット書き込み禁止ビット																																																																																								
b1	SWP1	GTSTR.CST1 ビット書き込み禁止ビット																																																																																								
b2	SWP2	GTSTR.CST2 ビット書き込み禁止ビット																																																																																								
b3	SWP3	GTSTR.CST3 ビット書き込み禁止ビット																																																																																								
b4	—	(予約ビット)																																																																																								
b15	—	(予約ビット)																																																																																								
b0	SWP4	GTSTR.CST4 ビット書き込み禁止ビット																																																																																								
b1	SWP5	GTSTR.CST5 ビット書き込み禁止ビット																																																																																								
b2	SWP6	GTSTR.CST6 ビット書き込み禁止ビット																																																																																								
b3	SWP7	GTSTR.CST7 ビット書き込み禁止ビット																																																																																								
b4	—	(予約ビット)																																																																																								
b15	—	(予約ビット)																																																																																								
		<ul style="list-style-type: none"> LOCO カウントコントロールレジスタ (LCCR) <table border="1"> <tr><td>b0</td><td>LCNTE</td><td>LOCO カウント機能許可ビット</td></tr> <tr><td>b1</td><td>LCNTCR</td><td>LOCO カウント値クリアビット</td></tr> <tr><td>b2</td><td>LCNTS</td><td>LOCO カウント値セットビット</td></tr> <tr><td>b3</td><td>—</td><td>(予約ビット)</td></tr> <tr><td>b4</td><td>LCINTC</td><td>LOCO 分周クロック立ち上がり割り込み許可ビット</td></tr> <tr><td>b5</td><td>LCINTD</td><td>LOCO カウント値偏差超え割り込み許可ビット</td></tr> <tr><td>b6</td><td>LCINTO</td><td>LCNT オーバフロー割り込み許可ビット</td></tr> <tr><td>b7</td><td>—</td><td>(予約ビット)</td></tr> <tr><td>b8</td><td>LCCTO[2:0]</td><td>LOCO 分周クロック立ち上がり割り込み間引き回数設定ビット</td></tr> <tr><td>b10</td><td>LCNTAT</td><td>LOCO カウント結果間引き設定ビット</td></tr> <tr><td>b12</td><td>TPSC[1:0]</td><td>LOCO カウントクロック選択ビット</td></tr> <tr><td>b13</td><td>—</td><td>(予約ビット)</td></tr> <tr><td>b14</td><td>LPSC[1:0]</td><td>LOCO 分周クロック選択ビット</td></tr> <tr><td>b15</td><td>—</td><td>(予約ビット)</td></tr> </table> <p>LCCR.TPSC[1:0] 00b : ICLK (システムクロック) 01b : ICLK/2 (システムクロック/2) 10b : ICLK/4 (システムクロック/4) 11b : ICLK/8 (システムクロック/8)</p>	b0	LCNTE	LOCO カウント機能許可ビット	b1	LCNTCR	LOCO カウント値クリアビット	b2	LCNTS	LOCO カウント値セットビット	b3	—	(予約ビット)	b4	LCINTC	LOCO 分周クロック立ち上がり割り込み許可ビット	b5	LCINTD	LOCO カウント値偏差超え割り込み許可ビット	b6	LCINTO	LCNT オーバフロー割り込み許可ビット	b7	—	(予約ビット)	b8	LCCTO[2:0]	LOCO 分周クロック立ち上がり割り込み間引き回数設定ビット	b10	LCNTAT	LOCO カウント結果間引き設定ビット	b12	TPSC[1:0]	LOCO カウントクロック選択ビット	b13	—	(予約ビット)	b14	LPSC[1:0]	LOCO 分周クロック選択ビット	b15	—	(予約ビット)	<ul style="list-style-type: none"> LOCO カウントコントロールレジスタ (LCCR) <table border="1"> <tr><td>b0</td><td>LCNTE</td><td>カウント機能許可ビット</td></tr> <tr><td>b1</td><td>LCNTCR</td><td>カウント値クリアビット</td></tr> <tr><td>b2</td><td>LCNTS</td><td>カウント値セットビット</td></tr> <tr><td>b3</td><td>—</td><td>(予約ビット)</td></tr> <tr><td>b4</td><td>LCINTC</td><td>IWDTCCLK 分周クロック立ち上がり割り込み許可ビット</td></tr> <tr><td>b5</td><td>LCINTD</td><td>カウント値偏差超え割り込み許可ビット</td></tr> <tr><td>b6</td><td>LCINTO</td><td>LCNT オーバフロー割り込み許可ビット</td></tr> <tr><td>b7</td><td>—</td><td>(予約ビット)</td></tr> <tr><td>b8</td><td>LCCTO[2:0]</td><td>IWDTCCLK 分周クロック立ち上がり割り込み間引き回数設定ビット</td></tr> <tr><td>b10</td><td>LCNTAT</td><td>カウント結果間引き設定ビット</td></tr> <tr><td>b11</td><td>LCNTAT</td><td>カウント結果間引き設定ビット</td></tr> <tr><td>b12</td><td>TPSC[1:0]</td><td>カウントクロック選択ビット</td></tr> <tr><td>b13</td><td>—</td><td>(予約ビット)</td></tr> <tr><td>b14</td><td>LPSC[1:0]</td><td>IWDTCCLK 分周クロック選択ビット</td></tr> <tr><td>b15</td><td>—</td><td>(予約ビット)</td></tr> </table> <p>LCCR.TPSC[1:0] 00b : PCLKA (タイムモジュールクロック) 01b : PCLKA/2 (タイムモジュールクロック/2) 10b : PCLKA/4 (タイムモジュールクロック/4) 11b : PCLKA/8 (タイムモジュールクロック/8)</p>	b0	LCNTE	カウント機能許可ビット	b1	LCNTCR	カウント値クリアビット	b2	LCNTS	カウント値セットビット	b3	—	(予約ビット)	b4	LCINTC	IWDTCCLK 分周クロック立ち上がり割り込み許可ビット	b5	LCINTD	カウント値偏差超え割り込み許可ビット	b6	LCINTO	LCNT オーバフロー割り込み許可ビット	b7	—	(予約ビット)	b8	LCCTO[2:0]	IWDTCCLK 分周クロック立ち上がり割り込み間引き回数設定ビット	b10	LCNTAT	カウント結果間引き設定ビット	b11	LCNTAT	カウント結果間引き設定ビット	b12	TPSC[1:0]	カウントクロック選択ビット	b13	—	(予約ビット)	b14	LPSC[1:0]	IWDTCCLK 分周クロック選択ビット	b15	—	(予約ビット)
b0	LCNTE	LOCO カウント機能許可ビット																																																																																								
b1	LCNTCR	LOCO カウント値クリアビット																																																																																								
b2	LCNTS	LOCO カウント値セットビット																																																																																								
b3	—	(予約ビット)																																																																																								
b4	LCINTC	LOCO 分周クロック立ち上がり割り込み許可ビット																																																																																								
b5	LCINTD	LOCO カウント値偏差超え割り込み許可ビット																																																																																								
b6	LCINTO	LCNT オーバフロー割り込み許可ビット																																																																																								
b7	—	(予約ビット)																																																																																								
b8	LCCTO[2:0]	LOCO 分周クロック立ち上がり割り込み間引き回数設定ビット																																																																																								
b10	LCNTAT	LOCO カウント結果間引き設定ビット																																																																																								
b12	TPSC[1:0]	LOCO カウントクロック選択ビット																																																																																								
b13	—	(予約ビット)																																																																																								
b14	LPSC[1:0]	LOCO 分周クロック選択ビット																																																																																								
b15	—	(予約ビット)																																																																																								
b0	LCNTE	カウント機能許可ビット																																																																																								
b1	LCNTCR	カウント値クリアビット																																																																																								
b2	LCNTS	カウント値セットビット																																																																																								
b3	—	(予約ビット)																																																																																								
b4	LCINTC	IWDTCCLK 分周クロック立ち上がり割り込み許可ビット																																																																																								
b5	LCINTD	カウント値偏差超え割り込み許可ビット																																																																																								
b6	LCINTO	LCNT オーバフロー割り込み許可ビット																																																																																								
b7	—	(予約ビット)																																																																																								
b8	LCCTO[2:0]	IWDTCCLK 分周クロック立ち上がり割り込み間引き回数設定ビット																																																																																								
b10	LCNTAT	カウント結果間引き設定ビット																																																																																								
b11	LCNTAT	カウント結果間引き設定ビット																																																																																								
b12	TPSC[1:0]	カウントクロック選択ビット																																																																																								
b13	—	(予約ビット)																																																																																								
b14	LPSC[1:0]	IWDTCCLK 分周クロック選択ビット																																																																																								
b15	—	(予約ビット)																																																																																								

表2.23 機能および仕様の相違点(23)

項目		RX62T グループ	RX63T グループ																																																																																								
汎用 PWM タイマ	レジスタ/ビット	<ul style="list-style-type: none"> ● LOCO カウントステータスレジスタ (LCST) <table border="1"> <tr> <td>b0</td> <td>LISC</td> <td>LOCO 分周クロック立ち上がり割り込み要求フラグ</td> </tr> <tr> <td>b1</td> <td>LISD</td> <td>LOCO カウント値偏差超え割り込み要求フラグ</td> </tr> <tr> <td>b2</td> <td>LISO</td> <td>LCNT オーバフロー割り込み要求フラグ</td> </tr> </table> 	b0	LISC	LOCO 分周クロック立ち上がり割り込み要求フラグ	b1	LISD	LOCO カウント値偏差超え割り込み要求フラグ	b2	LISO	LCNT オーバフロー割り込み要求フラグ	<ul style="list-style-type: none"> ● LOCO カウントステータスレジスタ (LCST) <table border="1"> <tr> <td>b0</td> <td>LISC</td> <td>IWDTCLK 分周クロック立ち上がり割り込み要求フラグ</td> </tr> <tr> <td>b1</td> <td>LISD</td> <td>IWDTCLK カウント値偏差超え割り込み要求フラグ</td> </tr> <tr> <td>b2</td> <td>LISO</td> <td>LCNT オーバフロー割り込み要求フラグ</td> </tr> </table> 	b0	LISC	IWDTCLK 分周クロック立ち上がり割り込み要求フラグ	b1	LISD	IWDTCLK カウント値偏差超え割り込み要求フラグ	b2	LISO	LCNT オーバフロー割り込み要求フラグ																																																																						
		b0	LISC	LOCO 分周クロック立ち上がり割り込み要求フラグ																																																																																							
		b1	LISD	LOCO カウント値偏差超え割り込み要求フラグ																																																																																							
		b2	LISO	LCNT オーバフロー割り込み要求フラグ																																																																																							
b0	LISC	IWDTCLK 分周クロック立ち上がり割り込み要求フラグ																																																																																									
b1	LISD	IWDTCLK カウント値偏差超え割り込み要求フラグ																																																																																									
b2	LISO	LCNT オーバフロー割り込み要求フラグ																																																																																									
<ul style="list-style-type: none"> ● 汎用 PWM タイマコントロールレジスタ (GTCR) <table border="1"> <tr> <td>b0</td> <td>MD[2:0]</td> <td>モード選択ビット</td> </tr> <tr> <td>b2</td> <td></td> <td></td> </tr> <tr> <td>b3</td> <td>—</td> <td>(予約ビット)</td> </tr> <tr> <td>b7</td> <td></td> <td></td> </tr> <tr> <td>b8</td> <td>TPCS[1:0]</td> <td>タイマプリスケアラ選択ビット</td> </tr> <tr> <td>b9</td> <td></td> <td></td> </tr> <tr> <td>b10</td> <td>—</td> <td>(予約ビット)</td> </tr> <tr> <td>b11</td> <td></td> <td></td> </tr> <tr> <td>b12</td> <td>CCLR[1:0]</td> <td>カウンタクリア要因選択ビット</td> </tr> <tr> <td>b13</td> <td></td> <td></td> </tr> <tr> <td>b14</td> <td>—</td> <td>(予約ビット)</td> </tr> <tr> <td>b15</td> <td></td> <td></td> </tr> </table> <p>GTCR.CCLR[1:0] 00b : ICLK(システムクロック) 01b : ICLK/2(システムクロック/2) 10b : ICLK/4(システムクロック/4) 11b : ICLK/8(システムクロック/8)</p> 	b0	MD[2:0]	モード選択ビット	b2			b3	—	(予約ビット)	b7			b8	TPCS[1:0]	タイマプリスケアラ選択ビット	b9			b10	—	(予約ビット)	b11			b12	CCLR[1:0]	カウンタクリア要因選択ビット	b13			b14	—	(予約ビット)	b15			<ul style="list-style-type: none"> ● 汎用 PWM タイマコントロールレジスタ (GTCR) <table border="1"> <tr> <td>b0</td> <td>MD[2:0]</td> <td>モード選択ビット</td> </tr> <tr> <td>b2</td> <td></td> <td></td> </tr> <tr> <td>b3</td> <td>—</td> <td>(予約ビット)</td> </tr> <tr> <td>b7</td> <td></td> <td></td> </tr> <tr> <td>b8</td> <td>TPCS[1:0]</td> <td>タイマプリスケアラ選択ビット</td> </tr> <tr> <td>b9</td> <td></td> <td></td> </tr> <tr> <td>b10</td> <td>—</td> <td>(予約ビット)</td> </tr> <tr> <td>b11</td> <td></td> <td></td> </tr> <tr> <td>b12</td> <td>CCLR[1:0]</td> <td>カウンタクリア要因選択ビット</td> </tr> <tr> <td>b13</td> <td></td> <td></td> </tr> <tr> <td>b14</td> <td>—</td> <td>(予約ビット)</td> </tr> <tr> <td>b15</td> <td></td> <td></td> </tr> </table> <p>GTCR.CCLR[1:0] 00b : PCLKA(タイマモジュールクロック) 01b : PCLKA/2(タイマモジュールクロック/2) 10b : PCLKA/4(タイマモジュールクロック/4) 11b : PCLKA/8(タイマモジュールクロック/8)</p> 	b0	MD[2:0]	モード選択ビット	b2			b3	—	(予約ビット)	b7			b8	TPCS[1:0]	タイマプリスケアラ選択ビット	b9			b10	—	(予約ビット)	b11			b12	CCLR[1:0]	カウンタクリア要因選択ビット	b13			b14	—	(予約ビット)	b15																				
b0	MD[2:0]	モード選択ビット																																																																																									
b2																																																																																											
b3	—	(予約ビット)																																																																																									
b7																																																																																											
b8	TPCS[1:0]	タイマプリスケアラ選択ビット																																																																																									
b9																																																																																											
b10	—	(予約ビット)																																																																																									
b11																																																																																											
b12	CCLR[1:0]	カウンタクリア要因選択ビット																																																																																									
b13																																																																																											
b14	—	(予約ビット)																																																																																									
b15																																																																																											
b0	MD[2:0]	モード選択ビット																																																																																									
b2																																																																																											
b3	—	(予約ビット)																																																																																									
b7																																																																																											
b8	TPCS[1:0]	タイマプリスケアラ選択ビット																																																																																									
b9																																																																																											
b10	—	(予約ビット)																																																																																									
b11																																																																																											
b12	CCLR[1:0]	カウンタクリア要因選択ビット																																																																																									
b13																																																																																											
b14	—	(予約ビット)																																																																																									
b15																																																																																											
<ul style="list-style-type: none"> ● 汎用 PWM タイマ割り込み、A/D 変換開始要求間引き設定レジスタ (GTITC) <table border="1"> <tr> <td>b0</td> <td>ITLA</td> <td>GTCCRA コンペアマッチ/インプットキャプチャ割り込み連動ビット</td> </tr> <tr> <td>b1</td> <td>ITLB</td> <td>GTCCRB コンペアマッチ/インプットキャプチャ割り込み連動ビット</td> </tr> <tr> <td>b2</td> <td>ITLC</td> <td>GTCCRC コンペアマッチ割り込み連動ビット</td> </tr> <tr> <td>b3</td> <td>ITLD</td> <td>GTCCRD コンペアマッチ割り込み連動ビット</td> </tr> <tr> <td>b4</td> <td>ITLE</td> <td>GTCCRE コンペアマッチ割り込み連動ビット</td> </tr> <tr> <td>b5</td> <td>ITLF</td> <td>GTCCRF コンペアマッチ割り込み連動ビット</td> </tr> <tr> <td>b6</td> <td>IVTC[1:0]</td> <td>GTCIV 割り込み間引き機能選択ビット</td> </tr> <tr> <td>b7</td> <td></td> <td></td> </tr> <tr> <td>b8</td> <td>IVTT[2:0]</td> <td>GTCIV 割り込み間引き回数選択ビット</td> </tr> <tr> <td>b10</td> <td></td> <td></td> </tr> <tr> <td>b11</td> <td>—</td> <td>(予約ビット)</td> </tr> <tr> <td>b12</td> <td>ADTAL</td> <td>GTADTRA A/D 変換開始要求連動ビット</td> </tr> <tr> <td>b13</td> <td>—</td> <td>(予約ビット)</td> </tr> <tr> <td>b14</td> <td>ADTBL</td> <td>GTADTRB A/D 変換開始要求連動ビット</td> </tr> <tr> <td>b15</td> <td>—</td> <td>(予約ビット)</td> </tr> </table> <p>GTITC.IVTC[1:0] 00b : 間引きしない 01b : のこぎり波のときにオーバーフロー、三角波のときに (山) をカウントして間引く 10b : のこぎり波のときにアンダフロー、三角波のときに (谷) をカウントして間引く 11b : のこぎり波のときにオーバーフロー/アンダフロー両方を、三角波のときに (谷/山) 両方をカウントして間引く</p> 	b0	ITLA	GTCCRA コンペアマッチ/インプットキャプチャ割り込み連動ビット	b1	ITLB	GTCCRB コンペアマッチ/インプットキャプチャ割り込み連動ビット	b2	ITLC	GTCCRC コンペアマッチ割り込み連動ビット	b3	ITLD	GTCCRD コンペアマッチ割り込み連動ビット	b4	ITLE	GTCCRE コンペアマッチ割り込み連動ビット	b5	ITLF	GTCCRF コンペアマッチ割り込み連動ビット	b6	IVTC[1:0]	GTCIV 割り込み間引き機能選択ビット	b7			b8	IVTT[2:0]	GTCIV 割り込み間引き回数選択ビット	b10			b11	—	(予約ビット)	b12	ADTAL	GTADTRA A/D 変換開始要求連動ビット	b13	—	(予約ビット)	b14	ADTBL	GTADTRB A/D 変換開始要求連動ビット	b15	—	(予約ビット)	<ul style="list-style-type: none"> ● 汎用 PWM タイマ割り込み、A/D 変換開始要求間引き設定レジスタ (GTITC) <table border="1"> <tr> <td>b0</td> <td>ITLA</td> <td>GTCCRA コンペアマッチ/インプットキャプチャ割り込み連動ビット</td> </tr> <tr> <td>b1</td> <td>ITLB</td> <td>GTCCRB コンペアマッチ/インプットキャプチャ割り込み連動ビット</td> </tr> <tr> <td>b2</td> <td>ITLC</td> <td>GTCCRC コンペアマッチ割り込み連動ビット</td> </tr> <tr> <td>b3</td> <td>ITLD</td> <td>GTCCRD コンペアマッチ割り込み連動ビット</td> </tr> <tr> <td>b4</td> <td>ITLE</td> <td>GTCCRE コンペアマッチ割り込み連動ビット</td> </tr> <tr> <td>b5</td> <td>ITLF</td> <td>GTCCRF コンペアマッチ割り込み連動ビット</td> </tr> <tr> <td>b6</td> <td>IVTC[1:0]</td> <td>GTCIV 割り込み間引き機能選択ビット</td> </tr> <tr> <td>b7</td> <td></td> <td></td> </tr> <tr> <td>b8</td> <td>IVTT[2:0]</td> <td>GTCIV 割り込み間引き回数選択ビット</td> </tr> <tr> <td>b10</td> <td></td> <td></td> </tr> <tr> <td>b11</td> <td>—</td> <td>(予約ビット)</td> </tr> <tr> <td>b12</td> <td>ADTAL</td> <td>GTADTRA A/D 変換開始要求連動ビット</td> </tr> <tr> <td>b13</td> <td>—</td> <td>(予約ビット)</td> </tr> <tr> <td>b14</td> <td>ADTBL</td> <td>GTADTRB A/D 変換開始要求連動ビット</td> </tr> <tr> <td>b15</td> <td>—</td> <td>(予約ビット)</td> </tr> </table> <p>GTITC.IVTC[1:0] 00b : 間引きしない 01b : のこぎり波のときにオーバーフロー/アンダフロー両方を、三角波のときに (山) をカウントして間引く 10b : のこぎり波のときにオーバーフロー/アンダフロー両方を、三角波のときに (谷) をカウントして間引く 11b : のこぎり波のときにオーバーフロー/アンダフロー両方を、三角波のときに (谷/山) 両方をカウントして間引く</p> 	b0	ITLA	GTCCRA コンペアマッチ/インプットキャプチャ割り込み連動ビット	b1	ITLB	GTCCRB コンペアマッチ/インプットキャプチャ割り込み連動ビット	b2	ITLC	GTCCRC コンペアマッチ割り込み連動ビット	b3	ITLD	GTCCRD コンペアマッチ割り込み連動ビット	b4	ITLE	GTCCRE コンペアマッチ割り込み連動ビット	b5	ITLF	GTCCRF コンペアマッチ割り込み連動ビット	b6	IVTC[1:0]	GTCIV 割り込み間引き機能選択ビット	b7			b8	IVTT[2:0]	GTCIV 割り込み間引き回数選択ビット	b10			b11	—	(予約ビット)	b12	ADTAL	GTADTRA A/D 変換開始要求連動ビット	b13	—	(予約ビット)	b14	ADTBL	GTADTRB A/D 変換開始要求連動ビット	b15	—	(予約ビット)
b0	ITLA	GTCCRA コンペアマッチ/インプットキャプチャ割り込み連動ビット																																																																																									
b1	ITLB	GTCCRB コンペアマッチ/インプットキャプチャ割り込み連動ビット																																																																																									
b2	ITLC	GTCCRC コンペアマッチ割り込み連動ビット																																																																																									
b3	ITLD	GTCCRD コンペアマッチ割り込み連動ビット																																																																																									
b4	ITLE	GTCCRE コンペアマッチ割り込み連動ビット																																																																																									
b5	ITLF	GTCCRF コンペアマッチ割り込み連動ビット																																																																																									
b6	IVTC[1:0]	GTCIV 割り込み間引き機能選択ビット																																																																																									
b7																																																																																											
b8	IVTT[2:0]	GTCIV 割り込み間引き回数選択ビット																																																																																									
b10																																																																																											
b11	—	(予約ビット)																																																																																									
b12	ADTAL	GTADTRA A/D 変換開始要求連動ビット																																																																																									
b13	—	(予約ビット)																																																																																									
b14	ADTBL	GTADTRB A/D 変換開始要求連動ビット																																																																																									
b15	—	(予約ビット)																																																																																									
b0	ITLA	GTCCRA コンペアマッチ/インプットキャプチャ割り込み連動ビット																																																																																									
b1	ITLB	GTCCRB コンペアマッチ/インプットキャプチャ割り込み連動ビット																																																																																									
b2	ITLC	GTCCRC コンペアマッチ割り込み連動ビット																																																																																									
b3	ITLD	GTCCRD コンペアマッチ割り込み連動ビット																																																																																									
b4	ITLE	GTCCRE コンペアマッチ割り込み連動ビット																																																																																									
b5	ITLF	GTCCRF コンペアマッチ割り込み連動ビット																																																																																									
b6	IVTC[1:0]	GTCIV 割り込み間引き機能選択ビット																																																																																									
b7																																																																																											
b8	IVTT[2:0]	GTCIV 割り込み間引き回数選択ビット																																																																																									
b10																																																																																											
b11	—	(予約ビット)																																																																																									
b12	ADTAL	GTADTRA A/D 変換開始要求連動ビット																																																																																									
b13	—	(予約ビット)																																																																																									
b14	ADTBL	GTADTRB A/D 変換開始要求連動ビット																																																																																									
b15	—	(予約ビット)																																																																																									
		<ul style="list-style-type: none"> ● デッドタイムコントロールレジスタ (GTDTCR) 	<ul style="list-style-type: none"> ● 汎用 PWM タイマデッドタイムコントロールレジスタ (GTDTCR) 																																																																																								

表2.24 機能および仕様の相違点(24)

項目		RX62T グループ	RX63T グループ																								
ウォッチ ドッグタイマ	機能	<ul style="list-style-type: none"> 仕様概要 <table border="1"> <tr> <td>クロック分周比</td> <td>4分周/64分周/128分周/512分周/ 2048分周/8192分周/32768分周/ 131072分周</td> </tr> <tr> <td>ビット数</td> <td>8ビット</td> </tr> <tr> <td>動作モード</td> <td>ウォッチドッグタイマモード インターバルタイマモード</td> </tr> <tr> <td>動作開始モード</td> <td>— レジスタスタートモード</td> </tr> <tr> <td>—</td> <td>—</td> </tr> <tr> <td>出力信号</td> <td>WDTOVF#信号出力（外部） リセット信号（内部） インターバルタイマ割り込み</td> </tr> </table> 	クロック分周比	4分周/64分周/128分周/512分周/ 2048分周/8192分周/32768分周/ 131072分周	ビット数	8ビット	動作モード	ウォッチドッグタイマモード インターバルタイマモード	動作開始モード	— レジスタスタートモード	—	—	出力信号	WDTOVF#信号出力（外部） リセット信号（内部） インターバルタイマ割り込み	<ul style="list-style-type: none"> 仕様概要 <table border="1"> <tr> <td>クロック分周比</td> <td>4分周/64分周/128分周/512分周/ 2048分周/8192分周</td> </tr> <tr> <td>ビット数</td> <td>14ビット</td> </tr> <tr> <td>動作モード</td> <td>ウォッチドッグタイマモード —</td> </tr> <tr> <td>動作開始モード</td> <td>オートスタートモード レジスタスタートモード</td> </tr> <tr> <td>ウィンドウ機能</td> <td>ウィンドウ開始/終了位置を設定可能</td> </tr> <tr> <td>出力信号</td> <td>— リセット信号（内部） 割り込み要求信号</td> </tr> </table> 	クロック分周比	4分周/64分周/128分周/512分周/ 2048分周/8192分周	ビット数	14ビット	動作モード	ウォッチドッグタイマモード —	動作開始モード	オートスタートモード レジスタスタートモード	ウィンドウ機能	ウィンドウ開始/終了位置を設定可能	出力信号	— リセット信号（内部） 割り込み要求信号
	クロック分周比	4分周/64分周/128分周/512分周/ 2048分周/8192分周/32768分周/ 131072分周																									
ビット数	8ビット																										
動作モード	ウォッチドッグタイマモード インターバルタイマモード																										
動作開始モード	— レジスタスタートモード																										
—	—																										
出力信号	WDTOVF#信号出力（外部） リセット信号（内部） インターバルタイマ割り込み																										
クロック分周比	4分周/64分周/128分周/512分周/ 2048分周/8192分周																										
ビット数	14ビット																										
動作モード	ウォッチドッグタイマモード —																										
動作開始モード	オートスタートモード レジスタスタートモード																										
ウィンドウ機能	ウィンドウ開始/終了位置を設定可能																										
出力信号	— リセット信号（内部） 割り込み要求信号																										
レジスタ/ ビット	<ul style="list-style-type: none"> タイマカウンタ (TCNT) タイマコントロール/ステータスレジスタ (TCSR) リセットコントロール/ステータスレジスタ (RSTCSR) ライトウィンドウ A レジスタ (WINA) ライトウィンドウ B レジスタ (WINB) 	<ul style="list-style-type: none"> WDT リフレッシュレジスタ (WDTRR) WDT コントロールレジスタ (WDTCR) WDT ステータスレジスタ (WDTSR) WDT リセットコントロールレジスタ (WDTRCR) 																									

表2.25 機能および仕様の相違点(25)

項目		RX62T グループ	RX63T グループ																																																																																			
独立 ウォッチ ドッグタイマ	機能	<ul style="list-style-type: none"> 仕様概要 <table border="1"> <tr><td>ビット数</td><td>14 ビット</td></tr> <tr><td>動作モード</td><td>ウォッチドッグタイマモード</td></tr> <tr><td>動作開始モード</td><td>—</td></tr> <tr><td></td><td>レジスタスタートモード</td></tr> <tr><td>ウィンドウ機能</td><td>—</td></tr> <tr><td>出力信号</td><td>リセット信号（内部）</td></tr> <tr><td></td><td>—</td></tr> </table> 	ビット数	14 ビット	動作モード	ウォッチドッグタイマモード	動作開始モード	—		レジスタスタートモード	ウィンドウ機能	—	出力信号	リセット信号（内部）		—	<ul style="list-style-type: none"> 仕様概要 <table border="1"> <tr><td>ビット数</td><td>14 ビット</td></tr> <tr><td>動作モード</td><td>ウォッチドッグタイマモード</td></tr> <tr><td>動作開始モード</td><td>オートスタートモード</td></tr> <tr><td></td><td>レジスタスタートモード</td></tr> <tr><td>ウィンドウ機能</td><td>ウィンドウ開始/終了位置を設定可能</td></tr> <tr><td>出力信号</td><td>リセット信号（内部）</td></tr> <tr><td></td><td>割り込み要求信号</td></tr> </table> 	ビット数	14 ビット	動作モード	ウォッチドッグタイマモード	動作開始モード	オートスタートモード		レジスタスタートモード	ウィンドウ機能	ウィンドウ開始/終了位置を設定可能	出力信号	リセット信号（内部）		割り込み要求信号																																																							
	ビット数	14 ビット																																																																																				
動作モード	ウォッチドッグタイマモード																																																																																					
動作開始モード	—																																																																																					
	レジスタスタートモード																																																																																					
ウィンドウ機能	—																																																																																					
出力信号	リセット信号（内部）																																																																																					
	—																																																																																					
ビット数	14 ビット																																																																																					
動作モード	ウォッチドッグタイマモード																																																																																					
動作開始モード	オートスタートモード																																																																																					
	レジスタスタートモード																																																																																					
ウィンドウ機能	ウィンドウ開始/終了位置を設定可能																																																																																					
出力信号	リセット信号（内部）																																																																																					
	割り込み要求信号																																																																																					
レジスタ/ ビット	<ul style="list-style-type: none"> IWDT コントロールレジスタ (IWDTCR) <table border="1"> <tr><td>b0</td><td>TOPS[1:0]</td><td>タイムアウト選択ビット</td></tr> <tr><td>b1</td><td></td><td></td></tr> <tr><td>b2</td><td>—</td><td>(予約ビット)</td></tr> <tr><td>b3</td><td></td><td></td></tr> <tr><td>b4</td><td>CKS[3:0]</td><td>クロック選択ビット</td></tr> <tr><td>b7</td><td></td><td></td></tr> <tr><td>b8</td><td>—</td><td>(予約ビット)</td></tr> <tr><td>b9</td><td></td><td></td></tr> <tr><td>b12</td><td>—</td><td>(予約ビット)</td></tr> <tr><td>b13</td><td></td><td></td></tr> </table> ・ IWDTCR.CKS[3:0] 00-b : IWDTCLK 0100b : IWDTCLK/16 0101b : IWDTCLK /32 0110b : IWDTCLK /64 0111b : IWDTCLK/128 1---b : IWDTCLK/256 IWDT ステータスレジスタ (IWDTSR) <table border="1"> <tr><td>b0</td><td>CNTVAL[13:0]</td><td>ダウンカウンタビット</td></tr> <tr><td>b13</td><td></td><td></td></tr> <tr><td>b14</td><td>UNDFE</td><td>アンダーフローフラグ</td></tr> <tr><td>b15</td><td>—</td><td>(予約ビット)</td></tr> </table> 	b0	TOPS[1:0]	タイムアウト選択ビット	b1			b2	—	(予約ビット)	b3			b4	CKS[3:0]	クロック選択ビット	b7			b8	—	(予約ビット)	b9			b12	—	(予約ビット)	b13			b0	CNTVAL[13:0]	ダウンカウンタビット	b13			b14	UNDFE	アンダーフローフラグ	b15	—	(予約ビット)	<ul style="list-style-type: none"> IWDT コントロールレジスタ (IWDTCR) <table border="1"> <tr><td>b0</td><td>TOPS[1:0]</td><td>タイムアウト期間選択ビット</td></tr> <tr><td>b1</td><td></td><td></td></tr> <tr><td>b2</td><td>—</td><td>(予約ビット)</td></tr> <tr><td>b3</td><td></td><td></td></tr> <tr><td>b4</td><td>CKS[3:0]</td><td>クロック分周比選択ビット</td></tr> <tr><td>b7</td><td></td><td></td></tr> <tr><td>b8</td><td>RPES[1:0]</td><td>ウィンドウ終了位置選択ビット</td></tr> <tr><td>b9</td><td></td><td></td></tr> <tr><td>b12</td><td>RPSS[1:0]</td><td>ウィンドウ開始位置選択ビット</td></tr> <tr><td>b13</td><td></td><td></td></tr> </table> ・ IWDTCR.CKS[3:0] 0000b : IWDTCLK 0010b : IWDTCLK/16 0011b : IWDTCLK /32 0100b : IWDTCLK /64 1111b : IWDTCLK/128 0101b : IWDTCLK/256 上記以外は設定しないでください IWDT ステータスレジスタ (IWDTSR) <table border="1"> <tr><td>b0</td><td>CNTVAL[13:0]</td><td>ダウンカウンタ値ビット</td></tr> <tr><td>b13</td><td></td><td></td></tr> <tr><td>b14</td><td>UNDFE</td><td>アンダーフローフラグ</td></tr> <tr><td>b15</td><td>REFE</td><td>リフレッシュエラーフラグ</td></tr> </table> IWDT リセットコントロールレジスタ (IWDTRCR) IWDT カウント停止コントロールレジスタ (IWDTCSTPR) 	b0	TOPS[1:0]	タイムアウト期間選択ビット	b1			b2	—	(予約ビット)	b3			b4	CKS[3:0]	クロック分周比選択ビット	b7			b8	RPES[1:0]	ウィンドウ終了位置選択ビット	b9			b12	RPSS[1:0]	ウィンドウ開始位置選択ビット	b13			b0	CNTVAL[13:0]	ダウンカウンタ値ビット	b13			b14	UNDFE	アンダーフローフラグ	b15	REFE	リフレッシュエラーフラグ
b0	TOPS[1:0]	タイムアウト選択ビット																																																																																				
b1																																																																																						
b2	—	(予約ビット)																																																																																				
b3																																																																																						
b4	CKS[3:0]	クロック選択ビット																																																																																				
b7																																																																																						
b8	—	(予約ビット)																																																																																				
b9																																																																																						
b12	—	(予約ビット)																																																																																				
b13																																																																																						
b0	CNTVAL[13:0]	ダウンカウンタビット																																																																																				
b13																																																																																						
b14	UNDFE	アンダーフローフラグ																																																																																				
b15	—	(予約ビット)																																																																																				
b0	TOPS[1:0]	タイムアウト期間選択ビット																																																																																				
b1																																																																																						
b2	—	(予約ビット)																																																																																				
b3																																																																																						
b4	CKS[3:0]	クロック分周比選択ビット																																																																																				
b7																																																																																						
b8	RPES[1:0]	ウィンドウ終了位置選択ビット																																																																																				
b9																																																																																						
b12	RPSS[1:0]	ウィンドウ開始位置選択ビット																																																																																				
b13																																																																																						
b0	CNTVAL[13:0]	ダウンカウンタ値ビット																																																																																				
b13																																																																																						
b14	UNDFE	アンダーフローフラグ																																																																																				
b15	REFE	リフレッシュエラーフラグ																																																																																				
USB2.0 ホスト/ ファン クションモ ジュール	レジスタ/ ビット	—	<ul style="list-style-type: none"> システムコンフィギュレーションコントロールレジスタ (SYSCFG) システムコンフィギュレーションステータスレジスタ 0 (SYSSTS0) デバイスステートコントロールレジスタ 0 (DVSTCTR0) CFIFO ポートレジスタ (CFIFO) D0FIFO ポートレジスタ (D0FIFO) D1FIFO ポートレジスタ (D1FIFO) CFIFO ポート選択レジスタ (CFIFOSEL) D0FIFO ポート選択レジスタ (D0FIFOSEL) D1FIFO ポート選択レジスタ (D1FIFOSEL) CFIFO ポートコントロールレジスタ (CFIFOCTR) D0FIFO ポートコントロールレジスタ (D0FIFOCTR) D1FIFO ポートコントロールレジスタ (D1FIFOCTR) 割り込み許可レジスタ 0 (INTENB0) 割り込み許可レジスタ 1 (INTENB1) BRDY 割り込み許可レジスタ (BRDYENB) NRDY 割り込み許可レジスタ (NRDYENB) BEMP 割り込み許可レジスタ (BEMPENB) 																																																																																			

表2.26 機能および仕様の相違点(26)

項目		RX62T グループ	RX63T グループ																																							
USB2.0 ホスト/ファンクションモジュール	レジスタ/ ビット	—	<ul style="list-style-type: none"> • SOF 出力コンフィギュレーションレジスタ (SOFCFG) • 割り込みステータスレジスタ 0 (INTSTS0) • 割り込みステータスレジスタ 1 (INTSTS1) • BRDY 割り込みステータスレジスタ (BRDYSTS) • NRDY 割り込みステータスレジスタ (NRDYSTS) • BEMP 割り込みステータスレジスタ (BEMPSTS) • フレームナンバレジスタ (FRMNUM) • デバイスステート切り替えレジスタ (DVCHGR) • USB アドレスレジスタ (USBADDR) • USB リクエストタイプレジスタ (USBREQ) • USB リクエストバリュレジスタ (USBVAL) • USB リクエストインデックスレジスタ (USBINDX) • USB リクエストレンクスレジスタ (USBLENG) • DCP コンフィギュレーションレジスタ (DCPCFG) • DCP マックスパケットサイズレジスタ (DCPMAXP) • DCP コントロールレジスタ (DCPCTR) • パイプウィンドウ選択レジスタ (PIPESEL) • パイプコンフィギュレーションレジスタ (PIPECFG) • パイプマックスパケットサイズレジスタ (PIPEMAXP) • パイプ周期制御レジスタ (PIPEPERI) • パイプ n コントロールレジスタ (PIPEnCTR) • パイプ n ランザクシヨンカウンタイネーブルレジスタ (PIPEnTRE) • パイプ n トランザクシヨンカウンタレジスタ (PIPEnTRN) • デバイスアドレス n コンフィギュレーションレジスタ (DEVADDn) 																																							
	機能	<ul style="list-style-type: none"> • 仕様概要 (SC1b) <table border="1" style="width: 100%;"> <tr> <td>シリアル通信方式</td> <td>調歩同期式</td> </tr> <tr> <td></td> <td>クロック同期式</td> </tr> <tr> <td></td> <td>スマートカードインタフェース</td> </tr> <tr> <td></td> <td style="text-align: center;">—</td> </tr> <tr> <td></td> <td style="text-align: center;">—</td> </tr> </table>	シリアル通信方式	調歩同期式		クロック同期式		スマートカードインタフェース		—		—	<ul style="list-style-type: none"> • 仕様概要 (SC1c) <table border="1" style="width: 100%;"> <tr> <td>シリアル通信方式</td> <td>調歩同期式</td> </tr> <tr> <td></td> <td>クロック同期式</td> </tr> <tr> <td></td> <td>スマートカードインタフェース</td> </tr> <tr> <td></td> <td>簡易 I²C バス (MSB ファースト限定)</td> </tr> <tr> <td></td> <td>簡易 SPI バス</td> </tr> <tr> <td>ハードウェアフロー制御</td> <td>調歩同期式</td> </tr> <tr> <td></td> <td>クロック同期式</td> </tr> </table> <ul style="list-style-type: none"> • 仕様概要 (SC1d) <table border="1" style="width: 100%;"> <tr> <td>シリアル通信方式</td> <td>調歩同期式</td> </tr> <tr> <td></td> <td>クロック同期式</td> </tr> <tr> <td></td> <td>スマートカードインタフェース</td> </tr> <tr> <td></td> <td>簡易 I²C バス (MSB ファースト限定)</td> </tr> <tr> <td></td> <td>簡易 SPI バス</td> </tr> <tr> <td>ハードウェアフロー制御</td> <td>調歩同期式</td> </tr> <tr> <td></td> <td>クロック同期式</td> </tr> <tr> <td>拡張シリアルモード</td> <td>Start Frame 送信/受信機能、タイマ機能</td> </tr> </table>	シリアル通信方式	調歩同期式		クロック同期式		スマートカードインタフェース		簡易 I ² C バス (MSB ファースト限定)		簡易 SPI バス	ハードウェアフロー制御	調歩同期式		クロック同期式	シリアル通信方式	調歩同期式		クロック同期式		スマートカードインタフェース		簡易 I ² C バス (MSB ファースト限定)		簡易 SPI バス	ハードウェアフロー制御	調歩同期式		クロック同期式	拡張シリアルモード
シリアル通信方式	調歩同期式																																									
	クロック同期式																																									
	スマートカードインタフェース																																									
	—																																									
	—																																									
シリアル通信方式	調歩同期式																																									
	クロック同期式																																									
	スマートカードインタフェース																																									
	簡易 I ² C バス (MSB ファースト限定)																																									
	簡易 SPI バス																																									
ハードウェアフロー制御	調歩同期式																																									
	クロック同期式																																									
シリアル通信方式	調歩同期式																																									
	クロック同期式																																									
	スマートカードインタフェース																																									
	簡易 I ² C バス (MSB ファースト限定)																																									
	簡易 SPI バス																																									
ハードウェアフロー制御	調歩同期式																																									
	クロック同期式																																									
拡張シリアルモード	Start Frame 送信/受信機能、タイマ機能																																									
	レジスタ/ ビット	<ul style="list-style-type: none"> • シリアルモードレジスタ (SMR) SCMR.SMIF ビット=1 の場合 チャネル名が SMCI となる	—																																							

表2.27 機能および仕様の相違点(27)

項目	RX62T グループ	RX63T グループ																																																	
シリアルコ ミュニケー ションインタ フェース	レジスタ/ ビット	<ul style="list-style-type: none"> シリアルステータスレジスタ (SSR) SCMR.SMIF ビット=0,1 <table border="1"> <tr> <td>b0</td> <td>MPBT</td> <td>マルチプロセッサビット転送ビット</td> </tr> <tr> <td>b1</td> <td>MPB</td> <td>マルチプロセッサビット</td> </tr> <tr> <td>b2</td> <td>TEND</td> <td>送信完了フラグ</td> </tr> <tr> <td>b3</td> <td>PER</td> <td>パリティエラーフラグ</td> </tr> <tr> <td>b4</td> <td>FER</td> <td>フレーミングエラーフラグ</td> </tr> <tr> <td>b5</td> <td>ORER</td> <td>オーバランエラーフラグ</td> </tr> <tr> <td>b6</td> <td>RDRF</td> <td>受信データフルフラグ</td> </tr> <tr> <td>b7</td> <td>TDRE</td> <td>送信データエンプティフラグ</td> </tr> </table>	b0	MPBT	マルチプロセッサビット転送ビット	b1	MPB	マルチプロセッサビット	b2	TEND	送信完了フラグ	b3	PER	パリティエラーフラグ	b4	FER	フレーミングエラーフラグ	b5	ORER	オーバランエラーフラグ	b6	RDRF	受信データフルフラグ	b7	TDRE	送信データエンプティフラグ	<ul style="list-style-type: none"> シリアルステータスレジスタ (SSR) SCMR.SMIF ビット=0,1 <table border="1"> <tr> <td>b0</td> <td>MPBT</td> <td>マルチプロセッサビットトランスファ ビット</td> </tr> <tr> <td>b1</td> <td>MPB</td> <td>マルチプロセッサビット</td> </tr> <tr> <td>b2</td> <td>TEND</td> <td>トランスミットエンドフラグ</td> </tr> <tr> <td>b3</td> <td>PER</td> <td>パリティエラーフラグ</td> </tr> <tr> <td>b4</td> <td>FER</td> <td>フレーミングエラーフラグ</td> </tr> <tr> <td>b5</td> <td>ORER</td> <td>オーバランエラーフラグ</td> </tr> <tr> <td>b6</td> <td>—</td> <td>(予約ビット)</td> </tr> <tr> <td>b7</td> <td>—</td> <td>(予約ビット)</td> </tr> </table>	b0	MPBT	マルチプロセッサビットトランスファ ビット	b1	MPB	マルチプロセッサビット	b2	TEND	トランスミットエンドフラグ	b3	PER	パリティエラーフラグ	b4	FER	フレーミングエラーフラグ	b5	ORER	オーバランエラーフラグ	b6	—	(予約ビット)	b7	—	(予約ビット)
		b0	MPBT	マルチプロセッサビット転送ビット																																															
		b1	MPB	マルチプロセッサビット																																															
		b2	TEND	送信完了フラグ																																															
		b3	PER	パリティエラーフラグ																																															
		b4	FER	フレーミングエラーフラグ																																															
		b5	ORER	オーバランエラーフラグ																																															
		b6	RDRF	受信データフルフラグ																																															
		b7	TDRE	送信データエンプティフラグ																																															
		b0	MPBT	マルチプロセッサビットトランスファ ビット																																															
b1	MPB	マルチプロセッサビット																																																	
b2	TEND	トランスミットエンドフラグ																																																	
b3	PER	パリティエラーフラグ																																																	
b4	FER	フレーミングエラーフラグ																																																	
b5	ORER	オーバランエラーフラグ																																																	
b6	—	(予約ビット)																																																	
b7	—	(予約ビット)																																																	
	<ul style="list-style-type: none"> シリアル拡張モードレジスタ (SEMR) <table border="1"> <tr> <td>b0</td> <td>—</td> <td>(予約ビット)</td> </tr> <tr> <td>b4</td> <td>ABCS</td> <td>調歩同期基本クロック選択ビット</td> </tr> <tr> <td>b5</td> <td>NFEN</td> <td>ノイズ除去機能選択ビット</td> </tr> </table>	b0	—	(予約ビット)	b4	ABCS	調歩同期基本クロック選択ビット	b5	NFEN	ノイズ除去機能選択ビット	<ul style="list-style-type: none"> シリアル拡張モードレジスタ (SEMR) <table border="1"> <tr> <td>b0</td> <td>ACS0</td> <td>調歩同期クロックソースセレクトビット</td> </tr> <tr> <td>b4</td> <td>ABCS</td> <td>調歩同期基本クロックセレクトビット</td> </tr> <tr> <td>b5</td> <td>NFEN</td> <td>デジタルノイズフィルタ機能 イネーブルビット</td> </tr> </table>	b0	ACS0	調歩同期クロックソースセレクトビット	b4	ABCS	調歩同期基本クロックセレクトビット	b5	NFEN	デジタルノイズフィルタ機能 イネーブルビット																															
b0	—	(予約ビット)																																																	
b4	ABCS	調歩同期基本クロック選択ビット																																																	
b5	NFEN	ノイズ除去機能選択ビット																																																	
b0	ACS0	調歩同期クロックソースセレクトビット																																																	
b4	ABCS	調歩同期基本クロックセレクトビット																																																	
b5	NFEN	デジタルノイズフィルタ機能 イネーブルビット																																																	
		<ul style="list-style-type: none"> ノイズフィルタ設定レジスタ (SNFR) I²C モードレジスタ 1 (SIMR1) I²C モードレジスタ 2 (SIMR2) I²C モードレジスタ 3 (SIMR3) I²C ステータスレジスタ (SISR) SPI モードレジスタ (SPMR) 拡張シリアルモード有効レジスタ (ESMER) コントロールレジスタ 0 (CR0) コントロールレジスタ 1 (CR1) コントロールレジスタ 2 (CR2) コントロールレジスタ 3 (CR3) ポートコントロールレジスタ (PCR) 割り込みコントロールレジスタ (ICR) ステータスレジスタ (STR) ステータスクリアレジスタ (STCR) Control Field 0 データレジスタ (CF0DR) Control Field 0 コンペアイネーブルレジスタ (CF0CR) Control Field 0 受信データレジスタ (CF0RR) プライマリ Control Field 1 データレジスタ (PCF1DR) 																																																	

表2.28 機能および仕様の相違点(28)

項目		RX62T グループ	RX63T グループ
シリアルコミュニケーションインターフェース	レジスタ/ビット	—	● セカンダリ Control Field 1 データレジスタ (SCF1DR)
			● Control Field 1 コンペイネーブルレジスタ (CF1CR)
			● Control Field 1 受信データレジスタ (CF1RR)
			● タイマコントロールレジスタ (TCR)
			● タイマモードレジスタ (TMR)
			● タイマプリスケラレジスタ (TPRE)
CAN モジュール	レジスタ/ビット	● ビットコンフィグレーションレジスタ (BCR)	● ビットコンフィグレーションレジスタ (BCR)
		b0 — (予約ビット)	b0 CCLKS CAN クロックソース選択ビット
		b8 TSEG2[2:0] タイムセグメント 2 制御ビット	b8 TSEG2[2:0] タイムセグメント 2 制御ビット
		b12 SJW[1:0] 再同期ジャンプ幅制御ビット	b12 SJW[1:0] 再同期ジャンプ幅制御ビット
		b16 BRP[9:0] プリスケラ分周比選択ビット	b16 BRP[9:0] プリスケラ分周比選択ビット
		b25 TSEG1[3:0] タイムセグメント 1 制御ビット	b25 TSEG1[3:0] タイムセグメント 1 制御ビット
		b31	b31

表2.29 機能および仕様の相違点(29)

項目	RX62T グループ	RX63T グループ																																																																																																																					
シリアル ペリフェラル インタフェース	機能	<ul style="list-style-type: none"> 仕様概要 <table border="1"> <tr> <td>入力チャンネル</td> <td>1チャンネル</td> </tr> </table> 	入力チャンネル	1チャンネル	<ul style="list-style-type: none"> 仕様概要 <table border="1"> <tr> <td>入力チャンネル</td> <td>2チャンネル</td> </tr> </table> 	入力チャンネル	2チャンネル																																																																																																																
	入力チャンネル	1チャンネル																																																																																																																					
	入力チャンネル	2チャンネル																																																																																																																					
	レジスタ/ ビット	<ul style="list-style-type: none"> RSPI ステータスレジスタ (SPSR) <table border="1"> <tr><td>b0</td><td>OVRF</td><td>オーバランエラーフラグ</td></tr> <tr><td>b1</td><td>IDLNF</td><td>RSPI アイドルフラグ</td></tr> <tr><td>b2</td><td>MODF</td><td>モードフォルトエラーフラグ</td></tr> <tr><td>b3</td><td>PERF</td><td>パリティエラーフラグ</td></tr> <tr><td>b4</td><td>—</td><td>(予約ビット)</td></tr> <tr><td>b5</td><td>SPTEF</td><td>送信バッファエンプティフラグ</td></tr> <tr><td>b6</td><td>—</td><td>(予約ビット)</td></tr> <tr><td>b7</td><td>SPRF</td><td>受信バッファフルフラグ</td></tr> </table> RSPI データレジスタ (SPDR) <table border="1"> <tr><td>b0</td><td>L[15:0]</td><td>—</td></tr> <tr><td>b15</td><td></td><td></td></tr> <tr><td>b16</td><td>H[15:0]</td><td>—</td></tr> <tr><td>b31</td><td></td><td></td></tr> </table> RSPI データコントロールレジスタ (SPDCR) <table border="1"> <tr><td>b0</td><td>SPFC[1:0]</td><td>フレーム数設定ビット</td></tr> <tr><td>b1</td><td></td><td></td></tr> <tr><td>b2</td><td>SLSEL[1:0]</td><td>SSL 端子出力選択ビット</td></tr> <tr><td>b3</td><td></td><td></td></tr> <tr><td>b4</td><td>SPRDTD</td><td>RSPI 受信/送信データ選択ビット</td></tr> <tr><td>b5</td><td>SPLW</td><td>RSPI ロングワードアクセス/ワードアクセス設定ビット</td></tr> <tr><td>b6</td><td>—</td><td>(予約ビット)</td></tr> <tr><td>b7</td><td></td><td></td></tr> </table> 	b0	OVRF	オーバランエラーフラグ	b1	IDLNF	RSPI アイドルフラグ	b2	MODF	モードフォルトエラーフラグ	b3	PERF	パリティエラーフラグ	b4	—	(予約ビット)	b5	SPTEF	送信バッファエンプティフラグ	b6	—	(予約ビット)	b7	SPRF	受信バッファフルフラグ	b0	L[15:0]	—	b15			b16	H[15:0]	—	b31			b0	SPFC[1:0]	フレーム数設定ビット	b1			b2	SLSEL[1:0]	SSL 端子出力選択ビット	b3			b4	SPRDTD	RSPI 受信/送信データ選択ビット	b5	SPLW	RSPI ロングワードアクセス/ワードアクセス設定ビット	b6	—	(予約ビット)	b7			<ul style="list-style-type: none"> RSPI ステータスレジスタ (SPSR) <table border="1"> <tr><td>b0</td><td>OVRF</td><td>オーバランエラーフラグ</td></tr> <tr><td>b1</td><td>IDLNF</td><td>RSPI アイドルフラグ</td></tr> <tr><td>b2</td><td>MODF</td><td>モードフォルトエラーフラグ</td></tr> <tr><td>b3</td><td>PERF</td><td>パリティエラーフラグ</td></tr> <tr><td>b4</td><td>—</td><td>(予約ビット)</td></tr> <tr><td>b5</td><td>—</td><td>(予約ビット)</td></tr> <tr><td>b6</td><td>—</td><td>(予約ビット)</td></tr> <tr><td>b7</td><td>—</td><td>(予約ビット)</td></tr> </table> RSPI データレジスタ (SPDR) <table border="1"> <tr><td>b0</td><td>SPD0</td><td>—</td></tr> <tr><td></td><td></td><td></td></tr> <tr><td>b31</td><td>SPD31</td><td>—</td></tr> </table> RSPI データコントロールレジスタ (SPDCR) <table border="1"> <tr><td>b0</td><td>SPFC[1:0]</td><td>フレーム数設定ビット</td></tr> <tr><td>b1</td><td></td><td></td></tr> <tr><td>b2</td><td>—</td><td>(予約ビット)</td></tr> <tr><td>b3</td><td></td><td></td></tr> <tr><td>b4</td><td>SPRDTD</td><td>RSPI 受信/送信データ選択ビット</td></tr> <tr><td>b5</td><td>SPLW</td><td>RSPI ロングワードアクセス/ワードアクセス設定ビット</td></tr> <tr><td>b6</td><td>—</td><td>(予約ビット)</td></tr> <tr><td>b7</td><td></td><td></td></tr> </table> 	b0	OVRF	オーバランエラーフラグ	b1	IDLNF	RSPI アイドルフラグ	b2	MODF	モードフォルトエラーフラグ	b3	PERF	パリティエラーフラグ	b4	—	(予約ビット)	b5	—	(予約ビット)	b6	—	(予約ビット)	b7	—	(予約ビット)	b0	SPD0	—				b31	SPD31	—	b0	SPFC[1:0]	フレーム数設定ビット	b1			b2	—	(予約ビット)	b3			b4	SPRDTD	RSPI 受信/送信データ選択ビット	b5	SPLW	RSPI ロングワードアクセス/ワードアクセス設定ビット	b6	—	(予約ビット)	b7	
b0	OVRF	オーバランエラーフラグ																																																																																																																					
b1	IDLNF	RSPI アイドルフラグ																																																																																																																					
b2	MODF	モードフォルトエラーフラグ																																																																																																																					
b3	PERF	パリティエラーフラグ																																																																																																																					
b4	—	(予約ビット)																																																																																																																					
b5	SPTEF	送信バッファエンプティフラグ																																																																																																																					
b6	—	(予約ビット)																																																																																																																					
b7	SPRF	受信バッファフルフラグ																																																																																																																					
b0	L[15:0]	—																																																																																																																					
b15																																																																																																																							
b16	H[15:0]	—																																																																																																																					
b31																																																																																																																							
b0	SPFC[1:0]	フレーム数設定ビット																																																																																																																					
b1																																																																																																																							
b2	SLSEL[1:0]	SSL 端子出力選択ビット																																																																																																																					
b3																																																																																																																							
b4	SPRDTD	RSPI 受信/送信データ選択ビット																																																																																																																					
b5	SPLW	RSPI ロングワードアクセス/ワードアクセス設定ビット																																																																																																																					
b6	—	(予約ビット)																																																																																																																					
b7																																																																																																																							
b0	OVRF	オーバランエラーフラグ																																																																																																																					
b1	IDLNF	RSPI アイドルフラグ																																																																																																																					
b2	MODF	モードフォルトエラーフラグ																																																																																																																					
b3	PERF	パリティエラーフラグ																																																																																																																					
b4	—	(予約ビット)																																																																																																																					
b5	—	(予約ビット)																																																																																																																					
b6	—	(予約ビット)																																																																																																																					
b7	—	(予約ビット)																																																																																																																					
b0	SPD0	—																																																																																																																					
b31	SPD31	—																																																																																																																					
b0	SPFC[1:0]	フレーム数設定ビット																																																																																																																					
b1																																																																																																																							
b2	—	(予約ビット)																																																																																																																					
b3																																																																																																																							
b4	SPRDTD	RSPI 受信/送信データ選択ビット																																																																																																																					
b5	SPLW	RSPI ロングワードアクセス/ワードアクセス設定ビット																																																																																																																					
b6	—	(予約ビット)																																																																																																																					
b7																																																																																																																							
LIN モジュール	レジスタ/ ビット	<ul style="list-style-type: none"> LIN ウェイクアップポーレート選択レジスタ (LWBR) LIN ポーレートプリスケラ 0 レジスタ (LBRP0) LIN ポーレートプリスケラ 1 レジスタ (LBRP1) LIN セルフテスト制御レジスタ (LSTC) モードレジスタ (LOMD) ブレークフィールド設定レジスタ (LOBRK) スペース設定レジスタ (LOSPC) ウェイクアップ設定レジスタ (LOWUP) 割り込み許可レジスタ (LOIE) エラー検出許可レジスタ (LOEDE) 制御レジスタ (LOC) 送信制御レジスタ (LOTIC) モードステータスレジスタ (LOMST) ステータスレジスタ (LOST) エラーステータスレジスタ (LOEST) レスポンスフィールド設定ビット (LORFC) ID バッファレジスタ (LOIDB) チェックサムバッファレジスタ (LOCBR) データ n バッファレジスタ (LODBn) (n=1~8) 	—																																																																																																																				

表2.30 機能および仕様の相違点(30)

項目	RX62T グループ	RX63T グループ																																																																											
12ビット A/D コンバータ	<p>機能</p> <ul style="list-style-type: none"> 仕様概要 <table border="1"> <tr> <td>入力チャンネル</td> <td>(1ユニット×4チャンネル) ×2</td> </tr> <tr> <td>変換時間</td> <td>1チャンネル当たり 1.0us (ADCLK=50MHz,AVCC0=4.0~5.5V) 1チャンネル当たり 2.0us (ADCLK=25MHz,AVCC0=3.0~3.6V)</td> </tr> <tr> <td>A/D 変換クロック</td> <td>PCLK,PCLK/2,PCLK/4,PCLK/8</td> </tr> <tr> <td>データレジスタ</td> <td>10本 (S12AD0.ADDR0A, ADDR0B, S12AD0ADDR1~3) A/D 変換結果の 8,10,12ビット精度出力</td> </tr> <tr> <td>動作モード</td> <td>シングルモード 1 サイクルスキャンモード 連続スキャンモード 2チャンネルスキャンモード</td> </tr> <tr> <td>開始トリガ</td> <td>ソフトウェアトリガ MTU3 GPT 外部トリガ (ADTRG0#端子) 外部トリガ (ADTRG1#端子)</td> </tr> <tr> <td>機能</td> <td>サンプル&ホールド機能 A/D コンバータの自己診断機能 プログラマブルゲインアンプによる入力信号増幅機能 (3チャンネル/1ユニット) ウィンドウコンパレータ機能 (3チャンネル/1ユニット) サンプリングステート可変 (ユニット) — — — ダブルデータレジスタ機能</td> </tr> </table> 	入力チャンネル	(1ユニット×4チャンネル) ×2	変換時間	1チャンネル当たり 1.0us (ADCLK=50MHz,AVCC0=4.0~5.5V) 1チャンネル当たり 2.0us (ADCLK=25MHz,AVCC0=3.0~3.6V)	A/D 変換クロック	PCLK,PCLK/2,PCLK/4,PCLK/8	データレジスタ	10本 (S12AD0.ADDR0A, ADDR0B, S12AD0ADDR1~3) A/D 変換結果の 8,10,12ビット精度出力	動作モード	シングルモード 1 サイクルスキャンモード 連続スキャンモード 2チャンネルスキャンモード	開始トリガ	ソフトウェアトリガ MTU3 GPT 外部トリガ (ADTRG0#端子) 外部トリガ (ADTRG1#端子)	機能	サンプル&ホールド機能 A/D コンバータの自己診断機能 プログラマブルゲインアンプによる入力信号増幅機能 (3チャンネル/1ユニット) ウィンドウコンパレータ機能 (3チャンネル/1ユニット) サンプリングステート可変 (ユニット) — — — ダブルデータレジスタ機能	<ul style="list-style-type: none"> 仕様概要 <table border="1"> <tr> <td>入力チャンネル</td> <td>(1ユニット×4チャンネル) ×2</td> </tr> <tr> <td>変換時間</td> <td>1チャンネル当たり 1.0us (ADCLK=50MHz)</td> </tr> <tr> <td>A/D 変換クロック</td> <td>PCLKB と ADCLK を以下の分周比を設定可能 PCLKB:ADCLK=1:1,1:2,1:4,1:8</td> </tr> <tr> <td>データレジスタ</td> <td>14本 (ADDR0~3, ADDBLDR, ADDBLDRA, ADDBLDRB) A/D 変換結果の 8,10,12ビット精度出力</td> </tr> <tr> <td>動作モード</td> <td>— 1 サイクルスキャンモード 連続スキャンモード グループスキャンモード</td> </tr> <tr> <td>開始トリガ</td> <td>ソフトウェアトリガ MTU3 GPT 外部トリガ (ADTRG0#端子) 外部トリガ (ADTRG1#端子)</td> </tr> <tr> <td>機能</td> <td>チャンネル専用サンプル&ホールド機能 A/D コンバータの自己診断機能 プログラマブルゲインアンプによる入力信号増幅機能 (3チャンネル/1ユニット) ウィンドウコンパレータ機能(3チャンネル/ユニット) サンプリングステート可変 (チャンネル) A/D 変換値加算 ディスチャージ機能 ダブルトリガモード (A/D 変換データ 2重化機能) ダブルトリガモード拡張</td> </tr> </table> 	入力チャンネル	(1ユニット×4チャンネル) ×2	変換時間	1チャンネル当たり 1.0us (ADCLK=50MHz)	A/D 変換クロック	PCLKB と ADCLK を以下の分周比を設定可能 PCLKB:ADCLK=1:1,1:2,1:4,1:8	データレジスタ	14本 (ADDR0~3, ADDBLDR, ADDBLDRA, ADDBLDRB) A/D 変換結果の 8,10,12ビット精度出力	動作モード	— 1 サイクルスキャンモード 連続スキャンモード グループスキャンモード	開始トリガ	ソフトウェアトリガ MTU3 GPT 外部トリガ (ADTRG0#端子) 外部トリガ (ADTRG1#端子)	機能	チャンネル専用サンプル&ホールド機能 A/D コンバータの自己診断機能 プログラマブルゲインアンプによる入力信号増幅機能 (3チャンネル/1ユニット) ウィンドウコンパレータ機能(3チャンネル/ユニット) サンプリングステート可変 (チャンネル) A/D 変換値加算 ディスチャージ機能 ダブルトリガモード (A/D 変換データ 2重化機能) ダブルトリガモード拡張																																															
入力チャンネル	(1ユニット×4チャンネル) ×2																																																																												
変換時間	1チャンネル当たり 1.0us (ADCLK=50MHz,AVCC0=4.0~5.5V) 1チャンネル当たり 2.0us (ADCLK=25MHz,AVCC0=3.0~3.6V)																																																																												
A/D 変換クロック	PCLK,PCLK/2,PCLK/4,PCLK/8																																																																												
データレジスタ	10本 (S12AD0.ADDR0A, ADDR0B, S12AD0ADDR1~3) A/D 変換結果の 8,10,12ビット精度出力																																																																												
動作モード	シングルモード 1 サイクルスキャンモード 連続スキャンモード 2チャンネルスキャンモード																																																																												
開始トリガ	ソフトウェアトリガ MTU3 GPT 外部トリガ (ADTRG0#端子) 外部トリガ (ADTRG1#端子)																																																																												
機能	サンプル&ホールド機能 A/D コンバータの自己診断機能 プログラマブルゲインアンプによる入力信号増幅機能 (3チャンネル/1ユニット) ウィンドウコンパレータ機能 (3チャンネル/1ユニット) サンプリングステート可変 (ユニット) — — — ダブルデータレジスタ機能																																																																												
入力チャンネル	(1ユニット×4チャンネル) ×2																																																																												
変換時間	1チャンネル当たり 1.0us (ADCLK=50MHz)																																																																												
A/D 変換クロック	PCLKB と ADCLK を以下の分周比を設定可能 PCLKB:ADCLK=1:1,1:2,1:4,1:8																																																																												
データレジスタ	14本 (ADDR0~3, ADDBLDR, ADDBLDRA, ADDBLDRB) A/D 変換結果の 8,10,12ビット精度出力																																																																												
動作モード	— 1 サイクルスキャンモード 連続スキャンモード グループスキャンモード																																																																												
開始トリガ	ソフトウェアトリガ MTU3 GPT 外部トリガ (ADTRG0#端子) 外部トリガ (ADTRG1#端子)																																																																												
機能	チャンネル専用サンプル&ホールド機能 A/D コンバータの自己診断機能 プログラマブルゲインアンプによる入力信号増幅機能 (3チャンネル/1ユニット) ウィンドウコンパレータ機能(3チャンネル/ユニット) サンプリングステート可変 (チャンネル) A/D 変換値加算 ディスチャージ機能 ダブルトリガモード (A/D 変換データ 2重化機能) ダブルトリガモード拡張																																																																												
レジスタ/ ビット	<ul style="list-style-type: none"> A/D データレジスタ n (ADDRn) (n=0A、0B、1~3) — A/D データレジスタ Diag (ADRD) A/D コントロールレジスタ (ADCSR) <table border="1"> <tr><td>—</td><td>—</td><td>—</td></tr> <tr><td>—</td><td>—</td><td>—</td></tr> <tr><td>—</td><td>—</td><td>—</td></tr> <tr><td>—</td><td>—</td><td>—</td></tr> <tr><td>b0</td><td>EXTRG</td><td>トリガ選択ビット</td></tr> <tr><td>b1</td><td>TRGE</td><td>トリガ許可ビット</td></tr> <tr><td>b2</td><td>CKS[1:0]</td><td>クロック選択ビット</td></tr> <tr><td>b3</td><td>—</td><td>—</td></tr> <tr><td>b4</td><td>ADIE</td><td>A/D 変換終了割り込み許可ビット</td></tr> <tr><td>b5</td><td>ADCS[1:0]</td><td>A/D 変換モード選択ビット</td></tr> <tr><td>b6</td><td>—</td><td>—</td></tr> <tr><td>b7</td><td>ADST</td><td>A/D スタートビット</td></tr> </table> ADCSR.ADCS[1:0] 00b: シングルモード 01b: 1 サイクルスキャンモード 10b: 連続スキャンモード 11b: 2チャンネルスキャンモード 	—	—	—	—	—	—	—	—	—	—	—	—	b0	EXTRG	トリガ選択ビット	b1	TRGE	トリガ許可ビット	b2	CKS[1:0]	クロック選択ビット	b3	—	—	b4	ADIE	A/D 変換終了割り込み許可ビット	b5	ADCS[1:0]	A/D 変換モード選択ビット	b6	—	—	b7	ADST	A/D スタートビット	<ul style="list-style-type: none"> A/D データレジスタ y (ADDRy) A/D データ 2重化レジスタ (ADDBLDR) A/D データ 2重化レジスタ A (ADDBLDRA) A/D データ 2重化レジスタ B (ADDBLDRB) A/D 自己診断データレジスタ (ADRD) A/D コントロールレジスタ (ADCSR) <table border="1"> <tr><td>b0</td><td>DBLANS[4:0]</td><td>ダブルトリガ対象チャンネル選択ビット</td></tr> <tr><td>b4</td><td>—</td><td>—</td></tr> <tr><td>b5</td><td>—</td><td>(予約ビット)</td></tr> <tr><td>b6</td><td>GBADIE</td><td>グループ B スキャン終了割り込み許可ビット</td></tr> <tr><td>b7</td><td>DBLE</td><td>ダブルトリガモード選択ビット</td></tr> <tr><td>b8</td><td>EXTRG</td><td>トリガ選択ビット</td></tr> <tr><td>b9</td><td>TRGE</td><td>トリガ開始許可ビット</td></tr> <tr><td>b10</td><td>—</td><td>(予約ビット)</td></tr> <tr><td>b11</td><td>—</td><td>—</td></tr> <tr><td>b12</td><td>ADIE</td><td>スキャン終了割り込み許可ビット</td></tr> <tr><td>b13</td><td>ADCS[1:0]</td><td>スキャンモード選択ビット</td></tr> <tr><td>b14</td><td>—</td><td>—</td></tr> <tr><td>b15</td><td>ADST</td><td>A/D 変換スタートビット</td></tr> </table> ADCSR.ADCS[1:0] 00b: 1 サイクルスキャンモード 01b: グループスキャンモード 10b: 連続スキャンモード 11b: 設定禁止 	b0	DBLANS[4:0]	ダブルトリガ対象チャンネル選択ビット	b4	—	—	b5	—	(予約ビット)	b6	GBADIE	グループ B スキャン終了割り込み許可ビット	b7	DBLE	ダブルトリガモード選択ビット	b8	EXTRG	トリガ選択ビット	b9	TRGE	トリガ開始許可ビット	b10	—	(予約ビット)	b11	—	—	b12	ADIE	スキャン終了割り込み許可ビット	b13	ADCS[1:0]	スキャンモード選択ビット	b14	—	—	b15	ADST	A/D 変換スタートビット
—	—	—																																																																											
—	—	—																																																																											
—	—	—																																																																											
—	—	—																																																																											
b0	EXTRG	トリガ選択ビット																																																																											
b1	TRGE	トリガ許可ビット																																																																											
b2	CKS[1:0]	クロック選択ビット																																																																											
b3	—	—																																																																											
b4	ADIE	A/D 変換終了割り込み許可ビット																																																																											
b5	ADCS[1:0]	A/D 変換モード選択ビット																																																																											
b6	—	—																																																																											
b7	ADST	A/D スタートビット																																																																											
b0	DBLANS[4:0]	ダブルトリガ対象チャンネル選択ビット																																																																											
b4	—	—																																																																											
b5	—	(予約ビット)																																																																											
b6	GBADIE	グループ B スキャン終了割り込み許可ビット																																																																											
b7	DBLE	ダブルトリガモード選択ビット																																																																											
b8	EXTRG	トリガ選択ビット																																																																											
b9	TRGE	トリガ開始許可ビット																																																																											
b10	—	(予約ビット)																																																																											
b11	—	—																																																																											
b12	ADIE	スキャン終了割り込み許可ビット																																																																											
b13	ADCS[1:0]	スキャンモード選択ビット																																																																											
b14	—	—																																																																											
b15	ADST	A/D 変換スタートビット																																																																											

表2.31 機能および仕様の相違点(31)

項目		RX62T グループ		RX63T グループ		
12ビット A/D コンバータ	レジスタ/ ビット	<ul style="list-style-type: none"> ● A/D チャンネル選択レジスタ (ADANS) ユニ ット 0 		<ul style="list-style-type: none"> ● A/D チャンネル選択レジスタ A (ADANSA) 		
		b0	PG000EN	AN000 用プログラマブルゲインアン プ許可ビット	b0	ANSA[3:0] A/D 変換チャンネル選択ビット
		b1	PG001EN	AN001 用プログラマブルゲインアン プ許可ビット	b3	— (予約ビット)
		b2	PG002EN	AN002 用プログラマブルゲインアン プ許可ビット	b4	— (予約ビット)
		b3	—	(予約ビット)	b7	— (予約ビット)
		b7	—	(予約ビット)	b8	PG000EN AN000 用プログラマブルゲインアン プ許可ビット
		b8	PG000SEL	AN000 用プログラマブルゲインアン プ選択ビット	b9	PG001EN AN001 用プログラマブルゲインアン プ許可ビット
		b9	PG001SEL	AN001 用プログラマブルゲインアン プ選択ビット	b10	PG002EN AN002 用プログラマブルゲインアン プ許可ビット
		b10	PG002SEL	AN002 用プログラマブルゲインアン プ選択ビット	b11	— (予約ビット)
		b11	—	(予約ビット)	b12	PG000SEL AN000 用プログラマブルゲインアン プ選択ビット
		b12	CH[1:0]	チャンネル設定ビット	b13	PG001SEL AN001 用プログラマブルゲインアン プ選択ビット
		b13	—	(予約ビット)	b14	PG002SEL AN002 用プログラマブルゲインアン プ選択ビット
		b14	—	(予約ビット)	b15	— (予約ビット)
		b15	—	(予約ビット)		
				<ul style="list-style-type: none"> ● A/D チャンネル選択レジスタ (ADANS) ユニ ット 1 		<ul style="list-style-type: none"> ● A/D チャンネル選択レジスタ B (ADANSB)
b0	PG100EN	AN100 用プログラマブルゲインアン プ許可ビット	b0	ANSB[3:0] A/D 変換チャンネル選択ビット		
b1	PG101EN	AN101 用プログラマブルゲインアン プ許可ビット	b3	— (予約ビット)		
b2	PG102EN	AN102 用プログラマブルゲインアン プ許可ビット	b4	— (予約ビット)		
b3	—	(予約ビット)	b15	— (予約ビット)		
b7	—	(予約ビット)				
b8	PG100SEL	AN100 用プログラマブルゲインアン プ選択ビット				
b9	PG101SEL	AN101 用プログラマブルゲインアン プ選択ビット				
b10	PG102SEL	AN102 用プログラマブルゲインアン プ選択ビット				
b11	—	(予約ビット)				
b12	CH[1:0]	チャンネル設定ビット				
b13	—	(予約ビット)				
b14	—	(予約ビット)				
b15	—	(予約ビット)				
		—		<ul style="list-style-type: none"> ● A/D 変換値加算モード選択レジスタ (ADADS) ● A/D 変換値加算回数選択レジスタ (ADADC) 		
		<ul style="list-style-type: none"> ● A/D コントロール拡張レジスタ (ADCER) 		<ul style="list-style-type: none"> ● A/D コントロール拡張レジスタ (ADCER) 		
b0	SHBYP	チャンネル専用サンプル&ホールド回 路選択ビット	b0	— (予約ビット)		
b1	ADPRC[1:0]	A/D データレジスタビット精度指定 ビット	b1	ADPRC[1:0] A/D データレジスタビット精度指定 ビット		
b2	—	(予約ビット)	b2	— (予約ビット)		
b3	—	(予約ビット)	b4	DCE ディスチャージイネーブルビット		
b4	—	(予約ビット)	b5	ACE 自動クリアイネーブルビット		
b5	ACE	自動クリア許可ビット	b8	DIAGVAL[1:0] 自己診断変換電圧選択ビット		
b8	DIAGVAL[1:0]	自己診断変換電圧選択ビット	b9	— (予約ビット)		
b9	—	(予約ビット)	b10	DIAGLD 自己診断モード選択ビット		
b10	DIAGLD	自己診断モード選択ビット	b11	DIAGM 自己診断イネーブルビット		
b11	DIAGM	自己診断イネーブルビット	b12	— (予約ビット)		
b12	ADIE2	2チャンネルスキャン割り込み選択ビ ット	b14	— (予約ビット)		
b13	ADIEW	ダブルトリガ割り込み選択ビット	b15	ADRFMT A/D データレジスタフォーマット選 択ビット		
b14	—	(予約ビット)				
b15	ADRFMT	A/D データレジスタフォーマット選 択ビット				

表2.32 機能および仕様の相違点(32)

項目		RX62T グループ		RX63T グループ			
12 ビット A/D コンバータ	レジスタ/ ビット	<ul style="list-style-type: none"> ● A/D 開始トリガ選択レジスタ (ADSTRGR) 		<ul style="list-style-type: none"> ● A/D 開始トリガ選択レジスタ (ADSTRGR) 			
		b0 b4	ADSTRS0[4:0]	A/D 開始トリガグループ0 選択ビット	b0	TRSB[5:0]	グループ B 専用 A/D 変換開始トリガ 選択ビット
		b5	—	(予約ビット)	b5		
		b8 b12	ADSTRS1[4:0]	A/D 開始トリガグループ1 選択ビット	b8	TRSA[5:0]	A/D 変換開始トリガ選択ビット
		b13	—	(予約ビット)	b13		
		<ul style="list-style-type: none"> ● A/D プログラマブルゲインアンプレジスタ (ADPG) 		<ul style="list-style-type: none"> ● A/D プログラマブルゲインアンプレジスタ (ADPG) 			
		b0 b3	PG000GAIN [3:0]	AN000 用プログラマブルゲイン アンプゲイン選択ビット	b0	PG0GAIN	プログラマブルゲイン アンプ 0 ゲイン選択ビット
		b4 b7	PG001GAIN [3:0]	AN001 用プログラマブルゲイン アンプゲイン選択ビット	b4	PG1GAIN	プログラマブルゲイン アンプ 1 ゲイン選択ビット
		b8 b11	PG002GAIN [3:0]	AN002 用プログラマブルゲイン アンプゲイン選択ビット	b8	PG2GAIN	プログラマブルゲイン アンプ 2 ゲイン選択ビット
		<ul style="list-style-type: none"> ● コンパレータ動作モード選択レジスタ 0 (ADCMPMD0) 		<ul style="list-style-type: none"> ● コンパレータ動作モード選択レジスタ 0 (ADCMPMD0) 			
b0 b1	CEN000[1:0]	AN000 用コンパレータ選択ビット	b0	CEN000[1:0]	AN000/ AN100 用 コンパレータ選択ビット		
b2 b3	CEN001[1:0]	AN001 用コンパレータ選択ビット	b2	CEN001[1:0]	AN001/ AN101 用 コンパレータ選択ビット		
b4 b5	CEN002[1:0]	AN002 用コンパレータ選択ビット	b4	CEN002[1:0]	AN002/ AN102 用 コンパレータ選択ビット		
b8 b9	CEN100[1:0]	AN100 用コンパレータ選択ビット	b8	—	(予約ビット)		
b10 b11	CEN101[1:0]	AN101 用コンパレータ選択ビット	b10				
b12 b13	CEN102[1:0]	AN102 用コンパレータ選択ビット	b12				
<ul style="list-style-type: none"> ● コンパレータ動作モード選択レジスタ 1 (ADCMPMD1) 		<ul style="list-style-type: none"> ● コンパレータ動作モード選択レジスタ 1 (ADCMPMD1) 					
b0 b2	REFL[2:0]	コンパレータ Low 側基準電圧 用内部電圧選択ビット	b0	REFL[2:0]	コンパレータ Low 側基準電圧用 内部電圧選択ビット		
b4 b6	REFH[2:0]	コンパレータ High 側基準電圧 用内部電圧選択ビット	b4	REFH[2:0]	コンパレータ High 側基準電圧用 内部電圧選択ビット		
b8	CSEL0	AN000~AN002 用コンパレータ入力 選択ビット	b8	CSEL0	コンパレータ入力選択ビット		
b9	VSELH0	AN000~AN002 用コンパレータ High 側基準電圧選択ビット	b9	VSELH0	コンパレータ High 側基準電圧選択 ビット		
b10	VSELL0	AN000~AN002 用コンパレータ Low 側基準電圧選択ビット	b10	VSELL0	コンパレータ Low 側基準電圧選択 ビット		
b11	—	(予約ビット)	b11	—	(予約ビット)		
b12	CSEL1	AN100~AN102 用コンパレータ入力 選択ビット	b12				
b13	VSELH1	AN100~AN102 用コンパレータ High 側基準電圧選択ビット	b13				
b14	VSELL1	AN100~AN102 用コンパレータ Low 側基準電圧選択ビット	b14				
b15	—	(予約ビット)	b15				
<ul style="list-style-type: none"> ● コンパレータフィルタモードレジスタ 0 (ADCMPNR0) 		<ul style="list-style-type: none"> ● コンパレータフィルタモードレジスタ 0 (ADCMPNR0) 					
b0 b3	C000NR[3:0]	AN000 用コンパレータ ノイズキャンセルフィルタ モード選択ビット	b0	C000NR[3:0]	AN000/ AN100 用コンパレータ ノイズキャンセルフィルタ モード選択ビット		
b4 b7	C001NR[3:0]	AN001 用コンパレータ ノイズキャンセルフィルタ モード選択ビット	b4	C001NR[3:0]	AN001/ AN101 用コンパレータ ノイズキャンセルフィルタ モード選択ビット		
b8 b11	C002NR[3:0]	AN002 用コンパレータ ノイズキャンセルフィルタ モード選択ビット	b8	C002NR[3:0]	AN002/ AN102 用コンパレータ ノイズキャンセルフィルタ モード選択ビット		
<ul style="list-style-type: none"> ● コンパレータフィルタモードレジスタ 1 (ADCMPNR1) 		<ul style="list-style-type: none"> ● コンパレータフィルタモードレジスタ 1 (ADCMPNR1) 					

表2.33 機能および仕様の相違点(33)

項目		RX62T グループ	RX63T グループ																																																																																										
12ビット A/D コンバータ	レジスタ/ ビット	<ul style="list-style-type: none"> コンパレータ検出フラグレジスタ (ADCMPFR) <table border="1"> <tr><td>b0</td><td>C000FLAG</td><td>AN000 用コンパレータ検出フラグ</td></tr> <tr><td>b1</td><td>C001FLAG</td><td>AN001 用コンパレータ検出フラグ</td></tr> <tr><td>b2</td><td>C002FLAG</td><td>AN002 用コンパレータ検出フラグ</td></tr> <tr><td>b3</td><td>C100FLAG</td><td>AN100 用コンパレータ検出フラグ</td></tr> <tr><td>b4</td><td>C101FLAG</td><td>AN101 用コンパレータ検出フラグ</td></tr> <tr><td>b5</td><td>C102FLAG</td><td>AN102 用コンパレータ検出フラグ</td></tr> </table> コンパレータ割り込み選択レジスタ (ADCMPSSEL) <table border="1"> <tr><td>b0</td><td>SEL000</td><td>AN000 用コンパレータ検出選択ビット</td></tr> <tr><td>b1</td><td>SEL001</td><td>AN001 用コンパレータ検出選択ビット</td></tr> <tr><td>b2</td><td>SEL002</td><td>AN002 用コンパレータ検出選択ビット</td></tr> <tr><td>b3</td><td>SEL100</td><td>AN100 用コンパレータ検出選択ビット</td></tr> <tr><td>b4</td><td>SEL101</td><td>AN101 用コンパレータ検出選択ビット</td></tr> <tr><td>b5</td><td>SEL102</td><td>AN102 用コンパレータ検出選択ビット</td></tr> <tr><td>b8</td><td>IE</td><td>割り込み許可設定ビット</td></tr> <tr><td>b9</td><td>POERQ</td><td>POE 要求設定ビット</td></tr> <tr><td>b10</td><td>—</td><td>(予約ビット)</td></tr> </table> 	b0	C000FLAG	AN000 用コンパレータ検出フラグ	b1	C001FLAG	AN001 用コンパレータ検出フラグ	b2	C002FLAG	AN002 用コンパレータ検出フラグ	b3	C100FLAG	AN100 用コンパレータ検出フラグ	b4	C101FLAG	AN101 用コンパレータ検出フラグ	b5	C102FLAG	AN102 用コンパレータ検出フラグ	b0	SEL000	AN000 用コンパレータ検出選択ビット	b1	SEL001	AN001 用コンパレータ検出選択ビット	b2	SEL002	AN002 用コンパレータ検出選択ビット	b3	SEL100	AN100 用コンパレータ検出選択ビット	b4	SEL101	AN101 用コンパレータ検出選択ビット	b5	SEL102	AN102 用コンパレータ検出選択ビット	b8	IE	割り込み許可設定ビット	b9	POERQ	POE 要求設定ビット	b10	—	(予約ビット)	<ul style="list-style-type: none"> コンパレータ検出フラグレジスタ (ADCMPFR) <table border="1"> <tr><td>b0</td><td>C000FLAG</td><td>AN000/ AN100 用コンパレータ検出フラグ</td></tr> <tr><td>b1</td><td>C001FLAG</td><td>AN001/ AN101 用コンパレータ検出フラグ</td></tr> <tr><td>b2</td><td>C002FLAG</td><td>AN002/ AN102 用コンパレータ検出フラグ</td></tr> <tr><td>b3</td><td>—</td><td>(予約ビット)</td></tr> <tr><td>b4</td><td>—</td><td>(予約ビット)</td></tr> <tr><td>B5</td><td>—</td><td>(予約ビット)</td></tr> </table> コンパレータ割り込み選択レジスタ (ADCMPSSEL) <table border="1"> <tr><td>b0</td><td>IE000</td><td>AN000/ AN100 用コンパレータ検出割り込み (CMP0/CMP4) 許可ビット</td></tr> <tr><td>b1</td><td>IE001</td><td>AN001/ AN101 用コンパレータ検出割り込み (CMP1/CMP5) 許可ビット</td></tr> <tr><td>b2</td><td>IE002</td><td>AN002/ AN102 用コンパレータ検出割り込み (CMP2/CMP6) 許可ビット</td></tr> <tr><td>b3</td><td>—</td><td>(予約ビット)</td></tr> <tr><td>b4</td><td>—</td><td>(予約ビット)</td></tr> <tr><td>b5</td><td>—</td><td>(予約ビット)</td></tr> <tr><td>b8</td><td>POERQ000</td><td>AN000/ AN100 用コンパレータ検出 POE 要求設定ビット</td></tr> <tr><td>b9</td><td>POERQ001</td><td>AN001/ AN101 用コンパレータ検出 POE 要求設定ビット</td></tr> <tr><td>b10</td><td>POERQ002</td><td>AN002/ AN102 用コンパレータ検出 POE 要求設定ビット</td></tr> </table> 	b0	C000FLAG	AN000/ AN100 用コンパレータ検出フラグ	b1	C001FLAG	AN001/ AN101 用コンパレータ検出フラグ	b2	C002FLAG	AN002/ AN102 用コンパレータ検出フラグ	b3	—	(予約ビット)	b4	—	(予約ビット)	B5	—	(予約ビット)	b0	IE000	AN000/ AN100 用コンパレータ検出割り込み (CMP0/CMP4) 許可ビット	b1	IE001	AN001/ AN101 用コンパレータ検出割り込み (CMP1/CMP5) 許可ビット	b2	IE002	AN002/ AN102 用コンパレータ検出割り込み (CMP2/CMP6) 許可ビット	b3	—	(予約ビット)	b4	—	(予約ビット)	b5	—	(予約ビット)	b8	POERQ000	AN000/ AN100 用コンパレータ検出 POE 要求設定ビット	b9	POERQ001	AN001/ AN101 用コンパレータ検出 POE 要求設定ビット	b10	POERQ002	AN002/ AN102 用コンパレータ検出 POE 要求設定ビット
		b0	C000FLAG	AN000 用コンパレータ検出フラグ																																																																																									
		b1	C001FLAG	AN001 用コンパレータ検出フラグ																																																																																									
b2	C002FLAG	AN002 用コンパレータ検出フラグ																																																																																											
b3	C100FLAG	AN100 用コンパレータ検出フラグ																																																																																											
b4	C101FLAG	AN101 用コンパレータ検出フラグ																																																																																											
b5	C102FLAG	AN102 用コンパレータ検出フラグ																																																																																											
b0	SEL000	AN000 用コンパレータ検出選択ビット																																																																																											
b1	SEL001	AN001 用コンパレータ検出選択ビット																																																																																											
b2	SEL002	AN002 用コンパレータ検出選択ビット																																																																																											
b3	SEL100	AN100 用コンパレータ検出選択ビット																																																																																											
b4	SEL101	AN101 用コンパレータ検出選択ビット																																																																																											
b5	SEL102	AN102 用コンパレータ検出選択ビット																																																																																											
b8	IE	割り込み許可設定ビット																																																																																											
b9	POERQ	POE 要求設定ビット																																																																																											
b10	—	(予約ビット)																																																																																											
b0	C000FLAG	AN000/ AN100 用コンパレータ検出フラグ																																																																																											
b1	C001FLAG	AN001/ AN101 用コンパレータ検出フラグ																																																																																											
b2	C002FLAG	AN002/ AN102 用コンパレータ検出フラグ																																																																																											
b3	—	(予約ビット)																																																																																											
b4	—	(予約ビット)																																																																																											
B5	—	(予約ビット)																																																																																											
b0	IE000	AN000/ AN100 用コンパレータ検出割り込み (CMP0/CMP4) 許可ビット																																																																																											
b1	IE001	AN001/ AN101 用コンパレータ検出割り込み (CMP1/CMP5) 許可ビット																																																																																											
b2	IE002	AN002/ AN102 用コンパレータ検出割り込み (CMP2/CMP6) 許可ビット																																																																																											
b3	—	(予約ビット)																																																																																											
b4	—	(予約ビット)																																																																																											
b5	—	(予約ビット)																																																																																											
b8	POERQ000	AN000/ AN100 用コンパレータ検出 POE 要求設定ビット																																																																																											
b9	POERQ001	AN001/ AN101 用コンパレータ検出 POE 要求設定ビット																																																																																											
b10	POERQ002	AN002/ AN102 用コンパレータ検出 POE 要求設定ビット																																																																																											
		—	<ul style="list-style-type: none"> サンプル&ホールド回路コントロールレジスタ (ADSHCR) A/D グループスキャン優先コントロールレジスタ (ADGSPCR) 																																																																																										
		—	—																																																																																										
10ビット A/D コンバータ	機能	<ul style="list-style-type: none"> 仕様概要 <table border="1"> <tr><td>入力チャンネル</td><td>12チャンネル</td></tr> <tr><td>変換時間</td><td>1チャンネル当たり 1.0us (ADCLK=50MHz, AVCC0=4.0~5.5V) 1チャンネル当たり 2.0us (ADCLK=25MHz, AVCC0=3.0~3.6V)</td></tr> <tr><td>A/D 変換クロック</td><td>PCLK, PCLK/2, PCLK/4, PCLK/8</td></tr> <tr><td>データレジスタ</td><td>10本 (ADDRA~ADDRL)</td></tr> <tr><td>動作モード</td><td>シングルモード 1サイクルスキャンモード 連続スキャンモード</td></tr> <tr><td>機能</td><td>サンプル&ホールド機能 サンプリングスタート可変 (ユニット) A/Dコンバータの自己診断機能</td></tr> <tr><td></td><td>—</td></tr> </table> 	入力チャンネル	12チャンネル	変換時間	1チャンネル当たり 1.0us (ADCLK=50MHz, AVCC0=4.0~5.5V) 1チャンネル当たり 2.0us (ADCLK=25MHz, AVCC0=3.0~3.6V)	A/D 変換クロック	PCLK, PCLK/2, PCLK/4, PCLK/8	データレジスタ	10本 (ADDRA~ADDRL)	動作モード	シングルモード 1サイクルスキャンモード 連続スキャンモード	機能	サンプル&ホールド機能 サンプリングスタート可変 (ユニット) A/Dコンバータの自己診断機能		—	<ul style="list-style-type: none"> 仕様概要 <table border="1"> <tr><td>入力チャンネル</td><td>20チャンネル</td></tr> <tr><td>変換時間</td><td>AN0~AN7: 1チャンネル当たり 0.5us (ADCLK=100MHz 動作時) AN8~AN19: 1チャンネル当たり 1.0us (ADCLK=50MHz 動作時)</td></tr> <tr><td>A/D 変換クロック</td><td>周辺モジュールクロックと A/D 変換クロックを以下の分周比で設定可能 PCLK : ADCLK 分周比 = 1:1, 1:2, 1:4, 1:8, 2:1, 4:1</td></tr> <tr><td>データレジスタ</td><td>21本 (ADDRA~ADDRT, ADDR)</td></tr> <tr><td>動作モード</td><td>— 1サイクルスキャンモード 連続スキャンモード</td></tr> <tr><td>機能</td><td>サンプル&ホールド機能 サンプリングスタート可変 (チャンネル) A/Dコンバータの自己診断機能 A/D 変換値加算モード</td></tr> </table> 	入力チャンネル	20チャンネル	変換時間	AN0~AN7: 1チャンネル当たり 0.5us (ADCLK=100MHz 動作時) AN8~AN19: 1チャンネル当たり 1.0us (ADCLK=50MHz 動作時)	A/D 変換クロック	周辺モジュールクロックと A/D 変換クロックを以下の分周比で設定可能 PCLK : ADCLK 分周比 = 1:1, 1:2, 1:4, 1:8, 2:1, 4:1	データレジスタ	21本 (ADDRA~ADDRT, ADDR)	動作モード	— 1サイクルスキャンモード 連続スキャンモード	機能	サンプル&ホールド機能 サンプリングスタート可変 (チャンネル) A/Dコンバータの自己診断機能 A/D 変換値加算モード																																																																
入力チャンネル	12チャンネル																																																																																												
変換時間	1チャンネル当たり 1.0us (ADCLK=50MHz, AVCC0=4.0~5.5V) 1チャンネル当たり 2.0us (ADCLK=25MHz, AVCC0=3.0~3.6V)																																																																																												
A/D 変換クロック	PCLK, PCLK/2, PCLK/4, PCLK/8																																																																																												
データレジスタ	10本 (ADDRA~ADDRL)																																																																																												
動作モード	シングルモード 1サイクルスキャンモード 連続スキャンモード																																																																																												
機能	サンプル&ホールド機能 サンプリングスタート可変 (ユニット) A/Dコンバータの自己診断機能																																																																																												
	—																																																																																												
入力チャンネル	20チャンネル																																																																																												
変換時間	AN0~AN7: 1チャンネル当たり 0.5us (ADCLK=100MHz 動作時) AN8~AN19: 1チャンネル当たり 1.0us (ADCLK=50MHz 動作時)																																																																																												
A/D 変換クロック	周辺モジュールクロックと A/D 変換クロックを以下の分周比で設定可能 PCLK : ADCLK 分周比 = 1:1, 1:2, 1:4, 1:8, 2:1, 4:1																																																																																												
データレジスタ	21本 (ADDRA~ADDRT, ADDR)																																																																																												
動作モード	— 1サイクルスキャンモード 連続スキャンモード																																																																																												
機能	サンプル&ホールド機能 サンプリングスタート可変 (チャンネル) A/Dコンバータの自己診断機能 A/D 変換値加算モード																																																																																												

表2.34 機能および仕様の相違点(34)

項目	RX62T グループ	RX63T グループ																																																								
10 ビット A/D コンバータ	レジスタ/ビット																																																									
	<ul style="list-style-type: none"> A/D データレジスタ n (ADDRn) (n=A ~ L) A/D 自己診断レジスタ (ADDIAGR) <table border="1"> <tr> <td>b0</td> <td>DIAG[1:0]</td> <td>自己診断指示ビット</td> </tr> <tr> <td>b1</td> <td></td> <td></td> </tr> <tr> <td>b2</td> <td>—</td> <td>(予約ビット)</td> </tr> <tr> <td>b7</td> <td></td> <td></td> </tr> </table>	b0	DIAG[1:0]	自己診断指示ビット	b1			b2	—	(予約ビット)	b7			<ul style="list-style-type: none"> A/D データレジスタ y (ADDRy) (y = A ~ T) A/D 自己診断データレジスタ (ADRD) <p>ADCER.ADPRC=0、ADCER.ADRFMT=0 (10 ビット右詰めフォーマットに設定)</p> <table border="1"> <tr> <td>b0</td> <td>AD[9:0]</td> <td>変換値[9:0]</td> </tr> <tr> <td>b9</td> <td></td> <td></td> </tr> <tr> <td>b10</td> <td>—</td> <td>(予約ビット)</td> </tr> <tr> <td>b13</td> <td></td> <td></td> </tr> <tr> <td>b14</td> <td>DIAGST[1:0]</td> <td>自己診断ステータスビット</td> </tr> <tr> <td>b15</td> <td></td> <td></td> </tr> </table>	b0	AD[9:0]	変換値[9:0]	b9			b10	—	(予約ビット)	b13			b14	DIAGST[1:0]	自己診断ステータスビット	b15																												
	b0	DIAG[1:0]	自己診断指示ビット																																																							
	b1																																																									
	b2	—	(予約ビット)																																																							
	b7																																																									
b0	AD[9:0]	変換値[9:0]																																																								
b9																																																										
b10	—	(予約ビット)																																																								
b13																																																										
b14	DIAGST[1:0]	自己診断ステータスビット																																																								
b15																																																										
<ul style="list-style-type: none"> A/D コントロール/ステータスレジスタ (ADCSR) <table border="1"> <tr> <td>b0</td> <td>CH[3:0]</td> <td>チャンネル選択ビット</td> </tr> <tr> <td>b3</td> <td></td> <td></td> </tr> <tr> <td>b4</td> <td>—</td> <td>(予約ビット)</td> </tr> <tr> <td>b5</td> <td>ADST</td> <td>A/D スタートビット</td> </tr> <tr> <td>b6</td> <td>ADIE</td> <td>A/D 割り込み許可ビット</td> </tr> <tr> <td>b7</td> <td>—</td> <td>(予約ビット)</td> </tr> </table>	b0	CH[3:0]	チャンネル選択ビット	b3			b4	—	(予約ビット)	b5	ADST	A/D スタートビット	b6	ADIE	A/D 割り込み許可ビット	b7	—	(予約ビット)	<ul style="list-style-type: none"> A/D コントロール/ステータスレジスタ (ADCSR) <table border="1"> <tr> <td>b0</td> <td>—</td> <td>(予約ビット)</td> </tr> <tr> <td>b7</td> <td></td> <td></td> </tr> <tr> <td>b8</td> <td>EXTRG</td> <td>トリガ選択ビット</td> </tr> <tr> <td>b9</td> <td>TRGE</td> <td>トリガ開始許可ビット</td> </tr> <tr> <td>b10</td> <td>—</td> <td>(予約ビット)</td> </tr> <tr> <td>b11</td> <td></td> <td></td> </tr> <tr> <td>b12</td> <td>ADIE</td> <td>スキャン終了割り込み許可ビット</td> </tr> <tr> <td>b13</td> <td>—</td> <td>(予約ビット)</td> </tr> <tr> <td>b14</td> <td>ADCS</td> <td>スキャンモード選択ビット</td> </tr> <tr> <td>b15</td> <td>ADST</td> <td>A/D 変換スタートビット</td> </tr> </table>	b0	—	(予約ビット)	b7			b8	EXTRG	トリガ選択ビット	b9	TRGE	トリガ開始許可ビット	b10	—	(予約ビット)	b11			b12	ADIE	スキャン終了割り込み許可ビット	b13	—	(予約ビット)	b14	ADCS	スキャンモード選択ビット	b15	ADST	A/D 変換スタートビット									
b0	CH[3:0]	チャンネル選択ビット																																																								
b3																																																										
b4	—	(予約ビット)																																																								
b5	ADST	A/D スタートビット																																																								
b6	ADIE	A/D 割り込み許可ビット																																																								
b7	—	(予約ビット)																																																								
b0	—	(予約ビット)																																																								
b7																																																										
b8	EXTRG	トリガ選択ビット																																																								
b9	TRGE	トリガ開始許可ビット																																																								
b10	—	(予約ビット)																																																								
b11																																																										
b12	ADIE	スキャン終了割り込み許可ビット																																																								
b13	—	(予約ビット)																																																								
b14	ADCS	スキャンモード選択ビット																																																								
b15	ADST	A/D 変換スタートビット																																																								
<ul style="list-style-type: none"> A/D コントロールレジスタ (ADCR) <p>—</p>	<ul style="list-style-type: none"> A/D チャンネル選択レジスタ 0 (ADANSA0) A/D チャンネル選択レジスタ 1 (ADANSA1) A/D 変換値加算モード選択レジスタ 0 (ADADS0) A/D 変換値加算モード選択レジスタ 1 (ADADS1) A/D 変換値加算回数選択レジスタ (ADADC) 																																																									
<ul style="list-style-type: none"> A/D 開始トリガ選択レジスタ (ADSTRGR) <table border="1"> <tr> <td>b0</td> <td>ADSTRS[4:0]</td> <td>A/D 開始トリガ選択ビット</td> </tr> <tr> <td>b4</td> <td></td> <td></td> </tr> <tr> <td>b5</td> <td>—</td> <td>(予約ビット)</td> </tr> <tr> <td>b7</td> <td></td> <td></td> </tr> </table>	b0	ADSTRS[4:0]	A/D 開始トリガ選択ビット	b4			b5	—	(予約ビット)	b7			<ul style="list-style-type: none"> A/D 開始トリガ選択レジスタ (ADSTRGR) <table border="1"> <tr> <td>b0</td> <td>—</td> <td>(予約ビット)</td> </tr> <tr> <td>b7</td> <td></td> <td></td> </tr> <tr> <td>b8</td> <td>TRSA[5:0]</td> <td>A/D 変換開始トリガ選択ビット</td> </tr> <tr> <td>b13</td> <td></td> <td></td> </tr> <tr> <td>b14</td> <td>—</td> <td>(予約ビット)</td> </tr> <tr> <td>b15</td> <td></td> <td></td> </tr> </table>	b0	—	(予約ビット)	b7			b8	TRSA[5:0]	A/D 変換開始トリガ選択ビット	b13			b14	—	(予約ビット)	b15																													
b0	ADSTRS[4:0]	A/D 開始トリガ選択ビット																																																								
b4																																																										
b5	—	(予約ビット)																																																								
b7																																																										
b0	—	(予約ビット)																																																								
b7																																																										
b8	TRSA[5:0]	A/D 変換開始トリガ選択ビット																																																								
b13																																																										
b14	—	(予約ビット)																																																								
b15																																																										
<ul style="list-style-type: none"> ADDRn フォーマット選択レジスタ (ADDPR) (n = A ~ L) <table border="1"> <tr> <td>b0</td> <td>DPPRC</td> <td>ビット精度指定ビット</td> </tr> <tr> <td>b1</td> <td>—</td> <td>(予約ビット)</td> </tr> <tr> <td>b6</td> <td></td> <td></td> </tr> <tr> <td>b7</td> <td>DPSEL</td> <td>ADDRn フォーマット選択ビット</td> </tr> </table>	b0	DPPRC	ビット精度指定ビット	b1	—	(予約ビット)	b6			b7	DPSEL	ADDRn フォーマット選択ビット	<ul style="list-style-type: none"> A/D コントロール拡張レジスタ (ADCER) <table border="1"> <tr> <td>b0</td> <td>—</td> <td>(予約ビット)</td> </tr> <tr> <td>b1</td> <td></td> <td></td> </tr> <tr> <td>b2</td> <td>ADPRC</td> <td>A/D データレジスタビット精度指定ビット</td> </tr> <tr> <td>b3</td> <td>—</td> <td>(予約ビット)</td> </tr> <tr> <td>b4</td> <td></td> <td></td> </tr> <tr> <td>b5</td> <td>ACE</td> <td>自動クリアイネーブルビット</td> </tr> <tr> <td>b6</td> <td>—</td> <td>(予約ビット)</td> </tr> <tr> <td>b7</td> <td></td> <td></td> </tr> <tr> <td>b8</td> <td>DIAGVAL</td> <td>自己診断変換電圧選択ビット</td> </tr> <tr> <td>b9</td> <td>[1:0]</td> <td></td> </tr> <tr> <td>b10</td> <td>DIAGLD</td> <td>自己診断モード選択ビット</td> </tr> <tr> <td>b11</td> <td>DIAGM</td> <td>自己診断イネーブルビット</td> </tr> <tr> <td>b12</td> <td>—</td> <td>(予約ビット)</td> </tr> <tr> <td>b14</td> <td></td> <td></td> </tr> <tr> <td>b15</td> <td>ADRFMT</td> <td>A/D データレジスタフォーマット選択ビット</td> </tr> </table>	b0	—	(予約ビット)	b1			b2	ADPRC	A/D データレジスタビット精度指定ビット	b3	—	(予約ビット)	b4			b5	ACE	自動クリアイネーブルビット	b6	—	(予約ビット)	b7			b8	DIAGVAL	自己診断変換電圧選択ビット	b9	[1:0]		b10	DIAGLD	自己診断モード選択ビット	b11	DIAGM	自己診断イネーブルビット	b12	—	(予約ビット)	b14			b15	ADRFMT	A/D データレジスタフォーマット選択ビット
b0	DPPRC	ビット精度指定ビット																																																								
b1	—	(予約ビット)																																																								
b6																																																										
b7	DPSEL	ADDRn フォーマット選択ビット																																																								
b0	—	(予約ビット)																																																								
b1																																																										
b2	ADPRC	A/D データレジスタビット精度指定ビット																																																								
b3	—	(予約ビット)																																																								
b4																																																										
b5	ACE	自動クリアイネーブルビット																																																								
b6	—	(予約ビット)																																																								
b7																																																										
b8	DIAGVAL	自己診断変換電圧選択ビット																																																								
b9	[1:0]																																																									
b10	DIAGLD	自己診断モード選択ビット																																																								
b11	DIAGM	自己診断イネーブルビット																																																								
b12	—	(予約ビット)																																																								
b14																																																										
b15	ADRFMT	A/D データレジスタフォーマット選択ビット																																																								

表2.35 機能および仕様の相違点(35)

項目		RX62T グループ	RX63T グループ																																																
10 ビット A/D コンバータ	レジスタ/ビット	<ul style="list-style-type: none"> A/D サンプリングステートレジスタ (ADSSTR) 	<ul style="list-style-type: none"> A/D サンプリングステートレジスタ n (ADSSTRn) (n=0 ~ 7) A/D サンプリングステートレジスタ L (ADSSTRL) 																																																
D/A コンバータ	レジスタ/ビット	—	<ul style="list-style-type: none"> D/A データレジスタ m (DADRM) D/A コントロールレジスタ (DACR) DADRm フォーマット選択レジスタ (DADPR) D/A A/D 同期スタート制御レジスタ (DAADSCR) 																																																
データ演算回路	レジスタ/ビット	—	<ul style="list-style-type: none"> DOC コントロールレジスタ (DOCR) DOC データインプットレジスタ (DODIR) DOC データセッティングレジスタ (DODSR) 																																																
RAM	機能	<ul style="list-style-type: none"> 仕様概要 <table border="1"> <tr> <td>RAM 容量</td> <td>16K バイト/8K バイト</td> </tr> <tr> <td>アドレス</td> <td>0000 0000h ~ 0000 3FFFh (16K バイト) 0000 0000h ~ 0000 1FFFh (8K バイト)</td> </tr> </table>	RAM 容量	16K バイト/8K バイト	アドレス	0000 0000h ~ 0000 3FFFh (16K バイト) 0000 0000h ~ 0000 1FFFh (8K バイト)	<ul style="list-style-type: none"> 仕様概要 <table border="1"> <tr> <td>RAM 容量</td> <td>48K バイト/32K バイト/24K バイト</td> </tr> <tr> <td>アドレス</td> <td>0000 0000h ~ 0000 BFFFh (48K バイト) 0000 0000h ~ 0000 7FFFh (32K バイト) 0000 0000h ~ 0000 5FFFh (24K バイト)</td> </tr> </table>	RAM 容量	48K バイト/32K バイト/24K バイト	アドレス	0000 0000h ~ 0000 BFFFh (48K バイト) 0000 0000h ~ 0000 7FFFh (32K バイト) 0000 0000h ~ 0000 5FFFh (24K バイト)																																								
RAM 容量	16K バイト/8K バイト																																																		
アドレス	0000 0000h ~ 0000 3FFFh (16K バイト) 0000 0000h ~ 0000 1FFFh (8K バイト)																																																		
RAM 容量	48K バイト/32K バイト/24K バイト																																																		
アドレス	0000 0000h ~ 0000 BFFFh (48K バイト) 0000 0000h ~ 0000 7FFFh (32K バイト) 0000 0000h ~ 0000 5FFFh (24K バイト)																																																		
コード格納用フラッシュメモリ	機能	<ul style="list-style-type: none"> 仕様概要 <table border="1"> <tr> <td>メモリ空間</td> <td>ユーザ領域：最大 256K バイト (256K,128K,64K)</td> </tr> <tr> <td>書き込み単位</td> <td>256 バイト単位</td> </tr> <tr> <td>ブロック構成 (消去単位)</td> <td>4K バイト×8 ブロック (256K,128K,64K)</td> </tr> <tr> <td></td> <td>—</td> </tr> <tr> <td></td> <td>16K バイト×14 ブロック (256K)</td> </tr> <tr> <td></td> <td>16K バイト× 6 ブロック (128K)</td> </tr> <tr> <td></td> <td>16K バイト× 2 ブロック (64K)</td> </tr> <tr> <td>オンボードプログラミング</td> <td>ブートモード</td> </tr> <tr> <td></td> <td>—</td> </tr> <tr> <td></td> <td>—</td> </tr> <tr> <td></td> <td>ユーザプログラムモード</td> </tr> <tr> <td>オフボードプログラミング</td> <td>PROM ライタを使用して、ユーザーマットの書き換えが可能</td> </tr> <tr> <td>プロテクト機能</td> <td>ソフトウェアプロテクト機能 エラープロテクト機能</td> </tr> </table>	メモリ空間	ユーザ領域：最大 256K バイト (256K,128K,64K)	書き込み単位	256 バイト単位	ブロック構成 (消去単位)	4K バイト×8 ブロック (256K,128K,64K)		—		16K バイト×14 ブロック (256K)		16K バイト× 6 ブロック (128K)		16K バイト× 2 ブロック (64K)	オンボードプログラミング	ブートモード		—		—		ユーザプログラムモード	オフボードプログラミング	PROM ライタを使用して、ユーザーマットの書き換えが可能	プロテクト機能	ソフトウェアプロテクト機能 エラープロテクト機能	<ul style="list-style-type: none"> 仕様概要 <table border="1"> <tr> <td>メモリ空間</td> <td>ユーザ領域：最大 512K バイト (512K,384K,256K) ユーザブート領域：16K バイト</td> </tr> <tr> <td>書き込み単位</td> <td>128 バイト単位</td> </tr> <tr> <td>ブロック構成 (消去単位)</td> <td>4K バイト×8 ブロック (512K,384K,256K)</td> </tr> <tr> <td></td> <td>16K バイト×30 ブロック (512K)</td> </tr> <tr> <td></td> <td>16K バイト×22 ブロック (384K)</td> </tr> <tr> <td></td> <td>16K バイト×14 ブロック (256K)</td> </tr> <tr> <td></td> <td>—</td> </tr> <tr> <td></td> <td>—</td> </tr> <tr> <td>オンボードプログラミング</td> <td>ブートモード USB ブートモード ユーザブートモード ユーザプログラムモード</td> </tr> <tr> <td>オフボードプログラミング</td> <td>フラッシュライタを使用して、ユーザ領域/ユーザブート領域の書き換えが可能</td> </tr> <tr> <td>プロテクト機能</td> <td>ソフトウェアプロテクト機能 FCU のコマンドロック機能</td> </tr> </table>	メモリ空間	ユーザ領域：最大 512K バイト (512K,384K,256K) ユーザブート領域：16K バイト	書き込み単位	128 バイト単位	ブロック構成 (消去単位)	4K バイト×8 ブロック (512K,384K,256K)		16K バイト×30 ブロック (512K)		16K バイト×22 ブロック (384K)		16K バイト×14 ブロック (256K)		—		—	オンボードプログラミング	ブートモード USB ブートモード ユーザブートモード ユーザプログラムモード	オフボードプログラミング	フラッシュライタを使用して、ユーザ領域/ユーザブート領域の書き換えが可能	プロテクト機能	ソフトウェアプロテクト機能 FCU のコマンドロック機能
メモリ空間	ユーザ領域：最大 256K バイト (256K,128K,64K)																																																		
書き込み単位	256 バイト単位																																																		
ブロック構成 (消去単位)	4K バイト×8 ブロック (256K,128K,64K)																																																		
	—																																																		
	16K バイト×14 ブロック (256K)																																																		
	16K バイト× 6 ブロック (128K)																																																		
	16K バイト× 2 ブロック (64K)																																																		
オンボードプログラミング	ブートモード																																																		
	—																																																		
	—																																																		
	ユーザプログラムモード																																																		
オフボードプログラミング	PROM ライタを使用して、ユーザーマットの書き換えが可能																																																		
プロテクト機能	ソフトウェアプロテクト機能 エラープロテクト機能																																																		
メモリ空間	ユーザ領域：最大 512K バイト (512K,384K,256K) ユーザブート領域：16K バイト																																																		
書き込み単位	128 バイト単位																																																		
ブロック構成 (消去単位)	4K バイト×8 ブロック (512K,384K,256K)																																																		
	16K バイト×30 ブロック (512K)																																																		
	16K バイト×22 ブロック (384K)																																																		
	16K バイト×14 ブロック (256K)																																																		
	—																																																		
	—																																																		
オンボードプログラミング	ブートモード USB ブートモード ユーザブートモード ユーザプログラムモード																																																		
オフボードプログラミング	フラッシュライタを使用して、ユーザ領域/ユーザブート領域の書き換えが可能																																																		
プロテクト機能	ソフトウェアプロテクト機能 FCU のコマンドロック機能																																																		
	レジスタ/ビット	<ul style="list-style-type: none"> フラッシュライトイレースプロテクトレジスタ (FWEPROR) <table border="1"> <tr> <td>b0</td> <td>FLWE[1:0]</td> <td>フラッシュ書き込み/消去ビット</td> </tr> <tr> <td>b1</td> <td></td> <td></td> </tr> </table> <ul style="list-style-type: none"> フラッシュアクセスステータスレジスタ (FASTAT) <table border="1"> <tr> <td>b0</td> <td>DFLWPE</td> <td>データフラッシュ書き込み/消去プロテクト違反ビット</td> </tr> <tr> <td>b1</td> <td>DFLRPE</td> <td>データフラッシュリードプロテクト違反ビット</td> </tr> <tr> <td>b3</td> <td>DFLAE</td> <td>データフラッシュアクセス違反ビット</td> </tr> <tr> <td>b4</td> <td>CMDLK</td> <td>FCU コマンドロックビット</td> </tr> <tr> <td>b7</td> <td>ROMAE</td> <td>ROM アクセス違反ビット</td> </tr> </table>	b0	FLWE[1:0]	フラッシュ書き込み/消去ビット	b1			b0	DFLWPE	データフラッシュ書き込み/消去プロテクト違反ビット	b1	DFLRPE	データフラッシュリードプロテクト違反ビット	b3	DFLAE	データフラッシュアクセス違反ビット	b4	CMDLK	FCU コマンドロックビット	b7	ROMAE	ROM アクセス違反ビット	<ul style="list-style-type: none"> フラッシュ P/E プロテクトレジスタ (FWEPROR) <table border="1"> <tr> <td>b0</td> <td>FLWE[1:0]</td> <td>フラッシュ P/E ビット</td> </tr> <tr> <td>b1</td> <td></td> <td></td> </tr> </table> <ul style="list-style-type: none"> フラッシュアクセスステータスレジスタ (FASTAT) <table border="1"> <tr> <td>b0</td> <td>DFLWPE</td> <td>E2 データフラッシュ P/E プロテクト違反フラグ</td> </tr> <tr> <td>b1</td> <td>DFLRPE</td> <td>E2 データフラッシュリードプロテクト違反フラグ</td> </tr> <tr> <td>b3</td> <td>DFLAE</td> <td>E2 データフラッシュアクセス違反フラグ</td> </tr> <tr> <td>b4</td> <td>CMDLK</td> <td>FCU コマンドロックフラグ</td> </tr> <tr> <td>b7</td> <td>ROMAE</td> <td>ROM アクセス違反フラグ</td> </tr> </table>	b0	FLWE[1:0]	フラッシュ P/E ビット	b1			b0	DFLWPE	E2 データフラッシュ P/E プロテクト違反フラグ	b1	DFLRPE	E2 データフラッシュリードプロテクト違反フラグ	b3	DFLAE	E2 データフラッシュアクセス違反フラグ	b4	CMDLK	FCU コマンドロックフラグ	b7	ROMAE	ROM アクセス違反フラグ						
b0	FLWE[1:0]	フラッシュ書き込み/消去ビット																																																	
b1																																																			
b0	DFLWPE	データフラッシュ書き込み/消去プロテクト違反ビット																																																	
b1	DFLRPE	データフラッシュリードプロテクト違反ビット																																																	
b3	DFLAE	データフラッシュアクセス違反ビット																																																	
b4	CMDLK	FCU コマンドロックビット																																																	
b7	ROMAE	ROM アクセス違反ビット																																																	
b0	FLWE[1:0]	フラッシュ P/E ビット																																																	
b1																																																			
b0	DFLWPE	E2 データフラッシュ P/E プロテクト違反フラグ																																																	
b1	DFLRPE	E2 データフラッシュリードプロテクト違反フラグ																																																	
b3	DFLAE	E2 データフラッシュアクセス違反フラグ																																																	
b4	CMDLK	FCU コマンドロックフラグ																																																	
b7	ROMAE	ROM アクセス違反フラグ																																																	

表2.36 機能および仕様の相違点(36)

項目	RX62T グループ	RX63T グループ																																																												
コード格納用フラッシュメモリ	<p>レジスタ/ビット</p> <ul style="list-style-type: none"> フラッシュアクセスエラー割り込み許可レジスタ (FAEINT) <table border="1"> <tr><td>b0</td><td>DFLWPEIE</td><td>データフラッシュ書き込み/消去プロテクト違反割り込み許可ビット</td></tr> <tr><td>b1</td><td>DFLRPEIE</td><td>データフラッシュリードプロテクト違反割り込み許可ビット</td></tr> <tr><td>b3</td><td>DFLAEIE</td><td>データフラッシュアクセス違反割り込み許可ビット</td></tr> <tr><td>b4</td><td>CMDLKIE</td><td>FCU コマンドロック割り込み許可ビット</td></tr> <tr><td>b7</td><td>ROMAEIE</td><td>ROM アクセス違反割り込み許可ビット</td></tr> </table> フラッシュステータスレジスタ 1 (FSTATR1) <table border="1"> <tr><td>b0</td><td>—</td><td>(予約ビット)</td></tr> <tr><td>b1</td><td>—</td><td>※読んだ場合、その値は不定です</td></tr> <tr><td>b4</td><td>FLOCKST</td><td>ロックビットステータスビット</td></tr> <tr><td>b7</td><td>FCUERR</td><td>FCU エラーフラグ</td></tr> </table> フラッシュ P/E モードエントリレジスタ (FENTRYR) <table border="1"> <tr><td>b7</td><td>FENTRYD</td><td>データフラッシュ P/E モードエントリビット</td></tr> </table> 周辺クロック通知レジスタ (PCKAR) <p>内蔵 ROM/データフラッシュへの書き込み/消去時に周辺クロック (PCLK) を設定するためのビットです。</p> FCU RAM イネーブルレジスタ (FCURAME) <p>—</p> 	b0	DFLWPEIE	データフラッシュ書き込み/消去プロテクト違反割り込み許可ビット	b1	DFLRPEIE	データフラッシュリードプロテクト違反割り込み許可ビット	b3	DFLAEIE	データフラッシュアクセス違反割り込み許可ビット	b4	CMDLKIE	FCU コマンドロック割り込み許可ビット	b7	ROMAEIE	ROM アクセス違反割り込み許可ビット	b0	—	(予約ビット)	b1	—	※読んだ場合、その値は不定です	b4	FLOCKST	ロックビットステータスビット	b7	FCUERR	FCU エラーフラグ	b7	FENTRYD	データフラッシュ P/E モードエントリビット	<ul style="list-style-type: none"> フラッシュアクセスエラー割り込み許可レジスタ (FAEINT) <table border="1"> <tr><td>b0</td><td>DFLWPEIE</td><td>E2 データフラッシュ P/E プロテクト違反割り込み許可ビット</td></tr> <tr><td>b1</td><td>DFLRPEIE</td><td>E2 データフラッシュリードプロテクト違反割り込み許可ビット</td></tr> <tr><td>b3</td><td>DFLAEIE</td><td>E2 データフラッシュアクセス違反割り込み許可ビット</td></tr> <tr><td>b4</td><td>CMDLKIE</td><td>FCU コマンドロック割り込み許可ビット</td></tr> <tr><td>b7</td><td>ROMAEIE</td><td>ROM アクセス違反割り込み許可ビット</td></tr> </table> フラッシュステータスレジスタ 1 (FSTATR1) <table border="1"> <tr><td>b0</td><td>—</td><td>(予約ビット)</td></tr> <tr><td>b1</td><td>—</td><td>※読むと 0 が読めます</td></tr> <tr><td>b4</td><td>FLOCKST</td><td>ロックビットステータスビット</td></tr> <tr><td>b7</td><td>FCUERR</td><td>FCU エラーフラグ</td></tr> </table> フラッシュ P/E モードエントリレジスタ (FENTRYR) <table border="1"> <tr><td>b7</td><td>FENTRYD</td><td>E2 データフラッシュ P/E モードエントリビット</td></tr> </table> 周辺クロック通知レジスタ (PCKAR) <p>内蔵 ROM/E2 データフラッシュへのプログラム/イネーズ時に FlashIF クロック (FCLK) を設定するためのビットです。</p> 	b0	DFLWPEIE	E2 データフラッシュ P/E プロテクト違反割り込み許可ビット	b1	DFLRPEIE	E2 データフラッシュリードプロテクト違反割り込み許可ビット	b3	DFLAEIE	E2 データフラッシュアクセス違反割り込み許可ビット	b4	CMDLKIE	FCU コマンドロック割り込み許可ビット	b7	ROMAEIE	ROM アクセス違反割り込み許可ビット	b0	—	(予約ビット)	b1	—	※読むと 0 が読めます	b4	FLOCKST	ロックビットステータスビット	b7	FCUERR	FCU エラーフラグ	b7	FENTRYD	E2 データフラッシュ P/E モードエントリビット
b0	DFLWPEIE	データフラッシュ書き込み/消去プロテクト違反割り込み許可ビット																																																												
b1	DFLRPEIE	データフラッシュリードプロテクト違反割り込み許可ビット																																																												
b3	DFLAEIE	データフラッシュアクセス違反割り込み許可ビット																																																												
b4	CMDLKIE	FCU コマンドロック割り込み許可ビット																																																												
b7	ROMAEIE	ROM アクセス違反割り込み許可ビット																																																												
b0	—	(予約ビット)																																																												
b1	—	※読んだ場合、その値は不定です																																																												
b4	FLOCKST	ロックビットステータスビット																																																												
b7	FCUERR	FCU エラーフラグ																																																												
b7	FENTRYD	データフラッシュ P/E モードエントリビット																																																												
b0	DFLWPEIE	E2 データフラッシュ P/E プロテクト違反割り込み許可ビット																																																												
b1	DFLRPEIE	E2 データフラッシュリードプロテクト違反割り込み許可ビット																																																												
b3	DFLAEIE	E2 データフラッシュアクセス違反割り込み許可ビット																																																												
b4	CMDLKIE	FCU コマンドロック割り込み許可ビット																																																												
b7	ROMAEIE	ROM アクセス違反割り込み許可ビット																																																												
b0	—	(予約ビット)																																																												
b1	—	※読むと 0 が読めます																																																												
b4	FLOCKST	ロックビットステータスビット																																																												
b7	FCUERR	FCU エラーフラグ																																																												
b7	FENTRYD	E2 データフラッシュ P/E モードエントリビット																																																												
データ格納用フラッシュメモリ	<p>機能</p> <ul style="list-style-type: none"> 仕様概要 <table border="1"> <tr><td>メモリ空間</td><td>32K バイト/8K バイト</td></tr> <tr><td>周辺経路での読み出し</td><td>ワード、バイトアクセス時には PCLK3 サイクルでの読み出し</td></tr> <tr><td>書き込み単位</td><td>8 バイトまたは 128 バイト単位</td></tr> <tr><td>ブロック構成 (消去単位)</td><td>2K バイト×16 ブロック (32K) 2K バイト×4 ブロック (8K)</td></tr> <tr><td>プログラムコマンド</td><td>2 サイクル目データ : 04h (8 バイト) : 40h (128 バイト)</td></tr> <tr><td>ブランクチェック単位</td><td>8 バイトまたは 2K バイト単位</td></tr> <tr><td>オンボードプログラミング</td><td>ブートモード — — ユーザプログラムモード</td></tr> <tr><td>書き換え回数</td><td>30000 回</td></tr> </table> 	メモリ空間	32K バイト/8K バイト	周辺経路での読み出し	ワード、バイトアクセス時には PCLK3 サイクルでの読み出し	書き込み単位	8 バイトまたは 128 バイト単位	ブロック構成 (消去単位)	2K バイト×16 ブロック (32K) 2K バイト×4 ブロック (8K)	プログラムコマンド	2 サイクル目データ : 04h (8 バイト) : 40h (128 バイト)	ブランクチェック単位	8 バイトまたは 2K バイト単位	オンボードプログラミング	ブートモード — — ユーザプログラムモード	書き換え回数	30000 回	<ul style="list-style-type: none"> 仕様概要 <table border="1"> <tr><td>メモリ空間</td><td>32K バイト</td></tr> <tr><td>周辺経路での読み出し</td><td>ワード、バイトアクセス時には FCLK6 サイクルでの読み出し</td></tr> <tr><td>書き込み単位</td><td>2 バイト単位</td></tr> <tr><td>ブロック構成 (消去単位)</td><td>32 バイト×1024 ブロック</td></tr> <tr><td>プログラムコマンド</td><td>2 サイクル目データ : 01h (2 バイト)</td></tr> <tr><td>ブランクチェック単位</td><td>2 バイトまたは 2K バイト単位</td></tr> <tr><td>オンボードプログラミング</td><td>ブートモード USB ブートモード ユーザブートモード ユーザプログラムモード</td></tr> <tr><td>書き換え回数</td><td>100000 回</td></tr> </table> 	メモリ空間	32K バイト	周辺経路での読み出し	ワード、バイトアクセス時には FCLK6 サイクルでの読み出し	書き込み単位	2 バイト単位	ブロック構成 (消去単位)	32 バイト×1024 ブロック	プログラムコマンド	2 サイクル目データ : 01h (2 バイト)	ブランクチェック単位	2 バイトまたは 2K バイト単位	オンボードプログラミング	ブートモード USB ブートモード ユーザブートモード ユーザプログラムモード	書き換え回数	100000 回																												
メモリ空間	32K バイト/8K バイト																																																													
周辺経路での読み出し	ワード、バイトアクセス時には PCLK3 サイクルでの読み出し																																																													
書き込み単位	8 バイトまたは 128 バイト単位																																																													
ブロック構成 (消去単位)	2K バイト×16 ブロック (32K) 2K バイト×4 ブロック (8K)																																																													
プログラムコマンド	2 サイクル目データ : 04h (8 バイト) : 40h (128 バイト)																																																													
ブランクチェック単位	8 バイトまたは 2K バイト単位																																																													
オンボードプログラミング	ブートモード — — ユーザプログラムモード																																																													
書き換え回数	30000 回																																																													
メモリ空間	32K バイト																																																													
周辺経路での読み出し	ワード、バイトアクセス時には FCLK6 サイクルでの読み出し																																																													
書き込み単位	2 バイト単位																																																													
ブロック構成 (消去単位)	32 バイト×1024 ブロック																																																													
プログラムコマンド	2 サイクル目データ : 01h (2 バイト)																																																													
ブランクチェック単位	2 バイトまたは 2K バイト単位																																																													
オンボードプログラミング	ブートモード USB ブートモード ユーザブートモード ユーザプログラムモード																																																													
書き換え回数	100000 回																																																													
	<p>レジスタ/ビット</p> <ul style="list-style-type: none"> フラッシュアクセスステータスレジスタ (FASTAT) <table border="1"> <tr><td>b0</td><td>DFLWPE</td><td>データフラッシュ書き込み/消去プロテクト違反ビット</td></tr> <tr><td>b1</td><td>DFLRPE</td><td>データフラッシュリードプロテクト違反ビット</td></tr> <tr><td>b3</td><td>DFLAE</td><td>データフラッシュアクセス違反ビット</td></tr> <tr><td>b4</td><td>CMDLK</td><td>FCU コマンドロックビット</td></tr> <tr><td>b7</td><td>ROMAE</td><td>ROM アクセス違反ビット</td></tr> </table> フラッシュアクセスエラー割り込み許可レジスタ (FAEINT) <table border="1"> <tr><td>b0</td><td>DFLWPEIE</td><td>データフラッシュ書き込み/消去プロテクト違反割り込み許可ビット</td></tr> <tr><td>b1</td><td>DFLRPEIE</td><td>データフラッシュリードプロテクト違反割り込み許可ビット</td></tr> <tr><td>b3</td><td>DFLAEIE</td><td>データフラッシュアクセス違反割り込み許可ビット</td></tr> <tr><td>b4</td><td>CMDLKIE</td><td>FCU コマンドロック割り込み許可ビット</td></tr> <tr><td>b7</td><td>ROMAEIE</td><td>ROM アクセス違反割り込み許可ビット</td></tr> </table> 	b0	DFLWPE	データフラッシュ書き込み/消去プロテクト違反ビット	b1	DFLRPE	データフラッシュリードプロテクト違反ビット	b3	DFLAE	データフラッシュアクセス違反ビット	b4	CMDLK	FCU コマンドロックビット	b7	ROMAE	ROM アクセス違反ビット	b0	DFLWPEIE	データフラッシュ書き込み/消去プロテクト違反割り込み許可ビット	b1	DFLRPEIE	データフラッシュリードプロテクト違反割り込み許可ビット	b3	DFLAEIE	データフラッシュアクセス違反割り込み許可ビット	b4	CMDLKIE	FCU コマンドロック割り込み許可ビット	b7	ROMAEIE	ROM アクセス違反割り込み許可ビット	<ul style="list-style-type: none"> フラッシュアクセスステータスレジスタ (FASTAT) <table border="1"> <tr><td>b0</td><td>DFLWPE</td><td>E2 データフラッシュ P/E プロテクト違反フラグ</td></tr> <tr><td>b1</td><td>DFLRPE</td><td>E2 データフラッシュリードプロテクト違反フラグ</td></tr> <tr><td>b3</td><td>DFLAE</td><td>E2 データフラッシュアクセス違反フラグ</td></tr> <tr><td>b4</td><td>CMDLK</td><td>FCU コマンドロックフラグ</td></tr> <tr><td>b7</td><td>ROMAE</td><td>ROM アクセス違反フラグ</td></tr> </table> フラッシュアクセスエラー割り込み許可レジスタ (FAEINT) <table border="1"> <tr><td>b0</td><td>DFLWPEIE</td><td>E2 データフラッシュプログラム/イネーズプロテクト違反割り込み許可ビット</td></tr> <tr><td>b1</td><td>DFLRPEIE</td><td>E2 データフラッシュリードプロテクト違反割り込み許可ビット</td></tr> <tr><td>b3</td><td>DFLAEIE</td><td>E2 データフラッシュアクセス違反割り込み許可ビット</td></tr> <tr><td>b4</td><td>CMDLKIE</td><td>FCU コマンドロック割り込み許可ビット</td></tr> <tr><td>b7</td><td>ROMAEIE</td><td>ROM アクセス違反割り込み許可ビット</td></tr> </table> 	b0	DFLWPE	E2 データフラッシュ P/E プロテクト違反フラグ	b1	DFLRPE	E2 データフラッシュリードプロテクト違反フラグ	b3	DFLAE	E2 データフラッシュアクセス違反フラグ	b4	CMDLK	FCU コマンドロックフラグ	b7	ROMAE	ROM アクセス違反フラグ	b0	DFLWPEIE	E2 データフラッシュプログラム/イネーズプロテクト違反割り込み許可ビット	b1	DFLRPEIE	E2 データフラッシュリードプロテクト違反割り込み許可ビット	b3	DFLAEIE	E2 データフラッシュアクセス違反割り込み許可ビット	b4	CMDLKIE	FCU コマンドロック割り込み許可ビット	b7	ROMAEIE	ROM アクセス違反割り込み許可ビット
b0	DFLWPE	データフラッシュ書き込み/消去プロテクト違反ビット																																																												
b1	DFLRPE	データフラッシュリードプロテクト違反ビット																																																												
b3	DFLAE	データフラッシュアクセス違反ビット																																																												
b4	CMDLK	FCU コマンドロックビット																																																												
b7	ROMAE	ROM アクセス違反ビット																																																												
b0	DFLWPEIE	データフラッシュ書き込み/消去プロテクト違反割り込み許可ビット																																																												
b1	DFLRPEIE	データフラッシュリードプロテクト違反割り込み許可ビット																																																												
b3	DFLAEIE	データフラッシュアクセス違反割り込み許可ビット																																																												
b4	CMDLKIE	FCU コマンドロック割り込み許可ビット																																																												
b7	ROMAEIE	ROM アクセス違反割り込み許可ビット																																																												
b0	DFLWPE	E2 データフラッシュ P/E プロテクト違反フラグ																																																												
b1	DFLRPE	E2 データフラッシュリードプロテクト違反フラグ																																																												
b3	DFLAE	E2 データフラッシュアクセス違反フラグ																																																												
b4	CMDLK	FCU コマンドロックフラグ																																																												
b7	ROMAE	ROM アクセス違反フラグ																																																												
b0	DFLWPEIE	E2 データフラッシュプログラム/イネーズプロテクト違反割り込み許可ビット																																																												
b1	DFLRPEIE	E2 データフラッシュリードプロテクト違反割り込み許可ビット																																																												
b3	DFLAEIE	E2 データフラッシュアクセス違反割り込み許可ビット																																																												
b4	CMDLKIE	FCU コマンドロック割り込み許可ビット																																																												
b7	ROMAEIE	ROM アクセス違反割り込み許可ビット																																																												

表2.37 機能および仕様の相違点(37)

項目		RX62T グループ	RX63T グループ																																																												
データ格納用 フラッシュ メモリ	レジスタ/ ビット	<ul style="list-style-type: none"> データフラッシュ読み出し許可レジスタ 0 (DFLRE0) <table border="1"> <tr><td>b0</td><td>DBRE00</td><td>DB00 ブロック読み出し許可ビット</td></tr> <tr><td>b1</td><td>DBRE01</td><td>DB01 ブロック読み出し許可ビット</td></tr> <tr><td>b2</td><td>DBRE02</td><td>DB02 ブロック読み出し許可ビット</td></tr> <tr><td>b3</td><td>DBRE03</td><td>DB03 ブロック読み出し許可ビット</td></tr> <tr><td>b4</td><td>DBRE04*1</td><td>DB04 ロック読み出し許可ビット</td></tr> <tr><td>b5</td><td>DBRE05*1</td><td>DB05 ロック読み出し許可ビット</td></tr> <tr><td>b6</td><td>DBRE06*1</td><td>DB06 ロック読み出し許可ビット</td></tr> <tr><td>b7</td><td>DBRE07*1</td><td>DB07 ロック読み出し許可ビット</td></tr> <tr><td>b8</td><td>KEY[7:0]</td><td>キーコード</td></tr> <tr><td>b15</td><td></td><td></td></tr> </table> <p>【注】*1 R5F562T7xxxx、R5F562T6xxxx では、予約ビットとなります。</p>	b0	DBRE00	DB00 ブロック読み出し許可ビット	b1	DBRE01	DB01 ブロック読み出し許可ビット	b2	DBRE02	DB02 ブロック読み出し許可ビット	b3	DBRE03	DB03 ブロック読み出し許可ビット	b4	DBRE04*1	DB04 ロック読み出し許可ビット	b5	DBRE05*1	DB05 ロック読み出し許可ビット	b6	DBRE06*1	DB06 ロック読み出し許可ビット	b7	DBRE07*1	DB07 ロック読み出し許可ビット	b8	KEY[7:0]	キーコード	b15			<ul style="list-style-type: none"> E2 データフラッシュ読み出し許可レジスタ 0 (DFLRE0) <table border="1"> <tr><td>b0</td><td>DBRE00</td><td>0000-0063 ブロック読み出し許可ビット</td></tr> <tr><td>b1</td><td>DBRE01</td><td>0064-0127 ブロック読み出し許可ビット</td></tr> <tr><td>b2</td><td>DBRE02</td><td>0128-0191 ブロック読み出し許可ビット</td></tr> <tr><td>b3</td><td>DBRE03</td><td>0192-0255 ブロック読み出し許可ビット</td></tr> <tr><td>b4</td><td>DBRE04</td><td>0256-0319 ブロック読み出し許可ビット</td></tr> <tr><td>b5</td><td>DBRE05</td><td>0320-0383 ブロック読み出し許可ビット</td></tr> <tr><td>b6</td><td>DBRE06</td><td>0384-0447 ブロック読み出し許可ビット</td></tr> <tr><td>b7</td><td>DBRE07</td><td>0448-0511 ブロック読み出し許可ビット</td></tr> <tr><td>b8</td><td>KEY[7:0]</td><td>キーコード</td></tr> <tr><td>b15</td><td></td><td></td></tr> </table>	b0	DBRE00	0000-0063 ブロック読み出し許可ビット	b1	DBRE01	0064-0127 ブロック読み出し許可ビット	b2	DBRE02	0128-0191 ブロック読み出し許可ビット	b3	DBRE03	0192-0255 ブロック読み出し許可ビット	b4	DBRE04	0256-0319 ブロック読み出し許可ビット	b5	DBRE05	0320-0383 ブロック読み出し許可ビット	b6	DBRE06	0384-0447 ブロック読み出し許可ビット	b7	DBRE07	0448-0511 ブロック読み出し許可ビット	b8	KEY[7:0]	キーコード	b15		
		b0	DBRE00	DB00 ブロック読み出し許可ビット																																																											
		b1	DBRE01	DB01 ブロック読み出し許可ビット																																																											
		b2	DBRE02	DB02 ブロック読み出し許可ビット																																																											
		b3	DBRE03	DB03 ブロック読み出し許可ビット																																																											
		b4	DBRE04*1	DB04 ロック読み出し許可ビット																																																											
		b5	DBRE05*1	DB05 ロック読み出し許可ビット																																																											
		b6	DBRE06*1	DB06 ロック読み出し許可ビット																																																											
		b7	DBRE07*1	DB07 ロック読み出し許可ビット																																																											
b8	KEY[7:0]	キーコード																																																													
b15																																																															
b0	DBRE00	0000-0063 ブロック読み出し許可ビット																																																													
b1	DBRE01	0064-0127 ブロック読み出し許可ビット																																																													
b2	DBRE02	0128-0191 ブロック読み出し許可ビット																																																													
b3	DBRE03	0192-0255 ブロック読み出し許可ビット																																																													
b4	DBRE04	0256-0319 ブロック読み出し許可ビット																																																													
b5	DBRE05	0320-0383 ブロック読み出し許可ビット																																																													
b6	DBRE06	0384-0447 ブロック読み出し許可ビット																																																													
b7	DBRE07	0448-0511 ブロック読み出し許可ビット																																																													
b8	KEY[7:0]	キーコード																																																													
b15																																																															
		<ul style="list-style-type: none"> データフラッシュ読み出し許可レジスタ 1 (DFLRE1) <table border="1"> <tr><td>b0</td><td>DBRE08</td><td>DB08 ブロック読み出し許可ビット</td></tr> <tr><td>b1</td><td>DBRE09</td><td>DB09 ブロック読み出し許可ビット</td></tr> <tr><td>b2</td><td>DBRE10</td><td>DB10 ブロック読み出し許可ビット</td></tr> <tr><td>b3</td><td>DBRE11</td><td>DB11 ブロック読み出し許可ビット</td></tr> <tr><td>b4</td><td>DBRE12*1</td><td>DB12 ロック読み出し許可ビット</td></tr> <tr><td>b5</td><td>DBRE13*1</td><td>DB13 ロック読み出し許可ビット</td></tr> <tr><td>b6</td><td>DBRE14*1</td><td>DB14 ロック読み出し許可ビット</td></tr> <tr><td>b7</td><td>DBRE15*1</td><td>DB15 ロック読み出し許可ビット</td></tr> <tr><td>b8</td><td>KEY[7:0]</td><td>キーコード</td></tr> <tr><td>b15</td><td></td><td></td></tr> </table> <p>【注】*1 R5F562T7xxxx、R5F562T6xxxx では、予約ビットとなります。</p>	b0	DBRE08	DB08 ブロック読み出し許可ビット	b1	DBRE09	DB09 ブロック読み出し許可ビット	b2	DBRE10	DB10 ブロック読み出し許可ビット	b3	DBRE11	DB11 ブロック読み出し許可ビット	b4	DBRE12*1	DB12 ロック読み出し許可ビット	b5	DBRE13*1	DB13 ロック読み出し許可ビット	b6	DBRE14*1	DB14 ロック読み出し許可ビット	b7	DBRE15*1	DB15 ロック読み出し許可ビット	b8	KEY[7:0]	キーコード	b15			<ul style="list-style-type: none"> E2 データフラッシュ読み出し許可レジスタ 1 (DFLRE1) <table border="1"> <tr><td>b0</td><td>DBRE08</td><td>0512-0575 ブロック読み出し許可ビット</td></tr> <tr><td>b1</td><td>DBRE09</td><td>0576-0639 ブロック読み出し許可ビット</td></tr> <tr><td>b2</td><td>DBRE10</td><td>0640-0703 ブロック読み出し許可ビット</td></tr> <tr><td>b3</td><td>DBRE11</td><td>0704-0767 ブロック読み出し許可ビット</td></tr> <tr><td>b4</td><td>DBRE12</td><td>0768-0831 ブロック読み出し許可ビット</td></tr> <tr><td>b5</td><td>DBRE13</td><td>0832-0895 ブロック読み出し許可ビット</td></tr> <tr><td>b6</td><td>DBRE14</td><td>0896-0959 ブロック読み出し許可ビット</td></tr> <tr><td>b7</td><td>DBRE15</td><td>0960-1023 ブロック読み出し許可ビット</td></tr> <tr><td>b8</td><td>KEY[7:0]</td><td>キーコード</td></tr> <tr><td>b15</td><td></td><td></td></tr> </table>	b0	DBRE08	0512-0575 ブロック読み出し許可ビット	b1	DBRE09	0576-0639 ブロック読み出し許可ビット	b2	DBRE10	0640-0703 ブロック読み出し許可ビット	b3	DBRE11	0704-0767 ブロック読み出し許可ビット	b4	DBRE12	0768-0831 ブロック読み出し許可ビット	b5	DBRE13	0832-0895 ブロック読み出し許可ビット	b6	DBRE14	0896-0959 ブロック読み出し許可ビット	b7	DBRE15	0960-1023 ブロック読み出し許可ビット	b8	KEY[7:0]	キーコード	b15		
b0	DBRE08	DB08 ブロック読み出し許可ビット																																																													
b1	DBRE09	DB09 ブロック読み出し許可ビット																																																													
b2	DBRE10	DB10 ブロック読み出し許可ビット																																																													
b3	DBRE11	DB11 ブロック読み出し許可ビット																																																													
b4	DBRE12*1	DB12 ロック読み出し許可ビット																																																													
b5	DBRE13*1	DB13 ロック読み出し許可ビット																																																													
b6	DBRE14*1	DB14 ロック読み出し許可ビット																																																													
b7	DBRE15*1	DB15 ロック読み出し許可ビット																																																													
b8	KEY[7:0]	キーコード																																																													
b15																																																															
b0	DBRE08	0512-0575 ブロック読み出し許可ビット																																																													
b1	DBRE09	0576-0639 ブロック読み出し許可ビット																																																													
b2	DBRE10	0640-0703 ブロック読み出し許可ビット																																																													
b3	DBRE11	0704-0767 ブロック読み出し許可ビット																																																													
b4	DBRE12	0768-0831 ブロック読み出し許可ビット																																																													
b5	DBRE13	0832-0895 ブロック読み出し許可ビット																																																													
b6	DBRE14	0896-0959 ブロック読み出し許可ビット																																																													
b7	DBRE15	0960-1023 ブロック読み出し許可ビット																																																													
b8	KEY[7:0]	キーコード																																																													
b15																																																															
		<ul style="list-style-type: none"> データフラッシュ書き込み/消去許可レジスタ 0 (DFLWE0) <table border="1"> <tr><td>b0</td><td>DBWE00</td><td>DB00 ブロック書き込み/消去許可ビット</td></tr> <tr><td>b1</td><td>DBWE01</td><td>DB01 ブロック書き込み/消去許可ビット</td></tr> <tr><td>b2</td><td>DBWE02</td><td>DB02 ブロック書き込み/消去許可ビット</td></tr> <tr><td>b3</td><td>DBWE03</td><td>DB03 ブロック書き込み/消去許可ビット</td></tr> <tr><td>b4</td><td>DBWE04*1</td><td>DB04 ブロック書き込み/消去許可ビット</td></tr> <tr><td>b5</td><td>DBWE05*1</td><td>DB05 ブロック書き込み/消去許可ビット</td></tr> <tr><td>b6</td><td>DBWE06*1</td><td>DB06 ブロック書き込み/消去許可ビット</td></tr> <tr><td>b7</td><td>DBWE07*1</td><td>DB07 ブロック書き込み/消去許可ビット</td></tr> <tr><td>b8</td><td>KEY[7:0]</td><td>キーコード</td></tr> <tr><td>b15</td><td></td><td></td></tr> </table> <p>【注】*1 R5F562T7xxxx、R5F562T6xxxx では、予約ビットとなります。</p>	b0	DBWE00	DB00 ブロック書き込み/消去許可ビット	b1	DBWE01	DB01 ブロック書き込み/消去許可ビット	b2	DBWE02	DB02 ブロック書き込み/消去許可ビット	b3	DBWE03	DB03 ブロック書き込み/消去許可ビット	b4	DBWE04*1	DB04 ブロック書き込み/消去許可ビット	b5	DBWE05*1	DB05 ブロック書き込み/消去許可ビット	b6	DBWE06*1	DB06 ブロック書き込み/消去許可ビット	b7	DBWE07*1	DB07 ブロック書き込み/消去許可ビット	b8	KEY[7:0]	キーコード	b15			<ul style="list-style-type: none"> E2 データフラッシュプログラム/イレース許可レジスタ 0 (DFLWE0) <table border="1"> <tr><td>b0</td><td>DBWE00</td><td>0000-0063 ブロック P/E 許可ビット</td></tr> <tr><td>b1</td><td>DBWE01</td><td>0064-0127 ブロック P/E 許可ビット</td></tr> <tr><td>b2</td><td>DBWE02</td><td>0128-0191 ブロック P/E 許可ビット</td></tr> <tr><td>b3</td><td>DBWE03</td><td>0192-0255 ブロック P/E 許可ビット</td></tr> <tr><td>b4</td><td>DBWE04</td><td>0256-0319 ブロック P/E 許可ビット</td></tr> <tr><td>b5</td><td>DBWE05</td><td>0320-0383 ブロック P/E 許可ビット</td></tr> <tr><td>b6</td><td>DBWE06</td><td>0384-0447 ブロック P/E 許可ビット</td></tr> <tr><td>b7</td><td>DBWE07</td><td>0448-0511 ブロック P/E 許可ビット</td></tr> <tr><td>b8</td><td>KEY[7:0]</td><td>キーコード</td></tr> <tr><td>b15</td><td></td><td></td></tr> </table>	b0	DBWE00	0000-0063 ブロック P/E 許可ビット	b1	DBWE01	0064-0127 ブロック P/E 許可ビット	b2	DBWE02	0128-0191 ブロック P/E 許可ビット	b3	DBWE03	0192-0255 ブロック P/E 許可ビット	b4	DBWE04	0256-0319 ブロック P/E 許可ビット	b5	DBWE05	0320-0383 ブロック P/E 許可ビット	b6	DBWE06	0384-0447 ブロック P/E 許可ビット	b7	DBWE07	0448-0511 ブロック P/E 許可ビット	b8	KEY[7:0]	キーコード	b15		
b0	DBWE00	DB00 ブロック書き込み/消去許可ビット																																																													
b1	DBWE01	DB01 ブロック書き込み/消去許可ビット																																																													
b2	DBWE02	DB02 ブロック書き込み/消去許可ビット																																																													
b3	DBWE03	DB03 ブロック書き込み/消去許可ビット																																																													
b4	DBWE04*1	DB04 ブロック書き込み/消去許可ビット																																																													
b5	DBWE05*1	DB05 ブロック書き込み/消去許可ビット																																																													
b6	DBWE06*1	DB06 ブロック書き込み/消去許可ビット																																																													
b7	DBWE07*1	DB07 ブロック書き込み/消去許可ビット																																																													
b8	KEY[7:0]	キーコード																																																													
b15																																																															
b0	DBWE00	0000-0063 ブロック P/E 許可ビット																																																													
b1	DBWE01	0064-0127 ブロック P/E 許可ビット																																																													
b2	DBWE02	0128-0191 ブロック P/E 許可ビット																																																													
b3	DBWE03	0192-0255 ブロック P/E 許可ビット																																																													
b4	DBWE04	0256-0319 ブロック P/E 許可ビット																																																													
b5	DBWE05	0320-0383 ブロック P/E 許可ビット																																																													
b6	DBWE06	0384-0447 ブロック P/E 許可ビット																																																													
b7	DBWE07	0448-0511 ブロック P/E 許可ビット																																																													
b8	KEY[7:0]	キーコード																																																													
b15																																																															

表2.38 機能および仕様の相違点(38)

項目		RX62T グループ	RX63T グループ																																																												
データ格納用 フラッシュ メモリ	レジスタ/ ビット	<ul style="list-style-type: none"> データフラッシュ書き込み/消去許可レジスタ 1 (DFLWE1) <table border="1"> <tr><td>b0</td><td>DBWE08</td><td>DB08 ブロック書き込み/消去許可ビット</td></tr> <tr><td>b1</td><td>DBWE09</td><td>DB09 ブロック書き込み/消去許可ビット</td></tr> <tr><td>b2</td><td>DBWE10</td><td>DB10 ブロック書き込み/消去許可ビット</td></tr> <tr><td>b3</td><td>DBWE11</td><td>DB11 ブロック書き込み/消去許可ビット</td></tr> <tr><td>b4</td><td>DBWE12*1</td><td>DB12 ブロック書き込み/消去許可ビット</td></tr> <tr><td>b5</td><td>DBWE13*1</td><td>DB13 ブロック書き込み/消去許可ビット</td></tr> <tr><td>b6</td><td>DBWE14*1</td><td>DB14 ブロック書き込み/消去許可ビット</td></tr> <tr><td>b7</td><td>DBWE15*1</td><td>DB15 ブロック書き込み/消去許可ビット</td></tr> <tr><td>b8</td><td>KEY[7:0]</td><td>キーコード</td></tr> <tr><td>b15</td><td></td><td></td></tr> </table> <p>【注】*1 R5F562T7xxxx、R5F562T6xxxx では、予約ビットとなります。</p>	b0	DBWE08	DB08 ブロック書き込み/消去許可ビット	b1	DBWE09	DB09 ブロック書き込み/消去許可ビット	b2	DBWE10	DB10 ブロック書き込み/消去許可ビット	b3	DBWE11	DB11 ブロック書き込み/消去許可ビット	b4	DBWE12*1	DB12 ブロック書き込み/消去許可ビット	b5	DBWE13*1	DB13 ブロック書き込み/消去許可ビット	b6	DBWE14*1	DB14 ブロック書き込み/消去許可ビット	b7	DBWE15*1	DB15 ブロック書き込み/消去許可ビット	b8	KEY[7:0]	キーコード	b15			<ul style="list-style-type: none"> E2 データフラッシュプログラム/イレーズ許可レジスタ 1 (DFLWE1) <table border="1"> <tr><td>b0</td><td>DBWE08</td><td>0512-0575 ブロック P/E 許可ビット</td></tr> <tr><td>b1</td><td>DBWE09</td><td>0576-0639 ブロック P/E 許可ビット</td></tr> <tr><td>b2</td><td>DBWE10</td><td>0640-0703 ブロック P/E 許可ビット</td></tr> <tr><td>b3</td><td>DBWE11</td><td>0704-0767 ブロック P/E 許可ビット</td></tr> <tr><td>b4</td><td>DBWE12</td><td>0768-0831 ブロック P/E 許可ビット</td></tr> <tr><td>b5</td><td>DBWE13</td><td>0832-0895 ブロック P/E 許可ビット</td></tr> <tr><td>b6</td><td>DBWE14</td><td>0896-0959 ブロック P/E 許可ビット</td></tr> <tr><td>b7</td><td>DBWE15</td><td>0960-1023 ブロック P/E 許可ビット</td></tr> <tr><td>b8</td><td>KEY[7:0]</td><td>キーコード</td></tr> <tr><td>b15</td><td></td><td></td></tr> </table>	b0	DBWE08	0512-0575 ブロック P/E 許可ビット	b1	DBWE09	0576-0639 ブロック P/E 許可ビット	b2	DBWE10	0640-0703 ブロック P/E 許可ビット	b3	DBWE11	0704-0767 ブロック P/E 許可ビット	b4	DBWE12	0768-0831 ブロック P/E 許可ビット	b5	DBWE13	0832-0895 ブロック P/E 許可ビット	b6	DBWE14	0896-0959 ブロック P/E 許可ビット	b7	DBWE15	0960-1023 ブロック P/E 許可ビット	b8	KEY[7:0]	キーコード	b15		
		b0	DBWE08	DB08 ブロック書き込み/消去許可ビット																																																											
		b1	DBWE09	DB09 ブロック書き込み/消去許可ビット																																																											
		b2	DBWE10	DB10 ブロック書き込み/消去許可ビット																																																											
b3	DBWE11	DB11 ブロック書き込み/消去許可ビット																																																													
b4	DBWE12*1	DB12 ブロック書き込み/消去許可ビット																																																													
b5	DBWE13*1	DB13 ブロック書き込み/消去許可ビット																																																													
b6	DBWE14*1	DB14 ブロック書き込み/消去許可ビット																																																													
b7	DBWE15*1	DB15 ブロック書き込み/消去許可ビット																																																													
b8	KEY[7:0]	キーコード																																																													
b15																																																															
b0	DBWE08	0512-0575 ブロック P/E 許可ビット																																																													
b1	DBWE09	0576-0639 ブロック P/E 許可ビット																																																													
b2	DBWE10	0640-0703 ブロック P/E 許可ビット																																																													
b3	DBWE11	0704-0767 ブロック P/E 許可ビット																																																													
b4	DBWE12	0768-0831 ブロック P/E 許可ビット																																																													
b5	DBWE13	0832-0895 ブロック P/E 許可ビット																																																													
b6	DBWE14	0896-0959 ブロック P/E 許可ビット																																																													
b7	DBWE15	0960-1023 ブロック P/E 許可ビット																																																													
b8	KEY[7:0]	キーコード																																																													
b15																																																															
		<ul style="list-style-type: none"> フラッシュ P/E モードエントリレジスタ (FENTRYR) <table border="1"> <tr><td>b0</td><td>FENTRY0</td><td>ROM P/E モードエントリビット 0</td></tr> <tr><td>b7</td><td>FENTRYD</td><td>データフラッシュ P/E モードエントリビット</td></tr> <tr><td>b8</td><td>FEKEY[7:0]</td><td>キーコード</td></tr> <tr><td>b15</td><td></td><td></td></tr> </table>	b0	FENTRY0	ROM P/E モードエントリビット 0	b7	FENTRYD	データフラッシュ P/E モードエントリビット	b8	FEKEY[7:0]	キーコード	b15			<ul style="list-style-type: none"> フラッシュ P/E モードエントリレジスタ (FENTRYR) <table border="1"> <tr><td>b0</td><td>FENTRY0</td><td>ROM P/E モードエントリビット 0</td></tr> <tr><td>b7</td><td>FENTRYD</td><td>E2 データフラッシュ P/E モードエントリビット</td></tr> <tr><td>b8</td><td>FEKEY[7:0]</td><td>キーコード</td></tr> <tr><td>b15</td><td></td><td></td></tr> </table>	b0	FENTRY0	ROM P/E モードエントリビット 0	b7	FENTRYD	E2 データフラッシュ P/E モードエントリビット	b8	FEKEY[7:0]	キーコード	b15																																						
b0	FENTRY0	ROM P/E モードエントリビット 0																																																													
b7	FENTRYD	データフラッシュ P/E モードエントリビット																																																													
b8	FEKEY[7:0]	キーコード																																																													
b15																																																															
b0	FENTRY0	ROM P/E モードエントリビット 0																																																													
b7	FENTRYD	E2 データフラッシュ P/E モードエントリビット																																																													
b8	FEKEY[7:0]	キーコード																																																													
b15																																																															
		<ul style="list-style-type: none"> データフラッシュブランクチェック制御レジスタ (DFLBCCNT) <table border="1"> <tr><td>b0</td><td>BCSIZE</td><td>ブランクチェックサイズ設定ビット</td></tr> <tr><td>b1</td><td>—</td><td>(予約ビット)</td></tr> <tr><td>b2</td><td>—</td><td>(予約ビット)</td></tr> <tr><td>b3</td><td>BCADR[7:0]</td><td>ブランクチェックアドレス設定ビット</td></tr> <tr><td>b10</td><td></td><td></td></tr> <tr><td>b11</td><td>—</td><td>(予約ビット)</td></tr> <tr><td>b14</td><td>—</td><td>(予約ビット)</td></tr> <tr><td>b15</td><td>—</td><td>(予約ビット)</td></tr> </table>	b0	BCSIZE	ブランクチェックサイズ設定ビット	b1	—	(予約ビット)	b2	—	(予約ビット)	b3	BCADR[7:0]	ブランクチェックアドレス設定ビット	b10			b11	—	(予約ビット)	b14	—	(予約ビット)	b15	—	(予約ビット)	<ul style="list-style-type: none"> E2 データフラッシュブランクチェック制御レジスタ (DFLBCCNT) <table border="1"> <tr><td>b0</td><td>BCADR [10:0]</td><td>ブランクチェックアドレス設定ビット</td></tr> <tr><td>b10</td><td></td><td></td></tr> <tr><td>b11</td><td>—</td><td>(予約ビット)</td></tr> <tr><td>b14</td><td>—</td><td>(予約ビット)</td></tr> <tr><td>b15</td><td>BCSIZE</td><td>ブランクチェックサイズ設定ビット</td></tr> </table>	b0	BCADR [10:0]	ブランクチェックアドレス設定ビット	b10			b11	—	(予約ビット)	b14	—	(予約ビット)	b15	BCSIZE	ブランクチェックサイズ設定ビット																					
b0	BCSIZE	ブランクチェックサイズ設定ビット																																																													
b1	—	(予約ビット)																																																													
b2	—	(予約ビット)																																																													
b3	BCADR[7:0]	ブランクチェックアドレス設定ビット																																																													
b10																																																															
b11	—	(予約ビット)																																																													
b14	—	(予約ビット)																																																													
b15	—	(予約ビット)																																																													
b0	BCADR [10:0]	ブランクチェックアドレス設定ビット																																																													
b10																																																															
b11	—	(予約ビット)																																																													
b14	—	(予約ビット)																																																													
b15	BCSIZE	ブランクチェックサイズ設定ビット																																																													
		<ul style="list-style-type: none"> データフラッシュブランクチェックステータスレジスタ (DFLBCSTAT) 	<ul style="list-style-type: none"> E2 データフラッシュブランクチェックステータスレジスタ (DFLBCSTAT) 																																																												

3. 参考ドキュメント

RX62T グループ ユーザーズマニュアル ハードウェア編 Rev.1.31

RX63T グループ ユーザーズマニュアル ハードウェア編 Rev.2.00

(最新版をルネサス エレクトロニクスホームページから入手してください。)

テクニカルアップデート/テクニカルニュース

(最新の情報をルネサス エレクトロニクスホームページから入手してください。)

ホームページとサポート窓口

ルネサス エレクトロニクスホームページ

<http://japan.renesas.com>

お問合せ先

<http://japan.renesas.com/contact/>

改訂記録	RX62T グループ、RX63T グループ（144、120、112、100 ピン版） の相違点
------	--

Rev.	発行日	改訂内容	
		ページ	ポイント
1.00	2013.09.24	—	初版発行
1.01	2018.01.08	19	マルチファンクションタイマパルスユニット 3 の機能欄を削除
		20	アクティブレベルレジスタ 1 (ALR1) を削除
		31	シリアルコントロールレジスタ (SCR)、スマートカードモードレジスタ (SCMR) を削除
		33	RSPI 制御レジスタ (SPCR)、RSPI 制御レジスタ 2 (SPCR2) を削除
		34	12 ビット A/D コンバータにおける入力チャネルの誤記を修正 「(1 ユニット×8 チャネル) ×1」を「(1 ユニット×4 チャネル) ×2」 に修正
34	12 ビット A/D コンバータにおけるデータレジスタの誤記を修正 「11 本 (ADDR0~7, ADDBLDR, ADDBLDRA, ADDBLDRB)」を「14 本 (ADDR0~3, ADDBLDR, ADDBLDRA, ADDBLDRB)」に修正 「A/D 変換結果の 8,10,12 ビット精度出力」を追記		
		36-37	レジスタ名称の誤記を修正

すべての商標および登録商標は、それぞれの所有者に帰属します。

製品ご使用上の注意事項

ここでは、マイコン製品全体に適用する「使用上の注意事項」について説明します。個別の使用上の注意事項については、本ドキュメントおよびテクニカルアップデートを参照してください。

1. 未使用端子の処理

【注意】未使用端子は、本文の「未使用端子の処理」に従って処理してください。

CMOS製品の入力端子のインピーダンスは、一般に、ハイインピーダンスとなっています。未使用端子を開放状態で動作させると、誘導現象により、LSI周辺のノイズが印加され、LSI内部で貫通電流が流れたり、入力信号と認識されて誤動作を起こす恐れがあります。未使用端子は、本文「未使用端子の処理」で説明する指示に従い処理してください。

2. 電源投入時の処置

【注意】電源投入時は、製品の状態は不定です。

電源投入時には、LSIの内部回路の状態は不確定であり、レジスタの設定や各端子の状態は不定です。

外部リセット端子でリセットする製品の場合、電源投入からリセットが有効になるまでの期間、端子の状態は保証できません。

同様に、内蔵パワーオンリセット機能を使用してリセットする製品の場合、電源投入からリセットのかかる一定電圧に達するまでの期間、端子の状態は保証できません。

3. リザーブアドレス（予約領域）のアクセス禁止

【注意】リザーブアドレス（予約領域）のアクセスを禁止します。

アドレス領域には、将来の機能拡張用に割り付けられているリザーブアドレス（予約領域）があります。これらのアドレスをアクセスしたときの動作については、保証できませんので、アクセスしないようにしてください。

4. クロックについて

【注意】リセット時は、クロックが安定した後、リセットを解除してください。

プログラム実行中のクロック切り替え時は、切り替え先クロックが安定した後に切り替えてください。リセット時、外部発振子（または外部発振回路）を用いたクロックで動作を開始するシステムでは、クロックが十分安定した後、リセットを解除してください。また、プログラムの途中で外部発振子（または外部発振回路）を用いたクロックに切り替える場合は、切り替え先のクロックが十分安定してから切り替えてください。

5. 製品間の相違について

【注意】型名の異なる製品に変更する場合は、製品型名ごとにシステム評価試験を実施してください。

同じグループのマイコンでも型名が違っていると、内部ROM、レイアウトパターンの相違などにより、電气的特性の範囲で、特性値、動作マージン、ノイズ耐量、ノイズ輻射量などが異なる場合があります。型名が違う製品に変更する場合は、個々の製品ごとにシステム評価試験を実施してください。

ご注意書き

1. 本資料に記載された回路、ソフトウェアおよびこれらに関連する情報は、半導体製品の動作例、応用例を説明するものです。お客様の機器・システムの設計において、回路、ソフトウェアおよびこれらに関連する情報を使用する場合には、お客様の責任において行ってください。これらの使用に起因して生じた損害（お客様または第三者いずれに生じた損害も含みます。以下同じです。）に関し、当社は、一切その責任を負いません。
2. 当社製品、本資料に記載された製品データ、図、表、プログラム、アルゴリズム、応用回路例等の情報の使用に起因して発生した第三者の特許権、著作権その他の知的財産権に対する侵害またはこれらに関する紛争について、当社は、何らの保証を行うものではなく、また責任を負うものではありません。
3. 当社は、本資料に基づき当社または第三者の特許権、著作権その他の知的財産権を何ら許諾するものではありません。
4. 当社製品を、全部または一部を問わず、改造、改変、複製、リバースエンジニアリング、その他、不適切に使用しないでください。かかる改造、改変、複製、リバースエンジニアリング等により生じた損害に関し、当社は、一切その責任を負いません。
5. 当社は、当社製品の品質水準を「標準水準」および「高品質水準」に分類しており、各品質水準は、以下に示す用途に製品が使用されることを意図しております。

標準水準： コンピュータ、OA機器、通信機器、計測機器、AV機器、

家電、工作機械、パーソナル機器、産業用ロボット等

高品質水準： 輸送機器（自動車、電車、船舶等）、交通制御（信号）、大規模通信機器、

金融端末基幹システム、各種安全制御装置等

当社製品は、データシート等により高信頼性、Harsh environment向け製品と定義しているものを除き、直接生命・身体に危害を及ぼす可能性のある機器・システム（生命維持装置、人体に埋め込み使用するもの等）、もしくは多大な物的損害を発生させるおそれのある機器・システム（宇宙機器と、海底中継器、原子力制御システム、航空機制御システム、プラント基幹システム、軍事機器等）に使用されることを意図しており、これらの用途に使用することは想定していません。たとえ、当社が想定していない用途に当社製品を使用したことにより損害が生じても、当社は一切その責任を負いません。

6. 当社製品をご使用の際は、最新の製品情報（データシート、ユーザーズマニュアル、アプリケーションノート、信頼性ハンドブックに記載の「半導体デバイスの使用上の一般的な注意事項」等）をご確認の上、当社が指定する最大定格、動作電源電圧範囲、放熱特性、実装条件その他指定条件の範囲内でご使用ください。指定条件の範囲を超えて当社製品をご使用された場合の故障、誤動作の不具合および事故につきましては、当社は、一切その責任を負いません。
7. 当社は、当社製品の品質および信頼性の向上に努めていますが、半導体製品はある確率で故障が発生したり、使用条件によっては誤動作したりする場合があります。また、当社製品は、データシート等において高信頼性、Harsh environment向け製品と定義しているものを除き、耐放射線設計を行っておりません。仮に当社製品の故障または誤動作が生じた場合であっても、人身事故、火災事故その他社会的損害等を生じさせないよう、お客様の責任において、冗長設計、延焼対策設計、誤動作防止設計等の安全設計およびエージング処理等、お客様の機器・システムとしての出荷保証を行ってください。特に、マイコンソフトウェアは、単独での検証は困難なため、お客様の機器・システムとしての安全検証をお客様の責任で行ってください。
8. 当社製品の環境適合性等の詳細につきましては、製品個別に必ず当社営業窓口までお問合せください。ご使用に際しては、特定の物質の含有・使用を規制するRoHS指令等、適用される環境関連法令を十分調査のうえ、かかる法令に適合するようご使用ください。かかる法令を遵守しないことにより生じた損害に関して、当社は、一切その責任を負いません。
9. 当社製品および技術を国内外の法令および規則により製造・使用・販売を禁止されている機器・システムに使用することはできません。当社製品および技術を輸出、販売または移転等する場合は、「外国為替及び外国貿易法」その他日本国および適用される外国の輸出管理関連法規を遵守し、それらの定めるところに従い必要な手続きを行ってください。
10. お客様が当社製品を第三者に転売等される場合には、事前に当該第三者に対して、本ご注意書き記載の諸条件を通知する責任を負うものといたします。
11. 本資料の全部または一部を当社の文書による事前の承諾を得ることなく転載または複製することを禁じます。
12. 本資料に記載されている内容または当社製品についてご不明な点がございましたら、当社の営業担当者までお問合せください。

注1. 本資料において使用されている「当社」とは、ルネサス エレクトロニクス株式会社およびルネサス エレクトロニクス株式会社が直接的、間接的に支配する会社をいいます。

注2. 本資料において使用されている「当社製品」とは、注1において定義された当社の開発、製造製品をいいます。

(Rev.4.0-1 2017.11)



ルネサス エレクトロニクス株式会社

■営業お問合せ窓口

<http://www.renesas.com>

※営業お問合せ窓口の住所は変更になることがあります。最新情報につきましては、弊社ホームページをご覧ください。

ルネサス エレクトロニクス株式会社 〒135-0061 東京都江東区豊洲3-2-24（豊洲フォレストシア）

■技術的なお問合せおよび資料のご請求は下記へどうぞ。
総合お問合せ窓口：<https://www.renesas.com/contact/>