

お客様各位

カタログ等資料中の旧社名の扱いについて

2010年4月1日を以ってNECエレクトロニクス株式会社及び株式会社ルネサステクノロジが合併し、両社の全ての事業が当社に承継されております。従いまして、本資料中には旧社名での表記が残っておりますが、当社の資料として有効ですので、ご理解の程宜しくお願ひ申し上げます。

ルネサスエレクトロニクス ホームページ (<http://www.renesas.com>)

2010年4月1日

ルネサスエレクトロニクス株式会社

【発行】ルネサスエレクトロニクス株式会社 (<http://www.renesas.com>)

【問い合わせ先】 <http://japan.renesas.com/inquiry>

ご注意書き

1. 本資料に記載されている内容は本資料発行時点のものであり、予告なく変更することがあります。当社製品のご購入およびご使用にあたりましては、事前に当社営業窓口で最新の情報をご確認いただきますとともに、当社ホームページなどを通じて公開される情報に常にご注意ください。
2. 本資料に記載された当社製品および技術情報の使用に関連し発生した第三者の特許権、著作権その他の知的財産権の侵害等に関し、当社は、一切その責任を負いません。当社は、本資料に基づき当社または第三者の特許権、著作権その他の知的財産権を何ら許諾するものではありません。
3. 当社製品を改造、改変、複製等しないでください。
4. 本資料に記載された回路、ソフトウェアおよびこれらに関連する情報は、半導体製品の動作例、応用例を説明するものです。お客様の機器の設計において、回路、ソフトウェアおよびこれらに関連する情報を使用する場合には、お客様の責任において行ってください。これらの使用に起因しお客様または第三者に生じた損害に関し、当社は、一切その責任を負いません。
5. 輸出に際しては、「外国為替及び外国貿易法」その他輸出関連法令を遵守し、かかる法令の定めるところにより必要な手続を行ってください。本資料に記載されている当社製品および技術を大量破壊兵器の開発等の目的、軍事利用の目的その他軍事用途の目的で使用しないでください。また、当社製品および技術を国内外の法令および規則により製造・使用・販売を禁止されている機器に使用することができません。
6. 本資料に記載されている情報は、正確を期すため慎重に作成したのですが、誤りが無いことを保証するものではありません。万一、本資料に記載されている情報の誤りに起因する損害がお客様に生じた場合においても、当社は、一切その責任を負いません。
7. 当社は、当社製品の品質水準を「標準水準」、「高品質水準」および「特定水準」に分類しております。また、各品質水準は、以下に示す用途に製品が使われることを意図しておりますので、当社製品の品質水準をご確認ください。お客様は、当社の文書による事前の承諾を得ることなく、「特定水準」に分類された用途に当社製品を使用することができません。また、お客様は、当社の文書による事前の承諾を得ることなく、意図されていない用途に当社製品を使用することができません。当社の文書による事前の承諾を得ることなく、「特定水準」に分類された用途または意図されていない用途に当社製品を使用したことによりお客様または第三者に生じた損害等に関し、当社は、一切その責任を負いません。なお、当社製品のデータ・シート、データ・ブック等の資料で特に品質水準の表示がない場合は、標準水準製品であることを表します。
標準水準： コンピュータ、OA 機器、通信機器、計測機器、AV 機器、家電、工作機械、パーソナル機器、産業用ロボット
高品質水準： 輸送機器（自動車、電車、船舶等）、交通用信号機器、防災・防犯装置、各種安全装置、生命維持を目的として設計されていない医療機器（厚生労働省定義の管理医療機器に相当）
特定水準： 航空機器、航空宇宙機器、海底中継機器、原子力制御システム、生命維持のための医療機器（生命維持装置、人体に埋め込み使用するもの、治療行為（患部切り出し等）を行うもの、その他直接人命に影響を与えるもの）（厚生労働省定義の高度管理医療機器に相当）またはシステム等
8. 本資料に記載された当社製品のご使用につき、特に、最大定格、動作電源電圧範囲、放熱特性、実装条件その他諸条件につきましては、当社保証範囲内でご使用ください。当社保証範囲を超えて当社製品をご使用された場合の故障および事故につきましては、当社は、一切その責任を負いません。
9. 当社は、当社製品の品質および信頼性の向上に努めておりますが、半導体製品はある確率で故障が発生したり、使用条件によっては誤動作したりする場合があります。また、当社製品は耐放射線設計については行っておりません。当社製品の故障または誤動作が生じた場合も、人身事故、火災事故、社会的損害などを生じさせないようお客様の責任において冗長設計、延焼対策設計、誤動作防止設計等の安全設計およびエージング処理等、機器またはシステムとしての出荷保証をお願いいたします。特に、マイコンソフトウェアは、単独での検証は困難なため、お客様が製造された最終の機器・システムとしての安全検証をお願いいたします。
10. 当社製品の環境適合性等、詳細につきましては製品個別に必ず当社営業窓口までお問合せください。ご使用に際しては、特定の物質の含有・使用を規制する RoHS 指令等、適用される環境関連法令を十分調査のうえ、かかる法令に適合するようご使用ください。お客様がかかる法令を遵守しないことにより生じた損害に関し、当社は、一切その責任を負いません。
11. 本資料の全部または一部を当社の文書による事前の承諾を得ることなく転載または複製することを固くお断りいたします。
12. 本資料に関する詳細についてのお問い合わせその他お気付きの点等がございましたら当社営業窓口までご照会ください。

注 1. 本資料において使用されている「当社」とは、ルネサスエレクトロニクス株式会社およびルネサスエレクトロニクス株式会社とその総株主の議決権の過半数を直接または間接に保有する会社をいいます。

注 2. 本資料において使用されている「当社製品」とは、注 1 において定義された当社の開発、製造製品をいいます。

H8/300H Tiny シリーズ

4 チャンネル A/D 変換による電圧測定

要旨

A/D コンバータを使用して、4 チャンネルの A/D 変換による電圧測定を行ないます。

動作確認デバイス

H8/300H Tiny シリーズ –H8/3664–

目次

1. 仕様	2
2. 使用機能説明	3
3. 動作原理	5
4. ソフトウェア説明	6
5. フローチャート	8
6. プログラムリスト	9

1. 仕様

1. A/D コンバータを使用して、4 チャンネルの A/D 変換による電圧測定を行ないます。
2. 図 1 に示すように、4 チャンネルの電圧を H8/3664 に入力し、A/D 変換した結果を RAM に格納します。




図 1 4 チャンネル A/D 変換による電圧測定

2. 使用機能説明

1. 本タスク例では、A/D コンバータを使用して、4 チャンネル A/D 変換による電圧測定を行いません。
 - (a) 図 2 に A/D コンバータのブロック図を示します。以下に A/D コンバータのブロック図について説明します
 - 本タスク例では、A/D 変換スピードを 12.4μs に設定しています。
 - A/D データレジスタ (ADDRA ~ D) は、A/D 変換結果を格納するための 16 ビットのリード専用レジスタで、ADDRA ~ ADDRD の 4 本あります。10 ビットの変換データは A/D データレジスタのビット 15 からビット 6 に格納されます。下位 6 ビットの読み出し値は常に 0 です。CPU との間のデータバスは 8 ビット幅で、上位バイトは CPU から直接リードできますが、下位バイトは上位バイトリード時にテンポラリレジスタに転送されたデータが読み出されます。このため A/D データレジスタをリードする場合は、ワードアクセスするか上位バイトのみリードしてください。ADDR の初期値は H'0000 です。
 - A/D コントロール/ステータスレジスタ (ADCSR) は、A/D コンバータの制御ビットと変換終了ステータスビットで構成されています。
 - アナログ入力端子 0 ~ 7 (AN0 ~ AN7) は、入力電圧チャンネル 0 ~ 7 の入力端子です。
 - アナログ電源 (AV_{CC}) は、アナログ部の電源および基準電圧端子です。
 - アナロググランド (AV_{SS}) は、アナログ部のグランドおよび基準電圧端子です。
 - 本タスク例では、アナログ入力端子 0 ~ 3 (AN0 ~ AN3) を使用し、4 チャンネル A/D 変換による電圧測定を行いません。




図 2 A/D コンバータのブロック図

2. 表 1 に本タスク例の機能割り付けを示します。表 1 に示すように機能を割り付け、4 チャンネル A/D 変換による電圧測定を行ないます。

表 1 機能割り付け

機能	機能割り付け
ADCSR	A/D 変換の開始, 終了, ステータス, 変換スピードの設定, およびアナログ入力端子の指定
ADDRA ~ D	A/D 変換された結果を格納
AN0 ~ AN7	入力電圧チャンネル 0 ~ 7 の入力端子 (ただし, 本タスク例では, AN0 ~ AN3 を使用)
AV _{CC}	アナログ部の電源および基準電圧端子
AV _{SS}	アナログ部のグランドおよび基準電圧端子

3. 動作原理

図 3 に動作原理を示します。図 3 に示すようなハードウェア処理, およびソフトウェア処理により 4 チャンネル A/D 変換による電圧測定を行います。




図 3 4 チャンネル A/D 変換による電圧測定の動作原理

4. ソフトウェア説明

4.1 モジュール説明

表 2 に本タスク例におけるモジュール説明を示します。

表 2 モジュール説明

モジュール名	ラベル名	機能
メインルーチン	main	A/D コンバータの設定, 割り込みの許可, アナログ入力チャンネルの選択, A/D 変換の開始, A/D 変換終了後 ADDRRA ~ D に格納された A/D 変換結果を RAM に格納, アナログ入力チャンネル 0 ~ 3 までの A/D 変換を行なうと終了

4.2 引数の説明

表 3 に本タスク例における引数の説明を示します。

表 3 引数の説明

引数名	機能	使用モジュール名	データ長	入出力
ADDRRA	アナログ入力チャンネル 0 の A/D 変換結果を格納	メインルーチン	2 バイト	出力
ADDRRB	アナログ入力チャンネル 1 の A/D 変換結果を格納	メインルーチン	2 バイト	出力
ADDRRC	アナログ入力チャンネル 2 の A/D 変換結果を格納	メインルーチン	2 バイト	出力
ADDRRD	アナログ入力チャンネル 3 の A/D 変換結果を格納	メインルーチン	2 バイト	出力

4.3 使用内部レジスタ説明

表 4 に本タスク例における使用内部レジスタ説明を示します。

表 4 使用内部レジスタ説明

レジスタ名		機能	アドレス	設定値
ADCSR	ADF	A/D コントロール/ステータスレジスタ (A/D エンドフラグ) [セット条件] <ul style="list-style-type: none"> 単一モードで A/D 変換が終了したとき スキャンモードで選択されたすべてのチャンネルの変換が 1 回終了したとき [クリア条件] <ul style="list-style-type: none"> 1 の状態をリードした後、0 をライトしたとき 	H'FFB8 ビット 7	0
	ADIE	A/D コントロール/ステータスレジスタ (A/D インタラプトイネーブル) このビットを 1 にセットすると ADF による A/D 変換終了割り込み要求 (ADI) がイネーブルになります。	H'FFB8 ビット 6	0
	ADST	A/D コントロール/ステータスレジスタ (A/D スタート) このビットを 1 にセットすると A/D 変換を開始します。単一モードでは A/D 変換を終了すると自動的にクリアされます。 スキャンモードではソフトウェア、リセット、またはスタンバイモードによってクリアされるまで選択されたチャンネルを順次連続変換します。	H'FFB8 ビット 5	0
	SCAN	A/D コントロール/ステータスレジスタ (スキャンモード) A/D 変換のモードを選択します。 0: 単一モード 1: スキャンモード	H'FFB8 ビット 4	0
	CKS	A/D コントロール/ステータスレジスタ (クロックセレクト) A/D 変換時間の設定を行ないます。 0: 変換時間 = 134 ステート (max) 1: 変換時間 = 70 ステート (max) 変換時間の切り替えは、ADST = 0 の状態で行なってください。	H'FFB8 ビット 3	0
	CH2 CH1 CH0	A/D コントロール/ステータスレジスタ (チャンネルセレクト 2~0) : CH2 = "0", CH1 = "0", CH0 = "0" のとき, AN0 を選択 : CH2 = "0", CH1 = "0", CH0 = "1" のとき, AN1 を選択 : CH2 = "0", CH1 = "1", CH0 = "0" のとき, AN2 を選択 : CH2 = "0", CH1 = "1", CH0 = "1" のとき, AN3 を選択	H'FFB8 ビット 2 ビット 1 ビット 0	0 CH2 = 0 CH1 = 0 CH0 = 0
ADRR A	A/D データレジスタ A: A/D 変換結果の 16 ビットデータを格納	H'FFB0	H'0000	
ADRR B	A/D データレジスタ B: A/D 変換結果の 16 ビットデータを格納	H'FFB2	H'0000	
ADRR C	A/D データレジスタ C: A/D 変換結果の 16 ビットデータを格納	H'FFB4	H'0000	
ADRR D	A/D データレジスタ D: A/D 変換結果の 16 ビットデータを格納	H'FFB6	H'0000	

4.4 使用 RAM 説明


表 5 に本タスク例で使用する RAM の説明を示します。

表 5 使用 RAM 説明

ラベル名	機能	アドレス	使用モジュール名
addata[4]	RAM に格納するためのデータの変数	H'FB80	メインルーチン
counter	4 チャンネル A/D 変換の回数をカウント	H'FB88	メインルーチン

5. フローチャート

5.1 メインルーチン



6. プログラムリスト

INIT.SRC (プログラムリスト)

```

        .EXPORT          _INIT
        .EXPORT          _INIT
;
        .SECTION        P, CODE
_INIT:
        MOV.W           #H'FF80,R7
        LDC.B           #B'10000000,CCR
        JMP             @_main
;
        .END

```

```

/*****/
/*
/* H8/300H Tiny Series -H8/3664-
/* Application Note
/*
/* 'Voltage Measurement by 4-Channel A/D
/* Converter'
/*
/* Function
/* : A/D Converter
/*
/* External Clock : 16MHz
/* Internal Clock : 16MHz
/* Sub Clock : 32.768kHz
/*
/*****/

#include <machine.h>

/*****/
/* Symbol Definition
/*****/
struct BIT {
    unsigned char    b7:1;      /* bit7
    unsigned char    b6:1;      /* bit6
    unsigned char    b5:1;      /* bit5
    unsigned char    b4:1;      /* bit4
    unsigned char    b3:1;      /* bit3
    unsigned char    b2:1;      /* bit2
    unsigned char    b1:1;      /* bit1
    unsigned char    b0:1;      /* bit0
};

#define TMA          *(volatile unsigned char *) 0xFFA6 /* Timer Mode Register A
#define TCA          *(volatile unsigned char *) 0xFFA7 /* Timer Counter A
#define PDR8         *(volatile unsigned char *) 0xFFDB /* Port Data Register 8
#define P81          PDR8_BIT.b1 /* Port Data Register 8 bit1
#define PCR8         *(volatile unsigned char *) 0xFFEB /* Port Control Register 8
#define PCR81        PCR8_BIT.b1 /* Port Control Register 8 bit1
#define IENR1_BIT    (*(struct BIT *) 0xFFF4) /* Interrupt Enable Register 1
#define IENTA        IENR1_BIT.b6 /* Timer A Interrupt Enable
#define IRR1_BIT     (*(struct BIT *) 0xFFF6) /* Interrupt Request Register 1
#define IRRTA        IRR1_BIT.b6 /* Timer A Interrupt Request Flag
#define ADDR_A       *(volatile unsigned int *) 0xFFB0 /* A/D Data Register A

```

```

#define ADDR_B      *(volatile unsigned int *) 0xFFB2      /* A/D Data Register B      */
#define ADDR_C      *(volatile unsigned int *) 0xFFB4      /* A/D Data Register C      */
#define ADDR_D      *(volatile unsigned int *) 0xFFB6      /* A/D Data Register D      */
#define ADCSR       *(volatile unsigned char *) 0xFFB8     /* A/D Control/Status Register */
#define ADCSR_BIT   (*(struct BIT *) 0xFFB8)              /* A/D Control/Status Register */
#define ADF         ADCSR_BIT.b7                          /* A/D END Flag              */
#define ADIE        ADCSR_BIT.b6                          /* A/D Interrupt Enable      */
#define ADST        ADCSR_BIT.b5                          /* A/D Start                  */
#define SCAN        ADCSR_BIT.b4                          /* A/D Scan Mode              */
#define CKS         ADCSR_BIT.b3                          /* A/D Clock Select           */
#define CH2         ADCSR_BIT.b2                          /* Channel Select 2           */

#define CH1         ADCSR_BIT.b1                          /* Channel Select 1           */
#define CH0         ADCSR_BIT.b0                          /* Channel Select 0           */
#define PDRB       *(volatile unsigned char *) 0xFFDD     /* Port Data Register B      */

/*****
/* 関数定義
/*****
extern void INIT( void ); /* SP Set
void main ( void );

/*****
/* RAM define
/*****
    unsigned int    adddata[4];
    unsigned char    counter;

/*****
/* Vector Address
/*****
#pragma section V1 /* VECTOR SECTOIN SET
void (*const VEC_TBL1[])(void) = {
/* 0x00 - 0x0f */
    INIT /* 00 Reset
};
#pragma section /* P
/*****
/* Main Program
/*****
void main ( void )
{
    unsigned int    *addr_ptr,*save_ptr;
    unsigned char    adc_data;
    unsigned int    cnt;

    PDRB = 0; /* Clear PDRB

    adddata[0] = 0; /* Clear adddata[0]
    adddata[1] = 0; /* Clear adddata[1]
    adddata[2] = 0; /* Clear adddata[2]
    adddata[3] = 0; /* Clear adddata[3]

    addr_ptr = &ADDR_A;
    save_ptr = &adddata[0];
    adc_data = 0x00; /* Clear adc_data
    counter = 0; /* Clear counter
    while( counter < 4 ){ /* A/D Convert END ?
        ADCSR = adc_data; /* Select A/D Convert Time & Analog Input Channel

```

```

ADF = 0; /* Initialize ADF */
ADST = 1; /* Start A/D Convert */
while (ADF == 0) { /* A/D Convert End ? */
    ;
}

ADST = 0; /* Stop A/D Convert */

*(save_ptr + counter) = *(addr_ptr + counter);

adc_data++;
counter++; /* Decrement A/D Convert Counter */
}

while (1) {
    ;
}
}

```

6.1 リンクアドレス指定

セクション名	アドレス
CV1	H'0000
P	H'0100
B	H'FB80

ホームページとサポート窓口

ルネサステクノロジホームページ

<http://japan.renesas.com/>

お問合せ先

<http://japan.renesas.com/inquiry>

csc@renesas.com

改訂記録

Rev.	発行日	改訂内容	
		ページ	ポイント
2.00	2006.09.01	全頁	日立版からルネサス版へのフォーマット変更

安全設計に関するお願い

1. 弊社は品質、信頼性の向上に努めておりますが、半導体製品は故障が発生したり、誤動作する場合があります。弊社の半導体製品の故障又は誤動作によって結果として、人身事故、火災事故、社会的損害などを生じさせないような安全性を考慮した冗長設計、延焼対策設計、誤動作防止設計などの安全設計に十分ご留意ください。

本資料ご利用に際しての留意事項

1. 本資料は、お客様が用途に応じた適切なルネサス テクノロジ製品をご購入いただくための参考資料であり、本資料中に記載の技術情報についてルネサス テクノロジが所有する知的財産権その他の権利の実施、使用を許諾するものではありません。
2. 本資料に記載の製品データ、図、表、プログラム、アルゴリズムその他応用回路例の使用に起因する損害、第三者所有の権利に対する侵害に関し、ルネサス テクノロジは責任を負いません。
3. 本資料に記載の製品データ、図、表、プログラム、アルゴリズムその他全ての情報は本資料発行時点のものであり、ルネサス テクノロジは、予告なしに、本資料に記載した製品または仕様を変更することがあります。ルネサス テクノロジ半導体製品のご購入に当たりましては、事前にルネサス テクノロジ、ルネサス販売または特約店へ最新の情報をご確認頂きますとともに、ルネサス テクノロジホームページ(<http://www.renesas.com>)などを通じて公開される情報に常にご注意ください。
4. 本資料に記載した情報は、正確を期すため、慎重に制作したものです。万一本資料の記述誤りに起因する損害がお客様に生じた場合には、ルネサス テクノロジはその責任を負いません。
5. 本資料に記載の製品データ、図、表に示す技術的な内容、プログラム及びアルゴリズムを流用する場合は、技術内容、プログラム、アルゴリズム単位で評価するだけでなく、システム全体で十分に評価し、お客様の責任において適用可否を判断してください。ルネサス テクノロジは、適用可否に対する責任を負いません。
6. 本資料に記載された製品は、人命にかかわるような状況の下で使用される機器あるいはシステムに用いられることを目的として設計、製造されたものではありません。本資料に記載の製品を運輸、移動体用、医療用、航空宇宙用、原子力制御用、海底中継用機器あるいはシステムなど、特殊用途へのご利用をご検討の際には、ルネサス テクノロジ、ルネサス販売または特約店へご照会ください。
7. 本資料の転載、複製については、文書によるルネサス テクノロジの事前の承諾が必要です。
8. 本資料に関し詳細についてのお問い合わせ、その他お気づきの点がございましたらルネサス テクノロジ、ルネサス販売または特約店までご照会ください。