

お客様各位

---

## カタログ等資料中の旧社名の扱いについて

---

2010年4月1日を以ってNECエレクトロニクス株式会社及び株式会社ルネサステクノロジが合併し、両社の全ての事業が当社に承継されております。従いまして、本資料中には旧社名での表記が残っておりますが、当社の資料として有効ですので、ご理解の程宜しくお願ひ申し上げます。

ルネサスエレクトロニクス ホームページ (<http://www.renesas.com>)

2010年4月1日

ルネサスエレクトロニクス株式会社

【発行】ルネサスエレクトロニクス株式会社 (<http://www.renesas.com>)

【問い合わせ先】 <http://japan.renesas.com/inquiry>

## ご注意書き

1. 本資料に記載されている内容は本資料発行時点のものであり、予告なく変更することがあります。当社製品のご購入およびご使用にあたりましては、事前に当社営業窓口で最新の情報をご確認いただきますとともに、当社ホームページなどを通じて公開される情報に常にご注意ください。
2. 本資料に記載された当社製品および技術情報の使用に関連し発生した第三者の特許権、著作権その他の知的財産権の侵害等に関し、当社は、一切その責任を負いません。当社は、本資料に基づき当社または第三者の特許権、著作権その他の知的財産権を何ら許諾するものではありません。
3. 当社製品を改造、改変、複製等しないでください。
4. 本資料に記載された回路、ソフトウェアおよびこれらに関連する情報は、半導体製品の動作例、応用例を説明するものです。お客様の機器の設計において、回路、ソフトウェアおよびこれらに関連する情報を使用する場合には、お客様の責任において行ってください。これらの使用に起因しお客様または第三者に生じた損害に関し、当社は、一切その責任を負いません。
5. 輸出に際しては、「外国為替及び外国貿易法」その他輸出関連法令を遵守し、かかる法令の定めるところにより必要な手続を行ってください。本資料に記載されている当社製品および技術を大量破壊兵器の開発等の目的、軍事利用の目的その他軍事用途の目的で使用しないでください。また、当社製品および技術を国内外の法令および規則により製造・使用・販売を禁止されている機器に使用することができません。
6. 本資料に記載されている情報は、正確を期すため慎重に作成したのですが、誤りが無いことを保証するものではありません。万一、本資料に記載されている情報の誤りに起因する損害がお客様に生じた場合においても、当社は、一切その責任を負いません。
7. 当社は、当社製品の品質水準を「標準水準」、「高品質水準」および「特定水準」に分類しております。また、各品質水準は、以下に示す用途に製品が使われることを意図しておりますので、当社製品の品質水準をご確認ください。お客様は、当社の文書による事前の承諾を得ることなく、「特定水準」に分類された用途に当社製品を使用することができません。また、お客様は、当社の文書による事前の承諾を得ることなく、意図されていない用途に当社製品を使用することができません。当社の文書による事前の承諾を得ることなく、「特定水準」に分類された用途または意図されていない用途に当社製品を使用したことによりお客様または第三者に生じた損害等に関し、当社は、一切その責任を負いません。なお、当社製品のデータ・シート、データ・ブック等の資料で特に品質水準の表示がない場合は、標準水準製品であることを表します。  
標準水準： コンピュータ、OA 機器、通信機器、計測機器、AV 機器、家電、工作機械、パーソナル機器、産業用ロボット  
高品質水準： 輸送機器（自動車、電車、船舶等）、交通用信号機器、防災・防犯装置、各種安全装置、生命維持を目的として設計されていない医療機器（厚生労働省定義の管理医療機器に相当）  
特定水準： 航空機器、航空宇宙機器、海底中継機器、原子力制御システム、生命維持のための医療機器（生命維持装置、人体に埋め込み使用するもの、治療行為（患部切り出し等）を行うもの、その他直接人命に影響を与えるもの）（厚生労働省定義の高度管理医療機器に相当）またはシステム等
8. 本資料に記載された当社製品のご使用につき、特に、最大定格、動作電源電圧範囲、放熱特性、実装条件その他諸条件につきましては、当社保証範囲内でご使用ください。当社保証範囲を超えて当社製品をご使用された場合の故障および事故につきましては、当社は、一切その責任を負いません。
9. 当社は、当社製品の品質および信頼性の向上に努めておりますが、半導体製品はある確率で故障が発生したり、使用条件によっては誤動作したりする場合があります。また、当社製品は耐放射線設計については行っておりません。当社製品の故障または誤動作が生じた場合も、人身事故、火災事故、社会的損害などを生じさせないようお客様の責任において冗長設計、延焼対策設計、誤動作防止設計等の安全設計およびエージング処理等、機器またはシステムとしての出荷保証をお願いいたします。特に、マイコンソフトウェアは、単独での検証は困難なため、お客様が製造された最終の機器・システムとしての安全検証をお願いいたします。
10. 当社製品の環境適合性等、詳細につきましては製品個別に必ず当社営業窓口までお問合せください。ご使用に際しては、特定の物質の含有・使用を規制する RoHS 指令等、適用される環境関連法令を十分調査のうえ、かかる法令に適合するようご使用ください。お客様がかかる法令を遵守しないことにより生じた損害に関し、当社は、一切その責任を負いません。
11. 本資料の全部または一部を当社の文書による事前の承諾を得ることなく転載または複製することを固くお断りいたします。
12. 本資料に関する詳細についてのお問い合わせその他お気付きの点等がございましたら当社営業窓口までご照会ください。

注 1. 本資料において使用されている「当社」とは、ルネサスエレクトロニクス株式会社およびルネサスエレクトロニクス株式会社とその総株主の議決権の過半数を直接または間接に保有する会社をいいます。

注 2. 本資料において使用されている「当社製品」とは、注 1 において定義された当社の開発、製造製品をいいます。

# 740 ファミリ

## 740 ファミリ参考プログラム集

### 目次

1.	740ファミリの命令セットの特長.....	2
2.	740ファミリの固有命令を生かした処理.....	3
2.1	メモリ間の演算.....	3
2.2	データのビット判定分岐.....	5
2.3	データのビット処理（セット/リセット）.....	7
2.4	データの回転シフト.....	8
3.	基本処理プログラム例.....	11
3.1	RAMクリア.....	11
3.2	データ転送（RAM）.....	13
3.3	データ転送（ROMアドレス固定）.....	15
3.4	データ転送（ROMアドレス可変）.....	17
3.5	データの並べ替え（ソート）.....	20
3.6	16ビットデータ加算（バイナリ）.....	25
3.7	16ビットデータ減算（バイナリ）.....	27
3.8	16ビットデータ加算（BCD）.....	29
3.9	16ビットデータ減算（BCD）.....	31
3.10	16ビットデータ乗算（バイナリ）.....	33
3.11	16ビットデータ除算（バイナリ）.....	37
4.	応用プログラム例.....	42
4.1	ファイルハンドリング（転送）.....	42
4.2	ファイルハンドリング（交換）.....	44
4.3	コード変換（パックドBCD アンパックドBCD）.....	47
4.4	コード変換（アンパックドBCD パックドBCD）.....	51
4.5	コード変換（BIN BCD）.....	55
4.6	コード変換（BCD BIN）.....	60
4.7	SGN関数.....	65
4.8	BCD12桁浮動小数点四則演算.....	66
5.	代替命令.....	75
5.1	スワップアキュムレータ.....	75
5.2	カウンタビットアキュムレータ.....	77
5.3	メモリのセットビット.....	78
5.4	メモリのクリアビット.....	79
5.5	メモリのビット反転.....	80
6.	プログラム利用上の注意.....	81

## 1. 740 ファミリの命令セットの特長

740 ファミリの命令の特長は以下のようにまとめることができます。

- (1) ROM領域が有効に使える効率的な命令群と豊富なアドレッシングモード。
- (2) アキュムレータ、メモリ、I/Oを問わず処理できるビット操作命令と、ビットテスト/ブランチ命令。
- (3) 豊富な割り込みソースと処理機能。
- (4) バイト単位処理、テーブル参照機能に優れたインデックス アドレッシング機能。
- (5) ソフトウェア補正を必要としない10進演算機能。
- (6) アキュムレータを経由せずに実行のできるメモリ間、I/O間、そしてメモリとI/O間の演算機能。

## 2. 740ファミリの固有命令を生かした処理

### 2.1 メモリ間の演算

#### (1) 加算 (ニーモニック ADC)

ADC命令は、X修飾演算モードフラグTが1のとき、M(X)とメモリMとキャリーフラグCの内容を加算して、結果をM(X)及びキャリーフラグCに入れます。このとき、アキュムレータAの内容は変化しませんが、ステータスフラグは変化します。ただし、M(X)はインデックスレジスタXが示す番地のメモリです。

例)

```
CLC
SET
LDX    #ADDATA
ADC    $10, X
CLT
```


(説明)

キャリーフラグCの内容を0にします。

X修飾演算モードフラグTの内容を1にします。

#ADDATA (例えば70H)を、インデックスレジスタXにロードします。

メモリの70H番地の内容と80H番地(70H+10H)の内容とキャリーフラグCの内容を加算して、結果を70H番地及びキャリーフラグCに入れます。



X修飾演算モードフラグTの内容を0にします。

例えば、70H番地の内容が53Hで80H番地の内容が21Hとすると、～の命令実行後は、70H番地の内容が74HでキャリーフラグCの内容が0となります。

## (2) 減算 (ニーモニック SBC)

SBC 命令は、X 修飾演算モードフラグ T が 1 のとき、M(X) の内容から、メモリ M の内容及び、キャリーフラグ C の内容の補数を減算して、結果を M(X) 及びキャリーフラグ C に入れます。このとき、アキュムレータ A の内容は変化しませんが、ステータスフラグは変化します。ただし、M(X) はインデックスレジスタ X が示す番地のメモリです。

例)

```

S E C
S E T
L D X      # S B D A T A
S B C      $ 1 0 , X
C L T
    
```


### (説明)

キャリーフラグ C の内容を 1 にします。

X 修飾演算モードフラグ T の内容を 1 にします。

# S B D A T A (例えば \$ 8 0 ) を、インデックスレジスタ X にロードします。

メモリの 8 0 H 番地の内容から、9 0 H 番地 ( 8 0 H + 1 0 H ) の内容及び、キャリーフラグ C の内容の補数を減算して、結果を 8 0 H 番地及びキャリーフラグ C に入れます。



X 修飾演算モードフラグ T の内容を 0 にします。

例えば、8 0 H 番地の内容が 5 3 H で 9 0 H 番地の内容が 2 1 H とすると、 ~ の命令実行後は、8 0 H 番地の内容が 3 2 H でキャリーフラグ C の内容が 1 となります。


## 2.2 データのビット判定分岐

### (1) セット時分岐 (ニーモニック BBS)


BBS命令は、アキュムレータA又はメモリMの指定されたビットiをテストします。そのビットが1であれば、指定されたアドレスに分岐します。分岐先のアドレスは、相対で示します。そのビットが0であれば、そのまま、次へ進みます。

例)

BBS 0, P0, START




START :



(説明)

ポートP0のビット0が1であれば、STARTへ分岐します。ポートP0のビット0が0であれば、そのまま、次へ進みます。



(2) クリア時分岐 (ニーモニック B B C)

B B C 命令は、アキュムレータ A 又はメモリ M の指定されたビット i をテストします。そのビットが 0 であれば、指定されたアドレスに分岐します。分岐先のアドレスは、相対で示します。そのビットが 1 であれば、そのまま、次へ進みます。


例)

R E S E T :



(説明)

ポート P 1 のビット 7 が 0 であれば、R E S E T へ分岐します。ポート P 1 のビット 7 が 1 であれば、そのまま、次へ進みます。





## 2.3 データのビット処理 (セット/リセット)

### (1) ビットセット (ニーモニック S E B)

S E B 命令は、アキュムレータ A 又はメモリ M の、指定されたビット i の内容を 1 にします。

例)

S E B        7 , P 0

(説明)

ポート P 0 のビット 7 の内容を 1 にします。



例えば、ポート P 0 の内容が 5 3 H とすると、命令実行後は、ポート P 0 の内容が D 3 H となります。

### (2) ビットクリア (ニーモニック C L B)


C L B 命令は、アキュムレータ A 又はメモリ M の、指定されたビット i の内容を 0 にします。

例)

C L B        6 , P 1

(説明)

ポート P 1 のビット 6 の内容を 0 にします。



例えば、ポート P 1 の内容が 5 3 H とすると、命令実行後は、ポート P 1 の内容が 1 3 H となります。

## 2.4 データの回転シフト

### (1) 左回転 (ニーモニック ROL)


ROL 命令は、アキュムレータ A 又はメモリ M をキャリーフラグ C とつなげて、その内容を左へ 1 ビット回転します。アキュムレータ A 又はメモリ M のビット 0 には、キャリーフラグ C の内容が入り、キャリーフラグ C には、アキュムレータ A 又はメモリ M のビット 7 の内容が入ります。

例)

```
ROL    P 0
```

(説明)

ポート P 0 をキャリーフラグ C とつなげて、その内容を左へ 1 ビット回転します。



例えば、ポート P 0 の内容が 5 3 H でキャリーフラグ C の内容が 1 とすると、命令実行後は、ポート P 0 の内容が A 7 H でキャリーフラグ C の内容が 0 となります。

### (2) 左シフト (ニーモニック ASL)


ASL 命令は、アキュムレータ A 又はメモリ M のすべてのビットを、1 ビット左へシフトします。このとき、アキュムレータ A 又はメモリ M のビット 0 は 0 になります。また、キャリーフラグ C には、アキュムレータ A 又はメモリ M のビット 7 の内容が入ります。

例)

```
ASL    P 0
```

(説明)

ポート P 0 のすべてのビットを、1 ビット左へシフトします。



例えば、ポート P 0 の内容が 5 3 H でキャリーフラグ C の内容が 1 とすると、命令実行後は、ポート P 0 の内容が A 6 H でキャリーフラグ C の内容が 0 となります。

### (3) 右回転 (ニーモニック ROR)

ROR命令は、アキュムレータA又はメモリMをキャリーフラグCとつなげて、その内容を右へ1ビット回転します。アキュムレータA又はメモリMのビット7には、キャリーフラグCの内容が入り、キャリーフラグCには、アキュムレータA又はメモリMのビット0の内容が入ります。

例)

```
ROR    P 1
```

(説明)

ポートP 1をキャリーフラグCとつなげて、その内容を右へ1ビット回転します。



例えば、ポートP 1の内容が5 3 HでキャリーフラグCの内容が1とすると、命令実行後は、ポートP 1の内容がA 9 HでキャリーフラグCの内容が1となります。

### (4) 右シフト (ニーモニック LSR)


LSR命令は、アキュムレータA又はメモリMのすべてのビットを、1ビット右へシフトします。このとき、アキュムレータA又はメモリMのビット7は0になります。また、キャリーフラグCには、アキュムレータA又はメモリMのビット0の内容が入ります。

例)

```
LSR    P 1
```

(説明)

ポートP 1のすべてのビットを、1ビット右へシフトします。



例えば、ポートP 1の内容が5 3 HでキャリーフラグCの内容が1とすると、命令実行後は、ポートP 1の内容が2 9 HでキャリーフラグCの内容が1となります。

(5) 上位と下位の交換 (ニーモニック R R F)


R R F 命令は、メモリ M の内容を右へ 4 ビット回転します。その結果、メモリ M の内容の上位 4 ビットと下位 4 ビットを交換したことになります。

例)

R R F P 2

(説明)

ポート P 2 の内容の上位 4 ビットと下位 4 ビットを交換します。



例えば、ポート P 2 の内容が 5 3 H とすると、命令実行後は、ポート P 2 の内容が 3 5 H となります。

## 3. 基本処理プログラム例


### 3.1 RAMクリア

#### (1) 概要


領域を指定して、RAMをクリアします。

#### (2) 説明

RAMアドレスSAVEPTより、LENGTHバイト分のRAMをクリアします。



### (3) フローチャート



### (4) プログラムリスト

```

;*****
;
;   RAM clear routine
;
;*****
;
RAM_CLR:
    LDX    #LENGTH      ;RAM length
    LDA    #$00
RAMCL1:  STA    SAVEPT-1,X  ;Clear from SAVEPT
    DEX
    BNE   RAMCL1      ; - to SAVEPT+LENGTH-1
    BNE   RAMCL1      ;Clear end ?
    RTS
;Yes
  
```


### 3.2 データ転送 (RAM)

(1) 概要


RAM領域内でデータを転送します。

(2) 説明

RAMアドレスLOADPTより、LENGTHバイト分のデータを、SAVEPTから続くアドレスへ転送します。



(3) フローチャート



(4) プログラムリスト

```

;*****
;
;   RAM data transfer routine
;
;*****
;
TR1_DAT:
    LDX    #LENGTH        ;RAM length
TR1_01:  LDA    LOADPT-1,X  ;Transfer data from LOADPT
        STA    SAVEPT-1,X  ; - to SAVEPT
        DEX
        BNE   TR1_01       ;Transfer end ?
        RTS                ;Yes
  
```




### 3.3 データ転送 (ROMアドレス固定)

(1) 概要


ROM領域内のデータ(アドレス固定)を転送します。

(2) 説明

ROMアドレスLOADDTより、LENGTHバイト分のデータを、SAVEPTから続くRAMアドレスへ転送します。



### (3) フローチャート



### (4) プログラムリスト

```

;*****
;
;       ROM data transfer routine ( address fixed )
;
;*****
;
TR2_DAT:
LDX   #LENGTH       ;ROM length
TR2_01: LDA   LOADDT-1,X   ;Transfer data from LOADDT
      STA   SAVEPT-1,X   ; - to SAVEPT
      DEX
      BNE  TR2_01       ;Transfer end ?
      RTS                ;Yes
  
```


## 3.4 データ転送 (ROMアドレス可変)

### (1) 概要


ROM領域内のデータ(アドレス可変)を転送します。

### (2) 説明

RAMアドレスADDRPT + 1、ADDRPTの内容が示すROMアドレス + 1より、LENGTHバイト分のデータを、SAVEPTから続くRAMアドレスへ転送します。



(3) フローチャート



注) M ( X ) はインデックスレジスタ X が示す番地のメモリです。

(4) プログラムリスト

```

;*****
;
;       ROM data transfer routine ( address float )
;
;*****
;
TR3_DAT:
    LDM    #DAT_ADH,ADDRPT
    LDM    #DAT_ADH,ADDRPT+1
;-----
    LDX    #SAVEPT-1+LENGTH
    LDY    #LENGTH           ;ROM length
    SET    ;Transfer data from
TR3_01: LDA    (ADDRPT),Y     ; - (ADDRPT+1)(ADDRPT)+1
    DEX    ; - to SAVEPT
    DEY    ;
    BNE    TR3_01           ;Transfer end ?
    CLT    ;Yes
    RTS

```

## 3.5 データの並べ替え (ソート)


### (1) 概要

RAM領域内のデータを降順に並べ替えます。


### (2) 説明

RAMアドレスSAVEPTより、LENGTHバイト分のデータを、降順に並べ替えます。


まず、並べ替えを行なう領域の最上位アドレスのメモリ内容をアキュムレータAに入れます。




次に、1つ下位アドレスのメモリの内容とアキュムレータAの内容を比較します。この時、アキュムレータAの内容のほうが大きいか等しい場合には、メモリとアキュムレータAの内容を入れ替えます。




さらに1つ下位アドレスのメモリの内容とアキュムレータAの内容を比較します。この時も、アキュムレータAの内容のほうが大きい場合、メモリとアキュムレータAの内容を入れ替えます。




このように、並べ替えを行なう領域の最下位アドレスまでこれを繰り返すと、アキュムレータAには、最小値が入ります。このアキュムレータAの内容を最上位アドレスのメモリに入れます。



最上位アドレスをデクリメントした領域内 (SAVEPTよりLENGTH - 1バイト分) で、 ~ を実行します。



さらに、最上位アドレスをデクリメントした領域内 (SAVEPTよりLENGTH - 2バイト分) で、 ~ を実行します。




このように、最上位アドレスをデクリメントしていき、最上位アドレスが最下位アドレスと等しくなるまで ~ を実行することで、降順に並べ替えられます。

なお、 のメモリとアキュムレータAの内容の入れ替えを、アキュムレータAの内容のほうが小さい場合に行なえば、昇順に並べ替えることができます。



(3) フローチャート



(4) プログラムリスト

```

;*****
;
;       Sort routine
;
;*****
;
SRT_DAT:
    LDX  #LENGTH      ;Data length
SRT_01: STX  WORK00
    LDA  SAVEPT-1,X   ;SAVEPT <--> SAVEPT-1+WORK00
SRT_02: CMP  SAVEPT-1,X ;If use (BCS)
    BCC  SRT_03      ; - then negative
    LDY  SAVEPT-1,X
    STA  SAVEPT-1,X
    TYA                      ;Minimum data set
SRT_03: DEX                      ; - to A & Y
    BNE  SRT_02
    LDX  WORK00
    STA  SAVEPT-1,X   ;Minimum data set
    DEX                      ;Next area
    BNE  SRT_01      ;Sort end ?
    RTS                    ;Yes

```

### 3.6 16ビットデータ加算 (バイナリ)


(1) 概要

16ビットバイナリデータを加算します。


(2) 説明

WORK00 + 1、WORK00の内容とWORK01 + 1、WORK01の内容を加算し、結果をWORK00 + 1、WORK00に入れます。

X修飾演算モードフラグTを1にして、アキュムレータAの内容を破壊せずに演算を行いません。



### (3) フローチャート



注) M ( X ) はインデックスレジスタ X が示す番地のメモリです。

### (4) プログラムリスト

```

;*****
;
;      16 bits BIN. data addition routine
;
;*****
;
ADD_16:
    LDX    #WORK00
    CLC                    ;C flag clear
    SET    T                ;T flag set
    ADC    WORK01
    INX                    ;(WORK00+1)(WORK00) +
    ADC    WORK01+1        ; (WORK01+1)(WORK01)
    CLT                    ;T flag clear
    RTS
  
```

### 3.7 16ビットデータ減算 (バイナリ)


(1) 概要

16ビットバイナリデータを減算します。


(2) 説明

WORK00+1、WORK00の内容からWORK01+1、WORK01の内容を減算し、結果をWORK00+1、WORK00に入れます。

X修飾演算モードフラグTを1にして、アキュムレータAの内容を破壊せずに演算を行ないます。



### (3) フローチャート



注) M ( X ) はインデックスレジスタ X が示す番地のメモリです。

### (4) プログラムリスト

```

;*****
;
;      16 bits BIN. data subtraction routine
;
;*****
SUB_16:
    LDX    #WORK00
    SEC                    ;C flag set
    SET                    ;T flag set
    SBC    WORK01
    INX                    ;(WORK00+1)(WORK00) -
    SBC    WORK01+1      ; (WORK01+1)(WORK01)
    CLT                    ;T flag clear
    RTS
  
```

### 3.8 16ビットデータ加算 (BCD)

(1) 概要


16ビットBCDデータを加算します。

(2) 説明


WORK00+1、WORK00の内容とWORK01+1、WORK01の内容を加算し、結果をWORK00+1、WORK00に入れます。

10進モードフラグDを1にすることで、ADC命令が10進加算することを利用します。ただし、この場合、キャリーフラグCが遅れて確定しますので、ADC命令の次で、SEC、CLC、CLDの命令を実行しないようにしてください。

X修飾演算モードフラグTを1にして、アキュムレータAの内容を破壊せずに演算を行ないます。



(3) フローチャート



注) M ( X ) はインデックスレジスタ X が示す番地のメモリです。

(4) プログラムリスト

```

;*****
;
;      16 bits BCD data addition routine
;
;*****
;
ADD_16D:
    LDX    #WORK00
    CLC                    ;C flag reset
    SET    T                ;T flag set
    SED                    ;Decimal mode set
    ADC    WORK01
    INX                    ;(WORK00+1)(WORK00) +
    ADC    WORK01+1        ; (WORK01+1)(WORK01)
    CLT                    ;T flag reset
    CLD                    ;Decimal mode clear
    RTS
  
```



## 3.9 16ビットデータ減算 (BCD)

### (1) 概要


16ビットBCDデータを減算します。

### (2) 説明


WORK00+1、WORK00の内容からWORK01+1、WORK01の内容を減算し、結果をWORK00+1、WORK00に入れます。

10進モードフラグDを1にすることで、SBC命令が10進減算することを利用します。ただし、この場合、キャリーフラグCが遅れて確定しますので、SBC命令の次で、SEC、CLC、CLDの命令を実行しないようにしてください。

X修飾演算モードフラグTを1にして、アキュムレータAの内容を破壊せずに演算を行ないます。



(3) フローチャート



注) M ( X ) はインデックスレジスタ X が示す番地のメモリです。

(4) プログラムリスト

```

;*****
;
;      16 bits BCD data subtraction routine
;
;*****
SUB_16D:
    LDX    #WORK00
    SEC                    ;C flag set
    SET                    ;T flag set
    SED                    ;Decimal mode set
    SBC    WORK01
    INX                    ;(WORK00+1)(WORK00) -
    SBC    WORK01+1      ; (WORK01+1)(WORK01)
    CLT                    ;T flag reset
    CLD                    ;Decimal mode reset
    RTS
  
```

### 3.10 16ビットデータ乗算 (バイナリ)


(1) 概要

16ビットバイナリデータを乗算します。


(2) 説明


WORK02 + 1、WORK02の内容とWORK01 + 1、WORK01の内容を乗算し、結果をWORK01 + 1、WORK01、WORK00 + 1、WORK00に入れます。

X修飾演算モードフラグTを1にして、アキュムレータAの内容を破壊せずに演算を行ないます。



(3) フローチャート





注) M ( X ) はインデックスレジスタ X が示す番地のメモリです。

(4) プログラムリスト

```

;*****
;
;      16 bits BIN. data multiplication routine
;
;*****
;
MUL_16:
    LDX    #WORK00+1    ;Product L addr. set
    SET    ;T flag set
    LDA    #$00         ;Clear product L
    DEX
    LDA    #$00
    LDY    #16         ;Bit counter set
;-----
MUL_01: CLC
        ROL    WORK00    ;Rotate product L
        ROL    WORK00+1
        ROL    WORK01    ;Rotate product H
        ROL    WORK01+1
        BCC    MUL_02    ;C flag 1 ?
        CLC            ;Yes
        ADC    WORK02    ;Multiplicand + product L
        INX
        ADC    WORK02+1
        DEX
        BCC    MUL_02    ;Over flow ?
        INC    WORK01    ;Yes
        BNE    MUL_02    ;Over flow ?
        INC    WORK01+1  ;Yes
;-----
MUL_02: DEY
        BNE    MUL_01    ;Multiple end ?
        CLT            ;Yes
        RTS

```

### 3.11 16ビットデータ除算 (バイナリ)


(1) 概要

16ビットバイナリデータを除算します。


(2) 説明

WORK00 + 1、WORK00の内容をWORK02 + 1、WORK02の内容で除算し、商をWORK00 + 1、WORK00に、余りをWORK01 + 1、WORK01に入れます。


X修飾演算モードフラグTを1にして、アキュムレータAの内容を破壊せずに演算を行ないます。




(3) フローチャート









注) M ( X ) はインデックスレジスタ X が示す番地のメモリです。

## (4) プログラムリスト

```

;*****
;
;       16 bits BIN. data division routine
;
;*****
;
DIV_16:
    LDX    #WORK01        ;Surplus addr. set
    LDY    #16            ;Bit counter set
    SET    ;T flag set
    LDA    #$00           ;Clear surplus
    INX
    LDA    #$00
    CLC
DIV_01:
    ROL    WORK00          ;Rotate quotient
    ROL    WORK00+1
    ROL    WORK01          ;Rotate surplus
    ROL    WORK01+1
    BCS    DIV_02         ;C flag 1 ?
;-----
    CMP    WORK02+1       ;No
    BCC    DIV_03         ;Cannot divide ?
    BNE    DIV_02         ;No
    DEX
    CMP    WORK02
    INX
    BCC    DIV_03         ;Cannot divide ?
;-----
DIV_02:
    DEX                ;No
    SBC    WORK02        ;Surplus - divisor
    INX
    SBC    WORK02+1
    SEC
DIV_03:
    DEY
    BNE    DIV_01        ;Divide end ?
;-----
    CLT                ;Yes
    ROL    WORK00        ;Rotate quotient
    ROL    WORK00+1
    RTS

```

## 4. 応用プログラム例

### 4.1 ファイルハンドリング (転送)


#### (1) 概要

ゼロページRAMのある部分をファイルメモリとみなして、データ転送処理を行ないます。


#### (2) 説明

ゼロページRAMアドレス  $SAVEPT + OFFSET$  より、LENGTHバイト分のファイルメモリデータを、SAVEPTから続くファイルメモリへ転送します。

X修飾演算モードフラグTをセットして、メモリ間転送します。また、ポインタはダブルポインタ(ソース/ターゲット)とせず、シングルポインタ+オフセットします。



(3) フローチャート



注) M ( X ) はインデックスレジスタ X が示す番地のメモリです。

(4) プログラムリスト

```

;*****
;
;   File handling (transfer)
;
;*****
;
TRN_FIL:
    LDA  #LENGTH      ;File length
    LDX  #SAVEPT
    SET  T             ;T flag set

TRN_01:
    LDA  OFFSET,X     ;Transfer data from
    INX                    ; - SAVEPT + OFFSET
    DEC  A             ; - to SAVEPT
    BNE  TRN_01        ;Transfer end ?
    CLT                    ;Yes
    RTS
  
```

## 4.2 ファイルハンドリング (交換)


### (1) 概要

ゼロページRAMのある部分をファイルメモリとみなして、データ交換処理を行ないます。


### (2) 説明

ゼロページRAMアドレスEXCHPT+OFFSETより、LENGTHバイト分のファイルメモリデータと、EXCHPTより、LENGTHバイト分のファイルメモリデータとを交換します。

X修飾演算モードフラグTをセットして、メモリ間転送します。また、ポインタはダブルポインタ(ソース/ターゲット)とせず、シングルポインタ+オフセットします。



(3) フローチャート



注) M ( X ) はインデックスレジスタ X が示す番地のメモリです。

(4) プログラムリスト

```

;*****
;
;       File handling (exchange)
;
;*****
;
EXC_FIL:
    LDA  #LENGTH      ;File length
    LDX  #EXCHPT
EXC_01:
    LDY  0,X          ;Exchange data of
    SET  #EXCHPT      ; - EXCHPT + OFFSET
    LDA  OFFSET,X     ; - with EXCHPT
    CLT
    STY  OFFSET,X
    INX
    DEC  A
    BNE  EXC_01       ;Exchange end ?
    RTS               ;Yes

```



### 4.3 コード変換 (パックドBCD アンパックドBCD)


(1) 概要

パックドBCDデータを、アンパックドBCDデータに変換します。


(2) 説明

ゼロページRAMアドレスADDRPTのパックドBCDデータを、アンパックドBCDに変換して、ADDRPTとADDRPT+1に入れます。


下記のように、パックドBCDは、1バイトに2桁のBCD数値をパックしたものです。また、アンパックドBCDは、パックドBCDを2つに分割して上位4ビットを0にした2バイトのデータです。



(3) フローチャート



注) M ( X ) はインデックスレジスタ X が示す番地のメモリです。



(4) プログラムリスト

```

;*****
;
;       Packed BCD -> unpacked BCD
;
;*****
;
PTOUP:
    LDX  #ADDRPT
    LDA  0,X          ;Get packed BCD data
    SET  T            ;T flag set
    AND  #0FH        ;Unpacked BCD data L
    CLT  T            ;T flag clear
    AND  #0F0H
    INX
    JSR  SWAPA       ;Swap A
    STA  0,X          ;Unpacked BCD data H
    RTS

;*****
;
;       Swap A register
;
;*****
;
SWAPA:
    CLT  T            ;T flag clear
    CLD  T            ;Decimal mode clear
    LDY  #4
SWAPA1:
    ASL  A
    ADC  #0
    DEY
    BNE  SWAPA1
    RTS

```

## 4.4 コード変換 (アンパックドBCD パックドBCD)


### (1) 概要

アンパックドBCDデータを、パックドBCDデータに変換します。


### (2) 説明


ゼロページRAMアドレスADDRPT + 1とADDRPTのアンパックドBCDデータを、パックドBCDに変換して、ADDRPTに入れます。

下記のように、パックドBCDは、1バイトに2桁のBCD数値をパックしたものです。また、アンパックドBCDは、パックドBCDを2つに分割して上位4ビットを0にした2バイトのデータです。



(3) フローチャート





(4) プログラムリスト

```

;*****
;
;       Unpacked BCD -> packed BCD
;
;*****
;
UPTOP:
    LDX  #ADDRPT
    INX
    LDA  0,X      ;Get unpacked BCD data H
    JSR  SWAPA    ;Swap A
    DEX
    ORA  0,X      ;Packed BCD data
    STA  0,X
    RTS

;*****
;
;       Swap A register
;
;*****
;
SWAPA:
    CLT          ;T flag clear
    CLD          ;Decimal mode clear
    LDY  #4

SWAPA1:
    ASL  A
    ADC  #0
    DEY
    BNE  SWAPA1
    RTS

```




4.5 コード変換 (BIN BCD)

(1) 概要


4バイトBINデータを、5バイトBCDデータに変換します。

(2) 説明


ゼロページRAMアドレスBINDAT、BINDAT+1、BINDAT+2、BINDAT+3の4バイトのBINデータを、5バイトのBCDデータに変換して、BCDDAT、BCDDAT+1、BCDDAT+2、BCDDAT+3、BCDDAT+4に入れます。





例) BINデータがFFFFFFFFHの場合、BCDデータは4294967295となります。



(3) フローチャート







注) M ( X ) はインデックスレジスタ X が示す番地のメモリです。

(4) プログラムリスト

```

;*****
;
;       BIN -> BCD
;
;*****
;
BTOD:
    SET             ;T flag set
    SED             ;Decimal mode set
    LDM #0,BCDDAT+4 ;Clear BCD result area
    LDM #0,BCDDAT+3
    LDM #0,BCDDAT+2
    LDM #0,BCDDAT+1
    LDM #0,BCDDAT
    LDY #32         ;Yes
BTOD_01:
    JSR SFT_BIN     ;Left shift BIN data
    JSR ADD_BCD     ;2*(BCD)+C -> (BCD)
    DEY
    BNE BTOD_01     ;Convert end ?
    CLD             ;Yes
    CLT             ;T flag clear
    RTS
;*****
;
;       Left shift BIN data
;
;*****
;
SFT_BIN:
    CLC             ;C flag clear
    LDX #3
SFT_01:
    ROL BINDAT,X
    DEX
    BPL SFT_01     ;Shift end ?
    RTS             ;Yes
;*****
;
;       2*(BCD)+C -> (BCD)
;
;*****
;
ADD_BCD:
    LDX #BCDDAT+4
    ADC 0,X
    DEX
    ADC 0,X
    DEX
    ADC 0,X
    DEX
    ADC 0,X
    DEX
    ADC 0,X
    DEX
    ADC 0,X
    DEX
    ADC 0,X
    DEX
    RTS

```


4.6 コード変換 ( B C D B I N )

(1) 概要


4バイトBCDデータを、4バイトBINデータに変換します。

(2) 説明


ゼロページRAMアドレスBCDDAT、BCDDAT+1、BCDDAT+2、BCDDAT+3の4バイトのBCDデータを、4バイトのBINデータに変換して、BINDAT、BINDAT+1、BINDAT+2、BINDAT+3に入れます。




例) BCDデータが9999999の場合、BINデータは05F5E0FFHとなります。




(3) フローチャート









#### (4) プログラムリスト

```

;*****
;
;       BCD -> BIN
;
;*****
;
DT0B:
    LDY    #32
DT0B_01:
    CLC
    LDX    #BCDDAT      ;Point to BCDDAT
    JSR    SFT_DAT      ;Right shift BCD data
    LDX    #BINDAT      ;Point to BINDAT
    JSR    SFT_DAT      ;Right shift BIN data
    JSR    MOD_BCD      ;Get modified BCD data
    DEY
    BNE    DT0B_01      ;Shift end ?
    RTS          ;Yes !
;*****
;
;       Right shift data
;
;*****
;
SFT_DAT:
    LDA    #4
SFT_02:
    ROR    0,X
    INX
    DEC    A
    BNE    SFT_02
    RTS
;*****
;
;       Modify BCD data
;
;*****
;
MOD_BCD:
    LDX    #3
MOD_01:
    LDA    BCDDAT,X
    BBC    7,A,MOD_02
    SEC
    SBC    #30H
MOD_02:
    BBC    3,A,MOD_03
    SEC
    SBC    #3
MOD_03:
    STA    BCDDAT,X
    DEX
    BPL    MOD_01
    RTS

```

## 4.7 SGN関数

### (1) 概要


アキュムレータAのSGN関数です。

### (2) 説明

アキュムレータAの内容に対するSGN値を作成し、その値をアキュムレータAに入れます。アキュムレータAのビット7は符号ビットです。この時のSGN関数は下記のようになります。

- (A) > 0 のとき、SGN(A) = 1
- (A) = 0 のとき、SGN(A) = 0
- (A) < 0 のとき、SGN(A) = - 1

### (3) フローチャート



### (4) プログラムリスト

```

;*****
;
;      SGN(A)
;
;*****
;
SGNA:
    BBS    7,A,SGN_01
    CMP    #0
    BEW    SGN_02
    LDA    #1

SGN_02:
    RTS

SGN_01:
    LDA    #$FF
    RTS
  
```


4.8 B C D 1 2 桁浮動小数点四則演算

(1) 概要

B C D 1 2 桁の浮動小数点の四則演算を行ないます。

(2) 説明

データフォーマットを下記に示します。このフォーマットは、仮数部7バイト(1バイト符号ビット、6バイトデータ)と指数部1バイトで表現されています。仮数部符号は0で正、1で負を表わし、仮数部データは有効数字12桁(B C D)となっています。指数部は、数値として00H~0CHまでの値しかとることができず、0DH~FFHの値がセットされた場合は、演算結果が保証されません。



このフォーマットで表現された数の例を下記に示します。

1 2 3 4	0						1	2	3	4	0 0
1 . 2 3 4	0						1	2	3	4	0 3
- 1 5 0 0 0	1						1	5	0	0	0 0
-0.999999999999	1	9	9	9	9	9	9	9	9	9	0 C



・除算

は乗算と同じ  
J S R   D I V

・加算

は乗算と同じ  
J S R   A D S B

・減算

は乗算と同じ  
W 2 のビット 3 を 1 にする。  
J S R   A D S B

これらの処理を実行した後、ゼロページRAMアドレスF16のビット0のデータで演算結果がエラーかどうかチェックできます。(F16のビット0) = 1ならばエラーです。下記に各演算に対するエラーを示します。

演算名	エラー
加算	演算結果が999999999999を超えた場合
減算	演算結果が-999999999999を超えた場合
乗算	演算結果が±999999999999を超えた場合
除算	<ul style="list-style-type: none"> <li>• 0で除したとき</li> <li>• 演算結果が±999999999999を超えた場合</li> </ul>

## (3) プログラムリスト

```

;*****
;
;      12 digits BCD number addition,subtraction
;      ,multiplication,division
;
;*****
;
;
;      RAM ASSIGN
;
;      0  1  2  3  4  5  6  7
; W1: SIGN MSD<-----LSD  INDX
; W2: SIGN MSD<-----LSD  INDX
; W3: SIGN MSD<-----LSD  INDX
;
;
;*****
;
;      W1 <- W1/W2
;
;*****
;
DIVI:
      JSR  BFITL      ;W3<-W1 copy,W1<-0
      SBC  8,X        ;D=0,T=1,W1 INDX<-W1 INDX-W2 INDX
      AND  #0FH      ;W1 INDX MSD clear
      SEB  0,F16
      BCC  DIV1      ;W1 INDX<W2 INDX?
      CLB  0,F16      ;No
DIV1:  CLT           ;T<-0
      SED           ;Decimal mode
      JSR  SUB0      ;W1<-W1-W2
      BCS  DIV2      ;Borrow arise?
      TST  W1        ;Yes,then test W1
      BEQ  DIV3
      DEC  W1
DIV2:  CLD           ;Binary mode
      RRF  W3+6
      CLC
      LDA  W3+6
      ADC  #10H
      STA  W3+6      ;W3 LSD<-W3 LSD+1
      RRF  W3+6
      BCC  DIV1      ;W3 LSD>=15?
ERROR: SEB  0,F16      ;0 Division error
      CLD           ;Decimal mode clear
      RTS
;
DIV3:  JSR  ADD0      ;W1<-W1+W2,add back
      LDA  W3+7
      CMP  #12
      BCS  DIV6
      INC  W3+7
;
;      ;W1 MSD<--W1 LSD<--W3 MSD<--W3 LSD
;      ;4 bits left rotate
DIV4:  LDY  #4
DIV5:  LDX  #6
      CLC
DIV51: ROL  W3,X
      DEX
      BNE  DIV51
      LDX  #6
      LDA  #7
DIV52: ROL  W1,X
      DEX
      DEC  A
      BNE  DIV52
      DEY
      BNE  DIV5      ;Rotate end?
      INX
      SET           ;T flag set
      AND  #0FH
      BRA  DIV1

```

```

;
DIV6:  LDA  W3+1
      AND  #0F0H
      BNE  DIV10
      BBS  0,F16,DIV7
      LDA  W1+7
      CMP  #12
      BCS  DIV10
DIV7:  INC  W1+7
      BBC  4,W1+7,DIV41
      CLB  4,W1+7
      CLB  0,F16
DIV41:
      BRA  DIV4
ERROR1:
      BRA  ERROR
;
DIV10: BBS  0,F16,ERROR  ;Over flow error
      LDA  W1+7
      CMP  #13
      BCS  ERROR        ;Under flow error
DIV12: LDY  #7           ;W1<-W3 copy
      LDX  #W1
      SET  ;T<-1
DIV15: LDA  16,X
      INX
      DEY
      BNE  DIV15
;
      CLT                ;T<-0
      JSR  INDX          ;"0" condense
      CLD                ;Decimal mode clear
      CLC
      LDA  W1
      ADC  W2
      STA  W1            ;Get sign bit
      CLB  0,F16        ;Normal return
      RTS
;*****
;
;      W1 <- W1*W2
;
;*****
;
MULT:  JSR  BFITL        ;W3 <- W1 copy,W1 clear
      CLC                ;C flag clear
      ADC  8,X          ;W1_INDX <- W1_INDX+W2_INDX
      CLB  0,F16
      BBC  4,W1+7,MULT2 ;W1_INDX <- W_INDX+W2_INDX
      SEB  0,F16        ;Yes
      CLB  4,W1+7
MULT2:
      CLT                ;T flag clear
MULT7:
      LDA  W3+6
      AND  #$0F
      BNE  MULT3
      INC  W3+7          ;W1_MSD -> W1_LSD -> W3_MSD -> W3_LSD
MULT9:
      LDY  #4
MULT6:
      LDX  #0
      LDA  #7
      CLC
MULT4:
      ROR  W1,X
      INX
      DEC  A
      BNE  MULT4
      LDX  #1
      LDA  #6

```



```

MULT5:
    ROR    W3,X
    INX
    DEC    A
    BNE    MULT5
    DEY
    BNE    MULT6        ;4 bits right rotate end ?
    LDA    W3+7
    CMP    #12
    BCC    MULT7
    BBS    0,F16,MULT8
    LDX    #W1+1        ;W1 "0" test

MULT81:
    LDA    0,X
    BNE    MULT8
    INX
    CPX    #W1+7
    BNE    MULT81
    BRA    DIV12        ;Get result (to division routine)

MULT8:
    LDA    W1+7
    BNE    MULT10
    BBC    0,F16,ERROR1 ;Overflow error
    CLB    0,F16

MULT10:
    DEC    W1+7
    LDA    W1+7
    AND    #$0F
    STA    W1+7
    BRA    MULT9

MULT3:
    DEC    W3+6
    SED
    JSR    ADD0
    BCC    MULT31
    INC    W1

MULT31:
    BRA    MULT2
;*****
;
;    W1 <- W1-W2
;
;*****
;
SUB0:
    SEC
    LDA    #6
    LDX    #W1+6
    SET                    ;T flag set

SUB01:
    SBC    8,X
    DEX
    DEC    A
    BNE    SUB01
    CLT                    ;T flag clear
    RTS
;*****
;
;    W1 <- W1+W2
;
;*****
;
ADD0:
    CLC
    LDA    #6
    LDX    #W1+6
    SET                    ;T flag set

ADD01:
    ADC    8,X
    DEX
    DEC    A
    BNE    ADD01
    CLT                    ;T flag clear
    RTS

```

```

;*****
;
;   Following "0" condense,then modify INDX and data
;
;*****
;
INDX:
    TST    W1+7           ;Test W1 INDX
    BEQ    INDX1
    LDA    W1+6
    AND    #$0F
    BNE    INDX1         ;Valid data remain ?
    LDX    #W1           ;No
    JSR    SFR4         ;Condense to LSB direction
    DEC    W1+7         ;Modify INDX
    BRA    INDX         ;again

INDX1:
    RTS

;*****
;
;   W1 -> W3 ,and 0 -> W1
;
;*****
;
BFITL:
    CLT
    LDX    #W1
BFITL1:
    LDA    0,X
    STA    16,X
    LDA    #0
    STA    0,X
    INX
    CPX    #W1+7
    BNE    BFITL1
    LDM    #0,W3+7      ;W3_INDX initial
    CLD                ;Decimal mode clear
    SET                    ;T flag set
    RTS

;*****
;
;   WN 4 bits left shift
;
;*****
;
SFL4:
    LDA    #4
SFL41:
    ASL    6,X
    ROL    5,X
    ROL    4,X
    ROL    3,X
    ROL    2,X
    ROL    1,X
    DEC    A
    BNE    SFL41
    RTS

;*****
;
;   WN 4 bits right shift
;
;*****
;
SFR4:
    LDA    #4
SFR41:
    LSR    1,X
    ROR    2,X
    ROR    3,X
    ROR    4,X
    ROR    5,X
    ROR    6,X
    DEC    A
    BNE    SFR41
    RTS

```

```

;*****
;
;       Adjust INDX to W1 to W2
;
;*****
;
ADIX:
    LDA    W1+7
    CMP    W2+7
    BEQ    ADIX1
    BCC    ADIX23

ADIX22:
    LDX    #W2

ADIX2:
    LDA    1,X
    AND    #$F0
    BEQ    ADIX21
    CPX    #W1
    BEQ    ADIX51
    LDX    #W1

ADIX5:
    JSR    SFR4
    DEC    7,X
    BRA    ADIX

ADIX23:
    LDX    #W1
    BRA    ADIX2

ADIX51:
    LDX    #W2
    BRA    ADIX5

ADIX21:
    JSR    SFL4
    INC    7,X
    BRA    ADIX

ADIX1:
    RTS

;*****
;
;       Execute addition,subtraction
;
;*****
;
ADSB:
    SED                ;Decimal mode set
    CLT                ;T flag clear
    JSR    ADIX        ;Adjust INDX

ADSB1:
    BBS    3,W2,ADSB6
    BBS    0,W1,ADSB7
    BBS    0,W2,ADSB10

ADSB9:
    JSR    ADD0        ;W2 <- W1+W2
    BCC    ADD2        ;C arise ?
    SEB    0,F16       ;Yes
    JSR    SFR4        ;1 digit right shift
    DEC    W1+7        ;INDX -1
    BMI    ADD3        ;FF ?
    CLC                ;No
    LDA    W1+1
    ADC    #$10
    STA    W1+1

ADD2:
    CLB    0,F16
    JSR    INDX

ADD3:
    CLD                ;Decimal mode clear
    RTS

ADSB7:
    BBS    0,W2,ADSB9

ADSB10:
    JSR    SUB0        ;W1 <- W1-W2
    BCS    SUB2
    INX

```

```

SUB3:
    LDA    #$99
    SEC
    SBC    0,X
    STA    0,X           ;Get 99-X
    INX
    CPX    #W1+7
    BNE    SUB3
    DEX
    SET
    LDY    #6           ;C=1

SUB4:
    ADC    #0
    DEX
    DEY
    BNE    SUB4
    CLT           ;Get 100's complement
    COM    W1       ;Get sign bit in bit0

SUB2:
    CLB    0,F16
    JSR    INDX
    CLD           ;Decimal mode clear
    RTS

ADSB6:
    BBS    0,W1,ADSB11
    BBS    0,W2,ADSB9
    BRA    ADSB10

ADSB11:
    BBS    0,W2,ADSB10
    BRA    ADSB9
    
```


## 5. 代替命令

### 5.1 スワップアキュムレータ

(1) 概要

アキュムレータの上位4ビットと下位4ビットを置換します。

(2) フローチャート



### (3) プログラムリスト


```
;*****  
;  
;      Swap A register  
;  
;*****  
;  
SWAPA:  
    CLT          ;T flag clear  
    CLD          ;Decimal mode clear  
    LDY    #4  
SWAPA1:  
    ASL    A  
    ADC    #0  
    DEY  
    BNE    SWAPA1  
    RTS
```

5.2 カウンタビットアキュムレータ

(1) 概要

アキュムレータのビットデータの並びを逆にします。インデックスレジスタXで指定されるワークメモリを1バイト使用します。

(2) フローチャート



(3) プログラムリスト

```


;*****
;
; Counter bit A register
;
;*****
CTBA:
    LDY    #8
CTBA1:
    ROL   A
    ROR   0,X
    DEY
    BNE   CTBA1
    LDA   0,X
    RTS
  
```

## 5.3 メモリのセットビット

### (1) 概要

インデックスレジスタXで指定されるメモリのビット0を”1”にします。

### (2) フローチャート



注) M ( X ) はインデックスレジスタXが示す番地のメモリです。

### (3) プログラムリスト

```

;*****
;
;      Set bit 0 of M(X)
;
;*****
;
SEBM:
    SET          ;T flag set
    ORA    #1    ;Bit 0 set
    CLT          ;T flag clear
    RTS
  
```




5.4 メモリのクリアビット

(1) 概要

インデックスレジスタXで指定されるメモリのビット0を”0”にします。

(2) フローチャート



注) M ( X ) はインデックスレジスタXが示す番地のメモリです。

(3) プログラムリスト

```


;*****
;
;      Clear bit 0 of M(X)
;
;*****
;
CLBM:
    SET          ;T flag set
    AND    #$FE      ;Bit 0 clear
    CLT          ;T flag clear
    RTS
  
```

5.5 メモリのビット反転

(1) 概要

インデックスレジスタXで指定されるメモリのビット0を反転します。

(2) フローチャート



注) M ( X ) はインデックスレジスタXが示す番地のメモリです。

(3) プログラムリスト

```

;*****
;
;      Complement bit 0 of M(X)
;
;*****
;
CMBM:
    SET          ;T flag set
    EOR   #1     ;Bit 0 complement
    CLT          ;T flag clear
    RTS
  
```

## 6. プログラム利用上の注意

プログラム利用に際しては、以下の点に注意してください。また、740ファミリソフトウェアマニュアルを参考にしてください。

- (1) お客様のシステムにおいて十分な評価を行なってください。
- (2) 本プログラムは、X修飾演算モードフラグTおよび10進モードフラグDを、通常"0"として扱っています。X修飾演算モードフラグTあるいは10進モードフラグDを"1"にして本ルーチン呼び出さないようにしてください。
- (3) 10進モード時(D=1)にADC、SBC命令を実行した時は、プロセッサステータスレジスタのネガティブフラグN、オーバフローフラグV、ゼロフラグZは無効となります。また、キャリーフラグCは演算の結果、桁上がりが発生すると"1"にセット、桁借りが発生すると"0"にクリアされます。
- (4) 10進モード時(D=1)、SEC命令、CLC命令、又はCLD命令は、ADC命令又はSBC命令よりも一命令後に行なってください。

## 7. 参考ドキュメント

ソフトウェアマニュアル

740ファミリ ソフトウェアマニュアル

最新版をルネサス テクノロジ ホームページから入手してください。

## 8. ホームページとサポート窓口

ルネサス テクノロジ ホームページ

<http://www.renesas.com/jpn/products/mpumcu/index.html>

ルネサス製品全般に関するお問合せ先

カスタマ・サポート・センター : [csc@renesas.com](mailto:csc@renesas.com)

アプリケーションノートに関する技術的なお問合せ先

740ファミリ MCU 技術サポート窓口 : [support\\_apl@renesas.com](mailto:support_apl@renesas.com)

改訂記録

Rev.	発行日	改訂内容	
		ページ	ポイント
1.00	2000.11.07	—	応用技術資料として発行
1.01	2005.03.18	—	アプリケーションノートに様式変更して発行

安全設計に関するお願い

1. 弊社は品質、信頼性の向上に努めておりますが、半導体製品は故障が発生したり、誤動作する場合があります。弊社の半導体製品の故障又は誤動作によって結果として、人身事故、火災事故、社会的損害などを生じさせないような安全性を考慮した冗長設計、延焼対策設計、誤動作防止設計などの安全設計に十分ご留意ください。

本資料ご利用に際しての留意事項

1. 本資料は、お客様が用途に応じた適切なルネサス テクノロジ製品をご購入いただくための参考資料であり、本資料中に記載の技術情報についてルネサス テクノロジが所有する知的財産権その他の権利の実施、使用を許諾するものではありません。
2. 本資料に記載の製品データ、図、表、プログラム、アルゴリズムその他応用回路例の使用に起因する損害、第三者所有の権利に対する侵害に関し、ルネサス テクノロジは責任を負いません。
3. 本資料に記載の製品データ、図、表、プログラム、アルゴリズムその他全ての情報は本資料発行時点のものであり、ルネサス テクノロジは、予告なしに、本資料に記載した製品または仕様を変更することがあります。ルネサス テクノロジ半導体製品のご購入に当たりますは、事前にルネサス テクノロジ、ルネサス販売または特約店へ最新の情報をご確認頂きますとともに、ルネサス テクノロジホームページ(<http://www.renesas.com>)などを通じて公開される情報に常にご注意ください。
4. 本資料に記載した情報は、正確を期すため、慎重に制作したものです。万一本資料の記述誤りに起因する損害がお客様に生じた場合には、ルネサス テクノロジはその責任を負いません。
5. 本資料に記載の製品データ、図、表に示す技術的な内容、プログラム及びアルゴリズムを流用する場合は、技術内容、プログラム、アルゴリズム単位で評価するだけでなく、システム全体で十分に評価し、お客様の責任において適用可否を判断してください。ルネサス テクノロジは、適用可否に対する責任を負いません。
6. 本資料に記載された製品は、人命にかかわるような状況の下で使用される機器あるいはシステムに用いられることを目的として設計、製造されたものではありません。本資料に記載の製品を運輸、移動体用、医療用、航空宇宙用、原子力制御用、海底中継用機器あるいはシステムなど、特殊用途へのご利用をご検討の際には、ルネサス テクノロジ、ルネサス販売または特約店へご照会ください。
7. 本資料の転載、複製については、文書によるルネサス テクノロジの事前の承諾が必要です。
8. 本資料に関し詳細についてのお問い合わせ、その他お気付きの点がございましたらルネサス テクノロジ、ルネサス販売または特約店までご照会ください。