カタログ等資料中の旧社名の扱いについて

2010年4月1日を以ってNECエレクトロニクス株式会社及び株式会社ルネサステクノロジが合併し、両社の全ての事業が当社に承継されております。従いまして、本資料中には旧社名での表記が残っておりますが、当社の資料として有効ですので、ご理解の程宜しくお願い申し上げます。

ルネサスエレクトロニクス ホームページ (http://www.renesas.com)

2010 年 4 月 1 日 ルネサスエレクトロニクス株式会社

【発行】ルネサスエレクトロニクス株式会社(http://www.renesas.com)

【問い合わせ先】http://japan.renesas.com/inquiry



ご注意書き

- 1. 本資料に記載されている内容は本資料発行時点のものであり、予告なく変更することがあります。当社製品のご購入およびご使用にあたりましては、事前に当社営業窓口で最新の情報をご確認いただきますとともに、当社ホームページなどを通じて公開される情報に常にご注意ください。
- 2. 本資料に記載された当社製品および技術情報の使用に関連し発生した第三者の特許権、著作権その他の知的 財産権の侵害等に関し、当社は、一切その責任を負いません。当社は、本資料に基づき当社または第三者の 特許権、著作権その他の知的財産権を何ら許諾するものではありません。
- 3. 当社製品を改造、改変、複製等しないでください。
- 4. 本資料に記載された回路、ソフトウェアおよびこれらに関連する情報は、半導体製品の動作例、応用例を説明するものです。お客様の機器の設計において、回路、ソフトウェアおよびこれらに関連する情報を使用する場合には、お客様の責任において行ってください。これらの使用に起因しお客様または第三者に生じた損害に関し、当社は、一切その責任を負いません。
- 5. 輸出に際しては、「外国為替及び外国貿易法」その他輸出関連法令を遵守し、かかる法令の定めるところにより必要な手続を行ってください。本資料に記載されている当社製品および技術を大量破壊兵器の開発等の目的、軍事利用の目的その他軍事用途の目的で使用しないでください。また、当社製品および技術を国内外の法令および規則により製造・使用・販売を禁止されている機器に使用することができません。
- 6. 本資料に記載されている情報は、正確を期すため慎重に作成したものですが、誤りがないことを保証するものではありません。万一、本資料に記載されている情報の誤りに起因する損害がお客様に生じた場合においても、当社は、一切その責任を負いません。
- 7. 当社は、当社製品の品質水準を「標準水準」、「高品質水準」および「特定水準」に分類しております。また、各品質水準は、以下に示す用途に製品が使われることを意図しておりますので、当社製品の品質水準をご確認ください。お客様は、当社の文書による事前の承諾を得ることなく、「特定水準」に分類された用途に当社製品を使用することができません。また、お客様は、当社の文書による事前の承諾を得ることなく、意図されていない用途に当社製品を使用することができません。当社の文書による事前の承諾を得ることなく、「特定水準」に分類された用途または意図されていない用途に当社製品を使用したことによりお客様または第三者に生じた損害等に関し、当社は、一切その責任を負いません。なお、当社製品のデータ・シート、データ・ブック等の資料で特に品質水準の表示がない場合は、標準水準製品であることを表します。

標準水準: コンピュータ、OA 機器、通信機器、計測機器、AV 機器、家電、工作機械、パーソナル機器、産業用ロボット

高品質水準: 輸送機器(自動車、電車、船舶等)、交通用信号機器、防災・防犯装置、各種安全装置、生命 維持を目的として設計されていない医療機器(厚生労働省定義の管理医療機器に相当)

特定水準: 航空機器、航空宇宙機器、海底中継機器、原子力制御システム、生命維持のための医療機器(生命維持装置、人体に埋め込み使用するもの、治療行為(患部切り出し等)を行うもの、その他直接人命に影響を与えるもの)(厚生労働省定義の高度管理医療機器に相当)またはシステム

- 8. 本資料に記載された当社製品のご使用につき、特に、最大定格、動作電源電圧範囲、放熱特性、実装条件その他諸条件につきましては、当社保証範囲内でご使用ください。当社保証範囲を超えて当社製品をご使用された場合の故障および事故につきましては、当社は、一切その責任を負いません。
- 9. 当社は、当社製品の品質および信頼性の向上に努めておりますが、半導体製品はある確率で故障が発生したり、使用条件によっては誤動作したりする場合があります。また、当社製品は耐放射線設計については行っておりません。当社製品の故障または誤動作が生じた場合も、人身事故、火災事故、社会的損害などを生じさせないようお客様の責任において冗長設計、延焼対策設計、誤動作防止設計等の安全設計およびエージング処理等、機器またはシステムとしての出荷保証をお願いいたします。特に、マイコンソフトウェアは、単独での検証は困難なため、お客様が製造された最終の機器・システムとしての安全検証をお願いいたします。
- 10. 当社製品の環境適合性等、詳細につきましては製品個別に必ず当社営業窓口までお問合せください。ご使用に際しては、特定の物質の含有・使用を規制する RoHS 指令等、適用される環境関連法令を十分調査のうえ、かかる法令に適合するようご使用ください。お客様がかかる法令を遵守しないことにより生じた損害に関して、当社は、一切その責任を負いません。
- 11. 本資料の全部または一部を当社の文書による事前の承諾を得ることなく転載または複製することを固くお断りいたします。
- 12. 本資料に関する詳細についてのお問い合わせその他お気付きの点等がございましたら当社営業窓口までご 照会ください。
- 注1. 本資料において使用されている「当社」とは、ルネサスエレクトロニクス株式会社およびルネサスエレクトロニクス株式会社がその総株主の議決権の過半数を直接または間接に保有する会社をいいます。
- 注 2. 本資料において使用されている「当社製品」とは、注 1 において定義された当社の開発、製造製品をいいます。



M16C/62P、M16C/64A グループ

M16C/62P と M16C/64A との相違点

1. 要約

この資料は、M16C/62P 100 ピン版と M16C/64A 100 ピン版との機能の相違点を確認する際の参考資料です。 各機能の詳細については、ハードウェアマニュアルを参照してください。

2. はじめに

この資料で説明する応用例は、次のマイコンに適用されます。

・マイコン: M16C/62P 100ピン版 M16C/64A 100ピン版



3. 概要比較

3.1 機能の概要比較

表 3.1.1~表 3.1.2に機能の相違点を示します。

表 3.1.1 機能の相違点(1)(注 1)

	文化 11 之 11 項目	M16C/62P	M16C/64A
最小命令実行時間		41.7ns(f(BCLK)=24MHz、VCC1=3.0~5.5V) 100ns(f(BCLK)=10MHz、VCC1=2.7~5.5V)	40ns(f(BCLK)=25MHz、VCC1=2.7~5.5V)
クロック発	生回路	PLL、XIN、XCIN、オンチップオシレータ(約 1MHz)	PLL、XIN、XCIN、オンチップオシレータ(125kHz)
消費電流		14mA(VCC1=VCC2=5V、f(BCLK)=24MHz) 8mA(VCC1=VCC2=3V、f(BCLK)=10MHz) 1.8uA(VCC1=VCC2=3V、f(XCIN)=32kHz、ウェイト モード)	TBD(25MHz/VCC1=VCC2=3V) TBD(VCC1=VCC2=3V、ストップモード)
-	スローリード モード	なし	あり
ロール	低消費電流 リードモード	なし	あり
リセット解除後の CPU クロック		メインクロックの8分周	125kHz オンチップオシレータクロックの 8 分周
NMI 端子		入力ポート	PM2 レジスタのPM24 ビット= "0" (NMI禁止時): 入出カポート(Nch オープンドレイン出力) PM2 レジスタのPM24 ビット= "1" (NMI許可時): 入カポート
外部バス	拡張領域	04000h~07FFFh (PM13=0 の場合) 08000h~0FFFFh(PM10=0 の場合) 10000h~26FFFh 28000h~7FFFFh 80000h~CFFFFh (PM13=0 の場合) D0000h~FFFFFh(マイクロプロセッサモードの場合)	04000h~07FFFh (PM13=0 の場合) 08000h~0CFFFh(PM10=0 の場合) 0D800h~0DFFFh 0E000h~0FFFFh(PM10=0 の場合) 10000h~13FFFh(PRG2C0=1 の場合) 14000h~26FFFh 28000h~7FFFFh 80000h~FFFFFh (PM13=0 の場合) D0000h~FFFFFh(マイクロプロセッサモードの場合)
割り込み		外部割込み:8	外部割込み:13
ウォッチ ドッグ	リセット スタート機能	なし	起動または停止を選択可能
タイマ	カウント ソース	CPU クロック、オンチップオシレータ(約 1MHz)	CPU クロック、オンチップオシレータ(125kHz)
DMA	DMAC	2 チャネル 起動要因: 25	4 チャネル 起動要因: 43

PM10、PM13: PM1 レジスタのビット PRG2C0 : PRG2C レジスタのビット

注 1. 詳細と電気的特性についてはハードウェアマニュアルを参照してください。



表 3.1.2 機能の相違点(2)(注 1)

	項目	M16C/62P	M16C/64A	
タイマ	タイマ A、タイマ B カウントソース	f1、f2、f8、f32、fC32 から選択	f1TIMAB、f2TIMAB、f8TIMAB、f32TIMAB、f64TIMAB、fOCO-S、fC32 から選択	
	リアルタイムクロック	なし	秋、分、時、曜日カウント	
	PWM 機能	なし	8ビット×2	
	リモコン信号受信機能	なし	2回路	
シリアル インタ	UART	クロック同期/非同期兼用×3 チャネル	クロック同期/非同期兼用×6 チャネル	
フェース	CEC 機能	なし	あり	
	マルチマスタl ² C-bus インタフェース	なし	1 チャネル	
A/D コンバータ	分解能	8ビット/10 ビット選択	10 ビットのみ	
13/1 /	サンプル& ホールド機能	あり/なし選択	ありのみ	
CRC 演算回路	生成多項式	CRC-CCITT(X ¹⁶ +X ¹² +X ⁵ +1)	CRC-CCITT(X ¹⁶ +X ¹² +X ⁵ +1)または CRC-16(X ¹⁶ +X ¹⁵ +X ² +1)から選択	
	SFR アクセス監視機能	なし	あり	
フラッシュ メモリ	FFFFFH 番地 機能設定	・ROM コードプロテクト選択機能	オプション選択 ・ リセット後、ウォッチドッグタイマ自動起動 選択 ・ リセット後、カウントソース保護モード選択 ・ ROM コードプロテクト選択	
	メモリマップ	ユーザ ROM ・プログラム ROM 080000H~0FFFFH データフラッシュ ・ブロック A 00F000H~00FFFFH	ユーザ ROM ・プログラム ROM1 080000H~0FFFFH ・プログラム ROM2 010000H~013FFFH データフラッシュ ・ブロック A 00E000H~00EFFFH ・ブロック B 00F000H~00FFFFH	
	ユーザ ROM (512K バイト時)	64K バイト×7 32K バイト×1 8K バイト×3 4K バイト×2	64K バイト×8 16K バイト×1(プログラム ROM2)	
	データフラッシュ	4K バイト×1(ブロック A)	4K バイト×2(ブロック A、ブロック B)	
	プログラム方式	ワード単位	2 ワード単位	
	イレーズ方式	一括消去、ブロック消去	ブロック消去	
	ユーザブートモード	なし	あり	

注 1. 詳細と電気的特性についてはハードウェアマニュアルを参照してください。



3.2 端子機能比較

表 3.2.1に端子機能の相違点を示します。

表 3.2.1 端子機能の相違点

M16C/62P	M16C/64A	M16C/62P からの変更点
P9_4/TB4IN/DA1	P9_4/TB4IN/DA1/PWM1	【追加】PWM1
P9_3/TB3IN/DA0	P9_3/TB3IN/DA0/PWM0	【追加】PWMO
P9_2/TB2IN/SOUT3	P9_2/TB2IN/SOUT3/PMC0	【追加】PMC0
P9_1/TB1IN/SIN3	P9_1/TB1IN/SIN3/PMC1	【追加】PMC1
P8_5/NMI	P8_5/NMI/SD/CEC	【追加】SD/CEC
P8_1/TA4IN/U	P8_1/TA4IN/Ū/CTS5/RTS5	【追加】CTS5/RTS5
P8_0/TA4OUT/U	P8_0/TA4OUT/U/RXD5/SCL5	【追加】RXD5/SCL5
P7_7/TA3IN	P7_7/TA3IN/CLK5	【追加】CLK5
P7_6/TA3OUT	P7_6/TA3OUT/TXD5/SDA5	【追加】TXD5/SDA5
P7_1/TA0IN/TB5IN/RXD2/SCL2	P7_1/TA0IN/TB5IN/RXD2/SCL2/SCLMM	【追加】SCLMM
P7_0/TA0OUT/TXD2/SDA2	P7_0/TA0OUT/TXD2/SDA2/SDAMM	【追加】SDAMM
P6_0/CTS0/RTS0	P6_0/CTS0/RTS0/RTCOUT	【追加】RTCOUT
P4_7/CS3	P4_7/CS3/PWM1/TXD7/SDA7	【追加】PWM1/TXD7/SDA7
P4_6/CS2	P4_6/CS2/PWM0/RXD7/SCL7	【追加】PWM0/RXD7/SCL7
P4_5/CS1	P4_5/ CS1 /CLK7	【追加】CLK7
P4_4/CS0	P4_4/CS0/CTS7/RTS7	【追加】CTS7/RTS7
P2_5/AN2_5/A5(/D5/D4)	P2_5/ INT7 /AN2_5/A5,[A5/D5],[A5/D4]	【追加】INT7
P2_4/AN2_4/A4(/D4/D3)	P2_4/ INT6 /AN2_4/A4,[A4/D4],[A4/D3]	【追加】INT6
P1_7/INT5/D15	P1_7/INT5/D15/IDU	【追加】IDU
P1_6/INT4/D14	P1_6/INT4/D14/IDW	【追加】IDW
P1_5/INT3/D13	P1_5/ INT3 /D13/IDV	【追加】IDV
P1_3/D11	P1_3/D11/TXD6/SDA6	【追加】TXD6/SDA6
P1_2/D10	P1_2/D10/RXD6/SCL6	【追加】RXD6/SCL6
P1_1/D9	P1_1/D9/CLK6	【追加】CLK6
P1_0/D8	P1_0/D8/CTS6/RTS6	【追加】CTS6/RTS6



4. 詳細比較

4.1 プロテクトの相違点

表 4.1.1にプロテクト関連SFRの相違点を示します。

表 4.1.1 プロテクト関連 SFR の相違点

シンボル	アト	・レス	bit	変更箇所						
シンバル	M16C/62P	M16C/64A	DIL	M16C/62P	M16C/64A					
PRCR	000Ah	000Ah	3	プロテクトビット 3 VCR2,D4INT レジスタへの書き込み許可	プロテクトビット 3 VCR2,VWCE,VD1LS,VW0C,VW1C,VW2C レジスタへの書き込み許可					
			6	_	プロテクトビット 6 PRG2C レジスタへの書き込み許可					

4.2 リセットの相違点

表 4.2.1にリセットの相違点、表 4.2.2にリセット関連SFRの相違点を示します。

表 4.2.1 リセットの相違点

項目	M16C/62P	M16C/64A
リセットの種類	ハードウェアリセット 電圧低下検出リセット 発振停止検出リセット ウォッチドッグタイマリセット ソフトウェアリセット	ハードウェアリセット 電圧監視 0 リセット 電圧監視 1 リセット 電圧監視 2 リセット パワーオンリセット 発振停止検出リセット ウォッチドッグタイマリセット ソフトウェアリセット
コールドスタート、 ウォームスタート判定方法	WDC レジスタの WDC5 ビット	RSTFR レジスタの CWR ビット (電圧監視 0 リセットに連動)

表 4.2.2 リセット関連 SFR の相違点

シンボル	アドレス		bit	変更箇所	
	M16C/62P	M16C/64A	DIL	M16C/62P	M16C/64A
RSTFR	_	0018h	1	_	M16C/64A のみ



4.3 電圧検出回路の相違点

表 4.3.1に電圧検出回路の相違点を、表 4.3.2に電圧検出回路関連SFRの相違点を示します。

表 4.3.1 電圧検出回路の相違点

項目	M16C/62P	M16C/64A
電圧検出割り込み監視レベル	· Vdet4	・Vdet1(電圧検出 1 回路) ・Vdet2(電圧検出 2 回路)
電圧検出リセット監視レベル	· Vdet3	・Vdet0(電圧検出 0 回路) ・Vdet1(電圧検出 1 回路) ・Vdet2(電圧検出 2 回路)

検出電圧はハードウェアマニュアルの電気的特性を参照してください。

表 4.3.2 電圧検出回路関連 SFR の相違点

シンボル	アドレス			変更箇所	
	M16C/62P	M16C/64A	bit	M16C/62P	M16C/64A
VCR2	001Ah	001Ah	5	予約ビット	電圧検出 0 許可ビット 0:電圧検出 0 回路無効 1:電圧検出 0 回路有効
			6	リセット領域監視ビット 0:リセット領域検出回路無効 1:リセット領域検出回路有効	電圧検出1許可ビット 0:電圧検出1回路無効 1:電圧検出1回路有効
			7	電圧低下監視ビット 0:電圧低下検出回路無効 1:電圧低下検出回路有効	電圧検出2許可ビット 0:電圧検出2回路無効 1:電圧検出2回路有効
D4INT	001Fh	_	_	M16C/62P のみ	_
VWCE	_	0026h	_	_	M16C/64A のみ
VD1LS	_	0028h	_	_	M16C/64A のみ
VW0C	_	002Ah	_	_	M16C/64A のみ
VW1C	_	002Bh	_	_	M16C/64A のみ
VW2C	_	002Ch	_	_	M16C/64A のみ



4.4 クロックの相違点

表 4.4.1にクロックの相違点を、表 4.4.2 にクロック関連SFRの相違点を示します。

表 4.4.1 クロックの相違点

項目	M16C/62P	M16C/64A
クロック出力機能	fC,f8,f32 から選択	fC,f8,f32,f1 から選択
リセット解除後の CPU クロック	メインクロック (CM2 レジスタの CM21 ビットの初期値:"0")	125kHz オンチップオシレータクロック (CM2 レジスタの CM21 ビットの初期値:"1")
周辺機能クロック fC 供給	常に供給	PM2 レジスタの PM25 ビットで 供給する/しない選択可
オンチップオシレータ周波数	約 1MHz	約 125kHz
PLL クロック周波数の計算方法	f(XIN)×n	$f(XIN) \div m \times n$

n: PLC0 レジスタの PLC02~PLC00 ビットで設定した逓倍率m: PLC0 レジスタの PLC05~PLC04 ビットで設定した分周比

表 4.4.2 クロック関連 SFR の相違点

シンボル	アド	アドレス		変更箇所			
シンホル	M16C/62P	M16C/64A	bit	M16C/62P	M16C/64A		
CM1	0007h	0007h	3	予約ビット	XIN-XOUT 帰還抵抗選択ビット 0:内蔵帰還抵抗接続 1:内蔵帰還抵抗未接続		
			4		125kHz オンチップオシレータ発振停止ビット 0:発振 1:停止		
PCLKR	025Eh	0012h	_	アドレス変更			
			5	予約ビット	クロック出力機能拡張ビット (シングルチップ時有効) 0: CM0 レジスタ CM01~CM00 ビットで選択 1: f1 を出力		
PLC0	001Ch	001Ch	4	予約ビット "1" にしてください	基準周波数カウンタ設定ビット 00:分周なし		
			5	予約ビット	01:2 分周 10:4 分周 11:設定しないでください		
PM2	001Eh	001Eh	0	PLL 動作時の SFR アクセスのウェイト指定 0:2 ウェイト 1:1 ウェイト	予約ビット "1" にしてください		
			2	WDT カウントソース保護ビット 0: ウォッチドッグタイマのカウント ソースは CPU クロック 1: ウォッチドッグタイマのカウント ソースはオンチップオシレータクロック			
			4	予約ビット	NMI割り込み許可ビット 0: NMI割り込み禁止 1: NMI割り込み許可		
			5		周辺機能クロック fC 供給許可ビット 0:供給禁止 1:供給許可		



4.5 パワーコントロールの相違点

表 4.5.1にパワーコントロールの相違点を、表 4.5.2にパワーコントロール関連SFRの相違点を示します。

表 4.5.1 パワーコントロールの相違点

項目	M16C/62P	M16C/64A
スローリードモード	なし	あり
低消費リードモード	なし	あり

表 4.5.2 パワーコントロール関連 SFR の相違点

シンボル	アドレス		- bit	変更箇所	
	M16C/62P	M16C/64A	DIL	M16C/62P	M16C/64A
FMR2	_	0222h	_	1	M16C/64A のみ

4.6 プロセッサモードの相違点

表 4.6.1にプロセッサモード関連SFRの相違点を示します。

表 4.6.1 プロセッサモード関連 SFR の相違点

	X 1.0.1 J T C J J C T K J H Z M				
シンボル	アドレス		レス bit		更箇所
22/1/2	M16C/62P	M16C/64A	Dit	M16C/62P	M16C/64A
PM1	0005h	0005h	0	CS2領域切り替えビット 0:08000h~26FFFh(ブロック A 無効) 1:10000h~26FFFh(ブロック A 有効)	CS2領域切り替えビット 0:0E000h~0FFFFhはCS2領域 1:0E000h~0FFFFhはデータフラッシュ
PRG2C	_	0010h	_		M16C/64A のみ



4.7 プログラマブル入出カポートの相違点

表 4.7.1にプログラマブル入出力ポートの相違点を、表 4.7.2 にプログラマブル入出力ポート関連SFRの相違点を示します。

表 4.7.1 プログラマブル入出カポートの相違点

項目	M16C/62P	M16C/64A
NMI/SDデジタルフィルタ	なし	NMIDF レジスタでデジタルフィルタのあり/なし選択可

表 4.7.2 プログラマブル入出力ポート関連 SFR の相違点

2.3. 42 11	ア	ドレス	h:t	変更箇所		
シンボル	M16C/62P	M16C/64A	- bit	M16C/62P	M16C/64A	
PD8	03F2h	03F2h	5	何も配置されていない。	ポート P8_5 方向ビット 0: 入力モード (入力ポートとして機能) 1: 出力モード (出力ポートとして機能)	
PUR0	03FCh	0360h	_	アドレス変更		
PUR1	03FDh	0361h	_	アドレス変更		
PUR2	03FEh	0362h	_	アドレス変更		
PCR	03FFh	0366h	_	アドレス変更		
			3	何も配置されていない	予約ビット	
			4	何も配置されていない	CEC 出力許可ビット	
			5	何も配置されていない	INT6入力許可ビット	
			6	何も配置されていない	INT7入力許可ビット	
			7	何も配置されていない	キー入力許可ビット	
NMIDF	_	0369h	<u> </u>	_	M16C/64A のみ	



4.8 割り込みの相違点

表 4.8.1に割り込みの相違点を、表 4.8.2~表 4.8.3に割り込みベクタの相違点を、表 4.8.4に割り込み関連SFR の相違点を示します。

表 4.8.1 割り込みの相違点

項目	M16C/62P	M16C/64A
NMI許可機能	許可のみ	PM2 レジスタの PM24 ビットで許可/禁止選択可

表 4.8.2 割り込みベクタの相違点(1)

ソフトウェア 割り込み番号	ベクタ番地	M16C/62P	M16C/64A
0	+0~+3(0000h~0003h)	BRK 命令	BRK 命令
1	+4~+7(0004h~0007h)	— (予約)	INT 命令割り込み
2	+8~+11(0008h~000Bh)		ĪNT7
3	+12~+15(000Ch~000Fh)		ĪNT6
4	+16~+19(0010h~0013h)	ĪNT3	ĪNT3
5	+20~+23(0014h~0017h)	タイマ B5	タイマ B5
6	+24~+27(0018h~001Bh)	タイマ B4、UART1 スタート/ストップ コンディション検出、バス衝突検出	タイマ B4、UART1 スタート/ストップ コンディション検出、バス衝突検出
7	+28~+31(001Ch~001Fh)	タイマ B3、UART0 スタート/ストップ コンディション検出、バス衝突検出	タイマ B3、UARTO スタート/ストップ コンディション検出、バス衝突検出
8	+32~+35(0020h~0023h)	SI/O4、INT5	SI/O4、INT5
9	+36~+39(0024h~0027h)	SI/O3、ĪNT4	SI/O3、INT4
10	+40~+43(0028h~002Bh)	UART2 スタート/ストップコンディション 検出、バス衝突検出	UART2 スタート/ストップコンディション 検出、バス衝突検出
11	+44~+47(002Ch~002Fh)	DMA0	DMA0
12	+48~+51(0030h~0033h)	DMA1	DMA1
13	+52~+55(0034h~0037h)	キー入力割り込み	キー入力割り込み
14	+56~+59(0038h~003Bh)	A/D コンバータ	A/D コンバータ
15	+60~+63(003Ch~003Fh)	UART2 送信、NACK2	UART2 送信、NACK2
16	+64~+67(0040h~0043h)	UART2 受信、ACK2	UART2 受信、ACK2
17	+68~+71(0044h~0047h)	UART0 送信、NACK0	UART0 送信、NACK0
18	+72~+75(0048h~004Bh)	UART0 受信、ACK0	UART0 受信、ACK0
19	+76~+79(004Ch~004Fh)	UART1 送信、NACK1	UART1 送信、NACK1
20	+80~+83(0050h~0053h)	UART1 受信、ACK1	UART1 受信、ACK1
21	+84~+87(0054h~0057h)	タイマ AO	タイマ A0
22	+88~+91(0058h~005Bh)	タイマ A1	タイマ A1
23	+92~+95(005Ch~005Fh)	タイマ A2	タイマ A2
24	+96~+99(0060h~0063h)	タイマ A3	タイマ A3
25	+100~+103(0064h~0067h)	タイマ A4	タイマ A4
26	+104~+107(0068h~006Bh)	タイマ B0	タイマ B0
27	+108~+111(006Ch~006Fh)	タイマ B1	タイマ B1
28	+112~+115(0070h~0073h)	タイマ B2	タイマ B2



表 4.8.3 割り込みベクタの相違点(2)

	込みヘクタの相違点(2)		
ソフトウェア 割り込み番号	ベクタ番地	M16C/62P	M16C/64A
29	+116~+119(0074h~0077h)	ĪNT0	ĪNT0
30	+120~+123(0078h~007Bh)	ĪNT1	ĪNT1
31	+124~+127(007Ch~007Fh)	ĪNT2	ĪNT2
32 ~	+128~+131(0080h~0083h)	INT 命令割り込み	INT 命令割り込み
40	+160~+163(00A0h~00A3h)		
41	+164~+167(00A4h~00A7h)		DMA2
42	+168~+171(00A8h~00ABh)		DMA3
43	+172~+175(00ACh~00AFh)		UART5 スタート/ストップコンディション検出、 バス衝突検出、CEC1
44	+176~+179(00B0h~00B3h)		UART5 送信、NACK5、CEC2
45	+180~+183(00B4h~00B7h)		UART5 受信、ACK5
46	+184~+187(00B8h~00BBh)		UART6 スタート/ストップコンディション検出、 バス衝突検出、リアルタイムクロック周期
47	+188~+191(00BCh~00BFh)		UART6 送信、NACK6、 リアルタイムクロックコンペアー致
48	+192~+195(00C0h~00C3h)		UART6 受信、ACK6
49	+196~+199(00C4h~00C7h)		UART7 スタート/ストップコンディション検出、 バス衝突検出、リモコン信号受信機能 0
50	+200~+203(00C8h~00CBh)		UART7 送信、NACK7、リモコン信号受信機能 1
51	+204~+207(00CCh~00CFh)		UART7 受信、ACK7
52 ~	+208~+211 (00D0h~00D3h) ~		INT 命令割り込み
58	+232~+235(00E8h~00EBh)		
59	+236~+239(00ECh~00EFh)		I ² C-busインタフェース割り込み
60	+240~+243(00F0h~00F3h)		SCL/SDA 割り込み
61 ~	+244~+247(00F4h~00F7h)		INT 命令割り込み
6 3	+252~+255(00FCh~00FFh)		



表 4.8.4 割り込み関連 SFR の相違点

シンボル	アド	レス	bit	変更箇所		
シン ルル	M16C/62P	M16C/64A	DIL	M16C/62P	M16C/64A	
IFSR3A	_	0205h	_	_	M16C/64A のみ	
IFSR2A	035Eh	0206h	_	アドレス変更		
			2	何も配置されていない	割り込み要因切り替えビット 0:未使用 1:I ² C-busインタフェース	
			3	何も配置されていない	割り込み要因切り替えビット 0:未使用 1:SCL/SDA	
			4	何も配置されていない	割り込み要因切り替えビット 0: UART7 スタート/ストップ コンディション検出、バス衝突検出 1: リモコン信号受信機能 0	
			5	何も配置されていない	割り込み要因切り替えビット 0: UART7 送信、NACK 1: リモコン信号受信機能 1	
			6	割り込み要因切り替えビット 0:タイマ B3 1:UART0 バス衝突検出	割り込み要因切り替えビット 0: タイマ B3 1: UARTO スタート/ストップ コンディション検出、バス衝突検出	
			7	割り込み要因切り替えビット 0:タイマ B4 1:UART1バス衝突検出	割り込み要因切り替えビット 0: タイマ B4 1: UART1 スタート/ストップ コンディション検出、バス衝突検出	
IFSR	035Fh	0207h	_	アドレス変更		
AIER	0009h	020Eh	_	アドレス変更		
AIER2	01BBh	020Fh	_	アドレス変更		
RMAD0	0010h~0012h	0210h~0212h	_	アドレス変更		
RMAD1	0014h~0016h	0214h~0216h	_	アドレス変更		
RMAD2	01B8h~01BAh	0218h~021Ah	_	アドレス変更		
RMAD3	01BCh~01BEh	021Ch~021Eh	_	アドレス変更		



4.9 ウォッチドッグタイマの相違点

表 4.9.1にウォッチドッグタイマの相違点を、表 4.9.2にウォッチドッグタイマ関連SFRの相違点を示します。

表 4.9.1 ウォッチドッグタイマの相違点

24 11411	THAT THE PARTY OF	
項目	M16C/62P	M16C/64A
カウントソース保護モード有効設定	PM2 レジスタの PM22 ビットを"1"にする	CSPR レジスタ CSPRO ビットを"1"にする(注 1)
カウントソース保護モード時の周期	約 32.8ms(32768/約 1MHz)	約 32.8ms(4096/約 125kHz)
ウォッチドッグタイマの初期化	WDTS レジスタに対する書き込み命令を実行することで初期化およびカウントを開始する	WDTR レジスタに "00h" を書いて続いて "FFh" を書く
カウント開始条件		・ OFS1 の WDTON ビットを "0" にしてリセット解除すると、自動的にカウントを開始する・ WDTS レジスタに対する書き込み命令を実行することでカウントを開始する

注1. OFS1 の CSPROINI ビットが "0" の時、リセット解除後の値は "1" になります。

表 4.9.2 ウォッチドッグタイマ関連 SFR の相違点

シンボル	アドレス		bit	変更箇所		
シンホル	M16C/62P	M16C/64A	DIL	M16C/62P	M16C/64A	
WDTS	000Eh	037Eh	_	アドレス変更		
WDC	000Fh	037Fh	_	アドレス変更		
			5	コールドスタート/ウォームスタート 判定フラグ 0:コールドスタート 1:ウォームスタート	何も配置されていない。	
VW2C	_	002Ch	_	_	M16C/64A のみ	
CSPR		037Ch	_	_	M16C/64A のみ	
WDTR	_	037Dh	_	_	M16C/64A のみ	

4.10 DMAC の相違点

表 4.10.1にDMACの相違点を、表 4.10.2にDMA要求要因の相違点を、表 4.10.3にDMAC関連SFRの相違点を示します。

表 4.10.1 DMAC の相違点

項目	M16C/62P	M16C/64A
チャネル数	2 チャネル	4 チャネル



表 4.10.2 DMAi 要求要因の相違点(M16C/62P の場合 i=0,1、M16C/64A の場合 i=0~3)

DSEL4	M16C/6.		、MT6C/64A の場合 I=0~、 M160	C/64A
~ DSEL0	DMS=0	DMS=1	DMS=0	DMS=1
00000b	INTi端子の立ち下がりエッジ	_	│ │ │ INTi端子の立ち下がりエッジ	_
00001b	ソフトウェアトリガ	_	ソフトウェアトリガ	_
00010b	タイマ AO	_	タイマ A0	_
00011b	タイマ A1	_	タイマ A1	_
00100b	タイマ A2	_	タイマ A2	_
00101b	タイマ A3	SI/O3 (DMA1のみ)	タイマ A3	SI/O3 (DMA1,DMA3のみ)
00110b	タイマ A4	DMA0 の場合:	タイマ A4	DMA0,DMA2 の場合: INTi 端子の両エッジ DMA1,DMA3 の場合: SI/O4
00111b	タイマ B0	DMA0,DMA2 の場合: タイマ B3 DMA1,DMA3 の場合: INTi端子の両エッジ	タイマ B0	DMA0,DMA2 の場合: タイマ B3 DMA1,DMA3 の場合: INTi端子の両エッジ
01000b	タイマ B1	タイマ B4(DMA0 のみ)	タイマ B1	タイマ B4(DMA0,DMA2のみ)
01001b	タイマ B2	タイマ B5(DMA0 のみ)	タイマ B2	タイマ B5(DMA0,DMA2のみ)
01010b	UART0 送信	_	UART0 送信	_
01011b	DMA0 の場合: UART0 受信 DMA1 の場合: UART0 受信/ACK0	_	DMA0,DMA2 の場合: UART0 受信 DMA1,DMA3 の場合: UART0 受信/ACK0	_
01100b	UART2 送信	_	UART2 送信	_
01101b	DMA0 の場合: UART2 受信 DMA1 の場合:	_	DMA0,DMA2 の場合: UART2 受信 DMA1,DMA3 の場合:	_
01110b	UART2 受信/ACK2 A/D コンバータ	_	UART2 受信/ACK2 A/D コンバータ	_
01111b	DMA0 の場合: UART1 送信 DMA1 の場合: UART1 受信/ACK1	_	DMA0,DMA2 の場合: UART1 送信 DMA1,DMA3 の場合: UART1 受信/ACK1	_
10000b			DMA0,DMA2 の場合: UART1 受信 DMA1,DMA3 の場合: UART1 送信	INTj端子の立ち下がりエッジ (j=4~7)
10001b			UART5 送信	INTj 端子の両エッジ
10010b			DMA0,DMA2 の場合: UART5 受信 DMA1,DMA3 の場合: UART5 受信/ACK5	_
10011b			UART6 送信	_
10100b			DMA0,DMA2 の場合: UART6 受信 DMA1,DMA3 の場合: UART6 受信/ACK6	_
10101b			UART7 送信	_
10110b			DMA0,DMA2 の場合: UART7 受信 DMA1,DMA3 の場合: UART7 受信/ACK7	_



表 4.10.3 DMAC 関連 SFR の相違点

シンボル	アドレス		bit	変更箇所	
シンホル	M16C/62P	M16C/64A	DIT	M16C/62P	M16C/64A
DAR0	0024h~0026h	0184h~0186h	_	アドレス変更	
DAR1	0034h~0036h	0194h~0196h	_	アドレス変更	
DAR2	_	01A4h~01A6h	_	_	M16C/64A のみ
DAR3	_	01B4h~01B6h	_	_	M16C/64A のみ
DM0CON	002Ch	018Ch	ı	アドレス変更	
DM1CON	003Ch	019Ch	_	アドレス変更	
DM2CON	_	01ACh	_	_	M16C/64A のみ
DM3CON	_	01BCh	_	_	M16C/64A のみ
SAR0	0020h~0022h	0180h~0182h	_	アドレス変更	
SAR1	0030h~0032h	0190h~0192h	_	アドレス変更	
SAR2	_	01A0h~01A2h	_	_	M16C/64A のみ
SAR3	_	01B0h~01B2h	-	_	M16C/64A のみ
TCR0	0028h~0029h	0188h~0189h	_	アドレス変更	
TCR1	0038h~0039h	0198h~0199h	_	アドレス変更	
TCR2	_	01A8h~01A9h	_	_	M16C/64A のみ
TCR3	_	01B8h~01B9h	_	_	M16C/64A のみ
DM0SL	03B8h	0398h	1	アドレス変更	
DM1SL	03BAh	039Ah	1	アドレス変更	
DM2SL	_	0390h	_	_	M16C/64A のみ
DM3SL	_	0392h	_	_	M16C/64A のみ
DM2SL		0390h			



4.11 タイマの相違点

表 4.11.1にタイマの相違点を、表 4.11.2~表 4.11.3にタイマ関連SFRの相違点を示します。

表 4.11.1 タイマの相違点

項目	M16C/62P	M16C/64A
カウントソース	f1,f2,f8,f32,fC32	f1,f2,f8,f32,f64,fOCO-S,fC32
出力極性反転機能	なし	あり
プログラマブル出力モード	なし	あり
TAiOUT 端子(i=0~4)による アップダウン切り替え	あり	なし
パルス周期測定モード、 パルス幅測定モード時の初期値	不定	書き込み設定可
パルス周期測定モード、 パルス幅測定モード時の タイマレジスタ読み出し	TBj レジスタ(j=0~5)を読むと、 リロードレジスタの内容(測定結果)が 読める	PPWFSk レジスタ(k=1,2)の PPWFSk2~PPWFSk0 ビットが "0" の場合 ・TBj レジスタを読むと、リロードレジスタの内容(測定 結果)が読める PPWFSk レジスタの PPWFSk2~PPWFSk0 ビット が "1" の場合 ・TBj レジスタを読むとカウンタの内容 (カウント中の 値)が読める。 ・TBj1 レジスタを読むと、リロードレジスタの内容(測 定結果)が読める
オーバーフローフラグクリア 方法	TBjS ビットが"1"(カウント開始)の状態で、MR3 ビットが"1"(オーバフローあり)になった後の次のカウントタイミング以降に、TBjMR レジスタに値を書く	TBjMR レジスタに値を書く



表 4.11.2 タイマ関連 SFR の相違点(1)

2.2. 42 u	アド	・レス	h:s		変更箇所
シンボル	M16C/62P	M16C/64A	bit	M16C/62P	M16C/64A
TACS0 ~	_	01D0h~01D2h	2-0	_	TAi カウントソース選択ビット(i=0,2,4) TAi のカウントソースを選択
TACS2			3		TAi カウントソース選択肢指定ビット 0: TCK0~TCK1 有効、TCS0~TCS2 無効
					1: TCK0~TCK1 無効、TCS0~TCS2 有効
			6-4		TAj カウントソース選択ビット(j=1,3) TAj のカウントソースを選択
			7		TAj カウントソース選択肢指定ビット 0: TCK0~TCK1 有効、TCS4~TCS6 無効
TAOMR	0396h~039Ah	0336h~033Ah		アドレス変更	1: TCK0~TCK1 無効、TCS4~TCS6 有効
~	0330H 033AH	033011 033A11			
TA4MR			4	アップ/ダウン切り替え 要因選択ビット 0: UDF レジスタ	
TAO				1: TAiOUT 端子の入力信号	
TA0	0386h~0387h	0326h~0327h	_	アドレス変更	
TA1	0388h~0389h	0328h~0329h	_	アドレス変更	
TA2	038Ah~038Bh	032Ah~032Bh	_	アドレス変更	
TA3	038Ch~038Dh	032Ch~032Dh	_	アドレス変更	
TA4	038Eh~038Fh	032Eh~032Fh	_	アドレス変更	
TABSR	0380h	0320h	_	アドレス変更	
UDF	0384h	0324h	_	アドレス変更	
ONSF	0382h	0322h	_	アドレス変更	
TRGSR	0383h	0323h	_	アドレス変更	
CPSRF	0381h	0015h	_	アドレス変更	
PWMFS	_	01D4h	_	_	M16C/64A のみ
TAPOFS	_	01D5h	_	_	M16C/64A のみ
TAOW	_	01D8h	_	_	M16C/64A のみ
TA11	0342h~0343h	0302h~0303h	_	アドレス変更	
			_	_	プログラマブル出力モード時に使用
TA21	0344h~0345h	0304h~0305h	_	アドレス変更	1
			_	_	プログラマブル出力モード時に使用
TA41	0346h~0347h	0306h~0307h	_	アドレス変更	
				_	プログラマブル出力モード時に使用



表 4.11.3 タイマ関連 SFR の相違点(2)

シンボル	アド	アドレス	bit		変更箇所
シンバル	M16C/62P	M16C/64A	DIL	M16C/62P	M16C/64A
TBCS0 TBCS1	_	01C8h 01C9h	2-0	_	TBi カウントソース選択ビット(i=0,2,3,5) TBi のカウントソースを選択
TBCS2 TBCS3		01E8h 01E9h	3		TBi カウントソース選択肢指定ビット 0: TCK0~TCK1 有効、TCS0~TCS2 無効 1: TCK0~TCK1 無効、TCS0~TCS2 有効
			6-4		TBj カウントソース選択ビット(j=1,4) TBj のカウントソースを選択
			7		TBj カウントソース選択肢指定ビット 0: TCK0~TCK1 有効、TCS4~TCS6 無効 1: TCK0~TCK1 無効、TCS4~TCS6 有効
TB0MR ~ TB2MR	039Bh~039Dh	033Bh~033Dh	_	アドレス変更	
TB3MR ~ TB5MR	035Bh~035Dh	031Bh~031Dh	_	アドレス変更	
TB0	0390h~0391h	0330h~0331h	_	アドレス変更	
TB1	0392h~0393h	0332h~0333h	_	アドレス変更	
TB2	0394h~0395h	0334h~0335h	_	アドレス変更	
TB3	0350h~0351h	0310h~0311h	_	アドレス変更	
TB4	0352h~0353h	0312h~0313h	_	アドレス変更	
TB5	0354h~0355h	0314h~0315h	_	アドレス変更	
TBSR	0340h	0300h	_	アドレス変更	
TABSR	0380h	0320h	_	アドレス変更	
PPWFS1	_	01C6h	_	_	M16C/64A のみ
PPWFS2	_	01E6h	_	_	M16C/64A のみ
TB01	_	01C0h~01C1h	_	_	M16C/64A のみ
TB11	_	01C2h~01C3h	_	_	M16C/64A のみ
TB21	_	01C4h~01C5h	_	_	M16C/64A のみ
TB31	_	01E0h~01E1h	_	_	M16C/64A のみ
TB41	_	01E2h~01E3h	_	_	M16C/64A のみ
TB51	_	01E4h~01E5h	_	_	M16C/64A のみ



4.12 三相モータ制御用タイマ機能の相違点

表 4.12.1に三相モータ制御用タイマ機能の相違点を、表 4.12.2に三相モータ制御用タイマ機能関連SFRの相違点を示します。

表 4.12.1 三相モータ制御用タイマ機能の相違点

項目	M16C/62P	M16C/64A
カウントソース	f1,f2,f8,f32,fC32	f1,f2,f8,f32,f64,fOCO-S,fC32
位置データ保持機能	なし	あり
三相 PWM 出力端子制御機能	なし	あり

表 4.12.2 三相モータ制御用タイマ機能関連 SFR の相違点

2.3.42.0	アドレス		bit		变更箇所
シンボル	M16C/62P	M16C/64A	DIT	M16C/62P	M16C/64A
DTT	034Ch	030Ch	_	アドレス変更	
ICTB2	034Dh	030Dh	_	アドレス変更	
IDB0	034Ah	030Ah		アドレス変更	
IDB1	034Bh	030Bh	1	アドレス変更	
INVC0	0348h	0308h	I	アドレス変更	
INVC1	0349h	0309h	ı	アドレス変更	
TA1	0388h~0389h	0328h~0329h		アドレス変更	
TA2	038Ah~038Bh	032Ah~032Bh	l	アドレス変更	
TA4	038Eh~038Fh	032Eh~032Fh	l	アドレス変更	
TA11	0342h~0343h	0302h~0303h	1	アドレス変更	
TA21	0344h~0345h	0304h~0305h	ı	アドレス変更	
TA41	0346h~0347h	0306h~0307h	1	アドレス変更	
TB2SC	039Eh	033Eh	l	アドレス変更	
TB2	0394h~0395h	0334h~0335h	1	アドレス変更	
TRGSR	0383h	0323h	I	アドレス変更	
TABSR	0380h	0320h	-	アドレス変更	
PDRF	_	030Eh	1	_	M16C/64A のみ
PFCR	_	0318h		_	M16C/64A のみ
TPRC	_	01DAh		_	M16C/64A のみ



4.13 シリアルインタフェースの相違点

表 4.13.1にシリアルインタフェースの相違点を、表 4.13.2~表 4.13.3にシリアルインタフェース関連SFRの相違点を示します。

表 4.13.1 シリアルインタフェースの相違点

	項目	M16C/62P	M16C/64A
クロックに	司期形/非同期兼用	3 チャネル(UART0~UART2)	6 チャネル(UART0~2,UART5~7)
1 ² Cモード			
特殊モー	÷ 2		
IEモード			
SI/O3,4 送信後出力制御		送信後、SOUT3,4 端子の状態は ハイインピーダンス状態	S34C2 レジスタの SM26,SM27 ビットで 送信後の状態をハイインピーダンスか 最終ビットレベルを保持かを選択可



表 4.13.2 シリアルインタフェース関連 SFR の相違点(1)

S . S . 42 II	アド	・レス	la ta	変更箇所		
シンボル	M16C/62P	M16C/64A	bit	M16C/62P	M16C/64A	
U0BRG	03A1h	0249h	_	アドレス変更		
U0C0	03A4h	024Ch	_	アドレス変更		
U0C1	03A5h	024Dh	_	アドレス変更		
U0MR	03A0h	0248h	_	アドレス変更		
U0RB	03A6h~03A7h	024Eh~024Fh	_	アドレス変更		
U0SMR	036Fh	0247h	_	アドレス変更		
			3	LSYN(注 1)	予約ビット	
U0SMR2	036Eh	0246h	_	アドレス変更		
U0SMR3	036Dh	0245h	_	アドレス変更		
U0SMR4	036Ch	0244h	_	アドレス変更		
U0TB	03A2h~03A3h	024Ah~024Bh	_	アドレス変更		
UCON	03B0h	0250h	_	アドレス変更		
U1BRG	03A9h	0259h	_	アドレス変更		
U1C0	03ACh	025Ch	_	アドレス変更		
U1C1	03ADh	025Dh	_	アドレス変更		
U1MR	03A8h	0258h	_	アドレス変更		
U1RB	03AEh~03AFh	025Eh~025Fh	_	アドレス変更		
U1SMR	0373h	0257h	_	アドレス変更		
			3	LSYN(注 1)	予約ビット	
U1SMR2	0372h	0256h	_	アドレス変更		
U1SMR3	0371h	0255h	_	アドレス変更		
U1SMR4	0370h	0254h	_	アドレス変更		
U1TB	03AAh~03ABh	025Ah~025Bh	_	アドレス変更		
U2BRG	0379h	0269h	_	アドレス変更		
U2C0	037Ch	026Ch	_	アドレス変更		
U2C1	037Dh	026Dh	_	アドレス変更		
U2MR	0378h	0268h	_	アドレス変更		
U2RB	037Eh~037Fh	026Eh~026Fh	_	アドレス変更		
U2SMR	0377h	0267h	_	アドレス変更		
			3	LSYN(注 1)	予約ビット	
U2SMR2	0376h	0266h	_	アドレス変更		
U2SMR3	0375h	0265h	_	アドレス変更		
U2SMR4	0374h	0264h	_	アドレス変更		
U2TB	037Ah~037Bh	026Ah~026Bh		アドレス変更		

注 1. M3062LFGPFP、M3062LFGPGP のみ有効。その他の製品は予約ビットに設定。



表 4.13.3 シリアルインタフェース関連 SFR の相違点(2)

	ドレス	h:t	変更箇所		
シンボル	M16C/62P	M16C/64A	bit	M16C/62P	M16C/64A
U5BRG	_	0289h	_	_	M16C/64A のみ
U5C0	_	028Ch	_	_	M16C/64A のみ
U5C1	_	028Dh	-	_	M16C/64A のみ
U5MR	_	0288h		_	M16C/64A のみ
U5RB	_	028Eh~028Fh		_	M16C/64A のみ
U5SMR	_	0287h		_	M16C/64A のみ
U5SMR2	_	0286h	_	_	M16C/64A のみ
U5SMR3	_	0285h		_	M16C/64A のみ
U5SMR4	_	0284h		_	M16C/64A のみ
U5TB	_	028Ah~028Bh		_	M16C/64A のみ
U6BRG	_	0299h		_	M16C/64A のみ
U6C0	_	029Ch	_	_	M16C/64A のみ
U6C1	_	029Dh	-	_	M16C/64A のみ
U6MR	_	0298h	_	_	M16C/64A のみ
U6RB	_	029Eh~029Fh		_	M16C/64A のみ
U6SMR	_	0297h		_	M16C/64A のみ
U6SMR2	_	0296h		_	M16C/64A のみ
U6SMR3	_	0295h	-	_	M16C/64A のみ
U6SMR4	_	0294h	_	_	M16C/64A のみ
U6TB	_	029Ah~029Bh	_	_	M16C/64A のみ
U7BRG	_	02A9h	_	_	M16C/64A のみ
U7C0	_	02ACh	_	_	M16C/64A のみ
U7C1	_	02ADh	_	_	M16C/64A のみ
U7MR	_	02A8h	_	_	M16C/64A のみ
U7RB	_	02AEh~02AFh	_	_	M16C/64A のみ
U7SMR	_	02A7h	_	_	M16C/64A のみ
U7SMR2	_	02A6h	ı	_	M16C/64A のみ
U7SMR3	_	02A5h	_	_	M16C/64A のみ
U7SMR4	_	02A4h	_	_	M16C/64A のみ
U7TB	_	02AAh~02ABh	_	_	M16C/64A のみ
S3C	0362h	0272h	_	アドレス変更	
S4C	0366h	0276h		アドレス変更	
S3BRG	0363h	0273h		アドレス変更	
S4BRG	0367h	0277h		アドレス変更	
S3TRR	0360h	0270h	1	アドレス変更	
S4TRR	0364h	0274h	1	アドレス変更	
S34C2	_	0278h	_		M16C/64A のみ



4.14 A/D コンバータの相違点

表 4.14.1にA/Dコンバータの相違点を、表 4.14.2にA/Dコンバータ関連SFRの相違点を示します。

表 4.14.1 A/D コンバータの相違点

項目	M16C/62P	M16C/64A
1 端子あたりの変換速度	 サンプル&ホールドなし 分解能 8 ビットの場合 49 φ AD サイクル 分解能 10 ビットの場合 59 φ AD サイクル サンプル&ホールドあり 分解能 8 ビットの場合 28 φ AD サイクル 分解能 10 ビットの場合 33 φ AD サイクル 	最短 43 ϕ AD サイクル
外部オペアンプ接続モード	あり	なし
分解能	8 ビット/10 ビット選択	10 ビット
サンプル&ホールド	あり/なし選択	ありのみ
断線検知アシスト機能	なし	あり

表 4.14.2 A/D コンバータ関連 SFR の相違点

シンボル	アドレス		bit	変更箇所		
シンバル	M16C/62P	M16C/64A	DIL	M16C/62P	M16C/64A	
ADCON1	03D7h	03D7h	3	8/10 ビットモード選択ビット 0:8 ビットモード 1:10 ビットモード	何も配置されていない	
			5	Vref 接続ビット 0:Vref 未接続 1:Vref 接続	A/D スタンバイビット 0:A/D 動作停止 1:A/D 動作可能	
			7-6	外部オペアンプ接続モードビット 00: ANEX0、ANEX1 は使用しない 01: ANEX0 入力を A/D 変換 10: ANEX1 入力を A/D 変換 11: 外部オペアンプ接続モード	拡張端子選択ビット 00: ANEX0、ANEX1 は使用しない 01: ANEX0 入力を A/D 変換 10: ANEX1 入力を A/D 変換 11: 設定しないでください	
ADCON2	03D4h	03D4h	0	A/D 変換方式選択ビット 0:サンプル&ホールドなし 1:サンプル&ホールドあり	何も配置されていない	
AINRST	_	03A2h	_	_	M16C/64A のみ	



4.15 CRC 演算回路の相違点

表 4.15.1にCRC演算回路の相違点を、表 4.15.2にCRC演算回路関連SFRの相違点を示します。

表 4.15.1 CRC 演算回路の相違点

項目	M16C/62P	M16C/64A
CRC 生成多項式	CRC-CCITT(X ¹⁶ +X ¹² +X ⁵ +1)	CRC-CCITT(X ¹⁶ +X ¹² +X ⁵ +1)または CRC-16(X ¹⁶ +X ¹⁵ +X ² +1)
MSB/LSB 選択機能	なし	MSB/LSB 選択可能
SFR アクセス監視機能	なし	あり

表 4.15.2 CRC 演算回路関連 SFR の相違点

X WELL SHOW MANAGE OF THE MANA								
シンボル	アド	レス	bit	変更箇所				
クンボル	M16C/62P	M16C/64A	DIL	M16C/62P	M16C/64A			
CRCMR	_	03B6h	_	_	M16C/64A のみ			
CRCSAR	_	03B4h~03B5h	_	_	M16C/64A のみ			

4.16 フラッシュメモリの相違点

表 4.16.1にフラッシュメモリの相違点を表 4.16.2にソフトウェアコマンドの相違点を、表 4.16.3にフラッシュメモリ関連SFRの相違点を示します。

表 4.16.1 フラッシュメモリの相違点

項目	M16C/62P	M16C/64A		
書き込み単位	1 ワード単位	2 ワード単位		
消去、書き込み回数	100 回(全領域) または、1,000 回(ブロック A、ブロック 1 以外 のユーザ ROM 領域)/10,000 回(ブロック A、ブ ロック 1)	1,000 回(プログラム ROM1、プログラム ROM2) /10,000 回(データフラッシュ)		
ユーザブート機能	なし	あり		
強制イレーズ機能	なし	あり		



表 4.16.2 ソフトウェアコマンドの相違点

	M16C/62P				M16C/64A					
ソフトウェア コマンド	第 1 バスサイクル 第 2 バス		第2バス	サイクル 第 1 バス		サイクル	第 2 バスサイクル		第 3 バスサイクル	
	アドレス	データ	アドレス	データ	アドレス	データ	アドレス	データ	アドレス	データ
プログラム	WA	XX40h	WA	WD	WA	XX41h	WA	WD0	WA	WD1
イレーズ全アン ロックブロック	Х	XXA7h	Х	XXD0h	_	_	_	_	_	_
ブロックブランク チェック	_	_	_	_	Х	XX25h	BA	XXD0h	_	_

WA : 書き込み番地(偶数。ただし、M16C/64A の場合、番地の末尾は、0、4、8 または C(16 進数)にしてください)

WD : 書き込みデータ(16 ビット) WDO : 書き込みデータ下位ワード(16 ビット) WD1:書き込みデータ上位ワード(16 ビット) BA : ブロックの最上位番地(ただし、偶数番地) X:ユーザ ROM 領域内の任意の偶数番地 XX : コマンドの上位8ビット(無視されます)

表 4 16 3 フラッシュメモリ関連 SFR の相違点

シンボル	アドレス		bit	変更箇所		
	M16C/62P	M16C/64A	DIL	M16C/62P	M16C/64A	
FIDR	01B4h	_	_	M16C/62P のみ	_	
FMR0	01B7h	0220h	_	アドレス変更		
FMR1	01B5h	0221h	1	EW1 モード選択ビット 0:EW0 モード 1:EW1 モード	FMR6 レジスタへの書き込み許可ビット 0:禁止 1:許可	
			7	予約ビット	データフラッシュウェイトビット 0:1ウェイト 1:PM17 ビットに従う	
FMR2	_	0222h	_	_	M16C/64A のみ	
FMR6	_	0230h	_	_	M16C/64A のみ	



4.17 フラッシュメモリのブロック構成の相違点

M16C/62PとM16C/64Aは、フラッシュROMのブロック分割が異なります。M16C/64Aでブロック分割の異なるブロックを黄色で塗りつぶし、図 4.1にM16C/62PとM16C/64Aのフラッシュメモリのブロック構成の相違点を示します。




図 4.1 M16C/62P と M16C/64A のフラッシュメモリのブロック構成の相違点



4.18 M16C/64A で追加された機能

M16C/64A で追加された周辺機能は以下のとおりです。

- ・マルチマスタI2C-busインタフェース
- ・CEC 機能
- ・リアルタイムクロック
- ・PWM 機能
- ・リモコン信号受信機能

4.19 開発ツールの相違点

表 4.19.1に開発ツールの相違点を示します。

表 4.19.1 開発ツールの相違点

ツール種類名	M16C/62P	M16C/64A
Cコンパイラ	M3T-NC30WA	M3T-NC30WA
リアルタイム OS	M3T-MR30	M3T-MR30
エミュレータデバッガ	PC7501	E100(R0E001000EMU00)
エミュレーションプローブ	M3062PT2-EPB	_
MCU ユニット	-	R0E530650MCU00
コンパクトエミュレータ	M3062PT3-CPE	_
オンチップデバッギングエミュレータ	E8 E8a(7 線式)	E8a(1 線式)



5. 参考ドキュメント

ハードウェアマニュアル
M16C/62P グループハードウェアマニュアル
M16C/64A グループハードウェアマニュアル
(最新版をルネサス テクノロジホームページから入手してください。)

テクニカルアップデート/テクニカルニュース (最新の情報をルネサス テクノロジホームページから入手してください。)



ホームページとサポート窓口

ルネサス テクノロジM16Cホームページ http://japan.renesas.com/m16c

ルネサス製品全般に関するお問合わせ先

http://japan.renesas.com/inquiry

E-mail: csc@renesas.com

改訂記録

D 8% /= E		改訂内容			
Rev. 発行日	ページ	ポイント			
1.00	2009.03.31	_	初版発行		
1.01	2009.05.29	7	表 4.4.2 PLC0 レジスタ M16C/62P:ビット4「"1"にしてください」追記、		
			M16C/64A:「11:設定しないでください」追記		
		10~11	表 4.8.2~表 4.8.3 ソフトウェア割り込み番号 63 ベクタ番地「+253」→「+255」、		
			M16C/62P : 「スタート/ストップコンディション検出」追記、		
			M16C/64A : 「—(予約)」→「INT 命令割り込み」		
		17	表 4.11.2 TAOW レジスタ追記		

すべての商標および登録商標は、それぞれの所有者に帰属します。



本資料ご利用に際しての留意事項

- 1. 本資料は、お客様に用途に応じた適切な弊社製品をご購入いただくための参考資料であり、本資料中に記載の技術情報について弊社または第三者の知的財産権その他の権利の実施、使用を許諾または保証するものではありません。
- 2. 本資料に記載の製品データ、図、表、プログラム、アルゴリズムその他応用回路例など全ての情報の使用に起因する損害、第三者の知的財産権その他の権利に対する侵害に関し、弊社は責任を負いません。3. 本資料に記載の製品および技術を大量破壊兵器の開発等の目的、軍事利用の目的、あるいはその他軍事用途の目
- 3. 本資料に記載の製品および技術を大量破壊兵器の開発等の目的、軍事利用の目的、あるいはその他軍事用途の目 的で使用しないでください。また、輸出に際しては、「外国為替および外国貿易法」その他輸出関連法令を遵守 し、それらの定めるところにより必要な手続を行ってください。
- し、それらの定めるところにより必要な手続を行ってください。

 4. 本資料に記載の製品データ、図、表、プログラム、アルゴリズムその他応用回路例などの全ての情報は本資料発行時点のものであり、弊社は本資料に記載した製品または仕様等を予告なしに変更することがあります。弊社の半導体製品のご購入およびご使用に当たりましては、事前に弊社営業窓口で最新の情報をご確認いただきますととまし、弊社ホームページ(http://www.renesas.com)などを通じて公開される情報に覚にご注意ください。
- ともに、弊社ホームページ (http://www.renesas.com) などを通じて公開される情報に常にご注意ください。 5. 本資料に記載した情報は、正確を期すため慎重に制作したものですが、万一本資料の記述の誤りに起因する損害がお客様に生じた場合においても、弊社はその責任を負いません。
- 6. 本資料に記載の製品データ、図、表などに示す技術的な内容、プログラム、アルゴリズムその他応用回路例など の情報を流用する場合は、流用する情報を単独で評価するだけでなく、システム全体で十分に評価し、お客様の 責任において適用可否を判断してください。弊社は、適用可否に対する責任は負いません。
- 7. 本資料に記載された製品は、各種安全装置や運輸・交通用、医療用、燃焼制御用、航空宇宙用、原子力、海底中継用の機器・システムなど、その故障や誤動作が直接人命を脅かしあるいは人体に危害を及ぼすおそれのあるような機器・システムや特に高度な品質・信頼性が要求される機器・システムでの使用を意図して設計、製造されたものではありません(弊社が自動車用と指定する製品を自動車に使用する場合を除きます)。これらの用途に利用されることをご検討の際には、必ず事前に弊社営業窓口へご照会ください。なお、上記用途に使用されたことにより発生した損害等について弊社はその責任を負いかねますのでご了承願います。
- 8. 第7項にかかわらず、本資料に記載された製品は、下記の用途には使用しないでください。これらの用途に使用されたことにより発生した損害等につきましては、弊社は一切の責任を負いません。
 - 1) 生命維持装置。
 - 2) 人体に埋め込み使用するもの。
 - 3) 治療行為(患部切り出し、薬剤投与等)を行うもの。
 - 4) その他、直接人命に影響を与えるもの。
- 9. 本資料に記載された製品のご使用につき、特に最大定格、動作電源電圧範囲、放熱特性、実装条件およびその他諸条件につきましては、弊社保証範囲内でご使用ください。弊社保証値を越えて製品をご使用された場合の故障および事故につきましては、弊社はその責任を負いません。
- 10. 弊社は製品の品質および信頼性の向上に努めておりますが、特に半導体製品はある確率で故障が発生したり、使用条件によっては誤動作したりする場合があります。弊社製品の故障または誤動作が生じた場合も人身事故、火災事故、社会的損害などを生じさせないよう、お客様の責任において冗長設計、延焼対策設計、誤動作防止設計などの安全設計(含むハードウェアおよびソフトウェア)およびエージング処理等、機器またはシステムとしての出荷保証をお願いいたします。特にマイコンソフトウェアは、単独での検証は困難なため、お客様が製造された最終の機器・システムとしての安全検証をお願いいたします。
- 11. 本資料に記載の製品は、これを搭載した製品から剥がれた場合、幼児が口に入れて誤飲する等の事故の危険性があります。お客様の製品への実装後に容易に本製品が剥がれることがなきよう、お客様の責任において十分な安全設計をお願いします。お客様の製品から剥がれた場合の事故につきましては、弊社はその責任を負いません。
- 12. 本資料の全部または一部を弊社の文書による事前の承諾なしに転載または複製することを固くお断りいたします。
- 13. 本資料に関する詳細についてのお問い合わせ、その他お気付きの点等がございましたら弊社営業窓口までご照会ください。

D039444

© 2009. Renesas Technology Corp., All rights reserved.