

M16C/64A グループ

R01AN0419JJ0100

シリアルインタフェース UART_i (i=0~2, 5~7) 補足資料

Rev.1.00

2011.03.09

1. 要約

この資料は M16C/64A グループのシリアルインタフェース UART_i (i=0~2, 5~7) の仕様について補足するものです。

2. はじめに

この資料は、テクニカルアップデート TN-16C-A201A/J 「M16C/65、M16C/64A、M16C/63、M16C/6C グループの仕様変更」 に示したシリアルインタフェース UART_i の仕様変更またはマニュアルの記述を補足するものです。

仕様変更を確認する場合に使用してください。また、最後に旧来マニュアルをつけていますので、記述を比較する場合に参照してください。

なお、I²C モードを使用したプログラムを作成する場合は、下のアプリケーションノートを参照してください。

- UART_i 特殊モード 1 を使用した I²C バスインタフェース (RJJ05B1545)
- UART_i 特殊モード 1 を使用した I²C-bus インタフェース (マスタ送信/受信) (RJJ05B1596)
- UART_i 特殊モード 1 を使用した I²C-bus インタフェース (スレーブ送信/受信) (RJJ05B1604)

3. 仕様変更または補足内容

3.1 クロック同期形シリアルI/Oモード、UARTモード

「送受信回路の初期化」が分かり難かったので、下のように同じ手順にします。従来記載していた方法でも誤りではありません。

通信の途中終了時、または通信エラー発生時の処理

クロック同期形シリアルI/OモードまたはUARTモードで、通信を途中終了させた場合、または通信エラーが発生した場合、次の手順で再設定を行ってください。

- (1) UiC1レジスタのTEビットを“0”(送信禁止)、REビットを“0”(受信禁止)にする。
- (2) UiMRレジスタのSMD2~SMD0ビットを“000b”(シリアルインタフェースは無効)にする。
- (3) UiMRレジスタのSMD2~SMD0ビットを“001b”(クロック同期形シリアルI/Oモード)、“100b”(UARTモードキャラクタ長7ビット)、“101b”(UARTモードキャラクタ長8ビット)、“110b”(UARTモードキャラクタ長9ビット)のいずれかにする。
- (4) UiC1レジスタのTEビットを“1”(送信許可)、REビットを“1”(受信許可)にする。

3.2 I²Cモード

仕様変更内容を下に示します。また、I²Cモードは機能説明を見直しています。大幅に変更した箇所を、「4. 特殊モード1 (I²Cモード)」に示します。

3.2.1 UiSMR4レジスタ

UiSMR4レジスタのビットはI²Cモードで使用します。UiSMRレジスタのIICMビットが“1”(I²Cモード)のとき“1”にできます。IICMビットが“0”のときは“1”を書かないでください。

STAREQ、RSTAREQ、STPREQ、STSPSEL、SCLHIビットはI²Cモードでマスタの場合に使用します。STSPSELビットは先にSTAREQ、RSTAREQ、STPREQビットのいずれかを“1”(スタート)にした後、“1”(スタートコンディション/ストップコンディション生成回路選択)にしてください。

ACKD、ACKC、SWC9ビットはI²Cモードでスレーブの場合に使用します。

3.2.2 UiBRGレジスタ

I²Cモードでは、UiBRGレジスタに設定する値を“03h”以上にしてください。

3.2.3 UiSMR3レジスタ

I²Cモードでは、UiSMR3レジスタのCKPHビットを“1”(クロック遅れあり)にしてください。

3.2.4 注意事項

次の注意事項を追加しました。

3.2.4.1 “L”レベル/“H”レベル入力電圧、“L”レベル出力電圧

“L”入力電圧、“H”入力電圧、および“L”出力電圧は、I²Cバス規格と異なります。SCL、SDAと端子を共用する入出力ポートの推奨動作条件を参照してください。

< I²Cバス規格 >

“H”入力電圧(V_{IH}) = $\min 0.7 V_{CC}$

“L”入力電圧(V_{IL}) = $\max 0.3 V_{CC}$

3.2.4.2 コンディション生成時のセットアップ時間およびホールド時間

スタートコンディション生成時、SCLクロックの1/2サイクル分の時間がホールド時間($t_{HD:STA}$)となります。ストップコンディション生成時、SCLクロックの1/2サイクル分の時間がセットアップ時間($t_{SU:STO}$)となります。

また、SDAデジタル遅延機能を使用する場合、遅延時間を考慮してください(ユーザーズマニュアルハードウェア編のUART章「SDAデジタル遅延機能」参照)。

以下にコンディション生成時のホールド時間およびセットアップ時間の算出例を示します。

< 100kbps設定時の算出例 >

- UiBRG カウントソース : $f_1 = 20\text{MHz}$
- UiBRG レジスタの設定値 : $n = 100 - 1$
- SDA デジタル遅延設定値 : $DL2 \sim DL0 = 101b$ (UiBRG カウントソースの5~6サイクル)の場合、

$$\begin{aligned}
 f_{SCL}(\text{理論}) &= f_1 / (2(n+1)) &= 20\text{MHz} / (2 \times (99+1)) &= 100\text{kbps} \\
 t_{DL} &= \text{遅延サイクル数} / f_1 &= 6 / 20\text{MHz} &= 0.3\mu\text{s} \\
 t_{HD:STA}(\text{理論}) &= 1 / (2f_{SCL}(\text{理論})) &= 1 / (2 \times 100\text{kbps}) &= 5\mu\text{s} \\
 t_{SU:STO}(\text{理論}) &= 1 / (2f_{SCL}(\text{理論})) &= 1 / (2 \times 100\text{kbps}) &= 5\mu\text{s} \\
 t_{HD:STA}(\text{実効}) &= t_{HD:STA}(\text{理論}) - t_{DL} &= 5\mu\text{s} - 0.3\mu\text{s} &= 4.7\mu\text{s} \\
 t_{SU:STO}(\text{実効}) &= t_{SU:STO}(\text{理論}) + t_{DL} &= 5\mu\text{s} + 0.3\mu\text{s} &= 5.3\mu\text{s}
 \end{aligned}$$




図 3.1 スタートコンディション/ストップコンディション生成時のホールド時間、セットアップ時間

3.2.4.3 UiBRG カウントソースによる最大送受信速度の制限

I²Cモードでは、UiBRGレジスタに設定する値を“03h”以上にしてください。

内部回路がSCLクロックのレベルを認識するまで、最大でUiBRGカウントソースの3サイクルを要します。したがって、接続可能なI²Cバスのビットレートは、UiBRGカウントソースの速度の1/3以下です。UiBRGレジスタに“00h”~“02h”を設定した場合は、ビットずれを起こす可能性があります。

3.2.4.4 スレーブ時のリスタートコンディション

スレーブ時、リスタートコンディションを検出すると、その後の処理を正しく実行しない場合があります。スレーブ時はリスタートコンディションを使用しないでください。

3.2.4.5 スレーブ時の送受信開始条件

スレーブとして、UiC0レジスタのTXEPTビットが“1”(送信レジスタにデータなし)の状態から送受信を始める場合は、外部クロックが“H”のときに、最後の条件を満たすようにしてください。

送受信開始条件 (順序は関係ありません)

送信

- UiC1レジスタのTEビットが“1”(送信許可)
- UiC1レジスタのTIビットが“0”(UiTBレジスタにデータあり)

受信

- UiC1レジスタのREビットが“1”(受信許可)
- UiC1レジスタのTEビットが“1”(送信許可)
- UiC1レジスタのTIビットが“0”(UiTBレジスタにデータあり)

3.3 特殊モード2

特殊モード2は、マスタモードで使用してください。スレーブモード(外部クロック)で使用しないでください。したがって、特殊モード2では、UiMRレジスタのCKDIRビットを“0”(内部クロック)にしてください。

ただし、条件によってはスレーブモードを使用できるのでアプリケーションノートを準備します。
シリアルインタフェース 特殊モード2(スレーブ通信)(RJJ05B1671-0100)

4. 特殊モード1 (I²C モード)

4.1 スタートコンディション、ストップコンディションの検出

スタートコンディション検出回路によりスタートコンディションを、ストップコンディション検出回路によりストップコンディションを検出します。

スタートコンディション検出割り込み要求は、SCLi端子が“H”の状態でSDAi端子が“H”から“L”に変化すると発生します。ストップコンディション検出割り込み要求は、SCLi端子が“H”の状態でSDAi端子が“L”から“H”に変化すると発生します。

スタートコンディション検出割り込みと、ストップコンディション検出割り込みは、割り込み制御レジスタ、ベクタを共用していますので、どちらの要求による割り込みかは、UiSMRレジスタのBBSビットで判定してください。

スタートコンディション、ストップコンディションを検出するには、図4.1に示すとおりセットアップ時間、ホールド時間ともにBRGiのカウントソースの6サイクル以上必要です。Fast-Modeの仕様を満たすためには、BRGiのカウントソースは10MHz以上である必要があります。




図 4.1 スタートコンディション、ストップコンディションの検出

4.2 スタートコンディション、ストップコンディションの生成

UiSMR4レジスタ (i=0~2, 5~7) のSTAREQビットを“1”(スタート)にするとスタートコンディションを生成します。

UiSMR4レジスタのRSTAREQビットを“1”(スタート)にするとリスタートコンディションを生成します。

UiSMR4レジスタのSTPREQビットを“1”(スタート)にするとストップコンディションを生成します。出力の手順は次のとおりです。

- (1) STAREQビット、RSTAREQビット、またはSTPREQビットを“1”(スタート)にする
- (2) UiSMR4レジスタのSTSPSELビットを“1”(出力)にする

表 4.1 と図 4.2 に STSPSEL ビットの機能を示します。

表 4.1 STSPSEL ビットの機能

機能	STSPSEL=0	STSPSEL=1
SCLi、SDAi 端子の出力	送受信クロック、データを出力。 スタートコンディション、ストップコンディションの出力はポートを使ったプログラムで実現 (ハードウェアによる自動生成はしない)	STAREQ ビット、RSTAREQ ビット、STPREQ ビットに従って、スタートコンディション、ストップコンディションを出力
スタートコンディション、ストップコンディション割り込み要求発生タイミング	スタートコンディション、ストップコンディション検出	スタートコンディション、ストップコンディション生成終了




図 4.2 STSPSEL ビットの機能




図 4.3 各コンディション生成時のレジスタ設定手順

4.3 アービトレーション

SCLi の立ち上がり時に、自身の送信データと SDAi 端子からの入力データが一致しているかを判定し、一致していなければ出力を停止することによりアービトレーションを行います。

UiSMR レジスタ (i=0~2, 5~7) の ABC ビットで UiRB レジスタの ABT ビットの更新タイミングを選択します。ABC ビットが “0” (ビットごとに更新) の場合、判定時に不一致を検出すると同時に ABT ビットが “1” に、検出しないと “0” になります。ABC ビットが “1” (バイトごとに更新) の場合、判定時に一度でも不一致が検出された場合、8 ビット目の SCLi の立ち下がりで ABT ビットが “1” (検出) になります。なお、バイトごとに更新する場合は、1 バイト目の ACK 検出完了後、ABT ビットを “0” (未検出) にしてから、次の 1 バイトの送受信を開始してください。

UiSMR2 レジスタの ALS ビットを “1” (SDA 出力を停止する) にすると、アービトレーションロストが発生し ABT ビットが “1” になると同時に SDAi 端子がハイインピーダンスになります。

4.4 SCL 制御とクロック同期化

I²C モードでの送受信は送受信クロックで行います。しかし、送受信クロックが速くなってくると、ACK の生成や送信データの準備に必要な時間を確保することが難しくなってきます。I²C モードではこの時間を確保するためのウェイト挿入の機能、および他デバイスが挿入したウェイトに対しクロックを同期させる機能をサポートしています。

UiSMR2 レジスタ (i=0~2, 5~7) の SWC ビットは、アクノリッジ生成のためのウェイトを挿入するときに使用します。SWC ビットが “1” (8 ビット受信後、SCLi 端子を “L” に固定) の場合、8 ビット目の SCLi の立ち下がりで SCLi 端子が “L” 固定になります。SWC ビットを “0” (ウェイトなし/ウェイト解除) にすると、“L” 固定を解除できます。

UiSMR2 レジスタの SWC2 ビットを “1” (SCLi 端子を “L” に固定) にすると、送受信中でも SCLi 端子を “L” 固定にできます。SWC2 ビットを “0” (SCLi 端子に送受信クロックを出力) にすると、SCLi 端子からの “L” 固定は解除され、送受信クロックが出力されます。

UiSMR4 レジスタの SWC9 ビットは、受信したアクノリッジビットを判定するためのウェイトを挿入するときに使用します。UiSMR3 レジスタの CKPH ビットが “1” (クロック遅れあり) のとき、SWC9 ビットを “1” (9 ビット受信後、SCLi 端子を “L” に固定) にすると、9 ビット目の SCLi の立ち下がりで SCLi 端子が “L” 固定になります。SWC9 ビットを “0” (ウェイトなし/ウェイト解除) にすると “L” 固定を解除できます。




図 4.4 SWCビット、SWC9ビットによるウェイトの挿入

UiSMR2レジスタのCSCビットは、他のデバイスがウェイトを挿入するなどしたために、自身が出力したクロックとSCLi端子に入力されたクロックが異なったとき、内部で生成するクロックをSCLi端子から入力されるクロックに同期させるためのビットです。CSCビットが“1”（クロック同期を実施する）の場合、内部生成クロックが“H”のときにSCLi端子が“H”から“L”に変化すると、内部生成クロックを“L”にし、UiBRGレジスタの値をリロードしてL区間のカウントを開始します。また、SCLi端子が“L”のとき、内部生成クロックが“L”から“H”に変化するとカウントを停止し、SCLi端子が“H”になるとカウントを再開します。したがってUARTiの送受信クロックは、内部生成クロックとSCLi端子の信号の論理積になります。送受信クロックは、内部生成クロックの1クロック前から9クロック目まで同期化されます。CSCビットはUiMRレジスタのCKDIRビットが“0”（内部クロック）のときのみ“1”にできます。

UiSMR4レジスタのSCLHIビットは、自身がマスタとして送受信を行っているときに他のマスタがストップコンディションを生成した場合に、SCLi端子を開放するために使用します。SCLHIビットを“1”（出力停止）にすると、ストップコンディション検出時にSCLi端子を開放し（ハイインピーダンス）、クロック出力を停止します。




図 4.5 クロック同期化

4.5 SCLクロックの周波数の考え方

I²Cモードで生成するSCLクロックのDutyは50%です。そのため、I²CバスのFast-Modeの最大SCLクロック(400kbps)を設定すると、SCLクロックの“L”幅は1.25 μ sとなります。この値は、Fast-ModeのI²Cバス規格($f_{LOW} = \text{Min.}1.3\mu\text{s}$)を満たしません。よって、SCLクロックの設定を384.6kbps以下とし、SCLクロックの“L”幅が1.3 μ s以上になるようにしてください。

クロック同期化機能(「図4.5 クロック同期化」参照)を有効にすると、ノイズフィルタ幅+UiBRGカウンタソースの1~1.5サイクルのサンプリング遅延が発生し、SCLクロックの“H”認識が遅れるため、SCLクロックの“H”幅が伸びます。そのため、SCLクロックのビットレートの設定に対して、実際のSCLクロックは遅くなります。

また、SCLクロックの実効値を算出するためには、SCLクロック立ち上がり時間(t_R)も考慮してください。

下記にSCLクロック実効値の算出例を示します。

< 384.6kbps設定時のSCLクロック実効値の算出例 >

- UiBRGカウンタソース : $f_1 = 20\text{MHz}$
- UiBRGレジスタの設定値 : $n = 26 - 1$
- SCLクロック立ち上がり時間 : $t_R = 100\text{ns}$
- SCLクロック立ち下がり時間 : $t_F = 0\text{ns}$
- ノイズフィルタ幅 : $t_{NF} = 100\text{ns}$ (注1)
- サンプリング遅延 : $t_{SD} = 1\text{cycle}$

の場合、

$$f_{SCL}(\text{理論値}) = f_1 / (2(n+1)) = 20\text{MHz} / (2(25+1)) = 384.6\text{kbps}$$

$$t_{LOW} = 1 / (2f_{SCL}(\text{理論})) = 1 / (2 \times 384.6\text{kbps}) = 1.3\mu\text{s}$$

$$t_{HIGH} = 1 / (2f_{SCL}(\text{理論})) + t_{NF} + (t_{SD} \times 1 / f_1)$$

$$= 1 / (2 \times 384.6\text{kbps}) + 100\text{ns} + (1 \times 1 / 20\text{MHz})$$

$$= 1.45\mu\text{s}$$

$$f_{SCL}(\text{実効値}) = 1 / (t_F + t_{LOW} + t_R + t_{HIGH}) = 1 / (0\text{ns} + 1.3\mu\text{s} + 100\text{ns} + 1.45\mu\text{s}) \div 350.8\text{kbps}$$

注1. 最大200ns。




図 4.6 SCLクロック

4.6 SDA出力制御

バイトデータを送信する場合、1ビット目~8ビット目はSDAi端子から送信データを出力し、9ビット目はアクノリッジを受信するためSDAi端子を開放します。

I²Cモードでは、UiTBレジスタに9ビットのデータを設定してください。9ビットデータのb7~b0には送信データを、b8には“1”を設定してください。

UiC0レジスタのUFORMビットを“1”(MSBファースト)にして、UiTBレジスタに9ビットデータを設定すると、b7→b6→…→b0→b8の順で、SDAi端子からデータが出力されます。b8が“1”なので9ビット目でSDAi端子がハイインピーダンス状態になり、アクノリッジを受信できます。




図 4.7 UiTBレジスタの設定 (SDA出力)




図 4.8 バイトデータの送信

UiSMR3レジスタのDL2~DL0ビットによりSDAiの出力を遅延なし、またはUiBRGカウントソースの1~8サイクルの遅延を設定できます。

UiSMR2レジスタのSDHIビットを“1”(SDA出力禁止)にすると、SDAi端子が強制的にハイインピーダンス状態になります。なお、SDHIビットはUARTiの送受信クロックの立ち上がりのタイミングで書かないでください。UiRBレジスタのABTビットが“1”(検出)になる場合があります。

4.7 SDA デジタル遅延機能

I²Cバスでデータ送信を行う場合、SCLクロックが“L”のときにデータを変化させてください。SCLクロックが“H”のときにSDAが変化すると、各コンディションと認識されます(「3.2.4.2 コンディション生成時のセットアップ時間およびホールド時間」参照)。

SDA デジタル遅延機能は、SDAi端子からの出力を遅延させる機能です。SDAの変化を遅延させることで、SCLクロックが“L”の期間にデータを変化させることができます。

SDA デジタル遅延機能は、UiSMR3 レジスタのDL2~DL0 ビットを“001b”~“111b”にすると有効になり、“000b”にすると無効になります。




図 4.9 DL2~DL0ビットの設定によるSDA出力切り替え

4.8 SDA入力

UiSMR2 レジスタ (i=0~2, 5~7) のIICM2ビットが“0” (ACK/NACK 割り込みを使用) の場合、受信したデータの1~8ビット目 (D7~D0) をUiRB レジスタのビット7~0に、9ビット目 (ACK/NACK) をUiRB レジスタのビット8に格納します。

IICM2ビットが“1”のとき、受信したデータの1~7ビット目 (D7~D1) をUiRB レジスタのビット6~0に、8ビット目 (D0) をUiRB レジスタのビット8に格納します。IICM2ビットが“1”のときでも、UiSMR3 レジスタのCKPHビットが“1”であれば、9ビット目のクロックの立ち上がり後にUiRB レジスタを読み出すことにより、IICM2ビットが“0”のときと同様のデータが読めます。

バイトデータを受信する場合、1ビット目~8ビット目はデータを受信するためSDAi端子を開放し、9ビット目はアクノリッジを生成します。マスタ時の最終バイトデータを受信するとき、またはスレーブ時のスレーブアドレス不一致のときはNACKを生成します。それ以外は、通常、ACKを生成します。

I²Cモードでは、UiTB レジスタに9ビットのデータを設定してください。9ビットデータのb7~b0にはSDAi端子を開放するため“FFh”を、b8はACKを生成する場合は“0”、NACKを生成する場合は“1”を設定してください。

UiTB レジスタに9ビットデータの“00FFh”または“01FFh”を設定すると、1ビット目~8ビット目はSDAi端子がハイインピーダンス状態になり、データを受信できます。9ビット目はACKまたはNACKが生成されます。

受信したデータはUiRB レジスタから読み出してください。クロック遅延機能を使用すると、UiRB レジスタへのデータ転送が2回行われ、それぞれのUiRB レジスタの内容が異なります。




図 4.10 UiTBレジスタの設定 (SDA入力)




図 4.11 バイトデータの受信

4.9 ACK、NACK

データを受信することが確定している場合、UiTBレジスタに00FFhをダミーデータとして設定することで、8ビット受信後にACKが出力されます。また、UiSMR4レジスタ(i=0~2, 5~7)のSTSPSELビットが“0”(シリアル入出力回路選択)で、UiSMR4レジスタのACKCビットが“1”(ACKデータ出力)の場合、UiSMR4レジスタのACKDビットの値がSDAi端子から出力されます。

UiSMR2レジスタのICM2ビットが“0”の場合、9ビット目のSCLiの立ち上がり時にSDAi端子が“H”であればNACK割り込み要求が、“L”であればACK割り込み要求が発生します。

DMA起動要因に「UARTi受信またはACK割り込み要求」を選択すると、ACK検出によってDMA転送を起動できます。

4.10 送受信初期化

この機能を使用する場合、送受信クロックは外部クロックを選択してください。

UiSMR2レジスタのSTACビットを“1”(スタートコンディション検出時、回路を初期化する)にし、スタートコンディションを検出すると次のように動作します。

- 送信シフトレジスタは初期化され、UiTBレジスタの値が送信シフトレジスタに転送されます。これにより、次に入力されたクロックを1ビット目として送信を開始します。ただし、UARTi出力値はクロックが入って1ビット目のデータが出力されるまでの間は変化せず、スタートコンディションを検出した時点の値のままです。
- 受信シフトレジスタは初期化され、次に入力されたクロックを1ビット目として受信が開始されます。

SWCビットが“1”(8ビット受信後SCL端子を“L”に固定)になります。これにより、クロックの9ビット目の立ち下がりでもSCLi端子が“L”になります。

なお、この機能を使用しUARTiの送受信を開始した場合、UiC1レジスタのTIビットは変化しません。

スレープ時、UARTi初期化機能を使用すると、スタートコンディション検出時に自動的にUARTiが初期化されるため、スタートコンディション検出時に割り込みは必要ありません。

5. 参考ドキュメント

M16C/64A グループ ユーザーズマニュアル ハードウェア編 Rev.2.00 (R01UH0136JJ0200)

アプリケーションノート

「2. はじめに」で示したものや、その他のモードに関するものを準備しています。

(最新版をルネサス エレクトロニクスホームページから入手してください。)

参考資料：従来のシリアルインタフェース UARTi の記述

資料の最後に、従来のマニュアルのシリアルインタフェース UARTi の章を示します。

ホームページとサポート窓口

ルネサス エレクトロニクスホームページ

<http://japan.renesas.com/>

お問合せ先

<http://japan.renesas.com/inquiry>

改訂記録	M16C/64Aグループ シリアルインタフェースUARTi (i=0~2, 5~7)補足資料
------	---

Rev.	発行日	改訂内容	
		ページ	ポイント
1.00	2011.03.09	—	初版発行

すべての商標および登録商標は、それぞれの所有者に帰属します。

製品ご使用上の注意事項

ここでは、マイコン製品全体に適用する「使用上の注意事項」について説明します。個別の使用上の注意事項については、本文を参照してください。なお、本マニュアルの本文と異なる記載がある場合は、本文の記載が優先するものとします。

1. 未使用端子の処理

【注意】未使用端子は、本文の「未使用端子の処理」に従って処理してください。

CMOS 製品の入力端子のインピーダンスは、一般に、ハイインピーダンスとなっています。未使用端子を開放状態で動作させると、誘導現象により、LSI 周辺のノイズが印加され、LSI 内部で貫通電流が流れたり、入力信号と認識されて誤動作を起こす恐れがあります。未使用端子は、本文「未使用端子の処理」で説明する指示に従い処理してください。

2. 電源投入時の処置

【注意】電源投入時は、製品の状態は不定です。

電源投入時には、LSI の内部回路の状態は不確定であり、レジスタの設定や各端子の状態は不定です。

外部リセット端子でリセットする製品の場合、電源投入からリセットが有効になるまでの期間、端子の状態は保証できません。

同様に、内蔵パワーオンリセット機能を使用してリセットする製品の場合、電源投入からリセットのかかる一定電圧に達するまでの期間、端子の状態は保証できません。

3. リザーブアドレス（予約領域）のアクセス禁止

【注意】リザーブアドレス（予約領域）のアクセスを禁止します。

アドレス領域には、将来の機能拡張用に割り付けられているリザーブアドレス（予約領域）があります。これらのアドレスをアクセスしたときの動作については、保証できませんので、アクセスしないようにしてください。

4. クロックについて

【注意】リセット時は、クロックが安定した後、リセットを解除してください。

プログラム実行中のクロック切り替え時は、切り替え先クロックが安定した後に切り替えてください。

リセット時、外部発振子（または外部発振回路）を用いたクロックで動作を開始するシステムでは、クロックが十分安定した後、リセットを解除してください。また、プログラムの途中で外部発振子（または外部発振回路）を用いたクロックに切り替える場合は、切り替え先のクロックが十分安定してから切り替えてください。

5. 製品間の相違について

【注意】型名の異なる製品に変更する場合は、製品型名ごとにシステム評価試験を実施してください。

同じグループのマイコンでも型名が違っていると、内部 ROM、レイアウトパターンの相違などにより、電気的特性の範囲で、特性値、動作マージン、ノイズ耐量、ノイズ輻射量などが異なる場合があります。型名が異なる製品に変更する場合は、個々の製品ごとにシステム評価試験を実施してください。

ご注意書き

1. 本資料に記載されている内容は本資料発行時点のものであり、予告なく変更することがあります。当社製品のご購入およびご使用にあたりましては、事前に当社営業窓口で最新の情報をご確認いただきますとともに、当社ホームページなどを通じて公開される情報に常にご注意ください。
2. 本資料に記載された当社製品および技術情報の使用に関連し発生した第三者の特許権、著作権その他の知的財産権の侵害等に関し、当社は、一切その責任を負いません。当社は、本資料に基づき当社または第三者の特許権、著作権その他の知的財産権を何ら許諾するものではありません。
3. 当社製品を改造、改変、複製等しないでください。
4. 本資料に記載された回路、ソフトウェアおよびこれらに関連する情報は、半導体製品の動作例、応用例を説明するものです。お客様の機器の設計において、回路、ソフトウェアおよびこれらに関連する情報を使用する場合には、お客様の責任において行ってください。これらの使用に起因しお客様または第三者に生じた損害に関し、当社は、一切その責任を負いません。
5. 輸出に際しては、「外国為替及び外国貿易法」その他輸出関連法令を遵守し、かかる法令の定めるところにより必要な手続を行ってください。本資料に記載されている当社製品および技術を大量破壊兵器の開発等の目的、軍事利用の目的その他軍事用途の目的で使用しないでください。また、当社製品および技術を国内外の法令および規則により製造・使用・販売を禁止されている機器に使用することができません。
6. 本資料に記載されている情報は、正確を期すため慎重に作成したのですが、誤りがないことを保証するものではありません。万一、本資料に記載されている情報の誤りに起因する損害がお客様に生じた場合においても、当社は、一切その責任を負いません。
7. 当社は、当社製品の品質水準を「標準水準」、「高品質水準」および「特定水準」に分類しております。また、各品質水準は、以下に示す用途に製品が使われることを意図しておりますので、当社製品の品質水準をご確認ください。お客様は、当社の文書による事前の承諾を得ることなく、「特定水準」に分類された用途に当社製品を使用することができません。また、お客様は、当社の文書による事前の承諾を得ることなく、意図されていない用途に当社製品を使用することができません。当社の文書による事前の承諾を得ることなく、「特定水準」に分類された用途または意図されていない用途に当社製品を使用したことによりお客様または第三者に生じた損害等に関し、当社は、一切その責任を負いません。なお、当社製品のデータ・シート、データ・ブック等の資料で特に品質水準の表示がない場合は、標準水準製品であることを表します。
標準水準： コンピュータ、OA機器、通信機器、計測機器、AV機器、家電、工作機械、パーソナル機器、産業用ロボット
高品質水準： 輸送機器（自動車、電車、船舶等）、交通用信号機器、防災・防犯装置、各種安全装置、生命維持を目的として設計されていない医療機器（厚生労働省定義の管理医療機器に相当）
特定水準： 航空機器、航空宇宙機器、海底中継機器、原子力制御システム、生命維持のための医療機器（生命維持装置、人体に埋め込み使用するもの、治療行為（患部切り出し等）を行うもの、その他直接人命に影響を与えるもの）（厚生労働省定義の高度管理医療機器に相当）またはシステム等
8. 本資料に記載された当社製品のご使用につき、特に、最大定格、動作電源電圧範囲、放熱特性、実装条件その他諸条件につきましては、当社保証範囲内でご使用ください。当社保証範囲を超えて当社製品をご使用された場合の故障および事故につきましては、当社は、一切その責任を負いません。
9. 当社は、当社製品の品質および信頼性の向上に努めておりますが、半導体製品はある確率で故障が発生したり、使用条件によっては誤動作したりする場合があります。また、当社製品は耐放射線設計については行っておりません。当社製品の故障または誤動作が生じた場合も、人身事故、火災事故、社会的損害などを生じさせないようお客様の責任において冗長設計、延焼対策設計、誤動作防止設計等の安全設計およびエージング処理等、機器またはシステムとしての出荷保証をお願いいたします。特に、マイコンソフトウェアは、単独での検証は困難なため、お客様が製造された最終の機器・システムとしての安全検証をお願いいたします。
10. 当社製品の環境適合性等、詳細につきましては製品個別に必ず当社営業窓口までお問合せください。ご使用に際しては、特定の物質の含有・使用を規制するRoHS指令等、適用される環境関連法令を十分調査のうえ、かかる法令に適合するようご使用ください。お客様がかかる法令を遵守しないことにより生じた損害に関し、当社は、一切その責任を負いません。
11. 本資料の全部または一部を当社の文書による事前の承諾を得ることなく転載または複製することを固くお断りいたします。
12. 本資料に関する詳細についてのお問い合わせその他お気付きの点等がございましたら当社営業窓口までご照会ください。

注1. 本資料において使用されている「当社」とは、ルネサス エレクトロニクス株式会社およびルネサス エレクトロニクス株式会社とその総株主の議決権の過半数を直接または間接に保有する会社をいいます。

注2. 本資料において使用されている「当社製品」とは、注1において定義された当社の開発、製造製品をいいます。



ルネサス エレクトロニクス株式会社

■営業お問合せ窓口

<http://www.renesas.com>

※営業お問合せ窓口の住所・電話番号は変更になることがあります。最新情報につきましては、弊社ホームページをご覧ください。

ルネサス エレクトロニクス販売株式会社 〒100-0004 千代田区大手町2-6-2（日本ビル）

(03)5201-5307

■技術的なお問合せおよび資料のご請求は下記へどうぞ。
総合お問合せ窓口：<http://japan.renesas.com/inquiry>

23. シリアルインタフェース UARTi (i=0~2、5~7)

23.1 概要

UARTiはそれぞれ専用の送受信クロック発生用タイマを持ち、独立して動作します。

表 23.1にシリアルインタフェースUARTi (i=0~2、5~7)の仕様、表 23.2にUART0~UART2、UART5~UART7の仕様の相違、図 23.1~図 23.3にUARTiブロック図、図 23.4にUARTi送受信部ブロック図を示します。

表 23.1 シリアルインタフェースUARTi (i=0~2、5~7)の仕様

項目	仕様
動作モード	<ul style="list-style-type: none"> • クロック同期形シリアルI/Oモード • クロック非同期形シリアルI/Oモード(UARTモード) • 特殊モード1(I²Cモード) 簡易形I²Cバスインタフェースに対応したモードです。 • 特殊モード2 送受信クロックの極性と位相を選択できます。 • 特殊モード3(バス衝突検出機能、IEモード) UARTモードの1バイトの波形でIEBusの1ビットに近似させるモードです。 • 特殊モード4(SIMモード) UART2で使用できます。SIMインタフェースに対応するモードです。

表 23.2 UART0~UART2、UART5~UART7の仕様の相違

項目	UART0	UART1	UART2	UART5	UART6	UART7
クロック同期形シリアルI/Oモード	あり		あり	あり	あり	
クロック非同期形シリアルI/Oモード (UARTモード)	あり		あり	あり	あり	
特殊モード1(I ² Cモード)	あり		あり	あり	あり	
特殊モード2	あり		あり	あり	あり	
特殊モード3(IEモード)	あり		あり	あり	あり	
特殊モード4(SIMモード)	なし		あり	なし	なし	
メモリ拡張モードまたは マイクロプロセッサモード時の使用	使用できる				使用しないでください	




図 23.1 UART0 ブロック図




図 23.2 UART1ブロック図




図 23.3 UART2、UART5~7 ブロック図




図 23.4 UARTi送受信部ブロック図

23.2 レジスタの説明

UART0~UART2、UART5~UART7関連レジスタを表 23.3~表 23.4 レジスタ一覧に示します。
レジスタ、ビットの設定値は、各モードの「使用レジスタと設定値」を参照してください。

表 23.3 レジスタ一覧 (1/2)

アドレス	レジスタ名	レジスタシンボル	リセット後の値
0012h	周辺クロック選択レジスタ	PCLKR	0000 0011b
0244h	UART0特殊モードレジスタ4	U0SMR4	00h
0245h	UART0特殊モードレジスタ3	U0SMR3	000X 0X0Xb
0246h	UART0特殊モードレジスタ2	U0SMR2	X000 0000b
0247h	UART0特殊モードレジスタ	U0SMR	X000 0000b
0248h	UART0送受信モードレジスタ	U0MR	00h
0249h	UART0ビットレートレジスタ	U0BRG	XXh
024Ah	UART0送信バッファレジスタ	U0TB	XXh
024Bh			XXh
024Ch	UART0送受信制御レジスタ0	U0C0	0000 1000b
024Dh	UART0送受信制御レジスタ1	U0C1	00XX 0010b
024Eh	UART0受信バッファレジスタ	U0RB	XXh
024Fh			XXh
0250h	UART送受信制御レジスタ2	UCON	X000 0000b
0254h	UART1特殊モードレジスタ4	U1SMR4	00h
0255h	UART1特殊モードレジスタ3	U1SMR3	000X 0X0Xb
0256h	UART1特殊モードレジスタ2	U1SMR2	X000 0000b
0257h	UART1特殊モードレジスタ	U1SMR	X000 0000b
0258h	UART1送受信モードレジスタ	U1MR	00h
0259h	UART1ビットレートレジスタ	U1BRG	XXh
025Ah	UART1送信バッファレジスタ	U1TB	XXh
025Bh			XXh
025Ch	UART1送受信制御レジスタ0	U1C0	0000 1000b
025Dh	UART1送受信制御レジスタ1	U1C1	00XX 0010b
025Eh	UART1受信バッファレジスタ	U1RB	XXh
025Fh			XXh
0264h	UART2特殊モードレジスタ4	U2SMR4	00h
0265h	UART2特殊モードレジスタ3	U2SMR3	000X 0X0Xb
0266h	UART2特殊モードレジスタ2	U2SMR2	X000 0000b
0267h	UART2特殊モードレジスタ	U2SMR	X000 0000b
0268h	UART2送受信モードレジスタ	U2MR	00h
0269h	UART2ビットレートレジスタ	U2BRG	XXh
026Ah	UART2送信バッファレジスタ	U2TB	XXh
026Bh			XXh
026Ch	UART2送受信制御レジスタ0	U2C0	0000 1000b

表 23.4 レジスタ一覧 (2/2)


アドレス	レジスタ名	レジスタシンボル	リセット後の値
026Dh	UART2送受信制御レジスタ1	U2C1	0000 0010b
026Eh	UART2受信バッファレジスタ	U2RB	XXh
026Fh			XXh
0284h	UART5特殊モードレジスタ4	U5SMR4	00h
0285h	UART5特殊モードレジスタ3	U5SMR3	000X 0X0Xb
0286h	UART5特殊モードレジスタ2	U5SMR2	X000 0000b
0287h	UART5特殊モードレジスタ	U5SMR	X000 0000b
0288h	UART5送受信モードレジスタ	U5MR	00h
0289h	UART5ビットレートレジスタ	U5BRG	XXh
028Ah	UART5送信バッファレジスタ	U5TB	XXh
028Bh			XXh
028Ch	UART5送受信制御レジスタ0	U5C0	0000 1000b
028Dh	UART5送受信制御レジスタ1	U5C1	0000 0010b
028Eh	UART5受信バッファレジスタ	U5RB	XXh
028Fh			XXh
0294h	UART6特殊モードレジスタ4	U6SMR4	00h
0295h	UART6特殊モードレジスタ3	U6SMR3	000X 0X0Xb
0296h	UART6特殊モードレジスタ2	U6SMR2	X000 0000b
0297h	UART6特殊モードレジスタ	U6SMR	X000 0000b
0298h	UART6送受信モードレジスタ	U6MR	00h
0299h	UART6ビットレートレジスタ	U6BRG	XXh
029Ah	UART6送信バッファレジスタ	U6TB	XXh
029Bh			XXh
029Ch	UART6送受信制御レジスタ0	U6C0	0000 1000b
029Dh	UART6送受信制御レジスタ1	U6C1	0000 0010b
029Eh	UART6受信バッファレジスタ	U6RB	XXh
029Fh			XXh
02A4h	UART7特殊モードレジスタ4	U7SMR4	00h
02A5h	UART7特殊モードレジスタ3	U7SMR3	000X 0X0Xb
02A6h	UART7特殊モードレジスタ2	U7SMR2	X000 0000b
02A7h	UART7特殊モードレジスタ	U7SMR	X000 0000b
02A8h	UART7送受信モードレジスタ	U7MR	00h
02A9h	UART7ビットレートレジスタ	U7BRG	XXh
02AAh	UART7送信バッファレジスタ	U7TB	XXh
02ABh			XXh
02ACh	UART7送受信制御レジスタ0	U7C0	0000 1000b
02ADh	UART7送受信制御レジスタ1	U7C1	0000 0010b
02AEh	UART7受信バッファレジスタ	U7RB	XXh
02AFh			XXh

23.2.1 周辺クロック選択レジスタ (PCLKR)

周辺クロック選択レジスタ			
ビット シンボル	ビット名	機 能	RW
b7 b6 b5 b4 b3 b2 b1 b0 0 0 0 0 0 0 0 0	シンボル PCLKR	アドレス 0012h番地	リセット後の値 0000 0011b
PCLK0	タイマA、Bクロック選択ビット (タイマA、タイマB、短絡防止 タイマ、マルチマスタ ² C-bus インタフェースのクロック源)	0 : f2TIMAB/f2IIC 1 : f1TIMAB/f1IIC	RW
PCLK1	SI/Oクロック選択ビット (UART0~UART2、UART5~ UART7、SI/O3、SI/O4のクロッ ク源)	0 : f2SIO 1 : f1SIO	RW
— (b4-b2)	予約ビット	“0”にしてください	RW
PCLK5	クロック出力機能拡張ビット (シングルチップ時有効)	0 : CM0レジスタのCM01~CM00ビットで選択 1 : f1を出力	RW
— (b7-b6)	予約ビット	“0”にしてください	RW

PCLKRレジスタはPRCRレジスタのPRC0ビットを“1”(書き込み許可)にした後で書き換えてください。


23.2.2 UARTi送信バッファレジスタ (UiTB) (i=0~2、5~7)



このレジスタはMOV命令を使用して書いてください。

キャラクタ長が9ビットの場合は、16ビット単位で書くか、または8ビット単位で上位バイトを先に、下位バイトを後で書いてください。

23.2.3 UARTi受信バッファレジスタ (UiRB) (i=0~2、5~7)



UiMRレジスタのSMD2~SMD0ビットが“100b”、“101b”または“110b”の場合は、16ビット単位で読み出すか、または8ビット単位で上位バイトを先に、下位バイトを後で読み出して下さい。下位バイトを読み出すと上位バイトに配置されたFER,PERビットが“0”になります。

オーバランエラーが発生したとき、UiRBレジスタの受信データは不定です。

ABT (アービトレーションロスト検出フラグ) (b11)

ABTビットはプログラムで“0”を書くと“0”になります(“1”を書いても変化しません)。

OER (オーバランエラーフラグ) (b12)

[“0”になる条件]

- UiMRレジスタのSMD2~SMD0ビットが“000b”(シリアルインタフェースは無効)
- UiC1レジスタのREビットが“0”(受信禁止)

[“1”になる条件]

- UiC1レジスタのRIビットが“1”(UiRBレジスタにデータあり)かつ次のデータの最終ビットを受信

FER (フレーミングエラーフラグ) (b13)

SMD2~SMD0ビットが“001b”(クロック同期形シリアルI/Oモード)または“010b”(I²Cモード)の場合、FERビットは無効です。これらのモードで読んだ場合、その値は不定です。

["0"になる条件]

- UiMRレジスタのSMD2~SMD0ビットが“000b”(シリアルインタフェースは無効)
- UiC1レジスタのREビットが0”(受信禁止)
- UiRBレジスタの下位バイトを読む

["1"になる条件]

- 設定した個数のストップビットが検出されない
(受信データをUART_i受信レジスタからUiRBレジスタに転送するタイミングで検出)

PER (パリティエラーフラグ) (b14)

SMD2~SMD0ビットが“001b”(クロック同期形シリアルI/Oモード)または“010b”(I²Cモード)の場合、PERビットは無効です。これらのモードで読んだ場合、その値は不定です。

UiMRレジスタのPRYEビットが“1”(パリティ許可)の場合に有効です。

["0"になる条件]

- UiMRレジスタのSMD2~SMD0ビットが“000b”(シリアルインタフェースは無効)
- UiC1レジスタのREビットが0”(受信禁止)
- UiRBレジスタの下位バイトを読む

["1"になる条件]

- パリティビットとキャラクタビット中の“1”の個数が設定した個数でない
(受信データをUART_i受信レジスタからUiRBレジスタに転送するタイミングで検出)

SUM (エラーサムフラグ) (b15)

SMD2~SMD0ビットが“001b”(クロック同期形シリアルI/Oモード)または“010b”(I²Cモード)の場合は、SUMビット無効です。これらのモードで読んだ場合、その値は不定です。

["0"になる条件]

- UiMRレジスタのSMD2~SMD0ビットが“000b”(シリアルインタフェースは無効)
- UiC1レジスタのREビットが0”(受信禁止)
- PER、FER、OERビットがすべて“0”(エラーなし)

["1"になる条件]

- PER、FER、OERビットのうち1つ以上が“1”(エラー発生)

23.2.4 UARTiビットレートレジスタ (UiBRG) (i=0~2、5~7)

UARTiビットレートレジスタ (i=0~2、5~7)

シンボル	アドレス	リセット後の値
U0BRG、U1BRG、U2BRG	0249h、0259h、0269h番地	不定
U5BRG、U6BRG、U7BRG	0289h、0299h、02A9h番地	不定

機能	設定範囲	RW
設定値をnとすると、UiBRGはカウントソースをn+1分周する	00h~FFh	WO

送受信停止中に書いてください。
 このレジスタはMOV命令を使用して書いてください。
 このレジスタはUiC0レジスタのCLK1~CLK0ビットを設定した後に書いてください。

23.2.5 UARTi送受信モードレジスタ (UiMR) (i=0~2、5~7)

UARTi送受信モードレジスタ (i=0~2、5~7)

シンボル	アドレス	リセット後の値
U0MR、U1MR、U2MR	0248h、0258h、0268h番地	00h
U5MR、U6MR、U7MR	0288h、0298h、02A8h番地	00h

ビットシンボル	ビット名	機能	RW
SMD0	シリアルI/Oモード選択ビット	b2 b1 b0 0 0 0: シリアルインタフェースは無効	RW
SMD1		0 0 1: クロック同期形シリアルI/Oモード	RW
SMD2		0 1 0: I ² Cモード 1 0 0: UARTモードキャラクタ長7ビット 1 0 1: UARTモードキャラクタ長8ビット 1 1 0: UARTモードキャラクタ長9ビット 上記以外: 設定しないでください	RW
CKDIR	内/外部クロック選択ビット	0: 内部クロック 1: 外部クロック	RW
STPS	ストップビット長選択ビット	0: 1ストップビット 1: 2ストップビット	RW
PRY	パリティ奇/偶選択ビット	PRYE=1のとき有効 0: 奇数パリティ 1: 偶数パリティ	RW
PRYE	パリティ許可ビット	0: パリティ禁止 1: パリティ許可	RW
IOPOL	TXD、RXD入出力極性切り替えビット	0: 反転なし 1: 反転あり	RW

23.2.6 UARTi送受信制御レジスタ0 (UiC0) (i=0~2、5~7)

UARTi送受信制御レジスタ0(i=0~2、5~7)

ビットシンボル	ビット名	機能	RW
CLK0	UiBRGカウンタ ソース選択ビット	b1 b0 0 0: f1SIO またはf2SIOを選択 0 1: f8SIOを選択 1 0: f32SIOを選択 1 1: 設定しないでください	RW
CLK1		RW	
CRS	CTS/RTS機能選択ビット	CRD=0のとき有効 0: CTS機能を選択 1: RTS機能を選択	RW
TXEPT	送信レジスタ空フラグ	0: 送信レジスタにデータあり(送信中) 1: 送信レジスタにデータなし(送信完了)	RO
CRD	CTS/RTS禁止ビット	0: CTS/RTS機能許可 1: CTS/RTS機能禁止	RW
NCH	データ出力選択ビット	0: TXDi/SDAi、SCLi端子はCMOS出力 1: TXDi/SDAi、SCLi端子はNチャネルオー プドレイン出力	RW
CKPOL	CLK極性選択ビット	0: 送受信クロックの立ち下がり で送信データ出力、立ち上がり で受信データ入力 1: 送受信クロックの立ち上 がり で送信データ出力、立ち下 がり で受信データ入力	RW
UFORM	ビットオーダ選択ビット	0: LSBファースト 1: MSBファースト	RW

シンボル: U0C0、U1C0、U2C0、U5C0、U6C0、U7C0
アドレス: 024Ch、025Ch、026Ch番地、028Ch、029Ch、02ACh番地
リセット後の値: 0000 1000b、0000 1000b

CLK1~CLK0 (UiBRG カウンタソース選択ビット) (b1~b0)

“00b” (f1SIOまたはf2SIOを選択)のとき、PCLKRレジスタのPCLK1ビットで選択してください。
PCLKRレジスタを設定した後で、CLK1~CLK0を設定してください。
CLK1~CLK0ビットを変更した場合は、UiBRGレジスタを設定してください。

CRS (CTS/RTS機能選択ビット) (b2)

CTS \overline{I} /RTS \overline{I} はUCONレジスタのCLKMD1ビットが“0” (CLK出力はCLK1のみ)、かつUCONレジスタのRCSPビットが“0” (CTS0/RTS0分離しない)のとき使用できます。

CRD (CTS/RTS禁止ビット) (b4)

CRDビットが“1” (CTS/RTS機能禁止)のとき、CTS \overline{i} /RTS \overline{i} 端子は入出力ポートとして使用できます。

NCH (データ出力選択ビット) (b5)

TXD2/SDA2、SCL2は、Nチャンネルオープンドレイン出力です。CMOS出力は設定できません。U2C0レジスタのNCHビットは、何も配置されていないので、書く場合“0”を書いてください。

本機能はCMOS出力バッファのPチャンネルトランジスタを常時オフにするものであり、TXD_i/SDA_i、SCL_i端子を完全にオープンドレインにする機能ではありません。

入力できる電圧の範囲については、電気的特性をご確認ください。

UFORM (ビットオーダ選択ビット) (b7)

UFORMビットはUiMRレジスタのSMD2~SMD0ビットが“001b”(クロック同期形シリアルI/Oモード)、または“101b”(UARTモードキャラクタ長8ビット)のとき有効です。

SMD2~SMD0ビットが“010b”(I²Cモード)のときは“1”に、“100b”(UARTモードキャラクタ長7ビット)または“110b”(UARTモードキャラクタ長9ビット)のときは“0”にしてください。

23.2.7 UARTi送受信制御レジスタ1 (UiC1) (i=0~2、5~7)

UARTi送受信制御レジスタ1 (i=0、1)				
		シンボル U0C1、U1C1	アドレス 024Dh、025Dh番地	リセット後の値 00XX 0010b
ビット シンボル	ビット名	機 能	RW	
TE	送信許可ビット	0: 送信禁止 1: 送信許可	RW	
TI	送信バッファ空フラグ	0: UiTBレジスタにデータあり 1: UiTBレジスタにデータなし	RO	
RE	受信許可ビット	0: 受信禁止 1: 受信許可	RW	
RI	受信完了フラグ	0: UiRBレジスタにデータなし 1: UiRBレジスタにデータあり	RO	
— (b5-b4)	何も配置されていない。書く場合、“0”を書いてください。 読んだ場合、その値は不定。		—	
UiLCH	データ論理選択ビット	0: 反転なし 1: 反転あり	RW	
UiERE	エラー信号出力許可ビット	0: 出力しない 1: 出力する	RW	

UARTi送受信制御レジスタ1(i=2、5~7)				
		シンボル U2C1 U5C1、U6C1、U7C1	アドレス 026Dh番地 028Dh、029Dh、02ADh番地	リセット後の値 0000 0010b 0000 0010b
ビット シンボル	ビット名	機 能	RW	
TE	送信許可ビット	0: 送信禁止 1: 送信許可	RW	
TI	送信バッファ空フラグ	0: UiTBレジスタにデータあり 1: UiTBレジスタにデータなし	RO	
RE	受信許可ビット	0: 受信禁止 1: 受信許可	RW	
RI	受信完了フラグ	0: UiRBレジスタにデータなし 1: UiRBレジスタにデータあり	RO	
UiIRS	UARTi送信割り込み要因 選択ビット	0: UiTBレジスタ空(TI=1) 1: 送信完了(TXEPT=1)	RW	
UiRRM	UARTi連続受信モード 許可ビット	0: 連続受信モード禁止 1: 連続受信モード許可	RW	
UiLCH	データ論理選択ビット	0: 反転なし 1: 反転あり	RW	
UiERE	エラー信号出力許可ビット	0: 出力しない 1: 出力する	RW	

UART0、UART1のUiIRS、UiRRMビットはUCONレジスタにあります。

UiLCH (データ論理選択ビット) (b6)

UiLCH ビットは、UiMR レジスタの SMD2 ~ SMD0 ビットが “001b” (クロック同期形シリアル I/O モード)、“100b” (UART モードキャラクタ長 7 ビット) または “101b” (UART モードキャラクタ長 8 ビット) のとき有効です。SMD2 ~ SMD0 ビットが “010b” (I²C モード) または “110b” (UART モードキャラクタ長 9 ビット) のときは “0” にしてください。

23.2.8 UART送受信制御レジスタ2 (UCON)

UART送受信制御レジスタ2			
ビット シンボル	シンボル UCON	アドレス 0250h番地	リセット後の値 X000 0000b
b7			
b6			
b5			
b4			
b3			
b2			
b1			
b0			
	U0IRS	UART0送信割り込み要因 選択ビット 0: 送信バッファ空(TI=1) 1: 送信完了(TXEPT=1)	RW
	U1IRS	UART1送信割り込み要因 選択ビット 0: 送信バッファ空(TI=1) 1: 送信完了(TXEPT=1)	RW
	U0RRM	UART0連続受信モード許可 ビット 0: 連続受信モード禁止 1: 連続受信モード許可	RW
	U1RRM	UART1連続受信モード許可 ビット 0: 連続受信モード禁止 1: 連続受信モード許可	RW
	CLKMD0	UART1CLK、CLKS選択 ビット0 CLKMD1=1のとき有効 0: CLK1からクロックを出力 1: CLKS1からクロックを出力	RW
	CLKMD1	UART1CLK、CLKS選択 ビット1 0: CLK出力はCLK1のみ 1: 送受信クロック複数端子出力機能選択	RW
	RCSP	UART0CTS/RTS分離ビット 0: CTS/RTS共通端子 1: CTS/RTS分離	RW
	— (b7)	何も配置されていない。書く場合、“0”を書いてください。 読んだ場合、その値は不定。	—

UART2、UART5~UART7のUiIRS、UiRRMビットはUiC1レジスタにあります。

CLKMD1 (UART1CLK、CLKS選択ビット1) (b5)

複数の送受信クロック出力端子を使用する場合、次の条件を満たしてください。

U1MRレジスタのCKDIRビット=0(内部クロック)

23.2.9 UARTi特殊モードレジスタ (UiSMR) (i=0~2、5~7)

UARTi特殊モードレジスタ(i=0~2、5~7)			
ビット シンボル	シンボル	アドレス	リセット後の値
b7	U0SMR、U1SMR、U2SMR U5SMR、U6SMR、U7SMR	0247h、0257h、0267h番地 0287h、0297h、02A7h番地	X000 0000b X000 0000b
b6			
b5			
b4			
b3			
b2			
b1			
b0			

ビット シンボル	ビット名	機能	RW
IICM	I ² Cモード選択ビット	0: I ² Cモード以外 1: I ² Cモード	RW
ABC	アービトレーションロスト 検出フラグ制御ビット	0: ビットごとに更新 1: バイトごとに更新	RW
BBS	バスビジーフラグ	0: ストップコンディション検出 1: スタートコンディション検出(ビジー)	RW
— (b3)	予約ビット	“0” にしてください。	RW
ABSCS	バス衝突検出サンプリング クロック選択ビット	0: 送受信クロックの立ち上がり 1: タイマAjのアンダフロー信号	RW
ACSE	送信許可ビット自動クリア 機能選択ビット	0: 自動クリア機能なし 1: バス衝突発生時自動クリア	RW
SSS	送信開始条件選択ビット	0: RXDiに同期しない 1: RXDiに同期する	RW
— (b7)	何も配置されていない。書く場合、“0”を書いてください。 読んだ場合、その値は不定。		—

BBS (バスビジーフラグ) (b2)

BBSビットはプログラムで“0”を書くと“0”になります(“1”を書いても変化しません)。

ABSCS (バス衝突検出サンプリングクロック選択ビット) (b4)

ABSCSビットが“1”の場合のUARTiとタイマAjの組み合わせは次のとおりです。

UART0、UART6：タイマA3のアンダフロー信号

UART1、UART7：タイマA4のアンダフロー信号

UART2、UART5：タイマA0のアンダフロー信号

SSS (送信開始条件選択ビット) (b6)

送信が始まると、SSSビットは“0”(RXDiに同期しない)になります。

23.2.10 UARTi特殊モードレジスタ2 (UiSMR2) (i=0~2、5~7)

UARTi特殊モードレジスタ2 (i=0~2、5~7)

ビット シンボル	ビット名	機 能	RW
IICM2	I ² Cモード選択ビット2	「表 23.18 I ² Cモード時の各機能」参照	RW
CSC	クロック同期化ビット	0: 禁止 1: 許可	RW
SWC	SCLウェイト出力ビット	0: 禁止 1: 許可	RW
ALS	SDA出力停止ビット	0: 禁止 1: 許可	RW
STAC	UARTi初期化ビット	0: 禁止 1: 許可	RW
SWC2	SCLウェイト出力ビット2	0: 送受信クロック 1: “L” 出力	RW
SDHI	SDA出力禁止ビット	0: 許可 1: 禁止(ハイインピーダンス)	RW
— (b7)	何も配置されていない。書く場合、“0”を書いてください。 読んだ場合、その値は不定。		—

シンボル: U0SMR2、U1SMR2、U2SMR2、U5SMR2、U6SMR2、U7SMR2
 アドレス: 0246h、0256h、0266h番地、0286h、0296h、02A6h番地
 リセット後の値: X000 0000b、X000 0000b

23.2.11 UArTi特殊モードレジスタ3 (UiSMR3) (i=0~2、5~7)

UArTi特殊モードレジスタ3 (i=0~2、5~7)						
b7	b6	b5	b4	シンボル	アドレス	リセット後の値
☐	☐	☐	☐	U0SMR3、U1SMR3、U2SMR3 U5SMR3、U6SMR3、U7SMR3	0245h、0255h、0265h番地 0285h、0295h、02A5h番地	000X 0X0Xb 000X 0X0Xb
ビット シンボル	ビット名		機能	RW		
— (b0)	何も配置されていない。書く場合、“0”を書いてください。 読んだ場合、その値は不定。			—		
CKPH	クロック位相設定ビット		0: クロック遅れなし 1: クロック遅れあり	RW		
— (b2)	何も配置されていない。書く場合、“0”を書いてください。 読んだ場合、その値は不定。			—		
NODC	クロック出力選択ビット		0: CLKiはCMOS出力 1: CLKiはNチャンネルオープンドレイン出力	RW		
— (b4)	何も配置されていない。書く場合、“0”を書いてください。 読んだ場合、その値は不定。			—		
DL0	SDAiデジタル 遅延値設定ビット		b7 b6 b5 0 0 0: 遅延なし 0 0 1: UiBRGカウントソースの1~2サイクル 0 1 0: UiBRGカウントソースの2~3サイクル 0 1 1: UiBRGカウントソースの3~4サイクル 1 0 0: UiBRGカウントソースの4~5サイクル 1 0 1: UiBRGカウントソースの5~6サイクル 1 1 0: UiBRGカウントソースの6~7サイクル 1 1 1: UiBRGカウントソースの7~8サイクル	RW		
DL1			RW			
DL2			RW			

NODC (クロック出力選択ビット) (b3)

本機能はCMOS出力バッファのPチャンネルトランジスタを常時オフにするものであり、CLKi端子を完全にオープンドレインにする機能ではありません。

入力できる電圧の範囲については、電気的特性をご確認ください。

DL2~DL0 (SDAiデジタル遅延値設定ビット) (b7~b5)

DL2~DL0ビットはI²Cモードで、SDAi出力にデジタル的に遅延を発生させるものです。I²Cモード以外の場合、“000b” (遅延なし) にしてください。

遅延量はSCLi端子、SDAi端子の負荷により変化します。また、外部クロックを使用した場合には、100ns程度、遅延が大きくなります。

23.2.12 UAR*T*i特殊モードレジスタ 4 (U*i*SMR4) (i=0~2、5~7)

UARTi特殊モードレジスタ 4 (i=0~2、5~7)					
シンボル		アドレス		リセット後の値	
b7 b6 b5 b4 b3 b2 b1 b0	U0SMR4、U1SMR4、 U2SMR4 U5SMR4、	0244h、0254h、0264h番地 0284h、0294h、02A4h番地		00h 00h	
ビット シンボル	ビット名	機能		RW	
STAREQ	スタートコンディション 生成ビット	0: クリア 1: スタート		RW	
RSTAREQ	リスタートコンディション 生成ビット	0: クリア 1: スタート		RW	
STPREQ	ストップコンディション 生成ビット	0: クリア 1: スタート		RW	
STSPSEL	SCL、SDA出力選択ビット	0: スタートコンディション、ストップ コンディション出力しない 1: スタートコンディション、ストップ コンディション出力する		RW	
ACKD	ACKデータビット	0: ACK 1: NACK		RW	
ACKC	ACKデータ出力許可ビット	0: シリアルインタフェースデータ出力 1: ACKデータ出力		RW	
SCLHI	SCL出力停止許可ビット	0: 禁止 1: 許可		RW	
SWC9	SCLウェイトビット3	0: SCL “L” ホールド禁止 1: SCL “L” ホールド許可		RW	

STAREQ (スタートコンディション生成ビット) (b0)

スタートコンディションが生成されたとき、“0” になります。

RSTAREQ (リスタートコンディション生成ビット) (b1)

リスタートコンディションが生成されたとき、“0” になります。

STPREQ (ストップコンディション生成ビット) (b2)

ストップコンディションが生成されたとき、“0” になります。

23.3 動作説明

23.3.1 クロック同期形シリアルI/Oモード

クロック同期形シリアルI/Oモードは、送受信クロックを用いて送受信を行うモードです。表 23.5 にクロック同期形シリアルI/Oモードの仕様を示します。

表 23.5 クロック同期形シリアルI/Oモードの仕様

項目	仕様
データフォーマット	キャラクタ長 8ビット
送受信クロック	<ul style="list-style-type: none"> • UiMR レジスタの CKDIR ビットが “0” (内部クロック) : $\frac{f_j}{2(n+1)}$ fj=f1SIO、f2SIO、f8SIO、f32SIO n=UiBRG レジスタの設定値 00h~FFh • CKDIR ビットが “1” (外部クロック) : CLKi 端子からの入力
送信制御、受信制御	CTS 機能、RTS 機能、CTS/RTS 機能禁止を選択可
送信開始条件	送信開始には、次の条件が必要(注1) <ul style="list-style-type: none"> • UiC1 レジスタの TE ビットが “1” (送信許可) • UiC1 レジスタの TI ビットが “0” (UiTB レジスタにデータあり) • CTS 機能を選択している場合、CTS\bar{i} 端子の入力が “L”
受信開始条件	受信開始には、次の条件が必要(注1) <ul style="list-style-type: none"> • UiC1 レジスタの RE ビットが “1” (受信許可) • UiC1 レジスタの TE ビットが “1” (送信許可) • UiC1 レジスタの TI ビットが “0” (UiTB レジスタにデータあり)
割り込み要求発生タイミング	送信割り込み 次のいずれかを選択可 <ul style="list-style-type: none"> • UiC1 または UCON レジスタの UiIRS ビットが “0” (送信バッファ空) : UiTB レジスタから UARTi 送信レジスタへデータ転送時(送信開始時) • UiIRS ビットが “1” (送信完了) : UARTi 送信レジスタからデータ送信完了時 受信割り込み • UARTi 受信レジスタから UiRB レジスタへデータ転送時(受信完了時)
エラー検出	オーバランエラー(注2) UiRB レジスタを読む前に次のデータ受信を開始し、次のデータの7ビット目を受信すると発生
選択機能	<ul style="list-style-type: none"> • CLK 極性選択 データの出力と入力タイミングが、送受信クロックの立ち上がりか立ち下がりを を選択可 • LSB ファースト、MSB ファースト選択 ビット0から送受信するか、またはビット7から送受信するかを選択可 • 連続受信モード選択 UiRB レジスタを読むことで、同時に受信許可状態になる • シリアルデータ論理切り替え 送受信データの論理値を反転する機能 • 送受信クロック複数端子出力選択(UART1) UART1の送受信クロック端子を2本設定し、プログラムで出力端子を選択可 • CTS/RTS 分離機能(UART0) CTS0 と RTS0 を別の端子から入出力する

i=0~2、5~7

注1. 外部クロックを選択している場合、UiC0 レジスタの CKPOL ビットが “0” (送受信クロックの立ち下がりで送信データ出力、立ち上がりで受信データ入力)のときは外部クロックが “H” の状態で、CKPOL ビットが “1” (送受信クロックの立ち上がりで送信データ出力、立ち下がりで受信データ入力)のときは外部クロックが “L” の状態で条件を満たしてください。

注2. オーバランエラーが発生した場合、UiRB レジスタの受信データは不定になります。また SiRIC レジスタの IR ビットは変化しません。

表 23.6 にクロック同期形シリアル I/O モード時の入出力端子の機能を示します。表 23.6 は、送受信クロック複数端子出力選択機能を非選択の場合です。また、表 23.7 にクロック同期形シリアル I/O モード時の P6_4 端子の機能を示します。

なお、UARTi の動作モード選択後、送信開始までは、TXDi 端子は“H”を出力します(N チャネルオープンドレイン出力選択時はハイインピーダンス状態)。

表 23.6 クロック同期形シリアル I/O モード時の入出力端子の機能(送受信クロック複数端子出力機能を非選択の場合)

端子名	入出力	機能	選択方法
TXDi	出力	シリアルデータ出力	(受信だけを行うときはダミーデータを出力)
RXDi	入力	シリアルデータ入力	端子を共用するポートの方向ビットを“0”にする
	入力	入力ポート	ポートの方向ビットを“0”にする(送信だけを行うときは入力ポートとして使用可)
CLKi	出力	送受信クロック出力	UiMR レジスタの CKDIR ビット=0
	入力	送受信クロック入力	UiMR レジスタの CKDIR ビット=1 端子を共用するポートの方向ビットを“0”にする
CTS \bar i/RTS \bar i	入力	CTS 入力	UiC0 レジスタの CRD ビット=0 UiC0 レジスタの CRS ビット=0 端子を共用するポートの方向ビットを“0”にする
	出力	RTS 出力	UiC0 レジスタの CRD ビット=0 UiC0 レジスタの CRS ビット=1
	入出力	入出力ポート	UiC0 レジスタの CRD ビット=1

i=0~2、5~7

表 23.7 クロック同期形シリアル I/O モード時の P6_4 端子の機能

端子の機能	ビットの設定値					
	U1C0 レジスタ		U0C0 レジスタ			PD6 レジスタ
	CRD	CRS	RCSP	CLKMD1	CLKMD0	PD6_4
P6_4	1	—	0	0	—	入力 : 0、出力 : 1
CTS1	0	0	0	0	—	0
RTS1	0	1	0	0	—	—
CTS0 (注1)	0	0	1	0	—	0
CLKS1	—	—	—	1(注2)	1	—

— : “0” または “1”

注1. この他に U0C0 レジスタの CRD ビットを“0” (CTS0/RTS0 許可)、U0C0 レジスタの CRS ビットを“1” (RTS0 選択) にしてください。

注2. CLKMD1 ビットが“1”で CLKMD0 ビットが“0”の場合は、次のレベルを出力します。

- U1C0 レジスタの CKPOL ビットが“0” : H
- U1C0 レジスタの CKPOL ビットが“1” : L

表 23.8にクロック同期形シリアルI/Oモード時の使用レジスタと設定値を示します。

表 23.8 クロック同期形シリアルI/Oモード時の使用レジスタと設定値 (注2)

レジスタ	ビット	機能
PCLKR	PCLK1	UiBRGのカウントソースを選択してください
UiTB	0~7	送信データを設定してください
	8	— (設定しないでよい) 書く場合は“0”にしてください
UiRB	0~7	受信データが読めます
	8、11、13~15	読んだ場合、その値は不定
	OER	オーバランエラーフラグ
UiBRG	0~7	ビットレートを設定してください
UiMR	SMD2~SMD0	“001b” にしてください
	CKDIR	内部クロック、外部クロックを選択してください
	4~6	“0” にしてください
	IOPOL	“0” にしてください
UiC0	CLK1~CLK0	UiBRGのカウントソースを選択してください
	CRS	CTSまたはRTSを使用する場合、どちらかを選択してください
	TXEPT	送信レジスタ空フラグ
	CRD	CTSまたはRTS機能の許可、または禁止を選択してください
	NCH	TXDi端子の出力形式を選択してください(注1)
	CKPOL	送受信クロックの極性を選択してください
	UFORM	LSBファースト、またはMSBファーストを選択してください
UiC1	TE	送受信を許可する場合、“1” にしてください
	TI	送信バッファ空フラグ
	RE	受信を許可する場合、“1” にしてください
	RI	受信完了フラグ
	UjIRS	UARTj送信割り込み要因を選択してください
	UjRRM	連続受信モードを使用する場合、“1” にしてください
	UiLCH	データ論理反転を使用する場合、“1” にしてください
	UiERE	“0” にしてください
UiSMR	0~7	“0” にしてください
UiSMR2	0~7	“0” にしてください
UiSMR3	0~2	“0” にしてください
	NODC	クロック出力形式を選択してください
	4~7	“0” にしてください
UiSMR4	0~7	“0” にしてください
UCON	U0IRS	UART0送信割り込み要因を選択してください
	U1IRS	UART1送信割り込み要因を選択してください
	U0RRM	連続受信モードを使用する場合、“1” にしてください
	U1RRM	連続受信モードを使用する場合、“1” にしてください
	CLKMD0	CLKMD1=1のとき送受信クロックを出力する端子を選択してください
	CLKMD1	UART1の送受信クロックを2端子から出力する場合、“1” にしてください
	RCSP	UART0のCTS0/RTSを分離する場合、“1” にしてください
	7	“0” にしてください

i=0~2、5~7 j=2、5~7

注1. TXD2端子はNチャネルオープンドレインです。U2C0レジスタのNCHビットは、何も配置されていませんので、書く場合“0”を書いてください。

注2. この表は手順を示すものではありません。




図 23.5 クロック同期形シリアルI/Oモード時の送信、受信タイミング例

23.3.1.1 送受信回路の初期化

送受信中断などで、送受信回路を初期化する場合は、次のようにしてください。

- UiRB レジスタ (i=0~2、5~7) の初期化手順
 - (1) UiC1 レジスタの RE ビットを “0” (受信禁止) にする。
 - (2) UiMR レジスタの SMD2~SMD0 ビットを “000b” (シリアルインタフェース無効) にする。
 - (3) UiMR レジスタの SMD2~SMD0 ビットを “001b” (クロック同期形シリアルI/Oモード) にする。
 - (4) UiC1 レジスタの RE ビットを “1” (受信許可) にする。
- UiTB レジスタの初期化手順
 - (1) UiMR レジスタの SMD2~SMD0 ビットを “000b” (シリアルインタフェース無効) にする。
 - (2) UiMR レジスタの SMD2~SMD0 ビットを “001b” (クロック同期形シリアルI/Oモード) にする。
 - (3) UiC1 レジスタの TE ビットの値にかかわらず “1” (送信許可) を書き込む。

23.3.1.2 CLK 極性選択

UiC0 レジスタ (i=0~2、5~7) の CKPOL ビットで送受信クロックの極性を選択できます。図 23.6 に送受信クロックの極性を示します。




図 23.6 送受信クロックの極性

23.3.1.3 LSBファースト、MSBファースト選択

U*i*C0レジスタ (i=0~2、5~7)のUFORMビットでビットオーダを選択できます。図 23.7にビットオーダを示します。




図 23.7 ビットオーダ

23.3.1.4 連続受信モード

連続受信モードは、受信バッファレジスタを読み出すことで受信許可状態になるモードです。このモードを選択すれば、受信許可状態にするために、送信バッファレジスタにダミーのデータを書き込む必要はありません。ただし、受信開始時には、ダミーで受信バッファレジスタを読み出す必要があります。

UiC1 または UCON レジスタの UiRRM ビット (i=0~2、5~7) を “1” (連続受信モード) にすると、UiRB レジスタを読むことで UiC1 レジスタの TI ビットが 0 (UiTB レジスタにデータあり) になります。UiRRM ビットが “1” の場合、プログラムで UiTB レジスタにダミーデータを書かないでください。

外部クロック使用時は、8 ビット目のデータを受信してから、次の送信が始まるまでに UiRB レジスタを読み出してください。

図 23.8 に連続受信モードの動作例を示します。




図 23.8 連続受信モードの動作例

23.3.1.5 シリアルデータ論理切り替え

UiC1レジスタ(i=0~2、5~7)のUiLCHビットが“1”(反転あり)の場合、UiTBレジスタに書いた値の論理を反転して送信します。UiRBレジスタを読むと、受信データの論理を反転した値が読めます。図 23.9にシリアルデータ論理を示します。




図 23.9 シリアルデータ論理

23.3.1.6 送受信クロック複数端子出力選択 (UART1)

UCONレジスタのCLKMD1~CLKMD0ビットで2本の送受信クロック出力端子から1本を選択できます(図 23.10)。この機能は、UART1の送受信クロックが内部クロックの場合に使用できます。




図 23.10 送受信クロック複数端子出力機能の使用例

23.3.1.7 $\overline{\text{CTS}}/\overline{\text{RTS}}$ 機能

$\overline{\text{CTS}}$ 機能は、 $\overline{\text{CTS}}_i/\overline{\text{RTS}}_i$ (i=0~2、5~7)端子に“L”を入力すると、送受信を開始させる機能です。 $\overline{\text{CTS}}_i/\overline{\text{RTS}}_i$ 端子の入力レベルが“L”になると、送受信を開始します。送受信の最中に入力レベルを“H”にした場合、次のデータから送受信を停止します。

$\overline{\text{RTS}}$ 機能は、受信準備が整ったとき、 $\overline{\text{CTS}}_i/\overline{\text{RTS}}_i$ 端子の出力レベルが“L”になります。CLK_i端子の最初の立ち下がりで出力レベルが“H”になります。

端子の機能選択は「表 23.6 クロック同期形シリアルI/Oモード時の入出力端子の機能(送受信クロック複数端子出力機能を非選択の場合)」を参照してください。

23.3.1.8 $\overline{\text{CTS}}/\overline{\text{RTS}}$ 分離機能 (UART0)

$\overline{\text{CTS}}_0/\overline{\text{RTS}}_0$ を分離し、 $\overline{\text{RTS}}_0$ をP6_0端子から出力、 $\overline{\text{CTS}}_0$ をP6_4端子から入力する機能です。この機能を使用する場合は次のようにしてください。

- U0C0レジスタのCRDビット=0 (UART0の $\overline{\text{CTS}}/\overline{\text{RTS}}$ 許可)
- U0C0レジスタのCRSビット=1 (UART0の $\overline{\text{RTS}}$ 出力)
- U1C0レジスタのCRDビット=0 (UART1の $\overline{\text{CTS}}/\overline{\text{RTS}}$ 許可)
- U1C0レジスタのCRSビット=0 (UART1の $\overline{\text{CTS}}$ 入力)
- UCONレジスタのRCSPビット=1 ($\overline{\text{CTS}}_0$ をP6_4端子から入力)
- UCONレジスタのCLKMD1ビット=0 (CLKS1を使用しない)

なお、 $\overline{\text{CTS}}/\overline{\text{RTS}}$ 分離機能使用時、UART1の $\overline{\text{CTS}}/\overline{\text{RTS}}$ 機能は使用できません。




図 23.11 $\overline{\text{CTS}}/\overline{\text{RTS}}$ 分離機能の使用例

23.3.2 クロック非同期形シリアルI/O (UART) モード

UARTモードは、任意のビットレート、ビットオーダを設定して送受信を行うモードです。表 23.9に UARTモードの仕様を示します。

表 23.9 UARTモードの仕様

項目	仕様
データフォーマット	<ul style="list-style-type: none"> • キャラクタビット 7ビット、8ビット、9ビットを選択可 • スタートビット 1ビット • パリティビット 奇数、偶数、なしを選択可 • ストップビット 1ビット、2ビットを選択可
送受信クロック	<ul style="list-style-type: none"> • UiMR レジスタのCKDIR ビットが0 (内部クロック) : $\frac{f_j}{16(n+1)}$ $f_j = f1SIO, f2SIO, f8SIO, f32SIO \quad n = UiBRG \text{ レジスタの設定値 } 00h \sim FFh$ • CKDIR ビットが“1” (外部クロック) : $\frac{f_{EXT}}{16(n+1)}$ $f_{EXT} \text{ は CLKi 端子からの入力 } \quad n = UiBRG \text{ レジスタの設定値 } 00h \sim FFh$
送信制御、受信制御	CTS機能、RTS機能、CTS/RTS機能禁止を選択可
送信開始条件	送信開始には、次の条件が必要 <ul style="list-style-type: none"> • UiC1 レジスタのTE ビットが“1” (送信許可) • UiC1 レジスタのTI ビットが“0” (UiTB レジスタにデータあり) • CTS機能を選択している場合、CTS_i端子の入力が“L”
受信開始条件	受信開始には、次の条件が必要 <ul style="list-style-type: none"> • UiC1 レジスタのRE ビットが“1” (受信許可) • スタートビットの検出
割り込み要求発生タイミング	送信割り込み 次の条件のいずれかを選択可 <ul style="list-style-type: none"> • UiC1 または UCON レジスタの UiIRS ビットが“0” (送信バッファ空) : UiTB レジスタから UARTi 送信レジスタへデータ転送時 (送信開始時) • UiIRS ビットが“1” (送信完了) : UARTi 送信レジスタからデータ送信完了時 受信割り込み <ul style="list-style-type: none"> • UARTi 受信レジスタから UiRB レジスタへデータ転送時 (受信完了時)
エラー検出	<ul style="list-style-type: none"> • オーバランエラー (注1) UiRB レジスタを読む前に次のデータ受信を開始し、次のデータの最終ストップビットの1つ前のビットを受信すると発生 • フレーミングエラー 設定した個数のストップビットが検出されなかったときに発生 • パリティエラー パリティ許可時にパリティビットとキャラクタビット中の1の個数が設定した個数でなかったときに発生 • エラーサムフラグ オーバランエラー、フレーミングエラー、パリティエラーのうちいずれかが発生した場合“1”になる
選択機能	<ul style="list-style-type: none"> • LSB ファースト、MSB ファースト選択 ビット0から送信、受信するか、またはビット7から送信、受信するかを選択可 • シリアルデータ論理切り替え 送信するデータの論理値を反転する機能。スタートビット、ストップビットは反転しない。 • TXD、RXD 入出力極性切り替え TXD 端子出力と RXD 端子入力を反転する機能。入出力するデータのレベルがすべて反転する。 • CTS/RTS 分離機能 (UART0) CTS0 と RTS0 を別の端子から入出力する。

i = 0~2、5~7

注1. オーバランエラーが発生した場合、UiRB レジスタの受信データは不定になります。また SiRIC レジスタの IR ビットは変化しません。

表 23.10に UARTモード時の入出力端子の機能を示します。表 23.11に UARTモード時の P6_4 端子の機能を示します。なお、UART_i の動作モード選択後、送信開始までは、TXD_i 端子は“H”を出力します(Nチャンネルオープンドレイン出力選択時はハイインピーダンス状態)。

表 23.10 UARTモード時の入出力端子の機能

端子名	入出力	機能	選択方法
TXD _i	出力	シリアルデータ出力	(受信だけを行うときは“H”を出力)
RXD _i	入力	シリアルデータ入力	端子を共用するポートの方向ビットを“0”にする
	入力	入力ポート	端子を共用するポートの方向ビットを“0”にする(送信だけを行うときは入力ポートとして使用可)
CLK _i	入出力	入出力ポート	UiMRレジスタのCKDIRビット=0
	入力	送受信クロック入力	UiMRレジスタのCKDIRビット=1 端子を共用するポートの方向ビットを“0”にする
CTS _i / RTS _i	入力	CTS入力	UiC0レジスタのCRDビット=0 UiC0レジスタのCRSビット=0 端子を共用するポートの方向ビットを“0”にする
	出力	RTS出力	UiC0レジスタのCRDビット=0 UiC0レジスタのCRSビット=1
	入出力	入出力ポート	UiC0レジスタのCRDビット=1

i=0~2、5~7

表 23.11 UARTモード時の P6_4 端子の機能

端子の機能	ビットの設定値				
	U1C0レジスタ		UCONレジスタ		PD6レジスタ
	CRD	CRS	RCSP	CLKMD1	PD6_4
P6_4	1	—	0	0	入力：0、出力：1
CTS ₁	0	0	0	0	0
RTS ₁	0	1	0	0	—
CTS ₀ (注1)	0	0	1	0	0

—：“0”または“1”

注1. この他にU0C0レジスタのCRDビットを“0”(CTS₀/RTS₀許可)、U0C0レジスタのCRSビットを“1”(RTS₀選択)にしてください。

表 23.12に UARTモード時の使用レジスタと設定値(注4)を示します。

表 23.12 UARTモード時の使用レジスタと設定値(注4)

レジスタ	ビット	機能
PCLKR	PCLK1	UiBRGのカウントソースを選択してください。
UiTB	0~8	送信データを設定してください(注1)
UiRB	0~8	受信データが読めます(注1、3)
	11	読んだ場合、その値は不定
	OER、FER、PER、SUM	エラーフラグ
UiBRG	0~7	ビットレートを設定してください
UiMR	SMD2~SMD0	キャラクタ長が7ビットの場合、“100b”を設定してください。
		キャラクタ長が8ビットの場合、“101b”を設定してください。
		キャラクタ長が9ビットの場合、“110b”を設定してください。
	CKDIR	内部クロック、外部クロックを選択してください
	STPS	ストップビットを選択してください
	PRY、PRYE	パリティの有無、偶数奇数を選択してください
	IOPOL	TXD/RXD入出力極性を選択してください
UiC0	CLK0、CLK1	UiBRGのカウントソースを選択してください
	CRS	CTSまたはRTS機能を使用する場合、どちらかを選択してください
	TXEPT	送信レジスタ空フラグ
	CRD	CTS/RTS機能の許可または禁止を選択してください
	NCH	TXDi端子の出力形式を選択してください(注2)
	CKPOL	“0”にしてください
	UFORM	キャラクタ長8ビット時、LSBファースト、MSBファーストを選択できます。キャラクタ長7ビットまたは9ビット時は“0”にしてください。
UiC1	TE	送信を許可する場合、“1”にしてください
	TI	送信バッファ空フラグ
	RE	受信を許可するとき、“1”にしてください
	RI	受信完了フラグ
	UjIRS	UARTj送信割り込み要因を選択してください
	UjRRM	“0”にしてください
	UiLCH	データ論理反転を使用する場合、“1”にしてください
	UiERE	“0”にしてください
UiSMR	0~7	“0”にしてください
UiSMR2	0~7	“0”にしてください
UiSMR3	0~7	“0”にしてください
UiSMR4	0~7	“0”にしてください
UCON	U0IRS	UART0送信割り込み要因を選択してください
	U1IRS	UART1送信割り込み要因を選択してください
	U0RRM	“0”にしてください
	U1RRM	“0”にしてください
	CLKMD0	CLKMD1=0なので無効
	CLKMD1	“0”にしてください
	RCSP	UART0のCTS0信号をP6_4端子から入力する場合、“1”にしてください
	7	“0”にしてください

i=0~2、5~7 j=2、5~7

- 注1. 使用するビットは次のとおりです。キャラクタ長7ビット：ビット0~6、キャラクタ長8ビット：ビット0~7、キャラクタ長9ビット：ビット0~8
- 注2. TXD2端子はNチャンネルオープンドレインです。U2C0レジスタのNCHビットは、何も配置されていませんので、書く場合“0”を書いてください。
- 注3. キャラクタ長7ビットの場合、ビット7、8の内容は不定です。
キャラクタ長8ビットの場合、ビット8の内容は不定です。
- 注4. この表は手順を示すものではありません。




図 23.12 UARTモード時の送信タイミング例




図 23.13 UARTモード時の受信タイミング例

23.3.2.1 ビットレート

UARTモードは、UiBRGレジスタ (i=0~2、5~7) で分周した周波数の16分周がビットレートになります。

UiBRGレジスタの設定値 (n) は次の式で求められます。

$$n = \frac{f_j}{\text{ビットレート (bps)} \times 16} - 1$$

$f_j = f1SIO、f2SIO、f8SIO、f32SIO$

$n = 00h \sim FFh$

表 23.13 にビットレートの設定例を示します。

表 23.13 ビットレート

ビットレート (bps)	UiBRGの カウントソース	周辺機能クロック f1: 16 MHz		周辺機能クロック f1: 24 MHz	
		UiBRG の 設定値: n	ビットレート (bps)	UiBRG の 設定値: n	ビットレート (bps)
1200	f8SIO	103 (67h)	1202	155 (9Bh)	1202
2400	f8SIO	51 (33h)	2404	77 (4Dh)	2404
4800	f8SIO	25 (19h)	4808	38 (26h)	4808
9600	f1SIO	103 (67h)	9615	155 (9Bh)	9615
14400	f1SIO	68 (44h)	14493	103 (67h)	14423
19200	f1SIO	51 (33h)	19231	77 (4Dh)	19231
28800	f1SIO	34 (22h)	28571	51 (33h)	28846
31250	f1SIO	31 (1Fh)	31250	47 (2Fh)	31250
38400	f1SIO	25 (19h)	38462	38 (26h)	38462
51200	f1SIO	19 (13h)	50000	28 (1Ch)	51724

23.3.2.2 送受信回路の初期化

送受信中断などで、送受信回路を初期化する場合は、次のようにしてください。

- UiRB レジスタ (i=0~2, 5~7) の初期化手順
 - (1) UiC1 レジスタの RE ビットを “0” (受信禁止) にする。
 - (2) UiC1 レジスタの RE ビットを “1” (受信許可) にする。
- UiTB レジスタの初期化手順
 - (1) UiMR レジスタの SMD2~SMD0 ビットを “000b” (シリアルインタフェース無効) にする。
 - (2) UiMR レジスタの SMD2~SMD0 ビットを再設定 (“001b”、“101b”、“110b”) にする。
 - (3) UiC1 レジスタの TE ビットの値にかかわらず “1” (送信許可) を書き込む。

23.3.2.3 LSB ファースト、MSB ファースト選択

図 23.14 に示すように、UiC0 レジスタの UFORM ビットでビットオーダを選択できます。この機能はキャラクタ長 8 ビットのときに有効です。




図 23.14 ビットオーダ

23.3.2.4 シリアルデータ論理切り替え

UiTB レジスタに書いた値の論理を反転して送信します。UiRB レジスタを読むと、受信データの論理を反転した値が読めます。図 23.15 にシリアルデータ論理を示します。




図 23.15 シリアルデータ論理

23.3.2.5 TXD、RXD入出力極性切り替え機能

TXDi端子出力とRXDi端子入力を反転する機能です。入出力するデータのレベルがすべて(スタートビット、ストップビット、パリティビットを含む)反転します。図 23.16にTXD、RXD入出力極性切り替えを示します。




図 23.16 TXD、RXD入出力極性切り替え

23.3.2.6 $\overline{\text{CTS}}/\overline{\text{RTS}}$ 機能

$\overline{\text{CTS}}$ 機能は、 $\overline{\text{CTS}}_i/\overline{\text{RTS}}_i$ (i=0~2、5~7)端子に“L”を入力すると、送信を開始させる機能です。 $\overline{\text{CTS}}_i/\overline{\text{RTS}}_i$ 端子の入力レベルが“L”になると、送信を開始します。送信の最中に入力レベルを“H”にした場合、次のデータから送信を停止します。

$\overline{\text{RTS}}$ 機能は、受信準備が整ったとき、 $\overline{\text{CTS}}_i/\overline{\text{RTS}}_i$ 端子の出力レベルが“L”になります。スタートビットの検出で出力レベルが“H”になります。

端子の機能選択は「表 23.10 UARTモード時の入出力端子の機能」を参照してください。

23.3.2.7 $\overline{\text{CTS}}/\overline{\text{RTS}}$ 分離機能 (UART0)

$\overline{\text{CTS}}_0/\overline{\text{RTS}}_0$ を分離し、 $\overline{\text{RTS}}_0$ をP6_0端子から出力、 $\overline{\text{CTS}}_0$ をP6_4端子から入力する機能です。この機能を使用する場合は次のようにしてください。

- U0C0レジスタのCRDビット=0 (UART0の $\overline{\text{CTS}}/\overline{\text{RTS}}$ 許可)
- U0C0レジスタのCRSビット=1 (UART0の $\overline{\text{RTS}}$ 出力)
- U1C0レジスタのCRDビット=0 (UART1の $\overline{\text{CTS}}/\overline{\text{RTS}}$ 許可)
- U1C0レジスタのCRSビット=0 (UART1の $\overline{\text{CTS}}$ 入力)
- UCONレジスタのRCSPビット=1 ($\overline{\text{CTS}}_0$ をP6_4端子から入力)
- UCONレジスタのCLKMD1ビット=0 (CLKS1を使用しない)

なお、 $\overline{\text{CTS}}/\overline{\text{RTS}}$ 分離機能使用時、UART1の $\overline{\text{CTS}}/\overline{\text{RTS}}$ 機能は使用できません。




図 23.17 $\overline{\text{CTS}}/\overline{\text{RTS}}$ 分離機能の使用例

23.3.3 特殊モード1 (I²Cモード)

I²Cモードは、簡易形I²Cインタフェースに対応したモードです。表 23.14にI²Cモードの仕様を、表 23.16~表 23.17にI²Cモード時の使用レジスタと設定値を、表 23.18にI²Cモード時の各機能を、図 23.18にI²Cモードのブロック図を示します。

表 23.18に示すように、UiMRレジスタのSMD2~SMD0ビットを“010b”に、UiSMRレジスタのIICMビットを1にするとI²Cモードになります。SDAi送信出力には遅延回路が付加されますので、SCLiが“L”になり安定した後、SDAi出力が変化します。

表 23.14 I²Cモードの仕様

項目	仕様
データフォーマット	キャラクタ長 8ビット
送受信クロック	<ul style="list-style-type: none"> • マスタ時 UiMRレジスタのCKDIRビットが“0”(内部クロック): $\frac{f_j}{2(n+1)}$ f_j=f1SIO、f2SIO、f8SIO、f32SIO n=UiBRGレジスタの設定値 00h~FFh • スレーブ時 CKDIRビットが“1”(外部クロック): SCLi端子からの入力
送信開始条件	送信開始には、次の条件が必要(注1) <ul style="list-style-type: none"> • UiC1レジスタのTEビットが“1”(送信許可) • UiC1レジスタのTIビットが“0”(UITBレジスタにデータあり)
受信開始条件	受信開始には、次の条件が必要(注1) <ul style="list-style-type: none"> • UiC1レジスタのREビットが“1”(受信許可) • UiC1レジスタのTEビットが“1”(送信許可) • UiC1レジスタのTIビットが“0”(UITBレジスタにデータあり)
割り込み要求発生タイミング	送信割り込み <ul style="list-style-type: none"> • アクノリッジ未検出、または送信 受信割り込み <ul style="list-style-type: none"> • アクノリッジ未検出、または受信 スタートコンディション検出、ストップコンディション検出割り込み <ul style="list-style-type: none"> • スタートコンディション、ストップコンディション検出
エラー検出	オーバランエラー(注2) UiRBレジスタを読む前に次のデータ受信を開始し、次のデータの8ビット目を受信すると発生
選択機能	<ul style="list-style-type: none"> • アービトレーションロスト UiRBレジスタのABTビットの更新タイミングを選択可 • SDAiデジタル遅延 デジタル遅延なし、またはUiBRGカウントソースの2~8サイクルの遅延を選択可 • クロック位相設定 クロック遅れあり、なしを選択可

i=0~2、5~7

注1. 外部クロックを選択している場合、外部クロックが“H”の状態条件を満たしてください。

注2. オーバランエラーが発生した場合、UiRBレジスタ受信データは不定になります。




図 23.18 I²Cモードのブロック図

表 23.15 I²Cモード時の入出力端子

端子	入出力	機能
SCLi (注1)	入出力	クロック入出力
SDAi (注1)	入出力	データ入出力

i = 0~2、5~7

注1. CLKi、 $\overline{\text{CTS}}i/\overline{\text{RTS}}i$ 端子は使用しません (入出力ポートに使用できます)。

表 23.16 I²C モード時の使用レジスタと設定値 (1/2) (注3)

レジスタ	ビット	機能	
		マスタ時	スレーブ時
PCLKR	PCLK1	UiBRGのカウンタソースを選択してください	UiBRGのカウンタソースを選択してください
UiTB	0~7	送信データを設定してください	送信データを設定してください
	8	— (設定しないでよい)	— (設定しないでよい)
UiRB	0~7	受信データが読めます	受信データが読めます
	8	ACK、NACKが入ります	ACK、NACKが入ります
	ABT	アービトレーションロスト検出フラグ	無効
	OER	オーバランエラーフラグ	オーバランエラーフラグ
	13~15	読んだ場合、その値は不定	読んだ場合、その値は不定
UiBRG	0~7	ビットレートを設定してください	無効
UiMR	SMD2~SMD0	“010b” にしてください	“010b” にしてください
	CKDIR	“0” にしてください	“1” にしてください
	4~6	“0” にしてください	“0” にしてください
	IOPOL	“0” にしてください	“0” にしてください
UiC0	CLK1~CLK0	UiBRGのカウンタソースを選択してください	無効
	CRS	CRD=1なので無効	CRD=1なので無効
	TXEPT	送信レジスタ空フラグ	送信レジスタ空フラグ
	CRD(注2)	“1” にしてください	“1” にしてください
	NCH	“1” にしてください(注1)	“1” にしてください(注1)
	CKPOL	“0” にしてください	“0” にしてください
	UFORM	“1” にしてください	“1” にしてください
UiC1	TE	送信を許可する場合、“1” にしてください	送信を許可する場合、“1” にしてください
	TI	送信バッファ空フラグ	送信バッファ空フラグ
	RE	受信を許可する場合、“1” にしてください	受信を許可する場合、“1” にしてください
	RI	受信完了フラグ	受信完了フラグ
	UjIRS	“1” にしてください	“1” にしてください
	UjRRM、 UiLCH、UiERE	“0” にしてください	“0” にしてください
UiSMR	IICM	“1” にしてください	“1” にしてください
	ABC	アービトレーションロスト検出タイミングを選択してください	無効
	BBS	バスビジーフラグ	バスビジーフラグ
	3~7	“0” にしてください	“0” にしてください
UiSMR2	IICM2	「表 23.18 I ² C モード時の各機能」参照	「表 23.18 I ² C モード時の各機能」参照
	CSC	クロック同期化を許可する場合、“1” にしてください	“0” にしてください
	SWC	クロックの9ビット目の立ち下がりでのSCLi出力を“L”出力固定にする場合、“1” にしてください	クロックの9ビット目の立ち下がりでのSCLi出力を“L”出力固定にする場合、“1” にしてください
	ALS	アービトレーションロスト検出時にSDAiの出力を停止する場合“1” にしてください	“0” にしてください
	STAC	“0” にしてください	スタートコンディション検出でUARTiを初期化する場合、“1” にしてください
	SWC2	SCLiの出力を強制的に“L”にする場合、“1” にしてください	SCLiの出力を強制的に“L”にする場合、“1” にしてください
	SDHI	SDAi出力を禁止をする場合、“1” にしてください	SDAi出力を禁止をする場合、“1” にしてください
7	“0” にしてください	“0” にしてください	

i=0~2、5~7 *j*=2、5~7

- 注1. TXD2端子はNチャンネルオープンドレインです。U2C0レジスタのNCHビットは、何も配置されていませんので、書く場合“0”を書いてください。
- 注2. UART1をI²Cモードで使用しているときに、UART0のCTS/RTS分離機能を許可する場合、U1C0レジスタのCRDビットを“0”(CTS/RTS許可)、CRSビットを“0”(CTS入力)にしてください。
- 注3. この表は手順を示すものではありません。

表 23.17 I²Cモード時の使用レジスタと設定値(2/2) (注1)

レジスタ	ビット	機能	
		マスタ時	スレーブ時
UiSMR3	0、2、4 NODC	“0” にしてください	“0” にしてください
	CKPH	「表 23.18 I ² Cモード時の各機能」参照	「表 23.18 I ² Cモード時の各機能」参照
	DL2~DL0	SDAiのデジタル遅延値を設定してください	SDAiのデジタル遅延値を設定してください
UiSMR4	STAREQ	スタートコンディションを生成する場合、“1” にしてください	“0” にしてください。
	RSTAREQ	リスタートコンディションを生成する場合、“1” にしてください	“0” にしてください。
	STPREQ	ストップコンディションを生成する場合、“1” にしてください	“0” にしてください。
	STSPSEL	各コンディション出力時に“1” にしてください	“0” にしてください。
	ACKD	ACK、NACKを選択してください	ACK、NACKを選択してください
	ACKC	ACKデータを出力する場合、“1” にしてください	ACKデータを出力する場合、“1” にしてください
	SCLHI	ストップコンディション検出時にSCLi出力を停止する場合、“1” にしてください	“0” にしてください。
	SWC9	“0” にしてください	クロックの9ビット目の次の立ち下がりでSCLiを“L”ホールドにする場合、“1” にしてください
UCON	U0IRS	“1” にしてください	“1” にしてください
	U1IRS	“1” にしてください	“1” にしてください
	U0RRM	“0” にしてください	“0” にしてください
	U1RRM	“0” にしてください	“0” にしてください
	CLKMD0	“0” にしてください	“0” にしてください
	CLKMD1	“0” にしてください	“0” にしてください
	RCSP	“0” にしてください	“0” にしてください
	7	“0” にしてください	“0” にしてください

i=0~2、5~7

SMD2~SMD0 : UiMRレジスタのビット

CKPOL : UiC0レジスタのビット

ICM : UiSMRレジスタのビット

ICM2 : UiSMR2レジスタのビット

CKPH : UiSMR3レジスタのビット

注1. この表は手順を示すものではありません。

I²Cモードでは、UiSMR2レジスタのIICM2ビットとUiSMR3レジスタのCKPHビットの組み合わせで、機能やタイミングが変わります。図 23.19 に UiRB レジスタへの転送、割り込みのタイミングを示します。UiRB レジスタへの転送タイミング、UiRB レジスタに格納されるデータのビット位置、割り込みの種類、割り込み要求とDMA要求の発生タイミングは、この図を参照してください。

その他の機能のクロック同期シリアルI/Oモードとの比較を、表 23.18 に I²Cモード時の各機能を示します。

表 23.18 I²Cモード時の各機能

機能	クロック同期シリアルI/Oモード (SMD2~SMD0=001b, IICM=0)	I ² Cモード(SMD2~SMD0=010b,IICM=1)			
		IICM2=0(NACK/ACK割り込み)		IICM2=1(UART送信/UART受信割り込み)	
		CKPH=0 (クロック遅れなし)	CKPH=1 (クロック遅れあり)	CKPH=0 (クロック遅れなし)	CKPH=1 (クロック遅れあり)
スタートコンディション検出 ストップコンディション検出 割り込み	—	スタートコンディション検出、ストップコンディション検出 (「図 23.21 STSPSELビットの機能」参照)			
送信、NACK割り込み(注2)	UARTi送信 送信開始、または送信 完了(UiIRSで選択)	アクノリッジ未検出(NACK) 9ビット目のSCLiの立ち上がり		UARTi送信 9ビット目のSCLiの 立ち上がり	UARTi送信 9ビット目の次のSCLi の立ち下がり
受信、ACK割り込み(注2)	UARTi受信 8ビット目の受信時 CKPOL=0(立ち上がり) CKPOL=1(立ち下がり)	アクノリッジ検出(ACK) 9ビット目のSCLiの立ち上がり		UARTi受信 9ビット目のSCLiの立ち下がり	
UART受信シフト レジスタからUiRB レジスタへのデータ 転送タイミング	CKPOL=0(立ち上がり) CKPOL=1(立ち下がり)	9ビット目のSCLiの立ち上がり		9ビット目のSCLiの 立ち下がり	9ビット目のSCLiの立 ち下がり、立ち上 がり
UARTi送信出力遅延	遅延なし	遅延あり			
ノイズフィルター幅	15ns	200ns			
RXD _i ,SCL _i 端子レベルの読 み込み	対応するポート方向ビッ トが0の場合、可能	対応するポート方向ビットの内容に関係なく、可能			
TXD _i ,SDA _i 出力の初期値	CKPOL=0(H) CKPOL=1(L)	I ² Cモード設定前に、ポートレジスタに設定した値(注1)			
SCL _i の初期値、終了値	—	H	L	H	L
DMA1、DMA3要因 (注2)	UARTi受信	アクノリッジ検出(ACK)		UARTi受信 9ビット目のSCL _i の立ち下がり	
受信データ読み出し	1~8ビット目をUiRBレ ジスタのビット0~7に 格納	1~8ビット目をUiRBレジスタのビット7~ 0に格納		1~7ビット目を UiRBレジスタの ビット6~0に、8 ビット目をUiRBレ ジスタのビット8に 格納	受信割り込みで読み出 した場合、 1~7ビット目をUiRB レジスタのビット6~ 0に、8ビット目を UiRBレジスタのビッ ト8に格納。 送信割り込みで読み出 した場合、 1~8ビット目をUiRB レジスタのビット7~ 0に格納

i=0~2、5~7

SMD2~SMD0 : UiMRレジスタのビット

CKPOL : UiC0レジスタのビット

IICM : UiSMRレジスタのビット

IICM2 : UiSMR2レジスタのビット

CKPH : UiSMR3レジスタのビット

注1. SDA_i出力の初期値は、SMD2~SMD0ビットが“000b”(シリアルインタフェースが無効)の状態を設定してください。

注2. 「図 23.19 UiRBレジスタへの転送、割り込みのタイミング」参照。




図 23.19 UIRBレジスタへの転送、割り込みのタイミング

23.3.3.1 スタートコンディション、ストップコンディションの検出

スタートコンディション検出またはストップコンディション検出を判定します。

スタートコンディション検出割り込み要求は、SCLi端子が“H”の状態でSDAi端子が“H”から“L”に変化すると発生します。ストップコンディション検出割り込み要求は、SCLi端子が“H”の状態でSDAi端子が“L”から“H”に変化すると発生します。

スタートコンディション検出割り込みと、ストップコンディション検出割り込みは、割り込み制御レジスタ、ベクタを共用していますので、どちらの要求による割り込みかは、UiSMRレジスタのBBSビットで判定してください。




図 23.20 スタートコンディション、ストップコンディションの検出

23.3.3.2 スタートコンディション、ストップコンディションの出力

UiSMR4レジスタ (i=0~2、5~7)のSTAREQビットを“1”(スタート)にするとスタートコンディションを生成します。

UiSMR4レジスタのRSTAREQビットを“1”(スタート)にするとリスタートコンディションを生成します。

UiSMR4レジスタのSTPREQビットを“1”(スタート)にするとストップコンディションを生成します。出力の手順は次の通りです。

- (1) STAREQビット、RSTAREQビット、またはSTPREQビットを“1”(スタート)にする
- (2) UiSMR4レジスタのSTSPSELビットを“1”(出力)にする

表 23.19 と図 23.21 に STSPSEL ビットの機能を示します。

表 23.19 STSPSELビットの機能

機能	STSPSEL=0	STSPSEL=1
SCLi、SDAi端子の出力	送受信クロック、データを出力。 スタートコンディション、ストップコン ディションの出力はポートを使ったプロ グラムで実現 (ハードウェアによる自動生成はしない)	STAREQビット、RSTAREQビット、 STPREQビットに従って、スタートコン ディション、ストップコンディションを 出力
スタートコンディション、ス トップコンディション割り込 み要求発生タイミング	スタートコンディション、ストップコン ディション検出	スタートコンディション、ストップコン ディション生成終了




図 23.21 STSPSELビットの機能

23.3.3.3 アービトレーション

SCLiの立ち上がりのタイミングで、送信データとSDAi端子入力データの不一致を判定します。UiSMRレジスタのABCビットで、UiRBレジスタのABTビットの更新タイミングを選択します。ABCビットが“0”(ビットごとに更新)の場合、判定時に不一致を検出すると同時にABTビットが“1”(不一致検出)に、検出しないと“0”(未検出)になります。ABCビットを“1”にすると、判定時に一度でも不一致が検出された場合、9ビット目のクロックの立ち下がりABTビットが“1”になります。なお、バイトごとに更新する場合は、1バイト目のアクノリッジ検出完了後、ABTビットを“0”にしてから、次の1バイトを送受信してください。

UiSMR2レジスタのALSビットを“1”(SDA出力停止許可)にすると、アービトレーションロストが発生しABTビットが“1”になったとき、同時にSDAi端子がハイインピーダンス状態になります。

23.3.3.4 送受信クロック

「図 23.19 UiRB レジスタへの転送、割り込みのタイミング」に示すような送受信クロックで送受信を行います。

UiSMR2 レジスタの CSC ビットは内部で生成したクロック (内部 SCLi) と、SCLi 端子に入力される外部クロックの同期をとるためのビットです。CSC ビットを “1” (クロック同期化を許可) にすると、内部 SCLi が “H” の場合、SCLi 端子に立ち下がりエッジがあれば内部 SCLi を “L” とし、UiBRG レジスタの値をリロードして L 区間のカウントを開始します。また、SCLi 端子が “L” のとき、内部 SCLi が “L” から “H” に変化するとカウントを停止し、SCLi 端子が “H” になるとカウントを再開します。したがって、UARTi の送受信クロックは、内部 SCLi と SCLi 端子の信号の論理積になります。なお、送受信クロックは内部 SCLi の 1 ビット目の立ち下がりの半周期前から 9 ビット目の立ち上がりまでの期間で動作します。この機能を使用する場合、送受信クロックは内部クロックを選択してください。

UiSMR2 レジスタの SWC ビットでクロックの 9 ビット目の立ち下がりで、SCLi 端子が “L” 出力固定になるか “L” 出力固定を解除するかを選択できます。

UiSMR4 レジスタの SCLHI ビットを “1” (許可) にすると、ストップコンディション検出時に SCLi 出力を停止します (ハイインピーダンス状態)。

UiSMR2 レジスタの SWC2 ビットを “1” (“L” 出力) にすると、送受信中でも SCLi 端子から強制的に “L” を出力できます。SWC2 ビットを “0” (送受信クロック) にすると、SCLi 端子からの “L” 出力は解除され、送受信クロックが入出力されます。

UiSMR3 レジスタの CKPH ビットが “1” のとき、UiSMR4 レジスタの SWC9 ビットを “1” (SCL “L” ホールド許可) にすると、クロックの 9 ビット目の次の立ち下がりで SCLi 端子は “L” 出力固定になります。SWC9 ビットを “0” (SCL “L” ホールド禁止) にすると “L” 出力固定は解除されます。

23.3.3.5 SDA 出力

UiTB レジスタのビット 7~0 (D7~D0) に書いた値を、D7 から順に出力します。9 ビット目 (D8) は ACK または NACK です。

SDAi 送信出力の初期値は、UiSMR レジスタの IICM ビットが “1” (I²C モード) で、UiMR レジスタの SMD2~SMD0 ビットが “000b” (シリアルインタフェースは無効) の状態で設定してください。

UiSMR3 レジスタの DL2~DL0 ビットにより SDAi の出力を遅延なし、または UiBRG カウントソースの 1~8 サイクルの遅延を設定できます。

UiSMR2 レジスタの SDHI ビットを “1” (SDA 出力禁止) にすると、SDAi 端子が強制的にハイインピーダンス状態になります。なお、SDHI ビットは UARTi の送受信クロックの立ち上がりのタイミングで書かないでください。UiRB レジスタの ABT ビットが “1” (検出) になる場合があります。

23.3.3.6 SDA 入力

UiSMR2 レジスタの IICM2 ビットが “0” のとき、受信したデータの 1~8 ビット目 (D7~D0) を UiRB レジスタのビット 7~0 に格納します。9 ビット目 (D8) は ACK または NACK です。

IICM2 ビットが “1” のとき、受信したデータの 1~7 ビット目 (D7~D1) を UiRB レジスタのビット 6~0 に、8 ビット目 (D0) を UiRB レジスタのビット 8 に格納します。IICM2 ビットが “1” のときでも、UiSMR3 レジスタの CKPH ビットが “1” であれば、9 ビット目のクロックの立ち上がり後に UiRB レジスタを読み出すことにより、IICM2 ビットが “0” のときと同様のデータが読めます。

23.3.3.7 ACK、NACK

UiSMR4レジスタのSTSPSELビットが“0”(スタートコンディション、ストップコンディションを生成しない)でUiSMR4レジスタのACKCビットが“1”(ACKデータ出力)の場合、UiSMR4レジスタのACKDビットの値がSDAi端子から出力されます。

UiSMR2レジスタのIICM2ビットが“0”の場合、NACK割り込み要求は、送信クロックの9ビット目の立ち上がり時にSDAi端子が“H”のままであると発生します。ACK割り込み要求は、送信クロックの9ビット目の立ち上がり時にSDAi端子が“L”ならば発生します。

DMA1、DMA3要求要因にACKiを選択すると、アクノリッジ検出によってDMA転送を起動できます。

23.3.3.8 送受信初期化

UiSMR2レジスタのSTACビットを“1”(UARTi初期化許可)にし、スタートコンディションを検出すると次のように動作します。

- 送信シフトレジスタは初期化され、UiTBレジスタの内容が送信シフトレジスタに転送されます。これにより、次に入力されたクロックを1ビット目として送信を開始します。ただし、UARTi出力値はクロックが入って1ビット目のデータが出力されるまでの間は変化せず、スタートコンディションを検出した時点の値のままです。
- 受信シフトレジスタは初期化され、次に入力されたクロックを1ビット目として受信が開始されます。
- UiSMR2レジスタのSWCビットが“1”(SCLウェイト出力許可)になります。これにより、クロックの9ビット目の立ち下がりでSCLi端子が“L”になります。

なお、この機能を使用しUARTiの送受信を開始した場合、UiC1レジスタのTIビットは変化しません。また、この機能を使用する場合、送受信クロックは外部クロックを選択してください。

23.3.4 特殊モード2

1つのマスタから、複数のスレーブへシリアル通信できます。また、送受信クロックの極性と位相を選択できます。表 23.20 に特殊モード2の仕様を示します。

表 23.20 特殊モード2の仕様

項目	仕様
データフォーマット	キャラクタ長 8ビット
送受信クロック	<ul style="list-style-type: none"> マスタモード UiMR レジスタの CKDIR ビットが “0” (内部クロック選択) : $\frac{f_j}{2(n+1)}$ fj=f1SIO、f2SIO、f8SIO、f32SIO n : UiBRG レジスタ設定値 00h~FFh スレーブモード CKDIR ビットが “1” (外部クロック選択) : CLKi 端子からの入力
送信制御、受信制御	入出力ポートで制御
送信開始条件	送信開始には次の条件が必要(注1) <ul style="list-style-type: none"> UiC1 レジスタの TE ビットが “1” (送信許可) UiC1 レジスタの TI ビットが “0” (UITB レジスタにデータあり)
受信開始条件	受信開始には、次の条件が必要(注1) <ul style="list-style-type: none"> UiC1 レジスタの RE ビットが “1” (受信許可) TE ビットが “1” (送信許可) TI ビットが “0” (UITB レジスタにデータあり)
割り込み要求発生タイミング	送信割り込み 次の条件のいずれかを選択可 <ul style="list-style-type: none"> UiC1 または UCON レジスタの UiIRS ビットが “0” (送信バッファ空) : UITB レジスタから UARTi 送信レジスタへデータ転送時(送信開始時) UiIRS ビットが “1” (送信完了) : UARTi 送信レジスタからデータ送信完了時 受信割り込み <ul style="list-style-type: none"> UARTi 受信レジスタから UiRB レジスタへデータ転送時(受信完了時)
エラー検出	オーバランエラー(注2) UiRB レジスタを読む前に次のデータ受信を開始し、次のデータの7ビット目を受信すると発生
選択機能	<ul style="list-style-type: none"> CLK 極性選択 データの出力と入力タイミングが、送受信クロックの立ち上がりか立ち下がりかを選択可 LSB ファースト、MSB ファースト選択 ビット0から送受信するか、またはビット7から送受信するかを選択可 連続受信モード選択 UiRB レジスタを読むことで、同時に受信許可状態になる シリアルデータ論理切り替え 送受信データの論理値を反転する機能 クロック位相選択 送受信クロックの極性と相の4つの組み合わせを選択可

i=0~2、5~7

注1. 外部クロックを選択している場合、UiC0 レジスタの CKPOL ビットが “0” (送受信クロックの立ち下がり) で送信データ出力、立ち上がりで受信データ入力) のときは外部クロックが “H” の状態で、CKPOL ビットが “1” (送受信クロックの立ち上がり) で送信データ出力、立ち下がりで受信データ入力) のときは外部クロックが “L” の状態で条件を満たしてください。

注2. オーバランエラーが発生した場合、UiRB レジスタの受信データは不定になります。また SiRIC レジスタの IR ビットは変化しません。

図 23.22 に特殊モード2の通信制御例(UART2)を、表 23.21 に特殊モード2時の入出力端子を示します。




図 23.22 特殊モード2の通信制御例(UART2)

表 23.21 特殊モード2時の入出力端子

端子名	入出力	機能	選択方法
CLKi	出力	クロック出力	UiMRレジスタのCKDIRビット=0
	入力	クロック入力	UiMRレジスタのCKDIRビット=1 端子を共用するポートの方向ビットを“0”にする
TxDi	出力	シリアルデータ出力 (受信だけを行うときはダミーデータを出力)	(受信だけを行うときはダミーデータを出力)
RXDi	入力	シリアルデータ入力	端子を共用するポートの方向ビットを“0”にする
	入力	入力ポート	端子を共用するポートの方向ビットを“0”にする (送信だけを行うときは入力ポートとして使用可)

i=0~2、5~7

CTS_i/RTS_i端子は使用しません(入出力ポートに使用できます)。

表 23.22 特殊モード2時の使用レジスタと設定値 (注2)

レジスタ	ビット	機能
PCLKR	PCLK1	UiBRGのカウンタソースを選択してください
UiTB	0~7	送信データを設定してください
	8	— (設定しないでよい) 書く場合は“0”にしてください
UiRB	0~7	受信データが読めます
	OER	オーバランエラーフラグ
	8、11、13~15	読んだ場合、その値は不定
UiBRG	0~7	ビットレートを設定してください
UiMR	SMD2~SMD0	“001b”にしてください
	CKDIR	マスタモードの場合“0”に、スレーブモードの場合“1”にしてください
	4~6	“0”にしてください
	IOPOL	“0”にしてください
UiC0	CLK0,CLK1	UiBRGのカウンタソースを選択してください
	CRS	CRD=1なので無効
	TXEPT	送信レジスタ空フラグ
	CRD	“1”にしてください
	NCH	TXD <i>i</i> 端子の出力形式を選択してください(注1)
	CKPOL	UiSMR3レジスタのCKPHビットとの組み合わせでクロック位相が設定できません
	UFORM	LSBファーストまたはMSBファーストを選択してください
UiC1	TE	送受信許可する場合、“1”にしてください
	TI	送信バッファ空フラグ
	RE	受信を許可する場合、“1”にしてください
	RI	受信完了フラグ
	UJIRS	UART <i>j</i> 送信割り込み要因を選択してください
	UJRRM	連続受信モードを使用する場合、“1”にしてください
	UiLCH	データ論理反転を使用する場合、“1”にしてください
	UIERE	“0”にしてください
UiSMR	0~7	“0”にしてください
UiSMR2	0~7	“0”にしてください
UiSMR3	CKPH	UiC0レジスタのCKPOLビットとの組み合わせでクロック位相が設定できます
	NODC	“0”にしてください
	0、2、4~7	“0”にしてください
UiSMR4	0~7	“0”にしてください
UCON	U0IRS	UART0送信割り込み要因を選択してください
	U1IRS	UART1送信割り込み要因を選択してください
	U0RRM	連続受信モードを使用する場合、“1”にしてください
	U1RRM	連続受信モードを使用する場合、“1”にしてください
	CLKMD0	CLKMD1=0なので無効
	CLKMD1、RCSP、7	“0”にしてください

i=0~2、5~7 *j*=2、5~7

注1. TXD2端子はNチャネルオープンドレインです。U2C0レジスタのNCHビットは、何も配置されていないので、書く場合“0”を書いてください。

注2. この表は手順を示すものではありません。

23.3.4.1 クロック位相設定機能

UiSMR3 レジスタの CKPH ビットと UiC0 レジスタの CKPOL ビットで送受信クロックの相と極性の4つの組み合わせを選択できます。

送受信クロックの極性と相は、送受信を行うマスタとスレーブで同じにしてください。

図 23.23 にマスタ(内部クロック)の場合の送受信のタイミングを示します。

図 23.24 にスレーブ(外部クロック)の場合の送受信のタイミング(CKPH=0)、図 23.25 にスレーブ(外部クロック)の場合の送受信のタイミング(CKPH=1)を示します。




図 23.23 マスタ(内部クロック)の場合の送受信のタイミング




図 23.24 スレーブ(外部クロック)の場合の送受信のタイミング(CKPH=0)




図 23.25 スレーブ(外部クロック)の場合の送受信のタイミング(CKPH=1)

23.3.5 特殊モード3 (IEモード)

UARTモードの1バイトの波形でIEBusの1ビットに近似させるモードです。

表 23.23 に IE モード時の使用レジスタと設定値 (注4)、図 23.26 にバス衝突検出機能関連ビットの機能を示します。

TXDi端子(i=0~2、5~7)の出力レベルとRXDi端子の入力レベルが異なる場合、UARTiバス衝突検出割り込み要求が発生します。

UART0、UART1のバス衝突検出機能を使用する場合は、IFSR2AレジスタのIFSR26ビットとIFSR27ビットで選択してください。

表 23.23 IEモード時の使用レジスタと設定値 (注4)

レジスタ	ビット	機能
UiTB	0~8	送信データを設定してください
UiRB(注3)	0~8	受信データが読めます
	OER、FER、PER、SUM	エラーフラグ
UiBRG	0~7	ビットレートを設定してください
UiMR	SMD2~SMD0	“110b” にしてください
	CKDIR	内部クロック、外部クロックを選択してください
	STPS	“0” にしてください
	PRY	PRYE=0なので無効
	PRYE	“0” にしてください
	IOPOL	TXD、RXD入出力極性を選択してください
UIC0	CLK1~CLK0	UiBRGのカウントソースを選択してください
	CRS	CRD=1なので無効
	TXEPT	送信レジスタ空フラグ
	CRD	“1” にしてください
	NCH	TXDi端子の出力形式を選択してください(注2)
	CKPOL	“0” にしてください
	UFORM	“0” にしてください
UIC1	TE	送信を許可する場合、“1” にしてください
	TI	送信バッファ空フラグ
	RE	受信を許可する場合、“1” にしてください
	RI	受信完了フラグ
	UjIRS(注1)	UARTj送信割り込み要因を選択してください
	UjRRM(注1)、UiLCH、UiERE	“0” にしてください
UiSMR	0~3、7	“0” にしてください
	ABSCS	バス衝突検出サンプリングタイミングを選択してください
	ACSE	送信許可ビット自動クリアを使用する場合、“1” にしてください
	SSS	送信開始条件を選択してください
UiSMR2	0~7	“0” にしてください
UiSMR3	0~7	“0” にしてください
UiSMR4	0~7	“0” にしてください
UCON	U0IRS、U1IRS	UART0、1送信割り込み要因を選択してください
	U0RRM、U1RRM	“0” にしてください
	CLKMD0	CLKMD1=0なので無効
	CLKMD1、RCSP、7	“0” にしてください

i=0~2、5~7

注1. U0C1、U1C1 レジスタのビット 4、5 は “0” にしてください。U0IRS、U1IRS、U0RRM、U1RRM ビットは UCON レジスタにあります。

注2. TXD2 端子は N チャネルオープンドレインです。U2C0 レジスタの NCH ビットは、何も配置されていないので、書く場合は “0” を書いてください。

注3. この表に記載していないビットは IE モード時に書く場合、“0” を書いてください。

注4. この表は手順を示すものではありません。




図 23.26 バス衝突検出機能関連ビットの機能

23.3.6 特殊モード4 (SIMモード) (UART2)

UARTモードを使用して、SIMインタフェースに対応するモードです。ダイレクトフォーマットとインバースフォーマットが実現でき、パリティエラー検出時にはTXD2端子から“L”を出力できます。

表 23.24にSIMモードの仕様、表 23.25にSIMモード時の使用レジスタと設定値を示します。

表 23.24 SIMモードの仕様

項目	仕様
データフォーマット	<ul style="list-style-type: none"> ダイレクトフォーマット インバースフォーマット
送受信クロック	<ul style="list-style-type: none"> U2MR レジスタのCKDIR ビットが “0” (内部クロック) : $f_i/(16(n+1))$ $f_i=f1SIO、f2SIO、f8SIO、f32SIO$ $n=U2BRG$ レジスタの設定値 00h ~ FFh CKDIR ビットが “1” (外部クロック) : $f_{EXT}/(16(n+1))$ f_{EXT}はCLK2 端子からの入力 $n=U2BRG$ レジスタの設定値 00h ~ FFh
送信開始条件	送信開始には、次の条件が必要 <ul style="list-style-type: none"> U2C1 レジスタのTE ビットが “1” (送信許可) U2C1 レジスタのTI ビットが “0” (U2TB レジスタにデータあり)
受信開始条件	受信開始には、次の条件が必要 <ul style="list-style-type: none"> U2C1 レジスタのRE ビットが “1” (受信許可) スタートビットの検出
割り込み要求発生タイミング (注2)	<ul style="list-style-type: none"> 送信時 UART2送信レジスタからデータ転送完了時(U2IRS ビット=1) 受信時 UART2受信レジスタからU2RB レジスタへデータ転送(受信完了)時
エラー検出	<ul style="list-style-type: none"> オーバランエラー (注1) U2RB レジスタを読む前に次のデータ受信を開始し、次のデータの最終ストップビットの1つ前のビットを受信すると発生 フレーミングエラー (注3) 設定した個数のストップビットが検出されなかったときに発生 パリティエラー (注3) 受信時、パリティエラーを検出すると、パリティエラー信号をTXD2 端子から出力 送信時、送信割り込み発生時、RXD2 端子の入力レベルによりパリティエラーを検知 エラーサムフラグ オーバランエラー、フレーミングエラー、パリティエラーのうちいずれかが発生した場合 “1” になる

注1. オーバランエラーが発生した場合、U2RB レジスタ受信データは不定になります。また S2RIC レジスタのIR ビットは変化しません。

注2. リセット解除後、U2C1 レジスタのU2IRS ビットを “1” (送信完了)、U2ERE ビットを “1” (エラー信号出力)にすると、送信割り込み要求が発生します。そのため、SIMモードを使用する場合は設定後、IR ビットを “0” (割り込み要求なし)にしてください。

注3. フレーミングエラーフラグ、パリティエラーフラグは、UART2受信レジスタからU2RB レジスタにデータが転送されるときに検出されます。

表 23.25 SIMモード時の使用レジスタと設定値 (注2)

レジスタ	ビット	機能
U2TB(注1)	0~7	送信データを設定してください
U2RB(注1)	0~7	受信データが読めます
	OER、FER、PER、SUM	エラーフラグ
U2BRG	0~7	ビットレートを設定してください
U2MR	SMD2~SMD0	“101b” にしてください
	CKDIR	内部クロック、外部クロックを選択してください
	STPS	“0” にしてください
	PRY	ダイレクトフォーマットの場合 “1” に、インパースフォーマットの場合 “0” にしてください
	PRYE	“1” にしてください
	IOPOL	“0” にしてください
U2C0	CLK0,CLK1	U2BRGのカウントソースを選択してください
	CRS	CRD=1なので無効
	TXEPT	送信レジスタ空フラグ
	CRD	“1” にしてください
	NCH	“0” にしてください
	CKPOL	“0” にしてください
	UFORM	ダイレクトフォーマットの場合 “0” に、インパースフォーマットの場合 “1” にしてください
U2C1	TE	送信を許可する場合 “1” にしてください
	TI	送信バッファ空フラグ
	RE	受信を許可する場合 “1” にしてください
	RI	受信完了フラグ
	U2IRS	“1” にしてください
	U2RRM	“0” にしてください
	U2LCH	ダイレクトフォーマットの場合 “0” に、インパースフォーマットの場合 “1” にしてください
	U2ERE	“1” にしてください
U2SMR(注1)	0~3	“0” にしてください
U2SMR2	0~7	“0” にしてください
U2SMR3	0~7	“0” にしてください
U2SMR4	0~7	“0” にしてください

注1. この表に記載していないビットはSIMモード時に書く場合、0を書いてください。

注2. この表は手順を示すものではありません。




図 23.27 SIMモードの送受信タイミング例

図 23.28 に SIM インタフェース接続例を示します。TXD2 と RXD2 を接続してプルアップしてください。




図 23.28 SIM インタフェース接続例

23.3.6.1 パリティエラー信号出力機能

U2C1 レジスタの U2ERE ビットを “1” (出力する) にすると、パリティエラー信号を使用できます。

パリティエラー信号は、受信時にパリティエラーを検出した場合に出力する信号で、図 23.29 に示すタイミングで TXD2 出力が “L” になります。ただし、パリティエラー信号出力中に U2RB レジスタを読むと、U2RB レジスタの PER ビットが “0” (パリティエラーなし) になり、同時に TXD2 出力も “H” に戻ります。

送信時、送信完了割り込み要求がストップビットを出力した次の送受信クロックの立ち下がりが発生します。したがって、送信完了割り込みルーチンで、RXD2 と端子を共用するポートを読むと、パリティエラー信号が返されたかどうか判定できます。




図 23.29 パリティエラー信号出力タイミング

23.3.6.2 フォーマット

フォーマットには、ダイレクトフォーマットとインバースフォーマットがあります。

ダイレクトフォーマットの場合、U2MR レジスタの PRYE ビットを “1” (パリティ許可)、PRY ビットを “1” (偶数パリティ)、U2C0 レジスタの UFORM ビットを “0” (LSB ファースト)、U2C1 レジスタの U2LCH ビットを “0” (反転なし) にしてください。送信時、U2TB レジスタに設定したデータを D0 から順に、偶数パリティを付加して送信します。受信時、受け取ったデータを D0 から順に U2RB レジスタに格納します。偶数パリティでパリティエラーを判定します。

インバースフォーマットの場合、PRYE ビットを “1”、PRY ビットを “0” (奇数パリティ)、UFORM ビットを “1” (MSB ファースト)、U2LCH ビットを “1” (反転あり) にしてください。送信時、U2TB レジスタに設定した値の論理反転したデータを D7 から順に、奇数パリティを付加して送信します。受信時、受け取ったデータを論理反転して、D7 から順に U2RB レジスタに格納します。奇数パリティで、パリティエラーを判定します。

図 23.30 に SIM インタフェースフォーマットを示します。




図 23.30 SIM インタフェースフォーマット

23.4 割り込み

UART0～UART2、UART5～UART7には、送信、受信、ACK、NACK、スタート/ストップコンディション検出、バス衝突検出による割り込みがあります。

23.4.1 割り込み関連レジスタ

割り込みの要因や割り込み要求発生タイミングは、各モードの仕様、動作例を参照してください。また、割り込み制御の詳細は「14.7 割り込み制御」を参照してください。表 23.26 に UART0～UART2、UART5～UART7の割り込み関連レジスタを示します。

表 23.26 UART0～UART2、UART5～UART7の割り込み関連レジスタ

アドレス	レジスタ名	レジスタシンボル	リセット後の値
0046h	UART1バス衝突検出割り込み制御レジスタ	U1BCNIC	XXXX X000b
0047h	UART0バス衝突検出割り込み制御レジスタ	U0BCNIC	XXXX X000b
004Ah	UART2バス衝突検出割り込み制御レジスタ	BCNIC	XXXX X000b
004Fh	UART2送信割り込み制御レジスタ	S2TIC	XXXX X000b
0050h	UART2受信割り込み制御レジスタ	S2RIC	XXXX X000b
0051h	UART0送信割り込み制御レジスタ	S0TIC	XXXX X000b
0052h	UART0受信割り込み制御レジスタ	S0RIC	XXXX X000b
0053h	UART1送信割り込み制御レジスタ	S1TIC	XXXX X000b
0054h	UART1受信割り込み制御レジスタ	S1RIC	XXXX X000b
006Bh	UART5バス衝突検出割り込み制御レジスタ	U5BCNIC	XXXX X000b
006Ch	UART5送信割り込み制御レジスタ	S5TIC	XXXX X000b
006Dh	UART5受信割り込み制御レジスタ	S5RIC	XXXX X000b
006Eh	UART6バス衝突検出割り込み制御レジスタ	U6BCNIC	XXXX X000b
006Fh	UART6送信割り込み制御レジスタ	S6TIC	XXXX X000b
0070h	UART6受信割り込み制御レジスタ	S6RIC	XXXX X000b
0071h	UART7バス衝突検出 割り込み制御レジスタ	U7BCNIC	XXXX X000b
0072h	UART7送信割り込み制御レジスタ	S7TIC	XXXX X000b
0073h	UART7受信割り込み制御レジスタ	S7RIC	XXXX X000b
0205h	割り込み要因選択レジスタ3	IFSR3A	00h
0206h	割り込み要因選択レジスタ2	IFSR2A	00h

UART0~UART2、UART5~UART7の割り込みは他の周辺機能と、割り込みベクタや割り込み制御レジスタを共用しているものがあります。これらの割り込みを使用する場合は、割り込み要因選択レジスタで選択してください。表 23.27にUART0~UART2、UART5~UART7割り込み選択方法を示します。

表 23.27 UART0~UART2、UART5~UART7割り込み選択方法

割り込み要因	割り込み要因選択レジスタの設定		
	レジスタ	ビット	設定値
UART0スタート/ストップコンディション検出、バス衝突検出	IFSR2A	IFSR26	1
UART1スタート/ストップコンディション検出、バス衝突検出	IFSR2A	IFSR27	1
UART5スタート/ストップコンディション検出、バス衝突検出	IFSR3A	IFSR33	0
UART5送信、NACK	IFSR3A	IFSR34	0
UART6スタート/ストップコンディション検出、バス衝突検出	IFSR3A	IFSR35	0
UART6送信、NACK	IFSR3A	IFSR36	0
UART7スタート/ストップコンディション検出、バス衝突検出	IFSR2A	IFSR24	0
UART7送信、NACK	IFSR2A	IFSR25	0

また、次のモードの場合、ビット内容の変更によって割り込み要求が発生することがあります。

- 特殊モード1 (I²Cモード)

次のビットを変更した後、UARTiの各割り込み制御レジスタのIRビットを“0”(割り込み要求なし)にしてください。

UiMRレジスタのSMD2~SMD0ビット、UiSMRレジスタのIICMビット、
UiSMR2レジスタのIICM2ビット、UiSMR3レジスタのCKPHビット

- 特殊モード4 (SIMモード)

リセット解除後、U2C1レジスタのU2IRSビットを“1”(送信完了)、U2EREビットを“1”(エラー信号出力)にすると、送信割り込み要求が発生します。SIMモードを使用する場合はこれらのビット設定後、S2TICレジスタのIRビットを“0”(割り込み要求なし)にしてください。

23.4.2 受信割り込み

- UiMRレジスタのSMD2~SMD0ビットが“010b”(I²Cモード)以外の場合

UiC1レジスタのRIビットが“0”(UiRBレジスタにデータなし)から“1”(UiRBレジスタにデータあり)に変化するときに、SiRICレジスタのIRビットが“1”(割り込み要求あり)になります。オーバランエラー発生時(RIビットが“1”のとき次のデータ受信)は、RIビットが“1”のまま変化しないため、SiRICレジスタのIRビットは変化しません。

- UiMRレジスタのSMD2~SMD0ビットが“010b”(I²Cモード)の場合

UiC1レジスタのRIビットが“0”(UiRBレジスタにデータなし)から“1”(UiRBレジスタにデータあり)に変化するときに、SiRICレジスタのIRビットが“1”(割り込み要求あり)になります。オーバランエラー発生も、SiRICレジスタのIRビットが“1”になります。

23.5 シリアルインタフェース UART_i (i=0~2、5~7) 使用上の注意事項

23.5.1 複数モードに関わる共通事項

23.5.1.1 SDの影響

TB2SCレジスタのIVPCR1ビットが“1”(SD端子入力による三相出力強制遮断許可)のとき、SD端子に“L”を入力すると、次の端子は、ハイインピーダンスになります。

対象端子：P7_2/CLK2/TA1OUT/V、P7_3/CTS2/RTS2/TA1IN/V、P7_4/TA2OUT/W、P7_5/TA2IN/W
P8_0/TA4OUT/RXD5/SCL5/U、P8_1/TA4IN/CTS5/RTS5/U

23.5.1.2 CLK_i出力

(テクニカルアップデート番号：TN-M16C-A178A/J)

CLK_i端子の出力形式をNチャンネルオープンドレインで使用する場合、次の手順で端子の機能を変更してください。

ポートからCLK_iにするとき

- (1) UiMRレジスタのSMD2~SMD0ビットでシリアルインタフェースのモードを選択する(“000b”以外にする)
- (2) UiSMR3レジスタのNODCビットを“1”にする

CLK_iからポートにするとき

- (1) NODCビットを“0”にする
- (2) SMD2~SMD0ビットでシリアルインタフェースを無効にする(“000b”にする)

23.5.2 クロック同期形シリアルI/Oモード

23.5.2.1 送受信

外部クロック選択時、RTS機能を選択した場合は、受信可能状態になるとRTS_i (i=0~2、5~7)端子の出力レベルが“L”になり、受信が可能になったことを送信側に知らせます。受信が開始されるとRTS_i端子の出力レベルは“H”になります。このため、RTS_i端子を送信側のCTS_i端子に結線すると、送受信のタイミングを合わせることができます。内部クロック選択時はRTS機能は無効です。

23.5.2.2 送信

外部クロックを選択している場合、UiC0レジスタ(i=0~2、5~7)のCKPOLビットが“0”(送受信クロックの立ち下がりで送信データ出力、立ち上がりで受信データ入力)のときは外部クロックが“H”の状態、CKPOLビットが“1”(送受信クロックの立ち上がりで送信データ出力、立ち下がりで受信データ入力)のときは外部クロックが“L”の状態、次の条件を満たしてください。

- UiC1レジスタのTEビットが“1”(送信許可)
- UiC1レジスタのTIビットが“0”(UiTBレジスタにデータあり)
- CTS機能を選択している場合、CTS_i端子の入力が“L”

23.5.2.3 受信

クロック同期形シリアルI/Oでは送信器を動作させることにより、シフトクロックが発生します。したがって、受信だけで使用する場合も送信のための設定をしてください。受信時TXD_i端子(i=0~2、5~7)からはダミーデータが外部に出力されます。

内部クロック選択時はUiC1レジスタのTEビットを“1”(送信許可)にし、ダミーデータをUiTBレジスタに設定するとシフトクロックが発生します。外部クロック選択時はTEビットを“1”にし、ダミーデータをUiTBレジスタに設定し、外部クロックがCLK_i端子に入力されたときシフトクロックが発生します。

連続してデータを受信する場合、UiC1レジスタのRIビットが“1”(UiRBレジスタにデータあり)でUART_i受信レジスタに次の受信データが揃ったときオーバランエラーが発生し、UiRBレジスタのOERビットが“1”(オーバランエラー発生)になります。この場合、UiRBレジスタは不定ですので、オーバランエラーが発生したときは以前のデータを再送信するように送信と受信側のプログラムで対処してください。また、オーバランエラーが発生したときはSiRICレジスタのIRビットは変化しません。

連続してデータを受信する場合は、1回の受信ごとにUiTBレジスタの下位バイトへダミーデータを設定してください。

外部クロックを選択している場合、CKPOLビットが“0”のときは外部クロックが“H”の状態、CKPOLビットが“1”のときは外部クロックが“L”の状態です。次の条件を満たしてください。

- UiC1レジスタのREビットが“1”(受信許可)
- UiC1レジスタのTEビットが“1”(送信許可)
- UiC1レジスタのTIビットが“0”(UiTBレジスタにデータあり)

23.5.3 クロック非同期型シリアルI/O(UART)モード

23.5.3.1 送受信

外部クロック選択時、 $\overline{\text{RTS}}$ 機能を選択した場合は、受信可能状態になると $\overline{\text{RTS}}_i$ (i=0~2、5~7)端子の出力レベルが“L”になり、受信が可能になったことを送信側に知らせます。受信が開始されると $\overline{\text{RTS}}_i$ 端子の出力レベルは“H”になります。このため、 $\overline{\text{RTS}}_i$ 端子を送信側の $\overline{\text{CTS}}_i$ 端子に結線すると、送受信のタイミングを合わせることができます。内部クロック選択時は $\overline{\text{RTS}}$ 機能は無効です。

23.5.3.2 送信

外部クロックを選択している場合、UiC0レジスタ(i=0~2、5~7)のCKPOLビットが“0”(送受信クロックの立ち下がりで送信データ出力、立ち上がりで受信データ入力)のときは外部クロックが“H”の状態、CKPOLビットが“1”(送受信クロックの立ち上がりで送信データ出力、立ち下がりで受信データ入力)のときは外部クロックが“L”の状態です。次の条件を満たしてください。

- UiC1レジスタのTEビットが“1”(送信許可)
- UiC1レジスタのTIビットが“0”(UiTBレジスタにデータあり)
- $\overline{\text{CTS}}$ 機能を選択している場合、 $\overline{\text{CTS}}_i$ 端子の入力が“L”

23.5.4 特殊モード (I²Cモード)

23.5.4.1 スタートコンディション、ストップコンディション生成

スタートコンディション、ストップコンディション、リスタートコンディションを生成する場合、UiSMR4レジスタ (i=0~2, 5~7) の STSPSEL ビットを “0” にした後、送受信クロックの 1/2 サイクル以上待ってから、各コンディション生成ビット (STAREQ、RSTAREQ、STPREQ) を “0” から “1” にしてください。

23.5.4.2 IR ビット

次のビットを変更した後、UART_i の各割り込み制御レジスタの IR ビットを “0” (割り込み要求なし) にしてください。

UiMR レジスタの SMD2~SMD0 ビット、UiSMR レジスタの IICM ビット、
UiSMR2 レジスタの IICM2 ビット、UiSMR3 レジスタの CKPH ビット

23.5.5 特殊モード4 (SIMモード)

リセット解除後、U2C1 レジスタの U2IRS ビットを “1” (送信完了)、U2ERE ビットを “1” (エラー信号出力) にすると、送信割り込み要求が発生します。そのため、SIM モードを使用する場合は設定後、IR ビットを “0” (割り込み要求なし) にしてください。