

RXファミリ、H8Sファミリ

R01AN4047JJ0101

Rev.1.01

H8SからRXへの置き換えガイド タイマ編 (MTU)

2025.10.21

要旨

本アプリケーションノートは、H8S の TPU から RX の TPU、H8S の TPU から RX の MTU への置き換えについて説明しています。

対象デバイス

- RX ファミリ
- H8S ファミリ

H8S から RX への置き換え例として、RX ファミリは RX231 グループを、H8S ファミリは H8S/2378 グループを用いて説明しています。本アプリケーションノートを他のマイコンへ適用する場合、そのマイコンの仕様にあわせて変更し、十分評価してください。

動作確認デバイス

- RX ファミリ : RX231
- H8S ファミリ : H8S/2378

RX ファミリと H8S ファミリ間で使用している用語が一部異なります。

下表に、タイマに関する用語の相違点を示します。

表 RX ファミリと H8S ファミリ間の用語の相違点

項目	RX ファミリ	H8S ファミリ
タイマモジュールの名称	16 ビットタイマパルスユニット (TPUa) ウォッチドッグタイマ (WDTA)	16 ビットタイマパルスユニット (TPU) ウォッチドッグタイマ (WDT)
チャンネル名称 (TPU の場合)	TPUm (m : チャンネル番号)	チャンネル m (m : チャンネル番号)
レジスタ名称 (TGRA の場合)	TPUm.TGRA (m : チャンネル番号)	TGRA_m (m : チャンネル番号)
端子名称 (TIOCA の場合)	TPUm.TIOCA (m : チャンネル番号)	TIOCAm (m : チャンネル番号)
周辺機能の動作クロック	周辺モジュールクロック (PCLKA、PCLKB、PCLKC、PCLKD)	φ
タイマの動作クロック (以下、カウントクロック)	カウントクロック	カウンタ入力クロック

目次

1. タイマの比較.....	3
1.1 各MCUのタイマ機能.....	3
1.2 TPU同士の機能比較.....	4
1.3 TPUとMTUの機能比較.....	5
2. TPUの移行.....	7
2.1 レジスタ比較.....	7
2.2 コンペアマッチによる波形出力動作.....	19
2.2.1 動作説明.....	19
2.2.2 設定手順の相違点.....	20
3. TPUからMTUへの移行.....	22
3.1 レジスタ比較.....	22
3.2 使用する周辺機能.....	23
3.3 コンペアマッチによる波形出力動作.....	24
3.3.1 動作説明.....	24
3.3.2 設定手順の相違点.....	25
3.4 インプットキャプチャ動作.....	27
3.4.1 動作説明.....	28
3.4.2 設定手順の相違点.....	29
3.5 PWMモード1.....	31
3.5.1 動作説明.....	32
3.5.2 設定手順の相違点.....	33
3.6 PWMモード2.....	35
3.6.1 動作説明.....	36
3.6.2 設定手順の相違点.....	37
4. 割り込みの相違点.....	39
5. モジュールストップ機能.....	43
6. レジスタライトプロテクション機能.....	44
7. H8SからRXへ置き換えるときのポイント.....	45
7.1 入出力ポート.....	45
7.2 I/Oレジスタマクロ.....	46
7.3 組み込み関数.....	47
8. 参考ドキュメント.....	48

1. タイマの比較

1.1 各 MCU のタイマ機能

表1.1に、H8S と RX のタイマ機能の相違点を示します。

表1.1 H8S と RX のタイマ機能の相違点

RX (RX231)	H8S (H8S/2378)
8 ビットタイマ (TMR)	8 ビットタイマ (TMR)
16 ビットタイマパルスユニット (TPUa)	16 ビットタイマパルスユニット (TPU)
マルチファンクションタイマパルスユニット 2 (MTU2a)	なし
ポートアウトプットイネーブル 2 (POE2a)	
コンペアマッチタイマ (CMT)	
ローパワータイマ (LPT)	
ウォッチドッグタイマ (WDTa)	ウォッチドッグタイマ (WDT)
独立ウォッチドッグタイマ (IWDTa)	なし

表1.1で示すように H8S のタイマを RX に移行する場合、以下のような選択肢が考えられます。

- H8S (TPU)⇒RX (TPUa) に置き換えるパターン
- H8S (TPU)⇒RX (MTU2a 以降 MTU と呼ぶ) に置き換えるパターン
- 本書では TPU 同士の置き換えと、TPU を MTU に置き換える際の相違点、注意点を記載します。

1.2 TPU 同士の機能比較

表1.2に、H8S の TPU と RX の TPU の機能相違点を示します。

表1.2 H8S の TPU と RX の TPU の機能相違点

項目	RX (RX231)	H8S (H8S/2378)
パルス入出力	最大 16 本	
カウントクロック	各チャンネルに 7 種類または 8 種類	各チャンネルに 8 種類
設定可能動作	<ul style="list-style-type: none"> コンペアマッチによる波形出力 インプットキャプチャ機能 カウンタクリア動作 複数のタイマカウンタ (TCNT) への同時書き込み コンペアマッチ/インプットキャプチャによる同時クリア カウンタの同期動作による各レジスタの同期入出力 同期動作と組み合わせることによる最大 15 相の PWM 出力 カスケード接続動作 	
TPU0、TPU3	バッファ動作を設定可能	
TPU1、TPU2、TPU4、TPU5	位相計数モードを設定可能	
割り込み要因	26 種類	
バッファ動作	レジスタデータの自動転送が可能	
A/D コンバータトリガ生成	A/D コンバータの変換開始トリガを生成可能 (TPU0~4)	A/D コンバータの変換開始トリガを生成可能 (チャンネル 0~5)
PPG トリガ生成	なし	PPG (プログラマブルパルスジェネレータ) の出力トリガを生成可能 (チャンネル 0~3)
消費電力低減機能	モジュールストップ状態の設定が可能	
ノイズフィルタ機能	インプットキャプチャで設定可能	なし

1.3 TPU と MTU の機能比較

表1.3に、H8S の TPU と RX の MTU の機能相違点を示します。

表1.4に、H8S の TPU と RX の MTU のチャンネル別機能の相違点を示します。

表1.3 H8S の TPU と RX の MTU の機能相違点

項目	RX (RX231)	H8S (H8S/2378)
パルス入出力	最大 16 本	
パルス入力	3 本	なし
カウントクロック	各チャンネルに 7 種類または 8 種類 (MTU5 は 4 種類)	各チャンネルに 8 種類
設定可能動作	MTU0~4 <ul style="list-style-type: none"> コンペアマッチによる波形出力 インプットキャプチャ機能 (ノイズフィルタ設定可能) カウンタクリア動作 複数のタイマカウンタ (TCNT) への同時書き込み コンペアマッチ/インプットキャプチャによる同時クリア カウンタの同期動作による各レジスタの同期入出力 同期動作と組み合わせることによる最大 12 相の PWM 出力 MTU0、3、4 <ul style="list-style-type: none"> バッファ動作を設定可能 相補 PWM、リセット同期 PWM を用いた AC 同期モータ (ブラシレス DC モータ) 駆動モードが設定可能で、2 種類 (チョッピング、レベル) の波形出力が選択可能 MTU1、2 <ul style="list-style-type: none"> 独立に位相計数モードを設定可能 カスケード接続動作 MTU3、4 <ul style="list-style-type: none"> 連動動作による相補 PWM、リセット PWM3 相のポジ、ネガ計 6 相の出力が可能 MTU5 <ul style="list-style-type: none"> デッドタイム補償用カウンタ機能 インプットキャプチャ機能 (ノイズフィルタ設定可能) カウンタクリア動作 	チャンネル 0~5 <ul style="list-style-type: none"> コンペアマッチによる波形出力 インプットキャプチャ機能 カウンタクリア動作 複数のタイマカウンタ (TCNT) への同時書き込み コンペアマッチ/インプットキャプチャによる同時クリア カウンタの同期動作による各レジスタの同期入出力 同期動作と組み合わせることによる最大 15 相の PWM 出力 チャンネル 0、3 <ul style="list-style-type: none"> バッファ動作を設定可能 チャンネル 1、2、4、5 <ul style="list-style-type: none"> 位相計数モードを設定可能
相補 PWM モード	<ul style="list-style-type: none"> カウンタの山/谷での割り込み A/D コンバータの変換スタートトリガを間引き可能 	なし
割り込み要因	28 種類	26 種類
バッファ動作	レジスタデータの自動転送が可能	
A/D コンバータトリガ生成	A/D コンバータの変換スタートトリガを生成可能 (MTU0~4)	A/D コンバータの変換スタートトリガを生成可能 (チャンネル 0~5)

項目	RX (RX231)	H8S (H8S/2378)
PPG トリガ生成	なし	PPG (プログラマブルパルスジェネレータ) の出力トリガ生成可能
消費電力低減機能	モジュールストップ状態への設定が可能	

表1.4 H8S の TPU と RX の MTU のチャンネル別機能の相違点

項目		チャンネル 0	チャンネル 1	チャンネル 2	チャンネル 3	チャンネル 4	チャンネル 5
コンペアマッチ出力	H8S	○	○	○	○	○	○
	RX	○	○	○	○	○	—
インプットキャプチャ機能	H8S	○	○	○	○	○	○
	RX	○	○	○	○	○	○
同期動作	H8S	○	○	○	○	○	○
	RX	○	○	○	○	○	—
PWM モード 1	H8S	○	○	○	○	○	○
	RX	○	○	○	○	○	—
PWM モード 2	H8S	○	○	○	○	○	○
	RX	○	○	○	—	—	—
位相計数モード	H8S	—	○	○	—	○	○
	RX	—	○	○	—	—	—
バッファ動作	H8S	○	—	—	○	—	—
	RX	○	—	—	○	○	—
相補 PWM モード	H8S	なし					
	RX	—	—	—	○	○	—
リセット同期 PWM	H8S	なし					
	RX	—	—	—	○	○	—
AC 同期モータ駆動モード	H8S	なし					
	RX	○	—	—	○	○	—
デッドタイム補償用カウンタ機能	H8S	なし					
	RX	—	—	—	—	—	○

2. TPU の移行

2.1 レジスタ比較

表2.1に、H8S と RX の TPU レジスタ一覧を示します。

表2.1 H8S と RX の TPU レジスタ一覧

RX (RX231)	H8S (H8S/2378)
タイマコントロールレジスタ (TCR)	タイマコントロールレジスタ (TCR)
タイマモードレジスタ (TMDR)	タイマモードレジスタ (TMDR)
タイマ I/O コントロールレジスタ (TIOR)	タイマ I/O コントロールレジスタ (TIOR)
タイマ割り込み許可レジスタ (TIER)	タイマインタラプトイネーブルレジスタ (TIER)
タイマステータスレジスタ (TSR)	タイマステータスレジスタ (TSR)
タイマカウンタ (TCNT)	タイマカウンタ (TCNT)
タイマジェネラルレジスタ (TGR)	タイマジェネラルレジスタ (TGR)
タイマスタートレジスタ (TSTR)	タイマスタートレジスタ (TSTR)
タイマシンクロレジスタ (TSYR)	タイマシンクロレジスタ (TSYR)
ノイズフィルタコントロールレジスタ (NFCR)	なし

表2.2に、H8S の TPU と RX の TPU のレジスタ相違点を示します。

表2.1中のレジスタの内、同じ機能を持つレジスタの相違点を示します。表2.2に記載していないレジスタおよびビットの機能は、全く同じです。

表2.2 H8S の TPU と RX の TPU のレジスタ相違点

レジスタ名	ビット名		説明	
	RX (RX231)	H8S (H8S/2378)	RX (RX231)	H8S (H8S/2378)
タイマコントロール レジスタ (TCR)	CKEG[1:0]	CKEG1 CKEG0	<p>入力クロックエッジ選択ビット 入力クロックのエッジを選択します。</p> <p>内部クロックを両エッジでカウントすると、入力クロックの周期が 1/2 になります (例 : PCLK/4 クロックの両エッジ = PCLK/2 クロックの立ち上がりエッジ)。</p> <p>内部クロックのエッジ選択は、入力クロックが PCLK/4 クロック、もしくはそれより遅い場合に有効です。入力クロックに PCLK/1 クロック、あるいは他のチャンネルのオーバフロー/アンダフローを選択した場合、この設定は無視されます。</p> <p>入力クロック : 内部クロック時 00 : 立ち下がりエッジでカウント 01 : 立ち上がりエッジでカウント 10 : 両エッジでカウント 11 : 両エッジでカウント</p> <p>入力クロック : 外部クロック時 00 : 立ち上がりエッジでカウント 01 : 立ち下がりエッジでカウント 10 : 両エッジでカウント 11 : 両エッジでカウント</p>	<p>クロックエッジ 1、0 入力クロックのエッジを選択します。</p> <p>内部クロックを両エッジでカウントすると、入力クロックの周期が 1/2 になります (例 : $\phi/4$ クロックの両エッジ = $\phi/2$ クロックの立ち上がりエッジ)。</p> <p>チャンネル 1、2、4、5 では位相計数モードを使用する場合は、本設定は無視され、位相計数モードの設定が優先されます。</p> <p>内部クロックのエッジ選択は、入力クロックが $\phi/4$ クロック、もしくはそれより遅い場合に有効です。入力クロックに $\phi/1$ クロック、あるいは他のチャンネルのオーバフロー/アンダフローを選択した場合、この設定は無視されます。</p> <p>00 : 立ち上がりエッジでカウント 01 : 立ち下がりエッジでカウント 1X : 両エッジでカウント X : Don't care</p>

レジスタ名	ビット名		説明	
	RX (RX231)	H8S (H8S/2378)	RX (RX231)	H8S (H8S/2378)
タイマモードレジスタ (TMDR)	ICSELD	なし	TGRD インพุットキャプチャ入力選択ビット TPUm.TGRD レジスタ (m = 0、3) のインพุットキャプチャ入力を選択します。 この機能を使用して 1 本の TIOCCn 入力端子で入力パルスの High 幅と周期を測定できます。 0: インพุットキャプチャ入力元は TIOCDn 端子 1: インพุットキャプチャ入力元は TIOCCn 端子 (n = 0、3)	—
	ICSELB	なし	TGRB インพุットキャプチャ入力選択ビット TPUm.TGRB レジスタ (m = 0 ~ 5) のインพุットキャプチャ入力を選択します。 この機能を使用して 1 本の TIOCA _n 入力端子で入力パルスの High 幅と周期を測定できます。 0: インพุットキャプチャ入力元は TIOCB _n 端子 1: インพุットキャプチャ入力元は TIOCA _n 端子 (n = 0 ~ 5)	—

レジスタ名		ビット名		説明	
		RX (RX231)	H8S (H8S/2378)	RX (RX231)	H8S (H8S/2378)
タイマ I/O コントロール レジスタ (TIOR)	チャンネル 0 TIORH	IOB[3:0]	IOB3 IOB2 IOB1 IOB0	TGRB レジスタコントロール ビット	I/O コントロール B3~B0
				0000 : 出力禁止 0001 : 初期出力は Low 出力、コン ペアマッチで Low 出力 0010 : 初期出力は Low 出力、コン ペアマッチで High 出 力 0011 : 初期出力は Low 出力、コン ペアマッチでトグル出 力 0100 : 出力禁止 0101 : 初期出力は High 出力、 コンペアマッチで Low 出力 0110 : 初期出力は High 出力、 コンペアマッチで High 出力 0111 : 初期出力は High 出力、 コンペアマッチでトグ ル出力 1000 : キャプチャ入力元は TIOCB0/TIOCA0 端子、 立ち上がりエッジでイ ンพุットキャプチャ 1001 : キャプチャ入力元は TIOCB0/TIOCA0 端子、 立ち下がりエッジでイ ンพุットキャプチャ 101X : キャプチャ入力元は TIOCB0/TIOCA0 端子、 両エッジでインพุット キャプチャ 11XX : キャプチャ入力元は TPU1のカウントクロッ ク TPU1.TCNT のカウント アップ/カウントダウン でインพุットキャプ チャ X : Don't care	0000 : 出力禁止 0001 : 初期出力は 0 出力、コン ペアマッチで 0 出力 0010 : 初期出力は 0 出力、コン ペアマッチで 1 出力 0011 : 初期出力は 0 出力、コン ペアマッチでトグル出力 0100 : 出力禁止 0101 : 初期出力は 1 出力、コン ペアマッチで 0 出力 0110 : 初期出力は 1 出力、コン ペアマッチで 1 出力 0111 : 初期出力は 1 出力、コン ペアマッチでトグル出力 1000 : キャプチャ入力元は TIOCB0 端子 立ち上がりエッジでイン พุットキャプチャ 1001 : キャプチャ入力元は TIOCB0 端子 立ち下がりエッジでイン พุットキャプチャ 101X : キャプチャ入力元は TIOCB0 端子 両エッジでインพุット キャプチャ 11XX : キャプチャ入力元はチャ ネル 1/カウントクロック TCNT_1 のカウントアッ プ/カウントダウンでイ ンพุットキャプチャ X : Don't care

レジスタ名		ビット名		説明	
		RX (RX231)	H8S (H8S/2378)	RX (RX231)	H8S (H8S/2378)
タイマ I/O コントロー ルレジスタ (TIOR)	チャンネル 0 TIORL	IOD[3:0]	IOD3 IOD2 IOD1 IOD0	TGRD レジスタコントロール ビット 0000 : 出力禁止 0001 : 初期出力は Low 出力、コ ンペアマッチで Low 出 力 0010 : 初期出力は Low 出力、コ ンペアマッチで High 出 力 0011 : 初期出力は Low 出力、コ ンペアマッチでトグル 出力 0100 : 出力禁止 0101 : 初期出力は High 出力、 コンペアマッチで Low 出力 0110 : 初期出力は High 出力、 コンペアマッチで High 出力 0111 : 初期出力は High 出力、 コンペアマッチでトグ ル出力 1000 : キャプチャ入力元は TIOCD0/TIOCC0 端子、 立ち上がりエッジで インプットキャプチャ 1001 : キャプチャ入力元は TIOCD0/TIOCC0 端子、 立ち下がりエッジで インプットキャプチャ 101X : キャプチャ入力元は TIOCD0/TIOCC0 端子、 両エッジでインプット キャプチャ 11XX : キャプチャ入力元は TPU1 のカウントクロッ ク TPU1.TCNT のカウント アップ/カウントダウン でインプットキャプ チャ X : Don't care	I/O コントロール D3~D0 0000 : 出力禁止 0001 : 初期出力は 0 出力、コン ペアマッチで 0 出力 0010 : 初期出力は 0 出力、コン ペアマッチで 1 出力 0011 : 初期出力は 0 出力、コン ペアマッチでトグル出 力 0100 : 出力禁止 0101 : 初期出力は 1 出力、コン ペアマッチで 0 出力 0110 : 初期出力は 1 出力、コン ペアマッチで 1 出力 0111 : 初期出力は 1 出力、コン ペアマッチでトグル出 力 1000 : キャプチャ入力元は TIOCD0 端子、 立ち上がりエッジで インプットキャプチャ 1001 : キャプチャ入力元は TIOCD0 端子、 立ち下がりエッジで インプットキャプチャ 101X : キャプチャ入力元は TIOCD0 端子、 両エッジでインプット キャプチャ 11XX : キャプチャ入力元はチャ ネル 1/カウントクロッ ク TCNT_1 のカウントアッ プ/カウントダウンで インプットキャプチャ X : Don't care

レジスタ名		ビット名		説明	
		RX (RX231)	H8S (H8S/2378)	RX (RX231)	H8S (H8S/2378)
タイマ I/O コントロール レジスタ (TIOR)	チャンネル 1 TIOR	IOB[3:0]	IOB3 IOB2 IOB1 IOB0	TGRB レジスタコントロール ビット 0000 : 出力禁止 0001 : 初期出力は Low 出力、コ ンペアマッチで Low 出 力 0010 : 初期出力は Low 出力、コ ンペアマッチで High 出 力 0011 : 初期出力は Low 出力、コ ンペアマッチでトグル 出力 0100 : 出力禁止 0101 : 初期出力は High 出力、 コンペアマッチで Low 出力 0110 : 初期出力は High 出力、 コンペアマッチで High 出力 0111 : 初期出力は High 出力、 コンペアマッチでトグ ル出力 1000 : キャプチャ入力元は TIOCB1/TIOCA1 端子、 立ち上がりエッジで インプットキャプチャ 1001 : キャプチャ入力元は TIOCB1/TIOCA1 端子、 立ち下がりエッジで インプットキャプチャ 101X : キャプチャ入力元は TIOCB1/TIOCA1 端子、 両エッジでインプット キャプチャ 11XX : キャプチャ入力元は TPU0.TGRC レジスタの コンペアマッチ/イン プットキャプチャ TPU0.TGRC レジスタの コンペアマッチ/イン プットキャプチャの発 生でインプットキャプ チャ X : Don't care	I/O コントロール B3~B0 0000 : 出力禁止 0001 : 初期出力は 0 出力、コン ペアマッチで 0 出力 0010 : 初期出力は 0 出力、コン ペアマッチで 1 出力 0011 : 初期出力は 0 出力、コン ペアマッチでトグル出力 0100 : 出力禁止 0101 : 初期出力は 1 出力、コン ペアマッチで 0 出力 0110 : 初期出力は 1 出力、コン ペアマッチで 1 出力 0111 : 初期出力は 1 出力、コン ペアマッチでトグル出力 1000 : キャプチャ入力元は TIOCB1 端子、 立ち上がりエッジで インプットキャプチャ 1001 : キャプチャ入力元は TIOCB1 端子、 立ち下がりエッジで インプットキャプチャ 101X : キャプチャ入力元は TIOCB1 端子、 両エッジでインプット キャプチャ 11XX : キャプチャ入力元は TGRC_0 コンペアマッ チ/インプットキャプ チャ TGRC_0 のコンペア マッチ/インプットキャ プチャの発生でインプ ットキャプチャ X : Don't care

レジスタ名		ビット名		説明	
		RX (RX231)	H8S (H8S/2378)	RX (RX231)	H8S (H8S/2378)
タイマ I/O コントロール レジスタ (TIOR)	チャンネル 2 TIOR	IOB[3:0]	IOB3 IOB2 IOB1 IOB0	TGRB レジスタコントロール ビット	I/O コントロール B3~B0
				0000 : 出力禁止 0001 : 初期出力は Low 出力、コン ペアマッチで Low 出力 0010 : 初期出力は Low 出力、コン ペアマッチで High 出 力 0011 : 初期出力は Low 出力、コン ペアマッチでトグル出 力 0100 : 出力禁止 0101 : 初期出力は High 出力、 コンペアマッチで Low 出 力 0110 : 初期出力は High 出力、 コンペアマッチで High 出力 0111 : 初期出力は High 出力、 コンペアマッチでトグル 出力 1X00 : キャプチャ入力元は TIOCB2/TIOCA2 端子、 立ち上がりエッジで インプットキャプチャ 1X01 : キャプチャ入力元は TIOCB2/TIOCA2 端子、 立ち下がりエッジで インプットキャプチャ 1X1X : キャプチャ入力元は TIOCB2/TIOCA2 端子、 両エッジでインプット キャプチャ X : Don't care	0000 : 出力禁止 0001 : 初期出力は 0 出力、コン ペアマッチで 0 出力 0010 : 初期出力は 0 出力、コン ペアマッチで 1 出力 0011 : 初期出力は 0 出力、コン ペアマッチでトグル出力 0100 : 出力禁止 0101 : 初期出力は 1 出力、コン ペアマッチで 0 出力 0110 : 初期出力は 1 出力、コン ペアマッチで 1 出力 0111 : 初期出力は 1 出力、コン ペアマッチでトグル出力 1X00 : キャプチャ入力元は TIOCB2 端子、 立ち上がりエッジで インプットキャプチャ 1X01 : キャプチャ入力元は TIOCB2 端子、 立ち下がりエッジで インプットキャプチャ 1X1X : キャプチャ入力元は TIOCB2 端子、 両エッジでインプット キャプチャ X : Don't care

レジスタ名		ビット名		説明	
		RX (RX231)	H8S (H8S/2378)	RX (RX231)	H8S (H8S/2378)
タイマ I/O コントロール レジスタ (TIOCR)	チャンネル 3 TIOCRH	IOB[3:0]	IOB3 IOB2 IOB1 IOB0	TGRB レジスタコントロール ビット	I/O コントロール B3～B0
				0000 : 出力禁止 0001 : 初期出力は Low 出力、コ ンペアマッチで Low 出 力 0010 : 初期出力は Low 出力、コ ンペアマッチで High 出 力 0011 : 初期出力は Low 出力、コ ンペアマッチでトグル 出力 0100 : 出力禁止 0101 : 初期出力は High 出力、 コンペアマッチで Low 出力 0110 : 初期出力は High 出力、 コンペアマッチで High 出力 0111 : 初期出力は High 出力、 コンペアマッチでトグ ル出力 1000 : キャプチャ入力元は TIOCB3/TIOCA3 端子、 立ち上がりエッジで インプットキャプチャ 1001 : キャプチャ入力元は TIOCB3/TIOCA3 端子、 立ち下がりエッジで インプットキャプチャ 101X : キャプチャ入力元は TIOCB3/TIOCA3 端子、 両エッジでインプット キャプチャ 11XX : キャプチャ入力元は TPU4 のカウントクロッ ク TPU4.TCNT のカウント アップ/カウントダウン でインプットキャプ チャ X : Don't care	0000 : 出力禁止 0001 : 初期出力は 0 出力、コン ペアマッチで 0 出力 0010 : 初期出力は 0 出力、コン ペアマッチで 1 出力 0011 : 初期出力は 0 出力、コン ペアマッチでトグル出 力 0100 : 出力禁止 0101 : 初期出力は 1 出力、コン ペアマッチで 0 出力 0110 : 初期出力は 1 出力、コン ペアマッチで 1 出力 0111 : 初期出力は 1 出力、コン ペアマッチでトグル出 力 1000 : キャプチャ入力元は TIOCB3 端子、 立ち上がりエッジで インプットキャプチャ 1001 : キャプチャ入力元は TIOCB3 端子、 立ち下がりエッジで インプットキャプチャ 101X : キャプチャ入力元は TIOCB3 端子、 両エッジでインプット キャプチャ 11XX : キャプチャ入力元はチャ ネル4/カウントクロック TCNT_4 のカウントアッ プ/カウントダウンで インプットキャプチャ X : Don't care

レジスタ名		ビット名		説明	
		RX (RX231)	H8S (H8S/2378)	RX (RX231)	H8S (H8S/2378)
タイマ I/O コントロールレ ジスタ (TIOR)	チャンネル 3 TIORL	IOD[3:0]	IOD3 IOD2 IOD1 IOD0	TGRD レジスタコントロール ビット 0000 : 出力禁止 0001 : 初期出力は Low 出力、コ ンペアマッチで Low 出 力 0010 : 初期出力は Low 出力、コ ンペアマッチで High 出 力 0011 : 初期出力は Low 出力、コ ンペアマッチでトグル 出力 0100 : 出力禁止 0101 : 初期出力は High 出力、 コンペアマッチで Low 出力 0110 : 初期出力は High 出力、 コンペアマッチで High 出力 0111 : 初期出力は High 出力、 コンペアマッチでトグ ル出力 1000 : キャプチャ入力元は TIOCD3/TIOCC3 端子、 立ち上がりエッジでイ ンพุットキャプチャ 1001 : キャプチャ入力元は TIOCD3/TIOCC3 端子、 立ち下がりエッジでイ ンพุットキャプチャ 101X : キャプチャ入力元は TIOCD3/TIOCC3 端子、 両エッジでインพุット キャプチャ 11XX : キャプチャ入力元は TPU4 のカウントクロッ ク TPU4.TCNT のカウント アップ/カウントダウン でインพุットキャプ チャ X : Don't care	I/O コントロール D3~D0 0000 : 出力禁止 0001 : 初期出力は 0 出力、コン ペアマッチで 0 出力 0010 : 初期出力は 0 出力、コン ペアマッチで 1 出力 0011 : 初期出力は 0 出力、コン ペアマッチでトグル出 力 0100 : 出力禁止 0101 : 初期出力は 1 出力、コン ペアマッチで 0 出力 0110 : 初期出力は 1 出力、コン ペアマッチで 1 出力 0111 : 初期出力は 1 出力、コン ペアマッチでトグル出 力 1000 : キャプチャ入力元は TIOCD3 端子、 立ち上がりエッジで インพุットキャプチャ 1001 : キャプチャ入力元は TIOCD3 端子、 立ち下がりエッジで インพุットキャプチャ 101X : キャプチャ入力元は TIOCD3 端子、 両エッジでインพุット キャプチャ 11XX : キャプチャ入力元はチャ ネル4/カウントクロック TCNT_4 のカウントアッ プ/カウントダウンでイ ンพุットキャプチャ X : Don't care

レジスタ名		ビット名		説明	
		RX (RX231)	H8S (H8S/2378)	RX (RX231)	H8S (H8S/2378)
タイマ I/O コントロー ルレジスタ (TIOCR)	チャンネル 4 TIOCR	IOB[3:0]	IOB3 IOB2 IOB1 IOB0	TGRB レジスタコントロール ビット 0000 : 出力禁止 0001 : 初期出力は Low 出力、コ ンペアマッチで Low 出 力 0010 : 初期出力は Low 出力、コ ンペアマッチで High 出 力 0011 : 初期出力は Low 出力、コ ンペアマッチでトグル 出力 0100 : 出力禁止 0101 : 初期出力は High 出力、 コンペアマッチで Low 出力 0110 : 初期出力は High 出力、 コンペアマッチで High 出力 0111 : 初期出力は High 出力、 コンペアマッチでトグ ル出力 1000 : キャプチャ入力元は TIOCB4/TIOCA4 端子、 立ち上がりエッジでイ ンพุットキャプチャ 1001 : キャプチャ入力元は TIOCB4/TIOCA4 端子、 立ち下がりエッジでイ ンพุットキャプチャ 101X : キャプチャ入力元は TIOCB4/TIOCA4 端子、 両エッジでインพุット キャプチャ 11XX : キャプチャ入力元は TPU3.TGRC レジスタの コンペアマッチ/イン พุットキャプチャ TPU3.TGRC レジスタの コンペアマッチ/イン พุットキャプチャの発 生でインพุットキャプ チャ X : Don't care	I/O コントロール B3~B0 0000 : 出力禁止 0001 : 初期出力は 0 出力、コン ペアマッチで 0 出力 0010 : 初期出力は 0 出力、コン ペアマッチで 1 出力 0011 : 初期出力は 0 出力、コン ペアマッチでトグル出 力 0100 : 出力禁止 0101 : 初期出力は 1 出力、コン ペアマッチで 0 出力 0110 : 初期出力は 1 出力、コン ペアマッチで 1 出力 0111 : 初期出力は 1 出力、コン ペアマッチでトグル出 力 1000 : キャプチャ入力元は TIOCB4 端子、立ち上が りエッジでインพุット キャプチャ 1001 : キャプチャ入力元は TIOCB4 端子、立ち下が りエッジでインพุット キャプチャ 101X : キャプチャ入力元は TIOCB4 端子、両エッジ でインพุットキャプ チャ 11XX : キャプチャ入力元は TGRC_3 コンペアマッ チ/インพุットキャプ チャ TGRC_3 のコンペア マッチ/インพุットキャ プチャの発生でイン พุットキャプチャ X : Don't care

レジスタ名		ビット名		説明	
		RX (RX231)	H8S (H8S/2378)	RX (RX231)	H8S (H8S/2378)
タイマ I/O コントロール レジスタ (TIOR)	チャンネル 5 TIOR	IOB[3:0]	IOB3 IOB2 IOB1 IOB0	TGRB レジスタコントロール ビット 0000 : 出力禁止 0001 : 初期出力は Low 出力、コ ンペアマッチで Low 出 力 0010 : 初期出力は Low 出力、コ ンペアマッチで High 出 力 0011 : 初期出力は Low 出力、コ ンペアマッチでトグル 出力 0100 : 出力禁止 0101 : 初期出力は High 出力、 コンペアマッチで Low 出力 0110 : 初期出力は High 出力、 コンペアマッチで High 出力 0111 : 初期出力は High 出力、 コンペアマッチでトグ ル出力 1X00 : キャプチャ入力元は TIOCB5/TIOCA5 端子、 立ち上がりエッジでイ ンพุットキャプチャ 1X01 : キャプチャ入力元は TIOCB5/TIOCA5 端子、 立ち下がりエッジでイ ンพุットキャプチャ 1X1X : キャプチャ入力元は TIOCB5/TIOCA5 端子、 両エッジでインพุット キャプチャ X : Don't care	I/O コントロール B3~B0 0000 : 出力禁止 0001 : 初期出力は 0 出力、コン ペアマッチで 0 出力 0010 : 初期出力は 0 出力、コン ペアマッチで 1 出力 0011 : 初期出力は 0 出力、コン ペアマッチでトグル出 力 0100 : 出力禁止 0101 : 初期出力は 1 出力、コン ペアマッチで 0 出力 0110 : 初期出力は 1 出力、コン ペアマッチで 1 出力 0111 : 初期出力は 1 出力、コン ペアマッチでトグル出 力 1X00 : キャプチャ入力元は TIOCB5 端子、立ち上 がりエッジでインพุット キャプチャ 1X01 : キャプチャ入力元は TIOCB5 端子、立ち下 がりエッジでインพุット キャプチャ 1X1X : キャプチャ入力元は TIOCB5 端子、両エ ッジでインพุットキャ プチャ X : Don't care

レジスタ名	ビット名		説明	
	RX (RX231)	H8S (H8S/2378)	RX (RX231)	H8S (H8S/2378)
タイマステータス レジスタ (TSR)	TCFU		<p>アンダフローフラグ</p> <p>TPUm.TCNT (m = 1、2、4、5) のアンダフローの発生を示すステータスフラグです。</p> <p>[セット条件]</p> <p>TPUm.TCNT の値がアンダフローしたとき (0000h→FFFFh)</p> <p>[クリア条件]</p> <p>TCFU = 1 を読んだ後、TCFU フラグに"0"を書いたとき</p>	<p>アンダフローフラグ</p> <p>チャンネル 1、2、4、5 が位相計数モードのとき、TCNT のアンダフローの発生を示すステータスフラグです。</p> <p>[セット条件]</p> <p>TCNT の値がアンダフローしたとき (0000h→FFFFh)</p> <p>[クリア条件]</p> <p>TCFU = 1 の状態で TCFU をリード後、TCFU に 0 をライトしたとき</p>
	TGFA		<p>インプットキャプチャ/アウトプットコンペアフラグ A</p> <p>[セット条件]</p> <ul style="list-style-type: none"> TPUm.TGRA がアウトプットコンペアレジスタとして機能している場合、TPUm.TCNT = TPUm.TGRA になったとき TPUm.TGRA がインプットキャプチャとして機能している場合、インプットキャプチャ信号により TPUm.TCNT の値が TPUm.TGRA に転送されたとき <p>[クリア条件]</p> <ul style="list-style-type: none"> TGImA 割り込みにより DTC が起動され、DTC.MRB.DISEL ビットが"0"のとき <ul style="list-style-type: none"> TGFA = 1 を読んだ後、TGFA フラグに"0"を書いたとき 	<p>インプットキャプチャ/アウトプットコンペアフラグ A</p> <p>[セット条件]</p> <ul style="list-style-type: none"> TGRA がアウトプットコンペアレジスタとして機能している場合、TCNT = TGRA になったとき TGRA がインプットキャプチャレジスタとして機能している場合、インプットキャプチャ信号により TCNT の値が TGRA に転送されたとき <p>[クリア条件]</p> <ul style="list-style-type: none"> TGIA 割り込みにより DTC が起動され、DTC の MRB の DISEL ビットが 0 のとき TGIA 割り込みにより DMAC が起動され、DMAC の DMABCR の DTE ビットが 1 のとき TGFA = 1 の状態で TGFA をリード後、TGFA に 0 をライトしたとき

2.2 コンペアマッチによる波形出力動作

本項では、RX、H8S のコンペアマッチ動作の相違点を示します。

表2.3に、RX と H8S におけるコンペアマッチ動作の前提条件を示します。

表2.3 コンペアマッチ動作の条件

項目	動作条件	
	RX (RX231)	H8S (H8S/2378)
周辺機能の動作クロック	PCLKB : 24MHz	ϕ : 20MHz
使用チャネル	TPU0	TPU のチャネル 3
使用端子	TIOCA0 : PA0 TIOCB0 : P17	TIOCA3 : P20 TIOCB3 : P21
TCNT レジスタクリア	なし (フリーランニングカウント動作)	
端子出力	コンペアマッチ A により High 出力 コンペアマッチ B により Low 出力	

2.2.1 動作説明




図2.1に、H8S と RX の波形出力動作例を示します。




図2.1 H8S と RX の波形出力動作例

2.2.2 設定手順の相違点

表2.4に、コンペアマッチ動作時の初期設定手順の相違点を示します。H8S の初期設定手順は、割り込み制御モード2を使用する場合の手順を示します。

割り込みを使用する場合には、割り込みの設定を行う必要があります。

表2.4には、割り込みを使用する場合の設定手順を示します。

表2.4 コンペアマッチ動作時の初期設定手順の相違点

手順		RX (RX231)	H8S (H8S/2378)
1	モジュールストップ状態を解除 (注1)	SYSTEM.PRCR.WORD = 0xA502; MSTP(TPU) = 0; SYSTEM.PRCR.WORD = 0xA500;	MSTPCR.BIT._TPU = 0;
2	割り込み禁止	IEN(TPU0, TGIA0) = 0; IEN(TPU0, TGIB0) = 0; TPU0.TIER.BIT.TGIEA = 0; TPU0.TIER.BIT.TGIEB = 0;	TPU3.TIER.BIT.TGIEA = 0; TPU3.TIER.BIT.TGIEB = 0;
3	カウント動作停止	TPU.TSTR.BIT.CST0 = 0;	TPU.TSTR.BIT.CST3 = 0;
4	カウンタクリア	TPU0.TCNT = 0x0000;	TPU3.TCNT = 0x0000;

手順		RX (RX231)	H8S (H8S/2378)
5	I/O ポート機能の設定 ^(注2)	PORTA.PMR.BIT.B0 = 0; PORT1.PMR.BIT.B7 = 0; PORTA.PDR.BIT.B0 = 0; PORT1.PDR.BIT.B7 = 0; MPC.PWPR.BIT.B0WI = 0; MPC.PWPR.BIT.PFSWE = 1; MPC.PA0PFS.BYTE = 0x03; MPC.P17PFS.BYTE = 0x03; MPC.PWPR.BIT.PFSWE = 0; MPC.PWPR.BIT.B0WI = 1; PORTA.PMR.BIT.B0 = 1; PORT1.PMR.BIT.B7 = 1;	— (処理なし)
6	カウントクロック設定	TPU0.TCR.BIT.TPSC = 000b;	TPU3.TCR.BIT.TPSC = 000b;
7	カウンタクリア設定	TPU0.TCR.BIT.CCLR = 000b;	TPU3.TCR.BIT.CCLR = 000b;
8	動作モード設定	TPU0.TMDR.BIT.MD = 0000b;	TPU3.TMDR.BIT.MD = 0000b;
9	カウンタは単独動作	TPU.TSYR.BIT.SYNC0 = 0;	TPU.TSYR.BIT.SYNC3 = 0;
10	波形出力モード設定	TPU0.TIORH.BIT.IOA = 0010b; TPU0.TIORH.BIT.IOB = 0101b;	TPU3.TIOR.BIT.IOA = 0010b; TPU3.TIOR.BIT.IOB = 0101b;
11	出力タイミング設定	TPU0.TGRA = 0xC000; TPU0.TGRB = 0x4000;	TPU3.TGRA = 0xC000; TPU3.TGRB = 0x4000;
12	割り込み制御モード設定 ^(注3)	— (処理なし)	INTC.INTCR.BIT.INTM = 10b;
13	割り込み優先レベル設定 ^(注4)	IPR(TPU0,TGIA0) = 0x01; IPR(TPU0,TGIB0) = 0x01;	INTC.IPRG.BIT._TPU3 = 001b;
14	周辺機能割り込み要求を クリア	TPU0.TSR.BIT.TGFA = 0; TPU0.TSR.BIT.TGFB = 0;	TPU3.TSR.BIT.TGFA = 0; TPU3.TSR.BIT.TGFB = 0;
15	割り込み要求をクリア	IR(TPU0,TGIA0) = 0; IR(TPU0,TGIB0) = 0;	— (処理なし)
16	周辺機能割り込み要求を 許可	TPU0.TIER.BIT.TGIEA = 1; TPU0.TIER.BIT.TGIEB = 1;	TPU3.TIER.BIT.TGIEA = 1; TPU3.TIER.BIT.TGIEB = 1;
17	割り込み要求を許可 ^(注5)	IEN(TPU0,TGIA0) = 1; IEN(TPU0,TGIB0) = 1;	— (処理なし)
18	プロセッサ割り込み優先 レベル設定	— (処理なし)	set_imask_exr(0);
19	マスカブル割り込み許可	setpsw_i();	— (処理なし)
20	カウント動作開始	TPU.TSTR.BIT.CST0 = 1;	TPU.TSTR.BIT.CST3 = 1;

注1. モジュールストップ機能については、「5. モジュールストップ機能」を参照してください。

注2. RX では MPC で周辺機能の端子設定を行います。詳細は「7.1 入出力ポート」を参照してください。

注3. RX には割り込み制御モードはありません。詳細は「4. 割り込みの相違点」を参照してください。

注4. 割り込み優先レベルの設定方法の詳細は、「4. 割り込みの相違点」を参照してください。

注5. 割り込み要求を許可にする方法が異なります。詳細は「4. 割り込みの相違点」を参照してください。

3. TPU から MTU への移行

3.1 レジスタ比較

表3.1に、H8S の TPU と RX の MTU レジスタ一覧を示します。

RX の MTU は、チャンネルごとに機能が異なります。詳細は、ユーザーズマニュアル ハードウェア編のマルチファンクションタイマパルスユニット 2 (MTU2a) の章を参照してください。

表3.1 H8S の TPU と RX の MTU レジスタ一覧

RX (RX231)	H8S (H8S/2378)
タイマコントロールレジスタ (TCR)	タイマコントロールレジスタ (TCR)
タイマモードレジスタ (TMDR)	タイマモードレジスタ (TMDR)
タイマ I/O コントロールレジスタ (TIOR)	タイマ I/O コントロールレジスタ (TIOR)
タイマコンペアマッチクリアレジスタ (TCNTCMPCLR)	なし
タイマ割り込み許可レジスタ (TIER)	タイマインタラプトイネーブルレジスタ (TIER)
タイマステータスレジスタ (TSR)	タイマステータスレジスタ (TSR)
タイマバッファ動作転送モードレジスタ (TBTM)	なし
タイマインプットキャプチャコントロールレジスタ (TICCR)	
タイマ A/D 変換開始要求コントロールレジスタ (TADCR)	
タイマ A/D 変換開始要求周期設定レジスタ A、B (TADCORA/B)	
タイマ A/D 変換開始要求周期設定バッファレジスタ A、B (TADCOBRA/B)	
タイマカウンタ (TCNT)	タイマカウンタ (TCNT)
タイマジェネラルレジスタ (TGR)	タイマジェネラルレジスタ (TGR)
タイマスタートレジスタ (TSTR)	タイマスタートレジスタ (TSTR)
タイマシンクロレジスタ (TSYR)	タイマシンクロレジスタ (TSYR)
タイマリードライト許可レジスタ (TRWER)	なし
タイマアウトプットマスタ許可レジスタ (TOER)	
タイマアウトプットコントロールレジスタ 1 (TOCR1)	
タイマアウトプットコントロールレジスタ 2 (TOCR2)	
タイマアウトプットレベルバッファレジスタ (TOLBR)	
タイマゲートコントロールレジスタ (TGCR)	
タイマサブカウンタ (TCNTS)	
タイマデッドタイムデータレジスタ (TDDR)	
タイマ周期データレジスタ (TCDR)	
タイマ周期バッファレジスタ (TCBR)	
タイマ割り込み間引き設定レジスタ (TITCR)	
タイマ割り込み間引き回数カウンタ (TITCNT)	
タイマバッファ転送設定レジスタ (TBTER)	
タイマデッドタイム許可レジスタ (TDER)	
タイマ波形コントロールレジスタ (TWCR)	
ノイズフィルタコントロールレジスタ (NFCR)	

3.2 使用する周辺機能

表3.2に、TPU と MTU の動作例に対して使用する周辺機能およびモードを示します。

表3.2 TPU と MTU の動作例に対して使用する周辺機能およびモード

No.	動作例	RX (RX231)		H8S (H8S/2378)		参照
		周辺機能	モード	周辺機能	モード	
1	コンペアマッチによる 波形出力動作	MTU	ノーマルモード	TPU	ノーマルモード	3.3
2	インプットキャプチャ 動作					3.4
3	PWM モード 1		PWM モード 1		PWM モード 1	3.5
4	PWM モード 2		PWM モード 2		PWM モード 2	3.6

3.3 コンペアマッチによる波形出力動作

本項では、RX、H8S のコンペアマッチ動作の相違点を示します。

表3.3に、RX と H8S におけるコンペアマッチ動作の前提条件を示します。

表3.3 コンペアマッチ動作の条件

項目	動作条件	
	RX (RX231)	H8S (H8S/2378)
周辺機能の動作クロック	PCLKA : 24MHz	ϕ : 20MHz
使用チャンネル	MTU0	TPU のチャンネル 3
使用端子	MTIOC0A : P34 MTIOC0B : P15	TIOCA3 : P20 TIOCB3 : P21
TCNT レジスタクリア	なし (フリーランニングカウント動作)	
端子出力	コンペアマッチ A により High 出力 コンペアマッチ B により Low 出力	

3.3.1 動作説明




図3.1に、H8S と RX の波形出力動作例を示します。




図3.1 H8S と RX の波形出力動作例

3.3.2 設定手順の相違点

表3.4に、コンペアマッチ動作時の初期設定手順の相違点を示します。H8S の初期設定手順は、割り込み制御モード2を使用する場合の手順を示します。

割り込みを使用する場合には、割り込みの設定を行う必要があります。

表3.4には、割り込みを使用する場合の設定手順を示します。

表3.4 コンペアマッチ動作時の初期設定手順の相違点

手順		RX (RX231)	H8S (H8S/2378)
1	モジュールストップ状態を解除 ^(注1)	SYSTEM.PRCR.WORD = 0xA502; MSTP(MTU) = 0; SYSTEM.PRCR.WORD = 0xA500;	MSTPCR.BIT._TPU = 0;
2	割り込み禁止	IEN(MTU0.TGIA0) = 0; IEN(MTU0.TGIB0) = 0; MTU0.TIER.BIT.TGIEA = 0; MTU0.TIER.BIT.TGIEB = 0;	TPU3.TIER.BIT.TGIEA = 0; TPU3.TIER.BIT.TGIEB = 0;
3	カウント動作停止	MTU.TSTR.BIT.CST0 = 0;	TPU.TSTR.BIT.CST3 = 0;
4	カウンタクリア	MTU0.TCNT = 0x0000;	TPU3.TCNT = 0x0000;

手順		RX (RX231)	H8S (H8S/2378)
5	I/O ポート機能の設定 (注2)	PORT3.PMR.BIT.B4 = 0; PORT1.PMR.BIT.B5 = 0; PORT3.PDR.BIT.B4 = 0; PORT1.PDR.BIT.B5 = 0; MPC.PWPR.BIT.B0WI = 0; MPC.PWPR.BIT.PFSWE = 1; MPC.P34PFS.BYTE = 0x01; MPC.P15PFS.BYTE = 0x01; MPC.PWPR.BIT.PFSWE = 0; MPC.PWPR.BIT.B0WI = 1; PORT3.PMR.BIT.B4 = 1; PORT1.PMR.BIT.B5 = 1;	— (処理なし)
6	カウントクロック設定	MTU0.TCR.BIT.TPSC = 000b;	TPU3.TCR.BIT.TPSC = 000b;
7	カウンタクリア設定	MTU0.TCR.BIT.CCLR = 000b;	TPU3.TCR.BIT.CCLR = 000b;
8	動作モード設定	MTU0.TMDR.BIT.MD = 0000b;	TPU3.TMDR.BIT.MD = 0000b;
9	カウンタは単独動作	MTU.TSYR.BIT.SYNC0 = 0;	TPU.TSYR.BIT.SYNC3 = 0;
10	波形出力モード設定	MTU0.TIORH.BIT.IOA = 0010b; MTU0.TIORH.BIT.IOB = 0101b;	TPU3.TIOR.BIT.IOA = 0010b; TPU3.TIOR.BIT.IOB = 0101b;
11	出力タイミング設定	MTU0.TGRA = 0xC000; MTU0.TGRB = 0x4000;	TPU3.TGRA = 0xC000; TPU3.TGRB = 0x4000;
12	割り込み制御モード設定 (注3)	— (処理なし)	INTC.INTCR.BIT.INTM = 10b;
13	割り込み優先レベル設定 (注4)	IPR(MTU0,TGIA0) = 0x01; IPR(MTU0,TGIB0) = 0x01;	INTC.IPRG.BIT._TPU3 = 001b;
14	周辺機能割り込み要求を クリア	— (処理なし) (注5)	TPU3.TSR.BIT.TGFA = 0; TPU3.TSR.BIT.TGFB = 0;
15	割り込み要求をクリア	IR(MTU0,TGIA0) = 0; IR(MTU0,TGIB0) = 0;	— (処理なし)
16	周辺機能割り込み要求を 許可	MTU0.TIER.BIT.TGIEA = 1; MTU0.TIER.BIT.TGIEB = 1;	TPU3.TIER.BIT.TGIEA = 1; TPU3.TIER.BIT.TGIEB = 1;
17	割り込み要求を許可 (注6)	IEN(MTU0,TGIA0) = 1; IEN(MTU0,TGIB0) = 1;	— (処理なし)
18	プロセッサ割り込み優先 レベル設定	— (処理なし)	set_imask_exr(0);
19	マスカブル割り込み許可	setpsw_i();	— (処理なし)
20	カウント動作開始	MTU.TSTR.BIT.CST0 = 1;	TPU.TSTR.BIT.CST3 = 1;

注1. モジュールストップ機能については、「5. モジュールストップ機能」を参照してください。

注2. RX では MPC で周辺機能の端子設定を行います。詳細は「7.1 入出力ポート」を参照してください。

注3. RX には割り込み制御モードはありません。詳細は「4. 割り込みの相違点」を参照してください。

注4. 割り込み優先レベルの設定方法の詳細は、「4. 割り込みの相違点」を参照してください。

注5. RX の MTU には、周辺機能の割り込み要求フラグは存在しません。詳細は「4. 割り込みの相違点」を参照してください。

注6. 割り込み要求を許可にする方法が異なります。詳細は「4. 割り込みの相違点」を参照してください。

3.4 インプットキャプチャ動作

本項では、RX、H8S のインプットキャプチャ動作の相違点を示します。

表3.5に、RX と H8S におけるインプットキャプチャ動作の前提条件を示します。

表3.5 インプットキャプチャ動作の条件

項目	動作条件	
	RX (RX231)	H8S (H8S/2378)
周辺機能の動作クロック	PCLKA : 24MHz	ϕ : 20MHz
使用チャネル	MTU0	TPU のチャネル 3
使用端子	MTIOC0A : P34 MTIOC0B : P15	TIOCA3 : P20 TIOCB3 : P21
TCNT レジスタクリア	TGRB レジスタのインプットキャプチャでカウンタクリア	
インプットキャプチャ入力エッジ	MTIOC0A 端子 : 立ち上がり/立ち下がりの両エッジ MTIOC0B 端子 : 立ち下がりエッジ	TIOCA3 端子 : 立ち上がり/立ち下がりの両エッジ TIOCB3 端子 : 立ち下がりエッジ
ノイズフィルタ機能	使用しない	機能なし

3.4.1 動作説明




図3.2に、H8S と RX のインプットキャプチャ動作例を示します。




図3.2 H8S と RX のインプットキャプチャ動作例

3.4.2 設定手順の相違点

表3.6に、インプットキャプチャ動作時の初期設定手順の相違点を示します。H8Sの初期設定手順は、割り込み制御モード2を使用する場合の手順を示します。

割り込みを使用する場合には、割り込みの設定を行う必要があります。

表3.6には、割り込みを使用する場合の設定手順を示します。

表3.6 インプットキャプチャ動作時の初期設定手順の相違点

手順		RX (RX231)	H8S (H8S/2378)
1	モジュールストップ状態を解除 ^(注1)	SYSTEM.PRCR.WORD = 0xA502; MSTP(MTU) = 0; SYSTEM.PRCR.WORD = 0xA500;	MSTPCR.BIT._TPU = 0;
2	割り込み禁止	IEN(MTU0, TGIA0) = 0; IEN(MTU0, TGIB0) = 0; MTU0.TIER.BIT.TGIEA = 0; MTU0.TIER.BIT.TGIEB = 0;	TPU3.TIER.BIT.TGIEA = 0; TPU3.TIER.BIT.TGIEB = 0;
3	カウント動作停止	MTU.TSTR.BIT.CST0 = 0;	TPU.TSTR.BIT.CST3 = 0;
4	カウンタクリア	MTU0.TCNT = 0x0000;	TPU3.TCNT = 0x0000;
5	I/Oポート機能の設定 ^(注2)	PORT3.PMR.BIT.B4 = 0; PORT1.PMR.BIT.B5 = 0; PORT3.PDR.BIT.B4 = 0; PORT1.PDR.BIT.B5 = 0; MPC.PWPR.BIT.B0WI = 0; MPC.PWPR.BIT.PFSWE = 1; MPC.P34PFS.BYTE = 0x01; MPC.P15PFS.BYTE = 0x01; MPC.PWPR.BIT.PFSWE = 0; MPC.PWPR.BIT.B0WI = 1; PORT3.PMR.BIT.B4 = 1; PORT1.PMR.BIT.B5 = 1;	— (処理なし)
6	ノイズフィルタ機能の設定 ^(注3)	MTU0.NFCR.BIT.NFAEN = 0; MTU0.NFCR.BIT.NFBEN = 0;	— (処理なし)
7	カウントクロック設定	MTU0.TCR.BIT.TPSC = 000b;	TPU3.TCR.BIT.TPSC = 000b;
8	カウンタクリア設定	MTU0.TCR.BIT.CCLR = 010b;	TPU3.TCR.BIT.CCLR = 010b;
9	動作モード設定	MTU0.TMDR.BIT.MD = 0000b;	TPU3.TMDR.BIT.MD = 0000b;
10	カウンタは単独動作	MTU.TSYR.BIT.SYNC0 = 0;	TPU.TSYR.BIT.SYNC3 = 0;
11	インプットキャプチャ入力の設定	MTU0.TIORH.BIT.IOA = 1010b; MTU0.TIORH.BIT.IOB = 1001b;	TPU3.TIOR.BIT.IOA = 1010b; TPU3.TIOR.BIT.IOB = 1001b;
12	割り込み制御モード設定 ^(注4)	— (処理なし)	INTC.INTCR.BIT.INTM = 10b;
13	割り込み優先レベル設定 ^(注5)	IPR(MTU0, TGIA0) = 0x01; IPR(MTU0, TGIB0) = 0x01;	INTC.IPRG.BIT._TPU3 = 001b;
14	周辺機能割り込み要求をクリア	— (処理なし) ^(注6)	TPU3.TSR.BIT.TGFA = 0; TPU3.TSR.BIT.TGFB = 0;
15	割り込み要求をクリア	IR(MTU0, TGIA0) = 0; IR(MTU0, TGIB0) = 0;	— (処理なし)
16	周辺機能割り込み要求を許可	MTU0.TIER.BIT.TGIEA = 1; MTU0.TIER.BIT.TGIEB = 1;	TPU3.TIER.BIT.TGIEA = 1; TPU3.TIER.BIT.TGIEB = 1;
17	割り込み要求を許可 ^(注7)	IEN(MTU0, TGIA0) = 1; IEN(MTU0, TGIB0) = 1;	— (処理なし)

手順		RX (RX231)	H8S (H8S/2378)
18	プロセッサ割り込み優先レベル設定	— (処理なし)	set_imask_exr(0);
19	マスカブル割り込み許可	setpsw_i();	— (処理なし)
20	カウント動作開始	MTU.TSTR.BIT.CST0 = 1;	TPU.TSTR.BIT.CST3 = 1;

注 1. モジュールストップ機能については、「5. モジュールストップ機能」を参照してください。

注 2. RX では MPC で周辺機能の端子設定を行います。詳細は「7.1 入出力ポート」を参照してください。

注 3. ノイズフィルタ機能の詳細については、ユーザーズマニュアル ハードウェア編を参照してください。

注 4. RX には割り込み制御モードはありません。詳細は「4. 割り込みの相違点」を参照してください。

注 5. 割り込み優先レベルの設定方法の詳細は、「4. 割り込みの相違点」を参照してください。

注 6. RX の MTU には、周辺機能の割り込み要求フラグは存在しません。詳細は「4. 割り込みの相違点」を参照してください。

注 7. 割り込み要求を許可にする方法が異なります。詳細は「4. 割り込みの相違点」を参照してください。

3.5 PWM モード 1

PWM モード 1 の動作は RX と H8S で同じです。TGRA レジスタと TGRB レジスタ、TGRC レジスタと TGRD レジスタをペアで使用し、TIOCA (MTIOCA) 端子、TIOCC (MTIOCC) 端子から PWM 出力を生成します。

本項では、RX、H8S の PWM モード 1 動作の相違点を示します。

表3.7に、RX と H8S における PWM モード 1 動作の前提条件を示します。

表3.7 PWM モード 1 の動作の条件

項目	動作条件	
	RX (RX231)	H8S (H8S/2378)
周辺機能の動作クロック	PCLKA : 24MHz	φ : 20MHz
使用チャネル	MTU0	TPU のチャネル 3
使用端子	MTIOC0A : P34	TIOCA3 : P20
TCNT レジスタクリア	TGRA コンペアマッチでカウンタクリア	
PWM 出力波形	周波数 : 1kHz MTIOC0A : デューティ 70% TGRB コンペアマッチで High 出力	周波数 : 1kHz TIOCA0 : デューティ 70% TGRB コンペアマッチで High 出力

3.5.1 動作説明




図3.3に、H8S と RX の PWM モード1 の動作例を示します。




図3.3 H8S と RX の PWM モード 1 の動作例

3.5.2 設定手順の相違点

表3.8に、PWM モード1 動作時の初期設定手順の相違点を示します。H8S の初期設定手順は、割り込み制御モード2 を使用する場合の手順を示します。

割り込みを使用する場合には、割り込みの設定を行う必要があります。

表3.8には、割り込みを使用する場合の設定手順を示します。

表3.8 PWM モード1 動作時の初期設定手順の相違点

手順		RX (RX231)	H8S (H8S/2378)
1	モジュールストップ状態を解除 ^(注1)	SYSTEM.PRCR.WORD = 0xA502; MSTP(MTU) = 0; SYSTEM.PRCR.WORD = 0xA500;	MSTPCR.BIT._TPU = 0;
2	割り込み禁止	IEN(MTU0, TGIA0) = 0; IEN(MTU0, TGIB0) = 0; MTU0.TIER.BIT.TGIEA = 0; MTU0.TIER.BIT.TGIEB = 0;	TPU3.TIER.BIT.TGIEA = 0; TPU3.TIER.BIT.TGIEB = 0;
3	カウント動作停止	MTU.TSTR.BIT.CST0 = 0;	TPU.TSTR.BIT.CST3 = 0;
4	カウンタクリア	MTU0.TCNT = 0x0000;	TPU3.TCNT = 0x0000;
5	I/O ポート機能の設定 ^(注2)	PORT3.PMR.BIT.B4 = 0; PORT3.PDR.BIT.B4 = 0; MPC.PWPR.BIT.B0WI = 0; MPC.PWPR.BIT.PFSWE = 1; MPC.P34PFS.BYTE = 0x01; MPC.PWPR.BIT.PFSWE = 0; MPC.PWPR.BIT.B0WI = 1; PORT3.PMR.BIT.B4 = 1;	— (処理なし)
6	カウントクロック設定	MTU0.TCR.BIT.TPSC = 000b;	TPU3.TCR.BIT.TPSC = 000b;
7	カウンタクリア設定	MTU0.TCR.BIT.CCLR = 001b;	TPU3.TCR.BIT.CCLR = 001b;
8	動作モード設定	MTU0.TMDR.BIT.MD = 0010b;	TPU3.TMDR.BIT.MD = 0010b;
9	カウンタは単独動作	MTU.TSYR.BIT.SYNC0 = 0;	TPU.TSYR.BIT.SYNC3 = 0;
10	波形出力モード設定	MTU0.TIORH.BIT.IOA = 0001b; MTU0.TIORH.BIT.IOB = 0010b; ^(注3)	TPU3.TIOR.BIT.IOA = 0001b; TPU3.TIOR.BIT.IOB = 0010b; ^(注3)
11	TGR レジスタの設定	MTU0.TGRA = 0x5DBF; MTU0.TGRB = 0x419F;	TPU3.TGRA = 0x4E20; TPU3.TGRB = 0x36B0;
12	割り込み制御モード設定 ^(注4)	— (処理なし)	INTC.INTCR.BIT.INTM = 10b;
13	割り込み優先レベル設定 ^(注5)	IPR(MTU0, TGIA0) = 0x01; IPR(MTU0, TGIB0) = 0x01;	INTC.IPRG.BIT._TPU3 = 001b;
14	周辺機能割り込み要求をクリア	— (処理なし) ^(注6)	TPU3.TSR.BIT.TGFA = 0; TPU3.TSR.BIT.TGFB = 0;
15	割り込み要求をクリア	IR(MTU0, TGIA0) = 0; IR(MTU0, TGIB0) = 0;	— (処理なし)
16	周辺機能割り込み要求を許可	MTU0.TIER.BIT.TGIEA = 1; MTU0.TIER.BIT.TGIEB = 1;	TPU3.TIER.BIT.TGIEA = 1; TPU3.TIER.BIT.TGIEB = 1;
17	割り込み要求を許可 ^(注7)	IEN(MTU0, TGIA0) = 1; IEN(MTU0, TGIB0) = 1;	— (処理なし)
18	プロセッサ割り込み優先レベル設定	— (処理なし)	set_imask_exr(0);
19	マスクブル割り込み許可	setpsw_i();	— (処理なし)
20	カウント動作開始	MTU.TSTR.BIT.CST0 = 1;	TPU.TSTR.BIT.CST3 = 1;

- 注 1. モジュールストップ機能については、「5. モジュールストップ機能」を参照してください。
- 注 2. RX では MPC で周辺機能の端子設定を行います。詳細は「7.1 入出力ポート」を参照してください。
- 注 3. PWM モード 1 では、初期出力値は TGRA、TGRC レジスタに設定した値になります。
TIOA.IOB または TIOH.IOB、TIOA.IOD ビットで設定した初期出力値は、出力に影響しません。
- 注 4. RX には割り込み制御モードはありません。詳細は「4. 割り込みの相違点」を参照してください。
- 注 5. 割り込み優先レベルの設定方法の詳細は、「4. 割り込みの相違点」を参照してください。
- 注 6. RX の MTU には、周辺機能の割り込み要求フラグは存在しません。詳細は「4. 割り込みの相違点」を参照してください。
- 注 7. 割り込み要求を許可にする方法が異なります。詳細は「4. 割り込みの相違点」を参照してください。

3.6 PWM モード 2

PWM モード 2 の動作は RX と H8S で同じです。TGR レジスタの 1 本を周期レジスタ、他の TGR レジスタをデューティレジスタに使用して PWM 出力を生成します。

本項では、RX、H8S の PWM モード 2 動作の相違点を示します。

表3.9に、RX と H8S における PWM モード 2 動作の前提条件を示します。

表3.9 PWM モード 2 の動作の条件

項目	動作条件	
	RX (RX231)	H8S (H8S/2378)
周辺機能の動作クロック	PCLKA : 24MHz	ϕ : 20MHz
使用チャネル	MTU0	TPU のチャネル 3
使用端子	MTIOC0A : P34 MTIOC0B : P15 MTIOC0D : PA3	TIOCB3 : P21 TIOCC3 : P22 TIOCD3 : P23
TCNT レジスタクリア	TGRC コンペアマッチで カウンタクリア	TGRA コンペアマッチで カウンタクリア
PWM 出力波形	周波数 : 1kHz MTIOC0A : デューティ 30% MTIOC0B : デューティ 50% MTIOC0D : デューティ 70%	周波数 : 1kHz TIOCB3 : デューティ 30% TIOCC3 : デューティ 50% TIOCD3 : デューティ 70%

3.6.1 動作説明




図3.4に、H8S と RX の PWM モード 2 の動作例を示します。




図3.4 H8S と RX の PWM モード 2 の動作例

3.6.2 設定手順の相違点

表3.10に、PWM モード2 動作時の初期設定手順の相違点を示します。H8S の初期設定手順は、割り込み制御モード2 を使用する場合の手順を示します。

割り込みを使用する場合には、割り込みの設定を行う必要があります。

表3.10には、割り込みを使用する場合の設定手順を示します。

表3.10 PWM モード2 動作時の初期設定手順の相違点

手順		RX (RX231)	H8S (H8S/2378)
1	モジュールストップ状態を解除 (注1)	SYSTEM.PRCR.WORD = 0xA502; MSTP(MTU) = 0; SYSTEM.PRCR.WORD = 0xA500;	MSTPCR.BIT._TPU = 0;
2	割り込み禁止	IEN(MTU0.TGIA0) = 0; IEN(MTU0.TGIB0) = 0; IEN(MTU0.TGIC0) = 0; IEN(MTU0.TGID0) = 0; MTU0.TIER.BIT.TGIEA = 0; MTU0.TIER.BIT.TGIEB = 0; MTU0.TIER.BIT.TGIEC = 0; MTU0.TIER.BIT.TGIED = 0;	TPU3.TIER.BIT.TGIEA = 0; TPU3.TIER.BIT.TGIEB = 0; TPU3.TIER.BIT.TGIEC = 0; TPU3.TIER.BIT.TGIED = 0;
3	カウント動作停止	MTU.TSTR.BIT.CST0 = 0;	TPU.TSTR.BIT.CST3 = 0;
4	カウンタクリア	MTU0.TCNT = 0x0000;	TPU3.TCNT = 0x0000;
5	I/O ポート機能の設定 (注2)	PORT3.PMR.BIT.B4 = 0; PORT1.PMR.BIT.B5 = 0; PORTA.PDR.BIT.B3 = 0; MPC.PWPR.BIT.B0WI = 0; MPC.PWPR.BIT.PFSWE = 1; MPC.P34PFS.BYTE = 0x01; MPC.P15PFS.BYTE = 0x01; MPC.PA3PFS.BYTE = 0x01; MPC.PWPR.BIT.PFSWE = 0; MPC.PWPR.BIT.B0WI = 1; PORT3.PMR.BIT.B4 = 1; PORT1.PMR.BIT.B5 = 1; PORTA.PMR.BIT.B3 = 1;	— (処理なし)
6	カウントクロック設定	MTU0.TCR.TPSC = 000b;	TPU3.TCR.BIT.TPSC = 000b;
7	カウンタクリア設定	MTU0.TCR.BIT.CCLR = 101b;	TPU3.TCR.BIT.CCLR = 001b;
8	動作モード設定	MTU0.TMDR.BIT.MD = 0011b;	TPU3.TMDR.BIT.MD = 0011b;
9	カウンタは単独動作	MTU.TSYR.BIT.SYNC0 = 0;	TPU.TSYR.BIT.SYNC3 = 0;
10	波形出力モード設定	MTU0.TIORH.BIT.IOA = 0010b; MTU0.TIORH.BIT.IOB = 0010b; MTU0.TIORL.BIT.IOD = 0010b;	TPU3.TIOR.BIT.IOB = 0010b; TPU3.TIOR.BIT.IOC = 0010b; TPU3.TIOR.BIT.IOD = 0010b;
11	TGR レジスタの設定	MTU0.TGRA = 0x1C1F; MTU0.TGRB = 0x2EDF; MTU0.TGRC = 0x5DBF; MTU0.TGRD = 0x419E;	TPU3.TGRA = 0x4E20; TPU3.TGRB = 0x1770; TPU3.TGRC = 0x2710; TPU3.TGRD = 0x36B0;
12	割り込み制御モード設定 (注3)	— (処理なし)	INTC.INTCR.BIT.INTM = 10b;

手順		RX (RX231)	H8S (H8S/2378)
13	割り込み優先レベル設定 (注 4)	IPR(MTU0, TGIA0) = 0x01; IPR(MTU0, TGIB0) = 0x01; IPR(MTU0, TGIC0) = 0x01; IPR(MTU0, TGID0) = 0x01;	INTC.IPRG.BIT._TPU3 = 001b;
14	周辺機能割り込み要求をクリア	— (処理なし) (注 5)	TPU3.TSR.BIT.TGFA = 0; TPU3.TSR.BIT.TGFB = 0; TPU3.TSR.BIT.TGFC = 0; TPU3.TSR.BIT.TGFD = 0;
15	割り込み要求をクリア	IR(MTU0, TGIA0) = 0; IR(MTU0, TGIB0) = 0; IR(MTU0, TGIC0) = 0; IR(MTU0, TGID0) = 0;	— (処理なし)
16	周辺機能割り込み要求を許可	MTU0.TIER.BIT.TGIEA = 1; MTU0.TIER.BIT.TGIEB = 1; MTU0.TIER.BIT.TGIEC = 1; MTU0.TIER.BIT.TGIED = 1;	TPU3.TIER.BIT.TGIEA = 1; TPU3.TIER.BIT.TGIEB = 1; TPU3.TIER.BIT.TGIEC = 1; TPU3.TIER.BIT.TGIED = 1;
17	割り込み要求を許可 (注 6)	IEN(MTU0, TGIA0) = 1; IEN(MTU0, TGIB0) = 1; IEN(MTU0, TGIC0) = 1; IEN(MTU0, TGID0) = 1;	— (処理なし)
18	プロセッサ割り込み優先レベル設定	— (処理なし)	set_imask_exr(0);
19	マスカブル割り込み許可	setpsw_i();	— (処理なし)
20	カウント動作開始	MTU.TSTR.BIT.CST0 = 1;	TPU.TSTR.BIT.CST3 = 1;

注 1. モジュールストップ機能については、「5. モジュールストップ機能」を参照してください。

注 2. RX では MPC で周辺機能の端子設定を行います。詳細は「7.1 入出力ポート」を参照してください。

注 3. RX には割り込み制御モードはありません。詳細は「4. 割り込みの相違点」を参照してください。

注 4. 割り込み優先レベルの設定方法の詳細は、「4. 割り込みの相違点」を参照してください。

注 5. RX の MTU には、周辺機能の割り込み要求フラグは存在しません。詳細は「4. 割り込みの相違点」を参照してください。

注 6. 割り込み要求を許可にする方法が異なります。詳細は「4. 割り込みの相違点」を参照してください。

4. 割り込みの相違点

表4.1に、H8S と RX の割り込み要因の相違点を示します。

表4.1 H8S と RX の割り込み要因の相違点

チャネル	名称			割り込み要因
	RX の TPU	RX の MTU	H8S の TPU	
0	TGI0A	TGIA0	TGI0A	TGRA のインพุットキャプチャ/コンペアマッチ
	TGI0B	TGIB0	TGI0B	TGRB のインพุットキャプチャ/コンペアマッチ
	TGI0C	TGIC0	TGI0C	TGRC のインพุットキャプチャ/コンペアマッチ
	TGI0D	TGID0	TGI0D	TGRD のインพุットキャプチャ/コンペアマッチ
	TCI0V	TCIV0	TCI0V	TCNT のオーバフロー
	なし	TGIE0	なし	TGRE のコンペアマッチ
	なし	TGIF0	なし	TGRF のコンペアマッチ
1	TGI1A	TGIA1	TGI1A	TGRA のインพุットキャプチャ/コンペアマッチ
	TGI1B	TGIB1	TGI1B	TGRB のインพุットキャプチャ/コンペアマッチ
	TCI1V	TCIV1	TCI1V	TCNT のオーバフロー
	TCI1U	TCIU1	TCI1U	TCNT のアンダフロー
2	TGI2A	TGIA2	TGI2A	TGRA のインพุットキャプチャ/コンペアマッチ
	TGI2B	TGIB2	TGI2B	TGRB のインพุットキャプチャ/コンペアマッチ
	TCI2V	TCIV2	TCI2V	TCNT のオーバフロー
	TCI2U	TCIU2	TCI2U	TCNT のアンダフロー
3	TGI3A	TGIA3	TGI3A	TGRA のインพุットキャプチャ/コンペアマッチ
	TGI3B	TGIB3	TGI3B	TGRB のインพุットキャプチャ/コンペアマッチ
	TGI3C	TGIC3	TGI3C	TGRC のインพุットキャプチャ/コンペアマッチ
	TGI3D	TGID3	TGI3D	TGRD のインพุットキャプチャ/コンペアマッチ
	TCI3V	TCIV3	TCI3V	TCNT のオーバフロー
4	TGI4A	TGIA4	TGI4A	TGRA のインพุットキャプチャ/コンペアマッチ
	TGI4B	TGIB4	TGI4B	TGRB のインพุットキャプチャ/コンペアマッチ
	なし	TGIC4	なし	TGRC のインพุットキャプチャ/コンペアマッチ
	なし	TGID4	なし	TGRD のインพุットキャプチャ/コンペアマッチ
	TCI4V	—	TCI4V	TCNT のオーバフロー
	—	TCIV4	—	TCNT のオーバフロー/アンダフロー
	TCI4U	なし	TCI4U	TCNT のアンダフロー
5	TGI5A	なし	TGI5A	TGRA のインพุットキャプチャ/コンペアマッチ
	TGI5B	なし	TGI5B	TGRB のインพุットキャプチャ/コンペアマッチ
	TCI5V	なし	TCI5V	TCNT のオーバフロー
	TCI5U	なし	TCI5U	TCNT のアンダフロー
	なし	TGIU5	なし	TGRU のインพุットキャプチャ/コンペアマッチ
	なし	TGIV5	なし	TGRV のインพุットキャプチャ/コンペアマッチ
	なし	TGIW5	なし	TGRW のインพุットキャプチャ/コンペアマッチ

表4.2に、H8S の TPU チャンネル 1 と RX の TPU1 の割り込み関連リソースの相違点を示します。

表4.3に、H8S の TPU チャンネル 1 と RX の MTU1 の割り込み関連リソースの相違点を示します。

H8S の TPU では、割り込み許可ビットと割り込み要求フラグは、周辺機能にのみあります。

RX の TPU では、割り込み許可ビットと割り込み要求フラグは、周辺機能と割り込みコントローラの両方にあります。

RX の MTU では、割り込み許可ビットは周辺機能と割り込みコントローラの両方にあり、割り込み要求フラグは割り込みコントローラにのみあります。

表4.2 H8S の TPU チャンネル 1 と RX の TPU1 の割り込み関連リソースの相違点

項 目		RX (RX231) の TPU1				H8S (H8S/2378) の TPU チャンネル 1			
		TGI1A	TGI1B	TCI1V	TCI1U	TGI1A	TGI1B	TCI1V	TCI1U
割り込み許可ビット	周辺機能	TIER. TGIEA	TIER. TGIEB	TIER. TCIEV	TIER. TCIEU	TIER. TGIEA	TIER. TGIEB	TIER. TCIEV	TIER. TCIEU
	割り込みコントローラ	IER12. IEN3	IER12. IEN4	IER12. IEN5	IER12. IEN6	なし			
割り込み要求フラグ	周辺機能	TSR. TGFA	TSR. TGFB	TSR. TCFV	TSR. TCFU	TSR. TGFA	TSR. TGFB	TSR. TCFV	TSR. TCFU
	割り込みコントローラ	IR147. IR	IR148. IR	IR149. IR	IR150. IR	なし			

表4.3 H8S の TPU チャンネル 1 と RX の MTU1 の割り込み関連リソースの相違点

項 目		RX (RX231) の MTU1				H8S (H8S/2378) の TPU チャンネル 1			
		TGIA1	TGIB1	TGIV1	TGIU1	TGI1A	TGI1B	TGI1V	TGI1U
割り込み許可ビット	周辺機能	TIER. TGIEA	TIER. TGIEB	TIER. TCIEV	TIER. TCIEU	TIER. TGIEA	TIER. TGIEB	TIER. TCIEV	TIER. TCIEU
	割り込みコントローラ	IER0F. IEN1	IER0F. IEN2	IER0F. IEN3	IER0F. IEN4	なし			
割り込み要求フラグ	周辺機能	なし				TSR. TGFA	TSR. TGFB	TSR. TCFV	TSR. TCFU
	割り込みコントローラ	IR121. IR	IR122. IR	IR123. IR	IR124. IR	なし			

表4.2、表4.3中の IERm レジスタ (m = 02h~1Fh) と IRn レジスタ (n = 割り込みベクタ番号) は、割り込みコントローラのレジスタです。

IERm レジスタの各ビットと割り込み要因の対応と割り込みベクタ番号については、ユーザーズマニュアルハードウェア編の割り込みコントローラの章を参照してください。

RX では、下記の条件を満たすときに割り込みを受け付けることができます。

- I フラグ (PSW.I ビット) が“1”であること。
- ICU の IER、IPR レジスタで割り込み許可に設定されていること。
- 周辺機能の割り込み要求許可ビットで、割り込み要求が許可されていること。

表4.4に、RX と H8S の割り込みの発生条件についての比較表を示します。

表4.4 RX と H8S の割り込みの発生条件についての比較表

項目	RX (RX231)	H8S (H8S/2378)
割り込み許可ビット (I ビット)	PSW レジスタの I ビットを“1” (許可) にすると、マスカブル割り込みの受け付けが許可されます。	割り込み制御モード 0 の場合、CCR レジスタの I ビットを“0” (許可) にすると、マスカブル割り込みの受け付けが許可されます。 割り込み制御モード 2 の場合は、CCR レジスタの I ビットは使用しません。
プロセッサ割り込み優先レベル	PSW レジスタの IPL[3:0] ビットが示すレベルより高いレベルの割り込み要求のみが受け付けられます。	割り込み制御モード 2 の場合、EXR レジスタの I2~I0 ビットが示すレベルより高いレベルの割り込み要求のみが受け付けられます。 割り込み制御モード 0 の場合は、EXR レジスタの I2~I0 ビットは使用しません。
割り込み優先レベル	IPR レジスタで設定します。	割り込み制御モード 0 の場合はデフォルトの設定となります。 割り込み制御モード 2 の場合は、IPR レジスタの設定となります。
割り込み要求フラグ	周辺機能、外部端子、NMI 割り込み等の全ての割り込みステータスフラグを割り込みコントローラで管理します。	外部割り込みは、割り込みコントローラ、内部割り込み要因は、各内蔵周辺機能内で割り込みステータスフラグを管理します。
割り込み要求許可	マスカブル割り込みは IER レジスタ、ノンマスカブル割り込みは NMIER レジスタで設定します。	IER レジスタで IRQ 割り込み許可を設定します。
周辺機能の割り込み許可	各周辺機能で割り込みの許可、禁止を設定できます。	

表4.5に、プロセッサ割り込み許可と優先レベルの相違点を示します。

RX では、PSW.I ビットを“1”(割り込み許可) に設定すると、プロセッサ割り込み優先レベルはデフォルトで優先レベル 0 (最低レベル) になっているため、マスカブル割り込み許可になります。

H8S の割り込み制御モード 0 では、CCR.I ビットを“0”(割り込み許可) に設定すると、プロセッサ割り込み優先レベルは使用しないため、マスカブル割り込み許可になります。

H8S の割り込み制御モード 2 では、プロセッサ割り込み優先レベルはデフォルトで優先レベル 7 (最高レベル) になっているため、EXR.I2~I0 ビットを設定することで、マスカブル割り込み許可になります。

表4.5 プロセッサ割り込み許可と優先レベルの相違点

項目	RX (RX231)	H8S (H8S/2378)	
		割り込み制御モード 0	割り込み制御モード 2
割り込み許可 デフォルト値	PSW.I ビット : 0 (割り込みマスク)	CCR.I ビット : 1 (割り込みマスク)	使用しない ^(注 1)
プロセッサ割り込み優先レベル デフォルト値	PSW.IPL[3:0]ビット : 0000b (最低レベル)	使用しない ^(注 1)	EXR.I2~I0 ビット : 111b (最高レベル)
リセット後の動作	マスカブル割り込みを受け付けない		

注 1. Don't care

表4.6に、割り込み許可に使用する組み込み関数 (一部) を示します。

表4.6 割り込み許可に使用する組み込み関数 (一部)

項目	RX (RX231)	記述	
		H8S (H8S/2378)	
		割り込み制御モード 0	割り込み制御モード 2
プロセッサ割り込み許可設定	setpsw_i(); ^(注 1)	set_imask_ccr(0); ^(注 1)	使用しない
プロセッサ割り込み優先レベルの設定 (“0”に設定する場合)	set_ipi(0); ^(注 1)	使用しない	set_imask_exr(0); ^(注 1)

注 1. “machine.h”のインクルードが必要です。

詳細は、ユーザーズマニュアル ハードウェア編の割り込みコントローラ (ICU)、CPU、使用する周辺機能の章を参照してください。

5. モジュールストップ機能

H8S、RX は周辺モジュールごとに機能を停止させることが可能です。

使用しない周辺モジュールをモジュールストップ状態へ遷移させることで、消費電力を低減することができます。リセット解除後は、表5.1に示すモジュール以外はモジュールストップ状態になっています。

表5.1 RX、H8S の初期設定時動作しているモジュール

RX (RX231)	H8S (H8S/2378)
DMAC、DTC、RAM	EXDMAC、DMAC、DTC

モジュールストップ状態のモジュールのレジスタは、読み書きできません。

表5.1に示すモジュール以外のモジュールを使用する場合は、モジュールストップ状態を解除した後、初期設定等を行ってください。

詳細は、ユーザーズマニュアル ハードウェア編の消費電力低減機能の章を参照してください。

6. レジスタライトプロテクション機能

RX では、プログラムが暴走したときに備えて、重要なレジスタを書き換えられないように保護することが可能です。プロテクトレジスタ (PRCR) によって、保護するレジスタを設定します。

クロック発生回路関連レジスタ、フラッシュメモリ関連レジスタ、動作モード関連レジスタ、消費電力低減機能関連レジスタ、ローパワータイマ関連レジスタ、LVD 関連レジスタ、ソフトウェアリセットレジスタを保護することが可能です。

詳細は、ユーザーズマニュアル ハードウェア編のレジスタライトプロテクション機能の章を参照してください。

7. H8S から RX へ置き換えるときのポイント

H8S から RX へ置き換えるときのポイントについて、以下に示します。

7.1 入出力ポート

RX では、周辺機能の入出力信号を端子に割り当てるには、MPC の設定を行う必要があります。

RX の端子の入出力制御を行う前に以下の 2 つの設定を行ってください。

- MPC の PFS レジスタ：該当端子に割り当てる周辺機能の選択
- I/O ポートの PMR レジスタ：該当端子に汎用入出力ポート/周辺機能を割り当てるかの選択

表7.1に RX と H8S の周辺機能端子の入出力設定についての比較表を示します。

表7.1 RX と H8S の周辺機能端子の入出力設定についての比較表

機能	RX (RX231)	H8S (H8S/2378)
端子の機能選択	PFS レジスタを設定することで、周辺機能の入出力を複数の端子から選択して割り付けることができます。	MCU 動作モード、SYSCR.EXPE ビット、PFCR レジスタ、DDR レジスタ、各周辺機能の設定の組み合わせにより、汎用入出力ポート/周辺機能の切り替え、また端子の機能選択が可能です。
汎用入出力ポート/ 周辺機能の切り替え	PMR レジスタを設定することで、対象端子を I/O ポートとして使用するか、周辺機能として使用するかを選択できます。	

詳細は、ユーザーズマニュアル ハードウェア編のマルチファンクションピンコントローラ (MPC) と、I/O ポートの章を参照してください。

7.2 I/O レジスタマクロ

RX の I/O レジスタの定義 (iodefine.h) 内では、下記のマクロ定義を用意しています。

マクロ定義を使用することで可読性の高いプログラムを記載できます。

表7.2にマクロの使用例を示します。

表7.2 マクロの使用例

マクロ	使用例
IR("module name", "bit name")	IR(MTU0, TGIA0) = 0; MTU0 の TGIA0 に対応した IR フラグを"0" (割り込み要求をクリア) にします。
DTCE("module name", "bit name")	DTCE(MTU0, TGIA0) = 1; MTU0 の TGIA0 に対応した DTCE ビットを"1" (DTC 起動を許可) にします。
IEN("module name", "bit name")	IEN(MTU0, TGIA0) = 1; MTU0 の TGIA0 に対応した IEN ビットを"1" (割り込みを許可) にします。
IPR("module name", "bit name")	IPR(MTU0, TGIA0) = 0x02; MTU0 の TGIA0 に対応した IPR ビットを"2" (割り込み優先レベルを"2") にします。
MSTP("module name")	MSTP(MTU) = 0; MTU0 のモジュールストップ設定ビットを"0" (モジュールストップ状態を解除) にします。
VECT("module name", "bit name")	#pragma interrupt(Excep_MTU0_TGIA0(vect=VECT(MTU0, TGIA0))) MTU0 の TGIA0 に対応した割り込み関数を宣言します。

7.3 組み込み関数

RX では、制御レジスタの設定や特殊命令用に組み込み関数を用意しています。組み込み関数を使用する場合は、`machine.h` をインクルードしてください。

表7.3に RX と H8S の制御レジスタの設定や特殊命令などの記述の相違点（一例）を示します。

表7.3 RX と H8S の制御レジスタの設定や特殊命令などの記述の相違点（一例）

項目	記述	
	RX (RX231)	H8S (H8S/2378)
I フラグを“1”にする	<code>setpsw_i();</code> (注 1)	<code>set_imask_ccr(1);</code> (注 1) (注 2)
I フラグを“0”にする	<code>clrpsw_i();</code> (注 1)	<code>set_imask_ccr(0);</code> (注 1) (注 2)
WAIT 命令に展開します。	<code>wait();</code> (注 1)	なし
NOP 命令に展開します。	<code>nop();</code> (注 1)	<code>nop();</code> (注 1)

注 1. “`machine.h`”のインクルードが必要です。

注 2. RX では I = 1 のとき割り込み許可、H8S では I = 1 のとき割り込みマスクを意味します。

8. 参考ドキュメント

ユーザーズマニュアル：ハードウェア

H8S/2378 グループ、H8S/2378R グループ ハードウェアマニュアル Rev.7.00 (RJJ09B0094-0700)

RX230 グループ、RX231 グループ ユーザーズマニュアル ハードウェア編 Rev.1.10 (R01UH0496JJ0110)

(最新の情報をルネサス エレクトロニクスホームページから入手してください。)

アプリケーションノート

RX ファミリ、M16C ファミリ M16C から RX への置き換えガイド タイマ編 Rev.1.10 (R01AN1729JJ0110)

(最新の情報をルネサス エレクトロニクスホームページから入手してください。)

テクニカルアップデート／テクニカルニュース

(最新の情報をルネサス エレクトロニクスホームページから入手してください。)

ユーザーズマニュアル：開発環境

CC-RX コンパイラ ユーザーズマニュアル Rev.1.03 (R20UT3248JJ0103)

H8S、H8/300 シリーズ C/C++コンパイラ、アセンブラ、最適化リンカージエディタ コンパイラパッケージ Ver.7.00 ユーザーズマニュアル (RJJ10J2552-0100)

(最新の情報をルネサス エレクトロニクスホームページから入手してください。)

改訂記録

Rev.	発行日	改訂内容	
		ページ	ポイント
1.00	2017.11.20	-	初版発行
1.01	2025.10.21	-	題名変更

製品ご使用上の注意事項

ここでは、マイコン製品全体に適用する「使用上の注意事項」について説明します。個別の使用上の注意事項については、本ドキュメントおよびテクニカルアップデートを参照してください。

1. 静電気対策

CMOS 製品の取り扱いの際は静電気防止を心がけてください。CMOS 製品は強い静電気によってゲート絶縁破壊を生じることがあります。運搬や保存の際には、当社が出荷梱包に使用している導電性のトレーやマガジンケース、導電性の緩衝材、金属ケースなどを利用し、組み立て工程にはアースを施してください。プラスチック板上に放置したり、端子を触ったりしないでください。また、CMOS 製品を実装したボードについても同様の扱いをしてください。

2. 電源投入時の処置

電源投入時は、製品の状態は不定です。電源投入時には、LSI の内部回路の状態は不確定であり、レジスタの設定や各端子の状態は不定です。外部リセット端子でリセットする製品の場合、電源投入からリセットが有効になるまでの期間、端子の状態は保証できません。同様に、内蔵パワーオンリセット機能を使用しリセットする製品の場合、電源投入からリセットのかかる一定電圧に達するまでの期間、端子の状態は保証できません。

3. 電源オフ時における入力信号

当該製品の電源がオフ状態のときに、入力信号や入出力プルアップ電源を入れないでください。入力信号や入出力プルアップ電源からの電流注入により、誤動作を引き起こしたり、異常電流が流れ内部素子を劣化させたりする場合があります。資料中に「電源オフ時における入力信号」についての記載のある製品は、その内容を守ってください。

4. 未使用端子の処理

未使用端子は、「未使用端子の処理」に従って処理してください。CMOS 製品の入力端子のインピーダンスは、一般に、ハイインピーダンスとなっています。未使用端子を開放状態で動作させると、誘導現象により、LSI 周辺のノイズが印加され、LSI 内部で貫通電流が流れたり、入力信号と認識されて誤動作を起こす恐れがあります。

5. クロックについて

リセット時は、クロックが安定した後、リセットを解除してください。プログラム実行中のクロック切り替え時は、切り替え先クロックが安定した後、リセットしてください。リセット時、外部発振子（または外部発振回路）を用いたクロックで動作を開始するシステムでは、クロックが十分安定した後、リセットを解除してください。また、プログラムの途中で外部発振子（または外部発振回路）を用いたクロックに切り替える場合は、切り替え先のクロックが十分安定してから切り替えてください。

6. 入力端子の印加波形

入力ノイズや反射波による波形歪みは誤動作の原因になりますので注意してください。CMOS 製品の入力がノイズなどに起因して、 $V_{IL}(\text{Max.})$ から $V_{IH}(\text{Min.})$ までの領域にとどまるような場合は、誤動作を引き起こす恐れがあります。入力レベルが固定の場合はもちろん、 $V_{IL}(\text{Max.})$ から $V_{IH}(\text{Min.})$ までの領域を通過する遷移期間中にチャタリングノイズなどが入らないように使用してください。

7. リザーブアドレス（予約領域）のアクセス禁止

リザーブアドレス（予約領域）のアクセスを禁止します。アドレス領域には、将来の拡張機能用に割り付けられている リザーブアドレス（予約領域）があります。これらのアドレスをアクセスしたときの動作については、保証できませんので、アクセスしないようにしてください。

8. 製品間の相違について

型名の異なる製品に変更する場合は、製品型名ごとにシステム評価試験を実施してください。同じグループのマイコンでも型名が違うと、フラッシュメモリ、レイアウトパターンの相違などにより、電気的特性の範囲で、特性値、動作マージン、ノイズ耐量、ノイズ輻射量などが異なる場合があります。型名が違う製品に変更する場合は、個々の製品ごとにシステム評価試験を実施してください。

ご注意書き

1. 本資料に記載された回路、ソフトウェアおよびこれらに関連する情報は、半導体製品の動作例、応用例を説明するものです。回路、ソフトウェアおよびこれらに関連する情報を使用する場合、お客様の責任において、お客様の機器・システムを設計ください。これらの使用に起因して生じた損害（お客様または第三者いずれに生じた損害も含みます。以下同じです。）に関し、当社は、一切その責任を負いません。
2. 当社製品または本資料に記載された製品データ、図、表、プログラム、アルゴリズム、応用回路例等の情報の使用に起因して発生した第三者の特許権、著作権その他の知的財産権に対する侵害またはこれらに関する紛争について、当社は、何らの保証を行うものではなく、また責任を負うものではありません。
3. 当社は、本資料に基づき当社または第三者の特許権、著作権その他の知的財産権を何ら許諾するものではありません。
4. 当社製品を組み込んだ製品の輸出入、製造、販売、利用、配布その他の行為を行うにあたり、第三者保有の技術の利用に関するライセンスが必要となる場合、当該ライセンス取得の判断および取得はお客様の責任において行ってください。
5. 当社製品を、全部または一部を問わず、改造、改変、複製、リバースエンジニアリング、その他、不適切に使用しないでください。かかる改造、改変、複製、リバースエンジニアリング等により生じた損害に関し、当社は、一切その責任を負いません。
6. 当社は、当社製品の品質水準を「標準水準」および「高品質水準」に分類しており、各品質水準は、以下に示す用途に製品が使用されることを意図しております。

標準水準： コンピュータ、OA 機器、通信機器、計測機器、AV 機器、家電、工作機械、パーソナル機器、産業用ロボット等

高品質水準： 輸送機器（自動車、電車、船舶等）、交通制御（信号）、大規模通信機器、金融端末基幹システム、各種安全制御装置等

当社製品は、データシート等により高信頼性、**Harsh environment** 向け製品と定義しているものを除き、直接生命・身体に危害を及ぼす可能性のある機器・システム（生命維持装置、人体に埋め込み使用するもの等）、もしくは多大な物的損害を発生させるおそれのある機器・システム（宇宙機器と、海底中継器、原子力制御システム、航空機制御システム、プラント基幹システム、軍事機器等）に使用されることを意図しておらず、これらの用途に使用することは想定していません。たとえ、当社が想定していない用途に当社製品を使用したことにより損害が生じて、当社は一切その責任を負いません。

7. あらゆる半導体製品は、外部攻撃からの安全性を 100%保証されているわけではありません。当社ハードウェア／ソフトウェア製品にはセキュリティ対策が組み込まれているものもありますが、これによって、当社は、セキュリティ脆弱性または侵害（当社製品または当社製品が使用されているシステムに対する不正アクセス・不正使用を含みますが、これに限られません。）から生じる責任を負うものではありません。当社は、当社製品または当社製品が使用されたあらゆるシステムが、不正な改変、攻撃、ウイルス、干渉、ハッキング、データの破壊または窃盗その他の不正な侵入行為（「脆弱性問題」といいます。）によって影響を受けないことを保証しません。当社は、脆弱性問題に起因またはこれに関連して生じた損害について、一切責任を負いません。また、法令において認められる限りにおいて、本資料および当社ハードウェア／ソフトウェア製品について、商品性および特定目的との合致に関する保証ならびに第三者の権利を侵害しないことの保証を含め、明示または黙示のいかなる保証も行いません。
 8. 当社製品をご使用の際は、最新の製品情報（データシート、ユーザーズマニュアル、アプリケーションノート、信頼性ハンドブックに記載の「半導体デバイスの使用上の一般的な注意事項」等）をご確認の上、当社が指定する最大定格、動作電源電圧範囲、放熱特性、実装条件その他指定条件の範囲内でご使用ください。指定条件の範囲を超えて当社製品をご使用された場合の故障、誤動作の不具合および事故につきましては、当社は、一切その責任を負いません。
 9. 当社は、当社製品の品質および信頼性の向上に努めていますが、半導体製品はある確率で故障が発生したり、使用条件によっては誤動作したりする場合があります。また、当社製品は、データシート等において高信頼性、**Harsh environment** 向け製品と定義しているものを除き、耐放射線設計を行っておりません。仮に当社製品の故障または誤動作が生じた場合であっても、人身事故、火災事故その他社会的損害等を生じさせないよう、お客様の責任において、冗長設計、延焼対策設計、誤動作防止設計等の安全設計およびエージング処理等、お客様の機器・システムとしての出荷保証を行ってください。特に、マイコンソフトウェアは、単独での検証は困難なため、お客様の機器・システムとしての安全検証をお客様の責任で行ってください。
 10. 当社製品の環境適合性等の詳細につきましては、製品個別に必ず当社営業窓口までお問合せください。ご使用に際しては、特定の物質の含有・使用を規制する RoHS 指令等、適用される環境関連法令を十分調査のうえ、かかる法令に適合するようご使用ください。かかる法令を遵守しないことにより生じた損害に関して、当社は、一切その責任を負いません。
 11. 当社製品および技術を国内外の法令および規則により製造・使用・販売を禁止されている機器・システムに使用することはできません。当社製品および技術を輸出、販売または移転等する場合は、「外国為替及び外国貿易法」その他日本国および適用される外国の輸出管理関連法規を遵守し、それらの定めるところに従い必要な手続きを行ってください。
 12. お客様が当社製品を第三者に転売等される場合には、事前に当該第三者に対して、本ご注意書き記載の諸条件を通知する責任を負うものといたします。
 13. 本資料の全部または一部を当社の文書による事前の承諾を得ることなく転載または複製することを禁じます。
 14. 本資料に記載されている内容または当社製品についてご不明な点がございましたら、当社の営業担当者までお問合せください。
- 注 1. 本資料において使用されている「当社」とは、ルネサス エレクトロニクス株式会社およびルネサス エレクトロニクス株式会社が直接的、間接的に支配する会社をいいます。
- 注 2. 本資料において使用されている「当社製品」とは、注 1 において定義された当社の開発、製造製品をいいます。

(Rev.5.0-1 2020.10)

本社所在地

〒135-0061 東京都江東区豊洲 3-2-24（豊洲フォレシア）

www.renesas.com

商標について

ルネサスおよびルネサスロゴはルネサス エレクトロニクス株式会社の商標です。すべての商標および登録商標は、それぞれの所有者に帰属します。

お問合せ窓口

弊社の製品や技術、ドキュメントの最新情報、最寄の営業お問合せ窓口に関する情報などは、弊社ウェブサイトをご覧ください。

www.renesas.com/contact/