

RX660 グループ RX130 グループ

RX660 グループと RX130 グループの相違点

要旨

本アプリケーションノートは、主に RX660 グループ、RX130 グループにおける周辺機能の概要、I/O レジスタ、端子機能の相違点、および移行の際の留意点を確認することを目的とした参考資料です。

本アプリケーションノートでは、特に記載のない箇所については、それぞれのマイコンの最大仕様として、RX660 グループの 144 ピンパッケージと RX130 グループの 100 ピンパッケージについて記載しています。電気的特性、注意事項、設定手順等の詳細な仕様差分についてはユーザーズマニュアルをご確認ください。

対象デバイス

RX660 グループ、RX130 グループ

目次

1.	RX660 グループと RX130 グループの搭載機能比較	4
2.	仕様の概要比較	6
2.1	CPU	6
2.2	動作モード	8
2.3	アドレス空間	9
2.4	リセット	
2.5	オプション設定メモリ	11
2.6	電圧検出回路	
2.7	クロック発生回路	17
2.8	消費電力低減機能	23
2.9	レジスタライトプロテクション機能	29
2.10	例外処理	30
2.11	割り込みコントローラ	31
2.12	バス	34
2.13	データトランスファコントロ ー ラ	36
	· イベントリンクコントローラ	
2.15	- I/O ポート	43
2.16	マルチファンクションピンコントロ―ラ	47
2.17	・ ・マルチファンクションタイマパルスユニット 2/マルチファンクションタイマパルスユニット 3.	74
2.18	ポートアウトプットイネーブル 2/ポートアウトプットイネーブル 3	77
2.19	8 ビットタイマ	80
2.20		81
2.21	リアルタイムクロック	82
2.22	: 独立ウォッチドッグタイマ	84
2.23	シリアルコミュニケ―ションインタフェ―ス	86
2.24	・ リモコン信号受信機能	91
2.25	l ² C バスインタフェース	94
2.26	- シリアルペリフェラルインタフェ―ス	96
2.27	CRC 演算器	99
2.28	12 ビット A/D コンバータ	101
2.29	12 ビット D/A コンバータ	108
2.30	温度センサ	109
2.31	コンパレータ B/コンパレータ C	110
2.32	データ演算回路	112
2.33	RAM	114
2.34	· フラッシュメモリ	115
2.35	パッケージ	119
3.	端子機能の比較	120
3.1	100 ピンパッケージ	120
3.2	80 ピンパッケ―ジ	125
3.3	64 ピンパッケ―ジ	129
3.4	48 ピンパッケージ	132
4.	移行の際の留意点	135

4.1	機能設計の留意点	135
4.1.1	モード設定端子	135
4.1.2	RIIC 動作電圧設定	135
4.1.3	オプション設定メモリ	135
4.1.4	PLL 回路	135
4.1.5	全モジュールクロックストップモード	135
4.1.6	レジスタ退避バンク内 RAM の自己診断に関する注意事項	135
4.1.7	コンペア機能制約	136
4.1.8	I2C バスインタフェースのノイズ除去	136
4.1.9	ポート方向レジスタ(PDR)の初期化	136
4.1.10) カウンタ停止時の MTIOC 端子出力レベル	136
4.1.11	Ⅰ 相補 PWM モード時の A/D 変換開始要求	136
4.1.12	2 MTU 端子非選択時のハイインピーダンス制御	137
4.1.13	3 A/D スキャン変換終了割り込みの発生	137
4.1.14	4 DIRQnE ビット(n = 0~15)による入力バッファ制御	137
4.1.15	5 12 ビット A/D コンバータのスキャン変換時間	137
4.1.16	6 D/A コンバータの設定について	137
4.1.17	7 モジュールストップ時のコンパレータ C の動作	137
4.1.18	3 ソフトウェアスタンバイモード時のコンパレータ C の動作	138
4.1.19	9 ELC イベント入力の時タイマモードレジスタ設定の注意事項	138
4.1.20	〕 クロック周波数設定	138
5. 💈	参考ドキュメント	139
⊒⁄T≣	다. 다용	1/1

1. RX660 グループと RX130 グループの搭載機能比較

RX660 グループと RX130 グループの搭載機能比較を以下に示します。機能の詳細については「2.仕様の概要比較」および「5.参考ドキュメント」を参照してください。 表 1.1 に RX130/RX660 搭載機能比較を示します。

表 1.1 RX130/RX660 搭載機能比較

機能名	RX130	RX660
<u>CPU</u>		
動作モード		
アドレス空間	• /	/_
<u>リセット</u>		
オプション設定メモリ(OFSM)		
電圧検出回路 (LVDAb)RX130、(LVDA)RX660		/_
クロック発生回路	• /	/_
クロック周波数精度測定回路(CAC)	()
消費電力低減機能		
<u> </u>		/_
バス		
メモリプロテクションユニット(MPU)	×	0
DMA コントローラ(DMACAa)	×	0
データトランスファコントローラ(DTCa)RX130、(DTCb)RX660		
イベントリンクコントローラ(ELC)		
I/O ポート	•	/
		/
マルチファンクションタイマパルスユニット 2(MTU2a)RX130		
マルチファンクションタイマパルスユニット 3(MTU3a)RX660	• /	/
ポートアウトプットイネーブル 2(POE2a)RX130		
ポートアウトプットイネーブル 3(POE3a)RX660		
8 ビットタイマ(TMR)RX130、(TMRb)RX660		
コンペアマッチタイマ(CMT)		
コンペアマッチタイマ W(CMTW)	×	0
<u>リアルタイムクロック(RTCc)RX130、(RTCC)RX660</u>		
ローパワータイマ(LPT)	0	×
ウォッチドックタイマ(WDTA)	×	0
独立ウォッチドッグタイマ(IWDTa)	• /	/
シリアルコミュニケーションインタフェース(SCIg,SCIh)RX130		
(SCIk,SCIm,SCIh)RX660		
シリアルコミュニケーションインタフェース(RSCI)	×	0
<u>リモコン信号受信機能(REMC)RX130、(REMCa)RX660</u>	• ,	/
I2C バスインタフェース(RIICa)		

機能名	RX130	RX660
CANFD モジュール	×	0
シリアルペリフェラルインタフェース(RSPIa)RX130、(RSPId)RX660		/_
CRC 演算器(CRC)RX130、(CRCA)RX660		
静電容量式タッチセンサ(CTSUa)	0	×
12 ビット A/D コンバータ(S12ADE)RX130、(S12ADH)RX660		/
D/A コンバータ(DAa)RX130		/
<u>12 ビット D/A コンバータ(R12DAb)RX660</u>		
温度センサ(TEMPSA)RX130、(TEMPS)RX660		
コンパレータ B(CMPBa)RX130		/
コンパレータ C(CMPC)RX660	_	
データ演算回路(DOC)RX130、(DOCA)RX660		
RAM		/
フラッシュメモリ(FLASH)		/
パッケージ		/

○:機能搭載、×:機能未搭載、●:機能追加による差分あり、▲:機能変更による差分あり

■:機能削除による差分あり

2. 仕様の概要比較

以下に概要の比較、レジスタの比較を示します。

概要の比較では、いずれかのグループにしか存在しない、または両方のグループに存在するが相違点 がある項目は赤字にしています。

レジスタの比較では、両方のグループに存在するが相違点がある項目は赤字に、いずれかのグループ にしか存在しない項目は黒字でレジスタ名のみ記載しています。レジスタ仕様に相違点がない項目は 記載していません。

2.1 CPU

表 2.1 に CPU の概要比較を、表 2.2 に CPU のレジスタ比較を示します。

表 2.1 CPU の概要比較

我 2.1 Of O O M 及 比				
項目	RX130	RX660		
中央演算処理装置	● 最大動作周波数:32MHz	● 最大動作周波数:120MHz		
	• 32 ビット RX CPU	● 32 ビット RX CPU(RXv3)		
	● 最小命令実行時間:1命令1クロック	● 最小命令実行時間:1命令1クロック		
	● アドレス空間:4G バイト・リニアアドレス	● アドレス空間:4G バイト・リニアアドレス		
	● レジスタ	● レジスタ		
	- 汎用レジスタ:32 ビット × 16 本	- 汎用レジスタ:32 ビット×16 本		
	- 制御レジスタ:32 ビット ×8本	- 制御レジスタ:32 ビット×10 本		
	- アキュムレータ:64 ビット×1本	- アキュムレータ: <mark>72</mark> ビット×2 本		
		● 113 命令		
		- 標準搭載命令: 111 命令		
	● 基本命令:73種類 可変長命令形式	基本命令:77種類 可変長命令形式		
		単精度浮動小数点演算命令:11 種類		
	● DSP 機能命令:9種類	DSP 機能命令: <mark>23</mark> 種類		
		- レジスター括退避機能命令:2 命令		
	● アドレッシングモード:10種類	● アドレッシングモード: 11 種類		
	● データ配置	● データ配置		
	- 命令: リトルエンディアン	- 命令:リトルエンディアン		
	- データ:リトルエンディアン/	- データ:リトルエンディアン/		
	ビッグエンディアンを選択可能	ビッグエンディアンを選択可能		
	● 32 ビット乗算器:	● 32 ビット乗算器:		
	32 ビット× 32 ビット→64 ビット	32 ビット×32 ビット→64 ビット		
	● 除算器:	● 除算器:		
	32 ビット÷ 32 ビット→32 ビット	32 ビット÷32 ビット→32 ビット		
	・ バレルシフタ:32 ビット	● バレルシフタ:32 ビット		
FPU	_	● 単精度浮動小数点数(32 ビット)		
		● IEEE754 に準拠したデータタイプ、		
		および例外		
レジスター括退避	_	CPU レジスタの退避・復帰を一括して高速		
機能		に行う		
		● 16 個のレジスタ退避バンクを搭載		

Jun.10.22

表 2.2 CPU のレジスタ比較

レジスタ	ビット	RX130	RX660
EXTB	_	_	例外テーブルレジスタ
FPSW	_		浮動小数点ステータスワード
ACC(RX130)	_	アキュムレータ	アキュムレータ 0、
ACC0,ACC1			アキュムレータ 1
(RX660)			

2.2 動作モード

表 2.3 に動作モードの概要比較を、表 2.4 に動作モードのレジスタ比較を示します。

表 2.3 動作モードの概要比較

項目	RX130	RX660
モード設定端子による	シングルチップモード	シングルチップモード
動作モード	ブートモード	ブートモード(SCIインタフェース)
		ユーザブートモード
		ブートモード(FINEインタフェース)
レジスタによる	_	シングルチップモード・ユーザブートモード
動作モード		内蔵ROM無効拡張モード
		内蔵ROM有効拡張モード

表 2.4 動作モードのレジスタ比較

レジスタ	ビット	RX130	RX660
MDSR	_	1	モードステータスレジスタ
SYSCR0	_		システムコントロ―ルレジスタ 0
SYSCR1	_	システムコントロ―ルレジスタ 1	システムコントロ―ルレジスタ 1
		リセット後の初期値が異なります	
VOLSR	_		電圧レベル設定レジスタ

2.3 アドレス空間

図 2.1 にシングルチップモードのメモリマップ比較を示します。




図 2.1 シングルチップモードのメモリマップ比較

2.4 リセット

表 2.5 にリセット要因比較を、表 2.6 にリセットのレジスタ比較を示します。

表 2.5 リセット要因比較

項目	RX130	RX660
RES#端子リセット	RES#端子の入力電圧が Low	RES#端子の入力電圧が Low
パワーオンリセット	VCC の上昇(監視電圧:VPOR)	VCC の上昇(監視電圧:VPOR)
電圧監視0リセット	VCC の下降(監視電圧:Vdet0)	VCC の下降(監視電圧: Vdet0)
電圧監視 1 リセット	VCC の下降(監視電圧: Vdet1)	VCC の下降(監視電圧: Vdet1)
電圧監視 2 リセット	VCC の下降(監視電圧:Vdet2)	VCC の下降(監視電圧: Vdet2)
ディープソフトウェア	_	割り込みによるディープソフトウェア
スタンバイリセット		スタンバイモードの解除
独立ウォッチドッグタイマ	独立ウォッチドッグタイマの	独立ウォッチドッグタイマの
リセット	アンダフロー、または	アンダフロー、または
	リフレッシュエラー	リフレッシュエラー
ウォッチドックタイマ	_	ウォッチドッグタイマのアンダフロー
リセット		またはリフレッシュエラー
ソフトウェアリセット	レジスタ設定	レジスタ設定

表 2.6 リセットのレジスタ比較

レジスタ	ビット名	RX130	RX660
RSTSR0	DPSRSTF	_	ディープソフトウェアスタンバイ
			リセットフラグ
RSTSR2	WDTRF	_	ウォッチドッグタイマリセット
			検出フラグ

2.5 オプション設定メモリ

図 2.2 にオプション設定メモリ領域比較を、表 2.7 にオプション設定メモリのレジスタ比較を示します。




図 2.2 オプション設定メモリ領域比較

表 2.7 オプション設定メモリのレジスタ比較

レジスタ	ビット名	RX130(OFSM)	RX660(OFSM)
SPCC	_	_	シリアルプログラマコマンド
			制御レジスタ
OSIS	_	_	OCD/シリアルプログラマ ID
			設定レジスタ
OFS0	IWDTTOPS[1:0]	IWDT タイムアウト期間選択ビット	IWDT タイムアウト期間選択ビット
		b3 b2	b3 b2
		0 0:128 サイクル(007Fh)	0 0: 1024 サイクル (03FFh)
		0 1:512 サイクル(01FFh)	0 1:4096 サイクル (0FFFh)
		1 0:1024 サイクル(03FFh)	1 0:8192 サイクル (1FFFh)
		1 1:2048 サイクル(07FFh)	1 1: 16384 サイクル (3FFFh)
	IWDTRSTIRQS	IWDT リセット割り込み要求選択	IWDT リセット割り込み要求選択
	I WETHER INGO	ビット	ビット
		0:ノンマスカブル割り込み要求を許可	0:ノンマスカブル割り込み要求、
			または割り込み要求を許可
		1:リセットを許可	1:リセットを許可
	WDTSLCSTP	IWDT スリープモードカウント	IWDT スリープモードカウント
		停止制御ビット	停止制御ビット
		0:カウント停止無効	0:カウント停止無効
		1:スリープモード、	1:スリープモード、
		ソフトウェアスタンバイモード、	ソフトウェアスタンバイモード、
		およびディープスリープモード移行	ディープソフトウェアスタンバイ
		時のカウント停止有効	モード、および全モジュールクロッ
			クストップモード移行時のカウント
			停止有効
	WDTSTRT	_	WDT スタートモード選択ビット
	WDTTOPS[1:0]	_	WDT タイムアウト期間選択ビット
	WDTCKS[3:0]	_	WDT クロック分周比選択ビット
	WDTRPES[1:0]	_	WDT ウィンドウ終了位置選択ビット
	WDTRPSS[1:0]	_	WDT ウィンドウ開始位置選択ビット
	WDTRSTIRQS	_	WDT リセット割り込み要求選択ビット
OFS1	VDSEL	電圧検出 0 レベル選択ビット	電圧検出 0 レベル選択ビット
		b1 b0	b1 b0
		0 0:3.84V を選択	0 0:予約
		0 1:2.82V を選択	0 1:予約
		1 0:2.51V を選択	1 0:2.83V を選択
		1 1:1.90V を選択	1 1:4.22V を選択
	FASTSTUP	電源立ち上げ時起動時間短縮ビット	_
TMEF	_	_	TM イネーブルフラグレジスタ
TMINF	_	_	TM 識別データレジスタ
ROMCODE	_	_	ROM コードプロテクトレジスタ

2.6 電圧検出回路

表 2.8 に電圧検出回路の概要比較を、表 2.9 に電圧検出回路のレジスタ比較を示します。

表 2.8 電圧検出回路の概要比較

項目			RX130(LVDA <mark>b</mark>)	RX660(LVDA)		
垻	Ħ	電圧監視 0	電圧監視 1	電圧監視 2	電圧監視 0	電圧監視 1	電圧監視 2
VCC 監視	監視する 電圧	Vdet0	Vdet1	Vdet2	Vdet0	Vdet1	Vdet2
	検出対象	下降して Vdet0 を通過 した場合	上昇または 下降して Vdet1 を 通過した場合	上昇または 下降して Vdet2 を 通過した場合 LVCMPCR. EXVCCINP2 ビットで VCC と CMPA2 端子 への入力電圧 の切り替え 可能	下降して Vdet0 を 通過した場合	上昇または 下降して Vdet1 を 通過した場合	上昇または 下降して Vdet2 を 通過した場合
	検出電圧	OFS1 レジスタで 4 レベルから 選択可能	LVDLVLR. LVD1LVL[3:0] ビットで 14 レベルから 選択可能	LVDLVLR. LVD2LVL[1:0] ビットで 4 レベルから 選択可能	OFS1, VDSEL[1:0] ビットで 2 レベルから 選択可能	LVDLVLR. LVD1LVL[3:0] ビットで 5 レベルから 選択可能	LVDLVLR. LVD2LVL[3:0] ビットで 5 レベルから 選択可能
	モニタフラグ	なし	LVD1SR. LVD1MON フラグ: Vdet1 より 高いか低いか をモニタ LVD1SR. LVD1DET フラグ: Vdet1 通過 検出	LVD2SR. LVD2MON フラグ: Vdet2 より 高いか低いか をモニタ LVD2SR. LVD2DET フラグ: Vdet2 通過 検出	なし	LVD1SR. LVD1MON フラグ: Vdet1 より 高いか低いか をモニタ LVD1SR. LVD1DET フラグ: Vdet1 通過 検出	LVD2SR. LVD2MON フラグ: Vdet2 より 高いか低いか をモニタ LVD2SR. LVD2DET フラグ: Vdet2 通過 検出

			RX130(LVDA <mark>b</mark>)		RX660(LVDA)	
- 現	項目		電圧監視 1	電圧監視 2	電圧監視 0	電圧監視 1	電圧監視 2
電圧検出	リセット	電圧監視 0	電圧監視 1	電圧監視 2	電圧監視 0	電圧監視 1	電圧監視 2
時の処理		リセット	リセット	リセット	リセット	リセット	リセット
		Vdet0>VCC でリセット: VCC>Vdet0 の一定時間後 に CPU 動作 再開	Vdet1>VCC でリセット: VCC>Vdet1 の一定時間後 にCPU 動作 再開、Vdet1>VCC の一定時間作 可能 でPU 選択 可能	Vdet2>VCC または CMPA2 端子 でリセット: VCC または CMPA2 端子 > Vdet2 の 一定時間後に CPU 動作 再開、または Vdet2>VCC または CMPA2 端子 の一定時間後 に CPU 動作	Vdet0>VCC でリセット: VCC>Vdet0 の一定時間後 に CPU 動作 再開	Vdet1 > VCC でリセット: VCC > Vdet1 の一定時間後 にCPU 動作 再開、 > VCC の一定日後 にCPU 動作 再開を選択 可能	Vdet2>VCC でリセット: VCC>Vdet2 の一定時間後 に CPU 動作 再開、シVCC の一定時動作 再開を関係 でPU 選択 可能
	割り込み	なし	電圧監視 1 割り込み ノンマスカ	再開を選択 可能 電圧監視 2 割り込み ノンマスカ	なし	電圧監視 1 割り込み ノンマスカ	電圧監視 2 割り込み ノンマスカ
			ブルまたは マスカブルを 選択可能	ブルまたは マスカブルを 選択可能		ブルまたは マスカブルを 選択可能	ブルまたは マスカブルを 選択可能
			Vdet1> VCC、VCC> Vdet1 の 両方、または どちらかで 割り込み要求	Vdet2 > VCC または CMPA2 端子、 VCC または CMPA2 端子 > Vdet2 の 両方、または どちらかで 割り込み要求		Vdet1>VCC、 VCC > Vdet1 の両方、 またはどちら かで割り込み 要求	Vdet2>VCC VCC>Vdet2 の両方、 またはどちら かで割り込み 要求
イベントリン	ンク機能	なし	あり Vdet1 通過 検出イベント 出力	なし	なし	あり Vdet1 通過 検出イベント 出力	あり Vdet2 通過 検出イベント 出力

表 2.9 電圧検出回路のレジスタ比較

レジスタ	ビット	RX130(LVDAb)	RX660(LVDA)
LVD2CR1		電圧監視2割り込み発生条件選択ビット	電圧監視2割り込み発生条件選択ビット
2722011			
		b1 b0	b1 b0
		0 0: VCC または CMPA2 端子≧Vdet2	0 0 : VCC≧Vdet2 (上昇)検出時
		(上昇)検出時	, ,
		0 1: VCC または CMPA2 端子 <vdet2< td=""><td>0 1: VCC<vdet2(下降)検出時< td=""></vdet2(下降)検出時<></td></vdet2<>	0 1: VCC <vdet2(下降)検出時< td=""></vdet2(下降)検出時<>
		(下降)検出時	
		1 0:下降及び上昇検出時	1 0:下降及び上昇検出時
		1 1:設定しないでください	1 1:設定しないでください
LVD2SR	LVD2MON	電圧監視 2 信号モニタフラグ	電圧監視 2 信号モニタフラグ
		0:VCC または CMPA2 端子 <vdet2< td=""><td>0 : VCC < Vdet2</td></vdet2<>	0 : VCC < Vdet2
		1:VCC または <mark>CMPA2 端子</mark> ≧Vdet2	1:VCC≧Vdet2 または LVD2MON 無効
		または LVD2MON 無効	
LVCMPCR	EXVCCINP2	電圧検出2比較電圧外部入力選択ビット	_
LVDLVLR	LVD1LVL[3:0]	電圧検出 1 レベル選択ビット	電圧検出1レベル選択ビット
		(電圧下降時の標準電圧)	(電圧下降時の標準電圧)
		b3 b0	b3 b0
		0 0 0 0 : 4.29V	
		0 0 0 1 : 4.14V	
		0 0 1 0 : 4.02V	
		0 0 1 1 : 3.84V	0.4.0.0 4.57\(\rangle\ra
		0 1 0 0 : 3.10V	0 1 0 0 : 4.57V(Vdet1_0)
		0 1 0 1 : 3.00V	0 1 0 1 : 4.47V(Vdet1_1)
		0 1 1 0 : 2.90V 0 1 1 1 : 2.79V	0 1 1 0 : 4.32V(Vdet1_2)
		1 0 0 0 : 2.68V	
		1 0 0 0 : 2.08V	
		1 0 1 0 : 2.48V	1 0 1 0 : 2.93V(Vdet1_3)
		1 0 1 1 : 2.40V	1 0 1 1 : 2.88V(Vdet1_4)
		1 1 0 0 : 1.96V	1011.2.00V(Vdet1_4)
		1 1 0 1 : 1.86V	
		上記以外は設定しないでください	上記以外は設定しないでください
	LVD2LVL[1:0]	電圧検出2レベル選択ビット	電圧検出2レベル選択ビット
	(RX130)	(電圧下降時の標準電圧)	(電圧下降時の標準電圧)
	LVD2LVL[3:0]	(322,11,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1	(13)
	(RX660)	b5 b4	b7 b4
	,	0 0: 4.29V	
		0 1 : 4.14V	
			0 1 0 0 : 4.57V(Vdet2_0)
			0 1 0 1 : 4.47V(Vdet2_1)
			0 1 1 0 : 4.32V(Vdet2_2)
		1 0:4.02V	
			1 0 1 0 : 2.93V(Vdet2_3)
			1 0 1 1 : 2.88V(Vdet2_4)
		1 1:3.84V	
LVD1CR0	LVD1DFDIS	_	電圧監視 1 回路デジタルフィルタ
			無効モ―ド選択ビット
	LVD1FSAMP[1:0]	_	サンプリングクロック選択ビット

レジスタ	ビット	RX130(LVDAb)	RX660(LVDA)
LVD2CR0	LVD2DFDIS	_	電圧監視2回路デジタルフィルタ無効
			モード選択ビット
	LVD2FSAMP[1:0]	_	サンプリングクロック選択ビット
	LVD2RN	電圧監視2リセットネゲート選択ビット	電圧監視2リセットネゲート選択ビット
		0 : VCC または	0:VCC > Vdet2 検出から一定時間
		CMPA2 端子>Vdet2 検出から	(tLVD2)経過後にネゲート
		一定時間(tLVD2)経過後にネゲート	
		1:電圧監視2リセットアサートから	1 : LVD2 リセットアサートから
		一定時間(tLVD2)経過後にネゲート	一定時間(tLVD2)経過後にネゲート

2.7 クロック発生回路

表 2.10 にクロック発生回路の概要比較を、表 2.11 にクロック発生回路のレジスタ比較を示します。

表 2.10 クロック発生回路の概要比較

項目	RX130	RX660
用途	CPU、DTC、ROM および RAM に 供給されるシステムクロック(ICLK)の生成	 CPU、TFU、DMAC、DTC、コードフラッシュメモリおよび RAM に供給されるシステムクロック(ICLK)の生成 RSPI、SCIm、RSCI、MTU、CANFD に供給される周辺モジュールクロック(PCLKA)の生成
	● 周辺モジュールに供給される 周辺モジュールクロック(PCLKB、PCLKD) の生成。周辺モジュールクロック(PCLKD) は S12AD 用、周辺モジュールクロック (PCLKB)は、S12AD 以外の周辺モジュール 用の動作クロックです。	 周辺モジュールに供給される 周辺モジュールクロック(PCLKB)の生成 S12AD に供給される周辺モジュール (アナログ変換用)クロック(PCLKD)の生成
	● FlashIF に供給される FlashIF クロック (FCLK)の生成	 FlashIF に供給される FlashIF クロック (FCLK)の生成 外部バスに供給される外部バスクロック (BCLK)の生成
	CAC に供給される CAC クロック (CACCLK)の生成	 CAC に供給される CAC クロック (CACCLK)の生成 CANFD に供給される CANFD クロック (CANFDCLK)の生成 CANFD に供給される CANFD メイン クロック (CANFDMCLK)の生成
	RTC に供給される RTC 専用サブクロック (RTCSCLK)の生成	RTC に供給される RTC サブクロック (RTCSCLK)の生成
	 IWDT に供給される IWDT 専用クロック (IWDTCLK)の生成 LPT に供給される LPT クロック (LPTCLK)の生成 	● IWDT に供給される IWDT 専用クロック (IWDTCLK)の生成
	● REMC に供給される REMC クロック (REMCLK)の生成	REMC に供給される REMC サブクロック (REMSCLK)の生成

項目	RX130	RX660
動作周波数	ICLK : 32MHz(max)	ICLK : 120MHz(max)
		PCLKA : 120MHz (max)
	PCLKB : 32MHz(max)	PCLKB : 60 MHz(max)
	PCLKD : 32MHz(max)	PCLKD: 8MHz~60MHz
		(12 ビット A/D コンバ―タ変換時)
	• FCLK :	• FCLK :
	- 1MHz~32MHz	− 4MHz <mark>~60</mark> MHz
	(ROM、E2 デ—タフラッシュ P/E 時)	(コードフラッシュメモリ
		デ―タフラッシュ P/E 時)
	- 32MHz(max)	- 60MHz(max)
	(E2 デ―タフラッシュ読み出し時)	(データフラッシュ読み出し時)
		BCLK : 60MHz (max)
		BCLK 端子出力: 40MHz (max)
	● CACCLK:各発振器のクロックと同じ	● CACCLK:各発振器のクロックと同じ
		CANFDCLK : 60MHz (max)
		CANFDMCLK : 24MHz (max) DECOMPT 2021 FINANCE PROPERTY PROPERTY
	RTCSCLK : 32.768kHz	• RTCSCLK : 32.768kHz
	IWDTCLK : 15kHz	IWDTCLK: 120kHz DEMOLK: 00.700Hz
	● REMCLK:各発振器のクロックと同じ	• REMCLK : 32.768kHz
	● LPTCLK:選択した発振器のクロックと	
	同じ	
メインクロック	● 発振子周波数:	● 発振子周波数:
発振器	1MHz~20MHz(VCC≥2.4V),	8MHz~24MHz
	1MHz~8MHz(VCC<2.4V)	
	● 外部クロック入力周波数: 20MHz(max)	● 外部クロック入力周波数: <mark>24</mark> MHz(max)
	● 接続できる発振子、または付加回路: セラミック共振子、水晶振動子	● 接続できる発振子、または付加回路:
	● 接続端子:EXTAL、XTAL	セラミック共振子、水晶振動子
	● 発振停止検出機能:	● 接続端子: EXTAL、XTAL● 発振停止検出機能:
	メインクロックの発振停止検出時、	● 光振停止快口機能: メインクロックの発振停止検出時、
	LOCO に切り替える機能、MTU の端子を	LOCOに切り替える機能、MTUの端子を
	ハイインピ―ダンスにする機能	ハイインピーダンスにする機能
	● ドライブ能力を切り替える機能	● ドライブ能力を切り替える機能
サブクロック発振器	● 発振子周波数:32.768kHz	● 発振子周波数:32.768kHz
	● 接続できる発振子、または付加回路:	● 接続できる発振子、または付加回路:
	水晶振動子	水晶振動子
	● 接続端子:XCIN、XCOUT	● 接続端子:XCIN、XCOUT
	● ドライブ能力を切り替える機能	● ドライブ能力を切り替える機能
PLL 周波数	● 入力クロック源:メインクロック	● 入力クロック源:メインクロック,HOCO
シンセサイザ 	● 入力分周比:1、2、4分周から選択可能	● 入力分周比:1、2、3分周から選択可能
	● 入力周波数:4MHz~8MHz	● 入力周波数:8MHz~24MHz
	● 逓倍比:	● 逓倍比:
	4~8 逓倍(0.5 刻み)から選択可能	10~30 逓倍から選択可能
	● 発振周波数: 24MHz~32MHz <mark>(VCC≧2.4V)</mark>	● 周波数シンセサイザ出カクロック周波数: 120MHz~240MHz
<u></u> 高速オンチップ	24MHZ~32MHZ(VCC≦2.4V) 発振周波数:32MHz	● 発振周波数:16MHz、18MHz、20MHz
オシレータ(HOCO)	JUNETUJ IIZ SK. I OZIVII IZ	● 先振局収数: TOMITZ、TOMITZ、20MITZ から選択可能
. (/		● HOCO 電源制御
		● FLL 機能
		(サブクロック発振器のない製品では使用で
		きません。)

項目	RX130	RX660
低速オンチップ	発振周波数:4MHz	発振周波数: <mark>240kHz</mark>
オシレ―タ(LOCO)		
IWDT 専用オンチッ	発振周波数:15kHz	発振周波数: <mark>120</mark> kHz
プオシレ―タ		
BCLK 端子の出力制	_	● BCLK クロック出力または High 出力の選択
御機能		が可能
		出力するクロックは BCLK または BCLK の 2 分周の選択が可能
イベントリンク機能	_	メインクロック発振器の発振停止検出
(出力)		
イベントリンク機能	_	低速オンチップオシレ―タへのクロックソ―
(入力)		ス切り替え

表 2.11 クロック発生回路のレジスタ比較

レジスタ	ビット	RX130	RX660
SCKCR	PCKC[3:0]	_	本 MCU には PCLKC はありません。
			"0001b"を設定してください。
	PCKA[3:0]	-	周辺モジュ―ルクロック A (PCLKA)
			選択ビット
	BCK[3:0]		外部バスクロック(BCLK)選択ビット
	ICK[3:0]	システムクロック(ICLK)選択ビット	_
	FCK[3:0]	FlashIF クロック(FCLK)選択ビット	_
	PSTOP1	_	BCLK 端子出力制御ビット
SCKCR2	_	_	システムクロックコントロ—ルレジスタ 2
PLLCR	STC[5:0]	周波数逓倍率設定ビット	周波数逓倍率設定ビット
		b13 b8	b13 b8
		0 0 0 1 1 1: x4	
		0 0 1 0 0 0: ×4.5	
		0 0 1 0 0 1: x5	
		0 0 1 0 1 0: x5.5	
		001011: x6	
		0 0 1 1 0 0: x6.5	
		001101: ×7	
		001110: ×7.5	
		0 0 1 1 1 1: ×8	0 1 0 0 1 1: ×10.0
			010011: x10.0 010100: x10.5
			010100: x10.3 010101: x11.0
			010101: x11.5
			0 1 0 1 1 1: ×12.0
			0 1 1 0 0 0: ×12.5
			0 1 1 0 0 1: ×13.0
			0 1 1 0 1 0: ×13.5
			0 1 1 0 1 1: ×14.0
			0 1 1 1 0 0: ×14.5
			0 1 1 1 0 1: ×15.0
			0 1 1 1 1 0: ×15.5
			0 1 1 1 1 1: ×16.0
			1 0 0 0 0 0: ×16.5
			1 0 0 0 0 1: ×17.0
			1 0 0 0 1 0: ×17.5
			1 0 0 0 1 1: ×18.0
			1 0 0 1 0 0: ×18.5
			100101: ×19.0
			1 0 0 1 1 0: ×19.5
			1 0 0 1 1 1: ×20.0
			101000: x20.5
			101001: x21.0
			101010: x21.5
			1 0 1 0 1 1: x22.0
			101100: x22.5
			101101: x23.0
			101110: x23.5

レジスタ	ビット	RX130	RX660
PLLCR	STC[5:0]		1 0 1 1 1 1 1 : ×24.0
			1 1 0 0 0 0: ×24.5
			1 1 0 0 0 1: ×25.0
			1 1 0 0 1 0: ×25.5
			1 1 0 0 1 1: ×26.0
			110100: x26.5
			110101: ×27.0
			110110: x27.5
			110111: x28.0
			1 1 1 0 0 0: ×28.5
			1 1 1 0 0 1: ×29.0
			111010: ×29.5
			111011: x 30.0
		上記以外は設定しないでください	上記以外は設定しないでください
BCKCR	_	_	外部バスクロックコントロールレジスタ
SOSCCR	SOSTP	サブクロック発振器停止ビット	サブクロック発振器停止ビット
			パワ―オンリセット以外のリセット要因
			では初期化されません。
		リセット後の初期値が異なります	
HOFCR	_	高速オンチップオシレ―タ強制発振	_
		コントロ―ルレジスタ	
HOCOCR2	-	_	高速オンチップオシレ―タコントロ―ル
			レジスタ 2
FLLCR1	 -	_	FLL コントロールレジスタ 1
FLLCR2	 -	_	FLL コントロールレジスタ 2
OSCOVFSR	MOOVF	メインクロック発振安定フラグ	メインクロック発振安定フラグ
		0:メインクロック停止	0: MOSTP = 1 (停止)、または
			発振安定待ち中
		1:発振安定、システムクロックとして	1:発振が安定し、システムクロックと
	2001:-	使用可能	して使用可能
	SOOVF	_	サブクロック発振安定フラグ
	ILCOVF	_	IWDT 専用クロック発振安定フラグ

レジスタ	ビット	RX130	RX660
MOSCWTCR	MSTS[4:0]	メインクロック発振器ウェイト時間設定	MSTS[7:0]ビットの設定値は、待機時間
	(RX130)	ビット	が確実にメインクロックの発振安定時間
	MSTS[7:0]		以上になるように fLOCO の
	(RX660)	b4 b0	最大周波数を使用して、以下の計算式で
		00000:待ち時間 = 2サイクル(0.5µs)	求められます。
		00001:待ち時間 = 1024サイクル	
		(256µs)	MSTS[7:0]>[tMAINOSCx(fLOCO_max)+
		00010: 待ち時間 = 2048サイクル (512µs)	16]/32
		(312μ3)	(tMAINOSC:メインクロック発振安定時
		(1.024ms)	間、fLOCO_max:fLOCO 最大周波数)
		00100: 待ち時間 = 8192サイクル	=1 Arts (m)
		(2.048ms)	計算例
		00101: 待ち時間 = 16384サイクル	tMAINOSC が 1ms、fLOCO_max が
		(4.096ms)	264kHz(=1/3.78 μ s)の場合、
		00110: 待ち時間 = 32768サイクル	MSTS[7:0]> [1ms×(264kHz)+16]/32=8.75 となるた
		(8.192ms) 0 0 1 1 1 : 待ち時間 = 65536サイクル	MSTS[7:0]ビットに 9 を設定
		(16.384ms)	Word[r.o]E > Fie 3 Z RX
		(10.00+1110)	
		上記以外は設定しないでください	
		待ち時間はLOCO = 4.0MHz	
		(0.25µs, TYP)の場合	
SOSCWTCR	I —	_	サブクロック発振器ウェイト
			コントロールレジスタ
CKOCR	_	CLKOUT 出力コントロールレジスタ	<u> </u>
SOFCR	 -	_	サブクロック発振器強制発振
			コントロールレジスタ
MOFCR	MODRV21	メインクロック発振器ドライブ能力	メインクロック発振器ドライブ能力 2
	(RX130)	切り替えビット	切り替えビット
	MODRV2		
	[1:0]	VCC≧2.4V	
	(RX660)	0 : 1MHz~10MHz	
		1:10MHz~20MHz	
		VCC<2.4V	
		0:1MHz~8MHz	
		1:設定禁止 	
			b5 b4
			0 0:20.1MHz~24MHz
			0 1:16.1MHz~20MHz
			1 0:8.1MHz~16MHz
LOCOTOR			1 1:8MHz
LOCOTRR	_	低速オンチップオシレータ トリミングレジスタ	_
ILOCOTRR	 	IWDT 専用オンチップオシレータ	_
		トリミングレジスタ	
HOCOTRRn	 	高速オンチップオシレータ	_
		トリミングレジスタ n	
HOCOPCR	 	_	高速オンチップオシレータ電源
	1	1	· — · · ·

2.8 消費電力低減機能

表 2.12 に消費電力低減機能の概要比較を、表 2.13 に各モードにおける遷移および解除方法と動作状態の比較を、表 2.14 に消費電力低減機能のレジスタ比較を示します。

表 2.12 消費電力低減機能の概要比較

項目	RX130	RX660
クロックの切り替えによる	システムクロック(ICLK)、	システムクロック(ICLK)、
消費電力の低減	周辺モジュ―ルクロック(PCLKB)、	周辺モジュ―ルクロック
	S12AD 用クロック(PCLKD)、	(PCLKA,PCLKB,PCLKD)、
	FlashIF クロック(FCLK)に対し、	外部バスクロック (BCLK)、
	個別に分周比を設定することが可能	フラッシュインタフェ―スクロック
		(FCLK)に対し、
		個別に分周比を設定することが可能
BCLK 出力制御機能	_	BCLK 出力または High 出力の選択が可能
モジュールストップ	周辺モジュールごとに機能を停止させるこ	周辺モジュールごとに機能を停止させるこ
機能	とが可能	とが可能
低消費電力状態への	CPU、周辺モジュール、発振器を停止させ	CPU、周辺モジュール、発振器を停止させ
遷移機能	る低消費電力状態にすることが可能	る低消費電力状態にすることが可能
低消費電力状態	● スリープモード	● スリープモード
	ディープスリープモード	
		◆ 全モジュールクロックストップモード
	● ソフトウェアスタンバイモード	● ソフトウェアスタンバイモード
		ディープソフトウェア
		スタンバイモード
動作電力低減機能	動作周波数、動作電圧範囲に応じて	_
	動作電力制御モ―ドを選択することに	
	より、通常動作時、スリープモード時、	
	およびディープスリープモード時の	
	消費電力を低減することが可能	
	● 動作電力制御状態:3種類	
	- 高速動作モード	
	- 中速動作モード	
	- 低速動作モード	

表 2.13 各モードにおける遷移および解除方法と動作状態の比較

モード	遷移および解除方法と	DV120	DVCCO
モート	動作状態	RX130	RX660
スリープモ―ド	遷移方法	制御レジスタ+命令	制御レジスタ+命令
	リセット以外の解除方法	割り込み	割り込み
	解除後の状態	プログラム実行状態	プログラム実行状態
		(割り込み処理)	(割り込み処理)
	メインクロック発振器	動作可能	動作可能
	サブクロック発振器	動作可能	動作可能
	高速オンチップオシレータ	動作可能	動作可能
	低速オンチップオシレータ	動作可能	動作可能
	IWDT 専用オンチップオシレータ	動作可能	動作可能
	PLL	動作可能	動作可能
	CPU	停止(保持)	停止(保持)
	RAM0	動作可能(保持)	動作可能(保持)
	(0000 0000h~0000 BFFFh:RX130)	71 11 - NI	
	DTC	動作可能	-
	フラッシュメモリ	動作	動作
	ウォッチドッグタイマ(WDT)		停止(保持)
	独立ウォッチドッグタイマ(IWDT)	動作可能	動作可能
	ポートアウトプットイネーブル		動作可能
	リモコン信号受信回路(REMC)	動作可能	動作可能
	リアルタイムクロック(RTC)	動作可能	動作可能
	ローパワータイマ(LPT)	動作可能	
	8 ビットタイマ(ユニット 0,1)(TMR)		動作可能
	電圧検出回路(LVD)	動作可能	動作可能
	パワーオンリセット回路	動作	動作
	周辺モジュール	動作可能	動作可能
	1/0 ポート	動作	動作
	RTCOUT 出力	動作可能	_
	CLKOUT 出力	動作可能	_
	コンパレータ B	動作可能	_
ディープスリー	遷移方法	制御レジスタ+命令	
プモード	リセット以外の解除方法	割り込み	_
	解除後の状態	プログラム実行状態	_
		(割り込み処理)	
	メインクロック発振器	動作可能	_
	サブクロック発振器	動作可能	_
	高速オンチップオシレータ	動作可能	_
	低速オンチップオシレータ	動作可能	_
	IWDT 専用オンチップオシレータ	動作可能	_
	PLL	動作可能	_
	CPU	停止(保持)	_
	RAM0	停止(保持)	_
	(0000 0000h~0000 BFFFh:RX130)	the state of	
	DTC	停止(保持)	 -
	フラッシュメモリ	停止(保持)	 -
	独立ウォッチドッグタイマ(IWDT)	動作可能	 -
	リモコン信号受信回路(REMC)	動作可能	 -
	リアルタイムクロック(RTC)	動作可能	 -
	ローパワータイマ(LPT)	動作可能	-
	電圧検出回路(LVD)	動作可能	<u> </u>

	、亜 チク ナヘ ト プムスプロ◇ 士・ナ ト		
モード	遷移および解除方法と 動作状態	RX130	RX660
ディープスリー	パワーオンリセット回路	動作	_
プモード	周辺モジュール	動作可能	_
	1/0 ポート	動作	_
	RTCOUT 出力	動作可能	_
	CLKOUT 出力	 動作可能	<u> </u>
	コンパレータ B	動作可能	
全モジュールク	遷移方法		制御レジスタ+命令
ロックストップ	リセット以外の解除方法		割り込み
モード	解除後の状態		プログラム実行状態
			(割り込み処理)
	メインクロック発振器	_	動作可能
	サブクロック発振器	_	動作可能
	高速オンチップオシレータ	_	動作可能
	低速オンチップオシレータ	_	動作可能
	IWDT 専用オンチップオシレータ	_	動作可能
	PLL	_	動作可能
	СРИ	_	停止(保持)
	RAM	_	停止(保持)
	フラッシュメモリ	_	停止(保持)
	ウォッチドッグタイマ(WDT)	_	停止(保持)
	独立ウォッチドッグタイマ(IWDT)	_	動作可能
	ポートアウトプットイネーブル	_	動作可能
	リモコン信号受信回路(REMC)	_	動作可能
	リアルタイムクロック(RTC)	_	動作可能
	8 ビットタイマ(ユニット 0,1)(TMR)	_	動作可能
	電圧検出回路(LVD)	_	動作可能
	パワーオンリセット回路	_	動作
	周辺モジュ―ル	_	停止
	I/O ポート	_	保持
ソフトウエアス	遷移方法	制御レジスタ+命令	制御レジスタ+命令
タンバイモード	リセット以外の解除方法	割り込み	割り込み
	解除後の状態	プログラム実行状態	プログラム実行状態
		(割り込み処理)	(割り込み処理)
	メインクロック発振器	停止	停止
	サブクロック発振器	動作可能	動作可能
	高速オンチップオシレータ	動作可能	停止
	低速オンチップオシレータ	停止	停止
	IWDT 専用オンチップオシレータ	動作可能	動作可能
	PLL	停止	停止
	CPU	停止(保持)	停止(保持)
	RAMO	停止(保持)	停止(保持)
	(0000 0000h~0000 BFFFh:RX130)	店.L/四井\	
	DTC	停止(保持)	一 点 .t. / (2++ \
	フラッシュメモリ	停止(保持)	停止(保持)
	ウォッチドッグタイマ(WDT)	ー も <i>作</i> っか	停止(保持)
	独立ウォッチドッグタイマ(IWDT)	動作可能	動作可能
	ポートアウトプットイネーブル	一 私 <i>作</i> 可处	停止(保持)
	リモコン信号受信回路(REMC)	動作可能	動作可能
	リアルタイムクロック(RTC)	動作可能	動作可能



モード	遷移および解除方法と	RX130	RX660
	動作状態		1171000
ソフトウエアス	ローパワ―タイマ(LPT)	動作可能	_
タンバイモード	8 ビットタイマ(ユニット 0,1)(TMR)	_	停止(保持)
	電圧検出回路(LVD)	動作可能	動作可能
	パワーオンリセット回路	動作	動作
	周辺モジュール	停止(保持)	停止(保持)
	I/O ポート	保持	保持
	RTCOUT 出力	動作可能	_
	CLKOUT 出力	動作可能	_
	コンパレ―タ B	動作可能	_
ディープソフト	遷移方法	_	制御レジスタ+命令
ウエアスタンバ	リセット以外の解除方法	_	割り込み
イモード	解除後の状態	_	プログラム実行状態
			(割り込み処理)
	メインクロック発振器	_	停止
	サブクロック発振器	_	動作可能
	高速オンチップオシレータ	_	停止
	低速オンチップオシレータ	_	停止
	IWDT 専用オンチップオシレータ	_	停止(不定)
	PLL	_	停止
	CPU	_	停止(不定)
	RAM	_	停止(不定)
	フラッシュメモリ	_	停止(保持)
	ウォッチドッグタイマ(WDT)	_	停止(不定)
	独立ウォッチドッグタイマ(IWDT)	_	停止(不定)
	ポートアウトプットイネーブル	_	停止(不定)
	リモコン信号受信回路(REMC)	_	停止(不定)
	リアルタイムクロック(RTC)		動作可能
	8 ビットタイマ(ユニット 0,1)(TMR)		停止(不定)
	電圧検出回路(LVD)	_	動作可能
	パワーオンリセット回路	_	動作
	周辺モジュール	_	停止(不定)
	I/O ポート	_	保持

動作可能は制御レジスタの設定によって、動作/停止を制御可能であることを示します。

停止(保持)は、内部レジスタ値保持、内部状態は動作中断を示します。

停止(不定)は、内部レジスタ値不定、内部状態は電源オフを示します。

表 2.14 消費電力低減機能のレジスタ比較

レジスタ	ビット	RX130	RX660
SBYCR	OPE	- KA130	出力ポート許可ビット
SBICK	SSBY	一 ソフトウェアスタンバイビット	ソフトウェアスタンバイビット
	3301		
		 0:WAIT命令実行後、スリープモ—ド	 ┃0:WAIT命令実行後、スリープモ—ド
		またはディープスリープモードに遷移	または全モジュールクロックストップ
			モードに移行
		1:WAIT命令実行後、ソフトウェアスタン	1:WAIT命令実行後、ソフトウェアスタン
		バイモードに遷移	バイモードに移行
MSTPCRA	MSTPA0	_	コンペアマッチタイマW (ユニット1)
			モジュ―ルストップ設定ビット
	MSTPA1	_	コンペアマッチタイマW (ユニット0)
			モジュ―ルストップ設定ビット
	MSTPA9	マルチファンクションタイマパルス	マルチファンクションタイマパルス
		ユニットモジュールストップ設定ビット	ユニット3モジュールストップ設定ビット
		 対象モジュール:(MTU0~MTU5)	│ │対象モジュール:MTU3
		0:モジュールストップ状態の解除	ハメ こ
		1:モジュールストップ状態へ遷移	1:モジュールストップ状態へ遷移
	MSTPA14	_	コンペアマッチタイマ(ユニット1)
			モジュールストップ設定ビット
	MSTPA19	D/Aコンバータモジュールストップ	12ビットD/Aコンバータ
		設定ビット	モジュールストップ設定ビット
	MSTPA24	_	モジュールストップA24設定ビット
	MSTPA27	_	モジュールストップA27設定ビット
	MSTPA28	データトランスファコントローラ	DMAコントローラ/
		モジュールストップ設定ビット	データトランスファコントローラ
			モジュールストップ設定ビット
		 対象モジュール : DTC	 対象モジュール: <mark>DMAC</mark> /DTC
		0:モジュールストップ状態の解除	0:モジュールストップ状態の解除
		1:モジュールストップ状態へ遷移	1:モジュールストップ状態へ遷移
	MSTPA29	_	モジュールストップA29設定ビット
	ACSE	_	全モジュールクロックストップモード
			許可ビット
MSTPCRB	MSTPB10	コンパレータモジュールストップ設定	コンパレータCモジュールストップ設定
		ビット	ビット
	MSTPB24	_	シリアルコミュニケーション
			インタフェース7モジュールストップ
			設定ビット
	MSTPB27	_	シリアルコミュニケーション
			インタフェース4モジュールストップ
			設定ビット
	MSTPB28	-	シリアルコミュニケーション
			インタフェース3モジュールストップ
			設定ビット
	MSTPB29	_	シリアルコミュニケーション
			インタフェース 2 モジュールストップ
MOTDODO	NOTES:		設定ビット
MSTPCRC	MSTPC17	_	I ² C バスインタフェース 2 モジュール
	1		ストップ設定ビット

レジスタ	ビット	RX130	RX660
MSTPCRC	MSTPC24		シリアルコミュニケーション
WISTPURC	WISTPC24		インタフェース 11 モジュールストップ
			インテンエース モンユールストップ 設定ビット
	MOTPOOF		
	MSTPC25	_	シリアルコミュニケーション
			インタフェース 10 モジュールストップ
		UT_> = F	設定ビット
	MSTPC28	リモコン受信1	-
	MOTPOOS	モジュールストップ設定ビット	
	MSTPC29	リモコン受信0	-
	DOLDE	モジュールストップ設定ビットディープスリープモード許可ビット	
MOTDODD	DSLPE	ティーノスリーノモート許可しット	
MSTPCRD	MSTPD2	_	シリアルコミュニケーション
			インタフェース11モジュールストップ
			設定ビット
	MSTPD3	_	シリアルコミュニケーション
			インタフェース10モジュールストップ
			設定ビット
	MSTPD7		リモコン信号受信機能モジュール
			ストップ設定ビット
	MSTPD10	タッチセンサコントロールユニット	CANFDモジュールストップ設定
		モジュールストップ設定ビット	ビット
OPCCR	_	動作電力コントロールレジスタ	<u> </u>
SOPCCR	<u> </u>	サブ動作電力コントロールレジスタ	_
RSTCKCR	RSTCKSEL	スリープモ―ド復帰クロック	スリープモード復帰クロック
	[2:0]	ソース選択ビット	ソース選択ビット
		b2 b0	b2 b0
		0 0 0: LOCO 選択	
		0 0 1 : HOCO 選択	0 0 1 : HOCO 選択
		0 1 0:メインクロック発振器選択	0 1 0:メインクロック発振器選択
		RSTCKEN ビットが"1"のとき、上記以	 RSTCKEN ビットが"1"のとき、上記以
		RSTUREN E ットか のとさ、上記以 外は設定しないでください	RSTUREN E ツトか のとき、上記以 外は設定しないでください
DPSBYCR		アドは放足 じない とくたとい	ディープスタンバイコントロールレジスタ
DPSIER0	+		ディープスタンバイコンドロールレンスター ディープスタンバイインタラプト
DI SILIKO		_	イネーブルレジスタ 0
DPSIER1	1_		ディープスタンバイインタラプト
			イネーブルレジスタ 1
DPSIER2	_	_	ディープスタンバイインタラプト
			イネーブルレジスタ 2
DPSIFR0	<u> </u>	_	ディープスタンバイインタラプト
			フラグレジスタ 0
DPSIFR1	_	_	ディープスタンバイインタラプト
DDCIEDO			フラグレジスタ 1
DPSIFR2	-	_	ディープスタンバイインタラプト フラグレジスタ 2
DPSIEGR0			フラケレンスァ 2 ディープスタンバイインタラプト
21 SILGINO			ナイーラスタンハイインタラフト エッジレジスタ O
DPSIEGR1	1_	_	ディープスタンバイインタラプト
			エッジレジスタ 1
DPSIEGR2	_	_	ディープスタンバイインタラプト
			エッジレジスタ 2
DPSBKRy	_	_	ディープスタンバイバックアップレジスタ
			$(y = 0 \sim 31)$
	•	•	•

2.9 レジスタライトプロテクション機能

表 2.15 にレジスタライトプロテクション機能の概要比較を、表 2.16 にレジスタライトプロテクション機能のレジスタ比較を示します。

表 2.15 レジスタライトプロテクション機能の概要比較

項目	RX130	RX660
PRC0 ビット	● クロック発生回路関連レジスタ SCKCR, SCKCR3, PLLCR, PLLCR2, MOSCCR, SOSCCR, LOCOCR, ILOCOCR, HOCOCR, HOFCR, OSTDCR, OSTDSR, CKOCR, LOCOTRR, ILOCOTRR, HOCOTRR0	● クロック発生回路関連レジスタ SCKCR, SCKCR2, SCKCR3, PLLCR, PLLCR2, BCKCR, MOSCCR, SOSCCR, LOCOCR, ILOCOCR, HOCOCR, HOCOCR2, FLLCR1, FLLCR2, OSTDCR, OSTDSR
PRC1 ビット	 動作モード関連レジスタ SYSCR1 消費電力低減機能関連レジスタ SBYCR, MSTPCRA, MSTPCRB, MSTPCRC, MSTPCRD, OPCCR, RSTCKCR, SOPCCR クロック発生回路関連レジスタ MOFCR, MOSCWTCR ソフトウェアリセットレジスタ SWRR 	 動作モード関連レジスタ SYSCR0,SYSCR1,VOLSR 消費電力低減機能関連レジスタ SBYCR, MSTPCRA, MSTPCRB, MSTPCRC, MSTPCRD, RSTCKCR, DPSBYCR, DPSIER0~2, DPSIFR0~2, DPSIEGR0~2 クロック発生回路関連レジスタ MOSCWTCR, SOSCWTCR, MOFCR, SOFCR, HOCOPCR ソフトウェアリセットレジスタ SWRR
PRC2 ビット	● ローパワータイマ関連レジスタ LPTCR1, LPTCR2, LPTCR3, LPTPRD, LPCMR0, LPWUCR	
PRC3 ビット	● LVD 関連レジスタ LVCMPCR, LVDLVLR, LVD1CR0, LVD1CR1, LVD1SR, LVD2CR0, LVD2CR1, LVD2SR	● LVD 関連レジスタ LVCMPCR, LVDLVLR, LVD1CR0, LVD1CR1, LVD1SR, LVD2CR0, LVD2CR1, LVD2SR

表 2.16 レジスタライトプロテクション機能のレジスタ比較

レジスタ	ビット	RX130	RX660
PRCR	PRC2	プロテクトビット 2	

2.10 例外処理

表 2.17 に例外処理の概要比較を、表 2.18 にベクタ比較を、表 2.19 に例外処理ルーチンからの復帰命令 比較を示します。

表 2.17 例外処理の概要比較

項目	RX130	RX660
例外事象	● 未定義命令例外	● 未定義命令例外
	● 特権命令例外	● 特権命令例外
		● アクセス例外
		● 単精度浮動小数点例外
	● リセット	● リセット
	● ノンマスカブル割り込み	● ノンマスカブル割り込み
	● 割り込み	● 割り込み
	● 無条件トラップ	● 無条件トラップ

表 2.18 ベクタ比較

項目		RX130	RX660
未定義命令例	外	固定ベクタテーブル	例外ベクタテーブル(EXTB)
特権命令例外	•	固定ベクタテーブル	例外ベクタテーブル(EXTB)
アクセス例外		_	例外ベクタテーブル(EXTB)
浮動小数点例	外	_	例外ベクタテーブル(EXTB)
リセット		固定ベクタテーブル	例外ベクタテーブル(EXTB)
ノンマスカブ	ル割り込み	固定ベクタテーブル	例外ベクタテーブル(EXTB)
割り込み	高速割り込み	FINTV	FINTV
	高速割り込み以外	可変ベクタテーブル(INTB)	割り込みベクタテーブル(INTB)
無条件トラッ	プ	可変ベクタテーブル(INTB)	割り込みベクタテーブル(INTB)

表 2.19 例外処理ルーチンからの復帰命令比較

項目		RX130	RX660
未定義命令例	外	RTE	RTE
特権命令例外		RTE	RTE
アクセス例外	\		RTE
浮動小数点例	外		RTE
リセット		復帰不可能	復帰不可能
ノンマスカフ	ブル割り込み	復帰不可能	禁止
割り込み	高速割り込み	RTFI	RTFI
	高速割り込み以外	RTE	RTE
無条件トラッ	ヮ゚゚゚゚゚゚゚゚	RTE	RTE

2.11 割り込みコントローラ

表 2.20 に割り込みコントローラの概要比較を、表 2.21 に割り込みコントローラのレジスタ比較を示します。

表 2.20 割り込みコントローラの概要比較

項目	RX130(ICUb)	RX660(ICUF)
項目 周辺機能 割込み	RX130(ICUb) ● 周辺モジュールからの割り込み ● 割込み検出: エッジ検出/レベル検出 - 接続している周辺モジュールの 要因ごとの検出方法は固定	RX660(ICUF)
		● 選択型割り込み B:

注 1.割り込み要因が割り当てられていないグループは予約です。 また、そのグループに対応するレジスタは存在しません。

I	 [目	RX130(ICUb)	RX660(ICUF)
割り込み	外部端子	● IRQ0~IRQ7 端子からの割り込み	● IRQi 端子(i = 0~15)への入力信号に
	割り込み		よる割り込み
		● 要因数:8	
		● 割り込み検出: Low/	● 割り込み検出: Low レベル、
		立ち下がりエッジ/立ち上がりエッジ/	立ち下がりエッジ、 立ち上がりエッジ、両エッジを
		両エッジを要因ごとに設定可能	要因ごとに設定可能
		 ● デジタルフィルタ機能:あり	● デジタルフィルタを使用することに
			より、ノイズを除去することが可能
割り込み	ソフト	レジスタ書き込みによる割り込み	レジスタへの書き込みにより、割り
	ウエア 割り込み		込み要求を発生させることが可能
		● 要因数:1	● 要因数:2
	イベント リンク	ELC イベントより、ELSR8I、ELSR18I 割り込みを発生	ELC イベントより、ELSR18I、ELSR19I 割り込みを発生
	割り込み	剖り込みを光土	一部の位のを光生
	割り込み	レジスタにより優先順位を設定	割り込み要因プライオリティレジスタァ
	優先順位		(IPRr) (r = 000~255)により優先レベル
	高速割り込み	│ │CPU の割り込み処理を高速化可能。1 要	を設定 CPU の割り込み応答時間を短縮可能。1
	商送司り込の 機能	OFOの割り込み処理を同歴化可能。 安 因にのみ設定	つの割り込み要因にのみ設定可能
	DTC, DMAC	割り込み要因により DTC の起動が可能	割り込み要因により DTC や DMAC の起
	制御		動が可能
ノンマスカ ブル	NMI 端子 割り込み	● NMI 端子からの割り込み	NMI 端子への入力信号による
フル 割り込み	割り込み	 ● 割り込み検出:	割り込み
		● 割り込が検出: - 立ち下りエッジ/	● 割り込み検出: - 立ち下りエッジ/
		- 立ち上がりエッジ	- 立ち上がりエッジ
		ずジタルフィルタ機能:あり	
	発振停止	発振停止検出時の割り込み	メインクロック発振器の停止を検出した
	割り込み		ときの割り込み
	WDT アンダ フロー /リフ	_	ウォッチドッグタイマがアンダフローし たとき、またはリフレッシュエラーが発
	レッシュエ		生したときの割り込み
	ラー割り込み		
	IWDT アンダ	ダウンカウンタがアンダフローしたと	独立ウォッチドッグタイマがアンダフ
	フロー/リフ レッシュエ	き、もしくはリフレッシュ エラーが発生したときの割り込み	ローしたとき、またはリフレッシュエ ラーが発生したときの割り込み
	ラー		
	電圧監視 1	電圧検出回路 1 (LVD1)の電圧監視	電圧検出回路 1 (LVD1)からの
	割り込み	割り込み	割り込み
	電圧監視2 割り込み	電圧検出回路 2 (LVD2)の電圧監視 割り込み	電圧検出回路 2 (LVD2)からの 割り込み
	RAM エラー	_	RAM のパリティチェックエラーを検出
	割り込み		したときの割り込み
低消費電力 状態からの	スリープ モード	ノンマスカブル割り込み、全割り込み要 因で復帰	すべての割り込み要因で復帰
後帰	ディープ	囚で復帰 ノンマスカブル割り込み、全割り込み要	_
	スリープ	因で復帰	
	モード		
	全モジュール クロック	_	NMI 端子割り込み、外部端子割り込み、
	クロック ストップ		周辺機能割り込み(電圧監視 1、電圧監視 2、発振停止検出、RTC アラーム、RTC
	モード		周期、IWDT、REMC割り込み、選択型
			割り込み 146~157)で復帰

項	目	RX130(ICUb)	RX660(ICUF)
低消費電力 状態からの 復帰	ソフトウェア スタンバイ モード	ノンマスカブル割り込み、IRQ0~IRQ7 割り込み、RTC アラーム/周期割り込み で復帰	NMI 端子割り込み、外部端子割り込み、 周辺機能割り込み(<mark>電圧監視 1、 電圧監視 2、RTC アラーム、 RTC 周期、IWDT、REMC 割り込み) で復帰</mark>
	ディープソフ トウェア スタンバイ モード		NMI 端子割り込み、一部の外部端子割り 込み、周辺機能割り込み(電圧監視 1、 電圧監視 2、RTC アラーム、RTC 周期) で復帰

表 2.21 割り込みコントローラのレジスタ比較

レジスタ	ビット	RX130(ICUb)	RX660(ICUF)
SWINTR2R	1_	_	ソフトウェア割り込み 2 起動レジスタ
DTCERn(注 1)	DTCE	DTC 転送要求許可ビット	DTC 転送要求許可ビット
		$(n = 027 \sim 255)$	$(n = 026 \sim 255)$
		0 : CPU への割り込み要因に	0 : CPU への割り込み要因に
		設定する	設定する、または DMAC の
			起動要因に設定する
		1:DTC の起動要因に設定する	1: DTC の起動要因に設定する
DMRSRm	_	_	DMAC 起動要因選択レジスタ m
			(m = DMAC チャネル番号)
IRQCRi	-	IRQ コントロールレジスタ i	IRQ コントロールレジスタ i
		$(i = 0 \sim 7)$	$(i = 0 \sim 15)$
IRQFLTE1	_	_	IRQ 端子デジタルフィルタ
			許可レジスタ 1
IRQFLTC1	-	<u> </u>	IRQ 端子デジタルフィルタ
			設定レジスタ 1
NMISR	WDTST	_	WDT アンダフロー/リフレッシュ
			エラーステータスフラグ
	RAMST	_	RAM エラー割り込みステータス
			フラグ
NMIER	WDTEN	_	WDT アンダフロー/リフレッシュエラー
			許可ビット
	RAMEN	_	RAM エラー割り込み許可ビット
NMICLR	WDTCLR	_	WDT クリアビット
GRPBL0	_	_	グループ BL0/BL1/BL2 割り込み要求
GRPBL1			レジスタ
GRPBL2 GRPAL0			グループ ALO 割り込み要求レジスタ
GENBL0	_		グループ BLO/BL1/BL2 割り込み要求
GENBL1		_	グループ BLU/BL I/BL2 割り込み安求 許可レジスタ
GENBL2			
GENAL0	_	_	グループ ALO 割り込み要求
			許可レジスタ
PIBRk	_	_	選択型割り込みB要求レジスタk
			$(k = 0h, 1h, 5h, 6h, 8h \sim Ah, Ch, Dh)$
PIARk	_	_	選択型割り込みA要求レジスタk
			(k = 0h~5h,Bh,Ch)
SLIBXRn	1—	_	選択型割り込みB要因選択レジスタ
			Xn(n = 128~143)
SLIBRn	 —	_	選択型割り込みB要因選択レジスタn
			(n = 144~207)
SLIARn	_	_	選択型割り込みA要因選択レジスタn
			(n = 208~255)
SLIPRCR	 	_	選択型割り込み要因選択レジスタ
			書き込み保護レジスタ

注 1. RX130 グループでは n=250~255 は予約領域です。

2.12 バス

表 2.22 にバスの概要比較を、表 2.23 にバス機能のレジスタ比較を示します。

表 2.22 バスの概要比較

項目		RX130	RX660
CPU バス	命令バス	● CPU(命令)を接続● 内蔵メモリを接続 (RAM, ROM)● システムクロック(ICLK)に同期して動作	 CPU(命令)を接続 内蔵メモリを接続 (RAM, コードフラッシュメモリ) システムクロック(ICLK)に同期して動作
	オペランドバス	● CPU(オペランド)を接続● 内蔵メモリを接続 (RAM, ROM)● システムクロック(ICLK)に同期して 動作	 CPU(オペランド)を接続 内蔵メモリを接続 (RAM, コードフラッシュメモリ) システムクロック(ICLK)に同期して 動作
メモリバス	メモリバス 1	RAM を接続	RAM を接続
	メモリバス 2	ROM を接続	コ―ドフラッシュメモリを接続
内部メイン バス	内部メイン バス 1	● CPU を接続 ● システムクロック(ICLK)に同期して 動作	CPU を接続システムクロック(ICLK)に同期して 動作
	内部メイン バス 2	 DTC を接続 内蔵メモリを接続 (RAM, ROM) システムクロック(ICLK)に同期して 動作 	 DTC, DMAC を接続 内蔵メモリを接続 (RAM, コードフラッシュメモリ) システムクロック(ICLK)に同期して 動作
内部周辺バス	内部周辺バス 1	● 周辺機能(DTC, 割り込みコントローラ、バスエラ―監視部)を接続● システムクロック(ICLK)に同期して動作	 周辺機能(TFU,DTC, DMAC, 割り込み コントローラ, バスエラ―監視部)を 接続 システムクロック(ICLK)に同期して 動作
	内部周辺バス 2	周辺機能を接続周辺モジュールクロック(PCLKB, PCLKD)に同期して動作	 周辺機能(内部周辺バス 1,3,4,5 以外の周辺機能)を接続 周辺モジュールクロック(PCLKB)に 同期して動作
	内部周辺バス 3	周辺機能(Touch)を接続周辺モジュールクロック(PCLKB)に 同期して動作	● 周辺機能(DOC, REMC, CANFD, CMPC)を接続 ● 周辺モジュールクロック(PCLKB)に 同期して動作
	内部周辺バス 4	_	周辺機能(MTU, RSPI, SCIi)を接続周辺モジュールクロック(PCLKA)に同期して動作
	内部周辺バス 5	_	周辺機能(RSCI, CANFD)を接続周辺モジュールクロック(PCLKA)に同期して動作
	内部周辺バス 6	 ROM(P/E 時)、E2 データフラッシュを接続 FlashIF クロック(FCLK)に同期して動作 	 コードフラッシュメモリ(P/E 時)、 データフラッシュを接続 FlashIF クロック(FCLK)に同期して 動作

表 2.23 バス機能のレジスタ比較

レジスタ	ビット	RX130	RX660
CSnCR	_		CSn 制御レジスタ(n = 0~3)
CSnREC	_		CSn リカバリサイクル設定レジスタ
			(n = 0~3)
CSRECEN	_	_	CS リカバリサイクル挿入許可レジスタ
CSnMOD	_	_	CSn モードレジスタ(n=0~3)
CSnWCR1	_	_	CSn ウェイト制御レジスタ 1
			(n = 0~3)
CSnWCR2	_	_	CSn ウェイト制御レジスタ 2
			(n = 0~3)
BERSR1	MST[2:0]	バスマスタコ―ドビット	バスマスタコ―ドビット
		b6 b4	b6 b4
		0 0 0: CPU	0 0 0: CPU
		0 0 1:予約	0 0 1:予約
		0 1 0:予約	0 1 0:予約
		0 1 1: DTC	0 1 1 : DTC/DMAC
		1 0 0:予約	1 0 0:予約
		1 0 1:予約	1 0 1:予約
		1 1 0:予約	1 1 0:予約
		1 1 1:予約	1 1 1:予約
BUSPR	BPRO[1:0]	メモリバス 2 (ROM)プライオリティ制御	メモリバス 2 (コードフラッシュメモリ)
		ビット	プライオリティ制御ビット
BUSPRI	BPHB[1:0]	_	内部周辺バス 4、5 プライオリティ制御
			ビット
	BPEB[1:0]		外部バスプライオリティ制御ビット

2.13 データトランスファコントローラ

表 2.24 にデータトランスファコントローラの概要比較を、表 2.25 にデータトランスファコントローラの レジスタ比較を示します。

表 2.24 データトランスファコントローラの概要比較

項目	RX130(DTCa)	RX660(DTCb)
転送チャネル数	DTC 起動が可能なすべての割り込み要因の数と同数	DTC 起動が可能なすべての割り込み要因の数と同数
転送モード	● ノーマル転送モード - 1 回の起動で 1 つのデータを 転送する ● リピート転送モード - 1 回の起動で 1 つのデータを 転送する - リピートサイズ分データを転送する - リピートサイズ分データを転送する と転送開始アドレスに復帰 - リピート回数は最大 256 回設定可能 で、256 × 32 ビットで、最大 1024 バイト転送可能 ● ブロック転送モード - 1 回の起動で 1 ブロックのデータを 転送する - ブロックサイズは、最大 256×32 ビット=1024 バイト設定可能	 ● ノーマル転送モード 1 回の起動で1つのデータを転送する ● リピート転送モード 1 回の起動で1つのデータを転送する リピートサイズ分データを転送すると転送開始アドレスに復帰 リピート回数は最大256回設定可能で、256×32ビットで、最大1024バイト転送可能 ブロック転送モード 1 回の起動で1 ブロックのデータを転送する ブロックサイズは、最大256×32ビット=1024バイト設定可能
チェーン転送機能	 1回の転送要求に対して複数種類の データ転送を連続して実行可能 「転送カウンタが"0"になったとき のみ実施」/「毎回実施」のいずれか を選択可能 	 1回の転送要求に対して複数種類の データ転送を連続して実行可能 「転送カウンタが"0"になったとき のみ実施」/「毎回実施」のいずれか を選択可能
シーケンス転送		複雑な一連の転送をシーケンスとして登録し、転送データにより任意のシーケンスを選択して実行可能 ・シーケンス転送の起動要因は同時に1つのみ選択可能 ・シーケンスは、1つの起動要因に対し最大256通り ・転送要求によって最初に転送されたデータがシーケンスを決定 ・シーケンスは、1回の転送要求で最後まで実行することも、途中で止めて次の転送要求で再開する(シーケンス分割)ことも可能
転送空間	 ショートアドレスモードのとき 16M バイト ("0000 0000h"~"007FF FFFh"と "FF80 0000h"~"FFFF FFFFh"のうち、 予約領域以外の領域) フルアドレスモードのとき 4G バイト ("0000 0000h"~"FFFF FFFFh"の うち、予約領域以外の領域) 	 ショートアドレスモードのとき 16M バイト ("0000 0000h"~"007F FFFFh"と "FF80 0000h"~"FFFF FFFFh"のうち、 予約領域以外の領域) フルアドレスモードのとき 4G バイト ("0000 0000h"~"FFFF FFFFh"の うち、予約領域以外の領域)

	D)((00/DT0_)	DV(000/DTQL)
項目	RX130(DTCa)	RX660(DTCb)
データ転送単位	● 1 デ ー タ:	● 1 デ ー タ:
	1 バイト(8 ビット)、	1 バイト(8 ビット)、
	1 ワード(16 ビット)、	1 ワード(16 ビット)、
	1 ロングワード(32 ビット)	1 ロングワード(32 ビット)
	● 1 ブロックサイズ :	● 1 ブロックサイズ :
	1~256 データ	1~256 データ
CPU 割り込み要求	● DTC を起動した割り込みで CPU への	● DTC を起動した割り込みで CPU への
	割り込み要求を発生可能	割り込み要求を発生可能
	● 1回のデータ転送終了後に CPU への	● 1回のデータ転送終了後に CPU への
	割り込み要求を発生可能	割り込み要求を発生可能
	● 指定したデータ数のデ―タ転送終了後	● 指定したデータ数のデータ転送終了後
	に CPU への割り込み要求を発生可能	に CPU への割り込み要求を発生可能
イベントリンク機能	1回のデータ転送後(ブロックの場合は1	1回のデータ転送後(ブロックの場合は1
	ブロック転送後)、イベントリンク要求を	ブロック転送後)、イベントリンク要求を
	発生	発生
リードスキップ	同一転送が連続したときの転送情報の読	同一転送が連続したときの転送情報の読
	み出しを省略する設定が可能	み出しを省略する設定が可能
ライトバックスキップ	転送元アドレスまたは転送先アドレスが	転送元アドレスまたは転送先アドレスが
	固定の場合、更新されない転送情報の書	固定の場合、更新されない転送情報の書
	き戻しを省略	き戻しを省略
ライトバックディスエーブル		転送情報のライトバックを実行しない設
		定が可能
ディスプレースメント加算	_	転送元アドレスにディスプレ―スメント
		を加算可能(転送情報ごとに選択)
消費電力低減機能	モジュールストップ状態への遷移が可能	モジュールストップ状態への遷移が可能

表 2.25 データトランスファコントローラのレジスタ比較

レジスタ	ビット	RX130(DTCa)	RX660(DTCb)
MRA	WBDIS	_	ライトバックディスエーブルビット ^(注1)
MRB	SQEND	_	シーケンス転送終了ビット
	INDX	_	インデックステーブル参照ビット
MRC	_	_	DTC モードレジスタ C
DTCIBR	_	_	DTC インデックステーブルベース
			レジスタ
DTCOR	_	_	DTC オペレーションレジスタ
DTCSQE	_	_	DTC シーケンス転送許可レジスタ
DTCDISP	_	_	DTC アドレスディスプレースメント
			レジスタ

注 1.転送情報は RAM 領域に配置しますが、MRA.WBDIS ビットを"1"(ライトバックしない)にした場合は、ROM 領域に配置することもできます。

2.14 イベントリンクコントローラ

表 2.26 にイベントリンクコントローラの概要比較を、表 2.27 にイベントリンクコントローラのレジスタ 比較を表 2.28 に ELSRn レジスタと周辺モジュールの対応を、表 2.29 に ELSRn.ELS[7:0]に設定するイベント信号名と信号番号の対応を示します。

表 2.26 イベントリンクコントロ―ラの概要比較

項目	RX130(ELC)	RX660(ELC)
イベントリンク機能	● 47 種類のイベント信号を、直接周辺モ ジュールへリンク可能	● 83 種類のイベント信号を、直接周辺モ ジュールへリンク可能
	● タイマ系の周辺モジュ―ルは、イベント信号入力時の動作を選択可能	● タイマ系の周辺モジュ―ルは、イベント信号入力時の動作を選択可能
	● ポートBのイベントリンク動作が可能	● ポートB,ポートEのイベントリンク動作が可能
	- シングルポート :	- シングルポート:
	指定した 1 本のポートに	指定した 1 本のポートに
	イベントリンクの動作設定が可能	イベントリンクの動作設定が可能
	- ポ―トグル―プ:	- ポ―トグル―プ:
	最大8本あるポートの内、指定した	最大8本あるポートの内、指定した
	複数本のポ―トをグル―プ化して	複数本のポートをグル―プ化して
	イベントリンクの動作設定が可能	イベントリンクの動作設定が可能
消費電力低減機能	モジュ―ルストップ状態への遷移が可能	モジュ―ルストップ状態への遷移が可能

表 2.27 イベントリンクコントローラのレジスタ比較

レジスタ	ビット	RX130(ELC)	RX660(ELC)
ELSRn	_	イベントリンク設定レジスタ n	イベントリンク設定レジスタ n
		$(n = 1 \sim 4, 7, 8, 10, 12, 14 \sim 16, 18, 20, 22,$	$(n = 0, 3, 4, 7, 10 \sim 13, 15, 16, 18 \sim 28, 30,$
		24, 25)	31, 32, 56)
	ELS[7:0]	イベントリンク選択ビット	イベントリンク選択ビット
		00h:該当する周辺モジュ―ルへのイベン	00h:該当する周辺モジュ―ルへの
		トの出力は無効 	イベント信号の出力は無効
		08h~6Ah:リンクするイベント信号の	01h~F1h:リンクするイベント信号の
		番号を指定	番号を指定
		上記以外は設定しないでください	上記以外は設定しないでください
ELOPA	MTU0MD	_	MTU0 動作選択ビット
	[1:0]		
	MTU1MD	MTU1 動作選択ビット	_
	[1:0]		
	MTU2MD	MTU2 動作選択ビット	_
	[1:0]		

表 2.28 ELSRn レジスタと周辺モジュ―ルの対応

	RX130(ELC)	RX660(ELC)
ELSR0	_	MTU0
ELSR1	MTU1	_
ELSR2	MTU2	_
ELSR3	MTU3	MTU3
ELSR4	MTU4	MTU4
ELSR7	CMT1	CMT1
ELSR8	ICU (LPT 専用割り込み)	_
ELSR10	TMR0	TMR0
ELSR11	_	TMR1
ELSR12	TMR2	TMR2
ELSR13	_	TMR3
ELSR14	CTSU	_
ELSR15	S12AD	S12AD(ELCTRG00N)
ELSR16	DA0	DA0
ELSR18	ICU (割り込み 1)	ICU (割り込み 1)
ELSR19	_	ICU (割り込み 2)
ELSR20	出力ポートグループ 1	出カポートグル―プ 1
ELSR21	_	出力ポートグル―プ2
ELSR22	入力ポートグル―プ1	入力ポートグル―プ 1
ELSR23	_	入力ポートグループ 2
ELSR24	シングルポート 0	シングルポート 0
ELSR25	シングルポート 1	シングルポート 1
ELSR26	_	シングルポート 2
ELSR27	_	シングルポート 3
ELSR28	_	クロックソースを LOCO へ切り替え
ELSR30	_	MTU6
ELSR31	_	MTU7
ELSR32	_	MTU8
ELSR56	_	S12AD(ELCTRG01N)

表 2.29 ELSRn.ELS[7:0]に設定するイベント信号名と信号番号の対応

ELS[7:0] ビットの値	周辺 モジュール (RX130)	RX130(ELC)	周辺 モジュール (RX660)	RX660(ELC)
01h	マルチファンク	_	マルチファンク	MTU0・コンペアマッチ 0A
02h	ションタイマパル	_	ションタイマパル	MTU0・コンペアマッチ 0B
03h	スユニット 2	_	スユニット3	MTU0・コンペアマッチ 0C
04h		_		MTU0・コンペアマッチ 0D
05h		_		MTU0・コンペアマッチ 0E
06h		_		MTU0・コンペアマッチ 0F
07h		_		MTU0・オーバフロー
08h		MTU1・コンペアマッチ 1A		
09h		MTU1・コンペアマッチ 1B		
0Ah		MTU1・オーバフロー		_
0Bh		MTU1・アンダフロ—		—

		I		
ELS[7:0]	周辺	DV(100/ELO)	周辺	D)(202(EL 0)
ビットの値	モジュール	RX130(ELC)	モジュール	RX660(ELC)
0Ch	(RX130) マルチ	MTU2・コンペアマッチ 2A	(RX660) マルチ	_
0Dh	ヽル ⁄ ファンクション	MTU2・コンペアマッチ 2B	ファンクション	
0Eh	タイマパルス	MTU2・オーバフロー	タイマパルス	_
0Fh	ユニット2		ユニット 3	_
		MTU2·アンダフロ—		MTID - N° Z Z X Z X
10h		MTU3・コンペアマッチ 3A		MTU3・コンペアマッチ 3A
11h		MTU3・コンペアマッチ 3B		MTU3・コンペアマッチ 3B
12h		MTU3・コンペアマッチ 3C		MTU3・コンペアマッチ 3C
13h		MTU3・コンペアマッチ 3D		MTU3・コンペアマッチ 3D
14h		MTU3・オーバフロー		MTU3・オーバフロー
15h		MTU4・コンペアマッチ 4A		MTU4・コンペアマッチ 4A
16h		MTU4・コンペアマッチ 4B		MTU4・コンペアマッチ 4B
17h		MTU4・コンペアマッチ 4C		MTU4・コンペアマッチ 4C
18h		MTU4・コンペアマッチ 4D		MTU4・コンペアマッチ 4D
19h		MTU4・オーバフロー		MTU4・オ―バフロ―
1Ah		MTU4・アンダフロ—		MTU4・アンダフロ—
1Eh	_	_		MTU6・コンペアマッチ 6A
1Fh	コンペア マッチタイマ	CMT1・コンペアマッチ 1		MTU6・コンペアマッチ 6B
20h	_	_		MTU6・コンペアマッチ 6C
21h	_			MTU6・コンペアマッチ 6D
22h	8 ビットタイマ	TMR0・コンペアマッチ A0		MTU6・オーバフロー
23h		TMR0・コンペアマッチ B0		MTU7・コンペアマッチ 7A
24h		TMR0・オーバフロー		MTU7・コンペアマッチ 7B
25h	_			MTU7・コンペアマッチ 7C
26h	_			MTU7・コンペアマッチ 7D
27h	_	_		MTU7・オーバフロー
28h		TMD2 - 3.16° Z Z T A2		MTU7・オーバフロー
29h	8 ビットタイマ	TMR2・コンペアマッチ A2		
		TMR2・コンペアマッチ B2		MTU8・コンペアマッチ 8A
2Ah		TMR2・オーバフロー		MTU8・コンペアマッチ 8B
2Bh	_	_		MTU8・コンペアマッチ 8C
2Ch	_	_		MTU8・コンペアマッチ 8D
2Dh	_	_		MTU8・オーバフロー
32h	ロ―パワ― タイマ	LPT・コンペアマッチ	_	_
34h	12 ビット A/D	S12AD・比較条件成立	_	_
35h	コンバ―タ	S12AD·比較条件不成立	_	_
37h	_	_	コンペアマッチ タイマ	CMT1・コンペアマッチ 1
3Ah	シリアル コミュニケ―ショ ンインタフェ―ス	SCI5・エラ— (受信エラ—・エラ—シグナ ル検出)	_	_
3Bh		SCI5・受信デ―タフル	_	_
3Ch		SCI5・ 送信データエンプティ	8 ビットタイマ	TMR0・コンペアマッチ A0
3Dh	-	SCI5・送信完了		TMR0・コンペアマッチ B0
3Eh	_			TMR0・オーバフロー
3Fh	_	_		
	_	_		TMR0・コンペアマッチ A1
40h	-	_		TMR0・コンペアマッチ B1
41h	_	<u> </u>		TMR0・オーバフロー

EL 0[7:0]	B,27		E T	Ī
ELS[7:0] ビットの値	周辺 モジュ―ル	RX130(ELC)	周辺 モジュ―ル	RX660(ELC)
	(RX130)	IXT30(ELC)	(RX660)	RX000(EEC)
42h		_	8 ビットタイマ	TMR0・コンペアマッチ A2
43h	_	_		TMR0・コンペアマッチ B2
44h	_	_	-	TMR0・オーバフロー
45h	_	_	-	TMR0・コンペアマッチ A3
46h	_	_	-	TMR0・コンペアマッチ B3
47h	_	_		TMR0・オーバフロー
4Eh	I ² C バス インタフェース	RIICO・通信エラー、 イベント発生	_	_
4Fh		RIIC0・受信デ―タフル	_	_
50h		RIICO・ 送信データエンプティ	_	_
51h	-	RIIC0·送信終了	_	_
58h	12 ビット A/D コンバ—タ	S12AD·A/D 変換終了	_	_
59h	コンパレータ B0	コンパレ―タ B0・ 比較結果変化	_	_
5Ah	コンパレ―タ B0・B1	コンパレ―タ B0・ B1 共通比較結果変化	_	_
5Bh	電圧検出回路	LVD1·電圧検出	_	_
	データ	DTC・転送終了	_	_
61h	トランスファ コントロ—ラ			
63h	1/0 ポート	入力ポートグル―プ 1・ 入力エッジ検出	_	_
65h		シングル入力ポート 0・ 入力エッジ検出	_	_
66h		シングル入力ポート 1・ 入力エッジ検出	_	_
69h	イベントリンク コントローラ	ソフトウェアイベント	_	_
6Ah	デ―タ演算 回路	DOC・データ演算条件成立	_	_
ACh	_	_	リアルタイム クロック	RTC・周期イベント (1/256 秒、1/128 秒、1/64 秒、 1/32 秒、1/16 秒、1/8 秒、 1/4 秒、1/2 秒、1 秒、2 秒 から選択)
AFh	_	_	独立ウォッチ ドッグタイマ	IWDT・アンダフロ―・ リフレッシュエラ―
B8h	_	_	シリアル コミュニケ―ショ	SCI5・エラ— (受信エラ—・ エラ—シグナル検出)
B9h	_		ンインタフェ―ス	SCI5・受信デ―タフル
BAh				SCI5・送信デ―タエンプティ
BBh	_	_		SCI5·送信完了
CCh	_	_	I ² C バス インタフェ—ス	RIICO・通信エラ―、 イベント発生
CDh	_	_		RIIC0・受信デ―タフル
CEh	_	_		RIIC0・送信デ―タエンプティ
CFh			<u> </u>	RIIC0·送信終了

ELS[7:0] ビットの値	周辺 モジュール	RX130(ELC)	周辺 モジュール	RX660(ELC)
D0h	(RX130) —	_	(RX660) シリアル ペリフェラル インタフェース	RSPIO・エラ— (モードフォルト・ オーバラン・アンダラン・ パリティエラ—)
D1h	_	_	シリアル	RSPIO・アイドル
D2h	_	_	ペリフェラル	RSPIO・受信バッファフル
D3h	_	_	インタフェ—ス 	RSPI0・送信バッファ エンプティ
D4h	_	_		RSPIO·送信完了
D6h	_	_	12 ビット A/D コンバ—タ	S12AD·A/D 変換終了
DCh	_	_	コンパレ―タ C	コンパレ―タ CO・ 比較結果変化
DDh	_	_		コンパレ―タ C1・ 比較結果変化
DEh	_	_		コンパレ―タ C2・ 比較結果変化
DFh	_	_		コンパレ―タ C3・ 比較結果変化
E2h	_	_	電圧検出回路	LVD1・電圧検出
E3h	_	_	電圧検出回路	LVD2·電圧検出
E4h	_	_	DMA	DMAC0·転送終了
E5h	_	_	コントロ―ラ	DMAC1·転送終了
E6h	_	_		DMAC2·転送終了
E7h	_	_		DMAC3·転送終了
E8h	_	_	デ―タ トランスファ コントロ―ラ	DTC・転送終了
E9h	_	_	クロック発生回路	クロック発生回路・ 発振停止検出
EAh	_	_	1/0 ポート	入力ポートグル―プ 1・ 入力エッジ検出
EBh	_	_		入力ポートグル―プ2・ 入力エッジ検出
ECh	_	_		シングル入力ポート 0・ 入力エッジ検出
EDh	_	_		シングル入力ポ―ト 1・ 入力エッジ検出
EEh	_	_		シングル入力ポ―ト 2・ 入力エッジ検出
EFh	_	_		シングル入力ポート 3・ 入力エッジ検出
F0h		_	イベントリンク コントロ—ラ	ソフトウェアイベント
F1h 上記以外は設策	— 定しないでください		デ―タ演算回路	DOC・デ―タ演算条件成立

2.15 1/0 ポート

表 2.30~表 2.33 に I/O ポートの概要比較を、表 2.34 に I/O ポートの機能比較を、表 2.36 に I/O ポートの レジスタ比較を示します。

表 2.30 I/O ポートの概要比較(100 ピン)

ポートシンボル	RX130(100 ピン)	RX660(100 ピン)
PORT0	P03~P07	P03 ~P07
PORT1	P12~P17	P12~P17
PORT2	P20~P27	P20~P27
PORT3	P30~P37	P30~P37
PORT4	P40~P47	P40~P47
PORT5	P50~P55	P50~P55
PORTA	PA0~PA7	PA0~PA7
PORTB	PB0~PB7	PB0~PB7
PORTC	PC0~PC7	PC0~PC7
PORTD	PD0~PD7	PD0~PD7
PORTE	PE0~PE7	PE0~PE7
PORTH	PH0~PH3	PH0~PH3, PH6 (注 1), PH7 (注 1)
PORTJ	PJ1, PJ3, PJ6, PJ7	PJ1, PJ3, PJ6, PJ7
PORTN	なし	PN6

注 1.サブクロック発振器ありの製品に PH6、PH7 はありません。

表 2.31 I/O ポートの概要比較(80 ピン)

ポートシンボル	RX130(80 ピン)	RX660(80 ピン)
PORT0	P03~P07	P03~P07
PORT1	P12~P17	P12~P17
PORT2	P20, P21, P26, P27	P20, P21, P26, P27
PORT3	P30~P32, P34~P37	P30~P32, P34~P37
PORT4	P40~P47	P40~P47
PORT5	P54, P55	P54, P55
PORTA	PA0~PA6	PA0~PA6
PORTB	PB0~PB7	PB0~PB7
PORTC	PC0~PC7 (注 2)	PC2~PC7
PORTD	PD0~PD2	PD0~PD2
PORTE	PE0~PE5	PE0~PE5
PORTH	PH0~PH3	PH0~PH3, PH6 (注 1), PH7 (注 1)
PORTJ	PJ1, PJ6, PJ7	PJ1, PJ6, PJ7
PORTN	なし	PN6

注 1.サブクロック発振器ありの製品に PH6、PH7 はありません。

表 2.32 I/O ポートの概要比較(64 ピン)

ポートシンボル	RX130(64 ピン)	RX660(64 ピン)
PORT0	P03, P05	P03, P07
PORT1	P14~P17	P14 ~P17
PORT2	P26, P27	P26, P27
PORT3	P30~P32, P35~P37	P30~P32, P35~P37
PORT4	P40~P47	P40~P47
PORT5	P54, P55	P54, P55
PORTA	PA0, PA1, PA3, PA4, PA6	PA0, PA1, PA3, PA4, PA6

注 2.PC0、PC1 は、ポート切り替えレジスタ A により、切り替えた場合のみ有効です。

ポートシンボル	RX130(64 ピン)	RX660(64 ピン)
PORTB	PB0, PB1, PB3, PB5~PB7	PB0, PB1, PB3, PB5~PB7
PORTC	PC0~PC7 (注 2)	PC2~PC7
PORTE	PE0~PE5	PE0~PE5
PORTH	PH0~PH3	PH0~PH3, PH6 (注 1), PH7 (注 1)
PORTJ	PJ6, PJ7	PJ6, PJ7
PORTN	なし	PN6

注 1.サブクロック発振器ありの製品に PH6、PH7 はありません。

注 2.PC0、PC1 は、ポート切り替えレジスタ A により、切り替えた場合のみ有効です。

表 2.33 I/O ポートの概要比較(48ピン)

ポートシンボル	RX130(48 ピン)	RX660(48 ピン)
PORT1	P14~P17	P14 ~P17
PORT2	P26, P27	P26, P27
PORT3	P30, P31, P35~P37	P30, P31, P35~P37
PORT4	P40~P42, P45~P47	P40~P42, P45~P47
PORTA	PA1, PA3, PA4, PA6	PA1, PA3, PA4, PA6
PORTB	PB0, PB1, PB3, PB5	PB0, PB1, PB3, PB5
PORTC	PC0~PC7 (注 1)	PC4~PC7
PORTE	PE1~PE4	PE1~PE4
PORTH	PH0~PH3	PH0~PH3
PORTJ	PJ6, PJ7	PJ6, PJ7
PORTN	なし	PN6

注 1.PC0、PC1 は、ポート切り替えレジスタ A により、切り替えた場合のみ有効です。

表 2.34 I/O ポートの機能比較

項目	ポートシンボル	RX130	RX660
入力プルアップ機能	PORT0	P03~P07	P00~P07
	PORT1	P12~P17	P12~P17
	PORT2	P20~P27	P20~P27
	PORT3	P30~P34, P36, P37	P30~P34, P36, P37
	PORT4	P40~P47	P40~P47
	PORT5	P50~P55	P50~P56
	PORT6	_	P60~67
	PORT7	_	P70~77
	PORT8	_	P80~83,P86,P87
	PORT9	_	P90~P93
	PORTA	PA0~PA7	PA0~PA7
	PORTB	PB0~PB7	PB0~PB7
	PORTC	PC0~PC7	PC0~PC7
	PORTD	PD0~PD7	PD0~PD7
	PORTE	PE0~PE7	PE0~PE7
	PORTF	_	PF5~PF7
	PORTH	PH0~PH3	PH0∼PH3,PH6,PH7
	PORTJ	PJ1, PJ3, PJ6, PJ7	PJ1, PJ3~PJ7
	PORTK	_	PK2~PK5
	PORTL	_	PL0,PL1
	PORTN	_	PN6,PN7
オ―プンドレイン 出力機能	PORT0	_	P00~P07
オープンドレイン	PORT1	P12~P17	P12~P17

項目	ポートシンボル	RX130	RX660
出力機能	PORT2	P20, P21~P23, P26, P27	P20~P27
	PORT3	P30~P34, P36, P37	P30~P34, P36, P37
	PORT4	_	P40~P47
	PORT5	_	P50~P56
	PORT6	_	P60~P67
	PORT7	_	P70~P77
	PORT8	_	P80~P83,P86,P87
	PORT9	_	P90~P93
	PORTA	PA0~PA7	PA0~PA6
	PORTB	PB0~PB7	PB0~PB7
	PORTC	PC0~PC7	PC0~PC7
	PORTD	PD0~PD2	PD0~PD7
	PORTE	PE0~PE3	PE0~PE7
	PORTF	_	PG7
	PORTH	_	PH0~PH3,PH6,PH7
	PORTJ	PJ3	PJ1,PJ3~PJ7
	PORTK	_	PK2~PK5
	PORTL	_	PL0,PL1
	PORTN	_	PN6,PN7
5V トレラント	PORT1	P12, P13, P16, P17	P12, P13, P16, P17

表 2.35 I/O ポートの駆動能力切り替え機能比較

ポートシンボル	切り替え機能	RX130	RX660
PORT0	通常固定	P03~P07	P03,P05~P07
	通常/高駆動	_	P00~P02,P04
PORT1	通常固定	_	_
	通常/高駆動	P12~P17	P12~P17
PORT2	通常固定	_	_
	通常/高駆動	P20~P27	P20~P27
PORT3	通常固定	P36,P37	P36,P37
	通常/高駆動	P30~P34	P30~P34
PORT4	通常固定	P40~P47	P40~P47
	通常/高駆動	_	
PORT5	通常固定	_	
	通常/高駆動	P50~P57	P50~P56
PORT6	通常固定	_	_
	通常/高駆動	_	P60~P67
PORT7	通常固定	_	_
	通常/高駆動	_	P70~P77
PORT8	通常固定	_	_
	通常/高駆動	_	P80~P83,P86,P87
PORT9	通常固定	_	_
	通常/高駆動	_	P90~P93
PORTA	通常固定	_	_
	通常/高駆動	PA0~PA7	PA0~PA7
PORTB	通常固定	_	
	通常/高駆動	PB0∼PB7	PB0~PB7
PORTC	通常固定	_	
	通常/高駆動	PC0~PC7	PC0~PC7
PORTD	通常固定	_	_

ポートシンボル	切り替え機能	RX130	RX660
PORTD	通常/高駆動	_	PD0~PD7
PORTE	通常固定	_	_
	通常/高駆動	PE0~PE7	PE0~PE7
PORTF	通常固定	_	_
	通常/高駆動	_	PF5~PF7
PORTH	通常固定	_	_
	通常/高駆動	PH0~PH3	PH0~PH3,PH6,PH7
PORTJ	通常固定	PJ6,PJ7	PJ6,PJ7
	通常/高駆動	PJ1,PJ3	PJ1,PJ3~PJ5
PORTK	通常固定	_	_
	通常/高駆動	_	PK2~PK5
PORTL	通常固定	_	_
	通常/高駆動	_	PL0,PL1
PORTN	通常固定	_	_
	通常/高駆動	_	PN6,PN7

表 2.36 I/O ポートのレジスタ比較

レジスタ	ビット名	RX130	RX660
PDR	B0∼B7	Pm0~7 方向制御ビット	Pm0~7 方向制御ビット
		(m = 0~5, A~E, H, J)	$(m = 0 \sim 9, A \sim F, H, J \sim L, N)$
PODR	B0∼B7	Pm0~7 出力デ―タ格納ビット	Pm0~7 出力デ―タ格納ビット
		(m = 0~5, A~E, H, J)	(m = 0~9, A~F, H, J~L,N)
PIDR	B0∼B7	Pm0~7 ビット	Pm0~7 ビット
		(m = 0~5, A~E, H, J)	(m = 0~9, A~F, H, J~L,N)
PMR	B0∼B7	Pm0 端子モ―ド制御ビット	Pm0~7 端子モ―ド制御ビット
		(m = 0~5, A~E, H, J)	(m = 0~9, A~F, H, J~L,N)
ODR0	B2, B3,	Pm1,出力形態指定ビット	Pm1 出力形態指定ビット
	(RX130)	(m =1~3, A~E, J)	$(m = 0 \sim 9, A \sim E, H, J \sim L)$
	B2		
	(RX660)	 P21,P31,PA1, PB1, PC1,PD1 	
		b2	0.00001114
		0:CMOS 出力	0:CMOS 出力
		1:Nチャネルオ―プンドレイン	1 : N チャネルオ―プンドレイン
		b3	
		読むと"0"が読めます。書く場合、"0"と	
		してください	
		• PE1	
		b3 b2	
		0 0: CMOS 出力	
		0 1: N チャネルオープンドレイン	
		1 0:P チャネルオープンドレイン	
0004	D0 D0 D4 D0	1 1:設定しないでください	
ODR1	B0, B2, B4, B6	Pm4, 5, 6, 7 出力形態指定ビット	Pm4, 5, 6, 7 出力形態指定ビット
DOD	D0 D7	(m = 1~3, A~C)	(m = 0~8, A~F, H, J,K,N)
PCR	B0∼B7	Pm0~7 入力プルアップ抵抗	Pm0~7 入力プルアップ抵抗
		制御ビット	制御ビット
D0D 4		(m = 0~5, A~E, H, J)	(m = 0~9, A~F, H, J~L,N)
PSRA	_	ポート切り替えレジスタ A	_
PSRB	_	ポート切り替えレジスタ B	
DSCR	_	駆動能力制御レジスタ	駆動能力制御レジスタ
		(m =1~3, A~E, J)	$(m = 0 \sim 3,5 \sim 9, A \sim F, H, J \sim L,N)$

2.16 マルチファンクションピンコントローラ

表 2.37 にマルチプル端子の割り当て端子比較を、表 2.38~表 2.57 にマルチファンクションピンコントローラのレジスタ比較を示します。

マルチプル端子の割り当て端子比較の、<u>橙字</u>は RX130 グル―プのみ、青字は RX660 グル―プのみに存在する端子です。"○"は機能割り当てあり、"×"は端子なし、または機能割り当てなし、グレ―の塗りつぶしは非搭載機能を表しています。

表 2.37 マルチプル端子の割り当て端子比較

モジュール/		割り当て		RX	130			RX660			
機能	端子機能	ポート	100	80	64	48	100	80	64	48	
			ピン	ピン	ピン	ピン	ピン	ピン	ピン	ピン	
割り込み	NMI (入力)	P35	0	0	0	0	0	0	0	0	
	IRQ0 (入力)	P30	0	0	0	0	×	×	×	×	
		P50	×	×	×	×	0	×	×	×	
		PA0	×	×	×	×	0	0	0	×	
		PD0	0	0	×	×	0	0	×	×	
		PH1	0	0	0	0	0	0	0	0	
	IRQ0-DS (入力)	P30					0	0	0	0	
	IRQ1 (入力)	P31	0	0	0	0	×	×	×	×	
		P51	×	×	×	×	0	×	×	×	
		PD1	0	0	×	×	0	0	×	×	
		PH2	0	0	0	0	0	0	0	0	
	IRQ1-DS (入力)	P31					0	0	0	0	
	IRQ2 (入力)	P12	0	0	×	×	0	0	×	×	
		P32	0	0	0	×	×	×	×	×	
		P52	×	×	×	×	0	×	×	×	
		PB2	×	×	×	×	0	0	×	×	
		PD2	0	0	×	×	0	0	×	×	
	IRQ2-DS (入力)	P32					0	0	0	×	
	IRQ3 (入力)	P13	0	0	×	×	0	0	×	×	
		P23	×	×	×	×	0	×	×	×	
		P33	0	×	×	×	×	×	×	×	
		P53	×	×	×	×	0	×	×	×	
		PB3	×	×	×	×	0	0	0	0	
		PD3	0	×	×	×	0	×	×	×	
	IRQ3-DS (入力)	P33					0	×	×	×	
	IRQ4 (入力)	P14	0	0	0	0	0	0	0	0	
		P34	0	0	×	×	0	0	×	×	
		P37	×	×	×	×	0	0	0	0	
		P54	×	×	×	×	0	0	0	×	
		PB1	0	0	0	0	×	×	×	×	
		PB4	×	×	×	×	0	0	×	×	
		PD4	0	×	×	×	0	×	×	×	
	IRQ4-DS (入力)	PB1					0	0	0	0	
	IRQ5 (入力)	P15	0	0	0	0	0	0	0	0	
		P25	×	×	×	×	0	×	×	×	
		P36	×	×	×	×	0	0	0	0	
		PA4	0	0	0	0	×	×	×	×	
		PA5	×	×	×	×	0	0	×	×	
		PC5	×	×	×	×	0	0	0	0	
		PD5	0	×	×	×	0	×	×	×	

				RX	130			RX	(660	
モジュール/	端子機能	割り当て	100	80	64	48	100	80	64	48
機能		ポート	ピン	ピン	ピン	ピン	ピン	ピン	ピン	ピン
割り込み	IRQ5(入力)	PE5	0	0	0	×	0	0	0	×
	IRQ5-DS (入力)	PA4					0	0	0	0
	IRQ6 (入力)	P16	0	0	0	0	0	0	0	0
		P26	×	×	×	×	0	0	0	0
		PA3	0	0	0	0	×	×	×	×
		PB6	×	×	×	×	0	0	0	×
		PD6	0	×	×	×	0	×	×	×
		PE6	0	×	×	×	0	×	×	×
	IRQ6-DS (入力)	PA3					0	0	0	0
	IRQ7 (入力)	P17	0	0	0	0	0	0	0	0
		P27	×	×	×	×	0	0	0	0
		PA7	×	×	×	×	0	×	×	×
		PD7	0	×	×	×	0	×	×	×
		PE2	0	0	0	0	×	×	×	×
		PE7	0	×	×	×	0	×	×	×
	IRQ7-DS (入力)	PE2					0	0	0	0
	IRQ8 (入力)	P20					0	0	×	×
		PE0					0	0	0	×
	IRQ8-DS(入力)	P40					0	0	0	0
	IRQ9 (入力)	P21					0	0	×	×
		PE1					0	0	0	0
	IRQ9-DS (入力)	P41					0	0	0	0
	IRQ10 (入力)	P55					0	0	0	×
		PA2					0	0	×	×
		PC2					0	0	0	×
	IRQ10-DS (入力)	P42					0	0	0	0
	IRQ11 (入力)	P03					0	0	0	×
		PA1					0	0	0	0
		PC3					0	0	0	×
		PE3					0	0	0	0
		PJ3					0	×	×	×
	IRQ11-DS (入力)	P43					0	0	0	×
	IRQ12 (入力)	P24					0	×	X	×
		PB0					0	0	0	0
		PC1					0	×	×	×
		PC4					0	0	0	0
	ID040 D0 (7.4.)	PE4					0	0	0	0
	IRQ12-DS (入力)	P44					0	0	0	X
	IRQ13 (入力)	P05					0	0	×	×
		PB5					0	0	0	0
	IDO42 DO (7 ±)	PC6					0	0	0	0
	IRQ13-DS (入力)	P45					0	0	0	0
	IRQ14 (入力)	PA6					0	0	0	0
		PC0					0	×	×	×
	IDO44 DO (7. ±)	PC7					0	0	0	0
	IRQ14-DS (入力)	P46					0	0	0	0
	IRQ15 (入力)	P07					0	0	0	×
		P22					0	×	×	X
		PB7					0	0	0	×

		-		RX	130			RX	660	
モジュール/	端子機能	割り当て	100	80	64	48	100	80	64	48
機能		ポート	ピン	ピン	ピン	ピン	ピン	ピン	ピン	ピン
割り込み	IRQ15-DS (入力)	P47					0	0	0	0
クロック発生	CLKOUT (出力)	PE3	0	0	0	0				
回路		PE4	0	0	0	0				
マルチ	MTIOC0A (入出力)	P34	0	0	×	×	0	0	×	×
ファンクショ		PB3	0	0	0	0	0	0	0	0
ンタイマ		PC4	×	×	×	×	0	0	0	0
ユニット2	MTIOC0B (入出力)	P13	0	0	×	×	0	0	×	×
		P15	0	0	0	0	0	0	0	0
		PA1	0	0	0	0	0	0	0	0
	MTIOC0C (入出力)	P32	0	0	0	×	0	0	0	×
		PB1	0	0	0	0	0	0	0	0
		PC5	×	×	×	×	0	0	0	0
	MTIOC0D (入出力)	P33	0	×	×	×	0	×	×	×
		PA3	0	0	0	0	0	0	0	0
	MTIOC1A (入出力)	P20	0	0	×	×	0	0	×	×
		PE4	0	0	0	0	0	0	0	0
	MTIOC1B (入出力)	P21	0	0	×	×	0	0	×	×
		PB5	0	0	0	0	0	0	0	0
		PE3	×	×	×	×	0	0	0	0
	MTIOC2A (入出力)	P26	0	0	0	0	0	0	0	0
		PB5	0	0	0	0	0	0	0	0
	MTIOC2B (入出力)	P27	0	0	0	0	0	0	0	0
		PE5	0	0	0	×	0	0	0	×
	MTIOC3A (入出力)	P14	0	0	0	0	0	0	0	0
		P17	0	0	0	0	0	0	0	0
		PC1	0	×	×	×	0	×	×	×
		PC7	0	0	0	0	0	0	0	0
		PJ1	0	0	×	×	0	0	×	×
	MTIOC3B (入出力)	P17	0	0	0	0	0	0	0	0
		P22	0	×	×	×	0	×	×	×
		PA1	X	×	×	×	0	0	0	0
		PB7	0	0	0	×	0	0	0	×
		PC5	0	0	0	0	0	0	0	0
		PE1	×	×	×	×	0	0	0	0
		PH0	×	×	×	×	0	0	0	0
	MTIOC3C (入出力)	P16	0	0	0	0	0	0	0	0
		PC0	0	×	×	×	0	×	×	×
		PC6	0	0	0	0	0	0	0	0
		PJ3	0	×	×	×	0	×	×	×
	MTIOC3D (入出力)	P16	0	0	0	0	0	0	0	0
		P23	0	×	×	×	0	×	×	×
		PA6	×	×	×	×	0	0	0	0
		PB0	×	×	×	×	0	0	0	0
		PB6	0	0	0	×	0	0	0	×
		PC4	0	0	0	0	0	0	0	0
		PE0	×	×	×	×	0	0	0	×
		PH1	×	×	×	×	0	0	0	0
	MTIOC4A (入出力)	P21	×	×	×	×	0	0	×	×
		P24	0	×	×	×	0	×	×	×

				RX	130			RX	660	
モジュール/	端子機能	割り当て	100	80	64	48	100	80	64	48
機能		ポート	ピン	ピン	ピン	ピン	ピン	ピン	ピン	ピン
マルチ	MTIOC4A (入出力)	P55	×	×	×	×	0	0	0	×
ファンクショ		PA0	0	0	0	×	0	0	0	×
ンタイマ		PB3	0	0	0	0	0	0	0	0
ユニット2		PE2	0	0	0	0	0	0	0	0
		PE4	×	×	×	×	0	0	0	0
	MTIOC4B (入出力)	P17	×	×	×	×	0	0	0	0
		P30	0	0	0	0	0	0	0	0
		P54	0	0	0	×	0	0	0	×
		PC2	0	0	0	×	0	0	0	×
		PD1	0	0	×	×	0	0	×	×
		PE3	0	0	0	0	0	0	0	0
	MTIOC4C (入出力)	P25	0	×	×	×	0	×	×	×
		PA4	×	×	×	×	0	0	0	0
		PB1	0	0	0	0	0	0	0	0
		PE1	0	0	0	0	0	0	0	0
		PE5	0	0	0	×	0	0	0	×
		PH2	×	×	×	×	0	0	0	0
	MTIOC4D (入出力)	P31	0	0	0	0	0	0	0	0
	,	P55	0	0	0	×	0	0	0	×
		PA3	×	×	×	×	0	0	0	0
		PC3	0	0	0	×	0	0	0	×
		PD2	0	0	×	×	0	0	×	×
		PE4	0	0	0	0	0	0	0	0
		PH3	×	×	×	×	0	0	0	0
	MTIOC6A (入出力)	PE7					0	×	×	×
	MTIOC6B (入出力)	PA5					0	0	×	×
		PA6					0	0	0	×
	MTIOC6C (入出力)	PE6					0	×	×	×
	MTIOC6D (入出力)	PA0					0	0	0	×
	MTIOC7A (入出力)	PA2					0	0	×	×
		PE2					0	0	0	0
	MTIOC7B (入出力)	PA1					0	0	0	0
	MTIOC7C (入出力)	PA4					0	0	0	0
	MTIOC7D (入出力)	PE4					0	0	0	0
	MTIOC8A (入出力)	PD6					0	×	X	×
	MTIOC8B (入出力)	PD4					0	×	X	×
	MTIOC8C (入出力)	PD5					0	×	X	×
	MTIOC8D (入出力)	PD3					0	×	X	×
	MTIC5U (入力)	P12	×	×	×	×	0	0	×	×
		PA4	0	0	0	0	0	0	0	0
	MTIOSY (3 ±)	PD7	0	×	×	×	0	×	×	×
	MTIC5V (入力)	PA3	×	×	×	×	0	0	0	0
		PA6	0	0	0	0	0	0	0	0
		PD6	0	×	×	×	0	×	×	×
	MTIC5W (入力)	PB0	0	0	0	0	0	0	0	0
	MTOLICA (3 -L)	PD5	0	×	×	×	0	×	×	×
	MTCLKA (入力)	P14	0	0	0	0	0	0	0	0
		P24	0	×	×	×	0	×	×	×
		PA4	0	0	0	0	0	0	0	0

				RX	130			RX	660	
モジュール/	端子機能	割り当て	100	80	64	48	100	80	64	48
機能		ポート	ピン	ピン	ピン	ピン	ピン	ピン	ピン	ピン
マルチ	MTCLKA (入力)	PC6	0	0	0	0	0	0	0	0
ファンクショ	MTCLKB (入力)	P15	0	0	0	0	0	0	0	0
ンタイマ		P25	0	×	×	×	0	×	×	×
ユニット2		PA6	0	0	0	0	0	0	0	0
		PC7	0	0	0	0	0	0	0	0
	MTCLKC (入力)	P22	0	×	×	×	0	×	×	×
		PA1	0	0	0	0	0	0	0	0
		PC4	0	0	0	0	0	0	0	0
	MTCLKD (入力)	P23	0	×	×	×	0	×	×	×
		PA3	0	0	0	0	0	0	0	0
		PC5	0	0	0	0	0	0	0	0
ポート	POE0# (入力)	P32	×	×	×	×	0	0	0	×
アウトプット		PC4	0	0	0	0	0	0	0	0
イネーブル 2		PD1	×	×	×	×	0	0	×	×
		PD7	0	×	×	×	0	×	×	×
	POE1# (入力)	PB5	0	0	0	0				
		PD6	0	×	×	×				
	POE2# (入力)	P34	0	0	×	×				
		PA6	0	0	0	0				
		PD5	0	×	×	×				
	POE3# (入力)	P33	0	×	×	×				
		PB3	0	0	0	0				
		PD4	0	×	×	×				
	POE4# (入力)	P33					0	×	×	×
		PB5					0	0	0	0
		PD0					0	0	×	×
		PD6					0	×	×	×
	POE8# (入力)	P17	0	0	0	0	0	0	0	0
		P30	0	0	0	0	0	0	0	0
		PD3	0	×	×	×	0	×	×	×
		PE3	0	0	0	0	0	0	0	0
	POE10# (入力)	P32					0	0	0	×
		P34					0	0	×	×
		PA6					0	0	0	0
		PD5					0	×	×	×
	POE11# (入力)	P33					0	×	×	×
		PB3					0	0	0	0
		PD4					0	×	×	×
		PJ5					×	0	×	×
8ビット	TMO0 (出力)	P22	0	×	×	×	0	×	×	×
タイマ		PB3	0	0	0	0	0	0	0	0
		PH1	0	0	0	0	0	0	0	0
	TMCI0 (入力)	P21	0	0	×	×	0	0	×	×
		PB1	0	0	0	0	0	0	0	0
		PH3	0	0	0	0	0	0	0	0
	TMRI0 (入力)	P20	0	0	×	×	0	0	×	×
		PA4	0	0	0	0	0	0	0	0
	TMRI0 (入力)	PH2	0	0	0	0	0	0	0	0
	TMO1 (出力)	P17	0	0	0	0	0	0	0	0

		#		RX	130			RX	660	
モジュール/ 機能	端子機能	割り当て ポート	100	80	64	48	100	80	64	48
			ピン	ピン	ピン	ピン	ピン	ピン	ピン	ピン
8ビット	TMO1 (出力)	P26	0	0	0	0	0	0	0	0
タイマ	TMCI1 (入力)	P12	0	0	×	×	0	0	×	×
		P54 PC4	0	0	×	×	0	0	0	×
	TMRI1 (入力)	P04 P24	0	×	×	×	0	×	×	×
		PB5	0	Ô	Ô	Ô	0	Ô	Ô	0
	TMO2 (出力)	P16	0	0	0	0	0	0	0	0
	(_,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,	PC7	0	0	0	0	0	0	0	0
	TMCI2 (入力)	P15	0	0	0	0	0	0	0	0
	, ,	P31	0	0	0	0	0	0	0	0
		PC6	0	0	0	0	0	0	0	0
	TMRI2 (入力)	P14	0	0	0	0	0	0	0	0
		PC5	0	0	0	0	0	0	0	0
	TMO3 (出力)	P13	0	0	0	×	0	0	0	×
		P32	0	0	0	×	0	0	0	×
		P55	0	0	0	×	0	0	0	×
	TMCI3 (入力)	P27	0	0	0	0	0	0	0	×
		P34	0	0	×	×	0	0	×	×
	TMRI3 (入力)	PA6 P30	0	0	0	0	0	0	0	×
		P33	0	×	×	×	0	×	×	×
シリアル	RXD0 (入力)	P21	0	×	×	×	0	0	×	×
コミュニケー	SMISO0 (入出力)	P33			^					
ションインタ	SSCL0 (入出力)	1 33	×	×	×	×	0	×	×	×
フェース	TXD0 (出力) SMOSI0 (入出力)	P20	0	×	×	×	0	0	×	×
	SSDA0 (入出力)	P32	×	×	×	×	0	0	×	×
	SCK0 (入出力)	P22	0	×	×	×	0	×	×	×
		P34	×	×	×	×	0	0	×	×
	CTS0# (入力) RTS0# (出力)	P23	0	×	×	×	0	×	×	×
	SS0# (入力)	PJ3	×	×	×	×	0	×	×	×
	RXD1 (入力) SMISO1(入出力)	P15	0	0	0	0	0	0	0	0
	SSCL1 (入出力)	P30	0	0	0	0	0	0	0	0
	TXD1 (出力) SMOSI1 (入出力)	P16	0	0	0	0	0	0	0	0
	SSDA1 (入出力)	P26	0	0	0	0	0	0	0	0
	SCK1 (入出力)	P17	0	0	0	0	0	0	0	0
		P27	0	0	0	0	0	0	0	0
	CTS1# (入力)	P14	0	0	0	0	0	0	0	0
	RTS1# (出力) SS1# (入力)	P31	0	0	0	0	0	0	0	0
	RXD2 (入力)	P12					0	×	×	×
	SMISO2 (入出力) SSCL2 (入出力)	P52					0	×	×	×
	TXD2 (出力)	P13					0	×	×	×
	SMOSI2(入出力) SSDA2 (入出力)	P50					0	×	×	×

		that I show		RX	130			RX	660	
モジュール/ 機能	端子機能	割り当てポート	100	80	64	48	100	80	64	48
100 HE		78 1	ピン	ピン	ピン	ピン	ピン	ピン	ピン	ピン
シリアル	SCK2 (入出力)	P51					0	×	×	×
コミュニケー	CTS2# (入力)	P54								
ションインタ	RTS2# (出力)						0	×	×	×
フェース	SS2# (入力)									
	RXD3 (入力)	P16					0	0	0	0
	SMISO3 (入出力) SSCL3 (入出力)	P25					0	×	×	×
	TXD3 (出力)	P17								
	SMOSI3(入出力)						0	0	0	0
	SSDA3 (入出力)	P23					0	×	×	×
	SCK3 (入出力)	P15					0	0	0	0
		P24					0	×	×	×
	CTS3# (入力)	P26								
	RTS3# (出力)						0	0	0	0
	SS3# (入力)	DDC								
	RXD4 (入力) SMISO4 (入出力)	PB0					0	0	0	0
	SSCL4 (入出力)						O			O
	TXD4 (出力)	PB1								
	SMOSI4 (入出力)						0	0	0	0
	SSDA4 (入出力)									
	SCK4 (入出力)	PB3					0	0	0	0
	CTS4# (入力)	PB2					0	0	×	×
	RTS4# (出力)	PE6					0	×	×	×
	SS4# (入力) RXD5 (入力)	PA2	0	0	×	×	0	0	×	×
	SMISO5 (入出力)	PA3	0	0	0	0	0	0	0	0
	SSCL5 (入出力)	PC2	0	0	0	×	0	0	0	×
	TXD5 (出力)	PA4	0	0	0	0	0	0	0	0
	SMOSI5 (入出力)									
	SSDA5 (入出力)	PC3	0	0	0	×	0	0	0	×
	SCK5 (入出力)	PA1	0	0	0	0	0	0	0	0
		PC1	0	×	×	×	0	×	X	×
	0705# (7.1)	PC4	0	0	0	0	0	0	0	0
	CTS5# (入力)	PA6	0	0	0	0	0	0	0	0
	RTS5# (出力) SS5# (入力)	PC0	0	×	×	×	0	×	×	×
	RXD6 (入力)	P33	0	×	×	×	0	×	×	×
	SMISO6 (入出力)	PB0	0	0	0	0	0	0	0	0
	SSCL6 (入出力)	PD1	0	0	×	×	×	×	×	×
	TXD6 (出力)	P32	0	0	0	×	0	0	0	×
	SMOSI6 (入出力)	PB1	0	0	0	0	0	0	0	0
	SSDA6 (入出力)	PD0	0	0	×	×	×	×	×	×
	SCK6 (入出力)	P34	0	0	×	×	0	0	×	×
		PB3	0	0	0	0	0	0	0	0
		PD2	0	0	×	×	×	×	×	×

_ >> (144		rhul I Mr —		RX	130			RX	660	
モジュール/機能	端子機能	割り当て ポート	100 ピン	80 ピン	64 ピン	48 ピン	100 ピン	80 ピン	64 ピン	48 ピン
シリアル	CTS6# (入力)	PB2	0	0	×	×	0	0	×	×
コミュニケーションインタ	RTS6# (出力) SS6# (入力)	PJ3	0	×	×	×	0	×	×	×
フェース	RXD8 (入力) SMISO8 (入出力) SSCL8 (入出力)	PC6	0	×	×	×	0	0	0	0
	TXD8 (出力) SMOSI8 (入出力) SSDA8 (入出力)	PC7	0	×	×	×	0	0	0	0
	SCK8 (入出力)	PC5	0	×	×	×	0	0	0	0
	CTS8# (入力) RTS8# (出力) SS8# (入力)	PC4	0	×	×	×	×	0	0	0
	RXD9 (入力)	PB6	0	×	×	×	×	0	0	×
	SMISO9 (入出力) SSCL9 (入出力)	PK3	×	×	×	×	0	×	×	×
	TXD9 (出力)	PB7	0	×	×	×	×	0	0	×
	SMOSI9 (入出力) SSDA9 (入出力)	PK2	×	×	×	×	0	×	×	×
	SCK9 (入出力)	PB5	0	×	×	×	×	0	0	×
		P60	×	×	×	×	0	×	×	×
	CTS9# (入力) RTS9# (出力) SS9# (入力)	PB4	0	×	×	×	0	0	×	×
	RXD10(入力) SMISO10 (入出力) SSCL10 (入出力)	PC6					0	0	0	0
	TXD10 (出力) SMOSI10 (入出力) SSDA10 (入出力)	PC7					0	0	0	0
	SCK10 (入出力)	PC5					0	0	0	0
	CTS10# (入力) RTS10# (出力) SS10# (入力)	PC4					0	0	0	0
	RXD11 (入力) SMISO11 (入出力) SSCL11 (入出力)	PB6					0	0	0	×
	TXD11 (出力) SMOSI11 (入出力) SSDA11 (入出力)	PB7					0	0	0	×
	SCK11 (入出力)	PB5					0	0	0	×
	CTS11# (入力) RTS11# (出力) SS11# (入力)	PB4					0	0	×	×

		-		RX	130			RX	660	
モジュール/機 能	端子機能	割り当て ポート	100 ピン	80 ピン	64 ピン	48 ピン	100 ピン	80 ピン	64 ピン	48 ピン
シリアルコミュニケー	RXD12 (入力) SMISO12 (入出力)	PA2	×	×	×	×	0	0	×	×
ションインタ フェース	SSCL12 (入出力) RXDX12 (入力)	PE2	0	0	0	O ^(注3)	0	0	0	0
	TXD12 (出力) SMOSI12 (入出力)	PA4	×	×	×	×	0	0	0	0
	SSDA12 (入出力) TXDX12 (出力) SIOX12 (入出力)	PE1	0	0	0	O ^(注3)	0	0	0	0
	SCK12 (入出力)	PE0	0	0	0	×	0	0	0	×
	SCK12 (入出力)	PA1	×	×	×	×	0	0	0	0
	CTS12# (入力)	PE3	0	0	0	O ^(注4)	0	0	0	0
	RTS12# (出力) SS12# (入力)	PA6	×	×	×	×	0	0	0	0
	RXD010 (入力) SMISO010 (入出力) SSCL010 (入出力)	PC6					0	0	0	0
	TXD010 (出力) SMOSI010 (入出力) SSDA010 (入出力)	PC7					0	0	0	0
	SCK010 (入出力)	PC5					0	0	0	0
	CTS010# (入力) RTS010# (出力) SS010# (入力) DE010 (出力)	PC4					0	0	0	0
	RXD011 (入力)	PB6					0	0	0	×
	SMISO011 (入出力) SSCL011 (入出力)	PC0					0	×	×	×
	TXD011 (出力) SMOSI011 (入出力)	PB7					0	0	0	×
	SSDA011 (入出力)	PC1					0	×	×	×
	SCK011 (入出力)	PB5					0	0	0	×
	TXDA011 (出力)	PC1					0	×	×	×
	TXDB011 (出力)	PC2					0	0	0	×
	CTS011# (入力) RTS011# (出力) SS011# (入力) DE011 (出力)	PB4					0	0	×	×
I2C バスイン	SCL (入出力)	P12	0	0	×	×				
タフェース	V	P16	0	0	0	0				
	SDA (入出力)	P13	0	0	×	×				
		P17	0	0	0	0				
	SCL0 (入出力)	P12					0	0	×	×
	SDA0 (入出力)	P13					0	0	×	×
	SCL2 (入出力)	P16					0	0	0	0
	SDA2 (入出力)	P17					0	0	0	0
シリアルペリ	RSPCKA (入出力)	PA5	0	0	×	×	0	0	×	×
フェラルイン タフェース		PB0	0	0	0	0	0	0	0	0
77 - 7		PC5	0	0	0	0	0	0	0	0

- >> (1414		etal () ale		RX	130			RX	660	
モジュール/機	端子機能	割り当てポート	100	80	64	48	100	80	64	48
能		_\	ピン	ピン	ピン	ピン	ピン	ピン	ピン	ピン
シリアルペリ	MOSIA (入出力)	P16	0	0	0	0	0	0	0	0
フェラルイン		PA6	0	0	0	0	0	0	0	0
タフェース		PC6	0	0	0	0	0	0	0	0
	MISOA (入出力)	P17	0	0	0	0	0	0	0	0
		PA7	0	×	×	×	0	×	×	×
		PC7	0	0	0	0	0	0	0	0
	SSLA0 (入出力)	PA4	0	0	0	0	0	0	0	0
		PC4	0	0	0	0	0	0	0	0
	SSLA1 (出力)	PA0	0	0	0	×	0	0	0	×
		PC0	0	×	×	×	0	×	×	×
	SSLA2 (出力)	PA1	0	0	0	0	0	0	0	0
	SSLA2 (出力)	PC1	0	×	×	×	0	×	×	×
	SSLA3 (出力)	PA2	0	0	×	×	0	0	×	×
		PC2	0	0	0	×	0	0	0	×
リアルタイムク	RTCOUT (出力)	P16	0	0	0	×	0	0	0	×
ロック ^(注 6)		P32	0	0	0	×	0	0	0	×
	RTCIC0 (入力) ^(注 1)	P30					0	0	0	×
	RTCIC1 (入力) ^(注 1)	P31					0	0	0	×
	RTCIC2 (入力) ^(注 1)	P32					0	0	0	×
12 ビットA/D	AN000 (入力) ^(注 1)	P40	0	0	0	0	0	0	0	0
コンバータ	AN001 (入力) ^(注1)	P41	0	0	0	0	0	0	0	0
	AN002 (入力) (注1)	P42	0	0	0	0	0	0	0	0
	AN003 (入力) (注1)	P43	0	0	0	×	0	0	0	×
	ANO04 (入力) (注1)	P44	0	0	0	×	0	0	0	×
	ANO05 (入力) (注1)	P45	0	0	0	0	0	0	0	0
	AN006 (入力) ^(注1) AN007 (入力) ^(注1)	P46	0	0	0	0	0	0	0	0
	AN007 (入力) (注1)	P47	0				0	0	0	×
	AN008 (入力) (注1)	PE0 PE1					0	0	0	0
	AN009 (入力) (注1)	PE1					0	0	0	0
	AN010 (入力) (注1)	PE3					0	0	0	0
	AN012 (入力) ^(注1)	PE4					0	0	0	0
	AN012 (入力) (注1)	PE5					0	0	0	×
	AN013 (入力) ^(注1)	PE6					0	×	×	×
	AN015 (入力) ^(注1)	PE7					0	×	×	×
	ADST0 (出力)	PA4					0	0	0	0
	(PH1					0	0	0	0
	AN016 (入力)	PD0	×	×	×	×	0	0	×	×
		PE0	0	0	0	×	×	×	×	×
	AN017 (入力)	PD1	×	×	×	×	0	0	×	×
		PE1	0	0	0	0	×	×	×	×
	AN018 (入力)	PD2	×	×	×	×	0	0	×	×
		PE2	0	0	0	0	×	×	×	×
	AN019 (入力)	PD3	×	×	×	×	0	×	×	×
		PE3	0	0	0	0	×	×	×	×
	AN020 (入力)	PD4	×	×	×	×	0	×	×	×
		PE4	0	0	0	0	×	×	×	×

				RX	130			RX	660	
モジュール/機	│ │端子機能	割り当て	100	80	64	48	100	80	64	48
能	-10 3 122110	ポート	ピン	ピン	ピン	ピン	ピン	ピン	ピン	ピン
12 ビット A/D	AN021 (入力)	PD5	×	×	×	×	0	×	×	×
コンバータ	(/	PE5	0	0	0	×	×	×	×	×
	AN022 (入力)	PD6	×	×	×	×	0	×	×	×
	, ,	PE6	0	×	×	×	×	×	×	×
	AN023 (入力)	PD7	×	×	×	×	0	×	×	×
	, ,	PE7	0	×	×	×	×	×	×	×
	AN024 (入力)	PD0	0	0	×	×				
	AN025 (入力)	PD1	0	0	×	×				
	AN026 (入力)	PD2	0	0	×	×				
	AN027 (入力)	PD3	0	×	×	×				
	AN028 (入力)	PD4	0	×	×	×				
	AN029 (入力)	PD5	0	×	×	×				
	AN030 (入力)	PD6	0	×	×	×				
	AN031 (入力)	PD7	0	×	×	×				
	ADTRG0# (入力)	P07	0	0	×	×	0	0	×	×
		P16	0	0	0	0	0	0	×	×
	ADTRG0# (入力)	P25	0	×	×	×	0	×	×	×
		PA1	×	×	×	×	0	0	×	×
		PH0	×	×	×	×	0	0	×	×
D/A コンバー タ	DA0 (出力)	P03	0	0	0	×	O (注 2)	0	0	×
	DA1 (出力)	P05	0	0	0	×	0	0	×	×
クロック周波	CACREF (入力)	PA0	0	0	0	×	0	0	0	×
数精度測定回		PC7	0	0	0	0	0	0	0	0
路		PH0	0	0	0	0	0	0	0	0
リモコン信号	PMC0	P51	0	×	×	×	0	×	×	×
受信機能		P53	×	×	×	×	0	0	×	×
		PB3	×	×	×	×	0	0	0	0
		PC3	×	×	×	×	0	0	0	×
		PC4	×	×	×	×	0	0	0	0
	DMC4	PC5	×	×	×	×	0	×	0	0
LVD電圧検出	PMC1 CMPA2 (入力)	P52 PE4	0	×	× 0	× 0	×	×	×	×
入力 コンパレータ	CMDDc /3 +\	DE1								
コンハレータ B	CMPB0 (入力)	PE1 PE2	0	0	0	0				
	CVREFB0 (入力) CMPOB0 (出力)	PE5	0	0	0	O ×				
	CMPB1 (入力)	PE3	0	0	0	0				
	CVREFB1 (入力)	PA3	0	0	0	0				
	CMPOB1 (出力)	PB1	0	0	0	0				
コンパレータC	CMPC00 (入力)	PE1					0	0	×	0
	CMPC10 (入力)	PA3					0	0	×	0
	CMPC20 (入力)	P15					0	0	×	0
	CMPC30 (入力)	P26					0	0	×	0
	COMP0 (出力)	PE5					0	0	×	×
	COMP1 (出力)	PB1					0	0	×	0
	COMP2 (出力)	P17					0	0	×	0
	COMP3 (出力)	P30					0	0	×	0
	CVREFC0 (入力)	PE2					0	0	×	0

				RX	130			RX	660	
モジュール/機	端子機能	割り当て	100	80	64	48	100	80	64	48
能		ポート	ピン	ピン	ピン	ピン	ピン	ピン	ピン	ピン
コンパレータC	CVREFC1 (入力)	PA4					0	0	×	0
	CVREFC2 (入力)	P14					0	0	×	0
	CVREFC3 (入力)	P27					0	0	×	0
静電容量式	TSCAP (—)	PC4	0	0	0	0				
タッチセンサ	TS0 (入出力)	P32	0	0	0	×				
(CTSU)	TS1 (入出力)	P31	0	0	0	0				
	TS2 (出力)	P30	0	0	0	0				
	TS3 (出力)	P27	0	0	0	0				
	TS4 (出力)	P26	0	0	0	0				
	TS5 (出力)	P15	0	0	0	0				
	TS6 (出力)	P14	0	0	0	0				
	TS7 (出力)	PH3	0	0	0	0				
	TS8 (出力)	PH2	0	0	0	0				
	TS9 (出力)	PH1	0	0	0	0				
	TS10 (出力)	PH0	0	0	0	0				
	TS11 (出力)	P55	0	0	0	×				
	TS12 (出力)	P54	0	0	0	×				
	TS13 (出力)	PC7	0	0	0	0				
	TS14 (出力)	PC6	0	0	0	0				
	TS15 (出力)	PC5	0	0	0	0				
	TS16 (出力)	PC3	0	0	0	×				
	TS17 (出力)	PC2	0	0	0	×				
	TS18 (出力)	PB7	0	0	0	×				
	TS19 (出力)	PB6	0	0	0	×				
	TS20 (出力)	PB5	0	0	0	0				
	TS21 (出力)	PB4	0	0	×	×				
	TS22 (出力)	PB3	0	0	0	0				
	TS23 (出力)	PB2	0	0	×	×				
	TS24 (出力)	PB1	0	0	0	0				
	TS25 (出力)	PB0	0	0	0	0				
	TS26 (出力)	PA6	0	0	0	0				
	TS27 (出力)	PA5	0	0	×	×				
	TS28 (出力)	PA4	0	0	0	0				
	TS29 (出力)	PA3	0	0	0	0				
	TS30 (出力)	PA2	0	0	×	×				
	TS31 (出力)	PA1	0	0	0	0				
	TS32 (出力)	PA0	0	0	0	×				
	TS33 (出力)	PE4	0	0	0	0				
	TS34 (出力)	PE3	0	0	0	0				
	TS35 (出力)	PE2	0	0	0	0				
コンペアマッ	TOC0 (出力)	PC7					0	0	0	0
チタイマ W	TIC0 (入力)	PC6					0	0	0	0
	TOC1 (出力)	PE7					0	×	×	×
		PH2					0	0	0	0
	TIC1 (入力)	PE6					0	X	X	×
		PH1					0	0	0	0

T 25 11 /14%		中ロソノー		RX	130			RX	660	
モジュール/機 能	端子機能	割り当てポート	100 ピン	80 ピン	64 ピン	48 ピン	100 ピン	80 ピン	64 ピン	48 ピン
コンペアマッ	TOC2 (出力)	PB5					0	0	0	0
チタイマ W		PD3					0	×	×	×
	TIC2 (入力)	PB3					0	0	0	0
		PD2					0	0	×	×
	TOC3 (出力)	PE3					0	0	0	0
	TIC3 (入力)	PE2					0	0	0	0
CAN FD モジ	CRX0 (入力)	P15					0	0	0	0
ュール		P33					0	×	×	×
		P55					0	0	0	×
		PD2					0	0	×	×
	CTX0 (出力)	P14					0	0	0	0
		P32	_				0	0	0	×
		P54					0	0	0	×
		PD1					0	0	×	×

注 1.この端子機能を使用する場合は、該当端子の設定を汎用入力にしてください (PORT.PDR.Bm ビットおよび PORT.PMR.Bm ビットを"0"にする)。

- 注 2.JTAG のある製品にはありません。
- 注 3.SMISO12 機能はありません。
- 注 4.SMOSI12 機能はありません。
- 注 5.SS12#機能はありません
- 注 6.サブクロック発振器のない製品では使用できません。

表 2.38 POn 端子機能制御レジスタ(POnPFS)の比較

レジスタ	ビット	RX130(n = 3,5,7)	$RX660(n = 0 \sim 3,5,7)$
P00PFS	PSEL[5:0]	_	P00 端端子機能選択ビット
	(RX660)		
P01PFS	PSEL[5:0]	_	P01 端子機能選択ビット
	(RX660)		
P02PFS	PSEL[5:0]	_	P02 端子機能選択ビット
	(RX660)		
P03PFS	PSEL[4:0]	P03 端子機能選択ビット	_
	(RX130)		
P05PFS	PSEL[4:0]	P05 端子機能選択ビット	_
	(RX130)		
P0nPFS	ISEL	_	割り込み入力機能選択ビット

表 2.39 P1n 端子機能制御レジスタ (P1nPFS)の比較

レジスタ	ビット	RX130(n = 2~7)	RX660(n = 2~7)
P12PFS	PSEL[4:0]	端子機能選択ビット	端子機能選択ビット
	(RX130)		
	PSEL[5:0]	00000b : Hi-Z	000000b : Hi-Z
	(RX660)		000001b : MTIC5U
		00101b : TMCI1	000101b : TMCI1
			001010b: RXD2/SMISO2/SSCL2(注1)
		01111b : SCL	001111b : SCL0
P13PFS	PSEL[4:0]	端子機能選択ビット	端子機能選択ビット
	(RX130)		
	PSEL[5:0]	00000b : Hi-Z	000000b : Hi-Z
	(RX660)	00001b : MTIOC0B	000001b : MTIOC0B
		00101b : TMO3	000101b : TMO3
			001010b: TXD2/SMOSI2/SSDA2 ^(注1)
		01111b : SDA	001111b : SDA0
P14PFS	PSEL[4:0]	端子機能選択ビット	端子機能選択ビット
	(RX130)		
	PSEL[5:0]	00000b : Hi-Z	000000b : Hi-Z
	(RX660)	00001b : MTIOC3A	000001b : MTIOC3A
		00010b : MTCLKA	000010b : MTCLKA
		00101b : TMRI2	000101b : TMRI2
		01011b : CTS1#/RTS1#/SS1#	001011b : CTS1#/RTS1#/SS1#
			010000b : CTX0
		11001b : TS6	
P15PFS	PSEL[4:0]	端子機能選択ビット	端子機能選択ビット
	(RX130)		
	PSEL[5:0]	00000b : Hi-Z	000000b : Hi-Z
	(RX660)	00001b : MTIOC0B	000001b : MTIOC0B
		00010b : MTCLKB	000010b : MTCLKB
		00101b : TMCl2	000101b : TMCl2
			001010b : RXD1/SMISO1/SSCL1
		01011b : RXD1/SMISO1/SSCL1	001011b : SCK3
			010000b : CRX0
		11001b : TS5	

レジスタ	ビット	RX130(n = 2~7)	RX660(n = 2~7)
P16PFS	PSEL[4:0]	端子機能選択ビット	端子機能選択ビット
	(RX130)		
	PSEL[5:0]	00000b : Hi-Z	000000b : Hi-Z
	(RX660)	00001b : MTIOC3C	000001b : MTIOC3C
		00010b : MTIOC3D	000010b : MTIOC3D
		00101b : TMO2	000101b : TMO2
		00111b : RTCOUT	000111b: RTCOUT ^(注 2)
		01001b : ADTRG0#	001001b : ADTRG0#
		01010b : TXD1/SMOSI1/SSDA1	001010b: TXD1/SMOSI1/SSDA1
			001011b : RXD3/SMISO3/SSCL3
		01101b : MOSIA	001101b : MOSIA
		01111b : SCL	001111b : SCL2
P17PFS	PSEL[4:0]	端子機能選択ビット	端子機能選択ビット
	(RX130)		
	PSEL[5:0]	00000b : Hi-Z	000000b : Hi-Z
	(RX660)	00001b : MTIOC3A	000001b : MTIOC3A
		00010b : MTIOC3B	000010b : MTIOC3B
		00101b : TMO1	000101b : TMO1
		00111b : POE8#	000111b : POE8#
			001000b : MTIOC4B
		01010b : SCK1	001010b : SCK1
			001011b : TXD3/SMOSI3/SSDA3
		01101b : MISOA	001101b : MISOA
		01111b : SDA	001111b : SDA2
			011110b : COMP2
P1nPFS	ASEL	_	アナログ機能選択ビット

注 1.80 ピンの製品では対応していません

表 2.40 P2n 端子機能制御レジスタ(P2nPFS)の比較

レジスタ	ビット	RX130(n = 0~7)	RX660(n = 0~7)
P21PFS	PSEL[4:0]	端子機能選択ビット	端子機能選択ビット
	(RX130)		
	PSEL[5:0]	00000b : Hi-Z	000000b : Hi-Z
	(RX660)	00001b : MTIOC1B	000001b : MTIOC1B
		00101b : TMCI0	000101b : TMCI0
			001000b : MTIOC4A
		01010b: RXD0/SMISO0/SSCL0	001010b : RXD0/SMISO0/SSCL0
P23PFS	PSEL[4:0]	端子機能選択ビット	端子機能選択ビット
	(RX130)		
	PSEL[5:0]	00000b : Hi-Z	000000b : Hi-Z
	(RX660)	00001b : MTIOC3D	000001b : MTIOC3D
	,	00010b : MTCLKD	000010b : MTCLKD
			001010b: TXD3/SMOSI3/SSDA3
		01011b : CTS0#/RTS0#/SS0#	001011b : CTS0#/RTS0#/SS0#
P24PFS	PSEL[4:0]	端子機能選択ビット	端子機能選択ビット
	(RX130)		
	PSEL[5:0]	00000b : Hi-Z	000000b : Hi-Z
	(RX660)	00001b : MTIOC4A	000001b : MTIOC4A
		00010b : MTCLKA	000010b : MTCLKA
		00101b : TMRI1	000101b : TMRI1
			001010b : SCK3

注2.サブクロック発振器のない製品では使用できません。

レジスタ	ビット	RX130(n = 0~7)	RX660(n = 0~7)
P25PFS	PSEL[4:0]	端子機能選択ビット	端子機能選択ビット
	(RX130)		
	PSEL[5:0]	00000b : Hi-Z	000000b : Hi-Z
	(RX660)	00001b : MTIOC4C	000001b : MTIOC4C
		00010b : MTCLKB	000010b : MTCLKB
		01001b : ADTRG0#	001001b : ADTRG0#
			001010b: RXD3/SMISO3/SSCL3
P26PFS	PSEL[4:0]	端子機能選択ビット	端子機能選択ビット
	(RX130)		
	PSEL[5:0]	00000b : Hi-Z	000000b : Hi-Z
	(RX660)	00001b : MTIOC2A	000001b : MTIOC2A
		00101b : TMO1	000101b : TMO1
		01010b : TXD1/SMOSI1/SSDA1	001010b: TXD1/SMOSI1/SSDA1
			001011b : CTS3#/RTS3#/SS3#
		11001b : TS4	
P27PFS	PSEL[4:0]	端子機能選択ビット	端子機能選択ビット
	(RX130)		
	PSEL[5:0]	00000b : Hi-Z	000000b : Hi-Z
	(RX660)	00001b : MTIOC2B	000001b : MTIOC2B
		00101b : TMCl3	000101b: TMCI3 ^(注1)
		01010b : SCK1	001010b : SCK1
		11001b : TS3	
P2nPFS	ISEL	_	割り込み入力機能選択ビット
P2nPFS	ASEL	_	アナログ機能選択ビット

注 1.48 ピンの製品では対応していません

表 2.41 P3n 端子機能制御レジスタ(P3nPFS)の比較

レジスタ	ビット	RX130(n = 0~4)	$RX660(n = 0 \sim 4, 6, 7)$
P30PFS	PSEL[4:0]	端子機能選択ビット	端子機能選択ビット
	(RX130)		
	PSEL[5:0]	00000b : Hi-Z	000000b : Hi-Z
	(RX660)	00001b : MTIOC4B	000001b : MTIOC4B
	,	00101b : TMRI3	000101b : TMRI3
		00111b : POE8#	000111b : POE8#
		01010b : RXD1/SMISO1/SSCL1	001010b : RXD1/SMISO1/SSCL1
		11001b : TS2	0444401- 001470
P31PFS	DOEL [4:0]	- キャン・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・	011110b: COMP3
FSIFFS	PSEL[4:0]	端子機能選択ビット	端子機能選択ビット
	(RX130)	200001 11: 7	
	PSEL[5:0]	00000b : Hi-Z	000000b : Hi-Z
	(RX660)	00001b : MTIOC4D	000001b : MTIOC4D
		00101b : TMCl2 01011b : CTS1#/RTS1#/SS1#	000101b : TMCl2 001011b : CTS1#/RTS1#/SS1#
		11001b : CIS1#/KIS1#/SS1#	001011b : C131#/R131#/331#
P32PFS	PSEL[4:0]	端子機能選択ビット	端子機能選択ビット
	(RX130)		
	PSEL[5:0]	00000b : Hi-Z	000000b : Hi-Z
	(RX660)	00001b : MTIOCOC	000001b : MTIOC0C
	(11,1000)	00101b : TMO3	000101b : TMO3
		00111b : RTCOUT	000111b: RTCOUT ^(注 1)
			001000b : POE0#
			001010b: TXD6/SMOSI6/SSDA6
		01011b : TXD6/SMOSI6/SSDA6	001011b : TXD0/SMOSI0/SSDA0
		11001b : TS0	010000b : CTX0
			100001b : POE10#

レジスタ	ビット	RX130(n = 0~4)	$RX660(n = 0 \sim 4, 6, 7)$
P33PFS	PSEL[4:0]	端子機能選択ビット	端子機能選択ビット
	(RX130)		
	PSEL[5:0]	00000b : Hi-Z	000000b : Hi-Z
	(RX660)	00001b : MTIOC0D	000001b : MTIOC0D
	,	00101b : TMRI3	000101b : TMRI3
		00111b : POE3#	
			001000b : POE4#
		01011b : RXD6/SMISO6/SSCL6	001010b : RXD6/SMISO6/SSCL6
		01011b : RAD0/3WII3O0/33CL0	001011b : RXD0/SMISO0/SSCL0 010000b : CRX0
			10000b : CRX0 100001b : POE11#
P34PFS	DCEL [4:0]	┃ 端子機能選択ビット	端子機能選択ビット
1 0 41 1 0	PSEL[4:0]	1 1 1 1 1 1 1 1 1 1	当前 1 成形送がこ ノヤ
	(RX130)	00000b : Hi-Z	000000b : Hi-Z
	PSEL[5:0]	00000b : MI-2 00001b : MTIOC0A	000000B : AI-2 000001b : MTIOC0A
	(RX660)	00101b : TMCI3	000101b : MM10C0A
		00111b : POE2#	000111b : POE10#
		00.1.10	0001110110011
			001010b : SCK6
		01011b : SCK6	001011b : SCK0
P3nPFS	ISEL	割り込み入力機能選択ビット	割り込み入力機能選択ビット
		0:IRQn 入力端子として使用しない	0:IRQn 入力端子として使用しない
		1:IRQn 入力端子として使用する	1:IRQn 入力端子として使用する
		P30: IRQ0(100/80/64/48 ピン)	P30: IRQ0-DS(144/100/80/64/48/ピン)
		P31: IRQ1(100/80/64/48 ピン)	P31: IRQ1-DS(144/100/80/64/48/ピン)
		P32: IRQ2(100/80/64 ピン)	P32: IRQ2-DS(144/100/80/64 ピン)
		P33: IRQ3(100 ピン)	P33: IRQ3-DS(144/100 ピン)
		P34: IRQ4(100/80 ピン)	P34: IRQ4(144/100/80 ピン)
			P36: IRQ5(144/100/80/64/48 ピン)
	34 15 55 5 4 4 4 4	ロズは住田ズキナルノ	P37: IRQ4(144/100/80/64/48 ピン)

注 1.サブクロック発振器のない製品では使用できません。

表 2.42 P4n 端子機能制御レジスタ(P4nPFS)の比較

レジスタ	ビット	RX130(n = 0∼7)	RX660(n = 0∼7)
P4nPFS	ISEL	_	割り込み入力機能選択ビット

表 2.43 P5n 端子機能制御レジスタ(P5nPFS)の比較

レジスタ	ビット	RX130(n = 1, 2, 4, 5)	$RX660(n = 0 \sim 6)$
P50PFS	_	_	P50 端子機能制御レジスタ
P51PFS	PSEL[4:0] (RX130)	端子機能選択ビット	端子機能選択ビット
	PSEL[5:0] (RX660)	00000b : Hi-Z	000000b : Hi-Z 001010b : SCK2
		11100b : PMC0	100110b : PMC0
P52PFS	PSEL[4:0] (RX130)	端子機能選択ビット	端子機能選択ビット
	PSEL[5:0] (RX660)	00000b : Hi-Z	000000b : Hi-Z 001010b : RXD2/SMISO2/SSCL2
		11100b : PMC1	
P53PFS	_	_	P53 端子機能制御レジスタ

レジスタ	ビット	RX130(n = 1, 2, 4, 5)	RX660(n = <mark>0∼6</mark>)
P54PFS	PSEL[4:0]	端子機能選択ビット	端子機能選択ビット
	(RX130)		
	PSEL[5:0]	00000b : Hi-Z	000000b : Hi-Z
	(RX660)	00001b : MTIOC4B	000001b : MTIOC4B
		00101b : TMCI1	
			001011b : CTS2#/RTS2#/SS2#
			010000b : CTX0
		11001b : TS12	
P55PFS	PSEL[4:0]	端子機能選択ビット	端子機能選択ビット
	(RX130)		
	PSEL[5:0]	00000b : Hi-Z	000000b : Hi-Z
	(RX660)	00001b : MTIOC4D	000001b : MTIOC4D
			000010b : MTIOC4A
		00101b : TMO3	000101b : TMO3
			001010b: TXD7/SMOSI7/SSDA7
			010000b : CRX0
		11001b : TS11	
P56PFS		_	P56 端子機能制御レジスタ
P5nPFS	ISEL	_	割り込み入力機能選択ビット

表 2.44 P6n 端子機能制御レジスタ (P6nPFS)の比較

レジスタ	ビット	RX130	RX660(n = 0∼7)
P6nPFS	_	_	P6n 端子機能制御レジスタ

表 2.45 P7n 端子機能制御レジスタ(P7nPFS)の比較

レジスタ	ビット	RX130	$RX660(n = 0 \sim 7)$	
P7nPFS	_	_	P7n 端子機能制御レジスタ	

表 2.46 P8n 端子機能制御レジスタ(P8nPFS)の比較

レジスタ	ビット	RX130	RX660(n = 0~3,6,7)
P8nPFS	_	_	P8n 端子機能制御レジスタ

表 2.47 P9n 端子機能制御レジスタ(P9nPFS)の比較

レジスタ	ビット	RX130	RX660(n = 0~3)
P9nPFS	_	_	P9n 端子機能制御レジスタ

表 2.48 PAn 端子機能制御レジスタ(PAnPFS)の比較

レジスタ	ビット	RX130(n=0~7)	RX660(n=0~7)
PA0PFS	PSEL[4:0]	端子機能選択ビット	端子機能選択ビット
	(RX130)		
	PSEL[5:0]	00000b : Hi-Z	000000b : Hi-Z
	(RX660)	00001b : MTIOC4A	000001b : MTIOC4A
		00111b : CACREF	000111b : CACREF
			001000b : MTIOC6D
		01101b : SSLA1	001101b : SSLA1
		11001b : TS32	

レジスタ	ビット	RX130(n=0~7)	RX660(n=0~7)
PA1PFS	PSEL[4:0]	端子機能選択ビット	端子機能選択ビット
	(RX130)		
	PSEL[5:0]	00000b : Hi-Z	000000b : Hi-Z
	(RX660)	00001b : MTIOC0B	000001b : MTIOC0B
		00010b : MTCLKC	000010b : MTCLKC
			001000b : MTIOC7B 001001b : ADTRG0#
			001001b : ADTRG0# 001010b : SCK5
		01010b : SCK5	001100b : SCK3
			001100b : SCK12
		01101b : SSLA2	OUT TO TO . COLLYLE
		11001b : TS31	100111b : MTIOC3B
PA2PFS	PSEL[4:0]	 端子機能選択ビット	端子機能選択ビット
17,2110	(RX130)		別の一般的と外にクト
	PSEL[5:0]	00000b : Hi-Z	000000b : Hi-Z
	(RX660)	000000 : 111 2	001000b : MTIOC7A
	(KA000)	01010b : RXD5/SMISO5/SSCL5	001010b : RXD5/SMISO5/SSCL5
		01010b: NADS/SIVIIOOS/GOCES	001100b : RXD12/SMISO12/SSCL12/
			RXDX12
		01101b : SSLA3	001101b : SSLA3
		11001b : TS30	
PA3PFS	PSEL[4:0]	端子機能選択ビット	端子機能選択ビット
	(RX130)		
	PSEL[5:0]	00000b : Hi-Z	000000b : Hi-Z
	(RX660)	00001b : MTIOC0D	000001b : MTIOC0D
		00010b : MTCLKD	000010b : MTCLKD
		01010b : RXD5/SMISO5/SSCL5	001000b : MTIC5V
		11001b: TS29	001010b : RXD5/SMISO5/SSCL5
		110015 : 1025	400444h MTIOO4D
PA4PFS	DOEL (4.0)	端子機能選択ビット	100111b : MTIOC4D 端子機能選択ビット
PA4FF3	PSEL[4:0]	姉子機能選択しット	地子機能選択しット
	(RX130)	000006 11: 7	000000 11: 7
	PSEL[5:0]	00000b : Hi-Z 00001b : MTIC5U	000000b : Hi-Z 000001b : MTIC5U
	(RX660)	00010b : MTCLKA	000001b : MTCLKA
		00101b : MTCLKA	000101b : MTCERA
		OOTOTO: HWING	001000b : MTIOC4C
			001001b : ADST0
		01010b: TXD5/SMOSI5/SSDA5	001010b : TXD5/SMOSI5/SSDA5
			001100b : TXD12/SMOSI12/SSDA12/
			TXDX12/SIOX12
		01101b : SSLA0	001101b : SSLA0
		11001b: : TS28	
			100111b: : MTIOC7C
PA5PFS	PSEL[4:0]	端子機能選択ビット	端子機能選択ビット
	(RX130)		
	PSEL[5:0]	00000b : Hi-Z	000000b : Hi-Z
	(RX660)	O4404b DODOKA	001000b : MTIOC6B
		01101b : RSPCKA	001101b : RSPCKA
		11001b : TS27	

レジスタ	ビット	RX130(n=0~7)	RX660(n=0~7)
PA6PFS	PSEL[4:0]	端子機能選択ビット	端子機能選択ビット
	(RX130)		
	PSEL[5:0]	00000b : Hi-Z	000000b : Hi-Z
	(RX660)	00001b : MTIC5V	000001b : MTIC5V
		00010b : MTCLKB	000010b : MTCLKB
		00101b : TMCl3	000101b : TMCl3
		00111b : POE2#	000111b : POE10#
			001000b : MTIOC3D
		01011b : CTS5#/RTS5#/SS5#	001011b : CTS5#/RTS5#/SS5#
			001100b : CTS12#/RTS12#/SS12#
		01101b : MOSIA	001101b : MOSIA
		11001b : TS26	
			100111b : MTIOC6B
PAnPFS	ISEL	割り込み入力機能選択ビット	割り込み入力機能選択ビット
		0: IRQn 入力端子として使用しない	0:IRQn 入力端子として使用しない
		│1:IRQn 入力端子として使用する	1:IRQn 入力端子として使用する
			PA0: IRQ0 (144/100/80/64 ピン)
			PA1: IRQ11 (144/100/80/64/48 ピン)
			PA2: IRQ10 (144/100/80 ピン)
		PA3: IRQ6(100/80/64/48 ピン)	PA3: IRQ6-DS (144/100/80/64/48 ピン)
		PA4: IRQ5(100/80/64/48 ピン)	PA4: IRQ5-DS (144/100/80/64/48 ピン)
			PA5: IRQ5 (144/100/80 ピン)
			PA6: IRQ14 (144/100/80/64/48 ピン)
D4 DE0		- 1 2 1 1 1 1 2 2 2 2 2 2 2 2 2 2 2 2 2	PA7: IRQ7 (144/100 ピン)
PAnPFS	ASEL	アナログ機能選択ビット	アナログ機能選択ビット
		┃ ┃0:アナログ端子以外に使用する	│ │ 0:アナログ端子以外に使用する
		0:アナログ端子以外に使用する 1:アナログ端子として使用する	1:アナログ端子として使用する
		T: アプログ端子として使用する PA3: CMPB1 (100/80/64/48 ピン)	T: アプログ端子として使用する PA3: CMPC10 (144/100/80/64/48 ピン)
		PA4: CVREFB1 (100/80/64/48 ピン)	PA4 : CVREFC1 (144/100/80/64/48 L)
		1 A4 . OVNEFB! (100/00/04/40 L 2)	ン)
			~

表 2.49 PBn 端子機能制御レジスタ(PBnPFS)の比較

レジスタ	ビット	RX130(n=0~7)	RX660(n=0~7)
PB0PFS	PSEL[4:0] (RX130) PSEL[5:0] (RX660)	端子機能選択ビット 00000b: Hi-Z 00001b: MTIC5W 01011b: RXD6/SMISO6/SSCL6 01101b: RSPCKA 11001b: TS25	端子機能選択ビット 000000b: Hi-Z 000001b: MTIC5W 000010b: MTIOC3D 001010b: RXD4/SMISO4/SSCL4 001011b: RXD6/SMISO6/SSCL6 001101b: RSPCKA
PB1PFS	PSEL[4:0] (RX130) PSEL[5:0] (RX660)	端子機能選択ビット 00000b: Hi-Z 00001b: MTIOC0C 00010b: MTIOC4C 00101b: TMCI0 01011b: TXD6/SMOSI6/SSDA6 01101b: RSPCKA 11001b: TS24	端子機能選択ビット 000000b: Hi-Z 000001b: MTICOC 000010b: MTIOC4C 000101b: TMCI0 001010b: TXD4/SMOSI4/SSDA4 001011b: TXD6/SMOSI6/SSDA6 001101b: RSPCKA

PB2PFS PSEL[4:0] (RX130) PSEL[5:0] (RX660) (レジスタ	ビット	RX130(n=0~7)	RX660(n=0~7)
PSEL[4:0] (RX660) (R	PB2PFS	PSEL[4:0]	端子機能選択ビット	端子機能選択ビット
PSEL[4:0]			00000h : Hi-7	00000b : Hi-7
PB3PFS		= =	000005 . TH 2	
PB3PFS PSEL[4:0] 端子機能選択ビット 場子機能選択ビット 00000b: Hi-Z 00001b: MTIOCOA 00010b: MTIOCOA 00011b: POE1# 00111b: POE1# 00101b: SCK4 01011b: SCK6 11001b: TS22 01110b: TS22 01110b: PMC0		(RX660)		
PB4PFS	DDODEO	DOEL [4:0]		TIII -> 100 At >22 1 1 1 1 1
PB4PFS	PB3PF5	PSEL[4:0]		「
PB4PFS			00000b : Hi-Z	000000b : Hi-Z
PB4PFS				
PB4PFS				
PB4PFS PSEL[4:0] (RX130) PSEL[5:0] (RX660) PSEL[5:0] (RX160) PSEL[5:0] (RX160) PSEL[5:0] (RX660) PSE				
PB4PFS PSEL[4:0] (RX130) PSEL[5:0] (RX660) PSEL[5:0] (RX660) PSEL[5:0] (RX130) PSEL[5:0] (RX660) PSE			001110.1 023#	
PB4PFS PSEL[4:0] 端子機能選択ピット 端子機能選択ピット の0000b: Hi-Z の0000b: MTIOC1B の0010b: MTIOC1B の0010b: MTIOC1B の0010b: MTIOC1B の0010b: TMRI1 の011b: POE1# の011b: POE4# の1010b: SCK9 11001b: TS20 の0000b: Hi-Z の0010b: MTIOC1B の0101b: TMRI1 の0110b: SCK9 の11010b: SCK9 の11010b: SCK9 の11010b: TOC2 100100b: SCK11 101100b: SCK9 11010b: TS20 の0000b: Hi-Z の0000b: Hi-Z の0001b: MTIOC3D の1010b: RXD9/SMISO9/SSCL9 11001b: TS19			01011b : SCK6	
PB4PFS PSEL[4:0] 端子機能選択ビット 端子機能選択ビット (RX130) PSEL[5:0] (RX660) 01011b: CTS9#/RTS9#/SS9# 01011b: CTS9#/RTS9#/SS9# 11001b: TS21 100100b: CTS011#/RTS011#/SS011# 10110b: DE011 1010b: CTS011#/RTS011#/SS011# 10110b: DE011 1000001b: MTIOC2A 100001b: MTIOC2A 100001b: MTIOC2A 100001b: MTIOC1B 100011b: TMRI1 100111b: POE4# 10101b: TMRI1 100111b: POE4# 10101b: SCK9 11001b: SCK9 11001b: SCK9 11001b: SCK9 110010b: SCK9 110010b: SCK9 110010b: SCK01 1 10110b: RXD9/SMISO9/SSCL9 110010b: RXD9/SMISO9/SSCL9 110010b: RXD9/SMISO9/SSCL9 110010b: RXD9/SMISO9/SSCL9 110010b: RXD9/SMISO9/SSCL9 110010b: RXD9/SMISO9/SSCL9 110010b: RXD9/SMISO011/SSCL011 10010b: TXD9/SMOS19/SSDA9 11001b: TXD9/SMOS19/SSDA9 11001b: TXD9/SMOS19/SSDA9 11001b: TXD9/SMOS19/SSDA9 11001b: TXD9/SMOS19/SSDA9 11001b: TXD9/SMOS19/SSDA9 11001b: TXD9/SMOS19/SSDA9			11001b : TS22	
PSEL[4:0]				
RX130	DDADES	DOEL [4:0]	キャン・後名で記せた。 L	
PSEL[5:0] (RX660) (RX660) D1011b: CTS9#/RTS9#/SS9# 11001b: TS21 PBSPFS PSEL[4:0] (RX130) PSEL[5:0] (RX660) PSEL[5:0] (RX130) PSEL[5:0] (RX660) PSEL[5:0] (RX660) PSEL[5:0] (RX660) PSEL[5:0] (RX130) PSEL[5:0] (RX660) PSEL[5:0] (RX130) PSEL[5:0]	FB4FF3		姉子筬能選択しット	- 場子機能選択しり下
RX660			00000b : Hi-Z	00000b : Hi-Z
PB5PFS PSEL[4:0] (RX130) PSEL[5:0] (RX660) (RX130) PSEL[5:0] (RX130) PSEL[5:0] (RX130) PSEL[5:0] (RX660) (RX			01011h : CTS0#/PTS0#/SS0#	01011h : CTS0#/PTS0#/SS0#
PB5PFS				01011b : C139#/K139#/339#
PB5PFS PSEL[4:0]				
PB5PFS				
RX130 PSEL[5:0]	DDCDEC	D05114.01		-
PSEL[5:0] (RX660)	PBSPFS			〜 一
(RX660) (RX6		1 '	00000b : Hi-Z	000000b : Hi-Z
DOUGHOS: MINOCIB		= =	00001b : MTIOC2A	000001b : MTIOC2A
D0111b : POE1#		(IXXXXX)		
PB6PFS				
PB6PFS PSEL[4:0] (RX130) PSEL[5:0] (RX660) PSEL[4:0] (RX130) PSEL[5:0] (RX660) PSEL[5:0] (RX130) PSE				
PB6PFS PSEL[4:0]				OUTOTOD : GOING
PB6PFS				011101b : TOC2
PSEL[4:0]				
(RX130) PSEL[5:0] (RX660) 00000b: Hi-Z 00001b: MTIOC3D 01010b: RXD9/SMISO9/SSCL9 11001b: TS19 PB7PFS PSEL[4:0] (RX130) PSEL[5:0] (RX1	DDCDEC	D05114.01		
PSEL[5:0] (RX660)	FDOFFS			
RX660 (RX660)			00000b : Hi-Z	000000b : Hi-Z
PB7PFS		= =	00001b : MTIOC3D	
PB7PFS		(1171000)		001010b : RXD9/SMISO9/SSCL9
PB7PFS PSEL[4:0]			110010:1519	100100b : RXD11/SMISO11/SSCL11
PB7PFS PSEL[4:0]				
(RX130) PSEL[5:0] (RX660) 000000b : Hi-Z 00001b : MTIOC3B 01010b : TXD9/SMOSI9/SSDA9 11001b : TS18 0000000b : Hi-Z 0000001b : MTIOC3B 001010b : TXD9/SMOSI9/SSDA9	DD7DE0		1W -7 166 64 522 171 , \$\square\$	
PSEL[5:0] (RX660) 00000b : Hi-Z 00001b : MTIOC3B 01010b : TXD9/SMOSI9/SSDA9 11001b : TS18 0000000b : Hi-Z 000000b : Hi-Z 000000b : Hi-Z 000000b : TXD9/SMOSI9/SSDA9	PB/PFS		端子機能選択ヒット 	端子機能選択ビット
(RX660) 00001b : MTIOC3B 000001b : MTIOC3B 001010b : TXD9/SMOSI9/SSDA9 001010b : TXD9/SMOSI9/SSDA9 11001b : TS18		,	00000b : Hi-Z	000000b : Hi-Z
11001b : TS18		= =		
		(KA00U)		001010b : TXD9/SMOSI9/SSDA9
			11001b : TS18	100100h · TXD11/SMOSI11/SSDA11
101100b : TXD011/SMOSI011/				
SSDA011				

レジスタ	ビット	RX130(n=0~7)	RX660(n=0~7)
PBnPFS	ISEL	割り込み入力機能選択ビット	割り込み入力機能選択ビット
		0:IRQn 入力端子として使用しない	0:IRQn 入力端子として使用しない
		1:IRQn 入力端子として使用する	1:IRQn 入力端子として使用する
			PB0: IRQ12 (144/100/80/64/48 ピン)
		PB1 : IRQ4(100/80/64 ピン)	PB1: IRQ4-DS (144/100/80/64/48 ピン)
			PB2: IRQ2 (144/100/80 ピン)
			PB3: IRQ3 (144/100/80/64/48 ピン)
			PB4: IRQ4 (144/100/80 ピン)
			PB5: IRQ13 (144/100/80/64/48 ピン)
			PB6: IRQ6 (144/100/80/64 ピン)
			PB7: IRQ15 (144/100/80/64 ピン)

表 2.50 PCn 端子機能制御レジスタ(PCnPFS)の比較

レジスタ	ビット	RX130(n=0~7)	RX660(n=0~7)
PC0PFS	PSEL[4:0]	端子機能選択ビット	端子機能選択ビット
	(RX130) PSEL[5:0] (RX660)	00000b : Hi-Z 00001b : MTIOC3C 01011b : CTS5#/RTS5#/SS5# 01101b : SSLA1	000000b: Hi-Z 000001b: MTIOC3C 001011b: CTS5#/RTS5#/SS5# 001101b: SSLA1 101100b: TXD011/SMOSI011/ SSDA011/TXDA011
PC1PFS	PSEL[4:0]	端子機能選択ビット	端子機能選択ビット
	(RX130) PSEL[5:0] (RX660)	00000b : Hi-Z 00001b : MTIOC3A 01010b : SCK5 01101b : SSLA2	000000b: Hi-Z 000001b: MTIOC3A 001010b: SCK5 001101b: SSLA2 101100b: TXD011/SMOSI011/ SSDA011/TXDA011
PC2PFS	PSEL[4:0] (RX130) PSEL[5:0] (RX660)	端子機能選択ビット 00000b: Hi-Z 00001b: MTIOC4B 01010b: RXD5/SMISO5/SSCL5 01101b: SSLA3 11001b: TS17	端子機能選択ビット 000000b: Hi-Z 000001b: MTIOC4B 001010b: RXD5/SMISO5/SSCL5 001101b: SSLA3 101100b: TXDB011
PC3PFS	PSEL[4:0] (RX130) PSEL[5:0] (RX660)	端子機能選択ビット 00000b: Hi-Z 00001b: MTIOC4D 01010b: TXD5/SMOSI5/SSDA5 11001b: TS16	端子機能選択ビット 000000b: Hi-Z 000001b: MTIOC4D 001010b: TXD5/SMOSI5/SSDA5

レジスタ	ビット	RX130(n=0~7)	RX660(n=0~7)
PC4PFS	PSEL[4:0]	端子機能選択ビット	端子機能選択ビット
	(RX130)		
	PSEL[5:0]	00000b : Hi-Z	000000b : Hi-Z
	(RX660)	00001b : MTIOC3D	000001b : MTIOC3D
	, ,	00010b : MTCLKC	000010b : MTCLKC
		00101b : TMCI1	000101b : TMCI1
		00111b : POE0#	000111b : POE0#
			001000b : MTIOC0A
		01010b : SCK5	001010b : SCK5
		01011b : CTS8#/RTS8#/SS8#	001011b : CTS8#/RTS8#/SS8#
		01101b : SSLA0	001101b : SSLA0
		11001b : TSCAP	400400b
			100100b : CTS10#/RTS10#/SS10#
			100110b : PMC0
			101100b : CTS010#/RTS010#/SS010#
DOEDEO			101110b : DE010
PC5PFS	PSEL[4:0]	端子機能選択ビット	端子機能選択ビット
	(RX130)	00000b : Hi-Z	000000h . Hi 7
	PSEL[5:0]		000000b : Hi-Z
	(RX660)	00001b : MTIOC3B	000001b : MTIOC3B
		00010b : MTCLKD	000010b : MTCLKD
		00101b : TMRI2	000101b : TMRI2
		01010b : SCK8	001000b : MTIOCOC
		01101b : SCK6 01101b : RSPCKA	001010b : SCK8
			001101b : RSPCKA
		11001b : TS15	100100b - SCK10
			100100b : SCK10 100110b : PMC0
PC6PFS	DOE! (4.0)	1m つ tw かいら tu i 、	101100b: SCK010
PCOPFS	PSEL[4:0]	端子機能選択ビット	端子機能選択ビット
	(RX130)	00000b : Hi-Z	000000b : Hi-Z
	PSEL[5:0]	00000b : MTIOC3C	000000b : MTIOC3C
	(RX660)	00010b : MTCLKA	000010b : MTCLKA
		00101b : TMCI2	000101b : TMCl2
		OUTOTO: TIVIOIZ	OUTOTO : TIMOIZ
		01010b : RXD8/SMISO8/SSCL8	001010b : RXD8/SMISO8/SSCL8
		01101b : MOSIA	001101b : MOSIA
		11001b : TS14	SOLIO ID I MISSIN
			011101b : TIC0
			100100b : RXD10/SMISO10/SSCL10
			101100b : RXD010/SMISO010/
			SSCL010
PC7PFS	PSEL[4:0]	端子機能選択ビット	端子機能選択ビット
	(RX130)		
	PSEL[5:0]	00000b : Hi-Z	000000b : Hi-Z
	(RX660)	00001b : MTIOC3A	000001b : MTIOC3A
	(. 5.555)	00010b : MTCLKB	000010b : MTCLKB
		00101b : TMO2	000101b : TMO2
		00111b : CACREF	000111b : CACREF
		01010b : TXD8/SMOSI8/SSDA8	001010b : TXD8/SMOSI8/SSDA8
		01101b : MISOA	001101b : MISOA
		11001b : TS13	
			011101b : TOC0
			100100b : TXD10/SMOSI10/SSDA10
			101100b : TXD010/SMOSI010/
D0 550	ļ		SSDA010
PCnPFS	ISEL	_	割り込み入力機能選択ビット

表 2.51 PDn 端子機能制御レジスタ(PDnPFS)の比較

レジスタ	ビット	RX130(n=0~7)	RX660(n=0~2)
PD0PFS	PSEL[4:0]	端子機能選択ビット	端子機能選択ビット
	(RX130)	000001 1117	
	PSEL[5:0]	00000b : Hi-Z	000000b : Hi-Z
	(RX660)	01011b : TXD6/SMOSI6/SSDA6	001000b : POE4#
PD1PFS	PSEL[4:0]	端子機能選択ビット	端子機能選択ビット
	(RX130)	000001 11: 7	0000001- 11: 7
	PSEL[5:0]	00000b : Hi-Z 00001b : MTIOC4B	000000b : Hi-Z 000001b : MTIOC4B
	(RX660)	00001b : WITIOC4B	001000b : W110C4B
		01011b : RXD6/SMISO6/SSCL6	0010005 : 1 0207/
			010000b : CTX0
PD2PFS	PSEL[4:0]	端子機能選択ビット	端子機能選択ビット
	(RX130)	000001 11: 7	0000001- 11: 7
	PSEL[5:0]	00000b : Hi-Z 00001b : MTIOC4D	000000b : Hi-Z 000001b : MTIOC4D
	(RX660)	0000 IB . WITIOC4D	010000b : CRX0
		01011b : SCK6	
			011101b : TIC2
PD3PFS	PSEL[4:0]	端子機能選択ビット	端子機能選択ビット
	(RX130)	00000b : Hi-Z	000000b : Hi-Z
	PSEL[5:0] (RX660)	00111b : POE8#	000111b : POE8#
	(RA000)		001000b : MTIOC8D
			011101b : TOC2
PD4PFS	PSEL[4:0]	端子機能選択ビット	端子機能選択ビット
	(RX130)	00000b : Hi-Z	000000b : Hi-Z
	PSEL[5:0]	00000b : HI-Z 00111b : POE3#	000000b : HI-Z 000111b : POE <mark>11</mark> #
	(RX660)	001115.1 02011	001000b : MTIOC8B
PD5PFS	PSEL[4:0]	端子機能選択ビット	端子機能選択ビット
	(RX130)		
	PSEL[5:0]	00000b : Hi-Z	000000b : Hi-Z
	(RX660)	00001b : MTIC5W 00111b : POE2#	000001b : MTIC5W 000111b : POE10#
		00111b : FOE2#	001000b : MTIOC8C
PD6PFS	PSEL[4:0]	端子機能選択ビット	端子機能選択ビット
.	(RX130)		-m 1 /2610/22// C / 1
	PSEL[5:0]	00000b : Hi-Z	000000b : Hi-Z
	(RX660)	00001b : MTIC5V	000001b : MTIC5V
		00111b : POE1#	000111b : POE4#
PDnPFS	ASEL	アナログ機能選択ビット	001000b: MTIOC8A
I DIII F3	AGEL	/ / ログ1成肥選抓しツト	, , ロン1成形選択 L ツト
		│ │0:アナログ端子以外に使用する	0:アナログ端子以外に使用する
		1:アナログ端子として使用する	1:アナログ端子として使用する
		PD0: AN024(100/80ピン)	PD0: AN <mark>016</mark> (144/100/80 ピン)
		PD1: AN025(100/80 ピン)	PD1: AN <mark>017</mark> (144/100/80 ピン)
		PD2: AN026(100/80 ピン)	PD2: AN <mark>018</mark> (144/100/80 ピン)
		PD3: AN027(100/ピン)	PD3: AN <mark>019</mark> (144/100 ピン)
		PD4: AN028(100/ピン)	PD4: AN <mark>020</mark> (144/100 ピン)
		PD5: AN029(100/ピン)	PD5: AN <mark>021</mark> (144/100 ピン)
		PD6: AN030(100/ピン)	PD6: AN <mark>022</mark> (144/100 ピン)
	<u> </u>	PD7: AN031(100/ピン)	PD7:AN <mark>023</mark> (144/100 ピン)

表 2.52 PEn 端子機能制御レジスタ(PEnPFS)の比較

	ビット	RX130(n=0~7)	RX660(n=0~7)
PE0PFS	PSEL[4:0]	端子機能選択ビット	端子機能選択ビット
	(RX130)		
	PSEL[5:0]	00000b : Hi-Z	000000b : Hi-Z
	(RX660)	01100b : SCK12	001000b : MTIOC3D
DE4DE0			001100b : SCK12
PE1PFS	PSEL[4:0]	端子機能選択ビット	端子機能選択ビット
	(RX130)	00000b : Hi-Z	000000b : Hi-Z
	PSEL[5:0]	00000b : MTIOC4C	000000b : MTIOC4C
	(RX660)	00001b : W110C4C	001000b : MTIOC3B
		01100b : TXD12/TXDX12/SIOX12/	001100b : TXD12/TXDX12/SIOX12/
		SMOSI12/SSDA12	SMOSI12/SSDA12
PE2PFS	PSEL[4:0]	端子機能選択ビット	端子機能選択ビット
	(RX130)		
	PSEL[5:0]	00000b : Hi-Z	000000b : Hi-Z
	(RX660)	00001b : MTIOC4A	000001b : MTIOC4A
	(KA000)		001000b : MTIOC7A
		01100b : RXD12/RXDX12/	001100b : RXD12/RXDX12/
		SMISO12/SSCL12	SMISO12/SSCL12
		11001b : TS35	
			011101b : TIC3
PE3PFS	PSEL[4:0]	端子機能選択ビット	端子機能選択ビット
	(RX130)	000001-11:7	0000001 11: 7
	PSEL[5:0]	00000b : Hi-Z	000000b : Hi-Z
	(RX660)	00001b : MTIOC4B	000001b : MTIOC4B
		00111b : POE8#	000111b : POE8#
		001110:1 020#	001000b : MTIOC1B
		01001b : CLKOUT	001001b : CLKOUT
		01100b : CTS12#/RTS12#/SS12#	001100b : CTS12#/RTS12#/SS12#
		11001b : TS34	
			011101b : TOC3
PE4PFS	PSEL[4:0]	端子機能選択ビット	端子機能選択ビット
	(RX130)		
	PSEL[5:0]	00000b : Hi-Z	000000b : Hi-Z
	(RX660)	00001b : MTIOC4D	000001b : MTIOC4D
	(00010b : MTIOC1A	000010b : MTIOC1A
			001000b : MTIOC4A
		01001b : CLKOUT	
		11001b : TS33	100111b : MTIOC7D
PE5PFS	DCEL [4:0]	端子機能選択ビット	端子機能選択ビット
I LUI I U	PSEL[4:0]	1	判 「放化性がし ソド
	(RX130)	00000b : Hi-Z	000000b : Hi-Z
	PSEL[5:0]	00001b : MTIOC4C	0000001 : HT 2
	(RX660)	00010b : MTIOC2B	000010b : MTIOC2B
		10000b : CMPOB0	
			011110b : COMP0
PE6PFS	PSEL[4:0]	_	PE6 端子機能選択ビット
	(RX130)		
	PSEL[5:0]		
	(RX660)		
PE7PFS	PSEL[4:0]	_	PE7 端子機能選択ビット
_	(RX130)		
3	(RX130) PSEL[5:0]		

レジスタ	ビット	RX130(n=0~7)	RX660(n=0~7)
PEnPFS	ISEL	割り込み入力機能選択ビット	割り込み入力機能選択ビット
		0 : IRQn 入力端子として使用しない 1 : IRQn 入力端子として使用する	0: IRQn 入力端子として使用しない 1: IRQn 入力端子として使用する PE0: IRQ8 (144/100/80/64 ピン)
		PE2 : IRQ7 (100/80/64/48 ピン)	PE1: IRQ9 (144/100/80/64/48 ピン) PE2: IRQ7-DS (144/100/80/64/48 ピン) PE3: IRQ11 (144/100/80/64/48 ピン)
		PE5: IRQ5 (100/80/64 ピン) PE6: IRQ6 (100 ピン) PE7: IRQ7 (100 ピン)	PE4: IRQ12 (144/100/80/64/48 ピン) PE5: IRQ5 (100/80/64 ピン) PE6: IRQ6 (144/100 ピン) PE7: IRQ7 (144/100 ピン)
	ASEL	アナログ機能選択ビット	アナログ機能選択ビット
		0:アナログ端子以外に使用する 1:アナログ端子として使用する PE0:AN016 (100/80/64 ピン) PE1:AN017, CMPB0	0:アナログ端子以外に使用する 1:アナログ端子として使用する PE0:AN008 (144/100/80/64 ピン) PE1:AN009

表 2.53 PF5 端子機能制御レジスタ(PF5PFS)の比較

レジスタ	ビット	RX130	RX660
PF5PFS	_	_	PF5 端子機能制御レジスタ

表 2.54 PHn 端子機能制御レジスタ(PHnPFS)の比較

レジスタ	ビット	RX130(n=0~3)	RX660(n=0~3)
PH0PFS	PSEL[4:0]	端子機能選択ビット	端子機能選択ビット
	(RX130) PSEL[5:0] (RX660)	00000b : Hi-Z 00111b : CACREF 11001b : TS10	000000b : Hi-Z 000001b : MTIOC3B 000111b : CACREF 001001b : ADTRG0#
PH1PFS	PSEL[4:0]	端子機能選択ビット	端子機能選択ビット
	(RX130) PSEL[5:0] (RX660)	00000b : Hi-Z 00101b : TMO0 11001b : TS9	000000b: Hi-Z 000001b: MTIOC3D 000101b: TMO0 001001b: ADST0
PH2PFS	PSEL[4:0]	端子機能選択ビット	端子機能選択ビット
	(RX130) PSEL[5:0] (RX660)	00000b : Hi-Z 00101b : TMRI0 11001b : TS8	000000b : Hi-Z 000001b : MTIOC4C 000101b : TMRI0 011001b : TOC1

レジスタ	ビット	RX130(n=0~3)	RX660(n=0~3)
PH3PFS	PSEL[4:0] (RX130)	端子機能選択ビット	端子機能選択ビット
	PSEL[5:0]	00000b : Hi-Z	000000b : Hi-Z 000001b : MTIOC4D
	(RX660)	00101b : TMCI0 11001b : TS7	000101b : TMCI0

表 2.55 PJn 端子機能制御レジスタ(PJnPFS)の比較

レジスタ	ビット	RX130(n=1,3,6,7)	RX660(n=1,3,5)
PJ3PFS	PSEL[4:0] (RX130) PSEL[5:0] (RX660)	端子機能選択ビット 00000b: Hi-Z 00001b: MTIOC3C 01011b: CTS6#/RTS6#/SS6#	端子機能選択ビット 00000b: Hi-Z 00001b: MTIOC3C 01010b: CTS6#/RTS6#/SS6#
PJ5PFS	PSEL[5:0]		01011b : CTS0#/RTS0#/SS0# PJ5 端子機能選択ビット
PJnPFS	ISEL ASEL	 	割り込み入力機能選択ビット

表 2.56 PKn 端子機能制御レジスタ(PKnPFS)の比較

レジスタ	ビット	RX130	RX660(n=2~5)
PKnPFS	_		PKn 端子機能制御レジスタ

表 2.57 マルチファンクションピンコントローラのレジスタ比較

レジスタ	ビット名	RX130	RX660
PFCSE	_		CS 出力許可レジスタ
PFCSS0	_		CS 出力端子選択レジスタ 0
PFAOE0	_		アドレス出力許可レジスタ 0
PFAOE1	_		アドレス出力許可レジスタ 1
PFBCR0	_		外部バス制御レジスタ 0
PFBCR1	_		外部バス制御レジスタ 1
PFBCR2	_		外部バス制御レジスタ 2
PFBCR3	_		外部バス制御レジスタ 3

2.17 マルチファンクションタイマパルスユニット 2/マルチファンクションタイマパルス ユニット3

表 2.58 マルチファンクションタイマパルスユニット 2/マルチファンクションタイマパルスユニット 3 の概要比較を、表 2.59 にマルチファンクションタイマパルスユニット 2/3 のレジスタ比較を示します。

表 2.58 マルチファンクションタイマパルスユニット 2/マルチファンクションタイマパルスユニッ ト3の概要比較

項目	RX130(MTU2a)	RX660(MTU <mark>3</mark> a)
パルス入出力	最大 16 本	最大 28 本
パルス入力	3本	3本
カウントクロック	チャネルごとに 8 または 7 種類 (MTU5 は 4 種類)	チャネルごとに 11 種類 (MTU0 は 14 種類、 MTU2 は 12 種類、 MTU5 は 10 種類、 MTU1 & MTU2 (LWA = 1 のとき) は 4 種類)
設定可能動作	 【MTU0~MTU4】 ● コンペアマッチによる波形出力 ● インプットキャプチャ機能 (ノイズフィルタ設定可能) ● カウンタクリア動作 ● 複数のタイマカウンタ (TCNT) への同時書き込み ● コンペアマッチ/インプットキャプチャによる同時クリア ● カウンタの同期動作による各レジスタの同期入出力 ● 同期動作と組み合わせることによる最大 12相の PWM 出力 【MTU0, MTU3, MTU4】 ● バッファ動作を設定可能 ● 相補 PWM、リセット同期 PWM を用いたAC 同期モータ (ブラシレス DC モータ) 駆動モードが設定可能で、2 種類 (チョッピング、レベル)の波形出力が選択可能 【MTU1, MTU2】 ● 独立に位相計数モードを設定可能 	 【MTU0~MTU4, MTU6, MTU7, MTU8】 コンペアマッチによる波形出力 インプットキャプチャ機能 (ノイズフィルタ設定可能) カウンタクリア動作 複数のタイマカウンタ (TCNT) への同時書き込み(MTU8を除く) コンペアマッチ/インプットキャプチャによる同時クリア(MTU8を除く) カウンタの同期動作による各レジスタの同期入出力(MTU8を除く) 同期動作と組み合わせることによる最大12相のPWM出力(MTU8を除く) 【MTU0, MTU3, MTU4, MTU6, MTU7, MTU8】 バッファ動作を設定可能 MTU1、MTU2 独立に位相計数モードを設定可能 MTU1、MTU2 連動の32 ビット位相計数モードを設定可能 (TMDR3.LWA = 1 設定時)
	● カスケード接続動作	● カスケード接続動作が可能

項目	RX130(MTU2a)	RX660(MTU <mark>3</mark> a)
設定可能動作		【MTU3, MTU4, MTU6, MTU7】 ■ MTU3/MTU4、および MTU6/MTU7 の連動動作による相補 PWM、リセット同期 PWM動作で、6 相のポジ/ネガ計 12 相の出力が可能 ■ 相補 PWM モード時、タイマカウンタの山または谷のとき、またはバッファレジスタ (MTU4.TGRD, MTU7.TGRD)への書き込み時に、バッファレジスタからテンポラリレジスタへデータ転送可能 ■ 相補 PWM モードでダブルバッファ機能を設定可能
	【MTU3, MTU4】 ● 連動動作による相補 PWM、リセット PWM3 相のポジ、ネガ計 6 相の出力が可能	【MTU3, MTU4】 ■ MTU0 と連動させて、相補 PWM、リセット同期 PWM を用いた AC 同期モータ(ブラシレス DC モータ)駆動モードが設定可能で、2 種類(チョッピング、レベル)の波形出力が選択可能
	【MTU5】デッドタイム補償用カウンタ機能インプットキャプチャ機能 (ノイズフィルタ設定可能)カウンタクリア動作	【MTU5】 ● デッドタイム補償用カウンタとして使用す ることが可能
		【MTU0/MTU5, MTU1, MTU2, MTU8】 MTU1、MTU2 を組み合わせて、 MTU0/MTU5、MTU8 と連動させて、32 ビッ ト位相計数モードに設定可能
割り込み間引き機能	カウンタの山、谷での割り込みA/D コンバータの変換スタートトリガを間引き機能	相補 PWM モード時に、カウンタの山、谷で の割り込み、および A/D コンバータの変換ス タートトリガを間引くことが可能
割り込み要因	28 種類	43 種類
バッファ動作	レジスタデータの自動転送	レジスタデータの自動転送 (バッファレジスタからタイマレジスタへの 転送)
トリガ生成	● A/D コンバータの変換スタートトリガを生成可能	A/D コンバータの変換開始トリガを生成可能 A/D 変換開始要求のディレイド機能により、任意のタイミングで A/D 変換開始が可能。また PWM 出力との同期動作が可能
消費電力低減機能	モジュールストップ状態への設定が可能	モジュールストップ状態への遷移が可能

表 2.59 マルチファンクションタイマパルスユニット 2/3 のレジスタ比較

レジスタ	ビット	RX130(MTU2a)	RX660(MTU3a)
TCR2	_	_	タイマコントロールレジスタ 2
TMDR(RX130)	_	タイマモードレジスタ	タイマモードレジスタ 1
TMDR1(RX660)			
TMDR2A	_	_	タイマモードレジスタ 2
TMDR2B			
TMDR3	_	_	タイマモードレジスタ 3
TSYCR	_	_	タイマシンクロクリアレジスタ
TCNTLW	_	_	タイマロングワードカウンタ
TGRALW / TGRBLW	_	_	タイマロングワードジェネラル
			レジスタ

レジスタ			1	
TSTR (TSTRA / TSTRB (RES06)	レジスタ	ビット	RX130(MTU2a)	RX660(MTU3a)
TSTR(R(X730)	,	CST8	-	カウンタスタート 8 ビット
TSYRR (RX680)	TSTR / TSTRA /			
TSYRm (RX660)	TSTRB(RX660)			
TCSYSTR	TSYR(RX130)	-	タイマシンクロレジスタ	タイマシンクロレジスタ m
TRWER(RX130)	TSYRm (RX660)			(m = A,B)
TRWER(RX130)	TCSYSTR	_	<u> </u>	タイマカウンタシンクロスタート
TRWERm(RX160)				レジスタ
TOER(RX130)	TRWER(RX130)	_	タイマリードライト許可レジスタ	タイマリードライトイネーブル
TOERM(RX660) 許可レジスタ レジスタ m (m = A,B) TOCR1(RX130) — タイマアウトブットコントロール タイマアウトブットコントロール TOCR1(RX160) — タイマアウトブットコントロール レジスタ 1 (m = A,B) TOCR2(RX130) — タイマアウトブットコントロール レジスタ 2 (m = A,B) TOCLBR (RX130) — タイマアウトブットレベルバッファ タイマアウトブットレベルバッファ TOLBR (RX130) — タイマゲートコントロールレジスタ (アウトブットレベルバッファ タイマ房 (m = A,B) TCCR(RX130) — タイマゲートコントロールレジスタ (アウトコントロールレジスタ (m = A,B) タイマ (m = A,B) TCNTS(RX130) — タイマ (m = A,B) タイマ (m = A,B) TCDR (RX130) — タイマ (m = A,B) タイマ (m = A,B) TCDR (RX130) — タイマ (m = A,B) タイマ (m = A,B) TDR (RX130) — タイマ (m = A,B) タイマ (m = A,B) TDR (RX130) — タイマ (m = A,B) タイマ (m = A,B) TITCR (m (x	TRWERm(RX660)			レジスタ m (m = A,B)
TOCR1(RX130)	TOER(RX130)	_	タイマアウトプットマスタ	タイマアウトプットマスタイネーブル
TOCR1m(RX660) レジスタ 1 レジスタ 1m (m = A,B) TOCR2m(RX660) - タイマアウトブットコントロール レジスタ 2m (m = A,B) TOCR2m(RX660) - タイマアウトブットコントロール レジスタ 2m (m = A,B) TOLBR(RX130) - タイマゲートコントロールレジスタ レジスタ m (m = A,B) TGCR(RX130) - タイマゲートコントロールレジスタ A イマザブカウンタ M (m = A,B) TCNTS(RX130) - タイマ周期データレジスタ タイマ周期データレジスタ M (m = A,B) TCDR(RX130) - タイマアッドタイムデータレジスタ M (m = A,B) TDDR(RX130) - タイマデッドタイムデータレジスタ M (m = A,B) TDDR(RX130) - タイマ割り込み間引き設定レジスタ M (m = A,B) TITCR1m(RX660) - タイマ割り込み間引き回数カウンタ 1 m (m = A,B) TITCR1m(RX660) - タイマデッドタイムイネーブル レジスタ M (m = A,B) TBTER(RX130) - タイマデッドタイムデッファ転送設定レジスタ M (m = A,B) TBTER(RX130) - タイマデッドタイムイネーブル レジスタ M (m = A,B) TBTCR(RX660) - タイマデッドタイムイネーブル レジスタ M (m = A,B) TWCRB (RX660) -	TOERm(RX660)		許可レジスタ	レジスタ m (m = A,B)
TOCR2(RX130)	TOCR1(RX130)	_	タイマアウトプットコントロール	タイマアウトプットコントロール
TOCR2(RX130)	TOCR1m(RX660)		レジスタ 1	レジスタ 1m (m = A,B)
TOCR2m(RX660) レジスタ 2 レジスタ 2m (m = A,B) TOLBRI(RX130) ー タイマアウトブットレベルパッファ レジスタ m(m = A,B) TGCR(RX130) ー タイマゲートコントロールレジスタ A アマゲートコントロールレジスタ A アマゲートコントロールレジスタ A アマゲートコントロールレジスタ A アマゲートコントロールレジスタ A アステッドカインタ の (m = A,B) TCNTSI(RX130) ー タイマ開期データレジスタ		_	タイマアウトプットコントロール	タイマアウトプットコントロール
TOLBR(RX130) - タイマアウトブットレベルバッファレジスタ レジスタ (M = A,B) TOCRR(RX130) - タイマゲートコントロールレジスタ (A ママゲートコントロールレジスタ (M = A,B) TCOTS(RX130) - タイマサブカウンタ (M = A,B) TCNTS(RX130) - タイマ問期データレジスタ (M = A,B) TCDR(RX130) - タイマ問期データレジスタ (M = A,B) TCDR(RX130) - タイマ同期データレジスタ (M = A,B) TCDR(RX130) - タイマデッドタイムデータレジスタ (M = A,B) TDDR(RX130) - タイマデッドタイムデータレジスタ (M = A,B) TDDR(RX130) - タイマデッドタイムデータレジスタ (M = A,B) TITCR(RX130) - タイマ割り込み間引き設定レジスタ (M = A,B) TITCNT(RX130) - タイマ割り込み間引き回数カウンタ (M = A,B) TITCNT(RX130) - タイマバッファ転送設定レジスタ (M = A,B) TDER(RX130) - タイマバッファ転送設定レジスタ (M = A,B) TDER(RX130) - タイマボッドタイム許可レジスタ (M = A,B) TDER(RX130) - タイマボッドタイム許可レジスタ (M = A,B) TDER(RX130) - タイマデッドタイム許可レジスタ (M = A,B) TDER(RX130) - タイマデッドタイム・オーブルレジスタ (M = A,B) TDER(RX130) - タイマデッドタイム・オーブルレジスタ (M = A,B) NFCR(R	, ,		レジスタ 2	レジスタ 2m (m = A,B)
TOLBRm(RX660) レジスタ レジスタ m (m = A,B) TGCRR(RX130) ー タイマゲートコントロールレジスタ A TGCRA(RX660) TCNTS(RX130) ー タイマ財力カウンタ M (m = A,B) TCNTS(RX130) ー タイマ周期データレジスタ M (m = A,B) TCDR(RX130) ー タイマ周期パッファレジスタ M (m = A,B) TCBR(RX130) ー タイマ周期パッファレジスタ M (m = A,B) TDDR(RX130) ー タイマデッドタイムデータレジスタ M (m = A,B) TDDR(RX130) ー タイマ割り込み間引き設定レジスタ M (m = A,B) TITCR(RX130) ー タイマ割り込み間引き設定レジスタ M (m = A,B) TITCRT(RX130) ー タイマ割り込み間引き回数カウンタ 1 m (m = A,B) TBTER(RX130) ー タイマパッファ転送設定レジスタ M (m = A,B) TBTER(RX130) ー タイマデッドタイム許可レジスタ M (m = A,B) TDERM (RX660) ー タイマデッドタイムイネーブル レジスタ M (m = A,B) TWCR(RX130) ー タイマデッドタイム計画 D ジスタ M (m = A,B) TWCR(RX130) ー タイマデッドタイムイネーブル レジスタ M (m = A,B) TWCR(RX130) ー ノイズフィルタコントロールレジスタ M (m = A,B) TWCR(RX130) ー ノイズフィルタコントロールレジスタ M (m = A,B) TITCNTCR ー ノイズフィルタコントロールレジスタ M (m = A,B)		_	タイマアウトプットレベルバッファ	
TGCR(RX130)				
TGCRA(RX660) タイマサブカウンタ タイマサブカウンタ m (m = A,B) TCNTS(RX130) 一 タイマ周期データレジスタ タイマ周期データレジスタ m (m = A,B) TCDR(RX130) 一 タイマ周期データレジスタ m (m = A,B) TCBR(RX130) 一 タイマ周期パッファレジスタ m (m = A,B) TDDR(RX130) 一 タイマデッドタイムデータレジスタ m (m = A,B) TDERA / TDERB 一 タイマ割り込み間引き設定レジスタ m (m = A,B) TITCR(RX130) 一 タイマ割り込み間引き設定レジスタ m (m = A,B) TITCNT(RX130) 一 タイマ割り込み間引き回数カウンタ m (m = A,B) TBTER(RX130) 一 タイマがッファ転送設定レジスタ m (m = A,B) TBTER(RX130) 一 タイマデッドタイム許可レジスタ m (m = A,B) TDER(RX130) 一 タイマデッドタイム許可レジスタ m (m = A,B) TWCR(RX130) TUCR(RX130) トンイズフィルタコントロールレジスタ m (n = 0~4,6,7,8,C) TWCR(RX130) TUCR(RX130) ー ノイズフィルタコントロールレジスタ n (n = 0~4,6,7,8,C) TITMRm ー ー タイマ割り込み間引き設定レジスタ 2 m (m = A,B) TITCN2m ー タイマ割り込み間引き設定レジスタ 2 m (m = A,B)		_	タイマゲートコントロールレジスタ	
TCNTS(RX130) - タイマサブカウンタ タイマサブカウンタ m (m = A,B) TCDR(RX130) - タイマ周期データレジスタ タイマ周期データレジスタ m (m = A,B) TCDR(RX130) - タイマ周期バッファレジスタ m (m = A,B) タイマ周期バッファレジスタ m (m = A,B) TDDR(RX130) - タイマデッドタイムデータレジスタ m (m = A,B) タイマデッドタイムデータレジスタ m (m = A,B) TDERA / TDERB - - タイマデッドタイムイネーブルレジスタ m (m = A,B) タイマデッドタイムイネーブルレジスタ m (m = A,B) タイマ割り込み間引き設定レジスタ m (m = A,B) タイマ割り込み間引き設定レジスタ m (m = A,B) タイマ割り込み間引き回数カウンタ 1 m (m = A,B) タイマ割り込み間引き回数カウンタ 1 m (m = A,B) アロER(RX130) - タイマバッファ転送設定レジスタ m (m = A,B) アロER(RX660) アロER	, ,			
TCNTSm(RX660) CDR(RX130) タイマ周期データレジスタ タイマ周期データレジスタ m (m = A,B) TCDR(RX130) 一 タイマ周期バッファレジスタ m (m = A,B) TCBRm(RX660) 一 タイマデッドタイムデータレジスタ m (m = A,B) TDDR(RX130) 一 タイマデッドタイムデータレジスタ m (m = A,B) TDDRm(RX660) 一 タイマデッドタイムボーブルレジスタ m (m = A,B) TITCR(RX130) 一 タイマ割り込み間引き設定レジスタ m (m = A,B) TITCNT(RX130) 一 タイマ割り込み間引き回数カウンタ m (m = A,B) TBTER(RX130) 一 タイマバッファ転送設定レジスタ m (m = A,B) TBTER(RX130) 一 タイマデッドタイム許可レジスタ m (m = A,B) TDERM (RX660) アレジスタ m (m = A,B) TWCR(RX130) トワイズフィルタコントロールレジスタ m (m = A,B) TWCR(RX130) トワイズフィルタコントロールレジスタ m (n = 0-4,6,7,8,C) MTUO.NFCRC ー ノイズフィルタコントロールレジスタ m (m = A,B) TITCR2m ー タイマ割り込み間引き設定レジスタ 2 m (m = A,B) TITCNT2m ー タイマ割り込み間引き設定レジスタ 2 m (m = A,B)	<u> </u>	1_	タイマサブカウンタ	9 タイマサブカウンタ m (m = A.B)
TCDR(RX130) — タイマ周期データレジスタ タイマ周期データレジスタ m (m = A,B) TCDRm(RX660) — タイマ周期パッファレジスタ タイマ周期パッファレジスタ m (m = A,B) TDDR(RX130) — タイマデッドタイムデータレジスタ m (m = A,B) TDDR(RX130) — タイマデッドタイムデータレジスタ m (m = A,B) TDERA / TDERB — — タイマ割り込み間引き設定レジスタ m (m = A,B) TITCR(RX130) — タイマ割り込み間引き設定レジスタ f m (m = A,B) TITCNT(RX130) — タイマ割り込み間引き回数カウンタ f m (m = A,B) TBTER(RX130) — タイマバッファ転送設定レジスタ m (m = A,B) TBTER(RX130) — タイマデッドタイム許可レジスタ f m (m = A,B) TDER(RX130) — タイマデッドタイム許可レジスタ f m (m = A,B) TWCR(RX130) — タイマデッドタイム許可レジスタ f m (m = A,B) TWCRB (RX660) MTUO.NFCRC — ノイズフィルタコントロールレジスタ f m (m = A,B) TITMRm — — ノイズフィルタコントロールレジスタ f m (m = A,B) TITCR2m — ー タイマ割り込み間引き設定レジスタ 2 m (m = A,B) TITCNT2m — ー タイマ割り込み間引き過数カウンタ 2	,			(· · · · · · · · · · · · · · · · · ·
TCDRm(RX660) (m = A,B) TCBR(RX130) タイマ周期パッファレジスタ タイマ周期パッファレジスタ m (m = A,B) TDDR(RX130) クイマデッドタイムデータレジスタ m (m = A,B) TDDR(RX660) タイマデッドタイムデータレジスタ m (m = A,B) TDERA / TDERB - JTICR(RX130) - TITCR m(RX660) - JTITCNT(RX130) - JTICNT(RX130) - JTBTER(RX130) - JTBTER(RX130) - JTBTER(RX130) - JTDER(RX130) - JTDER(RX130		1_	タイマ周期データレジスタ	タイマ周期データレジスタ m
TCBR(RX130) 一 タイマ周期バッファレジスタ タイマ周期バッファレジスタ m (m = A,B) TDDR(RX130) 一 タイマデッドタイムデータレジスタ m (m = A,B) TDDRm(RX660) 一 タイマデッドタイムデータレジスタ m (m = A,B) TDERA / TDERB 一 タイマ割り込み間引き設定レジスタ タイマ割り込み間引き設定レジスタ m (m = A,B) TITCR(RX130) 一 タイマ割り込み間引き回数カウンタ m (m = A,B) TITCNT(RX130) 一 タイマパッファ転送設定レジスタ m (m = A,B) TBTER(RX130) 一 タイマデッドタイム許可レジスタ m (m = A,B) TDER(RX130) 一 タイマデッドタイム許可レジスタ m (m = A,B) TWCR(RX130) SCC 一 TWCR(RX130) トロールビットロールビット TWCRB (RX660) アイズフィルタコントロールビット MTUO.NFCRC ー ノイズフィルタコントロールレジスタ m (n = 0 - 4,6.7.8.C) TITMRm ー タイマ割り込み間引きモードレジスタ m (m = A,B) TITCR2m ー タイマ割り込み間引き設定レジスタ 2 m (m = A,B) TITCNT2m ー タイマ割り込み間引き回数カウンタ 2	,			
TCBRm(RX660) (m = A,B) TDDR(RX130) - タイマデッドタイムデータレジスタ M (m = A,B) TDDRM(RX660) - タイマデッドタイムデータレジスタ M (m = A,B) TDERA / TDERB - - タイマデッドタイムイネーブル レジスタ M (m = A,B) TITCR(RX130) - タイマ割り込み間引き設定レジスタ M (m = A,B) タイマ割り込み間引き回数カウンタ 1 m (m = A,B) TITCNTm(RX660) - タイマパッファ転送設定レジスタ M (m = A,B) タイマデッドタイムイネーブル レジスタ m (m = A,B) TDER(RX130) - タイマデッドタイム許可レジスタ M (m = A,B) タイマデッドタイムイネーブル レジスタ m (m = A,B) TWCR(RX130) - ノイズフィルタコントロールビット M (m = A,B) ノイズフィルタコントロールレジスタ m (n = 0~4,6,7,8,C) MTUO.NFCRC - ノイズフィルタコントロールレジスタ m (m = A,B) タイマ割り込み間引きモードレジスタ m (m = A,B) TITCR2m - タイマ割り込み間引き設定レジスタ 2 m (m = A,B) TITCNT2m - タイマ割り込み間引き回数カウンタ 2		<u> </u>	タイマ国期バッファレジスタ	
TDDR(RX130) - タイマデッドタイムデータレジスタ M (m = A,B) TDERA / TDERB - - タイマデッドタイムイネーブル レジスタ TITCR(RX130) - タイマ割り込み間引き設定レジスタ タイマ割り込み間引き設定レジスタ 1 m (m = A,B) TITCNT(RX130) - タイマ割り込み間引き回数カウンタ 1 m (m = A,B) TITCNTm(RX660) - タイマパッファ転送設定レジスタ m (m = A,B) TBTER(RX130) - タイマデッドタイム許可レジスタ タイマデッドタイムイネーブルレジスタ m (m = A,B) TDER (RX130) - タイマデッドタイム許可レジスタ タイマデッドタイムイネーブルレジスタ m (m = A,B) TWCR(RX130) - ノイズフィルタコントロールビット TWCR (RX660) - ノイズフィルタコントロールレジスタ n (n = 0~4,6.7,8.C) MTU0.NFCRC - ノイズフィルタコントロールレジスタ n (m = A,B) TITMRm - タイマ割り込み間引きモードレジスタ m (m = A,B) TITCR2m - タイマ割り込み間引きとレジスタ 2 m (m = A,B) TITCNT2m - タイマ割り込み間引き回数カウンタ 2	` ') 1 (/aj/yj/ () 2) D 2 / ()	
TDDRm(RX660) (m = A,B) TDERA / TDERB - タイマデッドタイムイネーブルレジスタ TITCR(RX130) - タイマ割り込み間引き設定レジスタ タイマ割り込み間引き設定レジスタ 1 m (m = A,B) TITCNT(RX130) - タイマ割り込み間引き回数カウンタ タイマ割り込み間引き回数カウンタ 1 m (m = A,B) TBTER(RX130) - タイマバッファ転送設定レジスタ タイマパッファ転送設定レジスタ m (m = A,B) TDER(RX130) - タイマデッドタイム許可レジスタ タイマデッドタイムイネーブルレジスタ m (m = A,B) TWCR(RX130) SCC - 同期クリアコントロールビット TWCRB (RX660) - ノイズフィルタコントロールレジスタ n (n = 0~4,6.7.8,C) MTU0.NFCRC - ノイズフィルタコントロールレジスタ m (m = A,B) TITMRm - タイマ割り込み間引きモードレジスタ m (m = A,B) TITCNT2m - タイマ割り込み間引き回数カウンタ 2			タイフデッドタイトデータレジスタ	
TDERA / TDERB - タイマデッドタイムイネーブルレジスタ TITCR(RX130) - タイマ割り込み間引き設定レジスタ 1 m (m = A,B) TITCNT(RX130) - タイマ割り込み間引き回数カウンタ 1 m (m = A,B) TITCNTm(RX660) - タイマ割り込み間引き回数カウンタ 2 イマ割り込み間引き回数カウンタ 1 m (m = A,B) TBTER(RX130) - タイマパッファ転送設定レジスタ タイマパッファ転送設定レジスタ m (m = A,B) TDER(RX130) - タイマデッドタイム許可レジスタ タイマデッドタイムイネーブルレジスタ m (m = A,B) TWCR(RX130) SCC - 同期クリアコントロールピット TWCRB (RX660) NFCR(RX130) - ノイズフィルタコントロールレジスタ n (n = 0~4,6,7,8,C) MTU0.NFCRC - ノイズフィルタコントロールレジスタ m (m = A,B) タイマ割り込み間引きモードレジスタ m (m = A,B) TITCR2m - タイマ割り込み間引き設定レジスタ 2 m (m = A,B) TITCNT2m - タイマ割り込み間引き回数カウンタ 2	,		Jan () Jan	
TITCR(RX130)				•
TITCR(RX130) - タイマ割り込み間引き設定レジスタ 1 m (m = A,B) TITCNT(RX130) - タイマ割り込み間引き回数カウンタ 9イマ割り込み間引き回数カウンタ 1 m (m = A,B) TITCNTm(RX660) - タイマバッファ転送設定レジスタ 9イマバッファ転送設定レジスタ m (m = A,B) TBTER(RX130) - タイマデッドタイム許可レジスタ 9イマデッドタイムオネーブルレジスタ m (m = A,B) TDER(RX130) - タイマデッドタイム許可レジスタ か (m = A,B) TWCR(RX130) SCC - TWCR(RX130) - ノイズフィルタコントロールビット TWCR(RX130) - ノイズフィルタコントロールレジスタ n (n = 0~4,6,7,8,C) MTU0.NFCRC - ノイズフィルタコントロールレジスタ n (m = A,B) TITCNT2m - タイマ割り込み間引き設定レジスタ 2 m (m = A,B) TITCNT2m - タイマ割り込み間引き回数カウンタ 2	IDERA/IDERB	_		
TITCRIm(RX660) m (m = A,B) TITCNT(RX130) - タイマ割り込み間引き回数カウンタ 1 m (m = A,B) TBTER(RX130) - タイマバッファ転送設定レジスタ タイマバッファ転送設定レジスタ m (m = A,B) TBTERm(RX660) - タイマデッドタイム許可レジスタ タイマデッドタイムイネーブルレジスタ m (m = A,B) TDER(RX130) SCC 同期クリアコントロールビット TWCR(RX130) - ノイズフィルタコントロールレジスタ ハ(n = 0~4,6,7,8,C) MTU0.NFCRC - ノイズフィルタコントロールレジスタ m (m = A,B) TITCNT2m - タイマ割り込み間引き設定レジスタ 2 m (m = A,B) TITCNT2m - タイマ割り込み間引き回数カウンタ 2	TITOD/DV400\		ᄼᄼᄀᄜᆡᄓᄁᄁᄜᄀᆛᅕᇌᅌᅟᆠᅁᄀᄼ	
TITCNT(RX130) — タイマ割り込み間引き回数カウンタ 1 m (m = A,B) TBTER(RX130) — タイマパッファ転送設定レジスタ タイマパッファ転送設定レジスタ m (m = A,B) TBTERm(RX660) — タイマデッドタイム許可レジスタ タイマデッドタイムイネーブル レジスタ m (m = A,B) TDERm (RX660) SCC	, ,	_	ダイマ割り込み间引き設定レンスタ	
TITCNTm(RX660) m (m = A,B) TBTER(RX130) タイマバッファ転送設定レジスタ タイマバッファ転送設定レジスタ m (m = A,B) TDER(RX130) タイマデッドタイムイネーブル レジスタ m (m = A,B) TWCR(RX130) SCC 同期クリアコントロールピット TWCR(RX130) Jイズフィルタコントロールレジスタ n (n = 0~4,6,7,8,C) NFCR(RX130) Jイズフィルタコントロールレジスタ n (n = 0~4,6,7,8,C) MTU0.NFCRC Jイズフィルタコントロールレジスタ m (m = A,B) TITMRm Jイズフィルタコントロールレジスタ m (m = A,B) TITCR2m タイマ割り込み間引き設定レジスタ 2 m (m = A,B) TITCNT2m タイマ割り込み間引き回数カウンタ 2				
TBTER(RX130) - タイマバッファ転送設定レジスタ m (m = A,B) TDER(RX130) - タイマデッドタイム許可レジスタ タイマデッドタイムイネーブルレジスタ m (m = A,B) TDERm (RX660) SCC 同期クリアコントロールビット TWCR(RX130) - ノイズフィルタコントロールレジスタ n (n = 0~4,6,7,8,C) NFCR(RX130) - ノイズフィルタコントロールレジスタ n (n = 0~4,6,7,8,C) MTU0.NFCRC - - TITMRm - タイマ割り込み間引きモードレジスタ m (m = A,B) TITCR2m - タイマ割り込み間引き設定レジスタ 2 m (m = A,B) TITCNT2m - タイマ割り込み間引き回数カウンタ 2			ダイマ割り込み间引き凹数カリノダ 	
TBTERm(RX660) (m = A,B) TDER(RX130) タイマデッドタイム許可レジスタ タイマデッドタイムイネーブルレジスタ m (m = A,B) TWCR(RX130) SCC 同期クリアコントロールビット TWCRB (RX660) アイズフィルタコントロールレジスタ n (n = 0~4,6,7,8,C) MTU0.NFCRC ー ノイズフィルタコントロールレジスタ n (n = 0~4,6,7,8,C) TITMRm ー タイマ割り込み間引きモードレジスタ m (m = A,B) TITCR2m ー タイマ割り込み間引き設定レジスタ 2 m (m = A,B) TITCNT2m ー タイマ割り込み間引き回数カウンタ 2	,			
TDER(RX130) - タイマデッドタイム許可レジスタ タイマデッドタイムイネーブルレジスタ m (m = A,B) TWCR(RX130) SCC - 同期クリアコントロールビット NFCR(RX130) - ノイズフィルタコントロールレジスタ n (n = 0~4,6,7,8,C) NFCRn(RX660) - ノイズフィルタコントロールレジスタ n (n = 0~4,6,7,8,C) MTU0.NFCRC - ノイズフィルタコントロールレジスタ C TITMRm - タイマ割り込み間引きモードレジスタ m (m = A,B) TITCR2m - タイマ割り込み間引き設定レジスタ 2 m (m = A,B) TITCNT2m - タイマ割り込み間引き回数カウンタ 2	1	-	ダイマハツノア転达設定レンスタ 	
TDERm (RX660) レジスタ m (m = A,B) TWCR(RX130) SCC 同期クリアコントロールビット TWCRB (RX660) ハFCR(RX130) ノイズフィルタコントロールレジスタ n (n = 0~4,6,7,8,C) MTU0.NFCRC ー ノイズフィルタコントロールレジスタ C TITMRm ー タイマ割り込み間引きモードレジスタ m (m = A,B) TITCR2m ー タイマ割り込み間引き設定レジスタ 2 m (m = A,B) TITCNT2m ー タイマ割り込み間引き回数カウンタ 2	` '			. ,
TWCR(RX130) SCC 同期クリアコントロールビット NFCR(RX130) ー ノイズフィルタコントロールレジスタ n (n = 0~4,6,7,8,C) MTU0.NFCRC ー ー TITMRm ー ー TITCR2m ー タイマ割り込み間引き設定レジスタ 2 m (m = A,B) TITCNT2m ー タイマ割り込み間引き回数カウンタ 2	` '	-	ダイマナットタイム許可レジスタ 	
TWCRB (RX660) NFCR(RX130) - ノイズフィルタコントロールレジスタ n (n = 0~4,6,7,8,C) MTU0.NFCRC - - ノイズフィルタコントロール レジスタ C TITMRm - - タイマ割り込み間引きモードレジスタ m (m = A,B) TITCR2m - タイマ割り込み間引き設定レジスタ 2 m (m = A,B) TITCNT2m - タイマ割り込み間引き回数カウンタ 2	·	1		
NFCR(RX130) ー ノイズフィルタコントロールレジスタ n (n = 0~4,6,7,8,C) MTU0.NFCRC ー ー ノイズフィルタコントロール レジスタ C TITMRm ー ー タイマ割り込み間引きモードレジスタ m (m = A,B) TITCR2m ー タイマ割り込み間引き設定レジスタ 2 m (m = A,B) TITCNT2m ー タイマ割り込み間引き回数カウンタ 2	1	scc	_	同期クリアコントロールビット
NFCRn(RX660) n (n = 0~4,6,7,8,C) MTU0.NFCRC — ノイズフィルタコントロールレジスタ C TITMRm — タイマ割り込み間引きモードレジスタ m (m = A,B) TITCR2m — タイマ割り込み間引き設定レジスタ 2 m (m = A,B) TITCNT2m — タイマ割り込み間引き回数カウンタ 2	, ,			
MTU0.NFCRC - ー ノイズフィルタコントロールレジスタ C TITMRm - タイマ割り込み間引きモードレジスタ m (m = A,B) TITCR2m - タイマ割り込み間引き設定レジスタ 2 m (m = A,B) TITCNT2m - タイマ割り込み間引き回数カウンタ 2	` '	-	ノイズフィルタコントロールレジスタ 	
TITMRm ー タイマ割り込み間引きモードレジスタ m (m = A,B) TITCR2m ー タイマ割り込み間引き設定レジスタ 2 m (m = A,B) TITCNT2m ー タイマ割り込み間引き回数カウンタ 2				
TITMRm — タイマ割り込み間引きモードレジスタ m (m = A,B) TITCR2m — タイマ割り込み間引き設定レジスタ 2 m (m = A,B) TITCNT2m — タイマ割り込み間引き回数カウンタ 2	MTU0.NFCRC	-	-	
TITCR2m m (m = A,B) TITCR7m ー タイマ割り込み間引き設定レジスタ 2 m (m = A,B) TITCNT2m ー タイマ割り込み間引き回数カウンタ 2				
TITCR2m — タイマ割り込み間引き設定レジスタ 2 m (m = A,B) TITCNT2m — タイマ割り込み間引き回数カウンタ 2	TITMRm	-	<u> </u>	タイマ割り込み間引きモードレジスタ
m (m = A,B) TITCNT2m ー タイマ割り込み間引き回数カウンタ 2				
TITCNT2m — タイマ割り込み間引き回数カウンタ 2	TITCR2m	-		タイマ割り込み間引き設定レジスタ 2
				m (m = A,B)
m (m = A,B)	TITCNT2m	_		タイマ割り込み間引き回数カウンタ 2
				m (m = A,B)

2.18 ポートアウトプットイネーブル 2/ポートアウトプットイネーブル 3

表 2.60 にポートアウトプットイネーブル 2/ポートアウトプットイネーブル 3 の概要比較を、表 2.61 にポートアウト プットイネーブル 2/ポートアウトプットイネーブル 3 のレジスタ比較を示します。

表 2.60 ポートアウトプットイネーブル 2/ポートアウトプットイネーブル 3 の概要比較

項目	RX130(POE2a)	RX660(POE3a)
出力停止時の端子の状態	ハイインピーダンス	ハイインピーダンス
ハイインピーダンス制御対象端子	● MTU の出力端子 - MTU0 端子 (MTIOC0A, MTIOC0B, MTIOC0C, MTIOC0D) - MTU3 端子 (MTIOC3B, MTIOC3D) - MTU4 端子 (MTIOC4A, MTIOC4B, MTIOC4C, MTIOC4D)	● MTU の出力端子 - MTU0 端子 (MTIOCOA, MTIOCOB, MTIOCOC, MTIOCOD) - MTU3 端子 (MTIOC3B, MTIOC3D) - MTU4 端子 (MTIOC4A, MTIOC4B, MTIOC4C, MTIOC4D) - MTU6 端子 (MTIOC6B, MTIOC6D) - MTU7 端子 (MTIOC7A, MTIOC7B, MTIOC7C, MTIOC7D)
ハイインピーダンス要求 発生条件	 入力端子の変化 POE0#~POE3#、POE8#端子に信号が 入力されたとき 出力端子の短絡 以下の組み合わせの出力信号レベル(アクティブレベル)が1サイクル以上一致 (短絡)したとき 【MTU 相補 PWM 出力端子】 MTIOC3B と MTIOC3D MTIOC4A と MTIOC4C MTIOC4B と MTIOC4D SPOER レジスタを設定したとき 	 入力端子の変化 POE0#、POE4#、POE8#、POE10#、 POE11#端子に信号が入力されたとき 出力端子の短絡 以下の組み合わせの出力信号レベル(アクティブレベル)が1サイクル以上一致(短絡)したとき 【MTU 相補 PWM 出力端子】 MTIOC3Bと MTIOC3D MTIOC4Aと MTIOC4C MTIOC4Bと MTIOC4D MTIOC6Bと MTIOC6D MTIOC7Aと MTIOC7C MTIOC7Bと MTIOC7D SPOER レジスタを設定したとき
	• メインクロック発生回路の発振停止を検 出したとき	メインクロック発生回路の発振停止を検出したとき
機能	● POE0#~POE3#、POE8#の各入力端子に立ち下がりエッジ、PCLK/8 クロックごとに 16 回、PCLK/16 クロックごとに 16 回、PCLK/128 クロックごとに 16 回の Low サンプリングが設定可能 ● POE0#~POE3#端子の立ち下がりエッジまたは Low サンプリングによって、MTU 相補 PWM 出力端子をハイインピーダンスに設定可能 POE8#端子の立ち下がりエッジまたは Low サンプリングによって、MTU0 出力端子をハイインピーダンスに設定可能	 POE0#、POE4#、POE8#、POE10#、POE11#の各入力端子に立ち下がりエッジ、PCLK/8×16 回、PCLK/16×16 回、PCLK/128×16 回の Low サンプリングの設定が可能です POE0#、POE4#、POE8#、POE10#、POE11#端子の立ち下がりエッジ、または Low サンプリングによって、すべての制御対象端子の出力をハイインピーダンスにできます

項目	RX130(POE2a)	RX660(POE3a)
機能	● クロック発生回路が発振停止した場合、MTU 相補 PWM 出力端子および MTU0 出力端子をハイインピーダンス に設定可能	● クロック発生回路の発振停止を検出した場合、すべての制御対象端子の出力をハイインピーダンスにできます
	● MTU 相補 PWM 出力端子の出力レベル を比較し、同時にアクティブレベル出 力が 1PCLK クロック以上続いた場合、 MTU 相補 PWM 出力端子をハイイン ピーダンスに設定可能	● MTU 相補 PWM 出力端子の出力レベルを比較し、同時にアクティブレベル出力が 1 サイクル以上続いた場合、MTU相補 PWM 出力端子の出力をハイインピーダンスにできます
	● POE のレジスタ書き込みをすること で、MTU 相補 PWM 出力端子および MTU0 出力端子をハイインピーダンス に設定可能	● POE3 のレジスタの設定により、すべ ての制御対象端子の出力をハイイン ピーダンスにできます
	● POE0#~POE3#、POE8#の入力レベル 検出結果または MTU 相補 PWM 出力端 子の出力レベルの比較結果により、そ れぞれの割り込みを発生	◆ 入力レベルのサンプリングまたは出力 レベルの比較結果により、それぞれ割 り込みの発生が可能です

表 2.61 ポートアウトプットイネーブル 2/ポートアウトプットイネーブル 3 のレジスタ比較

レジスタ	ビット	RX130(POE2a)	RX660(POE3a)
ICSR1	POE1M[1:0]	POE1 モ―ド選択ビット	_
	POE2M[1:0]	POE2 モ―ド選択ビット	_
	POE3M[1:0]	POE3 モード選択ビット	_
	POE1F	POE1 フラグ	_
	POE2F	POE2 フラグ	_
	POE3F	POE3 フラグ	_
ICSR2	POE8M[1:0]	POE8 モ―ド選択ビット	_
	POE4M[1:0]	_	POE4 モ―ド選択ビット
	POE8E	POE8 ハイインピーダンス許可ビット	_
	POE8F	POE8 フラグ	_
	POE4F	—	POE4 フラグ
ICSR3	OSTSTE	OSTST ハイインピーダンス	_
		許可ビット	
	OSTSTF	OSTST ハイインピーダンス	_
		フラグ	
	POE8M[1:0]	_	POE8 モード選択ビット
	PIE3	_	ポート割り込み許可3ビット
	POE8E	_	POE8 ハイインピーダンス許
			可ビット
	POE8F	_	POE8 フラグ
ICSR4	_	_	入力レベルコントロ―ル/ステ―タス
			レジスタ 4
ICSR5	_	<u> </u>	入力レベルコントロール/ステータス
			レジスタ 5
ICSR6	_	_	入力レベルコントロ―ル/ステ―タス
			レジスタ 6
OCSR2	_	_	出力レベルコントロール / ステータ スレジスタ 2
AL D4			アクティブレベルレジスタ1
ALR1	— — — — — — — — — — — — — — — — — — —	MATILO MATILA W. +	MTU3, MTU4 端子
SPOER	CH34HIZ(RX130)	MTU3、MTU4 出力 ハイインピ―ダンス許可ビット	M1U3, M1U4 蝙子 ハイインピ―ダンス許可ビット
	MTUCH34HIZ (RX660)	ハイインに一タン人計判しット 	ハイインに一タンへ計判にクト

レジスタ	ビット	RX130(POE2a)	RX660(POE3a)
SPOER	MTUCH67HIZ	_	MTU6, MTU7 端子
			ハイインピーダンス許可ビット
	CH0HIZ(RX130)	MTU0 出力	MTU0 端子
	MTUCH0HIZ	ハイインピ―ダンス許可ビット (b1)	ハイインピ―ダンス許可ビット (b2)
	(RX660)		
POECR1	PE0ZE(RX130)	MTIOC0A	MTIOC0A 端子
	MTU0AZE	ハイインピ―ダンス許可ビット	ハイインピーダンス許可ビット
	(RX660)		
	PE1ZE(RX130)	MTIOC0B	MTIOC0B 端子
	MTU0BZE	ハイインピ―ダンス許可ビット	ハイインピーダンス許可ビット
	(RX660)		
	PE2ZE(RX130)	MTIOCOC	MTIOCOC 端子
	MTU0CZE	ハイインピ―ダンス許可ビット	ハイインピーダンス許可ビット
	(RX660)		
	PE3ZE(RX130)	MTIOCOD	MTIOCOD 端子
	MTU0DZE	│ハイインピ―ダンス許可ビット │	ハイインピーダンス許可ビット
205020	(RX660)		
POECR2	_	ポートアウトプットイネ—ブル コントロ—ルレジスタ 2	ポートアウトプットイネ—ブル コントロ—ルレジスタ 2
		3210-2232	3214=2022432
		 POECR2 は、8 ビットレジスタです。	 POECR2 は、16 ビットレジスタで
			t
	MTU7BDZE	_	MTIOC7B/MTIOC7D 端子
			ハイインピーダンス許可ビット
	MTU7ACZE	_	MTIOC7A/MTIOC7C 端子
			ハイインピーダンス許可ビット
	MTU6BDZE	-	MTIOC6B/MTIOC6D 端子
			ハイインピーダンス許可ビット
	P3CZEA(RX130)	MTU ポート 3	MTIOC4B/MTIOC4D 端子
	MTU4BDZE	ハイインピ―ダンス許可ビット (b4)	ハイインピ―ダンス許可ビット (b8)
	(RX660)	-	
	P2CZEA(RX130)	MTU ポート 2	MTIOC4A/MTIOC4C 端子
	MTU4ACZE	ハイインピ―ダンス許可ビット (b5)	ハイインピ―ダンス許可ビット (b9)
	(RX660)	MTU ポート 1	MTIOC3B/MTIOC3D 端子
	P1CZEA(RX130)	MTU 小― ト 1 ハイインピ―ダンス許可ビット (b6)	MTIOC3B/MTIOC3D 端子 ハイインピ―ダンス許可ビット(b10)
	MTU3BDZE (RX660)	ハイインに一メンス計列とッド (50)	ハイインに一メンス計画 こうド(b10)
POECR4	(IXX000)	_	 ポートアウトプットイネ—ブル
I OLOIG			コントロールレジスタ 4
POECR5	_	_	ポートアウトプットイネーブル
			コントロ―ルレジスタ 5
M0SELR1	_	_	MTU0 端子選択レジスタ 1
M0SELR2	_		MTU0 端子選択レジスタ 2
M3SELR	_	_	MTU3 端子選択レジスタ
M4SELR1	_	_	MTU4 端子選択レジスタ 1
M4SELR2	_	_	MTU4 端子選択レジスタ 2
M4SELR2	_	<u> </u>	MTU4 端子選択レジスタ 2

2.19 8 ビットタイマ

表 2.62 に 8 ビットタイマの概要比較を、表 2.63 に 8 ビットタイマのレジスタ比較を示します。

表 2.62 8 ビットタイマの概要比較

項目	RX130(TMR)	RX660(TMRb)
カウントクロック	 内部クロック: PCLK/1、PCLK/2、PCLK/8、PCLK/32、PCLK/64、PCLK/1024、PCLK/8192 外部クロック:外部カウントクロック 	 内部クロック: PCLK/1、PCLK/2、PCLK/8、PCLK/32、PCLK/64、PCLK/1024、PCLK/8192 外部クロック:外部カウントクロック
チャネル数	(8 ビット×2 チャネル)×2 ユニット	(8 ビット×2 チャネル)×2 ユニット
コンペアマッチ	 8 ビットモード (コンペアマッチ A、コンペアマッチ B) 16 ビットモード (コンペアマッチ B) 	● 8 ビットモード (コンペアマッチ A、コンペアマッチ B) ● 16 ビットモード (コンペアマッチ A、コンペアマッチ B)
カウンタクリア	コンペアマッチ A、コンペアマッチ B、 外部カウンタリセット信号から選択	コンペアマッチ A、コンペアマッチ B、 外部カウンタリセット信号から選択
タイマ出力	任意のデュ―ティ比のパルス出力、 PWM 出力	任意のデューティ比のパルス出力、 PWM 出力
2 チャネルの カスケード接続	● 16 ビットカウントモード TMR0 を上位、TMR1 を下位(TMR2 を上 位、TMR3 を下位)とする 16 ビットタイマ	● 16 ビットカウントモ―ド TMR0 を上位、TMR1 を下位(TMR2 を上 位、TMR3 を下位)とする 16 ビットタイマ
	● コンペアマッチカウントモード TMR1 は TMR0 のコンペアマッチをカウ ント(TMR3 は TMR2 のコンペアマッチを カウント)	● コンペアマッチカウントモ―ド TMR1 は TMR0 のコンペアマッチをカウ ント(TMR3 は TMR2 のコンペアマッチを カウント)
割り込み要因	コンペアマッチ A、コンペアマッチ B、 オーバフロー	コンペアマッチ A、コンペアマッチ B、 オーバフロー
イベントリンク機能 (出力)	コンペアマッチ A、コンペアマッチ B、 オーバフロー(TMR0,2)	コンペアマッチ A、コンペアマッチ B、 オーバフロー(TMR0~ <mark>3</mark>)
イベントリンク機能 (入力)	イベント受付により、3種類のうち1つの 動作が可能 (1) カウントスタート動作(TMR0,2) (2) イベントカウンタ動作(TMR0,2) (3) カウントリスタート動作(TMR0,2)	イベント受付により、3種類のうち1つの 動作が可能 (1) カウントスタート動作(TMR0~3) (2) イベントカウンタ動作(TMR0~3) (3) カウントリスタート動作(TMR0~3)
A/D コンバータの変換 開始トリガ	_	TMR0、TMR2 のコンペアマッチ A
DTC の起動	コンペアマッチ A 割り込み、 コンペアマッチ B 割り込みにより起動可能	コンペアマッチ A 割り込み、 コンペアマッチ B 割り込みにより起動可能
SCI のボーレート クロック生成	SCI のボーレートクロックを生成	SCI の基本クロックを生成
REMC 受信クロック 生成	REMC(リモコン信号受信機能)の 動作クロックを生成	REMC(リモコン信号受信機能)の 動作クロックを生成
消費電力低減機能	ユニットごとにモジュ―ルストップ状態への 遷移が可能	ユニットごとにモジュ―ルストップ状態への 遷移が可能

表 2.63 8 ビットタイマのレジスタ比較

レジスタ	ビット	RX130(TMR)	RX660(TMRb)
TCSR	ADTE	_	A/D トリガ許可ビット

2.20 コンペアマッチタイマ

表 2.64 にコンペアマッチタイマのレジスタ比較を示します。

表 2.64 コンペアマッチタイマのレジスタ比較

レジスタ	ビット	RX130(CMT)	RX660(CMT)
CMSTR1	_	_	コンペアマッチタイマスタートレジスタ 1

2.21 リアルタイムクロック

表 2.65 にリアルタイムクロックの概要比較を、表 2.66 にリアルタイムクロックのレジスタ比較を示します。

表 2.65 リアルタイムクロックの概要比較

項目	RX130(RTCc)	RX660(RTCC)
カウントモード	カレンダカウントモード/	カレンダカウントモード/
カウントソース		
時計/カレンダ機能		
カウントソース	バイナリカウントモード サブクロック (XCIN) ● カレンダカウントモード 年、月、、日、曜日表示 12 時間/24 時間 30 秒ま満は 00 秒上げ 30 秒調整機能 (30 秒以降能 16 ビットットで 17 で 17 で 18 で 18 で 19 で 18 で 19 で 18 で 19 で 19	 バイナリカウントモード サブクロック (XCIN) ● カレンダカウントモード 年、月、、日、、砂を カウント、BCD 表示 12 時間/24 時間 30 秒はは 100 秒に 切りるうと4 時能 (30 砂はは 1分にかします) うるうペリカットでカウット、 バイモード・クス・モーウット・ バイーード・クス・アッチ・ト・バイー・ド・クス・アッチ・アット・バイー・ド・クス・アットでカウット・バイー・ド・クス・アッチ・アのボール・グール・グール・グール・グール・グール・グール・グール・グール・グール・グ
	R64CNT レジスタの読み出しタイミング	R64CNT レジスタの読み出しタイミング

項目	RX130(RTCc)	RX660(RTCC)
時間キャプチャ機能		時間キャプチャイベント入力端子の エッジ検出によって、時間のキャプチャが可能 イベント入力ごとに、月、日、時、分、秒を キャプチャ、または 32 ビットバイナリカウ ンタ値をキャプチャ
イベントリンク機能	_	周期イベント出力

表 2.66 リアルタイムクロックのレジスタ比較

レジスタ	ビット	RX130(RTCc)	RX660(RTCC)
RCR3	RTCEN	サブクロック発振器制御ビット	RTC 許可ビット
			0 DTO (m ±
		0:サブクロック発振器停止	0:RTC 無効
		1:サブクロック発振器動作	1:RTC 有効
	RTCDV[2:0]	サブクロック発振器ドライブ能力制御	_
		ビット	
RCR4	_	_	RTC コントロ―ルレジスタ 4
RTCCRn	_	_	時間キャプチャ制御レジスタ n
			(n = 0~2)
RSECCPn	_	_	秒キャプチャレジスタ n(n=0~2)
BCNT0CPn			BCNTO キャプチャレジスタ n
			(n = 0~2)
RMINCPn	_	_	分キャプチャレジスタ n (n = 0~2)
BCNT1CPn			BCNT1 キャプチャレジスタ n
			(n = 0~2)
RHRCPn	_	_	時キャプチャレジスタ n(n=0~2)
BCNT2CPn			BCNT2 キャプチャレジスタ n
			(n = 0~2)
RDAYCPn	_	_	日キャプチャレジスタ n(n=0~2)
BCNT3CPn			/BCNT3 キャプチャレジスタ n
			(n = 0~2)
RMONCPn	_	_	月キャプチャレジスタ n(n=0~2)

2.22 独立ウォッチドッグタイマ

表 2.67 に独立ウォッチドッグタイマの概要比較を、表 2.68 に独立ウォッチドッグタイマのレジスタ比較を示します。

表 2.67 独立ウォッチドッグタイマの概要比較

項目	RX130(IWDTa)	RX660(IWDTa)
カウントソース	IWDT 専用クロック(IWDTCLK)	IWDT 専用クロック(IWDTCLK)
クロック分周比	1 分周/16 分周/32 分周/64 分周/ 128 分周/256 分周	1 分周/16 分周/32 分周/64 分周/ 128 分周/256 分周
カウント動作	14 ビットのダウンカウンタによる ダウンカウント	14 ビットのダウンカウンタによる ダウンカウント
カウント開始条件	 リセット後、自動的にカウント開始(オートスタートモード) リフレッシュ (IWDTRR レジスタに "00h" を書き込み後、 "FFh" を書き込む)により、カウント開始(レジスタスタートモード) 	 オートスタートモード:リセット解除後、自動的にカウント開始 レジスタスタートモード:リフレッシュ動作(IWDTRR レジスタに "00h"を書き込み後、 "FFh"を書き込む)により、カウント開始
カウント停止条件	 リセット(ダウンカウンタ、レジスタは初期値に戻る) アンダフロー、リフレッシュエラー発生時カウント再開(オートスタートモード:リセットもしくはノンマスカブル割り込み要求を出力後に自動でカウント再開、レジスタスタートモード:リフレッシュ後にカウント再開) 	 リセット(ダウンカウンタ、レジスタは初期値に戻る) 低消費電力状態(レジスタ設定による) アンダフロー、リフレッシュエラー発生時(レジスタスタートモード時のみ)
ウィンドウ機能	ウィンドウ開始/終了位置を設定可能(リフレッシュ許可/禁止期間)	ウィンドウ開始/終了位置を設定可能(リフレッシュ許可/禁止期間)
リセット出力要因	ダウンカウンタがアンダフローしたときリフレッシュ許可期間以外でリフレッシュを行った場合(リフレッシュエラー)	ダウンカウンタがアンダフローしたときリフレッシュ許可期間以外でリフレッシュを行った場合(リフレッシュエラー)
ノンマスカブル 割り込み要因	ダウンカウンタがアンダフローしたときリフレッシュ許可期間以外でリフレッシュを行った場合(リフレッシュエラー)	ダウンカウンタがアンダフローしたときリフレッシュ許可期間以外でリフレッシュを行った場合(リフレッシュエラー)
イベントリンク機能 (出力)		ダウンカウンタのアンダフローイベント 出力リフレッシュエラーイベント出力
カウンタ値の読み出し	IWDTSR レジスタを読み出すことで、ダウンカウンタのカウント値の読み出しが可能	IWDTSR レジスタを読み出すことで、ダウンカウンタのカウント値の読み出しが可能
出力信号(内部信号)	リセット出力割り込み要求出力スリープモードカウント停止制御出力	リセット出力割り込み要求出力スリープモードカウント停止制御出力
オートスタートモード (オプション機能選択レ ジスタ 0 (OFS0)制御)	 リセット後のクロック分周比の選択 (OFS0.IWDTCKS[3:0]ビット) 独立ウォッチドッグタイマのタイムアウト期間の選択(OFS0.IWDTTOPS[1:0]ビット) 独立ウォッチドッグタイマのウィンドウ開始位置の選択(OFS0.IWDTRPSS[1:0] 	 リセット後のクロック分周比の選択 (OFS0.IWDTCKS[3:0]ビット) 独立ウォッチドッグタイマのタイムアウト期間の選択(OFS0.IWDTTOPS[1:0]ビット) 独立ウォッチドッグタイマのウィンドウ開始位置の選択(OFS0.IWDTRPSS[1:0]
	ビット) ● 独立ウォッチドッグタイマのウィンドウ 終了位置の選択(OFS0.IWDTRPES[1:0] ビット)	ビット) ● 独立ウォッチドッグタイマのウィンドウ終了位置の選択(OFS0.IWDTRPES[1:0]ビット)

項目	RX130(IWDTa)	RX660(IWDTa)
オートスタートモード (オプション機能選択レ ジスタ 0 (OFS0)制御)	 リセット出力、または割り込み要求出力 の選択(OFS0.IWDTRSTIRQS ビット) スリープモード、ソフトウェアスタンバイモード、またはディープスリープモード遷移時のダウンカウント停止の選択(OFS0.IWDTSLCSTP ビット) 	 リセット出力、または割り込み要求出力 の選択(OFS0.IWDTRSTIRQS ビット) スリープモード、ソフトウェアスタンバイモード、ディープソフトウェアスタンバイモード、または全モジュールクロックストップモード遷移時のダウンカウント停止の選択(OFS0.IWDTSLCSTP ビット)
レジスタスタートモー ド(IWDT レジスタ制御)	 リフレッシュ動作後のクロック分周比の選択(IWDTCR.CKS[3:0]ビット) 独立ウォッチドッグタイマのタイムアウト期間の選択(IWDTCR.TOPS[1:0]ビット) 独立ウォッチドッグタイマのウィンドウ開始位置の選択(IWDTCR.RPSS[1:0]ビット) 独立ウォッチドッグタイマのウィンドウ終了位置の選択(IWDTCR.RPES[1:0]ビット) リセット出力、または割り込み要求出力の選択(IWDTRCR.RSTIRQS ビット) スリープモード、ソフトウェアスタンバイモード、またはディープスリープモード遷移時のダウンカウント停止の選択(IWDTCSTPR.SLCSTP ビット) 	 リフレッシュ動作後のクロック分周比の選択(IWDTCR.CKS[3:0]ビット) 独立ウォッチドッグタイマのタイムアウト期間の選択(IWDTCR.TOPS[1:0]ビット) 独立ウォッチドッグタイマのウィンドウ開始位置の選択(IWDTCR.RPSS[1:0]ビット) 独立ウォッチドッグタイマのウィンドウ終了位置の選択(IWDTCR.RPES[1:0]ビット) リセット出力、または割り込み要求出力の選択(IWDTRCR.RSTIRQS ビット) スリープモード、ソフトウェアスタンバイモード、ディープソフトウェスタンバイモード、または全モジュールクロックストップモード遷移時のダウンカウント停止の選択(IWDTCSTPR.SLCSTP ビット)

表 2.68 独立ウォッチドッグタイマのレジスタ比較

レジスタ	ビット	RX130(IWDTa)	RX660(IWDTa)
IWDTRCR	RSTIRQS	リセット割り込み要求選択ビット	リセット割り込み要求選択ビット
		0: ノンマスカブル割り込み要求出力を 許可 1: リセット出力を許可	0: ノンマスカブル割り込み要求、 または割り込み要求出力を許可 1: リセット出力を許可
IWDTCSTPR	SLCSTP	IWDT カウント停止コントロール レジスタ 0: カウント停止無効 1: スリープモード、 ソフトウェアスタンバイモード、 およびディープスリープモード 遷移時のカウント停止有効	IWDT カウント停止コントロール レジスタ 0: カウント停止無効 1: スリープモード、 ソフトウェアスタンバイモード、 ディープソフトウェア スタンバイモード、 および全モジュールクロック ストップモード遷移時の カウント停止有効

2.23 シリアルコミュニケーションインタフェース

表 2.69 にシリアルコミュニケーションインタフェースの概要比較を、表 2.70 に SCI チャネル別仕様比較 を、表 2.71 にシリアルコミュニケーションインタフェースのレジスタ比較を示します。

表 2.69 シリアルコミュニケーションインタフェースの概要比較

J	頁目	RX130(SCIg,SCIh)	RX660(SCIk,SCIm,SCIh)
チャネル数		● SCIg:6チャネル	
			● SClk: 10 チャネル
			• SCIm: 2 チャネル
		● SCIh: 1 チャネル	● SCIh: 1 チャネル
シリアル通信	方式	● 調歩同期式	● 調歩同期式
		● クロック同期式	● クロック同期式
		スマートカードインタフェース	● スマートカードインタフェース
		● 簡易 I ² C バス	● 簡易 I ² C バス
		● 簡易 SPI バス	● 簡易 SPI バス
転送速度		ボーレートジェネレータ内蔵により任意	ボーレートジェネレータ内蔵により任意
		のビットレ―トを設定可能	のビットレ―トを設定可能
全二重通信		● 送信部:ダブルバッファ構成による	● 送信部:ダブルバッファ構成による
		連続送信が可能	連続送信が可能
		● 受信部:ダブルバッファ構成による	● 受信部:ダブルバッファ構成による
		連続受信が可能	連続受信が可能
デ―タ転送		LSB ファースト/	LSB ファースト/
入出力信号レ	ベル反転	MSB ファースト選択可能	MSB ファースト選択可能 入力信号、出力信号のレベルをそれぞれ
八山川信号レ	・、ル 及 #仏		大力信号、山力信号のレベルをそれぞれ 独立して反転可能
割り込み要因		● 送信終了、送信デ―タエンプティ、受	● 送信終了、送信デ―タエンプティ、受
		信デ―タフル、受信エラ―	信デ―タフル、受信エラ―、受信デー
			タレディ、デ―ター致
		● 開始条件/再開始条件/停止条件生成終了(簡易 I ² C モード用)	● 開始条件/再開始条件/停止条件生成終了(簡易 I ² C モード用)
消費電力低減		チャネルごとにモジュールストップ状態	チャネルごとにモジュールストップ状態
		への遷移が可能	への遷移が可能
調歩同期式	デ―タ長	7 ビット/8 ビット/9 ビット	7 ビット/8 ビット/9 ビット
モード	送信ストップ ビット	1 ビット/2 ビット	1 ビット/2 ビット
	パリティ機能	偶数パリティ/奇数パリティ/	偶数パリティ/奇数パリティ/
		パリティなし	パリティなし
	受信エラ— 検出機能	パリティエラ―、オ―バランエラ―、 フレ―ミングエラ―	パリティエラ―、オ―バランエラ―、 フレ―ミングエラ―
	ハードウェア	CTSn#端子、RTSn#端子を用いた送受信	CTSn#端子、RTSn#端子を用いた送受信
	フロ―制御	制御が可能	制御が可能
	送受信 FIFO	_	送信 16 段、受信 16 段の FIFO を利用可
			能(SCI10,SCI11)
	デ―ター致	_	受信データと比較データレジスタの内容
	検出		を比較して、値が一致すると割り込み要 求を生成可能
	スタート	Low または立ち下がりエッジを選択可能	Low または立ち下がりエッジを選択可能
	ビットの検出		
	受信データサ	_	受信データのサンプリングポイントをデ
	ンプリングタ イミング調整		―タの中央を基点に前後に変更可能
	送信信号変化	_	│ │ 送信デ―タの立ち下がりエッジまたは立
	タイミング調		ち上がりエッジのいずれかを遅延させる
	整		ことが可能

Ij	 頁目	RX130(SCIg,SCIh)	RX660(SClk,SClm,SClh)
調歩同期式モード	ブレ―ク検出	フレーミングエラ―発生時、RXDn 端子 のレベルを直接リードすることでブレー クを検出可能	フレーミングエラー発生時、RXDn 端子 のレベルを直接読み出す、または SPTR.RXDMON フラグを読み出す ことでブレークを検出可能
	クロック ソ―ス	内部クロック/外部クロックの選択が可能TMR からの転送レートクロック入力が可能(SCI5, SCI6, SCI12)	内部クロック/外部クロックの選択が可能TMR からの転送レートクロック入力が可能(SCI5, SCI6 SCI12)
	倍速モ―ド	ボーレートジェネレータ倍速モードを 選択可能	ボーレートジェネレータ倍速モードを 選択可能
	マルチプロ セッサ 通信機能	複数のプロセッサ間のシリアル通信機能	複数のプロセッサ間のシリアル通信機能
	ノイズ除去	RXDn 端子入力経路にデジタルノイズ フィルタを内蔵	RXDn 端子入力経路にデジタルノイズ フィルタを内蔵
クロック同	デ―タ長	8 ビット	8 ビット
期式モード	受信エラ―の 検出	オーバランエラー	オーバランエラー
	ハードウェア フロ―制御	CTSn 端子、RTSn 端子を用いた送受信 制御が可能	CTSn#端子、RTSn#端子を用いた送受信 制御が可能
スマ―トカ ―ドインタ	エラ―処理	● 受信時パリティエラ―を検出するとエ ラ―シグナルを自動送出	● 受信時パリティエラ―を検出するとエ ラ―シグナルを自動送出
フェースモ ード		● 送信時エラ―シグナルを受信するとデ ―タを自動再送信	● 送信時エラ―シグナルを受信するとデ ―タを自動再送信
	デ―タタイプ	ダイレクトコンベンション/ インバースコンベンションをサポート	ダイレクトコンベンション/ インバースコンベンションをサポート
簡易 I ² C モ ード	通信 フォーマット	I ² C バスフォーマット	I ² C バスフォーマット
	動作モード	マスタ(シングルマスタ動作のみ)	マスタ(シングルマスタ動作のみ)
	転送速度	ファストモード対応	ファストモ―ド対応
	ノイズ除去	SSCLn、SSDAn 入力経路にデジタル ノイズフィルタを内蔵ノイズ除去幅調整可能	SSCLn、SSDAn 入力経路にデジタル ノイズフィルタを内蔵ノイズ除去幅調整可能
簡易 SPI モ	デ―タ長	8 ビット	8 ビット
一ド	エラ―の検出	オ―バランエラ―	オ―バランエラ―
	SS 入力端子 機能	SSn#端子が High のとき、出力端子をハ イインピーダンスにすることが可能	SSn#端子が High のとき、出力端子をハ イインピーダンスにすることが可能
	クロック設定	クロック位相、クロック極性の設定を 4 種類から選択可能	クロック位相、クロック極性の設定を 4 種類から選択可能
拡張シリアルモード	Start Frame 送信	● Break Field Low width の出力が可能/出 力完了割り込み機能あり	● Break Field Low width の出力が可能/出 力完了割り込み機能あり
(SCI12 のみ 対応)		● バス衝突検出機能あり/検出割り込み機 能あり	バス衝突検出機能あり/検出割り込み機能あり

т:	5 D	DV120/SCIG SCIb)	DV660/SCIk SCIm SCIh)
拡張シリア ルモード (SCI12 のみ 対応)	頁目 Start Frame 受信	RX130(SCIg,SCIh) Break Field Low width の検出が可能/ 検出完了割り込み機能あり Control Field 0、Control Field 1 の データ比較/一致割り込み機能あり Control Field 1 にはプライマリ/セカン ダリの 2 種類の比較データを設定可能 Control Field 1 にプライオリティイン タラプトビットを設定可能	RX660(SCIk,SCIm,SCIh) Break Field Low width の検出が可能/検出完了割り込み機能あり Control Field 0、Control Field 1 のデータ比較/一致割り込み機能あり Control Field 1 にはプライマリ/セカンダリの 2 種類の比較データを設定可能 Control Field 1 にプライオリティインタラプトビットを設定可能
	入出力制御	 Break Field がない Start Frame にも対応可能 Control Field 0 がない Start Frame にも対応可能 ビットレート測定機能あり TXDX12/RXDX12 信号の極性選択が可な 	 Break Field がない Start Frame にも対応可能 Control Field 0 がない Start Frame にも対応可能 ビットレート測定機能あり TXDX12/RXDX12 信号の極性選択が可なな
	機能	 能 RXDX12 信号にデジタルフィルタ機能を設定可能 RXDX12 端子と TXDX12 端子を兼用した半二重通信が可能 RXDX12 端子受信データサンプリングタイミング選択可能 	 能 RXDX12 信号にデジタルフィルタ機能を設定可能 RXDX12 端子と TXDX12 端子を兼用した半二重通信が可能 RXDX12 端子受信データサンプリングタイミング選択可能
	タイマ機能	リロードタイマ機能として使用可能	リロードタイマ機能として使用可能
ビットレート モジュレーシ:	ョン機能	内蔵ボーレートジェネレータの出力補正 により誤差を低減可能	内蔵ボーレートジェネレータの出力補正 により誤差を低減可能
イベントリング	ク機能	 エラ―(受信エラ―・エラ―シグナル検出)イベント出力 受信データフルイベント出力 送信データエンプティイベント出力 送信終了イベント出力 	 エラー(受信エラー・エラーシグナル検出)イベント出力 受信データフルイベント出力 送信データエンプティイベント出力 送信終了イベント出力

表 2.70 SCI チャネル別仕様比較

項目	RX130(SCIg,SCIh)	RX660(SClk,SClm,SClh)
調歩同期式モード	SCI0 ,SCI1 ,SCI5 ,SCI6 ,SCI8 ,SCI9 ,SCI12	SCI0, SCI1, SCI2, SCI3, SCI4, SCI5, SCI6
		SCI7, SCI8, SCI9, SCI10, SCI11, SCI12
クロック同期式モード	SCI0 ,SCI1 ,SCI5 ,SCI6 ,SCI8 ,SCI9 ,SCI12	SCI0, SCI1, SCI2, SCI3, SCI4, SCI5 ,SCI6
		SCI7, SCI8, SCI9, SCI10, SCI11, SCI12
スマートカードインタフェ	SCI0 ,SCI1 ,SCI5 ,SCI6 ,SCI8 ,SCI9 ,SCI12	SCI0, SCI1, SCI2, SCI3, SCI4, SCI5 ,SCI6
ースモード		SCI7, SCI8, SCI9, SCI10, SCI11, SCI12
簡易 I ² C モ—ド	SCI0 ,SCI1 ,SCI5 ,SCI6 ,SCI8 ,SCI9 ,SCI12	SCI0, SCI1, SCI2, SCI3, SCI4, SCI5 ,SCI6
		SCI7, SCI8, SCI9, SCI10, SCI11, SCI12
簡易 SPI モード	SCI0 ,SCI1 ,SCI5 ,SCI6 ,SCI8 ,SCI9 ,SCI12	SCI0, SCI1, SCI2, SCI3, SCI4, SCI5 ,SCI6
		SCI7, SCI8, SCI9, SCI10, SCI11, SCI12
FIFO モード	_	SCI10 ,SCI11
デ―ター致検出	_	SCI0, SCI1, SCI2, SCI3, SCI4, SCI5 ,SCI6
		SCI7, SCI8, SCI9, SCI10, SCI11
拡張シリアルモード	SCI12	SCI12
TMR クロック入力	SCI5 ,SCI6 ,SCI12	SCI5 ,SCI6 ,SCI12
イベントリンク機能	SCI5	SCI5

項目	RX130(SCIg,SCIh)	RX660(SClk,SClm,SClh)
周辺モジュ―ルクロック		PCLKA: SCI10, SCI11
	PCLKB: SCI0,SCI1,SCI5,SCI6,SCI8,SCI9,SCI12	PCLKB: SCI0, SCI1, SCI2, SCI3, SCI4, SCI5, SCI6 SCI7, SCI8, SCI9, SCI12

表 2.71 シリアルコミュニケーションインタフェースのレジスタ比較

レジスタ	ビット	RX130(SCIg,SCIh)	RX660(SClk,SClm,SClh)
FRDR	_	_	受信 FIFO データレジスタ
FTDR	_	_	送信 FIFO データレジスタ
SCR	MPIE	マルチプロセッサインタラプト	マルチプロセッサインタラプト
		イネ―ブルビット	イネ―ブルビット
		(調歩同期式モ―ドで、SMR.MP ビッ	(調歩同期式モ―ドで、SMR.MP ビッ
		ト=1 のとき有効)	ト=1 のとき有効)
		0:通常の受信動作	0:通常の受信動作
		1:マルチプロセッサビットが"0"の受	1:マルチプロセッサビットが"0"の受
		信データは読み飛ばし、	信データは読み飛ばし、
		SSR.ORER,FER の各ステータ スフラグのセット("1")を禁	SSR.RDRF,ORER,FER の各ステ ―タスフラグのセット("1")を禁止
		上します。マルチプロセッサ	ーダスフラグのセット(1)を景正 します。マルチプロセッサビット
		ビットが"1"のデータを受信す	が"1"のデータを受信すると、MPIE
		ると、MPIE ビットは自動的に"0"	ビットは自動的に"0"になり、通常
		になり、通常の受信動作に	の受信動作に戻ります
SSR		戻ります	2.117117= 571575
(RX130)	-	シリアルステータスレジスタ 	シリアルステータスレジスタ
SSR/SSRFIFO			非スマートカードインタフェースモー
(RX660)			ドかつ FIFO モードのとき
			(SCMR.SMIF ビット = 0、
			FCR.FM ビット = 1)
	DR	_	受信データレディフラグ
			0:受信中、または受信 FIFO が空
			1:受信完了、かつ受信 FIFO 内の
			データ数がしきい値未満
	TEND	-	トランスミットエンドフラグ
			0:キャラクタを送信中
	PER		1:キャラクタを送信終了 パリティエラーフラグ
	PER	_	ハリティエラーフラク
			0:パリティエラーの発生なし
			1:パリティエラーの発生あり
	FER		フレーミングエラーフラグ
			0:フレーミングエラーの発生なし
			1:フレーミングエラーの発生あり

レジスタ	ビット	RX130(SClg,SClh)	RX660(SClk,SClm,SClh)
SSR (RX130)	ORER	_	オーバランエラーフラグ
SSR/SSRFIFO			0:オーバランエラーの発生なし
(RX660)			1:オーバランエラーの発生あり
	RDF	_	受信 FIFO フルフラグ
			0:受信 FIFO 内の未読データ数がし
			きい値未満
			1:受信 FIFO 内の未読データ数がし
			きい値以上
	TDFE	-	送信 FIFO エンプティフラグ
			0:送信 FIFO 内の未送信データ数が
			しきい値を超えた
			1:送信 FIFO 内の未送信データ数が
			しきい値以下
SEMR	ITE	_	即時送信許可ビット
	ABCSE	_	調歩同期基本クロックセレクト
			拡張ビット
FCR	<u> </u>	_	FIFO コントロールレジスタ
FDR	_	_	FIFO データカウントレジスタ
LSR	<u> </u>	_	ラインステータスレジスタ
CDR	T-	_	比較デ―タレジスタ
DCCR	1-	_	デ―タ比較制御レジスタ
SPTR	1-	_	シリアルポートレジスタ
TMGR	_	_	送受信タイミング選択レジスタ

2.24 リモコン信号受信機能

表 2.72 にリモコン信号受信機能の概要比較を、表 2.73 にリモコン信号受信機能のレジスタ比較を示します。

表 2.72 リモコン信号受信機能の概要比較

項目	RX130(REMC)	RX660(REMCa)
外部パルス入力	REMC0:	REMC0:
	PMC0	PMC0
	REMC1:	
	PMC1	
動作クロック源	REMC0:	REMC0:
2311 2	IWDTCLK	1
	サブクロック	サブクロック
	HOCO クロック	
	TMR コンペアマッチ出力(TMO0)	TMR コンペアマッチ出力(TMO0)
	PCLKB	PCLKB
	REMK1:	
	IWDTCLK	
	サブクロック	
	HOCO クロック	
	TMR コンペアマッチ出力(TMO2)	
	PCLKB	
検査パターン	ヘッダパターン	ヘッダパターン
	データ "0" パターン データ "1" パターン	データ "0" パターン
	ナータ 1 ハターン 特殊データパターン	データ "1" パターン
受信バッファ	8バイト(64ビット)	特殊データパターン 8 バイト(64 ビット)
割り込み要求信号	REMC0:	REMC0:
司》2007安水后与	REMCIO	REMCIO
	REMC1: REMCI1	
割り込み要因	コンペアー致	コンペアー致
	受信エラー	受信エラー
	データ受信完了	データ受信完了
	受信バッファフル	受信バッファフル
	ヘッダパターン一致	ヘッダパターン一致
	データ "0" パターンまたはデータ "1" パ	データ "0" パターンまたはデータ "1" パ
	ターンの一致 特殊データパターン一致	ターンの一致 特殊データパターン一致
割り込みモード	付が、アメバメーン・玖	コンペアー致、データ受信完了、ヘッダパ
		ターン一致、ケースには、ベックハーターン一致、特殊データパターン一致の4つ
		の割り込み要因
		に対し、以下の2つの割り込みモードのどち
		らかを選択可能
		ノーマル割り込みモード
		いずれかの割り込み要求発生条件が成立した
		とき、割り込み要求が発生
		シーケンシャル割り込みモード
		許可されたすべての要因に対して割り込み要
		求発生条件が成立したとき、割り込み要求が
		発生
機能選択	入力信号反転	入力信号反転
	デジタルフィルタ(3度または2度一致)	デジタルフィルタ(3度または2度一致)
	パターンエンド設定	パターンエンド設定

項目	RX130(REMC)	RX660(REMCa)
消費電力低減機能	モジュールストップ状態への遷移が可能	モジュールストップ状態への遷移が可能
	低消費電力状態での信号受信、REMC 割り	低消費電力状態での信号受信、REMC 割り
	込み要求による低消費電力状態からの復帰が	込み要求による低消費電力状態からの復帰が
	可能	可能

表 2.73 リモコン信号受信機能のレジスタ比較

レジスタ	ビット	RX130(REMC)	RX660(REMCa)
REMCON1	CSRC[3:0]	動作クロック選択ビット	動作クロック選択ビット
		b6 b3 x 0 0 0 : IWDTCLK	b6 b3
		x 0 1 0 :TMR コンペアマッチ出力	x 0 1 0 : TMR コンペアマッチ出力
		x100 : サブクロック	x100:サブクロック
		x 1 0 1 : HOCO クロック/512	
		0 1 1 0 : PCLKB/64	0 1 1 0 : PCLKB/64
		1 1 1 0 : PCLKB/512	1 1 1 0 : PCLKB/512
			上記以外は設定しないでください
REMCPC	CPN[2:0] (RX130)	コンペアビット数指定ビット	コンペアビット数指定ビット
	CPN[3:0]	CPN[2:0]ビットの設定値を n とすると、	
	(RX660)	ビットn~ビット 0 を比較します	
		例 1) 設定値:0 の場合 REMCPD レジスタのビット 0 と、	
		REMDATO レジスタのビット 0 を比較	
		例 2)設定値:7 の場合	
		REMCPD レジスタのビット 7~ビット 0	
		と、REMDAT0 レジスタの	
		ビット 7~ビット 0 を比較	
			b3 b0
			0000: REMCPD レジスタのビット0と、 REMDATA0 レジスタのビット0 を比較
			0001:REMCPD レジスタのビット 1、ビット 0 と、REMDATA0 レジスタの
			ビット 1、ビット 0 を比較
			0 1 1 1 : REMCPD レジスタのビット 7~ ビット 0 と、REMDATA0 レジスタ のビット 7~ビット 0 を比較
			1 0 0 1 : REMCPD レジスタのビット 9~ ビット 0 と、REMDATA1 レジスタ
			のビット 1、ビット 0、REMDATA0 レジスタのビット 7~ビット 0 を
			比較
			1 1 1 1 : REMCPD レジスタのビット 15~
			ビット0と、REMDATA1 レジスタ
			のビット7~ビット0、REMDATA0
			レジスタのビット 7〜ビット 0 を 比較
			LL+X

レジスタ	ビット	RX130(REMC)	RX660(REMCa)
REMCPD	CPD[7:0] (RX130)	コンペア値設定ビット	コンペア値設定ビット
	CPD[15:0]	コンペア機能使用時に REMDAT0 レジスタ	コンペア機能使用時に REMDAT1、
	(RX660)	の内容と比較する値を設定	REMDAT0 レジスタの内容と比較
		してください。	する値を設定してください。
		REMCPC.CPN[2:0]ビットで、比較する	REMCPC. <mark>CPN[3:0]</mark> ビットで、比較する
		ビット数を設定できます	ビット数を設定できます
REMSTC	_	受信機能スタンバイコントロールレジスタ	_
HOSCR	_	HOCO クロック供給制御レジスタ	_

2.25 I²C バスインタフェース

表 2.74 に I2C バスインタフェースのレジスタ比較を示します。

表 2.74 I²C バスインタフェースのレジスタ比較

レジスタ	ビット	RX130(RIICa)	RX660(RIICa)
ICCR1	SDAI	SDA ラインモニタビット	SDA ラインモニタビット
		0.0000 = 45 /41	0.000.5 7.00.141.500
		0 : SDA0 ラインは Low 1 : SDA0 ラインは High	0 : SDAn ラインは Low 1 : SDAn ラインは High
	SCLI	SCL ラインモニタビット	SCL ラインモニタビット
	JOLI	301 74 74 25 27 1	301 74 24-317
		0 : SCL0 ラインは Low	0:SCLn ラインは Low
		1:SCL0 ラインは High	1:SCLn ラインは High
	SDAO	SDA 出力制御/モニタビット	SDA 出力制御/モニタビット
		● リード時	● リード時
		0:SDA0 端子を Low にしている	0 : SDAn 端子を Low にしている
		1:SDA0 端子を解放している	1:SDA <mark>n</mark> 端子を解放している
		● ライト時	● ライト時
		0:SDA0 端子を Low にする	0 : SDA <mark>n</mark> 端子を Low にする
		1:SDA0 端子を解放する	1:SDAn 端子を解放する
			(外部プルアップ抵抗により
	SCLO		High 出力)
	SCLO	SCL 出力制御/モニタビット	SCL 出力制御/モニタビット
		リード時	リード時
		0: SCL0 端子を Low にしている	0 : SCLn 端子を Low にしている
		1: SCL0 端子を解放している	1:SCL <mark>n</mark> 端子を解放している
		● ライト時	● ライト時
		0:SCL0 端子を Low にする	0:SCLn 端子を Low にする
		1: SCL0 端子を解放する	1:SCLn 端子を解放する
		(外部プルアップ抵抗により High 出力)	(外部プルアップ抵抗により High 出力)
	IICRST	I ² C バスインタフェース内部	I ² C バスインタフェース内部
		リセットビット	リセットビット
		┃ ┃0:RIIC リセット、内部リセット解除	0:RIIC リセット、内部リセット解除
		1:RIIC リセット、内部リセット状態	1:RIIC リセット、内部リセット状態
		(ビットカウンタのクリア、	(ビットカウンタのクリア、
		SCL0/SDA0 出力ラッチを解除)	SCLn/SDAn 出力ラッチを解除)
	ICE	I ² C バスインタフェース許可ビット	I ² C バスインタフェース許可ビット
		│ │0:禁止(SCL0、SDA0 端子非駆動状態)	│ │0:禁止(SCL <mark>n、</mark> SDA <mark>n</mark> 端子非駆動状態)
		1:許可(SCL0、SDA0 端子駆動状態)	1:許可(SCLn、SDAn 端子駆動状態)
		(IICRST ビットとの組み合わせで、	(IICRST ビットとの組み合わせで、
		RIIC リセット、内部リセットを選択)	RIIC リセット、内部リセットを選択)
ICMR2	TMOL	│ タイムアウト L カウント制御ビット │	タイムアウトLカウント制御ビット
		0:SCL0 ラインが Low 期間中の	0:SCLn ラインが Low 期間中の
		カウントアップを禁止	カウントアップを禁止
		1:SCL0 ラインが Low 期間中の	1: SCLn ラインが Low 期間中の
	TMOH	カウントアップを許可	カウントアップを許可
	INIOH	タイムアウト Η カウント制御ビット	タイムアウト Η カウント制御ビット
		0:SCL0 ラインが High 期間の	0:SCLn ラインが High 期間の
		カウントアップを禁止	カウントアップを禁止
		1:SCL0 ラインが High 期間の	1: SCLn ラインが High 期間の
		カウントアップを許可	カウントアップを許可

レジスタ	ビット	RX130(RIICa)	RX660(RIICa)
ICMR3	RDRFS	RDRF フラグセットタイミング 選択ビット	RDRF フラグセットタイミング 選択ビット
		0: SCL クロックの 9 クロック目の 立ち上がり時に"1"になる (8 クロック目の立ち下がりで SCL0 ラインを Low にホールドしない)	0:9個目の SCL の立ち上がり時に "1"になる (8 クロック目の立ち下がりで SCLn ラインを Low にホールド しない)
		1: SCL クロックの 8 クロック目の 立ち上がり時に"1"になる (8 クロック目の立ち下がりで SCL0 ラインを Low にホールドする) Low ホールドは ACKBT ビットへの 書き込みで解除	1:8 個目の SCL の立ち上がり時に "1"になる (8 クロック目の立ち下がりで SCLn ラインを Low にホールドする) Low ホールドは ACKBT ビットへの 書き込みで解除

2.26 シリアルペリフェラルインタフェース

表 2.75 にシリアルペリフェラルインタフェースの概要比較を、表 2.76 にシリアルペリフェラルインタフェースのレジスタ比較を示します。

表 2.75 シリアルペリフェラルインタフェースの概要比較

項目	RX130(RSPla)	RX660(RSPId)
チャネル数	1 チャネル	1 チャネル
RSPI 転送機能	 MOSI(Master Out Slave In)、MISO(Master In Slave Out)、SSL(Slave Select)、RSPCK(RSPI Clock)信号を使用して、SPI 動作(4 線式)/クロック同期式動作(3 線式)でシリアル通信が可能 送信のみの動作が可能 通信モード:全二重または送信のみを選択可能 RSPCKの極性を変更可能 RSPCKの位相を変更可能 	 MOSI(Master Out Slave In)、MISO(Master In Slave Out)、SSL(Slave Select)、RSPCK(RSPIClock)信号を使用して、SPI 動作(4 線式)/クロック同期式動作(3 線式)でシリアル通信が可能 通信モード:全二重または単方向(送信のみ)を選択可能 RSPCKの極性を変更可能 RSPCKの位相を変更可能
データフォーマット	 MSB ファースト/LSB ファーストの切り替え可能 転送ビット長を8、9、10、11、12、13、14、15、16、20、24、32 ビットから選択可能 送信/受信バッファは128 ビット 一度の送受信で最大4フレームを転送(1フレームは最大32 ビット) 	 MSB ファースト/LSB ファーストの切り替え可能 転送ビット長を8、9、10、11、12、13、14、15、16、20、24、32 ビットから選択可能 送信/受信バッファは 128 ビット 一度の送受信で最大 4 フレームを転送(1フレームは最大 32 ビット) 送受信データをバイト単位でスワップ可能 送受信データのロジックレベルを反転可能
ビットレート	 マスタモード時、内蔵ボーレートジェネレータで PCLK を分周して RSPCK を生成(分周比は 2~4096 分周) スレーブ時は、PCLK の最小 8 分周のクロックを、RSPCK として入力可能(RSPCK の最高周波数は PCLK の 8 分周) High 幅: PCLK の 4 サイクル、Low 幅: PCLK の 4 サイクル 	 マスタモード時、内蔵ボーレートジェネレータで PCLK を分周して RSPCK を生成(分周比は 2~4096 分周) スレーブ時は、PCLK の最小 4 分周のクロックを、RSPCK として入力可能(RSPCK の最高周波数は PCLK の 4 分周) High 幅: PCLK の 2 サイクル、Low 幅: PCLK の 2 サイクル
バッファ構成	送信および受信バッファはそれぞれダブルバッファ構造送信および受信バッファは 128 ビット	送信および受信バッファはそれぞれダブルバッファ構造送信および受信バッファは 128 ビット
エラ―検出	モードフォルトエラー検出オーバランエラー検出パリティエラー検出	モードフォルトエラー検出オーバランエラー検出パリティエラー検出アンダランエラー検出

項目	RX130(RSPla)	RX660(RSPId)
項目 SSL制御機能	RX130(RSPIa) 1 チャネルあたり 4 本の SSL 端子 (SSLA0~SSLA3) シングルマスタ設定時には、SSLA0~SSLA3 端子を出力 マルチマスタ設定時:SSLA0 端子は入力、SSLA1~SSLA3 端子は出力または未使用 スレーブ設定時:SSLA0 端子は入力、SSLA1~SSLA3 端子は未使用 SSL 出力のアサートから RSPCK 動作までの遅延(RSPCK 遅延)を設定可能 - 設定単位:1~8RSPCK - 設定単位:1RSPCK RSPCK 停止から SSL 出力のネゲートまでの遅延(SSL ネゲート遅延)を設定単位:1RSPCK - 設定単位:1RSPCK - 設定可能 - SSL ネゲート時の MOSI 信号値を設定可能 - SSL ネゲート時の MOSI 信号値を設定可能 - RSPCK 自動停止機能	RX660(RSPId) 1 チャネルあたり 4 本の SSL 端子 (SSLA0~SSLA3) シングルマスタ設定時には、SSLA0~SSLA3 端子を出力 マルチマスタ設定時:SSLA0 端子は入力、SSLA1~SSLA3 端子は出力または未使用 スレーブ設定時:SSLA0 端子は入力、SSLA1~SSLA3 端子は未使用 SSL 出力のアサートから RSPCK 動作までの遅延(RSPCK 遅延)を設定単位:1RSPCK 設定単位:1RSPCK RSPCK 停止から SSL 出力のネゲートまでの遅延(SSL ネゲート遅延)を設定可能 おでの遅延(SSL ネゲートのウェイト(次アクセスの SSL 出力アサートのウェイト(次アクセスの SSL 出力アサートのウェイト(次アクセスと遅延)を設定単位:1RSPCK SSL極性変更機能 最大 8 コマンドで構成された転送を連続してループ実行の項目を設定可能 SSL 信号値、ビデータ長、LSB/MSB ファースト、アクセス 遅延、 SSL 極性/位相、 バースト、 RSPCK 遅延、 SSL ネゲート時の MOSI 信号値を設定可能 SSL ネゲート時の MOSI 信号値を設定可能 SSL ネゲート時の MOSI 信号値を設定可能 RSPCK 自動停止機能 バースト転送時のデータバート間遅延
割り込み要因	● 割り込み要因 - 受信バッファフル割り込み - 送信バッファエンプティ割り込み - RSPI エラ―割り込み (モードフォルト、オーバラン、 パリティエラー)	を短縮可能 ● 割り込み要因 - 受信バッファフル割り込み - 送信バッファエンプティ割り込み - エラ―割り込み(モードフォルト、オーバラン、アンダラン、パリティエラー)
	- RSPI アイドル割り込み (RSPI アイドル)	- アイドル割り込み - 通信完了割り込み

項目	RX130(RSPla)	RX660(RSPId)
イベントリンク機能 (出力)		● 割り込み要因 - 受信バッファフルイベント - 送信バッファエンプティイベント - エラーイベント(モードフォルト、 オーバラン、アンダラン、 パリティエラー) - アイドルイベント - 通信完了イベント
その他の機能	 CMOS/オープンドレイン出力切り替え機能 RSPI 初期化機能 ループバックモード機能 	RSPI 初期化機能ループバックモード機能
消費電力低減機能	● モジュ―ルストップ状態への 設定が可能	● モジュ―ルストップ状態への 設定が可能

表 2.76 シリアルペリフェラルインタフェースのレジスタ比較

レジスタ	ビット	RX130(RSPIa)	RX660(RSPId)
SPCR	TXMD	通信動作モード選択ビット	通信動作モード選択ビット
		0:全二重同期式シリアル通信 1:送信動作のみのシリアル通信	0:全二重通信(受信回路動作) 1:送信のみの単方向通信(受信回路停止)
SPSR	MODF	モードフォルトエラーフラグ	モードフォルトエラーフラグ
		0:モードフォルトエラーなし	0:モードフォルトエラーなし、アンダラン エラーなし
		1:モードフォルトエラ―発生	1:モードフォルトエラ ーまたはアンダランエラー発生
	UDRF	_	アンダランエラ―フラグ
	SPCF	_	通信完了フラグ
SPDR	_	RSPI データレジスタ	RSPI データレジスタ
		可能アクセスサイズ	可能アクセスサイズ
		● ロングワード	● ロングワード
		(SPDCR.SPLW=1)	(SPDCR.SPLW=1,SPBYTE=0)
		• ワードアクセス	• ワードアクセス
		(SPDCR.SPLW=0)	(SPDCR.SPLW=0,SPBYTE=0)
			バイトアクセス(SPDCR.SPBYT=1)
SPDCR	SPBYT	_	RSPI バイトアクセス設定ビット
SPCR2	SPPE	パリティ許可ビット	パリティ許可ビット
		0:送信データパリティビットを 付加しない、受信データのパリティ	0:送信データにパリティビットを 付加しない、受信データのパリティ
		チェックを行わない	チェックを行わない
		1:送信データにパリティビットを付加し、	1:送信データにパリティビットを
		受信データのパリティチェックを行う (SPCR.TXMD=0 のとき)	付加する、受信データのパリティ チェックを行う
		(SFCR.TXMD=0 のとさ) 送信データにパリティビットを付加す	7 + 7 / 211 /
		るが、受信データのパリティチェック	
		は行わない(SPCR.TXMD=1 のとき)	
SPDCR2	_	_	RSPI データコントロールレジスタ 2
SPCR3	_	_	RSPI 制御レジスタ 3

2.27 CRC 演算器

表 2.77 に CRC 演算器の概要比較を、表 2.78 に CRC 演算器レジスタ比較を示します。

表 2.77 CRC 演算器の概要比較

項目	RX130(CRC)	RX660	(CRCA)
データサイズ	8 ビット	8ビット	32 ビット
CRC 演算対象データ	8n ビットのデータに対して CRC コードを生成 (n = 自然数)	8n ビットのデータに対して CRC コードを生成 (n = 自然数)	32n ビットのデータに対して CRC コードを生成 (n = 自然数)
CRC 演算処理方式	8 ビット並列実装	8 ビット並列実行	32 ビット並列実行
CRC 生成多項式	3 つの多項式から選択可能 ● 8 ビット CRC - X ⁸ + X ² + X + 1 ● 16 ビット CRC - X ¹⁶ + X ¹⁵ + X ² + 1 - X ¹⁶ + X ¹² + X ⁵ + 1	3 つの多項式から選択可能 ● 8 ビット CRC - X ⁸ + X ² + X + 1 ● 16 ビット CRC - X ¹⁶ + X ¹⁵ + X ² + 1 - X ¹⁶ + X ¹² + X ⁵ + 1	 32 ビット CRC X32 + X26 + X23 + X22 + X16 + X12 + X11 + X10 + X8 + X7 + X5 + X4 + X2 + X + 1 X32 + X28 + X27 + X26 + X25 + X23 + X22 + X20 + X19 + X18 + X14 + X13 + X11 + X10 + X9 + X8 + X6 + 1
CRC 演算切り替え	LSB ファーストまたは MSB ファーストでの通信用に、 CRC 演算結果のビットオー ダを切り替えることが可能	LSB ファーストまたは MSB フ 演算結果のビットオーダを切り	
消費電力低減機能	モジュールストップ状態への 設定が可能	モジュールストップ状態への記	设定が可能

表 2.78 CRC 演算器レジスタ比較

レジスタ	ビット	RX130(CRC)	RX660(CRCA)
CRCCR	GPS[1:0]:(RX130)	CRC 生成多項式切り替えビット	CRC 生成多項式切り替えビット
	GPS[2:0]:(RX660)		
		b1 b0	b2 b0
		0 0: 演算しません	0 0 0:計算しません
		0 1:8ビットCRC	0 0 1:8ビットCRC
		$(X^8 + X^2 + X + 1)$	$(X^8 + X^2 + X + 1)$
		1 0:16 ビット CRC	0 1 0:16 ビット CRC
		$(X^{16} + X^{15} + X^2 + 1)$	$(X^{16} + X^{15} + X^2 + 1)$
		1 1:16 ビット CRC	0 1 1:16 ビット CRC
		$(X^{16} + X^{12} + X^5 + 1)$	$(X^{16} + X^{12} + X^5 + 1)$
			1 0 0:32 ビット CRC
			$(X^{32} + X^{26} + X^{23} + X^{22} + X^{16} +$
			$X^{12} + X^{11} + X^{10} + X^8 + X^7 + X^5$
			$+ X^4 + X^2 + X + 1$
			1 0 1:32 ビット CRC
			$(X^{32} + X^{28} + X^{27} + X^{26} + X^{25} +$
			$X^{23} + X^{22} + X^{20} + X^{19} + X^{18} +$
			$X^{14} + X^{13} + X^{11} + X^{10} + X^{9} + X^{8}$
			+ X ⁶ + 1)
			1 1 0:計算しません
	1110	CDC 41 # = 15 //-2)	1 1 1:計算しません CDC HIU # 5 15 m 1 (FC)
CDCDID	LMS	CRC 切り替えビット(b2) CRC データ入力レジスタ	CRC 切り替えビット(b6) CRC データ入力レジスタ
CRCDIR	_	CRC 7—9XJJDDX9	CRC 7—3XJDDX3
		可能アクセスサイズ	可能アクセスサイズ
			ロングワードアクセス
			(32 ビット CRC 生成時)
		バイトアクセス	• バイトアクセス
			(16 ビット CRC、
			8 ビット CRC 生成時)
CRCDOR	_	CRC データ出力レジスタ	CRC データ出力レジスタ
		可能アクセスサイズ	可能アクセスサイズ
		11077 2777	● ロングワードアクセス
			(32 ビット CRC 生成時)
		• ワードアクセス	ワードアクセス
		8 ビット CRC 生成時は、下位バイト (b7~b0)を使用	(16 ビット CRC 生成時)
			• バイトアクセス
			(8 ビット CRC 生成時)
			(8 ビット CRC 生成時)

2.28 12 ビット A/D コンバータ

表 2.79 に 12 ビット A/D コンバータの概要比較を、表 2.80 に 12 ビット A/D コンバータのレジスタ比較を示します。

表 2.79 12 ビット A/D コンバータの概要比較

項目	RX130(S12ADE)	RX660(S12ADH)
ユニット数	1ユニット	1ユニット
入力チャネル	24 チャネル	24 チャネル
拡張アナログ機能	温度センサ出力、内部基準電圧	温度センサ出力、内部基準電圧
A/D 変換方式	逐次比較方式	逐次比較方式
分解能	12 ビット	12 ビット
変換時間	1 チャネル当たり 1.4µs (A/D 変換クロック ADCLK=32MHz 動作時)	1 チャネルあたり <mark>0.9μs</mark> (A/D 変換クロック ADCLK = 60 MHz 動作時)
A/D 変換クロック	周辺モジュ―ルクロック PCLK と A/D 変換クロック ADCLK を以下の周波数比で設定可能 - PCLK: ADCLK 周波数比= 1:1、1:2、2:1、4:1、8:1 ADCLK の設定はクロック発生回路で行います	周辺モジュールクロック PCLKB と A/D 変換クロック ADCLK を以下の周波数比で設定可能-PCLKB: ADCLK 周波数比= 1:1、1:2、2:1、4:1 ADCLK の設定はクロック発生回路で行いますA/D 変換クロック ADCLK は最大 60 MHz、最低 8 MHz まで動作可能
データレジスタ	 アナログ入力用 24 本、ダブルトリガモードでの A/D 変換データニ重化用 1 本 温度センサ用 1 本 内部基準電圧用 1 本 自己診断用 1 本 A/D 変換結果を 12 ビット A/D データレジスタに保持 A/D 変換結果の 12 ビット精度出力に対応 加算モード時は A/D 変換結果の加算値を変換精度ビット数+2 ビット/4 ビットで A/D データレジスタに保持 ダブルトリガモード(シングルスキャンとグループスキャンモードで選択可能)選択した1つのチャネルのアナログ入力の A/D 変換データを1回目は対象チャネルのデータレジスタに保持、2回目の A/D 変換データは二重化レジスタに保持 	 アナログ入力用 24 本、ダブルトリガモードでの A/D 変換データニ重化用 1 本、ダブルトリガモード拡張動作時の A/D 変換データニ重化用 2 本 温度センサ用 1 本 内部基準電圧用 1 本 自己診断用 1 本 A/D 変換結果を 12 ビット A/D データレジスタに保持 加算モード時は A/D 変換結果の加算値を変換精度ビットとどット/4 ビットで A/D データレジスタに保持 ダブルトリガモード(シングルスキャンとグループスキャンモードで選択可能)選択した1つのチャネルのアナログ入力の A/D 変換データを1回目は対象チャネルのデータは二重化レジスタに保持 ダブルトリガモード拡張動作(特定トリガ種別で有効)選択した1つのチャネルのアナログ入力のA/D 変換データをトリガ種別で有効)選択した1つのチャネルのアナログ入力のA/D 変換データをトリガ種別で有効)選択した1つのチャネルのアナログ入力のA/D 変換データをトリガ種別毎に準備した二重化レジスタに保持

項目	RX130(S12ADE)	RX660(S12ADH)
動作モード	 シングルスキャンモード: 任意に選択した最大 24 チャネルのアナログ入力を 1 回のみ A/D 変換 温度センサ出力を 1 回のみ A/D 変換 内部基準電圧を 1 回のみ A/D 変換 連続スキャンモード: 任意に選択した最大 24 チャネルのアナログ入力を繰り返し A/D 変換 グループスキャンモード: 任意に選択した最大 24 チャネルのアナログ入力をグループ A とグループ B に分け、グループ単位で選択したアナログ入力を 1 回のみ A/D 変換 	 シングルスキャンモード: 任意に選択したチャネルのアナログ入力を1回のみ A/D 変換 温度センサ出力を1回のみ A/D 変換 内部基準電圧を1回のみ A/D 変換 連続スキャンモード: 任意に選択したチャネルのアナログ入力を繰り返し A/D 変換 グループスキャンモード: 使用するグループの数は2つ(グループA、B)と3つ(グループA、B、C)が選択可能(グループの数が2つの場合、グループA、グループBの組み合わせのみ選択可能)任意に選択したチャネルのアナログ入力、温度センサ出力、内部基準電圧をグループAとグループBまたはグループA、B、Cに分け、グループ単位で選択したアナログ入力を1回のみA/D変換
	- グループAとグループBは、各々の変換開始条件(同期トリガ)を選択することで異なるタイミングで変換開始可能 • グループスキャンモード(グループA優先制御選択時) - グループBのA/D変換動作中にグループBのA/D変換動作を中断し、グループAのA/D変換動作を実施 - グループAのA/D変換動作を実施 - グループAのA/D変換動作を再実行(再スキャン)の設定が可能	 グループ A とグループ B とグループ C は、各々の変換開始条件(同期トリガ)を選択することで異なるタイミングで変換開始可能 グループスキャンモード(グループ優先制御選択時) 低優先グループのスキャン中に優先グループのトリガがあった場合、低優先グループのスキャンを開始。優先グループのスキャンを開始。優先順位は、グループ A (高)>グループ B > グループ C (低)。優先グループのスキャンを再実行(再スキャン)する/しないを設定可能。また再スキャンは、選択チャネルの最初からか、A/D 変換未終了のチャネルからかを設定可能
A/D 変換開始条件	 ソフトウェアトリガ 同期トリガ マルチファンクションタイマパルスユニット(MTU)、イベントリンクコントローラ(ELC)からのトリガ 非同期トリガ 外部トリガ ADTRG0#端子による A/D 変換動作の開始が可能 	 ソフトウェアトリガ 同期トリガ マルチファンクションタイマパルスユニット(MTU)、8 ビットタイマ(TMR)、イベントリンクコントローラ(ELC)からのトリガ 非同期トリガ 外部トリガ ADTRG0#端子による A/D 変換動作の開始が可能

項目	RX130(S12ADE)	RX660(S12ADH)
機能	 サンプリングステート数可変機能 12 ビット A/D コンバータの自己診断機能 A/D 変換値加算モードと平均モードが選択可能 アナログ入力断線検出機能(ディスチャージ機能/プリチャージ機能) ダブルトリガモード(A/D 変換データニ重化機能) A/D データレジスタオートクリア機能 コンペア機能(ウィンドウ A、ウィンドウ B) 	 サンプリング時間可変機能 (チャネルごとに設定可能) 12 ビット A/D コンバータの自己診断機能 A/D 変換値加算モードと平均モードが選択可能 アナログ入力断線検出機能 (ディスチャージ機能/プリチャージ機能) ダブルトリガモード (A/D 変換データニ重化機能) A/D データレジスタオートクリア機能 コンペア機能 (ウィンドウ A、ウィンドウ B) チャネル変換順序を設定可能
割り込み要因	 ダブルトリガモードとグループスキャンモードを除き、1回のスキャン終了でスキャン終了割り込み要求(S12ADIO)を発生 ダブルトリガモードの設定では、2回のスキャン終了でスキャン終了割り込み要求(S12ADIO)を発生 グループスキャンモードの設定では、グループAのスキャン終了でスキャン終了割り込み要求(S12ADIO)を発生。グループBのスキャン終了でグループB専用のスキャン終了割り込み要求(GBADI)を発生 	 ダブルトリガモードとグループスキャンモードを除き、1回のスキャン終了でスキャン終了割り込み要求(S12ADI)を発生 ダブルトリガモードの設定では、2回のスキャン終了でスキャン終了割り込み要求(S12ADI)を発生 グループスキャンモードの設定では、グループAのスキャン終了でスキャン終了割り込み要求(S12ADI)を発生。グループBのスキャン終了でグループB専用のスキャン終了割り込み要求(S12GBADI)を発生。グループCのスキャン終了でグループCスキャン終了割り込み要求(S12GCADI)が発生
	● グループスキャンモードでダブルトリガモード選択時は、グループAの2回のスキャン終了でスキャン終了割り込み要求(S12ADIO)を発生。グループBのスキャン終了でグループB専用のスキャン終了割り込み要求(GBADI)を発生	 グループスキャンモードでダブルトリガモード選択時は、グループAの2回のスキャン終了でスキャン終了割り込み要求(S12ADI)を発生。。グループBとグループCのスキャン終了で、それぞれのスキャン終了割り込み要求(S12GBADI/S12GCADI)が発生 デジタルコンペア機能の比較条件成立で、コンペア割り込み要求(S12CMPAI
	S12ADI、GBADI 割り込みでデータトランスファコントローラ(DTC)を起動可能	コンペア割り込み要求(S12CMPAI, S12CMPBI)が発生 ■ S12ADI、S12GBADI、S12GCADI 割り込み で DMA コントローラ(DMAC)、データトラ ンスファコントローラ(DTC)を起動可能

項目	RX130(S12ADE)	RX660(S12ADH)
イベントリンク機能	 グループスキャンモードでのグループBのスキャン終了を除くスキャン終了時に ELCイベント発生 グループスキャンモードでのグループBのスキャン終了時に ELCイベント発生 すべてのスキャン終了時に ELCイベント発生生 	 すべてのスキャン終了時にイベント出力 シングルスキャンモードでのコンペア機能 ウィンドウの条件に応じてイベント出力
** 建高上/17/2+************************************	 ELC からのトリガによりスキャン開始可能 シングルスキャンモードでのウィンドウコンペア機能のイベント条件に応じて、ELCイベント発生 	ELC からのトリガによりスキャン開始可能
消費電力低減機能	モジュ―ルストップ状態への設定が可能	モジュ―ルストップ状態への設定が可能

表 2.80 12 ビット A/D コンバータのレジスタ比較

レジスタ	ビット	RX130(S12ADE)	RX660(S12ADH)
ADDRy	_	A/D データレジスタ y	A/D データレジスタ y
		$(y = 0 \sim 7, 16 \sim 31)$	(y = 0∼23)
ADDBLDRA	_	_	A/D データニ重化レジスタ A
ADDBLDRB	_	_	A/D データニ重化レジスタ B
ADCSR	ADHSC		_
ADANSA0	ANSA008~ ANSA015	_	A/D 変換チャネル選択ビット
ADANSA1	ANSA108~ ANSA115	A/D 変換チャネル選択ビット	_
ADANSB0	ANSB008~ ANSB015	_	A/D 変換チャネル選択ビット
ADANSB1	ANSB108~ ANSB115	A/D 変換チャネル選択ビット	_
ADANSC0	_	_	A/D チャネル選択レジスタ CO
ADANSC1	_	_	A/D チャネル選択レジスタ C1
ADSCSn	_	_	A/D チャネル変換順序設定レジスタ n(n = 0~23)
ADADS0	ADS008~ ADS015	_	A/D 変換値加算/平均チャネル選択 ビット
ADADS1	ADS108~ ADS115	A/D 変換値加算/平均チャネル選択 ビット	_
ADEXICR	TSSB	_	グループ B 温度センサ出力 A/D 変換 選択ビット
	OCSB	_	グループ B 内部基準電圧 A/D 変換選択ビット
ADGCEXCR	_	_	A/D グループ C 拡張入力コントロー ルレジスタ
ADGCTRGR	_	_	A/D グループ C トリガ選択レジスタ
ADSSTRn	_	A/D サンプリングステ—トレジスタ n (n=0~7,L,T,O)	A/D サンプリングステートレジスタ n (n=0~15,L,T,O)

			アと 代代100 ブループ の相違派
レジスタ	ビット	RX130(S12ADE)	RX660(S12ADH)
ADDISCR	ADNDIS[4:0]	A/D 断線検出アシスト設定ビット	A/D 断線検出アシスト設定ビット
		b4 ADNDIS[4]:ディスチャージ/プリ チャージの選択 0:ディスチャージ 1:プリチャージ	ディスチャージ/プリチャージ期間を ADCLK のクロック数で指定 します。
		b3-b0 ADNDIS[3:0]:ディスチャージ/ プリチャージ期間	b3 b0 0000: チャージなし(断線検出アシスト機能無効) 0011: チャージ期間3クロック 0110: チャージ期間6クロック 1001: チャージ期間9クロック 1100: チャージ期間12クロック 1111: チャージ期間15クロック 上記以外は設定しないでください
ADELCCR	ELCC[1:0](RX130) ELCC[2:0](RX660)	イベントリンクコントロール ビット	イベントリンクコントロール ビット
		b1 b0 0 0: グループスキャンモードのグ ループBのスキャン終了を除 くスキャン終了時にイベント発 生	b2 b0 0 0 0:グループAのスキャン終了 時にイベント出力
		0 1 : <mark>グループスキャンモード</mark> のグ ループ B のスキャン終了時に イベント発生	0 0 1: グループBのスキャン終了 時にイベント出力
			 0 1 0: グループ A、グループ B、またはグループ C のスキャン終了時にイベント出力 1 0 0: グループ C のスキャン終了時にイベント出力
		1 x: すべてのスキャン終了時にイベント発生	
			上記以外は設定しないでください
ADGSPCR	PGS	グループ A 優先制御設定ビット	グループ優先制御設定ビット
		0:グループ A の優先制御動作を 行わない 1:グループ A の優先制御動作を行う	0:グループの優先制御動作を 行わない 1:グループの優先制御動作を行う
	GBRSCN	グループB再起動設定ビット	低優先グループ再起動設定 ビット
		(PGS = 1 のときのみ有効。PGS = 0 のときは予約ビット) 0: グループ A の優先制御でグループ B の A/D 変換動作中断後の再起動をしない 1: グループ A の優先制御でグループ B の A/D 変換動作中断後の再起動	(PGS = 1 のときのみ有効。PGS = 0 のときは予約ビット) 0:グループ優先制御で中断されたグループの再起動をしない 1:グループ優先制御で中断されたグループの再起動をする
	LCDDS	をする	
	LGRRS	_	再開チャネル選択ビット

レジスタ	ビット	RX130(S12ADE)	RX660(S12ADH)
ADGSPCR	GBRP	グループ B 用シングルスキャン	シングルスキャン連続起動設
		連続起動設定ビット	定ビット
		(PGS = 1 のときのみ有効。PGS = 0 のときは予約ビット)	(PGS = 1 のときのみ有効。PGS = 0 のときは予約ビット)
		0: <mark>グループBは</mark> シングルスキャン連 続動作しない	0:シングルスキャン連続動作しない
		1: <mark>グループ B の</mark> シングルスキャン連 続動作開始	1:最も優先度の低いグループの シングルスキャン連続動作開始
ADCMPCR	CMPAB[1:0]	ウィンドウ A/B の複合条件 設定ビット	ウィンドウ A/B の複合条件 設定ビット
		b1 b0 0 0: ウィンドウ A 比較条件一致 OR ウィンドウ B 比較条件一致で S12ADWMELC 出力、それ以 外は S12ADWUMELC 出力	b1 b0 0 0: ウィンドウ A 比較条件一致 OR ウィンドウ B 比較条件一致
		0 1:ウィンドウ A 比較条件一致 EXOR ウィンドウ B 比較条件 一致で S12ADWMELC 出力、 それ以外は S12ADWUMELC 出力	0 1: ウィンドウ A 比較条件一致 XOR ウィンドウ B 比較条件 一致
		1 0:ウィンドウ A 比較条件一致 AND ウィンドウ B 比較条件一 致で S12ADWMELC 出力、そ れ以外は S12ADWUMELC 出力	1 0: ウィンドウ A 比較条件一致 AND ウィンドウ B 比較条件 一致
		1 1:設定禁止	1 1:設定しないでください
	CMPBE	コンペアウィンドウ B 動作 許可ビット	コンペアウィンドウ B 動作 許可ビット
		0:コンペアウィンドウ B 停止 S12ADWMELC/S12ADWUMELC 出力禁止	0:コンペアウィンドウ B 停止
		1:コンペアウィンドウ B 動作	1:コンペアウィンドウ B 動作
	CMPAE	コンペアウィンドウ A 動作 許可ビット	コンペアウィンドウ A 動作 許可ビット
		0:コンペアウィンドウ A 停止 S12ADWMELC/S12ADWUMELC 出力禁止	0:コンペアウィンドウ A 停止
		1:コンペアウィンドウ A 動作	1:コンペアウィンドウ A 動作
	CMPBIE	_	コンペアB割り込み許可ビット
ADOMEDANICS	CMPAIE	<u> </u>	コンペアA割り込み許可ビット
ADCMPANSR0	CMPCHA008~ CMPCHA015	-	コンペアウィンドウ A チャネル選択 ビット
ADCMPANSR1	CMPCHA108~ CMPCHA115	コンペアウィンドウ A チャネル選択 ビット	_
ADCMPLR0	CMPLCHA008~ CMPLCHA015	_	コンペアウィンドウ A コンペア条件 選択ビット
ADCMPLR1	CMPLCHA108~ CMPLCHA115	コンペアウィンドウ A コンペア条件 選択ビット	_
ADCMPSR0	CMPSTCHA008~ CMPSTCHA015	_	コンペアウィンドウ A フラグ
ADCMPSR1	CMPSTCHA108~ CMPSTCHA115	コンペアウィンドウ A フラグ	

レジスタ	ビット	RX130(S12ADE)	RX660(S12ADH)
ADHVREFCNT	_	A/D 高電位 / 低電位基準電圧コント ロールレジスタ	_
ADCMPBNSR	CMPCHB[5:0]	コンペアウィンドウB	コンペアウィンドウB
		チャネル選択ビット	チャネル選択ビット
		コンペアウィンドウB の条件で比較	コンペアウィンドウB の条件で比較
		を行うチャネルを選択します	を行うチャネルを選択します
		b5 b0	b5 b0
		0 0 0 0 0 0 : AN000	0 0 0 0 0 0 : AN000
		0 0 0 0 0 1 : AN001	0 0 0 0 0 1 : AN001
		0 0 0 0 1 0 : AN002	0 0 0 0 1 0 : AN002
		:	:
		:	:
		0 0 0 1 1 0 : AN006	:
		0 0 0 1 1 1 : AN007	:
		0 1 0 0 0 0 : AN016	:
		0 1 0 0 0 1 : AN017	:
		:	0 1 0 1 1 0 : AN022
		:	0 1 0 1 1 1 : AN023
		0 1 1 1 0 1 : AN029	
		0 1 1 1 1 0 : AN030	
		0 1 1 1 1 1 : AN031	400000 湿点 1000
		10000: 温度センサ	100000:温度センサ
		100001: 内部基準電圧	100001:内部基準電圧
		上記以外は設定しないでください	上記以外は設定しないでください
ADBUFn	_	A/D データ格納バッファレジスタ n	_
ADBUFEN	_	A/D データ格納バッファイネーブル レジスタ	_
ADBUFPTR	_	A/D データ格納バッファポインタレ	_
		ジスタ	
ADVMONCR	_	_	A/D 内部基準電圧モニタ回路許可レ ジスタ
ADVMONO	_	_	A/D 内部基準電圧モニタ回路出力許 可レジスタ
ADVREFCR	_		A/D 基準電圧コントロールレジスタ

注 1.グループ優先動作モード有効時(ADCSR.ADCS[1:0]ビット=01b かつ ADGSPCR.PGS ビット=1)にシングル スキャン連続機能を使用(ADGSPCR.GBRP ビット=1)した場合、ADST ビットは"1"を保持します。

Jun.10.22

2.29 12 ビット D/A コンバータ

表 2.81 に 12 ビット D/A コンバータの概要比較を、表 2.82 に 12 ビット D/A コンバータレジスタ比較を示します。

表 2.81 12 ビット D/A コンバータの概要比較

項目	RX130(DAa)	RX660(R12DAb)
分解能	8 ビット	12 ビット
出力チャネル	2 チャネル	2 チャネル
アナログモジュー	● D/A 変換と A/D 変換の干渉対策	● D/A 変換と A/D 変換の干渉対策
ルの干渉対策	12 ビット A/D コンバータが出力する	12 ビット A/D コンバータが出力する
	12 ビット A/D コンバータ同期 D/A	12 ビット A/D コンバータ同期 D/A
	変換許可信号により、D/A 変換データの	変換許可信号により、D/A 変換データの
	更新タイミングを制御する。	更新タイミングを制御する。
	- これにより、8 ビット D/A コンバータ	- これにより、12 ビット D/A コンバータ
	のラッシュカレント発生タイミングを	のラッシュカレント発生タイミングを
	許可信号で制御し、干渉による	許可信号で制御し、干渉による
	A/D 変換精度劣化を低減する。	A/D 変換精度劣化を低減する。
消費電力低減機能	モジュールストップ状態への遷移が可能	モジュールストップ状態への遷移が可能
イベントリンク	イベント信号の入力により、	イベント信号の入力により、
機能(入力)	チャネル 0 の D/A 変換を開始可能	チャネル 0 の D/A 変換を開始可能
出力先切り替え	_	外部端子への出力と、コンパレータ C への出
		力を独立して制御可能

表 2.82 12 ビット D/A コンバータレジスタ比較

レジスタ	ビット	RX130(DAa)	RX660(R12DAb)
DACR	DAE	_	D/A 許可ビット
DADSELR	_	_	D/A 出力先選択レジスタ

2.30 温度センサ

表 2.83 に温度センサの概要比較を、表 2.84 に温度センサのレジスタ比較を示します。

表 2.83 温度センサの概要比較

項目	RX130(TEMPSA)	RX660(TEMPS)
温度センサ電圧出 カ	12 ビット A/D コンバータへ出力	12 ビット A/D コンバータ(ユニット 0)へ出力
温度センサ校正 データ	工場出荷時に個々のチップごとに測定した基準データをレジスタに格納	工場出荷時に個々のチップごとに測定した基 準データをレジスタに格納

表 2.84 温度センサのレジスタ比較

レジスタ	ビット	RX130(TEMPSA)	RX660(TEMPS)
TSCDRH,	_	温度センサ校正デ―タレジスタ	温度センサ校正デ―タレジスタ
TSCDRL(RX130)			
TSCDR(RX660)			

2.31 コンパレータ B/コンパレータ C

表 2.85 にコンパレータ B/C の概要比較を、表 2.86 にコンパレータ B/コンパレータ C のレジスタ比較を示します。

表 2.85 コンパレータ B/C の概要比較

項目	RX130(CMPBa)	RX660(CMPC)
チャネル数	2 チャネル	4 チャネル
	(コンパレータ B0、コンパレータ B1)	(コンパレータ C0~コンパレータ C3)
アナログ入力電圧	● CMPBn 端子への入力電圧(n=0、1)	● CMP <mark>Cn0</mark> 端子(n = チャネル番号)からの 入力電圧
リファレンス入力電圧	CVREFBn 端子への入力電圧(n=0、1)または内部基準電圧	CVREFC0~CVREFC3 端子からの入力電 圧、内蔵 D/A コンバータ 0 または内蔵 D/A コンバータ 1 の出力電圧
比較結果	 CPBFLG.CPBnOUT フラグの読み出し (n=0、1) 比較結果を CMPOBn 端子 (n=0、1) へ 出力可能 	● 比較結果を外部出力可能
デジタルフィルタ機能	● デジタルフィルタの有無、サンプリング 周波数を選択可能	3 種類のサンプリング周期の選択可能 フィルタ未使用も可能 ノイズフィルタを通した信号から割り込み要求出力、ELCへのイベント出力の生成、およびレジスタを介して比較結果を読み出し可能
割り込み要求	コンパレータ B0 の比較結果が変化したときコンパレータ B1 の比較結果が変化したとき	 比較結果の有効エッジを検出して割り込み要求を発生 有効エッジは、比較結果の立ち上がりエッジ/立ち下がりエッジ/両エッジから選択可能
ELC へのイベント発生 タイミング	コンパレータ B0 の比較結果が変化したときコンパレータ B0 または B1 の比較結果が変化したとき	_
選択機能	 ウィンドウ機能 ウィンドウ機能(低電位側リファレンス (VRFL) < CMPBn (n=0、1) < 高電位 側リファレンス (VRFH)) の有効/無効 選択可能 コンパレータ B 応答速度 高速モード/低速モードを選択可能 	_
消費電力低減機能	モジュールストップ状態への設定が可能	モジュールストップ状態への遷移が可能

表 2.86 コンパレータ B/コンパレータ C のレジスタ比較

レジスタ	ビット	RX130(CMPBa)	RX660(CMPC)
CPBCNT1	_	コンパレ―タ B 制御レジスタ 1	_
CPBCNT2	_	コンパレ―タB制御レジスタ2	_
CPBFLG	_	コンパレ―タ B フラグレジスタ	_
CPBINT	_	コンパレ―タB割り込み制御レジスタ	_
CPBF	_	コンパレ―タ B フィルタ選択レジスタ	_
CPBMD	_	コンパレ―タ B モ―ド選択レジスタ	_
CPBREF	_	コンパレ―タ B	_
		リファレンス入力電圧選択レジスタ	
CPBOCR	_	コンパレ―タ B 出力制御レジスタ	_
CMPCTL	_	_	コンパレ―タ制御レジスタ
CMPSEL0	_	_	コンパレ―タ入力切り替えレジスタ
CMPSEL1	_	_	コンパレ―タ基準電圧選択レジスタ
CMPMON	_	_	コンパレ―タ出カモニタレジスタ
CMPIOC	_	_	コンパレ―タ外部出力許可レジスタ

2.32 データ演算回路

表 2.84 にデータ演算回路の概要比較を表 2.88 にデータ演算回路のレジスタ比較を示します。

表 2.87 データ演算回路の概要比較

項目	RX130(DOC)	RX660(DOCA)
データ演算機能	16 ビットデータの比較、加算、または減 算	 16 または 32 ビットデータの比較(一致/ 不一致、大小、範囲内外) 16 または 32 ビットデータの加算、また は減算
消費電力低減機能	モジュールストップ状態への設定が可能	モジュールストップ状態への設定が可能
割り込み	データ比較の結果が一致または不一致のときデータ加算の結果が"FFFFh"より大きくなったとき	 データ比較の結果が検出条件に合致したとき データ加算の結果が "FFFFh" (DOCR.DOPSZ = 0 の場合)、または "FFFF FFFFh" (DOCR.DOPSZ = 1 の場合)より大きくなったとき(オーバフロー)
	● データ減算の結果が"0000h"より小さく なったとき	● データ減算の結果が "0000h" (DOCR.DOPSZ = 0 の場合)、または "0000 0000h"(DOCR.DOPSZ = 1 の場 合)より小さくなったとき(アンダフ ロー)
イベントリンク機能(出力)	 データ比較の結果が一致または不一致のとき データ加算の結果が "FFFFh" より大きくなったとき データ減算の結果が "0000h" より小さくなったとき 	 データ比較の結果が検出条件に合致したとき データ加算の結果が "FFFFh" (DOCR.DOPSZ = 0 の場合)、または "FFFF FFFFh" (DOCR.DOPSZ = 1 の場合)より大きくなったとき(オーバフロー) データ減算の結果が "0000h" (DOCR.DOPSZ = 0 の場合)、または "0000 0000h" (DOCR.DOPSZ = 1 の場合)より小さくなったとき(アンダフロー)

表 2.88 データ演算回路のレジスタ比較

レジスタ	ビット	RX130(DOC)	RX660(DOCA)	
DOCR	DOPSZ		データ演算サイズ選択ビット	
	DCSEL	検出条件選択ビット	検出条件選択ビット	
	(RX130)			
	DCSEL[2:0]		b6 b4	
	(RX660)	0:不一致を検出する	0 0 0:不一致(DODIR ≠	
			DODSR0)	
		1:一致を検出する	0 0 1:一致(DODIR = DODSR0)	
			0 1 0:小さい(DODIR < DODSR0)	
			0 1 1:大きい(DODIR > DODSR0)	
			1 0 0: 範囲内(DODSR0 < DODIR <	
			DODSR1)	
			1 0 1: 範囲外(DODIR < DODSR0,	
			DODSR1 < DODIR)	
			上記以外:設定禁止	
	DOPCF	データ演算回路フラグ	_	
	DOPCFCL	DOPCF クリアビット	_	

レジスタ	ビット	RX130(DOC)	RX660(DOCA)
DOSR	_	_	DOC ステータスレジスタ
DOSCR	_	_	DOC ステータスクリアレジスタ
DODIR	_	DOC データインプットレジスタ	DOC データインプットレジスタ
		16 ビットの読み書き可能なレジスタ	32 ビットの読み書き可能なレジスタ
DODSR	_	DOC データセッティングレジスタ	DOC データセッティングレジスタ 0
(RX130)			DOC データセッティングレジスタ 1
DODSR0/			
DODSR1			
(RX660)		16 ビットの読み書き可能なレジスタ	32 ビットの読み書き可能なレジスタ

2.33 RAM

表 2.89 に RAM の概要比較を示します。

表 2.89 RAM の概要比較

項目	RX130	RX660
RAM 容量	最大 48K バイト	128K バイト
RAM アドレス	 RAM 容量 48K バイト RAM0:0000 0000h~0000 BFFFh RAM 容量 32K バイト RAM0:0000 0000h~0000 7FFFh RAM 容量 16K バイト RAM0:0000 0000h~0000 3FFFh RAM 容量 10K バイト RAM0:0000 0000h~0000 27FFh 	• RAM:0000 0000h~0001 FFFFh
メモリバス	メモリバス 1	メモリバス 1
アクセス	読み出し、書き込みともに1サイクルで動作RAM 有効/無効選択可能	読み出し、書き込みともに1サイクルで動作RAM 有効/無効選択可能
データ保持機能	_	ディープソフトウェアスタンバイモード時の データ保持機能なし
消費電力低減機能	モジュ―ルストップ状態への設定が可能	モジュ―ルストップ状態への設定が可能
エラーチェック 機能		 パリティチェック: 1 ビット誤り検出 エラー発生時、ノンマスカブル 割り込み、または割り込みを発生

2.34 フラッシュメモリ

表 2.90 にフラッシュメモリの概要比較を、表 2.91 にフラッシュメモリのレジスタ比較を示します。

表 2.90 フラッシュメモリの概要比較

	RX130 RX660		660
項目		コード	データ
	_	フラッシュメモリ	フラッシュメモリ
メモリ空間	● ユーザ領域:最大 512K バイト	● ユーザ領域:最大	
		1M バイト	
		● ユーザブート領域:32K バイト	
	● データ領域:8Kバイト	321(7)()	 ● データ領域:
			32K バイト
	● エクストラ領域:スタートアップ領域情報、		
	アクセスウィンドウ情報、ユニーク ID を格納	***	
アドレス	540K 1 FFF0 0000h FFFF FFFF	1M バイト FFF0 0000h	
	512K バイト FFF8 0000h~FFFF FFFFh 384K バイト FFFA 0000h~FFFF FFFFh	512K バイト FFF8 0000	Jn∼ffff ffffn
	256K バイト FFFC 0000h~FFFF FFFFh		
	128K バイト FFFE 0000h~FFFF FFFFh		
	64K バイト FFFF 0000h~FFFF FFFFh		
	データフラッシュメモリ	データフラッシュメモリ	
	0010 0000h~0010 1FFFh	0100 0000h~0100 7FFF	h
ソフトウェア コマンド	• 以下のソフトウェアコマンドを実装		
	- プログラム、 - ブランクチェック、		
	ブロックイレーズ、		
	ユニーク ID リード		
	エクストラ領域のプログラム用に		
	以下のコマンドを実装		
	- スタートアップ領域情報プログラム、		
	- アクセスウィンドウ情報プログラム	● FACIコマンド	
			或)256 バイトプログラム
		● プログラム(データ領 ¹	*
		ブロックイレーズ	,
		● P/E サスペンド	
		● P/E レジューム	
		• ステータスクリア	
		● 強制終了	
		ブランクチェック	
		コンフィギュレーショ	
		ロックビットプログラムロックビットリード	
リード	1 サイクル	● ロックビットリード1 サイクル	16 ビット、8 ビットア
サイクル		1 7 1 7 7	クセス時には FCLK 8
			サイクルでリード
イレーズ後の	• ROM : FFh	FFh	不定値
値	● E2 データフラッシュ:FFh		

	RX130 RX660		
			データ
項目	_	」 コート フラッシュメモリ	フラッシュメモリ
プログラム/	● ソフトウエア コマンドで、コードフラッシュ		
ノログラム/ イレーズ方式	● ソフトリエア コマントで、コートノラッシュ メモリ/データフラッシュメモリのプログラム/	FACI コマンド発行領た FACI コマンドで	啾(007E 0000h)I⊂設定し コードフラッシュメモリ
	イレーズが可能		ロートフラフラム/イレー Eリのプログラム/イレー
	, , , , , , , , , , , , , , , , , , ,	ズが可能	
	● フラッシュメモリプログラマによるシリアル	● フラッシュメモリプロ	1グラマによるシリアル
	インタフェース通信を介したプログラム/イ	インタフェース通信を	
	レーズ(シリアルプログラミング)	レーズ(シリアルプログ	•
	● ユーザプログラムによるフラッシュメモリの プログラムによるフラッシュメモリの	• ユーザプログラムによ	
割り込み	プログラム/イレーズ(セルフプログラミング) ソフトウェアコマンド処理の完了、または強制停	プログラム/1 レース(セルフプログラミング)
刮り込み	上処理の完了により割り込み(FRDYI)が発生		
	1 1 2 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1	● データフラッシュメモ	- リアクセス違反割り込
		み	- // / ENEXH / E
		● コマンドロック割り辺	∆ み
		• コードフラッシュメモ	·リアクセス違反割り込
		み	
		● フラッシュレディ割り	
セキュリティ 機能	│フラッシュメモリの不正改ざん/不正リードを防 │止	│ フラッシュメモリの不正 │ 止	改さん/不正リートを防
Trusted	_	コードフラッシュメモリ	のブロック8. 9に対す
Memory (TM)		る不正リードを防止	0,5 = 5,5 0, 0 (
機能			
プログラム/	コードフラッシュへの書き込み(4 バイト)	ユーザ領域およびユー	データ領域へのプログ
イレーズ単位	E2 データフラッシュへの書き込み(1 バイト)	ザブート領域へのプロ	ラム:4バイト
	イレーズはどちらもブロック単位	グラム:256 バイト ユーザ領域のイレー	データ領域のイレー ズ:ブロック単位
		ズ:ブロック単位	ス:プロック単位
その他の機能	セルフプログラミング中の割り込み受け付け可能		の割り込み受け付け可能
オンボードプ	ブートモード(SCI インタフェース)	ブートモード(SCI インタ	フェース)によるプログ
ログラミング		ラム/イレーズ	
(シリアルプ ログラミング	- シリアルコミュニケーションインタフェース		インターフェース(SCI1)
ログブミング	のチャネル 1 (SCI1)を調歩同期式モードで使 用	│ を使用 │ - 通信速度は自動調整	
グラミング)	, т		はもプログラム/イレーズ
,		可能	
	- ユーザ領域とデータ領域を書き換え可能	ブートモード(FINE イン	タフェース)によるプロ
	ブートモード(FINE インタフェース)	グラム/イレーズ	
	− FINE を使用	- FINE を使用	
	- ユーザ領域とデータ領域を書き換え可能		フ ポロ ボニ ノ / ノ レ - ブ
		ユーザブートモードによ - ユーザ独自のブート:	
			プログラムで1F成可能 ドによるプログラム/
		イレーズ	5. 5 - 7 7 - 7
	セルフプログラミング(シングルチップモード)	• • • • • • • • • • • • • • • • • • • •	のコードフラッシュメモ
	- ユーザプログラム内のフラッシュ書き換え		メモリ書き換えルーチン
	ルーチンによるユーザ領域とデータ領域の書	によるプログラム/イ	ノーズが可能
オフボードプ	き換えが可能 本 MCU に対応したフラッシュプログラマを使用	パラレルプログラマを	パラレルプログラマを
オ ノホートノ ログラミング	本 MCU に対応したフラッシュフログラマを使用 して、ユーザ領域とデータ領域の書き換えが可能	ハラレルフログラマを 使用して、ユーザ領域/	(カラレルプログラマを 使用したデータ領域の
(パラレルプ	The second secon	ユーザブート領域のプ	プログラム/イレーズは
ログラマによ		ログラム/イレーズが可	できません
るプログラム		能	
/イレーズ)			

	RX130	RX660	
項目		コード	データ
	_	フラッシュメモリ	フラッシュメモリ
プロテクショ	セルフプログラミング時、ユーザ領域内の指定さ	フラッシュメモリの誤書	き換えを防止
ン機能	れた範囲のみ書き換えを許可し、それ以外への書		
	き換えを禁止することが可能		
バックグラウ	E2 データフラッシュの書き換え中に、ROM 上に	データ領域プログラム/イ	レーズ中のユーザ領域
ンドオペレー	配置されたプログラムを実行可能	リードが可能	
ション			
(BGO)機能			
スタートアッ	ブロック 0~15 の書き換えを安全に行うための	_	
ププログラム	機能		
保護機能			
エリアプロテ	セルフプログラミング時、ユ―ザ領域内の指定さ	_	
クション	れた範囲のみ書き換えを許可し、それ以外への書		
	き換えを禁止することが可能		
ユニーク ID	本 MCU 個体ごとの 32 バイト長の ID コード	本 MCU 個体ごとの 12 /	ベイト長の ID コード

表 2.91 フラッシュメモリのレジスタ比較

レジスタ	ビット	RX130	RX660
DFLCTL	_	E2 データフラッシュ制御レジスタ	_
FENTRYR	_	フラッシュ P/E モードエントリレジス タ	_
FPR	_	プロテクト解除レジスタ	_
FPSR	_	プロテクト解除ステータスレジスタ	_
FPMCR	_	フラッシュ P/E モード制御レジスタ	_
FISR	_	フラッシュ初期設定レジスタ	_
FRESETR	_	フラッシュリセットレジスタ	_
FASR	_	フラッシュ領域選択レジスタ	_
FCR	_	フラッシュ制御レジスタ	_
FEXCR	_	フラッシュエクストラ領域制御レジスタ	_
FSARH	_	フラッシュ処理開始アドレスレジスタ H	_
FSARL	_	フラッシュ処理開始アドレスレジスタ L	_
FEARH	_	フラッシュ処理終了アドレスレジスタ H	_
FEARL	_	フラッシュ処理終了アドレスレジスタ L	_
FRBH	_	フラッシュリードバッファレジスタ H	_
FRBL	_	フラッシュリードバッファレジスタ L	_
FWBH	_	フラッシュライトバッファレジスタ H	_
FWBL	_	フラッシュライトバッファレジスタ L	_
FSTATR0	_	フラッシュステータスレジスタ 0	_
FSTATR1	_	フラッシュステータスレジスタ 1	_
FEAMH	_	フラッシュエラーアドレスモニタレジス タ H	_
FEAML	_	フラッシュエラーアドレスモニタレジス タ L	_
FSCMR	_	フラッシュスタートアップ設定モニタレ ジスタ	_
FAWSMR	_	フラッシュアクセスウィンドウ開始アド レスモニタレジスタ	

	T		
レジスタ	ビット	RX130	RX660
FAWEMR	_	フラッシュアクセスウィンドウ終了アド	_
		レスモニタレジスタ	
FWEPROR	_	_	フラッシュ P/E プロテクトレジスタ
FASTAT	_	_	フラッシュアクセスステータスレジスタ
FAEINT	_	_	フラッシュアクセスエラー割り込み許可
			レジスタ
FRDYIE	_	_	フラッシュレディ割り込み許可レジスタ
FSADDR	_	_	FACI コマンド処理開始アドレスレジス
			タ
FEADDR	_	_	FACI コマンド処理終了アドレスレジス
			タ
FSTATR	_	_	フラッシュステータスレジスタ
FENTRYR	_	_	フラッシュ P/E モードエントリレジス
			タ
FPROTR	_	_	フラッシュプロテクトレジスタ
FSUINITR	_	_	フラッシュシーケンサ設定初期化レジス
			タ
FLKSTAT	_	_	ロックビットステータスレジスタ
FCMDR	_	_	FACI コマンドレジスタ
FPESTAT	_	_	フラッシュ P/E ステータスレジスタ
FBCCNT	_	_	データフラッシュブランクチェック制御
			レジスタ
FBCSTAT	_	_	データフラッシュブランクチェックス
			テータスレジスタ
FPSADDR	_	_	データフラッシュ書き込み開始アドレス
			レジスタ
FCPSR	-	_	フラッシュシーケンサ処理切り替えレジ
			スタ
FPCKAR	-	_	フラッシュシーケンサ処理クロック周波
			数通知レジスタ
UIDRn	_	ユニーク ID レジスタ n(n = 0~31)	ユニーク ID レジスタ n(n = 0~2)

2.35 パッケージ

表 2.92 に示す通り、一部パッケ―ジの外形図やパッケ―ジ展開に差分がありますので、基板設計時には 留意ください。

表 2.92 パッケージ

パッケ―ジタイプ	RENESAS Code		
7,59=2342	RX130	RX660	
144 ピン LFQFP	×	0	
64 ピン LQFP	0	×	
48ピンLFQFP	0	×	
48 ピン HWQFN	0	×	

〇:パッケージあり(RENESASCode は省略)、×:パッケージなし

3. 端子機能の比較

以下に端子機能の比較、および電源、クロック、システム制御端子の比較を示します。いずれかのグループにしか存在しない項目は青字に、両方のグループに存在するが相違点がある項目は赤字にしています。仕様に相違点がない項目は黒字にしています。

3.1 100 ピンパッケージ

表 3.1 に 100 ピンパッケージ端子機能の比較を示します。

表 3.1 100 ピンパッケージ端子機能の比較

100		
ピン	RX130	RX660
LFQFP		
1	P06 ^(注1)	P06
2	P03 ^(注1) /DA0	EMLE (注 2)/P03(注 3)/IRQ11(注 3)/
		DA0 ^(注 3)
3	P04 (^{注 1)}	P04
4	PJ3/MTIOC3C/CTS6#/RTS6#/SS6#	PJ3/MTIOC3C/CTS6#/RTS6#/SS6#/
		CTS0#/RTS0#/SS0#/IRQ11
5	VCL	VCL
6	PJ1/MTIOC3A	PJ1/MTIOC3A
7	MD/FINED	MD/FINED/PN6
8	XCIN	XCIN (注 4)/PH7 (注 5)
9	XCOUT	XCOUT (注 4)/PH6 (注 5)
10	RES#	RES#
11	XTAL/P37	XTAL/P37/IRQ4
12	VSS	VSS
13	EXTAL/P36	EXTAL/P36/IRQ5
14	VCC	VCC
15	P35/NMI	P35/NMI
16	P34/MTIOC0A/TMCI3/POE2#/SCK6/IRQ4	TRST# (注2)/P34/MTIOC0A/TMCI3/
		POE10#/SCK6/SCK0/IRQ4
17	P33/MTIOC0D/TMRI3/POE3#/RXD6/	P33/MTIOC0D/TMRI3/
	SMISO6/SSCL6/IRQ3	POE4#/POE11#/RXD6/SMISO6/SSCL6/
		RXD0/SMISO0/SSCL0/CRX0-A/IRQ3-DS
18	P32/MTIOC0C/TMO3/TXD6/SMOSI6/SSDA6	P32/MTIOC0C/TMO3/
	/TS0/IRQ2/RTCOUT	RTCIC2/RTCOUT/POE0#/POE10#/TXD6/
		SMOSI6/SSDA6/TXD0/SMOSI0/SSDA0/
10	DOLUMEN OF THE OLD OF	CTX0-A/IRQ2-DS
19	P31/MTIOC4D/TMCI2/CTS1#/RTS1#/SS1#/	TMS (^{3± 2})/P31/MTIOC4D/TMCI2/
	TS1/IRQ1	RTCIC1/CTS1#/RTS1#/SS1#/IRQ1-DS
20	P30/MTIOC4B/POE8#/TMRI3/RXD1/	TDI (^½ 2)/P30/MTIOC4B/TMRI3/
	SMISO1/SSCL1/TS2/IRQ0	RTCIC0/POE8#/RXD1/SMISO1/ SSCL1/IRQ0-DS/COMP3
21	P27/MTIOC2B/TMCI3/SCK1/TS3	TCK (*±2)/P27/CS3#/MTIOC2B/TMCI3/SCK1/
	1 ZI/IVITIOGZD/TIVIGIS/SCRT/103	IRQ7/CVREFC3
22	P26/MTIOC2A/TMO1/TXD1/SMOSI1/	TDO(³ ²)/P26/CS2#/MTIOC2A/TMO1/TXD1/
22	SSDA1/TS4	
	000/1/104	SMOSI1/SSDA1/CTS3#/RTS3#/SS3#/IRQ6/ CMPC30
23	P25/MTIOC4C/MTCLKB/ADTRG0#	P25/CS1#/MTIOC4C/MTCLKB/RXD3/
25		SMISO3/ SSCL3/IRQ5/ADTRG0#
		OWNOOD GOOLS/II(QS/ADTI(OU#

100	Ī	
ピン	RX130	RX660
LFQFP	KAISU	KA000
24	P24/MTIOC4A/MTCLKA/TMRI1	P24/CS0#/MTIOC4A/MTCLKA/
24	F24/WITIOC4A/WITICERA/TIWRIT	TMRI1/SCK3/IRQ12
25	P23/MTIOC3D/MTCLKD/CTS0#/RTS0#/	P23/MTIOC3D/MTCLKD/TXD3/SMOSI3/
25	SS0#	SSDA3/CTS0#/ RTS0#/SS0#/IRQ3
26	P22/MTIOC3B/MTCLKC/TMO0/SCK0	P22/MTIOC3B/MTCLKC/
20	F 22/WITIOC3B/WITCERC/TWOO/3CRO	TMO0/SCK0/IRQ15
27	P21/MTIOC1B/TMCI0/RXD0/SMISO0/	P21/MTIOC1B/TMCI0/
21	SSCL0	MTIOC4A/RXD0/SMISO0/ SSCL0/IRQ9
28	P20/MTIOC1A/TMRI0/TXD0/SMOSI0/	P20/MTIOC1A/TMRI0/TXD0/SMOSI0/
20	SSDA0	SSDA0/IRQ8
29	P17/MTIOC3A/MTIOC3B/TMO1/	P17/MTIOC3A/MTIOC3B/TMO1/POE8#/
29	POE8#/SCK1/MISOA/SDA0/IRQ7	MTIOC4B/SCK1/TXD3/SMOSI3/SSDA3/
	1 GEOM/GOICH/MICO/ GEO/ ICA	MISOA-C/SDA2/IRQ7/COMP2
30	P16/MTIOC3C/MTIOC3D/TMO2/TXD1/	P16/MTIOC3C/MTIOC3D/
30	SMOSI1/SSDA1/MOSIA/SCL0/IRQ6/	TMO2/RTCOUT/TXD1/SMOSI1/SSDA1/
	RTCOUT/ ADTRG0#	RXD3/SMISO3/SSCL3/
	KTOOOT/ ADTROOM	MOSIA-C/SCL2/IRQ6/ADTRG0#
31	P15/MTIOC0B/MTCLKB/TMCI2/RXD1/	P15/MTIOC0B/MTCLKB/
"	SMISO1/SSCL1/TS5/IRQ5	TMCI2/RXD1/SMISO1/SSCL1/SCK3/
	omios noscinios, mas	CRX0-C/IRQ5/CMPC20
32	P14/MTIOC3A/MTCLKA/TMRI2/CTS1#/	P14/MTIOC3A/MTCLKA/
	RTS1#/SS1#/TS6/IRQ4	TMRI2/CTS1#/RTS1#/SS1#/
		CTX0-C/IRQ4/CVREFC2
33	P13/MTIOC0B/TMO3/SDA0/IRQ3	P13/MTIOC0B/TMO3/TXD2/SMOSI2/
		SSDA2/SDA0/IRQ3
34	P12/TMCI1/SCL0/IRQ2	P12/MTIC5U/TMCI1/RXD2/SMISO2/
		SSCL2/SCL0/IRQ2
35	PH3/TMCI0/TS7	PH3/MTIOC4D/TMCI0
36	PH2/TMRI0/TS8/IRQ1	PH2/MTIOC4C/TMRI0/TOC1/IRQ1
37	PH1/TMO0/TS9/IRQ0	PH1/MTIOC3D/TMO0/TIC1/IRQ0/ADST0
38	PH0/TS10/CACREF	PH0/MTIOC3B/CACREF/ADTRG0#
39	P55/MTIOC4D/TMO3/TS11	P55/D0[A0/D0]/WAIT#/MTIOC4D/MTIOC4A/
		TMO3/CRX0-D/IRQ10
40	P54/MTIOC4B/TMCI1/TS12	P54/ALE/D1[A1/D1]/MTIOC4B/TMCI1/
		CTS2#/RTS2#/SS2#/ CTX0-D/IRQ4
41	P53	P53/BCLK/PMC0/IRQ3
42	P52/PMC1	P52/RD#/RXD2/SMISO2/ SSCL2/IRQ2
43	P51/PMC0	P51/WR1#/BC1#/ WAIT#/SCK2/PMC0/IRQ1
44	P50	P50/WR0#/WR#/TXD2/SMOSI2/
		SSDA2/IRQ0
45	PC7/MTIOC3A/MTCLKB/TMO2/TXD8/	UB/PC7/CS0#/MTIOC3A/MTCLKB/
	SMOSI8/SSDA8/MISOA/TS13/CACREF	TMO2/CACREF/TOC0/TXD8/SMOSI8/
		SSDA8/SMOSI10/SSDA10/TXD10/
		TXD010-C/SMOSI010-C/
		SSDA010-C/MISOA-A/IRQ14
46	PC6/MTIOC3C/MTCLKA/TMCI2/RXD8/	PC6/D2[A2/D2]/CS1#/MTIOC3C/MTCLKA/
	SMISO8/SSCL8/MOSIA/TS14	TMCI2/TIC0/RXD8/SMISO8/SSCL8/
		SMISO10/SSCL10/RXD10/
		RXD010-C/SMISO010-C/
		SSCL010-C/MOSIA-A/IRQ13

100		
ピン	RX130	RX660
LFQFP		
47	PC5/MTIOC3B/MTCLKD/TMRI2/SCK8/	PC5/D3[A3/D3]/
47		
	RSPCKA/TS15	CS2#/WAIT#/MTIOC3B/MTCLKD/
		TMRI2/MTIOCOC/SCK8/SCK10/
		SCK010-C/RSPCKA-A/PMC0/IRQ5
48	PC4/MTIOC3D/MTCLKC/TMCI1/	PC4/A20/CS3#/MTIOC3D/MTCLKC/TMCI1/
	POE0#/SCK5/CTS8#/RTS8#/SS8#/SSLA0/	POE0#/MTIOC0A/SCK5/CTS8#/RTS8#/
	TSCAP	SS8#/SS10#/CTS10#/RTS10#/
		CTS010#-B/RTS010#-B/SS010#-B/
		DE010-B/SSLA0-A/PMC0/IRQ12
49	PC3/MTIOC4D/TXD5/SMOSI5/SSDA5/TS16	PC3/A19/MTIOC4D/TXD5/SMOSI5/
43	1 C3/W11CC4D/17D3/3WC313/33DA3/1310	SSDA5/PMC0/IRQ11
	DOG/NATIONAD/DVDF/ONAIGOF/OCOLE/	
50	PC2/MTIOC4B/RXD5/SMISO5/SSCL5/	PC2/A1/MTIOC4B/RXD5/SMISO5/SSCL5/
	SSLA3/TS17	TXDB011-A/SSLA3-A/IRQ10
51	PC1/MTIOC3A/SCK5/SSLA2	PC1/A17/MTIOC3A/SCK5/
		TXD011-C/SMOSI011-C/
		SSDA011-C/TXDA011-C/SSLA2-A/IRQ12
52	PC0/MTIOC3C/CTS5#/RTS5#/SS5#/SSLA1	PC0/A16/MTIOC3C/CTS5#/RTS5#/SS5#/
		RXD011-C/SMISO011-C/
		SSCL011-C/SSLA1-A/IRQ14
53	PB7/MTIOC3B/TXD9/SMOSI9/SSDA9/TS18	PB7/A15/MTIOC3B/TXD9/SMOSI9/SSDA9/
53	PB7/WTTOC3B/TXD9/SWOS19/SSDA9/TST6	
		SMOSI11/SSDA11/TXD11/
		TXD011-B/SMOSI011-B/SSDA011-B/IRQ15
54	PB6/MTIOC3D/RXD9/SMISO9/SSCL9/TS19	PB6/A14/MTIOC3D/RXD9/SMISO9/SSCL9/
		SMISO11/SSCL11/RXD11/
		RXD011-B/SMISO011-B/SSCL011-B/IRQ6
55	PB5/MTIOC2A/MTIOC1B/	PB5/A13/MTIOC2A/MTIOC1B/TMRI1/
	TMRI1/POE1#/SCK9/TS20	POE4#/TOC2/SCK9/SCK11/
		SCK011-B/IRQ13
56	PB4/CTS9#/RTS9#/SS9#/TS21	PB4/A12/CTS9#/RTS9#/SS9#/SS11#/
30	1 54/6 109#/11 09#/009#/1021	CTS11#/RTS11#/CTS011#-B/
		RTS011#-B/SS011#-B/DE011-B/IRQ4
57	PB3/MTIOC0A/MTIOC4A/TMO0/	PB3/A11/MTIOC0A/MTIOC4A/
	POE3#/SCK6/TS22	TMO0/POE11#/TIC2/SCK4/SCK6/PMC0/
		IRQ3
58	PB2/CTS6#/RTS6#/SS6#/TS23	PB2/A10/CTS4#/RTS4#/SS4#/
		CTS6#/RTS6#/SS6#/IRQ2
59	PB1/MTIOC0C/MTIOC4C/	PB1/A9/MTIOC0C/MTIOC4C/
	TMCI0/TXD6/SMOSI6/SSDA6/TS24/IRQ4/	TMCI0/TXD4/SMOSI4/SSDA4/TXD6/
	CMPOB1	SMOSI6/SSDA6/IRQ4-DS/COMP1
60	VCC	VCC
61	PB0/MTIC5W/RXD6/SMISO6/SSCL6/	PB0/A8/MTIC5W/MTIOC3D/RXD4/SMISO4/
"		SSCL4/RXD6/SMISO6/SSCL6/
	RSPCKA/TS25	
	1,400	RSPCKA-C/IRQ12
62	VSS	VSS
63	PA7/MISOA	PA7/A7/MISOA-B/IRQ7
64	PA6/MTIC5V/MTCLKB/TMCI3/	PA6/A6/MTIC5V/MTCLKB/TMCI3/POE10#/
	POE2#/CTS5#/RTS5#/SS5#/MOSIA/TS26	MTIOC3D/MTIOC6B/CTS5#/RTS5#/SS5#/
		CTS12#/RTS12#/SS12#/MOSIA-B/IRQ14
65	PA5/RSPCKA/TS27	PA5/A5/MTIOC6B/RSPCKA-B/IRQ5

100		
100 ピン	DV420	DVCCO
LFQFP	RX130	RX660
	PA4/MTIC5U/MTCLKA/TMRI0/TXD5/	PA4/A4/MTIC5U/MTCLKA/
66	SMOSI5/SSDA5/SSLA0/TS28/IRQ5/	TMRIO/MTIOC4C/MTIOC7C/TXD5/SMOSI5/
	CVREFB1	SSDA5/TXD12/SMOSI12/SSDA12/TXDX12/
	CVREPBI	SIOX12/SSLA0-B/IRQ5-DS/CVREFC1/
		ADST0
67	PA3/MTIOC0D/MTCLKD/RXD5/SMISO5/	PA3/A3/MTIOC0D/MTCLKD/
	SSCL5/TS29/IRQ6/CMPB1	MTIC5V/MTIOC4D/RXD5/SMISO5/
		SSCL5/IRQ6-DS/CMPC10
68	PA2/RXD5/SMISO5/SSCL5/SSLA3/TS30	PA2/A2/MTIOC7A/RXD5/SMISO5/SSCL5/
		RXD12/SMISO12/SSCL12/RXDX12/
		SSLA3-B/IRQ10
69	PA1/MTIOC0B/MTCLKC/SCK5/SSLA2/TS31	PA1/A1/MTIOC0B/MTCLKC/
		MTIOC7B/MTIOC3B/SCK5/SCK12/
		SSLA2-B/IRQ11/ADTRG0#
70	PA0/MTIOC4A/SSLA1/TS32/CACREF	PA0/BC0#/A0/MTIOC4A/CACREF/
		MTIOC6D/SSLA1-B/IRQ0
71	PE7/IRQ7/AN023	PE7/D15[A15/D15]/
		D7[A7/D7]/MTIOC6A/TOC1/IRQ7/AN015
72	PE6/IRQ6/AN022	PE6/D14[A14/D14]/
		D6[A6/D6]/MTIOC6C/TIC1/CTS4#/RTS4#/
		SS4#/IRQ6/AN014
73	PE5/MTIOC4C/MTIOC2B/IRQ5/AN021/	PE5/D13[A13/D13]/
	CMPOB0	D5[A5/D5]/MTIOC4C/MTIOC2B/IRQ5/
		AN013/COMP0
74	PE4/MTIOC4D/MTIOC1A/TS33/AN020/	PE4/D12[A12/D12]/
	CMPA2/ CLKOUT	D4[A4/D4]/MTIOC4D/MTIOC1A/
	DEC/14TIO 0 4D /DO FO W/OTO 40 W/DTO 40 W/	MTIOC4A/MTIOC7D/IRQ12/AN012
75	PE3/MTIOC4B/POE8#/CTS12#/RTS12#/	PE3/D11[A11/D11]/
	SS12#/TS34/AN019/CLKOUT	D3[A3/D3]/MTIOC4B/POE8#/ MTIOC1B/TOC3/CTS12#/RTS12#/
		SS12#/IRQ11/AN011
76	PE2/MTIOC4A/RXD12/RXDX12/SMISO12/	PE2/D10[A10/D10]/
/ / /	SSCL12/TS35/IRQ7/AN018/CVREFB0	D2[A2/D2]/MTIOC4A/MTIOC7A/
	SSCE12/1033/IIIQ//ANOTO/CVICEI BU	TIC3/RXD12/SMISO12/ SSCL12/RXDX12/
		IRQ7-DS/AN010/CVREFC0
77	PE1/MTIOC4C/TXD12/TXDX12/SIOX12/	PE1/D9[A9/D9]/
	SMOSI12/ SSDA12/AN017/CMPB0	D1[A1/D1]/MTIOC4C/MTIOC3B/TXD12/
		SMOSI12/SSDA12/TXDX12/SIOX12/IRQ9/
		AN009/CMPC00
78	PE0/SCK12/AN016	PE0/D8[A8/D8]/
		D0[A0/D0]/MTIOC3D/SCK12/IRQ8/AN008
79	PD7/MTIC5U/POE0#/IRQ7/AN031	PD7/D7[A7/D7]/MTIC5U/POE0#/IRQ7/
		AN023
80	PD6/MTIC5V/POE1#/IRQ6/AN030	PD6/D6[A6/D6]/MTIC5V/POE4#/
		MTIOC8A/IRQ6/AN022
04	PD5/MTIC5W/POE2#/IRQ5/AN029	PD5/D5[A5/D5]/MTIC5W/POE10#/
81		MTIOC8C/IRQ5/AN021
00	PD4/POE3#/IRQ4/AN028	PD4/D4[A4/D4]/POE11#/MTIOC8B/IRQ4/
82		AN020
83	PD3/POE8#/IRQ3/AN027	PD3/D3[A3/D3]/POE8#/MTIOC8D/
ပိ		TOC2/IRQ3/AN019

100		
ピン	DV400	DVCCC
	RX130	RX660
LFQFP		
84	PD2/MTIOC4D/SCK6/IRQ2/AN026	PD2/D2[A2/D2]/MTIOC4D/TIC2/
0.		CRX0-B/IRQ2/AN018
85	PD1/MTIOC4B/RXD6/SMISO6/SSCL6/	PD1/D1[A1/D1]/MTIOC4B/POE0#/
65	IRQ1/AN025	CTX0-B/IRQ1/AN017
86	PD0/TXD6/SMOSI6/SSDA6/IRQ0/AN024	PD0/D0[A0/D0]/POE4#/IRQ0/AN016
87	P47 ^(注 1) /AN007	P47/IRQ15-DS/AN007
88	P46 (^{注 1)} /AN006	P46/IRQ14-DS/AN006
89	P45 (^{注 1)} /AN005	P45/IRQ13-DS/AN005
90	P44 (^{注 1)} /AN004	P44/IRQ12-DS/AN004
91	P43 (^{注 1)} /AN003	P43/IRQ11-DS/AN003
92	P42 (^{注 1)} /AN002	P42/IRQ10-DS/AN002
93	P41 ^(注 1) /AN001	P41/IRQ9-DS/AN001
94	VREFL0/PJ7 (注 1)	VREFL0/PJ7
95	P40 (注 1)/AN000	P40/IRQ8-DS/AN000
96	VREFH0/PJ6 (注 1)	VREFH0/PJ6
97	AVCC0	AVCC0
98	P07 (注 1)/ADTRG0#	P07/IRQ15/ADTRG0#
99	AVSS0	AVSS0
100	P05 ^(注 1) /DA1	P05/IRQ13/DA1

注 1.これら端子の入出力バッファの電源は AVCCO です。

注 2.JTAG のない製品にはありません。

注 3.JTAG のある製品にはありません。

注 4.サブクロック発振器のない製品にはありません。

注 5.サブクロック発振器のある製品にはありません。

注 6.サブクロック発振器のない製品では使用できません。

3.2 80 ピンパッケージ

表 3.2 に 80 ピンパッケ―ジ端子機能の比較を示します。

表 3.2 80 ピンパッケ―ジ端子機能の比較

80 ピン LFQFP	RX130	RX660
1	P06 ^(注 1)	P06
2	P03 ^(注 1) /DA0	P03/IRQ11/DA0
3	P04 ^(注 1)	P04
4	VCL	VCL
5	PJ1/MTIOC3A	PJ1/MTIOC3A
6	MD/FINED	MD/FINED/PN6
7	XCIN	XCIN (注2)/PH7 (注3)
8	XCOUT	XCOUT (注 2)/PH6 (注 3)
9	RES#	RES#
10	XTAL/P37	XTAL/P37/IRQ4
11	VSS	VSS VSS
12	EXTAL/P36	EXTAL/P36/IRQ5
13	VCC	VCC
	P35/NMI	P35/NMI
14 15	P34/MTIOC0A/TMCI3/POE2#/SCK6/IRQ4	P34/MTIOC0A/TMCI3/
15	P34/WITIOCUA/TWICI3/POE2#/SCR0/IRQ4	POE10#/SCK6/SCK0/IRQ4
16	P32/MTIOC0C/TMO3/TXD6/SMOSI6/	P32/MTIOC0C/TMO3/RTCIC2(^{†± 4})/
10	SSDA6/TS0/IRQ2/RTCOUT	RTCOUT ^(½ 4) /POE0#/POE10#/TXD6/
		SMOSI6/SSDA6/TXD0/SMOSI0/SSDA0/
		CTX0-A/IRQ2-DS
17	P31/MTIOC4D/TMCI2/CTS1#/RTS1#/SS1#/	P31/MTIOC4D/TMCI2/ RTCIC1(^{†±} 4)/
17	TS1/IRQ1	CTS1#/RTS1#/SS1#/IRQ1-DS
18	P30/MTIOC4B/TMRI3/POE8#/RXD1/	P30/MTIOC4B/TMRI3/
10	SMISO1/SSCL1/TS2/IRQ0	RTCICO(^½ 4)/POE8#/RXD1/SMISO1/
		SSCL1/IRQ0-DS/COMP3
19	P27/MTIOC2B/TMCI3/SCK1/TS3	P27/MTIOC2B/TMCI3/SCK1/IRQ7/
10	1 27/M11002B/1MOIO/OOKI/100	CVREFC3
20	P26/MTIOC2A/TMO1/TXD1/SMOSI1/	P26/MTIOC2A/TMO1/TXD1/SMOSI1/
20	SSDA1/TS4	SSDA1/CTS3#/ RTS3#/SS3#/IRQ6/CMPC30
21	P21/MTIOC1B/TMCI0	P21/MTIOC1B/TMCI0/
		MTIOC4A/RXD0/SMISO0/ SSCL0/IRQ9
22	P20/MTIOC1A/TMRI0	P20/MTIOC1A/TMRI0/TXD0/SMOSI0/
		SSDA0/IRQ8
23	P17/MTIOC3A/MTIOC3B/TMO1/POE8#/	P17/MTIOC3A/MTIOC3B/TMO1/POE8#/
	SCK1/MISOA/SDA0/IRQ7	MTIOC4B/SCK1/TXD3/SMOSI3/SSDA3/
		MISOA-C/SDA2/IRQ7/COMP2
24	P16/MTIOC3C/MTIOC3D/TMO2/TXD1/	P16/MTIOC3C/MTIOC3D/TMO2/
	SMOSI1/SSDA1/MOSIA/SCL0/IRQ6/	RTCOUT(注 4)/TXD1/SMOSI1/SSDA1/
	RTCOUT/ADTRG0#	RXD3/SMISO3/SSCL3/
		MOSIA-C/SCL2/IRQ6/ADTRG0#
25	P15/MTIOC0B/MTCLKB/TMCI2/RXD1/	P15/MTIOC0B/MTCLKB/
	SMISO1/SSCL1/TS5/IRQ5	TMCI2/RXD1/SMISO1/SSCL1/SCK3/
		CRX0-C/IRQ5/CMPC20
26	P14/MTIOC3A/MTCLKA/TMRI2/CTS1#/	P14/MTIOC3A/MTCLKA/
	RTS1#/SS1#/TS6/IRQ4	TMRI2/CTS1#/RTS1#/SS1#/
		CTX0-C/IRQ4/CVREFC2

00.185	I	
80ピン	RX130	RX660
LFQFP	P13/MTIOC0B/TMO3/SDA0/IRQ3	P13/MTIOC0B/TMO3/SDA0/IRQ3
27	P12/TMCI1/SCL0/IRQ2	P12/MTIC5U/TMCI1/SCL0/IRQ2
29	PH3/TMCI0/TS7	PH3/MTIOC4D/TMDIO/TOC4/IDO4
30	PH2/TMRI0/TS8/IRQ1	PH2/MTIOC4C/TMRI0/ TOC1/IRQ1
31	PH1/TMO0/TS9/IRQ0	PH1/MTIOC3D/TMO0/TIC1/IRQ0/ADST0
32	PH0/TS10/CACREF	PH0/MTIOC3B/CACREF/ADTRG0#
33	P55/MTIOC4D/TMO3/TS11	P55/MTIOC4D/MTIOC4A/ TMO3/ CRX0-D/IRQ10
34	P54/MTIOC4B/TMCI1/TS12	P54/MTIOC4B/TMCI1/CTX0-D/IRQ4
35	PC7/MTIOC3A/TMO2/MTCLKB/MISOA/	UB/PC7/MTIOC3A/MTCLKB/
33	TS13/CACREF	TMO2/CACREF/TOC0/TXD8/SMOSI8/
	1010,0101121	SSDA8/SMOSI10/SSDA10/TXD10/
		TXD010-C/SMOSI010-C/
		SSDA010-C/MISOA-A/IRQ14
36	PC6/MTIOC3C/MTCLKA/TMCI2/MOSIA/	PC6/MTIOC3C/MTCLKA/
	TS14	TMCI2/TIC0/RXD8/SMISO8/SSCL8/
		SMISO10/SSCL10/RXD10/
		RXD010-C/SMISO010-C/
		SSCL010-C/MOSIA-A/IRQ13
37	PC5/MTIOC3B/MTCLKD/TMRI2/RSPCKA/	PC5/MTIOC3B/MTCLKD/
	TS15	TMRI2/MTIOC0C/SCK8/SCK10/
		SCK010-C/RSPCKA-A/PMC0/IRQ5
38	PC4/MTIOC3D/MTCLKC/TMCI1/POE0#/	PC4/MTIOC3D/MTCLKC/TMCI1/POE0#/
	SCK5/SSLA0/TSCAP	MTIOC0A/SCK5/CTS8#/RTS8#/SS8#/
		SS10#/CTS10#/RTS10#/
		CTS010#-B/RTS010#-B/SS010#-B/
		DE010-B/SSLA0-A/PMC0/IRQ12
39	PC3/MTIOC4D/TXD5/SMOSI5/SSDA5/	PC3/MTIOC4D/TXD5/SMOSI5/
	TS16	SSDA5/PMC0/IRQ11
40	PC2/MTIOC4B/RXD5/SMISO5/SSCL5/	PC2/MTIOC4B/RXD5/SMISO5/SSCL5/
	SSLA3/TS17	TXDB011-A/SSLA3-A/IRQ10
41	PB7/PC1 ^(注 2) /MTIOC3B/TS18	PB7/MTIOC3B/TXD9/SMOSI9/SSDA9/
		SMOSI11/SSDA11/TXD11/
		TXD011-B/SMOSI011-B/
		SSDA011-B/IRQ15
42	PB6/PC0 ^(ž 2) /MTIOC3D/TS19	PB6/MTIOC3D/RXD9/SMISO9/
		SSCL9/SMISO11/SSCL11/RXD11/ RXD011-B/SMISO011-B/SSCL011-B/IRQ6
43	PB5/MTIOC2A/MTIOC1B/TMRI1/POE1#/	PB5/MTIOC2A/MTIOC1B/TMRI1/POE4#/
43	TS20	TOC2/SCK9/SCK11/ SCK011-B/IRQ13
44	PB4/TS21	PB4/CTS9#/RTS9#/SS9#/SS11#/CTS11#/
	1 07/1021	RTS11#/CTS011#-B/RTS011#-B/
		SS011#-B/DE011-B/IRQ4
45	PB3/MTIOC0A/MTIOC4A/TMO0/POE3#/	PB3/MTIOC0A/MTIOC4A/
70	SCK6/TS22	TMO0/POE11#/TIC2/SCK4/SCK6/
		PMC0/IRQ3
46	PB2/CTS6#/RTS6#/SS6#/TS23	PB2/CTS4#/RTS4#/SS4#/
		CTS6#/RTS6#/SS6#/IRQ2
47	PB1/MTIOC0C/MTIOC4C/TMCI0/TXD6/	PB1/MTIOC0C/MTIOC4C/
	SMOSI6/SSDA6/TS24/IRQ4/CMPOB1	TMCI0/TXD4/SMOSI4/SSDA4/TXD6/
		SMOSI6/SSDA6/IRQ4-DS/COMP1
48	VCC	VCC
1		·

00.1°		
80 ピン LFQFP	RX130	RX660
49	PB0/MTIC5W/RXD6/SMISO6/SSCL6/	PB0/MTIC5W/MTIOC3D/RXD4/SMISO4/
	RSPCKA/TS25	SSCL4/RXD6/SMISO6/SSCL6/
		RSPCKA-C/IRQ12
50	VSS	VSS
51	PA6/MTIC5V/MTCLKB/TMCI3/POE2#/	PA6/MTIC5V/MTCLKB/TMCI3/POE10#/
	CTS5#/RTS5#/SS5#/MOSIA/TS26	MTIOC3D/MTIOC6B/CTS5#/RTS5#/SS5#/
		CTS12#/RTS12#/SS12#/MOSIA-B/IRQ14
52	PA5/RSPCKA/TS27	PA5/MTIOC6B/RSPCKA-B/IRQ5
53	PA4/MTIC5U/MTCLKA/TMRI0/TXD5/	PA4/MTIC5U/MTCLKA/
	SMOSI5/SSDA5/SSLA0/TS28/IRQ5/	TMRI0/MTIOC4C/MTIOC7C/TXD5/SMOSI5/
	CVREFB1	SSDA5/TXD12/SMOSI12/SSDA12/TXDX12/
		SIOX12/SSLA0-B/IRQ5-DS/CVREFC1/
		ADST0
54	PA3/MTIOC0D/MTCLKD/RXD5/SMISO5/	PA3/MTIOC0D/MTCLKD/
	SSCL5/TS29/IRQ6/CMPB1	MTIC5V/MTIOC4D/RXD5/SMISO5/
		SSCL5/IRQ6-DS/CMPC10
55	PA2/RXD5/SMISO5/SSCL5/SSLA3/TS30	PA2/MTIOC7A/RXD5/SMISO5/SSCL5/
		RXD12/SMISO12/SSCL12/RXDX12/
		SSLA3-B/IRQ10
56	PA1/MTIOC0B/MTCLKC/SCK5/SSLA2/TS31	PA1/MTIOC0B/MTCLKC/
		MTIOC7B/MTIOC3B/SCK5/SCK12/
57	DA 0/MITIO 0 AA /001 AA /T000/0 A 0 DEF	SSLA2-B/IRQ11/ADTRG0#
57	PA0/MTIOC4A/SSLA1/TS32/CACREF	PA0/MTIOC4A/CACREF/ MTIOC6D/
50		SSLA1-B/IRQ0
58	PE5/MTIOC4C/MTIOC2B/IRQ5/AN021/ CMPOB0	PE5/MTIOC4C/MTIOC2B/IRQ5/AN013/ COMP0
59	PE4/MTIOC4D/MTIOC1A/TS33/AN020/	PE4/MTIOC4D/MTIOC1A/
59	CMPA2/CLKOUT	MTIOC4A/MTIOC7D/IRQ12/AN012
60	PE3/MTIOC4B/POE8#/CTS12#/RTS12#/	PE3/MTIOC4B/POE8#/
	SS12#/TS34/AN019/CLKOUT	MTIOC1B/TOC3/CTS12#/RTS12#/
		SS12#/IRQ11/AN011
61	PE2/MTIOC4A/RXD12/RXDX12/SMISO12/	PE2/MTIOC4A/MTIOC7A/
	SSCL12/TS35/IRQ7/AN018/CVREFB0	TIC3/RXD12/SMISO12/ SSCL12/RXDX12/
		IRQ7-DS/AN010/CVREFC0
62	PE1/MTIOC4C/TXD12/TXDX12/SIOX12/	PE1/MTIOC4C/MTIOC3B/TXD12/SMOSI12/
	SMOSI12/SSDA12/AN017/CMPB0	SSDA12/TXDX12/SIOX12/IRQ9/AN009
		/CMPC00
63	PE0/SCK12/AN016	PE0/MTIOC3D/SCK12/IRQ8/AN008
64	PD2/MTIOC4D/SCK6/IRQ2/AN026	PD2/MTIOC4D/TIC2/CRX0-B/IRQ2/AN018
65	PD1/MTIOC4B/RXD6/SMISO6/SSCL6/IRQ1/AN025	PD1/MTIOC4B/POE0#/CTX0-B/IRQ1/AN017
66	PD0/TXD6/SMOSI6/SSDA6/IRQ0/AN024	PD0/POE4#/IRQ0/AN016
67	P47 ^(注 1) /AN007	P47/IRQ15-DS/AN007
68	P46(^½ 1)/AN006	P46/IRQ14-DS/AN006
69	P45(^½ 1)/AN005	P45/IRQ13-DS/AN005
70	P44 ^(注 1) /AN004	P44/IRQ12-DS/AN004
71	P43 ^(注 1) /AN003	P43/IRQ11-DS/AN003
72	P42(^½ 1)/AN002	P42/IRQ10-DS/AN002
73	P41(注1)/AN001	P41/IRQ9-DS/AN001
74	VREFL0/PJ7 ^(注 1)	VREFL0/PJ7
75	P40(^½ 1)/AN000	P40/IRQ8-DS/AN000
75	F#U\ 7/AINUUU	C4U/IKWO-DO/ANUUU

80 ピン LFQFP	RX130	RX660
76	VREFH0/PJ6 ^(注 1)	VREFH0/PJ6
77	AVCC0	AVCC0
78	P07 ^(注 1) /ADTRG0#	P07/IRQ15/ADTRG0#
79	AVSS0	AVSS0
80	P05 ^(注 1) /DA1	P05/IRQ13/DA1

注 1.これら端子の入出力バッファの電源は AVCCO です。

注 2.サブクロック発振器のない製品にはありません。

注3.サブクロック発振器のある製品にはありません。

注 4.サブクロック発振器のない製品では使用できません。

3.3 64 ピンパッケージ

表 3.3 に 64 ピンパッケ―ジ端子機能の比較を示します。

表 3.3 64 ピンパッケ―ジ端子機能の比較

64 ピン LFQFP/ LQFP	RX130	RX660
1	P03 ^(注 1) /DA0	P03/IRQ11/DA0
2	VCL	VCL
3	MD/FINED	MD/FINED/PN6
4	XCIN	XCIN (注 2)/PH7 (注 3)
5	XCOUT	XCOUT (注 2)/PH6 (注 3)
6	RES#	RES#
7	XTAL/P37	XTAL/P37/IRQ4
8	VSS	VSS
9	EXTAL/P36	EXTAL/P36/IRQ5
10	VCC	VCC
11	P35/NMI	P35/NMI
12	P32/MTIOC0C/TMO3/TXD6/SMOSI6/	P32/MTIOC0C/TMO3/RTCIC2/RTCOUT(注 5)/
	SSDA6/TS0/IRQ2/RTCOUT	POE0#/POE10#/TXD6/SMOSI6/SSDA6/
		CTX0-A/IRQ2-DS
13	P31/MTIOC4D/TMCI2/CTS1#/RTS1#/SS1#/	P31/MTIOC4D/TMCI2/
	TS1/IRQ1	RTCIC1/CTS1#/RTS1#/SS1#/IRQ1-DS
14	P30/MTIOC4B/TMRI3/POE8#/RXD1/	P30/MTIOC4B/TMRI3/RTCIC0(注5)/
	SMISO1/SSCL1/TS2/IRQ0	POE8#/RXD1/SMISO1/ SSCL1/
		IRQ0-DS/COMP3
15	P27/MTIOC2B/TMCI3/SCK1/TS3	P27/MTIOC2B/TMCI3/SCK1/IRQ7/
		CVREFC3
16	P26/MTIOC2A/TMO1/TXD1/SMOSI1/	P26/MTIOC2A/TMO1/TXD1/SMOSI1/
	SSDA1/TS4	SSDA1/CTS3#/RTS3#/SS3#/IRQ6/CMPC30
17	P17/MTIOC3A/MTIOC3B/TMO1/POE8#/	P17/MTIOC3A/MTIOC3B/TMO1/POE8#/
	SCK1/MISOA/SDA0/IRQ7	MTIOC4B/SCK1/TXD3/SMOSI3/SSDA3/
		MISOA-C/SDA2/IRQ7/COMP2
18	P16/MTIOC3C/MTIOC3D/TMO2/TXD1/	P16/MTIOC3C/MTIOC3D/ TMO2/
	SMOSI1/SSDA1/MOSIA/SCL0/IRQ6/	RTCOUT(注 5)/TXD1/SMOSI1/SSDA1/
	RTCOUT/ADTRG0#	RXD3/SMISO3/SSCL3/
		MOSIA-C/SCL2/IRQ6/ADTRG0#
19	P15/MTIOC0B/MTCLKB/TMCI2/RXD1/	P15/MTIOC0B/MTCLKB/
	SMISO1/SSCL1/TS5/IRQ5	TMCI2/RXD1/SMISO1/SSCL1/SCK3/
	DA A A ATIO CO A A ATOU KA ATAADIO (OTO A III	CRX0-C/IRQ5/CMPC20
20	P14/MTIOC3A/MTCLKA/TMRI2/CTS1#/	P14/MTIOC3A/MTCLKA/
	RTS1#/SS1#/TS6/IRQ4	TMRI2/CTS1#/RTS1#/SS1#/ CTX0-C/IRQ4/CVREFC2
21	PH3/TMCI0/TS7	PH3/MTIOC4D/TMCI0
22	PH2/TMRI0/TS8/IRQ1	PH2/MTIOC4C/TMRI0/TOC1/IRQ1
23	PH1/TMO0/TS9/IRQ0	PH1/MTIOC3D/TMO0/TIC1/IRQ0/ADST0
24	PH0/TS10/CACREF	PH0/MTIOC3B/CACREF/ADTRG0#
25	P55/MTIOC4D/TMO3/TS11	P55/MTIOC4D/MTIOC4A/ TMO3/
20		CRX0-D/IRQ10
26	P54/MTIOC4B/TMCI1/TS12	P54/MTIOC4B/TMCI1/CTX0-D/IRQ4
20		I 37/WITIOG4D/TWOIT/CTAU-D/INQ4

	I	1
64 ピン		
LFQFP/	RX130	RX660
LQFP		
27	PC7/MTIOC3A/TMO2/MTCLKB/MISOA/	UB/PC7/MTIOC3A/MTCLKB/
	TS13/CACREF	TMO2/CACREF/TOC0/TXD8/SMOSI8/
		SSDA8/SMOSI10/SSDA10/TXD10/
		TXD010-C/SMOSI010-C/
		SSDA010-C/MISOA-A/IRQ14
20		·
28	PC6/MTIOC3C/MTCLKA/TMCI2/MOSIA/	PC6/MTIOC3C/MTCLKA/
	TS14	TMCI2/TICO/RXD8/SMISO8/SSCL8/
		SMISO10/SSCL10/RXD10/
		RXD010-C/SMISO010-C/
		SSCL010-C/MOSIA-A/IRQ13
29	PC5/MTIOC3B/MTCLKD/TMRI2/RSPCKA/	PC5/MTIOC3B/MTCLKD/
	TS15	TMRI2/MTIOC0C/SCK8/SCK10/
		SCK010-C/RSPCKA-A/PMC0/IRQ5
30	PC4/MTIOC3D/MTCLKC/TMCI1/POE0#/	PC4/MTIOC3D/MTCLKC/TMCI1/POE0#/
	SCK5/SSLA0/TSCAP	MTIOC0A/SCK5/CTS8#/RTS8#/SS8#/
	00110/002/10/100711	SS10#/CTS10#/RTS10#/
		CTS010#-B/RTS010#-B/SS010#-B/
		DE010-B/SSLA0-A/PMC0/IRQ12
31	PC3/MTIOC4D/TXD5/SMOSI5/SSDA5/TS16	PC3/MTIOC4D/TXD5/SMOSI5/
		SSDA5/PMC0/IRQ11
32	PC2/MTIOC4B/RXD5/SMISO5/SSCL5/	PC2/MTIOC4B/RXD5/SMISO5/SSCL5/
	SSLA3/TS17	TXDB011-A/SSLA3-A/IRQ10
33	PB7/PC1(注 4)/MTIOC3B/TS18	PB7/MTIOC3B/TXD9/SMOSI9/SSDA9/
		SMOSI11/SSDA11/TXD11/
		TXD011-B/SMOSI011-B/SSDA011-B/IRQ15
34	PB6/PC0(注 4)/MTIOC3D/TS19	PB6/MTIOC3D/RXD9/SMISO9/
34	PB6/PC0/= *//WITIOC3D/1319	SSCL9/SMISO11/SSCL11/RXD11/
		RXD011-B/SMISO011-B/SSCL011-B/IRQ6
35	PB5/MTIOC2A/MTIOC1B/TMRI1/POE1#/	PB5/MTIOC2A/MTIOC1B/TMRI1/POE4#/
	TS20	TOC2/SCK9/SCK11/ SCK011-B/IRQ13
36	PB3/MTIOC0A/MTIOC4A/TMO0/POE3#/	PB3/MTIOC0A/MTIOC4A/
	SCK6/TS22	TMO0/POE11#/TIC2/SCK4/SCK6/PMC0/
		IRQ3
37	PB1/MTIOC0C/MTIOC4C/TMCI0/TXD6/	PB1/MTIOC0C/MTIOC4C/
	SMOSI6/SSDA6/TS24/IRQ4/CMPOB1	TMCI0/TXD4/SMOSI4/SSDA4/TXD6/
		SMOSI6/SSDA6/IRQ4-DS/COMP1
38	VCC	VCC
39	PB0/MTIC5W/RXD6/SMISO6/SSCL6/	PB0/MTIC5W/MTIOC3D/RXD4/SMISO4/
39	RSPCKA/TS25	
	NOF UNAVIOZO	SSCL4/RXD6/SMISO6/SSCL6/
		RSPCKA-C/IRQ12
40	VSS	VSS
41	PA6/MTIC5V/MTCLKB/TMCI3/POE2#/	PA6/MTIC5V/MTCLKB/TMCI3/POE10#/
	CTS5#/RTS5#/SS5#/MOSIA/TS26	MTIOC3D/MTIOC6B/CTS5#/RTS5#/SS5#/
		CTS12#/RTS12#/ SS12#/MOSIA-B/IRQ14
42	PA4/MTIC5U/MTCLKA/TMRI0/TXD5/	PA4/MTIC5U/MTCLKA/
	SMOSI5/SSDA5/SSLA0/TS28/IRQ5/	TMRI0/MTIOC4C/MTIOC7C/TXD5/SMOSI5/
	CVREFB1	SSDA5/TXD12/SMOSI12/SSDA12/TXDX12/
		SIOX12/SSLA0-B/IRQ5-DS/CVREFC1/
		ADST0
43	PA3/MTIOC0D/MTCLKD/RXD5/SMISO5/	PA3/MTIOC0D/MTCLKD/
	SSCL5/TS29/IRQ6/CMPB1	MTIC5V/MTIOC4D/RXD5/SMISO5/
	OSSES/1025/11 QU/OWII D1	SSCL5/IRQ6-DS/CMPC10
L	<u> </u>	COCEO/ITOO DO/OWII OTO

64 ピン			
LFQFP/	RX130	RX660	
LQFP			
44	PA1/MTIOC0B/MTCLKC/SCK5/SSLA2/TS31	PA1/MTIOC0B/MTCLKC/	
		MTIOC7B/MTIOC3B/SCK5/SCK12/	
		SSLA2-B/IRQ11/ADTRG0#	
45	PA0/MTIOC4A/SSLA1/TS32/CACREF	PA0/MTIOC4A/CACREF/ MTIOC6D/	
		SSLA1-B/IRQ0	
46	PE5/MTIOC4C/MTIOC2B/IRQ5/AN021/	PE5/MTIOC4C/MTIOC2B/IRQ5/AN013/	
	CMPOB0	COMP0	
47	PE4/MTIOC4D/MTIOC1A/TS33/AN020/	PE4/MTIOC4D/MTIOC1A/	
	CMPA2/CLKOUT	MTIOC4A/MTIOC7D/IRQ12/AN012	
48	PE3/MTIOC4B/POE8#/CTS12#/RTS12#/	PE3/MTIOC4B/POE8#/	
	SS12#/TS34/AN019/CLKOUT	MTIOC1B/TOC3/CTS12#/RTS12#/	
		SS12#/IRQ11/AN011	
49	PE2/MTIOC4A/RXD12/RXDX12/SMISO12/	PE2/MTIOC4A/MTIOC7A/	
	SSCL12/TS35/IRQ7/AN018/CVREFB0	TIC3/RXD12/SMISO12/ SSCL12/RXDX12/	
		IRQ7-DS/AN010/CVREFC0	
50	PE1/MTIOC4C/TXD12/TXDX12/SIOX12/	PE1/MTIOC4C/MTIOC3B/TXD12/SMOSI12/	
	SMOSI12/SSDA12/AN017/CMPB0	SSDA12/TXDX12/SIOX12/IRQ9/AN009/	
F4	DEO/CCIVAD/ANIOAC	CMPC00	
51	PE0/SCK12/AN016	PE0/MTIOC3D/SCK12/IRQ8/AN008	
52	P47 ^{注1} //AN007	P47/IRQ15-DS/AN007	
53	P46 ^(注 1) /AN006	P46/IRQ14-DS/AN006	
54	P45 ^(注 1) /AN005	P45/IRQ13-DS/AN005	
55	P44 ^(注 1) /AN004	P44/IRQ12-DS/AN004	
56	P43 ^(注 1) /AN003	P43/IRQ11-DS/AN003	
57	P42 ^(注 1) /AN002	P42/IRQ10-DS/AN002	
58	P41 ^(注 1) /AN001	P41/IRQ9-DS/AN001	
59	VREFL0/PJ7 ^(注1)	VREFL0/PJ7	
60	P40 ^(注 1) /AN000	P40/IRQ8-DS/AN000	
61	VREFH0/PJ6 ^(注 1)	VREFH0/PJ6	
62	AVCC0	AVCC0	
63	P05 ^(注 1) /DA1	P07/IRQ15/ADTRG0#	
64	AVSS0	AVSS0	

注 1.これら端子の入出力バッファの電源は AVCCO です。

注2.サブクロック発振器のない製品にはありません。

注3.サブクロック発振器のある製品にはありません。

注 4.PC0、PC1 は、ポート切り替え機能選択時のみ有効です。

注 5.サブクロック発振器のない製品では使用できません。

3.4 48 ピンパッケージ

表 3.4 に 48 ピンパッケ―ジ端子機能の比較を示します。

表 3.4 48 ピンパッケ―ジ端子機能の比較

48ピン LFQFP/	RX130	RX660
HWQFN 1	VCL	VCL
2	MD/FINED	MD/FINED/PN6
3	RES#	RES#
4		-
5	XTAL/P37 VSS	XTAL/P37/IRQ4 VSS
6	EXTAL/P36	EXTAL/P36/IRQ5
7	VCC	VCC
8	P35/NMI	P35/NMI
9	P31/MTIOC4D/TMCI2/CTS1#/RTS1#/SS1#/ TS1/IRQ1	P31/MTIOC4D/TMCI2/ RTCIC1/CTS1#/RTS1#/SS1#/IRQ1-DS
10	P30/MTIOC4B/TMRI3/POE8#/RXD1/ SMISO1/SSCL1/TS2/IRQ0	P30/MTIOC4B/ RTCIC0/POE8#/RXD1/SMISO1/ SSCL1/IRQ0-DS/COMP3
11	P27/MTIOC2B/TMCI3/SCK1/TS3	P27/MTIOC2B/ SCK1/IRQ7/ CVREFC3
12	P26/MTIOC2A/TMO1/TXD1/SMOSI1/ SSDA1/TS4	P26/MTIOC2A/TMO1/TXD1/SMOSI1/ SSDA1/CTS3#/RTS3#/SS3#/IRQ6/CMPC30
13	P17/MTIOC3A/MTIOC3B/TMO1/POE8#/ SCK1/MISOA/SDA0/IRQ7	P17/MTIOC3A/MTIOC3B/TMO1/POE8#/ MTIOC4B/SCK1/TXD3/SMOSI3/SSDA3/ MISOA-C/SDA2/IRQ7/COMP2
14	P16/MTIOC3C/MTIOC3D/TMO2/TXD1/ SMOSI1/SSDA1/MOSIA/SCL0/IRQ6/ ADTRG0#	P16/MTIOC3C/MTIOC3D/ TMO2/RTCOUT/TXD1/SMOSI1/SSDA1/ RXD3/SMISO3/SSCL3/ MOSIA-C/SCL2/IRQ6/ADTRG0#
15	P15/MTIOC0B/MTCLKB/TMCI2/RXD1/ SMISO1/SSCL1/TS5/IRQ5	P15/MTIOC0B/MTCLKB/ TMCI2/RXD1/SMISO1/SSCL1/SCK3/ CRX0-C/IRQ5/CMPC20
16	P14/MTIOC3A/MTCLKA/TMRI2/CTS1#/ RTS1#/SS1#/TS6/IRQ4	P14/MTIOC3A/MTCLKA/ TMRI2/CTS1#/RTS1#/SS1#/ CTX0-C/IRQ4/CVREFC2
17	PH3/TMCI0/TS7	PH3/MTIOC4D/TMCI0
18	PH2/TMRI0/TS8/IRQ1	PH2/MTIOC4C/TMRI0/ TOC1/IRQ1
19	PH1/TMO0/TS9/IRQ0	PH1/MTIOC3D/TMO0/TIC1/IRQ0/ADST0
20	PH0/TS10/CACREF	PH0/MTIOC3B/CACREF/ADTRG0#
21	PC7/MTIOC3A/TMO2/MTCLKB/MISOA/ TS13/CACREF	UB/PC7/MTIOC3A/MTCLKB/ TMO2/CACREF/TOC0/TXD8/SMOSI8/ SSDA8/SMOSI10/SSDA10/TXD10/ TXD010-C/SMOSI010-C/ SSDA010-C/MISOA-A/IRQ14
22	PC6/MTIOC3C/MTCLKA/TMCI2/MOSIA/ TS14	PC6/MTIOC3C/MTCLKA/ TMCI2/TIC0/RXD8/SMISO8/SSCL8/ SMISO10/SSCL10/RXD10/ RXD010-C/SMISO010-C/ SSCL010-C/MOSIA-A/IRQ13

40.1%	I	
48 ピン		
LFQFP/	RX130	RX660
HWQFN		
23	PC5/MTIOC3B/MTCLKD/TMRI2/RSPCKA/	PC5/MTIOC3B/MTCLKD/
	TS15	TMRI2/MTIOC0C/SCK8/SCK10/
		SCK010-C/RSPCKA-A/PMC0/IRQ5
24	PC4/MTIOC3D/MTCLKC/TMCI1/POE0#/	PC4/MTIOC3D/MTCLKC/TMCI1/POE0#/
	SCK5/SSLA0/TSCAP	MTIOC0A/SCK5/CTS8#/RTS8#/SS8#/
		SS10#/CTS10#/RTS10#/
		CTS010#-B/RTS010#-B/SS010#-B/
		DE010-B/SSLA0-A/PMC0/IRQ12
0.5		·
25	PB5/PC3 ^(½ 1) /MTIOC2A/MTIOC1B/TMRI1/	PB5/MTIOC2A/MTIOC1B/TMRI1/POE4#/
	POE1#/TS20	TOC2/IRQ13
26	PB3/PC2(注 1)/MTIOC0A/MTIOC4A/TMO0/	PB3/MTIOC0A/MTIOC4A/
	POE3#/SCK6/TS22	TMO0/POE11#/TIC2/SCK4/SCK6/PMC0/
		IRQ3
27	PB1/PC1(注 1)/MTIOC0C/MTIOC4C/TMCI0/	PB1/MTIOC0C/MTIOC4C/
	TXD6/SMOSI6/SSDA6/TS24/IRQ4/CMPOB1	TMCI0/TXD4/SMOSI4/SSDA4/TXD6/
		SMOSI6/SSDA6/IRQ4-DS/COMP1
28	VCC	VCC
29	PB0/PC0(注 1)/MTIC5W/RXD6/SMISO6/	PB0/MTIC5W/MTIOC3D/RXD4/SMISO4/
20	SSCL6/RSPCKA/TS25	SSCL4/RXD6/SMISO6/SSCL6/
	300E0/Not CNA/1023	RSPCKA-C/IRQ12
	1/00	
30	VSS	VSS
31	PA6/MTIC5V/MTCLKB/TMCI3/POE2#/	PA6/MTIC5V/MTCLKB/POE10#/
	CTS5#/RTS5#/SS5#/MOSIA/TS26	MTIOC3D/CTS5#/RTS5#/SS5#/
		CTS12#/RTS12#/SS12#/MOSIA-B/IRQ14
32	PA4/MTIC5U/MTCLKA/TMRI0/TXD5/	PA4/MTIC5U/MTCLKA/
	SMOSI5/SSDA5/SSLA0/TS28/IRQ5/	TMRI0/MTIOC4C/MTIOC7C/TXD5/SMOSI5/
	CVREFB1	SSDA5/TXD12/SMOSI12/SSDA12/TXDX12/
		SIOX12/SSLA0-B/IRQ5-DS/CVREFC1/
		ADST0
33	PA3/MTIOC0D/MTCLKD/RXD5/SMISO5/	PA3/MTIOC0D/MTCLKD/
	SSCL5/TS29/IRQ6/CMPB1	MTIC5V/MTIOC4D/RXD5/SMISO5/
		SSCL5/IRQ6-DS/CMPC10
34	PA1/MTIOC0B/MTCLKC/SCK5/SSLA2/TS31	PA1/MTIOC0B/MTCLKC/
		MTIOC7B/MTIOC3B/SCK5/SCK12/
		SSLA2-B/IRQ11/ADTRG0#
35	PE4/MTIOC4D/MTIOC1A/TS33/AN020/	PE4/MTIOC4D/MTIOC1A/
	CMPA2/CLKOUT	MTIOC4A/MTIOC7D/IRQ12/AN012
36	PE3/MTIOC4B/POE8#/CTS12#/RTS12#/	PE3/MTIOC4B/POE8#/
	TS34/AN019/CLKOUT	MTIOC1B/TOC3/CTS12#/RTS12#/
		SS12#/IRQ11/AN011
37	PE2/MTIOC4A/RXD12/RXDX12/SSCL12/	PE2/MTIOC4A/MTIOC7A/
]	TS35/IRQ7/AN018/CVREFB0	TIC3/RXD12/SMISO12/ SSCL12/RXDX12/
	7000/11(21/711010/07112120	IRQ7-DS/AN010/CVREFC0
38	PE1/MTIOC4C/TXD12/TXDX12/SIOX12/	PE1/MTIOC4C/MTIOC3B/TXD12/SMOSI12/
30	SSDA12/AN017/CMPB0	SSDA12/TXDX12/SIOX12/IRQ9/AN009/
	OODA IZIAINO I I TOIVIE DU	·
20	D47(# 2)/ANIOO7	CMPC00
39	P47 ^(注 2) /AN007	P47/IRQ15-DS/AN007
40	P46 ^(注 2) /AN006	P46/IRQ14-DS/AN006
41	P45 ^(注 2) /AN005	P45/IRQ13-DS/AN005
42	P42 ^(注 2) /AN002	P42/IRQ10-DS/AN002
43	P41 ^(注 2) /AN001	P41/IRQ9-DS/AN001
70	I TI TANUUI	I TI/INQUIANNUI

48 ピン LFQFP/ HWQFN	RX130	RX660
44	VREFL0/PJ7 ^(注 2)	VREFL0/PJ7
45	P40 ^(注 2) /AN000	P40/IRQ8-DS/AN000
46	VREFH0/PJ6 ^(注2)	VREFH0/PJ6
47	AVCC0	AVCC0
48	AVSS0	AVSS0

注 1.PC0~PC3 はポート切り替え機能選択時のみ有効です。

注 2.これら端子の入出力バッファの電源は AVCC0 です。

4. 移行の際の留意点

RX660 グループと RX130 グループの相違について、いくつかの留意点があります。 ソフトウェアに関する留意点を「4.1 機能設計の留意点」で説明します。

4.1 機能設計の留意点

RX130 グループで動作するソフトウェアは RX660 グループの一部のソフトウェアに対し、互換性があります。しかし、動作タイミングや電気的特性などが異なる場合があるため、十分に評価してください。以下に RX660 グループと RX130 グループで異なる機能の設定に関し、ソフトウェアでの留意点について説明します。

モジュ―ルおよび機能の相違点については「2.仕様の概要比較」を参照してください。詳細は「5.参考ドキュメント」のユ―ザ―ズマニュアルハ―ドウェア編を参照してください。

4.1.1 モード設定端子

リセット解除時のモード設定端子は、RX130 グループでは MD 端子のみですが、RX660 グループでは MD 端子と UB 端子となっています

4.1.2 RIIC 動作電圧設定

RX660 グループで RIIC を使用する場合、スロープ特性を保つために、電源電圧範囲を指定する必要があります。 初期値は VCC が 4.5V 以上の設定になっています。4.5V 未満で使用する場合、RIIC を動作させる前に電圧範囲を変更してください。 詳細は、「RX660 グループ ユーザーズマニュアル ハードウェア編」で、VOLSR.RICVLS ビットを参照してください。

4.1.3 オプション設定メモリ

RX130 グループでは、ID コードプロテクト、オンチップデバッガの ID コードプロテクトは ROM に配置されていますが、RX660 グループではオプション設定メモリに配置されています。設定方法が異なるため、注意してください。

4.1.4 PLL 回路

PLL 回路の逓倍率は、RX130 グループで 4~8 逓倍(0.5 刻み)、RX660 グループで 10~30 逓倍(0.5 刻み) です。PLL 回路を使用するには、PLLCR.STC ビットに設定値を適切な値に変更してください。

4.1.5 全モジュールクロックストップモード

RX130 グループでは、全モジュールクロックストップモードはありません。

RX660 グループでは、全モジュールクロックストップモードへ移行させる場合、MSTPCRA.ACSE ビットに"1"を書き込んでおく必要があります。

4.1.6 レジスタ退避バンク内 RAM の自己診断に関する注意事項


RX660 グループのレジスタ退避バンクは RAM で構成されています。

レジスタ退避バンクにはバッファが搭載されているため、SAVE 命令で書き込みを行った後に同一バンクから RSTR 命令で読み出しを行うと、RAM のメモリセルではなくバッファのデータが読み出されることがあります。

レジスタ退避バンク内 RAM の自己診断を行う場合、バッファのデータを読み出さないように、

以下の手順で書いたデータの確認を実施してください。

- (1) 診断対象のバンクに SAVE 命令でデータを書く
- (2) (1)のバンクとは異なるバンクに、SAVE 命令でデータを書く
- (3) (1)のバンクから RSTR 命令でデータを読む



4.1.7 コンペア機能制約

RX660 グループの 12 ビット A/D コンバータのコンペア機能には、以下の制約があります。

- 1. 自己診断機能およびダブルトリガモードの使用は禁止です。 (ADRD、ADDBLDR、ADDBLDRA、ADDBLDRB はコンペア機能対象外です。)
- 2. マッチ / アンマッチイベント出力を使用する場合は、 シングルスキャンモードを設定してください。
- 3. ウィンドウ A で温度センサか内部基準電圧選択時は、ウィンドウ B の動作は禁止です。
- 4. ウィンドウ B で温度センサか内部基準電圧選択時は、ウィンドウ A の動作は禁止です。
- 5. ウィンドウ A とウィンドウ B で同一 CH は設定禁止です。
- 6. High 側基準値≥ Low 側基準値となるように設定してください。

4.1.8 I2C バスインタフェースのノイズ除去

RX130 グループでは、SCL、SDA ラインにアナログノイズフィルタを内蔵していますが、RX660 グループではアナログノイズフィルタを内蔵していません。

4.1.9 ポート方向レジスタ(PDR)の初期化

同一ピン数でも、PDR レジスタの初期化が異なります。

4.1.10 カウンタ停止時の MTIOC 端子出力レベル

相補 PWM モード時は PWM 波形を生成するため、MTU4.TGRA(MTU7.TGRA)は MTU4.TCNT(MTU7.TCNT)だけではなく、MTU3.TCNT(MTU6.TCNT)や TCNTSA(TCNTSB)ともコンペアマッチの検出を行っています。そのため、MTU3.TCNT(MTU6.TCNT)や TCNTSA(TCNTSB)とコンペアマッチが起こった際も TRGA4N(TRGA7N)を生成します。MTU3、MTU4(MTU6、MTU7)を相補 PWMモードで動作させて、A/D 変換の開始要求を行う場合は MTU4.TCNT(MTU7.TCNT)とMTU4.TADCORA/TADCORB(MTU7.TADCORA/TADCORB)とのコンペアマッチによる A/D 変換開始要求を使用してください。

4.1.11 相補 PWM モード時の A/D 変換開始要求

RX660 グループにおいて相補 PWM モード時は PWM 波形を生成するため、MTU4.TGRA (MTU7.TGRA) は MTU4.TCNT (MTU7.TCNT) だけではなく、MTU3.TCNT (MTU6.TCNT) や TCNTSA (TCNTSB) ともコンペアマッチの検出を行っています。そのため、

MTU3.TCNT(MTU6.TCNT)や TCNTSA(TCNTSB)とコンペアマッチが起こった際も TRGA4N (TRGA7N)を生成します。MTU3、MTU4(MTU6、MTU7)を相補 PWM モードで動作させて、A/D 変換 の開始要求を行う場合は MTU4.TCNT

(MTU7.TCNT) と MTU4.TADCORA/TADCORB (MTU7.TADCORA/TADCORB) とのコンペアマッチによる A/D 変換開始要求を使用してください。

4.1.12 MTU 端子非選択時のハイインピーダンス制御

POECR1、POECR2 レジスタで MTU 端子のハイインピーダンス制御を有効にしているときに制御条件を満たすと、MTU 機能がマルチプレクスされている端子は MTU 機能を選択していない場合でも、出力がハイインピーダンスになります。

意図せず端子の出力がハイインピーダンスになるのを避けるため、MPC の PmnPFS レジスタで選択した MTU 端子と、POE3 の端子選択レジスタで選択した MTU 端子が一致するように設定を行ってください。

4.1.13 A/D スキャン変換終了割り込みの発生

RX660 グループではソフトウェアトリガでスキャンを開始した場合は、ダブルトリガモードを選択した場合であっても、スキャンが終了した時に ADIE ビットが"1"に設定されていると A/D スキャン変換終了割り込みが発生します。

4.1.14 DIRQnE ビット(n = 0~15)による入力バッファ制御

DPSIERy.DIRQnE (y = 0, 1, $n = 0 \sim 15$) ビットを "1" にすることで、IRQ0-DS \sim IRQ15-DS 端子の入力バッファを有効にすることができます。これにより、当該端子の入力は、DPSIFRy.DIRQnF (y = 0, 1, $n = 0 \sim 15$)ビットに伝わりますが、割り込みコントローラや周辺モジュール、I/O ポートには伝わりませんので注意してください。

4.1.15 12 ビット A/D コンバータのスキャン変換時間

RX130 グループと RX660 グループでは、スキャン変換時間が異なります。各グループの選択チャネル数が n のシングルスキャンのスキャン変換時間(t_{SCAN})は、以下のように表されます。詳細は「5.参考ドキュメント」の RX130 グループ、RX660 グループ ユーザーズマニュアルハードウェア編で、12 ビット A/D コンバータのアナログ入力のサンプリング時間とスキャン変換時間を参照してください。

RX130: $t_{SCAN} = t_D + (t_{DIS} \times n) + t_{DIAG} + (t_{CONV} \times n) + t_{ED}$ RX660: $t_{SCAN} = t_D + (t_{DIS} \times n) + t_{DIAG} + (t_{CONV} \times n) + t_{ED}$

^tSCAN (温度センサ出力、内部基準電圧変換時) = ^tD+ (^tADIS × m) + (tCONV × m)+ ^tED

t_D …スキャン変換開始遅延時間

^tSPL …サンプリング時間

t_{DIS} …断線検出アシスト処理時間

 t_{DIAG} …自己診断変換時間 t_{CONV} …A/D 変換処理時間

t_{FD} …スキャン変換終了遅延時間

fADIS …温度センサ出力と内部基準電圧を A/D 変換するときのオートディスチャージ処理時間

4.1.16 D/A コンバータの設定について

RX660 グループでは、D/A コンバータの設定は、D/A 出力先選択レジスタ (DADSELR) でコンパレータ C への出力設定を行い、D/A コンバータの出力が安定するまで待ってからコンパレータの動作を許可してください。D/A コンバータの設定を変更する場合も、一旦コンパレータの動作を停止させてから D/A コンバータの設定を変更し、D/A コンバータの出力が安定するまで待ってからコンパレータの動作を許可してください。

4.1.17 モジュールストップ時のコンパレータ C の動作

RX660 グループでは、コンパレータ C を動作させたままモジュールストップ状態に遷移すると、コンパレータ C のアナログ回路の動作が停止しないためアナログ電源電流はコンパレータ C 使用中と同等になります。モジュールストップ時にアナログ電源電流を低減する必要がある場合は、CMPCTL.HCMPON ビットを "0" にしてコンパレータ C を停止させてください。



4.1.18 ソフトウェアスタンバイモード時のコンパレータ C の動作

RX660 コンパレータ C を動作させたままソフトウェアスタンバイモードに遷移すると、コンパレータ C のアナログ 回路の動作が停止しないためアナログ電源電流はコンパレータ C 使用中と同等になります。ソフトウェアスタンバイモードでアナログ電源電流を低減する必要がある場合は、CMPCTL.HCMPON ビットを "0" にしてコンパレータ C を停止させてください

4.1.19 ELC イベント入力の時タイマモードレジスタ設定の注意事項

RX660 グループで、MTU を ELC のアクション動作に設定する場合は、該当チャネルのタイマモードレジスタ (TMDR)は初期値(00h)に設定してください。

4.1.20 クロック周波数設定

RX130 グループではクロック周波数設定制限は ICLK≧PCLK ですが、RX660 グループでは以下のように設定してください。

また、RX66T グループでは ICLK を 120MHz より速くする場合は、MEMWAIT レジスタの変更が必要です。

クロック周波数設定制限:ICLK≥BCLK、PCLKA≥PCLKB

クロック周波数比制限:(N は整数)

ICLK :FCLK = N:1 or 1:N ICLK :PCLKA = N:1 or 1:N ICLK :PCLKB = N:1 or 1:N ICLK :PCLKD = N:1 or 1:N

PCLKB:PCLKD = 1:1 or 2:1 or 4:1 or 1:2

CANFD 使用時のクロック周波数設定制限:

PCLKA: PCLKB = 2:1

PCLKB≧CANFDCLK、PCLKB≧CANFDMCLK

PLL の入力クロックソースに HOCO を使用する場合は、HOCO クロック発振周波数(min/max.)で 120MHz~240MHz となる PLL の逓倍を選択してください。

5. 参考ドキュメント

ユーザーズマニュアル:ハードウェア

RX130 グループ ユーザーズマニュアル ハードウェア編 Rev3.00(R01UH0560JJ0300) (最新版をルネサス エレクトロニクスホームページから入手してください。)

RX660 グループ ユーザーズマニュアル ハードウェア編 Rev1.00(R01UH0937JJ0100) (最新版をルネサス エレクトロニクスホームページから入手してください。)

テクニカルアップデート/テクニカルニュース

(最新の情報をルネサス エレクトロニクスホームページから入手してください。)

テクニカルアップデートの対応について 本アプリケーションノートは以下のテクニカルアップデートの内容を反映しています。

- TN-RX*-A0238B/J
- TN-RX*-A0224B/J
- TN-RX*-A0227A/J
- TN-RX*-A0217A/J
- TN-RX*-A0147B/J

改訂記録

		改訂内容	
Rev.	発行日	ページ	ポイント
1.00	Jun.10.22	_	初版発行

製品ご使用上の注意事項

ここでは、マイコン製品全体に適用する「使用上の注意事項」について説明します。個別の使用上の注意事項については、本ドキュメントおよびテクニカルアップデートを参照してください。

1. 静雷気対策

CMOS 製品の取り扱いの際は静電気防止を心がけてください。CMOS 製品は強い静電気によってゲート絶縁破壊を生じることがあります。運搬や保存の際には、当社が出荷梱包に使用している導電性のトレーやマガジンケース、導電性の緩衝材、金属ケースなどを利用し、組み立て工程にはアースを施してください。プラスチック板上に放置したり、端子を触ったりしないでください。また、CMOS 製品を実装したボードについても同様の扱いをしてください。

2. 電源投入時の処置

電源投入時は、製品の状態は不定です。電源投入時には、LSIの内部回路の状態は不確定であり、レジスタの設定や各端子の状態は不定です。外部 リセット端子でリセットする製品の場合、電源投入からリセットが有効になるまでの期間、端子の状態は保証できません。同様に、内蔵パワーオン リセット機能を使用してリセットする製品の場合、電源投入からリセットのかかる一定電圧に達するまでの期間、端子の状態は保証できません。

3. 電源オフ時における入力信号

当該製品の電源がオフ状態のときに、入力信号や入出力プルアップ電源を入れないでください。入力信号や入出力プルアップ電源からの電流注入により、誤動作を引き起こしたり、異常電流が流れ内部素子を劣化させたりする場合があります。資料中に「電源オフ時における入力信号」についての記載のある製品は、その内容を守ってください。

4. 未使用端子の処理

未使用端子は、「未使用端子の処理」に従って処理してください。CMOS製品の入力端子のインピーダンスは、一般に、ハイインピーダンスとなっています。未使用端子を開放状態で動作させると、誘導現象により、LSI周辺のノイズが印加され、LSI内部で貫通電流が流れたり、入力信号と認識されて誤動作を起こす恐れがあります。

5. クロックについて

リセット時は、クロックが安定した後、リセットを解除してください。プログラム実行中のクロック切り替え時は、切り替え先クロックが安定した後に切り替えてください。リセット時、外部発振子 (または外部発振回路) を用いたクロックで動作を開始するシステムでは、クロックが十分安定した後、リセットを解除してください。また、プログラムの途中で外部発振子 (または外部発振回路) を用いたクロックに切り替える場合は、切り替え先のクロックが十分安定してから切り替えてください。

6. 入力端子の印加波形

入力ノイズや反射波による波形歪みは誤動作の原因になりますので注意してください。CMOS 製品の入力がノイズなどに起因して、V_{IL} (Max.) から V_{IH} (Min.) までの領域にとどまるような場合は、誤動作を引き起こす恐れがあります。入力レベルが固定の場合はもちろん、V_{IL} (Max.) から V_{IH} (Min.) までの領域を通過する遷移期間中にチャタリングノイズなどが入らないように使用してください。

7. リザーブアドレス (予約領域) のアクセス禁止

リザーブアドレス (予約領域) のアクセスを禁止します。アドレス領域には、将来の拡張機能用に割り付けられている リザーブアドレス (予約領域) があります。これらのアドレスをアクセスしたときの動作については、保証できませんので、アクセスしないようにしてください。

8. 製品間の相違について

型名の異なる製品に変更する場合は、製品型名ごとにシステム評価試験を実施してください。同じグループのマイコンでも型名が違うと、フラッシュメモリ、レイアウトパターンの相違などにより、電気的特性の範囲で、特性値、動作マージン、ノイズ耐量、ノイズ幅射量などが異なる場合があります。型名が違う製品に変更する場合は、個々の製品ごとにシステム評価試験を実施してください。

ご注意書き

- 1. 本資料に記載された回路、ソフトウェアおよびこれらに関連する情報は、半導体製品の動作例、応用例を説明するものです。回路、ソフトウェアおよびこれらに関連する情報を使用する場合、お客様の責任において、お客様の機器・システムを設計ください。これらの使用に起因して生じた損害 (お客様または第三者いずれに生じた損害も含みます。以下同じです。)に関し、当社は、一切その責任を負いません。
- 2. 当社製品または本資料に記載された製品データ、図、表、プログラム、アルゴリズム、応用回路例等の情報の使用に起因して発生した第三者の特許 権、著作権その他の知的財産権に対する侵害またはこれらに関する紛争について、当社は、何らの保証を行うものではなく、また責任を負うもので はありません。
- 3. 当社は、本資料に基づき当社または第三者の特許権、著作権その他の知的財産権を何ら許諾するものではありません。
- 4. 当社製品を組み込んだ製品の輸出入、製造、販売、利用、配布その他の行為を行うにあたり、第三者保有の技術の利用に関するライセンスが必要となる場合、当該ライセンス取得の判断および取得はお客様の責任において行ってください。
- 5. 当社製品を、全部または一部を問わず、改造、改変、複製、リバースエンジニアリング、その他、不適切に使用しないでください。かかる改造、改変、複製、リバースエンジニアリング等により生じた損害に関し、当社は、一切その責任を負いません。
- 6. 当社は、当社製品の品質水準を「標準水準」および「高品質水準」に分類しており、各品質水準は、以下に示す用途に製品が使用されることを意図 しております。

標準水準: コンピュータ、OA 機器、通信機器、計測機器、AV 機器、家電、工作機械、パーソナル機器、産業用ロボット等

高品質水準:輸送機器(自動車、電車、船舶等)、交通制御(信号)、大規模通信機器、金融端末基幹システム、各種安全制御装置等 当社製品は、データシート等により高信頼性、Harsh environment 向け製品と定義しているものを除き、直接生命・身体に危害を及ぼす可能性のある機器・システム(生命維持装置、人体に埋め込み使用するもの等)、もしくは多大な物的損害を発生させるおそれのある機器・システム(宇宙機器と、海底中継器、原子力制御システム、航空機制御システム、プラント基幹システム、軍事機器等)に使用されることを意図しておらず、これらの用途に使用することは想定していません。たとえ、当社が想定していない用途に当社製品を使用したことにより損害が生じても、当社は一切その青任を負いません。

- 7. あらゆる半導体製品は、外部攻撃からの安全性を 100%保証されているわけではありません。当社ハードウェア/ソフトウェア製品にはセキュリティ対策が組み込まれているものもありますが、これによって、当社は、セキュリティ脆弱性または侵害(当社製品または当社製品が使用されているシステムに対する不正アクセス・不正使用を含みますが、これに限りません。) から生じる責任を負うものではありません。当社は、当社製品または当社製品が使用されたあらゆるシステムが、不正な改変、攻撃、ウイルス、干渉、ハッキング、データの破壊または窃盗その他の不正な侵入行為(「脆弱性問題」といいます。) によって影響を受けないことを保証しません。当社は、脆弱性問題に起因しまたはこれに関連して生じた損害について、一切責任を負いません。また、法令において認められる限りにおいて、本資料および当社ハードウェア/ソフトウェア製品について、商品性および特定目的との合致に関する保証ならびに第三者の権利を侵害しないことの保証を含め、明示または黙示のいかなる保証も行いません。
- 8. 当社製品をご使用の際は、最新の製品情報(データシート、ユーザーズマニュアル、アプリケーションノート、信頼性ハンドブックに記載の「半導体デバイスの使用上の一般的な注意事項」等)をご確認の上、当社が指定する最大定格、動作電源電圧範囲、放熱特性、実装条件その他指定条件の範囲内でご使用ください。指定条件の範囲を超えて当社製品をご使用された場合の故障、誤動作の不具合および事故につきましては、当社は、一切その責任を負いません。
- 9. 当社は、当社製品の品質および信頼性の向上に努めていますが、半導体製品はある確率で故障が発生したり、使用条件によっては誤動作したりする場合があります。また、当社製品は、データシート等において高信頼性、Harsh environment 向け製品と定義しているものを除き、耐放射線設計を行っておりません。仮に当社製品の故障または誤動作が生じた場合であっても、人身事故、火災事故その他社会的損害等を生じさせないよう、お客様の責任において、冗長設計、延焼対策設計、誤動作防止設計等の安全設計およびエージング処理等、お客様の機器・システムとしての出荷保証を行ってください。特に、マイコンソフトウェアは、単独での検証は困難なため、お客様の機器・システムとしての安全検証をお客様の責任で行ってください。
- 10. 当社製品の環境適合性等の詳細につきましては、製品個別に必ず当社営業窓口までお問合せください。ご使用に際しては、特定の物質の含有・使用 を規制する RoHS 指令等、適用される環境関連法令を十分調査のうえ、かかる法令に適合するようご使用ください。かかる法令を遵守しないことに より生じた損害に関して、当社は、一切その責任を負いません。
- 11. 当社製品および技術を国内外の法令および規則により製造・使用・販売を禁止されている機器・システムに使用することはできません。当社製品および技術を輸出、販売または移転等する場合は、「外国為替及び外国貿易法」その他日本国および適用される外国の輸出管理関連法規を遵守し、それらの定めるところに従い必要な手続きを行ってください。
- 12. お客様が当社製品を第三者に転売等される場合には、事前に当該第三者に対して、本ご注意書き記載の諸条件を通知する責任を負うものといたします
- 13 本資料の全部または一部を当社の文書による事前の承諾を得ることなく転載または複製することを禁じます。
- 14. 本資料に記載されている内容または当社製品についてご不明な点がございましたら、当社の営業担当者までお問合せください。
- 注 1. 本資料において使用されている「当社」とは、ルネサス エレクトロニクス株式会社およびルネサス エレクトロニクス株式会社が直接的、間接的 に支配する会社をいいます。
- 注 2. 本資料において使用されている「当社製品」とは、注1において定義された当社の開発、製造製品をいいます。

(Rev.5.0—1 2020.10)

本社所在地

〒135-0061 東京都江東区豊洲 3-2-24 (豊洲フォレシア)

www.renesas.com

商標について

ルネサスおよびルネサスロゴはルネサス エレクトロニクス株式会社の 商標です。すべての商標および登録商標は、それぞれの所有者に帰属します。

お問合せ窓口

弊社の製品や技術、ドキュメントの最新情報、最寄の営業お問合せ窓口に関する情報などは、弊社ウェブサイトをご覧ください。

www.renesas.com/contact/