9FGV0441

概要

9FGV0441は、PCIe Gen1-4アプリケーション用の4出力超低消費電力クロックジェネレータで、Zo = 100Ωの出力終端を内蔵しています。クロック管理用に4つの出力イネーブルを備え、スペクトラム拡散オフに加えて、2種類のスペクトラム拡散レベルをサポートします。

終端の内蔵により100Ωの差動Zoを実現、部品点数と基板面積の削減を実現
1.8V動作、低消費電力化
OE#ピン、DIFパワーマネージメント対応
LP-HCSL差動クロック出力、消費電力と基板面積を削減
各出力のプログラマブルスルー・レート：様々な線長に合わせたチューニングが可能
プログラマブル出力振幅：様々な使用環境に合わせたチューニングが可能
PLLがロックされるまでのDIF出力ブロック：クリーンシステムスタートアップ
0%、-0.25%、-0.5%から選択可能なDIF出力スプレッド：EMIの低減
外付け25MHz水晶振動子、0ppmの合成エラーでタイトなppmをサポート
ストラップピンによるコンフィギュレーションが可能：デバイス制御のためのSMBusインターフェースは不要
レガシーコントローラ対応3.3V SMBus インターフェース
省スペース5×5mm 32ピンVFQFPN、最小限の基板スペースを実現
選択可能なSMBusアドレス：複数のデバイスでSMBusセグメントを簡単に共有可能

設計・開発

ECADモデル

[製品選択]テーブル内の製品名をクリックするとSamacSysが提供する回路図シンボル、PCBフットプリント、3D CADモデルがご確認いただけます。お探しのシンボルやモデルが見つからない場合、Webサイトから直接リクエストできます。

ECADモデルを調べる

製品選択

Processing table

	Pkg. Type	Lead Count (#)	Temp. Grade	Pb (Lead) Free	Carrier Type	Moisture Sensitivity Level (MSL)	Price (USD) \| 1ku	ご購入 / サンプル
(4) アクティブ (0) Obsolete / NRND / LTB	VFQFPN	最大値最小値	C I	Yes	Reel Tray	3	最大値参考価格は、1,000個を基準としています。また、予告なく変更される場合があります。最小値参考価格は、1,000個を基準としています。また、予告なく変更される場合があります。	サンプルを入手購入/見積
型名	Logical Operator		Logical Operator	Logical Operator	Logical Operator	Logical Operator		Logical Operator
9FGV0441AKILF circleアクティブ memoryPkg. Info view_in_ar PCB Symbol, Footprint, and 3D Model サンプル入手可能	VFQFPN	32	I	Yes	Tray	3	1.951	サンプルを入手, 購入/見積
9FGV0441AKILFT circleアクティブ memoryPkg. Info view_in_ar PCB Symbol, Footprint, and 3D Model	VFQFPN	32	I	Yes	Reel	3		購入/見積
9FGV0441AKLF circleアクティブ memoryPkg. Info view_in_ar PCB Symbol, Footprint, and 3D Model サンプル入手可能	VFQFPN	32	C	Yes	Tray	3	1.767	サンプルを入手, 購入/見積
9FGV0441AKLFT circleアクティブ memoryPkg. Info view_in_ar PCB Symbol, Footprint, and 3D Model	VFQFPN	32	C	Yes	Reel	3		購入/見積

Tips for Using This Parametric Table:

Hide Filters button in header: Collapse or expands filters
Column sort buttons in header: Sort Column alphabetically / numerically descending or ascending
Reset button in header: Reset all filters to the page default
Full Screen button in header: Expand the table to full screen view (user must close out of full screen before they can interact with rest of page)
Export button in header: Export the filtered results of the table to an Excel document
Filter parts search bar in header: Type to filter table results by part number
Hide column button in column headers: Select to hide columns in table
AND / OR toggle switches in header: Toggles the logic of this particular filter to be “AND” or “OR” logic for filtering results
Multiselect checkboxes at beginning of each row in table: Select these checkboxes to compare products against each other
Document icon next to product name in row: View the featured document for this product
Chip icon next to the right of the document icon in row: View the block diagram for this product
Cart icon to the right of the chip icon: Indicates that samples are available for this product

サポート

ビデオ&トレーニング

PCIe Reference Clock Jitter Budgets

IDT’s chief PCIe system architect explains the fundamental difference in reference clock jitter budgets between the first three generations of the specification and those of Gen4 and Gen5 which raise new challenges for designers.

Video List

PCIe Reference Clock Jitter Budgets

PCIe Data Rates vs Clock Jitter Specs

What Does PCIe Gen5 Say About SRIS?

PCI Express (PCIe) Clock Overview by IDT

PCIe Clocking Architectures (Common and Separate)

PCIe Common Clock Architecture and its Impact on Clocking

PCIe Separate Reference without Spread Clock Architecture

PCIe Separate Reference Clock With Independent Spread (SRIS) Architecture Overview

IDT Timing Solutions for NXP QorIQ / Layerscape CPU

Overview of Timing Requirements for NXP QorIQ LS Processors

Standard HCSL vs. Low-Power HCSL (LP-HCSL) Output Signaling