
RL78/I1D

R01AN3344JJ0100

Rev.1.00

2016.08.29

CPU クロックの切り替えとスタンバイ設定 (アセンブリ言語編) CC-RL

要旨

本アプリケーションノートでは、RL78/I1D の CPU クロックの切り替えとスタンバイ設定（動作モードの切り替え）を説明します。

本アプリケーションでは、スイッチ入力により、CPU クロックと動作モードの切り替えを行います。5 つの LED 点灯を制御し、CPU クロックの状態と動作モードを表します。

対象デバイス

RL78/I1D

本アプリケーションノートを他のマイコンへ適用する場合、そのマイコンの仕様にあわせて変更し、十分評価してください。

目次

1. 仕様	4
1.1 CPU クロックの切り替え	7
1.1.1 高速オンチップ・オシレータ・クロックから中速オンチップ・オシレータ・クロックへの切り替え	8
1.1.2 高速オンチップ・オシレータ・クロックから低速オンチップ・オシレータ・クロックへの切り替え	9
1.1.3 高速オンチップ・オシレータ・クロックから高速システム・クロックへの切り替え	10
1.1.4 高速オンチップ・オシレータ・クロックからサブ・クロックへの切り替え	12
1.1.5 中速オンチップ・オシレータ・クロックから高速オンチップ・オシレータ・クロックへの切り替え	13
1.1.6 中速オンチップ・オシレータ・クロックから低速オンチップ・オシレータ・クロックへの切り替え	14
1.1.7 中速オンチップ・オシレータ・クロックから高速システム・クロックへの切り替え	15
1.1.8 中速オンチップ・オシレータ・クロックからサブ・クロックへの切り替え	17
1.1.9 低速オンチップ・オシレータ・クロックから高速オンチップ・オシレータ・クロックへの切り替え	18
1.1.10 低速オンチップ・オシレータ・クロックから中速オンチップ・オシレータ・クロックへの切り替え	19
1.1.11 低速オンチップ・オシレータ・クロックから高速システム・クロックへの切り替え	20
1.1.12 高速システム・クロックから高速オンチップ・オシレータ・クロックへの切り替え	22
1.1.13 高速システム・クロックから中速オンチップ・オシレータ・クロックへの切り替え	23
1.1.14 高速システム・クロックから低速オンチップ・オシレータ・クロックへの切り替え	24
1.1.15 高速システム・クロックからサブ・クロックへの切り替え	25
1.1.16 サブ・クロックから高速オンチップ・オシレータ・クロックへの切り替え	26
1.1.17 サブ・クロックから中速オンチップ・オシレータ・クロックへの切り替え	27
1.1.18 サブ・クロックから高速システム・クロックへの切り替え	28
2. 動作確認条件	30
3. 関連アプリケーションノート	30
4. ハードウェア説明	31
4.1 ハードウェア構成例	31
4.2 使用端子一覧	31
5. ソフトウェア説明	32
5.1 動作概要	32
5.2 オプション・バイトの設定一覧	35
5.3 変数一覧	35
5.4 関数（サブルーチン）一覧	36
5.5 関数（サブルーチン）仕様	38
5.6 フローチャート	48
5.6.1 CPU 初期化関数	49
5.6.2 入出力ポート設定	50
5.6.3 クロック発生回路の設定	51
5.6.4 外部割り込みの設定	56
5.6.5 12ビット・インターバル・タイマの設定	57
5.6.6 メイン処理	58
5.6.7 状態移行 AtoB	63
5.6.8 CPU 動作(NOP 命令実行)	63
5.6.9 状態移行 BtoE	64
5.6.10 状態移行エラー処理	67
5.6.11 状態移行 EtoO	68
5.6.12 状態移行 OtoE	68
5.6.13 状態移行 EtoB	69
5.6.14 状態移行 BtoD	71
5.6.15 状態移行 DtoE	73
5.6.16 状態移行 EtoD	75
5.6.17 状態移行 DtoM	77
5.6.18 状態移行 MtoD	77
5.6.19 状態移行 DtoN	78

5.6.20	状態移行 NtoD	78
5.6.21	状態移行 DtoB	79
5.6.22	状態移行 BtoI	81
5.6.23	状態移行 ItoB	81
5.6.24	状態移行 BtoG	82
5.6.25	状態移行 GtoB	82
5.6.26	状態移行 BtoH	83
5.6.27	A/D コンバータ設定	84
5.6.28	状態移行 HtoB	91
5.6.29	状態移行 BtoC	92
5.6.30	状態移行 CtoD	94
5.6.31	状態移行 DtoF	96
5.6.32	状態移行 FtoD	98
5.6.33	状態移行 DtoC	100
5.6.34	状態移行 CtoJ	102
5.6.35	状態移行 JtoC	102
5.6.36	状態移行 CtoK	103
5.6.37	状態移行 KtoC	103
5.6.38	状態移行 CtoL	104
5.6.39	状態移行 LtoC	105
5.6.40	状態移行 CtoE	106
5.6.41	状態移行 EtoC	108
5.6.42	状態移行 CtoF	110
5.6.43	状態移行 FtoC	112
5.6.44	状態移行 CtoB	114
5.6.45	状態移行 BtoF	116
5.6.46	状態移行 FtoP	118
5.6.47	状態移行 PtoF	118
5.6.48	状態移行 FtoB	119
5.6.49	状態移行終了処理	121
5.6.50	外部割り込み処理	122
5.6.51	12ビット・インターバル・タイマ割り込み処理	123
5.6.52	A/D 変換終了割り込み処理	123
6.	サンプルコード	124
7.	参考ドキュメント	124

1. 仕様

本アプリケーションノートでは、動作モード状態移行図に沿った CPU クロックと動作モードの切り替えを行います。また、CPU クロックと動作モードの状態に合わせ、5つの LED 点灯を制御します。

使用する周辺機能と用途、動作モード状態移行図、動作モードと LED 表示の関係をそれぞれ表 1.1、図 1.1、表 1.2 に示します。

表 1.1 使用する周辺機能と用途

周辺機能	用途
ポート出力	P50、P51、P52、P60、P61 端子に接続された LED の点灯制御 (LED1-LED5)
外部割り込み	スイッチ入力(SW1)による端子入力エッジ検出の割り込み(INTP0)
12 ビット・インターバル・タイマ	12 ビット・インターバル・タイマのインターバル信号検出の割り込み(INTIT)
A/D コンバータ	P20/ANI13 端子のアナログ信号入力レベルを変換する




図 1.1 動作モード状態移行図

表 1.2 動作モードと LED 表示の関係

CPU/周辺ハードウェア・ クロック(f_{CLK})	動作モード	LED 表示				
		LED1	LED2	LED3	LED4	LED5
高速オンチップ・オシレータ・ クロック(f_{IH})	通常動作モード	点灯	点灯	消灯	消灯	点灯
	HALT モード	消灯	点灯	消灯	消灯	点灯
	SNOOZE モード	点灯	消灯	消灯	消灯	点灯
	STOP モード	消灯	消灯	消灯	消灯	点灯
中速オンチップ・オシレータ・ クロック(f_{IM})	通常動作モード	点灯	点灯	消灯	点灯	消灯
	HALT モード	消灯	点灯	消灯	点灯	消灯
	SNOOZE モード	点灯	消灯	消灯	点灯	消灯
	STOP モード	消灯	消灯	消灯	点灯	消灯
低速オンチップ・オシレータ・ クロック(f_{IL})	通常動作モード	点灯	点灯	消灯	点灯	点灯
	HALT モード	消灯	消灯	消灯	点灯	点灯
高速システム・クロック(f_{MX})	通常動作モード	点灯	点灯	点灯	消灯	点灯
	HALT モード	消灯	点灯	点灯	消灯	点灯
	STOP モード	消灯	消灯	点灯	消灯	点灯
サブ・クロック(f_{SX})	通常動作モード	点灯	点灯	点灯	点灯	消灯
	HALT モード	消灯	点灯	点灯	点灯	消灯

注意 1 端子に流れる電流が 8mA 以下となるようにしてください。端子に流せる電流については、RL78/I1D ユーザーズマニュアルの電気的特性をご参照ください。

1.1 CPU クロックの切り替え

つぎの CPU クロックの切り替えについて、特殊機能レジスタ（SFR）の設定手順を説明します。

- ・高速オンチップ・オシレータ・クロックから中速オンチップ・オシレータ・クロックへの切り替え
- ・高速オンチップ・オシレータ・クロックから低速オンチップ・オシレータ・クロックへの切り替え
- ・高速オンチップ・オシレータ・クロックから高速システム・クロックへの切り替え
- ・高速オンチップ・オシレータ・クロックからサブ・クロックへの切り替え
- ・中速オンチップ・オシレータ・クロックから高速オンチップ・オシレータ・クロックへの切り替え
- ・中速オンチップ・オシレータ・クロックから低速オンチップ・オシレータ・クロックへの切り替え
- ・中速オンチップ・オシレータ・クロックから高速システム・クロックへの切り替え
- ・中速オンチップ・オシレータ・クロックからサブ・クロックへの切り替え
- ・低速オンチップ・オシレータ・クロックから高速オンチップ・オシレータ・クロックへの切り替え
- ・低速オンチップ・オシレータ・クロックから中速オンチップ・オシレータ・クロックへの切り替え
- ・低速オンチップ・オシレータ・クロックから高速システム・クロックへの切り替え
- ・高速システム・クロックから高速オンチップ・オシレータ・クロックへの切り替え
- ・高速システム・クロックから中速オンチップ・オシレータ・クロックへの切り替え
- ・高速システム・クロックから低速オンチップ・オシレータ・クロックへの切り替え
- ・高速システム・クロックからサブ・クロックへの切り替え
- ・サブ・クロックから高速オンチップ・オシレータ・クロックへの切り替え
- ・サブ・クロックから中速オンチップ・オシレータ・クロックへの切り替え
- ・サブ・クロックから高速システム・クロックへの切り替え

1.1.1 高速オンチップ・オシレータ・クロックから中速オンチップ・オシレータ・クロックへの切り替え

CPU クロックを高速オンチップ・オシレータ・クロックから中速オンチップ・オシレータ・クロックに変更する場合、クロック動作ステータス制御レジスタ(CSC)で発振開始を行います。次に、タイマ等で発振の安定待ちを行います。発振安定時間経過後、システム・クロック制御レジスタ(CKC)で中速オンチップ・オシレータ・クロックを f_{CLK} に設定します。

メイン・オンチップ・オシレータ・クロックのステータスが中速オンチップ・オシレータ・クロックに切り替わったのを確認し、高速オンチップ・オシレータを停止します。

- ① CSC レジスタの MIOEN ビットをセット(1)して中速オンチップ・オシレータを動作させます。

	7	6	5	4	3	2	1	0
CSC	MSTOP	XTSTOP	0	0	0	0	MIOEN	HIOSTOP
	x	x	0	0	0	0	1	0

- ② 中速オンチップ・オシレータの発振が安定するまでソフトウェアでウェイトします。ウェイト時間（発振安定時間 4 μ s）はタイマ機能などを用いてカウントします。

- ③ CKC レジスタの MCM1 ビットをセット(1)して中速オンチップ・オシレータ・クロックをメイン・オンチップ・オシレータ・クロックに設定します。

	7	6	5	4	3	2	1	0
CKC	CLS	CSS	MCS	MCM0	0	0	MCS1	MCM1
	0	0	0	0	0	0	0	1

- ④ CKC レジスタの MCS1 ビットが 1 になったことを確認して、HIOSTOP をセット(1)し、高速オンチップ・オシレータを停止します。

	7	6	5	4	3	2	1	0
CSC	MSTOP	XTSTOP	0	0	0	0	MIOEN	HIOSTOP
	x	x	0	0	0	0	1	1

レジスタ図の設定値

x: 使用しないビット、空白: 変更しないビット、-: 予約ビットまたは、何も配置されていないビット

1.1.2 高速オンチップ・オシレータ・クロックから低速オンチップ・オシレータ・クロックへの切り替え

CPU クロックを高速オンチップ・オシレータ・クロックから低速オンチップ・オシレータ・クロックに変更する場合、サブシステム・クロック選択レジスタ(CKSEL)で発振開始を行います。次に、タイマ等で発振の安定待ちを行います。発振安定時間経過後、システム・クロック制御レジスタ(CKC)で低速オンチップ・オシレータ・クロックを f_{CLK} に設定します。CPU/周辺ハードウェア・クロックのステータスがサブシステム・クロックに切り替わったのを確認し、高速オンチップ・オシレータを停止します。

- ① CKSEL レジスタの SELLOSC ビットをセット(1)して低速オンチップ・オシレータを動作させます。

	7	6	5	4	3	2	1	0
CKSEL	0	0	0	0	0	0	0	SELLOSC
	0	0	0	0	0	0	0	1

- ② 低速オンチップ・オシレータの発振が安定するまでソフトウェアでウェイトします。ウェイト時間（発振安定時間 210 μ s）はタイマ機能などを用いてカウントします。本アプリケーションノートでは、常時低速オンチップ・オシレータを動作させているため、発振の安定待ちを行っていません。

- ③ CKC レジスタの CSS ビットをセット(1)してサブシステム・クロックを CPU/周辺ハードウェア・クロックに設定します。

	7	6	5	4	3	2	1	0
CKC	CLS	CSS	MCS	MCM0	0	0	MCS1	MCM1
	0	1	0	0	0	0	0	0

- ④ CKC レジスタの CLS ビットが 1 になったことを確認して、HIOSTOP をセット(1)し、高速オンチップ・オシレータを停止します。

	7	6	5	4	3	2	1	0
CSC	MSTOP	XTSTOP	0	0	0	0	MIOEN	HIOSTOP
	x	x	0	0	0	0	x	1

レジスタ図の設定値

x : 使用しないビット、空白 : 変更しないビット、- : 予約ビットまたは、何も配置されていないビット

1.1.3 高速オンチップ・オシレータ・クロックから高速システム・クロックへの切り替え

CPU クロックを高速オンチップ・オシレータ・クロックから高速システム・クロックに変更する場合、クロック動作モード制御レジスタ(CMC)、発振安定時間選択レジスタ(OSTS)、クロック動作ステータス制御レジスタ(CSC)で発振回路の設定と発振開始を行います。次に、発振安定時間カウンタ状態レジスタ(OSTC)で発振の安定待ちを行います。

発振安定時間経過後、システム・クロック制御レジスタ(CKC)で高速システム・クロックを f_{CLK} に設定します。

メイン・システム・クロックのステータスが高速システム・クロックに切り替わったのを確認し、高速オンチップ・オシレータを停止します。

- ① CMC レジスタの OSCSEL ビットをセット(1)し、 $f_x > 10\text{MHz}$ の場合は AMPH ビットをセット(1)して X1 発振回路を動作させます。外部クロックを使用される場合は EXCLK ビットと OSCSEL ビットをセット(1)してください。

	7	6	5	4	3	2	1	0
CMC	EXCLK	OSCSEL	EXCLKS	OSCSELS	0	AMPHS1	AMPHS0	AMPH
	0/1	1	x	x	0	x	x	0/1

AMPH ビット：X1 発振クロックが 10 MHz 以下の場合は 0 を設定してください。

- ② OSTS レジスタで X1 発振回路の発振安定時間を選択します。外部クロックでは設定不要です。

例) 10MHz の発振子で 102 μ s 以上までウェイトする場合は、以下の値に設定してください。

	7	6	5	4	3	2	1	0
OSTS	0	0	0	0	0	OSTS2	OSTS1	OSTS0
	0	0	0	0	0	0	1	0

- ③ CSC レジスタの MSTOP ビットをクリア(0)して X1 発振回路の発振を開始します。外部クロック使用時は、MSTOP ビットをクリア(0)する前に外部クロック信号を入力してください。

	7	6	5	4	3	2	1	0
CSC	MSTOP	XTSTOP	0	0	0	0	MIOEN	HIOSTOP
	0	x	0	0	0	0	x	0

- ④ OSTC レジスタで X1 発振回路の発振安定待ちを行います。外部クロックでは発振安定待ちは不要です。

例) 10MHz の発振子で 102 μ s 以上までウェイトする場合は、以下の値になるまでウェイトしてください。

	7	6	5	4	3	2	1	0
OSTC	MOST8	MOST9	MOST10	MOST11	MOST13	MOST15	MOST17	MOST18
	1	1	1	0	0	0	0	0

レジスタ図の設定値

x：使用しないビット、空白：変更しないビット、-：予約ビットまたは、何も配置されていないビット

- ⑤ CKC レジスタの MCM0 ビットをセット(1)して高速システム・クロックをメイン・システム・クロックに設定します。

	7	6	5	4	3	2	1	0
CKC	CLS	CSS	MCS	MCM0	0	0	MCS1	MCM1
	0	0	0	1	0	0	0	0

- ⑥ CKC レジスタの MCS ビットが 1 になったことを確認して、HIOSTOP をセット(1)し、高速オンチップ・オシレータを停止します。

	7	6	5	4	3	2	1	0
CSC	MSTOP	XTSTOP	0	0	0	0	MIOEN	HIOSTOP
	0	x	0	0	0	0	x	1

レジスタ図の設定値

x : 使用しないビット、空白 : 変更しないビット、- : 予約ビットまたは、何も配置されていないビット

1.1.4 高速オンチップ・オシレータ・クロックからサブ・クロックへの切り替え

CPU クロックを高速オンチップ・オシレータ・クロックからサブ・クロックに変更する場合、サブシステム・クロック供給モード制御レジスタ(OSMC)、クロック動作モード制御レジスタ(CMC)、クロック動作ステータス制御レジスタ(CSC)で発振回路の設定と発振開始を行います。次に、タイマ等で発振の安定待ちを行います。発振安定時間経過後、システム・クロック制御レジスタ(CKC)でサブ・クロックを f_{CLK} に設定します。CPU/周辺ハードウェア・クロックのステータスがサブシステム・クロックに切り替わったのを確認し、高速オンチップ・オシレータを停止します。

- ① 本アプリケーションノートでは、サブシステム・クロック用発振子の発振安定時間を 12 ビット・インターバル・タイマでカウントします。12 ビット・インターバル・タイマのカウント・クロックに低速オンチップ・オシレータ・クロックを使用するため、WUTMMCK0 ビットに 1 を設定します。なお、STOP モード時または HALT モード時（サブシステム・クロックで CPU 動作中の場合）にリアルタイム・クロック、12 ビット・インターバル・タイマのみサブシステム・クロックで動作させる場合は RTCLPC ビットに 1 を設定します。

	7	6	5	4	3	2	1	0
OSMC	RTCLPC	0	0	WUTMMCK0	0	0	0	0
	x	x	x	1	0	x	x	x

- ② CMC レジスタの OSCSELS ビットをセット(1)して XT 発振回路を動作させます。外部クロックを使用される場合は EXCLKS ビットと OSCSELS ビットをセット(1)してください。

	7	6	5	4	3	2	1	0
CMC	EXCLK	OSCSEL	EXCLKS	OSCSELS	0	AMPHS1	AMPHS0	AMPH
	x	x	0/1	1	0	0/1	0/1	x

- ③ CSC レジスタの XTSTOP ビットをクリア(0)して XT1 発振回路の発振を開始します。外部クロック使用時は、XTSTOP ビットをクリア(0)する前に外部クロック信号を入力してください。

	7	6	5	4	3	2	1	0
CSC	MSTOP	XTSTOP	0	0	0	0	MIOEN	HIOSTOP
	x	0	0	0	0	0	X	0

- ④ サブシステム・クロック用発振子の発振が安定するまでソフトウェアでウェイトします。ウェイト時間（発振安定時間）はタイマ機能などを用いてカウントします。本アプリケーションノートでは 12 ビット・インターバル・タイマを用いてカウントします。外部クロックでは発振安定待ちは不要です。

- ⑤ CKC レジスタの CSS ビットをセット(1)してサブシステム・クロックを CPU/周辺ハードウェア・クロックに設定します。

	7	6	5	4	3	2	1	0
CKC	CLS	CSS	MCS	MCM0	0	0	MCS1	MCM1
	0	1	0	0	0	0	0	0

- ⑥ CKC レジスタの CLS ビットが 1 になったことを確認して、HIOSTOP をセット(1)し、高速オンチップ・オシレータを停止します。

	7	6	5	4	3	2	1	0
CSC	MSTOP	XTSTOP	0	0	0	0	MIOEN	HIOSTOP
	x	0	0	0	0	0	x	1

1.1.5 中速オンチップ・オシレータ・クロックから高速オンチップ・オシレータ・クロックへの切り替え

CPU クロックを中速オンチップ・オシレータ・クロックから高速オンチップ・オシレータ・クロックに変更する場合、クロック動作ステータス制御レジスタ(CSC)で発振開始を行います。次に、タイマ等で発振の安定待ちを行います。発振安定時間経過後、システム・クロック制御レジスタ(CKC)で高速オンチップ・オシレータ・クロックを f_{CLK} に設定します。

メイン・オンチップ・オシレータ・クロックのステータスが高速オンチップ・オシレータ・クロックに切り替わったのを確認し、中速オンチップ・オシレータを停止します。

- ① CSC レジスタの HIOSTOP ビットをクリア(0)して高速オンチップ・オシレータを動作させます。

	7	6	5	4	3	2	1	0
CSC	MSTOP	XTSTOP	0	0	0	0	MIOEN	HIOSTOP
	x	x	0	0	0	0	1	0

- ② 高速オンチップ・オシレータの発振が安定するまでソフトウェアでウェイトします。ウェイト時間（発振安定時間 65μs）はタイマ機能などを用いてカウントします。

- ③ CKC レジスタの MCM1 ビットをクリア(0)して高速オンチップ・オシレータ・クロックをメイン・オンチップ・オシレータ・クロックに設定します。

	7	6	5	4	3	2	1	0
CKC	CLS	CSS	MCS	MCM0	0	0	MCS1	MCM1
	0	0	0	0	0	0	1	0

- ④ CKC レジスタの MCS1 ビットが 0 になったことを確認して、MIOEN をクリア(0)し、中速オンチップ・オシレータを停止します。

	7	6	5	4	3	2	1	0
CSC	MSTOP	XTSTOP	0	0	0	0	MIOEN	HIOSTOP
	x	x	0	0	0	0	0	0

レジスタ図の設定値

x: 使用しないビット、空白: 変更しないビット、 -: 予約ビットまたは、何も配置されていないビット

1.1.6 中速オンチップ・オシレータ・クロックから低速オンチップ・オシレータ・クロックへの切り替え

CPU クロックを中速オンチップ・オシレータ・クロックから低速オンチップ・オシレータ・クロックに変更する場合、サブシステム・クロック選択レジスタ(CKSEL)で発振開始を行います。次に、タイマ等で発振の安定待ちを行います。発振安定時間経過後、システム・クロック制御レジスタ(CKC)で低速オンチップ・オシレータ・クロックを f_{CLK} に設定します。CPU/周辺ハードウェア・クロックのステータスがサブシステム・クロックに切り替わったのを確認し、中速オンチップ・オシレータを停止します。

- ① CKSEL レジスタの SELLOSC ビットをセット(1)して低速オンチップ・オシレータを動作させます。

	7	6	5	4	3	2	1	0
CKSEL	0	0	0	0	0	0	0	SELLOSC
	0	0	0	0	0	0	0	1

- ② 低速オンチップ・オシレータの発振が安定するまでソフトウェアでウェイトします。ウェイト時間（発振安定時間 210μs）はタイマ機能などを用いてカウントします。本アプリケーションノートでは、常時低速オンチップ・オシレータを動作させているため、発振の安定待ちを行っていません。

- ③ CKC レジスタの CSS ビットをセット(1)してサブシステム・クロックを CPU/周辺ハードウェア・クロックに設定します。

	7	6	5	4	3	2	1	0
CKC	CLS	CSS	MCS	MCM0	0	0	MCS1	MCM1
	0	1	0	0	0	0	1	1

- ④ CKC レジスタの CLS ビットが 1 になったことを確認して、MIOEN をクリア(0)し、中速オンチップ・オシレータを停止します。

	7	6	5	4	3	2	1	0
CSC	MSTOP	XTSTOP	0	0	0	0	MIOEN	HIOSTOP
	x	x	0	0	0	0	0	x

レジスタ図の設定値

×：使用しないビット、空白：変更しないビット、－：予約ビットまたは、何も配置されていないビット

1.1.7 中速オンチップ・オシレータ・クロックから高速システム・クロックへの切り替え

CPU クロックを中速オンチップ・オシレータ・クロックから高速システム・クロックに変更する場合、クロック動作モード制御レジスタ(CMC)、発振安定時間選択レジスタ(OSTS)、クロック動作ステータス制御レジスタ(CSC)で発振回路の設定と発振開始を行います。次に、発振安定時間カウンタ状態レジスタ(OSTC)で発振の安定待ちを行います。

発振安定時間経過後、システム・クロック制御レジスタ(CKC)で高速システム・クロックを f_{CLK} に設定します。

メイン・システム・クロックのステータスが高速システム・クロックに切り替わったのを確認し、中速オンチップ・オシレータを停止します。

- ① CMC レジスタの OSCSEL ビットをセット(1)し、 $f_x > 10\text{MHz}$ の場合は AMPH ビットをセット(1)して X1 発振回路を動作させます。外部クロックを使用される場合は EXCLK ビットと OSCSEL ビットをセット(1)してください。

	7	6	5	4	3	2	1	0
CMC	EXCLK	OSCSEL	EXCLKS	OSCSELS	0	AMPHS1	AMPHS0	AMPH
	0/1	1	x	x	0	x	x	0/1

AMPH ビット：X1 発振クロックが 10 MHz 以下の場合は 0 を設定してください。

- ② OSTS レジスタで X1 発振回路の発振安定時間を選択します。外部クロックでは設定不要です。
例) 10MHz の発振子で 102 μs 以上までウェイトする場合は、以下の値に設定してください。

	7	6	5	4	3	2	1	0
OSTS	0	0	0	0	0	OSTS2	OSTS1	OSTS0
	0	0	0	0	0	0	1	0

- ③ CSC レジスタの MSTOP ビットをクリア(0)して X1 発振回路の発振を開始します。外部クロック使用時は、MSTOP ビットをクリア(0)する前に外部クロック信号を入力してください。

	7	6	5	4	3	2	1	0
CSC	MSTOP	XTSTOP	0	0	0	0	MIOEN	HIOSTOP
	0	x	0	0	0	0	1	x

- ④ OSTC レジスタで X1 発振回路の発振安定待ちを行います。外部クロックでは発振安定待ちは不要です。

例) 10MHz の発振子で 102 μs 以上までウェイトする場合は、以下の値になるまでウェイトしてください。

	7	6	5	4	3	2	1	0
OSTC	MOST8	MOST9	MOST10	MOST11	MOST13	MOST15	MOST17	MOST18
	1	1	1	0	0	0	0	0

レジスタ図の設定値

x：使用しないビット、空白：変更しないビット、－：予約ビットまたは、何も配置されていないビット

- ⑤ CKC レジスタの MCM0 ビットをセット(1)して高速システム・クロックをメイン・システム・クロックに設定します。

	7	6	5	4	3	2	1	0
CKC	CLS	CSS	MCS	MCM0	0	0	MCS1	MCM1
	0	0	0	1	0	0	1	1

- ⑥ CKC レジスタの MCS ビットが 1 になったことを確認して、MIOEN をクリア(0)し、中速オンチップ・オシレータを停止します。

	7	6	5	4	3	2	1	0
CSC	MSTOP	XTSTOP	0	0	0	0	MIOEN	HIOSTOP
	0	x	0	0	0	0	0	x

レジスタ図の設定値

×：使用しないビット、空白：変更しないビット、－：予約ビットまたは、何も配置されていないビット

1.1.8 中速オンチップ・オシレータ・クロックからサブ・クロックへの切り替え

CPU クロックを中速オンチップ・オシレータ・クロックからサブ・クロックに変更する場合、サブシステム・クロック供給モード制御レジスタ(OSMC)、クロック動作モード制御レジスタ(CMC)、クロック動作ステータス制御レジスタ(CSC)で発振回路の設定と発振開始を行います。次に、タイマ等で発振の安定待ちを行います。発振安定時間経過後、システム・クロック制御レジスタ(CKC)でサブ・クロックを f_{CLK} に設定します。CPU/周辺ハードウェア・クロックのステータスがサブシステム・クロックに切り替わったのを確認し、中速オンチップ・オシレータを停止します。

- ① 本アプリケーションノートでは、サブシステム・クロック用発振子の発振安定時間を 12 ビット・インターバル・タイマでカウントします。12 ビット・インターバル・タイマのカウント・クロックに低速オンチップ・オシレータ・クロックを使用するため、WUTMMCK0 ビットに 1 を設定します。なお、STOP モード時または HALT モード時（サブシステム・クロックで CPU 動作中の場合）にリアルタイム・クロック、12 ビット・インターバル・タイマのみサブシステム・クロックで動作させる場合は RTCLPC ビットに 1 を設定します。

	7	6	5	4	3	2	1	0
OSMC	RTCLPC	0	0	WUTMMCK0	0	0	0	0
	x	x	x	1	0	x	x	x

- ② CMC レジスタの OSCSELS ビットをセット(1)して XT 発振回路を動作させます。外部クロックを使用される場合は EXCLKS ビットと OSCSELS ビットをセット(1)してください。

	7	6	5	4	3	2	1	0
CMC	EXCLK	OSCSEL	EXCLKS	OSCSELS	0	AMPHS1	AMPHS0	AMPH
	x	x	0/1	1	0	0/1	0/1	x

- ③ CSC レジスタの XTSTOP ビットをクリア(0)して XT1 発振回路の発振を開始します。外部クロック使用時は、XTSTOP ビットをクリア(0)する前に外部クロック信号を入力してください。

	7	6	5	4	3	2	1	0
CSC	MSTOP	XTSTOP	0	0	0	0	MIOEN	HIOSTOP
	x	0	0	0	0	0	1	x

- ④ サブシステム・クロック用発振子の発振が安定するまでソフトウェアでウェイトします。ウェイト時間（発振安定時間）はタイマ機能などを用いてカウントします。本アプリケーションノートでは 12 ビット・インターバル・タイマを用いてカウントします。外部クロックでは発振安定待ちは不要です。

- ⑤ CKC レジスタの CSS ビットをセット(1)してサブシステム・クロックを CPU/周辺ハードウェア・クロックに設定します。

	7	6	5	4	3	2	1	0
CKC	CLS	CSS	MCS	MCM0	0	0	MCS1	MCM1
	0	1	0	0	0	0	1	1

- ⑥ CKC レジスタの CLS ビットが 1 になったことを確認して、MIOEN をクリア(0)し、中速オンチップ・オシレータを停止します。

	7	6	5	4	3	2	1	0
CSC	MSTOP	XTSTOP	0	0	0	0	MIOEN	HIOSTOP
	x	0	0	0	0	0	0	x

1.1.9 低速オンチップ・オシレータ・クロックから高速オンチップ・オシレータ・クロックへの切り替え

CPU クロックを低速オンチップ・オシレータ・クロックから高速オンチップ・オシレータ・クロックに変更する場合、クロック動作ステータス制御レジスタ(CSC)で発振開始を行います。次に、タイマ等で発振の安定待ちを行います。発振安定時間経過後、システム・クロック制御レジスタ(CKC)で高速オンチップ・オシレータ・クロックを f_{CLK} に設定します。

CPU/周辺ハードウェア・クロックのステータスがメイン・システム・クロックに切り替わったのを確認し、低速オンチップ・オシレータを停止します。

- ① CSC レジスタの HIOSTOP ビットをクリア(0)して高速オンチップ・オシレータを動作させます。

	7	6	5	4	3	2	1	0
CSC	MSTOP	XTSTOP	0	0	0	0	MIOEN	HIOSTOP
	x	x	0	0	0	0	x	0

- ② 高速オンチップ・オシレータの発振が安定するまでソフトウェアでウェイトします。ウェイト時間（発振安定時間 65μs）はタイマ機能などを用いてカウントします。

- ③ CKC レジスタの CSS ビットをクリア(0)してメイン・システム・クロックを CPU/周辺ハードウェア・クロックに設定します。

	7	6	5	4	3	2	1	0
CKC	CLS	CSS	MCS	MCM0	0	0	MCS1	MCM1
	1	0	0	0	0	0	0	0

- ④ CKC レジスタの CLS ビットが 0 になったことを確認して、サブシステム・クロック選択レジスタ (CKSEL)の SELLOSC をクリア(0)し、低速オンチップ・オシレータを停止します。本アプリケーションノートでは、サブシステム・クロック供給モード制御レジスタ(OSMC)の WUTMMCK0 ビットが 1 となっている為、低速オンチップ・オシレータは停止しません。

	7	6	5	4	3	2	1	0
CKSEL	0	0	0	0	0	0	0	SELLOSC
	0	0	0	0	0	0	0	0

注 CPU/周辺ハードウェア・クロックがサブシステム・クロックで動作中に MCM0 ビットの値を変更することは禁止です。

レジスタ図の設定値

x: 使用しないビット、空白: 変更しないビット、-: 予約ビットまたは、何も配置されていないビット

1.1.10 低速オンチップ・オシレータ・クロックから中速オンチップ・オシレータ・クロックへの切り替え

CPU クロックを低速オンチップ・オシレータ・クロックから中速オンチップ・オシレータ・クロックに変更する場合、クロック動作ステータス制御レジスタ(CSC)で発振開始を行います。次に、タイマ等で発振の安定待ちを行います。発振安定時間経過後、システム・クロック制御レジスタ(CKC)で中速オンチップ・オシレータ・クロックを f_{CLK} に設定します。

CPU/周辺ハードウェア・クロックのステータスがメイン・システム・クロックに切り替わったのを確認し、低速オンチップ・オシレータを停止します。

- ① CSC レジスタの MIOEN ビットをセット(1)して中速オンチップ・オシレータを動作させます。

	7	6	5	4	3	2	1	0
CSC	MSTOP	XTSTOP	0	0	0	0	MIOEN	HIOSTOP
	x	x	0	0	0	0	1	x

- ② 中速オンチップ・オシレータの発振が安定するまでソフトウェアでウェイトします。ウェイト時間（発振安定時間 4μs）はタイマ機能などを用いてカウントします。

- ③ CKC レジスタの CSS ビットをクリア(0)してメイン・システム・クロックを CPU/周辺ハードウェア・クロックに設定します。

	7	6	5	4	3	2	1	0
CKC	CLS	CSS	MCS	MCM0	0	0	MCS1	MCM1
	1	0	0	0	0	0	1	1

- ④ CKC レジスタの CLS ビットが 0 になったことを確認して、サブシステム・クロック選択レジスタ (CKSEL)の SELLOSC をクリア(0)し、低速オンチップ・オシレータを停止します。本アプリケーションノートでは、サブシステム・クロック供給モード制御レジスタ(OSMC)の WUTMMCK0 ビットが 1 となっている為、低速オンチップ・オシレータは停止しません。

	7	6	5	4	3	2	1	0
CKSEL	0	0	0	0	0	0	0	SELLOSC
	0	0	0	0	0	0	0	0

注 CPU/周辺ハードウェア・クロックがサブシステム・クロックで動作中に MCM0 ビットの値を変更することは禁止です。

レジスタ図の設定値

x: 使用しないビット、空白: 変更しないビット、 -: 予約ビットまたは、何も配置されていないビット

1.1.11 低速オンチップ・オシレータ・クロックから高速システム・クロックへの切り替え

CPU クロックを低速オンチップ・オシレータ・クロックから高速システム・クロックに変更する場合、クロック動作モード制御レジスタ(CMC)、発振安定時間選択レジスタ(OSTS)、クロック動作ステータス制御レジスタ(CSC)で発振回路の設定と発振開始を行います。次に、発振安定時間カウンタ状態レジスタ(OSTC)で発振の安定待ちを行います。

発振安定時間経過後、システム・クロック制御レジスタ(CKC)で高速システム・クロックを f_{CLK} に設定します。

CPU/周辺ハードウェア・クロックのステータスがメイン・システム・クロックに切り替わったのを確認し、低速オンチップ・オシレータを停止します。

- ① CMC レジスタの OSCSEL ビットをセット(1)し、 $f_x > 10\text{MHz}$ の場合は AMPH ビットをセット(1)して X1 発振回路を動作させます。外部クロックを使用される場合は EXCLK ビットと OSCSEL ビットをセット(1)してください。

	7	6	5	4	3	2	1	0
CMC	EXCLK	OSCSEL	EXCLKS	OSCSELS	0	AMPHS1	AMPHS0	AMPH
	0/1	1	x	x	0	x	x	0/1

AMPH ビット : X1 発振クロックが 10 MHz 以下の場合は 0 を設定してください。

- ② OSTS レジスタで X1 発振回路の発振安定時間を選択します。外部クロックでは設定不要です。
例) 10MHz の発振子で 102 μs 以上までウェイトする場合は、以下の値に設定してください。

	7	6	5	4	3	2	1	0
OSTS	0	0	0	0	0	OSTS2	OSTS1	OSTS0
	0	0	0	0	0	0	1	0

- ③ CSC レジスタの MSTOP ビットをクリア(0)して X1 発振回路の発振を開始します。外部クロック使用時は、MSTOP ビットをクリア(0)する前に外部クロック信号を入力してください。

	7	6	5	4	3	2	1	0
CSC	MSTOP	XTSTOP	0	0	0	0	MIOEN	HIOSTOP
	0	x	0	0	0	0	x	x

- ④ OSTC レジスタで X1 発振回路の発振安定待ちを行います。外部クロックでは発振安定待ちは不要です。

例) 10MHz の発振子で 102 μs 以上までウェイトする場合は、以下の値になるまでウェイトしてください。

	7	6	5	4	3	2	1	0
OSTC	MOST8	MOST9	MOST10	MOST11	MOST13	MOST15	MOST17	MOST18
	1	1	1	0	0	0	0	0

レジスタ図の設定値

x : 使用しないビット、空白 : 変更しないビット、- : 予約ビットまたは、何も配置されていないビット

- ⑤ CKC レジスタの CSS ビットをクリア(0)してメイン・システム・クロックを CPU/周辺ハードウェア・クロックに設定します。

	7	6	5	4	3	2	1	0
CKC	CLS	CSS	MCS	MCM0	0	0	MCS1	MCM1
	1	0	1	1	0	0	0	0

- ⑥ CKC レジスタの CLS ビットが 0 になったことを確認して、サブシステム・クロック選択レジスタ (CKSEL)の SELLOSC をクリア(0)し、低速オンチップ・オシレータを停止します。本アプリケーションノートでは、サブシステム・クロック供給モード制御レジスタ(OSMC)の WUTMMCK0 ビットが 1 となっている為、低速オンチップ・オシレータは停止しません。

	7	6	5	4	3	2	1	0
CKSEL	0	0	0	0	0	0	0	SELLOSC
	0	0	0	0	0	0	0	0

注 CPU/周辺ハードウェア・クロックがサブシステム・クロックで動作中に MCM0 ビットの値を変更することは禁止です。

レジスタ図の設定値

×：使用しないビット、空白：変更しないビット、－：予約ビットまたは、何も配置されていないビット

1.1.12 高速システム・クロックから高速オンチップ・オシレータ・クロックへの切り替え

CPU クロックを高速システム・クロックから高速オンチップ・オシレータ・クロックに変更する場合、クロック動作ステータス制御レジスタ(CSC)で発振開始を行います。次に、タイマ等で発振の安定待ちを行います。発振安定時間経過後、システム・クロック制御レジスタ(CKC)で高速オンチップ・オシレータ・クロックを f_{CLK} に設定します。

メイン・システム・クロックのステータスがメイン・オンチップ・オシレータ・クロックに切り替わったのを確認し、X1 発振回路を停止します。

- ① CSC レジスタの HIOSTOP ビットをクリア(0)して高速オンチップ・オシレータを動作させます。

	7	6	5	4	3	2	1	0
CSC	MSTOP	XTSTOP	0	0	0	0	MIOEN	HIOSTOP
	0	x	0	0	0	0	x	0

- ② 高速オンチップ・オシレータの発振が安定するまでソフトウェアでウェイトします。ウェイト時間（発振安定時間 $65\mu s$ ）はタイマ機能などを用いてカウントします。

- ③ CKC レジスタの MCM0 ビットをクリア(0)してメイン・オンチップ・オシレータ・クロックをメイン・システム・クロックに設定します。

	7	6	5	4	3	2	1	0
CKC	CLS	CSS	MCS	MCM0	0	0	MCS1	MCM1
	0	0	1	0	0	0	0	0

- ④ CKC レジスタの MCS ビットが 0 になったことを確認して、MSTOP をセット(1)し、X1 発振回路を停止します。

	7	6	5	4	3	2	1	0
CSC	MSTOP	XTSTOP	0	0	0	0	MIOEN	HIOSTOP
	1	x	0	0	0	0	x	0

レジスタ図の設定値

x : 使用しないビット、空白 : 変更しないビット、- : 予約ビットまたは、何も配置されていないビット

1.1.13 高速システム・クロックから中速オンチップ・オシレータ・クロックへの切り替え

CPU クロックを高速システム・クロックから中速オンチップ・オシレータ・クロックに変更する場合、クロック動作ステータス制御レジスタ(CSC)で発振開始を行います。次に、タイマ等で発振の安定待ちを行います。発振安定時間経過後、システム・クロック制御レジスタ(CKC)で中速オンチップ・オシレータ・クロックを f_{CLK} に設定します。

メイン・システム・クロックのステータスがメイン・オンチップ・オシレータ・クロックに切り替わったのを確認し、X1 発振回路を停止します。

- ① CSC レジスタの MIOEN ビットをセット(1)して中速オンチップ・オシレータを動作させます。

	7	6	5	4	3	2	1	0
CSC	MSTOP	XTSTOP	0	0	0	0	MIOEN	HIOSTOP
	0	x	0	0	0	0	1	x

- ② 中速オンチップ・オシレータの発振が安定するまでソフトウェアでウェイトします。ウェイト時間（発振安定時間 4 μ s）はタイマ機能などを用いてカウントします。

- ③ CKC レジスタの MCM0 ビットをクリア(0)してメイン・オンチップ・オシレータ・クロックをメイン・システム・クロックに設定します。

	7	6	5	4	3	2	1	0
CKC	CLS	CSS	MCS	MCM0	0	0	MCS1	MCM1
	0	0	1	0	0	0	1	1

- ④ CKC レジスタの MCS ビットが 0 になったことを確認して、MSTOP をセット(1)し、X1 発振回路を停止します。

	7	6	5	4	3	2	1	0
CSC	MSTOP	XTSTOP	0	0	0	0	MIOEN	HIOSTOP
	1	x	0	0	0	0	1	x

レジスタ図の設定値

x : 使用しないビット、空白 : 変更しないビット、- : 予約ビットまたは、何も配置されていないビット

1.1.14 高速システム・クロックから低速オンチップ・オシレータ・クロックへの切り替え

CPU クロックを高速システム・クロックから低速オンチップ・オシレータ・クロックに変更する場合、サブシステム・クロック選択レジスタ(CKSEL)で発振開始を行います。次に、タイマ等で発振の安定待ちを行います。発振安定時間経過後、システム・クロック制御レジスタ(CKC)で低速オンチップ・オシレータ・クロックを f_{CLK} に設定します。CPU/周辺ハードウェア・クロックのステータスがサブシステム・クロックに切り替わったのを確認し、X1 発振回路を停止します。

- ① CKSEL レジスタの SELLOSC ビットをセット(1)して低速オンチップ・オシレータを動作させます。

	7	6	5	4	3	2	1	0
CKSEL	0	0	0	0	0	0	0	SELLOSC
	0	0	0	0	0	0	0	1

- ② 低速オンチップ・オシレータの発振が安定するまでソフトウェアでウェイトします。ウェイト時間（発振安定時間 210 μ s）はタイマ機能などを用いてカウントします。本アプリケーションノートでは、常時低速オンチップ・オシレータを動作させているため、発振の安定待ちを行っていません。

- ③ CKC レジスタの CSS ビットをセット(1)してサブシステム・クロックを CPU/周辺ハードウェア・クロックに設定します。

	7	6	5	4	3	2	1	0
CKC	CLS	CSS	MCS	MCM0	0	0	MCS1	MCM1
	0	1	1	1	0	0	0	0

- ④ CKC レジスタの CLS ビットが 1 になったことを確認して、MSTOP をセット(1)し、X1 発振回路を停止します。

	7	6	5	4	3	2	1	0
CSC	MSTOP	XTSTOP	0	0	0	0	MIOEN	HIOSTOP
	1	x	0	0	0	0	x	x

レジスタ図の設定値

x: 使用しないビット、空白: 変更しないビット、-: 予約ビットまたは、何も配置されていないビット

1.1.15 高速システム・クロックからサブ・クロックへの切り替え

CPU クロックを高速システム・クロックからサブ・クロックに変更する場合、サブシステム・クロック供給モード制御レジスタ(OSMC)、クロック動作モード制御レジスタ(CMC)、クロック動作ステータス制御レジスタ(CSC)で発振回路の設定と発振開始を行います。次に、タイマ等で発振の安定待ちを行います。発振安定時間経過後、システム・クロック制御レジスタ(CKC)でサブ・クロックを f_{CLK} に設定します。CPU/周辺ハードウェア・クロックのステータスがサブシステム・クロックに切り替わったのを確認し、X1 発振回路を停止します。

- ① 本アプリケーションノートでは、サブシステム・クロック用発振子の発振安定時間を 12 ビット・インターバル・タイマでカウントします。12 ビット・インターバル・タイマのカウント・クロックに低速オンチップ・オシレータ・クロックを使用するため、WUTMMCK0 ビットに 1 を設定します。なお、STOP モード時または HALT モード時（サブシステム・クロックで CPU 動作中の場合）にリアルタイム・クロック、12 ビット・インターバル・タイマのみサブシステム・クロックで動作させる場合は RTCLPC ビットに 1 を設定します。

	7	6	5	4	3	2	1	0
OSMC	RTCLPC	0	0	WUTMMCK0	0	0	0	0
		x	x	1	0	x	x	x

- ② CSC レジスタの XTSTOP ビットをクリア(0)して XT1 発振回路の発振を開始します。外部クロック使用時は、XTSTOP ビットをクリア(0)する前に外部クロック信号を入力してください。

	7	6	5	4	3	2	1	0
CSC	MSTOP	XTSTOP	0	0	0	0	MIOEN	HIOSTOP
			0	0	0	0	x	x

- ③ サブシステム・クロック用発振子の発振が安定するまでソフトウェアでウェイトします。ウェイト時間（発振安定時間）はタイマ機能などを用いてカウントします。本アプリケーションノートでは 12 ビット・インターバル・タイマを用いてカウントします。外部クロックでは発振安定待ちは不要です。

- ④ CKC レジスタの CSS ビットをセット(1)してサブシステム・クロックを CPU/周辺ハードウェア・クロックに設定します。

	7	6	5	4	3	2	1	0
CKC	CLS	CSS	MCS	MCM0	0	0	MCS1	MCM1
		1	1	1	0	0	0	0

- ⑤ CKC レジスタの CLS ビットが 1 になったことを確認して、MSTOP をセット(1)し、高速オンチップ・オシレータを停止します。

	7	6	5	4	3	2	1	0
CSC	MSTOP	XTSTOP	0	0	0	0	MIOEN	HIOSTOP
			0	0	0	0	x	x

レジスタ図の設定値

x: 使用しないビット、空白: 変更しないビット、-: 予約ビットまたは、何も配置されていないビット

1.1.16 サブ・クロックから高速オンチップ・オシレータ・クロックへの切り替え

CPU クロックをサブ・クロックから高速オンチップ・オシレータ・クロックに変更する場合、クロック動作ステータス制御レジスタ(CSC)で発振開始を行います。次に、タイマ等で発振の安定待ちを行います。発振安定時間経過後、システム・クロック制御レジスタ(CKC)で高速オンチップ・オシレータ・クロックを f_{CLK} に設定します。

CPU/周辺ハードウェア・クロックのステータスがメイン・システム・クロックに切り替わったのを確認し、XT1 発振回路を停止します。

- ① CSC レジスタの HIOSTOP ビットをクリア(0)して高速オンチップ・オシレータを動作させます。

	7	6	5	4	3	2	1	0
CSC	MSTOP	XTSTOP	0	0	0	0	MIOEN	HIOSTOP
	x	0	0	0	0	0	x	0

- ② 高速オンチップ・オシレータの発振が安定するまでソフトウェアでウェイトします。ウェイト時間（発振安定時間 65μs）はタイマ機能などを用いてカウントします。

- ③ CKC レジスタの CSS ビットをクリア(0)してメイン・システム・クロックを CPU/周辺ハードウェア・クロックに設定します。

	7	6	5	4	3	2	1	0
CKC	CLS	CSS	MCS	MCM0	0	0	MCS1	MCM1
	1	0	0	0	0	0	0	0

- ④ CKC レジスタの CLS ビットが 0 になったことを確認して、XTSTOP をセット(1)し、XT1 発振回路を停止します。

	7	6	5	4	3	2	1	0
CSC	MSTOP	XTSTOP	0	0	0	0	MIOEN	HIOSTOP
	x	1	0	0	0	0	x	0

注 CPU/周辺ハードウェア・クロックがサブシステム・クロックで動作中に MCM0 ビットの値を変更することは禁止です。

レジスタ図の設定値

x: 使用しないビット、空白: 変更しないビット、-: 予約ビットまたは、何も配置されていないビット

1.1.17 サブ・クロックから中速オンチップ・オシレータ・クロックへの切り替え

CPU クロックをサブ・クロックから中速オンチップ・オシレータ・クロックに変更する場合、クロック動作ステータス制御レジスタ(CSC)で発振開始を行います。次に、タイマ等で発振の安定待ちを行います。発振安定時間経過後、システム・クロック制御レジスタ(CKC)で中速オンチップ・オシレータ・クロックを f_{CLK} に設定します。

CPU/周辺ハードウェア・クロックのステータスがメイン・システム・クロックに切り替わったのを確認し、XT1 発振回路を停止します。

- ① CSC レジスタの MIOEN ビットをセット(1)して中速オンチップ・オシレータを動作させます。

	7	6	5	4	3	2	1	0
CSC	MSTOP	XTSTOP	0	0	0	0	MIOEN	HIOSTOP
	x	0	0	0	0	0	1	x

- ② 中速オンチップ・オシレータの発振が安定するまでソフトウェアでウェイトします。ウェイト時間（発振安定時間 4μs）はタイマ機能などを用いてカウントします。

- ③ CKC レジスタの CSS ビットをクリア(0)してメイン・システム・クロックを CPU/周辺ハードウェア・クロックに設定します。

	7	6	5	4	3	2	1	0
CKC	CLS	CSS	MCS	MCM0	0	0	MCS1	MCM1
	1	0	0	0	0	0	1	1

- ④ CKC レジスタの CLS ビットが 0 になったことを確認して、XTSTOP をセット(1)し、XT1 発振回路を停止します。

	7	6	5	4	3	2	1	0
CSC	MSTOP	XTSTOP	0	0	0	0	MIOEN	HIOSTOP
	x	1	0	0	0	0	1	x

注 CPU/周辺ハードウェア・クロックがサブシステム・クロックで動作中に MCM0 ビットの値を変更することは禁止です。

レジスタ図の設定値

x：使用しないビット、空白：変更しないビット、－：予約ビットまたは、何も配置されていないビット

1.1.18 サブ・クロックから高速システム・クロックへの切り替え

CPU クロックをサブ・クロックから高速システム・クロックに変更する場合、クロック動作モード制御レジスタ(CMC)、発振安定時間選択レジスタ(OSTS)、クロック動作ステータス制御レジスタ(CSC)で発振回路の設定と発振開始を行います。次に、発振安定時間カウンタ状態レジスタ(OSTC)で発振の安定待ちを行います。

発振安定時間経過後、システム・クロック制御レジスタ(CKC)で高速システム・クロックを f_{CLK} に設定します。

CPU/周辺ハードウェア・クロックのステータスがメイン・システム・クロックに切り替わったのを確認し、XT1 発振回路を停止します。

- ① OSTS レジスタで X1 発振回路の発振安定時間を選択します。外部クロックでは設定不要です。

例) 10MHz の発振子で 102 μ s 以上までウェイトする場合は、以下の値に設定してください。

	7	6	5	4	3	2	1	0
OSTS	0	0	0	0	0	OSTS2	OSTS1	OSTS0
	0	0	0	0	0	0	1	0

- ② CSC レジスタの MSTOP ビットをクリア(0)して X1 発振回路の発振を開始します。外部クロック使用時は、MSTOP ビットをクリア(0)する前に外部クロック信号を入力してください。

	7	6	5	4	3	2	1	0
CSC	MSTOP	XTSTOP	0	0	0	0	MIOEN	HIOSTOP
	0	0	0	0	0	0	x	x

- ③ OSTC レジスタで X1 発振回路の発振安定待ちを行います。外部クロックでは発振安定待ちは不要です。

例) 10MHz の発振子で 102 μ s 以上までウェイトする場合は、以下の値になるまでウェイトしてください。

	7	6	5	4	3	2	1	0
OSTC	MOST8	MOST9	MOST10	MOST11	MOST13	MOST15	MOST17	MOST18
	1	1	1	0	0	0	0	0

- ④ CKC レジスタの CSS ビットをクリア(0)してメイン・システム・クロックを CPU/周辺ハードウェア・クロックに設定します。

	7	6	5	4	3	2	1	0
CKC	CLS	CSS	MCS	MCM0	0	0	MCS1	MCM1
	1	0	1	1	0	0	0	0

注 CPU/周辺ハードウェア・クロックがサブシステム・クロックで動作中に MCM0 ビットの値を変更することは禁止です。

レジスタ図の設定値

×：使用しないビット、空白：変更しないビット、－：予約ビットまたは、何も配置されていないビット

- ⑤ CKC レジスタの CLS ビットが 0 になったことを確認して、XTSTOP をセット(1)し、XT1 発振回路を停止します。

	7	6	5	4	3	2	1	0
CSC	MSTOP	XTSTOP	0	0	0	0	MIOEN	HIOSTOP
	0	1	0	0	0	0	x	x

レジスタ図の設定値

×：使用しないビット、空白：変更しないビット、－：予約ビットまたは、何も配置されていないビット

2. 動作確認条件

本アプリケーションノートのサンプルコードは、下記の条件で動作を確認しています。

表 2.1 動作確認条件

項目	内容
使用マイコン	RL78/I1D (R5F117GC)
動作周波数	<ul style="list-style-type: none"> ● 高速オンチップ・オシレータ・クロック : 24MHz ● 中速オンチップ・オシレータ・クロック : 4MHz ● 低速オンチップ・オシレータ・クロック : 15kHz ● 高速システム・クロック : 20MHz ● サブ・クロック : 32.768kHz ● CPU/周辺ハードウェア・クロック : 24MHz/20MHz /4MHz//32.768kHz/15kHz ^注
動作電圧	3.3V (2.9V~3.6V で動作可能) LVD 動作 (V _{LVD}) : リセット・モード 2.81V (2.76V~2.87V)
統合開発環境 (CS+)	ルネサス エレクトロニクス製 CS+ for CC V4.00.00
アセンブラ (CS+)	ルネサス エレクトロニクス製 CC-RL V1.02.00
統合開発環境 (e ² studio)	ルネサス エレクトロニクス製 e ² studio V4.3.0.008
アセンブラ (e ² studio)	ルネサス エレクトロニクス製 CC-RL V1.02.00
使用ボード	ルネサス エレクトロニクス製 RL78/I1D Target board (RTE5117GC0TGB0000R)

注 アプリケーションでは、CPU/周辺ハードウェア・クロックの設定を切替えています。

3. 関連アプリケーションノート

本アプリケーションノートに関連するアプリケーションノートを以下に示します。併せて参照してください。

RL78/I1D オペレーション・ステートの切り替え CC-RL (R01AN3095J) アプリケーションノート

4. ハードウェア説明

4.1 ハードウェア構成例

図 4.1 に本アプリケーションノートで使用するハードウェア構成例を示します。




図 4.1 ハードウェア構成

注意 1 この回路イメージは接続の概要を示す為に簡略化しています。実際に回路を作成される場合は、端子処理などを適切に行い、電気的特性を満たすように設計してください（入力専用ポートは個別に抵抗を介して VDD 又は VSS に接続して下さい）。

- 2 EVSS で始まる名前の端子がある場合には VSS に、EVDD で始まる名前の端子がある場合には VDD にそれぞれ接続してください。
- 3 VDD は LVD にて設定したリセット解除電圧 (VLVD) 以上にしてください。

4.2 使用端子一覧

表 4.1 に使用端子と機能を示します。

表 4.1 使用端子と機能

端子名	入出力	内容
P137/INTP0	入力	スイッチ (SW1) 入力ポート
P20/AIN13	入力	A/D コンバータ アナログ入力ポート
P60	出力	LED 点灯 (LED1) 制御ポート
P61	出力	LED 点灯 (LED2) 制御ポート
P50	出力	LED 点灯 (LED3) 制御ポート
P51	出力	LED 点灯 (LED4) 制御ポート
P52	出力	LED 点灯 (LED5) 制御ポート

5. ソフトウェア説明

5.1 動作概要

本アプリケーションノートでは、スイッチ入力により、CPU クロックと動作モードを切り替えます。CPU クロックと動作モードの切り替えは、図 1.1 動作モード状態移行図の 1 から 39 の順に行います。

(1) 入出力ポートの初期設定を行います。

- P50-P52、 P60-P61 端子：出力ポートに設定(LED 点灯制御で使用します)。
- P20/ANI13 端子:アナログ入力ポートに設定(A/D 変換のアナログ入力チャネルとして使用します)。

(2) クロック発生回路の初期設定を行います。

<設定条件>

- フラッシュの動作モードを HS(高速メイン)モードに設定します (ユーザ・オプション・バイト (000C2H/010C2H)で設定します)。
- 高速オンチップ・オシレータ・クロックの周波数を 24MHz に設定します。
- サブシステム・クロック端子の動作モードを XT1 発振モードに設定し、XT1/123 端子および XT2/EXCLKS/P124 端子に水晶振動子を接続します。
- XT1 発振回路の発振モードを超低消費発振に設定します (接続する発振子に最適な発振モードを選択します)。
- 高速システム・クロック端子の動作モードを X1 発振モードに設定し、X1/P121 端子および X2/EXCLK/P122 端子に水晶振動子を接続します。
- CPU/周辺ハードウェア・クロック (f_{CLK})にメイン・システム・クロック (f_{MAIN})を選択します。

(3) 割り込み処理の初期設定を行います。

- INTPO 端子の有効エッジを立ち下がりエッジに設定し、スイッチ入力を有効にします。
- スイッチ入力の判定には、12 ビット・インターバル・タイマを使用します。約 5ms 間隔で端子の電圧レベルを確認し、電圧レベルが 2 回連続で一致した場合、有効なスイッチ入力であると判断します (チャタリング除去)。

(4) スイッチ押下による P137/INTP0 端子の立ち下がりエッジを検出する毎に、CPU クロックと動作モードを切り替えます。

下記にスイッチ押下後の CPU クロックと動作モード、LED 表示を示します。

表 5.1 スイッチ押下後の LED 表示(1/2)

	CPUクロック	動作モード	LED1	LED2	LED3	LED4	LED5
(1)	高速オンチップ・オシレータ・クロック	通常動作モード	点灯	点灯	消灯	消灯	点灯
(2)	サブ・クロック	通常動作モード	点灯	点灯	点灯	点灯	消灯
(3)	サブ・クロック	HALTモード	消灯	点灯	点灯	点灯	消灯
(4)	サブ・クロック	通常動作モード	点灯	点灯	点灯	点灯	消灯
(5)	高速オンチップ・オシレータ・クロック	通常動作モード	点灯	点灯	消灯	消灯	点灯
(6)	高速システム・クロック	通常動作モード	点灯	点灯	点灯	消灯	点灯
(7)	サブ・クロック	通常動作モード	点灯	点灯	点灯	点灯	消灯
(8)	高速システム・クロック	通常動作モード	点灯	点灯	点灯	消灯	点灯
(9)	高速システム・クロック	HALTモード	消灯	点灯	点灯	消灯	点灯
(10)	高速システム・クロック	通常動作モード	点灯	点灯	点灯	消灯	点灯
(11)	高速システム・クロック	STOPモード	消灯	消灯	点灯	消灯	点灯
(12)	高速システム・クロック	通常動作モード	点灯	点灯	点灯	消灯	点灯
(13)	高速オンチップ・オシレータ・クロック	通常動作モード	点灯	点灯	消灯	消灯	点灯
(14)	高速オンチップ・オシレータ・クロック	HALTモード	消灯	点灯	消灯	消灯	点灯
(15)	高速オンチップ・オシレータ・クロック	通常動作モード	点灯	点灯	消灯	消灯	点灯
(16)	高速オンチップ・オシレータ・クロック	STOPモード	消灯	消灯	消灯	消灯	点灯
(17)	高速オンチップ・オシレータ・クロック	通常動作モード	点灯	点灯	消灯	消灯	点灯
(18)	高速オンチップ・オシレータ・クロック	SNOOZEモード	点灯	消灯	消灯	消灯	点灯
(19)	高速オンチップ・オシレータ・クロック	通常動作モード	点灯	点灯	消灯	消灯	点灯
(20)	中速オンチップ・オシレータ・クロック	通常動作モード	点灯	点灯	消灯	点灯	消灯
(21)	高速システム・クロック	通常動作モード	点灯	点灯	点灯	消灯	点灯
(22)	低速オンチップ・オシレータ・クロック	通常動作モード	点灯	点灯	消灯	点灯	点灯
(23)	高速システム・クロック	通常動作モード	点灯	点灯	点灯	消灯	点灯
(24)	中速オンチップ・オシレータ・クロック	通常動作モード	点灯	点灯	消灯	点灯	消灯

表 5.2 スイッチ押下後の LED 表示(2/2)

	CPUクロック	動作モード	LED1	LED2	LED3	LED4	LED5
(25)	中速オンチップ・オシレータ・クロック	HALTモード	消灯	点灯	消灯	点灯	消灯
(26)	中速オンチップ・オシレータ・クロック	通常動作モード	点灯	点灯	消灯	点灯	消灯
(27)	中速オンチップ・オシレータ・クロック	STOPモード	消灯	消灯	消灯	点灯	消灯
(28)	中速オンチップ・オシレータ・クロック	通常動作モード	点灯	点灯	消灯	点灯	消灯
(29)	中速オンチップ・オシレータ・クロック	SNOOZEモード	点灯	消灯	消灯	点灯	消灯
(30)	中速オンチップ・オシレータ・クロック	通常動作モード	点灯	点灯	消灯	点灯	消灯
(31)	サブ・クロック	通常動作モード	点灯	点灯	点灯	点灯	消灯
(32)	中速オンチップ・オシレータ・クロック	通常動作モード	点灯	点灯	消灯	点灯	消灯
(33)	低速オンチップ・オシレータ・クロック	通常動作モード	点灯	点灯	消灯	点灯	点灯
(34)	中速オンチップ・オシレータ・クロック	通常動作モード	点灯	点灯	消灯	点灯	消灯
(35)	高速オンチップ・オシレータ・クロック	通常動作モード	点灯	点灯	消灯	消灯	点灯
(36)	低速オンチップ・オシレータ・クロック	通常動作モード	点灯	点灯	消灯	点灯	点灯
(37)	低速オンチップ・オシレータ・クロック	HALTモード	消灯	点灯	消灯	点灯	点灯
(38)	低速オンチップ・オシレータ・クロック	通常動作モード	点灯	点灯	消灯	点灯	点灯
(39)	高速オンチップ・オシレータ・クロック	通常動作モード	点灯	点灯	消灯	消灯	点灯

上記 1 から 39 までの CPU クロックと動作モード切り替え後、スイッチ押下による P137/INTP0 端子の立ち下がりエッジを検出すると、LED をすべて消灯し、HALT モードへ移行します（スタンバイ復帰は RESET 入力のみです）。

また、CPU クロックが水晶発振子の発振不良などによって、一定時間内に状態移行できない場合は、エラー処理として LED を全てオフにし、状態移行を終了します。

注意 デバイス使用上の注意事項については、RL78/I1D ユーザーズマニュアル を参照してください。

5.2 オプション・バイトの設定一覧

表 5.3 にオプション・バイト設定を示します。

表 5.3 オプション・バイト設定

アドレス	設定値	内容
000C0H/010C0H	01101110B	ウォッチドッグ・タイマ 動作停止 (リセット解除後、カウント停止)
000C1H/010C1H	01111111B	LVD の設定：リセット・モード 検出電圧：立ち上がり 2.81V/立ちさがり 2.75V
000C2H/010C2H	11100000B	HS モード、HOCO：24MHz
000C3H/010C3H	10000100B	オンチップ・デバッグ許可

5.3 変数一覧

表 5.4 にグローバル変数を示します。

表 5.4 変数

型	変数名	内容	使用関数
8 ビット	RITCOUNT	12 ビット・インターバル・タイマのインターバル信号検出割り込み回数	BtoE、EtoB、BtoD、DtoE、 EtoD、DtoB、BtoC、CtoD、 DtoF、FtoD、DtoC、CtoE、 EtoC、CtoB、BtoF、FtoB、 CtoF、FtoC、IINTIT
8 ビット	RINTFLAG	外部割り込み発生判別フラグ	_NOP、IINTP0

5.4 関数（サブルーチン）一覧

表 5.5、表 5.6 に関数（サブルーチン）を示します。

表 5.5 関数(1/2)

関数名	概要	動作モード状態移行図の番号
AtoB	(A)から(B)へ状態移行処理	(1)
BtoE	(B)から(E)へ状態移行処理	(2)
EtoO	(E)から(O)へ状態移行処理	(3)
OtoE	(O)から(E)へ状態移行処理	(4)
EtoB	(E)から(B)へ状態移行処理	(5)
BtoD	(B)から(D)へ状態移行処理	(6)
DtoE	(D)から(E)へ状態移行処理	(7)
EtoD	(E)から(D)へ状態移行処理	(8)
DtoM	(D)から(M)へ状態移行処理	(9)
MtoD	(M)から(D)へ状態移行処理	(10)
DtoN	(D)から(N)へ状態移行処理	(11)
NtoD	(N)から(D)へ状態移行処理	(12)
DtoB	(D)から(B)へ状態移行処理	(13)
BtoI	(B)から(I)へ状態移行処理	(14)
ItoB	(I)から(B)へ状態移行処理	(15)
BtoG	(B)から(G)へ状態移行処理	(16)
GtoB	(G)から(B)へ状態移行処理	(17)
BtoH	(B)から(H)へ状態移行処理	(18)
HtoB	(H)から(B)へ状態移行処理	(19)
BtoC	(B)から(C)へ状態移行処理	(20)
CtoD	(C)から(D)へ状態移行処理	(21)
DtoF	(D)から(F)へ状態移行処理	(22)
FtoD	(F)から(D)へ状態移行処理	(23)
DtoC	(D)から(C)へ状態移行処理	(24)
CtoJ	(C)から(J)へ状態移行処理	(25)
JtoC	(J)から(C)へ状態移行処理	(26)
CtoK	(C)から(K)へ状態移行処理	(27)
KtoC	(K)から(C)へ状態移行処理	(28)
CtoL	(C)から(L)へ状態移行処理	(29)
LtoC	(L)から(C)へ状態移行処理	(30)
CtoE	(C)から(E)へ状態移行処理	(31)
EtoC	(E)から(C)へ状態移行処理	(32)
CtoF	(C)から(F)へ状態移行処理	(33)
FtoC	(F)から(C)へ状態移行処理	(34)
CtoB	(C)から(B)へ状態移行処理	(35)
BtoF	(B)から(F)へ状態移行処理	(36)
FtoP	(F)から(P)へ状態移行処理	(37)
PtoF	(P)から(F)へ状態移行処理	(38)
FtoB	(F)から(B)へ状態移行処理	(39)

表 5.6 関数(2/2)

関数名	概要
_NOP	NOP 命令繰り返し実行処理
AD_SNOOZE	A/D コンバータ設定
END	状態移行終了処理
ERROR	状態エラー処理
IINTP0	外部割り込み発生判別フラグ更新処理
IINTIT	12 ビット・インターバル・タイマのインターバル信号検出 割り込み回数カウント処理
IINTAD	SNOOZE モード解除処理

5.5 関数（サブルーチン）仕様

サンプルコードの関数（サブルーチン）仕様を示します。

[関数名] AtoB

概要	(A)から(B)へ状態移行処理
宣言	—
説明	LED 点灯制御を行います。 (CPU クロック：高速オンチップ・オシレータ・クロック)
引数	なし
リターン値	なし
備考	なし

[関数名] BtoE

概要	(B)から(E)へ状態移行処理
宣言	—
説明	CPU クロックを高速オンチップ・オシレータ・クロックからサブ・クロックへ切り替えます。クロック切り替え後、LED 点灯制御を行います。
引数	なし
リターン値	なし
備考	なし

[関数名] EtoO

概要	(E)から(O)へ状態移行処理
宣言	—
説明	LED 点灯制御後、HALT モードへ移行します。 (CPU クロック停止（サブ・クロック選択時）)
引数	なし
リターン値	なし
備考	なし

[関数名] OtoE

概要	(O)から(E)へ状態移行処理
宣言	—
説明	LED 点灯制御を行います。 (CPU クロック：サブ・クロック)
引数	なし
リターン値	なし
備考	なし

[関数名] EtoB

概要	(E)から(B)へ状態移行処理
宣言	—
説明	CPU クロックをサブ・クロックから高速オンチップ・オシレータ・クロックへ切り替えます。クロック切り替え後、LED 点灯制御を行います。
引数	なし
リターン値	なし
備考	なし

[関数名] BtoD

概要	(B)から(D)へ状態移行処理
宣言	—
説明	CPU クロックを高速オンチップ・オシレータ・クロックから高速システム・クロック動作へ切り替えます。クロック切り替え後、LED 点灯制御を行います。
引数	なし
リターン値	なし
備考	なし

[関数名] DtoE

概要	(D)から(E)へ状態移行処理
宣言	—
説明	CPU クロックを高速システム・クロックからサブ・クロックへ切り替えます。クロック切り替え後、LED 点灯制御を行います。
引数	なし
リターン値	なし
備考	なし

[関数名] EtoD

概要	(E)から(D)へ状態移行処理
宣言	—
説明	CPU クロックをサブ・クロックから高速システム・クロックへ切り替えます。クロック切り替え後、LED 点灯制御を行います。
引数	なし
リターン値	なし
備考	なし

[関数名] DtoM

概要	(D)から(M)へ状態移行処理
宣言	—
説明	LED 点灯制御後、HALT モードへ移行します。 (CPU クロック停止 (高速システム・クロック選択時))
引数	なし
リターン値	なし
備考	なし

[関数名] MtoD

概要	(M)から(D)へ状態移行処理
宣言	—
説明	LED 点灯制御を行います。 (CPU クロック : 高速システム・クロック)
引数	なし
リターン値	なし
備考	なし

[関数名] DtoN

概要	(D)から(N)へ状態移行処理
宣言	—
説明	LED 点灯制御後、STOP モードへ移行します。 (CPU クロック停止 (高速システム・クロック選択時))
引数	なし
リターン値	なし
備考	なし

[関数名] NtoD

概要	(N)から(D)へ状態移行処理
宣言	—
説明	LED 点灯制御を行います。 (CPU クロック : 高速システム・クロック)
引数	なし
リターン値	なし
備考	なし

[関数名] DtoB

概要	(D)から(B)へ状態移行処理
宣言	—
説明	CPU クロックを高速システム・クロックから高速オンチップ・オシレータ・クロックへ切り替えます。クロック切り替え後、LED 点灯制御を行います。
引数	なし
リターン値	なし
備考	なし

[関数名] BtoI

概要	(B)から(I)へ状態移行処理
宣言	—
説明	LED 点灯制御後、HALT モードへ移行します。 (CPU クロック停止 (高速オンチップ・オシレータ・クロック選択時))
引数	なし
リターン値	なし
備考	なし

[関数名] ItoB

概要	(I)から(B)へ状態移行処理
宣言	—
説明	LED 点灯制御を行います。 (CPU クロック：高速オンチップ・オシレータ・クロック)
引数	なし
リターン値	なし
備考	なし

[関数名] BtoG

概要	(B)から(G)へ状態移行処理
宣言	—
説明	LED 点灯制御後、STOP モードへ移行します。 (CPU クロック停止（高速オンチップ・オシレータ・クロック選択時）)
引数	なし
リターン値	なし
備考	なし

[関数名] GtoB

概要	(G)から(B)へ状態移行処理
宣言	—
説明	LED 点灯制御を行います。 (CPU クロック：高速オンチップ・オシレータ・クロック)
引数	なし
リターン値	なし
備考	なし

[関数名] BtoH

概要	(B)から(H)へ状態移行処理
宣言	—
説明	A/D コンバータ設定と LED 点灯制御を行います。 その後、SNOOZE モードへ移行します。
引数	なし
リターン値	なし
備考	なし

[関数名] HtoB

概要	(H)から(B)へ状態移行処理
宣言	—
説明	SNOOZE 解除設定と A/D コンバータ停止を行います。 その後、LED 点灯制御を行います。
引数	なし
リターン値	なし
備考	なし

[関数名] BtoC

概要	(B)から(C)へ状態移行処理
宣言	—
説明	CPU クロックを高速オンチップ・オシレータ・クロックから中速オンチップ・オシレータ・クロックへ切り替えます。クロック切り替え後、LED 点灯制御を行います。
引数	なし
リターン値	なし
備考	なし

[関数名] CtoD

概要	(C)から(D)へ状態移行処理
宣言	—
説明	CPU クロックを中速オンチップ・オシレータ・クロックから高速システム・クロックへ切り替えます。クロック切り替え後、LED 点灯制御を行います。
引数	なし
リターン値	なし
備考	なし

[関数名] DtoF

概要	(D)から(F)へ状態移行処理
宣言	—
説明	CPU クロックを高速システム・クロックから低速オンチップ・オシレータ・クロックへ切り替えます。クロック切り替え後、LED 点灯制御を行います。
引数	なし
リターン値	なし
備考	なし

[関数名] FtoD

概要	(F)から(D)へ状態移行処理
宣言	—
説明	CPU クロックを低速オンチップ・オシレータ・クロックから高速システム・クロックへ切り替えます。クロック切り替え後、LED 点灯制御を行います。
引数	なし
リターン値	なし
備考	なし

[関数名] DtoC

概要	(D)から(C)へ状態移行処理
宣言	—
説明	CPU クロックを高速システム・クロックから中速オンチップ・オシレータ・クロックへ切り替えます。クロック切り替え後、LED 点灯制御を行います。
引数	なし
リターン値	なし
備考	なし

[関数名] CtoJ

概要	(C)から(J)へ状態移行処理
宣言	—
説明	LED 点灯制御後、HALT モードへ移行します。 (CPU クロック停止 (中速オンチップ・オシレータ・クロック 選択時))
引数	なし
リターン値	なし
備考	なし

[関数名] JtoC

概要	(J)から(C)へ状態移行処理
宣言	—
説明	LED 点灯制御を行います。 (CPU クロック : 中速オンチップ・オシレータ・クロック)
引数	なし
リターン値	なし
備考	なし

[関数名] CtoK

概要	(C)から(K)へ状態移行処理
宣言	—
説明	LED 点灯制御後、STOP モードへ移行します。 (CPU クロック停止 (中速オンチップ・オシレータ・クロック 選択時))
引数	なし
リターン値	なし
備考	なし

[関数名] KtoC

概要	(K)から(C)へ状態移行処理
宣言	—
説明	LED 点灯制御を行います。 (CPU クロック : 中速オンチップ・オシレータ・クロック)
引数	なし
リターン値	なし
備考	なし

[関数名] CtoL

概要	(C)から(L)へ状態移行処理
宣言	—
説明	A/D コンバータ設定と LED 点灯制御を行います。 その後、SNOOZE モードへ移行します。
引数	なし
リターン値	なし
備考	なし

[関数名] LtoC

概要	(L)から(C)へ状態移行処理
宣言	—
説明	SNOOZE 解除設定と A/D コンバータ停止を行います。 その後、LED 点灯制御を行います。
引数	なし
リターン値	なし
備考	なし

[関数名] CtoE

概要	(C)から(E)へ状態移行処理
宣言	—
説明	CPU クロックを中速オンチップ・オシレータ・クロックからサブ・クロックへ切り替えます。クロック切り替え後、LED 点灯制御を行います。
引数	なし
リターン値	なし
備考	なし

[関数名] EtoC

概要	(E)から(C)へ状態移行処理
宣言	—
説明	CPU クロックをサブ・クロックから中速オンチップ・オシレータ・クロックへ切り替えます。クロック切り替え後、LED 点灯制御を行います。
引数	なし
リターン値	なし
備考	なし

[関数名] CtoF

概要	(C)から(F)へ状態移行処理
宣言	—
説明	CPU クロックを中速オンチップ・オシレータ・クロックから低速オンチップ・オシレータ・クロックへ切り替えます。クロック切り替え後、LED 点灯制御を行います。
引数	なし
リターン値	なし
備考	なし

[関数名] FtoC

概要	(F)から(C)へ状態移行処理
宣言	—
説明	CPU クロックを低速オンチップ・オシレータ・クロックから中速オンチップ・オシレータ・クロックへ切り替えます。クロック切り替え後、LED 点灯制御を行います。
引数	なし
リターン値	なし
備考	なし

[関数名] CtoB

概要	(C)から(B)へ状態移行処理
宣言	—
説明	CPU クロックを中速オンチップ・オシレータ・クロックから高速オンチップ・オシレータ・クロックへ切り替えます。クロック切り替え後、LED 点灯制御を行います。
引数	なし
リターン値	なし
備考	なし

[関数名] BtoF

概要	(B)から(F)へ状態移行処理
宣言	—
説明	CPU クロックを高速オンチップ・オシレータ・クロックから低速オンチップ・オシレータ・クロックへ切り替えます。クロック切り替え後、LED 点灯制御を行います。
引数	なし
リターン値	なし
備考	なし

[関数名] FtoP

概要	(F)から(P)へ状態移行処理
宣言	—
説明	LED 点灯制御後、HALT モードへ移行します。 (CPU クロック停止 (低速オンチップ・オシレータ・クロック選択時))
引数	なし
リターン値	なし
備考	なし

[関数名] PtoF

概要	(P)から(F)へ状態移行処理
宣言	—
説明	LED 点灯制御を行います。 (CPU クロック : 低速オンチップ・オシレータ・クロック)
引数	なし
リターン値	なし
備考	なし

[関数名] FtoB

概要	(F)から(B)へ状態移行処理
宣言	—
説明	CPU クロックを低速オンチップ・オシレータ・クロックから高速オンチップ・オシレータ・クロックへ切り替えます。クロック切り替え後、LED 点灯制御を行います。
引数	なし
リターン値	なし
備考	なし

[関数名] _NOP

概要	NOP 命令繰り返し実行処理
宣言	—
説明	NOP 命令を繰り返し実行します。外部割り込み発生判別フラグがセットされると、処理を終了します。
引数	なし
リターン値	なし
備考	なし

[関数名] AD_SNOOZE

概要	A/D コンバータ設定
宣言	—
説明	12 ビット・インターバル・タイマ割り込み信号によるハードウェア・トリガ・ウェイト・モードに A/D コンバータを設定します。また、SNOOZE モードを許可にして A/D 変換待機状態にします。
引数	なし
リターン値	なし
備考	なし

[関数名] END

概要	状態移行終了処理
宣言	—
説明	割り込みを禁止にし、LED 点灯制御(全てオフ)を行います。
引数	なし
リターン値	なし
備考	なし

[関数名] ERROR

概要	状態移行終了処理
宣言	—
説明	割り込みを禁止にし、LED 点灯制御(全てオフ)を行います。その後、関数内でループ処理を行います(復帰はリセット入力のみです)。
引数	なし
リターン値	なし
備考	なし

[関数名] IINTP0

概要	外部割り込み発生判別フラグ更新処理
宣言	—
説明	外部割り込み発生により、外部割り込み発生判別フラグをセットします。 また、スイッチの入カレベルがハイ・レベルとなったことを確認し、処理を終了します。
引数	なし
リターン値	なし
備考	なし

[関数名] IINTIT

概要	12 ビット・インターバル・タイマのインターバル信号検出割り込み回数カウント処理
宣言	—
説明	12 ビット・インターバル・タイマのインターバル信号検出割り込み発生の度に、RITCOUNT をインクリメントします。
引数	なし
リターン値	なし
備考	なし

[関数名] IINTAD

概要	SNOOZE モード解除処理
宣言	—
説明	ADM2 レジスタの AWC ビットをクリアし、SNOOZE モードを解除します。
引数	なし
リターン値	なし
備考	なし

5.6 フローチャート

図 5.2 に本アプリケーションノートの全体フローを示します。




図 5.2 全体フロー

5.6.1 CPU 初期化関数

図 5.3 に CPU 初期化関数のフローチャートを示します。




図 5.3 CPU 初期化関数

5.6.2 入出力ポート設定

図 5.4 に入出力ポート設定のフローチャートを示します。




図 5.4 入出力ポート設定

注意 未使用のポートは、端子処理などを適切に行い、電気的特性を満たすように設計してください。また、未使用の入力専用ポートは個別に抵抗を介して VDD 又は VSS に接続してください。

5.6.3 クロック発生回路の設定

図 5.5 にクロック発生回路の設定のフローチャートを示します。




図 5.5 クロック発生回路の設定

クロック動作モードの設定

- ・クロック動作モード制御レジスタ（CMC）
 - 高速システム・クロック端子の動作モード：X1 発振モード
 - サブシステム・クロック端子の動作モード：XT1 発振モード
 - XT1 発振回路の発振モード：超低消費発振
 - X1 クロック発信周波数の制御： $10\text{MHz} < f_x \leq 20\text{MHz}$

略号：CMC

7	6	5	4	3	2	1	0
EXCLK	OSCSEL	EXCLKS	OSCSELS	0	AMPHS1	AMPHS0	AMPH
0	1	0	1	0	1	0	1

ビット7－6

EXCLK	OSCSEL	高速システム・クロック端子の動作モード	X1/P121 端子	X2/EXCLK/P122 端子
0	0	入力ポート・モード	入力ポート	
0	1	X1 発振モード	水晶/セラミック発振子接続	
1	0	入力ポート・モード	入力ポート	
1	1	外部クロック入力モード	入力ポート	外部クロック入力

ビット5－4

EXCLKS	OSCSELS	サブシステム・クロック端子の動作モード	XT1/P123 端子	XT2/EXCLKS/P124 端子
0	0	入力ポート・モード	入力ポート	
0	1	XT1 発振モード	水晶振動子接続	
1	0	入力ポート・モード	入力ポート	
1	1	外部クロック入力モード	入力ポート	外部クロック入力

ビット2－1

AMPHS1	AMPHS0	XT1 発振回路の発振モード選択
0	0	低消費発振(デフォルト)
0	1	通常発振
1	0	超低消費発振
1	1	設定禁止

ビット0

AMPH	X1 クロック発振周波数の制御
0	$1\text{MHz} \leq f_x \leq 10\text{MHz}$
1	$10\text{MHz} < f_x \leq 20\text{MHz}$

注意 レジスタ設定の詳細については、RL78/I1D ユーザーズマニュアル ハードウェア編を参照してください。

各クロックの動作制御

・クロック動作ステータス制御レジスタ（CSC）

高速システム・クロックの動作制御：X1 発振回路停止

サブシステム・クロックの動作制御：XT1 発振回路停止

中速オンチップ・オシレータ・クロックの動作制御：中速オンチップ・オシレータ停止

高速オンチップ・オシレータ・クロックの動作制御：高速オンチップ・オシレータ動作

略号：CSC

7	6	5	4	3	2	1	0
MSTOP	XTSTOP	0	0	0	0	MIOEN	HIOSTOP
1	1	0	0	0	0	0	0

ビット7

MSTOP	高速システム・クロックの動作制御		
	X1 発振モード時	外部クロック入力モード時	入力ポート・モード時
0	X1 発振回路動作	EXCLK 端子からの外部クロック有効	入力ポート
1	X1 発振回路停止	EXCLK 端子からの外部クロック無効	

ビット6

XTSTOP	サブシステム・クロックの動作制御		
	XT1 発振モード時	外部クロック入力モード時	入力ポート・モード時
0	XT1 発振回路動作	EXCLKS 端子からの外部クロック有効	入力ポート
1	XT1 発振回路停止	EXCLKS 端子からの外部クロック無効	

ビット1

MIOEN	中速オンチップ・オシレータ・クロックの動作制御
0	中速オンチップ・オシレータ停止
1	中速オンチップ・オシレータ動作

ビット0

HIOSTOP	高速オンチップ・オシレータ・クロックの動作制御
0	高速オンチップ・オシレータ動作
1	高速オンチップ・オシレータ停止

注意 レジスタ設定の詳細については、RL78/I1D ユーザーズマニュアル ハードウェア編を参照してください。

CPU/周辺ハードウェア・クロック (f_{CLK}) の設定

- ・システム・クロック制御レジスタ (CKC)
- f_{CLK}のステータス : メイン・システム・クロック
- f_{CLK}の選択 : 高速オンチップ・オシレータ・クロック (f_{IH})

略号 : CKC

7	6	5	4	3	2	1	0
CLS	CSS	MCS	MCM0	0	0	MCS1	MCM1
0	0	0	0	0	0	0	0

ビット 7

CLS	CPU/周辺ハードウェア・クロック (f _{CLK})のステータス
0	メイン・システム・クロック (f _{MAIN})
1	サブシステム・クロック (f _{SUB})

ビット 6

CSS	CPU/周辺ハードウェア・クロック (f _{CLK})の選択
0	メイン・システム・クロック (f _{MAIN})
1	サブシステム・クロック (f _{SUB})

ビット 5

MCS	メイン・システム・クロック (f _{MAIN})のステータス
0	メイン・オンチップ・オシレータ・クロック (f _{OCO})
1	高速システム・クロック (f _{MX})

ビット 4

MCM0	メイン・システム・クロック (f _{MAIN})の動作制御
0	メイン・システム・クロック (f _{MAIN}) にメイン・オンチップ・オシレータ・クロック (f _{OCO}) を選択
1	メイン・システム・クロック (f _{MAIN}) に高速システム・クロック (f _{MX}) を選択

ビット 1

MCS1	メイン・オンチップ・オシレータ・クロック (f _{OCO})のステータス
0	高速オンチップ・オシレータ・クロック (f _{IH})
1	中速オンチップ・オシレータ・クロック (f _{IM})

ビット 0

MCM1	メイン・オンチップ・オシレータ・クロック (f _{OCO})の動作制御
0	高速オンチップ・オシレータ・クロック (f _{IH})
1	中速オンチップ・オシレータ・クロック (f _{IM})

サブシステム・クロック供給モードの制御

- ・サブシステム・クロック供給モード制御レジスタ（OSMC）

STOP モード時およびサブシステム・クロックで CPU 動作中の HALT モード時の設定

：リアルタイム・クロック 2, 12 ビット・インターバル・タイマ, 8 ビット・インターバル・タイマ, クロック出力/ブザー出力制御回路以外の周辺機能へのサブシステム・クロック供給停止

リアルタイム・クロック、インターバル・タイマの動作クロックの選択

：低速オンチップ・オシレータ・クロック

略号：OSMC

	7	6	5	4	3	2	1	0
RTCLPC	0	0	0	WUTMMCK0	0	0	0	0
	1	0	0	1	0	0	0	0

ビット 7

RTCLPC	STOP モード時およびサブシステム・クロックで CPU 動作中の HALT モード時の設定
0	周辺機能へのサブシステム・クロックの供給許可
1	リアルタイム・クロック 2, 12 ビット・インターバル・タイマ, 8 ビット・インターバル・タイマ, クロック出力/ブザー出力制御回路以外の周辺機能へのサブシステム・クロック供給停止

ビット 4

WUTMMCK0	リアルタイム・クロック 2, 12 ビット・インターバル・タイマ, 8 ビット・インターバル・タイマ, クロック出力/ブザー出力制御回路の動作クロックの選択
0	サブシステム・クロック
1	低速オンチップ・オシレータ・クロック

注意 レジスタ設定方法の詳細については、RL78/I1D ユーザーズマニュアル ハードウェア編を参照してください。

5.6.4 外部割り込みの設定

図 5.6 に外部割り込みの設定のフローチャートを示します。




図 5.6 外部割り込みの設定

外部割り込みの有効エッジを制御

- 外部割り込み立ち上がりエッジ許可レジスタ (EGP0)
INTP0 端子の有効エッジの選択 : 立ち下がりエッジ

略号 : EGP0

	7	6	5	4	3	2	1	0
0	EGP6	EGP5	EGP4	EGP3	EGP2	EGP1	EGP0	
0	x	x	x	x	x	x	x	0

略号 : EGN0

	7	6	5	4	3	2	1	0
0	EGN6	EGN5	EGN4	EGN3	EGN2	EGN1	EGN0	
0	x	x	x	x	x	x	x	1

ビット 1

EGP0	EGN0	INTP0 端子の有効エッジの選択
0	0	エッジ検出禁止
0	1	立ち下がりエッジ
1	0	立ち上がりエッジ
1	1	立ち上がり、立ち下がりの両エッジ

注意 レジスタ設定方法の詳細については、RL78/I1D ユーザーズマニュアル ハードウェア編を参照してください。

5.6.5 12ビット・インターバル・タイマの設定

図 5.7 に 12 ビット・インターバル・タイマの設定のフローチャートを示します。




図 5.7 12 ビット・インターバル・タイマの設定

12 ビット・インターバル・タイマへのクロック供給許可設定

- ・周辺イネーブル・レジスタ 2 (PER2)
12 ビット・インターバル・タイマへのクロック供給許可設定

略号 : PER2

	7	6	5	4	3	2	1	0
TMKAEN	FMCEN	DOCEN	0	0	0	0	0	0
1	x	x	0	0	0	0	0	0

ビット 7

TMKAEN	12 ビット・インターバル・タイマの入カクロック供給の制御
0	入カクロック供給停止
1	入カクロック供給

注意 レジスタ設定方法の詳細については、RL78/I1D ユーザーズマニュアル ハードウェア編を参照してください。

5.6.6 メイン処理

図 5.8、図 5.9、図 5.10、図 5.11 にメイン処理のフローチャートを示します。




図 5.8 メイン処理(1/4)




図 5.9 メイン処理(2/4)




図 5.10 メイン処理(3/4)




図 5.11 メイン処理(4/4)

端子入力エッジ検出割り込み(INTP0)の設定

- ・割り込み要求フラグ・レジスタ（IF0L）
PIF0 割り込み要因フラグをクリア
- ・割り込みマスク・フラグ・レジスタ（MK0L）
PMK0 割り込みマスクの設定

略号：IF0L

7	6	5	4	3	2	1	0
PIF5	PIF4	PIF3	PIF2	PIF1	PIF0	LVIF	WDTIF
x	x	x	x	x	0	x	x

ビット2

PIF1	割り込み要求フラグ
0	割り込み要求信号が発生していない
1	割り込み要求信号が発生し、割り込み要求状態

略号：MK0L

7	6	5	4	3	2	1	0
PMK5	PMK4	PMK3	PMK2	PMK1	PMK0	LVIMK	WDTMK
x	x	x	x	x	0	x	x

ビット2

PMK0	割り込み処理の制御
0	割り込み処理許可
1	割り込み処理禁止

注意 レジスタ設定方法の詳細については、RL78/I1D ユーザーズマニュアル ハードウェア編を参照してください。

5.6.7 状態移行 AtoB

図 5.12 に状態移行 AtoB のフローチャートを示します。




図 5.12 状態移行 AtoB

5.6.8 CPU 動作(NOP 命令実行)

図 5.13 に CPU 動作(NOP 命令実行)のフローチャートを示します。




図 5.13 CPU 動作(NOP 命令実行)

5.6.9 状態移行 BtoE

図 5.14、図 5.15 に状態移行 BtoE のフローチャートを示します。




図 5.14 状態移行 BtoE(1/2)




図 5.15 状態移行 BtoE(2/2)

12 ビット・インターバル・タイマのインターバル信号検出割り込み(INTIT)の設定

- ・割り込み要求フラグ・レジスタ（IF1H）
TMKAIF 割り込み要因フラグをクリア
- ・割り込みマスク・フラグ・レジスタ（MK1H）
TMKAMK 割り込みマスクの設定

略号：IF1H

7	6	5	4	3	2	1	0
0	DOCIF	CMPIF1	CMPIF0	KRIF	TMKAIF	RTCIF	ADIF
x	x	x	X	X	0	x	x

ビット 2

TMKAIF	割り込み要求フラグ
0	割り込み要求信号が発生していない
1	割り込み要求信号が発生し、割り込み要求状態

略号：MK1H

7	6	5	4	3	2	1	0
0	DOCMK	CMPMK1	CMPMK0	KRMK	TMKAMK	RTCMK	ADMK
x	x	x	x	X	0	x	x

ビット 2

TMKAMK	割り込み処理の制御
0	割り込み処理許可
1	割り込み処理禁止

注意 レジスタ設定方法の詳細については、RL78/I1D ユーザーズマニュアル ハードウェア編を参照してください。

12 ビット・インターバル・タイマのインターバル信号検出割り込み(INTIT)の設定

- ・インターバル・タイマ・コントロール・レジスタ (ITMC)
12 ビット・インターバル・タイマのカウンタ動作開始

略号 : ITMC

15	14	13	2	11-0
RINTE	0	0	0	ITCMP11-ITCMP0
1	0	0	0	FFFH

ビット 1 5

RINTE	12 ビット・インターバル・タイマの動作制御
0	カウンタ動作停止 (カウンタ・クリア)
1	カウンタ動作開始

ビット 1 1 - 0

ITCMP11-ITCMP0	12 ビット・インターバル・タイマのコンペア値設定
FFFH	「カウンタ・クロック周期 × (ITCMP 設定値 FFFH+1) 」の定周期割り込みを発生します。
000H	設定禁止

注意 レジスタ設定方法の詳細については、RL78/I1D ユーザーズマニュアル ハードウェア編を参照してください。

5.6.10 状態移行エラー処理

図 5.16 に状態移行エラー処理のフローチャートを示します。




図 5.16 状態移行エラー処理

5.6.11 状態移行 EtoO

図 5.17 に状態移行 EtoO のフローチャートを示します。




図 5.17 状態移行 EtoO

5.6.12 状態移行 OtoE

図 5.18 に状態移行 OtoE のフローチャートを示します。




図 5.18 状態移行 OtoE

5.6.13 状態移行 EtoB

図 5.19、図 5.20 に状態移行 EtoB のフローチャートを示します。




図 5.19 状態移行 EtoB(1/2)




図 5.20 状態移行 EtoB(2/2)

5.6.14 状態移行 BtoD

図 5.21、図 5.22 に状態移行 BtoD のフローチャートを示します。




図 5.21 状態移行 BtoD(1/2)




図 5.22 状態移行 BtoD(2/2)

5.6.15 状態移行 DtoE

図 5.23、図 5.24 に状態移行 DtoE のフローチャートを示します。




図 5.23 状態移行 DtoE(1/2)




図 5.24 状態移行 DtoE(2/2)

5.6.16 状態移行 EtoD

図 5.25、図 5.26 に状態移行 EtoD のフローチャートを示します。




図 5.25 状態移行 EtoD(1/2)




図 5.26 状態移行 EtoD(2/2)

5.6.17 状態移行 DtoM

図 5.27 に状態移行 DtoM のフローチャートを示します。




図 5.27 状態移行 DtoM

5.6.18 状態移行 MtoD

図 5.28 に状態移行 MtoD のフローチャートを示します。




図 5.28 状態移行 MtoD

5.6.19 状態移行 DtoN

図 5.29 に状態移行 DtoN のフローチャートを示します。




図 5.29 状態移行 DtoN

5.6.20 状態移行 NtoD

図 5.30 に状態移行 NtoD のフローチャートを示します。




図 5.30 状態移行 NtoD

5.6.21 状態移行 DtoB

図 5.31、図 5.32 に状態移行 DtoB のフローチャートを示します。




図 5.31 状態移行 DtoB(1/2)




図 5.32 状態移行 DtoB(2/2)

5.6.22 状態移行 BtoI

図 5.33 に状態移行 BtoI のフローチャートを示します。




図 5.33 状態移行 BtoI

5.6.23 状態移行 ItoB

図 5.34 に状態移行 ItoB のフローチャートを示します。




図 5.34 状態移行 ItoB

5.6.24 状態移行 BtoG

図 5.35 に状態移行 BtoG のフローチャートを示します。




図 5.35 状態移行 BtoG

5.6.25 状態移行 GtoB

図 5.36 に状態移行 GtoB のフローチャートを示します。




図 5.36 状態移行 GtoB

5.6.26 状態移行 BtoH

図 5.37 に状態移行 BtoH のフローチャートを示します。




図 5.37 状態移行 BtoH

5.6.27 A/D コンバータ設定

図 5.38 に A/D コンバータ設定のフローチャートを示します。




図 5.38 A/D コンバータ設定

A/D 変換時間と動作モードの設定

・ A/D コンバータ・モード・レジスタ 0 (ADM0)

A/D 変換動作の制御

A/D 変換チャンネル選択モードの指定

略号 : ADM0

7	6	5	4	3	2	1	0
ADCS	ADMD	FR2	FR1	FR0	LV1	LV0	ADCE
x	0	0	0	1	0	0	1

ビット 6

ADMD	A/D チャンネル選択モードを指定
0	セレクト・モード
1	スキャン・モード

ビット 5 - 1

ADM0					モード	変換時間の選択					変換 クロック (f_{AD})			
FR2	FR1	FR0	LV1	LV0		$f_{CLK}=$ 1MHz	$f_{CLK}=$ 4MHz	$f_{CLK}=$ 8MHz	$f_{CLK}=$ 16MHz	$f_{CLK}=$ 24MHz				
0	0	0	0	0	標準1	設定禁止	設定禁止	設定禁止	設定禁止	72.1667 μ s	$f_{CLK}/32$			
0	0	1								54.25 μ s	36.1667μs	$f_{CLK}/16$		
0	1	0								54.5 μ s	27.25 μ s	18.1667 μ s	$f_{CLK}/8$	
0	1	1								41 μ s	20.5 μ s	13.6667 μ s	$f_{CLK}/6$	
1	0	0								34.25 μ s	17.125 μ s	11.4167 μ s	$f_{CLK}/5$	
1	0	1								55 μ s	27.5 μ s	13.75 μ s	9.1667 μ s	$f_{CLK}/4$
1	1	0								28 μ s	14 μ s	7 μ s	4.6667 μ s	$f_{CLK}/2$
1	1	1								56 μ s	14 μ s	7 μ s	3.5 μ s	設定禁止

ビット 0

ADCE	A/D 電圧コンパレータの動作制御
0	A/D 電圧コンパレータの動作停止
1	A/D 電圧コンパレータの動作許可

注意 レジスタ設定方法の詳細については、RL78/I1D ユーザーズマニュアル ハードウェア編を参照してください。

A/D 変換トリガ・モードの設定

- ・ A/D コンバータ・モード・レジスタ 1 (ADM1)
- A/D 変換トリガ・モードの選択
- A/D 変換動作モードの設定

略号 : ADM1

7	6	5	4	3	2	1	0
ADTMD1	ADTMD0	ADSCM	0	0	0	ADTRS1	ADTRS0
1	1	1	0	0	0	1	1

ビット 7 – 6

ADTMD1	ADTMD0	A/D 変換トリガ・モードの選択
0	—	ソフトウェア・トリガ・モード
1	0	ハードウェア・トリガ・ノーウェイト・モード
1	1	ハードウェア・トリガ・ウェイト・モード

ビット 5

ADSCM	A/D 変換動作モードの設定
0	連続変換モード
1	ワンショット変換モード

ビット 1 – 0

ADTRS1	ADTRS0	ハードウェア・トリガ信号の選択
0	0	タイマ・チャンネル 1 のカウント完了またはキャプチャ完了割り込み信号 (INTTM01)
0	1	ELC で選択されたイベント信号
1	0	リアルタイム・クロック 2 割り込み信号 (INTRTC)
1	1	12 ビット・インターバル・タイマ割り込み信号 (INTIT)

注意 レジスタ設定方法の詳細については、RL78/I1D ユーザーズマニュアル ハードウェア編を参照してください。

基準電圧源の設定

- ・ A/D コンバータ・モード・レジスタ 2 (ADM2)
基準電圧源の設定

略号 : ADM2

7	6	5	4	3	2	1	0
ADREFP1	ADREFP0	ADREFM	0	ADCRK	AWC	0	ADTYP
0	0	0	0	0	0	0	0

ビット 7 - 6

ADREFP1	ADREFP0	A/D コンバータの+側の基準電圧源の選択
0	0	AV _{DD} から供給
0	1	AV _{REFP} /ANI0 から供給
1	0	内部基準電圧 (1.45 V) から供給
1	1	設定禁止

ビット 5

ADREFM	A/D コンバータの-側の基準電圧源の選択
0	AV _{SS} から供給
1	AV _{REFM} /ANI1 から供給

ビット 3

ADCRK	変換結果上限/下限値チェック
0	ADLL レジスタ ≤ ADCR レジスタ ≤ ADUL レジスタ (AREA1) のとき A/D 変換終了割り込み要求信号 (INTAD) が発生。
1	ADCR レジスタ < ADLL レジスタ (AREA2), ADUL レジスタ < ADCR レジスタ (AREA3) のとき A/D 変換終了割り込み要求信号 (INTAD) が発生。

ビット 2

AWC	SNOOZE モードの設定
0	SNOOZE モード機能を使用しない
1	SNOOZE モード機能を使用する

ビット 0

ADTYP	A/D 変換分解能の選択
0	12 ビット分解能
1	8 ビット分解能

注意 レジスタ設定方法の詳細については、RL78/I1D ユーザーズマニュアル ハードウェア編を参照してください。

変換結果比較上限値／下限値の設定

- ・変換結果比較上限値設定レジスタ（ADUL）
 - ・変換結果比較下限値設定レジスタ（ADLL）
- 変換結果比較上限値／下限値の設定

略号：ADUL

7	6	5	4	3	2	1	0
ADUL7	ADUL6	ADUL5	ADUL4	ADUL3	ADUL2	ADUL1	ADUL0
1	1	1	1	1	1	1	1

略号：ADLL

7	6	5	4	3	2	1	0
ADLL7	ADLL6	ADLL5	ADLL4	ADLL3	ADLL2	ADLL1	ADLL0
1	0	0	0	0	0	0	0

注意 レジスタ設定方法の詳細については、RL78/I1D ユーザーズマニュアル ハードウェア編を参照してください。

入力チャネルの指定

- ・アナログ入力チャネル指定レジスタ（ADS）
A/D 変換するアナログ電圧の入力チャネルを指定

略号：ADS

	7	6	5	4	3	2	1	0
ADISS	0	0	ADS4	ADS3	ADS2	ADS1	ADS0	
	0	0	0	0	1	1	0	1

ビット7、4-0

ADISS	ADS4	ADS3	ADS2	ADS1	ADS0	アナログ入力 チャネル	入力ソース
0	0	0	0	0	0	ANI0	P10/ANI0/AV _{REFP} 端子
0	0	0	0	0	1	ANI1	P11/ANI1/AV _{REFM} 端子
0	0	0	0	1	0	ANI2	P12/ANI2 端子
0	0	0	0	1	1	ANI3	P13/ANI3 端子
0	0	0	1	0	0	ANI4	P14/ANI4 端子
0	0	0	1	0	1	ANI5	P15/ANI5 端子
0	0	0	1	1	0	ANI6	P16/ANI6 端子
0	0	0	1	1	1	ANI7	P17/ANI7 端子
0	0	1	0	0	0	ANI8	P25/ANI8 端子
0	0	1	0	0	1	ANI9	P24/ANI9 端子
0	0	1	0	1	0	ANI10	P23/ANI10 端子
0	0	1	0	1	1	ANI11	P22/ANI11 端子
0	0	1	1	0	0	ANI12	P21/ANI12 端子
0	0	1	1	0	1	ANI13	P20/ANI13 端子
0	1	0	0	0	0	ANI16	P02/ANI16 端子
0	1	0	0	0	1	ANI17	P03/ANI17 端子
0	1	0	0	1	0	ANI18	P04/ANI18 端子
1	0	0	0	0	0	—	温度センサ 0 出力
1	0	0	0	0	1	—	内部基準電圧出力（1.45V）
上記以外						設定禁止	

注意 レジスタ設定方法の詳細については、RL78/I1D ユーザーズマニュアル ハードウェア編を参照してください。

SNOOZE モードの設定

・A/Dコンバータ・モード・レジスタ 2 (ADM2)

SNOOZE モードの設定

略号 : ADM2

7	6	5	4	3	2	1	0
ADREFP1	ADREFP0	ADREFM	0	ADCRK	AWC	0	ADTYP
x	x	x	0	x	1	0	x

ビット 2

AWC	SNOOZE モードの設定
0	SNOOZE モード機能を使用しない
1	SNOOZE モード機能を使用する

注意 レジスタ設定方法の詳細については、RL78/I1D ユーザーズマニュアル ハードウェア編を参照してください。

5.6.28 状態移行 HtoB

図 5.39 に状態移行 HtoB のフローチャートを示します。




図 5.39 状態移行 HtoB

5.6.29 状態移行 BtoC

図 5.40、図 5.41 に状態移行 BtoC のフローチャートを示します。




図 5.40 状態移行 BtoC(1/2)




図 5.41 状態移行 BtoC(2/2)

5.6.30 状態移行 CtoD

図 5.42、図 5.43 に状態移行 CtoD のフローチャートを示します。




図 5.42 状態移行 CtoD(1/2)




図 5.43 状態移行 CtoD(2/2)

5.6.31 状態移行 DtoF

図 5.44、図 5.45 に状態移行 DtoF のフローチャートを示します。




図 5.44 状態移行 DtoF(1/2)




図 5.45 状態移行 DtoF(2/2)

5.6.32 状態移行 FtoD

図 5.46、図 5.47 に状態移行 FtoD のフローチャートを示します。




図 5.46 状態移行 FtoD(1/2)




図 5.47 状態移行 FtoD(2/2)

5.6.33 状態移行 DtoC

図 5.48、図 5.49 に状態移行 DtoC のフローチャートを示します。




図 5.48 状態移行 DtoC(1/2)




図 5.49 状態移行 DtoC(2/2)

5.6.34 状態移行 CtoJ

図 5.50 に状態移行 CtoJ のフローチャートを示します。




図 5.50 状態移行 CtoJ

5.6.35 状態移行 JtoC

図 5.51 に状態移行 JtoC のフローチャートを示します。




図 5.51 状態移行 JtoC

5.6.36 状態移行 CtoK

図 5.52 に状態移行 CtoK のフローチャートを示します。




図 5.52 状態移行 CtoK

5.6.37 状態移行 KtoC

図 5.53 に状態移行 KtoC のフローチャートを示します。




図 5.53 状態移行 KtoC

5.6.38 状態移行 CtoL

図 5.54 に状態移行 CtoL のフローチャートを示します。




図 5.54 状態移行 CtoL

5.6.39 状態移行 LtoC

図 5.55 に状態移行 LtoC のフローチャートを示します。




図 5.55 状態移行 LtoC

5.6.40 状態移行 CtoE

図 5.56、図 5.57 に状態移行 CtoE のフローチャートを示します。




図 5.56 状態移行 CtoE(1/2)




図 5.57 状態移行 CtoE(2/2)

5.6.41 状態移行 EtoC

図 5.58、図 5.59 に状態移行 EtoC のフローチャートを示します。




図 5.58 状態移行 EtoC(1/2)




図 5.59 状態移行 EtoC(2/2)

5.6.42 状態移行 CtoF

図 5.60、図 5.61 に状態移行 CtoF のフローチャートを示します。




図 5.60 状態移行 CtoF(1/2)




図 5.61 状態移行 CtoF(2/2)

5.6.43 状態移行 FtoC

図 5.62、図 5.63 に状態移行 FtoC のフローチャートを示します。




図 5.62 状態移行 FtoC(1/2)




図 5.63 状態移行 FtoC(2/2)

5.6.44 状態移行 CtoB

図 5.64、図 5.65 に状態移行 CtoB のフローチャートを示します。




図 5.64 状態移行 CtoB(1/2)




図 5.65 状態移行 CtoB(2/2)

5.6.45 状態移行 BtoF

図 5.66、図 5.67 に状態移行 BtoF のフローチャートを示します。




図 5.66 状態移行 BtoF(1/2)




図 5.67 状態移行 BtoF(2/2)

5.6.46 状態移行 FtoP

図 5.68 に状態移行 FtoP のフローチャートを示します。




図 5.68 状態移行 FtoP

5.6.47 状態移行 PtoF

図 5.69 に状態移行 PtoF のフローチャートを示します。




図 5.69 状態移行 PtoF

5.6.48 状態移行 FtoB

図 5.70、図 5.71 に状態移行 FtoB のフローチャートを示します。




図 5.70 状態移行 FtoB(1/2)




図 5.71 状態移行 FtoB(2/2)

5.6.49 状態移行終了処理

図 5.72 に状態移行終了処理のフローチャートを示します。




図 5.72 状態移行終了処理

5.6.50 外部割り込み処理

図 5.73 に外部割り込み処理のフローチャートを示します。




図 5.73 外部割り込み処理

5.6.51 12ビット・インターバル・タイマ割り込み処理

図 5.74 に 12 ビット・インターバル・タイマ割り込み処理のフローチャートを示します。




図 5.74 12ビット・インターバル・タイマ割り込み処理

5.6.52 A/D 変換終了割り込み処理

図 5.75 に A/D 変換終了割り込み処理のフローチャートを示します。




図 5.75 A/D 変換終了割り込み処理

6. サンプルコード

サンプルコードは、ルネサス エレクトロニクスホームページから入手してください。

7. 参考ドキュメント

RL78/I1D ユーザーズマニュアル ハードウェア編 Rev.2.10 (R01UH0474J)

RL78 ファミリー ユーザーズマニュアル ソフトウェア編 Rev.1.00 (R01US0015J)

(最新版をルネサス エレクトロニクスホームページから入手してください。)

テクニカルアップデート/テクニカルニュース

(最新の情報をルネサス エレクトロニクスホームページから入手してください。)

ホームページとサポート窓口

ルネサス エレクトロニクスホームページ

<http://japan.renesas.com/>

お問合せ先

<http://japan.renesas.com/contact>

すべての商標および登録商標は、それぞれの所有者に帰属します。

改訂記録	RL78/I1D CPUクロックの切り替えとスタンバイ設定 (アセンブリ言語編) CC-RL
------	---

Rev.	発行日	改訂内容	
		ページ	ポイント
1.00	2016.08.29	—	初版発行

製品ご使用上の注意事項

ここでは、マイコン製品全体に適用する「使用上の注意事項」について説明します。個別の使用上の注意事項については、本ドキュメントおよびテクニカルアップデートを参照してください。

1. 未使用端子の処理

【注意】未使用端子は、本文の「未使用端子の処理」に従って処理してください。

CMOS 製品の入力端子のインピーダンスは、一般に、ハイインピーダンスとなっています。未使用端子を開放状態で動作させると、誘導現象により、LSI 周辺のノイズが印加され、LSI 内部で貫通電流が流れたり、入力信号と認識されて誤動作を起こす恐れがあります。未使用端子は、本文「未使用端子の処理」で説明する指示に従い処理してください。

2. 電源投入時の処置

【注意】電源投入時は、製品の状態は不定です。

電源投入時には、LSI の内部回路の状態は不確定であり、レジスタの設定や各端子の状態は不定です。

外部リセット端子でリセットする製品の場合、電源投入からリセットが有効になるまでの期間、端子の状態は保証できません。

同様に、内蔵パワーオンリセット機能を使用してリセットする製品の場合、電源投入からリセットのかかる一定電圧に達するまでの期間、端子の状態は保証できません。

3. リザーブアドレス（予約領域）のアクセス禁止

【注意】リザーブアドレス（予約領域）のアクセスを禁止します。

アドレス領域には、将来の機能拡張用に割り付けられているリザーブアドレス（予約領域）がありません。これらのアドレスをアクセスしたときの動作については、保証できませんので、アクセスしないようにしてください。

4. クロックについて

【注意】リセット時は、クロックが安定した後、リセットを解除してください。

プログラム実行中のクロック切り替え時は、切り替え先クロックが安定した後に切り替えてください。

リセット時、外部発振子（または外部発振回路）を用いたクロックで動作を開始するシステムでは、クロックが十分安定した後、リセットを解除してください。また、プログラムの途中で外部発振子（または外部発振回路）を用いたクロックに切り替える場合は、切り替え先のクロックが十分安定してから切り替えてください。

5. 製品間の相違について

【注意】型名の異なる製品に変更する場合は、製品型名ごとにシステム評価試験を実施してください。

同じグループのマイコンでも型名が違っていると、内部 ROM、レイアウトパターンの相違などにより、電気的特性の範囲で、特性値、動作マージン、ノイズ耐量、ノイズ輻射量などが異なる場合があります。型名が異なる製品に変更する場合は、個々の製品ごとにシステム評価試験を実施してください。

ご注意書き

1. 本資料に記載された回路、ソフトウェアおよびこれらに関連する情報は、半導体製品の動作例、応用例を説明するものです。お客様の機器・システムの設計において、回路、ソフトウェアおよびこれらに関連する情報を使用する場合には、お客様の責任において行ってください。これらの使用に起因して、お客様または第三者に生じた損害に関し、当社は、一切その責任を負いません。
2. 本資料に記載されている情報は、正確を期すため慎重に作成したものではありませんが、誤りがないことを保証するものではありません。万一、本資料に記載されている情報の誤りに起因する損害がお客様に生じた場合においても、当社は、一切その責任を負いません。
3. 本資料に記載された製品データ、図、表、プログラム、アルゴリズム、応用回路例等の情報の使用に起因して発生した第三者の特許権、著作権その他の知的財産権に対する侵害に関し、当社は、何らの責任を負うものではありません。当社は、本資料に基づき当社または第三者の特許権、著作権その他の知的財産権を何ら許諾するものではありません。
4. 当社製品を改造、改変、複製等しないでください。かかる改造、改変、複製等により生じた損害に関し、当社は、一切その責任を負いません。
5. 当社は、当社製品の品質水準を「標準水準」および「高品質水準」に分類しており、各品質水準は、以下に示す用途に製品が使用されることを意図しております。
標準水準： コンピュータ、OA機器、通信機器、計測機器、AV機器、家電、工作機械、パーソナル機器、産業用ロボット等
高品質水準： 輸送機器（自動車、電車、船舶等）、交通用信号機器、防災・防犯装置、各種安全装置等
当社製品は、直接生命・身体に危害を及ぼす可能性のある機器・システム（生命維持装置、人体に埋め込み使用するもの等）、もしくは多大な物的損害を発生させるおそれのある機器・システム（原子力制御システム、軍事機器等）に使用されることを意図しておらず、使用することはできません。たとえ、意図しない用途に当社製品を使用したことによりお客様または第三者に損害が生じて、当社は一切その責任を負いません。なお、ご不明点がある場合は、当社営業にお問い合わせください。
6. 当社製品をご使用の際は、当社が指定する最大定格、動作電源電圧範囲、放熱特性、実装条件その他の保証範囲内でご使用ください。当社保証範囲を超えて当社製品をご使用された場合の故障および事故につきましては、当社は、一切その責任を負いません。
7. 当社は、当社製品の品質および信頼性の向上に努めていますが、半導体製品はある確率で故障が発生したり、使用条件によっては誤動作したりする場合があります。また、当社製品は耐放射線設計については行っていません。当社製品の故障または誤動作が生じた場合も、人身事故、火災事故、社会的損害等を生じさせないよう、お客様の責任において、冗長設計、延焼対策設計、誤動作防止設計等の安全設計およびエージング処理等、お客様の機器・システムとしての出荷保証を行ってください。特に、マイコンソフトウェアは、単独での検証は困難なため、お客様の機器・システムとしての安全検証をお客様の責任で行ってください。
8. 当社製品の環境適合性等の詳細につきましては、製品個別に必ず当社営業窓口までお問合せください。ご使用に際しては、特定の物質の含有・使用を規制するRoHS指令等、適用される環境関連法令を十分調査のうえ、かかる法令に適合するようご使用ください。お客様がかかる法令を遵守しないことにより生じた損害に関し、当社は、一切その責任を負いません。
9. 本資料に記載されている当社製品および技術を国内外の法令および規則により製造・使用・販売を禁止されている機器・システムに使用することはできません。また、当社製品および技術を大量破壊兵器の開発等の目的、軍事利用の目的その他軍事用途に使用しないでください。当社製品または技術を輸出する場合は、「外国為替及び外国貿易法」その他輸出関連法令を遵守し、かかる法令の定めるところにより必要な手続を行ってください。
10. お客様の転売等により、本ご注意書き記載の諸条件に抵触して当社製品が使用され、その使用から損害が生じた場合、当社は何らの責任も負わず、お客様にてご負担して頂きますのでご了承ください。
11. 本資料の全部または一部を当社の文書による事前の承諾を得ることなく転載または複製することを禁じます。

注1. 本資料において使用されている「当社」とは、ルネサス エレクトロニクス株式会社およびルネサス エレクトロニクス株式会社とその総株主の議決権の過半数を直接または間接に保有する会社をいいます。

注2. 本資料において使用されている「当社製品」とは、注1において定義された当社の開発、製造製品をいいます。



営業お問合せ窓口

<http://www.renesas.com>

営業お問合せ窓口の住所は変更になることがあります。最新情報につきましては、弊社ホームページをご覧ください。

ルネサス エレクトロニクス株式会社 〒135-0061 東京都江東区豊洲3-2-24（豊洲フォレシア）

技術的なお問合せおよび資料のご請求は下記へどうぞ。
総合お問合せ窓口：<http://japan.renesas.com/contact/>