

RL78/G14

R01AN2572JJ0200

Rev.2.00

タイマRD(相補PWMモード) CC-RL

2015.08.20

要旨

本アプリケーションノートでは、RL78/G14のタイマRD(相補PWMモード)を使用して、PWM波形とPWMの1/2周期ごとの反転出力を出力する方法を説明します。

対象デバイス

RL78/G14

本アプリケーションノートを他のマイコンへ適用する場合、そのマイコンの使用にあわせて変更し、十分評価してください。

目次

1.	仕様	3
2.	動作確認条件	4
3.	ハードウェア説明	5
3.1	ハードウェア構成例	5
3.2	使用端子一覧	5
4.	ソフトウェア説明	6
4.1	動作概要	6
4.1.1	出力波形説明	6
4.1.2	タイミング図	11
4.2	オプション・バイトの設定一覧	16
4.3	定数一覧	16
4.4	変数一覧	16
4.5	関数一覧	17
4.6	関数仕様	17
4.7	フローチャート	19
4.7.1	全体フローチャート	19
4.7.2	初期設定	19
4.7.3	周辺機能初期設定	20
4.7.4	入出力ポートの設定	20
4.7.5	CPU初期設定	21
4.7.6	タイマRD初期設定	22
4.7.7	メイン処理	40
4.7.8	メイン初期設定	40
4.7.9	タイマRDカウント開始設定	41
4.7.10	タイマRD0割り込み	44
5.	サンプルコード	45
6.	参考ドキュメント	45

1. 仕様

周期350μsのPWM波形(三相、三角波変調、短絡防止時間あり)を正相3本、逆相3本、PWMの1/2周期ごとの反転出力を1本、計7本の波形を出力します。一定周期ごとにバッファ動作を使用してPWM波形を切り替えます。正相3本、逆相3本はそれぞれ同じ信号を出力します。

表 1.1に使用する周辺機能と用途を、図 1.1に相補PWMの出力波形を示します。

表 1.1 使用する周辺機能と用途

周辺機能	用途
タイマRD(タイマRD0、タイマRD1)	PWM波形出力




図 1.1 相補PWMの出力波形

2. 動作確認条件

本アプリケーションノートのサンプルコードは、下記の条件で動作を確認しています。

表 2.1 動作確認条件

項目	内容
使用マイコン	RL78/G14(R5F104LEA)
動作周波数	•高速内蔵発振クロック (f_{HOCO}) : 16MHz(標準) •CPU/周辺ハードウェア・クロック (f_{CLK}) : 16MHz
動作電圧	5.0V(2.9V ~ 5.5Vで動作可能) LVD動作 (V_{LVD}) : リセット・モード 立ち上がり2.81V/立ち下がり2.75V
総合開発環境(CS+)	ルネサス エレクトロニクス製 CS+ for CC V3.01.00
Cコンパイラ(CS+)	ルネサス エレクトロニクス製 CC-RL V1.01.00
総合開発環境(e ² studio)	ルネサス エレクトロニクス製 e ² studio V4.0.2.008
Cコンパイラ(e ² studio)	ルネサス エレクトロニクス製 CC-RL V1.01.00

3. ハードウェア説明

3.1 ハードウェア構成例

図 3.1に本アプリケーションノートで使用するハードウェア構成例を示します。




図 3.1 ハードウェア構成

3.2 使用端子一覧

表 3.1に使用端子と機能を示します。

表 3.1 使用端子と機能

端子名	入出力	内容
P15/TRDIOB0	出力	PWM出力1正相出力
P14/TRDIOD0	出力	PWM出力1逆相出力
P13/TRDIOA1	出力	PWM出力2正相出力
P11/TRDIOC1	出力	PWM出力2逆相出力
P12/TRDIOB1	出力	PWM出力3正相出力
P10/TRDIOD1	出力	PWM出力3逆相出力
P16/TRDIOC0	出力	PWMの1/2周期ごとの反転出力

4. ソフトウェア説明

4.1 動作概要

相補PWMモードを使用し、350 μ s周期のPWM波形の正相をTRDIOB0、TRDIOA1、TRDIOB1端子から、逆相をTRDIOD0、TRDIOC1、TRDIOD1端子からの計6本、PWMの1/2周期ごとの反転出力をTRDIOC0端子からを1本出力します。出力するPWM波形は図4.1～図4.4のような4種類の波形です。TRD0レジスタとTRDGRA0レジスタのコンペア一致割り込みが10回発生したタイミングで、バッファ動作を使用してPWM波形を切り替えます。PWM波形は、PWM波形1→PWM波形2→PWM波形3→PWM波形2→PWM波形4→PWM波形1の順に繰り返し出力します。

タイマRDの設定を以下に示します。

<設定>

- カウントソースは f_{clk} (16MHz)を使用します。
- TRD0レジスタは、TRDGRA0レジスタとのコンペア一致後もカウントを継続します。
- TRD1レジスタは、TRDGRA1レジスタとのコンペア一致後もカウントを継続します。
- TRDGRD0レジスタは、TRDGRB0レジスタのバッファレジスタとして使用します。
- TRDGRC1レジスタは、TRDGRA1レジスタのバッファレジスタとして使用します。
- TRDGRD1レジスタは、TRDGRB1レジスタのバッファレジスタとして使用します。
- TRD1レジスタのアンダフロー時にバッファレジスタからジェネラルレジスタへ転送します。
- TRDIOB0、TRDIOC0、TRDIOD0、TRDIOA1、TRDIOB1、TRDIOC1、TRDIOD1端子を出力許可にします。
- TRDIOB0、TRDIOC0、TRDIOD0、TRDIOA1、TRDIOB1、TRDIOC1、TRDIOD1端子の出力レベルはアクティブレベルL、初期出力レベルは非アクティブレベルHとします。
- パルス出力強制遮断入力機能は使用しません。
- TRD0レジスタとTRDGRA0レジスタのコンペア一致割り込みを許可にします。

4.1.1 出力波形説明

各端子から出力するPWM波形の種類と、アクティブ/非アクティブレベル、短絡防止時間の計算式を以下に示します。

$$\begin{aligned} \text{PWM周期} : 350\mu\text{s} &= 1/16\text{MHz} \times (\text{TRDGRA0} + 2 - \text{TRD0}) \times 2 \\ &= 62.5\text{ns} \times (3200 - 400) \times 2 \end{aligned}$$

(1) PWM波形1

正相出力：非アクティブレベルH期間(50 μ s)→アクティブレベルL期間(250 μ s)→非アクティブレベルH期間(50 μ s)

逆相出力：アクティブレベルL期間(25 μ s)→短絡防止時間(25 μ s)→非アクティブレベルH期間(250 μ s)→短絡防止時間(25 μ s)→アクティブレベルL期間(25 μ s)

PWM波形1出力時のアクティブレベルL期間/非アクティブレベルH期間、短絡防止時間の計算式は、以下の通りです。

PWM波形1正相出力：TRDIOB0端子、TRDIOA1端子、TRDIOB1端子(注1)

$$\begin{aligned} \text{アクティブレベルL期間} &: 250\mu\text{s} = 1/16\text{MHz} \times (\text{TRDGRA0} - n - \text{TRD0} + 1) \times 2 \\ &= 62.5\text{ns} \times (3198 - 799 - 400 + 1) \times 2 \end{aligned}$$

$$\begin{aligned} \text{非アクティブレベルH期間} &: 50\mu\text{s} = 1/16\text{MHz} \times (n + 1) \\ &= 62.5\text{ns} \times (799 + 1) \end{aligned}$$

PWM波形1逆相出力：TRDIOD0端子、TRDIOC1端子、TRDIOD1端子(注1)

$$\begin{aligned} \text{アクティブレベルL期間} &: 25\mu\text{s} = 1/16\text{MHz} \times (n + 1 - \text{TRD0}) \\ &= 62.5\text{ns} \times (799 + 1 - 400) \end{aligned}$$

$$\begin{aligned} \text{非アクティブレベルH期間} &: 250\mu\text{s} = 1/16\text{MHz} \times (\text{TRDGRA0} - n - \text{TRD0} + 1) \times 2 \\ &= 62.5\text{ns} \times (3198 - 799 - 400 + 1) \times 2 \end{aligned}$$

$$\begin{aligned} \text{短絡防止時間("H")} &: 25\mu\text{s} = 1/16\text{MHz} \times \text{TRD0} \\ &= 62.5\text{ns} \times 400 \end{aligned}$$

n：TRDGRB0レジスタ設定値(PWM出力1)

TRDGRA1レジスタ設定値(PWM出力2)

TRDGRB1レジスタ設定値(PWM出力3)

注1. 本サンプルコードでは、同じ信号を出力します。

図4.1にPWM波形1を示します。




図 4.1 PWM 波形 1

(2) PWM波形2

正相出力: 非アクティブレベルH期間(125μs)→アクティブレベルL期間(100μs)→非アクティブレベルH期間(125μs)

逆相出力: アクティブレベルL期間(100μs)→短絡防止時間(25μs)→非アクティブレベルH期間(100μs)→短絡防止時間(25μs)→アクティブレベルL期間(100μs)

PWM波形2出力時のアクティブレベルL期間/非アクティブレベルH期間、短絡防止時間の計算式は、以下の通りです。

PWM波形2正相出力: TRDIOB0端子、TRDIOA1端子、TRDIOB1端子(注1)

$$\begin{aligned} \text{アクティブレベルL期間} &: 100\mu\text{s} = 1/16\text{MHz} \times (\text{TRDGRA0} - n - \text{TRD0} + 1) \times 2 \\ &= 62.5\text{ns} \times (3198 - 1999 - 400 + 1) \times 2 \end{aligned}$$

$$\begin{aligned} \text{非アクティブレベルH期間} &: 125\mu\text{s} = 1/16\text{MHz} \times (n + 1) \\ &= 62.5\text{ns} \times (1999 + 1) \end{aligned}$$

PWM波形2逆相出力: TRDIOD0端子、TRDIOC1端子、TRDIOD1端子(注1)

$$\begin{aligned} \text{アクティブレベルL期間} &: 100\mu\text{s} = 1/16\text{MHz} \times (n + 1 - \text{TRD0}) \\ &= 62.5\text{ns} \times (1999 + 1 - 400) \end{aligned}$$

$$\begin{aligned} \text{非アクティブレベルH期間} &: 100\mu\text{s} = 1/16\text{MHz} \times (\text{TRDGRA0} - n - \text{TRD0} + 1) \times 2 \\ &= 62.5\text{ns} \times (3198 - 1999 - 400 + 1) \times 2 \end{aligned}$$

$$\begin{aligned} \text{短絡防止時間("H")} &: 25\mu\text{s} = 1/16\text{MHz} \times \text{TRD0} \\ &= 62.5\text{ns} \times 400 \end{aligned}$$

n: TRDGRB0レジスタ設定値(PWM出力1)

TRDGRA1レジスタ設定値(PWM出力2)

TRDGRB1レジスタ設定値(PWM出力3)

注1.本サンプルコードでは、同じ信号を出力します。

図 4.2にPWM波形2を示します。




図 4.2 PWM波形2

(3) PWM波形3

正相出力：アクティブレベルL期間(350 μ s)

逆相出力：非アクティブレベルH期間(350 μ s)

バッファレジスタ(TRDGRD0、TRDGRC1、TRDGRD1 レジスタ)の値に“0000H”を設定した後、TRD0レジスタとTRDGRA0レジスタがコンペア一致すると、以下のレベルを出力します。

PWM波形3正相出力：TRDIOB0端子、TRDIOA1端子、TRDIOB1端子(注1)

アクティブレベルL期間 : 350 μ s

PWM波形3逆相出力：TRDIOD0端子、TRDIOC1端子、TRDIOD1端子(注1)

非アクティブレベルH期間 : 350 μ s

注1.本サンプルコードでは、同じ信号を出力します。

図 4.3にPWM波形3を示します。




図 4.3 PWM 波形3

(4) PWM波形4

正相出力：非アクティブレベルH期間(350 μ s)

逆相出力：アクティブレベルL期間(350 μ s)

バッファレジスタ (TRDGRD0、TRDGRC1、TRDGRD1 レジスタ) に TRDGRA0 レジスタ設定値を超える値を設定した後、TRD1 レジスタがアンダフローすると、以下のレベルを出力します。

PWM波形4正相出力：TRDIOB0端子、TRDIOA1端子、TRDIOB1端子(注1)

非アクティブレベルH期間 : 350 μ s

PWM波形4逆相出力：TRDIOD0端子、TRDIOC1端子、TRDIOD1端子(注1)

アクティブレベルL期間 : 350 μ s

注1.本サンプルコードでは、同じ信号を出力します。

図 4.4にPWM波形4を示します。




図 4.4 PWM 波形4

4.1.2 タイミング図

TRD0レジスタとTRDGRA0レジスタのコンペー一致割り込みが10回発生したタイミングで、バッファ動作を使用してPWM波形を切り替えます。
 PWM波形切り替えのタイミング図を以下に示します。




図 4.5 PWM 波形 1→PWM 波形 2 切り替え タイミング




図 4.6 PWM 波形2→PWM 波形3切り替えタイミング




図 4.7 PWM 波形3→PWM 波形2切り替えタイミング




図 4.8 PWM 波形2→PWM 波形4切り替えタイミング




図 4.9 PWM 波形4→PWM 波形1切り替えタイミング

4.2 オプション・バイトの設定一覧

表 4.1にオプション・バイト設定を示します。

表 4.1 オプション・バイト設定

アドレス	設定値	内容
000C0H/010C0H	11101111B	ウォッチドッグ・タイマ動作停止 (リセット解除後、カウント停止)
000C1H/010C1H	01111111B	LVD リセット・モード 検出電圧：立ち上がり2.81V/立ち下がり2.75V
000C2H/010C2H	11101001B	高速内蔵発振 HSモード 16MHz
000C3H/010C3H	10000100B	オンチップ・デバッグ許可

4.3 定数一覧

表 4.2にサンプルコードで使用する定数を示します。

表 4.2 サンプルコードで使用する定数

定数名	設定値	内容
ACT_250us_100us	0	波形切り替えモード：PWM 波形1→PWM 波形2
ACT_100us_LOUT	1	波形切り替えモード：PWM 波形2→PWM 波形3
ACT_LOUT_100us	2	波形切り替えモード：PWM 波形3→PWM 波形2
ACT_100us_HOUT	3	波形切り替えモード：PWM 波形2→PWM 波形4
ACT_HOUT_250us	4	波形切り替えモード：PWM 波形4→PWM 波形1
ACT_250us	0	PWM 波形1のレジスタ設定値インデックス
ACT_100us	1	PWM 波形2のレジスタ設定値インデックス
ACT_HOUT	2	PWM 波形4のレジスタ設定値インデックス
ACT_LOUT	3	PWM 波形3のレジスタ設定値インデックス

4.4 変数一覧

表 4.3にグローバル変数を、表 4.4にconst型変数を示します。

表 4.3 グローバル変数

型	変数名	内容	使用関数
uint8_t	g_int_cnt	割り込みカウンタ	r_tmr_rd0_interrupt
uint8_t	g_output_chg_mode	波形切り替えモード	r_tmr_rd0_interrupt

表 4.4 const型変数

型	変数名	内容	使用関数
uint16_t const	TRDGRB0_VALUE_ TBL[]	アクティブレベル設定値テーブル	r_tmr_rd0_interrupt

4.5 関数一覧

表 4.5に関数を示します。

表 4.5 関数

関数名	概要
hdwinit	初期設定
R_Systeminit	周辺機能初期設定
R_CGC_Create	CPU初期設定
R_TMR_RD0_Create	タイマRD初期設定
main	メイン処理
R_TMR_RD0_Start	タイマRDカウント開始設定
r_tmr_rd0_interrupt	タイマRD0割り込み

4.6 関数仕様

サンプルコードの関数仕様を示します。

hdwinit

概要	初期設定
ヘッダ	なし
宣言	void hdwinit(void)
説明	周辺機能の初期設定を行います。
引数	なし
リターン値	なし

R_Systeminit

概要	周辺機能初期設定
ヘッダ	なし
宣言	void R_Systeminit(void)
説明	本アプリケーションノートで使用する周辺機能の初期設定を行います。
引数	なし
リターン値	なし

R_CGC_Create

概要	CPU初期設定
ヘッダ	なし
宣言	void R_CGC_Create(void)
説明	CPU初期設定を行います。
引数	なし
リターン値	なし

R_TMR_RD0_Create

概要	タイマRD初期設定
ヘッダ	なし
宣言	void R_TMR_RD0_Create(void)
説明	タイマRDの相補PWMモードを使用するための初期設定を行います。
引数	なし
リターン値	なし

main

概要	メイン処理
ヘッダ	なし
宣言	void main(void)
説明	メイン処理を行います。
引数	なし
リターン値	なし

R_TMR_RD0_Start

概要	タイマRDカウント開始設定
ヘッダ	なし
宣言	void timer_rd0_start(void)
説明	タイマRDカウント開始設定を行います。
引数	なし
リターン値	なし

r_tmr_rd0_interrupt

概要	タイマRD0割り込み
ヘッダ	なし
宣言	void r_tmr_rd0_interrupt(void)
説明	●タイマRD0割り込み処理を行います。 ●10回割り込みが発生すると、バッファレジスタの値を設定します。
引数	なし
リターン値	なし

4.7 フローチャート

4.7.1 全体フローチャート

図 4.10 に全体フローチャートを示します。



図 4.10 全体フローチャート

注 初期設定関数の前後でスタートアップ・ルーティンが実行されます。

4.7.2 初期設定

図 4.11 に初期設定のフローチャートを示します。




図 4.11 初期設定

4.7.3 周辺機能初期設定

図 4.12 に周辺機能初期設定のフローチャートを示します。




図 4.12 周辺機能初期設定

4.7.4 入出力ポートの設定

図 4.13 に入出力ポートの設定のフローチャートを示します。




図 4.13 入出力ポートの設定

注 未使用ポートの設定については、RL78/G13 初期設定 (R01AN2575J) アプリケーションノート “フローチャート” を参照して下さい。

注意 未使用のポートは、端子処理などを適切に行い、電気的特性を満たすように設計してください。また、未使用の入力専用ポートは個別に抵抗を介して VDD 又は VSS に接続して下さい。

4.7.5 CPU初期設定

図 4.14にCPU初期設定のフローチャートを示します。




図 4.14 CPU初期設定

4.7.6 タイマRD初期設定

図 4.15、図 4.16にタイマRD初期設定のフローチャートを示します。




図 4.15 タイマRD初期設定(1/2)




図 4.16 タイマRD初期設定(2/2)

タイマRDへのクロック供給許可

- ・周辺イネーブル・レジスタ1(PER1)

タイマRDへのクロック供給を許可にします。

略号	7	6	5	4	3	2	1	0
PER1	DACEN	TRGEN	CMPEN	TRD0EN	DTCEN	0	0	TRJ0EN
設定値	x	x	x	1	x	—	—	x

ビット4

TRD0EN	タイマRDの入カロック供給の制御
0	入カロック供給停止 ・タイマRDで使用するSFRへのライト不可 ・タイマRDはリセット状態
1	入カロック供給 ・タイマRDで使用するSFRへのリード/ライト可

タイマRDカウント停止

- ・タイマRDモードレジスタ(TRDSTR)

タイマRDのカウントを停止します。

略号	7	6	5	4	3	2	1	0
TRDSTR	—	—	—	—	CSEL1	CSEL0	TSTART1	TSTART0
設定値	—	—	—	—			0	0

ビット3

CSEL1	TRD1 カウント動作選択
0	TRDGRA1 レジスタとのコンペア一致でカウント停止
1	TRDGRA1 レジスタとのコンペア一致後もカウント継続

ビット2

CSEL0	TRD0 カウント動作選択
0	TRDGRA0 レジスタとのコンペア一致でカウント停止
1	TRDGRA0 レジスタとのコンペア一致後もカウント継続

ビット1

TSTART1	TRD1 カウント開始フラグ
0	カウント停止
1	カウント開始

ビット0

TSTART0	TRD0 カウント開始フラグ
0	カウント停止
1	カウント開始

レジスタ設定の詳細については、RL78/G14ユーザーズマニュアルハードウェア編を参照してください。

レジスタ図の設定値

x: 使用しないビット、空白: 変更しないビット、—: 予約ビットまたは、何も配置されていないビット

タイマRD割り込み禁止

- 割り込みマスク・フラグ・レジスタ (MK2H)

INTTRD0割り込み、INTTRD1割り込みを禁止に設定します。

略号	7	6	5	4	3	2	1	0
MK2H	FLMK	IICAMK1	1	SREMK3 TMMK13H	TRGMK	TRDMK1	TRDMK0	PMK11 CMPMK1
設定値	x	x	—	x	x	1	1	x

ビット2

TRDMK1	割り込み処理の制御
0	割り込み処理許可
1	割り込み処理禁止

ビット1

TRDMK0	割り込み処理の制御
0	割り込み処理許可
1	割り込み処理禁止

- 割り込み要求フラグ・レジスタ (IF2H)

INTTRD0割り込み要求フラグ、INTTRD1割り込み要求フラグをクリアします。

略号	7	6	5	4	3	2	1	0
IF2H	FLIF	IICAIF1	0	SREIF3 TMIF13H	TRGIF	TRDIF1	TRDIF0	PIF11 CMPIF1
設定値	x	x	—	x	x	0	0	x

ビット2

TRDIF1	割り込み要求フラグ
0	割り込み要求信号が発生していない
1	割り込み要求信号が発生し、割り込み要求状態

ビット1

TRDIF0	割り込み要求フラグ
0	割り込み要求信号が発生していない
1	割り込み要求信号が発生し、割り込み要求状態

レジスタ設定の詳細については、RL78/G14ユーザーズマニュアルハードウェア編を参照してください。

レジスタ図の設定値

x: 使用しないビット、空白: 変更しないビット、—: 予約ビットまたは、何も配置されていないビット

タイマRD割り込み優先レベル設定

- 優先順位指定フラグ・レジスタ (PR02H、PR12H)
レベル3(低優先順位)に設定します。

略号	7	6	5	4	3	2	1	0
PR02H	FLPR0	IICAPR01	1	SREPR03 TMPR013H	TRGPR0	TRDPR01	TRDPR00	PPR011 CMPPR01
設定値	x	x	—	x	x	x	1	x

略号	7	6	5	4	3	2	1	0
PR12H	FLPR1	IICAPR11	1	SREPR13 TMPR113H	TRGPR1	TRDPR11	TRDPR10	PPR111 CMPPR11
設定値	x	x	—	x	x	x	1	x

TRDPR10	TRDPR00	優先順位レベルの選択
0	0	レベル0を指定 (高優先順位)
0	1	レベル1を指定
1	0	レベル2を指定
1	1	レベル3を指定 (低優先順位)

タイマRDモードレジスタ設定

- タイマRDモードレジスタ (TRDMR)
TRDGRD0、TRDGRC1、TRDGRD1レジスタをバッファレジスタとして使用します。

略号	7	6	5	4	3	2	1	0
TRDMR	BFD1	BFC1	BFD0	BFC0	—	—	—	SYNC
設定値	1	1	1	0	—	—	—	0

ビット7

BFD1	TRDGRD1レジスタ機能選択
0	ジェネラルレジスタ
1	TRDGRB1レジスタのバッファレジスタ

ビット6

BFC1	TRDGRC1レジスタ機能選択
0	ジェネラルレジスタ
1	TRDGRA1レジスタのバッファレジスタ

ビット5

BFD0	TRDGRD0レジスタ機能選択
0	ジェネラルレジスタ
1	TRDGRB0レジスタのバッファレジスタ

レジスタ設定の詳細については、RL78/G14ユーザーズマニュアルハードウェア編を参照してください。
レジスタ図の設定値
×: 使用しないビット、空白: 変更しないビット、—: 予約ビットまたは、何も配置されていないビット

ビット4

BFC0	TRDGRC0 レジスタ機能選択
0	ジェネラルレジスタ
1	TRDGRA0 レジスタのバッファレジスタ

相補PWMモードでは、0にしてください。

ビット0

SYNC	タイマRD同期
0	TRD0とTRD1は独立動作
1	TRD0とTRD1は同期動作

相補PWMモードでは、0にしてください。

タイマRD機能制御レジスタ設定

- タイマRD機能制御レジスタ (TRDFCR)

正相出力レベルと逆相出力レベル、およびコンビネーションモードを設定します。

略号	7	6	5	4	3	2	1	0
TRDFCR	PWM3	STCLK	0	0	OLS1	OLS0	CMD1	CMD0
設定値	x	x	—	—	0	0	1	0

ビット3

OLS1	逆相出力レベル選択 (リセット同期 PWM モードまたは相補 PWM モード時)
<ul style="list-style-type: none"> • リセット同期 PWM モード, 相補 PWM モードの場合は, 	
0: 初期出力 H, アクティブレベル L	
1: 初期出力 L, アクティブレベル H	
• タイマモード, PWM3 モードでは無効です。	

ビット2

OLS0	正相出力レベル選択 (リセット同期 PWM モードまたは相補 PWM モード時)
<ul style="list-style-type: none"> • リセット同期 PWM モード, 相補 PWM モードの場合は, 	
0: 初期出力 H, アクティブレベル L	
1: 初期出力 L, アクティブレベル H	
• タイマモード, PWM3 モードでは無効です。	

レジスタ設定の詳細については、RL78/G14ユーザーズマニュアルハードウェア編を参照してください。

レジスタ図の設定値

×: 使用しないビット、空白: 変更しないビット、—: 予約ビットまたは、何も配置されていないビット

ビット1-0

CMD1	CMD0	コンビネーションモード選択									
<ul style="list-style-type: none"> タイマモード, PWM3 モードの場合は, 00B (タイマモード, PWM3 モード) にしてください。 リセット同期 PWM モードの場合は, 01B (リセット同期 PWM モード) にしてください。 相補 PWM モードの場合は, <table border="1"> <thead> <tr> <th>CMD1</th> <th>CMD0</th> <th></th> </tr> </thead> <tbody> <tr> <td>1</td> <td>0</td> <td>相補 PWM モード (TRD1 のアンダフロー時にバッファレジスタからジェネラルレジスタへ転送)</td> </tr> <tr> <td>1</td> <td>1</td> <td>相補 PWM モード (TRD0 と TRDGRA0 レジスタのコンペアー一致時にバッファレジスタからジェネラルレジスタへ転送)</td> </tr> </tbody> </table> 			CMD1	CMD0		1	0	相補 PWM モード (TRD1 のアンダフロー時にバッファレジスタからジェネラルレジスタへ転送)	1	1	相補 PWM モード (TRD0 と TRDGRA0 レジスタのコンペアー一致時にバッファレジスタからジェネラルレジスタへ転送)
CMD1	CMD0										
1	0	相補 PWM モード (TRD1 のアンダフロー時にバッファレジスタからジェネラルレジスタへ転送)									
1	1	相補 PWM モード (TRD0 と TRDGRA0 レジスタのコンペアー一致時にバッファレジスタからジェネラルレジスタへ転送)									
上記以外: 設定しないでください											

パルス強制遮断禁止

- タイマRDデジタルフィルタ機能選択レジスタ0(TRDDF0)

TRDIOA0、TRDIOB0、TRDIOC0、TRDIOD0端子のパルス強制遮断を禁止します。

略号	7	6	5	4	3	2	1	0
TRDDF0	DFCK1	DFCK0	PENB1	PENB0	DFD	DFC	DFB	DFA
設定値	0	0	0	0	0	0	0	0

ビット7-6

DFCK1	DFCK0	TRDIOA0 端子パルス強制遮断制御
0	0	強制遮断禁止
0	1	ハイインピーダンス出力
1	0	L出力
1	1	H出力

これらのモードで対応する端子をタイマRDの出力ポートとして使用しない場合、強制遮断禁止の00Bに設定してください。また、カウント停止中に設定してください。

ビット5-4

PENB1	PENB0	TRDIOB0 端子パルス強制遮断制御
0	0	強制遮断禁止
0	1	ハイインピーダンス出力
1	0	L出力
1	1	H出力

これらのモードで対応する端子をタイマRDの出力ポートとして使用しない場合、強制遮断禁止の00Bに設定してください。また、カウント停止中に設定してください。

レジスタ設定の詳細については、RL78/G14ユーザーズマニュアルハードウェア編を参照してください。

レジスタ図の設定値

×: 使用しないビット、空白: 変更しないビット、-: 予約ビットまたは、何も配置されていないビット

ビット3-2

DFD	DFC	TRDIOC0 端子パルス強制遮断制御
0	0	強制遮断禁止
0	1	ハイインピーダンス出力
1	0	L出力
1	1	H出力

これらのモードで対応する端子をタイマRDの出力ポートとして使用しない場合、強制遮断禁止の00Bに設定してください。また、カウント停止中に設定してください。

ビット1-0

DFB	DFA	TRDIOD0 端子パルス強制遮断制御
0	0	強制遮断禁止
0	1	ハイインピーダンス出力
1	0	L出力
1	1	H出力

これらのモードで対応する端子をタイマRDの出力ポートとして使用しない場合、強制遮断禁止の00Bに設定してください。また、カウント停止中に設定してください。

- タイマRDデジタルフィルタ機能選択レジスタ1(TRDDF1)

TRDIOA1、TRDIOB1、TRDIOC1、TRDIOD1端子のパルス強制遮断を禁止します。

略号	7	6	5	4	3	2	1	0
TRDDF1	DFCK1	DFCK0	PENB1	PENB0	DFD	DFC	DFB	DFA
設定値	0	0	0	0	0	0	0	0

ビット7-6

DFCK1	DFCK0	TRDIOA1 端子パルス強制遮断制御
0	0	強制遮断禁止
0	1	ハイインピーダンス出力
1	0	L出力
1	1	H出力

これらのモードで対応する端子をタイマRDの出力ポートとして使用しない場合、強制遮断禁止の00Bに設定してください。また、カウント停止中に設定してください。

ビット5-4

PENB1	PENB0	TRDIOB1 端子パルス強制遮断制御
0	0	強制遮断禁止
0	1	ハイインピーダンス出力
1	0	L出力
1	1	H出力

これらのモードで対応する端子をタイマRDの出力ポートとして使用しない場合、強制遮断禁止の00Bに設定してください。また、カウント停止中に設定してください。

レジスタ設定の詳細については、RL78/G14ユーザーズマニュアルハードウェア編を参照してください。

レジスタ図の設定値

×: 使用しないビット、空白: 変更しないビット、-: 予約ビットまたは、何も配置されていないビット

ビット3-2

DFD	DFC	TRDIOC1 端子パルス強制遮断制御
0	0	強制遮断禁止
0	1	ハイインピーダンス出力
1	0	L出力
1	1	H出力

これらのモードで対応する端子をタイマRDの出力ポートとして使用しない場合、強制遮断禁止の00Bに設定してください。また、カウント停止中に設定してください。

ビット1-0

DFB	DFA	TRDIOD1 端子パルス強制遮断制御
0	0	強制遮断禁止
0	1	ハイインピーダンス出力
1	0	L出力
1	1	H出力

これらのモードで対応する端子をタイマRDの出力ポートとして使用しない場合、強制遮断禁止の00Bに設定してください。また、カウント停止中に設定してください。

タイマRD出力設定

- タイマRD出力マスタ許可レジスタ1(TRDOER1)

TRDIOA0端子の出力を禁止、TRDIOB0、TRDIOC0、TRDIOD0、TRDIOA1、TRDIOB1、TRDIOC1、TRDIOD1端子の出力を許可に設定します。

略号	7	6	5	4	3	2	1	0
TRDOER1	ED1	EC1	EB1	EA1	ED0	EC0	EB0	EA0
設定値	0	0	0	0	0	0	0	1

ビット7

ED1	TRDIOD1 出力禁止
0	出力許可
1	出力禁止 (TRDIOD1 端子は I/O ポート)

ビット6

EC1	TRDIOC1 出力禁止
0	出力許可
1	出力禁止 (TRDIOC1 端子は I/O ポート)

ビット5

EB1	TRDIOB1 出力禁止
0	出力許可
1	出力禁止 (TRDIOB1 端子は I/O ポート)

レジスタ設定の詳細については、RL78/G14ユーザーズマニュアルハードウェア編を参照してください。

レジスタ図の設定値

×: 使用しないビット、空白: 変更しないビット、-: 予約ビットまたは、何も配置されていないビット

ビット4

EA1	TRDIOA1 出力禁止
0	出力許可
1	出力禁止 (TRDIOA1 端子は I/O ポート)

ビット3

ED0	TRDIOD0 出力禁止
0	出力許可
1	出力禁止 (TRDIOD0 端子は I/O ポート)

ビット2

EC0	TRDIOC0 出力禁止
0	出力許可
1	出力禁止 (TRDIOC0 端子は I/O ポート)

ビット1

EB0	TRDIOB0 出力禁止
0	出力許可
1	出力禁止 (TRDIOB0 端子は I/O ポート)

ビット0

EA0	TRDIOA0 出力禁止
0	出力許可
1	出力禁止 (TRDIOA0 端子は I/O ポート)

相補PWMモードでは、1にしてください。

タイマRDカウントソース設定

- ・タイマRD制御レジスタ0(TRDCR0)

タイマRD0のカウントソースに f_{CLK} を設定します。

略号	7	6	5	4	3	2	1	0
TRDCR0	CCLR2	CCLR1	CCLR0	CKEG1	CKEG0	TCK2	TCK1	TCK0
設定値	x	x	x	x	x	0	0	0

ビット2-0

TCK2	TCK1	TCK0	カウントソース選択
0	0	0	f_{CLK} , f_{HOCO}
0	0	1	$f_{CLK}/2$
0	1	0	$f_{CLK}/4$
0	1	1	$f_{CLK}/8$
1	0	0	$f_{CLK}/32$
1	0	1	TRDCLK 入力
1	1	0	設定しないでください
1	1	1	設定しないでください

レジスタ設定の詳細については、RL78/G14ユーザーズマニュアルハードウェア編を参照してください。

レジスタ図の設定値

x: 使用しないビット、空白: 変更しないビット、-: 予約ビットまたは、何も配置されていないビット

• タイマRD制御レジスタ1(TRDCR1)

タイマRD1のカウンタソースに f_{CLK} を設定します。

略号	7	6	5	4	3	2	1	0
TRDCR1	CCLR2	CCLR1	CCLR0	CKEG1	CKEG0	TCK2	TCK1	TCK0
設定値	x	x	x	x	x	0	0	0

ビット2-0

TCK2	TCK1	TCK0	カウンタソース選択
0	0	0	f_{CLK} , f_{HOCO}
0	0	1	$f_{CLK}/2$
0	1	0	$f_{CLK}/4$
0	1	1	$f_{CLK}/8$
1	0	0	$f_{CLK}/32$
1	0	1	TRDCLK 入力
1	1	0	設定しないでください
1	1	1	設定しないでください

コンパレー一致割り込み設定

• タイマRD割り込み許可レジスタ0(TRDIER0)

IMFAビットによる割り込み(IMIA)許可に設定します。

略号	7	6	5	4	3	2	1	0
TRDIER0	—	—	—	OVIE	IMIED	IMIEC	IMIEB	IMIEA
設定値	—	—	—	0	0	0	0	1

ビット4

OVIE	オーバフロー/アンダフロー割り込み許可
0	OVF, UDF ビットによる割り込み (OVI) 禁止
1	OVF, UDF ビットによる割り込み (OVI) 許可

ビット3

IMIED	インプットキャプチャ/コンパレー一致割り込み許可 D
0	IMFD ビットによる割り込み (IMID) 禁止
1	IMFD ビットによる割り込み (IMID) 許可

ビット2

IMIEC	インプットキャプチャ/コンパレー一致割り込み許可 C
0	IMFC ビットによる割り込み (IMIC) 禁止
1	IMFC ビットによる割り込み (IMIC) 許可

ビット1

IMIEB	インプットキャプチャ/コンパレー一致割り込み許可 B
0	IMFB ビットによる割り込み (IMIB) 禁止
1	IMFB ビットによる割り込み (IMIB) 許可

レジスタ設定の詳細については、RL78/G14ユーザーズマニュアルハードウェア編を参照してください。

レジスタ図の設定値

×: 使用しないビット、空白: 変更しないビット、—: 予約ビットまたは、何も配置されていないビット

ビット0

IMIEA	インプットキャプチャ/コンペアー致割り込み許可 A
0	IMFA ビットによる割り込み (IMIA) 禁止
1	IMFA ビットによる割り込み (IMIA) 許可

- タイマRD割り込み許可レジスタ1(TRDIER1)
タイマRD1割り込み禁止に設定します。

略号	7	6	5	4	3	2	1	0
TRDIER1	—	—	—	OVIE	IMIED	IMIEC	IMIEB	IMIEA
設定値	—	—	—	0	0	0	0	0

ビット4

OVIE	オーバフロー/アンダフロー割り込み許可
0	OVF, UDF ビットによる割り込み (OVI) 禁止
1	OVF, UDF ビットによる割り込み (OVI) 許可

ビット3

IMIED	インプットキャプチャ/コンペアー致割り込み許可 D
0	IMFD ビットによる割り込み (IMID) 禁止
1	IMFD ビットによる割り込み (IMID) 許可

ビット2

IMIEC	インプットキャプチャ/コンペアー致割り込み許可 C
0	IMFC ビットによる割り込み (IMIC) 禁止
1	IMFC ビットによる割り込み (IMIC) 許可

ビット1

IMIEB	インプットキャプチャ/コンペアー致割り込み許可 B
0	IMFB ビットによる割り込み (IMIB) 禁止
1	IMFB ビットによる割り込み (IMIB) 許可

ビット0

IMIEA	インプットキャプチャ/コンペアー致割り込み許可 A
0	IMFA ビットによる割り込み (IMIA) 禁止
1	IMFA ビットによる割り込み (IMIA) 許可

レジスタ設定の詳細については、RL78/G14ユーザーズマニュアルハードウェア編を参照してください。
 レジスタ図の設定値
 ×: 使用しないビット、空白: 変更しないビット、—: 予約ビットまたは、何も配置されていないビット

TRDIOC0 端子出力レベル設定

- ・タイマRD出力制御レジスタ(TRDOCR)

TRDIOC0 端子の初期出力に“L”を設定します。

略号	7	6	5	4	3	2	1	0
TRDOCR	TOD1	TOC1	TOB1	TOA1	TOD0	TOC0	TOB0	TOA0
設定値	x	x	x	x	x	0	x	x

ビット2

TOC0	TRDIOC0 初期出力レベル選択
0	初期出力は非アクティブレベル
1	初期出力はアクティブレベル
リセット同期 PWM モード時, 相補 PWM モード時は, 有効となります。	

短絡防止時間設定

- ・タイマRDカウンタ0(TRD0)

短絡防止時間を25 μ sに設定します。

略号	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
TRD0	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
設定値	0	0	0	0	0	0	0	1	1	0	0	1	0	0	0	0

—	機能	設定範囲
ビット 15 ~ 0	短絡防止時間を設定してください。 カウントソースをカウント。 カウント動作はアップカウントまたはダウンカウント。 オーバフローすると, TRDSR0 レジスタの OVF ビットが1になる。	0001H ~ FFFFH

PWM周期設定

- ・タイマRDジェネラルレジスタA0(TRDGRA0)

PWM周期を350 μ sに設定します。

略号	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
TRDGRA0	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
設定値	0	0	0	0	1	1	0	0	0	1	1	1	1	1	1	0

ビット 15 ~ 0	表 4.6 の相補 PWM モード時の TRDGRA0 レジスタの機能参照	0000H ~ FFFFH

レジスタ設定の詳細については、RL78/G14ユーザーズマニュアルハードウェア編を参照してください。

レジスタ図の設定値

x: 使用しないビット、空白: 変更しないビット、—: 予約ビットまたは、何も配置されていないビット

PWM出力変化点設定

- ・タイマRDジェネラルレジスタ B0(TRDGRB0)

カウント開始から50 μ s後にPWM出力1の出力が変化するように設定します。

略号	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
TRDGRB0	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
設定値	0	0	0	0	0	0	1	1	0	0	0	1	1	1	1	1

ビット 15～0	表 4.6 の相補 PWM モード時の TRDGRB0 レジスタ機能参照	0000H ~ FFFFH
-------------	--------------------------------------	---------------

- ・タイマRDジェネラルレジスタ A1(TRDGRA1)

カウント開始から50 μ s後にPWM出力2の出力が変化するように設定します。

略号	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
TRDGRA1	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
設定値	0	0	0	0	0	0	1	1	0	0	0	1	1	1	1	1

ビット 15～0	表 4.6 の相補 PWM モード時の TRDGRA1 レジスタ機能参照	0000H ~ FFFFH
-------------	--------------------------------------	---------------

- ・タイマRDジェネラルレジスタ B1(TRDGRB1)

カウント開始から50 μ s後にPWM出力3の出力が変化するように設定します。

略号	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
TRDGRB1	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
設定値	0	0	0	0	0	0	1	1	0	0	0	1	1	1	1	1

ビット 15～0	表 4.6 の相補 PWM モード時の TRDGRB1 レジスタ機能参照	0000H ~ FFFFH
-------------	--------------------------------------	---------------

バッファレジスタ設定

- ・タイマRDジェネラルレジスタ D0(TRDGRD0)

TRDGRB0レジスタのバッファレジスタ(TRDGRD0)に“31FH”を設定します。

略号	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
TRDGRD0	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
設定値	0	0	0	0	0	0	1	1	0	0	0	1	1	1	1	1

ビット 15～0	表 4.6 の相補 PWM モード時の TRDGRD0 レジスタ機能参照	0000H ~ FFFFH
-------------	--------------------------------------	---------------

レジスタ設定の詳細については、RL78/G14ユーザーズマニュアルハードウェア編を参照してください。

レジスタ図の設定値

×: 使用しないビット、空白: 変更しないビット、—: 予約ビットまたは、何も配置されていないビット

• タイマRDジェネラルレジスタC1(TRDGRC1)

TRDGRA1レジスタのバッファレジスタ(TRDGRC1)に“31FH”を設定します。

略号	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
TRDGRC1	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
設定値	0	0	0	0	0	0	1	1	0	0	0	1	1	1	1	1

ビット 15～0	表 4.6 の相補 PWM モード時の TRDGRC1 レジスタ機能参照	0000H ~ FFFFH
-------------	--------------------------------------	---------------

• タイマRDジェネラルレジスタD1(TRDGRD1)

TRDGRB1レジスタのバッファレジスタ(TRDGRD1)に“31FH”を設定します。

略号	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
TRDGRD1	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
設定値	0	0	0	0	0	0	1	1	0	0	0	1	1	1	1	1

ビット 15～0	表 4.6 の相補 PWM モード時の TRDGRD1 レジスタ機能参照	0000H ~ FFFFH
-------------	--------------------------------------	---------------

レジスタ設定の詳細については、RL78/G14ユーザーズマニュアルハードウェア編を参照してください。

レジスタ図の設定値

×: 使用しないビット、空白: 変更しないビット、—: 予約ビットまたは、何も配置されていないビット

表 4.6 相補PWMモード時のジェネラルレジスタの機能

レジスタ	設定	レジスタの機能	PWM 出力端子
TRDGRA0	—	ジェネラルレジスタ。初期設定時 PWM 周期を設定してください。 設定範囲：TRD0 レジスタ設定値以上， FFFFH - TRD0 レジスタ設定値以下 TRDSTR レジスタの TSTART0, TSTART1 ビットが 1 (カウント開始) のとき書き込まないでください。	(TRDIOC0 半周期ごとに出力反転)
TRDGRB0	—	ジェネラルレジスタ。初期設定時 PWM 出力 1 の変化点を設定してください。 設定範囲：TRD0 レジスタ設定値以上， TRDGRA0 設定値 - TRD0 レジスタ設定値以下 TRDSTR レジスタの TSTART0, TSTART1 ビットが 1 (カウント開始) のとき書き込まないでください。	TRDIOB0 TRDIOD0
TRDGRA1	—	ジェネラルレジスタ。初期設定時 PWM 出力 2 の変化点を設定してください。 設定範囲：TRD0 レジスタ設定値以上， TRDGRA0 設定値 - TRD0 レジスタ設定値以下 TRDSTR レジスタの TSTART0, TSTART1 ビットが 1 (カウント開始) のとき書き込まないでください。	TRDIOA1 TRDIOC1
TRDGRB1	—	ジェネラルレジスタ。初期設定時 PWM 出力 3 の変化点を設定してください。 設定範囲：TRD0 レジスタ設定値以上， TRDGRA0 設定値 - TRD0 レジスタ設定値以下 TRDSTR レジスタの TSTART0, TSTART1 ビットが 1 (カウント開始) のとき書き込まないでください。	TRDIOB1 TRDIOD1
TRDGRC0	—	(相補 PWM モードでは使用しません。)	—
TRDGRD0	BFD0 = 1	バッファレジスタ。次回の PWM 出力 1 の変化点を設定してください 設定範囲：TRD0 レジスタ設定値以上， TRDGRA0 設定値 - TRD0 レジスタ設定値以下 初期設定は TRDGRB0 レジスタと同じ値を設定してください。	TRDIOB0 TRDIOD0
TRDGRC1	BFC1 = 1	バッファレジスタ。次回の PWM 出力 2 の変化点を設定してください 設定範囲：TRD0 レジスタ設定値以上， TRDGRA0 設定値 - TRD0 レジスタ設定値以下 初期設定は TRDGRA1 レジスタと同じ値を設定してください。	TRDIOA1 TRDIOC1
TRDGRD1	BFD1 = 1	バッファレジスタ。次回の PWM 出力 3 の変化点を設定してください 設定範囲：TRD0 レジスタ設定値以上， TRDGRA0 設定値 - TRD0 レジスタ設定値以下 初期設定は TRDGRB1 レジスタと同じ値を設定してください。	TRDIOB1 TRDIOD1

ポートレジスタ設定

- ポート・レジスタ1(P1)

ポート・レジスタ1を設定します。

略号	7	6	5	4	3	2	1	0
P1	P17	P16	P15	P14	P13	P12	P11	P10
設定値	×	0	0	0	0	0	0	0

ビット6

P16	出力データの制御
0	0を出力
1	1を出力

ビット5

P15	出力データの制御
0	0を出力
1	1を出力

ビット4

P14	出力データの制御
0	0を出力
1	1を出力

ビット3

P13	出力データの制御
0	0を出力
1	1を出力

ビット2

P12	出力データの制御
0	0を出力
1	1を出力

ビット1

P11	出力データの制御
0	0を出力
1	1を出力

ビット0

P10	出力データの制御
0	0を出力
1	1を出力

レジスタ設定の詳細については、RL78/G14ユーザーズマニュアルハードウェア編を参照してください。

レジスタ図の設定値

×: 使用しないビット、空白: 変更しないビット、-: 予約ビットまたは、何も配置されていないビット

- ポート・モード・レジスタ1(PM1)
P16～P11端子を出力モードに設定します。

略号	7	6	5	4	3	2	1	0
PM1	PM17	PM16	PM15	PM14	PM13	PM12	PM11	PM10
設定値	×	0	0	0	0	0	0	0

ビット6

PM16	P16 端子の入出力モードの選択
0	出力モード (出力バッファ・オン)
1	入力モード (出力バッファ・オフ)

ビット5

PM15	P15 端子の入出力モードの選択
0	出力モード (出力バッファ・オン)
1	入力モード (出力バッファ・オフ)

ビット4

PM14	P14 端子の入出力モードの選択
0	出力モード (出力バッファ・オン)
1	入力モード (出力バッファ・オフ)

ビット3

PM13	P13 端子の入出力モードの選択
0	出力モード (出力バッファ・オン)
1	入力モード (出力バッファ・オフ)

ビット2

PM12	P12 端子の入出力モードの選択
0	出力モード (出力バッファ・オン)
1	入力モード (出力バッファ・オフ)

ビット1

PM11	P11 端子の入出力モードの選択
0	出力モード (出力バッファ・オン)
1	入力モード (出力バッファ・オフ)

ビット0

PM10	P10 端子の入出力モードの選択
0	出力モード (出力バッファ・オン)
1	入力モード (出力バッファ・オフ)

レジスタ設定の詳細については、RL78/G14ユーザーズマニュアルハードウェア編を参照してください。
レジスタ図の設定値
×: 使用しないビット、空白: 変更しないビット、-: 予約ビットまたは、何も配置されていないビット

4.7.7 メイン処理

図 4.17にメイン処理のフローチャートを示します。



図 4.17 メイン処理

4.7.8 メイン初期設定

図 4.18にメイン初期設定のフローチャートを示します。



図 4.18 メイン初期設定

4.7.9 タイマRDカウント開始設定

図 4.19にタイマRDカウント開始設定のフローチャートを示します。




図 4.19 タイマRDカウント開始設定

コンペアー一致フラグAクリア

- タイマRDステータスレジスタ0(TRDSR0)

タイマRDステータスレジスタ0を読んだ後、コンペアー一致フラグAをクリアします。

略号	7	6	5	4	3	2	1	0
TRDSR0	—	—	—	OVF	IMFD	IMFC	IMFB	IMFA
設定値	—	—	—	x	x	x	x	0

ビット0

IMFA	インプットキャプチャ/コンペアー一致フラグ A
[0になる要因]	
読んだ後, 0 を書く	
[1になる要因]	
TRD0 と TRDGRA0 の値が一致したとき	

タイマRD0割り込み要求フラグクリア

- 割り込み要求フラグ・レジスタ(IF2H)

INTTRD0割り込み要求フラグをクリアします。

略号	7	6	5	4	3	2	1	0
IF2H	FLIF	IICAF1	0	SREIF3 TMIF13H	TRGIF	TRDIF1	TRDIF0	PIF11 CMPIF1
設定値	x	x	—	x	x		0	x

ビット1

TRDIF0	割り込み要求フラグ
0	割り込み要求信号が発生していない
1	割り込み要求信号が発生し, 割り込み要求状態

タイマRD0割り込み許可

- 割り込みマスク・フラグ・レジスタ(MK2H)

INTTRD0割り込みを許可に設定します。

略号	7	6	5	4	3	2	1	0
MK2H	FLMK	IICAMK1	1	SREMK3 TMMK13H	TRGMK	TRDMK1	TRDMK0	PMK11 CMPMK1
設定値	x	x	—	x	x		0	x

ビット1

TRDMK0	割り込み処理の制御
0	割り込み処理許可
1	割り込み処理禁止

レジスタ設定の詳細については、RL78/G14ユーザーズマニュアルハードウェア編を参照してください。

レジスタ図の設定値

x: 使用しないビット、空白: 変更しないビット、—: 予約ビットまたは、何も配置されていないビット

タイマRDカウント開始

- タイマRDモードレジスタ(TRDSTR)
タイマRDのカウントを開始します。

略号	7	6	5	4	3	2	1	0
TRDSTR	—	—	—	—	CSEL1	CSEL0	TSTART1	TSTART0
設定値	—	—	—	—	1	1	1	1

ビット3

CSEL1	TRD1 カウント動作選択
0	TRDGRA1 レジスタとのコンペア一致でカウント停止
1	TRDGRA1 レジスタとのコンペア一致後もカウント継続

ビット2

CSEL0	TRD0 カウント動作選択
0	TRDGRA0 レジスタとのコンペア一致でカウント停止
1	TRDGRA0 レジスタとのコンペア一致後もカウント継続

ビット1

TSTART1	TRD1 カウント開始フラグ
0	カウント停止
1	カウント開始

ビット0

TSTART0	TRD0 カウント開始フラグ
0	カウント停止
1	カウント開始

レジスタ設定の詳細については、RL78/G14ユーザーズマニュアルハードウェア編を参照してください。
レジスタ図の設定値
×: 使用しないビット、空白: 変更しないビット、—: 予約ビットまたは、何も配置されていないビット

4.7.10 タイマRD0割り込み

図 4.20にタイマRD0割り込みのフローチャートを示します。




図 4.20 タイマRD0割り込み

5. サンプルコード

サンプルコードは、ルネサス エレクトロニクスホームページから入手してください。

6. 参考ドキュメント

RL78/G14 ユーザーズマニュアル ハードウェア編 Rev.0.02

RL78 ファミリ ユーザーズマニュアル ソフトウェア編 Rev.1.00

(最新版をルネサス エレクトロニクスホームページから入手してください。)

テクニカルアップデート

(最新の情報をルネサス エレクトロニクスホームページから入手してください。)

ホームページとサポート窓口

ルネサス エレクトロニクスホームページ

<http://japan.renesas.com/>

お問合せ先

<http://japan.renesas.com/contact>

改訂記録	RL78/G14 タイマRD(相補PWMモード) CC-RL
------	-----------------------------------

Rev.	発行日	改訂内容	
		ページ	ポイント
1.00	2015.04.16	—	初版発行
2.00	2015.08.20	4	表2.1 にe ² studioのバージョン情報を追加

すべての商標および登録商標は、それぞれの所有者に帰属します。

製品ご使用上の注意事項

ここでは、マイコン製品全体に適用する「使用上の注意事項」について説明します。個別の使用上の注意事項については、本ドキュメントおよびテクニカルアップデートを参照してください。

1. 未使用端子の処理

【注意】未使用端子は、本文の「未使用端子の処理」に従って処理してください。

CMOS 製品の入力端子のインピーダンスは、一般に、ハイインピーダンスとなっています。未使用端子を開放状態で動作させると、誘導現象により、LSI 周辺のノイズが印加され、LSI 内部で貫通電流が流れたり、入力信号と認識されて誤動作を起こす恐れがあります。未使用端子は、本文「未使用端子の処理」で説明する指示に従い処理してください。

2. 電源投入時の処置

【注意】電源投入時は、製品の状態は不定です。

電源投入時には、LSI の内部回路の状態は不確定であり、レジスタの設定や各端子の状態は不定です。

外部リセット端子でリセットする製品の場合、電源投入からリセットが有効になるまでの期間、端子の状態は保証できません。

同様に、内蔵パワーオンリセット機能を使用してリセットする製品の場合、電源投入からリセットのかかる一定電圧に達するまでの期間、端子の状態は保証できません。

3. リザーブアドレス（予約領域）のアクセス禁止

【注意】リザーブアドレス（予約領域）のアクセスを禁止します。

アドレス領域には、将来の機能拡張用に割り付けられているリザーブアドレス（予約領域）がありません。これらのアドレスをアクセスしたときの動作については、保証できませんので、アクセスしないようにしてください。

4. クロックについて

【注意】リセット時は、クロックが安定した後、リセットを解除してください。

プログラム実行中のクロック切り替え時は、切り替え先クロックが安定した後に切り替えてください。

リセット時、外部発振子（または外部発振回路）を用いたクロックで動作を開始するシステムでは、クロックが十分安定した後、リセットを解除してください。また、プログラムの途中で外部発振子（または外部発振回路）を用いたクロックに切り替える場合は、切り替え先のクロックが十分安定してから切り替えてください。

5. 製品間の相違について

【注意】型名の異なる製品に変更する場合は、製品型名ごとにシステム評価試験を実施してください。

同じグループのマイコンでも型名が違うと、内部 ROM、レイアウトパターンの相違などにより、電気的特性の範囲で、特性値、動作マージン、ノイズ耐量、ノイズ輻射量などが異なる場合があります。型名が違う製品に変更する場合は、個々の製品ごとにシステム評価試験を実施してください。

ご注意書き

1. 本資料に記載された回路、ソフトウェアおよびこれらに関連する情報は、半導体製品の動作例、応用例を説明するものです。お客様の機器・システムの設計において、回路、ソフトウェアおよびこれらに関連する情報を使用する場合には、お客様の責任において行ってください。これらの使用に起因して、お客様または第三者に生じた損害に関し、当社は、一切その責任を負いません。
2. 本資料に記載されている情報は、正確を期すため慎重に作成したのですが、誤りがないことを保証するものではありません。万一、本資料に記載されている情報の誤りに起因する損害がお客様に生じた場合においても、当社は、一切その責任を負いません。
3. 本資料に記載された製品データ、図、表、プログラム、アルゴリズム、応用回路例等の情報の使用に起因して発生した第三者の特許権、著作権その他の知的財産権に対する侵害に関し、当社は、何らの責任を負うものではありません。当社は、本資料に基づき当社または第三者の特許権、著作権その他の知的財産権を何ら許諾するものではありません。
4. 当社製品を改造、改変、複製等しないでください。かかる改造、改変、複製等により生じた損害に関し、当社は、一切その責任を負いません。
5. 当社は、当社製品の品質水準を「標準水準」および「高品質水準」に分類しており、各品質水準は、以下に示す用途に製品が使用されることを意図しております。
標準水準： コンピュータ、OA機器、通信機器、計測機器、AV機器、
家電、工作機械、パーソナル機器、産業用ロボット等
高品質水準： 輸送機器（自動車、電車、船舶等）、交通用信号機器、
防災・防犯装置、各種安全装置等
当社製品は、直接生命・身体に危害を及ぼす可能性のある機器・システム（生命維持装置、人体に埋め込み使用するもの等）、もしくは多大な物的損害を発生させるおそれのある機器・システム（原子力制御システム、軍事機器等）に使用されることを意図しておらず、使用することはできません。たとえ、意図しない用途に当社製品を使用したことによりお客様または第三者に損害が生じても、当社は一切その責任を負いません。なお、ご不明点がある場合は、当社営業にお問い合わせください。
6. 当社製品をご使用の際は、当社が指定する最大定格、動作電源電圧範囲、放熱特性、実装条件その他の保証範囲内でご使用ください。当社保証範囲を超えて当社製品をご使用された場合の故障および事故につきましては、当社は、一切その責任を負いません。
7. 当社は、当社製品の品質および信頼性の向上に努めていますが、半導体製品はある確率で故障が発生したり、使用条件によっては誤動作したりする場合があります。また、当社製品は耐放射線設計については行っておりません。当社製品の故障または誤動作が生じた場合も、人身事故、火災事故、社会的損害等を生じさせないよう、お客様の責任において、冗長設計、延焼対策設計、誤動作防止設計等の安全設計およびエージング処理等、お客様の機器・システムとしての出荷保証を行ってください。特に、マイコンソフトウェアは、単独での検証は困難なため、お客様の機器・システムとしての安全検証をお客様の責任で行ってください。
8. 当社製品の環境適合性等の詳細につきましては、製品個別に必ず当社営業窓口までお問い合わせください。ご使用に際しては、特定の物質の含有・使用を規制するRoHS指令等、適用される環境関連法令を十分調査のうえ、かかる法令に適合するようご使用ください。お客様がかかる法令を遵守しないことにより生じた損害に関し、当社は、一切その責任を負いません。
9. 本資料に記載されている当社製品および技術を国内外の法令および規則により製造・使用・販売を禁止されている機器・システムに使用することはできません。また、当社製品および技術を大量破壊兵器の開発等の目的、軍事利用の目的その他軍用用途に使用しないでください。当社製品または技術を輸出する場合は、「外国為替及び外国貿易法」その他輸出関連法令を遵守し、かかる法令の定めるところにより必要な手続を行ってください。
10. お客様の転売等により、本ご注意書き記載の諸条件に抵触して当社製品が使用され、その使用から損害が生じた場合、当社は何らの責任も負わず、お客様にてご負担して頂きますのでご了承ください。
11. 本資料の全部または一部を当社の文書による事前の承諾を得ることなく転載または複製することを禁じます。

注1. 本資料において使用されている「当社」とは、ルネサス エレクトロニクス株式会社およびルネサス エレクトロニクス株式会社がその総株主の議決権の過半数を直接または間接に保有する会社をいいます。

注2. 本資料において使用されている「当社製品」とは、注1において定義された当社の開発、製造製品をいいます。



ルネサス エレクトロニクス株式会社

営業お問い合わせ窓口

<http://www.renesas.com>

営業お問い合わせ窓口の住所は変更になることがあります。最新情報につきましては、弊社ホームページをご覧ください。

ルネサス エレクトロニクス株式会社 〒135-0061 東京都江東区豊洲3-2-24 (豊洲フォレスト)

技術的なお問合せおよび資料のご請求は下記へどうぞ。
総合お問い合わせ窓口：<http://japan.renesas.com/contact/>