

RL78/G10

A/D 変換結果の平均値を UART 送信する方法 CC-RL

要旨

本アプリケーションノートでは、A/D 変換結果の平均値を UART 送信する方法を説明します。本アプリケーションノートでは、RL78/G10 の A/D コンバータを使用してアナログ電圧を A/D 変換し、その A/D 変換結果の平均値をシリアル・アレイ・ユニット（SAU）を使用して UART 通信で送信します。

対象デバイス

RL78/G10

本アプリケーションノートを他のマイコンへ適用する場合、そのマイコンの仕様にあわせて変更し、十分評価してください。

目次

1. 仕様	3
2. 動作確認条件	6
3. 関連アプリケーションノート	6
4. ハードウェア説明	7
4.1 ハードウェア構成例	7
4.2 使用端子一覧	7
5. ソフトウェア説明	8
5.1 動作概要	8
5.2 オプション・バイトの設定一覧	9
5.3 定数一覧	9
5.4 変数一覧	9
5.5 関数（サブルーチン）一覧	10
5.6 関数（サブルーチン）仕様	10
5.7 フローチャート	13
5.7.1 CPU初期化関数	14
5.7.2 入出力ポート設定	15
5.7.3 クロック発生回路の設定	17
5.7.4 A/Dコンバータの設定	19
5.7.5 タイマ・アレイ・ユニットの設定	23
5.7.6 UART0の初期設定	30
5.7.7 メイン処理	38
5.7.8 ASCII変換処理	43
5.7.9 UART送信処理	44
5.7.10 A/D変換終了割り込み処理	46
5.7.11 IINTTM00割り込み処理	47
6. サンプルコード	49
7. 参考ドキュメント	49

1. 仕様

本アプリケーションノートでは、4 本のアナログ入力端子（ANI0～ANI3）のアナログ入力電圧を A/D 変換し、同時にその変換結果を内蔵 RAM に格納します。

また、TI00 端子に接続されたマスタから送信される UART 通信データ 55H（LSB ファースト、8 ビット・パリティなし）を待ちます。タイマ・アレイ・ユニット（TAU）のチャンネル 0 は、入力パルス間隔測定に設定されており、マスタから送信される UART 通信の 1 ビット幅を測定することで、マスタの UART 通信のボーレートを算出します。RL78/G10 の UART 送信のボーレートを算出したボーレートに合わせます。

UART 送信の準備ができると、アナログ入力端子毎に A/D 変換結果の平均値を算出し、その値をマスタに送信します。送信データは、バイナリデータではなく ASCII コードに変換されたデータです。アナログ入力端子毎に 3 キャラクタ分のデータを上位桁側から送信します。

表 1.1 に使用する周辺機能と用途を示します。

図 1.1 にボーレート測定の構成を示します。

図 1.2 にボーレート測定動作概要のタイミングチャートを示します。

図 1.3 に SAU への設定値算出処理プログラムを示します。

表 1.1 使用する周辺機能と用途

周辺機能	用途
A/D コンバータ	アナログ信号入力レベルを変換します。
シリアル・アレイ・ユニット 0	チャンネル 0 を UART の送信機能で使します。
タイマ・アレイ・ユニット 0 チャンネル 0(TAU00)	TI00 端子に入力されるパルス間隔を 4 回測定します。




図 1.1 ボーレート測定の構成




図 1.2 ボーレート測定動作概要のタイミングチャート

測定したビット長 (カウント・クロック数) から UART 送信のボーレートを算出します。

算出したボーレート (16 ビット・データ長) を SDR レジスタの上位 7 ビットでの分周とプリスケアラでの分周に分割します。SDR レジスタ設定での分周は最大 256 ですので、算出結果が 256 以下になるまでプリスケアラで 2 分周を行い、2 分周を行った回数を SPS0 に設定します。ボーレート算出の誤差をできるだけ小さくするために、SDR レジスタの LSB を四捨五入する必要があります。具体的には、256 以下になった値から 1 を引いて、さらに LSB を 0 にした値を SDR0nH レジスタに設定します。

上記処理プログラムを図 1.3 に示します。SPSDATA は SPS0 レジスタに設定する値を格納する変数であり、DIVDATA は SDR0nH に設定する値を格納する変数です。

なお、ここではプログラム容量を考慮して、1200bps 以下の通信速度には対応しません。

CLRB	SPSDATA	; set start data	
SHIFTLOOP:			
CMPW	AX, #0x101	; check divide ratio	256 以下になったかの確認
BC	\$SHIFTEND	; branch if LT 257	
INC	SPSDATA	; count up SPS data	
SHRW	AX, 1	; 1/2	256 以下でなければ、2 分周して SPS0 への設定値を+1 します。
BR	\$SHIFTLOOP	; continue	
SHIFTEND:			
DECW	AX	; adjust	
MOV	A, #0B11111110	; get 7bits	四捨五入して、SDR レジスタへの設定値を求めています。
AND	A, X		
MOV	DIVDATA, A	; set SDRH data	

図 1.3 SAU への設定値算出処理プログラム




図 1.4 A/D コンバータの変換と変換結果格納処理の概要

2. 動作確認条件

本アプリケーションノートのサンプルコードは、下記の条件で動作を確認しています。

表 2.1 動作確認条件

項目	内容
使用マイコン	RL78/G10 (R5F10Y16)
動作周波数	● 高速オンチップ・オシレータ (HOCO) クロック : 20MHz ● CPU/周辺ハードウェア・クロック : 20MHz
動作電圧	5.0V (2.9V~5.5V で動作可能) SPOR 動作電圧 : 立ち上がり電圧 : 2.90V 立ち下がり電圧 : 2.84V
統合開発環境 (CS+)	ルネサス エレクトロニクス製 CS+ V3.01.00
アセンブラ (CS+)	ルネサス エレクトロニクス製 CC-RL V1.01.00
統合開発環境 (e ² studio)	ルネサス エレクトロニクス製 e ² studio V4.0.0.26
アセンブラ (e ² studio)	ルネサス エレクトロニクス製 CC-RL V1.01.00
統合開発環境 (IAR)	IAR Systems 製 IAR Embedded Workbench for Renesas RL78 V4.21.3
アセンブラ (IAR)	IAR Systems 製 IAR Assembler for Renesas RL78 V4.21.2.2420
使用ボード	RL78/G10 ターゲット・ボード (QB-R5F10Y16-TB)

3. 関連アプリケーションノート

本アプリケーションノートに関連するアプリケーションノートを以下に示します。併せて参照してください。

RL78/G10 初期設定 (R01AN2668J) アプリケーションノート

RL78/G10 A/D 変換 (R01AN2992J) アプリケーションノート

4. ハードウェア説明

4.1 ハードウェア構成例

図 4.1 に本アプリケーションノートで使用するハードウェア構成例を示します。




図 4.1 ハードウェア構成

注意 1 この回路イメージは接続の概要を示す為に簡略化しています。実際に回路を作成される場合は、端子処理などを適切に行い、電気的特性を満たすように設計してください（入力専用ポートは個別に抵抗を介して V_{DD} 又は V_{SS} に接続して下さい）。

2 V_{DD} は SPOR にて設定したリセット解除電圧 (V_{SPOR}) 以上にしてください。

4.2 使用端子一覧

表 4.1 に使用端子と機能を示します。

表 4.1 使用端子と機能

端子名	入出力	内容
P01/ANI0	入力	A/D コンバータ アナログ入力ポート 0
P02/ANI1	入力	A/D コンバータ アナログ入力ポート 1
P03/ANI2	入力	A/D コンバータ アナログ入力ポート 2
P04/ANI3	入力	A/D コンバータ アナログ入力ポート 3
P137/TI00	入力	ボーレート測定用（マスタからの UART 通信入力）
P00/TxD0	出力	シリアル送信データ用出力ポート

5. ソフトウェア説明

5.1 動作概要

本アプリケーションノートでは、4 本のアナログ入力端子 (ANI0~ANI3) のアナログ入力電圧を常時 A/D 変換します。アナログ入力端子毎に、最新の 4 回分の変換結果を内蔵 RAM に保持しています。P137/TI00 端子に立ち下がりエッジ (UART 通信のスタート・ビット) が入力されると、入力パルス間隔を測定します。

合計 4 回分の測定結果から、マスタから送信される UART 通信の 1 ビット幅を測定し、マスタの UART 通信のボーレートを算出します。算出したボーレートを実現できる SPS0 レジスタと SDR0nH レジスタへの設定値を求めます。次に、SAU0 のチャンネル 0 を UART 送信モード (8 ビット、LSB ファースト、パリティなし) に設定し、RAM に格納されていた A/D 変換結果の平均値を算出し、ASCII コードに変換した 3 キャラクタ分のデータを上位桁側から送信します。

(1) ADC の初期設定を行います。

＜設定条件＞

- P01/ANI0~P04/ANI3 をアナログ信号入力に設定しておきます。
- A/D コンバータを 10 ビット分解能、変換時間 4.6 μ s、チャンネル 0 選択に設定します。

(2) TAU の初期設定を行います。

＜設定条件＞

- プリスケールを CK00 : f_{CLK} 、CK01 : $f_{CLK}/128$ に設定します。
- TI00 を立ち下がりエッジ検出での入力パルス間隔測定に設定し、カウント・クロックとして CK00 を選択します。
- TI00 の出力を禁止に設定します。

(3) キャプチャ回数を 5 回に設定し、TAU00 割り込みを許可します。A/D 変換を開始し、キャプチャ完了を待ちます。

(4) INTAD 割り込みを受け付けると、変換チャンネルを変更して次の変換を開始し、変換結果を RAM に格納します。

(5) INTTM00 割り込みを受け付けると、最初の 1 回目はキャプチャ回数をカウント・ダウンして戻ります。

(6) 2~4 回目の INTTM00 を受け付けると、キャプチャした値をキャプチャの累積変数に加算し、キャプチャ回数をカウント・ダウンして戻ります。

(7) 5 回目の INTTM00 を受け付けると、INTTM00 割り込みを禁止します。キャプチャした値をキャプチャの累積変数に加算し、キャプチャ回数をカウント・ダウンします。キャプチャ完了後、ボーレートを算出し、SPS0 レジスタと SDR0nH レジスタへの設定値を算出します。算出結果を変数に格納し、割り込みから復帰します。

(8) 算出された設定値で UART0 の初期化を行います。A/D 変換結果の平均値を ASCII コードに変換してチャンネル 0 から順にマスタに送信します。

(9) チャンネル 3 までのデータ送信が完了したら、UART0 の動作を停止し、(3)から処理を繰り返します。

5.2 オプション・バイトの設定一覧

表 5.1 にオプション・バイト設定を示します。

表 5.1 オプション・バイト設定

アドレス	設定値	内容
000C0H	11101110B	ウォッチドッグ・タイマ 動作停止 (リセット解除後、カウント停止)
000C1H	11110111B	P125/RESET 端子 : RESET 入力 (内蔵プルアップ抵抗が常時有効) SPOR 電圧 立ち上がり電圧 : 2.90V 立ち下がり電圧 : 2.84V
000C2H	11111001B	HOCO : 20MHz
000C3H	10000101B	オンチップ・デバッグ許可

5.3 定数一覧

表 5.2 にサンプルコードで使用する定数を示します。

表 5.2 サンプルコードで使用する定数

定数名	設定値	内容
CLKFREQ	20000	f _{CLK} を kHz 単位で表したもの
CTXMODETxH	10000000B	SCR00H への設定値
CTRXMODEL	10010111B	SCR00L への設定値
CSMRDATATxH	00000000B	SMR00H への設定値
CSMRDATATxL	00100010B	SMR00L への設定値
DATANUM	4 注	A/D 変換する回数

注 定義ファイル (DEV&UART.inc) でコントロールスイッチ DATA4 を定義したときの値。
DATA8 を定義すると 8 になり、1 チャンネルあたりのサンプリング回数を増やし精度を上げる事が
出来ます。

5.4 変数一覧

表 5.3 にサンプルコードで使用する変数一覧を示します。

表 5.3 サンプルコードで使用する変数

変数名	概要
CAPTUREL	TI00 キャプチャした累積値を格納
CAPTUREH	TI00 キャプチャした累積値のオーバ・フロー値を格納
SPSDATA	SPS0 レジスタへの設定値を格納
DIVDATA	SDR0nH レジスタへの設定値を格納
LPCOUNT	TI00 キャプチャ回数制御用カウンタ
ANIBUF	A/D 変換 データ用バッファ
ANIAVERAGE	A/D 変換 データの平均値を格納
SAVEPNT	A/D 変換 データの格納用ベース・ポインタ
ADCHANNEL	A/D 変換 次変換チャンネル

5.5 関数（サブルーチン）一覧

表 5.4 に関数（サブルーチン）を示します。

表 5.4 関数（サブルーチン）

関数名	概要
RESET_START	リセット・スタートでのCPU初期化
SINIPOINT	入出力ポート設定
SINICLK	クロック発生回路の設定
SINIADC	A/D コンバータの設定
SINITAU	タイマ・アレイ・ユニットの設定
SINIUART0	UART0 の初期設定
TxASCIIDATA	各チャンネルの A/D 変換結果を ASCII 変換してマスタへ送信
STxDATA	UART0 の送信処理
IINTAD	A/D 変換終了割り込み処理
IINTTM00	TAU00 キャプチャ完了割り込み処理

5.6 関数（サブルーチン）仕様

サンプルコードの関数（サブルーチン）仕様を示します。

[関数名] RESET_START

概要	リセット スタートでのCPU初期化
説明	スタック・ポインタの設定、ハードウェアの初期設定後に main 処理を呼び出します。
引数	なし
リターン値	なし
備考	なし

[関数名] SINIPOINT

概要	入出力ポート設定
説明	A/D 変換を行うアナログ信号を入力するためのポート設定を行います。
引数	なし
リターン値	なし
備考	なし

[関数名] SINICLK

概要	クロック発生回路の設定
説明	ボーレート算出のために使用するクロックの設定を行います。
引数	なし
リターン値	なし
備考	なし

[関数名] SINIADC

概要	A/D コンバータの設定
説明	A/Dコンバータを10ビット分解能、変換時間4.6μs、割り込み優先度最高に設定します。
引数	なし
リターン値	なし
備考	なし

[関数名] SINITAU

概要	タイマ・アレイ・ユニットの設定
説明	TI00 端子の入力パルス幅測定に使用するタイマ・アレイ・ユニットの設定を行います。
引数	なし
リターン値	なし
備考	なし

[関数名] SINIUART0

概要	UART0 の初期設定処理
説明	算出したボーレートを実現する UART0 の初期設定を行います。
引数	なし (SPSDATA、DIVDATA)
リターン値	なし
備考	なし

[関数名] TxASCIIIDATA

概要	各チャンネルの A/D 変換結果を ASCII 変換してマスタへ送信
説明	A レジスタの下位 4 ビットを ASCII コードに変換して送信します。
引数	A レジスタ : 変換データ
リターン値	なし
備考	なし

[関数名] STxDATA

概要	UART0 の送信処理
説明	A レジスタの内容を UART から送信します。
引数	A レジスタ : 送信データ
リターン値	なし
備考	送信ステータスは 00 になります。

[関数名] IINTAD

概要	A/D 変換終了割り込み処理
説明	INTAD で起動し、変換結果をバッファに格納、次のチャネルの変換を起動します。
引数	なし
リターン値	なし
備考	なし

[関数名] IINTTM00

概要	INTTM00 割り込み処理
説明	UART 送信 (データ 55H) の立ち下りエッジ間隔を 4 回分キャプチャし、マスタのボーレートに合わせるための UART0 の設定値を求めます。
引数	なし
リターン値	なし
備考	なし

5.7 フローチャート

図 5.1 に本アプリケーションノートの全体フローを示します。




図 5.1 全体フロー

5.7.1 CPU 初期化関数

図 5.2 に CPU 初期化関数のフローチャートを示します。




図 5.2 CPU 初期化関数

5.7.2 入出力ポート設定

図 5.3 に入出力ポート設定のフローチャートを示します。




図 5.3 入出力ポート設定

- 注 未使用ポートの設定については、RL78/G10 初期設定 (R01AN2668J) アプリケーションノート“フローチャート”を参照して下さい。
- 注意 未使用のポートは、端子処理などを適切に行い、電気的特性を満たすように設計してください。また、未使用の入力専用ポートは個別に抵抗を介して VDD 又は VSS に接続して下さい。

ポート・モードの設定

- ・ポート・モード・コントロール・レジスタ 0 (PMC0)
アナログ入力／デジタル入出力の設定
- ・ポート・レジスタ 0 (P0)
各ポートの出力ラッチの設定
- ・プルアップ抵抗オプション・レジスタ 0 (PU0)
内蔵プルアップ抵抗の選択
- ・ポート・モード・レジスタ 0 (PM0)
各ポートの入出力モードの選択

略号 : PMC0

7	6	5	4	3	2	1	0
1	1	1	PMC04	PMC03	PMC02	PMC01	1
1	1	1	1	1	1	1	1

ビット 4－1

PMC0n	P0n 端子のデジタル入出力／アナログ入力の選択(n = 1-4)
0	デジタル入出力（アナログ入力以外の兼用機能）
1	アナログ入力

注意 レジスタ設定方法の詳細については、RL78/G10 ユーザーズマニュアル ハードウェア編を参照してください。

略号 : P0

7	6	5	4	3	2	1	0
0	0	0	P04	P03	P02	P01	P00
0	0	0	x	x	x	x	1

ビット 0

P00	P00 端子の出力データ制御
0	0 を出力
1	1 を出力

略号 : PM0

7	6	5	4	3	2	1	0
1	1	1	PM04	PM03	PM02	PM01	PM00
1	1	1	1	1	1	1	1

ビット 4－0

PM0n	P0n 端子の入出力モードの選択
0	出力モード (出力バッファ・オン)
1	入力モード (出力バッファ・オフ)

略号 : PU0

7	6	5	4	3	2	1	0
0	0	0	PU04	PU03	PU02	PU01	PU00
0	0	0	0	0	0	0	0

ビット 4－0

PU0n	P0n の内蔵プルアップ抵抗の選択(n = 0-4)
0	内蔵プルアップ抵抗を接続しない
1	内蔵プルアップ抵抗を接続する

注意 レジスタ設定方法の詳細については、RL78/G10 ユーザーズマニュアル ハードウェア編を参照してください。

5.7.3 クロック発生回路の設定

図 5.4 にクロック発生回路のフローチャートを示します。




図 5.4 クロック発生回路の設定

注意 CPU クロックの設定 (SINICK) については、RL78/G10 初期設定 (R01AN2668J) アプリケーションノート“フローチャート”を参照して下さい。

クロック動作モードの設定

・クロック動作モード制御レジスタ (CMC)

X1/P121、X2/EXCLK/P122 端子の動作モードの設定と、発振回路のゲインを選択します。

略号: CMC

7	6	5	4	3	2	1	0
EXCLK	OSCSEL	0	0	0	0	0	AMPH
0	0	0	0	0	0	0	0

ビット 7 - 6

EXCLK	OSCSEL	高速システム・クロック端子の動作モード	X1/P121 端子	X2/EXCLK/P122 端子
0	0	入力ポート・モード	入力ポート	
0	1	X1 発振モード	水晶/セラミック発振子接続	
1	0	入力ポート・モード	入力ポート	
1	0	外部クロック入力モード	入力ポート	外部クロック入力

ビット 0

AMPH	X1 クロック発振周波数の制御
0	$1\text{ MHz} \leq f_x \leq 10\text{ MHz}$
1	$10\text{ MHz} < f_x \leq 20\text{ MHz}$

注意 レジスタ設定方法の詳細については、RL78/G10 ユーザーズマニュアル ハードウェア編を参照してください。

システム・クロックの選択

- ・システム・クロック制御レジスタ(CKC)
メイン・システム・クロックを選択します。
略号：CKC

7	6	5	4	3	2	1	0
0	0	MCS	MCM0	0	0	0	0
0	0	0	0	0	0	0	0

ビット 4

MCM0	メイン・システム・クロック (f_{MAIN}) の動作制御
0	メイン・システム・クロック (f_{MAIN}) に高速オンチップ・オシレータ・クロック (f_{IH}) を選択
1	メイン・システム・クロック (f_{MAIN}) に高速システム・クロック (f_{MX}) を選択

高速オンチップ・オシレータ周波数の選択

- ・高速オンチップ・オシレータ周波数選択レジスタ (HOCODIV)
高速オンチップ・オシレータの周波数を選択します。
略号：HOCODIV

7	6	5	4	3	2	1	0
0	0	0	0	0	HOCODIV2	HOCODIV1	HOCODIV0
0	0	0	0	0	0	0	1

ビット 2－0

HOCODIV 2	HOCODIV 1	HOCODIV 0	高速オンチップ・オシレータ・クロック周波数の選択
0	0	1	20MHz
0	1	0	10MHz
0	1	1	5MHz
1	0	0	2.5MHz
1	0	1	1.25MHz
上記以外			設定禁止

注意 レジスタ設定方法の詳細については、RL78/G10 ユーザーズマニュアル ハードウェア編を参照してください。

5.7.4 A/D コンバータの設定

図 5.5 に A/D コンバータの設定のフローチャートを示します。




図 5.5 A/D コンバータの設定

AD コンバータの動作モード設定

- ・周辺イネーブル・レジスタ 0 (PER0)
 - A/D コンバータのクロック供給
 - ・A/D コンバータ・モード・レジスタ 0 (ADM0)
 - A/D 変換時間の設定
 - ・A/D コンバータ・モード・レジスタ 0 (ADM2)
 - A/D 変換分解能の設定
 - ・A/D コンバータ・モード・レジスタ 0 (ADS)
 - 変換チャネルの指定
- 略号 : PER0

7	6	5	4	3	2	1	0
TMKAEN 注	CMPEN 注	ADCEN	IICA0EN 注	0	SAU0EN	0	TAU0EN
x	x	1	x	0	x	0	0

注 16 ピン製品のみ

ビット 5

ADCEN	A/D コンバータの入カクロック供給の制御
0	入カクロック供給停止 ・ A/D コンバータで使用する SFR へのライト不可 ・ A/D コンバータはリセット状態
1	入カクロック供給 ・ A/D コンバータで使用する SFR へのリード/ライト可

略号 : ADM0

7	6	5	4	3	2	1	0
ADCS	0	0	FR1	FR0	0	LV0	ADCE
0	0	0	0	1	0	0	0

ビット 4、3、1

A/D コンバータ・モード レジスタ 0 (ADM0)			変換 クロック	変換 クロック数	変換 時間	変換時間の選択例(μs)				
FR1	FR0	LV0				f _{CLK} = 1.25 MHz	f _{CLK} = 2.5 MHz	f _{CLK} = 5 MHz	f _{CLK} = 10 MHz	f _{CLK} = 20 MHz
0	0	0	f _{CLK} /8	23 f _{AD} (サンプリング・クロック数 : 9 f _{AD})	184 /f _{CLK}	設定禁止	設定禁止	設定禁止	18.4	9.2
0	1		f _{CLK} /4		92 /f _{CLK}			18.4	9.2	4.6
1	0		f _{CLK} /2		46 /f _{CLK}			18.4	9.2	4.6
1	1		f _{CLK}		23 /f _{CLK}			4.6	設定禁止	設定禁止
0	0	1	f _{CLK} /8	17 f _{AD} (サンプリング・クロック数 : 3 f _{AD})	136 /f _{CLK}	設定禁止	設定禁止	設定禁止	13.6	6.8μs
0	1		f _{CLK} /4		68 /f _{CLK}			13.6	6.8	3.4μs
1	0		f _{CLK} /2		34 /f _{CLK}			13.6	6.8	3.4
1	1		f _{CLK}		17 /f _{CLK}			3.4	設定禁止	設定禁止

注意 レジスタ設定方法の詳細については、RL78/G10 ユーザーズマニュアル ハードウェア編を参照してください。

略号 : ADM2

7	6	5	4	3	2	1	0
0	0	0	0	0	0	0	ADTYP
0	0	0	0	0	0	0	0

ビット 1

ADTYP	A/D 変換分解能の選択
0	10 ビット分解能
1	8 ビット分解能

略号 : ADS

7	6	5	4	3	2	1	0
0	0	0	0	0	ADS2 注	ADS1	ADS0
0	0	0	0	0	0	0	0

注 16 ピン製品のみ

ビット 1、0

ADS1	ADS0	アナログ入力チャネル	入力ソース
0	0	ANI0	P01/ANI0 端子
0	1	ANI1	P02/ANI1 端子
1	0	ANI2	P03/ANI2 端子
1	1	ANI3	P04/ANI3 端子

INTAD 割り込みの設定

- ・割り込み要求フラグ・レジスタ (IF0H)
割り込み要求フラグのクリア
- ・割り込みマスク・フラグ・レジスタ (MK0H)
割り込みマスクの設定

略号 : IF0H

7	6	5	4	3	2	1	0
0	0	0	0	0	KRIF	ADIF	TMIF01
0	0	0	0	0	x	0	x

ビット 1

ADIF	割り込み要求フラグ
0	割り込み要求信号が発生していない
1	割り込み要求信号が発生し、割り込み要求状態

注意 レジスタ設定方法の詳細については、RL78/G10 ユーザーズマニュアル ハードウェア編を参照してください。

略号 : MK0H

7	6	5	4	3	2	1	0
1	1	1	1	1	KRMK	ADMK	TMMK01
1	1	1	1	1	x	1	x

ビット 1

ADMK	割り込み処理の制御
0	割り込み処理許可
1	割り込み処理禁止

割り込み優先度の設定

・優先順位指定フラグ・レジスタ (PR00H、PR10H)

割り込み優先度の設定

略号 : PR00H

7	6	5	4	3	2	1	0
1	1	1	1	1	KRPR0	ADPR0	TMPR001
1	1	1	1	1	x	0	x

略号 : PR10H

7	6	5	4	3	2	1	0
1	1	1	1	1	KRPR1	ADPR1	TMPR101
1	1	1	1	1	x	0	x

ビット 1 (PR10H)、ビット 1 (PR00H)

xxPR1x	xxPR0x	優先順位レベルの選択
0	0	レベル 0 を指定 (高優先順位)
0	1	レベル 1 を指定
1	0	レベル 2 を指定
1	1	レベル 3 を指定 (低優先順位)

注意 レジスタ設定方法の詳細については、RL78/G10 ユーザーズマニュアル ハードウェア編を参照してください。

5.7.5 タイマ・アレイ・ユニットの設定

図 5.6 にタイマ・アレイ・ユニットの設定のフローチャートを示します。




図 5.6 タイマ・アレイ・ユニットの設定

タイマ・アレイ・ユニット 0 へのクロック供給開始

- ・周辺イネーブル・レジスタ 0 (PER0)
- タイマ・アレイ・ユニット 0 へのクロック供給を開始します
- 略号 : PER0

7	6	5	4	3	2	1	0
TMKAEN 注	CMPEN 注	ADCEN	IICA0EN 注	0	SAU0EN	0	TAU0EN
x	x	x	x	0	x	0	1

注 16 ピン製品のみ

ビット 0

TAU0EN	タイマ・アレイ・ユニットの入カクロック供給の制御
0	入カクロック供給停止 ・タイマ・アレイ・ユニットで使用する SFR へのライト不可 ・タイマ・アレイ・ユニットはリセット状態
1	入カクロック供給 ・タイマ・アレイ・ユニットで使用する SFR へのリード/ライト可

タイマ・クロック周波数の設定

- ・タイマ・クロック選択レジスタ 0 (TPS0)
- タイマ・アレイ・ユニット 0 の動作クロックを選択
- 略号 : TPS0

7	6	5	4	3	2	1	0
PRS013	PRS012	PRS011	PRS010	PRS003	PRS002	PRS001	PRS000
0	1	1	1	0	0	0	0

ビット 7-4、3-0

PRS 0k3	PRS 0k2	PRS 0k1	PRS 0k0	動作クロック（CK0k）の選択（k=0、1）					
				f _{CLK} = 1.25MHz	f _{CLK} = 2.5MHz	f _{CLK} = 5MHz	f _{CLK} = 10MHz	f _{CLK} = 20MHz	
0	0	0	0	f_{CLK}	1.25 MHz	2.5 MHz	5 MHz	10 MHz	20 MHz
0	0	0	1	f _{CLK} /2	625 kHz	1.25 MHz	2.5 MHz	5 MHz	10 MHz
0	0	1	0	f _{CLK} /2 ²	313 kHz	625 kHz	1.25 MHz	2.5 MHz	5 MHz
0	0	1	1	f _{CLK} /2 ³	156 kHz	313 kHz	625 kHz	1.25 MHz	2.5 MHz
0	1	0	0	f _{CLK} /2 ⁴	78 kHz	156 kHz	313 kHz	625 kHz	1.25 MHz
0	1	0	1	f _{CLK} /2 ⁵	39 kHz	78 kHz	156 kHz	313 kHz	625 kHz
0	1	1	0	f _{CLK} /2 ⁶	19.5 kHz	39 kHz	78 kHz	156 kHz	313 kHz
0	1	1	1	f_{CLK}/2⁷	9.8 kHz	19.5 kHz	39 kHz	78 kHz	156 kHz
1	0	0	0	f _{CLK} /2 ⁸	4.9 kHz	9.8 kHz	19.5 kHz	39 kHz	78 kHz
1	0	0	1	f _{CLK} /2 ⁹	2.5 kHz	4.9 kHz	9.8 kHz	19.5 kHz	39 kHz
1	0	1	0	f _{CLK} /2 ¹⁰	1.22 kHz	2.5 kHz	4.9 kHz	9.8 kHz	19.5 kHz
1	0	1	1	f _{CLK} /2 ¹¹	625 Hz	1.22 kHz	2.5 kHz	4.9 kHz	9.8 kHz
1	1	0	0	f _{CLK} /2 ¹²	313 Hz	625 Hz	1.22 kHz	2.5 kHz	4.9 kHz
1	1	0	1	f _{CLK} /2 ¹³	152 Hz	313 Hz	625 Hz	1.22 kHz	2.5 kHz
1	1	1	0	f _{CLK} /2 ¹⁴	78Hz	152 Hz	313 Hz	625 Hz	1.22 kHz
1	1	1	1	f _{CLK} /2 ¹⁵	39Hz	78Hz	152 Hz	313 Hz	625 Hz

注意 レジスタ設定方法の詳細については、RL78/G10 ユーザーズマニュアル ハードウェア編を参照してください。

チャンネル 0 の動作モードの設定

- ・ タイマ・モード・レジスタ 00 (TMR00H、TMR00L)
- 動作クロック (f_{MCK}) の選択
- カウント・クロックの選択
- 16 ビット/8 ビット・タイマの選択
- スタート・トリガとキャプチャ・トリガの設定
- タイマ入力の有効エッジ選択
- 動作モード設定

略号 : TMR00H

7	6	5	4	3	2	1	0
CKS001	0	0	CCS00	0	STS002	STS001	STS000
0	0	0	0	0	0	0	1

ビット 7

CKS001	チャンネル 0 の動作クロック (f_{MCK}) の選択
0	タイマ・クロック選択レジスタ 0 (TPS0) で設定した動作クロック CK00
1	タイマ・クロック選択レジスタ 0 (TPS0) で設定した動作クロック CK01

ビット 4

CCS00	チャンネル 0 のカウント・クロック (f_{CLK}) の選択
0	CKS0n1 ビットで指定した動作クロック (f_{MCK})
1	TI01 端子からの入力信号の有効エッジ

ビット 2 - 0

STS002	STS001	STS000	チャンネル 0 のスタート・トリガ、キャプチャ・トリガの設定
0	0	0	ソフトウェア・トリガ・スタートのみ有効 (他のトリガ要因を非選択にする)
0	0	1	TI00 端子入力の有効エッジを、スタート・トリガ、キャプチャ・トリガの両方に使用
0	1	0	TI00 端子入力の両エッジを、スタート・トリガとキャプチャ・トリガに分けて使用
1	0	0	ワンショット・パルス出力、PWM 出力機能、多重 PWM 出力機能のスレーブ・チャンネル時: マスタ・チャンネルの割り込み要求信号 (INTTM0n) をスタート・トリガとして使用
1	1	0	2 入力式ワンショット・パルス出力のスレーブ・チャンネル時: マスタ・チャンネルの割り込み要求信号 (INTTM0n) をスタート・トリガとして使用 スレーブ・チャンネルの TI03 端子入力の有効エッジをエンド・トリガとして使用
上記以外			設定禁止

注意 レジスタ設定方法の詳細については、RL78/G10 ユーザーズマニュアル ハードウェア編を参照してください。

略号 : TMR00L

7	6	5	4	3	2	1	0
CIS001	CIS000	0	0	MD003	MD002	MD001	MD000
0	0	0	0	0	1	0	0

ビット 7 – 6

CIS001	CIS000	TI00 端子の有効エッジ選択
0	0	立ち下がリエッジ
0	1	立ち上がリエッジ
1	0	両エッジ (ロウ・レベル幅測定時) スタート・トリガ : 立ち下がリエッジ、キャプチャ・トリガ : 立ち上がリエッジ
1	1	両エッジ (ハイ・レベル幅測定時) スタート・トリガ : 立ち上がリエッジ、キャプチャ・トリガ : 立ち下がリエッジ

STS0n2-STS0n0 ビット = 010B 時以外で両エッジ指定を使用する場合は、CIS0n1-CIS0n0 ビット = 10B に設定してください。

ビット 3 – 1

MD 003	MD 002	MD 001	チャンネル 0 の動作モードの設定	対応する機能	TCR のカウント動作
0	0	0	インターバル・タイマ・モード	インターバル・タイマ／方形波出力／分周器機能／PWM 出力 (マスタ)	ダウン・カウント
0	1	0	キャプチャ・モード	入力パルス間隔測定／2 入力式ワンショット・パルス出力 (スレーブ)	アップ・カウント
0	1	1	イベント・カウンタ・モード	外部イベント・カウンタ	ダウン・カウント
1	0	0	ワンカウント・モード	ディレイ・カウンタ／ワンショット・パルス出力／PWM 出力 (スレーブ)	ダウン・カウント
1	1	0	キャプチャ&ワンカウント・モード	入力信号のハイ／ロウ・レベル幅測定	アップ・カウント
上記以外			設定禁止		

各モードの動作は、MD0n0 ビットによって変わります (下表を参照)。

注意 レジスタ設定方法の詳細については、RL78/G10 ユーザーズマニュアル ハードウェア編を参照してください。

ビット0

動作モード (MD0n3-MD0n1 で設定 (上表参照))	MD 000	カウント・スタートと割り込みの設定
・ インターバル・タイマ・モード (0、0、0)	0	カウント開始時にタイマ割り込みを発生しない (タイマ出力も変化しない)。
・ キャプチャ・モード (0、1、0)	1	カウント開始時にタイマ割り込みを発生する (タイマ出力も変化させる)。
・ イベント・カウンタ・モード (0、1、1)	0	カウント開始時にタイマ割り込みを発生しない (タイマ出力も変化しない)。
・ ワンカウント・モード (1、0、0)	0	カウント動作中のスタート・トリガは無効とする。 その際に割り込みも発生しない。
	1	カウント動作中のスタート・トリガを有効とする。 その際に割り込みも発生する。
・ キャプチャ&ワンカウント・モード (1、1、0)	0	カウント開始時にタイマ割り込みを発生しない (タイマ出力も変化しない)。 カウント動作中のスタート・トリガは無効とする。 その際に割り込みも発生しない。
上記以外		設定禁止

注意 レジスタ設定方法の詳細については、RL78/G10 ユーザーズマニュアル ハードウェア編を参照してください。

タイマ出力端子の出力値設定

- ・タイマ出力レジスタ 0 (TO0)
各チャネルのタイマ出力端子の出力値設定

略号 : TO0

7	6	5	4	3	2	1	0
0	0	0	0	TO03 注	TO02 注	TO01	TO00
0	0	0	0	x	x	x	0

注 16 ピン製品のみ

ビット 0

TO00	チャンネル 0 のタイマ出力
0	タイマ出力値が“0”
1	タイマ出力値が“1”

タイマ出力禁止設定

- ・タイマ出力許可レジスタ 0 (TOE0)
各チャネルのタイマ出力許可／禁止の値設定

略号 : TOE0

7	6	5	4	3	2	1	0
0	0	0	0	TOE03 注	TOE02 注	TOE01	TOE00
0	0	0	0	x	x	x	0

注 16 ピン製品のみ

ビット 0

TOE00	チャンネル 0 のタイマ出力許可／禁止
0	タイマの出力を禁止 タイマ動作を TO00 ビットに反映せず、出力を固定します。 TO0n ビットへの書き込みが可能です。
1	タイマの出力を許可 タイマ動作を TO0n ビットに反映し、出力波形を生成します。 TO00 ビットへの書き込みは無視されます。

注意 レジスタ設定方法の詳細については、RL78/G10 ユーザーズマニュアル ハードウェア編を参照してください。

タイマのキャプチャ完了割り込みの設定

- ・割り込み要求フラグ・レジスタ (IF0L)
割り込み要求フラグのクリア
- ・割り込みマスク・フラグ・レジスタ (MK0L)
割り込みマスクの設定

略号 : IF0L

7	6	5	4	3	2	1	0
TMIF00	TMIF01H	SREIF0	SRIF0	STIF0 CSIF00 IICIF00	PIF1	PIF0	WDTIIF
0	x	x	x	x	x	x	x

ビット 7

TMIF00	割り込み要求フラグ
0	割り込み要求信号が発生していない
1	割り込み要求信号が発生し、割り込み要求状態

略号 : MK0L

7	6	5	4	3	2	1	0
TMMK00	TMMK01H	SREMK0	SRMK0	STMK0 CSIMK00 IICMK00	PMK1	PMK0	WDTIMK
1	x	x	x	x	x	x	x

ビット 7

TMMK00	割り込み処理の制御
0	割り込み処理許可
1	割り込み処理禁止

注意 レジスタ設定方法の詳細については、RL78/G10 ユーザーズマニュアル ハードウェア編を参照してください。

5.7.6 UART0 の初期設定

図 5.7 に UART0 の初期設定処理のフローチャートを示します。




図 5.7 UART0 の初期設定処理

シリアル・アレイ・ユニット 0 へのクロック供給開始

・周辺インペブル・レジスタ 0 (PER0)

シリアル・アレイ・ユニット 0 へのクロック供給を開始します

略号: PER0

7	6	5	4	3	2	1	0
TMKAEN 注	CMPEN 注	ADCEN	IICA0EN 注	0	SAU0EN	0	TAU0EN
x	x	x	x	0	1	0	x

注 16 ピン製品のみ

ビット 2

SAU0EN	シリアル・アレイ・ユニット 0 の入力クロック供給の制御
0	入力クロック供給停止 ・シリアル・アレイ・ユニット 0 で使用する SFR へのライト不可 ・シリアル・アレイ・ユニット 0 はリセット状態
1	入力クロック供給 ・シリアル・アレイ・ユニット 0 で使用する SFR へのリード/ライト可

シリアル・クロック周波数の設定

・シリアル・クロック選択レジスタ 0 (SPS0)

シリアル・アレイ・ユニット 0 の動作クロックを選択

略号: SPS0

7	6	5	4	3	2	1	0
PRS013	PRS012	PRS011	PRS010	PRS003	PRS002	PRS001	PRS000
0	1	1	1	0	0/1	0/1	0/1

ビット 7 - 4、3 - 0

PRS 0n3	PRS 0n2	PRS 0n1	PRS 0n0	動作クロック(CKn)の選択 (n = 0、 1)					
				$f_{CLK} =$ 1.25MHz	$f_{CLK} =$ 2.5MHz	$f_{CLK} =$ 5MHz	$f_{CLK} =$ 10MHz	$f_{CLK} =$ 20MHz	
0	0	0	0	f_{CLK}	1.25 MHz	2.5 MHz	5 MHz	10 MHz	20 MHz
0	0	0	1	$f_{CLK}/2$	625 kHz	1.25 MHz	2.5 MHz	5 MHz	10 MHz
0	0	1	0	$f_{CLK}/2^2$	313 kHz	625 kHz	1.25 MHz	2.5 MHz	5 MHz
0	0	1	1	$f_{CLK}/2^3$	156 kHz	313 kHz	625 kHz	1.25 MHz	2.5 MHz
0	1	0	0	$f_{CLK}/2^4$	78 kHz	156 kHz	313 kHz	625 kHz	1.25 MHz
0	1	0	1	$f_{CLK}/2^5$	39 kHz	78 kHz	156 kHz	313 kHz	625 kHz
0	1	1	0	$f_{CLK}/2^6$	19.5 kHz	39 kHz	78 kHz	156 kHz	313 kHz
0	1	1	1	$f_{CLK}/2^7$	9.8 kHz	19.5 kHz	39 kHz	78 kHz	156 kHz
1	0	0	0	$f_{CLK}/2^8$	4.9 kHz	9.8 kHz	19.5 kHz	39 kHz	78 kHz
1	0	0	1	$f_{CLK}/2^9$	2.5 kHz	4.9 kHz	9.8 kHz	19.5 kHz	39 kHz
1	0	1	0	$f_{CLK}/2^{10}$	1.22 kHz	2.5 kHz	4.9 kHz	9.8 kHz	19.5 kHz
1	0	1	1	$f_{CLK}/2^{11}$	625 Hz	1.22 kHz	2.5 kHz	4.9 kHz	9.8 kHz
1	1	0	0	$f_{CLK}/2^{12}$	313 Hz	625 Hz	1.22 kHz	2.5 kHz	4.9 kHz
1	1	0	1	$f_{CLK}/2^{13}$	152 Hz	313 Hz	625 Hz	1.22 kHz	2.5 kHz
1	1	1	0	$f_{CLK}/2^{14}$	78Hz	152 Hz	313 Hz	625 Hz	1.22 kHz
1	1	1	1	$f_{CLK}/2^{15}$	39Hz	78Hz	152 Hz	313 Hz	625 Hz

注意 レジスタ設定方法の詳細については、RL78/G10 ユーザーズマニュアル ハードウェア編を参照してください。

送信チャネルの動作モード設定

- ・シリアル・モード・レジスタ 00 (SMR00H、SMR00L)

割り込み要因

動作モード

転送クロックの選択

f_{MCK} の選択

略号 : SMR00H

7	6	5	4	3	2	1	0
CKS 00	CCS 00	0	0	0	0	0	0
0	0	0	0	0	0	0	0

SMR00L

7	6	5	4	3	2	1	0
0	0	1	0	0	MD 002	MD 001	MD 000
0	0	1	0	0	0	1	0

ビット 7 (SMR00H)

CKS00	チャンネル 0 の動作クロック (f_{MCK}) の選択
0	SPS0 レジスタで設定した動作クロック CK00
1	SPS0 レジスタで設定した動作クロック CK01

ビット 6 (SMR00H)

CCS00	チャンネル 0 の転送クロック (f_{TCLK}) の選択
0	CKS00 ビットで指定した動作クロック f_{MCK} の分周クロック
1	SCKp 端子からの入力クロック f_{SCK} (CSI モードのスレーブ転送)

ビット 2 – 1 (SMR00L)

MD002	MD001	チャンネル 0 の動作モードの設定
0	0	CSI モード
0	1	UART モード
1	0	簡易 I ² C モード
1	1	設定禁止

ビット 0 (SMR00L)

MD000	チャンネル 0 の割り込み要因の選択
0	転送完了割り込み
1	バッファ空き割り込み (転送データが SDR0nL レジスタからシフト・レジスタに転送されたタイミングで発生)

注意 レジスタ設定方法の詳細については、RL78/G10 ユーザーズマニュアル ハードウェア編を参照してください。

送信チャネルの通信動作設定

- ・シリアル通信動作レジスタ 00 (SCR00H、SCR00L)
データ長の設定、データ転送順序、動作モード

略号 : SCR00H

7	6	5	4	3	2	1	0
TXE00	RXE00	DAP00	CKP00	0	EOC00	PTC001	PTC000
1	0	0	0	0	0	0	0

ビット 7 – 6

TXE00	RXE00	チャンネル 0 の動作モードの設定
0	0	通信禁止
0	1	受信のみを行う
1	0	送信のみを行う
1	1	送受信を行う

ビット 2

EOC00	エラー割り込み信号 (INTSRE0) のマスク可否の選択
0	エラー割り込み INTSRE0 をマスクする (INTSR0 はマスクされない)
1	エラー割り込み INTSRE0 の発生を許可する (エラー発生時に INTSR0 はマスクされる)

ビット 1 – 0

PTC001	PTC000	UART モードでのパリティ・ビットの設定	
		送信動作	受信動作
0	0	パリティ・ビットを出力しない	パリティなしで受信
0	1	0 パリティを出力	パリティ判定を行わない
1	0	偶数パリティを出力	偶数パリティとして判定を行う
	1	奇数パリティを出力	奇数パリティとして判定を行う

注意 レジスタ設定方法の詳細については、RL78/G10 ユーザーズマニュアル ハードウェア編を参照してください。

略号 : SCR00L

7	6	5	4	3	2	1	0
DIR00	0	SLC001	SLC000	0	1	1	DLS000
1	0	0	1	0	1	1	1

ビット 7

DIR00	CSI、UART モードでのデータ転送順序の選択
0	MSB ファーストで入出力を行う
1	LSB ファーストで入出力を行う

ビット 5 - 4

SLC001	SLC000	UART モードでのストップ・ビットの設定
0	0	ストップ・ビットなし
0	1	ストップ・ビット長 = 1 ビット
1	0	ストップ・ビット長 = 2 ビット
1	1	設定禁止

ビット 0

DLS000	CSI、UART モードでのデータ長の設定
0	7 ビット・データ長 (SDR0nL レジスタのビット 0-6 に格納)
1	8 ビット・データ長 (SDR0nL レジスタのビット 0-7 に格納)

送信チャネル転送クロックの設定

・シリアル・データ・レジスタ 00 (SDR00H、SDR00L)

転送クロック周波数 : 不定

略号 : SDR00H (分周設定レジスタ)

SDR00L (送受信バッファ・レジスタ)

7	6	5	4	3	2	1	0
0/1	0/1	0/1	0/1	0/1	0/1	0/1	0

7	6	5	4	3	2	1	0
0	0	0	0	0	0	0	0

ビット 7 - 1 (SDR00H)

SDR00H[7:1]							動作クロックの分周による転送クロック設定
0	0	0	0	0	0	0	$f_{MCK}/2$
0	0	0	0	0	0	1	$f_{MCK}/4$
0	0	0	0	0	1	0	$f_{MCK}/6$
0	0	0	0	0	1	1	$f_{MCK}/8$
.	.	.	.	.	.	.	.
.	.	.	.	.	.	.	.
1	1	1	1	1	1	0	$f_{MCK}/254$
1	1	1	1	1	1	1	$f_{MCK}/256$

注意 レジスタ設定方法の詳細については、RL78/G10 ユーザーズマニュアル ハードウェア編を参照してください。

出力レベルの設定

- ・シリアル出力レベル・レジスタ 0 (SOL0)

出力：非反転

略号：SOL0

7	6	5	4	3	2	1	0
0	0	0	0	0	0	0	SOL00
0	0	0	0	0	0	0	0

ビット 0

SOL00	UART モードでのチャンネル n の送信データのレベル反転の選択 (n = 0、1)
0	通信データは、そのまま出力されます。
1	通信データは、反転して出力されます。

初期出力レベルの設定

- ・シリアル出力レジスタ 0 (SO0)

初期出力：1

略号：SO0

7	6	5	4	3	2	1	0
0	0	0	0	0	0	SO01	SO00
0	0	0	0	0	0	x	1

ビット 0

SO00	チャンネル 0 のシリアル・データ出力
0	シリアル・データ出力値が“0”
1	シリアル・データ出力値が“1”

対象チャンネルのデータ出力許可

- ・シリアル出力許可レジスタ 0 (SOE0/SOE0L)

出力許可

略号：SOE0

7	6	5	4	3	2	1	0
0	0	0	0	0	0	SOE01	SOE00
0	0	0	0	0	0	x	1

ビット 0

SOE00	チャンネル 0 のシリアル出力許可／停止
0	シリアル通信動作による出力停止
1	シリアル通信動作による出力許可

注意 レジスタ設定方法の詳細については、RL78/G10 ユーザーズマニュアル ハードウェア編を参照してください。

割り込みマスク設定

- ・割り込みマスク・フラグ・レジスタ 0L (MK0L)

割り込み処理の禁止

略号 : MK0L

7	6	5	4	3	2	1	0
TMMK00	TMMK01H	SREMK0	SRMK0	STMK0 CSIMK00 IICMK00	PMK1	PMK0	WDTIMK
x	x	1	1	1	x	x	x

ビット 5 - 3

SREMK0	SRMK0	STMK0	割り込み処理の制御
0	0	0	割り込み処理許可
1	1	1	割り込み処理禁止

ポート設定

- ・ポート・レジスタ 0 (P0)
 - ・ポート・モード・レジスタ 0 (PM0)
- 送信データ用、受信データ用にそれぞれポートを設定します。

略号 : P0

7	6	5	4	3	2	1	0
0	P06 注	P05 注	P04	P03	P02	P01	P00
0	x	x	x	x	x	x	1

注 16 ピン製品のみ

ビット 0

P00	出力データの制御 (出力モード時)
0	0 を出力
1	1 を出力

略号 : PM0

7	6	5	4	3	2	1	0
1	PM06 注	PM05 注	PM04	PM03	PM02	PM01	PM00
1	x	x	x	x	x	1	0

注 16 ピン製品のみ

ビット 1

PM01	P01 端子の入出力モードの選択
0	出力モード (出力バッファ・オン)
1	入力モード (出力バッファ・オフ)

ビット 0

PM00	P00 端子の入出力モードの選択
0	出力モード (出力バッファ・オン)
1	入力モード (出力バッファ・オフ)

注意 レジスタ設定方法の詳細については、RL78/G10 ユーザーズマニュアル ハードウェア編を参照してください。

通信待機状態に遷移

- ・シリアル・チャネル開始レジスタ 0 (SS0)
動作開始

略号 : SS0

7	6	5	4	3	2	1	0
0	0	0	0	0	0	SS01	SS00
0	0	0	0	0	0	0	1

ビット 0

SS00	チャンネル 0 の動作開始トリガ
0	トリガ動作せず
1	SE00 ビットに 1 をセットし、通信待機状態に遷移する

注意 レジスタ設定方法の詳細については、RL78/G10 ユーザーズマニュアル ハードウェア編を参照してください。

5.7.7 メイン処理

図 5.8、図 5.9、図 5.10 にメイン処理のフローチャートを示します。




図 5.8 メイン処理(1/3)




図 5.9 メイン処理(2/3)




図 5.10 メイン処理(3/3)

AD コンバータの起動

・ A/D コンバータ・モード・レジスタ 0 (ADM0)

A/D 変換の開始

略号 : ADM0

7	6	5	4	3	2	1	0
ADCS	0	0	FR1	FR0	0	LV0	ADCE
1	0	0	0	1	0	0	1

ビット 7

ADCS	A/D 変換動作の制御
0	変換動作停止 (変換停止状態／変換待機状態)
1	変換動作許可 (変換動作状態)

ビット 0

ADCE	A/D 電圧コンパレータの動作制御
0	A/D 電圧コンパレータの動作停止
1	A/D 電圧コンパレータの動作許可

AD コンバータ 割り込み許可

・ 割り込みマスク・フラグ・レジスタ (MK0H)

割り込みマスクの解除

略号 : MK0H

7	6	5	4	3	2	1	0
1	1	1	1	1	KRMK	ADMK	TMMK01
1	1	1	1	1	x	1	x

ビット 1

ADMK	割り込み処理の制御
0	割り込み処理許可
1	割り込み処理禁止

注意 レジスタ設定方法の詳細については、RL78/G10 ユーザーズマニュアル ハードウェア編を参照してください。

UART0 送信の制御

- ・ シリアル・ステータス・レジスタ 00 (SSR00)

送信完了の確認

- ・ シリアル・チャンネル停止レジスタ 0 (ST0)

UART0 の動作停止

略号 : SSR00

7	6	5	4	3	2	1	0
0	TSF00	BFF00	0	0	0	PEF00	OVF00
0	0/1	0/1	0	0	0	x	x

ビット 6

TSF00	チャンネル 0 の通信状態表示フラグ
0	通信動作停止状態または通信動作待機状態
1	通信動作状態

ビット 5

BFF00	チャンネル 0 のバッファ・レジスタ状態表示フラグ
0	有効なデータが SDR00L レジスタに格納されていない
1	有効なデータが SDR00L レジスタに格納されている

略号 : ST0

7	6	5	4	3	2	1	0
0	0	0	0	0	0	ST01	ST00
0	0	0	0	0	0	x	1

ビット 0

ST00	チャンネル 0 の動作停止トリガ
0	トリガ動作せず
1	SE00 ビットを 0 にクリアし、通信動作を停止する

注意 レジスタ設定方法の詳細については、RL78/G10 ユーザーズマニュアル ハードウェア編を参照してください。

5.7.8 ASCII 変換処理

図 5.11 に ASCII 変換処理のフローチャートを示します。




図 5.11 ASCII 変換送信

5.7.9 UART 送信処理

図 5.12 に ASCII 変換送信と UART 送信処理のフローチャートを示します。




図 5.12 UART 送信処理

UART0 送信タイミング確認

- ・シリアル・ステータス・レジスタ 00 (SSR00)
- 送信データ書き込み可能の確認

略号 : SSR00

7	6	5	4	3	2	1	0
0	TSF00	BFF00	0	0	0	PEF00	OVF00
0	x	0/1	0	0	0	x	x

ビット 5

BFF00	チャンネル 0 のバッファ・レジスタ状態表示フラグ
0	有効なデータが SDR0nL レジスタに格納されていない
1	有効なデータが SDR0nL レジスタに格納されている

UART0 データ送信

- ・シリアル・データ・レジスタ 00 (TXD0)
- 送信データ書き込み

略号 : TXD0

7	6	5	4	3	2	1	0
D7	D6	D5	D4	D3	D2	D1	D0
送信データ							

注意 レジスタ設定方法の詳細については、RL78/G10 ユーザーズマニュアル ハードウェア編を参照してください。

5.7.10 A/D 変換終了割り込み処理

図 5.13 に A/D 変換終了割り込み処理のフローチャートを示します。




図 5.13 A/D 変換終了割り込み処理

5.7.11 IINTTM00 割り込み処理

図 5.14、図 5.15 に IINTTM00 割り込み処理のフローチャートを示します。




図 5.14 IINTTM00 割り込み処理(1/2)




図 5.15 IINTTM00 割り込み処理(2/2)

6. サンプルコード

サンプルコードは、ルネサス エレクトロニクスホームページから入手してください。

7. 参考ドキュメント

RL78/G10 ユーザーズマニュアル ハードウェア編 (R01UH0384J)

RL78 ファミリ ユーザーズマニュアル ソフトウェア編 (R01US0015J)

(最新版をルネサス エレクトロニクスホームページから入手してください。)

テクニカルアップデート/テクニカルニュース

(最新の情報をルネサス エレクトロニクスホームページから入手してください。)

すべての商標および登録商標は、それぞれの所有者に帰属します。

改訂記録

Rev.	発行日	改訂内容	
		ページ	ポイント
1.00	2015.10.01	-	初版発行
1.10	2022.06.24	6	動作確認条件を更新

製品ご使用上の注意事項

ここでは、マイコン製品全体に適用する「使用上の注意事項」について説明します。個別の使用上の注意事項については、本ドキュメントおよびテクニカルアップデートを参照してください。

1. 静電気対策

CMOS 製品の取り扱いの際は静電気防止を心がけてください。CMOS 製品は強い静電気によってゲート絶縁破壊を生じることがあります。運搬や保存の際には、当社が出荷梱包に使用している導電性のトレイやマガジンケース、導電性の緩衝材、金属ケースなどを利用し、組み立て工程にはアースを施してください。プラスチック板上に放置したり、端子を触ったりしないでください。また、CMOS 製品を実装したボードについても同様の扱いをしてください。

2. 電源投入時の処置

電源投入時は、製品の状態は不定です。電源投入時には、LSI の内部回路の状態は不確定であり、レジスタの設定や各端子の状態は不定です。外部リセット端子でリセットする製品の場合、電源投入からリセットが有効になるまでの期間、端子の状態は保証できません。同様に、内蔵パワーオンリセット機能を使用してリセットする製品の場合、電源投入からリセットのかかる一定電圧に達するまでの期間、端子の状態は保証できません。

3. 電源オフ時における入力信号

当該製品の電源がオフ状態のときに、入力信号や入出力ブルアップ電源を入れないでください。入力信号や入出力ブルアップ電源からの電流注入により、誤動作を引き起こしたり、異常電流が流れ内部素子を劣化させたりする場合があります。資料中に「電源オフ時における入力信号」についての記載のある製品は、その内容を守ってください。

4. 未使用端子の処理

未使用端子は、「未使用端子の処理」に従って処理してください。CMOS 製品の入力端子のインピーダンスは、一般に、ハイインピーダンスとなっています。未使用端子を開放状態で動作させると、誘導現象により、LSI 周辺のノイズが印加され、LSI 内部で貫通電流が流れたり、入力信号と認識されて誤動作を起こす恐れがあります。

5. クロックについて

リセット時は、クロックが安定した後、リセットを解除してください。プログラム実行中のクロック切り替え時は、切り替え先クロックが安定した後に切り替えてください。リセット時、外部発振子（または外部発振回路）を用いたクロックで動作を開始するシステムでは、クロックが十分安定した後、リセットを解除してください。また、プログラムの途中で外部発振子（または外部発振回路）を用いたクロックに切り替える場合は、切り替え先のクロックが十分安定してから切り替えてください。

6. 入力端子の印加波形

入力ノイズや反射波による波形歪みは誤動作の原因になりますので注意してください。CMOS 製品の入力信号がノイズなどに起因して、 V_{IL} (Max.) から V_{IH} (Min.) までの領域にとどまるような場合は、誤動作を引き起こす恐れがあります。入力レベルが固定の場合はもちろん、 V_{IL} (Max.) から V_{IH} (Min.) までの領域を通過する遷移期間中にチャタリングノイズなどが入らないように使用してください。

7. リザーブアドレス（予約領域）のアクセス禁止

リザーブアドレス（予約領域）のアクセスを禁止します。アドレス領域には、将来の拡張機能用に割り付けられている リザーブアドレス（予約領域）があります。これらのアドレスをアクセスしたときの動作については、保証できませんので、アクセスしないようにしてください。

8. 製品間の相違について

型名の異なる製品に変更する場合は、製品型名ごとにシステム評価試験を実施してください。同じグループのマイコンでも型名が違くと、フラッシュメモリ、レイアウトパターンの相違などにより、電気的特性の範囲で、特性値、動作マージン、ノイズ耐量、ノイズ輻射量などが異なる場合があります。型名が違う製品に変更する場合は、個々の製品ごとにシステム評価試験を実施してください。

ご注意書き

1. 本資料に記載された回路、ソフトウェアおよびこれらに関連する情報は、半導体製品の動作例、応用例を説明するものです。回路、ソフトウェアおよびこれらに関連する情報を使用する場合、お客様の責任において、お客様の機器・システムを設計ください。これらの使用に起因して生じた損害（お客様または第三者いずれに生じた損害も含みます。以下同じです。）に関し、当社は、一切その責任を負いません。
2. 当社製品または本資料に記載された製品データ、図、表、プログラム、アルゴリズム、応用回路例等の情報の使用に起因して発生した第三者の特許権、著作権その他の知的財産権に対する侵害またはこれらに関する紛争について、当社は、何らの保証を行うものではなく、また責任を負うものではありません。
3. 当社は、本資料に基づき当社または第三者の特許権、著作権その他の知的財産権を何ら許諾するものではありません。
4. 当社製品を組み込んだ製品の輸出入、製造、販売、利用、配布その他の行為を行うにあたり、第三者保有の技術の利用に関するライセンスが必要となる場合、当該ライセンス取得の判断および取得はお客様の責任において行ってください。
5. 当社製品を、全部または一部を問わず、改造、改変、複製、リバースエンジニアリング、その他、不適切に使用しないでください。かかる改造、改変、複製、リバースエンジニアリング等により生じた損害に関し、当社は、一切その責任を負いません。
6. 当社は、当社製品の品質水準を「標準水準」および「高品質水準」に分類しており、各品質水準は、以下に示す用途に製品が使用されることを意図しております。

標準水準： コンピュータ、OA 機器、通信機器、計測機器、AV 機器、家電、工作機械、パーソナル機器、産業用ロボット等

高品質水準： 輸送機器（自動車、電車、船舶等）、交通管制（信号）、大規模通信機器、金融端末基幹システム、各種安全制御装置等

当社製品は、データシート等により高信頼性、Harsh environment 向け製品と定義しているものを除き、直接生命・身体に危害を及ぼす可能性のある機器・システム（生命維持装置、人体に埋め込み使用するもの等）、もしくは多大な物的損害を発生させるおそれのある機器・システム（宇宙機器と、海底中継器、原子力制御システム、航空機制御システム、プラント基幹システム、軍事機器等）に使用されることを意図しておらず、これらの用途に使用することは想定していません。たとえ、当社が想定していない用途に当社製品を使用したことにより損害が生じても、当社は一切その責任を負いません。

7. あらゆる半導体製品は、外部攻撃からの安全性を 100%保証されているわけではありません。当社ハードウェア／ソフトウェア製品にはセキュリティ対策が組み込まれているものもありますが、これによって、当社は、セキュリティ脆弱性または侵害（当社製品または当社製品が使用されているシステムに対する不正アクセス・不正使用を含みますが、これに限りません。）から生じる責任を負うものではありません。当社は、当社製品または当社製品が使用されたあらゆるシステムが、不正な改変、攻撃、ウイルス、干渉、ハッキング、データの破壊または窃盗その他の不正な侵入行為（「脆弱性問題」といいます。）によって影響を受けないことを保証しません。当社は、脆弱性問題に起因したまたはこれに関連して生じた損害について、一切責任を負いません。また、法令において認められる限りにおいて、本資料および当社ハードウェア／ソフトウェア製品について、商品性および特定目的との合致に関する保証ならびに第三者の権利を侵害しないことの保証を含め、明示または黙示のいかなる保証も行いません。
8. 当社製品をご使用の際は、最新の製品情報（データシート、ユーザーズマニュアル、アプリケーションノート、信頼性ハンドブックに記載の「半導体デバイスの使用上の一般的な注意事項」等）をご確認の上、当社が指定する最大定格、動作電源電圧範囲、放熱特性、実装条件その他指定条件の範囲内でご使用ください。指定条件の範囲を超えて当社製品をご使用された場合の故障、誤動作の不具合および事故につきましては、当社は、一切その責任を負いません。
9. 当社は、当社製品の品質および信頼性の向上に努めていますが、半導体製品はある確率で故障が発生したり、使用条件によっては誤動作したりする場合があります。また、当社製品は、データシート等において高信頼性、Harsh environment 向け製品と定義しているものを除き、耐放射線設計を行っておりません。仮に当社製品の故障または誤動作が生じた場合であっても、人身事故、火災事故その他社会的損害等を生じさせないよう、お客様の責任において、冗長設計、延焼対策設計、誤動作防止設計等の安全設計およびエージング処理等、お客様の機器・システムとしての出荷保証を行ってください。特に、マイコンソフトウェアは、単独での検証は困難なため、お客様の機器・システムとしての安全検証をお客様の責任で行ってください。
10. 当社製品の環境適合性等の詳細につきましては、製品個別に必ず当社営業窓口までお問合せください。ご使用に際しては、特定の物質の含有・使用を規制する RoHS 指令等、適用される環境関連法令を十分調査のうえ、かかる法令に適合するようご使用ください。かかる法令を遵守しないことにより生じた損害に関して、当社は、一切その責任を負いません。
11. 当社製品および技術を国内外の法令および規則により製造・使用・販売を禁止されている機器・システムに使用することはできません。当社製品および技術を輸出、販売または移転等する場合は、「外国為替及び外国貿易法」その他日本国および適用される外国の輸出管理関連法規を遵守し、それらの定めるところに従い必要な手続きを行ってください。
12. お客様が当社製品を第三者に転売等される場合には、事前に当該第三者に対して、本ご注意書き記載の諸条件を通知する責任を負うものといたします。
13. 本資料の全部または一部を当社の文書による事前の承諾を得ることなく転載または複製することを禁じます。
14. 本資料に記載されている内容または当社製品についてご不明な点がございましたら、当社の営業担当者までお問合せください。

注 1. 本資料において使用されている「当社」とは、ルネサス エレクトロニクス株式会社およびルネサス エレクトロニクス株式会社が直接的、間接的に支配する会社をいいます。

注 2. 本資料において使用されている「当社製品」とは、注 1 において定義された当社の開発、製造製品をいいます。

(Rev.5.0-1 2020.10)

本社所在地

〒135-0061 東京都江東区豊洲 3-2-24（豊洲フォレシア）

www.renesas.com

お問合せ窓口

弊社の製品や技術、ドキュメントの最新情報、最寄の営業お問合せ窓口に関する情報などは、弊社ウェブサイトをご覧ください。

www.renesas.com/contact/

商標について

ルネサスおよびルネサスロゴはルネサス エレクトロニクス株式会社の商標です。すべての商標および登録商標は、それぞれの所有者に帰属します。