The 843S06 is a low voltage, low skew 3.3V LVPECL Clock Synthesizer. The device targets clock distribution in SDH/SONET telecommunication systems but is well suited for a wide range of applications requiring high performance high-speed clock synthesis. The device implements a fully integrated multiplying PLL including:

特長

  • 6 differential 3.3V LVPECL outputs1,244.16 / 622.08MHz
  • 1,244.16 / 622.08MHz 622.08 / 311.04MHz
  • 311.04 / 155.52MHz 155.52 / 77.76MHz
  • 77.76/38.88MHz
  • Three selectable differential reference clock inputsClock frequency range: 19MHz to 622MHz
  • REF_CLKx, nREF_CLKx pairs can accept the followingdifferential input level: LVPECL
  • Intrinsic jitter: 0.017mUIRMS @ 622MHz
  • Output skew: 200ps (maximum)
  • Optional external VCXO possible
  • Simple external loop filter
  • Lock detect output signal
  • Full 3.3V operating supply
  • Low power operation 0.6W (typical)
  • -40°C to 85°C ambient operating temperature
  • Available in lead-free (RoHS 6) packages

製品選択

製品名 Part Status Pkg. Type Lead Count (#) Temp. Grade Pb (Lead) Free Carrier Type 購入/サンプル
843S06BYLF
Obsolete TQFP 48 C はい Tray
Availability
843S06FYLF
Not Recommended for New Designs PTQFP 48 C はい Tray
Availability
843S06FYLFT
Not Recommended for New Designs PTQFP 48 C はい Reel
Availability

ドキュメント&ダウンロード

タイトル language 分類 形式 サイズ 日付
データシート
843S06 Data Sheet データシート PDF 401 KB
アプリケーションノート、ホワイトペーパー
AN-828 Termination - LVPECL アプリケーションノート PDF 322 KB
AN-831 The Crystal Load curve アプリケーションノート PDF 395 KB
AN-844 Termination - AC Coupling Clock Receivers アプリケーションノート PDF 170 KB
AN-842 Thermal Considerations in Package Design and Selection アプリケーションノート PDF 495 KB
AN-840 Jitter Specifications for Timing Signals アプリケーションノート PDF 442 KB
AN-838 Peak-to-Peak Jitter Calculations アプリケーションノート PDF 115 KB
AN-839 RMS Phase Jitter アプリケーションノート PDF 233 KB
AN-833 Differential Input Self Oscillation Prevention アプリケーションノート PDF 180 KB
AN-834 Hot-Swap Recommendations アプリケーションノート PDF 153 KB
AN-832 Timing Budget and Accuracy アプリケーションノート PDF 131 KB
AN-836 Differential Input to Accept Single-ended Levels アプリケーションノート PDF 120 KB
AN-835 Differential Input with VCMR being VIH Referenced アプリケーションノート PDF 160 KB
AN-830 Quartz Crystal Drive Level アプリケーションノート PDF 143 KB
AN-827 Application Relevance of Clock Jitter アプリケーションノート PDF 1.15 MB
AN-815 Understanding Jitter Units アプリケーションノート PDF 565 KB
AN-802 Crystal-Measuring Oscillator Negative Resistance アプリケーションノート PDF 136 KB
AN-801 Crystal-High Drive Level アプリケーションノート PDF 202 KB
AN-806 Power Supply Noise Rejection アプリケーションノート PDF 438 KB
AN-805 Recommended Ferrite Beads アプリケーションノート PDF 121 KB
AN-803 Crystal Timing Budget and Accuracy for Renesas Timing Clock Products アプリケーションノート PDF 108 KB
PCN / PDN
PCN# : A1709-02 Add alternate assembly at OSET and Convert to Copper Wire 製品変更通知 PDF 35 KB
その他資料
IDT Clock Generation Overview (Japanese) English 概要 PDF 2.19 MB

ニュース&各種リソース