発行日:2018年 1月 23日

RENESAS TECHNICAL UPDATE

〒135-0061 東京都江東区豊洲 3-2-24 豊洲フォレシア ルネサス エレクトロニクス株式会社

問合せ窓口 http://japan.renesas.com/contact/ E-mail: csc@renesas.com

製	品分類	MPU & MCU	発行番号	TN-RZ*-A	048A/J	Rev.	第1版
題名	バススラ	ブループユーザーズマニュアル テートコントローラCKIOSETレジスタの記 特性の記述訂正	己述訂正と	情報分類	技術情報	情報	
適			対象ロット等				
用製品	RZ/T1	グループ	全ロット	関連資料	RZ/T1 グループユーザーズマニュア ハードウェア編 Rev1.30 R01UH0483JJ0130 Rev.1.30		

バスステートコントローラの CKIO 制御レジスタ(CKIOSET)の記述に誤記がありましたので報告します。

本内容についてご配慮の上、ご使用くださいますようお願い致します。

また、電気的特性 (バスタイミング) の記述に誤解を招く点があることも判明致しました。このため電気的特性 (バスタイミング) の表現を訂正させて頂きます (規定値自体に変更はありません)。

1. CKIOSET レジスタについて

1) 内容

ハードウェアマニュアルにおいて CKIOSET レジスタの設定で CKIO の駆動能力を 8mA/4mA に設定可能と記載していますが、実際には CKIO と出力信号とのタイミング微調整レジスタであり CKIO の駆動能力には影響しません。

また、前述のように当該レジスタはタイミング調整として遅延量を付加するレジスタであるため CKIOSET レジスタを初期値から変更した場合、アドレス等の出力を遅延させ電気的特性(バスタイミング)を満たせなくなるため、0h(初期値)で使用してください。

なお、CKIO の駆動能力は駆動能力制御レジスタ(DSCR)で設定可能です。



3) ユーザーズマニュアル訂正内容

[1] CKIOSET レジスタの記述を変更します。

ページ	章				内容			
430	14.3.10	10 【現在の記述】						
		14.3.10 CKIO 制御レジスタ (CKIOSET)						
			T は、CKIO の駆動			п. -		
					KIO 駆動を 8mA (CKIOSET = 0x0) に記			
			KIO の駆動能力を 4mA で使用することだ	いできます。				
		ださい。						
		CKIOSET の書き込み手順を以下に示します。以下のアクセスを連続で行						
		rte ライト	0					
			Y レジスタに任意の					
		CKIOSET[3:0] に 0x0000000n (n = 0 or A) をライト						
					T. m. de	T		
		ビット	シンボル	ビット名	機能	R/W		
		b3-b0	CKIOSET[3:0]		CKIO 制御	R/W		
					0x0 : CKIO 駆動を 8mA に設定時			
					0xA : CKIO 駆動を 4mA に設定時			
	【訂正後の記述】							
	14.3.10 CKIO 制御レジスタ (CKIOSET)							
			T は、CKIO の駆動	41100 C 1040 C 7	9 . , , , , , , , , , , , , , , , , , ,			
	CKIO = 50MHz 以上で使用する場合は、CKIO 駆動を 8mA (CKIOSET = 0x0) (
					KIO の駆動能力を 4mA で使用することだ	ができます 。		
			CKIOSET - 0xA					
				使用してくだ	さい。設定する場合は、CKIOSET[3:0]ビ	ツトに 0x0		
		を設定して	くたさい。					
		CKIOSE	T の聿キ込み手順を	・以下に示しま	す。以下のアクセスを連続で行ってくだる	21/7		
						- 4 0		
	CKIOKEY レジスタに任意のデータを 1byte ライト CKIOKEY レジスタに任意のデータを 1byte ライト							
			T[3:0] 1 0x000000					
		ビット	シンボル	ビット名	機能	R/W		
		b3-b0	CKIOSET[3:0]		CKIO 制御	R/W		
					0x0 : CKIO 駆動を 8mA に設定時			
					0xA : CKIO 駆動を 4mA に設定時			
					0x0 (リセット後の値) で使用してくだ			
					さい。			

発行日:2018年1月23日

[2] 電気的特性 (バスタイミング) の注意事項の説明を訂正致します。

ページ	章	内容
2533	47.4.3	【現在の記述】
		表 47.17
		注 1. CKIO (外部バスクロック) の fmax は、システム構成に応じてウェイト数とあわせて検討してください。 また、CKIO=50MHz 以上で使用する場合は、CKIOSET=0h に設定し、CKIO の駆動能力を 8mA にしてください。 CKIO=50MHz 未満で使用する場合は、CKIO の駆動能力を 4mA で使用することができます。その場合、CKIOSET=Ah に設定してください。
		注 3. SDRAM を使う場合の値です。 注 4. CKIO の駆動能力 8mA/CKIO の駆動能力 4mA に設定した時の値です。
		在4. CRIO の影動能力 8mA/CRIO の動態動能力 4mA (C放足 した時の)胆くり。
		【訂正後の記述】 表 47.17
		注1. CKIO (外部パスクロック) の fmax は、システム構成に応じてウェイト数とあわせて検討してください。 また、CKIO=50MHz 以上で、使用する場合は、駆動能力制御レジスタ (DSCR) の B0 ビットを 1 にセットし 高駆動出力にしてください。CKIO=50MHz 未満で使用する場合は、CKIO 通常出力で使用することができます (DSCR.B0 ビット=0)
		注 3. CSn 空間バスコントロールレジスタ (CSnBCR) で SDRAM (TYPE[2:0]ビット=100b) に設定し、CKIO の駆動能力 制御レジスタ (DSCR) で高駆動出力 (B0 ビット=1) に設定した場合の値です。
		注 4. CKIO の駆動能力制御レジスタ (DSCR) でそれぞれ高駆動出力 (B0 ビット=1)、通常出力 (B0 ビット=0) に設定 した時の値です。

発行日:2018年1月23日

2. 電気的特性 (バスタイミング) の表現に関する記述訂正

1) 内容

現在の電気的特性 (バスタイミング) の記述では誤解を招く可能性があるため、以下のように表現を訂正させて 頂きます (規定値自体の変更はありません)。

2) ユーザーズマニュアル訂正内容

ページ 章

2532	47.4.3	【現在の記述】				
		表 47.17				
		項目	記号	CKIO=75MHz	(注1)	単位
				Min.	Max.	
		アドレス遅延時間 1	${ m t}_{ m AD1}$	0/2 (注 3)	10	ns
		アドレス遅延時間 2	$t_{ m AD2}$	1/2t _{eye}	1/2t _{cyc} +10	ns
		CS#遅延時間 1	${ m t_{CSD1}}$	0/2 (注 3)	10	ns
		リードライト遅延時間 1	t_{RWD1}	0/2 (注 3)	10	ns
		リードストローブ遅延時間	$t_{ m RSD}$	$1/2t_{\rm eyc}$	1/2t _{cyc} +10	ns
		リードデータセットアップ時間1	${ m t_{RDS1}}$	1/2t _{cyc} +4/7 (注 4)	_	ns
		リードデータセットアップ時間2	$t_{ m RDS2}$	6.6/10 (注 4)	_	ns
		リードデータセットアップ時間3	$t_{ m RDS3}$	1/2t _{cyc} +4/7 (注 4)	-	ns
		ライトイネーブル遅延時間1	t_{WED1}	1/2t _{eye}	1/2t _{cyc} +10	ns
		WAIT#セットアップ時間	twis	1/2t _{cyc} +4.5/8 (注 4)	-	ns
		WAIT#ホールド時間	t_{WTH}	$1/2t_{\rm cyc} + 3.5$	_	ns
		AH#遅延時間	$t_{ m AHD}$	1/2t _{eye}	1/2t _{cyc} +10	ns
		AH#に対するアドレスセットアッ	$t_{ m AVVH}$	$1/2t_{\rm cyc}-2$	_	ns
		プ時間				

注 1. CKIO (外部バスクロック) の fmax は、システム構成に応じてウェイト数とあわせて検討してください。 また、CKIO=50MHz 以上で使用する場合は、CKIOSET=0h に設定し、CKIO の駆動能力を 8mA にしてください。 CKIO=50MHz 未満で使用する場合は、CKIO の駆動能力を 4mA で使用することができます。その場合、CKIOSET=Ah に設定してください。

内容

- 注3. SDRAM を使う場合の値です。
- 注 4. CKIO の駆動能力 8mA/CKIO の駆動能力 4mA に設定した時の値です。

【訂正後の記述】

表 47.17

項目	記号	CKIO=1/t _{CKeye}	(注 1)	単位	
			Min.	Max.	
アドレス遅延時間 1	SDRAM	t_{AD1}	2	10	ns
	(注 3)				
	上記以外		0	10	ns
アドレス遅延時間 2	$t_{ m AD2}$	$1/2t_{\mathrm{CKeye}}$	$1/2t_{CKeye} + 10$	ns	
CS#遅延時間 1	SDRAM (注 3)	t_{CSD1}	2	10	ns
	上記以外		0	10	ns
リードライト遅延時間 1	SDRAM	$t_{ m RWD1}$	2	10	ns
	(注 3)				
上記以外			0	10	ns
リードストローブ遅延時間	${ m t}_{ m RSD}$	1/2t _{CKeye}	$1/2t_{CK_{cyc}} + 10$	ns	
リードデータセットアップ時間 1	高駆動出力	$t_{ m RDS1}$	$1/2t_{CKeye} + 4$	_	ns
(注 4)		$1/2t_{CKeye} + 7$	_	ns	
リードデータセットアップ時間 2 高駆動出		${ m t_{RDS2}}$	RDS2 6.6	_	ns
(注 4)	通常出力		10	_	ns
リードデータセットアップ時間 3	高駆動出力	$t_{ m RDS3}$	$1/2t_{CKeye} + 4$	_	ns
(注 4)	通常出力		$1/2t_{CKeye} + 7$	_	ns
ライトイネーブル遅延時間1	$t_{ m WED1}$	$1/2t_{CKeye}$	1/2t _{CKeye} +10	ns	
WAIT#セットアップ時間 (注 4)	高駆動出力	twis	$1/2t_{CKeye} + 4.5$	_	ns
	通常出力		$1/2t_{CKeye}$ +8	_	ns
WAIT#ホールド時間	t_{WTH}	1/2t _{CKeye} +3.5	_	ns	
AH#遅延時間	${ m t}_{ m AHD}$	1/2t _{CKeye}	1/2t _{CKeye} +10	ns	
AH#に対するアドレスセットアップF	tavvh	1/2t _{CKcyc} -2	_	ns	

- 注1. CKIO (外部バスクロック) の fmax は、システム構成に応じてウェイト数とあわせて検討してください。また、CKIO=50MHz 以上で、使用する場合は、駆動能力制御レジスタ (DSCR) の B0 ビットを 1 にセットし 高駆動出力にしてください。CKIO=50MHz 未満で使用する場合は、CKIO 通常出力で使用することができます (DSCR.B0 ビット=0)
- 注 3. CSn 空間バスコントロールレジスタ (CSnBCR) で SDRAM (TYPE[2:0]ビット=100b) に設定し、CKIO の駆動能力制御レジスタ (DSCR) で高駆動出力 (B0 ビット=1) に設定した場合の値です。
- 注 4. CKIO の駆動能力制御レジスタ(DSCR)でそれぞれ高駆動出力(B0 ビット=1)、通常出力(B0 ビット=0)に設定した時の値です。

以上

発行日:2018年1月23日