
RL78/ I1D

R01AN3288JJ0100

Rev. 1.00

2016.11.15

シリアル・アレイ・ユニット(簡易 I2C)による

I2C マスタ通信制御 CC-RL

要旨

本アプリケーションノートでは、シリアル・アレイ・ユニットの簡易 I2C 機能を用いて、I2C バスを介したスレーブ側デバイスの LED 表示、A/D 変換結果の読み出し、RAM 機能とのデータの送受信の制御方法を示します。

動作確認デバイス

RL78/I1D

本アプリケーションノートを他のマイコンへ適用する場合、そのマイコンの仕様にあわせて変更し、十分評価してください。

目次

1. 仕様	3
2. 動作確認条件	4
3. 関連アプリケーションノート	4
4. ハードウェア説明	5
4.1 ハードウェア構成例	5
4.2 使用端子一覧	5
5. ソフトウェア説明	6
5.1 オプション・バイトに反映される設定一覧	7
5.2 定数一覧	7
5.3 変数一覧	8
5.4 関数一覧	9
5.5 関数仕様	9
5.6 フローチャート	15
5.6.1 初期設定関数	15
5.6.2 システム関数	16
5.6.3 CPU クロックの設定	17
5.6.4 入出力ポート設定	17
5.6.5 SAU0 の設定	18
5.6.6 IIC00 の設定	20
5.6.7 タイマ・アレイ・ユニットの設定	26
5.6.8 インターバル・タイマの設定	32
5.6.9 メイン処理	34
5.6.10 R_MAIN_UserInit 処理	37
5.6.11 50ms 待ち	38
5.6.12 SW1 押下待ち処理	39
5.6.13 RAM への送信	40
5.6.14 LED への送信	41
5.6.15 RAM からのデータ受信	42
5.6.16 A/D 変換結果のデータ受信	43
5.6.17 インターバル・タイマ割り込み処理	43
5.6.18 IIC00 と TM03 の起動準備	44
5.6.19 データ送信起動処理	46
5.6.20 データ受信起動処理	47
5.6.21 IIC00 送信完了待ち	48
5.6.22 IIC00 状態確認	48
5.6.23 ストップ・コンディション発行処理	49
5.6.24 5us 待ち	51
5.6.25 スタート・コンディション発行処理	52
5.6.26 IIC00 動作停止処理	55
5.6.27 5us 待ち処理	57
5.6.28 IIC00 割り込み処理	58
5.6.29 TM03 割り込み処理	60
6. 備考	65
6.1 ウェイト機能の制御	65
6.2 コード生成での設定内容	66
7. サンプルコード	68
8. 参考ドキュメント	68


1. 仕様

本アプリケーションノートでは、RL78 シリーズに内蔵されているシリアル・アレイ・ユニットの簡易 I2C 機能を用いた I2C バスで接続した周辺機能の制御方法を示します。

I2C バスの物理層を制御する処理関数部は"r_iic_lib.c"として独立しています。

メインの処理を行う r_cg_main.c は、"r_iic_lib.c"で提供されている関数を使用して I2C バスを制御します。

"r_iic_lib.c"とコード生成による周辺機能の初期設定を変更することで、RL78 ファミリ標準の I2C バスであるシリアル・インタフェース IICA からの置き換えが容易に可能です。



簡易 I2C にはウエイト機能がない為、タイマ・アレイ・ユニットのチャンネル 3(TM03)の割り込み (INTTM03)と組み合わせてウエイト機能を実現しています。このウエイト機能の制御については、「6.1 ウエイト機能の制御」を参照してください。

今回の制御対象のスレーブの仕様は以下の通りです。詳細はソフトウェア I2C スレーブ通信制御 (複数アドレス対応) アプリケーションノート (R01AN3289) を参照してください。

- ・ LED 表示機能 : 表示データは 2 個の 8 ビットのデータで、SW で切り替えて表示します。
- ・ A/D 変換機能 : 4 チャンネルのアナログ入力の 16 サンプル分の移動平均を送信します。
- ・ RAM 機能 : 128 バイトのデータの任意のアドレスからの読み書きができます。アプリケーションノートを参照してください)。

スレーブとして、RL78/I1D のソフトウェア I2C スレーブ通信制御 (複数アドレス対応) アプリケーションノート (R01AN3289) で説明している RL78/I1D を搭載したボードを対象にします。

2. 動作確認条件

本アプリケーションノートのサンプルコードは、下記の条件で動作を確認しています。

表 3.1 動作確認条件

項目	内容
使用マイコン	RL78/I1D (R5F117GC)
動作周波数	● 高速オンチップ・オシレータ (HOCO) クロック : 24MHz ● CPU/周辺ハードウェア・クロック : 24MHz
動作電圧	3.3V (2.7V~3.6V で動作可能) LVD 動作モード : リセット・モード、電圧 : 2.75V
統合開発環境	ルネサス エレクトロニクス製 CS+ V4.00.00
アセンブラ	ルネサス エレクトロニクス製 CC-RL V1.02.00
使用ボード	RL78/I1D ターゲット・ボード (RTE5117GC0TGB00000R) + I2C スレーブ・ボード (R01AN3289 参照)

3. 関連アプリケーションノート

本アプリケーションノートに関連するアプリケーションノートを以下に示します。併せて参照してください。

RL78/G13 初期設定 (R01AN2575J) アプリケーションノート

RL78/I1D ソフトウェア I2C スレーブ通信制御 (複数アドレス対応) (R01AN3289) アプリケーションノート

4. ハードウェア説明

4.1 ハードウェア構成例

図 4.1 に本アプリケーションノートで使用するハードウェア構成例を示します。




図 4.1 ハードウェア構成

注 1 この回路イメージは接続の概要を示す為に簡略化しています。実際に回路を作成される場合は、端子処理などを適切に行い、電気的特性を満たすように設計してください（入力専用ポートは個別に抵抗を介して VDD 又は VSS に接続して下さい）。

2 VDD は LVD にて設定したリセット解除電圧 (V_{LVD}) 以上にしてください。

4.2 使用端子一覧

表 4.1 に使用端子と機能を示します。

表 4.1 使用端子と機能

端子名	入出力	内容
SDA00	入出力	I2C 通信データ信号
SCL00	出力	I2C 通信クロック信号
P60	出力	ループ完了表示 LED1 ドライブ用
P61	出力	エラー表示用 LED2 ドライブ用
P137	入力	SW1 入力

5. ソフトウェア説明

内蔵の周辺機能の初期設定が完了し I2C バスでの通信準備が完了したら以下の(1)から(6)の処理を行います。

- (1) P137 に接続された SW1 が押されるのを待ちます。
- (2) SW1 が押されたら、シリアル・アレイ・ユニット(SAU)の IIC00 を使用して、スレーブの LED 表示用のデータを送信します。50ms の送信間隔で LED の表示用データを 22 組送信します。もし、スレーブからの NACK 応答を検出した場合には P61 に接続された LED2 を点灯します。
- (3) スレーブの RAM 機能から 16 バイト単位で 8 回（合計 128 バイト）の読み出しを行います。もし、NACK 応答を検出したら LED2 を点灯させます。
- (4) (3)の受信データの確認を行います。受信した 128 バイトのデータをフラッシュに格納してある送信用データの前回送信したデータと比較を行います。データが一致しなかった場合には LED2 を点灯させます。
- (5)スレーブの RAM 機能への書き込みを行います。書き込むデータは 64 バイトのデータ 8 組のうち、2 組（128 バイト）を送信します。
- (6)スレーブの A/D 変換結果を受信します。データは上位と下位の 2 つに分けて、4 チャネル分（8 バイト）を 16 回読み出します。もし、NACK 応答が検出されたなら LED2 を点灯します。
SW1 が押されるまで(6)の処理を繰り返します。

SW1 が押されていると、(2)~(5)の処理を繰り返します。

5.1 オプション・バイトに反映される設定一覧

初期設定の詳細については、「6.2 コード生成での設定内容」を参照してください。表 5.1 にオプション・バイトに反映される値の例を示します。

表 5.1 オプション・バイト反映値

アドレス	設定値	内容
0x000C0	0b11101110	ウォッチドッグ・タイマ 動作停止 (リセット解除後、カウント停止)
0x000C1	0b01111111	LVD リセット・モード 2.75V (2.76V~2.87V)
0x000C2	0b11100000	HS モード、高速オンチップ・オシレータ (HOCO) :24MHz
0x000C3	0b10000100	オンチップ・デバッグ許可

5.2 定数一覧

表 5.2 にサンプルコードで使用する定数を示します。

表 5.2 サンプルコードで使用する定数

定数名	設定値	内容
MAX_DATA	64	1 回の通信でやり取りするデータ数の最大値
SLAVE_ADDR	0x60	A/D と LED のスレーブ・アドレス
SLAVE_ADDR2	0x70	RAM のスレーブ・アドレス
RAM_TOP	0x80	スレーブの内蔵 RAM の容量
LED_ON	0	LED を点灯する値
dispdata[22][2]	—	スレーブの LED 点灯データ
ram_data[8][64]	—	スレーブの RAM に書き込むデータ
TRUTH	1	真を示す
FALSE	0	偽を示す
INT_MASK	1	割り込みをマスクする値
INT_ENABLE	0	割り込みを許可する値
TM03_trigger	0x08	TM03 をトリガするための値
IIC_WAIT_TIME	0x04	INTIIC00 発生時のウェイト時間 (5us の回数)
IIC_STS_MASK	0x0F	I2C バスのステータスで不使用ビットのマスク値
IIC_USING	0x01	I2C バスで通信中を示す値
IIC_SUCCESS	0x00	I2C バスの通信が正常終了したことを示す値
IIC_RX_SVADDR	0x81	受信時のスレーブ・アドレス送信中を示す値
IIC_RX_MODE	0x41	I2C バスの受信モードを示す値
IIC_ERROR	0xFF	I2C バスでの通信エラーを示す値
IIC00_TRG	0x0001	IIC00 をトリガするための値
IIC00_CK	0x0100	IIC00 の SCL (CK00) をトリガするための値
DUMMY_DATA	0xFF	受信を起動するためのダミー・データ

5.3 変数一覧

表 5.3 にサンプルコードで使用する変数一覧を示します。g_iic00_status 以下の変数は、IIC00 のハードウェア制御用ライブラリで使用する変数です。

表 5.3 サンプルコードで使用する変数

Type	Variable Name	Contents	Function Used
uint8_t	g_read_ram[8][16]	RAM データ受信用バッファ	main()
uint8_t	g_read_data[16][8]	A/D データ受信用バッファ	main()
uint8_t	g_write_data [MAX_DATA+1]	RAM 書き込みデータ送信用 バッファ	g_iic_put_data() g_iic_get_data() g_iic_put_data2()
uint8_t	g_t50ms_status	50m 秒経過確認用フラグ	R_MAIN_UserInit() wait_50ms() r_it_interrupt()
uint8_t	g_iic00_status	IIC00 の動作状態 0x00 : 正常終了 0x01 : データ送信中 0x41 : データ受信中 0x81 : 受信時アドレス送信中 0xFF : 通信エラー	R_IIC00_MasterSend() R_IIC00_MasterReceive() R_IIC00_CheckComstate() R_IIC00_WaitComend() r_inttm03_interrupt
uint8_t	gp_iic00_rx_address	受信データ格納用ポインタ	R_IIC00_MasterReceive() r_inttm03_interrupt()
uint16_t	g_iic00_rx_len	受信するデータ数	R_IIC00_MasterReceive() r_inttm03_interrupt()
uint16_t	g_iic00_rx_cnt	受信したデータ数	R_IIC00_MasterReceive() r_inttm03_interrupt()
uint8_t	gp_iic00_tx_address	送信データ読み出しポインタ	R_IIC00_MasterSend() r_inttm03_interrupt()
uint16_t	g_iic00_tx_cnt	残り送信データ数	R_IIC00_MasterSend() r_inttm03_interrupt()
uint8_t	g_TM03flag	20 μ 秒計測中フラグ	R_IIC00_TM03_Init() R_IIC00_MasterSend() R_IIC00_MasterReceive() R_IIC00_StopCondition() r_iic00_interrupt() r_inttm03_interrupt()
uint8_t	g_TM03cnt	5 μ 秒をカウントして 20 μ s を計測するカウンタ	R_IIC00_TM03_Init() r_iic00_interrupt() r_inttm03_interrupt()

5.4 関数一覧

表 5.4 に I2C バス制御で使用する関数一覧を示します。関数 IIC_TM03_init 以下は IIC00 のハードウェア制御用ライブラリの関数です。

表 5.4 関数一覧

関数名	概要
R_MAIN_UserInit()	IIC00 の通信準備を行う
g_wait_sw()	SW1 が押されるのを待つ
g_iic_put_data()	IIC00 ライブラリ関数を用いて RAM に送信を行う
g_iic_put_data2()	IIC00 ライブラリ関数を用いて LED に送信を行う
g_iic_get_data()	IIC00 ライブラリ関数を用いて RAM から受信を行う
g_iic_get_data2()	IIC00 ライブラリ関数を用いて A/D 変換結果の受信を行う
wait_50ms()	50ms 経過を待つ
r_it_interrupt	50ms のインターバル・タイマ割り込み処理を行う
R_IIC00_TM03_init()	IIC00 と TM03 の起動準備を行う
R_IIC00_MasterSend()	指定したデータのスレーブへの送信を起動する
R_IIC00_MasterReceive()	スレーブからのデータ受信を起動する
R_IIC00_WaitComend()	I2C バスでの通信完了を待つ
R_IIC00_CheckComstate()	I2C バスの通信状態を確認する
R_IIC00_StopCondition()	I2C バスにストップ・コンディションを発行する
R_TM03_20us()	20 μ s 待つ
wait_5us()	5 μ s 待つ
r_iic00_stop()	IIC00 の動作を停止する
r_iic00_startcondition()	I2C バスにスタート・コンディションを発行する
r_iic00_interrupt	IIC00 の転送完了 TM03 を起動する
r_inttm03_interrupt	IIC00 の転送完了処理を行う

5.5 関数仕様

サンプルコードの関数仕様を示します。

[関数名] R_MAIN_UserInit

概要	IIC00 の通信準備処理
ヘッダ	r_cg_macrodriver.h、r_cg_userdefine.h、r_iic_lib.h
宣言	void R_MAIN_UserInit(void);
説明	IIC00、TM03 を初期化し、IT を起動
引数	なし
リターン値	なし
備考	なし

[関数名] g_wait_sw

概要	SW1 が押されるのを待つ
ヘッダ	r_cg_userdefine.h
宣言	void g_wait_sw(void);
説明	P137 に接続された SW1 が押されるのを待つ
引数	なし
リターン値	なし
備考	エッジを検出しています

[関数名] g_iic_put_data

概要	IIC00 ライブラリ関数を用いて RAM に送信を行う
ヘッダ	r_cg_macrodriver.h、r_iic_lib.h
宣言	MD_STATUS g_iic00_put_data(uint8_t s_addr, uint8_t r_addr, uint8_t __far * const buffer, uint8_t tx_num);
説明	IIC00 の関数を用いて、RAM の指定されたアドレスにデータを送信する。送信データは一旦変数領域にコピーして IIC00 の送信用関数を呼び出して送信を起動する。正常に起動できたら、通信ステータスを確認して通信完了を待つ。通信完了後にストップ・コンディションを発行して I2C バスを開放し、IIC00 を停止する。
引数	s_addr スレーブのアドレス r_addr RAM のアクセスするアドレス buffer 送信するデータ tx_num 送信するデータ数
リターン値	[IIC_SUCCESS]の場合：送信完了 [IIC_ERROR]の場合：送信失敗（NACK 応答）
備考	アドレス・レジスタ対応

[関数名] g_iic_put_data2

概要	IIC00 ライブラリ関数を用いて LED に送信を行う
ヘッダ	r_cg_macrodriver.h、r_iic_lib.h
宣言	MD_STATUS g_iic_put_data2(uint8_t s_addr, uint8_t __far * const buffer, uint8_t tx_num);
説明	IIC00 の関数を用いて、LED にデータを送信する。送信データは一旦変数領域にコピーして IIC00 の送信用関数を呼び出して送信を起動する。正常に起動できたら、通信ステータスを確認して通信完了を待つ。通信完了後にストップ・コンディションを発行して I2C バスを開放し、IIC00 を停止する。
引数	s_addr スレーブのアドレス buffer 送信するデータ tx_num 送信するデータ数
リターン値	[IIC_SUCCESS]の場合：送信完了 [IIC_ERROR]の場合：送信失敗（NACK 応答）
備考	アドレス・レジスタなし

[関数名] g_iic_get_data

概要	IIC00 ライブラリ関数を用いて RAM から受信を行う
ヘッダ	r_cg_macrodriver.h、r_iic_lib.h
宣言	MD_STATUS g_iic_get_data(uint8_t s_addr, uint8_t r_addr, uint8_t * const buffer, uint8_t rx_num);
説明	IIC00 の関数を用いて、指定されたスレーブの指定されたレジスタからデータを受信する。指定されたスレーブに対してレジスタのアドレスを送信後、リスタートして、データ受信を起動する。正常に起動できたら、通信ステータスを確認して通信完了を待つ。通信完了後にストップ・コンディションを発行して I2C バスを開放し、IIC00 を停止する。
引数	s_addr スレーブのアドレス r_addr スレーブでアクセスする RAM のアドレス buffer 受信したデータの格納バッファ rx_num 受信するデータ数
リターン値	[IIC_SUCCESS]の場合：受信完了 [IIC_ERROR]の場合：送信失敗（NACK 応答）
備考	アドレス・レジスタ対応

[関数名] g_iic_get_data2

概要	IIC00 ライブラリ関数を用いて A/D から受信を行う	
ヘッダ	r_cg_macrodriver.h、r_iic_lib.h	
宣言	MD_STATUS g_iic_get_data2(uint8_t s_addr, uint8_t* const buffer, uint8_t rx_num);	
説明	IIC00 の関数を用いて、A/D 変換結果データを受信する。指定されたスレーブに対してデータ受信を起動する。正常に起動できたら、通信ステータスを確認して通信完了を待つ。通信完了後にストップ・コンディションを発行して I2C バスを開放し、IIC00 を停止する。	
引数	s_addr	スレーブのアドレス
	buffer	受信したデータの格納バッファ
	rx_num	受信するデータ数
リターン値	[IIC_SUCCESS]の場合：受信完了 [IIC_ERROR]の場合：送信失敗（NACK 応答）	
備考	アドレス・レジスタなし	

[関数名] wait_50ms

概要	50ms 待ち
ヘッダ	r_cg_userdefine.h
宣言	void wait_50ms(void);
説明	インターバル・タイマを再起動して、50ms の時間を待つ。
引数	なし
リターン値	なし
備考	なし

[関数名] r_it_interrupt

概要	50ms のインターバル・タイマ割り込み処理
ヘッダ	r_cg_userdefine.h
宣言	#pragma interrupt r_it_interrupt(vect=INTIT,bank=RB2) static void r_it_interrupt(void)
説明	12 ビット・インターバル・タイマでの 50ms 割り込み（INTIT）で起動され、変数 g_50ms_status に TRUTH（1）をセットする。
引数	なし
リターン値	なし
備考	なし

以下の関数は、IIC00 のハードウェア制御用ライブラリで提供されている関数です。

[関数名] R_IIC00_TM03_Init

概要	IIC00 と TM03 を起動する	
ヘッダ	r_cg_macrodriver.h、r_cg_userdefine.h、r_iic_lib.h	
宣言	void R_IIC00_TM03_Init(void);	
説明	IIC00 の割り込みを許可し、TM03 をトリガ待ちに設定します。	
引数	なし	
リターン値	なし	
備考	なし	

[関数名] R_IIC00_MasterSend

概要	指定したデータのスレーブへの送信を起動	
ヘッダ	r_cg_macrodriver.h、r_cg_userdefine.h、r_iic_lib.h	
宣言	MD_STATUS R_IIC00_MasterSend(uint8_t adr, uint8_t * const tx_buf, uint16_t tx_num);	
説明	引数を制御用変数に設定してスタート・コンディションを発行し、スレーブ・アドレスを送信する。	
引数	第 1 引数	スレーブ・アドレス
	第 2 引数	送信データのポインタ
	第 3 引数	送信するデータ数
リターン値	MD_OK (0x00)	
備考	変数 g_iic00_status は IIC_USING (0x01) になる	

[関数名] R_IIC00_Master Receive

概要	スレーブからのデータ受信を起動	
ヘッダ	r_cg_macrodriver.h、r_cg_userdefine.h、r_iic_lib.h	
宣言	MD_STATUS R_IIC00_MasterReceive(uint8_t adr, uint8_t * const rx_buf, uint16_t rx_num);	
説明	引数を制御用変数に設定してスタート・コンディションを発行し、スレーブ・アドレスを送信する。	
引数	第 1 引数	スレーブ・アドレス
	第 2 引数	受信データのポインタ
	第 3 引数	受信するデータ数
リターン値	MD_OK (0x00)	
備考	変数 g_iic00_status は IIC_RX_SVADDR (0x81) になる	

[関数名] R_IIC00_WaitComend

概要	IC バスでの通信完了待ち	
ヘッダ	r_cg_macrodriver.h、r_cg_userdefine.h、r_iic_lib.h	
宣言	MD_STATUS R_IIC00_WaitComend(void);	
説明	IIC バスでの通信完了を HALT モードで待ち、通信結果を戻す。エラーが発生したらストップ・コンディションを発行し、I2C バスを開放し、IIC00 を停止してから戻る。	
引数	なし	
リターン値	[IIC_SUCCESS] の場合 : 通信完了 [IIC_ERROR] の場合 : 通信失敗 (NACK 応答)	
備考	なし	

[関数名] R_IIC00_CheckComstate

概要	I2C バスでの通信状態確認
ヘッダ	r_cg_macrodriver.h、r_cg_userdefine.h、r_iic_lib.h
宣言	MD_STATUS R_IIC00_CheckComstate(void);
説明	I2C バスでの通信状態を戻す。
引数	なし
リターン値	IIC_SUCCESS (0x00) : 正常に処理を完了 IIC_USING (0x01) : マスタ送信処理中 IIC_RX_MODE (0x41) : マスタ受信処理中 IIC_RX_SVADDR (0x81) : マスタ受信のためのスレーブ・アドレス送信中 IIC_ERROR (0xFF) : 通信エラー
備考	なし

[関数名] R_IIC00_StopCondition

概要	I2C バスにストップ・コンディションを発行
ヘッダ	r_cg_macrodriver.h、r_cg_userdefine.h、r_iic_lib.h
宣言	MD_STATUS R_IIC00_StopCondition(void);
説明	IIC00 を停止し、ストップ・コンディションを発行する。
引数	なし
リターン値	MD_OK (0x00)
備考	標準モードにも対応できるように、5us 間隔で SCL と SDA を制御

[関数名] R_TM03_20us

概要	20us 待ち
ヘッダ	r_cg_macrodriver.h、r_cg_userdefine.h
宣言	void R_TM03_20us(void);
説明	TM03 のディレイカウンタ機能を用いて 20us の時間を待つ。
引数	なし
リターン値	なし
備考	なし

[関数名] r_iic00_startcondition

概要	I2C バスにスタート・コンディションを発行
ヘッダ	r_cg_userdefine.h
宣言	void r_iic00_startcondition (void);
説明	スタート・コンディションを発行し、IIC00 を送信モードで起動する。
引数	なし
リターン値	なし
備考	標準モードにも対応できるように、5us 間隔で SCL と SDA を制御

[関数名] r_iic00_stop

概要	IIC00 の動作を停止
ヘッダ	r_cg_macrodriver.h、r_cg_userdefine.h
宣言	void r_iic00_stop (void);
説明	スタート・コンディションやストップ・コンディション発行のために、IIC00 の動作を停止する。通信中の場合には、通信が終わるのを待ってから停止する。
引数	なし
リターン値	なし
備考	なし

[関数名] wait_5us

概要	5us 待ち
ヘッダ	r_cg_userdefine.h
宣言	void wait_5us(void);
説明	TM03 のディレイカウント機能を用いて 5us の時間を待つ。
引数	なし
リターン値	なし
備考	なし

[関数名] r_iic00_interrupt

概要	IIC00 の転送完了処理を行う
ヘッダ	r_cg_macrodriver.h、r_cg_userdefine.h
宣言	#pragma interrupt r_iic00_interrupt(vect=INTIIC00,bank=RB1) static void r_iic00_interrupt(void)
説明	IIC00 の通信完了割り込み (INTIIC00) で起動され、スレーブでの処理時間確保のための時間待ち (TM03) を起動する。
引数	なし
リターン値	なし
備考	実際の処理は INTTM03 で行う

[関数名] r_inttm03_interrupt

概要	IIC00 の転送完了処理を行う
ヘッダ	r_cg_macrodriver.h、r_cg_userdefine.h
宣言	#pragma interrupt r_inttm03_interrupt(vect=INTTM03,bank=RB2) static void r_inttm03_interrupt (void)
説明	IIC00 の通信完了割り込み (INTIIC00) で起動され、スレーブでの処理時間確保のための時間待ちを行い、指定時間が経過したら、IIC00 通信完了の割り込み処理を行う。
引数	なし
リターン値	なし
備考	結果は変数 g_iic00_status に格納される。 通信完了しても、I2C バスは開放しない。

5.6 フローチャート

図 5.1 に本アプリケーションノートの全体フローを示します。




図 5.1 全体フロー

注 この処理は、スタートアップ・ルーチン (r_cg_cstart.asm 等) で処理されています。初期設定関数とメイン処理関数の呼び出しの間でメモリ関係の設定を行っています。

5.6.1 初期設定関数

図 5.2 に初期設定関数のフローチャートを示します。




図 5.2 初期設定関数

5.6.2 システム関数

図 5.3 にシステム関数のフローチャートを示します。




図 5.3 システム関数

5.6.3 CPU クロックの設定

図 5.4 に CPU クロック設定のフローチャートを示します。




図 5.4 CPU クロックの設定

5.6.4 入出力ポート設定

図 5.5 に入出力ポート設定のフローチャートを示します。




図 5.5 入出力ポート設定

注意 未使用のポートは、端子処理などを適切に行い、電気的特性を満たすように設計してください。また、未使用の入力専用ポートは個別に抵抗を介して VDD 又は Vss に接続して下さい。

5.6.5 SAU0 の設定

図 5.6 に SAU0 の設定のフローチャートを示します。




図 5.6 SAU0 の設定

SAU0 のリセット

- ・周辺リセット制御レジスタ 0 (PRR0)
SAU0 をリセットします

略号 : PRR0

7	6	5	4	3	2	1	0
0	0	ADCRES	0	0	SAU0RES	0	TAU0RES
0	0	x	0	0	1/0	0	x

ビット 2

SAU0RES	シリアル・アレイ・ユニットのリセット制御
0	シリアル・アレイ・ユニットのリセット解除
1	シリアル・アレイ・ユニットはリセット状態

SAU0 へのクロック供給開始

- ・周辺イネーブル・レジスタ 0 (PER0)
SAU0 へのクロック供給を開始します

略号 : PER0

7	6	5	4	3	2	1	0
RTCWEN	0	ADCEN	0	0	SAU0EN	0	TAU0EN
x	0	x	x	0	1	0	x

ビット 4

SAU0EN	SAU0 の入力クロックの制御
0	入力クロック供給停止
1	入力クロック供給

SAU0 の動作クロックの設定

- ・シリアル・クロック選択レジスタ 0 (SPS0)
CK00、CK01 を設定します

略号 : SPS0

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	0	0	0	0	0	0	0	PRS 013	PRS 012	PRS 011	PRS 010	PRS 003	PRS 002	PRS 001	PRS 000
0	0	0	0	0	0	0	0	x	x	x	x	0	0	0	0

ビット 3－0

PRS 003	PRS 002	PRS 001	PRS 000	動作クロック (CK00) の選択					
				f_{CLK}	$f_{CLK}=$ 1MHz	$f_{CLK}=$ 2MHz	$f_{CLK}=$ 4MHz	$f_{CLK}=$ 16MHz	$f_{CLK}=$ 24MHz
0	0	0	0	f_{CLK}	1 MHz	2 MHz	4 MHz	16MHz	24 MHz
0	0	0	1	$f_{CLK}/2$	500 kHz	1 MHz	2MHz	8 MHz	12 MHz
0	0	1	0	$f_{CLK}/2^2$	250 kHz	500 kHz	1 MHz	4MHz	6 MHz
0	0	1	1	$f_{CLK}/2^3$	125 kHz	250 kHz	500 kHz	2 MHz	3 MHz
0	1	0	0	$f_{CLK}/2^4$	62.5 kHz	125 kHz	250 kHz	1 MHz	1.5 MHz
0	1	0	1	$f_{CLK}/2^5$	31.3 kHz	62.5 kHz	125 kHz	500 kHz	750 kHz
0	1	1	0	$f_{CLK}/2^6$	15.6 kHz	31.3 kHz	62.5 kHz	250 kHz	375 kHz
0	1	1	1	$f_{CLK}/2^7$	7.81 kHz	15.6 kHz	31.3 kHz	125 kHz	187.5 kHz
1	0	0	0	$f_{CLK}/2^8$	3.91 kHz	7.81 kHz	15.6 kHz	62.5 kHz	93.8 kHz
1	0	0	1	$f_{CLK}/2^9$	1.95 kHz	3.91 kHz	7.81 kHz	31.3 kHz	46.9 kHz
1	0	1	0	$f_{CLK}/2^{10}$	977 Hz	1.95 kHz	3.91 kHz	15.6 kHz	23.4 kHz
1	0	1	1	$f_{CLK}/2^{11}$	488 Hz	977 Hz	1.95 kHz	7.81 kHz	11.7 kHz
1	1	0	0	$f_{CLK}/2^{12}$	244 Hz	488 Hz	977 Hz	3.91 kHz	5.86 kHz
1	1	0	1	$f_{CLK}/2^{13}$	122 Hz	244 Hz	488 Hz	1.95 kHz	2.93 kHz
1	1	1	0	$f_{CLK}/2^{14}$	61 Hz	122 Hz	244 Hz	977 Hz	1.46 kHz
1	1	1	1	$f_{CLK}/2^{15}$	30.5 Hz	61 Hz	122 Hz	488 Hz	732 Hz

注意 レジスタ設定方法の詳細については、RL78/I1D ユーザーズマニュアル ハードウェア編を参照してください。

5.6.6 IIC00 の設定

図 5.7 に IIC00 の設定のフローチャートを示します。




図 5.7 IIC00 の設定

SAU0 の動作停止

- ・シリアル・チャンネル停止レジスタ 0 (ST0)
チャンネル 0 を動作停止します

略号 : ST0

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	0	0	0	0	0	0	0	0	0	0	0	0	0	ST01	ST00
0	0	0	0	0	0	0	0	0	0	0	0	0	0	x	1

ビット 0

ST00	チャンネル 0 の動作停止トリガ
0	トリガ動作せず
1	SE00 ビットを 0 にクリアし、通信動作を停止する

IIC00 の割り込み制御

- ・割り込みマスク・フラグ・レジスタ (MK0H) の IICMK00 ビット
IIC00 の割り込みをマスクします
- ・割り込み要求フラグ・レジスタ (IF0H) の IICIF00 ビット
IIC00 の割り込み要求をマスクします
- ・優先順位指定フラグ・レジスタ (PR00H、PR10H) の IICPR000、IICPR010 ビット
IIC00 の割り込み優先度を最低に設定します

略号 : MK0H

ビット 1

IICMK00	INTIIC00 の割り込みの制御
0	割り込み処理許可
1	割り込み処理禁止

略号 : IF0H

ビット 1

IICIF00	INTIIC00 の割り込み要求フラグ
0	割り込み要求信号が発生していない
1	割り込み要求信号が発生し、割り込み要求状態

略号 : PR00H、PR10H

ビット 1

IICPR010	IICPR000	INTIIC00 の優先順位レベルの選択
0	0	レベル 0 を指定(高優先順位)
0	1	レベル 1 を指定
1	0	レベル 2 を指定
1	1	レベル 3 を指定(低優先順位)

エラー・フラグのクリア

- ・シリアル・フラグ・クリア・トリガ・レジスタ 00 (SIR00)
エラー・フラグをクリアします

略号 : SIR00 (ビット 15~ビット 8 は 0 固定)

7	6	5	4	3	2	1	0
0	0	0	0	0	FECT00	PECT00	OVCT00
0	0	0	0	0	0	1	1

ビット 1, 0

PECT00,OVCT00	エラー・フラグのクリア・トリガ
0	クリアしない
1	クリアする

チャンネル 0 動作モードの設定

- ・シリアル・モード・レジスタ 00 (SMR00)
チャンネル 0 を簡易 I2C に設定します

略号 : SMR00

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CKS00	CCS00	0	0	0	0	0	STS00	0	SIS00	1	0	0	MD002	MD001	MD000
0	0	0	0	0	0	0	0	0	0	1	0	0	1	0	0

ビット15

CKS00	チャンネル0の動作クロック(f_{MCK})の選択
0	SPS0レジスタで設定した動作クロック CK00
1	SPS0レジスタで設定した動作クロック CK01

ビット14

CCS00	チャンネル0の転送クロック(f_{TCLK})の選択
0	CKS00ビットで指定した動作クロック f_{MCK}の分周クロック
1	SCK00端子からの入力クロック f_{SCK} (CSIモードのスレーブ転送)

ビット8

STS00	スタート・トリガ要因の選択
0	ソフトウェア・トリガのみ有効
1	RxD0端子の有効エッジ(UART受信時に選択)

ビット6

SIS00	UARTモードでのチャンネル0の受信データのレベル反転の制御
0	入力される通信データは、そのまま取り込まれます。
1	入力される通信データは、反転して取り込まれます。

ビット2, 1

MD002	MD001	チャンネル0の動作モードの設定
0	0	CSIモード
0	1	UARTモード
1	0	簡易 I2Cモード
1	1	設定禁止

ビット0

MD000	チャンネル0の割り込み要因の選択
0	転送完了割り込み
1	バッファ空き割り込み

注意 レジスタ設定方法の詳細については、RL78/I1D ユーザーズマニュアル ハードウェア編を参照してください。

チャンネル 0 通信動作の設定

- ・シリアル通信動作設定レジスタ 00 (SCR00)
 タイプ 1、パリティなし、MSB ファースト、ストップ・ビット 1、8 ビット長に設定します

略号 : SCR00

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
TXE00	RXE00	DAP00	CKP00	0	EOC00	PTC001	PTC000	DIR00	0	SLC001	SLC000	0	1	DLS001	DLS000
0	0	0	0	0	0	0	0	0	0	0	1	0	1	1	1

ビット 15、14

TXE00	RXE00	チャンネル 0 の動作モードの設定
0	0	通信禁止
0	1	受信のみを行う
1	0	送信のみを行う
1	1	送受信を行う

ビット 13、12

DAP00	CKP00	CSI モードでのデータとクロックの位相選択
0	0	タイプ 1
0	1	タイプ 2
1	0	タイプ 3
1	1	タイプ 4

ビット 10

EOC00	エラー割り込み信号(INTSRE0)のマスク制御
0	エラー割り込み INTSRE0 発生を禁止する(INTSR0 が発生する)
1	エラー割り込み INTSRE0 の発生を許可する(エラー発生時、INTSR0 は発生しない)

ビット 9、8

PTC001	PTC000	UART モードでのパリティ・ビットの設定
0	0	パリティなし
0	1	0 パリティ
1	0	偶数パリティ
1	1	奇数パリティ

ビット 7

DIR00	CSI, UART モードでのデータ転送順序の選択
0	MSB ファーストで入出力を行う
1	LSB ファーストで入出力を行う

ビット 5、4

SLC001	SLC000	UART モードでのストップ・ビットの設定
0	0	ストップ・ビットなし
0	1	ストップ・ビット長 = 1 ビット
1	0	ストップ・ビット長 = 2 ビット
1	1	設定禁止

略号 : SCR00

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
TXE 00	RXE 00	DAP 00	CKP 00	0	EOC 00	PTC 001	PTC 000	DIR 00	0	SLC 001	SLC 000	0	1	DLS 001	DLS 000
0	0	0	0	0	0	0	0	0	0	0	1	0	1	1	1

ビット 1、0

DLS001	DLS000	CSI, UART モードでのデータ長の設定
0	0	通信禁止
0	1	9ビット・データ長
1	0	7ビット・データ長
1	1	8ビット・データ長

通信速度の設定

- ・シリアル・データ・レジスタ 00 (SDR00)
SCL を 200kHz に設定します

略号 : SDR00

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	1	1	1	0	1	1	0	x	x	x	x	x	x	x	x

チャンネル 0 出力の設定

- ・シリアル出力レジスタ 0 (SO0)
SCL00、SDA00 信号出力レベルを設定します

略号 : SO0

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	0	0	0	0	0	CKO 01	CKO 00	0	0	0	0	0	0	SO 01	SO 00
0	0	0	0	0	0	x	1	0	0	0	0	0	0	x	1

ビット 8

CKO00	チャンネル 0 のシリアル・クロック出力
0	シリアル・クロック出力値が “0”
1	シリアル・クロック出力値が “1”

ビット 0

SO00	チャンネル 0 のシリアル・データ出力
0	シリアル・データ出力値が “0”
1	シリアル・データ出力値が “1”

兼用ポートの設定

- ・ポート出力モード・レジスタ 5 (POM5)
N-ch オープン・ドレイン出力に設定します。
- ・ポート・レジスタ 5 (P5)
出力ラッチに 1 を設定します。
- ・ポート・モード・レジスタ 5 (PM5)
出力ポートに設定します。

略号 : POM5

7	6	5	4	3	2	1	0
0	POM56	POM55	POM54	POM53	POM52	POM51	0
0	x	1	x	x	x	x	0

ビット 5

POM55	P55 端子の出力モードの選択
0	通常出力モード
1	N-ch オープン・ドレイン出力

略号 : P5

7	6	5	4	3	2	1	0
P57	P56	P55	P54	P53	P52	P51	P50
x	1	1	x	x	x	x	x

ビット 6, 5

P56,P55	P56,P55 出カラッチの設定
0	0 を設定
1	1 を設定

略号 : PM5

7	6	5	4	3	2	1	0
PM57	PM56	PM55	PM54	PM53	PM52	PM51	PM50
x	0	0	x	x	x	x	x

ビット 6, 5

PM56,PM55	P56,P55 端子の入出力モードの選択
0	出力モード
1	入力モード

注意 レジスタ設定方法の詳細については、RL78/I1D ユーザーズマニュアル ハードウェア編を参照してください。

5.6.7 タイマ・アレイ・ユニットの設定

図 5.8 にタイマ・アレイ・ユニットの設定のフローチャートを示します。




図 5.8 タイマ・アレイ・ユニットの設定

TAU0 のリセット

- ・周辺リセット制御レジスタ 0 (PRR0)
TAU0 をリセットします

略号 : PRR0

7	6	5	4	3	2	1	0
0	0	ADCRES	0	0	SAU0RES	0	TAU0RES
0	0	x	0	0	x	0	1/0

ビット 0

SAU0RES	タイマ・アレイ・ユニットのリセット制御
0	タイマ・アレイ・ユニットのリセット解除
1	タイマ・アレイ・ユニットはリセット状態

タイマ・アレイ・ユニット 0 へのクロック供給開始

- ・周辺イネーブル・レジスタ 0 (PER0)
- タイマ・アレイ・ユニット 0 へのクロック供給を開始します

略号 : PER0

7	6	5	4	3	2	1	0
RTCWEN	0	ADCEN	0	0	SAU0EN	0	TAU0EN
x	0	x	0	0	x	0	1

ビット 0

TAU0EN	タイマ・アレイ・ユニット 0 の入力クロックの制御
0	入力クロック供給停止
1	入力クロック供給

タイマ・クロック周波数の設定

- ・タイマ・クロック選択レジスタ 0 (TPS0)
- タイマ・アレイ・ユニット 0 の動作クロックを選択

略号 : TPS0

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	0	PRS 031	PRS 030	0	0	PRS 021	PRS 020	PRS 013	PRS 012	PRS 011	PRS 010	PRS 003	PRS 002	PRS 001	PRS 000
0	0	x	x	0	0	x	x	x	x	x	x	0	0	0	0

ビット 3-0

PRS 003	PRS 002	PRS 001	PRS 000	動作クロック (CK00) の選択					
				f_{CLK}	$f_{CLK}=1\text{MHz}$	$f_{CLK}=2\text{MHz}$	$f_{CLK}=4\text{MHz}$	$f_{CLK}=16\text{MHz}$	$f_{CLK}=24\text{MHz}$
0	0	0	0	f_{CLK}	1 MHz	2 MHz	4 MHz	16MHz	24 MHz
0	0	0	1	$f_{CLK}/2$	500 kHz	1 MHz	2 MHz	8 MHz	12 MHz
0	0	1	0	$f_{CLK}/2^2$	250 kHz	500 kHz	1 MHz	4MHz	6 MHz
0	0	1	1	$f_{CLK}/2^3$	125 kHz	250 kHz	500 kHz	2 MHz	3 MHz
0	1	0	0	$f_{CLK}/2^4$	62.5 kHz	125 kHz	250 kHz	1 MHz	1.5 MHz
0	1	0	1	$f_{CLK}/2^5$	31.3 kHz	62.5 kHz	125 kHz	500 kHz	750 kHz
0	1	1	0	$f_{CLK}/2^6$	15.6 kHz	31.3 kHz	62.5 kHz	250 kHz	375 kHz
0	1	1	1	$f_{CLK}/2^7$	7.81 kHz	15.6 kHz	31.3 kHz	125 kHz	187.5 kHz
1	0	0	0	$f_{CLK}/2^8$	3.91 kHz	7.81 kHz	15.6 kHz	62.5 kHz	93.8 kHz
1	0	0	1	$f_{CLK}/2^9$	1.95 kHz	3.91 kHz	7.81 kHz	31.3 kHz	46.9 kHz
1	0	1	0	$f_{CLK}/2^{10}$	977 Hz	1.95 kHz	3.91 kHz	15.6 kHz	23.4 kHz
1	0	1	1	$f_{CLK}/2^{11}$	488 Hz	977 Hz	1.95 kHz	7.81 kHz	11.7 kHz
1	1	0	0	$f_{CLK}/2^{12}$	244 Hz	488 Hz	977 Hz	3.91 kHz	5.86 kHz
1	1	0	1	$f_{CLK}/2^{13}$	122 Hz	244 Hz	488 Hz	1.95 kHz	2.93 kHz
1	1	1	0	$f_{CLK}/2^{14}$	61 Hz	122 Hz	244 Hz	977 Hz	1.46 kHz
1	1	1	1	$f_{CLK}/2^{15}$	30.5 Hz	61 Hz	122 Hz	488 Hz	732 Hz

注意 レジスタ設定方法の詳細については、RL78/I1D ユーザーズマニュアル ハードウェア編を参照してください。

タイマ動作停止の設定

- ・タイマ・チャンネル停止レジスタ 0 (TT0)
タイマ・チャンネルの動作停止を選択

略号 : TT0

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	0	0	0	TT03H	0	TT01H	0	0	0	0	0	TT03	TT02	TT01	TT00
0	0	0	0	1	0	1	0	0	0	0	0	1	1	1	1

ビット n

TT0n	チャンネル n の動作停止トリガ
0	トリガ動作しない
1	TE0n ビットが 0 にクリアされ、カウント動作を停止する (停止トリガ発生)

タイマのカウント完了割り込みの設定

- ・割り込みマスク・フラグ・レジスタ (MK1L) の TMMK03 ビット
割り込みマスクの設定
- ・割り込み要求フラグ・レジスタ (IF1L) の TMIF03 ビット
割り込み要求フラグのクリア
- ・優先順位指定フラグ・レジスタ (PR01L、PR11L) の TMPR003、TMPR103 ビット
TM03 の割り込み優先度を最低に設定します

略号 : MK1L

ビット 5

TMMK03	割り込み処理の制御
0	割り込み処理許可
1	割り込み処理禁止

略号 : IF1L

ビット 5

TMIF03	割り込み要求フラグ
0	割り込み要求信号が発生していない
1	割り込み要求信号が発生し、割り込み要求状態

略号 : PR01L、PR11L

ビット 5

TMPR103	TMPR003	INTTM03 の優先順位レベルの選択
0	0	レベル 0 を指定(高優先順位)
0	1	レベル 1 を指定
1	0	レベル 2 を指定
1	1	レベル 3 を指定(低優先順位)

注意 レジスタ設定方法の詳細については、RL78/I1D ユーザーズマニュアル ハードウェア編を参照してください。

チャンネル 3 の動作モードの設定

- ・ タイマ・モード・レジスタ 03 (TMR03)
 - 動作クロック (f_{MCK}) の選択
 - カウント・クロックの選択
 - スタート・トリガとキャプチャ・トリガの設定
 - タイマ入力の有効エッジ選択
 - 動作モード設定

略号 : TMR03

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CKS031	CKS030	0	CCS03	SPLIT03	STS032	STS031	STS030	CIS031	CIS030	0	0	MD033	MD032	MD031	MD030
0	0	0	0	0	0	0	1	0	0	0	0	1	0	0	0

ビット 15、14

CKS031	CKS030	チャンネル 3 の動作クロック (f_{MCK}) の選択
0	0	タイマ・クロック選択レジスタ 0 (TPS0) で設定した動作クロック CK00
0	1	タイマ・クロック選択レジスタ 0 (TPS0) で設定した動作クロック CK02
1	0	タイマ・クロック選択レジスタ 0 (TPS0) で設定した動作クロック CK01
1	1	タイマ・クロック選択レジスタ 0 (TPS0) で設定した動作クロック CK03

ビット 12

CCS03	チャンネル 3 のカウント・クロック (f_{TCLK}) の選択
0	CKS031、CKS030 ビットで指定した動作クロック (f_{MCK})
1	TI03 端子からの入力信号の有効エッジ

ビット 11

SPLIT03	チャンネル 3 の 8 ビット・タイマ / 16 ビット・タイマ動作の選択
0	16 ビット・タイマとして動作
1	8 ビット・タイマとして動作

ビット 10 - 8

STS032	STS031	STS030	チャンネル 3 のスタート・トリガ、キャプチャ・トリガの設定
0	0	0	ソフトウェア・トリガ・スタートのみ有効 (他のトリガ要因を非選択にする)
0	0	1	TI00 端子入力の有効エッジを、スタート・トリガ、キャプチャ・トリガの両方に使用
0	1	0	TI00 端子入力の両エッジを、スタート・トリガとキャプチャ・トリガに分けて使用
1	0	0	マスタ・チャンネルの割り込み信号を使用 (複数チャンネル連動動作機能のスレーブ・チャンネル時)
上記以外			設定禁止

注意 レジスタ設定方法の詳細については、RL78/I1D ユーザーズマニュアル ハードウェア編を参照してください。

ビット 7 - 6

CIS031	CIS030	TI03 端子の有効エッジ選択
0	0	立ち下がリエッジ
0	1	立ち上がりエッジ
1	0	両エッジ (ロウ・レベル幅測定時) スタート・トリガ: 立ち下がリエッジ、キャプチャ・トリガ: 立ち上がりエッジ
1	1	両エッジ (ハイ・レベル幅測定時) スタート・トリガ: 立ち上がりエッジ、キャプチャ・トリガ: 立ち下がリエッジ

ビット 3 - 0

MD 033	MD 032	MD 031	MD 030	チャンネル 3 の動作モードの設定	対応する機能	TCR のカウント動作
0	0	0	1/0	インターバル・タイマ・モード	インターバル・タイマ/方形波出力/分周器機能/PWM 出力 (マスタ)	ダウン・カウント
0	1	0	1/0	キャプチャ・モード	入力パルス間隔測定	アップ・カウント
0	1	1	0	イベント・カウンタ・モード	外部イベント・カウンタ	ダウン・カウント
1	0	0	1/0	ワンカウント・モード	ディレイ・カウンタ/ワンショット・パルス出力/PWM 出力 (スレーブ)	ダウン・カウント
1	1	0	0	キャプチャ&ワンカウント・モード	入力信号のハイ/ロウ・レベル幅測定	アップ・カウント
上記以外				設定禁止		

ディレイ時間設定

- ・タイマ・データ・レジスタ 03 (TDR03)
ディレイ時間を設定

略号: TDR03

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	0	0	0	0	0	0	0	0	1	1	1	0	1	1	1

注意 レジスタ設定方法の詳細については、RL78/I1D ユーザーズマニュアル ハードウェア編を参照してください。

タイマ出力禁止設定

- ・タイマ出力モード・レジスタ 0 (TOM0L)
マスタ・モード出力に設定
- ・タイマ出力レベル・レジスタ 0 (TOL0L)
正論理出力に設定
- ・タイマ出力レジスタ 0 (TO0L)
出力を 0 に設定
- ・タイマ出力許可レジスタ 0 (TOE0L)
各チャンネルのタイマ出力許可/禁止の値設定

略号 : TOM0L

7	6	5	4	3	2	1	0
0	0	0	0	TOM03	TOM02	TOM01	0
0	0	0	0	0	x	x	0

ビット 3

TOM03	チャンネル 3 のタイマ出力モードの制御
0	マスタ・チャンネル出力モード
1	スレーブ・チャンネル出力モード

略号 : TOL0L

7	6	5	4	3	2	1	0
0	0	0	0	TOL03	TOL02	TOL01	0
0	0	0	0	0	x	x	0

ビット 3

TOL03	チャンネル 3 のタイマ出力レベルの制御
0	正論理出力(アクティブ・ハイ)
1	反転出力(アクティブ・ロウ)

略号 : TO0L

7	6	5	4	3	2	1	0
0	0	0	0	TO03	TO02	TO01	TO00
0	0	0	0	0	x	x	x

ビット 3

TO03	チャンネル 3 のタイマ出力レベルの制御
0	ロウ・レベル
1	ハイ・レベル

略号 : TOE0L

7	6	5	4	3	2	1	0
0	0	0	0	TOE03	TOE02	TOE01	TOE00
0	0	0	0	0	x	x	x

ビット 3

TOE03	チャンネル 3 のタイマ出力許可/禁止
0	カウント動作による TO03 (タイマ・チャンネル出力ビット) の動作停止。
1	カウント動作による TO03 (タイマ・チャンネル出力ビット) の動作許可。

注意 レジスタ設定方法の詳細については、RL78/I1D ユーザーズマニュアル ハードウェア編を参照してください。

5.6.8 インターバル・タイマの設定

図 5.9 にインターバル・タイマ設定のフローチャートを示します。




図 5.9 インターバル・タイマの設定

インターバル・タイマのリセット

- ・周辺リセット制御レジスタ 2(PRR2)
インターバル・タイマをリセットします

略号 : PRR2

	7	6	5	4	3	2	1	0
TMKARES	0	DOCRES	0	0	0	0	0	0
1/0	0	x	0	0	0	0	0	0

ビット 7

TMKARES	インターバル・タイマのリセット制御
0	インターバル・タイマのリセット解除
1	インターバル・タイマはリセット状態

インターバル・タイマへのクロック供給開始

- ・周辺イネーブル・レジスタ 0 (PER2)
インターバル・タイマへのクロック供給を開始します

略号 : PER2

	7	6	5	4	3	2	1	0
TMKAEN	FMCEN	DOEN	0	0	0	0	0	0
1	x	x	0	0	0	0	0	0

ビット 7

TMKAEN	12ビット・インターバル・タイマの入カクロックの制御
0	入カクロック供給停止
1	入カクロック供給

インターバル・タイマの停止

- ・12ビット・インターバル・タイマ・コントロール・レジスタ(ITMC)
インターバル・タイマの動作を停止します

略号 : ITMC

	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RINTE	0	0	0	ITCMP11~ITCMP0												
	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット15

RINTE	12ビット・インターバル・タイマの動作制御
0	カウンタ動作停止(カウント・クリア)
1	カウンタ動作開始

インターバル・タイマの割り込み制御

- ・割り込みマスク・フラグ・レジスタ (MK1H) の TMKAMK ビット
インターバル・タイマの割り込みをマスクします
- ・割り込み要求フラグ・レジスタ (IF1H) の TMKAIF ビット
インターバル・タイマの割り込み要求をクリアします
- ・優先順位指定フラグ・レジスタ (PR01H、PR11H) の TMKAPR0、TMKAPR1 ビット
インターバル・タイマの割り込み優先度を最低に設定します

略号 : MK1H

ビット2

TMKAMK	インターバル・タイマの割り込みの制御
0	割り込み処理許可
1	割り込み処理禁止

略号 : IF1H

ビット2

TMKAIF	インターバル・タイマの割り込み要求フラグ
0	割り込み要求信号が発生していない
1	割り込み要求信号が発生し、割り込み要求状態

略号 : PR01H、PR11H

ビット3

TMKAPR1	TMKAPR0	インターバル・タイマの優先順位レベルの選択
0	0	レベル0を指定(高優先順位)
0	1	レベル1を指定
1	0	レベル2を指定
1	1	レベル3を指定(低優先順位)

インターバル時間の設定

- ・12ビット・インターバル・タイマ・コントロール・レジスタ(ITMC)
インターバル時間を設定します

略号 : ITMC

	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RINTE	0	0	0	ITCMP11~ITCMP0												
	0	0	0	0	0	0	1	0	1	1	1	0	1	1	0	1

5.6.9 メイン処理

図 5.10~5.12 にメイン処理のフローチャートを示します。




図 5.10 メイン処理 (1/3)





図 5.11 メイン処理 (2/3)



128 バイトのデータを 64 バイト単位で 2 回 (k=0~1) に分けて送信する

変数 pt_txdata ← &ram_data[main_loopc+k][0] : ポインタ
変数 reg_addr ← RAM_TOP + k×0x40 : RAM アドレス

64 バイトのデータ送信処理

スレーブから NACK 応答なら LED2 を点灯する

変数 ram_valid ← TRUTH

SW が押されるまで、A/D 変換データを読み出す

i=0~15 の 16 回、A/D 変換データを読み出す

変数 pt_ram ← (uint8_t*)&g_read_data[i][0] : バッファ
変数 eg_addr ← 0x00 : A/D 変換結果を指定

4 チャネル分 (8 バイト) のデータを読み出す

スレーブから NACK 応答なら LED2 を点灯する

図 5.12 メイン処理 (3/3)

5.6.10 R_MAIN_UserInit 処理

図 5.13 に R_MAIN_UserInit 処理のフローチャートを示します。




図 5.13 R_MAIN_UserInit 処理

インターバル・タイマ起動

- ・ 12 ビット・インターバル・タイマ・コントロール・レジスタ(ITMC)
インターバル・タイマを起動します
- ・ 割り込み要求フラグ・レジスタ (IF1H) の TMKAIF ビット
インターバル・タイマの割り込み要求をクリアします
- ・ 割り込みマスク・フラグ・レジスタ (MK1H) の TMKAMK ビット
インターバル・タイマの割り込みのマスクを解除します

略号 : ITMC

	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RINTE	0	0	0	ITCMP11~ITCMP0												
	1	0	0	0	0	0	1	0	1	1	1	0	1	1	0	1

略号 : IF1H

ビット 2

TMKAIF	インターバル・タイマの割り込み要求フラグ
0	割り込み要求信号が発生していない
1	割り込み要求信号が発生し、割り込み要求状態

略号 : MK1H

ビット 2

TMKAMK	インターバル・タイマの割り込みの制御
0	割り込み処理許可
1	割り込み処理禁止

5.6.11 50ms 待ち

図 5.14 に 50ms 待ち処理のフローチャートを示します。




図 5.14 50ms 待ち処理

インターバル・タイマ再起動

- ・ 12 ビット・インターバル・タイマ・コントロール・レジスタ (ITMC)
 インターバル・タイマを停止と起動します
- ・ 割り込み要求フラグ・レジスタ (IF1H) の TMKAIF ビット
 インターバル・タイマの割り込み要求をクリアします

略号 : ITMC

	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RINTE	0	0	0	ITCMP11~ITCMP0												
0/1	0	0	0	0	0	1	0	1	1	1	0	1	1	0	1	

略号 : IF1H

ビット 2

TMKAIF	インターバル・タイマの割り込み要求フラグ
0	割り込み要求信号が発生していない
1	割り込み要求信号が発生し、割り込み要求状態

5.6.12 SW1 押下待ち処理

図 5.15 に SW1 押下待ち処理のフローチャートを示します。




図 5.15 SW1 押下待ち処理

5.6.13 RAM への送信

図 5.16 に RAM への送信処理のフローチャートを示します。




図 5.16 RAM への送信処理

5.6.14 LED への送信

図 5.17 に LED への送信処理のフローチャートを示します。




図 5.17 LED への送信処理

5.6.15 RAM からのデータ受信

図 5.18 に RAM からの受信処理のフローチャートを示します。




図 5.18 RAM からのデータ受信処理

5.6.16 A/D 変換結果のデータ受信

図 5.19 に A/D 変換結果データの受信処理のフローチャートを示します。




図 5.19 A/D 変換結果データの受信処理

5.6.17 インターバル・タイマ割り込み処理

図 5.20 にインターバル・タイマ割り込み処理のフローを示します。




図 5.20 インターバル・タイマ割り込み処理

5.6.18 IIC00 と TM03 の起動準備

図 5.21 に IIC00 と TM03 の起動準備処理のフローチャートを示します。




図 5.21 IIC00 と TM03 の起動準備処理

TM03 起動

- ・タイマ・モード・レジスタ 03 (TMR03)
チャンネル 03 のエッジ検出禁止に変更
カウント中の再トリガを許可に変更
- ・タイマ・チャンネル開始レジスタ 0 (TS0)
チャンネル 03 の動作を許可
- ・割り込みマスク・フラグ・レジスタ (MK1L) の TMMK03 ビット
TM03 の割り込みをマスクします

略号 : TMR03

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CKS031	CKS030	0	CCS03	SPLIT03	STS032	STS031	STS030	CIS031	CIS030	0	0	MD033	MD032	MD031	MD030
0	0	0	0	0	0	0	0	0	0	0	0	1	0	0	1

ビット 15、14

CKS031	CKS030	チャンネル 3 の動作クロック (f _{MCK}) の選択
0	0	タイマ・クロック選択レジスタ 0 (TPS0) で設定した動作クロック CK00

ビット 12

CCS03	チャンネル 3 のカウント・クロック (f _{CLK}) の選択
0	CKS031、CKS030 ビットで指定した動作クロック (f _{MCK})

ビット 11

SPLIT03	チャンネル 3 の 8 ビット・タイマ / 16 ビット・タイマ動作の選択
0	16 ビット・タイマとして動作

略号 : TMR03

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CKS031	CKS030	0	CCS03	SPLIT03	STS032	STS031	STS030	CIS031	CIS030	0	0	MD033	MD032	MD031	MD030
0	0	0	0	0	0	0	0	0	0	0	0	1	0	0	1

ビット 10-8

STS032	STS031	STS030	チャンネル 3 のスタート・トリガ、キャプチャ・トリガの設定
0	0	0	ソフトウェア・トリガ・スタートのみ有効 (他のトリガ要因を非選択にする)

ビット 7-6

CIS031	CIS030	TI03 端子の有効エッジ選択
0	0	立ち下がりエッジ

ビット 3-0

MD033	MD032	MD031	MD030	チャンネル 3 の動作モードの設定	対応する機能	TCR のカウント動作
1	0	0	1	ワンカウント・モード	ディレイ・カウンタ/ワンショット・パルス出力/PWM 出力 (スレーブ)	ダウン・カウント

略号 : TS0

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	0	0	0	TS03H	0	TS01H	0	0	0	0	0	TS03	TS02	TS01	TS00
0	0	0	0	0	0	0	0	0	0	0	0	1	0	0	0

ビット 3

TS03	チャンネル 03 の動作許可トリガ
0	トリガ動作しない
1	TE03 ビットが 1 にセットされ、カウント動作許可状態

略号 : MK1L

ビット 5

TMMK03	割り込み処理の制御
0	割り込み処理許可
1	割り込み処理禁止

略号 : MK0H

ビット 1

IICMK00	割り込み処理の制御
0	割り込み処理許可
1	割り込み処理禁止

注意 レジスタ設定方法の詳細については、RL78/I1D ユーザーズマニュアル ハードウェア編を参照してください。

5.6.19 データ送信起動処理

図 5.22 にデータ送信起動処理のフローチャートを示します。




図 5.22 データ送信起動処理

スレーブ・アドレス送信

- ・シリアル・データ・レジスタ 00 (SIO00)
送信データ (スレーブ・アドレス) をセットします

略号 : SIO00

7	6	5	4	3	2	1	0
0	1	1	0/1	0	0	0	0

スレーブ・アドレスは 0x60 (LED) または 0x70 (RAM) です。

5.6.20 データ受信起動処理

図 5.23 にデータ受信起動処理のフローチャートを示します。




図 5.23 データ受信起動処理

アドレス送信

- ・シリアル・データ・レジスタ 00 (SDR00) の下位 (SIO00 レジスタ)
送信データ (スレーブ・アドレス) をセットします

略号 : SIO00

7	6	5	4	3	2	1	0
0	1	1	0/1	0	0	0	1

スレーブ・アドレスは 0x61 (A/D) または 0x71 (RAM) です。

5.6.21 IIC00 送信完了待ち

図 5.24 に IIC00 送信完了待ち処理のフローチャートを示します。




図 5.24 IIC00 送信完了待ち処理

5.6.22 IIC00 状態確認

図 5.25 に IIC00 状態確認処理のフローチャートを示します。




図 5.25 IIC00 状態確認処理

5.6.23 ストップ・コンディション発行処理

図 5.26 にストップ・コンディション発行処理のフローチャートを示します。




図 5.26 ストップ・コンディション発行処理

SDA00、SCL00 信号の制御

- ・ シリアル出力レジスタ 0 (SO0) の CKO00 ビットと SO00 ビット
SDA00 信号を立ち下げます
SCL00 信号を立ち上げます
SDA00 信号を立ち上げます

略号 : SO0

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	0	0	0	0	0	CKO01	CKO00	0	0	0	0	0	0	SO01	SO00
0	0	0	0	0	0	x	0	0	0	0	0	0	0	0	0/1

ビット 0

SO00	チャンネル 0 のシリアル・データ出力
0	シリアル・データ出力値が “0”
1	シリアル・データ出力値が “1”

ビット 8

CKO00	チャンネル 0 のシリアル・クロック出力
0	シリアル・クロック出力値が “0”
1	シリアル・クロック出力値が “1”

IIC00 の送受信禁止

- ・シリアル通信動作設定レジスタ 00 (SCR00) の TXE00 ビットと RXE00 ビット
送信を禁止します
受信を禁止します

略号 : SCR00

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
TXE 00	RXE 00	DAP 00	CKP 00	0	EOC 00	PTC 001	PTC 000	DIR 00	0	SLC 001	SLC 000	0	1	DLS 001	DLS 000
0	0	0	0	0	0	0	0	0	0	0	1	0	1	1	1

ビット 15、14

TXE00	RXE00	チャンネル 0 の動作モードの設定
0	0	通信禁止
0	1	受信のみを行う
1	0	送信のみを行う

11 送受信を行う (簡易 I2C では設定禁止)

注意 レジスタ設定方法の詳細については、RL78/I1D50505050

5.6.24 5us 待ち

図 5.27 に 5us 待ち処理のフローチャートを示します。




図 5.27 5us 待ち処理

TM03 起動トリガ

- ・ 割り込み要求フラグ・レジスタ (IF1L) の TMIF03 ビット
TM03 の割り込み要求をクリアします
- ・ タイマ・チャンネル開始レジスタ 0 (TS0)
チャンネル 03 のカウント動作を開始

略号 : IF1L

ビット 5

TMIF03	割り込み要求フラグ
0	割り込み要求信号が発生していない
1	割り込み要求信号が発生し、割り込み要求状態

略号 : TS0

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	0	0	0	TS03H	0	TS01H	0	0	0	0	0	TS03	TS02	TS01	TS00
0	0	0	0	0	0	0	0	0	0	0	0	1	0	0	0

ビット 3

TS03	チャンネル 03 の動作許可トリガ
0	トリガ動作しない
1	カウント動作を開始トリガする

5.6.25 スタート・コンディション発行処理

図 5.28 にスタート・コンディション発行処理のフローチャートを示します。




図 5.28 スタート・コンディション発行処理

SO00 状態確認と立ち上げ

- ・シリアル出力レジスタ (SO0) の SO00 ビット
- SDA00 の確認及び立ち上げ

略号 : SO0

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	0	0	0	0	0	CKO01	CKO00	0	0	0	0	0	0	SO01	SO00
0	0	0	0	0	0	x	x	0	0	0	0	0	0	0	1

ビット 0

SO00	チャンネル 0 のシリアル・データ出力
0	シリアル・データ出力値が “0”
1	シリアル・データ出力値が “1”

CKO00 状態確認と立ち上げ

- ・シリアル出力レジスタ (SO0) の CKO00 ビット
SCL00 の確認及び立ち上げ

略号 : SO0

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	0	0	0	0	0	CKO01	CKO00	0	0	0	0	0	0	SO01	SO00
0	0	0	0	0	0	x	1	0	0	0	0	0	0	0	1

ビット 8

CKO00	チャンネル 0 のシリアル・クロック出力
0	シリアル・クロック出力値が “0”
1	シリアル・クロック出力値が “1”

スタート・コンディション発行

- ・シリアル出力レジスタ (SO0) の SO00 ビット
SDA00 の立ち下げ

略号 : SO0

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	0	0	0	0	0	CKO01	CKO00	0	0	0	0	0	0	SO01	SO00
0	0	0	0	0	0	x	1	0	0	0	0	0	0	0	0

ビット 0

SO00	チャンネル 0 のシリアル・データ出力
0	シリアル・データ出力値が “0”
1	シリアル・データ出力値が “1”

送信準備

- ・シリアル出力レジスタ (SO0) の CKO00 ビット
SCL00 の立ち下げ

略号 : SO0

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	0	0	0	0	0	CKO01	CKO00	0	0	0	0	0	0	SO01	SO00
0	0	0	0	0	0	x	0	0	0	0	0	0	0	0	0

ビット 8

CKO00	チャンネル 0 のシリアル・クロック出力
0	シリアル・クロック出力値が “0”
1	シリアル・クロック出力値が “1”

IIC00 送信モード設定

- ・シリアル出力許可レジスタ 0L (SOE0L) の SOE00 ビット
IIC00 出力を許可します
- ・シリアル通信動作設定レジスタ 00 (SCR00) の TXE00 ビット
IIC00 の送信を許可します
- ・シリアル・チャンネル開始レジスタ 0 (SS0) の SS00 ビット
IIC00 の動作を許可します

略号 : SOE0L

7	6	5	4	3	2	1	0
0	0	0	0	0	0	SOE01	SOE00
0	0	0	0	0	0	x	1

ビット 0

SOE00	チャンネル 0 のシリアル出力許可/停止
0	シリアル通信動作による出力停止
1	シリアル通信動作による出力許可

略号 : SCR00

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
TXE 00	RXE 00	DAP 00	CKP 00	0	EOC 00	PTC 001	PTC 000	DIR 00	0	SLC 001	SLC 000	0	1	DLS 001	DLS 000
1	0	0	0	0	0	0	0	0	0	0	1	0	1	1	1

ビット 15、14

TXE00	RXE00	チャンネル 0 の動作モードの設定
0	0	通信禁止
0	1	受信のみを行う
1	0	送信のみを行う
1	1	送受信を行う (簡易 I2C では設定禁止)

略号 : SS0L

7	6	5	4	3	2	1	0
0	0	0	0	0	0	SS01	SS00
0	0	0	0	0	0	x	1

ビット 0

SS00	チャンネル 0 の動作開始トリガ
0	トリガ動作せず
1	SE00 ビットに 1 をセットし、通信待機状態に遷移する

注意 レジスタ設定方法の詳細については、RL78/I1D ユーザーズマニュアル ハードウェア編を参照してください。

5.6.26 IIC00 動作停止処理

図 5.29 に IIC00 動作停止処理のフローチャートを示します。




図 5.29 IIC00 動作停止処理

IIC00 通信状態確認

- ・シリアル・ステータス・レジスタ 00L (SSR00L) の TSF00 ビット
通信完了を待ちます

略号 : SSR00L

7	6	5	4	3	2	1	0
0	TSF00	BFF00	0	0	FEF00	PEF00	OVF00
0	0	0	0	0	x	x	x

ビット 5

TSF00	チャンネル 0 の通信状態表示フラグ
0	通信動作停止状態または通信動作待機状態
1	通信動作状態

IIC00 動作停止

- ・シリアル出力許可レジスタ 0 (SOE0)の SOE00 ビット
IIC00 の出力を禁止します。
- ・シリアル・チャンネル停止レジスタ 0L (ST0L) の ST00 ビット
チャンネル 0 を停止します。

略号 : SOE0L

7	6	5	4	3	2	1	0
0	0	0	0	0	0	SOE01	SOE00
0	0	0	0	0	0	x	0

ビット 0

SOE00	チャンネル 0 のシリアル出力許可/停止
0	シリアル通信動作による出力停止
1	シリアル通信動作による出力許可

略号 : ST0L

7	6	5	4	3	2	1	0
0	0	0	0	0	0	ST01	ST00
0	0	0	0	0	0	x	1

ビット 0

ST00	チャンネル 0 の動作停止トリガ
0	トリガ動作せず
1	SE00 ビットを 0 にクリアし、通信動作を停止する

5.6.27 5us 待ち処理

図 5.30 に 5us 待ち処理のフローチャートを示します。




図 5.30 5us 待ち処理

タイマのカウント完了割り込みのクリア

- ・割り込み要求フラグ・レジスタ (IF1L) の TMIF03 ビット
割り込み要求フラグのクリア

略号 : IF1L

ビット 5

TMIF03	割り込み要求フラグ
0	割り込み要求信号が発生していない
1	割り込み要求信号が発生し、割り込み要求状態

TM03 カウント開始

- ・タイマ・チャンネル開始レジスタ 0 (TS0)
チャンネル 03 のカウントを開始

略号 : TS0

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	0	0	0	TS03H	0	TS01H	0	0	0	0	0	TS03	TS02	TS01	TS00
0	0	0	0	0	0	0	0	0	0	0	0	1	0	0	0

ビット 3

TS03	チャンネル 03 の動作許可トリガ
0	トリガ動作しない
1	カウント動作を開始トリガする

注意 レジスタ設定方法の詳細については、RL78/I1D ユーザーズマニュアル ハードウェア編を参照してください。

5.6.28 IIC00 割り込み処理

図 5.31 に IIC00 割り込み処理のフローを示します。




図 5.31 IIC00 割り込み処理

タイマのカウント完了割り込みのクリア

- ・ 割り込み要求フラグ・レジスタ (IF1L) の TMIF03 ビット
割り込み要求フラグのクリア

略号 : IF1L

ビット 5

TMIF03	割り込み要求フラグ
0	割り込み要求信号が発生していない
1	割り込み要求信号が発生し、割り込み要求状態

TM03 起動

- ・ タイマ・チャンネル開始レジスタ 0 (TS0)
チャンネル 03 のカウントを起動

略号 : TS0

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	0	0	0	TS03H	0	TS01H	0	0	0	0	0	TS03	TS02	TS01	TS00
0	0	0	0	0	0	0	0	0	0	0	0	1	0	0	0

ビット 3

TS03	チャンネル 03 の動作許可トリガ
0	トリガ動作しない
1	カウント動作を開始トリガする

タイマ割り込みの許可

- ・割り込みマスク・フラグ・レジスタ (MK1L) の TMMK03 ビット
割り込み要求フラグのクリア

略号 : MK1L

ビット 5

TMMK03	割り込み処理の制御
0	割り込み処理許可
1	割り込み処理禁止

注意 レジスタ設定方法の詳細については、RL78/I1D ユーザーズマニュアル ハードウェア編を参照してください。

5.6.29 TM03 割り込み処理

図 5.32～図 5.34 に TM03 割り込み処理のフローを示します。




図 5.32 TM03 割り込み処理 (1 / 3)




図 5.33 TM03 割り込み処理 (2 / 3)




図 5.34 TM03 割り込み処理 (3 / 3)

IIC00 のステータス確認

- ・シリアル・ステータス・レジスタ 00L (SSR00L) の PEF00 ビット
ACK 応答か確認

略号 : SSR00L

7	6	5	4	3	2	1	0
0	TSF00	BFF00	0	0	FEF00	PEF00	OVF00
0	x	x	0	0	x	0/1	x

ビット 1

PEF00	チャンネル 0 のパリティ・エラー検出フラグ
0	スレーブから ACK 応答
1	スレーブから NACK 応答

IIC00 エラー・フラグのクリア

- ・シリアル・フラグ・クリア・トリガ・レジスタ 00L (SIR00L)
エラー・フラグをクリアします

略号 : SIR00L

7	6	5	4	3	2	1	0
0	0	0	0	0	FECT00	PECT00	OVCT00
0	0	0	0	0	0/1	0/1	0/1

ビット 1

PECT00	チャンネル 0 のパリティ・エラー・フラグのクリア・トリガ
0	クリアしない
1	SSR00 レジスタの PEF00 ビットを 0 にクリアする

データ送信

- ・シリアル・データ・レジスタ 00 (SDR00) の下位 (SIO00 レジスタ)
送信データをセットします

略号 : SIO00

7	6	5	4	3	2	1	0
x	x	x	x	x	x	x	x

IIC00 動作停止

- ・シリアル・チャンネル停止レジスタ 0L (ST0L) の ST00 ビット
チャンネル 0 を停止します。

略号 : ST0L

7	6	5	4	3	2	1	0
0	0	0	0	0	0	ST01	ST00
0	0	0	0	0	0	0	1

ビット 0

ST00	チャンネル 0 の動作停止トリガ
0	トリガ動作せず
1	SE00 ビットを 0 にクリアし、通信動作を停止する

IIC00 動作モード変更

- ・シリアル通信動作設定レジスタ (SCR00) の TXE00 ビットと RXE00 ビット
送信を禁止し、受信を許可します。

略号 : SCR00

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
TXE 00	RXE 00	DAP 00	CKP 00	0	EOC 00	PTC 001	PTC 000	DIR 00	0	SLC 001	SLC 000	0	1	DLS 001	DLS 000
0	1	0	0	0	0	0	0	0	0	0	1	0	1	1	1

ビット 15、14

TXE00	RXE00	チャンネル 0 の動作モードの設定
0	0	通信禁止
0	1	受信のみを行う
1	0	送信のみを行う
1	1	送受信を行う (簡易 I2C では設定禁止)

IIC00 動作開始

- ・シリアル・チャンネル開始レジスタ 0L (SS0L) の SS00 ビット
チャンネル 0 を動作開始します

略号 : SS0L

7	6	5	4	3	2	1	0
0	0	0	0	0	0	SS01	SS00
0	0	0	0	0	0	0	1

ビット 0

SS00	チャンネル 0 の動作開始トリガ
0	トリガ動作せず
1	SE00 ビットに 1 をセットし、通信待機状態に移る

データ受信の起動

- ・シリアル・データ・レジスタ 00 (SDR00) の下位 (SIO00 レジスタ)
ダミー・データをセットします

略号 : SIO00

7	6	5	4	3	2	1	0
1	1	1	1	1	1	1	1

受信データの読み出し

- ・シリアル・データ・レジスタ 00 (SDR00) の下位 (SIO00 レジスタ)
受信したデータを読み出します

略号 : SIO00

7	6	5	4	3	2	1	0
x	x	x	x	x	x	x	1

ACK 応答の禁止

- ・シリアル出力許可レジスタ 0L (SOE0L) の SOE00 ビット
シリアル出力を禁止します。

略号 : SOE0L

7	6	5	4	3	2	1	0
0	0	0	0	0	0	SOE01	SOE00
0	0	0	0	0	0	x	0

ビット 0

SOE00	チャンネル 0 のシリアル出力許可 / 停止
0	シリアル通信動作による出力停止
1	シリアル通信動作による出力許可

ACK 応答の禁止

- ・シリアル出力許可レジスタ 0L (SOE0L) の SOE00 ビット
シリアル出力を禁止します。

TM03 起動

- ・タイマ・チャンネル開始レジスタ 0 (TS0)
チャンネル 03 のカウントを起動

略号 : TS0

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	0	0	0	TS03H	0	TS01H	0	0	0	0	0	TS03	TS02	TS01	TS00
0	0	0	0	0	0	0	0	0	0	0	0	1	0	0	0

ビット 3

TS03	チャンネル 03 の動作許可トリガ
0	トリガ動作しない
1	カウント動作を開始トリガする

注意 レジスタ設定方法の詳細については、RL78/I1D ユーザーズマニュアル ハードウェア編を参照してください。

6. 備考

6.1 ウェイト機能の制御

簡易 I2C にはスレーブとの同期をとるためのウェイト機能がありません。EEPROM 等のハードウェアで通信を処理しているデバイスでは問題はないのですが、マイコンをスレーブとして使用する場合にはそのままではタイミングずれが発生し、正常に通信できないことがあります。

そこで、このサンプルプログラムでは、1データの転送完了（SCL の 9 クロック目完了）ごとにマスタ側（簡易 I2C）で次の通信開始までの時間（デフォルトでは $20\mu\text{s}$ に設定）を確保することにします。

このため、INTIIC00 処理では TM03（ディレイカウント機能で使用）をトリガして、INTTM03 待ちに移行します。あらかじめ指定した回数（デフォルトでは 4 回 = $20\mu\text{s}$ ）の INTTM03 が発生したら、通信完了処理（次の通信の起動等）を行います。1データの通信完了から次の通信開始までのタイミング例を図 6.1 に示します。

ウェイトするための TM03 の割り込み回数は定数（IIC_WAIT_TIME）で指定されます。必要な場合には、スレーブの処理時間に応じて IIC_WAIT_TIME の定義を変更してください。




図 6.1 通信間のタイミング

これにより、スレーブ側では $20\mu\text{s}$ の処理時間内に処理できれば、正常に通信を行うことができます。なお、8 クロック目で止めることができないので、スレーブ側では必ず 9 クロック目でウェイト/割り込み発生に設定しておく必要があります。

また、スタート・コンディションやストップ・コンディションでも TM03 を用いて、 $5\mu\text{s}$ の時間を確保して、スレーブの処理時間を確保しています。

6.2 コード生成での設定内容

プロパティの「ファイル生成モード」の「API 関数の出力制御」を「初期化関数のみ出力する」に設定し、以下の設定を行います。

(1) クロック発生回路の設定

(a) 端子割り当て設定：そのまま確定

(b) クロック設定

- ・動作モード設定：高速メイン・モード $2.7(V) \leq VDD \leq 3.6(V)$
- ・メイン・システム・クロック (fMAIN) 設定：高速オンチップオシレータクロック (fiH)
- ・高速オンチップオシレータクロック設定：24 (MHz)
- ・中速オンチップオシレータクロック設定：動作をチェックしない
- ・高速システム・クロック設定：動作をチェックしない
- ・サブシステム・クロック (fSUB) 設定：低速内蔵発振回路クロック (fiL)
- ・低速内蔵発振クロック (fiL) 設定：周波数 15 (kHz)
- ・RTC,FMC、インターバル・タイマ、PCLBUZ 動作クロック設定：15 (fiL) (kHz)
- ・CPU と周辺クロック設定：24000 (fiH) (kHz)

(c) オンチップ・デバッグ設定

- ・オンチップ・デバッグ動作設定：使用する
- ・RRM 機能設定：使用しない
- ・セキュリティ ID 設定：セキュリティ ID を設定する
- ・セキュリティ ID 認証失敗時の設定：フラッシュ・メモリのデータを消去する

(d) リセット要因確認

- ・リセット要因を確認する関数を出力する：「チェックを」外す

(e) 安全機能：全て「使用しない」を選択

(f) データ・フラッシュ：データ・フラッシュのアクセス禁止

(2) ポートの設定

P60 と P61 を 1 出力に設定

その他のポートは（使用しない）のまま

(3) タイマの設定

(a) 一般設定 チャンネル 3：ディレイカウント機能

(b) チャンネル 3

- ・動作モード設定：16 ビット
 - ・ディレイカウント時間設定：5 μ s
- これ以外は初期状態のまま

(4) リアルタイム・クロックの設定

初期値（使用しない）のまま

(5) 周波数測定回路

初期値（使用しない）のまま

(6) 12 ビット・インターバル・タイマの設定

- ・インターバル・タイマ動作設定：使用する
 - ・インターバル時間設定：50 ms
- 上記以外は初期設定のまま

(7) 8 ビット・インターバル・タイマ

初期値(使用しない)のまま

(8) クロック出力／ブザー出力の設定

初期値（使用しない）のまま

(9) ウォッチドッグ・タイマの設定

- ・ HALT/STOP/SNOOZE モード時の動作設定：停止
- ・ ウォッチドッグ・タイマ動作設定：使用しない

(10) A/D コンバータの設定

初期値（使用しない）のまま

(11) コンパレータ

初期値（使用しない）のまま

(12) オペアンプ

初期値（使用しない）のまま

(13) シリアルの設定

(a) チャンネル チャンネル 0：IIC00 に設定

(b) IIC00 の設定

- ・ 転送レート：200000(bps)を設定

その他は初期状態のまま。

(14) データ演算回路

初期値（使用しない）のまま

(15) データ・トランスファ・コントローラ

初期値（全てチェックが外れた状態：使用しない）のまま

(16) イベントリンクコントローラ

初期値（全てチェックが外れた状態：使用しない）のまま

(17) 割り込みの設定

全て初期値（チェックなし）のまま

(18) キー割り込み機能

全て初期値（チェックなし）のまま

(19) 電圧検出回路の設定

- ・ 電圧検出動作設定：使用する
- ・ 動作モード設定：リセットモード
- ・ 検出電圧設定：2.75 (V)

7. サンプルコード

サンプルコードは、ルネサス エレクトロニクスホームページから入手してください。

8. 参考ドキュメント

RL78/I1D ユーザーズマニュアル ハードウェア編 (R01UH0474J)

RL78 ファミリ ユーザーズマニュアル ソフトウェア編 (R01US0015J)

(最新版をルネサス エレクトロニクスホームページから入手してください。)

テクニカルアップデート/テクニカルニュース

(最新の情報をルネサス エレクトロニクスホームページから入手してください。)

ホームページとサポート窓口

ルネサス エレクトロニクスホームページ

<http://japan.renesas.com/>

お問合せ先

<http://japan.renesas.com/inquiry>

改訂記録

Rev.	発行日	改訂内容	
		ページ	ポイント
1.00	2016.11.15		新規作成

製品ご使用上の注意事項

ここでは、マイコン製品全体に適用する「使用上の注意事項」について説明します。個別の使用上の注意事項については、本ドキュメントおよびテクニカルアップデートを参照してください。

1. 未使用端子の処理

【注意】未使用端子は、本文の「未使用端子の処理」に従って処理してください。

CMOS製品の入力端子のインピーダンスは、一般に、ハイインピーダンスとなっています。未使用端子を開放状態で動作させると、誘導現象により、LSI周辺のノイズが印加され、LSI内部で貫通電流が流れたり、入力信号と認識されて誤動作を起こす恐れがあります。未使用端子は、本文「未使用端子の処理」で説明する指示に従い処理してください。

2. 電源投入時の処置

【注意】電源投入時は、製品の状態は不定です。

電源投入時には、LSIの内部回路の状態は不確定であり、レジスタの設定や各端子の状態は不定です。

外部リセット端子でリセットする製品の場合、電源投入からリセットが有効になるまでの期間、端子の状態は保証できません。

同様に、内蔵パワーオンリセット機能を使用してリセットする製品の場合、電源投入からリセットのかかる一定電圧に達するまでの期間、端子の状態は保証できません。

3. リザーブアドレス（予約領域）のアクセス禁止

【注意】リザーブアドレス（予約領域）のアクセスを禁止します。

アドレス領域には、将来の機能拡張用に割り付けられているリザーブアドレス（予約領域）があります。これらのアドレスをアクセスしたときの動作については、保証できませんので、アクセスしないようにしてください。

4. クロックについて

【注意】リセット時は、クロックが安定した後、リセットを解除してください。

プログラム実行中のクロック切り替え時は、切り替え先クロックが安定した後に切り替えてください。

リセット時、外部発振子（または外部発振回路）を用いたクロックで動作を開始するシステムでは、クロックが十分安定した後、リセットを解除してください。また、プログラムの途中で外部発振子

（または外部発振回路）を用いたクロックに切り替える場合は、切り替え先のクロックが十分安定してから切り替えてください。

5. 製品間の相違について

【注意】型名の異なる製品に変更する場合は、製品型名ごとにシステム評価試験を実施してください。

同じグループのマイコンでも型名が違くと、内部ROM、レイアウトパターンの相違などにより、電気的特性の範囲で、特性値、動作マージン、ノイズ耐量、ノイズ輻射量などが異なる場合があります。型名が違う製品に変更する場合は、個々の製品ごとにシステム評価試験を実施してください。

ご注意書き

1. 本資料に記載された回路、ソフトウェアおよびこれらに関連する情報は、半導体製品の動作例、応用例を説明するものです。お客様の機器・システムの設計において、回路、ソフトウェアおよびこれらに関連する情報を使用する場合には、お客様の責任において行ってください。これらの使用に起因して、お客様または第三者に生じた損害に関し、当社は、一切その責任を負いません。
2. 本資料に記載されている情報は、正確を期すため慎重に作成したのですが、誤りがないことを保証するものではありません。万一、本資料に記載されている情報の誤りに起因する損害がお客様に生じた場合においても、当社は、一切その責任を負いません。
3. 本資料に記載された製品データ、図、表、プログラム、アルゴリズム、応用回路例等の情報の使用に起因して発生した第三者の特許権、著作権その他の知的財産権に対する侵害に関し、当社は、何らの責任を負うものではありません。当社は、本資料に基づき当社または第三者の特許権、著作権その他の知的財産権を何ら許諾するものではありません。
4. 当社製品を改造、改変、複製等しないでください。かかる改造、改変、複製等により生じた損害に関し、当社は、一切その責任を負いません。
5. 当社は、当社製品の品質水準を「標準水準」および「高品質水準」に分類しており、各品質水準は、以下に示す用途に製品が使用されることを意図しております。
標準水準： コンピュータ、OA機器、通信機器、計測機器、AV機器、
家電、工作機械、パーソナル機器、産業用ロボット等
高品質水準： 輸送機器（自動車、電車、船舶等）、交通用信号機器、
防災・防犯装置、各種安全装置等
当社製品は、直接生命・身体に危害を及ぼす可能性のある機器・システム（生命維持装置、人体に埋め込み使用するもの等）、もしくは多大な物的損害を発生させるおそれのある機器・システム（原子力制御システム、軍事機器等）に使用されることを意図しておらず、使用することはできません。たとえ、意図しない用途に当社製品を使用したことによりお客様または第三者に損害が生じても、当社は一切その責任を負いません。なお、ご不明点がある場合は、当社営業にお問い合わせください。
6. 当社製品をご使用の際は、当社が指定する最大定格、動作電源電圧範囲、放熱特性、実装条件その他の保証範囲内でご使用ください。当社保証範囲を超えて当社製品をご使用された場合の故障および事故につきましては、当社は、一切その責任を負いません。
7. 当社は、当社製品の品質および信頼性の向上に努めていますが、半導体製品はある確率で故障が発生したり、使用条件によっては誤動作したりする場合があります。また、当社製品は耐放射線設計については行っておりません。当社製品の故障または誤動作が生じた場合も、人身事故、火災事故、社会的損害等を生じさせないよう、お客様の責任において、冗長設計、延焼対策設計、誤動作防止設計等の安全設計およびエージング処理等、お客様の機器・システムとしての出荷保証を行ってください。特に、マイコンソフトウェアは、単独での検証は困難なため、お客様の機器・システムとしての安全検証をお客様の責任で行ってください。
8. 当社製品の環境適合性等の詳細につきましては、製品個別に必ず当社営業窓口までお問合せください。ご使用に際しては、特定の物質の含有・使用を規制するRoHS指令等、適用される環境関連法令を十分調査のうえ、かかる法令に適合するようご使用ください。お客様がかかる法令を遵守しないことにより生じた損害に関し、当社は、一切その責任を負いません。
9. 本資料に記載されている当社製品および技術を国内外の法令および規則により製造・使用・販売を禁止されている機器・システムに使用することはできません。また、当社製品および技術を大量破壊兵器の開発等の目的、軍事利用の目的その他軍用用途に使用しないでください。当社製品または技術を輸出する場合は、「外国為替及び外国貿易法」その他輸出関連法令を遵守し、かかる法令の定めるところにより必要な手続を行ってください。
10. お客様の転売等により、本ご注意書き記載の諸条件に抵触して当社製品が使用され、その使用から損害が生じた場合、当社は何らの責任も負わず、お客様にご負担して頂きますのでご了承ください。
11. 本資料の全部または一部を当社の文書による事前の承諾を得ることなく転載または複製することを禁じます。

注1. 本資料において使用されている「当社」とは、ルネサス エレクトロニクス株式会社およびルネサス エレクトロニクス株式会社とその総株主の議決権の過半数を直接または間接に保有する会社をいいます。

注2. 本資料において使用されている「当社製品」とは、注1において定義された当社の開発、製造製品をいいます。



ルネサスエレクトロニクス株式会社

■営業お問合せ窓口

<http://www.renesas.com>

※営業お問合せ窓口の住所は変更になることがあります。最新情報につきましては、弊社ホームページをご覧ください。

ルネサス エレクトロニクス株式会社 〒135-0061 東京都江東区豊洲3-2-24（豊洲フォレストシア）

■技術的なお問合せおよび資料のご請求は下記へどうぞ。
総合お問合せ窓口：<http://japan.renesas.com/contact/>