

彈性雙端電壓模式及電壓前饋 PWM 控制器

ISL6740A 是增強型 ISL6740 雙端電壓模式 (PWM) 控制器具備內置電壓前饋功能。它的引腳以及性能与 ISL6740 兼容，与現有設計能混合替换。

電壓前饋控制能夠補償輸入電壓變化無須反饋控制環路的干預。這個功能對於輸出電壓會隨輸入電壓而變化的未調總線轉換器以及 DC 變壓器能有效地降低其輸出電壓變化幅度。除了具備電壓前饋補償的特點，ISL6740A 具有一個相當靈活的振蕩器，這個振蕩器能提供精确的頻率，占空比以及死區時間控制。死區時間低于 40nS 能輕易地被實現。

這個先進的 BiCMOS 設計不但兼容了低工作電流，可調振蕩頻率高達 1MHz, 可調軟啟動，內部及外界過溫保護，故障指示以及一個雙向 SYNC 信號。這個 SYNC 信號能允許振蕩器與并聯單元或外界振蕩器同步而降低噪聲。

定购资料

零件號碼	溫度範圍 (°C)	包裝	包裝圖號#
ISL6740AIVZA (Note)	-40 to 105	16 Ld TSSOP (Pb-free)	M16.173A

Add -T suffix to part number for tape and reel packaging.

NOTE: Intersil Pb-free products employ special Pb-free material sets; molding compounds/die attach materials and 100% matte tin plate termination finish, which are RoHS compliant and compatible with both SnPb and Pb-free soldering operations. Intersil Pb-free products are MSL classified at Pb-free peak reflow temperatures that meet or exceed the Pb-free requirements of IPC/JEDEC J STD-020.

主要特點

- 輸入電壓前饋補償
- 精確的占空比及死區時間控制
- 可調延遲過流切斷及再啟動
- 可調短絡切斷及啟動
- 可調振蕩頻率高達 2MHz
- 雙向同步控制
- 可調輸入電源欠壓切斷保護
- 精確的容差遍及輸入、負載和溫度範圍
- 可調軟啟動
- 故障指示
- 95µA 啟動電流
- 內部過溫保護
- 系統過溫保護使用熱敏電阻或者熱傳感器
- 不含鉛，以及 ELV, WEEE, and RoHS Compliant


應用

- 電信和信息電源
- 無線基站電源
- 檔案服務器電源
- 工業動力系統
- DC 變壓器以及總線轉換器


插腳引線

ISL6740A (QSOP)


頂視圖




內部電路結構



典型應用電路 – 48V 輸入總線轉換器, 9V@10A 輸出



典型應用電路 – 36V – 75V 輸入, 12V @ 8A 穩壓輸出



額定值

Supply Voltage, V_{DD} ----- GND - 0.3V to +20.0V
 OUTA, OUTB, Signal Pins ----- GND - 0.3V to V_{REF}
 V_{REF} ----- GND - 0.3V to 6.0V
 Peak GATE Current----- 0.5A
 ESD Classification
 Human Body Model (Per MIL-STD-883 Method 3015.7)-----1500V
 Charged Device Model (Per EOS/ESD DS5.3, 4/14/93)-----1000V

運行條件

Supply Voltage Range (Typical)-----9V-16VDC
 Temperature Range
 ISL6740AIVx ----- -40°C to 105°C

CAUTION: Stress above those listed in "Absolute Maximum Ratings" may cause permanent damage to the device. This is a stress only rating and operation of the device at these or any other conditions above those indicated in the operational section of this specification is not implied.

Notes:

- 1) θ_{JA} is measured with the component mounted on a low effective thermal conductivity test board in free air. See Tech Brief TB379 for details.
- 2) All voltages are with respect to GND.

熱性能的資料

Thermal Resistance Junction to Ambient (Typical) θ_{JA} (°C/W)
 16 Lead TSSOP (Note 1)-----102
 Maximum Junction Temperature -----55°C to 150°C
 Maximum Storage Temperature -----65°C to 150°C
 Maximum Lead Temperature (Soldering 10s)-----300°C
 (TSSOP – Lead Tips Only)

Electrical Specifications					
Recommended Operating Conditions, Unless Otherwise Noted. Refer to Block Diagram and Typical Application Schematic. 9V < V _{DD} < 20V, R _{TD} = 51.1kΩ, R _{TC} = 10.0 kΩ, C _T = 470pF, T _A = -40°C to 105°C (Note 3), Typical values are at T _A = 25°C.					
PARAMETER	TEST CONDITIONS	MIN	TYP	MAX	UNITS
SUPPLY VOLTAGE					
Start-Up Current, I _{DD}	V _{DD} < START Threshold	-	95	140	µA
Operating Current, I _{DD}	R _{LOAD} , C _{OUTA,B} = 0	-	5	8	mA
	C _{OUTA,B} = 1nF	-	7	12	mA
UVLO START Threshold		6.5	7.25	8	V
UVLO STOP Threshold		6	6.75	7.5	V
Hysteresis		0.35	0.5	0.75	V
REFERENCE VOLTAGE					
Overall Accuracy	I _{VREF} = 0, -20mA	4.9	5	5.05	V
Long Term Stability	T _A = 125°C, 1000 hours (Note 4)	-	3	-	mV
Fault Voltage		4.1	4.55	4.75	V
V _{REF} Good Voltage		4.25	4.75	V _{REF} - 0.05	V
Hysteresis		75	165	250	mV
Operational Current (source)		-20	-	-	mA
Operational Current (sink)		5	-	-	mA
Current Limit		-25	-	-100	mA
CURRENT SENSE					
Current Limit Threshold	V _{ERROR} = V _{REF}	0.55	0.6	0.65	V
CS to OUT Delay		-	35	50	ns
CS Sink Current		-	10	-	mA
Input Bias Current		-1	-	1	µA
SCSET Input Impedance		1	-	-	Ω
SC Setpoint Accuracy		-	10	-	%

電氣規範		Electrical Specifications							
Recommended Operating Conditions, Unless Otherwise Noted. Refer to Block Diagram and Typical Application Schematic.									
$9V < V_{DD} < 20V$, $R_{TD} = 51.1k\Omega$, $R_{TC} = 10.0 k\Omega$, $C_T = 470pF$, $T_A = -40^\circ C$ to $105^\circ C$ (Note 3), Typical values are at $T_A = 25^\circ C$. (continued)									
PARAMETER	TEST CONDITIONS	MIN	TYP	MAX	UNITS				
PULSE WIDTH MODULATOR									
V_{ERROR} Input Impedance		400	-	-	k Ω				
Minimum Duty Cycle	$V_{ERROR} < C_T$ Valley Voltage	-	-	0	%				
Maximum Duty Cycle	$V_{ERROR} > 4.75V$, $V_{UV/FF} = 2.5V$ (Note 6)		83	-	%				
	$R_{TD} = 5.11k\Omega$, $R_{TC} = 25.5k\Omega$, $C_T = 220pF$	-	99	-	%				
V_{ERROR} to PWM Comparator Input Gain	(Note 4)	-	0.4	-	V/V				
C_T to PWM Comparator Input Gain	(Note 4)	-	0.4	-	V/V				
SS to PWM Comparator Input Gain	(Note 4)	-	0.5	-	V/V				
OSCILLATOR									
Frequency Accuracy	$T_A = 25^\circ C$ (Note 7)	333	351	369	kHz				
Frequency Variation with V_{DD}	$T_A = 105^\circ C$, $ (F_{20V} - F_{9V})/F_{9V} $, $UV/FF = 2.00V$ (Note 4)	-	0.1	0.4	%				
	$T_A = 25^\circ C$, $ (F_{20V} - F_{9V})/F_{9V} $, $UV/FF = 2.00V$	-	0.1	0.3	%				
	$T_A = -40^\circ C$, $ (F_{20V} - F_{9V})/F_{9V} $, $UV/FF = 2.00V$ (Note 4)	-	0.2	0.7	%				
Frequency Variation with $V_{UV/FF}$	$T_A = 25^\circ C$, $ (F_{4.25V} - F_{2.00V})/F_{2.00V} $				%				
	$V_{DD} = 9V$	-	1.2	3	%				
	$V_{DD} = 20V$	-	1.2	3	%				
Temperature Stability	$V_{UV/FF} = 2.0V$, $V_{DD} = 9V$ (Note 4)	-	0.5	1.5	%				
Charge Current Gain		1.88	2	2.12	mA/mA				
Discharge Current Gain		45	55	65	mA/mA				
C_T Valley Voltage	Static operation	0.75	0.8	0.85	V				
C_T Peak Voltage (Static Operation)	Static operation								
	$V_{UV/FF} = 2.00V$	2.3	2.4	2.5	V				
	$V_{UV/FF} = 4.25V$	4.1	4.2	4.3	V				
SYNCHRONIZATION									
Input High Threshold (V_{IH}), Minimum		4	-	-	V				
Input Low Threshold (V_{IL}), Maximum		-	-	0.8	V				
Input Impedance		-	4.5	-	k Ω				
Input Frequency Range	(Note 4)	0.6x Free Running	-	Free Running	Hz				
Input Pulse Width	(Note 4)	100	-	-	ns				
High Level Output Voltage (V_{OH})	$I_{LOAD} = -1mA$	-	4.5	-	V				
Low Level Output Voltage (V_{OL})	$I_{LOAD} = 10mA$	-	-	100	mV				
SYNC Output Current	$V_{OH} > 2.0V$ (Note 4)	-10	-	-	mA				
SYNC Output Pulse Duration (minimum)	(Notes 4, 5)	250	-	400	ns				
SYNC Advance	SYNC rising edge to GATE falling edge, $C_{OUT/A/B} = C_{SYNC} = 100pF$ (Note 4)		5		ns				

電氣規範		Electrical Specifications									
Recommended Operating Conditions, Unless Otherwise Noted. Refer to Block Diagram and Typical Application Schematic.											
$9V < V_{DD} < 20V$, $R_{TD} = 51.1\text{k}\Omega$, $R_{TC} = 10.0\text{k}\Omega$, $C_T = 470\text{pF}$, $T_A = -40^\circ\text{C}$ to 105°C (Note 3), Typical values are at $T_A = 25^\circ\text{C}$.											
SOFTSTART											
Charging Current	SS = 2V	-45	-55	-75	μA						
SS Clamp Voltage		4.35	4.5	4.65	V						
Sustained Overcurrent Threshold Voltage	Charged Threshold minus:	0.2	0.25	0.3	V						
Overcurrent/Short Circuit Discharge Current	SS = 2V	13	18	23	μA						
Fault SS Discharge Current	SS = 2V	-	10	-	mA						
Reset Threshold Voltage		0.25	0.27	0.33	V						
FAULTS											
Fault High Level Output Voltage (V_{OH})	$I_{LOAD} = -10\text{mA}$	2.85	3.5	-	V						
Fault Low Level Output Voltage (V_{OL})	$I_{LOAD} = 10\text{mA}$	-	0.4	0.9	V						
Fault Rise Time	$C_{LOAD} = 100\text{pF}$ (Note 4)	-	15	-	ns						
Fault Fall Time	$C_{LOAD} = 100\text{pF}$ (Note 4)	-	15	-	ns						
OUTPUTS											
High Level Output Voltage (V_{OH}) Low Level Output Voltage (V_{OL})	V_{REF} - OUTA or OUTB, $I_{OUT} = -50\mu\text{A}$, 1mS duration, $C_{VREF} = 1.0\mu\text{F}$	-	0.5	1	V						
	OUTA or OUTB - GND, $I_{OUT} = 50\text{mA}$, 1ms duration, $C_{VREF} = 1.0\mu\text{F}$	-	0.5	1	V						
Rise Time	$C_{GATE} = 1\text{nF}$, $V_{DD} = 15\text{V}$ (Note 4)	-	50	100	ns						
Fall Time	$C_{GATE} = 1\text{nF}$, $V_{DD} = 15\text{V}$ (Note 4)	-	40	80	ns						
THERMAL PROTECTION											
Thermal Shutdown	(Note 4)	135	145	155	°C						
Thermal Shutdown Clear	(Note 4)	120	130	140	°C						
Hysteresis, Internal Protection	(Note 4)	-	15	-	°C						
OTS											
Threshold		2.375	2.5	2.625	V						
Hysteresis, Switched Current Amplitude		18	25	30	μA						
UV/FF Undervoltage Inhibit/Feed Forward											
Input Voltage Low/Inhibit Threshold		0.97	1	1.03	V						
Hysteresis, Switched Current Amplitude		7	10	15	μA						
Input High Clamp Voltage		4.8	-	-	V						
Input Impedance		1	-	-	MΩ						
FF Gain	V_{RTD}/V_{FF} , V_{RTC}/V_{FF}	0.78	0.8	0.82	V/V						
Maximum Control Voltage		4.2	-	V_{REF}	V						

NOTES:

3. Specifications at -40°C and 105°C are guaranteed by 25°C test with margin limits.
4. Guaranteed by design, not 100% tested in production.
5. SYNC pulse width is the greater of this value or the C_T discharge time.
6. This is the maximum duty cycle achievable using the specified values of R_{TC} , R_{TD} , and C_T . Larger or smaller maximum duty cycles may be obtained using other values for these components. See Equations 2-4.
7. The oscillator frequency is affected by the tolerance of the timing components used. In particular, parasitic capacitance at the C_T pin introduced by layout, leads, and probes, etc. will lower the frequency.

典型性能曲線圖




FIGURE 1 REFERENCE VOLTAGE vs. TEMPERATURE




FIGURE 2 CT DISCHARGE CURRENT GAIN vs RTD CURRENT




FIGURE 3 DEADTIME (DT) vs CAPACITANCE




FIGURE 4 DEADTIME (DT) vs FREQUENCY

各管腳簡介

V_{DD}

V_{DD}是控制器的電源輸入端。要優化抗擾度，用一個陶瓷電容器盡可能靠近並搭接在V_{DD}和GND引腳。

總電源電流，I_{DD}，將取決於輸出端OUTA和OUTB的負載狀況。總I_{DD}電流是靜態電流和平均輸出電流的總和，平均輸出電流的大小取決於已知工作頻率F_{sw}，以及輸出負載電容電荷，Q，平均輸出電流可以用以下的公式來計算：

$$I_{OUT} = 2 \cdot Q \cdot F_{sw} \quad A \quad EQ. 1$$

SYNC

雙向同步信號是用來協調多系統的工作頻率。通過連接每個單元的SYNC引腳在一起或者利用外界主控時鐘可以取得同步。不管使用某種同步方法，振蕩器的定時電容，C_T，是必須使用的。在平行單元中具備最高振蕩器頻率的單元將起主導控制作用。

R_{TC}

這是振蕩器的定時電容的充電電流控制引腳。在這個引腳和GND之間搭接一個電阻。通過這個電阻的電流將會決定充電荷電流的大小。充電電流通常是這個電流的二倍。PWM的最大接通時間是由定時電容的充電時間所決定的。這個引腳的電壓通常是UV/FF引腳電壓的80%。

R_{TD}

這是振蕩器的定時電容的放電電流控制引腳。在這個引腳和GND之間搭接一個電阻。通過這個電阻的電流將會決定放電電流的大小。放電電流通常是這個電流的50倍。PWM的最大死區時間是由定時電容的放電時間所決定的。這個引腳的電壓通常是UV/FF引腳電壓的80%。

C_T

振蕩器的定時電容可以搭接在這個引腳和GND之間。

V_{ERROR}

這個引腳是PWM比較器的反相輸入端。占空比是由此引腳的誤差電壓來控制。增大這個信號會增加占空比。外界誤差信號放大器或光耦合器可以用來驅動這個電壓節點。

ISL6740A具有內置軟啟動的功能是通過在誤差信號上作電壓鉗位來實現軟啟動。

OTS

這個引腳是過溫切斷比較器的同相輸入端。這個引腳的輸入信號會與一個內設的臨界電壓V_{REF}/2相比較。如果這個引腳電壓超出臨界電壓，指示故障並且輸出會被抑制直到故障被排除。滯後是用一個25μA開關電流來產生。改變進入這個引腳的源阻抗可以用來改變滯后的大小。

OTS可以用監察除了溫度以外的參數，比如電壓。OTS比較器可以用在任何需求高精度監察功能的信號。

FAULT

無論何時當輸出OUTA和OUTB被抑制時，FAULT信號會指示高。過溫，輸入電壓欠壓切斷，V_{REF}欠壓切斷，或是過流或短路切斷都會產生故障指示。當輸出被抑制時，故障指示可以用來抑制同步整流器。

故障指示是三態輸出並且在軟啟動時呈高阻抗。在軟啟動時從V_{REF}搭接一個上拉電阻或是從GND搭接一個下拉電阻將會決定故障信號的狀態。這個特點使得設計者在軟啟動時能夠採用故障信號去允許或抑制同步整流器。

UV/FF

這是欠壓監察及電壓前饋輸入引腳。在電壓輸入源及GND之間搭接一個電阻分壓器將會決定欠壓鎖定臨界以及為電壓前饋補償提供電壓感應功能。

UV/FF信號與內置1V臨界值比較決定其切斷條件。當其電壓高於1V，電壓前饋電路使用此信號來調制振蕩器的斜升幅度。

CS

這是電流感應比較器的輸入端。過流比較器的標稱臨界值設置在0.6V。

輸出的任一端被終止會導致CS引腳與GND引腳短路。由於電流取樣的內部阻抗，由於內部時鐘與外部電源開關之間的延遲，可以在輸入端串聯一個電阻。這個延遲可能會導致在電流信號仍然有效時CS信號被放電。如果電流感應源是低阻抗，電功率耗損會增加。

超過過流臨界將引發延遲的切斷過程。一旦過流狀況被檢測，軟啟動的充電源會被抑制。軟啟動電容會開始通過25mA電流源放電，如果放電小於4.25V時(持續過流臨界)，切斷產生並且OUTA和OUTB輸出將會被拉低。當軟啟動電壓達到0.27V時(重設臨界)，軟啟動將開始。

在延遲的切斷控制可以重設之前，過流狀況必須缺席50μs。如果過流狀況停止，在達到切斷臨界之前又經過50μs，切斷不會發生。軟啟動充電流會重新開始並且軟啟動電壓可以允許恢復。

GND

器件上所有功能和電源地都以這個引腳為基準。由於高峰值電流以及高頻運行，低阻抗佈局是很有必要的。高度推薦使用接地面以及短線跡。

OUTA and OUTB

這兩個輸出端是用來提供交替式半周期運行。每個輸出能夠為驅動邏輯級場效應晶體管MOSFET或者是MOSFET驅動器

提供0.5A峰值電流。為了防止過沖或下沖電壓，每個輸出端提供非常低的阻抗。

VREF

這是 5.00V 的基准電壓輸出端，且有+1-2%的容差遍及輸入、負載和溫度範圍。可連接 0.047μF 至 2.2μF 的低 ESR 電容至 GND 以作濾波這輸出所需。使用電容在這個範圍之外可能會引起振蕩。

SS

在這個引腳與 GND 之間連接一個軟啟動時序電容能夠控制軟啟動的時間。這個電容值能夠決定在軟啟動時工作同期上升的速度，控制過流切斷的延遲，以及過流和短路再起動的周期。

SCSET

這個引腳是用來設定與短路相應的占空比臨界。從 R_{TC} 到 GND, V_{REF} 到 GND, R_{TD} 到 GND 搭接一個分壓電阻器，或者是 0V 到 2V 的電壓也可以用來調節 SCSET 的臨界。如果使用從 R_{TC} 或 R_{TD} 的分壓電阻器，到地的阻抗會影響振蕩器的時序，所以在選擇振蕩器時序元件時必須考慮這個因素。

連接 SCSET 引腳到地會抑制短路切斷的功能。

功能概述

主要特點

ISL6740A 最適用於需用精確占空比和死區控制的低成本電壓前饋電壓模式橋型變換器。它有許多保護和控制的性能，一個相當具有彈性並需要极少外部元件的設計是可以實現的。其性能包括：電壓前饋補償控制，可調軟啟動，過流保護，過熱保護，雙向同步整流器輸出，故障指示和可調振蕩器頻率。

振蕩器

ISL6740A 通過改變電阻和電容可調振蕩器頻率高達 2MHz，可以用兩個電阻和一個電容來編調。使用三個時序元件，R_{TC}, R_{TD}, 以及 C_T 將會為設置振蕩器頻率帶來更大的彈性以及精度。

開關周期是定時電容充電和放電時間之和。充電時間由 R_{TC} 和 C_T 決定，而放電時間取決於 R_{TD} 和 C_T。

$$T_C \approx 0.5 \cdot R_{TC} \cdot C_T \quad S \quad EQ. 2$$

$$T_D \approx 0.02 \cdot R_{TD} \cdot C_T \quad S \quad EQ. 3$$

$$T_{SW} = T_C + T_D = \frac{1}{F_{SW}} \quad S \quad EQ. 4$$

式中：T_C 和 T_D 分別是充電和放電時間，T_{SW} 是振蕩器固定周期；F_{SW} 是振蕩器頻率。一個輸出的開關周期等於二個振蕩器周期。由於每個傳輸延遲約為 10ns，因此實際時間比所計算的時間稍微長。這個延遲直接增加到開關時間，且引起定時電容峰值和谷電壓門限過沖，因而增大了定時電容峰-峰的電壓。另外，如果使用非常低的充電和放電電流，時間誤差將會因 C_T 引腳處的輸入阻抗而增加。

最大占空比 (D) 和死區時間百分比 (DT) 可用以下公式計算：

$$D = \frac{T_C}{T_{SW}} \quad EQ. 5$$

$$DT = 1 - D \quad EQ. 6$$

圖 3 和 4(第 8 頁)描繪了死區時間及振蕩器頻率與時序元件的關係。

實現同步操作

這個振蕩器可以與在 SYNC 引腳上的外部時鐘振蕩器取得同步或者連接多個 IC 的 SYNC 引腳在一起。如果使用一個外部主時鐘信號，振蕩器自由運行頻率應該比所需的同步頻率慢 10%。外部主時鐘信號的頻寬必須大於 20nS。在起先 60% 的振蕩器開關周期內，SYNC 電路將不會對外部信號起反應。

SYNC 輸入端是邊緣觸發，它的脈寬將不會影響振蕩器的運行。但是死區時間會被 SYNC 頻率所影響。在 SYNC 輸出端上加高頻信號會縮短死區時間。縮短的原因是由於時序電容的充電周期被外部 SYNC 脈沖過早地中斷了。所以當放電周期開始時，時序電容並沒有充電完畢。只有在使用外界主時鐘振蕩器或是並聯單元使用不同操作頻率時才有這個問題。

實現軟啟動運作

軟啟動是使用一個外部電容和內部電流電源來工作的。軟啟動降低啟動期間的壓力和浪涌電流。

啟動時，軟啟動電路限制誤差電壓(V_{ERROR} 引腳)非直接地等於軟啟動電壓。與許多實現不同，軟啟動實際上並非鉗位誤差輸入電壓。而是通過 PWM 比較器的兩個反向輸入端的較低電壓端來控制的。

輸出脈寬隨著軟啟動電容電壓增加而增加。這使軟啟動期間的占空比可從零增加到調整脈寬。當軟啟動電壓超過 PWM 比較器輸入端的誤差電壓，軟啟動完成。軟啟動開始於起動或因故障而復位時，或過流/短路切斷。軟啟動電壓鉗位於 4.5V。

除非是動態故障(參考故障條件 See Fault Conditions)，故障輸出信號在軟啟動時是

高阻抗。建議在軟啟動時使用 V_{REF} 上拉電阻或是 GND 下拉電阻來取得所需的故障狀態。

用 SS 引腳為失效輸入端來實現輸出截止。把 SS 拉低於 0.25V 使所有輸出降低。用漏極開路方式聯接失效信號于 SS 引腳。

門級驅動器

這些輸出端可灌出和吸入 0.5A 峰值電流，但是由於 5V 驅動電壓限制，這些輸出主要是為了能使用 MOSFET 驅動器。為了限制通過 IC 的峰值電流，建議在 IC 的推拉輸出 (OUTA 或 OUTB 引腳) 及 MOSFET 門級之間加一個外部電阻。這個串聯小電阻同時也能衰減任何由 PCB 板的線跡寄生電感與 IC 的輸入電容引起振。

欠壓監察、抑制和電壓前饋

UV/FF 輸入是用於輸入源欠壓鎖定以及抑制功能，並且用來為電壓前饋補償作電壓讀出。

如果電壓節點低於 1.00V，欠壓切斷故障會發生。這個現象可能是低電源電壓或者是為了抑制輸出，有意地把這個引腳接地。磁滯是由 10µA 交換電流源產生。這個電流源只是在欠壓/抑制故障時有效；否則這個電流源是無效的而且不會影響這個節點電壓。磁滯的大小是由外部分壓電阻器阻抗來決定的。如果這個阻抗導致太小磁滯，在 UV 引腳和分壓器之間可以串聯一個電阻，這個電阻可以用來增加磁滯。當欠壓/抑制故障消除時軟啟動開始工作。

由交換電流源及外部阻抗而產生的電壓磁滯通常很小，主要是因為必須使用大比例的分壓電阻器才能使輸入電壓遞減到欠壓臨界的範圍。在 UV 輸入與地之間挾接一個小電容可以幫助噪聲濾波。




Figure 5

UV HYSTERESIS

隨著 V_{IN} 臨近欠壓狀況，臨界電壓是

$$V_{IN(DOWN)} = \frac{R1 + R2}{R2} \quad V \quad EQ. 7$$

磁滯電壓, $\Delta(V)$, 是

$$\Delta V = 10^{-5} \cdot (R1 + R3 \cdot (\frac{R1 + R2}{R2})) \quad V \quad EQ. 8$$

將 R3 設置為零將導致最小磁滯電壓，

$$\Delta V = 10^{-5} \cdot R1 \quad V \quad EQ. 9$$

隨著 V_{IN} 從欠壓狀況增加，臨界電壓是

$$V_{IN(UP)} = V_{IN(DOWN)} + \Delta V \quad V \quad EQ. 10$$

通過電壓前饋補償技術，輸出電壓隨輸入源電壓的變化可以被消除。通過使用電壓前饋，基於輸入電壓的變化，占空比可以被直接調制。無需使用閉環反饋系統。電壓前饋電路使用 UV/FF 引腳上的電壓來調制振蕩器的斜升幅度，這樣的調節將不會對振蕩器的頻率以及死區時間帶來影響。電壓前饋能夠在 3:1 輸入電壓範圍內工作。




Figure 6 FEED FORWARD BEHAVIORS

UV/FF 引腳上的電壓是 0.8 與 R_{TC} 和 R_{TD} 輸出引腳的乘積。這個電壓與 C_T 谷臨界電壓 (0.8V) 之和產生 C_T 峰值電壓。當 UV/FF 電壓變化時，C_T 峰值電壓和 C_T 充放電流都會變化，而且都直接與三者本身變化成比例。其結果是在 C_T 上產生頻率固定的振幅調制的鋸齒波形。

隨著 UV 的電壓的增大 C_T 電壓振幅會從 1.6V 變化到 4.2V。UV 臨界電壓將決定 C_T 的最小振幅以及對應最大占空比的運行。

對於未調總線轉換器和 DC 變壓器來講，電壓前饋可以補償輸入電壓的變化而無需應用閉環反饋網路。從 V_{REF} 到 V_{ERROR} 的分壓電阻器設置前饋控制電壓。舉例來說，如果最小工作電壓所需的占空比是 90% 的話，

$$V_{ERROR} = D_{MAX}(V_{UV/FF} \cdot 0.8) + 0.8 \quad V \quad EQ. 11$$

$$= 0.9(1.0 \cdot 0.8) + 0.8 = 1.52$$

過流保護

ISL6740A 有兩種過流保護技巧。一種用于輕微過流，一種用于嚴重超負載。它們分別是過流保護和短路保護。

過流運作

軟啟動周期完成后，過流延遲關斷保護才啟動。如果檢測出過流情況，軟啟動充電電流電源就會中止，且軟啟動電容通過 $15\ \mu\text{A}$ 電源放電。同時， $50\ \mu\text{s}$ 一次觸發定時器被激活。過流情況停止后，在 $50\ \mu\text{s}$ 時間內，如果軟啟動電容放電至 4.25V ，輸出停止且發出故障信號。這種狀態持續到軟啟動電壓降至 270mV ，開始新軟啟動周期。如果在軟啟動電壓降至 4.25V 前，且過流情況停止至少 $50\ \mu\text{s}$ ，軟啟動充電電流會恢復正常運作，軟啟動電壓會復位。




FIGURE 7 PULSE-BY-PULSE OC BEHAVIOR DURING SS

圖 7 顯示了在軟啟動(SS)期間的過流狀態。盡管存在過流情況，軟啟動(SS)周期完成前是不會發生關斷。在軟啟動周期內只有峰值電流限制運作。如果軟啟動周期完成后仍存在過流情況，就會啟動延遲過流關斷，如圖 8 所示。




FIGURE 8 OC SHUTDOWN BEHAVIOR

圖 8 描繪了典型的延遲過流關斷狀態。一旦 SS 放電至 4.25V ，輸出就中止并保持此狀態直至 SS 放電至 0.27V ，新的軟啟動周期開始。

如果關斷前過流情況停止，軟啟動電壓則會復位。如圖9所示。當負載降低于過流門限值且在 $50\ \mu\text{s}$ 時間內軟啟動電容沒有跌落低于 4.25V ，過流情況會消除，軟啟動電壓復位。




FIGURE 9 OC RECOVERY PRIOR TO SHUTDOWN

過流(OC)關斷時間會因在 V_{REF} 和 SS 間加接一電阻而增加。此電阻值必須足夠大，才不會超過 SS 放電電流的最小值。例如使用一個 $422\text{k}\Omega$ 電阻會產生一股小的電流注入 SS，有效地降低放電電流。這樣大約會增加一倍的關斷(OFF)時間。外部上拉電阻也會減少 SS 的時間，因而在選擇 SS 電容值時應該考慮它的影響。




FIGURE 10 MODIFYING OC SHUTDOWN TIMING

在 V_{REF} 和 SS 間用一低阻的電阻也可鎖住過流(OC)關斷。如果 SS 放電不低於 SS 重設門限值，IC 不會從過流故障中復位。此電阻值必須足夠低，最大放電電流才不會把 SS 拉低於 0.33V 。例如一個 $200\text{k}\Omega$ 電阻可阻止 SS 放電低於約 0.4V 。而且外部上拉電阻會減少 SS 的時間，因而在選擇 SS 電容值時應該考慮它的影響。

短路運作

如果輸出電流增加超出過流門限值，峰值電流限制會降低占空比。占空比會因負載電流的增加而繼續增加。電流過流限制和降低占空比的同時發生即為短路。

用 SCSET 輸入可調整界定短路情況的占空比的降幅。在 R_{TD} ， R_{TC} 或 V_{REF} 和 GND 間的電阻分割器到 R_{CSET} 設置一個與定

時電容, C_T 的電壓相比較的門限值. 1/2 的電阻分割器電壓与低至短路可存在的占空比相一致.

$$D_{SC} = \frac{V_{SCSET}}{2} \cdot D_{MAX} \quad EQ. 12$$

式中 D_{SC} 是最大的短路占空比, V_{SCSET} 是 SCSET 的供應電壓, D_{MAX} 是最大占空比. 如果在過流脈沖檢測出之前定時電容電壓不超過門限值, 就會發生短路. 若在 32 個振蕩周期內發生 8 次短路就會引起關斷. 一旦發生關斷, SS 會通過 $15\mu A$ 電流源放電. 當 SS 達到 $0.27V$ 時, 新的軟啟動周期開始.

鎖住關斷可用如過流部分所述的同樣方法來實現. 軟啟動周期完成后, 短路關斷保護才啟動. 連接 SCSET 到 GND 可防止短路關斷.

如果用 R_{TC} 或 R_{TD} 作為分割器的電壓源, 由于 R_{TC} 和 R_{TD} 電流源決定定時電容的充電和放電電流, 所以 SCSET 分割器的影響必須包括在定時計算之內. 典型地, R_{TC} 或 R_{TD} 和 GND 間的電阻是由兩個中端連接于 SCSET 的串聯電阻組成.

或者, SCSET 的電壓可設在 $0V$ 和 $2V$ 之間. 此電壓的 $1/2$ 決定了電流限制時短路的最大占空比的百分比. 例如, 若最大占空比是 95% , 供應到 SCSET 的電壓為 $1V$, 那么短路占空比是 47.5% .

故障情況

下列任何一種情況都會引起故障:

- V_{REF} 跌落低于 $4.65V$
- UV 跌落低于 $1.00V$
- 觸發內熱保護
- OTS 故障

當檢測出任何一種上述故障時, OUTA 和 OUTB 輸出就會中止. 出現故障, 軟啟動電容會迅速地放電. 當故障清除后以及軟啟動電壓低于復位臨限時, 一個軟啟動周期將重新運作.

在軟啟動周期內故障是高阻抗的, 除非出現故障.

因過流或短路情況而關斷同樣會引起故障, 但軟啟動電容不會迅速放電. 軟啟動電容放電為額定的 $15\mu A$ 時會延遲新的軟啟動周期. 這可降低間隔的重複次數和保持平均電流至最小值.


過熱保護

過熱保護的方法有兩種. 第一種方法是用一內熱傳感器保護器件芯片結溫不超出 $145^{\circ}C$, 热遲滯約 $15^{\circ}C$.

第二種方法是用一參考值為 $2.5V(V_{REF}/2)$ 的內部比較器. 比較器的非反相輸入可通過 OTS 引腳進入. 热敏電阻或者熱傳感器應安置于適當位置并連于 OTS 引腳. 典型值為 $25\mu A$ 的開關電流源可產生熱遲滯. 這電流源僅存在于過熱 (OT) 故障

期間. 否則它是不存在和不影響結電壓. 外部電阻分割器阻抗影響熱遲滯的大小. 可用正溫度系數(PTC)或負溫度系數(NTC)的熱敏電阻. 若需要 NTC 的熱敏電阻, 可用正 R_1 代替. 若需要 PTC, 則可用正 R_2 代替. 使固定電阻等于在所需溫度的熱敏電阻值來設置增加溫度的門限值.

$V_{TH} \uparrow = 2.5V$ and $R_1 = R_2$ (HOT)



OTS HYSTERESIS

FIGURE 11 OTS HYSTERESIS

用與所需復位溫度相一致的熱敏電阻值來確定熱遲滯電阻值, R_3 ,

$$R_3 = \frac{10^5 \cdot (R_1 - R_2) - R_1 \cdot R_2}{R_1 + R_2} \quad \Omega \quad EQ. 13$$

若不需熱遲滯電阻, $R_3 = 0$, 而復位溫度的熱敏電阻值可由下列式確定,

$$R_1 = \frac{2.5 \cdot R_2}{2.5 - 10^{-5} \cdot R_2} \quad \Omega \text{ (NTC)} \quad EQ. 15$$

$$R_2 = \frac{2.5 \cdot R_1}{2.5 + 10^{-5} \cdot R_1} \quad \Omega \text{ (PTC)} \quad EQ. 16$$


OTS 的其它用途

OTS 比較器也可用作除上述建議外的其它監測信號. 它可用于監測任何電壓信號要如上述反應. 例如輸入和輸出電壓監測.

接地要求

為使這個器件能理想地工作, 應該要仔細布局. 特別是應用一個好的接地面, V_{DD} 和 V_{REF} 必須以一個好的高頻電容直接旁接到地 GND.

Thin Shrink Small Outline Plastic Packages (TSSOP)



Notes:

1. These package dimensions are within allowable dimensions of JEDEC MO-153-AB, Issue E.
2. Dimensioning and tolerancing per ANSI Y14.5M-1982.
3. Dimension "D" does not include mold flash, protrusions or gate burrs. Mold flash, protrusion and gate burrs shall not exceed 0.15mm (0.006 inch) per side.
4. Dimension "E1" does not include interlead flash or protrusions. Interlead flash and protrusions shall not exceed 0.15mm (0.006 inch) per side.
5. The chamfer on the body is optional. If it is not present, a visual index feature must be located within the crosshatched area.
6. "L" is the length of terminal for soldering to a substrate.
7. "N" is the number of terminal positions.
8. Terminal numbers are shown for reference only.
9. Dimension "b" does not include dambar protrusion. Allowable dambar protrusion shall be 0.08mm (0.003 inch) total in excess of "b" dimension at maximum material condition. Minimum space between protrusion and adjacent lead is 0.07mm (0.0027 inch).
10. Controlling dimension: MILLIMETER. Converted inch dimensions are not necessarily exact. (Angles in degrees).

M16.173A 16 LEAD THIN SHRINK SMALL OUTLINE PLASTIC PACKAGE

SYMBOL	INCHES		MILLIMETERS		NOTES
	MIN	MAX	MIN	MAX	
A	-	0.043	-	1.1	-
A1	0.002	0.006	0.05	0.15	-
A2	0.033	0.037	0.85	0.95	-
b	0.0075	0.012	0.19	0.3	9
c	0.0035	0.008	0.09	0.2	-
D	0.193	0.201	4.9	5.1	3
E1	0.169	0.177	4.3	4.5	4
e	0.026 BSC		0.65 BSC		-
E	0.246	0.256	6.25	6.5	-
L	0.02	0.028	0.5	0.7	6
E	0.246	0.256	6.25	6.5	-
N	16		16		7
α	0°	8°	0°	8°	-

Rev.1 2/02

All Intersil U.S. products are manufactured, assembled and tested utilizing ISO9000 quality systems.

Intersil Corporation's quality certifications can be viewed at www.intersil.com/design/quality.

Intersil products are sold by description only. Intersil Corporation reserves the right to make changes in circuit design, software and/or specifications at any time without notice. Accordingly, the reader is cautioned to verify that data sheets are current before placing orders. Information furnished by Intersil is believed to be accurate and reliable. However, no responsibility is assumed by Intersil or its subsidiaries for its use; nor for any infringements of patents or other rights of third parties which may result from its use. No license is granted by implication or otherwise under any patent or patent rights of Intersil or its subsidiaries.

For information regarding Intersil Corporation and its products, see www.intersil.com