图像
Sugako Otani
RX CPU Chief Architect

您好,我从事CPU架构开发已经很长时间了,今天的主题是“瑞萨RXv2 Core已超过5.0 CoreMark/MHz。它是如何达实现的?”请和我来一探究竟。近年来,很多更复杂的处理如人工智能都使用微控制器来执行。性能已成为关键要求。

您可能想知道“ RX(32位CISC)的性能如何?”我们将介绍其CoreMark基准。CoreMark基准并不古老,自2009年开始使用,和去年迎来10周年的RX同岁。

图像
coremark
图像
eembc-benchmarks

您将通过CoreMark分数了解RX的高性能。为了发挥CPU硬件的能力,高效的编译器是必不可少的。我们一直在通过CPU体系结构和编译器来提高RX的性能。

RXv2(2nd gen core, 于2014年推出)是世界领先的、超过4.0 CoreMark / MHz的用于微控制器的CPU内核。从那时起至今已有七年了,终于通过瑞萨高性能编译器达到了5.05 CoreMark / MHz!RXv2 Core是双重管道架构,基于DSP功能指令和微代码高性能指令等RX特有的架构。瑞萨电子的专业工程师非常了解此架构,因此他们能够在过去7年中改进编译器,以实现出色的性能结果。RX超越了ARM 和RISC内核的性能,顺便一提RX旗舰内核RXv3更是达到了5.90 CoreMark / MHz。您感到惊喜吗?

图像
performance-chart

RX的高性能是编译器和CPU之间良好协作的结果。回顾近十年来的RX开发,“光阴似箭”。在未来十年,我们将开发什么处理器?

单击此处以获取有关RX CPU的更多信息。
单击此处访问EMMBC网站

Log in or register to post comments