「アナログIP」ではアナログIPとデータコンバータIPとなり、クロック機能となる多種な高速PLLやコンパレータで使用する12-bit DAC、SAR ADCや温度センサIPなどがあります。

下記の一部のIPは設計受託となります。詳細はお問合せください。

機能 IP名称 プロセス
(もしくはSoft macro)
ステータス ドキュメント お問合せ
クロック 4.1GHz Multiplying PLL TSMC 16nm 準備中
(要問合せ)
pdf_icon_for_table.png メールでのお問合せ
4GHz Fractional PLL TSMC 28nm 準備中
(要問合せ)
pdf_icon_for_table.png
1.8GHz SSCG PLL (HPC+) TSMC 28nm 準備中
(要問合せ)
pdf_icon_for_table.png
1.4GHz Deskew PLL TSMC 28nm 準備中
(要問合せ)
pdf_icon_for_table.png
1.7GHz Multiplying PLL TSMC 28nm 準備中
(要問合せ)
pdf_icon_for_table.png
5GHz Multiplying PLL TSMC 28nm 準備中
(要問合せ)
pdf_icon_for_table.png
1.8GHz SSCG PLL (HPM/HPC) TSMC 28nm 準備中
(要問合せ)
pdf_icon_for_table.png
1.68GHz Deskew PLL TSMC 28nm 準備中
(要問合せ)
pdf_icon_for_table.png
1.25GHz Multiplying PLL TSMC 40nm 準備中
(要問合せ)
pdf_icon_for_table.png
1.056GHz SSCG PLL TSMC 40nm 準備中
(要問合せ)
pdf_icon_for_table.png
コンバータ 2ch 12-bit R-2R DAC w/ buffer (3us) TSMC 40nm 準備中
(要問合せ)
pdf_icon_for_table.png メールでのお問合せ
2ch 8-bit R-String DAC (2uA) TSMC 40nm 準備中
(要問合せ)
pdf_icon_for_table.png
12-bit SAR ADC (1.8V, 0.5us)
Process : TSMC CLN28HPM/HPC
Available metallization technologies :4X2Y2R+AP RDL
TSMC 28nm 準備中
(要問合せ)
pdf_icon_for_table.png
12-bit SAR ADC (1.8V, 0.5us)
Process : TSMC CLN28HPC+
Available metallization technologies :5X2Y2R_UT+AP RDL
TSMC 28nm 準備中
(要問合せ)
pdf_icon_for_table.png
12-bit SAR ADC (3V, 0.4us)
Process : TSMC CLN40LP
Available metallization technologies :4X2Y1Z+AP
TSMC 40nm 準備中
(要問合せ)
pdf_icon_for_table.png
12-bit SAR ADC (3V, 0.4us)
Process : TSMC CLN40LP
Available metallization technologies :4X2Z+AP
TSMC 40nm 準備中
(要問合せ)
pdf_icon_for_table.png
温度センサ等 Temp. Sensor (with ADC) TSMC 28nm 準備中
(要問合せ)
pdf_icon_for_table.png メールでのお問合せ
Temp. Sensor (with analog output buffer) TSMC 28nm 準備中
(要問合せ)
pdf_icon_for_table.png
Temp. Sensor (with analog output buffer) TSMC 40nm 準備中
(要問合せ)
pdf_icon_for_table.png
Voltage Detector (3ch) TSMC 40nm 準備中
(要問合せ)
pdf_icon_for_table.png
High Speed Comparator TSMC 40nm 準備中
(要問合せ)
pdf_icon_for_table.png
Low Power Comparator TSMC 40nm 準備中
(要問合せ)
pdf_icon_for_table.png
OPAMP TSMC 40nm 準備中
(要問合せ)
pdf_icon_for_table.png
Analog Switch w/ Gate Voltage Booster TSMC 40nm 準備中
(要問合せ)
pdf_icon_for_table.png