従来の10倍の画像処理能力!セキュリティ機能強化で安心・安全なネットワーク接続を実現。画像認識アプリのキーデバイス

概要

RZ/A2Mは、HMI(ヒューマン・マシン・インタフェース)、中でもカメラを使ったアプリケーションに適しています。モバイル機器で広く使われているMIPIカメラインタフェースに対応し、入力画像を高速処理するDRP(Dynamically Reconfigurable Processor)を搭載。またイーサネットを2チャネル搭載するとともに、暗号ハードウェアアクセラレータによりセキュリティを強化。安心かつ安全な高速ネットワーク接続が可能になり、家電から産業機器まで幅広いシステムの画像認識アプリケーションに適用できます。

DRP Technology and Applications

Get Started Using RZ/A2M

特長

項目 RZ/A2M
品名/用途/パッケージ 176 ピン R7S921040VCBG
Industry usage etc.
176-ピンBGA (13mm×13mm)
0.8mm ピッチ
256 ピン R7S921041VCBG
Industry usage etc.
256-ピンBGA (11mm×11mm)
0.5mm ピッチ
R7S921051VCBG
Industry usage etc.
256-ピンBGA (11mm×11mm)
0.5mm ピッチ
272 ピン R7S921042VCBG
Industry usage etc.
272-ピンBGA (17mm×17mm)
0.8mm ピッチ
R7S921052VCBG
Industry usage etc.
272-ピンBGA (17mm×17mm)
0.8mm ピッチ
324 ピン R7S921043VCBG
Industry usage etc.
324-ピンBGA (19mm×19mm)
0.8mm ピッチ
R7S921053VCBG
Industry usage etc.
324-ピンBGA (19mm×19mm)
0.8mm ピッチ
電源電圧 3.3V/1.8V/1.2V
最大動作周波数 528MHz
CPUコア Arm® Cortex®-A9 (with Jazelle® and NEON搭載)
内蔵RAM 大容量メモリ:4Mバイト
(ビデオ表示用/ワーク領域用、内128Kバイトをデータ保持用と共用)
キャッシュメモリ 1次キャッシュメモリ:64Kバイト (命令32K/データ32K分離、TLB128エントリ)
2次キャッシュメモリ:128Kバイト (CoreLink Level 2 Cache Controller L2C-310搭載)
外部メモリ バスクロック最大132MHz
バスステートコントローラにより、SRAM、バイト選択付きSRAM、SDRAM、バーストROM (クロック同期/クロック非同期) との直結が可能。
また、アドレス/データマルチプレクスI/O (MPX) インタフェースをサポート。
アドレス空間:64 Mバイト x6
データバス幅:外部8/16ビット
グラフィックス機能 ビデオディスプレイコントローラ (1チャネルの映像入力と1チャネルのパネル出力対応 (LVDS対応))
スプライトエンジン
キャプチャエンジンユニット (CMOSカメラインタフェース)
歪み補正エンジン ×1 チャネル (守秘契約要)
2D描画エンジン
MIPI CSI-2 インタフェース
JPEGコーデックユニット
オーディオ機能 シリアルサウンドインタフェース× 4チャネル
ルネサスSPDIFインタフェース
タイマ機能 多機能16ビットタイマ (MTU3) × 8チャネル、32ビットタイマx1チャネル
32ビットOSタイマ×3チャネル
汎用PWMタイマ 32ビット×8チャネル
ウォッチドッグタイマ
リアルタイムクロック
コネクティビティ機能 USB2.0 ホスト/ファンクションモジュールx2チャネル (ホストまたはファンクションを選択可能)
SD/MMCホストインタフェース×2チャネル (SDカードのライセンスを取得していることが必要)
NANDフラッシュメモリインタフェース
イーサネットコントローラx2チャネル (10Mbps/100Mbps転送、IEEE802.3準拠PHYインタフェースMIIおよびRMIIに対応)
SPI マルチI/O バスコントローラ×1チャネル (1チャネルにマルチI/O (Single/Dual/Quad) 対応のシリアルフラッシュメモリ2個まで接続可能/1個のHyperFlashと接続可能、CPUからの直接実行対応)
HyperBusコントローラ
Octaメモリコントローラ
16段FIFO付シリアルコミュニケーションインタフェース (SCIF) ×5 チャネル (調歩同期式とクロック同期式の2方式のシリアル通信が可能)
シリアルコミュニケーションインタフェース ×2 チャネル (スマートカードインタフェース、IrDA規格1.0対応)
ルネサスシリアルペリフェラルインタフェース ×3 チャネル
I2Cバスインタフェース×4 チャネル
コントローラエリアネットワーク (CAN) ×2 チャネル (CAN-FD対応)
システム・アナログ機能 クロック発振器(CPG):PLL内蔵、最大44逓倍、SSCG回路内蔵
ダイレクトメモリアクセスコントローラ ×16 チャネル
割り込みコントローラ (with Arm® PrimeCell® Generic Interrupt Controller [GIC-400]搭載)
A/D変換器 (12ビット分解能) ×8 チャネル
デバッグインタフェース
CoreSightアーキテクチャ採用
JTAG標準端子配置
オプション機能 ダイナミック リコンフィギュアラブル プロセッサ (DRP)
セキュア機能 (Trusted Secure IP) (守秘契約要)
ブートモード ブートモード0:CS0空間に接続されたメモリ (バス幅16ビット) からブート
ブートモード1:SDコントローラ内蔵NANDフラッシュメモリからブート
ブートモード2:MMCコントローラ内蔵NANDフラッシュメモリからブート
ブートモード3:SPIマルチI/Oバス空間に接続されたシリアルNORフラッシュメモリ(3.3V)からブート
ブートモード4:SPIマルチI/Oバス空間に接続されたOctaFlashからブート
ブートモード5:SPIマルチI/Oバス空間に接続されたHyperFlashからブート
ブートモード6:OctaFlash空間に接続されたOctaFlashからブート
ブートモード7:HyperFlash空間に接続されたHyerFlashからブート
低消費電力モード スリープモード
ソフトウェアスタンバイモード
ディープスタンバイモード
モジュールスタンバイモード

ピン数 / メモリサイズのラインアップ:

SRAM

4096KB
ピン数
パッケージ
176
LFBGA
256
LFBGA
272
LFBGA
324
FBGA

ブロック図

Block Diagram

*Arm、Cortex、はArm Limitedの登録商標または商標です。

CAN(Controller Area Network):独Robert Bosch GmbHが提唱している車載用のネットワーク仕様です。

その他、本リリース中の製品名やサービス名は全てそれぞれの所有者に属する商標または登録商標です。


DRP Technology and Applications

DRP technology from Renesas is special purpose hardware built into selected RZ Series MPUs that dramatically accelerates image processing algorithms by as much as 10X, or more. It combines the high performance of hardware solutions with the flexibility and expansion capability of a CPU.

Learn More About DRP Technology

DRP Library for RZ/A2M MPUs

1:51
DRPは二次元バーコードの検出、抽出を高速化し、リアルタイムなURLデコードを可能にします。
2:17
検証済みDRPライブラリを使用することにより、高速で信頼性のある認証のためのIRIS検出が可能になります。
2:05
DRPを使用するとCannyエッジ検出は、RZ/A2M搭載のCPUのみで実行した場合と比べ、 10倍以上高速に実行可能です。
1:51
DRPは二次元バーコードの検出、抽出を高速化し、リアルタイムなURLデコードを可能にします。
2:17
検証済みDRPライブラリを使用することにより、高速で信頼性のある認証のためのIRIS検出が可能になります。
2:05
DRPを使用するとCannyエッジ検出は、RZ/A2M搭載のCPUのみで実行した場合と比べ、 10倍以上高速に実行可能です。
1:51
DRPは二次元バーコードの検出、抽出を高速化し、リアルタイムなURLデコードを可能にします。
2:17
検証済みDRPライブラリを使用することにより、高速で信頼性のある認証のためのIRIS検出が可能になります。
2:05
DRPを使用するとCannyエッジ検出は、RZ/A2M搭載のCPUのみで実行した場合と比べ、 10倍以上高速に実行可能です。

関連ビデオ

4:41
Renesas RZ/A2M microprocessors offer an innovative architecture based on the ARM Cortex®-A9 processor and industry-leading 4MB of on-chip memory.
4:27
The DRP combines software re-programmability with hardware speed.
4:41
Renesas RZ/A2M microprocessors offer an innovative architecture based on the ARM Cortex®-A9 processor and industry-leading 4MB of on-chip memory.
4:27
The DRP combines software re-programmability with hardware speed.
4:41
Renesas RZ/A2M microprocessors offer an innovative architecture based on the ARM Cortex®-A9 processor and industry-leading 4MB of on-chip memory.
4:27
The DRP combines software re-programmability with hardware speed.

発注型名の見方についてはこちら

 

ソフトウェア/ハードウェア共通情報

タイトル 概要
My Renesas My Renesasに登録いただくと、各種ドキュメントの改訂情報、ツール製品などのダウンロードサービスやメールニュースなどの各種サービスをご利用いただけるようになります。
セミナー 当製品のセミナーや、学習のための情報が掲載されています。
FAQ 当製品のよくあるお問合せ、開発のヒントが掲載されています。
フォーラム ルネサスの総合コミュニティサイトです。
R-INコンソーシアム 産業分野のソリューションをルネサスおよびパートナー同士のコラボレーションで創出し、積極的な情報発信活動を行っています。

ソフトウエア設計支援情報

タイトル 概要
レジスタ定義ファイル 周辺I/Oレジスタの定義を指定した変数から使用できるよう定義するファイルです。
プログラミングにお役立てください。

 

ハードウェア設計支援情報

タイトル 概要
IBIS/BSDL IBISは、高速ボード設計に必要なシミュレーションデータで、実際のボードを作る前のシミュレーションが
可能になり、事前に波形の反射、リンギングなどの問題点の検討をすることができます。 BSDLは、JTAGのIEEE 1149.1準拠のツールの多くでサポートされているデータ入力フォーマットです。 これらのツールでは、自動テストパターン生成(ATPG) および自動テスト装置 (ATE) 機能によりテストが容易になります。
発振回路特性 以下の発振子メーカサイトからRZ/A2Mの各製品に適合する発振子とマッチング回路を参照することができます。お客様のシステムにおける最適発振回路定数が必要な場合は、発振子メーカにご依頼ください。

メインクロック用発振子:
京セラ(株): クリックして発振評価データを入手してください。
回路CADデータ,基板CADデータ 回路図CADデータ, 基板CADデータを提供しております。ぜひご利用ください。
サンプルコードとアプリケーションノートを掲載しています。各フィルタで絞込みを行えます。

下記をご確認ください

免責事項:

当サイトの情報は、当社の提携パートナーが提供する情報に基づいています。当社は、これらの情報をあくまで便宜上の目的で提供しており、当サイトのコンテンツ、サイトの変更、更新内容について、一切の責任を負いません。一部のリンクについては、当社以外のウェブサイトへリンクされており、それらのウェブサイトは当社の管理下にありません。リンク先サイトのコンテンツ、変更、更新内容に関して、当社はいかなる責任も負いません。当社は、このようなリンクをあくまで便宜上の目的で提供しており、当社ウェブサイトからのリンクに関し、リンク先サイトの内容を保証するものではありませんのでご了承ください。

当サイト上で言及されているサードパーティ製品、及びサービスに関する情報は、それが単独製品あるいはルネサス製品と関連がある場合においても、それらの製品、サービス、保証の適合性について、いかなる保証も表明もするものではありません。