RMHE41A364AGBG-120

1.1G-BIT Low Latency DRAM-III Common I/O Burst Length of 4

Product Status: 量産中

OVERVIEW

The RMHE41A184AGBG is a 67,108,864-word by 18-bit and the RMHE41A364AGBG is a 33,554,432-word by 36-bit synchronous double data rate Low Latency RAM fabricated with advanced CMOS technology using DRAM memory cell.
The Low Latency DRAM-III chip is a 1.1Gb DRAM capable of a sustained throughput of approximately 57.6 Gbps for burst length of 4 (approximately 51.2 Gbps for applications implementing error correction), excluding refresh overhead and data bus turn-around With a bus speed of 800 MHz, a burst length of 4, and a tRC of 13.75 ns, the Low Latency DRAM-III chip is capable of achieving this rate when accesses to at least 6 banks of memory are overlapped.
These products are packaged in 180-pin FCBGA.

KEY FEATURES

    • 2 cycle 800MHz DDR Muxed Address
    • Optional data bus inversion to reduce SSO, SSN, maximum I/O current, and average I/O power
    • Training sequence for per-bit deskew
    • Selectable Refresh Mode: Auto or Overlapped Refresh
    • Programmable PVT-compensated output impedance
    • Programmable PVT-compensated on-die input termination
    • PLL for improved input jitter tolerance and wide output data valid window

PARAMETRICS

Parameters
RMHE41A364AGBG-120
Basic Information
電源電圧 (V)
1.5
密度 (Mbits)
1100
アーキテクチャ
Low Latency DRAM-III
機能
Common I/O
バースト長 (ワード)
4
データ幅 (ビット)
36
最大周波数 (MHz)
800
最小周波数 (MHz)
400
tRC (ns)
13.75
動作温度 (°C)
Tc=-0 to 95
I/O電圧 (V)
1.0/1.2
Production Status
量産中

当製品のテクニカルアップデート/データシートなどドキュメントはこちら
発注型名の見方についてはこちら
ソフトウェア/ハードウェア共通情報

タイトル 概要
My Renesas My Renesasに登録いただくと、各種ドキュメントの改訂情報、ツール製品などのダウンロードサービスやメールニュースなどの各種サービスをご利用いただけるようになります。
セミナー 当製品のセミナーや、学習のための情報が掲載されています。
FAQ 当製品のよくあるお問合せ、開発のヒントが掲載されています。
フォーラム ルネサスの総合コミュニティサイトです。