概要

Description

The 71V67703 3.3V CMOS SRAM is organized as 256K x 36. The 71V67703 SRAM contains write, data, address and control registers. There are no registers in the data output path (flow-through architecture). The burst mode feature offers the highest level of performance to the system designer, as it can provide four cycles of data for a single address presented to the SRAM.

特長

  • Fast access times 7.5ns up to 117MHz clock frequency
  • LBO input selects interleaved or linear burst mode
  • Self-timed write cycle with global write control (GW), byte write
  • enable (BWE), and byte writes (BWx)
  • 3.3V core power supply
  • Power down controlled by ZZ input
  • 3.3V I/O supply (VDDQ)
  • Available in 100-pin TQFP, 119-pin BGA and 165 fpBGA packages

ドキュメント

タイトル 分類 日付
PDF194 KB
データシート
PDF4.55 MB
製品変更通知
PDF567 KB
製品変更通知
PDF24 KB
製品変更通知
PDF135 KB
製品変更通知
PDF98 KB
製品変更通知
PDF120 KB
製品変更通知
PDF194 KB
製品変更通知
PDF164 KB
製品変更通知
PDF729 KB
製品変更通知
PDF159 KB
製品変更通知
PDF290 KB
製品変更通知
PDF80 KB
製品変更通知
PDF38 KB
製品変更通知
PDF211 KB
製品変更通知
PDF26 KB
製品変更通知
PDF197 KB
製品変更通知
PDF150 KB
製品変更通知
PDF65 KB
製品変更通知
PDF138 KB
製品変更通知
PDF150 KB
製品変更通知
PDF48 KB
製品変更通知
PDF47 KB
製品変更通知
PDF274 KB
製品変更通知
PDF44 KB
製品変更通知

設計・開発

モデル

モデル

Title Type Date
モデル-IBIS

サポート