

お客様各位

カタログ等資料中の旧社名の扱いについて

2010年4月1日を以ってNECエレクトロニクス株式会社及び株式会社ルネサステクノロジが合併し、両社の全ての事業が当社に承継されております。従いまして、本資料中には旧社名での表記が残っておりますが、当社の資料として有効ですので、ご理解の程宜しくお願ひ申し上げます。

ルネサスエレクトロニクス ホームページ (<http://www.renesas.com>)

2010年4月1日

ルネサスエレクトロニクス株式会社

【発行】ルネサスエレクトロニクス株式会社 (<http://www.renesas.com>)

【問い合わせ先】 <http://japan.renesas.com/inquiry>

RENESAS TECHNICAL UPDATE

〒100-0004 東京都千代田区大手町 2-6-2 日本ビル
 株式会社 ルネサス テクノロジ
 問合せ窓口 <http://japan.renesas.com/inquiry>
 E-mail: csc@renesas.com

製品分類	MPU&MCU	発行番号	TN-SH7-A702A/J	Rev.	第1版
題名	SH7211 グループ ハードウェアマニュアルの電気的特性訂正		情報分類	技術情報	
適用製品	SH7211 グループ	対象ロット等	関連資料	SH7211 グループ ハードウェアマニュアル 第2版 RJJ09B0338-0200 (H)	
		全ロット			

拝啓、貴社益々ご清栄の事とお喜び申し上げます。

また、日頃より弊社半導体製品に格段のご愛顧を賜り深謝申し上げます。

SH7211 の電気的特性を以下の通り変更いたしますので、本内容をご配慮の上、ご使用くださいますよう、よろしくお願い申し上げます。

敬具

－ 記 －

SH7211 グループ ハードウェアマニュアル Rev. 2.00 における第17章 A/D変換器(ADC)および第27章 電気的特性の訂正につきまして、下記に詳細を示します。

1. 17.7 使用上の注意事項

【訂正前】

17.7.1 アナログ入力電圧の設定範囲

A/D変換中、アナログ入力端子 (ANn) に印加する電圧は $AVSS \leq ANn (n=0 \sim 7) \leq AVCC$ の範囲としてください。

17.7.2 AVcc、AVss と Vcc、Vss の関係

A/D変換器を使用する場合は、 $AVCC=5.0V \pm 0.5V$ 、 $AVSS=VSS$ としてください。また、A/D変換器を使用しない場合は、 $VCC \leq AVCC \leq 5.0V \pm 0.5V$ 、 $AVSS=VSS$ とし、AVCC端子をオープンにしないでください。

17.7.3 AVREF 端子の設定範囲

$AVREF=AVCC \pm 0.3V$ 、 $AVREFVSS=AVSS \pm 0.3V$ としてください。以上のことが守られない場合、LSIの信頼性に悪影響を及ぼすことがあります。

【訂正後】

17.7.1 AVcc、AVss と VccQ、VssQ の関係

A/D変換器またはD/A変換器を使用する場合は、 $AVcc=5.0V \pm 0.5V$ 、 $AVss=Vss$ としてください。また、A/D変換器およびD/A変換器を使用しない場合は、 $AVcc=VccQ$ 、 $AVss=VssQ$ とし、AVcc端子、AVss端子をオープンにしないでください。

17.7.2 AVREF 端子の設定範囲

A/D 変換器または D/A 変換器を使用する場合は、 $AVREF=4.5V\sim AV_{CC}$ 、使用しない場合は $AVREF=AV_{CC}$ とし、AVREF 端子をオープンにしないでください。

$AVREFV_{SS}$ 端子は、常に $AVREFV_{SS}=AV_{SS}$ とし、オープンにしないでください。以上のことが守られない場合、LSI の信頼性に悪影響をおよぼすことがあります。

2. 表 27.2 電源投入・切断時間推奨値の【注】5行目

【訂正前】

図 27.2 の電源投入・切断順序で、状態不定期間をなくすことができます。

【訂正後】

図 27.2 の電源投入順序で、状態不定期間をなくすことができます。

3. 図 27.2 電源投入・切断シーケンスの【注】

【訂正前】

図 27.2 電源投入・切断シーケンス

- 【注】 1. $AV_{CC}=AVREF>V_{CC}=PLL_{V_{CC}}$ とすることを推奨します。 AV_{CC} と V_{CCQ} の投入切断順序はどちらが先でも問題ありません。ただし、 AV_{CC} と $AVREF$ は常時 $AV_{CC}\pm 0.3[V]=AVREF$ となるように注意してください。 $AVREF>AV_{CC}\pm 0.3[V]$ の状態で使用すると、デバイスの信頼性低下、永久破壊となる可能性があります。
2. 端子状態および内部状態が不定にならないよう、 V_{CC} が Min. 電圧以上に到達するまで V_{CCQ} および AV_{CC} を GND 電位 0(V)とし、 V_{CCQ} 、 AV_{CC} をフローティング状態にしないでください。パワーオンリセット状態となるよう、 $/RES$ 端子にはローレベルを入力してください。なお、この場合 V_{CCQ} が Min. 電圧に到達するまで各端子がローインピーダンス状態になりますので、吸い込み電流による消費電流の増加に注意してください。

【訂正後】

図 27.2 電源投入シーケンス

- 【注】 端子状態および内部状態が不定にならないよう、 V_{CC} が Min. 電圧以上に到達するまで V_{CCQ} および AV_{CC} を GND 電位 0(V)とし、 V_{CCQ} 、 AV_{CC} をフローティング状態にしないでください。パワーオンリセット状態となるよう、 $/RES$ 端子にはローレベルを入力してください。なお、この場合 V_{CCQ} が Min. 電圧に到達するまで各端子がローインピーダンス状態になりますので、吸い込み電流による消費電流の増加に注意してください。

4. 表 27.3 DC 特性 (1) 【使用上の注意】

【訂正前】

【使用上の注意】A/D 変換器および D/A 変換器を使用しないときは、 $V_{cc} \leq AV_{cc} \leq 5.0V$ 、 $AV_{ss} = V_{ss}$ とし、 AV_{cc} 、 AV_{ss} 、 AV_{REF} 、 $AV_{REFV_{ss}}$ 端子をオープンにしないでください。

【訂正後】

【使用上の注意】A/D 変換器および D/A 変換器を使用しないときに、 AV_{cc} 、 AV_{ss} 、 AV_{REF} 、 $AV_{REFV_{ss}}$ 端子をオープンにしないでください。

5. 表 27.8 バスタイミング

【訂正前】

項 目	記号	min	max	単位	参照図
リードデータセットアップ時間 1	tRDS1	$1/2t_{CYC} + 20$	-	ns	27.12~27.18
ライトデータホールド時間 1	tWDH1	1	-	ns	27.12~27.18

【訂正後】

項 目	記号	min	max	単位	参照図
リードデータセットアップ時間 1	tRDS1	$1/2t_{CYC} + 13$	-	ns	27.12~27.18
/CS セットアップ時間	tCSS	0	-	ns	27.12~27.15
/CS ホールド時間	tCSH	0	-	ns	27.12~27.15
リードデータアクセス時間	tACC ² *	$t_{CYC} \times (n + 1.5) - 31^{*1}$	-	ns	27.12~27.15 27.17~27.18
リードストロープからのアクセス時間	tOE ² *	$t_{CYC} \times (n + 1) - 31^{*1}$	-	ns	27.12~27.15 27.17~27.18
ライトデータホールド時間 1	tWDH1	1	15	ns	27.12~27.18

【注】¹ * n はウェイト数。

² * アクセス時間が満足されていれば、tRDS1 は満足されている必要はありません。

6. 図 27.12 通常空間基本バスサイクル(ノーウェイト)

【訂正前】(ハードウェアマニュアル 第2版 図 27.12)




図 27.12 通常空間基本バスサイクル(ノーウェイト)

【訂正後】




図 27.12 通常空間基本バスサイクル(ノーウェイト)

8. 図 27.14 通常空間基本バスサイクル(外部ウェイト1挿入)

【訂正前】(ハードウェアマニュアル 第2版 図 27.14)

(図は省略)

【訂正後】




図 27.14 通常空間基本バスサイクル(外部ウェイト1挿入)

9. 図 27.15 通常空間基本バスサイクル

【訂正前】(ハードウェアマニュアル 第2版 図 27.15)

(図は省略)

【訂正後】




図 27.15 通常空間基本バスサイクル

(ソフトウェアウェイト1、外部ウェイト有効 (WM ビット=0)、アイドルサイクルなし)

11. 図 27.18 バイト選択付きSRAM バスサイクル

【訂正前】(ハードウェアマニュアル 第2版 図 27.18)

(図は省略)

【訂正後】




図 27.18 バイト選択付きSRAM バスサイクル (SW=1 サイクル、HW=1 サイクル、非同期外部ウェイト1 挿入、BAS=1 (ライトサイクルWE コントロール))

1 2. 27.4.10 IIC モジュールタイミングの表 27.15 I²C バスインタフェース 3 タイミング

【訂正前】

項 目	記号	測定条件	規格値			単位	参照図
			Min.	Typ.	Max.		
SCL,SDA 入力立ち上がり 時間	tSr		—	—	300	t _{pcyc} ^{*1}	27.48
SCL,SDA 入力立ち下がり 時間	tSr		—	—	1t _{pcyc}	ns	

【訂正後】

項 目	記号	測定条件	規格値			単位	参照図
			Min.	Typ.	Max.		
SCL,SDA 入力立ち上がり 時間	tSr		—	—	300	ns	27.48
SCL,SDA 入力立ち下がり 時間	tSr		—	—	300	ns	

1 3. 27.5 A/D 変換器特性の表 27.19、A/D 変換器特性の条件

【訂正前】

条件：V_{cc}=PLL_{Vcc}=1.4~1.6V、V_{ccQ}=3.0~3.6V、AV_{CC}=AV_{REF}=4.5V~5.5V、
 V_{ss}=PLL_{Vss}=V_{ssQ}=AV_{ss}=AV_{REFVss}=0V、T_a=-40~+85℃、
 V_{AN0-2}=0.25~AV_{cc}-0.25V、V_{AN3-7}=0V~AV_{cc}

【訂正後】

条件：V_{cc}=PLL_{Vcc}=1.4~1.6V、V_{ccQ}=3.0~3.6V、AV_{CC}=4.5V~5.5V、AV_{REF}=4.5V~AV_{CC}、
 V_{ss}=PLL_{Vss}=V_{ssQ}=AV_{ss}=AV_{REFVss}=0V、T_a=-40~+85℃、
 V_{AN0-2}=0.25~AV_{cc}-0.25V、V_{AN3-7}=0V~AV_{cc}

1 4. 27.6 D/A 変換器特性の表 27.20、D/A 変換器特性の条件

【訂正前】

条件：V_{cc}=PLL_{Vcc}=1.4~1.6V、V_{ccQ}=3.0~3.6V、AV_{CC}=4.5V~5.5V
 V_{ss}=PLL_{Vss}=V_{ssQ}=AV_{ss}=AV_{REFVss}=0V、T_a=-40~+85℃

【訂正後】

条件：V_{cc}=PLL_{Vcc}=1.4~1.6V、V_{ccQ}=3.0~3.6V、AV_{CC}=4.5V~5.5V、AV_{REF}=4.5V~AV_{CC}、
 V_{ss}=PLL_{Vss}=V_{ssQ}=AV_{ss}=AV_{REFVss}=0V、T_a=-40~+85℃

以上