

RENESAS TECHNICAL UPDATE

〒135-0061 東京都江東区豊洲 3-2-24 豊洲フォレシア
ルネサス エレクトロニクス株式会社

問合せ窓口 <http://japan.renesas.com/contact/>

E-mail: csc@renesas.com

製品分類	MPU & MCU	発行番号	TN-RX*-A137A/J	Rev.	第1版
題名	RX230 グループ、RX231 グループ ユーザーズマニュアル ハードウェア編の誤記訂正		情報分類	技術情報	
適用製品	RX230 グループ、RX231 グループ	対象ロット等	関連資料	RX230 グループ、RX231 グループ ユーザーズマニュアルハードウェア編 Rev.1.00 (R01UH0496JJ0100)	
		全ロット			

RX230 グループ、RX231 グループ ユーザーズマニュアル ハードウェア編 Rev.1.00 において、電気的特性の追加、並びに誤記の訂正がありますので、連絡いたします。

〈訂正内容〉

・ Page 291 of 1967

「12.2.1 VBATT 制御レジスタ(VBATTCCR)」にある VBTLVDLVL[1:0]ビットに以下のとおり説明を追加いたします。

【変更前】

VBTLVDLVL[1:0] ビット(VBATT 端子電圧低下検出レベル選択ビット)

VBATT 端子の電圧低下検出機能の有効時の検出電圧レベル (Vdetvbt) を選択します。

【変更後】

VBTLVDLVL[1:0] ビット(VBATT 端子電圧低下検出レベル選択ビット)

VBATT 端子の電圧低下検出機能の有効時の検出電圧レベル (Vdetvbt) を選択します。

VBTLVDLVL[1:0]ビットはVBATTDIS ビットが“0” (バッテリーバックアップ機能有効) のとき有効です。

・ Page 292 of 1967

「12.2.2 VBATT ステータスレジスタ(VBATTCSR)」にある VBTLVDMON フラグに以下のとおり説明を追加いたします。

【変更前】

VBTLVDMON フラグ(VBATT 端子電圧モニタフラグ)

VBTLVDMON フラグは、VBATT 端子が Vdetvbt を下回っているかどうかを示します。

なお VBTLVDMON フラグは、バッテリーバックアップ機能が有効 (VBATTCCR.VBATTDIS ビットが“0”) の時のみ有効です。

【変更後】

VBTLVDMON フラグ(VBATT 端子電圧モニタフラグ)

VBTLVDMON フラグは、VBATT 端子が Vdetvbt を下回っているかどうかを示します。

なお VBTLVDMON フラグは、バッテリーバックアップ機能が有効 (VBATTCCR.VBATTDIS ビットが“0”)、かつ、**VBATTCCR.VBTLVDEN ビットが“1” (VBATT 端子電圧低下検出有効) のとき有効です。**

・ Page 544 of 1967

「表 21.6 未使用端子の処理内容」を以下のとおり訂正いたします。

【変更前】

端子名	処理内容
(省略)	
ポート 0~5、 ポート A~E, H, J	・入力に設定(PORTn.PDRビット= 0)し、1 端子ごとに抵抗を介して VCC に接続(プルアップ)、 または 1 端子ごとに抵抗を介して VSS に接続(プルダウン) ^(注1) ・出力に設定(PORTn.PDRビット= 1)し、端子を開放 ^(注1、注2)
VREFH0	AVCC0 に接続
VREFLO	AVSS0 に接続


【変更後】

端子名	処理内容
(省略)	
ポート 1~3、5、 ポート A~E, H, J	・入力に設定(PORTn.PDRビット= 0)し、1 端子ごとに抵抗を介して VCC に接続(プルアップ)、 または 1 端子ごとに抵抗を介して VSS に接続(プルダウン) ^(注1) ・出力に設定(PORTn.PDRビット= 1)し、端子を開放 ^(注1、注2)
ポート 0, 4	・入力に設定(PORTn.PDRビット=0)し、1 端子ごとに抵抗を介して AVCC0 に接続(プルアップ)、 または 1 端子ごとに抵抗を介して AVSS0 に接続(プルダウン) ^(注1) ・出力に設定(PORTn.PDRビット=1)し、端子を解放 ^(注1、注2)
VREFH0	AVCC0 に接続
VREFLO	AVSS0 に接続
VREFH	AVCC0 に接続
VREFL	AVSS0 に接続


・ Page 1820 of 1967

「図 49.13 プログラムコマンドの発行フロー (E2 データフラッシュ)」を以下のとおり訂正いたします。

【変更前】



【変更後】



• Page 1873 of 1967

「表 50.1 絶対最大定格」の入力電圧の定格を以下のとおり訂正いたします。

【変更前】

項目		記号	定格値	単位
(省略)				
入力電圧	5Vトレラント対応ポート (注1)以外	V _{in}	-0.3 ~ VCC+0.3	V
	5Vトレラント対応ポート (注1)		-0.3 ~ +6.5	

【変更後】

項目		記号	定格値	単位
(省略)				
入力電圧	5Vトレラント対応ポート (注1)	V _{in}	-0.3 ~ +6.5	V
	ポート 03、05、07、 ポート 40~47		-0.3 ~ AVCC0+0.3	
	上記以外のポート		-0.3 ~ VCC+0.3	

• Page 1875 of 1967

「表 50.3 DC 特性(1)」のΔV_Tの特性を以下のとおり訂正いたします。

【変更前】

項目		記号	min	typ	max	単位	測定条件
(省略)							
シュミットトリガ 入力電圧	ポート 03、05、07、 ポート 40~47	ΔV _T	AVCC0x0.1	-	-	V	
	RIIC 入力端子 (SMBus を除く)		VCCx0.05	-	-		
	RIIC 入力端子以外		VCCx0.1	-	-		

【変更後】

項目		記号	min	typ	max	単位	測定条件
(省略)							
シュミットトリガ 入力電圧	ポート 03、05、07、 ポート 40~47	ΔV _T	AVCC0x0.1	-	-	V	
	RIIC 入力端子 (SMBus を除く)		VCCx0.05	-	-		
	ポート 12、13、16、 17、ポート B5		VCCx0.05	-	-		
	RIIC 入力端子以外		VCCx0.1	-	-		

・ Page 1881 of 1967

「図 50.3 低速動作モードの電圧依存性(参考データ)」の単位および数値を以下のとおり訂正いたします。

【変更前】

ICC(mA)

ICLK = 32MHz

【変更後】

ICC(uA)

ICLK = 32.768kHz

・ Page 1882 of 1967

「表 50.8 DC 特性(6)」の消費電流に、以下のとおり LPT 動作の増加分と IWDT 動作の増加分を追加いたします。

【変更前】

項目		記号	typ ^(注3)	max	単位	測定条件
(省略)						
消費電流 (注1)	RTC 動作の増加分 ^(注4)	I _{CC}	0.4	—	μA	RCR3.RTCDV[2:0] はドライブ能力低設定
			1.2	—		RCR3.RTCDV[2:0] はドライブ能力標準設定

【変更後】

項目		記号	typ ^(注3)	max	単位	測定条件
(省略)						
消費電流	LPT 動作の増加分	I _{CC}	0.4	—	μA	クロックソースは IWDT 専用オンチップオシレータを使用
	IWDT 動作の増加分		0.4	—		
	RTC 動作の増加分 ^(注4)		0.4	—		RCR3.RTCDV[2:0] はドライブ能力低設定
			1.2	—		

・ Page 1885 of 1967

「表 50.11 DC 特性(9)」に、以下のとおり LVD1、2 および CTSU の動作電流を追加いたします。

【変更前】

項目		記号	min	typ ^(注7)	max	単位	測定条件
アナログ電源電流	A/D 変換中 (高速変換時)	I _{AVCC}	—	0.7	1.7	mA	
(省略)							
温度センサ ^(注6)	—	I _{TEMP}	—	75	—	μA	
コンパレータ B 動作電流 ^(注6)	ウィンドウ機能有効	I _{COMP}	—	12.5	28.6	μA	
	コンパレータ高速モード(1チャンネル当り)		—	3.2	16.2	μA	
	コンパレータ低速モード(1チャンネル当り)		—	1.7	4.4	μA	

【変更後】

項目		記号	min	typ (注7)	max	単位	測定条件
アナログ電源電流	A/D変換中(高速変換時)	I _{AVCC}	—	0.7	1.7	mA	
(省略)							
LVD1、2	1チャンネル当り	I _{LVD}	—	0.15	—	μA	
温度センサ(注6)	—	I _{TEMP}	—	75	—	μA	
コンパレータB動作電流(注6)	ウィンドウ機能有効	I _{COMP}	—	12.5	28.6	μA	
	コンパレータ高速モード(1チャンネル当り)		—	3.2	16.2	μA	
	コンパレータ低速モード(1チャンネル当り)		—	1.7	4.4	μA	
CTSU動作電流	・計測期間中(CPUはスリープ) ベースクロック 2MHz 端子容量 50pF	I _{CTSU}	—	150	—	μA	

・ Page 1887 of 1967

「表 50.16 出力許容電流値(1)」を以下のとおり訂正いたします。

【変更前】

項目	記号	max	単位
(省略)			
出力 Low レベル許容電流	ポート 40~47、ポート 03、05、07 の合計	Σ _{OL}	25
	ポート 12~17、ポート 20~27、ポート 30~37、 ポート PJ3 の合計		40
(省略)			
出力 High レベル許容電流	ポート 40~47、ポート 03、05、07 の合計	Σ _{OH}	-25
	ポート 12~17、ポート 20~27、ポート 30~37、 ポート PJ3 の合計		-40

【変更後】

項目	記号	max	単位
(省略)			
出力 Low レベル許容電流	ポート 40~47、ポート 03、05、07 の合計	Σ _{OL}	40
	ポート 12~17、ポート 20~27、ポート 30~37、 ポート PJ3 の合計		40
(省略)			
出力 High レベル許容電流	ポート 40~47、ポート 03、05、07 の合計	Σ _{OH}	-40
	ポート 12~17、ポート 20~27、ポート 30~37、 ポート PJ3 の合計		-40

・ Page 1888 of 1967

「表 51.17 出力許容電流(2)」を以下のとおり訂正いたします。

【変更前】

項目	記号	max	単位	
(省略)				
出力 High レベル許容電流 (1 端子あたりの最大値)	ポート 40~47、ポート 03、05、07、ポート 36、37	I _{OH}	-0.1	
	それ以外のポート		通常出力時	-4.0
			高駆動出力時	-8.0

【変更後】

項目	記号	max	単位	
(省略)				
出力 High レベル許容電流 (1 端子あたりの最大値)	ポート 40~47、ポート 03、05、07、ポート 36、37	I _{OH}	-4.0	
	それ以外のポート		通常出力時	-4.0
			高駆動出力時	-8.0

・ Page 1889 of 1967

「表 50.18 出力電圧値(1)」を以下のとおり訂正いたします。

【変更前】

項目			記号	min	max	単位	測定条件
(省略)							
出力 High レベル	全出力端子	通常出力時	V _{OH}	VCC-0.5	—	V	I _{OH} = -0.5mA
		高駆動出力時		VCC-0.5	—		I _{OH} = -1.0mA

【変更後】

項目			記号	min	max	単位	測定条件
(省略)							
出力 High レベル	全出力端子	通常出力時	V _{OH}	AVCC0-0.5	—	V	I _{OH} = -0.5mA
				VCC-0.5	—		
		高駆動出力時		VCC-0.5	—		I _{OH} = -1.0mA

・ Page 1889 of 1967

「表 50.19 出力電圧値(2)」を以下のとおり訂正いたします。

【変更前】

項目			記号	min	max	単位	測定条件
(省略)							
出力 Low レベル	RIIC 端子	スタンダードモード	V _{OL}	—	0.4	V	I _{OL} = 3.0mA
		ファストモード		—	0.6		I _{OL} = 6.0mA
出力 High レベル	全出力端子	通常出力時	V _{OH}	VCC-0.8	—	V	I _{OH} = -1.0mA
		高駆動出力時		VCC-0.8	—		I _{OH} = -2.0mA

【変更後】

項目			記号	min	max	単位	測定条件
(省略)							
出力 Low レベル	RIIC 端子	スタンダードモード (通常駆動選択時)	V _{OL}	—	0.4	V	I _{OL} = 3.0mA
		ファストモード (高駆動出力選択時)		—	0.6		I _{OL} = 6.0mA
出力 High レベル	全出力端子	通常出力時	V _{OH}	AVCC0-0.8	—	V	I _{OH} = -1.0mA
				VCC-0.8	—		
		高駆動出力時		VCC-0.8	—		I _{OH} = -2.0mA

・ Page 1889 of 1967

「表 50.20 出力電圧値(3)」を以下のとおり訂正いたします。

【変更前】

項目			記号	min	max	単位	測定条件
(省略)							
出力 Low レベル	RIIC 端子	スタンダードモード	V _{OL}	—	0.4	V	I _{OL} = 3.0mA
		ファストモード		—	0.6		I _{OL} = 6.0mA
出力 High レベル	全出力端子	通常出力時	V _{OH}	VCC-0.8	—	V	I _{OH} = -2.0mA
		高駆動出力時		VCC-0.8	—		I _{OH} = -4.0mA


【変更後】

項目		記号	min	max	単位	測定条件	
(省略)							
出力 Low レベル	RIIC 端子	スタンダードモード (通常駆動選択時)	V _{OL}	—	0.4	V	I _{OL} = 3.0mA
		ファストモード (高駆動出力選択肢)		—	0.6		I _{OL} = 6.0mA
出力 High レベル	全出力端子	通常 出力 時	V _{OH}	AVCC0-0.8	—	V	I _{OH} = -2.0mA
				ポート 03、 05、07 ポート 40~47 上記以外	VCC-0.8		
		高駆動出力時	VCC-0.8	—	I _{OH} = -4.0mA		


・ Page 1893 of 1967

「図 50.13 高駆動出力を選択した時の V_{OH}/V_{OL}、I_{OH}/I_{OL} 電圧特性 T_a=25°C (参考データ)」を以下の通り訂正いたします。

【変更前】




【変更後】




• Page 1896 of 1967

「図 50.18 RIIC 出力端子の V_{OL} 、 I_{OL} 電圧特性 $T_a=25^\circ\text{C}$ (参考データ)」を以下の通り訂正いたします。

【変更前】



【変更後】



• Page 1898 of 1967

「表 50.21 動作周波数（高速動作モード）」の注 3 を以下のとおり訂正いたします。

【変更前】

注 3. USB クロック使用時の VCC_USB は 3.0 ～ 3.6V です。

【変更後】

注 3. USB クロック使用時の VCC_USB は 3.0 ～ 5.5V です。

• Page 1898 of 1967

「表 50.22 動作周波数（中速動作モード）」の注 3 を以下のとおり訂正いたします。

【変更前】

注 3. USB クロック使用時の VCC_USB は 3.0 ～ 3.6V です。

【変更後】

注 3. USB クロック使用時の VCC_USB は 3.0 ～ 5.5V です。

・ Page 1900 of 1967

「表 50.26 クロックタイミング」の電圧条件を以下のとおり訂正いたします。

【変更前】

項目	記号	min	typ	max	単位	測定条件
(省略)						
メインクロック発振器 発振周波数 ^(注2)	$2.4 \leq VCC \leq 3.6$	f _{MAIN}	1	—	20	MHz
	$1.8 \leq VCC < 2.4$		1	—	8	

【変更後】

項目	記号	min	typ	max	単位	測定条件
(省略)						
メインクロック発振器 発振周波数 ^(注2)	$2.4 \leq VCC \leq 5.5$	f _{MAIN}	1	—	20	MHz
	$1.8 \leq VCC < 2.4$		1	—	8	

・ Page 1940 of 1967

「表 50.57 パワーオンリセット回路、電圧検出回路特性(1)」の検出電圧を以下のとおり訂正いたします。

また、注3の誤記を訂正し、注4を削除いたします。

【変更前】

項目	記号	min	typ	max	単位	測定条件	
(省略)							
電圧検出レベル	電圧検出回路(LVD0) ^(注1)	V _{det0_0}	3.67	3.84	3.97	V	図 50.74 VCC 立ち下がり時
		V _{det0_1}	2.70	2.82	3.00		
		V _{det0_2}	2.37	2.51	2.67		
		V _{det0_3}	1.79	1.90	1.99		
電圧検出回路(LVD1) ^(注2)	電圧検出回路(LVD1)	V _{det1_0}	4.12	4.29	4.42	V	図 50.75 VCC 立ち下がり時
		(省略)					
		V _{det1_D}	1.76	1.86	1.96		
電圧検出回路(LVD2) ^(注3)	電圧検出回路(LVD2)	V _{det2_0}	4.08	4.29	4.48	V	図 50.76 VCC 立ち下がり時
		V _{det2_1}	3.85	4.14	4.35		
		V _{det2_2}	3.82	4.02	4.22		
		V _{det2_3}	3.62	3.84	4.02		

注3. 記号 Vdet2_n の n は、LV_DLV_LR.LV_D2LV_L[3:0]ビットの値です。

注4. Vdet2_0 選択は CMPA2 端子入力電圧選択時のみ使用可能で、電源電圧 (VCC) 選択時は使用できません。

【変更後】

項目	記号	min	typ	max	単位	測定条件	
(省略)							
電圧検出レベル	電圧検出回路(LVD0) ^(注1)	V _{det0_0}	3.67	3.84	3.97	V	図 50.74 VCC 立ち下がり時
		V _{det0_1}	2.70	2.82	3.00		
		V _{det0_2}	2.37	2.51	2.67		
		V _{det0_3}	1.80	1.90	1.99		
電圧検出回路(LVD1) ^(注2)	電圧検出回路(LVD1)	V _{det1_0}	4.12	4.29	4.42	V	図 50.75 VCC 立ち下がり時
		(省略)					
		V _{det1_D}	1.80	1.86	1.96		
電圧検出回路(LVD2) ^(注3)	電圧検出回路(LVD2)	V _{det2_0}	4.08	4.29	4.48	V	図 50.76 VCC 立ち下がり時
		V _{det2_1}	3.95	4.14	4.35		
		V _{det2_2}	3.82	4.02	4.22		
		V _{det2_3}	3.62	3.84	4.02		

注3. 記号 Vdet2_n の n は、LV_DLV_LR.LV_D2LV_L[1:0]ビットの値です。

• Page 1958 of 1967

「図 B 100 ピン LQFP (PLQP0100KB-B)」の寸法表を以下のとおり訂正いたします。

【変更前】

Reference Symbol	Dimension in Millimeters		
	Min	Norm	Max
D	—	14.0	—
(省略)			
A	—	—	1.6
(省略)			
θ	0°	3.5°	7°

【変更後】

Reference Symbol	Dimension in Millimeters		
	Min	Norm	Max
D	—	14.0	—
(省略)			
A	—	—	1.7
(省略)			
θ	0°	3.5°	8°

• Page 1961 of 1967

「図 E 64 ピン LQFP (PLQP0064KB-C)」の寸法表を以下のとおり訂正いたします。

【変更前】

Reference Symbol	Dimension in Millimeters		
	Min	Norm	Max
D	—	10.0	—
(省略)			
A	—	—	1.6
(省略)			
θ	0°	3.5°	7°

【変更後】

Reference Symbol	Dimension in Millimeters		
	Min	Norm	Max
D	—	10.0	—
(省略)			
A	—	—	1.7
(省略)			
θ	0°	3.5°	8°

・ Page 1963 of 1967

「図 G 48 ピン LQFP (PLQP0048KB-B)」の寸法表を以下のとおり訂正いたします。

【変更前】

Reference Symbol	Dimension in Millimeters		
	Min	Norm	Max
D	—	7.0	—
(省略)			
A	—	—	1.6
(省略)			
θ	0°	3.5°	7°

【変更後】

Reference Symbol	Dimension in Millimeters		
	Min	Norm	Max
D	—	7.0	—
(省略)			
A	—	—	1.7
(省略)			
θ	0°	3.5°	8°