

お客様各位

カタログ等資料中の旧社名の扱いについて

2010年4月1日を以ってNECエレクトロニクス株式会社及び株式会社ルネサステクノロジが合併し、両社の全ての事業が当社に承継されております。従いまして、本資料中には旧社名での表記が残っておりますが、当社の資料として有効ですので、ご理解の程宜しくお願い申し上げます。

ルネサスエレクトロニクス ホームページ (<http://www.renesas.com>)

2010年4月1日

ルネサスエレクトロニクス株式会社

【発行】ルネサスエレクトロニクス株式会社 (<http://www.renesas.com>)

【問い合わせ先】 <http://japan.renesas.com/inquiry>

RENESAS TECHNICAL UPDATE

〒100-0004 東京都千代田区大手町 2-6-2 日本ビル
株式会社 ルネサス テクノロジ
問合せ窓口 E-mail: support_apl@renesas.com

製品分類	専用 IC	発行番号	TN-ASP-016A/JA	Rev.	第 1 版
題名	M66291 コントロールリード転送に関する制限事項		情報分類	使用上の注意事項	
適用製品	USB ASSP M66291GP,M66291HP	対象ロット等	関連資料	M66291 データシート, M66291 応用技術資料	

1. 現象

コントロールリード転送のデータステージ中、M66291 が EP0 以外の IN トークンに対して応答(データを送信)した場合、EP0_FIFO に書き込んだデータが自動的にクリアされ、M66291 がコントロール転送の IN トークンに応答(データを送信)できない場合があります。

2. 発生条件

コントロールリード転送データステージの間、EP0 以外の IN 方向エンドポイントに対する USB 通信は行わないシステムの場合、本制限事項は該当しません。

コントロールリード転送データステージにて、M66291 内部で以下 2 つの処理が同時に実行された場合、本現象が発生します。

(1)EP0_FIFO への応答データの書き込み完了処理

以下いずれかが行われた時に処理されます。

- ・SDLN 分の応答データの書き込み(CTRR=1 使用時)
- ・EP0_MXPS 分の応答データの書き込み(CTRR=0 使用時)
- ・IVAL=1 の書き込み

(2)EP0 以外の IN トークンに応答した時の USB 通信完了処理

以下いずれかが行われた時に処理されます。

[応答したエンドポイントの転送タイプがバルク転送またはインタラプト転送の場合]

- ・IN トークン応答後の、ホスト PC から送信される ACK 応答の受信。

[応答したエンドポイントの転送タイプがアイソクロナス転送の場合]

- ・IN トークンに対する、ホスト PC への応答データの送信完了。

3. 回避方法

以下(1), (2)いずれかの方法にて本現象を回避する事ができます。

EP0 以外の IN トークンに応答するエンドポイントにアイソクロナス転送が含まれる場合は、(1)の回避方法を使用して下さい。

(1)EP0_FIFO に書き込んだデータがクリアされていた場合、再度書き込みを行なう。

以下 ~ の手順に従って処理を行って下さい。

EP0_FIFO への応答データの書き込みを行い、その後 150ns 待つ。

この時、EP0_PID は NAK 状態のままとし、BUF への変更は行わない。

の後、EP0_FIFO の IVAL を確認し、IVAL=0 の場合は EP0_FIFO に再度応答データの書き込みを行う。

にて IVAL=1 を確認した後、EP0_PID を NAK から BUF に変更する。

(2)コントロールリード転送中は IN 方向エンドポイントの USB 通信は行わない。

以下 ~ の手順に従って処理を行って下さい。

コントロールリード転送データステージ遷移割込みの発生時、IN 方向エンドポイントの EPi_PID を NAK に変更する。

から 60 μ s 経過した後、EP0_FIFO への応答データの書き込みを行う。

コントロールリード転送ステータスステージ遷移割込みの発生時、 で NAK に変更したエンドポイントを元の状態に戻す。

4. 用語説明

EP0: エンドポイント 0

SDLN: コントロールリード連続送信送信データ長(EP0 連続送信データ長レジスタ bit8-0)

EP0_MXPS: 最大パケットサイズ(EP0 パケットサイズレジスタ bit6-0)

CTRR: コントロールリード転送連続送信モード(コントロール転送制御レジスタ bit15)

IVAL: IN バッファセット/OUT バッファステータス(EP0_FIFO 制御レジスタ bit13)

EP0_PID: 応答 PID(EP_FIFO 制御レジスタ 1 bit15-14)

EPi_PID: 応答 PID(EPi コンフィグレーションレジスタ 1 bit15-14)

以上