

お客様各位

カタログ等資料中の旧社名の扱いについて

2010年4月1日を以ってNECエレクトロニクス株式会社及び株式会社ルネサステクノロジが合併し、両社の全ての事業が当社に承継されております。従いまして、本資料中には旧社名での表記が残っておりますが、当社の資料として有効ですので、ご理解の程宜しくお願い申し上げます。

ルネサスエレクトロニクス ホームページ (<http://www.renesas.com>)

2010年4月1日

ルネサスエレクトロニクス株式会社

【発行】ルネサスエレクトロニクス株式会社 (<http://www.renesas.com>)

【問い合わせ先】 <http://japan.renesas.com/inquiry>

RENESAS TECHNICAL UPDATE

〒100-0004 東京都千代田区大手町 2-6-2 日本ビル
 株式会社 ルネサス テクノロジ
 問合せ窓口 E-mail: support_apl@renesas.com

製品分類	MPU&MCU	発行番号	TN-32R-063A/JA	Rev.	第1版
題名	32180 グループユーザーズマニュアル正誤表 (Rev. B)		情報分類	ドキュメント訂正追加等	
適用製品	32180 グループ	対象ロット等	関連資料	32180 グループ ユーザーズマニュアル	

2002年9月に発行されました「32180 グループユーザーズマニュアルRev. 1.0」に、内容の訂正がありましたのでお知らせいたします。

32180 グループユーザーズマニュアルRev. 1.0をご利用の際は、添付の正誤表をご使用ください。

なお、添付の正誤表 (Rev. B) には、同マニュアルの正誤表 (Rev. A) の内容も記載しています。

- ・ [ニュースNo. M32R-46-0210] : 正誤表 (Rev. A)

添付資料：32180 グループユーザーズマニュアル正誤表 (Rev. B) ...8 枚

	ページ	箇所	内容																																																												
Rev. A で追加	3-29	SFR領域のレジスタマップ (22/27)	(誤) SFR領域のレジスタマップ (22/27) 中のH'0080 11F0番地のレジスタ名を訂正 CAN0メッセージスロット15標準ID0 (COMSL11SID0)																																																												
			(正) CAN0メッセージスロット15標準ID0 (COMSL15SID0)																																																												
			(誤) SFR領域のレジスタマップ (22/27) 中のH'0080 11F2番地のレジスタ名を訂正 CAN0メッセージスロット15拡張ID0 (COMSL11EID0)																																																												
			(正) CAN0メッセージスロット15拡張ID0 (COMSL15EID0)																																																												
Rev. A で追加	6-17	6.5.2 フラッシュ書き込み時における動作モード	(誤) 「表6.5.1 フラッシュ書き込み/消去時における動作モードの設定」中の使用禁止時の設定値を訂正 FP MOD0 MOD1 FENTRY 1 1 - -																																																												
			(正) - 1 1 - 以下に訂正後の表6.5.1を記します。 表6.5.1 フラッシュ書き込み/消去時における動作モードの設定 <table border="1"> <thead> <tr> <th>FP</th> <th>MOD0</th> <th>MOD1</th> <th>FENTRY(注1)</th> <th>動作モード</th> <th>リセットベクタエントリ</th> <th>EIベクタエントリ</th> </tr> </thead> <tbody> <tr> <td>0</td> <td>0</td> <td>0</td> <td>0</td> <td>シングルチップモード</td> <td>内蔵フラッシュメモリ先頭番地 (H'0000 0000)</td> <td>フラッシュ領域 (H'0000 0080)</td> </tr> <tr> <td>0</td> <td>1</td> <td>0</td> <td>0</td> <td>プロセッサモード</td> <td>外部領域先頭番地 (H'0000 0000)</td> <td>外部領域 (H'0000 0080)</td> </tr> <tr> <td>0</td> <td>0</td> <td>1</td> <td>0</td> <td>外部拡張モード</td> <td>内蔵フラッシュメモリ先頭番地 (H'0000 0000)</td> <td>フラッシュ領域 (H'0000 0080)</td> </tr> <tr> <td>1</td> <td>0</td> <td>0</td> <td>1</td> <td>シングルチップモード +フラッシュ E/Wイネーブル</td> <td>内蔵フラッシュメモリ先頭番地 (H'0000 0000)</td> <td>内蔵RAMの先頭 (H'0080 4000)</td> </tr> <tr> <td>1</td> <td>1</td> <td>0</td> <td>0</td> <td>ブートモード</td> <td>ブートプログラムの実行開始</td> <td>フラッシュ領域 (H'0000 0080)</td> </tr> <tr> <td>1</td> <td>1</td> <td>0</td> <td>1</td> <td>ブートモード +フラッシュ E/Wイネーブル</td> <td>ブートプログラムの実行開始</td> <td>内蔵RAMの先頭 (H'0080 4000)</td> </tr> <tr> <td>1</td> <td>0</td> <td>1</td> <td>1</td> <td>外部拡張モード +フラッシュ E/Wイネーブル</td> <td>内蔵フラッシュメモリ先頭番地 (H'0000 0000)</td> <td>内蔵RAMの先頭 (H'0080 4000)</td> </tr> <tr> <td>-</td> <td>1</td> <td>1</td> <td>-</td> <td>使用禁止</td> <td>-</td> <td>-</td> </tr> </tbody> </table> <p>注1. フラッシュ制御レジスタ1 (FCNT1)内のFENTRYビット(-: Don't Care)の状態を示します。しかし、FPが"0"の場合は、FENTRYに"1"を書き込んでも"0"にしかありません。</p>	FP	MOD0	MOD1	FENTRY(注1)	動作モード	リセットベクタエントリ	EIベクタエントリ	0	0	0	0	シングルチップモード	内蔵フラッシュメモリ先頭番地 (H'0000 0000)	フラッシュ領域 (H'0000 0080)	0	1	0	0	プロセッサモード	外部領域先頭番地 (H'0000 0000)	外部領域 (H'0000 0080)	0	0	1	0	外部拡張モード	内蔵フラッシュメモリ先頭番地 (H'0000 0000)	フラッシュ領域 (H'0000 0080)	1	0	0	1	シングルチップモード +フラッシュ E/Wイネーブル	内蔵フラッシュメモリ先頭番地 (H'0000 0000)	内蔵RAMの先頭 (H'0080 4000)	1	1	0	0	ブートモード	ブートプログラムの実行開始	フラッシュ領域 (H'0000 0080)	1	1	0	1	ブートモード +フラッシュ E/Wイネーブル	ブートプログラムの実行開始	内蔵RAMの先頭 (H'0080 4000)	1	0	1	1	外部拡張モード +フラッシュ E/Wイネーブル	内蔵フラッシュメモリ先頭番地 (H'0000 0000)	内蔵RAMの先頭 (H'0080 4000)	-	1	1	-
FP	MOD0	MOD1	FENTRY(注1)	動作モード	リセットベクタエントリ	EIベクタエントリ																																																									
0	0	0	0	シングルチップモード	内蔵フラッシュメモリ先頭番地 (H'0000 0000)	フラッシュ領域 (H'0000 0080)																																																									
0	1	0	0	プロセッサモード	外部領域先頭番地 (H'0000 0000)	外部領域 (H'0000 0080)																																																									
0	0	1	0	外部拡張モード	内蔵フラッシュメモリ先頭番地 (H'0000 0000)	フラッシュ領域 (H'0000 0080)																																																									
1	0	0	1	シングルチップモード +フラッシュ E/Wイネーブル	内蔵フラッシュメモリ先頭番地 (H'0000 0000)	内蔵RAMの先頭 (H'0080 4000)																																																									
1	1	0	0	ブートモード	ブートプログラムの実行開始	フラッシュ領域 (H'0000 0080)																																																									
1	1	0	1	ブートモード +フラッシュ E/Wイネーブル	ブートプログラムの実行開始	内蔵RAMの先頭 (H'0080 4000)																																																									
1	0	1	1	外部拡張モード +フラッシュ E/Wイネーブル	内蔵フラッシュメモリ先頭番地 (H'0000 0000)	内蔵RAMの先頭 (H'0080 4000)																																																									
-	1	1	-	使用禁止	-	-																																																									


ページ	箇所		内容
Rev. B で追加	8-28	図8.5.2	<p>(誤) 図8.5.2 ポート周辺回路図(2) の内容 (下線部) を訂正。</p> <p>P72(HREQ#) P75(RTDRXD) P77(RTDCLK) P83(RXD0) P86(RXD1) P124 ~ P127(TCLK0 ~ TCLK3) P132 ~ P137(TIN18 ~ TIN23) P140 ~ P147(TIN8 ~ TIN15) P150 ~ P157(TIN0 ~ TIN7) P172, P173(TIN24, TIN25) P175(RXD2) P177(RXD3) <u>P190, P196(TIN26, TIN32)</u> P201(RXD4) P203(RXD5) P223(CRX1)</p>
			(正)
Rev. A で追加	10-5	10.1マルチジ ャクション タイム概要	<p>(誤) 「図10.1.1 MJTブロック図 (1/4)」 中のTOP5のクロック入力を訂正</p>
			(正)



ページ	箇所		内容
Rev. B で追加	10-115	図10.4.7	(誤) 図中の内容(計測レジスタに格納される値)を訂正。 H'0008
			(正)

図10.4.7 計測クリア入力モードの動作例

ページ	箇所	差し替え	内容
Rev. B で追加	10-127	図10.5.1	<p>図10.5.1 TMS (入力系16ビットタイマ) ブロック図</p> <p>図10.5.1 TMS (入力系16ビットタイマ) ブロック図</p>
Rev. B で追加	12-2	表12.1.1	<p>表中内容 (下線部) を訂正。</p> <p>(誤) ボーレート CSIOモード 152ビット/秒 ~ 2Mビット/秒 (f(BCLK = 20MHz 動作時)) UARTモード 19ビット/秒 ~ <u>156Kビット/秒</u> (f(BCLK = 20MHz 動作時))</p> <hr/> <p>(正) ボーレート CSIOモード 152ビット/秒 ~ 2Mビット/秒 (f(BCLK = 20MHz 動作時)) UARTモード 19ビット/秒 ~ <u>1.25Mビット/秒</u> (f(BCLK = 20MHz 動作時))</p>

	ページ	箇所		内容																																		
Rev. B で追加	12-23, 12-40, 12-43, 12-49, 12-56	UART 使用 時の BRG 設定値 制約事項 (解除)	(誤)	<p>UART 使用時の BRG(ボーレート)レジスタの設定値、制約事項の解除。</p> <p>UART モードの時には BRG が 7 以上となるように設定してください。</p> <p>ボーレートジェネレータカウントソースとして 1 分周値(f(BCLK)そのもの) を選択した場合、ボーレートレジスタには 7 以上の値を設定してください。</p> <p>BRG カウントソース (CDVI) で f(BCLK) を選択した場合、ボーレートレジスタ 設定値は 7 以上という制限があります。</p> <p>クロックデバイダ分周比 1 を選択した場合、ボーレートレジスタ設定値は 7 以上 という制限があります。</p> <p>BRG クロックソース選択ビットで f(BCLK)を選択した場合は、BRG レジスタ には 7 以上の値を設定してください。</p>																																		
			(正)	<削除>																																		
Rev. B で追加	21-4, 21-8, 21-12, 21-16	推奨動作 条件	追加	<p>以下の定格値(下線部)を追加。</p> <p><記号、項目> CL、出力負荷容量 JTDO,JTMS 以外 <最小> <u>15</u> pF</p>																																		
Rev. B で追加	21-18	AD 変換 特性	追加	<p>定格値に以下の定格値を追加。</p> <table border="1"> <thead> <tr> <th rowspan="2">記号</th> <th colspan="3" rowspan="2">項目</th> <th colspan="2">定格値</th> <th rowspan="2">単位</th> </tr> <tr> <th>最小</th> <th>最大</th> </tr> </thead> <tbody> <tr> <td rowspan="8">—</td> <td rowspan="4">絶対精度</td> <td rowspan="2">S&Hなし または ノーマル S&H時</td> <td>低速モード</td> <td>ノーマル</td> <td>±4</td> <td rowspan="8">LSB</td> </tr> <tr> <td>倍速</td> <td>±4</td> </tr> <tr> <td rowspan="2">高速モード</td> <td>ノーマル</td> <td>±6</td> </tr> <tr> <td>倍速</td> <td>±6</td> </tr> <tr> <td rowspan="4">高速 S&H時</td> <td rowspan="2">低速モード</td> <td>ノーマル</td> <td>±4</td> </tr> <tr> <td>倍速</td> <td>±4</td> </tr> <tr> <td rowspan="2">高速モード</td> <td>ノーマル</td> <td>±6</td> </tr> <tr> <td>倍速</td> <td>±16</td> </tr> </tbody> </table>	記号	項目			定格値		単位	最小	最大	—	絶対精度	S&Hなし または ノーマル S&H時	低速モード	ノーマル	±4	LSB	倍速	±4	高速モード	ノーマル	±6	倍速	±6	高速 S&H時	低速モード	ノーマル	±4	倍速	±4	高速モード	ノーマル	±6	倍速	±16
記号	項目			定格値					単位																													
				最小	最大																																	
—	絶対精度	S&Hなし または ノーマル S&H時	低速モード	ノーマル	±4	LSB																																
			倍速	±4																																		
		高速モード	ノーマル	±6																																		
			倍速	±6																																		
	高速 S&H時	低速モード	ノーマル	±4																																		
			倍速	±4																																		
		高速モード	ノーマル	±6																																		
			倍速	±16																																		

ページ	箇所	項目追加	内容																				
Rev. B で追加	21-21, 21-28 21-37, 21-44	AC特性 (VCCE=5V 時), (VCCE=3.3 V時)	<p>(4a) TCLK</p> <table border="1"> <thead> <tr> <th rowspan="2">記号</th> <th rowspan="2">項目</th> <th colspan="2">規格値</th> <th rowspan="2">単位</th> <th rowspan="2">参照図番 図21.7.5a</th> </tr> <tr> <th>最小</th> <th>最大</th> </tr> </thead> <tbody> <tr> <td>tw(TCLKH)</td> <td>TCLKH 入力“H”パルス幅</td> <td>$7 \times \frac{tc(BCLK)}{2}$</td> <td></td> <td>ns</td> <td>[99]</td> </tr> <tr> <td>tw(TCLKL)</td> <td>TCLKH 入力“L”パルス幅</td> <td>$7 \times \frac{tc(BCLK)}{2}$</td> <td></td> <td>ns</td> <td>[100]</td> </tr> </tbody> </table>  <p>図21.7.5a TCLKタイミング</p>	記号	項目	規格値		単位	参照図番 図21.7.5a	最小	最大	tw(TCLKH)	TCLKH 入力“H”パルス幅	$7 \times \frac{tc(BCLK)}{2}$		ns	[99]	tw(TCLKL)	TCLKH 入力“L”パルス幅	$7 \times \frac{tc(BCLK)}{2}$		ns	[100]
記号	項目	規格値				単位	参照図番 図21.7.5a																
		最小	最大																				
tw(TCLKH)	TCLKH 入力“H”パルス幅	$7 \times \frac{tc(BCLK)}{2}$		ns	[99]																		
tw(TCLKL)	TCLKH 入力“L”パルス幅	$7 \times \frac{tc(BCLK)}{2}$		ns	[100]																		
Rev. B で追加	21-23, 21-39	RTD タイ ミング	<p>表中の記号、定格値（下線部）を訂正。</p> <p>(誤) <記号> td(RTDCLKH-RTDXTD) <規格値 最大> <u>160</u> (ns) … [87]</p> <hr style="border-top: 1px dashed black;"/> <p>(正) Tw(RTDCLKH)+160</p> <hr style="border-top: 1px dashed black;"/> <p>(誤) <記号> <u>tw(RTDRXD-RTDCLKL)</u> <定格値 最大> $\frac{tc(RTDCLK)}{2} + 160$</p> <hr style="border-top: 1px dashed black;"/> <p>(正) <記号> tsu(RTDRXD-RTDCLKL) <定格値 最大> 削除</p>																				

ページ	箇所		内容
Rev. B で追加	21-27 21-43	図21.7.1 図 21.8.1	<p>(誤) ポートデータ出力タイミング図を訂正。</p> <p>21.7.3 AC特性</p>  <p>注. ・以下のポートはVCCCE電源ではなく、VCC-BUS電源で動作するため、基準の電圧はVCC-BUS入力電圧となります。 P00~P07, P10~P17, P20~P27, P30~P37, P41~P47, P70~P73, P224, P225</p>
			<p>図21.7.1 入出力ポートタイミング</p>
(正)			<p>21.7.3 AC特性</p>  <p>注. ・以下のポートはVCCCE電源ではなく、VCC-BUS電源で動作するため、基準の電圧はVCC-BUS入力電圧となります。 P00~P07, P10~P17, P20~P27, P30~P37, P41~P47, P70~P73, P224, P225</p>
			<p>図21.7.1 入出力ポートタイミング</p>

Rev. B
で追加

ページ
21-33,
21-49

箇所
図 21.7.10,
図 21.8.10

差し替え

内容




図21.7.10 ライトタイミング (バイトイネーブルモード)