

お客様各位

カタログ等資料中の旧社名の扱いについて

2010年4月1日を以ってNECエレクトロニクス株式会社及び株式会社ルネサステクノロジが合併し、両社の全ての事業が当社に承継されております。従いまして、本資料中には旧社名での表記が残っておりますが、当社の資料として有効ですので、ご理解の程宜しくお願ひ申し上げます。

ルネサスエレクトロニクス ホームページ (<http://www.renesas.com>)

2010年4月1日

ルネサスエレクトロニクス株式会社

【発行】ルネサスエレクトロニクス株式会社 (<http://www.renesas.com>)

【問い合わせ先】 <http://japan.renesas.com/inquiry>

RENESAS TECHNICAL UPDATE

〒100-0004 東京都千代田区大手町 2-6-2 日本ビル
 株式会社 ルネサス テクノロジ
 問合せ窓口 E-mail: support_apl@renesas.com

製品分類	MPU&MCU	発行番号	TN-32R-058A/JA	Rev.	第1版
題名	32170/32174 グループユーザーズマニュアル正誤表 (Rev. C)		情報分類	ドキュメント訂正追加等	
適用製品	32170/32174 グループ	対象ロット等	関連資料	32170/32174 グループ ユーザーズマニュアル	

2001年3月に発行されました「32170/32174 グループユーザーズマニュアルRev. 2.0」に、内容の訂正がありましたのでお知らせいたします。

32170/32174 グループユーザーズマニュアルRev. 2.0をご利用の際は、添付の正誤表をご使用ください。

なお、添付の正誤表 (Rev. C) には、同マニュアルの正誤表 (Rev. A) と正誤表 (Rev. B) の内容も記載しています。

- ・ [ニュースNo. M32R-40-0204] : 正誤表 (Rev. A)
- ・ [ニュースNo. M32R-44-0206] : 正誤表 (Rev. B)

添付資料：32170/32174 グループユーザーズマニュアル正誤表 (Rev. C) ...16 枚

ページ	箇所		内容
Rev. C で追加	全章	未配置 ビットの 処理	(誤)
			何も配置されていません 書き込み時の条件：書き込み無効
			(正)
			何も配置されていません。"0"に固定してください。 書き込み時の条件：常に0を書き込む

Rev. A
で追加

ページ	箇所	内容
5-7	注意書き	<p>注意書きの内容(下線部分)を訂正。</p> <p>(誤)</p> <div style="border: 1px solid black; padding: 10px; margin: 10px 0;"> <p style="text-align: center;">————— 注意 —————</p> <p>EITハンドラ(PSWレジスタのIEビットが禁止状態)以外での、割り込みベクタレジスタ(IVECT)の読み出しは行わないでください。またEITハンドラでは、割り込みマスクレジスタ(IMASK)を読み出した後にIVECTレジスタを読み出してください。</p> </div>
		<p>(正)</p> <div style="border: 1px solid black; padding: 10px; margin: 10px 0;"> <p style="text-align: center;">————— 注意 —————</p> <p>EITハンドラ内でPSWレジスタのIEビットが禁止状態以外では、割り込みベクタレジスタ(IVECT)の読み出しは行わないでください。またEITハンドラでは、割り込みマスクレジスタ(IMASK)を読み出した後にIVECTレジスタを読み出してください。</p> </div>
5-8	注意書き	<p>注意書きの内容(下線部分)を訂正。</p> <p>(誤)</p> <div style="border: 1px solid black; padding: 10px; margin: 10px 0;"> <p style="text-align: center;">————— 注意 —————</p> <p>EITハンドラ(PSWレジスタのIEビットが禁止状態)以外での、割り込みマスクレジスタ(IMASK)への書き込みは行わないでください。</p> </div>
		<p>(正)</p> <div style="border: 1px solid black; padding: 10px; margin: 10px 0;"> <p style="text-align: center;">————— 注意 —————</p> <p>EITハンドラ内でPSWレジスタのIEビットが禁止状態以外では、割り込みマスクレジスタ(IMASK)への書き込みは行わないでください。</p> </div>



ページ	箇所		内容	
Rev. C で追加	5-11	ICU IREQビット の注釈	追加	<p>割り込み制御レジスタ IREQ (割り込み要求) ビットの注釈に以下を追記。</p> <p>注. ・IREQ ビットをクリアしても、CPU コアへの割り込み要求(EI)は、クリアされません。CPU コアへの割り込み要求(EI)は、次の動作によってのみクリアされます。</p> <ul style="list-style-type: none"> (1) リセット (2) IVECT レジスタの読み出し (3) IMASK レジスタへの書き込み
Rev. C で追加	5-12	図 5.3.2, 図 5.3.3	差し替 え	<div data-bbox="592 517 1477 853" style="border: 1px solid black; padding: 5px;"> </div> <p>図5.3.2 割り込み制御レジスタ構成 (エッジタイプ)</p> <div data-bbox="592 949 1477 1285" style="border: 1px solid black; padding: 5px;"> </div> <p>図5.3.3 割り込み制御レジスタ構成 (レベルタイプ)</p>

	ページ	箇所	内容
Rev. C で追加	12-3	表12.1.1	(誤) ポーレート CSIOモード 152ビット/秒 ~ 2Mビット/秒 (f(BCLK = 20MHz 動作時)) UARTモード 19ビット/秒 ~ <u>156Kビット/秒</u> (f(BCLK = 20MHz 動作時))
			(正) ポーレート CSIOモード 152ビット/秒 ~ 2Mビット/秒 (f(BCLK = 20MHz 動作時)) UARTモード 19ビット/秒 ~ <u>1.25Mビット/秒</u> (f(BCLK = 20MHz 動作時))
Rev. C で追加	12-27, 12-45, 12-49, 12-56,	UART 使用 時の BRG 設定値 制約事項 (解除)	(誤) UART 使用時の BRG(ポーレート)レジスタの設定値、制約事項の解除。 UART モードの時には BRG が 7 以上となるように設定してください。 ポーレートジェネレータカウントソースとして 1 分周値(f(BCLK)そのもの) を選択した場合、ポーレートレジスタには 7 以上の値を設定してください。 BRG カウントソース (CDVI) で f(BCLK) を選択した場合、ポーレートレジス タ設定値は 7 以上という制限があります。 クロックデバイダ分周比 1 を選択した場合、ポーレートレジスタ設定値は 7 以 上という制限があります。
			(正) <削除>

Rev. A
で追加

ページ	箇所	内容								
13-81	図13.8.2	<p>図 13.8.2 「リモートフレーム受信時の CAN メッセージスロットコントロールレジスタの動作」中のレジスタの値を訂正</p>								
		<p>(誤) B'0110 1010</p>								
		<p>(正) B'0110 1011</p>								
		<p>下記に訂正後の図 13.8.2 「リモートフレーム受信時の CAN メッセージスロットコントロールレジスタの動作」を示します(下記図の ● 部分)</p>								
		<div style="border: 1px solid black; padding: 10px;"> <p style="text-align: center;">CANメッセージスロットコントロールレジスタ</p> <table border="1" style="margin: 0 auto; text-align: center;"> <tr> <td>TR</td> <td>RR</td> <td>Rm</td> <td>RL</td> <td>RA</td> <td>ML</td> <td>TRSTAT</td> <td>TRFIN</td> </tr> </table> </div>	TR	RR	Rm	RL	RA	ML	TRSTAT	TRFIN
TR	RR	Rm	RL	RA	ML	TRSTAT	TRFIN			
		<p>図 13.8.2 リモートフレーム受信時の CAN メッセージスロットコントロールレジスタの動作</p>								


ページ	箇所	内容																				
Rev. C で追加	21-5, 21-7 DC特性	以下の規格値、注釈の訂正。																				
		(誤) VOH “H”出力電圧 規格値 <最小> $\underline{VCCE+0.2 \times IOH(mA) V}$																				
		(正) $VCCE+0.165 \times IOH(mA) V$																				
		(誤) VOL “L”出力電圧 規格値 <最大> $\underline{0.09 \times IOL(mA) V}$																				
		(正) $0.15 \times IOL(mA) V$																				
		(誤) 注 3. RESET 端子以外はダブルファンクションとなっています。																				
(正) 注 3. JTMS, JTRST, JTDI, RESET, FP, MOD0, 1 端子以外はダブルファンクションとなっています。																						
Rev. C で追加	21-11, 21-19 A-D 変換特性	以下の規定値の訂正。																				
		(誤) IIAN アナログリーク電流 <最小> $\underline{-200nA}$, <最大> $\underline{200nA}$																				
(正) <最小> $-5 \mu A$, <最大> $5 \mu A$																						
Rev. C で追加	21-21, 21-28 AC特性 (VCCE=5V 時), (VCCE=3.3 V時)	項目追加																				
		(4a) TCLK																				
		<table border="1"> <thead> <tr> <th rowspan="2">記号</th> <th rowspan="2">項目</th> <th colspan="2">規格値</th> <th rowspan="2">単位</th> <th rowspan="2">参照図番 図21. 8. 5a</th> </tr> <tr> <th>最小</th> <th>最大</th> </tr> </thead> <tbody> <tr> <td>tw(TCLKH)</td> <td>TCLKH 入力“H”パルス幅</td> <td>$7 \times \frac{tc(BCLK)}{2}$</td> <td></td> <td>ns</td> <td>[99]</td> </tr> <tr> <td>tw(TCLKL)</td> <td>TCLKH 入力“L”パルス幅</td> <td>$7 \times \frac{tc(BCLK)}{2}$</td> <td></td> <td>ns</td> <td>[100]</td> </tr> </tbody> </table>	記号	項目	規格値		単位	参照図番 図21. 8. 5a	最小	最大	tw(TCLKH)	TCLKH 入力“H”パルス幅	$7 \times \frac{tc(BCLK)}{2}$		ns	[99]	tw(TCLKL)	TCLKH 入力“L”パルス幅	$7 \times \frac{tc(BCLK)}{2}$		ns	[100]
		記号			項目	規格値			単位	参照図番 図21. 8. 5a												
最小	最大																					
tw(TCLKH)	TCLKH 入力“H”パルス幅	$7 \times \frac{tc(BCLK)}{2}$		ns	[99]																	
tw(TCLKL)	TCLKH 入力“L”パルス幅	$7 \times \frac{tc(BCLK)}{2}$		ns	[100]																	
<p>The diagram shows a square wave signal labeled TCLK. The high level is at 0.8VCCE and the low level is at 0.2VCCE. The pulse width for the high level is labeled [99] tw(TCLKH) and for the low level is labeled [100] tw(TCLKL).</p>																						
図21. 8. 5a TCLKタイミング																						

ページ	箇所		内容	
Rev. C で追加	21-23	RTDタイミ ング	追加	以下の規定値の追加、訂正。 $t_d(\text{RTDCLKH-RTDRXD})$ RTDCLK入力後RTDTRXD遅延時間 <最大> $t_w(\text{RTDCLKH})+160$ [87]
			(誤)	$t_v(\text{RTDRXD-RTDCLKL})$ RTDRXD入力セットアップ時間 <最大> $\frac{1}{2} t_c(\text{RTDCLK})+160$ [89]
			(正)	<削除>
Rev. C で追加	21-27	図21.3.1	ポートデータ出力タイミングを訂正。	
			(誤)	21.3.3 AC特性 
(正)	21.3.3 AC特性 			

Rev. B
で追加

ページ	箇所	内容
付録 3-2	ページ 差し替え	<div style="text-align: right;"> <p>ノイズに関する注意事項</p> <p>付録3.1 ノイズに関する注意事項</p> </div> <hr/> <p>付録3.1 ノイズに関する注意事項</p> <p>ノイズに関する注意事項及びその対策例を以下に示します。本対策例はノイズに関して理論上有効ですが、実使用に際しては本対策を実施した後も十分なシステム評価を行ってください。</p> <p>付録3.1.1 配線長の短縮</p> <p>基板上の配線は、ノイズをマイコン内部に引き込むアンテナとなる可能性があります。総配線長が短いほど、ノイズをマイコン内部に引き込む可能性は低くなります。</p> <p>(1) RESET#端子の配線</p> <p>RESET#端子に接続する配線は、短くしてください。特にRESET#端子とVSS端子間に接続するコンデンサは、それぞれの端子とのできるだけ短い配線(20mm以内)で接続してください。</p> <p><理由></p> <p>リセットは、マイコン内部を初期状態にする機能です。RESET#端子に入力されるパルス幅は、タイミング必要条件で規定されます。パルス幅が規定幅より短いノイズがRESET#端子に入力されると、マイコン内部が完全な初期状態になる前にリセットが解除され、プログラム暴走の原因となります。</p> <div style="text-align: center;"> </div> <p>付図3.1.1 RESET#端子の配線例</p> <hr/> <p style="text-align: center;">付録3-2</p>

Rev. B
で追加

ページ	箇所	内容
付録 3-3	ページ 差し替え	<div style="text-align: right;"> <p>ノイズに関する注意事項</p> <p>付録3.1 ノイズに関する注意事項</p> </div> <hr/> <p>(2) クロック入出力端子の配線</p> <p>クロック入出力端子に接続する配線は、できるだけ太く短くしてください。</p> <p>発振子に接続するコンデンサの接地側リード線とマイコンのOSC-VSS端子とは、最短(20mm以内)の配線で接続してください。</p> <p>発振用のVSSパターンはベタパターンとしてGNDに接地ください。</p> <p><理由></p> <p>マイコンは発振子(回路)で生成されたクロックに同期して動作します。クロックの入出力端子にノイズが侵入するとクロックの波形が乱れ、誤動作や暴走の原因となります。また、マイコンのVSSレベルと発振子のVSSレベルとの間にノイズによる電位差が生じると正確なクロックがマイコン入力されません。</p> <div style="text-align: center;">  </div> <p>付図3.1.2 クロック入出力端子の配線例</p> <hr/> <p style="text-align: center;">付録3-3</p>

Rev. B
で追加

ページ	箇所	内容
付録 3-4	ページ 差し替え	<div data-bbox="312 247 1254 305" style="text-align: right;"> <p>ノイズに関する注意事項 付録3.1 ノイズに関する注意事項</p> </div> <hr/> <div data-bbox="312 343 532 367"> <p>(3) VCNT 端子の配線</p> </div> <div data-bbox="389 378 1243 452"> <p>VCNT端子に接続する配線は、できるだけ太く短くしてください。 VCNTに接続するコンデンサの接地用リード線とマイコンのOSC-VSS端子とは最短で接続してください。 VCNT用のVSSパターンはベタパターンとしてGNDに接地ください。</p> </div> <div data-bbox="389 479 450 502"> <p><理由></p> </div> <div data-bbox="417 506 1254 579"> <p>VCNT端子の外付け回路は、搭載されているPLLの内部電圧の安定化とノイズ除去としてのローパスフィルタの役割があります。そのためローパスフィルタの限度を超えたノイズが侵入すると、内部回路が安定せず正常なクロックが生成できなくなる可能性があり、誤動作や暴走の原因となります。</p> </div> <div data-bbox="312 610 1254 1012" style="text-align: center;"> </div> <div data-bbox="312 1020 568 1043"> <p>付図3.1.3 VCNT端子の配線例</p> </div> <div data-bbox="348 1070 609 1093"> <p>(4) 動作モード設定端子の配線</p> </div> <div data-bbox="389 1105 1171 1128"> <p>動作モード設定端子とVCC又はVSS端子とを接続する場合、最短の配線で接続してください。</p> </div> <div data-bbox="389 1155 450 1178"> <p><理由></p> </div> <div data-bbox="417 1182 1254 1255"> <p>動作モード設定端子のレベルは、マイコンの動作モードに影響します。動作モード設定端子とVCC又はVSS端子とを接続する場合、動作モード設定端子とVCC又はVSS端子との間にノイズによる電位差が生じると動作モードが不安定となり、誤動作や暴走の原因となります。</p> </div> <div data-bbox="312 1286 1254 1591" style="text-align: center;"> </div> <div data-bbox="312 1599 636 1622"> <p>付図3.1.4 MOD0, MOD1端子の配線例</p> </div> <hr/> <div data-bbox="746 1680 823 1704" style="text-align: center;"> <p>付録3-4</p> </div>



Rev. B
で追加

ページ	箇所	内容
付録 3-5	ページ 差し替え	<div data-bbox="312 247 1254 305" style="text-align: right;"> <h2 style="margin: 0;">付録3</h2> <h3 style="margin: 0;">ノイズに関する注意事項</h3> <h4 style="margin: 0;">付録3.1 ノイズに関する注意事項</h4> </div> <hr/> <div data-bbox="337 343 949 369"> <h4>付録3.1.2 VSS-VCCライン間へのバイパスコンデンサ挿入</h4> </div> <div data-bbox="371 390 1157 413"> <p>VSS-VCCライン間に0.1μF程度のバイパスコンデンサを、以下の条件で挿入してください。</p> </div> <div data-bbox="384 428 1249 502"> <ul style="list-style-type: none"> ● VSS端子-バイパスコンデンサ間の配線長とVCC端子-バイパスコンデンサ間の配線長を等しくする ● VSS端子-バイパスコンデンサ間の配線長とVCC端子-バイパスコンデンサ間の配線長を最短とする ● VSSライン及びVCCラインは、他の信号線よりも幅の広い配線を使用する </div> <div data-bbox="312 533 1254 786" style="text-align: center;"> </div> <div data-bbox="312 792 813 813"> <p>付図3.1.5 VSS-VCCライン間のバイパスコンデンサ挿入例</p> </div> <div data-bbox="337 848 749 873"> <h4>付録3.1.3 アナログ入力端子の配線処理</h4> </div> <div data-bbox="353 894 1254 942"> <p>アナログ入力端子に接続されるアナログ信号線のマイコンのできるだけ近い位置に、100~500Ω程度の抵抗を直列に接続してください。</p> </div> <div data-bbox="353 946 1254 996"> <p>アナログ入力端子とAVSS端子間の、AVSS端子にできるだけ近い位置に容量100pF程度のコンデンサを挿入してください。</p> </div> <div data-bbox="386 1022 450 1043"> <p><理由></p> </div> <div data-bbox="414 1049 1254 1151"> <p>通常、アナログ入力端子(A-D変換器入力端子など)に入力される信号はセンサからの出力信号です。事象の変化を検知するセンサは、マイコンを実装している基板から離れた位置に配置されることが多く、アナログ入力端子への配線は必然的に長くなります。この長い配線はノイズをマイコン内部に引きこむアンテナとなるため、アナログ入力端子にノイズが引き込まれやすくなります。</p> </div> <div data-bbox="414 1155 1243 1203"> <p>また、アナログ入力端子とAVSS端子間のコンデンサをAVSS端子から遠い位置で接地した場合、そのグラウンド上のノイズがコンデンサ経路でマイコンに侵入します。</p> </div> <div data-bbox="312 1234 1254 1574" style="text-align: center;"> </div> <div data-bbox="312 1580 776 1603"> <p>付図3.1.6 アナログ信号線と抵抗及びコンデンサ挿入例</p> </div>

Rev. B
で追加

ページ	箇所	内容
付録3-6	ページ差し替え	<div data-bbox="312 247 1254 305" style="text-align: right;"> <h2 style="margin: 0;">付録3</h2> <h3 style="margin: 0;">ノイズに関する注意事項</h3> <h4 style="margin: 0;">付録3.1 ノイズに関する注意事項</h4> </div> <div data-bbox="337 343 787 369" style="margin-top: 20px;"> <h4>付録3.1.4 発振子およびVCNT端子への配慮</h4> </div> <div data-bbox="353 390 1254 440" style="margin-top: 10px;"> <p>マイコンの動作の基本となるクロックを生成する発振子には、他の信号から影響を受けにくくする配慮が必要です。</p> </div> <div data-bbox="348 463 664 486" style="margin-top: 10px;"> <p>(1) 大電流が流れる信号線からの回避</p> </div> <div data-bbox="369 500 1254 550" style="margin-top: 10px;"> <p>マイコンが扱う電流値の範囲を超えた大きな電流が流れる信号線は、マイコン(特に発振子, VCNT端子)からできるだけ遠い位置に配置ください。また、GNDパターンによる回路の保護を実施ください。</p> </div> <div data-bbox="386 575 450 596" style="margin-top: 10px;"> <p><理由></p> </div> <div data-bbox="414 600 1254 651" style="margin-top: 10px;"> <p>マイコンを使用するシステムでは、モータ、LED、サーマルヘッドなどを制御する信号線が存在します。これらの信号線に大電流が流れる場合、相互インダクタンス(M)によるノイズが発生します。</p> </div> <div data-bbox="312 680 1254 1580" style="margin-top: 20px; border: 1px solid black; padding: 10px;"> <p style="margin-top: 10px;">付図3.1.7 大電流が流れる信号線の配線例</p> </div>

Rev. B
で追加





ページ	箇所	内容
付録 3-7	ページ 差し替え	<div style="text-align: right;"> <p>ノイズに関する注意事項</p> <p>付録3.1 ノイズに関する注意事項</p> </div> <hr/> <p>(2) 高速にレベル変化する信号線からの回避</p> <p>高速にレベル変化する信号線は、発振子からできるだけ遠い位置に配置してください。 また、高速にレベル変化する信号線は、クロック関連の信号線、その他ノイズの影響を受け易い信号線と交差させないでください。</p> <p><理由></p> <p>高速にレベル変化する信号線はその信号の立ち上がり、立ち下がり時の影響を他の信号線に与え易く、特にクロック関連の信号線と交差する場合クロックの波形が乱れ、誤動作や暴走の原因となります。</p> <div style="border: 1px solid black; padding: 10px; margin: 10px 0;">  <p style="text-align: center;">配線が交差している</p> </div> <div style="border: 1px solid black; padding: 10px; margin: 10px 0;">  <p style="text-align: center;">配線を遠ざけて、交差させない</p> </div> <p>付図3.1.8 高速にレベル変化する信号線の配線例</p> <hr/> <p style="text-align: center;">付録3-7</p>

Rev. B
で追加

ページ	箇所	内容
付録 3-8	ページ 差し替え	<div style="text-align: right;"> <p>ノイズに関する注意事項</p> <p>付録3.1 ノイズに関する注意事項</p> </div> <hr/> <p>(3) 強力なノイズ源となる信号線からの保護</p> <p>強力なノイズが印加される可能性のある端子を発振用端子/VCNT端子の隣接ポートに極力使用しないでください。もし空き端子として処理が可能である場合は入力ポート状態で抵抗を介してGNDに接続、もしくは出力オープン状態で出力固定としてください。使用される場合は、入力専用を推奨いたします。</p> <p>より強力なノイズ源から保護するには、隣接ポートを入力ポート状態で抵抗を介してGNDに接続し、隣接ポートと同一のポートグループは、なるべく入力専用とします。更に安定させたい場合には、同一のポートグループも使用せず入力ポート状態で抵抗を介してGNDに接続します。使用される場合は、ノイズ保護のための制限抵抗を接続します。</p> <p><理由></p> <p>発振用端子およびVCNT端子に隣接するポートまたは端子が、高速動作したり、外部から強いノイズを受けると、発振回路にノイズが回り込むことが考えられ、発振が不安定になる可能性があります。</p> <div style="border: 1px solid black; padding: 10px; margin: 10px 0;"> <p style="text-align: center;">出力端子からのスイッチングノイズが直接ポートへ印加される</p> <p style="text-align: center;">入力端子から外来ノイズが直接ポートへ印加される</p> </div>
		付録3-8

付図3.1.9 ノイズが印加される端子処理例

Rev. B
で追加

ページ	箇所	内容
付録 3-9	ページ 差し替え	<div style="text-align: right;"> <p>ノイズに関する注意事項</p> <p>付録3.1 ノイズに関する注意事項</p> </div> <hr/> <div style="text-align: center;"> <h2>付録3</h2> </div> <div style="border: 1px solid black; padding: 10px; margin: 10px 0;"> <div style="text-align: center;">  <p>隣接端子/周辺端子(入力設計)</p> <p>入力モードでノイズの影響を制限する方法</p> </div> <div style="text-align: center; margin-top: 20px;">  <p>隣接端子/周辺端子(入力設計)</p> <p>入力モードでノイズの影響を制限する方法</p> </div> <div style="text-align: center; margin-top: 20px;">  <p>隣接端子/周辺端子(出力設計)</p> <p>出力モードでノイズの影響を制限する方法</p> </div> <div style="text-align: center; margin-top: 20px;">  <p>隣接端子/周辺端子(入力設計)</p> <p>抵抗によるノイズを制限する方法</p> </div> <div style="text-align: center; margin-top: 20px;">  <p>隣接端子/周辺端子(出力設計)</p> <p>抵抗によるスイッチングノイズを制限する方法</p> </div> </div> <p>付図3.1.10 発振用端子およびVCNT端子に隣接する端子処理例</p> <hr/> <p style="text-align: center;">付録3-9</p>

Rev. B
で追加

ページ	箇所	内容
付録 3-10	ページ 差し替え	<div style="text-align: right;"> <p>ノイズに関する注意事項</p> <p>付録3.1 ノイズに関する注意事項</p> </div> <hr/> <p>付録3</p> <p>付録3.1.5 入出力ポート処理</p> <p>入出力ポートは以下の要領で、ハードウェア、ソフトウェアの両面に対策を行ってください。</p> <p>〈ハードウェア面〉</p> <ul style="list-style-type: none"> 入出力ポートに100Ω以上の抵抗を直列に挿入する <p>〈ソフトウェア面〉</p> <ul style="list-style-type: none"> 入力ポートではプログラムで複数回読み込みを行い、レベルの一致を確認する 出力ポートではノイズによって出力データが反転する可能性があるため、一定周期でデータレジスタの再書き込みを行う 一定周期で、方向レジスタの再書き込みを行う <div style="border: 1px solid black; padding: 10px; margin: 10px 0;"> </div> <p>付図3.1.11 入出力ポート処理例</p>