

# RENESAS TECHNICAL UPDATE

〒211-8668 神奈川県川崎市中原区下沼部 1753

ルネサス エレクトロニクス株式会社

問合せ窓口 <http://japan.renesas.com/inquiry>E-mail: [csc@renesas.com](mailto:csc@renesas.com)

製品分類	MPU & MCU	発行番号	TN-H8*-A430A/J	Rev.	第1版
題名	H8S/2472、H8S/2463、H8S/2462 グループハードウェアマニュアルの誤記訂正		情報分類	技術情報	
適用製品	下記参照	対象ロット等	関連資料	下記参照	
		全ロット			

拝啓、貴社益々ご清栄のこととお慶び申し上げます。また、日頃より格段のご愛顧を賜り深謝申し上げます。

H8S/2472、H8S/2463、H8S/2462 グループハードウェアマニュアルにおいて誤記がありましたので、以下の通り訂正いたします

**【該当製品】**

- ・ R4F2472
- ・ R4F2463
- ・ R4F2462

**【関連資料】**

- ・ H8S/2472、H8S/2463、H8S/2462 グループハードウェアマニュアル Rev.2.00(RJJ09B0430)

－ 記 －

- 1. 概要
- 1.3 動作説明
- 1.3.2 動作モード別ピン配置一覧(1-7頁、1-10頁)

表1.1 動作モード別ピン配置一覧

【正】

ピン番号			入出力形態		
H8S/2472 (PB-176V)	H8S/2462 (FP-144LV)	H8S/2463 (TFP-144V)	シングルチップモード (EXPE=0)	拡張モード (EXPE=1)	フラッシュメモリ ライターモード
E3	10		PF6/ExPWX2/RS14 <b>(H8S/2463, H8S/2462グループ)</b> <b>PF6/RS14</b> <b>(H8S/2472グループ)</b>	PF6/ExPWX2/RS14 <b>(H8S/2463, H8S/2462グループ)</b> <b>PF6/RS14</b> <b>(H8S/2472グループ)</b>	VSS
G13	－		<b>RF2/ExPWX2/RS10</b>	<b>RF2/ExPWX2/RS10</b>	NC

【誤】

ピン番号			入出力形態		
H8S/2472 (PB-176V)	H8S/2462 (FP-144LV)	H8S/2463 (TFP-144V)	シングルチップモード (EXPE=0)	拡張モード (EXPE=1)	フラッシュメモリ ライターモード
E3	10		PF6/ExPWX2/RS14	PF6/ExPWX2/RS14	VSS
G13	－		<b>RF2/RS10</b>	<b>RF2/RS10</b>	NC

1. 概要

1.3 端子説明(1-15 頁)

表 1.2 端子機能

【正】

分類	記号	ピン番号			入出力	名称及び機能
		H8S/2472 (BP-176V)	H8S/2462 (FP-144LV)	H8S/2463 (TFP-144V)		
割り込み	IRQ15～ IRQ0	N15、M13、 A6、C6、B7、 <b>A7</b> 、F2、G4、 C2、B1、C3、 B6、B8、A8、 C8、D8	79、78、 139、138、 136、135、 15、16、 4～2、140、 132～129	78、77、 137、136、 134、133、 15、16、 4～2、138、 132～129	入力	マスク可能な割り込みを要求します。 IRQn 割り込みは、IRQn または ExIRQn のどの端子から入力するかを選択できます。
PECI インター フェース (PECI)*	PECI	<b>C7</b>	<b>134</b>	-	-	PECI 端子です・
	PEVref	<b>D7</b>	<b>133</b>	-	-	PECI 専用電源端子です。
I/O ポート	P17～P10	D13、C15、 D12、C14、 B15、B14、 A15、 <b>A14</b>	103～109、111		入出力	8 ビットの入出力端子です。

\*：PECI インターフェース(PECI)は、守秘契約を結んで頂いた上で公開いたします。  
詳細は、営業担当にご確認ください。

【誤】

分類	記号	ピン番号			入出力	名称及び機能
		H8S/2472 (BP-176V)	H8S/2462 (FP-144LV)	H8S/2463 (TFP-144V)		
割り込み	IRQ15～ IRQ0	N15、M13、 A6、C6、B7、 <b>D6</b> 、F2、G4、 C2、B1、C3、 B6、B8、A8、 C8、D8	79、78、 139、138、 136、135、 15、16、 4～2、140、 132～129	78、77、 137、136、 134、133、 15、16、 4～2、138、 132～129	入力	マスク可能な割り込みを要求します。 IRQn 割り込みは、IRQn または ExIRQn のどの端子から入力するかを選択できます。
<b>PECI インターフェース(PECI)記載無</b>						
I/O ポート	P17～P10	D13、C15、 D12、C14、 B15、B14、 A15	103～109、111		入出力	8 ビットの入出力端子です。

3. MCU動作モード

3.2 レジスタの説明

3.2.3 シリアルタイムコントロールレジスタ(STCR)(3-4頁)

【正】

ビット	ビット名	初期値	R/W	説明
7	IICX2	0	R/W	IIC トランスフェレート 2、1、0 IIC の動作を制御するビットです。I2C バスモードレジスタ(ICMR)の CK2～CK0 ビットと組み合わせて、マスターモードの転送レートを選択します。 転送レートについては、表 18.3 を参照してください。IICXn は IICn を制御します。 (n=0～2)
6	IICX1	0	R/W	
5	IICX0	0	R/W	

【誤】

ビット	ビット名	初期値	R/W	説明
7	IICX2	0	R/W	IIC トランスフェレート 2、1、0 IIC の動作を制御するビットです。I2C バスモードレジスタ(ICMR)の CK2～CK0 ビットと組み合わせて、マスターモードの転送レートを選択します。 転送レートについては、表 15.3 を参照してください。IICXn は IICn を制御します。 (n=0～2)
6	IICX1	0	R/W	
5	IICX0	0	R/W	

6. バスコントローラ(BSC)

6.8 バスアービタとレーション

6.8.3 バス権移行タイミング(6-51 頁)

【正】

(1) CPU

CPU は最も優先順位が低いバスマスタで、DTC および E-DMAC からのバス権要求があるとバスアービタはバス権を DTC または E-DMAC に移行します。

【誤】

(1) CPU

CPU は最も優先順位が低いバスマスタで、DTC および E-DMAC からのバス権要求があるとバスアービタはバス権を DTC に移行します。

8. I/Oポート

8.1 H8S/2472グループのI/Oポート(8-3頁)

表8.1 ポート機能一覧表

【正】

ポート名	概要	シングルチップモード (EXPE=0)	拡張チップモード (EXPE=1)	入出力形態
ポートA	割り込み入力、 DTC イベントカウンタ入力、 Ether 制御入出力、 アドレス出力と 兼用汎用入出力ポート	PA7/ExIRQ7/EVENT7/EXOUT PA6/ExIRQ6/EVENT6/LNKSTA PA5/ExIRQ5/EVENT5/WOL PA4/ExIRQ4/EVENT4 PA3/ExIRQ3/EVENT3 PA2/ExIRQ2/EVENT2 PA1/ExIRQ1/EVENT1 PA0/ExIRQ0/EVENT0	PA7/ExIRQ7/EVENT7/A23/EXOUT PA6/ExIRQ6/EVENT6/A22/LNKSTA PA5/ExIRQ5/EVENT5/A21/WOL PA4/ExIRQ4/EVENT4/A20 PA3/ExIRQ3/EVENT3/A19 PA2/ExIRQ2/EVENT2/A18 PA1/ExIRQ1/EVENT1/A17 PA0/ExIRQ0/EVENT0/A16	入力プルアップ MOS 内蔵

【誤】

ポート名	概要	シングルチップモード (EXPE=0)	拡張チップモード (EXPE=1)	入出力形態
ポートA	割り込み入力、 DTC イベントカウンタ入力、 Ether 制御入出力、 アドレス出力と 兼用汎用入出力ポート	PA7/ExIRQ7/EVENT7/EXOUT PA6/ExIRQ6/EVENT6/LNKSTA PA5/ExIRQ5/EVENT5/WOL PA4/ExIRQ4/EVENT4 PA3/ExIRQ3/EVENT3 PA2/ExIRQ2/EVENT2 PA1/ExIRQ1/EVENT1 PA0/ExIRQ0/EVENT0	PA7/ExIRQ7/EVENT7/A23 PA6/ExIRQ6/EVENT6/A22/LNKSTA PA5/ExIRQ5/EVENT5/A21/WOL PA4/ExIRQ4/EVENT4/A20 PA3/ExIRQ3/EVENT3/A19 PA2/ExIRQ2/EVENT2/A18 PA1/ExIRQ1/EVENT1/A17 PA0/ExIRQ0/EVENT0/A16	入力プルアップ MOS 内蔵

8. I/Oポート

8.1 H8S/2472グループのI/Oポート(8-4頁)

表8.1 ポートの機能一覧

【正】

ポート名	概要	シングルチップモード (EXPE=0)	拡張モード (EXPE=1)	入出力形態
ポートF	PWMX出力、 Ether制御入出力と 兼用汎用入出力ポート	PF6/RS14 PF5/RS13 PF4/RS12 PF3/ExPWX3/RS11 PF2/ExPWX2/RS10 PF1/RS9/MDC PF0/RS8/MDIO		

【誤】

ポート名	概要	シングルチップモード (EXPE=0)	拡張モード (EXPE=1)	入出力形態
ポートF	PWMX出力、 Ether制御入出力と 兼用汎用入出力ポート	PF6/ExPWX2/RS14 PF5/RS13 PF4/RS12 PF3/ExPWX3/RS11 PF2/RS10 PF1/RS9/MDC PF0/RS8/MDIO		

8. I/Oポート

8.1 H8S/2472グループのI/Oポート

8.1.15 ポートF(8-65頁)

(4)端子機能

【正】

- ・ PF6/RS14

PF6DDRビットにより次のように切り替えます。

PF6DDR	0	1
端子機能	PF6入力端子	PF6出力端子

【誤】

- ・ PF6/ExPWX2/RS14

PWMX\_1 の DACR の OEA ビットと PTCNT0 の PWMS ビットと PF6DDR ビットの 組み合わせにより 次のように切り替わります

PF6DDR	0		1		<b>X</b>
<b>PWMS</b>	<b>0</b>	<b>1</b>	<b>0</b>	<b>1</b>	<b>1</b>
<b>OEA</b>	<b>X</b>	<b>0</b>	<b>X</b>	<b>0</b>	<b>1</b>
端子機能	PF6入力端子		PF6出力端子		ExPWX2出力端子

8. I/Oポート

8.1 H8S/2472グループのI/Oポート

8.1.15 ポートF(8-66頁)

(4)端子機能

【正】

- ・ PF2/ExPWX2/RS10

PWMX\_1 のDACR のOEA ビットとPTCNT0 のPWMS ビットと PF2DDR ビットの 組み合わせにより次のように切り替わります。

PF2DDR	0		1		<b>X</b>
<b>PWMS</b>	<b>0</b>	<b>1</b>	<b>0</b>	<b>1</b>	<b>1</b>
<b>OEA</b>	<b>X</b>	<b>0</b>	<b>X</b>	<b>0</b>	<b>1</b>
端子機能	PF2入力端子		PF2出力端子		<b>ExPWX2出力端子</b>

【誤】

- ・ PF2/RS10

PF2DDR ビットにより次のように切り替わります。

PF2DDR	0	1
端子機能	PF2入力端子	PF2出力端子

8. I/Oポート

8.2 H8S/2463グループ、H8S/2462グループのI/Oポート(8-69頁)

表8.9 ポート機能一覧表

【正】

ポート名	概要	シングルチップモード (EXPE=0)	拡張チップモード (EXPE=1)	入出力形態
ポート A	割り込み入力、 DTC イベントカウンタ入力、 Ether 制御入出力、 アドレス出力と 兼用汎用入出力ポート	PA7/ExIRQ7/EVENT7/ <b>EXOUT</b> PA6/ExIRQ6/EVENT6/LNKSTA PA5/ExIRQ5/EVENT5/WOL PA4/ExIRQ4/EVENT4 PA3/ExIRQ3/EVENT3 PA2/ExIRQ2/EVENT2 PA1/ExIRQ1/EVENT1 PA0/ExIRQ0/EVENT0	PA7/ExIRQ7/EVENT7/ <b>EXOUT</b> /A23 PA6/ExIRQ6/EVENT6/LNKSTA/A22 PA5/ExIRQ5/EVENT5/WOL/A21 PA4/ExIRQ4/EVENT4/A20 PA3/ExIRQ3/EVENT3/A19 PA2/ExIRQ2/EVENT2/A18 PA1/ExIRQ1/EVENT1/A17 PA0/ExIRQ0/EVENT0/A16	入力プルアップ MOS 内蔵

【誤】

ポート名	概要	シングルチップモード (EXPE=0)	拡張チップモード (EXPE=1)	入出力形態
ポート A	割り込み入力、 DTC イベントカウンタ入力、 Ether 制御入出力、 アドレス出力と 兼用汎用入出力ポート	PA7/ExIRQ7/EVENT7 PA6/ExIRQ6/EVENT6/LNKSTA PA5/ExIRQ5/EVENT5/WOL PA4/ExIRQ4/EVENT4 PA3/ExIRQ3/EVENT3 PA2/ExIRQ2/EVENT2 PA1/ExIRQ1/EVENT1 PA0/ExIRQ0/EVENT0	PA7/ExIRQ7/EVENT7/A23 PA6/ExIRQ6/EVENT6/LNKSTA/A22 PA5/ExIRQ5/EVENT5/WOL/A21 PA4/ExIRQ4/EVENT4/A20 PA3/ExIRQ3/EVENT3/A19 PA2/ExIRQ2/EVENT2/A18 PA1/ExIRQ1/EVENT1/A17 PA0/ExIRQ0/EVENT0/A16	入力プルアップ MOS 内蔵

8. I/Oポート

8.2 H8S/2463グループ、H8S/2462グループのI/Oポート

8.2.4 ポート4(8-87頁)

(c)シングルチップモード

- ・ P47~P44

【正】

P4nDDR	0		1
P4NCE	0	1	X
端子機能	P4n 入力端子	DBn 入力端子	
	IRQn 入力端子	IRQn 入力端子 (ノイズキャンセル付き)	P4n 出力端子

【誤】

上記真理値記載無

8.1 I/Oポート

8.3 周辺機能端子の移動

8.3.2 ポートコントロールレジスタ 0(PTCNT0)(8-136 頁)

【正】

ビット	ビット名	初期値	R/W	説明
3	PWMXS	0	R/W	14 ビット PWM の出力端子を選択します。 0 : P60/PWX0、P61/PWX1、P62/PWX2、P63/PWX3* を選択します。 1 : (H8S/2472 グループ) P93/ExPWX0、P94/ExPWX1、PF2/ExPWX2、PF3/ExPWX3* (H8S/2463,2462 グループ) P93/ExPWX0、P94/ExPWX1、PF6/ExPWX2 を選択します。

【注】 \* ExPWM3 端子は、H8S/2472 グループのみサポートしています。

【誤】

ビット	ビット名	初期値	R/W	説明
3	PWMXS	0	R/W	14 ビット PWM の出力端子を選択します。 0 : P60/PWX0、P61/PWX1、P62/PWX2、P63/PWX3* を選択します。 1 : P93/ExPWX0、P94/ExPWX1、PF6/ExPWX2、PF3/ExPWX3*を選択します。

【注】 \* ExPWM3 端子は、H8S/2472 グループのみサポートしています。

18. IICバスインタフェース(IIC)

18.3 レジスタ説明

18.3.5 I2Cバストランスファレートセレクトレジスタ(IICX3)(18-8頁)

【正】

IICX3は、IICの転送レートのクロック選択、IICチャンネル3~5の転送レートを設定します。

【誤】

IICX3は、IICの転送レートのクロック選択、IICチャンネル3の転送レートを設定します。

表 18.3 転送レート(2)(18-9 頁)

【正】

STCR/ IICX3	ICMR			クロック	転送レート		
	5	4	3		$\phi = 20\text{MHz}$	$\phi = 25\text{MHz}$	$\phi = 34\text{MHz}$
IICx	CKS2	CKS1	CKS0	$\phi / 192$	104.2KHz	130.2KHz	177.1KHz
1	0	1	0				

【語】

STCR/ IICX3	ICMR			クロック	転送レート		
	5	4	3		$\phi = 20\text{MHz}$	$\phi = 25\text{MHz}$	$\phi = 34\text{MHz}$
IICx	CKS2	CKS1	CKS0	$\phi / 190$	104.2KHz	130.2KHz	177.1KHz
1	0	1	0				



20. イーサネットコントローラ(EtherC)

20.4 動作説明

20.4.4 MIIレジスタのアクセス方法

(2)MIIレジスタアクセス手順

図20.10 1ビットデータのリードフロー(20-19頁)

【正】



図 20.10 1 ビットデータのリードフロー

【誤】




図 20.10 1 ビットデータのリードフロー

29. レジスタ一覧

29.2 レジスタビット一覧 (29-14頁)

【正】

レジスタ 略称	ビット7	ビット6	ビット5	ビット4	ビット3	ビット2	ビット1	ビット0	モジュール
<b>FCFTR</b>	-	-	-	-	-	<b>RFF2</b>	<b>RFF1</b>	<b>RFF0</b>	E-DMAC
	-	-	-	-	-	<b>RFD2</b>	<b>RFD1</b>	<b>RFD0</b>	
	-	-	-	-	-	-	-	<b>TIS</b>	
<b>TRIMD</b>	-	-	-	-	-	-	-	-	
IER2	SSRSME	-	-	SURSE	CFDN	<b>SOF</b>	SETCE	SETIE	USB
ISR2	-	-	-	SURSE	CFGN	<b>SOF</b>	SETCE	SETIE	
HICR4	LADR12SEL				SWENBL	KCSENBL	<b>SMICENBL</b>	BTENBL	LPC
DTCERD	DTCED7	<b>DTCED6</b>	<b>DTCED5</b>	DTCED4	DTCED3	-	-	-	DTC
WSCR2	WM10	WM11	WC10	-	-	<b>WC22</b>	-	-	BSC
TCR_0	CMIEB	CMIEA	OVIE	<b>CCLR1</b>	<b>CCLR1</b>	CKS2	CKS1	CKS0	TMR_0
TCR_1	CMIEB	CMIEA	OVIE	<b>CCLR1</b>	<b>CCLR1</b>	CKS2	CKS1	CKS0	TMR_1
SCR_3	TIE	RIE	TE	RE	MPIE	<b>TEIE</b>	CKE1	CKE0	SCI_3
TCR_X	CMIEB	CMIEA	OVIE	<b>CCLR1</b>	<b>CCLR0</b>	CKS2	CKS1	CKS0	TMR_X
TCR_Y	CMIEB	CMIEA	OVIE	<b>CCLR1</b>	<b>CCLR0</b>	CKS2	CKS1	CKS0	TMR_Y

【誤】

レジスタ 略称	ビット7	ビット6	ビット5	ビット4	ビット3	ビット2	ビット1	ビット0	モジュール
<b>FCFTR 記載抜け</b>									E-DMAC
<b>TRIMD 記載抜け</b>									
IER2	SSRSME	-	-	SURSE	CFDN	-	SETCE	SETIE	USB
ISR2	-	-	-	SURSE	CFGN	-	SETCE	SETIE	
HICR4	LADR12SEL				SWENBL	KCSENBL	<b>SMCENBL</b>	BTENBL	LPC
DTCERD	DTCED7	-	-	DTCED4	DTCED3	-	-	-	DTC
WSCR2	WM10	WM11	WC10	-	-	-	-	-	BSC
TCR_0	CMIEB	CMIEA	OVIE	-	-	CKS2	CKS1	CKS0	TMR_0
TCR_1	CMIEB	CMIEA	OVIE	-	-	CKS2	CKS1	CKS0	TMR_1
SCR_3	TIE	RIE	TE	RE	MPIE	<b>TIE</b>	CKE1	CKE0	SCI_3
TCR_X	CMIEB	CMIEA	OVIE	-	-	CKS2	CKS1	CKS0	TMR_X
TCR_Y	CMIEB	CMIEA	OVIE	-	-	CKS2	CKS1	CKS0	TMR_Y

— 以上 —