

お客様各位

カタログ等資料中の旧社名の扱いについて

2010 年 4 月 1 日を以って NEC エレクトロニクス株式会社及び株式会社ルネサステクノロジが合併し、両社の全ての事業が当社に承継されております。従いまして、本資料中には旧社名での表記が残っておりますが、当社の資料として有効ですので、ご理解の程宜しくお願い申し上げます。

ルネサスエレクトロニクス ホームページ (<http://www.renesas.com>)

2010 年 4 月 1 日
ルネサスエレクトロニクス株式会社

【発行】ルネサスエレクトロニクス株式会社 (<http://www.renesas.com>)

【問い合わせ先】 <http://japan.renesas.com/inquiry>

ご注意書き

1. 本資料に記載されている内容は本資料発行時点のものであり、予告なく変更することがあります。当社製品のご購入およびご使用にあたりましては、事前に当社営業窓口で最新の情報をご確認いただきますとともに、当社ホームページなどを通じて公開される情報に常にご注意ください。
2. 本資料に記載された当社製品および技術情報の使用に関連し発生した第三者の特許権、著作権その他の知的財産権の侵害等に関し、当社は、一切その責任を負いません。当社は、本資料に基づき当社または第三者の特許権、著作権その他の知的財産権を何ら許諾するものではありません。
3. 当社製品を改造、改変、複製等しないでください。
4. 本資料に記載された回路、ソフトウェアおよびこれらに関連する情報は、半導体製品の動作例、応用例を説明するものです。お客様の機器の設計において、回路、ソフトウェアおよびこれらに関連する情報を使用する場合には、お客様の責任において行ってください。これらの使用に起因しお客様または第三者に生じた損害に関し、当社は、一切その責任を負いません。
5. 輸出に際しては、「外国為替及び外国貿易法」その他輸出関連法令を遵守し、かかる法令の定めるところにより必要な手続を行ってください。本資料に記載されている当社製品および技術を大量破壊兵器の開発等の目的、軍事利用の目的その他軍事用途の目的で使用しないでください。また、当社製品および技術を国内外の法令および規則により製造・使用・販売を禁止されている機器に使用することができません。
6. 本資料に記載されている情報は、正確を期すため慎重に作成したのですが、誤りが無いことを保証するものではありません。万一、本資料に記載されている情報の誤りに起因する損害がお客様に生じた場合においても、当社は、一切その責任を負いません。
7. 当社は、当社製品の品質水準を「標準水準」、「高品質水準」および「特定水準」に分類しております。また、各品質水準は、以下に示す用途に製品が使われることを意図しておりますので、当社製品の品質水準をご確認ください。お客様は、当社の文書による事前の承諾を得ることなく、「特定水準」に分類された用途に当社製品を使用することができません。また、お客様は、当社の文書による事前の承諾を得ることなく、意図されていない用途に当社製品を使用することができません。当社の文書による事前の承諾を得ることなく、「特定水準」に分類された用途または意図されていない用途に当社製品を使用したことによりお客様または第三者に生じた損害等に関し、当社は、一切その責任を負いません。なお、当社製品のデータ・シート、データ・ブック等の資料で特に品質水準の表示がない場合は、標準水準製品であることを表します。
標準水準： コンピュータ、OA 機器、通信機器、計測機器、AV 機器、家電、工作機械、パーソナル機器、産業用ロボット
高品質水準： 輸送機器（自動車、電車、船舶等）、交通用信号機器、防災・防犯装置、各種安全装置、生命維持を目的として設計されていない医療機器（厚生労働省定義の管理医療機器に相当）
特定水準： 航空機器、航空宇宙機器、海底中継機器、原子力制御システム、生命維持のための医療機器（生命維持装置、人体に埋め込み使用するもの、治療行為（患部切り出し等）を行うもの、その他直接人命に影響を与えるもの）（厚生労働省定義の高度管理医療機器に相当）またはシステム等
8. 本資料に記載された当社製品のご使用につき、特に、最大定格、動作電源電圧範囲、放熱特性、実装条件その他諸条件につきましては、当社保証範囲内でご使用ください。当社保証範囲を超えて当社製品をご使用された場合の故障および事故につきましては、当社は、一切その責任を負いません。
9. 当社は、当社製品の品質および信頼性の向上に努めておりますが、半導体製品はある確率で故障が発生したり、使用条件によっては誤動作したりする場合があります。また、当社製品は耐放射線設計については行っておりません。当社製品の故障または誤動作が生じた場合も、人身事故、火災事故、社会的損害などを生じさせないようお客様の責任において冗長設計、延焼対策設計、誤動作防止設計等の安全設計およびエージング処理等、機器またはシステムとしての出荷保証をお願いいたします。特に、マイコンソフトウェアは、単独での検証は困難なため、お客様が製造された最終の機器・システムとしての安全検証をお願いいたします。
10. 当社製品の環境適合性等、詳細につきましては製品個別に必ず当社営業窓口までお問合せください。ご使用に際しては、特定の物質の含有・使用を規制する RoHS 指令等、適用される環境関連法令を十分調査のうえ、かかる法令に適合するようご使用ください。お客様がかかる法令を遵守しないことにより生じた損害に関し、当社は、一切その責任を負いません。
11. 本資料の全部または一部を当社の文書による事前の承諾を得ることなく転載または複製することを固くお断りいたします。
12. 本資料に関する詳細についてのお問い合わせその他お気付きの点等がございましたら当社営業窓口までご照会ください。

注 1. 本資料において使用されている「当社」とは、ルネサスエレクトロニクス株式会社およびルネサスエレクトロニクス株式会社がその総株主の議決権の過半数を直接または間接に保有する会社をいいます。

注 2. 本資料において使用されている「当社製品」とは、注 1 において定義された当社の開発、製造製品をいいます。



ユーザーズ・マニュアル

V850 ファミリTM

32 ビット・シングルチップ・マイクロコンピュータ
アーキテクチャ編

資料番号 U10243JJ7V0UM00 (第7版)
発行年月 March 2001 N CP(K)

© NEC Corporation 1994

〔メモ〕

目次要約

第1章	イントロダクション	...	16
第2章	レジスタ・セット	...	20
第3章	データ・タイプ	...	28
第4章	アドレス空間	...	31
第5章	命令	...	40
第6章	割り込みと例外	...	108
第7章	リセット	...	115
第8章	パイプライン	...	116
付録A	命令ニモニック（アルファベット順）	...	129
付録B	命令一覧	...	140
付録C	命令オペコード・マップ	...	142
付録D	総合索引	...	144

CMOSデバイスの一般的注意事項

静電気対策（MOS全般）

注意 MOSデバイス取り扱いの際は静電気防止を心がけてください。

MOSデバイスは強い静電気によってゲート絶縁破壊を生じることがあります。運搬や保存の際には、NECが出荷梱包に使用している導電性のトレイやマガジン・ケース、または導電性の緩衝材、金属ケースなどを利用し、組み立て工程にはアースを施してください。プラスチック板上に放置したり、端子を触ったりしないでください。

また、MOSデバイスを実装したボードについても同様の扱いをしてください。

未使用入力の処理（CMOS特有）

注意 CMOSデバイスの入力レベルは固定してください。

バイポーラやNMOSのデバイスと異なり、CMOSデバイスの入力に何も接続しない状態で動作させると、ノイズなどに起因する中間レベル入力が生じ、内部で貫通電流が流れて誤動作を引き起こす恐れがあります。プルアップかプルダウンによって入力レベルを固定してください。また、未使用端子が出力となる可能性（タイミングは規定しません）を考慮すると、個別に抵抗を介してV_{DD}またはGNDに接続することが有効です。

資料中に「未使用端子の処理」について記載のある製品については、その内容を守ってください。

初期化以前の状態（MOS全般）

注意 電源投入時、MOSデバイスの初期状態は不定です。

分子レベルのイオン注入量等で特性が決定するため、初期状態は製造工程の管理外です。電源投入時の端子の出力状態や入出力設定、レジスタ内容などは保証しておりません。ただし、リセット動作やモード設定で定義している項目については、これらの動作ののちに保証の対象となります。

リセット機能を持つデバイスの電源投入後は、まずリセット動作を実行してください。

V800シリーズ、V850ファミリ、V850/SA1、V850/SB1、V850/SB2、V850/SF1、V850/SV1、V850E/MA1、V850E/MA2、V850E/IA1、V850E/IA2、V850E/MS1、V850E/MS2、V851、V852、V853、V854は日本電気株式会社の商標です。

Windowsは、米国Microsoft Corporationの米国およびその他の国における登録商標または商標です。

注意： μ PD703008Y, 70F3008Y, 703014AY, 703014BY, 703015Y, 703015AY, 703015BY, 70F3015BY, 703017AY, 70F3017AY, 703030AY, 703031AY, 703032AY, 70F3032AY, 703033AY, 70F3033AY, 703034AY, 703035AY, 70F3035AY, 703036AY, 703037AY, 70F3037AY, 703078Y, 703079Y, 70F3079Y, 703038Y, 70F3038Y, 703039Y, 703040Y, 703041Y, 70F3040YはI²Cバス・インタフェース回路を内蔵しています。

I²Cバス・インタフェースを使用される場合には、カスタム・コードをご発注いただく時に、事前にその旨ご申告下さい。申告に基づき、以下の特典が受けられます。

日本電気株式会社のI²Cバス対応部品をご購入いただくことにより、これらの部品をI²Cシステムに使用する実施権がフィリップス社I²C特許に基づき許諾されることとなります。ただし、これらのI²Cシステムはフィリップス社によって設定されたI²C標準規格に合致しているものとします。

Purchase of NEC I²C components conveys a license under the Philips I²C Patent Rights to use these components in an I²C system, provided that the system conforms to the I²C Standard Specification as defined by Philips.

本製品のうち、外国為替および外国貿易管理法の規定により規制貨物等（または役務）に該当するものについては、日本国外に輸出する際に、同法に基づき日本国政府の輸出許可が必要です。

- 本資料の内容は予告なく変更することがありますので、最新のものであることをご確認の上ご使用ください。
- 文書による当社の承諾なしに本資料の転載複製を禁じます。
- 本資料に記載された製品の使用もしくは本資料に記載の情報の使用に際して、当社は当社もしくは第三者の知的財産権その他の権利に対する保証または実施権の許諾を行うものではありません。上記使用に起因する第三者所有の権利にかかわる問題が発生した場合、当社はその責を負うものではありませんのでご了承ください。
- 本資料に記載された回路、ソフトウェア、及びこれらに付随する情報は、半導体製品の動作例、応用例を説明するためのものです。従って、これら回路・ソフトウェア・情報をお客様の機器に使用される場合には、お客様の責任において機器設計をしてください。これらの使用に起因するお客様もしくは第三者の損害に対して、当社は一切その責を負いません。
- 当社は品質、信頼性の向上に努めていますが、半導体製品はある確率で故障が発生します。当社半導体製品の故障により結果として、人身事故、火災事故、社会的な損害等を生じさせない冗長設計、延焼対策設計、誤動作防止設計等安全設計に十分ご注意願います。
- 当社は、当社製品の品質水準を「標準水準」、「特別水準」およびお客様に品質保証プログラムを指定して頂く「特定水準」に分類しております。また、各品質水準は以下に示す用途に製品が使われることを意図しておりますので、当社製品の品質水準をご確認の上ご使用願います。

標準水準：コンピュータ、OA機器、通信機器、計測機器、AV機器、家電、工作機械、パーソナル機器、産業用ロボット

特別水準：輸送機器（自動車、列車、船舶等）、交通用信号機器、防災／防犯装置、各種安全装置、生命維持を直接の目的としない医療機器

特定水準：航空機器、航空宇宙機器、海底中継機器、原子力制御システム、生命維持のための医療機器、生命維持のための装置またはシステム等

当社製品のデータ・シート／データ・ブック等の資料で、特に品質水準の表示がない場合は標準水準製品であることを表します。当社製品を上記の「標準水準」の用途以外でご使用をお考えのお客様は、必ず事前に当社販売窓口までご相談頂きますようお願い致します。

M7 98.8

本版で改訂された主な箇所

箇 所	内 容
全般	対象デバイス 変更
p. 18	図 1 - 1 V850ファミリ製品展開 変更
p. 20	2.1.1 (1) 汎用レジスタ 記述修正
p. 21	図 2 - 1 プログラム・レジスタ一覧 修正
p. 22	図 2 - 2 プログラム・レジスタ動作一覧 修正
p. 107	表 5 - 10 命令実行クロック数一覧 修正
p. 108	第 6 章 割り込みと例外 記述修正
p. 113	6.2.2 例外トラップ 記述修正
p. 113	図 6 - 5 例外トラップの処理形態 修正

本文欄外の★印は、本版で改訂された主な箇所を示しています。

巻末にアンケート・コーナーを設けております。このドキュメントに対するご意見をお気軽にお寄せください。

はじめに

対 象 者 このマニュアルは、V850ファミリの中のV850 CPUコアの機能を理解し、それを用いたアプリケーション・システムを設計しようとするユーザを対象とします。

● V850 CPUコア搭載製品

- ・ V851TM^{注1} : μPD703000, 703001, 70P3000
- ・ V852TM^{注2} : μPD703002, 70P3002
- ・ V853TM : μPD703003A, 70F3003A, 703003A (A)^{注3}, 70F3003A (A)^{注3}, 703004A, 703025A, 703025A (A) , 70F3025A
- ・ V854TM^{注2} : μPD703006^{注1}, 703008, 70F3008, 703008Y, 70F3008Y
- ・ V850/SA1TM : μPD703014A, 703014AY, 703014B, 703014BY, 703015^{注2}, 703015Y^{注2}, 703015A, 703015AY, 703015B, 703015BY, 70F3015B^{注3}, 70F3015BY^{注3}, 703017A, 70F3017A, 703017AY, 70F3017AY
- ・ V850/SB1TM : μPD703030A^{注3}, 703030AY^{注3}, 703031A, 703031AY, 703032A, 70F3032A, 703032AY, 70F3032AY, 703033A, 70F3033A, 703033AY, 70F3033AY
- ・ V850/SB2TM : μPD703034A, 703034AY, 703035A, 70F3035A, 703035AY, 70F3035AY, 703036A^{注3}, 703036AY^{注3}, 703037A, 70F3037A, 703037AY, 70F3037AY
- ・ V850/SF1TM : μPD703078Y, 703079Y, 70F3079Y
- ・ V850/SV1TM : μPD703038^{注3}, 703038Y^{注3}, 70F3038^{注3}, 70F3038Y^{注3}, 703039, 703039Y, 703040, 703040Y, 703041, 703041Y, 70F3040, 70F3040Y

注1．保守品

2．非拡販品

3．開発中

目 的 このマニュアルは、次の構成に示すV850ファミリのアーキテクチャをユーザに理解していただくことを目的とします。

構 成 このマニュアルは、おもに次の内容で構成しております。

- レジスタ・セット
- データ・タイプ
- 命令形式と命令セット
- 割り込みと例外
- パイプラインの操作

読み方 このマニュアルの読者には、電気、論理回路、マイクロコンピュータの一般知識を必要とします。

ハードウェアの機能について知りたいとき

→各デバイスの**ユーザーズ・マニュアル** **ハードウェア編**をお読みください。

特定の命令の機能を詳細に調べたいとき

→**第5章 命令**をお読みください。

電気的特性を知りたいとき

→各デバイスの**データ・シート**を参照してください。

一通りV850ファミリの機能を理解しようとするとき

→目次に従ってお読みください。

なお、V850ファミリでは2バイト構成のデータをハーフワード、4バイト構成のデータをワードと呼びます。

凡 例	データの重み	: 左が上位桁、右が下位桁
	アクティブ・ロウの表記	: $\overline{\times \times \times}$ (端子、信号名称の上に線)
	メモリ・マップのアドレス	: 上部 - 上位、下部 - 下位
	注	: 本文中につけた注の説明
	注意	: 気をつけて読んでいただきたい内容
	備考	: 本文の補足説明
	数の表記	: 2進数... $\times \times \times \times$ または $\times \times \times \times B$
		10進数... $\times \times \times \times$
		16進数... $\times \times \times \times H$
	2のべき数を示す接頭語 (アドレス空間、メモリ容量) :	
		K (キロ) ... $2^{10} = 1024$
		M (メガ) ... $2^{20} = 1024^2$
		G (ギガ) ... $2^{30} = 1024^3$
データ・タイプ		: ワード...32ビット
		ハーフワード...16ビット
		バイト... 8ビット

関連資料 関連資料は暫定版の場合がありますが、この資料では「暫定」の表示をしておりません。
あらかじめご了承ください。

・デバイスに関する資料

品 名		資料名	データ・シート	ユーザーズ・マニュアル	
				ハードウェア編	アーキテクチャ編
V851	μ PD703000, 703001	U10987J	U10935J	このマニュアル	
	μ PD70P3000	U10988J			
V852	μ PD703002	U11826J	U10038J		
	μ PD70P3002	U11827J			
V853	μ PD703003A, 703004A, 703025A	U13188J	U10913J		
	μ PD70F3003A, 70F3025A	U13189J			
V854	μ PD70F3008	U12756J	U11969J		
	μ PD70F3008Y	U12755J			
	μ PD703006, 703008, 703008Y	-			
V850/SA1	μ PD703014A, 703014AY, 703015A, 703015AY, 703017A, 703017AY	U14526J	U12768J		
	μ PD70F3017A, 70F3017AY	U14527J			
V850/SB1	μ PD703031A, 703031AY, 703033A, 703033AY, 70F3033A, 70F3033AY	U14734J	U13850J		
	μ PD703032A, 703032AY, 70F3032A, 70F3032AY	U14893J			
V850/SB2	μ PD703034A, 703034AY, 703035A, 703035AY, 70F3035A, 70F3035AY	U14780J			
	μ PD703037A, 703037AY, 70F3037A, 70F3037AY	U14894J			
V850/SF1	μ PD703078Y, 703079Y, 70F3079Y	U15183J	U14665J		
V850/SV1	μ PD703039, 703039Y, 703040, 703040Y, 703041, 703041Y	U13953J	U14462J		
	μ PD70F3040, 70F3040Y	U14662J			

・開発ツールに関する資料（ユーザズ・マニュアル）

資 料 名		資料番号
IE-703002-MC（V852, V853, V854, V850/SA1, V850/SB1, V850/SB2, V850/SF1, V850/SV1用インサートキット・エミュレータ）		U11595J
IE-703003-MC-EM1（V853用周辺I/Oボード）		U11596J
IE-703008-MC-EM1（V854用周辺I/Oボード）		U12420J
IE-703017-MC-EM1（V850/SA1用周辺I/Oボード）		U12898J
IE-703037-MC-EM1（V850/SB1, V850/SB2用周辺I/Oボード）		U14151J
IE-703040-MC-EM1（V850/SV1用周辺I/Oボード）		U14337J
CA850（Ver. 2.30 以上） （Cコンパイラ・パッケージ）	操作編	U14568J
	C言語編	U14566J
	プロジェクト・マネージャ編	U14569J
	アセンブリ言語編	U14567J
ID850（Ver. 2.20 以上）（統合ディバッガ）	操作編 Windows™ベース	U14580J
SM850（Ver. 2.20 以上）（システム・シミュレータ）	操作編 Windowsベース	U14782J
SM850（Ver. 2.00 以上）（システム・シミュレータ）	外部部品ユーザ・オープン・インタフェース仕様編	U14873J
RX850（Ver. 3.13 以上）（リアルタイムOS）	基礎編	U13430J
	インストール編	U13410J
	テクニカル編	U13431J
RX850 Pro（Ver. 3.13）（リアルタイムOS）	基礎編	U13773J
	インストール編	U13774J
	テクニカル編	U13772J
RD850（Ver. 3.01）（タスク・ディバッガ）		U13737J
RD850 Pro（Ver. 3.01）（タスク・ディバッガ）		U13916J
AZ850（Ver. 3.0）（システム・パフォーマンス・アナライザ）		U14410J
PG-FP3（フラッシュ・メモリ・プログラマ）		U13502J

目 次

第1章	イントロダクション	...	16
1.1	概 説	...	16
1.2	特 徴	...	17
1.3	製品展開	...	18
1.4	CPU内部構成	...	19
第2章	レジスタ・セット	...	20
2.1	プログラム・レジスタ	...	20
2.1.1	プログラム・レジスタ・セット	...	20
2.2	システム・レジスタ	...	23
2.2.1	割り込み時状態退避レジスタ	...	23
2.2.2	NMI時状態退避レジスタ	...	24
2.2.3	割り込み要因レジスタ	...	24
2.2.4	プログラム・ステータス・ワード	...	25
2.2.5	システム・レジスタ番号	...	27
第3章	データ・タイプ	...	28
3.1	データ形式	...	28
3.1.1	データ・タイプとアドレッシング	...	28
3.2	データ表現	...	29
3.2.1	整 数	...	29
3.2.2	符号なし整数	...	30
3.2.3	ビット	...	30
3.3	データ・アラインメント	...	30
第4章	アドレス空間	...	31
4.1	メモリ・マップ	...	32
4.2	アドレッシング・モード	...	33
4.2.1	命令アドレス	...	33
4.2.2	オペランド・アドレス	...	36
第5章	命 令	...	40
5.1	命令フォーマット	...	40
5.2	命令の概要	...	43
5.3	命令セット	...	47
5.4	命令実行クロック数	...	107

第6章	割り込みと例外	...	108
6.1	割り込み処理	...	109
6.1.1	マスカブル割り込み	...	109
6.1.2	ノンマスカブル割り込み	...	111
6.2	例外処理	...	112
6.2.1	ソフトウェア例外	...	112
6.2.2	例外トラップ	...	113
6.3	割り込み/例外からの復帰	...	114
第7章	リセット	...	115
7.1	イニシャライズ	...	115
7.2	起 動	...	115
第8章	パイプライン	...	116
8.1	動作概要	...	116
8.2	各命令実行時のパイプラインの流れ	...	117
8.2.1	ロード命令	...	117
8.2.2	ストア命令	...	117
8.2.3	算術演算命令（乗算命令，除算命令を除く）	...	118
8.2.4	乗算命令	...	118
8.2.5	除算命令	...	118
8.2.6	論理演算命令	...	119
8.2.7	飽和演算命令	...	119
8.2.8	分岐命令	...	119
8.2.9	ビット操作命令	...	121
8.2.10	特殊命令	...	121
8.3	パイプラインの乱れ	...	124
8.3.1	アライン・ハザード	...	124
8.3.2	ロード命令実行結果の参照	...	124
8.3.3	乗算命令実行結果の参照	...	125
8.3.4	EIPC, FEPCを対象とするLDSR命令実行結果の参照	...	126
8.3.5	プログラム作成時の注意点	...	126
8.4	パイプラインに関する補足事項	...	127
8.4.1	ハーバード・アーキテクチャ	...	127
8.4.2	ショート・パス	...	127
付録A	命令ニモニック（アルファベット順）	...	129
付録B	命令一覧	...	140
付録C	命令オペコード・マップ	...	142
付録D	総合索引	...	144
D.1	50音で始まる語句の索引	...	144
D.2	アルファベットで始まる語句の索引	...	146

図の目次

図番号	タイトル, ページ
1 - 1	V850 ファミリ製品展開 ... 18
1 - 2	内部構成 ... 19
2 - 1	プログラム・レジスター一覧 ... 21
2 - 2	プログラム・レジスタ動作一覧 ... 22
2 - 3	システム・レジスター一覧 ... 23
4 - 1	メモリ・マップ ... 32
4 - 2	レラティブ・アドレッシング (JR disp22/JARL disp22, reg2) ... 33
4 - 3	レラティブ・アドレッシング (Bcond disp9) ... 34
4 - 4	レジスタ・アドレッシング (JMP [reg1]) ... 35
4 - 5	ベースト・アドレッシング (タイプ 1) ... 37
4 - 6	ベースト・アドレッシング (タイプ 2) ... 38
4 - 7	ビット・アドレッシング ... 39
6 - 1	マスカブル割り込みの処理形態 ... 110
6 - 2	ノンマスカブル割り込みの処理形態 ... 111
6 - 3	ソフトウェア例外の処理形態 ... 112
6 - 4	不正命令コード ... 113
6 - 5	例外トラップの処理形態 ... 113
6 - 6	割り込み / 例外からの復帰の処理形態 ... 114
8 - 1	標準的な命令を 9 つ続けて実行する例 ... 116
8 - 2	アライン・ハザードの例 ... 124
8 - 3	ロード命令実行結果の参照例 ... 125
8 - 4	乗算命令実行結果の参照例 ... 125
8 - 5	EIPC, FEPCを対象とするLDSR命令実行結果の参照例 ... 126

表の目次

表番号	タイトル , ページ
2 - 1	システム・レジスタ番号 ... 27
5 - 1	ロード/ストア命令一覧 ... 43
5 - 2	算術演算命令一覧 ... 43
5 - 3	飽和演算命令一覧 ... 44
5 - 4	論理演算命令一覧 ... 44
5 - 5	分岐命令一覧 ... 45
5 - 6	ビット操作命令一覧 ... 46
5 - 7	特殊命令一覧 ... 46
5 - 8	条件分岐命令一覧 ... 56
5 - 9	条件コード一覧 ... 89
5 - 10	命令実行クロック数一覧 ... 107
6 - 1	割り込み/例外コード一覧 ... 109
7 - 1	リセット後のレジスタの状態 ... 115
8 - 1	アクセス時間(クロック数) ... 117
A - 1	命令二モニック(アルファベット順) ... 130
B - 1	二モニック・リスト ... 140
B - 2	命令セット一覧 ... 141

第1章 イン트로ダクション

V850ファミリは、V800シリーズ™におけるRISCマイクロプロセッサの技術を用いたCPUコアを持ち、内蔵ROM/RAM、周辺I/Oなどをワンチップに収めたシングルチップ・マイクロコンピュータです。

また、V850ファミリは、従来のNECオリジナル・シングルチップ・マイクロコンピュータ「78Kシリーズ」の上位製品として、高コスト・パフォーマンスを実現する次世代のシングルチップ・マイクロコンピュータです。

V850ファミリには、V850 CPUを搭載した製品とV850E CPUを搭載した製品があります。このマニュアルでは、V850 CPUを搭載した製品を対象としています。

この章では、V850ファミリの概要を簡単に述べます。

1.1 概 説

リアルタイム制御システムとしては、HDD（Hard Disk Drive）、PPC（Plain Paper Copier）、プリンタ、ファクシミリを始めとするOA機器、エンジン制御、ABS（Antilock Braking System）制御などの各種自動車電装機器、NC（Numerical Control）工作機、各種コントローラなどのFA機器などがあります。従来、これらの分野では8ビットまたは16ビットのマイクロコンピュータが主として用いられてきましたが、機器の制御の複雑化にしたがって、マイクロコンピュータに要求される機能も高度化し、命令セットが複雑になり、ハードウェア規模が増大化してきました。同時に、機器の性能向上に対応すべくマイクロコンピュータの動作周波数の高速化もあわせて求められています。

これらの要求に答えるためV850ファミリは、よりシンプルなハードウェア構成により最大限の性能を実現できる手段としてRISCアーキテクチャを取り入れることにより、従来のCISC型シングルチップ・マイクロコンピュータ78K/ シリーズ、78K/IVシリーズのおよそ15倍の性能を低コストで実現する次世代のマイクロコンピュータ用のCPUコアとして位置づけられます。

V850ファミリでは、従来のRISC型CPUの基本命令に加えて、各種応用機器、特にデジタル・サーボ制御の応用に最適な命令として、ハードウェア乗算器による乗算命令、飽和演算命令、ビット操作命令などを用意しました。また、コンパイラにおける高コード効率を最優先に意識した命令フォーマットを採用して、オブジェクト・コード・サイズのコンパクト化を図っています。

- 組み込み制御用高性能32ビット・アーキテクチャ
 - 命令数：74
 - 32ビット汎用レジスタ：32本
 - ロング／ショート形式を持つロード／ストア命令
 - 3オペランド命令
 - 1クロック・ピッチの5段パイプライン構造
 - レジスタ／フラグ・ハザードのインタロックをハードウェアにより対処
 - メモリ空間 プログラム空間 : 16 Mバイト・リニア
 データ空間 : 4 Gバイト・リニア
- 各種応用分野に適した命令群
 - 飽和演算命令
 - ビット操作命令
 - 乗算器内蔵により，1-2クロックで乗算が可能（16ビット×16ビット→32ビット）

V850ファミリは、V850 CPUを搭載したV851, V852, V853, V854, V850/SA1, V850/SB1, V850/SB2, V850/SF1, V850/SV1と、V850E CPU を搭載したV850E/MS1™, V850E/MS2™, V850E/MA1™, V850E/MA2™, V850E/IA1™, V850E/IA2™, V850E/xxxがあります。


V850 CPUを搭載した製品は、制御系のシングルチップ・マイクロコンピュータであり、V850E CPUを搭載した製品は、外部バス・インタフェースの性能を強化し、制御系だけでなくデータ処理系に対応したシングルチップ・マイクロコンピュータです。

Figure 1: V850 CPU Core Development Roadmap. The diagram illustrates the progression of V850 CPU cores over time, categorized by performance and development period. The V850 CPU Core section includes V851, V852, V853, V854, V850/SV1, V850/SB1, V850/SB2, and V850/SF1. The V850E CPU Core section includes V850E/MA1, V850E/IA1, V850E/MS1, V850E/MS2, V850E/MA2, and V850E/IA2. A dashed box labeled '開発中' (Under Development) indicates the V850E/xxx core. The diagram also highlights various features such as Flash internal storage, low power consumption, and compact versions.

1.4 CPU内部構成

V850ファミリの内部構成を図1 - 2に示します。

図1 - 2 内部構成



各ハードウェア・ブロックの機能について次に説明します。

- CPU アドレス計算，算術論理演算，データ転送などのほとんどの命令処理を5段パイプライン制御により1クロックで実行します。
乗算器（16ビット×16ビット），パレル・シフタ（32ビット / 1クロック）などの専用ハードウェアを内蔵し，複雑な命令処理の高速化を図っています。
- 内蔵ROM 00000000H番地からマッピングされるROMまたはEPROMまたはフラッシュ・メモリです。CPUから1クロックでアクセスすることができます（命令フェッチ時）。
- 内蔵RAM FFFFFFFFH番地以前にマッピングされるRAMです。CPUから1クロックでアクセスすることができます（データ・アクセス時）。
- 内蔵周辺I/O FFFFF000H番地からマッピングされる周辺I/O領域です。
- BCU CPUで得られた物理アドレスに基づいて必要なバス・サイクルを起動します。
CPUからのバス・サイクル起動の要求がない場合は，プリフェッチ・アドレスを生成し，命令コードのプリフェッチを行います。プリフェッチした命令コードは内部の命令キューに取り込まれます。

第2章 レジスタ・セット

V850ファミリのレジスタ・セットは、一般のプログラム用として使用できるプログラム・レジスタ・セットと、実行環境の制御をすることができるシステム・レジスタ・セットの2つに分けることができます。レジスタはどれも32ビット幅を持っています。

2.1 プログラム・レジスタ

2.1.1 プログラム・レジスタ・セット

(1) 汎用レジスタ

汎用レジスタとして、r0-r31の32本が用意されています。これらのレジスタは、どれでもデータ変数またはアドレス変数として利用できます。

ただし、r0とr30は命令により暗黙的に使用されるので、これらのレジスタを使用する際には注意が必要です。r0は常に0を保持しているレジスタであり、0を使用する演算やオフセット0のアドレッシングに使用されます。r30はSLD命令とSST命令により、メモリをアクセスするときのベース・ポイントとして使用されます。また、r1、r3、r4、r5、r31は、アセンブラとCコンパイラにより暗黙的に使用されるので、これらのレジスタを使用する際にはレジスタの内容を破壊しないように退避してから使用し、使用後に元に戻す必要があります。r2は、リアルタイムOSが使用する場合があります。使用するリアルタイムOSがr2を使用していない場合は、変数用レジスタとしてr2を使用できます。

★

★

図2 - 1 プログラム・レジスター一覧

★

31	0
r0	Zero Register
r1	Reserved for Address Generation
r2	
r3	Stack Pointer (SP)
r4	Global Pointer (GP)
r5	Text Pointer (TP)
r6	
r7	
r8	
r9	
r10	
r11	
r12	
r13	
r14	
r15	
r16	
r17	
r18	
r19	
r20	
r21	
r22	
r23	
r24	
r25	
r26	
r27	
r28	
r29	
r30	Element Pointer (EP)
r31	Link Pointer (LP)

PC	Program Counter
----	-----------------

図2-2 プログラム・レジスタ動作一覧

名 称	用 途	動 作
r0	ゼロ・レジスタ	常に、0 を保持
r1	アセンブラ予約レジスタ	アドレス生成用のワーキング・レジスタとして使用
r2	アドレス / データ変数用レジスタ（使用するリアルタイムOSがr2を使用していない場合）	
r3	スタック・ポインタ	関数コール時のスタック・フレーム生成時に使用
r4	グローバル・ポインタ	データ領域のグローバル変数をアクセスするときに使用
r5	テキスト・ポインタ	テキスト領域 ^注 の先頭を指すレジスタとして使用
r6 - r29	アドレス / データ変数用レジスタ	
r30	エレメント・ポインタ	メモリをアクセスするときのアドレス生成用ベース・ポインタとして使用
r31	リンク・ポインタ	コンパイラが関数コールをするときに使用
PC	プログラム・カウンタ	プログラム実行中の命令アドレスを保持

注 テキスト領域：プログラム・コードを配置する領域を指します。

備考 アセンブラやCコンパイラで使用されるr1, r3-r5, r31の詳細な説明は、Cコンパイラ・パッケージ（CA850）のユーザズ・マニュアルを参照してください。

（2）プログラム・カウンタ

プログラム実行中の命令アドレスを保持しています。下位の24ビットが有効でビット31-24は予約フィールドです（0に固定）。ビット23からビット24へのキャリーがあっても無視します。

また、ビット0は0に固定されており、奇数番地への分岐はできません。




備考 RFU：予約フィールド（Reserved for Future Use）

2.2 システム・レジスタ

システム・レジスタは、V850ファミリの状態制御、割り込み情報保持などの役割を持ちます。

図2 - 3 システム・レジスタ一覧



2.2.1 割り込み時状態退避レジスタ

割り込み時状態退避レジスタには、「EIPC」、「EIPSW」の2個があります。

これらのレジスタには、例外や割り込みが発生した場合、PCおよびPSWがそれぞれ退避されます。

ただし、NMI発生時には、NMI時状態退避レジスタに退避します。


EIPCに退避される値(PC)は、次のようになっています。

例外時は次の命令のアドレスが退避されます。割り込みの場合も基本的には次の命令のアドレスが退避されますが、除算命令(DIVH)実行中に割り込みが発生した場合にかぎり、実行中の除算命令のアドレスが退避されます。

EIPSWには、現在のPSWの値が退避されます。

これらの、割り込み時状態レジスタは1組しかないため、多重割り込みを許す場合にはプログラムによってこのレジスタを退避する必要があります。

なお、EIPCのビット24-31とEIPSWのビット8-31は0に固定されています。



2.2.2 NMI時状態退避レジスタ


NMI時状態退避レジスタには、「FEPC」と「FEPSW」の2個があります。

これらのレジスタには、NMIが発生した場合、PCおよびPSWがそれぞれ退避されます。

FEPCに退避される値は、EIPCと同様に、NMIが発生したときに実行していた命令の次の命令のアドレスが退避されます（除算命令実行中にNMIが発生した場合も同様に処理されます）。

FEPSWには、現在のPSWの値が退避されます。


なお、FEPCのビット24-31とFEPSWのビット8-31は0に固定されています。



2.2.3 割り込み要因レジスタ

割り込み要因レジスタは、例外、マスカブル割り込み、NMIが発生した場合に、その要因を保持するレジスタです。ECRが保持する値は、割り込み要因ごとにコード化されています。

このレジスタは読み出し専用です。したがって、LDSR命令を使ってこのレジスタに書き込むことはできません。



(2/2)

ビット位置	フラグ	意 味
3	CY	Carry 演算結果に、キャリーまたはボローがあったかどうかを示します。 CY= 0 : キャリーまたはボローは発生していない。 CY= 1 : キャリーまたはボローが発生した。
2	OV ^注	Overflow 演算中にオーバーフローが発生したかどうかを示します。 OV= 0 : オーバフローは発生していない。 OV= 1 : オーバフローが発生した。
1	S ^注	Sign 演算の結果が負かどうかを示します。 S= 0 : 演算の結果は正またはゼロであった。 S= 1 : 演算の結果は負であった。
0	Z	Zero 演算の結果がゼロかどうかを示します。 Z= 0 : 演算の結果はゼロでなかった。 Z= 1 : 演算の結果はゼロであった。

注 飽和演算時のSフラグとOVフラグの内容で飽和处理した演算結果が決まります。また、飽和演算時にOVフラグがセット（1）した場合のみ、SATフラグはセット（1）されます

演算結果の状態	SAT-S-OV	飽和处理をした演算結果
正の最大値を越えた	1 0 1	7FFFFFFFH
負の最大値を越えた	1 1 1	80000000H
その他	0 × 0	演算結果そのもの

2.2.5 システム・レジスタ番号

システム・レジスタへの入出力は、システム・レジスタ・ロード/ストア命令（LDSR、STSR命令）で次のシステム・レジスタ番号を指定することで行います。

表2 - 1 システム・レジスタ番号

番号	システム・レジスタ名称	オペランド指定の可否	
		LDSR	STSR
0	EIPC	○	○
1	EIPSW	○	○
2	FEPC	○	○
3	FEPSW	○	○
4	ECR	-	○
5	PSW	○	○
6-31	予約		

- : アクセス禁止

○ : アクセス可能

予約：アクセスした場合の動作の保証はしません。

注意 LDSR命令によりEIPCあるいはFEPCのビット0に1を設定後、割り込み処理を行い、RETI命令で復帰するときにビット0は無視されます（PCのビット0を0に固定しているため）。EIPC、FEPCにプログラムで値を設定する場合は、特別な理由のないかぎり偶数値（ビット0=0）にしてください。

第3章 データ・タイプ

3.1 データ形式

V850ファミリがサポートするデータ・タイプを次に示します。


- 整数 (8 , 16 , 32ビット)
- 符号なし整数 (8 , 16 , 32ビット)
- ビット

3.1.1 データ・タイプとアドレッシング

V850ファミリで扱うデータ長は、ワード (32ビット) , ハーフワード (16ビット) , バイト (8 ビット) があります。これらのデータは、バイト 0 が常に最下位 (最右端) バイトである構成をしています (リトル・エンディアン) 。固定長のデータがメモリにある場合の形式を次に示します。


(1) バイト (BYTE)

バイトは、任意のバイト境界^注から始まる連続した 8 ビットのデータです。各ビットには 0 から 7 までの番号が付けられており、LSB (Least Significant Bit) はビット 0 , MSB (Most Significant Bit) はビット 7 に対応します。バイトは、そのアドレスAで指定されます。




(2) ハーフワード (HALF-WORD)

ハーフワードは任意のハーフワード境界^注から始まる連続した 2 バイト (16ビット) のデータです。各ビットには、 0 から 15までの番号が付けられており、LSBはビット 0 , MSBはビット 15に対応します。ハーフワードはそのアドレスA (下位 1 ビットは 0) で指定され、 2 つのバイトA , A + 1 を占めます。




(3) ワード (WORD)

ワードは任意のワード境界^注から始まる連続した4バイト(32ビット)のデータです。各ビットには0から31までの番号が付けられており、LSBはビット0、MSBはビット31に対応します。ワードはそのアドレスA(下位2ビットは0)で指定され、4つのバイトA、A+1、A+2、A+3を占めます。

**(4) ビット (BIT)**

ビットは、任意のバイト境界^注から始まる8ビット・データにおけるnビット目の1ビット・データです。ビットはそのバイトのアドレスAと、ビット・ナンバnで指定されます。

注 3.3 データ・アラインメントを参照してください。

**3.2 データ表現****3.2.1 整数**

V850ファミリでは、整数は2の補数による2進数表現で表し、8ビット、16ビット、32ビットの3通りの長さを持っています。整数の位取りはその長さにかかわらず、ビット0を最下位ビットとし、ビット番号が増えるにしたがって位取りを高くします。2の補数表現であるため、最上位ビットを符号ビットとして使用します。

データ長		範囲
バイト	8 bit	- 128 ~ + 127
ハーフワード	16 bit	- 32768 ~ + 32767
ワード	32 bit	- 2147483648 ~ + 2147483647

3.2.2 符号なし整数

前項の整数が、正負両方の値を取るデータであるのに対して、符号なし整数は、負でない整数を意味します。整数と同様に、符号なし整数も2進数表現で表し、8ビット、16ビット、32ビットの3通りの長さを持っています。符号なし整数の位取りは、整数と同様に、その長さにかかわらずビット0を最下位ビットとし、ビット番号が増えるにしたがって位取りを高くします。ただし符号ビットは存在しません。

データ長		範 囲
バイト	8 bit	0 - 255
ハーフワード	16 bit	0 - 65535
ワード	32 bit	0 - 4294967295

3.2.3 ビット

V850ファミリでは、ビット・データとしてクリア（0）あるいはセット（1）の2つの値をとる1ビットのデータを扱うことができます。ビットに関する操作は、メモリ空間の1バイト・データに対してのみ行うことができ、次の4種類の操作ができます。

- セット
- クリア
- 反転
- テスト

3.3 データ・アラインメント

V850ファミリではメモリに配置するワード・データはワード境界（アドレスの下位2ビットが0）、ハーフワード・データはハーフワード境界（アドレスの下位1ビットが0）にアライン（整列）しなければなりません。アラインされていない場合は、アドレスの下位（ワード・データの場合は下位2ビット、ハーフワード・データの場合は下位1ビット）を自動的に0にマスクしてアクセスを行います。また、バイト・データの場合は、任意のアドレスに置くことができます。


なお、アラインすることをアラインメントといいます。

第4章 アドレス空間

V850ファミリは、4Gバイトのリニアなアドレス空間をサポートしています。このアドレス空間にはメモリとI/Oの両方をマッピングします（メモリ・マップトI/O方式）。V850ファミリからメモリ、I/Oに対して32ビットのアドレスが出力され、アドレス番地は最大 $2^{32} - 1$ となります。

各アドレスに配置されるバイト・データは、ビット0をLSB、ビット7をMSBと定義されています。また、複数バイト構成のデータでは特に注意しないかぎり、下位側アドレスのバイト・データがLSB、上位側アドレスのバイト・データがMSBを持つように定義されています（リトル・エンディアン）。

V850ファミリでは、2バイト構成のデータ形態をハーフワード、4バイト構成のデータ形式をワードと呼びます。このユーザーズ・マニュアルでは、複数バイト構成のデータを表現する場合、次のように右側を下位側アドレス、左側を上位側アドレスとして表現します。



4.1 メモリ・マップ


V850ファミリは、32ビット・アーキテクチャであり、オペランド・アドレッシングにおいては、最大4Gバイトのリニア・アドレス空間（データ空間）をサポートしています。

一方、命令アドレスのアドレッシングにおいては、最大16 Mバイトのリニア・アドレス空間（プログラム空間）をサポートしています。

V850ファミリのメモリ・マップを図4 - 1 に示します。

内蔵ROM, RAMの容量は、製品ごとに異なりますので、詳細については各製品のユーザーズ・マニュアルハードウェア編 メモリ・マップの項を参照してください。

図4 - 1 メモリ・マップ



4.2 アドレッシング・モード

V850ファミリのアドレス生成には、分岐を伴う命令が使用する命令アドレス、データをアクセスする命令が使用するオペランド・アドレスの2種類があります。

4.2.1 命令アドレス

命令アドレスは、プログラム・カウンタ（PC）の内容によって決定され、命令を実行することにフェッチする命令のバイト数に応じて自動的にインクリメント（+2）されます。また、分岐命令を実行する際には、次に示すアドレッシングにより、分岐先アドレスをPCにセットします。

（1）レラティブ・アドレッシング（PC相対）

プログラム・カウンタ（PC）に、命令コードの符号付き9または22ビット・データ（ディスプレースメント：disp）を加算します。このとき、ディスプレースメントは、2の補数データとして扱われ、それぞれビット8とビット21が符号ビットとなります。

Bcond disp9, JR disp22, JARL disp22, reg2 命令がこのアドレッシングの対象となります。

図4 - 2 レラティブ・アドレッシング（JR disp22/JARL disp22, reg2）





図4 - 3 レラティブ・アドレッシング (Bcond disp9)




(2) レジスタ・アドレッシング (レジスタ間接)

命令によって指定される汎用レジスタ (r0-r31) の内容をプログラム・カウンタ (PC) に転送します。

JMP [reg1] 命令がこのアドレッシングの対象となります。

図4 - 4 レジスタ・アドレッシング (JMP [reg1])



4.2.2 オペランド・アドレス

命令を実行する際に対象となるレジスタやメモリなどをアクセスするために、次に示すいくつかの方法があります。

(1) レジスタ・アドレッシング

汎用レジスタ指定フィールドにより指定される汎用レジスタ(システム・レジスタの場合あり)をオペランドとしてアクセスするアドレッシングです。このアドレッシングはオペランド形式が、reg1, reg2, またはregIDである命令が対象となります。

(2) イミディエト・アドレッシング

命令コード中に、操作対象となる5ビット・データ、16ビット・データを持つアドレッシングです。このアドレッシングはオペランド形式が、imm5, imm16, vector, またはccccである命令が対象となります。

備考 vector : トラップ・ベクタ(00H-1FH)を指定する5ビット・イミディエトであり、TRAP命令で使用されるオペランドです。

cccc : 条件コード指定用の4ビット・データであり、SETF命令で使用されるオペランドです。0の1ビットを上位に付加し、5ビット・イミディエトとして命令コード中に割り当てられます。


(3) ベース・アドレッシング

ベース・アドレッシングには、以下に示す2種類があります。

(a) タイプ1

命令語中のアドレッシング指定コードで指定される汎用レジスタの内容と16ビット・ディスプレースメントとの和がオペランド・アドレスとなって、操作対象となるメモリをアドレスするアドレッシングです。このアドレッシングはオペランド形式が、`disp16 [ reg1 ]`である命令が対象となります。


図4 - 5 ベース・アドレッシング(タイプ1)



(b) タイプ2

32ビット・エレメント・ポインタ (r30) の内容と、7または8ビット・ディスプレイスメント・データとの和を、オペランド・アドレスとして操作対象となるメモリをアドレスするアドレッシングです。このアドレッシングはSLD命令およびSST命令が対象となります。


図4 - 6 ベース・アドレッシング (タイプ2)



(4) ビット・アドレッシング

汎用レジスタの内容とワード長まで符号拡張した16ビット・ディスプレースメントとの和をオペランド・アドレスとして、操作対象となるメモリ空間の1バイト中の1ビット(3ビット・データbit 3で指定)をアクセスするアドレッシングです。このアドレッシングはビット操作命令だけが対象となります。

図4 - 7 ビット・アドレッシング



第5章 命 令

5.1 命令フォーマット

V850ファミリの命令は16ビット・フォーマット、32ビット・フォーマットの2種類です。16ビット命令には2項演算、制御、条件分岐などがあり、32ビット命令にはロード/ストア、16ビット・イミディエトを扱う命令、ジャンプなどがあります。


なお、一部の命令で未使用フィールド(RFU)がありますが、それらは将来の拡張用なので、0に固定してください。

実際に命令がメモリに格納される時は次のように配置されます。

- ・各命令形式の下位部分(ビット0を含む) → 下位アドレス側
- ・各命令形式の上位部分(ビット15または31を含む) → 上位アドレス側


(1) reg-reg命令形式(Format)

6ビットのオペコード・フィールド、オペランド指定に2つの汎用レジスタ指定フィールドを持つ16ビット長命令形式。




(2) imm-reg命令形式(Format)

6ビットのオペコード・フィールド、5ビットのイミディエト・フィールド、1つの汎用レジスタ・フィールドを持つ16ビット長命令形式。




(3) 条件分岐命令形式(Format)

4ビットのオペコード・フィールド、4ビットの条件コード、8ビットのディスプレースメントを持つ16ビット長命令形式。




(4) ロード/ストア命令16ビット形式 (Format)

4ビットのオペコード・フィールド, 1つの汎用レジスタ指定フィールド, 7ビット・ディスプレイメント (または6ビット・ディスプレイメント+1ビット・サブオペコード) を持つ16ビット長命令形式。




(5) ジャンプ命令形式 (Format)

5ビットのオペコード・フィールド, 1つの汎用レジスタ指定フィールド, 22ビット・ディスプレイメントを持つ32ビット長命令形式。




(6) 3オペランド命令形式 (Format)

6ビットのオペコード・フィールド, 2つの汎用レジスタ指定フィールド, 16ビット・イミディエント・フィールドを持つ32ビット長命令形式。




(7) ロード/ストア命令32ビット形式 (Format)

6ビットのオペコード・フィールド, 2つの汎用レジスタ指定フィールド, 16ビット・ディスプレイメント (または15ビット・ディスプレイメント+1ビット・サブオペコード) を持つ32ビット長命令形式。




(8) ビット操作命令形式 (Format)

6ビットのオペコード・フィールドと2ビットのサブオペコード, 3ビットのビット指定フィールド, 1つの汎用レジスタ指定フィールド, 16ビットのディスプレースメントを持つ32ビット長命令形式。




(9) 拡張命令形式1 (Format)

6ビットのオペコード・フィールドと6ビットのサブオペコード, 2つの汎用レジスタ指定フィールド (1つはregIDまたはcondの場合あり) を持つ32ビット長命令形式。



(10) 拡張命令形式2 (Format)

6ビットのオペコード・フィールド, 6ビットのサブオペコードを持つ32ビット長命令形式。



5.2 命令の概要

ロード/ストア命令 ... ロード/ストア命令によりメモリからレジスタへのデータ転送およびレジスタからメモリへのデータ転送ができます。

表 5 - 1 ロード/ストア命令一覧

SLD
LD
SST
ST

算術演算命令 算術演算命令により加減乗除算およびレジスタ間のデータ転送，データ比較ができます。

表 5 - 2 算術演算命令一覧

MOV
MOVHI
MOVEA
ADD
ADDI
SUB
SUBR
MULH
MULHI
DIVH
CMP
SETF

飽和演算命令 飽和演算により飽和加減算を行います。ただし、演算の結果が正の最大値（7FFFFFFFH）を越えたときは7FFFFFFFHを、負の最大値（80000000H）を越えたときは80000000Hを返します。

表 5 - 3 飽和演算命令一覧

SATADD
SATSUB
SATSUBI
SATSUBR

論理演算命令 論理演算およびシフト命令があります。シフト命令には、算術シフトと論理シフトがあります。パレル・シフトにより、1クロックで複数のビットをシフトすることができます。

表 5 - 4 論理演算命令一覧

TST
OR
ORI
AND
ANDI
XOR
XORI
NOT
SHL
SHR
SAR

分岐命令 無条件分岐命令とフラグの状態により制御を変更する条件分岐命令があります。分岐命令により指定されたアドレスにプログラムの制御を移すことができます。

表 5 - 5 分岐命令一覧

JMP
JR
JARL
BGT
BGE
BLT
BLE
BH
BNL
BL
BNH
BE
BNE
BV
BNV
BN
BP
BC
BNC
BZ
BNZ
BR
BSA

ビット操作命令 ビット操作命令によりメモリのビット・データに対して、論理演算ができます。指定されたビット以外は影響を受けません。

表 5 - 6 ビット操作命令一覧

SET1
CLR1
NOT1
TST1

特殊命令 前項までのカテゴリに含まれないその他の特殊な命令です。

表 5 - 7 特殊命令一覧

LDSR
STSR
TRAP
RETI
HALT
DI
EI
NOP

5.3 命令セット

命令記述例

命令の二モニック	命令の意味（英語）
	命令の意味（日本語）

命令形式 命令の記述方法，オペランドを示します。オペランドの記述で使用する略号は次のとおりです。

略 号	意 味
reg1	汎用レジスタ（ソース・レジスタとして使用する）
reg2	汎用レジスタ（おもにデスティネーション・レジスタとして使用する。一部ソース・レジスタとしても使用する。）
bit#3	ビット・ナンバ指定用3ビット・データ
imm×	×ビット・イミディエト
disp×	×ビット・ディスプレースメント
regID	システム・レジスタ番号
vector	トラップ・ベクタ（00H-1FH）を指定する5ビット・データ
cccc	条件コードを示す4ビット・データ
ep	エレメント・ポインタ（r30）

オペレーション 命令の機能を示します。使用する略号は次のとおりです。

略 号	意 味
←	代入
GR []	汎用レジスタ
SR []	システム・レジスタ
zero-extend (n)	nを，ワード長までゼロ拡張する。
sign-extend (n)	nを，ワード長まで符号拡張する。
load-memory (a, b)	アドレスaから，サイズbのデータを読み出す。
store-memory (a, b, c)	アドレスaにデータbをサイズcで書き込む。
load-memory-bit (a, b)	アドレスaのビットbを読み出す。
store-memory-bit (a, b, c)	アドレスaのビットbにcを書き込む。
saturated (n)	nの飽和处理を行う。 nが計算の結果， n 7FFFFFFFHとなった場合， 7FFFFFFFHとする。 n 80000000Hとなった場合， 80000000Hとする。
result	結果をフラグに反映する。
Byte	バイト（ 8 ビット）
Halfword	ハーフワード（ 16ビット）
Word	ワード（ 32ビット）
+	加算
-	減算
	ビット連結
×	乗算
÷	除算
AND	論理積
OR	論理和
XOR	排他的論理和
NOT	論理否定
logically shift left by	論理左シフト
logically shift right by	論理右シフト
arithmetically shift right by	算術右シフト

フォーマット 命令フォーマットを番号で示します。

オ ペ コ ー ド 命令のオペコードをビット・フィールドで示します。

使用する略号は次のとおりです。

略 号	意 味
R	reg1またはregIDを指定するコードの1ビット分データ
r	reg2を指定するコードの1ビット分データ
d	ディスプレースメントの1ビット分データ
i	イミディエトの1ビット分データ
cccc	条件コードを示す4ビット・データ
bbb	ビット・ナンバ指定3ビット・データ

フ ラ グ フラグの動きを示します。

CY - ← 変化しないことを示します。

OV 0 ← 0 に変化することを示します。

S 1 ← 1 に変化することを示します。

Z -

SAT -

命 令 命令の機能を示します。

説 明 命令の動作説明をします。

補 足 命令の補足説明をします。

注 意 本製品での注意事項について述べます。

命令一覧

二モニック	機 能	二モニック	機 能
	ロード / ストア命令		論理演算命令
SLD.B	Load Byte	TST	Test
SLD.H	Load Half-word	OR	Or
SLD.W	Load Word	ORI	Or Immediate
LD.B	Load Byte	AND	And
LD.H	Load Half-word	ANDI	And Immediate
LD.W	Load Word	XOR	Exclusive-Or
SST.B	Store Byte	XORI	Exclusive-Or Immediate
SST.H	Store Half-word	NOT	Not
SST.W	Store Word	SHL	Shift Logical Left
ST.B	Store Byte	SHR	Shift Logical Right
ST.H	Store Half-word	SAR	Shift Arithmetic Right
ST.W	Store Word		分岐命令
	算術演算命令	JMP	Jump
MOV	Move	JR	Jump Relative
MOVHI	Move High half-word	JARL	Jump and Register Link
MOVEA	Move Effective Address	Bcond	Branch on Condition Code
ADD	Add		ビット操作命令
ADDI	Add Immediate	SET1	Set Bit
SUB	Subtract	CLR1	Clear Bit
SUBR	Subtract Reverse	NOT1	Not Bit
MULH	Multiply Half-word	TST1	Test Bit
MULHI	Multiply Half-word Immediate		特殊命令
DIVH	Divide Half-word	LDSR	Load System Register
CMP	Compare	STSR	Store System Register
SETF	Set Flag Condition	TRAP	Trap
	飽和演算命令	RETI	Return from Trap or Interrupt
SATADD	Saturated Add	HALT	Halt
SATSUB	Saturated Subtract	DI	Disable Interrupt
SATSUBI	Saturated Subtract Immediate	EI	Enable Interrupt
SATSUBR	Saturated Subtract Reverse	NOP	No Operation

ほとんどの二モニックの名称は機能を示す英単語の頭文字をつなげたものです。

ADD

Add

加算

命 令 形 式 (1) ADD reg1, reg2
 (2) ADD imm5, reg2

オペレーション (1) $GR[reg2] \leftarrow GR[reg2] + GR[reg1]$
 (2) $GR[reg2] \leftarrow GR[reg2] + \text{sign-extend}(imm5)$

フォーマット (1) Format
 (2) Format

オ ペ コ ー ド

(1)

15	0
rrrrrr001110RRRRR	

(2)

15	0
rrrrrr010010iiiiii	

フ ラ グ

CY MSBからのキャリーがあれば1，そうでないとき0
 OV オーバフローが起こったとき1，そうでないとき0
 S 演算結果が負のとき1，そうでないとき0
 Z 演算結果が0のとき1，そうでないとき0
 SAT -

命 令 (1) ADD Add Register
 (2) ADD Add Immediate (5-bit)

説 明 (1) 汎用レジスタreg2のワード・データに汎用レジスタreg1のワード・データを加算し，その結果を汎用レジスタreg2に格納します。汎用レジスタreg1は影響を受けません。
 (2) 汎用レジスタreg2のワード・データにワード長まで符号拡張した5ビット・イミューディオートを加算し，その結果を汎用レジスタreg2に格納します。

ADDI

Add Immediate

加算

命 令 形 式 ADDI imm16, reg1, reg2

オペレーション GR [reg2] ← GR [reg1] + sign-extend (imm16)

フォーマット Format

オ ペ コ ー ド

15	0 31	16
rrrrr110000RRRRR	iiiiiiiiiiiiiiiiiii	

フ ラ グ

CY MSBからのキャリーがあれば 1 , そうでないとき 0

OV オーバフローが起こったとき 1 , そうでないとき 0

S 演算結果が負のとき 1 , そうでないとき 0

Z 演算結果が 0 のとき 1 , そうでないとき 0

SAT -

命 令 ADDI Add immediate

説 明 汎用レジスタreg1のワード・データにワード長まで符号拡張した16ビット・イミディエトを加算し、その結果を汎用レジスタreg2に格納します。汎用レジスタreg1は影響を受けません。

AND

AND

論理積

命 令 形 式 AND reg1, reg2

オペレーション GR [reg2] ← GR [reg2] AND GR [reg1]

フォーマット Format

オ ペ コ ー ド

15	0
rrrrr001010RRRRR	

フ ラ グ CY -
 OV 0
 S 演算結果が負のとき 1 , そうでないとき 0
 Z 演算結果が 0 のとき 1 , そうでないとき 0
 SAT -

命 令 AND And

説 明 汎用レジスタreg2のワード・データと汎用レジスタreg1のワード・データの論理積をとり ,
 その結果を汎用レジスタreg2に格納します。汎用レジスタreg1は影響を受けません。

ANDI

And Immediate

論理積

命 令 形 式 ANDI imm16, reg1, reg2

オペレーション GR [reg2] ← GR [reg1] AND zero-extend (imm16)

フォーマット Format

オ ペ コ ー ド

	15		0	31		16
	rrrrrr110110RRRRR			iiiiiiiiiiiiiiiiiii		

フ ラ グ

CY -

OV 0

S 0

Z 演算結果が0 のとき 1 , そうでないとき 0

SAT -

命 令 ANDI And Immediate (16-bit)

説 明 汎用レジスタreg1のワード・データと16ビット・イミディエトをワード長までゼロ拡張した値の論理積をとり、その結果を汎用レジスタreg2に格納します。汎用レジスタreg1は影響を受けません。

Bcond

Branch on Condition Code

条件分岐

命 令 形 式 Bcond disp9オペレーション if conditions are satisfied
then PC ← PC + sign-extend (disp9)フォーマット Formatオ ペ コ ード

15	0
ddddd1011dddcccc	

ただし、dddddddはdisp9の上位8ビットです。

フ ラ グ
CY -
OV -
S -
Z -
SAT -命 令 Bcond Branch on Condition Code with 9-bit displacement説 明 命令が指定する条件フラグをテストし、条件を満たしているときは分岐し、そうでないときは次の命令に進みます。分岐先PCは、現在のPCと8ビット・イミディエトを1ビット・シフトしてワード長まで符号拡張した9ビット・ディスプレースメントを加算した値です。補 足 9ビット・ディスプレースメントのビット0は0にマスクされます。なお、計算に使用される現在のPCとは、本命令自身の先頭バイトのアドレスであるためディスプレースメント値が0の時は、分岐先はこの命令自身になります。

表 5 - 8 条件分岐命令一覧

命 令		条件コード (cccc)	条件フラグの状態	分岐条件
符号付き整数	BGT	1111	$((SxorOV) \text{ or } Z) = 0$	Greater than signed
	BGE	1110	$(S \text{ xor } OV) = 0$	Greater than or equal signed
	BLT	0110	$(S \text{ xor } OV) = 1$	Less than signed
	BLE	0111	$((SxorOV) \text{ or } Z) = 1$	Less than or equal signed
符号なし整数	BH	1011	$(CY \text{ or } Z) = 0$	Higher (Greater than)
	BNL	1001	$CY = 0$	Not lower (Greater than or equal)
	BL	0001	$CY = 1$	Lower (Less than)
	BNH	0011	$(CY \text{ or } Z) = 1$	Not higher (Less than or equal)
共通	BE	0010	$Z = 1$	Equal
	BNE	1010	$Z = 0$	Not equal
その他	BV	0000	$OV = 1$	Overflow
	BNV	1000	$OV = 0$	No overflow
	BN	0100	$S = 1$	Negative
	BP	1100	$S = 0$	Positive
	BC	0001	$CY = 1$	Carry
	BNC	1001	$CY = 0$	No carry
	BZ	0010	$Z = 1$	Zero
	BNZ	1010	$Z = 0$	Not zero
	BR	0101	-	Always (無条件)
	BSA	1101	$SAT = 1$	Saturated

注 意 飽和演算命令の実行結果でSATフラグが1になった場合、符号付き整数の条件分岐（BGT, BGE, BLT, BLE）は、分岐条件に意味がなくなります。これは、次の理由によるものです。

通常の演算では、結果が正の最大値を越えると負の値になり、負の最大値を越えたときは正の値になります。つまり、オーバーフローが生じると、Sフラグが反転（0 → 1，1 → 0）します。

一方、飽和演算命令では、結果が正の最大値を越えたときは正の値で、負の最大値を越えたときは負の値で飽和します。通常の演算とは異なり、オーバーフローが生じてSフラグは反転しません。

このように、演算結果が飽和したときのPSWのSフラグは通常の演算とは異なりますので、OVフラグとの排他的論理和をとる分岐条件に意味がなくなります。

CLR1

Clear Bit

ビット・クリア

命 令 形 式 CLR1 bit#3, disp16 [reg1]

オペレーション $\text{adr} \leftarrow \text{GR}[\text{reg1}] + \text{sign-extend}(\text{disp16})$
 $\text{Zフラグ} \leftarrow \text{Not}(\text{Load-memory-bit}(\text{adr}, \text{bit\#3}))$
 $\text{Store-memory-bit}(\text{adr}, \text{bit\#3}, 0)$

フォーマット Format

オ ペ コ ード

15	0 31	16
10 b b b 1 1 1 1 1 0 R R R R R	d d d d d d d d d d d d d d d d	

フ ラ グ

CY -
 OV -
 S -
 Z メモリdisp16 [reg1] のビットNO.bit#3=0のとき1
 メモリdisp16 [reg1] のビットNO.bit#3=1のとき0
 SAT -

命 令 CLR1 Clear Bit

説 明 まず、汎用レジスタreg1のデータと、ワード長まで符号拡張した16ビット・ディスプレースメントを加算して32ビット・アドレスを生成します。生成したアドレスのバイト・データの、3ビットのビット・ナンバで指定されるビットをクリア（0）します。指定されたビット以外は影響を受けません。

補 足 PSWのZフラグは本命令を実行する前に該当ビットが0か1だったかを示します。本命令実行後の該当ビットの内容を示すものではありません。

CMP

Compare

比較

命 令 形 式 (1) CMP reg1, reg2
 (2) CMP imm5, reg2

オペレーション (1) result ← GR [reg2] - GR [reg1]
 (2) result ← GR [reg2] - sign-extend (imm5)

フォーマット (1) Format
 (2) Format

オ ペ コ ード

(1)

15	0
rrrrrr001111RRRRR	

(2)

15	0
rrrrrr010011iiiiii	

フ ラ グ

CY MSBへのボローがあれば 1 , そうでないとき 0
 OV オーバフローが起こったとき 1 , そうでないとき 0
 S 演算結果が負のとき 1 , そうでないとき 0
 Z 演算結果が 0 のとき 1 , そうでないとき 0
 SAT -

命 令 (1) CMP Compare Register
 (2) CMP Compare Immediate (5-bit)

説 明

(1) 汎用レジスタreg2のワード・データと汎用レジスタreg1のワード・データを比較し、結果を条件フラグに示します。比較は汎用レジスタreg2のワード・データから汎用レジスタreg1の内容を減算することで行います。汎用レジスタreg1, reg2は影響を受けません。

(2) 汎用レジスタreg2のワード・データとワード長まで符号拡張した 5 ビット・イミディエイトを比較し、結果を条件フラグに示します。比較は汎用レジスタreg2のワード・データから符号拡張したイミディエイトの内容を減算することで行います。汎用レジスタreg2は影響を受けません。

DI	Disable Interrupt
	マスカブル割り込みの禁止

命 令 形 式 DI

オペレーション PSW.ID ← 1 (マスカブル割り込みの禁止)

フォーマット Format

オ ペ コ ード

15	0 31	16
00000111111100000	00000001011100000	

フ ラ グ

CY	-
OV	-
S	-
Z	-
SAT	-
ID	1

命 令 DI Disable Interrupt

説 明 PSW中のIDフラグをセット (1) し、本命令実行中からマスカブル割り込みの受け付けを禁止します。

補 足 本命令の実行中は、割り込みのサンプリングをしません。本命令によるPSWのフラグの書き換えが有効になるのは次の命令からですが、割り込みのサンプリングを本命令実行中に行わないため、実際は本命令実行中から割り込みを禁止します。ただし、ノンマスカブル割り込み (NMI) は、本命令の実行後も受け付けは禁止されません。

DIVH

Divide Half-word

(符号付き) 除算

命 令 形 式 DIVH reg1, reg2

オペレーション GR [reg2] ← GR [reg2] ÷ GR [reg1]

フォーマット Format

オ ペ コ ー ド

15	0
rrrrrr	000010RRRRR

フ ラ グ

CY -

OV オーバフローが起こったとき 1 , そうでないとき 0

S 演算結果が負のとき 1 , そうでないとき 0

Z 演算結果が 0 のとき 1 , そうでないとき 0

SAT -

命 令 DIVH Divide Half-word

説 明 汎用レジスタreg2のワード・データを汎用レジスタreg1の下位ハーフワード・データで除算し、その商を汎用レジスタreg2に格納します。0で割ったときは、オーバフローを生じ、商は不定となります。汎用レジスタreg1は影響を受けません。

補 足 剰余は格納されません。オーバフローは負の最大値 (80000000H) を - 1 で割ったとき (商が80000000H) と、ゼロによる除算のとき (商が不定) に生じます。

本命令実行中に割り込みが発生すると、除算を中断し、戻り番地を本命令の先頭アドレスとして割り込みを処理してから、除算を再実行します。中断した場合、汎用レジスタreg1, reg2は本命令実行前の値を保持します。

また、除算の際、汎用レジスタreg1の上位16ビットを無視します。

EI	Enable Interrupt
	マスカブル割り込みの許可

命 令 形 式 EI

オペレーション PSW.ID ← 0 (マスカブル割り込みの許可)

フォーマット Format

オ ペ コ ー ド

15	0 31	16
10000111111100000	0000000101100000	

フ ラ グ

CY	-
OV	-
S	-
Z	-
SAT	-
ID	0

命 令 EI Enable Interrupt

説 明 PSW中のIDフラグをリセット (0) し , 次の命令よりマスカブル割り込みの受け付けを許可します。

補 足 本命令の実行中は , 割り込みのサンプリングをしません。

HALT

Halt

停止

命 令 形 式 HALTオペレーション 停止するフォーマット Format

15	0 31	16
00000011111100000	0000000100100000	

<u>フ ラ グ</u>	CY -
	OV -
	S -
	Z -
	SAT -

命 令 HALT Halt説 明 CPUの動作クロックを停止させ、HALT状態に入ります。補 足 HALT状態は次の3つの要因によって解除されます。

- RESET入力
- NMI入力
- マスカブル割り込み（PSWのID= 0 のとき）

HALT状態であるときに、割り込みを受け付けた場合、EIPCまたはFEPCには、本命令の次の命令アドレスが格納されます。

JARL

Jump and Register Link

分岐およびレジスタ・リンク

命 令 形 式 JARL disp22, reg2

オペレーション GR [reg2] ← PC + 4
PC ← PC + sign-extend(disp22)

フォーマット Format

オ ペ コ ード

15	0	31	16
r r r r r	1 1 1 1 0	d d d d d d d d	d d d d d d d d d d d d d d d d 0

ただし，ddddddddddddddddddはdisp22の上位21ビットです。

フ ラ グ

CY	-
OV	-
S	-
Z	-
SAT	-

命 令 JARL Jump and Register Link

説 明 現在のPCに4を加算した値を汎用レジスタreg2に退避し，現在のPCとワード長まで符号拡張した22ビット・ディスプレースメントを加算した値をPCに設定し，制御を移します。22ビット・ディスプレースメントのビット0は0にマスクされます。

補 足 計算に使用される現在のPCとは，本命令自身の先頭バイトのアドレスであるためディスプレースメント値が0のときは，分岐先はこの命令自身になります。

本命令は，サブルーチン制御命令のコールに相当し，復帰PCを汎用レジスタreg2に格納します。一方，リターンに相当するJMP命令では，復帰PCを格納している汎用レジスタを汎用レジスタreg1として指定して，使用できます。

JMP

Jump register

無条件分岐（レジスタ間接）

命 令 形 式 JMP [reg1]

オペレーション PC ← GR [reg1]

フォーマット Format

オ ペ コ ー ド

15	0
000000000011RRRRR	

フ ラ グ

CY	-
OV	-
S	-
Z	-
SAT	-

命 令 JMP Jump Register

説 明 汎用レジスタreg1で指定されるアドレスに制御を移します。アドレスのビット0は0にマスクされます。

補 足 本命令をサブルーチン制御命令のリターンとして使用する場合は、復帰PCを汎用レジスタreg1で指定します。なお、コールに相当するJARL命令では、復帰PCを汎用レジスタreg2に格納してください。

JR

Jump Relative

無条件分岐 (PC相対)

命 令 形 式 JR disp22オペレーション $PC \leftarrow PC + \text{sign-extend}(\text{disp22})$ フォーマット Format

15	0 31	16
0000011110dddddd dddddddddddddddd0		

ただし、ddddddddddddddddddはdisp22の上位21ビットです。

フ ラ グ

CY -

OV -

S -

Z -

SAT -

命 令 JR Jump Relative

説 明 現在のPCとワード長まで符号拡張した22ビット・ディスプレースメントを加算した値をPCに設定し、制御を移します。22ビット・ディスプレースメントのビット0は0にマスクされます。

補 足 計算に使用される現在のPCとは、本命令自身の先頭バイトのアドレスであるため、ディスプレースメント値が0のときは分岐先はこの命令自身になります。

LD	Load
	ロード

命 令 形 式

(1) LD.B disp16 [reg1], reg2
 (2) LD.H disp16 [reg1], reg2
 (3) LD.W disp16 [reg1], reg2

オペレーション

(1) $\text{adr} \leftarrow \text{GR}[\text{reg1}] + \text{sign-extend}(\text{disp16})$
 $\text{GR}[\text{reg2}] \leftarrow \text{sign-extend}(\text{Load-memory}(\text{adr}, \text{Byte}))$
 (2) $\text{adr} \leftarrow \text{GR}[\text{reg1}] + \text{sign-extend}(\text{disp16})$
 $\text{GR}[\text{reg2}] \leftarrow \text{sign-extend}(\text{Load-memory}(\text{adr}, \text{Halfword}))$
 (3) $\text{adr} \leftarrow \text{GR}[\text{reg1}] + \text{sign-extend}(\text{disp16})$
 $\text{GR}[\text{reg2}] \leftarrow \text{Load-memory}(\text{adr}, \text{Word})$

フォーマット Format

オ ペ コ ー ド

(1)

15	0	31	16
rrrrrr111000RRRRR		dddddddddddddd	

(2)

15	0	31	16
rrrrrr111001RRRRR		dddddddddddddd0	

ただし, dddddddddddddddはdisp16の上位15ビットです。

(3)

15	0	31	16
rrrrrr111001RRRRR		dddddddddddddd1	

ただし, dddddddddddddddはdisp16の上位15ビットです。

フ ラ グ

CY -
 OV -
 S -
 Z -
 SAT -

命 令

(1) LD.B Load Byte
 (2) LD.H Load Half-word
 (3) LD.W Load Word

- 説 明**
- (1) 汎用レジスタreg1のデータとワード長まで符号拡張した16ビット・ディスプレースメントを加算して32ビット・アドレスを生成します。生成したアドレスからバイト・データを読み出し、ワード長まで符号拡張し、汎用レジスタreg2に格納します。
 - (2) 汎用レジスタreg1のデータとワード長まで符号拡張した16ビット・ディスプレースメントを加算して32ビット・アドレスを生成します。この、32ビット・アドレスのビット0を0にマスクしたアドレスからハーフワード・データを読み出し、ワード長まで符号拡張し、汎用レジスタreg2に格納します。
 - (3) 汎用レジスタreg1のデータとワード長まで符号拡張した16ビット・ディスプレースメントを加算して32ビット・アドレスを生成します。この、32ビット・アドレスのビット0およびビット1を0にマスクしたアドレスからワード・データを読み出し、汎用レジスタreg2に格納します。
- 注 意**
- 汎用レジスタreg 1 のデータとワード長まで符号拡張した16ビット・ディスプレースメントの加算結果は、アクセスするデータ形態（ハーフワード、ワード）に応じ、下位ビットを0にマスクしてアドレス生成されます。

LDSR

Load to System Register

システム・レジスタへのロード

命 令 形 式 LDSR reg2, regIDオペレーション SR [regID] ← GR [reg2]フォーマット Format

オ ペ コ ード

15	0 31	16
rrrrrr111111RRRRR	00000000000100000	

備考 本命令では、二モニックの記述の都合上、ソース・レジスタをreg2としています
が、オペコード上はreg1のフィールドを使用しています。したがって、二モニック
記述とオペコードにおいてレジスタ指定の意味付けがほかの命令と異なりますので
注意が必要です。

rrrrr: regID指定

RRRRR: reg2指定

フ ラ グ

CY - (補足参照)
 OV - (補足参照)
 S - (補足参照)
 Z - (補足参照)
 SAT - (補足参照)

命 令 LDSR Load to System Register

説 明 汎用レジスタreg2のワード・データをシステム・レジスタ番号 (regID) で指定されるシス
テム・レジスタに設定します。汎用レジスタreg2は影響を受けません。

補 足 システム・レジスタ番号 (regID) が5 (PSW) の場合は、PSWの各フラグには汎用レジス
タreg2の対応するビットの値が設定されます。PSWへの書き込み時のみ、割り込みのサン
プリングをしません。本命令によってPSWのIDフラグをセット (1) する場合、IDフラグ
が有効になるのは次の命令からですが、割り込みのサンプリングをPSWへの書き込み時に
は行わないため、実際は本命令実行中から割り込みを禁止します。

注 意 システム・レジスタ番号は、システム・レジスタを一意に識別するための番号です。予約されているシステム・レジスタ、書き込み禁止のシステム・レジスタに対して本命令を実行した場合の動作は保証しません。

データの転送

MOVEA

Move Effective Address

実効アドレスの転送

命 令 形 式 MOVEA imm16, reg1, reg2

オペレーション GR [reg2] ← GR [reg1] + sign-extend (imm16)

フォーマット Format

オ ペ コ ード

15	0 31	16
r r r r r 1 1 0 0 0 1 R R R R R	i i i i i i i i i i i i i i i i i i	

フ ラ グ

CY	-
OV	-
S	-
Z	-
SAT	-

命 令 MOVEA Move Effective Address

説 明 汎用レジスタreg1のワード・データにワード長まで符号拡張した16ビット・イミディエトを加算し、その結果を汎用レジスタreg2に格納します。汎用レジスタreg1は影響を受けません。加算によってもフラグは変化しません。

補 足 32ビット・アドレスを計算する際、フラグを変化させたくない場合、本命令を使用します。

MOVHI

Move High half-word

上位ハーフワードの転送

命 令 形 式 MOVHI imm16, reg1, reg2

オペレーション $GR[reg2] \leftarrow GR[reg1] + (imm16 \ll 16)$

フォーマット Format

オ ペ コ ー ド

	15		0	31		16
	rrrrr110010RRRRR			iiiiiiiiiiiiiiiiiii		

フ ラ グ

CY	-
OV	-
S	-
Z	-
SAT	-

命 令 MOVHI Move High half-word

説 明 汎用レジスタreg1のワード・データに、上位16ビットが16ビット・イミーディエト、下位16ビットが0であるワード・データを加算し、その結果を汎用レジスタreg2に格納します。
汎用レジスタreg1は影響を受けません。加算によってもフラグは変化しません。

補 足 32ビット・アドレスの上位16ビットの生成に本命令を使用します。

MULH

Multiply Half-word

(符号付き)乗算

命 令 形 式

(1) MULH reg1, reg2

(2) MULH imm5, reg2

オペレーション

(1) $GR[reg2](32) \leftarrow GR[reg2](16) \times GR[reg1](16)$


(2) $GR[reg2] \leftarrow GR[reg2] \times \text{sign-extend}(imm5)$


フォーマット

(1) Format

(2) Format

オ ペ コ ード

(1) 

(2) 

フ ラ グ

CY -

OV -

S -

Z -

SAT -

命 令

(1) MULH Multiply Half-word by Register

(2) MULH Multiply Half-word by Immediate (5-bit)

説 明

(1) 汎用レジスタreg2の下位ハーフワード・データに汎用レジスタreg1のハーフワード・データを乗算し、その結果を汎用レジスタreg2にワード・データとして格納します。汎用レジスタreg1は影響を受けません。

(2) 汎用レジスタreg2の下位ハーフワード・データにハーフワード長まで符号拡張した5ビット・イミディエートを乗算し、その結果を汎用レジスタreg2に格納します。

補 足 乗数、被乗数の場合、汎用レジスタreg1, reg2の上位16ビットを無視します。

MULHI

Multiply Half-word Immediate

(符号付き)イミディエートの乗算

命 令 形 式 MULHI imm16, reg1, reg2

オペレーション GR [reg2] ← GR [reg1] × imm16

フォーマット Format

オ ペ コ ー ド

15	0 31	16
rrrrrr110111RRRRR	iiiiiiiiiiiiiiiiiii	

フ ラ グ

CY -

OV -

S -

Z -

SAT -

命 令 MULHI Multiply Half-word by immediate(16-bit)

説 明 汎用レジスタreg1の下位ハーフワード・データに、16ビット・イミディエートを乗算し、その結果を汎用レジスタreg2に格納します。汎用レジスタreg1は影響を受けません。

補 足 被乗数の場合、汎用レジスタreg1の上位16ビットを無視します。

NOP

No Operation

オペレーションなし

命 令 形 式 NOPオペレーション 何もせず最低 1 クロック費やします。フォーマット Format

オ ペ コ ー ド

15	0
000000000000000000	

フ ラ グ

CY	-
OV	-
S	-
Z	-
SAT	-

命 令 NOP No Operation説 明 何もせず最低 1 クロック費やします。補 足 PCは + 2 されます。また , オペコードはMOV r0, r0と同一になります。

NOT

Not

論理否定（1の補数をとる）

命 令 形 式 NOT reg1, reg2

オペレーション GR [reg2] ← NOT (GR [reg1])

フォーマット Format

オ ペ コ ー ド

15	0
rrrrrr000001RRRRR	

フ ラ グ

CY -

OV 0

S 演算結果が負のとき 1 , そうでないとき 0

Z 演算結果が 0 のとき 1 , そうでないとき 0

SAT -

命 令 NOT Not

説 明 汎用レジスタreg1のワード・データの論理否定（1の補数）をとり、その結果を汎用レジスタreg2に格納します。汎用レジスタreg1は影響を受けません。

NOT1

Not Bit

ビット・ノット

命 令 形 式 NOT1 bit#3, disp16 [reg1]

オペレーション $\text{adr} \leftarrow \text{GR}[\text{reg1}] + \text{sign-extend}(\text{disp16})$
 $\text{Zフラグ} \leftarrow \text{Not}(\text{Load-memory-bit}(\text{adr}, \text{bit\#3}))$
 $\text{Store-memory-bit}(\text{adr}, \text{bit\#3}, \text{Zフラグ})$

フォーマット Format

オ ペ コ ード

15	0 31	16
01 b b b 1 1 1 1 1 0 R R R R R	d d d d d d d d d d d d d d d d	

フ ラ グ

CY -
 OV -
 S -
 Z メモリdisp16 [reg1] のビットNO.bit#3=0のとき1
 メモリdisp16 [reg1] のビットNO.bit#3=1のとき0
 SAT -

命 令 NOT1 Not Bit

説 明 まず、汎用レジスタreg1のデータと、ワード長まで符号拡張した16ビット・ディスプレースメントを加算して32ビット・アドレスを生成します。生成したアドレスのバイト・データの、3ビットのビット・ナンバで指定されるビットを反転（0 → 1，1 → 0）します。指定されたビット以外は影響を受けません。

補 足 PSWのZフラグは本命令を実行する前に該当ビットが0か1だったかを示します。本命令実行後の該当ビットの内容を示すものではありません。

OR

Or

論理和

命 令 形 式 OR reg1, reg2オペレーション GR [reg2] ← GR [reg2] OR GR [reg1]フォーマット Format

オ ペ コ ー ド 15 0

r r r r r r 0 0 1 0 0 0 R R R R R

フ ラ グ CY -

 OV 0

 S 演算結果が負のとき 1 , そうでないとき 0

 Z 演算結果が 0 のとき 1 , そうでないとき 0

 SAT -

命 令 OR Or

説 明 汎用レジスタreg2のワード・データと汎用レジスタreg1のワード・データの論理和をとり ,
その結果を汎用レジスタreg2に格納します。汎用レジスタreg1は影響を受けません。

ORI

Or Immediate

論理和

命 令 形 式 ORI imm16 , reg1 , reg2

オペレーション GR [reg2] ← GR [reg1] OR zero-extend (imm16)

フォーマット Format

オ ペ コ ー ド

15	0 31	16
rrrrr110100RRRRR	iiiiiiiiiiiiiiiiiii	

フ ラ グ

CY -

OV 0

S 演算結果が負のとき 1 , そうでないとき 0

Z 演算結果が 0 のとき 1 , そうでないとき 0

SAT -

命 令 OR Or immediate (16-bit)

説 明 汎用レジスタreg1のワード・データと16ビット・イミディエトをワード長までゼロ拡張した値の論理和をとり、その結果を汎用レジスタreg2に格納します。汎用レジスタreg1は影響を受けません。

RETI

Return from Trap or Interrupt

例外または割り込みルーチンから戻る

命 令 形 式 RETI

オペレーション

```

if PSW.EP= 1
then PC ← EIPC
    PSW ← EIPSW
else if PSW.NP=1
    then PC ← FEPC
        PSW ← FEPSW
    else PC ← EIPC
        PSW ← EIPSW

```

フォーマット Format

オペコード

15	0	31	16
00000111111100000		00000000101000000	

フ ラ グ

CY FEPSWまたはEIPSWから読み出した値が設定される

OV FEPSWまたはEIPSWから読み出した値が設定される

S FEPSWまたはEIPSWから読み出した値が設定される

Z FEPSWまたはEIPSWから読み出した値が設定される

SAT FEPSWまたはEIPSWから読み出した値が設定される

命 令 RETI Return from Trap or Interrupt

説 明 システム・レジスタから、復帰PCとPSWを取り出し、例外または割り込みルーチンから復帰する命令です。この命令の動作は次のとおりです。

(1) PSWのEPフラグが1の場合、PSWのNPフラグの状態にかかわらず、EIPC、EIPSWから復帰PC、PSWを取り出します。

PSWのEPフラグが0かつPSWのNPフラグが1の場合、FEPC、FEPSWから復帰PC、PSWを取り出します。

PSWのEPフラグが0かつPSWのNPフラグが0の場合、EIPC、EIPSWから復帰PC、PSWを取り出します。

(2) 取り出した復帰PCとPSWをPC、PSWに設定し、制御を移します。

注 意 ノンマスカブル割り込み処理または例外処理からのRETI命令による復帰時は、PC、PSWを正常にリストアするために、RETI命令の直前でPSW.NP、PSW.EPの各ビットを以下の状態にしておく必要があります。

- RETI命令によりノンマスカブル割り込み処理からの復帰時：

PSW.NP= 1 かつ PSW.EP=0

- RETI命令により例外処理からの復帰時：

PSW.EP= 1

プログラムによる設定にはLDSR命令を使用します。

割り込みコントローラの動作絡みで、本命令の後半のIDステージでは割り込みを受け付けません。

SATADD

Saturated Add

飽和加算

命 令 形 式

(1) SATADD reg1, reg2

(2) SATADD imm5, reg2

オペレーション

(1) $GR[reg2] \leftarrow \text{saturated}(GR[reg2] + GR[reg1])$

(2) $GR[reg2] \leftarrow \text{saturated}(GR[reg2] + \text{sigh-extend}(imm5))$

フォーマット

(1) Format

(2) Format

オ ペ コ ー ド

(1)

15	0
rrrrr000110RRRR	

(2)

15	0
rrrrr010001iiii	

フ ラ グ

CY MSBからのキャリーがあれば1, そうでないとき0

OV オーバフローが起こったとき1, そうでないとき0

S 飽和演算結果が負のとき1, そうでないとき0

Z 飽和演算結果が0のとき1, そうでないとき0

SAT OV=1であるとき1, そうでないとき変化しない

命 令

(1) SATADD Saturated add register

(2) SATADD Saturated add Immediate (5-bit)

説 明

(1) 汎用レジスタreg2のワード・データに汎用レジスタreg1のワード・データを加算し, その結果を汎用レジスタreg2に格納します。ただし, 結果が正の最大値7FFFFFFFHを越えたときは7FFFFFFFHを, 負の最大値80000000Hを越えたときは80000000Hをreg2に格納し, SATフラグをセット(1)します。汎用レジスタreg1は影響を受けません。

(2) 汎用レジスタreg2のワード・データにワード長まで符号拡張した5ビット・イミディエイトを加算し, その結果を汎用レジスタreg2に格納します。ただし, 結果が正の最大値7FFFFFFFHを越えたときは7FFFFFFFHを, 負の最大値80000000Hを越えたときは80000000Hをreg2に格納し, SATフラグをセット(1)します。

補 足 SATフラグは累積フラグであり，飽和演算命令で演算結果がひとたび飽和すると，セット（１）され，以降の命令の演算結果が飽和しなくてもリセット（０）されません。
SATフラグがセット（１）されていても，飽和演算命令は正常に動作を行います。

注 意 SATフラグをリセット（０）するときは，LDSR命令によってPSWにデータをロードしてください。

SATSUB

Saturated Subtract

飽和減算

命 令 形 式 SATSUB reg1, reg2

オペレーション $GR[reg2] \leftarrow \text{saturated}(GR[reg2] - GR[reg1])$

フォーマット Format

オ ペ コ ー ド

15	0
rrrrrr	000101RRRRR

フ ラ グ

CY MSBへのボローがあれば1，そうでないとき0

OV オーバフローが起こったとき1，そうでないとき0

S 飽和演算結果が負のとき1，そうでないとき0

Z 飽和演算結果が0のとき1，そうでないとき0

SAT OV=1であるとき1，そうでないとき変化しない

命 令 SATSUB Saturated Subtract

説 明 汎用レジスタreg2のワード・データから汎用レジスタreg1のワード・データを減算し、その結果を汎用レジスタreg2に格納します。ただし、結果が正の最大値7FFFFFFFHを越えたときは7FFFFFFFHを、負の最大値80000000Hを越えたときは80000000Hをreg2に格納し、SATフラグをセット（1）します。汎用レジスタreg1は影響を受けません。

補 足 SATフラグは累積フラグであり、飽和演算命令で演算結果がひとたび飽和すると、セット（1）され、以降の命令の演算結果が飽和しなくてもリセット（0）されません。SATフラグがセット（1）されていても、飽和演算命令は正常に動作を行います。

注 意 SATフラグをリセット（0）するときは、LDSR命令によってPSWにデータをロードしてください。

Saturated Subtract Immediate

SATSUBI

飽和減算

命 令 形 式 SATSUBI imm16, reg1, reg2**オペレーション** GR [reg2] ← saturated (GR [reg1] - sign-extend (imm16))**フォーマット** Format

15	0 31	16
rrrrrr110011RRRRR	iiiiiiiiiiiiiiiiiii	

フ ラ グ

CY MSBへのボローがあれば 1 , そうでないとき 0

OV オーバフローが起こったとき 1 , そうでないとき 0

S 飽和演算結果が負のとき 1 , そうでないとき 0

Z 飽和演算結果が 0 のとき 1 , そうでないとき 0

SAT OV=1 であるとき 1 , そうでないとき変化しない

命 令 SATSUBI Saturated Subtract Immediate

説 明 汎用レジスタreg1のワード・データからワード長まで符号拡張した16ビット・イミディエントを減算し、その結果を汎用レジスタreg2に格納します。ただし、結果が正の最大値7FFFFFFFHを越えたときは7FFFFFFFHを、負の最大値80000000Hを越えたときは80000000Hをreg2に格納し、SATフラグをセット (1) します。汎用レジスタreg1は影響を受けません。

補 足 SATフラグは累積フラグであり、飽和演算命令で演算結果がひとたび飽和すると、セット (1) され、以降の命令の演算結果が飽和しなくてもリセット (0) されません。

SATフラグがセット (1) されていても、飽和演算命令は正常に動作を行います。

注 意 SATフラグをリセット (0) するときは、LDSR命令によってPSWにデータをロードしてください。

SATSUBR

Saturated Subtract Reverse

飽和逆減算

命 令 形 式 SATSUBR reg1, reg2

オペレーション $GR[reg2] \leftarrow \text{saturated}(GR[reg1] - GR[reg2])$

フォーマット Format

オ ペ コ ー ド

15	0
rrrrrr	000100RRRRR

フ ラ グ

CY MSBへのボローがあれば1，そうでないとき0

OV オーバフローが起こったとき1，そうでないとき0

S 飽和演算結果が負のとき1，そうでないとき0

Z 飽和演算結果が0のとき1，そうでないとき0

SAT OV=1であるとき1，そうでないとき変化しない

命 令 SATSUBR Saturated Subtract Reverse

説 明 汎用レジスタreg1のワード・データから汎用レジスタreg2のワード・データを減算し、その結果を汎用レジスタreg2に格納します。ただし、結果が正の最大値7FFFFFFFHを越えたときは7FFFFFFFHを、負の最大値80000000Hを越えたときは80000000Hをreg2に格納し、SATフラグをセット（1）します。汎用レジスタreg1は影響を受けません。

補 足 SATフラグは累積フラグであり、飽和演算命令で演算結果がひとたび飽和すると、セット（1）され、以降の命令の演算結果が飽和しなくてもリセット（0）されません。SATフラグがセット（1）されていても、飽和演算命令は正常に動作を行います。

注 意 SATフラグをリセット（0）するときは、LDSR命令によってPSWにデータをロードしてください。

SETF

Set Flag Condition

フラグ条件の設定

命 令 形 式 SETF cccc, reg2

オペレーション if conditions are satisfied
 then GR [reg2] ← 00000001H
 else GR [reg2] ← 00000000H

フォーマット Format

オ ペ コ ー ド

	15		0 31		16
	rrrrrr	111111	10cccc		0000000000000000

フ ラ グ

CY	-
OV	-
S	-
Z	-
SAT	-

命 令 SETF Set Flag Condition

説 明 条件コードccccの示す条件が満たされた場合、汎用レジスタreg2に 1 を、そうでない場合は 0 を格納します。条件コードccccには、表 5 - 9 に示す条件コードを指定します。

補 足 本命令の利用方法の例を示します。

- (1) 複数の条件節の翻訳：C言語でのif (A) という文において、Aが複数の条件節 (a₁, a₂, a₃,) から成り立つとき、通常はif (a₁) then, if (a₂) thenというシーケンスに翻訳します。オブジェクト・コードではa_nに相当する評価の結果を見て“条件分岐”をします。パイプライン・プロセッサでは“条件判断” + “分岐”は通常の演算に比べて遅いので、おのおのの条件節を評価した結果if (a_n) の結果をレジスタRaに覚えておきます。すべての条件節を評価し終わったあとにRa_nをまとめて論理演算することで、パイプラインによる遅れを回避できます。
- (2) 倍長演算：Add with Carryのような倍長演算をするときに、CYフラグの結果を汎用レジスタreg2に格納できるため、下位からの桁上りを数値として表現できます。

表 5 - 9 条件コード一覧

条件コード (cccc)	条件名	条 件 式
0000	V	$OV = 1$
1000	NV	$OV = 0$
0001	C/L	$CY = 1$
1001	NC/NL	$CY = 0$
0010	Z	$Z = 1$
1010	NZ	$Z = 0$
0011	NH	$(CY \text{ or } Z) = 1$
1011	H	$(CY \text{ or } Z) = 0$
0100	S/N	$S = 1$
1100	NS/P	$S = 0$
0101	T	always
1101	SA	$SAT = 1$
0110	LT	$(S \text{ xor } OV) = 1$
1110	GE	$(S \text{ xor } OV) = 0$
0111	LE	$((S \text{ xor } OV) \text{ or } Z) = 1$
1111	GT	$((S \text{ xor } OV) \text{ or } Z) = 0$

SET1

Set Bit

ビット・セット

命 令 形 式 SET1 bit#3, disp16 [reg1]

オペレーション $\text{adr} \leftarrow \text{GR}[\text{reg1}] + \text{sign-extend}(\text{disp16})$
 Zフラグ ← Not (Load-memory-bit (adr, bit#3))
 Store-memory-bit (adr, bit#3, 1)

フォーマット Format

オ ペ コ ー ド

15	0 31	16
00bbb111110RRRRR	dddddddddddddddd	

フ ラ グ

CY -
 OV -
 S -
 Z メモリdisp16 [reg1] のビットNO.bit#3= 0 のとき 1
 メモリdisp16 [reg1] のビットNO.bit#3= 1 のとき 0
 SAT -

命 令 SET1 Set Bit

説 明 まず、汎用レジスタreg1のデータと、ワード長まで符号拡張した16ビット・ディスプレースメントを加算して32ビット・アドレスを生成します。生成したアドレスのバイト・データの、3ビットのビット・ナンバで指定されるビットをセット(1)します。指定されたビット以外は影響を受けません。

補 足 PSWのZフラグは本命令を実行する前に該当ビットが0 か 1 だったかを示します。本命令実行後の該当ビットの内容を示すものではありません。

SHL

Shift Logical Left

論理左シフト

命 令 形 式 (1) SHL reg1, reg2
 (2) SHL imm5, reg2

オペレーション (1) GR [reg2] ← GR [reg2] logically shift left by GR [reg1]
 (2) GR [reg2] ← GR [reg2] logically shift left by zero-extend (imm5)

フォーマット (1) Format
 (2) Format

オ ペ コ ー ド

(1)

	15		0	31		16
	rrrrrr111111RRRRR			00000000011000000		

(2)

	15		0
	rrrrrr010110iiii		

フ ラ グ CY 最後にシフト・アウトしたビットが1のとき1，そうでないとき0，ただしシフト数が0のときは0

 OV 0

 S 演算結果が負のとき1，そうでないとき0

 Z 演算結果が0のとき1，そうでないとき0

 SAT -

命 令 (1) SHL Shift Logical Left by Register
 (2) SHL Shift Logical Left by Immediate (5-bit)

説 明 (1) 汎用レジスタreg2のワード・データを汎用レジスタreg1の下位5ビットで示されるシフト数分，0から+31までを論理左シフトし（LSB側に0を送り込む），汎用レジスタreg2に書き込みます。シフト数が0のときは，汎用レジスタreg2は命令実行前の値を保持します。汎用レジスタreg1は影響を受けません。

 (2) 汎用レジスタreg2のワード・データを，ワード長までゼロ拡張した5ビット・イミディエイトで示されるシフト数分，0から+31までを論理左シフトし（LSB側に0を送り込む），汎用レジスタreg2に書き込みます。シフト数が0のときは，汎用レジスタreg2は命令実行前の値を保持します。

SHR

Shift Logical Right

論理右シフト

- 命 令 形 式**
- (1) SHR reg1, reg2
- (2) SHR imm5, reg2

- オペレーション**
- (1) GR [reg2] ← GR [reg2] logically shift right by GR [reg1]
- (2) GR [reg2] ← GR [reg2] logically shift right by zero-extend (imm5)

- フォーマット**
- (1) Format
- (2) Format

- オ ペ コ ー ド**
- (1)
- | | | | | | | |
|--|-------------------|--|---|-------------------|--|----|
| | 15 | | 0 | 31 | | 16 |
| | rrrrrr111111RRRRR | | | 00000000010000000 | | |
- (2)
- | | | | |
|--|------------------|--|---|
| | 15 | | 0 |
| | rrrrrr010100iiii | | |

- フ ラ グ**
- CY 最後にシフト・アウトしたビットが1のとき1，そうでないとき0，ただしシフト数が0のときは0
- OV 0
- S 演算結果が負のとき1，そうでないとき0
- Z 演算結果が0のとき1，そうでないとき0
- SAT -

- 命 令**
- (1) SHR Shift Logical Right by Register
- (2) SHR Shift Logical Right by Immediate (5-bit)

- 説 明**
- (1) 汎用レジスタreg2のワード・データを汎用レジスタreg1の下位5ビットで示されるシフト数分，0から+31までを論理右シフトし（MSB側に0を送り込む），汎用レジスタreg2に書き込みます。シフト数が0のときは，汎用レジスタreg2は命令実行前と同じ値を保持します。汎用レジスタreg1は影響を受けません。
- (2) 汎用レジスタreg2のワード・データを，ワード長までゼロ拡張した5ビット・イミューディアットで示されるシフト数分，0から+31までを論理右シフトし（MSB側に0を送り込む），汎用レジスタreg2に書き込みます。シフト数が0のときは，汎用レジスタreg2は命令実行前の値を保持します。

SLD	Load
	ロード

命 令 形 式

(1) SLD.B disp7 [ep], reg2
 (2) SLD.H disp8 [ep], reg2
 (3) SLD.W disp8 [ep], reg2

オペレーション

(1) $\text{adr} \leftarrow \text{ep} + \text{zero-extend}(\text{disp7})$
 $\text{GR}[\text{reg2}] \leftarrow \text{sign-extend}(\text{Load-memory}(\text{adr}, \text{Byte}))$
 (2) $\text{adr} \leftarrow \text{ep} + \text{zero-extend}(\text{disp8})$
 $\text{GR}[\text{reg2}] \leftarrow \text{sign-extend}(\text{Load-memory}(\text{adr}, \text{Halfword}))$
 (3) $\text{adr} \leftarrow \text{ep} + \text{zero-extend}(\text{disp8})$
 $\text{GR}[\text{reg2}] \leftarrow \text{Load-memory}(\text{adr}, \text{Word})$

フォーマット Format

オ ペ コ ー ド

(1)

15	0
rrrrrr0110ddddddd	

(2)

15	0
rrrrrr1000ddddddd	

ただし、dddddddはdisp8の上位7ビットです。

(3)

15	0
rrrrrr1010dddddd0	

ただし、ddddddはdisp8の上位6ビットです。

フ ラ グ

CY -
 OV -
 S -
 Z -
 SAT -

命 令

- (1) SLD.B Short format Load Byte
- (2) SLD.H Short format Load Half-word
- (3) SLD.W Short format Load Word

説 明

- (1) エlement・ポインタと、ワード長までゼロ拡張した7ビット・ディスプレースメントを加算して32ビット・アドレスを生成します。生成したアドレスからバイト・データを読み出し、ワード長まで符号拡張し、reg2に格納します。
- (2) エlement・ポインタと、ワード長までゼロ拡張した8ビット・ディスプレースメントを加算して32ビット・アドレスを生成します。この、32ビット・アドレスのビット0を0にマスクしたアドレスからハーフワード・データを読み出し、ワード長まで符号拡張し、reg2に格納します。
- (3) エlement・ポインタと、ワード長までゼロ拡張した8ビット・ディスプレースメントを加算して32ビット・アドレスを生成します。この、32ビット・アドレスのビット0およびビット1を0にマスクしたアドレスからワード・データを読み出し、reg2に格納します。

注 意

Element・ポインタとワード長までゼロ拡張した8ビット・ディスプレースメントの加算結果は、アクセスするデータ形態（ハーフワード、ワード）に応じ、下位ビットを0にマスクしてアドレス生成されます。

SST Store ストア
--

命 令 形 式

(1) SST.B reg2, disp7 [ep]

(2) SST.H reg2, disp8 [ep]

(3) SST.W reg2, disp8 [ep]

オペレーション

(1) adr ← ep + zero-extend (disp7)
Store-memory (adr, GR [reg2] , Byte)

(2) adr ← ep + zero-extend (disp8)
Store-memory (adr, GR [reg2] , Halfword)

(3) adr ← ep + zero-extend (disp8)
Store-memory (adr, GR [reg2] , Word)

フォーマット Format

オ ペ コ ー ド

(1)

15	0
rrrrrr0111	ddddddd

(2)

15	0
rrrrrr1001	ddddddd

ただし, dddddddはdisp8の上位 7 ビットです。

(3)

15	0
rrrrrr1010	dddddd1

ただし, dddddddはdisp8の上位 6 ビットです。

フ ラ グ

CY -

OV -

S -

Z -

SAT -

- 命 令**
- (1) SST.B Short format Store Byte
 - (2) SST.H Short format Store Half-word
 - (3) SST.W Short format Store Word

- 説 明**
- (1) エレメント・ポインタと、ワード長までゼロ拡張した7ビット・ディスプレースメントを加算して32ビット・アドレスを生成します。reg2の最下位バイト・データを生成したアドレスに格納します。
 - (2) エレメント・ポインタと、ワード長までゼロ拡張した8ビット・ディスプレースメントを加算して32ビット・アドレスを生成します。reg2の下位ハーフワード・データを生成した32ビット・アドレスのビット0を0にマスクしたアドレスに格納します。
 - (3) エレメント・ポインタと、ワード長までゼロ拡張した8ビット・ディスプレースメントを加算して32ビット・アドレスを生成します。reg2のワード・データを生成した32ビット・アドレスのビット0およびビット1を0にマスクしたアドレスに格納します。

- 注 意**
- エレメント・ポインタとワード長までゼロ拡張した8ビット・ディスプレースメントの加算結果は、アクセスするデータ形態（ハーフワード、ワード）に応じ、下位ビットを0にマスクしてアドレス生成されます。

ST Store ストア
--

命 令 形 式

(1) ST.B reg2, disp16 [reg1]
(2) ST.H reg2, disp16 [reg1]
(3) ST.W reg2, disp16 [reg1]

オペレーション

(1) adr ← GR [reg1] + sign-extend (disp16)
Store-memory (adr, GR [reg2], Byte)
(2) adr ← GR [reg1] + sign-extend (disp16)
Store-memory (adr, GR [reg2], Halfword)
(3) adr ← GR [reg1] + sign-extend (disp16)
Store-memory (adr, GR [reg2], Word)

フォーマット Format

オ ペ コ ード

(1)

15	0	31	16
r r r r r	1 1 1 0 1 0	R R R R R	d d d d d d d d d d d d d d d d

(2)

15	0	31	16
r r r r r	1 1 1 0 1 1	R R R R R	d d d d d d d d d d d d d d d 0

ただし、ddddddddddddddはdisp16の上位15ビットです。

(3)

15	0	31	16
r r r r r	1 1 1 0 1 1	R R R R R	d d d d d d d d d d d d d d d 1

ただし、ddddddddddddddはdisp16の上位15ビットです。

フ ラ グ

CY -
OV -
S -
Z -
SAT -

- 命 令**
- (1) ST.B Store Byte
 - (2) ST.H Store Half-word
 - (3) ST.W Store Word

- 説 明**
- (1) 汎用レジスタreg1のデータと、ワード長まで符号拡張した16ビット・ディスプレースメントを加算して32ビット・アドレスを生成します。汎用レジスタreg2の最下位のバイト・データを生成したアドレスに格納します。
 - (2) 汎用レジスタreg1のデータと、ワード長まで符号拡張した16ビット・ディスプレースメントを加算して32ビット・アドレスを生成します。汎用レジスタreg2の下位ハーフワード・データを生成した32ビット・アドレスのビット0を0にマスクしたアドレスに格納します。ハーフワード・データのアクセスは、自動的にアラインメントされ、32ビット・アドレスのビット0を0にマスクします。
 - (3) 汎用レジスタreg1のデータと、ワード長まで符号拡張した16ビット・ディスプレースメントを加算して32ビット・アドレスを生成します。汎用レジスタreg2のワード・データを生成した32ビット・アドレスのビット0およびビット1を0にマスクしたアドレスに格納します。ワード・データのアクセスは、自動的にアラインメントされ、32ビット・アドレスのビット0およびビット1を0にマスクします。

- 注 意**
- 汎用レジスタreg1のデータとワード長まで符号拡張した16ビット・ディスプレースメントの加算結果は、アクセスするデータ形態（ハーフワード、ワード）に応じ、下位ビットを0にマスクしてアドレス生成されます。

STSR

Store Contents of System Register

システム・レジスタの内容のストア

命 令 形 式 STSR regID, reg2

オペレーション GR [reg2] ← SR [regID]

フォーマット Format

オ ペ コ ー ド

15	0 31	16
rrrrrr111111RRRRR	00000000001000000	

フ ラ グ

CY	-
OV	-
S	-
Z	-
SAT	-

命 令 STSR Store Contents of System Register

説 明 システム・レジスタ番号 (regID) で指定されるシステム・レジスタの内容を汎用レジスタ reg2に設定します。システム・レジスタは影響を受け付けません。

注 意 システム・レジスタ番号は、システム・レジスタを一意に識別するための番号です。予約されているシステム・レジスタに対して本命令を実行した場合の動作は保証しません。

SUB

Subtract

減算

命 令 形 式 SUB reg1, reg2オペレーション GR [reg2] ← GR [reg2] - GR [reg1]フォーマット Format

オ ペ コ ー ド

15	0
rrrrrr001101RRRRR	

フ ラ グ

CY MSBへのボローがあれば 1 , そうでないとき 0

OV オーバフローが起こったとき 1 , そうでないとき 0

S 演算結果が負のとき 1 , そうでないとき 0

Z 演算結果が 0 のとき 1 , そうでないとき 0

SAT -

命 令 SUB Subtract

説 明 汎用レジスタreg2のワード・データから汎用レジスタreg1のワード・データを減算し、その結果を汎用レジスタreg2に格納します。汎用レジスタreg1は影響を受けません。

SUBR

Subtract Reverse

逆減算

命 令 形 式 SUBR reg1, reg2

オペレーション $GR[reg2] \leftarrow GR[reg1] - GR[reg2]$

フォーマット Format

オ ペ コ ー ド

15	0
rrrrr	001100RRRRR

フ ラ グ

CY MSBへのボローがあれば1, そうでないとき0

OV オーバフローが起こったとき1, そうでないとき0

S 演算結果が負のとき1, そうでないとき0

Z 演算結果が0のとき1, そうでないとき0

SAT -

命 令 SUBR Subtract Reverse

説 明 汎用レジスタreg1のワード・データから汎用レジスタreg2のワード・データを減算し, その結果を汎用レジスタreg2に格納します。汎用レジスタreg1は影響を受けません。

TRAP

Trap

ソフトウェア・トラップ

命 令 形 式 TRAP vector

オペレーション

EIPC	← PC + 4 (復帰PC)
EIPSW	← PSW
ECR.EICC	← 割り込みコード
PSW.EP	← 1
PSW.ID	← 1
PC	← 00000040H (vectorが00H-0FHのとき) 00000050H (vectorが10H-1FHのとき)

フォーマット Format

オ ペ コ ード

15	0 31	16
0000001111111111iiiiii000000001000000000		

フ ラ グ

CY	-
OV	-
S	-
Z	-
SAT	-

命 令 TRAP Trap

説 明 復帰PC, PSWをEIPC, EIPSWに退避し, 例外コードの設定 (ECRのEICC), PSWのフラグの設定 (EP, IDフラグをセット) を行ったあと, vectorで指定されるトラップ・ベクタ (0-31) に対応するトラップ・ハンドラのアドレスにジャンプし, 例外処理を開始します。条件フラグは影響を受けません。

なお, 復帰PCとは, TRAP命令の次の命令アドレスになります。

TST Test テスト

命 令 形 式 TST reg1, reg2

オペレーション result ← GR [reg2] AND GR [reg1]

フォーマット Format

オ ペ コ ー ド

15	0
rrrrr001011RRRRR	

フ ラ グ

CY -

OV 0

S 演算結果が負のとき 1 , そうでないとき 0

Z 演算結果が 0 のとき 1 , そうでないとき 0

SAT -

命 令 TST Test

説 明 汎用レジスタreg2のワード・データと汎用レジスタreg1のワード・データの論理積をとります。結果は格納されず、フラグのみが影響を受けます。汎用レジスタreg1 , reg2は影響を受けません。

TST1

Test Bit

ビット・テスト

命 令 形 式 TST1 bit#3, disp16 [reg1]

オペレーション $\text{adr} \leftarrow \text{GR} [\text{reg1}] + \text{sign-extend} (\text{disp16})$
 Zフラグ ← Not (Load-memory-bit (adr,bit#3))

フォーマット Format

オ ペ コ ー ド

15		0	31		16
11bbb111110RRRRR dddddddddddddddd					

フ ラ グ

CY -

OV -

S -

Z メモリdisp16 [reg1] のビットNO.bit#3= 0 のとき 1
 メモリdisp16 [reg1] のビットNO.bit#3= 1 のとき 0

SAT -

命 令 TST1 Test Bit

説 明 まず、汎用レジスタreg1のデータと、ワード長まで符号拡張した16ビット・ディスプレースメントを加算して32ビット・アドレスを生成します。生成したアドレスのバイト・データの、3ビットのビット・ナンバーで指定されるビットが0ならばZフラグをセット（1）し、1ならばリセット（0）します。指定されたビットも含め、バイト・データは影響を受けません。

XOR

Exclusive Or

排他的論理和

命 令 形 式 XOR reg1, reg2

オペレーション GR [reg2] ← GR [reg2] XOR GR [reg1]

フォーマット Format

オ ペ コ ー ド

15	0
rrrrr001001RRRRR	

フ ラ グ

CY -

OV 0

S 演算結果が負のとき 1 , そうでないとき 0

Z 演算結果が 0 のとき 1 , そうでないとき 0

SAT -

命 令 XOR Exclusive Or

説 明 汎用レジスタreg2のワード・データと汎用レジスタreg1のワード・データとの排他的論理和をとり、その結果を汎用レジスタreg2に格納します。汎用レジスタreg1は影響を受けません。

XORI

Exclusive Or Immediate

排他的論理和

命 令 形 式 XORI imm16, reg1, reg2

オペレーション GR [reg2] ← GR [reg1] XOR zero-extend (imm16)

フォーマット Format

オ ペ コ ー ド

	15		0 31		16
	rrrrrr110101RRRRR			iiiiiiiiiiiiiiiiiii	

フ ラ グ

CY -

OV 0

S 演算結果が負のとき 1 , そうでないとき 0

Z 演算結果が 0 のとき 1 , そうでないとき 0

SAT -

命 令 XORI Exclusive Or Immediate (16-bit)

説 明 汎用レジスタreg1のワード・データとワード長までゼロ拡張した16ビット・イミディエトの排他的論理和をとり, その結果を汎用レジスタreg2に格納します。汎用レジスタreg1は影響を受けません。

5.4 命令実行クロック数

命令実行クロック数は、命令の組み合わせにより異なる場合があります。詳細については、**第8章 パイプライン**を参照してください。

表5-10に命令実行クロック数一覧を示します。

表5-10 命令実行クロック数一覧

命令群	ニモニック	オペランド	バイト	実行クロック		
				i - r - 1		
ロード/ストア命令	SLD.B	disp7 [ep], r	2	1 - 1 - 2		
	SLD.H	disp8 [ep], r	2	1 - 1 - 2		
	SLD.W	disp8 [ep], r	2	1 - 1 - 2		
	SST.B	r, disp7 [ep]	2	1 - 1 - 1		
	SST.H	r, disp8 [ep]	2	1 - 1 - 1		
	SST.W	r, disp8 [ep]	2	1 - 1 - 1		
	LD.B	disp16 [R], r	4	1 - 1 - 2		
	LD.H	disp16 [R], r	4	1 - 1 - 2		
	LD.W	disp16 [R], r	4	1 - 1 - 2		
	ST.B	r, disp16 [R]	4	1 - 1 - 1		
	ST.H	r, disp16 [R]	4	1 - 1 - 1		
	ST.W	r, disp16 [R]	4	1 - 1 - 1		
算術演算命令	MOV	R, r	2	1 - 1 - 1		
	MOV	imm5, r	2	1 - 1 - 1		
	MOVEA	imm16, R, r	4	1 - 1 - 1		
	MOVHI	imm16, R, r	4	1 - 1 - 1		
	DIVH	R, r	2	36 - 36 - 36		
	MULH	R, r	2	1 - 1 - 2		
	MULH	imm5, r	2	1 - 1 - 2		
	MULHI	imm16, R, r	4	1 - 1 - 2		
	ADD	R, r	2	1 - 1 - 1		
	ADD	imm5, r	2	1 - 1 - 1		
	ADDI	imm16, R, r	4	1 - 1 - 1		
	CMP	R, r	2	1 - 1 - 1		
	CMP	imm5, r	2	1 - 1 - 1		
	SUBR	R, r	2	1 - 1 - 1		
	SUB	R, r	2	1 - 1 - 1		
飽和演算命令	SETF	cccc, r	4	1 - 1 - 1		
	SATSUBR	R, r	2	1 - 1 - 1		
	SATSUB	R, r	2	1 - 1 - 1		
	SATADD	R, r	2	1 - 1 - 1		
	SATADD	imm5, r	2	1 - 1 - 1		
	SATSUBI	imm16, R, r	4	1 - 1 - 1		
	命令群	論理演算命令	NOT	R, r	2	1 - 1 - 1
			OR	R, r	2	1 - 1 - 1
			XOR	R, r	2	1 - 1 - 1
			AND	R, r	2	1 - 1 - 1
TST			R, r	2	1 - 1 - 1	
SHR			imm5, r	2	1 - 1 - 1	
SAR			imm5, r	2	1 - 1 - 1	
SHL			imm5, r	2	1 - 1 - 1	
ORI			imm16, R, r	4	1 - 1 - 1	
XORI			imm16, R, r	4	1 - 1 - 1	
ANDI			imm16, R, r	4	1 - 1 - 1	
SHR			R, r	4	1 - 1 - 1	
SAR		R, r	4	1 - 1 - 1		
分岐命令		SHL	R, r	4	1 - 1 - 1	
		JMP	[R]	2	3 - 3 - 3	
	JR	disp22	4	3 - 3 - 3		
	JARL	disp22, r	4	3 - 3 - 3		
ビット操作命令	Bcond	disp9	条件成立時 条件不成立時	2 2	3 - 3 - 3 1 - 1 - 1	
	SET1	bit#3, disp16 [R]	4	4 - 4 - 4		
	CLR1	bit#3, disp16 [R]	4	4 - 4 - 4		
	NOT1	bit#3, disp16 [R]	4	4 - 4 - 4		
特殊命令	TST1	bit#3, disp16 [R]	4	3 - 3 - 3		
	LDSR	R, SR	4	1 - 1 - 注		
	STSR	SR, r	4	1 - 1 - 1		
	NOP	-	2	1 - 1 - 1		
	DI	-	4	1 - 1 - 1		
	EI	-	4	1 - 1 - 1		
	TRAP	vector	4	4 - 4 - 4		
	HALT	-	4	1 - 1 - 1		
	RETI	-	4	4 - 4 - 4		
	未定義命令コード・トラップ			4	4 - 4 - 4	

注 EIPC、EEPCアクセス時：3

注 EIPC, FEPCアクセス時：3

EIPSW, FEPSW, PSWアクセス時：1

オペランド

略 号	意 味
R : reg1	汎用レジスタ (ソース・レジスタとして使用する)
r : reg2	汎用レジスタ (おもにデスティネーション・レジスタとして使用する)
SR : System Register	システム・レジスタ
imm x : immediate	x ビット・イミディエイト
disp x : displacement	x ビット・ディスプレイスメント
bit#3 : bit number	ビット・ナンバ指定用 3 ビット・データ
ep : Element Pointer	エレメント・ポインタ
B : Byte	バイト (8 ビット)
H : Halfword	ハーフワード (16 ビット)
W : Word	ワード (32 ビット)
cccc : condions	条件コードを示す 4 ビット・データ
vector	トラップ・ベクタ (00H-1FH) を指定する 5 ビット・データ

実行クロック

略 号	意 味
i : issue	命令実行直後にほかの命令を実行する場合
r : repeat	命令実行直後に同一命令を繰り返す場合
l : latency	命令実行結果を直後の命令で引用する場合



第 6 章 割り込みと例外

割り込みは、プログラムの実行とは別に独立に発生する事象で、マスカブル割り込みとノンマスカブル割り込みがあります。例外は、プログラムの実行に依存して発生する事象です。割り込みと例外に制御の流れとしての大きな違いはありません。

V850ファミリでは、オンチップの周辺ハードウェアおよび外部からの各種割り込み要求を処理できます。さらに、命令による例外処理の起動（TRAP命令）や、例外事象の発生による例外処理の起動（例外トラップ）が可能です。

V850ファミリでは、次に示すような割り込みと例外があります。割り込み／例外が発生した場合には、各要因ごとに固定的にアドレスが決まっているハンドラへと制御が移されます。割り込み／例外要因は、割り込み要因レジスタ（ECR）に格納される例外コードで知ることができます。各ハンドラでは割り込み要因レジスタ（ECR）を解析し、適切な割り込み／例外処理を行います。復帰PC、PSWは、状態退避レジスタ（EIPC、EIPSW/FEPC、FEPSW）に書き込まれます。

割り込み／例外処理からの復帰は、RETI命令により行われます。

状態退避レジスタから復帰PC、PSWを取り出し、復帰PCへ制御を移します。

○ 割り込み／例外処理の種類

V850ファミリの割り込み／例外処理は、次の4種類に分類されます。

- ・ ノンマスカブル割り込み
- ・ マスカブル割り込み
- ・ ソフトウェア例外
- ・ 例外トラップ

表 6 - 1 割り込み / 例外コード一覧

割り込み / 例外要因		分類	例外コード	ハンドラ・アドレス	復帰PC
名称	発生要因				
NMI	NMI入力	割り込み	0010H	00000010H	next PC ^{注2}
マスカブル割り込み	注 1	割り込み	注 1	注 1	next PC ^{注2}
TRAP0n (n=0-FH)	TRAP命令	例外	004nH	00000040H	next PC
TRAP1n (n=0-FH)	TRAP命令	例外	005nH	00000050H	next PC
ILGOP	不正命令コード	例外	0060H	00000060H	next PC ^{注3}

注 1 . マスカブル割り込みの種類ごとに異なります。

2 . DIVH (除算) 命令実行時に割り込みを受け付けた場合は、カレントの命令 (DIVH) のPC値となります。

3 . 不正命令コード例外時の不正命令の実行アドレスは、(復帰PC - 4) で求められます。

復帰PCとは、割り込み / 例外処理起動時に、EIPCまたはFEPCにセーブされるPCのことです。next PCとは、割り込み / 例外処理後に処理を開始するPCのことです。

マスカブル割り込みは、V850ファミリの各デバイスのINTC (割り込みコントローラ) により、ユーザが使用可能な割り込みで、割り込み / 例外要因や例外コードは各デバイスにより異なります。

6.1 割り込み処理

6.1.1 マスカブル割り込み

プログラム・ステータス・ワード (PSW) により割り込み受け付けをマスクできる割り込みです。

INTCでは、受け付けた割り込みの最高位の割り込みに基づき、CPUに対して割り込み要求を発生します。

INT入力によりマスカブル割り込みが発生した場合、プロセッサは次の処理を行いハンドラ・ルーチンへ制御を移します。

- (1) 復帰PCをEIPCに退避します。
- (2) 現在のPSWをEIPSWへ退避します。
- (3) ECRの下位ハーフワード (EICC) に例外コードを書き込みます。
- (4) PSWのIDビットをセットし、EPビットをクリアします。
- (5) PCに各割り込みに対するハンドラ・アドレスをセットし、制御を移します。


状態退避レジスタにはEIPC、EIPSWを使用します。なお、INTCにおいてマスクされているINT入力、ほかの割り込み処理中 (PSWのNPビットが 1 or PSWのIDビットが 1 のとき) に発生したINT入力は、INTC内部で保留されます。この場合、マスクを解除し、RETI命令、LDSR命令を使用してPSWのNPビットとPSWのIDビットを 0 にすると、保留していたINT入力により新たなマスカブル割り込み処理が開始されます。

EIPC、EIPSWは 1 組しかいないため、多重割り込みを許可する場合には、プログラムによってこのレジスタを退避する必要があります。なお、EIPCのビット31-ビット24と、EIPSWのビット31-ビット8は 0 に固

定されています。

マスカブル割り込みの処理形態を図6 - 1 に示します。

図6 - 1 マスカブル割り込みの処理形態



6.1.2 ノンマスカブル割り込み

ノンマスカブル割り込みは、命令などによる割り込み受け付け禁止ができない常時受け付けが可能な割り込みです。V850ファミリのノンマスカブル割り込みは、NMI入力により発生します。


NMI入力により、ノンマスカブル割り込みが発生した場合は、プロセッサは次の処理を行いハンドラ・ルーチンへ制御を移します。

- (1) 復帰PCをFEPCへ退避します。
- (2) 現在のPSWをFEPSWへ退避します。
- (3) ECRの上位ハーフワード (FECC) に例外コードを書き込みます。
- (4) PSWのNP, IDビットをセットし, EPビットをクリアします。
- (5) PCにノンマスカブル割り込みに対するハンドラ・アドレス (00000010H) をセットし, 制御を移します。

状態退避レジスタには、FEPC, FEPSWを使用します。なお、ノンマスカブル割り込み処理中 (PSWのNPビットが 1) に発生したノンマスカブル割り込み要求は、INTC内部で保留されます。この場合、RETI命令およびLDSR命令を使用して、PSWのNPビットを 0 にすると、保留されていたノンマスカブル割り込み要求により新たなノンマスカブル割り込み処理が開始されます。

ノンマスカブル割り込みの処理形態を図 6 - 2 に示します。

図 6 - 2 ノンマスカブル割り込みの処理形態



6.2 例外処理

6.2.1 ソフトウェア例外


ソフトウェア例外は、CPUのTRAP命令の実行により発生する常時受け付けが可能な例外です。

ソフトウェア例外が発生した場合、CPUは次の処理を行いハンドラ・ルーチンへ制御を移します。

- (1) 復帰PCをEIPCに退避します。
- (2) 現在のPSWをEIPSWへ退避します。
- (3) ECR (割り込み要因) の下位16ビット (EICC) に例外コードを書き込みます。
- (4) PSWのEP, IDビットをセットします。
- (5) PCにソフトウェア例外に対するハンドラ・アドレス (00000040H or 00000050H) をセットし、制御を移します。

ソフトウェア例外の処理形態を図6 - 3 に示します。

図6 - 3 ソフトウェア例外の処理形態




6.2.2 例外トラップ

例外トラップは、命令の不正実行が発生した場合に要求される割り込みです。V850ファミリの例外トラップは、不正命令コード・トラップ(ILGOP : ILleGal OPcode trap)により発生します。

不正命令は、命令コードのオペコード（ビット5-ビット10）が111111Bで、サブオペコード（ビット23-ビット26）が0011B-1111Bであるものです。この不正命令に当てはまる命令を実行したときに、不正命令コード・トラップが発生します。

図6 - 4 不正命令コード




例外トラップが発生した場合、CPUは次の処理を行いハンドラ・ルーチンへ制御を移します。

- (1) 復帰PCをEIPCに退避します。
- (2) 現在のPSWをEIPSWへ退避します。
- (3) ECRの下位16ビット（EICC）に例外コードを書き込みます。
- ★ (4) PSWのNP，EP，IDビットをセットします。
- (5) PCに例外トラップに対するハンドラ・アドレス（00000060H）をセットし、制御を移します。

例外トラップの処理形態を図6 - 5 に示します。

図6 - 5 例外トラップの処理形態



例外トラップ発生時の、不正命令の実行アドレスは“ 復帰PC - 4 ”で求められます。

注意 命令または不正命令として定義されていない命令を実行したときの動作は保証しません。

6.3 割り込み / 例外からの復帰

割り込み / 例外処理からの復帰は、すべてRETI命令により行われます。

RETI命令の実行により、プロセッサは次の処理を行い復帰PCのアドレスへ制御を移します。

- (1) PSWのEPビットが0かつPSWのNPビットが1の場合、FEPC、FEPSWから復帰PC、PSWを取り出します。それ以外の場合、EIPC、EIPSWから復帰PC、PSWを取り出します。
- (2) 取り出した復帰PC、PSWのアドレスに制御を移します。


例外処理またはノンマスカブル割り込み処理からの復帰時は、PC、PSWを正常にリストアするために、RETI命令の直前で、LDSR命令を使用し、PSWのNPビット、EPビットの各ビットを以下の状態にしておく必要があります。

ノンマスカブル割り込み処理からの復帰時...PSWのNPビット=1，EPビット=0

例外処理からの復帰時.....PSWのEPビット=1

割り込み / 例外からの復帰の処理形態を図6 - 6 に示します。

図6 - 6 割り込み / 例外からの復帰の処理形態



第7章 リセット

$\overline{\text{RESET}}$ 端子にロウ・レベルが入力されるとシステム・リセットがかかり、オンチップの各ハードウェアは初期状態にイニシャライズされます。

7.1 イニシャライズ

$\overline{\text{RESET}}$ 端子にロウ・レベルが入力されると、システム・リセットがかかり、各ハードウェア関係のレジスタは、表7 - 1に示すような状態になります。 $\overline{\text{RESET}}$ 入力がハイ・レベルになるとリセット状態が解除され、プログラムの実行を開始します。各種レジスタの内容は、プログラムの中で必要に応じてイニシャライズしてください。

表7 - 1 リセット後のレジスタの状態

ハードウェア (略号)		リセット後の状態
プログラム・カウンタ	PC	00000000H
割り込み時状態退避レジスタ	EIPC	不定
	EIPSW	不定
NMI時状態退避レジスタ	FEPC	不定
	FEPSW	不定
割り込み要因レジスタ ECR	FECC	0000H
	EICC	0000H
プログラム・ステータス・ワード	PSW	00000020H
汎用レジスタ	r0	00000000H固定
	r1-r31	不定

7.2 起 動

V850ファミリは、リセットにより00000000Hからプログラムの実行を開始します。リセット直後は、割り込み要求は受け付けられません。プログラムで割り込みを使用する場合は、プログラム・ステータス・ワード (PSW) のIDビットを0に設定してください。

第8章 パイプライン

V850ファミリは、RISCアーキテクチャをベースとし、5 段パイプラインの制御によりほとんどの命令を 1 クロックで実行します。

プロセッサは5ステージのパイプライン構造になっております。

パイプラインの各ステージを次に示します。

IF (インストラクション・フェッチ) 命令のフェッチを行い、フェッチ・ポインタをインクリメントします。

ID (インストラクション・デコード) 命令をデコードし、イミディエト・データを作成、レジスタの読み出しを行います。

EX (ALU, 乗算器, バレル・シフタの実行) ...デコードした命令を実行します。

MEM (メモリ・アクセス) 対象となるアドレスのメモリをアクセスします。

WB (ライトバック) 実行した結果をレジスタに書き込みます。


8.1 動作概要

V850ファミリの命令実行手順は、フェッチからライトバックまでの5つのステージで構成されています。

各ステージの実行時間は、命令の種類やアクセスの対象となるメモリの種類などによって異なります。

パイプラインの動作例として標準的な命令を9つ続けて実行したときのCPUの処理を図8-1に示します。

図 8 - 1 標準的な命令を 9 つ続けて実行する例



- はCPUのステートを示します。各ステートでは、命令nのライトバック、命令n + 1のメモリ・アクセス、命令n + 2の実行、命令n + 3のデコード、命令n + 4のフェッチが同時に行われます。標準的な命令では、フェッチからライトバックまで5クロックかかります。しかし、同時に5命令を処理できるため、標準的な命令では平均1クロックごとに実行可能です。

8.2 各命令実行時のパイプラインの流れ

この節では各命令実行時のパイプラインの流れについて説明します。

命令フェッチ（IFステージ）は内蔵ROM/PROMを、メモリ・アクセス（MEMステージ）は内蔵RAMを対象にしています。この場合、IFステージ、MEMステージは1クロックで処理されます。それ以外の場合は、所定のアクセス時間と、場合によってはバスの待ち合わせ時間がかかります。アクセス時間は次のとおりです。

表8 - 1 アクセス時間（クロック数）

リソース（バス幅） ステージ	内蔵ROM/PROM （32ビット）	内蔵RAM （32ビット）	内蔵周辺I/O （8/16ビット）	外部メモリ （16ビット）
命令フェッチ（IF）	1	3	不可	3 + n
メモリ・アクセス（MEM）	3	1	3 + n	3 + n

備考 n：ウェイト数

8.2.1 ロード命令

〔対象の命令〕 LD, SLD

〔パイプライン〕

ロード命令	IF	ID	EX	MEM	WB	
次命令		IF	ID	EX	MEM	WB

〔説明〕 パイプラインはIF, ID, EX, MEM, WBの5ステージです。ロード命令の直後に、実行結果を使用する命令を配置すると、データの待ち合わせ時間が発生します。詳細は8.3 パイプラインの乱れを参照してください。

8.2.2 ストア命令

〔対象の命令〕 ST, SST

〔パイプライン〕

ストア命令	IF	ID	EX	MEM	WB	
次命令		IF	ID	EX	MEM	WB

〔説明〕 パイプラインはIF, ID, EX, MEM, WBの5ステージですが、レジスタへのデータの書き込みがないのでWBステージでは何も行いません。

8.2.3 算術演算命令（乗算命令，除算命令を除く）

〔対象の命令〕 MOV, MOVEA, MOVHI, ADD, ADDI, CMP, SUB, SUBR, SETF

〔パイプライン〕

算術演算命令	IF	ID	EX	MEM	WB	
次命令		IF	ID	EX	MEM	WB

〔説明〕 パイプラインはIF, ID, EX, MEM, WBの5ステージですが，メモリへのアクセスがないのでMEMステージでは何も行いません。

8.2.4 乗算命令

〔対象の命令〕 MULH, MULHI

〔パイプライン〕（１）次命令が乗算命令以外の場合

乗算命令	IF	ID	EX1	EX2	WB	
次命令		IF	ID	EX	MEM	WB

（２）次命令が乗算命令の場合

乗算命令 1	IF	ID	EX1	EX2	WB	
乗算命令 2		IF	ID	EX1	EX2	WB

〔説明〕 パイプラインはIF, ID, EX1, EX2, WBの5ステージです。MEMステージはありません。EXステージは2クロックかかりますが，EX1とEX2は独立して動作できます。したがって，乗算命令を繰り返しても命令実行クロック数は1となります。ただし，乗算命令の直後に実行結果を使用する命令を配置すると，データの待ち合わせ時間が発生します。詳細は8.3 パイプラインの乱れを参照してください。

8.2.5 除算命令

〔対象の命令〕 DIVH

〔パイプライン〕

除算命令	IF	ID	EX1	EX2	EX35	EX36	MEM	WB			
次命令		IF	-	-	-	ID	EX	MEM	WB		
次々命令						IF	ID	EX	MEM	WB	

- : 待ち合わせのために挿入されるアイドル

[説 明] パイプラインはIF, ID, EX1-EX36, MEM, WBの40ステージです。EXステージに36クロックかかります。また、メモリへのアクセスがないのでMEMステージでは何も行いません。

8.2.6 論理演算命令

[対 象 の 命 令] NOT, OR, ORI, XOR, XORI, AND, ANDI, TST, SHR, SAR, SHL

[パイプライン]

論理演算命令	IF	ID	EX	MEM	WB	
次命令		IF	ID	EX	MEM	WB

[説 明] パイプラインはIF, ID, EX, MEM, WBの5ステージですが、メモリへのアクセスがないのでMEMステージでは何も行いません。

8.2.7 飽和演算命令

[対 象 の 命 令] SATADD, SATSUB, SATSUBI, SATSUBR

[パイプライン]

飽和演算命令	IF	ID	EX	MEM	WB	
次命令		IF	ID	EX	MEM	WB

[説 明] パイプラインはIF, ID, EX, MEM, WBの5ステージですが、メモリへのアクセスがないのでMEMステージでは何も行いません。

8.2.8 分岐命令


(1) 条件分岐命令

[対 象 の 命 令] Bcond命令 (BGT, BGE, BLT, BLE, BH, BNL, BL, BNH, BE, BNE, BV, BNV, BN, BP, BC, BNC, BZ, BNZ, BSA) : BR命令を除く

[パイプライン] (a) 条件が成立しない場合

条件分岐命令	IF	ID	EX	MEM	WB	
次命令		IF	ID	EX	MEM	WB

(b) 条件が成立した場合



[説 明] パイプラインはIF, ID, EX, MEM, WBの5ステージですが、メモリへのアクセスとレジスタへのデータ書き込みがないので、MEMステージ、WBステージでは何も行いません。

(a) 条件が成立しない場合

分岐命令の命令実行クロック数は1となります。


(b) 条件が成立した場合

分岐命令の命令実行クロック数は3となります。分岐命令の次命令のIF、次々命令のIFは無効となります。

(2) 無条件分岐命令

[対 象 の 命 令] JMP, JR, JARL, BR

[パイプライン]



IF x : 無効となる命令フェッチ
WB * : JMP命令、JR命令、BR命令の場合は何も行われませんが、JARL命令の場合は復帰PCの書き込みが行われます。

[説 明] パイプラインはIF, ID, EX, MEM, WBの5ステージですが、メモリへのアクセス、レジスタへのデータ書き込みがないので、MEMステージ、WBステージでは何も行いません。ただし、JARL命令の場合にはWBステージにおいて復帰PCの書き込みが行われます。また、分岐命令の次命令のIFは無効となります。

8.2.9 ビット操作命令

(1) SET1, CLR1, NOT1

[パイプライン]

SET1, CLR1, NOT1命令	IF	ID	EX1	MEM	EX2	EX3	MEM	WB		
次命令		IF	-	-	-	ID	EX	MEM	WB	
次々命令						IF	ID	EX	MEM	WB

- : 待ち合わせのために挿入されるアイドル

[説明] パイプラインはIF, ID, EX1, MEM, EX2, EX3, MEM, WBの8ステージですが, レジスタへのデータ書き込みがないので, WBステージでは何も行いません。
この命令では, メモリ・アクセスがリード・モディファイ・ライトとなり, EXステージに3クロック, MEMステージに2クロックかかります。

(2) TST1

[パイプライン]

TST1命令	IF	ID	EX1	MEM	EX2	EX3	MEM	WB		
次命令		IF	-	-	-	ID	EX	MEM	WB	
次々命令						IF	ID	EX	MEM	WB

- : 待ち合わせのために挿入されるアイドル

[説明] パイプラインはIF, ID, EX1, MEM, EX2, EX3, MEM, WBの8ステージですが, 2回目のメモリ・アクセス, レジスタへのデータ書き込みがないので, 2回目のMEMステージ, WBステージでは何も行いません。
この命令では, メモリ・アクセスがリード・モディファイ・ライトとなり, EXステージに3クロック, MEMステージに2クロックかかります。

8.2.10 特殊命令

(1) LDSR, STSR

[パイプライン]

LDSR, STSR命令	IF	ID	EX	MEM	WB	
次命令		IF	ID	EX	MEM	WB

(2) NOP

【説明】パイプラインはIF, ID, EX, MEM, WBの5ステージですが、演算、メモリへのアクセス、レジスタへのデータ書き込みがないので、EXステージ、MEMステージ、WBステージでは何も行いません。


【説明】パイプラインはIF, ID, EX, MEM, WBの5ステージですが、メモリへのアクセス、レジスタへのデータ書き込みがないので、MEMステージ、WBステージでは何も行いません。

- : 待ち合わせのために挿入されるアイドル

ユーザーズ・マニュアル U10243JJ7V0UM

(5) TRAP


[パイプライン]



[説明] パイプラインはIF, ID1, ID2, EX, MEM, WBの6ステージですが、メモリへのアクセスがないので、MEMステージでは何も行いません。IDステージには2クロックかかります。また、次命令のIF、次々命令のIFは無効となります。

(6) RETI

[パイプライン]



[説明] パイプラインはIF, ID1, ID2, EX, MEM, WBの6ステージですが、メモリへのアクセス、レジスタへのデータ書き込みがないので、MEMステージ、WBステージでは何も行いません。IDステージには2クロックかかります。また、次命令のIF、次々命令のIFは無効となります。

8.3 パイプラインの乱れ


パイプラインはIF（インストラクション・フェッチ）からWB（ライトバック）までの5ステージで構成され、基本的にはそれぞれのステージは1クロックで処理されますが、場合によってはパイプラインが乱れて、実行クロック数が増加する場合があります。この節ではパイプラインを乱す主な要因を示します。

8.3.1 アライン・ハザード

分岐先命令のアドレスがワード・アラインでなく（A1 = 1, A0 = 0）、かつ4バイト長命令の場合、命令をワード単位にそろえるためにIFを2回続ける必要があります。これをアライン・ハザードと呼びます。

たとえば、命令aから命令eまでがアドレスX0Hから配置されており、命令bは4バイト長命令で、その他の命令は2バイト長命令であるとします。この場合、命令bはX2Hに配置され（A1 = 1, A0 = 0）、ワード・アライン（A1 = 0, A0 = 0）となっていない。したがって、この命令bが分岐先命令となる場合、アライン・ハザードが発生します。アライン・ハザードが発生した場合の分岐命令の実行クロック数は4となります。

図8 - 2 アライン・ハザードの例



アライン・ハザードは、次のような対処によって回避が可能で、命令実行速度の向上が図れます。

- ・ 分岐先命令に2バイト長命令を使用する
- ・ 分岐先命令に、ワード境界（A1 = 0, A0 = 0）に配置した4バイト長命令を使用する

8.3.2 ロード命令実行結果の参照

ロード命令（LD, SLD）では、MEMステージで読み出されたデータの格納がWBステージで行われます。したがって、ロード命令の直後の命令で同一のレジスタの内容を使用する場合、ロード命令がレジスタの使

用を終えるまで、直後の命令はレジスタの使用を遅らせる必要があります。これをハザードと呼びます。V850ファミリは、このハザードをCPUで自動的に対処するインタロック機能を持っており、次命令のIDステージを遅らせます。

またV850ファミリは、MEMステージで読み出したデータを次命令のIDステージで使えるように、ショート・パスを持っています。このショート・パスによって、ロード命令によってMEMステージでデータを読み出すことと、このデータを次命令のIDステージで使用することを、同一タイミングで行うことができます。

以上のことより、結果を直後の命令で使用する場合、ロード命令の実行クロック数は2になります。

図8 - 3 ロード命令実行結果の参照例



図8 - 3のように、ロード命令の直後にその結果を使用する命令を配置すると、インタロック機能によるデータの待ち合わせ時間が発生し、実行速度が低下します。ロード命令の結果を使用する命令は、ロード命令の2命令以後に配置することにより、実行速度の低下が防げます。

8.3.3 乗算命令実行結果の参照

乗算命令 (MULH, MULHI) では、演算結果のレジスタへの格納がWBステージで行われます。したがって、乗算命令の直後の命令で同一レジスタの内容を使用する場合、乗算命令がレジスタの使用を終えるまで、直後の命令はレジスタの使用を遅らせる必要があります (ハザードの発生)。

V850ファミリではインタロック機能により直後の命令のIDステージを遅らせます。また、ショート・パスにより、乗算命令のEX2ステージと、この演算結果を直後の命令のIDステージで使うことが、同一タイミングで行えます。

図8 - 4 乗算命令実行結果の参照例



図8 - 4のように、乗算命令の直後にその結果を使用する命令を配置すると、インタロック機能によるデータの待ち合わせ時間が発生し、実行速度が低下します。乗算命令の結果を使用する命令は、乗算命令の2命令以後に配置することにより、実行速度の低下を防げます。

8.3.4 EIPC, FEPCを対象とするLDSR命令実行結果の参照

LDSR命令によって、システム・レジスタのEIPC, FEPCのデータ設定を行い、直後にSTSR命令で同一システム・レジスタの参照を行う場合、LDSR命令のシステム・レジスタ設定が終わるまで、直後のSTSR命令はシステム・レジスタの使用が遅れます（ハザードの発生）。

V850ファミリではインタロック機能により、直後のSTSR命令のIDステージを遅らせます。

以上のことより、EIPC, FEPCのLDSR命令実行結果を直後のSTSR命令で使用する場合、LDSR命令の実行クロック数は3になります。

図8 - 5 EIPC, FEPCを対象とするLDSR命令実行結果の参照例




図8 - 5のように、EIPC、またはFEPCをオペランドとするLDSR命令の直後に、STSR命令によってその結果を使用すると、インタロック機能によるデータの待ち合わせ時間が発生し、実行速度が低下します。LDSR命令の結果を参照するSTSR命令は、LDSR命令の3命令以後に配置することにより、実行速度の低下を防げます。

8.3.5 プログラム作成時の注意点

プログラムを作成する場合、次のことに注意するとパイプラインが乱れず、命令実行速度が向上します。

- ・ロード命令 (LD, SLD) の結果を使用する命令は、ロード命令の2命令以後に配置する。
- ・乗算命令 (MULH, MULHI) の結果を使用する命令は、乗算命令の2命令以後に配置する。
- ・LDSR命令によるEIPC、またはFEPCへの設定結果をSTSR命令により読み出す場合には、LDSR命令の3命令以後にSTSR命令を配置する。
- ・分岐先の最初の命令は、2バイト長命令か、またはワード境界に配置された4バイト長命令を使用する。

ADD 2, R6	IF	ID	EX ↓	MEM	WB	
MOV R6, R7		IF	ID ↓	EX	MEM	WB

・ショート・パスがない場合

前命令のWBまで、直後のIDが遅れます。

ADD 2, R6	IF	ID	EX	MEM	WB			
MOV R6, R7		IF	-	-	ID	EX	MEM	WB

- : 待ち合わせのために挿入されるアイドル
↓ : ショート・パス

例2 . ロード命令によりメモリから読み出したデータを、直後の命令で使用する場合

・V850ファミリ（ショート・パス内蔵）の場合

前命令のWBを待たず実行結果が出た時点（MEMステージ）で、直後の命令のIDを処理できます。

LD [R4], R6	IF	ID	EX	MEM	WB				
ADD 2, R6		IF	IL	ID ↓	EX	MEM	WB		
次命令			IF	-	ID	EX	MEM	WB	
次々命令					IF	ID	EX	MEM	WB

・ショート・パスがない場合

前命令のWBまで、直後のIDが遅れます。

LD [R4], R6	IF	ID	EX	MEM	WB					
ADD 2, R6		IF	-	-	ID	EX	MEM	WB		
次命令					IF	ID	EX	MEM	WB	
次々命令						IF	ID	EX	MEM	WB

IL : インタロック機能によりデータの待ち合わせのために挿入されるアイドル
- : 待ち合わせのために挿入されるアイドル
↓ : ショート・パス

⑩


付録A 命令二モニック（アルファベット順）

付録として、これまでに述べた命令二モニックの一覧を載せます。

次の命令二モニックは、アルファベット順に命令が並べられており、辞書感覚で命令を見つけることができます。

命令	オペランド	フォーマット	CY	OV	S	Z	SAT
二モニック							

凡例



表A - 1 命令ニモニック（アルファベット順）（1/10）

命 令 ニモニック	オペランド	フォーマット	CY	OV	S	Z	SAT	命令機能
ADD	reg1, reg2		*	*	*	*	-	<u>加算</u> 。reg2のワード・データにreg1のワード・データを加算し、その結果をreg2に格納します。
ADD	imm5, reg2		*	*	*	*	-	<u>加算</u> 。reg2のワード・データにワード長まで符号拡張した5ビット・イミディエトを加算し、その結果をreg2に格納します。
ADDI	imm16, reg1, reg2		*	*	*	*	-	<u>加算</u> 。reg1のワード・データにワード長まで符号拡張した16ビット・イミディエトを加算し、その結果をreg2に格納します。
AND	reg1, reg2		-	0	*	*	-	<u>論理積</u> 。reg2のワード・データとreg1のワード・データの論理積をとり、その結果をreg2に格納します。
ANDI	imm16, reg1, reg2		-	0	*	*	-	<u>論理積</u> 。reg1のワード・データとワード長までゼロ拡張した16ビット・イミディエトの論理積をとり、その結果をreg2に格納します。
Bcond	disp9		-	-	-	-	-	<u>条件分岐 (if Carry)</u> 。命令が指定する条件フラグをテストし、条件を満たしているときは分岐し、そうでないときは次の命令に進みます。分岐先PCは、現在のPCと8ビット・イミディエトを1ビットシフトしてワード長まで符号拡張した9ビット・ディスプレイacementsを加算した値です。
CLR1	bit#3, disp16 [reg1]		-	-	-	*	-	<u>ビット・クリア</u> 。まず、reg1のデータと、ワード長まで符号拡張した16ビット・ディスプレイacementsを加算して32ビット・アドレスを生成します。生成したアドレスのバイト・データの3ビットのビット・ナンバーで示されるビットをクリアします。

表A - 1 命令ニモニック（アルファベット順）（2/10）

命 令 ニモニック	オペランド	フォーマット	CY	OV	S	Z	SAT	命令機能
CMP	reg1, reg2		*	*	*	*	-	<u>比較</u> 。reg2のワード・データとreg1のワード・データを比較し、結果を条件フラグに示します。比較はreg2のワード・データからreg1の内容を減算することで行います。
CMP	imm5, reg2		*	*	*	*	-	<u>比較</u> 。reg2のワード・データとワード長まで符号拡張した5ビット・イミディエトを比較し、結果を条件フラグに示します。比較はreg2のワード・データから符号拡張したイミディエトの内容を減算することで行います。
DI	-		-	-	-	-	-	<u>マスカブル割り込みの禁止</u> 。PSW中のIDフラグをセットし、この命令実行中からマスカブル割り込みの受け付けを禁止します。
DIVH	reg1, reg2		-	*	*	*	-	<u>符号付き除算</u> 。reg2のワード・データをreg1の下位ハードワード・データで除算し、その商をreg2に格納します。
EI	-		-	-	-	-	-	<u>マスカブル割り込みの許可</u> 。PSW中のIDフラグをリセットし、次の命令からマスカブル割り込みの受け付けを許可します。
HALT	-		-	-	-	-	-	<u>CPU停止</u> 。CPUの動作クロックを停止させ、HALT状態に入ります。
JARL	disp22, reg2		-	-	-	-	-	<u>分岐およびレジスタ・リンク</u> 。現在のPCに4を加算した値をreg2に退避し、現在のPCにワード長まで符号拡張した22ビット・ディスプレイacementsを加算し、そのPCに制御を移します。22ビット・ディスプレイacementsのビット0は0にマスクされます。

表A - 1 命令二モニク（アルファベット順）（3/10）

命 令 二モニク	オペランド	フォーマット	CY	OV	S	Z	SAT	命令機能
JMP	[reg1]		-	-	-	-	-	<u>レジスタ間接無条件分岐</u> 。reg1で指定されるアドレスに制御を移します。アドレスのビット0は0にマスクされます。
JR	disp22		-	-	-	-	-	<u>無条件分岐</u> 。現在のPCにワード長まで符号拡張した22ビット・ディスプレースメントを加算し、そのPCに制御を移します。22ビット・ディスプレースメントのビット0は0にマスクされます。
LD.B	disp16 [reg1] , reg2		-	-	-	-	-	<u>バイト・ロード</u> 。reg1のデータと、ワード長まで符号拡張した16ビット・ディスプレースメントを加算して32ビット・アドレスを生成します。生成したアドレスからバイト・データを読み出し、ワード長まで符号拡張し、reg2に格納します。
LD.H	disp16 [reg1] , reg2		-	-	-	-	-	<u>ハーフワード・ロード</u> 。reg1のデータと、ワード長まで符号拡張した16ビット・ディスプレースメントを加算して32ビット・アドレスを生成します。この、32ビット・アドレスのビット0を0にマスクしたアドレスからハーフワード・データを読み出し、ワード長まで符号拡張し、reg2に格納します。
LD.W	disp16 [reg1] , reg2		-	-	-	-	-	<u>ワード・ロード</u> 。reg1のデータと、ワード長まで符号拡張した16ビット・ディスプレースメントを加算して32ビット・アドレスを生成します。この、32ビット・アドレスのビット0およびビット1を0にマスクしたアドレスからワード・データを読み出し、reg2に格納します。
LDSR	reg2, regID		-	-	-	-	-	<u>システム・レジスタへのロード</u> 。reg2のワード・データをregIDで指定されるシステム・レジスタに設定します。regIDがPSWの場合は、PSWのフラグにはreg2の対応するビットの値が設定されます。

表A - 1 命令ニモニック（アルファベット順）（4/10）

命 令 ニモニック	オペランド	フォーマット	CY	OV	S	Z	SAT	命令機能
MOV	reg1, reg2		-	-	-	-	-	<u>データの転送</u> 。reg1のワード・データをreg2にコピーし、転送します。
MOV	imm5, reg2		-	-	-	-	-	<u>データの転送</u> 。ワード長まで符号拡張した5ビット・イミディエトをreg2にコピーし、転送します。
MOVEA	imm16, reg1, reg2		-	-	-	-	-	<u>実行アドレスの転送</u> 。reg1のワード・データにワード長まで符号拡張した16ビット・イミディエトを加算し、その結果をreg2に格納します。
MOVHI	imm16, reg1, reg2		-	-	-	-	-	<u>上位ハーフワードの転送</u> 。reg1のワード・データに上位16ビット（16ビット・イミディエト）と下位16ビット（0）を合わせたワード・データを加算し、その結果をreg2に格納します。
MULH	reg1, reg2		-	-	-	-	-	<u>符号付き乗算</u> 。reg2の下位ハーフワード・データにreg1の下位ハーフワード・データを乗算し、その結果をreg2にワード・データとして格納します。
MULH	imm5, reg2		-	-	-	-	-	<u>符号付き乗算</u> 。reg2の下位ハーフワード・データにハーフワード長まで符号拡張した5ビット・イミディエトを乗算し、その結果をreg2にワード・データとして格納します。
MULHI	imm16, reg1, reg2		-	-	-	-	-	<u>符号付き乗算</u> 。reg1の下位ハーフワード・データに16ビット・イミディエトを乗算し、その結果をreg2に格納します。
NOP	-		-	-	-	-	-	<u>ノー・オペレーション</u> 。
NOT	reg1, reg2		-	0	*	*	-	<u>論理否定</u> 。reg1のワード・データの論理否定（1の補数）をとり、その結果をreg2に格納します。

表A - 1 命令ニモニク（アルファベット順）（5/10）

命 令 ニモニク	オペランド	フォーマット	CY	OV	S	Z	SAT	命令機能
NOT1	bit#3, disp16 [reg1]		-	-	-	*	-	<u>ビット・ノット</u> 。まず，reg1のデータと，ワード長まで符号拡張した16ビット・ディスプレイメントを加算して32ビット・アドレスを生成します。生成したアドレスのバイト・データの3ビットのビット・ナンバーで示されるビットを反転します。
OR	reg1, reg2		-	0	*	*	-	<u>論理和</u> 。reg2のワード・データとreg1のワード・データの論理和をとり，その結果をreg2に格納します。
ORI	imm16, reg1, reg2		-	0	*	*	-	<u>論理和</u> 。reg1のワード・データとワード長までゼロ拡張した16ビット・イミディエートの論理和をとり，その結果をreg2に格納します。
RETI	-		*	*	*	*	*	<u>例外または割り込みルーチンから戻る</u> 。システム・レジスタから，復帰PCとPSWを取り出し，例外または割り込みルーチンから復帰する命令です。
SAR	reg1, reg2		*	0	*	*	-	<u>算術右シフト</u> 。reg2のワード・データをreg1の下位5ビットで示されるシフト数分，算術右シフト（シフト以前のMSBの値を順にMSBにコピーする）し，reg2に書き込みます。
SAR	imm5, reg2		*	0	*	*	-	<u>算術右シフト</u> 。reg2のワード・データをワード長までゼロ拡張した5ビット・イミディエートで示されるシフト数分，算術右シフト（シフト以前のMSBの値を順にMSBにコピーする）し，reg2に書き込みます。
SATADD	reg1, reg2		*	*	*	*	*	<u>飽和加算</u> 。reg2のワード・データにreg1のワード・データを加算し，その結果をreg2に格納します。ただし，その結果が正の最大値を越えたときは正の最大値を，負の最大値を越えたときは負の最大値をreg2に格納し，SATフラグをセットします。

表A - 1 命令ニモニック（アルファベット順）（6/10）

命 令 ニモニック	オペランド	フォーマット	CY	OV	S	Z	SAT	命令機能
SATADD	imm5, reg2		*	*	*	*	*	<u>飽和加算</u> 。reg2のワード・データにワード長まで符号拡張した5ビット・イミディエトを加算し、その結果をreg2に格納します。ただし、その結果が正の最大値を越えたときは正の最大値を、負の最大値を越えたときは負の最大値をreg2に格納し、SATフラグをセットします。
SATSUB	reg1, reg2		*	*	*	*	*	<u>飽和減算</u> 。reg2のワード・データからreg1のワード・データを減算し、その結果をreg2に格納します。ただし、その結果が正の最大値を越えたときは正の最大値を、負の最大値を越えたときは負の最大値をreg2に格納し、SATフラグをセットします。
SATSUBI	imm16, reg1, reg2		*	*	*	*	*	<u>飽和減算</u> 。reg1のワード・データからワード長まで符号拡張した16ビット・イミディエトを減算し、その結果をreg2に格納します。ただし、その結果が正の最大値を越えたときは正の最大値を、負の最大値を越えたときは負の最大値をreg2に格納し、SATフラグをセットします。
SATSUBR	reg1, reg2		*	*	*	*	*	<u>飽和逆減算</u> 。reg1のワード・データからreg2のワード・データを減算し、その結果をreg2に格納します。ただし、その結果が正の最大値を越えたときは正の最大値を、負の最大値を越えたときは負の最大値をreg2に格納し、SATフラグをセットします。
SETF	cccc, reg2		-	-	-	-	-	<u>フラグ条件の設定</u> 。条件コードccccの示す条件が、条件フラグと一致した場合には、reg2に1を、そうでない場合には0を格納します。
SET1	bit#3, disp16 [reg1]		-	-	-	*	-	<u>ビット・セット</u> 。まず、reg1のデータと、ワード長まで符号拡張した16ビット・ディスプレースメントを加算して32ビット・アドレスを生成します。生成したアドレスのバイト・データの3ビットのビット・ナンバーで示されるビットをセットします。

表A - 1 命令ニモニック（アルファベット順）（7/10）

命 令 ニモニック	オペランド	フォーマット	CY	OV	S	Z	SAT	命令機能
SHL	reg1, reg2		*	0	*	*	-	<u>論理左シフト</u> 。reg2のワード・データをreg1の下位5ビットで示されるシフト数分、論理左シフト（LSB側に0を送り込む）し、reg2に書き込みます。
SHL	imm5, reg2		*	0	*	*	-	<u>論理左シフト</u> 。reg2のワード・データをワード長までゼロ拡張した5ビット・イミディエトで示されるシフト数分、論理左シフト（LSB側に0を送り込む）し、reg2に書き込みます。
SHR	reg1, reg2		*	0	*	*	-	<u>論理右シフト</u> 。reg2のワード・データをreg1の下位5ビットで示されるシフト数分、論理右シフト（MSB側に0を送り込む）し、reg2に書き込みます。
SHR	imm5, reg2		*	0	*	*	-	<u>論理右シフト</u> 。reg2のワード・データをワード長までゼロ拡張した5ビット・イミディエトで示されるシフト数分、論理右シフト（MSB側に0を送り込む）し、reg2に書き込みます。
SLD.B	disp7 [ep], reg2		-	-	-	-	-	<u>バイト・ロード</u> 。エレメント・ポインタと、ワード長までゼロ拡張した7ビット・ディスプレースメントを加算して32ビット・アドレスを生成します。生成したアドレスからバイト・データを読み出し、ワード長まで符号拡張し、reg2に格納します。
SLD.H	disp8 [ep], reg2		-	-	-	-	-	<u>ハーフワード・ロード</u> 。エレメント・ポインタと、ワード長までゼロ拡張した8ビット・ディスプレースメントを加算して32ビット・アドレスを生成します。この、32ビット・アドレスのビット0を0にマスクしたアドレスからハーフワード・データを読み出し、ワード長まで符号拡張し、reg2に格納します。

表A - 1 命令二モニック（アルファベット順）（8/10）

命 令 二モニック	オペランド	フォーマット	CY	OV	S	Z	SAT	命令機能
SLD.W	disp8 [ep], reg2		-	-	-	-	-	<u>ワード・ロード</u> 。エレメント・ポインタと、ワード長までゼロ拡張した8ビット・ディスプレースメントを加算して32ビット・アドレスを生成します。この、32ビット・アドレスのビット0およびビット1を0にマスクしたアドレスからワード・データを読み出し、reg2に格納します。
SST.B	reg2, disp7 [ep]		-	-	-	-	-	<u>バイト・ストア</u> 。エレメント・ポインタと、ワード長までゼロ拡張した7ビット・ディスプレースメントを加算して32ビット・アドレスを生成します。reg2の最下位バイト・データを生成したアドレスに格納します。
SST.H	reg2, disp8 [ep]		-	-	-	-	-	<u>ハーフワード・ストア</u> 。エレメント・ポインタと、ワード長までゼロ拡張した8ビット・ディスプレースメントを加算して32ビット・アドレスを生成します。reg2の下位ハーフワード・データを生成した32ビット・アドレスのビット0を0にマスクしたアドレスに格納します。
SST.W	reg2, disp8 [ep]		-	-	-	-	-	<u>ワード・ストア</u> 。エレメント・ポインタと、ワード長までゼロ拡張した8ビット・ディスプレースメントを加算して32ビット・アドレスを生成します。reg2のワード・データを生成した32ビット・アドレスのビット0およびビット1を0にマスクしたアドレスに格納します。
ST.B	reg2, disp16 [reg1]		-	-	-	-	-	<u>バイト・ストア</u> 。reg1のデータと、ワード長まで符号拡張した16ビット・ディスプレースメントを加算して32ビット・アドレスを生成します。reg2の最下位バイト・データを生成したアドレスに格納します。

表A - 1 命令二モニク（アルファベット順）（9/10）

命 令 二モニク	オペランド	フォーマット	CY	OV	S	Z	SAT	命令機能
ST.H	reg2, disp16 [reg1]		-	-	-	-	-	<u>ハーフワード・ストア</u> 。reg1のデータと、ワード長まで符号拡張した16ビット・ディスプレースメントを加算して32ビット・アドレスを生成します。reg2の下位ハーフワードのデータを生成した32ビット・アドレスのビット0を0にマスクしたアドレスに格納します。
ST.W	reg2, disp16 [reg1]		-	-	-	-	-	<u>ワード・ストア</u> 。reg1のデータと、ワード長まで符号拡張した16ビット・ディスプレースメントを加算して32ビット・アドレスを生成します。reg2のワード・データを生成した32ビット・アドレスのビット0およびビット1を0にマスクしたアドレスに格納します。
STSR	regID, reg2		-	-	-	-	-	<u>システム・レジスタの内容のストア</u> 。regIDで指定されるシステム・レジスタの内容をreg2に設定します。
SUB	reg1, reg2		*	*	*	*	-	<u>減算</u> 。reg2のワード・データからreg1のワード・データを減算し、その結果をreg2に格納します。
SUBR	reg1, reg2		*	*	*	*	-	<u>逆減算</u> 。reg1のワード・データからreg2のワード・データを減算し、その結果をreg2に格納します。
TRAP	vector		-	-	-	-	-	<u>ソフトウェア・トラップ</u> 。復帰PC,PSWをシステム・レジスタに退避し、例外コードの設定、PSWのフラグの設定を行ったあと、vectorで示されるトラップ・ベクタに対応するトラップ・ハンドラのアドレスに分岐し、例外処理を開始します。
TST	reg1, reg2		-	0	*	*	-	<u>テスト</u> 。reg2のワード・データとreg1のワード・データの論理積をとります。結果は格納されず、フラグのみが影響を受けます。

表A - 1 命令ニモニク（アルファベット順）（10/10）

命 令 ニモニク	オペランド	フォーマット	CY	OV	S	Z	SAT	命令機能
TST1	bit#3, disp16 [reg1]		-	-	-	*	-	<u>ビット・テスト</u> 。まず，reg1のデータと，ワード長まで符号拡張した16ビット・ディスプレースメントを加算して32ビット・アドレスを生成します。生成したアドレスのバイト・データの3ビットのビット・ナンバで示されるビットが0 ならばZフラグをセットし，1 ならばリセットします。
XOR	reg1, reg2		-	0	*	*	-	<u>排他的論理和</u> 。reg2のワード・データとreg1のワード・データの排他的論理和をとり，その結果をreg2に格納します。
XORI	imm16, reg1, reg2		-	0	*	*	-	<u>排他的論理和</u> 。reg1のワード・データとワード長までゼロ拡張した16ビット・イミディエトの排他的論理和をとり，その結果をreg2に格納します。

付録 B 命令一覧

表B - 1 ニモニツク・リスト

ニモニック	機能	ニモニック	機能
	ロード / ストア命令		分岐命令
LD.B	Load Byte	JMP	Jump Register
LD.H	Load Halfword	JR	Jump Relative
LD.W	Load Word	JARL	Jump and Register Link
SLD.B	Load Byte	Bcond	Branch on Condition Code
SLD.H	Load Halfword		
SLD.W	Load Word		ビット操作命令
ST.B	Store Byte	SET1	Set Bit
ST.H	Store Halfword	CLR1	Clear Bit
ST.W	Store Word	NOT1	Not Bit
SST.B	Store Byte	TST1	Test Bit
SST.H	Store Halfword		
SST.W	Store Word		特殊命令
	整数算術演算 / 論理演算命令 / 飽和演算命令 (2オペランド・レジスタ)	LDSR	Load System Register
MOV	Move	STSR	Store System Register
ADD	Add	TRAP	Trap
SUB	Subtract	RETI	Return from Trap or Interrupt
SUBR	Subtract Reverse	HALT	Halt
MULH	Multiply Halfword	DI	Disable Interrupt
DIVH	Divide Halfword	EI	Enable Interrupt
CMP	Compare	NOP	No Operation
SATADD	Saturated Add		
SATSUB	Saturated Subtract		
SATSUBR	Saturated Subtract Reverse		
TST	Test		
OR	Or		
AND	And		
XOR	Exclusive Or		
NOT	Not		
SHL	Shift Logical Left		
SHR	Shift Logical Right		
SAR	Shift Arithmetic Right		
	(2 オペランド・イミディエト)		
MOV	Move		
ADD	Add		
CMP	Compare		
SATADD	Saturated Add		
SETF	Set Flag Condition		
SHL	Shift Logical Left		
SHR	Shift Logical Right		
SAR	Shift Arithmetic Right		
	(3 オペランド)		
MOVHI	Move High Halfword		
MOVEA	Move Effective Address		
ADDI	Add Immediate		
MULHI	Multiply Halfword Immediate		
SATSUBI	Saturated Subtract Immediate		
ORI	Or Immediate		
ANDI	And Immediate		
XORI	Exclusive Or Immediate		

表 B - 2 命令セット一覧


命令コード b10・・・b5	命令形式	フォーマット	備 考
0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 1 0 0 0 0 0 1 1 0 0 0 1 0 0 0 0 0 1 0 1 0 0 0 1 1 0 0 0 0 1 1 1 0 0 1 0 0 0 0 0 1 0 0 1 0 0 1 0 1 0 0 0 1 0 1 1 0 0 1 1 0 0 0 0 1 1 0 1 0 0 1 1 1 0 0 0 1 1 1 1	MOV reg1, reg2 NOT reg1, reg2 DIVH reg1, reg2 JMP [reg1] SATSUBR reg1, reg2 SATSUB reg1, reg2 SATADD reg1, reg2 MULH reg1, reg2 OR reg1, reg2 XOR reg1, reg2 AND reg1, reg2 TST reg1, reg2 SUBR reg1, reg2 SUB reg1, reg2 ADD reg1, reg2 CMP reg1, reg2		reg1, reg2=0 のとき NOP
0 1 0 0 0 0 0 1 0 0 0 1 0 1 0 0 1 0 0 1 0 0 1 1 0 1 0 1 0 0 0 1 0 1 0 1 0 1 0 1 1 0 0 1 0 1 1 1	MOV imm5, reg2 SATADD imm5, reg2 ADD imm5, reg2 CMP imm5, reg2 SHR imm5, reg2 SAR imm5, reg2 SHL imm5, reg2 MULH imm5, reg2		
0 1 1 0 × × 0 1 1 1 × × 1 0 0 0 × × 1 0 0 1 × × 1 0 1 0 × × 1 0 1 0 × ×	SLD.B disp7 [ep], reg2 SST.B reg2, disp7 [ep] SLD.H disp8 [ep], reg2 SST.H reg2, disp8 [ep] SLD.W disp8 [ep], reg2 SST.W reg2, disp8 [ep]		
1 0 1 1 × ×	Bcond disp9		
1 1 0 0 0 0 1 1 0 0 0 1 1 1 0 0 1 0 1 1 0 0 1 1 1 1 0 1 0 0 1 1 0 1 0 1 1 1 0 1 1 0 1 1 0 1 1 1	ADDI imm16, reg1, reg2 MOVEA imm16, reg1, reg2 MOVHI imm16, reg1, reg2 SATSUBI imm16, reg1, reg2 ORI imm16, reg1, reg2 XORI imm16, reg1, reg2 ANDI imm16, reg1, reg2 MULHI imm16, reg1, reg2		
1 1 1 0 0 0 1 1 1 0 0 1 1 1 1 0 1 0 1 1 1 0 1 0 1 1 1 0 1 1 1 1 1 0 1 1	LD.B disp16 [reg1], reg2 LD.H disp16 [reg1], reg2 LD.W disp16 [reg1], reg2 ST.B reg2, disp16 [reg1] ST.H reg2, disp16 [reg1] ST.W reg2, disp16 [reg1]		
1 1 1 1 0 ×	JARL disp22, reg2		reg2=r0のとき JR disp22
1 1 1 1 1 0 1 1 1 1 1 0 1 1 1 1 1 0 1 1 1 1 1 0	SET1 bit#3, disp16 [reg1] CLR1 bit#3, disp16 [reg1] NOT1 bit#3, disp16 [reg1] TST1 bit#3, disp16 [reg1]		
1 1	SETF cccc, reg2 LDSR reg2, regID STSR regID, reg2 SHR reg1, reg2 SAR reg1, reg2 SHL reg1, reg2		
1 1	TRAP vector HALT RETI DI EI 未定義命令		

付録C 命令オペコード・マップ


(a) - (f) に命令コードに対応したオペコード・マップを示します。

命令コード

●16ビット長命令形式



●32ビット長命令形式



(a) オペコード部

ビット6-5 ビット10-7	00	01	10	11	Format
0000	MOV/NOP	NOT	DIVH	JMP	
0001	SATSUBR	SATSUB	SATADD	MULH	
0010	OR	XOR	AND	TST	
0011	SUBR	SUB	ADD R, r	CMP R, r	
0100	MOV imm5, r	SATADD	ADD imm5, r	CMP imm5, r	
0101	SHR imm5, r	SAR imm5, r	SHL imm5, r	MULH	
0110	SLD.B				
0111	SST.B				
1000	SLD.H				
1001	SST.H				
1010	SLD.W/SST.W ^{注1}				
1011	Bcond				
1100	ADDI	MOVEA	MOVHI	SATSUBI	
1101	ORI	XORI	ANDI	MULHI	
1110	LD.B	LD.H/LD.W ^{注2}	ST.B	ST.H/ST.W ^{注2}	
1111	JARL		ビット操作 ^{注3}	拡張1 ^{注4}	

注1 . (b) を参照してください。 注3 . (d) を参照してください。

2 . (c) "

4 . (e) "

(b) ショート・フォーマット・ロード/ストア命令 (ディスプレースメント/サブオペコード部)

ビット0 ビット10-7	0	1
0110	SLD.B	
0111	SST.B	
1000	SLD.H	
1001	SST.H	
1010	SLD.W	SST.W

(c) ロード/ストア命令 (ディスプレースメント/サブオペコード部)

ビット16 ビット6-5	0	1
00	LD.B	
01	LD.H	LD.W
10	ST.B	
11	ST.H	ST.W

(d) ビット操作命令 (サブオペコード部)

ビット14 ビット15	0	1
0	SET1	NOT1
1	CLR1	TST1

(e) 拡張1 (サブオペコード部)

ビット22-21 ビット26-23	00	01	10	11
0000	SETF	LDSR	STSR	未定義
0001	SHR R, r	SAR R, r	SHL R, r	未定義
0010	TRAP	HALT	RETI	拡張2 ^注
0011 } 1111	不正命令			

注 (f) を参照してください。

(f) 拡張2 (サブオペコード部)

ビット14-13 ビット15	00	01	10	11
0	DI	未定義		
1	EI			

付録D 総合索引

D.1 50音で始まる語句の索引

【あ行】

アセンブラ予約レジスタ ... 22
アドレッシング・モード ... 33
アドレス空間 ... 31
アライン・ハザード ... 124
イニシャライズ ... 115
イミディエイト・アドレッシング ... 36
イントロダクション ... 16
エレメント・ポインタ ... 22
オペコード ... 49
オペランド・アドレス ... 36
オペレーション ... 48
オペレーションなし ... 75

【か行】

加算 ... 51, 52
起動 ... 115
逆減算 ... 101
グローバル・ポインタ ... 22
減算 ... 100

【さ行】

算術演算命令 ... 43, 118
算術右シフト ... 82
システム・レジスタ ... 23
システム・レジスタの内容のストア ... 99
システム・レジスタ番号 ... 27
システム・レジスタへのロード ... 68
実効アドレスの転送 ... 71
上位ハーフワードの転送 ... 72
条件分岐 ... 55
条件分岐命令 ... 119
条件分岐命令一覧 ... 56
乗算命令 ... 118

ショート・パス ... 127
除算命令 ... 118
スタック・ポインタ ... 22
ストア ... 95, 97
ストア命令 ... 117
整数 ... 29
製品展開 ... 18
ゼロ・レジスタ ... 22
ソフトウェア・トラップ ... 102
ソフトウェア例外 ... 112

【た行】

停止 ... 62
データ・アラインメント ... 30
データ形式 ... 28
データ・タイプ ... 28
データ・タイプとアドレッシング ... 28
データの転送 ... 70
データ表現 ... 29
テキスト・ポインタ ... 22
テスト ... 103
特殊命令 ... 46, 121

【な行】

ノンマスカブル割り込み ... 111

【は行】

ハーバード・アーキテクチャ ... 127
ハーフワード ... 28
排他的論理和 ... 105, 106
バイト ... 28
パイプライン ... 116
パイプラインの乱れ ... 124
汎用レジスタ ... 20

比較 ... 58
 ビット ... 29, 30
 ビット・アドレッシング ... 39
 ビット・クリア ... 57
 ビット・セット ... 90
 ビット操作命令 ... 46, 121
 ビット・テスト ... 104
 ビット・ノット ... 77
 フォーマット ... 48
 (符号付き) イミディエトの乗算 ... 74
 (符号付き) 乗算 ... 73
 (符号付き) 除算 ... 60
 符号なし整数 ... 30
 不正命令コード ... 113
 フラグ ... 49
 フラグ条件の設定 ... 88
 プログラム・カウンタ ... 22
 プログラム・ステータス・ワード ... 25
 プログラム・レジスタ ... 20
 プログラム・レジスタ一覧 ... 21
 プログラム・レジスタ・セット ... 20
 プログラム・レジスタ動作一覧 ... 22
 分岐およびレジスタ・リンク ... 63
 分岐命令 ... 45, 119
 ベースト・アドレッシング ... 37
 飽和演算命令 ... 44, 119
 飽和加算 ... 83
 飽和逆減算 ... 87
 飽和減算 ... 85, 86

【ま行】

マスカブル割り込み ... 109
 マスカブル割り込みの許可 ... 61
 マスカブル割り込みの禁止 ... 59
 無条件分岐 (PC相対) ... 65
 無条件分岐命令 ... 120
 無条件分岐 (レジスタ間接) ... 64
 命令アドレス ... 33
 命令一覧 ... 140
 命令オペコード・マップ ... 142
 命令形式 ... 47
 命令実行クロック数 ... 107

命令セット ... 47
 命令モニタック ... 129
 命令の概要 ... 43
 命令フォーマット ... 40
 メモリ・マップ ... 32

【ら行】

リセット ... 115
 リンク・ポインタ ... 22
 例外 ... 108
 例外処理 ... 112
 例外トラップ ... 113
 例外または割り込みルーチンから戻る ... 80
 レジスタ・アドレッシング ... 35, 36
 レジスタ間接 ... 35
 レジスタ・セット ... 20
 レラティブ・アドレッシング ... 33
 ロード ... 66, 93
 ロード/ストア命令 ... 43
 ロード命令 ... 117
 論理演算命令 ... 44, 119
 論理積 ... 53, 54
 論理左シフト ... 91
 論理否定 (1の補数をとる) ... 76
 論理右シフト ... 92
 論理和 ... 78, 79

【わ行】

ワード ... 29
 割り込み ... 108
 割り込み時状態退避レジスタ ... 23
 割り込み処理 ... 109
 割り込み要因レジスタ ... 24
 割り込み/例外からの復帰 ... 114
 割り込み/例外コード一覧 ... 109

D.2 アルファベットで始まる語句の索引

【A】

ADD ... 51
 ADDI ... 52
 AND ... 48, 53
 ANDI ... 54
 arithmetically shift right by ... 48

【B】

bbb ... 49
 BC ... 56
 Bcond ... 55
 BE ... 56
 BGE ... 56
 BGT ... 56
 BH ... 56
 BIT ... 29
 bit#3 ... 47
 BL ... 56
 BLE ... 56
 BLT ... 56
 BN ... 56
 BNC ... 56
 BNE ... 56
 BNH ... 56
 BNL ... 56
 BNV ... 56
 BNZ ... 56
 BP ... 56
 BR ... 56
 BSA ... 56
 BV ... 56
 BYTE ... 28
 Byte ... 48
 BZ ... 56

【C】

cccc ... 47, 49
 CLR1 ... 57

CMP ... 58
 CPU内部構成 ... 19
 CY ... 26

【D】

DI ... 59
 disp × ... 47
 DIVH ... 60

【E】

ECR ... 24
 EI ... 61
 EICC ... 24
 EIPC ... 23
 EIPSW ... 23
 EP ... 25
 ep ... 47

【F】

FECC ... 24
 FEPC ... 24
 FEPSW ... 24

【G】

GR [] ... 48

【H】

Halfword ... 28, 48
 HALT ... 62

【I】

i ... 49
 ID ... 25
 imm × ... 47

【J】

JARL ... 63

JMP ... 64

JR ... 65

【L】

LD ... 66

LDSR ... 68

load-memory (a, b) ... 48

load-memory-bit (a, b) ... 48

logically shift left by ... 48

logically shift right by ... 48

【M】

MOV ... 70

MOVEA ... 71

MOVHI ... 72

MULH ... 73

MULHI ... 74

【N】

NMI時状態退避レジスタ ... 24

NOP ... 75

NOT ... 48, 76

NOT1 ... 77

NP ... 25

【O】

OR ... 48, 78

ORI ... 79

OV ... 26

【P】

PC ... 22

PC相対 ... 33

PSW ... 25

【R】

R ... 49

r ... 49

r0-r31 ... 22

reg1 ... 47

reg2 ... 47

regID ... 47

result ... 48

RETI ... 80

【S】

S ... 26

SAR ... 82

SAT ... 25

SATADD ... 83

SATSUB ... 85

SATSUBI ... 86

SATSUBR ... 87

saturated (n) ... 48

SET1 ... 90

SETF ... 88

SHL ... 91

SHR ... 92

sign-extend (n) ... 48

SLD ... 93

SR [] ... 48

SST ... 95

ST ... 97

store-memory (a, b, c) ... 48

store-memory-bit (a, b, c) ... 48

STSR ... 99

SUB ... 100

SUBR ... 101

【T】

TRAP ... 102

TST ... 103

TST1 ... 104

【V】

vector ... 47

【W】

WORD ... 29

Word ... 48

【X】

XOR ... 48, 105

XORI ... 106

【Z】

Z ... 26

zero-extend (n) ... 48

〔メ モ〕

— お問い合わせ先 —

【技術的なお問い合わせ先】

NEC半導体テクニカルホットライン
(電話 : 午前 9:00 ~ 12:00 , 午後 1:00 ~ 5:00)

電 話 : 044-435-9494
FAX : 044-435-9608
E-mail : s-info@saed.tmg.nec.co.jp

【営業関係お問い合わせ先】

第一販売事業部

東 京 (03)3798-6106, 6107,
6108
大 阪 (06)6945-3178, 3200,
3208, 3212
仙 台 (022)267-8740
都 山 (024)923-5591
千 葉 (043)238-8116

第二販売事業部

東 京 (03)3798-6110, 6111,
6112
立 川 (042)526-5981, 6167
松 本 (0263)35-1662
静 岡 (054)254-4794
金 沢 (076)232-7303
松 山 (089)945-4149

第三販売事業部

東 京 (03)3798-6151, 6155, 6586,
1622, 1623, 6156
水 戸 (029)226-1702
広 島 (082)242-5504
前 橋 (027)243-6060
鳥 取 (0857)27-5313
太 田 (0276)46-4014
名古屋 (052)222-2170, 2190
福 岡 (092)261-2806

【資料の請求先】

上記営業関係お問い合わせ先またはNEC特約店へお申しつけください。

【NECエレクトロニクス デバイス ホームページ】

NECエレクトロニクスデバイスの情報がインターネットでご覧になれます。

URL(アドレス) <http://www.ic.nec.co.jp/>

キリトリ

[ドキュメント名] V850ファミリ ユーザーズ・マニュアル アーキテクチャ編
(U10243JJ7V0UM00 (第 7 版))

御社名（学校名，その他）（ ）
 ご住所（ ）
 お電話番号（ ）
 お仕事の内容（ ）
 お名前（ ）

項 目	大変良い	良 い	普 通	悪 い	大変悪い
全体の構成					
説明内容					
用語解説					
調べやすさ					
デザイン，字の大きさなど					
その他（ ）					
（ ）					

3. わかりにくい所(第 章, 第 章, 第 章, 第 章, その他)

理由 []

--

ご協力ありがとうございました。
下記あてにFAXで送信いただくか、最寄りの販売員にコピーをお渡しください。

2000.6