

RL78/I1B

ユーザーズマニュアル ハードウェア編

16 ビット・シングルチップ・マイクロコントローラ

本資料に記載の全ての情報は本資料発行時点のものであり、ルネサス エレクトロニクスは、 予告なしに、本資料に記載した製品または仕様を変更することがあります。 ルネサス エレクトロニクスのホームページなどにより公開される最新情報をご確認ください。

ご注意書き

- 1. 本資料に記載された回路、ソフトウェアおよびこれらに関連する情報は、半導体製品の動作例、応用例を説明するものです。回路、ソフトウェアおよびこれらに関連する情報を使用する場合、お客様の責任において、お客様の機器・システムを設計ください。これらの使用に起因して生じた損害(お客様または第三者いずれに生じた損害も含みます。以下同じです。)に関し、当社は、一切その責任を負いません。
- 2. 当社製品または本資料に記載された製品データ、図、表、プログラム、アルゴリズム、応用回路例等の情報の使用に起因して発生した第三者の特許権、 著作権その他の知的財産権に対する侵害またはこれらに関する紛争について、当社は、何らの保証を行うものではなく、また責任を負うものではあり ません。
- 3. 当社は、本資料に基づき当社または第三者の特許権、著作権その他の知的財産権を何ら許諾するものではありません。
- 4. 当社製品を組み込んだ製品の輸出入、製造、販売、利用、配布その他の行為を行うにあたり、第三者保有の技術の利用に関するライセンスが必要となる場合、当該ライセンス取得の判断および取得はお客様の責任において行ってください。
- 5. 当社製品を、全部または一部を問わず、改造、改変、複製、リバースエンジニアリング、その他、不適切に使用しないでください。かかる改造、改変、 複製、リバースエンジニアリング等により生じた損害に関し、当社は、一切その責任を負いません。
- 6. 当社は、当社製品の品質水準を「標準水準」および「高品質水準」に分類しており、各品質水準は、以下に示す用途に製品が使用されることを意図しております。

標準水準: コンピュータ、OA 機器、通信機器、計測機器、AV 機器、家電、工作機械、パーソナル機器、産業用ロボット等

高品質水準:輸送機器(自動車、電車、船舶等)、交通制御(信号)、大規模通信機器、金融端末基幹システム、各種安全制御装置等

当社製品は、データシート等により高信頼性、Harsh environment 向け製品と定義しているものを除き、直接生命・身体に危害を及ぼす可能性のある機器・システム(生命維持装置、人体に埋め込み使用するもの等)、もしくは多大な物的損害を発生させるおそれのある機器・システム(宇宙機器と、海底中継器、原子力制御システム、航空機制御システム、プラント基幹システム、軍事機器等)に使用されることを意図しておらず、これらの用途に使用することは想定していません。たとえ、当社が想定していない用途に当社製品を使用したことにより損害が生じても、当社は一切その責任を負いません。

- 7. あらゆる半導体製品は、外部攻撃からの安全性を 100%保証されているわけではありません。当社ハードウェア/ソフトウェア製品にはセキュリティ 対策が組み込まれているものもありますが、これによって、当社は、セキュリティ脆弱性または侵害(当社製品または当社製品が使用されているシステムに対する不正アクセス・不正使用を含みますが、これに限りません。)から生じる責任を負うものではありません。当社は、当社製品または当社製品が使用されたあらゆるシステムが、不正な改変、攻撃、ウイルス、干渉、ハッキング、データの破壊または窃盗その他の不正な侵入行為(「脆弱性問題」といいます。)によって影響を受けないことを保証しません。当社は、脆弱性問題に起因しまたはこれに関連して生じた損害について、一切責任を負いません。また、法令において認められる限りにおいて、本資料および当社ハードウェア/ソフトウェア製品について、商品性および特定目的との合致に関する保証ならびに第三者の権利を侵害しないことの保証を含め、明示または黙示のいかなる保証も行いません。
- 8. 当社製品をご使用の際は、最新の製品情報(データシート、ユーザーズマニュアル、アプリケーションノート、信頼性ハンドブックに記載の「半導体デバイスの使用上の一般的な注意事項」等)をご確認の上、当社が指定する最大定格、動作電源電圧範囲、放熱特性、実装条件その他指定条件の範囲内でご使用ください。指定条件の範囲を超えて当社製品をご使用された場合の故障、誤動作の不具合および事故につきましては、当社は、一切その責任を負いません。
- 9. 当社は、当社製品の品質および信頼性の向上に努めていますが、半導体製品はある確率で故障が発生したり、使用条件によっては誤動作したりする場合があります。また、当社製品は、データシート等において高信頼性、Harsh environment 向け製品と定義しているものを除き、耐放射線設計を行っておりません。仮に当社製品の故障または誤動作が生じた場合であっても、人身事故、火災事故その他社会的損害等を生じさせないよう、お客様の責任において、冗長設計、延焼対策設計、誤動作防止設計等の安全設計およびエージング処理等、お客様の機器・システムとしての出荷保証を行ってください。特に、マイコンソフトウェアは、単独での検証は困難なため、お客様の機器・システムとしての安全検証をお客様の責任で行ってください。
- 10. 当社製品の環境適合性等の詳細につきましては、製品個別に必ず当社営業窓口までお問合せください。ご使用に際しては、特定の物質の含有・使用を規制する RoHS 指令等、適用される環境関連法令を十分調査のうえ、かかる法令に適合するようご使用ください。かかる法令を遵守しないことにより生じた損害に関して、当社は、一切その責任を負いません。
- 11. 当社製品および技術を国内外の法令および規則により製造・使用・販売を禁止されている機器・システムに使用することはできません。当社製品および技術を輸出、販売または移転等する場合は、「外国為替及び外国貿易法」その他日本国および適用される外国の輸出管理関連法規を遵守し、それらの定めるところに従い必要な手続きを行ってください。
- 12. お客様が当社製品を第三者に転売等される場合には、事前に当該第三者に対して、本ご注意書き記載の諸条件を通知する責任を負うものといたします。
- 13. 本資料の全部または一部を当社の文書による事前の承諾を得ることなく転載または複製することを禁じます。
- 14. 本資料に記載されている内容または当社製品についてご不明な点がございましたら、当社の営業担当者までお問合せください。
- 注 1. 本資料において使用されている「当社」とは、ルネサス エレクトロニクス株式会社およびルネサス エレクトロニクス株式会社が直接的、間接的に 支配する会社をいいます。
- 注 2. 本資料において使用されている「当社製品」とは、注1において定義された当社の開発、製造製品をいいます。

(Rev.5.0-1 2020.10)

本社所在地

〒 135-0061 東京都江東区豊洲 3-2-24 (豊洲フォレシア)

www.renesas.com

商標について

ルネサスおよびルネサスロゴはルネサス エレクトロニクス株式会社の 商標です。すべての商標および登録商標は、それぞれの所有者に帰属し ます。

お問合せ窓口

弊社の製品や技術、ドキュメントの最新情報、最寄の営業お問合せ窓口 に関する情報などは、弊社ウェブサイトをご覧ください。

www.renesas.com/contact/

製品ご使用上の注意事項

ここでは、マイコン製品全体に適用する「使用上の注意事項」について説明します。個別の使用上の注意事項については、本ドキュメントおよびテクニカルアップデートを参照してください。

1. 静電気対策

CMOS 製品の取り扱いの際は静電気防止を心がけてください。CMOS 製品は強い静電気によってゲート絶縁破壊を生じることがあります。運搬や保存の際には、当社が出荷梱包に使用している導電性のトレーやマガジンケース、導電性の緩衝材、金属ケースなどを利用し、組み立て工程にはアースを施してください。プラスチック板上に放置したり、端子を触ったりしないでください。また、CMOS 製品を実装したボードについても同様の扱いをしてください。

2. 電源投入時の処置

電源投入時は、製品の状態は不定です。電源投入時には、LSIの内部回路の状態は不確定であり、レジスタの設定や各端子の状態は不定です。外部リセット端子でリセットする製品の場合、電源投入からリセットが有効になるまでの期間、端子の状態は保証できません。同様に、内蔵パワーオンリセット機能を使用してリセットする製品の場合、電源投入からリセットのかかる一定電圧に達するまでの期間、端子の状態は保証できません。

3. 電源オフ時における入力信号

当該製品の電源がオフ状態のときに、入力信号や入出力プルアップ電源を入れないでください。入力信号や入出力プルアップ電源からの電流注入により、誤動作を引き起こしたり、異常電流が流れ内部素子を劣化させたりする場合があります。資料中に「電源オフ時における入力信号」についての記載のある製品は、その内容を守ってください。

4. 未使用端子の処理

未使用端子は、「未使用端子の処理」に従って処理してください。CMOS製品の入力端子のインピーダンスは、一般に、ハイインピーダンスとなっています。未使用端子を開放状態で動作させると、誘導現象により、LSI周辺のノイズが印加され、LSI内部で貫通電流が流れたり、入力信号と認識されて誤動作を起こす恐れがあります。

5. クロックについて

リセット時は、クロックが安定した後、リセットを解除してください。プログラム実行中のクロック切り替え時は、切り替え先クロックが安定した後に切り替えてください。リセット時、外部発振子(または外部発振回路)を用いたクロックで動作を開始するシステムでは、クロックが十分安定した後、リセットを解除してください。また、プログラムの途中で外部発振子(または外部発振回路)を用いたクロックに切り替える場合は、切り替え先のクロックが十分安定してから切り替えてください。

6. 入力端子の印加波形

入力ノイズや反射波による波形歪みは誤動作の原因になりますので注意してください。CMOS 製品の入力がノイズなどに起因して、 $V_{\rm IL}$ (Max.) から $V_{\rm IH}$ (Min.) までの領域にとどまるような場合は、誤動作を引き起こす恐れがあります。入力レベルが固定の場合はもちろん、 $V_{\rm IL}$ (Max.) から $V_{\rm IH}$ (Min.) までの領域を通過する遷移期間中にチャタリングノイズなどが入らないように使用してください。

7. リザーブアドレス (予約領域) のアクセス禁止

リザーブアドレス (予約領域) のアクセスを禁止します。アドレス領域には、将来の拡張機能用に割り付けられている リザーブアドレス (予約領域) があります。これらのアドレスをアクセスしたときの動作については、保証できませんので、アクセスしないようにしてください。

8. 製品間の相違について

型名の異なる製品に変更する場合は、製品型名ごとにシステム評価試験を実施してください。同じグループのマイコンでも型名が違うと、フラッシュメモリ、レイアウトパターンの相違などにより、電気的特性の範囲で、特性値、動作マージン、ノイズ耐量、ノイズ幅射量などが異なる場合があります。型名が違う製品に変更する場合は、個々の製品ごとにシステム評価試験を実施してください。

このマニュアルの使い方

- 対 象 者 このマニュアルはRL78/I1Bの機能を理解し、その応用システムや応用プログラムを設計、開発するユーザのエンジニアを対象としています。
 - 80ピン製品: R5F10MME, R5F10MMG
- 100ピン製品: R5F10MPE, R5F10MPG
- 目 的 このマニュアルは、次の構成に示す機能をユーザに理解していただくことを目的としています。
- 構 成 RL78/I1Bのマニュアルは、このマニュアルと命令編(RL78ファミリ共通)の2冊に分かれています。

RL78/l1B ユーザーズ・マニュアル ハードウェア編

- ●端子機能
- ●内部ブロック機能
- ●割り込み
- ●その他の内蔵周辺機能
- ●電気的特性

RL78ファミリ ユーザーズ・マニュアル ソフトウェア編

- ●CPU機能
- ●命令セット
- ●命令の説明
- 読 み 方 このマニュアルを読むにあたっては、電気、論理回路、マイクロコントローラの一般知識を必要とします。
 - □一通りの機能を理解しようとするとき
 - →目次に従って読んでください。

本文欄外の★印は、本版で改訂された主な箇所を示しています。

この"★"をPDF上でコピーして「検索する文字列」に指定することによって、改版箇所を容易に 検索できます。

- □レジスタ・フォーマットの見方
 - →ビット番号を口で囲んでいるものは、そのビット名称がアセンブラでは予約語に、コンパイラでは#pragma sfr指令で、sfr変数として定義されているものです。
- □RL78/I1Bマイクロコントローラの命令機能の詳細を知りたいとき
 - →別冊のRL78ファミリ ユーザーズ・マニュアル ソフトウエア編 (R01US0015J) を参照して ください。

凡 例 データ表記の重み : 左が上位桁, 右が下位桁

アクティブ・ロウの表記 : ××× (端子, 信号名称に上線)

注:本文中につけた注の説明

注意: 気をつけて読んでいただきたい内容

備考:本文の補足説明

数の表記 : 2進数···××××または××××B

10進数…×××× 16進数…××××H

関連資料

関連資料は暫定版の場合がありますが、この資料では「暫定」の表示をしておりません。あらかじめご了承ください。

デバイスの関連資料

資料名	資料番号			
	和	文	英	文
RL78/l1B ユーザーズ・マニュアル ハードウェア編	このマニ	ュアル	R01UH0	0407E
RL78ファミリ ユーザーズ・マニュアル ソフトウェア編	R01US0	015J	R01US0	0015E

フラッシュ・メモリ書き込み用の資料(ユーザーズマニュアル)

資 料 名		資料番号		
		和 文	英 文	
PG-FF	25 フラッシュメモリプログラマ ユーザーズマニュアル	_	_	
	RL78, 78K, V850, RX100, RX200, RX600 (RX64x除く), R8C, SH編	R20UT2923J	R20UT2923E	
	共通編	R20UT2922J	R20UT2922E	
	セットアップマニュアル	R20UT0930J	R20UT0930E	

注意 上記関連資料は予告なしに内容を変更することがあります。設計などには、必ず最新の資料をご使用ください。

その他の資料

資 料 名	資料番号		
	和 文	英 文	
ルネサス マイクロコンピュータ RL78ファミリ	R01CP0003J	R01CP0003E	
半導体パッケージ 実装マニュアル	注		
信頼性ハンドブック	R51ZZ0001J	R51ZZ0001E	

注 「半導体パッケージ実装マニュアル」のホーム・ページ参照

和文:http://japan.renesas.com/products/package/index.jsp 英文:http://www.renesas.com/products/package/index.jsp

注意 上記関連資料は予告なしに内容を変更することがあります。設計などには、必ず最新の資料をご使用ください。

すべての商標および登録商標は、それぞれの所有者に帰属します。

EEPROMは、ルネサス エレクトロニクス株式会社の登録商標です。

SuperFlashは、米国Silicon Storage Technology, Inc.の米国、日本などの国における登録商標です。

注意:本製品はSilicon Storage Technology, Inc.からライセンスを受けたSuperFlash®を使用しています。

目次

第1章	概	説	1
1. 1	特	徵	1
1. 2		5	
1. 3		s続図(Top View)	
•		80ピン製品	
		100ピン製品	
1. 4		.称	
1. 5		・・・ ! ク図	
		・ 80ピン製品	
		100ピン製品	
1. 6		要	
第2章	端子機	卷能	12
2. 1		機能	
		80ピン製品	
		100ピン製品	
2. 2		· 以外の機能	
	2. 2. 1	X11/3/14 / 12 44 / X/10	
		機能説明	
2. 3		引端子の処理	
2. 4	ふ子 フ	『ロック図	25
第3章	CPU	アーキテクチャ	39
3 1	メモリ	空間	30
5. 1		大部プログラム・メモリ空間	
		ミラー領域	
	3. 1. 3		
	3. 1. 4		
	3. 1. 5	•	
		データ・メモリ・アドレッシング	
3. 2		· · · · · · · · · · · · · · · · · · ·	
V		制御レジスタ	
		汎用レジスタ	
	3. 2. 3		
	3. 2. 4	特殊機能レジスタ(SFR:Special Function Register)	
	3. 2. 5	•	
3. 3	命令ア	'ドレスのアドレッシング	
		レラティブ・アドレッシング	
		イミーディエト・アドレッシング	
		テーブル・インダイレクト・アドレッシング	
		レジスタ・ダイレクト・アドレッシング	
3. 4	処理ラ	[:] ータ・アドレスに対するアドレッシング	73
	3. 4. 1	インプライド・アドレッシング	73

	3. 4. 2 レジスタ・アドレッシング	73
	3.4.3 ダイレクト・アドレッシング	74
	3.4.4 ショート・ダイレクト・アドレッシング	75
	3. 4. 5 SFRアドレッシング	
	3.4.6 レジスタ・インダイレクト・アドレッシング	
	3. 4. 7 ベースト・アドレッシング	
	3. 4. 8 ベースト・インデクスト・アドレッシング	
	3. 4. 9 スタック・アドレッシング	
第4章	ポート機能	85
4. 1	ポートの機能	85
4. 2	ポートの構成	85
	4. 2. 1 ポート0	86
	4. 2. 2 ポート1	86
	4. 2. 3 ポート2	87
	4. 2. 4 ポート3	88
	4. 2. 5 ポート4	88
	4. 2. 6 ポート5	88
	4. 2. 7 ポート6	88
	4. 2. 8 ポート7	89
	4. 2. 9 ポート8	
	4. 2. 10 ポート12	
	4. 2. 11 ポート13	
4. 3	ポート機能を制御するレジスタ	
	4. 3. 1 ポート・モード・レジスタ(PMxx)	
	4.3.2 ポート・レジスタ (Pxx)	
	4. 3. 3 プルアップ抵抗オプション・レジスタ(PUxx)	
	4.3.4 ポート入力モード・レジスタ(PIMxx)	
	4.3.5 ポート出力モード・レジスタ(POMxx)	
	4. 3. 6 A/Dポート・コンフィギュレーション・レジスタ(ADPC)	
	4.3.7 グローバル・デジタル・インプット・ディスエーブル・レジスタ(GDIDIS)	
	4.3.8 周辺I/Oリダイレクション・レジスタ(PIOR)	
	4. 3. 9 LCDポート・ファンクション・レジスタ0-5 (PFSEG0-PFSEG5)	
	4.3.10 LCD入力切り替え制御レジスタ (ISCLCD)	
4. 4	ポート機能の動作	
	4. 4. 1 入出力ポートへの書き込み	
	4.4.2 入出力ポートからの読み出し	
	4. 4. 3 入出力ポートでの演算	
	4.4.4 異電位(1.8 V系, 2.5 V系, 3 V系)外部デバイスとの接続方法	
	4.4.5 入出力バッファによる異電位(1.8 V系, 2.5 V系, 3 V系)対応	
4. 5	兼用機能使用時のレジスタの設定	
	4. 5. 1 兼用機能使用時の基本的な考え方	
	4.5.2 出力機能を使用しない兼用機能のレジスタ設定	
	4. 5. 3 使用するポート機能および兼用機能のレジスタ設定例	
	4. 5. 4 SEGxx端子兼用ポートの動作	
	4. 5. 5 VL3, CAPL, CAPH端子兼用ポートの動作	
4. 6	ポート機能使用時の注意事項	
	4.6.1 ポート・レジスタn (Pn) に対する1ビット・メモリ操作命令に関する注意事項	123

	4. 6. 2 端子設定に関する注意事項	124
第5章	クロック発生回路	125
カリキ	/ ロ / / 元工回路	. 123
5. 1	クロック発生回路の機能	125
5. 2	クロック発生回路の構成	127
5. 3	クロック発生回路を制御するレジスタ	129
	5. 3. 1 クロック動作モード制御レジスタ(CMC)	129
	5. 3. 2 システム・クロック制御レジスタ(CKC)	132
	5.3.3 クロック動作ステータス制御レジスタ(CSC)	134
	5. 3. 4 発振安定時間カウンタ状態レジスタ(OSTC)	135
	5. 3. 5 発振安定時間選択レジスタ(OSTS)	137
	5.3.6 周辺イネーブル・レジスタ0,1 (PER0, PER1)	139
	5. 3. 7 サブシステム・クロック供給モード制御レジスタ(OSMC)	142
	5. 3. 8 高速オンチップ・オシレータ周波数選択レジスタ(HOCODIV)	144
	5. 3. 9 周辺クロック制御レジスタ(PCKC)	145
5. 4	システム・クロック発振回路	146
	5. 4. 1 X1発振回路	146
	5. 4. 2 XT1発振回路	146
	5. 4. 3 高速オンチップ・オシレータ	150
	5. 4. 4 低速オンチップ・オシレータ	150
5. 5	クロック発生回路の動作	151
5. 6	クロックの制御	153
	5. 6. 1 高速オンチップ・オシレータの設定例	
	5. 6. 2 X1発振回路の設定例	154
	5. 6. 3 XT1発振回路の設定例	156
	5. 6. 4 CPUクロック状態移行図	157
	5. 6. 5 CPUクロックの移行前の条件と移行後の処理	
	5.6.6 CPUクロックの切り替えとシステム・クロックの切り替えに要する時間	165
	5. 6. 7 クロック発振停止前の条件	166
5. 7	発振子と発振回路定数	167
		
第6草	高速オンチップ・オシレータ・クロック周波数補正機能	.171
6. 1	高速オンチップ・オシレータ・クロック周波数補正機能	171
-	レジスタ説明	
V	6. 2. 1 高速オンチップ・オシレータ・クロック周波数補正制御レジスタ(HOCOFC)	
6. 3		
	6. 3. 1 動作概要	
	6. 3. 2 動作手順	
6. 4		
	6. 4. 1 SFRアクセス	
	6. 4. 2 スタンバイ時動作	
	6.4.3 高速オンチップ・オシレータ周波数選択レジスタ(HOCODIV)の変更について	
第7章	タイマ・アレイ・ユニット	.178
• •		_
7. 1	タイマ・アレイ・ユニットの機能	
	7. 1. 1 単独チャネル動作機能	179

	7. 1. 2 複数チャネル連動動作機能	180
	7.1.3 8ビット・タイマ動作機能(チャネル1,3のみ)	181
	7. 1. 4 LIN-bus対応機能(チャネル7のみ)	182
7. 2	タイマ・アレイ・ユニットの構成	183
	7. 2. 1 タイマ・カウンタ・レジスタmn(TCRmn)	187
	7.2.2 タイマ・データ・レジスタmn (TDRmn)	189
7. 3	タイマ・アレイ・ユニットを制御するレジスタ	190
	7.3.1 周辺イネーブル・レジスタ0(PERO)	
	7.3.2 タイマ・クロック選択レジスタm(TPSm)	
	7.3.3 タイマ・モード・レジスタmn (TMRmn)	
	7.3.4 タイマ・ステータス・レジスタmn (TSRmn)	
	7.3.5 タイマ・チャネル許可ステータス・レジスタm(TEm)	
	7.3.6 タイマ・チャネル開始レジスタm (TSm)	
	7.3.7 タイマ・チャネル停止レジスタm(TTm)	
	7.3.8 タイマ入力選択レジスタ0 (TISO)	
	7.3.9 タイマ出力許可レジスタm(TOEm)	
	7. 3. 10 タイマ出力レジスタm(TOm)	
	7. 3. 11 タイマ出力レベル・レジスタm(TOLm)	
	7. 3. 12 タイマ出力モード・レジスタm(TOMm)	
	7.3.13 入力切り替え制御レジスタ (ISC)	
	7. 3. 14 ノイズ・フィルタ許可レジスタ1(NFEN1)	
	7. 3. 15 タイマ入出力端子のポート機能を制御するレジスタ	
7 1	7.3.13 メイマス山ガ端子のホート仮能を制御するレンスメ	
7.4	7.4.1 複数チャネル連動動作機能の基本ルール	
	7.4.2 8ビット・タイマ動作機能の基本ルール (チャネル1,3のみ)	
7. 5	7.4.2 ocッド・ダイマ動作機能の基本ルール(テャネル1,300分)	
7.5	7. 5. 1 カウント・クロック(fтcLK)	
	7.5.1 カウンド・クロック (ITCLK)	
7.0		
7. 6	チャネル出力(TOmn端子)の制御	
	7. 6. 1 TOmn端子の出力回路の構成	
	7. 6. 2 TOmn端子の出力設定	
	7.6.3 チャネル出力操作時の注意事項	
	7. 6. 4 TOmnビットの一括操作	
	7.6.5 カウント動作開始時のタイマ割り込みとTOmn端子出力について	
7. 7	タイマ入力(TImn)の制御	
	7. 7. 1 Tlmnの入力回路構成	
	7.7.2 ノイズ・フィルタ	
	7.7.3 チャネル入力操作時の注意事項	
7. 8	タイマ・アレイ・ユニットの単独チャネル動作機能	
	7.8.1 インターバル・タイマ/方形波出力としての動作	
	7.8.2 外部イベント・カウンタとしての動作	
	7.8.3 入力パルス間隔測定としての動作	
	7.8.4 入力信号のハイ/ロウ・レベル幅測定としての動作	
	7.8.5 ディレイ・カウンタとしての動作	
7. 9	タイマ・アレイ・ユニットの複数チャネル連動動作機能	
	7. 9. 1 ワンショット・パルス出力機能としての動作	
	7. 9. 2 PWM機能としての動作	
	7.9.3 多重PWM出力機能としての動作	271

7. 10) タイマ・アレイ・ユニット使用時の注意事項	279
	7. 10. 1 タイマ出力使用時の注意事項	279
第8草	リアルタイム・クロック2	280
8. 1	リアルタイム・クロック2の機能	280
8. 2	リアルタイム・クロック2の構成	
8. 3		
	8. 3. 1 周辺イネーブル・レジスタ0 (PER0)	
	8. 3. 2 周辺イネーブル・レジスタ1(PER1)	
	8.3.3 サブシステム・クロック供給モード制御レジスタ(OSMC)	
	8.3.4 パワー・オン・リセット・ステータス・レジスタ(PORSR)	287
	8.3.5 リアルタイム・クロック・コントロール・レジスタ0(RTCC0)	288
	8.3.6 リアルタイム・クロック・コントロール・レジスタ1(RTCC1)	290
	8.3.7 秒カウント・レジスタ(SEC)	293
	8.3.8 分カウント・レジスタ(MIN)	293
	8.3.9 時カウント・レジスタ(HOUR)	294
	8. 3. 10 日カウント・レジスタ(DAY)	296
	8. 3. 11 曜日カウント・レジスタ(WEEK)	297
	8.3.12 月カウント・レジスタ(MONTH)	298
	8. 3. 13 年カウント・レジスタ(YEAR)	298
	8. 3. 14 時計誤差補正レジスタ(SUBCUD)	299
	8. 3. 15 アラーム分レジスタ(ALARMWM)	302
	8. 3. 16 アラーム時レジスタ(ALARMWH)	302
	8. 3. 17 アラーム曜日レジスタ(ALARMWW)	303
8. 4	リアルタイム・クロック2の動作	304
	8. 4. 1 リアルタイム・クロック2の動作開始	304
	8. 4. 2 動作開始後のHALT/STOPモードへの移行	305
	8. 4. 3 リアルタイム・クロック2のカウンタ読み出し	
	8. 4. 4 リアルタイム・クロック2のカウンタ書き込み	
	8. 4. 5 リアルタイム・クロック2のアラーム設定	
	8. 4. 6 リアルタイム・クロック2の1 Hz出力	
	8. 4. 7 時計誤差補正レジスタの設定手順	
	8. 4. 8 リアルタイム・クロック2の時計誤差補正例	
	8. 4. 9 高精度1 Hz出力について	314
第9章	サブシステム・クロック周波数測定回路	315
9. 1	サブシステム・クロック周波数測定回路	315
	サブシステム・クロック周波数測定回路の構成	
	サブシステム・クロック周波数測定回路を制御するレジスタ	
	9. 3. 1 周辺イネーブル・レジスタ1(PER1)	317
	9.3.2 サブシステム・クロック供給モード制御レジスタ(OSMC)	318
	9.3.3 周波数測定カウント・レジスタL(FMCRL)	
	9.3.4 周波数測定カウント・レジスタH (FMCRH)	320
	9.3.5 周波数測定コントロール・レジスタ(FMCTL)	321
9. 4	サブシステム・クロック周波数測定回路の動作	322
	9.4.1 基準クロックによるサブシステム・クロック周波数測定回路の設定	322
	9.4.2 サブシステム・クロック周波数測定回路の動作タイミング	323

第10章 12ビット・インターバル・タイマ	324
10. 1 12ビット・インターバル・タイマの機能	324
10. 2 12ビット・インターバル・タイマの構成	324
10.3 12ビット・インターバル・タイマを制御するレジスタ	325
10. 3. 1 周辺イネーブル・レジスタ1(PER1)	325
10. 3. 2 サブシステム・クロック供給モード制御レジスタ(C	OSMC)326
10. 3. 3 12ビット・インターバル・タイマ・コントロール・	レジスタ(ITMC)327
10.4 12ビット・インターバル・タイマの動作	328
10. 4. 1 12ビット・インターバル・タイマの動作タイミング.	328
10. 4. 2 HALT/STOP モードから復帰後にカウンタ動作開始 l	し,再度HALT/STOPモード
への移行	329
第11章 8ビット・インターバル・タイマ	330
11. 1 概要	330
11. 2 入出力端子	331
11. 3 レジスタの説明	
11. 3. 1 8ビット・インターバル・タイマ・カウンタ・レジス	
(n = 0, 1, i = 0, 1)	
11.3.2 8ビット・インターバル・タイマ・カウンタ・レジス	
(n = 0, 1)	332
11. 3. 3 8ビット・インターバル・タイマ・コンペア・レジス	
(n = 0, 1, i = 0, 1)	333
11. 3. 4 8ビット・インターバル・タイマ・コンペア・レジス	タn(TRTCMPn)
(n = 0, 1)	
11.3.5 8ビット・インターバル・タイマ制御レジスタn (TR	
11.3.6 8ビット・インターバル・タイマ分周レジスタn(TR	
11. 4 動作説明	
11. 4. 1 カウンタ・モード	
11. 4. 2 タイマ動作	
11. 4. 3 開始/停止タイミング	
11. 4. 4 コンペア・レジスタ値の反映タイミング	
11.5 8ビット・インターバル・タイマの注意事項	
11. 5. 1 動作モードおよびクロック設定変更について	
11. 5. 2 コンペア・レジスタへのアクセスについて	
11.5.3 8ビット・インターバル・タイマ設定手順について	343
第12章 クロック出力/ブザー出力制御回路	344
12. 1 クロック出力/ブザー出力制御回路の機能	
12. 2 クロック出力/ブザー出力制御回路の構成	
12.3 クロック出力/ブザー出力制御回路を制御するレジスタ	
12. 3. 1 クロック出力選択レジスタn(CKSn)	
12.3.2 クロック出力/ブザー出力端子のポート機能を制御す	
12. 4 クロック出力/ブザー出力制御回路の動作	
12. 4. 1 出力端子の動作	
12.5 クロック出力/ブザー出力制御回路の注意事項	349

第13章	ウォッ	チドッグ・タイマ	350
13. 1	ウォッラ	チドッグ・タイマの機能	350
13. 2		Fドッグ・タイマの構成	
		チドッグ・タイマを制御するレジスタ	
.0.0		ウォッチドッグ・タイマ・イネーブル・レジスタ(WDTE)	
13 4		Fドッグ・タイマの動作	
10. 1		ウォッチドッグ・タイマの動作制御	
		ウォッチドッグ・タイマのオーバフロー時間の設定	
		ウォッチドッグ・タイマのウインドウ・オープン期間の設定	
		ウォッチドッグ・タイマのインターバル割り込みの設定	
第14章	A/D⊐:	ノバータ	358
		バータの機能	
		バータの構成	
14. 3		バータを制御するレジスタ	
		周辺イネーブル・レジスタ0(PERO)	
		A/Dコンバータ・モード・レジスタ0 (ADM0)	
		A/Dコンバータ・モード・レジスタ1 (ADM1)	
		A/Dコンバータ・モード・レジスタ2 (ADM2)	
		10ビットA/D変換結果レジスタ(ADCR)	
		8ビットA/D変換結果レジスタ(ADCRH)	
		アナログ入力チャネル指定レジスタ(ADS)	
	14. 3. 8	変換結果比較上限値設定レジスタ(ADUL)	
	14. 3. 9	変換結果比較下限値設定レジスタ(ADLL)	
		A/Dテスト・レジスタ(ADTES)	
		アナログ入力端子のポート機能を制御するレジスタ	
		バータの変換動作	
	_	Eと変換結果	
14. 6		バータの動作モード	
		ソフトウエア・トリガ・モード(セレクト・モード、連続変換モード)	384
	14. 6. 2	ソフトウエア・トリガ・モード	
		(セレクト・モード, ワンショット変換モード)	
		ソフトウエア・トリガ・モード(スキャン・モード、連続変換モード)	386
	14. 6. 4	ソフトウエア・トリガ・モード	
		(スキャン・モード, ワンショット変換モード)	387
	14. 6. 5	ハードウエア・トリガ・ノーウエイト・モード	
		(セレクト・モード,連続変換モード)	388
	14. 6. 6	ハードウエア・トリガ・ノーウエイト・モード	
		(セレクト・モード,ワンショット変換モード)	389
	14. 6. 7	ハードウエア・トリガ・ノーウエイト・モード	
		(スキャン・モード,連続変換モード)	390
	14. 6. 8	ハードウエア・トリガ・ノーウエイト・モード	
		(スキャン・モード, ワンショット変換モード)	391
	14. 6. 9	ハードウエア・トリガ・ウエイト・モード	
		(セレクト・モード,連続変換モード)	392
	14. 6. 10	ハードウエア・トリガ・ウエイト・モード	
		(セレクト・モード, ワンショット変換モード)	393

	14. 6. 11	ハードウエア・トリガ・ウエイト・モード	
		(スキャン・モード,連続変換モード)	394
	14. 6. 12	ハードウエア・トリガ・ウエイト・モード	
		(スキャン・モード, ワンショット変換モード)	395
14. 7	A/Dコン	·バータの設定フロー・チャート	396
	14. 7. 1	ソフトウエア・トリガ・モード設定	396
	14. 7. 2	ハードウエア・トリガ・ノーウエイト・モード設定	397
	14. 7. 3	ハードウエア・トリガ・ウエイト・モード設定	398
	14. 7. 4	温度センサ出力電圧/内部基準電圧を選択時の設定	
		(例 ソフトウエア・トリガ・モード、ワンショット変換モード時)	399
	14. 7. 5	テスト・モード設定	400
14. 8	SNOOZ	′Eモード機能	401
14. 9	A/Dコン	·バータ特性表の読み方	405
14. 1	0 A/D⊐	ンバータの注意事項	408
第15章	温度セ	ンサ2	412
15. 1	温度セニ	ンサの機能	412
15. 2	レジス?	タの説明	413
	15. 2. 1	温度センサ・コントロール・テスト・レジスタ(TMPCTL)	413
15. 3		頁	
	15. 3. 1	A/Dコンバータ・モード・レジスタ0(ADM0)	414
	15. 3. 2	モード切り替え	415
第16章	24ビッ	トΔΣA/Dコンバータ	416
16. 1	24ビッ	トΔΣA/Dコンバータの機能	416
	16. 1. 1	入出力端子	419
	16. 1. 2	プリアンプ	419
	16. 1. 3	ΔΣA/Dコンバータ	419
	16. 1. 4	基準電圧発生	420
	16. 1. 5	位相調整回路(PHC0, PHC1)	420
	16. 1. 6	デシタル・フィルタ(DF)	420
	16. 1. 7	ハイパス・フィルタ(HPF)	420
16. 2		タの説明	
		ΔΣA/Dコンバータ・モード・レジスタ(DSADMR)	
		$\Delta\Sigma$ A/D בילת אילר אילר בילת אילר בילת אילר אילר בילת בילת בילת בילת בילת בילת בילת בילת	
		$\Delta\Sigma$ A/D בילים אילים א	
	16. 2. 4	$\Delta\Sigma$ A/DコンバータHPFコントロール・レジスタ(DSADHPFCR)	426
	16. 2. 5	ΔΣA/Dコンバータ位相コントロール・レジスタ0(DSADPHCR0)	427
		ΔΣA/Dコンバータ位相コントロール・レジスタ1(DSADPHCR1)	
	16. 2. 7	ΔΣA/Dコンバータ変換結果レジスタn (DSADCRnL, DSADCRnM, DSAD	CRnH)
		(n = 0, 1, 2, 3)	
		ΔΣA/Dコンバータ変換結果レジスタn(DSADCRn)(n = 0, 1, 2, 3)	
		周辺イネーブル・レジスタ1(PER1)	
		周辺クロック制御レジスタ(PCKC)	
16. 3		明	
		24ビットΔΣA/Dコンバータの動作	
	16 3 2	Normal OperationモードからNeutral Missingモードへの切替手順	437

	16.3.3 割り込み動作	438
	16. 3. 4 スタンバイ時の動作	438
16. 4	24ビットΔΣA/Dコンバータ使用上の注意事項	439
	16. 4. 1 外部端子	439
	16. 4. 2 SFRアクセス	439
	16. 4. 3 動作クロックの設定	440
	16.4.4 単相二線式における位相調整	
第17章	コンパレータ	441
17. 1	コンパレータの機能	441
17. 2	コンパレータの構成	442
17. 3	コンパレータを制御するレジスタ	443
	17.3.1 周辺イネーブル・レジスタ1 (PER1)	443
	17.3.2 コンパレータ・モード設定レジスタ(COMPMDR)	444
	17.3.3 コンパレータ・フィルタ制御レジスタ(COMPFIR)	446
	17. 3. 4 コンパレータ出力制御レジスタ (COMPOCR)	447
	17.3.5 アナログ入力端子のポート機能を制御するレジスタ	448
17. 4	動作説明	449
	17. 4. 1 コンパレータiデジタルフィルタ(i = 0, 1)	451
	17. 4. 2 コンパレータi割り込み(i = 0, 1)	451
	17. 4. 3 コンパレータi出力(i = 0, 1)	452
	17. 4. 4 コンパレータクロック停止/供給	452
	シリアル・アレイ・ユニット シリアル・アレイ・ユニットの機能	
	18. 1. 1 簡易SPI(CSI00)	
	18. 1. 2 UART (UART0-UART2)	455
	18. 1. 3 簡易I ² C(IIC00, IIC10)	456
	18. 1. 4 IrDA	456
18. 2	シリアル・アレイ・ユニットの構成	457
	18. 2. 1 シフト・レジスタ	461
	18. 2. 2 シリアル・データ・レジスタmn(SDRmn)の下位8/9ビット	461
18. 3	シリアル・アレイ・ユニットを制御するレジスタ	463
	18.3.1 周辺イネーブル・レジスタ0 (PER0)	464
	18.3.2 シリアル・クロック選択レジスタm (SPSm)	465
	18. 3. 3 シリアル・モード・レジスタmn (SMRmn)	466
	18. 3. 4 シリアル通信動作設定レジスタmn(SCRmn)	467
	18. 3. 5 シリアル・データ・レジスタmn (SDRmn)	470
	18.3.6 シリアル・フラグ・クリア・トリガ・レジスタmn (SIRmn)	472
	18. 3. 7 シリアル・ステータス・レジスタmn (SSRmn)	473
	18. 3. 8 シリアル・チャネル開始レジスタm(SSm)	475
	18. 3. 9 シリアル・チャネル停止レジスタm (STm)	476
	18. 3. 10 シリアル・チャネル許可ステータス・レジスタm(SEm)	477
	18. 3. 11 シリアル出力許可レジスタm(SOEm)	
	18. 3. 12 シリアル出力レジスタm(SOm)	
	18. 3. 13 シリアル出力レベル・レジスタm(SOLm)	480
	18. 3. 14 シリアル・スタンバイ・コントロール・レジスタ0 (SSC0)	

		18.3.15 入力切り替え制御レジスタ(ISC)	
		18. 3. 16 ノイズ・フィルタ許可レジスタ0(NFENO)	484
		18.3.17 シリアル入出力端子のポート機能を制御するレジスタ	485
	18. 4	動作停止モード	
		18. 4. 1 ユニット単位で動作停止とする場合	487
		18.4.2 チャネルごとに動作停止とする場合	488
	18. 5	簡易SPI(CSI00)通信の動作	489
		18. 5. 1 マスタ送信	491
		18. 5. 2 マスタ受信	499
		18. 5. 3 マスタ送受信	507
		18. 5. 4 スレーブ送信	515
		18. 5. 5 スレーブ受信	523
		18. 5. 6 スレーブ送受信	529
		18. 5. 7 SNOOZEモード機能	537
		18. 5. 8 転送クロック周波数の算出	
		18. 5. 9 簡易SPI (CSI00) 通信時におけるエラー発生時の処理手順	
	18. 6	UART (UART0-UART2) 通信の動作	
		18. 6. 1 UART送信	
		18. 6. 2 UART受信	
		18. 6. 3 SNOOZEモード機能	
		18. 6. 4 ボー・レートの算出	
		18. 6. 5 UART (UART0-UART2) 通信時におけるエラー発生時の処理手順	
	18. 7	LIN通信の動作	
		18. 7. 1 LIN送信	
		18. 7. 2 LIN受信	
	18. 8	簡易I ² C(IIC00, IIC10)通信の動作	
		18. 8. 1 アドレス・フィールド送信	
		18.8.2 データ送信	
		18.8.3 データ受信	
		18. 8. 4 ストップ・コンディション発生	
		18.8.5 転送レートの算出	
		18.8.6 簡易I ² C (IIC00, IIC10) 通信時におけるエラー発生時の処理手順	
		10. 0. 0 間別10 (11000, 11010) 返旧時10317 8 エッ 元工時2022 1 展	
第1	9章	シリアル・インタフェースIICA	601
	19. 1	シリアル・インタフェースIICAの機能	601
	19. 2	シリアル・インタフェースIICAの構成	604
	19. 3	シリアル・インタフェースIICAを制御するレジスタ	607
		19. 3. 1 周辺イネーブル・レジスタ0(PERO)	607
		19. 3. 2 IICAコントロール・レジスタn0 (IICCTLn0)	608
		19. 3. 3 IICAステータス・レジスタn (IICSn)	613
		19. 3. 4 IICAフラグ・レジスタn(IICFn)	615
		19. 3. 5 IICAコントロール・レジスタn1(IICCTLn1)	617
		19. 3. 6 IICAロウ・レベル幅設定レジスタn(IICWLn)	619
		19. 3. 7 IICAハイ・レベル幅設定レジスタn(IICWHn)	619
		19. 3. 8 ポート・モード・レジスタ6 (PM6)	
	19. 4	l ² Cバス・モードの機能	
		19. 4. 1 端子構成	621
		19. 4. 2 IICWLn, IICWHnレジスタによる転送クロック設定方法	

19. 5	I ² Cバスの定義および制御方法	624
	19. 5. 1 スタート・コンディション	624
	19. 5. 2 アドレス	625
	19. 5. 3 転送方向指定	625
	19. 5. 4 アクノリッジ(ACK)	626
	19. 5. 5 ストップ・コンディション	627
	19. 5. 6 クロック・ストレッチ	
	19. 5. 7 クロック・ストレッチ解除方法	630
	19.5.8 割り込み要求 (INTIICAn) 発生タイミングおよびクロック・ストレッチ制御	631
	19. 5. 9 アドレスの一致検出方法	632
	19. 5. 10 エラーの検出	632
	19. 5. 11 拡張コード	633
	19. 5. 12 アービトレーション	634
	19. 5. 13 ウエイク・アップ機能	636
	19. 5. 14 通信予約	639
	19. 5. 15 その他の注意事項	643
	19. 5. 16 通信動作	644
	19.5.17 I ² C割り込み要求 (INTIICAn) の発生タイミング	652
19. 6	タイミング・チャート	673
第20章	IrDA	688
	IrDAの機能	
20. 2	レジスタの説明	
	20. 2. 1 周辺イネーブル・レジスタ0 (PER0)	
	20. 2. 2 IrDAコントロール・レジスタ(IRCR)	
20. 3	動作説明	
	20. 3. 1 IrDA通信操作手順	
	20. 3. 2 送信	
	20. 3. 3 受信	
00.4	20.3.4 ハイ・パルス幅の選択	
20. 4	IrDA使用上の注意事項	694
第21章	LCDコントローラ/ドライバ	.695
04 4	してローン・しローニーノ パーノ パの 機会に	ene
	LCDコントローラ/ドライバの機能 LCDコントローラ/ドライバの構成	
	LCDコントローラ/ ドライバの構成	
21. 3	21. 3. 1 LCDモード・レジスタ0(LCDM0)	
	21.3.2 LCDモード・レジスタ1 (LCDM1)	
	21.3.2 LCDモード・レンスター (LCDMT)	
	21.3.3 リフラステム・グロック協品モート制御レンスタ (OSING)	
	21.3.4 LCDグロック制御レンスタ0 (LCDC0)	
	21.3.5 LCD弁圧レベル制御レジスタ (VLCD)	
	21. 3. 7 LCDポート・ファンクション・レジスタ0-5 (PFSEG0-PFSEG5)	
	21. 3. 7 LCDホード・ファンケション・レジスタ0-5 (PFSEG0-PFSEG5)	
21 /	21.3.6 ホート・モート・レンスタ0, 1, 3, 5, 7, 6 (PMI0, PMI1, PMI3, PMI3, PMI7, PMI6) LCD表示データ・レジスタ	
	LCD表示アーダ・レジスタ LCD表示レジスタの選択	
۷۱. ۵	21. 5. 1 Aパターン領域, Bパターン領域のデータ表示	
	ZI. U. 1 ハハノ ノ 四級, ロハノ 一ノ 関域 W リ 一 ア 衣 小	1 19

21. 5. 2 点滅表示(Aパターン領域とBパターン領域のデータを交互に表	示)719
21. 6 LCDコントローラ/ドライバの設定	720
21. 7 動作停止手順	723
21.8 LCD駆動電圧VL1, VL2, VL3, VL4の供給	724
21. 8. 1 外部抵抗分割方式	724
21. 8. 2 内部昇圧方式	726
21. 8. 3 容量分割方式	727
21. 9 コモン信号とセグメント信号	728
21. 9. 1 通常液晶波形の場合	
21. 10 表示モード	
21. 10. 1 スタティック表示例	
21. 10. 2 2時分割表示例	
21. 10. 3 3時分割表示例	
21. 10. 4 4時分割表示例	
21. 10. 5 6時分割表示例	
21. 10. 6 8時分割表示例	
21.10.0 0時月前次小門	133
第22章 データ・トランスファ・コントローラ(DTC)	757
第22章	131
00 4 DTO @ ## 4r.	750
22. 1 DTCの機能	
22. 2 DTCの構成	
22. 3 DTCを制御するレジスタ	
22. 3. 1 DTCコントロールデータ領域とDTCベクタテーブル領域の配置.	
22. 3. 2 コントロールデータの配置	
22. 3. 3 ベクタテーブル	
22. 3. 4 周辺イネーブル・レジスタ1(PER1)	
22. 3. 5 DTC制御レジスタj(DTCCRj)(j = 0~23)	
22. 3. 6 DTCブロック・サイズ・レジスタj(DTBLSj)(j = 0∼23)	
22. 3. 7 DTC転送回数レジスタj(DTCCTj)(j = 0~23)	
22. 3. 8 DTC転送回数リロード・レジスタj(DTRLDj)(j = 0~23)	
22. 3. 9 DTCソース・アドレス・レジスタj (DTSARj) (j = 0~23)	769
22. 3. 10 DTCデスティネーション・アドレス・レジスタj(DTDARj)(j = 0∼23)769
22. 3. 11 DTC起動許可レジスタi(DTCENi)(i = 0~3)	770
22. 3. 12 DTCベース・アドレス・レジスタ(DTCBAR)	772
22.4 DTCの動作	773
22. 4. 1 起動要因	773
22.4.2 ノーマルモード	774
22. 4. 3 リピートモード	
22. 4. 4 チェイン転送	
22. 5 DTC使用上の注意事項	
22. 5. 1 DTCのコントロールデータおよびベクタテーブルの設定	
22. 5. 2 DTCコントロールデータ領域とDTCベクタテーブル領域の配置.	
22. 5. 3 DTC保留命令	
22. 5. 4 DTC実行クロック数	
22. 5. 5 DTC応答時間	
22. 5. 6 DTC起動要因	
22. 5. 7 スタンバイ・モード時の動作	
22. J. / - ヘテンハ1 - モート时の到下	100
第23章 割り込み機能	786

23.1 割り込み機能の種類	786
23.2 割り込み要因と構成	786
23.3 割り込み機能を制御するレジスタ	791
23.3.1 割り込み要求フラグ・レジスタ (IFOL, IFOH, IF1L	, IF1H, IF2L, IF2H, IF3L)794
23.3.2 割り込みマスク・フラグ・レジスタ (MKOL, MKO	H, MK1L, MK1H, MK2L,
MK2H, MK3L)	795
23. 3. 3 優先順位指定フラグ・レジスタ (PR00L, PR00H,	PR01L, PR01H, PR02L,
PR02H, PR03L, PR10L, PR10H, PR11L, PR11H,	PR12L, PR12H, PR13L)797
23.3.4 外部割り込み立ち上がりエッジ許可レジスタ (EG	SPO),
外部割り込み立ち下がりエッジ許可レジスタ(EC	SN0)799
23. 3. 5 プログラム・ステータス・ワード(PSW)	800
23.4 割り込み処理動作	801
23.4.1 マスカブル割り込み要求の受け付け動作	801
23.4.2 ソフトウエア割り込み要求の受け付け動作	804
23.4.3 多重割り込み処理	804
23.4.4 除算命令中の割り込み処理	808
23.4.5 割り込み要求の保留	810
第24章 スタンバイ機能	811
24. 1 スタンバイ機能	811
24. 2 スタンバイ機能を制御するレジスタ	
24. 3 スタンバイ機能の動作	
24. 3. 1 HALTモード	
24. 3. 2 STOPモード	
24. 3. 3 SNOOZEモード	825
第25章 リセット機能	820
第20年 グピクT 版化	029
25. 1 リセット動作のタイミング	831
25. 2 リセット期間中の動作状態	
25.3 リセット要因を確認するレジスタ	
25. 3. 1 リセット・コントロール・フラグ・レジスタ(RE	
25. 3. 2 パワーオン・リセット・ステータス・レジスタ(
第26章 パワーオン・リセット回路	839
26.1 パワーオン・リセット回路の機能	839
26.2 パワーオン・リセット回路の構成	840
26.3 パワーオン・リセット回路の動作	840
第27章 電圧検出回路	844
27. 1 電圧検出回路の機能	
27.2 電圧検出回路の構成	
27.3 電圧検出回路を制御するレジスタ	
27. 3. 1 電圧検出レジスタ(LVIM)	
27. 3. 2 電圧検出レベル・レジスタ(LVIS)	
27.4 電圧検出回路の動作	850

27. 4. 1 リセット・モードとして使用する場合の設定	850
27.4.2 割り込みモードとして使用する場合の設定	852
27.4.3 割り込み&リセット・モードとして使用する場合の設定	854
27.5 電圧検出回路の注意事項	860
第28章 バッテリ・バックアップ機能	862
第20早 パッチケ・ハックテック	002
28. 1 バッテリ・バックアップの機能	862
28. 1. 1 端子構成	862
28. 2 レジスタ説明	
28.2.1 バックアップ電源切り替えコントロール・レジスタ0 (BUPCTL0)	
28. 2. 2 バックアップ電源切り替えコントロール・レジスタ1 (BUPCTL1)	
28. 2. 3 グローバル・デジタル・インプット・ディスエーブル・レジスタ(GDIDIS)	
28. 3 動作説明	
28. 3. 1 バッテリ・バックアップ機能 28. 4 使用上の注意事項	
20.4 使用工の注息事項	000
第29章 発振停止検出回路	869
29. 1 発振停止検出回路の機能	
29. 2 発振停止検出回路の構成	
29.3 発振停止検出回路で使用するレジスタ	
29. 3. 1 周辺イネーブル・レジスタ1 (PER1)	
29. 3. 2 サブシステム・クロック供給モード制御レジスタ(OSMC) 29. 3. 3 発振停止検出制御レジスタ(OSDC)	
29. 3. 3 発振停止検出制御レジスタ(OSDC)	
29.4 先派停止検出回路の動作方法	
29. 5 発振停止検出機能使用時の注意事項	
第30章 安全機能	876
30. 1 安全機能の概要	876
30. 2 安全機能で使用するレジスタ	
30.3 安全機能の動作	877
30. 3. 1 フラッシュ・メモリCRC演算機能(高速CRC)	877
30. 3. 1. 1 フラッシュ・メモリCRC制御レジスタ(CRC0CTL)	878
30. 3. 1. 2 フラッシュ・メモリCRC演算結果レジスタ(PGCRCL)	879
30. 3. 2 CRC演算機能(汎用CRC)	
30. 3. 2. 1 CRC入力レジスタ(CRCIN)	881
30. 3. 2. 2 CRCデータ・レジスタ(CRCD)	
30. 3. 3 RAMパリティ・エラー検出機能	
30. 3. 3. 1 RAMパリティ・エラー制御レジスタ(RPECTL)	883
30. 3. 4 RAMガード機能	
30. 3. 4. 1 不正メモリ・アクセス検出制御レジスタ(IAWCTL)	
30. 3. 5 SFRガード機能	
30. 3. 5. 1 不正メモリ・アクセス検出制御レジスタ(IAWCTL)	
30.3.6 不正メモリ・アクセス検出機能	
30. 3. 6. 1 不正メモリ・アクセス検出制御レジスタ(IAWCTL)	
00.0.0.1 1447 6 7 7 7 6715 HIPPY 7 7 7 17 17 16 16 16 16 16 16 16 16 16 16 16 16 16	

	30. 3. 7 周波数検出機能	888
	30. 3. 7. 1 タイマ入力選択レジスタ0(TIS0)	889
	30. 3. 8 A/Dテスト機能	890
	30. 3. 8. 1 A/Dテスト・レジスタ(ADTES)	892
	30. 3. 8. 2 アナログ入力チャネル指定レジスタ(ADS)	
	30.3.9 入出力ポートのデジタル出力信号レベル検出機能	
	30. 3. 9. 1 ポート・モード選択レジスタ(PMS)	
	30. 3. 9. 1 「ハード・L F 医がレンスタ(F MO)	034
第31章	レギュレータ	895
31. 1	レギュレータの概要	895
笙32音	オプション・バイト	896
A1024		
32. 1	オプション・バイトの機能	896
	32. 1. 1 ユーザ・オプション・バイト (000C0H-000C2H/010C0H-010C2H)	896
	32. 1. 2 オンチップ・デバッグ・オプション・バイト(000C3H/010C3H)	897
32. 2	ユーザ・オプション・バイトのフォーマット	898
32. 3	オンチップ・デバッグ・オプション・バイトのフォーマット	902
32. 4	オプション・バイトの設定	903
## a a ##		
第33章	フラッシュ・メモリ	904
00.4		000
33. 1	フラッシュ・メモリ・プログラマによるシリアル・プログラミング	
	33. 1. 2 通信方式	
22.2	- 33. 1. 2 通信刀丸 - 外部デバイス(UART内蔵)によるシリアル・プログラミング	
33. Z	- 外部11ハイス(OARTM版)によるシリアル・プログラミング	
	33. 2. 2 通信方式	
22.2	33. 2. 2	
აა. ა		
	33. 3. 1 P40/TOOL0端子	
	33. 3. 2 RESET端子	
	33. 3. 3 ポート端子	
	33. 3. 4 REGC端子	
	33. 3. 5 X1, X2端子	
	33. 3. 6 電 源	
33. 4	シリアル・プログラミング方法	912
	33. 4. 1 シリアル・プログラミング手順	912
	33. 4. 2 フラッシュ・メモリ・プログラミング・モード	913
	33. 4. 3 通信方式	
	33.4.4 通信コマンド	
33 5	セルフ・プログラミング	
00.0	33. 5. 1 セルフ・プログラミング手順	
	33. 5. 2 ブート・スワップ機能	
	33. 5. 3 フラッシュ・シールド・ウインドウ機能	
33 6	- 33. 5. 3 - フラッシュ・シールト・ワイントワ機能	
55. 0		
笙3/1音	オンチップ・デバッグ機能	925

	1オンチップデバッギングエミュレータとの接続	
34.2 オ	⁻ ンチップ・デバッグ・セキュリティID	926
34.3 ⊐	∟ーザ資源の確保	926
第35章 10)進補正(BCD)回路	928
35. 1 10	0進補正回路の機能	928
	 0進補正回路で使用するレジスタ	
	- 2. 1 BCD補正結果レジスタ(BCDADJ)	
笙36音 命	i 令セットの概要	931
3100± 11		
36 1 D	L例	033
	. 1. 1 オペランドの表現形式と記述方法	
	. 1. 2 オペレーション欄の説明	
	. 1. 3 フラグ動作欄の説明	
	. 1. 4 PREFIX命令	
	-ペレーション一覧	
30. 2 1	ヘレーション一見	935
生の7辛 重	i 두 bbltt	052
弗3/ 早 电	気的特性	953
07.4 4/	7.4.1 🛱 . 4. 4.4.4.	054
	色対最大定格	
	・	
	. 2. 1 X1, XT1発振回路特性	
	. 2. 2 オンチップ・オシレータ特性	
	C特性	
• • • • • • • • • • • • • • • • • • • •	. 3. 1 端子特性	
	. 3. 2 電源電流特性	
	C特性	
	辺機能特性	
	. 5. 1 シリアル・アレイ・ユニット	
	. 5. 2 シリアル・インタフェースIICA	
	⁷ ナログ特性	
	. 6. 1 A/Dコンバータ特性	
	. 6. 2 24ビットΔΣA/Dコンバータ特性	
	. 6. 3 温度センサ2特性	
	. 6. 4 コンパレータ	
	. 6. 5 POR回路特性	
	. 6. 6 LVD回路特性	
	. 6. 7 電源電圧立ち上がり傾き特性	
	ヾッテリ・バックアップ機能	
	CD特性	
37.	. 8. 1 外部抵抗分割方式	1012
37.	. 8. 2 内部昇圧方式	1013
37.	. 8. 3 容量分割方式	1015
	AMデータ保持特性	
37. 10	フラッシュ・メモリ・プログラミング特性	1016
37. 11	専用フラッシュ・メモリ・プログラマ通信(UART)	1016

37. 12 フラッシュ・メモリ・プログラミング・モードの引き込みタイミング	1017
第38章 外形図	1018
38. 1 80ピン製品	
38. 2 100ピン製品	1021
付録A 改版履歴	1023
A. 1 本版で改訂された主な箇所	1023
A. 2 前版までの改版履歴	1024

RL78/I1B ルネサスマイクロコンピュータ

R01UH0407JJ0230 Rev.2.30 2024.03.29

第1章 概 説

1.1 特 徵

超低消費電力テクノロジー

- V_{DD} = 1.9~5.5 Vの単一電源
- HALTモード
- STOPモード
- SNOOZEモード

RL78 CPUコア

- 3段パイプラインのCISCアーキテクチャ
- 最小命令実行時間:高速(0.04167 μ s:高速オンチップ・オシレータ・クロック24 MHz動作時)から超低速(30.5μs:サブシステム・クロック32.768 kHz動作時)まで最小命令実行時間を変更可能
- 乗除積和演算命令に対応
- アドレス空間:1Mバイト
- 汎用レジスタ:8ビット×8レジスタ×4バンク
- 内蔵RAM: 6KBまたは8KB

コード・フラッシュ・メモリ

- コード・フラッシュ・メモリ: 64 KBまたは128 KB
- ブロック・サイズ:1KB
- ブロック消去禁止、書き換え禁止(セキュリティ機能)
- オンチップ・デバッグ機能内蔵
- セルフ・プログラミング;ブート・スワップ機能とフラッシュ・シールド・ウインドウ機能あり

高速オンチップ・オシレータ

- 24 MHz(TYP.)/12 MHz(TYP.)/6 MHz(TYP.)/3 MHz(TYP.)から選択可能
- 高精度±1.0 % (V_{DD} = 1.9~5.5 V, T_A = -20~+85°C)
- 高速オンチップ・オシレータ・クロック周波数補正機能内蔵

動作周囲温度

• TA = $-40 \sim +85$ °C

電源管理とリセット回路

- パワーオン・リセット(POR)回路内蔵
- 電圧検出(LVD)回路内蔵(割り込み、リセットを11段階で選択)

データ・トランスファ・コントローラ (DTC)

- 転送モード:ノーマル転送モード、リピート転送モード、ブロック転送モード
- 起動要因:割り込み要因により起動(40要因)
- チェイン転送機能あり



シリアル・インタフェース

簡易SPI (CSI^注) : 1チャネル
 UART / UART (LIN-bus対応) : 3チャネル
 I²C / 簡易I²C : 3チャネル
 IrDA : 1チャネル

タイマ

- 16ビット・タイマ:8チャネル
- 12ビット・インターバル・タイマ:1チャネル
- 8ビット・インターバル・タイマ:4チャネル
- リアルタイム・クロック2:1チャネル(99年カレンダ,アラーム機能,時計補正機能)
- ウォッチドッグ・タイマ:1チャネル(専用の低速オンチップ・オシレータ・クロックで動作可能)
- 発振停止検出回路:1チャネル

LCDコントローラ/ドライバ

- 内部昇圧/容量分割/外部抵抗分割を切り替え可能
- セグメント信号出力:34(30)本^{注1}~42(38)本^{注1}
- コモン信号出力:4(8)本^{注1}

A/Dコンバータ

- 8/10ビット分解能A/Dコンバータ (VDD = 1.9~5.5 V): 4または6チャネル
- 24ビットΔ Σ A/Dコンバータ:3または4チャネル
- 内部基準電圧(TYP. 1.45 V)と温度センサを搭載^{注2}

コンパレータ

- 2チャネル
- 動作モード:コンパレータ高速モード,コンパレータ低速モード,ウィンドウモード
- 基準電圧は外部基準電圧と内部基準電圧の選択が可能

入出力ポート

- I/Oポート:53または69本(N-chオープン・ドレイン入出力[6V耐圧]:3本, N-chオープン・ドレイン入出力[Vpo耐圧]:13本)
- N-chオープン・ドレイン、TTL入力バッファ、内蔵プルアップの切り替え可能
- 異電位(1.8/2.5/3 V)動作デバイスと接続可能
- クロック出力/ブザー出力制御回路内蔵

その他

- 10進補正 (BCD) 回路内蔵
- バッテリ・バックアップ機能内蔵
- 注1. ()内は8 com使用時の信号出力本数です。
 - 2. HS(高速メイン)モードのみ選択可能
- 備考 製品によって、搭載している機能が異なります。1.6 機能概要を参照してください。
- 注 一般的にはSPIと呼ばれる機能ですが、本製品ではCSIとも呼称しているため、本マニュアルでは併記します。

OROM, RAM容量

フラッシュROM	データ・フラッシュ	RAM	RL78/I1B	
			80ピン	100ピン
128 KB	_	8 KB ^注	R5F10MMG	R5F10MPG
64 KB	_	6 KB	R5F10MME	R5F10MPE

注 セルフ・プログラミング機能使用時は、約7 KB (詳細は、第3章参照)

1.2 型名一覧

★ 図1-1 RL78/I1Bの型名とメモリ・サイズ、パッケージ




表1-1 発注型名一覧

	ピン数	パッケージ	データ・	用途 • 区分 ^注	発注型名
			フラッシュ		
	80ピン	80ピン・プラスチックLFQFP	_	D	R5F10MMEDFB#10, R5F10MMGDFB#10
		(12x12 mm, 0.5 mmピッチ)			R5F10MMEDFB#30, R5F10MMGDFB#30
					R5F10MMEDFB#50, R5F10MMGDFB#50
*					R5F10MMEDFB#70, R5F10MMGDFB#70
	100ピン	100ピン・プラスチックLFQFP	-	D	R5F10MPEDFB#10, R5F10MPGDFB#10
		(14x14 mm, 0.5 mmピッチ)			R5F10MPEDFB#30, R5F10MPGDFB#30
					R5F10MPEDFB#50, R5F10MPGDFB#50
*					R5F10MPEDFB#70, R5F10MPGDFB#70


注 用途・区分は、図1-1 RL78/I1Bの型名とメモリ・サイズ、パッケージを参照してください。

注意 発注型名は、本マニュアル発行時のものです。最新の発注型名は、当社ホームページの対象製品ページを必ず参照してください。

1.3 端子接続図(Top View)

1.3.1 80ピン製品

・80ピン・プラスチックLFQFP (12×12mm, 0.5mmピッチ)




注意 REGC端子はコンデンサ(0.47~1 µ F)を介し、Vssに接続してください。

備考1. 端子名称は、1.4 端子名称を参照してください。

2. 上図の() 内の機能は、周辺I/Oリダイレクション・レジスタ (PIOR) の設定により、割り当て可能です。図4-8 周辺I/Oリダイレクション・レジスタ (PIOR) のフォーマットを参照してください。

1.3.2 100ピン製品

• 100ピン・プラスチックLFQFP (14x14mm, 0.5mmピッチ)




- 注意 1. EVss1端子は、Vss/EVsso端子と同電位にしてください。
 - 2. EVDD1端子は、VDD/EVDD0端子と同電位にしてください。
 - 3. REGC端子はコンデンサ(0.47~1 μ F) を介し, Vssに接続してください。
- 備考1. 端子名称は、1.4 端子名称を参照してください。
 - 2. マイコン内部から発生するノイズを低減する必要がある応用分野で使用する場合、VDDとEVDD1に個別の電源を供給し、VssとEVss1を別々のグランド・ラインに接続するなどのノイズ対策を行うことを推奨します。
 - 3. 上図の() 内の機能は、周辺I/Oリダイレクション・レジスタ (PIOR) の設定により、割り当て可能です。図4-8 周辺I/Oリダイレクション・レジスタ (PIOR) のフォーマットを参照してください。

1.4 端子名称

ANI0-ANI5	: Analog Input	P70-P77	: Port 7
ANIN0-ANIN3,	: Analog Input for $\Delta\Sigma$ ADC	P80-P85	: Port 8
ANIP0-ANIP3		P121-P127	: Port 12
AREGC	: Regulator Capacitance for $\Delta\Sigma$ ADC	P130, P137	: Port 13
AVCM	: Control for $\Delta\Sigma$ ADC	PCLBUZ0,	: Programmable Clock Output/Buzzer
AVDD	: Power Supply for $\Delta\Sigma$ ADC	PCLBUZ1	Output
AVREFM	: A/D Converter Reference Potential	REGC	: Regulator Capacitance
	(– side) Input	RESET	: Reset
AVREFP	: A/D Converter Reference Potential	RTC1HZ	: Real-time Clock Correction Clock
	(+ side) Input		(1 Hz) Output
AVRT	: Reference Potential for $\Delta\Sigma$ ADC	RxD0-RxD2	: Receive Data for UART
AVss	: Ground for $\Delta\Sigma$ ADC	SCK00	: Serial Clock Input/Output for CSI
CAPH, CAPL	: Capacitor Connection	SCLA0, SCL00,	: Serial Clock Input/Output for IIC
	for LCD Controller/Driver	SCL10	
COM0-COM7	: Common Signal Output for LCD	SDAA0, SDA00,	: Serial Data Input/Output for IIC
	Controller/Driver	SDA10	
EVDD0, EVDD1	: Power Supply for Port	SEG0-SEG41	: Segment Signal Output for LCD
EVsso, EVss1	: Ground for Port		Controller/Driver
EXCLK	: External Clock Input	SI00	: Serial Data Input for CSI
	(Main System Clock)	SO00	: Serial Data Output for CSI
EXCLKS	: External Clock Input	T100-T107	: Timer Input
	(Subsystem clock)	TO00-TO07	: Timer Output
INTP0-INTP7	: Interrupt Request From Peripheral	TOOL0	: Data Input/Output for Tool
IrRxD	: Receive Data for IrDA	TOOLRxD,	: Data Input/Output for External Device
IrTxD	: Transmit Data for IrDA	TOOLTxD	
IVCMP0, IVCMP1	: Comparator Input	TxD0-TxD2	: Transmit Data for UART
IVREF0, IVREF1	: Comparator Reference Input	VBAT	: Battery Backup Power Supply
P00-P07	: Port 0	VCOUT0,	: Comparator Output
P10-P17	: Port 1	VCOUT1	
P20-P25	: Port 2	V_{DD}	: Power Supply
P30-P37	: Port 3	VL1-VL4	: Voltage for Driving LCD
P40-P44	: Port 4	Vss	: Ground
P50-P57	: Port 5	X1, X2	: Crystal Oscillator (Main System Clock)
P60-P62	: Port 6	XT1, XT2	: Crystal Oscillator (Subsystem Clock)


1.5 ブロック図

1.5.1 80ピン製品



備考 上図の() 内の機能は、周辺I/Oリダイレクション・レジスタ(PIOR)の設定により、割り当て可能です。図4-8 周辺I/Oリダイレクション・レジスタ(PIOR)のフォーマットを参照してください。

1.5.2 100ピン製品



備考 上図の() 内の機能は、周辺I/Oリダイレクション・レジスタ(PIOR)の設定により、割り当て可能です。図4-8 周辺I/Oリダイレクション・レジスタ(PIOR)のフォーマットを参照してください。

第1章 概 説

1.6 機能概要

RL78/I1B

(1/2)

					(1/2)		
項目		80 t	ピン	100ピン			
		R5F10MMEDFB	R5F10MMGDFB	R5F10MPEDFB	R5F10MPGDFB		
コード・フラッシュ・メモリ		64 KB 128 KB 64 KB		128 KB			
データ・フラ	ラッシュ・メモリ	-					
RAM		6 KB	8 KB ^注	6 KB	8 KB ^注		
アドレス空間	7	1 Mバイト					
メイン・シス	高速システム・ク	X1(水晶/セラミック)発振、外部メイン・システム・クロック入力(EXCLK)					
テム・クロッ	ロック	HS(高速メイン)モー	- ド: 1~20 MHz(VDD =	2.7∼5.5 V),			
ク		HS(高速メイン)モー	- ド:1~16 MHz(VDD =	2.4~5.5 V) ,			
		LS(低速メイン)モー	F : 1~8 MHz (VDD = 1	.9~5.5 V)			
	高速オンチップ・	HS(高速メイン)モード	: 24/12/6/3 MHz (V _{DD} =	2.7~5.5 V) ,			
	オシレータ・ク	HS(高速メイン)モード	: 12/6/3 MHz (V _{DD} = 2.4	~5.5 V),			
	ロック	LS(低速メイン)モード	: 6/3 MHz (V _{DD} = 1.9~5	5.5 V)			
サブシステム	ゝ・クロック	XT1(水晶)発振,外部 ⁻	サブシステム・クロック͵λ	、カ(EXCLKS)			
		32.768 kHz (TYP.) :	V _{DD} = 1.9∼5.5 V				
高速オンチッ	プ・オシレータ・ク	サブシステム・クロック	による高速オンチップ・ス	├シレータ・クロックの周	波数補正		
ロック周波数	枚補正機能						
低速オンチッ	_ノ プ・オシレータ・	15 kHz (TYP.) : V _{DD} =	1.9∼5.5 V				
クロック							
汎用レジスタ	t	8ビット×8レジスタ×4/	バンク				
最小命令実行	5時間	0.04167 μs(高速オンチップ・オシレータ・クロック:f _H = 24 MHz動作時)					
		0.05 μs(高速システム・クロック:f _{MX} = 20 MHz動作時)					
		30.5 μs(サブシステム・クロック:fsub = 32.768 kHz動作時)					
命令セット		・データ転送(8/16ビット)					
		・加減/論理演算(8/16ビット)					
		・乗算(16×16ビット),除算(32÷32ビット)					
		・積和演算(16×16+32ビット)					
	1	・ローテート、バレル・	シフト,ビット操作(セッ	ット, リセット, テスト, -	ブール演算)など		
l/Oポート	合計	5	3	6	59		
	CMOS入出力	4	4	60			
	CMOS入力	Ę	5	,	5		
	CMOS出力	1	I		1		
	N-ch O.D.入出力	3	3	;	3		
	(6 V耐圧)						
タイマ	16ビット・タイマ		8チャ	· ネル			
	TAU						
	ウォッチドッグ・	1チャネル					
	タイマ						
	12ビット・イン	1チャネル					
	ターバル・タイマ						
	8ビット・インター						
	バル・タイマ						
	リアルタイム・ク	1チャネル					
	ロック2						
	発振停止検出回路		1チャ	・ ネル			

注 8 Kバイトの場合、セルフ・プログラミング機能使用時は約7 KB

(2/2)

					(2/2)		
項目		80ピン		100ピン			
		R5F10MMEDFB	R5F10MMGDFB	R5F10MPEDFB	R5F10MPGDFB		
タイマ	タイマ出力	タイマ: 出力8本					
		PWM出力:7本 ^{注1}					
	RTC出力	1本					
		・1 Hz(サブシステム・クロック:fsua = 32.768 kHz)					
クロック出	カ/ブザー出力	2本					
		· 2.44 kHz, 4.88 kHz, 9.76 kHz, 1.25 MHz, 2.5 MHz, 5 MHz, 10 MHz					
		(メイン・システム・クロック:f _{MAIN} = 20 MHz動作時)					
		• 256 Hz, 512 Hz, 1.024 kHz, 2.048 kHz, 4.096 kHz, 8.192 kHz, 16.384 kHz, 32.768 kHz					
		(サブシステム・クロック:fsub = 32.768 kHz動作時)					
10ビット分	↑解能A/Dコンバータ	45+	ネル	6チュ	ャネル		
24ビットΔ	ΣΑ/Dコンバータ	3チャネル		4チャネル			
	SNDR	TYP. 80 dB (ゲイン×1)					
		MIN. 69 dB (ゲイン×16)					
		MIN. 65 dB (ゲイン×32)					
	サンプリング周波数	3.906 kHz/1.953 kHz					
	PGA	電流ch: ×1, ×2, ×4, ×8, ×16, ×32					
		電圧ch: ×1, ×2, ×4, ×8, ×16					
コンパレー	·タ	2チャネル					
シリアル・	インタフェース	・簡易SPI (CSI)/UART/簡易I ² C:1チャネル					
		・UART/簡易I ² C:1チ	ヤネル				
		・UART / IrDA:1チャネル					
	I ² Cバス		1チャ	ネル			
データ・ト	ランスファ・コントローラ	30要因					
LCDコント	ローラ/ドライバ	内部昇圧/容量分割/外部抵抗分割の切り替えが可能					
セグメ	ント信号出力	34 (30)本 ^{注2}	42 (38	B) 本 ^{注2}		
コモン	信号出力		4 (8)	本 ^{注2}			
ベクタ割	り内部	34					
込み要因	外部		1	0			
リセット		・RESET端子によるリセット					
		・ウォッチドッグ・タイマによる内部リセット					
		・パワーオン・リセットによる内部リセット					
		・電圧検出回路による内部リセット					
		・不正命令の実行による内部リセット ^{注3}					
		・RAMパリティ・エラーによる内部リセット					
		・不正メモリ・アクセスによる内部リセット					
パワーオン	・リセット回路	・パワーオン・リセット : 1.51 V(TYP.)					
		・パワーダウン・リセット: 1.50 V (TYP.)					
電圧検出回	路	・立ち上がり:1.98 V~4.06 V(11段階)					
		・立ち下がり: 1.94 V~3.98 V(11段階)					
バッテリ・バックアップ機能		あり					
オンチップ・デバッグ機能		あり					
電源電圧		V _{DD} = 1.9∼5.5 V					
動作周囲温度		$T_A = -40 \sim +85 ^{\circ}\text{C}$					

- 注1. マスタの数と使用チャネルの設定によって、出力数は変わります(7.9.3 多重PWM出力機能としての動作参照)。
 - 2. () 内は8 com使用時の信号出力本数です。
 - 3. FFHの命令コードを実行したときに発生します。 不正命令の実行によるリセットは、インサーキット・エミュレータやオンチップ・デバッグ・エミュレー タによるエミュレーションでは発生しません。

RL78/I1B 第2章 端子機能

第2章 端子機能

2.1 ポート機能

端子の入出カバッファ電源は、製品によって異なります。それぞれの電源と端子の関係を次に示します。

表2-1 各端子の入出力バッファ電源

(1) 80ピン製品

電源	対応する端子		
V _{DD} P20-P23, P121-P124, P137以外のポート端子 ^{注1}			
VppまたはVBAT ^{注2,3}	poまたはVBAT ^{注2, 3} ・P20-P23, P121-P124, P137		
	• RESET, REGC		
AVDD	ANIP0-ANIP2, ANIN0-ANIN2		

(2) 100ピン製品

電源	対応する端子		
EV _{DD1}	P20-P25, P121-P124, P137以外のポート端子 ^{注1}		
VpdまたはVBAT ^{注2, 3}	• P20-P25, P121-P124, P137		
	• RESET, REGC		
AV _{DD}	ANIP0-ANIP3, ANIN0-ANIN3		

- 注 1. バッテリ・バックアップ機能を使用する場合、VBAT端子からの給電に切替わった際も、本端子の内部I/Oバッファの電源はVpp端子から給電されています。Vpp端子の電源がなくなる場合は、入力電圧が絶対最大定格を越えないよう注意してください。
 - 2. バッテリ・バックアップ機能によりI/Oバッファの電源供給端子が切り替わります。
 - 3. 「VDDまたはVBAT」と定義されている端子の入出力信号の電圧は、I/Oバッファの供給電圧に合わせる必要があります。
- 注意 EVDD1端子は、VDD/EVDD0端子と同電位にしてください。

RL78/I1B 第2章 端子機能

各ポートで設定した入出力やバッファ、プルアップ抵抗は、兼用機能に対しても有効です。

2.1.1 80ピン製品

(1/3)

機能名称	端子タイプ	入出力	リセット解除時	兼用機能	機能
P00	8-1-3	入出力	入力ポート	RxD2/IrRxD/VCOUT0	ポート0。
P01	7-1-4			TxD2/IrTxD/VCOUT1	8ビット入出力ポート。
P02	7-5-10		デジタル	SCL10/TI07/TO07/	1ビット単位で入力/出力の指定可能。
			入力無効 ^{注1}	INTP5/SEG32	入力ポートでは、ソフトウエアの設定によ
P03	8-5-10			RxD1/TI06/TO06/SDA10/	り、内蔵プルアップ抵抗を使用可能。
				(VCOUT0)/SEG33	P00, P03, P05, P06の入力はTTL入力バッ
P04	7-5-10			TxD1/TI05/TO05/INTP4/	ファに設定可能。
				(VCOUT1)/SEG34	P01-P07の出力はN-chオープン・ドレイン
P05	8-5-10			SCK00/SCL00/	出力(Vpp耐圧)に設定可能。
				TI04/TO04/INTP3/SEG35	P02-P07の出力はLCD出力に設定可能 ^{注2}
P06				SI00/RxD0/TI03/TO03/	
				SDA00/TOOLRxD/SEG36	
P07	7-5-10			SO00/TxD0/TI02/TO02/	
				INTP2/TOOLTxD/SEG37	
P10	7-5-4	入出力	デジタル	SEG4	ポート1。
P11			入力無効 ^{注1}	SEG5	8ビット入出力ポート。
P12				SEG6	1ビット単位で入力/出力の指定可能。
P13				SEG7	入力ポートでは、ソフトウエアの設定によ
P14				SEG8	り、内蔵プルアップ抵抗を使用可能。
P15	8-5-10			SEG9/(SCK00)/(SCL00)	P15, P16の入力はTTL入力バッファに設定
P16				SEG10/(SI00)/	可能。
				(RxD0)/(SDA00)	P15-P17の出力はN-chオープン・ドレイン
P17	7-5-10	1		SEG11/(SO00)/(TxD0)	出力(VDD耐圧)に設定可能。
					LCD出力に設定可能 ^{注2} 。
P20	4-3-3	入出力	アナログ	AVREFP/ANIO	ポート2。
P21			入力	AVREFM/ANI1	4ビット入出力ポート。
P22	4-9-2			ANI2/IVCMP0/IVREF1	1ビット単位で入力/出力の指定可能。
P23				ANI3/IVCMP1/IVREF0	アナログ入力に設定可能 ^{注3} 。

- 注 1. デジタル入力無効状態とは、デジタル出力、デジタル入力、LCD出力のいずれもが無効な状態を示します
 - 2. 各端子をデジタル/LCDのいずれにするかは、ポート・モード・レジスタx(PMx)および、LCDポート・ファンクション・レジスタ(PFSEGx)で設定します。(1ビット単位で設定可能)
 - 3. 各端子をデジタル/アナログのいずれにするかは、A/Dポート・コンフィギュレーション・レジスタ(ADPC)で設定します。
- 備考 上図の() 内の機能は、周辺I/Oリダイレクション・レジスタ (PIOR) の設定により、割り当て可能です。 詳細は、図4-8 周辺I/Oリダイレクション・レジスタ (PIOR) のフォーマットを参照してください。

(2/3)

機能名称	端子タイプ	入出力	リセット解除時	兼用機能	機能
P30	7-5-4	入出力	デジタル	SEG24/(TI07)/(TO07)	ポート3。
P31			入力無効 ^{注1}	SEG25/(TI06)/(TO06)	4ビット入出力ポート。
P32				SEG26/(PCLBUZ1)	1ビット単位で入力/出力の指定可能。
P33				SEG27/(PCLBUZ0)	一入カポートでは、ソフトウエアの設定により、内蔵プルアップ抵抗を使用可能。 LCD出力に設定可能 ^{注2} 。
P40	7-1-3	入出力	入力ポート	TOOL0	ポート4。
P41				TI01/TO01/PCLBUZ1	5ビット入出力ポート。
P42				INTP7	1ビット単位で入力/出力の指定可能。
P43				TI00/TO00/PCLBUZ0	入力ポートでは、ソフトウエアの設定によ
P44				INTP6	り,内蔵プルアップ抵抗を使用可能。
P60	12-1-3	入出力	入力ポート	SCLA0/(TI00)/(TO00)	ポート6。
P61				SDAA0/(TI01)/(TO01)	3ビット入出力ポート。
P62				(TI02)/(TO02)/(RTC1HZ)	1ビット単位で入力/出力の指定可能。
					N-chオープン・ドレイン出力(6 V耐圧)
P70	7-5-4	入出力	デジタル	SEG16/(INTP0)	ポート7。
P71			入力無効 ^{注1}	SEG17/(INTP1)	8ビット入出力ポート。
P72				SEG18/(INTP2)	1ビット単位で入力/出力の指定可能。
P73				SEG19/(INTP3)	入力ポートでは、ソフトウエアの設定によ
P74				SEG20/(INTP4)	り、内蔵プルアップ抵抗を使用可能。
P75				SEG21/(INTP5)	LCD出力に設定可能 ^{注2} 。
P76				SEG22/(INTP6)	
P77				SEG23/(INTP7)	
P80	7-5-10	入出力	デジタル	SEG12/(SCL10)	ポート8。
P81	8-5-10		入力無効 ^{注1}	SEG13/(RxD1)/(SDA10)	4ビット入出力ポート。
P82	7-5-10			SEG14/(TxD1)	1ビット単位で入力/出力の指定可能。
P83	7-5-4			SEG15	入力ポートでは、ソフトウエアの設定によ
					り,内蔵プルアップ抵抗を使用可能。
					P81の入力はTTL入力バッファに設定可能。
					P80-P82の出力はN-chオープン・ドレイン
					出力(V _{DD} 耐圧)に設定可能。 LCD出力に設定可能 ^{注2} 。

- 注 1. デジタル入力無効状態とは、デジタル出力、デジタル入力、LCD出力のいずれもが無効な状態を示します。
 - 2. 各端子をデジタル/LCDのいずれにするかは、ポート・モード・レジスタx (PMx) および、LCDポート・ファンクション・レジスタ (PFSEGx) で設定します。(1ビット単位で設定可能)
- 備考 上図の() 内の機能は、周辺I/Oリダイレクション・レジスタ (PIOR) の設定により、割り当て可能です。 詳細は、図4-8 周辺I/Oリダイレクション・レジスタ (PIOR) のフォーマットを参照してください。

(3/3)

機能名称	端子タイプ	入出力	リセット解除時	兼用機能	機能
P121	2-2-1	入力	入力ポート	X1	ポート12。
P122				X2/EXCLK	- 3ビット入出力ポートと4ビット入力専用ポ
P123				XT1	
P124				XT2/EXCLKS	P125-P127は、1ビット単位で入力/出力の
P125	7-5-6	入出力	デジタル	VL3/INTP1/(TI05)/(TO05)	指定が可能。
P126	7-5-5		入力無効 ^{注1}	CAPL/(TI04)/(TO04)	P125-P127は,入力ポートではソフトウエ
P127				CAPH/(TI03)/(TO03)	アの設定により、内蔵プルアップ抵抗を使
					用可能。
					P125-P127はLCD出力に設定可能 ^{注2} 。
P130	1-1-4	出力	出力ポート	RTC1HZ	ポート13。
P137	2-1-2	入力	入力ポート	INTP0	1ビット出力ポートと1ビット入力専用ポー
					⊦°
RESET	2-1-1	入力	_	_	外部リセット用の入力専用端子。
					外部リセットを使用しない場合は、直接ま
					たは抵抗を介してVDDに接続してください。

- 注1. デジタル入力無効状態とは、デジタル出力、デジタル入力、LCD出力のいずれもが無効な状態を示します。
 - 2. 各端子をデジタル/LCDのいずれにするかは、ポート・モード・レジスタx(PMx), およびLCDポート・ファンクション・レジスタ(PFSEGx)で設定します。(1ビット単位で設定可能)

備考 上図の() 内の機能は、周辺I/Oリダイレクション・レジスタ (PIOR) の設定により、割り当て可能です。 詳細は、図4-8 周辺I/Oリダイレクション・レジスタ (PIOR) のフォーマットを参照してください。

2. 1. 2 100ピン製品

(1/3)

機能名称	端子タイプ	入出力	リセット解除時	兼用機能	機能
P00	8-1-3	入出力	入力ポート	RxD2/IrRxD/VCOUT0	ポート0。
P01	7-1-4			TxD2/IrTxD/VCOUT1	8ビット入出力ポート。
P02				SCL10/TI07/TO07/INTP5	1ビット単位で入力/出力の指定可能。
P03	8-1-4			RxD1/TI06/TO06/	入力ポートでは、ソフトウエアの設定によ
				SDA10/(VCOUT0)	り、内蔵プルアップ抵抗を使用可能。
P04	7-1-4			TxD1/TI05/TO05/INTP4/	P00, P03, P05, P06の入力はTTL入力バッフ
				(VCOUT1)	ァに設定可能。
P05	8-1-4			SCK00/SCL00/TI04/	P01-P07の出力はN-chオープン・ドレイン出
				TO04/INTP3	力(Vpp耐圧)に設定可能。
P06				SI00/RxD0/TI03/TO03/	
				SDA00/TOOLRxD	
P07	7-1-4			SO00/TxD0/TI02/TO02/	
				INTP2/TOOLTxD	
P10	7-5-4	入出力	デジタル	SEG4	ポート1。
P11			入力無効 ^{注1}	SEG5	8ビット入出力ポート。
P12				SEG6	1ビット単位で入力/出力の指定可能。
P13				SEG7	入力ポートでは、ソフトウエアの設定によ
P14				SEG8	り、内蔵プルアップ抵抗を使用可能。
P15	8-5-10			SEG9/(SCK00)/(SCL00)	P15, P16の入力はTTL入力バッファに設定
P16				SEG10/(SI00)/(RxD0)/	可能。
				(SDA00)	P15-P17の出力はN-chオープン・ドレイン出
P17	7-5-10			SEG11/(SO00)/(TxD0)	カ(Voo耐圧)に設定可能。 LCD出力に設定可能 ^{注2} 。
P20	4-3-3	入出力	アナログ	AVREFP/ANIO	ポート2。
P21			入力	AVREFM/ANI1	6ビット入出力ポート。
P22	4-9-2			ANI2/IVCMP0/IVREF1	1ビット単位で入力/出力の指定可能。
P23				ANI3/IVCMP1/IVREF0	アナログ入力に設定可能 ^{注3} 。
P24	4-3-3			ANI4	
P25				ANI5	

- 注 1. デジタル入力無効状態とは、デジタル出力、デジタル入力、LCD出力のいずれもが無効な状態を示します。
 - 2. 各端子をデジタル/LCDのいずれにするかは、ポート・モード・レジスタx (PMx) および、LCDポート・ファンクション・レジスタ (PFSEGx) で設定します。 (1ビット単位で設定可能)
 - 3. 各端子をデジタル/アナログのいずれにするかは、A/Dポート・コンフィギュレーション・レジスタ(ADPC)で設定します。

備考 上図の() 内の機能は、周辺I/Oリダイレクション・レジスタ (PIOR) の設定により、割り当て可能です。 詳細は、図4-8 周辺I/Oリダイレクション・レジスタ (PIOR) のフォーマットを参照してください。

(2/3)

機能名称	端子タイプ	入出力	リセット解除時	兼用機能	機能
P30	7-5-4	入出力	デジタル	SEG24/(TI07)/(TO07)	ポート3。
P31			入力無効 ^{注1}	SEG25/(TI06)/(TO06)	8ビット入出力ポート。
P32				SEG26/(PCLBUZ1)	1ビット単位で入力/出力の指定可能。
P33				SEG27/(PCLBUZ0)	入力ポートでは、ソフトウェアの設定によ
P34				SEG28	り、内蔵プルアップ抵抗を使用可能。 - LCD出力に設定可能 ^{注2} 。
P35				SEG29	- 1000000000000000000000000000000000000
P36				SEG30	
P37				SEG31	
P40	7-1-3	入出力	入力ポート	TOOL0	ポート4。
P41				TI01/TO01/PCLBUZ1	5ビット入出力ポート。
P42				INTP7	1ビット単位で入力/出力の指定可能。
P43				TI00/TO00/PCLBUZ0	入力ポートでは、ソフトウエアの設定によ
P44				INTP6	り、内蔵プルアップ抵抗を使用可能。
P50	7-5-4	入出力	デジタル	SEG32	ポート5。
P51			入力無効 ^{注1}	SEG33	8ビット入出力ポート。
P52				SEG34	1ビット単位で入力/出力の指定可能。
P53				SEG35	入力ポートでは、ソフトウエアの設定によ
P54				SEG36	り、内蔵プルアップ抵抗を使用可能。
P55				SEG37	LCD出力に設定可能 ^{注2} 。
P56				SEG38	
P57				SEG39	
P60	12-1-3	入出力	入力ポート	SCLA0/(TI00)/(TO00)	ポート6。
P61				SDAA0/(TI01)/(TO01)	3ビット入出力ポート。
P62				(TI02)/(TO02)/(RTC1HZ)	1ビット単位で入力/出力の指定可能。
					N-chオープン・ドレイン出力(6 V耐圧)

- 注 1. デジタル入力無効状態とは、デジタル出力、デジタル入力、LCD出力のいずれもが無効な状態を示します。
 - 2. 各端子をデジタル/LCDのいずれにするかは、ポート・モード・レジスタx (PMx) および、LCDポート・ファンクション・レジスタ (PFSEGx) で設定します。(1ビット単位で設定可能)
- 備考 上図の() 内の機能は、周辺I/Oリダイレクション・レジスタ (PIOR) の設定により、割り当て可能です。 詳細は、図4-8 周辺I/Oリダイレクション・レジスタ (PIOR) のフォーマットを参照してください。

(3/3)

機能名称	端子タイプ	入出力	リセット解除時	兼用機能	機能
P70	7-5-4	入出力	デジタル	SEG16/(INTP0)	ポート7。
P71			入力無効 ^{注1}	SEG17/(INTP1)	8ビット入出力ポート。
P72				SEG18/(INTP2)	1ビット単位で入力/出力の指定可能。
P73				SEG19/(INTP3)	入力ポートでは、ソフトウエアの設定によ
P74				SEG20/(INTP4)	り、内蔵プルアップ抵抗を使用可能。
P75				SEG21/(INTP5)	LCD出力に設定可能 ^{注2} 。
P76				SEG22/(INTP6)	
P77]			SEG23/(INTP7)	
P80	7-5-10	入出力	デジタル	SEG12/(SCL10)	ポート8。
P81	8-5-10		入力無効 ^{注1}	SEG13/(RxD1)/(SDA10)	6ビット入出力ポート。
P82	7-5-10			SEG14/(TxD1)	1ビット単位で入力/出力の指定可能。
P83	7-5-4			SEG15	入力ポートでは、ソフトウエアの設定によ
P84]			SEG40	り、内蔵プルアップ抵抗を使用可能。
P85				SEG41	- P81の入力はTTL入力バッファに設定可能。 P80-P82の出力はN-chオープン・ドレイン出
					力(Vpp耐圧)に設定可能。
					LCD出力に設定可能 ^{注2} 。
P121	2-2-1	入力	入力ポート	X1	ポート12。
P122				X2/EXCLK	3ビット入出力ポートと4ビット入力専用ポ
P123				XT1	_ h.
P124				XT2/EXCLKS	P125-P127は、1ビット単位で入力/出力の
P125	7-5-6	入出力	デジタル	V _{L3} /INTP1/(TI05)/(TO05)	指定が可能。
P126	7-5-5		入力無効 ^{注1}	CAPL/(TI04)/(TO04)	P125-P127は、入力ポートではソフトウエア
P127				CAPH/(TI03)/(TO03)	の設定により,内蔵プルアップ抵抗を使用可
					能。
					P125-P127はLCD出力に設定可能 ^{注2} 。
P130	1-1-4	出力	出力ポート	RTC1HZ	ポート13。
P137	2-1-2	入力	入力ポート	INTP0	1ビット出力ポートと1ビット入力専用ポー
					١,
RESET	2-1-1	入力	_	_	外部リセット用の入力専用端子。
					外部リセットを使用しない場合は、直接また
					は抵抗を介してVooに接続してください。

- 注 1. デジタル入力無効状態とは、デジタル出力、デジタル入力、LCD出力のいずれもが無効な状態を示します。
 - 2. 各端子をデジタル/LCDのいずれにするかは、ポート・モード・レジスタx (PMx) および、LCDポート・ファンクション・レジスタ (PFSEGx) で設定します。 (1ビット単位で設定可能)
- 備考 上図の() 内の機能は、周辺I/Oリダイレクション・レジスタ (PIOR) の設定により、割り当て可能です。 詳細は、図4-8 周辺I/Oリダイレクション・レジスタ (PIOR) のフォーマットを参照してください。

2.2 ポート以外の機能

2.2.1 製品別の搭載機能

(1/2)

機能名称	100ピン	80ピン	機能名称	100ピン	80ピン	機能名称	100ピン	80ピン
ANI0	0	0	TxD2	0	0	XT2	0	0
ANI1	0	0	SCK00	0	0	EXCLKS	0	0
ANI2	0	0	SI00	0	0	V _{DD}	0	0
ANI3	0	0	SO00	0	0	EV _{DD0}	0	_
ANI4	0	_	SCL00	0	0	EV _{DD1}	0	_
ANI5	0	ı	SCL10	0	0	VBAT	0	0
ANIN0	0	0	SDA00	0	0	AVREFP	0	0
ANIN1	0	0	SDA10	0	0	AVREFM	0	0
ANIN2	0	0	SDAA0	0	0	Vss	0	0
ANIN3	0	I	SCLA0	0	0	EVsso	0	_
ANIP0	0	0	IrRxD	0	0	EVss1	0	_
ANIP1	0	0	IrTxD	0	0	AVRT	0	0
ANIP2	0	0	T100	0	0	AVCM	0	0
ANIP3	0	-	TI01	0	0	AREGC	0	0
INTP0	0	0	TI02	0	0	AV _{DD}	0	0
INTP1	0	0	TI03	0	0	AVss	0	0
INTP2	0	0	TI04	0	0	TOOLRxD	0	0
INTP3	0	0	TI05	0	0	TOOLTxD	0	0
INTP4	0	0	TI06	0	0	TOOL0	0	0
INTP5	0	0	TI07	0	0	COM0	0	0
INTP6	0	0	TO00	0	0	COM1	0	0
INTP7	0	0	TO01	0	0	COM2	0	0
IVCMP0	0	0	TO02	0	0	СОМЗ	0	0
IVCMP1	0	0	TO03	0	0	COM4	0	0
IVREF0	0	0	TO04	0	0	COM5	0	0
IVREF1	0	0	TO05	0	0	COM6	0	0
VCOUT0	0	0	TO06	0	0	COM7	0	0
VCOUT1	0	0	TO07	0	0	SEG0	0	0
PCLBUZ0	0	0	V _{L1}	0	0	SEG1	0	0
PCLBUZ1	0	0	V _{L2}	0	0	SEG2	0	0
RTC1HZ	0	0	V _{L3}	0	0	SEG3	0	0
REGC	0	0	V _{L4}	0	0	SEG4	0	0
RESET	0	0	CAPH	0	0	SEG5	0	0
RxD0	0	0	CAPL	0	0	SEG6	0	0
RxD1	0	0	X1	0	0	SEG7	0	0
RxD2	0	0	X2	0	0	SEG8	0	0
TxD0	0	0	EXCLK	0	0	SEG9	0	0
TxD1	0	0	XT1	0	0	SEG10	0	0

(2/2)

機能名称	100ピン	80ピン	機能名称	100ピン	80ピン	機能名称	100ピン	80ピン
SEG11	0	0	SEG22	0	0	SEG33	0	0
SEG12	0	0	SEG23	0	0	SEG34	0	0
SEG13	0	0	SEG24	0	0	SEG35	0	0
SEG14	0	0	SEG25	0	0	SEG36	0	0
SEG15	0	0	SEG26	0	0	SEG37	0	0
SEG16	0	0	SEG27	0	0	SEG38	0	-
SEG17	0	0	SEG28	0	ı	SEG39	0	-
SEG18	0	0	SEG29	0	_	SEG40	0	-
SEG19	0	0	SEG30	0	1	SEG41	0	1
SEG20	0	0	SEG31	0	_			
SEG21	0	0	SEG32	0	0			

2. 2. 2 機能説明

(1/2)

機能名称	入出力	機能
ANI0-ANI5	入力	A/Dコンバータのアナログ入力(図14-44 アナログ入力端子の処理参照)
ANINO-ANIN3	入力	24ビットΔ Σ A/Dコンバータのアナログ入力。負側入力。
ANIP0-ANIP3	入力	24ビットΔ Σ A/Dコンバータのアナログ入力。正側入力。
INTP0-INTP7	入力	外部割り込み要求入力
		有効エッジ指定: 立ち上がり、立ち下がり、立ち上がりおよび立ち下がりの両
		エッジ
		INTPOは、内部Vppで動作する端子です。バッテリ・バックアップ機能を使用す
		る場合は、選択されている電源(Vpp or VBAT)に合わせた入力閾値になりま
		す。入力可能な最大電圧は5.5 Vです。未使用の場合は、VDDとVBATの高い方
		の電圧でプルアップしてください。
IVCMP0, IVCMP1	入力	コンパレータのアナログ電圧入力
IVREF0, IVREF1	入力	コンパレータのリファレンス電圧入力
VCOUT0, VCOUT1	出力	コンパレータ出力
PCLBUZ0, PCLBUZ1	出力	クロック出力/ブザー出力
REGC	_	内部動作用レギュレータ出力安定容量接続。
		コンデンサ (0.47~1 μF) を介し、Vssに接続してください。
		また、内部電圧の安定のために使用するため、特性のよいコンデンサを使用し
		てください。
RTC1HZ	出力	リアルタイム・クロック補正クロック(1 Hz)出力
RESET	入力	ロウ・レベル・アクティブのシステム・リセット入力。
		外部リセット端子を使用しない場合は、直接または抵抗を介してVooに接続し
		てください。
		RESETは、内部VDDで動作する端子です。バッテリ・バックアップ機能を使用
		する場合は、選択されている電源端子(Vpp端子 or VBAT端子)の電圧に合わ
		せた入力閾値となります。入力可能な最大電圧は5.5 Vです。未使用の場合は、
DuDo DuDo	7.4	VooとVBATの高い方の電圧でブルアップしてください。
RxD0-RxD2	入力	シリアル・インタフェースUARTO-UART2のシリアル・データ入力
TxD0-TxD2	出力	シリアル・インタフェースUARTO-UART2のシリアル・データ出力
SCK00	入出力	シリアル・インタフェースCSI00のシリアル・クロック入力/出力
SI00	入力	シリアル・インタフェースCS100のシリアル・データ入力
S000	出力	シリアル・インタフェースCSI00のシリアル・データ出力
IrRxD	入力	IrDA用受信データ
IrTxD	出力	IrDA用送信データ
SCL00, SCL10	出力	シリアル・インタフェースIIC00, IIC10のシリアル・クロック出力
SDA00, SDA10	入出力	シリアル・インタフェースIIC00, IIC10のシリアル・データ入出力
SCLA0	入出力	シリアル・インタフェースIICA0のクロック入出力
SDAA0	入出力	シリアル・インタフェースIICA0のシリアル・データ入出力
TI00-TI07	入力	16ビット・タイマ00-07への外部カウント・クロック/キャプチャ・トリガ入力
TO00-TO07	出力	16ビット・タイマ00-07のタイマ出力
VL1-VL4	_	LCD駆動用電圧
CAPH, CAPL	_	LCDコントローラ/ドライバ用コンデンサ接続

(2/2)

機能名称	入出力	機能
X1, X2	_	外部クロック入力で外部24bit Δ Σ型A/Dコンバータを使用する場合は,12 MHz
		の発振子を接続する必要があります。
EXCLK	入力	メイン・システム・クロック用外部クロック入力
XT1, XT2	_	サブシステム・クロック用発振子接続
EXCLKS	入力	サブシステム・クロック用外部クロック入力
V _{DD}	_	<80ピン>
		すべての端子の正電源
		<100ピン>
		P20-P25, P121-P124, P137およびポート以外の端子の正電源
EV _{DD1}	_	ポート端子(P20-P25, P121-P124, P137以外)の正電源
VBAT	_	バッテリバックアップ用電源
AVREFP	入力	A/Dコンバータの基準電圧(+側)入力
AVREFM	入力	A/Dコンバータの基準電圧(一側)入力
Vss	_	<80ピン>
		すべての端子のグランド電位
		<100ピン>
		P20-P25, P121-P124, P137およびポート以外の端子のグランド電位
EVss1	_	ポート端子(P20-P25, P121-P124, P137以外)のグランド電位
AVRT	_	24ビットΔ Σ A/Dコンバータの基準電圧
AVCM	_	24ビットΔ Σ A/Dコンバータの制御
AREGC	_	24ビットΔ Σ A/Dコンバータのレギュレータ容量
AVDD	_	24ビットΔ Σ A/Dコンバータの電源
AVss	_	24ビットΔ Σ A/Dコンバータのグランド電位
TOOLRxD	入力	フラッシュ・メモリ・プログラミング時外部デバイス接続用UARTシリアル・
		データ受信
TOOLTxD	出力	フラッシュ・メモリ・プログラミング時外部デバイス接続用UARTシリアル・
		データ送信
TOOL0	入出力	フラッシュ・メモリ・プログラマ/デバッガ用データ入出力
COM0-COM7	出力	LCDコントローラ/ドライバのコモン信号出力
SEG0-SEG41	出力	LCDコントローラ/ドライバのセグメント信号出力

注意 リセット解除時のP40/TOOL0と動作モードとの関係は、次のようになります。

表2-2 リセット解除時のP40/TOOL0と動作モードとの関係

P40/TOOL0	動作モード
V _{DD}	通常動作モード
0 V	フラッシュ・メモリ・プログラミング・モード

詳細は、33.4 シリアル・プログラミング方法を参照してください。

備考 ノイズ対策およびラッチアップ対策として、VDD - Vss, EVDD0 - EVss0, EVDD1 - EVss1ライン間へのバイパスコンデンサ(0.1 μF程度)を最短距離でかつ、比較的太い配線を使って接続してください。

2.3 未使用端子の処理

各端子の未使用端子の処理を表2-3に示します。

備考 製品により、搭載している端子が異なります。1.3 端子接続図(Top View)、2.1 ポート機能を参照してください。

表2-3 各端子の未使用端子処理(1/2)

端子名称	入出力	未使用時の推奨接続方法
P00-P07	入出力	入力時:個別に抵抗を介して、EVDDO, EVDD1またはEVSSO, EVSS1に接続してください。
		出力時:オープンにしてください。
P10-P17		
1 10-1 17		入力時:個別に抵抗を介して、EVDDO, EVDD1またはEVsso, EVss1に接続してくだ
		さい。
		出力時:オープンにしてください。 <セグメント設定時>
		オープンにしてください。
D00 D05		入力時:個別に抵抗を介して、VooまたはVssに接続してください。なお、バッテ
P20-P25		リ・バックアップ機能を使用する際は、個別に抵抗を介してVssに接続
		り・ハックナック版能を使用する際は、個別に抵抗を打してVSSIに接続してください。
		出力時:オープンにしてください。
P30-P37		
F30-F31		入力時: 個別に抵抗を介して, EVDDO, EVDD1またはEVSSO, EVSS1に接続してくだ
		さい。
		出力時:オープンにしてください。
		<セグメント設定時>
		オープンにしてください。
P40/TOOL0		入力時:個別に抵抗を介してEVppoに接続,またはオープンにしてください。
		出力時:オープンにしてください。
P41-P44		入力時:個別に抵抗を介して、EVDDO, EVDD1またはEVsso, EVss1に接続してくだ
		さい。
		出力時:オープンにしてください。
P50-P57		<ポート設定時>
		入力時:個別に抵抗を介して,EVDDO,EVDD1またはEVSSO,EVSS1に接続してくだ
		さい。
		出力時:オープンにしてください。
		<セグメント設定時>
		オープンにしてください。
P60-P62		入力時:個別に抵抗を介して,EVDDO,EVDD1またはEVSSO,EVSS1に接続してくだ
		さい。
		出力時:ポートの出力ラッチに0を設定してオープン,またはポートの出力ラッ
		チに1を設定し、個別に抵抗を介して、EVDDO, EVDD1またはEVsso, EVss1
		に接続してください。

備考 EVDD0, EVDD1, EVSS0, EVSS1端子がない製品は、EVDD0とEVDD1をVDDに、EVSS0とEVSS1をVSSに置き換えてください。

表2-3 各端子の未使用端子処理(2/2)

端子名称	入出力	未使用時の推奨接続方法
P70-P77	入出力	<ポート設定時>
		入力時:個別に抵抗を介して、EV _{DD0} , EV _{DD1} またはEV _{SS0} , EV _{SS1} に接続してくだ
P80-P85		さい。
		出力時:オープンにしてください。
		<セグメント設定時>
		オープンにしてください。
P121-P124	入力	個別に抵抗を介して、VpDまたはVssに接続してください。なお、バッテリ・バッ
		クアップ機能を使用する場合は、個別に抵抗を介してVssに接続してください。
P125-P127	入出力	入力時:個別に抵抗を介して,EVDDO,EVDD1またはEVSSO,EVSS1に接続してくだ
		さい。
		出力時:オープンにしてください。
P130	出力	オープンにしてください。
P137	入力	個別に抵抗を介して、VpDまたはVssに接続してください。なお、バッテリ・バッ
		クアップ機能を使用する場合は、個別に抵抗を介してVssに接続してください。
RESET		バッテリ・バックアップ機能を使用する場合は、選択された給電電源(Vdd端子
		またはVBAT端子)に、直接または抵抗を関して接続してください。
REGC	_	コンデンサを介して、Vssに接続してください (0.47~1 μF) 。
COM0-COM7	出力	オープンにしてください。
ANIP0-ANIP3	入力	オープンにしてください。
ANINO-ANIN3		
VL1, VL2, VL4	_	オープンにしてください。
VBAT	_	Vssに直接接続してください。なお、VBAT端子を使用しない場合は、必ずソフト
		ウェアでVBATENビットを0に設定してください。
AVRT, AVCM	_	コンデンサを介して、AVssに接続してください(0.47 μF)。
AVDD	_	AVDDとVDDを同電位に接続してください。
AVss	_	AVssとVssを同電位に接続してください。
AREGC	_	コンデンサを介して,AVssに接続してください(0.47 μF)。

備考 EVDD0, EVDD1, EVSS0, EVSS1端子がない製品は、EVDD0とEVDD1をVDDに、EVSS0とEVSS1をVSSに置き換えてください。

2.4 端子ブロック図

2.1.1 80ピン製品, 2.1.2 100ピン製品に記載した端子タイプについて, 端子ブロック図を図2-1~図2-16 示します。80ピン製品では、EV_{DD1}, EVss1をV_{DD}, Vssと読み替えてください。

図2-1 端子タイプ1-1-4の端子ブロック図




図2-2 端子タイプ2-1-1の端子ブロック図






図2-3 端子タイプ2-1-2の端子ブロック図



備考 兼用機能は、2.1 ポート機能を参照してください。

図2-4 端子タイプ2-2-1の端子ブロック図



備考 兼用機能は、2.1 ポート機能を参照してください。

図2-5 端子タイプ4-3-3の端子ブロック図




図2-6 端子タイプ4-9-2の端子ブロック図






図2-7 端子タイプ7-1-3の端子ブロック図




備考1. 兼用機能は、2.1 ポート機能を参照してください。

図2-8 端子タイプ7-1-4の端子ブロック図




備考1. 兼用機能は、2.1 ポート機能を参照してください。

図2-9 端子タイプ7-5-4の端子ブロック図




備考1. 兼用機能は、2.1 ポート機能を参照してください。

図2-10 端子タイプ7-5-5の端子ブロック図




備考1. 兼用機能は、2.1 ポート機能を参照してください。

図2-11 端子タイプ7-5-6の端子ブロック図




備考1. 兼用機能は、2.1 ポート機能を参照してください。

図2-12 端子タイプ7-5-10の端子ブロック図




備考1. 兼用機能は、2.1 ポート機能を参照してください。

図2-13 端子タイプ8-1-3の端子ブロック図




備考1. 兼用機能は、2.1 ポート機能を参照してください。

図2-14 端子タイプ8-1-4の端子ブロック図




備考1. 兼用機能は、2.1 ポート機能を参照してください。

図2-15 端子タイプ8-5-10の端子ブロック図



備考1. 兼用機能は、2.1 ポート機能を参照してください。

図2-16 端子タイプ12-1-3の端子ブロック図



第3章 CPUアーキテクチャ

3.1 メモリ空間

RL78/I1Bは、1 Mバイトのアドレス空間をアクセスできます。図3-1、図3-2にメモリ・マップを示します。




図3-1 メモリ・マップ (R5F10MME, R5F10MPE)

- 注1. セルフ・プログラミング時は、スタック、データ・バッファ、ベクタ割り込み処理の分岐先やDTCによる転送先/転送元で利用するRAMアドレスをFFE20H-FFEDFHの領域に配置しないでください。
 - 2. 汎用レジスタを除いたRAM領域から命令実行をすることができます。
 - 3. ブート・スワップ未使用時: 000C0H-000C3Hにオプション・バイト, 000C4H-000CDHにオンチップ・デバッグ・セキュリティIDを設定

ブート・スワップ使用時: 000C0H-000C3H, 010C0H-010C3Hにオプション・バイト, 000C4H-000CDH, 010C4H-010CDHにオンチップ・デバッグ・セキュリティID設定

- 4. セキュリティの設定により、ブート・クラスタ0は書き換えを禁止することができます(33.6 セキュリティ設定を参照)。
- 5. オンチップ・デバッキングのトレース機能使用時は、FE300H-FE6FFHの領域が使用禁止になります。
- 注意 RAM領域から命令実行し、RAMパリティ・エラー・リセット発生を許可する(RPERDIS = 0)場合、データ・アクセス時は「使用するRAM領域」を、RAM領域からの命令実行時は「使用するRAM領域+10パイト」の領域を必ず初期化してください。リセット発生により、RAMパリティ・エラー・リセット発生許可(RPERDIS = 0)となります。詳細は30.3.3 RAMパリティ・エラー検出機能を参照してください。




図3-2 メモリ・マップ (R5F10MMG, R5F10MPG)

注1. セルフ・プログラミング時は、スタック、フラッシュ・ライブラリで使用するデータ・バッファ、ライブラリ関数の引数、ベクタ割り込み処理の分岐先やDTCによる転送先/転送元で利用するRAMアドレスをFFE20H-FFEDFHの領域に配置しないでください。


また、フラッシュ・ライブラリがFDF00Hから一部のRAM領域を使用します。フラッシュ・ライブラリが使用するRAM領域は、RL78ファミリセルフプログラミングライブラリ セルフRAMリスト(R20UT2943)を参照してください。

- 2. 汎用レジスタを除いたRAM領域から命令実行をすることができます。
- 3. ブート・スワップ未使用時: 000C0H-000C3Hにオプション・バイト, 000C4H-000CDHにオンチップ・デバッグ・セキュリティIDを設定

ブート・スワップ使用時: 000C0H-000C3H, 010C0H-010C3Hにオプション・バイト, 000C4H-000CDH, 010C4H-010CDHにオンチップ・デバッグ・セキュリティID設定

- 4. セキュリティの設定により、ブート・クラスタ0は書き換えを禁止することができます(33.6 セキュリティ設定を参照)。
- 5. オンチップ・デバッキングのトレース機能使用時は、FE300H-FE6FFHの領域が使用禁止になります。

- 注意 RAM領域から命令実行し、RAMパリティ・エラー・リセット発生を許可する (RPERDIS = 0) 場合、データ・アクセス時は「使用するRAM領域」を、RAM領域からの命令実行時は「使用するRAM領域+10バイト」の領域を必ず初期化してください。**リセット発生により、**RAM**パリティ・エラー・リセット発生許可(RPERDIS = 0)となります。詳細は**30.3.3 RAMパリティ・エラー検出機能を参照してください。
- 備考 フラッシュ・メモリはブロックごとに分かれています(1ブロック = 1 Kバイト)。アドレス値とブロック番号については、表3-1 フラッシュ・メモリのアドレス値とブロック番号の対応を参照してください。



(R5F10MMG, R5F10MPGの場合)

フラッシュ・メモリのアドレス値とブロック番号の対応を次に示します。

表3-1 フラッシュ・メモリのアドレス値とブロック番号の対応

アドレス値	ブロック	アドレス値	ブロック	アドレス値	ブロック	アドレス値	ブロック
	番号		番号		番号		番号
00000H-003FFH	00H	08000H-083FFH	20H	10000H-103FFH	40H	18000H-183FFH	60H
00400H-007FFH	01H	08400H-087FFH	21H	10400H-107FFH	41H	18400H-187FFH	61H
00800H-00BFFH	02H	08800H-08BFFH	22H	10800H-10BFFH	42H	18800H-18BFFH	62H
00C00H-00FFFH	03H	08C00H-08FFFH	23H	10C00H-10FFFH	43H	18C00H-18FFFH	63H
01000H-013FFH	04H	09000H-093FFH	24H	11000H-113FFH	44H	19000H-193FFH	64H
01400H-017FFH	05H	09400H-097FFH	25H	11400H-117FFH	45H	19400H-197FFH	65H
01800H-01BFFH	06H	09800H-09BFFH	26H	11800H-11BFFH	46H	19800H-19BFFH	66H
01C00H-01FFFH	07H	09C00H-09FFFH	27H	11C00H-11FFFH	47H	19C00H-19FFFH	67H
02000H-023FFH	08H	0A000H-0A3FFH	28H	12000H-123FFH	48H	1A000H-1A3FFH	68H
02400H-027FFH	09H	0A400H-0A7FFH	29H	12400H-127FFH	49H	1A400H-1A7FFH	69H
02800H-02BFFH	0AH	0A800H-0ABFFH	2AH	12800H-12BFFH	4AH	1A800H-1ABFFH	6AH
02C00H-02FFFH	0BH	0AC00H-0AFFFH	2BH	12C00H-12FFFH	4BH	1AC00H-1AFFFH	6BH
03000H-033FFH	0CH	0B000H-0B3FFH	2CH	13000H-133FFH	4CH	1B000H-1B3FFH	6CH
03400H-037FFH	0DH	0B400H-0B7FFH	2DH	13400H-137FFH	4DH	1B400H-1B7FFH	6DH
03800H-03BFFH	0EH	0B800H-0BBFFH	2EH	13800H-13BFFH	4EH	1B800H-1BBFFH	6EH
03C00H-03FFFH	0FH	0BC00H-0BFFFH	2FH	13C00H-13FFFH	4FH	1BC00H-1BFFFH	6FH
04000H-043FFH	10H	0C000H-0C3FFH	30H	14000H-143FFH	50H	1C000H-1C3FFH	70H
04400H-047FFH	11H	0C400H-0C7FFH	31H	14400H-147FFH	51H	1C400H-1C7FFH	71H
04800H-04BFFH	12H	0C800H-0CBFFH	32H	14800H-14BFFH	52H	1C800H-1CBFFH	72H
04C00H-04FFFH	13H	0CC00H-0CFFFH	33H	14C00H-14FFFH	53H	1CC00H-1CFFFH	73H
05000H-053FFH	14H	0D000H-0D3FFH	34H	15000H-153FFH	54H	1D000H-1D3FFH	74H
05400H-057FFH	15H	0D400H-0D7FFH	35H	15400H-157FFH	55H	1D400H-1D7FFH	75H
05800H-05BFFH	16H	0D800H-0DBFFH	36H	15800H-15BFFH	56H	1D800H-1DBFFH	76H
05C00H-05FFFH	17H	0DC00H-0DFFFH	37H	15C00H-15FFFH	57H	1DC00H-1DFFFH	77H
06000H-063FFH	18H	0E000H-0E3FFH	38H	16000H-163FFH	58H	1E000H-1E3FFH	78H
06400H-067FFH	19H	0E400H-0E7FFH	39H	16400H-167FFH	59H	1E400H-1E7FFH	79H
06800H-06BFFH	1AH	0E800H-0EBFFH	ЗАН	16800H-16BFFH	5AH	1E800H-1EBFFH	7AH
06C00H-06FFFH	1BH	0EC00H-0EFFFH	3BH	16C00H-16FFFH	5BH	1EC00H-1EFFFH	7BH
07000H-073FFH	1CH	0F000H-0F3FFH	3CH	17000H-173FFH	5CH	1F000H-1F3FFH	7CH
07400H-077FFH	1DH	0F400H-0F7FFH	3DH	17400H-177FFH	5DH	1F400H-1F7FFH	7DH
07800H-07BFFH	1EH	0F800H-0FBFFH	3EH	17800H-17BFFH	5EH	1F800H-1FBFFH	7EH
07C00H-07FFFH	1FH	0FC00H-0FFFFH	3FH	17C00H-17FFFH	5FH	1FC00H-1FFFFH	7FH

備考 R5F10MME, R5F10MPE : ブロック番号00H-3FHR5F10MMG, R5F10MPG : ブロック番号00H-7FH



3.1.1 内部プログラム・メモリ空間

内部プログラム・メモリ空間にはプログラムおよびテーブル・データなどを格納します。RL78/I1Bは、次に示す内部ROM(フラッシュ・メモリ)を内蔵しています。

表3-2 内部ROM容量

製品	内部ROM			
	構造	容量		
R5F10MME, R5F10MPE	フラッシュ・メモリ	65536×8ビット (00000H-0FFFFH)		
R5F10MMG, R5F10MPG		131072×8ビット(00000H-1FFFFH)		

内部プログラム・メモリ空間には、次に示す領域を割り付けています。

(1) ベクタ・テーブル領域

00000H-0007FHの128バイト領域はベクタ・テーブル領域として予約されています。ベクタ・テーブル領域には、リセット、各割り込み要求発生により分岐するときのプログラム・スタート・アドレスを格納しておきます。また、ベクタ・コードは2バイトとしているため、割り込みの飛び先アドレスは00000H-0FFFFHの64 Kアドレスとなります。

16ビット・アドレスのうち下位8ビットが偶数アドレスに、上位8ビットが奇数アドレスに格納されます。 ブート・スワップを使用する際には、01000H-0107FHにもベクタ・テーブルを設定してください。

表3-3 ベクタ・テーブル (1/2)

ベクタ・テーブル・アドレス	割り込み要因
0000Н	RESET, POR, LVD, WDT, TRAP, IAW, RPE
0004H	INTWDTI
0006H	INTLVI
0008H	INTP0
000AH	INTP1
000CH	INTP2
000EH	INTP3
0010H	INTP4
0012H	INTP5
0014H	INTST2
0016H	INTSR2
0018H	INTSRE2
001EH	INTST0/INTCSI00/INTIIC00
0020H	INTTM00
0022H	INTSR0
0024H	INTSRE0
	INTTM01H
0026H	INTST1/INTIIC10
0028H	INTSR1
002AH	INTSRE1
	INTTM03H
002CH	INTIICA0
002EH	INTRTIT
0030H	INTFM
0032H	INTTM01
0034H	INTTM02
0036H	INTTM03
0038H	INTAD
003AH	INTRTC
003CH	INTIT
0044H	INTDSAD

ベクタ・テーブル・アドレス 割り込み要因 0046H INTTM04 0048H INTTM05 004AH INTP6 004CH INTP7 0050H INTCMP0 0052H INTCMP1 0054H INTTM06 0056H INTTM07 0058H INTIT00 005AH INTIT01 005CH INTCR 0060H INTOSDC 0068H INTIT10 006AH INTIT11 006CH **INTVBAT** 007EH BRK

表3-3 ベクタ・テーブル (2/2)

(2) CALLT命令テーブル領域

00080H-000BFHの64バイト領域には、2バイト・コール命令(CALLT)のサブルーチン・エントリ・アドレスを格納することができます。サブルーチン・エントリ・アドレスは00000H-0FFFFH内の値を設定してください(アドレス・コードが2バイトのため)。

ブート・スワップを使用する際には、01080H-010BFHにもCALLT命令テーブルを設定してください。

(3) オプション・バイト領域

000C0H-000C3Hの4バイト領域にオプション・バイト領域を用意しています。ブート・スワップを使用する際には010C0H-010C3Hにもオプション・バイトを設定してください。詳細は第32章 オプション・バイトを参照してください。

(4) オンチップ・デバッグ・セキュリティID設定領域


000C4H-000CDH、010C4H-010CDHの10バイト領域にオンチップ・デバッグ・セキュリティID設定領域を用意しています。ブート・スワップ未使用時には000C4H-000CDHに、ブート・スワップ使用時には000C4H-000CDHと010C4H-010CDHに10バイトのオンチップ・デバッグ・セキュリティIDを設定してください。詳細は第34章 オンチップ・デバッグ機能を参照してください。

3.1.2 ミラー領域

RL78/I1Bでは、00000H-0FFFFHのコード・フラッシュ・エリアをF0000H-FFFFFHへミラーしています。フラッシュ・メモリが128 KBの製品では、00000H-0FFFFHまたは10000H-1FFFFHのコード・フラッシュ・エリアをF0000H-FFFFFHへミラーしています(プロセッサ・モード・コントロール・レジスタ(PMC)で設定)。ミラー先のF0000H-FFFFFHからデータを読み出すことにより、オペランドにESレジスタを持たない命令を使用することができるため、短いコードでコード・フラッシュ内容の読み出しを行うことができます。ただし、SFR、拡張SFR、RAM領域、使用不可領域にはミラーされません。

各製品のミラー領域は、3.1 メモリ空間を参照してください。 ミラー領域は読み出しのみ可能で、命令フェッチはできません。 次に例を示します。

例 R5F10MMG, R5F10MPG (フラッシュ・メモリ 128 Kバイト, RAM 8 Kバイト) の場合



次に、PMCレジスタについて説明します。

・プロセッサ・モード・コントロール・レジスタ (PMC)

F0000H-FFFFFHへミラーするフラッシュ・メモリ空間を設定するレジスタです。 PMCレジスタは、1ビット・メモリ操作命令または8ビット・メモリ操作命令で設定します。 リセット信号の発生により、00Hになります。

図3-3 プロセッサ・モード・コントロール・レジスタ (PMC) のフォーマット

アドレス:FFFFEH リセット時:00H R/W

略号	7	6	5	4	3	2	1	0
PMC	0	0	0	0	0	0	0	MAA

MAA	F0000H-FFFFFHへミラーするフラッシュ・メモリ空間を設定
0	00000H-0FFFFHをF0000H-FFFFFHへミラー
1	10000H-1FFFFHをF0000H-FFFFFHへミラー

注意1. フラッシュ・メモリが64 KBの製品の場合は、必ずビット0 (MAA) を0 (初期値) でご使用ください。

2. PMCレジスタの設定後、1命令以上空けてミラー領域にアクセスしてください。

3.1.3 内部データ・メモリ空間

RL78/I1Bは、次に示すRAMを内蔵しています。

表3-4 内部RAM容量

製品	内部RAM
R5F10MME, R5F10MPE	6144×8ビット(FE700H-FFEFFH)
R5F10MMG, R5F10MPG	8192×8ビット(FDF00H-FFEFFH)

内部RAMは、データ領域として使用できるほか、プログラム領域として命令を実行することができます (汎用レジスタが割り当てられた領域では命令実行不可)。内部RAM領域のうちFFEE0H-FFEFFHの32バイトの領域には、8ビット・レジスタ8個を1バンクとする汎用レジスタが、4バンク割り付けられます。また、スタック・メモリは内部RAMを使用します。

- 注意1. 汎用レジスタが割り当てられている空間(FFEE0H-FFEFFH)は、命令フェッチやスタックの領域に使用できません。
 - 2. セルフ・プログラミング時は、スタック、データ・バッファ、ベクタ割り込み処理の分岐先やDTC による転送先/転送元で利用するRAMアドレスをFFE20H-FFEDFHの領域に配置しないでください。
 - 3. セルフ・プログラミング時は、次に示す製品のRAM領域は、各ライブラリで使用するため使用禁止になります。

R5F10MMG, R5F10MPG : FDF00H-FE309H

4. 次に示す製品の内部RAM領域は、オンチップ・デバッキングのトレース機能使用時にスタック・メモリとして使用できません。

R5F10MME, R5F10MPE, R5F10MMG, R5F10MPG : FE300H-FE6FFH

3.1.4 特殊機能レジスタ(SFR: Special Function Register)領域

FFF00H-FFFFHの領域には、オン・チップ周辺ハードウエアの特殊機能レジスタ (SFR) が割り付けられています(3.2.4 特殊機能レジスタ (SFR: Special Function Register) の表3-5参照)。

注意 SFRが割り付けられていないアドレスにアクセスしないでください。

3. 1. 5 拡張特殊機能レジスタ(2nd SFR: 2nd Special Function Register)領域

F0000H-F07FFHの領域には、オン・チップ周辺ハードウエアの拡張特殊機能レジスタ (2nd SFR) が割り付けられています (3.2.5 拡張特殊機能レジスタ (2nd SFR: 2nd Special Function Register) の表3-6参照)。 SFR領域 (FFF00H-FFFFFH) 以外のSFRが割り付けられています。ただし、拡張SFR領域のアクセス命令は SFR領域より1バイト長くなります。

注意 拡張SFRが割り付けられていないアドレスにアクセスしないでください。

3.1.6 データ・メモリ・アドレッシング

次に実行する命令のアドレスを指定したり、命令を実行する際に操作対象となるレジスタやメモリなどのアドレスを指定したりする方法をアドレッシングといいます。

命令を実行する際に操作対象となるメモリのアドレッシングについて、RL78/I1Bでは、その操作性などを考慮して豊富なアドレッシング・モードを備えました。特にデータ・メモリを内蔵している領域では、特殊機能レジスタ(SFR)や汎用レジスタなど、それぞれのもつ機能にあわせて特有のアドレッシングが可能です。図3-4にデータ・メモリとアドレッシングの対応を示します。

各アドレッシングの詳細については、3.4 処理データ・アドレスに対するアドレッシングを参照してください。




図3-4 データ・メモリとアドレッシングの対応

3.2 プロセッサ・レジスタ

RL78/I1Bは、次のプロセッサ・レジスタを内蔵しています。

3.2.1 制御レジスタ


プログラム・シーケンス、ステータス、スタック・メモリの制御など専用の機能を持ったレジスタです。制御レジスタには、プログラム・カウンタ (PC)、プログラム・ステータス・ワード (PSW)、スタック・ポインタ (SP) があります。

(1) プログラム・カウンタ (PC)

プログラム・カウンタは、次に実行するプログラムのアドレス情報を保持する20ビット・レジスタです。 通常動作時には、フェッチする命令のバイト数に応じて、自動的にインクリメントされます。分岐命令 実行時には、イミーディエト・データやレジスタの内容がセットされます。

リセット信号の発生により、0000Hと0001H番地のリセット・ベクタ・テーブルの値がプログラム・カウンタにセットされます。

図3-5 プログラム・カウンタの構成



(2) プログラム・ステータス・ワード (PSW)

プログラム・ステータス・ワードは、命令の実行によってセット、リセットされる各種フラグで構成される8ビット・レジスタです。

プログラム・ステータス・ワードの内容は、ベクタ割り込み要求受け付け発生時およびPUSH PSW命令の実行時にスタック領域に格納され、RETB, RETI命令およびPOP PSW命令の実行時に復帰されます。 リセット信号の発生により、06Hになります。

図3-6 プログラム・ステータス・ワードの構成

	7							0
PSW	ΙE	Z	RBS1	AC	RBS0	ISP1	ISP0	CY

(a) 割り込み許可フラグ (IE)

CPUの割り込み要求受け付け動作を制御するフラグです。

IE = 0のときは割り込み禁止(DI)状態となり、マスカブル割り込みはすべて禁止されます。

IE = 1のときは割り込み許可(EI)状態となります。このときマスカブル割り込み要求の受け付けは、インサービス・プライオリティ・フラグ(ISP1, ISP0), 各割り込み要因に対する割り込みマスク・フラグおよび優先順位指定フラグにより制御されます。

このフラグは、DI命令の実行または割り込みの受け付けでリセット(0)され、EI命令の実行によりセット(1)されます。

(b) ゼロ・フラグ(Z)

演算結果がゼロまたは等しいときセット(1)され、それ以外のときにリセット(0)されるフラグです。

(c) レジスタ・バンク選択フラグ (RBS0, RBS1)

4個のレジスタ・バンクのうちの1つを選択する2ビットのフラグです。

SEL RBn命令の実行によって選択されたレジスタ・バンクを示す2ビットの情報が格納されています。

(d) 補助キャリー・フラグ (AC)

演算結果で、ビット3からキャリーがあったとき、またはビット3へのボローがあったときセット(1) され、それ以外のときリセット(0) されるフラグです。

(e) インサービス・プライオリティ・フラグ (ISP1, ISP0)

受け付け可能なマスカブル・ベクタ割り込みの優先順位レベルを管理するフラグです。優先順位指定フラグ・レジスタ (PRnOL, PRnOH, PRn1L, PRn1H, PRn2L, PRn2H, PRn3L) (23.3.3参照)でISP0, ISP1フラグの値より低位に指定されたベクタ割り込み要求は受け付け禁止となります。なお、実際にベクタ割り込み要求が受け付けられるかどうかは、割り込み許可フラグ (IE) の状態により制御されます。

備考 n = 0, 1


(f) キャリー・フラグ (CY)

加減算命令実行時のオーバフロー、アンダフローを記憶するフラグです。また、ローテート命令実行時はシフト・アウトされた値を記憶し、ビット演算命令実行時には、ビット・アキュームレータとして機能します。

(3) スタック・ポインタ (SP)

メモリのスタック領域の先頭アドレスを保持する16ビットのレジスタです。スタック領域としては内部 RAM領域のみ設定可能です。

図3-7 スタック・ポインタの構成



スタック・ポインタを用いたスタック・アドレッシングでは、スタック・メモリへの書き込み(退避) 動作に先立ってデクリメントされ、スタック・メモリからの読み取り(復帰)動作のあとインクリメント されます。

- 注意1. SPの内容はリセット信号の発生により、不定になりますので、必ずスタック使用前にイニシャライズしてください。
 - 2. 汎用レジスタが割り当てられている空間 (FFEE0H-FFEFFH) は、命令フェッチやスタック の領域に使用できません。
 - 3. セルフ・プログラミング時は、スタック、データ・バッファ、ベクタ割り込み処理の分岐先やDTCによる転送先/転送元で利用するRAMアドレスをFFE20H-FFEDFHの領域に配置しないでください。
 - 4. セルフ・プログラミング時は、次に示す製品のRAM領域は、各ライブラリで使用するため使用禁止になります。

R5F10MMG, R5F10MPG : FDF00H-FE309H

5. 次に示す製品の内部RAM領域は、オンチップ・デバッキングのトレース機能使用時にスタック・メモリとして使用できません。

R5F10MME, R5F10MPE, R5F10MMG, R5F10MPG : FE300H-FE6FFH

3.2.2 汎用レジスタ

汎用レジスタは、データ・メモリの特定番地(FFEE0H-FFEFFH)にマッピングされており、8ビット・レジスタ8個(X, A, C, B, E, D, L, H)を1バンクとして4バンクのレジスタで構成されています。

各レジスタは、それぞれ8ビット・レジスタとして使用できるほか、2個の8ビット・レジスタをペアとして16ビット・レジスタとしても使用できます(AX, BC, DE, HL)。

命令実行時に使用するレジスタ・バンクは、CPU制御命令(SEL RBn)によって設定します。4レジスタ・バンク構成になっていますので、通常処理で使用するレジスタと割り込み時で使用するレジスタをバンク切り替えすれば、効率のよいプログラムを作成できます。

注意 汎用レジスタが割り当てられている空間 (FFEE0H-FFEFFH) は、命令フェッチやスタックの領域 に使用できません。

図3-8 汎用レジスタの構成

(a) 機能名称

		 16ビット処理	 8 ビット処理
FFEFFH	レジスタ・バンク0	HL	Н
FFEF8H	DDX9 - ND90	nL	L
	レジスタ・バンク1	DE	D
FFEFOH	DDX3 - ND91	DE	E
	レジスタ・バンク2	BC	В
FFEE8H	DDX3 - ND92	ВС	С
	レジスタ・バンク3	A.V.	А
FFEEOH	レンスタ・ハング3	AX	 X
		15 0	7 0

3. 2. 3 ES, CSレジスタ

ESレジスタでデータ・アクセス、CSレジスタで(レジスタ・ダイレクト・アドレシング)分岐命令実行時の、それぞれ上位アドレスを指定できます。

ESレジスタのリセット後の初期値は0FH、CSレジスタのリセット後の初期値は00Hです。


7 6 5 3 2 1 0 ES0 0 0 0 0 ES3 ES2 ES1 ES 7 6 4 3 2 1 5 0 CS 0 0 0 0 CS3 CS2 CS1 CS0


図3-9 ES/CSレジスタの構成

16ビット・アドレスでアクセスできるデータ領域は、F0000H-FFFFFHの64 Kバイト空間ですが、ES:を付加すると00000H-FFFFFHの1 Mバイト空間に拡張できます。

図3-10 データ・アクセス領域の拡張

addr16 → E 0000H - EEEEH





3. 2. 4 特殊機能レジスタ(SFR:Special Function Register)

SFRは、汎用レジスタとは異なり、それぞれ特別な機能を持つレジスタです。

SFR空間は、FFF00H-FFFFFHの領域に割り付けられています。

SFRは、演算命令、転送命令、ビット操作命令などにより、汎用レジスタと同じように操作できます。操作可能なビット単位(1,8,16)は、各SFRで異なります。

操作ビット単位ごとの指定方法を次に示します。

・1ビット操作

1ビット操作命令のオペランド(sfr.bit)には、次のような記述をしてください。

ビット名称が定義されている場合: <ビット名称>

ビット名称が定義されていない場合: <レジスタ名>.<ビット番号>または<アドレス>.<ビット番号>

8ビット操作

8ビット操作命令のオペランド(sfr)にアセンブラで定義されている略号を記述します。アドレスでも指定できます。

・16ビット操作

16ビット操作命令のオペランド(sfrp)にアセンブラで定義されている略号を記述します。アドレスを指定するときは偶数アドレスを記述してください。

表3-5にSFRの一覧を示します。表中の項目の意味は次のとおりです。

• 略号

特殊機能レジスタのアドレスを示す略号です。アセンブラで予約語に、コンパイラでは#pragma sfr指令で、sfr変数として定義されているものです。アセンブラ、デバッガおよびシミュレータ使用時に命令のオペランドとして記述できます。

• R/W

該当する特殊機能レジスタが読み出し(Read)/書き込み(Write)可能かどうかを示します。

R/W : 読み出し/書き込みがともに可能

R : 読み出しのみ可能W : 書き込みのみ可能

・操作可能ビット単位

操作可能なビット単位(1, 8, 16)を〇で示します。一は操作できないビット単位であることを示します。

・リセット時

リセット信号発生時の各レジスタの状態を示します。

注意 SFRが割り付けられていないアドレスにアクセスしないでください。

備考 拡張SFR (2nd SFR) については、3.2.5 拡張特殊機能レジスタ (2nd SFR: 2nd Special Function Register) を参照してください。

表3-5 SFR一覧 (1/5)

アドレス	特殊機能レジスタ(SFR)名称	略	号	R/W	操作	可能ビット	- 範囲	リセット時
					1ビット	8ビット	16ビット	
FFF00H	ポート・レジスタ0	P0		R/W	0	0	_	00H
FFF01H	ポート・レジスタ1	P1		R/W	0	0	_	00H
FFF02H	ポート・レジスタ2	P2		R/W	0	0	_	00H
FFF03H	ポート・レジスタ3	P3		R/W	0	0	_	00H
FFF04H	ポート・レジスタ4	P4		R/W	0	0	_	00H
FFF05H	ポート・レジスタ5	P5		R/W	0	0	_	00H
FFF06H	ポート・レジスタ6	P6		R/W	0	0	_	00H
FFF07H	ポート・レジスタ7	P7		R/W	0	0	_	H00
FFF08H	ポート・レジスタ8	P8		R/W	0	0	_	H00
FFF0CH	ポート・レジスタ12	P12		R/W	0	0	_	不定
FFF0DH	ポート・レジスタ13	P13	_	R/W	0	0	_	不定
FFF10H	シリアル・データ・レジスタ00	TXD0/	SDR00	R/W	_	0	0	H0000
		SIO00						
FFF11H		_			_	-		
FFF12H	シリアル・データ・レジスタ01	RXD0	SDR01	R/W	_	0	0	0000H
FFF13H		_			_	_		
FFF18H	タイマ・データ・レジスタ00	TDR00		R/W	_	_	0	0000H
FFF19H								
FFF1AH	タイマ・データ・レジスタ01	TDR01L	TDR01	R/W	_	0	0	00H
FFF1BH		TDR01H			_	0		00H
FFF1EH	10ビットA/D変換結果レジスタ	ADCR		R	_	_	0	0000H
FFF1FH	8ビットA/D変換結果レジスタ	ADCRH		R	_	0	_	00H
FFF20H	ポート・モード・レジスタ0	PM0		R/W	0	0	_	FFH
FFF21H	ポート・モード・レジスタ1	PM1		R/W	0	0	_	FFH
FFF22H	ポート・モード・レジスタ2	PM2		R/W	0	0	_	FFH
FFF23H	ポート・モード・レジスタ3	РМ3		R/W	0	0	_	FFH
FFF24H	ポート・モード・レジスタ4	PM4		R/W	0	0	_	FFH
FFF25H	ポート・モード・レジスタ5	PM5		R/W	0	0	_	FFH
FFF26H	ポート・モード・レジスタ6	PM6		R/W	0	0	_	FFH
FFF27H	ポート・モード・レジスタ7	PM7		R/W	0	0	_	FFH
FFF28H	ポート・モード・レジスタ8	PM8		R/W	0	0	_	FFH
FFF2CH	ポート・モード・レジスタ12	PM12		R/W	0	0	_	FFH
FFF30H	A/Dコンバータ・モード・レジスタ0	ADM0		R/W	0	0	_	00H
FFF31H	アナログ入力チャネル指定レジスタ	ADS		R/W	0	0	_	00H
FFF32H	A/Dコンバータ・モード・レジスタ1	ADM1		R/W	0	0	_	00H

表3-5 SFR一覧 (2/5)

アドレス	特殊機能レジスタ(SFR)名称	略	号	R/W	操作	可能ビット	·範囲	リセット時
					1ビット	8ビット	16ビット	
FFF38H	外部割り込み立ち上がりエッジ許可レジスタ0	EGP0		R/W	0	0	_	00H
FFF39H	外部割り込み立ち下がりエッジ許可レジスタ0	EGN0		R/W	0	0	_	00H
FFF40H	LCDモード・レジスタ0	LCDM0		R/W	_	0	_	00H
FFF41H	LCDモード・レジスタ1	LCDM1		R/W	0	0	_	00H
FFF42H	LCDクロック制御レジスタ0	LCDC0		R/W	_	0	_	00H
FFF43H	LCD昇圧レベル制御レジスタ	VLCD		R/W	ı	0	_	04H
FFF44H	シリアル・データ・レジスタ02	TXD1/ SIO10	SDR02	R/W	1	0	0	0000H
FFF45H		_			ı	ı		
FFF46H	シリアル・データ・レジスタ03	RXD1	SDR03	R/W	ı	0	0	0000H
FFF47H		_			_	-		
FFF48H	シリアル・データ・レジスタ10	TXD2	SDR10	R/W	_	0	0	0000H
FFF49H		_			_	-		
FFF4AH	シリアル・データ・レジスタ11	RXD2	SDR11	R/W	_	0	0	0000H
FFF4BH		_			_	-		
FFF50H	IICAシフト・レジスタ0	IICA0		R/W	_	0	_	00H
FFF51H	IICAステータス・レジスタ0	IICS0		R	0	0	_	00H
FFF52H	IICAフラグ・レジスタ0	IICF0		R/W	0	0	_	00H
FFF64H	タイマ・データ・レジスタ02	TDR02		R/W	_	_	0	0000H
FFF65H								
FFF66H	タイマ・データ・レジスタ03	TDR03L	TDR03	R/W	_	0	0	00H
FFF67H		TDR03H			_	0		00H
FFF68H	タイマ・データ・レジスタ04	TDR04		R/W	_	_	0	0000H
FFF69H								
FFF6AH	タイマ・データ・レジスタ05	TDR05		R/W	_	_	0	0000H
FFF6BH								
FFF6CH	タイマ・データ・レジスタ06	TDR06		R/W	_	_	0	0000H
FFF6DH								
FFF6EH	タイマ・データ・レジスタ07	TDR07		R/W	_	_	0	0000H
FFF6FH								

表3-5 SFR-覧(3/5)

アドレス	特殊機能レジスタ(SFR)名称	略号	R/W	操作	可能ビット	·範囲	リセット時
				1ビット	8ビット	16ビット	
FFF90H	12ビット・インターバル・タイマ・コントロール・	ITMC	R/W	_	_	0	0FFFH
FFF91H	レジスタ						
FFF92H	秒カウント・レジスタ	SEC	R/W	_	0	_	不定
FFF93H	分カウント・レジスタ	MIN	R/W	_	0	_	不定
FFF94H	時カウント・レジスタ	HOUR	R/W	_	0	-	不定
FFF95H	曜日カウント・レジスタ	WEEK	R/W	_	0	_	不定
FFF96H	日カウント・レジスタ	DAY	R/W	1	0	_	不定
FFF97H	月カウント・レジスタ	MONTH	R/W	ı	0	-	不定
FFF98H	年カウント・レジスタ	YEAR	R/W	1	0	_	不定
FFF9AH	アラーム分レジスタ	ALARMWM	R/W	1	0	-	不定
FFF9BH	アラーム時レジスタ	ALARMWH	R/W	ı	0	-	不定
FFF9CH	アラーム曜日レジスタ	ALARMWW	R/W	ı	0	_	不定
FFF9DH	リアルタイム・クロック・コントロール・レジスタ0	RTCC0	R/W	0	0	_	00H ^{注1}
FFF9EH	リアルタイム・クロック・コントロール・レジスタ1	RTCC1	R/W	0	0	-	00H ^{注1}
FFFA0H	クロック動作モード制御レジスタ	СМС	R/W	_	0	-	00H ^{注1}
FFFA1H	クロック動作ステータス制御レジスタ	CSC	R/W	0	0	_	C0H ^{注1}
FFFA2H	発振安定時間カウンタ状態レジスタ	OSTC	R	0	0	-	00H
FFFA3H	発振安定時間選択レジスタ	OSTS	R/W	ı	0	_	07H
FFFA4H	システム・クロック制御レジスタ	CKC	R/W	0	0	-	00H
FFFA5H	クロック出力選択レジスタ0	CKS0	R/W	0	0	-	00H
FFFA6H	クロック出力選択レジスタ1	CKS1	R/W	0	0	-	00H
FFFA8H	リセット・コントロール・フラグ・レジスタ	RESF	R	_	0	-	不定 ^{注2}
FFFA9H	電圧検出レジスタ	LVIM	R/W	0	0	_	00H ^{注2}
FFFAAH	電圧検出レベル・レジスタ	LVIS	R/W	0	0	ı	00H/01H/ 81H ^{注2}
FFFABH	ウォッチドッグ・タイマ・イネーブル・レジスタ	WDTE	R/W	_	0	_	1AH/9AH ^{注3}
FFFACH	CRC入力レジスタ	CRCIN	R/W	_	0	_	00H

- 注1. パワーオン・リセットによるリセット時のみ初期化されます。
 - 2. リセット要因により、次のように異なります。

	, , , , ,		ルみ ノに 共 な	7570				
ر \	セット要因	RESET入力	PORによる	不正命令の	WDTによる	RAMパリテ	不正メモリ・	LVDによる
`			リセット	実行による	リセット	ィ・エラーに	アクセスによ	リセット
レジスタ	7			リセット		よるリセット	るリセット	
RESF	TRAP	クリア(0)		セット (1)	保持			保持
	WDTRF			保持	セット (1)	保持		
	RPERF			保持		セット (1)	保持	
	IAWRF			保持			セット (1)	
	LVIRF			保持				セット (1)
LVIM	LVISEN	クリア(0)						保持
	LVIOMSK	保持						
	LVIF							
LVIS		クリア(00H/01	H/81H)					クリア
								(00H/81H) ^{注4}

- 3. WDTEレジスタのリセット値は、オプション・バイトの設定で決定します。
- 4. オプション・バイトLVIMDS1, LVIMDS0 = 0, 1のとき: LVDリセットは発生しません。

表3-5 SFR一覧 (4/5)

アドレス	特殊機能レジスタ(SFR)名称	略	号	R/W	操作	可能ビット	・範囲	リセット時
					1ビット	8ビット	16ビット	
FFFD0H	割り込み要求フラグ・レジスタ2L	IF2L	IF2	R/W	0	0	0	00H
FFFD1H	割り込み要求フラグ・レジスタ2H	IF2H		R/W	0	0		00H
FFFD2H	割り込み要求フラグ・レジスタ3L	IF3L	IF3	R/W	0	0	0	00H
FFFD4H	割り込みマスク・フラグ・レジスタ2L	MK2L	MK2	R/W	0	0	0	FFH
FFFD5H	割り込みマスク・フラグ・レジスタ2H	MK2H		R/W	0	0		FFH
FFFD6H	割り込みマスク・フラグ・レジスタ3L	MK3L	MK3	R/W	0	0	0	FFH
FFFD8H	優先順位指定フラグ・レジスタ02L	PR02L	PR02	R/W	0	0	0	FFH
FFFD9H	優先順位指定フラグ・レジスタ02H	PR02H		R/W	0	0		FFH
FFFDAH	優先順位指定フラグ・レジスタ03L	PR03L	PR03	R/W	0	0	0	FFH
FFFDCH	優先順位指定フラグ・レジスタ12L	PR12L	PR12	R/W	0	0	0	FFH
FFFDDH	優先順位指定フラグ・レジスタ12H	PR12H		R/W	0	0		FFH
FFFDEH	優先順位指定フラグ・レジスタ13L	PR13L	PR13	R/W	0	0	0	FFH
FFFE0H	割り込み要求フラグ・レジスタ0L	IF0L	IF0	R/W	0	0	0	00H
FFFE1H	割り込み要求フラグ・レジスタ0H	IF0H		R/W	0	0		00H
FFFE2H	割り込み要求フラグ・レジスタ1L	IF1L	IF1	R/W	0	0	0	00H
FFFE3H	割り込み要求フラグ・レジスタ1H	IF1H		R/W	0	0		00H
FFFE4H	割り込みマスク・フラグ・レジスタOL	MK0L	MK0	R/W	0	0	0	FFH
FFFE5H	割り込みマスク・フラグ・レジスタ0H	мк0н		R/W	0	0		FFH
FFFE6H	割り込みマスク・フラグ・レジスタ1L	MK1L	MK1	R/W	0	0	0	FFH
FFFE7H	割り込みマスク・フラグ・レジスタ1H	MK1H		R/W	0	0		FFH
FFFE8H	優先順位指定フラグ・レジスタ00L	PR00L	PR00	R/W	0	0	0	FFH
FFFE9H	優先順位指定フラグ・レジスタ00H	PR00H		R/W	0	0		FFH

表3-5 SFR一覧 (5/5)

アドレス	特殊機能レジスタ(SFR)名称	略	号	R/W	操作	可能ビット	- 範囲	リセット時
					1ビット	8ビット	16ビット	
FFFEAH	優先順位指定フラグ・レジスタ01L	PR01L	PR01	R/W	0	0	0	FFH
FFFEBH	優先順位指定フラグ・レジスタ01H	PR01H		R/W	0	0		FFH
FFFECH	優先順位指定フラグ・レジスタ10L	PR10L	PR10	R/W	0	0	0	FFH
FFFEDH	優先順位指定フラグ・レジスタ10H	PR10H		R/W	0	0		FFH
FFFEEH	優先順位指定フラグ・レジスタ11L	PR11L	PR11	R/W	0	0	0	FFH
FFFEFH	優先順位指定フラグ・レジスタ11H	PR11H		R/W	0	0		FFH
FFFF0H	積和演算累計レジスタ(L)	MACRL		R/W	_	_	0	0000H
FFFF1H								
FFFF2H	積和演算累計レジスタ(H)	MACRH		R/W	_	-	0	0000H
FFFF3H								
FFFFEH	プロセッサ・モード・コントロール・レジスタ	PMC		R/W	0	0	_	00H

備考 拡張SFR (2nd SFR) については、表3-6 拡張SFR (2nd SFR) 一覧を参照してください。

3. 2. 5 拡張特殊機能レジスタ(2nd SFR:2nd Special Function Register)

拡張SFR(2nd SFR)は、汎用レジスタとは異なり、それぞれ特別な機能を持つレジスタです。

拡張SFR空間は、F0000H-F07FFHの領域です。SFR領域(FFF00H-FFFFFH)以外のSFRが割り付けられています。ただし、拡張SFR領域のアクセス命令はSFR領域より1バイト長くなります。

拡張SFRは、演算命令、転送命令、ビット操作命令などにより、汎用レジスタと同じように操作できます。 操作可能なビット単位(1,8,16)は、各拡張SFRで異なります。

操作ビット単位ごとの指定方法を次に示します。

1ビット操作

1ビット操作命令のオペランド(!addr16.bit)には、次のような記述をしてください。

ビット名称が定義されている場合: <ビット名称>

ビット名称が定義されていない場合: <レジスタ名>.<ビット番号>または<アドレス>.<ビット番号>

8ビット操作

8ビット操作命令のオペランド(!addr16)にアセンブラで定義されている略号を記述します。アドレスでも指定できます。

・16ビット操作

16ビット操作命令のオペランド(!addr16)にアセンブラで定義されている略号を記述します。アドレスを 指定するときは偶数アドレスを記述してください。

表3-6に拡張SFRの一覧を示します。表中の項目の意味は次のとおりです。

• 略号

拡張SFRのアドレスを示す略号です。アセンブラで予約語に、コンパイラでは#pragma sfr指令で、sfr変数として定義されているものです。アセンブラ、デバッガおよびシミュレータ使用時に命令のオペランドとして記述できます。

R/W

該当する拡張SFRが読み出し(Read)/書き込み(Write)可能かどうかを示します。

R/W : 読み出し/書き込みがともに可能

R : 読み出しのみ可能W : 書き込みのみ可能

・操作可能ビット単位

操作可能なビット単位(1,8,16)を〇で示します。一は操作できないビット単位であることを示します。

リセット時

リセット信号発生時の各レジスタの状態を示します。

注意 2nd SFRが割り付けられていないアドレスにアクセスしないでください。

備考 SFR領域のSFRについては、3.2.4 特殊機能レジスタ (SFR: Special Function Register) を参照してください。



表3-6 拡張SFR (2nd SFR) 一覧 (1/8)

アドレス	特殊機能レジスタ(SFR)名称	略号	R/W	操作	可能ビット	·範囲	リセット時
				1ビット	8ビット	16ビット	
F0010H	A/Dコンバータ・モード・レジスタ2	ADM2	R/W	0	0	_	00H
F0011H	変換結果比較上限値設定レジスタ	ADUL	R/W	_	0	_	FFH
F0012H	変換結果比較下限値設定レジスタ	ADLL	R/W	_	0	_	00H
F0013H	A/Dテスト・レジスタ	ADTES	R/W	_	0	_	00H
F0030H	プルアップ抵抗オプション・レジスタ0	PU0	R/W	0	0	_	00H
F0031H	プルアップ抵抗オプション・レジスタ1	PU1	R/W	0	0	_	00H
F0033H	プルアップ抵抗オプション・レジスタ3	PU3	R/W	0	0	_	00H
F0034H	プルアップ抵抗オプション・レジスタ4	PU4	R/W	0	0	_	01H
F0035H	プルアップ抵抗オプション・レジスタ5	PU5	R/W	0	0	_	00H
F0037H	プルアップ抵抗オプション・レジスタ7	PU7	R/W	0	0	_	00H
F0038H	プルアップ抵抗オプション・レジスタ8	PU8	R/W	0	0	-	00H
F003CH	プルアップ抵抗オプション・レジスタ12	PU12	R/W	0	0	-	00H
F0040H	ポート入力モード・レジスタ0	PIM0	R/W	0	0	-	00H
F0041H	ポート入力モード・レジスタ1	PIM1	R/W	0	0	-	00H
F0048H	ポート入力モード・レジスタ8	PIM8	R/W	0	0	-	00H
F0050H	ポート出力モード・レジスタ0	POM0	R/W	0	0	-	00H
F0051H	ポート出力モード・レジスタ1	POM1	R/W	0	0	-	00H
F0058H	ポート出力モード・レジスタ8	POM8	R/W	0	0	-	00H
F0070H	ノイズ・フィルタ許可レジスタ0	NFEN0	R/W	0	0	-	00H
F0071H	ノイズ・フィルタ許可レジスタ1	NFEN1	R/W	0	0	-	00H
F0073H	入力切り替え制御レジスタ	ISC	R/W	0	0	-	00H
F0074H	タイマ入力選択レジスタ0	TIS0	R/W	_	0	_	00H
F0076H	A/Dポート・コンフィギュレーション・レジスタ	ADPC	R/W	_	0	-	00H
F0077H	周辺I/Oリダイレクション・レジスタ	PIOR	R/W	_	0	_	00H
F0078H	不正メモリ・アクセス検出制御レジスタ	IAWCTL	R/W	_	0	-	00H
F007AH	周辺イネーブル・レジスタ1	PER1	R/W	0	0	_	00H
F007BH	ポートモード選択レジスタ	PMS	R/W	0	0	-	00H
F007DH	グローバル・デジタル・インプット・ディスエーブル・	GDIDIS	R/W	0	0	_	00H
	レジスタ						
F0098H	周辺クロック制御レジスタ	PCKC	R/W	0	0	_	00H
F00A8H	高速オンチップ・オシレータ周波数選択レジスタ	HOCODIV	R/W	_	0	-	不定 ^{注1}
F00F0H	周辺イネーブル・レジスタ0	PER0	R/W	0	0	-	00H
F00F3H	サブシステム・クロック供給モード制御レジスタ	OSMC	R/W	_	0	-	00H
F00F5H	RAMパリティ・エラー制御レジスタ	RPECTL	R/W	0	0	-	00H
F00F9H	パワーオン・リセット・ステータス・レジスタ	PORSR	R/W	_	0	_	00H ^{注2}
F00FEH	BCD補正結果レジスタ	BCDADJ	R	_	0	_	不定

注1. HOCODIVレジスタのリセット値は、オプション・バイト(000C2H)の設定により変化します。

^{2.} パワーオン・リセットによるリセット時のみ初期化されます。

表3-6 拡張SFR (2nd SFR) 一覧 (2/8)

アドレス	特殊機能レジスタ(SFR)名称	略	号	R/W	操作	可能ビット	~範囲	リセット時
					1ビット	8ビット	16ビット	
F0100H	シリアル・ステータス・レジスタ00	SSR00L	SSR00	R	_	0	0	0000H
F0101H		_			_	_		
F0102H	シリアル・ステータス・レジスタ01	SSR01L	SSR01	R	_	0	0	0000H
F0103H		_			_	_		
F0104H	シリアル・ステータス・レジスタ02	SSR02L	SSR02	R	_	0	0	0000H
F0105H		_			_	_		
F0106H	シリアル・ステータス・レジスタ03	SSR03L	SSR03	R	_	0	0	0000H
F0107H		_			_	_		
F0108H	シリアル・フラグ・クリア・トリガ・	SIR00L	SIR00	R/W	_	0	0	0000H
F0109H	レジスタ00	_			_	_		
F010AH	シリアル・フラグ・クリア・トリガ・	SIR01L	SIR01	R/W	_	0	0	0000H
F010BH	レジスタ01	_			_	_		
F010CH	シリアル・フラグ・クリア・トリガ・	SIR02L	SIR02	R/W	_	0	0	0000H
F010DH	レジスタ02	_			_	_		
F010EH	シリアル・フラグ・クリア・トリガ・	SIR03L	SIR03	R/W	_	0	0	0000H
F010FH	レジスタ03	_			_	_		
F0110H	シリアル・モード・レジスタ00	SMR00		R/W	_	_	0	0020H
F0111H								
F0112H	シリアル・モード・レジスタ01	SMR01		R/W	_	_	0	0020H
F0113H								
F0114H	シリアル・モード・レジスタ02	SMR02		R/W	_	_	0	0020H
F0115H								
F0116H	シリアル・モード・レジスタ03	SMR03		R/W	_	_	0	0020H
F0117H								
F0118H	シリアル通信動作設定レジスタ00	SCR00		R/W	_	_	0	0087H
F0119H								
F011AH	シリアル通信動作設定レジスタ01	SCR01		R/W	_	_	0	0087H
F011BH								
F011CH	シリアル通信動作設定レジスタ02	SCR02		R/W	_	_	0	0087H
F011DH								
F011EH	シリアル通信動作設定レジスタ03	SCR03		R/W	_	_	0	0087H
F011FH			ì					
F0120H	シリアル・チャネル許可ステータス・レジスタ0	SE0L	SE0	R	0	0	0	0000H
F0121H		_			_	_		
F0122H	シリアル・チャネル開始レジスタ0	SS0L	SS0	R/W	0	0	0	0000H
F0123H		_			_	_		
F0124H	シリアル・チャネル停止レジスタ0	ST0L	ST0	R/W	0	0	0	0000H
F0125H		_			_	_		
F0126H	シリアル・クロック選択レジスタ0	SPS0L	SPS0	R/W	_	0	0	0000H
F0127H		_			_	_		

表3-6 拡張SFR (2nd SFR) 一覧 (3/8)

アドレス	特殊機能レジスタ(SFR)名称	略	号	R/W	操作	可能ビット	~範囲	リセット時
					1ビット	8ビット	16ビット	
F0128H	シリアル出力レジスタ0	SO0		R/W	_	_	0	0F0FH
F0129H								
F012AH	シリアル出力許可レジスタ0	SOE0L	SOE0	R/W	0	0	0	0000H
F012BH		_			_	_		
F0134H	シリアル出力レベル・レジスタ0	SOL0L	SOL0	R/W	_	0	0	0000H
F0135H		_			_	_		
F0138H	シリアル・スタンバイ・コントロール・	SSC0L	SSC0	R/W	_	0	0	0000H
F0139H	レジスタ0	_			_	_		
F0140H	シリアル・ステータス・レジスタ10	SSR10L	SSR10	R	_	0	0	0000H
F0141H		_			_	_		
F0142H	シリアル・ステータス・レジスタ11	SSR11L	SSR11	R	_	0	0	0000H
F0143H		_			_	_		
F0148H	シリアル・フラグ・クリア・トリガ・	SIR10L	SIR10	R/W	_	0	0	0000H
F0149H	レジスタ10	_			_	_		
F014AH	シリアル・フラグ・クリア・トリガ・	SIR11L	SIR11	R/W	_	0	0	0000H
F014BH	レジスタ11	_			_	_		
F0150H	シリアル・モード・レジスタ10	SMR10		R/W	_	_	0	0020H
F0151H								
F0152H	シリアル・モード・レジスタ11	SMR11		R/W	_	_	0	0020H
F0153H								
F0158H	シリアル通信動作設定レジスタ10	SCR10		R/W	_	_	0	0087H
F0159H								
F015AH	シリアル通信動作設定レジスタ11	SCR11		R/W	_	_	0	0087H
F015BH								
F0160H	シリアル・チャネル許可ステータス・レジスタ1	SE1L	SE1	R	0	0	0	0000H
F0161H		_			_	_		
F0162H	シリアル・チャネル開始レジスタ1	SS1L	SS1	R/W	0	0	0	0000H
F0163H		_			_	_		
F0164H	シリアル・チャネル停止レジスタ1	ST1L	ST1	R/W	0	0	0	0000H
F0165H		_			_	_		
F0166H	シリアル・クロック選択レジスタ1	SPS1L	SPS1	R/W	_	0	0	0000H
F0167H		_			_	_		
F0168H	シリアル出力レジスタ1	SO1		R/W	_	_	0	0303H
F0169H								
F016AH	シリアル出力許可レジスタ1	SOE1L	SOE1	R/W	0	0	0	0000H
F016BH		_			_	_		
F0174H	シリアル出力レベル・レジスタ1	SOL1L	SOL1	R/W	_	0	0	0000H
F0175H		_			_	_		

表3-6 拡張SFR (2nd SFR) 一覧 (4/8)

アドレス	特殊機能レジスタ(SFR)名称	略号	R/W	操作	可能ビット	〜 範囲	リセット時
				1ビット	8ビット	16ビット	
F0180H	タイマ・カウンタ・レジスタ00	TCR00	R	_	_	0	FFFFH
F0181H							
F0182H	タイマ・カウンタ・レジスタ01	TCR01	R	_	_	0	FFFFH
F0183H							
F0184H	タイマ・カウンタ・レジスタ02	TCR02	R	_	_	0	FFFFH
F0185H							
F0186H	タイマ・カウンタ・レジスタ03	TCR03	R	_	_	0	FFFFH
F0187H							
F0188H	タイマ・カウンタ・レジスタ04	TCR04	R	_	_	0	FFFFH
F0189H							
F018AH	タイマ・カウンタ・レジスタ05	TCR05	R	_	_	0	FFFFH
F018BH							
F018CH	タイマ・カウンタ・レジスタ06	TCR06	R	_	-	0	FFFFH
F018DH							
F018EH	タイマ・カウンタ・レジスタ07	TCR07	R	_	_	0	FFFFH
F018FH							
F0190H	タイマ・モード・レジスタ00	TMR00	R/W	_	_	0	0000H
F0191H							
F0192H	タイマ・モード・レジスタ01	TMR01	R/W	_	_	0	0000H
F0193H							
F0194H	タイマ・モード・レジスタ02	TMR02	R/W	_	_	0	0000H
F0195H							
F0196H	タイマ・モード・レジスタ03	TMR03	R/W	_	_	0	0000H
F0197H							
F0198H	タイマ・モード・レジスタ04	TMR04	R/W	_	-	0	0000H
F0199H							
F019AH	タイマ・モード・レジスタ05	TMR05	R/W	_	_	0	0000H
F019BH							
F019CH	タイマ・モード・レジスタ06	TMR06	R/W	_	_	0	0000H
F019DH							
F019EH	タイマ・モード・レジスタ07	TMR07	R/W	_	_	0	0000H
F019FH							
F01A0H	タイマ・ステータス・レジスタ00	TSR00L TSR00	R	_	0	0	0000H
F01A1H		_		_	_		
F01A2H	タイマ・ステータス・レジスタ01	TSR01L TSR01	R	_	0	0	0000H
F01A3H		_		_	_		
F01A4H	タイマ・ステータス・レジスタ02	TSR02L TSR02	R	_	0	0	0000H
F01A5H		_		_	_		

表3-6 拡張SFR (2nd SFR) 一覧 (5/8)

アドレス	特殊機能レジスタ(SFR)名称	略	号	R/W	操作可能ビット範囲			リセット時
					1ビット	8ビット	16ビット	
F01A6H	タイマ・ステータス・レジスタ03	TSR03L	TSR03	R	_	0	0	0000H
F01A7H		_			_	_		
F01A8H	タイマ・ステータス・レジスタ04	TSR04L	TSR04	R	_	0	0	0000H
F01A9H		_			_	_		
F01AAH	タイマ・ステータス・レジスタ05	TSR05L	TSR05	R	-	0	0	0000H
F01ABH		_			_	_		
F01ACH	タイマ・ステータス・レジスタ06	TSR06L	TSR06	R	_	0	0	0000H
F01ADH		_			_	_		
F01AEH	タイマ・ステータス・レジスタ07	TSR07L	TSR07	R	_	0	0	0000H
F01AFH		_			_	_		
F01B0H	タイマ・チャネル許可ステータス・レジスタ0	TE0L	TE0	R	0	0	0	0000H
F01B1H		_			_	_		
F01B2H	タイマ・チャネル開始レジスタ0	TS0L	TS0	R/W	0	0	0	0000H
F01B3H		_			_	_		
F01B4H	タイマ・チャネル停止レジスタ0	TT0L	TT0	R/W	0	0	0	0000H
F01B5H		_			_	_		
F01B6H	タイマ・クロック選択レジスタ0	TPS0		R/W	_	_	0	0000H
F01B7H								
F01B8H	タイマ出カレジスタ0	TO0L	TO0	R/W	_	0	0	0000H
F01B9H		_			_	_		
F01BAH	タイマ出力許可レジスタ0	TOE0L	TOE0	R/W	0	0	0	0000H
F01BBH		_			_	_		
F01BCH	タイマ出力レベル・レジスタ0	TOL0L	TOL0	R/W	_	0	0	0000H
F01BDH		_			_	_		
F01BEH	タイマ出力モード・レジスタ0	TOM0L	ТОМ0	R/W	_	0	0	0000H
F01BFH		_			_	_		
F0230H	IICAコントロール・レジスタ00	IICCTL00)	R/W	0	0	_	00H
F0231H	IICAコントロール・レジスタ01	IICCTL0	1	R/W	0	0	_	00H
F0232H	IICAロウ・レベル幅設定レジスタ0	IICWL0		R/W	_	0	_	FFH
F0233H	IICAハイ・レベル幅設定レジスタ0	IICWH0		R/W	_	0	_	FFH
F0234H	スレーブ・アドレス・レジスタ0	SVA0		R/W	_	0	_	00H
F02D0H	発振停止検出制御レジスタ	OSDC		R/W	_	_	0	0FFFH
F02D8H	高速オンチップ・オシレータ・クロック周波数	HOCOFO)	R/W	_	0	_	00H
	補正制御レジスタ							
F02E0H	DTCベース・アドレス・レジスタ	DTCBAR		R/W	_	0	_	00H
F02E8H	DTC許可レジスタ0	DTCEN0		R/W	0	0	_	00H
F02E9H	DTC許可レジスタ1	DTCEN1		R/W	0	0	_	00H
F02EAH	DTC許可レジスタ2	DTCEN2	<u> </u>	R/W	0	0	_	00H
F02EBH	DTC許可レジスタ3	DTCEN3		R/W	0	0		00H

表3-6 拡張SFR (2nd SFR) 一覧 (6/8)

アドレス	特殊機能レジスタ(SFR)名称) 名称 略 号		R/W	操作可能ビット範囲			リセット時
					1ビット	8ビット	16ビット	
F02F0H	フラッシュ・メモリCRC制御レジスタ	CRC0CTL		R/W	0	0	_	00H
F02F2H	フラッシュ・メモリCRC演算結果レジスタ	PGCRC	:L	R/W	_	ı	0	0000H
F02FAH	CRCデータ・レジスタ	CRCD		R/W	_	ı	0	0000H
F0300H	LCDポート・ファンクション・レジスタ0	PFSEG	0	R/W	0	0	_	F0H
F0301H	LCDポート・ファンクション・レジスタ1	PFSEG	1	R/W	0	0	_	FFH
F0302H	LCDポート・ファンクション・レジスタ2	PFSEG:	2	R/W	0	0	_	FFH
F0303H	LCDポート・ファンクション・レジスタ3	PFSEG	3	R/W	0	0	_	FFH
F0304H	LCDポート・ファンクション・レジスタ4	PFSEG	4	R/W	0	0	_	FFH
F0305H	LCDポート・ファンクション・レジスタ5	PFSEG	5	R/W	0	0	_	FFH
F0308H	LCD入力切り替え制御レジスタ	ISCLCD)	R/W	0	0	_	00H
F0310H	時計誤差補正レジスタ	SUBCU	D	R/W	_	-	0	0020H ^注
F0312H	周波数測定カウント・レジスタL	FMCRL		R	_	ı	0	0000H
F0314H	周波数測定カウント・レジスタH	FMCRH		R	_	ı	0	0000H
F0316H	周波数測定コントロール・レジスタ	FMCTL		R/W	0	ı	_	00H
F0330H	バックアップ電源切り替えコントロール・	BUPCT	L0	R/W	0	0	_	00H
	レジスタ0							
FF340H	コンパレータ・モード設定レジスタ	COMPMDR		R/W	0	0	_	00H
FF341H	コンパレータ・フィルタ制御レジスタ	COMPFIR		R/W	0	0	_	00H
FF342H	コンパレータ出力制御レジスタ	COMPOCR		R/W	0	0	_	00H
F0350H	8ビット・インターバル・タイマ・コンペア・	TRTC	TRTC	R/W	_	0	0	FFH
	レジスタ00	MP00	MP0					
F0351H	8ビット・インターバル・タイマ・コンペア・	TRTC		R/W	_	0		FFH
	レジスタ01	MP01						
F0352H	8ビット・インターバル・タイマ制御レジスタ0	TRTCR	0	R/W	0	0	_	00H
F0353H	8ビット・インターバル・タイマ分周レジスタ0	TRTMD	0	R/W	_	0	_	00H
F0358H	8ビット・インターバル・タイマ・コンペア・	TRTC	TRTC	R/W	_	0	0	FFH
	レジスタ10	MP10	MP1					
F0359H	8ビット・インターバル・タイマ・コンペア・	TRTC		R/W	_	0		FFH
	レジスタ11	MP11						
F035AH	8ビット・インターバル・タイマ制御レジスタ1	TRTCR1		R/W	0	0	_	00H
F035BH	8ビット・インターバル・タイマ分周レジスタ1	TRTMD	1	R/W	_	0	_	00H
F03A0H	IrDAコントロール・レジスタ	IRCR		R/W	0	0	_	00H
F03B0H	温度センサ・コントロール・テスト・レジスタ	TMPCT	L	R/W	0	0	_	00H

注 パワーオン・リセットによるリセット時のみ初期化されます。

表3-6 拡張SFR (2nd SFR) 一覧 (7/8)

アドレス	アドレス 特殊機能レジスタ(SFR)名称 略 号		R/W	操作	可能ビット	・範囲	リセット時	
					1ビット	8ビット	16ビット	
F03C0H	ΔΣΑ/Dコンバータ・モード・レジスタ	DSADM	IR	R/W	_	_	0	0000H
F03C2H	ΔΣΑ/Dコンバータ・ゲイン・コントロール・ レジスタ0	DSADG	iCR0	R/W	_	0	_	00H
F03C3H	ΔΣΑ/Dコンバータ・ゲイン・コントロール・ レジスタ1	DSADG	iCR1	R/W	_	0	_	00H
F03C5H	ΔΣΑ/DコンバータHPFコントロール・レジスタ	DSADH	PFCR	R/W	_	0	_	00H
F03C6H	ΔΣA/Dコンバータ位相コントロール・レジスタ0	DSADP	HCR0	R/W	_	ı	0	0000H
F03C8H	ΔΣA/Dコンバータ位相コントロール・レジスタ1	DSADP	HCR1	R/W	_	ı	0	0000H
F03D0H	ΔΣΑ/Dコンバータ変換結果レジスタ0L	DSAD CR0L	DSAD CR0	R	_	0	0	00H
F03D1H	ΔΣΑ/Dコンバータ変換結果レジスタ0M	DSAD CR0M		R	_	0		00H
F03D2H	ΔΣΑ/Dコンバータ変換結果レジスタ0H	DSADC	R0H	R	_	0	_	00H
F03D4H	ΔΣΑ/Dコンバータ変換結果レジスタ1L	DSAD CR1L	DSAD CR1	R	_	0	0	00H
F03D5H	ΔΣΑ/Dコンバータ変換結果レジスタ1M	DSAD CR1M		R	_	0		00H
F03D6H	ΔΣΑ/Dコンバータ変換結果レジスタ1H	DSADC	R1H	R	_	0	_	00H
F03D8H	ΔΣΑ/Dコンバータ変換結果レジスタ2L	DSAD CR2L	DSAD CR2	R	_	0	0	00H
F03D9H	ΔΣΑ/Dコンバータ変換結果レジスタ2M	DSAD CR2M		R	_	0		00H
F03DAH	ΔΣΑ/Dコンバータ変換結果レジスタ2H	DSADC	R2H	R	_	0	_	00H
F03DCH	ΔΣΑ/Dコンバータ変換結果レジスタ3L	DSAD CR3L	DSAD CR3	R	_	0	0	00H
F03DDH	ΔΣΑ/Dコンバータ変換結果レジスタ3M	DSAD CR3M		R	_	0		00H
F03DEH	ΔΣΑ/Dコンバータ変換結果レジスタ3H	DSADO	R3H	R	_	0	_	00H
F0400H	LCD表示データ・メモリ0	SEG0		R/W	_	0	_	00H
F0401H	LCD表示データ・メモリ1	SEG1		R/W	_	0	_	00H
F0402H	LCD表示データ・メモリ2	SEG2		R/W	_	0	_	00H
F0403H	LCD表示データ・メモリ3	SEG3		R/W	_	0	_	00H
F0404H	LCD表示データ・メモリ4	SEG4		R/W	_	0	_	00H
F0405H	LCD表示データ・メモリ5	SEG5		R/W	_	0	_	00H
F0406H	LCD表示データ・メモリ6	SEG6		R/W	_	0	_	00H
F0407H	LCD表示データ・メモリ7	SEG7		R/W	_	0	_	00H
F0408H	LCD表示データ・メモリ8	SEG8	,	R/W	_	0	_	00H
F0409H	LCD表示データ・メモリ9	SEG9		R/W		0		00H

表3-6 拡張SFR (2nd SFR) 一覧 (8/8)

アドレス	特殊機能レジスタ(SFR)名称 略 号		R/W	操作	可能ビット	・範囲	リセット時	
					1ビット	8ビット	16ビット	
F040AH	LCD表示データ・メモリ10	SEG10		R/W	_	0	_	00H
F040BH	LCD表示データ・メモリ11	SEG11		R/W	_	0	_	00H
F040CH	LCD表示データ・メモリ12	SEG12		R/W	_	0	_	00H
F040DH	LCD表示データ・メモリ13	SEG13		R/W	_	0	_	00H
F040EH	LCD表示データ・メモリ14	SEG14		R/W	_	0	_	00H
F040FH	LCD表示データ・メモリ15	SEG15		R/W	_	0	_	00H
F0410H	LCD表示データ・メモリ16	SEG16		R/W	_	0	_	00H
F0411H	LCD表示データ・メモリ17	SEG17		R/W	_	0	_	00H
F0412H	LCD表示データ・メモリ18	SEG18		R/W	_	0	_	00H
F0413H	LCD表示データ・メモリ19	SEG19		R/W	_	0	_	00H
F0414H	LCD表示データ・メモリ20	SEG20		R/W	_	0	_	00H
F0415H	LCD表示データ・メモリ21	SEG21		R/W	_	0	_	00H
F0416H	LCD表示データ・メモリ22	SEG22		R/W	_	0	_	00H
F0417H	LCD表示データ・メモリ23	SEG23		R/W	_	0	_	00H
F0418H	LCD表示データ・メモリ24	SEG24		R/W	_	0	_	00H
F0419H	LCD表示データ・メモリ25	SEG25		R/W	_	0	_	00H
F041AH	LCD表示データ・メモリ26	SEG26		R/W	_	0	_	00H
F041BH	LCD表示データ・メモリ27	SEG27		R/W	_	0	_	00H
F041CH	LCD表示データ・メモリ28	SEG28		R/W	_	0	_	00H
F041DH	LCD表示データ・メモリ29	SEG29		R/W	_	0	_	00H
F041EH	LCD表示データ・メモリ30	SEG30		R/W	_	0	_	00H
F041FH	LCD表示データ・メモリ31	SEG31		R/W	_	0	_	00H
F0420H	LCD表示データ・メモリ32	SEG32		R/W	_	0	_	00H
F0421H	LCD表示データ・メモリ33	SEG33		R/W	_	0	_	00H
F0422H	LCD表示データ・メモリ34	SEG34		R/W	_	0	_	00H
F0423H	LCD表示データ・メモリ35	SEG35		R/W	_	0	_	00H
F0424H	LCD表示データ・メモリ36	SEG36		R/W	-	0	-	00H
F0425H	LCD表示データ・メモリ37	SEG37		R/W	_	0	_	00H
F0426H	LCD表示データ・メモリ38	SEG38		R/W	_	0	_	00H
F0427H	LCD表示データ・メモリ39	SEG39		R/W	_	0	_	00H
F0428H	LCD表示データ・メモリ40	SEG40		R/W	_	0	_	00H
F0429H	LCD表示データ・メモリ41	SEG41	•	R/W	_	0	_	00H
F0540H	8ビット・インターバル・タイマ・カウンタ・	TRT00	TRT0	R	_	0	0	00H
	レジスタ00							
F0541H	8ビット・インターバル・タイマ・カウンタ・	TRT01		R	_	0		00H
	レジスタ01							
F0548H	8ビット・インターバル・タイマ・カウンタ・	TRT10	TRT1	R	_	0	0	00H
	レジスタ10]					
F0549H	8ビット・インターバル・タイマ・カウンタ・	TRT11		R	_	0		00H
	レジスタ1							

備考 SFR領域のSFRについては、表3-5 SFR-覧を参照してください。


3.3 命令アドレスのアドレッシング

3.3.1 レラティブ・アドレッシング

【機 能】

プログラム・カウンタ (PC) の値 (次に続く命令の先頭アドレス) に対し、命令語に含まれるディスプレースメント値 (符号付きの補数データ: -128~+127または-32768~+32767) を加算した結果を、プログラム・カウンタ (PC) に格納し分岐先プログラム・アドレスを指定するアドレッシングです。レラティブ・アドレッシングは分岐命令のみに適用されます。

図3-11 レラティブ・アドレッシングの概略



3.3.2 イミーディエト・アドレッシング

【機 能】

命令語中のイミーディエト・データをプログラム・カウンタに格納し、分岐先プログラム・アドレスを指 定するアドレッシングです。

イミーディエト・アドレッシングには20ビットのアドレスを指定するCALL !!addr20 / BR !!addr20と、16ビットのアドレスを指定するCALL !addr16 / BR !addr16があります。16ビット・アドレスを指定する場合は上位4ビットには0000が入ります。

図3-12 CALL !!addr20/BR !!addr20の例





図3-13 CALL!addr16/BR!addr16の例




3.3.3 テーブル・インダイレクト・アドレッシング

【機 能】

命令語中の5ビット・イミーディエト・データによりCALLTテーブル領域(0080H-00BFH)内のテーブル・アドレスを指定し、その内容とそれに続くアドレスの内容を16ビット・データとしてプログラム・カウンタ(PC)に格納し、プログラム・アドレスを指定するアドレッシングです。テーブル・インダイレクト・アドレッシングはCALLT命令にのみ適用されます。

RL78マイクロコントローラでは、00000H-0FFFFHの64 Kバイト空間のみ分岐可能です。

図3-14 テーブル・インダイレクト・アドレッシングの概略




3.3.4 レジスタ・ダイレクト・アドレッシング

【機 能】

命令語で指定されるカレント・レジスタ・バンク内の汎用レジスタ・ペア(AX/BC/DE/HL)とCSレジスタの内容を20ビット・データとしてプログラム・カウンタ(PC)に格納し、プログラム・アドレスを指定するアドレッシングです。レジスタ・ダイレクト・アドレッシングはCALL AX / BC / DE / HLとBR AX命令にのみ適用されます。

図3-15 レジスタ・ダイレクト・アドレッシングの概略



3.4 処理データ・アドレスに対するアドレッシング

3.4.1 インプライド・アドレッシング


【機 能】

アキュムレータなどの特別な機能を与えられたレジスタをアクセスする命令は、命令語中にはレジスタ指定フィールドを持たず命令語で直接指定します。

【オペランド形式】

インプライド・アドレッシングはMULU Xのみに適用されます。

図3-16 インプライド・アドレッシングの概略




3.4.2 レジスタ・アドレッシング

【機 能】

汎用レジスタをオペランドとしてアクセスするアドレッシングです。8ビット・レジスタを指定する場合は 命令語の3ビット、16ビット・レジスタを指定する場合は命令語の2ビットによりレジスタが選択されます。

表現形式	記述方法
r	X, A, C, B, E, D, L, H
rp	AX, BC, DE, HL

図3-17 レジスタ・アドレッシングの概略



3.4.3 ダイレクト・アドレッシング

【機 能】

命令語中のイミーディエト・データがオペランド・アドレスとなり、対象となるアドレスを直接指定する アドレッシングです。

【オペランド形式】

表現形式	記述方法
!addr16	ラベルまたは16ビット・イミーディエト・データ
	(F0000H-FFFFFH空間のみ指定可能)
ES:!addr16	ラベルまたは16ビット・イミーディエト・データ
	(ESレジスタにて上位4ビット・アドレス指定)

図3-18 !addr16の例





図3-19 ES:!addr16の例



②16ビットのアドレスで①で指定したX0000H~XFFFFHの 領域のターゲット・メモリを指し示します。 (ミラー領域以外の固定データアクセスに使います。)

3.4.4 ショート・ダイレクト・アドレッシング


【機 能】

命令語中の8ビット・データで対象となるアドレスを直接指定するアドレッシングです。このアドレッシングが適用されるのはFFE20H-FFF1FHの空間に限られます。

【オペランド形式】

表現形式	記述方法
SADDR	ラベルまたはFFE20H-FFF1FHのイミーディエト・データまたは0FE20H-0FF1FHのイミー
	ディエト・データ
	(FFE20H-FFF1FH空間のみ指定可能)
SADDRP	ラベルまたはFFE20H-FFF1FHのイミーディエト・データまたは0FE20H-0FF1FHのイミー
	ディエト・データ(偶数アドレスのみ)
	(FFE20H-FFF1FH空間のみ指定可能)

図3-20 ショート・ダイレクト・アドレッシングの概略



備考 SADDR, SADDRPは、(実アドレスの上位4ビット・アドレスを省略した)16ビットのイミーディエト・データでFE20H-FF1FHの値を記述することができます。また、20ビットのイミーディエト・データでFFE20H-FFF1FHの値を記述することもできます。

ただし、どちらの形式で書いても、メモリはFFE20H-FFF1FH空間のアドレスが指定されます。


3.4.5 SFRアドレッシング

【機 能】

命令語中の8ビット・データで対象となるSFRアドレスを直接指定するアドレッシングです。このアドレッシングが適用されるのはFFF00H-FFFFHの空間に限られます。

表現形式	記述方法
SFR	SFRレジスタ名
SFRP	16ビット操作可能なSFRレジスタ名(偶数アドレス)

図3-21 SFRアドレッシングの概略



3.4.6 レジスタ・インダイレクト・アドレッシング

【機 能】

命令語で指定されたレジスタ・ペアの内容がオペランド・アドレスになり、対象となるアドレスを指定するアドレッシングです。

表現形式	記述方法
_	[DE], [HL]
	(F0000H-FFFFFH空間のみ指定可能)
_	ES:[DE], ES:[HL]
	(ESレジスタにて上位4ビット・アドレス指定)

図3-22 [DE], [HL]の例





図3-23 ES:[DE], ES:[HL]の例



3.4.7 ベースト・アドレッシング

【機 能】

命令語で指定されるレジスタ・ペアの内容または16ビットのイミーディエト・データをベース・アドレスとし、8ビット・イミーディエト・データまたは16ビット・イミーディエト・データをオフセット・データとしてベース・アドレスに加算した結果で、対象となるアドレスを指定するアドレッシングです。

表現形式	記述方法
_	[HL+byte], [DE + byte], [SP + byte]
	(F0000H-FFFFFH空間のみ指定可能)
_	word[B], word[C]
	(F0000H-FFFFFH空間のみ指定可能)
_	word[BC]
	(F0000H-FFFFFH空間のみ指定可能)
_	ES:[HL+byte], ES:[DE + byte]
	(ESレジスタにて上位4ビット・アドレス指定)
_	ES:word[B], ES:word[C]
	(ESレジスタにて上位4ビット・アドレス指定)
_	ES:word[BC]
	(ESレジスタにて上位4ビット・アドレス指定)

図3-24 [SP+byte]の例




図3-25 [HL+byte], [DE+byte]の例




図3-26 word[B], word[C]の例




図3-27 word[BC]の例






図3-28 ES:[HL+byte], ES:[DE+byte]の例




- ③で示したbyteで配列中のオフセットを指定することで、 ターゲット・メモリを指し示します。

図3-29 ES:word[B], ES:word[C]の例



- ②①で指定された64Kバイト空間でのデータ配列word(の先 頭アドレス)を指定します。
- ③で示したレジスタで配列中のオフセットを指定することで, ターゲット・メモリを指し示します。

図3-30 ES:word[BC]の例



- ②①で指定された64Kバイト空間でのデータ配列word(の先 頭アドレス)を指定します。
- ③で示したレジスタ・ペアで配列中のオフセットを指定するこ とで、ターゲット・メモリを指し示します。

3.4.8 ベースト・インデクスト・アドレッシング

【機 能】

命令語で指定されるレジスタ・ペアの内容をベース・アドレスとし、同様に命令語で指定されるBレジスタ またはCレジスタの内容をオフセット・アドレスとしてベース・アドレスに加算した結果で、対象となるア ドレスを指定するアドレッシングです。

【オペランド形式】

表現形式	記述方法
_	[HL+B], [HL+C]
	(F0000H-FFFFFH空間のみ指定可能)
_	ES:[HL+B], ES:[HL+C]
	(ESレジスタにて上位4ビット・アドレス指定)

図3-31 [HL+B], [HL+C]の例





図3-32 ES:[HL+B], ES:[HL+C]の例



で、ターゲット・メモリを指し示します。

3.4.9 スタック・アドレッシング

【機 能】

スタック・ポインタ (SP) の値によりスタック領域を間接的に指定するアドレッシングです。PUSH, POP, サブルーチン・コール, リターン命令の実行時, および割り込み要求発生によるレジスタの退避/復帰時に自動的に用いられます。

スタック領域は内部RAM上にだけ設定できます。

【オペランド形式】

表現形式	記述方法
_	PUSH PSW AX/BC/DE/HL
	POP PSW AX/BC/DE/HL
	CALL/CALLT
	RET
	BRK
	RETB
	(割り込み要求発生)
	RETI

各スタック動作によって退避/復帰されるデータは図3-33~図3-38のようになります。

PUSH rp (1) **2** 1 SP SP-1 スタック 命令コード rpの上位バイト 領域 3 SP-2▼ rpの下位バイト 2 OP-code SP r:p F0000H ①スタックアドレシングを指定します。 ②で指定されたレジスタ・ペアの上位バイトがSP-1番地、 下位バイトがSP-2番地に格納されます。 ③SPの値が-2されます。 メモリ (rp→PSWならSP-1にPSWの値が格納、SP-2は0になります)

図3-33 PUSH rpの例

図3-34 POPの例





図3-35 CALL, CALLTの例



③SPの値が-4されます。

図3-36 RETの例






図3-37 割り込み, BRKの例



- ②SP-1番地にはPSWの値が、SP-2番地にはPC19-16の値が、SP-3番地にはPC15-8の値が、SP-4番地にはPC7-0の値が格納されます。
- ③SPの値が-4されます。

図3-38 RETI, RETBの例



- ②SP番地の内容がPC7-0に、SP+1番地の内容がPC15-8に、 SP+2番地の内容がPC19-16に、SP+3番地の内容がPSW 格納されます。
- ③SPの値が+4されます。

RL78/I1B 第4章 ポート機能

第4章 ポート機能

4.1 ポートの機能

RL78/I1Bは、デジタル入出力ポートを備えており、多様な制御を行うことができます。

また、デジタル入出力ポートとしての機能以外に、各種兼用機能を備えています。兼用機能については、第2章 端子機能を参照してください。

4.2 ポートの構成

ポートは、次のハードウエアで構成しています。

表4-1 ポートの構成

項目	構成
制御レジスタ	ポート・モード・レジスタ(PM0-PM8, PM12)
	ポート・レジスタ(P0-P8, P12, P13)
	プルアップ抵抗オプション・レジスタ(PU0, PU1, PU3-PU5, PU7, PU8, PU12)
	ポート入力モード・レジスタ(PIM0, PIM1, PIM8)
	ポート出力モード・レジスタ(POM0, POM1, POM8)
	A/Dポート・コンフィギュレーション・レジスタ(ADPC)
	周辺I/Oリダイレクション・レジスタ(PIOR)
	グローバル・デジタル・インプット・ディスエーブル・レジスタ(GDIDIS)
	LCDポート・ファンクション・レジスタ(PFSEG0-PFSEG5)
	LCD入力切り替え制御レジスタ (ISCLCD)
ポート	・80ピン製品:
	合計:53本(CMOS入出力:44本(N-ch O.D.入出力[Vpp耐圧]:13本),CMOS入力:5本,CMOS
	出力: 1本, N-chオープン・ドレイン入出力[6 V耐圧]: 3本)
	・100ピン製品:
	合計:69本(CMOS入出力:60本(N-ch O.D.入出力[Vpp耐圧]:13本),CMOS入力:5本,CMOS
	出力: 1本, N-chオープン・ドレイン入出力[6 V耐圧]: 3本)
プルアップ抵抗	・80ピン製品:合計:40本
	・100ピン製品:合計:54本

4. 2. 1 ポート0

出カラッチ付き入出カポートです。ポート・モード・レジスタ0 (PM0) により1ビット単位で入力モード/出力モードの指定ができます。P00-P07端子を入力ポートとして使用する場合は、プルアップ抵抗オプション・レジスタ0 (PU0) により1ビット単位で内蔵プルアップ抵抗を使用できます。

P00, P03, P05, P6端子の入力は、ポート入力モード・レジスタ0 (PIM0) の設定により1ビット単位で通常入力バッファンTTL入力バッファの指定ができます。

P01-P07端子の出力は、ポート出力モード・レジスタ0(POM0)により1ビット単位でN-chオープン・ドレイン出力(Vpp耐圧)に設定可能です。

また、兼用機能としてプログラミングUARTの送受信、IrDA用送信、シリアル・インタフェースのデータ入出力、クロック出力、タイマの入出力、外部割り込み要求入力、コンパレータ出力があります。80ピン製品はLCDコントローラ/ドライバのセグメント出力があります。

リセット信号の発生により、入力モードになります。80ピン製品はP00、P01端子は入力モード、P02-P07端子はデジタル入力無効^注になります。

注 デジタル入力無効とは、デジタル出力、デジタル入力、LCD出力のいずれも無効な状態を示します。

4. 2. 2 ポート1

出カラッチ付き入出カポートです。ポート・モード・レジスタ1 (PM1) により1ビット単位で入力モード/出力モードの指定ができます。P10-P17端子を入力ポートとして使用する場合は、プルアップ抵抗オプション・レジスタ1 (PU1) により1ビット単位で内蔵プルアップ抵抗を使用できます。

P15, P16端子の入力は、ポート入力モード・レジスタ1 (PIM1) の設定により1ビット単位で通常入力バッファンTTL入力バッファの指定ができます。

P15-P17端子の出力は、ポート出力モード・レジスタ1 (POM1) により1ビット単位でN-chオープン・ドレイン出力(Vpp耐圧) に設定可能です。

また、兼用機能としてシリアル・インタフェースのデータ入出力、クロック入出力、LCDコントローラ/ドライバのセグメント出力があります。

リセット信号の発生により、デジタル入力無効^注になります。

注 デジタル入力無効とは、デジタル出力、デジタル入力、LCD出力のいずれも無効な状態を示します。

4. 2. 3 ポート2

出力ラッチ付き入出力ポートです。ポート・モード・レジスタ2 (PM2) により1ビット単位で入力モード/ 出力モードの指定ができます。

また、兼用機能としてA/Dコンバータのアナログ入力、A/Dコンバータの+側基準電圧入力、A/Dコンバータの一側基準電圧入力、コンパレータのリファレンス電圧入力、コンパレータのアナログ電圧入力があります。

P20/ANIO-P25/ANI5をデジタル入出力として使用する場合は、A/Dポート・コンフィギュレーション・レジスタ (ADPC)で"デジタル入出力"に設定して、上位ビットから使用してください。

P20/ANIO-P25/ANI5をアナログ入力として使用する場合は、A/Dポート・コンフィギュレーション・レジスタ (ADPC) でアナログ入力に、かつPM2レジスタで入力モードに設定して、下位ビットから使用してください。 リセット信号の発生により、アナログ入力になります。

表4-2 ANIO/P21, ANI1/P20端子機能の設定

ADPCレジスタ	PM2レジスタ	ADSレジスタ	P20/AVREFP/ANI0, P21/AVREFM/ANI1, P22/ANI2/IVCMP0/IVREF1, P23/ANI3/IVCMP1/IVREF0, P24/ANI4,
			P25/ANI5端子
デジタル入出力選択	入力モード	×	デジタル入力
	出力モード	×	デジタル出力
アナログ入力選択	入力モード	ANI選択	アナログ入力(変換対象)
			(ANI0-ANI5端子使用時)
		ANI非選択	アナログ入力(非変換対象)
			(IVCMPn, IVREFn端子使用時)
	出力モード	ANI選択	設定禁止
		ANI非選択	

備考 × : don't care

4. 2. 4 ポート3

出カラッチ付き入出カポートです。ポート・モード・レジスタ3 (PM3) により1ビット単位で入力モード/ 出力モードの指定ができます。P30-P37端子を入力ポートとして使用する場合は、プルアップ抵抗オプション・レジスタ3 (PU3) により1ビット単位で内蔵プルアップ抵抗を使用できます。

また、兼用機能としてクロック出力/ブザー出力、タイマの入出力、LCDコントローラ/ドライバのセグメント出力があります。

リセット信号の発生により、デジタル入力無効注になります。

注 デジタル入力無効とは、デジタル出力、デジタル入力、LCD出力のいずれも無効な状態を示します。

4. 2. 5 ポート4

出カラッチ付き入出カポートです。ポート・モード・レジスタ4 (PM4) により1ビット単位で入力モード/ 出力モードの指定ができます。P40-P44端子を入力ポートとして使用する場合は、プルアップ抵抗オプション・レジスタ4 (PU4) により1ビット単位で内蔵プルアップ抵抗を使用できます。

また、兼用機能として外部割り込み要求入力、クロック出力/ブザー出力、タイマ入出力、フラッシュ・メモリ・プログラマ/デバッガ用のデータ入出力があります。

リセット信号の発生により、入力モードになります。

4. 2. 6 ポート5

出カラッチ付き入出カポートです。ポート・モード・レジスタ5 (PM5) により1ビット単位で入力モード/ 出力モードの指定ができます。P50-P57端子を入力ポートとして使用する場合は、プルアップ抵抗オプション・レジスタ5 (PU5) により1ビット単位で内蔵プルアップ抵抗を使用できます。

また、兼用機能としてLCDコントローラ/ドライバのセグメント出力があります。

リセット信号の発生により、デジタル入力無効^注になります。

注 デジタル入力無効とは、デジタル出力、デジタル入力、LCD出力のいずれも無効な状態を示します。

4.2.7 ポート6

出力ラッチ付き入出力ポートです。ポート・モード・レジスタ6 (PM6) により1ビット単位で入力モード/ 出力モードの指定ができます。

P60, P61, P62端子の出力は、N-chオープン・ドレイン出力(6 V耐圧)です。

また、兼用機能としてシリアル・インタフェースのデータ入出力、クロック入出力、タイマの入出力、リアルタイム・クロックの補正クロック出力があります。

リセット信号の発生により、入力モードになります。

4. 2. 8 ポート7

出カラッチ付き入出カポートです。ポート・モード・レジスタ7 (PM7) により1ビット単位で入力モード/ 出力モードの指定ができます。P70-P77端子を入力ポートとして使用する場合は、プルアップ抵抗オプション・レジスタ7 (PU7) により1ビット単位で内蔵プルアップ抵抗を使用できます。

また、兼用機能としてLCDコントローラ/ドライバのセグメント出力、外部割り込み要求入力があります。 リセット信号の発生により、デジタル入力無効^注になります。

注 デジタル入力無効とは、デジタル出力、デジタル入力、LCD出力のいずれも無効な状態を示します。

4. 2. 9 ポート8

出カラッチ付き入出カポートです。ポート・モード・レジスタ8 (PM8) により1ビット単位で入力モード/出力モードの指定ができます。P80-P85端子を入力ポートとして使用する場合は、プルアップ抵抗オプション・レジスタ8 (PU8) により1ビット単位で内蔵プルアップ抵抗を使用できます。

P81端子の入力は、ポート入力モード・レジスタ8(PIM8)の設定により1ビット単位で通常入力バッファ/TTL入力バッファの指定ができます。

P80-P82端子の出力は、ポート出力モード・レジスタ8 (POM8) により1ビット単位でN-chオープン・ドレイン出力 (Vpo耐圧) に設定可能です。

また、兼用機能としてシリアル・インタフェースのデータ入出力、クロック出力、LCDコントローラ/ドライバのセグメント出力があります。

リセット信号の発生により、デジタル入力無効^注になります。

注 デジタル入力無効とは、デジタル出力、デジタル入力、LCD出力のいずれも無効な状態を示します。

4. 2. 10 ポート12

P125-P127は出力ラッチ付き入出力ポートです。ポート・モード・レジスタ12 (PM12) により、1ビット単位で入力モード/出力モードの指定ができます。P125-P127端子を入力ポートとして使用する場合、プルアップ抵抗オプション・レジスタ12 (PU12) により内蔵プルアップ抵抗を使用できます。

P121-P124は4ビットの入力専用ポートです。

また兼用機能としてメイン・システム・クロック用発振子接続、サブシステム・クロック用発振子接続、メイン・システム・クロック用外部クロック入力、サブシステム・クロック用外部クロック入力、LCDコントローラ/ドライバ用コンデンサ接続、LCD駆動用電圧端子、外部割り込み要求入力、タイマの入出力があります。

リセット信号の発生により、P121-P124が入力モードになります。P125-P127がデジタル入力無効^注になります。

注 デジタル入力無効とは、デジタル出力、デジタル入力、LCD出力のいずれも無効な状態を示します。


4. 2. 11 ポート13

P130は出カラッチ付き1ビット出力専用ポートです。P137は1ビット入力専用ポートです。

P130は出力モード、P137は入力モードに固定されています。

また兼用機能としてリアルタイム・クロックの補正クロック出力、外部割り込み要求入力があります。

備考 リセットがかかるとP130はロウ・レベルを出力するため、リセットがかかる前にP130をハイ・レベル出力にした場合、P130からの出力をCPUのリセット信号として疑似的に出力するという使い方ができます。



4.3 ポート機能を制御するレジスタ

ポートは、次のレジスタで制御します。

- ・ポート・モード・レジスタ (PMxx)
- ・ポート・レジスタ (Pxx)
- ・プルアップ抵抗オプション・レジスタ(PUxx)
- ・ポート入力モード・レジスタ(PIMx)
- ・ポート出力モード・レジスタ (POMx)
- ・A/Dポート・コンフィギュレーション・レジスタ(ADPC)
- ・周辺I/Oリダイレクション・レジスタ (PIOR)
- ・グローバル・デジタル・インプット・ディスエーブル・レジスタ(GDIDIS)
- ・LCDポート・ファンクション・レジスタ(PFSEG0-PFSEG5)
- ・LCD入力切り替え制御レジスタ (ISCLCD)
- 注意 製品によって、搭載しているレジスタとビットは異なります。各製品に搭載しているレジスタとビットについては、表4-3を参照してください。また、搭載していないビットには必ず初期値を設定してください。

表4-3 各製品で搭載しているPMxx, Pxx, PUxx, PIMxx, POMxxレジスタとそのビット (1/3)

				ビット名			80	100
ポート		PMxx	Pxx	PUxx	PIMxx	POMxx	ピン	ピン
		レジスタ	レジスタ	レジスタ	レジスタ	レジスタ		
ポート0	0	PM00	P00	PU00	PIM00	1	0	0
	1	PM01	P01	PU01	_	POM01	0	0
	2	PM02	P02	PU02	_	POM02	0	0
	3	PM03	P03	PU03	PIM03	POM03	0	0
	4	PM04	P04	PU04	_	POM04	0	0
	5	PM05	P05	PU05	PIM05	POM05	0	0
	6	PM06	P06	PU06	PIM06	POM06	0	0
	7	PM07	P07	PU07	_	POM07	0	0
ポート1	0	PM10	P10	PU10	_	_	0	0
	1	PM11	P11	PU11	_	-	0	0
	2	PM12	P12	PU12	_	_	0	0
	3	PM13	P13	PU13	_	_	0	0
	4	PM14	P14	PU14	_	-	0	0
	5	PM15	P15	PU15	PIM15	POM15	0	0
	6	PM16	P16	PU16	PIM16	POM16	0	0
	7	PM17	P17	PU17	_	POM17	0	0
ポート2	0	PM20	P20	1	_	1	0	0
	1	PM21	P21	1	_	1	0	0
	2	PM22	P22	1	_	1	0	0
	3	PM23	P23	1	_	1	0	0
	4	PM24	P24	ı	-	ı	ı	0
	5	PM25	P25	ı	1	ı	ı	0
	6	_	1	1	_	1	ı	1
	7	_	ı	ı	-	ı	ı	ı
ポート3	0	PM30	P30	PU30	_	_	0	0
	1	PM31	P31	PU31	_	_	0	0
	2	PM32	P32	PU32	_	_	0	0
	3	PM33	P33	PU33	_	_	0	0
	4	PM34	P34	PU34	_	_	_	0
	5	PM35	P35	PU35	_	_	_	0
	6	PM36	P36	PU36	_		_	0
	7	PM37	P37	PU37	_	_	_	0

表4-3 各製品で搭載しているPMxx, Pxx, PUxx, PIMxx, POMxxレジスタとそのビット (2/3)

				ビット名			80	100
ポート		PMxx	Pxx	PUxx	PIMxx	POMxx	ピン	ピン
		レジスタ	レジスタ	レジスタ	レジスタ	レジスタ		
ポート4	0	PM40	P40	PU40	_	_	0	0
	1	PM41	P41	PU41	-	_	0	0
	2	PM42	P42	PU42	ı	_	0	0
	3	PM43	P43	PU43	-	_	0	0
	4	PM44	P44	PU44	1	_	0	0
	5	_	_	_	_	_	_	-
	6	_	_	_	_	_	_	-
	7	_	_	_	_	_	_	_
ポート5	0	PM50	P50	PU50	ı	_	-	0
	1	PM51	P51	PU51	-	_	1	0
	2	PM52	P52	PU52	1	_	-	0
	3	PM53	P53	PU53	I	_	ı	0
	4	PM54	P54	PU54	_	_	_	0
	5	PM55	P55	PU55	-	_	-	0
	6	PM56	P56	PU56	ı	_	-	0
	7	PM57	P57	PU57	I	_	ı	0
ポート6	0	PM60	P60	_	_	_	0	0
	1	PM61	P61	_	_	_	0	0
	2	PM62	P62	_	_	_	0	0
	3	_	_	_	_	_	_	_
	4	_	_	_	_	_	_	_
	5	_	_	_	_	_	_	-
	6	_	_	_	_	_	_	_
	7	_	ı	1	ı	_	-	ı
ポート7	0	PM70	P70	PU70	_	_	0	0
	1	PM71	P71	PU71	_	_	0	0
	2	PM72	P72	PU72	_	_	0	0
	3	PM73	P73	PU73	1	_	0	0
	4	PM74	P74	PU74	_	_	0	0
	5	PM75	P75	PU75	_	_	0	0
	6	PM76	P76	PU76	_	_	0	0
	7	PM77	P77	PU77	_	_	0	0

表4-3 各製品で搭載しているPMxx, Pxx, PUxx, PIMxx, POMxxレジスタとそのビット (3/3)

				ビット名			80	100
ポート		PMxx	Pxx	PUxx	PIMxx	POMxx	ピン	ピン
		レジスタ	レジスタ	レジスタ	レジスタ	レジスタ		
ポート8	0	PM80	P80	PU80	_	POM80	0	0
	1	PM81	P81	PU81	PIM81	POM81	0	0
	2	PM82	P82	PU82	_	POM82	0	0
	3	PM83	P83	PU83	_	l	0	0
	4	PM84	P84	PU84	_	l	_	0
	5	PM85	P85	PU85	_	ı	-	0
	6	_	_	_	_	-	_	_
	7	_	_	_	_	_	_	_
ポート12	0	_	1	_	_	1	_	_
	1	_	P121	_	_	l	0	0
	2	_	P122	_	_	l	0	0
	3	_	P123	_	_	ı	0	0
	4	_	P124	_	_	1	0	0
	5	PM125	P125	PU125	_	-	0	0
	6	PM126	P126	PU126	_	-	0	0
	7	PM127	P127	PU127	_	_	0	0
ポート13	0	_	P130	_	_	_	0	0
	1	_	_	_	_	_	_	_
	2	_	_	_	_	_	_	_
	3	_	1	_	_	1	_	_
	4	_	_	_	_	_	_	_
	5	_	_	_	_	_	_	_
	6	_	_	_	_	_	_	_
	7	_	P137	_	_	-	0	0

4. 3. 1 ポート・モード・レジスタ (PMxx)

ポートの入力/出力を1ビット単位で設定するレジスタです。

ポート・モード・レジスタは、それぞれ1ビット・メモリ操作命令または8ビット・メモリ操作命令で設定します。

リセット信号の発生により、FFHになります。

ポート端子を兼用機能の端子として使用する場合、4.5 兼用機能使用時のレジスタの設定を参照し、設定してください。

図4-1 ポート・モード・レジスタのフォーマット

略号	7	6	5	4	3	2	1	0	アドレス	リセット時	R/W
PM0	PM07	PM06	PM05	PM04	PM03	PM02	PM01	PM00	FFF20H	FFH	R/W
									_		
PM1	PM17	PM16	PM15	PM14	PM13	PM12	PM11	PM10	FFF21H	FFH	R/W
			•					U.			
PM2	1	1	PM25	PM24	PM23	PM22	PM21	PM20	FFF22H	FFH	R/W
					l	<u>J</u>					
РМ3	PM37	PM36	PM35	PM34	PM33	PM32	PM31	PM30	FFF23H	FFH	R/W
						1]		
PM4	1	1	1	PM44	PM43	PM42	PM41	PM40	FFF24H	FFH	R/W
1 101-4	'	'	ı	1 10144	1 10143	1 10142	1 1014 1	1 10140	1112411	1111	17/77
D145	DMEZ	DMEO	DMEE	D1454	DMEO	D1450	D1454	D1450	l ======		D.044
PM5	PM57	PM56	PM55	PM54	PM53	PM52	PM51	PM50	FFF25H	FFH	R/W
		1	1		Ī			1	Ī		
PM6	1	1	1	1	1	PM62	PM61	PM60	FFF26H	FFH	R/W
									•		
PM7	PM77	PM76	PM75	PM74	PM73	PM72	PM71	PM70	FFF27H	FFH	R/W
									_		
PM8	1	1	PM85	PM84	PM83	PM82	PM81	PM80	FFF28H	FFH	R/W
									-		
PM12	PM127	PM126	PM125	1	1	1	1	1	FFF2CH	FFH	R/W
	PMmn				Pn	nn端子の入	出力モー	ドの選択			
							, 12 ; n = (
	0	出力モー	出力モード(出力バッファ・オン)								
	1	入力モー	ド (出力バ	ッファ・オ	ナフ)						

注意 搭載していないビットには必ず初期値を設定してください。

4. 3. 2 ポート・レジスタ (Pxx)

ポートの出力ラッチの値を設定するレジスタです。

リードする場合、入力モード時は端子レベルが、出力モード時はポートの出力ラッチの値が読み出されます^注。ポート・レジスタは、それぞれ1ビット・メモリ操作命令または8ビット・メモリ操作命令で設定します。リセット信号の発生により、00Hになります。

注 P20-P25をA/Dコンバータまたはコンパレータのアナログ入力機能として設定した場合、ポートを 入力モード時にリードすると端子レベルではなく常に0が読み出されます。

図4-2 ポート・レジスタのフォーマット

略号	7	6	5	4	3	2	1	0	アドレス	リセット時	R/W
P0	P07	P06	P05	P04	P03	P02	P01	P00	FFF00H	00H(出力ラッチ)	R/W
		1	1	ı	ı	ı	ī	1	•		
P1	P17	P16	P15	P14	P13	P12	P11	P10	FFF01H	00H(出力ラッチ)	R/W
		1	l	l	l	1			Í		
P2	0	0	P25	P24	P23	P22	P21	P20	FFF02H	00H(出カラッチ)	R/W
P3	P37	P36	P35	P34	P33	P32	P31	P30	FFF03H	00H(出力ラッチ)	D/M/
гэ	F31	F30	FJJ	F 34	FJJ	FJZ	F31	F30	FFF0311	0011 (шуууу)	IX/VV
P4	0	0	0	P44	P43	P42	P41	P40	FFF04H	00H(出力ラッチ)	R/W
									1		
P5	P57	P56	P55	P54	P53	P52	P51	P50	FFF05H	00H(出力ラッチ)	R/W
									•		
P6	0	0	0	0	0	P62	P61	P60	FFF06H	00H(出カラッチ)	R/W
		1	ı	ı	ı	ı		1	1		
P7	P77	P76	P75	P74	P73	P72	P71	P70	FFF07H	00H(出カラッチ)	R/W
DO	0	0	P85	P84	P83	DOO	D04	P80	FFF08H	0011 (1114= 1	DAA
P8	0	0	P85	P84	P83	P82	P81	P80	FFFU8H	00H(出力ラッチ)	R/VV
P12	P127	P126	P125	P124	P123	P122	P121	0	FFF0CH	不定	R/W ^注
		0	0		0				1	1.2	
P13	P137	0	0	0	0	0	0	P130	FFF0DH	不定	R/W ^注
		•	·	·	·		Į.	J.			
	Pmn	出	カデータσ)制御(出	 カモード時		入:	 カデータの	読み出し(入力モード時)	
	0	0を出力					ロウ・レ	ベルを入れ	ל		
	1	1を出力					ハイ・レ	ベルを入え	ל		

注 P121-P124, P137はRead Onlyです。

注意 搭載していないビットには必ず初期値を設定してください。

備考 m = 0-8, 12, 13; n = 0-7

4.3.3 プルアップ抵抗オプション・レジスタ (PUxx)

内蔵プルアップ抵抗を使用するか、しないかを設定するレジスタです。プルアップ抵抗オプション・レジスタで内蔵プルアップ抵抗の使用を指定した端子で、通常出力モード (POMmn = 0) かつ入力モード (PMmn = 1) に設定したビットにのみ、ビット単位で内部プルアップ抵抗が使用できます。出力モードに設定したビットは、プルアップ抵抗オプション・レジスタの設定にかかわらず、内蔵プルアップ抵抗は接続されません。兼用機能の出力端子として使用するときやアナログ設定 (ADPC = 1) にしている場合も同様です。

プルアップ抵抗オプション・レジスタは、1ビット・メモリ操作命令または8ビット・メモリ操作命令で設定します。

リセット信号の発生により、00H (PU4のみ01H) になります。

注意 PIMnレジスタがあるポートで、異電位デバイスからTTLバッファに入力する場合は、PUmn = 0を設定して、外部抵抗を介して異電位デバイスの電源にプルアップしてください。

略号 アドレス リセット時 R/W 1 0 PU07 PU05 PU02 PU0 PU06 PU04 PU03 PU01 PU00 F0030H 00H R/W PU1 PU17 PU16 PU15 PU14 PU13 PU12 PU11 PU10 F0031H 00H R/W PU37 PU36 PU32 PU30 F0033H PU3 PU35 PU34 PU33 PU31 00H R/W F0034H PU4 0 0 0 PU44 PU43 PU42 PU41 PU40 01H R/W PU5 PU57 PU56 PU55 PU54 PU53 PU52 PU51 PU50 F0035H 00H R/W PU77 PU76 PU75 PU74 PU73 PU72 PU71 PU70 F0037H PU7 00H R/W PU8 PU84 PU81 PU80 F0038H 0 0 **PU85 PU83** PU82 00H R/W PU12 PU127 PU126 PU125 F003CH 00H R/W 0 0 **PUmn** Pmnの内蔵プルアップ抵抗の選択

(m = 0, 1, 3-5, 7, 8, 12; n = 0-7)

図4-3 プルアップ抵抗オプション・レジスタのフォーマット

注意 搭載していないビットには必ず初期値を設定してください。

内蔵プルアップ抵抗を接続しない

内蔵プルアップ抵抗を接続する

0

4. 3. 4 ポート入力モード・レジスタ (PIMxx)

入力バッファを1ビット単位で設定するレジスタです。

異電位の外部デバイスとのシリアル通信などにTTL入力バッファを選択できます。

ポート入力モード・レジスタは、1ビット・メモリ操作命令または8ビット・メモリ操作命令で設定します。 リセット信号の発生により、00Hになります。

図4-4 ポート入力モード・レジスタのフォーマット

略号	7	6	5	4	3	2	1	0	アドレス	リセット時	R/W
PIM0	0	PIM06	PIM05	0	PIM03	0	0	PIM00	F0040H	00H	R/W
I								-	•		
PIM1	0	PIM16	PIM15	0	0	0	0	0	F0041H	00H	R/W
•									•		
PIM8	0	0	0	0	0	0	PM81	0	F0048H	00H	R/W
•											
	PIMmn				Pr	mn端子の	入力バッフ	ァの選択			
	1	ĺ			(r	n = 0, 1, 8	3 ; n = 0, 1,	3, 5, 6)			

PIMmn	Pmn端子の入力バッファの選択
	(m = 0, 1, 8; n = 0, 1, 3, 5, 6)
0	通常入力バッファ
1	TTL入力バッファ

注意 搭載していないビットには必ず初期値を設定してください。

4.3.5 ポート出力モード・レジスタ (POMxx)

出力モードを1ビット単位で設定するレジスタです。

異電位の外部デバイスとのシリアル通信時および同電位の外部デバイスとの簡易I²C通信時のSDA00, SDA10端子にN-chオープン・ドレイン出力(Vop耐圧)モードを選択できます。

また、POMxxレジスタはPUxxレジスタとともに、内蔵プルアップ抵抗を使用するかどうかを設定します。ポート出力モード・レジスタは、1ビット・メモリ操作命令または8ビット・メモリ操作命令で設定します。リセット信号の発生により、00Hになります。

注意 N-chオープン・ドレイン出力(Voo耐圧 $^{\pm 1}$ /EVoo $_1$ 耐圧 $^{\pm 2}$)モード(POMmn = 1)を設定したビットは、内蔵プルアップ抵抗が接続されません。

図4-5 ポート出力モード・レジスタのフォーマット

略号	7	6	5	4	3	2	1	0	アドレス	リセット時	R/W
POM0	POM07	РОМ06	POM05	POM04	POM03	POM02	POM01	0	F0050H	00H	R/W
POM1	POM17	POM16	POM15	0	0	0	0	0	F0051H	00H	R/W
POM8	0	0	0	0	0	POM82	POM81	POM80	F0058H	00H	R/W
	POMmn				F	mn端子の	出力モート	ドの選択			
						(m = 0,	1, 8 ; n = 0)-7)			
	0	通常出力	モード								
	1	N-chオー	プン・ドレ	ノイン出力	(VDD耐圧 ⁾	±1∕EVDD	1耐圧 ^{注2})	モード			

- 注1. 80ピン製品の場合
 - 2. 100ピン製品の場合
- 注意 搭載していないビットには必ず初期値を設定してください。

4.3.6 A/Dポート・コンフィギュレーション・レジスタ (ADPC)

P20/AVREFP/ANIO, P21/AVREFM/ANI1, P22/ANI2/IVCMP0/IVREF1, P23/ANI3/IVCMP1/IVREF0, P24/ANI4, P25/ANI5端子を、ポートのデジタル入出力/A/Dコンバータまたはコンパレータのアナログ入力に切り替えるレジスタです。

ADPCレジスタは、8ビット・メモリ操作命令で設定します。

リセット信号の発生により、00Hになります。

図4-6 A/Dポート・コンフィギュレーション・レジスタ(ADPC)のフォーマット

アドレス: F0076H リセット時: 00H R/W

略号	7	6	5	4	3	2	1	0
ADPC	0	0	0	0	0	ADPC2	ADPC1	ADPC0

ADPC2	ADPC1	ADPC0		アナログ入	カ(A)/デジタ	ル入出力(D)	の切り替え	
			ANI5/P25	ANI4/P24	ANI3/IVCMP1/	ANI2/IVCMP0/	ANI1/P21	ANI0/P20
					IVREF0/P23	IVREF1/P22		
0	0	0	Α	А	Α	А	Α	Α
0	0	1	D	D	D	D	D	D
0	1	0	D	D	D	D	D	Α
0	1	1	D	D	D	D	Α	Α
1	0	0	D	D	D	Α	Α	Α
1	0	1	D	D	Α	Α	Α	Α
1	1	0	D	А	А	А	А	Α
	上記以外	•	設定禁止					

- 注意1. ADPCレジスタでアナログ入力に設定したポートは、ポート・モード・レジスタ2 (PM2) で入力モードに選択してください。
 - 2. ADPCレジスタでデジタル入出力として設定する端子を、アナログ入力チャネル指定レジスタ (ADS) で設定しないでください。
 - 3. AVREFPとAVREFMを使用する場合は、ANIOとANI1をアナログ入力に設定し、ポート・モード・レジスタは入力モードに設定してください。

4.3.7 グローバル・デジタル・インプット・ディスエーブル・レジスタ (GDIDIS)

バッテリ・バックアップ機能許可、VDD、EVDDへの電源供給停止時に入力バッファの貫通電流を防止するレジスタです。

GDIDISOビットを1に設定することにより、EVDDに接続されているすべての入力バッファを入力禁止とし、EVDDに接続されている電源がオフになったときの貫通電流を防止します。

GDIDISレジスタは、1ビット・メモリ操作または8ビット・メモリ操作命令で設定します。 リセット信号の発生により、00Hになります。

図4-7 グローバル・デジタル・インプット・ディスエーブル・レジスタ (GDIDIS) のフォーマット

アドレス: F007DH リセット時: 00H R/W 略号 7 6 5 4 3 2 1 0 GDIDIS 0 0 0 0 0 0 GDIDIS0

GDIDIS0	EVpo電源の入力バッファ設定
0	入力バッファの入力許可(デフォルト)
1	入力バッファの入力禁止。入力バッファへの貫通電流防止

EVDDの電源をオフする場合は、次の手順で設定してください。

- ① 入力バッファの入力禁止(GDIDIS0 = 1)に設定
- ② EVDDの電源オフ

EVDDの電源を再投入する場合は、次の手順で設定してください。

- ① EVDDの電源オン
- ② 入力バッファの入力許可 (GDIDIS0 = 0) に設定

注意1. EVDDを電源とする入力ポートに、EVDD以上の入力電圧を入力しないでください。

- 2. 入力バッファの入力禁止(GDIDISO = 1)を設定した場合, EVDDを電源とするポートのポート・レジスタ(Pxx)の読み出し値は"1"となります。また、ポート出力モード・レジスタ(POMxx)に"1"(N-ch オープン・ドレイン出力(EVDD耐圧))設定時は、ポート・レジスタ(Pxx)の読み出し値は"0"となります。
- 備考 入力バッファの入力禁止(GDIDISO = 1)を設定した場合でも、EVDDを電源とするポート機能を使用しない周辺機能は使用できます。

4.3.8 周辺I/Oリダイレクション・レジスタ (PIOR)

周辺I/Oリダイレクト機能の許可/禁止を設定するレジスタです。

周辺I/Oリダイレクト機能は、兼用機能を割り当てるポートを切り替える機能です。

リダイレクトさせる機能は、PIORレジスタでポートを割り当ててから、動作許可にしてください。

なお、リダイレクトの設定を変更できるのは、その機能を動作許可にするまでです。

PIORレジスタは、8ビット・メモリ操作命令で設定します。

リセット信号の発生により、00Hになります。

図4-8 周辺I/Oリダイレクション・レジスタ (PIOR) のフォーマット

アドレス: F0077H リセット時:00H R/W 略号 6 5 4 3 2 0 1 PIOR3 PIOR1 **PIOR** 0 0 0 PIOR4 PIOR2 PIOR0

ビット	機能	80	ピン	1	00ピン
		設	定値		設定値
		0	1	0	1
PIOR4	INTP0 ^注	P137	P70	P137	P70
	INTP1	P125	P71	P125	P71
	INTP2	P07	P72	P07	P72
	INTP3	P05	P73	P05	P73
	INTP4	P04	P74	P04	P74
	INTP5	P02	P75	P02	P75
	INTP6	P44	P76	P44	P76
	INTP7	P42	P77	P42	P77
PIOR3	PCLBUZ0	P43	P33	P43	P33
	PCLBUZ1	P41	P32	P41	P32
	VCOUT0	P00	P03	P00	P03
	VCOUT1	P01	P04	P01	P04
	RTC1HZ	P130	P62	P130	P62
PIOR2	TxD1	P04	P82	P04	P82
	RxD1	P03	P81	P03	P81
	SCL10	P02	P80	P02	P80
	SDA10	P03	P81	P03	P81
PIOR1	TxD0	P07	P17	P07	P17
	RxD0	P06	P16	P06	P16
	SCL00	P05	P15	P05	P15
	SDA00	P06	P16	P06	P16
	SI00	P06	P16	P06	P16
	SO00	P07	P17	P07	P17
	SCK00	P05	P15	P05	P15
PIOR0	TI00/TO00	P43	P60	P43	P60
	TI01/TO01	P41	P61	P41	P61
	TI02/TO02	P07	P62	P07	P62
	TI03/TO03	P06	P127	P06	P127
	TI04/TO04	P05	P126	P05	P126
	TI05/TO05	P04	P125	P04	P125
	TI06/TO06	P03	P31	P03	P31
	TI07/TO07	P02	P30	P02	P30

注 バッテリ・バックアップ機能を使用し、VBAT給電時、P137端子は動作可能端子です。INTPO 機能をP70へ割り当てた場合、VBAT給電時、割込み機能が使えなくなりますので、注意してください。

4.3.9 LCDポート・ファンクション・レジスタ0-5 (PFSEG0-PFSEG5)

P10-P17, P30-P37, P50-P57, P70-P77, P80-P85端子をポート(セグメント出力以外) \angle セグメント出力のどちらかで使用するかを設定するレジスタです。PFSEG0-PFSEG6レジスタは、1ビット・メモリ操作命令または8ビット・メモリ操作命令で設定します。

リセット信号の発生により、FFHになります (PFSEG0はF0H, PFSEG5は03H)。

備考 セグメント出力端子 (SEGxx) とPFSEGレジスタ (PFSEGxxビット) の対応と、製品によるSEGxx端子の有無を表4-4 各製品で搭載しているセグメント出力端子と対応するPFSEGレジスタ (PFSEGビット) に示します。

図4-9 LCDポート・ファンクション・レジスタ0-5 (PFSEG0-PFSEG5) のフォーマット

アドレス: F0300H リセット時:F0H R/W 略号 6 5 4 3 2 0 1 PFSEG06 PFSEG05 PFSEG04 PFSEG0 PFSEG07 0 0 0 アドレス: F0301H リセット時:FFH R/W 略号 3 2 0 PFSEG15 PFSEG14 PFSEG13 PFSEG12 PFSEG11 PFSEG08 PFSEG1 PFSEG10 PFSEG09 アドレス: F0302H リセット時:FFH R/W 略号 6 5 4 3 2 1 0 PFSEG2 PFSEG23 PFSEG22 PFSEG21 PFSEG20 PFSEG19 PFSEG18 PFSEG17 PFSEG16 アドレス: F0303H リセット時:FFH R/W 略号 7 6 4 3 2 1 PFSEG3 PFSEG31 PFSEG30 PFSEG29 PFSEG28 PFSEG27 PFSEG26 PFSEG25 PFSEG24 アドレス: F0304H リセット時:FFH R/W 略号 7 6 5 4 3 2 1 0 PFSEG4 PFSEG38 | PFSEG37 | PFSEG36 | PFSEG35 | PFSEG34 | PFSEG33 | PFSEG32 PFSEG39 アドレス: F0305H リセット時:03H R/W 2 0 略号 6 5 4 3 1 PFSEG5 PFSEG41注 PFSEG40注 0 0 0 0 0 0

PFSEGxx	Pmn端子のポート(セグメント出力以外)/セグメント出力の指定
(xx = 04-41)	(mn = 10-17, 30-37, 50-57, 70-77, 80-85)
0	ポート(セグメント出力以外)として使用
1	セグメント出力として使用

注 80ピン製品では必ず"1"を設定してください。

注意 搭載していないビットには必ず初期値を設定してください。

備考 セグメント出力として使用する (PFSEGxx = 1) 場合には必ずPUmレジスタのPUmnビット = 0, POMmレジスタのPOMmnビット = 0, PIMmレジスタのPIMmnビット = 0に設定してください。

表4-4 各製品で搭載しているセグメント出力端子と対応するPFSEGレジスタ (PFSEGビット)

PFSEGレジスタのビット名	対応するSEGxx端子	兼用するポート	80-pin	100-pin
PFSEG04	SEG4	P10	0	0
PFSEG05	SEG5	P11	0	0
PFSEG06	SEG6	P12	0	0
PFSEG07	SEG7	P13	0	0
PFSEG08	SEG8	P14	0	0
PFSEG09	SEG9	P15	0	0
PFSEG10	SEG10	P16	0	0
PFSEG11	SEG11	P17	0	0
PFSEG12	SEG12	P80	0	0
PFSEG13	SEG13	P81	0	0
PFSEG14	SEG14	P82	0	0
PFSEG15	SEG15	P83	0	0
PFSEG16	SEG16	P70	0	0
PFSEG17	SEG17	P71	0	0
PFSEG18	SEG18	P72	0	0
PFSEG19	SEG19	P73	0	0
PFSEG20	SEG20	P74	0	0
PFSEG21	SEG21	P75	0	0
PFSEG22	SEG22	P76	0	0
PFSEG23	SEG23	P77	0	0
PFSEG24	SEG24	P30	0	0
PFSEG25	SEG25	P31	0	0
PFSEG26	SEG26	P32	0	0
PFSEG27	SEG27	P33	0	0
PFSEG28	SEG28	P34	_	0
PFSEG29	SEG29	P35	_	0
PFSEG30	SEG30	P36	_	0
PFSEG31	SEG31	P37	_	0
PFSEG32	SEG32	80ピン製品 : P02	0	0
		100ピン製品 : P50		
PFSEG33	SEG33	80ピン製品 : P03	0	0
		100ピン製品 : P51		
PFSEG34	SEG34	80ピン製品 : P04	0	0
		100ピン製品 : P52		
PFSEG35	SEG35	80ピン製品 : P05	0	0
		100ピン製品 : P53		
PFSEG36	SEG36	80ピン製品 : P06	0	0
		100ピン製品 : P54		
PFSEG37	SEG37	80ピン製品 : P07	0	0
		100ピン製品 : P55		
PFSEG38	SEG38	P56	_	0
PFSEG39	SEG39	P57	_	0
PFSEG40	SEG40	P84	_	0
PFSEG41	SEG41	P85	_	0

4.3.10 LCD入力切り替え制御レジスタ (ISCLCD)

P125-P127端子をポート(LCD機能以外) / LCD機能 (VL3, CAPL, CAPH) のどちらで使用するかを設定するレジスタです。

ISCLCDレジスタは、1ビット・メモリ操作命令または8ビット・メモリ操作命令で設定します。 リセット信号の発生により、00Hになります。

図4-10 LCD入力切り替え制御レジスタ (ISCLCD) のフォーマット

アドレス: F0308H リセット時:00H R/W 略号 6 4 3 2 1 0 ISCLCD ISCVL3 **ISCCAP** 0 0 0 0 0

ISCVL3	Vเ3/P125端子のシュミット・トリガ・バッファの制御
0	デジタル入力無効(LCD機能(VL3)として使用)
1	デジタル入力有効

ISCCAP	CAPL/P126, CAPH/P127端子のシュミット・トリガ・バッファの制御
0	デジタル入力無効(LCD機能(CAPL, CAPH)として使用)
1	デジタル入力有効

注意 ISCVL3ビット = 0, ISCCAP ビット = 0の場合, 対応するポート制御レジスタは, 次のように設定してください。

PU12レジスタのPU127ビット = 0, P12レジスタのP127ビット = 0

PU12レジスタのPU125ビット = 0, P12レジスタのP125ビット = 0

4.4 ポート機能の動作

ポートの動作は、次に示すように入出力モードの設定によって異なります。

4.4.1 入出力ポートへの書き込み

(1) 出力モードの場合

転送命令により、出力ラッチに値を書き込めます。また、出力ラッチの内容が端子より出力されます。 一度出力ラッチに書き込まれたデータは、もう一度出力ラッチにデータを書き込むまで保持されます。 また、リセット信号が発生したときに、出力ラッチのデータはクリアされます。

(2) 入力モードの場合

転送命令により、出力ラッチに値を書き込めます。しかし、出力バッファがオフしていますので、端子の状態は変化しません。このため、入力と出力が混在するポートでのバイト書き込みができます。

一度出力ラッチに書き込まれたデータは、もう一度出力ラッチにデータを書き込むまで保持されます。 また、リセット信号が発生したときに、出力ラッチのデータはクリアされます。

4.4.2 入出力ポートからの読み出し

(1) 出力モードの場合

転送命令により、出カラッチの内容が読み出せます。出カラッチの内容は変化しません。

(2) 入力モードの場合

転送命令により、端子の状態が読み出せます。出力ラッチの内容は変化しません。

4.4.3 入出力ポートでの演算

(1) 出力モードの場合

出カラッチの内容と演算を行い、結果を出カラッチに書き込みます。また、出カラッチの内容が端子より出力されます。

ー度出力ラッチに書き込まれたデータは、もう一度出力ラッチにデータを書き込むまで保持されます。 また、リセット信号が発生したときに、出力ラッチのデータはクリアされます。

(2) 入力モードの場合

端子レベルをリードし、その内容と演算を行います。演算結果を出力ラッチに書き込みます。しかし、 出力バッファがオフしていますので、端子の状態は変化しません。このため、入力と出力が混在するポートでのバイト書き込みができます。

また、リセット信号が発生したときに、出力ラッチのデータはクリアされます。

4.4.4 異電位(1.8 V系, 2.5 V系, 3 V系)外部デバイスとの接続方法

異電位 (1.8 V系, 2.5 V系, 3 V系) で動作している外部デバイスとの接続時には、EVDDを接続先の電源に合わせることで汎用ポートでの入出力接続が可能です。

4.4.5 入出力バッファによる異電位(1.8 V系, 2.5 V系, 3 V系)対応

ポート入力モード・レジスタ0, 1, 8 (PIM0, PIM1, PIM8), ポート出力モード・レジスタ0, 1, 8 (POM0, POM1, POM8) で入出力バッファを切り換えることにより、異電位(1.8 V系, 2.5 V系, 3 V系)で動作している外部デバイスとの接続が可能になります。

異電位 (1.8 V系, 2.5 V系, 3 V系) の外部デバイスからの入力を受ける場合,ポート入力モード・レジスタ0, 1, 8 (PIM0, PIM1, PIM8) をビットごとに設定して,通常入力 (CMOS) /TTL入力バッファを切り換えます。

異電位 (1.8 V系, 2.5 V系, 3 V系) の外部デバイスへ出力する場合。ポート出力モード・レジスタ0, 1, 8 (POM0, POM1, POM8) をビットごとに設定して,通常出力(CMOS)/N-chオープン・ドレイン(V_{DD}耐圧 $^{\pm 1}$ /EV_{DD}耐圧 $^{\pm 2}$)を切り換えます。

以下、シリアル・インタフェースでの接続について説明します。

- 注1. 80ピン製品の場合
 - 2. 100ピン製品の場合
- (1) UART0-UART2, CSI00機能の入力ポートをTTL入力バッファで使用する場合の設定手順

UART0の場合 : P06 (P16) UART1の場合 : P03 (P81)

UART2の場合: P00

CSI00の場合: P15, P06 (P15, P16)

備考 ()内の端子は、周辺I/Oリダイレクション・レジスタ(PIOR)の設定により、割り当て可能です。

- ① 使用する入力端子を、外部抵抗を介して対象デバイスの電源にプルアップします(内蔵プルアップ抵抗は使用不可)。
- ② PIMO, PIM1, PIM8レジスタの該当ビットを1に設定し、TTL入力バッファに切り換えます。なお、 VH, VLは、TTL入力バッファ選択時のDC特性を参照してください。
- ③ シリアル・アレイ・ユニットを動作許可し、UART/簡易SPI(CSI注)モードに設定します。
- 注 一般的にはSPI と呼ばれる機能ですが、本製品ではCSI とも呼称しているため、本マニュアルでは併記します。

(2) UART0-UART2, CSI00機能の出力ポートをN-chオープン・ドレイン出力モードで使用する場合の設定手順

UART1の場合 : P07 (P17) UART1の場合 : P04 (P82)

UART2の場合: P01

CSI00の場合: P05, P07 (P15, P17)

備考 ()内の端子は、周辺I/Oリダイレクション・レジスタ(PIOR)の設定により、割り当て可能です。

- ① 使用する出力端子を外部抵抗を介して対象デバイスの電源にプルアップします (内蔵プルアップ抵抗は使用不可)。
- ② リセット解除後、ポート・モードは入力モード(Hi-Z)になっています。
- ③ 該当するポートの出力ラッチに1を設定します。
- ④ POM0, POM1, POM8レジスタの該当ビットを1に設定し、N-chオープン・ドレイン出力(Vpo耐圧 注1/EVpo耐圧注2) モードに設定します。
- ⑤ シリアル・アレイ・ユニットを動作許可し、UART/簡易SPI (CSI)モードに設定します。
- ⑥ PM0, PM1, PM8レジスタを操作して出力モードに設定します。この時点では、出力データはハイ・レベルであるため、端子はHi-Z状態となっています。
- 注1. 80ピン製品の場合
 - 2. 100ピン製品の場合
- (3) IIC00, IIC10機能の入出カポートを, 異電位(1.8 V系, 2.5 V系, 3 V系)で使用する場合の設定手順

IIC00の場合 : P05, P06 (P15, P16) IIC10の場合 : P02, P03 (P80, P81)

備考 ()内の端子は、周辺I/Oリダイレクション・レジスタ(PIOR)の設定により、割り当て可能です。

- ① 使用する入力端子を外部抵抗を介して、対象デバイスの電源にプルアップします(内蔵プルアップ抵抗は使用不可)。
- ② リセット解除後、ポート・モードは入力モード(Hi-Z)になっています。
- ③ 該当するポートの出力ラッチに1を設定します。
- ④ POM0, POM1, POM8レジスタの該当ビットを1に設定し、N-chオープン・ドレイン出力(Voo耐圧 注1/EVoo耐圧^{注2}) モードに設定します。
- ⑤ PIMO, PIM1, PIM8レジスタの該当ビットを1に設定し、TTL入力バッファに切り換えます。なお、VIH, VILは、TTL入力バッファ選択時のDC特性を参照してください。
- ⑥ シリアル・アレイ・ユニットを動作許可し、簡易I²Cモードに設定します。
- ⑦ PM0, PM1, PM8レジスタの該当ビットを出力モードに設定します(出力モードのままでデータ入出力可能)。この時点では、出力データはハイ・レベルであるため、端子はHi-Z状態となっています。
- 注1. 80ピン製品の場合
 - 2. 100ピン製品の場合

4.5 兼用機能使用時のレジスタの設定

4.5.1 兼用機能使用時の基本的な考え方

最初に、アナログ入力と兼用している端子については、アナログ入力で使用するかデジタル入出力で使用するかをADPCレジスタで設定してください。

デジタル入出力で使用する端子の出力回路の基本的な構成を図4-11に示します。ポートの出力ラッチの出力と兼用しているSAU機能の出力はANDゲートに入力されます。ANDゲートの出力はORゲートに入力されます。ORゲートのほかの入力には、兼用しているSAU以外の機能(TAU、RTC2、クロック/ブザー出力、IICA等)の出力が接続されています。このような端子をポート機能または兼用機能として使用する場合には、使用しない兼用機能が使用したい機能の出力を邪魔しないようになっている必要があります。このときの基本的な設定の考え方を表4-5に示します。




図4-11 端子の出力回路の基本的な構成

注1. POMレジスタがない場合には、この信号はLow(0)と考えてください。

- 2. 兼用機能がない場合には、この信号はHigh(1)と考えてください。
- 3. 兼用機能がない場合には、この信号はLow(0)と考えてください。

備考 m:ポート番号 (m=0-8, 12, 13), n:ビット番号 (n=0-7)

使用する端子の出力機能		使用しない兼用機能の出力詞	设定		
	ポート機能	SAUの出力機能	SAU以外の出力機能		
ポート出力機能	_	出力はHigh(1)	出力はLow(0)		
SAUの出力機能	High (1)	_	出力はLow(0)		
SAU以外の出力機能	Low (0)	出力はHigh(1)	出力はLow(0) ^注		

表4-5 基本的な設定の考え方

注 1つの端子にSAU以外の出力機能が複数兼用になっていることがあるので、使用しない兼用機能の出力はLow (0) にしておく必要があります。具体的な設定方法については、4.5.2 出力機能を使用しない兼用機能のレジスタ設定を参照してください。

4.5.2 出力機能を使用しない兼用機能のレジスタ設定

端子の兼用機能の出力を使用しない場合には、次に示す設定を行ってください。なお、周辺I/Oリダイレクト機能の対象になっている場合には、周辺I/Oリダイレクション・レジスタ(PIOR)を設定することで、出力を他の端子に切り替えることもできます。これにより、対象の端子に割り当てられたポート機能や他の兼用機能を使用することが可能となります

- (1) SOp=1/TxDq=1 (SAUのシリアル出力 (SOp/TxDq) を使用しない場合の設定) SAUをシリアル入力のみで使用するなど、シリアル出力 (SOp/TxDq) を使用しない場合は、使用しない出力に対応したシリアル出力許可レジスタm (SOEm) のビットを0 (出力禁止) に設定し、シリアル出力レジスタm (SOm) のSOmnビットを1 (High) に設定してください。これは初期状態と同じ設定です。
- (2) SCKp=1/SDAr=1/SCLr=1 (SAUのチャネルnを使用しない場合の設定) SAUを使用しない場合は、シリアル・チャネル許可ステータス・レジスタm (SEm) のビットn (SEmn) を0 (動作停止状態)に設定し、使用しない出力に対応したシリアル出力許可レジスタm (SOEm) のビットを0 (出力禁止)に設定し、シリアル出力レジスタm (SOm)のSOmnビットとCKOmnビットを1 (High) に設定してください。これは初期状態と同じ設定です。
- (3) TOmn=0 (TAUのチャネルnの出力を使用しない場合の設定)
 TAUのTOmn出力を使用しない場合は、使用しない出力に対応したタイマ出力許可レジスタ0 (TOE0) のビットを0 (出力禁止)、タイマ出力レジスタ0 (TOO) のビットを0 (Low) に設定してください。これは初期状態と同じ設定です。
- (4) SDAAn=0/SCLAn=0 (IICAを使用しない場合の設定) IICAを使用しない場合は、IICAコントロール・レジスタn0 (IICCTLn0) のIICEnビットを0 (動作停止) に してください。これは初期状態と同じ設定です。
- (5) PCLBUZn=0 (クロック出力/ブザー出力を使用しない場合の設定) クロック出力/ブザー出力を使用しない場合は、クロック出力選択レジスタn (CKSn) のPCLOEnビットを 0 (出力禁止) にしてください。これは初期状態と同じ設定です。
- (6) VCOUTn=0 (VCOUTnを使用しない場合の設定) コンパレータのVCOUTnを使用しない場合は、コンパレータ出力制御レジスタ (COMPOCR) のビット5,1 を0 (コンパレータnのVCOUTn端子出力禁止) に設定してください。これば初期状態と同じ設定です。

4.5.3 使用するポート機能および兼用機能のレジスタ設定例

使用するポート機能および兼用機能のレジスタ設定例を表4-6に示します。ポート機能を制御するレジスタを表4-6のように設定してください。なお、表4-6の表記については次の備考を参照してください。

備考 一 : 対象外

× : don't care

PIOR×: 周辺I/Oリダイレクション・レジスタ

 $POM \times \times$: ポート出力モード・レジスタ $PM \times \times$: ポート・モード・レジスタ

P×× :ポートの出力ラッチ

PU×× : プルアップ抵抗オプション・レジスタ

PIM×× : ポート入力モード・レジスタ

PFSEG×× : LCDポート・ファンクション・レジスタ

ISCLCD: LCD入力切り替え制御レジスタ

表4-6 端子機能使用時のレジスタ、出力ラッチの設定例(1/9)

端子	使月	月機能	PIOR×	POM××	PM××	P××	PFSEG××	兼用機	能出力	80	100
名称	機能名称	入出力					(ISCVL3, ISCCAP) ^注	SAUの 出力機能	SAU以外	ピン	ピン
P00	P00	入力	_	_	1	×	0	_	_		
		出力	×	_	0	0/1	0	_	_		
	RxD2	入力	×	_	1	×	0	_	_		0
	IrRxD	入力	×	_	1	×	0	_		1	
	VCOUT0	アナログ出力	PIOR3=0	_	0	0	0	_		1	
P01	P01	入力	_	×	1	×	0	_		1	
		出力	×	0	0	0/1	0			†	
		N-chOD出力	×	1	0	0/1	0	TxD2/IrTxD=1	_		
	TxD2	出力	×	0/1	0	1	0	_		0	0
	IrTxD	出力	×	0/1	0	1	0	_	_	†	
	VCOUT1	アナログ出力	PIOR3=0	0	0	0	0	TxD2/IrTxD=1	_	†	
P02	P02	入力	_	×	1	×	0	_		<u> </u>	
. 02	. 02	出力	×	0	0	0/1	0			†	
		N-chOD出力	×	1	0	0/1	0	SCL10=1	TO07=0		
	SCL10	出力	PIOR2=0	0/1	0	1	0	_	TO07=0	0	0
	TI07	入力	PIOR0=0	×	1	×	0	_	_	1 ~	
	TO07	出力	PIOR0=0	0	0	0	0	SCL10=1		1	
	INTP5	入力	PIOR4=0	×	1	×	0	_		1	
	SEG32	出力	×	0	0	0	1	_		0	×
P03	P03	入力		×	1	×	0	_	_	+	
1 00	F03	出力	×	0	0	0/1	0			-	
		N-chOD出力	×	1	0	0/1	0	SDA10=1	TO06=0		
	RxD1	入力	PIOR2=0	×	1	×	0	_		1	
	TI06	入力	PIOR0=0	×	1	×	0	_		0	0
	TO06	出力	PIOR0=0	0	0	0	0	SDA10=1			
	SDA10	入出力	PIOR2=0	1	0	1	0	- SDA10-1	TO06=0	1	
	(VCOUT0)	アナログ出力	PIOR2=0	0	0	0	0	_	1000-0	-	
	SEG33	出力	×	0	0	0	1			0	×
P04	P04	入力		×	1	×	0	_			
P04	P0 4		×				0	_	<u>-</u>	-	
		出力 N-chOD出力	×	1	0	0/1	0	TxD1=1	TO05=0		
	TvD1							_	TO05=0	-	
	TxD1 TI05	出力 入力	PIOR2=0 PIOR0=0		0	1 ×	0	_	1005-0	0	0
	TO05	出力	PIOR0=0		0	0	0	TxD1=1		-	
	INTP4	入力	PIOR0=0		1	×	0	- IXDI-I		-	
	(VCOUT1)	アナログ出力	PIOR4=0	0	0	0	0	_		-	
	SEG34	出力	×	0	0	0	1	_		0	×
P05	P05	入力	_	×	1	×	0	_			^
F03	F03									-	
		出力 N-chOD出力	×	0	0	0/1	0	SCK00/SCL00 =1	TO04=0		
	CCKOO		^	1	0	0/1		-1		-	
	SCK00	入力	PIOR1=0	X 0/1	0	1 ×	0	_	TO04-0	-	
	SCI 00	出力出力	DIOD4-0	0/1				_	TO04=0	0	0
	SCL00		PIOR1=0	0/1	0	1	0	_	TO04=0	-	
	TI04	入力	PIOR0=0	×	1	×	0		_	-	
	TO04	出力	PIOR0=0	0	0	0	0	SCK00/SCL00 =1			
	INTP3	入力	PIOR4=0	×	1	×	0	_	-		
	SEG35	出力	×	0	0	0	1	_	_	0	×

注 ISCVL3はP125, ISCCAPはP126, P127に対応するレジスタです。

表4-6 端子機能使用時のレジスタ、出力ラッチの設定例(2/9)

端子	使用	月機能	PIOR×	POM××	PM××	P××	PFSEG××	兼用機	能出力	80	100
名称	機能名称	入出力					(ISCVL3, ISCCAP) ^注	SAUの 出力機能	SAU以外	ピン	ピン
P06	P06	入力	_	×	1	×	0	_	_		
		出力	×	0	0	0/1	0				
		N-chOD出力	×	1	0	0/1	0	SDA00=1	TO03=0		
	SI00	入力	PIOR1=0	×	1	×	0	_	_	1	
	RxD0	入力	PIOR1=0	×	1	×	0	_	_	0	0
	TI03	入力	PIOR0=0	×	1	×	0	_	_		
	TO03	出力	PIOR0=0	0	0	0	0	SDA00=1	_	1	
	SDA00	入出力	PIOR1=0	1	0	1	0	_	TO03=0		
	TOOLRxD	入力	×	×	1	×	0	_	_		
	SEG36	出力	×	0	0	0	1	_	_	0	×
P07	P07	入力	_	×	1	×	0	_	_		
		出力	×	0	0	0/1	0			1	
		N-chOD出力	×	1	0	0/1	0	SO00/TxD0=1	TO02=0		
	SO00	出力	PIOR1=0	0/1	0	1	0	_	TO02=0		
	TxD0	出力	PIOR1=0	0/1	0	1	0	_	TO02=0	0	0
	TI02	入力	PIOR0=0	×	1	×	0	_	_		
	TO02	出力	PIOR0=0	0	0	0	0	SO00/TxD0=1	_		
	INTP2	入力	PIOR4=0	×	1	×	0	_	_		
	TOOLTxD	出力	×	0/1	0	1	0	_	_		
	SEG37	出力	×	0	0	0	1	_	_	0	×
P10	P10	入力	_	_	1	×	0	_	_		
		出力	×	_	0	0/1	0	_	_	0	0
	SEG4	出力	×	_	0	0	1	_	_		
P11	P11	入力	_	_	1	×	0	_	_		
		出力	×	_	0	0/1	0	_	-	0	0
	SEG5	出力	×	_	0	0	1	_	-		
P12	P12	入力	_	_	1	×	0	_	_		
		出力	×	-	0	0/1	0	_	-	0	0
	SEG6	出力	×	_	0	0	1	_	-		
P13	P13	入力	_	_	1	×	0	_	_		
		出力	×	_	0	0/1	0	_	-	0	0
	SEG7	出力	×	_	0	0	1	_	_		
P14	P14	入力	_	_	1	×	0	_	_		
		出力	×	_	0	0/1	0	_	_	0	0
	SEG8	出力	×	_	0	0	1	_	_		
P15	P15	入力	_	×	1	×	0	_	_		
		出力	×	0	0	0/1	0	(SCK00/SCL0	_		
		N-chOD出力	×	1	0	0/1	0	0)=1	_		
	SEG9	出力	×	0	0	0	1	_	-	0	0
	(SCK00)	入力	PIOR1=1	×	1	×	0	_	-		
		出力	PIOR1=1	0/1	0	1	0	_	-		
	(SCL00)	出力	PIOR1=1	0/1	0	1	0	-	-		
P16	P16	入力	_	×	1	×	0	_	_		
		出力	×	0	0	0/1	0	(SDA00)=1	_		
		N-chOD出力	×	1	0	0/1	0	(3DA00)=1			
	SEG10	出力	×	0	0	0	1	_		0	0
	(SI00)	入力	PIOR1=1	×	1	×	0	_	_	1	
	(RxD0)	入力	PIOR1=1	×	1	×	0	_	-	1	
	(SDA00)	入出力	PIOR1=1	1	0	0	0	_	_	1	

表4-6 端子機能使用時のレジスタ、出力ラッチの設定例(3/9)

端子	使用	機能	PIOR×	POM××	PM××	P××	PFSEG××	兼用機能出力		80	100
名称	機能名称	入出力					(ISCVL3,	SAUの	SAU以外	ピン	ピン
							ISCCAP) ^注	出力機能			
P17	P17	入力	_	×	1	×	0	_	_		
		出力	×	0	0	0/1	0	(SO00/TxD0)=			
		N-chOD出力	×	1	0	0/1	0	1	_	0	0
	SEG11	出力	×	0	0	0	1	_	_		0
	(SO00)	出力	PIOR1=1	0/1	0	1	0	_	_		
	(TxD0)	出力	PIOR1=1	0/1	0	1	0	_	_		

注 ISCVL3はP125, ISCCAPはP126, P127に対応するレジスタです。

表4-6 端子機能使用時のレジスタ、出力ラッチの設定例(4/9)

端子	使是	用機能	ADPC	ADM2	PM××	P××	80	100
名称	機能名称	入出力					ピン	ピン
P20	P20	入力	01H	×	1	×		
		出力	01H	×	0	0/1		
	ANI0	アナログ入力	00H/02H~06H	00x0xx0xB 10x0xx0xB	1	×	0	0
	AV _{REFP}	基準電圧入力	00H/02H~06H	01x0xx0xB	1	×	7	
P21	P21	入力	01H/02H	×	1	×		
		出力	01H/02H	×	0	0/1		
	ANI1	アナログ入力	00H/03H~06H	xx00xx0xB	1	×	0	0
	AV _{REFM}	基準電圧入力	00H/03H~06H	00H/03H~06H xx10xx0xB 1 ×				
P22	P22 入力		01H~03H	×	1	×		
		出力	01H~03H	×	0	0/1		
	ANI2	アナログ入力	00H/04H~06H	×	1	×	0	0
	IVCMP0	アナログ入力	00H/04H~06H	×	1	×		
	IVREF1	アナログ入力	00H/04H~06H	×	1	×		
P23	P23	入力	01H~04H	×	1	×		
		出力	01H~04H	×	0	0/1		
	ANI3	アナログ入力	00H/05H/06H	×	1	×	0	0
	IVCMP1	アナログ入力	00H/05H/06H	×	1	×		
	IVREF0	アナログ入力	00H/05H/06H	×	1	×		
P24	P24	入力	01H~05H	×	1	×		
		出力	01H~05H	×	0	0/1	×	0
	ANI4	アナログ入力	00H/06H	×	1	×		
P25	P25	入力	01H~06H	×	1	×		
		出力	01H~06H	×	0	0/1	×	0
	ANI5	アナログ入力	00H	×	1	×	1	

表4-6 端子機能使用時のレジスタ、出力ラッチの設定例(5/9)

端子	使月	月機能	PIOR×	POM××	PM××	P××	PFSEG××	兼用模	幾能出力	80	100
名称	機能名称	入出力					(ISCVL3, ISCCAP) ^注	SAUの 出力機能	SAU以外	ピン	ピン
P30	P30	入力	1 _	_	1	×	0	_	_		
		出力	×	_	0	0/1	0	_	(TI07)=0		
	SEG24	出力	×	_	0	0	1	_	-	0	0
	(TI07)	入力	PIOR0=1	_	1	×	0	_	_		
	(TO07)	出力	PIOR0=1	_	0	0	0	_	_		
P31	P31	入力	-	_	1	×	0		_		
		出力	×	_	0	0/1	0	_	(TI06)=0		
	SEG25	出力	×	_	0	0	1		-	0	0
	(TI06)	入力	PIOR0=1	_	1	×	0		 _		
	(TO06)	出力	PIOR0=1	_	0	0	0	_	_		
P32	P32	入力	-	_	1	×	0	_	_		
F 32	F 32	出力	×	_	0	0/1	0	_	(PCLBUZ1)=0		
	SEG26	出力	×	_	0	0/1	1	_	(FCLBOZ1)=0	0	0
		出力	PIOR3=1	_	0	0	0		_		
P33	(PCLBUZ1)		PIOR3=1	_	1	×	0		_		
P33	P33	入力	-	_							
	05007	出力	×	_	0	0/1	0		(PCLBUZ0)=0	0	0
	SEG27	出力	X DIODO 4	_	0	0	1				
D0.4	(PCLBUZ0)	出力	PIOR3=1	_	0	0	0		1		
P34	P34	入力	_	_	1	×	0		_	J J	
		出力	_	_	0	0/1	0	_	_	×	0
	SEG28	出力	_	_	0	0	1		-		
P35	P35	入力		_	1	×	0		-		
		出力		_	0	0/1	0		_	×	0
	SEG29	出力	_	_	0	0	1	_	_		1
P36	P36	入力	_	_	1	×	0	_			
		出力	_	_	0	0/1	0	_	_	×	0
	SEG30	出力	_	_	0	0	1	_	_		
P37	P37	入力	_	_	1	×	0	_	_		
		出力	_	_	0	0/1	0	_	_	×	0
	SEG31	出力	_	_	0	0	1	_	_		
P40	P40	入力	_	_	1	×		_	_		
		出力	×	_	0	0/1	_	_	_	0	0
	TOOL0	入出力	×	-	×	×	-	_	_		
P41	P41	入力	_	_	1	×	_	_	_		
		出力	×	_	0	0/1	_	-	TO01=0 PCLBUZ1=0		
	TI01	入力	PIOR0=0	-	1	×	_	_	_	0	0
	TO01	出力	PIOR0=0	_	0	0	_	_	PCLBUZ1=0		
	PCLBUZ1	出力	PIOR3=0	_	0	0	_	_	TO01=0		
P42	P42	入力	_	_	1	×	_	_	_		
		出力	×	_	0	0/1	_	_	_	0	0
	INTP7	入力	PIOR4=0	_	1	×	_	_	_		
P43	P43	入力	_	_	1	×	_	_	_		
		出力	×	_	0	0/1	_	_	TO00=0 PCLBUZ0=0		
	T100	入力	PIOR0=0	_	1	×	_		-	0	0
	TO00	出力	PIOR0=0	_	0	0	_		PCLBUZ0=0		
	PCLBUZ0	出力	PIOR3=0		0	0	_		TO00=0	0	
P44	P44	入力	F1013=0	_	1	×	_	_	1000-0		
		出力	×	_	0	0/1	_		_	0	0
		入力	PIOR4=0	_	1	0/1 X	_		_		

注 ISCVL3はP125, ISCCAPはP126, P127に対応するレジスタです。

表4-6 端子機能使用時のレジスタ、出力ラッチの設定例(6/9)

端子	使用機能		PIOR×	POM××	PM××	P××	PFSEG××	兼用機	能出力 	80	100		
名称	機能名称	入出力					(ISCVL3, ISCCAP) ^注	SAUの 出力機能	SAU以外	ピン	ピン		
P50	P50	入力	_	_	1	×	0	_	_				
		出力	_	_	0	0/1	0	_	_	×	0		
	SEG32	出力	_	_	0	0	1	_	_				
P51	P51	入力	_	_	1	×	0	_	_				
		出力	_	_	0	0/1	0	_	_	×	0		
	SEG33	出力	_	_	0	0	1	_	_				
P52	P52	入力	_	_	1	×	0	_	_				
		出力	_	_	0	0/1	0	_	_	×	0		
	SEG34	出力	_	_	0	0	1	_	_				
P53	P53	入力	_	_	1	×	0	_	_				
		出力	_	_	0	0/1	0		_	×	0		
	SEG35	出力	_	_	0	0	1		_				
P54	P54	入力	_	_	1	×	0	_	_				
٠.		出力	_	_	0	0/1	0		_	×	0		
	SEG36	出力	_	_	0	0	1	_	_				
P55	P55	入力	_	_	1	×	0		_				
33	1 33	出力	_	_	0	0/1	0	_	_	×	0		
	SEG37	出力	_		0	0/1	1	_	_	^			
P56	P56	入力	_		1	×	0	_	_				
-30	F30	出力			0	0/1	0			×	¥	0	
	SEG38	出力	_		0	0/1			_	^			
257		入力				×	1						
P57	P57		+		1		0			-			
	05000	出力	_		0	0/1			_	×	0		
200	SEG39	出力	_		0	0	1	-	_				
P60	P60	入力	_	_	1	×	_		-	_			
		N-chOD出力	×	_	0	0/1	_	_	SCLA0=0 (TO00)=0				
	001.40	(6 V耐圧)			•				(TO00)=0	0	0		
	SCLA0	入出力	X DIODO 4		0	0	_	-	(TO00)=0				
	(TI00)	入力	PIOR0=1		1	×	_		-				
	(TO00)	出力	PIOR0=1		0	0	_		SCLA0=0				
P61	P61	入力	_	_	1	×	_	_	-				
		N-chOD出力	×	_	0	0/1	_	_	SDAA0=0				
	00440	(6 V耐圧)		_	•				(TO01)=0	0	0		
	SDAA0	入出力	X DIODO 4		0	0	_	_	(TO01)=0 —				
	(TI01)	入力	PIOR0=1	_	1	×	_						
	(TO01)	出力	PIOR0=1	_	0	0			SDAA0=0				
P62	P62	入力 N-chOD出力	×	_	0	× 0/1	_		(TO02)=0				
		(6 V耐圧)							(RTC1HZ)=0	0	0		
	(TI02)	入力	PIOR0=1	_	1	×	_	_	_				
	(TO02)	出力	PIOR0=1	_	0	0	_	_	(RTC1HZ)=0				
	(RTC1HZ)	出力	PIOR3=1	_	0	0	_	_	(TO02)=0				
P70	P70	入力	_	_	1	×	0	_	_				
		出力	_	_	0	0/1	0	_	_	0	0		
	SEG16	出力	_	_	0	0	1	_	_				
	(INTP0)	入力	PIOR4=1	_	1	×	0	_	-				
71	P71	入力	_	_	1	×	0	_	_				
		出力	_	1	0	0/1	0	_	_		0		
	SEG17	出力	_	_	0	0	1	_	-	0			
	(INTP1)	入力	PIOR4=1	_	1	×	0	_	_		ı		

注 ISCVL3はP125, ISCCAPはP126, P127に対応するレジスタです。

表4-6 端子機能使用時のレジスタ、出力ラッチの設定例(7/9)

端子	使月	月機能 	PIOR×	POM××	PM××	P××	PFSEG××	兼用機	能出力	80	100
名称	機能名称	入出力					(ISCVL3, ISCCAP) ^注	SAUの 出力機能	SAU以外	ピン	ピン
P72	P72	入力	_	_	1	×	0	_	_		0
		出力	_	_	0	0/1	0	-	-		
	SEG18	出力	_	_	0	0	1	_	-	0	
	(INTP2)	入力	PIOR4=1	_	1	×	0	-	-	1	
P73	P73	入力	_	_	1	×	0	-	-	0	
		出力	_	_	0	0/1	0	-	-		
	SEG19	出力	_	_	0	0	1	-	-		0
	(INTP3)	入力	PIOR4=1	_	1	×	0	_	_		
P74	P74	入力	_	_	1	×	0	-	-		
		出力	_	_	0	0/1	0	-	-		
	SEG20	出力	_	_	0	0	1	_	-	0	0
	(INTP4)	入力	PIOR4=1	_	1	×	0	_	-		
P75	P75	入力	_	_	1	×	0	-	-		
		出力	_	_	0	0/1	0	-	-	0	0
	SEG21	出力	_	_	0	0	1	_	-		
	(INTP5)	入力	PIOR4=1	_	1	×	0	-	-		
P76	P76	入力	_	_	1	×	0	-	-	- 0	0
		出力	_	_	0	0/1	0	-	-		
	SEG22	出力	_	_	0	0	1	-	-		
	(INTP6)	入力	PIOR4=1	_	1	×	0	-	-		
P77	P77	入力	_	_	1	×	0	-	-		
		出力	_	_	0	0/1	0	-	-		0
	SEG23	出力	_	_	0	0	1	_	_	0	
	(INTP7)	入力	PIOR4=1	_	1	×	0	-	-		
P80	P80	入力	_	×	1	×	0	_	_	0	
		出力	×	0	0	0/1	0	(001.40)-4			
		N-chOD出力	×	1	0	0/1	0	(SCL10)=1	_		0
	SEG12	出力	×	×	0	0	1	_	_		
	(SCL10)	出力	PIOR2=1	0/1	0	1	0	_	_		
P81	P81	入力	_	×	1	×	0	_	_		0
		出力	×	0	0	0/1	0	(OD 440)-4			
		N-chOD出力	×	1	0	0/1	0	(SDA10)=1	_		
	SEG13	出力	×	×	0	0	1	-	-	0	
	(RxD1)	入力	PIOR2=1	×	1	×	0	_	_		
	(SDA10)	入出力	PIOR2=1	1	0	1	0	_	_	1	
P82	P82	入力	_	×	1	×	0	_	_	0	0
		出力	×	0	0	0/1	0	(TvD4)=4			
		N-chOD出力	×	1	0	0/1	0	(TxD1)=1	_		
	SEG14	出力	×	×	0	0	1	_	_		
	(TxD1)	出力	PIOR2=1	0/1	0	1	0	_	_	1	
P83	P83	入力	_	_	1	×	0	_	_		
		出力	_	_	0	0/1	0	_	_	0	0
	SEG15	出力	_	_	0	0	1	_	_		
P84	P84	入力	_	_	1	×	0	_	_		
		出力	_	_	0	0/1	0	_	-	×	0
	SEG40	出力	_	_	0	0	1	_	_	1	
P85	P85	入力	_	_	1	×	0	_	_	+	
		出力	_	_	0	0/1	0	_	_	×	0
	SEG41	出力	<u> </u>	_	0	0	1	_	_		

注 ISCVL3はP125, ISCCAPはP126, P127に対応するレジスタです。

表4-6 端子機能使用時のレジスタ、出力ラッチの設定例(8/9)

端子	使用機能		СМС	P××	80	100
名称	機能名称	機能名称 入出力 (EXCLK,OSCSEL,EXCLKS,OSCSELS)			ピン	ピン
P121 P121 入力 X1 —		入力	00xx/10xx/11xx	×	0	0
		_	01xx	_		
P122	P122	入力	00xx/10xx/11xx	×		
	X2	_	01xx	_	0	0
EXCLK 入力		入力	11xx	_		
P123	P123	P123 入力 xx00/xx10/xx11		×	0	
	XT1 –		xx01	_		0
P124	P124 P124 入力		xx00/xx10/xx11	×		
	XT2	_	xx01	_	0	0
	EXCLKS	入力	xx11	_		

表4-6 端子機能使用時のレジスタ、出力ラッチの設定例(9/9)

端子	诗子 使用機能		PIOR×	POM××	PM××	P××	PFSEG××	兼用機能出力		80	100
名称	機能名称	入出力					(ISCVL3,	SAUの	SAU以外	ピン	ピン
							ISCCAP) ^注	出力機能			
P125	P125	入力	_		1	×	1	ı	-		
		出力	×	1	0	0/1	1	I	(TO05)=0		
	V _{L3}	_	×	1	1	×	0	1	-	0	0
	INTP1	入力	PIOR4=0	-	1	×	1	_	_		
	(TI05)	入力	PIOR0=1	-	1	×	1	_	_		
	(TO05)	出力	PIOR0=1	-	0	0	1	_	_		
P126	P126	入力	_	-	1	×	1	_	_		
		出力	×	-	0	0/1	1	_	(TO04)=0	0	0
	CAPL	_	×	_	1	×	0	_	_	U	U
	(TI04)	入力	PIOR0=1	-	1	×	1	_	_		
	(TO04)	出力	PIOR0=1	_	0	0	1	_	_		
P127	P127	入力	_	-	1	×	1	_	_		
		出力	×	_	0	0/1	1	_	(TO03)=0		0
	CAPH	_	×	-	1	×	0	_	_	0	U
	(TI03)	入力	PIOR0=1	_	1	×	1	_	_		
	(TO03)	出力	PIOR0=1	-	0	0	1	_	_		
P130	P130	出力	×	_	0	0/1	_	_	RTC1HZ=0	0	0
	RTC1HZ	出力	PIOR3=0	_	0	0	_	_	_		U
P137	P137	入力	×	_	_	×	_	_	_	0	0
	INTP0	入力	PIOR4=0	_	_	×	_	_	_		U

注 ISCVL3はP125, ISCCAPはP126, P127に対応するレジスタです。

4. 5. 4 SEGxx端子兼用ポートの動作


セグメント出力端子(SEGxx)を兼用するポートの機能は、ポート・モード・レジスタ(PMxx)、LCDポート・ファンクション・レジスタ0-5(PFSEG0-PFSEG5)の設定で決定します。

PFSEG0-PFSEG5レジスタの	PMxxレジスタの	端子機能	初期状態
PFSEGxxビット	PMxxビット		
1 1		デジタル入力無効モード	0
0 0		デジタル出力モード	ı
0	1	デジタル入力モード	-
1	0	セグメント出力モード	-

表4-7 SEGxx/ポート端子機能の設定

SEGxx/ポート端子機能の状態遷移を次に示します。

図4-12 SEGxx/ポート端子機能の状態遷移図



注意 セグメント出力モードに設定する場合は、セグメント出力開始前(LCDモード・レジスタ1 (LCDM1) のSCOC = 0の期間) に設定してください。

4. 5. 5 VL3, CAPL, CAPH端子兼用ポートの動作

VL3/P125, CAPL/P126, CAPH/P127端子の機能は、LCD入力切り替え制御レジスタ (ISCLCD), LCDモード・レジスタ0 (LCDM0), ポート・モード・レジスタ12 (PM12) の設定で決定します。


(1) V_{L3}/P125

表4-8 VL3/P125端子機能の設定

バイアス設定	ISCLCDレジスタ	PM12レジスタの	端子機能	初期状態	
(LCDM0レジスタの	のISCVL3ビット	PM125ビット			
LBAS1, LBAS0ビット)					
1/4バイアス法以外	0	1	デジタル入力無効モード	0	
(LBAS1, LBAS0 = 00または	1	0	デジタル出力モード	_	
01)	1	1	デジタル入力モード	-	
1/4バイアス法	0	1	VL3機能モード	-	
(LBAS1, LBAS0 = 10)					
上記以外			設定禁止		

VL3/P125端子機能の状態遷移を次に示します。

図4-13 VL3/P125端子機能の状態遷移図



注意 VLa機能モードに設定する場合は、セグメント出力開始前(LCDモード・レジスタ1(LCDM1)の SCOC = 0の期間)に設定してください。

RL78/I1B 第4章 ポート機能


(2) CAPL/P126, CAPH/P127

表4-9 CAPL/P126, CAPH/P127端子機能の設定

LCD駆動電圧生成回路	ISCLCDレジスタ	PM12レジスタの	端子機能	初期状態
(LCDM0レジスタのMDSET1,	のISCCAPビット	PM126, PM127		
MDSET0ビット)		ビット		
外部抵抗分割	0	1	デジタル入力無効モード	0
(MDSET1, MDSET0 = 00)	1	0	デジタル出力モード	_
	1	1	デジタル入力モード	_
内部昇圧/容量分割	0	1	CAPL/CAPH機能モード	_
(MDSET1, MDSET0 = 01また				
(は10)				
上記以外	上記以外			

CAPL/P126, CAPH/P127端子機能の状態遷移を次に示します。

図4-14 CAPL/P126, CAPH/P127端子機能の状態遷移図



注意 CAPL/CAPH機能モードに設定する場合は、セグメント出力開始前(LCDモード・レジスタ1 (LCDM1) のSCOC = 0の期間) に設定してください。

RL78/I1B 第4章 ポート機能

4.6 ポート機能使用時の注意事項

4. 6. 1 ポート・レジスタn (Pn) に対する1ビット・メモリ操作命令に関する注意 事項

入力/出力が混在しているポートに対して1ビット・メモリ操作命令を行った場合、操作対象のビットだけでなく、操作対象ではない入力ポートの出力ラッチの値も書き換わる可能性があります。

そのため、任意のポートを入力モードから出力モードに切り替える前には、出力ラッチの値を書き直すこと を推奨します。


<例> P10は出力ポート、P11-P17は入力ポート(端子状態はすべてハイ・レベル)で、かつポート1の出力 ラッチの値が "00H" のとき、出力ポートP10の出力を1ビット・メモリ操作命令により "ロウ・レベ ル" → "ハイ・レベル"とすると、ポート1の出力ラッチの値は、 "FFH"になります。

説明: PMnmビット = 1であるポートのPnレジスタへの書き込みの対象は出力ラッチ, 読み出しの対象は端子状態です。

1ビット・メモリ操作命令はRL78/I1B内部で、次の順序で行われます。

- <1> Pnレジスタを8ビット単位で読み出し
- <2> 対象の1ビットを操作
- <3> Pnレジスタへ8ビット単位で書き込み
- <1> のとき、出力ポートであるP10は出力ラッチの値(0)を読み出し、入力ポートであるP11-P17 は端子状態を読み出します。このときP11-P17の端子状態が"ハイ・レベル"とすると、読み出し値は"FEH"となります。
- <2> の操作で, 値は "FFH" となります。
- <3> の操作で、出力ラッチに "FFH" が書き込まれます。

図4-15 1ビット・メモリ操作命令(P10の場合)



P10ビットへのビット操作命令

- ① ポート・レジスタ1 (P1) を8ビット単位で読み出す。
 - ・出力ポートであるP10については、ポートの出力ラッチの値(0)を読み出す。
 - ・入力ポートであるP11-P17については、端子状態(1)を読み出す。
- ② P10ビットをセット(1)する。
- ③ ②の結果を8ビット単位でポート・レジスタ1(P1)の出力ラッチへ書き込む。

RL78/I1B 第4章 ポート機能

4.6.2 端子設定に関する注意事項

使用する出力端子に、他の兼用出力機能が割り当てられている場合、使用しない兼用機能の出力を初期状態と同じにする必要があります(出力の衝突を回避)。周辺I/Oリダイレクション・レジスタ(PIOR)の設定により、割り当てられた機能も同様です。兼用出力については、4.5 兼用機能使用時のレジスタの設定を参照してください。

入力として使用する端子では、兼用の出力機能が無効(バッファ出力がHi-Z)となるので、処理不要です。 なお、入力だけや出力のないブロックを含めて、低消費電力化のために、使用しない機能は停止させること をおすすめします。

第5章 クロック発生回路

5.1 クロック発生回路の機能

クロック発生回路は、CPUおよび周辺ハードウエアに供給するクロックを発生する回路です。 システム・クロックおよびクロック発振回路には、次の種類があります。

(1) メイン・システム・クロック

① X1発振回路

X1端子、X2端子に発振子を接続することにより、 $fx = 1 \sim 20 \text{ MHz}$ のクロックを発振させることができます。STOP命令の実行またはMSTOPビット(クロック動作ステータス制御レジスタ(CSC)のビット7)の設定により、発振を停止することができます。

② 高速オンチップ・オシレータ

オプション・バイト(000C2H)により、 f_{HH} = 24 MHz/12 MHz/6 MHz/3 MHz(TYP.)から周波数を選択し、発振させることができます。リセット解除後、CPUは必ずこの高速オンチップ・オシレータ・クロックで動作を開始します。STOP命令の実行またはHIOSTOPビット(CSCレジスタのビット0)の設定により、発振を停止することができます。

オプション・バイトで設定した周波数は、高速オンチップ・オシレータ周波数選択レジスタ (HOCODIV) で変更できます。周波数は、図5-10 高速オンチップ・オシレータ周波数選択レジスタ (HOCODIV) のフォーマットを参照してください。

次に、高速オンチップ・オシレータで設定できる発振周波数を示します(オプション・バイトと高速オンチップ・オシレータ周波数選択レジスタ(HOCODIV)で選択できるバリエーション)。

電源電圧	発振周波数(MHz)			
	3	6	12	24
2.7 V≦VDD≦5.5 V	0	0	0	0
2.4 V≦VDD≦5.5 V	0	0	0	_
1.9 V≦V _{DD} ≦5.5 V	0	0	_	_

また、EXCLK/X2/P122端子から外部メイン・システム・クロック(fex = 1~20 MHz)を供給することができます。STOP命令の実行またはMSTOPビットの設定により、外部メイン・システム・クロック入力を無効にすることができます。

メイン・システム・クロックは、MCM0ビット(システム・クロック制御レジスタ(CKC)のビット4) の設定により、高速システム・クロック(X1クロックまたは外部メイン・システム・クロック)と高速オンチップ・オシレータ・クロックを切り替えられます。

なお、メイン・システム・クロックは、電源電圧VDDによって使用可能な周波数範囲が異なり、オプション・バイト(000C2H)のCMODE0、CMODE1によりフラッシュの動作電圧モードの設定(第32章 オプション・バイト参照)が必要です。

(2) サブシステム・クロック

·XT1発振回路

XT1端子, XT2端子に32.768 kHzの発振子を接続することにより, f_{XT} = 32.768 kHzのクロックを発振させることができます。XTSTOPビット(クロック動作ステータス制御レジスタ (CSC) のビット6)の設定により、発振を停止することができます。

また、EXCLKS/XT2/P124端子から外部サブシステム・クロック(fexs = 32.768 kHz)を供給することができます。XTSTOPビットの設定により、外部サブシステム・クロック入力を無効にすることができます。

(3) 低速オンチップ・オシレータ・クロック

fi∟ = 15 kHz (TYP.) のクロックを発振させることができます。

低速オンチップ・オシレータ・クロックをCPUクロックとして使用することはできません。

低速オンチップ・オシレータ・クロックで動作するのは、次の周辺ハードウエアのみです。

- ・ウォッチドッグ・タイマ
- ・リアルタイム・クロック2(高精度1 Hz出力機能除く)
- ・12ビット・インターバル・タイマ
- · 発振停止検出回路
- ·LCDコントローラ/ドライバ

オプション・バイト (000C0H) のビット4 (WDTON) または、サブシステム・クロック供給モード制御レジスタ (OSMC) のビット4 (WUTMMCK0) のどちらか、または両方が1のときに動作します。

ただし、WDTON = 1、WUTMMCK0 = 0かつオプション・バイト(000C0H)のビット0(WDSTBYON)が0のときに、HALT命令またはSTOP命令を実行した場合、低速オンチップ・オシレータは発振を停止します。

- 注意1. リアルタイム・クロック2のカウント・クロックに低速オンチップ・オシレータ・クロック(fill) を選択できるのは、定周期割り込み機能使用時のみです。
 - 2. 発振停止検出回路を使用する場合は、低速オンチップ・オシレータ・クロックを常時動作させるために、OSMCレジスタのビット4(WUTMMCKO)を1に設定するか、オプション・バイト (000C0H) のビット4 (WDTON) とビット0 (WDSTBYON) を1に設定する必要があります。

備考 fx : X1クロック発振周波数

fin: : 高速オンチップ・オシレータ・クロック周波数

fex:外部メイン・システム・クロック周波数

fxT : XT1クロック発振周波数

fexs:外部サブシステム・クロック周波数

fil : 低速オンチップ・オシレータ・クロック周波数


5.2 クロック発生回路の構成

クロック発生回路は、次のハードウエアで構成しています。

表5-1 クロック発生回路の構成

項	目	構成
制御レジスタ		クロック動作モード制御レジスタ(CMC)
		システム・クロック制御レジスタ(CKC)
		クロック動作ステータス制御レジスタ(CSC)
		発振安定時間カウンタ状態レジスタ (OSTC)
		発振安定時間選択レジスタ(OSTS)
		周辺イネーブル・レジスタ0, 1(PER0, PER1)
		サブシステム・クロック供給モード制御レジスタ(OSMC)
		高速オンチップ・オシレータ周波数選択レジスタ(HOCODIV)
		周辺クロック制御レジスタ(PCKC)
発振回路		X1発振回路
		XT1発振回路
		高速オンチップ・オシレータ
		低速オンチップ・オシレータ

図5-1 クロック発生回路のブロック図



備考 fx : X1クロック発振周波数

fhoco:専用クロック周波数(24 MHz)

fiн :高速オンチップ・オシレータ・クロック周波数(24/12/6/3 MHz)

fex:外部メイン・システム・クロック周波数

fmx : 高速システム・クロック周波数

fmain:メイン・システム・クロック周波数

fxT : XT1クロック発振周波数

fexs : 外部サブシステム・クロック周波数 fsub : サブシステム・クロック周波数^注

fclk: CPU/周辺ハードウエア・クロック周波数

fil : 低速オンチップ・オシレータ・クロック周波数

注 WUTMMCK0ビット = 1設定時に、クロック出力/ブザー出力制御回路の出力クロックとしてfsubを選択することは禁止です。

5.3 クロック発生回路を制御するレジスタ

クロック発生回路は、次の9種類のレジスタで制御します。

- ・クロック動作モード制御レジスタ(CMC)
- ・システム・クロック制御レジスタ (CKC)
- ・クロック動作ステータス制御レジスタ (CSC)
- ・発振安定時間カウンタ状態レジスタ (OSTC)
- ・発振安定時間選択レジスタ(OSTS)
- ・周辺イネーブル・レジスタ0,1 (PER0, PER1)
- ・サブシステム・クロック供給モード制御レジスタ(OSMC)
- ・高速オンチップ・オシレータ周波数選択レジスタ(HOCODIV)
- ・周辺クロック制御レジスタ (PCKC)

5. 3. 1 クロック動作モード制御レジスタ (CMC)

X1/P121, X2/EXCLK/P122端子およびXT1/P123, XT2/EXCLKS/P124端子の動作モードの設定と、発振回路の ゲインを選択するレジスタです。

CMCレジスタは、リセット解除後、8ビット・メモリ操作命令で1回のみ書き込み可能です。読み出す場合は、8ビット・メモリ操作命令で操作可能です。

リセット信号の発生により、00Hになります

注意 EXCLKS, OSCSELS, AMPHS1, AMPHS0ビットはパワーオン・リセットによるリセット時のみ初期化 され、その他のリセット要因では、値を保持します。

図5-2 クロック動作モード制御レジスタ (CMC) のフォーマット

アドレス:FFFA0H リセット時:00H^注 R/W

略号 6 2 0 7 5 3 1 **EXCLK** OSCSEL EXCLKS^注 OSCSELS^注 AMPHS1^注 AMPHS0^注 AMPH CMC 0

EXCLK	OSCSEL	高速システム・クロック	X1/P121端子	X2/EXCLK/P122端子
		端子の動作モード		
0	0	入力ポート・モード	入力ポート	
0	1	X1発振モード	水晶/セラミック発振	子接続
1	0	入力ポート・モード	入力ポート	
1	1	外部クロック入力モード	入力ポート	外部クロック入力

EXCLKS	OSCSELS サブシステム・クロック		XT1/P123端子	XT2/EXCLKS/P124
		端子の動作モード		端子
0	0	入力ポート・モード	入力ポート	
0	1	XT1発振モード	水晶振動子接続	
1	0	入力ポート・モード	入力ポート	
1	1	外部クロック入力モード	入力ポート	外部クロック入力

AMPHS1	AMPHS0	XT1発振回路の発振モード選択
0	0	低消費発振(デフォルト)
0	1	通常発振
1	0	超低消費発振
1	1	設定禁止

AMPH	X1クロック発振周波数の制御
0	1 MHz≦fx≦10 MHz
1	10 MHz <fx≦20 mhz<="" td=""></fx≦20>

- 注 EXCLKS, OSCSELS, AMPHS1, AMPHS0ビットはパワーオン・リセットによるリセット 時のみ初期化され、その他のリセット要因では、値を保持します。
- 注意 1. CMCレジスタは、リセット解除後、8ビット・メモリ操作命令で1回のみ書き込み可能です。CMCレジスタを初期値(00H)のまま使用する場合、暴走時の誤動作(00H)以外の誤書き込みで復帰不可)を防止するために、リセット解除後は必ず00Hに設定してください。
 - 2. リセット解除後、クロック動作ステータス制御レジスタ (CSC) の設定でX1発振またはXT1発振を開始する前に、CMCレジスタを設定してください。
 - 3. X1クロック発振周波数が10MHzを越える場合は、必ずAMPHビットに1を設定してください。
 - 4. AMPH, AMPHS1, AMPHS0ビットは、リセット解除後fclkにfiнを選択した状態(fclk をfmxに切り替える前の状態)で設定してください。

(注意, 備考は次ページに続きます。)

- 注意5. fxTの発振安定時間は、ソフトウエアでカウントしてください。
 - 6. システム・クロックの周波数上限は24 MHzですが、X1発振回路の周波数上限は20 MHzになります。
 - 7. CMCレジスタ書き込み後、パワーオン・リセット以外のリセットが発生した場合、 暴走時の誤動作を防ぐためリセット解除後は必ずリセット発生前と同じ値を設定し てください。
 - 8. XT1発振回路は低消費電力を実現するために、増幅度が低い回路になっています。設計の際は、次の点に注意してください。
 - ・端子や回路基板には寄生容量が含まれています。したがって実際に使用する回路基板にて発振評価を行い、問題がないことを確認してください。
 - ・XT1発振回路のモードを超低消費発振(AMPHS1, AMPHS0 = 1,0)で使用する場合は、5.7 発振子と発振回路定数に記載されている発振子を十分に評価してからご使用ください。
 - ・XT1端子、XT2端子と発振子との配線は極力短くし、寄生容量、配線抵抗を小さくしてください。特に超低消費発振(AMPHS1, AMPHS0 = 1,0)を選択している場合はご注意ください。
 - ・回路基板は寄生容量、配線抵抗の少ない材質で回路を構成してください。
 - ・XT1発振回路の周辺には、できるかぎりVssと同電位のグランド・パターンを配置してください。
 - ・XT1端子、XT2端子と発振子の信号線は他の信号と交差させないでください。また、変化する大電流が流れる線と接近させないでください。
 - ・高湿度環境における回路基板の吸湿や、基板上での結露によってXT1端子とXT2 端子間のインピーダンスが低下し発振に障害が発生する場合があります。この 様な環境でご使用される場合は、回路基板をコーティングするなどの防湿対策 を行ってください。
 - ・回路基板上をコーティングする場合は、XT1端子、XT2端子間に容量やリークが 生じない材料をご使用ください。

備考 fx: X1クロック発振周波数

5.3.2 システム・クロック制御レジスタ (CKC)

CPU/周辺ハードウエア・クロックやメイン・システム・クロックを選択するレジスタです。 CKCレジスタは、1ビット・メモリ操作命令または8ビット・メモリ操作命令で設定します。 リセット信号の発生により、00Hになります。

図5-3 システム・クロック制御レジスタ (CKC) のフォーマット

アドレス:FFFA4H リセット時:00H R/W^{注1}

略号	7	6	5	4	3	2	1	0
CKC	CLS	CSS	MCS	MCM0	0	0	0	0

CLS	CPU/周辺ハードウエア・クロック(fcɪĸ)のステータス
0	メイン・システム・クロック(fmain)
1	サブシステム・クロック(fsua)

CSS	CPU/周辺ハードウエア・クロック(fclk)の選択
0	メイン・システム・クロック(fmain)
1 ^{注2}	サブシステム・クロック(fsuв)

MCS	メイン・システム・クロック(f _{MAIN})のステータス
0	高速オンチップ・オシレータ・クロック(fiH)
1	高速システム・クロック(f _{MX})

MCM0 ^{注2}	メイン・システム・クロック(fmain)の動作制御
0	メイン・システム・クロック(fmain)に高速オンチップ・オシレータ・クロック(fiH)
	を選択
1	メイン・システム・クロック(fmain)に高速システム・クロック(fmx)を選択

注1. ビット7,5は、Read Onlyです。

2. CSS = 1を設定した状態で、MCMOビットの値を変更することは禁止です。

備考 fi⊣ : 高速オンチップ・オシレータ・クロック周波数

fmx : 高速システム・クロック周波数 fmain : メイン・システム・クロック周波数 fsub : サブシステム・クロック周波数

(注意は次ページにあります。)

注意1. ビット0-3には、必ず0を設定してください。

- 2. CSSビットで設定したクロックは、CPUと周辺ハードウエアに供給されます。したがって、CPUクロックを変更すると、周辺ハードウエア・クロックも同時に変更されます(リアルタイム・クロック2、サブシステム・クロック周波数測定回路、12ビット・インターバル・タイマ、クロック出力/ブザー出力制御回路、LCDコントローラ/ドライバ、8ビット・インターバル・タイマ、発振停止検出回路およびウォッチドッグ・タイマは除く)。よって、CPU/周辺ハードウエア・クロックを変更する場合は、各周辺機能を停止してください。
- 3. 周辺ハードウエア・クロックとしてサブシステム・クロックが使われている場合、A/Dコンバータ、IICAの動作は保証できません。周辺ハードウエアの動作特性については、各周辺ハードウエアの章および第37章 電気的特性を参照してください。

5.3.3 クロック動作ステータス制御レジスタ (CSC)

高速システム・クロック、高速オンチップ・オシレータ・クロック、サブシステム・クロックの動作を制御するレジスタです(低速オンチップ・オシレータ・クロックは除く)。

CSCレジスタは、1ビット・メモリ操作命令または8ビット・メモリ操作命令で設定します。

リセット信号の発生により、COHになります。

注意 XTSTOPビットはパワーオン・リセットによるリセット時のみ初期化され、その他のリセット要因では、値を保持します。

図5-4 クロック動作ステータス制御レジスタ (CSC) のフォーマット

アドレス:FFFA1H リセット時:C0H R/W

略号	7	6	5	4	3	2	1	0
CSC	MSTOP	XTSTOP ^注	0	0	0	0	0	HIOSTOP

MSTOP	高速システム・クロックの動作制御						
	X1発振モード時	外部クロック入力モード時	入力ポート・モード時				
0	X1発振回路動作	EXCLK端子からの外部クロ	入力ポート				
		ック有効					
1	X1発振回路停止	EXCLK端子からの外部クロ					
		ック無効					

XTSTOP	サブシステム・クロックの動作制御						
	XT1発振モード時	外部クロック入力モード時	入力ポート・モード時				
0	XT1発振回路動作	EXCLKS端子からの外部ク	入力ポート				
		ロック有効					
1	XT1発振回路停止	EXCLKS端子からの外部ク					
		ロック無効					

HIOSTOP	高速オンチップ・オシレータ・クロックの動作制御
0	高速オンチップ・オシレータ動作
1	高速オンチップ・オシレータ停止

- 注 XTSTOPビットはパワーオン・リセットによるリセット時のみ初期化され、その他のリセット要因では、値を保持します。
- 注意1. リセット解除後は、クロック動作モード制御レジスタ(CMC)を設定してからCSCレジスタを設定してください。
 - 2. リセット解除後MSTOPビットを0に設定する前に発振安定時間選択レジスタ (OSTS) を設定してください。ただしOSTSレジスタを初期値のまま使用する場合は、OSTSレジスタを設定する必要はありません。
 - 3. MSTOPビットの設定でX1発振を開始する場合は、X1クロックの発振安定時間を発振安定時間カウンタ状態レジスタ(OSTC)で確認してください。

(注意は次ページに続きます。)

- 注意4. XSTOPビットの設定でXT1発振を開始する場合は、サブシステム・クロックに必要な発振 安定時間をソフトウエアにてウエイトしてください。
 - 5. CPU/周辺ハードウエア・クロック (fcLK) に選択しているクロックは、CSCレジスタで停止させないでください。
 - 6. クロック発振停止(外部クロック入力無効)するためのレジスタのフラグ設定と停止前の 条件は、表5-2のようになります。クロックを停止する場合は、クロック停止前条件を確 認した後に停止してください。

クロック	クロック停止(外部クロック入力無効)前条件	CSCレジスタの
		フラグ設定
X1クロック	CPU/周辺ハードウエア・クロックが高速シス	MSTOP = 1
外部メイン・システム・	テム・クロック以外で動作	
クロック	(CLS = 0かつMCS = 0, またはCLS = 1)	
XT1クロック	CPU/周辺ハードウエア・クロックがサブシス	XTSTOP = 1
外部サブシステム・	テム・クロック以外で動作	
クロック	(CLS = 0)	
高速オンチップ・オシレ	CPU/周辺ハードウエア・クロックが高速オン	HIOSTOP = 1
ータ・クロック	チップ・オシレータ・クロック以外で動作	
	(CLS = 0かつMCS = 1,またはCLS = 1)	

表5-2 クロック停止方法

5.3.4 発振安定時間カウンタ状態レジスタ (OSTC)

X1クロックの発振安定時間カウンタのカウント状態を示すレジスタです。

次のときに、X1クロックの発振安定時間を確認することができます。

- ・CPUクロックが高速オンチップ・オシレータ・クロックまたはサブシステム・クロックで、X1クロック の発振を開始した場合
- ・CPUクロックが高速オンチップ・オシレータ・クロックで、X1クロックも発振している状態でSTOPモードに移行し、その後、STOPモードを解除した場合

OSTCレジスタは、1ビット・メモリ操作命令または8ビット・メモリ操作命令で読み出すことができます。 リセット信号の発生、STOP命令、MSTOPビット(クロック動作ステータス制御レジスタ(CSC)のビット 7) = 1により、00Hになります。

備考 発振安定時間カウンタは、次の場合にカウントを開始します。

- ・X1クロック発振開始時(EXCLK, OSCSEL = 0, 1 → MSTOP = 0)
- ・STOPモードを解除したとき

図5-5 発振安定時間カウンタ状態レジスタ (OSTC) のフォーマット


アドレス:FFFA2H リセット時:00H R 略号 0 7 6 3 2 5 4 1 MOST OSTC MOST MOST MOST MOST MOST MOST MOST 8 9 10 11 13 15 17 18

MOST	発振安定時間のステータス									
8	9	10	11	13	15	17	18		fx = 10 MHz時	fx = 20 MHz時
0	0	0	0	0	0	0	0	2 ⁸ /fx未満	25.6 µs未満	12.8 µs未満
1	0	0	0	0	0	0	0	28/fx以上	25.6 µs以上	12.8 µs以上
1	1	0	0	0	0	0	0	2 ⁹ /fx以上	51.2 µs以上	25.6 µs以上
1	1	1	0	0	0	0	0	2 ¹⁰ /fx以上	102 µs以上	51.2 µs以上
1	1	1	1	0	0	0	0	2 ¹¹ /fx以上	204 µs以上	102 µs以上
1	1	1	1	1	0	0	0	2 ¹³ /fx以上	819 µs以上	409 µs以上
1	1	1	1	1	1	0	0	2 ¹⁵ /fx以上	3.27 ms以上	1.63 ms以上
1	1	1	1	1	1	1	0	2 ¹⁷ /fx以上	13.1 ms以上	6.55 ms以上
1	1	1	1	1	1	1	1	2 ¹⁸ /fx以上	26.2 ms以上	13.1 ms以上

- 注意1. 上記時間経過後, MOST8ビットから順番に"1"となっていき, そのまま"1"を保持します。
 - 2. 発振安定時間カウンタは発振安定時間選択レジスタ (OSTS) で設定した発振安定時間まで しかカウントしません。

次のときには、OSTSレジスタの発振安定時間を、発振開始後にOSTCレジスタで確認したいカウント値より大きい値に設定してください。

- ・CPUクロックが高速オンチップ・オシレータ・クロックまたはサブシステム・クロックで、X1クロックの発振を開始したい場合
- ・CPUクロックが高速オンチップ・オシレータ・クロックで、X1クロックも発振している 状態でSTOPモードに移行し、その後、STOPモードを解除したい場合 (したがって、STOPモード解除後のOSTCレジスタは、OSTSレジスタで設定している 発振安定時間までのステータスしかセットされないので注意してください)
- 3. X1クロックの発振安定時間は、クロック発振を開始するまでの時間(下図a)は含みません。



備考 fx: X1クロック発振周波数

5.3.5 発振安定時間選択レジスタ (OSTS)

X1クロックの発振安定時間を選択するレジスタです。

X1クロックを発振させる場合は、X1発振回路動作(MSTOP = 0)後、OSTSレジスタで設定した時間を自動でウエイトします。

CPUクロックを高速オンチップ・オシレータ・クロックまたはサブシステム・クロックから、X1クロックに切り換える場合や、CPUクロックが高速オンチップ・オシレータ・クロックで、X1クロックも発振している状態でSTOPモードに移行し、その後STOPモードを解除した場合は、発振安定時間カウンタ状態レジスタ (OSTC) で発振安定時間が経過したかを確認してください。OSTCレジスタでは、あらかじめOSTSレジスタで設定した時間までの確認ができます。

OSTSレジスタは、8ビット・メモリ操作命令で設定します。

リセット信号の発生により、07Hになります。

図5-6 発振安定時間選択レジスタ (OSTS) のフォーマット

アドレス:FFFA3H リセット時:07H R/W 略号 6 5 4 3 2 0 7 1 OSTS2 OSTS1 OSTS 0 0 0 0 0 OSTS0


OSTS2	OSTS1	OSTS0		発振安定時間の選択	
				fx = 10 MHz時	fx = 20 MHz時
0	0	0	28/fx	25.6 μs	12.8 µs
0	0	1	2 ⁹ /fx	51.2 μs	25.6 µs
0	1	0	2 ¹⁰ /fx	102 µs	51.2 μs
0	1	1	2 ¹¹ /fx	204 μs	102 μs
1	0	0	2 ¹³ /fx	819 µs	409 μs
1	0	1	2 ¹⁵ /fx	3.27 ms	1.63 ms
1	1	0	2 ¹⁷ /fx	13.1 ms	6.55 ms
1	1	1	2 ¹⁸ /fx	26.2 ms	13.1 ms

注意1. OSTSレジスタの設定を変更する場合は、クロック動作ステータス制御レジスタ (CSC) のMSTOPビットを0に設定する前に行ってください。

2. 発振安定時間カウンタはOSTSレジスタで設定した発振安定時間までしかカウントしません。

次のときには、OSTSレジスタの発振安定時間を、発振開始後にOSTCレジスタで確認したいカウント値より大きい値に設定してください。

- ・CPUクロックが高速オンチップ・オシレータ・クロックまたはサブシステム・ クロックで、X1クロックの発振を開始したい場合
- ・CPUクロックが高速オンチップ・オシレータ・クロックで、X1クロックも発振している状態でSTOPモードに移行し、その後、STOPモードを解除したい場合 (したがって、STOPモード解除後のOSTCレジスタは、OSTSレジスタで設定している発振安定時間までのステータスしかセットされないので注意してください)
- 3. X1クロックの発振安定時間は、クロック発振を開始するまでの時間(下図a)は含みません。



備考 fx: X1クロック発振周波数

5.3.6 周辺イネーブル・レジスタ0,1 (PER0, PER1)

各周辺ハードウエアへのクロック供給許可/禁止を設定するレジスタです。使用しないハードウエアへはクロック供給も停止させることで、低消費電力化とノイズ低減をはかります。

このレジスタで制御される以下の周辺機能を使用する場合は、周辺機能の初期設定前に対応するビットをセット(1)してください。

- ・リアルタイム・クロック2
- IrDA
- ・10ビットA/Dコンバータ
- ・シリアル・インタフェースIICA0
- ・シリアル・アレイ・ユニット1
- ・シリアル・アレイ・ユニット0
- ・タイマ・アレイ・ユニット
- ・12ビット・インターバル・タイマ
- ・サブシステム・クロック周波数測定回路
- ・コンパレータ0,1
- · 発振停止検出回路
- DTC
- ・24ビットΔΣ型A/Dコンバータ

PERO, PER1レジスタは、1ビット・メモリ操作命令または8ビット・メモリ操作命令で設定します。 リセット信号の発生により、00Hになります。

図5-7 周辺イネーブル・レジスタ0 (PERO) のフォーマット (1/2)

アドレス: F00F0H リセット時:00H R/W 略号 2 0 7 6 5 4 3 PER0 **RTCWEN** IRDAEN **ADCEN** IICA0EN SAU1EN SAU0EN TAU0EN 0

RTCWEN	リアルタイム・クロック2(RTC2)の入力クロック供給の制御
0	入力クロック供給停止
	・リアルタイム・クロック2(RTC2)で使用するSFRへのライト不可
	・リアルタイム・クロック2(RTC2)は動作可能
1	入力クロック供給
	・リアルタイム・クロック2(RTC2)で使用するSFRへのリード/ライト可
	・リアルタイム・クロック2(RTC2)は動作可能

IRDAEN	IrDAの入カクロック供給の制御				
0	入力クロック供給停止				
	・IrDAで使用するSFRへのライト不可				
	・IrDAはリセット状態				
1	入力クロック供給				
	・IrDAで使用するSFRへのリード/ライト可				

注意 ビット1には必ず"0"を設定してください。

図5-7 周辺イネーブル・レジスタ0 (PER0) のフォーマット (2/2)

アドレス: F00F0H リセット時: 00H R/W

略号	7	6	5	4	3	2	1	0
PER0	RTCWEN	IRDAEN	ADCEN	IICA0EN	SAU1EN	SAU0EN	0	TAU0EN

	ADCEN	A/Dコンバータの入力クロック供給の制御					
I	0	入力クロック供給停止					
		・A/Dコンバータで使用するSFRへのライト不可					
		・A/Dコンバータはリセット状態					
I	1	入力クロック供給					
		・A/Dコンバータで使用するSFRへのリード/ライト可					

IICA0EN	シリアル・インタフェースIICA0の入力クロック供給の制御
0	入力クロック供給停止
	・シリアル・インタフェースIICAOで使用するSFRへのライト不可
	・シリアル・インタフェースIICAOはリセット状態
1	入力クロック供給
	・シリアル・インタフェースIICAOで使用するSFRへのリード/ライト可

SAU1EN	シリアル・アレイ・ユニット1の入力クロック供給の制御					
0	入力クロック供給停止					
	シリアル・アレイ・ユニット1で使用するSFRへのライト不可					
	・シリアル・アレイ・ユニット1はリセット状態					
1	、 カクロック供給					
	シリアル・アレイ・ユニット1で使用するSFRへのリード/ライト可					

SAU0EN	シリアル・アレイ・ユニット0の入力クロック供給の制御
0	入力クロック供給停止
	・シリアル・アレイ・ユニット0で使用するSFRへのライト不可
	・シリアル・アレイ・ユニット0はリセット状態
1	入カクロック供給
	・シリアル・アレイ・ユニット0で使用するSFRへのリード/ライト可

TAU0EN	タイマ・アレイ・ユニットの入力クロック供給の制御				
0	入力クロック供給停止				
	タイマ・アレイ・ユニットで使用するSFRへのライト不可				
	・タイマ・アレイ・ユニットはリセット状態				
1	入力クロック供給				
	・タイマ・アレイ・ユニットで使用するSFRへのリード/ライト可				

注意 ビット1には必ず "0" を設定してください。

図5-8 周辺イネーブル・レジスタ1 (PER1) のフォーマット

アドレス: F007AH リセット時: 00H R/W

略号 7 0 6 5 4 3 2 1 PER1 TMKAEN **FMCEN** OSDCEN 0 0 DSADCEN CMPEN DTCEN

TMKAEN	12ビット・インターバル・タイマの入力クロック供給の制御
0	入力クロック供給停止
	・12ビット・インターバル・タイマで使用するSFRへのライト不可
	・12ビット・インターバル・タイマはリセット状態
1	入力クロック供給
	・12ビット・インターバル・タイマで使用するSFRへのリード/ライト可

FMCEN	サブシステム・クロック周波数測定回路の入力クロック供給					
0	入力クロック供給停止					
	・サブシステム・クロック周波数測定回路で使用するSFRへのライト不可					
	リアルタイム・クロック2で使用するSUBCUDレジスタへのライト不可					
	・サブシステム・クロック周波数測定回路はリセット状態					
1	入力クロック供給					
	・サブシステム・クロック周波数測定回路で使用するSFRへのリード/ライト可					
	・リアルタイム・クロック2で使用するSUBCUDレジスタへのリード/ライト可					

	CMPEN	コンパレータ0, 1の入力クロック供給の制御				
I	0	入力クロック供給停止				
		・コンパレータ0, 1で使用するSFRへのライト不可				
		・コンパレータ0, 1はリセット状態				
I	1	入力クロック供給				
		・コンパレータ0, 1で使用するSFRへのリード/ライト可				

OSDCEN	発振停止検出回路の入力クロック供給の制御				
0	入力クロック供給停止				
	・発振停止検出回路で使用するSFRへのライト不可				
	・発振停止検出回路はリセット状態				
1	入力クロック供給				
	・発振停止検出回路で使用するSFRへのリード/ライト可				

DTCEN	DTCの入力クロック供給の制御				
0	カクロック供給停止				
	DTCは動作不可				
1	入力クロック供給				
	・DTCは動作可				

DSADCEN	24ビットΔΣ型A/Dコンバータの入力クロック供給の制御			
0	入力クロック供給停止			
	24ビットΔΣ型A/Dコンバータで使用するSFRへのライト不可			
	・24ビットΔΣ型A/Dコンバータはリセット状態			
1	入力クロック供給			
	・24ビットΔΣ型A/Dコンバータで使用するSFRへのリード/ライト可			

注意 ビット2,1には必ず"0"を設定してください。



5.3.7 サブシステム・クロック供給モード制御レジスタ (OSMC)

OSMCレジスタは、不要なクロック機能を停止させることにより、低消費電力化することを目的としたレジスタです。

RTCLPC = 1に設定すると、STOPモード時およびサブシステム・クロックでCPU動作中のHALTモード時に、リアルタイム・クロック2、12ビット・インターバル・タイマ、クロック出力/ブザー出力制御回路、LCDコントローラ/ドライバ、8ビット・インターバル・タイマ、発振停止検出回路以外の周辺機能へのクロック供給を停止するので、消費電力を低減することが可能です。

また、OSMCレジスタではリアルタイム・クロック2、12ビット・インターバル・タイマ、クロック出力/ブザー出力制御回路、LCDコントローラ/ドライバ、8ビット・インターバル・タイマ、サブシステム・クロック周波数測定回路の動作クロックを選択できます。

OSMCレジスタは、8ビット・メモリ操作命令で設定します。

リセット信号の発生により、00Hになります。

図5-9 サブシステム・クロック供給モード制御レジスタ(OSMC)のフォーマット

アドレス: F00F3H リセット時: 00H R/W

略号	7	6	5	4	3	2	1	0
OSMC	RTCLPC	0	0	WUTMMCK0	0	0	0	0

RTCLPC	STOPモード時およびサブシステム・クロックでCPU動作中のHALTモード時の設定
0	周辺機能へのサブシステム・クロック供給許可
	(動作許可となる周辺機能については、表24-1、表24-2参照)
1	リアルタイム・クロック2, 12ビット・インターバル・タイマ, クロック出力/ブザー
	出力制御回路,LCDコントローラ/ドライバ,8ビット・インターバル・タイマ,発振停
	止検出回路以外の周辺機能へのサブシステム・クロック供給停止

WUTMMCK0	リアルタイム・クロック2,	クロック出力/ブザー出力	サブシステム・
	12ビット・インターバル・タイマ,	制御回路のPCLBUZn端子の	クロック周波数
	LCDコントローラ/ドライバの	出カクロックの選択および	測定回路の動作
	動作クロックの選択	8ビット・インターバル・タイマの	
		動作クロックの選択	
0	サブシステム・クロック(fsuB)	サブシステム・クロック (fsua)	許可
		選択許可	
1	低速オンチップ・オシレータ・	サブシステム・クロック (fsua)	禁止
	クロック(f∟)	選択禁止	

- 注意1. RTCLPCビットを1に設定することで、STOPモード時およびサブシステム・クロックでCPU 動作中のHALTモード時の消費電力を低減することができます。ただし、サブシステム・クロックでCPU動作中のHALTモード時は、リアルタイム・クロック2、12ビット・インターバル・タイマ、クロック出力/ブザー出力制御回路、LCDコントローラ/ドライバ以外の周辺機能へクロックを供給できなくなります。サブシステム・クロックでCPU動作中はHALTモードに設定する前に、周辺イネーブル・レジスタ0 (PER0)のビット7 (RTCWEN)、周辺イネーブル・レジスタ1 (PER1)のビット7 (TMKAEN)は1に、PER0のビット0、2、3、PER1のビット5は0にしてください。
 - 2. サブシステム・クロック発振中は、サブシステム・クロックのみ選択できます (WUTMMCK0 = 0)。

(注意, 備考は次ページに続きます。)

注意3. WUTMMCK0を"1"に設定すると低速オンチップ・オシレータ・クロックが発振します。

4. WUTMMCK0を"1"に設定した場合、リアルタイム・クロック2の定周期割り込み機能のみ 使用できます。年、月、曜日、日、時、分、秒のカウントおよび1 Hz出力機能は使用できません。

定周期割り込み間隔は、定周期(RTCC0レジスタで選択した値)×fsue/filで算出されます。

5. WUTMMCK0ビットによるサブシステム・クロックと低速オンチップ・オシレータ・クロックの切り替えは、リアルタイム・クロック2、12ビット・インターバル・タイマ、LCDコントローラ/ドライバの全ての機能が動作停止中のみ可能です。

各機能の動作停止方法は次のとおりです。

リアルタイム・クロック2の停止設定 : RTCE = 0 12ビット・インターバル・タイマの停止設定 : RINTE = 0

LCDコントローラ/ドライバの停止設定 : SCOC = 0 かつVLCON = 0

6. WUTMMCK0ビット = 1設定時にクロック出力/ブザー出力制御回路の出力クロックまた は8ビット・インターバル・タイマの動作クロックとしてfsuBを選択することは禁止です。

備考 RTCE :リアルタイム・クロック・コントロール・レジスタ0(RTCC0)のビット7

RINTE: 12ビット・インターバル・タイマ・コントロール・レジスタ(ITMC)のビット15

SCOC : LCDモード・レジスタ1 (LCDM1) のビット6 VLCON : LCDモード・レジスタ1 (LCDM1) のビット5

5. 3. 8 高速オンチップ・オシレータ周波数選択レジスタ (HOCODIV)

オプション・バイト(000C2H)で設定した高速オンチップ・オシレータの周波数を変更するレジスタです。

HOCODIVは、8ビット・メモリ操作命令で設定します。

リセット信号の発生により、オプション・バイト (000C2H) のFRQSEL2-FRQSEL0ビットで設定した値になります。

図5-10 高速オンチップ・オシレータ周波数選択レジスタ(HOCODIV)のフォーマット

 アドレス: F00A8H
 リセット時:オプション・バイト (000C2H)
 FRQSEL2 - FRQSEL0の設定値
 R/W

 略号
 7
 6
 5
 4
 3
 2
 1
 0

 HOCODIV
 0
 0
 0
 0
 HOCODIV2
 HOCODIV1
 HOCODIV1
 HOCODIV0

HOCODIV2	HOCODIV1	HOCODIV0	高速オンチップ・オシレータ・クロック周波数の選択
0	0	0	fiн = 24 MHz
0	0	1	fін = 12 MHz
0	1	0	fiн = 6 MHz
0	1	1	fi⊢ = 3 MHz
	上記以外		設定禁止

注意1. HOCODIVレジスタの設定は、周波数の変更前、変更後ともにオプション・バイト(000C2H)で設定したフラッシュ動作モードの動作可能な電圧の範囲内で行ってください。

オプション・/	ドイト(000C2H)				
の値		フラッシュ動作モード	動作周波数範囲	動作電圧範囲	
CMODE1	CMODE0				
1	0	LS(低速メイン)モード	6/3 MHz	1.9 V∼5.5 V	
4	4	ロの/京本 オファルエード	12/6/3 MHz	2.4 V~5.5 V	
1 1		HS(高速メイン)モード	24/12/6/3 MHz	2.7 V~5.5 V	
上記以外		設定禁止			

- 2. HOCODIVレジスタの設定は、高速オンチップ・オシレータ・クロック(fhi)をCPU/周辺 ハードウエア・クロック(fclx)に選択している状態で行ってください。
- 3. HOCODIVレジスタで周波数を変更後、次の遷移時間経過して周波数が切り替わります。
 - ・変更前の周波数で最大3クロック 動作
 - ・変更後の周波数で最大3クロックのCPU/周辺ハードウエア・クロック ウエイト

5.3.9 周辺クロック制御レジスタ (PCKC)

24ビットΔΣΑ/Dコンバータの動作クロックを選択するレジスタです。

高速システム・クロックの周波数(fmx)は水晶発振子12 MHzのみ使用可能。

PCKCレジスタは、1ビット・メモリ操作命令または8ビット・メモリ操作命令で設定します。

リセット信号の発生により、00Hになります。

図5-11 周辺クロック制御レジスタ (PCKC)のフォーマット

アドレス: F0098H リセット時:00H R/W 0 略号 7 6 5 4 3 2 1 PCKC 0 0 0 0 0 0 DSADCK

DSADCK	24ビットΔΣ型A/Dコンバータの動作クロックの選択
0	高速オンチップ・オシレータ・クロック(fiH) 供給。(fmx供給停止)
1	高速システム・クロック供給(f _{MX})供給 ^注

注 高速システム・クロックの周波数 (fmx) は水晶発振子12 MHzのみ使用可能。

5.4 システム・クロック発振回路

5.4.1 X1発振回路


X1発振回路はX1, X2端子に接続された水晶振動子またはセラミック発振子(1~20 MHz)によって発振します。また,外部クロックを入力することができます。その場合はEXCLK端子にクロック信号を入力してください。 X1発振回路を使用する場合,クロック動作モード制御レジスタ(CMC)のビット7,6(EXCLK,OSCSEL)を次のように設定してください。

・水晶、セラミック発振 : EXCLK, OSCSEL = 0, 1・外部クロック入力 : EXCLK, OSCSEL = 1, 1


X1発振回路を使用しない場合は、入力ポート・モード(EXCLK, OSCSEL = 0,0)に設定してください。 さらに、入力ポートとしても使用しない場合は、表2-3 各端子の未使用端子処理を参照してください。 図5-12にX1発振回路の外付け回路例を示します。

図5-12 X1発振回路の外付け回路例

(a) 水晶, セラミック発振



(b) 外部クロック



注意を次ページに示します。

5. 4. 2 XT1発振回路

XT1発振回路はXT1, XT2端子に接続された水晶振動子(標準:32.768 kHz)によって発振します。

XT1発振回路を使用する場合、クロック動作モード制御レジスタ(CMC)のビット4(OSCSELS)に1を設定してください。

また、外部クロックを入力することができます。その場合はEXCLKS端子にクロック信号を入力してください。XT1発振回路を使用する場合、クロック動作モード制御レジスタ(CMC)のビット5、4(EXCLKS、OSCSELS)を次のように設定してください。


·水晶発振 : EXCLKS, OSCSELS = 0, 1

・外部クロック入力 : EXCLKS, OSCSELS = 1, 1


XT1発振回路を使用しない場合は、入力ポート・モード(EXCLKS, OSCSELS = 0,0)に設定してください。 さらに、入力ポートとしても使用しない場合は、表2-3 各端子の未使用端子処理を参照してください。 図5-13にXT1発振回路の外付け回路例を示します。

図5-13 XT1発振回路の外付け回路例

(a) 水晶発振



(b) 外部クロック



- 注意 X1発振回路およびXT1発振回路を使用する場合は、配線容量などの影響を避けるために、図5 -12,5-13の破線の部分を次のように配線してください。
 - ・配線は極力短くしてください。
 - ・他の信号線と交差させない、変化する大電流が流れる線と接近させないでください。
 - ・発振回路のコンデンサの接地点は、常にVssと同電位となるようにしてください。大電流が流れるグランド・パターンに接地しないでください。
 - 発振回路から信号を取り出さないでください。


特に、XT1発振回路は、低消費電力にするために増幅度の低い回路になっています。設計の際は、次の点に注意してください。


- ・端子や回路基板には寄生容量が含まれています。したがって実際に使用する回路基板にて発振 評価を行い、問題がないことを確認してください。
- ・XT1発振回路のモードを超低消費発振 (AMPHS1, AMPHS0 = 1, 0) で使用する場合は5.7 発振子と発振回路定数に記載されている発振子を十分に評価してからご使用ください。
- ・XT1端子, XT2端子と発振子との配線は極力短くし、寄生容量、配線抵抗を小さくしてください。特に超低消費発振(AMPHS1, AMPHS0 = 1,0)を選択している場合はご注意ください。
- ・回路基板は寄生容量、配線抵抗の少ない材質で回路を構成してください。
- ・XT1発振回路の周辺には、できるかぎりVssと同電位のグランド・パターンを配置してください。
- ・XT1端子、XT2端子と発振子の信号線は他の信号と交差させないでください。また、変化する 大電流が流れる線と接近させないでください。
- ・高湿度環境における回路基板の吸湿や、基板上での結露によってXT1端子とXT2端子間のイン ピーダンスが低下し発振に障害が発生する場合があります。この様な環境でご使用される場合 は、回路基板をコーティングするなどの防湿対策を行ってください。
- ・回路基板上をコーティングする場合は、XT1端子、XT2端子間に容量やリークが生じない材料をご使用ください。

図5-14に発振子の接続の悪い例を示します。


図5-14 発振子の接続の悪い例 (1/2)

(a) 接続回路の配線が長い





- (c) X1, X2の信号線の配線が交差している
- (d) X1, X2配線の下に電源/GNDパターンがある




注 多層基板や両面基板において、X1、X2端子と発振子の配線部(図中の点線部分)の下には、電源/ GNDパターンを配置しないでください。

容量成分の原因となり、発振特性に影響を与える配置はしないでください。


備考 サブシステム・クロックをご使用の場合は、X1, X2をXT1, XT2と読み替えてください。また、XT2 側に直列に抵抗を挿入してください。

図5-14 発振子の接続の悪い例(2/2)

- (e) 変化する大電流が信号線に 近接している
- Vss X1 X2 大電流
- (f) 発振回路部のグランド・ライン上に電流が流れる (A点, B点, C点の電位が変動する)



(g) 信号を取り出している



- 注意 X2とXT1が平行に配線されている場合、X2のクロストーク・ノイズがXT1に相乗し誤動作を引き起こすことがあります。
- 備考 サブシステム・クロックをご使用の場合は、X1, X2をXT1, XT2と読み替えてください。また、XT2 側に直列に抵抗を挿入してください。

5.4.3 高速オンチップ・オシレータ

RL78/I1Bは、高速オンチップ・オシレータを内蔵しています。オプション・バイト(000C2H)により24 MHz, 12 MHz, 6 MHz, 3 MHzから周波数を選択することが可能です。クロック動作ステータス制御レジスタ(CSC)のビット0(HIOSTOP)にて発振を制御できます。リセット解除後、高速オンチップ・オシレータは自動的に発振を開始します。

5.4.4 低速オンチップ・オシレータ

RL78/I1Bは、低速オンチップ・オシレータを内蔵しています。

低速オンチップ・オシレータ・クロックは、ウォッチドッグ・タイマ、リアルタイム・クロック2、12ビット・インターバル・タイマ、LCDコントローラ/ドライバ、発振停止検出回路のクロックとして使用します。CPU クロックとして使用できません。

オプション・バイト(000C0H)のビット4(WDTON)またはサブシステム・クロック供給モード制御レジスタ(OSMC)のビット4(WUTMMCK0)のどちらか、または両方が1のときに動作します。

ウォッチドッグ・タイマ停止時かつ、WUTMMCK0 = 0以外では、低速オンチップ・オシレータの発振は継続します。ただし、ウォッチドック・タイマ動作時でWUTMMCK0 = 0の場合のみ、WDSTBYON = 0かつHALTおよびSTOP、SNOOZEモードの状態で低速オンチップ・オシレータの発振が停止します。ウォッチドッグ・タイマ動作時に、プログラムが暴走する場合においても、低速オンチップ・オシレータ・クロックが停止することはありません。

注意 発振停止検出回路を使用する場合は、低速オンチップ・オシレータ・クロックを常時動作させるために、OSMCレジスタのビット4(WUTMMCKO)を1に設定するか、オプション・バイト(000C0H)のビット4(WDTON)とビット0(WDSTBYON)を1に設定する必要があります。

5.5 クロック発生回路の動作

クロック発生回路は次に示す各種クロックを発生し、かつ、スタンバイ・モードなどのCPUの動作モードを制御します(図5-1を参照)。

- 〇メイン・システム・クロック fmain
 - ・高速システム・クロック fmx

X1クロック fx

外部メイン・システム・クロック fex

- ・高速オンチップ・オシレータ・クロック fm
- 〇サブシステム・クロック fsua
 - XT1クロック fxт
 - ・外部サブシステム・クロック fexs
- ○低速オンチップ・オシレータ・クロック fil
- OCPU/周辺ハードウエア・クロック fclk

RL78/I1Bでは、リセット解除後、CPUは高速オンチップ・オシレータの出力により動作を開始します。 電源電圧投入時のクロック発生回路の動作を、図5-15に示します。




図5-15 電源電圧投入時のクロック発生回路の動作

- ① 電源投入後、パワーオン・リセット (POR) 回路による内部リセット信号が発生します。 ただし、37.4 AC特性に示す動作電圧範囲に達するまで、電圧検出回路か外部リセットでリセット状態を保ちます (上図は、外部リセット使用時の例)。
- ② リセットが解除されると、高速オンチップ・オシレータが自動的に発振開始されます。
- ③ リセット解除後に電圧安定待ちとリセット処理が行われたのちに、CPUが高速オンチップ・オシレータ・クロックで動作開始します。
- ④ X1クロックまたはXT1クロックは、ソフトウエアにて発振開始を設定してください(5.6.2 X1発振回路の設定例, 5.6.3 XT1発振回路の設定例を参照)。
- ⑤ CPUをX1クロックまたはXT1クロックに切り替える場合は、クロックの発振安定待ち後に、ソフトウエアにて切り替えを設定してください(5.6.2 X1発振回路の設定例、5.6.3 XT1発振回路の設定例を参照)。
- 注1. 高速オンチップ・オシレータ・クロックの発振精度安定待ち時間は、リセット処理時間に含まれます。
 - 2. リセット解除時は、X1クロックの発振安定時間を発振安定時間カウンタ状態レジスタ (OSTC) で確認してください。
 - 3. リセット処理時間は、第26章 パワーオン・リセット回路を参照してください。
- 注意 EXCLK端子からの外部クロック入力を使用する場合、発振安定待ち時間は不要です。

5.6 クロックの制御

5.6.1 高速オンチップ・オシレータの設定例

CPU/周辺ハードウエア・クロック(fcLK)はリセット解除後必ず高速オンチップ・オシレータ・クロックで動作します。高速オンチップ・オシレータの周波数は、オプション・バイト(000C2H)のFRQSEL0-FRQSEL2により、24 MHz, 12 MHz, 6 MHz, 3 MHzから選択可能です。また、高速オンチップ・オシレータ周波数選択レジスタ(HOCODIV)により、周波数を変更することもできます。

【オプション・バイト設定】

アドレス: 000C2H

オプション・ バイト (000C2H)

7	6	5	4	3	2	1	0
CMODE1	CMODE0				FRQSEL2	FRQSEL1	FRQSEL0
0/1	0/1	1	0	0	0/1	0/1	0/1

CMODE1	CMODE0	フラッシュの動作モード設定				
1	0	LS(低速メイン)モード	V _{DD} = 1.9 V∼5.5 V @ 6/3 MHz			
1	1	HS(高速メイン)モード	V _{DD} = 2.4 V∼5.5 V @ 12/6/3 MHz			
			$V_{DD} = 2.7 V \sim 5.5 V @ 24/12/6/3 MHz$			
上記	以外	設定禁止				

FRQSEL2	FRQSEL1	FRQSEL0	高速オンチップ・オシレータの周波数
			fін
0	0	0	24 MHz
0	0	1	12 MHz
0	1	0	6 MHz
0	1	1	3 MHz
	上記以外		設定禁止

【高速オンチップ・オシレータ周波数選択レジスタ(HOCODIV)設定】

アドレス: F00A8H

 7
 6
 5
 4
 3
 2
 1
 0

 HOCODIV
 0
 0
 0
 HOCODIV2
 HOCODIV1
 HOCODIV0

HOCODIV2	HOCODIV1	HOCODIV0	高速オンチップ・オシレータ・クロック周波数の選択
0	0	0	fiн = 24 MHz
0	0	1	f _{IH} = 12 MHz
0	1	0	fiн = 6 MHz
0	1	1	fiн = 3 MHz
	上記以外		設定禁止

5.6.2 X1発振回路の設定例

CPU/周辺ハードウエア・クロック(fclk)はリセット解除後、必ず高速オンチップ・オシレータ・クロックで動作します。その後、X1発振クロックに変更する場合、発振安定時間選択レジスタ(OSTS)、クロック動作モード制御レジスタ(CMC)、クロック動作ステータス制御レジスタ(CSC)で発振回路の設定と発振開始を行い、発振安定時間カウンタ状態レジスタ(OSTC)で発振の安定待ちを行います。発振安定待ちが終了したあと、システム・クロック制御レジスタ(CKC)でX1発振クロックをfclkに設定します。

【レジスタ設定】①~⑤の順に設定してください。

① CMCレジスタのOSCSELビットをセット(1),fx>10 MHzの場合はAMPHビットをセット(1)してX1 発振回路を動作させます。

	7	6	5	4	3	2	1	0
СМС	EXCLK	OSCSEL	EXCLKS	OSCSELS		AMPHS1	AMPHS0	AMPH
CIVIC	0	1	0	0	0	0	0	0/1

② OSTSレジスタでSTOPモード解除時のX1発振回路の発振安定時間を選択しておきます。

例) 10 MHzの発振子で102.4 μs以上までウエイトする場合は、以下の値に設定してください。

	7	6	5	4	3	2	1	0
OSTS						OSTS2	OSTS1	OSTS0
0313	0	0	0	0	0	0	1	0

③ CSCレジスタのMSTOPビットをクリア(0)してX1発振回路の発振を開始します。

_	7	6	5	4	3	2	1	0
CSC	MSTOP	XTSTOP						HIOSTOP
CSC	0	1	0	0	0	0	0	0

④ OSTCレジスタでX1発振回路の発振安定待ちを行います。

例)10 MHzの発振子で102.4 µs以上までウエイトする場合は、以下の値になるまでウエイトしてください。

-	7	6	5	4	3	2	1	0
OSTC	MOST8	MOST9	MOST10	MOST11	MOST13	MOST15	MOST17	MOST18
0310	1	1	1	0	0	0	0	0

⑤ CKCレジスタのMCM0ビットでX1発振クロックをCPU/周辺ハードウエア・クロックに設定します。

_	7	6	5	4	3	2	1	0
CKC	CLS	CSS	MCS	MCM0				
CKC	0	0	0	1	0	0	0	0

注意1. EXCLKS, OSCSELS, AMPHS1, AMPHS0, XTSTOPビットはパワーオン・リセットによるリセット時のみ初期化され、その他のリセット要因では値を保持します。

注意2. HOCODIVレジスタの設定は、周波数の変更前、変更後ともにオプション・バイト (000C2H) で設定したフラッシュ動作モードの動作可能な電圧の範囲内で行ってください。

オプション・/	バイト(000C2H)					
の値		フラッシュ動作モード	動作周波数範囲	動作電圧範囲		
CMODE1	CMODE0					
1	0	LS(低速メイン)モード	6/3 MHz	1.9 V~5.5 V		
1	1	ロの(京本 4 くい)エード	12/6/3 MHz	2.4 V~5.5 V		
		HS(高速メイン)モード	24/12/6/3 MHz	2.7 V~5.5 V		
上記	以外	設定禁止				

5.6.3 XT1発振回路の設定例

CPU/周辺ハードウエア・クロック(fclk)はリセット解除後、必ず高速オンチップ・オシレータ・クロックで動作します。その後、XT1発振クロックに変更する場合、サブシステム・クロック供給モード制御レジスタ (OSMC)、クロック動作モード制御レジスタ(CMC)、クロック動作ステータス制御レジスタ(CSC)で発振回路の設定と発振開始を行い、システム・クロック制御レジスタ(CKC)でXT1発振クロックをfclkに設定します。

【レジスタ設定】①~⑤の順に設定してください。

① STOPモード時およびサブシステム・クロックでCPU動作中のHALTモード時にリアルタイム・クロック 2, 12ビット・インターバル・タイマ, LCDコントローラ/ドライバ, 8ビット・インターバル・タイマ, 発振停止検出回路のみサブシステム・クロックで動作(超低消費電流)させる場合はRTCLPCビットを1に設定してください。

_	7	6	5	4	3	2	1	0
OSMC	RTCLPC			WUTMMCK0				
	0/1	0	0	0	0	0	0	0

② CMCレジスタのOSCSELSビットをセット(1)してXT1発振回路を動作させます。

	7	6	5	4	3	2	1	0
CMC	EXCLK	OSCSEL	EXCLKS	OSCSELS		AMPHS1	AMPHS0	AMPH
	0	0	0	1	0	0/1	0/1	0

AMPHS0, AMPHS1ビット: XT1発振回路の発振モードを設定します。

③ CSCレジスタのXTSTOPビットをクリア(0)してXT1発振回路の発振を開始します。

	7	6	5	4	3	2	1	0
CSC	MSTOP	XTSTOP						HIOSTOP
CSC	1	0	0	0	0	0	0	0

- ④ タイマ機能などを用いて、サブシステム・クロックに必要な発振安定時間をソフトウェアでウェイトしてください。
- ⑤ CKCレジスタのCSSビットでXT1発振クロックをCPU/周辺ハードウエア・クロックに設定します。


_	7	6	5	4	3	2	1	0
СКС	CLS	CSS	MCS	MCM0				
	0	1	0	0	0	0	0	0

注意 EXCLKS, OSCSELS, AMPHS1, AMPHS0, XTSTOPビットはパワーオン・リセットによるリセット時のみ初期化され、その他のリセット要因では、値を保持します。

5.6.4 CPUクロック状態移行図

この製品のCPUクロック状態移行図を図5-16に示します。

図5-16 CPUクロック状態移行図



CPUクロックの移行とSFRレジスタの設定例などを表5-3に示します。

表5-3 CPUクロックの移行とSFRレジスタの設定例(1/5)

(1) リセット解除後 (A) に、CPUを高速オンチップ・オシレータ・クロック動作 (B) へ移行

状態遷移	SFRレジスタの設定		
(A) → (B)	SFRレジスタ設定不要(リセット解除後の初期状態)		

(2) リセット解除後 (A) に、CPUを高速システム・クロック動作 (C) へ移行 (リセット解除直後、CPUは高速オンチップ・オシレータ・クロックで動作 (B))

(SFRレジスタの設定順序) -

(C) ICD DOOD COME TO THE THE COME TO THE C								
SFR	·ジスタの設定フラグ	CM	ICレジスタ	注1	OSTS	CSC	OSTC	СКС
	_				レジスタ	レジスタ	レジスタ	レジスタ
状態遷移		EXCLK	OSCSEL	AMPH		MSTOP		мсм0
$(A) \rightarrow (B) \rightarrow (C)$		0	1	0	注2	0	確認必要	1
(X1クロック:1 MHz≦fx≦1	I0 MHz)							
$(A) \rightarrow (B) \rightarrow (C)$		0	1	1	注2	0	確認必要	1
(X1クロック: 10 MHz <fx≦< td=""><td>20 MHz)</td><td></td><td></td><td></td><td></td><td></td><td></td><td></td></fx≦<>	20 MHz)							
$(A) \rightarrow (B) \rightarrow (C)$		1	1	×	注2	0	確認不要	1
(外部メイン・クロック)								

- 注1. クロック動作モード制御レジスタ(CMC)は、リセット解除後、8ビット・メモリ操作命令で1回のみ書き込み可能です。
 - 2. 発振安定時間選択レジスタ (OSTS) の発振安定時間を次のように設定してください。
 - ・期待する発振安定時間カウンタ状態レジスタ(OSTC)の発振安定時間≦OSTSレジスタで設定する発振安定時間
- 注意 設定するクロックの動作可能電圧(第37章 電気的特性を参照)に電源電圧が達してから、クロックを設定 してください。
- (3) リセット解除後 (A) に、CPUをサブシステム・クロック動作 (D) へ移行 (リセット解除直後、CPUは高速オンチップ・オシレータ・クロックで動作 (B))

(SFRレジスタの設定順序)

	(SFRレンスタの設定順序)							
	SFRレジスタの設定フラグ		CMCレ:	ジスタ ^注		CSC	発振安	CKC
状態遷移						レジスタ	定待ち	レジスタ
		EXCLKS	OSCSELS	AMPHS1	AMPHS0	XTSTOP		CSS
$(A) \rightarrow (B) \rightarrow (D)$		0	1	0/1	0/1	0	必要	1
(XT1クロック)								
$(A) \rightarrow (B) \rightarrow (D)$		1	1	×	×	0	必要	1
(外部サブシステム	ム・ クロック)							

注 クロック動作モード制御レジスタ(CMC)は、リセット解除後、8ビット・メモリ操作命令で1回のみ書き込み可能です。

備考1. ×:don't care

2. 表5-3の (A)-(J) は、図5-16の(A)-(J) と対応しています。

表5-3 CPUクロックの移行とSFRレジスタの設定例(2/5)

(4) CPUを高速オンチップ・オシレータ・クロック動作 (B) から高速システム・クロック動作 (C) へ移行

(SFRレジスタの設定順序)

SFRレジスタの設定フラグ	CM	ICレジスタ	注1	OSTS	CSC	OSTC	CKC
状態遷移				レジスタ	レジスタ	レジスタ	レジスタ
	EXCLK	OSCSEL	AMPH		MSTOP		MCM0
(B) → (C)	0	1	0	注2	0	確認必要	1
(X1クロック: 1 MHz≦fx≦10 MHz)							
(B) → (C)	0	1	1	注2	0	確認必要	1
(X1クロック: 10 MHz <fx≦20 mhz)<="" td=""><td></td><td></td><td></td><td></td><td></td><td></td><td></td></fx≦20>							
(B) → (C)	1	1	×	注2	0	確認不要	1
(外部メイン・クロック)							
	1		,	Λ.		,	

設定済みの場合は不要

高速システム・クロック

動作中の場合は不要

- 注1. クロック動作モード制御レジスタ(CMC)は、リセット解除後、1回のみ設定可能です。設定済みの場合は不要です。
 - 2. 発振安定時間選択レジスタ (OSTS) の発振安定時間を次のように設定してください。
 - ・期待する発振安定時間カウンタ状態レジスタ(OSTC)の発振安定時間≦OSTSレジスタで設定する発振安定時間
- 注意 設定するクロックの動作可能電圧(第37章 電気的特性を参照)に電源電圧が達してから、クロックを設定してください。
- (5) CPUを高速オンチップ・オシレータ・クロック動作 (B) から、サブシステム・クロック動作 (D) へ移行 (SFRレジスタの設定順序) ──────►

SERレジスタの設定フラグ	CMCレジスタ ^注			CSCレジスタ	発振安定	CKCレジスタ
状態遷移	EXCLKS	OSCSELS	AMPHS1,0	XTSTOP	待ち	CSS
$(B) \rightarrow (D)$	0	1	00:低消費発振	0	必要	1
(XT1クロック)			01:通常発振			
			10:超低消費発振			
$(B) \rightarrow (D)$	1	1	×	0	必要	1
(外部サブ・クロック)						

設定済みの場合は不要

サブシステム・クロック動作中の場合は不要

注 クロック動作モード制御レジスタ (CMC) は、リセット解除後、8ビット・メモリ操作命令で1回のみ書き込み可能です。

設定済みの場合は不要です。

備考1. ×:don't care

2. 表5-3の (A)-(J) は、図5-16の(A)-(J) と対応しています。

表5-3 CPUクロックの移行とSFRレジスタの設定例 (3/5)

(6) CPUを高速システム・クロック動作 (C) から、高速オンチップ・オシレータ・クロック動作 (B) へ移行

(SFRレジスタの設定順序) SFRレジスタの設定フラグ 状態遷移 HIOSTOP (C) → (B) (SFRレジスタの設定フラグ HIOSTOP 第振精度安定待ち CKCレジスタ MCM0 18 μs~65 μs 0

高速オンチップ・オシレータ・クロック動作中の 場合は不要

- 備考 高速オンチップ・オシレータ・クロックの発振精度安定待ちは、温度条件とSTOPモード期間によって変化します。
- (7) CPUを高速システム・クロック動作 (C) から、サブシステム・クロック動作 (D) へ移行

	(SFRレジスタの設定順序)			<u> </u>
	SFRレジスタの設定フラグ	CSCレジスタ	発振安定待ち	CKCレジスタ
状態遷移		XTSTOP		CSS
$(C) \rightarrow (D)$		0	必要	1
)	

サブシステム・クロック動作中の場合は不要

(8) CPUをサブシステム・クロック動作 (D) から、高速オンチップ・オシレータ・クロック動作 (B) へ移行

	(SFRレジスタの設定順序)			<u> </u>
	SFRレジスタの設定フラグ	CSCレジスタ	発振精度安定待ち	CKCレジスタ
状態遷移		HIOSTOP		CSS
(D) → (B)		0	18 μs~65 μs	0
			,	

高速オンチップ・

オシレータ・クロック動作中の場合は不要

- 備考1. 表5-3の (A) (J) は、図5-16の(A) (J) と対応しています。
 - 2. 高速オンチップ・オシレータ・クロックの発振精度安定待ちは、温度条件とSTOPモード期間によって変化します。

表5-3 CPUクロックの移行とSFRレジスタの設定例(4/5)

(9) CPUをサブシステム・クロック動作 (D) から高速システム・クロック動作 (C) へ移行

(SFRレジスタの設定順序)

SFRレジスタの設定フラグ	OSTS	CSC	OSTC	CKC
	レジスタ	レジスタ	レジスタ	レジスタ
状態遷移		MSTOP		CSS
(D) → (C) (X1クロック:1	注	0	確認必要	0
MHz≦fx≦10 MHz)				
(D) → (C) (X1クロック: 10	注	0	確認必要	0
MHz <fx≦20 mhz)<="" td=""><td></td><td></td><td></td><td></td></fx≦20>				
(D) → (C) (外部メイン・クロ	注	0	確認不要	0
ック)				

高速システム・クロック 動作中の場合は不要

- 注 発振安定時間選択レジスタ (OSTS) の発振安定時間を次のように設定してください。
 - ・期待する発振安定時間カウンタ状態レジスタ(OSTC)の発振安定時間≦OSTSレジスタで設定する発振安定時間
- 注意 設定するクロックの動作可能電圧(第37章 電気的特性を参照)に電源電圧が達してから、クロックを設定 してください。
- (10) · CPUが高速オンチップ・オシレータ・クロック動作中 (B) にHALTモード(E) へ移行
 - ・CPUが高速システム・クロック動作中(C)にHALTモード(F)へ移行
 - ・CPUがサブシステム・クロック動作中 (D) にHALTモード (G) へ移行

状態遷移	設定内容
(B) → (E)	HALT命令を実行する
$(C) \rightarrow (F)$	
$(D) \rightarrow (G)$	

備考 表5-3の (A) - (J) は、図5-16の(A) - (J) と対応しています。

表5-3 CPUクロックの移行とSFRレジスタの設定例(5/5)

- (11) · CPUが高速オンチップ・オシレータ・クロック動作中 (B) にSTOPモード (H) へ移行
 - ・CPUが高速システム・クロック動作中(C)にSTOPモード(I)へ移行

(設定順序)

状態遷移		設定内容			
(B) → (H)		STOPモード中に動作禁止	_	STOP命令を実行する	
		の周辺機能を停止する			
(C) → (I)	X1発振		OSTSレジスタを		
			設定する		
	外部クロック		_		

(12) ·STOPモード (H) からSNOOZEモード (J) へ移行

STOPモードからSNOOZEモードへ移行するための設定の詳細については、14.8 SNOOZEモード機能、18.5.7 SNOOZEモード機能、18.6.3 SNOOZEモード機能を参照してください。

備考 表5-3の (A) – (J) は、図5-16の(A) – (J) と対応しています。

5.6.5 CPUクロックの移行前の条件と移行後の処理

CPUクロックの移行前の条件と移行後の処理について、次に示します。

表5-4 CPUクロックの移行について(1/2)

CPUク	ロック	移行前の条件	移行後の処理
移行前	移行後		
高速オンチッ	X1クロック	X1発振が安定していること	CPUクロックが移行後のクロックに
プ・オシレー		• OSCSEL = 1, EXCLK = 0, MSTOP = 0	切り替わったことを確認した後、高
タ・クロック		• 発振安定時間経過後	速オンチップ・オシレータを停止
	外部メイン・	EXCLK端子からの外部クロック入力を有効	(HIOSTOP = 1)すると,動作電流を
	システム・クロ	にすること	低減可能。
	ック	• OSCSEL = 1, EXCLK = 1, MSTOP = 0	
	XT1クロック	XT1発振が安定していること	
		•OSCSELS = 1, EXCLKS = 0, XTSTOP = 0	
		• 発振安定時間経過後	
	外部サブシス	EXCLKS端子からの外部クロック入力を有	
	テム・クロッ	効にすること	
	ク	•OSCSELS = 1, EXCLKS = 1, XTSTOP = 0	
X1クロック	高速オンチッ	高速オンチップ・オシレータの発振を許可	CPUクロックが移行後のクロックに
	プ・オシレー	していること	切り替わったことを確認した後、X1
	タ・クロック	· HIOSTOP = 0	発振停止可能(MSTOP = 1)。
		· 発振精度安定時間経過後	
	外部メイン・	移行不可	_
	システム・クロ		
	ック		
	XT1クロック	XT1発振が安定していること	CPUクロックが移行後のクロックに
		•OSCSELS = 1, EXCLKS = 0, XTSTOP = 0	切り替わったことを確認した後、X1
		· 発振安定時間経過後	発振停止可能(MSTOP = 1)。
	外部サブシス	EXCLKS端子からの外部クロック入力を有	CPUクロックが移行後のクロックに
	テム・クロッ	効にすること	切り替わったことを確認した後、X1
	ク	•OSCSELS = 1, EXCLKS = 1, XTSTOP = 0	発振停止可能(MSTOP = 1)。
外部メイン・シ	高速オンチッ	高速オンチップ・オシレータの発振を許可	CPUクロックが移行後のクロックに
ステム・クロッ	プ・オシレー	していること	切り替わったことを確認した後、外
ク	タ・クロック	• HIOSTOP = 0	部メイン・システム・クロック入力
		· 発振精度安定時間経過後	を無効に設定可能(MSTOP = 1)。
	X1クロック	移行不可	_
	XT1クロック	XT1発振が安定していること	CPUクロックが移行後のクロックに
		•OSCSELS = 1, EXCLKS = 0, XTSTOP = 0	切り替わったことを確認した後、外
		• 発振安定時間経過後	部メイン・システム・クロック入力
			を無効に設定可能(MSTOP = 1)。
	外部サブシス	EXCLKS端子からの外部クロック入力を有	CPUクロックが移行後のクロックに
	テム・クロッ	効にすること	切り替わったことを確認した後、外
	ク	•OSCSELS = 1, EXCLKS = 1, XTSTOP = 0	部メイン・システム・クロック入力
			を無効に設定可能(MSTOP = 1)。

表5-4 CPUクロックの移行について(2/2)

CPUク	ロック	移行前の条件	移行後の処理
移行前	移行後		
XT1クロック	高速オンチッ	高速オンチップ・オシレータが発振され、	CPUクロックが移行後のクロックに
	プ・オシレー	メイン・システム・クロックに高速オンチ	切り替わったことを確認した後、
	タ・クロック	ップ・オシレータ・クロックが選択されて	XT1発振停止に設定可能(XTSTOP =
		いること	1)。
		· HIOSTOP = 0, MCS = 0	
	X1クロック	X1発振が安定、かつメイン・システム・クロック	
		に高速システム・クロックが選択されていること	
		• OSCSEL = 1, EXCLK = 0, MSTOP = 0	
		· 発振安定時間経過後	
		• MCS = 1	
	外部メイン・シ	EXCLK端子からの外部クロックが入力有	
	ステム・クロッ	効,かつメイン・システム・クロックに高速	
	ク	システム・クロックが選択されていること	
		• OSCSEL = 1, EXCLK = 1, MSTOP = 0	
		• MCS = 1	
	外部サブシス	移行不可	_
	テム・クロッ		
	ク		
外部サブシス	高速オンチッ	高速オンチップ・オシレータが発振され、	CPUクロックが移行後のクロックに
テム・クロッ	プ・オシレー	メイン・システム・クロックに高速オンチ	切り替わったことを確認した後、外
ク	タ・クロック	ップ・オシレータ・クロックが選択されて	部サブシステム・クロック入力を無
		いること	効に設定可能 (XTSTOP = 1)。
		• HIOSTOP = 0, MCS = 0	
	X1クロック	X1発振が安定、かつメイン・システム・クロック	
		に高速システム・クロックが選択されていること	
		• OSCSEL = 1, EXCLK = 0, MSTOP = 0	
		· 発振安定時間経過後	
		• MCS = 1	
	外部メイン・シ	EXCLK端子からの外部クロックが入力有	
	ステム・クロッ	効,かつメイン・システム・クロックに高速	
	ク	システム・クロックが選択されていること	
		• OSCSEL = 1, EXCLK = 1, MSTOP = 0	
		• MCS = 1	
	XT1クロック	移行不可	-

5.6.6 CPUクロックの切り替えとシステム・クロックの切り替えに要する時間

システム・クロック制御レジスタ(CKC)のビット4.6(MCM0, CSS)の設定により、CPUクロックの切り 替え(メイン・システム・クロック⇔サブシステム・クロック)、メイン・システム・クロックの切り替え(高 速オンチップ・オシレータ・クロック⇔高速システム・クロック)をすることができます。

実際の切り替え動作は、CKCレジスタを書き換えた直後ではなく、CKCレジスタを変更したのち、数クロッ クは切り替え前のクロックで動作します(表5-5~表5-7参照)。

CPUクロックがメイン・システム・クロックで動作しているか、サブシステム・クロックで動作しているか は、CKCレジスタのビット7(CLS)で判定できます。またメイン・システム・クロックが高速システム・クロ ックで動作しているか、高速オンチップ・オシレータ・クロックで動作しているかは、CKCレジスタのビット5 (MCS) で判定できます。

CPUクロックを切り替えると、周辺ハードウエア・クロックも同時に切り替わります。

クロックA	切り替え方向	クロックB	備考
fін	←→	fм×	表5-6参照
fmain	←→	fsuв	表5-7参照

表5-5 システム・クロックの切り替えに要する最大時間

表5-6 f_M ↔ f_{MX}で要する最大クロック数

切り替え前の設定値 切り替え後の設定値 MCM0 MCM0 $(f_{MAIN} = f_{IH})$ $(f_{MAIN} = f_{MX})$ 2クロック fмx≧fін $(f_{MAIN} = f_{IH})$ f_{MX} < f_{IH} 2fiн/fмxクロック fмх≧fін 1 2fмх/fінクロック $(f_{MAIN} = f_{MX})$ fmx<fiH 2クロック

表5-7 f_{MAIN} ↔ f_{SUB}で要する最大クロック数

切り替え前の設定値	切り替え後の設定値					
CSS	CSS					
	0	1				
	(fclk = fmain)	(fclk = fsub)				
0		1+2fмain/fsuвクロック				
$0 $ $(f_{CLK} = f_{MAIN})$		1+2fмaɪn/fsuвクロック				
•	3クロック	1+2fmain/fsubクロック				

備考1. 表5-6,表5-7のクロック数は、切り替え前のCPUクロックのクロック数です。

- 2. 表5-6,表5-7のクロック数は、小数点以下を切り上げてください。
 - 例 メイン・システム・クロックを高速システム・クロックから高速オンチップ・オシレータ・ク ロックに切り替える場合(fin = 6 MHz選択, fmx = 10 MHz発振時)

 $2f_{MX}/f_{IH} = 2(10/6) = 3.3 \rightarrow 40 \, \square \, y \, \sqrt{2}$

5.6.7 クロック発振停止前の条件

クロック発振停止 (外部クロック入力無効) するためのレジスタのフラグ設定と停止前の条件を次に示します。 クロックを停止する場合は、クロック停止前条件を確認した後に停止してください。

表5-8 クロック発振停止前の条件とフラグ設定

クロック	クロック停止(外部クロック入力無効)前条件	SFRレジスタのフラグ設定
高速オンチップ・オシレータ・ク	MCS = 1またはCLS = 1	HIOSTOP = 1
ロック	(CPUクロックが高速オンチップ・オシレータ・クロ	
	ック以外で動作)	
X1クロック	MCS = 0またはCLS = 1	MSTOP = 1
外部メイン・システム・クロック	(CPUクロックが高速システム・クロック以外で動作)	
XT1クロック	CLS = 0	XTSTOP = 1
外部サブシステム・クロック	(CPUクロックがサブシステム・クロック以外で動作)	


5.7 発振子と発振回路定数

動作確認済みの発振子と、その発振回路定数(参考)を示します。


- 注意1. この発振回路定数は、<u>発振子メーカによる特定の環境下での評価に基づく参考値です</u>。実アプリケーションでは、実装回路上での評価を発振子メーカに依頼してください。
 - また、別製品からのマイコンの変更、基板の変更の際には、再度、実装回路上での評価を発振子メーカに依頼してください。
 - 2. 発振電圧,発振周波数は、あくまでも発振回路特性を示すものです。RL78マイクロコントローラの内部動作条件については、DC, AC特性の規格内で使用してください。

図5-17 外付け発振回路例

(a) X1発振



(b) XT1発振



(1) X1発振 2014年3月現在(1/2)

メーカ	発振子	品名	SMD/ リード	周波数 (MHz)	フラッシュ 動作	発	発振回路定数 ^{注2} (参考)			- 範囲 V)
			•	()	ŧ-ド ^{注1}	C1 (pF)	C2 (pF)	Rd (kΩ)	MIN.	MAX.
株式会社	セラミック	CSTCC2M00G56-R0	SMD	2.0	LS	(47)	(47)	0	1.9	5.5
村田製作所 ^注	発振子	CSTCR4M00G55-R0	SMD	4.0		(39)	(39)	0		
3		CSTLS4M00G53-B0	リード			(15)	(15)	0		
		CSTCR4M19G55-R0	SMD	4.194		(39)	(39)	0		
		CSTLS4M19G53-B0	リード			(15)	(15)	0		
		CSTCR4M91G53-R0	SMD	4.915		(15)	(15)	0		
		CSTLS4M91G53-B0	リード			(15)	(15)	0		
		CSTCR5M00G53-R0	SMD	5.0		(15)	(15)	0		
		CSTLS5M00G53-B0	リード			(15)	(15)	0		
		CSTCR6M00G53-R0	SMD	6.0		(15)	(15)	0		
		CSTLS6M00G53-B0	リード			(15)	(15)	0		
		CSTCE8M00G52-R0	SMD	8.0		(10)	(10)	0		
		CSTLS8M00G53-B0	リード			(15)	(15)	0		
		CSTCE8M38G52-R0	SMD	8.388	HS	(10)	(10)	0	2.4	5.5
		CSTLS8M38G53-B0	リード			(15)	(15)	0		
		CSTCE10M0G52-R0	SMD	10.0		(10)	(10)	0		
		CSTLS10M0G53-B0	リード			(15)	(15)	0		
		CSTCE12M0G52-R0	SMD	12.0		(10)	(10)	0		
		CSTCE16M0V53-R0	SMD	16.0		(15)	(15)	0		
		CSTLS16M0X51-B0	リード			(5)	(5)	0		
		CSTCE20M0V51-R0	SMD	20.0		(5)	(5)	0	2.7	5.5
		CSTLS20M0X51-B0	リード			(5)	(5)	0		

- 注 1. フラッシュ動作モードは、オプション・バイト(000C2H)のCMODE1, CMODE0ビットで設定します。
 - 2. C1, C2の欄の()内は、内蔵容量値を示しています。
 - 3. この振動子を使用する場合、マッチングの詳細については、株式会社村田製作所(http://www.murata.co.jp)にお問い合わせください。

備考 動作電圧範囲、CPU動作周波数、動作モードの関係を次に示します。

HS(高速メイン)モード : 2.7 V≦VDD≦5.5 V@1 MHz~24 MHz

2.4 V≦VDD≦5.5 V@1 MHz~16 MHz

LS(低速メイン)モード : 1.9 V≦VDD≦5.5 V@1 MHz~8 MHz

2014年3月現在(2/2)

メーカ	発振子	品 名 ^{注2}	SMD/	周波数	フラッシュ	発拍	辰回路 定	三数	電圧	範囲
			リード	(MHz)	動作		(参考)		(\	V)
					ŧ-ド ^{注1}	C1	C2	Rd	MIN.	MAX.
						(pF)	(pF)	(kΩ)		
日本電波工業		NX8045GB ^{注3}	SMD	8.0			注3			
株式会社	振動子	NX5032GA ^{注3}	SMD	16.0						
		NX3225HA ^{注3}	SMD	20.0						
京セラクリスタル	水晶	CX8045GB04000D0PPTZ1 ^{注4}	SMD	4.0	LS	12	12	0	1.9	5.5
デバイス株式会社	振動子	CX8045GB04915D0PPTZ1 ^{注4}	SMD	4.915	LS	12	12	0	1.9	5.5
		CX8045GB08000D0PPTZ1 ^{注4}	SMD	8.0		12	12	0		
		CX8045GB10000D0PPTZ1 ^{注4}	SMD	10.0	HS	12	12	0	2.4	5.5
		CX3225GB12000B0PPTZ1 ^{注4}	SMD	12.0		5	5	0		
		CX3225GB16000B0PPTZ1 ^{注4}	SMD	16.0		5	5	0		
		CX3225SB20000B0PPTZ1 ^{注4}	SMD	20.0		5	5	0	2.7	5.5
リバーエレテック	水晶	FCX-03 - 8.000MHZ - J21140 ^{注5}	SMD	8.0	HS	3	3	0	2.4	5.5
株式会社	振動子	FCX-04C - 10.000MHZ - J21139 ^{注5}	SMD	10.0		4	4	0		
		FCX-05 - 12.000MHZ - J21138 ^{注5}	SMD	12.0		6	6	0		
		FCX-06 - 16.000MHZ - J21137 ^{注5}	SMD	16.0		4	4	0		

- 注 1. フラッシュ動作モードは、オプション・バイト(000C2H)のCMODE1, CMODE0ビットで設定します。
 - 2. この振動子は85℃まで対応しています。
 - 3. この振動子を使用する場合、マッチングの詳細については、日本電波工業株式会社(http://www.ndk.com)にお問い合わせください。
 - 4. この振動子を使用する場合、マッチングの詳細については、京セラクリスタルデバイス株式会社 (http://www.kyocera-crystal.jp, http://www.kyocera.co.jp) にお問い合わせください。
 - 5. この振動子を使用する場合、マッチングの詳細については、リバーエレテック株式会社 (http://www.river-ele.co.jp) にお問い合わせください。

備考 動作電圧範囲、CPU動作周波数、動作モードの関係を次に示します。

HS(高速メイン)モード : 2.7 V≦VDD≦5.5 V@1 MHz~24 MHz

2.4 V≦V_{DD}≦5.5 V@1 MHz~16 MHz

LS(低速メイン)モード : 1.9 V≦V_{DD}≦5.5 V@1 MHz~8 MHz

(2) XT1発振(水晶振動子)

2014年3月現在

メーカ	品 名 ^{注2}	SMD/	周波数	負荷容量	XT1発振	発振回路定数		電圧	範囲	
		リード	(kHz)	CL (pF)	モード ^{注1}	(参考)	_	(V)
						СЗ	C4	Rd	MIN.	MAX.
						(pF)	(pF)	(kΩ)		
セイコーインスツル	SSP-T7-F ^{注3}	SMD	32.768	7	通常発振	11	11	0	1.9	5.5
株式会社	SSP-T7-FL ^{注3}			6		9	9	0		
				6	低消費発振	9	9	0		
				4.4		6	5	0		
				4.4	超低消費発振	6	5	0		
				3.7		4	4	0		
	VT-200-FL ^{注3}	リード		6	通常発振	9	9	0		
				6	低消費発振	9	9	0		
				4.4		6	5	0		
				4.4	超低消費発振	6	5	0		
				3.7		4	4	0		
日本電波工業	NX3215SA ^{注4}	SMD	32.768	6	通常発振	7	7	0	1.9	5.5
株式会社					低消費発振					
					超低消費発振					
	NX2012SA ^{注4}	SMD	32.768	6	通常発振	7	7	0		
					低消費発振					
					超低消費発振					
京セラクリスタル	ST3215SB ^{注5}	SMD	32.768	7	通常発振	10	10	0	1.9	5.5
デバイス株式会社					低消費発振					
					超低消費発振					
リバーエレテック	TFX-02 - 32.768KHZ - J20986 ^{注6}	SMD	32.768	9	通常発振	12	10	0	1.9	5.5
株式会社					低消費発振					
	TFX-03 - 32.768KHZ - J13375 ^{注6}	SMD	32.768	7	通常発振	12	10	0		

- 注 1. XT1発振モードは、クロック動作モード制御レジスタ (CMC) のAMPHS0, AMPHS1ビットで設定します。
 - 2. この振動子は85℃まで対応しています。
 - 3. この振動子は、低消費電力用製品です。使用する場合、マッチングの詳細については、セイコーインスツル株式会社(http://www.sii-crystal.com)にお問い合わせください。
 - 4. この振動子を使用する場合、マッチングの詳細については、日本電波工業株式会社(http://www.ndk.com/)にお問い合わせください。
 - 5. この振動子を使用する場合、マッチングの詳細については、京セラクリスタルデバイス株式会社 (http://www.kyocera-crystal.jp, http://www.kyocera.co.jp) にお問い合わせください。
 - 6. この振動子を使用する場合、マッチングの詳細については、リバーエレテック株式会社 (http://www.river-ele.co.jp) にお問い合わせください。

第6章 高速オンチップ・オシレータ・クロック周波数補正機能

6.1 高速オンチップ・オシレータ・クロック周波数補正機能

サブシステム・クロックfsub (32.768 kHz) を基準として、高速オンチップ・オシレータの周波数を測定し、リアルタイムに高速オンチップ・オシレータ・クロック (fH) の周波数精度補正を行います。

表6-1に高速オンチップ・オシレータ・クロック周波数補正機能の動作仕様を、図6-1に高速オンチップ・オシレータ・クロック周波数補正機能のブロック図を示します。

項 目 容 基準クロック • fsub/29 (サブシステム・クロック32.768 kHz) 補正対象クロック • fiн (高速オンチップ・オシレータ・クロック) 動作モード • 連続動作モード 常時高速オンチップ・オシレータ・クロック周波数補正を行うモード ・間欠動作モード タイマ割り込み等を使い、間欠的に高速オンチップ・オシレータ・クロック周波数補正を行うモード クロック精度調整機能 • 補正時間:補正周期(31.2ms) × (補正回数 -0.5) 注 割り込み • 高速オンチップ・オシレータ・クロック周波数補正完了したとき出力(割り込み出力許可時)

表6-1 高速オンチップ・オシレータ・クロック周波数補正機能の動作仕様

注 補正時間:補正回数により変化します。

補正周期:周波数測定フェーズと周波数補正フェーズの合計時間です。

補正回数:周波数が期待値範囲内に収まるまで、繰り返した補正周期の回数になります。




図6-1 高速オンチップ・オシレータ・クロック周波数補正機能のブロック図

- 注意1. 高速オンチップ・オシレータ・クロック周波数補正機能を使用するには、サブシステム・クロックが必要です。XT1, XT2にサブクロック振動子を接続してください。
 - 2. 24ビット $\Delta \Sigma$ 型A/Dコンバータを使用する際に、動作クロックに高速オンチップ・オシレータを選択する場合は、必要に応じて本機能を使用してください。

6.2 レジスタ説明

表6-2に高速オンチップ・オシレータ・クロック周波数補正機能で使用するレジスター覧を示します。

表6-2 高速オンチップ・オシレータ・クロック周波数補正機能レジスター覧

項目	構成
制御レジスタ	高速オンチップ・オシレータ・クロック周波数補正制御レジスタ(HOCOFC)

6. 2. 1 高速オンチップ・オシレータ・クロック周波数補正制御レジスタ(HOCOFC)

高速オンチップ・オシレータ・クロック周波数補正機能を制御するレジスタです。

HOCOFCレジスタは、8ビット・メモリ操作命令で設定します。

リセット信号の発生により、00Hになります。

図6-2 高速オンチップ・オシレータ・クロック周波数補正制御レジスタ(HOCOFC)のフォーマット

 アドレス: F02D8H
 リセット時: 00H
 R/W

 略号
 7
 6
 5
 4
 3
 2
 1
 0

 HOCOFC
 FCMD
 FCIE
 0
 0
 0
 0
 0
 FCST

FCMD ^{注1}	高速オンチップ・オシレータ・クロック周波数補正機能動作モード
0	連続動作モード
1	間欠動作モード

FCIE	高速オンチップ・オシレータ・クロック周波数補正完了割り込み制御
0	高速オンチップ・オシレータ・クロック周波数補正完了後に割り込みを発生しない
1	高速オンチップ・オシレータ・クロック周波数補正完了後に割り込みを発生する

FCST ^{注2}	高速オンチップ・オシレータ・クロック周波数補正回路動作制御/ステータス
0	高速オンチップ・オシレータ・クロック周波数補正回路動作停止/停止中
1	高速オンチップ・オシレータ・クロック周波数補正回路動作開始/動作中
連続動作モ	ード時は,ソフトウェアで0を書くと停止します。
間欠動作モ	ード時は、補正が完了後、FCSTビットはハードウェアクリアされます。

- 注1. FCSTビットが1の時には、FCMDビットを書き換えないでください。
 - 2. FCSTビットに1を書き込む場合は、FCSTビットが0である事を確認してからFCSTビットに1を書き込んでください。ただし、間欠動作完了直後(高速オンチップ・オシレータ・クロック周波数補正完了割り込み発生時)にFCSTビットに1を書き込む場合は、ハードウェアクリアを優先するため、高速オンチップ・オシレータ・クロック周波数補正完了割り込み発生からfiHが1サイクル以上経過後に行ってください。

FCSTビットに0を書き込み (高速オンチップ・オシレータ・クロック周波数補正回路動作停止)後、fmで2サイクル以内にFCSTビットに1 (高速オンチップ・オシレータ・クロック周波数補正回路動作開始)を書き込まないでください。

注意 ビット5-1には必ず0を設定してください。

6.3 動作説明

6.3.1 動作概要

高速オンチップ・オシレータ・クロック周波数補正は、サブシステム・クロック(fsub)を基準として補正周期が生成され、高速オンチップ・オシレータの周波数を測定し、リアルタイムに高速オンチップ・オシレータ・クロック周波数精度補正を行います。クロック調整は、周波数測定フェーズと周波数補正フェーズの動作を繰り返します。周波数測定フェーズでは補正演算、周波数補正フェーズでは補正演算結果を反映した補正値出力を保持します。

表6-3に高速オンチップ・オシレータ入力周波数と補正周期を、図6-3に高速オンチップ・オシレータ・クロック周波数補正動作タイミング(詳細)を示します。

f _{IH} (MHz)	HOCODIV2-HOCODIV0 ^注 (HOCODIVレジスタ)	補正周期(ms)
24	000	31.2
12	001	(周波数測定フェーズ
6	010	+
3	011	周波数補正フェーズ)
上記以外	設定禁止	

表6-3 高速オンチップ・オシレータ入力周波数と補正周期

注 高速オンチップ・オシレータ周波数選択レジスタ(HOCODIV)を変更する場合は、必ず高速オンチップ・オシレータ・クロック周波数補正機能未使用時に行ってください。

補正周期の周波数測定フェーズ期間を高速オンチップ・オシレータ・クロックでカウントし、カウント結果と期待値との大小により高速オンチップ・オシレータの周波数を補正します。




図6-3 高速オンチップ・オシレータ・クロック周波数補正動作タイミング (詳細)

備考 連続動作モードも間欠動作モードも基本動作は同じです。違いはFCSTビットのクリアがソフトウェア制御かハードウェア制御の違いのみです。また、システムリセットがかかるまでは、補正値はクリアされません。

(1) 連続動作モード

連続動作モードは、常時高速オンチップ・オシレータ・クロック周波数補正を行うモードです。HOCOFC レジスタのFCMDビットを"0"に設定することで連続動作モードになります。

HOCOFCレジスタのFCSTビットに"1"を設定することで高速オンチップ・オシレータ・クロック周波数補正動作を開始します。同様にFCSTビットに"0"を設定することで高速オンチップ・オシレータ・クロック周波数補正動作が停止します。

高速オンチップ・オシレータ・クロック周波数補正動作を開始すると、基準クロック(fsub/29)の立ち上りで周波数カウントを開始し、次の基準クロック(fsub/29)の立ち上りでカウントを停止します。(周波数測定フェーズ)

次に、カウント値と期待値を比較し、補正値を以下の通り調整します。(周波数補正フェーズ)

- カウント値が期待値よりも大きい場合:補正値 -1
- カウント値が期待値よりも小さい場合:補正値 +1
- カウント値が期待値の範囲内の場合:補正値保持(高速オンチップ・オシレータ・クロック周波数補 正完了)


HOCOFCレジスタのFCIEビットを"1"に設定している場合は、高速オンチップ・オシレータ・クロック周波数補正完了ごとに高速オンチップ・オシレータ・クロック周波数補正完了割り込みを出力します。連続動作モードでは、高速オンチップ・オシレータ・クロック周波数補正機能が停止するまで周波数測定フェーズと周波数補正フェーズを繰り返します。

図6-4に連続動作モードタイミングを示します。

図6-4 連続動作モードタイミング

■動作タイミング

<連続動作モードの場合>



高速オンチップ・ オシレータ・ クロック周波数補正 完了割り込み出力

割り込み出力: FCIEビットが"1"の場合、補正完了時にfinの1サイクル分のパルスが出力されます。

(2) 間欠動作モード

間欠動作モードは、タイマ割り込み等を使い、間欠的に高速オンチップ・オシレータ・クロック周波数補正を行うモードです。HOCOFCレジスタのFCMDビットを"1"に設定することで間欠動作モードになります。

HOCOFCレジスタのFCSTビットに"1"を設定することで高速オンチップ・オシレータ・クロック周波数補正動作を開始します。

高速オンチップ・オシレータ・クロック周波数補正動作を開始すると、基準クロック(fsub/29)の立ち上りで周波数カウントを開始し、次の基準クロック(fsub/29)の立ち上りでカウントを停止します。(周波数測定フェーズ)

次にカウント値と期待値を比較し、補正値を以下の通り調整します。(周波数補正フェーズ)

- カウント値が期待値よりも大きい場合:補正値 -1
- カウント値が期待値よりも小さい場合:補正値 +1
- カウント値が期待値の範囲内の場合:補正値保持+FCSTビットをクリア(高速オンチップ・オシレータ・クロック周波数補正完了)


HOCOFCレジスタのFCIEビットを"1"に設定している場合は、高速オンチップ・オシレータ・クロック周波数補正完了時に高速オンチップ・オシレータ・クロック周波数補正完了割り込みを出力します。間欠動作モードでは周波数測定フェーズと周波数補正フェーズを繰り返し、高速オンチップ・オシレータ・クロック周波数補正動作が停止します。

図6-5に間欠動作モードタイミングを示します。

図6-5 間欠動作モードタイミング

■動作タイミング


<間欠動作モードの場合>



6.3.2 動作手順

高速オンチップ・オシレータ・クロック周波数補正機能使用時の動作開始・停止のフローを以下に示します。

図6-6 動作モード設定手順例



注 高速オンチップ・オシレータ・クロック周波数補正動作は、高速オンチップ・オシレータ・クロック周波 数補正機能が停止するまで繰り返されます。

6.4 使用上の注意事項

6.4.1 SFRアクセス

間欠動作モード時のFCSTビット制御について、FCSTに"1"を書き込む際はFCSTビットが"0"であることを確認してからFCSTビットに"1"を書き込んでください。ただし、間欠動作完了直後(割り込み発生時)にFCSTビットに"1"を書き込む場合は、ハードウェアクリアを優先するため、高速オンチップ・オシレータ・クロック周波数補正完了割り込み発生から向が1サイクル以上経過後に行ってください。

6.4.2 スタンバイ時動作

STOP命令実行前に、必ず高速オンチップ・オシレータ・クロック周波数補正動作を停止させてください。


6. 4. 3 高速オンチップ・オシレータ周波数選択レジスタ (HOCODIV) の変更について

高速オンチップ・オシレータ周波数選択レジスタ(HOCODIV)を変更する場合は、必ず高速オンチップ・オシレータ・クロック周波数補正機能未使用時に行ってください。

第7章 タイマ・アレイ・ユニット

タイマ・アレイ・ユニットは8個の16ビット・タイマを搭載しています。

各16ビット・タイマは「チャネル」と呼び、それぞれを単独のタイマとして使用することはもちろん、複数の チャネルを組み合わせて高度なタイマ機能として使用することもできます。



各機能の詳細に関しては下記を参照してください。

単独チャネル動作機能	複数チャネル連動動作機能
・インターバル・タイマ(→7.8.1参照)	・ワンショット・パルス出力(→7. 9. 1参照)
・方形波出力 (→7.8.1参照)	・PWM出力(→7. 9. 2参照)
・外部イベント・カウンタ (→7.8.2参照)	・多重PWM出力(→7. 9. 3参照)
・入力パルス間隔測定 (→7.8.3参照)	
・入力信号のハイ/ロウ・レベル幅測定(→7.8.4参照)	
・ディレイ・カウンタ(→7.8.5参照)	

チャネル1, 3の16ビット・タイマを2つの8ビット・タイマ(上位/下位)として使用することもできます。チャネル1, 3が8ビット・タイマとして使用できる機能は、次の機能です。

- ・インターバル・タイマ(上位/下位8ビット・タイマ)/方形波出力(下位8ビット・タイマのみ)
- ・外部イベント・カウンタ(下位8ビット・タイマのみ)
- ・ディレイ・カウンタ (下位8ビット・タイマのみ)

また、チャネル7は、シリアル・アレイ・ユニットのUARTOと連携し、LIN-bus通信動作を実現することができます。

7.1 タイマ・アレイ・ユニットの機能

タイマ・アレイ・ユニットには、次のような機能があります。

7.1.1 単独チャネル動作機能

単独チャネル動作機能は、他のチャネルの動作モードに影響を受けることなく任意のチャネルを独立して使用 可能な機能です。

(1) インターバル・タイマ

一定間隔で割り込み(INTTMmn)を発生する基準タイマとして利用できます。



(2) 方形波出力

INTTMmn割り込みの発生ごとにトグル動作を行い、デューティ50%の方形波をタイマ出力端子 (TOmn) より出力します。

(3) 外部イベント・カウンタ

タイマ入力端子(TImn)に入力される信号の有効エッジをカウントし、規定回数に達したら割り込みを 発生するイベント・カウンタとして利用できます。

(4) 入力パルス間隔測定

タイマ入力端子(TImn)に入力されるパルス信号の有効エッジでカウントをスタートし、次のパルスの 有効エッジでカウント値をキャプチャすることで、入力パルスの間隔を測定します。




(5) 入力信号のハイ/ロウ・レベル幅測定

タイマ入力端子(TImn)に入力される信号の片エッジでカウントをスタートし、もう一方の片エッジでカウント値をキャプチャすることで、入力信号のハイ・レベル幅、ロウ・レベル幅を測定します。



(6) ディレイ・カウンタ

タイマ入力端子(TImn)に入力される信号の有効エッジでカウントをスタートし、任意のディレイ期間後、割り込みを発生します。



備考 m:ユニット番号 (m=0), n:チャネル番号 (n=0-7)


7.1.2 複数チャネル連動動作機能

複数チャネル連動動作機能は、マスタ・チャネル(主に周期を制御する基準タイマ)とスレーブ・チャネル(マスタ・チャネルに従い動作するタイマ)を組み合せて実現する機能です。

複数チャネル連動動作機能は、次に示すモードとして利用できます。


(1) ワンショット・パルス出力

2チャネルをセットで使用し、出力タイミングとパルス幅を任意に設定できるワンショット・パルスを生成します。



(2) PWM (Pulse Width Modulation) 出力


2チャネルをセットで使用し、周期とデューティを任意に設定できるパルスを生成します。



(注意, 備考は次ページにあります。)

(3) 多重PWM (Pulse Width Modulation) 出力

PWM機能を拡張し、1つのマスタ・チャネルと複数のスレーブ・チャネルを使用することで、周期一定で、任意のデューティのPWM信号を最大7種類生成することができます。



注意 複数チャネル連動動作機能のルールの詳細については, 7.4.1 複数チャネル連動動作機能の基本 ルールを参照してください。

備考 m:ユニット番号 (m=0), n:チャネル番号 (n=0-7), p,q:スレーブ・チャネル番号 (n<p<q≦7)

7.1.3 8ビット・タイマ動作機能(チャネル1,3のみ)

8ビット・タイマ動作機能は、16ビット・タイマのチャネルを8ビット・タイマの2チャネル構成として使用する機能です。チャネル1、3のみが使用できます。

注意 8ビット・タイマ動作機能の使用にあたっては、いくつかのルールがあります。 詳細は、7.4.2 8ビット・タイマ動作機能の基本ルール(チャネル1,3のみ)を参照してください。

7.1.4 LIN-bus対応機能(チャネル7のみ)

LIN-bus通信機能において、受信信号がLIN-busの通信フォーマットに適合しているかタイマ・アレイ・ユニットを使ってチェックします。

(1) ウエイクアップ信号の検出

UARTOのシリアル・データ入力端子(RxD0)に入力される信号の立ち下がりエッジでカウントをスタートし、立ち上がりエッジでカウント値をキャプチャすることでロウ・レベル幅を測定します。そのロウ・レベル幅がある一定値以上であれば、ウエイクアップ信号と認識します。

(2) ブレーク・フィールドの検出

ウエイクアップ信号検出後、UARTOのシリアル・データ入力端子(RxD0)に入力される信号の立ち下が りエッジでカウントをスタートし、立ち上がりエッジでカウント値をキャプチャすることでロウ・レベル 幅を測定します。そのロウ・レベル幅がある一定値以上であれば、ブレーク・フィールドと認識します。

(3) シンク・フィールドのパルス幅測定

ブレーク・フィールド検出後、UARTOのシリアル・データ入力端子(RxD0)に入力される信号のロウ・レベル幅とハイ・レベル幅を測定します。こうして測定されたシンク・フィールドのビット間隔からボー・レートを算出します。

備考 LIN-bus対応機能の動作設定については、7.3.13 入力切り替え制御レジスタ (ISC), 7.8.4 入力 信号のハイ/ロウ・レベル幅測定としての動作を参照してください。

7.2 タイマ・アレイ・ユニットの構成

タイマ・アレイ・ユニットは、次のハードウエアで構成されています。

表7-1 タイマ・アレイ・ユニットの構成

項目	構成								
タイマ/カウンタ	タイマ・カウンタ・レジスタmn (TCRmn)								
レジスタ	タイマ・データ・レジスタmn(TDRmn)								
タイマ入力	TI00-TI07, RxD0端子(LIN-bus用)								
タイマ出力	TO00-TO07,出力制御回路								
制御レジスタ	<ユニット設定部のレジスタ>								
	・周辺イネーブル・レジスタ0(PER0)								
	・タイマ・クロック選択レジスタm(TPSm)								
	・タイマ・チャネル許可ステータス・レジスタm(TEm)								
	・タイマ・チャネル開始レジスタm(TSm)								
	・タイマ・チャネル停止レジスタm(TTm)								
	・タイマ入力選択レジスタ0(TISO)								
	・タイマ出力許可レジスタm(TOEm)								
	・タイマ出カレジスタm(TOm)								
	・タイマ出カレベル・レジスタm(TOLm)								
	・タイマ出力モード・レジスタm(TOMm)								
	<各チャネル部のレジスタ>								
	・タイマ・モード・レジスタmn(TMRmn)								
	・タイマ・ステータス・レジスタmn(TSRmn)								
	・入力切り替え制御レジスタ(ISC)								
	・ノイズ・フィルタ許可レジスタ1(NFEN1)								
	・ポート・モード・レジスタ(PM0, PM3, PM4, PM6, PM12)								
	・ポート・レジスタ(P0, P3, P4, P6, P12)								

備考 m:ユニット番号 (m=0), n:チャネル番号 (n=0-7)

図7-1にタイマ・アレイ・ユニットのブロック図を示します。

タイマ・クロック選択レジスタ0(TPS0) PRS031 | PRS030 | PRS021 | PRS020 | PRS013 | PRS012 | PRS011 | PRS010 | PRS003 | PRS002 | PRS001 | PRS000 4 2 2` 4` プリスケーラ fcLk/2⁸, fcLk/2¹⁰, fcLk/2⁴, fcLk/2⁶ fcLk/2¹², fcLk/2¹⁴ fcьк/2⁰ - fcьк/2¹⁵ 周辺イネーブル ・レジスタ0 セレクタ セレクタ TAU0EN (PER0) セレクタ セレクタ CK03 CK02 CK01 CK00 **→**⊚ TO00 ➤ INTTM00 TI00 ⊚• (タイマ割り込み) チャネル0 **→**⊚ TO01 ➤ INTTM01 ► INTTM01H チャネル1 TI01⊚ **→**⊚ TO02 TI02 © ► INTTM02 チャネル2 **→**⊚ TO03 タイマ入力選択 → INTTM03 レジスタ0 (TIS0) チャネル3 ► INTTM03H TI03 ⊚ TIS02 TIS01 TIS00 **→**⊚ TO04 TI04 ⊚ ► INTTM04 チャネル4 セ **→**⊚ TO05 レ ► INTTM05 チャネル5 ク **→**⊚ TO06 入力切替え制御 レジスタ(ISC) TI06 @ ► INTTM06 チャネル6 ISC1 **→**⊚ TO07 セ レ チャネル7 (LIN-bus対応) ➤ INTTM07 ク

図7-1 タイマ・アレイ・ユニットの全体ブロック図

備考 fsuB : サブシステム・クロック周波数

:低速オンチップ・オシレータ・クロック周波数

fı∟

TI05 ⊚•

TI07 ⊚

RxD0 ⊚ (シリアル入力端子)

図7-2 タイマ・アレイ・ユニットのチャネル0内部ブロック図






図7-3 タイマ・アレイ・ユニットのチャネル2, 4, 6内部ブロック図



備考 n = 2, 4, 6

図7-4 タイマ・アレイ・ユニットのチャネル1,3内部ブロック図



備考 n = 1, 3

図7-5 タイマ・アレイ・ユニットのチャネル5内部ブロック図




図7-6 タイマ・アレイ・ユニットのチャネル7内部ブロック図

7. 2. 1 タイマ・カウンタ・レジスタmn (TCRmn)


チャネル7

TCRmnレジスタは、カウント・クロックをカウントする16ビットのリード専用レジスタです。 カウント・クロックの立ち上がりに同期して、カウンタをインクリメント/デクリメントします。 インクリメントかデクリメントかは、タイマ・モード・レジスタmn(TMRmn)のMDmn3-MDmn0ビットで 動作モードを選択することで切り替わります(7.3.3 タイマ・モード・レジスタmn(TMRmn)参照)。

CKS07 CCS07 STS072 STS071 STS070 CIS071 CIS070 MD073 MD072 MD071 MD070

図7-7 タイマ・カウンタ・レジスタmn (TCRmn) のフォーマット

アドレス: F0180H, F0181H (TCR00) - F018EH, F018FH (TCR07) リセット時: FFFFH R



タイマ・カウンタ・レジスタmn (TCRmn) をリードすることにより、カウント値をリードできます。 次の場合、カウント値はFFFFHになります。

- ・リセット信号の発生時
- ・周辺イネーブル・レジスタ0(PERO)のTAUmENビットをクリアしたとき
- ・PWM出力モードで、スレーブ・チャネルのカウント完了時
- ・ディレイ・カウント・モードで、スレーブ・チャネルのカウント完了時
- ・ワンショット・パルス出力モードで、マスタ/スレーブ・チャネルのカウント完了時
- ・多重PWM出力モードで、スレーブ・チャネルのカウント完了時また、次の場合には、カウント値は0000Hになります。
- ・キャプチャ・モード時に、スタート・トリガが入力されたとき
- ・キャプチャ・モード時で、キャプチャ完了時

注意 TCRmnレジスタをリードしても、タイマ・データ・レジスタmn (TDRmn) にはキャプチャしません。

TCRmnレジスタ読み出し値は、動作モード変更や動作状態により次のように異なります。

表7-2 各動作モード時のタイマ・カウンタ・レジスタmn(TCRmn)読み出し値

動作モード	カウント方式	タイマ・カウンタ・レジスタ(TCRmn)の読み出し値 ^注							
		リセット解除後	カウント動作を	カウント動作を	ワンカウント後				
		に動作モード変	一時停止(TTmn	一時停止(TTmn	のスタート・ト				
		更した場合の値	= 1) した場合の	= 1) 後, 動作	リガ待ち状態時				
			値	モード変更した	の値				
				場合の値					
インターバル・タイマ・	ダウン・カウント	FFFFH	停止時の値	不定	_				
モード									
キャプチャ・モード	アップ・カウント	0000H	停止時の値	不定	_				
イベント・カウンタ・	ダウン・カウント	FFFFH	停止時の値	不定	_				
モード									
ワンカウント・モード	ダウン・カウント	FFFFH	停止時の値	不定	FFFFH				
キャプチャ&ワンカウン	アップ・カウント	0000H	停止時の値	不定	TDRmn レジス				
ト・モード					タのキャプチャ				
					值+1				

注 チャネルnがタイマ動作停止状態 (TEmn = 0) かつカウント動作許可状態 (TSmn = 1) にした時点の, TCRmn レジスタの読み出し値を示します。カウント動作開始までこの値がTCRmnレジスタに保持されます。

7.2.2 タイマ・データ・レジスタmn (TDRmn)

キャプチャ機能とコンペア機能を切り替えて使用できる16ビットのレジスタです。キャプチャ機能かコンペア機能かは、タイマ・モード・レジスタmn(TMRmn)のMDmn3-MDmn0ビットで動作モードを選択することで切り替わります。

TDRmnレジスタは任意のタイミングで書き換えることができます。

16ビット単位でリード/ライト可能です。

また、TDRm1、TDRm3レジスタは、8ビット・タイマ・モード時(タイマ・モード・レジスタm1、m3(TMRm1、TMRm3)のSPLITビットが1)に、上位8ビットをTDRm1H、TDRm3H、下位8ビットをTDRm1L、TDRm3Lとして、8ビット単位でリード/ライト可能になります。


リセット信号の発生により、TDRmnレジスタは0000Hになります。

図7-8 タイマ・データ・レジスタmn (TDRmn) (n = 0, 2, 4-7) のフォーマット

アドレス: FFF18H, FFF19H (TDR00), FFF64H, FFF65H (TDR02), リセット時: 0000H R/W FFF68H, FFF69H (TDR04) - FFF6EH, FFF6FH (TDR07)

	FFF19H(TDR00の場合)										FFF18H(TDR00の場合)					
	45		40		- 11	40							_			
	15	14	13	12	11	10	9	8	/	6	5	4	3	. 2	1	0
TDRmn																

図7-9 タイマ・データ・レジスタmn (TDRmn) (n=1,3) のフォーマット



(i) タイマ・データ・レジスタmn (TDRmn) をコンペア・レジスタとして使用するとき TDRmnレジスタに設定した値からダウン・カウントをスタートして、0000Hになったときに 割り込み信号 (INTTMmn) を発生します。TDRmnレジスタは書き換えられるまで値を保持し ます。

注意 コンペア機能に設定したTDRmnレジスタはキャプチャ・トリガが入力されても、キャプチャ動作を行いません。

(ii) タイマ・データ・レジスタmn (TDRmn) をキャプチャ・レジスタとして使用するとき キャプチャ・トリガの入力により、タイマ・カウンタ・レジスタmn (TCRmn) のカウント値 をTDRmn レジスタにキャプチャします。

キャプチャ・トリガとして、TImn端子の有効エッジの選択ができます。キャプチャ・トリガの選択は、タイマ・モード・レジスタmn(TMRmn)で設定します。

7.3 タイマ・アレイ・ユニットを制御するレジスタ

タイマ・アレイ・ユニットを制御するレジスタを次に示します。

- ・周辺イネーブル・レジスタ0 (PER0)
- ・タイマ・クロック選択レジスタm(TPSm)
- ・タイマ・モード・レジスタmn (TMRmn)
- ・タイマ・ステータス・レジスタmn (TSRmn)
- ・タイマ・チャネル許可ステータス・レジスタm(TEm)
- ・タイマ・チャネル開始レジスタm (TSm)
- ・タイマ・チャネル停止レジスタm(TTm)
- ・タイマ入力選択レジスタ0 (TISO)
- ・タイマ出力許可レジスタm(TOEm)
- ・タイマ出カレジスタm (TOm)
- ・タイマ出力レベル・レジスタm(TOLm)
- ・タイマ出力モード・レジスタm (TOMm)
- ・入力切り替え制御レジスタ(ISC)
- ・ノイズ・フィルタ許可レジスタ1 (NFEN1)
- ・ポート・モード・レジスタ (PM0, PM3, PM4, PM6, PM12)
- ・ポート・レジスタ(P0, P3, P4, P6, P12)

7.3.1 周辺イネーブル・レジスタ0 (PER0)

PEROレジスタは、各周辺ハードウエアへのクロック供給許可/禁止を設定するレジスタです。使用しないハードウエアへはクロック供給も停止させることで、低消費電力化とノイズ低減をはかります。

タイマ・アレイ・ユニットを使用する場合は、必ずビット0(TAU0EN)を1に設定してください。 PEROレジスタは、1ビット・メモリ操作命令または8ビット・メモリ操作命令で設定します。 リセット信号の発生により、PEROレジスタは00Hになります。

図7-10 周辺イネーブル・レジスタ0 (PERO) のフォーマット

アドレス: F00F0H リセット時: 00H R/W

略号	7	6	5	4	3	2	1	0
PER0	RTCWEN	IRDAEN	ADCEN	IICA0EN	SAU1EN	SAU0EN	0	TAU0EN

TAU0EN	タイマ・アレイ・ユニットの入力クロックの制御
0	入力クロック供給停止
	・タイマ・アレイ・ユニットで使用するSFRへのライト不可
	・タイマ・アレイ・ユニットはリセット状態
1	入力クロック供給
	・タイマ・アレイ・ユニットで使用するSFRへのリード/ライト可

- 注意1. タイマ・アレイ・ユニットの設定をする際には、必ず最初にTAUmEN = 1の状態で、下記のレジスタの設定を行ってください。TAUmEN = 0の場合は、タイマ・アレイ・ユニットの制御レジスタは初期値となり、書き込みは無視されます(タイマ入力選択レジスタ0(TISO)、入力切り替え制御レジスタ(ISC)、ノイズ・フィルタ許可レジスタ1(NFEN1)、ポート・モード・レジスタ0、3、4、6、12(PM0、PM3、PM4、PM6、PM12)、ポート・レジスタ0、3、4、6、12(P0、P3、P4、P6、P12)は除く)。
 - ・タイマ・クロック選択レジスタm(TPSm)
 - ・タイマ・モード・レジスタmn (TMRmn)
 - ・タイマ・ステータス・レジスタmn (TSRmn)
 - ・タイマ・チャネル許可ステータス・レジスタm(TEm)
 - ・タイマ・チャネル開始レジスタm (TSm)
 - ・タイマ・チャネル停止レジスタm (TTm)
 - ・タイマ出力許可レジスタm(TOEm)
 - ・タイマ出カレジスタm(TOm)
 - ・タイマ出力レベル・レジスタm(TOLm)
 - ・タイマ出力モード・レジスタm(TOMm)
 - 2. ビット1には必ず"0"を設定してください。

7.3.2 タイマ・クロック選択レジスタm (TPSm)

TPSmレジスタは、各チャネルに共通して供給される2種類または4種類の動作クロック (CKm0, CKm1, CKm2, CKm3) を選択する16ビット・レジスタです。CKm0はTPSmレジスタのビット3-0で、CKm1はTPSmレジスタのビット7-4で選択します。さらにチャネル1、3のみ、CKm2、CKm3も選択できます。CKm2はTPSmレジスタのビット9-8で、CKm3はTPSmレジスタのビット13、12で選択できます。

タイマ動作中のTPSmレジスタの書き換えは、次の場合のみ可能です。

PRSm00-PRSm03ビットが書き換え可能な場合(n = 0-7):

動作クロックにCKm0を選択 (CKSmn1, CKSmn0 = 0, 0) しているチャネルがすべて停止状態 (TEmn = 0)

PRSm10-PRSm13ビットが書き換え可能な場合(n = 0-7):

動作クロックにCKm2を選択 (CKSmn1, CKSmn0 = 0, 1) しているチャネルがすべて停止状態 (TEmn = 0)

PRSm20, PRSm21ビットが書き換え可能な場合 (n = 1, 3):

動作クロックにCKm1を選択 (CKSmn1, CKSmn0 = 1, 0) しているチャネルがすべて停止状態 (TEmn = 0)

PRSm30-PRSm31ビットが書き換え可能な場合(n = 1, 3):

動作クロックにCKm3を選択 (CKSmn1, CKSmn0 = 1, 1) しているチャネルがすべて停止状態 (TEmn = 0)

TPSmレジスタは16ビット・メモリ操作命令で設定します。 リセット信号の発生により、TPSmレジスタは0000Hになります。 図7-11 タイマ・クロック選択レジスタm (TPSm) のフォーマット (1/2)

アドレス: F01B6H, F01B7H リセット時: 0000H R/W

略号 TPSm

	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	Ü
Ī	0	0	PRS	PRS	0	0	PRS									
			m31	m30			m21	m20	m13	m12	m11	m10	m03	m02	m01	m00

PRS	PRS	PRS	PRS		動作的	クロック(CKr	nk)の選択 ^注 ((k = 0, 1)	
mk3	mk2	mk1	mk0		fclk =	fclk=	fclk=	fclk=	fclk=
					4 MHz	8 MHz	12 MHz	20 MHz	24 MHz
0	0	0	0	fclk	4 MHz	8 MHz	12 MHz	20 MHz	24 MHz
0	0	0	1	fcLk/2	2 MHz	4 MHz	6 MHz	10 MHz	12 MHz
0	0	1	0	fclk/2 ²	1 MHz	2 MHz	3 MHz	5 MHz	6 MHz
0	0	1	1	fclk/23	500 kHz	1 MHz	1.5 MHz	2.5 MHz	3 MHz
0	1	0	0	fclk/24	250 kHz	500 kHz	750 kHz	1.25 MHz	1.5 MHz
0	1	0	1	fcLк/2 ⁵	125 kHz	250 kHz	375 kHz	625 kHz	750 kHz
0	1	1	0	fськ/2 ⁶	62.5 kHz	125 kHz	188 kHz	313 kHz	375 kHz
0	1	1	1	fcLk/2 ⁷	31.3 kHz	62.5 kHz	93.8 kHz	156 kHz	188 kHz
1	0	0	0	fcLк/2 ⁸	15.6 kHz	31.3 kHz	46.9 kHz	78.1 kHz	93.8 kHz
1	0	0	1	fcLк/2 ⁹	7.81 kHz	15.6 kHz	23.4 kHz	39.1 kHz	46.9 kHz
1	0	1	0	fcLк/2 ¹⁰	3.91 kHz	7.81 kHz	11.7 kHz	19.5 kHz	23.4 kHz
1	0	1	1	fcLk/2 ¹¹	1.95 kHz	3.91 kHz	5.86 kHz	9.76 kHz	11.7 kHz
1	1	0	0	fcLk/2 ¹²	976 Hz	1.95 kHz	2.93 kHz	4.88 kHz	5.86 kHz
1	1	0	1	fcьк/2 ¹³	488 Hz	976 Hz	1.46 kHz	2.44 kHz	2.93 kHz
1	1	1	0	fcLк/2 ¹⁴	244 Hz	488 Hz	732 Hz	1.22 kHz	1.46 kHz
1	1	1	1	fcLк/2 ¹⁵	122 Hz	244 Hz	366 Hz	610 Hz	732 Hz

- 注 fclkに選択しているクロックを変更(システム・クロック制御レジスタ(CKC)の値を変更)する場合は、タイマ・アレイ・ユニットを停止(TTm = 00FFH)させてください。
- 注意1. ビット15, 14, 11, 10には、必ず0を設定してください。
 - 動作クロック (CKmk) にfclk (分周なし)を選択し、TDRnm = 0000H (n = 0, m = 0-7)
 を設定すると、タイマ・アレイ・ユニットからの割り込み要求は使用できません。
- 備考1. fclk: CPU/周辺ハードウエア・クロック周波数
 - 2. TPSmレジスタで選択するfclk/2'の波形は、単純に2'分周した波形ではなく、その立ち上がりからfclkの1周期分ハイ・レベルになります (r = 1-15)。詳しくは、7.5.1 カウント・クロック (frclk) を参照してください。

図7-11 タイマ・クロック選択レジスタm (TPSm) のフォーマット (2/2)

アドレス: F01B6H, F01B7H リセット時: 0000H R/W

略号 TPSm

_	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	0	0	PRS	PRS	0	0	PRS									
			m31	m30			m21	m20	m13	m12	m11	m10	m03	m02	m01	m00

PRS	PRS	動作クロック(CKm2)の選択 ^注									
m21	m20		fclk =	fclk=	fclk =	fclk =	fclk=				
			4 MHz	8 MHz	12 MHz	20 MHz	24 MHz				
0	0	fclk/2	2 MHz	4 MHz	6 MHz	10 MHz	12 MHz				
0	1	fclk/2 ²	1 MHz	2 MHz	3 MHz	5 MHz	6 MHz				
1	0	fclk/2 ⁴	250 kHz	500 kHz	750 kHz	1.25 MHz	1.5 MHz				
1	1	fclk/2 ⁶	62.5 kHz	125 kHz	188 kHz	313 kHz	375 kHz				

PRS	PRS		動作クロック(CKm3)の選択 ^注									
m31	m30		fclk =	fclk=	fclk=	fclk =	fclk =					
			4 MHz	8 MHz	12 MHz	20 MHz	24 MHz					
0	0	fclk/2 ⁸	15.6 kHz	31.3 kHz	46.9 kHz	78.1 kHz	93.8 kHz					
0	1	fcLK/2 ¹⁰	3.91 kHz	7.81 kHz	11.7 kHz	19.5 kHz	23.4 kHz					
1	0	fcLk/2 ¹²	976 Hz	1.95 kHz	2.93 kHz	4.88 kHz	5.86 kHz					
1	1	fcьк/2 ¹⁴	244 Hz	488 Hz	732 Hz	1.22 kHz	1.46 kHz					

注 fclkに選択しているクロックを変更(システム・クロック制御レジスタ(CKC)の値を変更)する場合は、タイマ・アレイ・ユニットを停止(TTm = 00FFH)させてください。

カウント・クロック(fтськ)にCKSmn0, CKSmn1ビットで指定した動作クロック(fмск), TImn端子からの入力信号の有効エッジのどれを選択している場合でも停止する必要があります。

注意 ビット15, 14, 11, 10には、必ず0を設定してください。

チャネル1, 3を8ビット・タイマ・モードで使用し、CKm2, CKm3を動作クロックとすることにより、インターバル・タイマ機能で、表7-3に示すインターバル時間を実現することが可能です。

表7-3 動作クロックCKSm2, CKSm3で設定可能なインターバル時間

クロ	コック	1	ンターバル時間 ^注	t (fclk = 20 MHz))
		16 µ s	160 µ s	1.6 ms	16 ms
CKm2	fclk/2	0	-	-	_
	fclk/2 ²	0	1	1	_
	fclk/2 ⁴	0	0	-	_
	fськ/2 ⁶	0	0	_	_
CKm3	fclk/28	_	0	0	_
	fcьк/2 ¹⁰	_	0	0	_
	fcьк/2 ¹²	_	_	0	0
	fськ/2 ¹⁴	_	_	0	0

注 〇には5%以下の誤差が含まれます。

備考1. fclk: CPU/周辺ハードウエア・クロック周波数

2. TPSmレジスタで選択するfclk/2iの波形の詳細は、7.5.1 カウント・クロック (ftclk) を参照してください。

7.3.3 タイマ・モード・レジスタmn(TMRmn)

TMRmnレジスタは、チャネルnの動作モード設定レジスタです。動作クロック(fmck)の選択、カウント・クロックの選択、マスタ/スレーブの選択、16ビット/8ビット・タイマの選択(チャネル1,3のみ)、スタート・トリガとキャプチャ・トリガの設定、タイマ入力の有効エッジ選択、動作モード(インターバル、キャプチャ、イベント・カウンタ、ワンカウント、キャプチャ&ワンカウント)設定を行います。

TMRmnレジスタは、動作中(TEmn = 1のとき)の書き換えは禁止です。ただし、ビット7,6 (CISmn1, CISmn0) は、一部の機能で動作中(TEmn = 1のとき)の書き換えが可能です(詳細は7.8 タイマ・アレイ・ユニットの単独チャネル動作機能、7.9 タイマ・アレイ・ユニットの複数チャネル連動動作機能を参照)。

TMRmnレジスタは、16ビット・メモリ操作命令で設定します。

リセット信号の発生により、TMRmnレジスタは0000Hになります。

注意 TMRmnレジスタのビット11は、チャネルによって搭載するビットが異なります。

TMRm2, TMRm4, TMRm6: MASTERmnビット (n = 2, 4, 6)

TMRm1, TMRm3: SPLITmnビット (n = 1, 3)

TMRm0, TMRm5, TMRm7:0固定

図7-12 タイマ・モード・レジスタmn (TMRmn) のフォーマット (1/4)

アドレス: F0190H. F0191H ((TMDOO) EO10EU I	EN10EL (TMD07)	II サット は、0000日	D/\//
プトレス:FU190H. FU191H ((MRUU) -FU19EH.	FUT9FH (TMRU/)	リセット時:UUUUH	K/VV

略 号	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
TMRmn	CKS	CKS	0	ccs	MAS	STS	STS	STS	CIS	CIS	0	0	MD	MD	MD	MD
(n = 2, 4, 6)	mn1	mn0		mn	TERmn	mn2	mn1	mn0	mn1	mn0			mn3	mn2	mn1	mn0
略号	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
TMRmn	CKS	CKS	0	ccs	SPLIT	STS	STS	STS	CIS	CIS	0	0	MD	MD	MD	MD
(n = 1, 3)	mn1	mn0		mn	mn	mn2	mn1	mn0	mn1	mn0			mn3	mn2	mn1	mn0
略号	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
TMRmn	CKS	CKS	0	ccs	0 ^注	STS	STS	STS	CIS	CIS	0	0	MD	MD	MD	MD
(n = 0, 5, 7)	mn1	mn0		mn		mn2	mn1	mn0	mn1	mn0			mn3	mn2	mn1	mn0

CKS	CKS	チャネルnの動作クロック(fmcκ)の選択
mn1	mn0	
0	0	タイマ・クロック選択レジスタm(TPSm)で設定した動作クロックCKm0
0	1	タイマ・クロック選択レジスタm(TPSm)で設定した動作クロックCKm2
1	0	タイマ・クロック選択レジスタm(TPSm)で設定した動作クロックCKm1
1	1	タイマ・クロック選択レジスタm(TPSm)で設定した動作クロックCKm3

動作クロック(fmck)は、エッジ検出回路に使用されます。また、CCSmnビットの設定によりサンプリング・クロックおよびカウント・クロック(frclk)を生成します。 動作クロックCKm2, CKm3は、チャネル1,3のみ選択可能です。

ccs	チャネルnのカウント・クロック(frclk)の選択								
mn									
0	O CKSmn0, CKSmn1ビットで指定した動作クロック(fмcк)								
1	Tlmn端子からの入力信号の有効エッジ								
	チャネル5では、TIS0で選択した入力信号の有効エッジ								
	チャネル7では、ISCで選択した入力信号の有効エッジ								
カウン	カウント・クロック(frcux)は、カウンタ、出力制御回路、割り込み制御回路に使用されます。								

注 ビット11はRead onlyの0固定で、書き込みは無視されます。

注意1. ビット13,5,4には、必ず0を設定してください。

2. カウント・クロック (frclk) にCKSmn0, CKSmn1ビットで指定した動作クロック (fmck), TImn端子からの入力信号の有効エッジのどれを選択していても, fclkに選択しているクロックを変更 (システム・クロック制御レジスタ (CKC) の値を変更) する場合は, タイマ・アレイ・ユニットを停止 (TTm=00FFH) させてください。

図7-12 タイマ・モード・レジスタmn (TMRmn) のフォーマット (2/4)

アドレス: F0190H, F0191H (TMR00) -F019EH, F019FH (TMR07) リセット時: 0000H R/W

略 号	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
TMRmn	CKS	CKS	0	ccs	MAS	STS	STS	STS	CIS	CIS	0	0	MD	MD	MD	MD
(n = 2, 4, 6)	mn1	mn0		mn	TERmn	mn2	mn1	mn0	mn1	mn0			mn3	mn2	mn1	mn0
略号	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
TMRmn	CKS	CKS	0	ccs	SPLIT	STS	STS	STS	CIS	CIS	0	0	MD	MD	MD	MD
(n = 1, 3)	mn1	mn0		mn	mn	mn2	mn1	mn0	mn1	mn0			mn3	mn2	mn1	mn0
略号	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0

TMRmn (n = 0, 5, 7)
 CKS
 CKS
 0
 CCS
 0[±]
 STS
 STS
 CIS
 CIS
 0
 0
 MD
 MD
 MD
 MD
 MD
 MD
 mn
 mn
 mn2
 mn1
 mn0
 mn1
 mn0
 mn1
 mn0
 mn1
 mn0
 mn1
 mn0
 mn1
 mn0

(TMRmn (n = 2, 4, 6) のビット11)

MAS	チャネルnの単独チャネル動作/複数チャネル連動動作(スレーブ/マスタ)の選択
TER	
mn	
0	単独チャネル動作機能,または複数チャネル連動動作機能でスレーブ・チャネルとして動作
1	複数チャネル連動動作機能でマスタ・チャネルとして動作

チャネル2, 4, 6のみマスタ・チャネル (MASTERmn = 1) に設定できます。

チャネル0, 5, 7は0固定となります(チャネル0は最上位チャネルのため、このビットの設定によらずマスタとして動作します)。

また、単独チャネル動作機能として使用するチャネルは、MASTERmn = 0 にします。

(TMRmn (n = 1, 3) のビット11)

	,
SPLI	チャネル1, 3の8ビット・タイマ/16ビット・タイマ動作の選択
Tmn	
0	16ビット・タイマとして動作
	(単独チャネル動作機能,または複数チャネル連動動作機能でスレーブ・チャネルとして動作)
1	8ビット・タイマとして動作

STS	STS	STS	チャネルnのスタート・トリガ,キャプチャ・トリガの設定
mn2	mn1	mn0	
0	0	0	ソフトウエア・トリガ・スタートのみ有効(他のトリガ要因を非選択にする)
0	0	1	Tlmn端子入力の有効エッジを、スタート・トリガ、キャプチャ・トリガの両方に使用
0	1	0	Tlmn端子入力の両エッジを,スタート・トリガとキャプチャ・トリガに分けて使用
1	0	0	マスタ・チャネルの割り込み信号を使用(複数チャネル連動動作機能のスレーブ・チャ
			ネル時)
_	上記以タ	7	設定禁止

注 ビット11はRead onlyの0固定で、書き込みは無視されます。

図7-12 タイマ・モード・レジスタmn (TMRmn) のフォーマット (3/4)

アドレス: F0190H, F0191H (TMR00) -F019EH, F019FH (TMR07) リセット時: 0000H R/W

略号	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
TMRmn	CKS	CKS	0	ccs	MAS	STS	STS	STS	CIS	CIS	0	0	MD	MD	MD	MD
(n = 2, 4, 6)	mn1	mn0		mn	TERmn	mn2	mn1	mn0	mn1	mn0			mn3	mn2	mn1	mn0
'																
略号	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
TMRmn	CKS	CKS	0	ccs	SPLIT	STS	STS	STS	CIS	CIS	0	0	MD	MD	MD	MD
(n = 1, 3)	mn1	mn0		mn	mn	mn2	mn1	mn0	mn1	mn0			mn3	mn2	mn1	mn0
•																
略号	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
TMRmn	CKS	CKS	0	ccs	0 ^注	STS	STS	STS	CIS	CIS	0	0	MD	MD	MD	MD
(n = 0, 5, 7)	mn1	mn0		mn		mn2	mn1	mn0	mn1	mn0			mn3	mn2	mn1	mn0

CIS	CIS	Tlmn端子の有効エッジ選択
mn1	mn0	
0	0	立ち下がりエッジ
0	1	立ち上がりエッジ
1	0	両エッジ(ロウ・レベル幅測定時)
		スタート・トリガ:立ち下がりエッジ,キャプチャ・トリガ:立ち上がりエッジ
1	1	両エッジ(ハイ・レベル幅測定時)
		スタート・トリガ:立ち上がりエッジ,キャプチャ・トリガ:立ち下がりエッジ

STSmn2-STSmn0ビット = 010B時以外で両エッジ指定を使用する場合は、CISmn1-CISmn0ビット = 10Bに設定してください。

注 ビット11はRead onlyの0固定で、書き込みは無視されます。

図7-12 タイマ・モード・レジスタmn (TMRmn) のフォーマット (4/4)

アドレス: F0190H, F0191H (TMR00) -F019EH, F019FH (TMR07) リセット時: 0000H R/W

略号	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
TMRmn	CKS	CKS	0	ccs	MAS	STS	STS	STS	CIS	CIS	0	0	MD	MD	MD	MD
(n = 2, 4, 6)	mn1	mn0		mn	TERmn	mn2	mn1	mn0	mn1	mn0			mn3	mn2	mn1	mn0
略号	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
TMRmn	CKS	CKS	0	ccs	SPLIT	STS	STS	STS	CIS	CIS	0	0	MD	MD	MD	MD
(n = 1, 3)	mn1	mn0		mn	mn	mn2	mn1	mn0	mn1	mn0			mn3	mn2	mn1	mn0
略号	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
TMRmn	CKS	CKS	0	ccs	0 ^{注1}	STS	STS	STS	CIS	CIS	0	0	MD	MD	MD	MD
(n = 0, 5, 7)	mn1	mn0		mn		mn2	mn1	mn0	mn1	mn0			mn3	mn2	mn1	mn0

MD	MD	MD	チャネルnの動作モードの設定	対応する機能	TCRのカウント
mn3	mn2	mn1			動作
0	0	0	インターバル・タイマ・モード	インターバル・タイマ/	ダウン・カウント
				方形波出力/PWM出力(マス	
				タ)	
0	1	0	キャプチャ・モード	入力パルス間隔測定	アップ・カウント
0	1	1	イベント・カウンタ・モード	外部イベント・カウンタ	ダウン・カウント
1	0	0	ワンカウント・モード	ディレイ・カウンタ/	ダウン・カウント
				ワンショット・パルス出力/	
				PWM出力(スレーブ)	
1	1	0	キャプチャ&ワンカウント・	入力信号のハイ/ロウ・レベ	アップ・カウント
			モード	ル幅測定	
_	上記以タ	†	設定禁止		
各モー	- ドの動	作は,	MDmn0ビットによって変わります(下	表を参照)。	

動作モード	MD	カウント・スタートと割り込みの設定
(MDmn3-MDmn1で設定(上表参照))	mn0	
・インターバル・タイマ・モード	0	カウント開始時にタイマ割り込みを発生しない
(0, 0, 0)		(タイマ出力も変化しない)。
・キャプチャ・モード	1	カウント開始時にタイマ割り込みを発生する
(0, 1, 0)		(タイマ出力も変化させる)。
・イベント・カウンタ・モード	0	カウント開始時にタイマ割り込みを発生しない
(0, 1, 1)		(タイマ出力も変化しない)。
・ワンカウント・モード ^{注2} (1, 0, 0)	0	カウント動作中のスタート・トリガを無効とする。
		その際に割り込みは発生しない。
	1	カウント動作中のスタート・トリガを有効とする ^{注3} 。
		その際に割り込みは発生しない。
・キャプチャ&ワンカウント・モード	0	カウント開始時にタイマ割り込みを発生しない
(1, 1, 0)		(タイマ出力も変化しない)。
		カウント動作中のスタート・トリガを無効とする。
		その際に割り込みは発生しない。

- 注1. ビット11はRead onlyの0固定で、書き込みは無視されます。
 - 2. ワンカウント・モードでは、カウント動作開始時の割り込み出力(INTTMmn)、TOmn出力は 制御しません。
 - 3. 動作中にスタート・トリガ (TSmn = 1) が掛かると, カウンタを初期化し, 再カウント・スタートします (割り込み要求は発生せず)。



7.3.4 タイマ・ステータス・レジスタmn(TSRmn)

TSRmnレジスタは、チャネルnのカウンタのオーバフロー状況を表示するレジスタです。

TSRmnレジスタは、キャプチャ・モード(MDmn3-MDmn1 = 010B)とキャプチャ&ワンカウント・モード(MDmn3-MDmn1 = 110B)のみ有効です。各動作モードでのOVFビットの動作とセット/クリア条件は表7-4を参照してください。

TSRmnレジスタは、16ビット・メモリ操作命令で読み出します。

またTSRmnレジスタの下位8ビットは、TSRmnLで8ビット・メモリ操作命令で読み出せます。

リセット信号の発生により、TSRmnレジスタは0000Hになります。

図7-13 タイマ・ステータス・レジスタmn (TSRmn) のフォーマット

アドレス: F01A0H, F01A1H (TSR00) - F01AEH, F01AFH (TSR07) リセット時: 0000H R

略号	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
TSRmn	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	OVF

OVF	チャネルnのカウンタのオーバフロー状況
0	オーバフローなし
1	オーバフロー発生
OVF =	= 1のとき,次にオーバフローなしでキャプチャしたときにクリア(OVF = 0)されます。

備考 m:ユニット番号 (m=0), n:チャネル番号 (n=0-7)

表7-4 各動作モードにおけるOVFビットの動作とセット/クリア条件

タイマの動作モード	OVFビット	セット/クリア条件
・キャプチャ・モード	クリア	キャプチャ時にオーバフローが発生していない場合
・キャプチャ&ワンカウント・モード	セット	キャプチャ時にオーバフローが発生していた場合
・インターバル・タイマ・モード	クリア	
・イベント・カウンタ・モード		_
・ワンカウント・モード	セット	(使用不可)

備考 OVFビットは、カウンタがオーバフローしてもすぐには変化せず、その後のキャプチャ時に変化します。

0

0

7.3.5 タイマ・チャネル許可ステータス・レジスタm (TEm)

TEmレジスタは、各チャネルのタイマ動作許可/停止状態を表示するレジスタです。

TEmレジスタの各ビットは、タイマ・チャネル開始レジスタm (TSm) とタイマ・チャネル停止レジスタm (TTm) の各ビットに対応しています。TSmレジスタの各ビットが1にセットされると、TEmレジスタの対応ビ ットが1にセットされます。TTmレジスタの各ビットが1にセットされると、その対応ビットが0にクリアされま す。

TEmレジスタは、16ビット・メモリ操作命令で読み出します。

またTEmレジスタの下位8ビットは、TEmLで1ビット・メモリ操作命令または8ビット・メモリ操作命令で読 み出せます。

リセット信号の発生により、TEmレジスタは0000Hになります。

3

図7-14 タイマ・チャネル許可ステータス・レジスタm(TEm)のフォーマット

アドレス: F01B0H, F01B1H リセット時: 0000H R

略号 15 7 14 13 12 11 10 9 6 5 TEm 0 0 0 0 TEHm 0 TEHm 0 TEm | TEm | TEm | TEm | TEm | TEm TEm TEm

1

TEH	チャネル3が8ビット・タイマ・モード時,上位側8ビット・タイマの動作許可/停止状態の表示
m3	
0	動作停止状態
1	動作許可状態

7

6

5

4

3

2

TEH	チャネル1が8ビット・タイマ・モード時,上位側8ビット・タイマの動作許可/停止状態の表示
m1	
0	動作停止状態
1	動作許可状態

TEmn	チャネルnの動作許可/停止状態の表示
0	動作停止状態
1	動作許可状態
チャネ	ベル1, 3が8ビット・タイマ・モード時は,TEm1, TEm3で下位側8ビット・タイマの動作許可/停止状
態を表	表示します。

7.3.6 タイマ・チャネル開始レジスタm (TSm)

TSmレジスタは、タイマ・カウンタ・レジスタmn(TCRmn)を初期化し、カウント動作の開始をチャネルごとに設定するトリガ・レジスタです。

各ビットが1にセットされると、タイマ・チャネル許可ステータス・レジスタm(TEm)の対応ビットが1にセットされます。TSmn, TSHm1, TSHm3ビットはトリガ・ビットなので、動作許可状態 (TEmn, TEHm1, TEHm3 = 1) になるとすぐTSmn, TSHm1, TSHm3ビットはクリアされます。

TSmレジスタは、16ビット・メモリ操作命令で設定します。

またTSmレジスタの下位8ビットは、TSmLで1ビット・メモリ操作命令または8ビット・メモリ操作命令で設定できます。

リセット信号の発生により、TSmレジスタは0000Hになります。

図7-15 タイマ・チャネル開始レジスタm (TSm) のフォーマット

アドレス: F01B2H, F01B3H リセット時: 0000H R/W

略号 15 7 0 14 13 12 11 10 9 6 5 TSm TSm TSm TSm TSm TSm TSm 0 0 0 0 TSH 0 TSH 0 TSm TSm m3 m1 7 6 5 3 2 0

TSH	チャネル3が8ビット・タイマ・モード時、上位側8ビット・タイマの動作許可(スタート)トリガ
m3	
0	トリガ動作しない
	TEHm3ビットを1にセットし,カウント動作許可状態になる。
	カウント動作許可状態におけるTCRm3レジスタのカウント動作開始は、インターバル・タイマ・モー
	ドになります (7.5.2 カウンタのスタート・タイミングの表7-5参照)。

TSH	チャネル1が8ビット・タイマ・モード時、上位側8ビット・タイマの動作許可(スタート)トリガ
m1	
0	トリガ動作しない
	TEHm1ビットを1にセットし,カウント動作許可状態になる。
	カウント動作許可状態におけるTCRm1レジスタのカウント動作開始は、インターバル・タイマ・モー
	ドになります (7.5.2 カウンタのスタート・タイミングの表7-5参照)。

TSmn	チャネルnの動作許可(スタート)トリガ
0	トリガ動作しない
1	TEmnビットを1にセットし、カウント動作許可状態になる。
	カウント動作許可状態におけるTCRmnレジスタのカウント動作開始は、各動作モードにより異なりま
	す(7.5.2 カウンタのスタート・タイミングの表7-5参照)。
	チャネル1, 3が8ビット・タイマ・モード時は,TSm1, TSm3が下位側8ビット・タイマの動作許可(ス
	タート) トリガになります。

(注意, 備考は次ページにあります。)

- 注意1. ビット15-12, 10, 8には必ず0を設定してください。
 - 2. TImn端子入力を使用しない機能から、TImn端子入力を使用する機能に切り替える場合、タイマ・モード・レジスタmn (TMRmn) 設定後、TSmn (TSHm1, TSHm3) ビットを1に設定するまでに、次の期間ウエイトが必要になります。

TImn端子のノイズ・フィルタ有効時(TNFENmn = 1):動作クロック(fмck)の4クロック TImn端子のノイズ・フィルタ無効時(TNFENmn = 0):動作クロック(fмck)の2クロック

- 備考1. TSmレジスタの読み出し値は常に0となります。
 - 2. m:ユニット番号 (m=0), n:チャネル番号 (n=0-7)

7.3.7 タイマ・チャネル停止レジスタm (TTm)

TTmレジスタは、カウント動作の停止をチャネルごとに設定するトリガ・レジスタです。

各ビットが1にセットされると、タイマ・チャネル許可ステータス・レジスタm(TEm)の対応ビットが0に クリアされます。TTmn, TTHm1, TTHm3ビットはトリガ・ビットなので、動作停止状態(TEmn, TTHm1, TTHm3 = 0)になるとすぐTTmn, TTHm1, TTHm3ビットはクリアされます。

TTmレジスタは、16ビット・メモリ操作命令で設定します。

またTTmレジスタの下位8ビットは、TTmLで1ビット・メモリ操作命令または8ビット・メモリ操作命令で設定できます。

リセット信号の発生により、TTmレジスタは0000Hになります。

図7-16 タイマ・チャネル停止レジスタm (TTm) のフォーマット

アドレス: F01B4H, F01B5H リセット時: 0000H R/W

略号	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
TTm	0	0	0	0	TTH	0	TTH	0	TTm							
					m3		m1		7	6	5	4	3	2	1	0

TTH	チャネル3が8ビット・タイマ・モード時,上位側8ビット・タイマの動作停止トリガ
m3	
0	トリガ動作しない
1	TEHm3ビットを0にクリアし、カウント動作停止状態になる。

TTH	チャネル1が8ビット・タイマ・モード時,上位側8ビット・タイマの動作停止トリガ
m1	
0	トリガ動作しない
1	TEHm1ビットを0にクリアし,カウント動作停止状態になる。

TTmn	チャネルnの動作停止トリガ
0	トリガ動作しない
1	TEmnビットを0にクリアし、カウント動作停止可状態になる。
	チャネル1, 3が8ビット・タイマ・モード時は,TTm1, TTm3が下位側8ビット・タイマの動作停止ト
	リガになります。

注意 ビット15-12, 10, 8には必ず0を設定してください。

備考1. TTmレジスタの読み出し値は常に0となります。

7.3.8 タイマ入力選択レジスタ0 (TISO)

TISOレジスタは、チャネル5のタイマ入力を選択するレジスタです。

TISOレジスタは8ビット・メモリ操作命令で設定します。

リセット信号の発生により、TISOレジスタはOOHになります。

図7-17 タイマ入力選択レジスタ0 (TISO) のフォーマット

アドレス: F0074H リセット時: 00H R/W

略号	7	6	5	4	3	2	1	0
TIS0	0	0	0	0	0	TIS02	TIS01	TIS00

TIS02	TIS01	TIS00	チャネル5で使用するタイマ入力の選択
0	0	0	タイマ入力端子(TI05)の入力信号
0	0	1	
0	1	0	
0	1	1	
1	0	0	低速オンチップ・オシレータ・クロック(fiL)
1	0	1	サブシステム・クロック(fsuB)
	上記以外		設定禁止

注意 選択するタイマ入力のハイ・レベル幅, ロウ・レベル幅は, 1/fмcк+10 ns以上必要となります。 そのため, fclkにfsubを選択時(CKCレジスタのCSS = 1) は, TISO2ビットに1を設定できません。

7.3.9 タイマ出力許可レジスタm (TOEm)

TOEmレジスタは、各チャネルのタイマ出力許可/禁止を設定するレジスタです。

タイマ出力を許可したチャネルnは、後述のタイマ出力レジスタm(TOm)のTOmnビットの値をソフトウエアによって書き換えできなくなり、カウント動作によるタイマ出力機能によって反映された値がタイマ出力端子(TOmn)から出力されます。

TOEmレジスタは、16ビット・メモリ操作命令で設定します。

またTOEmレジスタの下位8ビットは、TOEmLで1ビット・メモリ操作命令または8ビット・メモリ操作命令で設定できます。

リセット信号の発生により、TOEmレジスタは0000Hになります。

図7-18 タイマ出力許可レジスタm(TOEm)のフォーマット

アドレス: F01BAH, F01BBH リセット時: 0000H R/W

略号	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
TOEm	0	0	0	0	0	0	0	0	TOE							
									m7	m6	m5	m4	m3	m2	m1	m0

TOE	チャネルnのタイマ出力許可/禁止
mn	
0	タイマの出力を禁止
	タイマ動作をTOmnビットに反映せず,出力を固定します。
	TOmnビットへの書き込みが可能となり,TOmnビットに設定したレベルがTOmn端子から出力されます。
1	タイマの出力を許可
	タイマ動作をTOmnビットに反映し,出力波形を生成します。
	TOmnビットへの書き込みは無視されます。

注意 ビット15-8には必ず0を設定してください。

7. 3. 10 タイマ出力レジスタm (TOm)

TOmレジスタは、各チャネルのタイマ出力のバッファ・レジスタです。

このレジスタの各ビットの値が、各チャネルのタイマ出力端子(TOmn)から出力されます。

このレジスタのTOmnビットのソフトウエアによる書き換えは、タイマ出力禁止時(TOEmn = 0)のみ可能です。タイマ出力許可時(TOEmn = 1)は、ソフトウエアによる書き換えは無視され、タイマ動作によってのみ値が変更されます。

また、P43/TI00/TO00, P41/TI01/TO01, P07/TI02/TO02, P06/TI03/TO03, P05/TI04/TO04, P04/TI05/TO05, P03/TI06/TO06, P02/TI07/TO07をポート機能として使用する場合は、該当するTOmnビットに"0"を設定してください。

TOmレジスタは、16ビット・メモリ操作命令で設定します。

またTOmレジスタの下位8ビットは、TOmLで8ビット・メモリ操作命令で設定できます。

リセット信号の発生により、TOmレジスタは0000Hになります。

図7-19 タイマ出カレジスタm (TOm) のフォーマット

アドレス: F01B8H, F01B9H リセット時: 0000H R/W

略号	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
TOm	0	0	0	0	0	0	0	0	TOm							
									7	6	5	4	3	2	1	0

ТО	チャネルnのタイマ出力
mn	
0	タイマ出力値が"0"
1	タイマ出力値が"1"

注意 ビット15-8には必ず0を設定してください。

7.3.11 タイマ出力レベル・レジスタm(TOLm)

TOLmレジスタは、各チャネルのタイマ出力レベルを制御するレジスタです。

このレジスタによる各チャネルnの反転設定は、タイマ出力許可(TOEmn = 1)、複数チャネル連動動作機能 (TOMmn = 1) 時にタイマ出力信号がセット、リセットされるタイミングで反映されます。マスタ・チャネル出力モード(TOMmn = 0) 時には、このレジスタの設定は無効となります。

TOLmレジスタは、16ビット・メモリ操作命令で設定します。

またTOLmレジスタの下位8ビットは、TOLmLで8ビット・メモリ操作命令で設定できます。

リセット信号の発生により、TOLmレジスタは0000Hになります。

図7-20 タイマ出力レベル・レジスタm (TOLm) のフォーマット

アドレス: F01BCH, F01BDH リセット時: 0000H R/W

略 号	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
TOLm	0	0	0	0	0	0	0	0	TOL	0						
									m7	m6	m5	m4	m3	m2	m1	

TOL	チャネルnのタイマ出力レベルの制御
mn	
0	正論理出力(アクティブ・ハイ)
1	負論理出力(アクティブ・ロウ)

注意 ビット15-8,0には必ず0を設定してください。

備考1. タイマ動作中にこのレジスタの値を書き換えた場合、書き換えた直後のタイミングではなく、次にタイマ出力信号が変化するタイミングで、タイマ出力の論理が反転します。

7.3.12 タイマ出力モード・レジスタm(TOMm)

TOMmレジスタは、各チャネルのタイマ出力モードを制御するレジスタです。

単独チャネル動作機能として使用する場合,使用するチャネルの対応ビットを0に設定します。

複数チャネル連動動作機能(PWM出力、ワンショット・パルス出力、多重PWM出力)として使用する場合、マスタ・チャネルの対応ビットを0に設定し、スレーブ・チャネルの対応ビットを1に設定します。

このレジスタによる各チャネルnの設定は、タイマ出力許可(TOEmn = 1)時にタイマ出力信号がセット、リセットされるタイミングで反映されます。

TOMmレジスタは、16ビット・メモリ操作命令で設定します。

またTOMmレジスタの下位8ビットは、TOMmLで8ビット・メモリ操作命令で設定できます。

リセット信号の発生により、TOMmレジスタは0000Hになります。

図7-21 タイマ出力モード・レジスタm(TOMm)のフォーマット

アドレス: F01BEH, F01BFH リセット時: 0000H R/W

略号 14 13 TOMm TOM TOM TOM TOM TOM TOM 0 0 0 0 0 0 0 0 m7 m6 m5 m4 m3 m2 m1

TOI	Λ チャネルnのタイマ出力モードの制御
mr	
0	マスタ・チャネル出力モード(タイマ割り込み要求信号(INTTMmn)によりトグル出力を行う)
1	スレーブ・チャネル出力モード
	(マスタ・チャネルのタイマ割り込み要求信号 (INTTMmn) で出力がセット,スレーブ・チャネルの
	タイマ割り込み要求信号 (INTTMmp) で出力がリセットされる)

注意 ビット15-8,0には必ず0を設定してください。

備考 m:ユニット番号 (m=0)

n:チャネル番号

n=0-7 (マスタ・チャネル時:n=0,2,4,6)

p: スレーブ・チャネル番号

n<p≦7

(マスタ・チャネル, スレーブ・チャネルの関係についての詳細は, 7.4.1 複数チャネル連動動作機能の基本ルールを参照してください)

7.3.13 入力切り替え制御レジスタ (ISC)

ISCレジスタのISC1, ISC0ビットは、チャネル7をシリアル・アレイ・ユニットと連携してLIN-bus通信動作を実現するときに使用します。ISC1ビットに1を設定すると、シリアル・データ入力端子(RxD0)の入力信号がタイマ入力として選択されます。

ISCレジスタは1ビット・メモリ操作命令または8ビット・メモリ操作命令で設定します。

リセット信号の発生により、ISCレジスタは00Hになります。

図7-22 入力切り替え制御レジスタ (ISC) のフォーマット

アドレス: F0073H リセット時: 00H R/W

略号	7	6	5	4	3	2	1	0
ISC	0	0	0	0	0	0	ISC1	ISC0

ISC1	タイマ・アレイ・ユニットのチャネル7の入力切り替え
0	TI07端子の入力信号をタイマ入力とする (通常動作)
1	RxD0端子の入力信号をタイマ入力とする (ウエイクアップ信号検出とブレーク・フィールドの
	ロウ幅とシンク・フィールドのパルス幅測定)

ISC0	外部割り込み(INTPO)の入力切り替え
0	INTP0端子の入力信号を外部割り込み入力とする(通常動作)
1	RxD0端子の入力信号を外部割り込み入力とする(ウエイクアップ信号検出)

注意 ビット7-2に必ず0を設定してください。

備考 LIN-bus通信を使用する場合は、ISC1 = 1に設定してRxD0端子の入力信号を選択しておいてください。

7. 3. 14 ノイズ・フィルタ許可レジスタ1 (NFEN1)

NFEN1レジスタは、タイマ入力端子からの入力信号に対するノイズ・フィルタの使用可否をチャネルごとに設定するレジスタです。

ノイズ除去が必要な端子は、対応するビットに1を設定して、ノイズ・フィルタを有効にしてください。 ノイズ・フィルタ有効時は、対象チャネルの動作クロック(fmck)で同期化のあと、2クロックの一致検出を 行います。ノイズ・フィルタ無効時は、対象チャネルの動作クロック(fmck)で同期化だけ行います^注。

NFEN1レジスタは1ビット・メモリ操作命令または8ビット・メモリ操作命令で設定します。

リセット信号の発生により、NFEN1レジスタは00Hになります。

注 詳細は、7.5.1(2) TImn端子からの入力信号の有効エッジを選択した場合(CCSmn = 1), 7.5.2 カウンタのスタート・タイミング、7.7 タイマ入力(TImn)の制御を参照してください。

図7-23 ノイズ・フィルタ許可レジスタ1 (NFEN1) のフォーマット

アドレス: F0071H リセット時: 00H R/W

略号 7 6 5 4 3 2 1 0 NFEN1 TNFEN07 TNFEN06 TNFEN05 TNFEN04 TNFEN03 TNFEN02 TNFEN01 TNFEN00

TNFEN07	TI07端子またはRxD0端子入力信号のノイズ・フィルタ使用可否 ^注
0	ノイズ・フィルタOFF
1	ノイズ・フィルタON

TNFEN06	TI06端子入力信号のノイズ・フィルタ使用可否
0	ノイズ・フィルタOFF
1	ノイズ・フィルタON

TNFEN05	TI05端子入力信号のノイズ・フィルタ使用可否
0	ノイズ・フィルタOFF
1	ノイズ・フィルタON

ľ	TNFEN04	TI04端子入力信号のノイズ・フィルタ使用可否
	0	ノイズ・フィルタOFF
	1	ノイズ・フィルタON

TNFEN03	TI03端子入力信号のノイズ・フィルタ使用可否
0	ノイズ・フィルタOFF
1	ノイズ・フィルタON

TNFEN02	TI02端子入力信号のノイズ・フィルタ使用可否
0	ノイズ・フィルタOFF
1	ノイズ・フィルタON

TNFEN01	TI01端子入力信号のノイズ・フィルタ使用可否
0	ノイズ・フィルタOFF
1	ノイズ・フィルタON

	TNFEN00	TI00端子入力信号のノイズ・フィルタ使用可否
	0	ノイズ・フィルタOFF
I	1	ノイズ・フィルタON

注 入力切り替え制御レジスタ(ISC)のISC1ビットを設定することにより、適用する端子を切り替えることができます。

ISC1 = 0に設定: TI07端子のノイズ・フィルタ使用可否選択が可能 ISC1 = 1に設定: RxD0端子のノイズ・フィルタ使用可否選択が可能

7.3.15 タイマ入出力端子のポート機能を制御するレジスタ

タイマ・アレイ・ユニット使用時は、対象チャネルと兼用するポート機能を制御するレジスタ (ポート・モード・レジスタ (PMxx) , ポート・レジスタ (Pxx) を設定してください。詳細は、4.3.1 ポート・モード・レジスタ (PMxx) , 4.3.2 ポート・レジスタ (Pxx) を参照してください。

また、製品によって設定するポート・モード・レジスタ (PMxx)、ポート・レジスタ (Pxx)が異なります。詳細は、4.5 兼用機能使用時のレジスタの設定を参照してください。

タイマ出力端子を兼用するポート(P43/TI00/TO00など)をタイマ出力として使用するときは、 各ポートに対応するポート・モード・レジスタ(PMxx)のビットおよびポート・レジスタ(Pxx)のビットに0を設定してください。

例) P43/TO00をタイマ出力として使用する場合

ポート・モード・レジスタ4のPM43ビットを0に設定

ポート・レジスタ4のP43ビットを0に設定

タイマ入力端子を兼用するポート(P43/TI00など)をタイマ入力として使用するときは、各ポートに対応するポート・モード・レジスタ(PMxx)のビットに1を設定してください。このときポート・レジスタ(Pxx)のビットは、0または1のどちらでもかまいません。

例) P43/TI00をタイマ入力として使用する場合

ポート・モード・レジスタ4のPM43ビットを1に設定

ポート・レジスタ4のP43ビットを0または1に設定

- 備考1. 80ピン製品の場合、セグメント出力と兼用になっているポートをタイマ入出力機能として使用する場合は、LCDポート・ファンクション・レジスタ4 (PFSEG4) のPFSEG32-PFSEG37ビットのうち、対応するビットを必ず"0"に設定してください。
 - 2. P125/(TI05)/(TO05)/VL3端子をタイマ入出力機能として使用する場合は, LCD入力切り換え制御レジスタ (ISCLCD) のISCVL3ビットを必ず "0" に設定してください。
 - 3. P126/(TI04)/(TO04)/CAPL, P127/(TI03)/(TO03)/CAPH端子をタイマ入出力機能として使用する場合は、LCD入力切り換え制御レジスタ (ISCLCD) のISCCAPビットを必ず"1"に設定してください。

7.4 タイマ・アレイ・ユニットの基本ルール

7.4.1 複数チャネル連動動作機能の基本ルール

複数チャネル連動動作機能は、マスタ・チャネル(主に周期をカウントする基準タイマ)とスレーブ・チャネル(マスタ・チャネルに従い動作するタイマ)を組合せて実現する機能で、使用にあたってはいくつかのルールがあります。


次に複数チャネル連動動作機能の基本的なルールを示します。

- (1) マスタ・チャネルには、偶数チャネル(チャネル0、チャネル2、チャネル4、…)のみ設定できます。
- (2) スレーブ・チャネルには、チャネル0を除くすべてのチャネルを設定できます。
- (3) スレーブ・チャネルには、マスタ・チャネルの下位チャネルのみ設定できます。
 - 例 チャネル2をマスタ・チャネルにした場合, チャネル3以降(チャネル3, チャネル4, チャネル5, …) をスレーブ・チャネルに設定できます。
- (4) 1つのマスタ・チャネルに対し、スレーブ・チャネルは複数設定できます。
- (5) マスタ・チャネルを複数使用する場合、マスタ・チャネルをまたいだスレーブ・チャネルの設定はできません。
 - 例 チャネル0, チャネル4をマスタ・チャネルにした場合, マスタ・チャネル0は, チャネル1-3までを スレーブ・チャネルとして設定できます。マスタ・チャネル0は, チャネル5-7をスレーブ・チャネ ルとして設定できません。
- (6) マスタ・チャネルと連動するスレーブ・チャネルは、同じ動作クロックを設定します。マスタ・チャネル と連動するスレーブ・チャネルのCKSmn0, CKSmn1ビット(タイマ・モード・レジスタmn(TMRmn)の ビット15, 14)が同じ設定値になっている必要があります。
- (7) マスタ・チャネルはINTTMmn (割り込み) /スタート・ソフトウエア・トリガ/カウント・クロックを下位チャネルに伝えることができます。
- (8) スレーブ・チャネルはマスタ・チャネルのINTTMmn (割り込み) /スタート・ソフトウエア・トリガ/カウント・クロックをソース・クロックとして使用できますが、下位チャネルに自身のINTTMmn (割り込み) /スタート・ソフトウエア・トリガ/カウント・クロックを伝えることはできません。
- (9) マスタ・チャネルは、他の上位のマスタ・チャネルからのINTTMmn (割り込み) /スタート・ソフトウエア・トリガ/カウント・クロックをソース・クロックとして使用することはできません。
- (10) 連動させるチャネルを同時スタートさせるため、連動させるチャネルのチャネル・スタート・トリガ・ビット (TSmn) を同時に設定する必要があります。
- (11) カウント動作中のTSmnビットの設定は、連動させるすべてのチャネルまたはマスタ・チャネルのみ使用できます。スレーブ・チャネルのTSmnビットのみの設定では使用できません。
- (12) 連動させるチャネルを同時に停止させるため、連動させるチャネルのチャネル・ストップ・トリガ・ビット (TTmn) を同時に設定する必要があります。
- (13) 連動動作時は、マスタ・チャネルとスレーブ・チャネルの動作クロックをあわせる必要があるため、CKm2/CKm3は選択できません。
- (14) タイマ・モード・レジスタm0 (TMRm0) は、マスタ・ビットがなく、"0"に固定されています。しかし、チャネル0は最上位チャネルなので、連動動作時は、チャネル0をマスタ・チャネルとして使用できます。

複数チャネル連動動作機能の基本ルールは、チャネル・グループ(1つの複数チャネル連動動作機能を形成するマスタ・チャネルとスレーブ・チャネルの集合)内に適用されるルールです。

それぞれが連動しない2つ以上のチャネル・グループを設定した場合,チャネル・グループ間には上記の基本ルールは適用されません。

例



7.4.2 8ビット・タイマ動作機能の基本ルール(チャネル1,3のみ)

8ビット・タイマ動作機能は、16ビット・タイマのチャネルを8ビット・タイマの2チャネル構成として使用する機能です。

8 ビットタイマ動作機能は、チャネル1、3のみ使用できる機能で、使用にあたってはいくつかのルールがあります。

次に8ビット・タイマ動作機能の基本的なルールを示します。

- (1) 8ビット・タイマ動作機能が適用されるチャネルは、チャネル1,3のみです。
- (2) 8ビット・タイマとして使用する場合には、タイマ・モード・レジスタmn (TMRmn) のSPLITビットを"1" に設定します。
- (3) 上位8ビットは、インターバル・タイマ機能として動作することができます。
- (4) 上位8ビットは、動作開始時にINTTMm1H/INTTMm3H (割り込み) を出力します (MDmn0 =1 設定と同じ動作)。
- (5) 上位8ビットの動作クロック選択は、下位ビットのTMRmnレジスタのCKSmn1, CKSmn0ビットにしたがって動作します。
- (6) 上位8ビットは、TSHm1/TSHm3ビットを操作することでチャネル動作を開始し、TTHm1/TTHm3 ビット を操作することでチャネル動作を停止します。チャネルのステータスは、TEHm1/TEHm3ビットで確認で きます。
- (7) 下位8ビットは、TMRmnレジスタの設定にしたがって動作します。下位8ビットの動作をサポートする機能は、以下の3機能です。
 - インターバル・タイマ機能
 - ・外部イベント・カウンタ機能
 - ・ディレイ・カウント機能
- (8) 下位8ビットは、TSm1/TSm3 ビットを操作することでチャネル動作を開始し、TTm1/TTm3ビットを操作することでチャネル動作を停止します。チャネルのステータスは、TEm1/TEm3ビットで確認できます。
- (9) 16ビットで動作させる場合には、TSHm1/TSHm3/TTHm1/TTHm3ビットの操作は無効となります。 TSm1/TSm3, TTm1/TTm3ビットを操作することでチャネル1, 3が動作します。TEHm3ビットとTEHm1ビットは変化しません。
- (10) 8ビット・タイマ機能で、連動動作機能(ワンショット・パルス、PWM、多重PWM)を使用することはできません。

7.5 カウンタの動作

7. 5. 1 カウント・クロック (fтс Lк)

タイマ・アレイ・ユニットのカウント・クロック(ftclk)は、タイマ・モード・レジスタmn(TMRmn)の CCSmnビットにより、以下のどちらかを選択することができます。

- ・CKSmn0, CKSmn1ビットで指定した動作クロック (fмcк)
- ・TImn端子からの入力信号の有効エッジ

タイマ・アレイ・ユニットは、fclkとの同期をとって動作するよう設計されているため、カウント・クロック (frclk) のタイミングは次のようになります。

(1) CKSmn0, CKSmn1ビットで指定した動作クロック(fmck)を選択した場合(CCSmn = 0)

カウント・クロック (ftclk) は、タイマ・クロック選択レジスタm (TPSm) の設定により、fclk ~ fclk/2¹⁵ となります。ただし、fclkの分周を選んだ場合、TPSmレジスタで選択するクロックは、立ち上がりからfclk の1周期分だけハイ・レベルになる信号となります。fclkを選んだ場合は、ハイ・レベル固定となります。

タイマ・カウンタ・レジスタmn(TCRmn)は、fclkとの同期をとるため、カウント・クロックの立ち上がりからfclkの1クロック分遅れてカウントしますが、このことを便宜上"カウント・クロックの立ち上がりでカウントする"と表現します。




図7-24 fclkとカウント・クロック (frclk) のタイミング (CCSmn = 0時)

備考1. Δ:カウント・クロックの立ち上がり

▲:同期化、カウンタのインクリメント/デクリメント


2. fclk: CPU/周辺ハードウエア・クロック

(2) TImn端子からの入力信号の有効エッジを選択した場合(CCSmn = 1)

カウント・クロック(fтськ)は、Tlmn端子からの入力信号の有効エッジを検出し、次のfмскの立ち上がりに同期した信号になります。これは、実際のTlmn端子からの入力信号よりfмскの1~2クロック分遅れた信号になります(ノイズ・フィルタ使用時は、fмскの3~4クロック分遅れます)。

また、タイマ・カウンタ・レジスタmn(TCRmn)は、fclkとの同期をとるためにカウント・クロックの立ち上がりからfclkの1クロック分遅れてカウントしますが、このことを便宜上 "Tlmn端子からの入力信号の有効エッジでカウントする"と表現します。

図7-25 カウント・クロック(ftclk)のタイミング(CCSmn = 1, ノイズ・フィルタ未使用時)



- ①TSmnビットをセットすることでタイマが動作を開始し、TImn入力の有効エッジ待ちになります。
- ②TImn入力の立ち上がりがfmckでサンプリングされます。
- ③サンプリングした信号の立ち上がりでエッジ検出がおこなわれ、検出信号(カウント・クロック)が 出力されます。

備考1. Δ:カウント・クロックの立ち上がり

▲:同期化、カウンタのインクリメント/デクリメント

2. fclk: CPU/周辺ハードウエア・クロック

fмcк:チャネルnの動作クロック

3. 入力パルス間隔測定,入力信号のハイ/ロウ・レベル幅測定,ディレイ・カウンタ,ワンショット・パルス出力機能のTImn入力も同様の波形になります。

7.5.2 カウンタのスタート・タイミング

タイマ・カウント・レジスタmn(TCRmn)は、タイマ・チャネル開始レジスタm(TSm)のTSmnビットをセットすることにより、動作許可状態になります。

カウント動作許可状態からタイマ・カウンタ・レジスタmn(TCRmn)のカウント・スタートまでの動作を、表7-5に示します。

表7-5 カウント動作許可状態からタイマ・カウンタ・レジスタmn(TCRmn)のカウント・スタートまでの動作


タイマの動作モード	TSmn = 1にセットしたときの動作
・インターバル・タイマ・モード	スタート・トリガ検出(TSmn = 1)後,カウント・クロック発生まで何も動作
	しません。
	最初のカウント・クロックでTDRmnレジスタの値をTCRmnレジスタにロード
	し,以降のカウント・クロックでダウン・カウント動作を行います(7.5.3(1)
	インターバル・タイマ・モードの動作参照)。
・イベント・カウンタ・モード	TSmnビットに1を書き込むことにより, TDRmnレジスタの値をTCRmnレジス
	タにロードします。
	Tlmn入力のエッジを検出すると、以降のカウント・クロックでダウン・カウン
	ト動作を行います(7.5.3(2)イベント・カウンタ・モードの動作参照)。
・キャプチャ・モード	スタート・トリガ検出(TSmn = 1)後,カウント・クロック発生まで何も動作
	しません。
	最初のカウント・クロックで0000HをTCRmnレジスタにロードし、以降のカウ
	ント・クロックでアップ・カウント動作を行います(7.5.3 (3) キャプチャ・
	モードの動作(入力パルス間隔測定)参照)。
・ワンカウント・モード	タイマ動作停止(TEmn = 0)の状態で,TSmnビットに1を書き込むことにより
	スタート・トリガ待ち状態となります。
	スタート・トリガ検出後、カウント・クロック発生まで何も動作しません。
	最初のカウント・クロックでTDRmnレジスタの値をTCRmnレジスタにロード
	し、以降のカウント・クロックでダウン・カウント動作を行います(7.5.3(4)
	ワンカウント・モードの動作参照)。
・キャプチャ&ワンカウント・モード	タイマ動作停止(TEmn = 0)の状態で,TSmnビットに1を書き込むことにより
	スタート・トリガ待ち状態となります。
	スタート・トリガ検出後、カウント・クロック発生まで何も動作しません。
	最初のカウント・クロックで0000HをTCRmnレジスタにロードし、以降のカウ
	ント・クロックでアップ・カウント動作を行います(7. 5. 3(5)キャプチャ&
	ワンカウント・モードの動作(ハイ・レベル幅測定)参照)。

7.5.3 カウンタの動作

各モードでのカウンタ動作を説明します。

- (1) インターバル・タイマ・モードの動作
 - ① TSmnビットへ1を書き込むことにより、動作許可状態 (TEmn = 1) となります。タイマ・カウンタ・レジスタmn (TCRmn) は、カウント・クロック発生まで初期値を保持しています。
 - ② 動作許可後の最初のカウント・クロック (fMCK) で、スタート・トリガが発生します。
 - ③ MDmn0ビットが1に設定されている場合には、スタート・トリガにより、INTTMmnが発生します。
 - ④ 動作許可後の最初のカウント・クロックにより、タイマ・データ・レジスタmn (TDRmn) の値をTCRmn レジスタにロードし、インターバル・タイマ・モードでのカウントを開始します。
 - ⑤ TCRmnレジスタがカウント・ダウンしてカウント値が0000Hになると、次のカウント・クロック (fmck) でINTTMmnを発生し、タイマ・データ・レジスタmn (TDRmn) の値をTCRmnレジスタにロードしてカウントを継続します。

図7-26 動作タイミング (インターバル・タイマ・モード)



注意 カウント・クロックの1周期目の動作はTSmnビット書き込み後、カウント・クロックが発生するまでカウント開始が遅れるため、1周期目は最大でカウント・クロック1クロック分の誤差が生じます。また、カウント開始タイミングの情報が必要な場合は、MDmn0 = 1に設定することで、カウント開始時に割り込みを発生させることができます。

備考 fмck、スタート・トリガ検出信号、INTTMmnは、fclkに同期して1クロック間アクティブとなります。

(2) イベント・カウンタ・モードの動作

- ① 動作停止状態(TEmn = 0)の期間,タイマ・カウンタ・レジスタmn(TCRmn)は,初期値を保持します。
- ② TSmnビットへ1を書き込むことにより、動作許可状態(TEmn = 1)となります。
- ③ TSmn = $1 \rightarrow$ TEmn = $1 \ge$ 同時に、 TCRmnレジスタにタイマ・データ・レジスタmn(TDRmn)の値をロードし、カウントを開始します。
- ④ 以降はTImn入力の有効エッジでのカウント・クロックに従い、 TCRmnレジスタの値をダウン・カウントします。




図7-27 動作タイミング (イベント・カウンタ・モード)

備考 このタイミングはノイズ・フィルタを使用しないときのタイミングです。ノイズ・フィルタをオンに すると、エッジ検出はTImn入力からさらにfmckの2周期分(合計で3~4周期分)遅くなります。1周期 分の誤差はTImn入力とカウント・クロック(fmck)が非同期なためです。

- (3) キャプチャ・モードの動作(入力パルス間隔測定)
 - ① TSmnビットへ1を書き込むことにより、動作許可状態(TEmn = 1)となります。
 - ② タイマ・カウンタ・レジスタmn(TCRmn)は、カウント・クロック発生まで初期値を保持しています。
 - ③ 動作許可後の最初のカウント・クロック(fmck)で、スタート・トリガが発生します。そして0000Hの値をTCRmnレジスタにロードし、キャプチャ・モードでのカウントを開始します。(MDmn0ビットが1に設定されている場合には、スタート・トリガにより、INTTMmnが発生します。)
 - ④ TImn入力の有効エッジを検出すると、TCRmnレジスタの値をTDRmnレジスタにキャプチャし、INTTMmn割り込みが発生しますが、このときのキャプチャ値は意味をもちません。TCRmnレジスタは0000Hからカウントを継続します。
 - ⑤ 次のTImn入力の有効エッジを検出すると、TCRmnレジスタの値をTDRmnレジスタにキャプチャし、INTTMmn割り込みが発生します。





図7-28 動作タイミング (キャプチャ・モード:入力パルス間隔測定)

- 注 スタート前からTImnにクロックが入力されている(トリガがある)場合,エッジ検出をしなくても,トリガ検出でカウントを開始するため,最初のキャプチャ(④)でのキャプチャ値はパルス間隔とならない(この例では0001:2クロック分の間隔)ので,無視してください。
- 注意 カウント・クロックの1周期目の動作はTSmnビット書き込み後、カウント・クロックが発生するまでカウント開始が遅れるため、1周期目は最大でカウント・クロック1クロック分の誤差が生じます。また、カウント開始タイミングの情報が必要な場合は、MDmn0 = 1に設定することで、カウント開始時に割り込みを発生させることができます。
- 備考 このタイミングはノイズ・フィルタを使用しないときのタイミングです。ノイズ・フィルタをオンにすると、エッジ検出はTImn入力からさらにfмcκの2周期分(合計で3~4周期分)遅くなります。1周期分の誤差はTImn入力とカウント・クロック(fмcκ)が非同期なためです。

(4) ワンカウント・モードの動作

- ① TSmnビットへ1を書き込むことにより、動作許可状態(TEmn = 1)となります。
- ② タイマ・カウンタ・レジスタmn (TCRmn) は、スタート・トリガ発生まで初期値を保持しています。
- ③ TImn入力の立ち上がりエッジを検出します。
- ④ スタート・トリガが発生して、TDRmnレジスタの値(m)をTCRmnレジスタにロードし、カウントを開始します。
- ⑤ TCRmnレジスタがカウント・ダウンしてカウント値が0000Hになると、INTTMmn割り込みを発生し、TCRmnレジスタはFFFFHで停止します。


図7-29 動作タイミング (ワンカウント・モード)



備考 このタイミングはノイズ・フィルタを使用しないときのタイミングです。ノイズ・フィルタをオンすると、エッジ検出はTImn入力からさらにfmckの2周期分(合計で3~4周期分)遅くなります。1周期分の誤差はTImn入力とカウント・クロック(fmck)が非同期なためです。

- (5) キャプチャ&ワンカウント・モードの動作(ハイ・レベル幅測定)
 - ① タイマ・チャネル開始レジスタm(TSm)のTSmnビットに1を書き込むことにより、動作許可状態 (TEmn = 1) となります。
 - ② タイマ・カウンタ・レジスタmn (TCRmn) は、スタート・トリガ発生まで初期値を保持します。
 - ③ TImn入力の立ち上がりエッジを検出します。
 - ④ スタート・トリガが発生して、0000HをTCRmnレジスタにロードし、カウントを開始します。
 - ⑤ TImn入力の立ち下がりエッジを検出すると、TCRmnレジスタの値をTDRmnレジスタにキャプチャし、INTTMmn割り込みが発生します。

図7-30 動作タイミング (キャプチャ&ワンカウント・モード:ハイ・レベル幅測定)




備考 このタイミングはノイズ・フィルタを使用しないときのタイミングです。ノイズ・フィルタをオンにすると、エッジ検出はTImn入力からさらにfмcκの2周期分(合計で3~4周期分)遅くなります。1周期分の誤差はTImn入力とカウント・クロック(fмcκ)が非同期なためです。

7.6 チャネル出力(TOmn端子)の制御

7.6.1 TOmn端子の出力回路の構成

図7-31 出力回路構成図



TOmn端子の出力回路の説明を次に示します。

- ① TOMmn = 0 (マスタ・チャネル出力モード) のときは、タイマ出力レベル・レジスタm (TOLm) の設定値は無視され、INTTMmp (スレーブ・チャネル・タイマ割り込み) のみがタイマ出力レジスタm (TOm) に伝えられます。
- ② TOMmn = 1 (スレーブ・チャネル出力モード) のときは、INTTMmn (マスタ・チャネル・タイマ割り込み) とINTTMmp (スレーブ・チャネル・タイマ割り込み) がTOmレジスタに伝えられます。 このとき、TOLmレジスタが有効となり、次のように信号を制御します。

TOLmn = 0の場合 : 正論理出力 (INTTMmn→セット, INTTMmp→リセット)
TOLmn = 1の場合 : 負論理出力 (INTTMmn→リセット, INTTMmp→セット)

また、INTTMmnとINTTMmpが同時に発生した場合(PWM出力の0%出力時)は、INTTMmp(リセット信号)が優先され、INTTMmn(セット信号)はマスクされます。

- ③ タイマ出力許可状態 (TOEmn = 1) で、INTTMmn (マスタ・チャネル・タイマ割り込み) とINTTMmp (スレーブ・チャネル・タイマ割り込み) がTOmレジスタに伝えられます。TOmレジスタへの書き込み (TOmnライト信号) は無効となります。
 - また、TOEmn = 1のとき、割り込み信号以外でTOmn端子の出力が変化することはありません。 TOmn端子の出力レベルを初期化する場合は、タイマ動作停止(TOEmn = 0)に設定しTOmレジスタ に値を書き込む必要があります。
- ④ タイマ出力禁止状態(TOEmn = 0)で、対象チャネルのTOmnビットへの書き込み(TOmnライト信号)が有効となります。 タイマ出力禁止状態(TOEmn = 0)のとき、INTTMmn(マスタ・チャネル・タイマ割り込み)とINTTMmp(スレーブ・チャネル・タイマ割り込み)はTOmレジスタに伝えられません。
- ⑤ TOmレジスタは常に読み出し可能であり、TOmn端子の出力レベルを確認することができます。
 - 注意 P60, P61, P62をチャネル出力として使用する場合は、出力がN-chオープン・ドレインのため、 外部にプルアップ抵抗が必要となります。

(備考は次ページにあります。)



備考 m:ユニット番号 (m=0)

n:チャネル番号


n=0-7(マスタ・チャネル時:n=0,2,4,6)

p:スレーブ・チャネル番号

n<p≦7

7.6.2 TOmn端子の出力設定

TOmn出力端子の初期設定からタイマ動作開始までの手順と状態変化を次に示します。



- ① タイマ出力の動作モードを設定します。
 - ・TOMmnビット(0:マスタ・チャネル出力モード,1:スレーブ・チャネル出力モード)
 - ・TOLmnビット(0:正論理出力,1:負論理出力)
- ② タイマ出カレジスタm(TOm)を設定することにより、タイマ出力信号が初期状態に設定されます。
- ③ TOEmnビットに1を書き込み、タイマ出力動作を許可します(TOmレジスタへの書き込みは不可となります)。
- ④ ポートの入出力設定を出力に設定します(7.3.15 タイマ入出力端子のポート機能を制御するレジスタ参照)。
- ⑤ タイマを動作許可にします(TSmn = 1)。

7.6.3 チャネル出力操作時の注意事項

(1) タイマ動作中のTOm, TOEm, TOLmレジスタの設定値変更について

タイマ動作(タイマ・カウンタ・レジスタmn(TCRmn),タイマ・データ・レジスタmn(TDRmn)の動作)は、TOmn出力回路とは独立しています。よって,タイマ出力レジスタm(TOm),タイマ出力トでレジスタm(TOEm),タイマ出力レベル・レジスタm(TOLm)の設定値変更はタイマ動作に影響しないため,タイマ動作中に設定値の変更が可能です。ただし,各タイマ動作において期待する波形をTOmn端子から出力するためには、7.8,7.9節で示す各動作のレジスタ設定内容例の値に設定してください。

各チャネルのタイマ割り込み(INTTMmn)近辺で、TOmレジスタを除くTOEmレジスタ、TOLmレジスタの設定値変更を行うと、タイマ割り込み(INTTMmn)信号発生タイミング直前に設定値変更が実施された場合と、タイマ割り込み(INTTMmn)信号発生タイミング直後に設定値変更が実施された場合とでは、TOmn端子に出力される波形が異なる場合があります。

(2) TOmn端子の初期レベルとタイマ動作開始後の出力レベルについて

ポート出力許可前に、タイマ出力禁止(TOEmn = 0)の状態でタイマ出力レジスタm(TOm)に書き込みを行い、初期レベル変更後、タイマ出力許可状態(TOEmn = 1)に設定した場合のTOmn端子出力レベルの変化を次に示します。

(a) マスタ・チャネル出力モード(TOMmn= 0)設定で動作を開始した場合 マスタ・チャネル出力モード(TOMmn= 0)の時、タイマ出力レベル・レジスタm(TOLm)の設定 は無効となります。初期レベル設定後、タイマ動作を開始するとトグル信号発生によりTOmn端子の出力レベルを反転します。




図7-33 トグル出力時(TOMmn = 0)のTOmn端子出力状態

備考1. トグル: TOmn端子の出力状態を反転

(b) スレーブ・チャネル出力モード(TOMmp = 1)設定で動作を開始した場合(PWM出力) スレーブ・チャネル出力モード(TOMmp = 1)の時、タイマ出力レベル・レジスタm(TOLm)の 設定によりアクティブ・レベルを決定します。




図7-34 PWM出力時(TOMmp = 1)のTOmp端子出力状態

備考1. セット : TOmp端子の出力信号が、インアクティブ・レベルからアクティブ・レベルに変化 リセット : TOmp端子の出力信号が、アクティブ・レベルからインアクティブ・レベルに変化


2. m:ユニット番号 (m=0), p:チャネル番号 (p=1-7)

- (3) TOmn端子のスレーブ・チャネル出力モード(TOMmn = 1) での動作について
 - (a) タイマ動作中にタイマ出力レベル・レジスタm (TOLm) の設定を変更した場合

タイマ動作中にTOLmレジスタの設定を変更した場合、設定が有効となるのはTOmn端子変化条件の発生タイミングです。TOLmレジスタの書き換えでは、TOmn端子の出力レベルは変化しません。

TOMmn = 1で、タイマ動作中(TEmn = 1)にTOLmレジスタの値を変更した場合の動作を次に示します。

図7-35 タイマ動作中にTOLmレジスタの内容を変更した場合の動作



備考1. セット : TOmn端子の出力信号が、インアクティブ・レベルからアクティブ・レベルに変化 リセット : TOmn端子の出力信号が、アクティブ・レベルからインアクティブ・レベルに変化

2. m:ユニット番号 (m=0), n:チャネル番号 (n=0-7)

(b) セット/リセット・タイミング

PWM出力時に、0%/100%出力を実現するため、マスタ・チャネル・タイマ割り込み(INTTMmn)発生時のTOmn端子/TOmnビットのセット・タイミングをスレーブ・チャネルにて1カウント・クロック分遅らせています。


セット条件とリセット条件が同時に発生した場合、リセット条件が優先されます。

マスタ/スレーブ・チャネルを次のように設定した場合のセット/リセット動作状態を図7-36に示します。


マスタ・チャネル : TOEmn = 1, TOMmn = 0, TOLmn = 0 スレーブ・チャネル: TOEmp = 1, TOMmp = 1, TOLmp = 0

図7-36 セット/リセット・タイミング動作状態

(1) 基本動作タイミング



(2) 0%デューティ時の動作タイミング



備考1. 内部リセット信号:TOmn端子のリセット/トグル信号

内部セット信号 : TOmn端子のセット信号

2. m:ユニット番号 (m=0)

n:チャネル番号

n=0-7 (マスタ・チャネル時:n=0,2,4,6)

p:スレーブ・チャネル番号

n<p≦7

書き込み前

7.6.4 TOmnビットの一括操作

タイマ出カレジスタm(TOm)には、タイマ・チャネル開始レジスタm(TSm)と同様に、1レジスタに全チャネル分の設定ビット(TOmn)が配置されています。よって、全チャネルのTOmnビットを一括で操作することが可能です。また、操作対象としたいチャネル出力(TOmn)のみTOmnビットへの書き込み可能(TOEmn = 0)とすることによって任意のビットのみ操作することが可能です。

図7-37 TO0nビットの一括操作例

	נים לי															
TO0	0	0	0	0	0	0	0	0	TO07	TO06	TO05	TO04	TO03	TO02	TO01	TO00
									0	0	1	0	0	0	1	0
İ									1					1		
TOE0	0	0	0	0	0	0	0	0	TOE07	TOE06	TOE05	TOE04	TOE03	TOE02	TOE01	TOE00
									0	0	1	0	1	1	1	1
·																
	書き込	込みデー	-タ													
	0	0	0	0	0	0	0	0	1	1	0	0	0	0	1	1
									\forall	ф	\star	ф	\star	\downarrow	\downarrow	\downarrow
書き込む	み後								¥	¥	1	Ψ	T	\uparrow	1	T
TO0	0	0	0	0	0	0	0	0	TO07	TO06	TO05	TO04	TO03	TO02	TO01	TO00
									1	1	1	0	0	0	1	0

TOEmn = 0のTOmnビットのみ書き込みが行われます。TOEmn = 1のTOmnビットへの書き込みは無視されます。

TOEmn = 1に設定されているTOmn (チャネル出力) は、書き込み操作による影響は受けません。TOmnビットに書き込み操作が行われても無視し、タイマ動作による出力変化は正常に行われます。




図7-38 TO0nビットの一括操作によるTO0nの端子状態


7.6.5 カウント動作開始時のタイマ割り込みとTOmn端子出力について


インターバル・タイマ・モード/キャプチャ・モードの場合、タイマ・モード・レジスタmn (TMRmn) の MDmn0ビットは、「カウント開始時にタイマ割り込みを発生する/しない」を設定するビットとなります。


MDmn0 = 1に設定することで、タイマ割り込み(INTTMmn)の発生によりカウント動作開始タイミングを知ることが可能です。

その他の動作モードでは、カウント動作開始時のタイマ割り込み、TOmn出力は制御しません。 インターバル・タイマ・モード(TOEmn = 1, TOMmn = 0)に設定した場合の動作例を次に示します。

図7-39 カウント動作開始時のタイマ割り込み、TOmn出力の動作例







MDmn0 = 1に設定した場合、カウント動作開始時にタイマ割り込み(INTTMmn)が出力され、TOmnがトグル動作します。

MDmn0 = 0に設定した場合、カウント動作開始時にタイマ割り込み(INTTMmn)を出力しません。TOmnも変化しません。1周期をカウント後、INTTMmnを出力し、TOmnがトグル動作します。

7.7 タイマ入力 (TImn) の制御

7.7.1 TImnの入力回路構成

タイマ入力端子から信号は、ノイズ・フィルタとエッジ検出回路を通過してタイマ制御回路へ入力されます。 ノイズ除去が必要な端子は、対応する端子のノイズ・フィルタを有効にしてください。以下に入力回路の構成 図を示します。

CCSmn マスタ・チャネルからの割り込み信号 ク カ ロ ウ fmck -1ック選択・ント・ **f**tclk タイマ ノイズ エッジ 制御回路 TImn端子 ۲ 検出 フィルタ ガ 選択 **TNFENmn** CISmn1. STSmn2-CISmn0 STSmn0

図7-40 入力回路構成図

7.7.2 ノイズ・フィルタ

ノイズ・フィルタ無効時は、チャネルnの動作クロック(fmck)で同期化だけ行います。ノイズ・フィルタ有効時は、チャネルnの動作クロック(fmck)で同期化のあと、2クロックの一致検出を行います。以下に、Tlmn入力端子に対するノイズ・フィルタON/OFFによるノイズ・フィルタ回路を通過後の波形を示します。




図7-41 TImn入力端子に対するノイズ・フィルタON/OFFによるサンプリング波形

注意 TImn端子の入力波形は、ノイズ・フィルタON/OFFの動作を説明するためのものであり、実際は、37.4 AC特性に示す入力ハイ・レベル幅/ロウ・レベル幅に従ってください。

7.7.3 チャネル入力操作時の注意事項

タイマ入力端子を使用しない設定において、ノイズ・フィルタ回路へ動作クロックは供給されません。その ため、タイマ入力端子を使用する設定をしてから、タイマ入力端子に対応するチャネルの動作許可トリガを設 定するまで、以下の待ち時間が必要になります。

(1) ノイズ・フィルタOFFの場合

タイマ・モード・レジスタmn(TMRmn)のビット12(CCSmn),ビット9(STSmn1),ビット8(STSmn0)がすべて0の状態から,いずれかのビットをセットした場合は,動作クロック(f_{MCK})の2サイクル以上経過してから,タイマ・チャネル開始レジスタ(TSm)の動作許可トリガをセットしてください。

(2) ノイズ・フィルタONの場合

タイマ・モード・レジスタmn (TMRmn) のビット12 (CCSmn), ビット9 (STSmn1), ビット8 (STSmn0) がすべて0の状態から、いずれかのビットをセットした場合は、動作クロック(f_{MCK})の4サイクル以上経過してから、タイマ・チャネル開始レジスタ(TSm)の動作許可トリガをセットしてください。

7.8 タイマ・アレイ・ユニットの単独チャネル動作機能

7.8.1 インターバル・タイマ/方形波出力としての動作

(1) インターバル・タイマ

一定間隔でINTTMmn (タイマ割り込み) を発生する基準タイマとして利用することができます。 割り込み発生周期は、次の式で求めることができます。

│INTTMmn(タイマ割り込み)の発生周期 = カウント・クロックの周期×(TDRmnの設定値+1)

(2) 方形波出力としての動作

TOmnは、INTTMmn発生と同時にトグル動作を行い、デューティ50%の方形波を出力します。 TOmn出力波形の周期と周波数は、次の式で求めることができます。

・TOmnからの出力方形波の周期 = カウント・クロックの周期×(TDRmnの設定値+1)×2

・TOmnからの出力方形波の周波数 = カウント・クロックの周波数/ $\{(TDRmnの設定値+1) \times 2\}$


タイマ・カウンタ・レジスタmn(TCRmn)はインターバル・タイマ・モードでダウン・カウンタとして動作 します。

タイマ・チャネル開始レジスタm(TSm)のチャネル・スタート・トリガ・ビット(TSmn, TSHm1, TSHm3)に1を設定後、最初のカウント・クロックでTCRmnレジスタはタイマ・データ・レジスタmn(TDRmn)の値をロードします。このときタイマ・モード・レジスタmn(TMRmn)のMDmn0 = 0ならば、INTTMmnを出力せず、TOmnはトグルしません。TMRmnレジスタのMDmn0 = 1ならば、INTTMmnを出力して、TOmnをトグルします。その後、TCRmnレジスタはカウント・クロックに合わせてダウン・カウントを行います。

TCRmn = 0000Hとなったら、次のカウント・クロックでINTTMmnを出力しTOmnをトグルします。また、同タイミングで再びTCRmnレジスタはTDRmnレジスタの値をロードします。以降、同様の動作を継続します。


TDRmnレジスタは任意のタイミングで書き換えることができます。書き換えたTDRmnレジスタの値は、次の周期から有効となります。

図7-42 インターバル・タイマ/方形波出力としての動作のブロック図



注 チャネル1,3の場合は、CKm0,CKm1,CKm2,CKm3からクロックを選択できます。

図7-43 インターバル・タイマ/方形波出力としての動作の基本タイミング例(MDmn0 = 1)



備考1. m:ユニット番号 (m=0), n:チャネル番号 (n=0-7)

2. TSmn : タイマ・チャネル開始レジスタm (TSm) のビットn

TEmn : タイマ・チャネル許可ステータス・レジスタm (TEm) のビットn

TCRmn : タイマ・カウンタ・レジスタmn (TCRmn)

TDRmn : タイマ・データ・レジスタmn (TDRmn)

TOmn : TOmn端子出力信号




図7-44 インターバル・タイマ/方形波出力時のレジスタ設定内容例

(b) タイマ出カレジスタm (TOm)

ビットn

TOm TOmn 1/0

0: TOmnより0を出力する 1: TOmnより1を出力する

(c) タイマ出力許可レジスタm (TOEm)

ビットn

TOEm TOEmn 1/0

0:カウント動作によるTOmn出力動作停止 1:カウント動作によるTOmn出力動作許可

(d) タイマ出カレベル・レジスタm(TOLm)

ビットn

TOLm TOLmn 0

0: TOMmn = 0 (マスタ・チャネル出力モード) では0を設定

(e) タイマ出力モード・レジスタm (TOMm)

ビットn

0:マスタ・チャネル出力モードを設定

TOMm TOMmr 0

> 注 TMRm2, TMRm4, TMRm6の場合 : MASTERmnビット

TMRm1, TMRm3の場合 : SPLITmnビット

TMRm0, TMRm5, TMRm7の場合 :0固定

図7-45 インターバル・タイマ/方形波出力機能時の操作手順(1/2)

	ソフトウエア操作	ハードウエアの状態
TALL		パワーオフ状態
TAU 初期		・・・・ つっい心 (クロック供給停止、各レジスタへの書き込み不可)
設定	 周辺イネーブル・レジスタ0(PER0)のTAUmENビッ	(7 - 7) (1 - 1 - 1 - 1 - 1 - 1 - 1 - 1 - 1 - 1
改定		 ▶ パワーオン状態,各チャネルは動作停止状態
	, , , , , , , , , , , , , , , , , , , ,	(クロック供給開始,各レジスタへの書き込み可能)
	│	
	CKm0-CKm3のクロック周波数を確定する	
T 1.	タイマ・モード・レジスタmn (TMRmn) を設定する (チ	チャネルは動作停止状態
チャ	マネルの動作モード確定)	(クロック供給されており、多少の電力を消費する)
ネル	タイマ・データ・レジスタmn(TDRmn)にインターバ	(プログラストロでものでものです。シラの電力を消費する/
初期設定	ル(周期)値を設定する	
改化		
	タイマ出力モード・レジスタm(TOMm)のTOMmn	
	ビットに0(マスタ・チャネル出力モード)を設定す	
	a	
	Output	
		 ポート・モード・レジスタが出力モードでポート・レジスタ
		が0の場合は、TOmn初期設定レベルが出力される。
	 TOEmnビットに1を設定し,TOmnの動作を許可────	▶チャネルは動作停止状態なので、TOmnは変化しない
	ポート・レジスタとポート・モード・レジスタに0を	
	 設定する	▶TOmn端子はTOmn設定レベルを出力
動作	(TOmn出力を使用する場合で,かつ動作再開時のみ	
開始	TOEmnビットに1を設定する)	
	TSmn(TSHm1, TSHm3)ビットに1を設定する	▼TEmn(TEHm1, TEHm3)= 1になり,カウント動作開始
	TSmn(TSHm1, TSHm3)ビットはトリガ・ビットな	タイマ・カウンタ・レジスタmn(TCRmn)はTDRmnレジ
	ので、自動的に0に戻る	スタの値をロードする。TMRmnレジスタのMDmn0ビットが
		1の場合は,INTTMmnを発生し,TOmnもトグル動作する。
動作	TDRmn レジスタは,任意に設定値変更が可能	カウンタ (TCRmn) はダウン・カウント動作を行い、0000H
中	TCRmnレジスタは,常に読み出し可能	までカウントしたら,再びTCRmnレジスタはTDRmnレジス
	TSRmnレジスタは,使用しない	タの値をロードし、カウント動作を継続する。TCRmn =
	TOm, TOEmレジスタは、設定値変更可能	0000H検出でINTTMmnを発生し,TOmnはトグル動作する。
	TMRmnレジスタ, TOMmn, TOLmnビットは,設定値変	以降、この動作を繰り返す。
	更禁止	
動作	TTmn(TTHm1, TTHm3)ビットに1を設定する	▶TEmn (TEHm1, TEHmn) = 0になり,カウント動作停止
停止	TTmn(TTHm1, TTHm3)ビットはトリガ・ビットな	TCRmnレジスタはカウント値を保持して停止
	ので、自動的に0に戻る	TOmn出力は初期化されず、状態保持
	 TOEmnビットに0を設定し,TOmnビットに値を設定す ^ー	↓
		

(備考は次ページにあります。)

動作再開

図7-45 インターバル・タイマ/方形波出力機能時の操作手順(2/2)

	ソフトウエア操作	ハードウエアの状態
TAU 停止	TOmn端子の出力レベルを保持する場合 ポート・レジスタに保持したい値を設定後、TOmnビットに0を設定する TOmn端子の出力レベルを保持不要の場合 設定不要	▶TOmn端子出力レベルはポート機能により保持される。
	PER0レジスタのTAUmENビットに0を設定する	▶パワーオフ状態 全回路が初期化され、各チャネルのSFRも初期化される (TOmnビットが0になり、TOmn端子はポート機能となる)

7.8.2 外部イベント・カウンタとしての動作

TImn端子入力の有効エッジ検出(外部イベント)をカウントし、規定カウント数に達したら割り込みを発生するイベント・カウンタとして利用することができます。規定カウント数は次の式で求めることができます。

規定カウント数 = TDRmnの設定値+1

タイマ・カウンタ・レジスタmn(TCRmn)はイベント・カウンタ・モードでダウン・カウンタとして動作します。

タイマ・チャネル開始レジスタm(TSm)の任意のチャネル・スタート・トリガ・ビット(TSmn, TSHm1, TSHm3)に1を設定することによりTCRmnレジスタはタイマ・データ・レジスタmn(TDRmn)の値をロードします。

TCRmnレジスタはTlmn端子入力の有効エッジ検出に合わせてダウン・カウントを行い、TCRmn = 0000Hとなったら、再びTDRmnレジスタの値をロードして、INTTMmnを出力します。

以降、同様の動作を継続します。


TOmn端子出力は外部イベントに依存した不規則な波形となるため、タイマ出力許可レジスタm(TOEm)のTOEmnビットに0を設定して出力動作を停止するようにしてください。

TDRmnレジスタは任意のタイミングで書き換えることができます。書き換えたTDRmnレジスタの値は次のカウント期間で有効になります。

TNFENxx クロ ック エッジ ノイズ・ TImn端子◎ タイマ・カウンタ・ フィルタ 検出 選択 ·ジスタmn(TCRmn) -リガ選択 タイマ・データ・ 割り込み 割り込み信号 TSmn レジスタmn (TDRmn) 制御回路 (INTTMmn)

図7-46 外部イベント・カウンタとしての動作のブロック図

図7-47 外部イベント・カウンタとしての動作の基本タイミング例



備考1. m:ユニット番号 (m=0), n:チャネル番号 (n=0-7)

2. TSmn : タイマ・チャネル開始レジスタm (TSm) のビットn


TEmn : タイマ・チャネル許可ステータス・レジスタm (TEm) のビットn

TImn : TImn端子入力信号

TCRmn : タイマ・カウンタ・レジスタmn (TCRmn)
TDRmn : タイマ・データ・レジスタmn (TDRmn)

図7-48 外部イベント・カウンタ・モード時のレジスタ設定内容例

(a) タイマ・モード・レジスタmn (TMRmn)



(b) タイマ出カレジスタm (TOm)

ビットn

TOm TOmn 0

0: TOmnより0を出力する

(c) タイマ出力許可レジスタm (TOEm)

ビットn

TOEm TOEmr 0

0:カウント動作によるTOmn出力動作停止

(d) タイマ出力レベル・レジスタm (TOLm)

ビットn

TOLm TOLmn 0

0: TOMmn = 0 (マスタ・チャネル出力モード) では0を設定

(e) タイマ出力モード・レジスタm (TOMm)

ビットn

TOMm TOMmr 0

0:マスタ・チャネル出力モードを設定

注 TMRm2, TMRm4, TMRm6の場合 : MASTERmnビット TMRm1, TMRm3の場合 : SPLITmnビット

TMRm0, TMRm5, TMRm7の場合 : 0固定

図7-49 外部イベント・カウンタ機能時の操作手順

	ソフトウエア操作	ハードウエアの状態
TAU 初期		パワーオフ状態 (クロック供給停止,各レジスタへの書き込み不可)
設定	周辺イネーブル・レジスタ0(PER0)のTAUmENビットに1を設定する	プローオン状態、各チャネルは動作停止状態(クロック供給開始、各レジスタへの書き込み可能)
	タイマ・クロック選択レジスタm(TPSm)を設定する CKm0-CKm3のクロック周波数を確定する	
チャ ネル 初期 設定	ノイズ・フィルタ許可レジスタ1 (NFEN1) の対応する ビットに0 (オフ)、1 (オン)を設定する タイマ・モード・レジスタmn (TMRmn)を設定する (チャネルの動作モード確定) タイマ・データ・レジスタmn (TDRmn) にカウント数 を設定する タイマ出力許可レジスタm (TOEm) のTOEmnビットに 0を設定する	チャネルは動作停止状態 (クロック供給されており、多少の電力を消費する)
動作開始	TSmnビットに1を設定する TSmnビットはトリガ・ビットなので、自動的に0に戻 る	▶TEmn = 1になり、カウント動作開始 タイマ・カウンタ・レジスタmn(TCRmn)はTDRmnレジ スタの値をロードし、TImn端子入力のエッジ検出待ち状態 になる
動作 中	TDRmnレジスタは、任意に設定値変更が可能 TCRmnレジスタは、常に読み出し可能 TSRmnレジスタは、使用しない TMRmnレジスタ、TOMmn、TOLmn、TOmn、TOEmnビットは、設定値変更禁止	TImn端子入力のエッジが検出されるごとに、カウンタ (TCRmn) はダウン・カウント動作を行う。0000Hまでカウントしたら、再びTCRmnレジスタはTDRmnレジスタの値をロードし、カウント動作を継続する。TCRmn = 0000H検出でINTTMmn出力を発生する。 以降、この動作を繰り返す。
動作 停止	TTmnビットに1を設定する TTmnビットはトリガ・ビットなので、自動的に0に戻る	► TEmn = 0になり、カウント動作停止 TCRmnレジスタはカウント値を保持して停止
TAU 停止	PER0レジスタのTAUmENビットに0を設定する	▶パワーオフ状態 全回路が初期化され、各チャネルのSFRも初期化される

7.8.3 入力パルス間隔測定としての動作

TImn有効エッジでカウント値をキャプチャし、TImn入力パルスの間隔を測定することができます。また、TEmn = 1の期間中に、ソフトウェア操作(TSmn = 1)をキャプチャ・トリガにして、カウント値をキャプチャすることもできます。

パルス間隔は次の式で求めることができます。

Tlmn入力パルス間隔 = カウント・クロックの周期×((10000H×TSRmn:OVF)+(TDRmnのキャプチャ値+1))

注意 TImn端子入力は、タイマ・モード・レジスタmn(TMRmn)のCKSmnビットで選択した動作クロックでサンプリングされるため、動作クロックの1クロック分の誤差が発生します。

タイマ・カウンタ・レジスタmn(TCRmn)はキャプチャ・モードでアップ・カウンタとして動作します。 タイマ・チャネル開始レジスタm(TSm)のチャネル・スタート・トリガ・ビット(TSmn)に1を設定する とTCRmnレジスタはカウント・クロックに合わせて0000Hからアップ・カウントを開始します。

TImn端子入力の有効エッジを検出すると、TCRmnレジスタのカウント値をタイマ・データ・レジスタmn (TDRmn) に転送 (キャプチャ) すると同時に、TCRmnレジスタを0000Hにクリアして、INTTMmnを出力します。このとき、カウンタのオーバフローが発生していたら、タイマ・ステータス・レジスタmn (TSRmn) の OVFビットが1にセットされ、オーバフローが発生していなかったらOVFビットはクリアされます。以降、同様の動作を継続します。

カウント値がTDRmnレジスタにキャプチャされると同時に、測定期間のオーバフロー有無に応じて、TSRmnレジスタのOVFビットが更新され、キャプチャ値のオーバフロー状態を確認できます。

カウンタが2周期以上フルカウントした場合もオーバフロー発生とみなされ、TSRmnレジスタのOVFビットがセット(1)されます。しかし、OVFビットは、2回以上のオーバフローが発生した場合は正常な間隔値を測定できません。

TMRmnレジスタのSTSmn2-STSmn0 = 001Bに設定して、Tlmn有効エッジをスタート・トリガとキャプチャ・トリガに利用します。




図7-50 入力パルス間隔測定としての動作のブロック図

注 チャネル1,3の場合は、CKm0,CKm1,CKm2,CKm3からクロックを選択できます。




図7-51 入力パルス間隔測定としての動作の基本タイミング例 (MDmn0 = 0)

備考1. m:ユニット番号 (m=0), n:チャネル番号 (n=0-7)

2. TSmn : タイマ・チャネル開始レジスタm (TSm) のビットn

TEmn : タイマ・チャネル許可ステータス・レジスタm (TEm) のビットn


TImn : TImn端子入力信号

TCRmn : タイマ・カウンタ・レジスタmn (TCRmn)
TDRmn : タイマ・データ・レジスタmn (TDRmn)

OVF: タイマ・ステータス・レジスタmn (TSRmn) のビット0

図7-52 入力パルス間隔測定時のレジスタ設定内容例

(a) タイマ・モード・レジスタmn (TMRmn)



(b) タイマ出カレジスタm (TOm)

ビットn

TOm TOmn

0: TOmnより0を出力する

(c) タイマ出力許可レジスタm (TOEm)

ビットn

TOEmn

TOEm

0:カウント動作によるTOmn出力動作停止

(d) タイマ出力レベル・レジスタm (TOLm)

ビットn

TOLm TOLmn

0: TOMmn = 0 (マスタ・チャネル出力モード) では0を設定

(e) タイマ出力モード・レジスタm (TOMm)

ビットn

TOMm TOMmn

0:マスタ・チャネル出力モードを設定

注 TMRm2, TMRm4, TMRm6の場合 : MASTERmnビット TMRm1, TMRm3の場合 : SPLITmnビット

TMRm0, TMRm5, TMRm7の場合 : 0固定

図7-53 入力パルス間隔測定機能時の操作手順

	ソフトウエア操作	ハードウエアの状態
TAU 初 期 設定	周辺イネーブル・レジスタmのTAUmENビットに1を設定する し	パワーオフ状態 (クロック供給停止,各レジスタへの書き込み不可) パワーオン状態,各チャネルは動作停止状態 (クロック供給開始,各レジスタへの書き込み可能)
チャ ネル 初設 設定	CKm0-CKm3のクロック周波数を確定する ノイズ・フィルタ許可レジスタ1(NFEN1)の対応する ビットに0(オフ)、 1(オン)を設定する タイマ・モード・レジスタmn(TMRmn)を設定する(チ	チャネルは動作停止状態 (クロック供給されており、多少の電力を消費する)
動 作 開始	ャネルの動作モード確定) TSmnビットに1を設定する TSmnビットはトリガ・ビットなので、自動的に0に戻る	▼ TEmn = 1になり、カウント動作開始 タイマ・カウンタ・レジスタmn(TCRmn)を0000Hにク リアする。TMRmnレジスタのMDmn0ビットが1の場合 は、INTTMmnを発生する。
動 作 中	TMRmnレジスタは、CISmn1、CISmn0ビットのみ設定値変更可能 TDRmnレジスタは、常に読み出し可能 TCRmnレジスタは、常に読み出し可能 TSRmnレジスタは、常に読み出し可能 TOMmn、TOLmn、TOmn、TOEmnビットは、設定値変更禁止	カウンタ(TCRmn)は0000Hからアップ・カウント動作を行い、TImn端子入力の有効エッジが検出または、TSmnビットに1を設定すると、カウント値をタイマ・データ・レジスタmn(TDRmn)に転送(キャプチャ)する。同時に、TCRmrレジスタを0000Hにクリアし、INTTMmnを発生する。このときオーバフローが発生していたら、タイマ・ステータス・レジスタmn(TSRmn)のOVFビットがセットされ、オーバフローが発生していなかったらOVFビットがクリアされる。
動作	TTmnビットに1を設定する TTmnビットはトリガ・ビットなので、自動的に0に戻る	TEmn = 0になり,カウント動作停止 TCRmnレジスタはカウント値を保持して停止 TSRmnレジスタのOVFビットも保持
TAU 停止	PER0レジスタのTAUmENビットに0を設定する	↑パワーオフ状態 全回路が初期化され,各チャネルのSFRも初期化される

7.8.4 入力信号のハイ/ロウ・レベル幅測定としての動作

注意 LIN-bus対応機能として使用する場合は、入力切り替え制御レジスタ (ISC) のビット1 (ISC1) を 1に設定してください。また、以降の説明では「TImn」を「RxD0」と読み替えてください。

TImn端子入力の片方のエッジでカウントをスタートし、もう片方のエッジでカウント数をキャプチャすることで、TImnの信号幅(ハイ・レベル幅/ロウ・レベル幅)を測定することができます。TImnの信号幅は次の式で求めることができます。

TImn入力の信号幅 =

カウント・クロックの周期×((10000H×TSRmn:OVF)+(TDRmnのキャプチャ値+1))

注意 TImn端子入力は、タイマ・モード・レジスタmn(TMRmn)のCKSmnビットで選択した動作クロックでサンプリングされるため、動作クロックの1クロック分の誤差が発生します。

タイマ・カウンタ・レジスタmn(TCRmn)はキャプチャ&ワンカウント・モードでアップ・カウンタとして 動作します。

タイマ・チャネル開始レジスタm(TSm)のチャネル・スタート・トリガ・ビット(TSmn)に1を設定すると、TEmn = 1となりTImn端子のスタート・エッジ検出待ち状態となります。

TImn端子入力のスタート・エッジ(ハイ・レベル幅測定ならTImn端子入力の立ち上がりエッジ)を検出すると、カウント・クロックに合わせて0000Hからアップ・カウントを行います。その後、キャプチャ有効エッジ(ハイ・レベル幅測定ならTImn端子入力の立ち下がりエッジ)を検出すると、カウンタ値をタイマ・データ・レジスタmn(TDRmn)に転送すると同時にINTTMmnを出力します。このとき、カウンタのオーバフローが発生していたら、タイマ・ステータス・レジスタmn(TSRmn)のOVFビットがセットされ、オーバフローが発生していなかったらOVFビットはクリアされます。TCRmnレジスタは、「TDRmnレジスタに転送した値+1」の値で停止し、TImn端子のスタート・エッジ検出待ち状態となります。以降同様の動作を継続します。

カウンタ値がTDRmnレジスタにキャプチャされると同時に、測定期間のオーバフロー有無に応じて、TSRmnレジスタのOVFビットが更新され、キャプチャ値のオーバフロー状態を確認できます。


カウンタが2周期以上フルカウントした場合もオーバフロー発生とみなされ、TSRmnレジスタのOVFビットがセット(1)されます。しかし、OVFビットは、2回以上のオーバフローが発生した場合は正常な間隔値を測定できません。

TImn端子入力のハイ・レベル幅を測定するか、ロウ・レベル幅を測定するかは、TMRmnレジスタのCISmn1、CISmn0ビットにて設定することができます。

この機能は、TImn端子入力の信号幅測定を目的とするため、TEmn = 1期間中のTSmnビットのセット(1)は使用できません。


TMRmnレジスタのCISmn1, CISmn0 = 10B: ロウ・レベル幅を測定する TMRmnレジスタのCISmn1, CISmn0 = 11B: ハイ・レベル幅を測定する

図7-54 入力信号のハイ/ロウ・レベル幅測定としての動作のブロック図



注 チャネル1,3の場合は、CKm0, CKm1, CKm2, CKm3からクロックを選択できます。

図7-55 入力信号のハイ/ロウ・レベル幅測定としての動作の基本タイミング例



備考1. m:ユニット番号(m=0),n:チャネル番号(n=0-7)

2. TSmn : タイマ・チャネル開始レジスタm (TSm) のビットn

TEmn : タイマ・チャネル許可ステータス・レジスタm (TEm) のビットn

TImn : TImn端子入力信号


TCRmn : タイマ・カウンタ・レジスタmn (TCRmn)

TDRmn : タイマ・データ・レジスタmn (TDRmn)

OVF : タイマ・ステータス・レジスタmn(TSRmn)のビット0

図7-56 入力信号のハイ/ロウ・レベル幅測定時のレジスタ設定内容例

(a) タイマ・モード・レジスタmn (TMRmn)



(b) タイマ出カレジスタm (TOm)

ビットn

TOm TOmn

0: TOmnより0を出力する

(c) タイマ出力許可レジスタm (TOEm)

ビットn

TOEm TOEmn 0

0:カウント動作によるTOmn出力動作停止

(d) タイマ出力レベル・レジスタm (TOLm)

ビットn

TOLm TOLmn

0: TOMmn = 0 (マスタ・チャネル出力モード) では0を設定

(e) タイマ出力モード・レジスタm (TOMm)

ビットn

TOMm TOMmn

0:マスタ・チャネル出力モードを設定

注 TMRm2, TMRm4, TMRm6の場合 : MASTERmnビット

TMRm1, TMRm3の場合 : SPLITmnビット

TMRm0, TMRm5, TMRm7の場合 : 0固定

図7-57 入力信号のハイ/ロウ・レベル幅測定機能時の操作手順

	ソフトウエア操作	ハードウエアの状態
TAU 初 期		パワーオフ状態 (クロック供給停止、各レジスタへの書き込み不可)
設定		
		│ ▶ パワーオン状態,各チャネルは動作停止状態
	THE BACK O	(クロック供給開始,各レジスタへの書き込み可能)
		(7.1.7.7.7.4.4.4.4.4.4.4.4.4.4.4.4.4.4.4.
	CKm0-CKm3のクロック周波数を確定する	
チャ	ノイズ・フィルタ許可レジスタ1(NFEN1)の対応する	チャネルは動作停止状態
ネル	ビットに0(オフ), 1(オン)を設定する	(クロック供給されており、多少の電力を消費する)
初 期 設定	タイマ・モード・レジスタmn (TMRmn) を設定する (チ	
政化	ャネルの動作モード確定)	
	TOEmnビットに0を設定し,TOmnの動作を停止	
動作	TSmnビットに1を設定する	▼ TEmn = 1になり、TImn端子のスタート・エッジ検出待ち
開始	TSmnビットはトリガ・ビットなので、自動的に0に戻	態になる
		
	Tlmn端子入力のカウント・スタート・エッジ検出	►タイマ・カウンタ・レジスタmn(TCRmn)を0000Hに
		リアし、カウント・アップ動作を開始する
動作	TDRmnレジスタは,任意に設定値変更が可能	Tlmn端子のスタート・エッジ検出後、カウンタ(TCRmn
中	TCRmnレジスタは,常に読み出し可能	は0000Hからアップ・カウント動作を行う。TImn端子のキ
	TSRmnレジスタは、使用しない	プチャ・エッジが検出されたら、カウント値をタイマ・デ
	TMRmnレジスタ, TOMmn, TOLmn, TOmn, TOEmnビ	タ・レジスタmn(TDRmn)に転送し、INTTMmnを発生
	ットは,設定値変更禁止	る 。
		このときオーバフローが発生していたら、タイマ・ステー
		ス・レジスタmn(TSRmn)のOVFビットがセットされ、
		ーバフローが発生していなかったらOVFビットがクリア
		れる。TCRmnレジスタは、次のTlmn端子のスタート・エ
		ジ検出までカウント動作を停止する。
		以降、この動作を繰り返す。
動作	TTmnビットに1を設定する ―――	TEmn = 0になり、カウント動作停止
停止	TTmnビットはトリガ・ビットなので、自動的に0に戻	TCRmnレジスタはカウント値を保持して停止
		TSRmnレジスタのOVFビットも保持
TAU	PER0レジスタのTAUmENビットに0を設定する	パワーオフ状態
停止		全回路が初期化され、各チャネルのSFRも初期化される

7.8.5 ディレイ・カウンタとしての動作

TImn端子入力の有効エッジ検出(外部イベント)でダウン・カウントをスタートし、任意の設定間隔でINTTMmn(タイマ割り込み)を発生することができます。

また、TEmn = 1の期間中に、ソフトウエア操作でTSmn = 1に設定することで、ダウン・カウントをスタートし、任意の設定間隔でINTTMmn(タイマ割り込み)を発生することもできます。

割り込み発生周期は、次の式で求める事ができます。

INTTMmn (タイマ割り込み) の発生周期 = カウント・クロックの周期× (TDRmnの設定値+1)

タイマ・カウンタ・レジスタmn(TCRmn)はワンカウント・モードでダウン・カウンタとして動作します。 タイマ・チャネル開始レジスタm(TSm)のチャネル・スタート・トリガ・ビット(TSmn, TSHm1, TSHm3) に1を設定すると、TEmn, TEHm1, TEHm3 = 1となりTImn端子の有効エッジ検出待ち状態となります。

TCRmnレジスタは、TImn端子入力の有効エッジ検出により動作を開始し、タイマ・データ・レジスタmn (TDRmn) から値をロードします。TCRmnレジスタはロードしたTDRmnレジスタの値からカウント・クロック に合わせてダウン・カウントを行い、TCRmn = 0000HとなったらINTTMmnを出力し、次のTImn端子入力の有効エッジがあるまで、カウントを停止します。

TDRmnレジスタは任意のタイミングで書き換えることができます。書き換えたTDRmnレジスタの値は、次の周期から有効となります。






図7-58 ディレイ・カウンタとしての動作のブロック図

注 チャネル1,3の場合は、CKm0,CKm1,CKm2,CKm3からクロックを選択できます。






備考1. m:ユニット番号 (m=0), n:チャネル番号 (n=0-7)

2. TSmn : タイマ・チャネル開始レジスタm (TSm) のビットn

TEmn : タイマ・チャネル許可ステータス・レジスタm (TEm) のビットn

TImn : TImn端子入力信号

TCRmn: タイマ・カウンタ・レジスタmn (TCRmn)
TDRmn: タイマ・データ・レジスタmn (TDRmn)



注 TMRm2, TMRm4, TMRm6の場合 : MASTERmnビット

TMRm1, TMRm3の場合 : SPLITmnビット

TMRm0, TMRm5, TMRm7の場合 : 0固定

図7-61 ディレイ・カウンタ機能時の操作手順

	ソフトウエア操作	ハードウエアの状態
TAU 初期		パワーオフ状態
設定		│ (クロック供給停止,各レジスタへの書き込み不可) ├
	周辺イネーブル・レジスタ0(PER0)のTAUmENビッ	
	トに1を設定する	▶パワーオン状態,各チャネルは動作停止状態
		(クロック供給開始,各レジスタへの書き込み可能)
	タイマ・クロック選択レジスタm(TPSm)を設定する	
	CKm0-CKm3のクロック周波数を確定する	
チャ	ノイズ・フィルタ許可レジスタ1(NFEN1)の対応する	チャネルは動作停止状態
ネル 初期	ビットに0(オフ), 1(オン)を設定する	(クロック供給されており、多少の電力を消費する)
設定	タイマ・モード・レジスタmn (TMRmn) を設定する (チ	
	ャネルnの動作モード確定)	
	タイマ・データ・レジスタmn(TDRmn)に遅延時間を	
	設定する	
	TOEmnビットに0を設定し、TOmnの動作を停止	
動作	TSmnビットに1を設定する	▶ TEmn = 1になり,スタート・トリガ検出(TImn端子入力
開始	TSmnビットはトリガ・ビットなので、自動的に0に戻	の有効エッジの検出,またはTSmnビットに1を設定)待ち
	ত	状態となる
	次のスタート・トリガ検出によって、ダウン・カウント	
	を開始します。―――――	➤ タイマ・カウンタ・レジスタmn(TCRmn)はTDRmnレシ
	・Tlmn端子入力の有効エッジ検出	スタの値をロードする。
	・ソフトウェアでTSmnビットに1を設定	
動作	TDRmnレジスタは、任意に設定値変更が可能	カウンタ (TCRmn) はダウン・カウント動作を行う。TCRm
中	TCRmnレジスタは、常に読み出し可能	= 0000HまでカウントしたらINTTMmn出力を発生し、次のス
	TSRmnレジスタは、使用しない	タート・トリガ検出(TImn端子入力の有効エッジの検出)。
		たはTSmnビットに1を設定)までTCRmn = 0000Hでカウン
		動作を停止する。
動作	TTmnビットに1を設定する	▶ TEmn = 0になり、カウント動作停止
停止	TTmnビットはトリガ・ビットなので、自動的に0に戻	TCRmnレジスタはカウント値を保持して停止
	న	
TAU	PER0レジスタのTAUmENビットに0を設定する	パワーオフ状態
停止		全回路が初期化され、各チャネルのSFRも初期化される

7.9 タイマ・アレイ・ユニットの複数チャネル連動動作機能

7.9.1 ワンショット・パルス出力機能としての動作

2チャネルをセットで使用して、TImn端子入力により任意のディレイ・パルス幅を持ったワンショット・パルスを生成することができます。

ディレイとパルス幅は次の式で求めることができます。

ディレイ = $\{TDRmn(マスタ)の設定値+2\} \times カウント・クロック周期$

パルス幅 = {TDRmp(スレーブ)の設定値}×カウント・クロック周期

マスタ・チャネルは、ワンカウント・モードで動作し、ディレイをカウントします。マスタ・チャネルのタイマ・カウンタ・レジスタmn (TCRmn) は、スタート・トリガ検出により動作を開始し、タイマ・データ・レジスタmn (TDRmn) から値をロードします。TCRmnレジスタはロードしたTDRmnレジスタの値からカウント・クロックに合わせてダウン・カウントを行い、TCRmn = 0000HとなったらINTTMmnを出力し、次のスタート・トリガ検出があるまで、カウントを停止します。


スレーブ・チャネルは、ワンカウント・モードで動作し、パルス幅をカウントします。スレーブ・チャネルのTCRmpレジスタは、マスタ・チャネルのINTTMmnをスタート・トリガとして動作を開始し、TDRmpレジスタから値をロードします。TCRmpレジスタはロードした値からカウント・クロックに合わせてダウン・カウントを行います。そしてカウンタ値 = 0000HとなったらINTTMmpを出力して、次のスタート・トリガ(マスタ・チャネルのINTTMmn)検出があるまで、カウントを停止します。TOmpの出力レベルは、マスタ・チャネルのINTTMmn発生から1カウント・クロック経過後にアクティブ・レベルとなり、TCRmp = 0000Hとなったらインアクティブ・レベルとなります。

ワンショット・パルス出力は、TImn端子入力を使用せず、ソフトウエア操作(TSmn = 1)をスタート・トリガにすることもできます。

注意 マスタ・チャネルのタイマ・データ・レジスタmn(TDRmn)とスレーブ・チャネルのTDRmpレジスタでは、ロード・タイミングが異なるため、カウント動作中にTDRmnレジスタ、TDRmpレジスタを書き換えると不正波形が出力される場合があります。TDRmnレジスタはINTTMmn発生後に、TDRmpレジスタはINTTMmp発生後に書き換えてください。


備考 m:ユニット番号 (m=0), n:マスタ・チャネル番号 (n=0,2,4,6) p:スレーブ・チャネル番号 (n<p≦7)

図7-62 ワンショット・パルス出力機能としての動作のブロック図



備考 m: ユニット番号 (m=0) , n: マスタ・チャネル番号 (n=0,2,4,6) p: スレーブ・チャネル番号 (n

図7-63 ワンショット・パルス出力機能としての動作の基本タイミング例



備考1. m:ユニット番号 (m=0), n:マスタ・チャネル番号 (n=0, 2, 4, 6) p:スレーブ・チャネル番号 (n<p≦7)

2. TSmn, TSmp : タイマ・チャネル開始レジスタm (TSm) のビットn, p

TEmn, TEmp : タイマ・チャネル許可ステータス・レジスタm (TEm) のビットn, p


Tlmn, Tlmp : Tlmn, Tlmp端子入力信号

TCRmn, TCRmp: タイマ・カウンタ・レジスタmn, mp (TCRmn, TCRmp) TDRmn, TDRmp: タイマ・データ・レジスタmn, mp (TDRmn, TDRmp)

TOmn, TOmp : TOmn, TOmp端子出力信号

図7-64 ワンショット・パルス出力機能時(マスタ・チャネル)のレジスタ設定内容例

(a) タイマ・モード・レジスタmn (TMRmn)



(b) タイマ出カレジスタm (TOm)



ビットn

0

0:TOmnより0を出力する

(c) タイマ出力許可レジスタm (TOEm)

ビットn

TOEmn

TOEm

0:カウント動作によるTOmn出力動作停止

(d) タイマ出力レベル・レジスタm (TOLm)

ビットn

TOLm TOLmn 0

0: TOMmn = 0(マスタ・チャネル出力モード)では0を設定

(e) タイマ出力モード・レジスタm (TOMm)

ビットn

TOMm TOMmn

0:マスタ・チャネル出力モードを設定


注 TMRm2, TMRm4, TMRm6の場合: MASTERmn = 1

TMRm0の場合: 0固定

備考 m:ユニット番号 (m=0), n:マスタ・チャネル番号 (n=0,2,4,6)

図7-65 ワンショット・パルス出力機能時(スレーブ・チャネル)のレジスタ設定内容例

(a) タイマ・モード・レジスタmp (TMRmp)



(b) タイマ出力レジスタm (TOm)

ビットp

TOmp TOmp

0: TOmpより0を出力する1: TOmpより1を出力する

(c) タイマ出力許可レジスタm (TOEm)

ビットp

1/0

TOEm

TOEmp

0:カウント動作によるTOmp出力動作停止 1:カウント動作によるTOmp出力動作許可

(d) タイマ出力レベル・レジスタm (TOLm)

ビットp

TOLm TOLmp

0:正論理出力(アクティブ・ハイ)

1:負論理出力(アクティブ・ロウ)

(e) タイマ出力モード・レジスタm (TOMm)

ビットp

TOMm TOMmp

1:スレーブ・チャネル出力モードを設定

注 TMRm2, TMRm4, TMRm6の場合 : MASTERmnビット TMRm1, TMRm3の場合 : SPLITmpビット

TMRm5, TMRm7 : 0固定

備考 m:ユニット番号 (m=0), n:マスタ・チャネル番号 (n=0,2,4,6)

p:スレーブ・チャネル番号 (n<p≦7)

図7-66 ワンショット・パルス出力機能時の操作手順(1/2)

	ソフトウエア操作	ハードウエアの状態
TAU 初期 設定	周辺イネーブル・レジスタ0(PER0)のTAUmENビット	パワーオフ状態 (クロック供給停止、各レジスタへの書き込み不可)
	に1を設定する	パワーオン状態,各チャネルは動作停止状態 (クロック供給開始,各レジスタへの書き込み可能)
	タイマ・クロック選択レジスタm(TPSm)を設定する CKm0とCKm1のクロック周波数を確定する	
チャ	ノイズ・フィルタ許可レジスタ1(NFEN1)の対応するビッ	チャネルは動作停止状態
ネル	トに1を設定する	(クロック供給されており、多少の電力を消費する)
初期	使用する2チャネルのタイマ・モード・レジスタmn, mp	
設定	(TMRmn, TMRmp)を設定する(チャネルの動作モード確	
	定)	
	マスタ・チャネルのタイマ・データ・レジスタmn	
	(TDRmn)に出力遅延時間,スレーブ・チャネルのTDRmp	
	レジスタにパルス幅を設定する	
	スレーブ・チャネルの設定	TOmp端子はHi-Z出力状態
	タイマ出力モード・レジスタm(TOMm)のTOMmpビ	
	ットに1(スレーブ・チャネル出力モード)を設定する	
	TOLmpビットを設定する	
	TOmpビットを設定し,TOmp出力の初期レベルを確定する—	▶ ポート・モード・レジスタが出力モードでポート・レジスタ
		が0の場合は,TOmp初期設定レベルが出力される。
	TOEmpビットに1を設定し,TOmpの動作を許可 ───▶	・チャネルは動作停止状態なので、TOmpは変化しない
	ポート・レジスタとポート・モード・レジスタに0を設定する→	TOmp端子はTOmp設定レベルを出力

(注, 備考は次ページにあります。)

	ソフトウエア操作	ハードウエアの状態
動作開始	のみ) タイマ・チャネル開始レジスタm(TSm)のTSmn(マ	▶TEmn = 1, TEmp = 1となり、マスタ・チャネルはスタート・トリガ検出(TImn端子入力の有効エッジの検出、またはマスタ・チャネルのTSmnビットに1を設定)待ち状態となるカウンタはまだ停止状態のまま マスタ・チャネルがカウント動作開始
動作中		マスタ・チャネルでは、スタート・トリガ検出(TImn端子入力の有効エッジの検出、またはマスタ・チャネルのTSmnビットに1を設定)により、タイマ・カウンタ・レジスタmn(TCRmn)はTDRmnレジスタの値をロードし、ダウン・カウント動作を行う。TCRmn = 0000HまでカウントしたらINTTMmn出力を発生し、次のスタート・トリガ検出までカウント動作を停止する。スレーブ・チャネルでは、マスタ・チャネルのINTTMmnをトリガとして、TCRmpレジスタはTDRmpレジスタの値をロードし、カウンタはダウン・カウントを開始する。マスタ・チャネルのINTTMmn出力から1カウント・クロック経過後にTOmp出カレベルをアクティブ・レベルとする。そしてTCRmp = 0000HまでカウントしたらTOmp出カレベルをインアクティブ・レベルにして、カウント動作を停止する。以降、この動作を繰り返す。
動作	を設定する	▼ TEmn, TEmp = 0になり、カウント動作停止 TCRmn, TCRmpレジスタはカウント値を保持して停止 TOmp出力は初期化されず、状態保持 TOmp端子はTOmp設定レベルを出力
TAU 停止		▶TOmp端子出力レベルはポート機能により保持される。
	PER0レジスタのTAUmENビットに0を設定する	▶パワーオフ状態 全回路が初期化され、各チャネルのSFRも初期化される (TOmpビットが0になり、TOmp端子はポート機能となる)

備考 m:ユニット番号 (m=0), n:マスタ・チャネル番号 (n=0,2,4,6)

p:スレーブ・チャネル番号 (n<p≦7)

7.9.2 PWM機能としての動作

2チャネルをセットで使用し、任意の周期およびデューティのパルスを生成することができます。 出力パルスの周期、デューティは次の式で求めることができます。

パルス周期 = {TDRmn (マスタ) の設定値+1} ×カウント・クロック周期

デューティ [%] = {TDRmp (スレーブ) の設定値} / {TDRmn (マスタ) の設定値+1} ×100

0 %出力 : TDRmp (スレーブ) の設定値 = 0000H

100 %出力 : TDRmp (スレーブ) の設定値≧ {TDRmn (マスタ) の設定値+1}

備考 TDRmp(スレーブの設定値) > {TDRmn(マスタ)の設定値+1} の場合は、デューティ値が100 % を越えますが、集約して100 %出力となります。

マスタ・チャネルはインターバル・タイマ・モードとして動作させます。タイマ・チャネル開始レジスタm (TSm) のチャネル・スタート・トリガ・ビット (TSmn) に1を設定すると、割り込み (INTTMmn) を出力して、タイマ・データ・レジスタmn (TDRmn) に設定した値をタイマ・カウンタ・レジスタmn (TCRmn) にロードし、カウント・クロックに合わせてダウン・カウントを行います。カウントが0000Hになったところで、INTTMmnを出力して、再びTDRmnレジスタからTCRmnレジスタに値をロードしてダウン・カウントを行います。以降、タイマ・チャネル停止レジスタm (TTm) のチャネル・ストップ・トリガ・ビット (TTmn) に1を設定するまでこの動作を繰り返します。

PWM機能としての動作では、マスタ・チャネルがダウン・カウントして0000Hになるまでの期間がPWM出力 (TOmp) の周期となります。

スレーブ・チャネルはワンカウント・モードとして動作させます。マスタ・チャネルからのINTTMmnをスタート・トリガとして、TDRmpレジスタからTCRmpレジスタに値をロードし、0000Hになるまでダウン・カウントを行います。カウントが0000HになったところでINTTMmpを出力して、次のスタート・トリガ(マスタ・チャネルからのINTTMmn)が来るまで待機します。


PWM機能としての動作では、スレーブ・チャネルがダウン・カウントして0000Hになるまでの期間がPWM 出力(TOmp)のデューティとなります。

PWM出力(TOmp)は、マスタ・チャネルのINTTMmn発生から1クロック後にアクティブ・レベルとなり、 スレーブ・チャネルのTCRmpレジスタが0000Hになったタイミングでインアクティブ・レベルになります。

注意 マスタ・チャネルのタイマ・データ・レジスタmn(TDRmn)とスレーブ・チャネルのTDRmpレジスタを両方とも書き換える場合、2回のライト・アクセスが必要となります。TCRmn、TCRmpレジスタにTDRmn、TDRmpレジスタの値がロードされるのは、マスタ・チャネルのINTTMmn発生時となります。そのため、書き換えがマスタ・チャネルのINTTMmn発生前と発生後に分かれて行われると、TOmp端子は期待通りの波形を出力できません。したがって、マスタのTDRmnレジスタとスレーブのTDRmpレジスタを双方とも書き換える場合は、必ずマスタ・チャネルのINTTMmn発生直後に両方のレジスタを書き換えてください。


備考 m: ユニット番号 (m=0) , n: マスタ・チャネル番号 (n=0, 2, 4, 6) p: スレーブ・チャネル番号 (n

図7-67 PWM機能としての動作のブロック図



備考 m: ユニット番号 (m=0) , n: マスタ・チャネル番号 (n=0,2,4,6) p: スレーブ・チャネル番号 (n

図7-68 PWM機能としての動作の基本タイミング例



備考1. m:ユニット番号 (m=0), n:マスタ・チャネル番号 (n=0,2,4,6) p:スレーブ・チャネル番号 (n<p≦7)

2. TSmn, TSmp : タイマ・チャネル開始レジスタm (TSm) のビットn, p


TEmn, TEmp : タイマ・チャネル許可ステータス・レジスタm (TEm) のビットn, p

TCRmn, TCRmp : タイマ・カウンタ・レジスタmn, mp (TCRmn, TCRmp)
TDRmn, TDRmp : タイマ・データ・レジスタmn, mp (TDRmn, TDRmp)

TOmn, TOmp : TOmn, TOmp端子出力信号

図7-69 PWM機能時(マスタ・チャネル)のレジスタ設定内容例

(a) タイマ・モード・レジスタmn (TMRmn)



(b) タイマ出力レジスタm (TOm)

ビットn

TOm

TOmn 0

0:TOmnより0を出力する

(c) タイマ出力許可レジスタm (TOEm)

ビットn

TOEm TOFmr 0

0:カウント動作によるTOmn出力動作停止

(d) タイマ出力レベル・レジスタm (TOLm)

ビットn

TOLm

TOMm



0: TOMmn = 0(マスタ・チャネル出力モード)では0を設定

(e) タイマ出力モード・レジスタm (TOMm)

ビットn

TOMmr 0


0:マスタ・チャネル出力モードを設定

注 TMRm2, TMRm4, TMRm6の場合: MASTERmn = 1 TMRm0の場合: 0固定

備考 m:ユニット番号 (m=0), n:マスタ・チャネル番号 (n=0,2,4,6)

図7-70 PWM機能時 (スレーブ・チャネル) のレジスタ設定内容例

(a) タイマ・モード・レジスタmp (TMRmp)



(b) タイマ出力レジスタm (TOm)

ビットp

TOm

TOmp 1/0

0: TOmpより0を出力1: TOmpより1を出力

(c) タイマ出力許可レジスタm (TOEm)

ビットp

TOEm TOEmp

0:カウント動作によるTOmp出力動作停止1:カウント動作によるTOmp出力動作許可

(d) タイマ出力レベル・レジスタm (TOLm)

ビットp

TOLm

TOLmp

0:正論理出力(アクティブ・ハイ)

1: 負論理出力(アクティブ・ロウ)

(e) タイマ出力モード・レジスタm (TOMm)

ビットp

TOMm TOMmp

1:スレーブ・チャネル出力モードを設定

注 TMRm2, TMRm4, TMRm6の場合: MASTERmnビット

TMRm1, TMRm3の場合: SPLITmpビット

TMRm5, TMRm7:0固定

備考 m:ユニット番号 (m=0), n:マスタ・チャネル番号 (n=0,2,4,6)

p:スレーブ・チャネル番号 (n<p≦7)

図7-71 PWM機能時の操作手順(1/2)

	ソフトウエア操作	ハードウエアの状態
TAU		タイマ・アレイ・ユニットmの入力クロック供給停止状態
初期		(クロック供給停止,各レジスタへの書き込み不可)
設定	周辺イネーブル・レジスタ0(PER0)のTAUmENビット	
	に1を設定する	▶ タイマ・アレイ・ユニットmの入力クロック供給状態,
		各チャネルは動作停止状態
		(クロック供給開始,各レジスタへの書き込み可能)
	タイマ・クロック選択レジスタm(TPSm)を設定する	
	CKm0とCKm1のクロック周波数を確定する	
チャ	使用する2チャネルのタイマ・モード・レジスタmn, mp	チャネルは動作停止状態
ネル	(TMRmn, TMRmp)を設定する(チャネルの動作モード確	(クロック供給されており, 多少の電力を消費する)
初期	定)	
設定	マスタ・チャネルのタイマ・データ・レジスタmn(TDRmn)	
	にインターバル(周期)値,スレーブ・チャネルのTDRmp	
	レジスタにデューティ値を設定する	
	スレーブ・チャネルの設定	TOmp端子はHi-Z出力状態
	タイマ出力モード・レジスタm(TOMm)のTOMmpビ	
	ットに1(スレーブ・チャネル出力モード)を設定する	
	TOLmpビットを設定する	
	TOmpビットを設定し,TOmp出力の初期レベルを確定する ─ I	ポート・モード・レジスタが出力モードでポート・レジス
		タが0の場合は、TOmp初期設定レベルが出力される。
	TOEmpビットに1を設定し、TOmpの動作を許可―――	▶チャネルは動作停止状態なので、TOmpは変化しない
	ポート・レジスタとポート・モード・レジスタに0を設定する 一	▼TOmp端子はTOmp設定レベルを出力

(注, 備考は次ページにあります。)

図7-71 PWM機能時の操作手順(2/2)

		ソフトウエア操作	ハードウエアの状態
•	動作開始	TOEmp(スレーブ)ビットに1を設定する(動作再開時のみ) タイマ・チャネル開始レジスタm(TSm)のTSmn(マス タ),TSmp(スレーブ)ビットに同時に1を設定する TSmn, TSmpビットはトリガ・ビットなので,自動的に 0に戻る	▶ TEmn = 1, TEmp = 1となる マスタ・チャネルがカウント動作開始し、 INTTMmnを 発生する。それをトリガとしてスレーブ・チャネルもカ ウント動作開始する。
	動作中	TMRmn, TMRmpレジスタ, TOMmn, TOMmp, TOLmn, TOLmpビットは、設定値変更禁止 TDRmn, TDRmpレジスタは、マスタ・チャネルの INTTMmn発生後に設定値変更可能 TCRmn, TCRmpレジスタは、常に読み出し可能 TSRmn, TSRmpレジスタは、使用しない	マスタ・チャネルでは、タイマ・カウンタ・レジスタmn (TCRmn) はTDRmnレジスタの値をロードし、ダウン・カウント動作を行う。TCRmn = 0000HまでカウントしたらINTTMmnを発生する。同時に、TCRmnレジスタはTDRmnレジスタの値をロードし、再びダウン・カウントを開始する。スレーブ・チャネルでは、マスタ・チャネルのINTTMmnをトリガとして、TCRmpレジスタはTDRmpレジスタの値をロードし、カウンタはダウン・カウント動作を行う。マスタ・チャネルのINTTMmn出力から1カウント・クロック経過後にTOmp出カレベルをアクティブ・レベルとする。そしてTCRmp = 0000HまでカウントしたらTOmp出カレベルをインアクティブ・レベルにして、カウント動作を停止する。以降、この動作を繰り返す。
	動作	TTmn(マスタ), TTmp(スレーブ)ビットに同時に1を 設定する TTmn, TTmpビットはトリガ・ビットなので、自動的に0 に戻る スレーブ・チャネルのTOEmpビットに0を設定し、TOmp ビットに値を設定する	▼TEmn, TEmp = 0になり、カウント動作停止 TCRmn, TCRmpレジスタはカウント値を保持して停止 TOmp出力は初期化されず、状態保持 ▼TOmp端子はTOmp設定レベルを出力
	TAU 停止	TOmp端子の出力レベルを保持する場合ポート・レジスタに保持したい値を設定後、TOmpビットに0を設定する TOmp端子の出力レベルを保持不要の場合設定不要	▶ TOmp端子出力レベルはポート機能により保持される。
		PER0レジスタのTAUmENビットに0を設定する──── ─	↑パワーオフ状態 全回路が初期化され、各チャネルのSFRも初期化される (TOmpビットが0になり、TOmp端子はポート機能となる)

備考 m:ユニット番号 (m=0), n:マスタ・チャネル番号 (n=0,2,4,6)

p:スレーブ・チャネル番号(n<p≦7)

7.9.3 多重PWM出力機能としての動作

PWM機能を拡張しスレーブ・チャネルを複数使用することで、デューティの異なる多数のPWM出力を行う機能です。

たとえばスレーブ・チャネルを2個使う場合は、出力パルスの周期、デューティは次の式で求めることができます。

パルス周期 = {TDRmn (マスタ) の設定値+1} ×カウント・クロック周期 デューティ1 [%] = {TDRmp (スレーブ1) の設定値} / {TDRmn (マスタ) の設定値+1} ×100 デューティ2 [%] = {TDRmg (スレーブ2) の設定値} / {TDRmn (マスタ) の設定値+1} ×100

備考 TDRmp (スレーブ1) の設定値> {TDRmn (マスタ) の設定値+1} の場合または TDRmq (スレーブ2) の設定値> {TDRmn (マスタ) の設定値+1} の場合は、デューティ値が100 %を越えますが、集約して100 %出力となります。

マスタ・チャネルのタイマ・カウンタ・レジスタmn(TCRmn)は、インターバル・タイマ・モードで動作して、周期をカウントします。

スレーブ・チャネル1のTCRmpレジスタは、ワンカウント・モードで動作して、デューティをカウントし、


TOmp端子よりPWM波形を出力します。TCRmpレジスタは、マスタ・チャネルのINTTMmnをスタート・トリガとして、タイマ・データ・レジスタmp(TDRmp)の値をロードし、ダウン・カウントを行います。TCRmp = 0000Hとなったら、INTTMmpを出力し、次のスタート・トリガ(マスタ・チャネルのINTTMmn)が入力されるまでカウントを停止します。TOmpの出力レベルは、マスタ・チャネルのINTTMmn発生から1カウント・クロック経過後にアクティブ・レベルとなり、 TCRmp = 0000Hとなったらインアクティブ・レベルとなります。 スレーブ・チャネル2のTCRmqレジスタも、スレーブ・チャネル1のTCRmpレジスタと同様に、ワンカウント・モードで動作して、デューティをカウントし、TOmq端子よりPWM波形を出力します。TCRmqレジスタは、マスタ・チャネルのINTTMmnをスタート・トリガとして、 TDRmqレジスタの値をロードし、ダウン・カウントを行います。TCRmq = 0000Hとなったら、INTTMmqを出力し、次のスタート・トリガ(マスタ・チャネルのINTTMmn)が入力されるまでカウントを停止します。TOmqの出力レベルは、マスタ・チャネルのINTTMmn 発生から1カウント・クロック経過後にアクティブ・レベルとなり、 TCRmq = 0000Hとなったらインアクティブ・レベルとなります。

このようにして、チャネル0をマスタ・チャネルとした場合は、最大7種のPWMを同時に出力できます。

注意 マスタ・チャネルのタイマ・データ・レジスタmn(TDRmn)とスレーブ・チャネル1のTDRmpレジスタを両方とも書き換える場合、最低2回のライト・アクセスが必要となります。TCRmn, TCRmpレジスタにTDRmn, TDRmpレジスタの値をロードするのは、マスタ・チャネルのINTTMmn発生後となるため、書き換えがマスタ・チャネルのINTTMmn発生前と発生後に分かれて行われると、TOmp端子は、期待通りの波形を出力できません。したがって、TDRmnレジスタとスレーブのTDRmpレジスタを双方とも書き換える場合は、必ずマスタ・チャネルのINTTMmn発生直後に両方のレジスタを書き換えてください。(スレーブ・チャネル2のTDRmqレジスタの場合も同様です。)


備考 m:ユニット番号 (m=0), n:マスタ・チャネル番号 (n=0,2,4) p:スレーブ・チャネル番号, q:スレーブ・チャネル番号 n<p<q≦7 (ただしp,qは,n以降の整数)

図7-72 多重PWM出力機能としての動作のブロック図(2種類のPWMを出力する場合)



備考 m:ユニット番号 (m=0), n:マスタ・チャネル番号 (n=0,2,4) p:スレーブ・チャネル番号, q:スレーブ・チャネル番号 n<p<q≦7 (ただしp,qは,n以降の整数)

図7-73 多重PWM出力機能としての動作の基本タイミング例(2種類のPWMを出力する場合)



(備考は次ページにあります。)

備考1. m:ユニット番号 (m=0), n:マスタ・チャネル番号 (n=0, 2, 4)p:スレーブ・チャネル番号, q:スレーブ・チャネル番号

n<p<q≦7 (ただしp, qは, n以降の整数)


2. TSmn, TSmp, TSmq : タイマ・チャネル開始レジスタm (TSm) のビットn, p, q

TEmn, TEmp, TEmq : タイマ・チャネル許可ステータス・レジスタm (TEm) のビットn, p, q
TCRmn, TCRmp, TCRmq : タイマ・カウンタ・レジスタmn, mp, mq (TCRmn, TCRmp, TCRmq)
TDRmn, TDRmp, TDRmq : タイマ・データ・レジスタmn, mp, mq (TDRmn, TDRmp, TDRmq)

TOmn, TOmp, TOmq : TOmn, TOmp, TOmq端子出力信号

図7-74 多重PWM出力機能時(マスタ・チャネル)のレジスタ設定内容例

(a) タイマ・モード・レジスタmn (TMRmn)



(b) タイマ出力レジスタm (TOm)

ビットn

TOm



0:TOmnより0を出力する

(c) タイマ出力許可レジスタm (TOEm)

ビットn

TOEm



0:カウント動作によるTOmn出力動作停止

(d) タイマ出力レベル・レジスタm (TOLm)

ビットn

TOLm TOLmn

0: TOMmn = 0 (マスタ・チャネル出力モード) では0を設定

(e) タイマ出力モード・レジスタm (TOMm)

ビットn

TOMm TOMmn


0:マスタ・チャネル出力モードを設定

注 TMRm2, TMRm4, TMRm6の場合: MASTERmn = 1

TMRm0の場合: 0固定

備考 m:ユニット番号 (m=0), n:マスタ・チャネル番号 (n=0,2,4)

図7-75 多重PWM機能時(スレーブ・チャネル)のレジスタ設定内容例(2種類のPWMを出力する場合)



(b) タイマ出力レジスタm (TOm)

ビットq ビットp

TOm

TOmq	TOmp
1/0	1/0

0: TOmp, TOmqより0を出力する 1: TOmp, TOmqより1を出力する

(c) タイマ出力許可レジスタm (TOEm)

ビットq ビットp

TOEm



0:カウント動作によるTOmp, TOmq出力動作停止1:カウント動作によるTOmp, TOmq出力動作許可

(d) タイマ出力レベル・レジスタm (TOLm)

ビットq ビットp

TOLm TOLmq TOLmp 1/0 1/0

0:正論理出力(アクティブ・ハイ)1:負論理出力(アクティブ・ロウ)

(e) タイマ出力モード・レジスタm (TOMm)

ビットg ビットp

TOMm TOMmp TOMmp

1:スレーブ・チャネル出力モードを設定

注 TMRm2, TMRm4, TMRm6の場合 : MASTERmp, MASTERmqビット TMRm1, TMRm3の場合 : SPLITmp, SPLITmgビット

TMRm5, TMRm7の場合 : 0固定

備考 m: ユニット番号 (m=0) , n: マスタ・チャネル番号 (n=0,2,4)

p:スレーブ・チャネル番号, q:スレーブ・チャネル番号

n<p<q≦7 (ただしp, qは, n以降の整数)

図7-76 多重PWM機能時の操作手順(2種類のPWMを出力する場合) (1/2)

	ソフトウエア操作	ハードウエアの状態
TAU 初 期		タイマ・アレイ・ユニットmの入力クロック供給停止状態 (クロック供給停止, 各レジスタへの書き込み不可)
設定		
	 トに1を設定する 	┣ ▼タイマ・アレイ・ユニットmの入力クロック供給状態,
		各チャネルは動作停止状態
		(クロック供給開始,各レジスタへの書き込み可能)
	タイマ・クロック選択レジスタm(TPSm)を設定する	
	CKm0とCKm1のクロック周波数を確定する	
チャ	使用する各チャネルのタイマ・モード・レジスタmn, mp,	チャネルは動作停止状態
ネ ル 初 期 設定	mq(TMRmn, TMRmp, TMRmq)を設定する(チャネ ルの動作モード確定)	(クロック供給されており、多少の電力を消費する)
IX.C	マスタ・チャネルのタイマ・データ・レジスタmn	
	(TDRmn)にインターバル(周期)値,スレーブ・チャ	
	ネルのTDRmp, TDRmqレジスタにデューティ値を設定	
	する	
	スレーブ・チャネルの設定	TOmp, TOmq端子はHi-Z出力状態
	タイマ出カモード・レジスタm(TOMm)のTOMmp,	
	TOMmqビットに1(スレーブ・チャネル出力モード)	
	を設定する	
	TOLmp, TOLmqビットを設定する	
	TOmp, TOmqビットを設定し, TOmp, TOmq出力の初	ポート・モード・レジスタが出力モードでポート・レジスタ
		▶が0の場合は、TOmp, TOmq初期設定レベルが出力される。
		▶チャネルは動作停止状態なので, TOmp, TOmqは変化しない
	作を許可	
	ポート・レジスタとポート・モード・レジスタに0を設定する	▶TOmp, TOmq端子はTOmp, TOmq設定レベルを出力
動作	(動作再開時のみTOEmp, TOEmq (スレーブ) ビットに1を設	
開始	定する) タイマ・チャネル開始レジスタm(TSm)のTSmn(マ	
	スタ), TSmp, TSmq (スレーブ) ビットに同時に1を	
	設定する	▶TEmn = 1, TEmp, TEmg = 1となる
	TSmn, TSmp, TSmqビットはトリガ・ビットなので,	マスタ・チャネルがカウント動作開始し、INTTMmnを発生
	自動的にのに戻る	する。それをトリガとしてスレーブ・チャネルもカウント
		動作開始する。

(注, 備考は次ページにあります。)

図7-76 多重PWM機能時の操作手順(2種類のPWMを出力する場合)(2/2)

	ソフトウエア操作	ハードウエアの状態
動 中	TMRmn, TMRmp, TMRmqレジスタ, TOMmn, TOMmp, TOMmq, TOLmn, TOLmp, TOLmqビットは, 設定値変更禁止 TDRmn, TDRmp, TDRmqレジスタは、マスタ・チャネルのINTTMmn発生後に設定値変更可能 TCRmn, TCRmp, TCRmqレジスタは、常に読み出し可能 TSRmn, TSRmp, TSRmqレジスタは、使用しない	マスタ・チャネルでは、タイマ・カウンタ・レジスタmn (TCRmn) はTDRmnレジスタの値をロードし、ダウン・カウント動作を行う。TCRmn = 0000HまでカウントしたらINTTMmnを発生する。同時に、TCRmnレジスタはTDRmnレジスタの値をロードし、再びダウン・カウントを開始する。スレーブ・チャネル1では、マスタ・チャネルのINTTMmn信号をトリガとして、TDRmpレジスタ値をTCRmpレジスタに転送し、カウンタはダウン・カウントを開始する。マスタ・チャネルのINTTMmn出力から1カウント・クロック経過後にTOmp出カレベルをアクティブ・レベルとする。そして0000HまでカウントしたらTOmp出カレベルをインアクティブ・レベルにして、カウント動作を停止する。スレーブ・チャネル2では、マスタ・チャネルのINTTMmn信号をトリガとして、TDRmqレジスタ値をTCRmqレジスタに転送し、カウンタはダウン・カウントを開始する。マスタ・チャネルのINTTMmn出力から1カウント・クロック経過後にTOmq出カレベルをアクティブ・レベルとする。そして0000HまでカウントしたらTOmq出カレベルをインアクティブ・レベルにして、カウント動作を停止する。以降、この動作を繰り返す。
動 作停止	TTmn(マスタ)、TTmp、TTmq(スレーブ)ビットに 同時に1を設定する TTmn、TTmp、TTmqビットはトリガ・ビットなので、 自動的に0に戻る	▶TEmn, TEmp, TEmq = 0になり、カウント動作停止 TCRmn, TCRmp, TCRmqレジスタはカウント値を保持し て停止 TOmp, TOmq出力は初期化されず、状態保持
	スレーブ・チャネルのTOEmp, TOEmqビットに0を設定 し,TOmp, TOmqビットに値を設定する	▶TOmp, TOmg端子はTOmp, TOmg設定レベルを出力
TAU 停止	TOmp, TOmq端子の出力レベルを保持する場合 ポート・レジスタに保持したい値を設定後, TOmp, TOmqビットに0を設定する TOmp, TOmq端子の出力レベルを保持不要の場合 設定不要 PER0レジスタのTAUmENビットに0を設定する	▶TOmp, TOmq端子出力レベルはポート機能により保持される。 ▶パワーオフ状態
	n:ユニット番号(m = 0). n:マスタ・チャネル番	全回路が初期化され、各チャネルのSFRも初期化される (TOmp, TOmqビットが0になり、TOmp, TOmq端子はポート機能となる)

備考 m: ユニット番号 (m=0) , n: マスタ・チャネル番号 (n=0,2,4)

p: スレーブ・チャネル番号, q: スレーブ・チャネル番号 n<p<q≦7 (ただしp, qは, n以降の連続した整数)

7.10 タイマ・アレイ・ユニット使用時の注意事項

7.10.1 タイマ出力使用時の注意事項

製品によってはタイマ出力機能が割り当てられた端子に他の兼用機能の出力も割り当てられている事があります。このような場合にタイマ出力を使用するには、他方の兼用機能の出力を初期状態にする必要があります。 詳細は、4.5 兼用機能使用時のレジスタの設定を参照してください。

(a) TO02-TO07出力を使用する場合(80ピン製品のみ)

ポート・モード・レジスタ(PMxxビット)およびポート・レジスタ(Pxxビット)に0を設定するだけでなく、LCDポート・ファンクション・レジスタ4(PFSEG37-PFSEG32)の対応するビットを必ず"0"に設定してください。

(b) P43, P41に割り当てられたTO00, TO01出力を使用する場合

ポート・モード・レジスタ (PM43, PM41ビット) およびポート・レジスタ (P43, P41ビット) に 0を設定するだけでなく, 兼用になっているPCLBUZ1, PCLBUZ0出力を0にするために, クロック出力選択レジスタn (CSKn) のビット7を初期状態と同じ設定にしてください。

(c) P07-P02に割り当てられたTO02-TO07出力を使用する場合

ポート・モード・レジスタ (PM07-PM02ビット) およびポート・レジスタ (P07-P02ビット) に0を設定するだけでなく、兼用になっているP07/SO00/TxD0, P06/SDA00, P05/SCK00/SCL00, P04/TxD1, P03/SDA10, P02/SCL10出力を1にするために、シリアル・チャネル許可ステータス・レジスタ0 (SE0) 、シリアル出力レジスタ0 (SO0) 、シリアル出力計可レジスタ0 (SOE0) を初期状態と同じ設定にしてください。

(d) P04, P03に割り当てられたTO05, TO06出力を使用する場合(PIOR3 = 1のとき)

ポート・モード・レジスタ (PM04, PM03ビット) およびポート・レジスタ (P04, P03ビット) に0を設定するだけでなく、兼用になっているVCOUT0, VCOUT1出力を0にするために、コンパレータ出力制御レジスタ (COMPOCR) を初期状態と同じ設定にしてください。

第8章 リアルタイム・クロック2

8.1 リアルタイム・クロック2の機能

リアルタイム・クロック2(RTC2)には、次のような機能があります。

- ・年、月、曜日、日、時、分、秒のカウンタを持ち、最長99年までをカウント可能(うるう年補正機能あり)
- ・定周期割り込み機能(周期:0.5秒,1秒,1分,1時間,1日,1月)
- ・アラーム割り込み機能(アラーム:曜日,時,分)
- ・1 Hzの端子出力機能(通常1 Hz出力, 高精度1 Hz出力)

リアルタイム・クロック割り込み信号(INTRTC)を、STOPモードからのウェイク・アップやA/DコンバータのSNOOZEモードのトリガに使えます。

- 注意1. リアルタイム・クロック2の動作クロックにサブシステム・クロック(fsub = 32.768 kHz)を選択時のみ、年、月、曜日、日、時、分、秒のカウントができます。低速オンチップ・オシレータ・クロック(fil = 15 kHz)を選択時は、定周期割り込み機能のみ使用できます。ただし、fil選択時の定周期割り込み間隔は、定周期(RTCCOレジスタで選択した値)×fsub/filで算出される値になります。
 - 2. 高精度1 Hzの端子出力を使用する場合は、高速オンチップ・オシレータ・クロック(fill) に24 MHz を選択してください。

8.2 リアルタイム・クロック2の構成


リアルタイム・クロック2は、次のハードウエアで構成されています。

表8-1 リアルタイム・クロック2の構成

項目	構成
カウンタ	カウンタ(16ビット)
制御レジスタ	周辺イネーブル・レジスタ0(PER0)
	周辺イネーブル・レジスタ1(PER1)
	サブシステム・クロック供給モード制御レジスタ(OSMC)
	パワーオン・リセット・ステータス・レジスタ(PORSR)
	リアルタイム・クロック・コントロール・レジスタ0(RTCC0)
	リアルタイム・クロック・コントロール・レジスタ1(RTCC1)
	秒カウント・レジスタ(SEC)
	分カウント・レジスタ(MIN)
	時カウント・レジスタ(HOUR)
	日カウント・レジスタ(DAY)
	曜日カウント・レジスタ(WEEK)
	月カウント・レジスタ(MONTH)
	年カウント・レジスタ(YEAR)
	時計誤差補正レジスタ(SUBCUD)
	アラーム分レジスタ(ALARMWM)
	アラーム時レジスタ(ALARMWH)
	アラーム曜日レジスタ(ALARMWW)

図8-1にリアルタイム・クロック2のブロック図を示します。

図8-1 リアルタイム・クロック2のブロック図



- 注1. 高精度1 Hz出力には高速オンチップ・オシレータ(HOCO: 24 MHz)を使用します。高精度1 Hz 出力モードで動作させる場合は、HOCOをONにする必要があります。なお、通常1 Hzモードで動 作させる場合は、HOCOをONにする必要はありません。
 - 2. 時計誤差補正レジスタ (SUBCUD) から補正値を取り込むタイミングを示す割り込みです。 取り込みタイミングは1秒 (fsubベース) 間隔になります。

8.3 リアルタイム・クロック2を制御するレジスタ

リアルタイム・クロック2は、次のレジスタで制御します。

- ・周辺イネーブル・レジスタ0 (PER0)
- ・周辺イネーブル・レジスタ1 (PER1)
- ・サブシステム・クロック供給モード制御レジスタ (OSMC)
- ・パワーオン・リセット・ステータス・レジスタ (PORSR)
- ・リアルタイム・クロック・コントロール・レジスタ0(RTCC0)
- ・リアルタイム・クロック・コントロール・レジスタ1 (RTCC1)
- ・秒カウント・レジスタ (SEC)
- ・分カウント・レジスタ (MIN)
- ・時カウント・レジスタ (HOUR)
- ・日カウント・レジスタ (DAY)
- ・曜日カウント・レジスタ(WEEK)
- ・月カウント・レジスタ (MONTH)
- ・年カウント・レジスタ (YEAR)
- ・時計誤差補正レジスタ(SUBCUD)
- ・アラーム分レジスタ(ALARMWM)
- ・アラーム時レジスタ (ALARMWH)
- ・アラーム曜日レジスタ (ALARMWW)

各リセット要因によるレジスタの状態を以下に示します。

リセット要因	システム関連レジスタ ^{注1}	カレンダー関連レジスタ ^{注2}
POR	リセット	リセットしない
外部リセット	保持	保持
WDT	保持	保持
TRAP	保持	保持
LVD	保持	保持
その他内部リセット	保持	保持

- 注1. RTCC0, RTCC1, SUBCUD
 - 2. SEC, MIN, HOUR, DAY, WEEK, MONTH, YEAR, ALARMWM, ALARMWH, ALARMWW, (カウンタ)

リセット要因が発生しても、SEC、MIN、HOUR、WEEK、DAY、MONTH、YEAR、ALARMWM、ALARMWH、ALARMWWレジスタはリセットされません。そのため、電源投入後は全てのレジスタを初期設定してください。 PORSRレジスタはパワー・オン・リセットの発生を確認するために使われます。



8.3.1 周辺イネーブル・レジスタ0 (PER0)

PEROレジスタは、リアルタイム・クロック2で使用されるレジスタへのクロック供給許可/禁止を設定するレジスタです。使用しないハードウエアへはクロック供給も停止させることで、低消費電力化とノイズ低減をはかります。

リアルタイム・クロック2のレジスタを操作するときは、必ずビット7(RTCWEN)を1に設定してください。 PEROレジスタは、1ビット・メモリ操作命令または8ビット・メモリ操作命令で設定します。

リセット信号の発生により、00Hになります。

図8-2 周辺イネーブル・レジスタ0 (PER0) のフォーマット

アドレス:F00F0H		リセット時	: 00H R/\	N				
略号	7	6	5	4	3	2	1	0
PER0	RTCWEN	IRDAEN	ADCEN	IICA0EN	SAU1EN	SAU0EN	0	TAU0EN

RTCWEN	リアルタイム・クロック2の入力クロック供給の制御	
0	入力クロック供給停止	
	・リアルタイム・クロック2で使用するSFRへのライト不可	
	・リアルタイム・クロック2は動作可能	
1	1 入力クロック供給	
	・リアルタイム・クロック2で使用するSFRへのリード/ライト可	
	・リアルタイム・クロック2は動作可能	

- 注意1. 時計誤差補正レジスタ(SUBCUD)は、周辺イネーブル・レジスタ0(PER0)のRTCWEN = 1、または周辺イネーブル・レジスタ1(PER1)のFMCEN = 1を設定することでリード/ ライトが可能となります。
 - 2. リアルタイム・クロック2を使用する際には、カウント・クロック(frcc)が発振安定した 状態で、必ず最初にRTCWEN = 1に設定してから下記のレジスタの設定を行ってください。 RTCWEN = 0の場合は、リアルタイム・クロック2の制御レジスタへの書き込みは無視され、 読み出し値はRTCWEN = 1に設定した値となります。(サブシステム・クロック供給モー ド制御レジスタ(OSMC)、パワーオン・リセット・ステータス・レジスタ(PORSR)は 除く)。
 - ・リアルタイム・クロック・コントロール・レジスタ0(RTCC0)
 - ・リアルタイム・クロック・コントロール・レジスタ1(RTCC1)
 - ・秒カウント・レジスタ (SEC)
 - ・分カウント・レジスタ (MIN)
 - ・時カウント・レジスタ(HOUR)
 - ・日カウント・レジスタ (DAY)
 - ・曜日カウント・レジスタ(WEEK)
 - ・月カウント・レジスタ (MONTH)
 - ・年カウント・レジスタ(YEAR)
 - ・時計誤差補正レジスタ(SUBCUD)
 - ・アラーム分レジスタ(ALARMWM)
 - ・アラーム時レジスタ (ALARMWH)・アラーム曜日レジスタ (ALARMWW)
 - 3. ビット1には必ず"0"を設定してください。



8.3.2 周辺イネーブル・レジスタ1 (PER1)

PER1レジスタは、サブシステム・クロック周波数測定回路で使用されるレジスタへのクロック供給許可/禁止を設定するレジスタです。使用しないハードウエアへはクロック供給も停止させることで、低消費電力化とノイズ低減をはかります。

リアルタイム・クロック2を制御する時計誤差補正レジスタ(SUBCUD)のリード/ライトは本レジスタのビット6(FMCEN)を1に設定することにより可能となります。

PER1レジスタは、1ビット・メモリ操作命令または8ビット・メモリ操作命令で設定します。 リセット信号の発生により、00Hになります。

図8-3 周辺イネーブル・レジスタ1 (PER1) のフォーマット

アドレス: F007AH リセット時:00H R/W 略号 7 6 4 3 0 5 2 1 PER1 **FMCEN** CMPEN OSDCEN DTCEN DSADCEN **TMKAEN** 0 0

FMCEN	サブシステム・クロック周波数測定回路の入力クロック供給の制御	
0	入力クロック供給停止	
	・サブシステム・クロック周波数測定回路で使用するSFRへのライト不可	
	・リアルタイム・クロック2で使用するSUBCUDレジスタへのライト不可	
	・サブシステム・クロック周波数測定回路はリセット状態	
1	入力クロック供給	
	・サブシステム・クロック周波数測定回路で使用するSFRへのリード/ライト可	
	・リアルタイム・クロック2で使用するSUBCUDレジスタへのリード/ライト可	

- 注意1. 時計誤差補正レジスタ(SUBCUD)は、周辺イネーブル・レジスタ0(PER0)のRTCWEN = 1または、周辺イネーブル・レジスタ1(PER1)のFMCEN = 1のどちらかを設定すること でリード/ライトが可能となります。
 - 2. ビット1,2には必ず"0"を設定してください。

8.3.3 サブシステム・クロック供給モード制御レジスタ (OSMC)

OSMCレジスタは、不要なクロック機能を停止させることにより、低消費電力化することを目的としたレジスタです。

RTCLPC = 1に設定すると、STOPモード時およびサブシステム・クロックでCPU動作中のHALTモード時に、リアルタイム・クロック2、12ビット・インターバル・タイマ、クロック出力/ブザー出力制御回路、LCDコントローラ/ドライバ、8ビット・インターバル・タイマ、発振停止検出回路以外の周辺機能へのクロック供給を停止するので、消費電力を低減することが可能です。

また、OSMCレジスタではリアルタイム・クロック2、12ビット・インターバル・タイマ、クロック出力/ブザー出力制御回路、LCDコントローラ/ドライバ、8ビット・インターバル・タイマ、サブシステム・クロック周波数測定回路の動作クロックを選択できます。

OSMCレジスタは、8ビット・メモリ操作命令で設定します。

リセット信号の発生により、00Hになります。

図8-4 サブシステム・クロック供給モード制御レジスタ(OSMC)のフォーマット

アドレス: F00F3H リセット時: 00H R/W

略号 7 6 5 4 3 2 0 OSMC **RTCLPC** 0 0 WUTMMCK0 0 0 0 0

I	RTCLPC	STOPモード時およびサブシステム・クロックでCPU動作中のHALTモード時の設定
	0	周辺機能へのサブシステム・クロック供給許可
		(動作許可となる周辺機能については、表24-1、表24-2参照)
	1	リアルタイム・クロック2, 12ビット・インターバル・タイマ, クロック出力/ブザー
		出力制御回路,LCDコントローラ/ドライバ,8ビット・インターバル・タイマ,発振停
		止検出回路以外の周辺機能へのサブシステム・クロック供給停止

WUTMMCK0	リアルタイム・クロック2,	クロック出力/ブザー出力制御	サブシステム・
	12ビット・インターバル・タイマ,	回路のPCLBUZn端子の	クロック周波数
	LCDコントローラ/ドライバの	出カクロックの選択および	測定回路の動作
	動作クロックの選択	8ビット・インターバル・タイマ	
		の動作クロックの選択	
0	サブシステム・クロック(fsuв)	サブシステム・クロック	許可
		(fsua) 選択許可	
1	低速オンチップ・オシレータ・	サブシステム・クロック	禁止
	クロック(fι∟)	(fsua) 選択禁止	

注意1. RTCLPCビットを1に設定することで、STOPモード時およびサブシステム・クロックでCPU 動作中のHALTモード時の消費電力を低減することができます。ただし、サブシステム・クロックでCPU動作中のHALTモード時は、リアルタイム・クロック2、12ビット・インターバル・タイマ、クロック出力/ブザー出力制御回路、LCDコントローラ/ドライバ以外の周辺機能へクロックを供給できなくなります。サブシステム・クロックでCPU動作中はHALTモードに設定する前に、周辺イネーブル・レジスタ0 (PERO)のビット7 (RTCWEN)、周辺イネーブル・レジスタ1 (PER1) のビット7 (TMKAEN) は1に、PEROのビット0、2、3、PER1のビット5は0にしてください。

(注意は次ページに続きます。)

- 注意2. サブシステム・クロック発振中の場合は,必ずサブシステム・クロックを選択(WUTMMCK0 ビット = 0) にしてください。
 - 3. WUTMMCK0を"1"に設定すると低速オンチップ・オシレータ・クロックが発振します。
 - 4. WUTMMCK0を"1"に設定した場合、リアルタイム・クロック2の定周期割り込み機能のみ使用できます。年、月、曜日、日、時、分、秒のカウントおよび1 Hz出力機能は使用できません。

定周期割り込み間隔は、定周期(RTCCOレジスタで選択した値)×fsuB/fiLで算出されます。

- 5. WUTMMCK0ビットによるサブシステム・クロックと低速オンチップ・オシレータ・クロックの切り替えは、リアルタイム・クロック2、12ビット・インターバル・タイマ、LCDコントローラ/ドライバの全ての機能が動作停止中のみ可能です。
- 6. リアルタイム・クロック2の動作クロックにサブシステム・クロック(fsub = 32.768 kHz)を選択時のみ、年、月、曜日、日、時、分、秒のカウントができます。低速オンチップ・オシレータ・クロック(fiL = 15 kHz)を選択時は、定周期割り込み機能のみ使用できます。ただし、fiL選択時の定周期割り込み間隔は、定周期(RTCCOレジスタで選択した値)×1/fiLで算出される値になります。

8.3.4 パワー・オン・リセット・ステータス・レジスタ (PORSR)

PORSRレジスタはパワー・オン・リセットの発生を確認するためのレジスタです。

PORSRレジスタのビット0(PORF)への"1"の書き込みは有効ですが、"0"は無視されます。

パワー・オン・リセットの発生確認を可能とするために、前もってPORFビットに1を書き込んでください。 PORSRレジスタは、8ビット・メモリ操作命令で設定します。

パワー・オン・リセット信号の発生により、00Hになります。

- 注意1. PORSRレジスタはパワー・オン・リセットでのみリセットされます。他の要素によりリセットが発生した場合は、PORSRレジスタは値を保持します。
 - 2. PORFビットが1に設定されると、パワー・オン・リセットは発生しませんが、RAM値が保持される保証はありません。

図 8-5 パワー・オン・リセット・ステータス・レジスタ(PORSR)のフォーマット

アドレス: F00F9H リセット時: 00H R/W

略号	7	6	5	4	3	2	1	0
PORSR	0	0	0	0	0	0	0	PORF

PORF	パワー・オン・リセットの発生確認
0	1が書き込まれていない,またはパワー・オン・リセットが発生した。
1	パワー・オン・リセットが発生していない。

8.3.5 リアルタイム・クロック・コントロール・レジスタ0(RTCC0)

リアルタイム・クロック2動作の開始/停止, RTC1HZ 端子の制御, 12/24時間制, 定周期割り込み機能を設定する8ビットのレジスタです。

RTCC0は、1ビット・メモリ操作命令または8ビット・メモリ操作命令で設定します。 パワーオン・リセット回路による内部リセットの発生により、00Hになります。

図8-6 リアルタイム・クロック・コントロール・レジスタ0 (RTCC0) のフォーマット (1/2)

アドレス:FFF9DH リセット時:00H R/W

 略号
 7
 6
 5
 4
 3
 2
 1
 0

 RTCC0
 RTCE
 RCLOSEL
 RCLOE1
 0
 AMPM
 CT2
 CT1
 CT0

RTCE ^{注1}	リアルタイム・クロック2の動作制御
0	カウンタ動作停止
1	カウンタ動作開始

RCLOSEL	RTC1HZ端子の出力モード制御
0	通常1 Hz出力
1	高精度1 Hz出力

RCLOE1 ^{建2}	RTC1HZ端子の出力制御				
0	RTC1HZ端子の出力(1 Hz)禁止				
1	RTC1HZ端子の出力(1 Hz)許可				
RTCE = 0のE	RTCE = 0の時は時計カウンタが動作しないため、1 Hz出力は出力されません。				

- 注1. RTCE = 1に設定直後にSTOPモードに移行する場合は、図8-20 RTCE = 1に設定後の HALT/STOPモードへの移行手順にしたがってSTOPモードに移行してください。
 - 2. 時計カウンタ動作中(RTCE = 1)にRCLOE1ビットの設定を行った場合, 1 Hz出力端子 (RTC1HZ)にグリッチが出力する可能性があります。
- 注意1. 高精度1 Hz出力は、高速オンチップ・オシレータ(fiн)に24 MHzを選択かつ、高速オンチップ・オシレータを動作(HIOSTOP = 0)させた時のみ使用できます。CPUクロックにfinを選択する必要はありません。また、高精度1 Hz出力使用時は、時計誤差補正を使用してください。
 - 2. ビット4には必ず"0"を設定してください。

+

図8-6 リアルタイム・クロック・コントロール・レジスタ0(RTCC0)のフォーマット(2/2)

アドレス: FFF9DH リセット時: 00H R/W

略号	7	6	5	4	3	2	1	0
RTCC0	RTCE	RCLOSEL	RCLOE1	0	AMPM	CT2	CT1	СТ0

表8-2 RTCE, RCLOSEL, RCLOE1の設定値と状態の関係

	レジスタ設定値	<u> </u>	状態		
RTCE	RCLOSEL	RCLOE1	リアルタイム・クロック2の状態	RTC1HZ端子出力	
0	×	×	カウント停止	出力しない	
1	0	0	カウント動作	出力しない	
		1	カウント動作	通常1 Hz出力	
	1	0	カウント動作	出力しない	
		1	カウント動作	高精度1 Hz出力	

AMPM	12時間制/24時間制の選択
0	12時間制 (午前/午後を表示)
1	24時間制

[・]AMPMビットの値を時計カウンタ動作中(RTCE = 1)に変更する場合は、RWAITビット(リアルタイム・クロック・コントロール・レジスタ1(RTCC1)のビット0) = 1にしてから書き換えてください。AMPMビットの値を変更すると、時カウント・レジスタ(HOUR)の値は設定した時間制に対応した値に変更されます。

[・]時間桁表示を表8-3に示します。

	ī		
CT2	CT1	CT0	定周期割り込み(INTRTC)の選択
0	0	0	定周期割り込み機能を使用しない
0	0	1	0.5秒に1度(秒カウントアップに同期)
0	1	0	1秒に1度(秒カウントアップと同時)
0	1	1	1分に1度 (毎分00秒)
1	0	0	1時間に1度(毎時00分00秒)
1	0	1	1日に1度(毎日00時00分00秒)
1	1	×	1月に1度(毎月1日午前00時00分00秒)

カウンタ動作中(RTCE = 1)にCT2-CT0ビットの値を変更する場合は、INTRTCを割り込みマスク・フラグ・レジスタで割り込み処理禁止にしてから書き換えてください。また、書き換え後は、RIFGフラグ、RTCIFフラグをクリアしてから割り込み処理許可にしてください。

注意 ビット4には必ず "0" を設定してください。

備考 ×: don't care

8.3.6 リアルタイム・クロック・コントロール・レジスタ1 (RTCC1)

アラーム割り込み機能、カウンタのウエイトを制御する8ビットのレジスタです。 RTCC1は、1ビット・メモリ操作命令または8ビット・メモリ操作命令で設定します。

パワーオン・リセット回路による内部リセットの発生により、00Hになります。

図8-7 リアルタイム・クロック・コントロール・レジスタ1 (RTCC1) のフォーマット (1/3)

アドレス: FFF9EH リセット時: 00H R/W

略号 7 6 5 4 3 1 0 2 RTCC1 0 RWST WALE WALIE RITE WAFG RIFG **RWAIT**

I	WALE	アラームの動作制御
	0	一致動作無効
	1	一致動作有効

カウンタ動作中(RTCE = 1)かつWALIE = 1の時にWALEビットへ設定する場合は、INTRTCを割り込みマスク・フラグ・レジスタで割り込み処理禁止にしてから書き換えてください。また、書き換え後にWAFGフラグ、RTCIFフラグをクリアしてください。アラームの各レジスタ(RTCC1レジスタのWALIEフラグ、アラーム分レジスタ(ALARMWM)、アラーム時レジスタ(ALARMWH)、アラーム曜日レジスタ(ALARMWW))を設定する場合、WALEビットを一致動作無効"0"にしてください。

WALIE	アラーム割り込み(INTRTC)機能の動作制御
0	アラーム一致による割り込みを発生しない
1	アラーム一致による割り込みを発生する

注意 RTCCT1に1ビット操作命令で書き込みを行うと、RIFGフラグ、WAFGフラグがクリアされることがあります。そのため、RTCC1への書き込みは8ビット操作命令で設定してください。書き込み時にRIFGフラグ、WAFGフラグをクリアしないようにするために、該当ビットに1(書き込みが無効)を設定してください。なお、RIFGフラグ、WAFGフラグを使用せず値が書き変わっても問題ない場合は、RTCC1に1ビット操作命令で書き込みを行っても問題ありません。

図8-7 リアルタイム・クロック・コントロール・レジスタ1 (RTCC1) のフォーマット (2/3)

アドレス: FFF9EH リセット時: 00H R/W

略号 0 7 6 5 4 3 2 1 RTCC1 WALE WALIE WAFG RIFG 0 RWST **RWAIT** RITE

RITE	補正タイミング信号割り込み(INTRTIT)機能の動作制御
0	補正タイミング信号割り込みを発生しない
1	補正タイミング信号割り込みを発生する

	WAFG	アラーム検出ステータス・フラグ						
	0	アラーム不一致						
	1	アラームの一致検出						
ア	アラームとの一致検出を示すステータス・フラグです。WALE = 1のときのみ有効となり、アラーム一致検出							

アラームとの一致検出を示すステータス・フラグです。WALE = 1のときのみ有効となり、アラーム一致検出 し、1クロック(32.768 KHz)後に"1"となります。

"0"を書き込むことでクリアされ、"1"の書き込みは無効となります。

RIFG	定周期割り込みステータス・フラグ							
0	0 定周期割り込み発生なし							
1	定周期割り込み発生あり							
定周期割り辺	定周期割り込み発生ステータス・フラグです。定周期割り込み発生により"1"となります。							
"0"を書き込	"0"を書き込むことでクリアされ,1の書き込みは無効となります。							

注意 RTCCT1に1ビット操作命令で書き込みを行うと、RIFGフラグ、WAFGフラグがクリアされることがあります。そのため、RTCC1への書き込みは8ビット操作命令で設定してください。書き込み時にRIFGフラグ、WAFGフラグをクリアしないようにするために、該当ビットに1(書き込みが無効)を設定してください。なお、RIFGフラグ、WAFGフラグを使用せず値が書き変わっても問題ない場合は、RTCC1に1ビット操作命令で書き込みを行っても問題ありません。

図8-7 リアルタイム・クロック・コントロール・レジスタ1 (RTCC1) のフォーマット (3/3)

アドレス: FFF9EH リセット時: 00H R/W

略号 7 6 5 4 3 2 1 0 RTCC1 WALE WALIE RITE WAFG RIFG 0 **RWST RWAIT**

RWST	リアルタイム・クロック2のウエイト状態フラグ
0	カウンタ動作
1	カウンタ値読み出し、書き込みモード中

RWAITビットの設定が有効であるかを示すステータス・フラグです。

カウンタ値の読み出し、書き込みは、このフラグの値が1になっていることを確認したあとで行ってください。

RWAITビットに0を設定しても、カウンタ書き込み動作中はRWSTビットは0になりません。書き込み動作完了後、0になります。

	RWAIT	リアルタイム・クロック2のウエイト制御						
ĺ	0	カウンタ動作設定						
I	1	SEC~YEARカウンタ停止設定。カウンタ値読み出し,書き込みモード。						

カウンタの動作を制御します。

カウンタ値を読み出し、書き込みを行う際は必ず"1"を書き込んでください。

カウンタ(16ビット)は動作を継続するので、1秒以内に読み出しや書き込みを終了し、0に戻してください。 アラーム割り込みを使用するときに、カウンタの読み出し/書き込みを行う場合は、RTCC0レジスタのCT2 ~CT0ビットを010B(1秒毎に定周期割り込み発生)にして、RWAIT=1からRWAIT=0までの処理を次の定 周期割り込みが発生するまでに行ってください。 RWAIT=1に設定後、カウンタ値の読み出し、書き込みが 可能(RWST=1)となるまで最大frcの1クロックの時間がかかります。 注1、注2

内部カウンタ(16ビット)のオーバフローがRWAIT = 1の時に起きた場合は、オーバフローが起きたことを保持してRWAIT = 0になったあと、カウント・アップします。

ただし、秒カウント・レジスタへの書き込みを行った場合は、オーバフローが起きたことを保持しません。

- 注1. RTCE=1に設定した後、fRTC の1クロック時間内でRWAIT=1とした場合、RWSTビットが "1" になるまで動作クロック (fRTC) の2クロック時間がかかる場合があります。
- 注2. スタンバイ (HALTモード、STOPモード、SNOOZEモード) から復帰した後、fRTC の1クロック時間内で、RWAIT=1とした場合、RWSTビットが"1"になるまでに、動作クロック (fRTC) の2クロック時間がかかる場合があります。
- 注意 RTCCT1に1ビット操作命令で書き込みを行うと、RIFGフラグ、WAFGフラグがクリアされることがあります。そのため、RTCC1への書き込みは8ビット操作命令で設定してください。書き込み時にRIFGフラグ、WAFGフラグをクリアしないようにするために、該当ビットに1(書き込みが無効)を設定してください。なお、RIFGフラグ、WAFGフラグを使用せず値が書き変わっても問題ない場合は、RTCC1に1ビット操作命令で書き込みを行っても問題ありません。
- 備考1. 定周期割り込みとアラームー致割り込みは、同一割り込み要因(INTRTC)を使用しています。この2つの割り込みを同時に使用する場合は、INTRTCが発生した時点で、定周期割り込みステータス・フラグ(RIFG)とアラーム検出ステータス・フラグ(WAFG)を確認することで、どちらの割り込みが発生したかを判断することができます。
 - 2. 秒カウント・レジスタ (SEC) へ書き込みを行うと内部カウンタ (16ビット) はクリアされます。

8.3.7 秒カウント・レジスタ (SEC)

0-59(10進) までの値を取り、秒のカウント値を示す8ビットのレジスタです。

カウンタ(16ビット)からのオーバフローによりカウント・アップする10進カウンタです。

書き込みを行った場合は、バッファに書き込まれ、最大frccの2クロック後にカウンタへ書き込まれます。また、設定する値は10進の00-59をBCDコードで設定してください。

SECレジスタは、8ビット・メモリ操作命令で設定します。

リセット信号の発生により、初期化はされません。

図8-8 秒カウント・レジスタ (SEC) のフォーマット

アドレス: FFF92H リセット時: 不定 R/W

略号	7	6	5	4	3	2	1	0
SEC	0	SEC40	SEC20	SEC10	SEC8	SEC4	SEC2	SEC1

注意 時計カウンタ動作中 (RTCE = 1) に、SECをリード/ライトする場合は、必ず8.4.3 リアルタイム・クロック2のカウンタ読み出し、8.4.4 リアルタイム・クロック2のカウンタ書き込みのフローに従って実施してください。

備考 秒カウント・レジスタ (SEC) へ書き込みを行うと内部カウンタ (16ビット) はクリアされます。

8.3.8 分カウント・レジスタ (MIN)

0-59(10進)までの値を取り、分のカウント値を示す8ビットのレジスタです。

秒カウンタからのオーバフローによりカウント・アップする10進カウンタです。

書き込みを行った場合は、バッファに書き込まれ最大frcの2クロック後に、カウンタへ書き込まれます。書き込み中に秒カウント・レジスタからのオーバフローが発生しても無視し、書き込みをした値に設定されます。また設定する値は、10進の00-59をBCDコードで設定してください。

MINレジスタは、8ビット・メモリ操作命令で設定します。

リセット信号の発生により、初期化はされません。

図8-9 分カウント・レジスタ (MIN) のフォーマット

アドレス: FFF93H リセット時: 不定 R/W

略号	7	6	5	4	3	2	1	0
MIN	0	MIN40	MIN20	MIN10	MIN8	MIN4	MIN2	MIN1

注意 時計カウンタ動作中 (RTCE = 1) に、MINをリード/ライトする場合は、必ず8.4.3 リアルタイム・クロック2のカウンタ読み出し、8.4.4 リアルタイム・クロック2のカウンタ書き込みのフローに従って実施してください。

8.3.9 時カウント・レジスタ (HOUR)

00-23または01-12, 21-32 (10進) までの値を取り、時のカウント値を示す8ビットのレジスタです。 分カウンタからのオーバフローによりカウント・アップする10進カウンタです。

書き込みを行った場合は、バッファに書き込まれ最大frcの2クロック後にカウンタへ書き込まれます。書き込み中に分カウント・レジスタからのオーバフローが発生しても無視し、書き込みをした値に設定されます。

また、リアルタイム・クロック・コントロール・レジスタ0(RTCC0)のビット3(AMPM)で設定した時間制に応じて、10進の00~23または01~12、21~32をBCDコードで設定してください。

AMPMビットの値を変更すると、HOURレジスタの値は設定した時間制に対応する値に変更されます。

HOURレジスタは、8ビット・メモリ操作命令で設定します。

リセット信号の発生により、初期化はされません。

図8-10 時カウント・レジスタ (HOUR) のフォーマット

アドレス: FFF94H リセット時: 不定 R/W

略号	7	6	5	4	3	2	1	0
HOUR	0	0	HOUR20	HOUR10	HOUR8	HOUR4	HOUR2	HOUR1

- 注意1. HOURレジスタのビット5 (HOUR20) は、AMPM = 0 (12時間制) を選択した場合、AM (0) /PM (1) を示します。
 - 2. 時計カウンタ動作中(RTCE = 1) に、HOURをリード/ライトする場合は、必ず8.4.3 リアルタイム・クロック2のカウンタ読み出し、8.4.4 リアルタイム・クロック2のカウンタ書き込みのフローに従って実施してください。

AMPMビットの設定値、および時カウント・レジスタ(HOUR)値と時間の関係を表8-3に示します。

表8-3 時間桁表示表

24時間表示(AM	IPMビット = 1)	12時間表示(AMPMビット = 0)				
時間	HOURレジスタ	時間	HOURレジスタ			
0時	00H	AM12時	12 H			
1時	01 H	AM1時	01 H			
2時	02 H	AM2時	02 H			
3時	03 H	AM3時	03 H			
4時	04 H	AM4時	04 H			
5時	05 H	AM5時	05 H			
6時	06 H	AM6時	06 H			
7時	07 H	AM7時	07 H			
8時	08 H	AM8時	08 H			
9時	09 H	AM9時	09 H			
10時	10 H	AM10時	10 H			
11時	11 H	AM11時	11 H			
12時	12 H	PM12時	32 H			
13時	13 H	PM1時	21 H			
14時	14 H	PM2時	22 H			
15時	15 H	PM3時	23 H			
16時	16 H	PM4時	24 H			
17時	17 H	PM5時	25 H			
18時	18 H	PM6時	26 H			
19時	19 H	PM7時	27 H			
20時	20 H	PM8時	28 H			
21時	21 H	PM9時	29 H			
22時	22 H	PM10時	30 H			
23時	23 H	PM11時	31 H			

HOURレジスタ値は、AMPMビットが"0"のときに12時間表示、"1"のときに24時間表示となります。 12時間表示の場合は、HOURレジスタの5ビット目で午前/午後を表示し、午前(AM)のときに0に、午後(PM)のときに1となります。

8.3.10 日カウント・レジスタ (DAY)

1-31 (10進) までの値を取り、日のカウント値を示す8ビットのレジスタです。 時カウンタからのオーバフローによりカウント・アップする10進カウンタです。

カウンタは、次に示すようにカウントします。

[DAYのカウント値]

- 01~31 (1, 3, 5, 7, 8, 10, 12月)
- 01~30 (4, 6, 9, 11月)
- ・01~29 (2月 うるう年)
- •01~28(2月 通常年)

書き込みを行った場合は、バッファに書き込まれ最大frcの2クロック後にカウンタへ書き込まれます。 書き込み中に時カウント・レジスタからのオーバフローが発生しても無視し、書き込みをした値に設定 されます。また設定する値は、10進の01-31をBCDコードで設定してください。

DAYレジスタは、8ビット・メモリ操作命令で設定します。

リセット信号の発生により、初期化はされません。

図8-11 日カウント・レジスタ (DAY) のフォーマット

アドレス:FFF96H リセット時:不定 R/W

略号	7	6	5	4	3	2	1	0
DAY	0	0	DAY20	DAY10	DAY8	DAY4	DAY2	DAY1

注意 時計カウンタ動作中(RTCE = 1) に、DAYをリード/ライトする場合は、必ず8.4.3 リアルタイム・クロック2のカウンタ読み出し、8.4.4 リアルタイム・クロック2のカウンタ書き込みのフローに従って実施してください。

8.3.11 曜日カウント・レジスタ (WEEK)

0-6(10進)までの値を取り、曜日のカウント値を示す8ビットのレジスタです。

日カウンタへの桁上げ時にカウント・アップする10進カウンタです。

書き込みを行った場合は、バッファに書き込まれ最大fracの2クロック後にカウンタへ書き込まれます。また、設定する値は10進の00~06をBCDコードで設定してください。

WEEKレジスタは、8ビット・メモリ操作命令で設定します。

リセット信号の発生により、初期化はされません。

図8-12 曜日カウント・レジスタ (WEEK) のフォーマット

アドレス: FFF95H リセット時: 不定 R/W

略号	7	6	5	4	3	2	1	0
WEEK	0	0	0	0	0	WEEK4	WEEK2	WEEK1

注意1. 曜日カウント・レジスタ (WEEK) には、月カウント・レジスタ (MONTH) および日カウント・レジスタ (DAY) に対応した値が自動的に格納されるわけではありません。

リセット解除後、次のように設定してください。

曜日	WEEK
日	00H
月	01H
火	02H
水	03H
木	04H
金	05H
±	06H

2. 時計カウンタ動作中(RTCE = 1)に、WEEKをリード/ライトする場合は、必ず8. 4. 3 リアルタイム・クロック2のカウンタ読み出し、8. 4. 4 リアルタイム・クロック2のカウンタ書き込みのフローに従って実施してください。

8.3.12 月カウント・レジスタ (MONTH)

MONTHレジスタは1-12(10進) までの値を取り、月のカウント値を示す8ビットのレジスタです。

日カウンタからのオーバフローによりカウント・アップする10進カウンタです。

書き込みを行った場合は、バッファに書き込まれ最大frcの2クロック後にカウンタへ書き込まれます。 書き込み中に日カウント・レジスタからのオーバフローが発生しても無視し、書き込みをした値に設定 されます。また設定する値は、10進の01-12をBCDコードで設定してください。

MONTHレジスタは、8ビット・メモリ操作命令で設定します。

リセット信号の発生により、初期化はされません。

図8-13 月カウント・レジスタ(MONTH)のフォーマット

アドレス: FFF97H リセット時: 不定 R/W

略号	7	6	5	4	3	2	1	0
MONTH	0	0	0	MONTH10	MONTH8	MONTH4	MONTH2	MONTH1

注意 時計カウンタ動作中(RTCE = 1) に、MONTHをリード/ライトする場合は、必ず8.4.3 リアルタイム・クロック2のカウンタ読み出し、8.4.4 リアルタイム・クロック2のカウンタ書き込みのフローに従って実施してください。

8.3.13 年カウント・レジスタ (YEAR)

0-99(10進)までの値を取り、年のカウント値を示す8ビットのレジスタです。

月カウント・レジスタ (MONTH) からのオーバフローによりカウント・アップする10進カウンタです。 $00,04,08,\cdots,92,96$ がうるう年となります。

書き込みを行った場合は、バッファに書き込まれ最大frcの2クロック後にカウンタへ書き込まれます。 書き込み中に月カウント・レジスタからのオーバフローが発生しても無視し、書き込みをした値に設定 されます。また設定する値は、10進の00-99をBCDコードで設定してください。

YEARレジスタは、8ビット・メモリ操作命令で設定します。

リセット信号の発生により、初期化はされません。

図8-14 年カウント・レジスタ(YEAR)のフォーマット

アドレス:FFF98H リセット時:不定 R/W

略号	7	6	5	4	3	2	1	0
YEAR	YEAR80	YEAR40	YEAR20	YEAR10	YEAR8	YEAR4	YEAR2	YEAR1

注意 時計カウンタ動作中 (RTCE = 1) に、YEARをリード/ライトする場合は、必ず8.4.3 リアルタイム・クロック2のカウンタ読み出し、8.4.4 リアルタイム・クロック2のカウンタ書き込みのフローに従って実施してください。

8.3.14 時計誤差補正レジスタ (SUBCUD)

時計誤差補正レジスタ(SUBCUD)は、カウンタの値を毎秒ごとに補正することにより、時計の進みや遅れを最小分解能0.96 ppm精度で補正することができるレジスタです。

SUBCUDのF8-F0は9bitの固定小数点形式(2の補数形式)レジスタです。詳細は表8-5 時計誤差補正値を参照してください。

SUBCUDレジスタは、16ビット・メモリ操作命令で設定します。

パワーオン・リセット回路による内部リセットの発生により、0020Hになります。

図8-15 時計誤差補正レジスタ (SUBCUD) のフォーマット

アドレス: F0310H リセット時: 0020H R/W

略号	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
SUBCUD	F15	0	0	0	0	0	0	F8	F7	F6	F5	F4	F3	F2	F1	F0

F15	時計誤差補正許可
0	時計誤差補正停止
1	時計誤差補正許可

時計誤差補正レジスタ(SUBCUD)による水晶振動子の発振周波数偏差の補正可能範囲を表8-4に示します。

表8-4 水晶振動子の発振周波数偏差の補正可能範囲

項目	値						
補正可能範囲	−274.6 ppm ~ +212.6 ppm						
最大量子化誤差	±0.48 ppm						
最小分解能	0.96 ppm						

SUBCUD										ターゲット補正値		
F15	F8	F7	F6	F5	F4	F3	F2	F1	F0			
1	1	0	0	0	0	0	0	0	0	-274.6 ppm		
	1	0	0	0	0	0	0	0	1	-273.7 ppm		
	1	0	0	0	0	0	0	1	0	-272.7 ppm		
	-	-	-	•	-	-	-	-	•	•		
				-				-	-	•		
	•	•	•	•	•	•	•	•	•	•		
	1	1	1	1	1	1	1	0	1	-33.3 ppm		
	1	1	1	1	1	1	1	1	0	-32.4 ppm		
	1	1	1	1	1	1	1	1	1	-31.4 ppm		
	0	0	0	0	0	0	0	0	0	−30.5 ppm		
	0	0	0	0	0	0	0	0	1	-29.6 ppm		
	0	0	0	0	0	0	0	1	0	-28.6 ppm		
				-				-	-	•		
	-	-	-	-	-	-	•	-	-	•		
	•	•	•	•	•	•	•	•	•	•		
	0	0	0	0	1	1	1	1	1	−0.95 ppm		
	0	0	0	1	0	0	0	0	0	0 ppm		
	0	0	0	1	0	0	0	0	1	0.95 ppm		
	-	-	-	-	-	-	-	-	-	•		
	•	•	•	•	•	•	•	•	-	•		
	•	•	•	•	•	•	•	•	•	•		
	0	1	1	1	1	1	1	0	1	210.7 ppm		
	0	1	1	1	1	1	1	1	0	211.7 ppm		
	0	1	1	1	1	1	1	1	1	212.6 ppm		
0	×	×	×	×	×	×	×	×	×	時計誤差補正停止		

表8-5 時計誤差補正値

SUBCUDレジスタのF8-F0値は、ターゲット補正値から次の計算式で算出してください。

注意 ターゲット補正値とは、水晶振動子の発振周波数偏差(単位は[ppm])を示します。ターゲット 補正値の算出方法については、8.4.8 リアルタイム・クロック2の時計誤差補正例を参照して ください。

例1. ターゲット補正値 = 18.3 [ppm]の場合

SUBCUD[8:0] = $(18.3 \times 2^{15} / 10^6)$ 2の補数(9bit固定小数点形式) + 0001.00000B = (0.59375) 2の補数(9bit固定小数点形式) + 0001.00000B = 0000.10011B + 0001.00000B = 0001.10011B 例2. ターゲット補正値 = -18.3 [ppm]の場合

SUBCUD[8:0] = $(-18.3 \times 2^{15} / 10^6)$ 2の補数(9bit固定小数点形式) + 0001.00000B = (-0.59965) 2の補数(9bit固定小数点形式) + 0001.00000B = 1111.01101B + 0001.00000B = 0000.01101B



8.3.15 アラーム分レジスタ (ALARMWM)

アラームの分を設定するレジスタです。

ALARMWMレジスタは、8ビット・メモリ操作命令で設定します。

リセット信号の発生により、初期化はされません。

図8-16 アラーム分レジスタ(ALARMWM)のフォーマット

アドレス: FFF9AH リセット時: 不定 R/W

略 号 -	7	6	5	4	3	2	1	0
ALARMWM	0	WM40	WM20	WM10	WM8	WM4	WM2	WM1

注意 注意設定する値は、10進の00~59をBCDコードで設定してください。範囲外の値を設定した場合、アラームが検出されません。

8.3.16 アラーム時レジスタ (ALARMWH)

アラームの時を設定するレジスタです。

ALARMWHレジスタは、8ビット・メモリ操作命令で設定します。

リセット信号の発生により、初期化はされません。

図8-17 アラーム時レジスタ (ALARMWH) のフォーマット

アドレス:FFF9BH リセット時:不定 R/W

略号	7	6	5	4	3	2	1	0	_
ALARMWH	0	0	WH20	WH10	WH8	WH4	WH2	WH1	ĺ

- 注意1. 注意設定する値は10進の00~23または01~12, 21~32をBCDコードで設定してください。範囲外の値を設定した場合、アラームが検出されません。
 - 2. ALARMWHレジスタのビット5 (WH20) は, AMPM = 0 (12時間制)を選択した場合, AM (0) / PM (1) を示します。

8.3.17 アラーム曜日レジスタ (ALARMWW)

アラームの曜日を設定するレジスタです。

ALARMWWレジスタは、8ビット・メモリ操作命令で設定します。

リセット信号の発生により、初期化はされません。

図8-18 アラーム曜日レジスタ(ALARMWW)のフォーマット

アドレス:FFF9CH リセット時:不定 R/W

略号	7	6	5	4	3	2	1	0
ALARMWW	0	WW6	WW5	WW4	WW3	WW2	WW1	WW0

表8-6にアラーム時刻の設定例を示します。


表8-6 アラーム時刻の設定例

アラーム	ム設定時刻	曜日						12時間表示				24時間表示				
		日	月	火	水	木	金	±	10	1	10	1	10	1	10	1
									時	時	分	分	時	時	分	分
		W	W	W	W	W	W	W								
		W	W	W	W	W	W	W								
		0	1	2	3	4	5	6								
毎日	午前0時00分	1	1	1	1	1	1	1	1	2	0	0	0	0	0	0
毎日	午前1時30分	1	1	1	1	1	1	1	0	1	3	0	0	1	3	0
毎日	午前11時59分	1	1	1	1	1	1	1	1	1	5	9	1	1	5	9
月~金	午後0時00分	0	1	1	1	1	1	0	3	2	0	0	1	2	0	0
日曜	午後1時30分	1	0	0	0	0	0	0	2	1	3	0	1	3	3	0
月水金	午後11時59分	0	1	0	1	0	1	0	3	1	5	9	2	3	5	9

8.4 リアルタイム・クロック2の動作

8.4.1 リアルタイム・クロック2の動作開始

図8-19 リアルタイム・クロック2の動作開始手順



- 注1. RTCレジスタへのアクセス時以外は、時計カウント誤書き込みを防止するためにRTCWEN = 0に設定してください。
 - 2. カウント・クロック(frc)が発振安定状態において、最初にRTCWEN = 1の設定を行ってください。
 - 3. 時計誤差補正する必要がある場合のみ。補正値の算出方法は、8.4.8 リアルタイム・クロック2の時計誤差補正例を参照してください。
 - 4. RTCE = 1のあとにINTRTC = 1を待たずにHALT/STOPモードへ移行する場合は, 8.4.2 動作開始後の HALT/STOPモードへの移行の手順を確認してください。


8.4.2 動作開始後のHALT/STOPモードへの移行

RTCE = 1に設定直後にSTOPモードへ移行する場合は、次のどちらかの処理をしてください。

ただし、RTCE = 1に設定後、1回目INTRTC割り込みの発生以降にSTOPモードへ移行する場合は、これらの処理は必要ありません。

- (1) RTCE = 1に設定してから、カウント・クロック(frc)の2クロック分以上経過後にHALT/STOPモードへ移行する(図8-20 例1参照)。
- (2) RTCE = 1に設定後、RWAIT = 1に設定し、RWSTビットが1になるのをポーリングで確認する。それから、RWAIT = 0に設定し、RWSTビットが0になったのを再度ポーリングで確認後にHALT/STOPモードへ移行する(図8-20 例2参照)。

図8-20 RTCE = 1に設定後のHALT/STOPモードへの移行手順



8.4.3 リアルタイム・クロック2のカウンタ読み出し

カウンタ動作時(RTCE = 1)のカウンタの読み出しは、最初にRWAIT = 1にしてから行ってください。 カウンタの読み出し終了後は、RWAIT = 0にしてください。




図8-21 リアルタイム・クロック2の読み出し手順

- 注1. カウンタ停止(RTCE = 0) 時はRWST = 1になりません。
 - 2. STOPモードに移行する前には、必ずRWST = 0であることを確認してください。
- 注意 RWAIT = 1 からRWAIT = 0とするまでの処理を1秒以内で行ってください。 アラーム割り込みを使用するときに、カウンタ読み出しを行う場合は、RTCC0レジスタのCT2~CT0 ビットを010B(1秒毎に定周期割り込み発生)にして、RWAIT = 1からRWAIT = 0までの処理を次の 定周期割り込みが発生するまでに行ってください。
- 備考 SEC, MIN, HOUR, WEEK, DAY, MONTH, YEARの読み出しの順番に制限はありません。また、すべてのレジスタを設定する必要はなく、一部のレジスタのみを読み出しても構いません。

8.4.4 リアルタイム・クロック2のカウンタ書き込み

カウンタ動作時(RTCE = 1)のカウンタの書き込みは、最初にRWAIT = 1にしてから行ってください。 カウンタの読み出し終了後は、RWAIT = 0にしてください。




図8-22 リアルタイム・クロック2の書き込み手順

- 注1. カウンタ停止(RTCE = 0) 時はRWST =1になりません。
 - 2. STOPモードに移行する前には、必ずRWST = 0であることを確認してください。
- 注意1. RWAIT = 1からRWAIT = 0とするまでの処理を1秒以内で行ってください。
 アラーム割り込みを使用するときに、カウンタ書き込みを行う場合は、RTCC0レジスタのCT2~
 CT0ビットを010B(1秒毎に定周期割り込み発生)にして、RWAIT = 1からRWAIT = 0までの処理
 を次の定周期割り込みが発生するまでに行ってください。
 - 2. カウンタ動作中(RTCE = 1) にSEC, MIN, HOUR, WEEK, DAY, MONTH, YEARレジスタを書き換える場合は、INTRTCを割り込みマスク・フラグ・レジスタで割り込み処理禁止にしてから書き換えてください。また、書き換え後にWAFGフラグ、RIFGフラグ、RTCIFフラグをクリアしてください。
- 備考 SEC, MIN, HOUR, WEEK, DAY, MONTH, YEARの読み出しの順番に制限はありません。また、すべてのレジスタを設定する必要はなく、一部のレジスタのみを読み出しても構いません。

8.4.5 リアルタイム・クロック2のアラーム設定

アラーム時刻設定は、最初にWALE = 0 (アラーム動作無効)にしてから行ってください。




図8-23 アラーム設定手順

- 備考1. ALARMWM, ALARMWH, ALARMWWの書き込みの順番に制限はありません。
 - 2. 定周期割り込みとアラーム一致割り込みは、同一割り込み要因(INTRTC)を使用しています。この2つの割り込みを同時に使用する場合は、INTRTCが発生した時点で、定周期割り込みステータス・フラグ(RIFG)とアラーム検出ステータス・フラグ(WAFG)を確認することで、どちらの割り込みが発生したかを判断することができます。

8.4.6 リアルタイム・クロック2の1 Hz出力

RTCWEN = 0

RTC1HZ端子より出力開始



図8-24 1 Hz出力の設定手順

注意 高精度1 Hzの端子出力を使用する場合は、高速オンチップ・オシレータ・クロック(fin)に24 MHz を選択かつ、高速オンチップ・オシレータを動作(HIOSTOP = 0)させてください。CPUクロック に選択する必要はありません。

レジスタへのライト不可


8.4.7 時計誤差補正レジスタの設定手順

時計誤差補正レジスタ(SUBCUD)を設定する場合は、次のどちらかの処理を行ってください。


時計レジスタへの誤書き込みを防止するため、SUBCUDレジスタの書き換えは(2)FMCENによるライト許可を推奨します。

時計誤差補正レジスタ(SUBCUD)の書き換えと補正タイミングとが競合した場合、RTCの補正が正常に行われない場合があります。補正タイミングとSUBCUDレジスタの書き換えの競合を避けるために、SUBCUDレジスタの書き換えは、必ず補正タイミングに同期して発生する補正タイミング割り込み(INTRTIT)または定周期割り込み(INTRTC)の発生を起点にし、次の補正タイミングが発生する前(約0.5秒以内)に完了させてください。

- ★ 高精度1Hz出力を使用時に時計誤差補正レジスタ (SUBCUD) を書き換える場合は、補正タイミング割り込み (INTRTIT) または定周期割り込み (INTRTC) の発生後、カウント・クロック (f_{RTC}) の3クロック以上ウエイトした後にSUBCUDレジスタを書き換えてください。
- ★ (1) RTCWEN = 1に設定後に、時計誤差補正レジスタを設定。その後、RTCWEN = 0に設定してください。



★ (2) FMCEN = 1に設定後に、時計誤差補正レジスタを設定。その後、FMCEN = 0に設定してください。



8.4.8 リアルタイム・クロック2の時計誤差補正例

時計誤差補正レジスタ(SUBCUD)に値を設定することにより、毎秒ごとに時計の進みや遅れを最小分解能 0.96 ppm精度で補正できます。

次に、ターゲット補正値の算出方法と、ターゲット補正値から時計誤差補正レジスタのF8-F0値を算出する方法を示します。

ターゲット補正値の算出方法1

(RTC1HZ端子の出力周波数を使用する場合)

【発振周波数の測定】

各製品の発振周波数 $^{\pm}$ を、時計誤差補正レジスタ(SUBCUD)のF15が"0"(時計誤差補正停止)のときにRTC1HZ端子から通常1 Hz出力を出力して測定します。

注 RTC1HZの出力手順は、8.4.6 リアルタイム・クロック2の1 Hz出力を参照してください。

【ターゲット補正値の算出】

(RTC1HZからの出力周波数が0.9999817 Hzの場合)

発振周波数 = 32768 × 0.9999817 ≒ 32767.40 Hz

ターゲット周波数を32768Hzとすると、ターゲット補正値は、

- 備考1. 発振周波数とは、入力クロック(ferc)の値です。時計誤差補正停止時のRTC1HZ出力周波数×32768で求めることができます。
 - 2. ターゲット補正値とは、水晶振動子の発振周波数偏差(単位は [ppm]) です。
 - 3. ターゲット周波数とは、時計誤差補正を行った後の周波数です。

ターゲット補正値の算出方法2

(サブシステム・クロック周波数測定回路を使用する場合)

【発振周波数の測定】

各製品の発振周波数^注を、サブクロック周波数測定回路を使用して測定します。発振周波数は次の計算式により計算できます。

注 サブシステム・クロック周波数測定機能の動作手順は、9.4.1 基準クロックによるサブシステム・クロック周波数測定回路の設定を参照してください。

【ターゲット補正値の算出】

(周波数測定カウント・レジスタH, Lの値が9999060Dの場合)

- ・高速システム・クロック周波数(fmx)= 10 MHz
- ・周波数測定コントロール・レジスタのFMDIV2-FMDIV0 = 111B (動作トリガ分周比 = 2¹⁵)

のとき、発振周波数は、

発振周波数 =
$$f_{MX}$$
周波数 $[Hz]$ ×動作トリガ分周比 ÷ $(FMCRH, FMCRL)$ 値 = 10 × 10^6 × 2^{15} ÷ $9999060D$ = 32771.0804816 Hz

ターゲット周波数を32768Hzとすると、ターゲット補正値は、

- 備考1. 動作トリガ分周比とは、周波数測定コントロール・レジスタのFMDIV2-FMDIV0で設定するfsubの分 周比です。FMDIV2-FMDIV0 = 000B時、動作トリガ分周比は2⁸、FMDIV2-FMDIV0 = 111B時、動作 トリガ分周比は2¹⁵となります。
 - 2. ターゲット補正値とは、水晶振動子の発振周波数偏差(単位は [ppm]) です。
 - 3. ターゲット周波数とは、時計誤差補正を行った後の周波数です。

時計誤差補正レジスタ(SUBCUD)のF8-F0値の算出方法

SUBCUDレジスタのF8-F0値は、ターゲット補正値から次の計算式で算出できます。

例1. ターゲット補正値 = -18.3 [ppm]の場合

SUBCUD[8:0] =
$$(-18.3 \times 2^{15} / 10^6)$$
 2の補数(9bit固定小数点形式) + 0001.00000B
= (-0.59965) 2の補数(9bit固定小数点形式) + 0001.00000B
= 1111.01101B + 0001.00000B
= 0000.01101B

例2. ターゲット補正値 = 94.0 [ppm]の場合

SUBCUD[8:0] =
$$(94.0 \times 2^{15} / 10^6)$$
 2の補数(9bit固定小数点形式) + 0001.00000B
= $(+3.08019)$ 2の補数(9bit固定小数点形式) + 0001.00000B
= 0011.00011B + 0001.00000B
= 0100.00011B

8.4.9 高精度1 Hz出力について

時計誤差補正レジスタによる時計補正は、カウンタの値を毎0.5秒ごとに補正することにより、最小分解能0.96 ppmで補正することが可能ですが、カウンタはfrcに同期して動作しているため、カウンタのオーバーフローから生成する通常1 Hz出力の最小分解能は、1/32.768 KHz (≒ 30.5 µs = 30.5 ppm) となります。つまり、通常1 Hz出力は長期間では0.96 ppmの精度を持っていますが、一つ一つの1 Hz出力を見ると、最大で30.5 ppmの誤差を含むことになります。

それに対して、高精度1 Hz出力は時計誤差補正レジスタの補正値を使用し、fiнで補正時間をカウントすることで、一つ一つの1 Hz出力を最小分解能0.96 ppmで補正して出力することができます^注。

注 実際の高精度1 Hz出力には、finの精度や補正時間カウント時の量子化誤差が含まれます。 高精度1 Hz出力を使用する場合は、高速オンチップ・オシレータ・クロック(fin)に24 MHzを選択かつ、 高速オンチップ・オシレータを動作(HIOSTOP = 0)させてください。CPUクロックに選択する必要は ありません。

第9章 サブシステム・クロック周波数測定回路

9.1 サブシステム・クロック周波数測定回路

サブシステム・クロック周波数測定回路は、基準クロックを外部から入力することで、サブシステム・クロック(fsua)の周波数測定を行うことができる機能です。

下記手法でサブシステム・クロック(fsub)の周波数測定を行うことで、温度センサを使用せずにRTCの時計誤 差補正を行うことができます。

- ・外付けの温度補償型水晶発振器(TCXO)から外部メイン・システム・クロック(fex)を基準クロックとして入力
- ・温度特性が良好なATカット型振動子をX1, X2に接続することにより、X1発振クロック(fx)を基準クロックとする

注意 サブシステム・クロック周波数測定回路は、動作クロックにサブシステム・クロック(fsub = 32.768 kHz)を選択時(OSMCレジスタのWUTMMCK0 = "0" 選択時)のみ使用できます。

9.2 サブシステム・クロック周波数測定回路の構成


サブシステム・クロック周波数測定回路は、次のハードウエアで構成されています。

項目構成カウンタカウンタ (32ビット)制御レジスタ周辺イネーブル・レジスタ1 (PER1)サブシステム・クロック供給モード制御レジスタ (OSMC)周波数測定カウント・レジスタL (FMCRL)周波数測定カウント・レジスタH (FMCRH)周波数測定コントロール・レジスタ (FMCTL)

表9-1 サブシステム・クロック周波数測定回路の構成

図9-1にサブシステム・クロック周波数測定回路のブロック図を示します。

図9-1 サブシステム・クロック周波数測定回路のブロック図



9.3 サブシステム・クロック周波数測定回路を制御するレジスタ

サブシステム・クロック周波数測定回路は、次のレジスタで制御します。

- ・周辺イネーブル・レジスタ1 (PER1)
- ・サブシステム・クロック供給モード制御レジスタ (OSMC)
- ・周波数測定カウント・レジスタL(FMCRL)
- ・周波数測定カウント・レジスタH(FMCRH)
- ・周波数測定コントロール・レジスタ(FMCTL)

9.3.1 周辺イネーブル・レジスタ1 (PER1)

PER1レジスタは、サブシステム・クロック周波数測定回路で使用するレジスタへのクロック供給許可/禁止を設定するレジスタです。使用しないハードウエアへはクロック供給も停止させることで、低消費電力化とノイズ低減をはかります。

ビット6 (FMCEN) を1に設定することで、サブシステム・クロック周波数測定回路を制御するレジスタおよび、リアルタイム・クロック2を制御するレジスタのうち、時計誤差補正レジスタ (SUBCUD) を設定可能になります。

PER1レジスタは、1ビット・メモリ操作命令または8ビット・メモリ操作命令で設定します。 リセット信号の発生により、00Hになります。

図9-2 周辺イネーブル・レジスタ1 (PER1) のフォーマット

アドレス: F00/AH		リセット時:00H		N				
略号	7	6	5	4	3	2	1	0
PER1	TMKAEN	FMCEN	CMPEN	OSDCEN	DTCEN	0	0	DSADCEN

FMCEN	サブシステム・クロック周波数測定回路の入力クロック供給の制御
0	入力クロック供給停止
	・サブシステム・クロック周波数測定回路で使用するSFRへのライト不可
	・リアルタイム・クロック2で使用するSUBCUDレジスタへのライト不可
	・サブシステム・クロック周波数測定回路はリセット状態
1	入力クロック供給
	・サブシステム・クロック周波数測定回路で使用するSFRへのリード/ライト可
	・リアルタイム・クロック2で使用するSUBCUDレジスタへのリード/ライト可

- 注意1. 時計誤差補正レジスタ(SUBCUD)は、周辺イネーブル・レジスタ0(PER0)のRTCWEN = 1または、周辺イネーブル・レジスタ1(PER1)のFMCEN = 1のどちらかを設定すること でリード/ライトが可能となります。
 - 2. ビット1,2には必ず"0"を設定してください。

9.3.2 サブシステム・クロック供給モード制御レジスタ (OSMC)

OSMCレジスタは、不要なクロック機能を停止させることにより、低消費電力化することを目的としたレジスタです。

RTCLPCビットを1に設定すると、STOPモード時およびサブシステム・クロックでCPU動作中のHALTモード時に、リアルタイム・クロック2、12ビット・インターバル・タイマ、クロック出力/ブザー出力制御回路、LCDコントローラ/ドライバ、8ビット・インターバル・タイマ、発振停止検出回路以外の周辺機能へのクロック供給を停止するので、消費電力を低減することが可能です。

また、OSMCレジスタではリアルタイム・クロック2、12ビット・インターバル・タイマ、クロック出力/ブザー出力制御回路、LCDコントローラ/ドライバ、8ビット・インターバル・タイマ、サブシステム・クロック周波数測定回路の動作クロックを選択できます。

OSMCレジスタは、8ビット・メモリ操作命令で設定します。

リセット信号の発生により、00Hになります。

図9-3 サブシステム・クロック供給モード制御レジスタ(OSMC)のフォーマット

アドレス: F00F3H リセット時: 00H R/W

略号	7	6	5	4	3	2	1	0
OSMC	RTCLPC	0	0	WUTMMCK0	0	0	0	0

RTCLPC	STOPモード時およびサブシステム・クロックでCPU動作中のHALTモード時の設定
0	周辺機能へのサブシステム・クロック供給許可
	(動作許可となる周辺機能については、第24章 スタンバイ機能参照)
1	リアルタイム・クロック2,12ビット・インターバル・タイマ,クロック出力/ブザー
	出力制御回路,LCDコントローラ/ドライバ,8ビット・インターバル・タイマ,発振停
	止検出回路以外の周辺機能へのサブシステム・クロック供給停止

WUTMMCK0	リアルタイム・クロック2,	クロック出力/ブザー出力制御	サブシステム・
	12ビット・インターバル・タイマ,	回路のPCLBUZn端子の	クロック周波数
	LCDコントローラ/ドライバの	出カクロックの選択および	測定回路の動作
	動作クロックの選択	8ビット・インターバル・タイマ	
		の動作クロックの選択	
0	サブシステム・クロック(fsua)	サブシステム・クロック	許可
		(fsua) 選択許可	
1	低速オンチップ・オシレータ・	サブシステム・クロック	禁止
	クロック(f∟)	(fsua) 選択禁止	

注意1. RTCLPCビットを1に設定することで、STOPモード時およびサブシステム・クロックでCPU 動作中のHALTモード時の消費電力を低減することができます。ただし、サブシステム・クロックでCPU動作中のHALTモード時は、リアルタイム・クロック2、12ビット・インターバル・タイマ、クロック出力/ブザー出力制御回路、LCDコントローラ/ドライバ以外の周辺機能へクロックを供給できなくなります。サブシステム・クロックでCPU動作中はHALTモードに設定する前に、周辺イネーブル・レジスタ0(PER0)のビット7(RTCWEN)、周辺イネーブル・レジスタ1(PER1)のビット7(TMKAEN)は1に、PER0のビット0、2、3、PER1のビット5は0にしてください。

(注意は次ページに続きます。)



- 注意2. サブシステム・クロック発振中は、サブシステム・クロックのみ選択できます (WUTMMCK0 = 0) 。
 - 3. WUTMMCK0を"1"に設定すると低速オンチップ・オシレータ・クロックが発振します。
 - 4. WUTMMCK0を"1"に設定した場合、リアルタイム・クロック2の定周期割り込み機能のみ 使用できます。年、月、曜日、日、時、分、秒のカウントおよび1 Hz出力機能は使用できません。

定周期割り込み間隔は、定周期(RTCCOレジスタで選択した値)×fsub/filで算出されます。



9.3.3 周波数測定カウント・レジスタL (FMCRL)

周波数測定回路内の周波数測定カウント・レジスタ (FMCR) の下位16ビットを表します。

FMCRLレジスタは、16ビット・メモリ操作命令で読み出せます。

リセット信号の発生により、FMCRLレジスタは0000Hになります。

図9-4 周波数測定カウント・レジスタL(FMCRL)のフォーマット

アドレス: F0312H リセット時: 0000H R

略号	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
FMCRL																

注意1. FMS = 1のとき、FMCRLの値をリードしないでください。

2. 周波数測定完了割り込み発生後、FMCRLの値をリードしてください。

9.3.4 周波数測定カウント・レジスタH (FMCRH)

周波数測定回路内の周波数測定カウント・レジスタFMCRの上位16ビットを表します。

FMCRHレジスタは、16ビット・メモリ操作命令で読み出せます。

リセット信号の発生により、FMCRLレジスタは0000Hになります。

図9-5 周波数測定カウント・レジスタH(FMCRH)のフォーマット


アドレス: F0314H リセット時: 0000H R

略号	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
FMCRH																

注意1. FMS = 1のとき、FMCRHの値をリードしないでください。

2. 周波数測定完了割り込み発生後、FMCRHの値をリードしてください。

図9-6 周波数測定カウント・レジスタFMCR (FMCRH, FMCRL)



9.3.5 周波数測定コントロール・レジスタ (FMCTL)

FMCTLレジスタは、サブシステム・クロック周波数測定回路の動作を設定するレジスタです。周波数測定動作開始、周波数測定期間の設定を行います。

FMCTLレジスタは、1ビット・メモリ操作命令または8ビット・メモリ操作命令で設定します。 リセット信号の発生により、FMCTLレジスタは00Hになります。

図9-7 周波数測定コントロール・レジスタ(FMCTL)のフォーマット

アドレス: F0316H リセット時: 00H R/W

略号	7	6	5	4	3	2	1	0
FMCTL	FMS	0	0	0	0	FMDIV2	FMDIV1	FMDIV0

FMS	周波数測定回路動作許可	R/W
0	周波数測定回路停止	R/W
1	周波数測定回路動作	
	動作クロックの立ち上がりによってカウントを開始し、次の動作クロックの立ち	
	下がりによりカウントを停止します。	

FMDIV2	FMDIV1	FMDIV0	周波数測定期間設定	R/W
0	0	0	2 ⁸ / fsuB (7.8125 ms)	R/W
0	0	1	2 ⁹ / f _{SUB} (15.625 ms)	
0	1	0	2 ¹⁰ / fsuB (31.25 ms)	
0	1	1	2 ¹¹ / fsuB (62.5 ms)	
1	0	0	2 ¹² / fsub (0.125 s)	
1	0	1	2^{13} / fsub (0.25 s)	
1	1	0	2 ¹⁴ / fsub (0.5 s)	
1	1	1	2 ¹⁵ / fsub (1 s)	

注意 FMS = 1のとき、FMDIV2-FMDIV0ビットの設定を変更しないでください。

備考 周波数測定分解能は下記の計算式により算出できます。


- ・周波数測定分解能 = 10⁶/(周波数測定期間 [s] × 基準クロック周波数 (fmx) [Hz]) [ppm]
 - 例1) FMDIV2-FMDIV0 = 000B, fmx = 20 MHzのとき, 測定分解能 = 6.4 ppm
- 例2) FMDIV2-FMDIV0 = 111B, f_{MX} = 1 MHzのとき, 測定分解能 = 1 ppm

9.4 サブシステム・クロック周波数測定回路の動作

9.4.1 基準クロックによるサブシステム・クロック周波数測定回路の設定

サブシステム・クロック周波数測定回路の設定は、最初にFMS = 0にしてから行ってください。

図9-8 基準クロックによるサブシステム・クロック周波数測定回路の設定手順



注意 周波数測定カウント・レジスタ (L/H) 読み出し後は必ず、FMCEN = 0に設定してください。

fsub発振周波数は次の計算式により算出できます。

例えば, 下記の条件にて周波数測定を行い,

• カウントクロック周波数 : fmx = 10 MHz

周波数測定期間設定レジスタ : FMDIV2-FMDIV0 = 111B (動作トリガ分周比: 2¹⁵)

測定結果が下記であった場合

• 周波数測定カウント・レジスタ : FMCR = 10000160 D

fsua発振周波数は次の値になる。

fsuB発振周波数 =
$$\frac{(10 \times 10^6) \times 2^{15}}{10000160} = 32767.47572$$
 [Hz]

9.4.2 サブシステム・クロック周波数測定回路の動作タイミング

サブシステム・クロック周波数測定回路の動作は、図9-9のようなタイミングとなります。

周波数測定回路動作許可ビット(FMS)を"1"に設定後、周波数測定期間設定ビット(FMDIV2-FMDIV0)で設定したカウント開始トリガによってカウントを開始し、次のトリガでカウントを停止します。カウント停止後は、カウント値を保持し、周波数測定回路動作許可ビット(FMS)が"0"にリセットされます。周波数測定回路の動作が終了し、周波数測定カウント・レジスタ(L/H)読み出し後は、必ず周辺イネーブル・レジスタ1のビット6(FMCEN)を"0"に設定してください。また、fsubの1クロック分割り込みを発生します。




図9-9 サブシステム・クロック周波数測定回路の動作タイミング

第10章 12ビット・インターバル・タイマ

10.1 12ビット・インターバル・タイマの機能

あらかじめ設定した任意の時間間隔で割り込み(INTIT)を発生します。STOPモードからのウエイク・アップや、A/DコンバータのSNOOZEモードのトリガに使えます。

10.2 12ビット・インターバル・タイマの構成

12ビット・インターバル・タイマは、次のハードウエアで構成されています。

 項目
 構成

 カウンタ
 12ビット・カウンタ


 制御レジスタ
 周辺イネーブル・レジスタ1 (PER1)

 サブシステム・クロック供給モード制御レジスタ (OSMC)

 12ビット・インターバル・タイマ・コントロール・レジスタ (ITMC)

表10-1 12ビット・インターバル・タイマの構成

図10-1 12ビット・インターバル・タイマのブロック図



10.3 12ビット・インターバル・タイマを制御するレジスタ

12ビット・インターバル・タイマは、次のレジスタで制御します。

- ・周辺イネーブル・レジスタ1 (PER1)
- ・サブシステム・クロック供給モード制御レジスタ(OSMC)
- ・12ビット・インターバル・タイマ・コントロール・レジスタ(ITMC)

10.3.1 周辺イネーブル・レジスタ1 (PER1)

PER1レジスタは、各周辺ハードウエアへのクロック供給許可/禁止を設定するレジスタです。使用しないハードウエアへはクロック供給も停止させることで、低消費電力化とノイズ低減をはかります。

12ビット・インターバル・タイマを使用するときは、必ずビット7(TMKAEN)を1に設定してください。 PER1レジスタは、1ビット・メモリ操作命令または8ビット・メモリ操作命令で設定します。 リセット信号の発生により、00Hになります。

図10-2 周辺イネーブル・レジスタ1 (PER1) のフォーマット

アドレス: F007AH リセット時:00H R/W 略号 7 6 5 3 0 4 OSDCEN **DSADCEN** PER1 **TMKAEN FMCEN CMPEN DTCEN** 0 0

TMKAEN	12ビット・インターバル・タイマの入力クロック供給の制御
0	入力クロック供給停止
	・12ビット・インターバル・タイマで使用するSFRへのライト不可
	・12ビット・インターバル・タイマはリセット状態
1	入力クロック供給
	・12ビット・インターバル・タイマで使用するSFRへのリード/ライト可

- 注意1. 12ビット・インターバル・タイマを使用する際には、カウント・クロックが発振安定した 状態で、必ず最初にTMKAEN = 1の設定を行ってください。TMKAEN = 0の場合は、12ビット・インターバル・タイマの制御レジスタへの書き込みは無視され、読み出し値もすべて 初期値となります。(サブシステム・クロック供給モード制御レジスタ(OSMC)は除く)
 - 2. サブシステム・クロック供給モード制御レジスタ(OSMC)のRTCLPC = 1に設定することにより、STOPモード時およびサブシステム・クロック時HALTモードで、リアルタイム・クロック2、12ビット・インターバル・タイマ、クロック出力/ブザー出力制御回路、LCDコントローラ/ドライバ、8ビット・インターバル・タイマ、発振停止検出回路以外の周辺機能へのクロック供給を停止することが可能です。
 - 3. ビット2,1には必ず"0"を設定してください。

10.3.2 サブシステム・クロック供給モード制御レジスタ (OSMC)

OSMCレジスタは、不要なクロック機能を停止させることにより、低消費電力化することを目的としたレジスタです。

RTCLPC = 1に設定すると、STOPモード時およびサブシステム・クロックでCPU動作中のHALTモード時に、リアルタイム・クロック2、12ビット・インターバル・タイマ、クロック出力/ブザー出力制御回路、LCDコントローラ/ドライバ以外の周辺機能へのクロック供給を停止するので、消費電力を低減することが可能です。

また、OSMCレジスタではリアルタイム・クロック2、12ビット・インターバル・タイマ、クロック出力/ブザー出力制御回路、LCDコントローラ/ドライバの動作クロックを選択できます。

OSMCレジスタは、8ビット・メモリ操作命令で設定します。

リセット信号の発生により、00Hになります。

図10-3 サブシステム・クロック供給モード制御レジスタ (OSMC) のフォーマット

アドレス: F00F3H リセット時:00H R/W 略号 7 6 4 3 2 1 0 OSMC **RTCLPC** WUTMMCK0 0 0 0 0 n 0

WUTMMCK0	リアルタイム・クロック2.	クロック出力/ブザー出力制御	サブシステム・
	12ビット・インターバル・タイマ.	回路のPCLBUZn端子の	クロック周波数
	LCDコントローラ/ドライバの	出カクロックの選択および	測定回路の動作
	動作クロックの選択	8ビット・インターバル・タイマ	
		の動作クロックの選択	
0	サブシステム・クロック(fsua)	サブシステム・クロック(fsua)	許可
		選択許可	
1	低速オンチップ・オシレータ・	サブシステム・クロック (fsua)	禁止
	クロック(f∟)	選択禁止	

- 注意1. サブシステム・クロック発振中の場合は、必ずサブシステム・クロックを選択 (WUTMMCK0 ビット = 0) にしてください。
 - 2. WUTMMCK0を"1"に設定すると低速オンチップ・オシレータ・クロックが発振します。
 - 3. WUTMMCK0ビットによるサブシステム・クロックと低速オンチップ・オシレータ・クロックの切り替えは、リアルタイム・クロック2、12ビット・インターバル・タイマ、LCDコントローラ/ドライバの全ての機能が動作停止中のみ可能です。

10.3.3 12ビット・インターバル・タイマ・コントロール・レジスタ(ITMC)

12ビット・インターバル・タイマの動作停止/開始の設定とコンペア値を設定するレジスタです。 ITMCレジスタは、16ビット・メモリ操作命令で設定します。

リセット信号の発生により、OFFFHになります。

図10-4 12ビット・インターバル・タイマ・コントロール・レジスタ(ITMC)のフォーマット

アドレス:FFF90H リセット時:0FFFH R/W

 略号
 15
 14
 13
 12
 11-0

 ITMC
 RINTE
 0
 0
 0
 ITMCMP11-ITMCMP0

RINTE	12ビット・インターバル・タイマの動作制御	
0	カウンタ動作停止(カウント・クリア)	
1	カウンタ動作開始	

ITMCMP11-ITMCMP0	12ビット・インターバル・タイマのコンペア値設定
001H	「カウント・クロック周期×(ITMCMP設定値+1)」の定周期割り込みを発生し
•	ます。
FFFH	
000H	設定禁止

ITMCMP11-ITMCMP0 = 001H, FFFH設定時の割り込み周期例

- ・ITMCMP11-ITMCMP0 = 001H, カウント・クロック: fsub = 32.768 kHz時 1/32.768 [kHz]× (1+1) = 0.06103515625 [ms] ≒ 61.03 [μs]
- ・ITMCMP11-ITMCMP0 = FFFH, カウント・クロック: fsuB = 32.768 kHz時 1/32.768 [kHz] × (4095+1) = 125 [ms]
- 注意1. RINTEビットを1→0に変更する場合は、INTITを割り込みマスク・フラグ・レジスタで割り込み 処理禁止にしてから書き換えてください。再度動作開始 (0→1) する場合は、ITIFフラグをク リアしてから割り込み処理許可にしてください。
 - 2. RINTEビットのリード値は、RINTEビット設定後、カウント・クロックの1クロック後に反映されます。
 - 3. スタンバイ・モードから復帰後にRINTEビット設定して、再度スタンバイ・モードに移行する場合は、RINTEビットの書き込み値が反映されたことを確認するか、スタンバイ・モードの復帰からカウント・クロックの1クロック分の時間以上経過後に移行してください。
 - 4. ITMCMP11-ITMCMP0ビットの設定を変更する場合は、必ずRINTE = 0のときに行ってください。 ただし、RINTE = 0→1または1→0に変更するのと同時にITMCMP11-ITMCMP0ビットの設定を 変更することは可能です。

10.4 12ビット・インターバル・タイマの動作

10.4.1 12ビット・インターバル・タイマの動作タイミング


ITMCMP11-ITMCMP0ビットに設定したカウント値をインターバルとし、繰り返し割り込み要求 (INTIT) を発生する12ビット・インターバル・タイマとして動作します。

RINTEビットを1に設定すると、12ビット・カウンタがカウントを開始します。

12ビット・カウンタ値がITMCMP11-ITMCMP0ビットに設定した値と一致したとき、12ビット・カウンタの値を0にクリアしてカウントを継続すると同時に、割り込み要求信号(INTIT)を発生します。

12ビット・インターバル・タイマの基本動作を図10-5に示します。

図10-5 12ビット・インターバル・タイマ動作のタイミング (ITMCMP11-ITMCMP0 = 0FFH、カウント・クロック: fsuB = 32.768 kHz)




10. 4. 2 HALT/STOP モードから復帰後にカウンタ動作開始し、再度HALT/STOP モードへの移行

HALTモードもしくはSTOPモードから復帰後にRINTE = 1に設定し、再度HALTモード、STOPモードへ移行する場合は、RINTE = 1に設定してから、RINTEビットの書き込み値が反映されたことを確認するか、復帰からカウント・クロックの1クロック分以上経過後に移行してください。

- ・RINTE = 1に設定後、RINTEビットが1になるのをポーリングで確認後にHALTモード、STOPモードへ移行する(図10-6 例1参照)。
- ・RINTE = 1に設定してから、カウント・クロックの1クロック分以上経過後にHALTモード、STOPモード へ移行する(図10-6 例2参照)。

図10-6 RINTE = 1に設定後のHALTモード, STOPモードへの移行手順



第11章 8ビット・インターバル・タイマ

8ビット・インターバル・タイマは8ビット・タイマを2つ (チャネル0, チャネル1) 持ち、それぞれが独立して動作します。また、2つの8ビット・タイマを連結動作させることで16ビット・タイマとして動作することができます。 8ビット・インターバル・タイマは同機能を持つ8ビット・インターバル・タイマ_0,8ビット・インターバル・タイマーバル・タイマー1の2本内蔵されています。特に差異がない限り、本章では8ビット・インターバル・タイマとして説明します。

11.1 概要


8ビット・インターバル・タイマはCPUと非同期のfsubクロックで動作する8ビット・タイマです。

表11-1に8ビット・インターバル・タイマの仕様を、図11-1に8ビット・インターバル・タイマのブロック図を示します。

項目	内 容
カウント・ソース	•fsuв, fsuв/2, fsuв/4, fsuв/8, fsuв/16, fsuв/32, fsuв/64, fsuв/128
(動作クロック)	
動作モード	・8ビット・カウンタ・モード
	チャネル0,チャネル1が独立した8ビット・カウンタとして動作するモード
	・16ビット・カウンタ・モード
	チャネル0,チャネル1を連結して16ビット・カウンタとして動作するモード
割り込み	・カウンタがコンペア値と一致したとき出力

表11-1 8ビット・インターバル・タイマの仕様

図11-1 8ビット・インターバル・タイマのブロック図



TSTARTni (i = 0, 1), TCSMDn, TCLKENn: TRTCRnレジスタのピット TCKni [2:0]: TRTMDnレジスタのピット m = 2, 4, 8, 16, 32, 64, 128 n = 0, 1

11.2 入出力端子

8ビット・インターバル・タイマは入出力端子を持ちません。

11.3 レジスタの説明

表11-2に8ビット・インターバル・タイマのレジスター覧を示します。

表11-2 レジスター覧

項目	構成
制御レジスタ	8ビット・インターバル・タイマ・カウンタ・レジスタ00(TRT00) ^{注1}
	8ビット・インターバル・タイマ・カウンタ・レジスタ01(TRT01) ^{注1}
	8ビット・インターバル・タイマ・カウンタ・レジスタ0(TRT0) ^{注2}
	8ビット・インターバル・タイマ・コンペア・レジスタ00(TRTCMP00) ^{注1}
	8ビット・インターバル・タイマ・コンペア・レジスタ01(TRTCMP01) ^{注1}
	8ビット・インターバル・タイマ・コンペア・レジスタ0(TRTCMP0) ^{注2}
	8ビット・インターバル・タイマ制御レジスタ0(TRTCR0)
	8ビット・インターバル・タイマ分周レジスタ0(TRTMD0)
	8ビット・インターバル・タイマ・カウンタ・レジスタ10(TRT10) ^{注1}
	8ビット・インターバル・タイマ・カウンタ・レジスタ11(TRT11) ^{注1}
	8ビット・インターバル・タイマ・カウンタ・レジスタ1(TRT1) ^{注2}
	8ビット・インターバル・タイマ・コンペア・レジスタ10(TRTCMP10) ^{注1}
	8ビット・インターバル・タイマ・コンペア・レジスタ11(TRTCMP11) ^{注1}
	8ビット・インターバル・タイマ・コンペア・レジスタ1(TRTCMP1) ^{注2}
	8ビット・インターバル・タイマ制御レジスタ1(TRTCR1)
	8ビット・インターバル・タイマ分周レジスタ1(TRTMD1)

- 注1. TRTCRnレジスタのTCSMDnビット = 0のときのみアクセス可能です。
 - 2. TRTCRnレジスタのTCSMDnビット = 1のときのみアクセス可能です。

備考 n = 0, 1

11. 3. 1 8ビット・インターバル・タイマ・カウンタ・レジスタni(TRTni) (n = 0, 1, i = 0, 1)

8ビット・インターバル・タイマのカウント・レジスタです。カウント・クロックによりカウント・アップするカウンタです。

TRTniレジスタは、8ビット・メモリ操作命令で設定します。

リセット信号の発生により、00Hになります。

図11-2 8ビット・インターバル・タイマ・カウンタ・レジスタni (TRTni) のフォーマット

アドレス: F0540H (TRT00), F0541H (TRT01), F0548H (TRT10), F0549H (TRT11) リセット時: 00H R^{注1, 2}

 略号
 7
 6
 5
 4
 3
 2
 1
 0

 TRTni

- 注1. TRTniレジスタはコンペア・レジスタTRTCMPniに書き込みアクセス後、カウント・クロックで2サイクル後00Hになります。詳細は「11.4.4 コンペア・レジスタ値の反映タイミング」を参照してください。
 - 2. 8ビット・インターバル・タイマ制御レジスタn (TRTCRn) のモード選択ビット (TCSMDn) が0の場合のみアクセスが可能になります。

11. 3. 2 8ビット・インターバル・タイマ・カウンタ・レジスタn(TRTn) (n = 0, 1)

8ビット・インターバル・タイマを16ビット・インターバル・タイマ・モードで使用する場合の16ビットのカウント・レジスタです。

TRTnレジスタは、16ビット・メモリ操作命令で設定します。

リセット信号の発生により、0000Hになります。

図11-3 8ビット・インターバル・タイマ・カウンタ・レジスタn(TRTn)のフォーマット

アドレス: F0540H (TRT0), F0548H (TRT1) リセット時: 0000H R^{注1, 2}

F0541H (TRT01)

F0549H (TRT11) F0548H (TRT10) 略号 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 TRTn

注1. TRTnレジスタはコンペア・レジスタTRTCMPnに書き込みアクセス後、カウント・クロックで2サイクル後に0000Hになります。詳細は「11.4.4 コンペア・レジスタ値の反映タイミング」を参照してください。

F0540H (TRT00)

2. 8ビット・インターバル・タイマ制御レジスタn (TRTCRn) のモード選択ビット (TCSMDn) が1の場合のみアクセスが可能になります。

11. 3. 3 8ビット・インターバル・タイマ・コンペア・レジスタni(TRTCMPni) (n = 0, 1, i = 0, 1)

8ビット・インターバル・タイマのコンペア値レジスタです。

TRTCMPniレジスタは、8ビット・メモリ操作命令で設定します。

リセット信号の発生により、FFHになります。

設定範囲は01H~FFH^{注1}です。

TRTn0, TRTn1レジスタ(カウンタ)との比較値を格納します。

ライト・アクセスによりカウント値(TRT0, TRT1)を00Hにクリアします。

コンペア値の書き換えタイミングは、「11.4.4 コンペア・レジスタ値の反映タイミング」を参照してください。

図11-4 8ビット・インターバル・タイマ・コンペア・レジスタni(TRTCMPni)のフォーマット

アドレス: F0350H (TRTCMP00), F0351H (TRTCMP01), リセット時: FFH R/W^{注2} F0358H (TRTCMP10), F0359H (TRTCMP11)

略号 7 6 5 4 3 2 1 0 TRTCMPni

- 注1. TRTCMPniレジスタの00H設定は禁止です。
 - 2. 8ビット・インターバル・タイマ制御レジスタn (TRTCRn) のモード選択ビット (TCSMDn) が0の場合のみアクセスが可能になります。

11. 3. 4 8ビット・インターバル・タイマ・コンペア・レジスタn(TRTCMPn) (n = 0, 1)

8ビット・インターバル・タイマを16ビット・インターバル・タイマ・モードで使用する場合のコンペア値レジスタです。

TRTCMPnレジスタは、16ビット・メモリ操作命令で設定します。

リセット信号の発生により、FFFFHになります。

設定範囲は0001H~FFFFH^{注1}です。

TRTnレジスタ(カウンタ)との比較値を格納します。

ライト・アクセスによりカウント値(TRTn)を0000Hにクリアします。

コンペア値の書き換えタイミングは、「11.4.4 コンペア・レジスタ値の反映タイミング」を参照してください。

図11-5 8ビット・インターバル・タイマ・コンペア・レジスタn(TRTCMPn)のフォーマット

アドレス: F0350H (TRTCMP0), F0358H (TRTCMP1) リセット時: FFFFH R/W^{注2}

F0351H (TRTCMP01) F0350H (TRTCMP00) F0359H (TRTCMP11) F0358H (TRTCMP10) F0354H (TRT

- 注1. TRTCMPnレジスタの0000H設定は禁止です。
 - 2. 8ビット・インターバル・タイマ制御レジスタn (TRTCRn) のモード選択ビット (TCSMDn) が1の場合のみアクセスが可能になります。

11. 3. 5 8ビット・インターバル・タイマ制御レジスタn(TRTCRn)(n = 0, 1)

8ビット・インターバル・タイマのカウント停止/開始の設定と8ビット・カウンタ/16ビット・カウンタ動作の切替えを設定するレジスタです。

TRTCRnレジスタは、1ビット・メモリ操作命令または8ビット・メモリ操作命令で設定します。 リセット信号の発生により、00Hになります。

図11-6 8ビット・インターバル・タイマ制御レジスタn(TRTCRn)のフォーマット

アドレス: F0352H (TRTCR0), F035AH (TRTCR1) リセット時: 00H R/W^{注3}

 略号
 7
 6
 5
 4
 3
 2
 1
 0

 TRTCRn
 TCSMDn
 0
 0
 TCLKENn
 0
 TSTARTn1
 0
 TSTARTn0

TCSMDn	モード選択
0	8ビット・カウンタとして動作
1	16ビット・カウンタとして動作(チャネル0、チャネル1を連結)
詳細は「11	.4 動作説明」を参照

TCLKENn	8ビット・インターバル・タイマ・クロック許可 ^{注1}
0	クロック停止
1	クロック供給

TSTARTn1	8ビット・インターバル・タイマ1カウント開始 ^{注1, 2}
0	カウント停止
1	カウント開始

8ビット・インターバル・タイマ・モードでは、TSTARTn1ビットに1を書くことによりTRTn1がカウントを開始し、0を書くことによりカウントを停止します。

16ビット・インターバル・タイマ・モードでは、未使用のため無効になります。詳細は「11.4 動作説明」を参照。

TSTARTn0	8ビット・インターバル・タイマ0カウント開始 ^{注1, 2}
0	カウント停止
1	カウント開始

8ビット・インターバル・タイマ・モードでは、TSTARTn0ビットに1を書くことによりTRTn0がカウントを開始し、0を書くことによりカウントを停止します。

16ビット・インターバル・タイマ・モードでは、TSTARTn0ビットに1を書くことによりTRTnがカウントを開始し、0を書くことによりカウントを停止します。詳細は「11.4 動作説明」を参照。

- 注1. 8ビット・インターバル・タイマを設定する際には、必ず最初にTCLKENnビットを1に設定してください。クロックを停止させる場合、TSTARTn0およびTSTARTn1に0を設定後、fsubで1サイクル以上経過後にTCLKENnビットに0を設定してください。詳細は「11.5.3 8ビット・インターバル・タイマ設定手順について」を参照してください。
 - 2. TSTARTn0, TSTARTn1, TCSMDnビットの使用上の注意は「11.5.1 動作モードおよびクロック設定変更について」を参照してください。
 - 3. ビット6, 5, 3, 1は、Read Onlyです。ライトする場合は、0を書き込んでください。リードする場合は、0が読み込まれます。



11. 3. 6 8ビット・インターバル・タイマ分周レジスタn(TRTMDn)(n = 0, 1)

8ビット・インターバル・タイマのカウント・ソースの分周比選択を設定するレジスタです。

TRTMDnレジスタは、8ビット・メモリ操作命令で設定します。

リセット信号の発生により、00Hになります。

図11-7 8ビット・インターバル・タイマ分周レジスタn (TRTMDn) のフォーマット

アドレス: F0353H (TRTMD0), F035BH (TRTMD1) リセット時: 00H R/W^{注4}

 略号
 7
 6
 5
 4
 3
 2
 1
 0

 TRTMDn
 0
 TCKn1
 0
 TCKn0

TCKn1			8ビット・インターバル・タイマ1分周比選択 ^{注1, 2, 3}
ビット6	ビット5	ビット4	
0	0	0	fsuв
0	0	1	fsua/2
0	1	0	fsua/4
0	1	1	fsua/8
1	0	0	fsub/16
1	0	1	fsua/32
1	1	0	fsua/64
1	1	1	fsub/128

8ビット・インターバル・タイマ・モードでは、TCKn1に設定したカウント・クロックによりTRTn1がカウントします。

16ビット・インターバル・タイマ・モードでは、使用しないため"000B"に設定してください。 詳細は「11.4 動作説明」を参照

TCKn0			8ビット・インターバル・タイマ0分周比選択 ^{注1, 2, 3}
ビット2	ビット1	ビット0	
0	0	0	fsuв
0	0	1	fsua/2
0	1	0	fsua/4
0	1	1	fsua/8
1	0	0	fsua/16
1	0	1	fsua/32
1	1	0	fsua/64
1	1	1	fsuв/128

8ビット・インターバル・タイマ・モードでは、TCKn0に設定したカウント・クロックによりTRTn0がカウントします。

16ビット・インターバル・タイマ・モードでは、TCKn0に設定したカウント・クロックによりTRTnがカウントします。

詳細は「11.4 動作説明」を参照

- 注1. カウント中にカウント・ソースの切り替えをしないでください。カウント・ソースを切替えるときは、TRTCRnレジスタのTSTARTniビットが0(カウント停止)の時に、設定してください。
 - 2. 未使用チャネルのTCKni (i = 0, 1) は000Bに設定してください。
 - 3. TCKni (i = 0, 1) ビットは、必ずTRTCMPniレジスタの設定前に設定してください。
 - 4. ビット7, 3は、Read Onlyです。ライトする場合は、0を書き込んでください。リードする場合は、0が読み込まれます。



11.4 動作説明

11.4.1 カウンタ・モード

8ビット・カウンタ・モード/16ビット・カウンタ・モードの2種類のモードを持ちます。表11-3に8ビット・カウンタ・モード、表11-4に16ビット・カウンタ・モード時の使用レジスタと設定値を示します。

表11-3 8ビット・カウンタ・モード時の使用レジスタと設定値

レジスタ名(シンボル)	ビット	機能
8ビット・インターバル・タイマ・カウンタ・レジスタnO	b7~b0	チャネル0側の8ビット・カウンタ。
(TRTn0)		カウント値が読み出せます。
8ビット・インターバル・タイマ・カウンタ・レジスタn1	b7~b0	チャネル1側の8ビット・カウンタ。
(TRTn1)		カウント値が読み出せます。
8ビット・インターバル・タイマ・コンペア・レジスタnO	b7~b0	チャネル0側の8ビットコンペア値。
(TRTCMPn0)		コンペア値を設定してください。
8ビット・インターバル・タイマ・コンペア・レジスタn1	b7~b0	チャネル1側の8ビットコンペア値。
(TRTCMPn1)		コンペア値を設定してください。
8ビット・インターバル・タイマ制御レジスタn	TSTARTn0	チャネル0側のカウント開始/停止を選択してくだ
(TRTCRn)		さい。
	TSTARTn1	チャネル1側のカウント開始/停止を選択してくだ
		さい。
	TCLKENn	1に設定してください。
	TCSMDn	0に設定してください。
8ビット・インターバル・タイマ分周レジスタn	TCKn0	チャネル0側のカウント・クロックを選択してくだ
(TRTMDn)		さい。
	TCKn1	チャネル1側のカウント・クロックを選択してくだ
		さい。

備考 n = 0, 1

表11-4 16ビット・カウンタ・モード時の使用レジスタと設定値

レジスタ名(シンボル)	ビット	機能
8ビット・インターバル・タイマ・カウンタ・レジスタn	b15~b0	16ビット・カウンタ。
(TRTn)		カウント値が読み出せます。
8ビット・インターバル・タイマ・コンペア・レジスタn	b15~b0	16ビットコンペア値。
(TRTCMPn)		コンペア値を設定してください。
8ビット・インターバル・タイマ制御レジスタn	TSTARTn0	カウント開始/停止制御を選択してください。
(TRTCRn)	TSTARTn1	0に設定してください。
	TCLKENn	1に設定してください。
	TCSMDn	1に設定してください。
8ビット・インターバル・タイマ分周レジスタn	TCKn0	カウント・クロックを選択してください。
(TRTMDn)	TCKn1	000Bに設定してください。


備考 n = 0, 1

11.4.2 タイマ動作

分周レジスタ(TRTMDn)のTCKni (n = 0, 1, i = 0, 1) ビットにより選択されたカウント・ソースで、アップ・カウントします。カウント・ソースが入力されるごとにカウント値が1だけ増加し、カウント値がコンペア値になったのち、次のカウント・ソースが入力されるとコンペア・マッチし、割り込み要求を発生します。割り込み要求はカウント・ソース同期の1パルスで出力されます。ただし、TRTCRnレジスタのTSTARTn1ビットを0に設定し、カウント値が00Hで停止した場合は、割り込み要求が発生し続けます。

また、動作停止時には停止直前のカウンタ値を保持し続けます。カウント値をクリアする場合は、TRTCMPniレジスタのコンペア値を再設定してください。TRTCMPniレジスタに書き込み後、カウント・ソースで2サイクル後にカウント値がクリアされます。

図11-8 タイマ動作例



備考 n = 0. 1. i = 0.1 m. p: TRTCMPniレジスタの設定値

ただし、カウント動作開始時の最初の00Hカウント期間は、TRTCRレジスタのTSTARTni(i = 0, 1)ビットに1を書き込むタイミングにより、下記のように可変します。

カウント・ソース(fsuB)選択時

最大:カウント・ソースで2サイクル

最小: カウント・ソースで1サイクル

・カウント・ソース(fsua/2^m)選択時

最大:カウント・ソース1サイクル

最小: サブシステム・クロック(fsua)1サイクル

カウント値がコンペア値と一致した場合、次のカウント・ソースでカウント値はクリアされます。また、TRTCMPniレジスタのコンペア値を書き換えた場合も、書き込み後カウント・ソースで2サイクル後にカウント値がクリアされます。

8/16ビット・カウンタ・モード時割り込み要因を表11-5に示します。

表11-5 8/16ビット・カウンタ・モード時割り込み要因

割り込み名称	8ビット・カウンタ・モード	16ビット・カウンタ・モード
	割り込み要因	割り込み要因
INTITn0	チャネル0コンペアマッチ後,次のカウント・	コンペアマッチ後、次のカウント・ソースの
	ソースの立ち上がり	立ち上がり
INTITn1	チャネル1コンペアマッチ後,次のカウント・	未発生
	ソースの立ち上がり	

備考 n = 0, 1

11.4.3 開始/停止タイミング

(1) カウント・ソース (fsua) 選択時

TRTCRnレジスタのTSTARTni(n=0,1,i=0,1)ビットに1を書き込み後、次のサブシステム・クロック(fsuB)でカウントが開始され、その次のカウント・ソース(fsuB)でカウンタが00Hから01Hにカウント・アップされます。同様に、TSTARTniビットに0を書き込み後、サブシステム・クロック(fsuB)でカウント・アップ後にカウントが停止します。

カウント動作の開始/停止タイミングを図11-9, カウント停止→コンペア値設定(カウント・クリア) →カウント開始のタイミングを図11-10に示します。図11-9, 図11-10は, 8ビット・カウンタ・モード 時の反映タイミングですが、16ビット・カウンタ・モードでも同タイミングの動作となります。




図11-9 カウント開始/停止動作例 (fsua選択時)

TRTCRnレジスタのTCSMDnビットが0(8ビット・カウンタ動作)

備考 n = 0, 1, i = 0, 1




図11-10 カウント停止→カウント・クリア→カウント再開動作例(fsub選択時)

TRTCRnレジスタのTCSMDnビットが0(8ビット・カウンタ動作)

備考 n = 0, 1, i = 0, 1

(2) カウント・ソース (fsuB/2m) 選択時

TRTCRnレジスタのTSTARTni(n=0,1,i=0,1)ビットに1を書き込み後、次のサブシステム・クロック(f_{SUB})でカウントが開始され、その次のカウント・ソース($f_{SUB}/2^m$)でカウンタが00Hから01Hにカウント・アップされます。同様に、TSTARTniビットに0を書き込み後、サブシステム・クロック(f_{SUB})でカウント・アップ後にカウントが停止します。


ただし、タイマ・カウント開始時の最初の00H カウント期間は、TSTARTniビットの書き込みタイミングと次のカウント・ソースのタイミングによって次のようにカウント・ソース1サイクルよりも短くなります。

最小: サブシステム・クロック (fsua) 1サイクル

最大:カウント・ソース1サイクル

カウント動作の開始/停止タイミングを図11-11, カウント停止→コンペア・レジスタ設定(カウント・クリア)→カウント開始のタイミングを図11-12に示します。図11-11, 図11-12は, 8ビット・カウンタ・モード時の反映タイミングですが、16ビット・カウンタ・モードでも同タイミングの動作となります。


図11-11 カウント開始/停止動作例 (fsua選択時)



TRTCRnレジスタのTCSMDnビットが0(8ビット・カウンタ動作)

備考 n = 0, 1, i = 0, 1

図11-12 カウント停止→カウント・クリア→カウント開始動作例(fsub/2^m選択時)



TRTCRnレジスタのTCSMDnビットが0(8ビット・カウンタ動作)

備考 n = 0, 1, i = 0, 1

11. 4. 4 コンペア・レジスタ値の反映タイミング

TRTCMPni(n=0,1,i=0,1)レジスタの値が反映されるタイミングはTRTCRnレジスタのTSTARTniビットの値によらず、同じタイミングとなります。TRTCMPniへの書き込みアクセス後、カウント・ソースで2サイクル後にコンペア・レジスタに格納されます。コンペア・レジスタ格納時にカウント値はクリア(8ビット・カウンタ・モードでは000H、16ビット・カウンタ・モードでは0000H)されます。

図11-13に書き換え動作のタイミング図を示します。図11-13は、8ビット・カウンタ・モード時の反映タイミングですが、16ビット・カウンタ・モードでも同タイミングの動作となります。




図11-13 コンペア値書き換え動作のタイミング図

備考 n = 0, 1, i = 0, 1

11.5 8ビット・インターバル・タイマの注意事項

11.5.1 動作モードおよびクロック設定変更について

TCSMDnビット, TCKni (n = 0, 1, i = 0, 1) ビットの設定変更は、TRTCRnレジスタのTSTARTniビットが0 (カウント停止) 中に設定してください。また、TSTARTniビットを1から0に書き換え後(カウント停止),8 ビット・インターバル・タイマ関連レジスタ(TRTCRn, TRTMDn)にアクセスする場合、fsubで1サイクル以上経過後にアクセスしてください。

11.5.2 コンペア・レジスタへのアクセスについて

同一のコンペア・レジスタ(TRTCMPn0, TRTCMPn1, TRTCMPn)に連続して書き込みしないでください。 連続して書くときは、書き込み間隔をカウント・ソースの2サイクル以上空けてください。

また、コンペア・レジスタ(TRTCMPn0, TRTCMPn1, TRTCMPn)への書き込みは、必ずカウント・ソースが発振している状態で、8ビット・インターバル・タイマ・クロック許可ビット(TCLKENn)を1に設定した後に書き込みを実施してください。

11.5.3 8ビット・インターバル・タイマ設定手順について

クロックを供給する場合、最初に8ビット・インターバル・タイマ制御レジスタ(TRTCRn)の8ビット・インターバル・タイマ・クロック許可ビット(TCLKENn)を1に設定した後に、TSTARTniビットを設定してください。(TCLKENn, TSTARTniビットを同時に変更しないでください。)

クロックを停止させる場合、TSTARTniを0に設定した後、fsuBで1サイクル以上経過後にTCLKENnビットを0に設定してください。

第12章 クロック出力/ブザー出力制御回路

12.1 クロック出力/ブザー出力制御回路の機能

クロック出力は周辺ICに供給するクロックを出力する機能です。また、ブザー出力はブザー周波数の方形波を出力する機能です。

1つの端子で、クロック出力用とブザー出力用のいずれかを選択して出力できます。

PCLBUZn端子は、クロック出力選択レジスタn(CKSn)で選択したクロックを出力します。

図12-1にクロック出力/ブザー出力制御回路のブロック図を示します。

注意 サブシステム・クロック供給モード制御レジスタ (OSMC) のRTCLPC = 1かつサブシステム・クロック (fsub) でCPU動作中のHALTモード時は、PCLBUZn端子から、サブシステム・クロック (fsub) を出力することはできません。

備考 n = 0, 1




図12-1 クロック出力/ブザー出力制御回路のブロック図

- 注1. PCLBUZ0, PCLBUZ1端子から出力可能な周波数は、37.4 AC特性を参照してください。
 - 2. OSMCレジスタのWUTMMCK0 = 1設定時に、クロック出力/ブザー出力の出力クロックとしてfsubを選択することは禁止です。

備考 この図のクロック出力/ブザー出力端子は、PIOR3 = 0の場合です。

12.2 クロック出力/ブザー出力制御回路の構成

クロック出力/ブザー出力制御回路は、次のハードウエアで構成されています。

表12-1 クロック出力/ブザー出力制御回路の構成

項目	構成
制御レジスタ	クロック出力選択レジスタn(CKSn)
	ポート・モード・レジスタ3, 4(PM3, PM4)
	ポート・レジスタ3, 4(P3, P4)

12.3 クロック出力/ブザー出力制御回路を制御するレジスタ

12.3.1 クロック出力選択レジスタn(CKSn)

クロック出力またはブザー周波数出力の端子(PCLBUZn)の出力許可/禁止、および出力クロックを設定するレジスタです。

CKSnレジスタで、PCLBUZn端子の出力するクロックを選択します。

CKSnレジスタは、1ビット・メモリ操作命令または8ビット・メモリ操作命令で設定します。

リセット信号の発生により、00Hになります。

図12-2 クロック出力選択レジスタn (CKSn) のフォーマット

アドレス:FFFA5H(CKS0), FFFA6H(CKS1) リセット時:00H R/W

略号 CKSn

7	6	5	4	3	2	1	0
PCLOEn	0	0	0	CSELn	CCSn2	CCSn1	CCSn0

	PCLOEn	PCLBUZn端子の出力許可/禁止の指定				
Γ	0	出力禁止(デフォルト)				
	1	出力許可				

CSELn	CCSn2	CCSn1	CCSn0	Р	PCLBUZn端子の出力クロックの選択			
					fmain =	fmain =	f _{MAIN} =	fmain =
					5 MHz	10 MHz	20 MHz	24 MHz
0	0	0	0	fmain	5 MHz	10 MHz ^{注1}	設定禁止 ^{注1}	設定禁止 ^{注1}
0	0	0	1	fmain/2	2.5 MHz	5 MHz	10 MHz ^{注1}	12 MHz ^{注1}
0	0	1	0	fmain/2 ²	1.25 MHz	2.5 MHz	5 MHz	6 MHz
0	0	1	1	fmain/2 ³	625 kHz	1.25 MHz	2.5 MHz	3 MHz
0	1	0	0	fmain/2 ⁴	312.5 kHz	625 kHz	1.25 MHz	1.5 MHz
0	1	0	1	fmain/2 ¹¹	2.44 kHz	4.88 kHz	9.77 kHz	11.7 kHz
0	1	1	0	fmain/2 ¹²	1.22 kHz	2.44 kHz	4.88 kHz	5.86 kHz
0	1	1	1	fmain/2 ¹³	610 Hz	1.22 kHz	2.44 kHz	2.93 kHz
1	0	0	0	fsuB ^{注2}		32.76	8 kHz	
1	0	0	1	fsuB/2 ^{注2}		16.38	4 kHz	
1	0	1	0	fs∪в/2 ^{2注2}		8.192	2 kHz	
1	0	1	1	fsuB/2 ^{3注2}	4.096 kHz			
1	1	0	0	fs∪в/2 ^{4注2}	2.048 kHz			
1	1	0	1	fs∪в/2 ^{5注2}	1.024 kHz			
1	1	1	0	fs∪в/2 ^{6注2}	512 Hz			
1	1	1	1	fs∪в/2 ^{7注2}		256	Hz	

- 注1. 出力クロックは、16 MHz以内の範囲で使用してください。詳しくは、37.4 AC特性を 参照してください。
 - 2. OSMCレジスタのWUTMMCK0 = 1設定時に、クロック出力/ブザー出力の出力クロックとしてfsubを選択することは禁止です。

注意1. 出力クロックの切り替えは、出力禁止(PCLOEn = 0)にしてから行ってください。

- 2. メイン・システム・クロック選択時 (CSELn = 0) にSTOPモードに移行する場合は、STOP命令前にPCLOEn = 0にしてください。サブシステム・クロック選択時 (CSELn = 1) は、STOPモード時にクロック出力が可能なためPCLOEn = 1に設定可能です。
- 3. サブシステム・クロック供給モード制御レジスタ (OSMC) のRTCLPC = 1かつサブシステム・クロック (fsub) でCPU動作中のHALTモード時は、PCLBUZn端子から、サブシステム・クロック (fsub) を出力することはできません。

備考1. n = 0, 1

2. fmain:メイン・システム・クロック周波数 fsub:サブシステム・クロック周波数

12.3.2 クロック出力/ブザー出力端子のポート機能を制御するレジスタ

クロック出力/ブザー出力機能として使用する時は、対象チャネルと兼用するポート機能を制御するレジスタ (ポート・モード・レジスタ (PMxx), ポート・レジスタ (Pxx)) を設定してください。詳細は、4.3.1 ポート・モード・レジスタ (PMxx), 4.3.2 ポート・レジスタ (Pxx) を参照してください。

クロック出力/ブザー出力端子を兼用するポート (P43/TI00/TO00/PCLBUZ0, P41/TI01/TO01/PCLBUZ1) を クロック出力/ブザー出力として使用するときは、各ポートに対応するポート・モード・レジスタ (PMxx) の ビットおよびポート・レジスタ (Pxx) のビットに0を設定してください。

例) P43/TI00/TO00/PCLBUZ0をクロック出力/ブザー出力として使用する場合

ポート・モード・レジスタ4のPM43ビットを0に設定

ポート・レジスタ4のP43ビットを0に設定

タイマ・アレイ・ユニットのチャネル0を使用しない設定

12.4 クロック出力/ブザー出力制御回路の動作

1つの端子で、クロック出力用とブザー出力用のいずれかを選択して出力できます。

PCLBUZ0端子は、クロック出力選択レジスタ0(CKS0)で選択したクロック/ブザーを出力します。


PCLBUZ1端子は、クロック出力選択レジスタ1(CKS1)で選択したクロック/ブザーを出力します。

12.4.1 出力端子の動作

PCLBUZn端子は、次の手順で出力します。

- ① PCLBUZn端子として使用するポートに対応するポート・モード・レジスタ (PMxx) およびポート・レジスタ (Pxx) のビットに0を設定する。
- ② PCLBUZn端子のクロック出力選択レジスタ(CKSn)のビット0-3(CCSn0-CCSn2, CSELn)で出力周波数を選択する(出力は禁止の状態)。
- ③ CKSnレジスタのビット7(PCLOEn)に1を設定し、クロック出力/ブザー出力を許可する。
 - 備考1. クロック出力用として使用するときの制御回路は、クロック出力の出力許可/禁止(PCLOEn ビット)を切り替えてから1クロック後にクロック出力を開始/停止します。このとき幅の狭い パルスは出力されません。PCLOEnビットによる出力の許可/停止とクロック出力のタイミングを図12-3に示します。
 - 2. n = 0, 1

図12-3 PCLBUZn端子からのクロック出力のタイミング



12.5 クロック出力/ブザー出力制御回路の注意事項

PCLBUZn出力にメイン・システム・クロックを選択(CSELn = 0)している場合は、出力停止設定(PCLOEn = 0)にしてからPCLBUZn端子の出力クロックの1.5クロック以内にSTOPモードへ移行すると、PCLBUZnの出力幅が短くなります。

第13章 ウォッチドッグ・タイマ

13.1 ウォッチドッグ・タイマの機能

ウォッチドッグ・タイマは、オプション・バイト(000C0H)でカウント動作を設定します。

ウォッチドッグ・タイマは低速オンチップ・オシレータ・クロック(fil)で動作します。

ウォッチドッグ・タイマはプログラムの暴走を検出するために使用します。暴走検出時、内部リセット信号を 発生します。

次の場合、プログラムの暴走と判断します。

- ウォッチドッグ・タイマ・カウンタがオーバフローした場合
- ・ウォッチドッグ・タイマ・イネーブル・レジスタ(WDTE)に1ビット操作命令を使用した場合
- ・WDTEレジスタに "ACH"以外のデータを書き込んだ場合
- ・ウインドウ・クローズ期間中にWDTEレジスタにデータを書き込んだ場合

ウォッチドッグ・タイマによるリセットが発生した場合、リセット・コントロール・フラグ・レジスタ(RESF)のビット4(WDTRF)がセット(1)されます。RESFレジスタの詳細については第25章 リセット機能を参照してください。

また、オーバフロー時間の75%+1/2fil到達時にインターバル割り込みを発生することもできます。

13.2 ウォッチドッグ・タイマの構成

ウォッチドッグ・タイマは、次のハードウエアで構成されています。

 項目
 構成

 カウンタ
 内部カウンタ(17ビット)

 制御レジスタ
 ウォッチドッグ・タイマ・イネーブル・レジスタ(WDTE)

表13-1 ウォッチドッグ・タイマの構成

また、オプション・バイトで、カウンタの動作制御、オーバフロー時間の設定、ウインドウ・オープン期間の 設定、インターバル割り込みの設定を行います。

ウォッチドッグ・タイマの設定内容	オプション・バイト(000C0H)
ウォッチドッグ・タイマのインターバル割り込みの	ビット7 (WDTINT)
設定	
ウインドウ・オープン期間設定	ビット6, 5 (WINDOW1, WINDOW0)
ウォッチドッグ・タイマのカウンタ動作制御	ビット4 (WDTON)
ウォッチドッグ・タイマのオーバフロー時間設定	ビット3-1 (WDCS2-WDCS0)
ウォッチドッグ・タイマのカウンタ動作制御	ビット0 (WDSTBYON)
(HALT/STOPモード時)	

表13-2 オプション・バイトとウォッチドッグ・タイマの設定内容

備考 オプション・バイトについては、第32章 オプション・バイトを参照してください。




図13-1 ウォッチドッグ・タイマのブロック図

備考 fu: 低速オンチップ・オシレータ・クロック

13.3 ウォッチドッグ・タイマを制御するレジスタ

ウォッチドッグ・タイマは、ウォッチドッグ・タイマ・イネーブル・レジスタ(WDTE)で制御します。

13. 3. 1 ウォッチドッグ・タイマ・イネーブル・レジスタ (WDTE)

WDTEレジスタに "ACH" を書き込むことにより、ウォッチドッグ・タイマのカウンタをクリアし、再びカウント開始します。

WDTEレジスタは8ビット・メモリ操作命令で設定します。

リセット信号の発生により、9AHまたは1AH^注になります。

図13-2 ウォッチドッグ・タイマ・イネーブル・レジスタ(WDTE)のフォーマット

アドレス:FFFABH リセット時:9AH/1AH^注 R/W

略号	7	6	5	4	3	2	1	0
WDTE								

注 WDTEレジスタのリセット値は、オプション・バイト (000C0H) のWDTONビットの設定値によって、異なります。ウォッチドッグ・タイマを動作する場合は、WDTONビットに1を設定してください。

WDTONビットの設定値	WDTEレジスタのリセット値
0 (ウォッチドッグ・タイマのカウント動作禁止)	1AH
1 (ウォッチドッグ・タイマのカウント動作許可)	9AH

注意1. WDTEレジスタに "ACH" 以外の値を書き込んだ場合、内部リセット信号を発生します。

- 2. WDTEレジスタに1ビット・メモリ操作命令を実行した場合、内部リセット信号を発生します。
- 3. WDTEレジスタのリード値は、 "9AH/1AH" (書き込んだ値 ("ACH") とは異なる値) になります。

13.4 ウォッチドッグ・タイマの動作

13.4.1 ウォッチドッグ・タイマの動作制御

- 1. ウォッチドッグ・タイマを使用する場合、オプション・バイト(000C0H)で次の内容を設定します。
 - ・オプション・バイト (000C0H) のビット4 (WDTON) を1に設定し、ウォッチドッグ・タイマのカウント動作を許可(リセット解除後、カウンタは動作開始)にしてください(詳細は、第32章を参照)。

WDTON	ウォッチドッグ・タイマのカウンタ					
0	カウント動作禁止(リセット解除後、カウント停止)					
1	カウント動作許可(リセット解除後、カウント開始)					

- ・オプション・バイト (000C0H) のビット3-1 (WDCS2-WDCS0) で、オーバフロー時間を設定してください(詳細は、13.4.2および第32章を参照)。
- ・オプション・バイト(000C0H)のビット6,5(WINDOW1, WINDOW0)で、ウインドウ・オープン期間を設定してください(詳細は、13.4.3および第32章を参照)。
- 2. リセット解除後、ウォッチドッグ・タイマはカウント動作を開始します。
- 3. カウント動作開始したあと、オプション・バイトで設定したオーバフロー時間前に、ウォッチドッグ・タイマ・イネーブル・レジスタ (WDTE) に "ACH" を書き込むことにより、ウォッチドッグ・タイマはクリアされ、再度カウント動作を開始します。
- 4. 以後, リセット解除後2回目以降のWDTEレジスタへの書き込みについては, ウインドウ・オープン期間中に行ってください。ウインドウ・クローズ期間中に書き込んだ場合, 内部リセット信号を発生します。
- 5. WDTEレジスタに "ACH" を書き込まずに、オーバフロー時間を越えてしまった場合は、内部リセット 信号を発生します。

また、次の場合も、内部リセット信号を発生します。

- ・WDTEレジスタに1ビット操作命令を使用した場合
- ・WDTEレジスタに "ACH"以外のデータを書き込んだ場合
- 注意1. リセット解除後1回目のウォッチドッグ・タイマ・イネーブル・レジスタ(WDTE)への書き込みだけは、ウインドウ・オープン時間に関係なく、オーバフロー時間前であればどのタイミングで行ってもウォッチドッグ・タイマはクリアされ、再度カウント動作を開始します。
 - 2. WDTEレジスタに "ACH" を書き込んでから、ウォッチドッグ・タイマのカウンタがクリアされるまで、最大fillの2クロックの誤差が生じる場合があります。
 - 3. ウォッチドッグ・タイマのクリアは、カウント値がオーバフローする直前まで有効です。

注意4. オプション・バイト (000C0H) のビット0 (WDSTBYON) の設定値により、ウォッチドッグ・タイマのHALT, STOP、およびSNOOZEモード時の動作は、次のように異なります。

	WDSTBYON = 0	WDSTBYON = 1
HALTモード時	ウォッチドッグ・タイマ動作停止	ウォッチドッグ・タイマ動作継続
STOPモード時		
SNOOZEモード時		

WDSTBYON = 0の場合、HALTおよびSTOPモード解除後は、ウォッチドッグ・タイマのカウントを再開します。このとき、カウンタはクリア(0)して、カウント開始します。

STOPモード解除後にX1発振クロックで動作する場合は、CPUは発振安定時間経過後に動作を開始します。

そのため、STOPモード解除後からウォッチドッグ・タイマがオーバフローするまでの時間が短いと、 発振安定時間中にオーバフローしてリセットが発生します。

よって、インターバル割り込みによるSTOPモード解除後にX1発振クロックで動作し、ウォッチドッグ・タイマをクリアする場合は、発振安定時間経過後にクリアすることになるため、その時間を考慮してオーバフロー時間を設定してください。

13.4.2 ウォッチドッグ・タイマのオーバフロー時間の設定

ウォッチドッグ・タイマのオーバフロー時間は、オプション・バイト (000C0H) のビット3-1 (WDCS2-WDCS0) で設定します。

オーバフロー時は、内部リセット信号を発生します。オーバフロー時間前の、ウインドウ・オープン期間中にウォッチドッグ・タイマ・イネーブル・レジスタ(WDTE)に "ACH"を書き込むことにより、カウントはクリアされ、再度カウント動作を開始します。

設定可能なオーバフロー時間を次に示します。

WDCS2 WDCS1 WDCS0 ウォッチドッグ・タイマのオーバフロー時間 (fiL = 17.25 kHz (MAX.) の場合) 0 0 0 $2^{6}/f_{1L}$ (3.71 ms) $2^{7}/f_{IL}$ (7.42 ms) 0 0 1 $2^{8}/f_{IL}$ (14.84 ms) 0 1 0 1 1 $2^9/f_{IL}$ (29.68 ms) 0 1 0 0 2¹¹/f_{IL} (118.72 ms) 1 0 1 2¹³/fiL(474.89 ms)^注 2¹⁴/f_{IL} (949.79 ms) ^注 n 1 1 1 1 2¹⁶/f_{IL} (3799.18 ms) 注

表13-3 ウォッチドッグ・タイマのオーバフロー時間の設定

*

注 下記の使用条件にすべて該当すると、ウォッチドッグ・タイマのカウント・クリアした後、ウォッチドッグ・タイマの1クロック後にウォッチドッグ・タイマのインターバル割り込み(INTWDTI)が発生する場合があります。この割り込みは、ウォッチドッグ・タイマのカウントクリアを①~⑤の手順で実行することで、マスクする事ができます。

〈使用条件〉

- ウォッチドッグ・タイマのオーバフローの時間を2¹³/f_{||}、2¹⁴/f_{||}または2¹⁶/f_{||}に設定
- ウォッチドッグ・タイマのインターバル割り込みを使用
- ウォッチドッグ・タイマのカウンタ値がオーバフロー時間で75% 以上の時にWDTE レジスタ (FFFABH)にACH を書き込み
- ① ウォッチドッグ・タイマのカウントクリア前に、割り込みマスク・フラグ・レジスタの(MKOL)の WDTIMKビットを1にセット
- ② ウォッチドッグ・タイマのカウンタをクリア
- ③ 80 μs 以上ウエイト
- ④ 割り込み要求フラグ・レジスタ0(IFOL)のWDTIIFビットを0にクリア
- ⑤ 割り込みマスク・フラグ・レジスタ0(MKOL)のWDTIMKビットを0にクリア


備考 fi∟: 低速オンチップ・オシレータ・クロック周波数

13. 4. 3 ウォッチドッグ・タイマのウインドウ・オープン期間の設定

ウォッチドッグ・タイマのウインドウ・オープン期間は、オプション・バイト (000C0H) のビット6, 5 (WINDOW1, WINDOW0) で設定します。ウインドウの概要は次のとおりです。

- ・ウインドウ・オープン期間中は、ウォッチドッグ・タイマ・イネーブル・レジスタ(WDTE)に "ACH" を書き込むと、ウォッチドッグ・タイマをクリアし、再度カウント動作を開始します。
- ・ウインドウ・クローズ期間中は、WDTEレジスタに"ACH"を書き込んでも、異常検出され、内部リセットを発生します。

例 ウインドウ・オープン期間が50%の場合



注意 リセット解除後1回目のWDTEレジスタへの書き込みだけは、ウインドウ・オープン時間に関係なく、オーバフロー時間前であればどのタイミングで行ってもウォッチドッグ・タイマはクリアされ、再度カウント動作を開始します。

設定可能なウインドウ・オープン期間を次に示します。

WINDOW1	WINDOW0	ウォッチドッグ・タイマのウインドウ・オープン期間
0	0	設定禁止
0	1	50 %
1	0	75 %
1	1	100 %

表13-4 ウォッチドッグ・タイマのウインドウ・オープン期間の設定

注意 オプション・バイト (000C0H) のビット0 (WDSTBYON) = 0のときは、WINDOW1、 WINDOW0ビットの値に関係なく、ウインドウ・オープン期間100%となります。

備考 オーバフロー時間を2⁹/fi∟に設定した場合,ウインドウ・クローズ時間とオープン時間 は、次のようになります。

	ウインドウ・オープン期間の設定					
	50 %	75 %	100 %			
ウインドウ・ク	0~20.08 ms	0~10.04 ms	なし			
ローズ時間						
ウインドウ・オ	20.08~29.68 ms	10.04~29.68 ms	0~29.68 ms			
ープン時間						

<ウインドウ・オープン期間50%のとき>

- ・オーバフロー時間:
 - $2^9/\text{fil}$ (MAX.) = $2^9/17.25$ kHz = 29.68 ms
- ・ウインドウ・クローズ時間: 0~2⁹/fi∟ (MIN.) × (1−0.5) = 0~2⁹/12.75 kHz ×0.5 = 0~20.08 ms
- ・ウインドウ・オープン時間: $2^9/f_{\text{IL}}$ (MIN.) × (1-0.5) ~ $2^9/f_{\text{IL}}$ (MAX.) = $2^9/12.75$ kHz × 0.5~ $2^9/17.25$ kHz = 20.08~29.68 ms

13.4.4 ウォッチドッグ・タイマのインターバル割り込みの設定

オプション・バイト (000C0H) のビット7 (WDTINT) の設定により、オーバフロー時間の75%+1/2fil 到達時にインターバル割り込み (INTWDTI) を発生することができます。

表13-5 ウォッチドッグ・タイマのインターバル割り込みの設定

WDTINT	ウォッチドッグ・タイマのインターバル割り込みの使用/不使用			
0	インターバル割り込みを使用しない			
1	オーバフロー時間の75%+1/2f∟到達時にインターバル割り込みを発生する			

注意 STOPモード解除後にX1発振クロックで動作する場合は、CPUは発振安定時間経過後に動作を開始します。

そのため、STOPモード解除後からウォッチドッグ・タイマがオーバフローするまでの時間が短いと、発振安定時間中にオーバフローしてリセットが発生します。

よって、インターバル割り込みによるSTOPモード解除後にX1発振クロックで動作し、ウォッチドッグ・タイマをクリアする場合は、発振安定時間経過後にクリアすることになるため、その時間を考慮してオーバフロー時間を設定してください。

備考 INTWDTI発生後も(ウォッチドッグ・タイマ・イネーブル・レジスタ (WDTE) にACHを書き込むまで)カウントを継続します。オーバフロー時間までにACHが書き込まれない場合は、内部リセット信号を発生します。

第14章 A/Dコンバータ

A/Dコンバータのアナログ入力チャネル数は、製品によって異なります。

	80ピン	100ピン
アナログ入力チャネル	4ch	6ch
	(ANI0-ANI3)	(ANI0-ANI5)

14.1 A/Dコンバータの機能

A/Dコンバータは、アナログ入力をデジタル値に変換するコンバータで、最大6チャネルのA/Dコンバータ・アナログ入力 (ANIO-ANI5) を制御できる構成になっています。A/Dコンバータ・モード・レジスタ2 (ADM2) の ADTYPビットにより、10ビット分解能と8ビット分解能を選択できます。


A/Dコンバータには、次のような機能があります。

・10ビット/8ビット分解能A/D変換

ANIO-ANI5からアナログ入力を1チャネル選択し、10ビット/8ビット分解能のA/D変換動作を繰り返します。A/D変換を1回終了するたびに、割り込み要求(INTAD)を発生します(セレクト・モード時の場合)。

下記のモードの組み合わせにより、様々なA/D変換モードを設定することが可能です。

トリガ・モード	ソフトウエア・トリガ	ソフトウエア操作で、変換動作を開始します。
	ハードウエア・トリガ・	ハードウエア・トリガを検出することにより、変換動作を開始します。
	ノーウエイト・モード	
	ハードウエア・トリガ・	パワー・オフでの変換待機状態でハードウエア・トリガを検出するこ
	ウエイト・モード	とにより,パワー・オンとなり,A/D電源安定待ち時間経過後に自動
		的に変換動作を開始します。SNOOZEモード機能を使用する時は,
		ハードウエア・トリガ・ウエイト・モードを選択してください。
チャネル選択モード	セレクト・モード	アナログ入力を1チャネル選択し,A/D変換します。
	スキャン・モード	4チャネルのアナログ入力を順番にA/D変換します。ANI0-ANI5のうち
		連続した4チャネルをアナログ入力に選択できます。
変換動作モード	ワンショット変換モード	選択したチャネルを1回A/D変換します。
	連続変換モード	選択したチャネルをソフトウエアで停止するまで,連続してA/D変換
		します。
動作電圧モード	標準1/標準2 モード	2.7 V ≦ V _{DD} ≦ 5.5 Vの動作電圧範囲で変換動作する時に選択しま
		す。
	低電圧1/低電圧2モード	1.9 V ≦ VDD ≦ 5.5 Vの動作電圧範囲で変換動作が可能です。
		低電圧時に変換動作する時に選択します。低電圧動作のため、変換動
		作時に内部ゲート昇圧しています。
サンプリング時間の選択	サンプリング・クロック数:	標準1/低電圧1モードのサンプリング時間は、変換クロック(fab)の
	7 fad	7クロックです。アナログ入力源の出力インピーダンスが高くサンプ
		リング時間を長くしたい時に選択します。
	サンプリング・クロック数:	標準2/低電圧2モードのサンプリング時間は、変換クロック (fab) の
	5 fad	5クロックです。アナログ入力源の出力インピーダンスが低いなどサ
		ンプリング時間が十分確保できている時に選択します。



この図のアナログ入力端子は、100ピン製品の場合です。 備老

内部基準電圧を使用する場合は,HSモードで使用する必要があります。 烘

HSモードの動作下限電圧は2.4 Vです。

2.4 V以下の電圧で動作させたい場合は,外部の基準電圧を使用してください。

14.2 A/Dコンバータの構成

A/Dコンバータは、次のハードウエアで構成しています。

(1) ANIO-ANI5端子

A/Dコンバータの6チャネルのアナログ入力端子です。A/D変換するアナログ信号を入力します。アナログ入力として選択した端子以外は、入出力ポートとして使用できます。

(2) サンプル&ホールド回路

入力回路から順次送られてくるアナログ入力電圧を1つ1つサンプリングし、A/D電圧コンパレータに送ります。A/D変換動作中は、サンプリングしたアナログ入力電圧を保持します。

(3) A/D電圧コンパレータ

比較電圧生成回路の電圧タップから発生した電圧と、アナログ入力電圧をA/D電圧コンパレータで比較します。比較した結果、アナログ入力電圧がリファレンス電圧(1/2 AVREF)より大きい場合には、逐次変換レジスタ(SAR)の最上位ビット(MSB)をセットします。アナログ入力電圧がリファレンス電圧(1/2 AVREF)より小さい場合には、SARレジスタのMSBビットをリセットします。

次にSARレジスタのビット8が自動的にセットされ、次の比較に移ります。ここではすでに結果がセットされているビット9の値によって、比較電圧生成回路の電圧タップが選択されます。

ビット9 = 0: (1/4 AVREF) ビット9 = 1: (3/4 AVREF)

比較電圧生成回路の電圧タップとアナログ入力電圧を比較し、その結果でSARレジスタのビット8を操作します。

アナログ入力電圧≧比較電圧生成回路の電圧タップ:ビット8 = 1 アナログ入力電圧≦比較電圧生成回路の電圧タップ:ビット8 = 0

このような比較をSARレジスタのビット0まで続けます。

8ビット分解能でA/D変換する場合は、SARレジスタのビット2まで続けます。

備考 AVREF: A/Dコンバータの+側基準電圧。AVREFP, 内部基準電圧(1.45 V), VDDから選択可能です。

(4) 比較電圧生成回路

アナログ入力より入力された電圧の比較電圧を生成します。

(5) 逐次変換レジスタ (SAR: Successive Approximation Register)

SARレジスタは、比較電圧生成回路からの電圧タップの値がアナログ入力端子の電圧値と一致するデータを、最上位ビット (MSB) から1ビットずつ設定するレジスタです。

SARレジスタの最下位ビット(LSB)まで設定すると(A/D変換終了)、そのSARレジスタの内容(変換結果)は、A/D変換結果レジスタ(ADCR)に保持されます。また、指定されたすべてのA/D変換が終了すると、A/D変換終了割り込み要求信号(INTAD)が発生します。

(6) 10ビットA/D変換結果レジスタ (ADCR)

A/D変換が終了するたびに、逐次変換レジスタから変換結果がロードされ、A/D変換結果を上位10ビットに保持します(下位6ビットは0に固定)。

(7) 8ビットA/D変換結果レジスタ (ADCRH)

A/D変換が終了するたびに、逐次変換レジスタから変換結果がロードされ、A/D変換結果の上位8ビットを格納します。

(8) 制御回路

A/D変換するアナログ入力の変換時間,変換動作の開始/停止などを制御します。A/D変換が終了した場合, A/D変換結果上限値/下限値比較回路を通りINTADを発生します。

(9) AVREFP端子

外部から基準電圧(AVREFP)を入力する端子です。

AVREFPをA/Dコンバータの+側基準電圧として使用する場合は、A/Dコンバータ・モード・レジスタ2 (ADM2) のADREFP1ビットに0を、ADREFP0ビットに1を設定してください。

AVREFPと一側基準電圧(AVREFM/Vss)間にかかる電圧に基づいて、ANI2-ANI5に入力されるアナログ信号をデジタル信号に変換します。

A/Dコンバータの+側基準電圧には、AVREFPのほかにVDDと内部基準電圧(1.45 V)を選択することが可能です。

(10) AVREFM端子

外部から基準電圧(AVREFM)を入力する端子です。AVREFMをA/Dコンバータの一側基準電圧として使用する場合は、ADM2レジスタのADREFMビットをセット(1)してください。

A/Dコンバータの一側基準電圧には、AVREFMのほかにVssを選択することが可能です。

14.3 A/Dコンバータを制御するレジスタ

A/Dコンバータを制御するレジスタを次に示します。

- ・周辺イネーブル・レジスタ0 (PER0)
- ・A/Dコンバータ・モード・レジスタ0 (ADM0)
- ・A/Dコンバータ・モード・レジスタ1 (ADM1)
- ・A/Dコンバータ・モード・レジスタ2 (ADM2)
- ・10ビットA/D変換結果レジスタ (ADCR)
- ・8ビットA/D変換結果レジスタ (ADCRH)
- ・アナログ入力チャネル指定レジスタ (ADS)
- ・変換結果比較上限値設定レジスタ(ADUL)
- ・変換結果比較下限値設定レジスタ(ADLL)
- ・A/Dテスト・レジスタ(ADTES)
- ・A/Dポート・コンフィギュレーション・レジスタ(ADPC)
- ・ポート・モード・レジスタ2 (PM2)

14.3.1 周辺イネーブル・レジスタ0(PER0)

PEROレジスタは、各周辺ハードウエアへのクロック供給許可/禁止を設定するレジスタです。使用しないハードウエアへはクロック供給も停止させることで、低消費電力化とノイズ低減をはかります。

A/Dコンバータを使用するときは、必ずビット5(ADCEN)を1に設定してください。

PEROレジスタは、1ビット・メモリ操作命令または8ビット・メモリ操作命令で設定します。

リセット信号の発生により、00Hになります。

図14-2 周辺イネーブル・レジスタ0 (PER0) のフォーマット

アドレス: F00F0H リセット時: 00H R/W

略号	7	6	5	4	3	2	1	0
PER0	RTCWEN	IRDAEN	ADCEN	IICA0EN	SAU1EN	SAU0EN	0	TAU0EN

,	ADCEN	A/Dコンバータの入力クロックの制御			
	0	入力クロック供給停止			
		・A/Dコンバータで使用するSFRへのライト不可			
		・A/Dコンバータはリセット状態			
	1	入力クロック供給			
		・A/Dコンバータで使用するSFRへのリード/ライト可			

注意1. A/Dコンバータの設定をする際には、必ず最初にADCEN = 1の状態で、下記のレジスタの設定を行ってください。

ADCEN = 0の場合は、A/Dコンバータの制御レジスタは初期値となり、書き込みは無視されます(ポート・モード・レジスタ2(PM2))、A/Dポート・コンフィギュレーション・レジスタ(ADPC)は除く)。

- ・A/Dコンバータ・モード・レジスタ0(ADM0)
- ・A/Dコンバータ・モード・レジスタ1 (ADM1)
- ・A/Dコンバータ・モード・レジスタ2 (ADM2)
- ・10ビットA/D変換結果レジスタ(ADCR)
- ・8ビットA/D変換結果レジスタ (ADCRH)
- ・アナログ入力チャネル指定レジスタ(ADS)
- ・変換結果比較上限値設定レジスタ(ADUL)
- ・変換結果比較下限値設定レジスタ(ADLL)
- ・A/Dテスト・レジスタ(ADTES)
- 2. ビット1には必ず"0"を設定してください。

14. 3. 2 A/Dコンバータ・モード・レジスタ0 (ADM0)

A/D変換するアナログ入力の変換時間、変換動作の開始/停止を設定するレジスタです。 ADMOレジスタは、1ビット・メモリ操作命令または8ビット・メモリ操作命令で設定します。 リセット信号の発生により、00Hになります。

図14-3 A/Dコンバータ・モード・レジスタ0 (ADM0) のフォーマット

アドレス:FFF30H リセット時:00H R/W

略号	7	6	5	4	3	2	1	0
ADM0	ADCS	ADMD	FR2 ^{注1}	FR1 ^{注1}	FR0 ^{注1}	LV1 ^{注1}	LV0 ^{注1}	ADCE

ADCS	A/D変換動作の制御				
0	変換動作停止				
	[リード時]				
	変換動作停止/待機状態				
1	変換動作許可				
	[リード時]				
	ソフトウエア・トリガ・モード時:変換動作状態				
	ハードウエア・トリガ・ウエイト・モード時: A/D電源安定待ち状態+変換動作状態				

ADMD	A/D変換チャネル選択モードを設定
0	セレクト・モード
1	スキャン・モード

ADCE	A/D電圧コンパレータの動作制御 ^{注2}
0	A/D電圧コンパレータの動作停止
1	A/D電圧コンパレータの動作許可

- 注1. FR2-FR0, LV1, LV0ビットおよびA/D変換に関する詳細は、表14-3 A/D変換時間の選択を参照してください。
 - 2. ソフトウエア・トリガ・モード時およびハードウエア・トリガ・ノーウエイト・モード時, A/D電圧コンパレータはADCSビットとADCEビットで動作制御され, 動作開始から安定するまでに, 1 μsかかります。このため, ADCEビットに1を設定してから1 μs以上経過したあとに, ADCSビットに1を設定することで, 最初の変換データより有効となります。1 μs以上ウエイトしないでADCSビットに1を設定した場合は, 最初の変換データを無視してください。
- 注意 1. ADMD, FR2-FR0, LV1, LV0ビット, ADCEの変更は変換停止状態(ADCS = 0, ADCE = 0) で行ってください。
 - 2. ADCS = 1, ADCE = 0は設定しないでください。
 - 3. ADCE = 0, ADCS = 0設定状態から8ビット操作命令でADCE = 1, ADCS = 1に設定することは禁止 します。必ず14.7 A/Dコンバータの設定フロー・チャートの手順に従ってください。

表14-1 ADCSビットとADCEビットの設定

ADCS	ADCE	A/D変換動作	
0	0	変換停止状態	
0	1	変換待機状態	
1	0	設定禁止	
1	1	変換動作状態	

表14-2 ADCSビットのセット/クリア条件

	A/D変換モード		セット条件	クリア条件
ソフトウエア・	セレクト・モード	連続変換	ADCS = 1	ADCS = 0ライトした場合
トリガ		モード	ライトした場	
		ワンショット	合	・ADCS = 0ライトした場合
		変換モード		・AD変換終了時に自動的に"0"にクリア
	スキャン・モード	連続変換		ADCS = 0ライトした場合
		モード		
		ワンショット		・ADCS = 0ライトした場合
		変換モード		・設定した4チャネル分の変換が終了する
				と, 自動的に"0"にクリア
ハードウエア・	セレクト・モード	連続変換		ADCS = 0ライトした場合
トリガ・ノーウ		モード		
エイト・モード		ワンショット		ADCS = 0ライトした場合
		変換モード		
	スキャン・モード	連続変換		ADCS = 0ライトした場合
		モード		
		ワンショット		ADCS = 0ライトした場合
		変換モード		
ハードウエア・	セレクト・モード	連続変換	ハードウェ	ADCS = 0ライトした場合
トリガ・ウエイ		モード	ア・トリガが入	
ト・モード		ワンショット	力された場合	・ADCS = 0ライトした場合
		変換モード		・AD変換終了時に自動的に"0"にクリア
	スキャン・モード	連続変換		ADCS = 0ライトした場合
		モード		
		ワンショット		・ADCS = 0ライトした場合
		変換モード		・設定した4チャネル分の変換が終了する
				と, 自動的に"0"にクリア




図14-4 A/D電圧コンパレータ使用時のタイミング・チャート

- 注 1. ソフトウエア・トリガ・モード時およびハードウエア・トリガ・ノーウエイト・モード時, ADCEビットの立ち上がりから, ADCSビットの立ち上がりまでの時間は, 内部回路安定のため, 1 µs以上必要です。
 - 2. 変換起動には、最大で次の時間がかかります。

۲.	支								
		ADM0		変換クロック	起動時間(fcLi	〈クロック数)			
	FR2	FR1	FR0	(f _{AD})	ソフトウエア・トリガ・モード/	ハードウエア・トリガ・ウエイト・			
					ハードウエア・トリガ・	モード			
					ノーウエイト・モード				
	0	0	0	fclk/64	63	1			
	0	0	1	fclk/32	31				
	0	1	0	fclk/16	15				
	0	1	1	fclk/8	7				
	1	0	0	fclk/6	5				
	1	0	1	fclk/5	4				
	1	1	0	fclk/4	3				
	1	1	1	fclk/2	1				

ただし、連続変換モードの2回目以降では、ハードウェア・トリガ検出後に、変換起動時間 やA/D電源安定待ち時間は発生しません。

- 注意1. ハードウエア・トリガ・ウエイト・モードで使用する場合、ADCSビットに1を設定するのは禁止です(ハードウエア・トリガ信号検出時に、自動的に1に切り替わります)。ただし、AD変換待機状態にするために、ADCSビットに0を設定することは可能です。
 - 2. ハードウエア・トリガ・ノーウエイト・モードでのワンショット変換モード時, AD変換終 了時にADCSフラグは、自動的に "0" にクリアされません。 "1" のまま保持されます。
 - 3. ADCEビットの書き換えは、ADCS = 0 (変換停止/変換待機状態) のときに行ってください。
 - 4. A/D変換を完了させるためには、ハード・トリガ間隔を次の時間以上としてください。 ハードウエア・トリガ・ノーウエイト・モード時:fclkの2クロック+変換起動時間+A/D変換時間

ハードウエア・トリガ・ウエイト・モード時: fclkの2クロック+変換起動時間+A/D電源安定待ち時間+A/D変換時間

表14-3 A/D変換時間の選択(1/4)

(1) A/D電源安定待ち時間なし 標準モード1,2

(ソフトウエア・トリガ・モード/ハードウエア・トリガ・ノーウエイト・モード)

A/D⊐	ンバータ	・モー	ド・レジ	スタ0	モード	変換	変換	変換時間	1	0ビット分角	解能時の変技	奥時間の選	沢
	(ADM0)				クロック	クロック		2.7 V≦V _{DD} ≦5.5 V				
FR2	FR1	FR0	LV1	LV0		(f _{AD})	数 数		fclk=	fclk=	fclk =	fclk=	fclk =
									1 MHz	4 MHz	8 MHz	16 MHz	24 MHz
0	0	0	0	0	標準1	fclk/64	19 fad	1216/fclk	設定禁止	設定禁止	設定禁止	設定禁止	
0	0	1				fclk/32	(サンプ	608/fclk				38 µs	25.3333 µs
0	1	0				fclk/16	リン	304/fclk			38 µs	19 µs	12.6667 µs
0	1	1				fclk/8	グ・クロ	152/f ськ		38 µs	19 µs	9.5 µs	6.3333 µs
1	0	0				fclk/6	ック数:	114/fclк		28.5 µs	14.25 µs	7.125 µs	4.75 µs
1	0	1				fclk/5	7 f _{AD})	95/fclk		23.75 µs	11.875 µs	5.938 µs	3.9583 µs
1	1	0				fclk/4		76/fclk		19 µs	9.5 µs	4.75 µs	3.1667 µs
1	1	1				fcLk/2		38/fclk	38 µs	9.5 µs	4.75 µs	2.375 µs	設定禁止
0	0	0	0	1	標準2	fclk/64	17 fad	1088/fclk	設定禁止	設定禁止	設定禁止	設定禁止	
0	0	1				fcLк/32	(サンプ	544/fclk				34 µs	22.6667 µs
0	1	0				fclk/16	リン	272/fclк			34 µs	17 µs	11.3333 µs
0	1	1				fclk/8	グ・クロ	136/f ськ		34 µs	17 µs	8.5 µs	5.6667 µs
1	0	0				fclk/6	ック数:	102/fclк		25.5 µs	12.75 µs	6.375 µs	4.25 µs
1	0	1				fclk/5	5 f _{AD})	85/fclk		21.25 µs	10.625 µs	5.3125 µs	3.5417 µs
1	1	0				fclk/4		68/fclk		17 µs	8.5 µs	4.25 µs	2.8333 µs
1	1	1				fclk/2		34/fclk	34 µs	8.5 µs	4.25 µs	2.125 µs	設定禁止

注 10ビット分解能時の変換クロック数です。8ビット分解能を選択した場合は、変換クロック (fad) の2クロック分短くなります。

- 注意 1. A/D変換時間は, 37.6.1 A/Dコンバータ特性に示す変換時間(tconv)の範囲内で使用してください。
 - 2. FR2-FR0, LV1, LV0ビットを同一データ以外に書き換える場合は、いったんA/D変換動作を停止 (ADCS = 0, ADCE = 0) させたのちに行ってください。
 - 3. 変換時間は変換起動時間を含みせん。1回目の変換では、変換起動時間を加算してください。 また変換時間は、クロック周波数の誤差を含みません。誤差を考慮して、変換時間を選択してください。

表14-3 A/D変換時間の選択(2/4)

(2) A/D電源安定待ち時間なし 低電圧モード1,2

(ソフトウエア・トリガ・モード/ハードウエア・トリガ・ノーウエイト・モード)

A/Dコンバータ・モード・レジスタ0					モード	変換	変換	変換時間	1	0ビット分類	解能時の変換	奥時間の選	尺
	(ADM0)				クロック	クロック		1.9 V≦V _{DD} ≦5.5 V			注2	注3
FR2	FR1	FR0	LV1	LV0		(f _{AD})	注 1 数		fclk=	fclk =	fclk=	fclk=	f _{CLK} =
									1 MHz	4 MHz	8 MHz	16 MHz	24 MHz
0	0	0	1	0	低電圧1	fclk/64	19 fad	1216/fclк	設定禁止	設定禁止	設定禁止	設定禁止	
0	0	1				fcьк/32	(サンプ	608/fclk				38 µs	25.3333 µs
0	1	0				fclk/16	リン	304/fclk			38 µs	19 µs	12.6667 µs
0	1	1				fclk/8	グ・クロ	152/f ськ		38 µs	19 µs	9.5 µs	6.3333 µs
1	0	0				fclk/6	ック数:	114/fclк		28.5 µs	14.25 µs	7.125 µs	4.75 µs
1	0	1				fclk/5	7 f _{AD})	95/fclk		23.75 µs	11.875 µs	5.938 µs	3.9587 µs
1	1	0				fclk/4		76/fclk		19 µs	9.5 µs	4.75 μs	3.1667 µs
1	1	1				fclk/2		38/fclk	38 µs	9.5 µs	4.75 μs	2.375 µs	設定禁止
0	0	0	1	1	低電圧2	fclk/64	17 fad	1088/fclk	設定禁止	設定禁止	設定禁止	設定禁止	
0	0	1				fcьк/32	(サンプ	544/f ськ				34 µs	22.6667 µs
0	1	0				fclk/16	リン	272/fclк			34 µs	17 µs	11.3333 µs
0	1	1				fclk/8	グ・クロ	136/f ськ		34 µs	17 µs	8.5 µs	5.6667 µs
1	0	0				fclk/6	ック数:	102/fclк		25.5 µs	12.75 µs	6.375 µs	4.25 µs
1	0	1				fclk/5	5 f _{AD})	85/fclk		21.25 µs	10.625 µs	5.3125 µs	3.5417 µs
1	1	0				fclk/4		68/fclk		17 µs	8.5 µs	4.25 µs	2.8333 µs
1	1	1				fclk/2		34/fclk	34 µs	8.5 µs	4.25 µs	2.125 µs	設定禁止

- 注1. 10ビット分解能時の変換クロック数です。8ビット分解能を選択した場合は、変換クロック(faD)の2クロック分短くなります。
 - 2. 2.4 V≦V_{DD}≦5.5 V
 - 3. 2.7 V≦V_{DD}≦5.5 V
- 注意 1. A/D変換時間は、37.6.1 A/Dコンバータ特性に示す変換時間(tconv)の範囲内で使用してください。
 - 2. FR2-FR0, LV1, LV0ビットを同一データ以外に書き換える場合は、いったんA/D変換動作を停止(ADCS = 0, ADCE = 0) させたのちに行ってください。
 - 3. 変換時間は変換起動時間を含みせん。1回目の変換では、変換起動時間を加算してください。 また変換時間は、クロック周波数の誤差を含みません。誤差を考慮して、変換時間を選択してください。

表14-3 A/D変換時間の選択 (3/4)

(3) A/D電源安定待ち時間あり 標準モード1,2

(ハードウェア・トリガ・ウェイト・モード^{注1})

A/D⊐	ンバータ	ヌ・モー	ド・レシ	ジスタ0	モード	変換	A/D電源	変換	A/D電源		A/D電源	安定待ちク	ロック+	
	(ADM0)				クロック	安定待ち	クロック	安定待ち	10ビット分解能時の変換時間					
						(f _{AD})	クロック	数 数	時間+		2.7	V≦V _{DD} ≦5	5.5 V	
FR2	FR1	FR0	LV1	LV0			数		変換時間	fclk=	fclk=	fclk =	fclk =	fclk=
										1 MHz	4 MHz	8 MHz	16 MHz	24 MHz
0	0	0	0	0	標準1	fclk/64	8 fad	19 fad	1728/fclk	設定禁止	設定禁止	設定禁止	設定禁止	
0	0	1				fclk/32		(サンプ	864/fclk				54 µs	36 µs
0	1	0				fclk/16		リン	432/fclk			54 µs	27 µs	18 µs
0	1	1				fclk/8		グ・クロ	216/fclk		54 µs	27 µs	13.5 µs	9 µs
1	0	0				fclk/6		ック数: 7 fap)	162/fclk		40.5 µs	20.25 µs	10.125 µs	6.75 µs
1	0	1				fclk/5		/ IAD)	135/fclk		33.75 µs	16.875 µs	8.4375 µs	5.625 µs
1	1	0				fclk/4			108/fclk		27 µs	13.5 µs	6.75 µs	4.5 µs
1	1	1				fclk/2			54/fclk	54 µs	13.5 µs	6.75 µs	3.375 µs	設定禁止
0	0	0	0	1	標準2	fclk/64	8 fad	17 fad	1600/fclk	設定禁止	設定禁止	設定禁止	設定禁止	
0	0	1				fclk/32		(サンプ	800/fclk				50 µs	33.3333 µs
0	1	0				fclk/16		リン	400/fclk			50 µs	25 µs	16.6667 µs
0	1	1				fclk/8		グ・クロ	200/fclk		50 µs	25 µs	12.5 µs	8.3333 µs
1	0	0				fclk/6		ック数:	150/fclk		37.5 µs	18.75 µs	9.375 µs	6.25 µs
1	0	1				fclk/5		5 f _{AD})	125/fclk		31.25 µs	15.625 µs	7.8125 µs	5.2083 µs
1	1	0				fclk/4			100/fcLK		25 µs	12.5 µs	6.25 µs	4.1667 µs
1	1	1				fclk/2			50/f cLK	50 µs	12.5 µs	6.25 µs	3.125 µs	設定禁止

- 注 1. 連続変換モードの2回目以降では、ハードウエア・トリガ検出後に、変換起動時間やA/D電源安定待ち時間は発生しません(表14-3 (1/4) 参照)。
 - 2. 10ビット分解能時の変換クロック数です。8ビット分解能を選択した場合は、変換クロック(fad)の2クロック分短くなります。
- 注意 1. A/D変換時間は、37.6.1 A/Dコンバータ特性に示す変換時間(tconv)の範囲内で使用してください。 なお、変換時間(tconv)はA/D電源安定待ち時間を含みません。
 - 2. FR2-FR0, LV1, LV0ビットを同一データ以外に書き換える場合は、いったんA/D変換動作を停止(ADCS = 0, ADCE = 0) させたのちに行ってください。
 - 3. 変換時間は変換起動時間を含みせん。1回目の変換では、変換起動時間を加算してください。 また変換時間は、クロック周波数の誤差を含みません。誤差を考慮して、変換時間を選択してください。
 - 4. ハードウエア・トリガ・ウエイト・モード時の変換時間は、ハードウエア・トリガ検出からのA/D電源 安定待ち時間を含みます。

表14-3 A/D変換時間の選択(4/4)


(4) A/D電源安定待ち時間あり 低電圧モード1,2

(ハードウエア・トリガ・ウエイト・モード^{注1})

A/D⊐			ド・レジ	ジスタ0	モード	変換	A/D電源	変換	A/D電源			安定待ちク		
	((ADM0)				クロック	安定待ち	クロック	安定待ち	10ビット分解能時)変換時間	
	_		_			(f _{AD})	クロック	数 数	時間+	1.9	V≦V _{DD} ≦5	5.5 V	注3	注4
FR2	FR1	FR0	LV1	LV0			数		変換時間	fclk=	fclk=	fclk=	fclk=	fclk =
										1 MHz	4 MHz	8 MHz	16 MHz	24 MHz
0	0	0	1	0	低電圧	fclk/64	2 fad	19 fad	1344/fськ	設定禁止	設定禁止	設定禁止	設定禁止	
0	0	1			1	fclk/32		(サン	672/fclk				42 µs	28 µs
0	1	0				fclk/16		プリン	336/fcLK			42 µs	21 µs	14 µs
0	1	1				fclk/8		グ・ク	168/fcLK		42 µs	21 µs	10.5 µs	7 μs
1	0	0				fclk/6		ロック	126/fclk		31.25 µs	15.75 µs	7.875 µs	5.25 µs
1	0	1				fclk/5		数:	105/fclk		26.25 µs	13.125 µs	6.5625 µs	4.375 µs
1	1	0				fclk/4		7 f _{AD})	84/fclk		21 µs	10.5 µs	5.25 µs	3.5 µs
1	1	1				fclk/2			42/fcLK	42 µs	10.5 µs	5.25 µs	2.625 µs	設定禁止
0	0	0	1	1	低電圧	fclk/64	2 fad	17 fad	1216/fclk	設定禁止	設定禁止	設定禁止	設定禁止	
0	0	1			2	fclk/32		(サン	608/fcLK				38 µs	25.3333 µs
0	1	0				fclk/16		プリン	304/fcLK			38 µs	19 µs	12.6667 µs
0	1	1				fclk/8		グ・ク	152/fclk		38 µs	19 µs	9.5 µs	6.3333 µs
1	0	0				fclk/6		ロック	114/fcLK		28.5 µs	14.25 µs	7.125 µs	4.75 μs
1	0	1				fclk/5		数:	95/fcLK		23.75 µs	11.875 µs	5.938 µs	3.9583 µs
1	1	0				fclk/4		5 f _{AD})	76/f clk		19 µs	9.5 µs	4.75 µs	3.1667 µs
1	1	1				fclk/2			38/fclk	38 µs	9.5 µs	4.75 µs	2.375 µs	設定禁止

- 注 1. 連続変換モードの2回目以降では、ハードウエア・トリガ検出後に、変換起動時間やA/D電源安定待ち時間は発生しません(表14-3 (2/4) 参照)。
 - 2. 10ビット分解能時の変換クロック数です。8ビット分解能を選択した場合は、変換クロック(fad)の2クロック分短くなります。
 - 3. 2.4 V≦V_{DD}≦5.5 V
 - 4. 2.7 V≦V_{DD}≦5.5 V
- 注意 1. A/D変換時間は、37.6.1 A/Dコンバータ特性に示す変換時間(tconv)の範囲内で使用してください。 なお、変換時間(tconv)はA/D電源安定待ち時間を含みません。
 - 2. FR2-FR0, LV1, LV0ビットを同一データ以外に書き換える場合は、いったんA/D変換動作を停止(ADCS = 0, ADCE = 0) させたのちに行ってください。
 - 3. 変換時間は変換起動時間を含みせん。1回目の変換では、変換起動時間を加算してください。 また変換時間は、クロック周波数の誤差を含みません。誤差を考慮して、変換時間を選択してください。
 - 4. ハードウエア・トリガ・ウエイト・モード時の変換時間は、ハードウエア・トリガ検出からのA/D電源 安定待ち時間を含みます。

図14-5 A/DコンバータのサンプリングとA/D変換のタイミング(例 ソフトウエア・トリガ・モードの場合)



14. 3. 3 A/Dコンバータ・モード・レジスタ1 (ADM1)

A/D変換トリガ、変換モード、ハードウエア・トリガ信号を設定するレジスタです。

ADM1レジスタは、1ビット・メモリ操作命令または8ビット・メモリ操作命令で設定します。 リセット信号の発生により、00Hになります。

図14-6 A/Dコンバータ・モード・レジスタ1 (ADM1) のフォーマット

アドレス: FFF32H リセット時: 00H R/W

略号	7	6	5	4	3	2	1	0
ADM1	ADTMD1	ADTMD0	ADSCM	0	0	0	ADTRS1	ADTRS0

ADTMD1	ADTMD0	A/D変換トリガ・モードの選択
0	×	ソフトウエア・トリガ・モード
1	0	ハードウエア・トリガ・ノーウエイト・モード
1	1	ハードウエア・トリガ・ウエイト・モード

ADSCM	A/D変換動作モードの設定
0	連続変換モード
1	ワンショット変換モード

ADTRS1	ADTRS0	ハードウエア・トリガ信号の選択
0	0	タイマ・チャネル01のカウント完了またはキャプチャ完了割り込み信号(INTTM01)
0	1	設定禁止
1	0	リアルタイム・クロック2割り込み信号(INTRTC)
1	1	12ビット・インターバル・タイマ割り込み信号 (INTIT)

注意1. 変換停止状態 (ADCS = 0, ADCE = 0) のときに、ADM1レジスタを書き換えてください。

2. A/D変換を完了させるためには、ハードウエア・トリガ間隔を次の時間以上としてください。 ハードウエア・トリガ・ノーウエイト・モード時: fclkの2クロック+変換起動時間+A/D変 換時間

ハードウエア・トリガ・ウエイト・モード時: fclkの2クロック+変換起動時間+A/D電源安定待ち時間+A/D変換時間

注意3. SNOOZE機能以外のモードにおいて、INTRTC, INTIT入力後最大fclkの4クロック間は、次のINTRTC, INTIT入力がトリガとして有効になりません。

備考 1. ×: Don't care

2. fclk: CPU/周辺ハードウエア・クロック周波数

14.3.4 A/Dコンバータ・モード・レジスタ2 (ADM2)

A/Dコンバータの+側基準電圧および-側基準電圧の選択、A/D変換結果の上限値/下限値のチェック、分解能の選択、およびSNOOZEモードを設定するレジスタです。

ADM2レジスタは、1ビット・メモリ操作命令または8ビット・メモリ操作命令で設定します。

リセット信号の発生により、00Hになります。

図14-7 A/Dコンバータ・モード・レジスタ2 (ADM2) のフォーマット (1/2)

アドレス: F0010H リセット時: 00H R/W

略号 7 6 5 4 3 2 1 0 ADM2 ADREFP1 ADREFP0 ADREFM 0 ADRCK AWC 0 ADTYP

ADREFP1	ADREFP0	A/Dコンバータの+側の基準電圧の選択
0	0	V _{DD} から供給 ^{注2}
0	1	P20/AV _{REFP} /ANI0から供給
1	0	内部基準電圧(1.45 V)から供給 ^{注1}
1	1	設定禁止

- ・ADREFP1, ADREFP0ビットを書き換える場合、次の手順で設定してください。
- ① ADCE = 0に設定
- ② ADREFP1, ADREFP0の値を変更
- ③ 基準電圧安定待ち時間ウエイト(A)
- ④ ADCE = 1に設定
- ⑤ 基準電圧安定待ち時間ウエイト (B)

ADREFP1, ADREFP0 = 1, 0に変更する場合: A = 5 µs, B = 1 µs

ADREFP1, ADREFP0 = 0, 0または0, 1に変更する場合: Aはウエイト不要, B = 1 μs

⑤のウエイトのあとに、A/D変換開始してください。

・ADREFP1, ADREFP 0 = 1, 0に設定した場合、温度センサ出力電圧と内部基準電圧(1.45 V) をA/D変換することはできません。

必ずADISS = 0としてA/D変換を行なってください。

ADREFM	A/Dコンバータの-側の基準電圧源の選択
0	Vssから供給
1	P21/AV _{REFM} /ANI1から供給

注1. HS(高速メイン)モードでのみ選択可能です。

温度センサを使用する場合は、必ず内部基準電圧を使用してください。

2. 基準電圧(+) = VDDを使用する場合は、バッテリバックアップ機能の電源切り替え回路の影響による 電圧降下を考慮に入れて、A/D変換結果を使用してください。また、A/D変換中HALTモードに移行し、 VDD系のポートは入力に設定してください。

(注意は次ページにあります。)

- 注意1. ADM2レジスタを書き換える場合は、必ず変換停止状態(ADCS = 0, ADCE = 0) のときに行ってください。
 - STOPモードもしくはサブシステム・クロックでCPU動作中にHALTモードへ移行する場合は、ADREFP1 = 1に設定しないでください。内部基準電圧(ADREFP1, ADREFP0 = 1, 0) 選択時は、37.
 3.2 電源電流特性に示すA/Dコンバータ基準電圧電流(IADREF)の電流値が加算されます。
 - 3. AVREFPとAVREFMを使用する場合は、ANIOとANI1をアナログ入力に設定し、ポート・モード・レジスタは入力モードに設定してください。

図14-7 A/Dコンバータ・モード・レジスタ2 (ADM2) のフォーマット (2/2)

アドレス: F0010H リセット時: 00H R/W

略号	7	6	5	4	3	2	1	0
ADM2	ADREFP1	ADREFP0	ADREFM	0	ADRCK	AWC	0	ADTYP

ADRCK	変換結果上限/下限値チェック							
0	ADLLレジスタ≦ADCRレジスタ≦ADULレジスタ(AREA1)のとき割り込み信号(INTAD)が発生。							
1	ADCRレジスタ <adllレジスタ(area2),adulレジスタ<adcrレジスタ(area3)のとき割り込み< td=""></adllレジスタ(area2),adulレジスタ<adcrレジスタ(area3)のとき割り込み<>							
	信号(INTAD)が発生。							
AREA 1~ARE	AREA 1~AREA 3の割り込み信号(INTAD)発生範囲を図14-8に示します。							

AWC	SNOOZEモードの設定
0	SNOOZEモード機能を使用しない
1	SNOOZEモード機能を使用する

STOPモード中のハードウエア・トリガ信号で、STOPモードを解除し、CPUを動作させることなくA/D変換を行います(SNOOZEモード)。

- ・SNOOZEモード機能は、CPU/周辺ハードウエア・クロック(fclk)に高速オンチップ・オシレータ・クロックが選択されているときのみ設定可能です。高速オンチップ・オシレータ・クロック以外が選択されている場合は設定禁止です。
- ・ソフトウエア・トリガ・モード、およびハードウエア・トリガ・ノー・ウエイト・モードでのSNOOZEモード機能は使 用禁止です。
- ・連続変換モードでのSNOOZEモード機能は使用禁止です。
- ・SNOOZEモード機能を使用するとき、ハードウエア・トリガ間隔は、「SNOOZEモードの遷移時間 $^{\pm}$ +変換起動時間+A/D電源安定待ち時間+A/D変換時間+fclkの2クロック」以上の間隔を空けて設定してください。
- ・SNOOZE機能を使用する場合でも、通常動作時はAWCを0に設定し、STOPモードへ移行する直前にAWCを1に変更してください。

またSTOPモードから通常動作へ復帰後、必ずAWCを0に変更してください。


AWC = 1のままでは、その後のSNOOZEモード、通常動作に関係なく正常にA/D変換が開始されません。

ADTYP	A/D変換分解能の選択
0	10ビット分解能
1	8ビット分解能

注 24.3.3 SNOOZEモードの「STOPモード→SNOOZEモードの遷移時間」を参照してください。

注意 ADM2レジスタを書き換える場合は、必ず変換停止状態(ADCS = 0, ADCE = 0) のときに行ってください。

図14-8 ADRCKビットによる割り込み信号発生範囲



備考 INTADが発生しない場合は、A/D変換結果がADCR、ADCRHレジスタに格納されません。

14.3.5 10ビットA/D変換結果レジスタ (ADCR)

A/D変換結果を保持する16ビットのレジスタです。下位6ビットは"0"固定です。A/D変換が終了するたびに、逐次変換レジスタ(SAR)から変換結果がロードされます。変換結果の上位8ビットがFFF1FHに、下位2ビットがFFF1EHの上位2ビットに格納されます注。

ADCRレジスタは、16ビット・メモリ操作命令で読み出せます。

リセット信号の発生により、0000Hになります。

注 A/D変換結果の値がA/D変換結果比較機能(ADRCKビット、ADUL/ADLLレジスタで設定(図14-8 参照))で設定した値の範囲外の場合は格納されません。

図14-9 10ビットA/D変換結果レジスタ (ADCR) のフォーマット

アドレス: FFF1FH, FFF1EH リセット値: 0000H R

略号	FFF1FH							FFF1EH							
ADCR										0	0	0	0	0	0

- 注意1. 8ビット分解能A/D変換を選択時(A/Dコンバータ・モード・レジスタ2(ADM2)のADTYP = 1) にADCRレジスタをリードした場合、下位2ビット(ADCRレジスタのビット7、ビット6)は、 0が読み出されます。
 - 2. ADCRレジスタへ16ビット・アクセスした場合,変換結果上位10ビットがADCRレジスタのビット15から順に読み出せます。

14. 3. 6 8ビットA/D変換結果レジスタ(ADCRH)

A/D変換結果を保持する8ビットのレジスタです。10ビット分解能の上位8ビットを格納します^注。 ADCRHレジスタは、8ビット・メモリ操作命令で読み出せます。 リセット信号の発生により、00Hになります。

注 A/D変換結果の値がA/D変換結果比較機能(ADRCKビット、ADUL/ADLLレジスタで設定(図14-8 参照))で設定した値の範囲外の場合は格納されません。

図14-10 8ビットA/D変換結果レジスタ(ADCRH)のフォーマット

アドレス: FFF1FH リセット時: 00H R

略号	7	6	5	4	3	2	1	0
ADCRH								

注意 A/Dコンバータ・モード・レジスタ0 (ADMO), アナログ入力チャネル指定レジスタ (ADS), A/Dポート・コンフィギュレーション・レジスタ (ADPC) に対して書き込み動作を行ったとき, ADCRHレジスタの内容は不定となることがあります。変換結果は、変換動作終了後、ADMO, ADS, ADPCレジスタに対して書き込み動作を行う前に読み出してください。上記以外のタイミングでは、正しい変換結果が読み出されないことがあります。

14.3.7 アナログ入力チャネル指定レジスタ (ADS)

A/D変換するアナログ電圧の入力チャネルを指定するレジスタです。

ADSレジスタは、1ビット・メモリ操作命令または8ビット・メモリ操作命令で設定します。

リセット信号の発生により、00Hになります。

図14-11 アナログ入力チャネル指定レジスタ (ADS) のフォーマット

アドレス:FFF31H リセット時:00H R/W

略号	7	6	5	4	3	2	1	0
ADS	ADISS	0	0	ADS4	ADS3	ADS2	ADS1	ADS0

OLDYR	– 1 (TIDIVID 07					
ADISS	ADS4	ADS3	ADS2	ADS1	ADS0	アナログ入力	入力ソース
						チャネル	
0	0	0	0	0	0	ANI0	P20/ANI0/AVREFP端子
0	0	0	0	0	1	ANI1	P21/ANI1/AVREFM端子
0	0	0	0	1	0	ANI2	P22/ANI2端子
0	0	0	0	1	1	ANI3	P23/ANI3端子
0	0	0	1	0	0	ANI4	P24/ANI4端子
0	0	0	1	0	1	ANI5	P25/ANI5端子
0	1	1	1	0	1	_	温度センサ出力電圧 ^注
1	0	0	0	0	1	_	内部基準電圧(1.45 V) ^注
		上記	以外			設定禁止	

Oスキャン・モード (ADMD = 1)

ADS4	ADS3	ADS2	ADS1	ADS0	アナログ入力チャネル					
					Scan 0	Scan 1	Scan 2	Scan 3		
0	0	0	0	0	ANI0	ANI1	ANI2	ANI3		
0	0	0	0	1	ANI1	ANI2	ANI3	ANI4		
0	0	0	1	0	ANI2	ANI3	ANI4	ANI5		
		上記以外		設定禁止						

注 HS(高速メイン)モードでのみ選択可能です。

温度センサを使用する場合は、必ず内部基準電圧を使用してください。

注意1. ビット5,6には必ず0を設定してください。

- 2. ADPCレジスタでアナログ入力に設定したポートは、ポート・モード・レジスタ2 (PM2) で入力 モードに選択してください。
- 3. A/Dポート・コンフィギュレーション・レジスタ(ADPC)でデジタル入出力として設定する端子を、ADSレジスタで設定しないでください。
- 4. 変換停止状態 (ADCS = 0, ADCE = 0) のときに、ADISSビットを書き換えてください。
- 5. AVREFPをA/Dコンバータの+側の基準電圧として使用している場合、ANIOをA/D変換チャネルとして選択しないでください。
- 6. AVREFMをA/Dコンバータの一側の基準電圧として使用している場合、ANI1をA/D変換チャネルとして選択しないでください。

注意7. ADISS = 1を設定した場合、+側の基準電圧に内部基準電圧(1.45 V)は使用できません。 また、ADISS = 1に設定後、1回目の変換結果は使用できません。詳細設定フローは、14.7.4 温度センサ出力電圧/内部基準電圧を選択時の設定を参照してください。

- 8. STOPモードへ移行、もしくはサブシステム・クロックでCPU動作中にHALTモードへ移行する場合は、ADISS = 1に設定しないでください。ADISS = 1設定時は、37.3.2 電源電流特性に示す A/Dコンバータ基準電圧電流(IADREF)の電流値が加算されます。
- 9. 製品により、対応するANI端子が存在しない場合は、変換結果を無視してください。

14.3.8 変換結果比較上限値設定レジスタ (ADUL)

A/D変換結果に対し、上限値をチェックするために設定するレジスタです。

A/D変換結果とADULレジスタ値の比較を行い、A/Dコンバータ・モード・レジスタ2 (ADM2) のADRCKビットの設定範囲(図14-8参照)で割り込み信号 (INTAD) の発生を制御します。

ADULレジスタは、8ビット・メモリ操作命令で設定します。

リセット信号の発生により、FFHになります。

図14-12 変換結果比較上限値設定レジスタ (ADUL) のフォーマット

アドレス: F0011H リセット時: FFH R/W

略号	7	6	5	4	3	2	1	0
ADUL	ADUL7	ADUL6	ADUL5	ADUL4	ADUL3	ADUL2	ADUL1	ADUL0

14.3.9 変換結果比較下限値設定レジスタ (ADLL)

A/D変換結果に対し、下限値をチェックするために設定するレジスタです。

A/D変換結果とADLLレジスタ値の比較を行い、A/Dコンバータ・モード・レジスタ2 (ADM2) のADRCKビットの設定範囲(図14-8参照)で割り込み信号(INTAD)の発生を制御します。

ADLLレジスタは、8ビット・メモリ操作命令で設定します。

リセット信号の発生により、00Hになります。

図14-13 変換結果比較下限値設定レジスタ (ADLL) のフォーマット

アドレス: F0012H リセット時: 00H R/W

略号	7	6	5	4	3	2	1	0
ADLL	ADLL7	ADLL6	ADLL5	ADLL4	ADLL3	ADLL2	ADLL1	ADLL0

- 注意1. 10ビット分解能A/D変換選択時は、10ビットA/D変換結果レジスタ(ADCR)の上位8ビットをADUL レジスタおよびADLLレジスタと比較します。
 - 2. ADULレジスタおよびADLLレジスタの書き換えは、必ず変換停止状態(ADCS = 0, ADCE = 0) のときに行ってください。
 - 3. ADULレジスタおよびADLLレジスタは、ADUL>ADLLになるように設定を行ってください。

14. 3. 10 A/Dテスト・レジスタ (ADTES)

A/D変換対象にA/Dコンバータの+側の基準電圧、一側の基準電圧、アナログ入力チャネル(ANIxx)を選択するレジスタです。A/Dテスト機能として使用する場合は、以下の設定にします。

- ・ゼロスケールを測定するときは、A/D変換対象に一側の基準電圧を選択。
- ・フルスケールを測定するときは、A/D変換対象に+側の基準電圧を選択。

ADTESレジスタは、8ビット・メモリ操作命令で設定します。

リセット信号の発生により、00Hになります。

図14-14 A/Dテスト・レジスタ (ADTES) のフォーマット

アドレス: F0013H リセット時: 00H R/W

略号	7	6	5	4	3	2	1	0
ADTES	0	0	0	0	0	0	ADTES1	ADTES0

ADTES1	ADTES0	A/D変換対象
0	0	$ANIxx/温度センサ出力電圧^{\pm}/内部基準電圧(1.45 V)^{\pm}(アナログ入力チャネル指定レジス$
		タ(ADS)で設定)
1	0	ー側の基準電圧(ADM2レジスタのADREFMビットで選択)
1	1	+側の基準電圧(ADM2レジスタのADREFP1, ADREFP0ビットで選択)
上記以外		設定禁止

注 温度センサ出力電圧、内部基準電圧(1.45V)は、HS(高速メイン)モードでのみ選択可能です。

注意 A/Dテスト機能についての詳細は、第30章 安全機能を参照してください。

14.3.11 アナログ入力端子のポート機能を制御するレジスタ

A/Dコンバータのアナログ入力と兼用するポート機能を制御するレジスタ(ポート・モード・レジスタ(PMxx), A/Dポート・コンフィギュレーション・レジスタ(ADPC)) を設定してください。

詳細は、以下を参照してください。

- ・4.3.1 ポート・モード・レジスタ (PMxx)
- ・4.3.6 A/Dポート・コンフィギュレーション・レジスタ (ADPC)

ANIO-ANI5端子をA/Dコンバータのアナログ入力として使用するときは、各ポートに対応するポート・モード・レジスタ(PMxx)のビットに1を設定し、A/Dポート・コンフィギュレーション・レジスタ(ADPC)でアナログ入力に設定してください。

14.4 A/Dコンバータの変換動作

A/Dコンバータの変換動作を次に示します。

- 選択したアナログ入力チャネルに入力している電圧を、サンプル&ホールド回路でサンプリングします。
- ② 一定時間サンプリングを行うとサンプル&ホールド回路はホールド状態となり、サンプリングされた電 圧をA/D変換が終了するまで保持します。
- ③ 逐次変換レジスタ(SAR)のビット9をセットし、タップ・セレクタは直列抵抗ストリングの電圧タップを(1/2)AVREFにします。
- ④ 直列抵抗ストリングの電圧タップとサンプリングされた電圧との電圧差をA/D電圧コンパレータで比較します。もし、アナログ入力が(1/2) AVREFよりも大きければ、SARレジスタのMSBビットをセットしたままです。また、(1/2) AVREFよりも小さければ、MSBビットはリセットします。
- ⑤ 次にSARレジスタのビット8が自動的にセットし、次の比較に移ります。ここではすでに結果がセットしているビット9の値によって、次に示すように直列抵抗ストリングの電圧タップを選択します。
 - ・ビット9 = 1: (3/4) AVREF
 - ・ビット9=0: (1/4) AVREF

この電圧タップとサンプリングされた電圧を比較し、その結果でSARレジスタのビット8を次のように操作します。

- サンプリングされた電圧≥電圧タップ:ビット8=1
- ・サンプリングされた電圧く電圧タップ:ビット8=0
- ⑥ このような比較をSARレジスタのビット0まで続けます。
- ⑦ 10ビットの比較が終了したとき、SARレジスタには有効なデジタルの結果が残り、その値がA/D変換結果レジスタ(ADCR, ADCRH)に転送され、ラッチします^{注1}。

同時に、A/D変換終了割り込み要求(INTAD)を発生させることができます注1。

- ⑧ 以降①から⑦までの動作をADCS = 0になるまで繰り返します $^{\pm 2}$ 。 A/Dコンバータを停止する場合は、ADCS = 0にしてください。
- 注 1. A/D変換結果の値がA/D変換結果比較機能(ADRCKビット、ADUL/ADLLレジスタで設定(図14-8参照))で設定した値の範囲外の場合、A/D変換終了割り込み要求信号(INTAD)は発生しません。この場合、ADCR、ADCRHレジスタに結果は格納されません。
 - 2. 連続変換モード時は、ADCSフラグは自動的に "0" にクリアされません。また、ハードウエア・トリガ・ノーウエイト・モードでのワンショット変換モード時でも、ADCSフラグは、自動的に "0" にクリアされません。 "1" のまま保持されます。
- 備考1. A/D変換結果レジスタは2種類あります。
 - ・ADCRレジスタ(16ビット) : 10ビットのA/D変換値を格納します。
 - ・ADCRHレジスタ(8ビット) : 8ビットのA/D変換値を格納します。
 - 2. AVREF: A/Dコンバータの+側基準電圧。AVREFP, 内部基準電圧(1.45 V), VDDから選択可能です。




図14-15 A/Dコンバータの変換動作(ソフトウエア・トリガ・モードの場合)

ワンショット変換モード時のA/D変換動作は、A/D変換終了後にADCSビットが自動的にクリア(0)されます。 連続変換モード時のA/D変換動作は、ソフトウエアによりA/Dコンバータ・モード・レジスタ0(ADM0)のビット7(ADCS)をクリア(0)するまで連続的に行われます。

A/D変換動作中に、アナログ入力チャネル指定レジスタ(ADS)に対して書き換えおよび上書きすると、現在のA/D変換は中断され、ADSレジスタで再度指定されたアナログ入力のA/D変換を行います。変換動作途中のデータは破棄されます。

A/D変換結果レジスタ (ADCR, ADCRH) は、リセット信号の発生により0000Hまた00Hとなります。

14.5 入力電圧と変換結果

アナログ入力端子(ANIO-ANI5)に入力されたアナログ入力電圧と理論上のA/D変換結果(10ビットA/D変換結果レジスタ(ADCR))には次式に示す関係があります。

SAR = INT
$$\left(\frac{V_{AIN}}{AV_{REF}} \times 1024 + 0.5\right)$$

ADCR = SAR × 64

または,

$$(\frac{ADCR}{64} - 0.5) \times \frac{AV_{REF}}{1024} \le V_{AIN} < (\frac{ADCR}{64} + 0.5) \times \frac{AV_{REF}}{1024}$$

INT():()内の値の整数部を返す関数

VAIN: アナログ入力電圧AVREF: AVREF端子電圧

ADCR : A/D変換結果レジスタ (ADCR) の値

SAR : 遂次変換レジスタ

図14-16にアナログ入力電圧とA/D変換結果の関係を示します。




図14-16 アナログ入力電圧とA/D変換結果の関係

備考 AVREF: A/Dコンバータの+側基準電圧。AVREFP, 内部基準電圧(1.45 V), VDDから選択可能です。

入力電圧/AVREF


14.6 A/Dコンバータの動作モード

A/Dコンバータの各モードの動作を次に示します。また、各モードの設定手順を14.7 A/Dコンバータの設定フロー・チャートに示します。

14.6.1 ソフトウエア・トリガ・モード(セレクト・モード,連続変換モード)

- ① 停止状態で、A/Dコンバータ・モード・レジスタ0(ADM0)のADCE = 1に設定し、A/D変換待機状態となります。
- ② ソフトウエアで安定待ち時間(1 μs)をカウント後, ADM0レジスタのADCS = 1に設定することで、ア ナログ入力チャネル指定レジスタ(ADS)で指定されたアナログ入力のA/D変換を行います。
- ③ A/D変換が終了すると、変換結果をA/D変換結果レジスタ(ADCR、ADCRH)に格納し、A/D変換終了割り込み要求信号(INTAD)を発生します。A/D変換終了後は、すぐに次のA/D変換を開始します。
- ④ 変換動作中にADCS = 1を上書きすると、現在のA/D変換は中断され、再変換を開始します。変換動作途中のデータは破棄されます。
- ⑤ 変換動作中にADSレジスタを書き換えおよび上書きすると、現在のA/D変換は中断され、ADSレジスタで再度指定されたアナログ入力のA/D変換を行います。変換動作途中のデータは破棄されます。
- ⑥ 変換動作中にハードウエア・トリガが入力されても、A/D変換は開始しません。
- ⑦ 変換動作中にADCS = 0に設定すると、現在のA/D変換は中断され、A/D変換待機状態となります。
- 8 A/D変換待機中にADCE = 0に設定すると、A/Dコンバータは停止状態になります。ADCE = 0のとき、ADCS = 1に設定しても無視され、A/D変換は開始しません。


図14-17 ソフトウエア・トリガ・モード(セレクト・モード,連続変換モード)動作タイミング例



14. 6. 2 ソフトウエア・トリガ・モード (セレクト・モード、ワンショット変換モード)

- ① 停止状態で、A/Dコンバータ・モード・レジスタ0(ADM0)のADCE = 1に設定し、A/D変換待機状態となります。
- ② ソフトウエアで安定待ち時間(1 μs)をカウント後, ADM0レジスタのADCS = 1に設定することで、ア ナログ入力チャネル指定レジスタ(ADS)で指定されたアナログ入力のA/D変換を行います。
- ③ A/D変換が終了すると、変換結果をA/D変換結果レジスタ(ADCR, ADCRH)に格納し、A/D変換終了割り込み要求信号(INTAD)を発生します。
- ④ A/D変換が終了後、ADCSビットは自動的に0にクリアされ、A/D変換待機状態となります。
- ⑤ 変換動作中にADCS = 1を上書きすると、現在のA/D変換は中断され、再変換を開始します。変換動作途中のデータは破棄されます。
- ⑥ 変換動作中にADSレジスタを書き換えおよび上書きすると、現在のA/D変換は中断され、ADSレジスタで再度指定されたアナログ入力のA/D変換を行います。変換動作途中のデータは破棄されます。
- ⑦ 変換動作中にADCS = 0に設定すると、現在のA/D変換は中断され、A/D変換待機状態となります。
- ⑧ A/D変換待機中にADCE = 0に設定すると、A/Dコンバータは停止状態になります。ADCE = 0のとき、ADCS = 1に設定しても無視され、A/D変換は開始しません。A/D変換待機中にハードウエア・トリガが入力されても、A/D変換は開始しません。


図14-18 ソフトウエア・トリガ・モード (セレクト・モード、ワンショット変換モード) 動作タイミング例



14.6.3 ソフトウエア・トリガ・モード(スキャン・モード.連続変換モード)

- ① 停止状態で、A/Dコンバータ・モード・レジスタ0(ADM0)のADCE = 1に設定し、A/D変換待機状態となります。
- ② ソフトウエアで安定待ち時間 (1 µs) をカウント後、ADM0レジスタのADCS = 1に設定することで、アナログ入力チャネル指定レジスタ (ADS) で指定されたスキャン0~スキャン3までの4つのアナログ入力チャネルのA/D変換を行います。A/D変換はスキャン0で指定されたアナログ入力チャネルから順に行います。
- ③ 4つのアナログ入力チャネルのA/D変換は連続して行われ、変換が完了するごとに変換結果をA/D変換結果レジスタ (ADCR, ADCRH) に格納し、A/D変換終了割り込み要求信号 (INTAD) を発生します。4チャネルのA/D変換終了後は、設定しているチャネルからすぐに次のA/D変換が自動的に開始されます(4チャネル分)。
- ④ 変換動作中にADCS = 1を上書きすると、現在のA/D変換は中断され、最初のチャネルから再変換を開始します。変換動作途中のデータは破棄されます。
- ⑤ 変換動作中にADSレジスタを書き換えおよび上書きすると、現在のA/D変換は中断され、ADSレジスタで再度指定されたチャネルの最初からA/D変換を行います。変換動作途中のデータは破棄されます。
- ⑥ 変換動作中にハードウエア・トリガが入力されても、A/D変換は開始しません。
- ⑦ 変換動作中にADCS = 0に設定すると、現在のA/D変換は中断され、A/D変換待機状態となります。
- ⑧ A/D変換待機中にADCE = 0に設定すると、A/Dコンバータは停止状態になります。ADCE = 0のとき、ADCS = 1に設定しても無視され、A/D変換は開始しません。


図14-19 ソフトウエア・トリガ・モード(スキャン・モード,連続変換モード)動作タイミング例



14. 6. 4 ソフトウエア・トリガ・モード (スキャン・モード、ワンショット変換モード)

- ① 停止状態で、A/Dコンバータ・モード・レジスタ0(ADM0)のADCE = 1に設定し、A/D変換待機状態となります。
- ② ソフトウェアで安定待ち時間(1 μs)をカウント後、ADM0レジスタのADCS = 1に設定することで、アナログ入力チャネル指定レジスタ(ADS)で指定されたスキャン0~スキャン3までの4つのアナログ入力チャネルのA/D変換を行います。A/D変換はスキャン0で指定されたアナログ入力チャネルから順に行います。
- ③ 4つのアナログ入力チャネルのA/D変換は連続して行われ、変換が完了するごとに変換結果をA/D変換結果レジスタ(ADCR, ADCRH)に格納し、A/D変換終了割り込み要求信号(INTAD)を発生します。
- ④ 4チャネルのA/D変換が終了後、ADCSビットは自動的に0にクリアされ、A/D変換待機状態となります。
- ⑤ 変換動作中にADCS = 1を上書きすると、現在のA/D変換は中断され、最初のチャネルから再変換を開始します。変換動作途中のデータは破棄されます。
- ⑥ 変換動作中にADSレジスタを書き換えおよび上書きすると、現在のA/D変換は中断され、ADSレジスタで再度指定されたチャネルの最初からA/D変換を行います。変換動作途中のデータは破棄されます。
- ⑦ 変換動作中にADCS = Oに設定すると、現在のA/D変換は中断され、A/D変換待機状態となります。
- ⑧ A/D変換待機中にADCE = 0に設定すると、A/Dコンバータは停止状態になります。ADCE = 0のとき、ADCS = 1に設定しても無視され、A/D変換は開始しません。A/D変換待機中にハードウエア・トリガが入力されても、A/D変換は開始しません。


図14-20 ソフトウエア・トリガ・モード (スキャン・モード, ワンショット変換モード) 動作タイミング例



14. 6. 5 ハードウエア・トリガ・ノーウエイト・モード (セレクト・モード、連続変換モード)

- ① 停止状態で、A/Dコンバータ・モード・レジスタ0(ADM0)のADCE = 1に設定し、A/D変換待機状態となります。
- ② ソフトウエアで安定待ち時間(1 µs)をカウント後、ADM0レジスタのADCS = 1に設定することで、ハードウエア・トリガ待機状態となります(この段階では変換を開始しません)。なお、ハードウエア・トリガ待機状態のとき、ADCS = 1に設定しても、A/D変換は開始しません。
- ③ ADCS = 1の状態で、ハードウエア・トリガが入力されると、アナログ入力チャネル指定レジスタ(ADS)で指定されたアナログ入力のA/D変換を行います。
- ④ A/D変換が終了すると、変換結果をA/D変換結果レジスタ(ADCR, ADCRH)に格納し、A/D変換終了割り込み要求信号(INTAD)を発生します。A/D変換終了後は、すぐに次のA/D変換を開始します。
- ⑤ 変換動作中にハードウエア・トリガが入力された場合,現在のA/D変換は中断され,再変換を開始します。 変換動作途中のデータは破棄されます。
- ⑥ 変換動作中にADSレジスタを書き換えおよび上書きすると、現在のA/D変換は中断され、ADSレジスタで再度指定されたアナログ入力のA/D変換を行います。変換動作途中のデータは破棄されます。
- ⑦ 変換動作中にADCS = 1に上書きすると、現在のA/D変換は中断され、再変換を行います。変換動作途中のデータは破棄されます。
- ⑧ 変換動作中にADCS = 0に設定すると、現在のA/D変換は中断され、A/D変換待機状態となります。ただし、この状態でA/Dコンバータは停止状態になりません。
- ⑨ A/D変換待機中にADCE = 0に設定すると、A/Dコンバータは停止状態になります。ADCS = 0のとき、ハードウエア・トリガが入力されても無視され、A/D変換は開始しません。


図14-21 ハードウエア・トリガ・ノーウエイト・モード (セレクト・モード, 連続変換モード) 動作タイミング例



14. 6. 6 ハードウエア・トリガ・ノーウエイト・モード (セレクト・モード、ワンショット変換モード)

- ① 停止状態で、A/Dコンバータ・モード・レジスタ0(ADM0)のADCE = 1に設定し、A/D変換待機状態となります。
- ② ソフトウェアで安定待ち時間(1 µs)をカウント後、ADM0レジスタのADCS = 1に設定することで、ハードウェア・トリガ待機状態となります(この段階では変換を開始しません)。なお、ハードウェア・トリガ待機状態のとき、ADCS = 1に設定しても、A/D変換は開始しません。
- ③ ADCS = 1の状態で、ハードウエア・トリガが入力されると、アナログ入力チャネル指定レジスタ(ADS)で指定されたアナログ入力のA/D変換を行います。
- ④ A/D変換が終了すると、変換結果をA/D変換結果レジスタ (ADCR, ADCRH) に格納し、A/D変換終了割り込み要求信号 (INTAD) を発生します。
- ⑤ A/D変換が終了後、ADCSビットは1の設定のまま、A/D変換待機状態となります。
- ⑥ 変換動作中にハードウエア・トリガが入力された場合,現在のA/D変換は中断され,再変換を開始します。 変換動作途中のデータは破棄されます。
- ⑦ 変換動作中にADSレジスタを書き換えおよび上書きすると、現在のA/D変換は中断され、ADSレジスタで再度指定されたアナログ入力のA/D変換を行います。変換動作途中のデータは破棄されます。
- ⑧ 変換動作中にADCS = 1に上書きすると、現在のA/D変換は中断され、再変換を行います。変換動作途中のデータは破棄されます。
- ⑨ 変換動作中にADCS = 0に設定すると、現在のA/D変換は中断され、A/D変換待機状態となります。ただし、この状態でA/Dコンバータは停止状態になりません。
- ⑩ A/D変換待機中にADCE = 0に設定すると、A/Dコンバータは停止状態になります。ADCS = 0のとき、ハードウエア・トリガが入力されても無視され、A/D変換は開始しません。


図14-22 ハードウエア・トリガ・ノーウエイト・モード (セレクト・モード, ワンショット変換モード) 動作タイミング例



14. 6. 7 ハードウエア・トリガ・ノーウエイト・モード (スキャン・モード、連続変換モード)

- ① 停止状態で、A/Dコンバータ・モード・レジスタ0(ADM0)のADCE = 1に設定し、A/D変換待機状態となります。
- ② ソフトウェアで安定待ち時間(1 µs)をカウント後、ADM0レジスタのADCS = 1に設定することで、ハードウェア・トリガ待機状態となります(この段階では変換を開始しません)。なお、ハードウェア・トリガ待機状態のとき、ADCS = 1に設定しても、A/D変換は開始しません。
- ③ ADCS = 1の状態で、ハードウエア・トリガが入力されると、アナログ入力チャネル指定レジスタ(ADS)で指定されたスキャン0~スキャン3までの4つのアナログ入力チャネルのA/D変換を行います。A/D変換はスキャン0で指定されたアナログ入力チャネルから順に行います。
- ④ 4つのアナログ入力チャネルのA/D変換は連続して行われ、変換が完了するごとに変換結果をA/D変換結果レジスタ (ADCR, ADCRH) に格納し、A/D変換終了割り込み要求信号 (INTAD) を発生します。4チャネルのA/D変換終了後は、設定しているチャネルからすぐに次のA/D変換が自動的に開始されます。
- ⑤ 変換動作中にハードウエア・トリガが入力された場合、現在のA/D変換は中断され、最初のチャネルから 再変換を開始します。変換動作途中のデータは破棄されます。
- ⑥ 変換動作中にADSレジスタを書き換えおよび上書きすると、現在のA/D変換は中断され、ADSレジスタで再度指定されたチャネルの最初からA/D変換を行います。変換動作途中のデータは破棄されます。
- ⑦ 変換動作中にADCS = 1に上書きすると、現在のA/D変換は中断され、再変換を行います。変換動作途中のデータは破棄されます。
- ⑧ 変換動作中にADCS = 0に設定すると、現在のA/D変換は中断され、A/D変換待機状態となります。ただし、この状態でA/Dコンバータは停止状態になりません。
- ③ A/D変換待機中にADCE = 0に設定すると、A/Dコンバータは停止状態になります。ADCE = 0のとき、ADCS = 1に設定しても無視され、A/D変換は開始しません。


図14-23 ハードウエア・トリガ・ノーウエイト・モード (スキャン・モード, 連続変換モード) 動作タイミング例



14. 6. 8 ハードウエア・トリガ・ノーウエイト・モード (スキャン・モード. ワンショット変換モード)

- ① 停止状態で、A/Dコンバータ・モード・レジスタ0(ADM0)のADCE = 1に設定し、A/D変換待機状態となります。
- ② ソフトウェアで安定待ち時間(1 µs)をカウント後、ADM0レジスタのADCS = 1に設定することで、ハードウェア・トリガ待機状態となります(この段階では変換を開始しません)。なお、ハードウェア・トリガ待機状態のとき、ADCS = 1に設定しても、A/D変換は開始しません。
- ③ ADCS = 1の状態で、ハードウエア・トリガが入力されると、アナログ入力チャネル指定レジスタ(ADS)で指定されたスキャン0~スキャン3までの4つのアナログ入力チャネルのA/D変換を行います。A/D変換はスキャン0で指定されたアナログ入力チャネルから順に行います。
- ④ 4つのアナログ入力チャネルのA/D変換は連続して行われ、変換が完了するごとに変換結果をA/D変換結果レジスタ(ADCR, ADCRH)に格納し、A/D変換終了割り込み要求信号(INTAD)を発生します。
- ⑤ 4チャネルのA/D変換が終了後、ADCSビットは1の設定のまま、A/D変換待機状態となります。
- ⑥ 変換動作中にハードウエア・トリガが入力された場合、現在のA/D変換は中断され、最初のチャネルから 再変換を開始します。変換動作途中のデータは破棄されます。
- ⑦ 変換動作中にADSレジスタを書き換えおよび上書きすると、現在のA/D変換は中断され、ADSレジスタで再度指定されたチャネルの最初からA/D変換を行います。変換動作途中のデータは破棄されます。
- ⑧ 変換動作中にADCS = 1に上書きすると、現在のA/D変換は中断され、最初のチャネルから再変換を行います。変換動作途中のデータは破棄されます。
- ⑨ 変換動作中にADCS = 0に設定すると、現在のA/D変換は中断され、A/D変換待機状態となります。ただし、この状態ではA/Dコンバータは停止状態になりません。


図14-24 ハードウエア・トリガ・ノーウエイト・モード (スキャン・モード, ワンショット変換モード) 動作タイミング例



14. 6. 9 ハードウエア・トリガ・ウエイト・モード (セレクト・モード、連続変換モード)

- ① 停止状態で、A/Dコンバータ・モード・レジスタ0(ADM0)のADCE = 1に設定し、ハードウエア・トリガ待機状態となります。
- ② ハードウエア・トリガ待機状態で、ハードウエア・トリガが入力されると、アナログ入力チャネル指定 レジスタ(ADS)で指定されたアナログ入力のA/D変換を行います。ハードウエア・トリガの入力に合わ せて、自動的にADM0レジスタのADCS = 1に設定されます。
- ③ A/D変換が終了すると、変換結果をA/D変換結果レジスタ(ADCR, ADCRH)に格納し、A/D変換終了割り込み要求信号(INTAD)を発生します。A/D変換終了後は、すぐに次のA/D変換を開始します(このとき、ハードウエア・トリガは不要です)。
- ④ 変換動作中にハードウエア・トリガが入力された場合,現在のA/D変換は中断され,再変換を開始します。 変換動作途中のデータは破棄されます。
- ⑤ 変換動作中にADSレジスタを書き換えおよび上書きすると、現在のA/D変換は中断され、ADSレジスタで再度指定されたアナログ入力のA/D変換を行います。変換動作途中のデータは破棄されます。
- ⑥ 変換動作中にADCS= 1に上書きすると、現在のA/D変換は中断され、再変換を行います。変換動作途中のデータは破棄されます。
- ⑦ 変換動作中にADCS = 0に設定すると、現在のA/D変換は中断され、ハードウエア・トリガ待機状態となり、A/Dコンバータは停止状態になります。ADCE = 0のとき、ハードウエア・トリガが入力されても無視され、A/D変換は開始しません。


図14-25 ハードウエア・トリガ・ウエイト・モード(セレクト・モード,連続変換モード)動作タイミング例



14. 6. 10 ハードウエア・トリガ・ウエイト・モード (セレクト・モード、ワンショット変換モード)

- ① 停止状態で、A/Dコンバータ・モード・レジスタ0(ADM0)のADCE = 1に設定し、ハードウエア・トリガ待機状態となります。
- ② ハードウエア・トリガ待機状態で、ハードウエア・トリガが入力されると、アナログ入力チャネル指定 レジスタ (ADS) で指定されたアナログ入力のA/D変換を行います。ハードウエア・トリガの入力に合わ せて、自動的にADM0レジスタのADCS = 1に設定されます。
- ③ A/D変換が終了すると、変換結果をA/D変換結果レジスタ(ADCR, ADCRH)に格納し、A/D変換終了割り込み要求信号(INTAD)を発生します。
- ④ A/D変換が終了後、ADCSビットは自動的に0にクリアされ、A/Dコンバータは停止状態になります。
- ⑤ 変換動作中にハードウエア・トリガが入力された場合,現在のA/D変換は中断され,再変換を開始します。 変換動作途中のデータは破棄されます。
- ⑥ 変換動作中にADSレジスタを書き換えおよび上書きすると、現在のA/D変換は中断され、ADSレジスタで再度指定されたアナログ入力のA/D変換を行います。変換動作途中のデータは破棄されます。
- ⑦ 変換動作中にADCS= 1に上書きすると、現在のA/D変換は中断され、再変換を行います。変換動作途中のデータは初期化されます。
- ⑧ 変換動作中にADCS = 0に設定すると、現在のA/D変換は中断され、ハードウエア・トリガ待機状態となり、A/Dコンバータは停止状態になります。ADCE = 0のとき、ハードウエア・トリガが入力されても無視され、A/D変換は開始しません。


図14-26 ハードウエア・トリガ・ウエイト・モード (セレクト・モード, ワンショット変換モード) 動作タイミング例



14. 6. 11 ハードウエア・トリガ・ウエイト・モード (スキャン・モード. 連続変換モード)

- ① 停止状態で、A/Dコンバータ・モード・レジスタ0(ADM0)のADCE = 1に設定し、A/D変換待機状態となります。
- ② ハードウエア・トリガ待機状態で、ハードウエア・トリガが入力されると、アナログ入力チャネル指定 レジスタ(ADS)で指定されたスキャン0~スキャン3までの4つのアナログ入力チャネルのA/D変換を行 います。ハードウエア・トリガの入力に合わせて、自動的にADM0レジスタのADCS = 1に設定されます。 A/D変換はスキャン0で指定されたアナログ入力チャネルから順に行います。
- ③ 4つのアナログ入力チャネルのA/D変換は連続して行われ、変換が完了するごとに変換結果をA/D変換結果レジスタ (ADCR, ADCRH) に格納し、A/D変換終了割り込み要求信号 (INTAD) を発生します。4チャネルのA/D変換終了後は、設定しているチャネルからすぐに次のA/D変換が自動的に開始されます。
- ④ 変換動作中にハードウエア・トリガが入力された場合、現在のA/D変換は中断され、最初のチャネルから 再変換を開始します。変換動作途中のデータは破棄されます。
- ⑤ 変換動作中にADSレジスタを書き換えおよび上書きすると、現在のA/D変換は中断され、ADSレジスタで再度指定されたチャネルの最初からA/D変換を行います。変換動作途中のデータは破棄されます。
- ⑥ 変換動作中にADCS = 1に上書きすると、現在のA/D変換は中断され、再変換を行います。変換動作途中のデータは破棄されます。
- ⑦ 変換動作中にADCS = 0に設定すると、現在のA/D変換は中断され、ハードウェア・トリガ待機状態となり、A/Dコンバータは停止状態になります。ADCE = 0のとき、ハードウェア・トリガが入力されても無視され、A/D変換は開始しません。


図14-27 ハードウエア・トリガ・ウエイト・モード (スキャン・モード, 連続変換モード) 動作タイミング例



14. 6. 12 ハードウエア・トリガ・ウエイト・モード (スキャン・モード. ワンショット変換モード)

- ① 停止状態で、A/Dコンバータ・モード・レジスタ0(ADM0)のADCE = 1に設定し、A/D変換待機状態となります。
- ② ハードウエア・トリガ待機状態で、ハードウエア・トリガが入力されると、アナログ入力チャネル指定 レジスタ(ADS)で指定されたスキャン0~スキャン3までの4つのアナログ入力チャネルのA/D変換を行います。ハードウエア・トリガの入力に合わせて、自動的にADM0レジスタのADCS = 1に設定されます。 A/D変換はスキャン0で指定されたアナログ入力チャネルから順に行います。
- ③ 4つのアナログ入力チャネルのA/D変換は連続して行われ、変換が完了するごとに変換結果をA/D変換結果レジスタ(ADCR, ADCRH)に格納し、A/D変換終了割り込み要求信号(INTAD)を発生します。
- ④ A/D変換が終了後、ADCSビットは自動的に0にクリアされ、A/Dコンバータは停止状態になります。
- ⑤ 変換動作中にハードウエア・トリガが入力された場合、現在のA/D変換は中断され、最初のチャネルから 再変換を開始します。変換動作途中のデータは破棄されます。
- ⑥ 変換動作中にADSレジスタを書き換えおよび上書きすると、現在のA/D変換は中断され、ADSレジスタで再度指定されたチャネルの最初からA/D変換を行います。変換動作途中のデータは破棄されます。
- ⑦ 変換動作中にADCS = 1に上書きすると、現在のA/D変換は中断され、再変換を行います。変換動作途中のデータは破棄されます。
- ⑧ 変換動作中にADCS = 0に設定すると、現在のA/D変換は中断され、ハードウエア・トリガ待機状態となり、A/Dコンバータは停止状態になります。ADCE = 0のとき、ハードウエア・トリガが入力されても無視され、A/D変換は開始しません。

図14-28 ハードウエア・トリガ・ウエイト・モード (スキャン・モード, ワンショット変換モード) 動作タイミング例




14.7 A/Dコンバータの設定フロー・チャート

各動作モード時のA/Dコンバータの設定フロー・チャートを次に示します。

14.7.1 ソフトウェア・トリガ・モード設定


図14-29 ソフトウェア・トリガ・モード設定



注 ADRCKビット、ADUL/ADLLレジスタの設定により、割り込み信号が発生しない場合があります。この場合、ADCR、ADCRHレジスタに結果は格納されません。

14.7.2 ハードウエア・トリガ・ノーウエイト・モード設定


図14-30 ハードウエア・トリガ・ノーウエイト・モード設定



注 ADRCKビット、ADUL/ADLLレジスタの設定により、割り込み信号が発生しない場合があります。この場合、ADCR、ADCRHレジスタに結果は格納されません。

14.7.3 ハードウエア・トリガ・ウエイト・モード設定


図14-31 ハードウエア・トリガ・ウエイト・モード設定



注 ADRCKビット、ADUL/ADLLレジスタの設定により、割り込み信号が発生しない場合があります。この場合、ADCR、ADCRHレジスタに結果は格納されません。

14.7.4 温度センサ出力電圧/内部基準電圧を選択時の設定 (例 ソフトウエア・トリガ・モード、ワンショット変換モード時)

図14-32 温度センサ出力電圧/内部基準電圧を選択時の設定




注 ADRCKビット、ADUL/ADLLレジスタの設定により、割り込み信号が発生しない場合があります。この場合、ADCR、ADCRHレジスタに結果は格納されません。

注意 HS(高速メイン)モードでのみ選択可能です。

14.7.5 テスト・モード設定

図14-33 テスト・モード設定



注 ADRCKビット、ADUL/ADLLレジスタの設定により、割り込み信号が発生しない場合があります。この場合、ADCR、ADCRHレジスタに結果は格納されません。

注意 A/Dコンバータのテスト方法については、30.3.8 A/Dテスト機能を参照してください。

14.8 SNOOZEモード機能

STOPモード時にハードウエア・トリガの入力によりA/D変換を動作させるモードです。通常STOPモード時はA/D変換動作を停止しますが、SNOOZE機能を使用することで、CPUを動作させずにA/D変換することができます。動作電流を低減させたい場合に有効です。


SNOOZEモードでは、ADUL、ADLLで変換結果の範囲を指定すれば、一定時間ごとにA/D変換結果の判断ができます。これにより、電源電圧監視やA/D入力による入力キーの判定などができます。

SNOOZEモードでは、次の変換モードのみ使用可能です。

- ・ハードウエア・トリガ・ウエイト・モード(セレクト・モード、ワンショット変換モード)
- ・ハードウエア・トリガ・ウエイト・モード (スキャン・モード、ワンショット変換モード)

注意 SNOOZEモードは、fclkに高速オンチップ・オシレータ・クロックを選択している場合のみ設定可能です。

図14-34 SNOOZEモード機能時のブロック図



SNOOZEモード機能を使用する場合は、STOPモードに移行する前に各レジスタの初期設定を行います(14.7.3 ハードウエア・トリガ・ウエイト・モード設定を参照^{注2})。STOPモードへ移行する直前に、A/Dコンバータ・モード・レジスタ2(ADM2)のビット2(AWC)に1を設定します。初期設定完了後、A/Dコンバータ・モード・レジスタ0(ADM0)のビット0(ADCE)に1を設定します。

STOPモードに移行後、ハードウエア・トリガが入力されると、高速オンチップ・オシレータ・クロックがA/Dコンバータに供給されます。高速オンチップ・オシレータ・クロック供給後、A/D電源安定待ち時間が自動的にカウントされ、A/D変換が開始します。

A/D変換終了後のSNOOZEモードの動作は、割り込み信号発生の有無によって異なります^{注1}。

- 注1. A/D変換結果比較機能の設定(ADRCKビット、ADUL/ADLLレジスタ)により、割り込み信号が発生しない場合があります。
 - 2. ADM1レジスタは必ずE2HまたはE3Hに設定してください。
- 備考 ハードウエア・トリガは、INTRTCまたはINTITです。 ハードウエア・トリガは、A/Dコンバータ・モード・レジスタ1(ADM1)で設定してください。

(1) A/D変換終了後に割り込みが発生する場合

A/D変換結果の値がA/D変換結果比較機能(ADRCKビット、ADUL/ADLLレジスタで設定)で設定した値の範囲内の場合、A/D変換終了割り込み要求信号(INTAD)は発生します。


● セレクト・モード時

A/D変換が終了してA/D変換終了割り込み要求信号(INTAD)が発生すると、A/Dコンバータは SNOOZEモードから通常動作モードに移行します。ここで、A/Dコンバータ・モード・レジスタ2 (ADM2) のビット2を必ずクリア(AWC = 0: SNOOZEモードを解除)してください。AWC = 10 ままでは、その後のSNOOZEモード、通常動作モードに関係なく正常にA/D変換が開始されません。

● スキャン・モード時

4チャネル分のA/D変換で1回でもA/D変換終了割り込み要求信号(INTAD)が発生した場合、 A/DコンバータはSNOOZEモードから通常動作モードに移行します。ここで、A/Dコンバータ・モード・レジスタ2(ADM2)のビット2を必ずクリア(AWC = 0: SNOOZEモードを解除)してください。 AWC = 1のままでは、その後のSNOOZEモード、通常動作モードに関係なく正常にA/D変換が開始されません。

図14-35 A/D変換終了後に割り込みが発生する場合の動作例(スキャン・モード時)



(2) A/D変換終了後に割り込みが発生しない場合

A/D変換結果の値がA/D変換結果比較機能(ADRCKビット、ADUL/ADLLレジスタで設定)で設定した値の範囲外の場合、A/D変換終了割り込み要求信号(INTAD)は発生しません。

● セレクト・モード時

A/D変換終了割り込み要求信号(INTAD)が発生しなかった場合、A/D変換終了後にクロック要求信号(内部信号)は自動的にロウ・レベルとなり、高速オンチップ・オシレータ・クロックの供給は停止されます。その後、ハードウエア・トリガが入力された場合は、再度SNOOZEモードでA/D変換作業を行います。

● スキャン・モード時

4チャネル分のA/D変換で1回もA/D変換終了割り込み要求信号 (INTAD) が発生しなかった場合, 4 チャネル分のA/D変換が終了した後にクロック要求信号 (内部信号) は自動的にロウ・レベルとなり, 高速オンチップ・オシレータ・クロックの供給は停止されます。その後, ハードウェア・トリガが入力された場合は, 再度SNOOZEモードでA/D変換作業を行います。

図14-36 A/D変換終了後に割り込みが発生しない場合の動作例(スキャン・モード時)





図14-37 SNOOZEモード設定のフローチャート



- 注 1. ADRCKビット、ADUL/ADLLレジスタの設定により、A/D変換終了割り込み要求信号(INTAD)が発生しなかった場合、ADCR、ADCRHレジスタに結果は格納されません。再びSTOPモードに移行します。その後、ハードウエア・トリガが入力された場合は、再度SNOOZEモードでA/D変換動作を行います。
 - 2. AWC = 1のままでは、その後のSNOOZEモード、通常動作モードに関係なく正常にA/D変換が開始されません。必ずAWC = 0にしてください。

14.9 A/Dコンバータ特性表の読み方

A/Dコンバータに特有な用語について説明します。

(1) 分解能

識別可能な最小アナログ入力電圧、つまり、デジタル出力1ビットあたりのアナログ入力電圧の比率を 1 LSB (Least Significant Bit) といいます。1 LSBのフルスケールに対する比率を%FSR (Full Scale Range) で表します。

分解能10ビットのとき

精度は分解能とは関係なく、総合誤差によって決まります。

(2) 総合誤差

実測値と理論値との差の最大値を指しています。

ゼロスケール誤差, フルスケール誤差, 積分直線性誤差, 微分直線性誤差およびそれらの組み合わせから生じる誤差を総合した誤差を表しています。

なお、特性表の総合誤差には量子化誤差は含まれていません。

(3) 量子化誤差

アナログ値をデジタル値に変換するとき、必然的に生じる±1/2 LSBの誤差です。A/Dコンバータでは、 ±1/2 LSBの範囲にあるアナログ入力電圧は、同じデジタル・コードに変換されるため、量子化誤差を避け ることはできません。

なお、特性表の総合誤差、ゼロスケール誤差、フルスケール誤差、積分直線性誤差、微分直線性誤差に は含まれていません。

図14-38 総合誤差





図14-39 量子化誤差



(4) ゼロスケール誤差

デジタル出力が0……000から0……001に変化するときの、アナログ入力電圧の実測値と理論値 (1/2 LSB) との差を表します。実測値が理論値よりも大きい場合は、デジタル出力が0……001から0…… …010に変化するときの、アナログ入力電圧の実測値と理論値 (3/2 LSB) との差を表します。

(5) フルスケール誤差

デジタル出力が1……110から1……111に変化するときの、アナログ入力電圧の実測値と理論値(フルスケール-3/2 LSB)との差を表します。

(6) 積分直線性誤差

変換特性が、理想的な直線関係から外れている程度を表します。ゼロスケール誤差、フルスケール誤差を0としたときの、実測値と理想直線との差の最大値を表します。

(7) 微分直線性誤差

理想的にはあるコードを出力する幅は1 LSBですが、あるコードを出力する幅の実測値と理想値との差を表します。

図14-40 ゼロスケール誤差




図14-41 フルスケール誤差




図14-42 積分直線性誤差





図14-43 微分直線性誤差



(8) 変換時間

サンプリングを開始してから、デジタル出力が得られるまでの時間を表します。 特性表の変換時間にはサンプリング時間が含まれています。

(9) サンプリング時間

アナログ電圧をサンプル&ホールド回路に取り込むため、アナログ・スイッチがオンしている時間です。



14. 10 A/Dコンバータの注意事項

(1) STOPモード時の動作電流について

STOPモードに移行する場合は、A/Dコンバータを停止(A/Dコンバータ・モード・レジスタ0(ADM0)のビット7(ADCS)を0)させてから移行してください。このときADM0レジスタのビット0(ADCE)も0にすることにより、動作電流を低減させることができます。

スタンバイ状態から再度動作する場合、割り込み要求フラグ・レジスタ1H(IF1H)のビット0(ADIF)をクリア(0)してから、動作開始してください。

(2) ANIO-ANI5端子入力範囲について

ANIO-ANI5端子入力電圧は規格の範囲内でご使用ください。特にVDD, AVREFPを超える電圧、VSS, AVREFM未満(絶対最大定格の範囲内でも)の電圧が入力されると、そのチャネルの変換値が不定となります。また、ほかのチャネルの変換値にも影響を与えることがあります。

内部基準電圧(1.45 V)をA/Dコンバータの+側の基準電圧に選択した場合は、ADSレジスタで選択されている端子には内部基準電圧(1.45 V)を超える電圧を入れないでください。ただし、ADSレジスタで選択されていない端子が内部基準電圧(1.45 V)を超える電圧になっていても問題ありません。

注意 内部基準電圧(1.45 V)は、HS(高速メイン)モードでのみ選択可能です。

(3) 競合動作について

① 変換終了時のA/D変換結果レジスタ(ADCR, ADCRH)へのライトと、命令によるADCR, ADCRHレジスタのリードとの競合

ADCR, ADCRHレジスタのリードが優先されます。リードしたあと、新しい変換結果がADCR, ADCRHレジスタにライトされます。

② 変換終了時のADCR、ADCRHレジスタへのライトとA/Dコンバータ・モード・レジスタ0(ADM0)へのライト、アナログ入力チャネル指定レジスタ(ADS)またはA/Dポート・コンフィギュレーション・レジスタ(ADPC)へのライトの競合

ADMO, ADS, ADPCレジスタへのライトが優先されます。ADCR, ADCRHレジスタへのライトはされません。また、変換終了割り込み信号(INTAD)も発生しません。

(4) ノイズ対策について

10ビット分解能を保つためには、AVREFP, VDD, ANIO-ANI5端子へのノイズに注意する必要があります。

- ① 電源には等価抵抗が小さく、周波数応答のよいコンデンサ(0.01 µF程度)を最短距離かつ、比較的太い配線を使って接続してください。
- ② アナログ入力源の出力インピーダンスが高いほど影響が大きくなりますので、ノイズを低減するために図14-44のようにコンデンサを外付けすることを推奨します。
- ③ 変換中においては、他の端子をスイッチングしないようにしてください。
- ④ 変換開始直後にHALTモードに設定すると、精度が向上します。

AVREFP, VDD以上、AVREFM, VSS以下のノイズが入る可能性があるときは、VFの小さい(0.3 V以下)ダイオードでクランプしてください。 AVREFPまたはVDD ANIO-ANI5 C = 10pF-0.1µF

図14-44 アナログ入力端子の処理

(5) アナログ入力 (ANIn) 端子

- ① アナログ入力(ANIO-ANI5)端子は入力ポート(P20-P25)端子と兼用になっています。 ANIO-ANI5端子のいずれかを選択してA/D変換をする場合、変換中にP20-P25に対して出力値を変更しないでください。変換精度が低下することがあります。
- ② A/D変換中の端子に隣接する端子をデジタル入出力ポートとして使用すると、カップリング・ノイズによってA/D変換値が期待値と異なることがあります。A/D変換中は、デジタル信号の様に急激に変化するパルスが入出力されないようにしてください。

(6) アナログ入力(ANIn)端子の入力インピーダンスについて

このA/Dコンバータでは、サンプリング時間で内部のサンプリング・コンデンサに充電して、サンプリングを行っています。

したがって、サンプリング中以外はリーク電流だけであり、サンプリング中にはコンデンサに充電する ための電流も流れるので、入力インピーダンスはサンプリング中とそれ以外の状態で変動します。

ただし、十分にサンプリングするためには、アナログ入力源の出力インピーダンスを $1 k\Omega$ 以下にしてください。出力インピーダンスが $1 k\Omega$ 以下にできないときはサンプリング時間を長く設定するかANIO-ANI5端子に 0.1μ F程度のコンデンサを付けることを推奨します(図14-44参照)。また、変換動作中にADCS = 0に設定した場合および再変換を開始した場合は、サンプリング・コンデンサに充電された電圧は不定となります。そのため、ADCS = 0を設定時は次の変換が、再変換時はその変換が不定状態から充電を開始します。そのため十分に充電するためには、アナログ信号の変化の大きさによらず、アナログ入力源の出力インピーダンスを低くするか十分なサンプリング時間を確保してください。

(7) 割り込み要求フラグ(ADIF)について

アナログ入力チャネル指定レジスタ(ADS)を変更しても割り込み要求フラグ(ADIF)はクリア(0) されません。

したがって、A/D変換中にアナログ入力端子の変更を行った場合、ADSレジスタ書き換え直前に、変更前のアナログ入力に対するA/D変換結果およびADIFフラグがセットされている場合があります。ADSレジスタ書き換え直後にADIFフラグを読み出すと、変換後のアナログ入力に対するA/D変換が終了していないにもかかわらずADIFフラグがセットされていることになりますので注意してください。

また、A/D変換を一度停止させて再開する場合は、再開する前にADIFフラグをクリア(0)してください。




図14-45 A/D変換終了割り込み要求発生タイミング

(8) A/D変換スタート直後の変換結果について

ソフトウエア・トリガ・モード、ハードウエア・トリガ・ノーウエイト・モードでADCEビット = 1にしてから、1 µs以内にADCSビット = 1にした場合、A/D変換動作をスタートした直後のA/D変換値は定格を満たさないことがあります。A/D変換終了割り込み要求(INTAD)をポーリングし、最初の変換結果を廃棄するなどの対策を行ってください。

(9) A/D変換結果レジスタ (ADCR, ADCRH) の読み出しについて

A/Dコンバータ・モード・レジスタ0 (ADMO) , アナログ入力チャネル指定レジスタ (ADS) , A/Dポート・コンフィギュレーション・レジスタ (ADPC) に対して書き込み動作を行ったとき, ADCR, ADCRH レジスタの内容は不定となることがあります。変換結果は,変換動作終了後, ADMO, ADS, ADPCレジスタ に対して書き込み動作を行う前に読み出してください。上記以外のタイミングでは, 正しい変換結果が読み出されないことがあります。

(10) 内部等価回路について

アナログ入力部の等価回路を次に示します。

図14-46 ANIn端子内部等価回路




表14-4 等価回路の各抵抗と容量値(参考値)

AVREFP, VDD	ANIn端子	R1 [kΩ]	C1 [pF]	C2 [pF]
3.6 V≦VDD≦5.5 V	ANI0-ANI5	14	8	2.5
2.7 V≦VDD≦3.6 V	ANI0-ANI5	39	8	2.5
1.9 V≦VDD<2.7 V	ANI0-ANI5	231	8	2.5

備考 表14-4の各抵抗と容量値は保証値ではありません。

(11) A/Dコンバータの動作開始について

A/Dコンバータの動作は、AVREFP, VDDの電圧が安定してから開始してください。

第15章 温度センサ2

15.1 温度センサの機能

RL78/I1Bでは温度センサを搭載しています。温度センサの出力電圧を10ビットA/Dコンバータで測定することで、温度を測定することができます。温度センサ・コントロール・テスト・レジスタの設定により、温度センサのモードを以下の3つのモードに切り替えることができます。

- 高温域モード: Mode 1,0°C~90°C (出力イメージ図 Mode 1)
- 常温域モード: Mode 2, -20°C~70°C (出力イメージ図 Mode 2)
- 低温域モード: Mode 3, -40°C~50°C (出力イメージ図 Mode 3)

温度センサは、HS(高速メイン)モードで使用可能です。

図15-1に温度センサのブロック図を示します。

図15-1 ブロック図





図15-2 出力イメージ図



15.2 レジスタの説明

表15-1に温度センサで使用するレジスタ一覧を示します。

表15-1 レジスター覧

項目	構成
制御レジスタ	温度センサ・コントロール・テスト・レジスタ(TMPCTL)

15. 2. 1 温度センサ・コントロール・テスト・レジスタ(TMPCTL)

TMPCTLレジスタは、温度センサの動作停止/動作開始の設定、温度センサのモードの選択をするレジスタです。

TMPCTLレジスタは、1ビット・メモリ操作命令または8ビット・メモリ操作命令で設定します。 リセット信号の発生により、00Hになります。

図15-3 温度センサ・コントロール・テスト・レジスタ(TMPCTL)のフォーマット

アドレス: F03B0H リセット時: 00H R/W

略号	7	6	5	4	3	2	1	0
TMPCTL	TMPEN ^{注1}	0	0	0	0	0	TMPSEL1 ^{注2}	

TMPEN	温度センサの動作制御
0	温度センサ動作停止
1	温度センサ動作開始

TMPSEL1	TMPSEL0	温度センサのモード選択
0	0	常温域(Mode 2)
0	1	低温域(Mode 3)
1	0	高温域(Mode 1)
上記	以外	設定禁止

- 注1. TMPENビットを0から1に設定後、50 µsの動作可能安定待ち時間が必要です。
 - 2. TMPSEL1-TMPSEL0ビットへの設定値変更後, 15 μsのモード切り替え安定待ち時間が必要です。
- 注意1. ビット6-2には必ず0を設定してください。
 - 2. 温度センサを使用する場合は、10bitA/Dコンバータを内部基準電圧で使用してください。 基準電圧にVppを選択した場合、正しく動作しません。


15.3 設定手順

温度センサの設定手順を以下に示します。

15. 3. 1 A/Dコンバータ・モード・レジスタ0 (ADM0)

図15-4に温度センサ動作開始時の設定フローを示します。

図15-4 温度センサ動作開始時の設定フロー




注 動作可能安定待ち時間は、A/Dコンバータ変換開始までに必要となる時間です。

注意 10bitA/Dコンバータは内部基準電圧出力を選択してください。

15.3.2 モード切り替え

図15-5に温度センサモード切り替え時の設定フローを示します。

図15-5 温度センサモード切り替え時の設定フロー



注 モード切り替え安定待ち時間は、A/Dコンバータ変換開始までに必要となる時間です。

注意 10bitA/Dコンバータは内部基準電圧出力を選択してください。

第16章 24ビットΔΣA/Dコンバータ

24ビット $\Delta \Sigma A/D$ コンバータはアナログ入力をデジタル値に変換する24ビット分解能のコンバータです。

16.1 24ビットΔ Σ A/Dコンバータの機能

24ビットΔ Σ A/Dコンバータの機能を示します。

OS/N+D比80 dB以上(プリアンプ・ゲイン1倍選択時)

〇24ビット分解能(変換結果レジスタ:24ビット)

○3チャネル(電流チャネル: 2チャネル 電圧チャネル: 1チャネル) (80ピン製品) ○4チャネル(電流チャネル: 2チャネル 電圧チャネル: 2チャネル) (100ピン製品)

〇アナログ入力8本(正側,負側入力/チャネル)

ΟΔΣ変換方式

〇プリアンプ・ゲイン選択: 1倍,2倍,4倍,8倍,16倍,32倍^注(チャネル0,2:電流チャネル)

1倍, 2倍, 4倍, 8倍, 16倍 (チャネル1, 3:電圧チャネル)

O動作電圧: AVDD = 2.4~5.5 V, AVss = 0 V

〇アナログ入力電圧: ±0.500 V (プリアンプ・ゲイン1倍選択時)

±0.250 V (プリアンプ・ゲイン2倍選択時) ±0.125 V (プリアンプ・ゲイン4倍選択時) ±62.5 mV (プリアンプ・ゲイン8倍選択時) ±31.25 mV (プリアンプ・ゲイン16倍選択時) ±15.625 mV (プリアンプ・ゲイン32倍^注選択時)

〇基準電圧生成(0.8 V [TYP.]: 出力可能)

〇サンプリング周波数: 3906.25 Hz(4 kHzサンプリング・モード)/1953.125 Hz(2 kHzサンプリン

グ・モード)

OHPFカットオフ周波数: 0.607 Hz, 1.214 Hz, 2.429 Hz, 4.857 Hzを選択可能

〇動作クロック: 高速システム・クロック(fmx) (12 MHz水晶振動子のみ使用可能)

高速オンチップ・オシレータ(fiH)

注 32倍はデジタルフィルタでゲインを2倍します。

注意 PCKCレジスタのDSADCK = 1により高速システム・クロック(fmx)を使用する場合は、12 MHzを供給してください。

表16-1に24ビット Δ Σ A/Dコンバータの構成を、図16-1、図16-2に24ビット Δ Σ A/Dコンバータのブロック図を示します。

表16-1 24ビットΔ Σ A/Dコンバータの構成

項目	構 成
アナログ入力	3チャネル6入力(80ピン製品)
	4チャネル8入力(100ピン製品)
内部ユニット	プリアンプ部
	ΔΣA/Dコンバータ部
	基準電圧発生部
	位相調整部(PHC0, PHC1)
	デジタル・フィルタ部(DF)
	ハイパス・フィルタ部(HPF)

図16-1 24ビット $\Delta \Sigma A/D$ コンバータのブロック図(100ピン製品)





図16-2 24ビットΔ Σ A/Dコンバータのブロック図 (80ピン製品)



16. 1. 1 入出力端子

24ビットΔ Σ A/Dコンバータには、表16-2の入出力端子があります。

表16-2 端子構成

名称	記号	入出力	機能
アナログ入力正端子0~アナログ入力正端子3	ANIPn	入力	Δ Σ A/Dコンバータへのアナログ入力端子 (正側入力) ^{注1, 2, 4}
アナログ入力負端子0~アナログ入力負端子3	ANINn	入力	Δ Σ A/Dコンバータへのアナログ入力端子 (負側入力) ^{注1, 2, 4}
Δ Σ A/Dコンバータ用電源電圧端子	AREGC	_	Δ Σ A/Dコンバータ用電源電圧
同相電圧端子	AVCM	_	同相電圧
リファレンス電圧端子	AVRT	_	リファレンス電圧
アナログ電源端子	AV _{DD}	_	アナログ電源 ^{注3}
アナログGND端子	AVss	_	アナログGND

- 注1. 1チャネル2入力であり、ANINn端子が負側入力、ANIPn端子が正側入力となります。
 - 2. チャネル0およびチャネル2側が電流チャネル,チャネル1およびチャネル3側が電圧チャネルになります。
 - 3. AVss端子との間に安定化容量として10 µF + 0.1 µFのコンデンサを接続してください。
 - 4. 単相2線式メータでは、センサ遅延を考慮して端子を選択してください。

備考 100ピン製品はn = 0~3. 80ピン製品はn = 0~2

16. 1. 2 プリアンプ

ANINn, ANIPn端子に入力するアナログ入力信号を増幅するユニットです。 レジスタ設定により1倍、2倍、4倍、8倍、16倍、32倍^注の切り替えが可能です。

注 電流チャネル (チャネル0, チャネル2) のみ

備考 100ピン製品はn=0~3,80ピン製品はn=0~2

16. 1. 3 Δ Σ A/Dコンバータ

 Δ Σ A/Dコンバータ回路を4回路内蔵し、計4チャネルのアナログ入力を2ビットのデジタル値へ変換します。 この4つの Δ Σ A/Dコンバータ回路は同期して動作し、それぞれの2ビットのデジタル値は、位相調整回路、デジタル・フィルタ、ハイパス・フィルタを通過して、各チャネルの変換結果として、変換結果レジスタ (DSADCR0-DSADCR3) に格納されます。4チャネル分の変換を終了するたびに、割り込み要求信号を発行して、CPUに対し変換結果の読み出しが可能であることを知らせます。サンプリング周波数(fs)は、3906.25 Hz と1953.125 Hzから選択可能です。サンプリング周波数によって、最大保留時間、オーバサンプリング周波数は、下記のように可変します。最大保留時間までに Δ Σ A/D変換結果レジスタの読み出しを完了させてください。

サンプリング周波数(fs)	最大保留時間	オーバサンプリング周波数
3906.25 Hz(4kHzサンプリング)	192 µs	1.5 MHz
1953.125 Hz(2kHzサンプリング)	384 μs	750 kHz

16.1.4 基準電圧発生

基準電圧源(バンド・ギャップ・リファレンス回路)を内蔵し、基準電圧出力端子AVRTより出力します。外付け容量として0.47 µFのコンデンサを接続してください。

16. 1. 5 位相調整回路 (PHC0, PHC1)

入力されるアナログ信号の位相を調整する機能です。384 fsを1ステップとして1151ステップまでアナログ信号間の位相を調整します。

外部部品(電流センサなど)により、入力アナログ信号間で位相ずれが生じます。この位相ずれにより、電力 演算精度が低下するため、DSADPHC0、DSADPHC1レジスタを使用し、位相ずれを修正してください。

位相ずれの補正1ステップは、ライン周波数が60 Hzの場合は0.0144°、50 Hzの場合0.0120°単位での調整が可能です。

位相調整回路は2回路(PHC0, PHC1) 搭載されており、最大2入力信号に対して位相を調整できます。組み合わせは、ch0とch1の一方、ch2とch3の一方になります。

16. 1. 6 デシタル・フィルタ (DF)

Δ Σ A/Dコンバータ出力に含まれる高調波ノイズを除去し、かつデータ・レートを384分の1に間引きます。

16. 1. 7 ハイパス・フィルタ (HPF)

入力信号に含まれるDC成分およびアナログ回路で生じたDCオフセットを除去します。チャネルごとにハイパス・フィルタの挿入/非挿入の選択が可能です。

16.2 レジスタの説明

表16-3に24ビット $\Delta \Sigma A/D$ コンバータで使用するレジスター覧を示します。

表16-3 レジスター覧

項目	レジスタ名
制御レジスタ	Δ Σ A/Dコンバータ・モード・レジスタ(DSADMR)
	Δ Σ A/Dコンバータ・ゲイン・コントロール・レジスタ0(DSADGCR0)
	Δ Σ A/D אורס איל ביי אר ביי אורס ביי אורס איל ביי אר ביי אורס ביי איל ביי איל ביי אורס ביי איל ביי אול ביי איל ביי אול
	Δ Σ A/DコンバータHPFコントロール・レジスタ(DSADHPFCR)
	Δ Σ A/Dコンバータ位相コントロール・レジスタ0(DSADPHCR0)
	Δ Σ A/Dコンバータ位相コントロール・レジスタ1(DSADPHCR1)
レジスタ	Δ Σ A/Dコンバータ変換結果レジスタ0L(DSADCR0L)
	Δ Σ A/Dコンバータ変換結果レジスタ0M(DSADCR0M)
	Δ Σ A/Dコンバータ変換結果レジスタ0H(DSADCR0H)
	Δ Σ A/Dコンバータ変換結果レジスタ1L(DSADCR1L)
	Δ Σ A/Dコンバータ変換結果レジスタ1M(DSADCR1M)
	Δ Σ A/Dコンバータ変換結果レジスタ1H(DSADCR1H)
	Δ Σ A/Dコンバータ変換結果レジスタ2L(DSADCR2L)
	Δ Σ A/Dコンバータ変換結果レジスタ2M(DSADCR2M)
	Δ Σ A/Dコンバータ変換結果レジスタ2H(DSADCR2H)
	Δ Σ A/Dコンバータ変換結果レジスタ3L(DSADCR3L)
	Δ Σ A/Dコンバータ変換結果レジスタ3M(DSADCR3M)
	Δ Σ A/Dコンバータ変換結果レジスタ3H(DSADCR3H)
	Δ Σ A/Dコンバータ変換結果レジスタ0(DSADCR0)
	Δ Σ A/Dコンバータ変換結果レジスタ1(DSADCR1)
	Δ Σ A/Dコンバータ変換結果レジスタ2(DSADCR2)
	Δ Σ A/Dコンバータ変換結果レジスタ3(DSADCR3)
制御レジスタ	周辺イネーブル・レジスタ1(PER1)
	周辺クロック制御レジスタ(PCKC)

16. 2. 1 Δ Σ A/Dコンバータ・モード・レジスタ (DSADMR)

DSADMRレジスタは、 $\Delta \Sigma$ A/Dコンバータのモードを設定するレジスタです。サンプリング周期の選択、 $\Delta \Sigma$ A/Dコンバータの分解能選択、各チャネルのパワーオン制御や動作許可制御を行います。

DSADMRレジスタは、16ビット・メモリ操作命令で設定します。

リセット信号の発生により、DSADMRレジスタは0000Hとなります。

図16-3 $\Delta \Sigma A/D$ コンバータ・モード・レジスタ(DSADMR)のフォーマット

アドレス: F03C0H リセット時: 0000H R/W

略号 14 13 12 11 10 DSADMR DSAD DSAD DSAD DSAD DSAD DSAD DSAD DSAD DSAD 0 0 0 0 0 PON3 PON2 PON1 PON0 CE3 CE2 CE0 FR TYP CE1

DSADFR	サンプリング周波数選択	
0	3906.25 Hz	
1	1953.125 Hz	
サンプリング周波数を選択するビットです。		

	DSADTYP	Δ Σ A/Dコンバータ変換結果レジスタの読み出し分解能の選択
ĺ	0	24ビット分解能
	1	16ビット分解能

DSADTYP = 0の場合:

 Δ Σ A/Dコンバータ変換結果レジスタ(DSADCRn)の読み出しにより、 Δ Σ A/Dコンバータ変換結果レジスタの下位16ビットを読み出せます。上位8ビットはDSADCRnHを読み出してください。

DSADTYP = 1の場合:

 Δ Σ A/Dコンバータ変換結果レジスタ(DSADCRn)の読み出しにより、 Δ Σ A/Dコンバータ変換結果レジスタの上位16ビットを読み出せます。

DSADPONn ^注	チャネルnのΔ Σ A/Dコンバータパワーオン制御(アナログ部)
0	パワーダウン
1	パワーオン

DSADCE	n ^注 チャネルnのΔΣA/Dコンバータ動作許可(アナログ,デジタル部)
0	電荷リセット
1	通常動作

 Δ Σ A/Dコンバータの変換動作許可するビットです。アナログ部の電荷、デジタル部の変換結果をリセットします。 Δ Σ A/Dコンバータの電荷リセットを正常に行うためには、DSADCEnビットを1 \rightarrow 0に設定後、1.4 μ S以上待ってから再変換してください。

(注,注意,備考は次ページにあります。)

- 注 80ピン製品では、 Δ Σ A/Dコンバータ位相コントロール・レジスタ1 (DSADPHCR1) を使用して、電流チャネル (I1:チャネル2) の位相調整を行う場合、 Δ Σ A/Dコンバータ・モード・レジスタ (DSADMR) のDSADCE3ビットを必ず1に設定してください。それ以外では、DSADCE3 ビットを必ず0に設定してください。
- - 2. ビット13, 12, 7-4には必ず0を設定してください。

備考 n=0~3

DSADPON3-DSADPON0 チャネル3 チャネル2 チャネル1 チャネル0 チャネルモード パワーダウン 0000B _ _ _ 0001B 10 0010B V0 V0 10 0011B 単相二線 I:1チャネル, V:1チャネル 0100B 11 0101B 11 10 0110B 11 V0 0111B 11 V0 10 単相二線 I:2チャネル, V:1チャネル 1000B V1 1001B V1 10 1010B V0 V1 1011B V0 V1 10 1100B V1 11 _ 単相二線 I:1チャネル, V:1チャネル 1101B V1 11 10 単相二線 I:2チャネル, V:1チャネル 1110B V1 V0 11 1111B V1 11 V0 10 単相三線 I:2チャネル, V:2チャネル

表16-4 チャネルモード表

注意 $\Delta \Sigma A/D$ コンバータ・位相コントロール・レジスタ0 (DSADPHCR0) を使用して位相調整を行う場合は、 $\Delta \Sigma A/D$ コンバータ・モード・レジスタ(DSADMR)レジスタのDSADCE0ビット及びDSADCE1ビットを必ず"1"に設定してください。

特に単相二線(I0:チャネル0, I1:チャネル2, V1:チャネル3)で使用する場合で、電流チャネル(I0:チャネル0)に対して位相調整を行う場合は、DSADPHCCTL0 = 1, DSADPON0 = 1, DSADCE0 = 1, DSADPON1 = 0, DSADCE1 = 1の設定でご使用ください。

また、 Δ Σ A/Dコンバータ・位相コントロール・レジスタ1(DSADPHCR1)を使用して位相調整を行う場合は、 Δ Σ A/Dコンバータ・モード・レジスタ(DSADMR)のDSADCE2ビットおよびDSADCE3ビットを必ず"1"に設定してください。

特に単相二線(I0:チャネル0, V0:チャネル1, I1:チャネル2)で使用する場合で、電流チャネル(I1:チャネル2)に対して位相調整を行う場合は、DSADPHCCTL1 = 1, DSADPON2 = 1, DSADCE2 = 1, DSADPON3 = 0, DSADCE3 = 1の設定でご使用ください。

16. 2. 2 $\Delta \Sigma A/D$ コンバータ・ゲイン・コントロール・レジスタ0 (DSADGCR0)

DSADGCR0レジスタは、チャネル0とチャネル1のプログラマブル・ゲイン・アンプのゲインを選択するレジスタです。

DSADGCR0は、8ビット・メモリ操作命令で設定します。

リセット信号の発生により、DSADGCROレジスタは00Hになります。

図16-4 $\Delta \Sigma A/D$ コンバータ・ゲイン・コントロール・レジスタ0 (DSADGCR0) のフォーマット

アドレス: F03C2H リセット時: 00H R/W 略号 7 6 5 4 3 2 1 0 DSADGAIN12 DSADGAIN11 DSADGAIN10 0 DSADGAIN02 DSADGAIN01 DSADGAIN00

DSADGAIN12	DSADGAIN11	DSADGAIN10	チャネル1のプログラマブル・アンプ・ゲイン選択		
ビット6	ビット5	ビット4	チャネル1のプログラマブル・アブブ・ゲイブ選択		
0	0	0	PGAゲイン × 1		
0	0	1	PGAゲイン × 2		
0	1	0	PGAゲイン × 4		
0	1	1	PGAゲイン × 8		
1	0	0	PGAゲイン × 16		
	上記以外		設定禁止		
PGAゲインを制	PGAゲインを制御するビットです。設定可能なゲインは、× 1~ × 16です。				

DSADGAIN02	DSADGAIN01	DSADGAIN00	チャネル0のプログラマブル・アンプ・ゲイン選択	
ビット2	ビット1	ビット0	テャイル000プログラマブル・アブブ・ケイブ選択	
0	0	0	PGAゲイン × 1	
0	0	1	PGAゲイン × 2	
0	1	0	PGAゲイン × 4	
0	1	1	PGAゲイン × 8	
1	0	0	PGAゲイン × 16	
1	0	1	PGAゲイン × 32 ^注	
	上記以外		設定禁止	
PGAゲインを制	PGAゲインを制御するビットです。設定可能なゲインは、× 1~ × 32です。			

注 デジタルフィルタでゲインを2倍します(電流チャネル(ch0, ch2)のみ)。

注意 ビット7,3には必ず0を設定してください。

16. 2. 3 $\Delta \Sigma A/D$ コンバータ・ゲイン・コントロール・レジスタ1 (DSADGCR1)

DSADGCR1レジスタは、チャネル2とチャネル3のプログラマブル・ゲイン・アンプのゲインを選択するレジスタです。

DSADGCR1は、8ビット・メモリ操作命令で設定します。

リセット信号の発生により、DSADGCR1レジスタは00Hになります。

図16-5 $\Delta \Sigma A/D$ コンバータ・ゲイン・コントロール・レジスタ1 (DSADGCR1) のフォーマット

アドレス: F03C3H リセット時: 00H R/W 略号 7 6 5 4 3 2 1 0 DSADGAIN32 DSADGAIN31 DSADGAIN30 0 DSADGAIN22 DSADGAIN21 DSADGAIN20

DSADGAIN32	DSADGAIN31	DSADGAIN30	チャネル3のプログラマブル・アンプ・ゲイン選択		
ビット6	ビット5	ビット4	テャイル300プログラマブル・アプブ・ケイブ選択		
0	0	0	PGAゲイン × 1		
0	0	1	PGAゲイン × 2		
0	1	0	PGAゲイン × 4		
0	1	1	PGAゲイン × 8		
1	0	0	PGAゲイン × 16		
	上記以外		設定禁止		
PGAゲインを制	PGAゲインを制御するビットです。設定可能なゲインは, × 1~ × 16です。				

DSADGAIN22	DSADGAIN21	DSADGAIN20	チャネル2のプログラマブル・アンプ・ゲイン選択	
ビット2	ビット1	ビット0	テャイル200プログラマブル・テンプ・グイン選択	
0	0	0	PGAゲイン × 1	
0	0	1	PGAゲイン × 2	
0	1	0	PGAゲイン × 4	
0	1	1	PGAゲイン × 8	
1	0	0	PGAゲイン × 16	
1	0	1	PGAゲイン × 32 ^注	
	上記以外		設定禁止	
PGAゲインを	PGAゲインを制御するビットです。設定可能なゲインは, × 1~ × 32です。			

注 デジタルフィルタでゲインを2倍します(電流チャネル(ch0, ch2)のみ)。

注意 ビット7,3には必ず0を設定してください。

16. 2. 4 $\Delta \Sigma A/D$ コンパータHPFコントロール・レジスタ(DSADHPFCR)

DSADHPFCRレジスタは、ハイパス・フィルタのカットオフ周波数の選択、各チャネルのハイパス・フィルタの無効/有効を設定するレジスタです。

DSADHPFCRは、8ビット・メモリ操作命令で設定します。

リセット信号の発生により、DSADHPFCRレジスタは00Hになります。

図16-6 $\Delta \Sigma A/D$ コンバータHPFコントロール・レジスタ(DSADHPFCR)のフォーマット

アドレス: F03C5H リセット時: 00H R/W

略号	7	6	5	4	3	2	1	0
DSADHPFCR	DSADCOF1	DSADCOF0	0	0	DSADTHR3	DSADTHR2	DSADTHR1	DSADTHR0

DSADCOF1	DSADCOF0	ハイパス・フィルタのカットオフ周波数選択	
ビット7	ビット6	ハイハス・フィルダのカットオノ周波叙選択	
0	0	0.607 Hz	
0	1	1.214 Hz	
1	0	2.429 Hz	
1	1	4.857 Hz	

DSADTHR3	チャネル3のハイパス・フィルタ無効
0	ハイパス・フィルタを使用する
1	ハイパス・フィルタを使用しない

DSADT	HR2	チャネル2のハイパス・フィルタ無効
0		ハイパス・フィルタを使用する
1		ハイパス・フィルタを使用しない

	DSADTHR1	チャネル1のハイパス・フィルタ無効
Ī	0	ハイパス・フィルタを使用する
	1	ハイパス・フィルタを使用しない

	DSADTHR0	チャネル0のハイパス・フィルタ無効
	0	ハイパス・フィルタを使用する
I	1	ハイパス・フィルタを使用しない

注意 ビット5,4には必ず0を設定してください。

備考 ハイパス・フィルタのカットオフ周波数を変更することで、ハイパス・フィルタの収束時間が変わります。カットオフ周波数が高いほど、収束時間は早くなります。

ハイパス・フィルタをクリアするには、周辺イネーブル・レジスタ (PRE1) のDSADENビットでリセットする必要があります。

16. 2. 5 Δ Σ A/Dコンバータ位相コントロール・レジスタ0(DSADPHCR0)

DSADPHCR0レジスタは、位相調整0回路へ入力するチャネルの選択および位相調整量を設定するレジスタです。

DSADPHCR0は、16ビット・メモリ操作命令で設定します。

リセット信号の発生により、DSADPHCROレジスタは00Hになります。

図16-7 $\Delta \Sigma A/D$ コンバータ位相コントロール・レジスタ0 (DSADPHCR0) のフォーマット

アドレス: F03C6H リセット時: 0000H R/W

略号 14 13 12 10 15 11 DSADPHCR0 DSAD PHC0 PHCC 0 0 TL0 10 9 8 7 6 5 4 3 2 1 0

DSADPHCCTL0	PHC0入力チャネル選択
0	電圧チャネル選択(VO:チャネル1)
1	電流チャネル選択(10:チャネル0)

DSADPHC010- DSADPHC00 ^注	10_1/0の位相調整
000H	スルー (位相調整無し)
001H	1段分
:	·
47EH	1150段分
47FH	1151段分

アナログ部から入力される2ビットΔΣA/D変換データに対して位相調整します。

DSADPHC010-DSADPHC00ビットで位相調整量を指定(1段分 = 384 fs)します。

調整値の計算式にはサンプリング周波数(3906.25 Hz)がのるため、1段の補正で調整できる位相は、 1 [s]/(384 [fs] × 3906.25 [Hz])= 0.6667 [μs]です。

例: V0をI0に対して100 µs位相調整を行いたい場合, 100/0.6667 = 150 [段]となるため, レジスタ設定値は96Hとなります。

注 480H以上は設定禁止です。

注意1. ビット14-11には必ず0を設定してください。

2. $\Delta \Sigma A/D$ コンバータ・位相コントロール・レジスタ0 (DSADPHCR0) を使用して位相調整を行う場合は、 $\Delta \Sigma A/D$ コンバータ・モード・レジスタ (DSADMR) レジスタのDSADCE0 ビットおよびDSADCE1ビットを必ず"1"に設定してください。

特に単相二線(I0:チャネル0, I1:チャネル2, V1:チャネル3)で使用する場合で、電流チャネル(I0:チャネル0)に対して位相調整を行う場合は、DSADPHCCTL0 = 1, DSADPON0 = 1, DSADCE0 = 1, DSADPON1 = 0, DSADCE1 = 1の設定でご使用ください。

16. 2. 6 Δ Σ A/Dコンバータ位相コントロール・レジスタ1 (DSADPHCR1)

DSADPHCR1レジスタは、位相調整1回路へ入力するチャネルの選択および位相調整量を設定するレジスタです。

DSADPHCR1は、16ビット・メモリ操作命令で設定します。

12

リセット信号の発生により、DSADPHCR1レジスタは0000Hになります。

10

図16-8 Δ Σ A/Dコンバータ位相コントロール・レジスタ1(DSADPHCR1)のフォーマット

アドレス: F03C8H リセット時: 0000H R/W

略号 DSADPHCR1

13	14	13	12	11	10	9	0	'	U	J	-	J			U
DSAD					DSAD										
PHCC	0	0	0	0	PHC1										
TL1					10	9	8	7	6	5	4	3	2	1	0

DSADPHCCTL1	PHC1入力チャネル選択
0	電圧チャネル選択(V1:チャネル3)
1	電流チャネル選択(I1:チャネル2)

DSADPHC110- DSADPHC10 ^注	11_\/1の位相調敕
000H	スルー (位相調整無し)
001H	1段分
:	·
47EH	1150段分
47FH	1151段分

アナログ部から入力される2ビットΔΣA/D変換データに対して位相調整します。

DSADPHC110-DSADPHC10ビットで位相調整量を指定(1段分 = 384 fs)します。

調整値の計算式にはサンプリング周波数(3906.25 Hz)がのるため、1段の補正で調整できる位相は、 1 [s]/(384 [fs] × 3906.25 [Hz])= 0.6667 [μs]です。

例: V1をI1に対して100 μs位相調整を行いたい場合, 100/0.6667 = 150 [段]となるため, レジスタ設定値は96Hとなります。

注意1. ビット14-11には必ず0を設定してください。

2. $\Delta \Sigma A/D$ コンバータ・位相コントロール・レジスタ1(DSADPHCR1)を使用して位相調整を行う場合は、 $\Delta \Sigma A/D$ コンバータ・モード・レジスタ(DSADMR)レジスタのDSADCE2 ビットおよびDSADCE3ビットを必ず"1"に設定してください。

特に単相二線(I0:チャネル0, V0:チャネル1, I1:チャネル2)で使用する場合で、電流チャネル(I1:チャネル2)に対して位相調整を行う場合は、DSADPHCCTL1 = 1, DSADPON2 = 1, DSADCE2 = 1, DSADPON3 = 0, DSADCE3 = 1の設定でご使用ください。

注 480H以上は設定禁止です。

16. 2. 7 Δ Σ A/Dコンバータ変換結果レジスタn (DSADCRnL, DSADCRnM, DSADCRnH) (n = 0, 1, 2, 3)

DSADCRn(H/M/L)レジスタは、各チャネルの Δ Σ A/Dコンバータの変換結果を保持する24ビット・レジスタです。

DSADCRnL, DSADCRnM, DSADCRnHレジスタは、それぞれ8ビット・メモリ操作命令で読み出せます。 Δ Σ A/Dコンバータ・モード・レジスタ(DSADMR)のDSADTYPビットの設定により Δ Σ A/Dコンバータの変換結果の読み出し動作が異なります。

 $\Delta \Sigma A/D$ コンバータ・モード・レジスタ(DSADMR)のDSADCEnビットを0にするか、またはリセット信号の発生によりDSADCRnL, DSADCRnM, DSADCRnHレジスタは、00Hに初期化されます。

図16-9 Δ Σ A/Dコンバータ変換結果レジスタn

(DSADCRnL, DSADCRnM, DSADCRnH) (n = 0, 1, 2, 3) のフォーマット

アドレス: F03D0H (DSADCR0L) F03D1H (DSADCR0M) F03D2H (DSADCR0H)

F03D4H (DSADCR1L) F03D5H (DSADCR1M) F03D6H (DSADCR1H)
F03D8H (DSADCR2L) F03D9H (DSADCR2M) F03DAH (DSADCR2H)

F03DCH (DSADCR3L) F03DDH (DSADCR3M) F03DEH (DSADCR3H)

リセット時: 00H R

略号	7	6	5	4	3	2	1	0
DSADCRnH		DSADCRnH [7:0]						
略号	7	6	5	4	3	2	1	0
DSADCRnM		DSADCRnM [7:0]						
略号	7	6	5	4	3	2	1	0
DSADCRnL	DSADCRnL [7:0]							

^{• 24}ビット分解能設定時(DSADMRレジスタのDSADTYP = 0)



ビット	シンボル	チャネルnの変換結果
b7-b0	DSADCRnL [7:0]	チャネルnの変換結果ビット7-0
b15-b8	DSADCRnM [7:0]	チャネルnの変換結果ビット15-8
b23-b16	DSADCRnH [7:0]	チャネルnの変換結果ビット23-16

(注意は次ページにあります。)

• 16ビット分解能設定時 (DSADMRレジスタのDSADTYP = 1)



ビット	シンボル	チャネルnの変換結果
b7-b0	DSADCRnL [7:0]	チャネルnの変換結果ビット15-8
b15-b8	DSADCRnM [7:0]	チャネルnの変換結果ビット23-16
b23-b16	DSADCRnH [7:0]	チャネルnの変換結果ビット23-16

注意 必ず Δ Σ A/D変換完了割り込みが発生してから、 Δ Σ A/Dコンバータ変換結果レジスタの最大保留時間 内に読み出してください。

16. 2. 8 Δ Σ A/Dコンバータ変換結果レジスタn(DSADCRn)(n = 0, 1, 2, 3)

DSADCRnレジスタは、各チャネルの変換結果を16ビット・メモリ操作命令でアクセスするためのレジスタです。

DSADCRnレジスタは、それぞれ16ビット・メモリ操作命令で読み出せます。 Δ Σ A/Dコンバータ・モード・レジスタ(DSADMR)のDSADTYPビットの設定により、 Δ Σ A/Dコンバータの変換結果の読み出し動作が異なります。

 $\Delta \Sigma$ A/Dコンバータ・モード・レジスタ(DSADMR)のDSADCEnビットを0にするか、またはリセット信号の発生により、DSADCRnレジスタは0000Hに初期化されます。

図16-10 Δ Σ A/Dコンバータ変換結果レジスタn (DSADCRn) (n = 0, 1, 2, 3) のフォーマット

アドレス: F03D0H (DSADCR0) F03D4H (DSADCR1) F03D8H (DSADCR2)

F03DCH (DSADCR3)

リセット時: 0000H R

略号	15	14	13	12	11	10	9	8
DSADCRn				DSADCR	tn [15 : 0]			
•								
	7	6	5	4	3	2	1	0
				DSADCR	n [15 : 0]			

• 24ビット分解能設定時(DSADMRレジスタのDSADTYP = 0) 注

ビット	シンボル	チャネルnの変換結果					
b15-b0	DSADCRn [15 : 0]	チャネルnの変換結果ビット15-0					

• 16ビット分解能設定時(DSADMRレジスタのDSADTYP = 1)^注

ビット	シンボル	チャネルnの変換結果				
b15-b0	DSADCRn [15:0]	チャネルnの変換結果ビット23-8				

注 ΔΣA/D変換結果へのアクセスはDSADMRレジスタのDSADTYPの設定で変わります

• DSADTYP = 0: 下位16ビットを読み出すことができます。

上位8ビットはDSADCRnHを読み出してください。

• DSADTYP = 1: 上位16ビットを読み出すことができます。

注意 必ず Δ Σ A/D変換完了割り込みが発生してから、 Δ Σ A/Dコンバータ変換結果レジスタの最大保留時間 内に読み出してください。

16. 2. 9 周辺イネーブル・レジスタ1 (PER1)

PER1レジスタは、各周辺ハードウェアへのクロック供給許可/禁止を設定するレジスタです。使用しないハ

ードウェアへはクロック供給も停止させることで、低消費電力化とノイズ低減をはかります。

24ビット Δ Σ A/Dコンバータを使用するときは、必ずビット0 (DSADEN) を1に設定してください。 PER1レジスタは、1ビット・メモリ操作命令または8ビット・メモリ操作命令で設定します。

図16-11 周辺イネーブル・レジスタ1 (PER1) のフォーマット

アドレス: F007AH リセット時: 00H R/W

リセット信号の発生により、00Hになります。

略号	7	6	5	4	3	2	1	0
PER1	TMKAEN	FMCEN	CMPEN	OSDCEN	DTCEN	0	0	DSADEN

DSADEN	24ビットΔΣA/Dコンバータの入力クロック供給の制御
	入力クロック供給停止
0	・24ビットΔΣA/Dコンバータで使用するSFRへのライト不可
	・24ビットΔΣA/Dコンバータはリセット状態
1	入力クロック供給
	・24ビットΔΣA/Dコンバータで使用するSFRへのリード/ライト可

注意1. 24ビット Δ Σ A/Dコンバータの設定をする際には、必ず最初にDSADEN = 1の設定を行ってください。

DSADEN = 0の場合は、 $\Delta \Sigma$ A/Dコンバータの制御レジスタへの書き込みは無視され、読み出し値もすべて初期値となります。

- 2. ビット2,1には必ず0を設定してください。
- 3. 入力クロックに高速オンチップ・オシレータが選択されている場合、必ず高速オンチップ・オシレータ・クロック周波数補正機能を動作させ、周波数精度の高いクロックを入力してください。

16. 2. 10 周辺クロック制御レジスタ (PCKC)

周辺クロックを制御するレジスタです。ビット0で24ビットΔΣA/Dコンバータのクロックを選択します。 PCKCレジスタは、1ビット・メモリ操作命令または8ビット・メモリ操作命令で設定します。 リセット信号の発生により、00Hになります。

図16-12 周辺クロック制御レジスタ (PCKC) のフォーマット

アドレス: F0098H リセット時:00H R/W 略号 0 6 5 4 3 2 1 PCKC 0 0 0 0 0 0 0 DSADCK

DSADCK	24ビットΔΣA/Dコンバータの動作クロックの選択
0	高速オンチップ・オシレータ・クロック(fiн)供給。(fmx供給停止) ^{注1}
1	高速システム・クロック供給(fmx)供給 ^{注2}

- 注1. 高速オンチップ・オシレータ・クロックを選択時は、必ず高速オンチップ・オシレータ・クロック周波数補正機能を動作させてください。
 - 2. 高速システム・クロックの周波数(fmx)は水晶発振子12 MHzのみ使用可能です。

注意 ビット7-1には必ず0を設定してください。

16.3 動作説明

24ビット Δ Σ A/Dコンバータは、4本の Δ Σ A/Dコンバータ変換結果としてデジタル信号の入力端子を持ちます。 この Δ Σ A/Dコンバータ結果から2ビット値をデジタルフィルタに通すことで、24ビットのデジタル値に変換します。

アナログ部の Δ Σ A/Dコンバータのモード設定はDSADMR, DSADGCR0, DSADGCR1レジスタの値によって決まります。表16-5にモード設定表を示します。

表16-5 モード設定表

信号/モード	①通常	②ΔΣA/D変換停止	③パワーダウン
DSADGAINn2-DSADGAINn0	任意	任意	任意
DSADPONn	1	1	0
DSADCEn	1	0	0


備考 n=0~3

16.3.1 24ビットΔ ΣA/Dコンバータの動作

高速オンチップ・オシレータ・クロック (fiн) を選択する場合は、Δ Σ A/Dコンバータを動作させる前に、「6. 3.2 動作手順」に従い必ず高速オンチップ・オシレータ・クロック周波数補正機能を動作させてください。 高速システム・クロック (fmx) を選択する場合は、クロック選択切り替え後に2回NOP命令を実行してください。

DSADMRレジスタのDSADPONnビット (n = 0~3), DSADCEnビットに1を設定することにより,変換動作を開始します。パワーオン後および変換開始後は、アナログ部やデジタルフィルタ部のセットアップ時間が必要になります。次のフローに従い初期設定を行ってください。

図16-13 初期設定フロー図



(注, 備考は次ページにあります。)

- 注1. 高速オンチップ・オシレータ・クロックを選択する場合のみ、 $\Delta \Sigma A/D$ コンバータを動作させる前に必ず高速オンチップ・オシレータ・クロック周波数補正機能を動作させてください。
 - 2. Δ Σ A/Dコンバータがパワーダウン中に設定してください。
 - 3. DSADPONnを0 → 1にした場合のセットアップ時間(INTDSAD発生回数)は、評価後正式決定します。
 - 4. 初期化のために一時停止 (DSADPONn = 1状態でDSADCEn = 0) にした後,再起動した場合も,セットアップ時間待ちは必要です。この場合はコンバータの安定時間が必要なため,INTDSAD1発分をセットアップ時間としてウェイトしてください。
 - 初期化するためには、1.4 μs以上DSADCEnを0の状態にしてください。
 - 5. 高速オンチップ・オシレータ・クロックを選択する場合のみ実施してください。

備考 n = 0~3, m = 0, 1

16. 3. 2 Normal OperationモードからNeutral Missingモードへの切替手順

単相二線におけるNormal Operation(アンチタンパ有り)(電流チャネル0、電圧チャネル1、電流チャネル2合計3チャネル動作)からNeutral Missingモード(電流チャネル0のみ動作)への切り替え手順を図16-14に示します。

Neutral Missingモードは電流チャネル0のみ動作と電流チャネル2のみ動作があり、同様の手順で切り替えてください。

 $\Delta\Sigma$ A/D変換動作許可(DSADCE3-DSADCE0 = 0111B) • $\Delta\Sigma$ A/Dコンバータ動作許可ビット DSADMR = 0707H (DSADCE3-DSADCE0 = 0111B) Normal Operation モード タンパ状態検出(Neutral missing状態検出) 電圧チャネル1、および電流チャネル2の動作停止 • $\Delta\Sigma$ A/Dコンバータ動作許可ビット $\Delta\Sigma$ A/D変換動作停止(DSADCE3-DSADCE0 = 0001B) (DSADCE3-DSADCE0 = 0001B) $\Delta\Sigma$ A/Dパワーダウン設定(DSADPON3-DSADPON0 = 0001B) • $\Delta\Sigma$ A/Dコンバータパワーオン制御ビット DSADMR = 0101H (DSADPON3-DSADPON0 = 0001B) Neutral Missingモード タンパ状態解消 (Neutral missing状態解消) 電圧チャネル1、および電流チャネル2の動作再開 • $\Delta\Sigma$ A/Dコンバータパワーオン制御ビット $\Delta\Sigma$ A/Dパワーオン設定(DSADPON3-DSADPON0 = 0111B) (DSADPON3-DSADPON0 = 0111B) $\Delta\Sigma$ A/D変換動作許可(DSADCE3-DSADCE0 = 0111B) • $\Delta\Sigma$ A/Dコンバータ動作許可ビット (DSADCE3-DSADCE0 = 0111B) DSADMR = 0707H セットアップ時間待ち INTDSAD発生 INTDSAD発生 回数≦80回 回数>80回

 $\Delta\Sigma$ A/D変換処理を使用した処理実行

図16-14 Normal OperationからNeutral Missingモードへの切替手順

16.3.3 割り込み動作

 Δ Σ A/D変換動作を許可すると、4チャネルのアナログ入力端子(ANINn, ANIPn)の変換を開始します。 Δ Σ A/Dコンバータ回路を4セット内蔵しており、それぞれ独立して変換を実施します。全4チャネル分の変換を終了するたびに、割り込み要求信号(INTDSAD)を発行して、CPUに対し変換結果の読み出しが可能であることを知らせます。

INTDSADの発生周期($t_{INTDSAD}$)は、DSADMRレジスタのDSADFRビットで指定するサンプリング周波数により異なります。また、割り込み処理により Δ Σ A/Dコンバータ変換結果レジスタ(DSADCRn)を読み出す場合、最大保留時間は図16-15に示す値になりますので、それまでにDSADCRnレジスタの読み出しを完了させてください。

21.34 µs **t**INTDSAD **t**RDLIM **INTDSAD** D0 (n) DSADCR0 D0 (n + 1) D0 (n - 1) DSADCR1 D1 (n - 1) D1 (n) D1 (n + 1) DSADCR2 D2 (n) D2 (n + 1) D2 (n - 1) DSADCR3 D3 (n - 1) D3 (n) D3 (n + 1)

図16-15 INTDSAD信号発生とDSADCRnレジスタ格納タイミング

tintdsad:割り込み発生周期: 256 µs(DSADFR = 0)

 $512 \mu s$ (DSADFR = 1)

trdLim: DSADCR読み出し保留時間 (max) : 192 µs (DSADFR = 0)

 $384 \mu s (DSADFR = 1)$

備考 n=0~3

16.3.4 スタンバイ時の動作

STOP動作モード時は、 $\Delta \Sigma$ A/Dコンバータ、デジタルフィルタは動作しません。消費電流を低減させるため、STOP命令実行前に $\Delta \Sigma$ A/Dコンバータの動作を停止(DSADMRレジスタのDSADCEn = 0000B)およびパワーダウン(DSADMRレジスタのDSADPONn = 0000B)させてください。

備考 n = 0~3

16. 4 24ビットΔ Σ A/Dコンバータ使用上の注意事項

16.4.1 外部端子

AVDD端子は Δ Σ A/Dコンバータのアナログ電源端子です。 Δ Σ A/Dコンバータを使用しないときでも、常にVDD 端子と同電位で使用してください。

AVss端子は Δ Σ A/Dコンバータのグランド電源端子です。 Δ Σ A/Dコンバータを使用しないときでも、常にVss 端子と同電位で使用してください。

16.4.2 SFRアクセス

(1) DSADCRnレジスタの読み出しは、ΔΣA/D変換終了割り込み(INTDSAD)処理にて行ってください。 ΔΣA/D変換完了割り込み発生前にDSADCRnレジスタを読み出した場合、DSADCRnレジスタへの変換 値格納と読み出しの競合により、不正な値を読み出すことがあります。INTDSAD処理でのDSADCRn レジスタの読み出し保留期間は、

192 μs (DSADFR = 0設定時)

384 µs (DSADFR = 1設定時)

になりますので、それまでにDSADCRnレジスタの読み出しを完了させてください。

- (2) パワーオン (DSADMRレジスタのDSADPONn = 1) 後, $\Delta \Sigma$ A/Dコンバータ内部のセットアップ時間が必要になるため、最初の80変換は無効データになります。
- (3) 初期化のために一時停止(DSADMRレジスタのDSADCEnビット = 0, DSADPONn = 1状態)した後, 再起動した場合もセットアップ時間待ちは必要です。この場合はコンバータの安定時間が必要なため, INTDSAD1発分をセットアップ時間としてウェイトしてください。初期化するためには1.4 μs以上, DSADCEn = 0の状態にしてください。
- (4) 変換動作許可 (DSADCEnビット = 1) 後,正常なデータが出力されるまでの時間は、その時のアナログ入力状態に依存します。これはアナログ入力状態によりハイパス・フィルタの安定時間が変化するためです。
- (5) 変換速度の設定はDSADMRレジスタのDSADPONnビットが0の状態で実施してください。ゲインの設定およびDSADPHCR0, DSADPHCR1レジスタの設定は、必ず変換停止(DSADCEn = 0)状態で実施してください。
- (6) DSADCRnレジスタはDSADCEnビット = 0時に初期化されるため、DSADCRnレジスタの読み出しは DSADCEnビット = 1の状態で実施してください。
- (7) ソフトウェアSTOPモードに移行する前に、DSADMRレジスタのDSADPONnビット = 0にしてください。DSADPONnビット = 1の状態でソフトウェアSTOPモードに入ると電流が流れます。

備考 n=0~3

16.4.3 動作クロックの設定

PCKCレジスタのDSADCK = 1により高速システム・クロック(fmx)を使用する場合は、12 MHzを供給してください。

また、高速オンチップ・オシレータ・クロック(fm)を選択する場合は、必ず高速オンチップ・オシレータ・クロック周波数補正機能を動作させてください。

- 注1. 動作開始後80回分のINTDSAD信号をカウントし、それ以降のINTDSAD信号発生から変換データを取り込んでください。セットアップ時間は変更の可能性があります。使用する前に、当社まで確認してください。
 - 2. 安定時間については、使用する環境に合わせて十分な評価を行ってください。

24ビットΔ Σ A/Dコンバータを動作中から停止する場合は、DSADMRレジスタのDSADPON3-DSADPON0ビットに0000Bを設定後、PER1レジスタのDSADCENビットに0を設定してください。

16.4.4 単相二線式における位相調整

 Δ Σ A/Dコンバータ・位相コントロール・レジスタ0(DSADPHCR0)を使用して位相調整を行う場合は、 Δ Σ A/Dコンバータ・モード・レジスタ (DSADMR)レジスタのDSADCE0ビットおよびDSADCE1ビットを必ず "1" に設定してください。

特に単相二線(I0:チャネル0, I1:チャネル2, V1:チャネル3)で使用する場合で、電流チャネル(I0:チャネル0)に対して位相調整を行う場合は、DSADPHCCTL0 = 1, DSADPON0 = 1, DSADCE0 = 1, DSADPON1 = 0, DSADCE1 = 1の設定でご使用ください。

また、 Δ Σ A/Dコンバータ・位相コントロール・レジスタ1(DSADPHCR1)を使用して位相調整を行う場合は、 Δ Σ A/Dコンバータ・モード・レジスタ(DSADMR)レジスタのDSADCE2ビットおよびDSADCE3ビットを必ず"1"に設定してください。

特に単相二線(IO:チャネル0, VO:チャネル1, I1:チャネル2)で使用する場合で、電流チャネル(I1:チャネル2)に対して位相調整を行う場合は、DSADPHCCTL1 = 1, DSADPON2 = 1, DSADCE2 = 1, DSADPON3 = 0, DSADCE3 = 1の設定でご使用ください。

第17章 コンパレータ

コンパレータはリファレンス入力電圧と、アナログ入力電圧を比較します。コンパレータ0とコンパレータ1の独立した2つのコンパレータで構成されています。

17.1 コンパレータの機能

コンパレータには、次のような機能があります。

- ・コンパレータ高速モード/コンパレータ低速モード/コンパレータウィンドウモードが選択できます。
- ・基準電圧には外部基準電圧入力と内部基準電圧が選択できます。
- ・ノイズ除去デジタルフィルタの除去幅が選択できます。
- ・コンパレータ出力の有効エッジを検出し、割り込み信号を発生できます。

17.2 コンパレータの構成

図17-1にコンパレータのブロック図を示します。




図17-1 コンパレータのブロック図

注 COWDEビット、C1WDEビットのいずれか一方又は両方を1にすると、このスイッチはONになり、比較電圧発生用分割抵抗が有効になります。

備考 n = 0, 1

17.3 コンパレータを制御するレジスタ

表17-1にコンパレータを制御するレジスタを示します。

表17-1 コンパレータを制御するレジスタ

レジスタ名	シンボル
周辺イネーブル・レジスタ1	PER1
コンパレータ・モード設定レジスタ	COMPMDR
コンパレータ・フィルタ制御レジスタ	COMPFIR
コンパレータ出力制御レジスタ	COMPOCR
A/Dポート・コンフィギュレーション・レジスタ	ADPC
ポート・モード・レジスタ0, 2	PM0, PM2
ポート・レジスタ0, 2	P0, P2

17.3.1 周辺イネーブル・レジスタ1 (PER1)

PER1レジスタは、各周辺ハードウエアへのクロック供給許可/禁止を設定するレジスタです。使用しないハードウエアへはクロック供給も停止させることで、低消費電力化とノイズ低減をはかります。

コンパレータを使用するときは、必ずビット5(CMPEN)を1に設定してください。

PER1レジスタは、1ビット・メモリ操作命令または8ビット・メモリ操作命令で設定します。

リセット信号の発生により、00Hになります。

図17-2 周辺イネーブル・レジスタ1 (PER1) のフォーマット

アドレス:F007AH リセット時:00H R/W

略号	7	6	5	4	3	2	1	0
PER1	TMKAEN	FMCEN	CMPEN	OSDCEN	DTCEN	0	0	DSADCEN

CMPEN	コンパレータの入力クロックの制御				
0	入力クロック供給停止				
	・コンパレータで使用するSFRへのライト不可				
	・コンパレータはリセット状態				
1	入カクロック供給				
	・コンパレータで使用するSFRへのリード/ライト可				

注意1. コンパレータの設定をする際には、必ず最初にCMPEN = 1の設定を行ってください。

CMPEN = 0の場合は、コンパレータの制御レジスタへの書き込みは無視され、読み出し値もすべて初期値となります(A/Dポート・コンフィギュレーション・レジスタ(ADPC)、

ポート・モード・レジスタ0,2 (PM0, PM2), ポート・レジスタ0,2 (P0, P2) は除く)。

- ・コンパレータ・モード設定レジスタ(COMPMDR)
- ・コンパレータ・フィルタ制御レジスタ(COMPFIR)
- ・コンパレータ出力制御レジスタ (COMPOCR)
- 2. ビット2,1には必ず"0"を設定してください。

17.3.2 コンパレータ・モード設定レジスタ (COMPMDR)

図17-3 コンパレータ・モード設定レジスタ(COMPMDR)のフォーマット

アドレス: F0340H リセット時: 00H R/W

略号	7	6	5	4	3	2	1	0
COMPMDR	C1MON	C1VRF	C1WDE	C1ENB	COMON	C0VRF	C0WDE	C0ENB

C1MON	コンパレータ1モニタフラグ ^{注3, 7}				
0	基本モード時:				
	IVCMP1<コンパレータ1リファレンス電圧 または コンパレータ1停止				
	ウィンドウモード時:				
	IVCMP1<低電圧側リファレンス または IVCMP1>高電圧側リファレンス				
1	基本モード時:				
	IVCMP1>コンパレータ1リファレンス電圧				
	ウィンドウモード時:				
	低電圧側リファレンス <ivcmp1<高電圧側リファレンス< td=""></ivcmp1<高電圧側リファレンス<>				

C1VRF	コンパレータ1リファレンス電圧選択 ^{注1, 4, 5, 6}
0	コンパレータ1リファレンス電圧はIVREF1入力
1	コンパレータ1リファレンス電圧は内部基準電圧(1.45 V)

C1WDE	コンパレータ1ウィンドウモード選択 ^{注2}
0	コンパレータ1基本モード
1	コンパレータ1ウィンドウモード

C1ENB	コンパレータ1動作許可
0	コンパレータ1動作禁止
1	コンパレータ1動作許可

COMON	コンパレータ0モニタフラグ ^{注3, 7}					
0	基本モード時:					
	IVCMP0<コンパレータ0リファレンス電圧 または コンパレータ0停止					
	ウィンドウモード時:					
	IVCMP0<低電圧側リファレンス または IVCMP0>高電圧側リファレンス					
1	基本モード時:					
	IVCMP0>コンパレータ0リファレンス電圧					
	ウィンドウモード時:					
	低電圧側リファレンス <ivcmp0<高電圧側リファレンス< th=""></ivcmp0<高電圧側リファレンス<>					

(注は次ページにあります。)

C0VRF	コンパレータ0リファレンス電圧選択 ^{注1, 4, 5, 6}
0	コンパレータ0リファレンス電圧はIVREF0入力
1	コンパレータ0リファレンス電圧は内部基準電圧(1.45 V)

C0WDE	コンパレータ0ウィンドウモード選択 ^{注2}
0	コンパレータ0基本モード
1	コンパレータ0ウィンドウモード

C0ENB	コンパレータ0動作許可
0	コンパレータ0動作禁止
1	コンパレータ0動作許可

- 注1. 基本モード選択時のみ有効です。ウィンドウモードでは、本ビットの設定に関わらずコンパレータ 内のリファレンス電圧が選択されます。
 - 2. 低速モード選択時(COMPOCRレジスタのSPDMDビットが0)はウィンドウモードにできません。
 - 3. リセット解除直後は初期値 "0" ですが、一度コンパレータを動作許可にした後にCOENB = 0かつ C1ENB = 0の設定にすると値は不定となります。
 - 4. HS(高速メイン)モードの時に内部基準電圧(1.45 V)が選択可能です。
 - 5. STOPモード時は、内部基準電圧を選択しないでください。
 - 6. CPUクロックにサブシステム・クロック(fxt)を選択し、高速システム・クロック(fmx)と高速オンチップ・オシレータ・クロック(fm)がともに停止している場合は、内部基準電圧を選択しないでください。
 - 7. このビットに書き込まれた値は無視されます。

17.3.3 コンパレータ・フィルタ制御レジスタ (COMPFIR)

図17-4 コンパレータ・フィルタ制御レジスタ(COMPFIR)のフォーマット

アドレス: F0341H リセット時: 00H R/W

略号	7	6	5	4	3	2	1	0
COMPFIR	C1EDG	C1EPO	C1FCK1	C1FCK0	C0EDG	C0EPO	C0FCK1	C0FCK0

C1EDG	コンパレータ1エッジ検出選択 ^{注1}
0	コンパレータ1片エッジ検出での割り込み要求
1	コンパレータ1両エッジ検出での割り込み要求

C1EPO	コンパレータ1エッジ極性切り替え ^{注1}
0	コンパレータ1立ち上がりエッジで割り込み要求
1	コンパレータ1立ち下がりエッジで割り込み要求

C1FCK1	C1FCK0	コンパレータ1フィルタ選択 ^{注1}
0	0	コンパレータ1フィルタなし
0	1	コンパレータ1フィルタあり、fcLкでサンプリング
1	0	コンパレータ1フィルタあり, fcLк/8でサンプリング
1	1	コンパレータ1フィルタあり, fcLк/32でサンプリング

C0EDG	コンパレータ0エッジ検出選択 ^{注2}
0	コンパレータ0片エッジ検出での割り込み要求
1	コンパレータ0両エッジ検出での割り込み要求

C0EPO	コンパレータ0エッジ極性切り替え ^{注2}
0	コンパレータ0立ち上がりエッジで割り込み要求
1	コンパレータ0立ち下がりエッジで割り込み要求

C0FCK1	C0FCK0	コンパレータ0フィルタ選択 ^{注2}
0	0	コンパレータ0フィルタなし
0	1	コンパレータ0フィルタあり、fcLкでサンプリング
1	0	コンパレータ0フィルタあり, fcLк/8でサンプリング
1	1	コンパレータ0フィルタあり, fcLк/32でサンプリング

- 注1. C1FCK1-C1FCK0ビット、C1EPOビット、C1EDGビットを変更するとコンパレータ1割り 込み要求を発生することがあります。割り込み要求フラグ・レジスタ2L(IF2L)のビット7 (CMPIF1)をクリア(0)してください。また、C1FCK1-C1FCK0ビットを00B(コンパレータ1フィルタなし)から00B以外(コンパレータ1フィルタあり)に変更した場合は、フィルタ出力が更新されるまでのサンプリング4回を経過した後に、コンパレータ1割り込み要求を使用してください。
 - 2. COFCK1-COFCK0ビット, COEPOビット, COEDGビットを変更するとコンパレータ0割り 込み要求を発生することがあります。割り込み要求フラグ・レジスタ2L (IF2L) のビット6 (CMPIF0) をクリア (0) してください。また, COFCK1-COFCK0ビットを00B (コンパレータ0フィルタなし) から00B以外 (コンパレータ0フィルタあり) に変更した場合は、フィルタ出力が更新されるまでのサンプリング4回を経過した後に、コンパレータ0割り込み要求を使用してください。

17. 3. 4 コンパレータ出力制御レジスタ (COMPOCR)

図17-5 コンパレータ出力制御レジスタ (COMPOCR) のフォーマット

アドレス: F0342H リセット時:00H R/W 0 略号 7 6 5 4 2 1 3 COMPOCR SPDMD C10P C10E C1IE 0 C0OP C00E C0IE

SPDMD	コンパレータ速度選択 ^{注1}
0	コンパレータ低速モード
1	コンパレータ高速モード

C10P	VCOUT1出力極性選択
0	コンパレータ1出力をVCOUT1へ出力
1	コンパレータ1出力の反転をVCOUT1へ出力

	C10E	VCOUT1端子出力許可
I	0	コンパレータ1のVCOUT1端子出力禁止
ĺ	1	コンパレータ1のVCOUT1端子出力許可

C1IE	コンパレータ1割り込み要求許可 ^{注2}	
0	コンパレータ1割り込み要求禁止	
1	コンパレータ1割り込み要求許可	

C0OP	VCOUT0出力極性選択
0	コンパレータ0出力をVCOUT0へ出力
1 コンパレータ0出力の反転をVCOUT0へ出力	

C0OE	VCOUT0端子出力許可
0	コンパレータ0のVCOUT0端子出力禁止
1	コンパレータ0のVCOUT0端子出力許可

COIE	コンパレータ0割り込み要求許可 ^{注3}
0	コンパレータ0割り込み要求禁止
1	コンパレータ0割り込み要求許可

- 注1. SPDMDビットを書き換える場合は、必ずCOMPMDRレジスタのCiENBビット (i = 0, 1) を0にしてから書き換えてください。
 - 2. C1IEを0 (割り込み要求禁止) から1 (割り込み要求許可) にした場合, 割り込み要求フラグ・レジスタ2L (IF2L) のビット7 (CMPIF1) が 1 (割り込み要求あり) になることがありますので, 割り込み要求フラグ・レジスタ2L (IF2L) のビット7 (CMPIF1) をクリア (0) してから割り込みを使用してください。
 - 3. COIEを0 (割り込み要求禁止) から1 (割り込み要求許可) にした場合, 割り込み要求フラグ・レジスタ2L (IF2L) のビット6 (CMPIF0) が 1 (割り込み要求あり) になることがありますので, 割り込み要求フラグ・レジスタ2L (IF2L) のビット6 (CMPIF0) をクリア (0) してから割り込みを使用してください。

17.3.5 アナログ入力端子のポート機能を制御するレジスタ

IVCMP0, IVCMP1端子, IVREF0, IVREF1端子をコンパレータのアナログ入力として使用するときは、各ポートに対応するA/Dポート・コンフィギュレーション・レジスタ(ADPC)をアナログ入力チャネルに設定し、ポート・モード・レジスタ(PMxx)を入力モードに設定してください。

VCOUT0, VCOUT1機能を使用する場合は、対象チャネルと兼用するポート機能を制御するレジスタ(ポート・モード・レジスタ(PMxx)、ポート・レジスタ(Pxx))を設定してください。詳細は、4.3.1 ポート・モード・レジスタ(PMxx)、4.3.2 ポート・レジスタ(Pxx)を参照してください。

17.4 動作説明

コンパレータ0とコンパレータ1はそれぞれ独立して動作できます。設定方法と動作は同じです。表17-2にコンパレータ関連レジスタの設定手順を示します。

順番	レジスタ	ビット	設定値						
1	PER1	CMPEN	1(入力クロック供給)						
	ADPC	ADPC2-ADPC0	IVCMPi, IVREFi端子の機能)	選択					
2			ADPC2-ADPC0ビットに1	101B, 110B, 000B(アナログ	入力)				
2	PM2	PM2n	PM2nビットに1(入力モ・	− F)					
			「17.3.5 アナログ入力端子	子のポート機能を制御するレ	ジスタ」参照				
3	COMPOCR	SPDMD	コンパレータ応答速度の選択	択(0:低速モード/1:高速モ	<u>ー</u> ド) ^{注1}				
		CiWDE	0 (基本モード)		1(ウィンドウモード) ^{注2}				
			0	1	ウィンドウコンパレータ				
4	COMPMDR	CiVRF	U (リファレンス=IVREFi入力)	(リファレンス=内部基準電圧	動作(リファレンス=内部				
			(7) / DDX-IVICEIXII)	(1.45 V)) 注 4	VREF)				
		CIENB	1(動作許可)						
5	コンパレータ安	完時間tcmp待ち							
6	COMPFIR	CiFCK1, CiFCK0	デジタルフィルタ使用する/しない、サンプリングクロック選択						
Ů	COMPTIX	CiEPO, CiEDG	割り込み要求のためのエッジ検出条件選択(立ち上がり/立ち下がり/両エッジ)						
		CiOP. CiOE	VCOUTi出力の設定(極性選択,出力許可/禁止を設定)						
7	COMPOCR	CIOP, CIOE	「17. 4. 3 コンパレータi出力(i = 0, 1)」参照						
'	COMPOCI	CilE	割り込み要求出力の許可/禁止を設定						
		CIIE	「17. 4. 3 コンパレータi出力(i = 0, 1)」参照						
8	PR2L	CMPPR0i, CMPPR1i	割り込みを使用する場合:割り込み優先レベル選択						
9	MK2L	СМРМКі	割り込みを使用する場合:	割り込みマスク選択					
10	IF2L	CMPIFi	割り込みを使用する場合:C) (割り込み要求なし:初期化	<u>注</u> 3				

表17-2 コンパレータ関連レジスタの設定手順

- 注1. コンパレータ0とコンパレータ1を独立に設定することはできません。
 - 2. 高速モード (SPDMD = 1) の場合のみ設定可能
 - 3. コンパレータの設定後、安定動作するまでに不要な割り込みが発生することがありますので、割り 込みフラグを初期化してください。
 - 4. HS(高速メイン)モードの時に設定可能です。

備考 i = 0, 1, n = 2, 3


図17-6と図17-7にコンパレータi (i = 0, 1) の動作例を示します。基本モード時は、リファレンス入力よりアナログ入力の電圧が高い場合にCOMPMDRレジスタのCiMONビットが1になり、リファレンス入力よりアナログ入力の電圧が低い場合にCiMONビットが0になります。

ウィンドウモード時は、アナログ入力の電圧が、次の条件を満たす場合に、COMPMDRレジスタのCiMONビットが1になり、アナログ入力の電圧がこの条件を満たさない場合はCiMONビットが0になります。

低電圧側リファレンス電圧 く アナログ入力の電圧 く 高電圧側リファレンス電圧

コンパレータi割り込みを使用する場合は、COMPOCRレジスタのCilEを1(割り込み要求出力許可)にしてください。このとき比較結果が変化すれば、コンパレータi割り込み要求が発生します。割り込み要求の詳細については「17.4.2 コンパレータi割り込み(i=0,1)」を参照してください。

図17-6 コンパレー ϕ i (i = 0, 1) の動作例(基本モード)



注意 上図は、COMPFIRレジスタのCiFCK1-CiFCK0 = 00B(フィルタなし)、CiEDG = 1(両エッジ)の場合です(CiEDG = 0、CiEPO = 0(立ち上がりエッジ)のときのCMPIFiは(A)の変化のみ、CiEDG = 0、CiEPO = 1(立ち下がりエッジ)のときのCMPIFiは(B)の変化のみとなります)。

(A)


図17-7 コンパレー ϕ i (i = 0, 1) の動作例 (ウィンドウモード)

(A)

プログラムによって0にする

ウィンドウモード動作の例

のCMPIFiビット



注意 上図は、COMPFIRレジスタのCiFCK1 - CiFCK0 = 00B(フィルタなし)、CiEDG = 1(両エッジ)の場合です(CiEDG = 0、CiEPO = 0(立ち上がりエッジ)のときのCMPIFiは(A)の変化のみ、CiEDG = 0、CiEPO = 1(立ち下がりエッジ)のときのCMPIFiは(B)の変化のみとなります)。

17. 4. 1 コンパレータiデジタルフィルタ (i = 0, 1)

コンパレータiは、デジタルフィルタを内蔵しています。サンプリングクロックはCOMPFIRレジスタの CiFCK1-CiFCK0 ビットで選択できます。サンプリングクロックごとにコンパレータiの出力信号をサンプリングし、レベルが3度一致した次のサンプリングクロックで、デジタルフィルタ出力がその値になります。図17 -8にコンパレータi(i = 0,1)デジタルフィルタと割り込み動作例を示します。




図17-8 コンパレータi (i = 0, 1) デジタルフィルタと割り込み動作例

注意 上図は、COMPFIRレジスタのCiFCK1-CiFCK0ビットが、01B, 10B, 11Bのいずれか(デジタルフィルタあり) の場合の動作例です。

17. 4. 2 コンパレータi割り込み(i = 0, 1)

コンパレータはコンパレータ0およびコンパレータ1の2つの割り込み要求を発生します。コンパレータi割り込みは、それぞれ1つずつの優先順位指定フラグ、割り込みマスクフラグ、割り込み要求フラグ、割り込みべクタを持ちます。

コンパレータi割り込みを使用するときは、COMPOCRレジスタのCile ビットを1(割り込み要求出力許可)にしてください。割り込み要求を発生する条件は、COMPFIRレジスタにより設定します。また、コンパレータ出力にはデジタルフィルタを付けることが可能です。デジタルフィルタは、3種類のサンプリングクロックを選択可能です。

レジスタ設定と割り込み要求発生の対応については、「17.3.3 コンパレータ・フィルタ制御レジスタ (COMPFIR)」および「17.3.4 コンパレータ出力制御レジスタ (COMPOCR)」を参照してください。

17.4.3 コンパレータi出力(i=0,1)

コンパレータの比較結果を外部端子へ出力することができます。COMPOCRレジスタのCiOP, CiOEビットにより出力極性(そのまま出力/反転出力)や出力許可/禁止を設定できます。レジスタ設定とコンパレータ出力の対応は、「17.3.4 コンパレータ出力制御レジスタ(COMPOCR)」を参照してください。

VCOUTi出力端子へコンパレータ比較結果を出力する場合は、以下の手順に従ってポート設定してください (リセット後、ポートは入力設定になっています)。

- ①コンパレータのモード設定をする(表17-2 コンパレータ関連レジスタの設定手順の順番1~4)。
- ②コンパレータのVCOUTi出力を設定する(COMPOCRレジスタを設定し,極性選択,出力許可にする)。
- ③VCOUTi出力端子に対応するポート・レジスタのビットを0にする。
- ④VCOUTi出力端子に対応するポート方向レジスタを出力に設定する(端子から出力開始)。

17.4.4 コンパレータクロック停止/供給

周辺イネーブル・レジスタ1 (PER1) の設定により、コンパレータのクロックを停止する場合は、以下の手順に従ってください。

- ①COMPMDRレジスタのCiENBビットを0にする(コンパレータを停止する)。
- ②IF2LレジスタのCMPIFiビットを0にする(コンパレータ停止前の不要な割り込みをクリア)。
- ③PER1レジスタのCMPENビットを0にする。

PER1の設定によりクロック停止するとコンパレータ内部のレジスタはすべて初期化されますので、コンパレータを再度使用する場合は、表17-2の手順に従ってレジスタ設定してください。

注意 コンパレータを片エッジ検出での割り込み要求に設定(CnEDG = 0)かつコンパレータの立ち上がりエッジで割り込み要求に設定(CnEPO = 0)かつIVCMP>IVREF(または内部基準電圧1.45 V)の状態または、コンパレータを片エッジ検出での割り込み要求に設定(CnEDG = 0)、コンパレータの立ち下がりエッジで割り込み要求に設定(CnEPO = 1)、IVCMP<IVREF(または内部基準電圧1.45 V)の状態で、DTC起動許可した場合、DTC転送を開始し、転送終了後に割り込み要求が発生します。そのため必要に応じて、コンパレータのモニタフラグ(CnMON)を確認してからDTC起動許可にしてください。(n = 0-1)

第18章 シリアル・アレイ・ユニット

シリアル・アレイ・ユニットは1つのユニットに最大4つのシリアル・チャネルを持ちます。各チャネルは簡易 SPI (CSI $^{\pm}$)、UART、簡易I 2 Cの通信機能を実現できます。

RL78/I1Bで対応している各チャネルの機能割り当ては、次のようになっています。

注 一般的にはSPIと呼ばれる機能ですが、本製品ではCSIとも呼称しているため、本マニュアルでは併記します。

ユニット	チャネル	簡易SPI (CSI)として使用	UARTとして使用	簡易I ² Cとして使用
0	0	CSI00	UART0(LIN-bus対応)	IIC00
	1	_		_
	2	-	UART1	IIC10
	3	ı		_
1	0	_	UART2(IrDA対応)	_
	1	_		_

ユニット0のチャネル0, 1で「UART0」を使用するときは、CSI00やIIC00を使用することはできませんが、チャネル2, 3のUART1やIIC10は使用することができます。

18.1 シリアル・アレイ・ユニットの機能

RL78/I1Bで対応している各シリアル・インタフェースの特徴を示します。

18.1.1 簡易SPI(CSI00)

マスタから出力されるシリアル・クロック(SCK)に同期してデータの送信/受信を行います。

シリアル・クロック (SCK) 1本と送信、受信のシリアル・データ (SO, SI) 2本の計3本の通信ラインを使用して通信を行うクロック同期式通信機能です。

具体的な設定例は、「18.5 簡易SPI (CSI00) 通信の動作」を参照してください。

[データ送受信]

- ・7,8ビットのデータ長
- ・送受信データの位相制御
- ・MSB/LSBファーストの選択

[クロック制御]

- マスタ/スレーブの選択
- ・入出カクロックの位相制御
- ・プリスケーラとチャネル内カウンタによる転送周期の設定
- 最大転送レート^注 マスタ通信時: Max. fмcк/2

スレーブ通信時: Max. fмcк/6

[割り込み機能]

・転送完了割り込み/バッファ空き割り込み

[エラー検出フラグ]

・オーバラン・エラー

また、CSI00は、SNOOZEモードに対応しています。SNOOZEモードとは、STOPモード状態でSCK入力を 検出すると、CPU動作を必要とせずにデータ受信を行う機能です。

注 SCKサイクル・タイム (txcy) の特性を満たす範囲内で使用してください。詳細は、第37章 電気的特性を参照してください。

18. 1. 2 UART (UART0-UART2)

シリアル・データ送信(TxD)とシリアル・データ受信(RxD)の2本のラインによる、調歩同期式通信機能です。この2本の通信ラインを使用し、スタート・ビット、データ、パリティ・ビット、ストップ・ビットからなる1データ・フレームごとに通信相手と非同期で(内部ボー・レートを使用して)データを送受信します。送信専用(偶数チャネル)と受信専用(奇数チャネル)の2チャネルを使用することで、全2重UART通信が実現できます。また、タイマ・アレイ・ユニットと外部割り込み(INTPO)を組み合わせてLIN-busにも対応可能です。

具体的な設定例は、「18.6 UART (UARTO-UART2) 通信の動作」を参照してください。

[データ送受信]

- ・7, 8, 9ビットのデータ長^注
- ・MSB/LSBファーストの選択
- ・送受信データのレベル設定、反転の選択
- ・パリティ・ビット付加、パリティ・チェック機能
- ・ストップ・ビット付加

[割り込み機能]

- ・転送完了割り込み/バッファ空き割り込み
- ・フレーミング・エラー、パリティ・エラー、オーバラン・エラーによるエラー割り込み

[エラー検出フラグ]

・フレーミング・エラー、パリティ・エラー、オーバラン・エラー

また、UART0受信は、SNOOZEモードに対応しています。SNOOZEモードとは、STOPモード状態でRxD入力を検出すると、CPU動作を必要とせずにデータ受信を行う機能です。

UARTO (ユニット0のチャネル0,1) は、LIN-busに対応しています。

[LIN-bus機能]

- ・ウエイクアップ信号検出
- ・ブレーク・フィールド(BF)検出
- ・シンク・フィールド測定、ボー・レート算出

外部割り込み(INTPO), タイマ・アレイ・ユニットを使用

注 9ビット・データ長は、UARTOのみ対応しています。

18. 1. 3 簡易I²C (IIC00, IIC10)

シリアル・クロック (SCL) とシリアル・データ (SDA) の2本のラインによる、複数デバイスとのクロック 同期式通信機能です。この簡易I²Cでは、EEPROM、フラッシュ・メモリ、A/Dコンバータなどのデバイスとシングル通信を行うために設計されているので、マスタとしてのみ機能します。

スタート・コンディション、ストップ・コンディションは、制御レジスタの操作とともに、ACスペックを守るようにソフトウエアで処理してください。

具体的な設定例は、「18.8 簡易I²C (IIC00, IIC10) 通信の動作」を参照してください。

[データ送受信]

- ・マスタ送信、マスタ受信(シングル・マスタでのマスタ機能のみ)
- · ACK出力機能^注,ACK検出機能
- ・8ビットのデータ長 (アドレス送信時は、上位7ビットでアドレス指定し、最下位1ビットでR/W制御)
- ・スタート・コンディション、ストップ・コンディション手動発生

[割り込み機能]

転送完了割り込み

[エラー検出フラグ]

- ·ACKエラー, オーバラン・エラー
- ※「簡易I²Cでサポートしていない機能]
 - ・スレーブ送信、スレーブ受信
 - ・アービトレーション負け検出機能
 - ・ウエイト検出機能
- 注 最終データの受信時は、SOEmnビット (シリアル出力許可レジスタm (SOEm)) ビットに0を書き 込み、シリアル通信のデータ出力を停止することによりACKを出力しません。詳細は、18.8.3 (2) 処理フローを参照してください。
- 備考 1. フル機能のI²Cバスをご使用の場合は, 第19章 シリアル・インタフェースIICAを参照してください。
 - 2. m:ユニット番号 (m=0) n:チャネル番号 (n=0,2)

18. 1. 4 IrDA

シリアル・アレイ・ユニットのUART2とIrDAモジュールを組み合わせることで、IrDA (Infrared Data Association) 規格バージョン1.0に基づいてIrDA通信波形を送受信します。詳細は、第20章 IrDAを参照してください。

[データ送受信]

・転送レート: 115.2 kbps/57.6 kbps/38.4 kbps/19.2 kbps/9600 bps/2400 bps

18.2 シリアル・アレイ・ユニットの構成

シリアル・アレイ・ユニットは、次のハードウエアで構成されています。

表18-1 シリアル・アレイ・ユニットの構成

項目	構 成
シフト・レジスタ	8ビットまたは9ビット ^{注1}
バッファ・レジスタ	シリアル・データ・レジスタmn(SDRmn)の下位8ビットまたは9ビット ^{注1, 2}
シリアル・クロック	SCK00端子(簡易SPI用),SCL00, SCL10端子(簡易I ² C用)
入出力	
シリアル・データ	SI00端子(簡易SPI用),RxD1-RxD2端子(UART用),RxD0端子(LIN-bus対応UART用)
入力	
シリアル・データ	SO00端子(簡易SPI用),TxD1-TxD2端子(UART用),TxD0端子(LIN-bus対応UART用)
出力	
シリアル・データ	SDA00, SDA10端子(簡易I ² C用)
入出力	
制御レジスタ	<ユニット設定部のレジスタ>
	・周辺イネーブル・レジスタ0(PER0)
	・シリアル・クロック選択レジスタm(SPSm)
	・シリアル・チャネル許可ステータス・レジスタm(SEm)
	・シリアル・チャネル開始レジスタm(SSm)
	・シリアル・チャネル停止レジスタm(STm)
	・シリアル出力許可レジスタm(SOEm)
	・シリアル出力レジスタm(SOm)
	・シリアル出力レベル・レジスタm(SOLm)
	・シリアル・スタンバイ・コントロール・レジスタ0(SSC0)
	・入力切り替え制御レジスタ(ISC)
	・ノイズ・フィルタ許可レジスタ0(NFENO)
	<各チャネル部のレジスタ>
	・シリアル・データ・レジスタmn(SDRmn)
	・シリアル・モード・レジスタmn(SMRmn)
	・シリアル通信動作設定レジスタmn(SCRmn)
	・シリアル・ステータス・レジスタmn(SSRmn)
	・シリアル・フラグ・クリア・トリガ・レジスタmn(SIRmn)
	・ポート入力モード・レジスタ0, 1, 8(PIM0, PIM1, PIM8)
	・ポート出力モード・レジスタ0, 1, 8(POM0, POM1, POM8)
	・ポート・モード・レジスタ0, 1, 8(PM0, PM1, PM8)
	・ポート・レジスタ0, 1, 8(P0, P1, P8)

(注, 備考は次ページにあります。)

- 注1. シフト・レジスタ, バッファ・レジスタとして使用されるビット数は, ユニット, チャネルによって異なります。
 - ・mn = 00, 01の場合: 下位9ビット
 - ・上記以外の場合: 下位8ビット
 - 2. シリアル・データ・レジスタmn (SDRmn) の下位8ビットは、通信方式により、次のSFR名称でリード / ライト可能です。
 - ・CSIp通信時・・・SIOp (CSIpデータ・レジスタ)
 - ・UARTq受信時・・・RXDq(UARTq受信データ・レジスタ)
 - ・UARTq送信時・・・TXDq(UARTq送信データ・レジスタ)
 - ・IICr通信時・・・SIOr(IICrデータ・レジスタ)
- 備考 m:ユニット番号 (m=0,1) n:チャネル番号 (n=0-3) p:CSI番号 (p=00)

q: UART番号(q = 0-2) r: IIC番号(r = 00, 10) mn = 00-03, 10, 11

図18-1にシリアル・アレイ・ユニット0のブロック図を示します。

図18-1 シリアル・アレイ・ユニット0のブロック図





図18-2にシリアル・アレイ・ユニット1のブロック図を示します。

図18-2 シリアル・アレイ・ユニット1のブロック図



18.2.1 シフト・レジスタ

パラレル⇔シリアルの変換を行う9ビットのレジスタです。

9ビット・データ長でのUART通信時は、9ビット(ビット0 \sim 8)を使用します $^{\pm 1}$ 。

受信時はシリアル入力端子に入力されたデータをパラレル・データに変換します。送信時はこのレジスタに 転送された値をシリアル・データとしてシリアル出力端子から出力します。

シフト・レジスタをプログラムで直接操作することはできません。

シフト・レジスタのデータをリード/ライトするには、シリアル・データ・レジスタmn(SDmn)の下位 8/9ビットを使用します。



18. 2. 2 シリアル・データ・レジスタmn (SDRmn) の下位8/9ビット

SDRmnレジスタは、チャネルnの送受信データ・レジスタ(16ビット)です。

ビット8-0 (下位9ビット) 注1, またはビット7-0 (下位8ビット) は、送受信バッファ・レジスタとして機能し、ビット15-9の部分は動作クロック (fмcк) の分周設定レジスタとして使われます。

受信時には、シフト・レジスタで変換したパラレル・データを下位8/9ビットに格納します。送信時は、シフト・レジスタに転送する送信データを下位8/9ビットに設定します。

下位8/9ビットに格納するデータは、データ出力順序に関わらず、シリアル通信動作設定レジスタmn (SCRmn)のビット0.1 (DLSmn0, DLSmn1)の設定によって、次のようになります。

- ・7ビット・データ長(SDRmnレジスタのビット0-6に格納)
- ・8ビット・データ長(SDRmnレジスタのビット0-7に格納)
- ・9ビット・データ長(SDRmnレジスタのビット0-8に格納)注1

SDRmnレジスタは16ビット単位でリード/ライト可能です。

またSDRmnレジスタの下位8/9ビットは、通信方式により、次のSFR名称で8ビット単位でリード/ライト可能^{注2}です。

- ・CSIp通信時・・・SIOp (CSIpデータ・レジスタ)
- ・UARTq受信時・・・RXDq(UARTq受信データ・レジスタ)
- ・UARTg送信時・・・TXDg(UARTg送信データ・レジスタ)
- ・IICr通信時・・・SIOr (IICrデータ・レジスタ)

リセット信号の発生により、SDRmnレジスタは0000Hになります。

- 注1. 9ビット・データ長は、UARTOのみ対応しています。
 - 2. 動作停止 (SEmn = 0) 時は、8ビット・メモリ操作命令によるSDRmn[7:0]の書き換えは禁止です (SDRmn[15:9]がすべてクリア (0) されます)。


備考1. 受信完了後、ビット0-8内でデータ長を越える部分のビットには、"0"が格納されます。

2. m:ユニット番号 (m = 0, 1) n:チャネル番号 (n = 0-3) p: CSI番号 (p = 00)

q: UART番号(q = 0-2) r: IIC番号(r = 00, 10) mn = 00-03, 10, 11

図18-3 シリアル・データ・レジスタmn (SDRmn) (mn = 00, 01, 10, 11) のフォーマット


アドレス: FFF10H, FFF11H (SDR00), FFF12H, FFF13H (SDR01), リセット時: 0000H R/W FFF48H, FFF49H (SDR10), FFF4AH, FFF4BH (SDR11)



備考 SDRmnレジスタの上位7ビットの機能については、18.3 シリアル・アレイ・ユニットを制御するレジスタを参照してください。

図18-4 シリアル・データ・レジスタmn (SDRmn) (mn = 02, 03) のフォーマット

アドレス: FFF44H, FFF45H (SDR02), FFF46H, FFF47H (SDR03), リセット時: 0000H R/W



注意 ビット8は、必ず0を設定してください。

備考 SDRmnレジスタの上位7ビットの機能については、18.3 シリアル・アレイ・ユニットを制御するレジスタを参照してください。

18.3 シリアル・アレイ・ユニットを制御するレジスタ

シリアル・アレイ・ユニットを制御するレジスタを次に示します。

- ・周辺イネーブル・レジスタ0 (PER0)
- ・シリアル・クロック選択レジスタm(SPSm)
- ・シリアル・モード・レジスタmn (SMRmn)
- ・シリアル通信動作設定レジスタmn (SCRmn)
- ・シリアル・データ・レジスタmn (SDRmn)
- ・シリアル・フラグ・クリア・トリガ・レジスタmn (SIRmn)
- ・シリアル・ステータス・レジスタmn (SSRmn)
- ・シリアル・チャネル開始レジスタm(SSm)
- ・シリアル・チャネル停止レジスタm(STm)
- ・シリアル・チャネル許可ステータス・レジスタm (SEm)
- ・シリアル出力許可レジスタm(SOEm)
- ・シリアル出力レベル・レジスタm(SOLm)
- ・シリアル出力レジスタm(SOm)
- ・シリアル・スタンバイ・コントロール・レジスタ0(SSC0)
- ・入力切り替え制御レジスタ(ISC)
- ・ノイズ・フィルタ許可レジスタ0(NFEN0)
- ・ポート入力モード・レジスタ0, 1, 8 (PIM0, PIM1, PIM8)
- ・ポート出力モード・レジスタ0, 1, 8 (POM0, POM1, POM8)
- ・ポート・モード・レジスタ0, 1, 8 (PM0, PM1, PM8)
- ・ポート・レジスタ0, 1, 8 (P0, P1, P8)

備考 m:ユニット番号 (m=0,1) n:チャネル番号 (n=0-3) mn=00-03,10,11

18.3.1 周辺イネーブル・レジスタ0(PER0)

PEROレジスタは、各周辺ハードウエアへのクロック供給許可/禁止を設定するレジスタです。使用しないハ

ードウエアへはクロック供給も停止させることで、低消費電力化とノイズ低減をはかります。

シリアル・アレイ・ユニット0を使用するときは、必ずビット2(SAU0EN)に1を設定してください。

シリアル・アレイ・ユニット1を使用するときは、必ずビット3(SAU1EN)に1を設定してください。

PEROレジスタは、1ビット・メモリ操作命令または8ビット・メモリ操作命令で設定します。

リセット信号の発生により、PEROレジスタは00Hになります。

図18-5 周辺イネーブル・レジスタ0 (PER0) のフォーマット

アドレス: F00F0H リセット時: 00H R/W

略号	7	6	5	4	3	2	1	0
PER0	RTCWEN	IRDAEN	ADCEN	IICA0EN	SAU1EN	SAU0EN	0	TAU0EN

SAUmEN	シリアル・アレイ・ユニットmの入力クロック供給の制御
0	入力クロック供給停止
	・シリアル・アレイ・ユニットmで使用するSFRへのライト不可
	・シリアル・アレイ・ユニットmはリセット状態
1	入力クロック供給許可
	・シリアル・アレイ・ユニットmで使用するSFRへのリード/ライト可

- 注意1. シリアル・アレイ・ユニットmの設定をする際には、必ず最初にSAUmEN = 1の状態で、下記のレジスタ設定を行ってください。SAUmEN = 0の場合は、シリアル・アレイ・ユニットmの制御レジスタへの書き込みは無視され、読み出しても値はすべて初期値となります(入力切り替え制御レジスタ(ISC)、ノイズ・フィルタ許可レジスタ0 (NFENO)、ポート入力モード・レジスタ0、1、8 (PIMO、PIM1、PIM8)、ポート出力モード・レジスタ0、1、8 (POM0、POM1、POM8)、ポート・モード・レジスタ0、1、8 (PMO、PM1、PM8)、ポート・レジスタ0、1、8 (PO、P1、P8) は除く)。
 - ・シリアル・クロック選択レジスタm(SPSm)
 - ・シリアル・モード・レジスタmn (SMRmn)
 - ・シリアル通信動作設定レジスタmn(SCRmn)
 - ・シリアル・データ・レジスタmn (SDRmn)
 - ・シリアル・フラグ・クリア・トリガ・レジスタmn (SIRmn)
 - ・シリアル・ステータス・レジスタmn (SSRmn)
 - ・シリアル・チャネル開始レジスタm(SSm)
 - ・シリアル・チャネル停止レジスタm(STm)
 - ・シリアル・チャネル許可ステータス・レジスタm(SEm)
 - ・シリアル出力許可レジスタm(SOEm)
 - ・シリアル出力レベル・レジスタm(SOLm)
 - ・シリアル出力レジスタm (SOm)
 - ・シリアル・スタンバイ・コントロール・レジスタm (SSCm)
 - 2. ビット1には必ず"0"を設定してください。

18.3.2 シリアル・クロック選択レジスタm (SPSm)

SPSmレジスタは、各チャネルに共通して供給される2種類の動作クロック(CKm0, CKm1)を選択する16ビット・レジスタです。SPSmレジスタのビット7-4でCKm1を、ビット3-0でCKm0を選択します。

SPSmレジスタは、動作中(SEmn = 1のとき)の書き換えは禁止です。

SPSmレジスタは16ビット・メモリ操作命令で設定します。

またSPSmレジスタの下位8ビットは、SPSmLで8ビット・メモリ操作命令で設定できます。

リセット信号の発生により、SPSmレジスタは0000Hになります。

図18-6 シリアル・クロック選択レジスタm (SPSm) のフォーマット

アドレス: F0126H, F0127H (SPS0), F0166H, F0167H (SPS1) リセット時: 0000H R/W

略号 15 14 13 12 11 10 7 6 5 4 3 PRS SPSm 0 0 0 0 0 0 0 0 PRS PRS PRS **PRS** PRS PRS PRS m13 m12 m11 m10 m03 m02 m01 m00

PRS	PRS	PRS	PRS			動作クロック	'(CKmk)の選	髩択 ^注	
mk3	mk2	mk1	mk0		fclk =	fclk=	fclk=	fclk=	fclk =
					4 MHz	8 MHz	12 MHz	20 MHz	24 MHz
0	0	0	0	fclk	4 MHz	8 MHz	12 MHz	20 MHz	24 MHz
0	0	0	1	fclk/2	2 MHz	4 MHz	6 MHz	10 MHz	12 MHz
0	0	1	0	fськ/2 ²	1 MHz	2 MHz	3 MHz	5 MHz	6 MHz
0	0	1	1	fськ/2 ³	500 kHz	1 MHz	1.5 MHz	2.5 MHz	3 MHz
0	1	0	0	fclk/24	250 kHz	500 kHz	750 kHz	1.25 MHz	1.5 MHz
0	1	0	1	fcьк/2 ⁵	125 kHz	250 kHz	375 kHz	625 kHz	750 kHz
0	1	1	0	fclk/26	62.5 kHz	125 kHz	187.5 kHz	313 kHz	375 kHz
0	1	1	1	fcLк/2 ⁷	31.25 kHz	62.5 kHz	93.8 kHz	156 kHz	187.5 kHz
1	0	0	0	fclk/28	15.62 kHz	31.25 kHz	46.9 kHz	78.1 kHz	93.8 kHz
1	0	0	1	fcьк/2 ⁹	7.81 kHz	15.62 kHz	23.4 kHz	39.1 kHz	46.9 kHz
1	0	1	0	fcьк/2 ¹⁰	3.91 kHz	7.81 kHz	11.7 kHz	19.5 kHz	23.4 kHz
1	0	1	1	fcьк/2 ¹¹	1.95 kHz	3.91 kHz	5.86 kHz	9.77 kHz	11.7 kHz
1	1	0	0	fcLk/2 ¹²	976 Hz	1.95 kHz	2.93 kHz	4.88 kHz	5.86 kHz
1	1	0	1	fcьк/2 ¹³	488 Hz	976 Hz	1.46 kHz	2.44 kHz	2.93 kHz
1	1	1	0	fcLk/2 ¹⁴	244 Hz	488 Hz	732 Hz	1.22 kHz	1.46 kHz
1	1	1	1	fcLк/2 ¹⁵	122 Hz	244 Hz	366 Hz	610 Hz	732 Hz

注 シリアル・アレイ・ユニット (SAU) 動作中にfclkで選択しているクロックを変更 (システム・クロック制御レジスタ (CKC) の値を変更) する場合は、SAUの動作を停止 (シリアル・チャネル停止レジスタm (STm) = 000FH) させてから変更してください。

注意 ビット15-8には、必ず0を設定してください。

備考1. fclk: CPU/周辺ハードウエア・クロック周波数

2. m:ユニット番号 (m=0,1)

3. k = 0, 1

18. 3. 3 シリアル・モード・レジスタmn(SMRmn)

SMRmnレジスタは、チャネルnの動作モード設定レジスタです。動作クロック(f_{MCK})の選択、シリアル・クロック(f_{SCK})入力の使用可否、スタート・トリガ設定、動作モード(簡易SPI(CSI), UART、簡易 I^2C)設定、割り込み要因の選択を行います。またUARTモード時のみ、受信データのレベル反転の設定を行います。

SMRmnレジスタは、動作中(SEmn = 1のとき)の書き換えは禁止です。ただしMDmn0ビットは、動作中でも書き換えをすることができます。

SMRmnレジスタは、16ビット・メモリ操作命令で設定します。

リセット信号の発生により、SMRmnレジスタは0020Hになります。

図18-7 シリアル・モード・レジスタmn (SMRmn) のフォーマット (1/2)

アドレス: F0110H, F0111H (SMR00) -F0116H, F0117H (SMR03), リセット時: 0020H R/W F0150H, F0151H (SMR10), F0152H, F0153H (SMR11)

略号 SMRmn

_	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	CKS	ccs	0	0	0	0	0	STS	0	SIS	1	0	0	MD	MD	MD
	mn	mn						mn ^注		mn0 ^注				mn2	mn1	mn0

CKS	チャネルnの動作クロック(f _{MCK})の選択
mn	
0	SPSmレジスタで設定した動作クロックCKm0
1	SPSmレジスタで設定した動作クロックCKm1
動作ク	7ロック(fmck)は,エッジ検出回路に使用されます。また,CCSmnビットとSDRmnレジスタの上位7
ビット	への設定により、転送クロック(frclk)を生成します。

ccs	チャネルnの転送クロック(frclx)の選択
mn	
0	CKSmnビットで指定した動作クロックfmckの分周クロック
1	SCKp端子からの入力クロックfscκ(簡易SPI(CSI)モードのスレーブ転送)
転送り	フロックfrcukは,シフト・レジスタ,通信制御回路,出力制御回路,割り込み制御回路,エラー制御回

転送クロックfrcukは、シフト・レジスタ、通信制御回路、出力制御回路、割り込み制御回路、エラー制御回路に使用されます。CCSmn = 0の場合は、SDRmnレジスタの上位7ビットで動作クロック(fmck)の分周設定を行います。

STS	スタート・トリガ要因の選択					
$mn^{\dot{\Xi}}$						
0	ソフトウエア・トリガのみ有効(簡易SPI(CSI), UART送信, 簡易I ² C時に選択)					
1	RxDq端子の有効エッジ(UART受信時に選択)					
SSml	SSmレジスタに1を設定後,上記の要因が満たされてから転送開始となります。					

注 SMR01, SMR03, SMR11レジスタのみ。

注意 ビット13-9, 7, 4, 3 (SMR00, SMR02, SMR10レジスタの場合は、ビット13-6, 4, 3) には、必ず0 を設定してください。ビット5には、必ず1を設定してください。

備考 m:ユニット番号 (m = 0, 1) n:チャネル番号 (n = 0-3) p: CSI番号 (p = 00) q: UART番号 (q = 0-2) r: IIC番号 (r = 00, 10) mn = 00-03, 10, 11

図18-7 シリアル・モード・レジスタmn (SMRmn) のフォーマット (2/2)

アドレス: F0110H, F0111H (SMR00) -F0116H, F0117H (SMR03), リセット時: 0020H R/W

F0150H, F0151H (SMR10) , F0152H, F0153H (SMR11)

略号 14 6 5 4 3 2 1 STS SMRmn CKS CCS 0 0 0 0 SIS 0 0 MD MD MD $\mathsf{mn}^{\dot{\Xi}}$ mn0^注 mn mn2 mn1 mn0 mn

 SIS
 UARTモードでのチャネルnの受信データのレベル反転の制御

 0
 立ち下がりエッジをスタート・ビットとして検出します。

 入力される通信データは、そのまま取り込まれます。

 1
 立ち上がりエッジをスタート・ビットとして検出します。

 入力される通信データは、反転して取り込まれます。

MD	MD	チャネルnの動作モードの設定
mn2	mn1	
0	0	簡易SPI (CSI)モード
0	1	UARTモード
1	0	簡易I ² Cモード
1	1	設定禁止

MD	チャネルnの割り込み要因の選択							
mn0								
0	転送完了割り込み							
1	バッファ空き割り込み							
	(転送データがSDRmnレジスタからシフト・レジスタに転送されたタイミングで発生)							
連続送	連続送信時はMDmn0 = 1として,SDRmnデータが空になったら次送信データの書き込みを行う。							

注 SMR01, SMR03, SMR11レジスタのみ。

注意 ビット13-9, 7, 4, 3 (SMR00, SMR02, SMR10レジスタの場合は、ビット13-6, 4, 3) には、必ず0を設定してください。ビット5には、必ず1を設定してください。

備考 m:ユニット番号 (m = 0, 1) n:チャネル番号 (n = 0-3) p: CSI番号 (p = 00) q: UART番号 (q = 0-2) r: IIC番号 (r = 00, 10) mn = 00-03, 10, 11

18. 3. 4 シリアル通信動作設定レジスタmn (SCRmn)

チャネルnの通信動作設定レジスタです。データ送受信モード、データとクロックの位相、エラー信号のマスク可否、パリティ・ビット、先頭ビット、ストップ・ビット、データ長などの設定を行います。

SCRmnレジスタは、動作中(SEmn = 1のとき)の書き換えは禁止です。

SCRmnレジスタは、16ビット・メモリ操作命令で設定します。

リセット信号の発生により、SCRmnレジスタは0087Hになります。

図18-8 シリアル通信動作設定レジスタmn (SCRmn) のフォーマット (1/2)

アドレス: F0118H, F0119H (SCR00) -F011EH, F011FH (SCR03), リセット時: 0087H R/W F0158H, F0159H (SCR10), F015AH, F015BH (SCR11)

略号 SCRmn

_	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	TXE	RXE	DAP	CKP	0	EOC	PTC	PTC	DIR	0	SLCm	SLC	0	1	DLSm	DLS
	mn	mn	mn	mn		mn	mn1	mn0	mn		n1 ^{注1}	mn0			n1 ^{注2}	mn0

TXE	RXE	チャネルnの動作モードの設定
mn	mn	
0	0	通信禁止
0	1	受信のみを行う
1	0	送信のみを行う
1	1	送受信を行う

DAP	CKP	簡易SPI (CSI)モードでのデータとクロックの位相選択	タイプ			
mn	mn					
0	0	SCKp	1			
		SOp <u>D7 D6 D5 D4 D3 D2 D1 D0</u>				
		SIp入力タイミング				
0	1	SCKp	2			
		SOp \(\tag{D7\D6\D5\D4\D3\D2\D1\D0}				
		SIp入力タイミング				
1	0	SCKp	3			
		SOp <u>\</u>				
		SIp入力タイミング				
1	1	SCKp	4			
	•	SOp <u>X D7 X D6 X D5 X D4 X D3 X D2 X D1 X D0</u>				
		SIp入力タイミング				
UART	UARTモード, 簡易I ² Cモード時には,必ずDAPmn, CKPmn = 0, 0に設定してください。					

EOC	エラー割り込み信号(INTSREx(x = 0-2))のマスク制御							
mn								
0	エラー割り込みINTSRExの発生を禁止する(INTSRxが発生する)							
1	1 エラー割り込みINTSRExの発生を許可する(エラー発生時、INTSRxは発生しない)							
簡易S	簡易SPI (CSI)モード,簡易I ² Cモード,UART送信時には,EOCmn = 0に設定してください ^{注3} 。							

- 注1. SCR00, SCR02, SCR10レジスタのみ。
 - 2. SCR00, SCR01レジスタのみ。その他は1固定になります。
 - 3. CSImnをEOCmn = 0で使用しない場合、エラー割り込みINTSREnが発生する場合があります。
- 注意 ビット3, 6, 11には、必ず0を設定してください (SCR01, SCR03, SCR11レジスタはビット5も0 に設定してください)。ビット2には、必ず1を設定してください。
- 備考 m:ユニット番号 (m=0,1) n:チャネル番号 (n=0-3) p:CSI番号 (p=00) mn = 00-03, 10, 11



図18-8 シリアル通信動作設定レジスタmn (SCRmn) のフォーマット (2/2)

アドレス: F0118H, F0119H (SCR00) -F011EH, F011FH (SCR03), リセット時: 0087H R/W

F0158H, F0159H (SCR10) , F015AH, F015BH (SCR11)

略号 SCRmn

_	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
1	TXE	RXE	DAP	CKP	0	EOC	PTC	PTC	DIR	0	SLCm	SLC	0	1	DLSm	DLS
	mn	mn	mn	mn		mn	mn1	mn0	mn		n1 ^{注1}	mn0			n1 ^{注2}	mn0

PTC	PTC	UARTモードでのパリティ・ビットの設定							
mn1	mn0	送信動作	受信動作						
0	0 パリティ・ビットを出力しない パリティなしで受信								
0	1	0パリティを出力 ^{注3}	パリティ判定を行わない						
1	0 偶数パリティを出力 偶数パリティとして判定を行う								
1	1 奇数パリティを出力 奇数パリティとして判定を行う								
簡易S	簡易SPI (CSI)モード, 簡易I ² Cモード時には、必ずPTCmn1, PTCmn0 = 0, 0に設定してください。								

DIR	簡易SPI (CSI), UARTモードでのデータ転送順序の選択						
mn							
0	MSBファーストで入出力を行う						
1	LSBファーストで入出力を行う						
簡易I ²	簡易I ² Cモード時には,必ずDIRmn = 0に設定してください。						

SLCm	SLC	UARTモードでのストップ・ビットの設定							
n1 ^{注1}	mn0								
0	0	トップ・ビットなし							
0	1	トップ・ビット長 = 1ビット							
1	0	ストップ・ビット長 = 2ビット(mn = 00, 02, 10のみ)							
1	1	投定禁止							

転送完了割り込みを選択している場合は、全部のストップ・ビットが完了してから割り込みを発生します。 UART受信時、簡易I²Cモード時には、1ビット(SLCmn1, SLCmn0 = 0, 1)に設定してください。 簡易SPI (CSI)モード時には、ストップ・ビットなし(SLCmn1, SLCmn0 = 0, 0)に設定してください。 UART送信時は、1ビット(SLCmn1, SLCmn0 = 0, 1)または2ビット(SLCmn1, SLCmn0 = 1, 0)に設定してください。

DLSm	DLS	簡易SPI (CSI), UARTモードでのデータ長の設定								
n1 ^{注2}	mn0									
0	1	ごット・データ長(SDRmnレジスタのビット0-8に格納)								
		(UARTモード時のみ選択可)								
1	0	7ビット・データ長(SDRmnレジスタのビット0-6に格納)								
1	1 1 8ビット・データ長(SDRmnレジスタのビット0-7に格納)									
その他 設定禁止										
簡易I ²	簡易I ² Cモード時には、必ずDLSmn1, DLSmn0 = 1, 1に設定してください。									

- 注1. SCR00, SCR02, SCR10レジスタのみ。
 - 2. SCR00, SCR01レジスタのみ。その他は1固定になります。
 - 3. データの内容にかかわらず必ず0が付加されます。
- 注意 ビット3, 6, 11には、必ず0を設定してください (SCR01, SCR03, SCR11レジスタはビット5も0 に設定してください)。ビット2には、必ず1を設定してください。
- 備考 m: ユニット番号 (m=0,1) n: チャネル番号 (n=0-3) p: CSI番号 (p=00) mn=00-03, 10, 11



18. 3. 5 シリアル・データ・レジスタmn (SDRmn)

SDRmnレジスタは、チャネルnの送受信データ・レジスタ(16ビット)です。

SDR00, SDR01, SDR10, SDR11のビット8-0(下位9ビット), またはSDR02, SDR03のビット7-0(下位8ビット)は, 送受信バッファ・レジスタとして機能し, ビット15-9(上位7ビット)の部分は動作クロック(fмcк)の分周設定レジスタとして使われます。

シリアル・モード・レジスタmn (SMRmn) でCCSmnビットを0に設定した場合は、動作クロックをこのSDRmn レジスタのビット15-9 (上位7ビット) で分周設定したクロックが、転送クロックとして使用されます。

また、CCSmnビットを1に設定した場合は、SDR00のビット15-9(上位7ビット)に"0000000B"を設定してください。SCKp端子からの入力クロックfsck(簡易SPI(CSI)モードのスレーブ転送)が転送クロックとなります。


SDRmnレジスタの下位8/9ビットは、送受信バッファ・レジスタとして機能します。受信時には、シフト・レジスタで変換したパラレル・データを下位8/9ビットに格納し、送信時には、シフト・レジスタに転送する送信データを下位8/9ビット設定します。

SDRmnレジスタは16ビット単位でリード/ライト可能です。


ただし上位7ビットへの書き込みおよび読み出しは動作停止状態(SEmn = 0)のときのみ有効です。動作中(SEmn = 1)にSDRmnレジスタに書き込みを行ったときは、下位8/9ビットのみ値が書き込まれます。動作中にSDRmnレジスタの読み出しを行った場合は、上位7ビットは常に0が読み出されます。

リセット信号の発生により、SDRmnレジスタは0000Hになります。

図18-9 シリアル・データ・レジスタmn (SDRmn) のフォーマット



アドレス: FFF44H, FFF45H (SDR02), FFF46H, FFF47H (SDR03) リセット時: 0000H R/W FFF48H, FFF49H (SDR10), FFF4AH, FFF4BH (SDR11)



		SD	Rmn[1	5:9]			動作クロックの分周による転送クロック設定
0	0	0	0	0	0	0	fmck/2
0	0	0	0	0	0	1	fmck/4
0	0	0	0	0	1	0	fмск/6
0	0	0	0	0	1	1	fмск/8
				•	•		•
	•	•		•	•	•	•
•	•	•	•	•	•	•	•
1	1	1	1	1	1	0	fmck/254
1	1	1	1	1	1	1	fmck/256

(注意, 備考は次ページにあります。)

- 注意1. SDR02, SDR03, SDR10, SDR11レジスタのビット8は、必ず0を設定してください。
 - 2. UART使用時は、SDRmn[15:9] = (0000000B, 0000001B) は設定禁止です。
 - 3. 簡易I²C使用時は, SDRmn[15:9] = 00000000Bは設定禁止です。SDRmn[15:9] = 0000001B以上に 設定してください。
 - 4. 動作停止 (SEmn = 0) 時は、8ビット・メモリ操作命令によるSDRmn[7:0]の書き換えは禁止です (SDRmn[15:9]がすべてクリア (0) されます)。
- 備考1. SDRmnレジスタの下位8/9ビットの機能については、18.2 シリアル・アレイ・ユニットの構成を参照してください。
 - 2. m:ユニット番号 (m=0,1) n:チャネル番号 (n=0-3) mn=00-03, 10, 11

18. 3. 6 シリアル・フラグ・クリア・トリガ・レジスタmn (SIRmn)

チャネルnの各エラー・フラグをクリアするためのトリガ・レジスタです。

各ビット (FECTmn, PECTmn, OVCTmn) を1にセットすると、シリアル・ステータス・レジスタmn (SSRmn) の対応ビット (FEFmn, PEFmn, OVFmn) が0にクリアされます。SIRmnレジスタはトリガ・レジスタなので、SSRmnレジスタの対応ビットをクリアするとすぐSIRmnレジスタもクリアされます。

SIRmnレジスタは、16ビット・メモリ操作命令で設定します。

またSIRmnレジスタの下位8ビットは、SIRmnLで8ビット・メモリ操作命令で設定できます。 リセット信号の発生により、SIRmnレジスタは0000Hになります。

図18-10 シリアル・フラグ・クリア・トリガ・レジスタmn(SIRmn)のフォーマット

アドレス: F0108H, F0109H (SIR00) -F010EH, F010FH (SIR03), リセット時: 0000H R/W F0148H, F0149H (SIR10), F014AH, F014BH (SIR11)

略号 SIRmn

	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
ĺ	0	0	0	0	0	0	0	0	0	0	0	0	0	FEC	PEC	OVC
														Tmn ^注	Tmn	Tmn

FEC	チャネルnのフレーミング・エラー・フラグのクリア・トリガ
Tmn	
0	クリアしない
1	SSRmnレジスタのFEFmnビットを0にクリアする

PEC	チャネルnのパリティ・エラー・フラグのクリア・トリガ
Tmn	
0	クリアしない
1	SSRmnレジスタのPEFmnビットを0にクリアする

OVC	チャネルnのオーバラン・エラー・フラグのクリア・トリガ
Tmn	
0	クリアしない
1	SSRmnレジスタのOVFmnビットを0にクリアする

注 SIR01, SIR03, SIR11レジスタのみ。

注意 ビット15-3 (SIR00, SIR02, SIR10レジスタの場合は、ビット15-2) には、必ず0を設定してください。

備考1. m:ユニット番号(m=0,1) n:チャネル番号(n=0-3) mn=00-03, 10, 11

2. SIRmnレジスタの読み出し値は常に0000Hとなります。

18. 3. 7 シリアル・ステータス・レジスタmn(SSRmn)

SSRmnレジスタは、チャネルnの通信ステータス、エラー発生状況を表示するレジスタです。表示するエラ ーは、フレーミング・エラー、パリティ・エラー、オーバラン・エラーです。

SSRmnレジスタは、16ビット・メモリ操作命令で読み出します。

またSSRmnレジスタの下位8ビットは、SSRmnLで8ビット・メモリ操作命令で読み出せます。

リセット信号の発生により、SSRmnレジスタは0000Hになります。

図18-11 シリアル・ステータス・レジスタmn (SSRmn) のフォーマット (1/2)

アドレス: F0100H, F0101H (SSR00) -F0106H, F0107H (SSR03), リセット時: 0000H R F0140H, F0141H (SSR10), F0142H, F0143H (SSR11)

略号

14 13 12 11 10 7 6 5 4 3 2 1

SSRmn

ľ	0	0	0	0	0	0	0	0	0	TSF	BFF	0	0	FEF	PEF	OVF
										mn	mn			mn ^注	mn	mn

TSF	チャネルnの通信状態表示フラグ
	7 (1770日の)返日の心気がフラブ
mn	
0	通信動作停止状態または通信動作待機状態
1	通信動作状態

<クリア条件>

- ・STmレジスタのSTmnビットに1を設定時(通信停止状態),もしくはSSmレジスタのSSmnビットに1を 設定時 (通信待機状態)
- 通信動作が終了時

<セット条件>

通信動作を開始時

BFF	チャネルnのバッファ・レジスタ状態表示フラグ								
mn									
0	有効なデータがSDRmnレジスタに格納されていない								
1	有効なデータがSDRmnレジスタに格納されている								

くクリア条件>

- ・送信時においてSDRmnレジスタからシフト・レジスタへ送信データの転送が終了したとき
- ・受信時においてSDRmnレジスタから受信データの読み出しが終了したとき
- ・STmレジスタのSTmnビットに1を設定時(通信停止状態), SSmレジスタのSSmnビットに1を設定時(通 信許可状態)。

<セット条件>

- ・SCRmnレジスタのTXEmnビット = 1(各通信モードでの送信,送受信モード時)の状態でSDRmnレジス タに送信データを書き込んだとき
- ・SCRmnレジスタのRXEmnビット = 1(各通信モードでの受信、送受信モード時)の状態でSDRmnレジス タに受信データが格納されたとき
- ・受信エラー時
- 注 SSR01, SSR03, SSR11レジスタのみ。
- 注意 SNOOZEモード (SWCm = 1) で簡易SPI (CSI)受信する場合, BFFmnフラグは動作しませ ん。

備考 m:ユニット番号(m = 0, 1) n:チャネル番号(n = 0-3) mn = 00-03, 10, 11



図18-11 シリアル・ステータス・レジスタmn (SSRmn) のフォーマット (2/2)

アドレス: F0100H, F0101H (SSR00) -F0106H, F0107H (SSR03), リセット時: 0000H R F0140H, F0141H (SSR10), F0142H, F0143H (SSR11)

略号 SSRmn

_	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	0	0	0	0	0	0	0	0	0	TSF	BFF	0	0	FEF	PEF	OVF
										mn	mn			mn ^注	mn	mn

FEF	チャネルnのフレーミング・エラー検出フラグ
mn	
0	エラーなし
1	エラー発生(UART受信時)

<クリア条件>

・SIRmnレジスタのFECTmnビットに1を書き込んだとき

<セット条件>

・UART受信完了時に、ストップ・ビットが検出されないとき

PEF	チャネルnのパリティ/ACKエラー検出フラグ										
mn											
0	エラーなし										
1	パリティ・エラー発生(UART受信時),またはACK未検出発生(I ² C送信時)										

<クリア条件>

・SIRmnレジスタのPECTmnビットに1を書き込んだとき

<セット条件>

- ・UART受信完了時に、送信データのパリティとパリティ・ビットが一致しないとき(パリティ・エラー)
- ・I²C送信時に、ACK受信タイミングにスレーブ側からACK信号の応答がなかったとき(ACK未検出)

OVF	チャネルnのオーバラン・エラー検出フラグ
mn	
0	エラーなし
1	エラー発生

<クリア条件>

・SIRmnレジスタのOVCTmnビットに1を書き込んだとき

<セット条件>

- ・SCRmnレジスタのRXEmnビット = 1 (各通信モードでの受信,送受信モード時)の状態で,受信データがSDRmnレジスタに格納されているのに,読み出しをせずに送信データの書き込みもしくは次の受信データの書き込みをしたとき
- ・簡易SPI (CSI)モードのスレーブ送信/送受信で、送信データが準備できていないとき
- 注 SSR01, SSR03, SSR11レジスタのみ。
- 注意1. BFFmn = 1のときにSDRmnレジスタに書き込みをすると、格納されている送信/受信データが破壊され、オーバラン・エラー(OVEmn = 1)と検出されます。
 - 2. SNOOZEモード (SWCm = 1) で簡易SPI (CSI)受信する場合, OVFmnフラグは動作しません。

備考 m:ユニット番号 (m=0,1) n:チャネル番号 (n=0-3) mn=00-03,10,11

18.3.8 シリアル・チャネル開始レジスタm (SSm)

SSmレジスタは、通信/カウント開始の許可をチャネルごとに設定するトリガ・レジスタです。

各ビット(SSmn)に1を書き込むと、シリアル・チャネル許可ステータス・レジスタm(SEm)の対応ビット(SEmn)が1にセット(動作許可状態)されます。SSmnビットはトリガ・ビットなので、SEmn = 1になるとすぐSSmnビットはクリアされます。

SSmレジスタは、16ビット・メモリ操作命令で設定します。

またSSmレジスタの下位8ビットは、SSmLで1ビット・メモリ操作命令または8ビット・メモリ操作命令で設定できます。

リセット信号の発生により、SSmレジスタは0000Hになります。

図18-12 シリアル・チャネル開始レジスタm (SSm) のフォーマット

アドレス: F0122H, F0123H (SS0) リセット時: 0000H R/W

略号	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
SS0	0	0	0	0	0	0	0	0	0	0	0	0	SS0	SS0	SS0	SS0
													3	2	1	0

アドレス: F0162H, F0163H (SS1) リセット時: 0000H R/W

略号	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
SS1	0	0	0	0	0	0	0	0	0	0	0	0	0	0	SS1	SS1
															1	0

SSm	チャネルnの動作開始トリガ
n	
0	トリガ動作せず
1	SEmnビットに1をセットし,通信待機状態に遷移する ^注

注 通信動作中にSSmn = 1を設定すると、通信を停止して待機状態になります。このとき、制御レジスタ、シフト・レジスタの値、SCKmn、SOmn端子とFEFmn、PEFmn、OVFmnフラグは状態を保持します。

注意1. SS0レジスタのビット15-4, SS1レジスタのビット15-2には、必ず0を設定してください。

2. UART受信の場合は、SCRmnレジスタのRXEmnビットを"1"に設定後に、fmckの4クロック以上間隔をあけてからSSmn = 1を設定してください。

備考1. m:ユニット番号 (m=0,1) n:チャネル番号 (n=0-3) mn=00-03,10,11

2. SSmレジスタの読み出し値は常に0000Hとなります。

18.3.9 シリアル・チャネル停止レジスタm (STm)

STmレジスタは、通信/カウント停止の許可をチャネルごとに設定するトリガ・レジスタです。

各ビット(STmn)に1を書き込むと、シリアル・チャネル許可ステータス・レジスタm(SEm)の対応ビット(SEmn)が0にクリア(動作停止状態)されます。STmnビットはトリガ・ビットなので、SEmn = 0になるとすぐSTmnビットはクリアされます。

STmレジスタは、16ビット・メモリ操作命令で設定します。

またSTmレジスタの下位8ビットは、STmLで1ビット・メモリ操作命令または8ビット・メモリ操作命令で設定できます。

リセット信号の発生により、STmレジスタは0000Hになります。

図18-13 シリアル・チャネル停止レジスタm (STm) のフォーマット

アドレス: F0124H, F0125H (ST0) リセット時: 0000H R/W

略号	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
ST0	0	0	0	0	0	0	0	0	0	0	0	0	ST0	ST0	ST0	ST0
													3	2	1	0

アドレス: F0164H, F0165H (ST1) リセット時: 0000H R/W

略号	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
ST1	0	0	0	0	0	0	0	0	0	0	0	0	0	0	ST1	ST1 0

STm	チャネルnの動作停止トリガ
n	
0	トリガ動作せず
1	SEmnビットを0にクリアし,通信動作を停止する ^注

注 制御レジスタ、シフト・レジスタの値、SCKmn, SOmn端子とFEFmn, PEFmn, OVFmnフラグは 状態を保持します。

注意 ST0レジスタのビット15-4, ST1レジスタのビット15-2には, 必ず0を設定してください。

備考1. m:ユニット番号(m=0,1) n:チャネル番号(n=0-3) mn=00-03,10,11

2. STmレジスタの読み出し値は常に0000Hとなります。

18. 3. 10 シリアル・チャネル許可ステータス・レジスタm(SEm)

SEmレジスタは、各チャネルのシリアル送受信動作許可/停止状態を確認するレジスタです。

シリアル・チャネル開始レジスタm(SSm)の各ビットに1を書き込むと、その対応ビットが1にセットされます。シリアル・チャネル停止レジスタm(STm)の各ビットに1を書き込むと、その対応ビットが0にクリアされます。

動作を許可したチャネルnは、後述のシリアル出力レジスタm(SOm)のCKOmnビット(チャネルnのシリアル・クロック出力)の値をソフトウエアによって書き換えできなくなり、通信動作によって反映された値がシリアル・クロック端子から出力されます。

動作を停止したチャネルnは、SOmレジスタのCKOmnビットの値をソフトウェアで設定することができ、その値をシリアル・クロック端子から出力できます。これにより、スタート・コンディション/ストップ・コンディションなどの任意の波形をソフトウェアで作成することができます。

SEmレジスタは、16ビット・メモリ操作命令で読み出します。

またSEmレジスタの下位8ビットは、SEmLで1ビット・メモリ操作命令または8ビット・メモリ操作命令で読み出せます。

リセット信号の発生により、SEmレジスタは0000Hになります。

図18-14 シリアル・チャネル許可ステータス・レジスタm (SEm) のフォーマット

アドレス: F0120H, F0121H (SE0) リセット時: 0000H R

略号	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
SE0	0	0	0	0	0	0	0	0	0	0	0	0	SE0	SE0	SE0	SE0 0
													3		ı	U

アドレス: F0160H, F0161H (SE1) リセット時: 0000H R

略号	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
SE1	0	0	0	0	0	0	0	0	0	0	0	0	0	0	SE1	SE1
															1	0

SEm	チャネルnの動作許可/停止状態の表示
n	
0	動作停止状態
1	動作許可状態

備考 m:ユニット番号 (m=0,1) n:チャネル番号 (n=0-3) mn=00-03,10,11

18. 3. 11 シリアル出力許可レジスタm (SOEm)

SOEmレジスタは、各チャネルのシリアル通信動作の出力許可/停止を設定するレジスタです。

シリアル出力を許可したチャネルnは、後述のシリアル出力レジスタm (SOm) のSOmnビットの値をソフトウエアによって書き換えできなくなり、通信動作によって反映された値がシリアル・データ出力端子から出力されます。

シリアル出力を停止したチャネルnは、SOmレジスタのSOmnビットの値をソフトウエアで設定することができ、その値をシリアル・データ出力端子から出力できます。これにより、スタート・コンディション/ストップ・コンディションなどの任意の波形をソフトウエアで作成することができます。

SOEmレジスタは、16ビット・メモリ操作命令で設定します。

またSOEmレジスタの下位8ビットは、SOEmLで1ビット・メモリ操作命令または8ビット・メモリ操作命令で設定できます。

リセット信号の発生により、SOEmレジスタは0000Hになります。

図18-15 シリアル出力許可レジスタm (SOEm) のフォーマット

アドレス: F012AH, F012BH (SOE0) リセット時: 0000H R/W

略号	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
SOE0	0	0	0	0	0	0	0	0	0	0	0	0	0	SOE	0	SOE
														02		00

アドレス: F016AH, F016BH (SOE1) リセット時: 0000H R/W

略号	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
SOE1	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	SOE
																10

SOE	チャネルnのシリアル出力許可/停止						
mn							
0	シリアル通信動作による出力停止						
1	シリアル通信動作による出力許可						

注意 SOE0レジスタのビット15-3、1、SOE1レジスタのビット15-3、1には、必ず0を設定してください。

備考 m:ユニット番号 (m=0,1) n:チャネル番号 (n=0,2) mn=00-03,10,11

18. 3. 12 シリアル出力レジスタm(SOm)

SOmレジスタは、各チャネルのシリアル出力のバッファ・レジスタです。

このレジスタのSOmnビットの値が、チャネルnのシリアル・データ出力端子から出力されます。

このレジスタのCKOmnビットの値が、チャネルnのシリアル・クロック出力端子から出力されます。

このレジスタのSOmnビットのソフトウエアによる書き換えは、シリアル出力禁止(SOEmn = 0)時のみ可能です。シリアル出力許可(SOEmn = 1)時は、ソフトウエアによる書き換えは無視され、シリアル通信動作によってのみ値が変更されます。

このレジスタのCKOmnビットのソフトウエアによる書き換えは、チャネル動作停止(SEmn = 0)時のみ可能です。チャネル動作許可(SEmn = 1)時は、ソフトウエアによる書き換えは無視され、シリアル通信動作によってのみ値が変更されます。

また、シリアル・インタフェース用端子をポート機能として使用する場合は、該当するCKOmn、SOmnビットに"1"を設定してください。

SOmレジスタは、16ビット・メモリ操作命令で設定します。

リセット信号の発生により、SOOレジスタはOFOFH、SO1レジスタは0303Hになります。

図18-16 シリアル出力レジスタm (SOm) のフォーマット

アドレス: F0128H, F0129H (SO0) リセット時: 0F0FH R/W

略号	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
SO0	0	0	0	0	1	СКО	1	СКО	0	0	0	0	1	so	1	so
						02		00						02		00

アドレス: F0168H, F0169H (SO1) リセット時: 0303H R/W

略号	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
SO1	0	0	0	0	0	0	1	1	0	0	0	0	0	0	1	so
																10

СКО	チャネルnのシリアル・クロック出力						
mn							
0	シリアル・クロック出力値が"0"						
1	シリアル・クロック出力値が"1"						

SO	チャネルnのシリアル・データ出力
mn	
0	シリアル・データ出力値が"0"
1	シリアル・データ出力値が"1"

注意 SO0レジスタのビット15-12, 7-4には、必ず0を設定してください。また、ビット11, 9, 3, 1には 必ず1を設定してください。

SO1レジスタのビット15-10, 7-2には、必ず0を設定してください。また、ビット9, 8, 1には、必ず1を設定してください。

備考 m:ユニット番号 (m=0,1) n:チャネル番号 (n=0,2) mn=00-03,10,11

18. 3. 13 シリアル出力レベル・レジスタm(SOLm)

SOLmレジスタは、各チャネルのデータ出力レベルの反転を設定するレジスタです。

このレジスタはUARTモード時のみ設定できます。簡易SPI (CSI)モード、簡易I²Cモード時は、必ず対応するビットに0を設定してください。

このレジスタによる各チャネルnの反転設定は、シリアル出力許可(SOEmn = 1)時のみ端子出力に反映されます。シリアル出力禁止(SOEmn = 0)時はSOmnビットの値がそのまま出力されます。

SOLmレジスタは、動作中(SEmn = 1のとき)の書き換えは禁止です。

SOLmレジスタは、16ビット・メモリ操作命令で設定します。

またSOLmレジスタの下位8ビットは、SOLmLで8ビット・メモリ操作命令で設定できます。

リセット信号の発生により、SOLmレジスタは0000Hになります。

図18-17 シリアル出力レベル・レジスタm (SOLm) のフォーマット

アドレス: F0134H, F0135H (SOL0) リセット時: 0000H R/W

略号	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
SOL0	0	0	0	0	0	0	0	0	0	0	0	0	0	SOL	0	SOL
														02		00

アドレス: F0174H, F0175H (SOL1) リセット時: 0000H R/W

略号	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
SOL1	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	SOL
																10

SOL	UARTモードでのチャネルnの送信データのレベル反転の選択
mn	
0	通信データは,そのまま出力されます。
1	通信データは,反転して出力されます。


注意 SOL0レジスタのビット15-3, 1, SOL1レジスタのビット15-1には、必ず0を設定してください。

備考 m:ユニット番号 (m=0,1) n:チャネル番号 (n=0,2) mn=00-03,10,11


UART送信時,送信データのレベル反転例を図18-18に示します。

図18-18 送信データのレベル反転例

(a) 非反転出力 (SOLmn = 0)



(b) 反転出力(SOLmn = 1)



備考 m: ユニット番号 (m=0,1) n: チャネル番号 (n=0,2) mn=00-03,10,11

18. 3. 14 シリアル・スタンバイ・コントロール・レジスタ0(SSC0)

SSC0レジスタは、CSI00、UART0のシリアル・データ受信による、STOPモード状態からの受信動作起動(SNOOZEモード)を制御するレジスタです。

SSC0レジスタは、16ビット・メモリ操作命令で設定します。

またSSC0レジスタの下位8ビットは、SSC0Lで8ビット・メモリ操作命令で設定できます。

リセット信号の発生により、SSC0レジスタは0000Hになります。

注意 SNOOZEモード時の最大転送レートは、次のようになります。

・CSI00の場合: ~1 Mbps

・UART0の場合: 4800 bpsのみ

図18-19 シリアル・スタンバイ・コントロール・レジスタ0 (SSC0) のフォーマット

アドレス: F0138H (SSC0) リセット時: 0000H R/W

略号 n 15 14 13 12 10 9 8 6 5 3 2 11 SSC0 0 0 0 0 0 0 0 0 0 0 0 0 SS SWC 0 EC0 0

SS	SNOOZEモード時の通信エラー割り込み発生許可/停止の選択
EC0	
0	エラー割り込み(INTSREO)発生許可
1	エラー割り込み(INTSREO)発生停止

- ・SNOOZEモード時のUART受信で、SWC0 = 1かつEOCmn = 1の時のみ、SSECmビットを1/0に設定することができます。その他の場合は、SSEC0ビットを0に設定してください。
- ・SSEC0, SWC0 = 1, 0は設定禁止です。

SWC	SNOOZEモードの設定
0	
0	SNOOZEモード機能を使用しない
1	SNOOZEモード機能を使用する

- ・STOPモード中のハードウエア・トリガ信号で、STOPモードを解除し、CPUを動作させることなく、簡易 SPI (CSI)/UARTの受信動作を行います(SNOOZEモード)。
- ・SNOOZEモード機能は、CPU/周辺ハードウエア・クロック(fclk)に高速オンチップ・オシレータ・クロックが選択されているときのみ設定可能です。高速オンチップ・オシレータ・クロック以外が選択されている場合は設定禁止です。
- ・SNOOZEモードを使用する場合でも、通常動作モード時はSWC0を0に設定し、STOPモードへ移行する直前にSWC0を1に変更してください。

またSTOPモードから通常動作モードへ復帰後、必ずSWC0を0に変更してください。

図18-20 SNOOZEモードでUART受信したときの割り込み

EOCmnビット	SSECmビット	正常受信時	受信エラー時
0	0	INTSRxが発生する	INTSRxが発生する
0	1	INTSRxが発生する	INTSRxが発生する
1	0	INTSRxが発生する	INTSRExが発生する
1	1	INTSRxが発生する	割り込みは発生しない



18.3.15 入力切り替え制御レジスタ (ISC)

ISCレジスタのISC1, ISC0ビットは、UART0でLIN-bus通信動作を実現するときに、外部割り込みやタイマ・アレイ・ユニットと連携するために使用します。

ビット0に1を設定すると、シリアル・データ入力(RxD0)端子の入力信号が外部割り込み入力(INTP0)として選択されます。これによって、ウエイクアップ信号をINTP0割り込みで検出できます。

ビット1に1を設定すると、シリアル・データ入力 (RxD0) 端子の入力信号がタイマ入力として選択されます。 これによって、ウエイクアップ信号検出とブレーク・フィールドのロウ幅とシンク・フィールドのパルス幅を タイマで測定できます。

ISCレジスタは1ビット・メモリ操作命令または8ビット・メモリ操作命令で設定します。

リセット信号の発生により、ISCレジスタは00Hになります。

図18-21 入力切り替え制御レジスタ (ISC) のフォーマット

アドレス: F0073H リセット時: 00H R/W

略号	7	6	5	4	3	2	1	0
ISC	0	0	0	0	0	0	ISC1	ISC0

ISC1	タイマ・アレイ・ユニットのチャネル7の入力切り替え
0	TI07端子の入力信号をタイマ入力とする(通常動作)
1	RxD0端子の入力信号をタイマ入力とする(ウエイクアップ信号検出とブレーク・フィールド
	のロウ幅とシンク・フィールドのパルス幅測定)

I	ISC0	外部割り込み(INTPO)の入力切り替え
Ī	0	INTP0端子の入力信号を外部割り込み入力とする(通常動作)
	1	RxD0端子の入力信号を外部割り込み入力とする(ウエイクアップ信号検出)

注意 ビット7-2に必ず0を設定してください。

18. 3. 16 ノイズ・フィルタ許可レジスタ0(NFEN0)

NFENOレジスタは、シリアル・データ入力端子からの入力信号に対するノイズ・フィルタの使用可否をチャネルごとに設定するレジスタです。

簡易SPI (CSI), 簡易 I^2 C通信に使用する端子は、対応するビットに0を設定して、ノイズ・フィルタを無効にしてください。

UART通信に使用する端子は、対応するビットに1を設定して、ノイズ・フィルタを有効にしてください。

ノイズ・フィルタ有効時は、対象チャネルの動作クロック(fmck)で同期化のあと、2クロックの一致検出を行います。ノイズ・フィルタ無効時は、対象チャネルの動作クロック(fmck)で同期化だけ行います。

NFENOレジスタは1ビット・メモリ操作命令または8ビット・メモリ操作命令で設定します。

リセット信号の発生により、NFENOレジスタは00Hになります。

図18-22 ノイズ・フィルタ許可レジスタ0 (NFENO) のフォーマット

アドレス: F0070H リセット時: 00H R/W

略号	7	6	5	4	3	2	1	0
NFEN0	0	0	0	SNFEN20	0	SNFEN10	0	SNFEN00

SNFEN20	RxD2端子のノイズ・フィルタ使用可否			
0	ノイズ・フィルタOFF			
1	ノイズ・フィルタON			
RxD2端子と	RxD2端子として使用するときは,SNFEN20 = 1に設定してください。			
RxD2以外の	RxD2以外の機能として使用するときは、SNFEN20 = 0に設定してください。			

SNFEN10	RxD1端子のノイズ・フィルタ使用可否			
0	ノイズ・フィルタOFF			
1	ノイズ・フィルタON			
RxD1端子として使用するときは,SNFEN10 = 1に設定してください。				
RxD1以外の	RxD1以外の機能として使用するときは SNFFN10 = 0に設定してください。			

SNFEN00	RxD0端子のノイズ・フィルタ使用可否			
0	ノイズ・フィルタOFF			
1	ノイズ・フィルタON			
RxD0端子と	RxD0端子として使用するときは,SNFEN00 = 1に設定してください。			
RxD0以外の	RxD0以外の機能として使用するときは、SNFEN00 = 0に設定してください。			

注意 ビット7-5, 3, 1には, 必ず0を設定してください。

18. 3. 17 シリアル入出力端子のポート機能を制御するレジスタ

シリアル・アレイ・ユニット使用時は、対象チャネルと兼用するポートに関するレジスタ(ポート・モード・レジスタ(PMxx)、ポート・レジスタ(Pxx)、ポート入力モード・レジスタ(PIMxx)、ポート出力モード・レジスタ(POMxx)を設定してください。

詳細は、4.3.1 ポート・モード・レジスタ (PMxx), 4.3.2 ポート・レジスタ (Pxx), 4.3.4 ポート 入力モード・レジスタ (PIMxx), 4.3.5 ポート出力モード・レジスタ (POMxx) を参照してください。

シリアル・データ出力またはシリアル・クロック出力端子を兼用するポート (P07/SO00/TxD0/TI02/TO02/INTP2/TOOLTxD, P15/SEG9/(SCK00)/(SCL00)など)をシリアル・データ出力またはシリアル・クロック出力として使用するとき、各ポートに対応するポート・モード・レジスタ(PMxx)のビットに0を設定してください。また、ポート・レジスタ(Pxx)のビットに1を設定してください。

なお、N-ch オープン・ドレイン出力(V_{DD} 耐圧)モードで使用する場合は、各ポートに対応するポート出力モード・レジスタ(POMxx)のビットに1を設定してください。異電位(1.8 V系、2.5 V系、3 V系)で動作している外部デバイスと接続する場合は、4.4.4 異電位(1.8 V系、2.5 V系、3 V系)外部デバイスとの接続方法を参照してください。

例) P07/SO00/TI02/TO02/INTP2/TOOLTxDをシリアル・データ出力として使用する場合

ポート・モード・レジスタ0のPM07ビットを0に設定

ポート・レジスタ0のP07ビットを1に設定

シリアル・データ入力またはシリアル・クロック入力端子を兼用するポート (P05/SCK00/SCL00/TI04/T004/INTP3, P06/SI00/RxD0/TI03/T003/SDA00/T00LRxDなど) をシリアル・データ入力またはシリアル・クロック入力として使用するとき、各ポートに対応するポート・モード・レジスタ (PMxx) のビットに1を設定してください。このときポート・レジスタ (Pxx) のビットは、0または1のどちらでもかまいません。

なお、TTL入力バッファで使用する場合は、各ポートに対応するポート入力モード・レジスタ(PIMxx)のビットに1を設定してください。異電位(1.8 V系、2.5 V系、3 V系)で動作している外部デバイスと接続する場合は、4.4.4 異電位(1.8 V系、2.5 V系、3 V系)外部デバイスとの接続方法を参照してください。

例) P06/SI00/RxD0/TI03/TO03/SDA00/TOOLRxDをシリアル・データ入力として使用する場合

ポート・モード・レジスタ0のPM06ビットを1に設定

ポート・レジスタ0のP06ビットを0または1に設定

PM0, PM1, PM8レジスタは、1ビット・メモリ操作命令または8ビット・メモリ操作命令で設定します。 リセット信号の発生により、PM0, PM1, PM8レジスタはFFHになります。

製品ごとのPMxxレジスタの有無は,表4-3を参照してください。

18.4 動作停止モード

シリアル・アレイ・ユニットの各シリアル・インタフェースには、動作停止モードがあります。 動作停止モードでは、シリアル通信を行いません。したがって、消費電力を低減できます。 また動作停止モードでは、シリアル・インタフェース用端子をポート機能として使用できます。



18.4.1 ユニット単位で動作停止とする場合

ユニット単位で動作停止とする場合の設定は、周辺イネーブル・レジスタ0(PER0)で行います。

PEROレジスタは、各周辺ハードウエアへのクロック供給許可/禁止を設定するレジスタです。使用しないハ

ードウエアへはクロック供給も停止させることで、低消費電力化とノイズ低減をはかります。

シリアル・アレイ・ユニット0を停止するときは、ビット2(SAU0EN)に0を設定してください。シリアル・アレイ・ユニット1を停止するときは、ビット3(SAU1EN)に0を設定してください。

図18-23 ユニット単位で動作停止とする場合の周辺イネーブル・レジスタ0 (PER0) の設定

(a) 周辺イネーブル・レジスタ0(PERO)・・・停止するSAUmのビットのみ0に設定する 6 5 4 3 2 1 PER0 0 RTCWEN IRDAEN ADCEN IICA0EN SAU1EN SAU0EN TAU0EN 0/1 × 0/1 ×

SAUmの入力クロックの制御 - 0:入力クロック供給停止

1:入力クロック供給

注意1. SAUmEN = 0の場合は、シリアル・アレイ・ユニットmの制御レジスタへの書き込みは無視され、 読み出しても値はすべて初期値となります。

ただし、次のレジスタは除きます。

- ・入力切り替え制御レジスタ (ISC)
- ・ノイズ・フィルタ許可レジスタ0(NFENO)
- ・ポート入力モード・レジスタ0, 1, 8 (PIM0, PIM1, PIM8)
- ・ポート出力モード・レジスタ0, 1, 8 (POM0, POM1, POM8)
- ・ポート・モード・レジスタ0, 1, 8 (PM0, PM1, PM8)
- ・ポート・レジスタ0, 1, 8 (P0, P1, P8)
- 2. ビット1は必ず"0"にしてください。

備考 ×:シリアル・アレイ・ユニットでは使用しないビット(他の周辺機能の設定による)

0/1: ユーザの用途に応じて0または1に設定

STm

SOEm

18.4.2 チャネルごとに動作停止とする場合

チャネルごとに動作停止とする場合の設定は、次の各レジスタで行います。

図18-24 チャネルごとに動作停止とする場合の各レジスタの設定

(a) シリアル・チャネル停止レジスタm (STm)

・・・各チャネルの通信/カウント停止の許可を設定するレジスタ 0 15 14 11 10 9 8 6 3 2 1 STm3^注 STm2² STm1 STm0 0 0 0 0 0 0 0 0 0/1 0/1 0/1 0/1 0 0

1:SEmnビットを0にクリアし,通信動作を停止

% STmnビットはトリガ・ビットなので、SEmn = OになるとすぐSTmnビットはクリアされます。

(b) シリアル・チャネル許可ステータス・レジスタm (SEm)

・・・各チャネルのシリアル送受信動作許可/停止状態が表示されるレジスタ 15 14 13 12 11 10 9 8 6 5 1 0 SEm SEm3^注 SEm2^注 SEm1 SEm0 0 0 0 0 0 0 0 0 0 0 0 0/1 0/1 0/1 0/1 0

0:動作停止状態 ※SEmレジスタはRead Onlyのステータス・レジスタであり、STmレジスタにて動作停止にします。 動作を停止したチャネルは、SOmレジスタのCKOmnビットの値をソフトウエアで設定できます。

(c) シリアル出力許可レジスタm (SOEm)

・・・各チャネルのシリアル通信動作の出力許可/停止を設定するレジスタ 15 14 13 12 11 10 9 8 7 6 5 2 0 SOEm2 SOEm0 0 0/1 0 0 0 0 0 0/1 0

0:シリアル通信動作による出力停止—

※ シリアル出力を停止したチャネルは、SOmレジスタのSOmnビットの値をソフトウエアで設定できます。

(d) シリアル出力レジスタm (SOm)

・・・各チャネルのシリアル出力のバッファ・レジスタ 15 14 12 11 10 9 5 0 SOm CKOm0³ SOm2² SOm0 0 0/1 0/1 1 0/1 1:シリアル・クロック出力値が"1" --1:シリアル・データ出力値が"1"-

※ 各チャネルに対応した端子をポート機能として使用する場合は、該当するCKOmn, SOmnビットに"1"を設定してください。

注 シリアル・アレイ・ユニット0のみ。

備考1. m:ユニット番号 (m=0,1) n:チャネル番号 (n=0-3)

2. □:設定不可(初期値を設定) 0/1:ユーザの用途に応じて0または1に設定

18.5 簡易SPI (CSI00) 通信の動作

シリアル・クロック(SCK)とシリアル・データ(SI, SO)の3本のラインによる、クロック同期式通信機能です。

[データ送受信]

- ・7,8ビットのデータ長
- 送受信データの位相制御
- ・MSB/LSBファーストの選択

[クロック制御]

- ・マスタ/スレーブの選択
- ・入出カクロックの位相制御
- ・プリスケーラとチャネル内カウンタによる転送周期の設定
- ・最大転送レート^注 マスタ通信時: Max. fмcк/2

スレーブ通信時: Max. fмcк/6

[割り込み機能]

・転送完了割り込み/バッファ空き割り込み

[エラー検出フラグ]

・オーバラン・エラー

また、CSI00は、SNOOZEモードに対応しています。SNOOZEモードとは、STOPモード状態でSCK入力を 検出すると、CPU動作を必要とせずにデータ受信を行う機能です。CSI00は、非同期受信動作に対応していま す。

注 SCKサイクル・タイム (txcy) の特性を満たす範囲内で使用してください。詳細は、第37章 電気 的特性を参照してください。

簡易SPI(CSI00)に対応しているチャネルは、SAU0のチャネル0です。

ユニット	チャネル	簡易SPI (CSI)として使用	UARTとして使用	簡易I ² Cとして使用
0	0	CSI00	UART0(LIN-bus対応)	IIC00
	1	-		_
	2	-	UART1	IIC10
	3	_		_
1	0	-	UART2	_
	1	_		_

簡易SPI (CSI00) の通信動作は、以下の7種類があります。

・マスタ送信 (18.5.1項を参照)

・マスタ受信 (18.5.2項を参照)

・マスタ送受信 (18.5.3項を参照)

・スレーブ送信 (18.5.4項を参照)

・スレーブ受信 (18.5.5項を参照)

・スレーブ送受信 (18.5.6項を参照)

・SNOOZEモード機能 (18.5.7項を参照)

18.5.1 マスタ送信

マスタ送信とは、このRL78マイクロコントローラが転送クロックを出力し、RL78マイクロコントローラから他デバイスへデータを送信する動作です。


簡易SPI	CS100				
対象チャネル	SAU0のチャネル0				
使用端子	SCK00, SO00				
割り込み	INTCSI00				
	転送完了割り込み (シングル転送モード時) か, バッファ空き割り込み (連続転送モード時) かを				
	選択可能				
エラー検出フラグ	なし				
転送データ長	7ビットまたは8ビット				
転送レート ^注	Max. fcLk/2 [Hz]				
	Min. fcьк/ (2×2 ¹⁵ ×128)[Hz] fськ:システム・クロック周波数				
データ位相	SCRmnレジスタのDAPmnビットにより選択可能				
	・DAPmn = 0の場合:シリアル・クロックの動作開始からデータ出力を開始				
	・DAPmn = 1の場合:シリアル・クロック動作開始の半クロック前からデータ出力を開始				
クロック位相	SCRmnレジスタのCKPmnビットにより選択可能				
	・CKPmn = 0の場合:非反転(SCKの立ち下がりでデータ出力,立ち上がりでデータ入力)				
	・CKPmn = 1の場合:反転(SCKの立ち上がりでデータ出力,立ち下がりでデータ入力)				
データ方向	MSBファーストまたはLSBファースト				

注 この条件を満たし、かつ電気的特性の周辺機能特性(第37章 電気的特性参照)を満たす範囲内で使用 してください。

備考 m:ユニット番号 (m=0) n:チャネル番号 (n=0) mn=00

(1) レジスタ設定

図18-25 簡易SPI (CSI00) のマスタ送信時のレジスタ設定内容例



備考1. m:ユニット番号(m = 0) n:チャネル番号(n = 0) p:CSI番号(p = 00) mn = 00

2. 🔲: 簡易SPI (CSI)マスタ送信モードでは設定固定 🔲: 設定不可(初期値を設定)

×:このモードでは使用できないビット(他のモードでも使用しない場合は初期値を設定)

0/1: ユーザの用途に応じて0または1に設定

(2) 操作手順

図18-26 マスタ送信の初期設定手順




図18-27 マスタ送信の中断手順






図18-28 マスタ送信の再開設定手順



備考 中断設定でPER0を書き換えてクロック供給を停止した場合は、通信対象(スレーブ)の停止か通信動作 完了を待って、再開設定ではなく初期設定をしてください。


(3) 処理フロー(シングル送信モード時)

図18-29 マスタ送信(シングル送信モード時)のタイミング・チャート(タイプ1: DAPmn =0, CKPmn = 0)




備考 m:ユニット番号 (m=0) n:チャネル番号 (n=0) p:CSI番号 (p=00) mn=00

図18-30 マスタ送信(シングル送信モード時)のフロー・チャート



(4) 処理フロー(連続送信モード時)

図18-31 マスタ送信(連続送信モード時)のタイミング・チャート(タイプ1: DAPmn =0, CKPmn = 0)




注 シリアル・ステータス・レジスタmn (SSRmn) のBFFmnビットが"1"の期間(有効なデータがシリアル・データ・レジスタmn (SDRmn) に格納されているとき)にSDRmnレジスタに送信データを書き込むと、送信データが上書きされます。

注意 シリアル・モード・レジスタmn (SMRmn) のMDmn0ビットは、動作中でも書き換えることができます。 ただし、最後の送信データの転送完了割り込みに間に合わせるために、最終ビットの転送開始前までに 書き換えてください。

備考 m: ユニット番号 (m = 0) n: チャネル番号 (n = 0) p: CSI番号 (p = 00) mn = 00

図18-32 マスタ送信(連続送信モード時)のフロー・チャート



備考 図中の①~⑥は、図18-31 マスタ送信(連続送信モード時)のタイミング・チャートの①~⑥に対応しています。

18.5.2 マスタ受信

マスタ受信とは、このRL78マイクロコントローラが転送クロックを出力し、RL78マイクロコントローラが他デバイスからデータを受信する動作です。


簡易SPI	CS100
対象チャネル	SAU0のチャネル0
使用端子	SCK00, SI00
割り込み	INTCSI00
	転送完了割り込み(シングル転送モード時)か, バッファ空き割り込み(連続転送モード時)かを
	選択可能
エラー検出フラグ	オーバラン・エラー検出フラグ(OVFmn)のみ
転送データ長	7ビットまたは8ビット
転送レート ^注	Max. fcLk/2 [Hz]
	Min. fcьк/ (2×2 ¹⁵ ×128)[Hz] fськ:システム・クロック周波数
データ位相	SCRmnレジスタのDAPmnビットにより選択可能
	・DAPmn = 0の場合:シリアル・クロックの動作開始からデータ入力を開始
	・DAPmn = 1の場合:シリアル・クロック動作開始の半クロック前からデータ入力を開始
クロック位相	SCRmnレジスタのCKPmnビットにより選択可能
	・CKPmn = 0の場合:非反転
	・CKPmn = 1の場合:反転
データ方向	MSBファーストまたはLSBファースト

注 この条件を満たし、かつ電気的特性の周辺機能特性(第37章 電気的特性参照)を満たす範囲内で使用 してください。

備考 m:ユニット番号 (m=0) n:チャネル番号 (n=0) mn=00

(1) レジスタ設定

図18-33 簡易SPI (CSI00) のマスタ受信時のレジスタ設定内容例



備考1. m:ユニット番号(m = 0) n:チャネル番号(n = 0) p:CSI番号(p = 00) mn = 00

2. 🔲: 簡易SPI (CSI)マスタ受信モードでは設定固定 🔲: 設定不可(初期値を設定)

×:このモードでは使用できないビット(他のモードでも使用しない場合は初期値を設定)

0/1: ユーザの用途に応じて0または1に設定

(2) 操作手順

図18-34 マスタ受信の初期設定手順





図18-35 マスタ受信の中断手順



再開設定開始 通信対象(スレーブ)の停止か通信動作完了 No スレーブ準備完了? (必須) 🦳 まで待機 Yes ポート・レジスタとポート・モード・レジス タの設定で対象チャネルのクロック出力を無 ポート操作 (必須) 効にする 動作クロックの設定を変更する場合に再設定 SPSmレジスタの設定変更 (選択) 転送ボー・レート設定(動作クロック(fmck) の分周による転送クロック設定) を変更する SDRmnレジスタの設定変更 (選択) 場合に再設定 シリアル・モード・レジスタmn (SMRmn) SMRmnレジスタの設定変更 (選択) の設定を変更する場合に再設定 シリアル通信動作設定レジスタmn (SCRmn) SCRmnレジスタの設定変更 (選択) の設定を変更する場合に再設定 シリアル・クロック(CKOmn)の初期出力レ SOmレジスタの設定変更 (選択) ベルを設定 OVFフラグが残っている場合には、シリア ル・フラグ・クリア・トリガ・レジスタmn (選択) エラー・フラグのクリア (SIRmn) でクリア ポート・レジスタとポート・モード・レジス ポート操作 タの設定で対象チャネルのクロック出力を有 (必須) 効にする 対象チャネルのSSmnビットに"1"を設定 SSmレジスタへの書き込み (必須) (SEmn = 1:動作許可状態にする)

図18-36 マスタ受信の再開設定手順

備考 中断設定でPER0を書き換えてクロック供給を停止した場合は、通信対象(スレーブ)の停止か通信動作 完了を待って、再開設定ではなく初期設定をしてください。

再開設定完了


設定完了。

SIOpレジスタ(SDRmnレジスタのビット7-0)

にダミー・データを設定すると、通信開始


(3) 処理フロー(シングル受信モード時)

図18-37 マスタ受信(シングル受信モード時)のタイミング・チャート(タイプ1: DAPmn =0, CKPmn = 0)




備考 m:ユニット番号 (m=0) n:チャネル番号 (n=0) p:CSI番号 (p=00) mn=00

図18-38 マスタ受信(シングル受信モード時)のフロー・チャート



(4) 処理フロー (連続受信モード時)

図18-39 マスタ受信(連続受信モード時)のタイミング・チャート(タイプ1: DAPmn =0, CKPmn = 0)



注意 MDmn0ビットは、動作中でも書き換えることができます。

ただし、最後の受信データの転送完了割り込みに間に合わせるために、最終ビットの受信開始前までに 書き換えてください。

- 備考1. 図中の①~⑧は、図18-40 マスタ受信(連続受信モード時)のフロー・チャートの①~⑧に対応しています。
 - 2. m:ユニット番号 (m=0) n:チャネル番号 (n=0) p:CSI番号 (p=00) mn=00

簡易SPI (CSI)通信開始 初期設定については、図18-34を参照 SAU初期設定 (バッファ空き割り込みを選択) 1 受信するデータについて、格納領域や通信データ数を設定 受信データ設定 (格納領域, 受信データ・ポインタ, 通信データ数はソフト ウエアにより内蔵RAM上に任意に設定したものです) 割り込み要求フラグ(XXIF)をクリアし、割り込みマスク 割り込み許可 (XXMK) を解除して、割り込み許可(EI) にする SIOp への書き込みにより SIOp (=SDRmn[7:0]) (SCKp 信号出力(通信開始) ダミー・データを書き込み 受信完了待ち 割り込み発生すると割り込み処理 36 ルーチンに移行 バッファ空き/転送完了割り込み Nο BFFmn = 1? Yes 受信データがあれば、それを読み出して格納領 割り込み処理ルーチン 4 SIOp (=SDRmn[7:0]) から 域に書き込み、受信データ・ポインタを更新(通 信データ数も-1) 受信データの読み出し (7) 通信データ数を-1 ≥ 2 通信データ数? 2 = 1 (5) SIOp (=SDRmn[7:0]) に MDmn0ビットに0を書き込み ダミー・データを書き込み RETI No 通信データ数が0になったら 通信データ数 = 0? Yes 受信完了 MDmn0ビットに1を書き込み メイン・ルーチン Yes 受信継続? No 割り込み禁止(マスク) STmnビットに1を書き込み 通信終了

図18-40 マスタ受信(連続受信モード時)のフロー・チャート

備考 図中の①~⑧は、図18-39 マスタ受信(連続受信モード時)のタイミング・チャートの①~⑧に対応 しています。

18.5.3 マスタ送受信

マスタ送受信とは、このRL78マイクロコントローラが転送クロックを出力し、RL78マイクロコントローラと他デバイスでデータを送受信する動作です。


簡易SPI	CS100
対象チャネル	SAU0のチャネル0
使用端子	SCK00, SI00, SO00
割り込み	INTCSI00
	転送完了割り込み (シングル転送モード時) か、バッファ空き割り込み (連続転送モード時) かを選択可能
エラー検出フラグ	オーバラン・エラー検出フラグ(OVFmn)のみ
転送データ長	7ビットまたは8ビット
転送レート ^注	Max. fcLk/2 [Hz]
	Min. fclк/ (2×2 ¹⁵ ×128)[Hz] fclк:システム・クロック周波数
データ位相	SCRmnレジスタのDAPmnビットにより選択可能
	・DAPmn = 0の場合:シリアル・クロックの動作開始からデータ入出力を開始
	・DAPmn = 1の場合:シリアル・クロック動作開始の半クロック前からデータ入出力を開始
クロック位相	SCRmnレジスタのCKPmnビットにより選択可能
	・CKPmn = 0の場合:非反転
	・CKPmn = 1の場合:反転
データ方向	MSBファーストまたはLSBファースト

注 この条件を満たし、かつ電気的特性の周辺機能特性(第37章 電気的特性参照)を満たす範囲内で使用 してください。

備考 m:ユニット番号 (m=0) n:チャネル番号 (n=0) mn=00

(1) レジスタ設定

図18-41 簡易SPI (CSI00) のマスタ送受信時のレジスタ設定内容例



備考1. m:ユニット番号(m=0) n:チャネル番号(n=0) p:CSI番号(p=00) mn=00

2. 🔲: 簡易SPI (CSI)マスタ送受信モードでは設定固定 🔲: 設定不可(初期値を設定)

×:このモードでは使用できないビット(他のモードでも使用しない場合は初期値を設定)

0/1:ユーザの用途に応じて0または1に設定

(2) 操作手順

図18-42 マスタ送受信の初期設定手順




図18-43 マスタ送受信の中断手順






図18-44 マスタ送受信の再開設定手順




(3) 処理フロー (シングル送受信モード時)

図18-45 マスタ送受信(シングル送受信モード時)のタイミング・チャート(タイプ1: DAPmn =0, CKPmn = 0)




備考 m:ユニット番号 (m=0) n:チャネル番号 (n=0) p:CSI番号 (p=00) mn=00

図18-46 マスタ送受信(シングル送受信モード時)のフロー・チャート



(4) 処理フロー(連続送受信モード時)

図18-47 マスタ送受信(連続送受信モード時)のタイミング・チャート(タイプ1: DAPmn =0, CKPmn = 0)



- 注 1. シリアル・ステータス・レジスタmn (SSRmn) のBFFmnビットが"1"の期間(有効なデータがシリアル・データ・レジスタmn (SDRmn) に格納されている時)にSDRmnレジスタに送信データを書き込むと、送信データが上書きされます。
 - 2. この期間にSDRmnレジスタをリードすると、送信データを読み出すことができます。その際、転送動作には影響はありません。
- 注意 シリアル・モード・レジスタmn (SMRmn) のMDmn0ビットは、動作中でも書き換えることができます。 ただし、最後の送信データの転送完了割り込みに間に合わせるために、最終ビットの転送開始前までに 書き換えてください。
- 備考1. 図中の①~⑧は、図18-48 マスタ送受信(連続送受信モード時)のフロー・チャートの①~⑧に対応 しています。
 - 2. m:ユニット番号 (m=0) n:チャネル番号 (n=0) p:CSI番号 (p=00) mn=00




図18-48 マスタ送受信(連続送受信モード時)のフロー・チャート

備考 図中の①~⑧は、図18-47 マスタ送受信(連続送受信モード時)のタイミング・チャートの①~⑧に対応しています。

18.5.4 スレーブ送信

スレーブ送信とは、他デバイスから転送クロックを入力される状態で、RL78マイクロコントローラから他デバイスへデータを送信する動作です。

簡易SPI	CS100
対象チャネル	SAU0のチャネル0
使用端子	SCK00, SO00
割り込み	INTCSI00
	転送完了割り込み(シングル転送モード時)か,バッファ空き割り込み(連続転送モード時)かを
	選択可能
エラー検出フラグ	オーバラン・エラー検出フラグ(OVFmn)のみ
転送データ長	7ビットまたは8ビット
転送レート	Мах. fмск/6[Hz] ^{注1, 2}
データ位相	SCRmnレジスタのDAPmnビットにより選択可能
	・DAPmn = 0の場合:シリアル・クロックの動作開始からデータ出力を開始
	・DAPmn = 1の場合:シリアル・クロック動作開始の半クロック前からデータ出力を開始
クロック位相	SCRmnレジスタのCKPmnビットにより選択可能
	・CKPmn = 0の場合:非反転
	・CKPmn = 1の場合:反転
データ方向	MSBファーストまたはLSBファースト


- 注1. SCK00端子に入力された外部シリアル・クロックは、内部でサンプリングして使用されるため、最大転送レートはfmck/6 [Hz]となります。
 - 2. この条件を満たし、かつ電気的特性の周辺機能特性(第37章 電気的特性参照)を満たす範囲内で使用してください。

備考1. fмcк:対象チャネルの動作クロック周波数

2. m:ユニット番号 (m=0) n:チャネル番号 (n=0) mn=00

(1) レジスタ設定

図18-49 簡易SPI (CSI00) のスレーブ送信時のレジスタ設定内容例



注 SCR00レジスタのみ。その他は1固定になります。

備考1. m:ユニット番号 (m=0) n:チャネル番号 (n=0) p:CSI番号 (p=00) mn=00

2. □: 簡易SPI (CSI)スレーブ送信モードでは設定固定 □: 設定不可(初期値を設定)

×:このモードでは使用できないビット(他のモードでも使用しない場合は初期値を設定)

0/1: ユーザの用途に応じて0または1に設定

(2) 操作手順

図18-50 スレーブ送信の初期設定手順




図18-51 スレーブ送信の中断手順






図18-52 スレーブ送信の再開設定手順



備考 中断設定でPEROを書き換えてクロック供給を停止した場合には、通信対象(マスタ)の停止か通信動作完了を待って、再開設定ではなく初期設定をしてください。


(3) 処理フロー(シングル送信モード時)

図18-53 スレーブ送信(シングル送信モード時)のタイミング・チャート(タイプ1: DAPmn =0, CKPmn = 0)




備考 m:ユニット番号 (m=0) n:チャネル番号 (n=0) p:CSI番号 (p=00) mn=00

図18-54 スレーブ送信(シングル送信モード時)のフロー・チャート



(4) 処理フロー(連続送信モード時)

図18-55 スレーブ送信(連続送信モード時)のタイミング・チャート(タイプ1: DAPmn =0, CKPmn = 0)




注 シリアル・ステータス・レジスタmn (SSRmn) のBFFmnビットが "1" の期間 (有効なデータがシリアル・データ・レジスタmn (SDRmn) に格納されているとき) にSDRmnレジスタに送信データを書き込むと、送信データが上書きされます。

注意 シリアル・モード・レジスタmn (SMRmn) のMDmn0ビットは、動作中でも書き換えることができます。 ただし、最終ビットの転送開始前までに書き換えてください。

備考 m:ユニット番号(m=0) n:チャネル番号(n=0) p:CSI番号(p=00) mn=00

図18-56 スレーブ送信(連続送信モード時)のフロー・チャート



備考 図中の①~⑥は、図18-55 スレーブ送信(連続送信モード時)のタイミング・チャートの①~⑥に対応しています。

18.5.5 スレーブ受信

スレーブ受信とは、他デバイスから転送クロックを入力される状態で、RL78マイクロコントローラが他デバイスからデータを受信する動作です。

簡易SPI	CS100						
対象チャネル	SAU0のチャネル0						
使用端子	SCK00, SI00						
割り込み	INTCSI00						
	転送完了割り込みのみ(バッファ空き割り込みは設定禁止)						
エラー検出フラグ	オーバラン・エラー検出フラグ(OVFmn)のみ						
転送データ長	7ビットまたは8ビット						
転送レート	Max. fмcк/6 [Hz] ^{注1, 2}						
データ位相	SCRmnレジスタのDAPmnビットにより選択可能						
	・DAPmn = 0の場合:シリアル・クロックの動作開始からデータ入力を開始						
	・DAPmn = 1の場合:シリアル・クロック動作開始の半クロック前からデータ入力を開始						
クロック位相	SCRmnレジスタのCKPmnビットにより選択可能						
	・CKPmn = 0の場合:非反転						
	・CKPmn = 1の場合:反転						
データ方向	MSBファーストまたはLSBファースト						


- 注1. SCK00端子に入力された外部シリアル・クロックは、内部でサンプリングして使用されるため、最大転送レートはfmck/6 [Hz]となります。
 - 2. この条件を満たし、かつ電気的特性の周辺機能特性(第37章 電気的特性参照)を満たす範囲内で使用してください。

備考1. fMCK:対象チャネルの動作クロック周波数

2. m:ユニット番号 (m=0) n:チャネル番号 (n=0) mn=00

(1) レジスタ設定

図18-57 簡易SPI (CSI00) のスレーブ受信時のレジスタ設定内容例



備考1. m:ユニット番号(m=0) n:チャネル番号(n=0) p:CSI番号(p=00) mn=00

2. □: 簡易SPI (CSI)スレーブ受信モードでは設定固定 □: 設定不可(初期値を設定)

×:このモードでは使用できないビット(他のモードでも使用しない場合は初期値を設定)

0/1: ユーザの用途に応じて0または1に設定

(2) 操作手順

図18-58 スレーブ受信の初期設定手順





図18-59 スレーブ受信の中断手順




再開設定開始 通信対象 (マスタ) が停止か動作完了まで No マスタ準備完了? (必須) ← 待機 Yes ポート・レジスタとポート・モード・レジス ポート操作 (必須) タの設定で対象チャネルのクロック出力を無 効にする SPSmレジスタの設定変更 動作クロックの設定を変更する場合に再設定 (選択) シリアル・モード・レジスタmn (SMRmn) SMRmnレジスタの設定変更 (選択) の設定を変更する場合に再設定 シリアル通信動作レジスタmn (SCRmn) の SCRmnレジスタの設定変更 (選択) 設定を変更する場合に再設定 OVFフラグが残っている場合には、シリア ル・フラグ・クリア・トリガ・レジスタmn エラー・フラグのクリア (選択) (SIRmn) でクリア ポート・レジスタとポート・モード・レジス ポート操作 (必須) タの設定で対象チャネルのクロック出力を有 効にする 対象チャネルのSSmnビットに"1"を設定 SSmレジスタへの書き込み (必須) (SEmn = 1:動作許可状態) することで、マ スタからのクロックを待機 再開設定終了

図18-60 スレーブ受信の再開設定手順

備考 中断設定でPER0を書き換えてクロック供給を停止した場合には、通信対象(マスタ)の停止か通信動作完了を待って、再開設定ではなく初期設定をしてください。


(3) 処理フロー(シングル受信モード時)

図18-61 スレーブ受信 (シングル受信モード時) のタイミング・チャート (タイプ1: DAPmn =0, CKPmn = 0)



備考 m:ユニット番号 (m=0) n:チャネル番号 (n=0) p:CSI番号 (p=00) mn=00

図18-62 スレーブ受信(シングル受信モード時)のフロー・チャート



18.5.6 スレーブ送受信

スレーブ送受信とは、他デバイスから転送クロックを入力される状態で、RL78マイクロコントローラと他デバイスでデータを送受信する動作です。

簡易SPI	CSI00					
対象チャネル	SAU0のチャネル0					
使用端子	SCK00, SI00, SO00					
割り込み	INTCSI00					
	転送完了割り込み(シングル転送モード時)か,バッファ空き割り込み(連続転送モード時)かを					
	選択可能					
エラー検出フラグ	オーバラン・エラー検出フラグ(OVFmn)のみ					
転送データ長	7ビットまたは8ビット					
転送レート	Max. fмск/6 [Hz] ^{注1, 2}					
データ位相	SCRmnレジスタのDAPmnビットにより選択可能					
	・DAPmn = 0の場合:シリアル・クロックの動作開始からデータ入出力を開始					
	・DAPmn = 1の場合:シリアル・クロック動作開始の半クロック前からデータ入出力を開始					
クロック位相	SCRmnレジスタのCKPmnビットにより選択可能					
	・CKPmn = 0の場合:非反転					
	・CKPmn = 1の場合:反転					
データ方向	MSBファーストまたはLSBファースト					


- 注1. SCK00端子に入力された外部シリアル・クロックは、内部でサンプリングして使用されるため、最大転送レートはfmck/6 [Hz]となります。
 - 2. この条件を満たし、かつ電気的特性の周辺機能特性(第37章 電気的特性参照)を満たす範囲内で使用してください。

備考1. fmck:対象チャネルの動作クロック周波数

2. m:ユニット番号(m=0) n:チャネル番号(n=0) mn=00

(1) レジスタ設定

図18-63 簡易SPI (CSI00) のスレーブ送受信時のレジスタ設定内容例



注意 マスタからのクロックが開始される前に、必ず送信データをSIOpレジスタへ設定してください。

備考1. m:ユニット番号 (m=0) n:チャネル番号 (n=0) p:CSI番号 (p=00) mn=00


2. □: 簡易SPI (CSI)スレーブ送受信モードでは設定固定 □: 設定不可(初期値を設定)

×:このモードでは使用できないビット(他のモードでも使用しない場合は初期値を設定)

0/1: ユーザの用途に応じて0または1に設定


(2) 操作手順

図18-64 スレーブ送受信の初期設定手順



注意 マスタからのクロックが開始される前に、必ず送信データをSIOpレジスタへ設定してください。

図18-65 スレーブ送受信の中断手順




再開設定開始 Nο 通信対象 (マスタ)が停止か動作完了まで待機 (必須) < マスタ準備完了? Yes ポート・レジスタとポート・モード・レジスタ の設定で対象チャネルのデータ出力を無効に ポート操作 (必須) する SPSmレジスタの設定変更 動作クロックの設定を変更する場合に再設定 (選択) シリアル・モード・レジスタmn (SMRmn) の SMRmnレジスタの設定変更 (選択) 設定を変更する際に再設定 シリアル通信動作レジスタmn (SCRmn) の設 SCRmnレジスタの設定変更 (選択) 定を変更する場合に再設定 OVFフラグが残っている場合には、シリア エラー・フラグのクリア (選択) ル・フラグ・クリア・トリガ・レジスタmn (SIRmn) でクリア SOEmnビットに"0"を設定し、対象チャネ SOEmレジスタの設定変更 (選択) ルの出力を停止 シリアル・データ (SOmn) の初期出力レベル SOmレジスタの設定変更 (選択) を設定 SOEmnビットに"1"を設定し、対象チャネ (選択) SOEmレジスタの設定変更 ルの出力を許可 ポート・レジスタとポート・モード・レジスタ ポート操作 の設定で対象チャネルのデータ出力を有効に (必須) する 対象チャネルのSSmnビットに"1"を設定 SSmレジスタへの書き込み (必須) (SEmn = 1:動作許可状態にする) SIOpレジスタ(SDRmnレジスタのビット7-0) 通信起動 に送信データを設定することで、マスタからの (必須) クロックを待機 再開設定完了

図18-66 スレーブ送受信の再開設定手順

- 注意 1. マスタからのクロックが開始される前に、必ず送信データをSIOpレジスタへ設定してください。
 - 2. 中断設定でPEROを書き換えてクロック供給を停止した場合には、通信対象(マスタ)の停止か通信 動作完了を待って、再開設定ではなく初期設定をしてください。


(3) 処理フロー (シングル送受信モード時)

図18-67 スレーブ送受信(シングル送受信モード時)のタイミング・チャート(タイプ1: DAPmn = 0, CKPmn = 0)



備考 m: ユニット番号 (m=0) n: チャネル番号 (n=0) p: CSI番号 (p=00) mn=00


図18-68 スレーブ送受信(シングル送受信モード時)のフロー・チャート



注意 マスタからのクロックが開始される前に、必ず送信データをSIOpレジスタへ設定してください。

(4) 処理フロー (連続送受信モード時)

図18-69 スレーブ送受信(連続送受信モード時)のタイミング・チャート(タイプ1: DAPmn =0, CKPmn = 0)



- 注1. シリアル・ステータス・レジスタmn(SSRmn)のBFFmnビットが"1"の期間(有効なデータがシリアル・データ・レジスタmn(SDRmn)に格納されている時)にSDRmnレジスタに送信データを書き込むと、送信データが上書きされます。
 - 2. この期間にSDRmnレジスタをリードすると、送信データを読み出すことができます。その際、転送動作には影響はありません。
- 注意 シリアル・モード・レジスタmn (SMRmn) のMDmn0ビットは、動作中でも書き換えることができます。 ただし、最後の送信データの転送完了割り込みに間に合わせるために、最終ビットの転送開始前までに 書き換えてください。
- 備考1. 図中の①~⑧は、図18-70 スレーブ送受信(連続送受信モード時)のフロー・チャートの①~⑧に対応しています。
 - 2. m:ユニット番号 (m=0) n:チャネル番号 (n=0) p:CSI番号 (p=00) mn=00




図18-70 スレーブ送受信(連続送受信モード時)のフロー・チャート

注意 マスタからのクロックが開始される前に、必ず送信データをSIOpレジスタへ設定してください。

備考 図中の①~⑧は、図18-69 スレーブ送受信(連続送受信モード時)のタイミング・チャートの①~⑧ に対応しています。


18. 5. 7 SNOOZEモード機能

STOPモード時にSCKp端子入力の検出により簡易SPI (CSI)の受信動作をさせるモードです。通常STOPモード時に簡易SPI (CSI)は通信動作を停止しますが、このモードを使うことで、SCKp端子入力の検出によってCPUを動作させずに簡易SPI (CSI)の受信動作を行うことができます。

簡易SPI (CSI)をSNOOZEモードで使用する場合は、STOPモードに移行する前に次の設定を行います。(図 18-72, 図18-74 SNOOZEモード動作時のフローチャートを参照)

- ・STOPモードに移行する直前にシリアル・スタンバイ・コントロール・レジスタm (SSCm) のSWCmビットをセット (1) してください。初期設定完了後、シリアル・チャネル開始レジスタm (SSm) のSSm0ビットをセット (1) します。
- ・STOPモードに移行後、SCKp端子の有効エッジを検出すると SNOOZEモードへ移行します。 SCKp端子のシリアル・クロック入力により、CSIpは受信動作を開始します。
 - 注意1. SNOOZEモードは、fclkに高速オンチップ・オシレータ・クロックを選択している場合のみ設定可能です。
 - 2. SNOOZEモードで使用するときの最大転送レートは1 Mbpsです。
- (1) SNOOZEモード動作(1回起動)

図18-71 SNOOZEモード動作(1回起動)時のタイミング・チャート(タイプ1: DAPm0 = 0, CKPm0 = 0)



注 受信データの読み出しは、SWCm = 1の状態、次のSCKp端子の有効エッジ検出前に行ってください。

- 注意1. SNOOZEモード移行前とSNOOZEモードで受信動作を完了したあとは、STm0ビットを1に設定してください(SEm0ビットがクリアされ動作停止)。
 - また、受信動作を完了したあとは、SWCmビットもクリアしてください(SNOOZE解除)。
 - 2. SWCm = 1のときは、BFFm1, OVFm1フラグは動作しません。
- 備考1. 図中の①~⑪は、図18-72 SNOOZEモード動作(1回起動)時のフロー・チャートの①~⑪に対応しています。
 - 2. m = 0; p = 00







図18-72 SNOOZEモード動作(1回起動)時のフロー・チャート

備考1. 図中の①~⑪は、図18−71 SNOOZEモード動作(1回起動)時のタイミング・チャートの①~⑪に対応しています。

2. m = 0; p = 00

(2) SNOOZEモード動作(連続起動)

図18-73 SNOOZEモード動作(連続起動)時のタイミング・チャート(タイプ1: DAPm0 = 0, CKPm0 = 0)



注 受信データの読み出しは、SWCm = 1の状態、次のSCKp端子の有効エッジ検出前に行ってください。

注意1. SNOOZEモード移行前とSNOOZEモードで受信動作を完了したあとは、STm0ビットを1に設定してください(SEm0ビットがクリアされ動作停止)。

また、受信動作を完了したあとは、SWCmビットもクリアしてください(SNOOZE解除)。

- 2. SWCm = 1のときは、BFFm1、OVFm1フラグは動作しません。
- 備考1. 図中の①~⑩は、図18-74 SNOOZEモード動作(連続起動)時のフロー・チャートの①~⑩に対応しています。
 - 2. m = 0; p = 00

SNOOZE 動作 No 全チャネルのTSFm0=0? 通常動作 Yes STm0ビットに1を書き込み 動作停止状態になると、SEm0 = 0となる 1 SMRm0, SCRm0 : 通信設定 SAU初期設定 SDRm0[15:9] : 0000000Bに設定 SSCmレジスタ設定 2 SNOOZEモード設定 (SWCm = 1, SSECm = 0)通信待機状態 (SEm0 = 1) となる SSm0ビットに1を書き込み 3 割り込み要求フラグ(XXIF)をクリアし、割り込みマスク(XXMK) 割り込み処理許可 を解除して、割り込み処理許可にする 4 SAU に供給されるCPU/周辺ハードウェア・クロックfclkは停止 STOPモードに移行 STOP サード (5) SCKp 端子の有効エッジ検出 SNOOZE サード (SNOOZE モードに移行) SCKp 端子のシリアル・クロック入力 **6** (CSIp 受信動作) 7 転送割り込み(INTCSIp)発生 (CSIp が受信完了) 8 SIOp (= SDRm0[7:0]) SNOOZEモードから通常動作状態へ レジスタを読み出し STm0ビットに1を書き込み 9 (10) SWCmビットに0を書き込み SNOOZEモード設定解除

図18-74 SNOOZEモード動作(連続起動)時のフロー・チャート

備考1. 図中の①~⑩は、図18-73 SNOOZEモード動作(連続起動)時のタイミング・チャートの①~⑩に対応しています。

2. m = 0; p = 00

18.5.8 転送クロック周波数の算出

簡易SPI (CSI00) 通信での転送クロック周波数は下記の計算式にて算出できます。

(1) マスタの場合

(転送クロック周波数) = {対象チャネルの動作クロック (fmck) 周波数} ÷ (SDRmn[15:9]+1) ÷ 2 [Hz]

(2) スレーブの場合

注 ただし、許容最大転送クロック周波数はfmcx/6となります。

備考 SDRmn[15:9]は、シリアル・データ・レジスタmn (SDRmn) のビット15-9の値 (0000000B-1111111B) なので、0-127になります。

動作クロック (f_{MCK}) は、シリアル・クロック選択レジスタm (SPSm) とシリアル・モード・レジスタmn (SMRmn) のビット15 (CKSmn) で決まります。

表18-2 簡易SPI動作クロックの選択

SMRmn	SPSmレジスタ							動作クロック(f _{MCK)} 注		
レジスタ							i			
CKSmn	PRS	PRS	PRS	PRS	PRS	PRS	PRS	PRS		fclk = 24 MHz
	m13	m12	m11	m10	m03	m02	m01	m00		動作時
0	Х	Х	Х	Χ	0	0	0	0	fclk	24 MHz
	Х	Х	Χ	Χ	0	0	0	1	fclk/2	12 MHz
	Х	Х	Χ	Χ	0	0	1	0	fськ/2 ²	6 MHz
	Х	Χ	Χ	Χ	0	0	1	1	fclk/2 ³	3 MHz
	Χ	Χ	Χ	Χ	0	1	0	0	fclk/2 ⁴	1.5 MHz
	Х	Х	Χ	Χ	0	1	0	1	fclk/2 ⁵	750 kHz
 -	Х	Х	Х	Χ	0	1	1	0	fclĸ/2 ⁶	375 kHz
	X	X	Х	Х	0	1	1	1	fclк/2 ⁷	187.5 kHz
	Х	Х	Х	Х	1	0	0	0	fclĸ/2 ⁸	93.8 kHz
	Х	Х	Х	Χ	1	0	0	1	fclк/2 ⁹	46.9 kHz
	Х	Х	Х	Х	1	0	1	0	fcLK/2 ¹⁰	23.4 kHz
	Х	Х	Х	Х	1	0	1	1	fclk/2 ¹¹	11.7 kHz
	Х	Х	Х	Х	1	1	0	0	fcьк/2 ¹²	5.86 kHz
	Х	Х	Х	Х	1	1	0	1	fcьк/2 ¹³	2.93 kHz
	Х	Х	Х	Х	1	1	1	0	fcьк/2 ¹⁴	1.46 kHz
	Х	Х	Х	Х	1	1	1	1	fclk/2 ¹⁵	732 Hz
1	0	0	0	0	Х	Х	Х	Х	fclk	24 MHz
	0	0	0	1	Х	Х	Х	Х	fclk/2	12 MHz
	0	0	1	0	Х	Х	Х	Х	fcьк/2 ²	6 MHz
	0	0	1	1	Х	Х	Х	Х	fcьк/2 ³	3 MHz
	0	1	0	0	Х	Х	Х	Х	fclk/2 ⁴	1.5 MHz
	0	1	0	1	Х	Х	Х	Х	fcьк/2 ⁵	750 kHz
	0	1	1	0	Х	Х	Х	Х	fcьк/2 ⁶	375 kHz
	0	1	1	1	Х	Х	Х	Х	fclk/2 ⁷	187.5 kHz
	1	0	0	0	Х	Х	Х	Х	fclk/28	93.8 kHz
	1	0	0	1	Х	Х	Х	Х	fclk/29	46.9 kHz
	1	0	1	0	Х	Х	Х	Х	fclk/2 ¹⁰	23.4 kHz
	1	0	1	1	Х	Х	Х	Х	fclk/2 ¹¹	11.7 kHz
	1	1	0	0	Х	Х	Х	Х	fcLk/2 ¹²	5.86 kHz
	1	1	0	1	Х	Х	Х	Х	fcLk/2 ¹³	2.93 kHz
	1	1	1	0	Х	Х	Х	Х	fclk/2 ¹⁴	1.46 kHz
	1	1	1	1	Х	Х	Х	Х	fclk/2 ¹⁵	732 Hz
	上記以外									

注 fclkに選択しているクロックを変更(システム・クロック制御レジスタ(CKC)の値を変更)する場合は、 シリアル・アレイ・ユニット(SAU)の動作を停止(シリアル・チャネル停止レジスタm(STm) = 000FH) させてから変更してください。

備考1. X: Don't care

2. m:ユニット番号 (m=0) n:チャネル番号 (n=0) mn=00

18.5.9 簡易SPI (CSI00) 通信時におけるエラー発生時の処理手順

簡易SPI(CSI00)通信時にエラーが発生した場合の処理手順を図18-75に示します。

図18-75 オーバラン・エラー発生時の処理手順

ソフトウエア操作	ハードウエアの状態	備考
シリアル・データ・レジスタmn (SDRmn) をリードする	SSRmn レジスタのBFFmn ビットが ● "0"となり、チャネルnは受信可能状態	エラー処理中に次の受信を完了した 場合にオーバラン・エラーになるのを
	になる	防ぐために行う
シリアル・ステータス・レジスタmn		エラーの種類の判別を行い, リード値は
(SSRmn) をリードする		エラー・フラグのクリアに使用する
シリアル・フラグ・クリア・トリガ・レ -	▶ エラー・フラグがクリアされる	SSRmnレジスタのリード値を
ジスタmn(SIRmn)に"1"をライトす		そのままSIRmnレジスタに書き込む
న		ことで、読み出し時のエラーのみを
		クリアできる

備考 m: ユニット番号 (m=0) n: チャネル番号 (n=0) mn=00

18.6 UART (UARTO-UART2) 通信の動作

シリアル/データ送信(TxD)とシリアル/データ受信(RxD)の2本のラインによる、調歩同期式通信機能です。この2本の通信ラインを使用し、スタート・ビット、データ、パリティ・ビット、ストップ・ビットからなる1データ・フレームごとに通信相手と非同期で(内部ボー・レートを使用して)、データを送受信します。送信専用(偶数チャネル)と受信専用(奇数チャネル)の2チャネルを使用することで、全2重調歩同期UART通信が実現できます。また、UARTOとタイマ・アレイ・ユニット0(チャネル7)と外部割り込み(INTPO)を組み合わせてLIN-busにも対応可能です。

[データ送受信]

- ・7, 8, 9ビットのデータ長^注
- ・MSB/LSBファーストの選択
- ・送受信データのレベル設定(レベルを、反転するかどうかの選択)
- ・パリティ・ビット付加、パリティ・チェック機能
- ・ストップ・ビット付加、ストップ・ビット・チェック機能

[割り込み機能]

- ・転送完了割り込み/バッファ空き割り込み
- ・フレーミング・エラー、パリティ・エラー、オーバラン・エラーによるエラー割り込み

[エラー検出フラグ]

・フレーミング・エラー、パリティ・エラー、オーバラン・エラー

また、UART0受信は、SNOOZEモードに対応しています。SNOOZEモードとは、STOPモード状態でRxD入力を検出すると、CPU動作を必要とせずにデータ受信を行う機能です。受信時ボー・レート調整機能に対応している、UART0のみ設定可能です。

UARTO (ユニット0のチャネル0,1) は、LIN-busに対応しています。

[LIN-bus機能]

- ・ウエイクアップ信号検出
- ・ブレーク・フィールド(BF)検出
- ・シンク・フィールド測定、ボー・レート算出

外部割り込み(INTPO), タイマ・アレイ・ユニットO(チャネル7) を使用

注 9ビット・データ長は、UARTOのみ対応しています。

UART0では、SAU0のチャネル0, 1を使用します。 UART1では、SAU0のチャネル2, 3を使用します。 UART2では、SAU1のチャネル0, 1を使用します。

ユニット	チャネル	簡易SPI (CSI)として使用	UARTとして使用	簡易l ² Cとして使用
0	0	CSI00	UART0(LIN-bus対応)	IIC00
	1	_		-
	2	_	UART1	IIC10
	3	_		-
1	0	_	UART2(IrDA対応)	_
	1	_		_

各チャネルはどれか一つの機能を選択して使用します。選択された機能以外の動作はできません。例えば、ユニット0のチャネル0、1で「UARTO」を使用するときは、CSI00を使用することはできません。しかし、UARTOと同時にチャネルが異なるチャネル2、3をUART1やIIC10で使用することはできます。

注意 UARTとして使用する場合は、送信側(偶数チャネル)と受信側(奇数チャネル)のどちらもUARTにしか使用できません。

UARTの通信動作は、以下の4種類があります。

・UART送信 (18. 6. 1項を参照)
 ・UART受信 (18. 6. 2項を参照)
 ・LIN送信 (UARTOのみ) (18. 7. 1項を参照)
 ・LIN受信 (UARTOのみ) (18. 7. 2項を参照)

18. 6. 1 UART送信

UART送信は、RL78マイクロコントローラから他デバイスへ、非同期(調歩同期)でデータを送信する動作です。

UART送信では、そのUARTに使用する2チャネルのうち、偶数チャネルのほうを使用します。

UART	UART0	UART1	UART2				
対象チャネル	SAU0のチャネル0	SAU0のチャネル2	SAU1のチャネル0				
使用端子	TxD0	TxD1	TxD2				
割り込み	INTST0	INTST1	INTST2				
	転送完了割り込み (シングル転送モード時) か, バッファ空き割り込み (連続転送モード時) か を選択可能						
エラー検出フラグ	なし						
転送データ長	7ビットまたは8ビットまたは9ビット ^{注1}						
転送レート	Max. fмcк/6 [bps](SDRmn[15:9] = 2以上),Min. fc∟k/(2×2 ¹⁵ ×128)[bps] ^{注2}						
データ位相	非反転出力(デフォルト:ハイ・レベル)						
	反転出力(デフォルト:ロウ・レベル)						
パリティ・ビット	以下の選択が可能						
	・パリティ・ビットなし						
	・0パリティ・ビット付加						
	・偶数パリティ付加						
	・奇数パリティ付加						
ストップ・ビット	以下の選択が可能						
	・1ビット付加						
	・2ビット付加						
データ方向	MSBファーストまたはLSBファースト						

注1. 9ビット・データ長は、UARTOのみ対応しています。

2. この条件を満たし、かつ電気的特性の周辺機能特性(第37章 電気的特性参照)を満たす範囲内で使用してください。


備考1. fмck:対象チャネルの動作クロック周波数

fclk:システム・クロック周波数

2. m:ユニット番号 (m=0,1) n:チャネル番号 (n=0,2) mn=00,02,10

(1) レジスタ設定

図18-76 UART (UARTO-UART2) のUART送信時のレジスタ設定内容例 (1/2)



- 注 1. SCR00, SCR01, SCR10, SCR11レジスタのみ。その他は1固定になります。
 - 2. 9ビット・データ長での通信を行う場合は、SDRm0レジスタのビット0-8が送信データ設定領域になります。9ビット・データ長での通信が行えるのは、UART0のみです。

備考1. m:ユニット番号 (m = 0, 1) n:チャネル番号 (n = 0, 2) q:UART番号 (q = 0-2), mn = 00, 02, 10

2. □: UART送信モードでは設定固定 □:設定不可(初期値を設定)

×:このモードでは使用できないビット(他のモードでも使用しない場合は初期値を設定)

0/1: ユーザの用途に応じて0または1に設定

図18-76 UART (UARTO-UART2) のUART送信時のレジスタ設定内容例(2/2)

(e) シリアル出力レジスタm (SOm) ・・・対象チャネルのビットのみ設定する CKOm0^{注2} SOm SOm2 SOm0 0/1注1,2 0/1注1 х

0: シリアル・データ出力値が "0" 1: シリアル・データ出力値が "1"

(f) シリアル出力許可レジスタm (SOEm)・・・対象チャネルのビットのみ1に設定する SOEm2^{注2} SOEm SOFm0 0/1 0/1

(g) シリアル・チャネル開始レジスタm (SSm) ・・・対象チャネルのビットのみ1に設定する SSm3^{注2} SSm2^{注2} SSm SSm1 SSm0 0/1 0/1 ×

- 注1. 該当するチャネルのSOLmnビットに0を設定している場合は"1"に、SOLmnビットに1を設定している場合は"0"を送信開始前に必ず設定してください。通信動作中は通信データにより値が変わります。
 - 2. シリアル・アレイ・ユニット0のみ

備考1. m:ユニット番号(m = 0, 1) n:チャネル番号(n = 0, 2) q: UART番号(q = 0-2) mn = 00, 02, 10

2. 🏻: 設定不可(初期値を設定)

×:このモードでは使用できないビット(他のモードでも使用しない場合は初期値を設定)


0/1: ユーザの用途に応じて0または1に設定

(2) 操作手順

図18-77 UART送信の初期設定手順



図18-78 UART送信の中断手順



再開設定開始 No (必須) __ 通信対象準備完了? 通信対象の停止か通信動作完了を待機 Yes ポート・モード・レジスタの設定で対象チャ (選択) ポート操作 ネルのデータ出力を無効にする (選択) SPSmレジスタの設定変更 動作クロックの設定を変更する場合に再設定 転送ボー・レート設定(動作クロック(fmck) (選択) SDRmnレジスタの設定変更 の分周による転送クロック設定) を変更する 場合には、再設定する シリアル・モード・レジスタmn (SMRmn) SMRmnレジスタの設定変更 (選択) の設定を変更する場合に再設定 シリアル通信動作設定レジスタmn (SCRmn) (選択) SCRmnレジスタの設定変更 の設定を変更する場合に再設定 シリアル出力レベル・レジスタm (SOLm) の (選択) SOLmレジスタの設定変更 設定を変更する場合に再設定 (選択) SOEmレジスタの設定変更 SOEmnビットに"0"を設定し、出力を停止 シリアル・データ (SOmn) の初期出力レベル SOmレジスタの設定変更 (選択) を設定 SOEmnビットに"1"を設定し、出力を許可 SOEmレジスタの設定変更 (必須) ポート・レジスタとポート・モード・レジスタ の設定で対象チャネルのデータ出力を有効に (必須) ポート操作 する 対象チャネルのSSmnビットに"1"を設定し、 SSmレジスタへの書き込み (必須) SEmn = 1 (動作許可状態) にする 設定完了。 SDRmn[7:0](TXDqレジスタ):8ビット長, 再開設定完了 もしくはSDRmn[8:0]:9ビット長に、送信デー


図18-79 UART送信の再開設定手順

備考 中断設定でPEROを書き換えてクロック供給を停止した場合には、通信対象の停止か通信動作完了を待って、再開設定ではなく初期設定をしてください。

タを設定することで通信開始


(3) 処理フロー (シングル送信モード時)

図18-80 UART送信(シングル送信モード時)のタイミング・チャート




備考 m:ユニット番号 (m=0,1) n:チャネル番号 (n=0,2) q:UART番号 (q=0-2) mn = 00, 02, 10

図18-81 UART送信(シングル送信モード時)のフロー・チャート



(4) 処理フロー(連続送信モード時)

図18-82 UART送信(連続送信モード時)のタイミング・チャート



- 注 シリアル・ステータス・レジスタmn(SSRmn)のBFFmnビットが"1"の期間(有効なデータがシリアル・データ・レジスタmn(SDRmn)に格納されているとき)にSDRmnレジスタに送信データを書き込むと、送信データが上書きされます。
- 注意 シリアル・モード・レジスタmn (SMRmn) のMDmn0ビットは、動作中でも書き換えることができます。 ただし、最後の送信データの転送完了割り込みに間に合わせるために、最終ビットの転送開始前までに 書き換えてください。

備考 m:ユニット番号 (m=0,1) n:チャネル番号 (n=0,2) q:UART番号 (q=0-2) mn=00.02.10

UART通信開始 初期設定については, 図 18-77 を参照 1 SAU初期設定 (バッファ空き割り込みを選択) 送信データ・ポインタ、データ数を設定。通信完了フラグをクリア 送信データ設定 (格納領域、送信データ・ポインタ、通信データ数、通信完了フラ グはソフトウエアにより内蔵 RAM 上に任意に設定したものです) 割り込み要求フラグ (XXIF) をクリアし、割り込みマスク (XXMK) 割り込み許可 を解除して、割り込み許可(EI)にする SDRmn[7:0] (TXDqレジスタ): 8ビット長, 格納領域から送信データを読み出して TxDq (2) に書き込み。送信データ・ポインタを更新 もしくはSDRmn[8:0]:9ビット長に、 送信データを書き込み ➤ SDRmn[7:0] (TXDq レジスタ):8 ビット長, もしくは SDRmn[8:0]:9 ビット長への 書き込みにより送信開始 送信完了待ち バッファ空き/転送完了割り込みが発生すると 割り込み処理ルーチンに移行 バッファ空き/転送完了割り込み 送信データが残っていれば、格納領域から読み出し No てTxDqに書き込み、送信データ・ポインタ、送信 送信データ数>0? 割り込み処理ルーチン データ数を更新します。 送信データがなくなると、MDmnビットがセットさ れていればクリア。そうでなければ完了とします。 SDRmn[7:0](TXDq レジスタ): 8 ビット長, 2 No もしくは SDRmn[8:0]:9 ビット長に、 MDmn = 1? 送信データを書き込み Yes 4 通信完了フラグをセット MDmn0ビットに0を書き込み 通信データ数を-1 RETI No 通信完了フラグを確認することで, 送信完了? 送信完了をチェック MDmn0 ビットに1を書き込み メイン・ルーチン Yes 通信継続? No 割り込み禁止(マスク) 6 STmnビットに1を書き込み 通信終了

図18-83 UART送信(連続送信モード時)のフロー・チャート

備考 図中の①~⑥は、図18-82 UART送信(連続送信モード時)のタイミング・チャートの①~⑥に対応しています。

18. 6. 2 UART受信

UART受信は、他デバイスからRL78マイクロコントローラが非同期(調歩同期)でデータを受信する動作です。 UART受信では、そのUARTに使用する2チャネルのうち、奇数チャネルのほうを使用します。ただし、SMR レジスタは、偶数チャネルと奇数チャネルの両方のレジスタを設定する必要があります。

UART	UART0	UART1	UART2			
対象チャネル	SAU0のチャネル1	SAU0のチャネル3	SAU1のチャネル1			
使用端子	RxD0	RxD1	RxD2			
割り込み	INTSR0	INTSR1	INTSR2			
	転送完了割り込みのみ(バッフ	ァ空き割り込みは設定禁止)				
エラー割り込み	INTSRE0	INTSRE1	INTSRE2			
エラー検出フラグ	・フレーミング・エラー検出フ	ラグ(FEFmn)				
	・パリティ・エラー検出フラグ	(PEFmn)				
	・オーバラン・エラー検出フラグ(OVFmn)					
転送データ長	7ビットまたは8ビットまたは9ビット ^{注1}					
転送レート	Max. fмcк/6 [bps](SDRmn[15:9] = 2以上),Min. fctk/(2×2 ¹⁵ ×128)[bps] ^{注2}					
データ位相	非反転出力(デフォルト:ハイ・レベル)					
	反転出力(デフォルト:ロウ・レベル)					
パリティ・ビット	以下の選択が可能					
	・パリティ・ビットなし(パリティ・チェックなし)					
	・パリティ判定なし(0パリティ)					
	・偶数パリティ・チェック					
	・奇数パリティ・チェック					
ストップ・ビット	1ビット付加					
データ方向	MSBファーストまたはLSBファースト					

注1. 9ビット・データ長は、UARTOのみ対応しています。

2. この条件を満たし、かつ電気的特性の周辺機能特性(第37章 電気的特性参照)を満たす範囲内で使用してください。


備考1. fmck:対象チャネルの動作クロック周波数

fclk: システム・クロック周波数

2. m:ユニット番号 (m=0,1) n:チャネル番号 (n=1,3) mn=01,03,11

(1) レジスタ設定

図18-84 UART (UARTO-UART2) のUART受信時のレジスタ設定内容例(1/2)



- 注 1. SCR00, SCR01, SCR10, SCR11レジスタのみ。その他は1固定になります。
 - 2. 9ビット・データ長での通信を行う場合は、SDRm1レジスタのビット0-8が送信データ設定領域になります。9ビット・データ長での通信が行えるのは、UART0のみです。
- 注意 UART受信時は、チャネルnとペアになるチャネルrのSMRmrレジスタも必ずUART送信モードに設定してください。
- 備考1. m:ユニット番号 (m = 0, 1) n:チャネル番号 (n = 1, 3) mn = 01, 03, 11r:チャネル番号 (r = n-1) q: UART番号 (q = 0-2)
 - 2. □: UART受信モードでは設定固定 □: 設定不可(初期値を設定)

×:このモードでは使用できないビット(他のモードでも使用しない場合は初期値を設定)

0/1: ユーザの用途に応じて0または1に設定

図18-84 UART (UARTO-UART2) のUART受信時のレジスタ設定内容例(2/2)

(e) シリアル出力レジスタm (SOm) ・・・このモードでは使用しない SOm2^注 SOm CKOm0 SOm0 注 × ×

(f) シリアル出力許可レジスタm (SOEm)・・・このモードでは使用しない SOEm SOEm2 SOEm0 ×

(g) シリアル・チャネル開始レジスタm (SSm) ・・・対象チャネルのビットのみ1に設定する SSm SSm3^注 SSm2^注 SSm1 SSm0 0/1 0/1 ×

注 シリアル・アレイ・ユニット0のみ

注意 UART受信時は、チャネルnとペアになるチャネルrのSMRmrレジスタも必ずUART送信モードに設定してください。

備考1. m:ユニット番号 (m = 0, 1) n:チャネル番号 (n = 1, 3) mn = 01, 03, 11r:チャネル番号 (r = n-1) q: UART番号 (q = 0-2)


2. □: UART受信モードでは設定固定
□: 設定不可(初期値を設定)

×:このモードでは使用できないビット(他のモードでも使用しない場合は初期値を設定)

0/1: ユーザの用途に応じて0または1に設定


(2) 操作手順

図18-85 UART受信の初期設定手順



注意 SCRmnレジスタのRXEmnビットを"1"に設定後に、fMCKの4クロック以上間隔をあけてからSSmn = 1 を設定してください。

図18-86 UART受信の中断手順







図18-87 UART受信の再開設定手順

- 注意 SCRmnレジスタのRXEmnビットを"1"に設定後に、fmckの4クロック以上間隔をあけてからSSmn = 1 を設定してください。
- 備考 中断設定でPEROを書き換えてクロック供給を停止した場合には、通信対象の停止か通信動作完了を待って、再開設定ではなく初期設定をしてください。


(3) 処理フロー

図18-88 UART受信のタイミング・チャート



備考 m:ユニット番号 (m = 0, 1) n:チャネル番号 (n = 1, 3) mn = 01, 03, 11r:チャネル番号 (r = n-1) q: UART番号 (q = 0-2)

図18-89 UART受信のフロー・チャート



18. 6. 3 SNOOZEモード機能

STOPモード時にRxDq端子入力の検出によりUARTの受信動作をさせるモードです。通常STOP時にUARTは通信動作を停止しますが、SNOOZEモード機能を使用することで、CPUを動作させずにUARTの受信動作を行うことができます。SNOOZEモードは、UARTOのみ設定可能です。

UARTqをSNOOZEモードで使用する場合は、STOPモードに移行する前に次の設定を行います。(図18-92、図18-94 SNOOZEモード動作時のフローチャートを参照)

- ・SNOOZEモード時は、UART受信ボー・レートの設定を通常動作時とは異なる値に変更する必要があります。表18-3を参照してSPSmレジスタ、SDRmnレジスタ[15:9]を設定してください。
- ・EOCmnビット、SSECmnビットを設定します。通信エラーが発生した場合にエラー割り込み(INTSREO) の発生許可/停止を設定することができます。
- ・STOPモードに移行する直前にシリアル・スタンバイ・コントロール・レジスタm (SSCm) のSWCmビットをセット(1) してください。初期設定完了後、シリアル・チャネル開始レジスタm (SSm) のSSm1ビットをセット(1) します。
- ·STOPモードに移行後、RxDq のスタート・ビット入力を検出すると、UARTqは受信動作を開始します。
- 注意1. SNOOZEモードは、fcLkに高速オンチップ・オシレータ・クロックを選択している場合のみ設定可能です。
 - 2. UARTqをSNOOZEモードで使用するときの最大転送レートは4800 bpsです。
 - 3. SWCm=1の設定では、STOPモード中に受信開始した時のみUARTqを使用できます。他の SNOOZE機能や割り込みと同時に使用して、次のようなSTOPモード以外の状態で受信開始した 場合は、正しくデータ受信できず、フレーミング・エラーもしくはパリティ・エラーが発生する ことがあります。
 - ・SWCm=1に設定後、STOPモードに移行する前に受信開始した場合
 - ・他のSNOOZEモード中に受信開始した場合
 - ・STOPモードから割り込みなどで通常動作に復帰後、SWCm=0に戻す前に受信開始した場合
 - 4. SSECm=1の設定では、パリティ・エラー、フレーミング・エラー、オーバラン・エラー時にPEFmn、FEFmn、OVFmnフラグはセットされず、エラー割り込み(INTSREq)も発生しません。そのため、SSECm=1で使用するときは、SWC0=1に設定する前にPEFmn、FEFmn、OVFmnフラグをクリアし、また、SDRm1レジスタのビット7-0(RxDq)を読み出してください。
 - 5. RxDq端子の有効エッジ検出によりSNOOZEモードへ移行します。 また、スタート・ビット入力を検出できないような短いパルスを受けるとUART受信が開始されず、 SNOOZEモードを継続することがあります。この場合、次のUART受信で正しくデータ受信でき ず、フレーミング・エラーもしくはパリティ・エラーが発生することがあります。

高速オンチップ・ SNOOZEモード時のUART受信ボー・レート オシレータ ボー・レート4800 bps (f_{IH}) 動作クロック SDRmn 最小許容値 最大許容値 (f_{MCK}) [15:9] 24MHz±1.0%注 $f_{CLK}/2^5$ 79 1.60% - 2.18% 12MHz±1.0%注 fclk /24 79 1.60% - 2.19% 6MHz±1.0%^注 $f_{CLK}/2^3$ 1.60% 79 - 2.19% 3MHz±1.0%^注 $f_{CLK}/2^2$ 79 1.60% - 2.19%

表18-3 SNOOZEモード時のUART受信ボー・レート設定


備考 最大許容値、最小許容値は、UART受信時のボー・レート許容値です。 この範囲に送信側のボー・レートが収まるように設定してください。


注 高速オンチップ・オシレータ・クロック周波数精度が±1.5%の場合は、次のように許容範囲が狭くなります。

[・]fin±1.5%の場合は、上表の最大許容値に-0.5%、最小許容値に+0.5%してください。

(1) SNOOZEモード動作(EOCm1 = 0, SSECm = 0/1)

EOCm1 = 0のためSSECmビットの設定にかかわらず、通信エラーが発生してもエラー割り込み (INTSREq) は発生しません。転送完了割り込み (INTSRq) は発生します。





注 SWCm = 1の状態で、受信データの読み出しを行ってください。


注意 SNOOZEモード移行前とSNOOZEモードで受信動作を完了したあとは、必ずSTm1ビットを1に設定してください(SEm1ビットがクリアされ動作停止)。

また、受信動作を完了した後は、SWCmビットもクリアしてください(SNOOZE解除)。

- 備考1. 図中の①~⑫は、図18-92 SNOOZEモード動作(EOCm1 = 0, SSECm = 0/1もしくはEOCm1 = 1, SSECm = 0) 時のフロー・チャートの①~⑫に対応しています。
 - 2. m = 0; q = 0

(2) SNOOZEモード動作(EOCm1 = 1, SSECm = 0: エラー割り込み(INTSREq)発生許可) EOCm1 = 1, SSECm = 0のため、通信エラーが発生した場合にエラー割り込み(INTSREq)を発生します。

図18-91 SNOOZEモード動作(EOCm1 = 1, SSECm = 0)時のタイミング・チャート




注 SWCm = 1の状態で、受信データの読み出しを行ってください。

注意 SNOOZEモード移行前とSNOOZEモードで受信動作を完了したあとは、必ずSTm1ビットを1に設定してください(SEm1ビットがクリアされ動作停止)。

また、受信動作を完了した後は、SWCmビットもクリアしてください(SNOOZE解除)。

- 備考1. 図中の①~⑫は、図18−92 SNOOZEモード動作 (EOCm1 = 0, SSECm = 0/1もしくはEOCm1 = 1, SSECm = 0) 時のフロー・チャートの①~⑫に対応しています。
 - 2. m = 0; q = 0

図18-92 SNOOZEモード動作(EOCm1 = 0, SSECm = 0/1もしくはEOCm1 = 1, SSECm = 0)時のフロー・チャート



備考1. 図中の①~⑫は、図18-90 SNOOZEモード動作(EOCm1 = 0, SSECm = 0/1) 時のタイミング・チャート、図18-91 SNOOZEモード動作(EOCm1 = 1, SSECm = 0) 時のタイミング・チャートの①~ ⑫に対応しています。

2. m = 0; q = 0

(3) SNOOZEモード動作(EOCm1 = 1, SSECm = 1: エラー割り込み(INTSREq)発生停止) EOCm1 = 1, SSECm = 1のため、通信エラーが発生した場合にエラー割り込み(INTSREq)を発生しません。





図18-93 SNOOZEモード動作(EOCm1 = 1, SSECm = 1) 時のタイミング・チャート

注 SWCm = 1の状態で、受信データの読み出しを行ってください。

- 注意1. SNOOZEモード移行前とSNOOZEモードで受信動作を完了したあとは、必ずSTm1ビットを1に設定してください(SEm1ビットがクリアされ動作停止)。
 - また、受信動作を完了した後は、SWCmビットもクリアしてください(SNOOZE解除)。
 - 2. SSECm = 1のときは、パリティ・エラー、フレーミング・エラー、オーバラン・エラー時にPEFm1、FEFm1、OVFm1フラグはセットされず、エラー割り込み(INTSREq)も発生しません。そのため、SSECm = 1で使用するときは、SWCm = 1に設定する前にPEFm1、FEFm1、OVFm1フラグをクリアし、また、SDRm1[7:0](RXDqレジスタ): 8ビット長、もしくはSDRm1[8:0]: 9ビット長を読み出してください。
- 備考1. 図中の①~⑪は、図18-94 SNOOZEモード動作(EOCm1 = 1, SSECm = 1) 時のフロー・チャートの①~⑪に対応しています。
 - 2. m = 0; q = 0

図18-94 SNOOZEモード動作(EOCm1 = 1, SSECm = 1) 時のフロー・チャート



(注意, 備考は次ページにあります。)

- 注意 SSECm = 1のときは、パリティ・エラー、フレーミング・エラー、オーバラン・エラー時にPEFm1、FEFm1、OVFm1フラグはセットされず、エラー割り込み(INTSREq)も発生しません。そのため、SSECm = 1 で使用するときは、SWC0 = 1に設定する前にPEFm1、FEFm1、OVFm1フラグをクリアし、また、SDRm1[7:0](RXDqレジスタ): 8ビット長、もしくはSDRm1[8:0]:9ビット長を読み出してください。
- 備考1. 図中の①~⑪は、図18-93 SNOOZEモード動作(EOCm1 = 1, SSECm = 1) 時のタイミング・チャートの①~⑪に対応しています。
 - 2. m = 0; q = 0

18.6.4 ボー・レートの算出

(1) ボー・レート算出式

UART (UARTO-UART2) 通信でのボー・レートは下記の計算式にて算出できます。

(ボー・レート) = {対象チャネルの動作クロック (fмск) 周波数} ÷ (SDRmn[15:9]+1) ÷ 2 [bps]

- 注意 シリアル・データ・レジスタmn (SDRmn) SDRmn[15:9] = (00000000B, 0000001B) は設定禁止です。
- 備考1. UART使用時は, SDRmn[15:9]はSDRmnレジスタのビット15-9の値(0000010B-1111111B) なので、2-127になります。
 - 2. m:ユニット番号 (m=0,1) n:チャネル番号 (n=0-2) mn=00-03, 10, 11

動作クロック(fmck)は、シリアル・クロック選択レジスタm(SPSm)とシリアル・モード・レジスタ mn(SMRmn)のビット15(CKSmnビット)で決まります。

表18-4 UART動作クロックの選択

SMRmn	SPSmレジスタ							動作クロ	ック(fmck) ^注	
レジスタ										6 04.111
CKSmn	PRS	PRS	PRS	PRS	PRS	PRS	PRS	PRS		fclk = 24 MHz
	m13	m12	m11	m10	m03	m02	m01	m00	,	動作時
0	X	X	X	X	0	0	0	0	fclk	24 MHz
	X	X	X	X	0	0	0	1	fclk/2	12 MHz
	Х	Х	Х	Х	0	0	1	0	fclk/2 ²	6 MHz
	Х	Х	Х	Х	0	0	1	1	fclk/2 ³	3 MHz
	Х	Х	Х	Х	0	1	0	0	fclk/2 ⁴	1.5 MHz
	Х	Х	Х	Х	0	1	0	1	fclk/2 ⁵	750 kHz
	Х	Х	Х	Х	0	1	1	0	fclk/2 ⁶	375 kHz
	Х	Х	Х	Х	0	1	1	1	fcьк/2 ⁷	187.5 kHz
	Х	Х	Х	Х	1	0	0	0	fclk/2 ⁸	93.8 kHz
	Х	Χ	Х	Х	1	0	0	1	fськ/2 ⁹	46.9 kHz
	Х	Х	Х	Х	1	0	1	0	fclк/2 ¹⁰	23.4 kHz
	Х	Х	Х	Х	1	0	1	1	fcьк/2 ¹¹	11.7 kHz
	Х	Х	Х	Х	1	1	0	0	fcLk/2 ¹²	5.86 kHz
	X	X	Х	Х	1	1	0	1	fcьк/2 ¹³	2.93 kHz
	Х	Х	Х	Х	1	1	1	0	fcьк/2 ¹⁴	1.46 kHz
	Х	Х	Х	Х	1	1	1	1	fcLk/2 ¹⁵	732 Hz
1	0	0	0	0	Х	Х	Х	Х	fclk	24 MHz
	0	0	0	1	Х	Х	Х	Х	fclk/2	12 MHz
	0	0	1	0	Х	Х	Х	Х	fclk/2 ²	6 MHz
	0	0	1	1	Х	Х	Х	Х	fclk/2 ³	3 MHz
	0	1	0	0	Х	Х	Х	Х	fclk/2 ⁴	1.5 MHz
	0	1	0	1	Х	Х	Х	Х	fclk/2 ⁵	750 kHz
	0	1	1	0	Х	Х	Х	Х	fськ/2 ⁶	375 kHz
	0	1	1	1	Х	Х	Х	Х	fclk/2 ⁷	187.5 kHz
	1	0	0	0	Х	Х	Х	Х	fclk/2 ⁸	93.8 kHz
	1	0	0	1	Х	Х	Х	Х	fcьк/2 ⁹	46.9 kHz
	1	0	1	0	Х	Х	Х	Х	fclk/2 ¹⁰	23.4 kHz
	1	0	1	1	Х	Х	Х	Х	fcьк/2 ¹¹	11.7 kHz
	1	1	0	0	Х	Х	Х	Х	fclk/2 ¹²	5.86 kHz
	1	1	0	1	X	X	X	Х	fclk/2 ¹³	2.93 kHz
	1	1	1	0	X	X	Х	Х	fclk/2 ¹⁴	1.46 kHz
	1	1	1	1	X	X	X	Х	fclk/2 ¹⁵	732 Hz

注 fclkに選択しているクロックを変更(システム・クロック制御レジスタ(CKC)の値を変更)する場合は、 シリアル・アレイ・ユニット(SAU)の動作を停止(シリアル・チャネル停止レジスタm(STm) = 000FH) させてから変更してください。

備考1. X:Don't care

2. m:ユニット番号 (m=0,1) n:チャネル番号 (n=0-3) mn=00-03, 10, 11

(2) 送信時のボー・レート誤差

UART (UARTO-UART2) 通信での、送信時のボー・レート誤差は、下記の計算式にて算出できます。送信側のボー・レートが、受信側の許容ボー・レート範囲内に収まるように設定してください。

(ボー・レート誤差) = (算出ボー・レート値) ÷ (目標ボー・レート値) × 100 - 100 [%]

fclk = 24 MHzの場合のUARTボー・レート設定例を示します。

UARTボー・レート	fclк = 24 MHz時					
(目標ボー・レート)	動作クロック(fmck)	SDRmn[15:9]	算出ボー・レート	目標ボー・レートとの誤差		
300 bps	fclk/2 ⁹	77	300.48 bps	+0.16 %		
600 bps	fcьк/2 ⁸	77	600.96 bps	+0.16 %		
1200 bps	fcLk/2 ⁷	77	1201.92 bps	+0.16 %		
2400 bps	fcьк/2 ⁶	77	2403.85 bps	+0.16 %		
4800 bps	fclk/2 ⁵	77	4807.69 bps	+0.16 %		
9600 bps	fclk/2 ⁴	77	9615.38 bps	+0.16 %		
19200 bps	fclk/2 ³	77	19230.8 bps	+0.16 %		
31250 bps	fclk/2 ³	47	31250.0 bps	±0.0 %		
38400 bps	fclk/2 ²	77	38461.5 bps	+0.16 %		
76800 bps	fclk/2	77	76923.1 bps	+0.16 %		
153600 bps	fclk	77	153846 bps	+0.16 %		
312500 bps	fclk	37	315789 bps	+1.05 %		

備考 m: ユニット番号 (m=0,1) n: チャネル番号 (n=0,2) mn=00,02,10

(3) 受信時のボー・レート許容範囲

UART (UARTO-UART2) 通信での、受信時のボー・レート許容範囲は、下記の計算式にて算出できます。 受信側の許容ボー・レート範囲に送信側のボー・レートが収まるように設定してください。

(受信可能な最大ボー・レート) =
$$\frac{2 \times k \times Nfr}{2 \times k \times Nfr - k + 2} \times Brate$$

(受信可能な最小ボー・レート) =
$$\frac{2 \times k \times (Nfr-1)}{2 \times k \times Nfr - k - 2} \times Brate$$

Brate : 受信側の算出ボー・レート値(18.6.4(1)ボー・レート算出式参照)

k : SDRmn[15:9] +1

Nfr : 1データ・フレーム長 [ビット]
= (スタート・ビット) + (データ長) + (パリティ・ビット) + (ストップ・ビット)

備考 m:ユニット番号 (m=0,1) n:チャネル番号 (n=1,3) mn=01,03,11

図18-95 受信時の許容ボー・レート範囲(1データ・フレーム長 = 11ビットの場合)




図18-95に示すように、スタート・ビット検出後はシリアル・データ・レジスタmn (SDRmn) のビット15-9で設定した分周比により、受信データのラッチ・タイミングが決定されます。このラッチ・タイミングに最終データ (ストップ・ビット) までが間に合えば正常に受信できます。

18. 6. 5 UART (UARTO-UART2) 通信時におけるエラー発生時の処理手順

UART (UART0-UART2) 通信時にエラーが発生した場合の処理手順を図18-96, 図18-97に示します。

図18-96 パリティ・エラーおよびオーバラン・エラー発生時の処理手順

ソフトウエア操作	ハードウエアの状態	備考
シリアル・データ・レジスタmn	SSRmn レジスタのBFFmn ビットが	エラー処理中に次の受信を完了した
(SDRmn) をリードする	"0"となり、チャネルnは受信可能状態	場合にオーバラン・エラーになるのを
	になる	防ぐために行う
シリアル・ステータス・レジスタmn		エラーの種類の判別を行い、リード値は
(SSRmn) をリードする		エラー・フラグのクリアに使用する
シリアル・フラグ・クリア・トリガ・レ -	▶ エラー・フラグがクリアされる	SSRmnレジスタのリード値を
ジスタmn(SIRmn)に"1"をライトす		そのままSIRmnレジスタに書き込む
న		ことで,読み出し時のエラーのみを
		クリアできる

図18-97 フレーミング・エラー発生時の処理手順

ソフトウエア操作	ハードウエアの状態	備考
シリアル・データ・レジスタmn	SSRmn レジスタのBFFmn ビットが	エラー処理中に次の受信を完了した
(SDRmn)をリードする	▶ "0"となり、チャネルnは受信可能状態	場合にオーバラン・エラーになるのを
	になる	防ぐために行う
シリアル・ステータス・レジスタmn		エラーの種類の判別を行い, リード値は
(SSRmn)をリードする		エラー・フラグのクリアに使用する
シリアル・フラグ・クリア・トリガ・レ -	▼ エラー・フラグがクリアされる	SSRmnレジスタのリード値を
ジスタmn(SIRmn)をライトする		そのままSIRmnレジスタに書き込む
		ことで,読み出し時のエラーのみを
		クリアできる
シリアル・チャネル停止レジスタm _	シリアル・チャネル許可ステータス・レ	
(STm)のSTmnビットに"1"を設定す	ジスタm(SEm)のSEmnビットが"0"	
る	となり, チャネルnは動作停止状態になる	
通信相手との同期処理を行う		スタートがずれているためにフレー
		ミング・エラーが起きたと考えられる
		ため,通信相手との同期を取り直して
		通信を再開する
シリアル・チャネル開始 レジスタ m	シリアル・チャネル許可ステータス・レ	
(SSm)のSSmnビットに"1"を設定す	ジスタm(SEm)のSEmnビットが"1"	
る	となり, チャネルnは動作許可状態になる	

備考 m: ユニット番号 (m=0,1) n: チャネル番号 (n=0-3) mn=00-03,10,11

18.7 LIN通信の動作

18.7.1 LIN送信

UART送信のうち、UARTOはLIN通信に対応しています。

LIN送信では、ユニット0のチャネル0を使用します。

UART	UART0	UART1	UART2		
LIN通信対応	可	不可	不可		
対象チャネル	SAU0のチャネル0	_	_		
使用端子	TxD0	_	_		
割り込み	INTST0	_	_		
	転送完了割り込み (シングル転送モード時) か, バッファ空き割り込み (連続転送モード時) かを選択可能				
エラー検出フラグ	なし				
転送データ長	8ビット				
転送レート	Max. fмcк/6 [bps](SDR00[15:9] = 2以上),Min. fcLk/(2×2 ¹⁵ ×128)[bps] ^注				
データ位相	非反転出力 (デフォルト: ハイ・レベル) 反転出力 (デフォルト: ロウ・レベル)				
パリティ・ビット	パリティ・ビットなし				
ストップ・ビット	1ビット付加				
データ方向	LSBファースト				

注 この条件を満たし、かつ電気的特性の周辺機能特性(第37章 電気的特性参照)を満たす範囲内で使用 してください。なお、LIN通信では通常2.4/9.6/19.2 kbpsがよく用いられます。

備考 fmck:対象チャネルの動作クロック周波数

fclk: システム・クロック周波数

LINとは、Local Interconnect Networkの略称で、車載ネットワークのコストダウンを目的とする低速(1~20 kbps)のシリアル通信プロトコルです。

LINの通信はシングル・マスタ通信で、1つのマスタに対し最大15のスレーブが接続可能です。

LINのスレーブは、スイッチ、アクチュエータ、センサなどの制御に使用され、これらがLINのネットワークを介してLINのマスタに接続されます。


LINのマスタは通常、CAN(Controller Area Network) などのネットワークに接続されます。

また、LINバスはシングル・ワイヤ方式で、ISO9141に準拠したトランシーバを介して各ノードが接続されます。

LINのプロトコルでは、マスタはフレームにボー・レート情報をつけて送信し、スレーブはこれを受信してマスタとのボー・レート誤差を補正します。このため、スレーブのボー・レート誤差が±15 %以下であれば、通信可能です。

LINのマスタ送信操作の概略を、図18-98に示します。

図18-98 LINの送信操作



- 注1. ウエイクアップ信号の規定を満たせるようにボー・レートを設定し、80Hのデータ送信をすることで対応します。
 - 2. ブレーク・フィールドは13ビット幅のロウ・レベル出力と規定されているので、メイン転送で使用するボー・レートをN [bps]とすると、ブレーク・フィールドで使用するボー・レートは次のようになります。


(ブレーク・フィールド時のボー・レート) = 9/13×N

このボー・レートで00Hのデータ送信をすることでブレーク・フィールドを生成します。

3. 各送信終了時にはINTSTOを出力します。またBF送信時もINTSTOを出力します。

備考 各フィールド間の間隔はソフトウエアで制御します。

図18-99 LIN送信のフロー・チャート



注 LIN-busがスリープ状態からの起動時のみ

備考 UARTの初期設定は完了し、送信許可状態からのフローです。

18.7.2 LIN受信

UART受信のうち、UARTOはLIN通信に対応しています。 LIN受信では、ユニット1のチャネル1を使用します。

UART	UART0	UART1	UART2		
LIN通信対応	可	不可	不可		
対象チャネル	SAU0のチャネル1	_	_		
使用端子	RxD0	_	_		
割り込み	INTSR0	_	_		
	転送完了割り込みのみ(バッフ	ア空き割り込みは設定禁止)			
エラー割り込み	INTSRE0	_	_		
エラー検出フラグ	・フレーミング・エラー検出フラグ(FEF01)				
	・オーバラン・エラー検出フラグ(OVF01)				
転送データ長	8ビット				
転送レート	Max. fмcк/6 [bps](SDR01[15:9] = 2以上),Min. fcLk/(2×2 ¹⁵ ×128)[bps] ^注				
データ位相	非反転出力 (デフォルト:ハイ・レベル)				
	反転出力(デフォルト:ロウ・レベル)				
パリティ・ビット	パリティ・ビットなし(パリティ・チェックしない)				
ストップ・ビット	1ビット目チェック				
データ方向	LSBファースト				

注 この条件を満たし、かつ電気的特性の周辺機能特性(第37章 電気的特性参照)を満たす範囲内で使用 してください。

備考 fmck:対象チャネルの動作クロック周波数

fclk: システム・クロック周波数

LINの受信操作の概略を、図18-100に示します。


アイデント・ データ・ データ・ チェックサム・ フィールド フィールド フィールド ウェイクアップ ブレーク・ シンク・ フィールド 信号フレーム フィールド LIN Bus -メッセージ・ヘッダ--メッセージ BF受信 SF受信 ID受信 データ受信 データ受信 データ受信 2 ww RxD0 UART0 **STOP** Reception stop INTSR0 1 エッジ検出 (INTP0) パルス幅測定 パルス幅測定 停止 TM07 INTTM07

図18-100 LINの受信操作

受信処理の流れを次に示します。

- ① ウエイクアップ信号の検出は、端子の割り込みエッジ検出(INTPO)で行います。ウエイクアップ信号を検出したら、TM07をBFのロウ・レベル幅測定のためにパルス幅測定に設定して、BF受信待ち状態にします。
- ② BFの立ち下がりを検出したら、TM07はロウ・レベル幅の測定を開始し、立ち上がりでキャプチャを行います。 キャプチャされた値からBF信号かどうかの判定を行います。
- ③ BF受信を正常終了した場合、TM07をパルス間隔測定に設定し、シンク・フィールドのRxD0信号の立ち下がりの間隔を4回測定してください。
- ④ BF受信を正常終了した場合、タイマ・アレイ・ユニットのチャネル7を起動し、シンク・フィールドのビット間隔(パルス幅)を測定してください(7.8.3 入力パルス間隔測定としての動作を参照)。
- ⑤ シンク・フィールド(SF)のビット間隔からボー・レート誤差を算出します。そして、いったんUART0を動作 停止にしてからボー・レートを調整(再設定)してください。
- ⑥ チェック・サム・フィールドの区別はソフトウエアで行ってください。チェック・サム・フィールド受信後に UARTOを初期化し、再びBF受信待ちに設定する処理もソフトウエアにて行ってください。

図18-101 LIN受信のフロー・チャート



注 スリープ状態でのみ必要となります。

図18-102はLINの受信操作用のポート構成図です。

LINのマスタから送信されるウエイクアップ信号の受信を、外部割り込み (INTPO) のエッジ検出にて行います。また、LINのマスタから送信されるシンク・フィールドの長さをタイマ・アレイ・ユニット0の外部イベント・キャプチャ動作で計測し、ボー・レート誤差を算出することができます。

ポート入力切り替え制御(ISC0/ISC1)により、外部で結線をせずに、受信用ポート入力(RxD0)の入力ソースを外部割り込み(INTP0) およびタイマ・アレイ・ユニットへ入力することができます。




図18-102 LINの受信操作用のポート構成図

- 備考1. ISC0, ISC1: 入力切り替え制御レジスタ (ISC) のビット0, 1 (図18-21参照)PIOR0, PIOR1, PIOR4: 周辺I/Oリダイレクション・レジスタ (PIOR) のビット0-4 (図4-8参照)
 - 2. 上図の() 内の機能は、周辺I/Oリダイレクション・レジスタ(PIOR)の設定により、割り当て可能です。図4-8 周辺I/Oリダイレクション・レジスタ(PIOR)のフォーマットを参照してください。

LIN通信動作で使用する周辺機能をまとめると、次のようになります。

<使用する周辺機能>

- ・外部割り込み (INTPO) ; ウエイクアップ信号検出 用途: ウエイクアップ信号のエッジを検出し, 通信開始を検出
- ・タイマ・アレイ・ユニットのチャネル7;ボー・レート誤差検出、ブレーク・フィールド(BF)検出

用途:シンク・フィールド (SF) の長さを検出し、ビット数で割ることでボー・レート誤差を検出 (RxD0 入力エッジの間隔をキャプチャ・モードで測定)

ロウ・レベル幅を測定し、ブレーク・フィールド(BF)かを判定

・シリアル・アレイ・ユニット0(SAU0)のチャネル0,1(UART0)

18.8 簡易I²C(IIC00, IIC10)通信の動作

シリアル・クロック(SCL)とシリアル・データ(SDA)の2本のラインによる、複数デバイスとのクロック同期式通信機能です。この簡易 I^2 Cでは、EEPROM、フラッシュ・メモリ、A/Dコンバータなどのデバイスとシングル通信を行うために設計されているので、マスタとしてのみ機能します。

スタート・コンディション、ストップ・コンディションは、I²Cバスのバス・ラインの特性を遵守して、ソフトウエアで制御レジスタを操作してください。

[データ送受信]

- ・マスタ送信、マスタ受信(シングル・マスタでのマスタ機能のみ)
- · ACK出力機能^注,ACK検出機能
- ・8ビットのデータ長

(アドレス送信時は、上位7ビットでアドレス指定し、最下位1ビットでR/W制御)

・ソフトウエアによるスタート・コンディション、ストップ・コンディションの発生

[割り込み機能]

転送完了割り込み

[エラー検出フラグ]

- ・パリティ・エラー (ACKエラー)
- ※ [簡易I²Cでサポートしていない機能]
 - ・スレーブ送信、スレーブ受信
 - ・マルチ・マスタ機能(アービトレーション負け検出機能)
 - ・ウエイト検出機能
- 注 最終データの受信時は、SOEmn (SOEmレジスタ) ビットに0を書き込み、シリアル通信のデータ 出力を停止することによりACKを出力しません。詳細は、18.8.3(2) 処理フローを参照してく ださい。

備考 m:ユニット番号 (m=0) n:チャネル番号 (n=0,2) mn=00,02

簡易I²C(IIC00, IIC10)に対応しているチャネルは、SAU0のチャネル0, 2です。

ユニット	チャネル	簡易SPI (CSI)として使用	UARTとして使用	簡易I ² Cとして使用
0	0	CSI00	UART0(LIN-bus対応)	IIC00
	1	_		_
	2	_	UART1	IIC10
	3	-	•	_
1	0	_	UART2(IrDA対応)	_
	1	-		_

簡易I²C (IIC00, IIC10) の通信動作は、以下の4種類があります。

アドレス・フィールド送信 (18.8.1項を参照)

・データ送信 (18.8.2項を参照)

・データ受信 (18.8.3項を参照)

・ストップ・コンディション発生 (18.8.4項を参照)

18.8.1 アドレス・フィールド送信

アドレス・フィールド送信は、転送対象(スレーブ)を特定するために、I²C通信で最初に行う送信動作です。 スタート・コンディションを発生したあとに、アドレス(7ビット)と転送方向(1ビット)を1フレームとして 送信します。


簡易I ² C	IIC00	IIC10			
対象チャネル	SAU0のチャネル0	SAU0のチャネル2			
使用端子	SCL00, SDA00 ^{注1}	SCL10, SDA10 ^{注1}			
割り込み	INTIIC00	INTIIC10			
	転送完了割り込みのみ(バッファ空き割り込みは)	選択不可)			
エラー検出フラグ	ACKエラー検出フラグ(PEFmn)				
転送データ長	8ビット(上位7ビットをアドレス,下位1ビットをR/W制御として送信)				
転送レート ^{注2}	Max.fмcк/4 [Hz](SDRmn[15:9] = 1以上) fмcк:対象チャネルの動作クロック周波数				
	ただし、I ² Cの各モードにより、以下の条件を満たしてください。				
	・Max. 1 MHz(ファースト・モード・プラス)				
	・Max. 400 kHz(ファースト・モード)				
	・Max. 100 kHz(標準モード)				
データ・レベル	非反転出力 (デフォルト: ハイ・レベル)				
パリティ・ビット	パリティ・ビットなし				
ストップ・ビット	1ビット付加(ACK受信タイミング用)				
データ方向	MSBファースト				

- 注1. 簡易I²Cによる通信を行う場合は、ポート出力モード・レジスタ (POM0) にてN-chオープン・ドレイン出力 (V_{DD}耐圧) モードを設定してください (詳細は4.3.5 ポート出力モード・レジスタ (POMxx)を参照)。IIC00, IIC10を異電位外部デバイスと通信する場合は、クロック入力/出力端子 (SCL00, SCL10) も同様にN-chオープン・ドレイン出力 (V_{DD}耐圧) モードを設定してください (詳細は、4.4.4 異電位 (1.8 V系、2.5 V系、3 V系)外部デバイスとの接続方法を参照)。
 - 2. この条件を満たし、かつ電気的特性の周辺機能特性(第37章 電気的特性参照)を満たす範囲内で使用してください。

備考 m:ユニット番号 (m=0) n:チャネル番号 (n=0,2) mn=00,02

(1) レジスタ設定

図18-103 簡易I²C (IIC00, IIC10) のアドレス・フィールド送信時のレジスタ設定内容例



注 SCR00レジスタのみ。その他は1固定になります。

備考1. m:ユニット番号(m = 0) n:チャネル番号(n = 0, 2) r:IIC番号(r = 00, 10) mn = 00, 02


2. | IICモードでは設定固定 | : 設定不可(初期値を設定)

×:このモードでは使用できないビット(他のモードでも使用しない場合は初期値を設定)


0/1: ユーザの用途に応じて0または1に設定


(2) 操作手順

図18-104 簡易I²Cアドレス・フィールド送信の初期設定手順




(3) 処理フロー





備考 m:ユニット番号 (m=0) n:チャネル番号 (n=0,2) r:IIC番号 (r=00,10) mn=00,02

図18-106 簡易I²Cアドレス・フィールド送信のフロー・チャート



18.8.2 データ送信

データ送信は、アドレス・フィールド送信後にその転送対象(スレーブ)にデータを送信する動作です。対象スレーブにすべてのデータを送信した後は、ストップ・コンディションを発生し、バスを開放します。


簡易I ² C	IIC00	IIC10				
対象チャネル	SAU0のチャネル0	SAU0のチャネル2				
使用端子	SCL00, SDA00 ^{注1}	SCL10, SDA10 ^{注1}				
割り込み	INTIIC00	INTIIC10				
	転送完了割り込みのみ(バッファ空き割り込みは	選択不可)				
エラー検出フラグ	ACKエラー・フラグ(PEFmn)					
転送データ長	8ビット					
転送レート ^{注2}	Max.fмcк/4 [Hz] (SDRmn[15:9] = 1以上) fмcк:対象チャネルの動作クロック周波数					
	ただし、I ² Cの各モードにより、以下の条件を満た	としてください。				
	・Max. 1 MHz(ファースト・モード・プラス)					
	・Max. 400 kHz (ファースト・モード)					
	・Max. 100 kHz(標準モード)					
データ・レベル	非反転出力 (デフォルト: ハイ・レベル)					
パリティ・ビット	パリティ・ビットなし					
ストップ・ビット	1ビット付加(ACK受信タイミング用)					
データ方向	MSBファースト					

- 注1. 簡易I²Cによる通信を行う場合は、ポート出力モード・レジスタ (POM0) にてN-chオープン・ドレイン出力 (V_{DD}耐圧) モードを設定してください (詳細は4.3.5 ポート出力モード・レジスタ (POMxx)を参照)。IIC00, IIC10を異電位外部デバイスと通信する場合は、クロック入力/出力端子 (SCL00, SCL10) も同様にN-chオープン・ドレイン出力 (V_{DD}耐圧) モードを設定してください (詳細は、4.4.4 異電位 (1.8 V系、2.5 V系、3 V系)外部デバイスとの接続方法を参照)。
 - 2. この条件を満たし、かつ電気的特性の周辺機能特性(第37章 電気的特性参照)を満たす範囲内で使用してください。

備考 m:ユニット番号 (m=0) n:チャネル番号 (n=0,2) mn=00,02

(1) レジスタ設定

図18-107 簡易I²C (IIC00, IIC10) のデータ送信時のレジスタ設定内容例



- 注1. SCR00レジスタのみ。その他は1固定になります
 - 2. アドレス・フィールド送信で設定済みなので、設定不要です。
 - 3. 通信動作中は通信データにより値が変わります。
- 備考1. m:ユニット番号(m = 0) n:チャネル番号(n = 0, 2) r:IIC番号(r = 00, 10) mn = 00, 02
 - 2. | IICモードでは設定固定 | 設定不可(初期値を設定)
 - ×:このモードでは使用できないビット(他のモードでも使用しない場合は初期値を設定)

0/1:ユーザの用途に応じて0または1に設定

(2) 処理フロー

図18-108 データ送信のタイミング・チャート





図18-109 簡易I²Cデータ送信のフロー・チャート



18.8.3 データ受信

データ受信は、アドレス・フィールド送信後にその転送対象 (スレーブ) からデータを受信する動作です。 対象スレーブからすべてのデータを受信した後は、ストップ・コンディションを発生し、バスを開放します。


簡易I ² C	IIC00	IIC10				
対象チャネル	SAU0のチャネル0	SAU0のチャネル2				
使用端子	SCL00, SDA00 ^{注1}	SCL10, SDA10 ^{注1}				
割り込み	INTIIC00	INTIIC10				
	転送完了割り込みのみ(バッファ空き割り込みは	選択不可)				
エラー検出フラグ	オーバラン・エラー検出フラグ(OVFmn)のみ					
転送データ長	8ビット					
転送レート ^{注2}	Max.fмcк/4 [Hz](SDRmn[15:9] = 1以上) fмcк:対象チャネルの動作クロック周波数					
	ただし、I ² Cの各モードにより、以下の条件を満た	としてください。				
	・Max. 1 MHz(ファースト・モード・プラス)					
	・Max. 400 kHz (ファースト・モード)					
	・Max. 100 kHz(標準モード)					
データ・レベル	非反転出力 (デフォルト: ハイ・レベル)					
パリティ・ビット	パリティ・ビットなし					
ストップ・ビット	1ビット付加(ACK送信)					
データ方向	MSBファースト					

- 注1. 簡易I²Cによる通信を行う場合は、ポート出力モード・レジスタ (POM0) にてN-chオープン・ドレイン出力 (V_{DD}耐圧) モードを設定してください (詳細は4.3.5 ポート出力モード・レジスタ (POMxx)を参照)。IIC00, IIC10を異電位外部デバイスと通信する場合は、クロック入力/出力端子 (SCL00, SCL10) も同様にN-chオープン・ドレイン出力 (V_{DD}耐圧) モードを設定してください (詳細は、4.4.4 異電位 (1.8 V系、2.5 V系、3 V系)外部デバイスとの接続方法を参照)。
 - 2. この条件を満たし、かつ電気的特性の周辺機能特性(第37章 電気的特性参照)を満たす範囲内で使用してください。

備考 m:ユニット番号 (m=0) n:チャネル番号 (n=0,2) mn=00,02

(1) レジスタ設定

図18-110 簡易I²C (IIC00, IIC10) のデータ受信時のレジスタ設定内容例



- 注 1. SCR00レジスタのみ。その他は1固定になります
 - 2. アドレス・フィールド送信で設定済みなので、設定不要です。
 - 3. 通信動作中は通信データにより値が変わります。
- 備考1. m:ユニット番号(m = 0) n:チャネル番号(n = 0, 2) r:IIC番号(r = 00, 10) mn = 00, 02
 - 2. □ IICモードでは設定固定 □: 設定不可(初期値を設定)


×:このモードでは使用できないビット(他のモードでも使用しない場合は初期値を設定)

0/1: ユーザの用途に応じて0または1に設定


(2) 処理フロー

図18-111 データ受信のタイミング・チャート

(a) データ受信開始時




(b) 最終データ受信時



備考 m:ユニット番号 (m=0) n:チャネル番号 (n=0,2) r: IIC番号 (r=00,10) mn=00,02

図18-112 データ受信のフロー・チャート




注意 最終データの受信時はACKを出力しません(NACK)。その後、シリアル・チャンネル停止レジスタm(STm)のSTmnビットに "1" を設定して動作停止としてから、ストップ・コンディションを発生することにより通信完了します。

18.8.4 ストップ・コンディション発生

対象スレーブにすべてのデータを送信/受信した後は、ストップ・コンディションを発生し、バスを開放します。


(1) 処理フロー

図18-113 ストップ・コンディション発生のタイミング・チャート



注 受信動作時は最終データを受信する前に、シリアル出力許可レジスタm(SOEm)のSOEmnビットを"0"に設定しています。

図18-114 ストップ・コンディション発生のフロー・チャート



18.8.5 転送レートの算出

簡易I²C(IIC00, IIC10) 通信での転送レートは下記の計算式にて算出できます。

(転送レート) = {対象チャネルの動作クロック(fmck) 周波数} ÷ (SDRmn[15:9]+1)÷ 2

- 注意 SDRmn[15:9] = 00000000Bは設定禁止です。SDRmn[15:9] = 0000001B以上に設定してください。 簡易I²C出力のSCL信号のデューティ比は50%です。I²Cバス規格では、SCL信号のロウ・レベル幅がハイ・レベル幅より長くなっています。このため、ファースト・モードの400 kbpsやファースト・モード・プラスの1 Mbpsに設定すると、SCL信号出力のロウ・レベル幅がI²Cバスの規格値より短くなります。SDRmn[15:9]には、この規格を満足できる値を設定してください。
- 備考 1. (SDRmn[15:9])は、シリアル・データ・レジスタmn(SDRmn)のビット15-9の値 (0000001B-11111111B)なので、1-127になります。
 - 2. m:ユニット番号 (m=0) n:チャネル番号 (n=0,2) mn=00,02

動作クロック(f_{MCK})は、シリアル・クロック選択レジスタm(SPSm)とシリアル・モード・レジスタmn (SMRmn)のビット15 (CKSmnビット)で決まります。

動作クロック(fMCK)^注 SMRmn SPSmレジスタ レジスタ PRS CKSmn PRS PRS PRS PRS PRS PRS PRS fclk = 24 MHz m02 m00 動作時 m13 m12 m11 m10 m03 m01 0 0 0 24 MHz 0 Χ Χ 0 Χ Χ fclk Χ fclk/2 12 MHz Х Χ Χ Χ 0 0 1 0 fclk/22 6 MHz fськ/2³ 3 MHz Χ Χ Χ Χ 0 0 1 1 $f_{CLK}/2^4$ Χ Х Х Х 0 1 0 0 1.5 MHz Χ Χ 0 1 $f_{CLK}/2^5$ Χ Х 0 1 750 kHz Χ Χ Χ Χ 0 $f_{CLK}/2^6$ 375 kHz 1 1 Χ Χ Χ Χ 1 $f_{CLK}/2^7$ 187.5 kHz 0 1 1 $f_{CLK}/2^8$ Χ 0 0 93.8 kHz Х Χ Χ Х 1 0 0 1 fclk/29 46.9 kHz Χ Χ Χ Χ 1 0 1 0 fcьк/2¹⁰ 23.4 kHz Χ Χ Χ Х 1 0 1 fclk/211 11.7 kHz 0 0 1 0 Χ Χ Χ Χ **f**clk 24 MHz 12 MHz 0 0 0 1 Χ Χ Χ Χ fclk/2 $f_{CLK}/2^2$ 6 MHz n 0 0 Χ Χ Х Х 1 $f_{CLK}/2^3$ 3 MHz 0 Х Χ Χ fclk/24 1.5 MHz 0 0 Χ 1 $f_{CLK}/2^5$ 0 0 Χ Χ Χ Χ 750 kHz Χ fcьк/2⁶ 375 kHz 0 1 1 Χ Χ Χ Χ Χ Χ $f_{CLK}/2^7$ 187.5 kHz 0 1 Χ 1 0 0 0 Χ Χ Χ Χ $f_{CLK}/2^8$ 93.8 kHz fcьк/2⁹ 0 Χ Х 46.9 kHz 1 0 1 Х Х Χ Χ Χ Χ $f_{CLK}/2^{10}$ 23.4 kHz Χ fclk/211 1 0 1 1 Χ Χ Χ 11.7 kHz 上記以外 設定禁止

表18-5 簡易I²C動作クロックの選択

注 fclkに選択しているクロックを変更(システム・クロック制御レジスタ(CKC)の値を変更)する場合は、 シリアル・アレイ・ユニット(SAU)の動作を停止(シリアル・チャネル停止レジスタm(STm) = 000FH) させてから変更してください。

備考1. X: Don't care

2. m:ユニット番号 (m=0) n:チャネル番号 (n=0,2) mn=00,02

fmck = fclk = 24 MHzの場合のI²C転送レート設定例を示します。

I ² C転送モード	fclk = 24 MHz時					
(希望転送レート)	動作クロック(fMCK) SDRmn[15:9] 算出転送レート 希望転送レートとの					
100 kHz	fclk/2	59	100 kHz	0.0%		
400 kHz	fclk	29	380 kHz	5.0% ^注		
1 MHz	fclk	5	0.84 MHz	16.0% ^注		

注 SCL信号がデューティ比50%なので、誤差を0%程度に設定することはできません。

18. 8. 6 簡易I²C (IIC00, IIC10) 通信時におけるエラー発生時の処理手順

簡易I²C (IIC00, IIC10) 通信時にエラーが発生した場合の処理手順を図18-117, 図18-118に示します。

図18-115 オーバラン・エラー発生時の処理手順

ソフトウエア操作	ハードウエアの状態	備考	
シリアル・データ・レジスタmn	SSRmn レジスタのBFFmn ビットが	エラー処理中に次の受信を完了した	
(SDRmn) をリードする	"0"となり、チャネルnは受信可能状態	場合にオーバラン・エラーになるのを	
	になる	防ぐために行う	
シリアル・ステータス・レジスタmn		エラーの種類の判別を行い, リード値は	
(SSRmn) をリードする		エラー・フラグのクリアに使用する	
シリアル・フラグ・クリア・トリガ・レ -	▶ エラー・フラグがクリアされる	SSRmnレジスタのリード値を	
ジスタmn(SIRmn)に"1"をライトす		そのままSIRmnレジスタに書き込む	
ত		ことで,読み出し時のエラーのみを	
		クリアできる	

図18-116 簡易 I^2 Cモード時のACKエラー発生時の処理手順

ソフトウエア操作	ハードウエアの状態	備考
シリアル・ステータス・レジスタmn		エラーの種類の判別を行い、リード値は
(SSRmn) をリードする		エラー・フラグのクリアに使用する
シリアル・フラグ・クリア・トリガ・レ	エラー・フラグがクリアされる	SSRmnレジスタのリード値を
ジスタmn(SIRmn)をライトする		そのままSIRmnレジスタに書き込む
		ことで,読み出し時のエラーのみを
		クリアできる
シリアル・チャネル停止レジスタm	シリアル・チャネル許可ステータス・レ	ACKが返信されていないので,
(STm)のSTmnビットに"1"を設定す	ジスタm(SEm)のSEmnビットが"0"	スレーブの受信準備ができていない。
る	となり, チャネルnは動作停止状態になる	そのため, ストップ・コンディション
		を作成してバスを開放し、再度
		スタート・コンディションから通信を
		開始する。もしくはリスタート・
ストップ・コンディション作成		コンディションを生成し、アドレス
スタート・コンディション作成		送信からやり直すことも可能。
シリアル・チャネル開始レジスタm	シリアル・チャネル許可ステータス・レ	
(SSm)のSSmnビットに"1"を設定す	ジスタm(SEm)のSEmnビットが"1"	
る	となり、チャネルnは動作許可状態になる	

備考 m:ユニット番号 (m=0) n:チャネル番号 (n=0,2) r: IIC番号 (r=00,10) mn=00,02

第19章 シリアル・インタフェースIICA

19.1 シリアル・インタフェースIICAの機能

シリアル・インタフェースIICAには、次の3種類のモードがあります。

(1) 動作停止モード

シリアル転送を行わないときに使用するモードです。消費電力を低減できます。

(2) I²Cバス・モード (マルチマスタ対応)

シリアル・クロック (SCLAn) とシリアル・データ・バス (SDAAn) の2本のラインより、複数のデバイスと8ビット・データ転送を行うモードです。

I²Cバス・フォーマットに準拠しており、マスタはスレーブに対して、シリアル・データ・バス上に"スタート・コンディション"、"アドレス"、"転送方向指定"、"データ"および"ストップ・コンディション"を生成できます。スレーブは、受信したこれらの状態およびデータをハードウエアにより自動的に検出します。この機能により応用プログラムのI²Cバス制御部分を簡単にすることができます。

シリアル・インタフェースIICAでは、SCLAn端子とSDAAn端子はオープン・ドレイン出力で使用するため、シリアル・クロック・ラインおよびシリアル・データ・バス・ラインにはプルアップ抵抗が必要です。

(3) ウエイクアップ・モード

STOPモード状態で、マスタからの拡張コードもしくは自局アドレスを受信した場合に、割り込み要求信号 (INTIICAn) を発生しSTOPモードを解除することができます。IICAコントロール・レジスタn1 (IICCTLn1) のWUPnビットにより設定します。

図19-1に、シリアル・インタフェースIICAのブロック図を示します。





図19-1 シリアル・インタフェースIICA0のブロック図

図19-2にシリアル・バス構成例を示します。

図19-2 I²Cバスによるシリアル・バス構成例



19.2 シリアル・インタフェースIICAの構成

シリアル・インタフェースIICAは、次のハードウエアで構成されています。

表19-1 シリアル・インタフェースIICAの構成

項目	構 成
レジスタ	IICAシフト・レジスタn(IICAn)
	スレーブ・アドレス・レジスタn (SVAn)
制御レジスタ	周辺イネーブル・レジスタ0(PER0)
	IICAコントロール・レジスタn0(IICCTLn0)
	IICAステータス・レジスタn (IICSn)
	IICAフラグ・レジスタn(IICFn)
	IICAコントロール・レジスタn1(IICCTLn1)
	IICAロウ・レベル幅設定レジスタn(IICWLn)
	IICAハイ・レベル幅設定レジスタn(IICWHn)
	ポート・モード・レジスタ6(PM6)
	ポート・レジスタ6 (P6)

備考 n=0

(1) IICAシフト・レジスタn (IICAn)

IICAnレジスタは、シリアル・クロックに同期して、8ビットのシリアル・データを8ビットのパラレル・データに、8ビットのパラレル・データを8ビットのシリアル・データに変換するレジスタです。IICAnレジスタは送信および受信の両方に使用されます。

IICAnレジスタに対する書き込み/読み出しにより、実際の送受信動作が制御できます。

クロック・ストレッチ期間中のIICAnレジスタへの書き込みにより、クロック・ストレッチを解除し、データ転送を開始します。

IICAnレジスタは、8ビット・メモリ操作命令で設定します。

リセット信号の発生により、00Hになります。

図19-3 IICAシフト・レジスタn (IICAn) のフォーマット

アドレス	: FFF50H	リセッ	ト時:00H	R/W				
略号	7	6	5	4	3	2	1	0
IICAn								

注意1. データ転送中はIICAnレジスタにデータを書き込まないでください。

- 2. IICAnレジスタには、クロック・ストレッチ期間中にだけ、書き込み/読み出しをしてください。クロック・ストレッチ期間中を除く通信状態でのIICAnレジスタへのアクセスは禁止です。ただし、マスタになる場合は、通信トリガ・ビット(STTn)をセット(1)したあと、1回書き込みできます。
- 3. 通信予約時は、ストップ・コンディションによる割り込み検出のあとにIICAnレジスタにデータを書き込んでください。

(2) スレーブ・アドレス・レジスタn (SVAn)

スレーブとして使用する場合に、自局アドレスの7ビット {A6, A5, A4, A3, A2, A1, A0} を格納するレジスタです。

SVAnレジスタは、8ビット・メモリ操作命令で設定します。

ただし、STDn=1(スタート・コンディション検出)のときの書き換えは禁止です。

リセット信号の発生により、00Hになります。

図19-4 スレーブ・アドレス・レジスタn (SVAn) のフォーマット

アドレス: F0234H リセット時:00H R/W 略号 7 6 5 3 2 1 0 0注 SVAn A6 A5 A4 A3 A2 Α1 A0

注 ビット0は0固定です。

(3) SOラッチ

SOラッチは、SDAAn端子出力レベルを保持するラッチです。

(4) ウエイク・アップ制御回路

スレーブ・アドレス・レジスタn (SVAn) に設定したアドレス値と受信アドレスが一致した場合, または拡張コードを受信した場合に割り込み要求 (INTIICAn) を発生させる回路です。

(5) シリアル・クロック・カウンタ

送信/受信動作時に出力する。または入力されるシリアル・クロックをカウントし、8ビット・データの送受信が行われたことを調べます。

(6) 割り込み要求信号発生回路

割り込み要求信号(INTIICAn)の発生を制御します。

I²C割り込み要求は、次の2つのトリガで発生します。

- ・シリアル・クロックの8クロック目または9クロック目の立ち下がり(WTIMnビットで設定)
- ・ストップ・コンディション検出による割り込み要求発生(SPIEnビットで設定)

備考 WTIMnビット : IICAコントロール・レジスタn0 (IICCTLn0) のビット3

SPIEnビット : "のビット4

(7) シリアル・クロック制御回路

マスタ・モード時に、SCLAn端子に出力するクロックをサンプリング・クロックから生成します。

(8) クロック・ストレッチ制御回路

クロック・ストレッチ・タイミングを制御します。

(9) アクノリッジ生成回路、ストップ・コンディション検出回路、スタート・コンディション検出回路、アクノリッジ検出回路

各状態の生成および検出を行います。

(10) データ保持時間補正回路

シリアル・クロックの立ち下がりに対するデータの保持時間を生成するための回路です。

(11) スタート・コンディション生成回路

STTnビットがセット(1) されるとスタート・コンディションを生成します。

ただし通信予約禁止状態 (IICRSVnビット = 1) で、かつバスが解放されていない (IICBSYnビット = 1) 場合には、スタート・コンディション要求は無視し、STCFnビットをセット (1) します。

(12) ストップ・コンディション生成回路

SPTnビットがセット(1) されるとストップ・コンディションを生成します。

(13) バス状態検出回路

スタート・コンディションおよびストップ・コンディションの検出により、バスが解放されているか、 解放されていないかを検出します。

ただし動作直後はバス状態を検出できないため、STCENnビットにより、バス状態検出回路の初期状態を設定してください。

備考1. STTnビット : IICAコントロール・レジスタn0 (IICCTLn0) のビット1

SPTnビット: " のビット0

 IICRSVnビット: IICAフラグ・レジスタn (IICFn)
 のビット0

 IICBSYnビット:
 " のビット6

 STCFnビット:
 " のビット7

 STCENnビット:
 " のビット1

19.3 シリアル・インタフェースIICAを制御するレジスタ

シリアル・インタフェースIICAは、次の8種類のレジスタで制御します。

- ・周辺イネーブル・レジスタ0(PER0)
- ・IICAコントロール・レジスタn0 (IICCTLn0)
- ・IICAフラグ・レジスタn (IICFn)
- ・IICAステータス・レジスタn (IICSn)
- ・IICAコントロール・レジスタn1 (IICCTLn1)
- ・IICAロウ・レベル幅設定レジスタn(IICWLn)
- ・IICAハイ・レベル幅設定レジスタn (IICWHn)
- ・ポート・モード・レジスタ6 (PM6)
- ・ポート・レジスタ6 (P6)

備考 n=0

19.3.1 周辺イネーブル・レジスタ0 (PER0)

PEROレジスタは、各周辺ハードウエアへのクロック供給許可/禁止を設定するレジスタです。使用しないハードウエアへはクロック供給も停止させることで、低消費電力化とノイズ低減をはかります。

シリアル・インタフェースIICAnを使用するときは、必ずビット4(IICA0EN)を1に設定してください。 PEROレジスタは、1ビット・メモリ操作命令または8ビット・メモリ操作命令で設定します。

リセット信号の発生により、00Hになります。

図19-5 周辺イネーブル・レジスタ0 (PER0) のフォーマット

アドレス: F00F0H リセット時: 00H R/W

略号	7	6	5	4	3	2	1	0
PER0	RTCWEN	IRDAEN	ADCEN	IICA0EN	SAU1EN	SAU0EN	0	TAU0EN

IICAnEN	シリアル・インタフェースIICAnの入力クロック供給の制御
0	入力クロック供給停止
	・シリアル・インタフェースIICAnで使用するSFRへのライト不可
	・シリアル・インタフェースIICAnはリセット状態
1	入力クロック供給許可
	・シリアル・インタフェースIICAnで使用するSFRへのリード/ライト可

- 注意1. シリアル・インタフェースIICAnの設定をする際には、必ず最初にIICAnEN = 1の状態で、下 記のレジスタの設定を行ってください。IICAnEN = 0の場合は、シリアル・インタフェース IICAの制御レジスタは初期値となり、書き込みは無視されます(ポート・モード・レジスタ6 (PM6)、ポート・レジスタ6 (P6) は除く)。
 - ・IICAコントロール・レジスタn0 (IICCTLn0)
 - ・IICAフラグ・レジスタn(IICFn)
 - ・IICAステータス・レジスタn (IICSn)
 - ・IICAコントロール・レジスタn1 (IICCTLn1)
 - ・IICAロウ・レベル幅設定レジスタn(IICWLn)
 - ・IICAハイ・レベル幅設定レジスタn (IICWHn)
 - 2. ビット1には必ず"0"を設定してください。

19. 3. 2 IICAコントロール・レジスタn0 (IICCTLn0)

 I^2 Cの動作許可/停止、クロック・ストレッチ・タイミングの設定、その他 I^2 Cの動作を設定するレジスタです。 IICCTLn0レジスタは、1ビット・メモリ操作命令または8ビット・メモリ操作命令で設定します。ただし、SPIEn、WTIMn、ACKEnビットは、IICEn = 0のとき、またはクロック・ストレッチ期間中に設定してください。またIICEnビットを "0" から "1" に設定するときに、これらのビットを同時に設定できます。

リセット信号の発生により、00Hになります。

図19-6 IICAコントロール・レジスタn0 (IICCTLn0) のフォーマット (1/4)

アドレス: F0230H リセット時: 00H R/W

略号	7	6	5	4	3	2	1	0
IICCTLn0	IICEn	LRELn	WRELn	SPIEn	WTIMn	ACKEn	STTn	SPTn

IICEn	l²Cの動作許可			
0	動作停止。IICAステータス・レジスタn(IICSn)	をリセット ^{注1} 。内部動作も停止。		
1	動作許可。			
このビッ	アビットのセット(1)は,必ずSCLAn, SDAAnラインがハイ・レベルの状態で行ってください。			
クリアさ	れる条件(IICEn = 0)	セットされる条件(IICEn = 1)		
命令に	よるクリア	・命令によるセット		
・リセッ	卜時			

LRELn ^{注2,3}	通信退避					
0	通常動作。					
1	現在行っている通信から退避し、待機状態。実行	後自動的にクリア(0)される。				
	自局に関係ない拡張コードを受信したときなどに何	吏用する。				
	SCLAn, SDAAnラインはハイ・インピーダンス状態	態になる。				
	IICAコントロール・レジスタn0(IICCTLn0),IIC	CAステータス・レジスタn (IICSn) のうち,次のフラグがク				
	リア (0) される。					
	·STTn ·SPTn ·MSTSn ·EXCn ·COln ·TRCn ·ACKDn ·STDn					
次の通信を	参加条件が満たされるまでは,通信から退避した待	機状態となる。				
・ストッ	ストップ・コンディション検出後,マスタとしての起動					
・スター	・スタート・コンディション後のアドレスー致または拡張コード受信					
クリアされ	れる条件(LRELn = 0)	セットされる条件(LRELn = 1)				
• 実行後,	自動的にクリア	・命令によるセット				
・リセッ	卜時					

WRELn ^{注2,3}	クロック・ストレッチ解除		
0	クロック・ストレッチを解除しない。		
1	クロック・ストレッチを解除する。クロック・ストレッチ解除後、自動的にクリアされる。		
送信状態	送信状態(TRCn = 1)で,9クロック目のクロック・ストレッチ期間中にWRELnビットをセット(クロック・ストレッチ		
を解除)	を解除)した場合,SDAAnラインをハイ・インピーダンス(TRCn = 0)にします。		
クリアされ	れる条件(WRELn = 0)	セットされる条件(WRELn = 1)	
• 実行後,	自動的にクリア	・命令によるセット	
・リセッ	卜時		

- 注1. リセットされるのは、IICAステータス・レジスタn(IICA0)、IICAフラグ・レジスタn(IICF0)の STCFn、IICBSYnビット、IICAコントロール・レジスタn1(IICCTLn1)レジスタのCLDn、DADnビットです。
 - 2. IICEn = 0の状態では、このビットの信号は無効になります。
 - 3. LRELn, WRELnビットの読み出し値は常に0になります。
- 注意 SCLAnラインがハイ・レベル、SDAAnラインがロウ・レベルの状態かつ、デジタル・フィルタ・オン (IICCTLn1レジスタのDFCn = 1) のときにI²Cを動作許可 (IICEn = 1) した場合、直後にスタート・コンディションを検出してしまいます。この場合は、I²Cを動作許可 (IICEn = 1) したあと、連続して1ビット・メモリ操作命令により、LRELnビットをセット (1) してください。



図19-6 IICAコントロール・レジスタn0 (IICCTLn0) のフォーマット (2/4)

SPIEn ^{注1}	ストップ・コンディション検出による割り込み要求発生の許可/禁止		
0	禁止		
1	許可		
IICAコント	IICAコントロール・レジスタn1(IICCTLn1)のWUPn = 1の場合には,SPIEn = 1にしてもストップ・コンディション割り		
込みは発生	込みは発生しません。		
クリアされ	しる条件(SPIEn = 0)	セットされる条件(SPIEn = 1)	
命令によ	るクリア	・命令によるセット	
・リセット	時		

WTIMn ^注 1	クロック・ストレッラ	チおよび割り込み要求発生の制御	
0	8クロック目の立ち下がりで割り込み要求発生。		
	マスタの場合 :8クロック出力後,クロック	出力をロウ・レベルにしたままクロック・ストレッチ	
	スレーブの場合:8クロック入力後,クロック	をロウ・レベルにしてマスタをクロック・ストレッチ	
1	9クロック目の立ち下がりで割り込み要求発生。		
	マスタの場合 : 9クロック出力後, クロック	出力をロウ・レベルにしたままクロック・ストレッチ	
	スレーブの場合:9クロック入力後,クロック	をロウ・レベルにしてマスタをクロック・ストレッチ	
アドレス朝	アドレス転送中はこのビットの設定にかかわらず,9クロック目の立ち下がりで割り込みが発生します。アドレス転送終		
了後このヒ	了後このビットの設定が有効になります。またマスタ時、アドレス転送中は9クロックの立ち下がりにクロック・ストレ		
ッチが入り	ます。自局アドレスを受信したスレーブは,アク	ノリッジ(ACK)発生後の9クロック目の立ち下がりでクロ	
ック・スト	・レッチに入ります。ただし拡張コードを受信した	スレーブは,8クロック目の立ち下がりでクロック・ストレ	
ッチに入り	ます。		
クリアされ	る条件(WTIMn = 0)	セットされる条件(WTIMn = 1)	
命令によ	るクリア	・命令によるセット	
・リセット	時		

ACKEn 注1, 2	アクノリッジ制御	
0	アクノリッジを禁止。	
1	アクノリッジを許可。9クロック期間中にSDAAnラインをロウ・レベルにする。	
クリアされ	れる条件 (ACKEn = 0) セットされる条件 (ACKEn = 1)	
命令によ	るクリア	・命令によるセット
・リセット	セット時	

- 注1. IICEn = 0の状態では、このビットの信号は無効になります。その期間にビットの設定を行ってください。
 - 2. アドレス転送中で、かつ拡張コードでない場合、設定値は無効です。 スレーブかつアドレスが一致した場合は、設定値に関係なくアクノリッジを生成します。



図19-6 IICAコントロール・レジスタn0 (IICCTLn0) のフォーマット (3/4)

STTn ^{注1, 2}	スタート・コンディション・トリガ
0	スタート・コンディションを生成しない。
1	バスが解放されているとき(待機状態、IICBSYnが0のとき):
	セット(1)すると、スタート・コンディションを生成する(マスタとしての起動)。
	第三者が通信中のとき:
	・通信予約機能許可の場合(IICRSVn = 0)
	スタート・コンディション予約フラグとして機能する。セット(1)すると、バスが解放されたあと自動
	的にスタート・コンディションを生成する。
	・通信予約機能禁止の場合(IICRSVn = 1)
	セット(1)してもSTTnビットはクリアされ、STTnクリア・フラグ(STCFn)がセット(1)される。
	スタート・コンディションは生成しない。
	クロック・ストレッチ状態(マスタ時):
	クロック・ストレッチを解除してリスタート・コンディションを生成する。

セット・タイミングに関する注意

- ・マスタ受信の場合:転送中のセット(1)は禁止です。ACKEn = 0に設定し、受信の最後であることをスレーブに伝えたあとのクロック・ストレッチ期間中にだけセット(1)可能です。
- ・マスタ送信の場合:アクノリッジ期間中は、正常にスタート・コンディションが生成されないことがあります。9クロック目出力後のクロック・ストレッチ期間中にセット(1)してください。
- ・ストップ・コンディション・トリガ(SPTn)と同時セット(1)することは禁止です。
- ・STTnビットをセット(1)後、クリア条件になる前に再度セット(1)することは禁止です。

クリアされる条件(STTn = 0)	セットされる条件(STTn = 1)
・通信予約禁止状態でのSTTnビットのセット(1)	・命令によるセット
・アービトレーションに負けたとき	
・マスタでのスタート・コンディション生成	
・LRELn = 1(通信退避)によるクリア	
・IICEn = 0(動作停止)のとき	
・リセット時	

- 注1. IICEn = 0の状態では、このビットの信号は無効になります。
 - 2. STTnビットの読み出し値は、常に0になります。

備考1. IICRSVn : IICフラグ・レジスタn (IICFn) のビット0

STCFn : " のビット7

図19-6 IICAコントロール・レジスタn0 (IICCTLn0) のフォーマット (4/4)

SPTn ^注	ストップ・コンディション・トリガ	
0	ストップ・コンディションを生成しない。	
1	ストップ・コンディションを生成する(マスタとしての転送終了)。	

セット・タイミングに関する注意

・マスタ受信の場合:転送中のセット(1)は禁止です。

ACKEn = 0に設定し、受信の最後であることをスレーブに伝えたあとのクロック・ストレッチ期間中にだけセット(1)可能です。

- ・マスタ送信の場合:アクノリッジ期間中は、正常にストップ・コンディションが生成されないことがあります。9クロック出力後のクロック・ストレッチ期間中にセットしてください。
- ・スタート・コンディション・トリガ(STTn)と同時にセット(1)することは禁止です。
- ·SPTnビットのセット(1)は、マスタのときのみ行ってください。
- ・WTIMn = 0設定時に、8クロック出力後のクロック・ストレッチ期間中にSPTnビットをセット(1) すると、クロック・ストレッチ解除後、9クロック目のハイ・レベル期間中にストップ・コンディションを生成するので注意してください。 8クロック出力後のクロック・ストレッチ期間中にWTIMn = 0→1に設定し、9クロック目出力後のクロック・ストレッチ期間中にSPTnビットをセット(1) してください。
- ・SPTnビットをセット(1)後、クリア条件になる前に、再度セット(1)することは禁止です。

クリアされる条件(SPTn = 0)	セットされる条件(SPTn = 1)
・アービトレーションに負けたとき	・命令によるセット
・ストップ・コンディション検出後,自動的にクリア	
・LRELn = 1(通信退避)によるクリア	
・IICEn = 0(動作停止)のとき	
・リセット時	

注 SPTnビットの読み出し値は、常に0になります。

注意 IICAステータス・レジスタn(IICSn)のビット3(TRCn) = 1(送信状態)のとき,9クロック目にIICCTLn0 レジスタのビット5(WRELn)をセット(1)してクロック・ストレッチ解除すると、TRCnビットを クリア(受信状態)してSDAAnラインをハイ・インピーダンスにします。TRCn = 1(送信状態)に おけるクロック・ストレッチ解除は、IICAシフト・レジスタnへの書き込みで行ってください。

19.3.3 IICAステータス・レジスタn (IICSn)

I²Cのステータスを表すレジスタです。

IICSnレジスタは、STTn = 1およびクロック・ストレッチ期間中のみ、1ビット・メモリ操作命令または8ビット・メモリ操作命令で読み出します。

リセット信号の発生により、00Hになります。

注意 STOPモード状態時のアドレス一致ウエイク・アップ機能動作許可(WUPn = 1)状態でのIICSn レジスタの読み出しは禁止です。WUPn = 1の状態から、INTIICAn割り込み要求と関係なく WUPnビットを1→0(ウエイク・アップ動作停止)に変更した場合には、次のスタート・コンディション/ストップ・コンディション検出までは状態が反映されません。そのため、ウエイク・アップ機能を使用する場合には必ずストップ・コンディション検出による割り込みを許可(SPIEn = 1)して割り込み検出後にIICSnレジスタを読み出してください。

備考 STTn : IICAコントロール・レジスタn0 (IICCTLn0) のビット1WUPn : IICAコントロール・レジスタn1 (IICCTLn1) のビット7

図19-7 IICAステータス・レジスタn (IICSn) のフォーマット (1/3)

アドレス:FFF51H リセット時:00H R 略号 7 6 5 4 3 2 1 0 IICSn TRCn ACKDn STDn SPDn MSTSn ALDn EXCn COIn

MSTSn	マスタ状態確認フラグ		
0	スレーブ状態または通信待機状態。		
1	マスタ通信状態。		
クリアさ	される条件(MSTSn = 0) セットされる条件(MSTSn = 1)		
・ストッ	ップ・コンディション検出時	・スタート・コンディション生成時	
• ALDn	= 1(アービトレーション負け)のとき		
·LREL	n = 1(通信退避)によるクリア		
• IICEn	En = 1→0(動作停止)のとき		
・リセッ	マット時		

ALDn	アービトレーション負け検出	
0	アービトレーションが起こっていない状態。またはアービトレーションに勝った状態。	
1	アービトレーションに負けた状態。MSTSnビットがクリアされる。	
クリアされる条件 (ALDn = 0) セットされる条件 (ALDn = 1)		セットされる条件(ALDn = 1)
• IICSn	レジスタ読み出し後,自動的にクリア ^注	・アービトレーションに負けたとき
• IICEn	= 1→0(動作停止)のとき	
・リセッ	ノト時	

注 IICSnレジスタのほかのビットに対し1ビット・メモリ操作命令を実行した場合もクリアされます。したがって、ALDnビット使用時は、ほかのビットよりも先にデータをリードしてください。

備考 1. LRELn : IICAコントロール・レジスタn0 (IICCTLn0) のビット6

IICEn : "のビット7

図19-7 IICAステータス・レジスタn (IICSn) のフォーマット (2/3)

EXCn	拡張コード受信検出	
0	拡張コードを受信していない。	
1	拡張コードを受信している。	
クリアさ	される条件 (EXCn = 0) セットされる条件 (EXCn = 1)	
・スター	- ト・コンディション検出時	・受信したアドレス・データの上位4ビットが"0000"また
・ストッ	ップ・コンディション検出時	は"1111"のとき(8クロック目の立ち上がりでセット)
· LREL	n = 1(通信退避)によるクリア	
• IICEn	= 1→0(動作停止)のとき	
・リセッ	ット時	

COIn	アドレス一致検出	
0	アドレスが一致していない。	
1	アドレスが一致している。	
クリアさ	される条件 (COIn = 0) セットされる条件 (COIn = 1)	
・スター	-ト・コンディション検出時	・受信アドレスが自局アドレス(スレーブ・アドレス・レジ
・ストッ	ップ・コンディション検出時	スタn(SVAn))と一致したとき(8クロック目の立ち上
• LREL	n=1(通信退避)によるクリア	がりでセット)
• IICEn	= 1→0(動作停止)のとき	
・リセッ	ット時	

TRCn	· · · · · · · · · · · · · · · · · · ·	/ 受信状態検出
0	受信状態(送信状態以外)。SDAAnラインをハイ・	
1	送信状態。SDAAnラインにSOnラッチの値が出力で	きるようにする(1バイト目の9クロック目の立ち下がり以降
	有効)。	
クリアさ	される条件(TRCn = 0)	セットされる条件(TRCn = 1)
<マス タ	1, スレーブ共通>	<マスタの場合>
・ストッ	, プ・コンディション検出時	・スタート・コンディション生成時
·LREL	n = 1(通信退避)によるクリア	・1バイト目(アドレス転送時)のLSB(転送方向指定ビッ
• IICEn	= 1→0(動作停止)のとき	ト)に"0"(マスタ送信)を出力したとき
• WREI	_n = 1(クロック・ストレッチ解除)によるクリア ^注	<スレーブの場合>
• ALDn	= 0→1(アービトレーション負け)のとき	・マスタからの1バイト目(アドレス転送時)のLSB(転送
・リセッ	, ト時	方向指定ビット)に"1"(スレーブ送信)が入力された
・通信で	「参加の場合(MSTSn, EXCn, COIn = 0)	とき
<マスタ	の場合>	
・1バイ	ト目のLSB(転送方向指定ビット)に"1"を出力し	
たとき	5	
<スレ-	- ブの場合>	
・スター	- ト・コンディション検出時	
・1バイ	ト目のLSB(転送方向指定ビット)に"0"を入力し	
たとき	<u> </u>	

注 IICAステータス・レジスタn (IICSn) のビット3 (TRCn) = 1 (送信状態) のとき,9クロック目にIICA コントロール・レジスタn0 (IICCTLn0) のビット5 (WRELn) をセット(1) してクロック・ストレッチを解除すると,TRCnビットをクリア (受信状態) してSDAAnラインをハイ・インピーダンスにします。TRCn = 1 (送信状態) におけるクロック・ストレッチ解除は、IICAシフト・レジスタnへの書き込みで行ってください。

備考 1. LRELn : IICAコントロール・レジスタn0 (IICCTLn0) のビット6 IICEn : " のビット7

図19-7 IICAステータス・レジスタn (IICSn) のフォーマット (3/3)

ACKDn	アクノリッジ(ACK)検出	
0	アクノリッジを検出していない。	
1	アクノリッジを検出している。	
クリアさ	される条件(ACKDn = 0)	セットされる条件(ACKDn = 1)
・ストッ	ップ・コンディション検出時	・SCLAnラインの9クロック目の立ち上がり時にSDAAnライ
・次のノ	「イトの1クロック目の立ち上がり時	ンがロウ・レベルであったとき
·LREL	n = 1(通信退避)によるクリア	
• IICEn	= 1→0(動作停止)のとき	
・リセッ	ット時	

STDn	スタート・コンディション検出	
0	スタート・コンディションを検出していない。	
1	スタート・コンディションを検出している。アドレス転送期間であることを示す。	
クリアさ	される条件(STDn = 0)	セットされる条件(STDn = 1)
・ストッ	ップ・コンディション検出時	・スタート・コンディション検出時
・アドレ	ノス転送後の次のバイトの1クロック目の立ち上がり	
時		
·LREL	n = 1(通信退避)によるクリア	
• IICEn	= 1→0(動作停止)のとき	
・リセッ	ット時	

SPDn	ストップ・コンディション検出	
0	ストップ・コンディションを検出していない。	
1	ストップ・コンディションを検出している。マスタでの通信が終了し、バスが解放されている。	
クリアされる条件 (SPDn = 0) セットされる条件 (SPDn = 1)		セットされる条件(SPDn = 1)
・このビットのセット後で、スタート・コンディション検出		・ストップ・コンディション検出時
後の,	アドレス転送バイトの1クロック目の立ち上がり時	
• WUPr	n = 1→0のとき	
• IICEn	= 1→0(動作停止)のとき	
・リセッ) ト時	

備考 1. LRELn : IICAコントロール・レジスタn0(IICCTLn0)のビット6

IICEn : "のビット7

2. n = 0

19. 3. 4 IICAフラグ・レジスタn (IICFn)

I²Cの動作モードの設定と、I²Cバスの状態を表すレジスタです。

IICFnレジスタは、1ビット・メモリ操作命令または8ビット・メモリ操作命令で設定します。ただし、STTn クリア・フラグ(STCFn)、 I^2 Cバス状態フラグ(IICBSYn)は読み出しのみ可能です。

IICRSVnビットにより、通信予約機能の禁止/許可を設定します。

またSTCENnビットにより、IICBSYnビットの初期値を設定します。

IICRSVn, STCENnビットはI²Cが動作禁止(IICAコントロール・レジスタn0(IICCTLn0)のビット7(IICEn)

=0) のときのみ書き込み可能です。動作許可後、IICFnレジスタは読み出しのみ可能となります。

リセット信号の発生により、00Hになります。



図19-8 IICAフラグ・レジスタn (IICFn) のフォーマット

アドレス:FFF52H リセット時:00H R/W^注

略号 7 6 5 4 3 2 1 0 IICFn IICBSYn 0 0 0 STCENn IICRSVn

STCFn	STTnクリア・フラグ	
0	スタート・コンディション発行。	
1	スタート・コンディション発行できず、STTnフラグ・クリア。	
クリアさ	sれる条件(STCFn = 0)	セットされる条件(STCFn = 1)
• STTn	= 1によるクリア	・通信予約禁止(IICRSVn = 1)設定時にスタート・コンデ
• IICEn	= 0 (動作停止) のとき	ィション発行できず,STTnビットがクリア(0)されたと
・リセッ	ノト時	き

IICBSYn	l ² Cバス状態フラグ	
0	バス解放状態(STCENn = 1時の通信初期状態)。	
1	バス通信状態(STCENn = 0時の通信初期状態)。	
クリアさ	sれる条件(IICBSYn = 0)	セットされる条件(IICBSYn = 1)
・ストッ	ップ・コンディション検出時	・スタート・コンディション検出時
• IICEn	= 0 (動作停止) のとき	・STCENn = 0時のIICEnビットのセット
・リセッ	ソト時	

STCENn	初期スタート許可トリガ	
0	動作許可(IICEn = 1)後,ストップ・コンディションの検出により,スタート・コンディションを生成許可。	
1	動作許可(IICEn = 1)後,ストップ・コンディションを検出せずに,スタート・コンディションを生成許可。	
クリアさ	れる条件(STCENn = 0)	セットされる条件(STCENn = 1)
命令に	こよるクリア	・命令によるセット
・スター	-ト・コンディション検出時	
・リセッ	・ト時	

IICRSVn	通信予約機能禁止ビット	
0	通信予約許可。	
1	通信予約禁止。	
クリアされる条件(IICRSVn = 0)		セットされる条件(IICRSVn = 1)
・命令によるクリア		・命令によるセット
・リセット時		

注 ビット6, 7はRead onlyです。

注意1. STCENnビットへの書き込みは動作停止(IICEn = 0)時のみ行ってください。

- 2. STCENn = 1とした場合,実際のバス状態にかかわらずバス解放状態(IICBSYn = 0)と認識しますので,1回目のスタート・コンディションを発行(STTn = 1)する場合は他の通信を破壊しないように第三者の通信が行われていないことを確認する必要があります。
- 3. IICRSVnへの書き込みは動作停止(IICEn = 0) 時のみ行ってください。

備考 1. STTn : IICAコントロール・レジスタn0 (IICCTLn0) のビット1 IICEn : " のビット7

19. 3. 5 IICAコントロール・レジスタn1 (IICCTLn1)

I²Cの動作モードの設定やSCLAn、SDAAn端子状態を検出するためのレジスタです。

IICCTLn1レジスタは、1ビット・メモリ操作命令または8ビット・メモリ操作命令で設定します。ただし、CLDn、DADnビットは読み出しのみ可能です。

IICCTLn1レジスタは、WUPnビットを除きI²Cが動作禁止(IICAコントロール・レジスタn0(IICCTLn0)のビット7(IICEn)= 0)のときに設定してください。

リセット信号の発生により、00Hになります。

図19-9 IICAコントロール・レジスタn1 (IICCTLn1) のフォーマット (1/2)

リセット時:00H R/W^{注1} アドレス: F0231H 0 略号 7 4 3 2 5 WUPn PRSn IICCTLn1 CLDn DADn SMCn DFCn

٧	WUPn	アドレス一致ウエイク・アップの制御
	0	STOPモード状態時のアドレス一致ウエイク・アップ機能動作停止
	1	STOPモード状態時のアドレス一致ウエイク・アップ機能動作許可

WUPn = 1でSTOPモードに移行する場合は、WUPnビットをセット(1)してfmckの3クロック以上経過後にSTOP命令を 実行してください(図19-22 WUPn = 1を設定する場合のフロー参照)。

アドレス一致、または拡張コード受信後はWUPnビットをクリア(0)してください。WUPnビットをクリア(0)することで、その後の通信に参加する事ができます(クロック・ストレッチ解除および送信データ書き込みは、WUPnビットをクリア(0)したあとに行う必要があります)。

WUPn = 1の状態における,アドレス一致および拡張コード受信時の割り込みタイミングは,WUPn = 0の場合の割り込みタイミングと同じです(クロックによるサンプリング誤差分の遅延差は生じます)。また,WUPn = 1の場合には,SPIEn = 1にしてもストップ・コンディション割り込みは発生しません。

クリアされる条件(WUPn = 0)	セットされる条件(WUPn = 1)
・命令によるクリア(アドレス一致もしくは拡張コード受信	・命令によるセット (MSTSn, EXCn, COIn = 0であり, STDn
後)	= 0(通信に不参加である事)のとき) ^{注2}

- 注1. ビット4, 5はRead Onlyです。
 - 2. 次に示す期間に、IICAステータス・レジスタn (IICSn) の状態を確認しセットする必要があります。




図19-9 IICAコントロール・レジスタn1 (IICCTLn1) のフォーマット (2/2)

CLDn	SCLAn端子のレベル検出(IICEn = 1のときのみ有効)	
0	SCLAn端子がロウ・レベルであることを検出	
1	SCLAn端子がハイ・レベルであることを検出	
クリアされる条件(CLDn = 0)		セットされる条件(CLDn = 1)
• SCLA	n端子がロウ・レベルのとき	・SCLAn端子がハイ・レベルのとき
• IICEn	= 0 (動作停止) のとき	
・リセッ	ット時	

DADn	SDAAn端子のレベル検出(IICEn = 1のときのみ有効)	
0	SDAAn端子がロウ・レベルであることを検出	
1	SDAAn端子がハイ・レベルであることを検出	
クリアさ	される条件(DADn = 0)	セットされる条件(DADn = 1)
• SDAA	n端子がロウ・レベルのとき	・SDAAn端子がハイ・レベルのとき
• IICEn	= 0(動作停止)のとき	
・リセッ	ット時	

SMCn	動作モードの切り替え
0	標準モードで動作(最大転送レート:100 kbps)
1	ファースト・モード (最大転送レート : 400 kbps) またはファースト・モード・プラス (最大転送レート : 1 Mbps)
	で動作

DFCn	デジタル・フィルタの動作の制御
0	デジタル・フィルタ・オフ
1	デジタル・フィルタ・オン
デジタル	レ・フィルタは,ファースト・モードおよびファースト・モード・プラス時に使用してください。
デジタル	レ・フィルタは,ノイズ除去のために使用します。DFCnビットのセット(1)/クリア(0)により,転送クロッ

PRSn	IICA動作クロック(fmck)の制御
0	fclĸを選択(1 MHz≦fclκ≦20 MHz)
1	fcLk/2を選択(20MHz <fclk)< td=""></fclk)<>

注意1. IICA動作クロック(fmck)の最高動作周波数は20 MHz(Max.)です。

fclxが20 MHzを越える場合のみ、IICAコントロール・レジスタn1 (IICCTLn1) のビット0 (PRSn) に"1"を設定してください。

2. 転送クロックを設定する場合は、fcLkの最低動作周波数に注意してください。

シリアル・インタフェースIICAはモードによってfcLkの最低動作周波数が決められています。

ファースト・モード時: fcLĸ = 3.5 MHz (Min.)

ファースト・モード・プラス時: fclk = 10 MHz (Min.)

標準モード時: fcLK = 1 MHz (Min.)

3. ファースト・モード・プラスは、A:民生用途 (T_A = −40~+85 °C) D:産業用途 (T_A = −40~+85 °C) のみです。

備考 1. IICEn: IICAコントロール・レジスタn0 (IICCTLn0) のビット7

2. n = 0

クが変化することはありません。



19. 3. 6 IICAロウ・レベル幅設定レジスタn(IICWLn)

シリアル・インタフェースIICAが、出力するSCLAn端子信号のロウ・レベル幅(tLow)とSDAAn端子信号を 制御するレジスタです。

IICWLnレジスタは、8ビット・メモリ操作命令で設定します。

IICWLnレジスタは、I²Cが動作禁止(IICAコントロール・レジスタn0(IICCTLn0)のビット7(IICEn)= 0)のときに設定してください。

リセット信号の発生により、FFHになります。

IICWLnの設定方法については、19.4.2 IICWLn, IICWHnレジスタによる転送クロック設定方法を参照してください。

また、データ・ホールド時間はIICWLnで設定した時間の1/4になります。

図19-10 IICAロウ·レベル幅設定レジスタn(IICWLn)のフォーマット



19. 3. 7 IICAハイ・レベル幅設定レジスタn (IICWHn)

シリアル・インタフェースIICAが、出力するSCLAn端子信号のハイ・レベル幅とSDAAn端子信号を制御するレジスタです。

IICWHnレジスタは、8ビット・メモリ操作命令で設定します。

IICWHnレジスタは、I²Cが動作禁止(IICAコントロール・レジスタn0(IICCTLn0)のビット7(IICEn)= 0)のときに設定してください。

リセット信号の発生により、FFHになります。

図19-11 IICAハイ・レベル幅設定レジスタn (IICWHn) のフォーマット



備考 1. マスタ側の転送クロックの設定方法は19.4.2(1)を,スレーブ側のIICWLn, IICWHnレジスタの設定方法は,19.4.2(2)を参照してください。

19.3.8 ポート・モード・レジスタ6 (PM6)

ポート6の入力/出力を1ビット単位で設定するレジスタです。

P60/SCLA0端子をクロック入出力、P61/SDAA0端子をシリアル・データ入出力として使用するとき、PM60、PM61およびP60、P61の出力ラッチに0を設定してください。

IICEn (IICAコントロール・レジスタn0 (IICCTLn0) のビット7) が0の場合, P60/SCLA0端子およびP61/SDAA0端子はロウ・レベル出力(固定)となるため、出力モードへの切り替えは、IICEnビットに1を設定してから、行ってください。

PM6レジスタは、1ビット・メモリ操作命令または8ビット・メモリ操作命令で設定します。 リセット信号の発生により、FFHになります。

図19-12 ポート・モード・レジスタ6 (PM6) のフォーマット

アドレス: FFF26H リセット時: FFH R/W

略号	7	6	5	4	3	2	1	0
PM6	1	1	1	1	1	PM62	PM61	PM60

PM6n	P6n端子の入出力モードの選択(n = 0-2)
0	出力モード (出力バッファ・オン)
1	入力モード (出力バッファ・オフ)

19.4 I²Cバス・モードの機能

19.4.1 端子構成


シリアル・クロック端子(SCLAn)と、シリアル・データ・バス端子(SDAAn)の構成は、次のようになっています。

- (1) SCLAn·····シリアル・クロックを入出力するための端子。
 - マスタ, スレーブともに、出力はN-chオープン・ドレイン。入力はシュミット入力。
- (2) SDAAn·····・シリアル・データの入出力兼用端子。

マスタ,スレーブともに、出力はN-chオープン・ドレイン。入力はシュミット入力。

シリアル・クロック・ラインおよびシリアル・データ・バス・ラインは、出力がN-chオープン・ドレインのため、外部にプルアップ抵抗が必要となります。

図19-13 端子構成図



19. 4. 2 IICWLn, IICWHnレジスタによる転送クロック設定方法

(1) マスタ側の転送クロック設定方法

このとき、最適なIICWLnレジスタとIICWHnレジスタの設定値は次のようになります。

(設定値はすべて小数点以下切り上げ)

・ファースト・モード時
$$IICWLn = \frac{0.52}{\text{転送クロック}} \times f_{MCK}$$

$$IICWHn = (\frac{0.48}{\text{転送クロック}} - t_{R} - t_{F}) \times f_{MCK}$$

標準モード時

$$IICWLn = \frac{0.47}{転送クロック} \times f_{MCK}$$
 $IICWHn = (\frac{0.53}{転送クロック} - t_R - t_F) \times f_{MCK}$

(2) スレーブ側のIICWLn, IICWHnレジスタ設定方法

(設定値はすべて小数点以下切り上げ)

・ファースト・モード時
$$IICWLn = 1.3~\mu s~\times~fmc \kappa$$

$$IICWHn = (1.2~\mu s~-~tr~-~tr)~\times~fmc \kappa$$

標準モード時

IICWLn = 4.7
$$\mu$$
s × fmck
IICWHn = (5.3 μ s - tr - tr) × fmck

・ファースト・モード・プラス時

IICWLn =
$$0.50 \,\mu s \times f_{MCK}$$

IICWHn = $(0.50 \,\mu s - t_{R} - t_{F}) \times f_{MCK}$

注意1. IICA動作クロック(fmck)の最高動作周波数は20 MHz(Max.)です。

fcLkが20 MHzを越える場合のみ、IICAコントロール・レジスタn1(IICCTLn1)のビット0(PRSn) に"1"を設定してください。

2. 転送クロックを設定する場合は、fcLKの最低動作周波数に注意してください。シリアル・インタフ ェースIICAはモードによってfclkの最低動作周波数が決められています。

標準モード時 : fclk = 1 MHz (Min.)

(備考は次ページにあります。)

備考1. SDAAn, SCLAn信号の立ち上がり時間(tr)と立ち下がり時間(tr)は、プルアップ抵抗と配線容量によって異なるため、各自で算出してください。

2. IICWLn : IICAロウ・レベル幅設定レジスタn IICWHn : IICAハイ・レベル幅設定レジスタn

tr : SDAAn, SCLAn信号の立ち下がり時間 tr : SDAAn, SCLAn信号の立ち上がり時間

fmck: IICA動作クロック周波数

19.5 I²Cバスの定義および制御方法

I²Cバスのシリアル・データ通信フォーマットおよび、使用する信号の意味について次に説明します。 I²Cバスのシリアル・データ・バス上に生成されている "スタート・コンディション", "アドレス", "データ"および "ストップ・コンディション"の各転送タイミングを図19-14に示します。

SCLAn 1-7 8 9 1-8 9 1-8 9 1-8 9 1-8 9 1-8

図19-14 I²Cバスのシリアル・データ転送タイミング

スタート・コンディション、スレーブ・アドレス、ストップ・コンディションはマスタが生成します。

アクノリッジ(ACK)は、マスタ、スレーブのどちらでも生成できます(通常、8ビット・データの受信側が出力します)。

シリアル・クロック(SCLAn)は、マスタが出力し続けます。ただし、スレーブはSCLAn端子のロウ・レベル期間を延長し、クロック・ストレッチを挿入できます。

19.5.1 スタート・コンディション

SCLAn端子がハイ・レベルのときに、SDAAn端子がハイ・レベルからロウ・レベルに変化するとスタート・コンディションとなります。SCLAn端子、SDAAn端子のスタート・コンディションはマスタがスレーブに対してシリアル転送を開始するときに生成する信号です。スレーブとして使用する場合は、スタート・コンディションを検出できます。




図19-15 スタート・コンディション


スタート・コンディションは、ストップ・コンディション検出状態 (SPDn: IICAステータス・レジスタn (IICSn) のビット0=1) のときにIICAコントロール・レジスタn0 (IICCTLn0) のビット1 (STTn) をセット (1) すると出力されます。また、スタート・コンディションを検出すると、IICSnレジスタのビット1 (STDn) がセット (1) されます。

19.5.2 アドレス

スタート・コンディションに続く7ビット・データはアドレスと定義されています。

アドレスは、マスタがバス・ラインに接続されている複数のスレーブの中から、特定のスレーブを選択するために出力する7ビット・データです。したがって、バス・ライン上のスレーブは、すべて異なるアドレスにしておく必要があります。

スレーブは、ハードウエアでこの条件を検出し、さらに、7ビット・データがスレーブ・アドレス・レジスタ n (SVAn) と一致しているかを調べます。このとき、7ビット・データとSVAnレジスタの値が一致すると、そのスレーブが選択されたことになり、以後、マスタがスタート・コンディションまたはストップ・コンディションを生成するまでマスタとの通信を行います。



注 スレーブ動作時に自局アドレスまたは拡張コード以外を受信した場合は、INTIICAnは発生しません。


アドレスは、スレーブのアドレスと19.5.3 転送方向指定に説明する転送方向を合わせて8ビットとしてIICAシフト・レジスタn(IICAn)に書き込むと出力します。また、受信したアドレスはIICAnレジスタに書き込まれます。

なお、スレーブのアドレスは、IICAnレジスタの上位7ビットに割り当てられます。

19. 5. 3 転送方向指定

マスタは、7ビットのアドレスに続いて、転送方向を指定するための1ビット・データを送信します。

この転送方向指定ビットが0のとき、マスタがスレーブにデータを送信することを示します。また、転送方向 指定ビットが1のとき、マスタがスレーブからデータを受信することを示します。



注 スレーブ動作時に自局アドレスまたは拡張コード以外を受信した場合は、INTIICAnは発生しません。

19. 5. 4 アクノリッジ (ACK)

アクノリッジ(ACK)によって、送信側と受信側におけるシリアル・データの状態を確認することができます。

受信側は、8ビット・データを受信するごとにアクノリッジを返します。

送信側は通常、8ビット・データ送信後、アクノリッジを受信します。受信側からアクノリッジが返されたとき、受信が正しく行われたものとして処理を続けます。アクノリッジの検出は、IICAステータス・レジスタn (IICSn) のビット2 (ACKDn) で確認できます。

マスタが受信で最終データを受信したときはアクノリッジを返さず、ストップ・コンディションを生成します。スレーブが受信でアクノリッジを返さないとき、マスタはストップ・コンディションまたはリスタート・コンディションを出力し、送信を中止します。アクノリッジが返らない場合、次の要因が考えられます。

- ① 受信が正しく行われていない。
- ② 最終データの受信が終わっている。
- ③ アドレス指定した受信側が存在しない。


アクノリッジ生成は、受信側が9クロック目にSDAAnラインをロウ・レベルにすることによって行われます(正常受信)。

IICAコントロール・レジスタn0 (IICCTLn0) のビット2 (ACKEn) をセット (1) することによって、アクノリッジが自動生成可能な状態になります。7ビットのアドレス情報に続く8ビット目のデータによりIICSnレジスタのビット3 (TRCn) が設定されます。受信 (TRCn = 0) の場合は、通常、ACKEnビットをセット (1) してください。

スレーブ受信動作時(TRCn = 0)にデータを受信できなくなったとき、または次のデータを必要としないときには、ACKEnビットをクリア(0)し、マスタ側に受信ができないことを示してください。

マスタ受信動作時(TRCn = 0)に、次のデータを必要としない場合、アクノリッジを生成しないようにACKEnビットをクリア(0)してください。これによって、スレーブ送信側にデータの終わりを知らせます(送信停止)。

図19-18 アクノリッジ



自局アドレス受信時は、ACKEnビットの値にかかわらずアクノリッジを自動生成します。自局アドレス以外の受信時は、アクノリッジを生成しません(NACK)。

拡張コード受信時は、あらかじめACKEnビットをセット(1)しておくことによってアクノリッジを生成します。

データ受信時のアクノリッジ生成方法は、クロック・ストレッチ・タイミングの設定により次のように異なります。


- ・8クロック・クロック・ストレッチ選択時(IICCTLn0レジスタのビット3(WTIMn) = 0): クロック・ストレッチ解除を行う前にACKEnビットをセット(1)することによって、SCLAn端子の8クロック目の立ち下がりに同期してアクノリッジを生成します。
- ・9クロック・クロック・ストレッチ選択時(IICCTLn0レジスタのビット3(WTIMn) = 1): あらかじめACKEnビットをセット(1) することによって、アクノリッジを生成します。

19.5.5 ストップ・コンディション

SCLAn端子がハイ・レベルのときに、SDAAn端子がロウ・レベルからハイ・レベルに変化すると、ストップ・コンディションとなります。

ストップ・コンディションは、マスタがスレーブに対してシリアル転送が終了したときに生成します。スレーブとして使用する場合は、ストップ・コンディションを検出できます。

図19-19 ストップ・コンディション



ストップ・コンディションは、IICAコントロール・レジスタn0(IICCTLn0)のビット0(SPTn)をセット(1)すると発生します。また、ストップ・コンディションを検出するとIICAステータス・レジスタn(IICSn)のビット0(SPDn)がセット(1)され、IICCTLn0レジスタのビット4(SPIEn)がセット(1)されている場合にはINTIICAnが発生します。

19.5.6 クロック・ストレッチ

クロック・ストレッチによっては、マスタまたはスレーブがデータの送受信のための準備中(クロック・ストレッチ状態)であることを相手に知らせます。

SCLAn端子をロウ・レベルにすることにより、相手にクロック・ストレッチ状態を知らせます。マスタ、スレーブ両方のクロック・ストレッチ状態が解除されると、次の転送を開始できます。

図19-20 クロック・ストレッチ(1/2)

(1) マスタは9クロック・クロック・ストレッチ, スレーブは8クロック・クロック・ストレッチ時 (マスタ:送信, スレーブ:受信, ACKEn = 1)





図19-20 クロック・ストレッチ(2/2)

(2) マスタ, スレーブとも9クロック・クロック・ストレッチ時(マスタ:送信, スレーブ:受信, ACKEn = 1)



クロック・ストレッチは、IICAコントロール・レジスタn0 (IICCTLn0) のビット3 (WTIMn) の設定により自動的に発生します。

通常、受信側はIICCTLn0レジスタのビット5(WRELnビット)= 1またはIICAシフト・レジスタn(IICAn)にFFHを書き込むとクロック・ストレッチを解除し、送信側はIICAnレジスタにデータを書き込むとクロック・ストレッチを解除します。

マスタの場合は、次の方法でもクロック・ストレッチを解除できます。

- ・IICCTLn0レジスタのビット1(STTn)=1
- ・IICCTLn0レジスタのビット0(SPTn)=1

19.5.7 クロック・ストレッチ解除方法

I²Cでは、通常、次のような処理でクロック・ストレッチを解除できます。

- ・IICAシフト・レジスタn (IICAn) へのデータ書き込み
- ・IICAコントロール・レジスタn0(IICCTLn0)のビット5(WRELn)のセット(クロック・ストレッチ 解除)
- ・IICCTLn0レジスタのビット1(STTn)のセット(スタート・コンディションの生成)注
- ・IICCTLn0レジスタのビット0(SPTn)のセット(ストップ・コンディションの生成)注

注 マスタのみ。

これらのクロック・ストレッチ解除処理を実行した場合、I²Cはクロック・ストレッチを解除し、通信が再開されます。

クロック・ストレッチを解除してデータ(アドレスを含む)を送信する場合には、IICAnレジスタにデータを書き込んでください。

クロック・ストレッチ解除後にデータを受信する場合、またはデータ送信を完了する場合には、IICCTLn0レジスタのビット5 (WRELn)をセット(1)してください。

クロック・ストレッチ解除後にリスタート・コンディションを生成する場合には、IICCTLn0レジスタのビット1 (STTn)をセット(1) してください。

クロック・ストレッチ解除後にストップ・コンディションを生成する場合には、IICCTLn0レジスタのビット0 (SPTn)をセット(1) してください。

1回のクロック・ストレッチ状態に対して1回だけ解除処理を実行してください。

たとえば、WRELnビットにセット(1)によるクロック・ストレッチ解除後、IICAnレジスタへのデータ書き込みを実施した場合には、SDAAnラインの変化タイミングとIICAnレジスタへの書き込みタイミングの競合により、SDAAnラインへの出力データが間違った値になる可能性があります。

このような処理以外でも、通信を途中で中止した場合には、IICEnビットをクリア(0)すると通信を停止するので、クロック・ストレッチを解除できます。

I²Cバスの状態がノイズなどによりデッド・ロックしてしまった場合には、IICCTLn0レジスタのビット6 (LRELn) をセット (1) すると通信から退避するので、クロック・ストレッチを解除できます。

注意 WUPn = 1のときにクロック・ストレッチ解除処理を実行した場合、クロック・ストレッチは解除されません。

19.5.8 割り込み要求 (INTIICAn) 発生タイミングおよびクロック・ストレッチ制御

IICAコントロール・レジスタn0(IICCTLn0)のビット3(WTIMn)の設定で、表19-2に示すタイミングで INTIICAnが発生し、また、クロック・ストレッチ制御を行います。

WTIMn	スレーブ動作時			マスタ動作時		
	アドレス	データ受信	データ送信	アドレス	データ受信	データ送信
0	9 ^{注1, 2}	8 ^{注2}	8 ^{注2}	9	8	8
1	9 ^{注1, 2}	9 ^{注2}	9 ^{注2}	9	9	9

表19-2 INTIICAn発生タイミングおよびクロック・ストレッチ制御

- 注1. スレーブのINTIICAn信号およびクロック・ストレッチは、スレーブ・アドレス・レジスタn(SVAn)に設定しているアドレスと一致したときにのみ、9クロック目の立ち下がりで発生します。
 - また、このとき、IICCTLn0レジスタのビット2(ACKEn)の設定にかかわらず、アクノリッジが生成されます。拡張コードを受信したスレーブは8クロック目の立ち下がりでINTIICAnを発生します。ただし、リスタート後にアドレス不一致になった場合には、9クロック目の立ち下がりでINTIICAnを発生しますが、クロック・ストレッチは発生しません。
 - 2. スレーブ・アドレス・レジスタn(SVAn)と受信したアドレスが一致せず、かつ拡張コードを受信していない場合は、INTIICAnもクロック・ストレッチも発生しません。
- 備考 表中の数字は、シリアル・クロックのクロック数を示しています。また、割り込み要求、クロック・ ストレッチ制御ともにシリアル・クロックの立ち下がりに同期します。

(1) アドレス送受信時

- ・スレーブ動作時:WTIMnビットにかかわらず、上記の注1,2の条件により、割り込みおよびクロック・ ストレッチ・タイミングが決まります。
- ・マスタ動作時 : WTIMnビットにかかわらず、割り込みおよびクロック・ストレッチ・タイミングは、 9クロック目の立ち下がりで発生します。

(2) データ受信時

・マスタ/スレーブ動作時:WTIMnビットにより、割り込みおよびクロック・ストレッチ・タイミング が決まります。

(3) データ送信時

・マスタ/スレーブ動作時:WTIMnビットにより、割り込みおよびクロック・ストレッチ・タイミングが決まります。

(4) クロック・ストレッチ解除方法

クロック・ストレッチの解除方法には次の4つがあります。

- ・IICAシフト・レジスタn (IICAn) へのデータ書き込み
- ・IICAコントロール・レジスタn0(IICCTLn0)のビット5(WRELn)のセット(クロック・ストレッチ 解除)
- ・IICCTLn0レジスタのビット1(STTn)のセット(スタート・コンディションの生成)注
- ・IICCTLn0レジスタのビット0(SPTn)のセット(ストップ・コンディションの生成)注

注 マスタのみ。

8クロック・クロック・ストレッチ選択(WTIMn = 0)時は、クロック・ストレッチ解除前にアクノリッジの生成の有無を決定する必要があります。

(5) ストップ・コンディション検出

INTIICAnは、ストップ・コンディションを検出すると発生します(SPIEn = 1のときのみ)。

19.5.9 アドレスの一致検出方法

I²Cバス・モードでは、マスタがスレーブ・アドレスを送信することにより、特定のスレーブ・デバイスを選択できます。

アドレス一致は、ハードウエアで自動的に検出できます。マスタから送信されたスレーブ・アドレスとスレーブ・アドレス・レジスタn(SVAn)に設定したアドレスが一致したとき、または拡張コードを受信した場合だけ、INTIICAn割り込み要求が発生します。

19. 5. 10 エラーの検出

I²Cバス・モードでは、送信中のシリアル・バス (SDAAn) の状態が、送信しているデバイスのIICAシフト・レジスタn (IICAn) にも取り込まれるため、送信開始前と送信終了後のIICAデータを比較することにより、送信エラーを検出できます。この場合、2つのデータが異なっていれば送信エラーが発生したものと判断します。

19.5.11 拡張コード

- (1) 受信アドレスの上位4ビットが"0000"と"1111"のときを拡張コード受信として、拡張コード受信フラヴ(EXCn)をセット(1)し、8クロック目の立ち下がりで割り込み要求(INTIICAn)を発生します。 スレーブ・アドレス・レジスタn(SVAn)に格納された自局アドレスは影響しません。
- (2) SVAnレジスタに "11110xx0" を設定されているときに、10ビット・アドレス転送でマスタから "11110xx0" が転送されてきた場合は、次のようになります。ただし割り込み要求 (INTIICAn) は、8クロック目の立ち下がりで発生します。

・上位4ビット・データの一致: EXCn = 1・7ビット・データの一致: COIn = 1

備考 EXCn : IICAステータス・レジスタn (IICSn) のビット5

COIn : " のビット4

(3) 割り込み要求発生後の処理は、拡張コードに続くデータによって異なるため、ソフトウエアで行います。 スレーブ動作時に、拡張コードを受信した場合は、アドレス不一致でも通信に参加しています。 たとえば拡張コード受信後、スレーブとして動作したくない場合は、IICAコントロール・レジスタn0 (IICCTLn0) のビット6 (LRELn) = 1に設定してください。次の通信待機状態にします。

 スレーブ・アドレス
 R/Wビット
 説 明

 0000 000
 0
 ジェネラル・コール・アドレス

 1111 0xx
 0
 10ビット・スレーブ・アドレス指定 (アドレス認証時)

 1111 0xx
 10ビット・スレーブ・アドレス指定 (アドレス一致後, リード・コマンド発行時)

表19-3 主な拡張コードのビットの定義

備考 1. 上記以外の拡張コードについては、NXP社発行のI²Cバスの仕様書を参照してください。

19. 5. 12 アービトレーション

複数のマスタがスタート・コンディションを同時に生成した場合(STDn = 1になる前にSTTn = 1にしたとき), データが異なるまでクロックの調整をしながら、マスタ通信を行います。この動作をアービトレーションと呼 びます。

アービトレーションに負けたマスタは、アービトレーションに負けたタイミングで、IICAステータス・レジスタn (IICSn) のアービトレーション負けフラグ (ALDn) をセット (1) し、SCLAn、SDAAnラインともハイ・インピーダンス状態にしてバスを解放します。

アービトレーションに負けたことは、次の割り込み要求発生タイミング(8または9クロック目、ストップ・コンディション検出など)で、ソフトウエアでALDn = 1になっていることで検出します。

割り込み要求発生タイミングについては、19.5.8 割り込み要求 (INTIICAn) 発生タイミングおよびクロック・ストレッチ制御を参照してください。

備考 STDn : IICAステータス・レジスタn (IICSn) のビット1STTn : IICAコントロール・レジスタn0 (IICCTLn0) のビット1

図19-21 アービトレーション・タイミング例




表19-4 アービトレーション発生時の状態と割り込み要求発生タイミング

アービトレーション発生時の状態	割り込み要求発生タイミング		
アドレス送信中	バイト転送後8または9クロック目の立ち下がり ^{注1}		
アドレス送信後のリード/ライト情報			
拡張コード送信中			
拡張コード送信後のリード/ライト情報			
データ送信中			
データ送信後のアクノリッジ転送期間中			
データ転送中,リスタート・コンディション検出			
データ転送中,ストップ・コンディション検出	ストップ・コンディション生成時(SPIEn = 1時) ^{注2}		
リスタート・コンディションを生成しようとしたがデータがロウ・レベル	バイト転送後8または9クロック目の立ち下がり ^{注1}		
リスタート・コンディションを生成しようとしたがストップ・コンディシ	ストップ・コンディション生成時(SPIEn = 1時) ^{注2}		
ョン検出			
ストップ・コンディションを生成しようとしたがデータがロウ・レベル	バイト転送後8または9クロック目の立ち下がり ^{注1}		
リスタート・コンディションを生成しようとしたがSCLAnがロウ・レベル			

- 注1. WTIMnビット (IICAコントロール・レジスタn0 (IICCTLn0) のビット3) = 1の場合には、9クロック目の立ち下がりタイミングで割り込み要求を発生します。WTIMn = 0および拡張コードのスレーブ・アドレス受信時には、8クロック目の立ち下がりタイミングで割り込み要求を発生します。
 - 2. アービトレーションが起こる可能性がある場合、マスタ動作ではSPIEn = 1に設定してください。
- 備考 1. SPIEn: IICAコントロール・レジスタn0 (IICCTLn0) のビット4
 - 2. n = 0

19.5.13 ウエイク・アップ機能

I²Cのスレーブ機能で、自局アドレスと拡張コードを受信したときに割り込み要求信号 (INTIICAn) を発生する機能です。

アドレスが一致しないときは不要なINTIICAn信号を発生せず、効率よく処理できます。

スタート・コンディションを検出すると、ウエイク・アップ待機状態となります。マスタ(スタート・コンディションを生成した場合)でも、アービトレーション負けでスレーブになる可能性があるため、アドレスを送信しながらウエイク・アップ待機状態になります。

STOPモード状態時にウエイク・アップ機能を使用する場合には、WUPn = 1に設定してください。動作クロックに関係なくアドレス受信を行う事ができます。この場合も、自局アドレスおよび拡張コードを受信したときに割り込み要求信号(INTIICAn)を発生します。この割り込み発生後に命令でWUPnビットをクリア(0)することで通常動作に戻ります。

WUPn = 1に設定する場合のフローを図19-22に、アドレス一致によりWUPn = 0に設定する場合のフローを図19-23に示します。





図19-22 WUPn = 1を設定する場合のフロー

図19-23 アドレス一致によりWUPn = 0に設定する場合のフロー(拡張コード受信含む)



シリアル・インタフェースIICAの動作状態を 確認後、実行したい動作に合わせた処理を実行


また、シリアル・インタフェースIICAからの割り込み要求(INTIICAn)以外でSTOPモードを解除する場合の 処理は次のフローを行ってください。

- ・次のIIC通信をマスタとして動作させる場合 : 図19-24のフロー
- ・次のIIC通信をスレーブとして動作させる場合:

INTIICAn割り込みで復帰した場合:図19-23のフローと同じになります。

INTIICAn割り込み以外の割り込みで復帰した場合: INTIICAn割り込みが発生するまでWUPn = 1のまま動作を継続してください。

図19-24 INTIICAn以外でSTOPモードが解除後にマスタとして動作させる場合



シリアル・インタフェースIICAの動作状態を 確認後、実行したい動作に合わせた処理を実行

19.5.14 通信予約

(1) 通信予約機能許可の場合 (IICAフラグ・レジスタn (IICFn) のビット0 (IICRSVn) = 0)

バスに不参加の状態で、次にマスタ通信を行いたい場合は、通信予約を行うことにより、バス解放時に スタート・コンディションを送信できます。この場合のバスの不参加とは次の2つの状態を含みます。

- ・アービトレーションでマスタにもスレーブにもなれなかった場合
- ・拡張コードを受信してスレーブとして動作しない(アクノリッジを返さず、IICAコントロール・レジス タn0 (IICCTLn0) のビット6 (LRELn) = 1で通信退避してバスを解放した) とき

バスに不参加の状態で、IICCTLn0レジスタのビット1(STTn)をセット(1)すると、バスが解放されたあと(ストップ・コンディション検出時)に、自動的にスタート・コンディションを生成し、ウエイト状態になります。

IICCTLn0レジスタのビット4(SPIEn)をセット(1)し、割り込み要求信号(INTIICAn)発生でバスの解放を検出(ストップ・コンディション検出)したあと、IICAシフト・レジスタn(IICAn)にアドレスを書き込むと、自動的にマスタとしての通信を開始します。ストップ・コンディションを検出する前に、IICAnレジスタに書き込まれたデータは、無効です。

STTnビットをセット(1)したとき、スタート・コンディションとして動作するか通信予約として動作するかはバスの状態により決定されます。

- ・バスが解放されているとき……………スタート・コンディション生成
- ・バスが解放されていないとき (待機状態) ……通信予約

通信予約として動作するのかどうかは、STTnビットをセット(1)し、ウエイト時間をとったあと、MSTSnビット(IICAステータス・レジスタn(IICSn)のビット7)で確認します。

ウエイト時間は、次の式から算出した時間をソフトウエアにより確保してください。

STTn = 1からMSTSnフラグ確認までのウエイト時間:

(IICWLnの設定値+IICWHnの設定値+4)/fMCK + tF × 2

備考1. IICWLn : IICAロウ・レベル幅設定レジスタn


IICWHn: IICAハイ・レベル幅設定レジスタn

tr : SDAAn, SCLAn信号の立ち下がり時間

fмck : IICA動作クロック周波数

通信予約のタイミングを図19-25に示します。

図19-25 通信予約のタイミング



備考 IICAn: IICAシフト・レジスタn

STTn: IICAコントロール・レジスタn0 (IICCTLn0) のビット1

STDn: IICAステータス・レジスタn(IICSn)のビット1

SPDn: " のビット0

通信予約は図19-26に示すタイミングで受け付けられます。IICAステータス・レジスタn(IICSn)のビット1(STDn)= 1になったあと、ストップ・コンディション検出までにIICAコントロール・レジスタn0(IICCTLn0)のビット1(STTn)= 1で通信予約をします。

図19-26 通信予約受け付けタイミング





図19-27に通信予約の手順を示します。

図19-27 通信予約の手順



注1. ウエイト時間は次のようになります。

(IICWLnの設定値+IICWHnの設定値+4)/fMCK + tF × 2

2. 通信予約動作時は、ストップ・コンディション割り込み要求でIICAシフト・レジスタn (IICAn) への書き込みを実行します。

備考 1. STTn : IICAコントロール・レジスタn0 (IICCTLn0) のビット1

MSTSn : IICAステータス・レジスタn (IICSn) のビット7

IICAn : IICAシフト・レジスタn

IICWLn : IICAロウ・レベル幅設定レジスタn IICWHn : IICAハイ・レベル幅設定レジスタn tr : SDAAn, SCLAn信号の立ち下がり時間

fмck : IICA動作クロック周波数

(2) 通信予約機能禁止の場合(IICAフラグ・レジスタn(IICFn)のビット0(IICRSVn)=1)

バスが通信中で、この通信に不参加の状態でIICAコントロール・レジスタn0(IICCTLn0)のビット1 (STTn)をセット(1)すると、この要求を拒絶しスタート・コンディションを生成しません。この場合のバスの不参加とは次の2つの状態を含みます。

- アービトレーションでマスタにもスレーブにもなれなかった場合
- ・拡張コードを受信してスレーブとして動作しない(アクノリッジを返さず、IICCTLn0レジスタのビット 6(LRELn) = 1で通信退避してバスを解放した)とき。

スタート・コンディションが生成されたかまたは拒絶されたかは、STCFn(IICFnレジスタのビット7) で確認できます。STTn = 1としてからSTCFnがセット(1)されるまで f_{MCK} の5クロックの時間がかかりますので、ソフトウエアによりこの時間を確保してください。

19.5.15 その他の注意事項

(1) STCENn = 0の場合

I²C動作許可(IICEn = 1) 直後,実際のバス状態にかかわらず通信状態(IICBSYn = 1) と認識します。 ストップ・コンディションを検出していない状態からマスタ通信を行おうとする場合は、まずストップ・コンディションを生成し、バスを解放してからマスタ通信を行ってください。

マルチマスタでは、バスが解放されていない(ストップ・コンディションを検出していない)状態では、マスタ通信を行うことができません。

ストップ・コンディションの生成は次の順番で行ってください。

- ① IICAコントロール・レジスタn1 (IICCTLn1) を設定する
- ② IICAコントロール・レジスタn0 (IICCTLn0) のビット7 (IICEn) をセット (1) する
- ③ IICCTLn0レジスタのビット0 (SPTn) をセット (1) する

(2) STCENn = 1の場合

I²C動作許可(IICEn = 1) 直後,実際のバス状態にかかわらず解放状態(IICBSYn = 0) と認識しますので,1回目のスタート・コンディションを生成(STTn = 1) する場合は,ほかの通信を破壊しないようにバスが解放されていることを確認する必要があります。

(3) すでに他者との間でI²C通信が行われている場合

SDAAn端子がロウ・レベルで、かつSCLAn端子がハイ・レベルのときに、 I^2 C動作を許可して通信に途中参加すると、 I^2 CのマクロはSDAAn端子がハイ・レベルからロウ・レベルに変化したと認識(スタート・コンディション検出)します。このときにバス上の値が拡張コードと認識できる値の場合は、アクノリッジを返し、他者との間の I^2 C通信を妨害してしまいます。これを回避するために、次の順番で I^2 Cを起動してください。

- ① IICCTLn0レジスタのビット4 (SPIEn) をクリア (0) し、ストップ・コンディション検出による割り 込み要求信号 (INTIICAn) 発生を禁止する
- ② IICCTLn0レジスタのビット7 (IICEn) をセット (1) し、I²Cの動作を許可する
- ③ スタート・コンディションを検出するまで待つ
- ④ アクノリッジを返すまで(IICEnビットをセット(1)してから、fмcкの4~72クロック中)に、IICCTLn0 レジスタのビット6(LRELn)をセット(1)にし、強制的に検出を無効とする
- (4) STTn, SPTnビット (IICCTLn0レジスタのビット1, 0) をセットしたあと、クリア (0) される前の再セットは禁止します。
- (5) 送信予約をした場合には、SPIEnビット(IICCTLn0レジスタのビット4)をセット(1)してストップ・コンディション検出で割り込み要求が発生するようにしてください。割り込み要求発生後に、IICAシフト・レジスタn(IICAn)に通信データを書き込むことによって、転送が開始されます。ストップ・コンディション検出で割り込みを発生させないと、スタート時には割り込み要求が発生しないため、ウエイト状態で停止します。ただし、ソフトウエアでMSTSnビット(IICAステータス・レジスタn(IICSn)のビット7)を検出する場合には、SPIEnビットをセット(1)する必要はありません。



19.5.16 通信動作

ここでは、次の3つの動作手順をフローとして示します。

(1) シングルマスタ・システムでのマスタ動作

シングルマスタ・システムで、RL78/I1Bをマスタとして使用する場合のフローを示します。

このフローは大きく「初期設定」と「通信処理」に分かれています。起動時に「初期設定」部分を実行 し、スレーブとの通信が必要になったら通信に必要な準備を行って「通信処理」部分を実行します。

(2) マルチマスタ・システムでのマスタ動作

 I^2 Cバスのマルチマスタ・システムでは、通信に参加した段階ではバスが解放状態にあるか使用状態にあるかが I^2 Cバスの仕様だけでは判断できません。ここでは、一定(1フレーム)期間、データとクロックがハイ・レベルであれば、RL78/I1Bが解放状態としてバスに参加するようにしています。

このフローは大きく「初期設定」、「通信待ち」、「通信処理」に分かれています。ここでは、RL78/I1B がアービトレーションで負けてスレーブに指定された場合の処理は省略し、マスタとしての処理だけを示しています。起動時に「初期設定」部分を実行してバスに参加します。そのあとは「通信待ち」で、マスタとしての通信要求、またはスレーブとしての指定を待ちます。実際に通信を行うのは「通信処理」部分で、スレーブとのデータ送受信以外に、ほかのマスタとのアービトレーションにも対応しています。

(3) スレーブ動作

RL78/I1BをI²Cバスのスレーブとして使用する場合の例を示します。

スレーブの場合には、割り込みによって動作を開始します。起動時に「初期設定」部分を実行し、そのあとは通信待ちでINTIICAn割り込みの発生を待ちます。INTIICAn割り込みが発生すると、通信状態を判定し、フラグとしてメイン処理に引き渡します。

各フラグをチェックすることにより、必要な「通信処理」を行います。

(1) シングルマスタ・システムでのマスタ動作




図19-28 シングルマスタ・システムでのマスタ動作

注 通信している製品の仕様に準拠し、I²Cバスを解放(SCLAn, SDAAn端子 = ハイ・レベル)してください。 たとえば、EEPROMがSDAAn端子にロウ・レベルを出力した状態であれば、SCLAn端子を出力ポートに設 定し、SDAAn端子が定常的にハイ・レベルになるまで、出力ポートからクロック・パルスを出力してくだ さい。

SPTn = 1

INTIICAr

割り込み発生?


___ アクノリッジ検出待ち

備考 1. 送信および受信フォーマットは、通信している製品の仕様に準拠してください。

リスタート?


(2) マルチマスタ・システムでのマスタ動作

図19-29 マルチマスタ・システムでのマスタ動作(1/3)




注 一定期間(たとえば1フレーム分),バス解放状態(CLDnビット = 1, DADnビット = 1)であることを確認してください。定常的にSDAAn端子がロウ・レベルの場合は、通信している製品の仕様に準拠し、I²Cバスを解放(SCLAn, SDAAn端子 = ハイ・レベル)するか判断してください。

図19-29 マルチマスタ・システムでのマスタ動作(2/3)



注 ウエイト時間は次のようになります。

(IICWLnの設定値+IICWHnの設定値+4)/fMCK + tF × 2




備考1. IICWLn : IICAロウ・レベル幅設定レジスタn

IICWHn : IICAハイ・レベル幅設定レジスタn

tr : SDAAn, SCLAn信号の立ち下がり時間

fmck: IICA動作クロック周波数



備考 1. 送信および受信フォーマットは通信している製品の仕様に準拠してください。


- 2. マルチマスタ・システムでマスタとして使用する場合は、INTIICAn割り込み発生ごとにMSTSnビットをリードし、アービトレーション結果を確認してください。
- 3. マルチマスタ・システムでスレーブとして使用する場合は、INTIICAn割り込み発生ごとにIICAステータス・レジスタn (IICSn), IICAフラグ・レジスタn (IICFn) でステータスを確認して次に行う処理を決定してください。
- 4. n = 0

(3) スレーブ動作

スレーブ動作の処理手順を次に示します。

基本的にスレーブの場合には、イベント・ドリブンでの動作となります。このためINTIICAn割り込みによる処理(通信中のストップ・コンディション検出など、動作状態を大きく変更する必要がある処理)が必要となります。

この説明では、データ通信は拡張コードには対応しないものとします。またINTIICAn割り込み処理では 状態遷移の処理だけを行い、実際のデータ通信はメイン処理で行うものとします。



このため、次の3つのフラグを準備し、これをINTIICAnの代わりにメイン処理に渡すという方法で、データ通信処理を行います。

① 通信モード・フラグ

次の2つの通信状態を示します。

- ・クリア・モード:データ通信を行っていない状態
- ・通信モード: データ通信を行っている状態(有効アドレス検出~ストップ・コンディション検出,マスタからのアクノリッジ未検出,アドレス不一致)

② レディ・フラグ

データ通信が可能になったことを示します。通常のデータ通信ではINTIICAn割り込みと同じです。割り込み処理部でセットし、メイン処理部でクリアします。通信の開始時には、割り込み処理部でクリアしておきます。ただし、送信の最初のデータでは、レディ・フラグは割り込み処理部でセットされませんので、クリア処理をしないで最初のデータを送信することになります(アドレス一致自体が次のデータの要求と解釈します)。

③ 通信方向フラグ

通信の方向を示します。TRCnビットの値と同じです。

次にスレーブ動作でのメイン処理部の動作を示します。

シリアル・インタフェースIICAを起動し、通信可能状態になるのを待ちます。通信可能状態になったら、通信モード・フラグとレディ・フラグを使って通信を行います(ストップ・コンディションやスタート・コンディションの処理は割り込みで行いますので、ここではフラグで状態を確認します)。

送信ではマスタからアクノリッジがこなくなるまで送信動作を繰り返します。マスタからアクノリッジ が戻らなかったら通信を完了します。

受信では必要な数のデータ受信し、通信完了したら次のデータでアクノリッジを戻さないようにします。 その後、マスタはストップ・コンディションまたはリスタート・コンディションを生成します。これにより、通信状態から抜け出します。




図19-30 スレーブ動作手順(1)

備考 1. 送信および受信フォーマットは通信している製品の仕様に準拠してください。

スレーブのINTIICAn割り込みでの処理手順例を示します(ここでは拡張コードはないものとして処理します)。INTIICAn割り込みではステータスを確認して、次のように行います。

- ① ストップ・コンディションの場合, 通信を終了します。
- ② スタート・コンディションの場合、アドレスを確認し、一致していなければ通信を終了します。 アドレスが一致していれば、モードを通信モードに設定し、ウエイトを解除して、割り込みから戻ります(レディ・フラグはクリアする)。
- ③ データ送受信の場合、レディ・フラグをセットするだけで、I²Cバスはウエイト状態のまま、割り 込みから戻ります。

備考 上述の①~③は、図19-31 スレーブ動作手順(2)の①~③と対応しています。




図19-31 スレーブ動作手順(2)

備考 n=0

19. 5. 17 I²C割り込み要求 (INTIICAn) の発生タイミング

次に、データの送受信、INTIICAn割り込み要求信号発生タイミングと、INTIICAn信号タイミングでのIICAステータス・レジスタn (IICSn) の値を示します。

備考1. ST : スタート・コンディション

AD6-AD0 : アドレス

R/W: 転送方向指定


ACK: アクノリッジ

D7-D0 : データ

SP : ストップ・コンディション

(1) マスタ動作

- (a) Start~Address~Data~Stop(送受信)
 - (i) WTIMn = 0のとき



▲1 : IICSn = 1000 × 110B

▲2: IICSn = 1000 × 000B

▲3: IICSn = 1000×000B (WTIMnビットをセット(1)) 注

▲4: IICSn = 1000××00B (SPTnビットをセット (1))

△5 : IICSn = 00000001B


注 ストップ・コンディションを生成するために、WTIMnビットをセット(1)し、INTIICAn割り込み要求 信号の発生タイミングを変更してください。

備考 ▲ 必ず発生

Δ SPIEn = 1のときだけ発生

× 任意

(ii) WTIMn = 1のとき



▲1 : IICSn = 1000×110B

▲2 : IICSn = 1000×100B

▲3: IICSn = 1000××00B (SPTnビットをセット (1))


△4 : IICSn = 00000001B

備考 ▲ 必ず発生

Δ SPIEn = 1のときだけ発生

× 任意

- (b) Start~Address~Data~Start~Address~Data~Stop (リスタート)
 - (i) WTIMn = 0のとき



▲1: IICSn = 1000×110B

▲2: IICSn = 1000×000B (WTIMnビットをセット(1) ^{注1})

▲3: IICSn = 1000××00B(WTIMnビットをクリア(0)^{注2}, STTnビットをセット(1))

▲4: IICSn = 1000×110B

▲5: IICSn = 1000×000B (WTIMnビットをセット(1) ^{注3})

▲6: IICSn = 1000××00B (SPTnビットをセット(1))

△7 : IICSn = 00000001B


- 注1. スタート・コンディションを生成するために、WTIMnビットをセット(1)し、INTIICAn割り込み要求 信号の発生タイミングを変更してください。
 - 2. 設定を元に戻すために、WTIMnビットをクリア(0)してください。
 - 3. ストップ・コンディションを生成するために、WTIMnビットをセット(1)し、INTIICAn割り込み要求 信号の発生タイミングを変更してください。

備考 ▲ 必ず発生

Δ SPIEn = 1のときだけ発生

× 任意

(ii) WTIMn = 1のとき



▲1: IICSn = 1000×110B

▲2: IICSn = 1000××00B (STTnビットをセット(1))

▲3: IICSn = 1000×110B

▲4: IICSn = 1000××00B (SPTnビットをセット (1))


 $\Delta 5$: IICSn = 00000001B

備考 ▲ 必ず発生

Δ SPIEn = 1のときだけ発生

× 任意

- (c) Start~Code~Data~Data~Stop(拡張コード送信)
 - (i) WTIMn = 0のとき



▲1: IICSn = 1010×110B

▲2: IICSn = 1010×000B

▲3: IICSn = 1010×000B(WTIMnビットをセット(1)^注)

▲4: IICSn = 1010××00B (SPTnビットをセット(1))

△5 : IICSn = 00000001B


注 ストップ・コンディションを生成するために、WTIMnビットをセット(1)し、INTIICAn割り込み要求 信号の発生タイミングを変更してください。

備考 ▲ 必ず発生

Δ SPIEn = 1のときだけ発生

× 任意

(ii) WTIMn = 1のとき



▲1: IICSn = 1010×110B

▲2: IICSn = 1010×100B

▲3: IICSn = 1010××00B (SPTnビットをセット (1))


 $\Delta 4$: IICSn = 00001001B

備考 ▲ 必ず発生

△ SPIEn = 1のときだけ発生

× 任意

- (2) スレーブ動作(スレーブ・アドレス受信時)
 - (a) Start~Address~Data~Stop
 - (i) WTIMn = 0のとき



▲1 : IICSn = 0001×110B

▲2: IICSn = 0001×000B

▲3: IICSn = 0001 × 000 B


△4 : IICSn = 00000001B

備考 ▲ 必ず発生

Δ SPIEn = 1のときだけ発生

× 任意

(ii) WTIMn = 1のとき



▲1: IICSn = 0001×110B

▲2: IICSn = 0001×100B

▲3: IICSn = 0001××00B

△4 : IICSn = 00000001B

備考 ▲ 必ず発生

Δ SPIEn = 1のときだけ発生

× 任意

- (b) Start~Address~Data~Start~Address~Data~Stop
 - (i) WTIMn = 0のとき(リスタート後,SVAn一致)



▲1: IICSn = 0001×110B

▲2: IICSn = 0001×000B

▲3: IICSn = 0001×110B

▲4: IICSn = 0001 × 000 B

△5 : IICSn = 00000001B

備考 ▲ 必ず発生

Δ SPIEn = 1のときだけ発生

× 任意

(ii) WTIMn = 1のとき(リスタート後、SVAn一致)



▲1: IICSn = 0001×110B

▲2: IICSn = 0001××00B

▲3: IICSn = 0001×110B

▲4: IICSn = 0001××00B

△5 : IICSn = 00000001B

備考 ▲ 必ず発生

Δ SPIEn = 1のときだけ発生

× 任意

- (c) Start~Address~Data~Start~Code~Data~Stop
 - (i) WTIMn = 0のとき(リスタート後,アドレス不一致(拡張コード))



▲1: IICSn = 0001×110B

▲2: IICSn = 0001 × 000 B

▲3: IICSn = 0010×010B

▲4: IICSn = 0010 × 000 B


△5 : IICSn = 00000001B

備考 ▲ 必ず発生

Δ SPIEn = 1のときだけ発生

× 任意

(ii) WTIMn = 1のとき(リスタート後、アドレス不一致(拡張コード))



▲1: IICSn = 0001×110B

▲2 : IICSn = 0001 × × 00 B

▲3: IICSn = 0010×010B

▲4: IICSn = 0010×110B

▲5 : IICSn = 0010 × × 00 B

△6 : IICSn = 00000001B

備考 ▲ 必ず発生

Δ SPIEn = 1のときだけ発生

× 任意

- (d) Start~Address~Data~Start~Address~Data~Stop
 - (i) WTIMn = 0のとき(リスタート後、アドレス不一致(拡張コード以外))



▲1: IICSn = 0001×110B

▲2: IICSn = 0001×000B

▲3: IICSn = 00000×10B


 $\Delta 4$: IICSn = 00000001B

備考 ▲ 必ず発生

Δ SPIEn = 1のときだけ発生

× 任意

(ii) WTIMn = 1のとき(リスタート後、アドレス不一致(拡張コード以外))



▲1: IICSn = 0001×110B

▲2: IICSn = 0001××00B

▲3 : IICSn = 00000×10B


△4 : IICSn = 00000001B

備考 ▲ 必ず発生

Δ SPIEn = 1のときだけ発生

× 任意

- (3) スレーブ動作(拡張コード受信時) 拡張コード受信時は、常に通信に参加しています
 - (a) Start~Code~Data~Data~Stop
 - (i) WTIMn = 0のとき



▲1 : IICSn = 0010×010B

▲2: IICSn = 0010×000B

▲3 : IICSn = 0010 × 000 B


△4 : IICSn = 00000001B

備考 ▲ 必ず発生

Δ SPIEn = 1のときだけ発生

× 任意

(ii) WTIMn = 1のとき



▲1: IICSn = 0010×010B

▲2 : IICSn = 0010×110B

▲3: IICSn = 0010×100B

▲4: IICSn = 0010××00B

備考 ▲ 必ず発生

Δ SPIEn = 1のときだけ発生

× 任意

- (b) Start~Code~Data~Start~Address~Data~Stop
 - (i) WTIMn = 0のとき (リスタート後, SVAn一致)



▲1: IICSn = 0010×010B

▲2: IICSn = 0010×000B

▲3: IICSn = 0001×110B

▲4: IICSn = 0001 × 000 B

△5 : IICSn = 00000001B

備考 ▲ 必ず発生

Δ SPIEn = 1のときだけ発生

× 任意

(ii) WTIMn = 1のとき(リスタート後、SVAn一致)



▲1: IICSn = 0010×010B

▲2 : IICSn = 0010×110B

▲3 : IICSn = 0010 × × 00 B

▲4: IICSn = 0001 × 110 B

▲5 : IICSn = 0001 × × 00 B

△6 : IICSn = 00000001B

備考 ▲ 必ず発生

Δ SPIEn = 1のときだけ発生

× 任意

- (c) Start~Code~Data~Start~Code~Data~Stop
 - (i) WTIMn = 0のとき(リスタート後,拡張コード受信)

 ST
 AD6-AD0
 R/W
 ACK
 D7-D0
 ACK
 ST
 AD6-AD0
 R/W
 ACK
 D7-D0
 ACK
 SP

▲1: IICSn = 0010×010B

▲2: IICSn = 0010×000B

▲3: IICSn = 0010×010B

▲4: IICSn = 0010 × 000 B

△5 : IICSn = 00000001B

備考 ▲ 必ず発生

Δ SPIEn = 1のときだけ発生

× 任意

(ii) WTIMn = 1のとき(リスタート後、拡張コード受信)



▲1 : IICSn = 0010×010B

▲2 : IICSn = 0010×110B

 $\blacktriangle 3$: IICSn = 0010 × × 00 B

▲4: IICSn = 0010×010B

▲5: IICSn = 0010×110B

 $\blacktriangle6$: IICSn = 0010 × × 00 B

△7 : IICSn = 00000001B

備考 ▲ 必ず発生

Δ SPIEn = 1のときだけ発生

× 任意

- (d) Start~Code~Data~Start~Address~Data~Stop
 - (i) WTIMn = 0のとき(リスタート後、アドレス不一致(拡張コード以外))



▲1: IICSn = 0010×010B

▲2: IICSn = 0010×000B

▲3 : IICSn = 00000×10B


 $\Delta 4$: IICSn = 00000001B

備考 ▲ 必ず発生

Δ SPIEn = 1のときだけ発生

× 任意

(ii) WTIMn = 1のとき(リスタート後、アドレス不一致(拡張コード以外))



▲1: IICSn = 0010×010B

▲2: IICSn = 0010×110B

▲3: IICSn = 0010××00B

▲4: IICSn = 00000×10B

△5 : IICSn = 00000001B

備考 ▲ 必ず発生

Δ SPIEn = 1のときだけ発生

× 任意


- (4) 通信不参加の動作
 - (a) Start~Code~Data~Data~Stop

 ST
 AD6-AD0
 R/W
 ACK
 D7-D0
 ACK
 D7-D0
 ACK
 SP

△1 : IICSn = 00000001B

備考 △ SPIEn = 1のときだけ発生

- (5) アービトレーション負けの動作(アービトレーション負けのあと、スレーブとして動作) マルチマスタ・システムでマスタとして使用する場合は、INTIICAn割り込み要求信号の発生ごとに MSTSnビットをリードし、アービトレーション結果を確認してください。
 - (a) スレーブ・アドレス・データ送信中にアービトレーションに負けた場合
 - (i) WTIMn = 0のとき



▲1: IICSn = 0101×110B

▲2: IICSn = 0001 × 000 B

▲3: IICSn = 0001 × 000 B


△4 : IICSn = 00000001B

備考 ▲ 必ず発生

Δ SPIEn = 1のときだけ発生

× 任意

(ii) WTIMn = 1のとき



▲1 : IICSn = 0101×110B

▲2: IICSn = 0001 × 100 B ▲3: IICSn = 0001 × × 00 B


△4 : IICSn = 00000001B

備考 ▲ 必ず発生

Δ SPIEn = 1のときだけ発生

× 任意

- (b) 拡張コード送信中にアービトレーションに負けた場合
 - (i) WTIMn = 0のとき



▲1: IICSn = 0110×010B

▲2: IICSn = 0010×000B

▲3: IICSn = 0010×000B


△4 : IICSn = 00000001B

備考 ▲ 必ず発生

Δ SPIEn = 1のときだけ発生

× 任意

(ii) WTIMn = 1のとき



▲1: IICSn = 0110×010B

▲2: IICSn = 0010×110B

▲3: IICSn = 0010×100B

▲4: IICSn = 0010××00B

△5 : IICSn = 00000001B

備考 ▲ 必ず発生

Δ SPIEn = 1のときだけ発生

× 任意

(6) アービトレーション負けの動作(アービトレーション負けのあと、不参加) マルチマスタ・システムでマスタとして使用する場合は、INTIICAn割り込み要求信号の発生ごとに MSTSnビットをリードし、アービトレーション結果を確認してください。

(a) スレーブ・アドレス・データ送信中にアービトレーションに負けた場合(WTIMn = 1のとき)



▲1 : IICSn = 01000110B △2 : IICSn = 00000001B

備考 ▲ 必ず発生

Δ SPIEn = 1のときだけ発生

(b) 拡張コード送信中にアービトレーションに負けた場合

 ST
 AD6-AD0
 R/W
 ACK
 D7-D0
 ACK
 D7-D0
 ACK
 SP

▲1: IICSn = 0110×010B

ソフトウエアでLRELn = 1を設定

△2 : IICSn = 00000001B

備考 ▲ 必ず発生

△ SPIEn = 1のときだけ発生

× 任意

- (c) データ転送時にアービトレーションに負けた場合
 - (i) WTIMn = 0のとき

 ST
 AD6-AD0
 R/W
 ACK
 D7-D0
 ACK
 D7-D0
 ACK
 SP

 ▲1
 ▲2
 △3


▲1 : IICSn = 10001110B ▲2 : IICSn = 01000000B

△3 : IICSn = 00000001B


備考 ▲ 必ず発生

Δ SPIEn = 1のときだけ発生

(ii) WTIMn = 1のとき




- (d) データ転送時にリスタート・コンディションで負けた場合
 - (i) 拡張コード以外(例 SVAn不一致)




(ii) 拡張コード


m = 6-0




(e) データ転送時にストップ・コンディションで負けた場合




- (f) リスタート・コンディションを発生しようとしたが、データがロウ・レベルでアービトレーションに負けた場合
 - (i) WTIMn = 0のとき



(ii) WTIMn = 1のとき



- (g) リスタート・コンディションを発生しようとして, ストップ・コンディションでアービトレーション に負けた場合
 - (i) WTIMn = 0のとき



▲1: IICSn = 1000×110B

▲2: IICSn = 1000×000B(WTIMnビットをセット(1))

▲3: IICSn = 1000××00B (STTnビットをセット (1))

△4 : IICSn = 01000001B

備考 ▲ 必ず発生

Δ SPIEn = 1のときだけ発生

× 任意

(ii) WTIMn = 1のとき



▲1: IICSn = 1000×110B

▲2: IICSn = 1000××00B (STTnビットをセット(1))


△3 : IICSn = 01000001B

備考 ▲ 必ず発生


Δ SPIEn = 1のときだけ発生

× 任意

- (h) ストップ・コンディションを発生しようとしたが、データがロウ・レベルでアービトレーションに負けた場合
 - (i) WTIMn = 0のとき



(ii) WTIMn = 1のとき



19.6 タイミング・チャート

I²Cバス・モードでは、マスタがシリアル・バス上にアドレスを出力することで複数のスレーブ・デバイスの中から通信対象となるスレーブ・デバイスを1つ選択します。

マスタは、スレーブ・アドレスの次にデータの転送方向を示すTRCnビット(IICAステータス・レジスタn(IICSn)のビット3)を送信し、スレーブとのシリアル通信を開始します。


データ通信のタイミング・チャートを図19-32、図19-33に示します。

シリアル・クロック (SCLAn) の立ち下がりに同期してIICAシフト・レジスタn (IICAn) のシフト動作が行われ、送信データがSOラッチに転送され、SDAAn端子からMSBファーストで出力されます。

また、SCLAnの立ち上がりでSDAAn端子に入力されたデータがIICAnに取り込まれます。

図19-32 マスタ→スレーブ通信例(マスタ:9クロック,スレーブ:9クロックでクロック・ストレッチ選択)(1/4)

(1) スタート・コンディション~アドレス~データ



- 注1. マスタ側での送信時のクロック・ストレッチ解除は、WRELnビットのセットではなく、IICAnへの データ書き込みで行ってください。
 - 2. SDAAn端子信号が立ち下がってからSCLAn端子信号が立ち下がるまでの時間は、標準モード設定時は4.0 μ s以上、ファースト・モード設定時は0.6 μ s以上です。
 - 3. スレーブ側での受信時のクロック・ストレッチ解除は、IICAn←FFHまたはWRELnビットのセット のどちらかで行ってください。

図19-32(1)スタート・コンディション~アドレス~データの①~⑥の説明を次に示します。

- ① マスタ側でスタート・コンディション・トリガがセット(STTn = 1)されると、バス・データ・ライン (SDAAn) が立ち下がり、スタート・コンディション(SCLAn = 1でSDAAn = 1→0)が生成されます。そ の後、スタート・コンディションを検出すると、マスタ側はマスタ通信状態(MSTSn = 1)となり、ホールド時間経過後、バス・クロック・ラインが立ち下がり(SCLAn = 0)、通信準備が完了となります。
- ② マスタ側でIICAシフト・レジスタn(IICAn)にアドレス+W(送信)が書き込まれると、スレーブ・アドレスが送信されます。
- ③ スレーブ側では、受信したアドレスと自局のアドレス(SVAnの値)が一致した場合^注、ハードウエアによりACKがマスタ側へ送信されます。9クロック目の立ち上がり時に、マスタ側でACKが検出(ACKDn = 1)されます。
- ④ 9クロック目の立ち下がりで、マスタ側の割り込み (INTIICAn: アドレス送信完了割り込み) が発生します。 アドレスが一致したスレーブは、クロック・ストレッチ (SCLAn = 0) をかけ、割り込み (INTIICAn: アドレス一致割り込み) が発生します $^{\pm}$ 。
- ⑤ マスタ側がIICAnレジスタに送信データを書き込み、マスタ側によるクロック・ストレッチを解除します。
- ⑥ スレーブ側がクロック・ストレッチを解除(WRELn = 1)すると、マスタ側からスレーブ側にデータ転送を開始します。
 - 注 送信したアドレスとスレーブのアドレスが不一致の場合は、スレーブ側はACKをマスタ側へ返しません (NACK: SDAAn = 1)。また、スレーブ側のINTIICAn割り込み(アドレス一致割り込み)は発生せず、スレーブ側のクロック・ストレッチもかかりません。

ただし、マスタ側はACK、NACKの両方に対して、INTIICAn割り込み(アドレス送信完了割り込み)が発生します。

備考 1. 図19-32の①~⑤は、I²Cバスによるデータ通信の一連の操作手順です。

図19-32(1)スタート・コンディション~アドレス~データでは手順①~⑥


図19-32(2) アドレス~データ~データでは手順③~⑩

図19-32(3) データ~データ~ストップ・コンディションでは手順⑦~⑤ について説明しています。

2. n = 0

図19-32 マスタ→スレーブ通信例(マスタ:9クロック,スレーブ:9クロックでクロック・ストレッチ選択)(2/4)

(2) アドレス~データ~データ



: スレーブによるクロック・ストレッチ

:マスタ, スレーブによるクロック・ストレッチ

- 注1. マスタ側での送信時のクロック・ストレッチ解除は、WRELnビットのセットではなく、IICAnへの データ書き込みで行ってください。
 - 2. スレーブ側での受信時のクロック・ストレッチ解除は、IICAn←FFHまたはWRELnビットのセット のどちらかで行ってください。

図19-32(2)アドレス~データ~データの③~⑩の説明を次に示します。


- ③ スレーブ側では、受信したアドレスと自局のアドレス(SVAnの値)が一致した場合^注、ハードウエアによりACKがマスタ側へ送信されます。9クロック目の立ち上がり時に、マスタ側でACKが検出(ACKDn = 1) されます。
- ④ 9クロック目の立ち下がりで、マスタ側の割り込み (INTIICAn: アドレス送信完了割り込み) が発生します。 アドレスが一致したスレーブはクロック・ストレッチ (SCLAn=0) をかけ、割り込み (INTIICAn: アドレス一致割り込み) が発生します^注。
- ⑤ マスタ側がIICAシフト・レジスタn(IICAn)に送信データを書き込み、マスタ側によるクロック・ストレッチを解除します。
- ⑥ スレーブ側がクロック・ストレッチを解除(WRELn = 1)すると、マスタ側からスレーブ側にデータ転送を開始します。
- ⑦ データ転送完了後,スレーブ側はACKEn = 1なのでハードウエアによりACKがマスタ側へ送信され,9クロック目の立ち上がり時に、マスタ側でACKが検出(ACKDn = 1) されます。
- ⑧ 9クロック目の立ち下がりで、マスタ側とスレーブ側によるクロック・ストレッチ(SCLAn = 0)がかかり、マスタ側、スレーブ側で割り込み(INTIICAn: 転送完了割り込み)が発生します。
- ⑨ マスタ側がIICAnレジスタに送信データを書き込み、マスタ側によるクロック・ストレッチを解除します。
- ⑩ スレーブ側が受信データを読み出して、クロック・ストレッチを解除(WRELn = 1)すると、マスタ側からスレーブ側にデータ転送を開始します。
 - 注 送信したアドレスとスレーブのアドレスが不一致の場合は、スレーブ側はACKをマスタ側へ返しません (NACK: SDAAn = 1)。また、スレーブ側のINTIICAn割り込み (アドレス一致割り込み) は発生せず、スレーブ側のクロック・ストレッチもかかりません。

ただし、マスタ側はACK、NACKの両方に対して、INTIICAn割り込み(アドレス送信完了割り込み)が発生します。

- 備考 1. 図19-32の①~⑤は、I²Cバスによるデータ通信の一連の操作手順です。
 - 図19-32(1) スタート・コンディション~アドレス~データでは手順①~⑥
 - 図19-32(2) アドレス~データ~データでは手順③~⑩
 - 図19-32(3) データ~データ~ストップ・コンディションでは手順⑦~⑮ について説明しています。
 - 2. n = 0

図19-32 マスタ→スレーブ通信例(マスタ:9クロック,スレーブ:9クロックでクロック・ストレッチ選択)(3/4)

(3) データ~データ~ストップ・コンディション




- 注1. マスタ側での送信時のクロック・ストレッチ解除は、WRELnビットのセットではなく、IICAnへの データ書き込みで行ってください。
 - 2. ストップ・コンディションの発行後、SCLAn端子信号が立ち上がってからストップ・コンディションが生成されるまでの時間は、標準モード設定時は $4.0~\mu s$ 以上、ファースト・モード設定時は $0.6~\mu s$ 以上です。
 - 3. スレーブ側での受信時のクロック・ストレッチ解除は、IICAn←FFHまたはWRELnビットのセット のどちらかで行ってください。

図19-32(3) データ~データ~ストップ・コンディションの⑦~⑮の説明を次に示します。

- ⑦ データ転送完了後,スレーブ側はACKEn = 1なのでハードウエアによりACKがマスタ側へ送信され,9クロック目の立ち上がり時に、マスタ側でACKが検出(ACKDn = 1)されます。
- ⑧ 9クロック目の立ち下がりで、マスタ側とスレーブ側によるクロック・ストレッチ(SCLAn = 0)がかかり、マスタ側、スレーブ側で割り込み(INTIICAn:転送完了割り込み)が発生します。
- ⑨ マスタ側がIICAシフト・レジスタn(IICAn)に送信データを書き込み、マスタ側によるクロック・ストレッチを解除します。
- ⑩ スレーブ側が受信データを読み出して、クロック・ストレッチを解除(WRELn = 1)すると、マスタ側からスレーブ側にデータ転送を開始します。
- ① データ転送完了後,スレーブ側(ACKEn = 1)のハードウエアによりACKがマスタ側へ送信され、9クロック目の立ち上がり時に、マスタ側でACKが検出(ACKDn = 1)されます。
- ① 9クロック目の立ち下がりで、マスタ側とスレーブ側によるクロック・ストレッチ(SCLAn = 0)がかかり、マスタ側、スレーブ側で割り込み(INTIICAn:転送完了割り込み)が発生します。
- ③ スレーブ側が受信データを読み出し、クロック・ストレッチを解除(WRELn = 1)します。
- ① マスタ側でストップ・コンディション・トリガをセット(SPTn = 1)すると、バス・データ・ラインがクリア(SDAAn = 0)され、バス・クロック・ラインがセット(SCLAn = 1)され、ストップ・コンディション・セットアップ時間経過後、バス・データ・ラインがセット(SDAAn = 1)されることでストップ・コンディション(SCLAn = 1でSDAAn = 0→1)が生成されます。
- ⑤ ストップ・コンディションが生成されると、スレーブ側でストップ・コンディションが検出され、割り込み (INTIICAn:ストップ・コンディション割り込み)が発生します。
 - 備考 1. 図19-32の①~⑤は、I²Cバスによるデータ通信の一連の操作手順です。
 - 図19-32(1) スタート・コンディション~アドレス~データでは手順①~⑥
 - 図19-32(2) アドレス~データ~データでは手順③~⑩
 - 図19-32(3) データ~データ~ストップ・コンディションでは手順⑦~⑮ について説明しています。
 - 2. n = 0

図19-32 マスタ→スレーブ通信例(マスタ:9クロック,スレーブ:9クロックでクロック・ストレッチ選択)(4/4)

(4) データ~リスタート・コンディション~アドレス



:マスタによるクロック・ストレッチ

: スレーブによるクロック・ストレッチ

:マスタ、スレーブによるクロック・ストレッチ


- 注1. リスタート・コンディションの発行後、SCLAn端子信号が立ち上がってからスタート・コンディシ ョンが生成される時間は、標準モード設定時は4.7 µs以上、ファースト・モード設定時は0.6 µs以上
 - 2. スレーブ側での受信時のクロック・ストレッチ解除は、IICAn←FFHまたはWRELnビットのセット のどちらかで行ってください。

図19-32(4) データ~リスタート・コンディション~アドレスの動作説明を次に示します。手順⑦、⑧の動作後、<1>~<3>の動作を行います。それにより、手順③のデータの送信手順に戻ります。

- ⑦ データ転送完了後、スレーブ側はACKEn = 1なのでハードウエアによりACKがマスタ側へ送信され、9クロック目の立ち上がり時に、マスタ側でACKが検出(ACKDn = 1)されます。
- 8 9クロック目の立ち下がりで、マスタ側とスレーブ側によるクロック・ストレッチ(SCLAn = 0)がかかり、マスタ側、スレーブ側で割り込み(INTIICAn: 転送完了割り込み)が発生します。
- <1> スレーブ側が受信データを読み出して、クロック・ストレッチを解除(WRELn = 1) します。
- <2> マスタ側で再度スタート・コンディション・トリガがセット(STTn = 1)されると、バス・クロック・ラインが立ち上がり(SCLAn = 1)、リスタート・コンディション・セットアップ時間後バス・データ・ライン(SDAAn = 0)が立ち下がり、スタート・コンディション(SCLAn = 1でSDAAn = 1→0)が生成されます。その後、スタート・コンディションを検出すると、ホールド時間経過後、バス・クロック・ラインが立ち下がり(SCLAn = 0)、通信準備が完了となります。
- <3> マスタ側がIICAシフト・レジスタn(IICAn)にアドレス+R/W(送信)を書き込むと、スレーブ・アドレスが送信されます。

図19-33 スレーブ→マスタ通信例(マスタ:8クロック,スレーブ:9クロックでクロック・ストレッチ選択)(1/3)

(1) スタート・コンディション~アドレス~データ



- 注1. マスタ側での受信時のクロック・ストレッチ解除は、IICAn←FFHまたはWRELnビットのセットの どちらかで行ってください。
 - 2. SDAAn端子信号が立ち下がってからSCLAn端子信号が立ち下がるまでの時間は、標準モード設定時は4.0 μ s以上、ファースト・モード設定時は0.6 μ s以上です。
 - 3. スレーブ側での送信時のクロック・ストレッチ解除は、WRELnビットのセットではなく、IICAnへの データ書き込みで行ってください。

図19-33(1) スタート・コンディション~アドレス~データの①~⑦の説明を次に示します。


- ① マスタ側でスタート・コンディション・トリガがセット(STTn = 1)されると、バス・データ・ライン (SDAAn) が立ち下がり、スタート・コンディション(SCLAn = 1でSDAAn = 1→0)が生成されます。そ の後、スタート・コンディションを検出すると、マスタ側はマスタ通信状態(MSTSn = 1)となり、ホールド時間経過後、バス・クロック・ラインが立ち下がり(SCLAn = 0)、通信準備が完了となります。
- ② マスタ側でIICAシフト・レジスタn (IICAn) にアドレス+R (受信) が書き込まれると、スレーブ・アドレスが送信されます。
- ③ スレーブ側で、受信したアドレスと自局のアドレス(SVAnの値)が一致した場合 $^{\pm}$ 、ハードウエアにより ACKがマスタ側へ送信され、9クロック目の立ち上がり時に、マスタ側でACKが検出(ACKDn = 1)されます。
- ④ 9クロック目の立ち下がりで、マスタ側の割り込み (INTIICAn: アドレス送信完了割り込み) が発生します。 アドレスが一致したスレーブはクロック・ストレッチ (SCLAn=0) をかけ、割り込み (INTIICAn: アドレス一致割り込み) が発生します^注。
- ⑤ マスタ側のクロック・ストレッチ・タイミングを8クロック目に(WTIMn = 0)に変更します。
- ⑥ スレーブ側がIICAnレジスタに送信データを書き込み、スレーブ側によるクロック・ストレッチを解除します。
- ⑦ マスタ側がクロック・ストレッチを解除(WRELn = 1)して、スレーブからのデータ転送を開始します。
 - 注 送信したアドレスとスレーブのアドレスが不一致の場合は、スレーブ側はACKをマスタ側へ返しません (NACK: SDAAn = 1)。また、スレーブ側のINTIICAn割り込み(アドレス一致割り込み)は発生せず、スレーブ側のクロック・ストレッチもかかりません。

ただし、マスタ側はACK、NACKの両方に対して、INTIICAn割り込み(アドレス送信完了割り込み)が発生します。

- 備考 1. 図19-33の①~⑨は、I²Cバスによるデータ通信の一連の操作手順です。
 - 図19-33(1) スタート・コンディション~アドレス~データでは手順①~⑦
 - 図19-33 (2) アドレス~データ~データでは手順③~⑫
 - 図19-33(3) データ~データ~ストップ・コンディションでは手順®~® について説明しています。
 - 2. n = 0

図19-33 スレーブ→マスタ通信例(マスタ:8クロック,スレーブ:9クロックでクロック・ストレッチ選択)(2/3)

(2) アドレス~データ~データ



- 注1. マスタ側での受信時のクロック・ストレッチ解除は、IICAn←FFHまたはWRELnビットのセットの どちらかで行ってください。
 - 2. スレーブ側での送信時のクロック・ストレッチ解除は、WRELnビットのセットではなく、IICAnへのデータ書き込みで行ってください。

図19-33(2)アドレス~データ~データの③~⑩の説明を次に示します。


- ③ スレーブ側で、受信したアドレス自局のアドレス(SVAnの値)が一致した場合^注、ハードウエアによりACKがマスタ側へ送信され、9クロック目の立ち上がり時に、マスタ側でACKが検出(ACKDn = 1)されます。
- ④ 9クロック目の立ち下がりで、マスタ側の割り込み(INTIICAn:アドレス送信完了割り込み)が発生します。 アドレスが一致したスレーブはクロック・ストレッチ(SCLAn=0)をかけ、割り込み(INTIICAn:アドレス一致割り込み)が発生します^注。
- ⑤ マスタ側はクロック・ストレッチ・タイミングを8クロック目に(WTIMn = 0)に変更します。
- ⑥ スレーブ側がIICAシフト・レジスタn(IICAn)に送信データを書き込み、スレーブ側によるクロック・ストレッチを解除します。
- ⑦ マスタ側がクロック・ストレッチを解除(WRELn = 1)して、スレーブからのデータ転送を開始します。
- ⑧ 8クロック目の立ち下がりで、マスタ側によるクロック・ストレッチ(SCLAn = 0)がかかり、マスタ側の割り込み(INTIICAn:転送完了割り込み)が発生し、マスタ側ACKEn = 1なのでハードウエアによりACKがスレーブ側へ送信されます。
- ⑨ マスタ側は受信したデータを読み出して、クロック・ストレッチを解除(WRELn = 1)します。
- ⑩ 9クロック目の立ち上がり時に、スレーブ側でACKが検出(ACKDn = 1)されます。
- ① 9クロック目の立ち下がりで、スレーブ側によるクロック・ストレッチ (SCLAn = 0) がかかり、スレーブ側は割り込み (INTIICAn: 転送完了割り込み) が発生します。
- ① スレーブ側がIICAnレジスタに送信データを書き込むと、スレーブ側によるクロック・ストレッチが解除され、スレーブ→マスタにデータ転送を開始します。
 - 注 送信したアドレスとスレーブのアドレスが不一致の場合は、スレーブ側はACKをマスタ側へ返しません (NACK: SDAAn = 1)。また、スレーブ側のINTIICAn割り込み (アドレス一致割り込み) は発生せず、スレーブ側のクロック・ストレッチもかかりません。

ただし、マスタ側はACK、NACKの両方に対して、INTIICAn割り込み(アドレス送信完了割り込み)が発生します。

- 備考 1. 図19-33の①~⑪は、I²Cバスによるデータ通信の一連の操作手順です。
 - 図19-33(1) スタート・コンディション~アドレス~データでは手順①~⑦
 - 図19-33(2) アドレス~データ~データでは手順③~⑫
 - 図19-33 (3) データ~データ~ストップ・コンディションでは手順⑧~⑨ について説明しています。
 - 2. n = 0

図19-33 スレーブ→マスタ通信例(マスタ:8→9クロック、スレーブ:9クロックでクロック・ストレッチ選択)(3/3)

(3) データ~データ~ストップ・コンディション



: マスタによるクロック・ストレッチ

: スレーブによるクロック・ストレッチ

:マスタ、スレーブによるクロック・ストレッチ

- 注1. クロック・ストレッチ解除は、IICAn←FFHまたはWRELnビットのセットのどちらかで行ってください。
 - 2. ストップ・コンディションの発行後、SCLAn端子信号が立ち上がってからストップ・コンディションが生成されるまでの時間は、標準モード設定時は $4.0~\mu$ s以上、ファースト・モード設定時は $0.6~\mu$ s以上です。
 - 3. スレーブ側での送信時のクロック・ストレッチ解除は、WRELnビットのセットではなく、IICAnへのデータ書き込みで行ってください。
 - 4. スレーブ側での送信時のクロック・ストレッチをWRELnビットのセットで解除すると、TRCnビットはクリアされます。

図19-33(3) データ~データ~ストップ・コンディションの⑧~⑩の説明を次に示します。

- ⑧ 8クロック目の立ち下がりで、マスタ側によるクロック・ストレッチ(SCLAn = 0)がかかり、マスタ側の割り込み(INTIICAn:転送完了割り込み)が発生し、マスタ側はACKEn = 0なので、ハードウェアによりACKがスレーブ側へ送信されます。
- ⑨ マスタ側は受信したデータを読み出して、クロック・ストレッチを解除(WRELn = 1)します。
- ⑩ 9クロック目の立ち上がり時に、スレーブ側でACKが検出(ACKDn = 1)されます。
- ① 9クロック目の立ち下がりで、スレーブ側によるクロック・ストレッチ(SCLAn = 0)がかかり、スレーブ側は割り込み(INTIICAn:転送完了割り込み)が発生します。
- ① スレーブ側がIICAシフト・レジスタn(IICAn)に送信データを書き込むと、スレーブ側によるクロック・ストレッチが解除され、スレーブ→マスタにデータ転送を開始します。
- ③ 8クロック目の立ち下がりで、マスタ側の割り込み(INTIICAn: 転送完了割り込み)が発生し、マスタ側によるクロック・ストレッチ(SCLAn=0)がかかります。ACK制御(ACKEn=1)されているので、この段階でのバス・データ・ラインはロウ・レベル(SDAAn=0)となります。
- ④ マスタ側はNACK応答に設定(ACKEn = 0) し、クロック・ストレッチ・タイミングを9クロック目クロック・ストレッチ(WTIMn = 1)に変更します。
- ⑤ マスタ側がクロック・ストレッチを解除(WRELn = 1) すると、スレーブ側は9クロック目の立ち上がりで NACKを検出(ACKDn = 0) します。
- ⑤ 9クロック目の立ち下がりで、マスタ側とスレーブ側によるクロック・ストレッチ(SCLAn = 0)がかかり、マスタ側、スレーブ側で割り込み(INTIICAn:転送完了割り込み)が発生します。
- ① マスタ側でストップ・コンディション発行(SPTn = 1)すると、バス・データ・ラインがクリア(SDAAn = 0)され、マスタ側のクロック・ストレッチが解除されます。その後、マスタ側はバス・クロック・ラインがセット(SCLAn = 1)されるまで待機します。
- ® スレーブ側はNACKを確認して、送信を止めて通信を完了するためにクロック・ストレッチを解除(WRELn = 1)します。スレーブによるクロック・ストレッチが解除されると、バス・クロック・ラインがセット(SCLAn = 1) されます。
- ③ マスタ側はバス・クロック・ラインがセット (SCLAn = 1) されたことを確認すると、ストップ・コンディション・セットアップ時間経過後、バス・データ・ラインをセット (SDAAn = 1) してストップ・コンディション (SCLAn = 1でSDAAn = 0→1) を発行します。ストップ・コンディションが生成されると、スレーブ側でストップ・コンディションが検出され、スレーブ側で割り込み (INTIICAn: ストップ・コンディション割り込み) が発生します。
 - 備考 1. 図19-33の①~⑲は、I²Cバスによるデータ通信の一連の操作手順です。
 - 図19-33(1) スタート・コンディション~アドレス~データでは手順①~⑦
 - 図19-33(2) アドレス~データ~データでは手順③~①
 - 図19-33(3) データ~データ~ストップ・コンディションでは手順®~® について説明しています。
 - 2. n = 0

第20章 IrDA

IrDAはシリアル・アレイ・ユニット(SAU)と連携してIrDA(Infrared Data Association)規格バージョン1.0 に基づくIrDA通信波形の送受信を実現します。

20.1 IrDAの機能

IRCRレジスタのIREビットでIrDA機能を有効にすると、SAUのTxD2、RxD2信号はIrDA規格バージョン1.0に準拠した波形のエンコード/デコードを行います(IrTxD/IrRxD端子)。これを赤外線送受信トランスミッタ/レシーバと接続することで、IrDA規格バージョン1.0システムに準拠した赤外線送受信を実現できます。

IrDA規格バージョン1.0システムでは、9600 bpsの転送レートで通信を開始し、その後、必要に応じて転送レートを変化させることができます。IrDAでは、自動的に転送レートを変更する機能は内蔵していません。転送レートはソフトウェアにより、設定を変更してください。

高速オンチップオシレータ(fin = 24/12/6/3 MHz)選択時,以下のボーレートを設定可能です。

• 115.2 kbps/57.6 kbps/38.4 kbps/19.2 kbps/9600 bps/2400 bps

図20-1にIrDAとSAUの連携イメージのブロック図を示します。

IrDA SAU (ユニット1) IREビット=0 TxD2 ►(O) TxD2/IrTxD パルスエンコーダ 位相反転 **▶**O IREビット=1 IREビット= 1 パルスエンコーダ 位相反転 RxD2 (O) RxD2/IrRxD IREビット= 0 IRE IRCKS2-0 **IRTXINV IRRXINV** IrDAコントロール・レジスタ (IRCR)

図20-1 IrDAとSAUの連携イメージのブロック図

表20-1 IrDAの端子構成

端子名	入出力	機能		
IrTxD	出力	送信データ出力端子		
IrRxD	入力	受信データ入力端子		

20.2 レジスタの説明

表20-2にIrDAのレジスタ構成を示します。

表20-2 IrDAのレジスタ構成

項	目	構	成	
制御レジスタ		周辺イネーブル・レジスタ0(PER0)		
		IrDAコントロール・レジスタ(IRCR)		

20.2.1 周辺イネーブル・レジスタ0 (PER0)

PEROレジスタは、各周辺ハードウェアへのクロック供給許可/禁止を設定するレジスタです。使用しないハードウェアへはクロック供給も停止させることで、低消費電力化とノイズ低減をはかります。

IrDAを使用するときは、必ずビット6(IRDAEN)を1に設定してください。

PEROレジスタは、1ビット・メモリ操作命令または8ビット・メモリ操作命令で設定します。

リセット信号の発生により、00Hになります。

図20-2 周辺イネーブル・レジスタ0 (PER0) のフォーマット

アドレス: F00F0H リセット時:00H R/W 略号 7 4 3 6 5 2 0 1 PER0 **RTCWEN IRDAEN** ADCEN IICA0EN SAU1EN SAU0EN TAU0EN

IRDAEN	IrDAの入力クロック供給の制御
0	入力クロック供給停止
	・IrDAで使用するSFRへのライト不可
	・IrDAはリセット状態
1	入力クロック供給
	・IrDAで使用するSFRへのリード/ライト可

注意1. IrDAの設定をする際には、必ず最初にIRDAEN = 1の設定を行ってください。
IRDAEN = 0の場合は、IrDAの制御レジスタへの書き込みは無視され、読み出し値もすべて
初期値となります。

2. ビット1には必ず0を設定してください。

20. 2. 2 IrDAコントロール・レジスタ (IRCR)

IrDA機能を制御するレジスタです。受信データ、送信データの極性切り替え、IrDAのクロックの選択、シリアル入出力端子機能(通常のシリアル機能/IrDA機能)の切り替えを選択します。

IRCRレジスタは、1ビット・メモリ操作命令または8ビット・メモリ操作命令で設定します。 リセット信号の発生により、00Hになります。

図20-3 IrDAコントロール・レジスタ (IRCR) のフォーマット

アドレス: F03A0H リセット時: 00H R/W

略号	7	6	5	4	3	2	1	0
IRCR	IRE	IRCKS2	IRCKS1	IRCKS0	IRTXINV	IRRXINV	0	0

	IRE	IrDAイネーブル
	0	シリアル入出力端子は,通常のシリアル機能として動作
Ī	1	シリアル入出力端子は,IrDA機能として動作

IRCKS2	IRCKS1	IRCKS0	IrDAクロックセレクト
0	0	0	B × 3/16 (B= ビットレート)
0	0	1	fclk/2
0	1	0	fclk/4
0	1	1	fclk/8
1	0	0	fclk16
1	0	1	fcLk/32
1	1	0	fclk/64
1	1	1	設定禁止

I	IRTXINV	IrTxDデータ極性切り替え
ĺ	0	送信データをそのままIrTxD出力
ĺ	1	送信データを反転してIrTxD出力

I	IRRXINV	IrRxDデータ極性切り替え
ĺ	0	IrRxD入力をそのまま受信データとして使用
I	1	IrRxD入力を反転して受信データとして使用

注意1. ビット1,0には必ず0を設定してください。

2. IRCKS[2:0], IRTXINV, IRRXINVは、IREビットが0の時のみ設定可能です。

20.3 動作説明

20. 3. 1 IrDA通信操作手順

(1) IrDA通信 初期設定フロー

IrDA初期設定は、以下の手順で行ってください。

- 1. PEROレジスタのIRDAENビットに1を設定します。
- 2. IRCRレジスタを設定します。
- 3. SAU関連レジスタ (UARTモード設定の手順を参照)を設定します。

(2) IrDA通信停止フロー

1. ポート・レジスタとポート・モード・レジスタの設定で、IrDA通信停止後のIrTxD端子の状態を設定します。

備考 手順3でIrDAリセット時にIrTxD端子は通常のシリアル・インタフェースUARTのデータ出力に 切り替わるため、出力状態が変化する場合があります。

- ・IrTxD端子からロウ・レベルを出力する場合 ポート・レジスタに0を設定します。本設定の直後にIrTxD端子はロウ・レベルに固定されます。
- ・IrTxD端子からハイ・レベルを出力する場合 ポート・レジスタに1を設定します。本設定により、手順3 IrDAリセット直後、IrTxD端子はハイ・レベルに固定されます。
- ・IrTxD端子をHi-Z状態に設定する場合 ポート・モード・レジスタに1を設定します。本設定の直後にIrTxD端子はHi-Z状態となります。
- 2. STmレジスタ(SAU関連レジスタ)のSTm0ビットおよびSTm1ビットに1を設定(SAUのチャネル0,チャネル1動作停止)します。
- 3. PEROレジスタのIRDAENビットに0を設定し、IrDAをリセットします。

上記手順以外でSTmレジスタのSTm0ビットおよびSTm1ビットに1を設定、またはIrDAのIREビットに0を設定しないでください。

(3) IrDAフレーミング・エラー発生時の手順

IrDA通信中にフレーミング・エラーが発生した場合、後続のデータを受信可能な状態にするため、以下の手順が必要です。

- 1. SAU STmレジスタのSTm1ビットに1を設定(SAU CH1動作停止)
- 2. SAU SSmレジスタのSSm1ビットに1を設定(SAU CH1動作開始)


備考 m:ユニット番号 (m=0,1)

SAUフレーミング・エラー処理については、SAUの章も参照してください。

20.3.2 送信

送信時には、SAUからの出力信号 (UARTフレーム) はIrDAによりIRフレームに変換されます (図20-4参照)。 IRTXINVビットが0でシリアルデータが0のとき、ビットレート (1ビット幅の期間) の3/16のハイ・パルスが出力されます (初期値)。なお、ハイ・パルス幅は、IRCKS2-IRCKS0ビットの設定値により変化させることもできます。規格では、ハイ・パルス幅は最小1.41 μ s、最大 (3/16 + 2.5%) × ビットレート,または (3/16 × ビットレート) + 1.08 μ s と定められています。

CPU/周辺ハードウェア・クロック(fclk)が20 MHzのとき、1.41 μ s以上で最大のハイ・パルス幅としては 1.6 μ sが設定可能です。また、シリアルデータが1のときは、パルスは出力されません。



RENESAS

20.3.3 受信

受信時には、IRフレームのデータはIrDAによりUARTフレームに変換され、SAUに入力されます。IRRXINV ビットが0で、ハイ・パルスが検出されたときにロウ・データを出力し、1ビット期間中にパルスがない場合に はハイ・データを出力します。最小パルス幅の1.41 µsより短いパルスは認識されませんので注意してください。

20.3.4 ハイ・パルス幅の選択

送信時にビットレート × 3/16よりパルス幅を短くする場合に、適用可能なIRCKS2-IRCKS0ビットの設定 (最小パルス幅) と設定時のハイ・パルス幅を表20-3に示します。

fclk	項目	<上段>ビットレート [kbps]							
[MHz]			<	(下段>ビットレ	√— ト × 3/16 [μs]				
		2.4	9.6	19.2	38.4	57.6	115.2		
		78.13	19.53	9.77	4.87	3.26	1.63		
1	IRCKS2-IRCKS0	001	001	001	一 ^{注1}	一 ^{注1}	一 ^{注1}		
ı	ハイパルス幅[µs]	2.00	2.00	2.00	_ ^{注1}	_ ^{注1}	一 ^{注1}		
0	IRCKS2-IRCKS0	010	010	010	010	010	一 ^{注1}		
2	ハイパルス幅[µs]	2.00	2.00	2.00	2.00	2.00	_ ^{注1}		
3	IRCKS2-IRCKS0	011	011	011	011	011	一 ^{注1}		
3	ハイパルス幅[µs]	2.67	2.67	2.67	2.67	2.67	一 ^{注1}		
4	IRCKS2-IRCKS0	011	011	011	011	011	000 ^{注2}		
4	ハイパルス幅[µs]	2.00	2.00	2.00	2.00	2.00	1.50		
6	IRCKS2-IRCKS0	100	100	100	100	100	000 ^{注2}		
0	ハイパルス幅[µs]	2.67	2.67	2.67	2.67	2.67	1.50		
8	IRCKS2-IRCKS0	100	100	100	100	100	000 ^{注2}		
0	ハイパルス幅[µs]	2.00	2.00	2.00	2.00	2.00	1.50		
40	IRCKS2-IRCKS0	101	101	101	101	101	000 ^{注2}		
12	ハイパルス幅[µs]	2.67	2.67	2.67	2.67	2.67	1.50		
16	IRCKS2-IRCKS0	101	101	101	101	101	000 ^{注2}		
10	ハイパルス幅[µs]	2.00	2.00	2.00	2.00	2.00	1.50		
24	IRCKS2-IRCKS0	110	110	110	110	110	000 ^{注2}		
24	ハイパルス幅[µs]	2.67	2.67	2.67	2.67	2.67	1.50		

表20-3 IRCKS2-IRCKS0ビットの設定値

注1. "一"の意味は、通信Specを満たせないことです。

^{2.} ビットレート × 3/16よりパルス幅を小さくすることはできません。

20.4 IrDA使用上の注意事項

- (1) IrDA機能を使用してIrRxD受信によるSNOOZE遷移はできません。
- (2) 周辺イネーブルレジスタにより、IrDAの動作クロックの供給禁止/許可を設定することができます。初期 状態では、クロック供給が禁止状態であるため、レジスタへのアクセスができません。レジスタ設定の前 に、周辺イネーブルレジスタによりIrDAの動作クロックを供給許可状態にしてください。
- (3) HALTモード時は、IrDA機能は動作を継続します。
- (4) IrDA通信中にSAUの初期化機能(SSビット=1)は使用禁止です。
- (5) IRCRレジスタのIRRXINVビット、IRTXINVビット、及びIRCKS[2:0]ビットは、IREビットが0の時のみ設定可能です。

第21章 LCDコントローラ/ドライバ

RL78/I1BのLCD表示機能端子は製品ごとに搭載する数が異なります。次の表に製品ごとのLCD表示機能端子数を示します。

表21-1 製品ごとのLCD表示機能端子

項	目		RL							78/I1B							
			80ピン(R5F10MMx(x = G, E))							100ピン(R5F10MPx(x = G, E))							
LCDコント	ローラ/	セグメ	セグメント信号出力: 34 (30) ^注 セグメント信号出力: 42 (38) ^注														
ドライバ		コモン	/信号出	力:8						コモン	信号出	力:8					
兼用I/Oポー	<u>,</u>	bit 7	bit 6	bit 5	bit 4	bit 3	bit 2	bit 1	bit 0	bit 7	bit 6	bit 5	bit 4	bit 3	bit 2	bit 1	bit 0
セグメント	P0	SEG	SEG	SEG	SEG	SEG	SEG	_	_	_	_	_	_	_	_	_	_
		37	36	35	34	33	32										
	P1	SEG	SEG	SEG	SEG	SEG	SEG	SEG	SEG	SEG	SEG	SEG	SEG	SEG	SEG	SEG	SEG
		11	10	9	8	7	6	5	4	11	10	9	8	7	6	5	4
	P3	_	_	_	_	SEG	SEG	SEG	SEG	SEG	SEG	SEG	SEG	SEG	SEG	SEG	SEG
						27	26	25	24	31	30	29	28	27	26	25	24
	P5	_	_	_	_	_	_	_	_	SEG	SEG	SEG	SEG	SEG	SEG	SEG	SEG
	_									39	38	37	36	35	34	33	32
	P7	SEG	SEG	SEG	SEG	SEG	SEG	SEG	SEG	SEG	SEG	SEG	SEG	SEG	SEG	SEG	SEG
		23	22	21	20	19	18	17	16	23	22	21	20	19	18	17	16
	P8	_	_	_	_	SEG	SEG	SEG	SEG	_	_	SEG	SEG	SEG	SEG	SEG	SEG
						15	14	13	12			41	40	15	14	13	12
COM信号出									-	_							
	/Oポートの兼用関係					ı											
	COM信号出 COM4 SEG0							:G0									
	カ端子と他 COM5 SEG1						SE										
	のLCD表示 COM6 SEG2 機能端子の COM7 SEG3				SEG2												
機能端子の兼用関係	COM7				SE	:G3							SE	:G3			

注 ()内は8 com使用時の信号出力本数です。

21.1 LCDコントローラ/ドライバの機能

RL78/I1Bに内蔵しているLCDコントローラ/ドライバの機能を次に示します。

- (1) A波形, B波形の選択が可能
- (2) LCD駆動電圧生成回路は、内部昇圧/容量分割/外部抵抗分割の切り替えが可能
- (3) 表示データ・レジスタの自動読み出しによるセグメント信号とコモン信号の自動出力が可能
- (4) 昇圧回路動作時に生成する基準電圧を16段階から選択可能(コントラスト調整)
- (5) LCD点滅が可能

各表示モードにおける表示可能な最大画素数を表21-2に示します。

表21-2 最大表示画素数 (1/2)

(a) 80ピン製品

LCDドライバ用 駆動波形	LCDドライバ用 駆動電圧生成回路	バイアス法	時分割	最大表示画素数
A波形	外部抵抗分割	_	スタティック	34 (34セグメント×1コモン)
		1/2	2	68 (34セグメント×2コモン)
			3	102 (34セグメント×3コモン)
		1/3	3	
			4	136 (34セグメント×4コモン)
		1/4	8	240 (30セグメント×8コモン)
	内部昇圧	1/3	3	102 (34セグメント×3コモン)
			4	136 (34セグメント×4コモン)
		1/4	6	192 (32セグメント×6コモン)
			8	240 (30セグメント×8コモン)
	容量分割	1/3	3	102 (34セグメント×3コモン)
			4	136 (34セグメント×4コモン)
B波形	外部抵抗分割,	1/3	4	
	内部昇圧	1/4	8	240 (30セグメント×8コモン)
	容量分割	1/3	4	136 (34セグメント×4コモン)

表21-2 最大表示画素数(2/2)

(b) 100ピン製品

LCDドライバ用 駆動波形	LCDドライバ用 駆動電圧生成回路	バイアス法	時分割	最大表示画素数
A波形	外部抵抗分割	_	スタティック	42(42セグメント×1コモン)
		1/2	2	84(42セグメント×2コモン)
			3	126(42セグメント×3コモン)
		1/3	3	
			4	168(42セグメント×4コモン)
		1/4	8	304 (38セグメント×8コモン)
	内部昇圧	1/3	3	126 (42セグメント×3コモン)
			4	168(42セグメント×4コモン)
		1/4	6	240(40セグメント×6コモン)
			8	304 (38セグメント×8コモン)
	容量分割	1/3	3	126 (42セグメント×3コモン)
			4	168(42セグメント×4コモン)
B波形	外部抵抗分割,	1/3	4	
	内部昇圧	1/4	8	304(38セグメント×8コモン)
	容量分割	1/3	4	168(42セグメント×4コモン)


21.2 LCDコントローラ/ドライバの構成

LCDコントローラ/ドライバは、次のハードウエアで構成しています。

表21-3 LCDコントローラ/ドライバの構成

項目	構成
制御レジスタ	LCDモード・レジスタ0 (LCDM0)
	LCDモード・レジスタ1 (LCDM1)
	サブシステム・クロック供給モード制御レジスタ(OSMC)
	LCDクロック制御レジスタ0(LCDC0)
	LCD昇圧レベル制御レジスタ(VLCD)
	LCD入力切り替え制御レジスタ (ISCLCD)
	LCDポート・ファンクション・レジスタ0-5(PFSEG0-PFSEG5)
	ポート・モード・レジスタ0, 1, 3, 5, 7, 8(PM0, PM1, PM3, PM5, PM7, PM8)

図21-1 LCDコントローラ/ドライバのブロック図



21.3 LCDコントローラ/ドライバを制御するレジスタ

LCDコントローラ/ドライバは、次の8種類のレジスタで制御します。

- ・LCDモード・レジスタ0 (LCDM0)
- ・LCDモード・レジスタ1 (LCDM1)
- ・サブシステム・クロック供給モード制御レジスタ (OSMC)
- ・LCDクロック制御レジスタ0(LCDC0)
- LCD昇圧レベル制御レジスタ (VLCD)
- ・LCD入力切り替え制御レジスタ (ISCLCD)
- ・LCDポート・ファンクション・レジスタ0-5 (PFSEG0-PFSEG5)
- ・ポート・モード・レジスタ0, 1, 3, 5, 7, 8 (PM0, PM1, PM3, PM5, PM7, PM8)

21.3.1 LCDモード・レジスタ0 (LCDM0)

LCDの動作を設定するレジスタです。

LCDM0は、8ビット・メモリ操作命令で設定します。

リセット信号の発生により、00Hになります。

図21-2 LCDモード・レジスタ0 (LCDM0) のフォーマット (1/2)

アドレス: FFF40H リセット時: 00H R/W

略号	7	6	5	4	3	2	1	0
LCDM0	MDSET1	MDSET0	LWAVE	LDTY2	LDTY1	LDTY0	LBAS1	LBAS0

MDSET1	MDSET0	LCD駆動電圧生成回路の選択
0	0	外部抵抗分割方式
0	1	内部昇圧方式
1	0	容量分割方式
1	1	設定禁止

LWAVE	LCD表示波形の選択
0	A波形
1	B波形

LDTY2	LDTY1	LDTY0	LCD表示の時分割数選択
0	0	0	スタティック
0	0	1	2時分割
0	1	0	3時分割
0	1	1	4時分割
1	0	0	6時分割
1	0	1	8時分割
	上記以外		設定禁止

図21-2 LCDモード・レジスタ0 (LCDM0) のフォーマット (2/2)

アドレス:FFF40H リセット時:00H R/W

略号	7	6	5	4	3	2	1	0
LCDM0	MDSET1	MDSET0	LWAVE	LDTY2	LDTY1	LDTY0	LBAS1	LBAS0

LBAS1	LBAS0	LCD表示のバイアス法選択
0	0	1/2バイアス法
0	1	1/3バイアス法
1	0	1/4バイアス法
1	1	設定禁止

注意1. LCDM1のSCOC = 1のときに、LCDM0の値を書き換えないでください。

- 2. スタティックを選択した場合(LDTY2-LDTY0ビット = 000B), LBAS1, LBAS0ビットの設定は必ず 初期値(00B)にしてください。初期値以外の値を設定した場合の動作は保証しません。
- 3. 表示波形、時分割数、バイアス法の設定は表21-4に示す組み合わせのみサポートします。 表21-4で示す組み合わせ以外は設定禁止です。

表21-4 表示波形/時分割数/バイアス法とフレーム周波数の組み合わせ

表示	モード				設定	'值			駆動電圧生成方式		
表示波形	時分	バイ	LWAVE	LDTY2	LDTY1	LDTY0	LBAS1	LBAS0	外部抵抗分	内部昇圧	容量分割
	割数	アス法							割		
A波形	8	1/4	0	1	0	1	1	0	0	0	×
A JIX IIS	0	1/4	U	'	0	ı	ı	U	(24~128 Hz)	(24~64 Hz)	^
A波形	6	1/4	0	1	0	0	1	0	×	0	×
MIX IID	0	1/4	U	'	U	U	'	U	^	(32~86 Hz)	,
A波形	4	1/3	0	0	1	1	0	1	0	0	0
MIX IID	4	1/3	U	U	'	'	U	'	(24~128 Hz)	(24~128 Hz)	(24~128 Hz)
A波形	3	1/3	0	0	1	0	0	1	0	0	0
MIX IID	3	1/3	U	U	'	U	U	'	(32~128 Hz)	(32~128 Hz)	(32~128 Hz)
A波形	3	1/2	0	0	1	0	0	0	0	×	×
MIX IID	3	1/2	U	U	'	U	U	U	(32~128 Hz)	^	,
A波形	2	1/2	0	0	0	1	0	0	0	×	×
A IIX IIV		1/2	Ů	Ů	· ·	'	0	- O	(24~128 Hz)	^	,
A波形	スタテ	ノック	0	0	0	0	0	0	0		
MIX IIV	^/,	1))	U	U	U	U	0	U	(24~128 Hz)	×	×
B波形	8	1/4	1	1	0	1	1	0	0	0	×
D IIX IIV	0	1/4	'	'	U	'	, i	J	(24~128 Hz)	(24~64 Hz)	
B波形	4	1/3	1	0	1	1	0	1	0	0	0
D IIX IIV	7	1/3	ľ	U	ı	ı	U	ı	(24~128 Hz)	(24~128 Hz)	(24~128 Hz)

備考 〇:対応

×:非対応

21. 3. 2 LCDモード・レジスタ1 (LCDM1)

表示動作の許可/禁止、昇圧回路もしくは容量分割回路の動作許可/停止、表示データ領域、低電圧モードを設定するレジスタです。

LCDM1は、1ビット・メモリ操作命令または8ビット・メモリ操作命令で設定します。

リセット信号の発生により、00Hになります。

図21-3 LCDモード・レジスタ1 (LCDM1) のフォーマット (1/2)

アドレス: FFF41H リセット時: 00H R/W

略号	7	6	5	4	3	2	1	0
LCDM1	LCDON	SCOC	VLCON	BLON	LCDSEL	0	0	LCDVLM

	· i	
SCOC	LCDON	LCD表示の許可/禁止
		通常液晶波形(A波形/B波形)出力時
0	0	セグメント端子/コモン端子にグランド・レベルを出力
0	1	
1	0	表示オフ(セグメント出力はすべて非選択信号出力)
1	1	表示オン

VLCON ^{注1}	昇圧回路もしくは容量分割回路の動作許可/停止
0	昇圧回路もしくは容量分割回路の動作停止
1	昇圧回路もしくは容量分割回路の動作許可

BLON ^{注2}	LCDSEL	表示データ領域の制御
0	0	Aパターン領域(LCD表示データ・レジスタの下位4ビット)のデータを表示
0	1	Bパターン領域(LCD表示データ・レジスタの上位4ビット)のデータを表示
1	0	Aパターン領域とBパターン領域のデータを交互に表示 (リアルタイム・クロック2 (RTC2)
1	1	の定周期割り込み(INTRTC)タイミングに対応した点滅表示)

注1. 外部抵抗分割モード時には設定禁止。

2. LCDソース・クロック(flcp)としてflcを選択する場合は、必ずBLONビット = 0にしてください。

(注意は次ページにあります。)

図21-3 LCDモード・レジスタ1 (LCDM1) のフォーマット (2/2)

アドレス:FFF41H リセット時:00H R/W

略号	7	6	5	4	3	2	1	0
LCDM1	LCDON	SCOC	VLCON	BLON	LCDSEL	0	0	LCDVLM

LCDVLM ^注	昇圧端子の初期値の切り替え制御
0	Voo電圧≧2.7 Vの場合
1	Voo電圧≦4.2 Vの場合

注 昇圧回路使用時に、Vix端子の初期状態を設定して効率的に昇圧を行うための機能です。

昇圧開始時のVoo電圧が2.7 V以上の場合はLCDVLMビット = 0, Voo電圧が4.2 V以下の場合はLCDVLMビット = 1としてください。

ただし、2.7 V≦VDD≦4.2 Vでは、LCDVLM = 0, LCDVLM = 1のいずれでも動作可能です。

- 注意1. 昇圧回路使用時にLCD表示を行わないときに消費電力を削減したい場合は、SCOC = 0, VLCON = 0を設定し、さらにMDSET1, MDSET0 = 00を設定してください。MDSET1, MDSET0 = 01の場合、内部の基準電圧生成部が動作するため電力を消費します。
 - 2. 外部抵抗分割方式設定時 (LCDM0のMDSET1, MDSET0ビット = 00B) または容量分割方式設定時 (MDSET1, MDSET0ビット = 10B) は、LCDVLMに0を設定してください。
 - 3. SCOC = 1のときVLCON, LCDVLMを書き換えないでください。
 - 4. 表示モードに8時分割数を選択した場合、BLONとLCDSELに0を設定してください。
 - 5. 内部昇圧方式を使用する場合は、VLCDレジスタで基準電圧を設定してから(基準電圧をデフォルト値で使用する場合は内部昇圧方式に選択(LCDM0レジスタのMDSET1, MDSET0ビット = 01B)にしてから)、基準電圧セットアップ時間(5 ms (MIN.))をウエイトしたあとに、VLCONに1を設定してください。

備考 RTCE : リアルタイム・クロック・コントロール・レジスタ0 (RTCC0) のビット7

RINTE : インターバル・タイマ・コントロール・レジスタ (ITMC) のビット15

SCOC : LCDモード・レジスタ1 (LCDM1) のビット6 VLCON : LCDモード・レジスタ1 (LCDM1) のビット5

21. 3. 3 サブシステム・クロック供給モード制御レジスタ (OSMC)

OSMCレジスタは、不要なクロック機能を停止させることにより、低消費電力化することを目的としたレジスタです。

RTCLPC = 1に設定すると、STOPモード時およびサブシステム・クロックでCPU動作中のHALTモード時に、リアルタイム・クロック2、12ビット・インターバル・タイマ、クロック出力/ブザー出力、LCDコントローラ /ドライバ以外の周辺機能へのクロック供給を停止するので、消費電力を低減することが可能です。

また、OSMCレジスタではリアルタイム・クロック2、12ビット・インターバル・タイマ、クロック出力/ブザー出力、LCDコントローラ/ドライバ、サブシステム・クロック周波数測定回路の動作クロックを選択できます。

OSMCレジスタは、8ビット・メモリ操作命令で設定します。

リセット信号の発生により、00Hになります。

図21-4 サブシステム・クロック供給モード制御レジスタ(OSMC)のフォーマット

アドレス: F00F3H リセット時: 00H R/W

略号	7	6	5	4	3	2	1	0
OSMC	RTCLPC	0	0	WUTMMCK0	0	0	0	0

RTCLPC	STOPモード時およびサブシステム・クロックでCPU動作中のHALTモード時の設定
0	周辺機能へのサブシステム・クロック供給許可
	(動作許可となる周辺機能については、表24-1、表24-2参照)
1	リアルタイム・クロック2、12ビット・インターバル・タイマ、クロック出力/ブザー
	出力、LCDコントローラ/ドライバ以外の周辺機能へのサブシステム・クロック供給
	停止

WUTMMCK0	リアルタイム・クロック2,	クロック出力/ブザー出力	サブシステム・
	12ビット・インターバル・タイマ,	制御回路のPCLBUZn端子の	クロック周波数
	LCDコントローラ/ドライバの	出カクロックの選択および	測定回路の動作
	動作クロックの選択	8ビット・インターバル・タイマ	
		の動作クロックの選択	
0	サブシステム・クロック(fsua)	サブシステム・クロック	許可
		(fsua) 選択許可	
1	低速オンチップ・オシレータ・	サブシステム・クロック	禁止
	クロック(f∟)	(fsua) 選択禁止	

- 注意1. サブシステム・クロック発振中の場合は、必ずサブシステム・クロックを選択(WUTMMCK0 ビット = 0) にしてください。
 - 2. WUTMMCK0を "1" に設定すると低速オンチップ・オシレータ・クロックが発振します。
 - 3. WUTMMCK0ビットによるサブシステム・クロックと低速オンチップ・オシレータ・クロックの切り替えは、リアルタイム・クロック2、12ビット・インターバル・タイマ、LCDコントローラ/ドライバの全ての機能が動作停止中のみ可能です。

21.3.4 LCDクロック制御レジスタ0(LCDC0)

LCDソース・クロック、LCDクロックを設定するレジスタです。

LCDクロックと時分割数で、フレーム周波数が決まります。

LCDC0は、8ビット・メモリ操作命令で設定します。

リセット信号の発生により、00Hになります。

図21-5 LCDクロック制御レジスタ(LCDC0)のフォーマット

アドレス: FFF42 H リセット時: 00H R/W

略号	7	6	5	4	3	2	1	0
LCDC0	0	0	LCDC05	LCDC04	LCDC03	LCDC02	LCDC01	LCDC00

LCDC05	LCDC04	LCDC03	LCDC02	LCDC01	LCDC00	LCDクロック	ל (LCDCL)	
						WUTMMCK0 = 0	WUTMMCK0 = 1	
0	0	0	0	0	1	fsuB/2 ²	fı∟/2²	
0	0	0	0	1	0	fsuв/2 ³	fı∟/2³	
0	0	0	0	1	1	fsuB/2 ⁴	fıL/2 ⁴	
0	0	0	1	0	0	fsuв/2 ⁵	fı∟/2 ⁵	
0	0	0	1	0	1	fsuв/2 ⁶	fıL/2 ⁶	
0	0	0	1	1	0	fsuв/2 ⁷	fı∟/2 ⁷	
0	0	0	1	1	1	fsuв/2 ⁸	fıL/2 ⁸	
0	0	1	0	0	0	fsuв/2 ⁹	fıL/2 ⁹	
0	0	1	0	0	1	fsuв/2 ¹⁰		
0	1	0	0	0	1	fmain/2 ⁸		
0	1	0	0	1	0	fmain/2 ⁹		
0	1	0	0	1	1	fmain/2 ¹⁰		
0	1	0	1	0	0	fmain/2 ¹¹		
0	1	0	1	0	1	fmain/2 ¹²		
0	1	0	1	1	0	fmain/2 ¹³		
0	1	0	1	1	1	fmain/2 ¹⁴		
0	1	1	0	0	0	fmain/2 ¹⁵		
0	1	1	0	0	1	fmain/2 ¹⁶		
0	1	1	0	1	0	fmain/2 ¹⁷		
0	1	1	0	1	1	fmain/2 ¹⁸		
1	0	1	0	1	1	fmain/2 ¹⁹		
		上記	以外			設定禁止		

注意1. ビット6,7には、必ず0を設定してください。

- 2. フレーム周波数は32~128 Hz (fiL選択時は24~128 Hz) の範囲内で設定してください。さらに、内部昇圧方式、容量分割方式に設定した場合、LCDクロック (LCDCL) は、512 Hz以下 (fiL選択時は235 Hz以下) に設定してください。
- 3. LCDM1レジスタのSCOCビット = 1のときLCDC0を設定しないでくさい。

備考 fmain :メイン・システム・クロック周波数

fsub : サブシステム・クロック周波数

fiL :低速オンチップ・オシレータ・クロック周波数

21. 3. 5 LCD昇圧レベル制御レジスタ (VLCD)

昇圧回路動作時に生成する基準電圧を選択(コントラスト調整)するレジスタです。基準電圧は、16段階から選択することができます。

VLCDは、8ビット・メモリ操作命令で設定します。

リセット信号の発生により、04Hになります。

図21-6 LCD昇圧レベル制御レジスタ(VLCD)のフォーマット

アドレス:FFF43H リセット時:04H R/W

略号	7	6	5	4	3	2	1	0
VLCD	0	0	0	VLCD4	VLCD3	VLCD2	VLCD1	VLCD0

VLCD4	VLCD3	VLCD2	VLCD1	VLCD0	基準電圧選択	V _{L4} 5	電圧
					(コントラスト調整)	1/3バイアス法時	1/4バイアス法時
0	0	1	0	0	1.00 V	3.00 V	4.00 V
					(デフォルト)		
0	0	1	0	1	1.05 V	3.15 V	4.20 V
0	0	1	1	0	1.10 V	3.30 V	4.40 V
0	0	1	1	1	1.15 V	3.45 V	4.60 V
0	1	0	0	0	1.20 V	3.60 V	4.80 V
0	1	0	0	1	1.25 V	3.75 V	5.00 V
0	1	0	1	0	1.30 V	3.90 V	5.20 V
0	1	0	1	1	1.35 V	4.05 V	設定禁止
0	1	1	0	0	1.40 V	4.20 V	設定禁止
0	1	1	0	1	1.45 V	4.35 V	設定禁止
0	1	1	1	0	1.50 V	4.50 V	設定禁止
0	1	1	1	1	1.55 V	4.65 V	設定禁止
1	0	0	0	0	1.60 V	4.80 V	設定禁止
1	0	0	0	1	1.65 V	4.95 V	設定禁止
1	0	0	1	0	1.70 V	5.10 V	設定禁止
1	0	0	1	1	1.75 V	5.25 V	設定禁止
		上記以外	設定禁止				

- 注意1. VLCDレジスタの設定は、昇圧回路動作時のみ有効です。
 - 2. ビット5-7には、必ず0を設定してください。
 - 3. VLCDレジスタの値を変更する場合は、必ず昇圧回路の動作を停止(VLCON = 0)してから行ってください。
 - 4. 内部昇圧方式を使用する場合は、VLCDレジスタで基準電圧を設定してから(基準電圧をデフォルト値で使用する場合は内部昇圧方式に選択(LCDM0レジスタのMDSET1, MDSET0ビット = 01B)にしてから)、基準電圧セットアップ時間(5 ms (MIN.))をウエイトしたあとに、VLCONに1を設定してください。
 - 5. 外部抵抗分割方式または容量分割方式では、VLCDレジスタは初期値(04H)で使用してください。

21.3.6 LCD入力切り替え制御レジスタ (ISCLCD)

CAPL/P126, CAPH/P127, VL3/P125端子をLCD機能として動作するように設定を行うまでの期間, 貫通電流の進入を防ぐためにシュミット・トリガ・バッファを入力禁止にする必要があります。

ISCLCDレジスタは、1ビット・メモリ操作命令または8ビット・メモリ操作命令で設定します。 リセット信号の発生により、00Hになります。

図21-7 LCD入力切り替え制御レジスタ (ISCLCD)

アドレス: F0308H リセット時:00H R/W 略号 6 4 3 2 1 0 ISCVL3 **ISCCAP ISCLCD** 0 0 0 0 0

ISCVL3	Vเ3/P125端子のシュミット・トリガ・バッファの制御
0	入力無効
1	入力有効

ISCCAP	CAPL/ P126, CAPH/P127端子のシュミット・トリガ・バッファの制御
0	入力無効
1	入力有効

注意1. ISCVL3ビット = 0の場合、対応するポート制御レジスタは、次のように設定してください。 PU12レジスタのPU125ビット = 0, P12レジスタのP125ビット = 0

2. ISCCAPビット = 0の場合、対応するポート制御レジスタは、次のように設定してください。 PU12レジスタのPU126ビット = 0、P12レジスタのP126ビット = 0 PU12レジスタのPU127ビット = 0、P12レジスタのP127ビット = 0

(1) VL3, CAPL, CAPH端子兼用ポートの動作

VL3/P125, CAPL/P126, CAPH/P127端子の機能は、LCD入力切り替え制御レジスタ(ISCLCD)、LCDモード・レジスタ0(LCDMO)、ポート・モード・レジスタ12(PM12)の設定で決定します。.


VL3/P125

表21-5 VL3/P125端子機能の設定

バイアス法設定	ISCLCDレジスタの	PM12レジスタの	端子機能	初期状態
(LCDM0レジスタのLBAS1,	ISCVL3ビット	PM125ビット		
LBASO ビットで設定)				
1/4バイアス法以外	0	1	デジタル入力無効モード	0
(LBAS1, LBAS0 = 00または	1	0	デジタル出力モード	
01)	1	1	デジタル入力モード	1
1/4バイアス法	0	1	VL3機能モード	_
(LBAS1, LBAS0 = 10)				
	上記以外	設定禁止		

VL3/P125端子機能の状態遷移を次に示します。

図21-8 VL3/P125端子機能の状態遷移図



注意 VL3機能モードに設定する場合は、セグメント出力開始前(LCDモード・レジスタ1 (LCDM1) のSCOCビット = 0の期間)に設定してください。


· CAPL/P126, CAPH/P127

表21-6 CAPL/P126, CAPH/P127端子機能の設定

LCD駆動電圧生成	ISCLCDレジスタの	PM12レジスタの	端子機能	初期状態	
(LCDM0レジスタのMDSET1,	ISCCAPビット	PM126, PM127ビット			
MDSET0ビット)					
外部抵抗分割	0	1	デジタル入力無効モード	0	
(MDSET1, MDSET0 = 00)	1	0	デジタル出力モード	_	
	1	1	デジタル入力モード	_	
内部昇圧または容量分割	0	1	CAPL/CAPH機能モード	_	
(MDSET1, MDSET0 = 01また					
は10)					
上記以外			設定禁止		

CAPL/P126, CAPH/P127端子機能の状態遷移を次に示します。

図21-9 CAPL/P126, CAPH/P127端子機能の状態遷移図



注意 CAPL/CAPH機能モードに設定する場合は、セグメント出力開始前(LCDモード・レジス タ1 (LCDM1) のSCOCビット = 0の期間)に設定してください。

21. 3.7 LCDポート・ファンクション・レジスタ0-5 (PFSEG0-PFSEG5)

P02-P07, P10-P17, P30-P37, P50-P57, P70-P77, P80-P85端子をポート(セグメント出力以外) / セグメント出力のどちらかで使用するかを設定するレジスタです。PFSEG0-PFSEG5レジスタは、1ビット・メモリ操作命令または8ビット・メモリ操作命令で設定します。

リセット信号の発生により、FFHになります(PFSEG0はF0H, PFSEG5は02H)。

備考 セグメント出力端子(SEGxx)とPFSEGレジスタ(PFSEGxxビット)の対応と、製品によるSEGxx 端子の有無を表21-7 各製品で搭載しているセグメント出力端子と対応するPFSEGレジスタ (PFSEGビット)に示します。

図21-10 LCDポート・ファンクション・レジスタ0-5のフォーマット

アドレス:	F0300H	リセット時	: F0H F	R/W				
略号	7	6	5	4	3	2	1	0
PFSEG0	PFSEG07	PFSEG06	PFSEG05	PFSEG04	0	0	0	0
<u>'</u>								
アドレス:	F0301H	リセット時	: FFH F	R/W				
略号	7	6	5	4	3	2	1	0
PFSEG1	PFSEG15	PFSEG14	PFSEG13	PFSEG12	PFSEG11	PFSEG10	PFSEG09	PFSEG08
アドレス:	F0302H	リセット時	: FFH F	R/W				
略号	7	6	5	4	3	2	1	0
PFSEG2	PFSEG23	PFSEG22	PFSEG21	PFSEG20	PFSEG19	PFSEG18	PFSEG17	PFSEG16
アドレス:	F0303H	リセット時		R/W				
略号	7	6	5	4	3	2	1	0
PFSEG3	PFSEG31 ^注	PFSEG30 ^注	PFSEG29 ^注	PFSEG28 ^注	PFSEG27	PFSEG26	PFSEG25	PFSEG24
アドレス:		リセット時		R/W				
略号	7	6	5	4	3	2	1	0
PFSEG4	PESEG39 ^注	PFSEG38 ^注	PFSEG37	PFSEG36	PESEG35	DESECSA	PESEG33	PFSEG32
					1102000	110L004	1102000	
3 1113	E000EII				1102000	110004	1102000	
アドレス:		リセット時。		R/W				
略号	7	6	5	R/W 4	3	2	1	0
				R/W				0
略号	7	6	5	R/W 4 0	3	2	1 PFSEG41 ^注	0 PFSEG40 ^注
略号	7 0 PFSEGxx	6	5 0 n端子のポー	R/W 4 0 ・ト(セグメ:	3 0 ント出力以を	2 0 ト)/セグメ	1 PFSEG41 ^注 ント出力の打	0 PFSEG40 ^注
略号	7	6 0 Pmi	5 0 n端子のポー (mn =	R/W 4 0	3 0 ント出力以を 7, 30-37, 50-	2 0 ト)/セグメ	1 PFSEG41 ^注 ント出力の打	0 PFSEG40 ^注

注 80ピン製品では必ず"1"を設定してください。

セグメント出力として使用

注意 セグメント出力として使用する (PFSEGxx = 1) 場合には必ずPUmレジスタのPUmnビット = 0, PIMmレジスタのPIMmnビット = 0 に設定してください。

表21-7 各製品で搭載しているセグメント出力端子と対応するPFSEGレジスタ (PFSEGビット)

PFSEGレジスタのビット名	対応するSEGxx端子	を対応するPFSEGレンスター 兼用するポート	100-pin	80-pin
PFSEG04	SEG4	P10	0	0
PFSEG05	SEG5	P11	0	0
PFSEG06	SEG6	P12	0	0
PFSEG07	SEG7	P13	0	0
PFSEG08	SEG8	P14	0	0
PFSEG09	SEG9	P15	0	0
PFSEG10	SEG10	P16	0	0
PFSEG11	SEG11	P17	0	0
PFSEG12	SEG12	P80	0	0
PFSEG13	SEG13	P81	0	0
PFSEG14	SEG14	P82	0	0
PFSEG15	SEG15	P83	0	0
PFSEG16	SEG16	P70	0	0
PFSEG17	SEG17	P71	0	0
PFSEG18	SEG18	P72	0	0
PFSEG19	SEG19	P73	0	0
PFSEG20	SEG20	P74	0	0
PFSEG21	SEG21	P75	0	0
PFSEG22	SEG22	P76	0	0
PFSEG23	SEG23	P77	0	0
PFSEG24	SEG24	P30	0	0
PFSEG25	SEG25	P31	0	0
PFSEG26	SEG26	P32	0	0
PFSEG27	SEG27	P33	0	0
PFSEG28	SEG28	P34	0	_
PFSEG29	SEG29	P35	0	_
PFSEG30	SEG30	P36	0	_
PFSEG31	SEG31	P37	0	_
PFSEG32	SEG32	P50	0	_
		P02	_	0
PFSEG33	SEG33	P51	0	_
		P03	_	0
PFSEG34	SEG34	P52	0	-
		P04	_	0
PFSEG35	SEG35	P53	0	_
		P05	_	0
PFSEG36	SEG36	P54	0	_
		P06	_	0
PFSEG37	SEG37	P55	0	
		P07	_	0
PFSEG38	SEG38	P56	0	_
PFSEG39	SEG39	P57	0	_
PFSEG40	SEG40	P84	0	_
PFSEG41	SEG41	P85	0	_

(1) SEGxx端子兼用ポートの動作

セグメント出力端子(SEGxx)の機能は、ポート・モード・レジスタ(PMxx)、LCDポート・ファンクション・レジスタ0-5(PFSEG0-PFSEG5)の設定で決定します。


P02-P07, P10-P17, P30-P37, P50-P57, P70-P77, P80-P85(アナログ入力端子(ANIxx)を兼用していないポート)

PFSEG0-PFSEG5レジスタの PMxxレジスタの 端子機能 初期状態 PFSEGxxビット PMxxビット デジタル入力無効モード 1 0 デジタル出力モード 0 0 0 1 デジタル入力モード セグメント出力モード 1 0

表21-8 SEGxx/ポート端子機能の設定

SEGxx/Pxx端子機能の状態遷移を次に示します。

図21-11 SEGxx/Pxx端子機能の状態遷移図



注意 セグメント出力モードに設定する場合は、セグメント出力開始前(LCDモード・レジスタ 1 (LCDM1) のSCOCビット = 0の期間)に設定してください。

21. 3. 8 ポート・モード・レジスタ0, 1, 3, 5, 7, 8(PM0, PM1, PM3, PM5, PM7, PM8)

ポート0, 1, 3, 5, 7, 8の入力/出力を1ビット単位で設定するレジスタです。

セグメント出力端子を兼用するポート(P10/SEG4など)をセグメント出力として使用するとき、各ポートに対応するポート・モード・レジスタ(PMxx)のビットおよびポート・レジスタ(Pxx)のビットに0を設定してください。

例) P10/SEG4をセグメント出力として使用する場合

ポート・モード・レジスタ1のPM10ビットを0に設定

ポート・レジスタ1のP10ビットを0に設定

PM0, PM1, PM3, PM5, PM7, PM8レジスタは、1ビット・メモリ操作命令または8ビット・メモリ操作命令で設定します。

リセット信号の発生により、FFHになります。

図21-12 ポート・モード・レジスタ0, 1, 3, 5, 7, 8 (PM0, PM1, PM3, PM5, PM7, PM8) のフォーマット

略号	7	6	5	4	3	2	1	0	アドレス	リセット時	R/W
PM0	PM07	PM06	PM05	PM04	PM03	PM02	PM01	PM00	FFF20H	FFH	R/W
•									•		
PM1	PM17	PM16	PM15	PM14	PM13	PM12	PM11	PM10	FFF21H	FFH	R/W
_											
РМ3	1	1	PM35	PM34	PM33	PM32	PM31	PM30	FFF23H	FFH	R/W
PM5	PM57	PM56	PM55	PM54	PM53	PM52	PM51	PM50	FFF25H	FFH	R/W
_									_		
PM7	PM77	PM76	PM75	PM74	PM73	PM72	PM71	PM70	FFF27H	FFH	R/W
PM8	1	1	1	1	PM83	PM82	PM81	PM80	FFF28H	FFH	R/W

PMmn	Pmn端子の入出力モードの選択					
	(m = 0, 1, 3, 5, 7, 8; n = 0-7)					
0	出力モード(出力バッファ・オン)					
1	入力モード(出力バッファ・オフ)					

備考 上記は、80ピン製品のポート・モード・レジスタ0, 1, 3, 5, 7, 8のフォーマットです。他の製品のポート・モード・レジスタのフォーマットについては、表4-3 各製品で搭載しているPMxx、Pxx、PUxx、PIMxx、POMxxレジスタとそのビットを参照してください。

21.4 LCD表示データ・レジスタ

LCD表示データ・レジスタは、表21-9のようにマッピングしています。LCD表示データ・レジスタの内容を変更することでLCD表示内容を変更できます。

表21-9 LCD表示データ・レジスタの内容とセグメント出力/コモン出力の関係(1/4)

(a) 6時分割, 8時分割以外 (スタティック, 2時分割, 3時分割, 4時分割) (1/2)

レジスタ名	アドレス	bit 7	bit 6	bit 5	bit 4	bit 3	bit 2	bit 1	bit 0	100-pin	80-pin
		COM7	COM6	COM5	COM4	СОМЗ	COM2	COM1	COM0		
SEG0	F0400H	SEG0 (E	3パターンf	湏域)		SEG0 (A	SEGO(Aパターン領域)			0	0
SEG1	F0401H	SEG1 (E	3パターンf	湏域)		SEG1 (A	パターン	湏域)		0	0
SEG2	F0402H	SEG2 (E	3パターンf	湏域)		SEG2 (A	パターン	湏域)		0	0
SEG3	F0403H	SEG3 (E	3パターンf	湏域)		SEG3 (A	パターン	湏域)		0	0
SEG4	F0404H	SEG4 (E	3パターンf	湏域)		SEG4 (A	パターン	湏域)		0	0
SEG5	F0405H	SEG5 (E	パターン	湏域)		SEG5 (A	パターン	湏域)		0	0
SEG6	F0406H	SEG6 (E	3パターンf	湏域)		SEG6 (A	パターン	湏域)		0	0
SEG7	F0407H	SEG7 (E	3パターンf	湏域)		SEG7 (A	パターン	湏域)		0	0
SEG8	F0408H	SEG8 (E	3パターンf	湏域)		SEG8 (A	パターン	湏域)		0	0
SEG9	F0409H	SEG9 (E	3パターンf	湏域)		SEG9 (A	パターン	湏域)		0	0
SEG10	F040AH	SEG10 (Bパターン	⁄領域)		SEG10 (Aパターン	⁄領域)		0	0
SEG11	F040BH	SEG11 (Bパターン	⁄領域)		SEG11 (Aパターン	⁄領域)		0	0
SEG12	F040CH	SEG12 (Bパターン	(領域)		SEG12	Aパターン	⁄領域)		0	0
SEG13	F040DH	SEG13 (Bパターン	⁄領域)		SEG13 (Aパターン	⁄領域)		0	0
SEG14	F040EH	SEG14 (Bパターン	(領域)		SEG14 (Aパターン	0	0		
SEG15	F040FH	SEG15 (Bパターン	(領域)		SEG15(Aパターン領域)				0	0
SEG16	F0410H	SEG16 (Bパターン	(領域)		SEG16(Aパターン領域)				0	0
SEG17	F0411H	SEG17 (Bパターン	⁄領域)		SEG17 (Aパターン	0	0		
SEG18	F0412H	SEG18 (Bパターン	(領域)		SEG18	Aパターン	0	0		
SEG19	F0413H	SEG19 (Bパターン	⁄領域)		SEG19 (Aパターン	0	0		
SEG20	F0414H	SEG20 (Bパターン	⁄領域)		SEG20 (Aパターン	0	0		
SEG21	F0415H	SEG21 (Bパターン	⁄領域)		SEG21 (Aパターン	0	0		
SEG22	F0416H	SEG22 (Bパターン	(領域)		SEG22 (Aパターン	0	0		
SEG23	F0417H	SEG23 (Bパターン	(領域)		SEG23 (Aパターン	⁄領域)		0	0
SEG24	F0418H	SEG24 (Bパターン	⁄領域)		SEG24 (Aパターン	⁄領域)		0	0
SEG25	F0419H	SEG25 (Bパターン	⁄領域)		SEG25 (Aパターン	⁄領域)		0	0
SEG26	F041AH	SEG26 (Bパターン	⁄領域)		SEG26 (Aパターン	⁄領域)		0	0
SEG27	F041BH	SEG27 (Bパターン	(領域)		SEG27	Aパターン	⁄領域)		0	0
SEG28	F041CH	SEG28(Bパターン領域)				SEG28(Aパターン領域)				0	_
SEG29	F041DH	SEG29 (Bパターン領域)				SEG29(Aパターン領域)				0	_
SEG30	F041EH	SEG30 (Bパターン領域)			SEG30(Aパターン領域)				0	_	
SEG31	F041FH	SEG31 (SEG31 (Bパターン領域)				SEG31(Aパターン領域)			0	_
SEG32	F0420H	SEG32 (SEG32(Bパターン領域)				SEG32(Aパターン領域)			0	0
SEG33	F0421H	SEG33 (Bパターン	(領域)		SEG33	Aパターン	(領域)		0	0

表21-9 LCD表示データ・レジスタの内容とセグメント出力/コモン出力の関係 (2/4)

(a) 6時分割, 8時分割以外 (スタティック, 2時分割, 3時分割, 4時分割) (2/2)

レジスタ名	アドレス	bit 7	bit 6	bit 5	bit 4	bit 3	bit 2	bit 1	bit 0	100-pin	80-pin
		COM7	СОМ6	COM5	COM4	СОМЗ	COM2	COM1	COM0		
SEG34	F0422H	SEG34	(Bパターン	⁄領域)		SEG34 (SEG34(Aパターン領域)			0	0
SEG35	F0423H	SEG35	(Bパターン	⁄領域)		SEG35 (Aパターン	/領域)		0	0
SEG36	F0424H	SEG36	(Bパターン	⁄領域)		SEG36	Aパターン	/領域)		0	0
SEG37	F0425H	SEG37	SEG37(Bパターン領域)			SEG37(Aパターン領域)			0	0	
SEG38	F0426H	SEG38	(Bパターン	⁄領域)		SEG38 (Aパターン	(領域)		0	1
SEG39	F0427H	SEG39	(Bパターン	⁄領域)		SEG39	Aパターン	(領域)		0	ı
SEG40	F0428H	SEG40	(Bパターン	⁄領域)		SEG40 (Aパターン	/領域)		0	-
SEG41	F0429H	SEG41	(Bパターン	(領域)		SEG41 (Aパターン	(領域)		0	

備考 〇:サポートする 一:サポートしない

表21-9 LCD表示データ・レジスタの内容とセグメント出力/コモン出力の関係 (3/4)

(b) 6時分割, 8時分割 (1/2)

レジスタ名	アドレス	bit 7	bit 6	bit 5	bit 4	bit 3	bit 2	bit 1	bit 0	100-pin	80-pin
		COM7	COM6	COM5	COM4	COM3	COM2	COM1	COM0		
SEG0	F0400H	SEG0 ^注								0	0
SEG1	F0401H	SEG1 ^注								0	0
SEG2	F0402H	SEG2 ^注								0	0
SEG3	F0403H	SEG3 ^注								0	0
SEG4	F0404H	SEG4								0	0
SEG5	F0405H	SEG5								0	0
SEG6	F0406H	SEG6								0	0
SEG7	F0407H	SEG7								0	0
SEG8	F0408H	SEG8								0	0
SEG9	F0409H	SEG9								0	0
SEG10	F040AH	SEG10								0	0
SEG11	F040BH	SEG11								0	0
SEG12	F040CH	SEG12								0	0
SEG13	F040DH	SEG13								0	0
SEG14	F040EH	SEG14								0	0
SEG15	F040FH	SEG15								0	0
SEG16	F0410H	SEG16								0	0
SEG17	F0411H	SEG17								0	0
SEG18	F0412H	SEG18								0	0
SEG19	F0413H	SEG19								0	0
SEG20	F0414H	SEG20								0	0
SEG21	F0415H	SEG21								0	0
SEG22	F0416H	SEG22								0	0
SEG23	F0417H	SEG23								0	0
SEG24	F0418H	SEG24								0	0
SEG25	F0419H	SEG25								0	0
SEG26	F041AH	SEG26								0	0
SEG27	F041BH	SEG27								0	0
SEG28	F041CH	SEG28								0	_
SEG29	F041DH	SEG29								0	_
SEG30	F041EH	SEG30								0	_
SEG31	F041FH	SEG31								0	_
SEG32	F0420H	SEG32								0	0
SEG33	F0421H	SEG33								0	0
SEG34	F0422H	SEG34								0	0
SEG35	F0423H	SEG35								0	0
SEG36	F0424H	SEG36								0	0
SEG37	F0425H	SEG37								0	0
SEG38	F0426H	SEG38								0	_
SEG39	F0427H	SEG39								0	_
SEG40	F0428H	SEG40								0	_

表21-9 LCD表示データ・レジスタの内容とセグメント出力/コモン出力の関係(4/4)

(b) 6時分割, 8時分割 (2/2)

レジスタ名	アドレス	bit 7	bit 6	bit 5	bit 4	bit 3	bit 2	bit 1	bit 0	100-pin	80-pin
		COM7	COM6	COM5	COM4	СОМЗ	COM2	COM1	COM0		
SEG41	F0429H	SEG41								0	_

注 COM4-COM7端子とSEG0-SEG3端子は兼用しています。

備考 ○:サポートする -:サポートしない

スタティック, 2時分割, 3時分割, または4時分割で使用する場合, LCD表示データ・レジスタの各アドレスの下位4ビットはAパターン領域, 上位4ビットはBパターン領域となります。

Aパターン領域のデータとCOM信号の対応は、ビット0⇔COM0、ビット1⇔COM1、ビット2⇔COM2、ビット3⇔COM3となります。

Bパターン領域のデータとCOM信号の対応は、ビット4⇔COM0、ビット5⇔COM1、ビット6⇔COM2、ビット7⇔COM3となります。

BLON = LCDSEL = 0選択時にはAパターン領域のデータを、BLON = 0, LCDSEL=1選択時には、Bパターン領域のデータを、LCDパネルに表示します。

21.5 LCD表示レジスタの選択

RL78/I1Bでは、スタティック、2時分割、3時分割、または4時分割で使用する場合、BLONビットとLCDSELビットの設定により、LCD表示データ・レジスタを次の3種類から選択することができます。

- ・Aパターン領域(LCD表示データ・レジスタの下位4ビット)のデータ表示
- ・Bパターン領域(LCD表示データ・レジスタの上位4ビット)のデータ表示
- ・Aパターン領域とBパターン領域のデータを交互に表示(リアルタイム・クロック2(RTC2)の定周期割り込みタイミングに対応した点滅表示)

注意 6時分割または8時分割使用時は、LCD表示データ・レジスタ(Aパターン、Bパターンまたは点滅表示)を選択することはできません。

点滅表示選択 (BLON = 1) 時には, Aパターン領域とBパターン領域を交互に表示 Bパター ▼ Aパターン領域 -ン領域 レジスタ名 アドレス bit 6 bit 5 bit 4 bit 3 bit 2 bit 0 COM COM COM COM COM COM COM COM 3 2 0 3 0 SEG5 F0405H 点灯表示する場合は1を設定 SEG4 F0404H SEG3 F0403H SEG2 F0402H SEG1 F0401H SEG0 F0400H

点滅表示する場合は反転値を設定

図21-13 パターン切り替え表示時のLCD表示レジスタの設定例

21.5.1 Aパターン領域、Bパターン領域のデータ表示

BLON = LCDSEL =0設定時では、Aパターン領域(LCD表示データ・レジスタの下位4ビット)のデータがLCD表示レジスタとして出力されます。

BLON = 0, LCDSEL =1設定時では、Bパターン領域(LCD表示データ・レジスタの上位4ビット)のデータが LCD表示レジスタとして出力されます。

表示領域については、21.4 LCD表示データ・レジスタを参照してください。

21. 5. 2 点滅表示(Aパターン領域とBパターン領域のデータを交互に表示)

BLON = 1設定時では、リアルタイム・クロック2(RTC2)の定周期割り込み(INTRTC)タイミングに対応して、Aパターン領域とBパターン領域のデータを交互に表示します。RTCの定周期割り込み(INTRTC, 0.5 s設定のみ)タイミングの設定については、第8章 リアルタイム・クロック2を参照してください。

LCDを点滅表示する場合、Aパターン領域のビットに対応するBパターン領域のビットに反転値を設定してください(ex. F0400Hのビット0に1を設定し、点滅表示する場合は、F0400Hのビット4に0を設定)。また、LCDを点滅表示しない場合は、同値を設定してください(ex. F0402Hのビット2に1を設定し、点灯表示する場合は、F0402Hのビット6に1を設定)。

表示領域については、21.4 LCD表示データ・レジスタを参照してください。

次に、表示切り替えのタイミング動作を示します。

図21-14 Aパターン表示から点滅表示への切り替え動作




図21-15 点滅表示からAパターン表示への切り替え動作




21.6 LCDコントローラ/ドライバの設定

LCDコントローラ/ドライバの設定は、次のように行ってください。


- 注意1. LCDコントローラ/ドライバを動作させる場合は、必ず(1)-(3)の設定手順に従って動作させてください。設定手順を守らない場合の動作は保証しません。
 - 2. (1) (3) の設定手順は全てCPUの処理となっています。
 - (1) 外部抵抗分割方式

図21-16 外部抵抗分割方式の設定手順



(2) 内部昇圧方式


図21-17 内部昇圧方式の設定手順



- 注意1. VLCDレジスタを変更しない場合でもセットアップ時間完了まで待ってください。
 - 2. 基準電圧セットアップ時間, および昇圧ウエイト時間のスペックについては, 第37章 電気的 特性を参照してください。

(3) 容量分割方式

図21-18 容量分割方式の設定手順



注意 昇圧ウエイト時間のスペックについては、第37章 電気的特性を参照してください。

21.7 動作停止手順

LCDパネル表示中に動作を停止させたい場合は、次に示すフロー・チャートの設定で行ってください。 LCDM1レジスタのLCDONビット = 0かつLCDM1レジスタのSCOCビット = 0に設定することで、LCDの動作は停止します。




図21-19 動作停止手順

注意 表示オン状態 (LCDM1レジスタのSCOC, LCDONビット = 11B) で、昇圧/容量分割回路を停止すること (LCDM1レジスタのVLCONビット = 0) は禁止です。設定した場合の動作は保証しません。必ず表示オフ (LCDM1レジスタのSCOC, LCDONビット = 00B) にしてから昇圧/容量分割回路を停止 (LCDM1レジスタのVLCONビット = 0) してください。


21.8 LCD駆動電圧VL1, VL2, VL3, VL4の供給


LCD駆動用電源の生成方法として、外部抵抗分割方式、内部昇圧方式、容量分割方式の3種類を選択できます。


21. 8. 1 外部抵抗分割方式

図21-20に各バイアス法に応じたLCD駆動電圧の接続例を示します。

図21-20 LCD駆動用電源の接続例(外部抵抗分割方式)(1/2)









- 注1. VL1,VL2は、GNDもしくはオープンにしてください。
 - 2. VL3は、ポート (P125) として使用できます。

図21-20 LCD駆動用電源の接続例(外部抵抗分割方式)(2/2)

(c) 1/3バイアス法





注 VL3は、ポート(P125)として使用できます。

注意 外部抵抗分割用抵抗Rの参考値は、 $10 \text{ k}\Omega \sim 1 \text{ M}\Omega$ です。また、 V_{L1} - V_{L4} 端子の電位を安定させる場合には、必要に応じて、 V_{L1} - V_{L4} 端子ーGND間にコンデンサを接続してください。これらの参考値は、 $0.47 \text{ }\mu$ F程度です。 使用するLCDパネル、セグメント端子数、コモン端子数、フレーム周波数、使用環境に依存します。システムに合わせた評価を十分に行った上で、値を調整して決定してください。

21.8.2 内部昇圧方式

RL78/I1Bは,LCD駆動電源用に内部昇圧回路を内蔵しています。内部昇圧回路と外付けのコンデンサ(0.47 µF ±30%)により,LCD駆動電圧を生成します。内部昇圧方式は、1/3バイアス法または1/4バイアス法のみ使用できます。


内部昇圧方式のLCD駆動電圧は、本体とは別の電源なので、VDDの変化に関わらず、一定の電圧を供給できます。

また、LCD昇圧制御レジスタ (VLCD) の設定により、コントラストを調整することができます。


LCD駆動用電源端子	表示モード	1/3バイアス法	1/4バイアス法
VL4		3×V _{L1}	4 × V _{L1}
VL3		_	3×V _{L1}
VL2		2×V _{L1}	2×V _{L1}
VL1		LCD基準電圧	LCD基準電圧

表21-10 LCD駆動電圧(内部昇圧方式)

図21-21 LCD駆動用電源の接続例(内部昇圧方式)



(b) 1/4バイアス法



注 VL3は、ポート(P125)として使用できます。

備考 なるべくリークの少ないコンデンサをご使用ください。 なお、C1は無極性コンデンサにしてください。

21.8.3 容量分割方式


RL78/I1Bは,LCD駆動電源用に容量分割回路を内蔵しています。容量分割回路と外付けのコンデンサ(0.47 µF±30%)により,LCD駆動電圧を生成します。容量分割方式は、1/3バイアス法のみ使用できます。

外部抵抗分割方式とは異なり、容量分割方式では常時電流が流れないため、消費電流を低減することができます。

	表示モード	1/3バイアス法
LCD駆動用電源端子		
VL4		V _{DD}
VL3		Г
VL2		2/3 × V _{L4}
VL1	•	1/3 × V _{L4}

表21-11 LCD駆動電圧(容量分割方式)

図21-22 LCD駆動用電源の接続例(容量分割方式)



・1/3バイアス法

- 注1. 内部昇圧方式に切り替えて使用する場合は、図21-21 LCD駆動用電源の接続例(内部昇圧方式)のようにコンデンサC4を接続してください。
 - 2. VL3は、ポート (P125) として使用できます。
- 備考 なるべくリークの少ないコンデンサをご使用ください。 なお、C1は無極性コンデンサにしてください。

21.9 コモン信号とセグメント信号

21.9.1 通常液晶波形の場合

LCDパネルの各画素は、それに対応するコモン信号とセグメント信号の電位差が一定電圧(LCD駆動電圧 VLCD)以上になると点灯します。VLCD以下の電位差になると消灯します。

LCDパネルは、コモン信号とセグメント信号にDC電圧が加えられると劣化するため、AC電圧によって駆動されます。

(1) コモン信号

コモン信号は、設定する時分割数に応じて表21-12に示す順序で選択タイミングとなり、それらを一周期として繰り返し動作を行います。スタティック・モードの場合はCOMO-COM3に同一信号が出力されます。

なお、2時分割の場合のCOM2、COM3端子および3時分割の場合のCOM3端子は、オープンにして使用してください。

また、6時分割、8時分割以外の場合のCOM4-COM7端子および6時分割の場合のCOM6、COM7端子は、オープンまたはセグメント端子として使用してください。

COM信号 СОМО COM1 COM2 СОМЗ COM4 COM5 СОМ6 СОМ7 時分割数 スタティック 注 注 注 注 2時分割 オープン オープン 注 注 注 注 3時分割 オープン 注 注 注 注 4時分割 注 注 注 注 6時分割 注 注 8時分割

表21-12 COM信号

注 オープン, またはセグメント端子として使用してください。

(2) セグメント信号

セグメント信号は、LCD表示データ・レジスタ(21.4 LCD表示データ・レジスタ参照)に対応しています。

8時分割方式で使用する場合、各表示データ・レジスタのビット0からビット7が、COM0からCOM7に対応します。コモン信号出力の各タイミングに同期して、データ・メモリのデータが読み出され、各ビットの内容が1なら選択電圧に変換され、0なら非選択電圧に変換されてセグメント端子(SEG4-SEG41)に出力されます。

8時分割方式以外で使用する場合、Aパターン領域では、各表示データ・レジスタのビット0からビット3がCOM0からCOM3に、Bパターン領域では、各表示データ・レジスタのビット4からビット7がCOM0からCOM3に対応します。コモン信号出力の各タイミングに同期して、データ・メモリのデータが読み出され、各ビットの内容が1なら選択電圧に変換され、0なら非選択電圧に変換されてセグメント端子(SEG0-SEG41)に出力されます。

以上のことから、LCD表示データ・レジスタには使用するLCDパネルの前面電極(セグメント信号に対応)と背面電極(コモン信号に対応)がどのような組み合わせで表示パターンを形成するのかを確認のうえ、表示したいパターンに1対1に対応するビット・データを書き込むようにしてください。

備考 搭載するセグメント端子は、製品により異なります。

・80ピン製品: SEG0-SEG27, SEG32-SEG37

・100ピン製品: SEG0-SEG41

(3) コモン信号とセグメント信号の出力波形

コモン信号とセグメント信号には表21-13に示す電圧が出力されます。

コモン信号およびセグメント信号がともに選択電圧になったときのみ±VLCDの点灯電圧となり、それ以外の組み合わせでは消灯電圧となります。

表21-13 LCD駆動電圧

(a) スタティック表示モード

セグメント信号	選択信号レベル	非選択信号レベル
コモン信号	Vss/VL4	VL4/Vss
VL4/VSS	-VLCD/+VLCD	0 V/0 V

(b) 1/2バイアス法

	セグメント信号	選択信号レベル	非選択信号レベル
コモン信号		Vss/VL4	V _{L4} /Vss
選択信号レベル	V _{L4} /V _{SS}	-VLCD/+VLCD	0 V/0 V
非選択信号レベル	V _{L2}	$-\frac{1}{2}V_{LCD}/+\frac{1}{2}V_{LCD}$	$+\frac{1}{2}V_{LCD}/-\frac{1}{2}V_{LCD}$

(c) 1/3バイアス法 (A波形, B波形)

	セグメント信号	選択信号レベル	非選択信号レベル
コモン信号		Vss/VL4	VL2/VL1
選択信号レベル	VL4/VSS	-VLCD/+VLCD	$-\frac{1}{3}V_{LCD}/+\frac{1}{3}V_{LCD}$
非選択信号レベル	V _{L1} /V _{L2}	$-\frac{1}{3}V_{LCD}/+\frac{1}{3}V_{LCD}$	$+\frac{1}{3}V_{LCD}/-\frac{1}{3}V_{LCD}$


(d) 1/4バイアス法 (A波形, B波形)

	セグメント信号	選択信号レベル	非選択信号レベル
コモン信号		Vss/VL4	VL2
選択信号レベル	V _{L4} /V _{SS}	-VLCD/+VLCD	$-\frac{1}{2}V_{LCD}/+\frac{1}{2}V_{LCD}$
非選択信号レベル	VL1/VL3	$-\frac{1}{4}V_{LCD}/+\frac{1}{4}V_{LCD}$	$+\frac{1}{4}V_{LCD}/-\frac{1}{4}V_{LCD}$

図21-23にコモン信号波形を、図21-24にコモン信号とセグメント信号の電圧と位相を示します。


図21-23 コモン信号波形 (1/2)

(a) スタティック表示モード



T:LCDクロックの1周期分 TF:フレーム周波数


(b) 1/2バイアス法



T: LCDクロックの1周期分 T_F: フレーム周波数

図21-23 コモン信号波形(2/2)

(c) 1/3バイアス法



T:LCDクロックの1周期分


Tr:フレーム周波数

<LCDフレーム周波数の算出例(4時分割使用時)>

LCDクロック: 32768/2⁷ = 256 Hz (LCDC0 = 06H設定時)

LCDフレーム周波数 : 64 Hz

(d) 1/4バイアス法



T:LCDクロックの1周期分

TF:フレーム周波数


<LCDフレーム周波数の算出例(8時分割使用時)>

LCDクロック : 32768/2⁷ = 256 Hz (LCDC0 = 06H設定時)

LCDフレーム周波数 : 32 Hz


図21-24 コモン信号とセグメント信号の電圧と位相(1/3)

(a) スタティック表示モード (A波形)



T:LCDクロックの1周期分


(b) 1/2バイアス法 (A波形)



T:LCDクロックの1周期分


図21-24 コモン信号とセグメント信号の電圧と位相(2/3)

(c) 1/3バイアス法 (A波形)



T:LCDクロックの1周期分


(d) 1/3バイアス法 (B波形)



T:LCDクロックの1周期分


図21-24 コモン信号とセグメント信号の電圧と位相(3/3)

(e) 1/4バイアス法 (A波形)



T:LCDクロックの1周期分

(f) 1/4バイアス法 (B波形)



T:LCDクロックの1周期分

21.10 表示モード

21. 10. 1 スタティック表示例

図21-26は、図21-25の表示パターンを持つスタティック方式の3桁のLCDパネルとセグメント信号 (SEG0-SEG23) およびコモン信号 (COM0) との接続を示します。表示例は12.3で、表示データ・レジスタ (F0400H-F0417H) の内容はこれに対応しています。

ここでは2桁目の2.(**2**.)を例にとって説明します。図21-25の表示パターンに従って、COM0のコモン信号のタイミングで表21-14に示すような選択、非選択電圧をSEG8-SEG15端子に出力する必要があります。

セグメント SEG8 SEG9 SEG10 SEG11 SEG12 SEG13 SEG14 SEG15 コモン СОМО 選 非 選 選 非 選 選 選

表21-14 選択, 非選択電圧 (COM0)


これによりSEG8-SEG15に対応する表示データ・レジスタ (F0408H-F040FH) のビット0には、10110111を用意すればよいことが分かります。

SEG11, SEG12とCOM0とのLCD駆動波形を図21-27に示します。COM0との選択タイミングでSEG11が選択電圧になるときに、LCD点灯レベルである+VLCD/-VLCDの交流矩形波が発生することが分かります。

COM1-COM3にはCOM0と同じ波形が出力されますので、COM0-COM3を接続してドライブ能力を上げることができます。

図21-25 スタティックLCDの表示パターンと電極結線

SEG8n+3



備考 100ピン製品 : n = 0-4

図21-26 スタティックLCDパネルの結線例





図21-27 SEG11, SEG12とCOM0とのスタティックLCD駆動波形例



21. 10. 2 2時分割表示例

図21-29は、図21-28の表示パターンを持つ2時分割方式の6桁LCDパネルとセグメント信号 (SEG0-SEG23) およびコモン信号 (COM0, COM1) との接続を示します。表示例は12345.6で、表示データ・レジスタ (F0400H-F0417H) の内容はそれらに対応しています。

ここでは4桁目の3(3)を例にとって説明します。図21-28の表示パターンに従って、COM0, COM1の各コモン信号のタイミングで表21-15に示すような選択、非選択電圧をSEG12-SEG15端子に出力する必要があります。


セグメント SEG12 SEG13 SEG14 SEG15 コモン COM0 選 選 非 非 COM1 非 選 選 選

表21-15 選択, 非選択電圧 (COM0, COM1)

これにより、たとえばSEG15に対応する表示データ・レジスタ (F040FH番地) には、××10を用意すれば よいことが分かります。


SEG15と各コモン信号間のLCD駆動波形例を図21-30に示します。COM1の選択タイミングでSEG15が選択電圧のときに、LCD点灯レベルである+Vcp/-Vcpの交流矩形波が発生することが分かります。

図21-28 2時分割LCD表示パターンと電極結線




備考 100ピン製品 : n = 0-9

図21-29 2時分割LCDパネルの結線例



×:2時分割表示のため、常に任意のデータをストア可能です。

図21-30 SEG15と各コモン信号間の2時分割LCD駆動波形例(1/2バイアス法)



21. 10. 3 3時分割表示例

図21-32は、図21-31の表示パターンを持つ3時分割方式の8桁LCDパネルとセグメント信号 (SEG0-SEG23) およびコモン信号 (COM0-COM2) との接続を示します。表示例は123456.78で、表示データ・レジスタ (F0400H-F0417H) の内容はこれに対応しています。


ここでは3桁目の6.(**L**.)を例にとって説明します。図21-31の表示パターンに従って、COM0-COM2の各コモン信号のタイミングで表21-16に示すような選択、非選択電圧をSEG6-SEG8端子に出力する必要があります。

表21-16 選択, 非選択電圧 (COM0-COM2)

これによりSEG6に対応する表示データ・レジスタ (F0406H番地) には、×110を用意すればよいことが分かります。

SEG6と各コモン信号間のLCD駆動波形例を図21-33 (1/2バイアス法),図21-34 (1/3バイアス法)に示します。COM1の選択タイミングでSEG6が選択電圧のとき、およびCOM2の選択タイミングでSEG6が選択電圧のときに、LCD点灯レベルである+VLCD/-VLCDの交流矩形波が発生することが分かります。

図21-31 3時分割LCD表示パターンと電極結線



備考 100ピン製品 : n = 0-13




図21-32 3時分割LCDパネルの結線例

X': LCDパネルに対応セグメントがないため任意のデータをストア可能です。

× : 3時分割表示のため、常に任意のデータをストア可能です。

Data memory address

図21-33 SEG6と各コモン信号間の3時分割LCD駆動波形例(1/2バイアス法)





図21-34 SEG6と各コモン信号間の3時分割LCD駆動波形例(1/3バイアス法)



21. 10. 4 4時分割表示例

図21-36は、図21-35の表示パターンを持つ4時分割方式の12桁LCDパネルとセグメント信号 (SEG0-SEG23) およびコモン信号 (COM0-COM3) との接続を示します。表示例は123456.789012で、表示データ・レジスタ (F0400H-F0417H番地) の内容はこれに対応しています。

ここでは7桁目の6.(**L**.)を例にとって説明します。図21-35の表示パターンに従って、COM0-COM3の各コモン信号のタイミングで表21-17に示すような選択、非選択電圧をSEG12、SEG13端子に出力する必要があります。


セグメント SEG12 SEG13 コモン COM0 選 選 COM1 非 選 COM₂ 選 選 СОМ3 選 選

表21-17 選択, 非選択電圧 (COM0-COM3)

これによりSEG12に対応する表示データ・レジスタ (F040CH番地) には、1101を用意すればよいことが分かります。


SEG12と各コモン信号間のLCD駆動波形例を図21-37に示します。COM0の選択タイミングでSEG12が選択電圧になるときに、LCD点灯レベルである+VLcp/-VLcpの交流矩形波が発生することが分かります。





備考 100ピン製品 : n = 0-20

図21-36 4時分割LCDパネルの結線例



LCD panel

Data memory address

図21-37 SEG12と各コモン信号間の4時分割LCD駆動波形例(1/3バイアス法)(1/2)

(a) A波形の場合





図21-37 SEG12と各コモン信号間の4時分割LCD駆動波形例(1/3バイアス法)(2/2)

(b) B波形の場合



21. 10. 5 6時分割表示例

図21-39は、図21-38の表示パターンを持つ6時分割方式の15×6のドットLCDパネルとセグメント信号 (SEG2-SEG16) およびコモン信号 (COM0-COM5) との接続を示します。表示例は123で、表示データ・レジスタ (F0402H-F0410H番地) の内容はこれに対応しています。

ここでは1桁目の3(3)を例にとって説明します。図21-38の表示パターンに従って、COM0-COM5の各コモン信号のタイミングで表21-18に示すような選択、非選択電圧をSEG2-SEG6端子に出力する必要があります。

セグメント	SEG2	SEG3	SEG4	SEG5	SEG6
コモン					
СОМ0	選	選	選	選	選
COM1	非	選	非	非	非
COM2	非	非	選	非	非
СОМЗ	非	選	非	非	非
COM4	選	非	非	非	選
COM5	非	選	選	選	非

表21-18 選択, 非選択電圧(COM0-COM5)

これによりSEG2に対応する表示データ・レジスタ (F0402H番地) には、010001を用意すればよいことが分かります。

SEG2と各コモン信号間のLCD駆動波形例を図21-40に示します。COM0の選択タイミングでSEG2が選択電圧になるときに、LCD点灯レベルの波形が発生することが分かります。

図21-38 6時分割LCD表示パターンと電極結線

備考 100ピン製品 : n = 0-7





図21-39 6時分割LCDパネルの結線例

× : 6時分割表示のため、常に任意のデータをストア可能です。

図21-40 SEG2と各コモン信号間の6時分割LCD駆動波形例(1/4バイアス法)

(a) A波形の場合



21. 10. 6 8時分割表示例

図21-42は、図21-41の表示パターンを持つ8時分割方式の15×8のドットLCDパネルとセグメント信号 (SEG4-SEG18) およびコモン信号 (COM0-COM7) との接続を示します。表示例は123で、表示データ・レジスタ (F0404H-F0412H番地) の内容はこれに対応しています。

ここでは1桁目の3(3)を例にとって説明します。図21-41の表示パターンに従って、COM0-COM7の各コモン信号のタイミングで表21-19に示すような選択、非選択電圧をSEG4-SEG8端子に出力する必要があります。

セグメント	SEG4	SEG5	SEG6	SEG7	SEG8
コモン					
COM0	選	選	選	選	選
COM1	非	選	非	非	非
COM2	非	非	選	非	非
COM3	非	選	非	非	非
COM4	選	非	非	非	非
COM5	選	非	非	非	選
COM6	非	選	選	選	非
COM7	非	非	非	非	非

表21-19 選択, 非選択電圧 (COM0-COM7)

これによりSEG4に対応する表示データ・レジスタ (F0404H番地) には、00110001を用意すればよいことが 分かります。

SEG4と各コモン信号間のLCD駆動波形例を図21-43に示します。COM0の選択タイミングでSEG4が選択電圧になるときに、LCD点灯レベルの波形が発生することが分かります。




図21-41 8時分割LCD表示パターンと電極結線

備考 100ピン製品 : n = 0-6

図21-42 8時分割LCDパネルの結線例




図21-43 SEG4と各コモン信号間の8時分割LCD駆動波形例(1/4バイアス法)(1/2)

(a) A波形の場合






図21-43 SEG4と各コモン信号間の8時分割LCD駆動波形例(1/4バイアス法)(2/2)

(b) B波形の場合



第22章 データ・トランスファ・コントローラ (DTC)

本章の説明で記載されているアドレスの上位8ビットとは下記のとおり、20ビットアドレスのビット(15-8)になります。



また、本章の説明の中で、特に指定が無い場合、アドレスの最上位4ビットは全て1(FxxxxH)になります。

22.1 DTCの機能

データ・トランスファ・コントローラ (DTC) は、CPUを使わずにメモリとメモリの間でデータを転送する機能です。DTCは周辺機能割り込みによって起動し、データ転送します。DTCはCPUと同じデータバスを使用し、DTCのバス使用権はCPUよりも優先されます。

表22-1にDTCの仕様を示します。

表22-1 DTCの仕様

	項目	仕様				
起動要因		30要因				
配置可能なコント	ロールデータ	24通り				
転送可能な	アドレス空間	64 Kバイト空間(F0000H~FFFFFH)ただし,汎用レジスタを除く				
アドレス空間	ソース	特殊機能レジスタ(SFR),RAM領域(汎用レジスタを除く),ミラー領域 ^注 ,				
		拡張特殊機能レジスタ(2nd SFR)				
	デスティネーション	特殊機能レジスタ(SFR), RAM領域(汎用レジスタを除く), 拡張特殊機能				
		レジスタ(2nd SFR)				
最大転送回数	ノーマルモード	256回				
	リピートモード	255回				
最大転送	ノーマルモード	256バイト				
ブロックサイズ	(8ビット転送)					
	ノーマルモード	512バイト				
	(16ビット転送)					
	リピートモード	255バイト				
転送単位		8ビット/16ビット				
転送モード	ノーマルモード	DTCCTjレジスタが1から0になる転送で終了する				
	リピートモード	DTCCTjレジスタが1から0になる転送終了後、リピートエリアのアドレスを初期化				
		し,DTRLDjレジスタの値がDTCCTjレジスタへリロードして転送を継続する				
アドレス制御	ノーマルモード	固定、または加算				
	リピートモード	リピートエリアでないアドレスを固定、または加算				
起動要因優先度		表22-5 DTC起動要因とDTCベクタアドレス参照				
割り込み要求	ノーマルモード	DTCCTjレジスタが1から0になるデータ転送時に、CPUへ起動要因となった割り込				
		み要求が発生し,データ転送終了後に割り込み処理を行う				
	リピートモード	DTCCRjレジスタのRPTINTビットが1 (割り込み発生許可) のとき,DTCCTjレジ				
		スタが1から0になるデータ転送時に、CPUへ起動要因となった割り込み要求を発				
		生し、データ転送終了後に割り込み処理を行う				
転送開始		DTCENiレジスタのDTCENi0~DTCENi7 ビットを1 (起動許可) にすると、DTC				
	!	起動要因が発生するたびにデータ転送を開始する				
転送停止	ノーマルモード	・DTCENio~DTCENi7ビットを0(起動禁止)にする				
	0	・DTCCTjレジスタが1から0になるデータ転送が終了したとき				
	リピートモード	・DTCENio~DTCENi7ビットを0(起動禁止)にする				
		・RPTINTビットが1 (割り込み発生許可) のとき, DTCCTjレジスタが1から0にな				
		るデータ転送が終了したとき				


注 HALTモードおよびSNOOZEモードでは、フラッシュ・メモリが停止しているため、DTC転送のソースにできません。

備考 i = 0~3, j = 0~23

22.2 DTCの構成

図22-1にDTCのブロック図を示します。

図22-1 DTCのブロック図



22.3 DTCを制御するレジスタ

表22-2にDTCを制御するレジスタを示します。

表22-2 DTCを制御するレジスタ

レジスタ名	シンボル
周辺イネーブル・レジスタ1	PER1
DTC起動許可レジスタ0	DTCEN0
DTC起動許可レジスタ1	DTCEN1
DTC起動許可レジスタ2	DTCEN2
DTC起動許可レジスタ3	DTCEN3
DTCベース・アドレス・レジスタ	DTCBAR

表22-3にDTCのコントロールデータを示します。

DTCのコントロールデータはRAMのDTCコントロールデータ領域に配置されます。

DTCBARレジスタでDTCコントロールデータ領域と、コントロールデータの先頭番地を格納するDTCベクタテーブル領域を含めた256バイトの領域を設定します。

表22-3 DTCのコントロールデータ

レジスタ名	シンボル
DTC制御レジスタj	DTCCRj
DTCブロック・サイズ・レジスタj	DTBLSj
DTC転送回数レジスタj	ртсстј
DTC転送回数リロード・レジスタj	DTRLDj
DTCソース・アドレス・レジスタj	DTSARj
DTCデスティネーション・アドレス・レジスタj	DTDARj

備考 j = 0~23


22. 3. 1 DTCコントロールデータ領域とDTCベクタテーブル領域の配置

DTCBARレジスタで、DTCのコントロールデータとベクタテーブルを配置する256バイトの領域をRAM領域内に設定します。

図22-2にDTCBARレジスタにFBHを設定したときのメモリマップ例を示します。

DTCコントロールデータ領域192バイトのうち、DTCで使用しない空間はRAMとして使用できます。

図22-2 DTCBARレジスタにFBHを設定したときのメモリマップ例(R5F10MMGDFB, R5F10MPGDF)



DTCコントロールデータとベクタテーブルを配置できる領域は製品によって異なります。

- 注意1. 汎用レジスタ(FFEE0H-FFEFFH)の空間は、DTCコントロールデータ領域およびDTCベクタテーブル領域としての使用を禁止します。
 - 2. スタック領域とDTCコントロールデータ領域およびDTCベクタテーブル領域が重ならないようにしてください。
 - 3. 次に示す製品の内部RAM領域は、セルフ・プログラミング機能使用時にDTCコントロールデー タ領域およびDTCベクタテーブル領域として使用できません。

R5F10MMGDFB, R5F10MPGDFB: FDF00H-FE309H

R5F10MMEDFB, R5F10MPEDFB: FE700H-FEB09H

4. 次に示す製品の内部RAM領域は、オンチップ・デバッキングのトレース機能使用時にDTCコントロールデータ領域およびDTCベクタテーブル領域として使用できません。

R5F10MME, R5F10MPE, R5F10MMG, R5F10MPG: FE300H-FE6FFH

22.3.2 コントロールデータの配置

コントロールデータは先頭アドレスから、DTCCRj, DTBLSj, DTCCTj, DTRLDj, DTSARj, DTDARj (j = 0~23) レジスタの順に配置します。

先頭アドレス0~23の上位8ビットはDTCBARレジスタで設定し、下位8ビットは起動要因ごとに割り当てられているベクタテーブルでそれぞれ設定します。

図22-3にコントロールデータの配置を示します。

- 注1. DTCCRj, DTBLSj, DTCCTj, DTRLDj, DTSARj, DTDARjレジスタのデータは対応するDTCENi(i = 0~3)のDTCENi0~DTCENi7ビットが0(DTC起動禁止)のときに変更してください。
 - 2. DTC 転送でDTCCRj, DTBLSj, DTCCTj, DTRLDj, DTSARj, DTDARjをアクセスしないでください。




図22-3 コントロールデータの配置

備考 xx: DTCBARレジスタの設定値

表22-4 コントロールデータの先頭アドレス

j	アドレス
11	Fxx98H
10	Fxx90H
9	Fxx88H
8	Fxx80H
7	Fxx78H
6	Fxx70H
5	Fxx68H
4	Fxx60H
3	Fxx58H
2	Fxx50H
1	Fxx48H
0	Fxx40H

j	アドレス
23	FxxF8H
22	FxxF0H
21	FxxE8H
20	FxxE0H
19	FxxD8H
18	FxxD0H
17	FxxC8H
16	FxxC0H
15	FxxB8H
14	FxxB0H
13	FxxA8H
12	FxxA0H

備考 xx: DTCBARレジスタの設定値

22.3.3 ベクタテーブル

DTCが起動すると、起動要因ごとに割り当てられているベクタテーブルから読み出したデータによりコントロールデータを決定し、DTCコントロールデータ領域上に配置されたコントロールデータを読み出します。

表22-5にDTC起動要因とベクタアドレスを示します。起動要因ごとにベクタテーブルが1バイトあり、40HからF8Hのデータを格納し、24組のコントロールデータから1つを選択します。ベクタアドレスの上位8ビットはDTCBARレジスタで設定し、下位8ビットは起動要因に対応して00Hから27Hまでが割り当てられます。

注 ベクタテーブルに設定するDTCコントロールデータ領域の先頭番地は、対応するDTCENi(i = 0~3) レジスタのDTCENi0~DTCENi7ビットが0(起動禁止)のときに変更してください。

図22-4 コントロールデータの先頭アドレスとベクタテーブル




表22-5 DTC起動要因とベクタアドレス

割り込み要因発生元	要因番号	ベクタアドレス	優先順位
予約	0	DTCBARレジスタの設定アドレス+00H	高
INTP0	1	DTCBARレジスタの設定アドレス+01H	1
INTP1	2	DTCBARレジスタの設定アドレス+02H	1 1
INTP2	3	DTCBARレジスタの設定アドレス+03H	1
INTP3	4	DTCBARレジスタの設定アドレス+04H	
INTP4	5	DTCBARレジスタの設定アドレス+05H	1
INTP5	6	DTCBARレジスタの設定アドレス+06H	1
INTP6	7	DTCBARレジスタの設定アドレス+07H	1
INTP7	8	DTCBARレジスタの設定アドレス+08H	
24ビットΔΣA/Dコンバータ	9	DTCBARレジスタの設定アドレス+09H	1
 10ビットSAR型A/D変換終了	10	DTCBARレジスタの設定アドレス+0AH	1
UART0受信の転送完了	11	DTCBARレジスタの設定アドレス+0BH	1
UART0送信の転送完了/CSI00の転送完了または	12	DTCBARレジスタの設定アドレス+0CH	1
バッファ空き/IIC00の転送完了			
UART1受信の転送完了	13	DTCBARレジスタの設定アドレス+0DH	1
UART1送信の転送完了/CSI10の転送完了または	14	DTCBARレジスタの設定アドレス+0EH	
IIC10の転送完了			
UART2受信の転送完了	15	DTCBARレジスタの設定アドレス+0FH	
UART2送信の転送完了	16	DTCBARレジスタの設定アドレス+10H	1
タイマ・アレイ・ユニット0のチャネル0のカウン	17	DTCBARレジスタの設定アドレス+11H	1
ト完了またはキャプチャ完了			
タイマ・アレイ・ユニット0のチャネル1のカウン	18	DTCBARレジスタの設定アドレス+12H	
ト完了またはキャプチャ完了			
タイマ・アレイ・ユニット0のチャネル2のカウン	19	DTCBARレジスタの設定アドレス+13H	1
ト完了またはキャプチャ完了			
タイマ・アレイ・ユニット0のチャネル3のカウン	20	DTCBARレジスタの設定アドレス+14H	
ト完了またはキャプチャ完了			
タイマ・アレイ・ユニット0のチャネル4のカウン	21	DTCBARレジスタの設定アドレス+15H	1
ト完了またはキャプチャ完了			
タイマ・アレイ・ユニット0のチャネル5のカウン	22	DTCBARレジスタの設定アドレス+16H	
ト完了またはキャプチャ完了			
タイマ・アレイ・ユニット0のチャネル6のカウン	23	DTCBARレジスタの設定アドレス+17H	
ト完了またはキャプチャ完了			
タイマ・アレイ・ユニット0のチャネル7のカウン	24	DTCBARレジスタの設定アドレス+18H	
ト完了またはキャプチャ完了			
8ビット・インターバル・タイマ00	25	DTCBARレジスタの設定アドレス+19H	
8ビット・インターバル・タイマ01	26	DTCBARレジスタの設定アドレス+1AH	
8ビット・インターバル・タイマ10	27	DTCBARレジスタの設定アドレス+1BH	
8ビット・インターバル・タイマ11	28	DTCBARレジスタの設定アドレス+1CH	
コンパレータ検出0	29	DTCBARレジスタの設定アドレス+1DH]
コンパレータ検出1	30	DTCBARレジスタの設定アドレス+1EH	1
予約	31	DTCBARレジスタの設定アドレス+1FH	1
予約	32	DTCBARレジスタの設定アドレス+20H	1
予約	33	DTCBARレジスタの設定アドレス+21H	1
予約	34	DTCBARレジスタの設定アドレス+22H	1
予約	35	DTCBARレジスタの設定アドレス+23H	1
予約	36	DTCBARレジスタの設定アドレス+24H	1
 予約	37	DTCBARレジスタの設定アドレス+25H	1
予約	38	DTCBARレジスタの設定アドレス+26H	▼
予約	39	DTCBARレジスタの設定アドレス+27H	低

22.3.4 周辺イネーブル・レジスタ1 (PER1)

PER1レジスタは、各周辺ハードウエアへのクロック供給許可/禁止を設定するレジスタです。使用しないハードウエアへはクロック供給も停止させることで、低消費電力化とノイズ低減をはかります。

DTCを使用する場合は、必ずビット3(DTCEN)を1に設定してください。

PER1レジスタは、1ビット・メモリ操作命令または8ビット・メモリ操作命令で設定します。 リセット信号の発生により、00Hになります。

図22-5 周辺イネーブル・レジスタ1 (PER1) のフォーマット

アドレス	: F007AH	リセット時	: 00H R/\	W				
略号	7	6	5	4	3	2	1	0
PER1	TMKAEN	FMCEN	CMPEN	OSDCEN	DTCEN	0	0	DSACDEN

DTCEN	DTCの入力クロック供給の制御
0	入力クロック供給停止
	・DTCは動作不可
1	入力クロック供給
	・DTCは動作可

注意 ビット1,2には必ず"0"を設定してください。

22. 3. 5 DTC制御レジスタj (DTCCRj) (j = 0~23)

DTCCRjレジスタは、DTCの動作モードを制御します。

図22-6 DTC制御レジスタj (DTCCRj) のフォーマット

アドレス: 22.3.2 コントロールデータの配置参照 リセット時: 不定 R/W

略号	7	6	5	4	3	2	1	0
DTCCRj	0	SZ	RPTINT	CHNE	DAMOD	SAMOD	RPTSEL	MODE

SZ	転送データサイズの選択
0	8ビット
1	16ビット

RPTINT	リピートモード割り込みの許可・禁止							
0	割り込み発生禁止							
1	割り込み発生許可							
MODEビット	MODEビットが0(ノーマルモード)のときRPTINTビットの設定は無効です。							

CHNE	チェイン転送の許可・禁止								
0	チェイン転送禁止								
1	チェイン転送許可								
DTCCR23レ	DTCCR23レジスタのCHNEビットは0(チェイン転送禁止)にしてください。								

DAMOD	転送先アドレスの制御						
0	固定						
1	加算						
MODEビット	トが1(リピートモード)でRPTSELビットが0(転送先がリピートエリア)のときDAMODビッ						
トの設定は無効です。							

SAMOD	転送元アドレスの制御							
0	固定							
1	加算							
MODEビットが1(リピートモード)でRPTSELビットが1(転送元がリピートエリア)のときSAMODビッ								
トの設定は無効です。								

RPTSEL	リピートエリアの選択						
0	転送先がリピートエリア						
1	転送元がリピートエリア						
MODEビット	MODEビットが0(ノーマルモード)のときRPTSELビットの設定は無効です。						

MODE	転送モードの選択
0	ノーマルモード
1	リピートモード

注意 DTC転送でDTCCRjレジスタをアクセスしないでください。



22. 3. 6 DTCブロック・サイズ・レジスタj (DTBLSj) (j = 0~23)

1回の起動で転送されるデータのブロックサイズを設定します。

図22-7 DTCブロック・サイズ・レジスタj (DTBLSj) のフォーマット

アドレス: 22.3.2 コントロールデータの配置参照 リセット時: 不定 R/W

 略号
 7
 6
 5
 4
 3
 2
 1
 0

 DTBLSj7
 DTBLSj6
 DTBLSj5
 DTBLSj4
 DTBLSj3
 DTBLSj2
 DTBLSj1
 DTBLSj0

DTBLSj	転送ブロックサイズ									
	8ビット転送	16ビット転送								
00H	256バイト	512バイト								
01H	1バイト	2バイト								
02H	2バイト	4バイト								
03H	3バイト	6バイト								
•	•	•								
	-	•								
•	•	•								
FDH	253バイト	506バイト								
FEH	254バイト	508バイト								
FFH	255バイト	510バイト								

注意 DTC転送でDTBLSjレジスタをアクセスしないでください。

22. 3. 7 DTC転送回数レジスタj (DTCCTj) (j = 0~23)

DTCのデータ転送回数を設定します。DTC転送が1回起動するたびに1減算されます。

図22-8 DTC転送回数レジスタj (DTCCTj) のフォーマット

アドレス: 22.3.2 コントロールデータの配置参照 リセット時: 不定 R/W

 略号
 7
 6
 5
 4
 3
 2
 1
 0

 DTCCTj
 DTCCTj6
 DTCCTj5
 DTCCTj4
 DTCCTj3
 DTCCTj2
 DTCCTj1
 DTCCTj0

DTCCTj	転送回数
00H	256回
01H	1回
02H	2回
03H	3回
	•
	•
	•
FDH	253回
FEH	254回
FFH	255回

注意 DTC転送でDTCCTjレジスタをアクセスしないでください。



22. 3. 8 DTC転送回数リロード・レジスタj (DTRLDj) (j = 0~23)

リピートモードで転送回数レジスタの初期値を設定します。リピートモード時は、本レジスタの値がDTCCTレジスタにリロードされますので、DTCCTレジスタの初期値と同じ値を設定してください。

図22-9 DTC転送回数リロード・レジスタj (DTRLDj) のフォーマット

アドレス: 22.3.2 コントロールデータの配置参照 リセット時: 不定 R/W

略号	7	6	5	4	3	2	1	0
DTRLDj	DTRLDj7	DTRLDj6	DTRLDj5	DTRLDj4	DTRLDj3	DTRLDj2	DTRLDj1	DTRLDj0

注意 DTC転送でDTRLDjレジスタをアクセスしないでください。

22. 3. 9 DTCソース・アドレス・レジスタj (DTSARj) (j = 0~23)

データ転送時の転送元アドレスを指定します。

DTCCRjレジスタのSZビットが1(16ビット転送)のとき、最下位ビットは無視され、偶数番地として扱われます。

図22-10 DTCソース・アドレス・レジスタj (DTSARj) のフォーマット

アドレス: 22.3.2 コントロールデータの配置参照 リセット時: 不定 R/W

略号	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
DTSARj	DTS DTS	DTS	DTS	DTS	DTS	DTS	DTS	DTS	DTS							
	ARj15	ARj14	ARj13	ARj12	ARj11	ARj10	ARj9	ARj8	ARj7	ARj6	ARj5	ARj4	ARj3	ARj2	ARj1	ARj0

注意1. 転送元アドレスに汎用レジスタ(FFEE0H~FFEFFH)空間を設定しないでください。

2. DTC転送でDTSARjレジスタをアクセスしないでください。

22. 3. 10 DTCデスティネーション・アドレス・レジスタj (DTDARj) (j = 0~23)

データ転送時の転送先アドレスを指定します。

DTCCRjレジスタのSZビットが1(16ビット転送)のとき、最下位ビットは無視され、偶数番地として扱われます。

図22-11 DTCデスティネーション・アドレス・レジスタj (DTDARj) のフォーマット

アドレス: 22.3.2 コントロールデータの配置参照 リセット時: 不定 R/W

略号	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
DTDARj	DTD DTD	DTD	DTD	DTD	DTD	DTD	DTD	DTD	DTD							
	ARj15	ARj14	ARj13	ARj12	ARj11	ARj10	ARj9	ARj8	ARj7	ARj6	ARj5	ARj4	ARj3	ARj2	ARj1	ARj0

注意1. 転送先アドレスに汎用レジスタ(FFEE0H~FFEFFH)空間を設定しないでください。

2. DTC転送でDTDARjレジスタをアクセスしないでください。

22. 3. 11 DTC起動許可レジスタi (DTCENi) (i = 0~3)

各割り込み要因によるDTC起動の許可または禁止を制御する8ビット・レジスタです。表22-6に割り込み要因とDTCENi0~DTCENi7ビットの対応を示します。

DTCENiレジスタは8ビット・メモリ操作命令、および1ビット・メモリ操作命令で設定できます。

注1. DTCENi0~DTCENi7ビットは、そのビットに対応する起動要因が発生しない箇所で変更してください。

2. DTC転送でDTCENiレジスタをアクセスしないでください。

図22-12 DTC起動許可レジスタi (DTCENi) (i = 0~3) のフォーマット

DTCENI DTCENI7 DTCENI6 DTCENI5 DTCENI4 DTCENI3 DTCENI2 DTCENI1 DTCENI0

DTCENi7	DTC起動許可i7				
0	起動禁止				
1	起動許可				
転送完了割り	転送完了割り込みが発生する条件でDTCENi7ビットはO(起動禁止)になります。				

DTCENi6	DTC起動許可i6				
0	起動禁止				
1	起動許可				
転送完了割り	転送完了割り込みが発生する条件でDTCENi6ビットはO(起動禁止)になります。				

DTCENi5	DTC起動許可i5
0	起動禁止
1	起動許可
転送完了割り	込みが発生する条件でDTCENi5ビットはO(起動禁止)になります。

DTCENi4	DTC起動許可i4					
0	起動禁止					
1	起動許可					
転送完了割り	転送完了割り込みが発生する条件でDTCENi4ビットはO(起動禁止)になります。					

DTCENi3	DTC起動許可i3				
0	起動禁止				
1	起動許可				
転送完了割り	転送完了割り込みが発生する条件でDTCENi3ビットはO(起動禁止)になります。				

DTCENi2	DTC起動許可i2			
0	起動禁止			
1	起動許可			
転送完了割り込みが発生する条件でDTCENi2ビットはO(起動禁止)になります。				

DTCENi1	DTC起動許可i1			
0	起動禁止			
1	起動許可			
転送完了割り込みが発生する条件でDTCENi1ビットはO(起動禁止)になります。				

DTCEN	DTC起動許可i0				
0	起動禁止				
1	起動許可				
転送完了	転送完了割り込みが発生する条件でDTCENiOビットはO(起動禁止)になります。				

表22-6 割り込み要因とDTCENi0~DTCENi7ビットの対応

	DTCENi7	DTCENi6	DTCENi5	DTCENi4	DTCENi3	DTCENi2	DTCENi1	DTCENi0
レジスタ	ビット	ビット	ビット	ビット	ビット	ビット	ビット	ビット
DTCEN0	予約	INTP0	INTP1	INTP2	INTP3	INTP4	INTP5	INTP6
DTCEN1	INTP7	24ビット Δ Σ A/D コンバータ	A/D変換 終了	UART0 受信の 転送完了	UART0 送信の 転送完了/ CSI00の 転送完了 または バッファ空き/ IIC00の	UART1 受信の 転送完了	UART1 送信の 転送完了/ IIC10の 転送完了	UART2 受信の 転送完了
DTCEN2	UART2 送信の 転送完了	タイマ・ アレイ・ ユニット0の チャネル0の カウント完了 または キャプチャ 完了	タイマ・ アレイ・ ユニット0の チャネル1の カウント完了 または キャプチャ 完了	タイマ・ アレイ・ ユニット0の チャネル2の カウント完了 または キャプチャ 完了	転送完了 タイマ・ アレイ・ ユニット0の チャネル3の カウント完了 または キャプチャ 完了	タイマ・ アレイ・ ユニット0の チャネル4の カウント完了 または キャプチャ 完了	タイマ・ アレイ・ ユニット0の チャネル5の カウント完了 または キャプチャ 完了	タイマ・ アレイ・ ユニット0の チャネル6の カウント完了 または キャプチャ 完了
DTCEN3	タイマ・ アレイ・ ユニット0の チャネル7の カウント完了 または キャプチャ 完了	8ビット・ インターバル・ タイマ00	8ビット・ インターバル・ タイマ01	8ビット・ インターバル・ タイマ10	8ビット・ インターバル・ タイマ11	コンパレータ 検出0	コンパレータ 検出1	予約

備考 i = 0~3

22. 3. 12 DTCベース・アドレス・レジスタ (DTCBAR)

DTCコントロールデータ領域の先頭番地を格納するベクタアドレスと、DTCコントロールデータ領域のアドレスを設定する8ビット・レジスタです。DTCBARレジスタの値を上位8ビットとして16ビットのアドレスを生成します。

注意1. DTCBARレジスタは、全てのDTC起動要因を起動禁止に設定した状態で変更してください。

- 2. DTCBARレジスタを2回以上書き換えないでください。
- 3. DTC転送でDTCBARレジスタをアクセスしないでください。
- 4. DTCコントロールデータ領域とDTCベクタテーブル領域の配置については、22.3.1 DTCコントロールデータ領域とDTCベクタテーブル領域の配置の注意を参照してください。

図22-13 DTCベース・アドレス・レジスタ(DTCBAR)のフォーマット

アドレス:F02E0H		リセ・	ット時:FDH	F	R/W			
略号	7	6	5	4	3	2	1	0
DTCBAR	DTCBAR7	DTCBAR6	DTCBAR5	DTCBAR4	DTCBAR3	DTCBAR2	DTCBAR1	DTCBAR0

22.4 DTCの動作

DTCが起動すると、DTCコントロールデータ領域からコントロールデータを読み出し、このコントロールデータに従ってデータ転送を行い、データ転送後のコントロールデータをDTCコントロールデータ領域へ書き戻します。24組のコントロールデータをDTCコントロール領域へ格納でき、24通りのデータ転送ができます。

転送モードにはノーマルモードとリピートモードがあり、転送サイズは8ビット転送と16ビット転送があります。また、DTCCTj(j = $0\sim23$)レジスタのCHNEビットが1(チェイン転送許可)のとき、1つの起動要因に対して複数のコントロールデータを読み出し、連続してデータを転送します(チェイン転送)。

転送元アドレスは16ビット長のDTSARjレジスタ、転送先は16ビット長のDTDARjレジスタで指定します。 DTSARjレジスタとDTDARjレジスタは、データ転送後、コントロールデータに従って加算されるか固定されます。

22.4.1 起動要因

DTCは、周辺機能からの割り込み信号により起動します。DTCを起動する割り込み信号は、DTCENi (i = 0 ~3) レジスタで選択します。

データ転送 (チェイン転送の場合、連続して行う最初の転送) の設定が、

- ・ノーマルモードでDTCCTj (j = 0~23) レジスタが0になる転送
- ・リピートモードでDTCCRjレジスタのRPTINTビットが1(割り込み発生許可)かつDTCCTjレジスタが0になる転送

のとき、DTCは動作中にDTCENiレジスタの対応するDTCENi0~DTCENi7ビットを0(起動禁止)にします。 図22-14にDTC内部動作フローチャートを示します。




図22-14 DTC内部動作フローチャート

注1.チェイン転送の許可(CHNEビットが1)の設定により起動されたデータ転送では、DTCENi0~DTCENi7ビットに0を書きません。また、割り込み要求は発生しません。

22.4.2 ノーマルモード

1回の起動で、8ビット転送の場合1~256バイト、16ビット転送の場合2~512バイトをデータ転送します。転送回数は1~256回です。DTCCTj(j = 0~23)レジスタが0になるデータ転送を行うとき、DTCは動作中に割り込みコントローラへ起動要因に対応した割り込み要求を発生し、DTCENi(i = 0~3)レジスタの対応するDTCENi0~DTCENi7ビットを0(起動禁止)にします。

表22-7にノーマルモードでのレジスタ機能を示します。図22-15にノーマルモードでのデータ転送を示します。

レジスタ名	シンボル	機能
DTCブロック・サイズ・レジスタj	DTBLSj	1回の起動で転送するデータブロックサイズ
DTC転送回数レジスタj	DTCCTj	データ転送回数
DTC転送回数リロード・レジスタj	DTRLDj	使用しません ^注
DTCソース・アドレス・レジスタj	DTSARj	データの転送元アドレス
DTCデスティネーション・アドレス・レジスタj	DTDARj	データの転送先アドレス

表22-7 ノーマルモードでのレジスタ機能

注 RAMパリティ・エラー検出機能でパリティ・エラー・リセット発生を許可(RPERDIS = 0)している場合は、 初期化(00H)してください。

備考 j = 0~23

#転送 1回の起動で転送するデータブロックサイズ (Nバイト) SRC DST DTBLSjレジスタ=N DTSARjレジスタ=SRC DTDARjレジスタ=DST j=0~23

図22-15 ノーマルモードでのデータ転送

D	TCCRレ	ジスタ 設定	2	ソースアドレス	デスティネーション	転送後の	転送後の
DAMOD	SAMOD	RPTSEL	MODE	制御	制御 アドレス制御		デスティネーションアドレス
0	0	Х	0	固定	固定	SRC	DST
0	1	Х	0	加算	固定	SRC+N	DST
1	0	Х	0	固定	加算	SRC	DST+N
1	1	Х	0	加算	加算	SRC+N	DST+N


X:0または1

(1) ノーマルモードの使用例1: A/D変換結果の連続取り込み

A/D変換終了割り込みでDTCを起動し、A/D変換結果レジスタの値をRAMに転送します。

- ・ベクタアドレスはFFB0AH, コントロールデータはFFBA0H~FFBA7Hに配置
- ・A/D変換結果レジスタ(FFF1EH, FFF1FH)の2バイトデータをRAMのFFD80H~FFDCFHの80バイトへ40回転送

図22-16 ノーマルモードの使用例1:A/D変換結果の連続取り込み



ノーマルモードのため、DTRLD12レジスタの値は使用しませんが、RAMパリティ・エラー検出機能でパリティ・エラー・リセット発生を許可(RPERDIS = 0)している場合は、DTRLD12レジスタを初期化(00H)してください。

(2) ノーマルモードの使用例2: UART0連続送信

DTCCT17 = 01H?

データ転送

No

UARTOの送信バッファ空き割り込みでDTCを起動し、RAMの値をUARTOの送信バッファに転送します。

- ・ベクタアドレスはFFB0CH, コントロールデータはFFBC8H~FFBCFHに配置
- ・RAMのFFCF8H~FFCFFHの8バイトをUART0の送信バッファ(FFF10H)へ転送

DTCBAR = FBH ベクタアドレス (FFB0CH) = C8H DTCCR17 (FFBC8H) = 04H DTBLS17 (FFBC9H) = 01H **FCFFH** DTCCT17 (FFBCAH) = 08H UART0送信バッファ DTSAR17 (FFBCCH) = FCF8H DTDAR17 (FFBCEH) = FF10H RAM FCF8H **DTCEN13 = 1** UART0送信開始 No 送信バッファ空き 割り込み? Yes Yes

図22-17 ノーマルモードの使用例2: UART0連続送信

[_____] 内の処理はDTCが自動で実行します。

ノーマルモードのため、DTRLD17レジスタの値は使用しませんが、RAMパリティ・エラー検出機能でパリティ・エラー・リセット発生を許可(RPERDIS = 0) している場合は、DTRLD17レジスタを初期化(00H)してください。

UARTOの送信バッファ空き割り込み発生 DTCEN13 = 0

データ転送

割り込み処理

UARTOの最初の送信は、ソフトウェアで開始してください。2回目以降の送信は送信バッファ空き割り込みでDTCが起動することにより、自動的に送信されます。

22. 4. 3 リピートモード

1回の起動で、1~255バイトを転送します。転送元、転送先のいずれか一方をリピートエリアに指定します。転送回数は1~255回です。指定回数の転送が終了すると、DTCCTj(j = 0~23)レジスタおよびリピートエリアに指定したアドレスが初期化され、転送を繰り返します。DTCCRjレジスタのRPTINTビットが1(割り込み発生許可)でDTCCTjレジスタが0になるデータ転送をDTCが行うとき、DTCは動作中に割り込みコントローラへ起動要因に対応した割り込み要求を発生し、DTCENi(i = 0~3)レジスタの対応するDTCENi0~DTCENi7ビットを0(起動禁止)にします。DTCCRjレジスタのRPTINTビットが0(割り込み発生禁止)の場合は、DTCCTjレジスタが0になるデータ転送を行っても、割り込み要求は発生しません。また、DTCENi0~DTCENi7ビットは0になりません。

表22-8にリピートモードでのレジスタ機能を示します。図22-18にリピートモードでのデータ転送を示します。


レジスタ名称	シンボル	機能
DTCブロック・サイズ・レジスタj	DTBLSj	1回の起動で転送するデータブロックサイズ
DTC転送回数レジスタj	DTCCTj	データ転送回数
DTC転送回数リロード・レジスタj	DTRLDj	このレジスタの値をDTCCTレジスタへリロード
		(データ転送回数を初期化)
DTCソース・アドレス・レジスタj	DTSARj	データの転送元アドレス
DTCデスティネーション・アドレス・レジスタj	DTDARj	データの転送先アドレス

表22-8 リピートモードでのレジスタ機能

備考 j = 0~23

図22-18 リピートモードでのデータ転送


DTCCTjレジスタ≠1



DTCCRレジスタ設定 ソースアドレス デスティネーション 転送後の 転送後の DAMOD SAMOD RPTSEL MODE アドレス制御 ソースアドレス デスティネーションアドレス リピートエリア SRC+N 0 Х 固定 DST 1 Χ 1 リピートエリア 加算 SRC+N DST+N SRC DST+N Х 0 0 1 固定 リピートエリア Х 0 加算 リピートエリア SRC+N DST+N 1

X:0または1

DTCCTjレジスタ=1



D	DTCCRレジスタ設定			ソースアドレス	デスティネーション	転送後の	転送後の
DAMOD	SAMOD	RPTSEL	MODE	制御	アドレス制御	ソースアドレス	デスティネーションアドレス
0	Х	1	1	リピートエリア	固定	SRC0	DST
1	Х	1	1	リピートエリア	加算	SRC0	DST+N
Х	0	0	1	固定	リピートエリア	SRC	DST0
Х	1	0	1	加算	リピートエリア	SRC+N	DST0

SRC0:ソースアドレス初期値


DST0:デスティネーションアドレス初期値

X:0または1

- 注意1. リピートモード使用時は、リピートエリアに指定したアドレスの初期値の下位8ビットを00Hに してください。
 - 2. リピートモード使用時は、リピートエリアのデータサイズを255バイト以内にしてください。

- (1) リピートモードの使用例:ポートを使ったステッピングモータ制御パルス出力 インターバルタイマの割り込みでDTCを起動し、Code Flashに格納されたモータ制御パルスのパタンを 汎用ポートに転送します。
 - ・ベクタアドレスはFFCOCH, コントロールデータはFFCD0H~FFCD7Hに配置
 - ・Code Flashの02000H~02007Hの8バイトデータをミラー空間F2000H~F2007Hからポートレジス タ1(FFF01H)へ転送
 - ・リピートモード割り込みは禁止

図22-19 リピートモードの使用例1:ポートを使ったステッピングモータ制御パルス出力



「一一」内の処理はDTCが自動で実行します。

出力を停止する場合は、タイマを停止してから、DTCEN20をクリアしてください。

22.4.4 チェイン転送

DTCCRj(j = $0\sim22$)レジスタのCHNEビットが1(チェイン転送許可)のとき、1つの起動要因で複数のデータ転送を連続してできます。

DTCが起動すると、起動要因に対応したDTCベクタアドレスから読み出されたデータによりコントロールデータを選択し、DTCコントロールデータ領域上に配置されたコントロールデータを読み出します。読み出したコントロールデータのCHNEビットが1(チェイン転送許可)であれば、転送終了後、連続して配置した次のコントロールデータを読み出して転送します。この動作をCHNEビットが0(チェイン転送禁止)のコントロールデータのデータ転送が終了するまで続けます。

複数のコントロールデータを用いてチェイン転送を行う場合は、最初のコントロールデータに設定された転送回数が有効となり、2番目以降に処理されるコントロールデータの転送回数は無効となります。

図22-20にチェイン転送でのデータ転送を示します。




図22-20 チェイン転送でのデータ転送


- 注1. DTCCR23レジスタのCHNEビットは0(チェイン転送禁止)にしてください。
 - 2. チェイン転送の場合, 2回目以降のデータ転送では, DTCENi(i = 0~3) レジスタのDTCENi0~DTCENi7 ビットは0(DTC起動禁止)になりません。また、割り込み要求は発生しません。

(1) チェイン転送の使用例: A/D変換結果の連続取り込みとUART送信

A/D変換終了割り込みでDTCを起動し、A/D変換結果をRAMに転送し、UARTで送信します。

- ・ベクタアドレスはFFB0AH
- ・A/D変換結果取り込みのコントロールデータはFFBA0H~FFBA7Hに配置
- UART送信のコントロールデータはFFBA8H~FFBAFHに配置
- ・A/D変換終了割り込みはTRIGER23に割り当て
- ・A/D変換結果レジスタ (FFF1FH, FFF1EH) の2バイトデータをRAMのFFD80H~FFDCFHに転送し、A/D変換結果レジスタの上位1バイト (FFF1FH) をUARTの送信バッファ (FFF10H) へ転送

図22-21 チェイン転送の使用例:A/D変換結果の連続取り込みとUART送信



22.5 DTC使用上の注意事項

22. 5. 1 DTCのコントロールデータおよびベクタテーブルの設定

- DTC転送でDTCのSFRおよびDTCコントロールデータ領域、DTCベクタテーブル領域、汎用レジスタ (FFEE0H-FFEFFH) 空間をアクセスしないでください。
- ・ DTCベース・アドレス・レジスタ (DTCBAR) は、全てのDTC起動要因を起動禁止に設定した状態で変更 してください。
- · DTCベース・アドレス・レジスタ(DTCBAR)を2回以上書き換えないでください。
- DTCCRj, DTBLSj, DTCCTj, DTRLDj, DTSARj, DTDARjレジスタのデータは対応するDTCENi (i = 0-3) レジスタのDTCENi0-DTCENi7ビットが0 (DTC起動禁止) のときに変更してください。
- ベクタテーブルに設定するDTCコントロールデータ領域の先頭番地は、対応するDTCENi(i = 0-3) レジスタのDTCENi0-DTCENi7ビットが0(DTC起動禁止)のときに変更してください。
- ・ セルフ・プログラミング時は、DTCによる転送先/転送元で利用するRAMアドレスをFFE20H-FFEDFH の領域に設定しないでください。

22. 5. 2 DTCコントロールデータ領域とDTCベクタテーブル領域の配置

DTCコントロールデータとベクタテーブルを配置できる領域は製品によって異なります。

- ・ 汎用レジスタ(FFEE0H-FFEFFH)の空間は、DTCコントロールデータ領域およびDTCベクタテーブル領域としての使用を禁止します。
- ・ スタック領域とDTCコントロールデータ領域およびDTCベクタテーブル領域が重ならないようにしてく ださい。
- ・ 次に示す製品の内部RAM領域は、セルフ・プログラミング機能使用時にDTCコントロールデータ領域およびDTCベクタテーブル領域として使用できません。

R5F10MMGDFB, R5F10MPGDFB: FDF00H-FE309H

R5F10MMEDFB, R5F10MPEDFB: FE700H-FEB09H

・ 次に示す製品の内部RAM領域は、オンチップ・デバッキングのトレース機能使用時にDTC コントロール データ領域およびDTCベクタテーブル領域として使用できません。

R5F10MME, R5F10MPE, R5F10MMG, R5F10MPG: FE300H-FE6FFH

・ RAMパリティ・エラー検出機能でパリティ・エラー・リセット発生を許可(RPERDIS = 0)している場合は、 ノーマルモード使用時においてもDTRLDレジスタを初期化(00H)してください。

22. 5. 3 DTC保留命令

DTC転送要求が発生しても、次の命令直後ではデータ転送は保留されます。また、PREFIX命令コードと直後の1命令の間にDTCが起動されることはありません。

- コールリターン命令
- 無条件分岐命令
- ・条件付き分岐命令
- ・コード・フラッシュ・メモリへのリードアクセス命令
- ・IFxx、MKxx、PRxx、PSWへのビット操作命令とオペランドにESレジスタを含んだ8ビット操作命令
- ・乗除積和算命令(MULU命令を除く)
- 注意1. DTC転送要求を受け付けると、DTC転送が完了するまで、全ての割り込み要求が保留されます。
 - 2. DTC保留命令によるDTC保留中は、全ての割り込み要求が保留されます。



22. 5. 4 DTC実行クロック数

表22-9にDTC起動時の実行状況と必要なクロック数を示します。

表22-9 DTC起動時の実行状況と必要なクロック数

ベクタ読み出し	コントロ	ールデータ	データ読み出し	データ書き込み
	読み出し	書き戻し		
1	4	注1	注2	注2

- 注1. コントロールデータの書き戻しに必要なクロック数は、表22-10 コントロールデータの書き戻しに必要なクロック数を参照してください。
 - 2. データの読み出し/書き込みに必要なクロック数は、表22-11 データの読み出し/書き込みに必要な クロック数を参照してください。

表22-10 コントロールデータの書き戻しに必要なクロック数

	DTCCRレジ	ジスタ設定		アドレ	/ス設定	書き戻すコントロール・レジスタ				クロック
DAMOD	SAMOD	RPTSEL	MODE	ソース	デスティネ ーション	DTCCTj レジスタ	DTRLDj レジスタ	DTSARj レジスタ	DTDARj レジスタ	数
0	0	Х	0	固定	固定	書き戻す	書き戻す	書き戻さ ない	書き戻さ ない	1
0	1	Х	0	加算	固定	書き戻す	書き戻す	書き戻す	書き戻さない	2
1	0	Х	0	固定	加算	書き戻す	書き戻す	書き戻さ ない	書き戻す	2
1	1	Х	0	加算	加算	書き戻す	書き戻す	書き戻す	書き戻す	3
0	Х	1	1	リピート エリア	固定	書き戻す	書き戻す	書き戻す	書き戻さ	2
1	Х	1	1		加算	書き戻す	書き戻す	書き戻す	書き戻す	3
Х	0	0	1	固定	リピート エリア	書き戻す	書き戻す	書き戻さない	書き戻す	2
Х	1	0	1	加算		書き戻す	書き戻す	書き戻す	書き戻す	3

備考 j=0~23, X:0または1

表22-11 データの読み出し/書き込みに必要なクロック数

実行状態	RAM	コード・フラッシュ・	SFR	2nd SFR		
		メモリ		ウェイトなし	ウェイトあり	
データ読み出し	1	2	1	1	1+ウェイト数 ^注	
データ書き込み	1	_	1	1	1+ウェイト数 ^注	

注 ウェイト数はアクセスする2nd SFRに配置されたレジスタの仕様によって異なります。

22. 5. 5 DTC応答時間

表22-12にDTCにおける応答時間を示します。DTC応答時間とはDTC起動要因の検出からDTC転送開始までの時間であり、DTC実行クロック数は含まれません。

表22-12 DTCにおける応答時間

	最小時間	最大時間
応答時間	3クロック	19クロック

ただし、以下の場合は更にDTCの応答が遅れる場合があります。遅れるクロック数は条件により異なります。

· 内部RAMからの命令実行の場合

最大応答時間:20クロック

· DTC保留命令実行の場合(22.5.3 DTC保留命令を参照)

最大応答時間:各条件時の最大応答時間+その条件での保留する命令の実行クロック

ウエイトが発生するレジスタをアクセスした場合

最大応答時間:各条件時の最大応答時間+1クロック

備考 1クロック: 1/fclk (fclk: CPU/周辺ハードウェアクロック)

22. 5. 6 DTC起動要因

- · DTC起動要因を入力してからDTC転送が完了するまでは同一起動要因を入力しないでください。
- · DTC起動要因が発生する箇所で、その起動要因に対応したDTC起動許可ビットを操作しないでください。
- ・ DTC起動要因が競合した場合は、CPUがDTC転送を受け付けたときに優先順位を判定して起動する要因を 決定します。起動要因の優先順位は22.3.3 ベクタテーブルを参照してください。
- ・ 次のいずれかの条件でDTC起動を許可した場合、DTC転送を開始し、転送終了後に割り込み要求が発生します。そのため必要に応じて、コンパレータのモニタフラグ(CnMON)を確認してからDTC起動許可にしてください。(n = 0-1)
 - ・ コンパレータを片エッジ検出での割り込み要求に設定 (CnEDG = 0) , コンパレータの立ち上がりエッジで割り込み要求に設定 (CnEPO = 0) , かつIVCMP>IVREF (または内部基準電圧1.45 V) の状態
 - ・ コンパレータを片エッジ検出での割り込み要求に設定(CnEDG = 0), コンパレータの立ち下がりエッジで割り込み要求に設定(CnEPO = 1), かつIVCMP < IVREF(または内部基準電圧1.45 V)の状態

22. 5. 7 スタンバイ・モード時の動作

状態	DTC動作
HALTモード	動作可能(低消費RTCモード時は動作禁止)
STOPモード	DTC起動要因受付可能 ^{注2}
SNOOZE-F	動作可能 ^{注1, 3, 4, 5}

- 注1. SNOOZEモードは、fclkに高速オンチップ・オシレータ・クロックを選択している場合のみ設定可能です。
 - 2. STOPモード時にDTC起動要因の検出によりSNOOZEモードに遷移して、DTC転送が可能です。また転送完了後はSTOPモードに戻ります。ただし、HALTモード、SNOOZEモード中はコード・フラッシュ・メモリが停止しているため、フラッシュ・メモリを転送元(ソース)にすることはできません。
 - 3. CSIpのSNOOZEモード機能から転送完了割り込みをDTC起動要因とした場合、DTC転送完了後に転送 完了割り込みでSNOOZEモードを解除しCPU処理を開始するか、チェイン転送を使い、CSIpの受信再 設定 (STm0ビットに1を書き込み、SWCmビットに0を書き込み、SSCmレジスタ設定、SSm0ビット に1を書き込み)をDTC転送で行ってください。
 - 4. UARTqのSNOOZEモード機能から転送完了割り込みをDTC起動要因とした場合, DTC転送完了後に転送完了割り込みでSNOOZEモードを解除しCPU処理を開始するか, チェイン転送を使い, UARTqの受信再設定(STm1ビットに1を書き込み, SWCmビットに0を書き込み, SSCmレジスタ設定, SSm1ビットに1を書き込み) を行ってください。
 - 5. A/DコンバータのSNOOZEモード機能からA/D変換終了割り込みをDTC起動要因とした場合、DTC転送 完了後にA/D変換終了割り込みでSNOOZEモードを解除しCPU処理を開始するか、チェイン転送を使い、 A/DコンバータのSNOOZEモード機能の再設定(AWCビットをクリアしたのちにセットする)を行っ てください。

注意 DTCのSNOOZE機能とUARTのSNOOZE機能を同時に使用することはできません。

備考 p=00; q=0; m=0

第23章 割り込み機能

プログラム実行中に、別の処理が必要になると、その処理プログラムに切り替える機能です。分岐先の処理を終えると、中断していた元のプログラム実行に戻ります。

		割り込み要因
マスカブル割り込み	外部	10
	内部	33

23.1 割り込み機能の種類

割り込み機能には、次の2種類があります。

(1) マスカブル割り込み

マスク制御を受ける割り込みです。優先順位指定フラグ・レジスタ(PR00L, PR00H, PR01L, PR01H, PR02L, PR02H, PR03L, PR10L, PR10H, PR11L, PR11H, PR12L, PR12H, PR13L)の設定により、割り込み優先順位を4段階のグループに分けることができます。高い優先順位の割り込みは、低い優先順位の割り込みに対して、多重割り込みをすることができます。また、同一優先順位を持つ複数の割り込み要求が同時に発生しているときは、ベクタ割り込み処理のデフォルト・プライオリティにしたがって処理されます。デフォルト・プライオリティについては表23-1を参照してください。

スタンバイ・リリース信号を発生し、STOPモード、HALTモード、SNOOZEモードを解除します。マスカブル割り込みには、外部割り込み要求と内部割り込み要求があります。

(2) ソフトウエア割り込み

BRK命令の実行によって発生するベクタ割り込みです。割り込み禁止状態でも受け付けられます。また、割り込み優先順位制御の対象になりません。

23.2 割り込み要因と構成

割り込み要因には、マスカブル割り込み、ソフトウエア割り込みがあります。また、それ以外にリセット要因が最大で合計7要因あります(表23-1参照)。リセット、各割り込み要求発生により分岐するときのプログラム・スタート・アドレスを格納しておくベクタ・コードは、各2バイトとしているため割り込みの飛び先アドレスは00000H-0FFFFHの64 Kアドレスとなります。

表23-1 割り込み要因一覧(1/3)

піна	, j . li		割り込み要因	7	\ \ \ \ \ \	IN-+
割り込みの処理	デフォルト・ プライオリティ ^{注1}	名称	トリガ	内部/外部	ベクタ・テーブル・アドレス	基本構成タイプ ^{注2}
マヌ	0	INTWDTI	ウォッチドッグ・タイマのインターバル ^{注3}	内部	0004H	(A)
スカブル			(オーバフロー時間の75%+1/2f∟)			
ブル	1	INTLVI	電圧検出 ^{注4}		0006H	
	2	INTP0 ^{注5}	端子入力エッジ検出	外部	H8000	(B)
	3	INTP1			000AH	
	4	INTP2			000CH	
	5	INTP3			000EH	
	6	INTP4			0010H	
	7	INTP5			0012H	
	8	INTST2	UART2送信の転送完了,バッファ空き割り込み	内部	0014H	(A)
	9	INTSR2	UART2受信の転送完了		0016H	
	10	INTSRE2	UART2受信の通信エラー発生		0018H	
	11	INTST0	UART0送信の転送完了,バッファ空き割り込み/CSI00の転		001EH	
		/INTCSI00	送完了、バッファ空き割り込み/IIC00の転送完了			
		/INTIIC00				
	12	INTTM00	タイマ・チャネル00のカウント完了またはキャプチャ完了		0020H	
	13	INTSR0	UART0受信の転送完了		0022H	
	14	INTSRE0	UART0受信の通信エラー発生		0024H	
		INTTM01H	タイマ・チャネル01のカウント完了またはキャプチャ完了			
			(上位8ビット・タイマ動作時)			
	15	INTST1	UART1送信の転送完了、バッファ空き割り込み/IIC10の転送		0026H	
		/INTIIC10	完了			
	16	INTSR1	UART1受信の転送完了		0028H	
	17	INTSRE1	UART1受信の通信エラー発生		002AH	
		INTTM03H	タイマ・チャネル03のカウント完了またはキャプチャ完了			
			(上位8ビット・タイマ動作時)			
	18	INTIICA0	IICA0通信完了		002CH]
	19	INTRTIT	RTC補正タイミング		002EH	
	20	INTFM	周波数測定完了		0030H]
	21	INTTM01	タイマ・チャネル01のカウント完了またはキャプチャ完了		0032H	
			(16ビット/下位8ビット・タイマ動作時)			

- 注 1. デフォルト・プライオリティは、複数のマスカブル割り込みが発生している場合に、優先する順位です。0 が最高順位、42が最低順位です。
 - 2. 基本構成タイプの(A)-(C)は、それぞれ図23-1の(A)-(C)に対応しています。
 - 3. オプション・バイト (000C0H) のビット7 (WDTINT) = 1選択時。
 - 4. 電圧検出レベル・レジスタ (LVIS) のビット7 (LVIMD) = 0選択時。
 - 5. INTPO端子の入力バッファ電源は、内部VDDに接続されています。バッテリ・バックアップ機能を使用し、 VBAT端子から給電されている場合でも割り込みを受け付けることが可能です。

表23-1 割り込み要因一覧(2/3)

呭	パ ゼ		割り込み要因	₹.	٦ ×	鼬
割り込みの処理	ジフォルト・ パライオリティ ^{注1}	名称 トリガ		内部/外部	ベクタ・テーブル・ アドレス	基本構成タイプ ^{注2}
신	22	INTTM02	タイマ・チャネル02のカウント完了またはキャプチャ完了	内部	0034H	(A)
スカブル	23	INTTM03	タイマ・チャネル03のカウント完了またはキャプチャ完了 (16ビット/下位8ビット・タイマ動作時)		0036H	
	24	INTAD	A/D変換終了		0038H	
	25	INTRTC	リアルタイム・クロック2の定周期信号/アラームー致検出		003AH	
	26	INTIT	12ビット・インターバル・タイマのインターバル信号検出		003CH	
	27	INTDSAD	Δ Σ A/D変換完了		0044H	
	28	INTTM04	タイマ・チャネル04のカウント完了またはキャプチャ完了		0046H	
	29	INTTM05	タイマ・チャネル05のカウント完了またはキャプチャ完了		0048H	
	30	INTP6	端子入力エッジ検出	外部	004AH	(B)
	31	INTP7			004CH	
	32	INTCMP0	コンパレータ検出0		0050H	
	33	INTCMP1	コンパレータ検出1		0052H	
	34	INTTM06	タイマ・チャネル06のカウント完了またはキャプチャ完了	内部	0054H	(A)
	35	INTTM07	タイマ・チャネル07のカウント完了またはキャプチャ完了		0056H	
	36	INTIT00	8ビット・インターバル・タイマ・チャネル00/チャネル0 (カスケード時) 比較一致検出		0058H	
	37	INTIT01	8ビット・インターバル・タイマ・チャネル01比較一致検出		005AH	
	38	INTCR	高速オンチップ・オシレータ・クロック周波数補正完了		005CH	
	39	INTOSDC	発振停止検出		0060H	
	40	INTIT10	8ビット・インターバル・タイマ・チャネル10/チャネル1 (カスケード時) 比較一致検出		0068H	
	41	INTIT11	8ビット・インターバル・タイマ・チャネル11比較一致検出		006AH	
	42	INTVBAT	電源切り替え検出割り込み		006CH	

- 注 1. デフォルト・プライオリティは、複数のマスカブル割り込みが発生している場合に、優先する順位です。0 が最高順位、42が最低順位です。
 - 2. 基本構成タイプの(A)-(C)は、それぞれ図23-1の(A)-(C)に対応しています。


表23-1 割り込み要因一覧(3/3)

豐	プ ゴ		割り込み要因	₹	٦×	阱
割り込みの処理	デフォルト・ プライオリティ ^{注1}	名称	トリガ	内部/外部	クタ・テーブル・	基本構成タイプ ^{注2}
ソフトウエア	-	BRK	BRK命令の実行	-	007EH	(C)
ij	_	RESET	RESET端子入力	_	0000H	_
リセッ		POR	パワーオン・リセット			
7		LVD	電圧検出 ^{注3}			
		WDT	ウォッチドッグ・タイマのオーバフロー			
		TRAP	不正命令の実行 ^{注4}			
		IAW	不正メモリ・アクセス			
		RPE	RAMパリティ・エラー			


- 注 1. デフォルト・プライオリティは、複数のマスカブル割り込みが発生している場合に、優先する順位です。0 が最高順位、42が最低順位です。
 - 2. 基本構成タイプの(A)-(C)は、それぞれ図23-1の(A)-(C)に対応しています。
 - 3. 電圧検出レベル・レジスタ(LVIS)のビット7(LVIMD)=1選択時。
 - 4. FFHの命令コードを実行したときに発生します。不正命令の実行によるリセットは、インサーキット・エミュレータやオンチップ・デバッグ・エミュレータによるエミュレーションでは発生しません。

図23-1 割り込み機能の基本構成


(A) 内部マスカブル割り込み



(B) 外部マスカブル割り込み (INTPn)



(C) ソフトウエア割り込み



IF : 割り込み要求フラグIE : 割り込み許可フラグ

ISP0 : インサービス・プライオリティ・フラグ0 ISP1 : インサービス・プライオリティ・フラグ1

MK : 割り込みマスク・フラグPR0 : 優先順位指定フラグ0PR1 : 優先順位指定フラグ1

備考 n = 0-7

23.3 割り込み機能を制御するレジスタ

割り込み機能は、次の6種類のレジスタで制御します。

- ・割り込み要求フラグ・レジスタ(IFOL, IF0H, IF1L, IF1H, IF2L, IF2H, IF3L)
- ・割り込みマスク・フラグ・レジスタ (MKOL, MKOH, MK1L, MK1H, MK2L, MK2H, MK3L)
- ・優先順位指定フラグ・レジスタ(PR00L, PR00H, PR01L, PR01H, PR02L, PR02H, PR03L, PR10L, PR10H, PR11L, PR11H, PR12L, PR12H, PR13L)
- ・外部割り込み立ち上がりエッジ許可レジスタ (EGP0)
- ・外部割り込み立ち下がりエッジ許可レジスタ (EGNO)
- ・プログラム・ステータス・ワード (PSW)

各割り込み要求ソースに対応する割り込み要求フラグ、割り込みマスク・フラグ、優先順位指定フラグ名称を表23-2に示します。

割り込み要求フラグ 割り込みマスク・フラグ 割り込み 優先順位指定フラグ 要因 レジスタ レジスタ レジスタ INTWDTI **WDTIIF** IF0L **WDTIMK** MK0L WDTIPR0, WDTIPR1 PR00L, LVIMK PR10L INTLVI **LVIIF** LVIPR0, LVIPR1 INTP0 PMK0 PIF0 PPR00, PPR10 INTP1 PIF1 PMK1 PPR01, PPR11 INTP2 PIF2 PMK2 PPR02, PPR12 INTP3 PIF3 PMK3 PPR03, PPR13 INTP4 PMK4 PIF4 PPR04, PPR14 INTP5 PIF5 PMK5 PPR05, PPR15 IF0H INTST2 STIF2 STMK2 MK0H STPR02, STPR12 PR00H, INTSR2 SRIF2 SRMK2 PR10H SRPR02, SRPR12 INTSRE2 SREIF2 SREMK2 SREPR02, SREPR12 INTCSI00^注 CSIIF00^注 CSIMK00^注 CSIPR000, CSIPR100注 INTIIC00^注 IICIF00^注 IICMK00^注 IICPR000. IICPR100^注 STIF0^注 ${\rm STMK0}^{\grave{\pm}}$ INTST0^注 STPR00, STPR10^注 INTTM00 TMIF00 TMMK00 TMPR000, TMPR100 INTSR0 SRMK0 SRIF0 SRPR00, SRPR10

表23-2 割り込み要求ソースに対応する各種フラグ(1/3)

注 割り込み要因INTST0, INTCSI00, INTIIC00のうち、いずれかが発生したら、IF0Hレジスタのビット5はセット (1) されます。また、MK0H, PR00H, PR10Hレジスタのビット5は、3つすべての割り込み要因に対応しています。

表23-2 割り込み要求ソースに対応する各種フラグ(2/3)

割り込み	割り込み要求フラグ		割り込みマスク・	フラグ	優先順位指定フラグ	
要因		レジスタ		レジスタ		レジスタ
INTSRE0 ^{注1}	SREIF0 ^{注1}	IF1L	SREMK0 ^{注1}	MK1L	SREPR00, SREPR10 ^{注1}	PR01L,
INTTM01H ^{注1}			TMMK01H ^{注1}		TMPR001H, TMPR101H ^{注1}	PR11L
INTST1 ^{注2}	STIF1 ^{注2}		STMK1 ^{注2}		STPR01, STPR11 ^{注2}	
INTIIC10 ^{注2}	IICIF10 ^{注2}		IICMK10 ^{注2}		IICPR010, IICPR110 ^{注2}	
INTSR1	SRIF1		SRMK1		SRPR01, SRPR11	
INTSRE1 ^{注3}	SREIF1 ^{注3}		SREMK1 ^{注3}		SREPR01, SREPR11 ^{注3}	
INTTM03H ^{注3}	TMIF03H ^{注3}		TMMK03H ^{注3}		TMPR003H, TMPR103H ^{注3}	
INTIICA0	IICAIF0		IICAMK0		IICAPR00, IICAPR10	
INTRTIT	RTITIF		RTITMK		RTITPR0, RTITPR1	
INTFM	FMIF		FMMK		FMPR0, FMPR1	
INTTM01	TMIF01		TMMK01		TMPR001, TMPR101	
INTTM02	TMIF02	IF1H	TMMK02	MK1H	TMPR002, TMPR102	PR01H,
INTTM03	TMIF03		TMMK03		TMPR003, TMPR103	PR11H
INTAD	ADIF		ADMK		ADPR0, ADPR1	
INTRTC	RTCIF		RTCMK		RTCPR0, RTCPR1	
INTIT	TMKAIF		TMKAMK		TMKAPR0, TMKAPR1	
INTDSAD	DSAIF	IF2L	DSAMK	MK2L	DSAPR0, DSAPR1	PR02L,
INTTM04	TMIF04		TMMK04		TMPR004, TMPR104	PR12L
INTTM05	TMIF05		TMMK05		TMPR005, TMPR105	
INTP6	PIF6		PMK6		PPR06, PPR16	
INTP7	PIF7		PMK7]	PPR07, PPR17	
INTCMP0	CMPIF0		СМРМК0	1	CMPPR00, CMPPR10	
INTCMP1	CMPIF1		CMPMK1]	CMPPR01, CMPPR11	1

- 注 1. UARTO受信のエラー割り込み、TAUOのチャネル1 (上位8ビット・タイマ動作時)の割り込みは、割り込み要求ソースに対する各種フラグを兼用しているため、同時に使用しないでください。UARTO受信のエラー割り込みを使用しない(EOC01 = 0)場合は、UARTO、TAUOのチャネル1 (上位8ビット・タイマ動作時)を同時に使用できます。割り込み要因INTSREO、INTTM01Hのうち、どちらかが発生したら、IF1Lレジスタのビット0はセット(1)されます。また、MK1L、PR01L、PR11Lレジスタのビット0は、両方の割り込み要因に対応しています。
 - 2. 割り込み要因INTST1, INTIIC10のうち、どちらかが発生したら、IF1Lレジスタのビット1はセット(1) されます。また、MK1L, PR01L, PR11Lレジスタのビット1は、2つすべての割り込み要因に対応しています。
 - 3. UART1受信のエラー割り込み、TAU0のチャネル3(上位8ビット・タイマ動作時)の割り込みは、割り込み要求ソースに対する各種フラグを兼用しているため、同時に使用しないでください。UART1受信のエラー割り込みを使用しない(EOC03 = 0)場合は、UART1、TAU0のチャネル3(上位8ビット・タイマ動作時)を同時に使用できます。割り込み要因INTSRE1、INTTM03Hのうち、どちらかが発生したら、IF1Lレジスタのビット3はセット(1)されます。また、MK1L、PR01L、PR11Lレジスタのビット3は、両方の割り込み要因に対応しています。

表23-2 割り込み要求ソースに対応する各種フラグ (3/3)

割り込み	割り込み要求に	フラグ	割り込みマスク・	フラグ	優先順位指定フラグ	•
要因		レジスタ		レジスタ		レジスタ
INTTM06	TMIF06	IF2H	TMMK06	MK2H	TMPR006, TMPR106	PR02H,
INTTM07	TMIF07		TMMK07		TMPR007, TMPR107	PR12H
INTIT00	ITIF00		ITMK00		ITPR000, ITPR100	
INTIT01	ITIF01		ITMK01		ITPR001, ITPR101	
INTCR	CRIF		CRMK		CRPR0, CRPR1	
INTOSDC	OSDIF		OSDMK		OSDPR0, OSDPR1	
INTIT10	ITIF10	IF3L	ITMK10	MK3L	ITPR010, ITPR110	PR03L,
INTIT11	ITIF11		ITMK11		ITPR011, ITPR111	PR13L
INTVBAT	VBAIF		VBAMK		VBAPR0, VBAPR1	

23. 3. 1 割り込み要求フラグ・レジスタ(IF0L, IF0H, IF1L, IF1H, IF2L, IF2H, IF3L)

割り込み要求フラグは、対応する割り込み要求の発生または命令の実行によりセット(1)され、割り込み要求受け付け時、リセット信号発生時または命令の実行によりクリア(0)されるフラグです。

割り込みが受け付けられた場合、まず割り込み要求フラグが自動的にクリアされてから割り込みルーチンに 入ります。

IF0L, IF0H, IF1L, IF1H, IF2L, IF2H, IF3Lレジスタは、1ビット・メモリ操作命令で設定します。また、IF0LレジスタとIF0Hレジスタ、IF1LレジスタとIF1Hレジスタ、IF2LレジスタとIF2Hレジスタをあわせて16ビット・レジスタIF0, IF1, IF2として使用するときは、16ビット・メモリ操作命令で設定します。

リセット信号の発生により、00Hになります。

備考 このレジスタへの書き込み命令を行った場合、命令実行クロック数が2クロック長くなります。

図23-2 割り込み要求フラグ・レジスタ (IFOL, IF0H, IF1H, IF1H, IF2L, IF2H, IF3L) のフォーマット (1/2)




図23-2 割り込み要求フラグ・レジスタ(IFOL, IF0H, IF1L, IF1H, IF2L, IF2H, IF3L)のフォーマット(2/2)

アドレス: FFFD2H リセット時: 00H R/W

略号	7	6	5	4	3	2	1	0
IF3L	0	0	0	VBAIF	ITIF11	ITIF10	0	0

XXIFX	割り込み要求フラグ
0	割り込み要求信号が発生していない
1	割り込み要求信号が発生し、割り込み要求状態

注意1. ビットについては,表23-2を参照してください。また,搭載していないビットには必ず0を設定してください。

2. 割り込み要求フラグ・レジスタのフラグ操作には、1ビット・メモリ操作命令(CLR1)を使用してください。C言語での記述の場合は、コンパイルされたアセンブラが1ビット・メモリ操作命令(CLR1)になっている必要があるため、「IFOL.0 = 0;」や「_asm("clr1 IFOL,0");」のようなビット操作命令を使用してください。

なお、C言語で「IFOL & = Oxfe;」のように8ビット・メモリ操作命令で記述した場合、コンパイルすると3命令のアセンブラになります。

mov a, IF0L

and a, #0FEH

mov IF0L, a

この場合、「mov a, IFOL」後から「mov IFOL, a」の間のタイミングで、同一の割り込み要求フラグ・レジスタ(IFOL)の他ビットの要求フラグがセット(1)されても、「mov IFOL, a」でクリア(0)されます。したがって、C言語で8ビット・メモリ操作命令を使用する場合は注意が必要です。

23. 3. 2 割り込みマスク・フラグ・レジスタ(MK0L, MK0H, MK1L, MK1H, MK2L, MK2H, MK3L)

割り込みマスク・フラグは,対応するマスカブル割り込みの許可/禁止を設定するフラグです。

MK0L, MK0H, MK1L, MK1H, MK2L, MK2H, MK3Lレジスタは、1ビット・メモリ操作命令または8ビット・メモリ操作命令で設定します。また、MK0LレジスタとMK0Hレジスタ、MK1LレジスタとMK1Hレジスタ、MK2LレジスタとMK2Hレジスタをあわせて16ビット・レジスタMK0, MK1, MK2として使用するときは、16ビット・メモリ操作命令で設定します。

リセット信号の発生により、FFHになります。

備考 このレジスタへの書き込み命令を行った場合、命令実行クロック数が2クロック長くなります。

図23-3 割り込みマスク・フラグ・レジスタ (MK0L, MK0H, MK1L, MK1H, MK2L, MK2H, MK3L) のフォーマット

アドレス:	: FFFE4H	リセット時	: FFH	R/W				
略号	7	6	5	4	3	2	1	0
MK0L	PMK5	PMK4	PMK3	PMK2	PMK1	PMK0	LVIMK	WDTIMK
アドレス:	: FFFE5H	リセット時	: FFH	R/W				
略号	7	6	5	4	3	2	1	0
MK0H	SRMK0	TMMK00	STMK0	1	1	SREMK2	SRMK2	STMK2
			CSIMK00					
			IICMK00					
アドレス:		リセット時	: FFH	R/W				
略号	7	6	5	4	3	2	1	0
MK1L	TMMK01	FMMK	RTITMK	IICAMK0	SREMK1	SRMK1	STMK1	SREMK0
					TMMK03H		IICMK10	TMMK01H
アドレス:		リセット時		R/W	_	_		
略号	7	6	5	4	3	2	1	0
MK1H	1	1	1	TMKAMK	RTCMK	ADMK	TMMK03	TMMK02
アドレス:		リセット時		R/W				
略号	7	6	5	4	3	2	1	0
MK2L	CMPMK1	CMPMK0	1	PMK7	PMK6	TMMK05	TMMK04	DSAMK
アドレス:	CCCDELL	リセット時	. FFU	R/W				
アトレス:	7	ウセット _時 6	5 : FFN	4	3	2	1	0
MK2H	1	OSDMK	1	CRMK	ITMK01	ITMK00	TMMK07	TMMK06
IVINZII	'	OSDIVIK	ı	CRIVIN	TTWKUT	TTWKUU	TIVIIVINOT	TIVIIVINUO
アドレス:	FEED8H	リセット時	· FFH	R/W				
かけ いん ・ 略号	7	6	5	4	3	2	1	0
MK3L	1	1	1	VBAMK	ITMK11	ITMK10	1	1
IVIINOL		1	1	A DVINIK	TTIVITYT	11 MIK 10	1	'
	XXMKX				宇山 1.2	込み処理の制	II 谷N	
	AAIVINA				刮りス	ひか処理の市	1)1中	

注意 ビットについては、表23-2を参照してください。また、搭載していないビットには必ず初期値を 設定してください。

割り込み処理許可割り込み処理禁止

23. 3. 3 優先順位指定フラグ・レジスタ (PR00L, PR00H, PR01L, PR01H, PR02L, PR02H, PR03L, PR10L, PR10H, PR11L, PR11H, PR12L, PR12H, PR13L)

優先順位指定フラグは、対応するマスカブル割り込みの優先順位レベルを設定するフラグです。

PR0xyレジスタとPR1xyレジスタを組み合わせて、優先順位レベルを設定します(xy = 0L, 0H, 1L, 1H, 2L, 2H)。

PR00L, PR00H, PR01L, PR01H, PR02L, PR02H, PR03L, PR10L, PR10H, PR11L, PR11H, PR12L, PR12H, PR13Lレジスタは、1ビット・メモリ操作命令または8ビット・メモリ操作命令で設定します。また、PR00LレジスタとPR00Hレジスタ、PR01LレジスタとPR01Hレジスタ、PR02LレジスタとPR02Hレジスタ、PR10LレジスタとPR10Hレジスタ、PR11LレジスタとPR11Hレジスタ、PR12LレジスタとPR12Hレジスタをあわせて16ビット・レジスタPR00, PR01, PR02, PR10, PR11, PR12として使用するときは、16ビット・メモリ操作命令で設定します。

リセット信号の発生により、FFHになります。

備考 このレジスタへの書き込み命令を行った場合、命令実行クロック数が2クロック長くなります。

図23-4 優先順位指定フラグ・レジスタ(PR00L, PR00H, PR01L, PR01H, PR02L, PR02H, PR03L, PR10L, PR10H, PR11L, PR11H, PR12L, PR12H, PR13L)のフォーマット(1/2)




図23-4 優先順位指定フラグ・レジスタ(PR00L, PR00H, PR01L, PR01H, PR02L, PR02H, PR03L, PR10L, PR10H, PR11L, PR11H, PR12L, PR12H, PR13L)のフォーマット(2/2)

アドレス:	FFFEEH	リセット時	: FFH	R/W				
略 号	7	6	5	4	3	2	1	0
PR11L	TMPR101	FMPR1	RTITPR1	IICAPR10	SREPR11	SRPR11	STPR11	SREPR10
					TMPR103H		IICPR110	TMPR101H
アドレス:		リセット時		R/W				
略号	7	6	5	4	3	2	1	0
PR01H	1	1	1	TMKAPR0	RTCPR0	ADPR0	TMPR003	TMPR002
アドレス:	EEEEEU	リセット時		R/W				
アトレス: 略号	7	りでラド 時 6	5 : FFF	4	3	2	1	0
PR11H	1	1	1	TMKAPR1	_	ADPR1		TMPR102
FKIIII	'	ı	1	TWINAPKT	KICPKI	ADPKI	TIVIFK 103	TIVIPIC TUZ
アドレス:	FFFD8H	リセット時	: FFH	R/W				
略 号	7	6	5	4	3	2	1	0
PR02L	CMPPR01	CMPPR00	1	PPR07	PPR06	TMPR005	TMPR004	DSAPR0
				•				
アドレス:	FFFDCH	リセット時	F: FFH	R/W				
略 号	7	6	5	4	3	2	1	0
PR12L	CMPPR11	CMPPR10	1	PPR17	PPR16	TMPR105	TMPR104	DSAPR1
								_
アドレス:	FFFD9H	リセット時	: FFH	R/W				
略 号	7	6	5	4	3	2	1	0
PR02H	1	OSDPR0	1	CRPR0	ITPR001	ITPR000	TMPR007	TMPR006
アドレス:	FFFDDII	リセット時		R/W				
アドレス: 略号	7	クセッド _時 6	5 - F	4	3	2	1	0
PR12H	1	OSDPR1	1	CRPR1	ITPR101	ITPR100	TMPR107	
PRIZE	'	USDPKI	ı	CRPRI	IIPKIUI	IIPKIOO	TIVIPRIUT	TIVIPRIUO
アドレス:	FFFDAH	リセット時	: FFH	R/W				
略 号	7	6	5	4	3	2	1	0
PR03L	1	1	1	VBAPR0	ITPR011	ITPR010	1	1
				ı				
アドレス:	FFFDEH	リセット時	F: FFH	R/W				
略号	7	6	5	4	3	2	1	0
PR13L	1	1	1	VBAPR1	ITPR111	ITPR110	1	1

XXPR1X	XXPR0X	優先順位レベルの選択
0	0	レベル0を指定(高優先順位)
0	1	レベル1を指定
1	0	レベル2を指定
1	1	レベル3を指定(低優先順位)

注意 ビットについては、表23-2を参照してください。また、搭載していないビットには必ず初期値を 設定してください。

23. 3. 4 外部割り込み立ち上がりエッジ許可レジスタ (EGP0), 外部割り込み立ち下がりエッジ許可レジスタ (EGN0)

INTP0-INTP7の有効エッジを設定するレジスタです。

EGP0, EGN0レジスタは、それぞれ1ビット・メモリ操作命令または8ビット・メモリ操作命令で設定します。 リセット信号の発生により、00Hになります。

図23-5 外部割り込み立ち上がりエッジ許可レジスタ (EGP0), 外部割り込み立ち下がりエッジ許可レジスタ (EGN0)のフォーマット

アドレス:FFF38H リセット時:00H R/W

略号	7	6	5	4	3	2	1	0
EGP0	EGP7	EGP6	EGP5	EGP4	EGP3	EGP2	EGP1	EGP0

アドレス: FFF39H リセット時: 00H R/W

略号	7	6	5	4	3	2	1	0
EGN0	EGN7	EGN6	EGN5	EGN4	EGN3	EGN2	EGN1	EGN0

EGPn	EGNn	INTPn端子の有効エッジの選択(n = 0-7)
0	0	エッジ検出禁止
0	1	立ち下がりエッジ
1	0	立ち上がりエッジ
1	1	立ち上がり、立ち下がりの両エッジ

EGPnビットとEGNnビットに対応するポートを表23-3に示します。

表23-3 EGPnビットとEGNnビットに対応する割り込み要求信号

検出許可	可ビット	割り込み要求信号
EGP0	EGN0	INTP0
EGP1	EGN1	INTP1
EGP2	EGN2	INTP2
EGP3	EGN3	INTP3
EGP4	EGN4	INTP4
EGP5	EGN5	INTP5
EGP6	EGN6	INTP6
EGP7	EGN7	INTP7

注意 外部割り込み機能で使用している入力ポートを出力モードに切り替えると、有効エッジを検出してINTPn割り込みが発生する可能性があります。

出力モードに切り替える場合は、エッジ検出禁止(EGPn, EGNn=0, 0) にしてからポート・モード・レジスタ(PMxx)を0に設定してください。

備考 1. エッジ検出ポートに関しては、2.1 ポート機能を参照してください。

2. n = 0-7

23. 3. 5 プログラム・ステータス・ワード (PSW)

プログラム・ステータス・ワードは、命令の実行結果や割り込み要求に対する現在の状態を保持するレジスタです。マスカブル割り込みの許可/禁止を設定するIEフラグと多重割り込み処理の制御を行うISP0, ISP1フラグがマッピングされています。

8ビット単位で読み出し/書き込み操作ができるほか、ビット操作命令や専用命令(EI, DI)により操作ができます。また、ベクタ割り込み要求受け付け時および、BRK命令実行時には、PSWの内容は自動的にスタックに退避され、IEフラグはリセット(0)されます。また、マスカブル割り込み要求受け付け時には、受け付けた割り込みの優先順位指定フラグ・レジスタの内容が00以外は、"ー1"された値がISP0, ISP1フラグに転送されます。PUSH PSW命令によってもPSWの内容はスタックに退避されます。RETI, RETB, POP PSW命令により、スタックから復帰します。

リセット信号の発生により、PSWは06Hとなります。




図23-6 プログラム・ステータス・ワードの構成

23.4 割り込み処理動作

23.4.1 マスカブル割り込み要求の受け付け動作

マスカブル割り込み要求は、割り込み要求フラグがセット(1)され、その割り込み要求のマスク(MK)フラグがクリア(0)されていると受け付けが可能な状態になります。ベクタ割り込み要求は、割り込み許可状態(IEフラグがセット(1)されているとき)であれば受け付けます。ただし、優先順位の高い割り込みを処理中に低い優先順位に指定されている割り込み要求は受け付けられません。

マスカブル割り込み要求が発生してからベクタ割り込み処理が行われるまでの時間は表23-4のようになります。

割り込み要求の受け付けタイミングについては、図23-8,23-9を参照してください。

表23-4 マスカブル割り込み要求発生から処理までの時間

	最小時間	最大時間 ^注
処理時間	9クロック	16クロック

注 内部RAM 領域からの命令実行時は除きます。

備考 1クロック: 1/fclk (fclk: CPUクロック)

複数のマスカブル割り込み要求が同時に発生したときは、優先順位指定フラグで高優先順位に指定されているものから受け付けられます。また、優先順位指定フラグで同一優先順位に指定されているときは、デフォルト優先順位の高い割り込みから受け付けられます。

保留された割り込み要求は受け付け可能な状態になると受け付けられます。

割り込み要求受け付けのアルゴリズムを図23-7に示します。

マスカブル割り込み要求が受け付けられると、プログラム・ステータス・ワード (PSW)、プログラム・カウンタ (PC) の順に内容をスタックに退避し、IEフラグをリセット (0) し、受け付けた割り込みの優先順位指定フラグの内容をISP1、ISP0フラグへ転送します。さらに、割り込み要求ごとに決められたベクタ・テーブル中のデータをPCへロードし、分岐します。

RETI命令によって、割り込みから復帰できます。




図23-7 割り込み要求受け付け処理アルゴリズム

××IF: 割り込み要求フラグ

××MK:割り込みマスク・フラグ


××PR0 : 優先順位指定フラグ0××PR1 : 優先順位指定フラグ1

IE : マスカブル割り込み要求の受け付けを制御するフラグ(1 = 許可, 0 = 禁止)

ISP0, ISP1 : 現在処理中の割り込みの優先順位を示すフラグ (図23-6参照)


注 デフォルト・プライオリティは、表23-1 割り込み要因一覧を参照してください。

図23-8 割り込み要求の受け付けタイミング (最小時間)



備考 1クロック:1/fclk (fclk:CPUクロック)

図23-9 割り込み要求の受け付けタイミング (最大時間)



備考 1クロック: 1/fclk (fclk: CPUクロック)

23.4.2 ソフトウエア割り込み要求の受け付け動作

ソフトウエア割り込み要求はBRK命令の実行により受け付けられます。ソフトウエア割り込みは禁止することはできません。

ソフトウェア割り込み要求が受け付けられると、プログラム・ステータス・ワード (PSW) 、プログラム・カウンタ (PC) の順に内容をスタックに退避し、IEフラグをリセット (0) し、ベクタ・テーブル (0007EH, 0007FH) の内容をPCにロードして分岐します。

RETB命令によって、ソフトウエア割り込みから復帰できます。

注意 ソフトウェア割り込みからの復帰にRETI命令は使用できません。

23.4.3 多重割り込み処理

割り込み処理中に、さらに別の割り込み要求を受け付けることを多重割り込みといいます。

多重割り込みは、割り込み要求受け付け許可状態(IE = 1)になっていなければ発生しません。割り込み要求が受け付けられた時点で、割り込み要求は受け付け禁止状態(IE = 0)になります。したがって、多重割り込みを許可するには、割り込み処理中にEI命令によってIEフラグをセット(1)して、割り込み許可状態にする必要があります。

また、割り込み許可状態であっても、多重割り込みが許可されない場合がありますが、これは割り込みの優先順位によって制御されます。割り込みの優先順位には、デフォルト優先順位とプログラマブル優先順位の2つがありますが、多重割り込みの制御はプログラマブル優先順位制御により行われます。

割り込み許可状態で、現在処理中の割り込みより高い優先順位の割り込み要求が発生した場合には、多重割り込みとして受け付けられます。現在処理中の割り込みと同レベルか、より低い優先順位の割り込み要求が発生した場合には、多重割り込みとして受け付けられません。ただし、レベル0の割り込み中にIEフラグをセット(1) した場合には、レベル0の他の割り込みも許可されます。

割り込み禁止、または低優先順位のために多重割り込みが許可されなかった割り込み要求は保留されます。そして、現在の割り込み処理終了後、メイン処理の命令を少なくとも1命令実行後に受け付けられます。

表23-5に多重割り込み可能な割り込み要求の関係を、図23-10に多重割り込みの例を示します。

表23-5 割り込み処理中に多重割り込み可能な割り込み要求の関係

多重割り込み要求			マスカブル割り込み要求								
		優先順位	レベル0	優先順位	[レベル1	優先順位	レベル2	優先順位レベル3		割り込み要求	
		(PR =	00)	(PR =	= 01)	(PR =	: 10)	(PR =	: 11)		
処理中の割り込み		IE = 1	IE = 0	IE = 1	IE = 0	IE = 1	IE = 0	IE = 1	IE = 0		
マスカブル割り込み	ISP1 = 0	0	×	×	×	×	×	×	×	0	
	ISP0 = 0										
	ISP1 = 0	0	×	0	×	×	×	×	×	0	
	ISP0 = 1										
	ISP1 = 1	0	×	0	×	0	×	×	×	0	
	ISP0 = 0										
	ISP1 = 1	0	×	0	×	0	×	0	×	0	
	ISP0 = 1										
ソフトウエア割り込み	4	0	×	0	×	0	×	0	×	0	

備考1. 〇:多重割り込み可能。

2. ×:多重割り込み不可能。

3. ISP0, ISP1, IEはPSWに含まれるフラグです。

ISP1 = 0, ISP0 = 0 : レベル1またはレベル0の割り込み処理中

ISP1 = 0, ISP0 = 1 : レベル2の割り込み処理中

ISP1 = 1, ISP0 = 0 : レベル3の割り込み処理中

ISP1 = 1, ISP0 = 1 : 割り込み受け付け待ち(すべての割り込み許可)

IE = 0 : 割り込み要求受け付け禁止 IE = 1 : 割り込み要求受け付け許可

4. PRはPR00L, PR00H, PR01L, PR01H, PR02L, PR02H, PR03L, PR10L, PR10H, PR11L, PR11H, PR12L, PR12H, PR13Lジスタに含まれるフラグです。

PR = 00: ××PR1×= 0, ××PR0×= 0でレベル0を指定(高優先順位)


PR = 01: ××PR1×=0, ××PR0×=1でレベル1を指定

PR = 10: ××PR1×=1, ××PR0×=0でレベル2を指定

PR = 11: ××PR1×= 1, ××PR0×= 1でレベル3を指定(低優先順位)


図23-10 多重割り込みの例(1/2)

例1. 多重割り込みが2回発生する例



割り込みINTxx処理中に、2つの割り込み要求INTyy、INTzzが受け付けられ、多重割り込みが発生する。各割り込み要求受け付けの前には、必ずEI命令を発行し、割り込み要求受け付け許可状態になっている。

例2. 優先順位制御により、多重割り込みが発生しない例



割り込みINTxx処理中に発生した割り込み要求INTyyは、割り込みの優先順位がINTxxより低いため受け付けられず、多重割り込みは発生しない。INTyy要求は保留され、メイン処理1命令実行後に受け付けられる。

PR = 00: ××PR1×= 0, ××PR0×= 0でレベル0を指定(高優先順位)

PR = 01: ××PR1×= 0, ××PR0×= 1でレベル1を指定


PR = 10: ××PR1×=1, ××PR0×=0でレベル2を指定

PR = 11: ××PR1×= 1, ××PR0×= 1でレベル3を指定(低優先順位)

IE = 0 : 割り込み要求受け付け禁止 IE = 1 : 割り込み要求受け付け許可

図23-10 多重割り込みの例(2/2)

例3. 割り込みが許可されてないため、多重割り込みが発生しない例



割り込みINTxx処理では割り込みが許可されていない(EI命令が発行されていない)ので、割り込み要求 INTyyは受け付けられず、多重割り込みは発生しない。INTyy要求は保留され、メイン処理1命令実行後に 受け付けられる。

PR = 00: ××PR1×=0, ××PR0×=0でレベル0を指定(高優先順位)

PR = 01: ××PR1×= 0, ××PR0×= 1でレベル1を指定

PR = 10: ××PR1×=1, ××PR0×=0でレベル2を指定

PR = 11: ××PR1×=1, ××PR0×=1でレベル3を指定(低優先順位)

IE = 0 : 割り込み要求受け付け禁止 IE = 1 : 割り込み要求受け付け許可


23.4.4 除算命令中の割り込み処理

RL78/I1Bは、除算命令実行時に割り込み応答性を向上させるため、DIVHU/DIVWU命令中の割り込みに対応します。

- DIVHU/DIVWU命令実行中に割り込みが発生した場合は、DIVHU/DIVWU命令を中断します。
- ・ 中断する事によりPCはDIVHU/DIVWUの次の命令を指します。
- 次の命令で割り込みが発生します。
- DIVHU/DIVWU命令を再実行するために、PC-3をスタックします。

通常の割り込み	DIVHU/DIVWU命令実行中の割り込み
(SP-1) ← PSW	(SP-1) ← PSW
(SP-2) ← (PC)S	(SP-2) ← (PC-3)S
(SP-3) ← (PC)H	(SP-3) ← (PC-3)H
(SP-4) ← (PC)L	(SP-4) ← (PC-3)L
PCS ← 0000	PCS ← 0000
PCH ← (Vector)	PCH ← (Vector)
PCL ← (Vector)	PCL ← (Vector)
SP ← SP-4	SP ← SP-4
IE ← 0	IE ← 0

DIVHU/DIVWUではAX, BC, DE, HLレジスタを使用します。そのため割り込み処理ではAX, BC, DE, HLレジスタをスタックして使用してください。



- 注意 割り込み処理中にDIVHU, DIVWU命令を実行する場合, 割り込み禁止状態(DI)で実行してください。 ただし、RAM 領域での命令実行を除き、アセンブリ言語ソースにてDIVHU, DIVWU 命令の直後に NOP命令を追加した場合は、割り込み許可状態でもDIVHU, DIVWU命令を実行することができます。 下記のコンパイラはビルド時にDIVHU、DIVWU命令が出力される場合、その直後に自動でNOP命令が挿入されます。
 - CA78K0R(ルネサスエレクトロニクス社コンパイラ製品)V1.71以降のC言語ソースおよびアセンブリ言語ソース
 - EWRL78 (IAR社コンパイラ製品) Service pack 1.40.6以降のC言語ソース
 - ・ GNURL78 (KPIT社コンパイラ)のC言語ソース

23.4.5 割り込み要求の保留

命令の中には、その命令実行中に割り込み要求が発生しても、その次の命令の実行終了まで割り込み要求の 受け付けを保留するものがあります。このような命令(割り込み要求の保留命令)を次に示します。

- · MOV PSW, #byte
- MOV PSW, A
- MOV1 PSW. bit, CY
- · SET1 PSW. bit
- · CLR1 PSW. bit
- RETB

RL78/I1B

- RETI
- POP PSW
- BTCLR PSW. bit, \$addr20
- EI
- DI
- · SKC
- SKNC
- SKZ
- SKNZ
- SKH
- · SKNH
- MULHU
- MULH
- MACHU
- MACH
- ・IF0L, IF0H, IF1L, IF1H, IF2L, IF2H, IF3L, MK0L, MK0H, MK1L, MK1H, MK2L, MK2H, MK3L, PR00L, PR00H, PR01L, PR01H, PR02L, PR02H, PR03L, PR10L, PR10H, PR11L, PR11H, PR12L, PR12H, PR13Lレジスタの各レジスタに対する書き込み命令

割り込み要求が保留されるタイミングを図23-11に示します。

図23-11 割り込み要求の保留

 CPU処理
 命令N
 命令M
 PSW, PCの退避, 割り込み処理ペジャンプ
 割り込み処理ペジャンプ

備考1. 命令N:割り込み要求の保留命令

2. 命令M:割り込み要求の保留命令以外の命令

第24章 スタンバイ機能

24.1 スタンバイ機能

スタンバイ機能は、システムの動作電流をより低減するための機能で、次の3種類のモードがあります。

(1) HALTモード

HALT命令の実行により、HALTモードとなります。HALTモードは、CPUの動作クロックを停止させるモードです。HALTモード設定前に高速システム・クロック発振回路、高速オンチップ・オシレータ、サブシステム・クロック発振回路が動作している場合、それぞれのクロックは発振を継続します。このモードでは、STOPモードほどの動作電流の低減はできませんが、割り込み要求により、すぐに処理を再開したい場合や、頻繁に間欠動作をさせたい場合に有効です。

(2) STOPモード

STOP命令の実行により、STOPモードとなります。STOPモードは、高速システム・クロック発振回路、高速オンチップ・オシレータを停止させ、システム全体が停止するモードです。CPUの動作電流を、大幅に低減することができます。

さらに、割り込み要求によって解除できるため、間欠動作も可能です。ただし、X1クロックの場合、STOPモード解除時に発振安定時間確保のためのウエイト時間がとられるため、割り込み要求によって、すぐに処理を開始しなければならないときにはHALTモードを選択してください。

(3) SNOOZEモード

CSI00, UARTOのデータ受信、タイマ・トリガ信号 (割り込み要求信号 (INTRTC/INTIT)) によるA/D 変換要求、およびDTC開始要因により、STOPモードを解除し、CPUを動作させることなくCSI00, UARTO のデータ受信、A/D変換、DTC変換を行います。CPU/周辺ハードウエア・クロック (fclk) に高速オンチップ・オシレータが選択されているときのみ設定可能です。

いずれのモードでも、スタンバイ・モードに設定される直前のレジスタ、フラグ、データ・メモリの内容は すべて保持されます。また、入出力ポートの出力ラッチ、出力バッファの状態も保持されます。

- 注意1. STOPモードはCPUがメイン・システム・クロックで動作しているときだけ使用します。CPUがサブシステム・クロックで動作しているときは、STOPモードに設定しないでください。HALTモードはCPUがメイン・システム・クロック、サブシステム・クロックのいずれかの動作状態でも使用できます。
 - 2. STOPモードに移行するとき、メイン・システム・クロックで動作する周辺ハードウエアの動作を必ず停止させたのち、STOP命令を実行してください(SNOOZEモード設定ユニットを除く)。
 - 3. CSI00, UART0, A/DコンバータをSNOOZEモードで使用する場合は、シリアル・スタンバイ・コントロール・レジスタ0 (SSC0), A/Dコンバータ・モード・レジスタ2 (ADM2) をSTOPモードに移行前に設定してください。詳細は、18.3 シリアル・アレイ・ユニットを制御するレジスタ、14.3 A/Dコンバータを制御するレジスタを参照してください。
 - 4. A/Dコンバータ部の消費電力を低減させるためには、A/Dコンバータ・モード・レジスタ0 (ADM0) のビット7 (ADCS) とビット0 (ADCE) を0にクリアし、A/D変換動作を停止させてから、STOP命令を実行してください。
 - 5. 低速オンチップ・オシレータをHALT, STOPモード時に発振継続/停止するかは、オプション・バイトで選択できます。詳細は第32章 オプション・バイトを参照してください。

24.2 スタンバイ機能を制御するレジスタ

スタンバイを制御するレジスタを次に示します。

- ・サブシステム・クロック供給モード制御レジスタ(OSMC)
- ・発振安定時間カウンタ状態レジスタ(OSTC)
- ・発振安定時間選択レジスタ(OSTS)
- 備考 上記レジスタの詳細は、第5章 **クロック発生回路**を参照してください。また、SNOOZEモード機能を制御するレジスタは、第14章 A/Dコンバータ、第18章 シリアル・アレイ・ユニットを参照してください。

24.3 スタンバイ機能の動作

24. 3. 1 HALTモード

(1) HALTモード

HALTモードは、HALT命令の実行により設定されます。設定前のCPUクロックは、高速システム・クロック、高速オンチップ・オシレータ・クロック、サブシステム・クロックのいずれの場合でも設定可能です。

次にHALTモード時の動作状態を示します。

注意 割り込みマスク・フラグが "0" (割り込み処理許可)で且つ割り込み要求フラグが "1" (割り込み要求信号が発生)の場合、HALTモードの解除に割り込み要求信号が用いられるため、その状況下でHALT命令を実行しても、HALTモードに移行しません。

表24-1 HALTモード時の動作状態 (1/2)

_			·	, , , , = -	- 1 - 4		
		HA \	LTモード の歌中	·	テム・クロックでCPU動作中のF	1	
ᅲ			────────────────────────────────────			外部メイン・システム・クロッ	
項	<u> </u>			クロック(fin)でCPU動作時		ク(f∈x)でCPU動作時	
シス	テム・クロ		1_	CPUへのクロック供給は停止	71 11 44 1		
	メイン・			動作継続(停止不可)	動作禁止	İ	
	ム・クロッ	ワ	fx	動作禁止	動作継続(停止不可)	動作不可	
			fex		動作不可	動作継続(停止不可)	
	サブシスラ	テム・	fхт	HALTモード設定前の状態を継続	売		
	クロック		fexs				
	fı∟			オプション・バイト(000C0H)のビット0(WDSTBYON),	ビット4(WDTON)およびサブ	
				システム・クロック供給モート	〝制御レジスタ(OSMC)のWU ̄	TMMCK0ビットにて設定	
				・WUTMMCK0 = 1:発振			
				・WUTMMCK0 = 0かつWDTO	* =	an im	
					: 1かつWDSTBYON = 1のとき:		
CD.	<u> </u>				: 1かつWDSTBYON = 0のとき:	停止	
CPI			<i>J</i> = !!	動作停止			
H	・ド・フラッ	ノンユ・	ノモリ	また点。 /proウクサルギル	TAK		
RAN		<u>- \</u>		動作停止(DTC実行時は動作可			
	・ト(ラッチ		L	HALTモード設定前の状態を保 [*]	行		
	マ・アレイ			動作可能 動作可能	動作可能 / 宣 集曲4 11-山土土	_ ド/ナチル <i>ル</i> ヒホホィヒ \	
	ルタイム・				動作可能(高精度1 Hz出力モー	- トは制作宗正)	
定回	システム・ 改	フロツク	· 同.灰致測	划作录 业	動作可能 		
		プ ・ ★シロ	,—A . A	動作可能(fxτまたはfexs供給	動作禁止		
	オフテップ ク周波数補	-	, , , , ,	動作可能(IXI またはIEXS供和 時)	おルト水上		
_	<u> ク周級級</u> 情 停止検出			動作可能(fi∟発振時のみ)			
	<u>. テエ スロ</u> テリ・バッ	/クアッ つ	 プ機能	動作可能(VBATEN = 1とVBATSEL = 0の場合)			
_	<u>, , , , , , , , , , , , , , , , , , , </u>						
8ビット・インターバル・タイマ			1				
-	<u>~ </u>			動作可能(第13章 ウォッチドッグ・タイマ参照)			
	<u></u>			動作可能			
	コンバータ			1			
	A/Dコンバ			1			
	センサ2	<u> </u>		1			
	パレータ			1			
	<u>アル・アレイ</u>	·	F (SAII)	1			
IrDA			, (0/10)				
-	シリアル・インタフェース(IICA)						
LCDコントローラ/ドライバ				動作可能(ただし、LCDソース・クロックとして選択したクロックの状態にしたがう(選択ク			
				ロックが動作中なら動作可能、停止中なら動作停止))			
デー	 -タ・トラ:	ンスファ	・コント				
l -	・ラ (DTC)	,					
	ーオン・ル	ノセット					
	割り込み						
CRC演算 高速CRC			1				
機能		汎用CR(1			
				動作停止(DTC実行時のみ動作	 作可能)		
	ハン・・・ ルガード機能				/		
	パガード機能			1			
	メモリ・ア ジェリ・ア		姶				
小山	.グモリ・/	ノヒ人	陜山饭肥				

(備考は次ページにあります。)

備考 動作停止:HALTモード移行時に自動的に動作停止 fx : X1クロック

動作禁止: HALTモード移行前に動作を停止させる fex : 外部メイン・システム・クロック

fiн : 高速オンチップ・オシレータ・クロック fxt : XT1クロック

fil : 低速オンチップ・オシレータ・クロック fexs : 外部サブシステム・クロック

表24-1 HALTモード時の動作状態 (2/2)

HAI	Tモードの設定	サブシステム・クロックで	。 CPU動作中のHALT命令実行時	
項目	· · · · · · · · · · · · · · · · · ·	XT1クロック(fxr)でCPU動作時	外部サブシステム・クロック(fexs)でCPU動作時	
システム・クロッ	<i></i>	CPUへのクロック供給は停止	アログランス/A・プログラ (IEAS) COI U助下時	
メイン・シス		動作禁止		
ム・クロック		到15尔亚		
	fx	•		
	fex		1	
サブシステム	• fxT	動作継続(停止不可)	動作不可	
クロック	fexs	動作不可	動作継続(停止不可)	
fı∟			(WDSTBYON), ビット4(WDTON)およびサブ	
			(OSMC) のWUTMMCK0ビットにて設定(ただ	
		し、サブシステム・クロックでのCPU動作時	fiはWUTMMCK0 = 1の設定禁止)	
		・WUTMMCK0 = 0かつWDTON = 0:停止 ・WUTMMCK0 = 0, WDTON = 1かつWDSTE	RVON - 1のレキ・発生	
		・WUTMMCK0 = 0, WDTON = 1かつWDSTE		
CPU		動作停止	51014 - 000とと、存出	
コード・フラッシ	ュ・メモリ			
RAM	_ , _ ,	▲ 動作停止(DTC実行時は動作可能)		
ポート(ラッチ)		HALTモード設定前の状態を保持		
タイマ・アレイ・	ユニット	RTCLPC = 0のときは動作可能(それ以外は)	動作禁止)	
リアルタイム・クロ		動作可能(高精度1 Hz出力モードは動作禁止		
サブシステム・クロ			•	
定回路				
高速オンチップ・ス	ナシレータ・ク			
ロック周波数補正権	幾能			
発振停止検出				
バッテリ・バック	アップ機能	動作可能(VBATEN = 1とVBATSEL = 0の場合)		
12ビット・インタ-	-バル・タイマ	動作可能		
8ビット・インター	-バル・タイマ			
ウォッチドッグ・	タイマ	動作可能(第13章 ウォッチドッグ・タイマ参照)		
クロック出力/ブ	ザー出力	動作可能		
A/Dコンバータ		動作禁止		
ΔΣA/Dコンバーク	7			
温度センサ2				
コンパレータ		コンパレータのリファレンス電圧は外部入力	(IVREFn)選択時に動作可能	
シリアル・アレイ・コ	ユニット (SAU)	RTCLPC = 0のときは動作可能(それ以外は	動作禁止)	
IrDA		動作禁止		
シリアル・インタフ				
LCDコントローラ.	/ドライバ	動作可能(ただし、LCDソース・クロックとして選択したクロックの状態にしたがう(選択ク		
		ロックが動作中なら動作可能、停止中なら動作停止))		
データ・トランス ローラ(DTC)	ノア・コント	RTCLPC = 0のときは動作可能(それ以外は!	勁作宗止)	
<u>ローラ(DIC)</u> パワーオン・リセット機能		動作可能		
スクーオン・ケビッド機能 電圧検出機能		ᇕᆙᄝᆟᄠ		
単二様田機能 外部割り込み		1		
CRC演算 高速CRC		動作禁止		
144 64	ECRC ECRC			
RAMパリティ・エ		RAM領域の演算で、DTC実行時は動作可能 動作原は、(DTC実行時のお動作可能)		
	ノコス山1及形	動作停止(DTC実行時のみ動作可能) 		
RAMガード機能		1		
SFRガード機能	Ь → ₩ Ш ₩ ₩	1		
不正メモリ・アク	て 人 快 出 機 能			

(備考は次ページにあります。)

備考 動作停止:HALTモード移行時に自動的に動作停止 fx : X1クロック

動作禁止: HALTモード移行前に動作を停止させる fex : 外部メイン・システム・クロック

fiн : 高速オンチップ・オシレータ・クロック fxт : XT1クロック

fiL: : 低速オンチップ・オシレータ・クロック fexs : 外部サブシステム・クロック


(2) HALTモードの解除

HALTモードは、次の2種類のソースによって解除できます。

(a) マスクされていない割り込み要求による解除

マスクされていない割り込み要求が発生すると、HALTモードは解除されます。そして、割り込み受け付け許可状態であれば、ベクタ割り込み処理が行われます。割り込み受け付け禁止状態であれば、次のアドレスの命令が実行されます。

図24-1 HALTモードの割り込み要求発生による解除



高速システム・クロック, 高速オンチップ・オシレータ・クロック, またはサブシステム・クロック

注1. スタンバイ・リリース信号に関しての詳細は、図23-1を参照してください。

2. HALTモード解除のウエイト時間

・ベクタ割り込み処理を行う場合

メイン・システム・クロック時 : 15~16クロック サブシステム・クロック時 (RTCLPC = 0) : 10~11クロック サブシステム・クロック時 (RTCLPC = 1) : 11~12クロック

・ベクタ割り込み処理を行わない場合

メイン・システム・クロック時: 9~10クロックサブシステム・クロック時(RTCLPC = 0): 4~5クロックサブシステム・クロック時(RTCLPC = 1): 5~6クロック


備考 破線は、スタンバイを解除した割り込み要求が受け付けられた場合です。

(b) リセット信号の発生による解除


リセット信号の発生により、HALTモードは解除されます。そして、通常のリセット動作と同様にリセット・ベクタ・アドレスに分岐したあと、プログラムが実行されます。

図24-2 HALTモードのリセットによる解除


(1) CPUクロックが高速システム・クロックの場合



(2) CPUクロックが高速オンチップ・オシレータ・クロックの場合



(3) CPUクロックがサブシステム・クロックの場合



注 リセット処理時間は,第25章 リセット機能を参照してください。なお,パワーオン・リセット (POR) 回路と電圧検出 (LVD) 回路のリセット処理時間は,第26章 パワーオン・リセット回路を参照してください。

24. 3. 2 STOPモード

(1) STOPモードの設定および動作状態

STOPモードは、STOP命令の実行により設定されます。設定前のCPUクロックが、メイン・システム・クロックの場合のみ設定可能です。

注意 割り込みマスク・フラグが"0"(割り込み処理許可)で且つ割り込み要求フラグが"1"(割り込み要求信号が発生)の場合、STOPモードの解除に割り込み要求信号が用いられるため、その状況でSTOP命令を実行すると、いったんSTOPモードに入ってただちに解除されます。したがって、STOP命令実行後、STOPモード解除時間を経過したあと動作モードに戻ります。

次にSTOPモード時の動作状態を示します。

表24-2 STOPモード時の動作状態

	07007 1	表24-2 STOPモ		TODA A #1/=#+
	STOPモード		テム・クロックでCPU動作中のSi	
項目	の設定		X1クロック(fx)でCPU動作時	
		クロック(fill)でCPU動作時		ク(fex)でCPU動作時
システム・クロ		CPUへのクロック供給は停止		
メイン・		停止		
ム・クロ・	ック fx			
	fex			
	ステfxT	STOPモード設定前の状態を継	続	
ム・クロ・	ック fexs			
fı∟		オプション・バイト(000C0H)のビット0(WDSTBYON),	ビット4(WDTON)およびサブ
			[、] 制御レジスタ(OSMC)のWUT	「MMCK0ビットにて設定
		・WUTMMCK0 = 1:発振		
		・WUTMMCK0 = 0かつWDTO	**	3w.1l=
		,	: 1かつWDSTBYON = 1のとき:	
CDU			: 1かつWDSTBYON = 0のとき:	15年
CPU		動作停止		
	ッシュ・メモリ			
RAM	-	OTOD T 10=0.43 4 5 10 45 4 40	6±	
ポート(ラッテ		STOPモード設定前の状態を継		
タイマ・アレイ		動作禁止	1 * /ナ手b /ケ ホ木 , L \	
リアルタイム	・ <u>クロック2</u> ・クロック周波数	動作可能(高精度1 Hz出力モー	- トは動作祭止)	
サフシステム 測定回路	・クロック周波剱	- 割作宗正 		
同述インテックロック周波数額				
発振停止検出	用工1成1比	動作可能(f∟発振時のみ)		
バッテリ・バッ		動作可能(IIL先級時のの)) 動作可能(VBATEN = 1とVBA		
	<u>, ファック 版記</u> , ターバル・タイマ		TOLL - 007-29 LI	
	ターバル・タイマ	30 1 F - 3 RG		
ウォッチドック		動作可能(第13章 ウォッチト	 ドッグ・タイマ参照)	
クロック出力/ブザー出力				能(低消費RTCモード時(OSMC
		レジスタのRTCLPC = 1)は、動作禁止)		
A/Dコンバータ	!	ウェイク・アップ動作可能(S	NOOZEモードへ移行)	
ΔΣA/Dコンバ	、 一タ	動作禁止		
温度センサ2				
コンパレータ		動作可能(デジタルフィルタ	未使用時かつコンパレータの	リファレンス電圧は外部入力
		(IVREFn) 選択時のみ)		
シリアル・アレ	イ・ユニット (SAU)	CSI00, UART0のみウェイク・	アップ動作可能(SNOOZEモー	ドへ移行)
		CSI00, UART0以外は動作禁止		
IrDA		動作禁止		
シリアル・イン	タフェース(IICA)	アドレス一致によるウエイク・アップ動作可能		
LCDコントローラ/ドライバ		動作可能(ただし、LCDソース・クロックとして選択したクロックの状態にしたがう(選択ク		
		ロックが動作中なら動作可能		
		DTC起動要因受付動作可能(S	NOOZEモードへ移行)	
ローラ (DTC)		#1 11 154		
パワーオン・リセット機能		動作可能		
電圧検出機能				
外部割り込み				
CRC演算	高速CRC	動作停止		
機能	汎用CRC			
RAMパリティ	・エラー検出機能			
RAMガード機i	能			
SFRガード機能	ži.			
不正メモリ・フ	アクセス検出機能			

(備考は次ページにあります。)

備考 動作停止:STOPモード移行時に自動的に動作停止 fxt :XT1クロック

動作禁止:STOPモード移行前に動作を停止させる fl :低速オンチップ・オシレータ・クロック

fm : 高速オンチップ・オシレータ・クロック fex : 外部メイン・システム・クロック

fx : X1クロック fexs : 外部サブシステム・クロック

(2) STOPモードの解除


STOPモードは、次の2種類のソースによって解除することができます。

(a) マスクされていない割り込み要求による解除

マスクされていない割り込み要求が発生すると、STOPモードを解除します。発振安定時間経過後、割り込み受け付け許可状態であれば、ベクタ割り込み処理を行います。割り込み受け付け禁止状態であれば、次のアドレスの命令を実行します。

図24-3 STOPモードの割り込み要求発生による解除 (1/2)

(1) CPUクロックが高速オンチップ・オシレータ・クロックの場合



- 注1. スタンバイ・リリース信号に関しての詳細は、図23-1を参照してください。
 - 2. STOPモード解除時間

クロック供給停止 : 18 μs~65 μs

ウエイト


・ベクタ割り込み処理を行う場合 : 7クロック・ベクタ割り込み処理を行わない場合 : 1クロック

備考1. クロック供給停止時間は、温度条件とSTOPモード期間によって変化します。

2. 破線は、スタンバイを解除した割り込み要求が受け付けられた場合です。

図24-3 STOPモードの割り込み要求発生による解除 (2/2)

(2) CPUクロックが高速システム・クロック(X1発振)の場合




- 注1. スタンバイ・リリース信号に関しての詳細は、図23-1を参照してください。
 - 2. STOPモード解除時間

クロック供給停止 : 18 μs~ "65 μsと発振安定時間 (OSTSで設定) の長い方" ウエイト

・ベクタ割り込み処理を行う場合 : 10~11クロック・ベクタ割り込み処理を行わない場合 : 4~5クロック

(3) CPUクロックが高速システム・クロック (外部クロック入力) の場合



- 注1. スタンバイ・リリース信号に関しての詳細は、図23-1を参照してください。
 - STOPモード解除時間

クロック供給停止 : 18 μs~65 μs

ウエイト

・ベクタ割り込み処理を行う場合 : 7クロック・ベクタ割り込み処理を行わない場合 : 1クロック

注意 高速システム・クロック (X1発振) でCPU動作していて、STOPモード解除後の発振 安定時間を短縮したい場合は、STOP命令実行前に、CPUクロックを一時的に高速オンチップ・オシレータ・クロックに切り替えてください。

備考1. クロック供給停止時間は,温度条件とSTOPモード期間によって変化します。


2. 破線は、スタンバイを解除した割り込み要求が受け付けられた場合です。

(b) リセット信号の発生による解除


リセット信号の発生により、STOPモードは解除されます。そして、通常のリセット動作と同様にリセット・ベクタ・アドレスに分岐したあと、プログラムが実行されます。

図24-4 STOPモードのリセットによる解除

(1) CPUクロックが高速オンチップ・オシレータ・クロックの場合



(2) CPUクロックが高速システム・クロックの場合



注 リセット処理時間は、第25章 リセット機能を参照してください。なお、パワーオン・リセット (POR) 回路と電圧検出 (LVD) 回路のリセット処理時間は、第26章 パワーオン・リセット回路を参照してください。

24. 3. 3 SNOOZEモード

(1) SNOOZEモードの設定および動作状態

CSI00, UARTO, DTCまたは、A/Dコンバータのみ設定可能です。また、設定前のCPUクロックが、高速オンチップ・オシレータ・クロックの場合のみ設定可能です。

CSI00, UART0をSNOOZEモードで使用する場合は、STOPモードに移行する直前にシリアル・スタンバイ・コントロール・レジスタm(SSCm)のSWCmビットを1に設定してください。詳細は、18.3 シリアル・アレイ・ユニットを制御するレジスタを参照してください。

A/DコンバータをSNOOZEモードで使用する場合は、STOPモードに移行する直前にA/Dコンバータ・モード・レジスタ2(ADM2)のAWCビットを1に設定してください。詳細は、14.3 A/Dコンバータを制御するレジスタを参照してください。

SNOOZEモードでDTC転送をする場合は、STOPモード移行前に使用割り込みでDTCを起動してください。STOPモードでは、割り込みによるDTC起動を検出すると、DTCは自動的にSNOOZEモードに移行します。詳細は、22.3 DTCを制御するレジスタを参照してください。

SNOOZEモードの移行では、次の時間だけウエイト状態になります。

STOPモード→ SNOOZEモードの遷移時間: 18 µs~65 µs

備考 STOPモード→SNOOZEモードの遷移時間は、温度条件とSTOPモード期間によって変化します。

SNOOZEモード→通常動作の遷移時間:

・ベクタ割り込み処理を行う場合

HS(高速メイン)モード: "4.99~9.44 μs" +7クロック

LS(低速メイン)モード: "1.10~5.08 µs" +7クロック

・ベクタ割り込み処理を行わない場合

HS(高速メイン)モード: "4.99~9.44 µs" +1クロック

LS (低速メイン) モード: "1.10~5.08 µs" +1クロック

次にSNOOZEモード時の動作状態を示します。

表24-3 SNOOZEモード時の動作状態

_				衣24-3 SNOUZEモート時の動作状態	
		s ~	TOPモード	STOPモード中にCSI00, UART0のデータ受信信号および	
項	目		の設定	A/Dコンバータのタイマ・トリガ信号入力時	
				高速オンチップ・オシレータ・クロック(fill)でCPU動作時	
	.テム・ク メイン・			CPUへのクロック供給は停止 素体問格	
	メイン・		Тін	動作開始	
	A - 7 L	99	fx	停止	
			fex		
	サブシ	ステ	fхт	STOPモード中の状態を継続	
	ム・クロ	ック	fexs		
	fı∟		JI.	オプション・バイト(000C0H)のビット0(WDSTBYON)、ビット4(WDTON)およびサブ	
				システム・クロック供給モード制御レジスタ(OSMC)のWUTMMCK0ビットにて設定	
				・WUTMMCK0 = 1:発振	
				・WUTMMCK0 = 0かつWDTON = 0:停止	
				・WUTMMCK0 = 0, WDTON = 1かつWDSTBYON = 1のとき:発振	
				・WUTMMCK0 = 0, WDTON = 1かつWDSTBYON = 0のとき:停止	
CPL				動作停止	
コー	・ド・フラ	ッシュ	・メモリ		
RAN				動作停止(DTC実行時は動作可能)	
	ト(ラッ			STOPモード中の状態を継続	
	マ・アレ			動作禁止	
-	ルタイム			動作可能	
		・クロッ	ク周波数測	動作禁止	
定回					
			レレータ・ク		
	ク周波数	伸止機	it	∓L/k → 4× /(3×4= n+ ∞ 7.)	
	·停止検出	4 -7	—9±66 AF	動作可能(fiu発振時のみ)	
バッテリ・バックアップ機能				動作可能(VBATEN = 1とVBATSEL = 0の場合)	
12ビット・インターバル・タイマ			<u> </u>		
8ビット・インターバル・タイマ ウォッチドッグ・タイマ					
				期作可能(第13章 ・フォッテトック・ダイマ参照) カウント・クロックにサブシステム・クロック選択時のみ動作可能(低消費RTCモード時(OSMC	
クロック出力/ブザー出力		一山刀	カウンド・クロックにサクシステム・クロック選択時のみ動作可能(個角質RTCモード時(OSMCレジスタのRTCLPC = 1) は、動作禁止)		
Δ/D	コンバータ	7		動作可能	
	<u> </u>			動作禁止	
	センサ2	` /		<u>到</u> 什 家	
-	パレータ			動作可能(デジタルフィルタ未使用時のみ)	
		イ・ っ -	ニット (SAU)		
IrDA		·, · -	-) 1· (OMU)	動作禁止	
		ノタファ	ース(IICA)	منسفر المراجعة	
				動作可能(ただし、LCDソース・クロックとして選択したクロックの状態にしたがう(選択ク	
LOL	LCDコントローラ/ドライバ		1 2 17	国動作可能(たたし、LOD)一人・クロックとして選択したプロックの状態にしたがり(選択シロックが動作中なら動作可能、停止中なら動作停止))	
デー	データ・トランスファ・コント		ア・コント		
	ローラ (DTC)				
パワ	ーオン・	リセッ	ト機能		
	<u></u> 検出機能				
	割り込み				
	CRC演算 高速CRC		RC		
機能		汎用CF			
			<u>·○</u> 一検出機能		
			投山饭柜		
	//ガード機 クガー ド機				
	マガード機賃		7 to 11 to 45		
小止	ノモリ・	テクセ	ス検出機能		

(備考は次ページにあります。)

備考 動作停止: STOPモード移行時に自動的に動作停止 fx : X1クロック


動作禁止 : STOPモード移行前に動作を停止させる fex : 外部メイン・システム・クロック

fiн : 高速オンチップ・オシレータ・クロック fxт : XT1クロック

fiL: 低速オンチップ・オシレータ・クロック fexs : 外部サブシステム・クロック

(2) SNOOZEモードで割り込み要求信号が発生した場合のタイミング図


図24-5 SNOOZEモードの割り込み要求が発生する場合



- 注1. スタンバイ・リリース信号に関しての詳細は、図23-1を参照してください。
 - 2. STOPモード→SNOOZEモードの遷移時間
 - 3. SNOOZEモード→通常動作の遷移時間
 - 4. STOPモードへ移行する直前に、SNOOZEモード許可(AWC=1/SWC=1)に設定してください。
 - 5. 通常動作に復帰後すぐに、必ずSNOOZEモード解除 (AWC=0/SWC=0) に設定してください。

(3) SNOOZEモードで割り込み要求信号が発生しなかった場合のタイミング図

図24-6 SNOOZEモードの割り込み要求が発生しない場合



- 注1. スタンバイ・リリース信号に関しての詳細は、図23-1を参照してください。
 - 2. STOPモード→SNOOZEモードの遷移時間
 - 3. STOPモードへ移行する直前に、SNOOZEモード許可(AWC=1/SWC=1)に設定してください。
- 備考 SNOOZEモード機能の詳細は、第14章 A/Dコンバータ、第18章 シリアル・アレイ・ユニットを参照してください。

第25章 リセット機能

リセット信号を発生させる方法には、次の7種類があります。

- (1) RESET端子による外部リセット入力
- (2) ウォッチドッグ・タイマのプログラム暴走検出による内部リセット
- (3) パワーオン・リセット (POR) 回路の電源電圧と検出電圧との比較による内部リセット
- (4) 電圧検出回路(LVD)の電源電圧と検出電圧の比較による内部リセット
- (5) 不正命令の実行による内部リセット注
- (6) RAMパリティ・エラーによる内部リセット
- (7) 不正メモリ・アクセスによる内部リセット

外部リセットと内部リセットは同様に、リセット信号の発生により、0000H,0001H番地に書かれてあるアドレスからプログラムの実行を開始します。

RESET端子にロウ・レベルが入力されるか、ウォッチドッグ・タイマがプログラム暴走を検出するか、POR回路、LVD回路の電圧検出、不正命令の実行^注、RAMパリティ・エラーの発生、または不正メモリ・アクセスにより、リセットがかかり、各ハードウエアは表25-1に示すような状態になります。

注 FFHの命令コードを実行したときに発生します。

このリセットは、インサーキット・エミュレータやオンチップ・デバッグ・エミュレータによるエ ミュレーションでは発生しません。

注意1. 外部リセットを行う場合、RESET端子に10 μs以上のロウ・レベルを入力してください。 電源立ち上げ時に外部リセットを行う場合は、RESET端子にロウ・レベルを入力してから電源を投入

し、37.4 AC特性に示す動作電圧範囲内の期間で10 μs以上ロウ・レベルを継続した後に、ハイ・レベルを入力してください。


- ルを入りしてください。
- 2. リセット信号発生中では、X1クロック、高速オンチップ・オシレータ・クロック、低速オンチップ・オシレータ・クロックの発振は停止します。また、外部メイン・システム・クロック、外部サブシステム・クロックの入力は無効となります。
- 3. リセットがかかると各SFRと2nd SFRは初期化されるため、ポート端子は次の状態になります。
 - ・P40 :外部リセットかPORによるリセット期間中はハイ・インピーダンス。それ以外のリセット 期間中およびリセット受け付け後はハイ・レベル(内部プルアップ抵抗接続)
 - ·P130 :リセット期間中はハイ・インピーダンス。リセット受け付け後はロウ・レベル出力
 - ・P40, P130以外のポート : リセット期間中およびリセット受け付け後はハイ・インピーダンス

備考 VPOR: POR電源立ち上がり検出電圧

VLVD : LVD検出電圧

RL78/I1B 第25章 リセット機能

図25-1 リセット機能のブロック図



注意 LVD回路の内部リセットの場合, LVD回路はリセットされません。

備考1. LVIM:電圧検出レジスタ

2. LVIS:電圧検出レベル・レジスタ

RL78/I1B 第25章 リセット機能

25.1 リセット動作のタイミング

RESET端子にロウ・レベルが入力されて、リセットがかかり、RESET端子にハイ・レベルが入力されると、リセットが解除され、リセット処理後、高速オンチップ・オシレータ・クロックでプログラムの実行を開始します。

発振精度安定待ち 高速オンチップ・ オシレータ・クロック 高速システム・クロック (X1発振選択時) -リセット期間 CPUの状態 通常動作中 オシレータ・クロック) 外部リセット解除時のリセット処理時間 ^{注2} RESET端子 内部リセット信号 遅延 Hi-Z^{注3} ポート端子 (P130を除く) ポート端子 注1 (P130)


図25-2 RESET入力によるリセット・タイミング

RESET端子の入力バッファは、内部Vooに接続されています。バッテリ・バックアップ機能を使用する場合は、選択されている電源ソース(Voo端子またはVBAT端子)の電圧をもとに、信号を入力してください。

ウォッチドッグ・タイマのオーバーフロー/不正命令の実行/RAMパリティ・エラーの検出/不正メモリ・アクセスの検出によるリセットは、自動的にリセットが解除され、リセット処理後、高速オンチップ・オシレータ・クロックでプログラムの実行を開始します。

(注,注意は,次ページにあります。)

図25-3 ウォッチドッグ・タイマのオーバーフロー/不正命令の実行/RAMパリティ・エラーの検出/ 不正メモリ・アクセスの検出によるリセット・タイミング



- 注1. リセットがかかるとP130はロウ・レベルを出力するため、リセットがかかる前にP130をハイ・レベル 出力にした場合、P130からの出力を外部デバイスへのリセット信号として疑似的に出力するという使 い方ができます。外部デバイスへのリセット信号を解除する場合には、P130をソフトウエアでハイ・ レベル出力にしてください。
 - 2. リセット処理時間(外部リセット状態を解除する時間)

1回目のPOR解除後: LVD使用時, 0.672 ms (typ.), 0.832 ms (max.)

LVDオフ時, 0.399 ms (typ.), 0.519 ms (max.)

2回目のPOR解除後: LVD使用時, 0.531 ms (typ.), 0.675 ms (max.)

LVDオフ時, 0.259 ms (typ.), 0.362 ms (max.)

電源立ち上がり時は、外部リセット解除時のリセット処理時間の前に電圧安定待ち時間 0.99 ms (TYP.), 2.30 ms (MAX.)がかかります。

- 3. ポート端子P40は次の状態になります。
 - ・外部リセットかPORによるリセット期間中はハイ・インピーダンスになります。
 - ・それ以外のリセット期間中およびリセット受け付け後はハイ・レベル (内部プルアップ抵抗接続) になります。

POR回路、LVD回路の電圧検出によるリセットは、リセット後内部VDD≧VPORまたは内部VDD≧VLVDになったときにリセットが解除され、リセット処理後、高速オンチップ・オシレータ・クロックでプログラムの実行を開始します。

詳細は、第26章 パワーオン・リセット回路または第27章 電圧検出回路を参照してください。

備考 VPOR: POR電源立ち上がり検出電圧

VLVD: LVD検出電圧

RL78/I1B 第25章 リセット機能

25.2 リセット期間中の動作状態

表25-1にリセット期間中の動作状態を、表25-2にリセット受け付け後の各ハードウエアの状態を示します。

表25-1 リセット期間中の動作状態

項目	 	リセット期間中
システム・クロック		CPUへのクロック供給は停止
メイン・システム・	A D N/A for	動作停止
	· · · · · · · · ·	
	fx	動作停止(X1, X2端子は入力ポート・モード)
	f _E x	クロックの入力無効(端子は入力ポート・モード)
サブシステム・クロ	ック f _{XT}	動作可能(XT1, XT2端子は入力ポート・モード)
	fex	クロックの入力無効(端子は入力ポート・モード)
fı∟		動作停止
CPU		
コード・フラッシュ・メモ	IJ	
RAM		
ポート(ラッチ)	P40	端子リセット、PORリセット以外:プルアップ機能許可
		端子リセット,PORリセット:ハイ・インピーダンス
	P130	不定
	P40, P130以	外 ハイ・インピーダンス ^注
タイマ・アレイ・ユニッ	<u>-</u>	動作停止
リアルタイム・クロック2	2	PORリセット以外:動作可能
		PORリセット: カレンダー動作可能, RTCC0, RTCC1, SUBCUDレジスタは動作停止
サブシステム・クロック原	司波数測定回	<u></u> 動作停止
高速オンチップ・オシレ-	ータ・クロッ	7周
波数補正機能		
発振停止検出		
バッテリ・バックアップ	幾能	
12ビット・インターバル	・タイマ	
8ビット・インターバル・	タイマ	
ウォッチドッグ・タイマ		
クロック出力/ブザー出力]	
A/Dコンバータ		
ΔΣA/Dコンバータ		
温度センサ2		
コンパレータ		-
シリアル・アレイ・ユニ	- w k (QAI	
IrDA	- 7 1. (SAC	
	-7 (UCA)	
シリアル・インタフェー		\dashv
LCDコントローラ/ドラ		50)
データ・トランスファ・コン		
パワーオン・リセット機能	ĦE .	検出動作可能
電圧検出機能		LVDリセット時は動作可能。それ以外のリセット時は動作停止。
外部割り込み	立法のころ	動作停止
CRC演算機能	高速CRC	\dashv
汎用CRC		\dashv
RAMパリティ・エラー検	出機能	_
RAMガード機能		_
SFRガード機能		
不正メモリ・アクセス検討	出機能	

(注, 備考は, 次ページにあります。)

注 ポート端子P40, P130は次の状態になります。

・P40: 外部リセットかPORによるリセット期間中はハイ・インピーダンス。それ以外のリセット期間中は

ハイ・レベル (内蔵プルアップ抵抗接続)

・P130: リセット期間中はロウ・レベル出力

備考 fin : 高速オンチップ・オシレータ・クロック

fx : X1発振クロック

fex : 外部メイン・システム・クロック

fxT : XT1発振クロック

fexs : 外部サブシステム・クロック周波数 fu : 低速オンチップ・オシレータ・クロック

表25-2 リセット受け付け後の各ハードウェアの状態

ハードウエア		リセット受け付け後の状態 ^注
プログラム・カウンタ(PC)		リセット・ベクタ・テー
		ブル (0000H, 0001H)
		の内容がセットされる。
スタック・ポインタ(SP)		不定
プログラム・ステータス・ワード(PSW)	06H
RAM	データ・メモリ	不定
	汎用レジスタ	不定

注 リセット信号発生中および発振安定時間ウエイト中の各ハードウエアの状態は、PCの内容のみ不定となります。 その他は、リセット後の状態と変わりありません。

備考 製品により、搭載している特殊機能レジスタ (SFR: Special Function Register) のリセット受付後の状態は、3.2.4 特殊機能レジスタ (SFR: Special Function Register), 3.2.5 拡張特殊機能レジスタ (2nd SFR: 2nd Special Function Register) を参照してください。

25.3 リセット要因を確認するレジスタ

25. 3. 1 リセット・コントロール・フラグ・レジスタ (RESF)

RL78マイクロコントローラは内部リセット発生要因が多数存在します。リセット・コントロール・フラグ・レジスタ(RESF)は、どの要因から発生したリセット要求かを格納するレジスタです。

RESFレジスタは、8ビット・メモリ操作命令で、読み出すことができます。

RESET入力、パワーオン・リセット(POR)回路によるリセットおよびRESFレジスタのデータを読み出すことにより、TRAP、WDTRF、RPERF、IAWRF、LVIRFフラグはクリアされます。

図25-4 リセット・コントロール・フラグ・レジスタ (RESF) のフォーマット

アドレス:FFFA8H リセット時:不定^{注1} R

略号 RESF

7	6	5	4	3	2	1	0
TRAP	0	0	WDTRF	0	RPERF	IAWRF	LVIRF

TRAP	不正命令の実行による内部リセット要求 ^{注2}
0	内部リセット要求は発生していない,またはRESFレジスタをクリアした
1	内部リセット要求は発生した

WDTRF	ウォッチドッグ・タイマ(WDT)による内部リセット要求
0	内部リセット要求は発生していない,またはRESFレジスタをクリアした
1	内部リセット要求は発生した

RPERF	RAMパリティ・エラーによる内部リセット要求
0	内部リセット要求は発生していない,またはRESFレジスタをクリアした
1	内部リセット要求は発生した

IAWRF	不正メモリ・アクセスによる内部リセット要求	
0	内部リセット要求は発生していない,またはRESFレジスタをクリアした	
1	内部リセット要求は発生した	

LVIRF	電圧検出(LVD)回路による内部リセット要求
0	内部リセット要求は発生していない,またはRESFレジスタをクリアした
1	内部リセット要求は発生した

- 注1. リセット要因により異なります。表25-3を参照してください。
 - FFHの命令コードを実行したときに発生します。
 このリセットは、インサーキット・エミュレータやオンチップ・デバッグ・エミュレータによるエミュレーションでは発生しません。

注意1. 1ビット・メモリ操作命令でデータを読み出さないでください。

2. RAMパリティ・エラー・リセット発生を許可(RPERDIS = 0)で使用する場合,データ・**アクセス**時は「使用するRAM領域」を、RAM領域からの命令実行時は「使用するRAM領域 + 10バイト」の領域を必ず初期化してください。リセット発生により、RAMパリティ・エラー・リセット発生許可(RPERDIS = 0)となります。詳細は、30.3.3 RAMパリティ・エラー検出機能を参照してください。

RL78/I1B 第25章 リセット機能


リセット要求時のRESFレジスタの状態を表25-3に示します。

表25-3 リセット要求時のRESFレジスタの状態

リセット要因	RESET入力	PORによる	不正命令の	WDTによる	RAMパリテ	不正メモリ・	LVDによる
		リセット	実行による	リセット	ィ・エラーに	アクセスによ	リセット
フラグ			リセット		よるリセット	るリセット	
TRAP	クリア(0)	クリア (0)	セット (1)	保持	保持	保持	保持
WDTRF			保持	セット (1)			
RPERF				保持	セット(1)		
IAWRF					保持	セット (1)	
LVIRF						保持	セット (1)

RESFレジスタは、8ビット・メモリ操作命令で読み出すと、自動的にクリアされます。 リセット要因の手順を図25-5に示します RL78/I1B 第25章 リセット機能

図25-5 リセット要因の確認手順例



25. 3. 2 パワーオン・リセット・ステータス・レジスタ (PORSR)

PORSRレジスタは、パワーオン・リセットの発生を確認するレジスタです。

PORSRレジスタのビット0(PORF)への"1"書き込みは有効であり、"0"書き込みは無視されます。

パワーオン・リセット発生の有無を確認するときは、あらかじめPORFビットに"1"を書き込んでおいてください。

PORSRレジスタは、 8ビット・メモリ操作命令で設定します。

パワーオン・リセット信号の発生により、00Hになります。

- 注意1. PORSRレジスタはパワーオン・リセットによるリセット時のみ初期化され、その他のリセット要因では、値を保持します)。
 - 2. PORFが "1" のとき、パワーオン・リセットが発生していないことは保証されますが、RAMの値が 保持されていることを保証するものではありません。

図25-6 パワーオン・リセット・ステータス・レジスタ (PORSR) のフォーマット

アドレス: F00F9H リセット時: 00H R/W

略号	7	6	5	4	3	2	1	0
PORSR	0	0	0	0	0	0	0	PORF

	PORF	パワーオン・リセット発生確認
I	0	"1"書き込みが行われていない,またはパワーオン・リセットが発生
ĺ	1	パワーオン・リセットは発生していない

第26章 パワーオン・リセット回路

26.1 パワーオン・リセット回路の機能

パワーオン・リセット(POR)回路は次のような機能を持ちます。

- ・電源投入時に内部リセット信号を発生します。 電源電圧 (VDD) 注が検出電圧 (VPOR) を越えた場合に、リセットを解除します。ただし、37.4 AC特性に示す動作電圧範囲まで、電圧検出機能か外部リセット端子でリセット状態を保ってください。
- ・電源電圧(VDD) 注と検出電圧(VPDR)を比較し、VDD^注 < VPDRになったとき内部リセット信号を発生します。 ただし、電源立ち下がり時は、37.4 AC特性に示す動作電圧範囲を下回る前に、STOPモードに移行するか、 電圧検出回路か外部リセットでリセット状態にしてください。再び動作を開始するときは、電源電圧が動作 電圧範囲内に復帰したことを確認してください。
 - 注 バッテリ・バックアップ機能を使用時は、内部電源電圧(内部VDD)です。
 - 注意 パワーオン・リセット回路による内部リセット信号が発生した場合, リセット・コントロール・フラグ・レジスタ (RESF) およびパワーオン・リセット・ステータス・レジスタ (PORSR) がクリア (00H) されます。
 - 備考1. RL78マイクロコントローラには内部リセット信号を発生するハードウェアが複数内蔵されています。ウォッチドッグ・タイマ(WDT)/電圧検出(LVD)回路/不正命令の実行/RAMパリティ・エラー/不正メモリ・アクセスによる内部リセット信号が発生した場合、そのリセット要因を示すためのフラグがRESFレジスタに配置されています。RESFレジスタはWDT/LVD/不正命令の実行/RAMパリティ・エラー/不正メモリ・アクセスのいずれかによる内部リセット信号が発生した場合は、クリア(00H)されずフラグがセット(1)されます。RESFレジスタの詳細については、第25章 リセット機能を参照してください。
 - 2. パワーオン・リセット回路による内部リセットの発生は、パワーオン・リセット・ステータス・レジスタ (PORSR) で確認することができます。PORSRレジスタの詳細については、第25章 リセット機能を参照してください。
 - 3. VPOR: POR電源立ち上がり検出電圧


VPDR: POR電源立ち下がり検出電圧

詳細は、37.6.5 POR回路特性を参照してください。

26.2 パワーオン・リセット回路の構成

パワーオン・リセット回路のブロック図を図26-1に示します。

図26-1 パワーオン・リセット回路のブロック図




注 バッテリ・バックアップ機能を使用時は、内部電源電圧(内部VDD)です。

26.3 パワーオン・リセット回路の動作

パワーオン・リセット回路と電圧検出回路の内部リセット信号発生タイミングを次に示します。

図26-2 パワーオン・リセット回路と電圧検出回路の内部リセット信号発生のタイミング(1/3)

(1) RESET端子による外部リセット使用時



- 注 1. 高速オンチップ・オシレータ・クロックの発振精度安定待ち時間は、内部のリセット処理時間に含まれます。
 - 2. CPUクロックを高速オンチップ・オシレータ・クロックから高速システム・クロックまたはサブシステム・クロックに切り替え可能です。

X1クロックを使用する場合は、発振安定時間カウンタ状態レジスタ (OSTC) で、XT1クロックを使用する場合はタイマ機能などを用いて、発振安定時間を確認してから切り替えてください。

POR解除後1回目: 0.672 ms (TYP.), 0.832 ms (MAX.) (LVD使用時)

0.399 ms (TYP.), 0.519 ms (MAX.) (LVDオフ時)

4. POR解除後2回目以降の外部リセット解除時のリセット処理時間を次に示します。

POR解除後2回目以降: 0.531 ms (TYP.), 0.675 ms (MAX.) (LVD使用時)

0.259 ms (TYP.), 0.362 ms (MAX.)(LVDオフ時)


5. 電源立ち上がり時は、37.4 AC特性に示す動作電圧範囲まで、外部リセットでリセット状態を保ってください。電源立ち下がり時は、動作電圧範囲を下回る前に、STOPモードに移行するか、電圧検出回路か外部リセットでリセット状態にしてください。再び動作を開始するときは、電源電圧が動作電圧範囲まで復帰したことを確認してください。

備考 VPOR : POR電源立ち上がり検出電圧 VPDR : POR電源立ち下がり検出電圧

注意 LVDオフ時は必ずRESET端子による外部リセットを使用してください。詳細は、第27章 電圧検出回路を参照してください。

図26-2 パワーオン・リセット回路と電圧検出回路の内部リセット信号発生のタイミング(2/3)

(2) LVD割り込み&リセット・モード時 (オプション・バイト000C1HのLVIMDS1, LVIMDS0 = 1, 0)



- 注1. 高速オンチップ・オシレータ・クロックの発振精度安定待ち時間は、内部のリセット処理時間に含まれます。
 - 2. CPUクロックを高速オンチップ・オシレータ・クロックから高速システム・クロックまたはサブシステム・クロックに切り替え可能です。X1クロックを使用する場合は、発振安定時間カウンタ状態レジスタ(OSTC)で、XT1クロックを使用する場合はタイマ機能などを用いて、発振安定時間を確認してから、切り替えてください。
 - 3. 割り込み要求信号 (INTLVI) が発生したあと、電圧検出レベル・レジスタ (LVIS) のLVILV, LVIMDビットは自動的に1に設定されます。そのため、電源電圧が低電圧検出電圧 (VLVDL) を下回らずに、高電圧検出電圧 (VLVDH) 以上に復帰する場合を考慮して、INTLVI発生後は、"図27-8 動作電圧確認/リセットの設定手順"と、"図27-9 割り込み&リセット・モードの初期設定の設定手順"に従って設定をしてください。
 - 4. 通常動作が開始されるまでの時間は、VPOR (1.51 V (TYP.))に達してからの "電圧安定待ち+PORリセット処理時間"に加えて、LVD検出レベル (VLVDH) に達してから次の "LVDリセット処理時間"が掛かります。

LVDリセット処理時間: 0 ms ~ 0.0701 ms (MAX.)


備考 VLVDH, VLVDL : LVD検出電圧

 VPOR
 : POR電源立ち上がり検出電圧

 VPDR
 : POR電源立ち下がり検出電圧

図26-2 パワーオン・リセット回路と電圧検出回路の内部リセット信号発生のタイミング(3/3)

(3) LVD リセット・モード時 (オプション・バイト000C1H のLVIMDS1, LVIMDS0 = 1, 1)



- 注1. 高速オンチップ・オシレータ・クロックの発振精度安定待ち時間は、内部のリセット処理時間に含まれます。
 - 2. CPUクロックを高速オンチップ・オシレータ・クロックから高速システム・クロックまたはサブシステム・クロックに切り替え可能です。X1クロックを使用する場合は、発振安定時間カウンタ状態レジスタ(OSTC)で、XT1クロックを使用する場合はタイマ機能などを用いて、発振安定時間を確認してから、切り替えてください。
 - 3. 通常動作が開始されるまでの時間は、VPOR (1.51 V (TYP.))に達してからの "電圧安定待ち+PORリセット処理時間"に加えて、LVD検出レベル (VLVD) に達してから次の "LVDリセット処理時間"が掛かります。

LVDリセット処理時間: 0 ms ~ 0.0701 ms (MAX.)

4. 電源電圧降下時、電圧検出回路(LVD)による内部リセットのみ発生後に電源電圧が復帰した場合、LVD 検出レベル(VLVD)に達してから次の"LVDリセット処理時間"が掛かります。

LVDリセット処理時間: 0.0511 ms (TYP.), 0.0701ms (MAX.)

備考1. VLVDH, VLVDL : LVD検出電圧

VPOR: POR電源立ち上がり検出電圧VPDR: POR電源立ち下がり検出電圧

2. LVD割り込みモード (オプション・バイト000C1HのLVIMD1, LVIMD0=0,1) を選択した場合, 電源投入後に通常動作が開始されるまでの時間は, 図26-2 (3) LVDリセット・モード時の"注3"の 時間と同じです。

第27章 電圧検出回路

27.1 電圧検出回路の機能

電圧検出回路は、オプション・バイト(000C1H)で動作モードと検出電圧(VLVDH, VLVDL, VLVD)を設定します。 電圧検出(LVD)回路は、次のような機能を持ちます。

- ・VDD端子またはVBAT端子から供給される内部電源電圧(内部VDD)と検出電圧(VLVDH, VLVDL, VLVD)を比較し、内部リセットまたは割り込み要求信号を発生します。
- ・内部電源電圧の検出電圧 (VLVDH, VLVDL, VLVD) は、オプション・バイトにて検出レベルを11段階より選択できます(第32章 オプション・バイト参照)。
- STOPモード時においても動作可能です。
- ・電源立ち上がり時は、37.4 AC特性に示す動作電圧範囲まで、電圧検出回路か外部リセットでリセット状態を保ってください。電源立ち下がり時は、動作電圧範囲を下回る前に、STOPモードに移行するか、電圧検出回路か外部リセットでリセット状態にしてください。

動作電圧範囲は、ユーザ・オプション・バイト(000C2H/010C2H)の設定により変わります。

- (a) 割り込み&リセット・モード(オプション・バイトLVIMDS1, LVIMDS0 = 1,0) オプション・バイト000C1Hで2つの検出電圧(VLVDH, VLVDL)を選択します。高電圧検出レベル (VLVDH) はリセット解除用/割り込み発生用として使用します。低電圧検出レベル(VLVDL)はリセット発生用として使用します。
- (b) リセット・モード(オプション・バイトLVIMDS1, LVIMDS0 = 1, 1)
 オプション・バイト000C1Hで選択する1つの検出電圧(VLVD)を、リセット発生/解除用として使用します。
- (c) 割り込みモード (オプション・バイトLVIMDS1, LVIMDS0 = 0, 1) オプション・バイト000C1Hで選択する1つの検出電圧 (VLVD) を, リセット解除用/割り込み発生 用として使用します。

各モードにおける割り込み信号と内部リセット信号は、次のように発生します。

割り込み&リセット・モード	リセット・モード	割り込みモード
(LVIMDS1, LVIMDS0 = 1, 0)	(LVIMDS1, LVIMDS0 = 1, 1)	(LVIMDS1, LVIMDS0 = 0, 1)
動作電圧降下時に、内部電源電圧(内部	内部電源電圧(内部Vpp)≧VLVDを検出	リセット発生直後、LVDの内部リセット
Vdd) <vlvdhを検出して割り込み要求信< td=""><td>して内部リセットを解除。内部電源電圧</td><td>は内部Vpp≧VLVDになるまでリセット状</td></vlvdhを検出して割り込み要求信<>	して内部リセットを解除。内部電源電圧	は内部Vpp≧VLVDになるまでリセット状
号を発生,内部電源電圧(内部VDD)<	(内部V _{DD}) <v<sub>LVDを検出して内部リセッ</v<sub>	態を継続します。内部VDD≧VLVDを検出し
VLVDLを検出して内部リセットを発生。	トを発生。	てLVDの内部リセットは解除されます。
内部電源電圧(内部Vpp)≧VLVDHを検出		LVDの内部リセット解除後は、内部Voo <
して内部リセットを解除。		VLVDまたは内部VDD≧VLVDを検出して割
		り込み要求信号(INTLVI)を発生します。

電圧検出回路動作時では、電圧検出フラグ(LVIF:電圧検出レジスタ(LVIM)のビット0)を読み出すことにより、内部電源電圧が検出レベル以上か未満かを知ることができます。

リセットが発生するとリセット・コントロール・フラグ・レジスタ (RESF) のビット0 (LVIRF) がセット (1) されます。RESFレジスタについての詳細は、第25章 リセット機能を参照してください。

27.2 電圧検出回路の構成

電圧検出回路のブロック図を図27-1に示します。




図27-1 電圧検出回路のブロック図

27.3 電圧検出回路を制御するレジスタ

電圧検出回路は次のレジスタで制御します。

- ・電圧検出レジスタ(LVIM)
- ・電圧検出レベル・レジスタ (LVIS)

27.3.1 電圧検出レジスタ (LVIM)

電圧検出レベル・レジスタ(LVIS)の書き換え許可/禁止の設定、LVD出力のマスク状態を確認するレジスタです。

LVIMレジスタは、1ビット・メモリ操作命令または8ビット・メモリ操作命令で設定します。 リセット信号の発生により、00Hになります。

図27-2 電圧検出レジスタ (LVIM) のフォーマット

アドレス: FFFA9H リセット時: $00H^{\dot{2}1}$ R/W $^{\dot{2}2}$

 略号
 7
 6
 5
 4
 3
 2
 1
 0

 LVIM
 LVISEN^{注3}
 0
 0
 0
 0
 LVIOMSK
 LVIF

LVISEN ^{注3}	電圧検出レベル・レジスタ(LVIS)の書き換え許可/禁止の設定
0	LVISレジスタの書き換え禁止(LVIOMSK=0(LVD出力マスク無効)になる)
1	LVISレジスタの書き換え許可(LVIOMSK=1(LVD出力マスク有効)になる)

LVIOMSK	LVD出力マスク状態フラグ					
0	LVD出力マスク無効					
1	LVD出力マスク有効 ^{注3, 4}					

LVIF	電圧検出フラグ								
0	内部電源電圧(内部Vpp)≧検出電圧(Vlvp),またはLVDオフ時								
1	内部電源電圧(内部Vpp) <検出電圧(Vlvp)								

注1. リセット値は、リセット要因により変化します。

LVDによるリセットのときには、LVIMレジスタの値はリセットされず、そのままの値を保持します。その他のリセットでは、LVISENは"0"にクリアされます。

- 2. ビット0, 1は、Read Onlyです。
- 3. 割り込み&リセット・モード (オプション・バイトLVIMDS1, LVIMDS0 = 1,0) 選択時のみ設 定できます。その他モードでは初期値から変更しないでください。
- 4. 割り込み&リセット・モード (オプション・バイトLVIMDS1, LVIMDS0=1, 0) 選択時のみ, LVIOMSKビットは以下の期間に自動で"1"となり, LVDによるリセットまたは割り込み発生がマスクされます。
 - ・LVISEN = 1の期間
 - ・LVD割り込み発生から、LVD検出電圧が安定するまでの待ち時間
 - ・LVILVビットの値変更から、LVD検出電圧が安定するまでの待ち時間

27. 3. 2 電圧検出レベル・レジスタ (LVIS)

電圧検出レベルを設定するレジスタです。

LVISレジスタは、1ビット・メモリ操作命令または8ビット・メモリ操作命令で設定します。 リセット信号の発生により、00H/01H/81H^{注1}になります。

図27-3 電圧検出レベル・レジスタ (LVIS) のフォーマット

リセット時:00H/01H/81H^{注1} アドレス:FFFAAH R/W 0 略号 7 6 LVILV^{注2} $\mathsf{LVIMD}^{ ext{i}2}$ LVIS 0 0 0 0 0 0

LVIMD ^{注2}	電圧検出の動作モード
0	割り込みモード
1	リセット・モード

LVILV ^{注2}	LVD検出レベル					
0	高電圧検出レベル(VLVDH)					
1	低電圧検出レベル(VLVDLまたはVLVD)					

注1. リセット値は、リセット要因およびオプション・バイトの設定により変化します。

LVDリセット時は、クリア(00H) されません。

LVD以外のリセット時は、次のようになります。

- ・オプション・バイトLVIMDS1, LVIMDS0 = 1,0のとき:00H
- ・オプション・バイトLVIMDS1, LVIMDS0 = 1, 1のとき: 81H
- ・オプション・バイトLVIMDS1, LVIMDS0 = 0, 1のとき: 01H
- 2. 割り込み&リセット・モード (オプション・バイトLVIMDS1, LVIMDS0 = 1,0) 選択時に "0" 書き込みのみ可能です。その他の場合は設定しないでください。割り込み&リセット・モードでのリセットまたは割り込み発生により、自動で値が切り替わります。

注意1. LVISレジスタを書き換える場合は、図27-8、図27-9の手順で行ってください。

2. LVDの動作モードと各モードの検出電圧 (VLVDH, VLVDL, VLVD) は、オプション・バイト 000C1Hで選択します。ユーザ・オプション・バイト (000C1H/010C1H) のフォーマット を図27-4に示します。オプション・バイトの詳細は第32章 オプション・バイトを参照してください。

図27-4 ユーザ・オプション・バイト (000C1H) によるLVD動作モード・検出電圧設定 (1/2)

アドレス: 000C1H/010C1H^注

7	6	5	4	3	2	1	0
VPOC2	VPOC1	VPOC0	1	LVIS1	LVIS0	LVIMDS1	LVIMDS0

・LVDの設定(割り込み&リセット・モード)

	検出電圧		オプション・バイト設定値							
VL	VDH	VLVDL	VPOC2	VPOC1	VPOC0	LVIS1	LVIS0	∓ −	ド設定	
立ち上 がり	立ち下 がり	立ち下 がり						LVIMDS1	LVIMDS0	
2.61 V	2.55 V	2.45 V	0	1	0	1	0	1	0	
2.71 V	2.65 V					0	1			
3.75 V	3.67 V					0	0			
2.92 V	2.86 V	2.75 V		1	1	1	0			
3.02 V	2.96 V					0	1			
4.06 V	3.98 V					0	0			
ー 上記以外は設定禁止										

・LVDの設定(リセット・モード)

検出	電圧		オプション・バイト設定値						
Vı	.VD	VPOC2	VPOC1	VPOC0	LVIS1	LVIS0	モー	ド設定	
立ち上がり	立ち下がり						LVIMDS1	LVIMDS0	
1.98 V	1.94 V	0	0	1	1	0	1	1	
2.09 V	2.04 V		0	1	0	1			
2.50 V	2.45 V		1	0	1	1			
2.61 V	2.55 V		1	0	1	0			
2.71 V	2.65 V		1	0	0	1			
2.81 V	2.75 V		1	1	1	1			
2.92 V	2.86 V		1	1	1	0			
3.02 V	2.96 V		1	1	0	1			
3.13 V	3.06 V		0	1	0	0			
3.75 V	3.67 V		1	0	0	0			
4.06 V	3.98 V	_	1	1	0	0		_	
-		上記以外は設	定禁止						

注 ブート・スワップ時は、000C1Hと010C1Hが切り替わるので、010C1Hにも000C1Hと同じ値を設定してください。

備考1. LVD回路の詳細は、第27章 電圧検出回路を参照してください。

2. 検出電圧はTYP.値です。詳細は、37.6.6 LVD回路特性を参照してください。

(注意は、次ページにあります。)

図27-4 ユーザ・オプション・バイト (000C1H) によるLVD動作モード・検出電圧設定 (2/2)

アドレス: 000C1H/010C1H^注

_	7	6	5	4	3	2	1	0
	VPOC2	VPOC1	VPOC0	1	LVIS1	LVIS0	LVIMDS1	LVIMDS0

·LVDの設定(割り込みモード)

検出	電圧		オプション・バイト設定値								
Vı	_VD	VPOC2	VPOC1	VPOC0	LVIS1	LVIS0	モート	ぶ設定			
立ち上がり	立ち下がり						LVIMDS1	LVIMDS0			
1.98 V	1.94 V	0	0	1	1	0	0	1			
2.09 V	2.04 V		0	1	0	1					
2.50 V	2.45 V		1	0	1	1					
2.61 V	2.55 V		1	0	1	0					
2.71 V	2.65 V		1	0	0	1					
2.81 V	2.75 V		1	1	1	1					
2.92 V	2.86 V		1	1	1	0					
3.02 V	2.96 V		1	1	0	1					
3.13 V	3.06 V		0	1	0	0					
3.75 V	3.67 V		1	0	0	0					
4.06 V	3.98 V		1	1	0	0					
-	_	上記以外は設	定禁止								

・LVDオフの設定(RESET端子による外部リセットを使用)

検出	電圧	オプション・バイト設定値								
V _L vd		VPOC2	VPOC1	VPOC0	LVIS1	LVIS0	モード設定			
立ち上がり	立ち下がり						LVIMDS1	LVIMDS0		
_	_	1	×	×	×	×	×	1		
_	_	上記以外は設	定禁止							

注 ブート・スワップ時は、000C1Hと010C1Hが切り替わるので、010C1Hにも000C1Hと同じ値を設定してください。

注意1. ビット4には必ず"1"を設定してください。

2. 電源立ち上がり時は、37.4 AC特性に示す動作電圧範囲まで、電圧検出回路か外部リセットでリセット状態を保ってください。電源立ち下がり時は、動作電圧範囲を下回る前に、STOPモードに移行するか、電圧検出回路か外部リセットでリセット状態にしてください。

動作電圧範囲は、ユーザ・オプション・バイト(000C2H/010C2H)の設定により変わります。

備考1. ×:don't care

- 2. LVD回路の詳細は、第27章 電圧検出回路を参照してください。
- 3. 検出電圧はTYP.値です。詳細は、37.6.6 LVD回路特性を参照してください。

27.4 電圧検出回路の動作

27.4.1 リセット・モードとして使用する場合の設定

動作モード(リセット・モード(LVIMDS1, LVIMDS0 = 1, 1))と検出電圧(VLVD)の設定は、 オプション・バイト000C1Hで設定します。

リセット・モードを設定した場合、次の初期設定の状態で動作を開始します。

- ・電圧検出レジスタ(LVIM)のビット7(LVISEN)は、"0"(電圧検出レベル・レジスタ(LVIS)の 書き換え禁止)に設定されます。
- ・電圧検出レベル・レジスタ (LVIS) の初期値は、81Hに設定されます。ビット7 (LVIMD) は "1" (リセット・モード)ビット0 (LVILV) は "1" (電圧検出レベル: VLVD)

●LVDリセット・モードの動作


リセット・モード(オプション・バイトのLVIMDS1, LVIMDS0 = 1, 1)は、電源投入時、内部電源電圧(内部 V_{DD})が電圧検出レベル(V_{LVD})を超えるまではLVDによる内部リセット状態を保ちます。内部電源電圧(内部 V_{DD})が電圧検出レベル(V_{LVD})を超えると内部リセットを解除します。

動作電圧降下時は内部電源電圧(内部VDD)が電圧検出レベル(VLVD)を下回るとLVDによる内部リセットが発生します。

図27-5に、LVDリセット・モードの内部リセット信号発生のタイミングを示します。

RL78/I1B 第27章 電圧検出回路

図27-5 内部リセット信号発生のタイミング(オプション・バイトのLVIMDS1, LVIMDS0 = 1, 1)



備考 VPOR: POR電源立ち上がり検出電圧

VPDR: POR電源立ち下がり検出電圧

27.4.2 割り込みモードとして使用する場合の設定

動作モード(割り込みモード(LVIMDS1, LVIMDS0 = 0, 1)) と検出電圧(VLVD)の設定は、オプション・バイト000C1Hで設定します。

割り込みモードを設定した場合、次の初期設定の状態で動作を開始します。

- ・電圧検出レジスタ (LVIM) のビット7 (LVISEN) は、 "0" (電圧検出レベル・レジスタ (LVIS) の書き換え禁止) に設定されます。
- ・電圧検出レベル・レジスタ (LVIS) の初期値は、01Hに設定されます。ビット7 (LVIMD) は "0" (割り込みモード)ビット0 (LVILV) は "1" (電圧検出レベル: VLVD)

●LVD割り込みモードの動作

割り込みモード(オプション・バイトのLVIMDS1, LVIMDS0 = 0, 1) では、リセット発生直後、内部電源 電圧(内部VDD)が電圧検出レベル(VLVD)を上回るまではLVDによる内部リセット状態を保ちます。内部 電源電圧(内部VDD)が電圧検出レベル(VLVD)を上回るとLVDによる内部リセットを解除します。

LVDの内部リセット解除後は、内部電源電圧(内部Vpp)が電圧検出レベル(Vlvp)を超えるとLVDによる割り込み要求信号(INTLVI)が発生します。動作電圧降下時は、37.4 AC特性に示す動作電圧範囲を下回る前に、STOPモードに移行するか、外部リセットでリセット状態にしてください。再び動作を開始するときは、内部電源電圧が動作電圧範囲内に復帰したことを確認してください。

図27-6に、LVD割り込みモードの割り込み要求信号発生のタイミングを示します。




図27-6 割り込み信号発生のタイミング (オプション・バイトのLVIMDS1, LVIMDS0 = 0, 1)

注1. LVIMKフラグはリセット信号の発生により、"1"になっています。

2. 動作電圧降下時は、37.4 AC特性に示す動作電圧範囲を下回る前に、STOPモードに移行するか、外部リセットでリセット状態にしてください。再び動作を開始するときは、内部電源電圧が動作電圧範囲内に復帰したことを確認してください。

備考 VPOR: POR電源立ち上がり検出電圧 VPDR: POR電源立ち下がり検出電圧

LVDリセット信号

PORリセット信号

内部リセット信号

27.4.3 割り込み&リセット・モードとして使用する場合の設定

動作モード(割り込み&リセット・モード(LVIMDS1, LVIMDS0 = 1, 0)) と検出電圧(VLVDH, VLVDL)の設定は、オプション・バイト000C1Hで設定します。

割り込み&リセット・モードを設定した場合、次の初期設定の状態で動作を開始します。

- ・電圧検出レジスタ (LVIM) のビット7 (LVISEN) は、 "0" (電圧検出レベル・レジスタ (LVIS) の書き換え禁止) に設定されます。
- ・電圧検出レベル・レジスタ (LVIS) の初期値は、00Hに設定されます。ビット7 (LVIMD) は "0" (割り込みモード), ビット0 (LVILV) は "0" (高電圧検出レベル: VLVDH)

●LVD割り込み&リセット・モードの動作


割り込み&リセット・モード(オプション・バイトのLVIMDS1, LVIMDS0 = 1,0)は、電源投入時、内部電源電圧(内部 V_{DD})が高電圧検出レベル(V_{LVDH})を超えるまではLVDによる内部リセット状態を保ちます。内部電源電圧(内部 V_{DD})が高電圧検出レベル(V_{LVDH})を超えると内部リセットを解除します。

動作電圧降下時は内部電源電圧(内部VDD)が高電圧検出レベル(VLVDH)を下回るとLVDによる割り込み要求信号(INTLVI)が発生し、任意の退避処理を行うことができます。その後、内部電源電圧(内部VDD)が低電圧検出レベル(VLVDL)を下回るとLVDによる内部リセットが発生します。ただし、INTLVI発生後、内部電源電圧(内部VDD)が低電圧検出電圧(VLVDL)を下回らずに高電圧検出電圧(VLVDH)以上に復帰しても割り込み要求信号は発生しません。

LVD割り込み&リセット・モードの使用する場合は、"図27-8 動作電圧確認/リセットの設定手順"と、 "図27-9 割り込み&リセット・モードの初期設定の設定手順"に示すフローチャートの手順に従って設 定をしてください。

図27-7に、LVD割り込み&リセット・モードの内部リセット信号と割り込み信号発生のタイミングを示します。

図27-7 割り込み&リセット信号発生のタイミング(オプション・バイトのLVIMDS1, LVIMDS0 = 1,0) (1/2)



(注, 備考は次ページにあります。)


- 注 1. LVIMKフラグはリセット信号の発生により、"1"になっています。
 - 2. 割り込み&リセット・モード使用時、割り込み発生後は、図27-8 動作電圧確認/リセットの設定手順に従って設定をしてください。

備考 VPOR: POR電源立ち上がり検出電圧

VPDR: POR電源立ち下がり検出電圧



図27-7 割り込み&リセット信号発生のタイミング(オプション・バイトのLVIMDS1, LVIMDS0 = 1,0) (2/2)




(注, 備考は次ページにあります。)

- 注 1. LVIMKフラグはリセット信号の発生により、"1"になっています。
 - 2. 割り込み&リセット・モード使用時、割り込み発生後は、**図**27-8 **動作電圧確認/リセット の設定手順**に従って設定をしてください。

備考 VPOR: POR電源立ち上がり検出電圧 VPDR: POR電源立ち下がり検出電圧

図27-8 動作電圧確認/リセットの設定手順



割り込み&リセット・モード (LVIMDS1, LVIMDS0 = 1, 0) を設定した場合, LVDリセット解除後 (LVIRF = 1) から400 µsかfilの5クロック分の電圧検出安定待ち時間が必要です。電圧検出安定待ち後, LVIMDビットをクリア (0) して初期化してください。電圧検出安定待ち時間のカウント中およびLVIMDビットの書き換え時は, LVISEN = 1に設定してLVDによるリセットまたは割り込み発生をマスクしてください。

図27-9に割り込み&リセット・モードの初期設定の手順を示します。




図27-9 割り込み&リセット・モードの初期設定の設定手順

備考 f∟: 低速オンチップ・オシレータ・クロック周波数

27.5 電圧検出回路の注意事項


(1) 電源投入時の電圧変動について

内部電源電圧(内部VDD)がLVD検出電圧付近で、ある期間ふらつくような構成のシステムでは、リセット状態/リセット解除状態を繰り返すことがあります。次のように処置をすることによって、リセット解除からマイコン動作開始までの時間を任意に設定できます。

<処 置>

リセット解除後、タイマなどを使用するソフトウエア・カウンタにて、システムごとに異なる内部電源 電圧変動期間をウエイトしてから、ポートなどを初期設定してください。

図27-10 LVD検出電圧付近での内部電源電圧変動が50 ms以下の場合のソフト処理例



注 この間に再度リセットが発生した場合、イニシャライズ処理②には移行しません。

備考 m = 0, 1 n = 0-7

(2) LVDリセット要因発生からLVDリセットが発生または解除されるまでの遅延について

内部電源電圧(内部VDD) <LVD検出電圧(VLVD)になってから,LVDリセットが発生するまでには遅延が生じます。同じようにLVD検出電圧(VLVD) ≦内部電源電圧(内部VDD)になってから,LVDリセットが解除されるまでにも遅延が生じます(図27−11参照)。




図27-11 LVDリセット要因発生からLVDリセット発生または解除までの遅延

① : 検出遅延(300 µs(MAX.))

(3) LVDオフに設定した場合の電源立ち上げについて

LVDオフに設定したときは必ずRESET端子による外部リセットを使用してください。

外部リセットを行う場合、RESET端子に10 µs以上のロウ・レベルを入力してください。電源立ち上げ時に外部リセットを行う場合は、RESET端子にロウ・レベルを入力してから電源を投入し、37.4 AC特性に示す動作電圧範囲内の期間で10 µs以上ロウ・レベルを継続した後に、ハイ・レベルを入力してください。

(4) LVDオフおよびLVD割り込みモードに設定した場合の動作電圧降下時について

LVDオフおよびLVD割り込みモードに設定したときの動作電圧降下時は、37.4 AC特性に示す動作電圧 範囲を下回る前に、STOPモードに移行するか、外部リセットでリセット状態にしてください。再び動作を 開始するときは、内部電源電圧が動作電圧範囲内に復帰したことを確認してください。

第28章 バッテリ・バックアップ機能

28.1 バッテリ・バックアップの機能

VDD端子の電源電圧を監視し、VDD端子の電圧が検出電圧よりも低下したとき、専用のバッテリ・バックアップ用電源端子(VBAT端子)からの内部電源供給に切り替えを行います。VBAT端子から内部電源を供給するモードをバッテリ・バックアップ・モードと呼びます。停電発生等によりVDD端子からの電源供給が遮断された場合でも、ハードウェアでバッテリ・バックアップ・モードに切り替わることで、リアルタイム・クロック2(RTC2)の動作を継続することができます。バッテリ・バックアップ・モードではリアルタイム・クロック2(RTC2)の他に、CPU、10ビットA/Dコンバータ、内蔵温度センサ、コンパレータ、外部割り込み、VDD電源系I/O^注を動作することができます。

- VDD端子の電圧が検出電圧以下に低下した場合、内部電源供給をVDD供給からVBAT供給に切り替えることができます。また、VDD端子の電圧が検出電圧以上に復帰した場合、内部電源供給をVBAT供給からVDD供給に切り替えることができます。
- VBAT≧Vooの条件においてソフトウェアにより内部電源供給をVBAT供給に切り替えることができます。
- 電源切り替え時に電源切り替え検出割り込み(INTVBAT)を発生させることができます。ただし、ソフトウェアによる電源切り替え時は割込みは発生せず、Vpp端子の電源電圧が検出電圧に達した時点で割り込みが発生します。

注 P20-P25, P121-P124, P137

図28-1にバッテリ・バックアップ機能の構成図を示します。




図28-1 バッテリ・バックアップ機能の構成図

28.1.1 端子構成

 V_{DD}

VBAT

表28-1にバッテリ・バックアップ機能の端子構成を示します。

名称 機能 端子の正電源

バッテリ・バックアップ用電源

表28-1 バッテリ・バックアップ機能の端子構成

28.2 レジスタ説明

表28-2にバッテリ・バックアップで使用するレジスター覧を示します。

表28-2 レジスター覧

レジスタ名	シンボル
バックアップ電源切り替えコントロール・レジスタ0	BUPCTL0
バックアップ電源切り替えコントロール・レジスタ1	BUPCTL1
グローバル・デジタル・インプット・ディスエーブル・レジスタ	GDIDIS

28.2.1 バックアップ電源切り替えコントロール・レジスタ0(BUPCTL0)

BUPCTL0レジスタは、電源切り替えの動作制御、電源切り替え割り込み許可/禁止の選択、給電元端子の選択を行うレジスタです。

BUPCTL0レジスタは、1ビット・メモリ操作命令または8ビット・メモリ操作命令で設定します。

VBATEN (ビット7), VBATSEL (ビット0) は、パワーオン・リセットの発生のみにより0にクリアされます。その他のビットは、リセット信号の発生により0にクリアされます。

図28-2 バックアップ電源切り替えコントロール・レジスタ0 (BUPCTLO) のフォーマット (1/2)

リセット時:00H^{注1} アドレス: F0330H R/W 3 2 略号 7 1 0 **BUPCTL0 VBATEN** 0 0 0 **VBATCMPM VBATIE VBATIS VBATSEL**

VBATEN ^{注2}	電源切り替えの動作制御
0	電源切り替え機能停止 ^{注3}
1	電源切り替え機能動作

- 注1. VBATEN (ビット7), VBATSEL (ビット0) はパワーオン・リセットの発生のみにより、0 にクリアされます。
 - 2. VBATENビットを1にする場合、0を書いた後に1を書き込んでください。0を書いた後に、BUPCTL0以外のSFRに書き込みを行った場合は、VBATENビットを1にすることはできません。
 - また、VBATENビットを0にする場合は、1を書いた後に0を書き込んでください。1を書いた後に、BUPCTL0以外のSFRに書き込みを行った場合は、VBATENビットを0にすることはできません。
 - 3. 内部電源供給をVBAT給電中に、電源切り替え機能停止設定(VBATEN = 0)を禁止します。 電源切り替え機能停止設定(VBATEN = 0)は、必ずVBATCMPMビットが0である事を確認 して、内部電源供給がVDD給電の状態で行ってください。

図28-2 バックアップ電源切り替えコントロール・レジスタ0 (BUPCTLO) のフォーマット (2/2)

VBATCMPM	電源切り替え用コンパレータ出力モニタ		
0	Vdd端子電圧≧電源切り替え検出電圧(Vdetbat2)		
または、電源切り替え機能停止(VBATEN = 0)の状態			
1	Vdd端子電圧<電源切り替え検出電圧(Vdetbat1)		

VBATIE	電源切り替え割り込み制御
0	割り込み発生禁止
1	割り込み発生許可

VBATIS	電源切り替え割り込み選択			
0	Vdd端子電圧<電源切り替え検出電圧(Vdetbat1)になったとき,割り込み信号発生			
	V _{DD} → VBAT切り替え時に割り込み発生 ^注			
1	VDD端子電圧≧電源切り替え検出電圧(VDETBAT2)になったとき,割り込み信号発生			
	VBAT → Vɒɒ切り替え時に割り込み発生 ^注			

注 VBATSELによる電源切り替え時には割り込みは発生しません。

	VBATSEL ^注	給電元端子の選択
	0	Voo端子の電位に応じて供給元をハードウェアで切り替える
1 VBAT端子から給電		VBAT端子から給電する

- 注 VBATSELビットを1にする場合、0を書いた後に1を書き込んでください。0を書いた後に、BUPCTL0以外のSFRに書き込みを行った場合は、VBATSELビットを1にすることはできません。また、VBATSELビットを0にする場合は、1を書いた後に0を書き込んでください。1を書いた後に、BUPCTL0以外のSFRに書き込みを行った場合は、VBATSELビットを0にすることはできません。
- 注意1. VDD>VBATにおいてVBATSEL = 1設定は禁止です。
 - 2. ビット6-4には必ず0を設定してください。

28. 2. 2 バックアップ電源切り替えコントロール・レジスタ1 (BUPCTL1)

BUPCTL1レジスタは、BUPCTL0レジスタの書き換え無効/可能を設定するレジスタです。BUPPRTビット = 0の場合、BUPCTL0レジスタの書き換えが無効なため、BUPCTL0レジスタの誤書き込み防止ができます。

BUPCTL1レジスタは、1ビット・メモリ操作命令または8ビット・メモリ操作命令で設定します。 リセット信号の発生により、00Hになります。

図28-3 バックアップ電源切り替えコントロール・レジスタ1 (BUPCTL1) のフォーマット

アドレス	: F0331H	リセット邸	寺:00H	R/W				
略号	7	6	5	4	3	2	1	0
BUPCTL1	BUPPRT	0	0	0	0	0	0	0

BUPPRT	BUPCTL0レジスタのライトプロテクト制御
0	BUPCTL0レジスタのライト無効,BUPCTL0レジスタのリード可能
1	BUPCTL0レジスタのリード・ライト可能

注意 ビット6-0には必ず0を設定してください。

28. 2. 3 グローバル・デジタル・インプット・ディスエーブル・レジスタ (GDIDIS)

EVDDとVDDを同電位で使用している場合、停電発生等によりVDD端子からの電源供給が遮断された場合、EVDD 供給も遮断されりVになります。GDIDISレジスタはEVDD = 0 V時に入力バッファの貫通電流を防止するレジスタです。GDIDISOビットを1に設定することにより、EVDDに接続されているすべての入力バッファ^注を入力禁止とし、EVDDに接続されている電源がオフになったときの貫通電流を防止します。GDIDISレジスタを使用する場合は、EVDDの電源がOFFになる前にGDIDISO = 1に設定し、EVDDに電源投入後GDIDISO = 0に設定します。GDIDISレジスタは、1ビット・メモリ操作または8ビット・メモリ操作命令で設定します。

リセット信号の発生により、00Hになります。

注 P20-P25, P121-P124, P137以外のポート端子です。

P20-P25, P121-P124, P137はバッテリ・バックアップ機能によりI/Oバッファの電源供給がVDD端子または VBAT端子供給に切り替わるため、GDIDIS = 1に設定してもI/Oは使用可能です。

端子の入出力バッファ電源は表2-1 各端子の入出力バッファ電源を参照してください。

図28-4 グローバル・デジタル・インプット・ディスエーブル・レジスタ(GDIDIS)のフォーマット

アドレス	: F007DH	リセット	侍:00H	R/W				
略号	7	6	5	4	3	2	1	0
GDIDIS	0	0	0	0	0	0	0	GDIDIS0

GDIDIS0	EVDD電源の入力バッファ設定
0	入力バッファの入力許可 (デフォルト)
1	入力バッファの入力禁止。入力バッファへの貫通電流防止。

28.3 動作説明

28.3.1 バッテリ・バックアップ機能

VDD端子からの電圧が検出電圧よりも低下したとき、専用のバッテリ・バックアップ用電源端子(VBAT端子)から内部電源供給へ切り替えることができます。VDD端子からの供給電圧が検出電圧(VDETBAT1)以下に低下した場合、内部電源がVDD供給からVBAT供給へ切り替わります。

電源起動時は、内部電源は必ずVDD端子から供給されるように固定されます。パワーオン・リセットの発生により、BUPCTL0レジスタのVBATENビットが0にリセットされます。BUPCTL0レジスタのVBATENビットが0の場合、電源切り替え機能は停止し、内部電源はVDD端子から供給されます。BUPCTL0レジスタのVBATENビットが1に設定すると、電源切り替え機能が動作します。電源切り替え機能が動作した状態では、VBAT端子からの電源供給中にVDD電圧が検出電圧(VDETBAT2)以上に復帰した場合、内部電源供給がVBAT供給からVDD供給へ切り替わります。

また、ソフトウェアでVDD端子からの電源供給をVBAT端子からの電源供給に切り替えることができます。 BUPCTL0レジスタのVBATENビットが1(電源切り替え機能動作)のときに、BUPCTL0レジスタのVBATSEL ビットを1(VBATから給電する)にするとVBAT端子からの電源供給に切り替わります。


表28-3にバッテリ・バックアップ動作仕様を、図28-5、図28-6にバッテリ・バックアップ動作を示します。

電源	VBATEN	VBATSEL	条件	内部電源接続
起動時	×	×	_	Vɒb端子給電
起動後	0	×	_	Voo端子給電
	1	0	V _{DD} ≧V _{DETBAT2}	Voo端子給電
			VDETBAT1 < VDD < VDETBAT2	Vpp端子給電またはVBAT端子給電
				(ヒステリシス特性を持ちます)
			V _{DD} ≦V _{DETBAT1}	VBAT端子給電
		1	_	VBAT端子給電

表28-3 バッテリ・バックアップ動作仕様

備考 × : don't care

図28-5 バッテリ・バックアップ動作(1) (VBATEN = 1, VBATSEL = 0)



注 電源の立ち上がりと立ち下がりのスロープは、第37章 電気的特性を参照してください。




図28-6 バッテリ・バックアップ動作(2) (VBATEN = 1, VBATSEL = 1)

28.4 使用上の注意事項

- (1) バッテリ・バックアップ機能を使用しない場合は、VBAT端子をVss端子と同電位に接続してください。
- (2) VDD>VBATにおいてVBATSEL = 1設定は禁止です。
- (3) VBATSEL = 1の状態では、VBAT<1.9 Vにならないようにしてください。
- (4) VBATENとVBATSELの同時設定は禁止です。
- (5) VBATSEL = 1の状態でVBATEN = 0の設定は禁止です。
- (6) 電源の立ち上がりと立ち下がりのスロープは、第37章 電気的特性を参照してください。
- (7) VBAT端子から電源供給されている場合は、セルフ・プログラミング機能は使用できません。
- (8) VBAT端子から内部電源を供給されている場合は、オンチップ・デバッグ機能は使用できません。
- (9) 電源切替えをハードウェアで行う(VBATEN=1, VBATSEL=0)場合は、電源がVBATへ切替わった際、EVDD系ポート端子でのリーク電流発生を回避するため、GDIDISレジスタにより入力バッファをディスエーブルに設定(GDIDIS=01H)にしてください。
- (10) 電源切換えをハードウェアで行う(VBATEN=1, VBATSEL=0)場合は、電源がVBATへ切替わった際、 EVDD系ポート端子の入力バッファはEVDD電圧にて制御されているため、入力信号がEVDD電圧を超えないように設計時に配慮が必要です。
- (11) 内部電源供給をVBAT給電中に、電源切り替え機能停止設定(VBATEN = 0)を禁止します。電源切り替え機能停止設定(VBATEN = 0)は、必ずVBATCMPMビットが0である事を確認して、内部電源供給がVDD給電の状態で行ってください。

第29章 発振停止検出回路

29.1 発振停止検出回路の機能

発振停止検出回路は、低速オンチップ・オシレータ・クロック(fill)でサブシステム・クロック(fsub)の動作 状態を監視し、一定期間以上の間の動作停止を検出した場合は、XT1発振回路に異常が発生したと判断し、発振停 止検出割り込み信号を出力します。

発振停止検出回路は、リセット解除後にソフトウエアで動作許可する必要があります。

発振停止検出回路は、ソフトウエアで発振停止検出動作を停止します。あるいは、RESET端子によるリセットまたは不正命令の実行注による内部リセットによって、発振停止検出動作を停止します。また、内部リセットの発生によりXT1発振クロックの発振も停止するため、リセット発生後は、再度ソフトウエアでXT1発振クロックの発振を再開させたあと、発振停止検出動作を許可にしてください。

注 FFHの命令コードを実行したときに発生します。

不正命令の実行によるリセットは、インサーキット・エミュレータやオンチップ・デバッグ・エミュレータによるエミュレーションでは発生しません。

発振停止検出回路が発振停止の判断をする期間(発振停止判定時間)は発振停止検出制御レジスタ(OSDC)のOSDCCMP11-OSDCCMP0ビットで設定できます。

発振停止判定時間 = 低速オンチップ・オシレータ・クロック(f_L)周期×((OSDCCMP11-OSDCCMP0設 定値)+1)

- ・OSDCCMP11-OSDCCMP0= 003H設定時: 232 μs(MIN.), 267 μs(TYP.), 314 μs(MAX.)
- · OSDCCMP11-OSDCCMP0= FFFH設定時: 237 ms (MIN.), 273 ms (TYP.), 322 ms (MAX.)


29.2 発振停止検出回路の構成

発振停止検出回路は、以下のハードウエアで構成されています。

表29-1 発振停止検出回路の構成

項目	構 成
制御レジスタ	周辺イネーブル・レジスタ1(PER1)
	サブシステム・クロック供給モード制御レジスタ(OSMC)
	発振停止検出制御レジスタ(OSDC)

図29-1 発振停止検出回路のブロック図



29.3 発振停止検出回路で使用するレジスタ

29.3.1 周辺イネーブル・レジスタ1 (PER1)

PER1レジスタは、各周辺ハードウエアへのクロック供給許可/禁止を設定するレジスタです。使用しないハードウエアへはクロック供給も停止させることで、低消費電力化とノイズ低減をはかります。

発振停止検出回路を使用するときは、必ずビット0(OSDCEN)を1に設定してください。

PER1レジスタは、1ビット・メモリ操作命令または8ビット・メモリ操作命令で設定します。

リセット信号の発生により、00Hになります。

図29-2 周辺イネーブル・レジスタ1 (PER1) のフォーマット

アドレス	: F007AH	リセット時	: 00H R/	W				
略号	7	6	5	4	3	2	1	0
PER1	TMKAEN	FMCEN	CMPEN	OSDCEN	DTCEN	0	0	DSADCEN

OSDCEN	発振停止検出回路の入力クロック供給の制御		
0	入力クロック供給停止		
	・発振停止検出回路で使用するSFRへのライト不可		
	・発振停止検出回路ではリセット状態		
1	入力クロック供給		
	・発振停止検出回路で使用する SFR へのリード/ライト可		

- 注意1. 発振停止検出回路の設定をする際には、必ず最初にOSDCEN = 1の設定を行ってください。 OSDCEN = 0の場合は、発振停止検出回路の制御レジスタへの書き込みは無視され、読み 出し値もすべて初期値となります。
 - 2. ビット2,1 には必ず"0"を設定してください。

29.3.2 サブシステム・クロック供給モード制御レジスタ (OSMC)

OSMCレジスタは、不要なクロック機能を停止させることにより、低消費電力化することを目的としたレジスタです。

RTCLPC = 1に設定すると、STOPモード時およびサブシステム・クロックでCPU動作中のHALTモード時に、リアルタイム・クロック2、12ビット・インターバル・タイマ、クロック出力/ブザー出力制御回路、LCDコントローラ/ドライバ、8ビット・インターバル・タイマ、発振停止検出回路以外の周辺機能へのクロック供給を停止するので、消費電力を低減することが可能です。

また、OSMCレジスタではリアルタイム・クロック2、12ビット・インターバル・タイマ、クロック出力/ブザー出力制御回路、LCDコントローラ/ドライバ、8ビット・インターバル・タイマ、サブシステム・クロック周波数測定回路の動作クロックを選択できます。

OSMCレジスタは、8ビット・メモリ操作命令で設定します。

リセット信号の発生により、00Hになります。

図29-3 サブシステム・クロック供給モード制御レジスタ (OSMC) のフォーマット

アドレス: F00F3H リセット時: 00H R/W

略号	7	6	5	4	3	2	1	0
OSMC	RTCLPC	0	0	WUTMMCK0	0	0	0	0

	RTCLPC	STOPモード時およびサブシステム・クロックでCPU動作中のHALTモード時の設定
I	0	周辺機能へのサブシステム・クロック供給許可
		(動作許可となる周辺機能については、表24-1、表24-2参照)
ĺ	1	リアルタイム・クロック2,12ビット・インターバル・タイマ,クロック出力/ブザー
		出力制御回路,LCDコントローラ/ドライバ,8ビット・インターバル・タイマ,発振停
		止検出回路以外の周辺機能へのサブシステム・クロック供給停止

WUTMMCK0	リアルタイム・クロック2,	クロック出力/ブザー出力制御	サブシステム・
注1, 2, 3	12ビット・インターバル・タイマ,	回路のPCLBUZn端子の出力	クロック周波数
	LCDコントローラ/ドライバの	クロックの選択および	測定回路の動作
	動作クロックの選択	8ビット・インターバル・タイマ	
		の動作クロックの選択	
0	サブシステム・クロック(fsua)	サブシステム・クロック	許可
		(fsua) 選択許可	
1	低速オンチップ・オシレータ・	サブシステム・クロック	禁止
	クロック(f∟)	(fsua) 選択禁止	

- 注1. f_Lクロックを選択 (WUTMMCK0 = 1) する場合は, サブシステム・クロック発振動作停止 (CSC レジスタのXTSTOPビット = 1) 時のみ可能です。
 - 2. WUTMMCK0を "1" に設定すると低速オンチップ・オシレータ・クロックが発振します。
 - 3. WUTMMCK0を"1"に設定した場合、リアルタイム・クロック2の1Hz出力機能は使用できません。
- 注意 リアルタイム・クロック2の動作クロックにサブシステム・クロック(fsub = 32.768 kHz)を選択時のみ、年、月、曜日、日、時、分、秒のカウントができます。

低速オンチップ・オシレータ・クロック(fiL = 15 kHz)を選択時は、定周期割り込み機能のみ使用できます。

ただし、fiL選択時の定周期割り込み間隔は、定周期(RTCC0レジスタで選択した値)×1/fiLで算出される値になります。

29.3.3 発振停止検出制御レジスタ (OSDC)

発振停止検出回路を制御するレジスタです。発振停止検出回路の動作開始,動作停止を選択します。また, 発振停止判定時間を設定します。

OSDCEビットが"0"の状態では、発振停止検出回路は動作を開始しません。

OSDCレジスタは、16ビット・メモリ操作命令で設定します。

リセット信号の発生により、OFFFHになります

図29-4 発振停止検出制御レジスタ (OSDC) のフォーマット

アドレス:F0390H		リセット時	: 0FFFH	R/W				
略号	15	14	13	12	11	10	9	8
OSDC	OSDCE	0	0	0	OSDCCMP	OSDCCMP	OSDCCMP	OSDCCMP
					11	10	9	8
略号	7	6	5	4	3	2	1	0
OSDC	OSDCCMP	OSDCCMP	OSDCCMP	OSDCCMP	OSDCCMP	OSDCCMP	OSDCCMP	OSDCCMP
	7	6	5	4	3	2	1	0

OSDCE	発振停止検出動作の制御
0	発振停止検出動作停止
1	発振停止検出動作開始

OSDCCMP11-OSDCCMP0	発振停止判定時間
000H	設定禁止
002H	
003H	発振停止判定時間を設定します。
	OSDCCMPの設定値(A)に対し,(A-2)サイクル~最大(A+1)サイクルの期間
FFFH	発振停止した場合は、発振停止と判定されます。
	発振停止判定時間 = 低速オンチップ・オシレータ・クロック(f∟)周期×
	((OSDCCMP11-OSDCCMP0ビットの設定値)+1)

- 注意1. OSDCCMP11-OSDCCMP0ビットの設定を変更する場合は、必ずOSDCE = 0 (発振停止検出動作停止) にしてください。
 - 2. 発振停止検出回路は、ソフトウエアでOSDCEビットに"0"(発振停止検出動作停止)を設定、あるいはRESET端子によるリセットまたは不正命令の実行注による内部リセットによって発振停止検出動作を停止します。

また、内部リセットの発生によりXT1発振クロックの発振も停止するため、リセット発生後は、再度ソフトウエアでXT1発振クロックの発振を再開させたあと、発振停止検出動作を許可にしてください。

- 3. ビット14-12には必ず"0"を設定してください。
- 注 FFHの命令コードを実行したときに発生します。

不正命令の実行によるリセットは、インサーキット・エミュレータやオンチップ・デバッグ・エミュレータによるエミュレーションでは発生しません。



29.4 発振停止検出回路の動作

29.4.1 発振停止検出回路の動作方法

- 1. 外部リセット解除後、サブシステム・クロックの発振を開始します。
- 2. 発振停止検出制御レジスタ (OSDC) に書き込みを行うことにより、発振停止検出回路が動作を開始します。
- 3. 発振停止検出回路が動作中に、サブシステム・クロック(fsub)が発振停止判定時間以上連続して停止すると、発振停止検出割り込み(INTOSDC)を出力します。




図29-5 発振停止検出回路のタイミング

注 OSDCCMPの設定値(A)に対し、(A-2)サイクル~最大(A+1)サイクルの期間発振停止した場合は、 発振停止と判定されます。

29.5 発振停止検出機能使用時の注意事項

発振停止検出回路は、ウォッチドッグ・タイマと一緒に使用してください。 発振停止検出は、次のいずれかの条件で使用できます。

- ・オプション・バイト (000C0H) のビット0 (WDSTBYON) , ビット4 (WDTON) を "1" , OSMCレジスタ のビット4 (WUTMMCK0) を "0" に設定した場合
- · OSMCレジスタのビット4 (WUTMMCK0) を "1" に設定した場合

RL78/I1B 第30章 安全機能

第30章 安全機能

30.1 安全機能の概要

- ★ 安全規格IEC60730に対応するため、RL78/I1Bでは以下の安全機能を搭載しています。
 この安全機能は、マイコンで自己診断することで、故障を検出して安全に停止することを目的としています。
 - (1) フラッシュ・メモリCRC演算機能(高速CRC, 汎用CRC)

CRC演算を行うことにより、フラッシュ・メモリのデータ誤りを検出します。

用途や使用条件に応じて、以下の2つのCRCを使い分けていただくことができます。

- ・「高速CRC」… 初期設定ルーチンの中で、CPUを停止させてコード・フラッシュ・メモリ領域全体を高速にチェックすることができます。
- ・「汎用CRC」… CPU動作中に、コード・フラッシュ・メモリ領域に限らず、多用途のチェックに使用できます。
- (2) RAMパリティ・エラー検出機能

RAMをデータとして読み出すとき、パリティ・エラーを検出します。

(3) RAMガード機能

CPUの暴走によるRAMデータの書き換えを防止します。

(4) SFRガード機能

CPUの暴走によるSFRの書き換えを防止します。

(5) 不正メモリ・アクセス検出機能

不正メモリ領域 (メモリが存在しない、アクセスが制限されている領域) への不正なアクセスを検出します。

(6) 周波数検出機能

タイマ・アレイ・ユニットを使用して、CPU/周辺ハードウエア・クロック周波数の自己チェックができます。

(7) A/Dテスト機能

A/Dコンバータの+側基準電圧、一側基準電圧、アナログ入力チャネル(ANI)、温度センサ出力電圧および内部基準電圧をA/D変換することにより、A/Dコンバータの自己チェックができます。

(8) 入出力端子のデジタル出力信号レベル検出機能

入出力端子が出力モード時に、端子の出力レベルをリードすることができます。

備考 安全規格IEC60730に対応する安全機能の使用例は、RL78 MCU シリーズのIEC60730/60335 セルフテスト・ライブラリ アプリケーションノート (R01AN1062, R01AN1296) を参照してください。

RL78/I1B 第30章 安全機能

30.2 安全機能で使用するレジスタ

安全機能では、各機能で次のレジスタを使用します。

レジスタ名	安全機能の各機能
・フラッシュ・メモリCRC制御レジスタ(CRC0CTL)	フラッシュ・メモリCRC演算機能
・フラッシュ・メモリCRC演算結果レジスタ(PGCRCL)	(高速CRC)
・CRC入力レジスタ(CRCIN)	CRC演算機能
・CRCデータ・レジスタ(CRCD)	(汎用CRC)
・RAMパリティ・エラー制御レジスタ(RPECTL)	RAMパリティ・エラー検出機能
・不正メモリ・アクセス検出制御レジスタ(IAWCTL)	RAMガード機能
	SFRガード機能
	不正メモリ・アクセス検出機能
・タイマ入力選択レジスタ0(TIS0)	周波数検出機能
・A/Dテスト・レジスタ(ADTES)	A/Dテスト機能
・ポート・モード選択レジスタ(PMS)	入出力ポートのデジタル出力信号レベル検出機能

各レジスタの内容については、30.3 安全機能の動作の中で説明します。

30.3 安全機能の動作

30.3.1 フラッシュ・メモリCRC演算機能(高速CRC)

IEC60730ではフラッシュ・メモリ内のデータ確認が義務付けられており、その確認手段としてCRCが推奨されています。この高速CRCでは、初期設定(イニシャライズ)ルーチンの間に、コード・フラッシュ・メモリ領域全体をチェックすることができます。RAM上のプログラムによるメイン・システム・クロックでのHALTモードでのみ動作可能です。

高速CRCは、CPUを停止させて、フラッシュ・メモリから1クロックで32ビットのデータを読み出して演算します。そのため、チェック終了までの時間が短いことが特徴です(例 フラッシュ・メモリ32 KB:341 µs@24 MHz)。

CRC生成多項式はCRC-16-CCITTの「X¹⁶+X¹²+X⁵+1」に対応しています。

ビット31→ビット0のMSBファーストで演算します。

注意 オンチップ・デバッグでは、モニタ・プログラムを配置するため、CRC演算結果が異なります。

備考 汎用CRCはLSBファーストのため、演算結果は異なります。

30. 3. 1. 1 フラッシュ・メモリ CRC 制御レジスタ (CRC0CTL)

高速CRC演算器の動作制御と演算範囲の設定を行うレジスタです。

CRC0CTLレジスタは、1ビット・メモリ操作命令または8ビット・メモリ操作命令で設定します。

リセット信号の発生により、00Hになります。

図30-1 フラッシュ・メモリCRC制御レジスタ(CRC0CTL)のフォーマット

アドレス: F02F0H リセット時: 00H R/W

略号	7	6	5	4	3	2	1	0
CRC0CTL	CRC0EN	0	0	0	0	FEA2 ^注	FEA1	FEA0

CRC0EN	高速CRC演算器の動作制御
0	動作停止
1	HALT命令実行により演算開始

FEA2 ^注	FEA1	FEA0	高速CRC演算範囲
0	0	0	0000H-3FFBH(16 K-4バイト)
0	0	1	00000H-7FFBH(32 K-4バイト)
0	1	0	00000H-BFFBH(48 K-4バイト)
0	1	1	00000H-FFFBH(64 K-4バイト)
1	0	0	00000H-13FFBH(80 K-4バイト)
1	0	1	00000H-17FFBH(96 K-4バイト)
1	1	0	00000H-1BFFBH(112 K-4バイト)
1	1	1	00000H-1FFFBH(128 K-4バイト)

注 R5F10MMEおよびR5F10MPEでは、FEA2ビットを必ず"0"に設定してください。

備考 フラッシュ・メモリの最後の4バイトには、あらかじめ比較用のCRC演算結果期待値を入れてください。そのため、演算範囲は4バイト引いた範囲になっています。

30. 3. 1. 2 フラッシュ・メモリ CRC 演算結果レジスタ (PGCRCL)

高速CRC演算結果を格納するレジスタです。

PGCRCLレジスタは、16ビット・メモリ操作命令で設定します。

リセット信号の発生により、0000Hになります。

図30-2 フラッシュ・メモリCRC演算結果レジスタ (PGCRCL) のフォーマット

アドレス: F02F2H リセット時: 0000H R/W

略号

略号	15	14	13	12	11	10	9	8
PGCRCL	PGCRC15	PGCRC14	PGCRC13	PGCRC12	PGCRC11	PGCRC10	PGCRC9	PGCRC8
	7	6	5	4	3	2	1	0
	PGCRC7	PGCRC6	PGCRC5	PGCRC4	PGCRC3	PGCRC2	PGCRC1	PGCRC0


PGCRC15-0	高速CRC演算結果
0000H-FFFFH	高速CRC演算結果を格納

注意 PGCRCLレジスタは、CRC0EN (CRC0CTLレジスタのビット7) = 1の場合のみライト可能です。

フラッシュ・メモリCRC演算機能(高速CRC)のフロー・チャートを図30-3に示します。

<動作フロー>

図30-3 フラッシュ・メモリCRC演算機能(高速CRC)のフロー・チャート



- 注意1. CRC演算の対象は、コード・フラッシュのみです。
 - 2. CRC演算の期待値は、コード・フラッシュ内の演算範囲の後に格納してください。
 - 3. RAM領域にて、HALT命令を実行することで、CRC演算が有効になります。 必ずRAM領域でHALT命令を実行してください。


CRC演算の期待値は、総合開発環境 CubeSuite+を使用して算出することができます。詳細は、CubeSuite+ 統合開発環境ユーザーズマニュアルを参照してください。

30. 3. 2 CRC演算機能(汎用CRC)

★ この汎用CRCでは、CPU動作中に、周辺機能としてCRC演算を実行できます。汎用CRCは、コード・フラッシュ・メモリ領域に限らず、多用途のチェックに使用することができます。確認するデータは、ソフトウエア (ユーザ・プログラム)で指定します。HALTモード時のCRC演算機能は、DTC転送中だけ使用できます。

メイン・システム・クロック動作モードでも、サブシステム・クロック動作モードでも使用可能です。

CRC生成多項式はCRC-16-CCITTの「 $X^{16}+X^{12}+X^5+1$ 」を使用します。入力するデータはLSBファーストでの通信を考慮して、ビットの並びを反転して演算します。たとえば、データ12345678HをLSBから送信する場合には78H、56H、34H、12Hの順でCRCINレジスタに値を書き込むことで、CRCDレジスタから08F6Hの値が得られます。これは、データ12345678Hのビットの並びを反転した以下のビット列に対してCRC演算を行った結果です。



注意 プログラム実行中、デバッガはソフトウエア・ブレーク設定行をブレーク命令へ書き変えるため、CRC 演算の対象領域にソフトウエア・ブレークを設定すると、CRC演算結果が異なります。

30. 3. 2. 1 CRC 入力レジスタ (CRCIN)

汎用CRCのCRC計算するデータを設定する8ビットのレジスタです。

データ入力

設定可能範囲は、00H-FFHです。

00H-FFH

CRCINレジスタは、8ビット・メモリ操作命令で設定します。

リセット信号の発生により、00Hになります。

図30-4 CRC入力レジスタ (CRCIN) のフォーマット

アドレス: FFFACH リセット時: 00H R/W 略号 7 6 5 4 3 2 1 0 CRCIN ビット7-0 機 能

30. 3. 2. 2 CRC データ・レジスタ (CRCD)

汎用CRCのCRC演算結果を格納するレジスタです。

設定可能範囲は、0000H-FFFFHです。

CRCINレジスタ書き込みから、CPU/周辺ハードウエア・クロック(fclk)の1クロック経過後に、CRC演算結果がCRCDレジスタに格納されます。

CRCDレジスタは、16ビット・メモリ操作命令で設定します。

リセット信号の発生により、0000Hになります。

図30-5 CRCデータ・レジスタ (CRCD) のフォーマット


アドレス: F02FAH リセット時: 0000H R/W

略号	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CRCD																

- 注意1. CRCDレジスタに書き込まれた値を読み出す場合は、CRCINレジスタへの書き込みを行う前に リードしてください。
 - 2. CRCDレジスタへの書き込みと演算結果の格納が競合した場合、書き込みは無視されます。

<動作フロー>

図30-6 CRC演算機能(汎用CRC)のフロー・チャート



30.3.3 RAMパリティ・エラー検出機能

IEC60730ではRAMデータ確認が義務付けられています。そのため、RL78/I1BのRAMには、8ビットにつき1ビットのパリティが付加されています。このRAMパリティ・エラー検出機能では、データ書き込み時にパリティが書き込まれ、データ読み出し時にパリティをチェックします。また、パリティ・エラー発生時にリセットを発生することもできます。

30.3.3.1 RAM パリティ・エラー制御レジスタ (RPECTL)

パリティ・エラーの発生確認ビットと、パリティ・エラーによるリセット発生を制御するレジスタです。 RPECTLレジスタは、1ビット・メモリ操作命令または8ビット・メモリ操作命令で設定します。 リセット信号の発生により、00Hになります。

図30-7 RAMパリティ・エラー制御レジスタ(RPECTL)のフォーマット

アドレス: F00F5H リセット時: 00H R/W

略号	7	6	5	4	3	2	1	0
RPECTL	RPERDIS	0	0	0	0	0	0	RPEF

RPERDIS	パリティ・エラー・リセット・マスク・フラグ
0	パリティ・エラー・リセット発生を許可
1	パリティ・エラー・リセット発生を禁止

RPEF	パリティ・エラー・ステータス・フラグ
0	パリティ・エラーが発生していない
1	パリティ・エラーが発生した

注意 データ書き込み時にパリティが書き込まれ、データ読み出し時にパリティをチェックします。 そのため、RAMパリティ・エラー・リセット発生を許可する(RPERDIS = 0)場合、データ・アクセス時は「使用するRAM領域」をデータ読み出し前に必ず初期化してください。

また、RL78はパイプライン動作のためCPUが先読みを行い、使用しているRAM領域の先にある初期化されていないRAM領域を読み込むことで、RAMパリティ・エラーが発生する場合があります。したがって、RAMパリティ・エラー・リセット発生を許可する(RPERDIS = 0)場合、RAM領域からの命令実行時は「使用するRAM領域+10バイト」の領域を必ず初期化してください。

備考1. 初期状態では、パリティ・エラー・リセット発生許可(RPERDIS = 0)になっています。

- 2. パリティ・エラー・リセット発生禁止(RPERDIS = 1)を設定時に、パリティ・エラーが発生した場合も、RPEFフラグはセット(1)されます。なお、RPEF = 1の状態で、パリティ・エラー・リセット発生許可(RPERDIS = 0)に設定すると、RPERDISをクリア(0)した時点でパリティ・エラー・リセットが発生します。
- 3. RPECTLレジスタのRPEFフラグは、パリティ・エラー発生時にセット(1)され、0の書き込み、またはすべてのリセット要因によりクリア(0)されます。RPEF = 1のときに、パリティ・エラーが発生しないRAMを読み出してもRPEF = 1を保持します。
- 4. 汎用レジスタは、RAMパリティ・エラー検出の範囲に含みません。




図30-8 RAMパリティ・チェックのフローチャート

注 RAMパリティ・エラーによる内部リセットの確認は、第25章 リセット機能を参照してください。

30.3.4 RAMガード機能

★ このRAMガード機能は、指定した空間のデータを保護するための機能です。

RAMガード機能を設定すると、指定した空間へのRAM書き込みは無効になり、読み出しは通常通りに可能となります。

30.3.4.1 不正メモリ・アクセス検出制御レジスタ (IAWCTL)

不正メモリ・アクセスの検出可否、RAM/SFRガード機能を制御するレジスタです。

RAMガード機能では、GRAM1, GRAM0ビットを使用します。

IAWCTLレジスタは、8ビット・メモリ操作命令で設定します。

リセット信号の発生により、00Hになります。

図30-9 不正メモリ・アクセス検出制御レジスタ(IAWCTL)のフォーマット

アドレス: F0078H リセット時: 00H R/W

略号	7	6	5	4	3	2	1	0
IAWCTL	IAWEN	0	GRAM1	GRAM0	0	GPORT	GINT	GCSC

GRAM1	GRAM0	RAMガード空間 ^注
0	0	無効。RAMへのライト可能
0	1	RAM先頭アドレスから128バイト
1	0	RAM先頭アドレスから256バイト
1	1	RAM先頭アドレスから512バイト

注 RAMの先頭アドレスは、製品の搭載RAMサイズにより変わります。

30.3.5 SFRガード機能

★ SFRガード機能は、ポート機能、割り込み機能、クロック制御機能、電圧検出回路、RAMパリティ・エラー検 出機能の制御レジスタのデータを保護するための機能です。

SFRガード機能を設定すると、ガードされたSFRへの書き込みは無効になり、読み出しは通常通りに可能となります。

30.3.5.1 不正メモリ・アクセス検出制御レジスタ (IAWCTL)

不正メモリ・アクセスの検出可否、RAM/SFRガード機能を制御するレジスタです。

SFRガード機能では、GPORT, GINT, GCSCビットを使用します。

IAWCTLレジスタは、8ビット・メモリ操作命令で設定します。

リセット信号の発生により、00Hになります。

図30-10 不正メモリ・アクセス検出制御レジスタ(IAWCTL)のフォーマット

アドレス: F0078H リセット時: 00H R/W

略号	7	6	5	4	3	2	1	0
IAWCTL	IAWEN	0	GRAM1	GRAM0	0	GPORT	GINT	GCSC

GPORT	ポート機能の制御レジスタのガード
0	無効。ポート機能の制御レジスタのリード/ライト可能。
1	有効。ポート機能の制御レジスタのライト無効。リード可能。
	[ガードされるSFR] PMxx, PUxx, PIMxx, POMxx, ADPC, PIOR, PFSEGxx, ISCLCD ^注

GINT	割り込み機能のレジスタのガード
0	無効。割り込み機能の制御レジスタのリード/ライト可能。
1	有効。割り込み機能の制御レジスタのライト無効。リード可能。
	[ガードされるSFR] IFxx, MKxx, PRxx, EGPx, EGNx

GCSC	クロック制御機能、電圧検出回路、RAMパリティ・エラー検出機能の制御レジスタのガード									
0	無効。クロック制御機能,電圧検出回路,RAMパリティ・エラー検出機能の制御レジスタのリード									
	/ライト可能。									
1	有効。クロック制御機能,電圧検出回路,RAMパリティ・エラー検出機能の制御レジスタのライト									
	無効。リード可能。									
	[ガードされるSFR] CMC, CSC, OSTS, CKC, PERx, OSMC, LVIM, LVIS, RPECTL									

注 Pxx (ポート・レジスタ) はガードされません。

30.3.6 不正メモリ・アクセス検出機能

IEC60730ではCPUと割り込みの動作が正しいことを確認する必要があります。

不正メモリ・アクセス検出機能は、規定された不正アクセス検出空間をアクセスした際に、リセットを発生 させる機能です。

不正アクセス検出空間は、図30-10で「NG」と記載した範囲になります。

アクセス可否 命令フェッチ (実行) 読み出し 書き込み FFFFFH 特殊機能レジスタ(SFR) 256バイト NG FFF00H FFEFFH 汎用レジスタ OK 32バイト FFEE0H FFEDFH $\mathsf{RAM}^{\grave{\Xi}}$ OK zzzzzH OK Mirror NG NG F1000H FOFFFH 使用不可 OK F 0 8 0 0 H F 0 7 F F H OK 特殊機能レジスタ(2nd SFR) NG 2 Kバイト F0000H EFFFFH OK EF000H EEFFFH NG NG NG 使用不可 уууууН x x x x x x HOK OK フラッシュ・メモリ^注 00000H

図30-11 不正アクセス検出空間

注 各製品のコード・フラッシュ・メモリ、RAMのアドレスは次のようになります。

/工 日秋開刊 I	· / / · · · · · / · · · · · · · · · · ·			
製 品	コード・フラッシュ・メモリ	RAM	読み出し/命令フェッチ(実行)	
	(00000H-xxxxxH)	(zzzzzH-FFEFFH)	時の検出最下位アドレス(yyyyyH)	
R5F10MME, R5F10MPE	65536×8ビット (00000H-0FFFFH)	6144×8ビット(FE700H-FFEFFH)	10000H	
R5F10MMG, R5F10MPG	131072×8ビット(00000H-1FFFFH)	8192×8ビット(FDF00H-FFEFFH)	20000H	

30. 3. 6. 1 不正メモリ・アクセス検出制御レジスタ (IAWCTL)

不正メモリ・アクセスの検出可否、RAM/SFRガード機能を制御するレジスタです。

不正メモリ・アクセス検出機能では、IAWENビットを使用します。

IAWCTLレジスタは、8ビット・メモリ操作命令で設定します。

リセット信号の発生により、00Hになります。

図30-12 不正メモリ・アクセス検出制御レジスタ(IAWCTL)のフォーマット

アドレス: F0078H リセット時: 00H R/W

略号	7	6	5	4	3	2	1	0
IAWCTL	IAWEN	0	GRAM1	GRAM0	0	GPORT	GINT	GCSC

I	IAWEN ^注	不正メモリ・アクセスの検出制御
Ī	0	不正メモリ・アクセスの検出無効
	1	不正メモリ・アクセスの検出有効

注 IAWENビットは1の書き込みのみを有効とし、IAWEN = 1としたあとの0の書き込みは無効です。

備考 オプション・バイト (000C0H) のWDTON = 1 (ウォッチドッグ・タイマ動作許可) のとき, IAWEN = 0でも不正メモリ・アクセスの検出機能は有効となります。

30.3.7 周波数検出機能


IEC60730では発振周波数が正しいことを確認することが義務付けられています。

周波数検出機能は、CPU/周辺ハードウエア・クロック周波数(fclk)を使用し、タイマ・アレイ・ユニット 0(TAU0)のチャネル5の入力パルスを測定することで、2つのクロックの比率関係が正しいか判定することができます。ただし、片一方のクロック、もしくは両方のクロックが停止している場合は、クロックの比率関係を判定することができません。

<比較するクロック>

- ①CPU/周辺ハードウエア・クロック周波数(fclk):
 - ・高速オンチップ・オシレータ・クロック(fin)
 - ・高速システム・クロック(fmx)
- ②タイマ・アレイ・ユニットのチャネル5入力:
 - ・チャネル5のタイマ入力(TI05)
 - ・低速オンチップ・オシレータ・クロック(fi∟: 15 kHz(TYP.))
 - ・サブシステム・クロック (fsua)

図30-13 周波数検出機能の構成



入力パルス間隔の測定結果が異常な値になった場合は、「クロック周波数に異常がある」と判定できます。 入力パルス間隔測定の方法については、7.8.3 入力パルス間隔測定としての動作を参照してください。

30.3.7.1 タイマ入力選択レジスタ 0 (TIS0)

TIS0レジスタは、タイマ・アレイ・ユニット0(TAU0)のチャネル5のタイマ入力を選択するレジスタです。 TIS0レジスタは、8ビット・メモリ操作命令で設定します。

リセット信号の発生により、00Hになります。

図30-14 タイマ入力選択レジスタ0 (TISO) のフォーマット

アドレス: F0074H リセット時: 00H R/W

略号	7	6	5	4	3	2	1	0
TIS0	0	0	0	0	0	TIS02	TIS01	TIS00

TIS02	TIS01	TIS00	チャネル1で使用するタイマ入力の選択
0	0	0	タイマ入力端子 (TI05) の入力信号
0	0	1	
0	1	0	
0	1	1	
1	0	0	低速オンチップ・オシレータ・クロック(fiL)
1	0	1	サブシステム・クロック(fsua)
	上記以外		設定禁止

30.3.8 A/Dテスト機能

IEC60730ではA/Dコンバータのテストが義務付けられています。このA/Dテスト機能では、A/Dコンバータの +側基準電圧、一側基準電圧、アナログ入力チャネル(ANI)、温度センサ出力電圧および内部基準電圧のA/D 変換を実施することで、A/Dコンバータの正常動作を確認します。確認方法の詳細は、安全機能(A/Dテスト) アプリケーションノート(R01AN0955)を参照してください。


また、アナログ・マルチプレクサは、以下の手順で確認できます。

- ① ADTESレジスタでA/D変換対象にANIx端子を選択(ADTES1, ADTES0=0,0)
- ② ANIx端子のA/D変換を行う(変換結果1-1)。
- ③ ADTESレジスタでA/D変換対象にA/Dコンバータの一側基準電圧を選択(ADTES1, ADTES0=1,0)
- ④ A/Dコンバータの一側基準電圧のA/D変換を行う(変換結果2-1)
- ⑤ ADTESレジスタでA/D変換対象にANIx端子を選択(ADTES1, ADTES0=0,0)
- ⑥ ANIx端子のA/D変換を行う(変換結果1-2)
- ⑦ ADTESレジスタでA/D変換対象にA/Dコンバータの+側基準電圧を選択 (ADTES1, ADTES0=1,1)
- ⑧ A/Dコンバータの+側基準電圧のA/D変換を行う(変換結果2-2)
- ① ANIx端子のA/D変換を行う(変換結果1-3)
- ① 「変換結果1-1」 = 「変換結果1-2」 = 「変換結果1-3」であることを確認する。
- ① 「変換結果2-1」のA/D変換結果がオールO, 「変換結果2-2」のA/D変換結果がオール1であることを確認する。

以上の手順で、アナログ・マルチプレクサが選択されていることと、配線が断線していないことが確認できます。

- 備考1. ①~⑩の変換動作中にアナログ入力電圧を可変とする場合は、別の手段でアナログ・マルチプレク サの確認をしてください。
 - 2. 変換結果は誤差を含むので、変換結果を比較するときは、適切な誤差を考慮してください。

図30-15 A/Dテスト機能の構成



注 HS(高速メイン)モードでのみ選択可能です。

30. 3. 8. 1 A/D テスト・レジスタ (ADTES)

A/D変換対象にA/Dコンバータの+側の基準電圧、一側の基準電圧、アナログ入力チャネル(ANIxx)、温度センサ出力電圧、内部基準電圧(1.45V)を選択するレジスタです。

A/Dテスト機能として使用する場合は、以下の設定にします。

- ・ゼロスケールを測定するときは、A/D変換対象に一側の基準電圧を選択。
- ・フルスケールを測定するときは、A/D変換対象に+側の基準電圧を選択。

ADTESレジスタは、8ビット・メモリ操作命令で設定します。 リセット信号の発生により、00Hになります。

図30-16 A/Dテスト・レジスタ (ADTES) のフォーマット

アドレス: F0013H リセット時: 00H R/W

略号 7 6 5 3 2 1 0 ADTES 0 0 0 0 0 0 ADTES1 ADTES0

ADTES1	ADTES0	A/D変換対象
0	0	ANIxx/温度センサ出力電圧 ^注 /内部基準電圧(1.45 V) ^注 (アナログ入力チャネル指定
		レジスタ(ADS)で設定)
1	0	ー側の基準電圧(ADM2レジスタのADREFMビットで選択)
1	1	+側の基準電圧(ADM2レジスタのADREFP1, ADREFP0ビットで選択)
上記	以外	設定禁止

注 温度センサ出力電圧、内部基準電圧(1.45 V)は、HS(高速メイン)モードでのみ選択可能です。

30.3.8.2 アナログ入力チャネル指定レジスタ (ADS)

A/D変換するアナログ電圧の入力チャネルを指定するレジスタです。

A/Dテスト機能でANIxx/温度センサ出力/内部基準電圧(1.45 V)を測定するときは、A/Dテスト・レジスタ(ADTES)を00Hに設定してください。

ADSレジスタは、1ビット・メモリ操作命令または8ビット・メモリ操作命令で設定します。

リセット信号の発生により、00Hになります。

図30-17 アナログ入力チャネル指定レジスタ (ADS) のフォーマット

アドレス: FFF31H リセット時: 00H R/W

略号	7	6	5	4	3	2	1	0
ADS	ADISS	0	0	ADS4	ADS3	ADS2	ADS1	ADS0

ADISS	ADS4	ADS3	ADS2	ADS1	ADS0	アナログ入力	入力ソース	
ADISS	AD34	ADSS	ADSZ	ADST	ADSU		X337-X	
						チャネル		
0	0	0	0	0	0	ANI0	P20/ANI0/AVREFP端子	
0	0	0	0	0	1	ANI1	P21/ANI1/AVREFM端子	
0	0	0	0	1	0	ANI2	P22/ANI2端子	
0	0	0	0	1	1	ANI3	P23/ANI3端子	
0	0	0	1	0	0	ANI4	P24/ANI4端子	
0	0	0	1	0	1	ANI5	P25/ANI5端子	
0	1	1	1	0	1	_	温度センサ2出力電圧 ^注	
1	0	0	0	0	1	_	内部基準電圧(1.45 V) ^注	
		上記	設定禁止					

注 HS(高速メイン)モードでのみ選択可能です。

注意1. ビット5,6には必ず0を設定してください。

- 2. ADPCレジスタでアナログ入力に設定したポートは、ポート・モード・レジスタ2 (PM2) で入力モードに選択してください。
- 3. A/Dポート・コンフィギュレーション・レジスタ (ADPC) でデジタル入出力として設定する端子を、ADSレジスタで設定しないでください。
- 4. ADISSビットを書き換える場合は、必ず変換停止状態 (ADCE = 0, ADCS = 0) のときに行ってください。
- 5. AVREFPをA/Dコンバータの+側の基準電圧として使用している場合、ANIOをA/D変換チャネルとして選択しないでください。
- 6. AVREFMをA/Dコンバータの一側の基準電圧として使用している場合、ANI1をA/D変換チャネルとして選択しないでください。
- 7. ADISS = 1を設定した場合、+側の基準電圧に内部基準電圧(1.45 V) は使用できません。 また、ADISS = 1に設定後、1回目の変換結果は使用できません。
- 8. STOPモードへ移行, もしくはサブシステム・クロックでCPU動作中にHALTモードへ移行する場合は, ADISS = 1に設定しないでください。ADISS = 1設定時は, 37.3.2 電源電流特性に示すA/Dコンバータ基準電圧電流(IADREF)の電流値が加算されます。

30.3.9 入出力ポートのデジタル出力信号レベル検出機能

IEC60730ではI/O機能が正しいことを確認することが義務付けられています。

入出力端子のデジタル出力信号レベル検出機能では、端子が出力モード時に、端子のデジタル出力レベルをリードすることができます。

30.3.9.1 ポート・モード選択レジスタ (PMS)

ポートが出力モード(ポート・モード・レジスタ(PMm)のPMmnビットが0)時に、ポートの出力ラッチの値をリードするか、端子の出力レベルをリードするかを選択するレジスタです。

PMSレジスタは、1ビット・メモリ操作命令または8ビット・メモリ操作命令で設定します。

リセット信号の発生により、00Hになります。

図30-18 ポート・モード選択レジスタ (PMS) のフォーマット

アドレス: F007BH リセット時: 00H R/W

略号	7	6	5	4	3	2	1	0
PMS	0	0	0	0	0	0	0	PMS0

PMS0	ポートが出力モード時(PMmn = 0)にリードするデータの選択
0	Pmnレジスタの値を読み出す
1	端子のデジタル出力レベルを読み出す

備考 m = 0-8, 12


n = 0-7

- 注意1. PMSレジスタのPMS0ビットを"1"に設定時は、リード・モディファイ命令でPxレジスタを書き換えないでください。Pxレジスタを書き換える場合は、8ビットの操作命令を使用してください。
 - 2. PMS制御は, LCD専用端子および入力専用端子 (P121-P124, P137) については無効となります。
 - 3. SEG兼用端子をSEG出力として使用する場合には、PMS制御は無効となります(リード時は"L"固定)。
 - 4. IICA0EN (PER0レジスタのビット4) = 0の場合, P61, P60端子はPMS制御が無効となります。

第31章 レギュレータ

31.1 レギュレータの概要

RL78/I1Bは、デバイス内部を定電圧動作させるための回路を内蔵しています。このときレギュレータ出力電圧を安定させるために、REGC端子にはレギュレータ安定として、コンデンサ(0.47~1 µF)を介し、Vssに接続してください。また、内部電圧の安定のために使用するため、特性のよいコンデンサを使用してください。



注意 上図の破線部分の配線を極力短くしてください。

レギュレータ出力電圧は、表31-1のようになります。

モード 出力電圧 条 件 LS(低速メイン)モード 1.8 V HS(高速メイン)モード 1.8 V STOPモード時 サブシステム・クロック(fsub)でCPU動作中で、高速システム・クロック(fmx) と高速オンチップ・オシレータ・クロック(fi⊣)が共に停止 サブシステム・クロック(fsub)でCPU動作設定時のHALTモード中で、高速シ ステム・クロック(fmx)と高速オンチップ・オシレータ・クロック(fm)が共 に停止 上記以外(オンチップ・デバッグ中を含む)^注 2.1 V

表31-1 レギュレータ出力電圧条件

注 オンチップ・デバッグ中に、サブシステム・クロック動作やSTOPモードに移行する場合は、レギュレータ 出力電圧は2.1 Vを継続します(1.8 Vにはなりません)。

第32章 オプション・バイト

32.1 オプション・バイトの機能

RL78/I1Bのフラッシュ・メモリの000C0H-000C3Hは、オプション・バイト領域です。

オプション・バイトは、ユーザ・オプション・バイト(000C0H-000C2H)とオンチップ・デバッグ・オプション・バイト(000C3H)で構成されています。

電源投入時またはリセットからの起動時に、自動的にオプション・バイトを参照して、指定された機能の設定を行います。製品使用の際には、必ずオプション・バイトにて次に示す機能の設定を行ってください。なお、機能が配置されていないビットは、初期値から変更しないでください。

また,セルフ・プログラミング時にブート・スワップ動作を使用する際には,000C0H-000C3Hは010C0H-010C3Hと切り替わるので,010C0H-010C3Hにも000C0H-000C3Hと同じ値を設定してください。

注意 オプション・バイトは、各機能の使用の有無にかかわらず必ず設定してください。

32. 1. 1 ユーザ・オプション・バイト (000C0H-000C2H/010C0H-010C2H)

- (1) 000C0H/010C0H
 - 〇ウォッチドッグ・タイマの動作
 - ・カウンタの動作許可/禁止
 - ・HALT/STOPモード時のカウンタの動作可能/停止
 - 〇ウォッチドッグ・タイマのオーバフロー時間の設定
 - 〇ウォッチドッグ・タイマのウインドウ・オープン期間の設定
 - 〇ウォッチドッグ・タイマのインターバル割り込み
 - ・インターバル割り込みを使用する/使用しない
 - 注意 ブート・スワップ時は、000C0Hと010C0Hが切り替わるので、010C0Hにも000C0Hと同じ値を 設定してください。
- (2) 000C1H/010C1H
 - OLVDの動作モード設定
 - ・割り込み&リセット・モード
 - ・リセット・モード
 - •割り込みモード
 - ・LVDオフ(RESET端子による外部リセットを使用)
 - OLVD検出レベル (VLVDH, VLVDL, VLVD) の設定
 - 注意1. 電源立ち上がり時は、37.4 AC特性に示す動作電圧範囲まで、電圧検出回路か外部リセットでリセット状態を保ってください。電源立ち下がり時は、動作電圧範囲を下回る前に、STOPモードに移行するか、電圧検出回路か外部リセットでリセット状態にしてください。動作電圧範囲は、ユーザ・オプション・バイト(000C2H/010C2H)の設定により変わります。

- 注意2. ブート・スワップ時は、000C1Hと010C1Hが切り替わるので、010C1Hにも000C1Hと同じ値を設定してください。
- (3) 000C2H/010C2H
 - 〇フラッシュの動作モード設定

使用するメイン・システム・クロック周波数(fMAIN)、電源電圧(VDD)に応じて設定

- ・LS(低速メイン)モード
- · HS(高速メイン)モード
- ○高速オンチップ・オシレータの周波数設定
 - ・3 MHz, 6 MHz, 12 MHz, 24 MHz から選択
 - 注意 ブート・スワップ時は、000C2Hと010C2Hが切り替わるので、010C2Hにも000C2Hと同じ値を 設定してください。

32. 1. 2 オンチップ・デバッグ・オプション・バイト (000C3H/010C3H)

- 〇オンチップ・デバッグ動作制御
 - ・オンチップ・デバッグ動作禁止/許可
- 〇セキュリティID認証失敗時のフラッシュ・メモリ・データの処理
 - ・オンチップ・デバッグ・セキュリティID認証失敗時にフラッシュ・メモリのデータを消去する/消去しない
 - 注意 ブート・スワップ時は、000C3Hと010C3Hが切り替わるので、010C3Hにも000C3Hと同じ値を 設定してください。

32.2 ユーザ・オプション・バイトのフォーマット

図32-1 ユーザ・オプション・バイト (000C0H/010C0H) のフォーマット

アドレス: 000C0H/010C0H^{注1}

7	6	5	4	3	2	1	0
WDTINT	WINDOW1	WINDOW0	WDTON	WDCS2	WDCS1	WDCS0	WDSTBYON

I	WDTINT	ウォッチドッグ・タイマのインターバル割り込みの使用/不使用						
ĺ	0	インターバル割り込みを使用しない						
Ī	1	オーバフロー時間の75%+1/2fu到達時にインターバル割り込みを発生する						

WINDOW1	WINDOW0	ウォッチドッグ・タイマのウインドウ・オープン期間 ^{注2}
0	0	設定禁止
0	1	50 %
1	0	75 %
1	1	100 %

I	WDTON	ウォッチドッグ・タイマのカウンタの動作制御								
ĺ	0	カウンタ動作禁止(リセット解除後、カウント停止)								
I	1	カウンタ動作許可(リセット解除後、カウント開始)								

WDCS2	WDCS1	WDCS0	ウォッチドッグ・タイマのオーバフロー時間			
			(fi∟ = 17.25 kHz(MAX.)の場合)			
0	0	0	$2^{6}/f_{IL}$ (3.71 ms)			
0	0	1	$2^{7}/f_{\text{IL}}$ (7.42 ms)			
0	1	0	$2^{8}/f_{IL}$ (14.84 ms)			
0	1	1	$2^{9}/f_{IL}$ (29.68 ms)			
1	0	0	$2^{11}/f_{IL}$ (118.72 ms)			
1	0	1	2 ¹³ /fi∟ (474.89 ms)			
1	1	0	$2^{14}/f_{IL}$ (949.79 ms)			
1	1	1	2 ¹⁶ /f _{IL} (3799.18 ms)			

WDSTBYON	ウォッチドッグ・タイマのカウンタ動作制御(HALT/STOPモード時)
0	HALT/STOPモード時,カウンタ動作停止 ^{注2}
1	HALT/STOPモード時,カウンタ動作許可

- 注1. ブート・スワップ時は、000C0Hと010C0Hが切り替わるので、010C0Hにも000C0Hと同じ値を設定してください。
 - 2. WDSTBYON = 0のときは、WINDOW1、WINDOW0ビットの値に関係なく、ウインドウ・オープン期間100%となります。

備考 fi∟: 低速オンチップ・オシレータ・クロック周波数

図32-2 ユーザ・オプション・バイト (000C1H/010C1H) のフォーマット (1/2)

アドレス: 000C1H/010C1H^注

7	6	5	4	3	2	1	0
VPOC2	VPOC1	VPOC0	1	LVIS1	LVIS0	LVIMDS1	LVIMDS0

・LVDの設定(割り込み&リセット・モード)

検出電圧			オプション・バイト設定値									
VL	VDH	VLVDL	VPOC2	VPOC1	VPOC0	LVIS1	LVIS0	モード設定				
立ち上 がり	立ち下 がり	立ち下 がり						LVIMDS1	LVIMDS0			
2.61 V	2.55 V	2.45 V	0	1	0	1	0	1	0			
2.71 V	2.65 V					0	1					
3.75 V	3.67 V					0	0					
2.92 V	2.86 V	2.75 V		1	1	1	0					
3.02 V	2.96 V					0	1					
4.06 V	3.98 V					0	0					
	-		上記以外は設	定禁止								

・LVDの設定(リセット・モード)

検出電圧		オプション・バイト設定値								
VL	VD	VPOC2	VPOC1	VPOC0	LVIS1	LVIS0	モー	ぶ設定		
立ち上がり	立ち下がり						LVIMDS1	LVIMDS0		
1.98 V	1.94 V	0	0	1	1	0	1	1		
2.09 V	2.04 V		0	1	0	1				
2.50 V	2.45 V		1	0	1	1				
2.61 V	2.55 V		1	0	1	0				
2.71 V	2.65 V		1	0	0	1				
2.81 V	2.75 V		1	1	1	1				
2.92 V	2.86 V		1	1	1	0				
3.02 V	2.96 V		1	1	0	1				
3.13 V	3.06 V		0	1	0	0				
3.75 V	3.67 V		1	0	0	0				
4.06 V	3.98 V		1	1	0	0				
_	-	上記以外は設	定禁止							

注 ブート・スワップ時は、000C1Hと010C1Hが切り替わるので、010C1Hにも000C1Hと同じ値を設定してください。

注意 ビット4には、必ず1を書き込んでください。

備考1. LVDの設定に関しては27.1 電圧検出回路の機能を参照してください。

2. 検出電圧はTYP.値です。詳細は、376.6 LVD回路特性を参照してください。

(注意は、次ページにあります。)

図32-2 ユーザ・オプション・バイト(000C1H/010C1H)のフォーマット(2/2)

アドレス: 000C1H/010C1H^注

_	7	6	5	4	3	2	1	0
ĺ	VPOC2	VPOC1	VPOC0	1	LVIS1	LVIS0	LVIMDS1	LVIMDS0

・LVDの設定(割り込みモード)

検出電圧			オプション・バイト設定値								
VL	.VD	VPOC2	VPOC1	VPOC0	LVIS1	LVIS0	モ −1	ド設定			
立ち上がり	立ち下がり						LVIMDS1	LVIMDS0			
1.98 V	1.94 V	0	0	1	1	0	0	1			
2.09 V	2.04 V		0	1	0	1					
2.50 V	2.45 V		1	0	1	1					
2.61 V	2.55 V		1	0	1	0					
2.71 V	2.65 V		1	0	0	1					
2.81 V	2.75 V		1	1	1	1					
2.92 V	2.86 V		1	1	1	0					
3.02 V	2.96 V		1	1	0	1					
3.13 V	3.06 V		0	1	0	0					
3.75 V	3.67 V		1	0	0	0					
4.06 V	3.98 V		1	1	0	0					
	_	上記以外は設	定禁止								

・LVDオフの設定(RESET端子による外部リセット入力を使用)

検出	電圧	オプション・バイト設定値						
V _{LVD}		VPOC2	VPOC1	VPOC0	LVIS1	LVIS0	モ −1	ド設定
立ち上がり	立ち下がり						LVIMDS1	LVIMDS0
_	_	1	×	×	×	×	×	1
_		上記以外は設	定禁止					

注 ブート・スワップ時は、000C1Hと010C1Hが切り替わるので、010C1Hにも000C1Hと同じ値を設定してください。

注意1. ビット4には、必ず1を書き込んでください。

2. 電源立ち上がり時は、37.4 AC特性に示す動作電圧範囲まで、電圧検出回路か外部リセットでリセット状態を保ってください。電源立ち下がり時は、動作電圧範囲を下回る前に、STOPモードに移行するか、電圧検出回路か外部リセットでリセット状態にしてください。

動作電圧範囲は、ユーザ・オプション・バイト(000C2H/010C2H)の設定により変わります。

備考 1. ×:don't care

- 2. LVDの設定に関しては27.1 電圧検出回路の機能を参照してください。
- 3. 検出電圧はTYP.値です。詳細は、37.6.6 LVD回路特性を参照してください。

図32-3 ユーザ・オプション・バイト (000C2H/010C2H) のフォーマット

アドレス: 000C2H/010C2H^{注1}

7	6	5	4	3	2	1	0
CMODE1	CMODE0	1	0	0	FRQSEL2	FRQSEL1	FRQSEL0

CMODE1	CMODE0	フラッシュの動作モード設定			
			動作周波数範囲(f _{MAIN})	動作電圧範囲(V _{DD})	
1	0	LS(低速メイン)モード	6/3MHz	1.9 V∼5.5 V	
1	1	HS(高速メイン)モード	6/3MHz	2.1 V~5.5 V ^{注2}	
			12/6/3MHz	2.4 V~5.5 V	
			24/12/6/3MHz	2.7 V~5.5 V	
上記以外		設定禁止			

FRQSEL2	FRQSEL1	FRQSEL0	高速オンチップオシレータ・クロックの
			周波数
			fін
0	0	0	24 MHz
0	0	1	12 MHz
0	1	0	6 MHz
0	1	1	3 MHz
	上記以外		設定禁止

- 注1. ブート・スワップ時は、000C2Hと010C2Hが切り替わるので、010C2Hにも000C2Hと同じ値を 設定してください。
 - 2. -20°C≦TA≦+85°Cで使用してください。
- 注意1. ビット5,4には、必ず10Bを書き込んでください。
 - 2. 動作周波数範囲と動作電圧範囲は、フラッシュの各動作モードによって異なります。詳細は、 37.4 AC特性を参照してください。

32.3 オンチップ・デバッグ・オプション・バイトのフォーマット

オンチップ・デバッグ・オプション・バイトのフォーマットを次に示します。

図32-4 オンチップ・デバッグ・オプション・バイト(000C3H/010C3H)のフォーマット

アドレス: 000C3H/010C3H^注

7	6	5	4	3	2	1	0
OCDENSET	0	0	0	0	1	0	OCDERSD

OCDENSET	OCDERSD	オンチップ・デバッグ動作制御
0	0	オンチップ・デバッグ動作禁止
0	1	設定禁止
1	0	オンチップ・デバッグ動作許可。
		オンチップ・デバッグ・セキュリティID認証失敗時にフラッシュ・メモリのデータを
		消去する
1	1	オンチップ・デバッグ動作許可。
		オンチップ・デバッグ・セキュリティID認証失敗時にフラッシュ・メモリのデータを
		消去しない

- 注 ブート・スワップ時は、000C3Hと010C3Hが切り替わるので、010C3Hにも000C3Hと同じ値を設定してください。
- 注意 ビット7,0 (OCDENSET, OCDERSD) のみ,値を指定できます。 ビット6-1には、必ず000010Bを書き込んでください。
- 備考 ビット3-1は、オンチップ・デバッグ機能使用時に値が書き変わるので、設定後は不定となります。 ただし、設定時にはビット3-1にも、必ず初期値(0,1,0)を設定してください。

32.4 オプション・バイトの設定

ユーザ・オプション・バイトとオンチップ・デバッグ・オプション・バイトは、ソースへの記述による設定の 他にリンク・オプションでも設定できます。その場合、下記のようにソースに記述があってもリンク・オプションでの設定内容が優先されます。

オプション・バイト設定のソフトウエア記述例を次に示します。

OPT	CSEG	OPT_BY	ΓE
	DB	36H	; ウォッチドッグ・タイマのインターバル割り込みを使用しない,
			; ウォッチドッグ・タイマ動作許可.
			; ウォッチドッグ・タイマのウインドウ・オープン期間50%,
			; ウォッチドッグ・タイマのオーバフロー時間2 ⁹ /fi∟,
			; HALT/STOPモード時、ウォッチドッグ・タイマの動作停止
	DB	5AH	; VLVDLIC2.45 Vを選択
			; Vlvdhに立ち上がり2.61 V, 立ち下がり2.55 Vを選択
			; LVDの動作モードに割り込み&リセット・モードを選択
	DB	АЗН	; フラッシュの動作モードにLS(低速メイン)モード,
			高速オンチップ・オシレータ・クロック周波数 3 MHzを選択
	DB	85H	; オンチップ・デバッグ動作許可, セキュリティID認証失敗時に
			; フラッシュ・メモリのデータを消去しない。


セルフ・プログラミング時にブート・スワップ機能を使用する際には、000C0H-000C3Hは010C0H-010C3Hと切り替わります。そのため010C0H-010C3Hにも000C0H-000C3Hと同じ値を、次のように記述してください。

OPT2	CSEG	AT	010C0H	
	DB		36H	; ウォッチドッグ・タイマのインターバル割り込みを使用しない,
				; ウォッチドッグ・タイマ動作許可,
				; ウォッチドッグ・タイマのウインドウ・オープン期間50%,
				; ウォッチドッグ・タイマのオーバフロー時間2 ⁹ /fiL,
				; HALT/STOPモード時, ウォッチドッグ・タイマの動作停止
	DB		5AH	; VLVDLに2.45 Vを選択
				; VLVDHに立ち上がり2.61 V, 立ち下がり2.55 Vを選択
				; LVDの動作モードに割り込み&リセット・モードを選択
	DB		АЗН	; フラッシュの動作モードにLS(低速メイン)モード,
				高速オンチップ・オシレータ・クロック周波数 3 MHzを選択
	DB		85H	; オンチップ・デバッグ動作許可, セキュリティID認証失敗時に
				; フラッシュ・メモリのデータを消去しない。

注意 オプション・バイトをアセンブリ言語により指定する場合, CSEG疑似命令の再配置属性名は OPT_BYTEを使用してください。なお、ブート・スワップ機能を使用するために010C0H~ 010C3Hにオプション・バイトを指定する場合は、再配置属性ATを使用して絶対番地を指定してください。

第33章 フラッシュ・メモリ

RL78マイクロコントローラは、プログラムの書き込み、消去、再書き込み可能なフラッシュ・メモリを内蔵しています。フラッシュ・メモリには、プログラム実行可能な"コード・フラッシュ"があります。



フラッシュ・メモリのプログラミング方法は、次のとおりです。

コード・フラッシュ・メモリは、フラッシュ・メモリ・プログラマまたは外部デバイス(UART通信)によるシリアル・プログラミングもしくは、セルフ・プログラミングで書き換えることができます。

- ・フラッシュ・メモリ・プログラマによるシリアル・プログラミング(33.4参照) 専用フラッシュ・メモリ・プログラマを使用してオンボードまたはオフボードで書き込みができます。
- ・外部デバイス(UART通信)によるシリアル・プログラミング(33.2参照) 外部デバイス(マイコンやASIC)とのUART通信を使用してオンボード上で書き込みができます。
- ・セルフ・プログラミング(33.5参照)
 フラッシュ・セルフ・プログラミング・ライブラリを利用して、ユーザ・アプリケーション上でコード・フラッシュ・メモリの自己書き換えができます。

フラッシュ・メモリ・プログラマによるシリアル・プログラミング 33. 1

RL78マイクロコントローラの内蔵フラッシュ・メモリにデータを書き込むために、次の専用フラッシュ・メモ リ・プログラマを使用できます。

- · PG-FP5, FL-PR5
- ・E1オンチップデバッギングエミュレータ

専用フラッシュ・メモリ・プログラマにより、オンボードまたはオフボードで書き込みができます。

(1) オンボード・プログラミング

ターゲット・システム上にRL78マイクロコントローラを実装後、フラッシュ・メモリの内容を書き換えま す。ターゲット・システム上には、専用フラッシュ・メモリ・プログラマを接続するためのコネクタなど を実装しておいてください。

(2) オフボード・プログラミング

ターゲット・システム上にRL78マイクロコントローラを実装する前に専用プログラム・アダプタ(FAシ リーズ)などでフラッシュ・メモリに書き込みます。

備考 FL-PR5, FAシリーズは、(株)内藤電誠町田製作所の製品です。

表33-1 RL78マイクロコントローラと専用フラッシュ・メモリ・プログラマの配線表

専用フラ	ッシュ・メモリ・フ	プログラマ技	接続端子	端子名	ピン番号		
					80ピン	100ピン	
信号	 号名	入出力	端子機能		LFQFP(12 × 12)	LFQFP(14 × 14)	
PG-FP5,	E1オンチップ						
FL-PR5	デバッギング						
	エミュレータ						
_	TOOL0	入出力	送受信信号	TOOL0/P40	8	14	
SI/RxD	_	入出力	送受信信号				
_	RESET	出力	リセット信号	RESET	9	15	
/RESET	_	出力					
V _{DD}		入出力	VDD電圧生成/	V _{DD}	17	23	
			電源監視				
GND		_	グランド	Vss	16	22	
				EVss1	_	54	
				REGC ^注	15	21	
FLMD1	EMV _{DD}	_	TOOL0端子	V _{DD}	17	23	
			駆動電源	EV _{DD1}	_	63	

注 REGC端子はコンデンサ(0.47~1 μF)を介してグランドに接続してください。

備考 この表に記載されていない端子は、フラッシュ・メモリ・プログラマによるプログラミング時にはオープン で構いません。

33.1.1 プログラミング環境

RL78マイクロコントローラのフラッシュ・メモリにプログラムを書き込むために必要な環境を示します。

図33-1 フラッシュ・メモリにプログラムを書き込むための環境



注 100ピン製品のみ

専用フラッシュ・メモリ・プログラマには、これを制御するホスト・マシンが必要です。


また、専用フラッシュ・メモリ・プログラマとRL78マイクロコントローラとのインタフェースはTOOL0端子を使用して、専用の単線UARTで書き込み/消去の操作を行います。

33.1.2 通信方式

専用フラッシュ・メモリ・プログラマとRL78マイクロコントローラとの通信は、RL78マイクロコントローラのTOOL0端子を使用して、専用の単線UARTによるシリアル通信で行います。

転送レート: 1 M, 500 k, 250 k, 115.2 kbps

図33-2 専用フラッシュ・メモリ・プログラマとの通信



- 注1. E1オンチップデバッギングエミュレータ使用時。
 - 2. PG-FP5, FL-PR5使用時。
 - 3. 100ピン製品のみ
 - 4. REGC端子はコンデンサ(0.47~1 μF)を介してグランドに接続してください。

専用フラッシュ・メモリ・プログラマはRL78マイクロコントローラに対して次の信号を生成します。詳細は PG-FP5、FL-PR5またはE1オンチップデバッギングエミュレータの各マニュアルを参照してください。

:	RL78マイクロコントローラ			
信号	-名	入出力	端子機能	端子名 ^{注2}
PG-FP5, FL-PR5	E1オンチップデバッ ギングエミュレータ			
Vo	D	入出力	VDD電圧生成/電圧監視	V _{DD}
GN	D	_	グランド	Vss, EVss1, REGC ^{注1}
FLMD1	EMV _{DD}	_	TOOL0端子駆動電源	V _{DD} , EV _{DD1}
/RESET	_	出力	リセット信号	RESET
- RESET		出力		
_	TOOL0	入出力	送受信信号	TOOL0
SI/RxD	_	入出力	送受信信号	

表33-2 端子接続一覧

- 注1. REGC端子はコンデンサ(0.47~1 µF)を介してグランドに接続してください。
 - 2. 接続先端子は、製品によって異なります。詳細は、表33-1を参照してください。

33.2 外部デバイス(UART内蔵)によるシリアル・プログラミング


オンボード上でRL78マイクロコントローラとUART接続されている外部デバイス(マイコンやASIC)を使って、内蔵フラッシュ・メモリにデータを書き込むことできます。

ユーザでのフラッシュ・メモリ・プログラマの開発については、RL78マイクロコントローラ(RL78プロトコルA)プログラマ編アプリケーション・ノート(R01AN0815)を参照してください。

33.2.1 プログラミング環境

RL78マイクロコントローラのフラッシュ・メモリにプログラムを書き込むために必要な環境を示します。

図33-3 フラッシュ・メモリにプログラムを書き込むための環境



注 100ピン製品のみ


外部デバイスからRL78マイクロコントローラに書き込み/消去する場合はオンボード上で行います。オフボードで書き込むことはできません。

33. 2. 2 通信方式

外部デバイスとRL78マイクロコントローラとの通信は、RL78マイクロコントローラのTOOLTxD, TOOLRxD 端子を使用して、専用のUARTによるシリアル通信で行います。

転送レート: 1 M, 500 k, 250 k, 115.2 kbps

図33-4 外部デバイスとの通信



- 注1. REGC端子はコンデンサ(0.47~1 µF)を介してグランドに接続してください。
 - 2. 100ピン製品のみ。

注意 EVDD1端子は、VDD端子と同電位にしてください。

外部デバイスはRL78マイクロコントローラに対して次の信号を生成します。

外部デバイス RL78マイクロコントローラ 信号名 入出力 端子機能 端子名 Vdd, EVdd1^{注2} V_{DD} 入出力 VDD電圧生成/電圧監視 Vss, EVss1^{注2}, REGC^{注1} GND グランド RESETOUT 出力 リセット信号出力 RESET RxD受信信号 TOOLTxD 入力 TxD **TOOLRXD** 出力 送信信号 出力 **PORT** モード信号 TOOL0

表33-3 端子接続一覧

- 注1. REGC端子はコンデンサ(0.47~1 µF)を介してグランドに接続してください。
 - 2. 100ピン製品のみ。

注意 EVDD1端子は、VDD端子と同電位にしてください。

33.3 オンボード上の端子処理

フラッシュ・メモリ・プログラマによるオンボード書き込みを行う場合は、ターゲット・システム上に専用フラッシュ・メモリ・プログラマと接続するためのコネクタを設けます。また、オンボード上に通常動作モードからフラッシュ・メモリ・プログラミング・モードへの切り替え機能を設けてください。

フラッシュ・メモリ・プログラミング・モードに遷移すると、フラッシュ・メモリ・プログラミングに使用しない端子は、すべてリセット直後と同じ状態になります。したがって、外部デバイスがリセット直後の状態を認めない場合は端子処理が必要です。

備考 フラッシュ・メモリ・プログラミング・モードに関しては、33.4.2 フラッシュ・メモリ・プログラミング・モードを参照してください。

33. 3. 1 P40/TOOL0端子

フラッシュ・メモリ・プログラミング・モード時は、外部で1 kΩの抵抗でプルアップし、専用フラッシュ・メモリ・プログラマに接続してください。

ポート端子として使用する場合、以下の方法で使用してください。

入力時:端子リセット解除時からthoの期間はロウ・レベルを入力しないでください。ただし、プルダウンで使用する場合は、500 kΩ以上の抵抗を使用してください。

出力時: プルダウンで使用する場合は、500 kΩ以上の抵抗を使用してください。

備考1. thD: フラッシュ・メモリ・プログラミング・モードに引き込むときに、外部/内部リセット解除からTOOL0端子をロウ・レベルに保持する時間。37. 12 フラッシュ・メモリ・プログラミング・モードの引き込みタイミングを参照してください。

2. RL78マイクロコントローラと専用フラッシュ・メモリ・プログラマとの通信には、単線UART (TOOL0端子) を使用するので、SAUやIICAの端子は使用しません。

33. 3. 2 RESET端子

オンボード上で、リセット信号生成回路と接続しているRESET端子に、専用フラッシュ・メモリ・プログラマや外部デバイスのリセット信号を接続する場合、信号の衝突が発生します。この信号の衝突を避けるため、リセット信号生成回路との接続をアイソレートしてください。

また、フラッシュ・メモリ・プログラミング・モード期間中に、ユーザ・システムからリセット信号を入力 した場合、正常なプログラミング動作が行われなくなるので、専用フラッシュ・メモリ・プログラマまたは外 部デバイスからのリセット信号以外は入力しないでください。

図33-5 信号の衝突(RESET端子)

RL78マイクロコントローラ 専用フラッシュ・メモリ・プログラマ接続端子 ほかのデバイス 出力端子

フラッシュ・メモリ・プログラミング・モードでは、ほかのデバイスが出力する信号と専用フラッシュ・メモリ・プログラマから送り出される信号が衝突するため、ほかのデバイス側の信号をアイソレートしてください。

33.3.3 ポート端子

フラッシュ・メモリ・プログラミング・モードに遷移すると、フラッシュ・メモリ・プログラミングに使用しない端子は、すべてリセット直後と同じ状態になります。したがって、各ポートに接続された外部デバイスが、リセット直後のポート状態を認めない場合は、抵抗を介してVppまたはEVpp1に接続するか、もしくは抵抗を介してVssまたはEVss1に接続するなどの端子処理が必要です。

33. 3. 4 REGC端子

REGC端子は、通常動作時と同様に、特性の良いコンデンサ(0.47~1 µF)を介し、GNDに接続してください。また、内部電圧の安定のために使用するため、特性のよいコンデンサを使用してください。

33. 3. 5 X1, X2端子

X1, X2は、通常動作モード時と同じ状態に接続してください。

備考 フラッシュ・メモリ・プログラミング・モード時は、高速オンチップ・オシレータ・クロック(fiн) を使用します。

33.3.6 電 源

フラッシュ・メモリ・プログラマの電源出力を使用する場合は、VDD端子はフラッシュ・メモリ・プログラマのVDDに、Vss端子はフラッシュ・メモリ・プログラマのGNDに、それぞれ接続してください。

オンボード上の電源を使用する場合は、通常動作モード時に準拠した接続にしてください。

ただしフラッシュ・メモリ・プログラマによる書き込みの場合は、オンボード上の電源を使用する場合においても、フラッシュ・メモリ・プログラマで電圧監視をするため、VDD, VSS端子はフラッシュ・メモリ・プログラマのVDD, GNDと必ず接続してください。


その他の電源(EVDD1, EVSS1)は、VDD, VSSと同じ電源を供給してください。

33.4 シリアル・プログラミング方法

33.4.1 シリアル・プログラミング手順

シリアル・プログラミングでコード・フラッシュ・メモリの書き換えを行う流れを示します。

図33-6 コード・フラッシュ・メモリの操作手順



33.4.2 フラッシュ・メモリ・プログラミング・モード

コード・フラッシュ・メモリの内容をシリアル・プログラミングで書き換えるときは、フラッシュ・メモリ・プログラミング・モードにしてください。フラッシュ・メモリ・プログラミング・モードへ遷移するには、次のようにしてください。

<専用フラッシュ・メモリ・プログラマを使用してシリアル・プログラミングする場合>

RL78マイクロコントローラを専用フラッシュ・メモリ・プログラマと接続します。専用フラッシュ・メモリ・プログラマとの通信により、自動的にフラッシュ・メモリ・プログラミング・モードに遷移します。


<外部デバイス(UART通信)を使用してシリアル・プログラミングする場合>

TOOL0端子をロウ・レベルに設定後、リセットを解除します(表33-4参照)。その後、図33-7に示す ①~④の手順でフラッシュ・メモリ・プログラミング・モードへ遷移します。詳細は、RL78マイクロコントローラ(RL78プロトコルA)プログラマ編アプリケーション・ノート(R01AN0815)を参照してください。

表33-4 リセット解除時のTOOLO端子の動作モードとの関係

TOOL0	動作モード
EV _{DD}	通常動作モード
0 V	フラッシュ・メモリ・プログラミング・モード

図33-7 フラッシュ・メモリ・プログラミング・モードへの引き込み



- ① TOOL0端子にロウ・レベルを入力
- ② 端子リセットを解除(その前にPOR, LVDリセットが解除されていること)
- ③ TOOL0端子のロウ・レベルを解除
- ④ UART受信によるモード引きこみ、ボー・レート設定完了

備考 tsuinit :この区間では、リセット解除から100 ms 以内に初期設定通信を完了してください。

tsu : TOOL0端子をロウ・レベルにしてから、端子リセットを解除するまでの時間

thD :外部/内部リセット解除から,TOOL0端子をロウ・レベルに保持する時間(フラッシュ・ファーム

処理時間を除く)

詳細は、37.12 フラッシュ・メモリ・プログラミング・モードの引き込みタイミングを参照してください。

フラッシュ・メモリ・プログラミング・モードには、ワイド・ボルテージ・モードとフルスピード・モード の2つのモードがあります。モード選択は、書き込み時マイコンに供給されている電源電圧値およびフラッシュ・メモリ・プログラミング・モード引き込み時のユーザ・オプション・バイトの設定情報によって決定されます。

なお、専用フラッシュ・メモリ・プログラマを使用してシリアル・プログラミングする場合は、GUI上で電圧 設定を行うことでモードが自動選択されます。

表33-5 プログラミング・モードと書き込み/消去/ベリファイ実行可能電圧

電源電圧(VDD)	フラッシュ・メモリ・プログラミング・モード		フラッシュ書き換えモード
	引き込み時のオプシ	ョン・バイトの設定	
	フラッシュ動作モード	動作周波数	
2.7 V ≦ VDD ≦ 5.5 V	ブランク状態		フルスピード・モード
	HS(高速メイン)モード	1 MHz~24 MHz	フルスピード・モード
	LS(低速メイン)モード	1 MHz~8 MHz	ワイド・ボルテージ・モード
$2.4 \text{ V} \leq \text{VDD} < 2.7 \text{ V}$	ブランク状態		フルスピード・モード
	HS(高速メイン)モード	1 MHz~16 MHz	フルスピード・モード
	LS(低速メイン)モード	1 MHz~8 MHz	ワイド・ボルテージ・モード
$1.9 \text{ V} \leq \text{VDD} < 2.4 \text{ V}$	ブランク状態		ワイド・ボルテージ・モード
	LS(低速メイン)モード	1 MHz~8 MHz	ワイド・ボルテージ・モード

- 備考1. ワイド・ボルテージ・モードとフルスピード・モードを併用した場合でも、書き込み/消去/ベリファイを行ううえで制限事項はありません。
 - 2. 通信コマンドの詳細は、33.4.4 通信コマンドを参照してください。

33.4.3 通信方式

RL78マイクロコントローラの通信方式は、次のようになります。

表33-6 通信方式

通信方式	Standard設定 ^{注1}			使用端子	
	Port	Speed ^{注2}	Frequency	Multiply	
				Rate	
単線UART	UART	115200 bps,	_	_	TOOL0
(フラッシュ・メモ		250000 bps,			
リ・プログラマ使用		500000 bps,			
時, または外部デバ		1 Mbps			
イス使用時)					
専用UART	UART	115200 bps,	_	-	TOOLTxD,
(外部デバイス使用		250000 bps,			TOOLRxD
時)		500000 bps,			
		1 Mbps			

- 注1. フラッシュ・メモリ・プログラマのGUI上のStandard設定における設定項目です。
 - 2. UART通信にはボー・レート誤差のほかに、信号波形の鈍りなどが影響するため、評価のうえ使用してください。

33.4.4 通信コマンド

RL78マイクロコントローラは、表33-7に示すコマンドを介してシリアル・プログラミングを実行します。 専用フラッシュ・メモリ・プログラマまたは外部デバイスからRL78マイクロコントローラへ送られる信号を「コマンド」と呼び、そのコマンドに対応した各機能の処理を行います。詳細は、RL78マイクロコントローラ (RL78プロトコルA) プログラマ編アプリケーション・ノート (R01AN0815) を参照してください。

分 類	コマンド名称	機能
ベリファイ	Verify	フラッシュ・メモリの指定された領域の内容とプログラマから送信
		されたデータを比較します。
消去	Block Erase	指定された領域のフラッシュ・メモリを消去します。
ブランクチェック	Block Blank Check	指定されたブロックのフラッシュ・メモリの消去状態をチェックし
		ます。
書き込み	Programming	フラッシュ・メモリの指定された領域にデータを書き込みます ^注 。
情報取得	Silicon Signature	RL78マイクロコントローラ情報(品名, フラッシュ・メモリ構成,
		プログラミング用ファームウエア・バージョンなど)を取得します。
	Checksum	指定された領域のチェックサム・データを取得します。
セキュリティ	Security Set	セキュリティ情報を設定します。
	Security Get	セキュリティ情報を取得します。
	Security Release	書き込み禁止設定を解除します。
その他	Reset	通信の同期検出に使用します。
	Baud Rate Set	UART選択時のボー・レートを設定します。

表33-7 フラッシュ・メモリ制御用コマンド

"Silicon Signature" コマンドを実行することで製品情報(品名, ファームウエア・バージョン) を取得することができます。

表33-8にシグネチャ・データ一覧,表33-9にシグネチャ・データ例を示します。

フィールド名	内容	送信バイト数
デバイス・コード	デバイスに割り振られたシリアル番号	3バイト
デバイス名	デバイス名 (ASCIIコード)	10バイト
コード・フラッシュ・メモリ領域	コード・フラッシュ・メモリ領域の最終アドレス	3バイト
最終アドレス	(アドレス下位から送信されます。	
	例. 00000H-0FFFFH (64 KB) → FFH, 1FH, 00H)	
ファームウエア・バージョン	プログラミング用ファームウエアのバージョン情報	3バイト
	(バージョンの上位から送信されます。	
	例. Ver. 1. 23 → 01H, 02H, 03H)	

表33-8 シグネチャ・データー覧

注 書き込み領域に、すでにデータが書き込まれていないことを確認してください。ブロック消去禁止に設定後は消去できないため、データが消去されていない場合は、データを書き込まないでください。

表33-9 シグネチャ・データ例

フィールド名	内容	送信バイト数	データ(16進数)
デバイス・コード	RL78プロトコルA	3バイト	10 00 06
デバイス名	R5F10MPG	10バイト	52 = "R"
			35 = "5"
			46 = "F"
			31 = "1"
			30 = "0"
			4D = "M"
			50 = "P"
			47 = "G"
			20 = " "
			20 = " "
フラッシュ・メモリ領域	フラッシュ・メモリ領域	3バイト	FF
最終アドレス	00000H-0FFFFH (64 KB)		FF
			00
ファームウエア・バージョン	Ver. 1. 23	3バイト	01
			02
			03

33.5 セルフ・プログラミング

RL78マイクロコントローラは、ユーザ・プログラムでフラッシュ・メモリの書き換えを行うためのセルフ・プログラミング機能をサポートしています。この機能はフラッシュ・セルフ・プログラミング・ライブラリを利用することにより、ユーザ・アプリケーションでコード・フラッシュ・メモリの書き換えが可能となるので、フィールドでのプログラムのアップグレードなどができるようになります。

注意1. CPUがサブシステム・クロック動作時の場合、セルフ・プログラミング機能は使用できません。

- 2. セルフ・プログラミング中に割り込みを禁止するためには、通常動作モード時と同様に、DI命令により IEフラグがクリア (0) されている状態でセルフ・プログラミング・ライブラリを実行してください。 割り込みを許可する場合は、EI命令によりIEフラグがセット (1) されている状態で、受け付ける割り 込みの割り込みマスク・フラグをクリア (0) して、セルフ・プログラミング・ライブラリを実行して ください。
- 3. セルフ・プログラミング中は、高速オンチップ・オシレータを動作させておく必要があります。高速オンチップ・オシレータを停止させている場合は、高速オンチップ・オシレータ・クロック動作 (HIOSTOP= 0) させ、30 μs 経過後にセルフ・プログラミング・ライブラリを実行してください。
- 4. VBAT電源供給切り替え時はセルフ・プログラミング機能は使用できません。
- 備考1. セルフ・プログラミング機能の詳細については、RL78マイクロコントローラ フラッシュ・セルフ・ プログラミング・ライブラリ Type01 ユーザーズ・マニュアル (R01US0050) を参照してください。
 - 2. セルフ・プログラミングの実行処理時間に関してはフラッシュ・セルフ・プログラミング・ライブラリのツールに付属している使用上の留意点を参照してください。

また、セルフ・プログラミング機能には、フラッシュ・メモリ・プログラミング・モードによるワイド・ボル テージ・モードとフルスピード・モードの2つのモードがあります。

オプション・バイト000C2HのCMODE1, CMODE0で設定したフラッシュの動作モードに合わせて、いずれかのモードを設定してください。

HS(高速メイン)モード設定時はフルスピード・モードに、LS(低速メイン)モード設定時はワイド・ボルテージ・モードに設定してください。


当社提供のフラッシュ・セルフ・プログラミング・ライブラリの関数 "FSL_Init" 実行時に、引数である "fsl_flash_voltage_u08" が00Hであればフルスピード・モードに、00H以外であればワイド・ボルテージ・モード に設定されます。

備考 ワイド・ボルテージ・モードとフルスピード・モードを併用した場合でも、書き込み/消去/ベリファイを行ううえで制限事項はありません。

33.5.1 セルフ・プログラミング手順

フラッシュ・セルフ・プログラミング・ライブラリを利用してコード・フラッシュ・メモリの書き換えを行う 流れを示します。

図33-8 セルフ・プログラミング(フラッシュ・メモリの書き換え)の流れ



33. 5. 2 ブート・スワップ機能

セルフ・プログラミングにてブート領域の書き換え中に、電源の瞬断などにより書き換えが失敗した場合、 ブート領域のデータが壊れて、リセットによるプログラムの再スタートや、再書き込みができなくなります。 この問題を回避するために、ブート・スワップ機能があります。

セルフ・プログラミングにてブート・プログラム領域であるブート・クラスタ0^注の消去を行う前に、あらかじめ新しいブート・プログラムをブート・クラスタ1に書き込んでおきます。ブート・クラスタ1への書き込みが正常終了したら、RL78マイクロコントローラ内蔵のファームウエアのセット・インフォメーション機能で、このブート・クラスタ1とブート・クラスタ0をスワップし、ブート・クラスタ1をブート領域にします。このあと、本来の領域であるブート・クラスタ0へ消去や書き込みを行います。

これによって領域の書き換え中に電源瞬断が発生しても、次のリセット・スタートは、スワップ対象のブート・クラスタ1からブートを行うため、正常にプログラムが動作します。

注 ブート・クラスタは4 Kバイトの領域で、ブート・スワップによりブート・クラスタ0とブート・クラスタ 1を置換します。





図33-9 ブート・スワップ機能

この図の例では、次のようになっています。

ブート・クラスタ0 : ブート・スワップ前のブート領域です。 ブート・クラスタ1 : ブート・スワップ後のブート領域です。

図33-10 ブート・スワップの実行例



33.5.3 フラッシュ・シールド・ウインドウ機能


セルフ・プログラミング時のセキュリティ機能の一つとして、フラッシュ・シールド・ウインドウ機能があります。フラッシュ・シールド・ウインドウ機能は、指定したウインドウ範囲以外の書き込みおよび消去を、セルフ・プログラミング時のみ禁止にするセキュリティ機能です。

ウインドウ範囲は、スタート・ブロックとエンド・ブロックを指定することで設定できます。ウインドウ範囲の指定は、シリアル・プログラミングおよびセルフ・プログラミングの両方で設定/変更できます。

ウインドウ範囲以外の領域は、セルフ・プログラミング時には書き込み/消去禁止となります。ただし、シリアル・プログラミング時にはウインドウとして指定した範囲外にも書き込み/消去可能です。

図33-11 フラッシュ・シールド・ウインドウの設定例

(対象デバイス: R5F10MME, R5F10MPE, スタート・ブロック: 04H, エンド・ブロック: 06Hの場合)



注意 フラッシュ・シールド・ウインドウのウインドウ範囲内にブート・クラスタ0の書き換え禁止領域が重なる場合は、ブート・クラスタ0の書き換え禁止が優先されます。

表33-10 フラッシュ・シールド・ウインドウ機能の設定/変更方法とコマンドの関係

プログラミング条件	ウインドウ範囲の	実行コ	マンド
	設定/変更方法	ブロック消去	書き込み
セルフ・プログラミング時	フラッシュ・セルフ・プログ	ウインドウ範囲内のみブ	ウインドウ範囲内のみ書
	ラミング・ライブラリで、ウ	ロック消去できる	き込みできる
	インドウの先頭ブロック,最		
	終ブロックを指定する		
シリアル・プログラミング	専用フラッシュ・メモリ・プ	ウインドウ範囲外もブロ	ウインドウ範囲外も書き
時	ログラマのGUI上などで,ウ	ック消去可能	込み可能
	インドウの先頭ブロック,最		
	終ブロックを指定する		

備考 シリアル・プログラミング時の書き込み/消去を禁止したい場合には、33.6 セキュリティ設 定を参照してください。

33.6 セキュリティ設定

RL78マイクロコントローラは、フラッシュ・メモリに書かれたユーザ・プログラムの書き換えを禁止するセキュリティ機能をサポートしており、第三者によるプログラムの改ざん防止などに対応可能となっています。 Security Setコマンドを使用することにより、次の操作をすることができます。

・ブロック消去禁止

シリアル・プログラミング時に、フラッシュ・メモリ内のブロック消去コマンドの実行を禁止します。ただし、セルフ・プログラミング時でのブロック消去は可能です。

・書き込み禁止

シリアル・プログラミング時に、コード・フラッシュ・メモリ内の全ブロックに対しての書き込みコマンドの実行を禁止にします。ただし、セルフ・プログラミング時での書き込みは可能です。

書き込み禁止に設定後、Security Releaseコマンドによる解除はリセットで有効になります。

・ブート・クラスタ0の書き換え禁止

コード・フラッシュ・メモリ内のブート・クラスタ0 (00000H-00FFFH) に対して, ブロック消去コマンド, 書き込みコマンドの実行を禁止します。

出荷時の初期状態では、ブロック消去/書き込み/ブート・クラスタ0の書き換えはすべて許可になっています。セキュリティは、シリアル・プログラミングおよびセルフ・プログラミングで設定できます。各セキュリティ設定に関しては、同時に組み合わせて使用できます。

RL78マイクロコントローラのセキュリティ機能を有効にした場合の、消去、書き込みコマンドの関係を表33 -11に示します。

- 注意 ただし、フラッシュ・ライタのセキュリティ機能はセルフ・プログラミングに対応していません。
- 備考 セルフ・プログラミング時の書き込み/消去を禁止したい場合には、フラッシュ・シールド・ ウインドウ機能を使います(詳細は33.5.3を参照)。

表33-11 セキュリティ機能有効時とコマンドの関係

(1) シリアル・プログラミング時

有効なセキュリティ	実行コマンド	
	ブロック消去	書き込み
ブロック消去禁止	ブロック消去できない	書き込みできる ^注
書き込み禁止	ブロック消去できる	書き込みできない
ブート・クラスタ0の書き換え禁止	ブート・クラスタ0は消去できな	ブート・クラスタ0は書き込みで
	l)	きない

注 書き込み領域に、すでにデータが書き込まれていないことを確認してください。ブロック消去 禁止設定後は消去できないため、データが消去されていない場合は、データを書き込まないで ください。

(2) セルフ・プログラミング時

有効なセキュリティ	実行コマンド	
	ブロック消去	書き込み
ブロック消去禁止	ブロック消去できる	書き込みできる
書き込み禁止		
ブート・クラスタ0の書き換え禁止	ブート・クラスタ0は消去できな	ブート・クラスタ0は書き込みで
	l)	きない

備考 セルフ・プログラミング時の書き込み/消去を禁止したい場合には、フラッシュ・シールド・ ウインドウ機能を使います(詳細は33.5.3を参照)。

表33-12 各プログラミング・モード時のセキュリティ設定方法

(1) シリアル・プログラミング時

セキュリティ	セキュリティ設定方法	セキュリティ設定を無効にする方法
ブロック消去禁止	専用フラッシュ・メモリ・プログラ	設定後、無効にできない
書き込み禁止	マのGUI上などで設定する	専用フラッシュ・メモリ・プログラ
		マのGUI上などで設定する
ブート・クラスタ0の書き換え禁止		設定後,無効にできない

注意 "書き込み禁止"設定の解除は、"ブロック消去禁止"、"ブート・クラスタ0の書き換え禁止"に 設定されていない状態で、かつコード・フラッシュ領域がブランクの場合でのみ可能です。

(2) セルフ・プログラミング時

セキュリティ	セキュリティ設定方法	セキュリティ設定を無効にする方法
ブロック消去禁止	フラッシュ・セルフ・プログラミン	設定後,無効にできない
書き込み禁止	グ・ライブラリで設定する	セルフ・プログラミングでは無効に
		できない(シリアル・プログラミン
		グ時に、専用フラッシュ・メモリ・
		プログラマのGUI上などで設定する)
ブート・クラスタ0の書き換え禁止		設定後、無効にできない

第34章 オンチップ・デバッグ機能

34.1 E1オンチップデバッギングエミュレータとの接続

RL78マイクロコントローラは、オンチップ・デバッグ対応のE1オンチップデバッギングエミュレータを介して、ホスト・マシンとの通信を行う場合、VDD、RESET、TOOLO、Vss端子を使用します。シリアル通信としては、TOOLO端子を使用した単線UARTを使用します。

注意 RL78マイクロコントローラには開発/評価用にオンチップ・デバッグ機能が搭載されています。オンチップ・デバッグ機能を使用した場合、フラッシュ・メモリの保証書き換え回数を超えてしまう可能性があり、製品の信頼性が保証できませんので、量産用の製品では本機能を使用しないでください。オンチップ・デバッグ機能を使用した製品については、クレーム受け付け対象外となります。

また、バッテリ・バックアップ機能でVBAT端子から給電されている状態では、デバッグ機能が動作しないので注意してください。




図34-1 E1オンチップデバッギングエミュレータとの接続例

- 注1. シリアル・プログラミング時、点線部の接続は必要ありません。
 - 2. ターゲット・システム上のリセット回路にバッファがなく、抵抗やコンデンサのみでリセット信号を生成する場合、このプルアップは必要ありません。
- 注意 リセット信号の出力がN-chオープン・ドレインのバッファ(出力抵抗が100 Ω 以下)を想定した回路例です。
- 備考 EVDDO, EVDD1, EVSSO, EVSS1端子が無い製品は、EVDDOとEVDD1をVDDに、EVSSOとEVSS1をVSSに置き換えてください。

34.2 オンチップ・デバッグ・セキュリティID

RL78マイクロコントローラは、第三者からメモリの内容を読み取られないようにするために、フラッシュ・メモリの000C3Hにオンチップ・デバッグ動作制御ビット(第32章 オプション・バイトを参照)を、000C4H-000CDHにオンチップ・デバッグ・セキュリティID設定領域を用意しています。

セルフ・プログラミング時にブート・スワップ動作を使用する場合は、000C3H、000C4H-000CDHと010C3H、010C4H-010CDHが切り替わるので、あらかじめ010C3H、010C4H-010CDHにも同じ値を設定してください。

表34-1 オンチップ・デバッグ・セキュリティID

アドレス	オンチップ・デバッグ・セキュリティIDコード
000C4H-000CDH	10バイトの任意のIDコード
010C4H-010CDH	

34.3 ユーザ資源の確保

RL78マイクロコントローラとE1オンチップデバッギングエミュレータとの通信,または各デバッグ機能を実現するためには、メモリ空間の確保を事前に行う必要があります。また、当社製アセンブラ、コンパイラを使用している場合は、リンク・オプションで設定することもできます。

(1) メモリ空間の確保

図34-2のグレーで示す領域はデバッグ用のモニタ・プログラムを組み込むために、ユーザ・プログラムやデータを配置できない空間です。オンチップ・デバッグ機能を使用する場合は、この空間を使用しないように領域を確保する必要があります。また、ユーザ・プログラム内でこの空間を書き換えないようにする必要があります。

コード・フラッシュ・メモリ 内蔵RAM 使用禁止領域 SFR領域 注1 (512バイトまたは 256バイト^{注2}) デバッグ用スタック領域 (4バイト) ^{注4} 内蔵RAM 領域 ミラー領域 コード・ フラッシュ 領域 01000H : デバッグ用領域 000D8H デバッグ·モニタ領域 (10バイト) 000CEH セキュリティID領域 (10バイト) オンチップ·デバッグ・ オプション・バイト領域 (1バイト) 000C4H 000C3H デバッグ·モニタ領域 (2バイト) 00002H 注3 00000H

図34-2 デバッグ用モニタ・プログラムが配置されるメモリ空間

注1. 製品によって、次のようにアドレスが異なります。

製品名	注1のアドレス
R5F10MME, R5F10MPE	0FFFFH
R5F10MMG, R5F10MPG	1FFFFH

- 2. リアルタイムRAMモニタ (RRM) 機能, Dynamic Memory Modification (DMM) 機能を使用しない場合は256バイトになります。
- 3. デバッグ時、リセット・ベクタはモニタ・プログラムの配置アドレスに書き換えられます。
- 4. この領域はスタック領域の直下に配置されるため、スタックの増減によりデバッグ用スタック領域のアドレスも変動します。つまり使用するスタック領域に対し、4バイト余分に消費します。セルフ・プログラミングを行う場合は、12バイト余分に消費します。

第35章 10進補正(BCD)回路

35.1 10進補正回路の機能

BCDコード(2進化10進数) とBCDコード(2進化10進数) の加減算結果を, BCDコード(2進化10進数) で求めることができます。

Aレジスタをオペランドに持つ加減算命令を行ったあと、さらにBCD補正結果レジスタ (BCDADJ) を加減算することで10進補正演算結果が求められます。

35.2 10進補正回路で使用するレジスタ

10進補正回路は、次のレジスタを使用します。

・BCD補正結果レジスタ(BCDADJ)

35. 2. 1 BCD補正結果レジスタ (BCDADJ)

BCDADJレジスタには、Aレジスタをオペランドにもつ加減算命令によって、BCDコードで加減算結果を求めるための補正値が格納されます。

また、BCDADJレジスタの読み出し値は、読み出し時のAレジスタとCYフラグおよびACフラグの値によって変わります。

BCDADJレジスタは、8ビット・メモリ操作命令で読み出します。

リセット信号の発生により、不定になります。

図35-1 BCD補正結果レジスタ (BCDADJ) のフォーマット

アドレス: F00FEH リセット時:不定 R

略号	7	6	5	4	3	2	1	0
BCDADJ								

35.3 10進補正回路の動作

10進補正回路の基本動作を次に示します。

- (1) 加算 BCDコード値とBCDコード値の加算結果を、BCDコード値で求める
 - ① 加算したいBCDコード値(被加算値)をAレジスタに格納する。
 - ② Aレジスタと第2オペランドの値(もう1つの加算したいBCDコード値,加算値)を、そのまま2進数で加算することにより、2進数での演算結果がAレジスタに格納され、補正値がBCD補正結果レジスタ (BCDADJ) に格納される。
 - ③ Aレジスタ(2進数での加算結果)とBCDADJレジスタの値(補正値)を2進数で加算することにより 10進補正演算を行い、AレジスタとCYフラグに補正結果が格納される。
 - 注意 BCDADJレジスタの読み出し値は、読み出し時のAレジスタとCYフラグおよびACフラグの値によって変わります。そのため、②の命令のあとは、他の命令を行わずに③の命令を実施してください。割り込み許可状態でBCD補正を行う場合は、割り込み関数内でAレジスタの退避、復帰が必要となります。PSW(CYフラグ、ACフラグ)は、RETI命令によって復帰されます。

例を次に示します。

例1 99+89 = 188

	命令		A レジスタ	CY フラグ	AC フラグ	BCDADJ レジスタ
MOV	А, #99Н	; ①	99H	_	_	_
ADD	А, #89Н	; ②	22H	1	1	66H
ADD	A, !BCDADJ	; ③	88H	1	0	_

例2 85+15 = 100

	命令		Α	CY	AC	BCDADJ
			レジスタ	フラグ	フラグ	レジスタ
MOV	А, #85Н	; ①	85H	_	_	_
ADD	A, #15H	; 2	9AH	0	0	66H
ADD	A, !BCDADJ	; ③	00H	1	1	_

例3 80+80 = 160

	命令		A レジスタ	CY フラグ	AC フラグ	BCDADJ レジスタ
MOV	А, #80Н	; ①	80H	_	_	_
ADD	А, #80Н	; ②	00H	1	0	60H
ADD	A, !BCDADJ	; ③	60H	1	0	_

- (2) 減算 BCDコード値からBCDコード値の減算結果を、BCDコード値で求める
 - ① 減算されるBCDコード値(被減算値)をAレジスタに格納する。
 - ② Aレジスタから第2オペランドの値(減算するBCDコード値,減算値)を、そのまま2進数で減算することにより、2進数での演算結果がAレジスタに格納され、補正値がBCD補正結果レジスタ (BCDADJ) に格納される。
 - ③ Aレジスタ(2進数での減算結果)からBCDADJレジスタの値(補正値)を2進数で減算することにより10進補正演算を行い、AレジスタとCYフラグに補正結果が格納される。
 - 注意 BCDADJレジスタの読み出し値は、読み出し時のAレジスタとCYフラグおよびACフラグの値によって変わります。そのため、②の命令のあとは、他の命令を行わずに③の命令を実施してください。割り込み許可状態でBCD補正を行う場合は、割り込み関数内でAレジスタの退避、復帰が必要となります。PSW(CYフラグ、ACフラグ)は、RETI命令によって復帰されます。

例を次に示します。

例 91-52 = 39

	命令		A レジスタ	CY フラグ	AC フラグ	BCDADJ レジスタ
MOV	А, #91Н	; ①	91H	_	_	_
SUB	A, #52H	; ②	3FH	0	1	06H
SUB	A, !BCDADJ	; ③	39H	0	0	_

第36章 命令セットの概要

RL78マイクロコントローラの命令セットを一覧表にして示します。なお、各命令の詳細な動作および機械語(命令コード)については、RL78ファミリ ユーザーズ・マニュアル ソフトウェア編(R01US0015)を参照してください。



36.1 凡例

36. 1. 1 オペランドの表現形式と記述方法

各命令のオペランド欄には、その命令のオペランド表現形式に対する記述方法に従ってオペランドを記述しています(詳細は、アセンブラ仕様によります)。記述方法の中で複数個あるものは、それらの要素の1つを選択します。大文字で書かれた英字および#、!、!!、\$、\$!、[]、ES:の記号はキーワードであり、そのまま記述します。記号の説明は、次のとおりです。

・#: イミーディエト・データ指定

・! : 16ビット絶対アドレス指定

・!! : 20ビット絶対アドレス指定

\$:8ビット相対アドレス指定

・\$!: 16ビット相対アドレス指定

•[] : 間接アドレス指定

・ES: : 拡張アドレス指定

イミーディエト・データのときは、適当な数値またはラベルを記述します。ラベルで記述する際も#,!,!!, \$,\$!.[],ES:記号は必ず記述してください。

また、オペランドのレジスタの記述形式r, rpには、機能名称(X, A, Cなど), 絶対名称(表36-1の中のカッコ内の名称, R0, R1, R2など)のいずれの形式でも記述可能です。

表現形式	記述方法
r	X(R0), A(R1), C(R2), B(R3), E(R4), D(R5), L(R6), H(R7)
rp	AX(RP0), BC(RP1), DE(RP2), HL(RP3)
sfr	特殊機能レジスタ略号(SFR略号)FFF00H-FFFFFH
sfrp	特殊機能レジスタ略号(16ビット操作可能なSFR略号。偶数アドレスのみ ^注)FFF00H-FFFFFH
saddr	FFE20H-FFF1FH イミーディエト・データまたはラベル
saddrp	FFE20H-FFF1FH イミーディエト・データまたはラベル(偶数アドレスのみ ^注)
addr20	00000H-FFFFFH イミーディエト・データまたはラベル
addr16	0000H-FFFFH イミーディエト・データまたはラベル
	(16ビット・データ時は偶数アドレスのみ ^注)
addr5	0080H-00BFH イミーディエト・データまたはラベル(偶数アドレスのみ)
word	16ビット・イミーディエト・データまたはラベル
byte	8ビット・イミーディエト・データまたはラベル
bit	1ビット・イミーディエト・データまたはラベル
RBn	RB0-RB3

表36-1 オペランドの表現形式と記述方法

注 奇数アドレスを指定した場合はビット0が "0" になります。

備考 特殊機能レジスタは、オペランドsfrに略号で記述することができます。特殊機能レジスタの略号は表3-5 SFR一覧を参照してください。

拡張特殊機能レジスタは、オペランド!addr16に略号で記述することができます。拡張特殊機能レジスタの略号は表3-6 拡張SFR(2nd SFR)一覧を参照してください。

36. 1. 2 オペレーション欄の説明

各命令のオペレーション欄には、その命令実行時の動作を次の記号を用いて表します。

表36-2 オペレーション欄の記号

記号	機能
Α	Aレジスタ:8ビット・アキュムレータ
X	Xレジスタ
В	Bレジスタ
С	Cレジスタ
D	Dレジスタ
E	Eレジスタ
Н	Hレジスタ
L	Lレジスタ
ES	ESレジスタ
CS	CSレジスタ
AX	AXレジスタ・ペア:16ビット・アキュムレータ
ВС	BCレジスタ・ペア
DE	DEレジスタ・ペア
HL	HLレジスタ・ペア
PC	プログラム・カウンタ
SP	スタック・ポインタ
PSW	プログラム・ステータス・ワード
CY	キャリー・フラグ
AC	補助キャリー・フラグ
Z	ゼロ・フラグ
RBS	レジスタ・バンク選択フラグ
IE	割り込み要求許可フラグ
()	() 内のアドレスまたはレジスタの内容で示されるメモリの内容
XH, XL	16ビット・レジスタの場合はXH =上位8ビット、XL =下位8ビット
X _S , X _H , X _L	20ビット・レジスタの場合はX _S (ビット19-16),X _H (ビット15-8),X _L (ビット7-0)
٨	論理積(AND)
V	論理和(OR)
A	排他的論理和(exclusive OR)
_	反転データ
addr5	16ビット・イミーディエト・データ(0080H-00BFHの偶数アドレスのみ)
addr16	16ビット・イミーディエト・データ
addr20	20ビット・イミーディエト・データ
jdisp8	符号付き8ビット・データ(ディスプレースメント値)
jdisp16	符号付き16ビット・データ(ディスプレースメント値)

36.1.3 フラグ動作欄の説明

記号

(ブランク)

各命令のフラグ欄には、その命令実行時のフラグの変化を下記の記号を用いて表す。

0にクリアされる 1にセットされる

フラグ変化変化なし

表36-3 フラグ欄の記号

36. 1. 4 PREFIX命令

ES:で示される命令は、PREFIX命令コードを頭に付けることで、アクセスできるデータ領域をF0000H-FFFFFHの64 Kバイト空間から、ESレジスタの値を付加した00000H-FFFFFHの1 Mバイト空間に拡張します。PREFIX命令コードは対象となる命令の先頭に付けることで、PREFIX命令コード直後の1命令だけをESレジスタの値を付加したアドレスとして実行します。

結果にしたがってセット/リセットされる 以前に退避した値がリストアされる

なお、PREFIX命令コードと直後の1命令の間に割り込みやDTC転送を受け付けることはありません。

300 1 1 (C) ((A) (1 - 1 0) (2/11/1)										
命令			命令コー	- F						
	1	2	3	4	5					
MOV !addr16, #byte	CFH	!addr16		#byte	_					
MOV ES:!addr16, #byte	11H	CFH	!ac	ldr16	#byte					
MOV A, [HL]	8BH		_	_						
MOV A, ES:[HL]	11H	8BH	_	_	_					

表36-4 PREFIX命令コードの使用例

注意 ESレジスタの値は、PREFIX命令を実行するまでにMOV ES、Aなどで事前に設定しておいてください。

36.2 オペレーション一覧

表36-5 オペレーション一覧 (1/18)

命	ニモニック	オペランド	バイト	クロ	ック	オペレーション	-	フラ	グ
命令群				注1	注2		Z	AC	CY
8	MOV	r, #byte	2	1	_	r ← byte			
8ビット		PSW, #byte	3	3	-	PSW ← byte	×	×	×
デ		CS, #byte	3	1	-	CS ← byte			
1		ES, #byte	2	1	_	ES ← byte			
タ転送		!addr16, #byte	4	1	-	(addr16) ← byte			
~_		ES:!addr16, #byte	5	2	_	(ES, addr16) ← byte			
		saddr, #byte	3	1	_	(saddr) ← byte			
		sfr, #byte	3	1	_	sfr ← byte			
		[DE+byte], #byte	3	1	_	(DE+byte) ← byte			
		ES:[DE+byte],#byte	4	2	_	((ES, DE)+byte) ← byte			
		[HL+byte], #byte	3	1	_	(HL+byte) ← byte			
		ES:[HL+byte],#byte	4	2	_	((ES, HL)+byte) ← byte			
		[SP+byte], #byte	3	1	_	(SP+byte) ← byte			
		word[B], #byte	4	1	_	(B+word) ← byte			
		ES:word[B], #byte	5	2	_	((ES, B)+word) ← byte			
		word[C], #byte	4	1	_	(C+word) ← byte			
		ES:word[C], #byte	5	2	_	((ES, C)+word) ← byte			
		word[BC], #byte	4	1	_	(BC+word) ← byte			
		ES:word[BC], #byte	5	2	_	((ES, BC)+word) ← byte			
		A, r ^{注3}	1	1	_	A ← r			
		r, A ^{注3}	1	1	_	r ← A			
		A, PSW	2	1	_	A ← PSW			
		PSW, A	2	3	_	PSW ← A	×	×	×
		A, CS	2	1	_	A ← CS			
		CS, A	2	1	_	CS ← A			
		A, ES	2	1	_	A ← ES			
		ES, A	2	1	_	ES ← A			
		A, !addr16	3	1	4	A ← (addr16)			
		A, ES:!addr16	4	2	5	A ← (ES, addr16)			
		!addr16, A	3	1	_	(addr16) ← A			
		ES:!addr16, A	4	2	_	(ES, addr16) ← A			
		A, saddr	2	1	_	A ← (saddr)			
		saddr, A	2	1	_	(saddr) ← A			_

- 注1. 内部RAM領域、SFR領域および拡張SFR領域をアクセスしたとき、またはデータ・アクセスをしないときの CPUクロック (fclk) 数。
 - 2. コード・フラッシュ領域をアクセスしたときのCPUクロック(fclk)数。
 - 3. r = Aを除く。
- 備考 クロック数は内部ROM(フラッシュ・メモリ)領域にプログラムがある場合です。内部RAM領域から命令フェッチする場合、最大2倍+3クロックになります。

表36-5 オペレーション一覧 (2/18)

命	ニモニック	オペランド	バイト	クロ	ック	オペレーション	フラグ
命令群				注1	注2		Z AC CY
8	MOV	A, sfr	2	1	_	A ← sfr	
8ビット		sfr, A	2	1	_	sfr ← A	
・デ		A, [DE]	1	1	4	A ← (DE)	
		[DE], A	1	1	_	(DE) ← A	
タ転送		A, ES:[DE]	2	2	5	A ← (ES, DE)	
		ES:[DE], A	2	2	_	(ES, DE) ← A	
		A, [HL]	1	1	4	A ← (HL)	
		[HL], A	1	1	_	(HL) ← A	
		A, ES:[HL]	2	2	5	A ← (ES, HL)	
		ES:[HL], A	2	2	-	(ES, HL) ← A	
		A, [DE+byte]	2	1	4	A ← (DE+byte)	
		[DE+byte], A	2	1	-	(DE+byte) ← A	
		A, ES:[DE+byte]	3	2	5	A ← ((ES, DE)+byte)	
		ES:[DE+byte], A	3	2	-	((ES, DE)+byte) ← A	
		A, [HL+byte]	2	1	4	A ← (HL+byte)	
		[HL+byte], A	2	1	_	(HL+byte) ← A	
		A, ES:[HL+byte]	3	2	5	A ← ((ES, HL)+byte)	
		ES:[HL+byte], A	3	2	_	((ES, HL)+byte) ← A	
		A, [SP+byte]	2	1	_	A ← (SP+byte)	
		[SP+byte], A	2	1	_	(SP+byte) ← A	
		A, word[B]	3	1	4	$A \leftarrow (B+word)$	
		word[B], A	3	1	_	(B+word) ← A	
		A, ES:word[B]	4	2	5	$A \leftarrow ((ES, B) + word)$	
		ES:word[B], A	4	2	_	((ES, B)+word) ← A	
		A, word[C]	3	1	4	$A \leftarrow (C+word)$	
		word[C], A	3	1	_	(C+word) ← A	
		A, ES:word[C]	4	2	5	$A \leftarrow ((ES, C) + word)$	
		ES:word[C], A	4	2	_	((ES, C)+word) ← A	
		A, word[BC]	3	1	4	A ← (BC+word)	
		word[BC], A	3	1	_	(BC+word) ← A	
		A, ES:word[BC]	4	2	5	$A \leftarrow ((ES, BC) + word)$	
		ES:word[BC], A	4	2	-	$((ES, BC)+word) \leftarrow A$	

- 注1. 内部RAM領域、SFR領域および拡張SFR領域をアクセスしたとき、またはデータ・アクセスをしないときの CPUクロック (fclk) 数。
 - 2. コード・フラッシュ領域をアクセスしたときのCPUクロック(fclk)数。
- 備考 クロック数は内部ROM(フラッシュ・メモリ)領域にプログラムがある場合です。内部RAM領域から命令フェッチする場合、最大2倍+3クロックになります。

表36-5 オペレーション一覧 (3/18)

命	ニモニック	オペランド	バイト	クロ	ック	オペレーション	フラグ
命令群				注1	注2		Z AC CY
8	MOV	A, [HL+B]	2	1	4	A ← (HL+B)	
8ビット		[HL+B], A	2	1	_	(HL+B) ← A	
デ		A, ES:[HL+B]	3	2	5	A ← ((ES, HL)+B)	
		ES:[HL+B], A	3	2	_	((ES, HL)+B) ← A	
タ転送		A, [HL+C]	2	1	4	A ← (HL+C)	
		[HL+C], A	2	1	_	(HL+C) ← A	
		A, ES:[HL+C]	3	2	5	A ← ((ES, HL)+C)	
		ES:[HL+C], A	3	2	_	((ES, HL)+C) ← A	
		X, !addr16	3	1	4	X ← (addr16)	
		X, ES:!addr16	4	2	5	X ← (ES, addr16)	
		X, saddr	2	1	_	X ← (saddr)	
		B, !addr16	3	1	4	B ← (addr16)	
		B, ES:!addr16	4	2	5	B ← (ES, addr16)	
		B, saddr	2	1	_	B ← (saddr)	
		C, !addr16	3	1	4	C ← (addr16)	
		C, ES:!addr16	4	2	5	C ← (ES, addr16)	
		C, saddr	2	1	_	C ← (saddr)	
		ES, saddr	3	1	_	ES ← (saddr)	
	хсн	A, r 注3	1 (r = X) 2 (r = X 以外)	1	_	$A \longleftrightarrow r$	
		A, !addr16	4	2	_	A ←→ (addr16)	
		A, ES:!addr16	5	3	_	A ←→ (ES, addr16)	
		A, saddr	3	2	_	A ←→ (saddr)	
		A, sfr	3	2	_	A ←→ sfr	
		A, [DE]	2	2	_	A ←→(DE)	
		A, ES:[DE]	3	3	_	A ←→ (ES, DE)	
		A, [HL]	2	2	_	A ←→ (HL)	
		A, ES:[HL]	3	3	_	A ←→ (ES, HL)	
		A, [DE+byte]	3	2	_	A ←→ (DE+byte)	
		A, ES:[DE+byte]	4	3	_	A ←→ ((ES, DE)+byte)	
		A, [HL+byte]	3	2	_	A ←→ (HL+byte)	
		A, ES:[HL+byte]	4	3	_	A ←→ ((ES, HL)+byte)	

- 注1. 内部RAM領域、SFR領域および拡張SFR領域をアクセスしたとき、またはデータ・アクセスをしないときの CPUクロック (fclk) 数。
 - 2. コード・フラッシュ領域をアクセスしたときのCPUクロック(fclk)数。
 - 3. r = Aを除く。

備考 クロック数は内部ROM(フラッシュ・メモリ)領域にプログラムがある場合です。内部RAM領域から命令フェッチする場合、最大2倍+3クロックになります。

表36-5 オペレーション一覧 (4/18)

命	ニモニック	オペランド	バイト	クロ	ック	オペレーション	フラグ	ř
命令群				注1	注2		Z AC	CY
8 Ľ	XCH	A, [HL+B]	2	2	_	A ←→(HL+B)		
ット		A, ES:[HL+B]	3	3	_	A ←→ ((ES, HL)+B)		
デ		A, [HL+C]	2	2	ı	$A \longleftrightarrow (HL+C)$		
		A, ES:[HL+C]	3	3	_	$A \longleftrightarrow ((ES, HL) + C)$		
· タ 転 送	ONEB	А	1	1	-	A ← 01H		
~		X	1	1	_	X ← 01H		
		В	1	1	_	B ← 01H		
		С	1	1	_	C ← 01H		
		!addr16	3	1	-	(addr16) ← 01H		
		ES:!addr16	4	2	_	(ES, addr16) ← 01H		
		saddr	2	1	_	(saddr) ← 01H		
	CLRB	А	1	1	-	A ← 00H		
		Х	1	1	_	X ← 00H		
		В	1	1	_	B ← 00H		
		С	1	1	-	C ← 00H		
		!addr16	3	1	_	(addr16) ← 00H		
		ES:!addr16	4	2	_	(ES,addr16) ← 00H		
		saddr	2	1	_	(saddr) ← 00H		
	MOVS	[HL+byte], X	3	1	_	(HL+byte) ← X	×	×
		ES:[HL+byte], X	4	2	_	(ES, HL+byte) ← X	×	×
16 ビ	MOVW	rp, #word	3	1	_	rp ← word		
ット		saddrp, #word	4	1	_	(saddrp) ← word		
・デ		sfrp, #word	4	1	_	sfrp ← word		
		AX, rp ^{注3}	1	1	_	AX ← rp		
タ転送		rp, AX ^{注3}	1	1	-	rp ← AX		
		AX, !addr16	3	1	4	AX ← (addr16)		
		!addr16, AX	3	1	_	(addr16) ← AX		
		AX, ES:!addr16	4	2	5	AX ← (ES, addr16)		
		ES:!addr16, AX	4	2	_	(ES, addr16) ← AX		
		AX, saddrp	2	1	_	AX ← (saddrp)		
		saddrp, AX	2	1	_	(saddrp) ← AX		
		AX, sfrp	2	1	-	AX ← sfrp		
		sfrp, AX	2	1	1	sfrp ← AX		

- 注1. 内部RAM領域、SFR領域および拡張SFR領域をアクセスしたとき、またはデータ・アクセスをしない命令のとき。 CPUクロック (fclk) 数。
 - 2. コード・フラッシュ領域をアクセスしたときのCPUクロック(fclk)数。
 - 3. rp = AXを除く。
- 備考 クロック数は内部ROM (フラッシュ・メモリ) 領域にプログラムがある場合です。内部RAM領域から命令フェッチする場合、最大2倍+3クロックになります。

表36-5 オペレーション一覧 (5/18)

命令群	ニモニック	オペランド	バイト	クロ	ック	オペレーション	フラグ
群				注1	注2		Z AC CY
	MOVW	AX, [DE]	1	1	4	AX ← (DE)	
		[DE], AX	1	1	_	(DE) ← AX	
		AX, ES:[DE]	2	2	5	AX ← (ES, DE)	
		ES:[DE], AX	2	2	_	(ES, DE) ← AX	
		AX, [HL]	1	1	4	AX ← (HL)	
		[HL], AX	1	1	_	(HL) ← AX	
		AX, ES:[HL]	2	2	5	AX ← (ES, HL)	
		ES:[HL], AX	2	2	ı	(ES, HL) ← AX	
		AX, [DE+byte]	2	1	4	AX ← (DE+byte)	
		[DE+byte], AX	2	1	1	(DE+byte) ← AX	
		AX, ES:[DE+byte]	3	2	5	AX ← ((ES, DE)+byte)	
		ES:[DE+byte], AX	3	2	ı	((ES, DE)+byte) ← AX	
16		AX, [HL+byte]	2	1	4	AX ← (HL+byte)	
ビット		[HL+byte], AX	2	1	_	(HL+byte) ← AX	
•		AX, ES:[HL+byte]	3	2	5	AX ← ((ES, HL)+byte)	
データ転送		ES:[HL+byte], AX	3	2	_	((ES, HL)+byte) ← AX	
タ転		AX, [SP+byte]	2	1	_	AX ← (SP+byte)	
送		[SP+byte], AX	2	1	_	(SP+byte) ← AX	
		AX, word[B]	3	1	4	AX ← (B+word)	
		word[B], AX	3	1	_	(B+word) ← AX	
		AX, ES:word[B]	4	2	5	$AX \leftarrow ((ES, B) + word)$	
		ES:word[B], AX	4	2	-	$((ES, B)+word) \leftarrow AX$	
		AX, word[C]	3	1	4	AX ← (C+word)	
		word[C], AX	3	1	-	(C+word) ← AX	
		AX, ES:word[C]	4	2	5	$AX \leftarrow ((ES, C) + word)$	
		ES:word[C], AX	4	2	_	$((ES, C)+word) \leftarrow AX$	
		AX, word[BC]	3	1	4	AX ← (BC+word)	
		word[BC], AX	3	1	_	(BC+word) ← AX	
		AX, ES:word[BC]	4	2	5	$AX \leftarrow ((ES, BC) + word)$	
		ES:word[BC], AX	4	2	-	$((ES, BC)+word) \leftarrow AX$	

- 注1. 内部RAM領域, SFR領域および拡張SFR領域をアクセスしたとき, またはデータ・アクセスをしないときの CPUクロック (fclk) 数。
 - 2. コード・フラッシュ領域をアクセスしたときのCPUクロック(fclk)数。
- 備考 クロック数は内部ROM(フラッシュ・メモリ)領域にプログラムがある場合です。内部RAM領域から命令フェッチする場合、最大2倍+3クロックになります。

表36-5 オペレーション一覧 (6/18)

命令群	ニモニック	オペランド	バイト	クロ	ック	オペレーション	-	フラク	ブ
群				注1	注2		Z	AC	CY
	MOVW	BC, !addr16	3	1	4	BC ← (addr16)			
		BC, ES:!addr16	4	2	5	BC ← (ES, addr16)			
		DE, !addr16	3	1	4	DE ← (addr16)			
		DE, ES:!addr16	4	2	5	DE ← (ES, addr16)			
		HL, !addr16	3	1	4	HL ← (addr16)			
16 ビ		HL, ES:!addr16	4	2	5	HL ← (ES, addr16)			
ット		BC, saddrp	2	1	_	BC ← (saddrp)			
・デ		DE, saddrp	2	1	_	DE ← (saddrp)			
		HL, saddrp	2	1	_	HL ← (saddrp)			
- 夕転送	XCHW	AX, rp ^{注3}	1	1	_	AX ←→ rp			
~=	ONEW	AX	1	1	_	AX ← 0001H			
		ВС	1	1	_	BC ← 0001H			
	CLRW	AX	1	1	_	AX ← 0000H			
		ВС	1	1	_	BC ← 0000H			
8 Ľ	ADD	A, #byte	2	1	_	A, CY ← A+byte	×	×	×
8ビット演算		saddr, #byte	3	2	_	(saddr), CY ← (saddr) +byte	×	×	×
演算		A, r 注4	2	1	_	A, CY ← A+r	×	×	×
		r, A	2	1	_	r, CY ← r+A	×	×	×
		A, !addr16	3	1	4	A, CY ← A+ (addr16)	×	×	×
		A, ES:!addr16	4	2	5	A, CY ← A+(ES, addr16)	×	×	×
		A, saddr	2	1	_	A, CY ← A+ (saddr)	×	×	×
		A, [HL]	1	1	4	A, CY ← A+(HL)	×	×	×
		A, ES:[HL]	2	2	5	A,CY ← A+(ES, HL)	×	×	×
		A, [HL+byte]	2	1	4	A, CY ← A+(HL+byte)	×	×	×
		A, ES:[HL+byte]	3	2	5	A,CY ← A+((ES, HL)+byte)	×	×	×
		A, [HL+B]	2	1	4	A, CY ← A+(HL+B)	×	×	×
		A, ES:[HL+B]	3	2	5	$A,CY \leftarrow A+((ES, HL)+B)$	×	×	×
		A, [HL+C]	2	1	4	A, CY ← A+(HL+C)	×	×	×
		A, ES:[HL+C]	3	2	5	$A,CY \leftarrow A+((ES, HL)+C)$	×	×	×

- 注1. 内部RAM領域、SFR領域および拡張SFR領域をアクセスしたとき、またはデータ・アクセスをしないときの CPUクロック (fclk) 数。
 - 2. コード・フラッシュ領域をアクセスしたときのCPUクロック(fclk)数。
 - 3. rp = AXを除く。
 - 4. r = Aを除く。

備考 クロック数は内部ROM(フラッシュ・メモリ)領域にプログラムがある場合です。内部RAM領域から命令フェッチする場合、最大2倍+3クロックになります。

表36-5 オペレーション一覧 (7/18)

命	ニモニック	オペランド	バイト	クロ	ック	オペレーション		フラ	ゲ
命令群				注1	注2		Z	AC	CY
8	ADDC	A, #byte	2	1	_	A, CY ← A+byte+CY	×	×	×
ビッ		saddr, #byte	3	2	_	(saddr), CY ← (saddr) +byte+CY	×	×	×
ット演算		A, r ^{注3}	2	1	_	$A, CY \leftarrow A+r+CY$	×	×	×
算		r, A	2	1	_	$r, CY \leftarrow r + A + CY$	×	×	×
		A, !addr16	3	1	4	$A, CY \leftarrow A + (addr16) + CY$	×	×	×
		A, ES:!addr16	4	2	5	A, CY ← A+(ES, addr16)+CY	×	×	×
		A, saddr	2	1	_	A, CY ← A+ (saddr) +CY	×	×	×
		A, [HL]	1	1	4	$A, CY \leftarrow A + (HL) + CY$	×	×	×
		A, ES:[HL]	2	2	5	A,CY ← A+(ES, HL)+CY	×	×	×
		A, [HL+byte]	2	1	4	A, CY ← A+ (HL+byte) +CY	×	×	×
		A, ES:[HL+byte]	3	2	5	$A,CY \leftarrow A+((ES, HL)+byte)+CY$	×	×	×
		A, [HL+B]	2	1	4	$A, CY \leftarrow A + (HL + B) + CY$	×	×	×
		A, ES:[HL+B]	3	2	5	$A,CY \leftarrow A+((ES, HL)+B)+CY$	×	×	×
		A, [HL+C]	2	1	4	$A, CY \leftarrow A + (HL + C) + CY$	×	×	×
		A, ES:[HL+C]	3	2	5	$A,CY \leftarrow A+((ES, HL)+C)+CY$	×	×	×
	SUB	A, #byte	2	1	_	A, CY ← A−byte	×	×	×
		saddr, #byte	3	2	_	(saddr), CY ← (saddr) -byte	×	×	×
		A, r ^{注3}	2	1	_	A, CY ← A−r	×	×	×
		r, A	2	1	_	$r, CY \leftarrow r-A$	×	×	×
		A, !addr16	3	1	4	A, CY ← A− (addr16)	×	×	×
		A, ES:!addr16	4	2	5	A, CY ← A−(ES, addr16)	×	×	×
		A, saddr	2	1	_	A, CY ← A− (saddr)	×	×	×
		A, [HL]	1	1	4	A, CY ← A− (HL)	×	×	×
		A, ES:[HL]	2	2	5	A,CY ← A−(ES, HL)	×	×	×
		A, [HL+byte]	2	1	4	A, CY ← A− (HL+byte)	×	×	×
		A, ES:[HL+byte]	3	2	5	A,CY ← A−((ES, HL)+byte)	×	×	×
		A, [HL+B]	2	1	4	A, CY ← A− (HL+B)	×	×	×
		A, ES:[HL+B]	3	2	5	$A,CY \leftarrow A-((ES, HL)+B)$	×	×	×
		A, [HL+C]	2	1	4	$A, CY \leftarrow A - (HL + C)$	×	×	×
		A, ES:[HL+C]	3	2	5	$A,CY \leftarrow A-((ES, HL)+C)$	×	×	×

- 注1. 内部RAM領域、SFR領域および拡張SFR領域をアクセスしたとき、またはデータ・アクセスをしないときの CPUクロック (fclk) 数。
 - 2. コード・フラッシュ領域をアクセスしたときのCPUクロック(fclk)数。
 - 3. r = Aを除く。
- 備考 クロック数は内部ROM(フラッシュ・メモリ)領域にプログラムがある場合です。内部RAM領域から命令フェッチする場合、最大2倍+3クロックになります。

表36-5 オペレーション一覧 (8/18)

命	ニモニック	オペランド	バイト	クロ	ック	オペレーション		フラ	グ
命令群				注1	注2		Z	AC	CY
8	SUBC	A, #byte	2	1	_	A, CY ← A−byte−CY	×	×	×
ビッ		saddr, #byte	3	2	_	(saddr), CY ← (saddr) -byte-CY	×	×	×
ット演算		A, r ^{注3}	2	1	_	$A, CY \leftarrow A-r-CY$	×	×	×
算		r, A	2	1	_	$r, CY \leftarrow r-A-CY$	×	×	×
		A, !addr16	3	1	4	$A, CY \leftarrow A - (addr16) - CY$	×	×	×
		A, ES:!addr16	4	2	5	A, CY ← A−(ES, addr16)−CY	×	×	×
		A, saddr	2	1	_	A, CY ← A− (saddr) −CY	×	×	×
		A, [HL]	1	1	4	$A, CY \leftarrow A - (HL) - CY$	×	×	×
		A, ES:[HL]	2	2	5	A,CY ← A−(ES, HL)−CY	×	×	×
		A, [HL+byte]	2	1	4	A, CY ← A− (HL+byte) −CY	×	×	×
		A, ES:[HL+byte]	3	2	5	A,CY ← A−((ES, HL)+byte)−CY	×	×	×
		A, [HL+B]	2	1	4	$A, CY \leftarrow A - (HL + B) - CY$	×	×	×
		A, ES:[HL+B]	3	2	5	$A,CY \leftarrow A-((ES, HL)+B)-CY$	×	×	×
		A, [HL+C]	2	1	4	$A, CY \leftarrow A - (HL + C) - CY$	×	×	×
		A, ES:[HL+C]	3	2	5	$A, CY \leftarrow A - ((ES:HL) + C) - CY$	×	×	×
	AND	A, #byte	2	1	_	A ← A∧byte	×		
		saddr, #byte	3	2	_	(saddr) ← (saddr) ∧byte	×		
		A, r ^{注3}	2	1	_	A ← A∧r	×		
		r, A	2	1	_	$r \leftarrow r \wedge A$	×		
		A, !addr16	3	1	4	A ← A∧ (addr16)	×		
		A, ES:!addr16	4	2	5	A ← A∧(ES:addr16)	×		
		A, saddr	2	1	_	A ← A∧ (saddr)	×		
		A, [HL]	1	1	4	A ← A∧ (HL)	×		
		A, ES:[HL]	2	2	5	A ← A∧(ES:HL)	×		
		A, [HL+byte]	2	1	4	A ← A∧ (HL+byte)	×		
		A, ES:[HL+byte]	3	2	5	A ← A∧((ES:HL)+byte)	×		
		A, [HL+B]	2	1	4	A ← A∧ (HL+B)	×		
		A, ES:[HL+B]	3	2	5	$A \leftarrow A \wedge ((ES:HL) + B)$	×		
		A, [HL+C]	2	1	4	A ← A∧ (HL+C)	×		
		A, ES:[HL+C]	3	2	5	$A \leftarrow A \land ((ES:HL)+C)$	×		-

- 注1. 内部RAM領域、SFR領域および拡張SFR領域をアクセスしたとき、またはデータ・アクセスをしないときの CPUクロック (fclk) 数。
 - 2. コード・フラッシュ領域をアクセスしたときのCPUクロック(fclk)数。
 - 3. r = Aを除く。
- 備考 クロック数は内部ROM(フラッシュ・メモリ)領域にプログラムがある場合です。内部RAM領域から命令フェッチする場合、最大2倍+3クロックになります。

表36-5 オペレーション一覧 (9/18)

命	ニモニック	オペランド	バイト	クロ	ック	オペレーション	フラグ
命令群				注1	注2		Z AC CY
8	OR	A, #byte	2	1	_	A ← A∨byte	×
ツト		saddr, #byte	3	2	_	(saddr) ← (saddr) V byte	×
8ビット演算		A, r ^{注3}	2	1	_	A ← AVr	×
71		r, A	2	1	_	r ← rVA	×
		A, !addr16	3	1	4	A ← AV (addr16)	×
		A, ES:!addr16	4	2	5	A ← AV(ES:addr16)	×
		A, saddr	2	1	_	A ← AV (saddr)	×
		A, [HL]	1	1	4	A ← AV (HL)	×
		A, ES:[HL]	2	2	5	A ← AV(ES:HL)	×
		A, [HL+byte]	2	1	4	A ← AV (HL+byte)	×
		A, ES:[HL+byte]	3	2	5	A ← AV((ES:HL)+byte)	×
		A, [HL+B]	2	1	4	A ← AV (HL+B)	×
		A, ES:[HL+B]	3	2	5	$A \leftarrow AV((ES:HL)+B)$	×
		A, [HL+C]	2	1	4	A ← AV (HL+C)	×
		A, ES:[HL+C]	3	2	5	$A \leftarrow AV((ES:HL)+C)$	×
	XOR	A, #byte	2	1	_	A ← A V byte	×
		saddr, #byte	3	2	_	(saddr) ← (saddr) V byte	×
		A, r ^{注3}	2	1	_	A ← A V r	×
		r, A	2	1	_	r ← r V A	×
		A, !addr16	3	1	4	A ← A ∀ (addr16)	×
		A, ES:!addr16	4	2	5	A ← A V (ES:addr16)	×
		A, saddr	2	1	_	A ← A V (saddr)	×
		A, [HL]	1	1	4	$A \leftarrow A + (HL)$	×
		A, ES:[HL]	2	2	5	$A \leftarrow A + (ES:HL)$	×
		A, [HL+byte]	2	1	4	A ← A V (HL+byte)	×
		A, ES:[HL+byte]	3	2	5	$A \leftarrow A + ((ES:HL) + byte)$	×
		A, [HL+B]	2	1	4	$A \leftarrow A + (HL + B)$	×
		A, ES:[HL+B]	3	2	5	$A \leftarrow A + ((ES:HL) + B)$	×
		A, [HL+C]	2	1	4	$A \leftarrow A + (HL + C)$	×
		A, ES:[HL+C]	3	2	5	$A \leftarrow A \forall ((ES:HL) + C)$	×

- 注1. 内部RAM領域、SFR領域および拡張SFR領域をアクセスしたとき、またはデータ・アクセスをしないときの CPUクロック (fclk) 数。
 - 2. コード・フラッシュ領域をアクセスしたときのCPUクロック(fclk)数。
 - 3. r = Aを除く。
- 備考 クロック数は内部ROM(フラッシュ・メモリ)領域にプログラムがある場合です。内部RAM領域から命令フェッチする場合、最大2倍+3クロックになります。

表36-5 オペレーション一覧(10/18)

\p\	ニモニック	オペランド	バイト	クロ	ック	オペレーション		フラ	グ
市全羊				注1	注2		Z	AC	CY
3	CMP	A, #byte	2	1	-	A-byte	×	×	×
ご ソ		!addr16, #byte	4	1	4	(addr16)-byte	×	×	×
3 ごソ、 寅 1		ES:!addr16, #byte	5	2	5	(ES:addr16)—byte	×	×	×
1		saddr, #byte	3	1	_	(saddr) - byte	×	×	×
		A, r ^{注3}	2	1	_	A-r	×	×	×
		r, A	2	1	_	r-A	×	×	×
		A, !addr16	3	1	4	A- (addr16)	×	×	×
		A, ES:!addr16	4	2	5	A-(ES:addr16)	×	×	×
		A, saddr	2	1	_	A-(saddr)	×	×	×
		A, [HL]	1	1	4	A-(HL)	×	×	×
		A, ES:[HL]	2	2	5	A-(ES:HL)	×	×	×
		A, [HL+byte]	2	1	4	A- (HL+byte)	×	×	×
		A, ES:[HL+byte]	3	2	5	A-((ES:HL)+byte)	×	×	×
		A, [HL+B]	2	1	4	A-(HL+B)	×	×	×
		A, ES:[HL+B]	3	2	5	A-((ES:HL)+B)	×	×	×
		A, [HL+C]	2	1	4	A-(HL+C)	×	×	×
		A, ES:[HL+C]	3	2	5	A-((ES:HL)+C)	×	×	×
	CMP0	А	1	1	_	A-00H	×	0	0
		Х	1	1	_	X-00H	×	0	0
		В	1	1	_	B-00H	×	0	0
		С	1	1	_	C-00H	×	0	0
		!addr16	3	1	4	(addr16)-00H	×	0	0
		ES:!addr16	4	2	5	(ES:addr16)-00H	×	0	0
		saddr	2	1	_	(saddr)-00H	×	0	0
	CMPS	X, [HL+byte]	3	1	4	X-(HL+byte)	×	×	×
		X, ES:[HL+byte]	4	2	5	X-((ES:HL)+byte)	×	×	×

- 注1. 内部RAM領域、SFR領域および拡張SFR領域をアクセスしたとき、またはデータ・アクセスをしないときの CPUクロック (fclx) 数。
 - 2. コード・フラッシュ領域をアクセスしたときのCPUクロック(fclk)数。
 - 3. r = Aを除く。
- 備考 クロック数は内部ROM(フラッシュ・メモリ)領域にプログラムがある場合です。内部RAM領域から命令フェッチする場合、最大2倍+3クロックになります。

表36-5 オペレーション一覧(11/18)

命	ニモニック	オペランド	バイト	クロ	ック	オペレーション		フラク	ブ
命令群				注1	注2		Z	AC	CY
16 ビ	ADDW	AX, #word	3	1	1	AX, CY ← AX+word	×	×	×
ット		AX, AX	1	1	_	AX, CY ← AX+AX	×	×	×
16ビット演算		AX, BC	1	1	ı	AX, CY ← AX+BC	×	×	×
,		AX, DE	1	1	ı	AX, CY ← AX+DE	×	×	×
		AX, HL	1	1	_	AX, CY ← AX+HL	×	×	×
		AX, !addr16	3	1	4	AX, CY ← AX+(addr16)	×	×	×
		AX, ES:!addr16	4	2	5	AX, CY ← AX+(ES:addr16)	×	×	×
		AX, saddrp	2	1	_	AX, CY ← AX+(saddrp)	×	×	×
		AX, [HL+byte]	3	1	4	AX, CY ← AX+(HL+byte)	×	×	×
		AX, ES: [HL+byte]	4	2	5	AX, CY ← AX+((ES:HL)+byte)	×	×	×
	SUBW	AX, #word	3	1	ı	AX, CY ← AX—word	×	×	×
		AX, BC	1	1	_	AX, CY ← AX−BC	×	×	×
		AX, DE	1	1	-	AX, CY ← AX-DE	×	×	×
		AX, HL	1	1	1	AX, CY ← AX−HL	×	×	×
		AX, !addr16	3	1	4	AX, CY ← AX-(addr16)	×	×	×
		AX, ES:!addr16	4	2	5	AX, CY ← AX−(ES:addr16)	×	×	×
		AX, saddrp	2	1	_	AX, CY ← AX−(saddrp)	×	×	×
		AX, [HL+byte]	3	1	4	AX, CY ← AX−(HL+byte)	×	×	×
		AX, ES: [HL+byte]	4	2	5	AX, CY ← AX−((ES:HL)+byte)	×	×	×
	CMPW	AX, #word	3	1	-	AX—word	×	×	×
		AX, BC	1	1	-	AX-BC	×	×	×
		AX, DE	1	1	1	AX-DE	×	×	×
		AX, HL	1	1	1	AX-HL	×	×	×
		AX, !addr16	3	1	4	AX-(addr16)	×	×	×
		AX, ES:!addr16	4	2	5	AX-(ES:addr16)	×	×	×
		AX, saddrp	2	1	-	AX-(saddrp)	×	×	×
		AX, [HL+byte]	3	1	4	AX-(HL+byte)	×	×	×
		AX, ES: [HL+byte]	4	2	5	AX-((ES:HL)+byte)	×	×	×

- 注1. 内部RAM領域、SFR領域および拡張SFR領域をアクセスしたとき、またはデータ・アクセスをしないときの CPUクロック (fclk) 数。
 - 2. コード・フラッシュ領域をアクセスしたときのCPUクロック(fclk)数。
- 備考 クロック数は内部ROM(フラッシュ・メモリ)領域にプログラムがある場合です。内部RAM領域から命令フェッチする場合、最大2倍+3クロックになります。

			-			-		
命令群	ニモニック	オペランド	バイト	クロ	ック	オペレーション	フラ	グ
群				注1	注2		Z AC	CY
乗除積和算	MULU	x	1	1	-	$AX \leftarrow A \times X$		
算	MULHU		3	2	_	BCAX ← A X×BC(符号なし)		
	MULH		3	2	_	BCAX ← A X×BC(符号付き)		
	DIVHU		3	9	_	AX (商), DE (余り) ← AX÷DE (符号なし)		
	DIVWU		3	17	_	BCAX (商), HLDE (余り) ← BCAX÷HLDE (符号なし)		
	MACHU		3	3	_	MACR ← MACR+AX×BC (符号なし)	×	×
	MACH		3	3	_	MACR ← MACR+AX×BC (符号付き)	×	×

表36-5 オペレーション一覧(12/18)

- 注1. 内部RAM領域、SFR領域および拡張SFR領域をアクセスしたとき、またはデータ・アクセスをしないときのCPU クロック (fclk) 数。
 - 2. コード・フラッシュ領域をアクセスしたときのCPUクロック(fclk)数。
- 注意 割り込み処理中にDIVHU, DIVWU命令を実行する場合, 割り込み禁止状態(DI)で実行してください。 ただし、RAM領域での命令実行を除き、アセンブリ言語ソースにてDIVHU、DIVWU命令の直後にNOP命令を 追加した場合は、割り込み許可状態でもDIVHU、DIVWU命令を実行することができます。下記のコンパイラ はビルド時にDIVHU、DIVWU命令が出力される場合、その直後に自動でNOP命令が挿入されます。
 - ・ CA78K0R (ルネサスエレクトロニクス社コンパイラ製品)V1.71以降のC言語ソースおよびアセンブリ言語 ソース
 - EWRL78 (IAR社コンパイラ製品) Service pack 1.40.6以降のC言語ソース
 - ・ GNURL78 (KPIT社コンパイラ)のC言語ソース
- 備考1. クロック数は内部ROM (フラッシュ・メモリ) 領域にプログラムがある場合です。内部RAM領域から命令フェッチする場合, 最大2倍+3クロックになります。
 - 2. MACR: 積和演算累計レジスタ (MACRH, MACRL)

表36-5 オペレーション一覧 (13/18)

命	ニモニック	オペランド	バイト	クロ	ック	オペレーション	-	フラグ
命令群				注1	注2		Z	AC CY
増減	INC	r	1	1	_	r ← r+1	×	×
11/20		!addr16	3	2	_	(addr16) ← (addr16)+1	×	×
		ES:!addr16	4	3	_	(ES, addr16) ← (ES, addr16)+1	×	×
		saddr	2	2	_	(saddr) ← (saddr)+1	×	×
		[HL+byte]	3	2	_	(HL+byte) ← (HL+byte)+1	×	×
		ES: [HL+byte]	4	3	_	((ES:HL)+byte) ← ((ES:HL)+byte)+1	×	×
	DEC	r	1	1	_	r ← r−1	×	×
		!addr16	3	2	_	(addr16) ← (addr16)-1	×	×
		ES:!addr16	4	3	_	(ES, addr16) ← (ES, addr16) -1	×	×
		saddr	2	2	_	(saddr) ← (saddr)−1	×	×
		[HL+byte]	3	2	_	(HL+byte) ← (HL+byte) −1	×	×
		ES: [HL+byte]	4	3	_	((ES:HL)+byte) ← ((ES:HL)+byte) −1	×	×
		rp	1	1	_	rp ← rp+1		
		!addr16	3	2	-	(addr16) ← (addr16)+1		
		ES:!addr16	4	3	_	(ES, addr16) ← (ES, addr16)+1		
		saddrp	2	2	-	(saddrp) ← (saddrp)+1		
		[HL+byte]	3	2	_	(HL+byte) ← (HL+byte)+1		
		ES: [HL+byte]	4	3	-	$((ES:HL)+byte) \leftarrow ((ES:HL)+byte)+1$		
	DECW	rp	1	1	_	rp ← rp−1		
		!addr16	3	2	-	(addr16) ← (addr16)−1		
		ES:!addr16	4	3	_	(ES, addr16) ← (ES, addr16)-1		
		saddrp	2	2	_	(saddrp) ← (saddrp)−1		
		[HL+byte]	3	2	_	(HL+byte) ← (HL+byte) −1		
		ES: [HL+byte]	4	3	_	$((ES:HL)+byte) \leftarrow ((ES:HL)+byte) -1$		
シフ	SHR	A, cnt	2	1	_	$(CY \leftarrow A_0, A_{m-1} \leftarrow A_m, A_7 \leftarrow 0) \times cnt$		×
 	SHRW	AX, cnt	2	1	-	$(CY \leftarrow AX_0, AX_{m-1} \leftarrow AX_m, AX_{15} \leftarrow 0) \times cnt$		×
	SHL	A, cnt	2	1	_	$(CY \leftarrow A_7, A_m \leftarrow A_{m-1}, A_0 \leftarrow 0) \times cnt$		×
		B, cnt	2	1	_	$(CY \leftarrow B_7, B_m \leftarrow B_{m-1}, B_0 \leftarrow 0) \times cnt$		×
		C, cnt	2	1	_	$(CY \leftarrow C_7, C_m \leftarrow C_{m-1}, C_0 \leftarrow 0) \times cnt$		×
	SHLW	AX, cnt	2	1	_	$(CY \leftarrow AX_{15}, AX_m \leftarrow AX_{m-1}, AX_0 \leftarrow 0) \times cnt$		×
		BC, cnt	2	1	_	$(CY \leftarrow BC_{15}, BC_m \leftarrow BC_{m-1}, BC_0 \leftarrow 0) \times cnt$		×
	SAR	A, cnt	2	1	_	$(CY \leftarrow A_0, A_{m-1} \leftarrow A_m, A_7 \leftarrow A_7) \times cnt$		×
	SARW	AX, cnt	2	1	_	$(CY \leftarrow AX_0, AX_{m-1} \leftarrow AX_m, AX_{15} \leftarrow AX_{15}) \times cnt$		×

- 注1. 内部RAM領域、SFR領域および拡張SFR領域をアクセスしたとき、またはデータ・アクセスをしないときの CPUクロック (fclk) 数。
 - 2. コード・フラッシュ領域をアクセスしたときのCPUクロック(fclk)数。
- 備考1. クロック数は内部ROM(フラッシュ・メモリ)領域にプログラムがある場合です。内部RAM領域から命令フェッチする場合,最大2倍+3クロックになります。
 - 2. cntはビット・シフト数です。

表36-5 オペレーション一覧 (14/18)

命	ニモニック	オペランド	バイト	クロ	ック	オペレーション	フラグ
命令群				注1	注2		Z AC CY
	ROR	A, 1	2	1	_	$(CY, A_7 \leftarrow A_0, A_{m-1} \leftarrow A_m) \times 1$	×
テー	ROL	A, 1	2	1	_	$(CY, A_0 \leftarrow A_7, A_{m+1} \leftarrow A_m) \times 1$	×
۲	RORC	A, 1	2	1	_	$(CY \leftarrow A_0, A_7 \leftarrow CY, A_{m-1} \leftarrow A_m) \times 1$	×
	ROLC	A, 1	2	1	_	$(CY \leftarrow A_7, A_0 \leftarrow CY, A_{m+1} \leftarrow A_m) \times 1$	×
	ROLWC	AX,1	2	1	_	$(CY \leftarrow AX_{15}, AX_0 \leftarrow CY, AX_{m+1} \leftarrow AX_m) \times 1$	×
		BC,1	2	1	_	$(CY \leftarrow BC_{15}, BC_0 \leftarrow CY, BC_{m+1} \leftarrow BC_m) \times 1$	×
ビッ	MOV1	CY, A.bit	2	1	_	CY ← A.bit	×
ト操作		A.bit, CY	2	1	_	A.bit ← CY	
作		CY, PSW.bit	3	1	_	CY ← PSW.bit	×
		PSW.bit, CY	3	4	_	PSW.bit ← CY	× ×
		CY, saddr.bit	3	1	_	CY ← (saddr).bit	×
		saddr.bit, CY	3	2	_	(saddr).bit ← CY	
		CY, sfr.bit	3	1	_	CY ← sfr.bit	×
	-	sfr.bit, CY	3	2	_	sfr.bit ← CY	
		CY,[HL].bit	2	1	4	CY ← (HL).bit	×
		[HL].bit, CY	2	2	_	(HL) .bit ← CY	
		CY, ES:[HL].bit	3	2	5	CY ← (ES, HL).bit	×
		ES:[HL].bit, CY	3	3	_	(ES, HL).bit ← CY	
	AND1	CY, A.bit	2	1	_	CY ← CY∧A.bit	×
		CY, PSW.bit	3	1	_	CY ← CY∧PSW.bit	×
		CY, saddr.bit	3	1	_	CY ← CY ∧ (saddr) .bit	×
		CY, sfr.bit	3	1	_	CY ← CY∧sfr.bit	×
		CY,[HL].bit	2	1	4	CY ← CY∧ (HL) .bit	×
		CY, ES:[HL].bit	3	2	5	CY ← CY∧(ES, HL).bit	×
	OR1	CY, A.bit	2	1	_	CY ← CYVA.bit	×
		CY, PSW.bit	3	1	_	CY ← CYVPSW.bit	×
		CY, saddr.bit	3	1	_	CY ← CYV (saddr) .bit	×
		CY, sfr.bit	3	1	_	CY ← CYVsfr.bit	×
		CY, [HL].bit	2	1	4	CY ← CYV (HL) .bit	×
		CY, ES:[HL].bit	3	2	5	CY ← CYV(ES, HL).bit	×

注1. 内部RAM領域、SFR領域および拡張SFR領域をアクセスしたとき、またはデータ・アクセスをしないときの CPUクロック (fclk) 数。

備考 クロック数は内部ROM (フラッシュ・メモリ) 領域にプログラムがある場合です。内部RAM領域から命令フェッチする場合、最大2倍+3クロックになります。

^{2.} コード・フラッシュ領域をアクセスしたときのCPUクロック(fclk)数。

表36-5 オペレーション一覧(15/18)

命	ニモニック	オペランド	バイト	クロ	ック	オペレーション	7	フラ	グ
命令群				注1	注2		Z	AC	CY
ビッ	XOR1	CY, A.bit	2	1	_	CY ← CY V A.bit			×
ビット操作		CY, PSW.bit	3	1	_	CY ← CY V PSW.bit			×
作		CY, saddr.bit	3	1	_	CY ← CY\(\forall \)(saddr).bit			×
		CY, sfr.bit	3	1	_	CY ← CY V sfr.bit			×
		CY, [HL].bit	2	1	4	CY ← CY\(\to\).bit			×
		CY, ES:[HL].bit	3	2	5	CY ← CY V (ES, HL).bit			×
	SET1	A.bit	2	1	_	A.bit ← 1			
		PSW.bit	3	4	_	PSW.bit ← 1	×	×	×
		!addr16.bit	4	2	_	(addr16).bit ← 1			
		ES:!addr16.bit	5	3	_	(ES, addr16).bit ← 1			
		saddr.bit	3	2	_	(saddr).bit ← 1			
		sfr.bit	3	2	_	sfr.bit ← 1			
		[HL].bit	2	2	_	(HL) .bit ← 1			
		ES:[HL].bit	3	3	_	(ES, HL).bit ← 1			
	CLR1	A.bit	2	1	_	A.bit ← 0			
		PSW.bit	3	4	_	PSW.bit ← 0	×	×	×
		!addr16.bit	4	2	_	(addr16).bit ← 0			
		ES:!addr16.bit	5	3	_	(ES, addr16).bit ← 0			
		saddr.bit	3	2	_	(saddr.bit) ← 0			
		sfr.bit	3	2	_	sfr.bit ← 0			
		[HL].bit	2	2	_	(HL).bit ← 0			
		ES:[HL].bit	3	3	_	(ES, HL).bit ← 0			
	SET1	CY	2	1	_	CY ← 1			1
	CLR1	CY	2	1	_	CY ← 0			0
	NOT1	CY	2	1	_	CY ← CY			×

- 注1. 内部RAM領域、SFR領域および拡張SFR領域をアクセスしたとき、またはデータ・アクセスをしないときの CPUクロック (fclk) 数。
 - 2. コード・フラッシュ領域をアクセスしたときのCPUクロック(fclk)数。
- 備考 クロック数は内部ROM(フラッシュ・メモリ)領域にプログラムがある場合です。内部RAM領域から命令フェッチする場合、最大2倍+3クロックになります。

表36-5 オペレーション一覧(16/18)

命	ニモニック	オペランド	バイト	クロ	ック	オペレーション	,	フラク	j
命令群				注1	注2		Z	AC	CY
コール・リ	CALL	гр	2	3	-	$(SP-2) \leftarrow (PC+2)_S, (SP-3) \leftarrow (PC+2)_H,$ $(SP-4) \leftarrow (PC+2)_L, PC \leftarrow CS, rp,$ $SP \leftarrow SP-4$			
ターン		\$!addr20	3	3	_	$(SP-2) \leftarrow (PC+3)_S, (SP-3) \leftarrow (PC+3)_H,$ $(SP-4) \leftarrow (PC+3)_L, PC \leftarrow PC+3+jdisp16,$ $SP \leftarrow SP-4$			
		!addr16	3	3	_	$(SP-2) \leftarrow (PC+3)_S, (SP-3) \leftarrow (PC+3)_H,$ $(SP-4) \leftarrow (PC+3)_L, PC \leftarrow 0000, addr16,$ $SP \leftarrow SP-4$			
		!!addr20	4	3	-	$(SP-2) \leftarrow (PC+4)_S, (SP-3) \leftarrow (PC+4)_H,$ $(SP-4) \leftarrow (PC+4)_L, PC \leftarrow addr20,$ $SP \leftarrow SP-4$			
	CALLT	[addr5]	2	5	_	$(SP-2) \leftarrow (PC+2)s, (SP-3) \leftarrow (PC+2)H,$ $(SP-4) \leftarrow (PC+2)L, PCs \leftarrow 0000,$ $PCH \leftarrow (0000, addr5+1),$ $PCL \leftarrow (0000, addr5),$ $SP \leftarrow SP-4$			
	BRK	-	2	5	-	$(SP-1) \leftarrow PSW, (SP-2) \leftarrow (PC+2)s,$ $(SP-3) \leftarrow (PC+2)H, (SP-4) \leftarrow (PC+2)L,$ $PCs \leftarrow 0000,$ $PCH \leftarrow (0007FH), PCL \leftarrow (0007EH),$ $SP \leftarrow SP-4, IE \leftarrow 0$			
	RET	_	1	6	_	$PC_L \leftarrow (SP), PC_H \leftarrow (SP+1),$ $PC_S \leftarrow (SP+2), SP \leftarrow SP+4$			
	RETI	_	2	6	_	$PCL \leftarrow (SP), PCH \leftarrow (SP+1),$ $PCs \leftarrow (SP+2), PSW \leftarrow (SP+3),$ $SP \leftarrow SP+4$	R	R	R
	RETB	_	2	6	_	$PCL \leftarrow (SP), PCH \leftarrow (SP+1),$ $PCs \leftarrow (SP+2), PSW \leftarrow (SP+3),$ $SP \leftarrow SP+4$	R	R	R

注1. 内部RAM領域、SFR領域および拡張SFR領域をアクセスしたとき、またはデータ・アクセスをしないときの CPUクロック (fclk) 数。

備考 クロック数は内部ROM(フラッシュ・メモリ)領域にプログラムがある場合です。内部RAM領域から命令フェッチする場合、最大2倍+3クロックになります。

^{2.} コード・フラッシュ領域をアクセスしたときのCPUクロック(fclk)数。

表36-5 オペレーション一覧 (17/18)

命	ニモニック	オペランド	バイト	クロ	ック	オペレーション		フラク	ブ
命令群				注1	注2		Z	AC	CY
ス	PUSH	PSW	2	1	_	$(SP-1) \leftarrow PSW, (SP-2) \leftarrow 00H,$			
タッ						SP ← SP-2			
ック操作		rp	1	1	_	$(SP-1) \leftarrow rp_H, (SP-2) \leftarrow rp_L,$			
1/F						SP ← SP-2			
	POP	PSW	2	3	_	PSW ← (SP+1) , SP ← SP+2	R	R	R
		rp	1	1	_	$rp_{L} \leftarrow (SP)$, $rp_{H} \leftarrow (SP+1)$, $SP \leftarrow SP+2$			
	MOVW	SP, #word	4	1	_	SP ← word			
		SP, AX	2	1	_	SP ← AX			
		AX, SP	2	1	_	AX ← SP			
		HL, SP	3	1	_	HL ← SP			
		BC, SP	3	1	_	BC ← SP			
		DE, SP	3	1	_	DE ← SP			
	ADDW	SP, #byte	2	1	_	SP ← SP+byte			
	SUBW	SP, #byte	2	1	_	SP ← SP-byte			
無条件分岐	BR	AX	2	3	_	PC ← CS, AX			
件分		\$addr20	2	3	_	PC ← PC+2+jdisp8			
岐		\$!addr20	3	3	_	PC ← PC+3+jdisp16			
		!addr16	3	3	_	PC ← 0000, addr16			
		!!addr20	4	3	_	PC ← addr20			
条件	ВС	\$addr20	2	2/4 ^{注3}	_	PC ← PC+2+jdisp8 if CY = 1			
条件付き分岐	BNC	\$addr20	2	2/4 ^{注3}	_	PC ← PC+2+jdisp8 if CY = 0			
分岐	BZ	\$addr20	2	2/4 ^{注3}	_	PC ← PC+2+jdisp8 if Z = 1			
	BNZ	\$addr20	2	2/4 ^{注3}	_	PC ← PC+2+jdisp8 if Z = 0			
	ВН	\$addr20	3	2/4 ^{注3}	_	PC ← PC+3+jdisp8 if (ZVCY)=0			
	BNH	\$addr20	3	2/4 ^{注3}	_	PC ← PC+3+jdisp8 if (ZVCY)=1			
	ВТ	saddr.bit, \$addr20	4	3/5 ^{注3}	_	PC ← PC+4+jdisp8 if (saddr).bit = 1			
		sfr.bit, \$addr20	4	3/5 ^{注3}	_	PC ← PC+4+jdisp8 if sfr.bit = 1			
		A.bit, \$addr20	3	3/5 ^{注3}	_	PC ← PC+3+jdisp8 if A.bit = 1			
		PSW.bit, \$addr20	4	3/5 ^{注3}	_	PC ← PC+4+jdisp8 if PSW.bit = 1			
		[HL].bit, \$addr20	3	3/5 ^{注3}	6/7	PC ← PC+3+jdisp8 if (HL).bit = 1			
		ES:[HL].bit,	4	4/6 ^{注3}	7/8	PC ← PC+4+jdisp8			
		\$addr20				if (ES, HL).bit = 1			

- 注1. 内部RAM領域、SFR領域および拡張SFR領域をアクセスしたとき、またはデータ・アクセスをしないときの CPUクロック (fclk) 数。
 - 2. コード・フラッシュ領域をアクセスしたときのCPUクロック(fclk)数。
 - 3. クロック数は"条件不成立時/条件成立時"を表しています。
- 備考 クロック数は内部ROM(フラッシュ・メモリ)領域にプログラムがある場合です。内部RAM領域から命令フェッチする場合、最大2倍+3クロックになります。

表36-5 オペレーション一覧(18/18)

命	ニモニック	オペランド	バイト	クロ	ック	オペレーション	フラグ
命令群				注1	注2		Z AC CY
条	BF	saddr.bit, \$addr20	4	3/5 ^{注3}	_	PC ← PC+4+jdisp8 if (saddr).bit = 0	
条件付き分岐		sfr.bit, \$addr20	4	3/5 ^{注3}	_	PC ← PC+4+jdisp8 if sfr.bit = 0	
き分は		A.bit, \$addr20	3	3/5 ^{注3}	_	PC ← PC+3+jdisp8 if A.bit = 0	
收		PSW.bit, \$addr20	4	3/5 ^{注3}	-	PC ← PC+4+jdisp8 if PSW.bit = 0	
		[HL].bit, \$addr20	3	3/5 ^{注3}	6/7	PC ← PC+3+jdisp8 if (HL).bit = 0	
		ES:[HL].bit, \$addr20	4	4/6 ^{注3}	7/8	PC ← PC+4+jdisp8 if (ES, HL).bit = 0	
	BTCLR	saddr.bit, \$addr20	4	3/5 ^{注3}	_	PC ← PC+4+jdisp8 if (saddr).bit = 1 then reset (saddr).bit	
		sfr.bit, \$addr20	4	3/5 ^{注3}	ı	PC ← PC+4+jdisp8 if sfr.bit = 1 then reset sfr.bit	
		A.bit, \$addr20	3	3/5 ^{注3}	ı	PC ← PC+3+jdisp8 if A.bit = 1 then reset A.bit	
		PSW.bit, \$addr20	4	3/5 ^{注3}	_	PC ← PC+4+jdisp8 if PSW.bit = 1 then reset PSW.bit	× × ×
		[HL].bit, \$addr20	3	3/5 ^{注3}	-	PC ← PC+3+jdisp8 if (HL).bit = 1 then reset (HL).bit	
		ES:[HL].bit, \$addr20	4	4/6 ^{注3}	_	PC ← PC+4+jdisp8 if (ES, HL).bit = 1 then reset (ES, HL).bit	
条件	SKC	_	2	1	_	Next instruction skip if CY = 1	
付き	SKNC	_	2	1	_	Next instruction skip if CY = 0	
条件付きスキップ	SKZ	_	2	1	-	Next instruction skip if Z = 1	
ップ	SKNZ	_	2	1	-	Next instruction skip if Z = 0	
	SKH	_	2	1	-	Next instruction skip if (ZVCY)=0	
	SKNH	_	2	1	-	Next instruction skip if (ZVCY)=1	
CP	SEL ^{注4}	RBn	2	1	-	RBS[1:0] ← n	
P U制	NOP	_	1	1	_	No Operation	
御	El	_	3	4	_	IE ← 1 (Enable Interrupt)	
	DI	_	3	4	_	IE ← 0 (Disable Interrupt)	
	HALT	_	2	3	_	Set HALT Mode	
	STOP	_	2	3	_	Set STOP Mode	

- 注1. 内部RAM領域、SFR領域および拡張SFR領域をアクセスしたとき、またはデータ・アクセスをしないときの CPUクロック (fclk) 数。
 - 2. コード・フラッシュ領域をアクセスしたときのCPUクロック(fclk)数。
 - 3. クロック数は"条件不成立時/条件成立時"を表しています。
 - 4. nはレジスタ・バンク番号です(n=0-3)。

備考 クロック数は内部ROM (フラッシュ・メモリ) 領域にプログラムがある場合です。内部RAM領域から命令フェッチする場合、最大2倍+3クロックになります。

第37章 電気的特性

注意1. RL78マイクロコントローラには開発/評価用にオンチップ・デバッグ機能が搭載されています。オンチップ・デバッグ機能を使用した場合、フラッシュ・メモリの保証書き換え回数を越えてしまう可能性があり、製品の信頼性が保証できませんので、量産用の製品では本機能を使用しないでください。オンチップ・デバッグ機能を使用した製品については、クレーム受け付け対象外となります。

- 2. 製品により搭載している端子が異なります。2.1 ポート機能 ~2.2.1 製品別の搭載機能を参照してください。
- 備考1. この章内の記述は、EVDDをEVDDO、EVDD1、またEVssをEVsso、EVss1と読み替えてください。
 - 2. 80ピン製品では、EVDD, EVssをVDD, Vssと読み替えてください。

37.1 絶対最大定格

絶対最大定格(1/3)

項目	略号	条件	定 格	単 位
電源電圧	V _{DD}		-0.5~+6.5	V
	EV _{DD}	$EV_{DD1} = V_{DD}$	-0.5~+6.5	٧
	VBAT		-0.5~+6.5	٧
	AVDD		-0.5~+6.5	٧
			かつー0.5~V _{DD} ^{注4} +0.6	
REGC端子入力電圧	Virego	REGC	-0.3 ~ +2.8	٧
			かつー0.3~V _{DD} ^{注4} +0.3 ^{注1}	
入力電圧	Vıı	P00-P07, P10-P17, P30-P37, P40-P44,	-0.3~EV _{DD} +0.3	V
		P50-P57, P70-P77, P80-P85, P125-P127	かつー0.3~V _{DD} ^{注4} +0.3 ^{注2}	
	V ₁₂	P60-P62 (N-chオープン・ドレイン)	-0.3~+6.5	V
	V _{I3}	P20-P25, P121-P124, P137, EXCLK,	-0.3~V _{DD} ^{注4} +0.3 ^{注2}	V
		EXCLKS		
	V _{I4}	RESET	-0.3~+6.5	٧
出力電圧	V ₀₁	P00-P07, P10-P17, P30-P37, P40-P44,	-0.3~EV _{DD} +0.3	V
		P50-P57, P60-P62, P70-P77, P80-P85,	かつー0.3~V _{DD} ^{注4} +0.3 ^{注2}	
		P125-P127, P130		
	V _{O2}	P20-P25	-0.3~V _{DD} ^{注4} +0.3 ^{注2}	V
アナログ入力電圧	V _{Al1}	ANIO-ANI5	-0.3~V _{DD} ^{注4} +0.3	V
			かつ-0.3~AV _{REF(+)} +0.3 ^{注2, 3}	
	V _{Al2}	ANIPO-ANIP3, ANINO-ANIN3	-0.6~+2.8	V
			かつ-0.6~AREGC+0.3 ^{注5}	
基準電源電圧	VIDSAD	AREGC, AVCM, AVRT	-0.3∼+2.8	V
			かつー0.3~AV _{DD} +0.3 ^{注6}	

- 注1. REGC端子にはコンデンサ(0.47~1 μF)を介してVssに接続してください。この値は、REGC端子の絶対最大定格を規定するものです。電圧印加して使用しないでください。
 - 2. 6.5 V以下であること。
 - 3. A/D変換対象の端子は、AV_{REF(+)} + 0.3 Vを越えないでください。
 - 4. バッテリ・バックアップ機能で選択された電源電圧(VDD端子またはVBAT端子)です。
 - 5. ΔΣA/D変換対象の端子は、AREGC+0.3 Vを越えないでください。
 - 6. AREGC, AVCM, AVRT端子にはコンデンサ (0.47 μF) を介してVssに接続してください。 この値は、AREGC, AVCM, AVRT端子の絶対最大定格を規定するものです。電圧印加して使用しないでください。
- 注意 各項目のうち1項目でも、また一瞬でも絶対最大定格を越えると、製品の品質を損なう恐れがあります。つまり絶対最大定格とは、製品に物理的な損傷を与えかねない定格値です。必ずこの定格値を越えない状態で、製品をご使用ください。
- 備考 1. 特に指定がないかぎり、兼用端子の特性はポート端子の特性と同じです。
 - 2. AV_{REF(+)}: A/Dコンバータの+側基準電圧
 - 3. Vssを基準電圧とする。

絶対最大定格(2/3)

項目	略号		条件	定格	単 位
LCD電圧	V _{L1}	V _{L1} 電圧 ^{注1}		-0.3 ~ +2.8	V
				かつ-0.3~VL4+0.3	
	V _{L2}	VL2電圧 ^{注1}	[EE ^{注1}		V
	V _{L3}	VL3電圧 ^{注1}		-0.3~V _{L4} +0.3 ^{注2}	V
	V _{L4}	VL4電圧 ^{注1}		-0.3~+6.5	V
	VLCAP	CAPL, CAPH電圧 ^{注1}		-0.3~V _{L4} +0.3 ^{注2}	V
	Vouт	COM0-COM7,	外部抵抗分割方式	-0.3 \sim $V_{DD}^{\dot{\Xi}3}$ $+0.3^{\dot{\Xi}2}$	V
		SEG0-SEG41	容量分割方式	-0.3 \sim $V_{DD}^{\dot{\Xi}3}$ $+0.3^{\dot{\Xi}2}$	V
		出力電圧	内部昇圧方式	-0.3~V _{L4} +0.3 ^{注2}	V

- 注1. この値は、VL1, VL2, VL3, VL4端子への電圧印加する場合の絶対最大定格を規定するものであり、電圧印加して使用することを推奨しているわけではありません。内部昇圧方式、容量分割方式の場合、VL1, VL2, VL3, VL4端子にはコンデンサ(0.47 μF±30 %)を介してVssに接続し、CAPL端子、CAPH端子間にもコンデンサ(0.47 μF±30 %)を接続してください。
 - 2. 6.5 V以下であること。
 - 3. バッテリ・バックアップ機能で選択された電源電圧(VDD端子またはVBAT端子)です。
- 注意 各項目のうち1項目でも、また一瞬でも絶対最大定格を越えると、製品の品質を損なう恐れがあります。つまり絶対最大定格とは、製品に物理的な損傷を与えかねない定格値です。必ずこの定格値を越えない状態で、製品をご使用ください。

備考 Vssを基準電圧とする。

絶対最大定格(3/3)

項目	略号		条件	定格	単 位
ハイ・レベル出力電流	Іон1	1端子	P00-P07, P10-P17, P30-P37,	-40	mA
			P40-P44, P50-P57, P70-P77,		
			P80-P85, P125-P127, P130		
		端子合計	P00-P07, P40-P44, P130	-70	mA
		-170 mA			
			P10-P17, P30-P37, P50-P57,	-100	mA
			P70-P77, P80-P85, P125-P127		
	І он2	1端子	P20-P25	-0.5	mA
		端子合計		-2	mA
ロウ・レベル出力電流	lo _{L1}	1端子	P00-P07, P10-P17, P30-P37,	40	mA
			P40-P44, P50-P57, P60-P62,		
			P70-P77, P80-P85,		
			P125-P127, P130		
		端子合計	P00-P07, P40-P44, P130	70	mA
		170 mA	P10-P17, P30-P37, P50-P57,	100	mA
			P60-P62, P70-P77, P80-P85,		
			P125-P127		
	lo _{L2}	1端子	P20-P25	1	mA
		端子合計		5	mA
動作周囲温度	TA	通常動作時		-40 ~ +85	°C
		フラッシュ・	・メモリ・プログラミング時		
保存温度	Tstg			−65~+150	°C

注意 各項目のうち1項目でも、また一瞬でも絶対最大定格を越えると、製品の品質を損なう恐れがあります。つまり絶対最大定格とは、製品に物理的な損傷を与えかねない定格値です。必ずこの定格値を越えない状態で、製品をご使用ください。

37.2 発振回路特性

37. 2. 1 X1, XT1発振回路特性

 $(T_A = -40 \sim +85 \text{ }^{\circ}\text{C}, 1.9 \text{ V} \leq \text{VDD} = \text{EVDD} \leq 5.5 \text{ V}, \text{Vss} = 0 \text{ V})$

項目	発振子	条件	MIN.	TYP.	MAX.	単位
X1クロック発振 周波数 (fx) ^{注1, 2}	セラミック発振子/水晶振動子	2.7 V≦V _{DD} ≦5.5 V	1.0		20.0	MHz
		2.4 V≦V _{DD} <2.7 V	1.0		16.0	MHz
		1.9 V≦V _{DD} <2.4 V	1.0		8.0	MHz
XT1クロック発振 周波数(f _{XT}) ^{注1, 2}	水晶振動子		32	32.768	35	kHz

- 注1. 発振回路の周波数許容範囲のみを示すものです。命令実行時間は,37.4 AC特性を参照してください。また, 実装回路上での評価を発振子メーカに依頼し,発振特性を確認してご使用ください。
 - 2. 電圧範囲はバッテリ・バックアップ機能で選択された電源電圧(VDD端子またはVBAT端子)です。
- 注意 リセット解除後は、高速オンチップ・オシレータ・クロックによりCPUが起動されるため、X1クロックの発振安定時間は発振安定時間カウンタ状態レジスタ (OSTC) でユーザにて確認してください。また使用する発振子で発振安定時間を十分に評価してから、OSTCレジスタ、発振安定時間選択レジスタ (OSTS) の発振安定時間を決定してください。

備考 X1, XT1発振回路を使用する場合は、5.4 システム・クロック発振回路を参照してください。

37.2.2 オンチップ・オシレータ特性

 $(T_A = -40 \sim +85 \text{ °C}, 1.9 \text{ V} \leq \text{VDD} = \text{EVDD} \leq 5.5 \text{ V}, \text{Vss} = \text{EVss} = 0 \text{ V})$

項目	略号	条	件	MIN.	TYP.	MAX.	単位
高速オンチップ・オシレータ・	fıн			3		24	MHz
クロック周波数 ^{注1, 2}							
高速オンチップ・オシレータ・		-20~+85 °C	1.9 V≦V _{DD} ^{注3} ≦5.5 V	-1.0		+1.0	%
クロック周波数精度		-40~-20 °C	1.9 V≦V _{DD} ^{注3} ≦5.5 V	-1.5		+1.5	%
低速オンチップ・オシレータ・	fı∟				15		kHz
クロック周波数							
低速オンチップ・オシレータ・				-15		+15	%
クロック周波数精度							

- 注1. 高速オンチップ・オシレータの周波数は、オプション・バイト(000C2H/010C2H)のビット0-3およびHOCODIV レジスタのビット0-2によって選択します。
 - 2. 発振回路の特性だけを示すものです。命令実行時間は、37.4 AC特性を参照してください。
 - 3. バッテリ・バックアップ機能で選択された電源電圧 (VDD端子またはVBAT端子)です。

37.3 DC特性

37. 3. 1 端子特性

 $(TA = -40 \sim +85 \, ^{\circ}C, 1.9 \, V \leq VDD = EVDD \leq 5.5 \, V, \, Vss = EVss = 0 \, V)$

項目	略号	条件		MIN.	TYP.	MAX.	単 位
ハイ・レベル出力電流 ^{注1}	Іон1	P00-P07, P10-P17, P30-P37, P40-P44, P50-P57, P70-P77, P80-P85, P125-P127, P130 1端子	1.9 V≦EV _{DD} ≦5.5 V			-10.0 ^注 2	mA
		P00-P07, P40-P44, P130	4.0 V≦EV _{DD} ≦5.5 V			-55.0	mA
		合計	2.7 V≦EV _{DD} <4.0 V			-10.0	mA
		(デューティ = 70 %時 ^{注3})	1.9 V≦EV _{DD} <2.7 V			-5.0	mA
			4.0 V≦EV _{DD} ≦5.5 V			-80.0	mA
		P70-P77, P80-P85, P125-P127	2.7 V≦EV _{DD} <4.0 V			-19.0	mA
		合計 (デューティ = 70 %時 ^{注3})	1.9 V≦EV _{DD} <2.7 V			-10.0	mA
		全端子合計 (デューティ = 70 %時 ^{注3})				-100.0	mA
	Іон2	P20-P25 1端子	1.9 V≦V _{DD} ^{注4} ≦5.5			-0.1 ^{注2}	mA
		全端子合計 (デューティ = 70 %時 ^{注3})	V 1.9 V≦V _{DD} ^{注4} ≦5.5 V			-0.6	mA

- 注1. EVDD, VDD端子から出力端子に流れ出しても、デバイスの動作を保証する電流値です。
 - 2. 合計の電流値を超えないでください。
 - デューティ≦70 %の条件でのスペックです。
 デューティ>70 %に変更した出力電流の値は、次の計算式で求めることができます(デューティ比をn %に変更する場合)。
 - ・端子合計の出力電流 = (IoH×0.7) / (n×0.01)
 <計算例> IoH = -10.0 mAの場合, n = 80 %

 端子合計の出力電流 = (-10.0×0.7) / (80×0.01) ≒-8.7 mA

ただし、1端子当たりに流せる電流は、デューティによって変わることはありません。また、絶対最大定格以上の電流は流せません。

- 4. バッテリ・バックアップ機能で選択された電源電圧(VDD端子またはVBAT端子)です。
- 注意 P01-P07, P15-P17, P80-P82は、N-chオープン・ドレイン・モード時には、ハイ・レベル出力しません。
- 備考 特に指定のないかぎり、兼用端子の特性はポート端子の特性と同じです。

 $(TA = -40 \sim +85 \text{ }^{\circ}\text{C}, 1.9 \text{ V} \leq \text{VDD} = \text{EVDD} \leq 5.5 \text{ V}, \text{Vss} = \text{EVss} = 0 \text{ V})$

項目	略号	条件	‡	MIN.	TYP.	MAX.	単 位
ロウ・レベル出カ電流 ^{注1}	lo _{L1}	P00-P07, P10-P17, P30-P37, P40-P44, P50-P57, P70-P77, P80-P85, P125-P127, P130 1端子				20.0 ^{注2}	mA
		P60-P62 1端子				15.0 ^{注2}	mA
		P00-P07, P40-P44, P130	4.0 V≦V _{DD} ≦5.5 V			70.0	mA
		合計	2.7 V≦V _{DD} <4.0 V			15.0	mA
		(デューティ = 70 %時 ^{注3})	1.9 V≦V _{DD} <2.7 V			9.0	mA
		P10-P17, P30-P37, P50-P57,	4.0 V≦V _{DD} ≦5.5 V			80.0	mA
		P60-P62, P70-P77, P80-P85,	2.7 V≦V _{DD} <4.0 V			35.0	mA
		P125-P127 合計 (デューティ = 70 %時 ^{注3})	1.9 V≦V _{DD} <2.7 V			20.0	mA
		全端子合計 (デューティ = 70 %時 ^{注3})				150.0	mA
	lol2	P20-P25 1端子	1.9 V≦V _{DD} ^{注4} ≦5.5 V			0.4 ^{注2}	mA
		全端子合計 (デューティ = 70 %時 ^{注3})	1.9 V≦V _{DD} ^{注4} ≦5.5 V			2.4	mA

- 注1. 出力端子からEVss, Vss端子に流れ込んでも、デバイスの動作を保証する電流値です。
 - 2. 合計の電流値を超えないでください。

変更する場合)。

デューティ≦70%の条件でのスペックです。
 デューティ>70%に変更した出力電流の値は、次の計算式で求めることができます(デューティ比をn%に

・端子合計の出力電流 = (IoL×0.7) / (n×0.01)

<計算例> IoL = 10.0 mAの場合, n = 80 %

端子合計の出力電流 = (10.0×0.7) / (80×0.01) ≒8.7 mA

ただし、1端子当たりに流せる電流は、デューティによって変わることはありません。また、絶対最大定格以上の電流は流せません。

4. バッテリ・バックアップ機能で選択された電源電圧(VDD端子またはVBAT端子)です。

 $(T_A = -40 \sim +85 \text{ °C}, 1.9 \text{ V} \leq \text{VDD} = \text{EVDD} \leq 5.5 \text{ V}, \text{Vss} = \text{EVss} = 0 \text{ V})$

項目	略号	条	件	MIN.	TYP.	MAX.	単 位
ハイ・レベル入力電圧	V _{IH1}	P00-P07, P10-P17, P30-P37, P40-P44, P50-P57, P70-P77, P80-P85, P125-P127	通常入力バッファ	0.8EV _{DD}		EV _{DD}	٧
	V _{IH2}	P00, P03, P05, P06, P15, P16, P81	TTL入力バッファ 4.0 V≦EV _{DD} ≦5.5 V	2.2		EV _{DD}	V
			TTL入力バッファ 3.3 V≦EV _{DD} <4.0 V	2.0		EV _{DD}	V
			TTL入力バッファ 1.9 V≦EV _{DD} <3.3 V	1.5		EV _{DD}	V
	V _{IH3}	P20-P25		0.7Vpp ^注		VDD ^注	V
	VIH4	P60-P62		0.7EV _{DD}		6.0	V
	V _{IH5}	P121-P124, P137, EXCLK,	EXCLKS	0.8Vpp ^注		V _{DD} 注	>
	V _{IH6}	RESET		0.8Vpp ^注		6.0	٧
ロウ・レベル入力電圧	VIL1	P00-P07, P10-P17, P30-P37, P40-P44, P50-P57, P70-P77, P80-P85, P125-P127	通常入力バッファ	0		0.2EV _{DD}	<
	V _{IL2}	P00, P03, P05, P06, P15, P16, P81	TTL入力バッファ 4.0 V≦EVpp≦5.5 V	0		0.8	V
			TTL入力バッファ 3.3 V≦EVDC<4.0 V	0		0.5	V
			TTL入力バッファ 1.9 V≦EVɒɒ<3.3 V	0		0.32	V
	VIL3	P20-P25		0		0.3V _{DD} 注	V
	VIL4	P60-P62		0		0.3EV _{DD}	V
	VIL5	P121-P124, P137, EXCLK,	EXCLKS, RESET	0		0.2V _{DD} 注	V

注 バッテリ・バックアップ機能で選択された電源電圧(VDD端子またはVBAT端子)です。

注意 P01-P07, P15-P17, P80-P82は、N-chオープン・ドレイン・モード時でもVHの最大値(MAX.)はVDDです。

 $(T_A = -40 \sim +85 \text{ }^{\circ}\text{C}, 1.9 \text{ V} \leq \text{V}_{DD} = \text{EV}_{DD} \leq 5.5 \text{ V}, \text{Vss} = \text{EVss} = 0 \text{ V})$

項 目	略号	≩ V D D = E V D D ⊇ 3.3 V, 条	件	MIN.	TYP.	MAX.	単 位
ハイ・レベル出力電圧	V _{OH1}	P00-P07, P10-P17,	4.0 V≦EVDD≦5.5 V,	EV _{DD} -			V
		P30-P37, P40-P44,	$I_{OH1} = -10.0 \text{ mA}$	1.5			
		P50-P57, P70-P77,	4.0 V≦EV _{DD} ≦5.5 V,	EV _{DD} -			٧
		P80-P85, P125-P127,	$I_{OH1} = -3.0 \text{ mA}$	0.7			
		P130	2.7 V≦EV _{DD} ≦5.5 V,	EV _{DD} -			V
			$I_{OH} = -2.0 \text{ mA}$	0.6			
			1.9 V≦EV _{DD} ≦5.5 V,	EV _{DD} -			V
			$I_{OH} = -1.5 \text{ mA}$	0.5			
	V _{OH2}	P20-P25	1.9 V≦VDD ^注 ≦5.5 V,	V _{DD} -0.5			V
			IoH2 = -100 μA				
ロウ・レベル出力電圧	V _{OL1}	P00-P07, P10-P17, P30-P37, P40-P44, P50-P57, P70-P77, P80-P85, P125-P127, P130	4.0 V≦EV _{DD} ≦5.5 V,			1.3	V
			I _{OL1} = 20.0 mA				
			4.0 V≦EV _{DD} ≦5.5 V,			0.7	V
			I _{OL1} = 8.5 mA				
			2.7 V≦EV _{DD} ≦5.5 V,			0.6	V
			I _{OL} = 3.0 mA				
			2.7 V≦EV _{DD} ≦5.5 V,			0.4	V
			I _{OL1} = 1.5 mA				
			1.9 V≦EV _{DD} ≦5.5 V,			0.4	V
			I _{OL1} = 0.6 mA				
	V _{OL2}	P20-P25	1.9 V≦Vɒɒ ^注 ≦5.5 V,			0.4	V
			I _{OL2} = 400 μA				
	Vol3	P60-P62	4.0 V≦EV _{DD} ≦5.5 V,			2.0	V
			IoL3 = 15.0 mA				
			4.0 V≦EV _{DD} ≦5.5 V,			0.4	٧
			IoL3 = 5.0 mA				
			2.7 V≦EV _{DD} ≦5.5 V,			0.4	V
			I _{OL3} = 3.0 mA				
			1.9 V≦EV _{DD} ≦5.5 V,			0.4	V
			I _{OL3} = 2.0 mA				

注 バッテリ・バックアップ機能で選択された電源電圧(VDD端子またはVBAT端子)です。

注意 P01-P07, P15-P17, P80-P82は、N-chオープン・ドレイン・モード時には、ハイ・レベル出力しません。

 $(T_A = -40 \sim +85 \text{ °C}, 1.9 \text{ V} \leq \text{V}_{DD} = \text{EV}_{DD} \leq 5.5 \text{ V}, \text{Vss} = \text{EV}_{SS} = 0 \text{ V})$

項	目	略号	条	件		MIN.	TYP.	MAX.	単位
ハイ・レベ	ル入力	ILIH1	P00-P07, P10-P17, P30-P37,	$V_{I} = EV_{DD}$				1	μΑ
リーク電流	ì		P40-P44, P60-P62, P70-P77,						
			P80-P85, P125-P127						
		I _{LIH2}	P20-P25, P137, RESET	$V_I = V_{DD}^{\dot{\Xi}}$				1	μΑ
		Ішнз	P121-P124	$V_I = V_{DD}^{\stackrel{:}{\stackrel{:}{=}}}$	入力ポート時,			1	μA
			(X1, X2, XT1, XT2, EXCLK,		外部クロック入力時				
			EXCLKS)		発振子接続時			10	μA
ロウ・レベ	い入力	ILIL1	P00-P07, P10-P17, P30-P37,	Vı = EVss				-1	μA
リーク電流	ì		P40-P44, P60-P62, P70-P77,						
			P80-P85, P125-P127						
		ILIL2	P20-P25, P137, RESET	Vı = Vss				-1	μA
		I LIL3	P121-P124	Vı = Vss	入力ポート時,			-1	μA
			(X1, X2, XT1, XT2, EXCLK,		外部クロック入力時				
			EXCLKS)		発振子接続時			-10	μA
内蔵プル	アップ	R u1	P10-P17, P30-P37, P50-P57,	Vı = Vss	2.4 V≦EVDD≦5.5 V	10	20	100	kΩ
抵抗			P70-P77, P80-P85, P125-P127		1.9 V≦EV _{DD} ≦5.5 V	10	30	100	kΩ
		R _{U2}	P00-P07, P40-P44	Vı = Vss		10	20	100	kΩ

注 バッテリ・バックアップ機能で選択された電源電圧(VDD端子またはVBAT端子)です。

37. 3. 2 電源電流特性

 $(T_A = -40 \sim +85 \text{ °C}. 1.9 \text{ V} \leq \text{VDD} = \text{EVDD} \leq 5.5 \text{ V}. \text{ Vss} = \text{EVss} = 0 \text{ V})$

(1/4)

		. 00 0,	1.5 V = VDD - L	VDD≦5.5 V, Vss≕	- LV33 - C) V)				(1/4)
項 目	略号			条件			MIN.	TYP.	MAX.	単位
電源電流 ^注	I _{DD1}	動作	HS(高速メイン)	fін = 24 MHz ^{注3}	基本動作	$V_{DD} = 5.0 V$		1.5		mA
1		モード	モード ^{注5}			$V_{DD} = 3.0 \text{ V}$		1.5		mA
					通常動作	$V_{DD} = 5.0 \text{ V}$		4.1	6.6	mA
						$V_{DD} = 3.0 \text{ V}$		4.1	6.6	mA
				fін = 12 MHz ^{注3}	通常動作	$V_{DD} = 5.0 \text{ V}$		2.5	3.8	mA
						$V_{DD} = 3.0 \text{ V}$		2.5	3.8	mA
				fін = 6 MHz ^{注3}	通常動作	$V_{DD} = 5.0 \text{ V}$		1.6	2.5	mA
						$V_{DD} = 3.0 \text{ V}$		1.6	2.5	mA
				fін = 3 MHz ^{注3}	通常動作	$V_{DD} = 5.0 \text{ V}$		1.2	1.9	mA
						$V_{DD} = 3.0 \text{ V}$		1.2	1.9	mA
			LS(低速メイン)	fін = 6 MHz ^{注3}	通常動作	$V_{DD} = 3.0 \text{ V}$		1.3	2.1	mA
			モード ^{注5}			$V_{DD} = 2.0 \text{ V}$		1.3	2.1	mA
				fін = 3 MHz ^{注3}	通常動作	$V_{DD} = 3.0 \text{ V}$		0.9	1.5	mA
						$V_{DD} = 2.0 \text{ V}$		0.9	1.5	mA
			HS(高速メイン)	$f_{MX} = 20 \text{ MHz}^{\stackrel{:}{=}2}$	通常動作	方形波入力		3.4	5.5	mA
			モード ^{注5}	V _{DD} = 5.0 V		発振子接続		3.6	5.7	mA
				$f_{MX} = 20 \text{ MHz}^{\stackrel{\cdot}{1}2}$,	通常動作	方形波入力		3.4	5.5	mA
				V _{DD} = 3.0 V		発振子接続		3.6	5.7	mA
				$f_{MX} = 16 \text{ MHz}^{\stackrel{:}{=}2}$	通常動作	方形波入力		2.8	4.4	mA
				V _{DD} = 5.0 V		発振子接続		2.9	4.6	mA
				$f_{MX} = 16 \text{ MHz}^{\stackrel{:}{=}2}$	通常動作	方形波入力		2.8	4.4	mA
				V _{DD} = 3.0 V		発振子接続		2.9	4.6	mA
				$f_{MX} = 12 \text{ MHz}^{\stackrel{:}{\cancel{\pm}}2},$	通常動作	方形波入力		2.3	3.6	mA
				V _{DD} = 5.0 V		発振子接続		2.4	3.7	mA
				$f_{MX} = 12MHz^{\frac{1}{2}}$,	通常動作	方形波入力		2.3	3.6	mA
				V _{DD} = 3.0 V		発振子接続		2.4	3.7	mA
				$f_{MX} = 10 \text{ MHz}^{\stackrel{:}{\cancel{\pm}}2},$	通常動作	方形波入力		2.1	3.2	mA
				V _{DD} = 5.0 V		発振子接続		2.1	3.3	mA
				$f_{MX} = 10 \text{ MHz}^{\stackrel{:}{\cancel{\pm}}2},$	通常動作	方形波入力		2.1	3.2	mA
				V _{DD} = 3.0 V		発振子接続		2.1	3.3	mA
			LS(低速メイン)	fмх = 8 MHz ^{注2} ,	通常動作	方形波入力		1.2	2.0	mA
			モード ^{注5}	V _{DD} = 3.0 V		発振子接続		1.2	2.1	mA
				$f_{MX} = 8 \text{ MHz}^{\stackrel{:}{2}}$	通常動作	方形波入力		1.2	2.0	mA
				V _{DD} = 2.0 V		発振子接続		1.2	2.1	mA
			サブ・クロック	fsuB = 32.768 kHz ^{注4}	通常動作	方形波入力		4.8	5.9	μΑ
			動作	T _A = -40°C		発振子接続		4.9	6.0	μΑ
				fsuB = 32.768 kHz ^{注4}	通常動作	方形波入力		4.9	5.9	μΑ
				T _A = +25°C		発振子接続		5.0	6.0	μΑ
				fsuв = 32.768 kHz ^{注4}	通常動作	方形波入力		4.9	7.6	μΑ
				T _A = +50°C		発振子接続		5.0	7.7	μΑ
				fsuв = 32.768 kHz ^{注4}	通常動作	方形波入力		5.2	9.3	μΑ
				T _A = +70°C		発振子接続		5.3	9.4	μΑ
				fsuB = 32.768 kHz ^{注4}	通常動作	方形波入力		6.1	13.3	μΑ
				T _A = +85°C		発振子接続		6.2	13.4	μΑ

(注, 備考は次ページにあります。)

注1. VDD, EVDDに流れるトータル電流です。入力端子をVDD, EVDDまたはVSS, EVSSに固定した状態での入力リーク電流を含みます。VBAT端子(バッテリ・バックアップ用電源端子)を選択している場合は、VBATに流れる電流です。HS(高速メイン)モード,LS(低速メイン)モード時,電源電流のTYP.値は周辺動作電流を含みません。MAX.値は周辺動作電流を含みます。ただし、LCDコントローラ/ドライバ、A/Dコンバータ,ΔΣA/Dコンバータ,LVD回路,コンパレータ,バッテリ・バックアップ回路,I/Oポート,内蔵プルアップ/プルダウン抵抗に流れる電流は含みません。

サブシステム・クロック動作時、電源電流のTYP.値とMAX.値は周辺動作電流を含みません。ただし、HALT モード時はリアルタイム・クロック2に流れる電流を含みます。

- 2. 高速オンチップ・オシレータ、サブシステム・クロックは停止時。
- 3. 高速システム・クロック、サブシステム・クロックは停止時。
- 4. 高速オンチップ・オシレータ、高速システム・クロックは停止時。超低消費発振(AMPHS1 = 1)設定時。
- 5. 動作電圧範囲、CPU動作周波数、動作モードの関係を次に示します。

HS(高速メイン)モード : 2.7 V≦VDD≦5.5 V@1 MHz~24 MHz

2.4 V≦V_{DD}≦5.5 V@1 MHz~16 MHz

LS (低速メイン) モード : 1.9V≦VDD≦5.5 V@1 MHz~8 MHz

備考1. fмx :高速システム・クロック周波数(X1クロック発振周波数または外部メイン・システム・クロック周波数)

- 2. fim : 高速オンチップ・オシレータ・クロック周波数
- 3. fsub : サブシステム・クロック周波数 (XT1クロック発振周波数)
- 4. 「サブシステム・クロック動作」以外のTYP.値の温度条件は、 $T_A = 25$ °Cです。

 $(TA = -40 \sim +85 \text{ °C}, 1.9 \text{ V} \leq \text{VDD} = \text{EVDD} \leq 5.5 \text{ V}, \text{Vss} = \text{EVss} = 0 \text{ V})$

(2/4)

項目	略号			件		MIN.	TYP.	MAX.	単位
[源電流 ^{注1}	IDD2 ^{注2}	HALT	HS(高速メイン)	fін = 24 MHz ^{注4}	$V_{DD} = 5.0 \text{ V}$		0.50	1.45	mA
		モード	モード ^{注6}		$V_{DD} = 3.0 \text{ V}$		0.50	1.45	mA
				fін = 12 MHz ^{注4}	V _{DD} = 5.0 V		0.40	0.91	mA
					V _{DD} = 3.0 V		0.40	0.91	mA
				fін = 6 MHz ^{注4}	V _{DD} = 5.0 V		0.33	0.63	m/
					V _{DD} = 3.0 V		0.33	0.63	m/
				fін = 3 MHz ^{注4}	V _{DD} = 5.0 V		0.29	0.49	m/
					V _{DD} = 3.0 V		0.29	0.49	m/
			LS(低速メイン)	fін = 6 MHz ^{注4}	V _{DD} = 3.0 V		290	620	μA
			モード ^{注6}		V _{DD} = 2.0 V		290	620	μA
				fiн = 3 MHz ^{注4}	V _{DD} = 3.0 V		250	534	μA
					V _{DD} = 2.0 V		250	534	μA
			HS (高速メイン)	f _{MX} = 20 MHz ^{注3} ,	方形波入力		0.31	1.08	m
			モード ^{注6}	V _{DD} = 5.0 V	発振子接続		0.48	1.28	m/
				f _{MX} = 20 MHz ^{注3} ,	方形波入力		0.31	1.08	m
				V _{DD} = 3.0 V	発振子接続		0.48	1.28	m
				f _{MX} = 16 MHz ^{注3} ,	方形波入力		0.26	0.86	m/
				V _{DD} = 5.0 V	発振子接続		0.38	1.00	m/
				f _{MX} = 16 MHz ^{注3} ,	方形波入力		0.26	0.86	m
				V _{DD} = 3.0 V	発振子接続		0.38	1.00	m
				f _{MX} = 12 MHz ^{注3} ,	方形波入力		0.22	0.70	m.
				V _{DD} = 5.0 V	発振子接続		0.31	0.79	m
				f _{MX} = 12 MHz ^{注3} ,	方形波入力		0.22	0.70	m.
				V _{DD} = 3.0 V	発振子接続		0.31	0.79	m
				f _{MX} = 10 MHz ^{注3} ,	方形波入力		0.21	0.63	m
				V _{DD} = 5.0 V	発振子接続		0.28	0.71	m
				$f_{MX} = 10 \text{ MHz}^{\frac{1}{2}3},$	方形波入力		0.21	0.63	m
				$V_{DD} = 3.0 \text{ V}$	発振子接続		0.28	0.71	m
			LS(低速メイン)	$f_{MX} = 8 \text{ MHz}^{\frac{1}{2}3},$	方形波入力		110	360	μ/
			モード注6	$V_{DD} = 3.0 \text{ V}$			160	420	
					発振子接続				μ/
				$f_{MX} = 8 \text{ MHz}^{\frac{1}{2}3},$	方形波入力 発振子接続		110	360	μ/
			サブ・クロック	$V_{DD} = 2.0 \text{ V}$ $f_{SUB} = 32.768 \text{ kHz}^{\frac{1}{2}5}$	_		160	420	μ/
			サフ・クロック 動作		方形波入力		0.36	0.77	μ/
			到几	$T_A = -40^{\circ}C$ $f_{SUB} = 32.768 \text{ kHz}^{\frac{1}{2}5}$	発振子接続		0.55	0.98	μ/
					方形波入力		0.42	0.91	μ/
				T _A = +25°C	発振子接続		0.61	1.30	μ/
				fsuв = 32.768 kHz ^{注5}	方形波入力		0.50	2.45	μ/
				T _A = +50°C	発振子接続		0.69	2.64	μ/
				fsuB = 32.768 kHz ^{注5}	方形波入力		0.86	4.28	μA
				T _A = +70°C	発振子接続		1.05	4.47	μΑ
				fsuB = 32.768 kHz ^{注5}	方形波入力		2.29	8.44	μA
				T _A = +85°C	発振子接続		2.48	8.63	μA
	I _{DD3}	STOP	$T_A = -40^{\circ}C$				0.27	0.70	μΑ
		モード ^{注7}	$T_A = +25^{\circ}C$				0.33	0.82	μA
			$T_A = +50^{\circ}C$				0.41	2.36	μA
			$T_A = +70^{\circ}C$				0.77	4.19	μA
			$T_A = +85^{\circ}C$				2.20	8.35	μA

(注, 備考は次ページにあります。)

注1. VDD, EVDDに流れるトータル電流です。入力端子をVDD, EVDDまたはVss, EVssに固定した状態での入力リーク電流を含みます。VBAT端子(バッテリ・バックアップ用電源端子)を選択している場合は、VBATに流れる電流です。

HS (高速メイン) モード, LS (低速メイン) モード時, 電源電流のTYP.値は周辺動作電流を含みません。MAX. 値は周辺動作電流を含みます。ただし、LCDコントローラ/ドライバ、A/Dコンバータ、 $\Delta \Sigma$ A/Dコンバータ、LVD回路、コンパレータ、バッテリ・バックアップ回路、I/Oポート、内蔵プルアップ/プルダウン抵抗に流れる電流は含みません。

サブシステム・クロック動作時、電源電流のTYP.値とMAX.値は周辺動作電流を含みません。ただし、HALT モード時はリアルタイム・クロック2(RTC2)に流れる電流を含みます。

STOPモード時、電源電流のTYP.値とMAX.値は周辺動作電流を含みません。

- 2. フラッシュ・メモリでのHALT命令実行時。
- 3. 高速オンチップ・オシレータ、サブシステム・クロックは停止時。
- 4. 高速システム・クロック、サブシステム・クロックは停止時。
- 5. リアルタイム・クロック2(RTC2)動作,かつ超低消費発振(AMPHS1 = 1)設定時。高速オンチップ・オシレータ,高速システム・クロックは停止時。
- 6. 動作電圧範囲、CPU動作周波数、動作モードの関係を次に示します。

HS(高速メイン)モード : 2.7 V≦V_{DD}≦5.5 V@1 MHz~24 MHz 2.4 V≦V_{DD}≦5.5 V@1 MHz~16 MHz

LS(低速メイン)モード : 1.9 V≦VDD≦5.5 V@1 MHz~8 MHz

7. STOPモード時にサブシステム・クロックを動作させる場合は、サブシステム・クロック動作のHALTモード時と同じになります。

備考1. fmx : 高速システム・クロック周波数(X1クロック発振周波数または外部メイン・システム・クロック周波数)

- 2. fill : 高速オンチップ・オシレータ・クロック周波数
- 3. fsub : サブシステム・クロック周波数 (XT1クロック発振周波数)
- 4. 「サブシステム・クロック動作」,「STOPモード」以外のTYP.値の温度条件は、TA = 25 °Cです。

 $(TA = -40 \sim +85 \text{ °C}, 1.9 \text{ V} \leq \text{VDD} = \text{EVDD} \leq 5.5 \text{ V}, \text{Vss} = \text{EVss} = 0 \text{ V})$

(3/4)

項 目	略号		条件	MIN.	TYP.	MAX.	単位
低速オンチッ	IFIL ^{注1}				0.24		μA
プ・オシレータ							
動作電流							
RTC2動作電流	IRTC ^{注1, 2, 3}	fsuв = 32.768 kHz			0.02		μA
12ビット・イン	Ітмка ^{注1, 2, 4}	fsuв = 32.768 kHz, fr	MAIN停止		0.04		μΑ
ターバル・タイ							
マ動作電流							
8ビット・イン	Ітмт ^{注1, 2, 5}	fsuB = 32.768	8ビット・カウンタ・モード×2ch 動作		0.12		μA
ターバル・タイ		kHz, fmain停止,	16ビット・カウンタ・モード動作		0.10		μΑ
マ動作電流		ユニットあたり					
ウォッチドッ	I _{WDT} 注1, 2, 6	fil = 15 kHz, fmain停	·止		0.22		μΑ
グ・タイマ動作							
電流							
LVD動作電流	ILVD ^{注1,7}				0.08		μΑ
発振停止検出	lospc ^{注1}				0.02		μΑ
回路動作電流							
バッテリ・バッ	IBUP ^{注1}				0.05		μΑ
クアップ回路							
動作電流							
A/Dコンバータ	I _{ADC} 注1,8	最高速変換時	標準モード, AV _{REFP} = V _{DD} = 5.0 V		1.3	2.4	mA
動作電流			低電圧モード, AVREFP = VDD = 3.0 V		0.5	1.0	mA
A/Dコンバータ	I _{ADREF} 注1				75.0		μΑ
基準電圧電流							
温度センサ	I _{TMPS} 注1				105		μΑ
動作電流							
コンパレータ動	Iсмр ^{注1, 9}	V _{DD} = 5.0 V,	ウィンドウ・モード		12.5		μΑ
作電流		レギュレータ出力	コンパレータ高速モード		6.5		μΑ
		電圧 = 2.1 V	コンパレータ低速モード		1.7		μA
		V _{DD} = 5.0 V,	ウィンドウ・モード		8.0		μA
		レギュレータ出力	コンパレータ高速モード		4.0		μΑ
		電圧 = 1.8 V	コンパレータ低速モード		1.3		μA
		V _{DD} = 5.0 V,	ウィンドウ・モード		8.0		μA
		STOPモード	コンパレータ高速モード		4.0		μA
			コンパレータ低速モード		1.3		μA
BGO電流	I _{BGO} 注1, 10		I	1	2.00	12.20	mA
セルフ・プログ	I _{FSP} 注1, 11			1	2.00	12.20	mA
ラミング							
動作電流							

 $(TA = -40 \sim +85 \text{ }^{\circ}\text{C}, 1.9 \text{ V} \leq \text{VDD} = \text{EVDD} \leq 5.5 \text{ V}, \text{Vss} = \text{EVss} = 0 \text{ V})$

(4/4)

項目	略号		条件		MIN.	TYP.	MAX.	単位
24 ビット	I _{DSAD} 注1, 12	4ch ΔΣA/Dコン	バータ動作			1.50	2.25	mA
ΔΣΑ/D コンパ		3ch ΔΣA/Dコン	バータ動作			1.18	1.77	mA
一タ動作電流		1ch ΔΣA/Dコン	sh ΔΣΑ/Dコンバータ動作				0.80	mA
SNOOZE動作	Isnoz ^{注1, 13}	ADC動作	DC動作 モード遷移中				0.80	mA
電流			変換動作中,低電圧モード,A'	$V_{REFP} = V_{DD} = 3.0 \text{ V}$		1.20	1.80	mA
		簡易SPI (CSI)/U	JART動作			0.70	1.05	mA
		DTC動作				2.20		mA
LCD動作電流	ILCD1	外部抵抗分割	fLCD = fsuB	V _{DD} = 5.0 V		0.06		μΑ
	注1, 14, 15	方式	LCDクロック = 128 Hz	V _{L4} = 5.0 V				
			1/3バイアス, 4時分割					
	ILCD2 ^{注1, 14}	内部昇圧方式	fLCD = fSUB	$V_{DD} = 3.0 \text{ V}$		0.85		μΑ
			LCDクロック = 128 Hz	$V_{L4} = 3.0 V$				
			1/3バイアス, 4時分割	(VLCD = 04H)				
				$V_{DD} = 5.0 \text{ V}$		1.55		μΑ
				V _{L4} = 5.1 V				
				(VLCD = 12H)				
	ILCD3 ^{注1, 14}	容量分割方式	fLCD = fSUB	$V_{DD} = 3.0 \text{ V}$		0.20		μΑ
			LCDクロック = 128 Hz	V _{L4} = 3.0 V				
			1/3バイアス, 4時分割					

- 注 1. Vooに流れる電流です。VBAT端子(バッテリ・バックアップ用電源端子)を選択している場合は、VBATに流れる電流です。
 - 2. 高速オンチップ・オシレータ、高速システム・クロックは停止時。
 - 3. リアルタイム・クロック2にのみ流れる電流です(低速オンチップ・オシレータ、XT1発振回路の動作電流は 含みません)。動作モードまたはHALTモードでのリアルタイム・クロック2の動作時は、IDD1またはIDD2にIRTC を加算した値が、RL78マイクロコントローラの電流値となります。また、低速オンチップ・オシレータ選択 時はIFILを加算してください。IDD2のサブシステム・クロック動作にはリアルタイム・クロック2の動作電流が 含まれています。
 - 4. 12ビット・インターバル・タイマにのみ流れる電流です(低速オンチップ・オシレータ, XT1発振回路の動作電流は含みません)。動作モードまたはHALTモードでの12ビット・インターバル・タイマの動作時は、IDD1またはIDD2にITMKAを加算した値が、RL78マイクロコントローラの電流値となります。また、低速オンチップ・オシレータ選択時はIFILを加算してください。
 - 5. 8 ビット・インターバル・タイマにのみ流れる電流です(低速オンチップ・オシレータ, XT1発振回路の動作電流は含みません)。動作モードまたはHALTモードでの8ビット・インターバル・タイマの動作時は、IDD1またはIDD2にITMTを加算した値が、RL78マイクロコントローラの電流値となります。また、低速オンチップ・オシレータ選択時はIFILを加算してください。
 - 6. ウォッチドッグ・タイマにのみ流れる電流です(低速オンチップ・オシレータの動作電流を含みます)。ウ オッチドッグ・タイマの動作時は、IDD1, IDD2またはIDD3にIWDTを加算した値が、RL78マイクロコントローラの 電流値となります。
 - 7. LVD回路にのみ流れる電流です。LVD回路の動作時は、IDD1, IDD2またはIDD3にILVDを加算した値がRL78マイクロコントローラの電流値となります。
 - 8. A/Dコンバータにのみ流れる電流です。動作モードまたはHALTモードでのA/Dコンバータの動作時はIDD1またはIDD2にIADCを加算した値が、RL78マイクロコントローラの電流値となります。

注 9. コンパレータ回路にのみ流れる電流です。コンパレータ回路の動作時は、IDD1, IDD2またはIDD3にICMPを加算した値が、RL78マイクロコントローラの電流値となります。

- 10. コード・フラッシュ1 KB書き換え時に流れる電流です。
- 11. セルフ・プログラミング時に流れる電流です。
- 12. 24ビット $\Delta\Sigma$ A/Dコンバータにのみ流れる電流です。24ビット $\Delta\Sigma$ A/Dコンバータの動作時はIDD1またはIDD2に IDSADを加算した値が、RL78マイクロコントローラの電流値となります。
- 13. SNOOZEモードへの移行時間は、24.3.3 SNOOZEモードを参照してください。
- 14. LCDコントローラ/ドライバにのみ流れる電流です。動作モードまたはHALTモード時にLCDコントローラ/ドライバが動作中の場合、電源電流(IDD1またはIDD2)にLCD動作電流(ILCD1またはILCD2またはILCD3)を加算した値が、RL78マイクロコントローラの電流値となります。LCDパネルに流れる電流は含みません。TYP.値、MAX.値は以下の条件の値になります。
 - ・20端子をセグメント機能として設定し、全点灯
 - ・システム・クロックにfsub選択、LCDクロック = 128 Hz時 (LCDC0 = 07H)
 - ・4時分割, 1/3バイアス設定
- 15. 外部抵抗分割方式使用時の外部分割抵抗に流れる電流は含みません。

備考1. fil : 低速オンチップ・オシレータ・クロック周波数

2. fsuB : サブシステム・クロック周波数 (XT1クロック発振周波数)

3. fclk: CPU/周辺ハードウエア・クロック周波数

4. TYP.値の温度条件は、T_A = 25 °Cです。

37.4 AC特性

 $(T_A = -40 \sim +85 \text{ °C}, 1.9 \text{ V} \leq \text{VDD} = \text{EVDD} \leq 5.5 \text{ V}, \text{Vss} = \text{EVss} = 0 \text{ V})$

項目	略号	条	件		MIN.	TYP.	MAX.	単 位
命令サイクル	Tcy	メイン・システ HS (高速メ	イン) モード	2.7 V≦Vɒɒ ^{注1} ≦5.5 V	0.0417		1	μs
(最小命令実行時間)		ム・クロック		2.4 V≦V _{DD} 注1<2.7 V	0.0625		1	μs
		(f _{MAIN}) 動作 LS (低速メ	(ン) モード	1.9 V≦V _{DD} ^{注1} ≦5.5 V	0.125		1	μs
		サブシステム・クロック (fs	JB)動作	1.9 V≦V _{DD} ^{注1} ≦5.5 V	28.5	30.5	31.3	μs
		セルフ・プログ HS (高速メ	イン) モード	2.7 V≦V _{DD} ^{注1} ≦5.5 V	0.0417		1	μs
		ラミング時		2.4 V≦VDD ^{注1} <2.7 V	0.0625		1	μs
		LS(低速メ	(ン) モード	1.9 V≦Vɒɒ ^{注1} ≦5.5 V	0.125		1	μs
外部システム・クロック	fex	2.7 V≦V _{DD} ^{注1} ≦5.5 V		•	1.0		20.0	MHz
周波数		2.4 V≦V _{DD} ^{注1} <2.7 V			1.0		16.0	MHz
		1.9 V≦V _{DD} ^{注1} <2.4 V			1.0		8.0	MHz
	fexs				32		35	kHz
外部システム・クロック入力	texH,	2.7 V≦V _{DD} ^{注1} ≦5.5 V			24			ns
ハイ、ロウ・レベル幅	t EXL	2.4 V≦V _{DD} ^{注1} <2.7 V			30			ns
		1.9 V≦V _{DD} ^{注1} <2.4 V			60			ns
	texHs,				13.7			μs
	texus							
TI00-TI07入力ハイ・レベル幅,	tтін,				1/fмск+			ns ^{注2}
ロウ・レベル幅	t⊓∟				10			
TO00-TO07出力周波数	f то	HS(高速メイン)モード					12	MHz
			-	V _{DD} <4.0 V			8	MHz
				V _{DD} <2.7 V			4	MHz
	_	LS(低速メイン)モード					4	MHz
PCLBUZ0, PCLBUZ1出力	f PCL	HS(高速メイン)モード					16	MHz
周波数				EV _{DD} < 4.0 V			8	MHz
		10 (III) 1 (1) T		V _{DD} <2.7 V			4	MHz
割り込み入力ハイ・レベル幅。	4	LS(低速メイン)モード			1		4	MHz
目的の必み人刀ハイ・レヘル幅、 ロウ・レベル幅	tinth,	INTPO		/ _{DD} 注1≦5.5 V	1			μs
		INTP1-INTP7	1.9 V≦E	EVDD≦5.5 V	1			μs
RESETロウ・レベル幅	t RSL				10			μs

注1. バッテリ・バックアップ機能で選択された電源電圧(VDD端子またはVBAT端子)です。

2. 低電圧インタフェース時は、次の条件も必要になります。


 $1.9 \text{ V} \le \text{V}_{DD} < 2.7 \text{ V}$: MIN. 125 ns


備考 fmck:タイマ・アレイ・ユニットの動作クロック周波数。

(タイマ・モード・レジスタmn (TMRmn) のCKSmn0, CKSmn1ビットで設定する動作クロック。


m:ユニット番号(m=0), n:チャネル番号(n=0-7))

メイン・システム・クロック動作時の最小命令実行時間






Tcy vs Vdd (LS (低速メイン) モード)




ACタイミング測定点




外部システム・クロック・タイミング




TI/TOタイミング






割り込み要求入力タイミング



RESET入力タイミング



37.5 周辺機能特性

ACタイミング測定点



37.5.1 シリアル・アレイ・ユニット

(1) 同電位通信時(UARTモード) (専用ボー・レート・ジェネレータ出力)

 $(TA = -40 \sim +85 \text{ °C}. 1.9 \text{ V} \leq \text{VDD} = \text{EVDD} \leq 5.5 \text{ V}. \text{ Vss} = \text{EVss} = 0 \text{ V})$

(IA -	70			0, 1.0 V = VDD - L VDD = 0.0 V, V00 -		- /			
項目	I	略	号	条件	HS(高速	ミメイン)	LS(低速	LS(低速メイン)	
					モード		モード		
					MIN.	MAX.	MIN.	MAX.	
転送レート	È1			2.4 V≦V _{DD} ≦5.5 V		fмск/6 ^{注2}		fмск/6 ^{注2}	bps
				最大転送レート理論値		4.0		1.3	Mbps
				fmck = fclk ^{注3}					
				1.9 V≦V _{DD} ≦5.5 V				fмск/6 ^{注2}	bps
				最大転送レート理論値				1.3	Mbps
				fмck = fcLk ^{注3}					

- 注 1. SNOOZEモードでの転送レートは、4800 bpsのみとなります。
 - 2. 低電圧インタフェース時は、次の条件も必要になります。


2.4 V≦EV_{DD}<2.7 V : MAX. 2.6 Mbps 1.9 V≦EV_{DD}<2.4 V : MAX. 1.3 Mbps

3. CPU/周辺ハードウエア・クロック(fcLK)の最高動作周波数を次に示します。


HS (高速メイン) モード : 24 MHz LS (低速メイン) モード : 8 MHz

注意 ポート入力モード・レジスタg (PIMg) とポート出力モード・レジスタg (POMg) で、RxDq端子は通常入 カバッファ、TxDq端子は通常出力モードを選択。

UARTモード接続図 (同電位通信時)



UARTモードのビット幅(同電位通信時) (参考)



備考1. q: UART番号 (q = 0-2), g: PIM, POM番号 (g = 0, 1, 8)

fmck: シリアル・アレイ・ユニットの動作クロック周波数
(シリアル・クロック選択レジスタm (SPSm) とシリアル・モード・レジスタmn (SMRmn) のCKSmnビットで設定された動作クロック。

m:ユニット番号, n:チャネル番号 (mn = 00-03, 10, 11))

(2) 同電位通信, 簡易SPI (CSI)モード時 (マスタ・モード, SCKp…内部クロック出力)

 $(TA = -40 \sim +85 \text{ °C}, 1.9 \text{ V} \leq \text{VDD} = \text{EVDD} \leq 5.5 \text{ V}, \text{Vss} = \text{EVss} = 0 \text{ V})$

項目	略号		条件	HS(高速 モー	[メイン) -ド	LS(低速 モ-	[メイン) -ド	単 位
				MIN.	MAX.	MIN.	MAX.	
SCKpサイクル・	tkcy1	2.7 V≦EV _{DD} ≦	≦5.5 V	167		500		ns
タイム		2.4 V≦EV _{DD} ≦	≦5.5 V	250		500		ns
		1.9 V≦EV _{DD} ≦	≦5.5 V			500		ns
SCKpハイ, ロウ・	t _{KH1} ,	4.0 V≦EV _{DD} ≦	≦5.5 V	tkcy1/2-12		tkcy1/2-50		ns
レベル幅	t _{KL1}	2.7 V≦EV _{DD} ≦	≦5.5 V	tkcy1/2-18		tkcy1/2-50		ns
		2.4 V≦EV _{DD} ≦	≦5.5 V	tkcy1/2-38		tkcy1/2-50		ns
		1.9 V≦EV _{DD} ≦	≦5.5 V			txcy1/2-50		ns
SIpセットアップ	tsıĸ1	4.0 V≦EV _{DD} ≦	≦5.5 V	44		110		ns
時間		2.7 V≦EV _{DD} ≦	≦5.5 V	44		110		ns
(対SCKp↑) ^{注1}		2.4 V≦EV _{DD} ≦	≦5.5 V	75		110		ns
		1.9 V≦EV _{DD} ≦	≦5.5 V			110		ns
SIpホールド時間	t _{KSI1}	2.4 V≦EV _{DD} ≦	≦5.5 V	19		19		ns
(対SCKp↑) ^{注1}		1.9 V≦EV _{DD} ≦	≦5.5 V			19		ns
SCKp↓→SOp出力	tkso1	C = 30 pF ^{注3}	2.4 V≦EV _{DD} ≦5.5 V		25		25	ns
遅延時間 ^{注2}			1.9 V≦EV _{DD} ≦5.5 V				25	ns

- 注1. DAPmn = 0, CKPmn = 0またはDAPmn = 1, CKPmn = 1のとき。DAPmn = 0, CKPmn = 1またはDAPmn = 1, CKPmn = 0のときは"対SCKp↓"となります。
 - 2. DAPmn = 0, CKPmn = 0またはDAPmn = 1, CKPmn = 1のとき。DAPmn = 0, CKPmn = 1またはDAPmn = 1, CKPmn = 0のときは"対SCKp↑"となります。
 - 3. Cは、SCKp, SOp出カラインの負荷容量です。
- 注意 ポート入力モード・レジスタg(PIMg)とポート出力モード・レジスタg(POMg)で、SIp端子は通常入力バッファ、SOp端子とSCKp端子は通常出力モードを選択。
- 備考 1. p: CSI番号(p = 00), m:ユニット番号(m = 0), n:チャネル番号(n = 0), g: PIM, POM番号(g = 0, 1)
 - fmck: シリアル・アレイ・ユニットの動作クロック周波数
 (シリアル・クロック選択レジスタm (SPSm) とシリアル・モード・レジスタmn (SMRmn) のCKSmn ビットで設定された動作クロック。

m:ユニット番号, n:チャネル番号 (mn = 00))

(3) 同電位通信, 簡易SPI (CSI)モード時 (スレーブ・モード, SCKp…外部クロック入力)


 $(TA = -40 \sim +85 \text{ °C}, 1.9 \text{ V} \leq \text{VDD} = \text{EVDD} \leq 5.5 \text{ V}, \text{Vss} = \text{EVss} = 0 \text{ V})$

項目	略	号	条	件	HS(高速	ミメイン)	LS(低速	(メイン)	単 位
					モ-	- ド	モ-	- ド	
					MIN.	MAX.	MIN.	MAX.	
SCKpサイクル・	t KCY	2	4.0 V≦EV _{DD} ≦5.5 V	20 MHz <fmck< td=""><td>8/fмск</td><td></td><td>_</td><td></td><td>ns</td></fmck<>	8/fмск		_		ns
タイム ^{注4}				fмск≦20 MHz	6/ f мск		6/ƒмск		ns
			2.7 V≦EV _{DD} ≦5.5 V	16 MHz <fмск< td=""><td>8/fмск</td><td></td><td>-</td><td></td><td>ns</td></fмск<>	8/fмск		-		ns
				fмск≦16 MHz	6/ƒмск		6/ƒмск		ns
			2.4 V≦EVDD≦5.5 V		6/ f мск		6/ƒмск		ns
					かつ500				
			1.9 V≦EV _{DD} ≦5.5 V				6/ƒмск		ns
SCKpハイ, ロウ・	t KH2	,	4.0 V≦EV _{DD} ≦5.5 V		tkcy2/2-7		tkcy2/2-7		ns
レベル幅	t KL2		2.7 V≦EV _{DD} ≦5.5 V		tkcy2/2-8		tkcy2/2-8		ns
			2.4 V≦EV _{DD} ≦5.5 V		tксу2/2-18		tkcy2/2-18		ns
			1.9 V≦EV _{DD} ≦5.5 V				tkcy2/2-18		ns
SIpセットアップ	tsık2	2	2.7 V≦EV _{DD} ≦5.5 V		1/fmck+20		1/fмcк+30		ns
時間(対SCKp↑)			2.4 V≦EV _{DD} ≦5.5 V		1/fмcк+30		1/fмcк+30		ns
注1			1.9 V≦EV _{DD} ≦5.5 V				1/fмcк+30		ns
SIpホールド時間	t KSI2	2	2.4 V≦EV _{DD} ≦5.5 V		1/fmck+31		1/fмск+31		ns
(対SCKp↑) ^{注1}			1.9 V≦EV _{DD} ≦5.5 V				1/fмcк+31		ns
SCKp↓→SOp出	t kso)2	C = 30 pF ^{注3}	2.7 V≦EV _{DD} ≦5.5 V		2/fмcк+44		2/fmck+110	ns
力遅延時間 ^{注2}				2.4 V≦EV _{DD} ≦5.5 V		2/fмcк+75		2/fmck+110	ns
				1.9 V≦EV _{DD} ≦5.5 V				2/fmck+110	ns


- 注1. DAPmn = 0, CKPmn = 0またはDAPmn = 1, CKPmn = 1のとき。DAPmn = 0, CKPmn = 1またはDAPmn = 1, CKPmn = 0のときは"対SCKp↓"となります。
 - 2. DAPmn = 0, CKPmn = 0またはDAPmn = 1, CKPmn = 1のとき。DAPmn = 0, CKPmn = 1またはDAPmn = 1, CKPmn = 0のときは"対SCKp↑"となります。
 - 3. Cは、SOp出カラインの負荷容量です。
 - 4. SNOOZEモードでの転送レートは、MAX.: 1 Mbps
- 注意 ポート入力モード・レジスタg (PIMg) とポート出力モード・レジスタg (POMg) で、SIp端子とSCKp端子 は通常入力バッファ、SOp端子は通常出力モードを選択。
- 備考1. p: CSI番号(p = 00), m: ユニット番号(m = 0), n: チャネル番号(n = 0), g: PIM, POM番号(g = 0, 1)
 - 2. f_{MCK} : シリアル・アレイ・ユニットの動作クロック周波数 (シリアル・クロック選択レジスタm(SPSm)とシリアル・モード・レジスタmn(SMRmn)のCKSmnビットで設定された動作クロック。

m:ユニット番号, n:チャネル番号 (mn = 00))


簡易SPI (CSI)モード接続図(同電位通信時)



簡易SPI (CSI)モード・シリアル転送タイミング(同電位通信時) (DAPmn = 0, CKPmn = 0またはDAPmn = 1, CKPmn = 1のとき)



簡易SPI (CSI)モード・シリアル転送タイミング(同電位通信時) (DAPmn = 0, CKPmn = 1またはDAPmn = 1, CKPmn = 0のとき)



備考1. p:CSI番号(p=00)

2. m:ユニット番号, n:チャネル番号 (mn = 00)

(4) 同電位通信時 (簡易 I^2 Cモード)


 $(TA = -40 \sim +85 \text{ }^{\circ}\text{C}, 1.9 \text{ V} \leq \text{VDD} = \text{EVDD} \leq 5.5 \text{ V}, \text{Vss} = \text{EVss} = 0 \text{ V})$

項目	略	号	条件	HS(高速	ミメイン)	LS(低速	メイン)	単 位
				モ-	-ド	モー	-ド	
				MIN.	MAX.	MIN.	MAX.	
SCLrクロック周波	fscL		2.7 V≦EV _{DD} ≦5.5 V,		1000 ^{注1}		400 ^{注1}	kHz
数			$C_b = 50 \text{ pF}, \ R_b = 2.7 \text{ k}\Omega$					
			1.9 V≦EV _{DD} ≦5.5 V,		400 ^{注1}		400 ^{注1}	kHz
			$C_b = 100 \ pF, \ R_b = 3 \ k\Omega$					
			$1.9 \text{ V}^{\pm 3}$ ≦EV _{DD} < 2.7 V ,		300 ^{注1}		300 ^{注1}	kHz
			C_b = 100 pF, R_b = 5 k Ω					
SCLr = "L"のホール	t LOW		2.7 V≦EV _{DD} ≦5.5 V,	475		1150		ns
ド・タイム			$C_b = 50 \text{ pF}, \ R_b = 2.7 \text{ k}\Omega$					
			1.9 V≦EV _{DD} ≦5.5 V,	1150		1150		ns
			$C_b = 100 \text{ pF}, \ R_b = 3 \text{ k}\Omega$					
			1.9 V ^{注3} ≦EV _{DD} <2.7 V,	1550		1550		ns
			$C_b = 100 \text{ pF}, \ R_b = 5 \text{ k}\Omega$					
SCLr = "H"のホール	t HIGH		2.7 V≦EV _{DD} ≦5.5 V,	475		1150		ns
ド・タイム			$C_b = 50 \text{ pF}, \ R_b = 2.7 \text{ k}\Omega$					
			1.9 V≦EV _{DD} ≦5.5 V,	1150		1150		ns
			$C_b = 100 \ pF, \ R_b = 3 \ k\Omega$					
			1.9 V ^{注3} ≦EV _{DD} <2.7 V,	1550		1550		ns
			$C_b = 100 \text{ pF}, R_b = 5 \text{ k}\Omega$					
データ・セットアッ	tsu : D	ΑT	2.7 V≦EV _{DD} ≦5.5 V,	1/fмск+		1/fмск+		ns
プ時間 (受信時)			$C_b = 50 \text{ pF}, R_b = 2.7 \text{ k}\Omega$	85 ^{注1, 2}		145 ^{注1, 2}		
			1.9 V≦EV _{DD} ≦5.5 V,	1/fмск+		1/fmck+		ns
			$C_b = 100 \text{ pF}, \ R_b = 3 \text{ k}\Omega$	145 ^{注1, 2}		145 ^{注1, 2}		
			1.9 V ^{注3} ≦EV _{DD} <2.7 V,	1/fмск+		1/fмск+		ns
			$C_b = 100 \text{ pF}, R_b = 5 \text{ k}\Omega$	230 ^{注1, 2}		230 ^{注1, 2}		
データ・ホールド時	t HD : D	AT	2.7 V≦EV _{DD} ≦5.5 V,	0	305	0	305	ns
間 (送信時)			$C_b = 50 \text{ pF}, \ R_b = 2.7 \text{ k}\Omega$					
			1.9 V≦EV _{DD} ≦5.5 V,	0	355	0	355	ns
			$C_b = 100 \text{ pF}, \ R_b = 3 \text{ k}\Omega$					
			1.9 V ^{注3} ≦EV _{DD} <2.7 V,	0	405	0	405	ns
			$C_b = 100 \text{ pF}, \ R_b = 5 \text{ k}\Omega$					


- 注 1. かつfмcк/4以下に設定してください。
 - 2. fмck値は、SCLr = "L"とSCLr = "H"のホールド・タイムを越えない値に設定してください。
 - 3. HS (高速メイン) モード時は2.4 Vになります。

(注意, 備考は次ページにあります。)

簡易I²Cモード接続図(同電位通信時)



簡易I²Cモード・シリアル転送タイミング(同電位通信時)



注意 ポート入力モード・レジスタg(PIMg)とポート出力モード・レジスタg(POMg)で、SDArは通常入力バッファ、N-chオープン・ドレイン出力(Vpp耐圧)モードを選択、SCLrは通常出力モードを選択。

備考1. R_b [Ω]:通信ライン(SDAr)プルアップ抵抗値,C_b [F]:通信ライン(SCLr, SDAr)負荷容量値

- 2. r: IIC番号(r = 00, 10), g: PIM, POM番号(g = 0, 1)
- 3. fmck: シリアル・アレイ・ユニットの動作クロック周波数 (シリアル・クロック選択レジスタm (SPSm) とシリアル・モード・レジスタmn (SMRmn) のCKSmnビットで設定された動作クロック。

m:ユニット番号 (m=0), n:チャネル番号 (n=0,2), mn=00,02)

(5) 異電位 (1.9 V系, 2.5 V系, 3 V系) 通信時 (UARTモード) (1/2)

 $(TA = -40 \sim +85 \, ^{\circ}C, 1.9 \, V \leq VDD = EVDD \leq 5.5 \, V, \, Vss = EVss = 0 \, V)$

項目	略	号		条 件	HS(高速	をメイン)	LS(低速	メイン)	単 位
					モード		モード		
					MIN.	MAX.	MIN.	MAX.	
転送レート			受	4.0 V≦EVDD≦5.5 V,		fмск/6 ^{注1}		fмск/6 ^{注1}	bps
			信	2.7 V≦Vb≦4.0 V					
				最大転送レート理論値		4.0		1.3	Mbps
				fмск = fc∟к ^{注4}					
				2.7 V≦EV _{DD} <4.0 V,		fмск/6 ^{注1}		fмск/6 ^{注1}	bps
				2.3 V≦Vb≦2.7 V					
				最大転送レート理論値		4.0		1.3	Mbps
				fмск = fc∟к ^{注4}					
				1.9 V ^{注5} ≦EV _{DD} <3.3 V,		fмск/6		fмск/6	bps
				1.8 V≦V₅≦2.0 V		注1,2,3		注1,2	
				最大転送レート理論値		4.0		1.3	Mbps
				fmck = fclk ^{注4}					

- 注 1. SNOOZEモードでの転送レートは、4800 bpsのみとなります。
 - 2. EV_{DD}≧V_bで使用してください。
 - 3. 低電圧インタフェース時は、次の条件も必要になります。

2.4 V≦EV_{DD}<2.7 V : MAX. 2.6 Mbps 1.9 V≦EV_{DD}<2.4 V : MAX. 1.3 Mbps

4. CPU/周辺ハードウエア・クロック(fclk)の最高動作周波数を次に示します。

HS (高速メイン) モード : 24 MHz LS (低速メイン) モード : 8 MHz

5. HS(高速メイン)モード時は2.4 Vになります。

注意 ポート入力モード・レジスタg (PIMg) とポート出力モード・レジスタg (POMg) で、RxDq端子はTTL入力 バッファ、TxDq端子はN-chオープン・ドレイン出力(Vpp耐圧)モードを選択。なおVн、Vには、TTL入力バッファ選択時のDC特性を参照してください。

備考1. V_b [V]:通信ライン電圧

- 2. q: UART番号(q = 0-2), g: PIM, POM番号(g = 0, 1, 8)
- 3. fmck: シリアル・アレイ・ユニットの動作クロック周波数 (シリアル・クロック選択レジスタm (SPSm) とシリアル・モード・レジスタmn (SMRmn) のCKSmnビットで設定された動作クロック。

m:ユニット番号,n:チャネル番号(mn = 00-03, 10, 11))

(5) 異電位(1.8 V系, 2.5 V系, 3 V系) 通信時(UARTモード) (2/2)

 $(TA = -40 \sim +85 \, ^{\circ}C, 1.9 \, V \leq VDD = EVDD \leq 5.5 \, V, \, Vss = EVss = 0 \, V)$

項目	略号		条 件	HS(高速	タイン)	LS(低速	メイン)	単 位
				モ-	ード	ŧ-		
				MIN.	MAX.	MIN.	MAX.	
転送レート		送	4.0 V≦EV _{DD} ≦5.5 V,		注1, 2		注1, 2	bps
		信	2.7 V≦V₅≦4.0 V					
			最大転送レート理論値		2.8 ^{注3}		2.8 ^{注3}	Mbps
			$C_b = 50 \text{ pF}, R_b = 1.4 \text{ k}\Omega, V_b = 2.7 \text{ V}$					
			2.7 V≦EV _{DD} <4.0 V,		注2, 4		注2, 4	bps
			2.3 V≦Vb≦2.7 V					
			最大転送レート理論値		1.2 ^{注5}		1.2 ^{注5}	Mbps
			$C_b = 50 \text{ pF}, R_b = 2.7 \text{ k}\Omega, V_b = 2.3 \text{ V}$					
			1.9 V ^{注9} ≦EV _{DD} <3.3 V,		注2, 6, 7		注2, 6, 7	bps
			1.6 V≦Vb≦2.0 V					
			最大転送レート理論値		0.43 ^{注8}		0.43 ^{注8}	Mbps
			$C_b = 50 \text{ pF}, R_b = 5.5 \text{ k}\Omega, V_b = 1.6 \text{ V}$					

注1. $f_{MCK}/6$ または次の計算式で求められる最大転送レートのどちらか小さい方が、有効な最大転送レートとなります。 $4.0 \text{ V} \le \text{EV}_{DD} \le 5.5 \text{ V}, 2.7 \text{ V} \le \text{V}_{b} \le 4.0 \text{ V}$ 時の転送レート計算式

最大転送レート =
$$\frac{1}{\{-C_b \times R_b \times ln (1 - \frac{2.2}{V_b})\} \times 3}$$
 [bps]

※この値は送信側と受信側の相対差の理論値となります。

- 2. SNOOZEモードでの転送レートは、4800 bpsのみとなります。
- 3. この値は、一例として、条件欄に書かれた条件の場合に算出される値を示したものです。お客様の条件での 最大転送レートは注1により算出してください。
- 4. fмcк/6または次の計算式で求められる最大転送レートのどちらか小さい方が,有効な最大転送レートとなります。 2.7 V≦EVpp<4.0 V, 2.3 V≦Vb≦2.7 V時の転送レート計算式

最大転送レート =
$$\frac{1}{\{-C_b \times R_b \times \ln (1 - \frac{2.0}{V_b})\} \times 3}$$
 [bps]

ボー・レート許容誤差(理論値) =
$$\frac{1}{\overline{\text{転送 } \nu - h \times 2}}$$
 $-\{-C_b \times R_b \times \ln (1 - \frac{2.0}{V_b})\}$ $\times 100$ [%] $\frac{1}{\overline{\text{転送 } \nu - h}}$) × 転送ビット数

※この値は送信側と受信側の相対差の理論値となります。

- 5. この値は、一例として、条件欄に書かれた条件の場合に算出される値を示したものです。お客様の条件での 最大転送レートは注4により算出してください。
- 6. EVDD≧Vbで使用してください。

注7. fmcx/6または次の計算式で求められる最大転送レートのどちらか小さい方が、有効な最大転送レートとなります。 1.9 V≦EVpp<2.7 V, 1.6 V≦Vb≦2.0 V時の転送レート計算式

最大転送レート =
$$\frac{1}{\left\{-C_b \times R_b \times \ln\left(1 - \frac{1.5}{V_b}\right)\right\} \times 3}$$
 [bps]


ボー・レート許容誤差(理論値) =
$$\dfrac{1}{\text{転送 レート } \times 2}$$
 - {-C_b×R_b×In(1- $\dfrac{1.5}{V_b}$)} ×100 [%] ($\dfrac{1}{\text{転送 レート}}$) ×転送ビット数

※この値は送信側と受信側の相対差の理論値となります。


- 8. この値は、一例として、条件欄に書かれた条件の場合に算出される値を示したものです。お客様の条件での 最大転送レートは注7により算出してください。
- 9. HS(高速メイン)モード時は2.4 Vになります。
- 注意 ポート入力モード・レジスタg (PIMg) とポート出力モード・レジスタg (POMg) で、RxDq端子はTTL入力 バッファ、TxDq端子はN-chオープン・ドレイン出力 (Vpp耐圧) モードを選択。なおViH, ViLは、TTL入力バッファ選択時のDC特性を参照してください。
- 備考1. R_b [Ω]: 通信ライン(TxDq)プルアップ抵抗値,C_b [F]: 通信ライン(TxDq)負荷容量値,V_b [V]: 通信ライン電圧
 - 2. q: UART番号(q=0-2), g: PIM, POM番号(g=0, 1, 8)
 - 3. fmck: シリアル・アレイ・ユニットの動作クロック周波数 (シリアル・クロック選択レジスタm (SPSm) とシリアル・モード・レジスタmn (SMRmn) のCKSmnビットで設定された動作クロック。


m:ユニット番号, n:チャネル番号 (mn = 00-03, 10, 11))

UARTモード接続図 (異電位通信時)



UARTモードのビット幅(異電位通信時) (参考)





注意 ポート入力モード・レジスタg (PIMg) とポート出力モード・レジスタg (POMg) で、RxDq端子はTTL入力 バッファ、TxDq端子はN-chオープン・ドレイン出力(Vop耐圧)モードを選択。なおViH, ViLは、TTL入力バッファ選択時のDC特性を参照してください。

備考1. $R_b[\Omega]$: 通信ライン(TxDq)プルアップ抵抗値、 $V_b[V]$: 通信ライン電圧

2. q: UART番号(q = 0-2), g: PIM, POM番号(g = 0, 1, 8)

(6) 異電位 (2.5 V系, 3 V系) 通信 (fмcx/2), 簡易SPI (CSI)モード時 (マスタ・モード, SCKp…内部クロック出力, CSI00のみ対応) (1/2)

 $(T_A = -40 \sim +85 \text{ °C}, 1.9 \text{ V} \leq \text{VDD} = \text{EVDD} \leq 5.5 \text{ V}, \text{Vss} = \text{EVss} = 0 \text{ V})$

項目	~ + 85 略号	条件		Н	HS		LS	
		,		(高速メ	(高速メイン)		(低速メイン)	
				₹-	モード		モード	
				MIN.	MAX.	MIN.	MAX.	
SCKpサイクル・	tkcy1	tксү1≧2/fс∟к	4.0 V≦EV _{DD} ≦5.5 V, 2.7 V≦V _b ≦4.0 V,	200		1150		ns
タイム			$C_b = 20 \text{ pF}, R_b = 1.4 \text{ k}\Omega$					
			2.7 V≦EV _{DD} <4.0 V, 2.3 V≦V _b ≦2.7 V,	300		1150		ns
			$C_b = 20 \text{ pF}, R_b = 2.7 \text{ k}\Omega$					
SCKpハイ・	t _{KH1}	4.0 V≦EV _{DD}	$1.0 \text{ V} \leq \text{EV}_{DD} \leq 5.5 \text{ V}, 2.7 \text{ V} \leq \text{V}_{b} \leq 4.0 \text{ V},$			tkcy1/2-		ns
レベル幅		$C_b = 20 \text{ pF}, R_b = 1.4 \text{ k}\Omega$		50		50		
		2.7 V≦EV _{DD} <4.0 V, 2.3 V≦V _b ≦2.7 V,		tkcy1/2-		tkcy1/2-		ns
		$C_b = 20 \text{ pF}, R_b = 2.7 \text{ k}\Omega$		120		120		
SCKpロウ・	t _{KL1}	4.0 V≦EV _{DD}	tkcy1/2-7		tkcy1/2-		ns	
レベル幅		$C_b = 20$ pF, $R_b = 1.4$ k Ω				50		
		2.7 V≦EV _{DD}	<4.0 V, 2.3 V≦V₅≦2.7 V,	tkcy1/2-		tkcy1/2-		ns
		$C_b = 20 \text{ pF}, R_b = 2.7 \text{ k}\Omega$		10		50		
SIpセットアップ	tsıĸı	4.0 V≦EV _{DD}	1.0 V≦EV _{DD} ≦5.5 V, 2.7 V≦V _b ≦4.0 V,			479		ns
時間		C _b = 20 pF, F	$R_b = 1.4 \text{ k}\Omega$					
(対SCKp↑) ^{注1}		2.7 V≦EV _{DD}	<4.0 V, 2.3 V≦Vb≦2.7 V,	121		479		ns
		C _b = 20 pF, F	$R_b = 2.7 \text{ k}\Omega$					
SIpホールド	t ksı1	4.0 V≦EV _{DD}	1.0 V≦EV _{DD} ≦5.5 V, 2.7 V≦V _b ≦4.0 V,			10		ns
時間		$C_b = 20 \text{ pF}, R_b = 1.4 \text{ k}\Omega$						
(対SCKp↑) ^{注1}		2.7 V≦EV _{DD}	<4.0 V, 2.3 V≦Vb≦2.7 V,	10		10		ns
		C _b = 20 pF, F	$R_b = 2.7 \text{ k}\Omega$					
SCKp↓→SOp	tkso1	4.0 V≦EV _{DD}	≦5.5 V, 2.7 V≦Vь≦4.0 V,		60		60	ns
出力		$C_b = 20 \text{ pF}, R_b = 1.4 \text{ k}\Omega$						
遅延時間 ^{注1}		2.7 V≦EV _{DD}	<4.0 V, 2.3 V≦V♭≦2.7 V,		130		130	ns
		C₀ = 20 pF, F	$R_b = 2.7 \text{ k}\Omega$					

(注,注意,備考は次ページにあります。)


(6) 異電位 (2.5 V系, 3 V系) 通信 (fмcк/2) , 簡易SPI (CSI)モード時 (マスタ・モード, SCKp…内部クロック出力, CSI00のみ対応) (2/2)

 $(TA = -40 \sim +85 \, ^{\circ}C, 1.9 \, V \leq VDD = EVDD \leq 5.5 \, V, \, Vss = EVss = 0 \, V)$

項目	略号	条件	Н	IS	L	S	単 位
			(高速メ	メイン) (低速メイン)			
			ŧ-	ード	€-	- F	
			MIN.	MAX.	MIN.	MAX.	
SIpセットアップ	tsıĸ1	$4.0 \text{ V} \leq \text{EV}_{DD} \leq 5.5 \text{ V}, 2.7 \text{ V} \leq \text{V}_{b} \leq 4.0 \text{ V},$	23		110		ns
時間		$C_b = 20 \text{ pF}, R_b = 1.4 \text{ k}\Omega$					
(対SCKp↓) ^{注2}		$2.7 \text{ V} \leq \text{EV}_{DD} < 4.0 \text{ V}, 2.3 \text{ V} \leq \text{V}_{b} \leq 2.7 \text{ V},$	33		110		ns
		$C_b = 20 \text{ pF}, R_b = 2.7 \text{ k}\Omega$					
SIpホールド	t ksıı	$4.0 \text{ V} \leq \text{EV}_{DD} \leq 5.5 \text{ V}, 2.7 \text{ V} \leq \text{V}_{b} \leq 4.0 \text{ V},$	10		10		ns
時間		$C_b = 20 \text{ pF}, R_b = 1.4 \text{ k}\Omega$					
(対SCKp↓) ^{注2}		$2.7 \text{ V} \leq \text{EV}_{DD} < 4.0 \text{ V}, 2.3 \text{ V} \leq \text{V}_{b} \leq 2.7 \text{ V},$	10		10		ns
		$C_b = 20 \text{ pF}, R_b = 2.7 \text{ k}\Omega$					
SCKp↑→SOp	tkso1	4.0 V≦EVDD≦5.5 V, 2.7 V≦Vb≦4.0 V,		10		10	ns
出力		$C_b = 20 \text{ pF, } R_b = 1.4 \text{ k}\Omega$					
遅延時間 ^{注2}		2.7 V≦EV _{DD} <4.0 V, 2.3 V≦V _b ≦2.7 V,		10		10	ns
		$C_b = 20 \text{ pF}, R_b = 2.7 \text{ k}\Omega$					

- 注1. DAPmn = 0, CKPmn = 0またはDAPmn = 1, CKPmn = 1のとき。
 - 2. DAPmn = 0, CKPmn = 1またはDAPmn = 1, CKPmn = 0のとき。
- 注意 ポート入力モード・レジスタg (PIMg) とポート出力モード・レジスタg (POMg) で、SIp端子はTTL入力バッファ、SOp端子とSCKp端子はN-chオープン・ドレイン出力 (Vop耐圧) モードを選択。なおViH, ViLは、TTL 入力バッファ選択時のDC特性を参照してください。

簡易SPI (CSI)モード接続図(異電位通信時)



- 備考1. R_b [Ω]: 通信ライン(SCKp, SOp)プルアップ抵抗値,C_b [F]: 通信ライン(SCKp, SOp)負荷容量値,
 - Vb [V]:通信ライン電圧
 - 2. p: CSI番号 (p=00), m:ユニット番号 (m=0), n:チャネル番号 (n=0),
 - g: PIM, POM番号(g = 0, 1)
 - 3. fмcκ: シリアル・アレイ・ユニットの動作クロック周波数 (シリアル・クロック選択レジスタm (SPSm) とシリアル・モード・レジスタmn (SMRmn) のCKSmnビットで設定された動作クロック。
 - m:ユニット番号, n:チャネル番号 (mn = 00))
 - 4. このスペックは、CSI00の周辺I/Oリダイレクト機能未使用時のみ対応します。

(7) 異電位 (1.8 V系, 2.5 V系, 3 V系) 通信 (fмcк/4), 簡易SPI (CSI)モード時 (マスタ・モード, SCKp…内部クロック出力) (1/3)

 $(TA = -40 \sim +85 \text{ °C}, 1.9 \text{ V} \leq \text{VDD} = \text{EVDD} \leq 5.5 \text{ V}, \text{Vss} = \text{EVss} = 0 \text{ V})$

項目	略号		条 件	Н	IS	L	S	単 位
				(高速メ	(イン)	(低速メイン)		
				モ-	ード	モ-	ード	
				MIN.	MAX.	MIN.	MAX.	
SCKpサイクル・	t _{KCY1}	tксү1≧4/fc∟к	4.0 V≦EV _{DD} ≦5.5 V, 2.7 V≦V _b ≦4.0 V,	300		1150		ns
タイム			$C_b = 30 \text{ pF}, R_b = 1.4 \text{ k}\Omega$					
			2.7 V≦EV _{DD} <4.0 V, 2.3 V≦V _b ≦2.7 V,	500		1150		ns
			$C_b = 30 \text{ pF}, R_b = 2.7 \text{ k}\Omega$					
			1.9 $V^{\stackrel{1}{=}4}$ ≤ EV _{DD} < 3.3 V, 1.6 V ≤ V _b ≤ 2.0 V,	1150		1150		ns
			$C_b = 30 \text{ pF}, R_b = 5.5 \text{ k}\Omega$					
SCKpハイ・	t _{KH1}	4.0 V≦EV _{DD} ≦	5.5 V, 2.7 V≦V _b ≦4.0 V,	tkcy1/2-		tkcy1/2-		ns
レベル幅		C _b = 30 pF, R _b	= 1.4 kΩ	75		75		
		2.7 V≦EV _{DD} <	(4.0 V, 2.3 V≦Vb≦2.7 V,	tkcy1/2-		tkcy1/2-		ns
		C _b = 30 pF, R _b	= 2.7 kΩ	170		170		
		1.9 V ^{注4} ≦EV□	D<3.3 V, 1.6 V≦Vb≦2.0 V ^{注3} ,	tkcy1/2-		tkcy1/2-		ns
		C _b = 30 pF, R _b	= 5.5 kΩ	458		458		
SCKpロウ・	t _{KL1}	4.0 V≦EV _{DD} ≦	5.5 V, 2.7 V≦V _b ≦4.0 V,	txcy1/2-		tkcy1/2-		ns
レベル幅		C _b = 30 pF, R _b	= 1.4 kΩ	12		50		
		2.7 V≦EV _{DD} <	(4.0 V, 2.3 V≦Vb≦2.7 V,	txcy1/2-		tkcy1/2-		ns
		C _b = 30 pF, R _b	= 2.7 kΩ	18		50		
		1.9 V ^{注4} ≦EV□	D<3.3 V, 1.6 V≦Vb≦2.0 V ^{注3} ,	tkcy1/2-		tkcy1/2-		ns
		C _b = 30 pF, R _b	= 5.5 kΩ	50		50		

(注,注意,備考は次々ページにあります。)

(7) 異電位(1.8 V系, 2.5 V系, 3 V系) 通信(fмcк/4), 簡易SPI (CSI)モード時(マスタ・モード, SCKp…内部クロック出力) (2/3)

 $(TA = -40 \sim +85 \text{ °C}, 1.9 \text{ V} \leq \text{VDD} = \text{EVDD} \leq 5.5 \text{ V}, \text{Vss} = \text{EVss} = 0 \text{ V})$

項目	略号	条件	HS(高速	をメイン)	LS(低速	メイン)	単 位
			ŧ-	ード	モ-	ード	
			MIN.	MAX.	MIN.	MAX.	
SIpセットアップ時間	tsik1	4.0 V≦EV _{DD} ≦5.5 V, 2.7 V≦V _b ≦4.0 V,	81		479		ns
(対SCKp↑) ^{注1}		$C_b = 30 \text{ pF}, R_b = 1.4 \text{ k}\Omega$					
		2.7 V≦EV _{DD} <4.0 V, 2.3 V≦V _b ≦2.7 V,	177		479		ns
		$C_b = 30 \text{ pF}, R_b = 2.7 \text{ k}\Omega$					
		1.9 $V^{{}^{{}^{{}^{\!$	479		479		ns
		$C_b = 30 \text{ pF}, R_b = 5.5 \text{ k}\Omega$					
SIpホールド時間	t ksı1	4.0 V≦EV _{DD} ≦5.5 V, 2.7 V≦V _b ≦4.0 V,	19		19		ns
(対SCKp↑) ^{注1}		$C_b = 30 \text{ pF}, R_b = 1.4 \text{ k}\Omega$					
		2.7 V≦EV _{DD} <4.0 V, 2.3 V≦V _b ≦2.7 V,	19		19		ns
		$C_b = 30 \text{ pF}, R_b = 2.7 \text{ k}\Omega$					
		1.9 $V^{{}^{{}^{{}^{\!$	19		19		ns
		$C_b = 30 \text{ pF}, R_b = 5.5 \text{ k}\Omega$					
SCKp↓→SOp出力	t ks01	4.0 V≦EVDD≦5.5 V, 2.7 V≦Vb≦4.0 V,		100		100	ns
遅延時間 ^{注1}		$C_b = 30 \text{ pF}, R_b = 1.4 \text{ k}\Omega$					
		2.7 V≦EV _{DD} <4.0 V, 2.3 V≦V _b ≦2.7 V,		195		195	ns
		$C_b = 30 \text{ pF}, R_b = 2.7 \text{ k}\Omega$					
		1.9 $V^{\pm 4}$ ≤ EV _{DD} < 3.3 V, 1.6 V ≤ V _b ≤ 2.0 $V^{\pm 3}$,		483		483	ns
		$C_b = 30 \text{ pF}, R_b = 5.5 \text{ k}\Omega$					

(注,注意,備考は次ページにあります。)


(7) 異電位 (1.8 V系, 2.5 V系, 3 V系) 通信 (fмcк/4), 簡易SPI (CSI)モード時 (マスタ・モード, SCKp…内部クロック出力) (3/3)

 $(TA = -40 \sim +85 \text{ °C}, 1.9 \text{ V} \leq \text{VDD} = \text{EVDD} \leq 5.5 \text{ V}, \text{Vss} = \text{EVss} = 0 \text{ V})$


項目	略号	条件	HS(高速	ミメイン)	LS(低速	メイン)	単 位
			モ-	ード	モ-	ード	
			MIN.	MAX.	MIN.	MAX.	
SIpセットアップ時間	tsik1	4.0 V≦EV _{DD} ≦5.5 V, 2.7 V≦V _b ≦4.0 V,	44		110		ns
(対SCKp↓) ^{注2}		$C_b = 30 \text{ pF}, R_b = 1.4 \text{ k}\Omega$					
		2.7 V≦EV _{DD} <4.0 V, 2.3 V≦V _b ≦2.7 V,	44		110		ns
		$C_b = 30 \text{ pF}, R_b = 2.7 \text{ k}\Omega$					
		1.9 $V^{{}^{{}^{{}^{\!$	110		110		ns
		$C_b = 30 \text{ pF}, R_b = 5.5 \text{ k}\Omega$					
SIpホールド時間	t ksı1	4.0 V≦EVDD≦5.5 V, 2.7 V≦Vb≦4.0 V,	19		19		ns
(対SCKp↓) ^{注2}		$C_b = 30 \text{ pF}, R_b = 1.4 \text{ k}\Omega$					
		2.7 V≦EV _{DD} <4.0 V, 2.3 V≦V _b ≦2.7 V,	19		19		ns
		$C_b = 30 \text{ pF}, R_b = 2.7 \text{ k}\Omega$					
		1.9 $V^{{}^{{}^{{}^{\!$	19		19		ns
		$C_b = 30 \text{ pF}, R_b = 5.5 \text{ k}\Omega$					
SCKp↑→SOp出力	t ks01	4.0 V≦EVDD≦5.5 V, 2.7 V≦Vb≦4.0 V,		25		25	ns
遅延時間 ^{注2}		$C_b = 30 \text{ pF}, R_b = 1.4 \text{ k}\Omega$					
		2.7 V≦EV _{DD} <4.0 V, 2.3 V≦V _b ≦2.7 V,		25		25	ns
		$C_b = 30 \text{ pF}, R_b = 2.7 \text{ k}\Omega$					
		1.9 $V^{\pm 4}$ ≤ EV _{DD} < 3.3 V, 1.6 V ≤ V _b ≤ 2.0 $V^{\pm 3}$,		25		25	ns
		$C_b = 30 \text{ pF}, R_b = 5.5 \text{ k}\Omega$					

- 注1. DAPmn = 0, CKPmn = 0またはDAPmn = 1, CKPmn = 1のとき。
 - 2. DAPmn = 0, CKPmn = 1またはDAPmn = 1, CKPmn = 0のとき。
 - 3. EVDD≧Vbで使用してください。
 - 4. HS(高速メイン)モード時は2.4 Vになります。
- 注意 ポート入力モード・レジスタg (PIMg) とポート出力モード・レジスタg (POMg) で、SIp端子はTTL入力 バッファ、SOp端子とSCKp端子はN-chオープン・ドレイン出力 (VpD耐圧) モードを選択。なおViH, ViLは、TTL入力バッファ選択時のDC特性を参照してください。
- 備考1. R_b [Ω]:通信ライン(SCKp, SOp)プルアップ抵抗値,C_b [F]:通信ライン(SCKp, SOp)負荷容量値, V_b [V]:通信ライン電圧
 - 2. p:CSI番号(p=00),m: ユニット番号,n: チャネル番号(mn=00),g:PIM,POM番号(g=0,1)
 - 3. fmcκ: シリアル・アレイ・ユニットの動作クロック周波数
 (シリアル・モード・レジスタmn (SMRmn) のCKSmnビットで設定する動作クロック。m: ユニット番号, n: チャネル番号 (mn = 00))


簡易SPI (CSI)モード接続図(異電位通信時)



簡易SPI (CSI)モード・シリアル転送タイミング:マスタ・モード(異電位通信時) (DAPmn = 0, CKPmn = 0またはDAPmn = 1, CKPmn = 1のとき)



簡易SPI (CSI)モード・シリアル転送タイミング:マスタ・モード(異電位通信時) (DAPmn= 0, CKPmn = 1またはDAPmn = 1, CKPmn = 0のとき)



注意 ポート入力モード・レジスタg(PIMg)とポート出力モード・レジスタg(POMg)で、SIp端子はTTL入力バッファ、SOp端子とSCKp端子はN-chオープン・ドレイン出力(Vop耐圧)モードを選択。なおVih, Vilは、TTL入力バッファ選択時のDC特性を参照してください。

備考 p:CSI番号 (p=00), m:ユニット番号, n:チャネル番号 (mn=00), g:PIM, POM番号 (g=0, 1)

(8) 異電位 (1.8 V系, 2.5 V系, 3 V系) 通信, 簡易SPI (CSI)モード時 (スレーブ・モード, SCKp…外部クロック入力)

 $(T_A = -40 \sim +85 \text{ }^{\circ}\text{C}, 1.9 \text{ V} \leq \text{V}_{DD} = \text{EV}_{DD} \leq 5.5 \text{ V}, \text{V}_{SS} = \text{EV}_{SS} = 0 \text{ V})$ (1/2)

項	目	略号	- 条	件	HS(高速	タイン)	LS(低速	メイン)	単 位
					モ-	ード	モ-	ード	
					MIN.	MAX.	MIN.	MAX.	
SCKpサイ	クル・タ	tkcy2	4.0 V≦EV _{DD} ≦5.5 V,	20 MHz <fмск≦24< td=""><td>12/fмск</td><td></td><td>_</td><td></td><td>ns</td></fмск≦24<>	12/fмск		_		ns
イム ^{注1}			2.7 V≦V₅≦4.0 V	MHz					
				8 MHz < fмcк ≦ 20	10/fмск		_		ns
				MHz					
				4 MHz < fмcк ≤ 8	8/fмск		16/ f мск		ns
				MHz					
				fмcк≦4 MHz	6/ƒмск		10/fмск		ns
			2.7 V≦EV _{DD} <4.0 V,	20 MHz <fмск≦24< td=""><td>16/fмск</td><td></td><td>_</td><td></td><td>ns</td></fмск≦24<>	16/f мск		_		ns
			2.3 V≦Vb≦2.7 V	MHz					
				16 MHz <fмcк≦20< td=""><td>14/fмск</td><td></td><td>_</td><td></td><td>ns</td></fмcк≦20<>	14/fмск		_		ns
				MHz					
				8 MHz < f _{MCK} ≦ 16	12/fмск		_		ns
				MHz					
				4 MHz < fмcк ≤ 8	8/fмск		16/ f мск		ns
				MHz					
				fмcк≦4 MHz	6/ƒмск		10/fмск		ns
			1.9 V ^{注5} ≦EV _{DD} <3.3 V,	20 MHz <fмск≦24< td=""><td>36/fмск</td><td></td><td>_</td><td></td><td>ns</td></fмск≦24<>	36/fмск		_		ns
			1.6 V≦V₅≦2.0 V ^{注2}	MHz					
				16 MHz <fмcк≦20< td=""><td>32/fмск</td><td></td><td>_</td><td></td><td>ns</td></fмcк≦20<>	32/fмск		_		ns
				MHz					
				8 MHz < fмcк ≦ 16	26/fмск		_		ns
				MHz					
				4 MHz < fмcк ≤ 8	16/fмск		16/f мск		ns
				MHz					
				fмcк≦4 MHz	10/fмск		10/fмск		ns

(注,注意,備考は次ページにあります。)

(8) 異電位 (1.8 V系, 2.5 V系, 3 V系) 通信, 簡易SPI (CSI)モード時 (スレーブ・モード, SCKp…外部クロック入力)

 $(T_A = -40 \sim +85 \text{ °C}, 1.9 \text{ V} \leq \text{VDD} = \text{EVDD} \leq 5.5 \text{ V}, \text{Vss} = \text{EVss} = 0 \text{ V})$ (2/2)


項目	略	号	条件	1	ミメイン) -ド	LS(低速 モ-	[メイン) - ド	単 位
				MIN.	MAX.	MIN.	MAX.	
SCKpハイ,ロ	t _{KH2} ,		4.0 V≦EV _{DD} ≦5.5 V, 2.7 V≦V _b ≦4.0 V	tkcy2/2-		tkcy2/2-		ns
ウ・レベル幅	t KL2			12		50		
			2.7 V≦EVDD<4.0 V, 2.3 V≦Vb≦2.7 V	tkcy2/2-		tkcy2/2-		ns
				18		50		
			1.9 $V^{\pm 5}$ ≤ EV _{DD} < 3.3 V, 1.6 V ≤ V_b ≤ 2.0 $V^{\pm 2}$	tkcy2/2-		txcy2/2-		ns
				50		50		
SIpセットアップ	tsık2		2.7 V≦EV _{DD} ≦5.5 V, 2.3 V≦V _b ≦4.0 V ^{注2}	1/fмск+		1/fмск+		ns
時間				20		30		
(対SCKp↑) ^{注3}			1.9 $V^{\pm 5}$ ≤ EV _{DD} < 3.3 V, 1.6 V ≤ V _b ≤ 2.0 $V^{\pm 2}$	1/fмcк+		1/fмск+		ns
				30		30		
SIpホールド時間	t KSI2		2.7 V≦EV _{DD} ≦5.5 V, 2.3 V≦V _b ≦4.0 V ^{注2}	1/fмск+		1/fмск+		ns
(対SCKp↑) ^{注3}				31		31		
			1.9 V ^{注5} ≦EV _{DD} <3.3 V, 1.6 V≦V _b ≦2.0 V ^{注2}	1/fмск+		1/fмск+		ns
				31		31		
SCKp↓→Sop	t KSO2		4.0 V≦EVDD≦5.5 V, 2.7 V≦Vb≦4.0 V,		2/fмcк+		2/fмск+	ns
出力遅延時間 ^{注4}			$C_b = 30 \text{ pF}, R_b = 1.4 \text{ k}\Omega$		120		573	
			2.7 V≦EVDD<4.0 V, 2.3 V≦Vb≦2.7 V,		2/fмск+		2/fмск+	ns
			$C_b = 30 \text{ pF}, R_b = 2.7 \text{ k}\Omega$		214		573	
			1.9 $V^{\pm 5}$ ≤ EV _{DD} < 3.3 V, 1.6 V ≤ V _b ≤ 2.0 $V^{\pm 2}$,		2/fmck+		2/fмcк+	ns
			$C_b = 30 \text{ pF}, R_b = 5.5 \text{ k}\Omega$		573		573	

- 注1. SNOOZEモードでの転送レートは, MAX.: 1 Mbps
 - 2. EV_{DD}≧V_bで使用してください。
 - 3. DAPmn = 0, CKPmn = 0またはDAPmn = 1, CKPmn = 1のとき。DAPmn = 0, CKPmn = 1またはDAPmn = 1, CKPmn = 0のときは"対SCKp↓"となります。
 - 4. DAPmn = 0, CKPmn = 0またはDAPmn = 1, CKPmn = 1のとき。DAPmn = 0, CKPmn = 1またはDAPmn = 1, CKPmn = 0のときは"対SCKp↑"となります。
 - 5. HS(高速メイン)モード時は2.4 Vになります。
- 注意 ポート入力モード・レジスタg(PIMg)とポート出力モード・レジスタg(POMg)で、SIp端子とSCKp端子はTTL入力バッファ、SOp端子はN-chオープン・ドレイン出力(Vod耐圧)モードを選択。なおViH、ViLは、TTL入力バッファ選択時のDC特性を参照してください。
- 備考1. R_b [Ω]: 通信ライン(SOp)プルアップ抵抗値, C_b [F]: 通信ライン(SOp)負荷容量値,


Vb [V]: 通信ライン電圧

- 2. p: CSI番号 (p=00), m:ユニット番号, n:チャネル番号 (mn=00),
 - g:PIM,POM番号(g=0,1)
- fMCK: シリアル・アレイ・ユニットの動作クロック周波数
 (シリアル・クロック選択レジスタm (SPSm) とシリアル・モード・レジスタmn (SMRmn) のCKSmnビットで設定された動作クロック。
 - m: ユニット番号, n: チャネル番号 (mn = 00))


簡易SPI (CSI)モード接続図(異電位通信時)



簡易SPI (CSI)モード・シリアル転送タイミング:スレーブ・モード(異電位通信時) (DAPmn = 0, CKPmn = 0またはDAPmn = 1, CKPmn = 1のとき)



簡易SPI (CSI)モード・シリアル転送タイミング:スレーブ・モード(異電位通信時) (DAPmn= 0, CKPmn = 1またはDAPmn = 1, CKPmn = 0のとき)



注意 ポート入力モード・レジスタg (PIMg) とポート出力モード・レジスタg (POMg) で、SIp端子とSCKp 端子はTTL入力バッファ、SOp端子はN-chオープン・ドレイン出力 (Vpp耐圧) モードを選択。なおViH, ViL は、TTL入力バッファ選択時のDC特性を参照してください。

備考 p: CSI番号 (p=00), m:ユニット番号, n:チャネル番号 (mn=00), g: PIM, POM番号 (g=0, 1)

(9) 異電位通信時 (1.8 V系, 2.5 V系, 3 V系) 通信時 (簡易 I^2 Cモード) (1/2)

 $(T_A = -40 \sim +85 \text{ °C}, 1.9 \text{ V} \leq \text{VDD} = \text{EVDD} \leq 5.5 \text{ V}, \text{Vss} = \text{EVss} = 0 \text{ V})$

項目	略	号	条件	HS(高道	速メイン)	LS(低速	ミメイン)	単 位
				Ŧ.	ード	モ-	ード	
				MIN.	MAX.	MIN.	MAX.	
SCLrクロック周波	fscL		4.0 V≦EVDD≦5.5 V,		1000 ^{注1}		300注1	kHz
数			2.7 V≦Vb≦4.0 V,					
			$C_b = 50 \text{ pF}, \ R_b = 2.7 \text{ k}\Omega$					
			2.7 V≦EV _{DD} <4.0 V,		1000 ^{注1}		300 ^{注1}	kHz
			2.3 V≦Vb≦2.7 V,					
			$C_b = 50 \text{ pF}, R_b = 2.7 \text{ k}\Omega$					
			4.0 V≦EVDD≦5.5 V,		400 ^{注1}		300 ^{注1}	kHz
			2.7 V≦Vb≦4.0 V,					
			$C_b = 100 \text{ pF}, R_b = 2.8 \text{ k}\Omega$					
			2.7 V≦EV _{DD} <4.0 V,		400 ^{注1}		300注1	kHz
			2.3 V≦Vb≦2.7 V,					
			$C_b = 100 \text{ pF}, R_b = 2.7 \text{ k}\Omega$					
			1.9 V ^{注4} ≦EV _{DD} <3.3 V,		300 ^{注1}		300 ^{注1}	kHz
			1.6 V≦V₅≦2.0 V ^{注2} ,					
			C _b = 100 pF, R _b = 5.5 kΩ					
SCLr = "L"のホール	tı ow		4.0 V≦EV _{DD} ≦5.5 V,	475		1550		ns
ド・タイム	LLOW		2.7 V≦V _b ≦4.0 V,	470		1000		110
K • ¾ 1 △			$C_b = 50 \text{ pF}, \ R_b = 2.7 \text{ k}\Omega$					
			2.7 V≦EV _{DD} <4.0 V,	475		1550		ns
			2.3 V≦V _b ≦2.7 V,	475		1550		113
			$C_b = 50 \text{ pF}, R_b = 2.7 \text{ k}\Omega$					
			4.0 V≦EV _{DD} ≦5.5 V,	1150		1550		ns
			2.7 V≦V _b ≦4.0 V,	1100		1000		110
			C _b = 100 pF, R _b = 2.8 kΩ					
			2.7 V≦EV _{DD} <4.0 V,	1150		1550		ns
			2.3 V≦V _b ≦2.7 V,	1100		1000		110
			$C_b = 100 \text{ pF}, R_b = 2.7 \text{ k}\Omega$					
			1.9 V ^{注4} ≦EV _{DD} <3.3 V,	1550		1550		ns
			1.6 V≦V _b ≦2.0 V ^{½2} ,	1000		1000		110
			$C_b = 100 \text{ pF}, R_b = 5.5 \text{ k}\Omega$					
SCLr = "H"のホール	4		4.0 V≦EV _{DD} ≦5.5 V,	245		610		
-	LHIGH		2.7 V≦Vb≦4.0 V,	245		610		ns
ド・タイム			$C_b = 50 \text{ pF}, R_b = 2.7 \text{ k}\Omega$					
			2.7 V≦EV _{DD} <4.0 V,	200		610		
			2.3 V≦Vb≦2.7 V,	200		610		ns
			$C_b = 50 \text{ pF}, R_b = 2.7 \text{ k}\Omega$					
			4.0 V≦EV _{DD} ≦5.5 V,	675		610		
			2.7 V≤V₀≤4.0 V.	675		610		ns
			$C_b = 100 \text{ pF}, R_b = 2.8 \text{ k}\Omega$					
			2.7 V≦EV _{DD} <4.0 V,	600		610		no
			2.7 V≡LVbb < 4.0 V, 2.3 V≦Vb≦2.7 V,	600		010		ns
			$C_b = 100 \text{ pF}, R_b = 2.7 \text{ k}\Omega$					
			1.9 V ^{±4} ≤EV _{DD} <3.3 V,	640		640		no
			1.6 V≦Vы≦2.0 V ^{注2} ,	610		610		ns
			-					
			$C_b = 100 \text{ pF}, R_b = 5.5 \text{ k}\Omega$					

(注,注意は次ページ,備考は次々ページにあります。)

(9) 異電位通信時 (1.8 V系, 2.5 V系, 3 V系) 通信時 (簡易I²Cモード) (2/2)


 $(T_A = -40 \sim +85 \text{ }^{\circ}\text{C}, 1.9 \text{ V} \leq \text{VDD} = \text{EVDD} \leq 5.5 \text{ V}, \text{Vss} = \text{EVss} = 0 \text{ V})$

項目	略号	条件	HS(高速	[メイン)	LS(低速	メイン)	単 位
			₹-	-ド	₹-	-ド	
			MIN.	MAX.	MIN.	MAX.	
データ・セットアッ	tsu : dat	4.0 V≦EVDD≦5.5 V,	1/fмск+		1/fмск+		ns
プ時間 (受信時)		2.7 V≦V₅≦4.0 V,	135		190		
		$C_b = 50 \text{ pF}, \ R_b = 2.7 \text{ k}\Omega$	注3		注3		
		2.7 V≦EV _{DD} <4.0 V,	1/fмск+		1/fмск+		ns
		2.3 V≦Vb≦2.7 V,	135		190		
		$C_b = 50 \text{ pF}, \ R_b = 2.7 \text{ k}\Omega$	注3		注3		
		4.0 V≦EV _{DD} ≦5.5 V,	1/fмск+		1/fмск+		ns
		2.7 V≦Vb≦4.0 V,	190		190		
		$C_b = 100 \text{ pF}, \ R_b = 2.8 \text{ k}\Omega$	注3		注3		
		2.7 V≦EV _{DD} <4.0 V,	1/fмск+		1/fмск+		ns
		2.3 V≦Vb≦2.7 V,	190		190		
		$C_b = 100 \text{ pF}, \ R_b = 2.7 \text{ k}\Omega$	注3		注3		
		1.9 V ^{注4} ≦EV _{DD} <3.3 V,	1/fмск+		1/fмск+		ns
		1.6 V≦Vb≦2.0 V ^{注2} ,	190		190		
		$C_b = 100 \text{ pF}, \ R_b = 5.5 \text{ k}\Omega$	注3		注3		
データ・ホールド時	thd : dat	4.0 V≦EVDD≦5.5 V,	0	305	0	305	ns
間 (送信時)		2.7 V≦Vb≦4.0 V,					
		$C_b = 50 \text{ pF}, R_b = 2.7 \text{ k}\Omega$					
		2.7 V≦EV _{DD} <4.0 V,	0	305	0	305	ns
		2.3 V≦Vb≦2.7 V,					
		$C_b = 50 \text{ pF}, \ R_b = 2.7 \text{ k}\Omega$					
		4.0 V≦EV _{DD} ≦5.5 V,	0	355	0	355	ns
		2.7 V≦Vb≦4.0 V,					
		$C_b = 100 \text{ pF}, \ R_b = 2.8 \text{ k}\Omega$					
		2.7 V≦EV _{DD} <4.0 V,	0	355	0	355	ns
		2.3 V≦Vb≦2.7 V,					
		$C_b = 100 \text{ pF}, \ R_b = 2.7 \text{ k}\Omega$					
		1.9 V ^{注4} ≦EV _{DD} <3.3 V,	0	405	0	405	ns
		1.6 V≦V₅≦2.0 V ^{注2} ,					
		$C_b = 100 \text{ pF}, \ R_b = 5.5 \text{ k}\Omega$					


- 注 1. かつfмcк/4以下に設定してください。
 - 2. EV_{DD}≧V_bで使用してください。
 - 3. fмcк値は、SCLr = "L"とSCLr = "H"のホールド・タイムを超えない設定にしてください。
 - 4. HS(高速メイン)モード時は2.4 Vになります。
- 注意 ポート入力モード・レジスタg (PIMg) とポート出力モード・レジスタg (POMg) で, SDArはTTL入力バッファ, N-chオープン・ドレイン出力 (Vod耐圧) モードを選択, SCLrはN-chオープン・ドレイン出力 (Vod 耐圧) モードを選択。なおVih, Vilは, TTL入力バッファ選択時のDC特性を参照してください。

(備考は次ページにあります。)

簡易I²Cモード接続図(異電位通信時)



簡易I²Cモード・シリアル転送タイミング(異電位通信時)



注意 ポート入力モード・レジスタg (PIMg) とポート出力モード・レジスタg (POMg) で, SDArはTTL入力バッファ, N-chオープン・ドレイン出力 (Vod耐圧) モードを選択, SCLrはN-chオープン・ドレイン出力 (Vod 耐圧) モードを選択。なおVih, Vilは, TTL入力バッファ選択時のDC特性を参照してください。

備考1. R $_b$ [Ω]: 通信ライン(SDAr, SCLr)プルアップ抵抗値, C_b [F]: 通信ライン(SDAr, SCLr)負荷容量値, V_b [M]: 通信ライン電圧

- 2. r: IIC番号 (r = 00, 10), g: PIM, POM番号 (g = 0, 1)
- 3. fmck: シリアル・アレイ・ユニットの動作クロック周波数 (シリアル・クロック選択レジスタm (SPSm) とシリアル・モード・レジスタmn (SMRmn) のCKSmnビットで設定された動作クロック。

m:ユニット番号, n:チャネル番号 (mn = 00,02))

37. 5. 2 シリアル・インタフェースIICA

(1) I²C標準モード

 $(T_A = -40 \sim +85 \text{ °C}, 1.9 \text{ V} \leq \text{V}_{DD} = \text{EV}_{DD} \leq 5.5 \text{ V}, \text{V}_{SS} = \text{EV}_{SS} = 0 \text{ V})$

項目	略号		条件	HS(高速	タイン)	LS(低速	LS(低速メイン)	
				モ-	ード	モ-	ード	
				MIN.	MAX.	MIN.	MAX.	
SCLA0クロック	fscL	標準モー	2.7 V≦EVDD≦5.5 V	0	100	0	100	kHz
周波数		ド: fc∟к≧1	1.9 V ^{注3} ≦EV _{DD} ≦5.5 V	0	100	0	100	kHz
		MHz						
リスタート・コンデ	tsu : sta	2.7 V≦EVDE	o≦5.5 V	4.7		4.7		μs
ィションのセット		1.9 V ^{注3} ≦EV	V _{DD} ≦5.5 V	4.7		4.7		μs
アップ時間								
ホールド時間 ^{注1}	thd : STA	2.7 V≦EVDE	o≦5.5 V	4.0		4.0		μs
		1.9 V ^{注3} ≦EV	VDD≦5.5 V	4.0		4.0		μs
SCLA0 = "L"のホール	tLow	2.7 V≦EVDE	o≦5.5 V	4.7		4.7		μs
ド・タイム		1.9 V ^{注3} ≦EV	V _{DD} ≦5.5 V	4.7		4.7		μs
SCLA0 = "H"のホー	tніgн	2.7 V≦EVDE	o≦5.5 V	4.0		4.0		μs
ルド・タイム		1.9 V ^{注3} ≦EV	V _{DD} ≦5.5 V	4.0		4.0		μs
データ・セットアッ	tsu : dat	2.7 V≦EVDE	o≦5.5 V	250		250		ns
プ時間 (受信時)		1.9 V ^{注3} ≦EV	VDD≦5.5 V	250		250		ns
データ・ホールド時	thd : dat	2.7 V≦EVDE	o≦5.5 V	0	3.45	0	3.45	μs
間(送信時) ^{注2}		1.9 V ^{注3} ≦EV	VDD≦5.5 V	0	3.45	0	3.45	μs
ストップ・コンディ	tsu : sto	2.7 V≦EVDE	o≦5.5 V	4.0		4.0		μs
ションのセットア		1.9 V ^{注3} ≦E\	V _{DD} ≦5.5 V	4.0		4.0		μs
ップ時間								
パス・フリー時間	t BUF	2.7 V≦EVDD	o≦5.5 V	4.7		4.7		μs
		1.9 V ^{注3} ≦EV	VDD≦5.5 V	4.7		4.7		μs

- 注 1. スタート・コンディション, リスタート・コンディション時は、この期間のあと最初のクロック・パルスが生成されます。
 - 2. thD: DATの最大値 (MAX.) は、通常転送時の数値であり、ACK (アクノリッジ) タイミングでは、クロック・ストレッチがかかります。
 - 3. HS(高速メイン)モード時は2.4 Vになります。
- 備考 各モードにおける C_b (通信ライン容量)の $MAX.値と、そのときの<math>R_b$ (通信ライン・プルアップ抵抗値)の値は、次のとおりです。

標準モード : C_b = 400 pF, Rb = 2.7 kΩ

(2) I²C ファースト・モード

 $(TA = -40 \sim +85 \, ^{\circ}C, 1.9 \, V \leq VDD = EVDD \leq 5.5 \, V, \, Vss = EVss = 0 \, V)$

項目	略号	条件			LS(低速		単位
				- ド	モ-	- ド -	
			MIN.	MAX.	MIN.	MAX.	
SCLA0クロック	f scl	ファース 2.7 V≦EV _{DD} ≦5.5 V	0	400	0	400	kHz
周波数		ト・モー 1.9 V ^{注3} ≦EV _{DD} ≦5.5 V	0	400	0	400	kHz
		F : fclk ≧					
		3.5 MHz					
リスタート・コンデ	tsu : sta	2.7 V≦EV _{DD} ≦5.5 V	0.6		0.6		μs
ィションのセット		1.9 V ^{注3} ≦EV _{DD} ≦5.5 V	0.6		0.6		μs
アップ時間							
ホールド時間 ^{注1}	thd : STA	2.7 V≦EV _{DD} ≦5.5 V	0.6		0.6		μs
		1.9 V ^{注3} ≦EV _{DD} ≦5.5 V	0.6		0.6		μs
SCLA0 = "L"のホール	tLOW	2.7 V≦EV _{DD} ≦5.5 V	1.3		1.3		μs
ド・タイム		1.9 V ^{注3} ≦EV _{DD} ≦5.5 V	1.3		1.3		μs
SCLA0 = "H"のホー	tніgн	2.7 V≦EV _{DD} ≦5.5 V	0.6		0.6		μs
ルド・タイム		1.9 V ^{注3} ≦EV _{DD} ≦5.5 V	0.6		0.6		μs
データ・セットアッ	tsu : DAT	2.7 V≦EV _{DD} ≦5.5 V	100		100		ns
プ時間 (受信時)		1.9 V ^{注3} ≦EV _{DD} ≦5.5 V	100		100		ns
データ・ホールド時	thd : dat	2.7 V≦EV _{DD} ≦5.5 V	0	0.9	0	0.9	μs
間(送信時) ^{注2}		1.9 V ^{注3} ≦EV _{DD} ≦5.5 V	0	0.9	0	0.9	μs
ストップ・コンディ	t su : sto	2.7 V≦EV _{DD} ≦5.5 V	0.6		0.6		μs
ションのセットア		1.9 V ^{注3} ≦EV _{DD} ≦5.5 V	0.6		0.6		μs
ップ時間							
パス・フリー時間	t BUF	2.7 V≦EV _{DD} ≦5.5 V	1.3		1.3		μs
		1.9 V ^{注3} ≦EV _{DD} ≦5.5 V	1.3		1.3		μs

- 注 1. スタート・コンディション, リスタート・コンディション時は、この期間のあと最初のクロック・パルスが生成されます。
 - 2. thD: DATの最大値 (MAX.) は、通常転送時の数値であり、ACK (アクノリッジ) タイミングでは、クロック・ストレッチがかかります。
 - 3. HS (高速メイン) モード時は2.4 Vになります。
- 備考 各モードにおけるCb (通信ライン容量) のMAX.値と、そのときのRb (通信ライン・プルアップ抵抗値) の値は、次のとおりです。

ファースト・モード : $C_b = 320$ pF, Rb = 1.1 kΩ

(3) I²C ファースト・モード・プラス


 $(TA = -40 \sim +85 \text{ °C}, 1.9 \text{ V} \leq \text{VDD} = \text{EVDD} \leq 5.5 \text{ V}, \text{Vss} = \text{EVss} = 0 \text{ V})$

項目	略号	条件			LS(低速		単 位
			₹-	- ド	₹-	- ド	
			MIN.	MAX.	MIN.	MAX.	
SCLA0クロック	f scL	ファース 2.7 V≦EV _{DD} ≦5.5 V	0	1000	-	-	kHz
周波数		ト・モー					
1111/11/20		ド・プラ					
		ス : fclk ≧					
		10 MHz					
リスタート・コンデ	tsu : sta	2.7 V≦EV _{DD} ≦5.5 V	0.26		-	-	μs
ィションのセット							
アップ時間							
ホールド時間 ^{注1}	thd : STA	2.7 V≦EV _{DD} ≦5.5 V	0.26		_	_	μs
SCLA0 = "L"のホール	tLOW	2.7 V≦EV _{DD} ≦5.5 V	0.5		_	_	μs
ド・タイム							
SCLA0 = "H"のホー	tніgн	2.7 V≦EV _{DD} ≦5.5 V	0.26		_	_	μs
ルド・タイム							
データ・セットアッ	tsu : dat	2.7 V≦EV _{DD} ≦5.5 V	50		_	_	ns
プ時間 (受信時)							
データ・ホールド時	thd : dat	2.7 V≦EV _{DD} ≦5.5 V	0	0.45	_	_	μs
間(送信時) ^{注2}							
ストップ・コンディ	tsu:sto	2.7 V≦EV _{DD} ≦5.5 V	0.26		_	_	μs
ションのセットア							
ップ時間							
パス・フリー時間	t BUF	2.7 V≦EV _{DD} ≦5.5 V	0.5		_	1	μs

- 注 1. スタート・コンディション, リスタート・コンディション時は、この期間のあと最初のクロック・パルスが生成されます。
 - 2. thD: DATの最大値 (MAX.) は、通常転送時の数値であり、ACK (アクノリッジ) タイミングでは、クロック・ストレッチがかかります。
- 備考 各モードにおけるC_b(通信ライン容量)のMAX.値と、そのときのR_b(通信ライン・プルアップ抵抗値)の値は、次のとおりです。

ファースト・モード・プラス : C_b = 120 pF, Rb = 1.1 kΩ

IICAシリアル転送タイミング



37.6 アナログ特性

37.6.1 A/Dコンバータ特性

(1) 基準電圧 (+) = AVREFP/ANIO (ADREFP1 = 0, ADREFP0 = 1), 基準電圧 (-) = AVREFM/ANI1 (ADREFM = 1) 選択時,変換対象: ANI2-ANI5, 内部基準電圧

(TA = -40~+85 °C, 1.9 V≦VDD = EVDD≦5.5 V, VSS = EVSS = 0 V, 基準電圧(+) = AVREFP, 基準電圧(-) = AVREFM = 0 V)

項目	略号	:	条件	MIN.	TYP.	MAX.	単 位
分解能	RES			8		10	bit
総合誤差 ^{注1,2}	AINL	10ビット分解能	1.9 V≦AV _{REFP} ≦5.5 V		1.2	±5.0	LSB
		AV _{REFP} = V _{DD}					
変換時間	tconv	10ビット分解能	3.6 V≦VDD≦5.5 V	2.125		39	μs
			2.7 V≦VDD≦5.5 V	3.1875		39	μs
			1.9 V≦V _{DD} ≦5.5 V	17		39	μs
ゼロスケール誤差 ^{注1, 2}	Ezs	10ビット分解能	1.9 V≦AV _{REFP} ≦5.5 V			±0.35	%FSR
		AV _{REFP} = V _{DD}					
フルスケール誤差 ^{注1, 2}	Ers	10ビット分解能	1.9 V≦AV _{REFP} ≦5.5 V			±0.35	%FSR
		AV _{REFP} = V _{DD}					
積分直線性誤差 ^{注1}	ILE	10ビット分解能	1.9 V≦AV _{REFP} ≦5.5 V			±3.5	LSB
		AV _{REFP} = V _{DD}					
微分直線性誤差 ^{注1}	DLE	10ビット分解能	1.9 V≦AV _{REFP} ≦5.5 V			±2.0	LSB
		AV _{REFP} = V _{DD}					
基準電圧(+)	AVREFP			1.9		V _{DD}	V
アナログ入力電圧	Vain			0		AVREFP	V
	V _{BGR}	内部基準電圧出力を	内部基準電圧出力を選択,2.4 V≦Vɒɒ≦5.5 V,		1.45	1.5	V
		HS(高速メイン):	モード				

- 注1. 量子化誤差(±1/2 LSB)を含みません。
 - 2. フルスケール値に対する比率 (%FSR) で表します。

(2) 基準電圧 (+) = V_{DD} (ADREFP1 = 0, ADREFP0 = 0), 基準電圧 (-) = V_{SS} (ADREFM = 0) 選択時, 変換対象: ANIO-ANI5, 内部基準電圧

 $(TA = -40 \sim +85$ °C, $1.9 \text{ V} \leq \text{VDD} = \text{EVDD} \leq 5.5 \text{ V}$, Vss = EVss = 0 V, 基準電圧 (+) = VDD, 基準電圧 (-) = Vss)

項目	略号	=	条 件	MIN.	TYP.	MAX.	単 位
分解能	RES			8		10	bit
総合誤差 ^{注1, 2}	AINL	10ビット分解能	1.9 V≦V _{DD} ≦5.5 V		1.2	±10.5	LSB
変換時間	tconv	10ビット分解能	3.6 V≦V _{DD} ≦5.5 V	2.125		39	μs
			2.7 V≦VDD≦5.5 V	3.1875		39	μs
			1.9 V≦V _{DD} ≦5.5 V	17		39	μs
ゼロスケール誤差 ^{注1, 2}	Ezs	10ビット分解能	1.9 V≦V _{DD} ≦5.5 V			±0.85	%FSR
フルスケール誤差 ^{注1, 2}	Ers	10ビット分解能	1.9 V≦V _{DD} ≦5.5 V			±0.85	%FSR
積分直線性誤差 ^{注1}	ILE	10ビット分解能	1.9 V≦V _{DD} ≦5.5 V			±4.0	LSB
微分直線性誤差 ^{注1}	DLE	10ビット分解能	1.9 V≦V _{DD} ≦5.5 V			±2.0	LSB
アナログ入力電圧	Vain			0		V _{DD}	V
	V _{BGR}	内部基準電圧出力を	選択,2.4 V≦Vɒɒ≦5.5 V,	1.38	1.45	1.5	V
		HS(高速メイン)モ	∃ ード				

- 注1. 量子化誤差(±1/2 LSB)を含みません。
 - 2. フルスケール値に対する比率(%FSR)で表します。
- 注意 基準電圧 (+) = VDDを使用する場合は、バッテリ・バックアップ機能の電源切り替え回路の影響による電圧 降下を考慮に入れて、A/D変換結果を使用してください。また、A/D変換中HALTモードに移行し、VDD系のポートは入力に設定してください。

(3) 基準電圧 (+) = 内部基準電圧 (ADREFP1 = 1, ADREFP0 = 0), 基準電圧 (-) = AVREFM/ANI1 (ADREFM = 1) 選択時, 変換対象: ANI0, ANI2-ANI5

(TA = −40~+85 °C, 2.4 V≦VDD = EVDD≦5.5 V, Vss = EVss = 0 V, 基準電圧 (+) = VBGR, 基準電圧 (−) = AVREFM = 0 V, HS (高速メイン) モード)

項目	略号	条件		MIN.	TYP.	MAX.	単 位
分解能	RES				8		bit
変換時間	tconv	8ビット分解能	2.4 V≦V _{DD} ≦5.5 V	17		39	μs
ゼロスケール誤差 ^{注1, 2}	Ezs	8ビット分解能	2.4 V≦V _{DD} ≦5.5 V			±0.60	%FSR
積分直線性誤差 ^{注1}	ILE	8ビット分解能	2.4 V≦V _{DD} ≦5.5 V			±2.0	LSB
微分直線性誤差 ^{注1}	DLE	8ビット分解能	2.4 V≦V _{DD} ≦5.5 V			±1.0	LSB
基準電圧(+)	V _{BGR}			1.38	1.45	1.5	V
アナログ入力電圧	Vain			0		V _{BGR}	V

- 注1. 量子化誤差(±1/2 LSB)を含みません。
 - 2. フルスケール値に対する比率(%FSR)で表します。

37. 6. 2 24ビットΔΣA/Dコンバータ特性

(1) 基準電圧

 $(TA = -40 \sim +85 \text{ °C}, AVDD \leq VDD + 0.3 \text{ V}, 2.4 \text{ V} \leq AVDD \leq 5.5 \text{ V}, 2.4 \text{ V} \leq VDD \leq 5.5 \text{ V}, Vss = AVss = 0 \text{ V})$

項目	略号	条件	MIN.	TYP.	MAX.	単 位
内部基準電圧	Vavrto			0.8		V
内部基準電圧の温度係数	dREF/dt	AREGC, AVRT, AVCM端子接続の0.47 µFコンデンサ		30	90	ppm/°C

(2) アナログ入力

 $(T_{A} = -40 - +85 \text{ °C}, \ AV_{DD} \leq V_{DD} + 0.3 \text{ V}, 2.4 \text{ V} \leq AV_{DD} \leq 5.5 \text{ V}, 2.4 \text{ V} \leq V_{DD} \leq 5.5 \text{ V}, \text{Vss} = \text{AVss} = 0 \text{ V})$

項目	略号	条件	MIN.	TYP.	MAX.	単 位
入力電圧範囲	Vain	×1 ゲイン	-500		500	mV
(差動)		×2 ゲイン	-250		250	
		×4 ゲイン	-125		125	
		×8 ゲイン	-62.5		62.5	
		×16 ゲイン	-31.25		31.25	
		×32 ゲイン (電流チャネルのみ)	-15.625		15.625	
入力ゲイン	ainGAIN	×1 ゲイン		1		dB
		×2 ゲイン		2		
		×4 ゲイン		4		
		×8 ゲイン		8		
		×16 ゲイン		16		
		×32 ゲイン (電流チャネルのみ)		32		
入力インピーダンス	ainRIN	差動	150	360		kΩ
		シングルエンド	100	240		

(3) 4 kHzサンプリング・モード

 $(TA = -40 \sim +85 \text{ °C}, AVDD \leq VDD + 0.3 \text{ V}, 2.4 \text{ V} \leq AVDD \leq 5.5 \text{ V}, 2.4 \text{ V} \leq VDD \leq 5.5 \text{ V}, Vss = AVss = 0 \text{ V})$

項目	略号	条件	MIN.	TYP.	MAX.	単 位
動作クロック	fDSAD	fx 発振クロック/外部入力クロック/高速		12		MHz
		オンチップ・オシレータ・クロック使用				
サンプリング周波数	fs			3906.25		Hz
オーバーサンプリング周波数	fos			1.5		MHz
出力データ・レート	TDATA			256		μs
データ幅	RES			24		bit
SNDR	SNDR	×1ゲイン		80		dB
		24ビットΔΣA/Dコンバータの動作クロック				
		に高速システム・クロックを選択(PCKCレ				
		ジスタのビット0 (DSADCK) = 1)				
		×16ゲイン	69	74		
		24ビットΔΣA/Dコンバータの動作クロック				
		に高速システム・クロックを選択(PCKCレ				
		ジスタのビット0 (DSADCK) = 1)				
		×32ゲイン	65	69		
		24ビットΔΣA/Dコンバータの動作クロック				
		に高速システム・クロックを選択 (PCKC				
		レジスタのビット0 (DSADCK) = 1)				
通過域(低域側)	fChpf	@-3 dB(HPF内位相調整off)		0.607		Hz
		DSADHPFCRレジスタのビット7, 6				
		(DSADCOF1, DSADCOF0) = 00				
		@-3 dB(HPF内位相調整off)		1.214		Hz
		DSADHPFCRレジスタのビット7, 6				
		(DSADCOF1, DSADCOF0) = 01				
		@-3 dB(HPF内位相調整off)		2.429		Hz
		DSADHPFCRレジスタのビット7, 6				
		(DSADCOF1, DSADCOF0) = 10				
		@-3 dB(HPF内位相調整off)		4.857		Hz
		DSADHPFCRレジスタのビット7, 6				
		(DSADCOF1, DSADCOF0) = 11				
帯域内ripple 1	rp1	45 Hz-55 Hz @50 Hz	-0.01		0.01	dB
		54 Hz-66 Hz @60 Hz				
帯域内ripple 2	rp2	45 Hz-275 Hz @50 Hz	-0.1		0.1	
		54 Hz-330 Hz @60 Hz				
帯域内ripple 3	rp3	45 Hz-1100 Hz @50 Hz	-0.1		0.1	
		54 Hz-1320 Hz @60 Hz		<u></u> _		
通過域(高域側)	fclpf	-3 dB		1672		Hz
阻止域(高域側)	fatt	-80 dB		2545		Hz
帯域外減衰量	ATT1	fs	-80			dB
	ATT2	2 fs	-80			dB

(4) 2 kHzサンプリング・モード

 $(T_A = -40 \sim +85 \text{ °C}, AV_DD \leq V_DD + 0.3 \text{ V}, 2.4 \text{ V} \leq AV_DD \leq 5.5 \text{ V}, 2.4 \text{ V} \leq V_DD \leq 5.5 \text{ V}, V_{SS} = AV_{SS} = 0 \text{ V})$

項目	略号	条件	MIN.	TYP.	MAX.	単 位
動作クロック	fdsad	fx 発振クロック/外部入力クロック/高速		12		MHz
		オンチップ・オシレータ・クロック使用				
サンプリング周波数	fs			1953.125		Hz
オーバーサンプリング周波数	fos			0.75		MHz
出力データ・レート	TDATA			512		μs
データ幅	RES			24		bit
SNDR	SNDR	×1 ゲイン		80		dB
		24ビットΔΣA/Dコンバータの動作クロック				
		に高速システム・クロックを選択(PCKCレ				
		ジスタのビット0 (DSADCK) = 1)				
		×16 ゲイン	69	74		
		24ビットΔΣA/Dコンバータの動作クロック				
		に高速システム・クロックを選択(PCKCレ				
		ジスタのビット0 (DSADCK) = 1)				
		×32 ゲイン	65	69		
		24ビットΔΣA/Dコンバータの動作クロック				
		に高速システム・クロックを選択(PCKCレ				
		ジスタのビット0 (DSADCK) = 1)				
通過域 (低域側)	fchpf	@-3 dB(HPF内位相調整off)		0.303		Hz
帯域内ripple 1	rp1	45 Hz-55 Hz @50 Hz	-0.01		0.01	dB
		54 Hz-66 Hz @60 Hz				
帯域内ripple 2	rp2	45 Hz-275 Hz @50 Hz	-0.1		0.1	
		54 Hz-330 Hz @60 Hz				
帯域内ripple 3	rp3	45 Hz-660 Hz @50 Hz	-0.1		0.1	
		54 Hz-550 Hz @60 Hz				
通過域(高域側)	fclpf	-3 dB		836		Hz
阻止域(高域側)	fatt	-80 dB		1273		Hz
帯域外減衰量	ATT1	fs	-80			dB
	ATT2	2 fs	-80			dB

37.6.3 温度センサ2特性

(TA = -40~+85 °C, 2.4 V≦VDD = EVDD≦5.5 V, Vss = EVss = 0 V, HS (高速メイン) モード)

(17) 10 100 0,	(177 10 100 0, 2.1 1 2 10 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2										
項目	略号	条件	MIN.	TYP.	MAX.	単 位					
温度センサ2出力電圧	Vоит			0.67		V					
温度係数	FVTMPS2	温度センサ電圧の温度依存	-11.7	-10.7	-9.7	mV/°C					
動作安定待ち時間 ^注	tтмром	動作可能		15	50	μs					
	tтмрснg	モード切り替え		5	15	μs					

注 出力安定値±5LSB(±7 mV)以下に収まるまでの時間。

37. 6. 4 コンパレータ

 $(T_A = -40 \sim +85 \text{ }^{\circ}\text{C}, 1.9 \text{ V} \leq \text{VDD} = \text{EVDD} \leq 5.5 \text{ V}, \text{Vss} = \text{EVss} = 0 \text{ V})$

項目	略号	条	件	MIN.	TYP.	MAX.	単 位
入力電圧範囲	Ivref			0		V _{DD} -	V
						1.4	
	Ivcmp			-0.3		V _{DD} +	V
						0.3	
出力遅延	td	V _{DD} = 3.0V	コンパレータ高速モード,			1.2	μs
		入力スルーレート > 50 mV/μs	基本モード				
			コンパレータ高速モード,			2.0	μs
			ウィンドウモード				
			コンパレータ低速モード,		3	5.0	μs
			基本モード				
高電位側基準電圧	VTW+	コンパレータ高速モード、ウィ	ンドウモード		0.76V _{DD}		V
低電位側基準電圧	VTW-	コンパレータ高速モード、ウィ		0.24V _{DD}		V	
動作安定待ち時間	tсмр			100			μs
基準出力電圧	VCMPREF			1.00	1.45	1.50	V

37. 6. 5 POR回路特性

 $(T_A = -40 \sim +85 \, ^{\circ}C, \ Vss = EVss = 0 \, V)$

	項	目		略	号	条件	MIN.	TYP.	MAX.	単 位
検出電圧			'	Vpor		電源立ち上がり時 ^{注1}	1.47	1.51	1.55	٧
			`	V _{PDR}		電源立ち下がり時 ^{注2}	1.46	1.50	1.54	V

- 注1. VDDが37.4 AC特性に示す動作電圧範囲のVDD (MIN.) を超えるまで、電圧検出機能か外部リセット端子でリセット状態を保ってください。
 - 2. ただし、LVDオフの条件で電源電圧降下時は、電源電圧が37.4 AC特性に示す動作電圧範囲の最小値を下回る前に、STOPモードに移行、または電圧検出機能か外部リセット端子で、リセット状態にしてください。

37. 6. 6 LVD回路特性

リセット・モード、割り込みモードのLVD検出電圧

 $(TA = -40 \sim +85 \text{ °C}, VPDR \leq VDD = EVDD \leq 5.5 \text{ V}, Vss = EVss = 0 \text{ V})$

項目	略号	条件	MIN.	TYP.	MAX.	単 位
検出電圧 電源電圧レベル	V _{LVD0}	電源立ち上がり時	3.98	4.06	4.24	V
		電源立ち下がり時	3.90	3.98	4.16	V
	V _{LVD1}	電源立ち上がり時	3.68	3.75	3.92	V
		電源立ち下がり時	3.60	3.67	3.84	V
	V _{LVD2}	電源立ち上がり時	3.07	3.13	3.29	V
		電源立ち下がり時	3.00	3.06	3.22	V
	V _{LVD3}	電源立ち上がり時	2.96	3.02	3.18	V
		電源立ち下がり時	2.90	2.96	3.12	V
	V _{LVD4}	電源立ち上がり時	2.86	2.92	3.07	V
		電源立ち下がり時	2.80	2.86	3.01	V
	V _{LVD5}	電源立ち上がり時	2.76	2.81	2.97	V
		電源立ち下がり時	2.70	2.75	2.91	V
	V _{LVD6}	電源立ち上がり時	2.66	2.71	2.86	V
		電源立ち下がり時	2.60	2.65	2.80	V
	V _{LVD7}	電源立ち上がり時	2.56	2.61	2.76	V
		電源立ち下がり時	2.50	2.55	2.70	V
	V _{LVD8}	電源立ち上がり時	2.45	2.50	2.65	V
		電源立ち下がり時	2.40	2.45	2.60	V
	V _{LVD9}	電源立ち上がり時	2.05	2.09	2.23	V
		電源立ち下がり時	2.00	2.04	2.18	V
	V _{LVD10}	電源立ち上がり時	1.94	1.98	2.12	V
		電源立ち下がり時	1.90	1.94	2.08	V
最小パルス幅	tıw		300			μs
検出遅延					300	μs

割り込み&リセット・モードのLVD検出電圧

 $(T_A = -40 \sim +85 \text{ }^{\circ}\text{C}, \text{ VPDR} \leq \text{VDD} = \text{EVDD} \leq 5.5 \text{ V}, \text{ Vss} = \text{EVss} = 0 \text{ V})$

項目	略号	条件	MIN.	TYP.	MAX.	単 位
割り込み&	V _{LVD8}	VPOC2, VPOC1, VPOC0 = 0, 1, 0, 立ち下がりリセット電圧	2.40	2.45	2.60	V
リセット・モード	V _{LVD7}	LVIS1, LVIS0 = 1, 0 立ち上がりリセット解除電圧	2.56	2.61	2.76	V
		立ち下がり割り込み電圧	2.50	2.55	2.70	V
	V _{LVD6}	LVIS1, LVIS0 = 0, 1 立ち上がりリセット解除電圧	2.66	2.71	2.86	V
		立ち下がり割り込み電圧	2.60	2.65	2.80	V
	V _{LVD1}	LVIS1, LVIS0 = 0, 0 立ち上がりリセット解除電圧	3.68	3.75	3.92	V
		立ち下がり割り込み電圧	3.60	3.67	3.84	V
	V _{LVD5}	VPOC2, VPOC1, VPOC0 = 0, 1, 1, 立ち下がりリセット電圧	2.70	2.75	2.91	V
	V _{LVD4}	LVIS1, LVIS0 = 1, 0 立ち上がりリセット解除電圧	2.86	2.92	3.07	V
		立ち下がり割り込み電圧	2.80	2.86	3.01	V
	V _{LVD3}	LVIS1, LVIS0 = 0, 1 立ち上がりリセット解除電圧	2.96	3.02	3.18	V
		立ち下がり割り込み電圧	2.90	2.96	3.12	V
	V _{LVD0}	LVIS1, LVIS0 = 0, 0 立ち上がりリセット解除電圧	3.98	4.06	4.24	V
		立ち下がり割り込み電圧	3.90	3.98	4.16	V

37.6.7 電源電圧立ち上がり傾き特性

 $(TA = -40 \sim +85 \, ^{\circ}C, \, Vss = 0 \, V)$


項目	略号	条件	MIN.	TYP.	MAX.	単 位
電源電圧立ち上がり傾き	SVDDR				54	V/ms

注意 Vooが37.4 AC特性に示す動作電圧範囲内に達するまで、LVD回路か外部リセットで内部リセット状態を保ってください。

37.7 バッテリ・バックアップ機能

 $(TA = -40 \sim +85 \, ^{\circ}C, \, Vss = EVss = 0 \, V)$

項目	略号	条件	MIN.	TYP.	MAX.	単 位
電源切り替え検出電圧	VDETBAT1	VDD → VBAT	1.92	2.00	2.08	V
	V _{DETBAT2}	VBAT → VDD	2.02	2.10	2.18	V
VDDの立ち下がり傾き	SV _{DDF}		-0.06			V/ms
電源切り替え検出回路の応答時間	tcmp				300	μs



37.8 LCD特性

37. 8. 1 外部抵抗分割方式

(1) スタティック・モード

 $(T_A = -40 \sim +85 \, ^{\circ}C, \, V_{L4} \, (MIN.) \leq V_{DD} = EV_{DD} \leq 5.5 \, V, \, V_{SS} = EV_{SS} = 0 \, V)$

項	目	略号	条件	MIN.	TYP.	MAX.	単 位
LCD駆動電圧		V _{L4}		2.0		V _{DD}	V

(2) 1/2バイアス, 1/4バイアス

 $(TA = -40 \sim +85 \text{ °C}, VL4 (MIN.) \leq VDD = EVDD \leq 5.5 \text{ V}, VSS = EVSS = 0 \text{ V})$

項	目	略号	条件	MIN.	TYP.	MAX.	単 位
LCD駆動電圧		V _{L4}		2.7		V _{DD}	V

(3) 1/3バイアス

 $(TA = -40 \sim +85 \, ^{\circ}C, \, VL4 \, (MIN.) \leq VDD = EVDD \leq 5.5 \, V, \, Vss = EVss = 0 \, V)$

項	目	略号	条件	MIN.	TYP.	MAX.	単 位
LCD駆動電圧		V _{L4}		2.5		V _{DD}	V

37.8.2 内部昇圧方式

(1) 1/3バイアス

 $(T_A = -40 \sim +85 \text{ °C}, 1.9 \text{ V} \leq \text{VDD} = \text{EVDD} \leq 5.5 \text{ V}, \text{Vss} = \text{EVss} = 0 \text{ V})$

項目	略号	条	件	MIN.	TYP.	MAX.	単 位
LCD出力電圧可変範囲	V _{L1}	C1-C4 ^{注1}	VLCD = 04H	0.90	1.00	1.08	V
		= 0.47 µF ^{注2}	VLCD = 05H	0.95	1.05	1.13	V
			VLCD = 06H	1.00	1.10	1.18	V
			VLCD = 07H	1.05	1.15	1.23	V
			VLCD = 08H	1.10	1.20	1.28	V
			VLCD = 09H	1.15	1.25	1.33	V
			VLCD = 0AH	1.20	1.30	1.38	V
			VLCD = 0BH	1.25	1.35	1.43	V
			VLCD = 0CH	1.30	1.40	1.48	V
			VLCD = 0DH	1.35	1.45	1.53	V
			VLCD = 0EH	1.40	1.50	1.58	V
			VLCD = 0FH	1.45	1.55	1.63	V
			VLCD = 10H	1.50	1.60	1.68	V
			VLCD = 11H	1.55	1.65	1.73	V
			VLCD = 12H	1.60	1.70	1.78	V
			VLCD = 13H	1.65	1.75	1.83	V
ダブラ出力電圧	V _{L2}	C1-C4 ^{注1} = 0.47	γµF	2 V _{L1} -0.10	2 VL1	2 V _{L1}	V
トリプラ出力電圧	V _{L4}	C1-C4 ^{注1} = 0.47	γµF	3 V _{L1} -0.15	3 VL1	3 V _{L1}	V
基準電圧セットアップ時間 ^{注2}	tvwait1			5		_	ms
昇圧ウエイト時間 ^{注3}	tvwait2	C1-C4 ^{注1} = 0.47	γµF	500			ms

注1. LCDを駆動用電圧端子間に接続するコンデンサです。

C1: CAPH-CAPL間に接続するコンデンサです。

C2: VL1-GND間に接続するコンデンサです。

C3: VL2-GND間に接続するコンデンサです。

C4: VL4-GND間に接続するコンデンサです。

 $C1 = C2 = C3 = C4 = 0.47 \mu F \pm 30\%$

- 2. VLCDレジスタで基準電圧を設定してから(基準電圧をデフォルト値で使用する場合は内部昇圧方式に選択 (LCDM0レジスタのMDSET1, MDSET0ビット = 01B) にしてから), 昇圧を開始する(VLCON = 1)までに必要なウエイト時間です。
- 3. 昇圧を開始してから(VLCON=1),表示が可能になる(LCDON=1)までのウエイト時間です。

(2) 1/4バイアス

 $(TA = -40 \sim +85 \text{ °C}, 1.9 \text{ V} \leq \text{VDD} = \text{EVDD} \leq 5.5 \text{ V}, \text{Vss} = \text{EVss} = 0 \text{ V})$

項目	略号	条	件	MIN.	TYP.	MAX.	単 位
LCD出力電圧可変範囲	V _{L1}	C1-C5 ^{注1}	VLCD = 04H	0.90	1.00	1.08	V
		= 0.47 µF ^{注2}	VLCD = 05H	0.95	1.05	1.13	V
			VLCD = 06H	1.00	1.10	1.18	V
			VLCD = 07H	1.05	1.15	1.23	V
			VLCD = 08H	1.10	1.20	1.28	V
			VLCD = 09H	1.15	1.25	1.33	V
			VLCD = 0AH	1.20	1.30	1.38	V
ダブラ出力電圧	V _{L2}	C1-C5 ^{注1} = 0.4	7 μF	2 V _{L1} -0.08	2 VL1	2 V _{L1}	V
トリプラ出力電圧	V _{L3}	C1-C5 ^{注1} = 0.4	7 μF	3 V _{L1} -0.12	3 VL1	3 V _{L1}	V
クアドロプラ出力電圧	V _{L4}	C1-C5 ^{注1} = 0.47 µF		4 V _{L1} -0.16	4 V _{L1}	4 V _{L1}	V
基準電圧セットアップ時間 ^{注2}	t∨wait1			5			ms
昇圧ウエイト時間 ^{注3}	tvwait2	C1-C5 ^{注1} = 0.4	7 μF	500			ms

注1. LCDを駆動用電圧端子間に接続するコンデンサです。

C1: CAPH-CAPL間に接続するコンデンサです。

C2: VL1-GND間に接続するコンデンサです。

C3: VL2-GND間に接続するコンデンサです。

C4: VL3-GND間に接続するコンデンサです。

C5: VL4-GND間に接続するコンデンサです。

 $C1 = C2 = C3 = C4 = C5 = 0.47 \mu F \pm 30\%$

2. VLCDレジスタで基準電圧を設定してから(基準電圧をデフォルト値で使用する場合は内部昇圧方式に選択 (LCDM0レジスタのMDSET1, MDSET0 = 01B) してから)、昇圧を開始する(VLCON = 1)までに必要なウエイト時間です。

3. 昇圧を開始してから(VLCON = 1),表示が可能になる(LCDON = 1)までのウエイト時間です。

37.8.3 容量分割方式

(1) 1/3バイアス

 $(TA = -40 \sim +85 \text{ °C}, 2.2 \text{ V} \leq \text{VDD} = \text{EVDD} \leq 5.5 \text{ V}, \text{Vss} = \text{EVss} = 0 \text{ V})$

項目	略号	条件	MIN.	TYP.	MAX.	単 位
VL4電圧	V _{L4}	C1-C4 = 0.47 µF ^{注2}		V _{DD}		٧
V _{L2} 電圧	V _{L2}	C1-C4 = 0.47 μF ^{注2}	2/3 V _{L4} —	2/3 V _{L4}	2/3 V _{L4} +	V
			0.1		0.1	
V _{L1} 電圧	V _{L1}	C1-C4 = 0.47 μF ^{注2}	1/3 V _{L4} —	1/3 V _{L4}	1/3 V _{L4} +	V
			0.1		0.1	
容量分割ウエイト時間 ^{注1}	tvwait		100			ms

注1. 降圧を開始してから(VLCON = 1),表示が可能になる(LCDON = 1)までのウエイト時間です。

2. LCDを駆動用電圧端子間に接続するコンデンサです。

C1: CAPH-CAPL間に接続するコンデンサです。

C2: VL1-GND間に接続するコンデンサです。

C3: VL2-GND間に接続するコンデンサです。

C4: VL4-GND間に接続するコンデンサです。


 $C1 = C2 = C3 = C4 = 0.47 \mu F \pm 30\%$

37.9 RAMデータ保持特性

 $(T_A = -40 \sim +85 \, ^{\circ}C)$

項目	略号	条件	MIN.	TYP.	MAX.	単 位
データ保持電源電圧	VDDDR		1.46 ^注		5.5	V

注 POR検出電圧に依存します。電圧降下時、PORリセットがかかるまではRAMのデータを保持しますが、POR リセットがかかった場合のRAMのデータは保持されません。



37.10 フラッシュ・メモリ・プログラミング特性

 $(TA = -40 \sim +85 \text{ °C}, 1.9 \text{ V} \leq \text{VDD} = \text{EVDD} \leq 5.5 \text{ V}, \text{Vss} = \text{EVss} = 0 \text{ V})$

項目	略号	条件	MIN.	TYP.	MAX.	単 位
システム・クロック周波数	fclk	1.9 V≦Vpp≦5.5 V	1		24	MHz
コード・フラッシュの書き換え回数	Cerwr	保持20年	1,000			回
注1, 2, 3		TA = 85°C				

- 注1. 消去1回+消去後の書き込み1回を書き換え回数1回とする。保持年数は、1度書き換えた後、次に書き換えを行うまでの期間とする。
 - 2. フラッシュ・メモリ・プログラマ使用時および当社提供のライブラリを使用時
 - 3. この特性はフラッシュ・メモリの特性を示すものであり、当社の信頼性試験から得られた結果です。

37.11 専用フラッシュ・メモリ・プログラマ通信(UART)


 $(TA = -40 \sim +85 \, ^{\circ}C, 1.9 \, V \leq VDD = EVDD \leq 5.5 \, V, \, VSS = EVSS = 0 \, V)$

項目	略号	条件	MIN.	TYP.	MAX.	単 位
転送レート		シリアル・プログラミング時	115,200		1,000,000	bps

37. 12 フラッシュ・メモリ・プログラミング・モードの引き込みタイミ ング

 $(TA = -40 \sim +85 \text{ °C}, 1.9 \text{ V} \leq \text{VDD} = \text{EVDD} \leq 5.5 \text{ V}, \text{Vss} = \text{EVss} = 0 \text{ V})$

項目	略号	条件	MIN.	TYP.	MAX.	単 位
外部リセット解除から初期設定通信を	tsuinit	外部リセット解除前にPOR, LVD			100	ms
完了する時間		リセットは解除				
TOOL0端子をロウ・レベルにしてか	t su	外部リセット解除前にPOR, LVD	10			μs
ら、外部リセットを解除するまでの時間		リセットは解除				
外部リセット解除から,T00L0端子をロ	t _{HD}	外部リセット解除前にPOR, LVD	1			ms
ウ・レベルにホールドする時間		リセットは解除				
(フラッシュ・ファーム処理時間を除く)						



- ① TOOL0端子にロウ・レベルを入力
- ② 外部リセットを解除 (その前にPOR, LVDリセットが解除されていること)
- ③ TOOL0端子のロウ・レベルを解除
- ④ UART受信によるボー・レート設定完了

備考 tsuinit : この区間では、リセット解除から100 ms以内に初期設定通信を完了してください。

tsu: TOOLO端子をロウ・レベルにしてから、端子リセットを解除するまでの時間

thD:外部リセット解除から、TOOL0端子をロウ・レベルに保持する時間(フラッシュ・ファーム処理時

間を除く)


RL78/I1B 第38章 外形図


第38章 外形図

80ピン製品 38. 1


R5F10MMEDFB, R5F10MMGDFB


JEITA Package Code	RENESAS Code	Previous Code	MASS (Typ) [g]
P-LFQFP80-12x12-0.50	PLQP0080KB-B	_	0.5





- 1. DIMENSIONS "*1" AND "*2" DO NOT INCLUDE MOLD FLASH.
 2. DIMENSION "*3" DOES NOT INCLUDE TRIM OFFSET.
- 3. PIN 1 VISUAL INDEX FEATURE MAY VARY, BUT MUST BE LOCATED WITHIN THE HATCHED AREA.
- 4. CHAMFERS AT CORNERS ARE OPTIONAL, SIZE MAY VARY.







Reference	Dimensions in millimeters		
Symbol	Min	Nom	Max
D	11.9	12.0	12.1
E	11.9	12.0	12.1
A ₂		1.4	_
H _D	13.8	14.0	14.2
HE	13.8	14.0	14.2
Α	1		1.7
A ₁	0.05		0.15
bp	0.15	0.20	0.27
С	0.09	l	0.20
θ	0°	3.5°	8°
е		0.5	_
х			80.0
у			0.08
Lp	0.45	0.6	0.75
L ₁	_	1.0	_


© 2017 Renesas Electronics Corporation. All rights reserved.

RL78/I1B 第38章 外形**図**

JEITA Package code	RENESAS code	MASS(TYP.)[g]	
P-LFQFP80-12x12-0.50	PLQP0080KJ-A	0.49	









Reference	Dimension in Millimeters		
Symbol	Min.	Nom.	Max.
А	_	_	1.60
A ₁	0.05	_	0.15
A_2	1.35	1.40	1.45
D		14.00	
D_1	_	12.00	_
E	_	14.00	
E ₁	_	12.00	
N	_	80	_
е	_	0.50	_
b	0.17	0.22	0.27
С	0.09	_	0.20
θ	0°	3.5°	7°
L	0.45	0.60	0.75
L		1.00	
aaa	_		0.20
ррр			0.20
ccc		_	0.08
ddd			0.08

RL78/I1B 第38章 外形**図**


*

JEITA Package Code	RENESAS Code	Previous Code	MASS (TYP.) [g]
P-LFQFP80-12x12-0.50	PLQP0080KE-A	P80GK-50-8EU	0.53









NOTEEach lead centerline is located within 0.08 mm of its true position at maximum material condition.


	(UNIT:mm)
ITEM	DIMENSIONS
D	12.00±0.20
E	12.00±0.20
HD	14.00±0.20
HE	14.00±0.20
Α	1.60 MAX.
A1	0.10±0.05
A2	1.40±0.05
A 3	0.25
b	0.22±0.05
С	$0.145^{+0.055}_{-0.045}$
L	0.50
Lp	0.60±0.15
L1	1.00±0.20
θ	3°+5°
е	0.50
х	0.08
У	0.08
ZD	1.25
ZE	1.25

RL78/I1B 第38章 外形図

100ピン製品 38. 2

R5F10MPEDFB, R5F10MPGDFB

JEITA Package Code	RENESAS Code	Previous Code	MASS[Typ.]
P-LFQFP100-14×14-0.50	PLQP0100KB-B		0.6g






- DIMENSIONS '*4" AND '*2" DO NOT INCLUDE MOLD FLASH.
 DIMENSION '*3" DOES NOT INCLUDE TRIM OFFSET.
 PIN 1 VISUAL INDEX FEATURE MAY VARY, BUT MUST BE
 LOCATED WITHIN THE HATCHED AREA.
 CHAMFERS AT CORNERS ARE OPTIONAL; SIZE MAY VARY.


A A A2		5.0.25	0	→ ∞
	_	L1_		
	Detail F			


Reference	Dimension in Millimeters			
Symbol	Min	Nom	Max	
D	13.9	14.0	14.1	
E	13.9	14.0	14.1	
A2		1.4		
HD	15.8	16.0	16.2	
HE	15.8	16.0	16.2	
Α			1.7	
A1	0.05		0.15	
bp	0.15	0.20	0.27	
С	0.09		0.20	
θ	0 °	3.5°	8 "	
е		0.5		
×			0.08	
У			0.08	
Lp	0.45	0.6	0.75	
L1		1.0		

RL78/I1B 第38章 外形**図**

JEITA Package code	RENESAS code	MASS(TYP.)[g]
P-LFQFP100-14x14-0.50	PLQP0100KP-A	0.67







Reference	Dimension in Millimeters		
Symbol	Min.	Nom.	Max.
А	_	_	1.60
A ₁	0.05	-	0.15
A ₂	1.35	1.40	1.45
D	-	16.00	_
D_1	-	14.00	_
E	-	16.00	_
티	_	14.00	_
N	_	100	_
е	_	0.50	-
b	0.17	0.22	0.27
С	0.09	_	0.20
θ	0°	3.5°	7°
L	0.45	0.60	0.75
L ₁	_	1.00	_
aaa	_	_	0.20
bbb	_	_	0.20
ccc	_	_	0.08
ddd	_	_	0.08

付録A 改版履歴

A.1 本版で改訂された主な箇所

箇 所	内容	分類
第1章 概 説		
p.4	図1-1 RL78/I1Bの型名とメモリ・サイズ、パッケージを変更	(d)
p.4	表1-1 発注型名一覧を変更	(d)
第8章 リアルタイム	△・ クロック 2	
p.282	図8-1 リアルタイム・クロック2のブロック図を変更	(a)
p.288	図8-6 リアルタイム・クロック・コントロール・レジスタ 0 (RTCC 0) のフォーマット (1/ 2) の注	(a)
	2を変更	
p.310	8.4.7 時計誤差補正レジスタの設定手順の説明を追加	(c)
p.310	(1) RTCWEN = 1に設定後に,時計誤差補正レジスタを設定。その後,RTCWEN = 0に設定してく	(c)
	ださい。を変更	
p.310	(2) FMCEN = 1に設定後に、時計誤差補正レジスタを設定。その後、FMCEN = 0に設定してくださ	(c)
	い。を変更	
第13章 ウォッチド	ッグ・タイマ	
p.355	表13-3 ウォッチドッグ・タイマのオーバフロー時間の設定に注を追加	(c)
第30章 安全機能		
p.876	30.1 安全機能の概要を変更	(c)
p.881	30. 3. 2 CRC演算機能(汎用CRC)を変更	(c)
p.884	30. 3. 4 RAMガード機能を変更	(c)
p.885	30. 3. 5 SFRガード機能を変更	(c)
第38章 外形図		
p1020	PLQP0080KE-Aパッケージ図を追加	(d)

備考 表中の「分類」により、改訂内容を次のように区分しています。

(a) :誤記訂正, (b) :仕様 (スペック含む) の追加/変更, (c) :説明, 注意事項の追加/変更,

(d) :パッケージ, オーダ名称, 管理区分の追加/変更, (e) :関連資料の追加/変更

A. 2 前版までの改版履歴

これまでの改版履歴を次に示します。なお、適用箇所は各版での章を示します。

(1/9)

版 数	内容	適用箇所
Rev.1.00	1.2 オーダ情報を変更	第1章 概説
	2.1 ポート機能を変更	第2章 端子機能
	2.2 ポート以外の機能を変更	
	2.3 端子の入出力回路と未使用端子の処理を変更	
	3.1 概説を追加	第3章 CPUアーキテク
	3.2 メモリ空間を変更	チャ
	3.3 プロセッサ・レジスタを変更	
	4.5 兼用機能使用時のポート関連レジスタの設定を変更	第4章 ポート機能
	5.1 クロック発生回路の機能を変更	第5章 クロック発生回
	5.2 クロック発生回路の構成を変更	路
	5.3 クロック発生回路を制御するレジスタを変更	
	5.4.4 低速オンチップ・オシレータを変更	
	5.5 クロック発生回路の動作を変更	
	5.6 クロックの制御を変更	
	6.1 高速オンチップ・オシレータ・クロック周波数補正機能を修正	第6章 高速オンチッ
		プ・オシレータ・クロッ
		ク周波数補正機能
	7.2 タイマ・アレイ・ユニットの構成を変更	第7章 タイマ・アレ
	7.3 タイマ・アレイ・ユニットを制御するレジスタを変更	イ・ユニット
	7.5 カウンタの動作を変更	
	7.7 タイマ・アレイ・ユニットの単独チャネル動作機能を変更	
	7.8 タイマ・アレイ・ユニットの複数チャネル連動動作機能を変更	
	8. 1 高精度リアルタイム・クロックの機能を変更	第8章 高精度リアルタ
	8.2 高精度リアルタイム・クロックの構成を変更	イム・クロック
	8.3 高精度リアルタイム・クロックを制御するレジスタを変更	
	8.4 高精度リアルタイム・クロックの動作を変更	
	9.1 サブシステム・クロック周波数測定回路を変更	第9章 サブシステム・
	9.2 サブシステム・クロック周波数測定回路の構成を変更	クロック周波数測定回
	9.3 サブシステム・クロック周波数測定回路を制御するレジスタを変更	路
	9.4 サブシステム・クロック周波数測定回路の動作を変更	
	10.2 12ビット・インターバル・タイマの構成を変更	第10章 12ビット・イン
	10.3 12ビット・インターバル・タイマを制御するレジスタを変更	ターバル・タイマ
	10.4 12ビット・インターバル・タイマの動作を変更	
	11.1 概要を変更	第11章 8ビット・イン
	11.3 レジスタの説明を変更	ターバル・タイマ
	11.4 動作説明を変更	
	12.1 クロック出力/ブザー出力制御回路の機能を変更	第12章 クロック出力
	12.2 クロック出力/ブザー出力制御回路の構成を変更	/ブザー出力制御回路
	12.3 クロック出力/ブザー出力制御回路を制御するレジスタを変更	
	12.4 クロック出力/ブザー出力制御回路の動作を変更	

(2/9)

版 数		適用箇所
	13.1 ウォッチドッグ・タイマの機能を変更	
Rev.1.00		第13章 ウォッチドッ グ・タイマ
	13.2 ウォッチドッグ・タイマの構成を変更	7 . 84 4
	13.4 ウォッチドッグ・タイマの動作を変更	第44 A /D コン・バック
	14.1 A/Dコンバータの機能を変更	第 14 章 A/Dコンバータ
	14.2 A/Dコンバータの構成を変更	
	14.3 A/Dコンバータを制御するレジスタを変更	
	14.4 A/Dコンバータの変換動作を変更	
	14.6 A/Dコンバータの動作モードを変更	
	14.7 A/Dコンバータの設定フロー・チャートを変更	
	14.9 A/Dコンバータ特性表の読み方を変更	
	14. 10 A/Dコンバータの注意事項を変更	
	15.1 温度センサの機能を変更	第15章 高精度温度セ
	15. 2 レジスタの説明を変更	ンサ
	15.3 設定手順を変更	
	16.1 24 ビットΔΣ A/D コンバータの機能を変更	第 16 章 24 ビットΔΣ
	16.2 レジスタの説明を変更	A/Dコンバータ
	16.3 動作説明を変更	
	16.4 24ビット Δ Σ A/D コンバータ使用上の注意事項を変更	
	17.1 概要を変更	第17章 コンパレータ
	17.4 動作説明を変更	
	18.1 シリアル・アレイ・ユニットの機能を変更	第18章 シリアル・アレ
	18.2 シリアル・アレイ・ユニットの構成を変更	イ・ユニット
	18.3 シリアル・アレイ・ユニットを制御するレジスタを変更	
	18.5 3 線シリアルI/O(CSI00)通信の動作を変更	
	18.6 UART (UART0-UART2) 通信の動作を変更	
	18.7 LIN通信の動作を変更	
	18.8 簡易I ² C(IIC00, IIC10)通信の動作を変更	
	19.3 シリアル・インタフェースIICAを制御するレジスタを変更	第19章 シリアル・イン
	19.5 I ² Cバスの定義および制御方法を変更	タフェースIICA
	20.2 レジスタの説明を変更	第20章 IrDA
	20.3 動作説明を変更	
	20.4 IrDA使用上の注意事項を変更	
	21.2 LCDコントローラ/ドライバの構成を変更	第21章 LCDコントロ
	21.3 LCDコントローラ/ドライバを制御するレジスタを変更	ーラ/ドライバ
	21.6 LCDコントローラ/ドライバの設定を変更	
	21.7 動作停止手順を変更	
	21.8 LCD駆動電圧VL1, VL2, VL3, VL4の供給を変更	
	21.10 表示モードを変更	
	22.2 レジスタの説明を変更	第22章 データ・トラン
	22.4 DTC使用上の注意事項を変更	スファ・コントローラ
	23.2 割り込み要因と構成を変更	 第 23 章 割り込み機能
	23.3 割り込み機能を制御するレジスタを変更	
	23.4 割り込み処理動作を変更	
	24.3 スタンバイ機能の動作を変更	第 24 章 スタンバイ機
		能

(3/9)

版 数	内容	適用箇所
Rev.1.00	第25章 リセット機能を変更	第25章 リセット機能
1107.1.00	25.1 リセット要因を確認するレジスタを変更	3,20 = 7 C / T X RE
	26.1 パワーオン・リセット回路の機能を変更	第26章 パワーオン・リ
	26.2 パワーオン・リセット回路の構成を変更	セット回路
	26.3 パワーオン・リセット回路の動作を変更	
	20.3 ハノーオン・サビッド回路の動作を変更 27.1 電圧検出回路の機能を変更	第27章 電圧検出回路
	27.2 電圧検出回路の構成を変更	
	27.3 電圧検出回路や制御するレジスタを変更	
	27.4 電圧検出回路の動作を変更	
	27.5 電圧検出回路の対象にを変更	_
	27.3 电圧快山凹時の圧息争項を変更 28.1 バッテリ・バックアップの機能を変更	第28章 バッテリ・バッ
		年20章 ハッテッ・ハッ クアップ機能
	28.2 レジスタ説明を変更	
	28.3 動作説明を変更	
	28.4 使用上の注意事項を変更	第20章 及标序汇拾业
	29.1 発振停止検出回路の機能を変更	│第29章 発振停止検出 │ │ _{□ □}
	29.2 発振停止検出回路の構成を変更	回路
	29.3 発振停止検出回路で使用するレジスタを変更	第20 章
	30.1 安全機能の概要を変更	第 30 章 安全機能
	30.3 安全機能の動作を変更	₩ • • • • • • • • • • • • • • • • • • •
	32.1 オプション・バイトの機能を変更	第 32 章 オプション・バ , ,
	32.2 ユーザ・オプション・バイトのフォーマットを変更	イト
	第33章 フラッシュ・メモリを変更	第 33 章 フラッシュ・メ
	33.1 フラッシュ・メモリ・プログラマによる書き込み方法を変更	モリ
	33.2 外部デバイス(UART 内蔵)による書き込み方法を変更	
	33.3 オンボード上の端子処理を変更	
	33.4 プログラミング方法を変更	
	33.5 セキュリティ設定を変更	
	33.6 セルフ・プログラミングを変更	
	34.1 E1オンチップデバッギングエミュレータとRL78/I1Bの接続を変更	第34章 オンチップ・デ バッグ機能
	37.1 絶対最大定格を変更	第37章 電気的特性
	37.2 発振回路特性を変更	
	37.3 DC特性を変更	
	37.4 AC特性を変更	
	37.5 周辺機能特性を変更	
	37.6 アナログ特性を変更	
	37.7 バッテリ・バックアップ機能を変更	
	37.8 LCD特性を変更	
	37. 11 専用フラッシュ・メモリ・プログラマ通信(UART)を追加	
	37.12 フラッシュ・メモリ・プログラミング・モードの引き込み時のタイミングを変更	1
Rev.2.00	高精度RTC→RTC2,高精度リアルタイム・クロック→リアルタイム・クロック2に改称	全般
	高精度温度センサ→温度センサ2に改称	1
	1.1 特徴を変更	第1章 概説
	1.2 型名一覧を変更	1
	1. 3 端子接続図(Top View)を変更	1

(4/9)

版 数	内容	適用箇所
Rev.2.00	2.1 ポート機能を変更	第2章 端子機能
	2.2 ポート以外の機能を変更	
	2.3 未使用端子の処理を変更	
	2.4 端子ブロック図を追加	
	3.1 メモリ空間を変更	第3章 CPUアーキテク
	3.2 プロセッサ・レジスタを変更	チャ
	3.3 命令アドレスのアドレッシングを変更	
	3.4 処理データ・アドレスに対するアドレッシングを変更	
	4.2 ポートの構成を変更	第4章 ポート機能
	4.3 ポート機能を制御するレジスタを変更	
	4.4 ポート機能の動作を変更	
	4.5 兼用機能使用時のレジスタの設定を変更	
	4.6 ポート機能使用時の注意事項を変更	
	5.3 クロック発生回路を制御するレジスタを変更	第5章 クロック発生回
	5.4 システム・クロック発振回路を変更	路
	5.6 クロックの制御を変更	
	5.7 発振子と発振回路定数を追加	
	7.2 タイマ・アレイ・ユニットの構成を変更	第7章 タイマ・アレ
	7.3 タイマ・アレイ・ユニットを制御するレジスタを変更	イ・ユニット
	7.5 カウンタの動作を変更	
	7.6 チャネル出力(TOmn端子)の制御を変更	
	7.7 タイマ入力(Timn)の制御を追加	
	7.8 タイマ・アレイ・ユニットの単独チャネル動作機能を変更	
	7.9 タイマ・アレイ・ユニットの複数チャネル連動動作機能を変更	
	8.1 リアルタイム・クロック2の機能を変更	第8章 リアルタイム・
	8.2 リアルタイム・クロック2の構成を変更	クロック2
	8.3 リアルタイム・クロック2を制御するレジスタを変更	
	8.4 リアルタイム・クロック2の動作を変更	
	10.3 12ビット・インターバル・タイマを制御するレジスタを変更	第 10 章 12 ビット・イン
		ターバル・タイマ
	11.4 動作説明を変更	第11章 8ビット・イン
	11.5 8ビット・インターバル・タイマの注意事項を変更	ターバル・タイマ
	12.5 クロック出力/ブザー出力制御回路の注意事項を変更	第12章 クロック出力
		/ブザー出力制御回路
	13.2 ウォッチドッグ・タイマの構成を変更	第13章 ウォッチドッ
		グ・タイマ
	14.3 A/Dコンバータを制御するレジスタを変更	第 14 章 A/Dコンバータ
	14.4 A/D コンバータの変換動作を変更	
	14.6 A/Dコンバータの動作モードを変更	
	14.7 A/Dコンバータの設定フロー・チャートを変更	
	14.8 SNOOZEモード機能を変更	
	14. 10 A/Dコンバータの注意事項を変更	
	15. 1 温度センサの機能を変更	第15章 温度センサ2
	16.1 24 ビットΔΣ A /Dコンバータの機能を変更	第16章 24ビットΔΣ
	16. 2 レジスタの説明を変更	A/Dコンバータ
	17.1 コンパレータの機能を変更	第 17 章 コンパレータ
	17.2 コンパレータの構成を変更	
	17.3 コンパレータを制御するレジスタを変更	
	17.4 動作説明を変更	

(5/9)

版 数	内 容	適用箇所
Rev.2.00	18.1 シリアル・アレイ・ユニットの機能を変更	第18章 シリアル・アレ
	18.2 シリアル・アレイ・ユニットの構成を変更	イ・ユニット
	18.3 シリアル・アレイ・ユニットを制御するレジスタを変更	
	18.5 3線シリアルI/O (CSI00) 通信の動作を変更	
	18.6 UART(UART0-UART2)通信の動作を変更	
	18.7 LIN 通信の動作を変更	
	18.8 簡易I ² C(IIC00, IIC10)通信の動作を変更	
	19.1 シリアル・インタフェースIICAの機能を変更	第19章 シリアル・イン
	19.3 シリアル・インタフェースIICAを制御するレジスタを変更	タフェースIICA
	19.4 I²Cバス・モードの機能を変更	
	19.5 I²C バスの定義および制御方法を変更	
	20.4 IrDA使用上の注意事項を変更	第20章 IrDA
	第21章 LCDコントローラ/ドライバを変更	第 21 章 LCD コントロ
	21.1 LCDコントローラ/ドライバの機能を変更	ーラ/ドライバ
	21.3 LCDコントローラ/ドライバを制御するレジスタを変更	
	21.5 LCD表示レジスタの選択を変更	
	21.6 LCDコントローラ/ドライバの設定を変更	
	22.1 DTCの機能を変更	 第 22 章 データ・トラン
	22.2 DTCの構成を変更	スファ・コントローラ
	22.3 DTCを制御するレジスタを変更	(DTC)
	22.4 DTCの動作を変更 23.5 DTC/法界 Lの注意東京を変更	
	22.5 DTC使用上の注意事項を変更	第00 章 刺ル3.7.機能
	23.3 割り込み機能を制御するレジスタを変更	第 23 章 割り込み機能 ───
	23.4 割り込み処理動作を変更	空の4 辛 フカンバノ州
	24.2 スタンバイ機能を制御するレジスタを変更	
	24.3 スタンバイ機能の動作を変更	<u> </u>
	第 25 章 リセット機能を変更	第 25 章 リセット機能
	25.1 リセット動作のタイミングを変更	
	25.2 リセット期間中の動作状態を変更	
	25.3 リセット要因を確認するレジスタを変更	
	26.3 パワーオン・リセット回路の動作を変更	第26章 パワーオン・リ セット回路
	27.1 電圧検出回路の機能を変更	第27章 電圧検出回路
	27.2 電圧検出回路の構成を変更	
	27.3 電圧検出回路を制御するレジスタを変更	
	27.4 電圧検出回路の動作を変更	
	29.3 発振停止検出回路で使用するレジスタを変更	第29章 発振停止検出 回路
	30.1 安全機能の概要を変更	第30章 安全機能
	30.3 安全機能の動作を変更	
	31.1 レギュレータの概要を変更	第31章 レギュレータ
	32.1 オプション・バイトの機能を変更	第32章 オプション・バ
	32.2 ユーザ・オプション・バイトのフォーマットを変更	152 × 3 / 2 / 2 / 2 / 2 / 2 / 2 / 2 / 2 / 2 /
	33.1 フラッシュ・メモリ・プログラマによるシリアル・プログラミングを変更	第33章 フラッシュ・メ
	33.2 外部デバイス (UART内蔵) によるシリアル・プログラミングを変更	
	33.4 シリアル・プログラミング方法を変更 33.5 セルフ・プログラミングを変更	
	44 6 47 11 1 4 1 1 1 1 7 ラ 5 1 1 1 1 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2	i

(6/9)

版 数	内容	適用箇所
Rev.2.00	34.1 E1オンチップデバッギングエミュレータとの接続を変更	第34章 オンチップ・デ
		バッグ機能
	36.1 凡例を変更	第36章 命令セットの
		概要
	37.1 絶対最大定格を変更	第37章 電気的特性
	37.2 発振回路特性を変更	
	37.3 DC特性を変更	
	37.4 AC特性を変更	
	37.5 周辺機能特性を変更	
	37.6 アナログ特性を変更	
	37.8 LCD特性を変更	
	37.10 フラッシュ・メモリ・プログラミング特性を変更	
	37. 11 専用フラッシュ・メモリ・プログラマ通信(UART)を変更	
	38.1 80ピン製品を変更	第38章 外形図
Rev.2.10	1.3.1 80ピン製品 端子接続図(Top View)を変更	第1章 概説
	1. 3. 2 100ピン製品 端子接続図(Top View)を変更	
	1.6 機能概要 メイン・システム・クロックを変更	
	2.1.1 80ピン製品 表の項目を変更	第2章 端子機能
	2.1.2 100ピン製品 表の項目を変更	
	2.4 端子ブロック図 図2-3 を変更	
	3.1 メモリ空間 図3-2の注1を変更	第3章 CPUアーキテク
		チャ
	4. 3. 9 LCDポート・ファンクション・レジスタ 0-5 図 4-9 を変更	第4章 ポート機能
	4.3.9 LCDポート・ ファンクション・レジスタ 0-5 図 4-9 の注を追加	
	5.1 クロック発生回路 説明追加	第5章 クロック発生回
	5.3.3 クロック動作ステータス制御レジスタ 注意6 を変更	路
	5.5 クロック発生回路の動作 図5-15 の説明①を変更	
	5. 6. 2 X1発振回路の設定例 注意2を追加	
	5.6.5 CPUクロックの移行前の条件と移行後の処理 表 5-4 を変更	
	5.6.7 クロック発振停止前の条件 説明追加	
	7.3.3 タイマ・モード・レジスタ 図7-12 を変更	第7章 タイマ・アレ
	7.3.8 タイマ入力選択レジスタ 注意を変更	イ・ユニット
	7. 6. 4 TOmnビットの一括操作の注意を削除	
	7.8.1 インターバル・タイマ/方形波出力としての動作 計算式を修正	
	7.9.1 ワンショット・パルス出力機能としての動作 注意事項を変更	
	8.2 リアルタイム・クロック2の構成 図8-1 を変更	第8章 リアルタイム・
	8.3.6 リアルタイム・クロック・コントロール・レジスタ1の 注1,2を追加	クロック 2
	9.3.5 周波数測定コントロール・レジスタ 説明を変更	第9章 サブシステム・
		クロック周波数測定回
		路
	12.5 クロック出力/ブザー出力制御回路の注意事項 説明を変更	第12章 クロック出力
		/ブザー出力制御回路

(7/9)

版 数	内容	適用箇所
Rev.2.10	14. 3. 2 A/Dコンバータ・モード・レジスタ 0 図14-4 を変更	第 14 章 A/Dコンバータ
	14.7.1 ソフトウェア・トリガ・モード設定 図14-29 を変更	
	14.7.2 ハードウェア・トリガ・ノーウエイト・モード設定 図14-30 を変更	-
	14.7.3 ハードウェア・トリガ・ウエイト・モード設定 図14-31 を変更	
	14.7.4 温度センサ出力電圧/内部基準電圧を選択時の設定 図14-32 を変更	-
	14.7.5 テスト・モード設定 図14-33 を変更	-
	14.8 SNOOZEモード機能 図14-37 を変更	-
	18.2 シリアル・アレイ・ユニットの構成 図18-1 を変更	第18章 シリアル・アレ
	18.2 シリアル・アレイ・ユニットの構成 図18-2 を変更	イ・ユニット
	18.3.5 シリアル・データ・レジスタ mn (SDRmn) 説明を変更	
	18.3.12 シリアル出力レジスタm 説明を変更	
	18.3.13 シリアル出力レベル・レジスタ m 図18-18 を変更	
	18. 5. 7 SNNOZEモード機能 説明を変更 (2 箇所)	
	18. 5. 7 SNNOZEモード機能 図18-71 を変更	
	18. 5. 7 SNNOZEモード機能 注を変更	_
	18. 5. 7 SNNOZEモード機能 図18-72 を変更	
	18. 5. 7 SNNOZEモード機能 図18-73 を変更	
	18. 5. 7 SNNOZEモード機能 注を変更	
	18. 5. 7 SNNOZEモード機能 図18-74 を変更	
	18. 6. 3 SNNOZEモード機能 説明文を変更	
	18. 6. 3 SNNOZEモード機能 注意5を追加	_
	18. 6. 3 SNNOZEモード機能 図18-90 を変更	_
	18. 6. 3 SNNOZEモード機能 図18-91 を変更	_
	18. 6. 3 SNNOZEモード機能 図18-92 を変更	
	18. 6. 3 SNNOZEモード機能 図18-93 を変更	
	18. 6. 3 SNNOZEモード機能 図18-94 を変更	
	18.7.1 LIN送信 図18-99 を変更	- -
	18.7.2 LIN受信 図18-100 を変更	-
	18.7.2 LIN受信 図18-101 を変更	
	19.3.6 IICAロウ・レベル幅設定レジスタn 説明追加	第19章 シリアル・イン
	19. 5. 14 通信予約 計算式を変更	タフェースIICA
	19. 5. 14 通信予約 図19-27の注1を変更	-
	19.5.16 通信動作 図19-28 を変更	-
	19. 5. 16 通信動作 図19-29 (1/3)を変更	
	19. 5. 16 通信動作 図19-29 (2/3)を変更	-
	19.5.16 通信動作 図19-29の注 を変更	-
	19. 5. 16 通信動作 図19-30を変更	
	21.3.2 LCDモード・レジスタ1 備考を追加	第21章 LCD コントロ
	21.3.3 サブシステム・クロック供給モード制御レジスタ 備考を削除(21.3.2に移動)	ーラ/ドライバ -
	21.3.7 LCDポート・ファンクション・レジスタ 0-5 説明を変更	4
	21.3.7 LCDポート・ファンクション・レジスタ 0-5 注を変更	

(8/9)

版 数	内容		(8/9 <i>)</i> 適用箇所
	22 データ・トランスファ・コントローラ 説明を追加		データ・トラン
1.07.2.10	22.1 DTCの機能 表22-1を変更	-	・コントローラ
	22.3.2 コントロールデータの配置 図22-3を変更	(DTC)	
	22.3.2 コントロールデータの配置 表22-4を変更		
	22.3.3 ベクタテーブル 図22-4 を追加		
	22.4.2 ノーマルモード 説明を変更	=	
	22.4.2 ノーマルモード 図22-16 を変更	=	
	22. 5. 3 DTC保留命令 説明を追加		
	23.4.4 除算命令中の割り込み処理 節を追加	第23章	割り込み機能
	23.4.5 割り込み要求の保留 説明を追加(4箇所)		
	24.3.1 HALTモード 表24-1(1/2) を変更	第24章	スタンバイ機
	24.3.1 HALTモード 表24-1(2/2) を変更	能	
	24.3.3 SNOOZEモード 表24-3 を変更		
	25.1 リセット動作のタイミング 注意を削除	第25章	リセット機能
	25.3 リセット要因を確認するレジスタ 図25-5 タイトルを変更		
	26.3 パワーオン・リセット回路の動作 注3を変更	第26章	パワーオン・リ
		セット[回路
	27.1 電圧検出回路の機能 表を変更	第27章	電圧検出回路
	32.1.1 ユーザ・オプション・バイト 説明を変更	第32章	オプション・バ
	32.2 ユーザ・オプション・バイトのフォーマット 図32-3 を変更	イト	
	33.1 フラッシュ・メモリ・プログラマによるシリアル・プログラミング 表33-1 を変更	第33章	フラッシュ・メ
	33.1.1 プログラミング環境 図33-1 を変更	モリ	
	33.1.2 通信方式 図33-2 を変更		
	33.1.2 通信方式 表33-2 を変更		
	33.1.2 通信方式 注2 を追加		
	33.2.1 プログラミング環境 図33-3 を変更		
	33.2.1 プログラミング環境 注を追加		
	33.2.2 通信方式 図33-4 を変更		
	33.2.2 通信方式 注2を追加		
	33.2.2 通信方式 表33-3 を変更		
	33.2.2 通信方式 注2を追加		
	33.5 セルフ・プログラミング 備考1を変更		
	36.2 オペレーション一覧 注意を追加	第36章	命令セットの
		概要	
	37.3.1 端子特性 内蔵プルアップ抵抗 を変更 (2箇所)	第37章	電気的特性
	37.3.2 電源電流特性 電源電流 を変更 (2箇所)		
	37.3.2 電源電流特性 8ビット・インターバル・タイマ動作電流 単位を追加		
	37.6.2 24ビット⊿∑A/Dコンバータ特性 サンプリング周波数を変更		
	37.9 RAMデータ保持特性 タイトルを変更		
	37.9 RAMデータ保持特性 注を変更		
	37.9 RAMデータ保持特性 図を変更		
	37.10 フラッシュ・メモリ・プログラミング特性 表を変更		

(9/9)

版 数	内容	適用箇所
Rev.2.11	3線シリアルI/O、3線シリアルを簡易SPIに変更	全体
	CSIを簡易SPIに変更	
	IICAのウエイトをクロック・ストレッチに変更	
	1.1 特徴 注を追加	第1章 概説
	図1-1 RL78/I1Bの型名とメモリ・サイズ,パッケージを変更	
	表1-1 発注型名一覧を変更	
	4.4.5 入出力バッファによる異電位(1.8 V系, 2.5 V系, 3 V系)対応 (1) 注を 追加	第4章 ポート機能
	第18章 シリアル・アレイ・ユニット 注を 追加	第18章 シリアル・アレ
		イ・ユニット
	37.5 (7) タイトルを修正	第37章 電気的特性
	PLQP0080KB-Bパッケージ図を変更	第38章 外形図
	PLQP0080KJ-Aパッケージ図を追加	
	PLQP0100KB-Bパッケージ図を変更	
	PLQP0100KP-Aパッケージ図を追加	
Rev.2.20	図8-7 リアルタイム・クロック・コントロール・レジスタ1 (RTCC1) のフォーマット (3/3)	第8章 リアルタイム・ク
	を変更	ロック2
	図8-21 リアルタイム・クロック2の読み出し手順の注意を変更	
	図8-22 リアルタイム・クロック2の書き込み手順の注意1.を変更	
	37.3.2 電源電流特性の注1, 注4を変更	第37章 電気的特性
	37.3.2 電源電流特性の注7を注6に変更	
	37.3.2 電源電流特性の注8を注7に変更	
	37.3.2 電源電流特性の注6を削除	
	37.3.2 電源電流特性の注1, 注5を変更、注6を削除	

RL78/I1B ユーザーズマニュアル ハードウェア編

発行年月日 2013 年 7 月 31 日 Rev.1.00

2024年3月29日 Rev.2.30

発行 ルネサス エレクトロニクス株式会社

〒135-0061 東京都江東区豊洲 3-2-24 (豊洲フォレシア)

RL78/I1B

