

お客様各位

カタログ等資料中の旧社名の扱いについて

2010年4月1日を以ってNECエレクトロニクス株式会社及び株式会社ルネサステクノロジが合併し、両社の全ての事業が当社に承継されております。従いまして、本資料中には旧社名での表記が残っておりますが、当社の資料として有効ですので、ご理解の程宜しくお願ひ申し上げます。

ルネサスエレクトロニクス ホームページ (<http://www.renesas.com>)

2010年4月1日

ルネサスエレクトロニクス株式会社

【発行】ルネサスエレクトロニクス株式会社 (<http://www.renesas.com>)

【問い合わせ先】<http://japan.renesas.com/inquiry>

ご注意書き

1. 本資料に記載されている内容は本資料発行時点のものであり、予告なく変更することがあります。当社製品のご購入およびご使用にあたりましては、事前に当社営業窓口で最新の情報をご確認いただきますとともに、当社ホームページなどを通じて公開される情報に常にご注意ください。
2. 本資料に記載された当社製品および技術情報の使用に関連し発生した第三者の特許権、著作権その他の知的財産権の侵害等に関し、当社は、一切その責任を負いません。当社は、本資料に基づき当社または第三者の特許権、著作権その他の知的財産権を何ら許諾するものではありません。
3. 当社製品を改造、改変、複製等しないでください。
4. 本資料に記載された回路、ソフトウェアおよびこれらに関連する情報は、半導体製品の動作例、応用例を説明するものです。お客様の機器の設計において、回路、ソフトウェアおよびこれらに関連する情報を使用する場合には、お客様の責任において行ってください。これらの使用に起因しお客様または第三者に生じた損害に関し、当社は、一切その責任を負いません。
5. 輸出に際しては、「外国為替及び外国貿易法」その他輸出関連法令を遵守し、かかる法令の定めるところにより必要な手続を行ってください。本資料に記載されている当社製品および技術を大量破壊兵器の開発等の目的、軍事利用の目的その他軍事用途の目的で使用しないでください。また、当社製品および技術を国内外の法令および規則により製造・使用・販売を禁止されている機器に使用することができません。
6. 本資料に記載されている情報は、正確を期すため慎重に作成したものですが、誤りがないことを保証するものではありません。万一、本資料に記載されている情報の誤りに起因する損害がお客様に生じた場合においても、当社は、一切その責任を負いません。
7. 当社は、当社製品の品質水準を「標準水準」、「高品質水準」および「特定水準」に分類しております。また、各品質水準は、以下に示す用途に製品が使われることを意図しておりますので、当社製品の品質水準をご確認ください。お客様は、当社の文書による事前の承諾を得ることなく、「特定水準」に分類された用途に当社製品を使用することができません。また、お客様は、当社の文書による事前の承諾を得ることなく、意図されていない用途に当社製品を使用することができません。当社の文書による事前の承諾を得ることなく、「特定水準」に分類された用途または意図されていない用途に当社製品を使用したことによりお客様または第三者に生じた損害等に関し、当社は、一切その責任を負いません。なお、当社製品のデータ・シート、データ・ブック等の資料で特に品質水準の表示がない場合は、標準水準製品であることを表します。

標準水準： コンピュータ、OA機器、通信機器、計測機器、AV機器、家電、工作機械、パソコン機器、産業用ロボット

高品質水準： 輸送機器（自動車、電車、船舶等）、交通用信号機器、防災・防犯装置、各種安全装置、生命維持を目的として設計されていない医療機器（厚生労働省定義の管理医療機器に相当）

特定水準： 航空機器、航空宇宙機器、海底中継機器、原子力制御システム、生命維持のための医療機器（生命維持装置、人体に埋め込み使用するもの、治療行為（患部切り出し等）を行うもの、その他直接人命に影響を与えるもの）（厚生労働省定義の高度管理医療機器に相当）またはシステム等

8. 本資料に記載された当社製品のご使用につき、特に、最大定格、動作電源電圧範囲、放熱特性、実装条件その他諸条件につきましては、当社保証範囲内でご使用ください。当社保証範囲を超えて当社製品をご使用された場合の故障および事故につきましては、当社は、一切その責任を負いません。
9. 当社は、当社製品の品質および信頼性の向上に努めておりますが、半導体製品はある確率で故障が発生したり、使用条件によっては誤動作したりする場合があります。また、当社製品は耐放射線設計については行っておりません。当社製品の故障または誤動作が生じた場合も、人身事故、火災事故、社会的損害などを生じさせないようお客様の責任において冗長設計、延焼対策設計、誤動作防止設計等の安全設計およびエージング処理等、機器またはシステムとしての出荷保証をお願いいたします。特に、マイコンソフトウェアは、単独での検証は困難なため、お客様が製造された最終の機器・システムとしての安全検証をお願いいたします。
10. 当社製品の環境適合性等、詳細につきましては製品個別に必ず当社営業窓口までお問合せください。ご使用に際しては、特定の物質の含有・使用を規制する RoHS 指令等、適用される環境関連法令を十分調査のうえ、かかる法令に適合するようご使用ください。お客様がかかる法令を遵守しないことにより生じた損害に関し、当社は、一切その責任を負いません。
11. 本資料の全部または一部を当社の文書による事前の承諾を得ることなく転載または複製することを固くお断りいたします。
12. 本資料に関する詳細についてのお問い合わせその他お気付きの点等がございましたら当社営業窓口までご照会ください。

注 1. 本資料において使用されている「当社」とは、ルネサスエレクトロニクス株式会社およびルネサスエレクトロニクス株式会社がその総株主の議決権の過半数を直接または間接に保有する会社をいいます。

注 2. 本資料において使用されている「当社製品」とは、注 1 において定義された当社の開発、製造製品をいいます。

改訂一覧は表紙をクリックして直接ご覧になれます。
改訂一覧は改訂箇所をまとめたものであり、詳細については、
必ず本文の内容をご確認ください。

H8/3024グループ、H8/3024F-ZTATTM、H8/3026F-ZTATTM

ハードウェアマニュアル

ルネサスシングルチップマイクロコンピュータ
H8ファミリ／H8/300Hシリーズ

安全設計に関するお願い

- 弊社は品質、信頼性の向上に努めていますが、半導体製品は故障が発生したり、誤動作する場合があります。弊社の半導体製品の故障又は誤動作によって結果として、人身事故、火災事故、社会的損害などを生じさせないような安全性を考慮した冗長設計、延焼対策設計、誤動作防止設計などの安全設計に十分ご留意ください。

本資料ご利用に際しての留意事項

- 本資料は、お客様が用途に応じた適切なルネサス テクノロジ製品をご購入いただくための参考資料であり、本資料中に記載の技術情報についてルネサス テクノロジが所有する知的財産権その他の権利の実施、使用を許諾するものではありません。
- 本資料に記載の製品データ、図、表、プログラム、アルゴリズムその他応用回路例の使用に起因する損害、第三者所有の権利に対する侵害に関し、ルネサス テクノロジは責任を負いません。
- 本資料に記載の製品データ、図、表、プログラム、アルゴリズムその他全ての情報は本資料発行時点のものであり、ルネサス テクノロジは、予告なしに、本資料に記載した製品または仕様を変更することがあります。ルネサス テクノロジ半導体製品のご購入に当たりましては、事前にルネサス テクノロジ、ルネサス販売または特約店へ最新の情報をご確認頂きますとともに、ルネサス テクノロジホームページ (<http://www.renesas.com>) などを通じて公開される情報に常にご注意ください。
- 本資料に記載した情報は、正確を期すため、慎重に制作したものですが万一本資料の記述誤りに起因する損害がお客様に生じた場合には、ルネサス テクノロジはその責任を負いません。
- 本資料に記載の製品データ、図、表に示す技術的な内容、プログラム及びアルゴリズムを流用する場合は、技術内容、プログラム、アルゴリズム単位で評価するだけでなく、システム全体で十分に評価し、お客様の責任において適用可否を判断してください。ルネサス テクノロジは、適用可否に対する責任は負いません。
- 本資料に記載された製品は、人命にかかわるような状況の下で使用される機器あるいはシステムに用いられる目的として設計、製造されたものではありません。本資料に記載の製品を運輸、移動体用、医療用、航空宇宙用、原子力制御用、海底中継用機器あるいはシステムなど、特殊用途へのご利用をご検討の際には、ルネサス テクノロジ、ルネサス販売または特約店へご照会ください。
- 本資料の転載、複製については、文書によるルネサス テクノロジの事前の承諾が必要です。
- 本資料に関し詳細についてのお問い合わせ、その他お気付きの点がございましたらルネサス テクノロジ、ルネサス販売または特約店までご照会ください。

製品に関する一般的注意事項

1. NC 端子の処理

【注意】NC端子には、何も接続しないようにしてください。

NC(Non-Connection)端子は、内部回路に接続しない場合の他、テスト用端子やノイズ軽減などの目的で使用します。このため、NC端子には、何も接続しないようにしてください。

2. 未使用入力端子の処理

【注意】未使用の入力端子は、ハイまたはローレベルに固定してください。

CMOS製品の入力端子は、一般にハイインピーダンス入力となっています。未使用端子を開放状態で動作させると、周辺ノイズの誘導により中間レベルが発生し、内部で貫通電流が流れ誤動作を起こす恐れがあります。

未使用の入力端子は、入力をプルアップかプルダウンによって、ハイまたはローレベルに固定してください。

3. 初期化前の処置

【注意】電源投入時は、製品の状態は不定です。

すべての電源に電圧が印加され、リセット端子にローレベルが入力されるまでの間、内部回路は不確定であり、レジスタの設定や各端子の出力状態は不定となります。この不定状態によってシステムが誤動作を起こさないようにシステム設計を行ってください。

リセット機能を持つ製品は、電源投入後は、まずリセット動作を実行してください。

4. 未定義・リザーブアドレスのアクセス禁止

【注意】未定義・リザーブアドレスのアクセスを禁止します。

未定義・リザーブアドレスは、将来の機能拡張用の他、テスト用レジスタなどが割り付けられています。

これらのレジスタをアクセスしたときの動作および継続する動作については、保証できませんので、アクセスしないようにしてください。

はじめに

本 LSI は、内部 32 ビット構成の H8/300H CPU を核に、システム構成に必要な周辺機能を集積した高性能シングルチップマイクロコンピュータです。

本 LSI は、ROM、RAM、16 ビットタイマ、8 ビットタイマ、プログラマブルタイミングパターンコントローラ (TPC)、ウォッチドッグタイマ (WDT)、シリアルコミュニケーションインターフェース (SCI)、D/A 変換機、A/D 変換機、I/O ポートなどの周辺機能を内蔵しており、高度な制御システムの組み込み用マイコンとして活用できます。内蔵 ROM はフラッシュメモリ (F-ZTATTM*)、マスク ROM があり、仕様流動性の高い応用機器、量産初期から本格量産の各状況に応じた迅速かつ柔軟な対応が可能です。

【注】* F-ZTATTM は(株)ルネサス テクノロジの商標です。

対象者 このマニュアルは、H8/3024 グループを用いた応用システムを設計するユーザーを対象としています。このマニュアルを使用される読者には、電気回路、理論回路、およびマイクロコンピュータに関する基本的な知識を必要とします。

目的 このマニュアルは H8/3024 グループのハードウェア機能と電気的特性をユーザーに理解していただくことを目的にしています
なお、実行命令の詳細については、「H8/300H シリーズ プログラミングマニュアル」に記載しておりますので、合わせてご覧ください。

読み方

- 機能全体を理解しようとするとき
目的にしたがって読んでください。
本書は、大きく分類すると、CPU、システム制御機能、周辺機能、電気的特性の順に構成されています。
- CPU 機能の詳細を理解したいとき
別冊の「H8/300H シリーズ プログラミングマニュアル」を参照してください。
- レジスタ名がわからっていて、詳細機能を知りたいとき
「付録B. 内部I/Oレジスタ」にアドレス、ビット内容、初期化についてまとめています。

凡例 ビット表記順：左側が上位ビット、右側が下位ビット

関連資料一覧 ウェブ・サイトに最新資料を掲載しています。ご入手の資料が最新版であるかを確認してください。(http://japan.renesas.com/homepage.jsp)

- H8/3024 グループに関するユーザーズマニュアル

資料名	資料番号
H8/3024 グループ、H8/3024F-ZTAT™、H8/3026F-ZTAT™ ハードウェアマニュアル	本マニュアル
H8/300H シリーズ プログラミングマニュアル	RJJ09B0141

- 開発ツール関連ユーザーズマニュアル

資料名	資料番号
C/C++コンパイラ、アセンブラ、最適化リンクエディタユーザーズマニュアル	RJJ10B0166
Windows 版シミュレータ・デバッガユーザーズマニュアル	ADJ-702-163
UNIX 版シミュレータ・デバッガユーザーズマニュアル	ADJ-702-109
デバッグインタフェースユーザーズマニュアル	ADJ-702-231
High-performance Embedded Workshop ユーザーズマニュアル	RJJ10B0029
H8S、H8/300 シリーズ High-performance Embedded Workshop、High-performance Debugging Interface ユーザーズマニュアル	ADJ-702-307

- アプリケーションノート

資料名	資料番号
H8/300H シリーズ CPU 編	ADJ-502-036
H8/300H シリーズ内蔵 I/O 編	ADJ-502-040
マイコンテクニカル Q & A H8/300H シリーズ	ADJ-502-043
H8S、H8/300 シリーズ C/C++コンパイラ編	ADJ-502-051
F-ZTAT マイコンテクニカル Q & A	ADJ-502-055

H8/3024 グループの製品仕様比較

H8/3024 グループには、H8/3024F-ZTAT、H8/3026F-ZTAT、および H8/3024 マスク ROM 品、H8/3026 マスク ROM 品の 4 種類があります。

各製品仕様の比較を、以下に示します。

	H8/3024F-ZTAT	H8/3026F-ZTAT	H8/3024 マスク ROM 品	H8/3026 マスク ROM 品
製品仕様	単一電源フラッシュ メモリ搭載	単一電源フラッシュ メモリ搭載	マスク ROM 品	マスク ROM 品
製品型名	HD64F3024	HD64F3026	HD6433024	HD6433026
ピン配置	第 1 章 図 1.2 ~ 1.3 ピン配置図参照			
RAM 容量	4k バイト	8k バイト	4k バイト	8k バイト
ROM 容量	128k バイト	256k バイト	128k バイト	256k バイト
アドレス出力 機能	アドレス更新モード 1/2 を選択可能 第 6 章 「6.3.5 アドレス出力方式」参照			
フラッシュ メモリ	第 18 章 「ROM」を 参照	第 17 章 「ROM」を 参照	第 18 章 「ROM」を 参照	第 17 章 「ROM」を 参照
電気的特性 (動作周波数)	第 21 章 「電気的特性」を参照 2M ~ 25MHz			
レジスター覧	付録 B 「表 B.1 H8/3024 グループの内部 I/O レジスタ仕様比較」を参照 ・ H8/3026 F-ZTAT と H8/3026 マスク品：付録 B.1 を参照 ・ H8/3024 F-ZTAT と H8/3024 マスク品：付録 B.2 を参照			
使用上の注意 事項	第 1 章 「1.4 水晶発振子を接続する際の注意点」参照			

本版で改訂された箇所

修正項目	ページ	修正内容（詳細はマニュアル参照）																					
		社名変更 日立製作所 ルネサス テクノロジ																					
7.12.2 レジスタ構成 (2) ポートB データレジスタ (PBDR) 表 7.23 ポートB(モード1～5)の端子機能	7-49、 7-50	記述を修正 PB ₃ /TP ₁₁ /TMIO ₃ /CS ₄ 8TCSR3 の OIS3～2、OS1～0 ピット、■ CSCR の CS4E ピット、 NDERB の NDER11 ピットと PB ₃ DDR ピットの組み合わせにより、 次のように切り替わります。 PB ₁ /TP ₉ /TMIO ₁ /CS ₆ 8TCSR1 の OIS3～2、OS1～0 ピット、■ CSCR の CS6E ピット、 NDERB の NDER9 ピットと PB ₁ DDR ピットの組み合わせにより、 次のように切り替わります。																					
表 7.24 ポートB(モード6、7)の端子機能	7-51、 7-52	PB ₃ /TP ₁₁ /TMIO ₃ 8TCSR3 の OIS3～2、OS1～0 ピット、■ NDERB の NDER11 ピット と PB ₃ DDR ピットの組み合わせにより、次のように切り替わります。 PB ₁ /TP ₉ /TMIO ₁ 8TCSR1 の OIS3～2、OS1～0 ピット、■ NDERB の NDER9 ピット と PB ₁ DDR ピットの組み合わせにより、次のように切り替わります。																					
18.5.1 ブートモード	18-18	記述を修正 本 LSI では、SCI で受信した書き込み制御プログラムを内蔵 RAM の 書き込み制御プログラムエリアに書き込みます。転送終了後、書き 込み制御プログラムエリアの先頭アドレス (H'FFF520) に分岐し、 書き込み制御プログラム実行状態となります（フラッシュメモリの 書き込み／消去が可能となります）。																					
21.1.6 フラッシュメモリ特性 表 21.19 フラッシュメモリ特性	21-19、 21-20	表の修正および注を追加 <table border="1"> <thead> <tr> <th>項目</th> <th>記号</th> <th>min.</th> <th>typ.</th> <th>max.</th> <th>単位</th> <th>特記</th> </tr> </thead> <tbody> <tr> <td>書き換え回数</td> <td>N_{wrc}</td> <td>100^{*6}</td> <td>10,000^{*7}</td> <td>-</td> <td>回</td> <td></td> </tr> <tr> <td>データ保持時間</td> <td>t_{dpd}</td> <td>10^{*8}</td> <td>-</td> <td>-</td> <td>年</td> <td></td> </tr> </tbody> </table> <p>*6 書き換え後のすべての特性を保証する min 回数です。（保証は 1～min 値の範囲です）</p> <p>*7 25 のときの参考値。（通常この値まで書き換えは機能するという目安です）</p> <p>*8 書き換えが min 値を含む仕様範囲内で行われたときのデータ保持特性です。</p>	項目	記号	min.	typ.	max.	単位	特記	書き換え回数	N _{wrc}	100 ^{*6}	10,000 ^{*7}	-	回		データ保持時間	t _{dpd}	10 ^{*8}	-	-	年	
項目	記号	min.	typ.	max.	単位	特記																	
書き換え回数	N _{wrc}	100 ^{*6}	10,000 ^{*7}	-	回																		
データ保持時間	t _{dpd}	10 ^{*8}	-	-	年																		

目次

第1章 概要

1.1	概要	1-1
1.2	内部ブロック図	1-5
1.3	端子説明	1-6
1.3.1	ピン配置図	1-6
1.3.2	端子機能	1-9
1.3.3	モード別ピン配置一覧	1-14
1.4	水晶発振子を接続する際の注意点	1-16

第2章 CPU

2.1	概要	2-1
2.1.1	特長	2-1
2.1.2	H8/300CPUとの相違点	2-2
2.2	CPU動作モード	2-3
2.3	アドレス空間	2-3
2.4	レジスタ構成	2-4
2.4.1	概要	2-4
2.4.2	汎用レジスタ	2-5
2.4.3	コントロールレジスタ	2-6
2.4.4	CPU内部レジスタの初期値	2-7
2.5	データ構成	2-8
2.5.1	汎用レジスタのデータ構成	2-8
2.5.2	メモリ上でのデータ構成	2-10
2.6	命令セット	2-11
2.6.1	命令セットの概要	2-11
2.6.2	命令とアドレッシングモードの組み合わせ	2-12
2.6.3	命令の機能別一覧	2-13
2.6.4	命令の基本フォーマット	2-21
2.6.5	ビット操作命令使用上の注意	2-22
2.7	アドレッシングモードと実効アドレスの計算方法	2-23
2.7.1	アドレッシングモード	2-23
2.7.2	実効アドレスの計算方法	2-25
2.8	処理状態	2-29
2.8.1	概要	2-29
2.8.2	プログラム実行状態	2-30
2.8.3	例外処理状態	2-30
2.8.4	例外処理の動作	2-32
2.8.5	バス権解放状態	2-33

2.8.6	リセット状態	2-33
2.8.7	低消費電力状態	2-33
2.9	基本動作タイミング	2-34
2.9.1	概要	2-34
2.9.2	内蔵メモリアクセスタイミング	2-34
2.9.3	内蔵周辺モジュールアクセスタイミング	2-35
2.9.4	外部アドレス空間アクセスタイミング	2-36
第3章 MCU 動作モード		
3.1	概要	3-1
3.1.1	動作モードの種類の選択	3-1
3.1.2	レジスタ構成	3-2
3.2	モードコントロールレジスタ (MDCR)	3-3
3.3	システムコントロールレジスタ (SYSCR)	3-4
3.4	各動作モードの説明	3-7
3.4.1	モード 1	3-7
3.4.2	モード 2	3-7
3.4.3	モード 3	3-7
3.4.4	モード 4	3-7
3.4.5	モード 5	3-7
3.4.6	モード 6	3-8
3.4.7	モード 7	3-8
3.5	各動作モードにおける端子機能	3-8
3.6	各動作モードのメモリマップ	3-9
3.6.1	H8/3024 グループのメモリマップの比較	3-9
3.6.2	リザーブ領域について	3-9
第4章 例外処理		
4.1	概要	4-1
4.1.1	例外処理の種類と優先度	4-1
4.1.2	例外処理の動作	4-1
4.1.3	例外処理要因とベクタテーブル	4-2
4.2	リセット	4-3
4.2.1	概要	4-3
4.2.2	リセットシーケンス	4-3
4.2.3	リセット直後の割り込み	4-5
4.3	割り込み	4-6
4.4	トラップ命令	4-6
4.5	例外処理後のスタックの状態	4-7
4.6	スタック使用上の注意	4-8
第5章 割り込みコントローラ		
5.1	概要	5-1
5.1.1	特長	5-1
5.1.2	ブロック図	5-2

5.1.3	端子構成	5-3
5.1.4	レジスタ構成	5-3
5.2	各レジスタの説明	5-4
5.2.1	システムコントロールレジスタ (SYSCR)	5-4
5.2.2	インターラプトプライオリティレジスタ A、B (IPRA、IPRB)	5-5
5.2.3	IRQ ステータスレジスタ (ISR)	5-11
5.2.4	IRQ イネーブルレジスタ (IER)	5-12
5.2.5	IRQ センスコントロールレジスタ (ISCR)	5-13
5.3	割り込み要因	5-14
5.3.1	外部割り込み	5-14
5.3.2	内部割り込み	5-15
5.3.3	割り込み例外処理ベクターテーブル	5-15
5.4	割り込み動作	5-18
5.4.1	割り込み動作の流れ	5-18
5.4.2	割り込み例外処理シーケンス	5-23
5.4.3	割り込み応答時間	5-25
5.5	使用上の注意	5-26
5.5.1	割り込みの発生とディスエーブルとの競合	5-26
5.5.2	割り込みの受け付けを禁止している命令	5-27
5.5.3	EPMOV 命令実行中の割り込み	5-27

第 6 章 バスコントローラ

6.1	概要	6-1
6.1.1	特長	6-1
6.1.2	ブロック図	6-2
6.1.3	端子構成	6-3
6.1.4	レジスタ構成	6-3
6.2	各レジスタの説明	6-4
6.2.1	バス幅コントロールレジスタ (ABWCR)	6-4
6.2.2	アクセスステートコントロールレジスタ (ASTCR)	6-5
6.2.3	ウェイトコントロールレジスタ H、L (WCRH、WCRL)	6-6
6.2.4	バスリリースコントロールレジスタ (BRCR)	6-9
6.2.5	バスコントロールレジスタ (BCR)	6-11
6.2.6	チップセレクトコントロールレジスタ (CSCR)	6-13
6.2.7	アドレスコントロールレジスタ (ADRCR)	6-14
6.3	動作説明	6-15
6.3.1	エリア分割	6-15
6.3.2	バス仕様	6-18
6.3.3	メモリインタフェース	6-19
6.3.4	チップセレクト信号	6-19
6.3.5	アドレス出力方式	6-20
6.4	基本バスインタフェース	6-21
6.4.1	概要	6-21
6.4.2	データサイズとデータアライメント	6-21
6.4.3	有効ストローブ	6-23
6.4.4	各エリアの説明	6-24

6.4.5	基本バス制御信号タイミング	6-25
6.4.6	ウェイト制御	6-33
6.5	アイドルサイクル	6-35
6.5.1	動作説明	6-35
6.5.2	アイドルサイクルでの端子状態	6-37
6.6	バスアービタ	6-38
6.6.1	動作説明	6-38
6.7	レジスタと端子入力のタイミング	6-40
6.7.1	レジスタライトタイミング	6-40
6.7.2	<u>BREQ</u> 端子の入力タイミング	6-41

第7章 I/O ポート

7.1	概要	7-1
7.2	ポート 1	7-4
7.2.1	概要	7-4
7.2.2	レジスタ構成	7-4
7.3	ポート 2	7-7
7.3.1	概要	7-7
7.3.2	レジスタ構成	7-8
7.4	ポート 3	7-10
7.4.1	概要	7-10
7.4.2	レジスタ構成	7-11
7.5	ポート 4	7-13
7.5.1	概要	7-13
7.5.2	レジスタ構成	7-14
7.6	ポート 5	7-17
7.6.1	概要	7-17
7.6.2	レジスタ構成	7-17
7.7	ポート 6	7-21
7.7.1	概要	7-21
7.7.2	レジスタ構成	7-21
7.8	ポート 7	7-25
7.8.1	概要	7-25
7.8.2	レジスタ構成	7-25
7.9	ポート 8	7-26
7.9.1	概要	7-26
7.9.2	レジスタ構成	7-27
7.10	ポート 9	7-31
7.10.1	概要	7-31
7.10.2	レジスタ構成	7-31
7.11	ポート A	7-34
7.11.1	概要	7-34
7.11.2	レジスタ構成	7-36

7.12	ポート B	7-45
7.12.1	概要	7-45
7.12.2	レジスタ構成	7-47
第8章 16ビットタイマ		
8.1	概要	8-1
8.1.1	特長	8-1
8.1.2	ブロック図	8-3
8.1.3	端子構成	8-6
8.1.4	レジスタ構成	8-7
8.2	各レジスタの説明	8-8
8.2.1	タイマスタートレジスタ (TSTR)	8-8
8.2.2	タイマシンクロレジスタ (TSNC)	8-9
8.2.3	タイマモードレジスタ (TMDR)	8-11
8.2.4	タイマインタラプトステータスレジスタ A (TISRA)	8-14
8.2.5	タイマインタラプトステータスレジスタ B (TISRB)	8-17
8.2.6	タイマインタラプトステータスレジスタ C (TISRC)	8-20
8.2.7	タイマカウンタ (16TCNT)	8-23
8.2.8	ジェネラルレジスタ A、B (GRA、GRB)	8-24
8.2.9	タイマコントロールレジスタ (16TCR)	8-25
8.2.10	タイマ I/O コントロールレジスタ (TIOR)	8-28
8.2.11	タイマアウトプットレベルセットレジスタ (TOLR)	8-30
8.3	CPU とのインタフェース	8-32
8.3.1	16ビットアクセス可能なレジスタ	8-32
8.3.2	8ビットアクセスのレジスタ	8-34
8.4	動作説明	8-35
8.4.1	概要	8-35
8.4.2	基本機能	8-36
8.4.3	同期動作	8-46
8.4.4	PWM モード	8-48
8.4.5	位相計数モード	8-52
8.4.6	16ビットタイマ出力初期値の設定	8-54
8.5	割り込み	8-55
8.5.1	ステータスフラグのセットタイミング	8-55
8.5.2	ステータスフラグのクリアタイミング	8-57
8.5.3	割り込み要因	8-58
8.6	使用上の注意	8-59
第9章 8ビットタイマ		
9.1	概要	9-1
9.1.1	特長	9-1
9.1.2	ブロック図	9-2
9.1.3	端子構成	9-3
9.1.4	レジスタ構成	9-4
9.2	各レジスタの説明	9-5
9.2.1	タイマカウンタ (8TCNT)	9-5

9.2.2	タイムコンスタントレジスタ A (TCORA)	9-6
9.2.3	タイムコンスタントレジスタ B (TCORB)	9-7
9.2.4	タイマコントロールレジスタ (8TCR)	9-7
9.2.5	タイマコントロール / ステータスレジスタ (8TCSR)	9-10
9.3	CPU とのインターフェース	9-15
9.3.1	8 ビットレジスタ	9-15
9.4	動作説明	9-17
9.4.1	8TCNT のカウントタイミング	9-17
9.4.2	コンペアマッチタイミング	9-18
9.4.3	インプットキャプチャ信号タイミング	9-19
9.4.4	ステータスフラグのセットタイミング	9-20
9.4.5	カスケード接続時の動作	9-21
9.4.6	インプットキャプチャの設定	9-23
9.5	割り込み	9-25
9.5.1	割り込み要因	9-25
9.5.2	A/D 変換の起動	9-25
9.6	8 ビットタイマの使用例	9-26
9.7	使用上の注意	9-27
9.7.1	8TCNT のライトとクリアの競合	9-27
9.7.2	8TCNT のライトとカウントアップの競合	9-28
9.7.3	TCOR のライトとコンペアマッチの競合	9-29
9.7.4	TCOR のリードとインプットキャプチャの競合	9-30
9.7.5	インプットキャプチャによるカウンタクリアとカウントアップの競合	9-31
9.7.6	TCOR のライトとインプットキャプチャの競合	9-32
9.7.7	16 ビットカウントモード (カスケード接続時) の 8TCNT のバイトライトと カウントアップの競合	9-33
9.7.8	コンペアマッチ A、B の競合	9-33
9.7.9	内部クロックの切り替えと 8TCNT の動作	9-34
第 10 章 プログラマブルタイミングパターンコントローラ (TPC)		
10.1	概要	10-1
10.1.1	特長	10-1
10.1.2	ブロック図	10-2
10.1.3	端子構成	10-3
10.1.4	レジスタ構成	10-4
10.2	各レジスタの説明	10-5
10.2.1	ポート A データディレクションレジスタ (PADDR)	10-5
10.2.2	ポート A データレジスタ (PADR)	10-5
10.2.3	ポート B データディレクションレジスタ (PBDDR)	10-6
10.2.4	ポート B データレジスタ (PBDR)	10-6
10.2.5	ネクストデータレジスタ A (NDRA)	10-7
10.2.6	ネクストデータレジスタ B (NDRB)	10-9
10.2.7	ネクストデータイネーブルレジスタ A (NDERA)	10-11
10.2.8	ネクストデータイネーブルレジスタ B (NDERB)	10-12
10.2.9	TPC 出力コントロールレジスタ (TPCR)	10-13
10.2.10	TPC 出力モードレジスタ (TPMR)	10-16

10.3	動作説明	10-18
10.3.1	概要	10-18
10.3.2	出力タイミング	10-19
10.3.3	TPC 出力通常動作	10-20
10.3.4	TPC 出力ノンオーバラップ動作	10-22
10.3.5	インプットキャプチャによる TPC 出力	10-24
10.4	使用上の注意	10-25
10.4.1	TPC 出力端子の動作	10-25
10.4.2	ノンオーバラップ動作時の注意	10-25
第 11 章 ウォッチドッグタイマ		
11.1	概要	11-1
11.1.1	特長	11-1
11.1.2	ブロック図	11-2
11.1.3	端子構成	11-2
11.1.4	レジスタ構成	11-2
11.2	各レジスタの説明	11-3
11.2.1	タイマカウンタ (TCNT)	11-3
11.2.2	タイマコントロール / ステータスレジスタ (TCSR)	11-4
11.2.3	リセットコントロール / ステータスレジスタ (RSTCSR)	11-7
11.2.4	レジスタ書き換え時の注意	11-9
11.3	動作説明	11-11
11.3.1	ウォッチドッグタイマ時の動作	11-11
11.3.2	インターバルタイマ時の動作	11-12
11.3.3	オーバフローフラグ (OVF) セットタイミング	11-12
11.3.4	ウォッチドッグタイマリセット (WRST) のセットタイミング	11-13
11.4	割り込み	11-14
11.5	使用上の注意	11-14
第 12 章 シリアルコミュニケーションインターフェース (SCI)		
12.1	概要	12-1
12.1.1	特長	12-1
12.1.2	ブロック図	12-3
12.1.3	端子構成	12-4
12.1.4	レジスタ構成	12-4
12.2	各レジスタの説明	12-5
12.2.1	レシーブシフトレジスタ (RSR)	12-5
12.2.2	レシーブデータレジスタ (RDR)	12-5
12.2.3	トランスマットシフトレジスタ (TSR)	12-6
12.2.4	トランスマットデータレジスタ (TDR)	12-6
12.2.5	シリアルモードレジスタ (SMR)	12-7
12.2.6	シリアルコントロールレジスタ (SCR)	12-11
12.2.7	シリアルステータスレジスタ (SSR)	12-16
12.2.8	ビットレートレジスタ (BRR)	12-21
12.3	動作説明	12-30
12.3.1	概要	12-30

12.3.2	調歩同期式モード時の動作	12-32
12.3.3	マルチプロセッサ通信機能	12-41
12.3.4	クロック同期式モード時の動作	12-48
12.4	SCI 割り込み	12-55
12.5	使用上の注意	12-56
12.5.1	SCI を使用する際の注意	12-56
第 13 章 スマートカードインタフェース		
13.1	概要	13-1
13.1.1	特長	13-1
13.1.2	ブロック図	13-2
13.1.3	端子構成	13-2
13.1.4	レジスタ構成	13-3
13.2	各レジスタの説明	13-4
13.2.1	スマートカードモードレジスタ (SCMR)	13-4
13.2.2	シリアルステータスレジスタ (SSR)	13-6
13.2.3	シリアルモードレジスタ (SMR)	13-7
13.2.4	シリアルコントロールレジスタ (SCR)	13-8
13.3	動作説明	13-9
13.3.1	概要	13-9
13.3.2	端子接続	13-9
13.3.3	データフォーマット	13-10
13.3.4	レジスタの設定	13-11
13.3.5	クロック	13-13
13.3.6	データの送信 / 受信動作	13-15
13.4	使用上の注意	13-23
第 14 章 A/D 変換器		
14.1	概要	14-1
14.1.1	特長	14-1
14.1.2	ブロック図	14-2
14.1.3	端子構成	14-3
14.1.4	レジスタ構成	14-3
14.2	各レジスタの説明	14-4
14.2.1	A/D データレジスタ A~D (ADDRA~D)	14-4
14.2.2	A/D コントロール / ステータスレジスタ (ADCSR)	14-5
14.2.3	A/D コントロールレジスタ (ADCR)	14-8
14.3	CPU とのインターフェース	14-9
14.4	動作説明	14-10
14.4.1	単一モード (SCAN = 0)	14-10
14.4.2	スキャンモード (SCAN = 1)	14-12
14.4.3	入力サンプリングと A/D 変換時間	14-14
14.4.4	外部トリガ入力タイミング	14-15

14.5	割り込み	14-16
14.6	使用上の注意	14-16
第 15 章 D/A 変換器		
15.1	概要	15-1
15.1.1	特長	15-1
15.1.2	ブロック図	15-2
15.1.3	端子構成	15-3
15.1.4	レジスタ構成	15-3
15.2	各レジスタの説明	15-4
15.2.1	D/A データレジスタ 0、1 (DADR0、1)	15-4
15.2.2	D/A コントロールレジスタ (DACR)	15-5
15.2.3	D/A スタンバイコントロールレジスタ (DASTCR)	15-7
15.3	動作説明	15-8
15.4	D/A 出力制御	15-9
第 16 章 RAM		
16.1	概要	16-1
16.1.1	ブロック図	16-2
16.1.2	レジスタ構成	16-2
16.2	システムコントロールレジスタ (SYSCR)	16-3
16.3	動作説明	16-4
第 17 章 ROM (H8/3026F-ZTAT、マスク ROM 内蔵品)		
17.1	概要	17-1
17.2	特長	17-2
17.2.1	ブロック図	17-3
17.2.2	端子構成	17-4
17.2.3	レジスタ構成	17-4
17.3	フラッシュメモリのレジスタの説明	17-5
17.3.1	フラッシュメモリコントロールレジスタ 1 (FLMCR1)	17-5
17.3.2	フラッシュメモリコントロールレジスタ 2 (FLMCR2)	17-8
17.3.3	消去プロック指定レジスタ 1 (EBR1)	17-9
17.3.4	消去プロック指定レジスタ 2 (EBR2)	17-9
17.3.5	RAM コントロールレジスタ (RAMCR)	17-10
17.4	動作の概要	17-12
17.4.1	モード遷移図	17-12
17.4.2	オンボードプログラミングモード	17-13
17.4.3	RAM によるフラッシュメモリのエミュレーション	17-15
17.4.4	ブロック分割法	17-17
17.5	オンボードプログラミングモード	17-18
17.5.1	ブートモード	17-19
17.5.2	ユーザプログラムモード	17-24
17.6	フラッシュメモリの書き込み / 消去	17-26
17.6.1	プログラムモード	17-27
17.6.2	プログラムベリファイモード	17-27

17.6.3	イレースモード	17-31
17.6.4	イレースベリファイモード	17-31
17.7	プロテクト	17-33
17.7.1	ハードウェアプロテクト	17-33
17.7.2	ソフトウェアプロテクト	17-34
17.7.3	エラープロテクト	17-35
17.8	RAM によるフラッシュメモリのエミュレーション	17-37
17.9	NMI 入力の禁止条件	17-40
17.10	フラッシュメモリの PROM モード	17-41
17.10.1	ソケットアダプタとメモリマップ	17-41
17.10.2	PROM モード使用時の注意事項	17-42
17.11	フラッシュメモリの書き込み / 消去時の注意	17-43
17.12	マスク ROM (H8/3026 マスク ROM 品) の概要	17-48
17.12.1	ブロック図	17-48
17.13	マスク ROM 品発注時の注意	17-49
17.14	F-ZTAT マイコンのマスク ROM 化時の注意事項	17-50
第 18 章 ROM (H8/3024F-ZTAT、マスク ROM 内蔵品)		
18.1	概要	18-1
18.2	特長	18-2
18.2.1	ブロック図	18-3
18.2.2	端子構成	18-4
18.2.3	レジスタ構成	18-4
18.3	フラッシュメモリのレジスタの説明	18-5
18.3.1	フラッシュメモリコントロールレジスタ 1 (FLMCR1)	18-5
18.3.2	フラッシュメモリコントロールレジスタ 2 (FLMCR2)	18-8
18.3.3	消去ブロック指定レジスタ (EBR)	18-9
18.3.4	RAM コントロールレジスタ (RAMCR)	18-10
18.4	動作の概要	18-12
18.4.1	モード遷移図	18-12
18.4.2	オンボードプログラミングモード	18-13
18.4.3	RAM によるフラッシュメモリのエミュレーション	18-15
18.4.4	ブロック分割法	18-16
18.5	オンボードプログラミングモード	18-17
18.5.1	ブートモード	18-18
18.5.2	ユーザプログラムモード	18-23
18.6	フラッシュメモリの書き込み / 消去	18-25
18.6.1	プログラムモード	18-26
18.6.2	プログラムベリファイモード	18-26
18.6.3	イレースモード	18-30
18.6.4	イレースベリファイモード	18-30
18.7	プロテクト	18-32
18.7.1	ハードウェアプロテクト	18-32
18.7.2	ソフトウェアプロテクト	18-33

18.7.3	エラープロテクト	18-34
18.8	RAM によるフラッシュメモリのエミュレーション	18-36
18.9	NMI 入力の禁止条件	18-38
18.10	フラッシュメモリの PROM モード	18-39
18.10.1	ソケットアダプタとメモリマップ	18-39
18.10.2	PROM モード使用時の注意事項	18-39
18.11	フラッシュメモリの書き込み / 消去時の注意	18-40
18.12	F-ZTAT マイコンのマスク ROM 化時の注意事項	18-46
第 19 章 クロック発振器		
19.1	概要	19-1
19.1.1	ブロック図	19-1
19.2	発振器	19-2
19.2.1	水晶発振子を接続する方法	19-2
19.2.2	外部クロックを入力する方法	19-4
19.3	デューティ補正回路	19-7
19.4	プリスケーラ	19-7
19.5	分周器	19-7
19.5.1	レジスタ構成	19-7
19.5.2	分周比コントロールレジスタ (DIVCR)	19-7
19.5.3	使用上の注意	19-8
第 20 章 低消費電力状態		
20.1	概要	20-1
20.2	レジスタ構成	20-3
20.2.1	システムコントロールレジスタ (SYSCR)	20-3
20.2.2	モジュールスタンバイコントロールレジスタ H (MSTCRH)	20-5
20.2.3	モジュールスタンバイコントロールレジスタ L (MSTCRL)	20-7
20.3	スリープモード	20-9
20.3.1	スリープモードへの遷移	20-9
20.3.2	スリープモードの解除	20-9
20.4	ソフトウェアスタンバイモード	20-10
20.4.1	ソフトウェアスタンバイモードへの遷移	20-10
20.4.2	ソフトウェアスタンバイモードの解除	20-10
20.4.3	ソフトウェアスタンバイモード解除後の発振安定待機時間の設定	20-11
20.4.4	ソフトウェアスタンバイモードの応用例	20-13
20.4.5	使用上の注意	20-13
20.5	ハードウェアスタンバイモード	20-14
20.5.1	ハードウェアスタンバイモードへの遷移	20-14
20.5.2	ハードウェアスタンバイモードの解除	20-14
20.5.3	ハードウェアスタンバイモードのタイミング	20-14
20.6	モジュールスタンバイ機能	20-15
20.6.1	モジュールスタンバイタイミング	20-15
20.6.2	モジュールスタンバイ中のリード / ライト	20-15

20.6.3	使用上の注意	20-15
20.7	クロック出力禁止機能	20-16
第 21 章 電気的特性		
21.1	H8/3024 マスク ROM 品、H8/3026 マスク ROM 品の電気的特性	21-1
21.1.1	絶対最大定格	21-1
21.1.2	DC 特性	21-2
21.1.3	AC 特性	21-5
21.1.4	A/D 変換特性	21-8
21.1.5	D/A 変換特性	21-9
21.2	H8/3024F-ZTAT、H8/3026F-ZTAT の電気的特性	21-10
21.2.1	絶対最大定格	21-10
21.2.2	DC 特性	21-11
21.2.3	AC 特性	21-14
21.2.4	A/D 変換特性	21-17
21.2.5	D/A 変換特性	21-18
21.2.6	フラッシュメモリ特性	21-19
21.3	動作タイミング（共通）	21-21
21.3.1	クロックタイミング	21-21
21.3.2	制御信号タイミング	21-21
21.3.3	バスタイミング	21-23
21.3.4	TPC、I/O ポートタイミング	21-26
21.3.5	タイマ入出力タイミング	21-27
21.3.6	SCI 入出力タイミング	21-28
21.3.7	入力信号タイミング	21-28

付録

A.	命令	付録-1
A.1	命令一覧	付録-1
A.2	オペレーションコードマップ	付録-16
A.3	命令実行ステート数	付録-19
B.	内部 I/O レジスター一覧	付録-27
B.1	アドレス一覧（H8/3026F-ZTAT、H8/3026 マスク ROM 品の場合）	付録-28
B.2	アドレス一覧（H8/3024F-ZTAT、H8/3024 マスク ROM 品の場合）	付録-37
B.3	機能一覧	付録-46
C.	I/O ポートブロック図	付録-111
C.1	ポート 1 ブロック図	付録-111
C.2	ポート 2 ブロック図	付録-112
C.3	ポート 3 ブロック図	付録-113
C.4	ポート 4 ブロック図	付録-114
C.5	ポート 5 ブロック図	付録-115
C.6	ポート 6 ブロック図	付録-116
C.7	ポート 7 ブロック図	付録-121
C.8	ポート 8 ブロック図	付録-122
C.9	ポート 9 ブロック図	付録-126
C.10	ポート A ブロック図	付録-132
C.11	ポート B ブロック図	付録-135

D.	端子状態	付録-141
D.1	各処理状態におけるポートの状態	付録-141
D.2	リセット時の端子状態	付録-145
E.	ハードウェアスタンバイモード遷移 / 復帰時のタイミングについて	付録-149
F.	ROM 発注手順	付録-150
F.1	ROM 書き換え品開発の流れ（発注手順）	付録-150
F.2	ROM 発注時の注意事項	付録-151
G.	型名一覧	付録-152
H.	外形寸法図	付録-153
I.	H8/300H シリーズ製品仕様比較	付録-156
I.1	100 ピンパッケージ品の端子機能比較（FP-100B、TFP-100B の場合）	付録-156

図目次

第1章 概要

図 1.1	内部ブロック図	1-5
図 1.2	H8/3024F-ZTAT、H8/3026F-ZTAT、H8/3024 マスク ROM 品、H8/3026 マスク ROM 品のピン配置図 (FP-100B、TFP-100B パッケージ：上面図)	1-7
図 1.3	H8/3024F-ZTAT、H8/3026F-ZTAT、H8/3024 マスク ROM 品、H8/3026 マスク ROM 品のピン配置図 (FP-100A パッケージ：上面図)	1-8

第2章 CPU

図 2.1	CPU 動作モード	2-3
図 2.2	メモリマップ	2-3
図 2.3	CPU 内部レジスタ構成	2-4
図 2.4	汎用レジスタの使用方法	2-5
図 2.5	スタックの状態	2-6
図 2.6	汎用レジスタのデータ構成 (1)	2-8
図 2.7	汎用レジスタのデータ構成 (2)	2-9
図 2.8	メモリ上でのデータ構成	2-10
図 2.9	命令フォーマット	2-21
図 2.10	メモリ間接による分岐アドレスの指定	2-25
図 2.11	処理状態の分類	2-29
図 2.12	例外処理要因の分類	2-30
図 2.13	状態遷移図	2-31
図 2.14	例外処理終了後のスタック状態	2-32
図 2.15	内蔵メモリアクセスサイクル	2-34
図 2.16	内蔵メモリアクセス時の端子状態 (アドレス更新モード 1)	2-35
図 2.17	内蔵周辺モジュールアクセスサイクル	2-35
図 2.18	内蔵周辺モジュールアクセス時の端子状態	2-36

第3章 MCU 動作モード

図 3.1	H8/3024F-ZTAT、H8/3024 マスク ROM 品の各動作モードにおける メモリマップ (1)	3-10
図 3.1	H8/3024F-ZTAT、H8/3024 マスク ROM 品の各動作モードにおける メモリマップ (2)	3-11
図 3.2	H8/3026F-ZTAT、H8/3026 マスク ROM 品の各動作モードにおける メモリマップ (1)	3-12
図 3.2	H8/3026F-ZTAT、H8/3026 マスク ROM 品の各動作モードにおける メモリマップ (2)	3-13

第4章 例外処理

図 4.1	例外処理要因	4-2
図 4.2	リセットシーケンス (モード 1、3)	4-4
図 4.3	リセットシーケンス (モード 2、4)	4-4
図 4.4	リセットシーケンス (モード 6)	4-5

図 4.5	割り込み要因と要因数	4-6
図 4.6	例外処理終了後のスタックの状態	4-7
図 4.7	SP を奇数に設定したときの動作	4-8

第 5 章 割り込みコントローラ

図 5.1	割り込みコントローラのブロック図	5-2
図 5.2	IRQ ₀ ~ IRQ ₅ 割り込みのブロック図	5-14
図 5.3	IRQnF セットタイミング	5-15
図 5.4	UE = 1 の場合の割り込み受け付けまでのフロー	5-19
図 5.5	割り込み許可 / 禁止状態の遷移例	5-21
図 5.6	UE = 0 の場合の割り込み受け付けまでのフロー	5-22
図 5.7	割り込み例外処理シーケンス	5-24
図 5.8	割り込みの発生とディスエーブルの競合	5-26

第 6 章 バスコントローラ

図 6.1	バスコントローラのブロック図	6-2
図 6.2	各動作モードにおけるアクセスエリアマップ	6-15
図 6.3	16M バイトモード時のメモリマップ (H8/3024F-ZTAT、 H8/3024 マスク ROM 品の場合) (1)	6-16
図 6.3	16M バイトモード時のメモリマップ (H8/3026F-ZTAT、 H8/3026 マスク ROM 品の場合) (2)	6-17
図 6.4	\overline{CS}_n 信号の出力タイミング (n=0 ~ 7)	6-19
図 6.5	各アドレス更新モードにおけるアドレス出力例 (基本バスインターフェース、 3ステート空間の場合)	6-20
図 6.6	アクセスサイズとデータアライメント制御 (8ビットアクセス空間)	6-21
図 6.7	アクセスサイズとデータアライメント制御 (16ビットアクセス空間)	6-22
図 6.8	8ビット3ステートアクセス空間のバス制御信号タイミング	6-25
図 6.9	8ビット2ステートアクセス空間のバス制御信号タイミング	6-26
図 6.10	16ビット3ステートアクセス空間のバス制御信号タイミング (1) (偶数アドレスバイトアクセス)	6-27
図 6.11	16ビット3ステートアクセス空間のバス制御信号タイミング (2) (奇数アドレスバイトアクセス)	6-28
図 6.12	16ビット3ステートアクセス空間のバス制御信号タイミング (3) (ワードアクセス)	6-29
図 6.13	16ビット2ステートアクセス空間のバス制御信号タイミング (1) (偶数アドレスバイトアクセス)	6-30
図 6.14	16ビット2ステートアクセス空間のバス制御信号タイミング (2) (奇数アドレスバイトアクセス)	6-31
図 6.15	16ビット2ステートアクセス空間のバス制御信号タイミング (3) (ワードアクセス)	6-32
図 6.16	ウェイタステート挿入タイミング例	6-34
図 6.17	アイドルサイクル動作例 (ICIS1=1 のとき)	6-35
図 6.18	アイドルサイクル動作例 (ICIS0=1 のとき)	6-36
図 6.19	アイドルサイクル動作例	6-36
図 6.20	外部バスマスター動作例	6-39
図 6.21	ASTCR ライトタイミング	6-40
図 6.22	DDR ライトタイミング	6-40
図 6.23	BRCR ライトタイミング	6-41

第7章 I/O ポート

図 7.1	ポート 1 の端子構成	7-4
図 7.2	ポート 2 の端子構成	7-7
図 7.3	ポート 3 の端子構成	7-10
図 7.4	ポート 4 の端子構成	7-13
図 7.5	ポート 5 の端子構成	7-17
図 7.6	ポート 6 の端子構成	7-21
図 7.7	ポート 7 の端子構成	7-25
図 7.8	ポート 8 の端子構成	7-26
図 7.9	ポート 9 の端子構成	7-31
図 7.10	ポート A の端子構成	7-35
図 7.11	ポート B の端子構成	7-46

第8章 16ビットタイマ

図 8.1	16ビットタイマのブロック図(全体図)	8-3
図 8.2	チャネル0、1のブロック図	8-4
図 8.3	チャネル2のブロック図	8-5
図 8.4	16TCNTのアクセス動作 [CPU 16TCNT(ワード)]	8-32
図 8.5	16TCNTのアクセス動作 [16TCNT CPU(ワード)]	8-32
図 8.6	16TCNTHのアクセス動作 [CPU 16TCNTH(上位バイト)]	8-32
図 8.7	16TCNTLのアクセス動作 [CPU 16TCNTL(下位バイト)]	8-33
図 8.8	16TCNTHのアクセス動作 [16TCNTH CPU(上位バイト)]	8-33
図 8.9	16TCNTLのアクセス動作 [16TCNTL CPU(下位バイト)]	8-33
図 8.10	16TCRのアクセス動作 [CPU 16TCR]	8-34
図 8.11	16TCRのアクセス動作 [16TCR CPU]	8-34
図 8.12	カウント動作設定手順例	8-36
図 8.13	フリーランニングカウンタの動作	8-37
図 8.14	周期カウンタの動作	8-38
図 8.15	内部クロック動作時のカウントタイミング	8-38
図 8.16	外部クロック動作時のカウントタイミング(両エッジ検出の場合)	8-39
図 8.17	コンペアマッチによる波形出力動作例	8-40
図 8.18	0出力、1出力の動作例 (TOA=1,TOB=0の場合)	8-41
図 8.19	トグル出力の動作例 (TOA=1,TOB=0の場合)	8-41
図 8.20	アウトプットコンペア出力タイミング	8-42
図 8.21	インプットキャプチャ動作の設定手順例	8-43
図 8.22	インプットキャプチャ動作例	8-44
図 8.23	インプットキャプチャ入力信号タイミング	8-45
図 8.24	同期モード設定手順例	8-46
図 8.25	同期動作例	8-47
図 8.26	PWMモードの設定手順	8-49
図 8.27	PWMモードの動作例	8-50
図 8.28	PWMモードの動作例	8-51
図 8.29	位相計数モードの設定手順例	8-52
図 8.30	位相計数モードの動作例	8-53
図 8.31	位相計数モード時の位相差、オーバラップおよびパルス幅	8-53
図 8.32	TOLRへのライトによる16ビットタイマ出力初期値設定タイミング	8-54
図 8.33	コンペアマッチ時のIMFA、IMFBフラグのセットタイミング	8-55

図 8.34	インプットキャプチャ時の IMFA、IMFB フラグのセットタイミング	8-56
図 8.35	OVF のセットタイミング	8-56
図 8.36	ステータスフラグのクリアタイミング	8-57
図 8.37	16TCNT のライトとクリアの競合	8-59
図 8.38	16TCNT のワードライトとカウントアップの競合	8-60
図 8.39	16TCNT のバイトライトとカウントアップの競合	8-61
図 8.40	GR のライトとコンペアマッチの競合	8-62
図 8.41	16TCNT のライトとオーバフローの競合	8-63
図 8.42	GR のリードとインプットキャプチャの競合	8-64
図 8.43	インプットキャプチャによるカウンタクリアとカウントアップの競合	8-65
図 8.44	GR のライトとインプットキャプチャの競合	8-66

第 9 章 8 ビットタイマ

図 9.1	8 ビットタイマのブロック図 (2 チャネル分 : グループ 0 の場合)	9-2
図 9.2	8TCNT のアクセス動作 [CPU 8TCNT (ワード)]	9-15
図 9.3	8TCNT のアクセス動作 [8TCNT CPU (ワード)]	9-15
図 9.4	8TCNT0 のアクセス動作 [CPU 8TCNT0 (上位バイト)]	9-15
図 9.5	8TCNT1 のアクセス動作 [CPU 8TCNT1 (下位バイト)]	9-16
図 9.6	8TCNT0 のアクセス動作 [8TCNT0 CPU (上位バイト)]	9-16
図 9.7	8TCNT1 のアクセス動作 [8TCNT1 CPU (下位バイト)]	9-16
図 9.8	内部クロック動作時のカウントタイミング	9-17
図 9.9	外部クロック動作時のカウントタイミング (両エッジ検出の場合)	9-17
図 9.10	タイマ出力タイミング	9-18
図 9.11	コンペアマッチによるクリアタイミング	9-18
図 9.12	インプットキャプチャによるクリアタイミング	9-19
図 9.13	インプットキャプチャ入力信号タイミング	9-19
図 9.14	コンペアマッチ時の CMF フラグセットタイミング	9-20
図 9.15	インプットキャプチャ時の CMFB フラグセットタイミング	9-20
図 9.16	OVF のセットタイミング	9-21
図 9.17	パルス出力例	9-26
図 9.18	8TCNT のライトとクリアの競合	9-27
図 9.19	8TCNT のライトとカウントアップの競合	9-28
図 9.20	TCOR のライトとコンペアマッチの競合	9-29
図 9.21	TCORB のリードとインプットキャプチャの競合	9-30
図 9.22	インプットキャプチャによるカウンタクリアとカウントアップの競合	9-31
図 9.23	TCOR とインプットキャプチャの競合	9-32
図 9.24	16 ビットカウントモード時の 8TCNT のバイトライトと カウントアップの競合	9-33

第 10 章 プログラムタイミングパターンコントローラ (TPC)

図 10.1	TPC のブロック図	10-2
図 10.2	TPC 出力動作	10-18
図 10.3	NDR の内容が転送・出力されるタイミング (例)	10-19
図 10.4	TPC 出力通常動作の設定手順例	10-20
図 10.5	TPC 出力通常動作例 (5 相パルス出力例)	10-21
図 10.6	TPC 出力ノンオーバラップ動作の設定手順例	10-22
図 10.7	TPC 出力ノンオーバラップ動作例 (4 相の相補ノンオーバラップ出力例)	10-23
図 10.8	インプットキャプチャによる TPC 出力例	10-24

図 10.9 TPC 出力ノンオーバラップ動作	10-25
図 10.10 ノンオーバラップ動作と NDR ライトタイミング	10-26
第 11 章 ウォッチドッグタイマ	
図 11.1 WDT のブロック図	11-2
図 11.2 TCNT、TCSR へのライトデータ	11-9
図 11.3 RSTCSR へのライトデータ	11-10
図 11.4 ウォッチドッグタイマモード時の動作	11-11
図 11.5 インターバルタイマ時の動作	11-12
図 11.6 OVF フラグのセットタイミング	11-12
図 11.7 WRST ピットのセットおよび内部リセットタイミング	11-13
図 11.8 TCNT のライトとカウントアップの競合	11-14
第 12 章 シリアルコミュニケーションインターフェース (SCI)	
図 12.1 SCI のブロック図	12-3
図 12.2 調歩同期式通信のデータフォーマット (8 ビットデータ / パリティあり / 2 ストップビットの例)	12-32
図 12.3 出力クロックと通信データの位相関係 (調歩同期式モード)	12-34
図 12.4 SCI の初期化フローチャートの例	12-35
図 12.5 シリアル送信のフローチャートの例	12-36
図 12.6 調歩同期式モードでの送信時の動作例 (8 ビットデータ / パリティあり / 1 ストップビットの例)	12-37
図 12.7 シリアル受信データフローチャートの例 (1)	12-38
図 12.7 シリアル受信データフローチャートの例 (2)	12-39
図 12.8 SCI の受信時の動作例 (8 ビットデータ / パリティあり / 1 ストップビットの例)	12-41
図 12.9 マルチプロセッサフォーマットを使用したプロセッサ間通信の例 (受信局 A へのデータ H'AA の送信の例)	12-42
図 12.10 マルチプロセッサシリアル送信のフローチャートの例	12-43
図 12.11 SCI の送信時の動作例 (8 ビットデータ / マルチプロセッサビットあり / 1 ストップビットの例)	12-44
図 12.12 マルチプロセッサシリアル受信のフローチャートの例 (1)	12-45
図 12.12 マルチプロセッサシリアル受信のフローチャートの例 (2)	12-46
図 12.13 SCI の受信時の動作例 (8 ビットデータ / マルチプロセッサビットあり / 1 ストップビットの例)	12-47
図 12.14 クロック同期式通信データフォーマット	12-48
図 12.15 SCI の初期化フローチャートの例	12-49
図 12.16 シリアル送信のフローチャートの例	12-50
図 12.17 SCI の送信時の動作例	12-51
図 12.18 シリアルデータ受信フローチャートの例 (1)	12-52
図 12.18 シリアルデータ受信フローチャートの例 (2)	12-53
図 12.19 SCI の受信時の動作例	12-53
図 12.20 シリアル送受信同時動作のフローチャートの例	12-54
図 12.21 調歩同期式モードの受信データサンプリングタイミング	12-57
図 12.22 クロック同期式送信時の例	12-58
図 12.23 SCK 端子からポート端子へ切り替える時の動作	12-59
図 12.24 SCK 端子からポート端子へ切り替える時の動作 (Low 出力の回避例)	12-60

第 13 章 スマートカードインターフェース

図 13.1	スマートカードインターフェースのブロック図	13-2
図 13.2	スマートカードインターフェース端子接続概略図	13-9
図 13.3	スマートカードインターフェースのデータフォーマット	13-10
図 13.4	TEND フラグセットタイミング	13-16
図 13.5	送信処理フローの例	13-17
図 13.6	送信動作と内部レジスタの関連	13-18
図 13.7	TEND フラグ発生タイミング	13-18
図 13.8	受信処理フローの例	13-19
図 13.9	クロック出力固定タイミング	13-20
図 13.10	クロック停止・再起動手順	13-22
図 13.11	スマートカードインターフェースモード時の受信データサンプリング タイミング	13-23
図 13.12	SCI 受信モードの場合の再転送動作	13-25
図 13.13	SCI 送信モードの場合の再転送動作	13-26

第 14 章 A/D 変換器

図 14.1	A/D 変換器のブロック図	14-2
図 14.2	ADDR のアクセス動作 ([H'AA40] リード時)	14-9
図 14.3	A/D 変換器の動作例 (単一モード チャネル 1 選択時)	14-11
図 14.4	A/D 変換器の動作例 (スキャンモード AN ₀ ~ AN ₂ の 3 チャネル選択時)	14-13
図 14.5	A/D 変換タイミング	14-14
図 14.6	外部トリガ入力タイミング	14-15
図 14.7	アナログ入力保護回路の例	14-17
図 14.8	アナログ入力端子等価回路	14-17
図 14.9	A/D 変換精度の定義 (1)	14-18
図 14.10	A/D 変換精度の定義 (2)	14-19
図 14.11	アナログ入力回路の例	14-20

第 15 章 D/A 変換器

図 15.1	D/A 変換器のブロック図	15-2
図 15.2	D/A 変換器の動作例	15-8

第 16 章 RAM

図 16.1	RAM のブロック図	16-2
--------	------------	------

第 17 章 ROM (H8/3026F-ZTAT、マスク ROM 内蔵品)

図 17.1	フラッシュメモリのブロック図	17-3
図 17.2	フラッシュメモリに関する状態遷移	17-12
図 17.3	ユーザモード、ユーザプログラムモードのオーバラップ RAM データの 読み出し	17-15
図 17.4	ユーザプログラムモードのオーバラップ RAM データの書き込み	17-16
図 17.5	ブートモード時のシステム構成図	17-19
図 17.6	ブートモード実行手順	17-20
図 17.7	ブートモード時の RAM エリア	17-22
図 17.8	CS 信号禁止回路例	17-23
図 17.9	ユーザプログラムモードの実行手順例	17-25
図 17.10	FLMCR1 の各ビット設定による状態遷移	17-26
図 17.11	プログラム / プログラムベリファイフロー (128 バイト書き込み)	17-30

図 17.12 イレース / イレースベリファイフロー (単一ブロック消去)	17-32
図 17.13 フラッシュメモリの状態遷移図 (モード 5, 7 (内蔵 ROM が有効) で FWE 端子に High レベル印加時)	17-36
図 17.14 RAM によるエミュレーションフロー	17-37
図 17.15 RAM のオーバラップ動作例	17-38
図 17.16 PROM モード時のメモリマップ	17-41
図 17.17 電源投入 / 切断タイミング (ブートモード)	17-45
図 17.18 電源投入 / 切断タイミング (ユーザプログラムモード)	17-46
図 17.19 モード遷移タイミング (例 : ブートモード ユーザモード ユーザプログラムモード)	17-47
図 17.20 ROM のブロック図 (H8/3026 マスク ROM 品の場合)	17-48
図 17.21 ROM アドレスとデータ	17-49

第 18 章 ROM (H8/3024F-ZTAT, マスク ROM 内蔵品)

図 18.1 フラッシュメモリのブロック図	18-3
図 18.2 ROM エリアと RAM エリアの重ね合わせ例	18-11
図 18.3 フラッシュメモリに関する状態遷移	18-12
図 18.4 ユーザモード、ユーザプログラムモードのオーバラップ RAM データの 読み出し	18-15
図 18.5 ユーザプログラムモードのオーバラップ RAM データの書き込み	18-15
図 18.6 ブートモード時のシステム構成図	18-18
図 18.7 ブートモード実行手順	18-19
図 18.8 ブートモード時の RAM エリア	18-21
図 18.9 CS 信号禁止回路例	18-22
図 18.10 ユーザプログラムモードの実行手順例	18-24
図 18.11 FLMCR1 の各ビット設定による状態遷移	18-25
図 18.12 プログラム / プログラムベリファイフロー (128 バイト書き込み)	18-29
図 18.13 イレース / イレースベリファイフロー (単一ブロック消去)	18-31
図 18.14 フラッシュメモリの状態遷移図 (モード 5, 7 (内蔵 ROM が有効) で FWE 端子に High レベル印加時)	18-35
図 18.15 RAM のオーバラップ動作例	18-36
図 18.16 PROM モード時のメモリマップ	18-39
図 18.17 電源投入 / 切断タイミング (ブートモード)	18-43
図 18.18 電源投入 / 切断タイミング (ユーザプログラムモード)	18-44
図 18.19 モード遷移タイミング (例 : ブートモード ユーザモード ユーザプログラムモード)	18-45

第 19 章 クロック発振器

図 19.1 クロック発振器のブロック図	19-1
図 19.2 水晶発振子を接続する場合の接続例	19-2
図 19.3 水晶発振子の等価回路	19-3
図 19.4 発振回路部のボード設計に関する注意事項	19-3
図 19.5 外部クロックを入力する場合の接続例	19-4
図 19.6 外部クロック入力タイミング	19-6
図 19.7 外部クロック出力安定遅延時間タイミング	19-6

第 20 章 低消費電力状態

図 20.1 ソフトウェアスタンバイモード時の NMI タイミング (例)	20-13
図 20.2 ハードウェアスタンバイモードのタイミング	20-14

図 20.3 クロック発振開始、発振停止タイミング 20-16

第 21 章 電気的特性

図 21.1 ダーリントントランジスタ駆動回路例	21-4
図 21.2 LED 回路例	21-4
図 21.3 出力負荷回路	21-7
図 21.4 ダーリントントランジスタ駆動回路例	21-13
図 21.5 LED 回路例	21-13
図 21.6 出力負荷回路	21-16
図 21.7 発振安定時間タイミング	21-21
図 21.8 リセット入力タイミング	21-21
図 21.9 リセット出力タイミング*	21-22
図 21.10 割り込み入力タイミング	21-22
図 21.11 基本バスタイミング / 2 ステートアクセス	21-23
図 21.12 基本バスタイミング / 3 ステートアクセス	21-24
図 21.13 基本バスタイミング / 3 ステートアクセス 1 ウェイト	21-25
図 21.14 バスリリースモードタイミング	21-25
図 21.15 TPC、I/O ポート入出力タイミング	21-26
図 21.16 タイマ入出力タイミング	21-27
図 21.17 タイマ外部クロック入力タイミング	21-27
図 21.18 SCI 入力クロックタイミング	21-28
図 21.19 クロック同期式モード時の SCI 入出力タイミング	21-28
図 21.20 入力信号の立ち上がり立ち下がりタイミング	21-28

付録

図 C.1 ポート 1 ブロック図	付録-111
図 C.2 ポート 2 ブロック図	付録-112
図 C.3 ポート 3 ブロック図	付録-113
図 C.4 ポート 4 ブロック図	付録-114
図 C.5 ポート 5 ブロック図	付録-115
図 C.6 (a) ポート 6 ブロック図 (P6 ₀ 端子)	付録-116
図 C.6 (b) ポート 6 ブロック図 (P6 ₁ 端子)	付録-117
図 C.6 (c) ポート 6 ブロック図 (P6 ₂ 端子)	付録-118
図 C.6 (d) ポート 6 ブロック図 (P6 ₃ ~ P6 ₆ 端子)	付録-119
図 C.6 (e) ポート 6 ブロック図 (P6 ₇ 端子)	付録-120
図 C.7 (a) ポート 7 ブロック図 (P7 ₀ ~ P7 ₅ 端子)	付録-121
図 C.7 (b) ポート 7 ブロック図 (P7 ₆ ~ P7 ₇ 端子)	付録-121
図 C.8 (a) ポート 8 ブロック図 (P8 ₀ 端子)	付録-122
図 C.8 (b) ポート 8 ブロック図 (P8 ₁ ~ P8 ₂ 端子)	付録-123
図 C.8 (c) ポート 8 ブロック図 (P8 ₃ 端子)	付録-124
図 C.8 (d) ポート 8 ブロック図 (P8 ₄ 端子)	付録-125
図 C.9 (a) ポート 9 ブロック図 (P9 ₀ 端子)	付録-126
図 C.9 (b) ポート 9 ブロック図 (P9 ₁ 端子)	付録-127
図 C.9 (c) ポート 9 ブロック図 (P9 ₂ 端子)	付録-128
図 C.9 (d) ポート 9 ブロック図 (P9 ₃ 端子)	付録-129
図 C.9 (e) ポート 9 ブロック図 (P9 ₄ 端子)	付録-130
図 C.9 (f) ポート 9 ブロック図 (P9 ₅ 端子)	付録-131
図 C.10 (a) ポート A ブロック図 (PA ₀ 、PA ₁ 端子)	付録-132

図 C.10 (b)	ポート A ブロック図 (PA ₂ 、PA ₃ 端子)	付録-133
図 C.10 (c)	ポート A ブロック図 (PA ₄ ～PA ₇ 端子)	付録-134
図 C.11 (a)	ポート B ブロック図 (PB ₀ 、PB ₂ 端子)	付録-135
図 C.11 (b)	ポート B ブロック図 (PB ₁ 、PB ₃ 端子)	付録-136
図 C.11 (c)	ポート B ブロック図 (PB ₄ 端子)	付録-137
図 C.11 (d)	ポート B ブロック図 (PB ₅ 端子)	付録-138
図 C.11 (e)	ポート B ブロック図 (PB ₆ 端子)	付録-139
図 C.11 (f)	ポート B ブロック図 (PB ₇ 端子)	付録-140
図 D.1	メモリアクセス中のリセット (モード 1、2)	付録-145
図 D.2	メモリアクセス中のリセット (モード 3、4)	付録-146
図 D.3	メモリアクセス中のリセット (モード 5)	付録-147
図 D.4	動作中のリセット (モード 6、7)	付録-148
図 F.1	ROM 書き換え品開発の流れ	付録-150
図 H.1	外形寸法図 (FP-100B) 単位 : mm	付録-153
図 H.2	外形寸法図 (TFP-100B) 単位 : mm	付録-154
図 H.3	外形寸法図 (FP-100A) 単位 : mm	付録-155

表目次

第1章 概要

表 1.1	特長	1-2
表 1.2	H8/3024 グループのピン配置比較	1-6
表 1.3	端子機能	1-9
表 1.4	モード別ピン配置一覧 (FP-100B、TFP-100B、FP-100A)	1-14

第2章 CPU

表 2.1	命令の分類	2-11
表 2.2	命令とアドレッシングモードの組み合わせ	2-12
表 2.3	データ転送命令	2-14
表 2.4	算術演算命令	2-14
表 2.5	論理演算命令	2-16
表 2.6	シフト命令	2-16
表 2.7	ビット操作命令	2-17
表 2.8	分岐命令	2-19
表 2.9	システム制御命令	2-20
表 2.10	ブロック転送命令	2-20
表 2.11	アドレッシングモード一覧表	2-23
表 2.12	絶対アドレスのアクセス範囲	2-24
表 2.13	実行アドレス計算方法	2-26
表 2.14	例外処理の種類と優先度	2-30

第3章 MCU 動作モード

表 3.1	動作モードの種類の選択	3-1
表 3.2	レジスタ構成	3-2
表 3.3	各動作モードにおけるポート 1~5、およびポート A の機能	3-8
表 3.4	モード 5 でのアドレスマップ比較	3-9

第4章 例外処理

表 4.1	例外処理の種類と優先度	4-1
表 4.2	例外処理ベクタテーブル	4-2

第5章 割り込みコントローラ

表 5.1	端子構成	5-3
表 5.2	レジスタ構成	5-3
表 5.3	割り込み要因とベクタアドレスおよび割り込み優先順位一覧	5-16
表 5.4	UE、I、UI ビットの組み合わせによる割り込みの状態	5-18
表 5.5	割り込み応答時間	5-25

第6章 バスコントローラ

表 6.1	端子構成	6-3
表 6.2	レジスタ構成	6-3
表 6.3	各エリアのバス仕様 (基本バスインターフェース)	6-18

表 6.4	使用するデータバスと有効ストローブ	6-23
表 6.5	アイドルサイクルでの端子状態	6-37

第 7 章 I/O ポート

表 7.1	動作モード別ポート機能一覧	7-1
表 7.2	ポート 1 レジスタ構成	7-4
表 7.3	ポート 2 レジスタ構成	7-8
表 7.4	入力プルアップ MOS の状態 (ポート 2)	7-10
表 7.5	ポート 3 レジスタ構成	7-11
表 7.6	ポート 4 レジスタ構成	7-14
表 7.7	入力プルアップ MOS の状態 (ポート 4)	7-16
表 7.8	ポート 5 レジスタ構成	7-17
表 7.9	入力プルアップ MOS の状態 (ポート 5)	7-20
表 7.10	ポート 6 レジスタ構成	7-21
表 7.11	モード 1~5 の端子機能 (ポート 6)	7-24
表 7.12	ポート 7 レジスタ構成	7-25
表 7.13	ポート 8 レジスタ構成	7-27
表 7.14	モード 1~5 の端子機能 (ポート 8)	7-29
表 7.15	モード 6~7 の端子機能 (ポート 8)	7-30
表 7.16	ポート 9 レジスタ構成	7-31
表 7.17	ポート 9 の端子機能	7-33
表 7.18	ポート A レジスタ構成	7-36
表 7.19	ポート A (モード 1、2、6、7) の端子機能	7-38
表 7.20	ポート A (モード 3、4、5) の端子機能	7-40
表 7.21	ポート A (モード 1~7) の端子機能	7-42
表 7.22	ポート B レジスタ構成	7-47
表 7.23	ポート B (モード 1~5) の端子機能	7-49
表 7.24	ポート B (モード 6、7) の端子機能	7-51

第 8 章 16 ビットタイマ

表 8.1	16 ビットタイマの機能一覧	8-2
表 8.2	端子構成	8-6
表 8.3	レジスタ構成	8-7
表 8.4	PWM 出力端子とレジスタの組み合わせ	8-48
表 8.5	アップ / ダウンカウント条件	8-53
表 8.6	16 ビットタイマ割り込み要因	8-58
表 8.7 (a)	16 ビットタイマの動作モード (チャネル 0)	8-68
表 8.7 (b)	16 ビットタイマの動作モード (チャネル 1)	8-69
表 8.7 (c)	16 ビットタイマの動作モード (チャネル 2)	8-70

第 9 章 8 ビットタイマ

表 9.1	端子構成	9-3
表 9.2	レジスタ構成	9-4
表 9.3	8TCSR1 レジスタの ICE ビット = 1 に設定した場合のチャネル 0 と チャネル 1 の動作	9-12
表 9.4	8TCSR3 レジスタの ICE ビット = 1 に設定した場合のチャネル 2 と チャネル 3 の動作	9-12
表 9.5	8 ビットタイマ割り込み要因の優先順位	9-25
表 9.6	8 ビットタイマ割り込み要因一覧	9-25

表 9.7 タイマ出力の優先順位	9-33
表 9.8 内部クロックの切り換えと 8TCNT の動作	9-34
第 10 章 プログラマブルタイミングパターンコントローラ (TPC)	
表 10.1 端子構成	10-3
表 10.2 レジスタ構成	10-4
表 10.3 TPC 動作条件	10-18
第 11 章 ウォッチドッグタイマ	
表 11.1 端子構成	11-2
表 11.2 レジスタ構成	11-2
表 11.3 TCNT、TCSR、RSTCSR のリード	11-10
第 12 章 シリアルコミュニケーションインターフェース (SCI)	
表 12.1 端子構成	12-4
表 12.2 レジスタ構成	12-4
表 12.3 ビットレートに対する BRR の設定例 (調歩同期式モード)	12-22
表 12.4 ビットレートに対する BRR の設定例 (クロック同期式モード)	12-25
表 12.5 各周波数における最大ビットレート (調歩同期式モード)	12-27
表 12.6 外部クロック入力時の最大ビットレート (調歩同期式モード)	12-28
表 12.7 外部クロック入力時の最大ビットレート (クロック同期式モード)	12-29
表 12.8 SMR の設定値とシリアル送信 / 受信フォーマット	12-31
表 12.9 SMR、SCR の設定と SCI クロックソースの選択	12-31
表 12.10 シリアル送信 / 受信フォーマット (調歩同期式モード)	12-33
表 12.11 受信エラーと発生条件	12-40
表 12.12 SCI 割り込み要因	12-55
表 12.13 SSR のステータスフラグの状態と受信データの転送	12-56
第 13 章 スマートカードインターフェース	
表 13.1 端子構成	13-2
表 13.2 レジスタ構成	13-3
表 13.3 スマートカードインターフェースでのレジスタ設定	13-11
表 13.4 n と CKS1、CKS0 の対応表	13-13
表 13.5 BRR の設定に対するビットレート B (bit/s) の例 (ただし、n = 0 のとき)	13-13
表 13.6 ビットレート B (bit/s) に対する BRR の設定例 (ただし、n = 0 のとき)	13-14
表 13.7 各周波数における最大ビットレート (スマートカードインターフェースモード時)	13-14
表 13.8 スマートカードインターフェースモードの動作状態と割り込み要因	13-21
第 14 章 A/D 変換器	
表 14.1 端子構成	14-3
表 14.2 レジスタ構成	14-3
表 14.3 アナログ入力チャネルと ADDRA ~ ADDRД の対応	14-4
表 14.4 A/D 変換時間 (单一モード)	14-15
表 14.5 アナログ端子の規格	14-17
第 15 章 D/A 変換器	
表 15.1 端子構成	15-3
表 15.2 レジスタ構成	15-3

第 16 章 RAM

表 16.1 H8/3024 グループの内蔵 RAM 仕様比較	16-1
表 16.2 レジスタ構成	16-2

第 17 章 ROM (H8/3026F-ZTAT、マスク ROM 内蔵品)

表 17.1 動作モードと ROM	17-1
表 17.2 端子構成	17-4
表 17.3 レジスタ構成	17-4
表 17.4 消去ブロックの分割	17-10
表 17.5 フラッシュメモリエリアの分割	17-11
表 17.6 オンボードプログラミングモードの設定方法	17-18
表 17.7 本 LSI のビットレートの自動合わせ込みが可能なシステムクロックの周波数	17-21
表 17.8 再書き込みデータ演算表	17-29
表 17.9 追加書き込みデータ演算表	17-29
表 17.10 ハードウェアプロトクト	17-33
表 17.11 ソフトウェアプロトクト	17-34
表 17.12 H8/3026F-ZTAT ソケットアダプタ型名	17-41

第 18 章 ROM (H8/3024F-ZTAT、マスク ROM 内蔵品)

表 18.1 動作モードと ROM	18-1
表 18.2 端子構成	18-4
表 18.3 レジスタ構成	18-4
表 18.4 消去ブロックの分割	18-9
表 18.5 RAM エリアの設定方法	18-11
表 18.6 オンボードプログラミングモードの設定方法	18-17
表 18.7 本 LSI のビットレートの自動合わせ込みが可能なシステムクロックの周波数	18-20
表 18.8 再書き込みデータ演算表	18-28
表 18.9 追加書き込みデータ演算表	18-28
表 18.10 ハードウェアプロトクト	18-32
表 18.11 ソフトウェアプロトクト	18-33
表 18.12 H8/3024F-ZTAT ソケットアダプタ型名	18-39

第 19 章 クロック発振器

表 19.1 (1) ダンピング抵抗値	19-2
表 19.1 (2) 外付け容量値	19-2
表 19.2 水晶発振子のパラメータ	19-3
表 19.3 (1) フラッシュメモリ内蔵製品のクロックタイミング	19-5
表 19.3 (2) マスク ROM 内蔵製品のクロックタイミング	19-5
表 19.4 分周器のレジスタ構成	19-7

第 20 章 低消費電力状態

表 20.1 低消費電力状態とモジュールスタンバイ機能	20-2
表 20.2 レジスタ構成	20-3
表 20.3 動作周波数と発振安定待機時間	20-12
表 20.4 各処理状態における 端子の状態	20-16

第 21 章 電気的特性

表 21.1 絶対最大定格	21-1
表 21.2 DC 特性	21-2

表 21.3	出力許容電流値	21-4
表 21.4	クロックタイミング	21-5
表 21.5	制御信号タイミング	21-5
表 21.6	バスタイミング	21-6
表 21.7	内蔵周辺モジュールタイミング	21-7
表 21.8	A/D 変換特性	21-8
表 21.9	D/A 変換特性	21-9
表 21.10	絶対最大定格	21-10
表 21.11	DC 特性	21-11
表 21.12	出力許容電流値	21-13
表 21.13	クロックタイミング	21-14
表 21.14	制御信号タイミング	21-14
表 21.15	バスタイミング	21-15
表 21.16	内蔵周辺モジュールタイミング	21-16
表 21.17	A/D 変換特性	21-17
表 21.18	D/A 変換特性	21-18
表 21.19	フラッシュメモリ特性	21-19

付録

表 A.1	命令セット一覧	付録-3
表 A.2	オペレーションコードマップ(1)	付録-16
表 A.2	オペレーションコードマップ(2)	付録-17
表 A.2	オペレーションコードマップ(3)	付録-18
表 A.3	実行状態(サイクル)に要するステート数	付録-19
表 A.4	命令実行状態(サイクル数)	付録-20
表 B.1	H8/3024 グループの内部 I/O レジスタ仕様比較	付録-27
表 D.1	各ポートの状態一覧	付録-141
表 F.1	ROM 発注時に必要な提出物	付録-150
表 G.1	H8/3024 グループ型名一覧	付録-152
表 I.1	製品別ピン配置一覧(FP-100B、TFP-100B)	付録-156

1. 概要

1.1 概要

H8/3024 グループは、ルネサスオリジナルアーキテクチャを採用した H8/300H CPU を核にして、システム構成に必要な周辺機能を集積したシングルチップマイクロコンピュータ（MCU）です。

H8/300H CPU は、内部 32 ビット構成で 16 ビット × 16 本の汎用レジスタと高速動作を指向した簡潔で最適化された命令セットを備えており、16M バイトのリニアなアドレス空間を扱うことができます。また、H8/300CPU の命令に対しオブジェクトレベルで上位互換を保っていますので、H8/300 シリーズから容易に移行することができます。

システム構成に必要な周辺機能としては、ROM、RAM、16 ビットタイマ、8 ビットタイマ、プログラマブルタイミングパターンコントローラ（TPC）、ウォッチドッグタイマ（WDT）、シリアルコミュニケーションインターフェース（SCI）、A/D 変換器、D/A 変換器、I/O ポートなどを内蔵しています。

H8/3024 グループには、H8/3024F-ZTAT、H8/3026F-ZTAT、H8/3024 マスク ROM 品、および H8/3026 マスク ROM 品の 4 種類があります。

MCU 動作モードは、モード 1～7（シングルチップモード 2 種類、拡張モード 5 種類）があり、データバス幅とアドレス空間を選択することができます。

H8/3024 グループには、マスク ROM 版のほかに、ユーザサイドで自由にプログラムの書き換えができるフラッシュメモリを内蔵した F-ZTATTM 版*の製品ラインアップがあります。仕様流動性の高い応用機器、さらに量産初期から本格的量産など、ユーザの状況に応じて迅速かつ柔軟な対応が可能です。

H8/3024 グループの特長を表 1.1 に示します。

【注】* F-ZTAT™ は（株）ルネサス テクノロジの商標です。

1. 概要

表 1.1 特長

項目	仕様															
CPU	H8/300CPU に対してオブジェクトレベルで上位互換 汎用レジスタマシン • 汎用レジスタ : 16 ビット × 16 本 (8 ビット × 16 本 + 16 ビット × 8 本、32 ビット × 8 本としても使用可能) 高速動作 <table border="1" data-bbox="405 501 1204 682"> <thead> <tr> <th></th><th>最大動作周波数</th><th>加減算</th><th>乗除算</th></tr> </thead> <tbody> <tr> <td>H8/3024F-ZTAT H8/3026F-ZTAT</td><td>25MHz</td><td>80ns</td><td>560ns</td></tr> <tr> <td>H8/3024 マスク ROM 品 H8/3026 マスク ROM 品</td><td></td><td></td><td></td></tr> </tbody> </table> アドレス空間 16M バイト 特長ある命令 <ul style="list-style-type: none"> • 8 / 16 / 32 ビット転送・演算命令 • 符号なし / 符号付き乗算命令 (8 ビット × 8 ビット、16 ビット × 16 ビット) • 符号なし / 符号付き除算命令 (16 ビット ÷ 8 ビット、32 ビット ÷ 16 ビット) • ビットアキュムレータ機能 • レジスタ間接指定によりビット番号を指定可能なビット操作命令 					最大動作周波数	加減算	乗除算	H8/3024F-ZTAT H8/3026F-ZTAT	25MHz	80ns	560ns	H8/3024 マスク ROM 品 H8/3026 マスク ROM 品			
	最大動作周波数	加減算	乗除算													
H8/3024F-ZTAT H8/3026F-ZTAT	25MHz	80ns	560ns													
H8/3024 マスク ROM 品 H8/3026 マスク ROM 品																
メモリ	<table border="1" data-bbox="405 987 1204 1143"> <thead> <tr> <th></th><th>ROM</th><th>RAM</th><th></th></tr> </thead> <tbody> <tr> <td>H8/3024F-ZTAT H8/3024 マスク ROM 品</td><td>128k バイト</td><td>4k バイト</td><td></td></tr> <tr> <td>H8/3026F-ZTAT H8/3026 マスク ROM 品</td><td>256k バイト</td><td>8k バイト</td><td></td></tr> </tbody> </table>					ROM	RAM		H8/3024F-ZTAT H8/3024 マスク ROM 品	128k バイト	4k バイト		H8/3026F-ZTAT H8/3026 マスク ROM 品	256k バイト	8k バイト	
	ROM	RAM														
H8/3024F-ZTAT H8/3024 マスク ROM 品	128k バイト	4k バイト														
H8/3026F-ZTAT H8/3026 マスク ROM 品	256k バイト	8k バイト														
割り込みコントローラ	<ul style="list-style-type: none"> • 外部割り込み端子 7 本 : NMI、$\overline{IRQ_0}$ ~ $\overline{IRQ_5}$ • 内部割り込み 27 要因 • 3 レベルの割り込み優先順位が設定可能 															
バスコントローラ	<ul style="list-style-type: none"> • アドレス空間を 8 エリアに分割し、エリアごとに独立してバス仕様を設定可能 • エリア 0 ~ 7 に対してそれぞれチップセレクト出力可能 • エリアごとに 8 ビットアクセス空間 / 16 ビットアクセス空間を設定可能 • エリアごとに 2 ステートアクセス空間 / 3 ステートアクセス空間を設定可能 • 2 種類のウェイトモードを設定可能 • エリアごとにプログラムウェイトのステート数を設定可能 • バス権調停機能 • 2 種類のアドレス更新モード 															

項目	仕様																																								
16 ビットタイマ × 3 チャネル	<ul style="list-style-type: none"> 16 ビットタイマ 3 チャネルを内蔵。最大 6 端子のパルス出力、または最大 6 種類のパルスの入力処理が可能 16 ビットタイマカウンタ × 1 (チャネル 0 ~ 2) アウトプットコンペア出力 / インプットキャプチャ入力 (兼用端子) × 2 (チャネル 0 ~ 2) 同期動作可能 (チャネル 0 ~ 2) PWM モード設定可能 (チャネル 0 ~ 2) 位相計数モード設定可能 (チャネル 2) 																																								
8 ビットタイマ × 4 チャネル	<ul style="list-style-type: none"> 8 ビットアップカウンタ (外部イベントカウント可能) タイムコンスタントレジスタ × 2 2 チャネルの接続が可能 																																								
プログラマブルタイミングパターンコントローラ (TPC)	<ul style="list-style-type: none"> 16 ビットタイマをタイムベースとした最大 16 ビットのパルス出力が可能 最大 4 ビット × 4 系統のパルス出力が可能 (16 ビット × 1 系統、8 ビット × 2 系統などの設定も可能) ノンオーバラップモード設定可能 																																								
ウォッチドッグタイマ (WDT) × 1 チャネル	<ul style="list-style-type: none"> オーバフローにより内部リセット信号を発生可能 リセット信号の外部出力可能 (ただしフラッシュメモリ内蔵製品は不可) インターバルタイマとして使用可能 																																								
シリアルコミュニケーションインターフェース (SCI) × 2 チャネル	<ul style="list-style-type: none"> 調歩同期 / クロック同期式モードの選択可能 送受信同時動作 (全二重動作) 可能 専用のポーレートジェネレータ内蔵 スマートカードインターフェース拡張機能内蔵 																																								
A/D 変換器	<ul style="list-style-type: none"> 分解能 : 10 ビット 8 チャネル : 単一モード / スキャンモード選択可能 アナログ変換電圧範囲の設定が可能 サンプル & ホールド機能付き 外部トリガまたは 8 ビットタイマのコンペアマッチによる A/D 変換開始可能 																																								
D/A 変換器	<ul style="list-style-type: none"> 分解能 : 8 ビット 2 チャネル ソフトウェアスタンバイモード時 D/A 出力保持可能 																																								
I/O ポート	<ul style="list-style-type: none"> 入出力端子 70 本 入力端子 9 本 																																								
動作モード	<p>7 種類の MCU 動作モード</p> <table border="1"> <thead> <tr> <th>モード</th> <th>アドレス空間</th> <th>アドレス端子</th> <th>バス幅初期値</th> <th>バス幅最大値</th> </tr> </thead> <tbody> <tr> <td>モード 1</td> <td>1M バイト</td> <td>$A_{19} \sim A_0$</td> <td>8 ビット</td> <td>16 ビット</td> </tr> <tr> <td>モード 2</td> <td>1M バイト</td> <td>$A_{19} \sim A_0$</td> <td>16 ビット</td> <td>16 ビット</td> </tr> <tr> <td>モード 3</td> <td>16M バイト</td> <td>$A_{23} \sim A_0$</td> <td>8 ビット</td> <td>16 ビット</td> </tr> <tr> <td>モード 4</td> <td>16M バイト</td> <td>$A_{23} \sim A_0$</td> <td>16 ビット</td> <td>16 ビット</td> </tr> <tr> <td>モード 5</td> <td>16M バイト</td> <td>$A_{23} \sim A_0$</td> <td>8 ビット</td> <td>16 ビット</td> </tr> <tr> <td>モード 6</td> <td>64K バイト</td> <td>-</td> <td>-</td> <td>-</td> </tr> <tr> <td>モード 7</td> <td>1M バイト</td> <td>-</td> <td>-</td> <td>-</td> </tr> </tbody> </table> <ul style="list-style-type: none"> モード 1 ~ 4 では内蔵 ROM は無効となります。 フラッシュメモリ内蔵製品では、モード 5 とモード 7 においてフラッシュメモリ書き換えが可能な、オンボードプログラミングモードをサポートします。 	モード	アドレス空間	アドレス端子	バス幅初期値	バス幅最大値	モード 1	1M バイト	$A_{19} \sim A_0$	8 ビット	16 ビット	モード 2	1M バイト	$A_{19} \sim A_0$	16 ビット	16 ビット	モード 3	16M バイト	$A_{23} \sim A_0$	8 ビット	16 ビット	モード 4	16M バイト	$A_{23} \sim A_0$	16 ビット	16 ビット	モード 5	16M バイト	$A_{23} \sim A_0$	8 ビット	16 ビット	モード 6	64K バイト	-	-	-	モード 7	1M バイト	-	-	-
モード	アドレス空間	アドレス端子	バス幅初期値	バス幅最大値																																					
モード 1	1M バイト	$A_{19} \sim A_0$	8 ビット	16 ビット																																					
モード 2	1M バイト	$A_{19} \sim A_0$	16 ビット	16 ビット																																					
モード 3	16M バイト	$A_{23} \sim A_0$	8 ビット	16 ビット																																					
モード 4	16M バイト	$A_{23} \sim A_0$	16 ビット	16 ビット																																					
モード 5	16M バイト	$A_{23} \sim A_0$	8 ビット	16 ビット																																					
モード 6	64K バイト	-	-	-																																					
モード 7	1M バイト	-	-	-																																					

1. 概要

項目	仕様		
低消費電力状態	<ul style="list-style-type: none">スリープモードソフトウェアスタンバイモードハードウェアスタンバイモードモジュール別スタンバイ機能ありシステムクロック分周比可変		
その他	<ul style="list-style-type: none">クロック発振器内蔵		
製品ラインアップ	製品分類	製品型名	パッケージ (パッケージコード)
	H8/3024F-ZTAT	3.3V動作	HD64F3024F 100ピンQFP (FP-100B) HD64F3024TE 100ピンTQFP (TFP-100B) HD64F3024FP 100ピンQFP (FP-100A)
	H8/3026F-ZTAT	3.3V動作	HD64F3026F 100ピンQFP (FP-100B) HD64F3026TE 100ピンTQFP (TFP-100B) HD64F3026FP 100ピンQFP (FP-100A)
	H8/3024マスク ROM品	3.3V動作	HD6433024F 100ピンQFP (FP-100B) HD6433024TE 100ピンTQFP (TFP-100B) HD6433024FP 100ピンQFP (FP-100A)
	H8/3026マスク ROM品	3.3V動作	HD6433026F 100ピンQFP (FP-100B) HD6433026TE 100ピンTQFP (TFP-100B) HD6433026FP 100ピンQFP (FP-100A)

1.2 内部ブロック図

内部ブロック図を図 1.1 に示します。




図 1.1 内部ブロック図

1.3 端子説明


1.3.1 ピン配置図

H8/3024 グループのピン配置図を図 1.2 ~ 図 1.3 に示します。また H8/3024 グループのピン配置の相違点を表 1.2 に示します。

表 1.2 以外の端子配置は、同じです。

表 1.2 H8/3024 グループのピン配置比較


パッケージ	ピン番号	H8/3024 F-ZTAT	H8/3026 F-ZTAT	H8/3024 マスク ROM 品	H8/3026 マスク ROM 品
FP-100B TFP-100B	10	FWE	FWE	$\overline{\text{RESO}}$	$\overline{\text{RESO}}$
FP-100A	12	FWE	FWE	$\overline{\text{RESO}}$	$\overline{\text{RESO}}$



【注】* マスクROM内蔵製品ではRESO端子、フラッシュメモリ内蔵製品ではFWE端子として機能します。

図 1.2 H8/3024F-ZTAT、H8/3026F-ZTAT、H8/3024 マスク ROM 品、H8/3026 マスク ROM 品の
ピン配置図 (FP-100B、TFP-100B パッケージ : 上面図)

1. 概要



【注】* マスクROM内蔵製品ではRESO端子、フラッシュメモリ内蔵製品ではFWE端子として機能します。

図 1.3 H8/3024F-ZTAT、H8/3026F-ZTAT、H8/3024 マスク ROM 品、H8/3026 マスク ROM 品の
ピン配置図 (FP-100A パッケージ : 上面図)

1.3.2 端子機能

各端子の機能について表 1.3 に示します。

表 1.3 端子機能

分類	記号	ピン番号		入出力	名称および機能																																				
		FP-100B TFP-100B	FP-100A																																						
電源	Vcc	1、35、68	3、37、70	入力	電源 電源に接続します。 Vcc 端子は、全端子をシステムの電源に接続してください。																																				
	Vss	11、22、44、 57、65、92	13、24、46、 59、67、94	入力	グランド 電源(0V)に接続します。 Vss 端子は、全端子をシステムの電源(0V)に接続してください。																																				
クロック	XTAL	67	69	入力	水晶発振子を接続します。 水晶発振子を接続する場合、および外部クロック入力の場合の接続例については、「第 19 章 クロック発振器」を参照してください。																																				
	EXTAL	66	68	入力	水晶発振子を接続します。また、EXTAL 端子は外部クロックを入力することもできます。 水晶発振子を接続する場合、および外部クロック入力の場合の接続例については、「第 19 章 クロック発振器」を参照してください。																																				
		61	63	出力	システムクロック 外部デバイスにシステムクロックを供給します。																																				
動作モード コントロール	MD ₂ ~ MD ₀	75 ~ 73	77 ~ 75	入力	モード端子 動作モードを設定します。 MD ₂ ~ MD ₀ 端子と動作モードの関係は次のとあります。これらの端子は動作中には変化させないでください。																																				
					<table border="1"> <tr> <th>MD₂</th><th>MD₁</th><th>MD₀</th><th>動作モード</th></tr> <tr> <td>0</td><td>0</td><td>0</td><td>設定禁止</td></tr> <tr> <td>0</td><td>0</td><td>1</td><td>モード 1</td></tr> <tr> <td>0</td><td>1</td><td>0</td><td>モード 2</td></tr> <tr> <td>0</td><td>1</td><td>1</td><td>モード 3</td></tr> <tr> <td>1</td><td>0</td><td>0</td><td>モード 4</td></tr> <tr> <td>1</td><td>0</td><td>1</td><td>モード 5</td></tr> <tr> <td>1</td><td>1</td><td>0</td><td>モード 6</td></tr> <tr> <td>1</td><td>1</td><td>1</td><td>モード 7</td></tr> </table>	MD ₂	MD ₁	MD ₀	動作モード	0	0	0	設定禁止	0	0	1	モード 1	0	1	0	モード 2	0	1	1	モード 3	1	0	0	モード 4	1	0	1	モード 5	1	1	0	モード 6	1	1	1	モード 7
MD ₂	MD ₁	MD ₀	動作モード																																						
0	0	0	設定禁止																																						
0	0	1	モード 1																																						
0	1	0	モード 2																																						
0	1	1	モード 3																																						
1	0	0	モード 4																																						
1	0	1	モード 5																																						
1	1	0	モード 6																																						
1	1	1	モード 7																																						
システム制御	RES	63	65	入力	リセット入力 この端子が Low レベルになると、リセット状態となります。パワーオン時には本端子を必ず Low レベルにしてください。																																				

1. 概要

分類	記号	ピン番号		入出力	名称および機能
		FP-100B TFP-100B	FP-100A		
システム制御	RESO	10	12	出力	リセット出力 (マスク ROM 内蔵製品の場合) 外部デバイスに対し、WDT の発生したリセット信号を出力します。
	FWE	10	12	入力	書き込みイネーブル信号 (フラッシュメモリ内蔵製品の場合) フラッシュメモリの書き換え制御信号です。
	STBY	62	64	入力	スタンバイ この端子が Low レベルになると、ハードウェアスタンバイモードに遷移します。
	BREQ	59	61	入力	バス権要求 本 LSI に対し、外部バスマスターがバス権を要求します。
	BACK	60	62	出力	バス権要求アクノリッジ バス権を外部バスマスターに解放したことを示します。
割り込み	NMI	64	66	入力	ノンマスカブル割り込み マスク不可能な割り込みを要求します。
	$\overline{IRQ_5} \sim \overline{IRQ_0}$	17、16、 90～87	19、18、92 ～89	入力	割り込み要求 5～0 マスク可能な割り込みを要求します。
アドレスバス	$A_{23} \sim A_0$	97～100、 56～45、 43～36	99、100、1、 2、 58～47、45 ～38	出力	アドレスバス アドレスを出力します。
データバス	$D_{15} \sim D_0$	34～23、 21～18	36～25、23 ～20	入出力	データバス 双方向データバスです。
バス制御	$\overline{CS}_7 \sim \overline{CS}_0$	2～5、 88～91、	4～7、 90～93	出力	チップセレクト エリア 7～0 の選択信号です。
	AS	69	71	出力	アドレスストローブ この端子が Low レベルのとき、アドレスバス上のアドレス出力が有効であることを示します。
	RD	70	72	出力	リード この端子が Low レベルのとき、外部アドレス空間のリード状態であることを示します。
	HWR	71	73	出力	ハイライト この端子が Low レベルのとき、外部アドレス空間のライト状態であり、データバスの上位側($D_{15} \sim D_8$) が有効であることを示します。
	LWR	72	74	出力	ローライト この端子が Low レベルのとき、外部アドレス空間のライト状態であり、データバスの下位側($D_7 \sim D_0$) が有効であることを示します。
	WAIT	58	60	入力	ウェイ
					外部アドレス空間をアクセスするときに、バスサイクルにウェイステートの挿入を要求します。

分類	記号	ピン番号		入出力	名称および機能
		FP-100B TFP-100B	FP-100A		
16 ピット タイマ	TCLKD ~ TCLKA	96 ~ 93	98 ~ 95	入力	クロック入力 D ~ A 外部クロックを入力します。
	TIOCA ₂ ~ TIOCA ₀	99、97、95	1、99、97	入出力	インプットキャプチャ / アウトプットコンペア A2 ~ A0 GRA2 ~ A0 のアウトプットコンペア出力 / イン プットキャプチャ入力 / PWM 出力端子です。
	TIOCB ₂ ~ TIOCB ₀	100、98、 96	2、100、98	入出力	インプットキャプチャ / アウトプットコンペア B2 ~ B0 GRB2 ~ B0 のアウトプットコンペア出力 / イン プットキャプチャ入力
8 ピット タイマ	TMIO ₀ 、 TMIO ₂	2、4	4、6	出力	コンペアマッチ出力 コンペアマッチ出力端子です。
	TMIO ₁ 、 TMIO ₃	3、5	5、7	入出力	インプットキャプチャ入力 / コンペアマッチ出 力 インプットキャプチャ入力 / コンペアマッチ出 力端子です。
	TCLKD ~ TCLKA	96 ~ 93	98 ~ 95	入力	カウンタ外部クロック入力 カウンタに入力する外部クロックの入力端子で す。
プログラマブ ルタイミング パターンコン トローラ (TPC)	TP ₁₅ ~ TP ₀	9 ~ 2、 100 ~ 93	11 ~ 4、2、 1、 100 ~ 95	出力	TPC 出力 15 ~ 0 パルス出力端子です。
シリアルコミ ュニケーショ ンインタフェ ース (SCI)	TxD ₁ 、TxD ₀	13、12	15、14	出力	トランスマットデータ (チャネル 0、1) SCI のデータ出力端子です。
	RxD ₁ 、RxD ₀	15、14	17、16	入力	レシーブデータ (チャネル 0、1) SCI のデータ入力端子です。
	SCK ₁ 、SCK ₀	17、16	19、18	入出力	シリアルクロック (チャネル 0、1) SCI のクロック入出力端子です。
A/D 変換器	AN ₇ ~ AN ₀	85 ~ 78	87 ~ 80	入力	アナログ 7 ~ 0 アナログ入力端子です。
	ADTRG	90	92	入力	A/D 変換外部トリガ入力 A/D 変換開始のための外部トリガ入力端子です。
D/A 変換器	DA ₁ 、DA ₀	85、84	87、86	出力	アナログ出力 D/A 変換器のアナログ出力端子です。
アナログ電源	AVcc	76	78	入力	A/D 変換器および D/A 変換器の電源端子です。 A/D 変換器および D/A 変換器を使用しない場合 はシステム電源に接続してください。
	AVss	86	88	入力	A/D 変換器および D/A 変換器のグランド端子で す。 システムの電源 (0V) に接続してください。

1. 概要

分類	記号	ピン番号		入出力	名称および機能
		FP-100B TFP-100B	FP-100A		
アナログ電源	V _{REF}	77	79	入力	A/D 変換器および D/A 変換器の基準電圧入力端子です。 A/D 変換器および D/A 変換器を使用しない場合はシステムの電源に接続してください。
I/O ポート	P1 ₇ ~ P1 ₀	43 ~ 36	45 ~ 38	入出力	ポート 1 8 ビットの入出力端子です。 ポート 1 データディレクションレジスタ (P1DDR) によって、1 ビットごとに入出力を指定できます。
	P2 ₇ ~ P2 ₀	52 ~ 45	54 ~ 47	入出力	ポート 2 8 ビットの入出力端子です。 ポート 2 データディレクションレジスタ (P2DDR) によって、1 ビットごとに入出力を指定できます。
	P3 ₇ ~ P3 ₀	34 ~ 27	36 ~ 29	入出力	ポート 3 8 ビットの入出力端子です。 ポート 3 データディレクションレジスタ (P3DDR) によって、1 ビットごとに入出力を指定できます。
	P4 ₇ ~ P4 ₀	26 ~ 23、 21 ~ 18	28 ~ 25、 23 ~ 20	入出力	ポート 4 8 ビットの入出力端子です。 ポート 4 データディレクションレジスタ (P4DDR) によって、1 ビットごとに入出力を指定できます。
	P5 ₃ ~ P5 ₀	56 ~ 53	58 ~ 55	入出力	ポート 5 4 ビットの入出力端子です。 ポート 5 データディレクションレジスタ (P5DDR) によって、1 ビットごとに入出力を指定できます。
	P6 ₇ ~ P6 ₀	61、 72 ~ 69、 60 ~ 58	63、 74 ~ 71、62 ~ 60	入出力	ポート 6 8 ビットの入出力端子です。 ポート 6 データディレクションレジスタ (P6DDR) によって、1 ビットごとに入出力を指定できます。
	P7 ₇ ~ P7 ₀	85 ~ 78	87 ~ 80	入力	ポート 7 8 ビットの入力端子です。
	P8 ₄ ~ P8 ₀	91 ~ 87	93 ~ 89	入出力	ポート 8 5 ビットの入出力端子です。 ポート 8 データディレクションレジスタ (P8DDR) によって、1 ビットごとに入出力を指定できます。

分類	記号	ピン番号		入出力	名称および機能
		FP-100B TFP-100B	FP-100A		
I/O ポート	P9 ₅ ~ P9 ₀	17 ~ 12	19 ~ 14	入出力	<p><u>ポート 9</u> 6 ビットの入出力端子です。 ポート 9 データディレクションレジスタ (P9DDR) によって、1 ビットごとに入出力を 指定できます。</p>
	PA ₇ ~ PA ₀	100 ~ 93	2、1、 100 ~ 95	入出力	<p><u>ポート A</u> 8 ビットの入出力端子です。 ポート A データディレクションレジスタ (PADDR) によって、1 ビットごとに入出力を 指定できます。</p>
	PB ₇ ~ PB ₀	9 ~ 2	11 ~ 4	入出力	<p><u>ポート B</u> 8 ビットの入出力端子です。 ポート B データディレクションレジスタ (PBDDR) によって、1 ビットごとに入出力を 指定できます。</p>

1. 概要

1.3.3 モード別ピン配置一覧

モード別ピン配置一覧を表 1.4 に示します。

表 1.4 モード別ピン配置一覧 (FP-100B、TFP-100B、FP-100A)

ピン番号		端子名						
FP-100B TFP-100B	FP-100A	モード 1	モード 2	モード 3	モード 4	モード 5	モード 6	モード 7
1	3	Vcc						
2	4	PB ₀ /TP _g /TMO ₀ /CS ₇				PB ₀ /TP _g /TMO ₀		
3	5	PB ₁ /TP _g /TMIO ₁ /CS ₆				PB ₁ /TP _g /TMIO ₁		
4	6	PB ₂ /TP ₁₀ /TMO ₂ /CS ₅				PB ₂ /TP ₁₀ /TMO ₂		
5	7	PB ₃ /TP ₁₁ /TMIO ₃ /CS ₄				PB ₃ /TP ₁₁ /TMIO ₃		
6	8	PB ₄ /TP ₁₂						
7	9	PB ₅ /TP ₁₃						
8	10	PB ₆ /TP ₁₄						
9	11	PB ₇ /TP ₁₅						
10	12	RESO/FWE* ¹						
11	13	Vss						
12	14	P9 ₀ /Tx D ₀						
13	15	P9 ₁ /Tx D ₁						
14	16	P9 ₂ /Rx D ₀						
15	17	P9 ₃ /Rx D ₁						
16	18	P9 ₄ /SCK ₀ /IRQ ₄						
17	19	P9 ₅ /SCK ₁ /IRQ ₅						
18	20	P4 ₀ /D ₀ * ²	P4 ₀ /D ₀ * ³	P4 ₀ /D ₀ * ²	P4 ₀ /D ₀ * ³	P4 ₀ /D ₀ * ²	P4 ₀	
19	21	P4 ₁ /D ₁ * ²	P4 ₁ /D ₁ * ³	P4 ₁ /D ₁ * ²	P4 ₁ /D ₁ * ³	P4 ₁ /D ₁ * ²	P4 ₁	
20	22	P4 ₂ /D ₂ * ²	P4 ₂ /D ₂ * ³	P4 ₂ /D ₂ * ²	P4 ₂ /D ₂ * ³	P4 ₂ /D ₂ * ²	P4 ₂	
21	23	P4 ₃ /D ₃ * ²	P4 ₃ /D ₃ * ³	P4 ₃ /D ₃ * ²	P4 ₃ /D ₃ * ³	P4 ₃ /D ₃ * ²	P4 ₃	
22	24	Vss						
23	25	P4 ₄ /D ₄ * ²	P4 ₄ /D ₄ * ³	P4 ₄ /D ₄ * ²	P4 ₄ /D ₄ * ³	P4 ₄ /D ₄ * ²	P4 ₄	
24	26	P4 ₅ /D ₅ * ²	P4 ₅ /D ₅ * ³	P4 ₅ /D ₅ * ²	P4 ₅ /D ₅ * ³	P4 ₅ /D ₅ * ²	P4 ₅	
25	27	P4 ₆ /D ₆ * ²	P4 ₆ /D ₆ * ³	P4 ₆ /D ₆ * ²	P4 ₆ /D ₆ * ³	P4 ₆ /D ₆ * ²	P4 ₆	
26	28	P4 ₇ /D ₇ * ²	P4 ₇ /D ₇ * ³	P4 ₇ /D ₇ * ²	P4 ₇ /D ₇ * ³	P4 ₇ /D ₇ * ²	P4 ₇	
27	29	D ₈					P3 ₀	
28	30	D ₉					P3 ₁	
29	31	D ₁₀					P3 ₂	
30	32	D ₁₁					P3 ₃	
31	33	D ₁₂					P3 ₄	
32	34	D ₁₃					P3 ₅	
33	35	D ₁₄					P3 ₆	
34	36	D ₁₅					P3 ₇	
35	37	Vcc						

ピン番号		端子名										
FP-100B TFP-100B	FP-100A	モード 1	モード 2	モード 3	モード 4	モード 5	モード 6	モード 7				
36	38	A_0			$P1_0/A_0$		$P1_0$					
37	39	A_1			$P1_1/A_1$		$P1_1$					
38	40	A_2			$P1_2/A_2$		$P1_2$					
39	41	A_3			$P1_3/A_3$		$P1_3$					
40	42	A_4			$P1_4/A_4$		$P1_4$					
41	43	A_5			$P1_5/A_5$		$P1_5$					
42	44	A_6			$P1_6/A_6$		$P1_6$					
43	45	A_7			$P1_7/A_7$		$P1_7$					
44	46	Vss										
45	47	A_8			$P2_0/A_8$		$P2_0$					
46	48	A_9			$P2_1/A_9$		$P2_1$					
47	49	A_{10}			$P2_2/A_{10}$		$P2_2$					
48	50	A_{11}			$P2_3/A_{11}$		$P2_3$					
49	51	A_{12}			$P2_4/A_{12}$		$P2_4$					
50	52	A_{13}			$P2_5/A_{13}$		$P2_5$					
51	53	A_{14}			$P2_6/A_{14}$		$P2_6$					
52	54	A_{15}			$P2_7/A_{15}$		$P2_7$					
53	55	A_{16}			$P5_0/A_{16}$		$P5_0$					
54	56	A_{17}			$P5_1/A_{17}$		$P5_1$					
55	57	A_{18}			$P5_2/A_{18}$		$P5_2$					
56	58	A_{19}			$P5_3/A_{19}$		$P5_3$					
57	59	Vss										
58	60	$P6_0/\overline{WAIT}$					$P6_0$					
59	61	$P6_1/\overline{BREQ}$					$P6_1$					
60	62	$P6_2/\overline{BACK}$					$P6_2$					
61	63						$P6_3$					
62	64	\overline{STBY}										
63	65	\overline{RES}										
64	66	NMI										
65	67	Vss										
66	68	EXTAL										
67	69	XTAL										
68	70	Vcc										
69	71	\overline{AS}					$P6_4$					
70	72	\overline{RD}					$P6_5$					
71	73	\overline{HWR}					$P6_6$					
72	74	\overline{LWR}										
73	75	MD_0										
74	76	MD_1										

1. 概要

ピン番号		端子名						
FP-100B TFP-100B	FP-100A	モード 1	モード 2	モード 3	モード 4	モード 5	モード 6	モード 7
75	77	MD ₂						
76	78	AVcc						
77	79	V _{REF}						
78	80	P7 ₀ /AN ₀						
79	81	P7 ₁ /AN ₁						
80	82	P7 ₂ /AN ₂						
81	83	P7 ₃ /AN ₃						
82	84	P7 ₄ /AN ₄						
83	85	P7 ₅ /AN ₅						
84	86	P7 ₆ /AN ₆ /DA ₀						
85	87	P7 ₇ /AN ₇ /DA ₁						
86	88	AVss						
87	89	P8 ₀ /IRQ ₀						
88	90	P8 ₁ /IRQ ₁ /CS ₃				P8 ₁ /IRQ ₁		
89	91	P8 ₂ /IRQ ₂ /CS ₂				P8 ₂ /IRQ ₂		
90	92	P8 ₃ /IRQ ₃ /CS ₁ /ADTRG				P8 ₃ /IRQ ₃ /ADTRG		
91	93	P8 ₄ /CS ₀				P8 ₄		
92	94	Vss						
93	95	PA ₀ /TP ₀ /TCLKA						
94	96	PA ₁ /TP ₁ /TCLKB						
95	97	PA ₂ /TP ₂ /TIOCA ₀ /TCLKC						
96	98	PA ₃ /TP ₃ /TIOCB ₀ /TCLKD						
97	99	PA ₄ /TP ₄ /TIOCA ₁	PA ₄ /TP ₄ /TIOCA ₁ /A ₂₃			PA ₄ /TP ₄ /TIOCA ₁		
98	100	PA ₅ /TP ₅ /TIOCB ₁	PA ₅ /TP ₅ /TIOCB ₁ /A ₂₂			PA ₅ /TP ₅ /TIOCB ₁		
99	1	PA ₆ /TP ₆ /TIOCA ₂	PA ₆ /TP ₆ /TIOCA ₂ /A ₂₁			PA ₆ /TP ₆ /TIOCA ₂		
100	2	PA ₇ /TP ₇ /TIOCB ₂	A ₂₀	PA ₇ /TP ₇ /TIOCB ₂ /A ₂₀	PA ₇ /TP ₇ /TIOCB ₂ /A ₂₀	PA ₇ /TP ₇ /TIOCB ₂		

- 【注】 *1 マスク ROM 内蔵製品では RESO 端子、フラッシュメモリ内蔵製品では FWE 端子となります。また書き換え制御信号として機能するのは、モード 5 およびモード 7 です。
- *2 モード 1,3,5 では、リセット直後、P4₀/D₀ ~ P4₇/D₇ 端子は P4₀ ~ P4₇ 端子となっています（プログラムで変更できます）。
- *3 モード 2,4 では、リセット直後、P4₀/D₀ ~ P4₇/D₇ 端子は D₀ ~ D₇ 端子となっています（プログラムで変更できます）。

1.4 水晶発振子を接続する際の注意点

H8/3024 グループでは、最大動作周波数 25MHz までをサポートしております。20MHz より高周波数の水晶振動子を接続する場合は、発振回路の外付け負荷容量の値など、回路定数については注意が必要です。

詳細は「19.2.1 水晶発振子を接続する方法」を参照してください。

2. CPU

2.1 概要

H8/300H CPU は、H8/300CPU の上位互換のアーキテクチャを持つ内部 32 ビット構成の高速 CPU です。H8/300H CPU は、16 ビット × 16 本の汎用レジスタを持ち、16M バイトのリニアなアドレス空間を取り扱うことができ、リアルタイム制御に最適です。

2.1.1 特長

H8/300H CPU には、次の特長があります。

H8/300CPU 上位互換

- H8/300 シリーズのオブジェクトプログラムを実行可能

汎用レジスタ方式

- 16 ビット × 16 本 (8 ビット × 16 本、32 ビット × 8 本としても使用可能)

64 種類の基本命令

- 8/16/32 ビット転送、演算命令
- 乗除算命令
- 強力なビット操作命令

8 種類のアドレッシングモード

- レジスタ直接 (Rn)
- レジスタ間接 (@ERn)
- ディスプレースメント付レジスタ間接 (@(d:16,ERn), @(d:24,ERn))
- ポストインクリメント / プリデクリメントレジスタ間接 (@ERn + / @ - ERn)
- 絶対アドレス (@aa:8, @aa:16, @aa:24)
- イミディエイト (#xx:8, #xx:16, #xx:32)
- プログラムカウンタ相対 (@(d:8,PC), @(d:16,PC))
- メモリ間接 (@@aa:8)

16M バイトのリニアアドレス空間

高速動作

- 頻出命令をすべて 2 ~ 4 ステートで実行
- 最高動作周波数 : 25MHz
- 8/16/32 ビットレジスタ間加減算 80ns@25MHz
- 8 × 8 ビットレジスタ間乗算 560ns@25MHz
- 16 ÷ 8 ビットレジスタ間除算 560ns@25MHz
- 16 × 16 ビットレジスタ間乗算 0.88 μs @25MHz
- 32 ÷ 16 ビットレジスタ間除算 0.88 μs @25MHz

2 種類の CPU 動作モード

- ノーマルモード

- アドバンストモード

低消費電力動作

- SLEEP 命令により低消費電力状態に遷移

2.1.2 H8/300CPU との相違点

H8/300H CPU は、H8/300CPU に対して、次の点が強化、拡張されています。

汎用レジスタを拡張

- 16 ビット × 8 本の拡張レジスタを追加

アドレス空間を拡張

- アドバンストモードのとき、最大 16M バイトのアドレス空間を使用可能
- ノーマルモードのとき、H8/300CPU と同一の 64k バイトのアドレス空間を使用可能

アドレッシングモードを強化

- 16M バイトのアドレス空間を有効に使用可能

命令強化

- 32 ビット転送、演算命令を追加
- 符号付き乗除算命令などを追加

2.2 CPU 動作モード

H8/300H CPU は、ノーマルモードおよびアドバンストモードの 2 つの CPU 動作モードを持っています。サポートするアドレス空間は、ノーマルモードの場合最大 64k バイト、アドバンストモードの場合最大 16M バイトとなります。




図 2.1 CPU 動作モード

2.3 アドレス空間

本 LSI でのメモリマップの概要を図 2.2 に示します。H8/300H CPU はノーマルモードのとき最大 64K バイト、またアドバンストモードのとき最大 16M バイトのアドレス空間をリニアに使用することができます。詳細は「3.6 各動作モードのメモリマップ」を参照してください。

アドレス空間が 1M バイトモードの場合、実効アドレスの上位 4 ビットは無視され、20 ビットのアドレスとなります。




図 2.2 メモリマップ

2.4 レジスタ構成

2.4.1 概要

H8/300H CPU の内部レジスタ構成を図 2.3 に示します。これらのレジスタは、汎用レジスタとコントロールレジスタの 2 つに分類することができます。

汎用レジスタ (ERn)			
ER0	E0	R0H	R0L
ER1	E1	R1H	R1L
ER2	E2	R2H	R2L
ER3	E3	R3H	R3L
ER4	E4	R4H	R4L
ER5	E5	R5H	R5L
ER6	E6	R6H	R6L
ER7	E7	(SP)	R7L

コントロールレジスタ (CR)							
PC							
CCR							

《記号説明》	7	6	5	4	3	2	1	0
	I	UI	H	U	N	Z	V	C

図 2.3 CPU 内部レジスタ構成

2.4.2 汎用レジスタ

H8/300H CPU は 32 ビット長の汎用レジスタ 8 本を持っています。汎用レジスタは、すべて同じ機能を持っており、アドレスレジスタとしてもデータレジスタとしても使用することができます。

データレジスタとしては 32 ビット、16 ビットまたは 8 ビットレジスタとして使用できます。

アドレスレジスタおよび 32 ビットレジスタとしては、一括して汎用レジスタ ER (ER0 ~ ER7) として使用します。

16 ビットレジスタとしては、汎用レジスタ ER を分割して汎用レジスタ E (E0 ~ E7)、汎用レジスタ R (R0 ~ R7) として使用します。これらは同等の機能を持っており、16 ビットレジスタを最大 16 本を使用することができます。なお、汎用レジスタ E (E0 ~ E7) を、特に拡張レジスタと呼ぶ場合があります。

8 ビットレジスタとしては、汎用レジスタ R を分割して汎用レジスタ RH (R0H ~ R7H)、汎用レジスタ RL (R0L ~ R7L) として使用します。これらは同等の機能を持っており、8 ビットレジスタを最大 16 本を使用することができます。

汎用レジスタの使用方法を図 2.4 に示します。各レジスタを独立に使用方法を選択することができます。




図 2.4 汎用レジスタの使用方法

汎用レジスタ ER7 には、汎用レジスタとしての機能に加えて、スタックポインタ (SP) としての機能が割り当てられており、例外処理やサブルーチン分岐などで暗黙的に使用されます。スタックの状態を図 2.5 に示します。




図 2.5 スタックの状態

2.4.3 コントロールレジスタ

コントロールレジスタには、24ビットのプログラムカウンタ(PC)と8ビットのコンディションコードレジスタ(CCR)があります。

(1) プログラムカウンタ(PC)

24ビットのカウンタで、CPUが次に実行する命令のアドレスを示しています。CPUの命令は、すべて2バイト(ワード)を単位としているため、最下位ビットは無効です(命令コードのリード時には最下位ビットは0とみなされます)。

(2) コンディションコードレジスタ(CCR)

8ビットのレジスタで、CPUの内部状態を示しています。割り込みマスクビット(I)とハーフキャリ(H)、ネガティブ(N)、ゼロ(Z)、オーバフロー(V)、キャリ(C)の各フラグを含む8ビットで構成されています。

ビット7：割り込みマスクビット(I)

本ビットが1にセットされると、割り込みがマスクされます。ただし、NMIはIビットに関係なく受け付けられます。例外処理の実行が開始されたときに1にセットされます。

ビット6：ユーザビット/割り込みマスクビット(UI)

ソフトウェア(LDC、STC、ANDC、ORC、XORC命令)でリード/ライトできます。割り込みマスクビットとしても使用可能です。詳細は「第5章 割り込みコントローラ」を参照してください。

ビット5：ハーフキャリフラグ(H)

ADD.B、ADDX.B、SUB.B、SUBX.B、CMP.B、NEG.B命令の実行により、ビット3にキャリまたはボローが生じたとき1にセットされ、生じなかったとき0にクリアされます。ADD.W、SUB.W、CMP.W、NEG.W命令の実行によりビット11にキャリまたはボローが生じたとき、またはADD.L、SUB.L、CMP.L、NEG.L命令の実行によりビット27にキャリまたはボローが生じたとき1にセットされ、生じなかったとき0にクリアされます。

ビット 4 : ユーザビット (U)

ソフトウェア (LDC、STC、ANDC、ORC、XORC 命令) でリード / ライトできます。

ビット 3 : ネガティブフラグ (N)

データの最上位ビットを符号ビットとみなし、最上位ビットの値を格納します。

ビット 2 : ゼロフラグ (Z)

データがゼロのとき 1 にセットされ、ゼロ以外のとき 0 にクリアされます。

ビット 1 : オーバフローフラグ (V)

算術演算命令の実行により、オーバフローが生じたとき 1 にセットされます。それ以外のとき 0 にクリアされます。

ビット 0 : キャリフラグ (C)

演算の実行により、キャリが生じたとき 1 にセットされ、生じなかったとき 0 にクリアされます。
キャリには次の種類があります。

(a) 加算結果のキャリ

(b) 減算結果のボロー

(c) シフト / ローテートのキャリ

また、キャリフラグには、ビットアキュムレータ機能があり、ビット操作命令で使用されます。

なお、命令によってはフラグが変化しない場合があります。CCR は、LDC、STC、ANDC、ORC、
XORC 命令で操作することができます。また、N、Z、V、C の各フラグは、条件分岐命令 (Bcc) で
使用されます。

各命令ごとのフラグの変化については、「付録 A.1 命令一覧」を参照してください。

また I、UI ビットについては、「第 5 章 割り込みコントローラ」を参照してください。

2.4.4 CPU 内部レジスタの初期値

リセット例外処理によって、CPU 内部レジスタのうち、PC はベクタからロードすることにより初期化され、CCR の I ビットは 1 にセットされますが、汎用レジスタと CCR の他のビットは初期化されません。SP (ER7) の初期値も不定です。したがって、リセット直後に、MOV.L 命令を使用して SP (ER7) の初期化を行ってください。

2.5 データ構成

H8/300H CPU は、1 ビット、4 ビット BCD、8 ビット（バイト）、16 ビット（ワード）、および 32 ビット（ロングワード）のデータを扱うことができます。

1 ビットデータはビット操作命令で扱われ、オペランドデータ（バイト）の第 n ビット ($n = 0, 1, 2, \dots, 7$) という形式でアクセスされます。

なお、DAA および DAS の 10 進補正命令では、バイトデータは 2 衔の 4 ビット BCD データとなります。

2.5.1 汎用レジスタのデータ構成

汎用レジスタのデータ構成を図 2.6、図 2.7 に示します。

データ形	汎用レジスタ	データイメージ
1 ビットデータ	RnH	
1 ビットデータ	RnL	
4 ビット BCD データ	RnH	
4 ビット BCD データ	RnL	
バイトデータ	RnH	
バイトデータ	RnL	

図 2.6 汎用レジスタのデータ構成 (1)




図 2.7 汎用レジスタのデータ構成 (2)

2.5.2 メモリ上でのデータ構成

メモリ上でのデータ構成を図 2.8 に示します。

H8/300H CPU は、メモリ上のワードデータ / ロングワードデータをアクセスすることができます。これらは、偶数番地から始まるデータに限定されます。奇数番地から始まるワードデータ / ロングワードデータをアクセスした場合、アドレスの最下位ビットは 0 とみなされ、1 番地前から始まるデータをアクセスします。この場合、アドレスエラーは発生しません。命令コードについても同様です。




図 2.8 メモリ上でのデータ構成

なお、ER7 (SP) をアドレスレジスタとしてスタックをアクセスするときは、必ずワードサイズまたはロングワードサイズでアクセスしてください。

2.6 命令セット

2.6.1 命令セットの概要

H8/300H CPU の命令は合計 64 種類あり、各命令の機能によって、表 2.1 に示すように分類されます。

表 2.1 命令の分類

機能	命令	種類
データ転送命令	MOV、PUSH ^{*1} 、POP ^{*1} 、MOVTPE ^{*2} 、MOVFP ^{*2}	5
算術演算命令	ADD、SUB、ADDX、SUBX、INC、DEC、ADDS、SUBS、DAA、DAS、MULXU、MULXS、DIVXU、DIVXS、CMP、NEG、EXTS、EXTU	18
論理演算命令	AND、OR、XOR、NOT	4
シフト命令	SHAL、SHAR、SHLL、SHLR、ROTL、ROTR、ROTXL、ROTXR	8
ビット操作命令	BSET、BCLR、BNOT、BTST、BAND、BIAND、BOR、BIOR、BXOR、BIXOR、BLD、BILD、BST、BIST	14
分岐命令	Bcc ^{*3} 、JMP、BSR、JSR、RTS	5
システム制御命令	TRAPA、RTE、SLEEP、LDC、STC、ANDC、ORC、XORC、NOP	9
ブロック転送命令	EEPMOV	1

合計 64 種類

【注】 *1 POP.W Rn、PUSH.W Rn は、それぞれ MOV.W @SP + , Rn、MOV.W Rn , @ - SP と同一です。
また、POP.L ERn、PUSH.L ERn はそれぞれ MOV.L @SP + , Rn、MOV.L Rn , @ - SP と同一です。

*2 本 LSI では使用できません。

*3 Bcc は条件分岐命令の総称です。

2.6.2 命令とアドレッシングモードの組み合わせ

H8/300H CPU で使用可能な命令を表 2.2 に示します。

表 2.2 命令とアドレッシングモードの組み合わせ

		アドレッシングモード													
機能	命 令	# xx	Rn	@ERn	@(d : 16.ERn)	@(d : 24.ERn)	@ERnh/@ERn	@aa : 8	@aa : 16	@aa : 24	@(d : 8.PC)	@(d : 16.PC)	@(d : 24.PC)	@aa : 8	
データ転送命令	MOV	BWL	BWL	BWL	BWL	BWL	BWL	B	BWL	BWL	-	-	-	-	
	POP, PUSH	-	-	-	-	-	-	-	-	-	-	-	-	-	
	MOVFP, MOVTP	-	-	-	-	-	-	-	-	-	-	-	-	-	
算術演算命令	ADD, CMP	BWL	BWL	-	-	-	-	-	-	-	-	-	-	-	
	SUB	WBL	BWL	-	-	-	-	-	-	-	-	-	-	-	
	ADDX, SUBX	B	B	-	-	-	-	-	-	-	-	-	-	-	
	INC, DEC	-	L	-	-	-	-	-	-	-	-	-	-	-	
	ADD\$, SUBS	-	BWL	-	-	-	-	-	-	-	-	-	-	-	
	DAA, DAS	-	B	-	-	-	-	-	-	-	-	-	-	-	
算術命令	MULXU,	-	-	-	-	-	-	-	-	-	-	-	-	-	
	MULXS,	-	BW	-	-	-	-	-	-	-	-	-	-	-	
	DIVXU,	-	-	-	-	-	-	-	-	-	-	-	-	-	
	DIVXS,	-	BWL	-	-	-	-	-	-	-	-	-	-	-	
	NEG	-	BWL	-	-	-	-	-	-	-	-	-	-	-	
論理演算命令	EXTU, EXTS	-	WL	-	-	-	-	-	-	-	-	-	-	-	
	AND, OR, XOR	-	BWL	-	-	-	-	-	-	-	-	-	-	-	
	NOT	-	BWL	-	-	-	-	-	-	-	-	-	-	-	
シフト命令	-	BWL	-	-	-	-	-	-	-	-	-	-	-	-	
ビット操作命令	-	B	B	-	-	-	-	-	-	-	B	-	-	-	
分岐命令	Bcc, BSR	-	-	-	-	-	-	-	-	-	-	-	-	-	
	JMP, JSR	-	-	-	-	-	-	-	-	-	-	-	-	-	
	RTS	-	-	-	-	-	-	-	-	-	-	-	-	-	
	TRAPA	-	-	-	-	-	-	-	-	-	-	-	-	-	
	RTE	-	-	-	-	-	-	-	-	-	-	-	-	-	
	SLEEP	-	-	-	-	-	-	-	-	-	-	-	-	-	
システム制御命令	LDC	B	B	W	W	W	W	W	W	W	W	W	W	W	
	STC	-	B	W	W	W	W	W	W	W	W	W	W	W	
	ANDC, ORC	B	-	-	-	-	-	-	-	-	-	-	-	-	
	XORC	-	-	-	-	-	-	-	-	-	-	-	-	-	
ブロック転送命令	NOP	-	-	-	-	-	-	-	-	-	-	-	-	-	

[記号説明]
B : バイト、W : ワード、L : ロングワード

2.6.3 命令の機能別一覧

各命令の機能について表 2.3 ~ 表 2.10 に示します。各表で使用しているオペレーションの記号の意味は次のとおりです。

《オペレーションの記号》

Rd	汎用レジスタ (デスティネーション側) *
Rs	汎用レジスタ (ソース側) *
Rn	汎用レジスタ*
ERn	汎用レジスタ (32 ビットレジスタ / アドレスレジスタ) *
(EAd)	デスティネーションオペランド
(EAs)	ソースオペランド
CCR	コンディションコードレジスタ
N	CCR の N (ネガティブ) フラグ
Z	CCR の Z (ゼロ) フラグ
V	CCR の V (オーバフロー) フラグ
C	CCR の C (キャリ) フラグ
PC	プログラムカウンタ
SP	スタックポインタ
#IMM	イミディエイトデータ
disp	ディスプレースメント
+	加算
-	減算
×	乗算
÷	除算
	論理積
	論理和
⊕	排他的論理和
	転送
~	反転論理 (論理的補数)
: 3/ : 8/ : 16/ : 24	3/8/16/24 ビット長

【注】 * 汎用レジスタは、8 ビット (R0H ~ R7H, R0L ~ R7L)、16 ビット (R0 ~ R7, E0 ~ E7)、または 32 ビットレジスタ / アドレスレジスタ (ER0 ~ ER7) です。

2. CPU

表 2.3 データ転送命令

命令	サイズ*	機能
MOV	B/W/L	(EAs) Rd, Rs (EAd) 汎用レジスタと汎用レジスタまたは汎用レジスタとメモリ間でデータ転送します。また、イミディエイトデータを汎用レジスタに転送します。
MOVFPE	B	(EAs) Rd 本 LSI では使用できません。
MOVTP	B	Rs (EAs) 本 LSI では使用できません。
POP	W/L	@SP + Rn スタックから汎用レジスタへデータを復帰します。 POP.W Rn は MOV.W @SP + , Rn と、また POP.L ERn は MOV.L @SP + , ERn と同一です。
PUSH	W/L	Rn @ - SP 汎用レジスタの内容をスタックに退避します。 PUSH.W Rn は MOV.W Rn , @ - SP と、また PUSH.L ERn は MOV.L ERn , @ - SP と同一です。

【注】* サイズはオペランドサイズを示します。

B : バイト

W : ワード

L : ロングワード

表 2.4 算術演算命令

命令	サイズ*	機能
ADD SUB	B/W/L	Rd ± Rs Rd, Rd ± #IMM Rd 汎用レジスタと汎用レジスタ、または汎用レジスタとイミディエイトデータ間の加減算を行います（バイトサイズでの汎用レジスタとイミディエイトデータ間の減算はできません。SUBX 命令または ADD 命令を使用してください）。
ADDX SUBX	B	Rd ± Rs ± C Rd, Rd ± #IMM ± C Rd 汎用レジスタと汎用レジスタ、または汎用レジスタとイミディエイトデータ間のキャリ付き加減算を行います。
INC DEC	B/W/L	Rd ± 1 Rd, Rd ± 2 Rd 汎用レジスタに 1 または 2 を加減算します（バイトサイズの演算では 1 の加減算のみ可能です）。
ADDS SUBS	L	Rd ± 1 Rd, Rd ± 2 Rd, Rd ± 4 Rd 32 ビットレジスタに 1、2 または 4 を加減算します。
DAA DAS	B	Rd (10 進補正) Rd 汎用レジスタ上の加減算結果を CCR を参照して 4 ビット BCD データに補正します。
MULXU	B/W	Rd × Rs Rd 汎用レジスタと汎用レジスタ間の符号なし乗算を行います。8 ビット × 8 ビット 16 ビット、16 ビット × 16 ビット 32 ビットの乗算が可能です。

命令	サイズ*	機能
MULXS	B/W	Rd × Rs Rd 汎用レジスタと汎用レジスタ間の符号付き乗算を行います。8 ビット × 8 ビット 16 ビット、16 ビット × 16 ビット 32 ビットの乗算が可能です。
DIVXU	B/W	Rd ÷ Rs Rd 汎用レジスタと汎用レジスタ間の符号なし除算を行います。16 ビット ÷ 8 ビット 商 8 ビット 余り 8 ビット、32 ビット ÷ 16 ビット 商 16 ビット 余り 16 ビットの除算が可能です。
DIVXS	B/W	Rd ÷ Rs Rd 汎用レジスタと汎用レジスタ間の符号付き除算を行います。16 ビット ÷ 8 ビット 商 8 ビット 余り 8 ビット、32 ビット ÷ 16 ビット 商 16 ビット 余り 16 ビットの除算が可能です。
CMP	B/W/L	Rd - Rs, Rd - #IMM 汎用レジスタと汎用レジスタ、または汎用レジスタとイミディエイトデータ間の比較を行い、その結果を CCR に反映します。
NEG	B/W/L	0 - Rd Rd 汎用レジスタの内容の 2 の補数（算術的補数）をとります。
EXTS	W/L	Rd (符号拡張) Rd 16 ビットレジスタの下位 8 ビットをワードサイズに符号拡張します。 または、32 ビットレジスタの下位 16 ビットをロングワードサイズに符号拡張します。
EXTU	W/L	Rd (ゼロ拡張) Rd 16 ビットレジスタの下位 8 ビットをワードサイズにゼロ拡張します。 または、32 ビットレジスタの下位 16 ビットをロングワードサイズにゼロ拡張します。

【注】 * サイズはオペランドサイズを示します。

B : バイト

W : ワード

L : ロングワード

表 2.5 論理演算命令

命令	サイズ*	機能
AND	B/W/L	Rd Rs Rd、Rd #IMM Rd 汎用レジスタと汎用レジスタ、または汎用レジスタとイミディエイトデータ間の論理積をとります。
OR	B/W/L	Rd Rs Rd、Rd #IMM Rd 汎用レジスタと汎用レジスタ、または汎用レジスタとイミディエイトデータ間の論理和をとります。
XOR	B/W/L	Rd⊕Rs Rd、Rd⊕#IMM Rd 汎用レジスタ間の排他的論理和、または汎用レジスタとイミディエイトデータの排他的論理和をとります。
NOT	B/W/L	~ Rd Rd 汎用レジスタの内容の 1 の補数（論理的補数）をとります。

【注】 * サイズはオペランドサイズを示します。

B : バイト

W : ワード

L : ロングワード

表 2.6 シフト命令

命令	サイズ*	機能
SHAL	B/W/L	Rd (シフト処理) Rd 汎用レジスタの内容を算術的にシフトします。
SHAR		
SHLL	B/W/L	Rd (シフト処理) Rd 汎用レジスタの内容を論理的にシフトします。
SHLR		
ROTL	B/W/L	Rd (ローテート処理) Rd 汎用レジスタの内容をローテートします。
ROTR		
ROTXL	B/W/L	Rd (ローテート処理) Rd 汎用レジスタの内容をキャリフラグを含めてローテートします。
ROTXR		

【注】 * サイズはオペランドサイズを示します。

B : バイト

W : ワード

L : ロングワード

表 2.7 ピット操作命令

命令	サイズ*	機能
BSET	B	1 (<ビット番号> of <EAd>) 汎用レジスタまたはメモリのオペランドの指定された1ビットを1にセットします。ビット番号は、3ビットのイミディエイトデータまたは汎用レジスタの内容下位3ビットで指定します。
BCLR	B	0 (<ビット番号> of <EAd>) 汎用レジスタまたはメモリのオペランドの指定された1ビットを0にクリアします。ビット番号は、3ビットのイミディエイトデータまたは汎用レジスタの内容下位3ビットで指定します。
BNOT	B	~(<ビット番号> of <EAd>) (<ビット番号> of <EAd>) 汎用レジスタまたはメモリのオペランドの指定された1ビットを反転します。ビット番号は、3ビットのイミディエイトデータまたは汎用レジスタの内容下位3ビットで指定します。
BTST	B	~(<ビット番号> of <EAd>) Z 汎用レジスタまたはメモリのオペランドの指定された1ビットをテストし、ゼロフラグに反映します。ビット番号は、3ビットのイミディエイトデータまたは汎用レジスタの内容下位3ビットで指定します。
BAND	B	C (<ビット番号> of <EAd>) C 汎用レジスタまたはメモリのオペランドの指定された1ビットとキャリフラグとの論理積をとり、キャリフラグに結果を格納します。ビット番号は、3ビットのイミディエイトデータで指定します。
BIAND	B	C [~(<ビット番号> of <EAd>)] C 汎用レジスタまたはメモリのオペランドの指定された1ビットを反転し、キャリフラグとの論理積をとり、キャリフラグに結果を格納します。ビット番号は、3ビットのイミディエイトデータで指定します。
BOR	B	C (<ビット番号> of <EAd>) C 汎用レジスタまたはメモリのオペランドの指定された1ビットとキャリフラグとの論理和をとり、キャリフラグに結果を格納します。ビット番号は、3ビットのイミディエイトデータで指定します。
BIOR	B	C [~(<ビット番号> of <EAd>)] C 汎用レジスタまたはメモリのオペランドの指定された1ビットを反転し、キャリフラグとの論理和をとり、キャリフラグに結果を格納します。ビット番号は、3ビットのイミディエイトデータで指定します。
BXOR	B	C⊕(<ビット番号> of <EAd>) C 汎用レジスタまたはメモリのオペランドの指定された1ビットとキャリフラグとの排他的論理和をとり、キャリフラグに結果を格納します。ビット番号は、3ビットのイミディエイトデータで指定します。
BIXOR	B	C⊕[~(<ビット番号> of <EAd>)] C 汎用レジスタまたはメモリのオペランドの指定された1ビットを反転し、キャリフラグとの排他的論理和をとり、キャリフラグに結果を格納します。 ビット番号は、3ビットのイミディエイトデータで指定します。
BLD	B	(<ビット番号> of <EAd>) C 汎用レジスタまたはメモリのオペランドの指定された1ビットをキャリフラグに転送します。ビット番号は、3ビットのイミディエイトデータで指定します。

2. CPU

命令	サイズ*	機能
BILD	B	$\sim (< \text{ビット番号} > \text{ of } < \text{EAd} >) \text{ C}$ 汎用レジスタまたはメモリのオペラントの指定された 1 ビットを反転し、キャリフラグに転送します。 ビット番号は、3 ビットのイミディエイトデータで指定します。
BST	B	$\text{C} (< \text{ビット番号} > \text{ of } < \text{EAd} >)$ 汎用レジスタまたはメモリのオペラントの指定された 1 ビットにキャリフラグの内容を転送します。ビット番号は、3 ビットのイミディエイトデータで指定します。
BIST	B	$\text{C} \sim (< \text{ビット番号} > \text{ of } < \text{EAd} >)$ 汎用レジスタまたはメモリのオペラントの指定された 1 ビットに、反転されたキャリフラグの内容を転送します。 ビット番号は、3 ビットのイミディエイトデータで指定されます。

【注】 * サイズはオペランドサイズを示します。

B : バイト

表 2.8 分岐命令

命令	サイズ	機能	
Bcc	-	指定した条件が成立しているとき、指定されたアドレスへ分岐します。分岐条件を下表に示します。	
		ニーモニック	説明
		BRA (BT)	Always (True)
		BRN (BF)	Never (False)
		BHI	High
		BLS	Low or Same
		Bcc (BHS)	Carry Clear (High or Same)
		BCS (BLO)	Carry Set (Low)
		BNE	Not Equal
		BEQ	EQual
		BVC	OVerflow Clear
		BVS	OVerflow Set
		BPL	Plus
		BMI	Minus
		BGE	Greater or Equal
		BLT	Less Than
		BGT	Greater Than
		BLE	Less or Equal
JMP	-	指定されたアドレスへ無条件に分岐します。	
BSR	-	指定されたアドレスへサブルーチン分岐します。	
JSR	-	指定されたアドレスへサブルーチン分岐します。	
RTS	-	サブルーチンから復帰します。	

2. CPU

表 2.9 システム制御命令

命令	サイズ*	機能
TRAPA	-	命令トラップ例外処理を行います。
RTE	-	例外処理ルーチンから復帰します。
SLEEP	-	低消費電力状態に遷移します。
LDC	B/W	(EA) CCR ソースオペランドを CCR に転送します。CCR はバイトサイズですが、メモリからの転送のときデータのリードはワードサイズで行われます。
STC	B/W	CCR (EAd) CCR の内容をデスティネーションのロケーションに転送します。CCR はバイトサイズですが、メモリへの転送のときデータのライトはワードサイズで行われます。
ANDC	B	CCR #IMM CCR CCR とイミディエイトデータの論理積をとります。
ORC	B	CCR #IMM CCR CCR とイミディエイトデータの論理和をとります。
XORC	B	CCR⊕#IMM CCR CCR とイミディエイトデータの排他的論理和をとります。
NOP	-	PC + 2 PC PC のインクリメントだけを行います。

【注】 * サイズはオペランドサイズを示します。

B : バイト

W : ワード

表 2.10 ブロック転送命令

命令	サイズ	機能
EEPMOV.B	-	if R4L = 0 then Repeat @ER5+ @ER6+、R4L - 1 R4L Until R4L = 0 else next;
EEPMOV.W	-	if R4 = 0 then Repeat @ER5+ @ER6+、R4 - 1 R4 Until R4 = 0 else next; ブロック転送命令です。ER5 で示されるアドレスから始まり、R4L または R4 で指定されるバイト数のデータを、ER6 で示されるアドレスのロケーションへ転送します。転送終了後、次の命令を実行します。

2.6.4 命令の基本フォーマット

H8/300H CPU の命令は、2 バイト（ワード）を単位にしています。各命令はオペレーションフィールド (OP)、レジスタフィールド (r)、EA 拡張部 (EA) およびコンディションフィールド (cc) から構成されています。

(1) オペレーションフィールド

命令の機能を表し、アドレスシングルモードの指定、オペランドの処理内容を指定します。命令の先頭 4 ビットを必ず含みます。2 つのオペレーションフィールドを持つ場合もあります。

(2) レジスタフィールド

汎用レジスタを指定します。アドレスレジスタのとき 3 ビット、データレジスタのとき 3 ビットまたは 4 ビットです。2 つのレジスタフィールドを持つ場合、またはレジスタフィールドを持たない場合もあります。

(3) EA 拡張部

イミディエイトデータ、絶対アドレスまたはディスプレースメントを指定します。8 ビット、16 ビット、32 ビットです。24 ビットアドレスおよびディスプレースメントは上位 8 ビットをすべて 0 (H'00) とした 32 ビットデータとして扱われます。

(4) コンディションフィールド

Bcc 命令の分岐条件を指定します。

図 2.9 に命令フォーマットの例を示します。




図 2.9 命令フォーマット

2.6.5 ビット操作命令使用上の注意

BSET、BCLR、BNOT、BST、BIST の各命令は、バイト単位でデータをリードし、ビット操作後に再びバイト単位でデータをライトします。したがって、ライト専用ビットを含むレジスタ、またはポートに対してこれらの命令を使用する場合には注意が必要です。

動作順序		動作内容
1	リード	指定したアドレスのデータ（バイト単位）をリードします。
2	ビット操作	リードしたデータの指定された 1 ビットを操作します。
3	ライト	指定したアドレスに操作したデータ（バイト単位）をライトします。

ポート 4 の DDR に、BCLR 命令を実行した例を示します。

P4₇、P4₆ は入力ポートに設定され、P4₅～P4₀ は出力ポートに設定されているとします。

ここで、BCLR 命令で、P4₀ を入力ポートにする例を示します。

(1) BCLR 命令を実行前

	P4 ₇	P4 ₆	P4 ₅	P4 ₄	P4 ₃	P4 ₂	P4 ₁	P4 ₀
入出力	入力	入力	出力	出力	出力	出力	出力	出力
DDR	0	0	1	1	1	1	1	1

(2) BCLR 命令を実行

BCLR#0 , @P4DDR DDR に対して BCLR 命令を実行します。

(3) BCLR 命令を実行後

	P4 ₇	P4 ₆	P4 ₅	P4 ₄	P4 ₃	P4 ₂	P4 ₁	P4 ₀
入出力	出力	入力						
DDR	1	1	1	1	1	1	1	0

(4) BCLR 命令の動作説明

BCLR 命令を実行すると、CPU は、最初に P4DDR をリードします。

P4DDR はライト専用レジスタですので、CPU は H'FF をリードします。

したがって、この例では、DDR は H'3F ですが、CPU がリードしたデータは H'FF となります。

つぎに、CPU は、リードしたデータのビット 0 を 0 にクリアして、データを H'FE に変更します。

最後に、このデータ（H'FE）を DDR に書き込んで、BCLR 命令を終了します。

その結果、P4₀ は、DDR が 0 になり、入力ポートになります。しかし、入力ポートであったビット 7、6 の DDR が 1 になって、出力ポートに変化してしまいます。

また、内部 I/O レジスタのフラグを 0 にクリアするために、BCLR 命令を使用することができます。例えば、IRQ ステータスレジスタ（ISR）の場合、フラグのクリア条件としてフラグをリードすることが必要ですが、BCLR 命令を用いることにより、割り込み処理ルーチンなどで当該フラグが 1 にセットされていることが明らかであれば、事前に当該フラグをリードする必要はありません。

2.7 アドレッシングモードと実効アドレスの計算方法

2.7.1 アドレッシングモード

H8/300H CPU は、表 2.11 に示すように、8 種類のアドレッシングモードをサポートしています。命令ごとに、使用できるアドレッシングモードは異なります。

演算命令では、レジスタ直接、およびイミディエイトが使用できます。

転送命令では、プログラムカウンタ相対とメモリ間接を除くすべてのアドレッシングモードが使用できます。

また、ビット操作命令では、オペランドの指定にレジスタ直接、レジスタ間接、および絶対アドレス(@aa:8)が使用できます。さらに、オペランド中のビット番号を指定するためにレジスタ直接(BSET、BCLR、BNOT、BTST の各命令)、およびイミディエイト (3 ビット) が独立して使用できます。

表 2.11 アドレッシングモード一覧表

No	アドレッシングモード	記号
(1)	レジスタ直接	Rn
(2)	レジスタ間接	@ERn
(3)	ディスプレースメント付きレジスタ間接	@(d:16, ERn) / @(d:24, ERn)
(4)	ポストインクリメントレジスタ間接 プリデクリメントレジスタ間接	@ERn + @ - ERn
(5)	絶対アドレス	@aa:8 / @aa:16 / @aa:24
(6)	イミディエイト	#xx:8 / #xx:16 / #xx:32
(7)	プログラムカウンタ相対	@(d:8,PC) / @(d:16, PC)
(8)	メモリ間接	@@aa:8

(1) レジスタ直接 Rn

命令コードのレジスタフィールドで指定されるレジスタ(8 ビット、16 ビットまたは 32 ビット) がオペランドとなります。

8 ビットレジスタとしては R0H ~ R7H 、 R0L ~ R7L を指定可能です。

16 ビットレジスタとしては R0 ~ R7 、 E0 ~ E7 を指定可能です。

32 ビットレジスタとしては ER0 ~ ER7 を指定可能です。

(2) レジスタ間接 @ERn

命令コードのレジスタフィールドで指定されるアドレスレジスタ (ERn) の内容の下位 24 ビットをアドレスとしてメモリ上のオペランドを指定します。

(3) ディスプレースメント付きレジスタ間接 @(d:16, ERn) / @(d:24, ERn)

命令コードのレジスタフィールドで指定されるアドレスレジスタ (ERn) の内容に、命令コード中に含まれる 16 ビットディスプレースメントまたは 24 ビットディスプレースメントを加算した内容の下位 24 ビットをアドレスとしてメモリ上のオペランドを指定します。加算に際して、 16 ビットディスプレースメントは符号拡張されます。

(4) ポストインクリメントレジスタ間接 @ERn + / プリデクリメントレジスタ間接 @ - ERn

- ポストインクリメントレジスタ間接 @ERn +

命令コードのレジスタフィールドで指定されるアドレスレジスタ (ERn) の内容の下位 24 ビットをアドレスとしてメモリ上のオペランドを指定します。

その後、アドレスレジスタの内容(32ビット)に1、2または4が加算され、加算結果がアドレスレジスタに格納されます。バイトサイズでは1、ワードサイズでは2、ロングワードサイズでは4がそれぞれ加算されます。ワードサイズ/ロングワードサイズのとき、レジスタの内容が偶数となるようにしてください。

- プリデクリメントレジスタ間接 @ - ER_n

命令コードのレジスタフィールドで指定されるアドレスレジスタ(ER_n)の内容から1、2または4を減算した内容の下位24ビットをアドレスとして、メモリ上のオペランドを指定します。その後、減算結果がアドレスレジスタに格納されます。バイトサイズでは1、ワードサイズでは2、ロングワードサイズでは4がそれぞれ減算されます。ワードサイズ、ロングワードサイズのとき、アドレスレジスタの内容が偶数となるようにしてください。

(5) 絶対アドレス @aa:8 / @aa:16 / @aa:24

命令コード中に含まれる絶対アドレスで、メモリ上のオペランドを指定します。

絶対アドレスは8ビット(@aa:8)、16ビット(@aa:16)、または24ビット(@aa:24)です。

8ビット絶対アドレスの場合、上位16ビットはすべて1(H'FFFF)となります。

16ビット絶対アドレスの場合、上位8ビットは符号拡張されます。

24ビット絶対アドレスの場合、全アドレス空間をアクセスできます。

絶対アドレスのアクセス範囲を表2.12に示します。

表2.12 絶対アドレスのアクセス範囲

絶対アドレス	1M バイトモード	16M バイトモード
8 ビット (@aa:8)	H'FFF00 ~ H'FFFFF (1048320 ~ 1048575)	H'FFFF00 ~ H'FFFFFF (16776960 ~ 16777215)
16 ビット (@aa:16)	H'00000 ~ H'07FFF, H'F8000 ~ H'FFFFF (0 ~ 32767, 1015808 ~ 1048575)	H'000000 ~ H'007FFF, H'FF8000 ~ H'FFFFFF (0 ~ 32767, 16744448 ~ 16777215)
24 ビット (@aa:24)	H'00000 ~ H'FFFFF (0 ~ 1048575)	H'000000 ~ H'FFFFFF (0 ~ 16777215)

(6) イミディエイト #xx:8 / #xx:16 / #xx:32

命令コードの中に含まれる8ビット(#xx:8)、16ビット(#xx:16)、または32ビット(#xx:32)のデータを直接オペランドとして使用します。

なお、ADDS、SUBS、INC、DEC命令では、イミディエイトデータが命令コード中に暗黙的に含まれます。ビット操作命令では、ビット番号を指定するための3ビットのイミディエイトデータが、命令コード中に含まれる場合があります。また、TRAPA命令ではベクタアドレスを指定するための2ビットのイミディエイトデータが、命令コード中に含まれます。

(7) プログラムカウンタ相対 @(d:8,PC) / @ (d:16,PC)

Bcc、BSR命令で使用されます。

PCの内容で指定される24ビットのアドレスに、命令コード中に含まれる8ビット、または16ビットディスプレースメントを加算して、24ビットの分岐アドレスを生成します。加算に際して、ディスプレースメントは24ビットに符号拡張されます。また加算されるPCの内容は次の命令の先頭アドレスとなっていますので、分岐可能範囲は分岐命令に対して -126 ~ +128 バイト(-63 ~ +64ワード)または-32766 ~ +32768バイト(-16383 ~ +16384ワード)です。このとき、加算結果が偶数となるようにしてください。

(8) メモリ間接 @@aa:8

JMP、JSR命令で使用されます。

命令コードの中に含まれる8ビット絶対アドレスでメモリ上のオペランドを指定し、この内容を分岐アドレスとして分岐します。メモリ上のオペランドはロングワードサイズで指定します。このうち先頭1バイトは無視され、24ビット長の分岐アドレスを生成します。図2.10にメモリ間接による分岐アドレスの指定方法を示します。

8ビット絶対アドレスの上位のビットはすべて0 (H'0000) となりますので、分岐アドレスを格納できるのは0～255 (H'000000～H'0000FF) 番地です。

ただし、この内の先頭領域は例外処理ベクタ領域と共通になっていますから注意してください。

詳細は「第5章 割り込みコントローラ」を参照してください。




図 2.10 メモリ間接による分岐アドレスの指定




ワードサイズ、またはロングワードサイズでメモリを指定する場合、および分岐アドレスを指定する場合に奇数アドレスを指定すると、最下位ビットは0とみなされ、1番地前から始まるデータまたは命令コードをアクセスします（「2.5.2 メモリ上でのデータ構成」を参照してください）。



2.7.2 実効アドレスの計算方法



各アドレッシングモードにおける実効アドレス (EA : Effective Address) の計算方法を表 2.13 に示します。

1M バイトモードの場合、計算結果の上位 4 ビットは無視され、20 ビットの実効アドレスを生成します。

表 2.13 実行アドレス計算方法

NO.	アドレスシングルモード・命令フォーマット	実効アドレス計算方法	実効アドレス (EA)
(1)	レジスタ直接 (Rn) 		オペランドは、汎用レジスタの内容です。
(2)	レジスタ間接 (@ERn) 		
(3)	デイスプレースメント付レジスタ間接 @ (d : 16, ERn) / @ (d1 : 24, ERn) 		
(4)	ポストインクリメントレジスタ間接 / プリデクリメントレジスタ間接 ・ポストインクリメントレジスタ間接 @ - ERn + 		
	・プリデクリメントレジスタ間接 @ - ERn 		オペランドサイズがバイトのとき1、ワードのとき2、ロングワードのとき4が加減算されます。

NO.	アドレスシングルモード・命令フォーマット	実効アドレス計算方法	実効アドレス(EA)
(5) 絶対アドレス @ aa : 8			23 HFFFF 8 7 0
@ aa : 16			23 16 15 0
@ aa : 24			23 0
(6) イミディエイト # xx : 8/# xx : 16/# xx : 32		オペランドは、イミディエイトデータです。	
(7) プログラムカウンタ相対 @(d : 8, PC) / @(d : 16, PC)			23 PC の内容 0

No.	アドレスシングルモード・命令フォーマット	実効アドレス計算方法	実効アドレス (EA)
(8)	メモリ間接 @ @ aa : 8 ・ノーマルモード 	 メモリの内容	 メモリの容量
	・アドバントモード 	 メモリの容量	 メモリの容量


【記号説明】

r, rn, rn : レジスタフィールド
 op : オペレーションフィールド
 disp : ディスペレースメント
 IMM : イミディエイトデータ
 abs : 絶対アドレス

2.8 処理状態

2.8.1 概要

H8/300H CPU の処理状態には、プログラム実行状態、例外処理状態、低消費電力状態、リセット状態、およびバス権解放状態の 5 種類があります。さらに、低消費電力状態には、スリープモード、ソフトウェアスタンバイモード、およびハードウェアスタンバイモードがあります。処理状態の分類を図 2.11 に、各状態間の遷移を図 2.13 に示します。



2.8.2 プログラム実行状態

CPU がプログラムを順次実行している状態です。

2.8.3 例外処理状態

リセット、割り込み、またはトラップ命令の例外処理要因によって起動され、CPU が通常の処理状態の流れを変え、例外処理ベクターテーブルからスタートアドレスを取り出し、その番地に分岐する過度的な状態です。割り込みおよびトラップ命令例外処理では、SP (ER7) を参照して、PC およびCCR の退避を行います。

(1) 例外処理の種類と優先度

例外処理には、リセット、割り込み、およびトラップ命令があります。表 2.14 に、例外処理の種類と優先度を示します。トラップ命令例外処理は、プログラム実行状態で常に受け付けられます。

表 2.14 例外処理の種類と優先度

優先度	例外処理要因	例外処理検出タイミング	例外処理開始タイミング
↑ 高 ↓ 低	リセット	クロック同期	RES 端子が Low レベルから High レベルに変化すると、直ちに例外処理を開始します。
	割り込み	命令の実行終了時または例外処理終了時*	割り込み要求が発生すると、命令の実行終了時または例外処理終了時に例外処理を開始します。
	トラップ命令	TRAPA 命令実行時	トラップ (TRAPA) 命令を実行すると、例外処理を開始します。

【注】* ANDC、ORC、XORC、LDC 命令の実行終了時点、またはリセット例外処理の終了時点では、割り込み要因の検出を行いません。

例外処理要因は、図 2.12 に示すように分類されます。

例外処理要因とベクタ番号ならびにベクタアドレスの詳細は「第 4 章 例外処理」および「第 5 章 割り込みコントローラ」を参照してください。




図 2.12 例外処理要因の分類




図 2.13 状態遷移図

2.8.4 例外処理の動作

(1) リセット例外処理の動作

リセット例外処理は、最も優先度の高い例外処理です。RES 端子を Low レベルにしてリセット状態にした後、RES 端子を High レベルにすると、リセット例外処理が起動されます。リセット例外処理が起動されると、CPU は、例外処理ベクタテーブルからスタートアドレスを取り出し、その番地からプログラムの実行を開始します。リセット例外処理実行中、および終了後は、NMI を含めたすべての割り込みが禁止されます。

(2) 割り込み例外処理およびトラップ命令例外処理の動作

これらの例外処理が起動されると、CPU は SP (ER7) を参照して PC と CCR をスタックに退避します。次に、SYSCR の UE ビットが 1 のときは CCR の I ビットが 1 にセットされ、UE ビットが 0 のときは CCR の I ビット、UI ビットがいずれも 1 にセットされます。

その後、例外処理ベクタテーブルからスタートアドレスを取り出して分岐します。

例外処理終了後のスタックの構造を図 2.14 に示します。




図 2.14 例外処理終了後のスタック状態

2.8.5 バス権解放状態

CPU 以外のバスマスターによるバス権要求に対して、バス権を解放した状態です。CPU 以外のバスマスターには外部バスマスターがあります。

バス権解放状態では、CPU は内部動作を除き、停止します。また、割り込みも受け付けられません。詳細は「6.6 バスアービタ」を参照してください。

2.8.6 リセット状態

RES 端子が Low レベルになると、実行中の処理はすべて中止され、CPU はリセット状態になります。リセットによって CCR の I ビットが 1 にセットされます。リセット状態ではすべての割り込みが禁止されます。

RES 端子を Low レベルから High レベルになると、リセット例外処理が開始されます。

ウォッチドッグタイマのオーバフローによって、リセット状態とすることもできます。詳細は「第 11 章 ウォッチドッグタイマ」を参照してください。

2.8.7 低消費電力状態

低消費電力状態は CPU の動作を停止して、消費電力を下げる状態です。スリープモード、ソフトウェアスタンバイモード、ハードウェアスタンバイモードがあります。

(1) スリープモード

スリープモードは、SYSCR の SSBY ビットを 0 にクリアした状態で、SLEEP 命令を実行することによって遷移するモードです。CPU の動作は、SLEEP 命令実行直後で停止します。CPU の内部レジスタの内容は保持されます。

(2) ソフトウェアスタンバイモード

ソフトウェアスタンバイモードは、SYSCR の SSBY ビットを 1 にセットした状態で、SLEEP 命令を実行することによって遷移するモードです。

CPU およびクロックをはじめ内蔵周辺モジュールのすべての動作が停止します。内蔵周辺モジュールはリセット状態になりますが、規定の電圧が与えられている限り CPU の内部レジスタの内容および内蔵 RAM の内容は保持されます。また、I/O ポートの状態も保持されます。

(3) ハードウェアスタンバイモード

ハードウェアスタンバイモードは、STBY 端子を Low レベルにすることによって遷移するモードです。ソフトウェアスタンバイモードと同様に、CPU およびすべてのクロックは停止し、内蔵周辺モジュールはリセット状態になりますが、規定の電圧が与えられている限り、内蔵 RAM の内容は保持されます。

低消費電力状態についての詳細は、「第 20 章 低消費電力状態」を参照してください。

2.9 基本動作タイミング

2.9.1 概要

H8/300H CPU は、クロック()を基準に動作しています。 の立ち上がりから次の立ち上がりまでの 1 単位をステートと呼びます。メモリサイクルまたはバスサイクルは、2 または 3 ステートで構成され、内蔵メモリ、内蔵周辺モジュール、または外部アドレス空間によってそれぞれ異なるアクセスを行います。外部アドレス空間のアクセスについては、バスコントローラで設定することができます。

2.9.2 内蔵メモリアクセスタイミング

内蔵メモリのアクセスは、2 ステートアクセスを行います。このとき、データバス幅は 16 ビットで、バイトおよびワードサイズのアクセスが可能です。内蔵メモリアクセスサイクルを図 2.15 に、端子状態を図 2.16 に示します。

H8/3024 グループは、アドレス端子からのアドレス出力方式を切り替える機能を持っています。詳細は、「6.3.5 アドレス出力方式」を参照してください。




図 2.15 内蔵メモリアクセスサイクル




図 2.16 内蔵メモリアクセス時の端子状態（アドレス更新モード 1）

2.9.3 内蔵周辺モジュールアクセスタイミング

内蔵周辺モジュールのアクセスは3ステートで行われます。このとき、データバス幅は8ビットまたは16ビットであり、内部I/Oレジスタにより異なります。内蔵周辺モジュールアクセスタイミングを図2.17に、端子状態を図2.18に示します。




図 2.17 内蔵周辺モジュールアクセサイクル




図 2.18 内蔵周辺モジュールアクセス時の端子状態

2.9.4 外部アドレス空間アクセスタイル

外部アドレス空間は 8 つのエリア（エリア 0～7）に分割されており、バスコントローラの設定により、各エリアごとにデータバス幅（8 ビットまたは 16 ビット）とアクセスステート（2 ステートまたは 3 ステート）の選択ができます。

詳細は「第 6 章 バスコントローラ」を参照してください。

3. MCU 動作モード

3.1 概要

3.1.1 動作モードの種類の選択

本 LSI には、7 種類の動作モード（モード 1～7）があります。これらのモードは、モード端子（MD₂～MD₀）を表 3.1 のように設定することによってバスモードの初期状態とアドレス空間を選択することができます。

表 3.1 動作モードの種類の選択

動作モード	端子設定			内容			
	MD ₂	MD ₁	MD ₀	アドレス空間	バスモード 初期状態 ^{*1}	内蔵 ROM	内蔵 RAM
-	0	0	0	設定禁止			
モード 1	0	0	1	拡張モード	8 ビット	無効	有効 ^{*2}
モード 2	0	1	0	拡張モード	16 ビット	無効	有効 ^{*2}
モード 3	0	1	1	拡張モード	8 ビット	無効	有効 ^{*2}
モード 4	1	0	0	拡張モード	16 ビット	無効	有効 ^{*2}
モード 5	1	0	1	拡張モード	8 ビット	有効	有効 ^{*2}
モード 6	1	1	0	シングルチップ ノーマルモード	-	有効	有効
モード 7	1	1	1	シングルチップ アドバンストモード	-	有効	有効

【注】 *1 モード 1～5において、バス幅コントロールレジスタ（ABWCR）を設定することによりデータバス幅をエリアごとに 8 ビットデータバスまたは 16 ビットデータバスにすることができます。詳細は、「第 6 章 バスコントローラ」を参照してください。

*2 SYSCR の RAME ビットを 0 にクリアすると外部アドレス空間に切り換わります。

アドレス空間は、64K バイト / 1M バイト / 16M バイトのいずれかを選択することができます。外部データバスのバス幅は ABWCR により、8 ビット / 16 ビットバスモードのいずれかになります。すべてのエリアを 8 ビットアクセス空間に設定した場合のみ、8 ビットバスモードとなります。詳細は「第 6 章 バスコントローラ」を参照してください。

モード 1～4 は、外部メモリおよび周辺デバイスをアクセスすることができる内蔵 ROM 無効拡張モードです。

モード 1、2 でサポートするアドレス空間は、最大 1M バイトです。また、モード 3、4 でサポートするアドレス空間は、最大 16M バイトです。

モード 5 は、外部メモリおよび周辺デバイスをアクセスすることができる内蔵 ROM 有効拡張モードです。モード 5 でサポートするアドレス空間は、最大 16M バイトです。

モード 6、7 は、内蔵 ROM と RAM、内部 I/O レジスタのみで動作するシングルチップモードです。すべてのポートを使用することができます。モード 6 でサポートするアドレス空間は最大 64K バイト

3. MCU 動作モード

です。モード 7 でサポートするアドレス空間は最大 1M バイトです。

モード 1~7 以外は、本 LSI では使用できません。したがって、モード端子は必ずモード 1~7 になるように設定してください。

またモード端子は、動作中に変化させないでください。モードを変更する場合は、リセット状態にしてモード端子を変更してください。

3.1.2 レジスタ構成

本 LSI にはモード端子 ($MD_2 \sim MD_0$) の状態が反映される MDCR と、動作を制御する SYSCR があります。レジスタ構成を表 3.2 に示します。

表 3.2 レジスタ構成

アドレス*	名 称	略 称	R/W	初期値
H'EE011	モードコントロールレジスタ	MDCR	R	不定
H'EE012	システムコントロールレジスタ	SYSCR	R/W	H'09

【注】 * アドバンストモード時のアドレス下位 20 ビットを示しています。

3.2 モードコントロールレジスタ (MDCR)

MDCR は 8 ビットのリード専用のレジスタで、本 LSI の現在の動作モードをモニタするのに用います。

ビット :	7	6	5	4	3	2	1	0
初期値 :	—	—	—	—	—	MDS2	MDS1	MDS0
R/W :	—	—	—	—	—	R	R	R
リザーブピット					モードセレクト2~0 現在の動作モード を示すビットです。			

【注】* MD₂ ~ MD₀ 端子により決定されます。

ビット 7、6：リザーブピット

リザーブピットです。リードすると常に 1 が読み出されます。ライトは無効です。

ビット 5~3：リザーブピット

リザーブピットです。リードすると常に 0 が読み出されます。ライトは無効です。

ビット 2~0：モードセレクト 2~0 (MDS2~0)

これらのビットは、モード端子 (MD₂ ~ MD₀) のレベルを反映した値 (現在の動作モード) を示しています。MDS2 ~ MDS0 ビットは MD₂ ~ MD₀ 端子にそれぞれ対応します。これらのビットは、リード専用でライトは無効です。MDCR をリードすると、モード端子 (MD₂ ~ MD₀) のレベルがこれらのビットにラッチされます。

【注】 フラッシュメモリ内蔵製品には、フラッシュメモリを書き換えるブートモードがあります。このブートモードの時には、MDS2 ビットには MD₂ 端子のレベルの反転した値が反映されます。

3.3 システムコントロールレジスタ (SYSCR)

SYSCR は 8 ビットのレジスタで本 LSI の動作を制御します。

ビット :	7	6	5	4	3	2	1	0
初期値 :	SSBY	STS2	STS1	STS0	UE	NMIEG	SSOE	RAME
R/W :	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
								<p><u>RAMイネーブル</u> 内蔵RAMの有効／無効を選択するビットです。</p>
								<p><u>ソフトウェアスタンバイ</u> <u>出力ポートイネーブル</u> ソフトウェアスタンバイモード時にアドレスバス、バス制御信号の出力の状態を選択するビットです。</p>
								<p><u>NMIエッジセレクト</u> NMI端子の入力エッジを選択するビットです。</p>
								<p><u>ユーザビットイネーブル</u> CCRのUIビットをユーザビットとして使用するか、割り込みマスクビットとして使用するか選択するビットです。</p>
			<p><u>スタンバイタイマセレクト2~0</u> ソフトウェアスタンバイモードから復帰する場合の待機時間を選択するビットです。</p>					
	<p><u>ソフトウェアスタンバイ</u> ソフトウェアスタンバイモードへの遷移を指定するビットです。</p>							

ビット7：ソフトウェアスタンバイ（SSBY）

ソフトウェアスタンバイモードへの遷移を指定します（ソフトウェアスタンバイモードについては「第20章 低消費電力状態」を参照してください）。

なお、外部割り込みによりソフトウェアスタンバイモードが解除され、通常動作に遷移したとき、このビットは1にセットされたままです。クリアする場合は、0をライトしてください。

ビット7	説明	
SSBY		
0	SLEEP 命令実行後、スリープモードに遷移	（初期値）
1	SLEEP 命令実行後、ソフトウェアスタンバイモードに遷移	

ビット6~4：スタンバイタイマセレクト2~0（STS2~0）

外部割り込みによって、ソフトウェアスタンバイモードを解除する場合に、内部クロックが安定するまでCPUと内蔵周辺モジュールが待機する時間を指定します。

水晶発振の場合、動作周波数に応じて待機時間が7ms以上となるように指定してください。待機時間の設定の詳細については、「20.4.3 ソフトウェアスタンバイモード解除後の発振安定待機時間の設定」を参照してください。

ビット6	ビット5	ビット4	説明
STS2	STS1	STS0	
0	0	0	待機時間 = 8192 ステート （初期値）
0	0	1	待機時間 = 16384 ステート
0	1	0	待機時間 = 32768 ステート
0	1	1	待機時間 = 65536 ステート
1	0	0	待機時間 = 131072 ステート
1	0	1	待機時間 = 262144 ステート
1	1	0	待機時間 = 1024 ステート
1	1	1	使用禁止

ビット3：ユーザビットイネーブル（UE）

CCRのUIビットをユーザビットとして使用するか、割り込みマスクビットとして使用するかを選択します。

ビット3	説明
UE	
0	CCRのUIビットを、割り込みマスクビットとして使用
1	CCRのUIビットを、ユーザビットとして使用 （初期値）

3. MCU 動作モード

ピット 2 : NMI エッジセレクト (NMIEG)

NMI 端子の入力エッジ選択を行います。

ピット 2	説明
NMIEG	
0	NMI 入力の立ち下がりエッジで割り込み要求を発生 (初期値)
1	NMI 入力の立ち上がりエッジで割り込み要求を発生

ピット 1 : ソフトウェアスタンバイ出力ポートイネーブル (SSOE)

ソフトウェアスタンバイモード時にアドレスバス、バス制御信号($\overline{CS}_0 \sim \overline{CS}_N$, \overline{AS} , \overline{RD} , \overline{HWR} , \overline{LWR}) の出力を保持または High レベル固定するか、ハイインピーダンスにするかを指定します。

ピット 1	説明
SSOE	
0	ソフトウェアスタンバイモード時、アドレスバス、バス制御信号はすべてハイインピーダンス (初期値)
1	ソフトウェアスタンバイモード時、 アドレスバス：出力状態を保持 バス制御信号：High レベル固定

ピット 0 : RAM イネーブル (RAME)

内蔵 RAM の有効 / 無効を選択します。RAME ピットは、 \overline{RES} 端子の立ち上がりエッジで初期化されます。ソフトウェアスタンバイモードでは、初期化されません。

ピット 0	説明
RAME	
0	内蔵 RAM の無効
1	内蔵 RAM の有効 (初期値)

3.4 各動作モードの説明

3.4.1 モード 1

ポート 1、2、5 の機能がアドレス端子 A₁₉ ~ A₀ となり、最大 1M バイトのアドレス空間をアクセスできます。リセット直後は 8 ビットバスモードとなり、すべてのエリアは 8 ビットアクセス空間となります。ただし、ABWCR により少なくとも 1 つのエリアを 16 ビットアクセス空間に設定した場合には、16 ビットバスモードとなります。

3.4.2 モード 2

ポート 1、2、5 の機能がアドレス端子 A₁₉ ~ A₀ となり、最大 1M バイトのアドレス空間をアクセスできます。リセット直後は 16 ビットバスモードとなり、すべてのエリアは 16 ビットアクセス空間となります。ただし、ABWCR によりすべてのエリアを 8 ビットアクセス空間に設定した場合には、8 ビットバスモードとなります。

3.4.3 モード 3

ポート 1、2、5 およびポート A の一部の機能がアドレス端子 A₂₃ ~ A₀ となり、最大 16M バイトのアドレス空間をアクセスできます。バスモードはリセット直後に 8 ビットバスモードとなり、すべてのエリアは 8 ビットアクセス空間となります。ただし、ABWCR により少なくとも 1 つのエリアを 16 ビットアクセス空間に設定した場合には、16 ビットバスモードとなります。A₂₃ ~ A₂₁ は、バスリリースコントロールレジスタ (BRCR) のビット 7 ~ 5 に 0 をライトすると有効になります（本モードでは A₂₀ は常に出力となります）。

3.4.4 モード 4

ポート 1、2、5 およびポート A の一部の機能がアドレス端子 A₂₃ ~ A₀ となり、最大 16M バイトのアドレス空間をアクセスできます。バスモードはリセット直後に 16 ビットバスモードとなり、すべてのエリアは 16 ビットアクセス空間となります。ただし、ABWCR によりすべてのエリアを 8 ビットアクセス空間に設定した場合には、8 ビットバスモードとなります。A₂₃ ~ A₂₁ は、BRCR のビット 7 ~ 5 に 0 をライトすると有効になります（本モードでは A₂₀ は常に出力となります）。

3.4.5 モード 5

ポート 1、2、5 およびポート A の一部の機能がアドレス端子 A₂₃ ~ A₀ となり、最大 16M バイトのアドレス空間をアクセスできます。リセット直後は入力ポートになっています。したがってポート 1、2、5 をアドレスバスとして使用する場合は、各々の対応するデータディレクションレジスタ (P1DDR、P2DDR、P5DDR) を 1 にセットして、ポート 1、2、5 を出力に設定してください。また、A₂₃ ~ A₂₀ を出力する場合には、BRCR のビット 7 ~ 4 に 0 をライトしてください。

フラッシュメモリ内蔵製品では、フラッシュメモリを書き換えることのできるオンボードプログラミングモードをサポートします。

バスモードはリセット直後に、8 ビットバスモードとなり、すべてのエリアは 8 ビットアクセス空間となります。ただし、ABWCR により、少なくとも 1 つのエリアを 16 ビットアクセス空間に設定した場合には、16 ビットバスモードとなります。

3. MCU 動作モード

3.4.6 モード 6

内蔵 ROM と RAM、内部 I/O レジスタで動作するモードです。すべてのポートを使用することができます。

モード 6 はアドレス空間が 64k バイトとなります。

3.4.7 モード 7

内蔵 ROM と RAM、内部 I/O レジスタで動作するモードです。すべてのポートを使用することができます。

モード 7 はアドレス空間が 1M バイトとなります。

フラッシュメモリ内蔵製品では、フラッシュメモリを書き換えることのできるオンボードプログラミングモードをサポートします。

3.5 各動作モードにおける端子機能

動作モードによりポート 1~5、およびポート A の端子機能が切り換わります。各動作モードにおける端子機能の一覧を表 3.3 に示します。

表 3.3 各動作モードにおけるポート 1~5、およびポート A の機能

ポート	モード 1	モード 2	モード 3	モード 4	モード 5	モード 6	モード 7
ポート 1	A ₇ ~ A ₀				P1 ₇ ~ P1 ₀ * ²	P1 ₇ ~ P1 ₀	
ポート 2	A ₁₅ ~ A ₈				P2 ₇ ~ P2 ₀ * ²	P2 ₇ ~ P2 ₀	
ポート 3	D ₁₅ ~ D ₈					P3 ₇ ~ P3 ₀	
ポート 4	P4 ₇ ~ P4 ₀ * ¹	D ₇ ~ D ₀ * ¹	P4 ₇ ~ P4 ₀ * ¹	D ₇ ~ D ₀ * ¹	P4 ₇ ~ P4 ₀ * ¹	P4 ₇ ~ P4 ₀	
ポート 5	A ₁₉ ~ A ₁₆				P5 ₃ ~ P5 ₀ * ²	P5 ₃ ~ P5 ₀	
ポート A	PA ₇ ~ PA ₄		PA ₆ ~ PA ₄ , A ₂₀ * ³		PA ₇ ~ PA ₄ * ⁴	PA ₇ ~ PA ₄	

【注】 *1 初期状態を示しています。ABWCR の設定により、バスモードを切り換えることができます。8 ビットモード時には P4₇ ~ P4₀ に、16 ビットバスモード時には D₇ ~ D₀ となります。

*2 初期状態を示しています。各々対応するデータディレクションレジスタ (P1DDR, P2DDR, P5DDR) を 1 に設定することにより、アドレスバスとなります。

*3 初期状態を示しています。A₂₀ は常にアドレス出力です。PA₆ ~ PA₄ は、BRCR のビット 7~5 に 0 をライトすることにより A₂₃ ~ A₂₁ 出力になります。

*4 初期状態を示しています。PA₇ ~ PA₄ は、BRCR のビット 7~4 に 0 をライトすることにより A₂₃ ~ A₂₀ 出力になります。

3.6 各動作モードのメモリマップ

H8/3024 グループのメモリマップを図 3.1 ~ 図 3.2 に示します。拡張モードではアドレス空間は 8 エリアに分割されています。

モード 1 とモード 2、モード 3 とモード 4 ではそれぞれバスモードの初期状態が異なります。

また、モード 6(64k バイトモード)とモード 1、2、7(1M バイトモード)とモード 3、4、5(16M バイトモード)で、内蔵 RAM および内部 I/O レジスタの配置が異なります。また、CPU のアドレッシングモードのうち、絶対アドレス 8 ビット / 16 ビット(@aa:8/@aa:16)で指定できる範囲が異なります。

3.6.1 H8/3024 グループのメモリマップの比較

H8/3024 グループでは、内蔵 ROM および内蔵 RAM の容量の違いにより、アドレスマップが異なります。内部 I/O レジスタ空間は共通です。表 3.4 にモード 5 でのアドレスマップの比較を示します。

表 3.4 モード 5 でのアドレスマップ比較

		H8/3024F-ZTAT	H8/3026F-ZTAT	H8/3024 マスク ROM 品	H8/3026 マスク ROM 品
内蔵 ROM	容量	128kB	256kB	128kB	256kB
	アドレス エリア	H'000000 ~ H'01FFFF	H'000000 ~ H'03FFFF	H'000000 ~ H'01FFFF	H'000000 ~ H'03FFFF
内蔵 RAM	容量	4kB	8kB	4kB	8kB
	アドレス エリア	H'FFEF20 ~ H'FFFF1F	H'FFDF20 ~ H'FFFF1F	H'FFEF20 ~ H'FFFF1F	H'FFDF20 ~ H'FFFF1F


3.6.2 リザーブ領域について

本 LSI のメモリマップ上にはリード / ライトアクセスが禁止されているリザーブ領域があります。下記のリザーブ領域にアクセスした場合、正常動作が保証されないので注意してください。

(1) 内部I/Oレジスタ空間のリザーブ領域

H8/3024 グループの内部I/Oレジスタ空間には、アクセス禁止のリザーブ領域があります。詳細は、「付録B. 内部I/Oレジスター覧」を参照してください。

3. MCU 動作モード



【注】* 内蔵RAMをディスエーブルにすると外部アドレス空間になります。

図 3.1 H8/3024F-ZTAT、H8/3024 マスク ROM 品の各動作モードにおけるメモリマップ (1)





図 3.1 H8/3024F-ZTAT、H8/3024 マスク ROM 品の各動作モードにおけるメモリマップ (2)

3. MCU 動作モード



【注】* 内蔵RAMをディスエーブルすると外部アドレス空間になります。

図 3.2 H8/3026F-ZTAT、H8/3026 マスク ROM 品の各動作モードにおけるメモリマップ (1)




図 3.2 H8/3026F-ZTAT、H8/3026 マスク ROM 品の各動作モードにおけるメモリマップ (2)

3. MCU 動作モード

4. 例外処理

4.1 概要

4.1.1 例外処理の種類と優先度

例外処理には、表 4.1 に示すように、リセット、割り込み、およびトラップ命令によるものがあります。これらの例外処理には表 4.1 に示すように優先度が設けられており、複数の例外処理が同時に発生した場合は、この優先度に従って受け付けられ処理されます。トラップ命令例外処理は、プログラム実行状態で常に受け付けられます。

表 4.1 例外処理の種類と優先度

優先度	例外処理の種類	例外処理開始タイミング
高 ↑ 低	リセット	RES 端子が Low レベルから High レベルに変化すると、直ちに開始します。
	割り込み	割り込み要求が発生すると、命令の実行終了時または例外処理終了時に開始します。
	トラップ命令 (TRAPA)	トラップ (TRAPA) 命令の実行により開始します。

4.1.2 例外処理の動作

例外処理は、各例外処理要因により起動されます。

トラップ命令および割り込み例外処理は、次のように動作します。

- (1) プログラムカウンタ (PC) とコンディションコードレジスタ (CCR) をスタックに退避します。
- (2) CCR の割り込みマスクビットを 1 にセットします。
- (3) 起動要因に対応するベクタアドレスを生成し、そのベクタアドレスの内容が示す番地からプログラムの実行が開始されます。

【注】 リセット例外処理の場合は上記 (2) 、 (3) の動作を行います。

4.1.3 例外処理要因とベクタテーブル

各例外処理要因は、図 4.1 に示すように分類されます。

これらの例外処理要因には、それぞれ異なるベクタアドレスが割り当てられています。

これらの要因とベクタアドレスとの対応を表 4.2 に示します。

例外処理要因	・リセット	外部り割り込み … NMI、IRQ ₀ ~ IRQ ₅ 内部り割り込み … 内部周辺モジュールからの割り込み27要因
	・割り込み	
	・トラップ命令	

図 4.1 例外処理要因

表 4.2 例外処理ベクタテーブル

例外処理要因	ベクタ番号	ベクタアドレス ^{*1}	
		アドバンストモード	ノーマルモード
リセット	0	H'0000 ~ H'0003	H'0000 ~ H'0001
システム予約	1	H'0004 ~ H'0007	H'0002 ~ H'0003
	2	H'0008 ~ H'000B	H'0004 ~ H'0005
	3	H'000C ~ H'000F	H'0006 ~ H'0007
	4	H'0010 ~ H'0013	H'0008 ~ H'0009
	5	H'0014 ~ H'0017	H'000A ~ H'000B
	6	H'0018 ~ H'001B	H'000C ~ H'000D
外部割り込み NMI	7	H'001C ~ H'001F	H'000E ~ H'000F
トラップ命令(4要因)	8	H'0020 ~ H'0023	H'0010 ~ H'0011
	9	H'0024 ~ H'0027	H'0012 ~ H'0013
	10	H'0028 ~ H'002B	H'0014 ~ H'0015
	11	H'002C ~ H'002F	H'0016 ~ H'0017
外部割り込み	IRQ ₀	12	H'0030 ~ H'0033
	IRQ ₁	13	H'0034 ~ H'0037
	IRQ ₂	14	H'0038 ~ H'003B
	IRQ ₃	15	H'003C ~ H'003F
	IRQ ₄	16	H'0040 ~ H'0043
	IRQ ₅	17	H'0044 ~ H'0047
システム予約		18	H'0048 ~ H'004B
		19	H'004C ~ H'004F
内部割り込み ^{*2}		20	H'0050 ~ H'0053
		63	H'00FC ~ H'00FF
			H'007E ~ H'007F

【注】 *1 アドレスの下位 16 ビットを示しています。

*2 内部割り込みのベクタテーブルは、「5.3.3 割り込み例外処理ベクタテーブル」を参照してください。

4.2 リセット

4.2.1 概要

リセットは、最も優先順位の高い例外処理です。

$\overline{\text{RES}}$ 端子が Low レベルになると、実行中の処理はすべて打ち切られ、本 LSI はリセット状態になります。リセットによって、CPU の内部状態と内蔵周辺モジュールの各レジスタが初期化されます。

$\overline{\text{RES}}$ 端子が Low レベルから High レベルになるとリセット例外処理が開始されます。

ウォッチドッグタイマのオーバフローによって、リセット状態とすることもできます。詳細は、「第 11 章 ウォッチドッグタイマ」を参照してください。

4.2.2 リセットシーケンス

$\overline{\text{RES}}$ 端子が Low レベルになると本 LSI はリセット状態になります。

本 LSI を確実にリセットするために、電源投入時は RES 端子を最低 20ms の間、Low レベルに保持してください。また、動作中にリセット状態にするには最低 20 システムクロック（）サイクルの間 Low レベルにしてください。リセット状態の各端子の状態は「付録 D.2 リセット時の端子状態」を参照してください。

$\overline{\text{RES}}$ 端子が一定期間 Low レベルの後、High レベルになるとリセット例外処理が開始され、本 LSI は次のように動作します。

- (1) CPU の内部状態と内蔵周辺モジュールの各レジスタが初期化され、CCR の I ピットが 1 にセットされます。
- (2) リセット例外処理ベクタアドレス（アドバンスモード時は H'0000 ~ H'0003、ノーマルモード時は H'0000 ~ H'0001）をリードして、そのベクタアドレスの内容が示すアドレスからプログラムの実行を開始します。

4. 例外処理

モード1、3のリセットシーケンスを図4.2に、モード2、4のリセットシーケンスを図4.3に、モード6のリセットシーケンスを図4.4に示します。




図4.2 リセットシーケンス (モード1、3)




図4.3 リセットシーケンス (モード2、4)




図 4.4 リセットシーケンス (モード 6)

4.2.3 リセット直後の割り込み

リセット直後、スタックポインタ (SP) を初期化する前に割り込みを受け付けると、PC と CCR の退避が正常に行われないため、プログラムの暴走につながります。これを防ぐため、リセット例外処理が実行された直後は、NMI を含めたすべての割り込み要求が禁止されます。すなわち、リセット直後はプログラムの先頭 1 命令が必ず実行されますので、プログラム先頭命令は SP を初期化する命令としてください (例: MOV .L #xx : 32 , SP)。

4.3 割り込み

割り込み例外処理を開始させる要因には、7つの外部割り込み（NMI、IRQ₀～IRQ₅）と、内蔵周辺モジュールからの要求による27の内部要因があります。割り込み要因と要因数を図4.5に示します。

割り込み要因を要求する内蔵周辺モジュールには、ウォッチドッグタイマ（WDT）、16ビットタイマ、8ビットタイマ、シリアルコミュニケーションインターフェース（SCI）、およびA/D変換器があります。割り込みベクタアドレスは、各要因別に割り当てられています。

NMIは最優先の割り込みで、常に受け付けられます*。割り込みは、割り込みコントローラによって制御されます。割り込みコントローラは、NMI以外の割り込みを2レベルの優先順位を設定して、多重割り込みの制御を行うことができます。割り込みの優先順位は、割り込みコントローラのインターブラフライオリティレジスタA、B（IPRA、B）に設定します。

割り込みについての詳細は「第5章 割り込みコントローラ」を参照してください。




図4.5 割り込み要因と要因数

【注】* フラッシュメモリ内蔵製品には、NMI入力が禁止される場合があります。詳細は「17.9、18.9 NMI入力の禁止条件」を参照してください。

4.4 トランプ命令

トランプ命令例外処理は、TRAPA命令を実行すると例外処理を開始します。例外処理によって、SYSCRのUEビットが1のときはCCRのIビットが1にセットされ、UEビットが0のときにはCCRのIビット、UIビットがそれぞれ1にセットされます。

TRAPA命令は、命令コード中で指定した0～3のベクタ番号に対応するベクタテーブルからスタートアドレスを取り出します。

4.5 例外処理後のスタックの状態

トラップ命令例外処理および割り込み例外処理後のスタックの状態を図 4.6 に示します。




図 4.6 例外処理終了後のスタックの状態

4.6 スタック使用上の注意

本LSIでは、ワードデータまたはロングワードデータをアクセスする場合は、アドレスの最下位ビットは0とみなされます。スタック領域に対するアクセスは、常にワードサイズまたはロングワードサイズで行い、スタックポインタ（SP : ER7）の内容は奇数にしないでください。

すなわち、レジスタの退避は、

```
PUSH . W Rn (MOV . W Rn, @ - SP)
PUSH . L ERn (MOV . L ERn, @ - SP)
```

また、レジスタの復帰は、

```
POP . W Rn (MOV . W @SP + , Rn)
POP . L ERn (MOV . L @SP + , ERn)
```

を使用してください。

SPを奇数に設定すると、誤動作の原因となります。SPを奇数に設定した場合の動作例を図4.7に示します。




図4.7 SPを奇数に設定したときの動作

5. 割り込みコントローラ

5.1 概要

5.1.1 特長

割り込みコントローラには、次の特長があります。

IPR により、優先順位を設定可能

割り込み優先順位を設定するインタラプトプライオリティレジスタ A、B (IPRA、B) を備えており、NMI 以外の割り込みを要因ごとまたはモジュールごとに 2 レベルの優先順位を設定できます。

CPU のコンディションコードレジスタ (CCR) の I、UI ビットとシステムコントロールレジスタ (SYSCR) の UE ビットにより、3 レベルの許可 / 禁止状態を設定可能

7 本の外部割り込み端子

NMI は最優先の割り込みで常に受け付けられます*。NMI は立ち上がりエッジ / 立ち下がりエッジを選択できます。また IRQ₀ ~ IRQ₅ は立ち下がりエッジ / レベルセンスを独立に選択できます。

【注】* フラッシュメモリ内蔵製品の場合には、NMI 入力が禁止される場合があります。詳細は「17.9、18.9 NMI 入力の禁止条件」を参照してください。

5.1.2 ブロック図

割り込みコントローラのブロック図を図 5.1 に示します。




図 5.1 割り込みコントローラのブロック図

5.1.3 端子構成

割り込みコントローラの端子構成を表 5.1 に示します。

表 5.1 端子構成

名称	略称	入出力	機能
ノンマスカブル割り込み	NMI	入力	マスク不可能な外部割り込み*、立ち上がりエッジ / 立ち下がりエッジ選択可能
外部割り込み要求 5~0	IRQ ₅ ~ IRQ ₀	入力	マスク可能な外部割り込み、立ち下がりエッジ / レベルセンス選択可能

【注】 * フラッシュメモリ内蔵製品の場合には、NMI 入力が禁止される場合があります。詳細は「17.9、18.9 NMI 入力の禁止条件」を参照してください。

5.1.4 レジスタ構成

割り込みコントローラのレジスタ構成を表 5.2 に示します。

表 5.2 レジスタ構成

アドレス ^{*1}	名称	略称	R/W	初期値
H'EE012	システムコントロールレジスタ	SYSCR	R/W	H'09
H'EE014	IRQ センスコントロールレジスタ	ISCR	R/W	H'00
H'EE015	IRQ イネーブルレジスタ	IER	R/W	H'00
H'EE016	IRQ ステータスレジスタ	ISR	R/(W) ^{*2}	H'00
H'EE018	インタラプトプライオリティレジスタ A	IPRA	R/W	H'00
H'EE019	インタラプトプライオリティレジスタ B	IPRB	R/W	H'00

【注】 *1 アドバンストモード時のアドレス下位 20 ビットを示しています。

*2 フラグをクリアするための 0 ライトのみ可能です。

5.2 各レジスタの説明

5.2.1 システムコントロールレジスタ (SYSCR)

SYSCR は 8 ビットのリード /ライト可能なレジスタで、ソフトウェアスタンバイモードの制御、CCR の UI ビットの動作の選択、NMI の検出エッジの選択、および内蔵 RAM 有効 / 無効の選択を行います。

ここでは、ビット 3、2 についてのみ説明します。なお、その他のビットの詳細については「3.3 システムコントロールレジスタ (SYSCR)」を参照してください。

SYSCR はリセット、またはハードウェアスタンバイモード時に H'09 に初期化されます。ソフトウェアスタンバイモードでは初期化されません。

ビット :	7	6	5	4	3	2	1	0
初期値 :	0	0	0	0	1	0	0	1
R/W :	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
								<u>RAMイネーブル</u>
							<u>ソフトウェアスタンバイ</u>	
						<u>出力ポートイネーブル</u>		
					<u>NMIエッジセレクト</u>			
					NMI端子の入力エッジを選択するビットです。			
					<u>ユーザビットイネーブル</u>			
					CCRのUIビットをユーザビットとして使用するか、割り込みマスクビットとして使用するかを選択するビットです。			
				<u>スタンバイタイマセレクト2~0</u>				
					<u>ソフトウェアスタンバイ</u>			

ピット3：ユーザビットイネーブル(UE)

CCRのUIビットをユーザビットとして使用するか、割り込みマスクビットとして使用するかを選択します。

ピット3	説明
UE	
0	CCRのUIビットを割り込みマスクビットとして使用
1	CCRのUIビットをユーザビットとして使用 (初期値)

ピット2：NMIエッジセレクト(NMIEG)

NMI端子の入力エッジ選択を行います。

ピット2	説明
NMIEG	
0	NMI入力の立ち下がりエッジで割り込み要求を発生 (初期値)
1	NMI入力の立ち上がりエッジで割り込み要求を発生

5.2.2 インタラプトプライオリティレジスタA、B(IPRA、IPRB)

IPRA、IPRBは各々8ビットのリード／ライト可能なレジスタで割り込みの優先順位を制御します。

5. 割り込みコントローラ

(1) インタラプトプライオリティレジスタ A (IPRA)

IPRA は 8 ビットのリード /ライト可能なレジスタで、プライオリティレベルを設定できます。

ビット:	7	6	5	4	3	2	1	0
初期値:	0	0	0	0	0	0	0	0
R/W :	R/W	R/W						
							<u>プライオリティレベルA0</u> 16ビットタイマチャネル2の割り込み要求のプライオリティレベルを設定するビットです。	
							<u>プライオリティレベルA1</u> 16ビットタイマチャネル1の割り込み要求のプライオリティレベルを設定するビットです。	
							<u>プライオリティレベルA2</u> 16ビットタイマチャネル0の割り込み要求のプライオリティレベルを設定するビットです。	
							<u>プライオリティレベルA3</u> WDT、A / D 変換器の割り込み要求のプライオリティレベルを設定するビットです。	
							<u>プライオリティレベルA4</u> IRQ4、IRQ5の割り込み要求のプライオリティレベルを設定するビットです。	
							<u>プライオリティレベルA5</u> IRQ2、IRQ3の割り込み要求のプライオリティレベルを設定するビットです。	
							<u>プライオリティレベルA6</u> IRQ1の割り込み要求のプライオリティレベルを設定するビットです。	
							<u>プライオリティレベルA7</u> IRQ0の割り込み要求のプライオリティレベルを設定するビットです。	

IPRA はリセット、またはハードウェアスタンバイモード時に、H'00 に初期化されます。

ビット7：プライオリティレベルA7 (IPRA7)

IRQ₀の割り込み要求のプライオリティレベルを設定します。

ビット7	説明
IPRA7	
0	IRQ ₀ の割り込み要求はプライオリティレベル0(非優先) (初期値)
1	IRQ ₀ の割り込み要求はプライオリティレベル1(優先)

ビット6：プライオリティレベルA6 (IPRA6)

IRQ₁の割り込み要求のプライオリティレベルを設定します。

ビット6	説明
IPRA6	
0	IRQ ₁ の割り込み要求はプライオリティレベル0(非優先) (初期値)
1	IRQ ₁ の割り込み要求はプライオリティレベル1(優先)

ビット5：プライオリティレベルA5 (IPRA5)

IRQ₂、IRQ₃の割り込み要求のプライオリティレベルを設定します。

ビット5	説明
IPRA5	
0	IRQ ₂ 、IRQ ₃ の割り込み要求はプライオリティレベル0(非優先) (初期値)
1	IRQ ₂ 、IRQ ₃ の割り込み要求はプライオリティレベル1(優先)

ビット4：プライオリティレベルA4 (IPRA4)

IRQ₄、IRQ₅の割り込み要求のプライオリティレベルを設定します。

ビット4	説明
IPRA4	
0	IRQ ₄ 、IRQ ₅ の割り込み要求はプライオリティレベル0(非優先) (初期値)
1	IRQ ₄ 、IRQ ₅ の割り込み要求はプライオリティレベル1(優先)

ビット3：プライオリティレベルA3 (IPRA3)

WDT、A/D変換器の割り込み要求のプライオリティレベルを設定します。

ビット3	説明
IPRA3	
0	WDT、A/D変換器の割り込み要求はプライオリティレベル0(非優先) (初期値)
1	WDT、A/D変換器の割り込み要求はプライオリティレベル1(優先)

5. 割り込みコントローラ

ビット2: プライオリティレベルA2 (IPRA2)

16ビットタイムチャネル0割り込み要求のプライオリティレベルを設定します。

ビット2	説明
IPRA2	
0	16ビットタイムチャネル0の割り込み要求はプライオリティレベル0(非優先) (初期値)
1	16ビットタイムチャネル0の割り込み要求はプライオリティレベル1(優先)

ビット1: プライオリティレベルA1 (IPRA1)

16ビットタイムチャネル1の割り込み要求のプライオリティレベルを設定します。

ビット1	説明
IPRA1	
0	16ビットタイムチャネル1の割り込み要求はプライオリティレベル0(非優先) (初期値)
1	16ビットタイムチャネル1の割り込み要求はプライオリティレベル1(優先)


ビット0: プライオリティレベルA0 (IPRA0)

16ビットタイムチャネル2の割り込み要求のプライオリティレベルを設定します。

ビット0	説明
IPRA0	
0	16ビットタイムチャネル2の割り込み要求はプライオリティレベル0(非優先) (初期値)
1	16ビットタイムチャネル2の割り込み要求はプライオリティレベル1(優先)

(2) インタラプトプライオリティレジスタ B (IPRB)

IPRB は 8 ビットのリード /ライト可能なレジスタで、プライオリティレベルを設定できます。



IPRB はリセット、ハードウェアスタンバイモード時に、H'00 に初期化されます。

5. 割り込みコントローラ

ビット7：プライオリティレベルB7 (IPRB7)

8ビットタイムチャネル0、1の割り込み要求のプライオリティレベルを設定します。

ビット7	説明
IPRB7	
0	8ビットタイムチャネル0、1の割り込み要求はプライオリティレベル0(非優先) (初期値)
1	8ビットタイムチャネル0、1の割り込み要求はプライオリティレベル1(優先)

ビット6：プライオリティレベルB6 (IPRB6)

8ビットタイムチャネル2、3の割り込み要求のプライオリティレベルを設定します。

ビット6	説明
IPRB6	
0	8ビットタイムチャネル2、3の割り込み要求はプライオリティレベル0(非優先) (初期値)
1	8ビットタイムチャネル2、3の割り込み要求はプライオリティレベル1(優先)

ビット5、4：リザーブビット

リザーブビットです。リード／ライト可能ですが、優先順位には関係ありません。

ビット3：プライオリティレベルB3 (IPRB3)

SCIチャネル0の割り込み要求のプライオリティレベルを設定します。

ビット3	説明
IPRB3	
0	SCIチャネル0の割り込み要求はプライオリティレベル0(非優先) (初期値)
1	SCIチャネル0の割り込み要求はプライオリティレベル1(優先)

ビット2：プライオリティレベルB2 (IPRB2)

SCIチャネル1の割り込み要求のプライオリティレベルを設定します。

ビット2	説明
IPRB2	
0	SCIチャネル1の割り込み要求はプライオリティレベル0(非優先) (初期値)
1	SCIチャネル1の割り込み要求はプライオリティレベル1(優先)

ビット1、0：リザーブビット

リザーブビットです。リード／ライト可能ですが、優先順位には関係ありません。

5.2.3 IRQ ステータスレジスタ (ISR)

ISR は 8 ビットのリード / ライト可能なレジスタで、IRQ₀ ~ IRQ₅ 割り込み要求のステータスの表示を行います。

ビット :	7	6	5	4	3	2	1	0
	—	—	IRQ5F	IRQ4F	IRQ3F	IRQ2F	IRQ1F	IRQ0F
初期値 :	0	0	0	0	0	0	0	0
R/W :	—	—	R/(W)*	R/(W)*	R/(W)*	R/(W)*	R/(W)*	R/(W)*
リザーブピット				<u>IRQ₅ ~ IRQ₀ フラグ</u>				
IRQ ₅ ~ IRQ ₀ フラグ割り込み要求の ステータスを表示するビットです。								

【注】 * フラグをクリアするための"0"ライトのみ可能です。

ISR はリセット、またはハードウェアスタンバイモード時に、H'00 に初期化されます。

ビット 7、6 : リザーブピット

リザーブピットです。リードすると常に 0 が読み出されます。ライトは無効です。

ビット 5 ~ 0 : IRQ₅ ~ IRQ₀ フラグ (IRQ5F ~ IRQ0F)

IRQ₅ ~ IRQ₀ 割り込み要求のステータスの表示を行います。

ビット 5 ~ 0 IRQ5F ~ IRQ0F	説明
0	<p>〔クリア条件〕 (初期値)</p> <p>(1) IRQnF = 1 の状態で IRQnF フラグをリードした後、IRQnF フラグに 0 をライトしたとき</p> <p>(2) IRQnSC = 0、$\overline{IRQ_n}$ 入力が High レベルの状態で割り込み例外処理を実行したとき</p> <p>(3) IRQnSC = 1 の状態で IRQn 割り込み例外処理を実行したとき</p>
1	<p>〔セット条件〕</p> <p>(1) IRQnSC = 0 の状態で $\overline{IRQ_n}$ 入力が Low レベルになったとき</p> <p>(2) IRQnSC = 1 の状態で $\overline{IRQ_n}$ 入力に立ち下がりエッジが発生したとき</p>

(n = 5 ~ 0)

5. 割り込みコントローラ

5.2.4 IRQ イネーブルレジスタ (IER)

IER は 8 ビットのリード / ライト可能なレジスタで、IRQ₅ ~ IRQ₀割り込み要求の許可 / 禁止を制御します。

ビット :	7	6	5	4	3	2	1	0
	—	—	IRQ5E	IRQ4E	IRQ3E	IRQ2E	IRQ1E	IRQ0E
初期値 :	0	0	0	0	0	0	0	0
R/W :	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
				<u>IRQ₅ ~ IRQ₀イネーブル</u> IRQ ₅ ~ IRQ ₀ 割り込みを許可 / 禁止するかを選択するビットです。				
<u>リザーブビット</u>								

IER はリセット、またはハードウェアスタンバイモード時に、H'00 に初期化されます。

ビット 7、6 : リザーブビット

リザーブビットです。リード / ライト可能ですが、割り込み要求の許可 / 禁止には関係ありません。

ビット 5 ~ 0 : IRQ₅ ~ IRQ₀イネーブル (IRQ5E ~ IRQ0E)

IRQ₅ ~ IRQ₀割り込みを許可 / 禁止するかを選択します。

ビット 5 ~ 0	説明
IRQ5E ~ IRQ0E	
0	IRQ ₅ ~ IRQ ₀ 割り込みを禁止 (初期値)
1	IRQ ₅ ~ IRQ ₀ 割り込みを許可

5.2.5 IRQ センスコントロールレジスタ (ISCR)

ISCR は 8 ビットのリード /ライト可能なレジスタで、 $\overline{\text{IRQ}_5}$ ~ $\overline{\text{IRQ}_0}$ 端子の入力のレベルセンスまたは立ち下がりエッジを選択します。

ビット :	7	6	5	4	3	2	1	0
初期値 :	0	0	0	0	0	0	0	0
R/W :	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
リザーブビット				<u>IRQ₅ ~ IRQ₀センスコントロール</u>				
IRQ ₅ ~ IRQ ₀ 割り込みのレベルセンスまたは立ち下がりエッジを選択するビットです。								

ISCR はリセットまたは、ハードウェアスタンバイモード時に、H'00 に初期化されます。

ビット 7、6 : リザーブビット

リザーブビットです。リード /ライト可能ですが、レベルセンスまたは立ち下がりエッジの選択には関係ありません。

ビット 5 ~ 0 : IRQ₅ ~ IRQ₀センスコントロール (IRQ5SC ~ IRQ0SC)

IRQ₅ ~ IRQ₀割り込みを $\overline{\text{IRQ}_5}$ ~ $\overline{\text{IRQ}_0}$ 端子のレベルセンスで要求するか、立ち下がりエッジで要求するかを選択します。

ビット 5 ~ 0	説明	
IRQ5SC ~ IRQ0SC		
0	IRQ ₅ ~ IRQ ₀ 入力の Low レベルで割り込み要求を発生	(初期値)
1	IRQ ₅ ~ IRQ ₀ 入力の立ち下がりエッジで割り込み要求を発生	

5.3 割り込み要因

割り込み要因には、外部割り込み（NMI、IRQ₀～IRQ₅）と内部割り込み（27要因）があります。

5.3.1 外部割り込み

外部割り込みには、NMI、IRQ₀～IRQ₅の7要因があります。このうち、NMI、IRQ₀～IRQ₂はソフトウェアスタンバイモードからの復帰に使用できます。

(1) NMI 割り込み

NMI は最優先の割り込みで、CCR の I ビット、UI ビットの状態にかかわらず常に受け付けられます*。NMI 端子の立ち上がりエッジまたは立ち下がりエッジのいずれかで割り込みを要求するか、SYSCR の NMIEG ビットで選択できます。

NMI 割り込み例外処理のベクタ番号は 7 です。

【注】* フラッシュメモリ内蔵製品の場合には、NMI 入力が禁止される場合があります。詳細は「17.9、18.9 NMI 入力の禁止条件」を参照してください。

(2) IRQ₀～IRQ₅割り込み

IRQ₀～IRQ₅割り込みは $\overline{\text{IRQ}_0}$ ～ $\overline{\text{IRQ}_5}$ 端子の入力信号により要求されます。IRQ₀～IRQ₅割り込みには次の特長があります。

- IRQ₀～IRQ₅端子の Low レベルまたは立ち下がりエッジのどちらで割り込みを要求するか、ISCR で選択できます。
- IRQ₀～IRQ₅割り込み要求を許可するか禁止するかを、IER で選択できます。また、IPRA の IPRA7～IPRA4 ビットにより割り込みプライオリティレベルを設定できます。
- IRQ₀～IRQ₅割り込み要求のステータスは、ISR に表示されます。ISR のフラグはソフトウェアで 0 にクリアすることができます。

IRQ₀～IRQ₅割り込みのブロック図を図 5.2 に示します。




図 5.2 IRQ₀～IRQ₅割り込みのプロック図

IRQnF のセットタイミングを図 5.3 に示します。




図 5.3 IRQnF セットタイミング

IRQ₀ ~ IRQ₅割り込み例外処理のベクタ番号は 12 ~ 17 です。

IRQ₀ ~ IRQ₅割り込みの検出は、当該の端子が入力に設定されているか、出力に設定されているかに依存しません。したがって、外部割り込み入力端子として使用する場合は、対応する DDR を 0 にクリアし、チップセレクト出力端子、SCI の入出力端子、A/D 外部トリガ入力端子としては使用しないでください。

5.3.2 内部割り込み

内蔵周辺モジュールからの割り込みによる内部割り込みは 27 要因あります。

- (1) 各内蔵周辺モジュールには割り込み要求のステータスを表示するフラグと、これらの割り込みを許可するか禁止するかを選択するイネーブルビットがあります。
- (2) IPRA、B によって割り込みプライオリティレベルを設定できます。

5.3.3 割り込み例外処理ベクタテーブル

表 5.3 に割り込み例外処理要因とベクタアドレスおよび割り込み優先順位の一覧を示します。デフォルトの優先順位はベクタ番号の小さいものほど高くなりますが、IPRA、B により NMI 以外の割り込みの優先順位を変更することができます。

リセット後の割り込み優先順位は表 5.3 に示されるデフォルトの順位となります。

5. 割り込みコントローラ

表 5.3 割り込み要因とベクタアドレスおよび割り込み優先順位一覧

割り込み要因	要因発生元	ベクタ番号	ベクタアドレス*		IPR	優先順位	
			アドバンストモード	ノーマルモード			
NMI	外部端子	7	H'001C ~ H'001F	H'000E ~ H'000F	—	高 ↑	
IRQ0		12	H'0030 ~ H'0033	H'0018 ~ H'0019	IPRA7		
IRQ1		13	H'0034 ~ H'0037	H'001A ~ H'001B	IPRA6		
IRQ2		14	H'0038 ~ H'003B	H'001C ~ H'001D	IPRA5		
IRQ3		15	H'003C ~ H'003F	H'001E ~ H'001F	IPRA4		
IRQ4		16	H'0040 ~ H'0043	H'0020 ~ H'0021			
IRQ5		17	H'0044 ~ H'0047	H'0022 ~ H'0023			
リザーブ	—	18	H'0048 ~ H'004B	H'0024 ~ H'0025	IPRA3	↓	
		19	H'004C ~ H'004F	H'0026 ~ H'0027			
WOVI (インターバルタイマ)	ウォッチドッグタイマ	20	H'0050 ~ H'0053	H'0028 ~ H'0029	IPRA3	↓	
リザーブ	—	21	H'0054 ~ H'0057	H'002A ~ H'002B			
		22	H'0058 ~ H'005B	H'002C ~ H'002D			
ADI (A/D エンド)	A/D	23	H'005C ~ H'005F	H'002E ~ H'002F	IPRA2	↓	
IMIA0 (コンペアマッチ / インプットキャプチャ A0)	16 ビット	24	H'0060 ~ H'0063	H'0030 ~ H'0031			
IMIB0 (コンペアマッチ / インプットキャプチャ B0)	タイム	25	H'0064 ~ H'0067	H'0032 ~ H'0033			
OVI0 (オーバーフロー -0)	チャネル 0	26	H'0068 ~ H'006B	H'0034 ~ H'0035			
リザーブ	—	27	H'006C ~ H'006F	H'0036 ~ H'0037	IPRA1	↓	
IMIA1 (コンペアマッチ / インプットキャプチャ A1)	16 ビット	28	H'0070 ~ H'0073	H'0038 ~ H'0039			
IMIB1 (コンペアマッチ / インプットキャプチャ B1)	タイム	29	H'0074 ~ H'0077	H'003A ~ H'003B			
OVI1 (オーバーフロー -1)	チャネル 1	30	H'0078 ~ H'007B	H'003C ~ H'003D			
リザーブ	—	31	H'007C ~ H'007F	H'003E ~ H'003F	IPRA0	↓	
IMIA2 (コンペアマッチ / インプットキャプチャ A2)	16 ビット	32	H'0080 ~ H'0083	H'0040 ~ H'0041			
IMIB2 (コンペアマッチ / インプットキャプチャ B2)	タイム	33	H'0084 ~ H'0087	H'0042 ~ H'0043			
OVI2 (オーバーフロー -2)	チャネル 2	34	H'0088 ~ H'008B	H'0044 ~ H'0045			
リザーブ	—	35	H'008C ~ H'008F	H'0046 ~ H'0047			
CMIA0 (コンペアマッチ A0)	8 ビット	36	H'0090 ~ H'0093	H'0048 ~ H'0049	IPRB7	↓	
CMIB0 (コンペアマッチ B0)	タイム	37	H'0094 ~ H'0097	H'004A ~ H'004B			
CMIA1/CMIB1 (コンペアマッチ A1/B1)	チャネル 0/1	38	H'0098 ~ H'009B	H'004C ~ H'004D			
TOVI0/TOVI1 (オーバーフロー -0/1)		39	H'009C ~ H'009F	H'004E ~ H'004F			
CMIA2 (コンペアマッチ A2)	8 ビット	40	H'00A0 ~ H'00A3	H'0050 ~ H'0051	IPRB6	↓	
CMIB2 (コンペアマッチ B2)	タイム	41	H'00A4 ~ H'00A7	H'0052 ~ H'0053			
CMIA3/CMIB3 (コンペアマッチ A3/B3)	チャネル 2/3	42	H'00A8 ~ H'00AB	H'0054 ~ H'0055			
TOVI2/TOVI3 (オーバーフロー -2/3)		43	H'00AC ~ H'00AF	H'0056 ~ H'0057			
リザーブ	—	44	H'00B0 ~ H'00B3	H'0058 ~ H'0059	—	低 ↓	
		45	H'00B4 ~ H'00B7	H'005A ~ H'005B			
		46	H'00B8 ~ H'00BB	H'005C ~ H'005D			
		47	H'00BC ~ H'00BF	H'005E ~ H'005F			
		48	H'00C0 ~ H'00C3	H'0060 ~ H'0061			
		49	H'00C4 ~ H'00C7	H'0062 ~ H'0063			
		50	H'00C8 ~ H'00CB	H'0064 ~ H'0065			
		51	H'00CC ~ H'00CF	H'0066 ~ H'0067			

割り込み要因	要因発生元	ペクタ 番号	ペクタアドレス*		IPR	優先 順位
			アドバンストモード	ノーマルモード		
ERI0 (受信エラー0) RXI0 (受信完了0) TXI0 (送信データエンブティ0) TEI0 (送信終了0)	SCI チャネル0	52	H'00D0 ~ H'00D3	H'0068 ~ H'0069	IPRB3	高 ↑
		53	H'00D4 ~ H'00D7	H'006A ~ H'006B		
		54	H'00D8 ~ H'00DB	H'006C ~ H'006D		
		55	H'00DC ~ H'00DF	H'006E ~ H'006F		
ERI1 (受信エラー1) RXI1 (受信完了1) TXI1 (送信データエンブティ1) TEI1 (送信終了1)	SCI チャネル1	56	H'00E0 ~ H'00E3	H'0070 ~ H'0071	IPRB2	↓ 低
		57	H'00E4 ~ H'00E7	H'0072 ~ H'0073		
		58	H'00E8 ~ H'00EB	H'0074 ~ H'0075		
		59	H'00EC ~ H'00EF	H'0076 ~ H'0077		
リザーブ	—	60	H'00F0 ~ H'00F3	H'0078 ~ H'0079	—	↓ 低
		61	H'00F4 ~ H'00F7	H'007A ~ H'007B		
		62	H'00F8 ~ H'00FB	H'007C ~ H'007D		
		63	H'00FC ~ H'00FF	H'007E ~ H'007F		

【注】* アドレスの下位 16 ビットを示しています。

5.4 割り込み動作

5.4.1 割り込み動作の流れ

本LSIでは、割り込みの動作はUEビットの状態によって異なります。UE=1のときはIビットで割り込みの制御が行われます。UE=0のときは、I、UIビットの組み合わせで割り込みの制御が行われます。表5.4にUE、I、UIビットの各組み合わせのときの割り込みの状態を示します。

NMI割り込みはリセット状態、ハードウェアスタンバイ状態を除き常に受け付けられます*。IRQ割り込みおよび内蔵周辺モジュールの割り込みは、それぞれの割り込みに対応したイネーブルビットがあります。このイネーブルビットを0にクリアすると、その割り込み要求は無視されます。

【注】* フラッシュメモリ内蔵製品の場合には、NMI入力が禁止される場合があります。詳細は「17.9、18.9 NMI入力の禁止条件」を参照してください。

表5.4 UE、I、UIビットの組み合わせによる割り込みの状態

SYSCR	CCR		状 態
	UE	I	
1	0	-	すべての割り込みを受け付けます。プライオリティレベル1の割り込み要因の優先順位が高くなります。
	1	-	NMI以外の割り込みを受け付けません。
0	0	-	すべての割り込みを受け付けます。プライオリティレベル1の割り込み要因の優先順位が高くなります。
	1	0	NMIおよびプライオリティレベル1の割り込み要因のみを受け付けます。
		1	NMI以外の割り込みを受け付けません。

(1) UEビット=1の場合

IRQ₀～IRQ₇割り込みおよび内蔵周辺モジュールの割り込みはCPUのCCRのIビットにより一括して、許可／禁止を設定できます。Iビットが0にクリアされているときは許可状態、1にセットされているときは禁止状態です。プライオリティレベル1の割り込み要因の優先順位は高くなります。

この場合の割り込み受け付けの動作フローチャートを図5.4に示します。




図 5.4 UE = 1 の場合の割り込み受け付けまでのフロー

- [1] 対応する割り込みイネーブルビットが1にセットされている状態で割り込み要因が発生したとき、割り込みコントローラに対して、割り込み要求が送られます。
- [2] 割り込みコントローラに対して割り込み要求が送られると、IPRに設定された割り込み優先順位に従って優先順位が最も高い割り込み要求が選択され、その他は保留となります。IPRの設定が同一の割り込み要求が同時に発生したときは、表5.3に示す優先度に従って、優先順位の最も高い割り込み要求が選択されます。
- [3] Iビットを参照します。Iビットが0にクリアされているときは、割り込み要求が受け付けられます。Iビットが1にセットされているときは、NMI割り込みのみ受け付けられ、その他の割り込み要求は保留されます。
- [4] 割り込み要求が受け付けられると、そのとき実行中の命令の処理が終了した後、割り込み例外処理を起動します。
- [5] 割り込み例外処理によって、PCとCCRがスタック領域に退避されます。退避されるPCは、リターン後に実行する最初の命令のアドレスを示しています。
- [6] 次にCCRのIビットが1にセットされます。これにより、NMIを除く割り込みはマスクされます。
- [7] 受け付けた割り込み要求に対応するベクタアドレスを生成し、そのベクタアドレスの内容によって示されるアドレスから、割り込み処理ルーチンの実行が開始されます。

(2) UE ビット = 0 の場合

IRQ₀~IRQ₅割り込みおよび内蔵周辺モジュールの割り込みはCPUのCCRのI、UIビット、IPRによって3レベルの許可／禁止状態を実現できます。

- (a) プライオリティレベル0の割り込み要求は、Iビットが0にクリアされているとき許可状態、1にセットされているとき禁止状態となります。
- (b) プライオリティレベル1の割り込み要求は、IビットまたはUIビットが0にクリアされているとき許可状態、IビットおよびUIビットがいずれも1にセットされているとき禁止状態となります。

例えば、各割り込み要求の対応する割り込みイネーブルビットを1にセット、IPRA、IPRBをそれぞれH'20、H'00に設定した場合(IRQ₂、IRQ₃割り込み要求の優先順位を他の割り込みより高くした場合)、次のようにになります。

- (a) I=0のとき、すべての割り込みを許可
(優先順位：NMI > IRQ₂ > IRQ₃ > IRQ₀...)
- (b) I=1、UI=0のとき、NMI、IRQ₂、IRQ₃割り込みのみを許可
- (c) I=1、UI=1のとき、NMI以外の割り込みを禁止

また、このときの状態遷移を図 5.5 に示します。




図 5.5 割り込み許可 / 禁止状態の遷移例

UE ビット = 0 のときの割り込み受け付けの動作フローチャートを図 5.6 に示します。

- [1] 対応する割り込みイネーブルビットが1にセットされている状態で割り込み要因が発生したとき、割り込みコントローラに対して割り込み要求が送られます。
- [2] 割り込みコントローラに対して割り込み要求が送られると、IPRに設定された割り込み優先順位に従って優先順位が最も高い割り込み要求が選択され、その他は保留となります。このとき、IPRの設定が同一の割り込み要求が同時に発生したときは、表5.3に示す優先度に従って、優先順位の最も高い割り込み要求が選択されます。
- [3] Iビットを参照します。Iビットが0にクリアされているときは、IPRに関係なく割り込み要求が受け付けられます。このときはUIビットの影響を受けません。Iビットが1にセットされ、UIビットが0にクリアされているときは、プライオリティレベル1の割り込み要求のみが受け付けられ、プライオリティレベル0の割り込み要求は保留となります。I、UIビットがいずれも1にセットされているときは、割り込み要求は保留となります。
- [4] 割り込み要求が受け付けられると、そのとき実行中の命令の処理が終了した後、割り込み例外処理を起動します。
- [5] 割り込み例外処理によってPCとCCRがスタック領域に退避されます。退避されるPCは、リターン後に実行する最初の命令のアドレスを示しています。
- [6] CCRのI、UIビットが1にセットされます。これにより、NMIを除く割り込みはマスクされます。
- [7] 受け付けた割り込み要求に対応するベクタアドレスを生成し、そのベクタアドレスの内容によって示されるアドレスから、割り込み処理ルーチンの実行が開始されます。

5. 割り込みコントローラ




図 5.6 UE = 0 の場合の割り込み受け付けまでのフロー

5.4.2 割り込み例外処理シーケンス

モード 2 で、プログラム領域とスタック領域を外部メモリ 16 ビット 2 ステートアクセス空間にとった場合の割り込みシーケンスを図 5.7 に示します。




図 5.7 割り込み例外処理シーケンス

5.4.3 割り込み応答時間

割り込み要求発生後、割り込み処理ルーチンの先頭命令を実行するまでの、割り込み応答時間を表5.5に示します。

表 5.5 割り込み応答時間

No.	項目	内蔵メモリ	外部メモリ					
			8 ビットバス		16 ビットバス			
			2 ステート	3 ステート	2 ステート	3 ステート		
1	割り込み優先順位判定		2* ¹					
2	実行中の命令が終了するまでの最大待ちステート数	1 ~ 23	1 ~ 27	1 ~ 31* ⁴	1 ~ 23	1 ~ 25* ⁴		
3	PC、CCR のスタック	4	8	2* ⁴	4	6* ⁴		
4	ペクタフェッチ	4	8	12* ⁴	4	6* ⁴		
5	命令フェッチ* ²	4	8	12* ⁴	4	6* ⁴		
6	内部処理 * ³	4	4	4	4	4		
	合計	19 ~ 41	31 ~ 57	43 ~ 73	19 ~ 41	25 ~ 49		

【注】 *1 内部割り込みの場合 1 ステートとなります。

*2 割り込み受け付け後のプリフェッチおよび割り込み処理ルーチンのプリフェッチ

*3 割り込み受け付け後の内部処理およびペクタフェッチ後の内部処理

*4 外部メモリアクセス時にウェイトが挿入される場合には、ステート数が増加します。

5.5 使用上の注意

5.5.1 割り込みの発生とディスエーブルとの競合

割り込みイネーブルビットを 0 にクリアして割り込みを禁止する場合、割り込みの禁止はその命令実行終了後有効になります。すなわち、BCLR 命令、MOV 命令などで割り込みイネーブルビットを 0 にクリアする場合、命令実行中にその割り込みが発生すると、命令実行終了時点では当該割り込み許可状態にあるため命令実行終了後にその割り込み例外処理を実行します。ただし、その割り込みより優先順位の高い割り込み要求がある場合には優先順位の高い割り込み例外処理を実行し、その割り込みは無視されます。割り込み要因フラグを 0 にクリアする場合も同様です。

16 ビットタイマの TISRA の IMIEA ビットを 0 にクリアする場合の例を図 5.8 に示します。




図 5.8 割り込みの発生とディスエーブルの競合

なお、割り込みをマスクした状態でイネーブルビットまたは割り込み要因フラグを 0 にクリアすれば、上記の競合は発生しません。

5.5.2 割り込みの受け付けを禁止している命令

割り込みを禁止している命令には、LDC、ANDC、ORC、XORC 命令があります。

割り込み要求が発生すると、割り込みコントローラが優先順位を判定した後、CPU に対して割り込みを要求します。そのとき、CPU が割り込みを禁止している命令を実行している場合は、その命令の実行を終了した後、必ず次の命令を実行します。

5.5.3 EEPMOV 命令実行中の割り込み

EEPMOV 命令は、EEPMOV.W 命令と EEPMOV.B 命令では、割り込み動作が異なります。

EEPMOV.B 命令は、転送中に NMI を含めた割り込み要求があっても転送終了まで割り込みを受け付けません。

EEPMOV.W 命令のときは、転送中に NMI 以外の割り込み要求があっても転送終了まで割り込みを受け付けません。NMI 割り込み要求の場合は、転送サイクルの切れ目で NMI 例外処理が開始されます。このときスタックされる PC の値は次命令のアドレスとなります。

このため、EEPMOV.W 命令実行中に NMI 割り込みが発生する場合には、以下のプログラムとしてください。

```
L1 : EEPMOV.W  
      MOV.W R4, R4  
      BNE    L1
```

5. 割り込みコントローラ

6. バスコントローラ

6.1 概要

本 LSI はバスコントローラ (BSC) を内蔵しており、外部アドレス空間を 8 つのエリアに分割して管理します。各エリアでは、バス幅、アクセスステート数などのバス仕様を独立に設定することができます。複数のメモリを容易に接続することができます。

また、バスコントローラはバス調停機能をもっており、内部バスマスターである CPU 動作を制御するとともに、外部にバス権を解放することができます。

6.1.1 特長

バスコントローラの特長を次に示します。

外部アドレス空間をエリア単位で管理

- 外部空間を、1M バイトモードでは 128k バイト単位、16M バイトモードでは 2M バイト単位の 8 エリア（エリア 0~7）に分割して管理
- エリアごとにバス仕様を設定可能

基本バスインターフェース

- エリア 0~7 に対してチップセレクト ($\overline{CS}_0 \sim \overline{CS}_7$) を出力可能
- エリアごとに、8 ビットアクセス空間 / 16 ビットアクセス空間を選択可能
- エリアごとに、2 ステートアクセス空間 / 3 ステートアクセス空間を選択可能
- エリアごとに、プログラムウェイ特斯テートを挿入可能
- 端子ウェイトを挿入可能

アイドルサイクル挿入

- 異なるエリア間の外部リードサイクル時、アイドルサイクルを挿入可能
- 外部リードサイクルの直後の外部ライトサイクル時、アイドルサイクルを挿入可能

バス権調停機能（バスアービトリレーション）

- バスアービタを内蔵し、CPU および外部バスマスターのバス権を調停

その他

- 2 つのアドレス更新モードを選択可能

6.1.2 ブロック図

バスコントローラのブロック図を図 6.1 に示します。




図 6.1 バスコントローラのブロック図

6.1.3 端子構成

バスコントローラの入出力端子を表 6.1 に示します。

表 6.1 端子構成

名称	略称	入出力	機能
チップセレクト 0~7	$\overline{CS}_0 \sim \overline{CS}_7$	出力	エリア 0~7 が選択されていることを示すストローブ信号
アドレス ストローブ	AS	出力	アドレスバス上のアドレス出力が有効であることを示すストローブ信号
リード	RD	出力	外部アドレス空間をリードしていることを示すストローブ信号
ハイライト	HWR	出力	外部アドレス空間をライトし、データバスの上位側 ($D_{15} \sim D_8$) が有効であることを示すストローブ信号
ローライト	LWR	出力	外部アドレス空間をライトし、データバスの下位側 ($D_7 \sim D_0$) が有効であることを示すストローブ信号
ウェイト	WAIT	入力	外部 3 ステートアクセス空間をアクセスするときのウェイト要求信号
バス権要求	BREQ	入力	バス権を外部に解放する要求信号
バス権要求 アクノリッジ	BACK	出力	バス権を外部に解放したことを示すアクノリッジ信号

6.1.4 レジスタ構成

バスコントローラのレジスタ構成を表 6.2 に示します。

表 6.2 レジスタ構成

アドレス ^{*1}	名称	略称	R/W	初期値
H'EE020	バス幅コントロールレジスタ	ABWCR	R/W	H'FF ^{*2}
H'EE021	アクセスステートコントロールレジスタ	ASTCR	R/W	H'FF
H'EE022	ウェイトコントロールレジスタ H	WCRH	R/W	H'FF
H'EE023	ウェイトコントロールレジスタ L	WCRL	R/W	H'FF
H'EE013	バスリリースコントロールレジスタ	BRCR	R/W	H'FE ^{*3}
H'EE01F	チップセレクトコントロールレジスタ	CSCR	R/W	H'0F
H'EE01E	アドレスコントロールレジスタ	ADRCR	R/W	H'FF
H'EE024	バスコントロールレジスタ	BCR	R/W	H'C6

【注】 *1 アドバンストモード時のアドレス下位 20 ビットを示しています。

*2 モード 2、4 のときは初期値 H'00 になります。

*3 モード 3、4 のときは初期値 H'EE になります。

6.2 各レジスタの説明

6.2.1 バス幅コントロールレジスタ (ABWCR)

ABWCR は 8 ビットのリード / ライト可能なレジスタで、各エリアを 8 ビットアクセス空間または 16 ビットアクセス空間のいずれかに設定します。

ビット :

	7	6	5	4	3	2	1	0
	ABW7	ABW6	ABW5	ABW4	ABW3	ABW2	ABW1	ABW0

初期値 : (モード1、3、5、6、7) 1 1 1 1 1 1 1 1

(モード2、4) 0 0 0 0 0 0 0 0

R/W :

R/W R/W R/W R/W R/W R/W R/W R/W R/W

ABWCR の内容が H'FF (全エリア 8 ビットアクセス空間) の場合、8 ビットバスモードとなり、データバスは上位側 ($D_{15} \sim D_8$) が有効となります。このときポート4は出入力ポートとなります。ABWCR の少なくとも 1 ビットを 0 にクリアした場合には、16 ビットバスモードとなり、データバスは 16 ビット ($D_{15} \sim D_0$) となります。ABWCR はリセット、またはハードウェアスタンバイモード時にモード1、3、5、6、7 では H'FF に、モード2、4 では H'00 に初期化されます。ソフトウェアスタンバイモードでは初期化されません。

ビット 7~0 : エリア 7~0 バス幅コントロール (ABW7 ~ ABW0)

対応するエリアを 8 ビットアクセス空間とするか 16 ビットアクセス空間とするかを選択します。

ビット 7~0	説 明
ABW7 ~ ABW0	
0	エリア 7~0 を 16 ビットアクセス空間に設定
1	エリア 7~0 を 8 ビットアクセス空間に設定

ABWCR は、外部メモリ空間のデータバス幅を指定します。内蔵メモリ、内部 I/O レジスタのデータバス幅は ABWCR の設定値にかかわらず固定です。したがって、シングルチップモード(モード 6、7) では設定値は無効となります。

6.2.2 アクセスステートコントロールレジスタ (ASTCR)

ASTCR は 8 ビットのリード /ライト可能なレジスタで、各エリアを 2 ステートアクセス空間または 3 ステートアクセス空間のいずれかに設定します。

ビット :	7	6	5	4	3	2	1	0
初期値 :	AST7	AST6	AST5	AST4	AST3	AST2	AST1	AST0
R/W :	R/W							

各エリアのアクセスステート数を選択するビットです。

ASTCR はリセット、またはハードウェアスタンバイモード時に、H'FF に初期化されます。ソフトウェアスタンバイモードでは初期化されません。

ビット 7~0 : エリア 7~0 アクセスステートコントロール (AST7 ~ AST0)

対応するエリアを 2 ステートアクセス空間とするか 3 ステートアクセス空間とするかを選択します。

ビット 7~0	説明
AST7 ~ AST0	
0	エリア 7~0 を 2 ステートアクセス空間に設定
1	エリア 7~0 を 3 ステートアクセス空間に設定 (初期値)

ASTCR は、外部メモリ空間のアクセスステート数を設定します。内蔵メモリ、内部 I/O レジスタに対するアクセスステート数は ASTCR の設定値にかかわらず固定です。したがって、シングルチップモード (モード 6, 7) では設定値は無効です。

6. バスコントローラ

6.2.3 ウェイトコントロールレジスタ H、L (WCRH、WCRL)

WCRH、WCRL は、それぞれ 8 ビットのリード / ライト可能なレジスタで、各エリアのプログラムウェイットステート数を選択します。

内蔵メモリおよび内部 I/O レジスタに対するアクセスステート数は WCRH、WCRL の設定値にかかわらず固定です。

WCRH、WCRL は、リセットおよびハードウェアスタンバイモード時に、H'FF に初期化されます。ソフトウェアスタンバイモードでは初期化されません。

(1) WCRH

ビット :	7	6	5	4	3	2	1	0
	W71	W70	W61	W60	W51	W50	W41	W40
初期値 :	1	1	1	1	1	1	1	1
R/W :	R/W							

ビット 7、6 : エリア 7 ウェイトコントロール 1、0 (W71、W70)

ASTCR の AST7 ビットが 1 にセットされた状態でエリア 7 の外部空間をアクセスするときの、プログラムウェイットステート数を選択します。

ビット 7	ビット 6	説明
W71	W70	
0	0	エリア 7 の外部空間アクセス時、プログラムウェイットを挿入しない
	1	エリア 7 の外部空間アクセス時、プログラムウェイットを 1 ステート挿入
1	0	エリア 7 の外部空間アクセス時、プログラムウェイットを 2 ステート挿入
	1	エリア 7 の外部空間アクセス時、プログラムウェイットを 3 ステート挿入 (初期値)

ビット 5、4 : エリア 6 ウェイトコントロール 1、0 (W61、W60)

ASTCR の AST6 ビットが 1 にセットされた状態でエリア 6 の外部空間をアクセスするときの、プログラムウェイットステート数を選択します。

ビット 5	ビット 4	説明
W61	W60	
0	0	エリア 6 の外部空間アクセス時、プログラムウェイットを挿入しない
	1	エリア 6 の外部空間アクセス時、プログラムウェイットを 1 ステート挿入
1	0	エリア 6 の外部空間アクセス時、プログラムウェイットを 2 ステート挿入
	1	エリア 6 の外部空間アクセス時、プログラムウェイットを 3 ステート挿入 (初期値)

ピット3、2：エリア5ウェイトコントロール1、0（W51、W50）

ASTCRのAST5ピットが1にセットされた状態でエリア5の外部空間をアクセスするときの、プログラムウェイットステート数を選択します。

ピット3	ピット2	説明
W51	W50	
0	0	エリア5の外部空間アクセス時、プログラムウェイトを挿入しない
	1	エリア5の外部空間アクセス時、プログラムウェイトを1ステート挿入
1	0	エリア5の外部空間アクセス時、プログラムウェイトを2ステート挿入
	1	エリア5の外部空間アクセス時、プログラムウェイトを3ステート挿入（初期値）

ピット1、0：エリア4ウェイトコントロール1、0（W41、W40）

ASTCRのAST4ピットが1にセットされた状態でエリア4の外部空間をアクセスするときの、プログラムウェイットステート数を選択します。

ピット1	ピット0	説明
W41	W40	
0	0	エリア4の外部空間アクセス時、プログラムウェイトを挿入しない
	1	エリア4の外部空間アクセス時、プログラムウェイトを1ステート挿入
1	0	エリア4の外部空間アクセス時、プログラムウェイトを2ステート挿入
	1	エリア4の外部空間アクセス時、プログラムウェイトを3ステート挿入（初期値）

(2) WCRL

ピット：	7	6	5	4	3	2	1	0
	W31	W30	W21	W20	W11	W10	W01	W00
初期値：	1	1	1	1	1	1	1	1
R/W：	R/W							

ピット7、6：エリア3ウェイトコントロール1、0（W31、W30）

ASTCRのAST3ピットが1にセットされた状態でエリア3の外部空間をアクセスするときの、プログラムウェイットステート数を選択します。

ピット7	ピット6	説明
W31	W30	
0	0	エリア3の外部空間アクセス時、プログラムウェイトを挿入しない
	1	エリア3の外部空間アクセス時、プログラムウェイトを1ステート挿入
1	0	エリア3の外部空間アクセス時、プログラムウェイトを2ステート挿入
	1	エリア3の外部空間アクセス時、プログラムウェイトを3ステート挿入（初期値）

6. バスコントローラ

ビット5、4：エリア2ウェイトコントロール（W21、W20）

ASTCRのAST2ビットが1にセットされた状態でエリア2の外部空間をアクセスするときの、プログラムウェイットステート数を選択します。

ビット5	ビット4	説明
W21	W20	
0	0	エリア2の外部空間アクセス時、プログラムウェイトを挿入しない
	1	エリア2の外部空間アクセス時、プログラムウェイトを1ステート挿入
1	0	エリア2の外部空間アクセス時、プログラムウェイトを2ステート挿入
	1	エリア2の外部空間アクセス時、プログラムウェイトを3ステート挿入（初期値）

ビット3、2：エリア1ウェイトコントロール1、0（W11、W10）

ASTCRのAST1ビットが1にセットされた状態でエリア1の外部空間をアクセスするときの、プログラムウェイットステート数を選択します。

ビット3	ビット2	説明
W11	W10	
0	0	エリア1の外部空間アクセス時、プログラムウェイトを挿入しない
	1	エリア1の外部空間アクセス時、プログラムウェイトを1ステート挿入
1	0	エリア1の外部空間アクセス時、プログラムウェイトを2ステート挿入
	1	エリア1の外部空間アクセス時、プログラムウェイトを3ステート挿入（初期値）

ビット1、0：エリア0ウェイトコントロール1、0（W01、W00）

ASTCRのAST0ビットが1にセットされた状態でエリア0の外部空間をアクセスするときの、プログラムウェイットステート数を選択します。

ビット1	ビット0	説明
W01	W00	
0	0	エリア0の外部空間アクセス時、プログラムウェイトを挿入しない
	1	エリア0の外部空間アクセス時、プログラムウェイトを1ステート挿入
1	0	エリア0の外部空間アクセス時、プログラムウェイトを2ステート挿入
	1	エリア0の外部空間アクセス時、プログラムウェイトを3ステート挿入（初期値）

6.2.4 バスリリースコントロールレジスタ (BCR)

BCR は 8 ビットのリード / ライト可能なレジスタで、アドレスバス ($A_{23} \sim A_{20}$) 出力の選択、バス権の外部に対する解放を許可 / 禁止します。

ビット :	7	6	5	4	3	2	1	0
	A23E	A22E	A21E	A20E	—	—	—	BRLE
モード1、2、6、7 初期値 :	1	1	1	1	1	1	1	0
R/W :	—	—	—	—	—	—	—	R/W
モード3、4 初期値 :	1	1	1	0	1	1	1	0
R/W :	R/W	R/W	R/W	—	—	—	—	R/W
モード5 初期値 :	1	1	1	1	1	1	1	0
R/W :	R/W	R/W	R/W	R/W	—	—	—	R/W

アドレス23～20イネーブル	リザーブビット	バスリリースイネーブル
PA ₇ ～PA ₄ をアドレス出力端子 A ₂₃ ～A ₂₀ として使用するため のビットです。		バス権の外部に対する解放を 許可 / 禁止するビットです。

BCR はリセット、またはハードウェアスタンバイモード時に、モード 1、2、5～7 の場合は H'FE に、モード 3、4 の場合は H'EE に初期化されます。ソフトウェアスタンバイモード時には初期化されません。

ビット 7 : アドレス 23 イネーブル (A23E)

PA₄ をアドレス出力端子 A₂₃ として使用するためのビットです。0 をライトするとアドレス出力 A₂₃ となります。モード 3、4、5 以外ではこのビットはライトできず、通常のポート機能となります。

ビット 7	説明
A23E	
0	PA ₄ はアドレス出力端子 A ₂₃
1	PA ₄ は入出力端子 (初期値)

ビット 6 : アドレス 22 イネーブル (A22E)

PA₅ をアドレス出力端子 A₂₂ として使用するためのビットです。0 をライトするとアドレス出力 A₂₂ となります。モード 3、4、5 以外ではこのビットはライトできず、通常のポート機能となります。

ビット 6	説明
A22E	
0	PA ₅ はアドレス出力端子 A ₂₂
1	PA ₅ は入出力端子 (初期値)

6. バスコントローラ

ビット5：アドレス21イネーブル(A21E)

PA_6 をアドレス出力端子A₂₁として使用するためのビットです。0をライトするとアドレス出力A₂₁となります。モード3、4、5以外ではこのビットはライトできず、通常のポート機能となります。

ビット5	説明
A21E	
0	PA_6 はアドレス出力端子A ₂₁
1	PA_6 は入出力端子 (初期値)

ビット4：アドレス20イネーブル(A20E)

PA_7 をアドレス出力端子A₂₀として使用するためのビットです。0をライトするとアドレス出力A₂₀となります。モード5以外ではこのビットはライトできません。

ビット4	説明
A20E	
0	PA_7 はアドレス出力端子A ₂₀ (モード3、4の時の初期値)
1	PA_7 は入出力端子(モード1、2、5~7の時の初期値)

ビット3~1：リザーブビット

リザーブビットです。リードすると常に1が読み出されます。ライトは無効です。

ビット0：バスリリースイネーブル(BRLE)

バス権の外部に対する解放を許可／禁止します。

ビット0	説明
BRLE	
0	バス権の外部に対する解放を禁止し、BREQ、BACK端子は入出力端子として使用可 (初期値)
1	バス権の外部に対する解放を許可

6.2.5 バスコントロールレジスタ (BCR)

ビット :	7	6	5	4	3	2	1	0
	ICIS1	ICIS0	—	—	—	—	RDEA	WAITE
初期値 :	1	1	0*	0*	0*	1	1	0

R/W : R/W R/W — — — — R/W R/W

【注】* ビット5~3は1ライト禁止です。

BCR は 8 ビットのリード / ライト可能なレジスタで、アイドルサイクル挿入の許可または禁止、エリアの分割単位の選択、WAIT 端子入力の許可または禁止を行います。

BCR は、リセットおよびハードウェアスタンバイモード時に、H'C6 に初期化されます。ソフトウェアスタンバイモードでは初期化されません。

ビット 7 : アイドルサイクル挿入 1 (ICIS1)

異なるエリアの外部リードサイクルが連続する場合、バスサイクルの間にアイドルサイクルを 1 ステート挿入するか、挿入しないかを選択します。

ビット 7	説明
ICIS1	
0	異なるエリアの外部リードサイクルが連続したとき、アイドルサイクルを挿入しない
1	異なるエリアの外部リードサイクルが連続したとき、アイドルサイクルを挿入する (初期値)

ビット 6 : アイドルサイクル挿入 0 (ICIS0)

外部リードサイクルと外部ライトサイクルが連続する場合、バスサイクルの間にアイドルサイクルを 1 ステート挿入するか、挿入しないかを選択します。

ビット 6	説明
ICIS0	
0	外部リードサイクルと外部ライトサイクルが連続したとき、アイドルサイクルを挿入しない
1	外部リードサイクルと外部ライトサイクルが連続したとき、アイドルサイクルを挿入する (初期値)

ビット 5~3 : リザーブビット (1 ライト禁止)

本ビットはリード / ライト可能ですが 1 を書き込まないでください。1 をライトした場合、正常動作は保証されません。

ビット 2 : リザーブビット

リードすると常に 1 が読み出されます。ライトは無効です。

6. バスコントローラ

ビット1：エリア分割単位選択 (RDEA)

メモリマップのエリアの分割単位を選択します。

本ビットはモード3、4、5で有効です。モード1、2、6、7では、無効です。

ビット1	説明	
RDEA		
0	エリア分割は、エリア0：2Mバイト エリア1：2Mバイト エリア2：8Mバイト エリア3：2Mバイト	エリア4：1.93Mバイト エリア5：4kバイト エリア6：23.75kバイト（19.75kバイト*） エリア7：22バイト
1	エリア分割は、エリア0～エリア7まで等分割（2MB）	（初期値）

【注】* H8/3026F-ZTAT、H8/3026マスクROM品の場合の分割です。

ビット0：WAIT端子イネーブル (WAITE)

WAIT端子によるウェイト入力の許可または禁止を選択します。

ビット0	説明	
WAITE		
0	WAIT端子によるウェイト入力を禁止。WAIT端子は入出力ポートとして使用可	（初期値）
1	WAIT端子によるウェイト入力を許可	

6.2.6 チップセレクトコントロールレジスタ (CSCR)

CSCR は 8 ビットのリード / ライト可能なレジスタで、チップセレクト信号 ($\overline{CS}_7 \sim \overline{CS}_4$) の出力を許可 / 禁止します。

本レジスタでチップセレクト信号 ($\overline{CS}_7 \sim \overline{CS}_4$) 出力を選択すると、端子機能は他の機能に優先してチップセレクト信号 ($\overline{CS}_7 \sim \overline{CS}_4$) 出力となります。なお、本レジスタはシングルチップモードではライトできません。

ビット :	7	6	5	4	3	2	1	0
初期値 :	0	0	0	0	1	1	1	1
R/W :	R/W	R/W	R/W	R/W	—	—	—	—
リザーブビット								
<u>チップセレクト7~4イネーブル</u> チップセレクト信号の出力を許可 / 禁止するビットです。								

CSCR はリセット、またはハードウェアスタンバイモード時に H'0F に初期化されます。ソフトウェアスタンバイモードでは初期化されません。

ビット 7~4 : チップセレクト 7~4 イネーブル (CS7E ~ CS4E)

対応するチップセレクト信号の出力を許可 / 禁止します。

ビット n	説明
CSnE	
0	チップセレクト信号 (\overline{CS}_n) の出力を禁止
1	チップセレクト信号 (\overline{CS}_n) の出力を許可

【注】 n=7~4


ビット 3~0 : リザーブビット

リザーブビットです。リードすると常に 1 が読み出されます。ライトは無効です。

6. バスコントローラ

6.2.7 アドレスコントロールレジスタ (ADRCR)

ADRCR は 8 ビットのリード /ライト可能なレジスタで、アドレスの出力方式をアドレス更新モード 1 またはアドレス更新モード 2 のいずれかに設定します。



ADRCR は、リセット、またはハードウェアスタンバイモード時に、H'FF に初期化されます。ソフトウェアスタンバイモードでは初期化されません。

ビット 7~1 : リザーブピット

ビット 7~1 をリードすると、常に 1 が読み出されます。ライトは無効です。

ビット 0 : アドレスコントロールビット (ADRCTL)

アドレス出力方式を選択します。

ビット 0	説明
ADRCTL	
0	アドレス更新モード 2 を選択
1	アドレス更新モード 1 を選択 (初期値)

6.3 動作説明

6.3.1 エリア分割

外部アドレス空間は、1M バイトモードのとき 128k バイト、16M バイトモードのとき 2M バイトごとのエリア 0~7 に分割されています。メモリマップの概要を図 6.2 に示します。




図 6.2 各動作モードにおけるアクセスエリアマップ

各エリアごとに選択信号 ($\overline{CS}_0 \sim \overline{CS}_7$) を出力することができます。また、各エリアのバス仕様は、ABWCR、ASTCR、WCRH、WCRL で指定されます。

また、16M バイトモードのとき BCR の RDEA ビットにより、エリア分割の単位を選択することができます。

6. バスコントローラ




図 6.3 16M バイトモード時のメモリマップ(H8/3024F-ZTAT、H8/3024 マスク ROM 品の場合)(1)




図 6.3 16M バイトモード時のメモリマップ(H8/3026F-ZTAT、H8/3026 マスク ROM 品の場合)(2)

6.3.2 バス仕様

外部空間のバス仕様は、(1)バス幅、(2)アクセスステート数、(3)プログラムウェイットステート数、の3つの要素で構成されます。

なお、内蔵メモリ、内蔵I/Oレジスタは、バス幅・アクセスステート数は固定で、バスコントローラの影響を受けません。

(1) バス幅

バス幅はABWCRにより、8ビットまたは16ビットを選択します。8ビットバスを選択したエリアが8ビットアクセス空間、16ビットバスを選択したエリアが16ビットアクセス空間です。

すべてのエリアを8ビットアクセス空間に設定すると8ビットバスモードに、いずれかのエリアを16ビットアクセス空間に設定すると16ビットバスモードになります。

(2) アクセスステート数

アクセスステート数は、ASTCRにより、2ステートまたは3ステートを選択します。2ステートアクセスを選択したエリアが2ステートアクセス空間、3ステートアクセスを選択したエリアが3ステートアクセス空間です。

2ステートアクセス空間に設定すると、ウェイトの挿入が禁止されます。

(3) プログラムウェイットステート数

ASTCRによって3ステートアクセス空間に設定したとき、WCRH、WCRLにより、自動的に挿入するプログラムウェイットステート数を選択します。プログラムウェイットは0~3ステートを選択可能です。

基本バスインターフェースの各エリアのバス仕様を表6.3に示します。

表6.3 各エリアのバス仕様(基本バスインターフェース)

ABWCR	ASTCR	WCRH / WCRL		バス仕様(基本バスインターフェース)				
		ABWn	ASTn	Wn1	Wn0	バス幅	アクセスステート数	プログラムウェイットステート数
0	0					16	2	0
	1	0	0	0			3	0
			1	1				1
			1	0				2
			1	1				3
	1	0				8	2	0
		1	0	0			3	0
			1	1				1
			1	0				2
			1	1				3

【注】 n=0~7

6.3.3 メモリインタフェース

本 LSI のメモリインタフェースは、ROM、SRAM などの直結が可能な基本バスインターフェースのみです。DRAM の直結が可能な DRAM インタフェース、およびバースト ROM の直結が可能なバースト ROM インタフェースを選択することはできません。

6.3.4 チップセレクト信号

本 LSI は、エリア 0~7 に対してそれぞれチップセレクト信号($\overline{CS}_0 \sim \overline{CS}_7$)を出力することができ、拡張モードで当該エリアが選択されたとき、Low レベルを出力します。

図 6.4 に \overline{CS}_n 信号出力タイミングを示します。

(1) $\overline{CS}_0 \sim \overline{CS}_3$ 出力方法

$\overline{CS}_0 \sim \overline{CS}_3$ の出力の許可または禁止は各 \overline{CS}_n 端子に対応するポートのデータディレクションレジスタ (DDR) を設定することにより行います。

内蔵 ROM 無効拡張モード時、 \overline{CS}_0 端子はリセット直後に出力状態となっています。 $\overline{CS}_1 \sim \overline{CS}_3$ はリセット直後に入力状態となっていますので、 $\overline{CS}_1 \sim \overline{CS}_3$ を出力する場合には対応する DDR を 1 にセットしてください。内蔵 ROM 有効拡張モード時、 $\overline{CS}_0 \sim \overline{CS}_3$ 端子はリセット直後に入力状態となっていますので、 $\overline{CS}_0 \sim \overline{CS}_3$ を出力する場合には、対応する DDR を 1 にセットしてください。

詳細は「第 7 章 I/O ポート」を参照してください。

(2) $\overline{CS}_4 \sim \overline{CS}_7$ 出力方法

$\overline{CS}_4 \sim \overline{CS}_7$ の出力許可または禁止はチップセレクトコントロールレジスタ (CSCR) を設定することにより行います。 $\overline{CS}_4 \sim \overline{CS}_7$ 端子はリセット直後に入力状態となっていますので、 $\overline{CS}_4 \sim \overline{CS}_7$ 端子を出力する場合には CSCR の対応するビットを 1 にセットしてください。詳細は「第 7 章 I/O ポート」を参照してください。




図 6.4 \overline{CS}_n 信号の出力タイミング ($n=0 \sim 7$)

内蔵 ROM、内蔵 RAM および内部 I/O レジスタを選択した場合、 $\overline{CS}_0 \sim \overline{CS}_7$ 端子は High レベルです。 \overline{CS}_n 信号はアドレスをデコードした信号で、SRAM などのチップセレクト信号として使用することができます。

6.3.5 アドレス出力方式

本LSIは、アドレス出力方式について、従来H8/300Hシリーズと同じ更新方式（アドレス更新モード1）または、アドレス更新を外部空間アクセス時に限定する方式（アドレス更新モード2）いずれかに設定することができます。

図6.5に2つの更新モードのアドレス出力例を示します。




図6.5 各アドレス更新モードにおけるアドレス出力例
(基本バスインターフェース、3ステート空間の場合)

(1) アドレス更新モード1

アドレス更新モード1は、従来のH8/300Hシリーズと互換性のあるアドレス更新モードです。アドレスは各バスサイクルの切れ目で常に更新されます。

(2) アドレス更新モード2

アドレス更新モード2は、アドレスの更新が外部空間アクセス時に限定されます。アドレス更新モード2では、プログラムを内蔵メモリに配置することにより、外部空間リードサイクルと命令フェッチサイクル（内蔵メモリ）の間でアドレスを保持することができます。したがってRDストローブの立ち上がりに対して、アドレスのホールドを要求するデバイスを接続する場合に、アドレス更新モード2が有効です。

アドレス更新モード1とモード2の切り換えは、ADRCRのADRCTLビットによって選択します。ADRCRの初期値はアドレス更新モード1となっており、従来H8/300Hシリーズと互換性があります。

6.4 基本バスインターフェース

6.4.1 概要

基本バスインターフェースは、ROM、SRAMなどの直結が可能です。

ABWCR、ASTCR、WCRH、WCRLによってバス仕様を選択できます。表 6.3 を参照してください。

6.4.2 データサイズとデータアライメント

バスマスター、CPU のデータサイズには、バイト、ワード、ロングワードがあります。バスコントローラは、データアライメント機能を持っており、外部空間をアクセスするとき、上位側データバス ($D_{15} \sim D_8$) を使用するか、下位側データバス ($D_7 \sim D_0$) を使用するかを、アクセスするエリアのバス仕様 (8 ビットアクセス空間か 16 ビットアクセス空間) とデータサイズによって制御します。

(1) 8 ビットアクセス空間

図 6.6 に、8 ビットアクセス空間のデータアライメント制御を示します。8 ビットアクセス空間では、常に上位側データバス ($D_{15} \sim D_8$) を使ってアクセスを行います。一回にアクセスできるデータ量は 1 バイトで、ワードアクセスでは 2 回、ロングワードアクセスは 4 回のバイトアクセスを実行します。




図 6.6 アクセスサイズとデータアライメント制御 (8 ビットアクセス空間)

6. バスコントローラ

(2) 16 ビットアクセス空間

図 6.7 に、16 ビットアクセス空間の、データアライメント制御を示します。16 ビットアクセス空間では、上位側データバス ($D_{15} \sim D_8$) および下位側データバス ($D_7 \sim D_0$) を使ってアクセスを行います。一回にアクセスできるデータ量は 1 バイトまたは 1 ワードで、ロングワードアクセスは、ワードアクセスを 2 回実行します。

バイトアクセスのとき、上位側データバスを使用するか、下位側データバスを使用するかは、アドレスの偶数 / 奇数で決まります。偶数アドレスに対するバイトアクセスは上位側データバスを使用し、奇数アドレスに対するバイトアクセスは下位側データバスを使用します。




図 6.7 アクセスサイズとデータアライメント制御 (16 ビットアクセス空間)

6.4.3 有効ストローブ

表 6.4 にアクセス空間と、使用するデータバスおよび有効なストローブを示します。

リード時には、データバスの上位側、下位側の区別なく、RD 信号が有効です。

ライト時には、データバスの上位側に対して \overline{HWR} 信号が、下位側に対して \overline{LWR} 信号が有効です。

表 6.4 使用するデータバスと有効ストローブ

エリア	アクセス サイズ	リード／ ライト	アドレス	有効な ストローブ	データバス上位 (D ₁₅ ~ D ₈)	データバス下位 (D ₇ ~ D ₀)
8 ビット アクセス 空間	バイト	リード	-	\overline{RD}	有効	無効
		ライト	-	\overline{HWR}		不定
16 ビット アクセス 空間	バイト	リード	偶数	\overline{RD}	有効	無効
			奇数		無効	有効
		ライト	偶数	\overline{HWR}	有効	不定
			奇数	\overline{LWR}	不定	有効
	ワード	リード	-	\overline{RD}	有効	有効
		ライト	-	HWR, \overline{LWR}	有効	有効

【注】 不定：不定データが出力されます。

無効：入力状態であり、入力値は無視されます。

6.4.4 各エリアの説明

各エリアの初期状態は、基本バスインターフェース、かつ3ステートアクセス空間になっています。バス幅の初期状態は動作モードで選択します。

(1) エリア 0

エリア 0 は内蔵 ROM を含んでおり、ROM 無効拡張モードでは、エリア 0 の全ての空間が外部空間となります。ROM 有効拡張モードでは、内蔵 ROM を除いた空間が外部空間となります。

エリア 0 の外部空間をアクセスするとき、 \overline{CS}_0 信号を出力することができます。

エリア 0 の大きさはモード 1、2 のときは 128k バイト、モード 3、4、5 のときは 2M バイトとなります。

(2) エリア 1~6

エリア 1~6 は、外部拡張モードのとき、エリアの全ての空間が外部空間となります。

エリア 1~6 の外部空間をアクセスするとき、それぞれ、 \overline{CS}_1 ~ \overline{CS}_6 端子信号を出力することができます。

エリア 1~6 の大きさはモード 1、2 のときは 128k バイト、モード 3、4、5 のときは 2M バイトとなります。

(3) エリア 7

エリア 7 は内蔵 RAM および内部 I/O レジスタを含んでおり、外部拡張モードのとき、内蔵 RAM および内蔵 I/O レジスタ空間を除いた空間が外部空間となります。なお、内蔵 RAM はシステムコントロールレジスタ (SYSCR) の RAME ビットを 1 にセットしたとき有効で、RAME ビットを 0 にクリアすると、内蔵 RAM は無効になり、対応するアドレスは外部空間になります。

エリア 7 の外部空間をアクセスするとき、 \overline{CS}_7 信号を出力することができます。

エリア 7 の大きさはモード 1、2 のときは 128k バイト、モード 3、4、5 のときは 2M バイトとなります。

6.4.5 基本バス制御信号タイミング

(1) 8 ビット 3 ステートアクセス空間

図 6.8 に 8 ビット 3 ステートアクセス空間のバス制御信号タイミングを示します。8 ビットアクセス空間をアクセスする場合、データバスの上位側 ($D_{15} \sim D_8$) を使用します。

LWR 端子は常に High レベルとなっています。ウェイターステートを挿入することができます。




図 6.8 8 ビット 3 ステートアクセス空間のバス制御信号タイミング

(2) 8 ビット 2 ステートアクセス空間

図 6.9 に 8 ビット 2 ステート空間のバス制御信号タイミングを示します。8 ビットアクセス空間をアクセスする場合、データバスの上位側 ($D_{15} \sim D_8$) を使用します。

LWR 端子は常に High レベルとなっています。ウェイターステートを挿入することはできません。




図 6.9 8 ビット 2 ステートアクセス空間のバス制御信号タイミング

(3) 16 ピット 3 ステートアクセス空間

図 6.10～図 6.12 に 16 ピット 3 ステートアクセス空間のバス制御信号タイミングを示します。16 ピットアクセス空間をアクセスする場合、偶数アドレスに対してはデータバスの上位側 ($D_{15} \sim D_8$) を使用し、奇数アドレスに対してはデータバスの下位側 ($D_7 \sim D_0$) を使用します。ウェイステートを挿入することができます。





図 6.10 16 ピット 3 ステートアクセス空間のバス制御信号タイミング (1)
(偶数アドレスバイトアクセス)

6. バスコントローラ






図 6.12 16 ビット 3 ステートアクセス空間のバス制御信号タイミング (3) (ワードアクセス)

(4) 16 ビット 2 ステートアクセス空間

図 6.13～図 6.15 に 16 ビット 2 ステートアクセス空間のバス制御信号タイミングを示します。16 ビットアクセス空間をアクセスする場合、偶数アドレスに対してはデータバスの上位側 ($D_{15} \sim D_8$) を使用し、奇数アドレスに対してはデータバスの下位側 ($D_7 \sim D_0$) を使用します。ウェイタステートを挿入することはできません。




図 6.13 16 ビット 2 ステートアクセス空間のバス制御信号タイミング (1)
(偶数アドレスバイトアクセス)




図 6.14 16 ビット 2 ステートアクセス空間のバス制御信号タイミング (2)
(奇数アドレスバイトアクセス)

6. バスコントローラ




図 6.15 16 ビット 2 ステートアクセス空間のバス制御信号タイミング (3)
(ワードアクセス)

6.4.6 ウェイト制御

本LSIは、外部空間をアクセスするとき、ウェイットステート(T_w)を挿入してバスサイクルを引き伸ばすことができます。ウェイットステートを挿入する方法には、

- (1) プログラムウェイトの挿入、(2) $\overline{\text{WAIT}}$ 端子による端子ウェイトの挿入、があります。

(1) プログラムウェイトの挿入

WCRH、WCRL の設定により、3ステートアクセス空間に対して、エリア単位で 0~3ステートのウェイットステートを自動的に T_2 ステートと T_3 ステートの間に挿入することができます。

(2) 端子ウェイトの挿入

BCR の WAITE ビットを 1 にセットすると、 $\overline{\text{WAIT}}$ 端子によるウェイト入力が有効になります。この状態で、外部空間をアクセスすると、まずプログラムウェイトが挿入されます。 T_2 または T_w の最後のステートの の立ち下がりのタイミングで、WAIT 端子が Low レベルであると、さらに T_w が挿入されます。 $\overline{\text{WAIT}}$ 端子が Low レベルに保持されると、 $\overline{\text{WAIT}}$ 端子が High レベルになるまで T_w が挿入されます。

4ステート以上の T_w を挿入する場合や、外部デバイス毎に挿入する T_w 数を変える場合などに有効です。

WAITE ビットは全てのエリアに対して共通です。

6. バスコントローラ

図 6.16 に 3 ステート空間プログラムウェイト 1 ステートのウェイットステート挿入のタイミング例を示します。




図 6.16 ウェイットステート挿入タイミング例

6.5 アイドルサイクル

6.5.1 動作説明

本LSIは外部空間をアクセスするとき、(1)異なるエリア間でリードアクセスが連続して発生したとき、(2)リードサイクルの直後にライトサイクルが発生したとき、の2つの場合に、バスサイクルとバスサイクルの間にアイドルサイクル(T_i)を1ステート挿入することができます。アイドルサイクルを挿入することにより、例えば出力フローティング時間の大きいROMなどと、高速メモリ、I/Oインターフェースなどとのデータ衝突を防ぐことができます。

BCRのICIS1、ICIS0ビットとも初期値は1ですので、初期状態でアイドルサイクルは挿入されます。データ衝突がない場合に、ICISビットのクリアが可能です。

(1) 異なるエリア間での連続リード

BCRのICIS1ビットを1にセットした状態で、異なるエリア間の連続リードが発生すると、2回目のリードサイクルの先頭に、アイドルサイクルが挿入されます。

図6.17に動作例を示します。バスサイクルAは、出力フローティング時間の大きいROMからのリードサイクル、バスサイクルBはSRAMからのリードサイクルで、それぞれ異なるエリアに配置した場合の例です。(a)はアイドルサイクルを挿入しない場合で、バスサイクルBで、ROMからのリードデータとSRAMからのリードデータの衝突が発生しています。これに対し(b)ではアイドルサイクルを挿入し、データの衝突を回避しています。




図6.17 アイドルサイクル動作例 (ICIS1=1 のとき)

(2) リード後のライト

BCRのICIS0ビットを1にセットした状態で外部リード後に、外部ライトが発生するとライトサイクルの先頭に、アイドルサイクルが挿入されます。

図6.18に動作例を示します。バスサイクルAは、出力フローティング時間の大きいROMからのリードサイクル、バスサイクルBはCPUのライトサイクルの場合の例です。

(a)はアイドルサイクルを挿入しない場合で、バスサイクルBで、ROMからのリードデータとCPUのライトデータの衝突が発生しています。これに対し(b)ではアイドルサイクルを挿入し、データの衝突を回避しています。

6. バスコントローラ




図 6.18 イドールサイクル動作例 (ICIS0=1 のとき)

(3) 使用上の注意

アイドルサイクルの挿入を行わない設定とした場合、RD の立ち上がり（ネゲート）と \overline{CS}_n の立ち下がり（アサート）が同じタイミングで発生する場合があります。図 6.19 に動作例を示します。

BCR の ICIS1 ビットを 0 にセットした状態で、異なる外部エリア間での連続リードが発生した場合、または ICIS0 ビットを 0 にセットした状態で、外部リード後に異なる外部エリアに対するライトサイクルが発生した場合、はじめのリードサイクルにおける RD のネゲートと、連続するバスサイクルの \overline{CS}_n のアサートが同じタイミングで発生します。したがって各信号の出力遅延時間に依存し、前のリードサイクルの RD の Low 出力と、連続するバスサイクルの CS_n の Low 出力がオーバラップする可能性があります。

RD と \overline{CS}_n の同時変化が発生しない場合、または発生しても問題にならない場合に限り、アイドルサイクルの挿入を行わない設定とすることができます。




図 6.19 イドールサイクル動作例

6.5.2 アイドルサイクルでの端子状態

アイドルサイクルでの端子状態を表 6.5 に示します。

表 6.5 アイドルサイクルでの端子状態

端子名	端子の状態
A ₂₃ ~ A ₀	次サイクルのアドレスの値
D ₁₅ ~ D ₀	ハイインピーダンス
CS _n	High レベル
AS	High レベル
RD	High レベル
HWR	High レベル
LWR	High レベル

6.6 バスアービタ

バスコントローラは、バスマスターの動作を調停(バスアービトリエーション)するバスアービタを内蔵しています。

バスマスターは、CPUと外部バスマスターの2つがあり、バス権を占有した状態でリード/ライトを行います。各バスマスターはバス権要求信号によりバス権を要求します。バスアービタは所定のタイミングで優先順位を判定し、バス権要求アクノリッジ信号によりバスの使用を許可します。バスマスターはバス権を獲得して動作します。

バスアービタは、バスマスターのバス権要求信号がアクティブになっているかどうかを調べ、アクティブになつていれば、そのバスマスターにバス権要求アクノリッジ信号を返します。複数のバスマスターからバス権要求があれば、最も優先順位の高いものにバス権要求アクノリッジ信号を返します。バス権要求アクノリッジ信号を受け取ったバスマスターは、以後この信号が取り消されるまでバスを使用します。

バスマスターの優先順位は、

(高) 外部バスマスター > CPU (低)

の順となっています。バスアービタは常にバス権要求信号をサンプリングし、優先順位を判定していますが、現在のバスマスターよりも優先順位の高いバスマスターからバス権要求があったとしても、すぐにバス権を放棄するとは限りません。

各バスマスターには、それぞれ自分より優先順位の高いバスマスターにバス権を譲ることができるタイミングがあります。

6.6.1 動作説明

(1) CPU

CPUは最も優先順位の低いバスマスターです。CPUがバスマスターの場合に外部バスマスターからのバス権要求が発生するとバスアービタはバス権を要求があつたバスマスターに移行します。バス権が移行するタイミングは次のとおりです。

- (1) バスサイクルの切れ目でバス権を移行します。ワードデータアクセスを2回のバイトアクセスに分割して行う場合には、これら2つのバイトアクセスの間ではバス権は移行しません。
- (2) CPUが乗除算命令などの内部動作を行っている場合、他のバスマスターからバス権要求が発生するとただちに、バス権が移行します。CPUの内部動作は継続されます。
- (3) CPUがスリープモードの場合、他のバスマスターからバス権要求が発生すると直ちにバス権が移行します。

(2) 外部バスマスター

BRCRのBRLEビットを1にセットすると外部バスマスターにバス権を解放することができます。外部バスマスターは最も優先順位の高いバスマスターであり、BREQ端子をLowレベルにすることにより、バスアービタに対してバス権を要求します。外部バスマスターがいったんバス権を獲得するとBREQをLowレベルにしている間、バス権を保持し続けます。本LSIは、外部バス権解放状態になると、アドレスバス、データバス、バス制御信号(AS、RD、HWR、LWR)、チップセレクト信号(CSn: n=7~0)がハイインピーダンスとなります。また外部バス権解放状態では、BACK端子がLowレベル出力となります。

バスアービタは、の立ち上がりでBREQ端子をサンプリングします。BREQ端子のLowレベル

をサンプリングすると所定のタイミングで外部バス権解放状態となります。BACK 端子が Low レベルになるまで BREQ 端子を Low レベルに保持してください。

外部バス権解放で、BREQ 端子の High レベルを 2 回連続してサンプリングすると、BACK 端子を High レベルにしてバス権解放サイクルを終了します。図 6.20 に 2 ステートアクセス空間のリードサイクル中に外部バスマスターからバス権を要求された場合の動作タイミングを示します。BREQ 端子を Low レベルとしてから外部バス権解放状態となるまで最小 3 ステートかかります。




図 6.20 外部バスマスター動作例

なお、ソフトウェアスタンバイモードへ遷移するとき、外部バスマスターからのバス権要求が競合すると、ソフトウェアスタンバイモードへの遷移時に BACK とストローブの状態が不確定になる場合があります。

ソフトウェアスタンバイモードを使用するときは、SLEEP 命令を実行する前に、BRCR の BRLE ビットを 0 にクリアしてください。

6.7 レジスタと端子入力のタイミング

6.7.1 レジスタライトタイミング

(1) ABWCR、ASTCR、WCRH および WCRL のライトタイミング

ABWCR、ASTCR、WCRH および WCRL をライトした場合、ライトデータは次のバスサイクルから有効となります。

このタイミングを図 6.21 に示します。

エリア 0 上の命令でエリア 0 を 3 ステートアクセス空間から 2 ステートアクセス空間へ変更した場合の例です。




図 6.21 ASTCR ライトタイミング

(2) DDR および CSCR のライトタイミング

$\overline{CS_n}$ 端子に対応するポートの DDR または CSCR をライトし、 $\overline{CS_n}$ 出力と入力ポートを切り換える場合、ライトデータは DDR ライトサイクルの T₃ から有効になります。このタイミングを図 6.22 に示します。CS₁ 端子を出力とする場合の例です。




図 6.22 DDR ライトタイミング

(3) BRCR ライトタイミング

BRCR にライトし、 $A_{23} \sim A_{20}$ 出力と入出力ポートを切り換える場合、ライトデータは BRCR ライトサイクルの T_3 から有効になります。このタイミングを図 6.23 に示します。

入力ポートを $A_{23} \sim A_{20}$ 出力とする場合の例です。




図 6.23 BRCR ライトタイミング

6.7.2 \overline{BREQ} 端子の入力タイミング

\overline{BREQ} 端子を Low レベルにした後、 \overline{BACK} 端子が Low レベルになるまで Low レベルを保持してください。 \overline{BACK} 端子が Low レベルになる前に \overline{BREQ} 端子を High レベルに戻すと、バスアービタの動作が不確定となりますので注意してください。

また、外部バス権解放状態を終了するときには \overline{BREQ} 端子を 3 ステート以上 High レベルにしてください。 \overline{BREQ} 端子の High レベルの期間が短いとバスアービタの動作が不確定となりますので注意してください。

6. バスコントローラ

7. I/O ポート

7.1 概要

本 LSI には、10 本の入出力ポート（ポート 1、2、3、4、5、6、8、9、A、B）と 1 本の入力専用ポート（ポート 7）があります。

ポート機能一覧を表 7.1 に示します。表 7.1 に示すように、各ポートは兼用端子になっています。

各ポートは、入出力を制御するデータディレクションレジスタ（DDR）と出力データを格納するデータレジスタ（DR）から構成されています。

DDR と DR のほかに、ポート 2、4、5 には入力プルアップ MOS コントロールレジスタ（PCR）があり、プルアップ MOS のオン／オフを制御できます。

ポート 1～6、8 は 1 個の TTL 負荷と 90pF の容量負荷を駆動することができます、ポート 9～B は 1 個の TTL 負荷と 30pF の容量負荷を駆動することができます。

また、ポート 1～6、8～B はダーリントントランジスタを駆動することができます。ポート 1、2、5 は LED を駆動（シンク電流 10mA）することができます。ポート P8₂～P8₀、および PA₇～PA₀ はシユミット入力となっています。

各ポートのブロック図は「付録 C I/O ポートブロック図」を参照してください。

表 7.1 動作モード別ポート機能一覧

ポート	概要	端子	拡張モード			シングルチップモード	
			モード 1、2	モード 3、4	モード 5	モード 6	モード 7
ポート 1	• 8 ビットの入出力ポート • LED 駆動可能	P1 ₇ ～P1 ₀ / A ₇ ～A ₀	アドレス出力端子 (A ₇ ～A ₀)	アドレス出力端子 (A ₇ ～A ₀) と入力ポートの兼用 DDR = 0 の時入力ポート DDR = 1 の時アドレス出力端子		入出力ポート	
ポート 2	• 8 ビットの入出力ポート • 入力プルアップ MOS 内蔵 • LED 駆動可能	P2 ₇ ～P2 ₀ / A ₁₅ ～A ₈	アドレス出力端子 (A ₁₅ ～A ₈)	アドレス出力端子 (A ₁₅ ～A ₈) と入力ポートの兼用 DDR = 0 の時入力ポート DDR = 1 の時アドレス出力端子		入出力ポート	
ポート 3	• 8 ビットの入出力ポート	P3 ₇ ～P3 ₀ / D ₁₅ ～D ₈	データ入出力端子 (D ₁₅ ～D ₈)				入出力ポート
ポート 4	• 8 ビットの入出力ポート • 入力プルアップ MOS 内蔵	P4 ₇ ～P4 ₀ / D ₇ ～D ₀	データ入出力端子 (D ₇ ～D ₀) と 8 ビットの入出力ポートの兼用 8 ビットバスモードの時入出力ポート 16 ビットバスモードの時データ入出力端子				入出力ポート
ポート 5	• 4 ビットの入出力ポート • 入力プルアップ MOS 内蔵 • LED 駆動可能	P5 ₃ ～P5 ₀ / A ₁₉ ～A ₁₆	アドレス出力端子 (A ₁₉ ～A ₁₆)	アドレス出力端子 (A ₁₉ ～A ₁₆) と 4 ビットの入力ポートの兼用 DDR = 0 の時入力ポート DDR = 1 の時アドレス出力端子			

7. I/O ポート

ポート	概要	端子	拡張モード			シングルチップモード				
			モード 1、2	モード 3、4	モード 5	モード 6	モード 7			
ポート 6	● 8 ビットの入出力ポート	P6 ₇ /*	クロック出力端子 () ポートの兼用			入出力ポート				
		P6 ₆ /LWR P6 ₅ /HWR P6 ₄ /RD P6 ₃ /AS	バス制御信号出力端子 (LWR, HWR, RD, AS)							
		P6 ₂ /BACK P6 ₁ /BREQ P6 ₀ /WAIT	バス制御信号入出力端子 (BACK, BREQ, WAIT) と 3 ビットの入出力ポートの兼用							
ポート 7	● 8 ビットの入出力ポート	P7 ₇ /AN ₁ /DA ₁ P7 ₆ /AN ₀ /DA ₀	A/D 変換器のアナログ入力端子 (AN ₁ , AN ₀) および D/A 変換器のアナログ出力端子 (DA ₁ , DA ₀) と入力ポートの兼用			入出力ポート				
		P7 ₅ ~ P7 ₀ / AN ₅ ~ AN ₀	A/D 変換器のアナログ入力端子 (AN ₅ ~ AN ₀) と入力ポートの兼用							
ポート 8	● 5 ビットの入出力ポート ● P8 ₂ ~ P8 ₀ はシミュミット入力	P8 ₄ /CS ₀	DDR = 0 の時入力ポート DDR = 1 の時 (リセット後) CS ₀ 出力端子	DDR = 0 の時 (リセット後) 入力ポート DDR = 1 の時 CS ₀ 出力端子	入出力ポート		入出力ポート			
		P8 ₃ /IRQ ₃ /CS ₁ / ADTRG	IRQ ₃ 入力端子、 CS ₁ 出力端子、 A/D 変換器の外部トリガ入力端子 (ADTRG) と入力ポートの兼用、 DDR = 0 の時 (リセット後) 入力ポート、 DDR = 1 の時 CS ₁ 出力端子	IRQ ₃ 入力端子、 A/D 変換器の外部トリガ入力端子 (ADTRG) と入出力ポートの兼用						
		P8 ₂ /IRQ ₂ /CS ₂ / P8 ₁ /IRQ ₁ /CS ₃	IRQ ₂ , IRQ ₁ 入力端子、 CS ₂ , CS ₃ 出力端子と入力ポートの兼用、 DDR = 0 の時 (リセット後) 入力ポート、 DDR = 1 の時 CS ₂ , CS ₃ 出力端子	IRQ ₂ , IRQ ₁ 入力端子と入出力ポートの兼用						
		P8 ₀ /IRQ ₀	IRQ ₀ 入力端子と入出力ポートの兼用							
ポート 9	● 6 ビットの入出力ポート	P9 ₅ /IRQ ₅ /SCK, P9 ₄ /IRQ ₄ /SCK ₀ , P9 ₃ /RxD ₁ , P9 ₂ /RxD ₀ , P9 ₁ /TxD ₁ , P9 ₀ /TxD ₀	SCI0, SCI1 の入出力端子 (SCK ₁ , SCK ₀ , RxD ₁ , RxD ₀ , TxD ₁ , TxD ₀) 、および IRQ ₅ , IRQ ₄ 入力端子と 6 ビットの入出力ポートの兼用							
ポート A	● 8 ビットの入出力ポート ● シュミット入力	PA ₇ /TP ₇ / TIOCB ₂ /A ₂₀	TPC 出力端子 (TP ₇) 、 16TIM の入出力端子 (TIOCB ₂) と入出力ポートの兼用	アドレス出力端子 (A ₂₀)	アドレス出力端子 (A ₂₀) 、 TPC 出力端子 (TP ₇) 、 16TIM の入出力端子 (TIOCB ₂) と入出力ポートの兼用	TPC 出力端子 (TP ₇) 、 16TIM の入出力端子 (TIOCB ₂) と入出力ポートの兼用				
		PA ₆ /TP ₆ / TIOCA ₂ /A ₂₁ PA ₅ /TP ₅ / TIOCB ₁ /A ₂₂ PA ₄ /TP ₄ / TIOCA ₁ /A ₂₃	TPC 出力端子 (TP ₆ ~ TP ₄) 、 16TIM の入出力端子 (TIOCA ₂ , TIOCB ₁ , TIOCA ₁) 、アドレス出力端子 (A ₂₃ ~ A ₂₁) と入出力ポートの兼用	TPC 出力端子 (TP ₆ ~ TP ₄) 、 16TIM の入出力端子 (TIOCA ₂ , TIOCB ₁ , TIOCA ₁) 、アドレス出力端子 (A ₂₃ ~ A ₂₁) と入出力ポートの兼用			TPC 出力端子 (TP ₆ ~ TP ₄) 、 16TIM の入出力端子 (TIOCA ₂ , TIOCB ₁ , TIOCA ₁) と入出力ポートの兼用			
		PA ₃ /TP ₃ / TIOCB ₀ /TCLKD PA ₂ /TP ₂ / TIOCA ₀ /TCLKC PA ₁ /TP ₁ /TCLKB PA ₀ /TP ₀ /TCLKA	TPC 出力端子 (TP ₃) 、 16TIM の入出力端子 (TIOCB ₀ , TIOCA ₀ , TCLKD, TCLKC, TCLKB, TCLKA) 、 8TIM の入力端子 (TCLKD, TCLKC, TCLKB, TCLKA) と入出力ポートの兼用							

ポート	概要	端子	拡張モード			シングルチップモード	
			モード 1、2	モード 3、4	モード 5	モード 6	モード 7
ポート B ● 8 ビットの入出力ポート	PB _y /TP ₁₅ PB _x /TP ₁₄ PB _z /TP ₁₃ PB _w /TP ₁₂		TPC 出力端子 (TP ₁₅ ~ TP ₁₂) と入出力ポートの兼用				
	PB _g /TP ₁₁ /TMIO ₃ / CS ₄ PB _z /TP ₁₀ /TMO ₂ / CS ₅ PB _f /TP ₉ /TMIO ₁ / CS ₆ PB _e /TP ₈ /TMO ₀ / CS ₇		TPC 出力端子(TP ₁₁ ~ TP ₈) と 8TIM の入出力端子(TMIO ₃ , TMO ₂ , TMIO ₁ , TMO ₀) 、 CS ₇ 出力端子と入出力ポートの兼用			TPC 出力端子 (TP ₁₁ ~ TP ₈) 、 8TIM の入出力端子 (TMIO ₃ , TMO ₂ , TMIO ₁ , TMO ₀) と入出力ポートの兼用	

【注】 SCI0: シリアルコミュニケーションインターフェースチャネル 016TIM: 16 ビットタイム

SCI1: シリアルコミュニケーションインターフェースチャネル 18TIM: 8 ビットタイム

TPC: プログラマブルタイミングパターンコントローラ

7.2 ポート 1

7.2.1 概要

ポート 1 は、アドレス出力兼用の 8 ビットの入出力ポートです。ポート 1 の各端子は、図 7.1 に示す構成となっており、動作モードにより端子機能が異なります。モード 1～4（内蔵 ROM 無効拡張モード）のときは、アドレスバス（A₇～A₀）出力端子となります。

モード 5（内蔵 ROM 有効拡張モード）のときは、ポート 1 データディレクションレジスタ（P1DDR）の設定によりアドレスバス（A₇～A₀）出力端子、または入力ポートとなります。

モード 6、7（シングルチップモード）のときは、入出力ポートとなります。

また、ポート 1 は、1 個の TTL 負荷と 90pF の容量を駆動することができます。また、LED、ダーリントントランジスタを駆動することもできます。



図 7.1 ポート 1 の端子構成

7.2.2 レジスタ構成

表 7.2 にポート 1 のレジスタ構成を示します。

表 7.2 ポート 1 レジスタ構成

アドレス*	名 称	略 称	R/W	初期値	
				モード 1～4	モード 5～7
H'EE000	ポート 1 データディレクションレジスタ	P1DDR	W	H'FF	H'00
H' FFFF00	ポート 1 データレジスタ	P1DR	R/W		H'00

【注】 * アドバンストモード時のアドレス下位 20 ビットを示しています。

(1) ポート 1 データディレクションレジスタ (P1DDR)

P1DDR は、8 ビットのライト専用のレジスタで、ポート 1 各端子の入出力をビットごとに指定することができます。

ビット :	7	6	5	4	3	2	1	0
	P17DDR	P16DDR	P15DDR	P14DDR	P13DDR	P12DDR	P11DDR	P10DDR
モード 1~4	初期値 : 1	1	1	1	1	1	1	1
	R/W :	—	—	—	—	—	—	—
モード 5~7	初期値 : 0	0	0	0	0	0	0	0
	R/W :	W	W	W	W	W	W	W

ポート1データディレクション7~0
ポート1の各端子の入出力を選択するビットです。

(a) モード 1~4 (内蔵 ROM 無効拡張モード)

P1DDR は 1 に固定され、ポート 1 はアドレスバスとして機能します。

(b) モード 5 (内蔵 ROM 有効拡張モード)

ポート 1 はリセット直後は入力ポートとなっています。

P1DDR に 1 をセットすると対応するポート 1 の端子はアドレス出力となり、0 にクリアすると入力ポートになります。

(c) モード 6、7 (シングルルチップモード)

ポート 1 は入出力ポートとして機能します。P1DDR に 1 をセットすると対応するポート 1 の端子は出力ポートとなり、0 にクリアすると入力ポートになります。

モード 1~4 では P1DDR はリードすると常に 1 が読み出されます。ライトは無効です。

モード 5~7 では P1DDR は、ライト専用のレジスタで、リードは無効です。リードすると 1 が読み出されます。

P1DDR は、リセット、またはハードウェアスタンバイモード時にモード 1~4 の場合は H'FF、モード 5~7 の場合は H'00 に初期化されます。ソフトウェアスタンバイモード時には、直前の状態を保持します。そのためポート 1 が入出力ポートとして機能しているとき、P1DDR が 1 にセットされた状態でソフトウェアスタンバイモードに遷移するとその端子は出力状態のままとなっています。

7. I/O ポート

(2) ポート 1 データレジスタ (P1DR)

P1DR は、8 ビットのリード /ライト可能なレジスタで、ポート 1 の出力データを格納します。ポート 1 が出力ポートとして機能する場合、本レジスタの値が出力されます。また、このレジスタをリードすると、P1DDR が 0 のビットは端子のロジックレベルが読み出され、1 のビットは P1DR の値が読み出されます。

ビット :	7	6	5	4	3	2	1	0
初期値 :	P17	P16	P15	P14	P13	P12	P11	P10
R/W :	0	0	0	0	0	0	0	0

R/W : R/W R/W R/W R/W R/W R/W R/W R/W

ポート1データ7~0
ポート1の各端子のデータを格納するビットです。

P1DR は、リセット、またはハードウェアスタンバイモード時に、H'00 に初期化されます。ソフトウェアスタンバイモード時には、直前の状態を保持します。

7.3 ポート 2

7.3.1 概要

ポート 2 は、アドレス出力兼用の 8 ビットの入出力ポートです。ポート 2 の各端子は、図 7.2 に示す構成となっており、動作モードにより端子機能が異なります。

モード 1～4（内蔵 ROM 無効拡張モード）のときは、アドレスバス（A₁₅～A₈）出力端子となります。モード 5（内蔵 ROM 有効拡張モード）のときは、ポート 2 データディレクションレジスタ（P2DDR）の設定によりアドレスバス（A₁₅～A₈）または入力ポートとなります。

モード 6、7（シングルチップモード）のときは、入出力ポートとなります。

ポート 2 は、プログラムで制御可能なプルアップ MOS が内蔵されています。また、1 個の TTL 負荷と 90pF の容量を駆動することや、LED、ダーリントントランジスタを駆動することができます。



図 7.2 ポート 2 の端子構成

7.3.2 レジスタ構成

表 7.3 にポート 2 のレジスタ構成を示します。

表 7.3 ポート 2 レジスタ構成

アドレス*	名 称	略 称	R/W	初期値	
				モード 1~4	モード 5~7
H'EE001	ポート 2 データディレクションレジスタ	P2DDR	W	H'FF	H'00
H'FFFD1	ポート 2 データレジスタ	P2DR	R/W		H'00
H'EE03C	ポート 2 入力プルアップ MOS コントロールレジスタ	P2PCR	R/W		H'00

【注】 * アドバンストモード時のアドレス下位 20 ビットを示しています。

(1) ポート 2 データディレクションレジスタ (P2DDR)

P2DDR は、8 ビットのライト専用のレジスタで、ポート 2 の各端子の入出力をビットごとに指定することができます。

ビット :	7	6	5	4	3	2	1	0
	P2 ₇ DDR	P2 ₆ DDR	P2 ₅ DDR	P2 ₄ DDR	P2 ₃ DDR	P2 ₂ DDR	P2 ₁ DDR	P2 ₀ DDR
モード 1~4	初期値 : 1	1	1	1	1	1	1	1
	R/W :	—	—	—	—	—	—	—
モード 5~7	初期値 : 0	0	0	0	0	0	0	0
	R/W :	W	W	W	W	W	W	W
ポート2データディレクション7~0								
ポート2の各端子の入出力を選択するビットです。								

(a) モード 1~4 (内蔵 ROM 無効拡張モード)

P2DDR は 1 に固定され、ポート 2 はアドレスバスとして機能します。

(b) モード 5 (内蔵 ROM 有効拡張モード)

ポート 2 はリセット直後は入力ポートとなっています。

P2DDR に 1 をセットすると対応するポート 2 の端子はアドレス出力端子となり、0 にクリアすると入力ポートになります。

(c) モード 6、7 (シングルルチップモード)

ポート 2 は入出力ポートとして機能します。P2DDR に 1 をセットすると対応するポート 2 の端子は出力ポートとなり、0 にクリアすると入力ポートとなります。

モード 1~4 では P2DDR はリードすると常に 1 が読み出されます。ライトは無効です。

モード 5~7 では P2DDR は、ライト専用のレジスタで、リードは無効です。リードすると 1 が読み出されます。

P2DDR は、リセット、またはハードウェアスタンバイモード時にモード 1~4 の場合は H'FF に、

モード 5~7 の場合は H'00 に初期化されます。ソフトウェアスタンバイモード時には、直前の状態を保持します。そのためポート 2 が入出力ポートとして機能しているとき、P2DDR が 1 にセットされた状態でソフトウェアスタンバイモードに遷移するとその端子は出力状態のままとなっています。

(2) ポート 2 データレジスタ (P2DR)

P2DR は、8 ビットのリード /ライト可能なレジスタで、ポート 2 の出力データを格納します。ポート 2 が出力ポートとして機能する場合、本レジスタの値が出力されます。また、このレジスタをリードすると、P2DDR が 0 のビットは端子のロジックレベルが読み出され、1 のビットは P2DR の値が読み出されます。

ビット :	7	6	5	4	3	2	1	0
初期値 :	P27	P26	P25	P24	P23	P22	P21	P20
R/W :	R/W							

ポート2データ7~0
ポート2の各端子のデータを格納するビットです。

P2DR は、リセット、またはハードウェアスタンバイモード時に、H'00 に初期化されます。ソフトウェアスタンバイモード時には、直前の状態を保持します。

(3) ポート 2 入力プルアップ MOS コントロールレジスタ (P2PCR)

P2PCR は 8 ビットのリード /ライト可能なレジスタで、ポート 2 に内蔵した入力プルアップ MOS をビットごとに制御します。

ビット :	7	6	5	4	3	2	1	0
初期値 :	P27PCR	P26PCR	P25PCR	P24PCR	P23PCR	P22PCR	P21PCR	P20PCR
R/W :	R/W							

ポート2入力プルアップMOSコントロール7~0
ポート2に内蔵した入力プルアップMOSを制御
するビットです。

モード 5~7 のとき、P2DDR を 0 にクリアした（入力ポートの）状態で P2PCR を 1 にセットすると対応するビットの入力プルアップ MOS は ON します。

P2PCR は、リセット、またはハードウェアスタンバイモード時に、H'00 に初期化されます。ソフトウェアスタンバイモード時には、直前の状態を保持します。

表 7.4 入力プルアップ MOS の状態(ポート 2)

モード	リセット	ハードウェア スタンバイモード	ソフトウェア スタンバイモード	その他の動作時
1				
2		OFF		OFF
3				
4				
5				
6		OFF		ON / OFF
7				

《記号説明》

OFF : 入力プルアップ MOS は、常に OFF 状態です。

ON / OFF : P2PCR = 1かつ P2DDR = 0 のとき ON 状態、その他のときは OFF 状態です。

7.4 ポート 3

7.4.1 概要

ポート 3 は、データバス兼用の 8 ビットの入出力ポートです。ポート 3 の各端子は、図 7.3 に示す構成となっており、モード 1～5（拡張モード）のときはデータバスとなり、モード 6、7（シングルチップモード）のときは、入出力ポートとなります。

ポート 3 は、1 個の TTL 負荷と 90pF の容量負荷を駆動することができます。また、ダーリントントランジスタを駆動することもできます。




図 7.3 ポート 3 の端子構成

7.4.2 レジスタ構成

表 7.5 にポート 3 のレジスタ構成を示します。

表 7.5 ポート 3 レジスタ構成

アドレス*	名 称	略 称	R/W	初期値
H'EE002	ポート 3 データディレクションレジスタ	P3DDR	W	H'00
H'FFFD2	ポート 3 データレジスタ	P3DR	R/W	H'00

【注】 * アドバンストモード時のアドレス下位 20 ビットを示しています。

(1) ポート 3 データディレクションレジスタ (P3DDR)

P3DDR は、8 ビットのライト専用のレジスタで、ポート 3 各端子の入出力をビットごとに指定することができます。

ビット :	7	6	5	4	3	2	1	0
	P37DDR	P36DDR	P35DDR	P34DDR	P33DDR	P32DDR	P31DDR	P30DDR
初期値 :	0	0	0	0	0	0	0	0
R/W :	W	W	W	W	W	W	W	W
ポート3データディレクション7~0 ポート3の各端子の入出力を選択するビットです。								

(a) モード 1~5 (拡張モード)

P3DDR の設定にかかわらずポート 3 はデータバスとして機能します。

(b) モード 6、7 (シングルチップモード)

ポート 3 は入出力ポートとして機能します。

P3DDR に 1 をセットすると対応するポート 3 の端子は出力ポートとなり、0 にクリアすると入力ポートになります。

P3DDR は、ライト専用で、リードは無効です。リードすると、1 が読み出されます。

P3DDR は、リセット、またはハードウェアスタンバイモード時に H'00 に初期化されます。ソフトウェアスタンバイモード時には、直前の状態を保持します。そのためポート 3 が入出力ポートとして機能しているとき、P3DDR が 1 にセットされた状態でソフトウェアスタンバイモードに遷移するとその端子は出力状態のままとなっています。

(2) ポート 3 データレジスタ (P3DR)

P3DR は、8 ビットのリード / ライト可能なレジスタで、ポート 3 の出力データを格納します。ポート 3 が出力ポートとして機能する場合、本レジスタの値が出力されます。また、このレジスタをリードすると、P3DDR が 0 のビットは端子のロジックレベルが読み出され、1 のビットは P3DR の値が読み出されます。

7. I/O ポート

ビット :	7	6	5	4	3	2	1	0
初期値 :	P37	P36	P35	P34	P33	P32	P31	P30
R/W :	0	0	0	0	0	0	0	0



ポート3データ7~0

ポート3の各端子のデータを格納するビットです。

P3DR は、リセット、またはハードウェアスタンバイモード時に、H'00 に初期化されます。ソフトウェアスタンバイモード時には、直前の状態を保持します。

7.5 ポート 4

7.5.1 概要

ポート 4 は、データバス兼用の 8 ビットの入出力ポートです。ポート 4 の各端子は、図 7.4 に示す構成となっており、動作モードにより端子機能が異なります。

モード 1~5 (拡張モード) のときバス幅コントロールレジスタ (ABWCR) により、エリア 0~7 のすべてを 8 ビットアクセス空間に設定すると、8 ビットバスモードとなり、ポート 4 は入出力ポートとなります。また、エリア 0~7 のうち少なくとも 1 つのエリアを 16 ビットアクセス空間に設定すると、16 ビットバスモードとなり、ポート 4 はデータバスとなります。

モード 6, 7 (シングルチップモード) のとき、ポート 4 は、入出力ポートとなります。

ポート 4 は、プログラムで制御可能なプルアップ MOS が内蔵されています。

ポート 4 は、1 個の TTL 負荷と 90pF の容量負荷を駆動することができます。また、ダーリントントランジスタを駆動することもできます。

ポート4端子	モード1~5	モード6, 7
P4 ₇ /D ₇	P4 ₇ (入出力) /D ₇ (入出力)	P4 ₇ (入出力)
P4 ₆ /D ₆	P4 ₆ (入出力) /D ₆ (入出力)	P4 ₆ (入出力)
P4 ₅ /D ₅	P4 ₅ (入出力) /D ₅ (入出力)	P4 ₅ (入出力)
P4 ₄ /D ₄	P4 ₄ (入出力) /D ₄ (入出力)	P4 ₄ (入出力)
P4 ₃ /D ₃	P4 ₃ (入出力) /D ₃ (入出力)	P4 ₃ (入出力)
P4 ₂ /D ₂	P4 ₂ (入出力) /D ₂ (入出力)	P4 ₂ (入出力)
P4 ₁ /D ₁	P4 ₁ (入出力) /D ₁ (入出力)	P4 ₁ (入出力)
P4 ₀ /D ₀	P4 ₀ (入出力) /D ₀ (入出力)	P4 ₀ (入出力)

図 7.4 ポート 4 の端子構成

7.5.2 レジスタ構成

表 7.6 にポート 4 のレジスタ構成を示します。

表 7.6 ポート 4 レジスタ構成

アドレス*	名 称	略 称	R/W	初期値
H'EE003	ポート 4 データディレクションレジスタ	P4DDR	W	H'00
H'FFFD3	ポート 4 データレジスタ	P4DR	R/W	H'00
H'EE03E	ポート 4 入力プルアップ MOS コントロールレジスタ	P4PCR	R/W	H'00

【注】 * アドバンストモード時のアドレス下位 20 ビットを示しています。

(1) ポート 4 データディレクションレジスタ (P4DDR)

P4DDR は、8 ビットのライト専用のレジスタで、ポート 4 各端子の入出力をビットごとに指定することができます。

ビット :	7	6	5	4	3	2	1	0
	P4 ₇ DDR	P4 ₆ DDR	P4 ₅ DDR	P4 ₄ DDR	P4 ₃ DDR	P4 ₂ DDR	P4 ₁ DDR	P4 ₀ DDR
初期値 :	0	0	0	0	0	0	0	0

R/W :	W	W	W	W	W	W	W	W
-------	---	---	---	---	---	---	---	---

↓

ポート4データディレクション7~0
ポート4の各端子の入出力を選択するビットです。

(a) モード 1~5 (拡張モード)

バスコントローラのバス幅コントロールレジスタ (ABWCR) により全エリアを 8 ビットアクセス空間に設定し、8 ビットバスモードとしたときポート 4 は入出力ポートとして機能します。このとき P4DDR に 1 をセットすると対応するポート 4 の端子は出力ポートとなり、0 にクリアすると入力ポートになります。

また少なくとも 1 つのエリアを 16 ビットアクセス空間に設定し、16 ビットバスモードとしたとき、P4DDR の設定値にかかわらずポート 4 はデータバスとして機能します。

(b) モード 6、7 (シングルチップモード)

ポート 4 は入出力ポートとして機能します。P4DDR に 1 をセットすると対応するポート 4 の端子は出力ポートとなり、0 にクリアすると入力ポートになります。

P4DDR は、ライト専用レジスタで、リードは無効です。リードすると、1 が読み出されます。

P4DDR は、リセット、またはハードウェアスタンバイモード時に、H'00 に初期化されます。ソフトウェアスタンバイモード時には直前の状態を保持します。

ABWCR および P4DDR はソフトウェアスタンバイモード時には初期化されません。そのため、ポート 4 が入出力ポートとして機能しているとき、P4DDR が 1 にセットされた状態でソフトウェアスタンバイモードに遷移すると、その端子は出力状態のままとなっています。

(2) ポート 4 データレジスタ (P4DR)

P4DR は、8 ビットのリード / ライト可能なレジスタで、ポート 4 の出力データを格納します。ポート 4 が出力ポートとして機能する場合、本レジスタの値が出力されます。また、このレジスタをリードすると、P4DDR が 0 のビットは端子のロジックレベルが読み出され、1 のビットは、P4DR の値が読み出されます。

ビット :	7	6	5	4	3	2	1	0
初期値 :	P47	P46	P45	P44	P43	P42	P41	P40
R/W :	0	0	0	0	0	0	0	0

ポート4データ7~0

ポート4の各端子のデータを格納するビットです。

P4DR は、リセット、またはハードウェアスタンバイモード時に、H'00 に初期化されます。ソフトウェアスタンバイモード時には、直前の状態を保持します。

(3) ポート 4 入力プルアップ MOS コントロールレジスタ (P4PCR)

P4PCR は 8 ビットのリード / ライト可能なレジスタで、ポート 4 に内蔵した入力プルアップ MOS をビットごとに制御します。

ビット :	7	6	5	4	3	2	1	0
初期値 :	P47PCR	P46PCR	P45PCR	P44PCR	P43PCR	P42PCR	P41PCR	P40PCR
R/W :	0	0	0	0	0	0	0	0

ポート4入力プルアップMOSコントロール7~0

ポート4に内蔵した入力プルアップMOSを制御するビットです。

モード 1 ~ 5 (拡張モード) の 8 ビットバスモード時とモード 6、7 (シングルルチップモード) 時、P4DDR を 0 にクリアした (入力ポートの) 状態で、P4PCR を 1 にセットすると入力プルアップ MOS は ON します。

P4PCR は、リセット、またはハードウェアスタンバイモード時に、H'00 に初期化されます。ソフトウェアスタンバイモード時には、直前の状態を保持します。

7. I/O ポート

各動作モードでの、入力プルアップ MOS の状態を表 7.7 に示します。

表 7.7 入力プルアップ MOS の状態（ポート 4）

モード		リセット	ハードウェア スタンバイモード	ソフトウェア スタンバイモード	その他の動作時
1 ~ 5	8 ビットバス モード	OFF	ON / OFF		OFF
	16 ビットバス モード		OFF		
6、7		ON / OFF			

《記号説明》

OFF : 入力プルアップ MOS は、常に OFF 状態です。

ON / OFF : P4PCR = 1 かつ P4DDR = 0 のとき ON 状態、その他のときは OFF 状態です。

7.6 ポート 5

7.6.1 概要

ポート 5 は、アドレス出力兼用の 4 ビットの入出力ポートです。ポート 5 の各端子は、図 7.5 に示す構成となっており、動作モードにより端子機能が異なります。

モード 1~4 (内蔵 ROM 無効拡張モード) に設定したとき、ポート 5 の各端子はアドレス ($A_{19} \sim A_{16}$) 出力として機能します。モード 5 (内蔵 ROM 有効拡張モード) に設定したときは、ポート 5 データディレクションレジスタ (P5DDR) の設定によりアドレスバス ($A_{19} \sim A_{16}$) または入力ポートとなります。

モード 6, 7 (シングルチップモード) のときは、入出力ポートとなります。

ポート 5 は、プログラムで制御可能なプルアップ MOS が内蔵されています。

ポート 5 は、1 個の TTL 負荷と 90pF の容量負荷を駆動することができます。また、LED、ダーリントントランジスタを駆動することも可能です。




図 7.5 ポート 5 の端子構成

7.6.2 レジスタ構成

表 7.8 にポート 5 のレジスタ構成を示します。

表 7.8 ポート 5 レジスタ構成

アドレス*	名 称	略 称	R/W	初期値	
				モード 1~4	モード 5~7
H'EE004	ポート 5 データディレクションレジスタ	P5DDR	W	H'FF	H'F0
H'FFFD4	ポート 5 データレジスタ	P5DR	R/W		H'F0
H'EE03F	ポート 5 入力プルアップ MOS コントロールレジスタ	P5PCR	R/W		H'F0

【注】 * アドバンストモード時のアドレス下位 20 ビットを示しています。

7. I/O ポート

(1) ポート 5 データディレクションレジスタ (P5DDR)

P5DDR は、8 ビットのライト専用のレジスタで、ポート 5 各端子の入出力をビットごとに指定することができます。

ビット 7~4 はリザーブビットで、1 に固定されています。ライトは無効です。

ビット:	7	6	5	4	3	2	1	0
	—	—	—	—	P53DDR	P52DDR	P51DDR	P50DDR
モード1~4	初期値: 1	1	1	1	1	1	1	1
	R/W : —	—	—	—	—	—	—	—
モード5~7	初期値: 1	1	1	1	0	0	0	0
	R/W : —	—	—	—	W	W	W	W
	リザーブビット							
	ポート5データディレクション3~0 ポート5の各端子の入出力を選択する ビットです。							

(a) モード 1~4 (内蔵 ROM 無効拡張モード)

P5DDR は 1 に固定され、ポート 5 はアドレス出力として機能します。

(b) モード 5 (内蔵 ROM 有効拡張モード)

ポート 5 はリセット直後は入力ポートとなっています。P5DDR に 1 をセットすると対応するポート 5 の端子がアドレス出力端子になり、0 にクリアすると入力ポートになります。

(c) モード 6、7 (シングルチップモード)

ポート 5 は、入出力ポートとして機能します。P5DDR に 1 をセットすると対応する端子は出力ポートになり、0 にクリアすると入力ポートになります。

モード 1~4 のとき、P5DDR はリードすると常に 1 が読み出されます。ライトは無効です。

モード 5~7 では、P5DDR はライト専用レジスタで、リードは無効です。リードすると 1 が読み出されます。

P5DDR は、リセット、またはハードウェアスタンバイモード時に、モード 1~4 の場合は H'FF に、モード 5~7 の場合は H'F0 に初期化されます。ソフトウェアスタンバイモード時には直前の状態を保持します。そのためポート 5 が入出力ポートとして機能しているとき、P5DDR が 1 にセットされた状態でソフトウェアスタンバイモードに遷移すると、その端子は出力状態のままとなっています。

(2) ポート 5 データレジスタ (P5DR)

P5DR は、8 ビットのリード /ライト可能なレジスタで、ポート 5 の出力データを格納します。ポート 5 が出力ポートとして機能する場合、本レジスタの値が出力されます。また、このレジスタをリードすると、P5DDR の値が 0 のビットは端子のロジックレベルが読み出され、1 のビットは、P5DR の値が読み出されます。

ビット 7~4 はリザーブビットで 1 に固定されています。ライトは無効です。

ビット :	7	6	5	4	3	2	1	0
初期値 :	—	—	—	—	P53	P52	P51	P50
R/W :	—	—	—	—	R/W	R/W	R/W	R/W
リザーブビット								
ポート5データ3 ~ 0								
ポート5の各端子のデータを格納する ビットです。								

P5DR は、リセット、またはハードウェアスタンバイモード時に、H'F0 に初期化されます。ソフトウェアスタンバイモード時には、直前の状態を保持します。

(3) ポート 5 入力プルアップ MOS コントロールレジスタ (P5PCR)

P5PCR は 8 ビットのリード /ライト可能なレジスタで、ポート 5 に内蔵した入力プルアップ MOS をビットごとに制御します。

ビット 7~4 はリザーブビットで 1 に固定されています。ライトは無効です。

ビット :	7	6	5	4	3	2	1	0
初期値 :	—	—	—	—	P53PCR	P52PCR	P51PCR	P50PCR
R/W :	—	—	—	—	R/W	R/W	R/W	R/W
リザーブビット								
ポート5入力プルアップMOSコントロール3 ~ 0								
ポート5に内蔵した入力プルアップMOSを制御する ビットです。								

モード 5~7 のとき、P5DDR を 0 にクリアした（入力ポート）状態で P5PCR を 1 にセットすると入力プルアップ MOS は ON します。

P5PCR は、リセット、またはハードウェアスタンバイモード時に、H'F0 に初期化されます。ソフトウェアスタンバイモード時には、直前の状態を保持します。

7. I/O ポート

各動作モードでの、入力プルアップ MOS の状態を表 7.9 に示します。

表 7.9 入力プルアップ MOS の状態（ポート 5）

モード	リセット	ハードウェア スタンバイモード	ソフトウェア スタンバイモード	その他の動作時
1				
2		OFF		OFF
3				
4				
5		OFF		
6				ON / OFF
7				

《記号説明》

OFF : 入力プルアップ MOS は、常に OFF 状態です。

ON / OFF : P5PCR = 1 かつ P5DDR = 0 のとき ON 状態、その他のときは OFF 状態です。

7.7 ポート 6

7.7.1 概要

ポート 6 は、8 ビットの入出力ポートです。ポート 6 はバス制御入出力端子 ($\overline{\text{LWR}}$ 、 $\overline{\text{HWR}}$ 、 $\overline{\text{RD}}$ 、 $\overline{\text{AS}}$ 、 $\overline{\text{BACK}}$ 、 $\overline{\text{BREQ}}$ 、 $\overline{\text{WAIT}}$)、クロック端子 () と兼用になっています。

ポート 6 の端子構成を図 7.6 に示します。

端子機能の選択方法については表 7.11 を参照してください。

ポート 6 は、1 個の TTL 負荷と 90pF の容量を負荷駆動することができます。また、ダーリントントランジスタを駆動することができます。



図 7.6 ポート 6 の端子構成

7.7.2 レジスタ構成

表 7.10 にポート 6 のレジスタ構成を示します。

表 7.10 ポート 6 レジスタ構成

アドレス*	名 称	略 称	R/W	初期値
H'EE005	ポート 6 データディレクションレジスタ	P6DDR	W	H'80
H'FFFD5	ポート 6 データレジスタ	P6DR	R/W	H'80

【注】* アドバンストモード時のアドレス下位 20 ビットを示しています。

7. I/O ポート

(1) ポート6データディレクションレジスタ (P6DDR)

P6DDR は、8 ビットのライト専用のレジスタで、ポート 6 の各端子の入出力をビットごとに指定することができます。

ビット7はリザーブビットで、1に固定されています。ライトは無効です。

ビット :	7	6	5	4	3	2	1	0
初期値 :	—	P66DDR	P65DDR	P64DDR	P63DDR	P62DDR	P61DDR	P60DDR
R/W :	—	W	W	W	W	W	W	W
	リザーブピット		ポート6データディレクション6~0		ポート6の各端子の入出力を選択するピットです。			

(a) モード1～5(拡張モード)

ポート P6₇はクロック出力端子（）/入力ポートとして機能します。

MSTCRH の PSTOP ビットを 0 にクリア（初期状態）するとクロック出力端子（ ）となり、1 にセットすると入力ポートになります。

ポート P6₆ ~ P6₃ は、P6₆DDR ~ P6₃DDR の設定にかかわらず、バス制御出力端子(LWR、HWR、RD、AS)として機能します。

ポート P6₂ ~ P6₆ は、バス制御入出力端子（BACK、BREQ、WAIT）／入出力ポートとして機能します。端子機能の選択方法については、表 7.11 を参照してください。

ポート P6₂ ~ P6₆ が入出力ポートとして機能する場合、P6DDR を 1 にセットすると対応するポート 6 の端子は出力ポートとなり、0 にクリアすると入力ポートになります。

(b) モード6, 7(シングルチップモード)

ポート P6₇はクロック出力端子() / 入力ポートとして機能します。 P6₆ ~ P6₀は入出力ポートとして機能します。

P6₁はMSTCRHのPSTOPビットを0にクリア(初期状態)するとクロック出力端子()となり、1にセットすると入力ポートになります。

P6₆ ~ P6₀ は P6₆DDR ~ P6₀DDR に 1 をセットすると対応するポート 6 の端子は出力ポートとなり、0 にクリアすると入力ポートになります。

P6DDR は、ライト專用で、リードは無効です。リードすると人が読み出されます。

P6DDR は、リセット専用で、リセットは無効です。リセットすると下方読み出されますが、P6DDR は、リセット、またはハードウェアスタンバイモード時に、H80 に初期化されます。ソフトウェアスタンバイモード時には直前の状態を保持します。このためポート 6 が入出力ポートとして機能しているとき、P6DDR が 1 にセットされた状態でソフトウェアスタンバイモードに遷移すると、その端子は出力状態のままとなっています。

(2) ポート 6 データレジスタ (P6DR)

P6DR は、8 ビットのリード /ライト可能なレジスタで、ポート 6 各端子の出力データを格納します。ポート 6 が出力ポートとして機能する場合、本レジスタの値が出力されます。ビット 7 は、MSTCRH の PSTOP ビットが 0 のときリードすると 1 が読み出され、1 のときリードすると P6₇ 端子のロジックレベルが読み出されます。ライトは無効です。ビット 6 ~ 0 は、P6DDR の対応するビットが 0 のときリードすると端子のロジックレベルが読み出され、1 のときリードすると P6DR の値が読み出されます。

ビット :	7	6	5	4	3	2	1	0
初期値 :	P6 ₇	P6 ₆	P6 ₅	P6 ₄	P6 ₃	P6 ₂	P6 ₁	P6 ₀
R/W :	1	0	0	0	0	0	0	0

ポート6データ7~0
ポート6の各端子のデータを格納するビットです。

P6DR は、リセット、またはハードウェアスタンバイモード時に、H'80 に初期化されます。ソフトウェアスタンバイモード時には、直前の状態を保持します。

7. I/O ポート

表 7.11 モード 1~5 の端子機能 (ポート 6)

端子	選択方法と端子機能		
P6 ₇ /	MSTCRH の PSTOP ビットにより、次のように切り替わります。		
	PSTOP	0	1
	端子機能	出力端子	P6 ₇ 入力端子
LWR	P6 ₅ DDR ビットの設定にかかわらず LWR になります。		
	P6 ₅ DDR	0	1
	端子機能	LWR 出力端子	
HWR	P6 ₃ DDR ビットの設定にかかわらず HWR になります。		
	P6 ₃ DDR	0	1
	端子機能	HWR 出力端子	
RD	P6 ₁ DDR ビットの設定にかかわらず RD になります。		
	P6 ₁ DDR	0	1
	端子機能	RD 出力端子	
AS	P6 ₃ DDR ビットの設定にかかわらず AS になります。		
	P6 ₃ DDR	0	1
	端子機能	AS 出力端子	
P6 ₂ /BACK	BCR の BRLE ビットと P6 ₂ DDR ビットの組み合わせにより、次のように切り換わります。		
	BRLE	0	1
	P6 ₂ DDR	0	-
	端子機能	P6 ₂ 入力端子	P6 ₂ 出力端子
	BACK 出力端子		
P6 ₁ /BREQ	BCR の BRLE ビットと P6 ₁ DDR ビットの組み合わせにより、次のように切り換わります。		
	BRLE	0	1
	P6 ₁ DDR	0	-
	端子機能	P6 ₁ 入力端子	P6 ₁ 出力端子
	BREQ 入力端子		
P6 ₀ /WAIT	BCR の WAITE ビットと P6 ₀ DDR ビットの組み合せにより、次のように切り換わります。		
	WAITE	0	1
	P6 ₀ DDR	0	0*
	端子機能	P6 ₀ 入力端子	P6 ₀ 出力端子
	WAIT 入力端子		

【注】*P6₀DDR は 1 にセットしないでください。

7.8 ポート 7

7.8.1 概要

ポート 7 は 8 ビットの入力専用ポートです。ポート 7 は、A/D 変換器のアナログ入力端子と D/A 変換器のアナログ出力端子と兼用になっています。これらの端子機能はいずれの動作モードでも共通です。ポート 7 の端子構成を図 7.7 に示します。

A/D 変換器のアナログ入力端子については「第 14 章 A/D 変換器」を参照してください。

D/A 変換器のアナログ出力端子については「第 15 章 D/A 変換器」を参照してください。




図 7.7 ポート 7 の端子構成

7.8.2 レジスタ構成

表 7.12 にポート 7 のレジスタ構成を示します。ポート 7 は入力専用ポートであり、データディレクションレジスタはありません。

表 7.12 ポート 7 レジスタ構成

アドレス*	名 称	略 称	R/W	初期値
H'FFFD6	ポート 7 データレジスタ	P7DR	R	不定

【注】* アドバンストモード時のアドレス下位 20 ビットを示しています。

(1) ポート 7 データレジスタ (P7DR)

ビット :	7	6	5	4	3	2	1	0
	P7 ₇	P7 ₆	P7 ₅	P7 ₄	P7 ₃	P7 ₂	P7 ₁	P7 ₀
初期値 :	—	*	—	*	—	*	—	*

R/W :	R	R	R	R	R	R	R	R

【注】* P7₇~P7₀端子により決定されます。

P7DR のリードを行うと、常に端子のロジックレベルが読み出されます。ライトは無効です。

7.9 ポート 8

7.9.1 概要

ポート 8 は、5 ビットの入出力ポートです。ポート 8 は、 $\overline{CS}_3 \sim \overline{CS}_0$ 出力端子、 $\overline{IRQ}_3 \sim \overline{IRQ}_0$ 入力端子、A/D 変換器の \overline{ADTRG} 入力端子と兼用になっています。ポート 8 の端子構成を図 7.8 に示します。

モード 1～5（拡張モード）時には、ポート 8 は、 $\overline{CS}_3 \sim \overline{CS}_0$ 出力端子、 $\overline{IRQ}_3 \sim \overline{IRQ}_0$ 入力端子、 \overline{ADTRG} 入力端子と兼用になります。拡張モードでの端子機能の選択方法については表 7.14 を参照してください。

モード 6、7（シングルチップモード）時には、ポート 8 は、 $\overline{IRQ}_3 \sim \overline{IRQ}_0$ 入力端子、 \overline{ADTRG} 入力端子と兼用になります。シングルチップモードでの端子機能の選択方法については表 7.15 を参照してください。

A/D 変換器の \overline{ADTRG} 入力端子については「第 14 章 A/D 変換器」を参照してください。 $\overline{IRQ}_3 \sim \overline{IRQ}_0$ の機能は入出力にかかわらず IER をセットすることにより選択されますので注意が必要です。詳細は「5.3.1 外部割り込み」を参照してください。

ポート 8 は、1 個の TTL 負荷と 90pF の容量負荷を駆動することができます。また、ダーリントントランジスタを駆動することができます。

$P8_2 \sim P8_0$ はシュミットトリガ入力です。




図 7.8 ポート 8 の端子構成

7.9.2 レジスタ構成

表 7.13 にポート 8 のレジスタ構成を示します。

表 7.13 ポート 8 レジスタ構成

アドレス*	名 称	略 称	R/W	初期値	
				モード 1~4	モード 5~7
H'EE007	ポート 8 データディレクションレジスタ	P8DDR	W	H'F0	H'E0
H'FFFD7	ポート 8 データレジスタ	P8DR	R/W		H'E0

【注】* アドバンストモード時のアドレス下位 20 ビットを示しています。

(1) ポート 8 データディレクションレジスタ (P8DDR)

P8DDR は、8 ビットのライト専用のレジスタで、ポート 8 各端子の入出力をビットごとに指定することができます。

ビット 7~5 はリザーブビットで、1 に固定されています。ライトは無効です。

ビット : 7 6 5 4 3 2 1 0																	
<table border="1" style="margin-left: auto; margin-right: auto;"> <tr> <td>—</td><td>—</td><td>—</td><td>P8₄DDR</td><td>P8₃DDR</td><td>P8₂DDR</td><td>P8₁DDR</td><td>P8₀DDR</td><td>—</td></tr> </table>									—	—	—	P8 ₄ DDR	P8 ₃ DDR	P8 ₂ DDR	P8 ₁ DDR	P8 ₀ DDR	—
—	—	—	P8 ₄ DDR	P8 ₃ DDR	P8 ₂ DDR	P8 ₁ DDR	P8 ₀ DDR	—									
モード1~4 { 初期値 : 1 1 1 1 0 0 0 0 }																	
R/W : — — — W W W W																	
モード5~7 { 初期値 : 1 1 1 0 0 0 0 0 }																	
R/W : — — — W W W W																	
リザーブビット				ポート8データディレクション4~0													
ポート8の各端子の入出力を選択するビットです。																	

(a) モード 1~5 (拡張モード)

P8₄ ~ P8₁ は P8DDR の対応するビットが 1 のとき \overline{CS}_0 ~ \overline{CS}_3 出力端子となり、0 のとき入力ポートとなります。モード 1~4 (内蔵 ROM 無効拡張モード) ではリセット直後は P8₄ のみ \overline{CS}_0 出力となり、 \overline{CS}_1 ~ \overline{CS}_3 は入力ポートとなります。モード 5 (内蔵 ROM 有効拡張モード) ではリセット直後 \overline{CS}_0 ~ \overline{CS}_3 共入力ポートになります。

(b) モード 6、7 (シングルルチップモード)

入出力ポートとして機能します。P8DDR を 1 にセットすると対応する端子は出力ポートとなり、0 にクリアすると入力ポートとなります。

P8DDR は、ライト専用レジスタで、リードは無効です。リードすると 1 が読み出されます。

P8DDR は、リセット、またはハードウェアスタンバイモード時に、モード 1~4 の場合 H'F0 に、モード 5~7 の場合 H'E0 に初期化されます。P8DDR は、ソフトウェアスタンバイモード時には直前の状態を保持します。そのためポート 8 が入出力ポートとして機能しているとき、P8DDR が 1 にセットされた状態でソフトウェアスタンバイモードに遷移すると、その端子は出力状態のままとなっていきます。

7. I/O ポート

(2) ポート 8 データレジスタ (P8DR)

P8DR は、8 ビットのリード /ライト可能なレジスタで、ポート 8 の出力データを格納します。ポート 8 が出力ポートとして機能する場合、本レジスタの値が出力されます。また、このレジスタをリードすると、P8DDR が 0 のビットは端子のロジックレベルが読み出され、1 のビットは P8DR の値が読み出されます。

ビット 7~5 はリザーブビットで 1 に固定されています。ライトは無効です。

ビット :	7	6	5	4	3	2	1	0
初期値 :	—	—	—	P84	P83	P82	P81	P80
R/W :	1	1	1	0	0	0	0	0
	—	—	—	R/W	R/W	R/W	R/W	R/W

リザーブビット ポート8データ4 ~ 0
 ポート8の各端子のデータを格納する
 ビットです。

P8DR は、リセット、またはハードウェアスタンバイモード時に、HE0 に初期化されます。ソフトウェアスタンバイモード時には、直前の状態を保持します。

表 7.14 モード 1~5 の端子機能 (ポート 8)

端子	選択方法と端子機能		
P8 ₄ /CS ₀	P8 ₄ DDR ビットにより、次のように切り替わります。		
	P8 ₄ DDR	0	1
	端子機能	P8 ₄ 入力端子	CS ₀ 出力端子
P8 ₃ /CS ₁ /IRQ ₃ /ADTRG	P8 ₃ DDR ビットにより、次のように切り替わります。		
	P8 ₃ DDR	0	1
	端子機能	P8 ₃ 入力端子	CS ₁ 出力端子
		IRQ ₃ 入力端子	
		ADTRG 入力端子	
P8 ₂ /CS ₂ /IRQ ₂	P8 ₂ DDR ビットにより、次のように切り替わります。		
	P8 ₂ DDR	0	1
	端子機能	P8 ₂ 入力端子	CS ₂ 出力端子
		IRQ ₂ 入力端子	
P8 ₁ /CS ₃ /IRQ ₁	P8 ₁ DDR ビットにより、次のように切り替わります。		
	P8 ₁ DDR	0	1
	端子機能	P8 ₁ 入力端子	CS ₃ 出力端子
		IRQ ₁ 入力端子	
P8 ₀ /IRQ ₀	P8 ₀ DDR ビットにより、次のように切り替わります。		
	P8 ₀ DDR	0	1
	端子機能	P8 ₀ 入力端子	P8 ₀ 出力端子
		IRQ ₀ 入力端子	

7. I/O ポート

表 7.15 モード 6~7 の端子機能 (ポート 8)

端子	選択方法と端子機能		
P8 ₄	P8 ₄ DDR ビットにより、次のように切り替わります。		
	P8 ₄ DDR	0	1
	端子機能	P8 ₄ 入力端子	P8 ₄ 出力端子
P8 ₃ /IRQ ₃ /ADTRG	P8 ₃ DDR ビットにより、次のように切り替わります。		
	P8 ₃ DDR	0	1
	端子機能	P8 ₃ 入力端子	P8 ₃ 出力端子
		IRQ ₃ 入力端子	
		ADTRG 入力端子	
P8 ₂ /IRQ ₂	P8 ₂ DDR ビットにより、次のように切り替わります。		
	P8 ₂ DDR	0	1
	端子機能	P8 ₂ 入力端子	P8 ₂ 出力端子
		IRQ ₂ 入力端子	
P8 ₁ /IRQ ₁	P8 ₁ DDR ビットにより、次のように切り替わります。		
	P8 ₁ DDR	0	1
	端子機能	P8 ₁ 入力端子	P8 ₁ 出力端子
		IRQ ₁ 入力端子	
P8 ₀ /IRQ ₀	P8 ₀ DDR ビットにより、次のように切り替わります。		
	P8 ₀ DDR	0	1
	端子機能	P8 ₀ 入力端子	P8 ₀ 出力端子
		IRQ ₀ 入力端子	

7.10 ポート 9

7.10.1 概要

ポート 9 は、6 ビットの入出力ポートです。ポート 9 はシリアルコミュニケーションインターフェースチャネル 0、1 (SCI0、1) の入出力端子 (TxD_0 、 TxD_1 、 RxD_0 、 RxD_1 、 SCK_0 、 SCK_1)、 \overline{IRQ}_5 、 \overline{IRQ}_4 入力端子と兼用になっています。

端子機能の選択方法については表 7.17 を参照してください。

\overline{IRQ}_5 ～ \overline{IRQ}_4 の機能は入出力にかかわらず IER をセットすることにより選択されますので注意が必要です。詳細は「5.3.1 外部割り込み」を参照してください。

ポート 9 の端子機能はいずれの動作モードでも共通です。ポート 9 の端子構成を図 7.9 に示します。

ポート 9 は、1 個の TTL 負荷と 30pF の容量負荷を駆動することができます。また、ダーリントントランジスタを駆動することができます。




図 7.9 ポート 9 の端子構成

7.10.2 レジスタ構成

表 7.16 にポート 9 のレジスタ構成を示します。

表 7.16 ポート 9 レジスタ構成

アドレス*	名 称	略 称	R/W	初期値
H'EE008	ポート 9 データディレクションレジスタ	P9DDR	W	H'C0
H'FFFD8	ポート 9 データレジスタ	P9DR	R/W	H'C0

【注】* アドバンストモード時のアドレス下位 20 ビットを示しています。

7. I/O ポート

(1) ポート 9 データディレクションレジスタ (P9DDR)

P9DDR は、8 ビットのライト専用のレジスタで、ポート 9 各端子の入出力をビットごとに指定することができます。

ビット 7、6 はリザーブビットで、1 に固定されています。ライトは無効です。

ビット :	7	6	5	4	3	2	1	0			
初期値 :	—	—	P95DDR	P94DDR	P93DDR	P92DDR	P91DDR	P90DDR			
R/W :	1	1	0	0	0	0	0	0			
R/W : — — W W W W W W											
リザーブビット				ポート9データディレクション5~0							
ポート9の各端子の入出力を選択するビットです。											

ポート 9 が入出力ポートとして機能している場合、P9DDR を 1 にセットすると対応するポート 9 の各端子は出力ポートとなり、0 にクリアすると入力ポートになります。端子機能の選択方法については、表 7.17 を参照してください。

P9DDR は、ライト専用レジスタで、リードは無効です。リードすると 1 が読み出されます。

P9DDR は、リセット、またはハードウェアスタンバイモード時に、H'C0 に初期化されます。ソフトウェアスタンバイモード時には直前の状態を保持します。そのためポート 9 が入出力ポートとして機能しているとき、P9DDR が、1 にセットされた状態でソフトウェアスタンバイモードに遷移すると、その端子は出力状態のままとなっています。

(2) ポート 9 データレジスタ (P9DR)

P9DR は、8 ビットのリード/ライト可能なレジスタで、ポート 9 の出力データを格納します。ポート 9 が出力ポートとして機能する場合、本レジスタの値が出力されます。また、このレジスタをリードすると、P9DDR が 0 のビットは端子のロジックレベルが読み出され、1 のビットは P9DR の値が読み出されます。

ビット 7、6 はリザーブビットで 1 に固定されています。ライトは無効です。

ビット :	7	6	5	4	3	2	1	0			
初期値 :	—	—	P95	P94	P93	P92	P91	P90			
R/W :	1	1	0	0	0	0	0	0			
R/W : — — R/W R/W R/W R/W R/W R/W											
リザーブビット				ポート9データ5~0							
ポート9の各端子のデータを格納するビットです。											

P9DR は、リセット、またはハードウェアスタンバイモード時に、H'C0 に初期化されます。ソフトウェアスタンバイモード時には、直前の状態を保持します。

表 7.17 ポート 9 の端子機能

端子	選択方法と端子機能				
P9 ₅ /SCK ₁ / IRQ ₅	SCI1 の SMR の C/A ピット、SCR の CKE0、CKE1 ピットと P9 ₅ DDR ピットの組み合わせにより、次のように切り替わります。				
CKE1		0		1	
C/A		0		1	-
CKE0	0	1	-	-	-
P9 ₅ DDR	0	1	-	-	-
端子機能	P9 ₅ 入力 端子	P9 ₅ 出力 端子	SCK ₁ 出力 端子	SCK ₁ 出力 端子	SCK ₁ 入力 端子
	IRQ ₅ 入力端子				
P9 ₄ /SCK ₀ / IRQ ₄	SCI0 の SMR の C/A ピット、SCR の CKE0、CKE1 ピットと P9 ₄ DDR ピットの組み合わせにより、次のように切り替わります。				
CKE1		0		1	
C/A		0		1	-
CKE0	0	1	-	-	-
P9 ₄ DDR	0	1	-	-	-
端子機能	P9 ₄ 入力 端子	P9 ₄ 出力 端子	SCK ₀ 出力 端子	SCK ₀ 出力 端子	SCK ₀ 入力 端子
	IRQ ₄ 入力端子				
P9 ₃ /RxD ₁	SCI1 の SCR の RE ピットと SCMR の SMIF ピットと P9 ₃ DDR ピットの組み合わせにより、次のように切り替わります。				
SMIF		0		1	
RE		0		1	-
P9 ₃ DDR	0	1	-	-	-
端子機能	P9 ₃ 入力端子	P9 ₃ 出力端子	RxD ₁ 入力端子	RxD ₁ 入力端子	RxD ₁ 入力端子
P9 ₂ /RxD ₀	SCI0 の SCR の RE ピットと SCMR の SMIF ピットと P9 ₂ DDR ピットの組み合わせにより、次のように切り替わります。				
SMIF		0		1	
RE		0		1	-
P9 ₂ DDR	0	1	-	-	-
端子機能	P9 ₂ 入力端子	P9 ₂ 出力端子	RxD ₀ 入力端子	RxD ₀ 入力端子	RxD ₀ 入力端子

端子	選択方法と端子機能			
P9 ₁ /TxD ₁	SCI1 の SCR の TE ビットと、SCMR の SMIF ビット、および P9 ₁ DDR ビットの組み合わせにより、次のように切り替わります。			
SMIF	0			1
TE	0			-
P9 ₁ DDR	0	1	-	-
端子機能	P9 ₁ 入力端子	P9 ₁ 出力端子	TxD ₁ 出力端子	TxD ₁ 出力端子*
【注】* TxD ₁ 出力端子として機能します。ただしハイインピーダンス状態と端子ドライブ状態の 2 種類の状態があります。				
P9 ₀ /TxD ₀	SCI0 の SCR の TE ビット、SCMR の SMIF ビット、および P9 ₀ DDR ビットの組み合わせにより、次のように切り替わります。			
SMIF	0			1
TE	0			-
P9 ₀ DDR	0	1	-	-
端子機能	P9 ₀ 入力端子	P9 ₀ 出力端子	TxD ₀ 出力端子	TxD ₀ 出力端子*
【注】* TxD ₀ 出力端子として機能します。ただし、ハイインピーダンス状態と端ドライブ状態の 2 種類の状態があります。				

7.11 ポート A

7.11.1 概要

ポート A は、8 ビットの入出力ポートです。ポート A はプログラマブルタイミングパターンコントローラ (TPC) の出力端子 (TP₇ ~ TP₀)、16 ビットタイマの入出力端子 (TIOCB₂、TIOCA₂、TIOCB₁、TIOCA₁、TIOCB₀、TIOCA₀、TCLKD、TCLKC、TCLKB、TCLKA)、8 ビットタイマのクロック入力端子 (TCLKD、TCLKC、TCLKB、TCLKA)、アドレスバス (A₂₃ ~ A₂₀) と兼用になっています。ポート A は、動作モード 3、4 で A₂₀ が強制的に出力となることを除き、リセットおよびハードウェアスタンバイモードで入力ポートとなっています。端子機能の選択方法については表 7.19 ~ 7.21 を参照してください。

TPC、16 ビットタイマ、8 ビットタイマの入出力端子として使用する端子については、それぞれのモジュールの説明を参照してください。モード 3、4、5 における A₂₃ ~ A₂₀ の機能の詳細については、「6.2.4 バスリリースコントロールレジスタ (BRCR)」を参照してください。これらいずれの機能も割り当たらない端子は入出力ポートとして使用できます。ポート A の端子構成を図 7.10 に示します。

ポート A は、1 個の TTL 負荷と 30pF の容量負荷を駆動することができます。また、ダーリントントランジスタを駆動することができます。ポート A は、シュミットトリガ入力です。




図 7.10 ポートA の端子構成

7.11.2 レジスタ構成

表 7.18 にポート A のレジスタ構成を示します。

表 7.18 ポート A レジスタ構成

アドレス*	名 称	略 称	R/W	初期値	
				モード 1、2、5、6、7	モード 3、4
H'EE009	ポート A データディレクションレジスタ	PADDR	W	H'00	H'80
H'FFFD9	ポート A データレジスタ	PADR	R/W	H'00	

【注】 * アドバンストモード時のアドレス下位 20 ビットを示しています。

(1) ポート A データディレクションレジスタ (PADDR)

PADDR は、8 ビットのライト専用のレジスタで、ポート A 各端子の入出力をビットごとに指定することができます。TPC の出力端子として使用する場合も PADDR の対応するビットをセットしてください。

ビット : 7 6 5 4 3 2 1 0																	
<table border="1"> <tr> <td>PA7DDR</td><td>PA6DDR</td><td>PA5DDR</td><td>PA4DDR</td><td>PA3DDR</td><td>PA2DDR</td><td>PA1DDR</td><td>PA0DDR</td><td></td></tr> </table>									PA7DDR	PA6DDR	PA5DDR	PA4DDR	PA3DDR	PA2DDR	PA1DDR	PA0DDR	
PA7DDR	PA6DDR	PA5DDR	PA4DDR	PA3DDR	PA2DDR	PA1DDR	PA0DDR										
モード3,4	初期値 : 1 0 0 0 0 0 0 0																
	R/W : — W W W W W W W																
モード1,2,5,6,7	初期値 : 0 0 0 0 0 0 0 0																
	R/W : W W W W W W W W																
ポートAデータディレクション7~0																	
ポートAの各端子の入出力を選択するビットです。																	

PA₇ ~ PA₄ は、モード 1、2、6、7 の場合と、モード 3~5 の場合で、選択できる端子機能が異なります。端子機能の選択方法については、表 7.19 および表 7.20 を参照してください。

PA₃ ~ PA₀ については、選択できる端子機能はモード 1~7 で共通です。端子機能の選択方法については表 7.21 を参照してください。

ポート A が入出力ポートとして機能している場合、PADDR を 1 にセットすると対応するポート A の各端子は出力ポートとなり、0 にクリアすると入力ポートになります。ただし、モード 3、4 では PA₇DDR は 1 に固定され、PA₇ はアドレス A₂₀ 出力として機能します。

PADDR は、ライト専用レジスタで、リードは無効です。リードすると 1 が読み出されます。

PADDR は、リセット、またはハードウェアスタンバイモード時に、モード 1、2、5、6、7 では H'00 に、モード 3、4 では H'80 に初期化されます。ソフトウェアスタンバイモード時には直前の状態を保持します。そのためポート A が入出力ポートとして機能しているとき、PADDR が 1 にセットされた状態でソフトウェアスタンバイモードに遷移すると、その端子は出力状態のままとなっています。

(2) ポート A データレジスタ (PADR)

PADR は、8 ビットのリード /ライト可能なレジスタで、ポート A の出力データを格納します。ポート A が出力ポートとして機能する場合、本レジスタの値が出力されます。また、このレジスタをリードすると、PADDR が 0 のビットは端子のロジックレベルが読み出され、1 のビットは PADR の値が読み出されます。

ビット :	7	6	5	4	3	2	1	0
初期値 :	PA ₇	PA ₆	PA ₅	PA ₄	PA ₃	PA ₂	PA ₁	PA ₀
R/W :	R/W							

↓

ポートAデータ7~0
ポートAの各端子のデータを格納するビットです。

PADR は、リセット、またはハードウェアスタンバイモード時に、H'00 に初期化されます。ソフトウェアスタンバイモード時には、直前の状態を保持します。

7. I/O ポート

表 7.19 ポート A (モード 1、2、6、7) の端子機能

端子	選択方法と端子機能				
	16 ビットタイマ チャネル 2 の設定	下表 (1)		下表 (2)	
PA ₇ /TP ₇ / TIOCB ₂	TMDR の PWM2 ビット、TIOR2 の IOB2～IOB0 ビット、NDERA の NDER7 ビットと PA ₇ DDR ビットの組み合わせにより、次のように切り替わります。	PA ₇ DDR	-	0	1
		NDER7	-	-	0
		端子機能	TIOCB ₂ 出力端子	PA ₇ 入力端子	PA ₇ 出力端子
				TP ₇ 出力端子	TIOCB ₂ 入力端子*
【注】* IOB2 = 1、かつ PWM2 = 0 の時、TIOCB ₂ 入力端子となります。					
PA ₆ /TP ₆ / TIOCA ₂	16 ビットタイマ チャネル 2 の設定	(2)	(1)	(2)	
	IOB2	0			1
	IOB1	0	0	1	-
	IOB0	0	1	-	-
TMDR の PWM2 ビット、TIOR2 の IOA2～IOA0 ビット、NDERA の NDER6 ビットと PA ₆ DDR ビットの組み合わせにより、次のように切り替わります。					
PA ₆ /TP ₆ / TIOCA ₂	16 ビットタイマ チャネル 2 の設定	下表 (1)	下表 (2)		
	PA ₆ DDR	-	0	1	1
	NDER6	-	-	0	1
	端子機能	TIOCA ₂ 出力端子	PA ₆ 入力端子	PA ₆ 出力端子	TP ₆ 出力端子
				TIOCA ₂ 入力端子*	
【注】* IOA2 = 1 の時、TIOCA ₂ 入力端子となります。					
PA ₆ /TP ₆ / TIOCA ₂	16 ビットタイマ チャネル 2 の設定	(2)	(1)	(2)	(1)
	PWM2	0			1
	IOA2	0		1	-
	IOA1	0	0	1	-
	IOA0	0	1	-	-

端子	選択方法と端子機能				
PA ₅ /TP ₅ / TIOCB ₁	TMDR の PWM1 ビット、TIOR1 の IOB2 ~ IOB0 ビット、NDERA の NDER5 ビットと PA ₅ DDR ビットの組み合わせにより、次のように切り替わります。				
	16 ビットタイマ チャネル 1 の設定	下表 (1)		下表 (2)	
	PA ₅ DDR	-	0	1	1
	NDER5	-	-	0	1
	端子機能	TIOCB ₁ 出力端子	PA ₅ 入力端子	PA ₅ 出力端子	TP ₅ 出力端子
			TIOCB ₁ 入力端子*		
【注】*IOB2 = 1、かつ PWM1 = 0 の時、TIOCB ₁ 入力端子となります。					
	16 ビットタイマ チャネル 1 の設定	(2)		(1)	
	IOB2	0			1
	IOB1	0	0	1	-
	IOB0	0	1	-	-
PA ₄ /TP ₄ / TIOCA ₁	TMDR の PWM1 ビット、TIOR1 の IOA2 ~ IOA0 ビット、NDERA の NDER4 ビットと PA ₄ DDR ビットの組み合わせにより、次のように切り替わります。				
	16 ビットタイマ チャネル 1 の設定	下表 (1)		下表 (2)	
	PA ₄ DDR	-	0	1	1
	NDER4	-	-	0	1
	端子機能	TIOCA ₁ 出力端子	PA ₄ 入力端子	PA ₄ 出力端子	TP ₄ 出力端子
			TIOCA ₁ 入力端子*		
【注】* IOA2 = 1 の時、TIOCA ₁ 入力端子となります。					
	16 ビットタイマ チャネル 1 の設定	(2)	(1)	(2)	(1)
	PWM1	0			1
	IOA2	0		1	-
	IOA1	0	0	1	-
	IOA0	0	1	-	-

7. I/O ポート

表 7.20 ポート A (モード 3、4、5) の端子機能

端子	選択方法と端子機能							
PA ₇ /TP ₇ / TIOCB ₂ /A ₂₀	モード 3、4 の場合： A ₂₀ が強制的に出力されます。							
	<table border="1"> <thead> <tr> <th>端子機能</th><th>A₂₀ 出力端子</th></tr> </thead> </table>						端子機能	A ₂₀ 出力端子
端子機能	A ₂₀ 出力端子							
	モード 5 の場合： TMDR の PWM2 ビット、TIOR2 の IOB2～IOB0 ビット、NDERA の NDER7 ビット、BRCR の A20E ビットと PA ₇ DDR ビットの組み合わせにより、次のように切り替わります。							
	A20E	1			0	-		
	16 ビットタイマ チャネル 2 の設定	下表 (1)	下表 (2)			-		
	PA ₇ DDR	-	0	1	1	-		
	NDER7	-	-	0	1	-		
	端子機能	TIOCB ₂ 出力端子	PA ₇ 入力端子	PA ₇ 出力端子	TP ₇ 出力端子	A ₂₀ 出力端子		
							TIOCB ₂ 入力端子*	
	【注】* IOB2=1 かつ PWM2=0 の時 TIOCB ₂ 入力端子となります							
	16 ビットタイマチャネル 2 の設定	(2)	(1)		(2)			
	IOB2		0		1			
	IOB1	0	0	1	-	-		
	IOB0	0	1	-	-	-		
PA ₆ /TP ₆ / TIOCA ₂ /A ₂₁	TMDR の PWM2 ビット、TIOR2 の IOA2～IOA0 ビット、NDERA の NDER6 ビット、BRCR の A21E ビットと PA ₆ DDR ビットの組み合わせにより、次のように切り替わります。							
	A21E	1			0	-		
	16 ビットタイマ チャネル 2 の設定	下表 (1)	下表 (2)			-		
	PA ₆ DDR	-	0	1	1	-		
	NDER6	-	-	0	1	-		
	端子機能	TIOCA ₂ 出力端子	PA ₆ 入力端子	PA ₆ 出力端子	TP ₆ 入力端子	A ₂₁ 出力端子		
							TIOCA ₂ 入力端子*	
	【注】* IOA2=1 の時、TIOCA ₂ 入力端子となります。							
	16 ビットタイマチャネル 2 の設定	(2)	(1)		(2)	(1)		
	PWM2		0		1			
	IOA2		0		1	-		
	IOA1	0	0	1	-	-		
	IOA0	0	1	-	-	-		

端子	選択方法と端子機能					
PA ₅ /TP ₅ / TIOCB ₁ /A ₂₂	TMDR の PWM1 ビット、TIOR1 の IOB2～IOB0 ビット、NDERA の NDER5 ビット、BRCR の A22E ビットと PA ₅ DDR ビットの組み合わせにより、次のように切り替わります。					
	A22E	1			0	-
	16 ビットタイム チャネル 1 の設定	下表(1)			下表(2)	
	PA ₅ DDR	-	0	1	1	-
	NDER5	-	-	0	1	-
	端子機能	TIOCB ₁ 出力端子	PA ₅ 入力端子	PA ₅ 出力端子	TP ₅ 出力端子	A ₂₂ 出力端子
			TIOCB ₁ 入力端子*			
【注】* IOB2 = 1、かつ PWM1 = 0 の時、TIOCB ₁ 入力端子となります。						
	16 ビットタイム チャネル 1 の設定	(2)	(1)		(2)	
	IOB2	0			1	
	IOB1	0	0	1	-	
	IOB0	0	1	-	-	
PA ₄ /TP ₄ / TIOCA ₁ /A ₂₃	TMDR の PWM1 ビット、TIOR1 の IOA2～IOA0 ビット、NDERA の NDER4 ビット、BRCR の A23E ビットと PA ₄ DDR ビットの組み合わせにより、次のように切り替わります。					
	A23E	1			0	-
	16 ビットタイム チャネル 1 の設定	下表(1)			下表(2)	
	PA ₄ DDR	-	0	1	1	-
	NDER4	-	-	0	1	-
	端子機能	TIOCA ₁ 出力端子	PA ₄ 入力端子	PA ₄ 出力端子	TP ₄ 出力端子	A ₂₃ 出力端子
			TIOCA ₁ 入力端子*			
【注】*IOA2 = 1 の時、TIOCA ₁ 入力端子となります。						
	16 ビットタイム チャネル 1 の設定	(2)	(1)	(2)	(1)	
	PWM1	0			1	
	IOA2	0		1	-	
	IOA1	0	0	1	-	
	IOA0	0	1	-	-	

7. I/O ポート

表 7.21 ポート A (モード 1~7) の端子機能

端子	選択方法と端子機能									
	16 ビットタイマ チャネル 0 の設定	下表 (1)		下表 (2)						
PA ₃ /TP ₃ / TIOCB ₀ / TCLKD	PA ₃ DDR	-	0	1	1					
	NDER3	-	-	0	1					
	端子機能	TIOCB ₀ 出力端子	PA ₃ 入力端子	PA ₃ 出力端子	TP ₃ 出力端子					
				TIOCB ₀ 入力端子 ^{*1}						
			TCLKD 入力端子 ^{*2}							
【注】*1 IOB2 = 1、かつ PWM0 = 0 の時、TIOCB ₀ 入力端子となります。										
*2 16TCR2 ~ 16TCR0 のいずれかの設定が TPSC2 = TPSC1 = TPSC0 = 1 または、8TCR2 の CKS2 ~ CKS0 ビットが下表 (3) の時 TCLKD 入力端子となります。										
16 ビットタイマ チャネル 0 の設定										
IOB2		0		1						
IOB1	0	0	1	-						
IOB0	0	1	-	-						
8 ビットタイマ チャネル 2 の設定										
CKS2	0	1		-						
CKS1	-	0		1						
CKS0	-	0	1	-						

端子	選択方法と端子機能							
$PA_2/TP_2/TIOCA_0/TCLKC$	TMDR の PWM0 ビット、TIOR0 の IOA2～IOA0 ビット、16 ビットタイマの 16TCR2～16TCR0 の TPSC2～TPSC0 ビット、8 ビットタイマの 8TCR0 の CKS2～CKS0 ビット、NDERA の NDER2 ビットと PA_2/DDR ビットの組み合わせにより、次のように切り替わります。							
	16 ビットタイマ チャネル 0 の設定	下表 (1)		下表 (2)				
	PA_2/DDR	-	0	1	1			
	NDER2	-	-	0	1			
	端子機能	TIOCA ₀ 出力端子	PA_2 入力端子	PA_2 出力端子	TP ₂ 出力端子			
			TIOCA ₀ 入力端子 ^{*1}					
			TCLKC 入力端子 ^{*2}					
【注】*1 IOA2 = 1 の時、TIOCA ₀ 入力端子となります。								
*2 16TCR2～16TCR0 のいずれかの設定が TPSC2 = TPSC1 = 1、TPSC0 = 0、または、8TCR0 の CKS2～CKS0 ビットが下表 (3) の時 TCLKC 入力端子となります。								
	16 ビットタイマ チャネル 0 の設定	(2)	(1)	(2)	(1)			
	PWM0	0			1			
	IOA2	0		1	-			
	IOA1	0	0	1	-			
	IOA0	0	1	-	-			
	8 ビットタイマ チャネル 0 の設定	(4)		(3)				
	CKS2	0	1					
	CKS1	-	0	1				
	CKS0	-	0	1	-			

7. I/O ポート

端子	選択方法と端子機能			
PA _i /TP _i / TCLKB	TMDR の MDF ビット、16 ビットタイマの 16TCR2 ~ 16TCR0 の TPSC2 ~ TPSC0 ビット、8 ビットタイマの 8TCR3 の CKS2 ~ CKS0 ビット、NDERA の NDER1 ビットと PA _i DDR ビットの組み合わせにより、次のように切り替わります。			
	PA _i DDR	0	1	1
	NDER1	-	0	1
	端子機能	PA _i 入力端子	PA _i 出力端子	TP _i 出力端子
		TCLKB 出力端子*		
	【注】* TMDR の MDF = 1、または 16TCR2 ~ 16TCR0 のいずれかの設定が TPSC2 = 1、TPSC1 = 0、TPSC0 = 1、または、8TCR3 の CKS2 ~ CKS0 ビットが下表(1)の時 TCLKB 入力端子となります。			
	8 ビットタイマ チャネル 3 の設定	(2)		(1)
	CKS2	0	1	
	CKS1	-	0	1
	CKS0	-	0	1
PA _o /TP _o / TCLKA	TMDR の MDF ビット、16 ビットタイマの 16TCR2 ~ 16TCR0 の TPSC2 ~ TPSC0 ビット、8 ビットタイマの 8TCR1 の CKS2 ~ CKS0 ビット、NDERA の NDER0 ビットと PA _o DDR ビットの組み合わせにより、次のように切り替わります。			
	PA _o DDR	0	1	
	NDER0	-	0	1
	端子機能	PA _o 入力端子	PA _o 出力端子	TP _o 出力端子
		TCLKA 出力端子*		
	【注】* TMDR の MDF = 1、または 16TCR2 ~ 16TCR0 のいずれかの設定が TPSC2 = 1、TPSC1 = 0、TPSC0 = 0 または、8TCR1 の CKS2 ~ CKS0 ビットが下表(1)の時 TCLKA 入力端子となります。			
	8 ビットタイマ チャネル 1 の設定	(2)		(1)
	CKS2	0	1	
	CKS1	-	0	1
	CKS0	-	0	1

7.12 ポート B

7.12.1 概要

ポート B は、8 ビットの入出力ポートです。ポート B はプログラマブルタイミングパターンコントローラ(TPC)の出力端子($TP_{15} \sim TP_8$)、8 ビットタイマの入出力端子($TMIO_3, TMIO_2, TMIO_1, TMIO_0$)、 $\overline{CS}_7 \sim \overline{CS}_4$ 出力端子と兼用になっています。端子機能の選択方法については表 7.23～7.24 を参照してください。

ポート B はリセットおよびハードウェアスタンバイモードで入力ポートになっています。モード 1～5 で $\overline{CS}_7 \sim \overline{CS}_4$ を出力する場合は、「6.3.4 チップセレクト信号」を参照してください。これらのいずれの機能も割り当てられない端子は入出力ポートとして使用できます。ポート B の端子構成を図 7.11 に示します。

ポート B は、1 個の TTL 負荷と 30pF の容量負荷を駆動することができます。また、ダーリントントランジスタを駆動することができます。

7. I/O ポート




図 7.11 ポート B の端子構成

7.12.2 レジスタ構成

表 7.22 にポート B のレジスタ構成を示します。

表 7.22 ポート B レジスタ構成

アドレス*	名 称	略 称	R/W	初期値
H'EE00A	ポート B データディレクションレジスタ	PBDDR	W	H'00
H'FFFDA	ポート B データレジスタ	PBDR	R/W	H'00

【注】 * アドバンストモード時のアドレス下位 20 ビットを示しています。

(1) ポート B データディレクションレジスタ (PBDDR)

PBDDR は、8 ビットのライト専用のレジスタで、ポート B 各端子の入出力をビットごとに指定することができます。TPC の出力端子として使用する場合も PBDDR の対応するビットをセットしてください。

ビット :	7	6	5	4	3	2	1	0
	PB ₇ DDR	PB ₆ DDR	PB ₅ DDR	PB ₄ DDR	PB ₃ DDR	PB ₂ DDR	PB ₁ DDR	PB ₀ DDR
初期値 :	0	0	0	0	0	0	0	0

R/W :	W	W	W	W	W	W	W	W
-------	---	---	---	---	---	---	---	---

↓

ポートBデータディレクション7~0
ポートBの各端子の入出力を選択するビットです。

ポート B はモード 1~5 の場合と、モード 6、7 の場合で選択できる端子機能が異なります。端子機能の選択方法については、表 7.23 および表 7.24 を参照してください。

ポート B が入出力ポートとして機能している場合、PBDDR を 1 にセットすると対応するポート B の各端子は出力ポートとなり、0 にクリアすると入力ポートになります。

PBDDR は、ライト専用レジスタで、リードは無効です。リードすると、1 が読み出されます。

PBDDR は、リセット、またはハードウェアスタンバイモード時に、H'00 に初期化されます。ソフトウェアスタンバイモード時には直前の状態を保持します。そのためポート B が入出力ポートとして機能しているとき、PBDDR が 1 にセットされた状態でソフトウェアスタンバイモードに遷移すると、その端子は出力状態のままとなっています。

7. I/O ポート

(2) ポート B データレジスタ (PBDR)

PBDR は、8 ビットのリード /ライト可能なレジスタで、ポート B の出力データを格納します。ポート B が出力ポートとして機能する場合、本レジスタの値が出力されます。また、このレジスタをリードすると、PBDDR が 0 のビットは端子のロジックレベルが読み出され、1 のビットは PBDR の値が読み出されます。

ビット :	7	6	5	4	3	2	1	0
初期値 :	PB ₇	PB ₆	PB ₅	PB ₄	PB ₃	PB ₂	PB ₁	PB ₀
R/W :	0	0	0	0	0	0	0	0

ポートBデータ7~0

ポートBの各端子のデータを格納するビットです。

PBDR は、リセット、またはハードウェアスタンバイモード時に、H'00 に初期化されます。ソフトウェアスタンバイモード時には、直前の状態を保持します。

表 7.23 ポート B (モード 1~5) の端子機能

端子	選択方法と端子機能			
PB ₇ /TP ₁₅	NDERB の NDER15 ビットと PB ₇ DDR ビットの組み合わせにより、次のように切り替わります。			
PB ₇ DDR	0	1	1	
NDER15	-	0	1	
端子機能	PB ₇ 入力端子	PB ₇ 出力端子	TP ₁₅ 出力端子	
PB ₆ /TP ₁₄	NDERB の NDER14 ビットと PB ₆ DDR ビットの組み合わせにより、次のように切り替わります。			
PB ₆ DDR	0	1	1	
NDER14	-	0	1	
端子機能	PB ₆ 入力端子	PB ₆ 出力端子	TP ₁₄ 出力端子	
PB ₅ /TP ₁₃	NDERB の NDER13 ビットと PB ₅ DDR ビットの組み合わせにより、次のように切り替わります。			
PB ₅ DDR	0	1	1	
NDER13	-	0	1	
端子機能	PB ₅ 入力端子	PB ₅ 出力端子	TP ₁₃ 出力端子	
PB ₄ /TP ₁₂	NDERB の NDER12 ビットと PB ₄ DDR ビットの組み合わせにより、次のように切り替わります。			
PB ₄ DDR	0	1	1	
NDER12	-	0	1	
端子機能	PB ₄ 入力端子	PB ₄ 出力端子	TP ₁₂ 出力端子	
PB ₃ /TP ₁₁ / TMIO ₃ /CS ₄	8TCSR3 の OIS3~2、OS1~0 ビット、CSCR の CS4E ビット、NDERB の NDER11 ビットと PB ₃ DDR ビットの組み合わせにより、次のように切り替わります。			
OIS3~2, OS1~0	すべてが 0			いずれかが 1
CS4E	0		1	-
PB ₃ DDR	0	1	1	-
NDER11	-	0	1	-
端子機能	PB ₃ 入力端子	PB ₃ 出力端子	TP ₁₁ 出力端子	CS ₄ 出力端子
	TMIO ₃ 入力端子*			TMIO ₃ 出力端子

【注】*8TCSR3 の ICE ビット = 1 のとき、 TMIO₃入力端子となります。

7. I/O ポート

端子	選択方法と端子機能				
PB ₂ /TP _g / TMO ₂ /CS ₅	8TCSR2 の OIS3~2、OS1~0 ピット、CSCR の CS5E ピット、NDERB の NDER10 ピットと PB ₂ DDR ピットの組み合わせにより、次のように切り替わります。				
OIS3~2, OS1~0	すべてが 0			いずれかが 1	
CS5E	0		1		-
PB ₂ DDR	0	1	1	-	-
NDER10	-	0	1	-	-
端子機能	PB ₂ 入力端子	PB ₂ 出力端子	TP ₁₀ 出力端子	CS ₅ 出力端子	TMO ₂ 出力端子
PB ₁ /TP _g / TMIO ₁ /CS ₆	8TCSR1 の OIS3~2、OS1~0 ピット、CSCR の CS6E ピット、NDERB の NDER9 ピットと PB ₁ DDR ピットの組み合わせにより、次のように切り替わります。				
OIS3~2, OS1~0	すべてが 0			いずれかが 1	
CS6E	0		1		-
PB ₁ DDR	0	1	1	-	-
NDER9	-	0	1	-	-
端子機能	PB ₁ 入力端子	PB ₁ 出力端子	TP ₉ 出力端子	CS ₆ 出力端子	TMIO ₁ 出力端子
	TMIO ₁ 入力端子*				
【注】*8TCSR1 の ICE ピット = 1 のとき、TMIO ₁ 入力端子となります。					
PB ₀ /TP _g / TMO ₀ /CS ₇	8TCSR0 の OIS3~2、OS1~0 ピット、CSCR の CS7E ピット、NDERB の NDER8 ピットと PB ₀ DDR ピットの組み合わせにより、次のように切り替わります。				
OIS3~2, OS1~0	すべてが 0			いずれかが 1	
CS7E	0		1		-
PB ₀ DDR	0	1	1	-	-
NDER8	-	0	1	-	-
端子機能	PB ₀ 入力端子	PB ₀ 出力端子	TP ₈ 出力端子	CS ₇ 出力端子	TMO ₀ 出力端子

表 7.24 ポート B (モード 6、7) の端子機能

端子	選択方法と端子機能					
PB ₇ /TP ₁₅	NDERB の NDER15 ビットと PB ₇ DDR ビットの組み合わせにより、次のように切り替わります。					
	PB ₇ DDR	0	1	1		
	NDER15	-	0	1		
	端子機能	PB ₇ 入力端子	PB ₇ 出力端子	TP ₁₅ 出力端子		
PB ₆ /TP ₁₄	NDERB の NDER14 ビットと PB ₆ DDR ビットの組み合わせにより、次のように切り替わります。					
	PB ₆ DDR	0	1	1		
	NDER14	-	0	1		
	端子機能	PB ₆ 入力端子	PB ₆ 出力端子	TP ₁₄ 出力端子		
PB ₅ /TP ₁₃	NDERB の NDER13 ビットと PB ₅ DDR ビットの組み合わせにより、次のように切り替わります。					
	PB ₅ DDR	0	1	1		
	NDER13	-	0	1		
	端子機能	PB ₅ 入力端子	PB ₅ 出力端子	TP ₁₃ 出力端子		
PB ₄ /TP ₁₂	NDERB の NDER12 ビットと PB ₄ DDR ビットの組み合わせにより、次のように切り替わります。					
	PB ₄ DDR	0	1	1		
	NDER12	-	0	1		
	端子機能	PB ₄ 入力端子	PB ₄ 出力端子	TP ₁₂ 出力端子		
PB ₃ /TP ₁₁ / TMIO ₃	8TCSR3 の OIS3~2、OS1~0 ビット、NDERB の NDER11 ビットと PB ₃ DDR ビットの組み合わせにより、次のように切り替わります。					
	OIS3~2, OS1~0	すべてが 0		いずれかが 1		
	PB ₃ DDR	0	1	1		
	NDER11	-	0	1		
	端子機能	PB ₃ 入力端子	PB ₃ 出力端子	TP ₁₁ 出力端子		
		TMIO ₃ 入力端子*				
【注】* 8TCSR3 の ICE ビット = 1 のとき、TMIO ₃ 入力端子となります。						
PB ₂ /TP ₁₀ / TMO ₂	8TCSR2 の OIS3~2、OS1~0 ビット、NDERB の NDER10 ビットと PB ₂ DDR ビットの組み合わせにより、次のように切り替わります。					
	OIS3~2, OS1~0	すべてが 0		いずれかが 1		
	PB ₂ DDR	0	1	1		
	NDER10	-	0	1		
	端子機能	PB ₂ 入力端子	PB ₂ 出力端子	TP ₁₀ 出力端子		
		TMO ₂ 出力端子				

7. I/O ポート

端子	選択方法と端子機能								
PB ₁ /TP ₉ / TMIO ₁	8TCSR1 の OIS3~2、OS1~0 ビット、NDERB の NDER9 ビットと PB ₁ DDR ビットの組み合わせにより、次のように切り替わります。								
	OIS3~2, OS1~0	すべてが 0			いずれかが 1				
	PB ₁ DDR	0	1	1	-				
	NDER9	-	0	1	-				
	端子機能	PB ₁ 入力端子	PB ₁ 出力端子	TP ₉ 出力端子	TMIO ₁ 出力端子				
		TMIO ₁ 入力端子*							
【注】*8TCSR1 の ICE ビット = 1 のとき、 TMIO ₁ 入力端子となります。									
PB ₀ /TP ₈ / TMO ₀	8TCSR0 の OIS3~2、OS1~0 ビット、NDERB の NDER8 ビットと PB ₀ DDR ビットの組み合わせにより、次のように切り替わります。								
	OIS3~2, OS1~0	すべてが 0			いずれかが 1				
	PB ₀ DDR	0	1	1	-				
	NDER8	-	0	1	-				
	端子機能	PB ₀ 入力端子	PB ₀ 出力端子	TP ₈ 出力端子	TMO ₀ 出力端子				

8. 16 ビットタイマ

8.1 概要

本 LSI は、3 チャネルの 16 ビットカウンタにより構成される 16 ビットタイマを内蔵しています。

8.1.1 特長

16 ビットタイマの特長を以下に示します。

最大 6 種類のパルス出力、または最大 6 種類のパルス入力処理が可能

各チャネル 2 本、合計 6 本のジェネラルレジスタ (GR) を持ち、各レジスタ独立にアウトプット
コンペアマッチ / インプットキャプチャの機能設定が可能

各チャネルとも 8 種類のカウンタ入力クロックを選択可能

内部クロック : 、 /2、 /4、 /8

外部クロック : TCLKA、TCLKB、TCLKC、TCLKD

各チャネルとも次の動作モードを設定可能

- コンペアマッチによる波形出力 : 0 出力 / 1 出力 / トグル出力が選択可能 (チャネル 2 は 0
出力 / 1 出力が可能)
- インプットキャプチャ機能 : 立ち上がりエッジ / 立ち下がりエッジ / 両エッジ検出が選択可
能
- カウンタクリア機能 : コンペアマッチ / インプットキャプチャによるカウンタクリアが可能
- 同期動作 : 複数のタイマカウンタ (16TCNT) への同時書き込みが可能
- コンペアマッチ / インプットキャプチャによる同時クリアが可能
- カウンタの同期動作による各レジスタの同期入出力が可能
- PWM モード : 任意デューティの PWM 出力が可能
- 同期動作と組み合わせることにより、最大 3 相の PWM 出力が可能

チャネル 2 は位相計数モードを設定可能

2 相エンコーダのカウント数の自動計測が可能

内部 16 ビットバスによる高速アクセス

16TCNT、GR の 16 ビットレジスタに対して、16 ビットバスによる高速アクセスが可能

タイマ出力初期値を任意に設定可能

9 種類の割り込み要因

各チャネルともコンペアマッチ / インプットキャプチャ兼用割り込み × 2 要因、オーバフロー割り
込み × 1 要因があり、それぞれ独立に要求可能

プログラマブルパターンコントローラ (TPC) の出力トリガが生成可能

チャネル 0 ~ 2 のコンペアマッチ / インプットキャプチャ信号を TPC の出力トリガとして使用可能
16 ビットタイマの機能一覧を表 8.1 に示します。

表 8.1 16 ピットタイマの機能一覧

項目	チャネル0	チャネル1	チャネル2
カウントクロック	内部クロック： 1、 /2、 /4、 /8 外部クロック： TCLKA、 TCLKB、 TCLKC、 TCLKD から独立に選択可能		
ジェネラルレジスタ (アウトプットコンペア / インプットキャブチャ兼用レジスタ)	GRA0、GRB0	GRA1、GRB1	GRA2、GRB2
入出力端子	TIOCA ₀ 、TIOCB ₀	TIOCA ₁ 、TIOCB ₁	TIOCA ₂ 、TIOCB ₂
カウンタクリア機能	GRA0/GRB0 のコンペアマッチまたはインプットキャブチャ	GRA1/GRB1 のコンペアマッチまたはインプットキャブチャ	GRA2/GRB2 のコンペアマッチまたはインプットキャブチャ
出力初期値設定機能			
コンペア マッチ 出力	0 出力 1 出力 トグル出力		
インプットキャブチャ機能			
同期動作			
PWM モード			
位相計数モード			
割り込み要因	3 要因 • コンペアマッチ / インプットキャブチャ A0 • コンペアマッチ / インプットキャブチャ B0 • オーバフロー	3 要因 • コンペアマッチ / インプットキャブチャ A1 • コンペアマッチ / インプットキャブチャ B1 • オーバフロー	3 要因 • コンペアマッチ / インプットキャブチャ A2 • コンペアマッチ / インプットキャブチャ B2 • オーバフロー

《記号説明》

- ：可能
- : 不可

8.1.2 ブロック図

(1) 16 ビットタイマのブロック図(全体図)

16 ビットタイマのブロック図(全体図)を図 8.1 に示します。




図 8.1 16 ビットタイマのブロック図(全体図)

(2) チャネル 0、1 のブロック図

16 ビットタイマのチャネル 0、1 は同一の機能を持っています。チャネル 0、1 のブロック図を図 8.2 に示します。




図 8.2 チャネル 0、1 のブロック図

(3) チャネル2のブロック図

チャネル2のブロック図を図8.3に示します。




図 8.3 チャネル2のブロック図

8.1.3 端子構成

16 ビットタイマの端子構成を表 8.2 に示します。

表 8.2 端子構成

チャネル	名称	略称	入出力	機能
共通	クロック入力 A	TCLKA	入力	外部クロック A 入力端子（位相計数モード時 A 相入力端子）
	クロック入力 B	TCLKB	入力	外部クロック B 入力端子（位相計数モード時 B 相入力端子）
	クロック入力 C	TCLKC	入力	外部クロック C 入力端子
	クロック入力 D	TCLKD	入力	外部クロック D 入力端子
0	インプットキャプチャ / アウトプットコンペア A0	TIOCA ₀	入出力	GRA0 アウトプットコンペア出力 / GRA0 インプットキャプチャ入力 / PWM 出力端子 (PWM モード時)
	インプットキャプチャ / アウトプットコンペア B0	TIOCB ₀	入出力	GRB0 アウトプットコンペア出力 / GRB0 インプットキャプチャ入力端子
1	インプットキャプチャ / アウトプットコンペア A1	TIOCA ₁	入出力	GRA1 アウトプットコンペア出力 / GRA1 インプットキャプチャ入力 / PWM 出力端子 (PWM モード時)
	インプットキャプチャ / アウトプットコンペア B1	TIOCB ₁	入出力	GRB1 アウトプットコンペア出力 / GRB1 インプットキャプチャ入力端子
2	インプットキャプチャ / アウトプットコンペア A2	TIOCA ₂	入出力	GRA2 アウトプットコンペア出力 / GRA2 インプットキャプチャ入力 / PWM 出力端子 (PWM モード時)
	インプットキャプチャ / アウトプットコンペア B2	TIOCB ₂	入出力	GRB2 アウトプットコンペア出力 / GRB2 インプットキャプチャ入力端子

8.1.4 レジスタ構成

16 ビットタイマのレジスタ構成を表 8.3 に示します。

表 8.3 レジスタ構成

チャネル	アドレス ^{*1}	名称	略称	R/W	初期値
共通	H'FFF60	タイマスタートレジスタ	TSTR	R/W	H'F8
	H'FFF61	タイマシンクロレジスタ	TSNC	R/W	H'F8
	H'FFF62	タイマモードレジスタ	TMDR	R/W	H'98
	H'FFF63	タイマアウトプットレベルセットレジスタ	TOLR	W	H'C0
	H'FFF64	タイマインタラプトステータスレジスタ A	TISRA	R/(W) ^{*2}	H'88
	H'FFF65	タイマインタラプトステータスレジスタ B	TISRB	R/(W) ^{*2}	H'88
	H'FFF66	タイマインタラプトステータスレジスタ C	TISRC	R/(W) ^{*2}	H'88
0	H'FFF68	タイマコントロールレジスタ 0	16TCR0	R/W	H'80
	H'FFF69	タイマ I/O コントロールレジスタ 0	TIOR0	R/W	H'88
	H'FFF6A	タイマカウンタ 0H	16TCNT0H	R/W	H'00
	H'FFF6B	タイマカウンタ 0L	16TCNT0L	R/W	H'00
	H'FFF6C	ジェネラルレジスタ A0H	GRA0H	R/W	H'FF
	H'FFF6D	ジェネラルレジスタ A0L	GRA0L	R/W	H'FF
	H'FFF6E	ジェネラルレジスタ B0H	GRB0H	R/W	H'FF
	H'FFF6F	ジェネラルレジスタ B0L	GRB0L	R/W	H'FF
1	H'FFF70	タイマコントロールレジスタ 1	16TCR1	R/W	H'80
	H'FFF71	タイマ I/O コントロールレジスタ 1	TIOR1	R/W	H'88
	H'FFF72	タイマカウンタ 1H	16TCNT1H	R/W	H'00
	H'FFF73	タイマカウンタ 1L	16TCNT1L	R/W	H'00
	H'FFF74	ジェネラルレジスタ A1H	GRA1H	R/W	H'FF
	H'FFF75	ジェネラルレジスタ A1L	GRA1L	R/W	H'FF
	H'FFF76	ジェネラルレジスタ B1H	GRB1H	R/W	H'FF
	H'FFF77	ジェネラルレジスタ B1L	GRB1L	R/W	H'FF
2	H'FFF78	タイマコントロールレジスタ 2	16TCR2	R/W	H'80
	H'FFF79	タイマ I/O コントロールレジスタ 2	TIOR2	R/W	H'88
	H'FFF7A	タイマカウンタ 2H	16TCNT2H	R/W	H'00
	H'FFF7B	タイマカウンタ 2L	16TCNT2L	R/W	H'00
	H'FFF7C	ジェネラルレジスタ A2H	GRA2H	R/W	H'FF
	H'FFF7D	ジェネラルレジスタ A2L	GRA2L	R/W	H'FF
	H'FFF7E	ジェネラルレジスタ B2H	GRB2H	R/W	H'FF
	H'FFF7F	ジェネラルレジスタ B2L	GRB2L	R/W	H'FF

【注】 *1 アドバンストモード時のアドレス下位 20 ビットを示しています。

*2 ビット 3~0 はフラグをクリアするための 0 ライトのみ可能です。

8.2 各レジスタの説明

8.2.1 タイマスタートレジスタ (TSTR)

TSTR は 8 ビットのリード / ライト可能なレジスタで、チャネル 0 ~ 2 の 16TCNT の動作 / 停止を選択します。

ビット :	7	6	5	4	3	2	1	0
初期値 :	—	—	—	—	—	STR2	STR1	STR0
R/W :	—	—	—	—	—	R/W	R/W	R/W
リザーブビット					カウンタスタート2~0 16TCNT2 ~ 16TCNT0 の動作 / 停止を 選択するビットです。			

TSTR はリセット、またはスタンバイモード時に、H'F8 に初期化されます。

ビット 7~3 : リザーブビット

リザーブビットです。リードすると常に 1 が読み出されます。ライトは無効です。

ビット 2 : カウンタスタート 2 (STR2)

タイマカウンタ 2 (16TCNT2) の動作 / 停止を選択します。

ビット 2	説 明	
STR2		
0	16TCNT2 のカウント動作は停止	
1	16TCNT2 はカウント動作	

ビット 1 : カウンタスタート 1 (STR1)

タイマカウンタ 1 (16TCNT1) の動作 / 停止を選択します。

ビット 1	説 明	
STR1		
0	16TCNT1 のカウント動作は停止	
1	16TCNT1 はカウント動作	


ピット 0 : カウンタスタート 0 (STR0)

タイマカウンタ 0 (16TCNT0) の動作 / 停止を選択します。

ピット 0	説明	
STR0		
0	16TCNT0 のカウント動作は停止	(初期値)
1	16TCNT0 はカウント動作	

8.2.2 タイマシンクロレジスタ (TSNC)

TSNC は 8 ビットのリード / ライト可能なレジスタで、チャネル 0 ~ 2 の独立動作 / 同期動作を選択します。対応するビットを 1 にセットしたチャネルが同期動作を行います。



TSNC はリセット、またはスタンバイモード時に、HF8 に初期化されます。

ピット 7~3 : リザーブビット

リザーブビットです。リードすると常に 1 が読み出されます。ライトは無効です。

ピット 2 : タイマ同期 2 (SYNC2)

チャネル 2 の独立動作 / 同期動作を選択します。

ピット 2	説明	
SYNC2		
0	チャネル 2 のタイマカウンタ (16TCNT2) は独立動作 (16TCNT2 のプリセット / クリアは他チャネルと無関係)	(初期値)
1	チャネル 2 は同期動作 16TCNT2 の同期プリセット / 同期クリアが可能	

8. 16 ピットタイマ

ピット 1 : タイマ同期 1 (SYNC1)

チャネル 1 の独立動作 / 同期動作を選択します。

ピット 1	説明
SYNC1	
0	チャネル 1 のタイマカウンタ (16TCNT1) は独立動作 (16TCNT1 のプリセット / クリアは他チャネルと無関係) (初期値)
1	チャネル 1 は同期動作 16TCNT1 は同期プリセット / 同期クリアが可能


ピット 0 : タイマ同期 0 (SYNC0)

チャネル 0 の独立動作 / 同期動作を選択します。

ピット 0	説明
SYNC0	
0	チャネル 0 のタイマカウンタ (16TCNT0) は独立動作 (16TCNT0 のプリセット / クリアは他チャネルと無関係) (初期値)
1	チャネル 0 は同期動作 16TCNT0 は同期プリセット / 同期クリアが可能

8.2.3 タイマモードレジスタ (TMDR)

TMDR は 8 ビットのリード /ライト可能なレジスタで、チャネル 0 ~ 2 の PWM モードの設定、チャネル 2 の位相計数モードの設定およびオーバフローフラグ(OVF)のセット条件の設定を行います。



TMDR はリセット、またはスタンバイモード時に、H'98 に初期化されます。

ビット 7 : リザーブピット

リザーブピットです。リードすると常に 1 が読み出されます。ライトは無効です。

ビット 6 : 位相計数モード (MDF)

チャネル 2 を通常動作させるか、位相計数モードで動作させるかを選択します。

ビット 6	説明	
	(初期値)	
0	チャネル 2 は通常動作	
1	チャネル 2 は位相計数モード	

MDF ビットを 1 にセットして位相計数モードにすると、16TCNT2 はアップ / ダウンカウンタ、TCLKA、TCLKB 端子がカウントクロック入力端子となります。16TCNT2 は TCLKA、TCLKB 端子の立ち上がり(↑)立ち下がり(↓)の両エッジでカウントされ、カウントアップ / ダウン方向は次のようにになります。

カウント方向	カウントダウン				カウントアップ			
	TCLKA端子	↑	High	↓	Low	Low	↑	High
TCLKB端子	Low	↑	High	↓	↑	High	↓	Low

位相計数モードでは、16TCR2 の CKEG1、CKEG0 ビットによる外部クロックエッジの選択、および TPSC2 ~ TPSC0 ビットによるカウンタクロックの選択は無効となり、上記の位相計数モードの動作が優先されます。

ただし、16TCR2 の CCLR1、CCLR0 ビットによるカウンタクリア条件の設定、TIOR2、TISRA、TISR2、TISRC のコンペアマッチ / インプットキャプチャ機能と割り込みの設定は位相計数モードでも有効です。

ビット 5 : フラグディレクション (FDIR)

TISRC の OVF フラグのセット条件を設定します。本ビットの設定は、チャネル 2 がいずれのモードで動作していても有効となります。

ビット 5	説明
FDIR	
0	TISRC の OVF フラグは、16TCNT2 がオーバフローまたはアンダフローしたときに 1 にセット (初期値)
1	TISRC の OVF フラグは、16TCNT2 がオーバフローしたときに 1 にセット

ビット 4、3 : リザーブビット

リザーブビットです。リードすると常に 1 が読み出されます。ライトは無効です。

ビット 2 : PWM モード 2 (PWM2)

チャネル 2 を通常動作させるか、PWM モードで動作させるかを選択します。

ビット 2	説明
PWM2	
0	チャネル 2 は通常動作
1	チャネル 2 は PWM モード

PWM2 を 1 にセットして PWM モードにすると、TIOCA₂ 端子は PWM 出力端子となり、GRA2 のコンペアマッチで 1 出力、GRB2 のコンペアマッチで 0 出力となります。

ビット 1 : PWM モード 1 (PWM1)

チャネル 1 を通常動作させるか、PWM モードで動作させるかを選択します。

ビット 1	説明
PWM1	(初期値)
0	チャネル 1 は通常動作
1	チャネル 1 は PWM モード

PWM1 を 1 にセットして PWM モードにすると、TIOCA₁ 端子は PWM 出力端子となり、GRA1 のコンペアマッチで 1 出力、GRB1 のコンペアマッチで 0 出力となります。

ビット 0 : PWM モード 0 (PWM0)

チャネル 0 を通常動作させるか、PWM モードで動作させるかを選択します。

ビット 0	説明
PWM0	(初期値)
0	チャネル 0 は通常動作
1	チャネル 0 は PWM モード

PWM0 を 1 にセットして PWM モードにすると、TIOCA₀ 端子は PWM 出力端子となり、GRA0 のコンペアマッチで 1 出力、GRB0 のコンペアマッチで 0 出力となります。

8.2.4 タイマインタラプトステータスレジスタ A (TISRA)

TISRA は 8 ビットのリード / ライト可能なレジスタで、GRA のコンペアマッチ / インプットキャプチャの発生を示し、GRA のコンペアマッチ / インプットキャプチャ割り込み要求の許可 / 禁止を制御します。

ビット :	7	6	5	4	3	2	1	0
初期値 :	—	IMIEA2	IMIEA1	IMIEA0	—	IMFA2	IMFA1	IMFA0
R/W :	—	R/W	R/W	R/W	—	R/(W)*	R/(W)*	R/(W)*

リザーブビット

インプットキャップチャ / コンペアマッチフラグA2~0
GRAによるコンペアマッチ / インプットキャプチャの発生を示すステータスフラグです。

IMFAフラグによる割り込みを許可 / 禁止します。

リザーブビット

【注】* フラグをクリアするための 0 ライトのみ可能です。

TISRA はリセット、またはスタンバイモード時に、H'88 に初期化されます。

ビット 7 : リザーブビット

リザーブビットです。リードすると常に 1 が読み出されます。ライトは無効です。

ビット 6 : インプットキャップチャ / コンペアマッチインタラプトイネーブル A2 (IMIEA2)

IMFA2 フラグが 1 にセットされたとき、IMFA2 による割り込み要求を許可 / 禁止します。

ビット 6	説明
IMIEA2	IMFA2 フラグによる割り込み (IMIA2) 要求を禁止 (初期値)
1	IMFA2 フラグによる割り込み (IMIA2) 要求を許可

ピット5：インプットキャプチャ／コンペアマッチインタラプトイネーブル A1 (IMIEA1)

IMFA1 フラグが1にセットされたとき、IMFA1による割り込み要求を許可／禁止します。

ピット5	説明	
IMIEA1		
0	IMFA1 フラグによる割り込み (IMIA1) 要求を禁止	(初期値)
1	IMFA1 フラグによる割り込み (IMIA1) 要求を許可	

ピット4：インプットキャプチャ／コンペアマッチインタラプトイネーブル A0 (IMIEA0)

IMFA0 フラグが1にセットされたとき、IMFA0による割り込み要求を許可／禁止します。

ピット4	説明	
IMIEA0		
0	IMFA0 フラグによる割り込み (IMIA0) 要求を禁止	(初期値)
1	IMFA0 フラグによる割り込み (IMIA0) 要求を許可	

ピット3：リザーブピット

リザーブピットです。リードすると常に1が読み出されます。ライトは無効です。

ピット2：インプットキャプチャ／コンペアマッチフラグ A2 (IMFA2)

GRA2のコンペアマッチまたはインプットキャプチャの発生を示すステータスフラグです。

ピット2	説明	
IMFA2		
0	[クリア条件] IMFA2=1の状態で、IMFA2 フラグをリードした後、IMFA2 フラグに0をライトしたとき	(初期値)
1	[セット条件] (1) GRA2 がアウトプットコンペアレジスタとして機能している場合、16TCNT2 = GRA2 になったとき (2) GRA2 がインプットキャプチャレジスタとして機能している場合、インプットキャプチャ信号により 16TCNT2 の値が GRA2 に転送されたとき	

8. 16 ビットタイマ

ビット 1：インプットキャプチャ / コンペアマッチフラグ A1 (IMFA1)

GRA1 のコンペアマッチまたはインプットキャプチャの発生を示すステータスフラグです。

ビット 1	説明
IMFA1	
0	[クリア条件] IMFA1 = 1 の状態で、IMFA1 フラグをリードした後、IMFA1 フラグに 0 をライトしたとき (初期値)
1	[セット条件] (1) GRA1 がアウトプットコンペアレジスタとして機能している場合、16TCNT1 = GRA1 になったとき (2) GRA1 がインプットキャプチャレジスタとして機能している場合、インプットキャプチャ信号により 16TCNT1 の値が GRA1 に転送されたとき

ビット 0：インプットキャプチャ / コンペアマッチフラグ A0 (IMFA0)

GRA0 のコンペアマッチまたはインプットキャプチャの発生を示すステータスフラグです。

ビット 0	説明
IMFA0	
0	[クリア条件] IMFA0 = 1 の状態で、IMFA0 フラグをリードした後、IMFA0 フラグに 0 をライトしたとき (初期値)
1	[セット条件] (1) GRA0 がアウトプットコンペアレジスタとして機能している場合、16TCNT0 = GRA0 になったとき (2) GRA0 がインプットキャプチャレジスタとして機能している場合、インプットキャプチャ信号により 16TCNT0 の値が GRA0 に転送されたとき

8.2.5 タイマインタラプトステータスレジスタ B (TISRB)

TISRB は 8 ビットのリード / ライト可能なレジスタで、GRB のコンペアマッチ / インプットキャプチャの発生を示し、GRB のコンペアマッチ / インプットキャプチャ割り込み要求の許可 / 禁止を制御します。

ビット :	7	6	5	4	3	2	1	0
初期値 :	—	IMIEB2	IMIEB1	IMIEB0	—	IMFB2	IMFB1	IMFB0
R/W :	—	R/W	R/W	R/W	—	R/(W)*	R/(W)*	R/(W)*

リザーブビット

インプットキャップチャ / コンペアマッチフラグB2~0
GRBによるコンペアマッチ / インプットキャプチャの発生を示すステータスフラグです。

リザーブビット

インプットキャップチャ / コンペアマッチインタラプトイネーブルB2~0
IMFBフラグによる割り込みを許可 / 禁止します。

リザーブビット

【注】* フラグをクリアするための 0 ライトのみ可能です。

TISRB はリセット、またはスタンバイモード時に、H'88 に初期化されます。

ビット 7 : リザーブビット

リザーブビットです。リードすると常に 1 が読み出されます。ライトは無効です。

ビット 6 : インプットキャップチャ / コンペアマッチインタラプトイネーブル B2 (IMIEB2)

IMFB2 フラグが 1 にセットされたとき、IMFB2 による割り込み要求を許可 / 禁止します。

ビット 6	説明	
IMIEB2	IMFB2 フラグによる割り込み (IMIB2) 要求を禁止	(初期値)
1	IMFB2 フラグによる割り込み (IMIB2) 要求を許可	

8. 16 ビットタイマ

ビット5：インプットキャプチャ／コンペアマッチインタラプトイネーブルB1（IMIEB1）

IMFB1 フラグが1にセットされたとき、IMFB1による割り込み要求を許可／禁止します。

ビット5	説明
IMIEB1	
0	IMFB1 フラグによる割り込み（IMIB1）要求を禁止 （初期値）
1	IMFB1 フラグによる割り込み（IMIB1）要求を許可

ビット4：インプットキャプチャ／コンペアマッチインタラプトイネーブルB0（IMIEB0）

IMFB0 フラグが1にセットされたとき、IMFB0による割り込み要求を許可／禁止します。

ビット4	説明
IMIEB0	
0	IMFB0 フラグによる割り込み（IMIB0）要求を禁止 （初期値）
1	IMFB0 フラグによる割り込み（IMIB0）要求を許可

ビット3：リザーブビット

リザーブビットです。リードすると常に1が読み出されます。ライトは無効です。

ビット2：インプットキャプチャ／コンペアマッチフラグB2（IMFB2）

GRB2のコンペアマッチまたはインプットキャプチャの発生を示すステータスフラグです。

ビット2	説明
IMFB2	
0	[クリア条件] IMFB2=1の状態で、IMFB2 フラグをリードした後、IMFB2 フラグに0をライトしたとき （初期値）
1	[セット条件] (1) GRB2 がアウトプットコンペアレジスタとして機能している場合、16TCNT2 = GRB2 になったとき (2) GRB2 がインプットキャプチャレジスタとして機能している場合、インプットキャプチャ信号により 16TCNT2 の値が GRB2 に転送されたとき

ビット1：インプットキャプチャ／コンペアマッチフラグB1 (IMFB1)

GRB1 のコンペアマッチまたはインプットキャプチャの発生を示すステータスフラグです。

ビット1	説明
IMFB1	
0	[クリア条件] IMFB1=1 の状態で、IMFB1 フラグをリードした後、IMFB1 フラグに 0 をライトしたとき (初期値)
1	[セット条件] (1) GRB1 がアウトプットコンペアレジスタとして機能している場合、16TCNT1=GRB1 になったとき (2) GRB1 がインプットキャプチャレジスタとして機能している場合、インプットキャプチャ信号により 16TCNT1 の値が GRB1 に転送されたとき


ビット0：インプットキャプチャ／コンペアマッチフラグB0 (IMFB0)

GRB0 のコンペアマッチまたはインプットキャプチャの発生を示すステータスフラグです。

ビット0	説明
IMFB0	
0	[クリア条件] IMFB0=1 の状態で、IMFB0 フラグをリードした後、IMFB0 フラグに 0 をライトしたとき (初期値)
1	[セット条件] (1) GRB0 がアウトプットコンペアレジスタとして機能している場合、16TCNT0=GRB0 になったとき (2) GRB0 がインプットキャプチャレジスタとして機能している場合、インプットキャプチャ信号により 16TCNT0 の値が GRB0 に転送されたとき

8.2.6 タイマインタラプトステータスレジスタ C (TISRC)

TISRC は 8 ビットのリード / ライト可能なレジスタで、16TCNT のオーバフロー / アンダフローの発生を示し、オーバフロー割り込み要求の許可 / 禁止を制御します。



【注】* フラグをクリアするための 0 ライトのみ可能です。

TISRC はリセット、またはスタンバイモード時に、H'88 に初期化されます。

ビット 7 : リザーブビット

リザーブビットです。リードすると常に 1 が読み出されます。ライトは無効です。

ビット 6 : オーバフローインタラプトイネーブル 2 (OVIE2)

OVF2 フラグが 1 にセットされたとき、OVF2 による割り込み要求を許可 / 禁止します。

ビット 6	説明	
OVIE2		
0	OVF2 フラグによる割り込み (OVF2) 要求を禁止	(初期値)
1	OVF2 フラグによる割り込み (OVF2) 要求を許可	

ピット5：オーバフローインタラプトイネーブル1（OVIE1）

OVF1 フラグが1にセットされたとき、OVF1による割り込み要求を許可／禁止します。

ピット5	説明
OVIE1	
0	OVF1 フラグによる割り込み（OVI1）要求を禁止 （初期値）
1	OVF1 フラグによる割り込み（OVI1）要求を許可

ピット4：オーバフローインタラプトイネーブル0（OVIE0）

OVF0 フラグが1にセットされたとき、OVF0による割り込み要求を許可／禁止します。

ピット4	説明
OVIE0	
0	OVF0 フラグによる割り込み（OVI0）要求を禁止 （初期値）
1	OVF0 フラグによる割り込み（OVI0）要求を許可

ピット3：リザーブピット

リザーブピットです。リードすると常に1が読み出されます。ライトは無効です。

ピット2：オーバフローフラグ2（OVF2）

16TCNT2のオーバフローの発生を示すステータスフラグです。

ピット2	説明
OVF2	
0	[クリア条件] OVF2=1の状態で、OVF2 フラグをリードした後、OVF2 フラグに0をライトしたとき （初期値）
1	[セット条件] 16TCNT2の値がオーバフロー（H'FFFF H'0000）またはアンダフロー（H'0000 H'FFFF）したとき

【注】16TCNTのアンダフローは、16TCNTがアップ／ダウンカウントとして機能している場合に発生します。

したがって、次の場合にのみアンダフローが発生することがあります。

チャネル2が位相計数モードに設定されているとき（TMDRのMDF=1）

8. 16 ビットタイマ

ビット 1：オーバフローフラグ 1 (OVF1)

16TCNT1 のオーバフローの発生を示すステータスフラグです。

ビット 1	説明
OVF1	
0	[クリア条件] OVF1=1 の状態で、OVF1 フラグをリードした後、OVF1 フラグに 0 をライトしたとき (初期値)
1	[セット条件] 16TCNT1 の値がオーバフロー (H'FFFF H'0000) したとき

ビット 0：オーバフローフラグ 0 (OVF0)

16TCNT0 のオーバフローの発生を示すステータスフラグです。

ビット 0	説明
OVF0	
0	[クリア条件] OVF0=1 の状態で、OVF0 フラグをリードした後、OVF0 フラグに 0 をライトしたとき (初期値)
1	[セット条件] 16TCNT0 の値がオーバフロー (H'FFFF H'0000) したとき

8.2.7 タイマカウンタ (16TCNT)

16TCNT は 16 ビットのカウンタです。16 ビットタイマには、各チャネル 1 本、計 3 本の 16TCNT があります。

チャネル	略 称	機 能
0	16TCNT0	アップカウンタ
1	16TCNT1	
2	16TCNT2	位相計数モード：アップ / ダウンカウンタ 上記以外 : アップカウンタ

ビット : 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0


初期値 : 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

R/W : R/W R/W

16TCNT は 16 ビットのリード / ライト可能なレジスタで、入力したクロックによりカウント動作を行います。入力するクロックは、16TCR の TPSC2 ~ TPSC0 ビットにより選択します。

16TCNT0、16TCNT1 はアップカウント動作を行います。

16TCNT2 は位相計数モード時、アップ / ダウンカウント動作を行い、それ以外の場合はアップカウント動作します。

16TCNT は、対応する GRA、GRB とのコンペアマッチ、または GRA、GRB へのインプットキャプチャにより H'0000 にクリアすることができます（カウンタクリア機能）。

16TCNT がオーバフロー（H'FFFF H'0000）すると、TISRC の対応するチャネルの OVF フラグが 1 にセットされます。

16TCNT がアンダフロー（H'0000 H'FFFF）すると、TISRC の対応するチャネルの OVF フラグが 1 にセットされます。

16TCNT は CPU と内部 16 ビットバスで接続されており、ワード / バイト単位のリード / ライトが可能です。


16TCNT はリセット、またはスタンバイモード時に H'0000 に初期化されます。

8.2.8 ジェネラルレジスタ A、B (GRA、GRB)

GR は、16 ビットのレジスタです。16 ビットタイマには、各チャネル 2 本、計 6 本のジェネラルレジスタがあります。

チャネル	略 称	機 能
0	GRA0、GRB0	アウトプットコンペア / インプットキャプチャ兼用レジスタ
1	GRA1、GRB1	
2	GRA2、GRB2	

ビット : 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0



初期値 : 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1

R/W : R/W R/W

GR は 16 ビットのリード / ライト可能なレジスタで、アウトプットコンペアレジスタとインプットキャプチャレジスタの両方の機能をもっています。機能の切り替えは、TIOR により行います。

アウトプットコンペアレジスタとして使用しているときは、GRA/GRB の値と 16TCNT の値は常に比較されています。両者の値が一致（コンペアマッチ）すると、TISRA/TISRB の IMFA/IMFB フラグが 1 にセットされます。TIOR によりコンペアマッチ出力を設定することができます。

インプットキャプチャレジスタとして使用しているときは、外部からのインプットキャプチャ信号を検出して、16TCNT の値を格納します。このとき対応する TISRA/TISRB の IMFA/IMFB フラグが 1 にセットされます。インプットキャプチャ信号の検出エッジは TIOR により行います。

PWM モードに設定されている場合には、TIOR の設定は無視されます。


GR は CPU と内部 16 ビットバスで接続されており、ワード / バイト単位のリード / ライトが可能です。

GR はリセット、またはスタンバイモード時にアウトプットコンペアレジスタ（端子出力なし）に設定され、H'FFFF に初期化されます。

8.2.9 タイマコントロールレジスタ (16TCR)

16TCR は 8 ビットのレジスタです。16 ビットタイマには、各チャネル 1 本、計 3 本の 16TCR があります。

チャネル	略称	機能
0	16TCR0	16TCR は 16TCNT の制御を行います。
1	16TCR1	各チャネルの 16TCR は同一の機能をもっています。
2	16TCR2	チャネル 2 を位相計数モードに設定したとき、16TCR2 の CKEG1、CKEG0 ビットおよび TPSC2 ~ TPSC0 ビットの設定は無効となります。



16TCR は 8 ビットのリード / ライト可能なレジスタで、16TCNT のカウンタクロックの選択、外部クロック選択時のエッジの選択、およびカウンタクリア要因の選択を行います。

16TCR はリセット、またはスタンバイモード時に H'80 に初期化されます。

ピット 7 : リザーブピット

リザーブピットです。リードすると常に 1 が読み出されます。ライトは無効です。

8. 16 ビットタイマ

ビット 6、5 : カウンタクリア 1、0 (CCLR1、CCLR0)

16TCNT のカウンタクリア要因を選択します。

ビット 6	ビット 5	説 明	
CCLR1	CCLR0		
0	0	16TCNT のクリア禁止	(初期値)
	1	GRA のコンペアマッチ / インプットキャプチャ ^{*1} で 16TCNT をクリア	
1	0	GRB のコンペアマッチ / インプットキャプチャ ^{*1} で 16TCNT をクリア	
	1	同期クリア。同期動作 ^{*2} をしている他のタイマのカウンタクリアに同期して 16TCNT をクリア	

【注】 *1 GR がアウトプットコンペアレジスタとして機能しているとき、コンペアマッチにより、クリアされます。GR がインプットキャプチャレジスタとして機能しているとき、インプットキャプチャによりクリアされます。

*2 同期動作の設定は TSNC により行います。

ビット 4、3 : クロックエッジ 1、0 (CKEG1、CKEG0)

外部クロック選択時に、外部クロックの入力エッジを選択します。

ビット 4	ビット 3	説 明	
CKEG1	CKEG0		
0	0	立ち上がりエッジでカウント	(初期値)
	1	立ち下がりエッジでカウント	
1		立ち上がり/立ち下がりエッジの両エッジでカウント	

チャネル 2 が位相計数モードに設定されているとき、16TCR2 の CKEG1、CKEG0 ビットの設定は無効になり、位相計数モードの動作が優先されます。

ビット2~0：タイマプリスケーラ2~0（TPSC2~TPSC0）

16TCNTのカウントクロックを選択します。

ビット2	ビット1	ビット0	説明
TPSC2	TPSC1	TPSC0	
0	0	0	内部クロック： でカウント （初期値）
		1	内部クロック： /2 でカウント
	1	0	内部クロック： /4 でカウント
		1	内部クロック： /8 でカウント
1	0	0	外部クロック A : TCLKA 端子入力でカウント
		1	外部クロック B : TCLKB 端子入力でカウント
	1	0	外部クロック C : TCLKC 端子入力でカウント
		1	外部クロック D : TCLKD 端子入力でカウント


TPSC2ビットを0にクリアして内部クロックを選択した場合、クロックの立ち下がりエッジでカウントされます。また、TPSC2ビットを1にセットして外部クロックを選択した場合、カウントエッジはCKEG1、CKEG0ビットの設定に従います。

チャネル2が位相計数モードに設定されているとき(TMDR の MDF ビット = 1) 16TCR2 の TPSC2 ~ TPSC0 のビットの設定は無効となり、位相計数モードの動作が優先されます。

8.2.10 タイマ I/O コントロールレジスタ (TIOR)

TIOR は 8 ビットのレジスタです。16 ビットタイマには、各チャネル 1 本、計 3 本の TIOR があります。

チャネル	略 称	機 能
0	TIOR0	TIOR は GR の制御を行います。
1	TIOR1	PWM モード時、一部機能が異なります。
2	TIOR2	



TIOR は 8 ビットのリード / ライト可能なレジスタで、GRA、GRB をアウトプットコンペアレジスタとして使用するか、インプットキャプチャレジスタとして使用するかを選択します。また TIORA、TIORB 端子の機能を選択します。アウトプットコンペアレジスタを選択した場合は出力設定を選択し、インプットキャプチャレジスタを選択した場合はインプットキャプチャ信号の入力エッジを選択します。

TIOR はリセット、またはスタンバイモード時に、H'88 に初期化されます。

ビット 7 : リザーブピット

リザーブピットです。リードすると常に 1 が読み出されます。ライトは無効です。

ピット 6~4 : I/O コントロール B2~0 (IOB2 ~ IOB0)

GRB の機能を選択します。

ピット 6	ピット 5	ピット 4	説明	
IOB2	IOB1	IOB0		
0	0	0	GRB はアウトプット コンペアレジスタ	コンペアマッチによる端子出力禁止 (初期値)
		1		GRB のコンペアマッチで 0 出力 ^{*1}
	1	0		GRB のコンペアマッチで 1 出力 ^{*1}
		1		GRB のコンペアマッチでトグル出力 ^{*1*2} (チャネル 2 のみ 1 出力)
	1	0	GRB はインプットキ ャブチャレジスタ	立ち上がりエッジで GRB ヘインプットキャブチャ
		1		立ち下がりエッジで GRB ヘインプットキャブチャ
		0		立ち上がり / 立ち下がりの両エッジでインプット キャブチャ
		1		

【注】 *1 リセット後、最初のコンペアマッチが発生するまでの出力値は TOLR の設定に従います。

*2 チャネル 2 はコンペアマッチによるトグル出力機能がありません。この設定にすると自動的に 1 出力が選択されます。

ピット 3 : リザーブピット

リザーブピットです。リードすると常に 1 が読み出されます。ライトは無効です。

ピット 2~0 : I/O コントロール A2~0 (IOA2 ~ IOA0)

GRA の機能を選択します。

ピット 2	ピット 1	ピット 0	説明	
IOA2	IOA1	IOA0		
0	0	0	GRA はアウトプット コンペアレジスタ	コンペアマッチによる端子出力禁止 (初期値)
		1		GRA のコンペアマッチで 0 出力 ^{*1}
	1	0		GRA のコンペアマッチで 1 出力 ^{*1}
		1		GRA のコンペアマッチでトグル出力 ^{*1*2} (チャネル 2 のみ 1 出力)
	1	0	GRA はインプットキ ャブチャレジスタ	立ち上がりエッジで GRA ヘインプットキャブチャ
		1		立ち下がりエッジで GRA ヘインプットキャブチャ
		0		立ち上がり / 立ち下がりの両エッジでインプット キャブチャ
		1		

【注】 *1 リセット後、最初のコンペアマッチが発生するまでの出力値は TOLR の設定に従います。

*2 チャネル 2 はコンペアマッチによるトグル出力機能がありません。この設定にすると自動的に 1 出力が選択されます。

8.2.11 タイマアウトプトレベルセットレジスタ (TOLR)

TOLR は 8 ビットのライト専用のレジスタで、チャネル 0~2 のタイマ出力レベルの設定を行います。

ビット :	7	6	5	4	3	2	1	0
初期値 :	—	—	TOB2	TOA2	TOB1	TOA1	TOB0	TOA0
R/W :	1	1	0	0	0	0	0	0
リザーブビット								
出力レベルセット A2~0、B2~0 タイマ出力 (TIOCA _{2~0} 、TIOCB _{2~0}) のレベルを設定するビットです。								

TOLR は TSTR の対応するビットが 0 の時のみ設定が可能です。

TOLR レジスタはライト専用レジスタで、リードは無効です。リードすると 1 が読み出されます。
TOLR はリセット、またはスタンバイモード時に、H'C0 に初期化されます。

ビット 7~6 : リザーブビット

リード / ライトは無効です。

ビット 5 : 出力レベルセット B2 (TOB2)

タイマ出力 (TIOCB₂) の値を設定します。

ビット 5	説明	
TOB2		
0	TIOCB ₂ は 0 出力	(初期値)
1	TIOCB ₂ は 1 出力	

ビット 4 : 出力レベルセット A2 (TOA2)

タイマ出力 (TIOCA₂) の値を設定します。

ビット 4	説明	
TOA2		
0	TIOCA ₂ は 0 出力	(初期値)
1	TIOCA ₂ は 1 出力	

ピット3：出力レベルセットB1 (TOB1)

タイマ出力 (TIOCB₁) の値を設定します。

ピット3	説明	
TOB1		
0	TIOCB ₁ は0出力	(初期値)
1	TIOCB ₁ は1出力	

ピット2：出力レベルセットA1 (TOA1)

タイマ出力 (TIOCA₁) の値を設定します。

ピット2	説明	
TOA1		
0	TIOCA ₁ は0出力	(初期値)
1	TIOCA ₁ は1出力	

ピット1：出力レベルセットB0 (TOB0)

タイマ出力 (TIOCB₀) の値を設定します。

ピット1	説明	
TOB0		
0	TIOCB ₀ は0出力	(初期値)
1	TIOCB ₀ は1出力	

ピット0：出力レベルセットA0 (TOA0)

タイマ出力 (TIOCA₀) の値を設定します。

ピット0	説明	
TOA0		
0	TIOCA ₀ は0出力	(初期値)
1	TIOCA ₀ は1出力	

8.3 CPU とのインターフェース

8.3.1 16 ビットアクセス可能なレジスタ

16TCNT、GRA、GRB は 16 ビットのレジスタです。これらのレジスタは、CPU と内部 16 ビットデータバスで接続されており、ワード単位のリード / ライトが可能です。また、バイト単位のリード / ライトもできます。

16TCNT に対してワード単位のリード / ライトを行った場合の動作を図 8.4、図 8.5 に示します。

また、16TCNTH、16TCNTL に対してバイト単位のリード / ライトを行った場合の動作を図 8.6、図 8.7、図 8.8、図 8.9 に示します。




図 8.4 16TCNT のアクセス動作 [CPU 16TCNT (ワード)]




図 8.5 16TCNT のアクセス動作 [16TCNT CPU (ワード)]




図 8.6 16TCNTH のアクセス動作 [CPU 16TCNTH (上位バイト)]




図 8.7 16TCNTL のアクセス動作 [CPU 16TCNTL (下位バイト)]




図 8.8 16TCNTH のアクセス動作 [16TCNTH CPU (上位バイト)]




図 8.9 16TCNTL のアクセス動作 [16TCNTL CPU (下位バイト)]

8.3.2 8 ビットアクセスのレジスタ

16TCNT、GR 以外のレジスタは 8 ビットのレジスタです。これらのレジスタは、CPU と内部 8 ビットデータバスで接続されています。

16TCR に対してバイト単位のリード / ライトを行った場合の動作を図 8.10、図 8.11 に示します。なお、ワードサイズの転送命令を実行するとバイト単位 2 回の転送が行われます。




図 8.10 16TCR のアクセス動作 [CPU 16TCR]




図 8.11 16TCR のアクセス動作 [16TCR CPU]

8.4 動作説明

8.4.1 概要

以下に各モードの動作概要を示します。

(1) 通常動作

各チャネルには、16TCNT と GR があります。16TCNT は、アップカウント動作を行い、フリーランニング動作、周期カウント動作、または外部イベントカウント動作が可能です。

GRA、GRB は、それぞれインプットキャプチャレジスタまたはアウトプットコンペアレジスタとして使用することができます。

(2) 同期動作

同期動作を設定したチャネルの 16TCNT は、同期プリセット動作を行います。すなわち、同期動作に設定されたチャネルのうち任意の16TCNT を書き換えると他のチャネルの16TCNTも同時に書き換えられます。また、同期動作に設定された複数のチャネルの 16TCR の CCLR1、CCLR0 ビットの設定により、16TCNT の同期クリアが可能です。

(3) PWM モード

TIOCA 端子から PWM 波形を出力するモードです。コンペアマッチ A により 1 出力、コンペアマッチ B により 0 出力となります。GRA、GRB の設定により、デューティ 0 ~ 100% の PWM 波形を出力できます。PWM モードに設定すると当該チャネルの GRA、GRB は自動的にアウトプットコンペアレジスタとして機能します。

(4) 位相計数モード

TCLKA、TCLKB 端子から入力される 2 つのクロックの位相差を検出して、16TCNT2 をアップ / ダウンカウント動作させるモードです。位相計数モードに設定すると、TCLKA、TCLKB 端子はクロック入力となり、また 16TCNT2 はアップ / ダウンカウント動作を行います。

8.4.2 基本機能

(1) カウンタの動作

タイマスタートレジスタ (TSTR) の STR0~STR2 ビットを 1 にセットすると、対応するチャネルの 16TCNT はカウント動作を開始します。フリーランニングカウンタ動作、周期カウンタ動作などが可能です。

(a) カウント動作の設定手順例

カウント動作の設定手順例を図 8.12 に示します。




図 8.12 カウント動作設定手順例

- (1) 16TCRのTPSC2～TPSC0ビットでカウンタクロックを選択してください。外部クロックを選択した場合は、16TCRのCKEG1、CKEG0ビットで外部クロックのエッジを選択してください。
- (2) 周期カウント動作の場合、16TCRのCCLR1、CCLR0ビットで16TCNTをGRAのコンペアマッチでクリアするか、GRBのコンペアマッチでクリアするかを選択してください。
- (3) (2)で選択したGRAまたはGRBを、TIORによりアウトプットコンペアレジスタに設定してください。
- (4) (2)で選択したGRAまたはGRBに周期を設定してください。
- (5) TSTRのSTRビットを1にセットしてカウント動作を開始してください。

(b) フリーランニングカウント動作と周期カウント動作

チャネル0～2のカウンタ(16TCNT)はリセット直後は、すべてフリーランニングカウンタの設定となっており、TSTRの対応するビットを1にセットするとフリーランニングカウンタとしてアップカウント動作を開始します。16TCNTがオーバーフロー(H'FFFF H'0000)するとTISRCのOVFフラグが1にセットされます。16TCNTはオーバーフロー後、H'0000から再びアップカウント動作を継続します。

フリーランニングカウンタの動作を図8.13に示します。




図8.13 フリーランニングカウンタの動作

16TCNTのクリア要因にコンペアマッチを選択したときは、当該チャネルの16TCNTは周期カウント動作を行います(周期設定用のGRAまたはGRBをアウトプットコンペアレジスタに設定し、16TCRのCCLR1、CCLR0ビットにより、コンペアマッチによるカウンタクリアを選択します)。設定後、TSTRの対応するビットを1にセットすると周期カウンタとしてアップカウント動作を開始します。カウント値がGRA/GRBの値と一致するとTISRA/TISRBのIMFA/IMFBフラグが1にセットされ、16TCNTはH'0000にクリアされます。

このとき、対応するTISRA/TISRBのIMIEA/IMIEBビットが1ならば、CPUに割り込みを要求します。16TCNTはコンペアマッチ後、H'0000から再びアップカウント動作を継続します。

周期カウンタの動作を図8.14に示します。




図 8.14 周期カウンタの動作

(c) 16TCNT のカウントタイミング

(1) 内部クロック動作の場合

16TCR の TPSC2 ~ TPSC0 ビットにより、システムクロック () またはシステムクロックを分周した 3 種類のクロック (/2、/4、/8) が選択できます。

このときのタイミングを図 8.15 に示します。




図 8.15 内部クロック動作時のカウントタイミング

(2) 外部クロック動作の場合

16TCR の TPSC2 ~ TPSC0 ビットにより、外部クロック入力端子(TCLKA ~ TCLKD)を、また CKEG1、CKEG0 ビットにより検出エッジを選択できます。外部クロックの検出は立ち上がりエッジ / 立ち下がりエッジ / 両エッジの選択が可能です。

なお、外部クロックのパルス幅は、単エッジの場合は 1.5 システムクロック以上、両エッジの場合は 2.5 システムクロック以上必要です。これ以下のパルス幅では正しく動作しませんので注意してください。

立ち上がり / 立ち下がりの両エッジ検出時のタイミングを図 8.16 に示します。




図 8.16 外部クロック動作時のカウントタイミング（両エッジ検出の場合）

(2) コンペアマッチによる波形出力機能

16 ビットタイマチャネル 0、1 は、コンペアマッチ A、B により対応する TIOCA、TIOCB 端子から 0 出力 / 1 出力 / トグル出力を行うことができます。

チャネル 2 は 0 出力 / 1 出力のみ可能です。

(a) コンペアマッチによる波形出力動作の設定手順例

コンペアマッチによる波形出力動作の設定手順例を図 8.17 に示します。




図 8.17 コンペアマッチによる波形出力動作例

(b) 波形出力動作例

0出力 / 1出力の例を図 8.18 に示します。

16TCNT フリーランニングカウント動作、またコンペアマッチ A により 0 出力、コンペアマッチ B により 1 出力となるように設定した場合の例です。設定したレベルと端子のレベルが一致した場合には、端子のレベルは変化しません。




図 8.18 0 出力、1 出力の動作例 (TOA=1,TOB=0 の場合)

トグル出力の例を図 8.19 に示します。

16TCNT を周期カウント動作（コンペアマッチ B でカウンタクリア）に、コンペアマッチ A、B ともトグル出力となるように設定した場合の例です。




図 8.19 トグル出力の動作例 (TOA=1,TOB=0 の場合)

(c) アウトプットコンペア出力タイミング

コンペアマッチ信号は、16TCNT と GR が一致した最後のステート（16TCNT が一致したカウント値を更新するタイミング）で発生します。コンペアマッチ信号が発生したとき、TIOR で設定される出力値がアウトプットコンペア出力端子（TIOCA、TIOCB）に出力されます。16TCNT と GR が一致した後、16TCNT 入力クロックが発生するまでコンペアマッチ信号は発生しません。

アウトプットコンペア出力タイミングを図 8.20 に示します。




図 8.20 アウトプットコンペア出力タイミング

(3) インプットキャプチャ機能

インプットキャプチャ / アウトプットコンペア端子 (TIOCA、TIOCB) の入力エッジを検出して 16TCNT の値を GR に転送することができます。検出エッジは立ち上がりエッジ / 立ち下がりエッジ / 両エッジから選択できます。

インプットキャプチャ機能を利用することで、パルス幅や周期の測定を行うことができます。

(a) インプットキャプチャ動作の設定手順例

インプットキャプチャ動作の設定手順例を図 8.21 に示します。




図 8.21 インプットキャプチャ動作の設定手順例

(b) インプットキャプチャ動作例

インプットキャプチャ動作例を図 8.22 に示します。
 TIOCA 端子のインプットキャプチャ入力エッジは立ち上がり / 立ち下がりの両エッジ、また
 TIOCB 端子のインプットキャプチャ入力エッジは立ち下がりエッジを選択し、16TCNT は GRB のイ
 ンプットキャプチャでカウンタクリアされるように設定した場合の例です。




図 8.22 インプットキャプチャ動作例

(c) インプットキャプチャ信号タイミング

インプットキャプチャ入力は、TIOR の設定により立ち上がりエッジ / 立ち下がりエッジ / 両エッジの選択ができます。

立ち上がりエッジを選択した場合のタイミングを図 8.23 に示します。

インプットキャプチャ入力信号のパルス幅は、単エッジの場合は 1.5 システムクロック以上、両エッジの場合は 2.5 システムクロック以上必要です。




図 8.23 インプットキャプチャ入力信号タイミング

8.4.3 同期動作

同期動作は、複数の 16TCNT の値を同時に書き換えることができます（同期プリセット）。また、16TCR の設定により複数の 16TCNT を同時にクリアすることができます（同期クリア）。

同期動作により、1 つのタイムベースに対してジェネラルレジスタを増加することができます。

チャネル 0~2 はすべて同期動作の設定が可能です。

(1) 同期動作の設定手順例

同期動作の設定手順例を図 8.24 に示します。




図 8.24 同期モード設定手順例

(2) 同期動作例

同期動作例を図 8.25 に示します。

チャネル 0~2 を同期動作かつ PWM モードに設定し、チャネル 0 のカウンタクリア要因を GRB0 のコンペアマッチ、またはチャネル 1、2 のカウンタクリア要因を同期クリアに設定した場合の例です。

このとき、チャネル 0~2 の 16TCNT は同期プリセット、GRB0 のコンペアマッチによる同期クリア動作を行い、3 相の PWM 波形を TIOCA₀、TIOCA₁、TIOCA₂ 端子から出力します。

PWM モードについては「8.4.4 PWM モード」を参照してください。




図 8.25 同期動作例

8.4.4 PWM モード

PWM モードは GRA と GRB をペアで使用し、TIOCA 出力端子より PWM 波形を出力します。GRA には PWM 波形の 1 出力タイミングを設定し、GRB には PWM 波形の 0 出力タイミングを設定します。

GRA と GRB のいずれかのコンペアマッチを 16TCNT のカウンタクリア要因とすることにより、デューディ 0 ~ 100% の PWM 波形を TIOCA 端子より出力することができます。チャネル 0 ~ 2 はすべて PWM モードの設定が可能です。

PWM 出力端子とレジスタの対応を表 8.4 に示します。GRA と GRB の設定値が同一の場合、コンペアマッチが発生しても出力値は変化しません。

表 8.4 PWM 出力端子とレジスタの組み合わせ

チャネル	出力端子	1 出力	0 出力
0	TIOCA ₀	GRA0	GRB0
1	TIOCA ₁	GRA1	GRB1
2	TIOCA ₂	GRA2	GRB2

(1) PWM モードの設定手順例

PWM モードの設定手順例を図 8.26 に示します。




図 8.26 PWM モードの設定手順

(2) PWM モードの動作例

PWM モードの動作例を図 8.27 に示します。

PWM モードに設定すると TIOCA 端子は出力端子となり、GRA のコンペアマッチで 1 出力、GRB のコンペアマッチで 0 出力となります。

16TCNT のカウンタクリア要因を、GRA、GRB のコンペアマッチとした場合の例です。同期動作またはフリーランニングカウント動作も使用できます。




図 8.27 PWM モードの動作例

PWM モードで、デューティ 0%、デューティ 100% の PWM 波形を出力する例を図 8.28 に示します。

カウンタクリア要因を GRB のコンペアマッチに設定し、GRA の設定値 > GRB の設定値としたとき、PWM 波形はデューティ 0% となります。また、カウンタクリア要因を GRA のコンペアマッチに設定し、GRB の設定値 > GRA の設定値としたとき PWM 波形はデューティ 100% となります。




図 8.28 PWM モードの動作例

8.4.5 位相計数モード


位相計数モードは、2本の外部クロック入力(TCLKA、TCLKB端子)の位相差を検出し、16TCNT2をアップ/ダウンカウントします。

位相計数モードに設定すると、16TCR2のTPSC2～TPSC0ビット、CKEG1、CKEG0ビットの設定にかかわらずTCLKA、TCLKB端子は自動的に外部クロック入力端子として機能し、また16TCNT2はアップ/ダウンカウンタとなります。ただし、16TCR2のCCLR1、CCLR0ビット、TIOR2、TISRA、TISRB、TISRC、TSTRのSTR2ビット、GRA2、GRB2は有効ですので、インプットキャプチャ/アウトプットコンペア機能や割り込み要因は使用することができます。

位相計数モードはチャネル2のみがもつ機能です。

(1) 位相計数モードの設定手順例

位相計数モードの設定手順例を図8.29に示します。



(2) 位相計数モードの動作例

位相計数モードの動作例を図 8.30 に、16TCNT2 のアップ / ダウンカウント条件を表 8.5 にそれぞれ示します。

位相計数モードでは、TCLKA、TCLKB 端子の立ち上がり(↑) / 立ち下がり(↓)の両エッジでカウントされます。このとき、TCLKA、TCLKB の位相差およびオーバラップはそれぞれ 1.5 ステート以上、パルス幅は 2.5 ステート以上必要です。




図 8.30 位相計数モードの動作例

表 8.5 アップ / ダウンカウント条件

カウント方向	アップカウント				ダウンカウント			
TCLKB	↑	High	↓	Low	High	↓	Low	↑
TCLKA	Low	↑	High	↓	↓	Low	↑	High




図 8.31 位相計数モード時の位相差、オーバラップおよびパルス幅

8.4.6 16 ビットタイマ出力初期値の設定

16 ビットタイマ出力は、TOLR の設定により、タイマカウント動作起動時の出力の初期値を任意に設定することができます。

図 8.32 に TOLR による出力初期値設定タイミングを示します。

なお、TOLR へのライトは必ず対応する TSTR のビットが 0 の時に行ってください。




図 8.32 TOLR へのライトによる 16 ビットタイマ出力初期値設定タイミング

8.5 割り込み

16 ビットタイマの割り込み要因には、インプットキャプチャ / コンペアマッチ割り込み、オーバーフロー割り込みの 2 種類があります。

8.5.1 ステータスフラグのセットタイミング

(1) コンペアマッチ時の IMFA、IMFB フラグのセットタイミング

IMF フラグは、GR と 16TCNT が一致したときに発生するコンペアマッチ信号により 1 にセットされます。コンペアマッチ信号は、一致した最後のステート（16TCNT が一致したカウント値を更新するタイミング）で発生します。したがって、16TCNT と GR が一致した後、16TCNT 入力クロックが発生するまでコンペアマッチ信号は発生しません。

図 8.33 に IMF フラグのセットタイミングを示します。




図 8.33 コンペアマッチ時の IMFA、IMFB フラグのセットタイミング

(2) インプットキャプチャ時の IMFA、IMFB フラグのセットタイミング

インプットキャプチャ信号の発生により IMF フラグは 1 にセットされ、同時に 16TCNT の値が対応する GR に転送されます。

このタイミングを図 8.34 に示します。




図 8.34 インプットキャプチャ時の IMFA、IMFB フラグのセットタイミング

(3) オーバフローフラグ (OVF) のセットタイミング

OVF フラグは、16TCNT がオーバフロー (H'FFFF H'0000) したとき、またはアンダフロー (H'0000 H'FFFF) したときに 1 にセットされます。

このタイミングを図 8.35 に示します。




図 8.35 OVF のセットタイミング

8.5.2 ステータスフラグのクリアタイミング

ステータスフラグは CPU が 1 の状態をリードした後 0 をライトするとクリアされます。このタイミングを図 8.36 に示します。




図 8.36 ステータスフラグのクリアタイミング

8.5.3 割り込み要因

16 ビットタイマは各チャネルごとにコンペアマッチ / インプットキャプチャ A 割り込み、コンペアマッチ / インプットキャプチャ B 割り込み、およびオーバフロー割り込みをもっています。これら 3 種類の割り込み計 9 本の割り込みは、それぞれ独立のベクタアドレスが割り付けられています。割り込み要求フラグが 1 にセットされているとき、当該割り込みが要求されます。

チャネル間の優先順位は、IPRA により変更可能です。詳細は「第 5 章 割り込みコントローラ」を参照してください。

16 ビットタイマの割り込み要因を表 8.6 に示します。

表 8.6 16 ビットタイマ割り込み要因

チャネル	割り込み要因	内 容	優先順位*
0	IMIA0	コンペアマッチ / インプットキャプチャA0	高 ↑
	IMIB0	コンペアマッチ / インプットキャプチャB0	
	OVI0	オーバフロー0	
1	IMIA1	コンペアマッチ / インプットキャプチャA1	
	IMIB1	コンペアマッチ / インプットキャプチャB1	
	OVI1	オーバフロー1	
2	IMIA2	コンペアマッチ / インプットキャプチャA2	低 ↓
	IMIB2	コンペアマッチ / インプットキャプチャB2	
	OVI2	オーバフロー2	

【注】* リセット直後の初期状態について示しています。チャネル間の優先順位は IPRA により変更可能です。

8.6 使用上の注意

16 ビットタイマの動作中、次のような競合や動作が起こりますので、注意してください。

(1) 16TCNT のライトとクリアの競合

16TCNT のライトサイクル中の T_1 ステートで、カウントクリア信号が発生すると、16TCNT への書き込みサイクルは行われず 16TCNT のクリアが優先されます。

このタイミングを図 8.37 に示します。




図 8.37 16TCNT のライトとクリアの競合

(2) 16TCNT のワードライトとカウントアップの競合

16TCNT のワードライトサイクル中の T_3 ステートでカウントアップが発生しても、カウントアップされずカウンタライトが優先されます。

このタイミングを図 8.38 に示します。




図 8.38 16TCNT のワードライトとカウントアップの競合

(3) 16TCNT のバイトライトとカウントアップの競合

16TCNT のバイトライトサイクル中の T_2 ステートまたは T_3 ステートでカウントアップが発生しても、ライトを行った側のバイトデータはカウントアップされず、カウンタライトが優先されます。ライトを行わなかった側のバイトデータもカウントアップされずライトする前の内容となります。

このタイミングを図 8.39 に示します。

16TCNTH のバイトライトサイクル中の T_2 ステートでカウントアップが発生した場合の例です。




図 8.39 16TCNT のバイトライトとカウントアップの競合

(4) GR のライトとコンペアマッチの競合

GR のライトサイクル中の T₃ステートでコンペアマッチが発生しても、GR のライトが優先され、コンペアマッチ信号は禁止されます。

このタイミングを図 8.40 に示します。




図 8.40 GR のライトとコンペアマッチの競合

(5) 16TCNT のライトとオーバフロー / アンダフローとの競合

16TCNT のライトサイクル中の T_3 ステートでオーバフローが発生した場合、カウントアップされずカウンタライトが優先されます。このとき OVF フラグは 1 にセットされます。アンダフローの場合も同様です。

このタイミングを図 8.41 に示します。




図 8.41 16TCNT のライトとオーバフローの競合

(6) GR のリードとインプットキャプチャの競合

GR のリードサイクル中の T₃ステートで、インプットキャプチャ信号が発生すると、リードされるデータはインプットキャプチャ転送前のデータです。

このタイミングを図 8.42 に示します。




図 8.42 GR のリードとインプットキャプチャの競合

(7) インプットキャプチャによるカウンタクリアとカウントアップの競合

インプットキャプチャ信号とカウントアップ信号が同時に発生すると、カウントアップされずインプットキャプチャによるカウンタクリアが優先されます。GR にはカウンタクリア前の 16TCNT の内容が転送されます。

このタイミングを図 8.43 に示します。




図 8.43 インプットキャプチャによるカウンタクリアとカウントアップの競合

(8) GR のライトとインプットキャプチャの競合

GR のライトサイクル中の T₃ステートで、インプットキャプチャ信号が発生すると、GR への書き込みは行われず、インプットキャプチャが優先されます。

このタイミングを図 8.44 に示します。




図 8.44 GR のライトとインプットキャプチャの競合

(9) 周期設定上の注意事項

コンペアマッチによるカウンタクリアを設定した場合、16TCNT は GR の値と一致した最後のステート (16TCNT が一致したカウント値を更新するタイミング) でクリアされます。このため、実際のカウンタ周波数は次の式のようになります。


$$f = \frac{1}{(N+1)}$$

(f : カウンタ周波数、 : 動作周波数、 N : GR の設定値)


(10) 同期動作時のライト動作に関する注意事項

同期動作を設定した状態で、16TCNT のバイトライトを行った場合、同期しているすべてのカウンタはアドレスで指定した 16TCNT と、16 ビットすべて同じ値となります。

- (例) チャネル1、2を同期モードで指定した場合
・チャネル1 / チャネル2へのバイトライト



- ・チャネル1 / チャネル2へのワードライト



(11) 16 ビットタイマの動作モード一覧

表 8.7 (a) 16 ビットタイマの動作モード (チャネル 0)

動作モード	レジスタ設定							16TCR0
	TSNC	TMDR			TIOR0			
同期動作	MDF	FDIR	PWM	IOA	IOB	クリア選択	クロック選択	
同期プリセット	SYNC0=1	—	—	○	○	○	○	○
	○	—	—	—	—	○*	○	○
PWMモード	○	—	—	—	—	○	○	○
	○	—	—	—	—	○	○	○
アウトプット コンペアA機能	○	—	—	—	—	○	○	○
アウトプット コンペアB機能	○	—	—	—	—	○	○	○
インプット キャラチャA機能	○	—	—	—	—	○	○	○
インプット キャラチャB機能	○	—	—	—	—	○	○	○
コンペアマッチ／イン カウント クリア機能	○	—	—	—	—	○	○	CCLR1=0 CCLR0=1
コンペアマッチ／イン クリア機能	○	—	—	—	—	○	○	CCLR1=1 CCLR0=0
同期クリア	SYNC0=1	—	—	—	—	○	○	CCLR1=1 CCLR0=1

<記号説明>

：設定可能（有効）です。：設定は当該動作モードに影響しません。

【注】* PWMモードでは、インバットキャラチャ機能は使用できません。また、コンペアマッチAとコンペアマッチBが同時に発生した場合、コンペアマッチ信号は禁止されます。

表 8.7 (b) 16 ピットタイマの動作モード (チャネル 1)

動作モード	レジスタ設定						16TCR1
	T SNC	TMDR			TIOR1		
同期動作	MDF	FDIR	PWM	IOA	IOB	クリア選択	クロック選択
同期プリセット	SYNC1=1 —	—	—	○	○	○	○
PWMモード	○ —	—	—	PWM1=1 —	—	○*	○
アウトプット コンペアA機能	○ —	—	—	PWM1=0 —	IOA2=0 他任意	○	○
アウトプット コンペアB機能	○ —	—	—	○	○	○	○
インプット キャプチャA機能	○ —	—	—	PWM1=0 —	IOA2=1 他任意	○	○
インプット キャプチャB機能	○ —	—	—	PWM1=0 —	IOB2=1 他任意	○	○
カウンタ クリア 機能	○ —	—	—	○	○	○	○
同期クリア	SYNC1=1 —	—	—	○	○	○	○

<記号説明>

：設定可能（有効）です。：設定は当該動作モードに影響しません。

【注】* PWMモードでは、インプットキャプチャ機能は使用できません。また、コンペアマッチAとコンペアマッチBが同時に発生した場合、コンペアマッチ信号は禁止されます。

表 8.7 (c) 16 ピットタイマの動作モード (チャネル 2)

動作モード	TSNC	レジスタ設定				16TCR2
		TMDR	MDF	FDIR	PWM	
同期動作	SYNC2=1	○	—	○	○	IOB クリア選択 クロック選択
同期プリセット	○	○	—	—	—	○ ○
PWMモード	○	○	—	PWM2=1	—	○ ○
アウトプット コンペアA機能	○	○	—	—	PWM2=0	IOA2=0 他任意 ○ ○
アウトプット コンペアB機能	○	○	—	—	○	IOB2=0 他任意 ○ ○
インプット キャプチャA機能	○	○	—	—	PWM2=0	IOA2=1 他任意 ○ ○
インプット キャプチャB機能	○	○	—	—	—	IOB2=1 他任意 ○ ○
カウンタ コンペアマッチ / インプ ットキャチャAでクリア	○	○	—	—	PWM2=0	○ ○
カウンタ コンペアマッチ / インプ ットキャチャBでクリア	○	○	—	—	—	CCLR1=0 CCLR0=1 ○ ○
同期クリア	SYNC2=1	○	—	—	—	CCLR1=1 CCLR0=0 ○ ○
位相計数モード	○	MDF=1	○	○	○	○ —

<記号説明>

： 設定可能（有効）です。 : 設定は当該動作モードに影響しません。

【注】* PWMモードでは、インプットキャプチャ機能は使用できません。また、コンペアマッチAとコンペアマッチBが同時に発生した場合、コンペアマッチ信号は禁止されます。

9. 8 ビットタイマ

9.1 概要

本 LSI は、8 ビットのカウンタをベースにした 4 チャネルの 8 ビットタイマ(TMR0、TMR1、TMR2、TMR3)を内蔵しています。4 チャネルの 8 ビットタイマには、それぞれタイマカウンタ (8TCNT) のほかに 8 ビットのタイムコンスタントレジスタ A、B(TCORA、TCORB)があり、8TCNT と TCORA、TCORB の値の一致によるコンペアマッチ信号により、任意のデューティ比のパルス出力など、多機能タイマとして種々の応用が可能です。

9.1.1 特長

4 種類のカウンタ入力クロックを選択可能

- 3 種類の内部クロック (/8、/64、/8192) と、外部クロックのうちから選択できます (外部イベントのカウントが可能)。

カウンタのクリア指定が可能

- コンペアマッチ A、B、またはインプットキャプチャ B のうちから選択できます。

2 つのコンペアマッチ信号の組み合わせでタイマ出力を制御

- 独立に動作可能な 2 つのコンペアマッチ信号の組み合わせによって、任意のデューティのパルス出力や PWM 出力などの種々の応用が可能です。

コンペアマッチによる A/D 変換器の起動が可能

2 チャネルのカスケード接続が可能

- チャネル 0 を上位、チャネル 1 を下位とする 16 ビットタイマとして動作可能です (16 ビットカウントモード)。
- チャネル 2 を上位、チャネル 3 を下位とする 16 ビットタイマとして動作可能です (16 ビットカウントモード)。
- チャネル 1 はチャネル 0 のコンペアマッチをカウント可能です (コンペアマッチカウントモード)。
- チャネル 3 はチャネル 2 のコンペアマッチをカウント可能です (コンペアマッチカウントモード)。

インプットキャプチャ機能を設定可能

- 8 ビット / 16 ビットのインプットキャプチャ動作が可能です。

12 種類の割り込み要因

- コンペアマッチ × 4 要因、コンペアマッチ / インプットキャプチャ × 4 要因、オーバフロー × 4 要因の計 12 要因があります。

コンペアマッチ割り込みのうち 2 要因とコンペアマッチ / インプットキャプチャ兼用割り込みのうち 2 要因は、独立した割り込みベクタを持っています。残りのコンペアマッチ割り込み、コンペアマッチ / インプットキャプチャ兼用割り込み、オーバフロー割り込みは、2 要因で 1 つの割り込みベクタを持っています。

9.1.2 ブロック図

8 ビットタイマのブロック図を図 9.1 に示します。8 ビットタイマは 2 チャネルのグループ 0 (チャネル 0、チャネル 1) およびグループ 1 (チャネル 2、チャネル 3) に分割されています。




図 9.1 8 ビットタイマのブロック図 (2 チャネル分 : グループ 0 の場合)

9.1.3 端子構成

8 ビットタイマの入出力端子を表 9.1 に示します。

表 9.1 端子構成

グループ	チャネル	名称	略称	入出力	機能
0	0	タイマ出力端子	TMO ₀	出力	コンペアマッチ出力
		タイマクロック入力端子	TCLKC	入力	カウンタ外部クロック入力
	1	タイマ入出力端子	TMIO ₁	入出力	コンペアマッチ出力 / インプットキャプチャ入力
		タイマクロック入力端子	TCLKA	入力	カウンタ外部クロック入力
1	2	タイマ出力端子	TMO ₂	出力	コンペアマッチ出力
		タイマクロック入力端子	TCLKD	入力	カウンタ外部クロック入力
	3	タイマ入出力端子	TMIO ₃	入出力	コンペアマッチ出力 / インプットキャプチャ入力
		タイマクロック入力端子	TCLKB	入力	カウンタ外部クロック入力

9.1.4 レジスタ構成

8 ビットタイマのレジスタ構成を表 9.2 に示します。

表 9.2 レジスタ構成

チャネル	アドレス ^{*1}	名 称	略称	R/W	初期値
0	H'FFF80	タイマコントロールレジスタ 0	8TCR0	R/W	H'00
	H'FFF82	タイマコントロール / ステータスレジスタ 0	8TCSR0	R/(W) ^{*2}	H'00
	H'FFF84	タイムコンスタントレジスタ A 0	TCORA0	R/W	H'FF
	H'FFF86	タイムコンスタントレジスタ B 0	TCORB0	R/W	H'FF
	H'FFF88	タイマカウンタ 0	8TCNT0	R/W	H'00
1	H'FFF81	タイマコントロールレジスタ 1	8TCR1	R/W	H'00
	H'FFF83	タイマコントロール / ステータスレジスタ 1	8TCSR1	R/(W) ^{*2}	H'00
	H'FFF85	タイムコンスタントレジスタ A 1	TCORA1	R/W	H'FF
	H'FFF87	タイムコンスタントレジスタ B1	TCORB1	R/W	H'FF
	H'FFF89	タイマカウンタ 1	8TCNT1	R/W	H'00
2	H'FFF90	タイマコントロールレジスタ 2	8TCR2	R/W	H'00
	H'FFF92	タイマコントロール / ステータスレジスタ 2	8TCSR2	R/(W) ^{*2}	H'10
	H'FFF94	タイムコンスタントレジスタ A 2	TCORA2	R/W	H'FF
	H'FFF96	タイムコンスタントレジスタ B 2	TCORB2	R/W	H'FF
	H'FFF98	タイマカウンタ 2	8TCNT2	R/W	H'00
3	H'FFF91	タイマコントロールレジスタ 3	8TCR3	R/W	H'00
	H'FFF93	タイマコントロール / ステータスレジスタ 3	8TCSR3	R/(W) ^{*2}	H'00
	H'FFF95	タイムコンスタントレジスタ A 3	TCORA3	R/W	H'FF
	H'FFF97	タイムコンスタントレジスタ B3	TCORB3	R/W	H'FF
	H'FFF99	タイマカウンタ 3	8TCNT3	R/W	H'00

【注】 *1 アドバンストモード時のアドレス下位 20 ビットを示しています。

*2 ビット 7~5 は、フラグをクリアするための 0 ライトのみ可能です。

チャネル 0 とチャネル 1 の対応するレジスタは、チャネル 0 を上位、チャネル 1 を下位とする 16 ビットレジスタとして、ワードアクセスすることができます。

また、同様にチャネル 2 とチャネル 3 の対応するレジスタは、チャネル 2 を上位、チャネル 3 を下位とする 16 ビットレジスタとして、ワードアクセスすることができます。

9.2 各レジスタの説明

9.2.1 タイマカウンタ (8TCNT)

ビット :	8TCNT0								8TCNT1							
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
初期値 :	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

R/W : R/W R/W

ビット :	8TCNT2								8TCNT3							
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
初期値 :	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

R/W : R/W R/W

8TCNT はそれぞれ 8 ビットのリード / ライト可能なアップカウンタで、入力する内部または外部クロックによってカウントアップされます。入力するクロックは、8TCR の CKS2 ~ CKS0 ビットで選択します。8TCNT の値は、CPU から常にリード / ライト可能です。

8TCNT0 と 8TCNT1 および 8TCNT2 と 8TCNT3 を 1 本の 16 ビットレジスタとしてワードアクセスすることも可能です。

8TCNT は、インプットキャプチャ信号またはコンペアマッチ信号によりクリアすることができます。いずれの信号でクリアするかは、8TCR の CCLR1、CCLR0 ビットで選択します。

また、8TCNT がオーバフロー (H'FF ~ H'00) すると、8TCSR の OVF が 1 にセットされます。

8TCNT は、リセットまたはスタンバイモード時に H'00 に初期化されます。

9.2.2 タイムコンスタントレジスタ A (TCORA)

TCORA はそれぞれ 8 ビットのリード / ライト可能なレジスタです。

ビット :	TCORA0								TCORA1							
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
初期値 :	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1

R/W : R/W R/W

ビット :	TCORA2								TCORA3							
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
初期値 :	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1

R/W : R/W R/W

TCORA0、TCORA1 および TCORA2、TCORA3 を 1 本の 16 ビットレジスタとしてワードアクセスすることも可能です。

TCORA と 8TCNT の値は常に比較されており、両者の値が一致すると 8TCSR の CMFA が 1 にセットされます。

また、この一致による信号（コンペアマッチ）と 8TCSR の OS1、OS0 ビットの設定により、タイマ出力を自由に制御することができます。

TCORA は、リセットまたはスタンバイモード時に H'FF に初期化されます。

9.2.3 タイムコンスタントレジスタ B (TCORB)

	TCORB0								TCORB1							
ビット :	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
初期値 :	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1

R/W : R/W R/W

	TCORB2								TCORB3							
ビット :	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
初期値 :	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1

R/W : R/W R/W

TCORB はそれぞれ 8 ビットのリード / ライト可能なレジスタです。TCORB0 と TCORB1 および TCORB2 と TCORB3 を 1 本の 16 ビットレジスタとしてワードアクセスすることも可能です。

TCORB と 8TCNT の値は常に比較されており、両者の値が一致すると 8TCSR の CMFB が 1 にセットされます。また、この一致による信号（コンペアマッチ）と 8TCSR のアウトプット / インプットキャプチャエッジセレクト OIS3、OIS2 ビットの設定により、タイマ出力を自由に制御することができます。

インプットキャプチャとして使用している時は、外部からのインプットキャプチャ信号を検出して、8TCNT の値を格納します。このとき対応する 8TCSR の CMFB フラグが 1 にセットされます。インプットキャプチャ信号の検出エッジは 8TCSR により行います。

TCORB は、リセットまたはスタンバイモード時に H'FF に初期化されます。

【注】 チャネル 1 およびチャネル 3 を TCORB インプットキャプチャに設定した場合、チャネル 0 およびチャネル 2 のコンペアマッチ B による CMFB フラグのセットは起こりません。

9.2.4 タイマコントロールレジスタ (8TCR)

ビット :	7	6	5	4	3	2	1	0
	CMIEB	CMIEA	OVIE	CCLR1	CCLR0	CKS2	CKS1	CKS0
初期値 :	0	0	0	0	0	0	0	0

R/W : R/W R/W R/W R/W R/W R/W R/W R/W R/W

8TCR はそれぞれ 8 ビットのリード / ライト可能なレジスタで、8TCNT の入力クロックの選択、8TCNT のクリア指定、および各割り込み要求の許可を制御します。

8TCR は、リセットまたはスタンバイモード時に、H'00 に初期化されます。

なお、タイミングについては、「9.4 動作説明」を参照してください。

9. 8 ビットタイマ

ビット 7：コンペアマッチインターラプトイネーブル B (CMIEB)

8TCSR の CMFB が 1 にセットされたとき、CMFB による割り込み要求 (CMIB) の許可または禁止を選択します。

ビット 7	説明
CMIEB	
0	CMFB による割り込み要求 (CMIB) を禁止 (初期値)
1	CMFB による割り込み要求 (CMIB) を許可

ビット 6：コンペアマッチインターラプトイネーブル A (CMIEA)

8TCSR の CMFA が 1 にセットされたとき、CMFA による割り込み要求 (CMIA) の許可または禁止を選択します。

ビット 6	説明
CMIEA	
0	CMFA による割り込み要求 (CMIA) を禁止 (初期値)
1	CMFA による割り込み要求 (CMIA) を許可

ビット 5：タイマオーバフローインターラプトイネーブル (OVIE)

8TCSR の OVF が 1 にセットされたとき、OVF による割り込み要求 (OVI) の許可または禁止を選択します。

ビット 5	説明
OVIE	
0	OVF による割り込み要求 (OVI) を禁止 (初期値)
1	OVF による割り込み要求 (OVI) を許可

ビット 4、3：カウンタクリア 1、0 (CCLR1、CCLR0)

8TCNT のクリア要因を指定します。クリア要因は、コンペアマッチ A、B またはインプットキャプチャ B から選択します。

ビット 4	ビット 3	説明
CCLR1	CCLR0	
0	0	クリアを禁止
	1	コンペアマッチ A によりクリア
1	0	コンペアマッチ B / インプットキャプチャ B によりクリア
	1	インプットキャプチャ B によりクリア

【注】 8TCNT1 および 8TCNT3 のカウンタクリア要因を、インプットキャプチャ B に設定した場合、8TCNT0 および 8TCNT2 はコンペアマッチ B によりクリアされません。

ビット 2~0 : クロックセレクト 2~0 (CKS2 ~ CKS0)

8TCNT に入力するクロックを、内部クロックまたは外部クロックから選択します。
 内部クロックは、システムクロック()を分周した 3 種類のクロック(/8、/64、/8192)
 から選択できます。これら内部クロックは、立ち上がりエッジでカウントします。
 外部クロックのとき、クロック入力は立ち上がり、立ち下がり、または立ち上がり / 立ち下がり両
 エッジのカウントの 3 種類から選択できます。
 CKS2,CKS1,CKS0 = 1,0,0 の設定の場合、チャネル 0 と 1 およびチャネル 2 と 3 でカスケード接続に
 なります。
 8TCR0 と 8TCR2 に設定した場合と、8TCR1 と 8TCR3 に設定した場合は、カウントアップのクロ
 ックソースが異なります。

ビット 2	ビット 1	ビット 0	説明
CKS2	CKS1	CKS0	
0	0	0	クロック入力を禁止 (初期値)
		1	内部クロック : /8 立ち上がりエッジでカウント
	1	0	内部クロック : /64 立ち上がりエッジでカウント
		1	内部クロック : /8192 立ち上がりエッジでカウント
	1	0	チャネル 0 の場合 (16 ビットカウントモード) : 8TCNT1 のオーバフロー信号でカウント* ¹ チャネル 1 の場合 (コンペアマッチカウントモード) : 8TCNT0 のコンペアマッチ A でカウント* ¹ チャネル 2 の場合 (16 ビットカウントモード) : 8TCNT3 のオーバフロー信号でカウント* ² チャネル 3 の場合 (コンペアマッチカウントモード) : 8TCNT2 のコンペアマッチ A でカウント* ²
1	1	0	外部クロック : 立ち上がりエッジでカウント
		1	外部クロック : 立ち下がりエッジでカウント
	1	0	外部クロック : 立ち上がり / 立ち下がり両エッジでカウント

【注】 *1 チャネル 0 のクロック入力を 8TCNT1 のオーバフロー信号とし、チャネル 1 のクロック入力を
 8TCNT0 のコンペアマッチ信号とすると、カウントアップクロックが発生しません。この設定は行
 わないでください。

*2 チャネル 2 のクロック入力を 8TCNT3 のオーバフロー信号とし、チャネル 3 のクロック入力を
 8TCNT2 のコンペアマッチ信号とすると、カウントアップクロックが発生しません。この設定は行
 わないでください。

9. 8 ビットタイマ

9.2.5 タイマコントロール / ステータスレジスタ (8TCSR)

8TCSR0

ビット :	7	6	5	4	3	2	1	0
	CMFB	CMFA	OVF	ADTE	OIS3	OIS2	OS1	OS0
初期値 :	0	0	0	0	0	0	0	0
R/W :	R/(W)*	R/(W)*	R/(W)*	R/W	R/W	R/W	R/W	R/W

8TCSR2

ビット :	7	6	5	4	3	2	1	0
	CMFB	CMFA	OVF	-	OIS3	OIS2	OS1	OS0
初期値 :	0	0	0	1	0	0	0	0
R/W :	R/(W)*	R/(W)*	R/(W)*	-	R/W	R/W	R/W	R/W

8TCSR1、8TCSR3

ビット :	7	6	5	4	3	2	1	0
	CMFB	CMFA	OVF	ICE	OIS3	OIS2	OS1	OS0
初期値 :	0	0	0	0	0	0	0	0
R/W :	R/(W)*	R/(W)*	R/(W)*	R/W	R/W	R/W	R/W	R/W

【注】* ビット7~5は、フラグをクリアするための0ライトのみ可能です。

8TCSR は 8 ビットのレジスタで、コンペアマッチ / インプットキャプチャやタイマオーバフローのステータスの表示、およびコンペアマッチ出力 / インプットキャプチャのエッジの選択の制御を行います。

リセットまたはスタンバイモード時に、8TCSR0、8TCSR1、8TCSR3 は H'00 に初期化されます。
8TCSR2 は H'10 に初期化されます。

ビット7 : コンペアマッチ / インプットキャプチャフラグ B (CMFB)

TCORB のコンペアマッチまたはインプットキャプチャの発生を示すステータスフラグです。

ビット7	説明
CMFB	
0	[クリア条件] CMFB = 1 の状態で、CMFB をリードした後、CMFB に 0 ライトしたとき (初期値)
1	[セット条件] (1) 8TCNT = TCORB になったとき ^{*1} (2) TCORB がインプットキャプチャレジスタとして機能している場合、インプットキャプチャ信号により 8TCNT の値が TCORB に転送されたとき

【注】 8TCSR1、8TCSR3 の ICE ビットが 1 のとき、8TCNT0 = TCORB0、8TCNT2 = TCORB2 となっても CMFB フラグはセットされません。

ビット 6 : コンペアマッチフラグ A (CMFA)

TCORA のコンペアマッチの発生を示すステータスフラグです。

ビット 6	説明
CMFA	
0	[クリア条件] CMFA = 1 の状態で、CMFA をリードした後、CMFA に 0 をライトしたとき (初期値)
1	[セット条件] 8TCNT = TCORA になったとき

ビット 5 : タイマオーバーフローフラグ (OVF)

8TCNT がオーバーフロー (H'FF H'00) したことを示すステータスフラグです。

ビット 5	説明
OVF	
0	[クリア条件] OVF = 1 の状態で、OVF をリードした後、OVF に 0 をライトしたとき (初期値)
1	[セット条件] 8TCNT が H'FF H'00 になったとき

ビット 4 : A/D トリガイネーブル (ADTE) (8TCSR0 の場合)

ADTE は、ADCR の TRGE との組み合わせにより、コンペアマッチ A または外部トリガによる A/D 変換開始要求の許可または禁止を選択します。

TRGE*	ビット 4	説明
	ADTE	
0	0	コンペアマッチ A または外部トリガ端子 (ADTRG) 入力による A/D 変換開始要求を禁止 (初期値)
	1	コンペアマッチ A または外部トリガ端子 (ADTRG) 入力による A/D 変換開始要求を禁止
1	0	外部トリガ端子 (ADTRG) 入力による A/D 変換開始要求を許可、およびコンペアマッチ A による A/D 変換開始要求を禁止
	1	コンペアマッチ A による A/D 変換開始要求を許可、および外部トリガ端子 (ADTRG) 入力による A/D 変換開始要求を禁止

【注】 * TRGE は A/D コントロールレジスタ (ADCR) のビット 7 です。

ビット 4 : リザーブビット (8TCSR1 の場合)

リザーブビットです。リード / ライトは可能です。

9. 8 ビットタイマ

ビット4：インプットキャプチャイネーブル（ICE）（8TCSR1、8TCSR3 の場合）

TCORB1、TCORB3 の機能を選択します。

ビット4	説明
ICE	
0	TCORB1、TCORB3 はコンペアマッチレジスタ （初期値）
1	TCORB1、TCORB3 はインプットキャプチャレジスタ

8TCSSR1 および 8TCSR3 の ICE ビットを 1 にセットしたときの、チャネル 0～3 の TCORA、TCORB 各レジスタの動作を下表にまとめます。

表 9.3 8TCSR1 レジスタの ICE ビット=1 に設定した場合のチャネル 0 とチャネル 1 の動作

レジスタ	レジスタ機能	ステータスフラグの変化	タイマ出力 キャプチャ入力	割り込み要求
TCORA0	コンペアマッチ 動作	コンペアマッチにより 8TCSR0 の CMFA=0 1 にセット	TMO ₀ から出力制 御可能	コンペアマッチにより CMIA0 割り込み要求発生
TCORB0	コンペアマッチ 動作	コンペアマッチが発生しても 8TCSR0 の CMFB=0 1 にセッ トされない	TMO ₀ から出力し ない	コンペアマッチが発生して も CMIB0 割り込み要求発生 しない
TCORA1	コンペアマッチ 動作	コンペアマッチにより 8TCSR1 の CMFA=0 1 にセット	TMIO ₁ はインプット キャプチャ専用端子	コンペアマッチにより CMIA1 割り込み要求発生
TCORB1	インプット キャプチャ動作	インプットキャプチャにより 8TCSR1 の CMFB=0 1 にセット	TMIO ₁ はインプット キャプチャ専用端子	インプットキャプチャによ り CMIB1 割り込み要求発生

表 9.4 8TCSR3 レジスタの ICE ビット=1 に設定した場合のチャネル 2 とチャネル 3 の動作

レジスタ	レジスタ機能	ステータスフラグの変化	タイマ出力 キャプチャ入力	割り込み要求
TCORA2	コンペアマッチ 動作	コンペアマッチにより 8TCSR2 の CMFA=0 1 にセット	TMO ₂ から出力制 御可能	コンペアマッチにより CMIA2 割り込み要求発生
TCORB2	コンペアマッチ 動作	コンペアマッチが発生しても 8TCSR2 の CMFB=0 1 にセッ トされない	TMO ₂ から出力し ない	コンペアマッチが発生して も CMIB2 割り込み要求発生 しない
TCORA3	コンペアマッチ 動作	コンペアマッチにより 8TCSR3 の CMFA=0 1 にセット	TMIO ₃ はインプット キャプチャ専用端子	コンペアマッチにより CMIA3 割り込み要求発生
TCORB3	インプット キャプチャ動作	インプットキャプチャにより 8TCSR3 の CMFB=0 1 にセット	TMIO ₃ はインプット キャプチャ専用端子	インプットキャプチャによ り CMIB3 割り込み要求発生

ビット 3、2：アウトプット／インプットキャプチャエッジセレクト B3、B2 (OIS3、OIS2)

OIS3、OIS2 は 8TCSR1 (8TCSR3) の ICE ビットとの組み合せにより、コンペアマッチ B による出力レベルの選択またはインプットキャプチャ入力の検出エッジの選択をします。

8TCSR1 (8TCSR3) のビット 4 の設定により TCORB1 (TCORB3) の機能が変わります。

8TCSR1 (8TCSR3) の ICE ビット	ビット 3	ビット 2	説明
	OIS3	OIS2	
0	0	0	コンペアマッチ B で変化しない (初期値)
		1	コンペアマッチ B で 0 出力
	1	0	コンペアマッチ B で 1 出力
		1	コンペアマッチ B ごとに反転出力 (トグル出力)
1	0	0	立ち上がりエッジで TCORB インプットキャプチャ
		1	立ち下がりエッジで TCORB インプットキャプチャ
	1	0	立ち上がり / 立ち下がりの両エッジで TCORB
		1	インプットキャプチャ

- コンペアマッチレジスタとして機能している場合、タイマ出力はトグル出力 > 1 出力 > 0 出力の順で優先順位が高くなるように設定してあります。
- コンペアマッチが A、B 同時に発生した場合は、優先順位が高い方のコンペアマッチに従つて出力が変化します。
- OIS3、OIS2、OS1、OS0 ビットがすべて 0 の場合にはタイマ出力は禁止されます。

9. 8 ビットタイマ

ビット 1、0：アウトプットセレクト A1、0 (OS1、OS0)

コンペアマッチ A による出力レベルを選択します。

ビット 1	ビット 0	説明
OS1	OS0	
0	0	コンペアマッチ A で変化しない (初期値)
	1	コンペアマッチ A で 0 出力
1	0	コンペアマッチ A で 1 出力
	1	コンペアマッチ A ごとに反転出力 (トグル出力)

- コンペアマッチレジスタとして機能している場合、タイマ出力はトグル出力 > 1 出力 > 0 出力の順で優先順位が高くなるように設定してあります。
- コンペアマッチが A、B 同時に発生した場合は、優先順位が高い方のコンペアマッチに従って出力が変化します。
- OIS3、OIS2、OS1、OS0 ビットがすべて 0 の場合にはタイマ出力は禁止されます。

9.3 CPU とのインターフェース

9.3.1 8 ビットレジスタ

8TCNT、TCORA、TCORB、8TCR、8TCSR は 8 ビットのレジスタです。これらのレジスタは、CPU と内部 16 ビットデータバスで接続されており、ワード単位のリード / ライトが可能です。また、バイト単位のリード / ライトもできます。

8TCNT に対してワード単位のリード / ライトを行った場合の動作を図 9.2、図 9.3 に示します。

また、8TCNT0、8TCNT1 に対してバイト単位のリード / ライトを行った場合の動作を図 9.4、図 9.5、図 9.6、図 9.7 に示します。




図 9.2 8TCNT のアクセス動作 [CPU 8TCNT (ワード)]




図 9.3 8TCNT のアクセス動作 [8TCNT CPU (ワード)]




図 9.4 8TCNT0 のアクセス動作 [CPU 8TCNT0 (上位バイト)]

9. 8 ビットタイマ




図 9.5 8TCNT1 のアクセス動作 [CPU 8TCNT1 (下位バイト)]




図 9.6 8TCNT0 のアクセス動作 [8TCNT0 CPU (上位バイト)]




図 9.7 8TCNT1 のアクセス動作 [8TCNT1 CPU (下位バイト)]

9.4 動作説明

9.4.1 8TCNT のカウントタイミング

8TCNT は、入力されたクロック（内部クロックまたは外部クロック）によりカウントアップされます。

(1) 内部クロック動作の場合

8TCR の CKS2 ~ CKS0 ビットの設定により、システムクロック（）を分周して作られる 3 種類の内部クロック（/8、/64、/8192）が選択されます。このタイミングを図 9.8 に示します。




図 9.8 内部クロック動作時のカウントタイミング

【注】 16 ビットタイマと 8 ビットタイマで同じ内部クロックを選択した場合でも、カウントアップさせるエッジが異なるため同じ動作をしないので注意してください。

(2) 外部クロック動作の場合

8TCR の CKS2 ~ CKS0 ビットの設定により、外部クロックの立ち上がりエッジ、立ち下がりエッジ、立ち上がり / 立ち下がり両エッジのいずれかによるカウントアップが選択されます。

なお、外部クロックのパルス幅は、単エッジの場合は 1.5 ステート以上、両エッジの場合は 2.5 ステート以上必要です。これ以下のパルス幅では、正しく動作しませんので注意してください。

図 9.9 に、外部クロックとして、立ち上がり / 立ち下がり両エッジの場合のタイミングを示します。




図 9.9 外部クロック動作時のカウントタイミング（両エッジ検出の場合）

9.4.2 コンペアマッチタイミング

(1) タイマ出力タイミング

タイマ出力はコンペアマッチ A、B が発生したとき、8TCSR の OIS3,2、OS1,0 ビットで選択された状態（変化しない）、0 出力、1 出力、トグル出力）で出力されます。

図 9.10 にコンペアマッチ A 信号によるトグル出力の場合の出力タイミングを示します。




図 9.10 タイマ出力タイミング

(2) コンペアマッチによるクリア

8TCNT は、8TCR の CCLR1、CCLR0 ビットの選択によりコンペアマッチ A またはコンペアマッチ B でクリアされます。このクリアされるタイミングを図 9.11 に示します。




図 9.11 コンペアマッチによるクリアタイミング

(3) インプットキャプチャによるクリア

8TCNT は、8TCR の CCLR1、CCLR0 ビットの選択によりインプットキャプチャ B でクリアされます。このタイミングを図 9.12 に示します。




図 9.12 インプットキャプチャによるクリアタイミング

9.4.3 インプットキャプチャ信号タイミング

インプットキャプチャ入力は、8TCSR の設定により立ち上がりエッジ / 立ち下がりエッジ / 両エッジの選択ができます。

立ち上がりエッジを選択した場合のタイミングを図 9.13 に示します。

インプットキャプチャ入力信号のパルス幅は、単エッジの場合は 1.5 システムクロック以上、両エッジの場合は 2.5 システムクロック以上必要です。




図 9.13 インプットキャプチャ入力信号タイミング

9.4.4 ステータスフラグのセットタイミング

(1) コンペアマッチ時の CMFA、CMFB フラグのセットタイミング

8TCNT の CMFA、CMFB フラグは、TCORA および TCORB と 8TCNT の値が一致したとき出力されるコンペアマッチ信号により 1 にセットされます。コンペアマッチ信号は一致した最後のステート（8TCNT が一致したカウント値を更新するタイミング）で発生します。

したがって、8TCNT と TCORA および TCORB が一致した後、カウントアップクロックが発生するまでコンペアマッチ信号は発生しません。このタイミングを図 9.14 に示します。




図 9.14 コンペアマッチ時の CMF フラグセットタイミング

(2) インプットキャプチャ時の CMFB フラグのセットタイミング

インプットキャプチャ信号の発生により CMFB フラグは 1 にセットされ、同時に 8TCNT の値が対応する TCORB に転送されます。

このタイミングを図 9.15 に示します。




図 9.15 インプットキャプチャ時の CMFB フラグセットタイミング

(3) オーバフローフラグ (OVF) のセットタイミング

8TCSR の OVF は、オーバフロー (H'FF → H'00) したとき出力されるオーバフロー信号により 1 にセットされます。

このタイミングを図 9.16 に示します。




図 9.16 OVF のセットタイミング

9.4.5 カスケード接続時の動作

8TCR0、8TCR1 のいずれか一方の CKS2 ~ CKS0 ビットを (100) に設定すると、チャネル 0 とチャネル 1 の 8 ビットタイマはカスケード接続されます。この場合、1 本の 16 ビットタイマとして使用する (16 ビットタイマモード) か、またはチャネル 0 の 8 ビットタイマのコンペアマッチをチャネル 1 でカウントする (コンペアマッチカウントモード) ことができます。なおチャネル 2 とチャネル 3 も同様に 8TCR2、8TCR3 のいずれか一方の CKS2 ~ CKS0 ビットを (100) に設定すると、チャネル 2 とチャネル 3 の 8 ビットタイマはカスケード接続されます。この場合、1 本の 16 ビットタイマとして使用する (16 ビットタイマモード) か、またはチャネル 2 の 8 ビットタイマのコンペアマッチをチャネル 3 でカウントする (コンペアマッチカウントモード) ことができます。このとき、本タイマは以下のように動作します。

(1) 16 ビットカウントモード

チャネル 0、1 の場合 :

8TCR0 の CKS2 ~ CKS0 ビットが (100) のとき、本タイマはチャネル 0 を上位 8 ビット、チャネル 1 を下位 8 ビットとする 1 チャネルの 16 ビットタイマとして動作します。

(a) コンペアマッチ時の設定

- 8TCSR0 の CMFA、CMFB フラグは、16 ビットのコンペアマッチが発生したとき 1 にセットされます。
- 8TCSR1 の CMFA、CMFB フラグは、下位 8 ビットのコンペアマッチが発生したとき 1 にセットされます。
- 8TCSR0 の OIS3、OIS2、OS1、OS0 ビットによる TMO₀ 端子の出力制御は 16 ビットのコンペアマッチ条件に従います。
- 8TCSR1 の OIS3、OIS2、OS1、OS0 ビットによる TMIO₁ 端子の出力制御は下位 8 ビットのコンペアマッチ条件に従います。

(b) インプットキャプチャ時の設定

- 8TCSR0、8TCSR1 の CMFB フラグは、8TCSR1 の ICE ビットが 1 でインプットキャプチャが発生したとき 1 にセットされます。

9. 8 ビットタイマ

- 8TCSR0 の OIS3、OIS2 ビットにより TMIO₁ 端子のインプットキャプチャ入力信号の検出エンジを選択します。
- (c) カウンタクリアの指定
- 8TCR0 の CCLR1、CCLR0 ビットでコンペアマッチまたはインプットキャプチャによるカウンタクリアをそれぞれ設定した場合、16 ビットカウンタ (8TCNT0、8TCNT1 の両方) がクリアされます。
 - 8TCR1 の CCLR1、CCLR0 ビットの設定は無効になります。下位 8 ビットのみのカウンタクリアはできません。
- (d) OVF フラグの動作
- 8TCSR0 の OVF フラグは、16 ビットのカウンタ (8TCNT0、8TCNT1) がオーバフロー (H'FFFF H'0000) したとき 1 にセットされます。
 - 8TCSR1 の OVF フラグは、8 ビットのカウンタ (8TCNT1) がオーバフロー (H'FF H'00) したとき 1 にセットされます。

チャネル 2、3 の場合：

8TCR2 の CKS2 ~ CKS0 ビットが (100) のとき、本タイマはチャネル 2 を上位 8 ビット、チャネル 3 を下位 8 ビットとする 1 チャネルの 16 ビットタイマとして動作します。

- (a) コンペアマッチ時の設定
- 8TCSR2 の CMFA、CMFB フラグは、16 ビットのコンペアマッチが発生したとき 1 にセットされます。
 - 8TCSR3 の CMFA、CMFB フラグは、下位 8 ビットのコンペアマッチが発生したとき 1 にセットされます。
 - 8TCSR2 の OIS3、OIS2、OS1、OS0 ビットによる TMIO₂ 端子の出力制御は 16 ビットのコンペアマッチ条件に従います。
 - 8TCSR3 の OIS3、OIS2、OS1、OS0 ビットによる TMIO₃ 端子の出力制御は下位 8 ビットのコンペアマッチ条件に従います。
- (b) インプットキャプチャ時の設定
- 8TCSR2、8TCSR3 の CMFB フラグは、8TCSR3 の ICE ビットが 1 でインプットキャプチャが発生したとき 1 にセットされます。
 - 8TCSR2 の OIS3、OIS2 ビットにより TMIO₃ 端子のインプットキャプチャ入力信号の検出エンジを選択します。
- (c) カウンタクリア指定
- 8TCR2 の CCLR1、CCLR0 ビットでコンペアマッチによるカウンタクリアをそれぞれ設定した場合、16 ビットカウンタ (8TCNT2、8TCNT3 の両方) がクリアされます。
 - 8TCR3 の CCLR1、CCLR0 ビットの設定は無効になります。下位 8 ビットのみのカウンタクリアはできません。
- (d) OVF フラグの動作
- 8TCSR2 の OVF フラグは 16 ビットのカウンタ (8TCNT2、8TCNT3) がオーバフロー (H'FFFF H'0000) したとき 1 にセットされます。
 - 8TCSR3 の OVF フラグは、8 ビットのカウンタ (8TCNT3) がオーバフロー (H'FF H'00) したとき 1 にセットされます。

(2) コンペアマッチカウントモード

チャネル 0、1 の場合 :

8TCR1 の CKS2 ~ CKS0 ビットが (100) のとき、8TCNT1 はチャネル 0 のコンペアマッチ A をカウントします。

チャネル 0、1 の制御はそれぞれ独立に行われます。CMF フラグのセット、割り込みの発生、TMO 端子の出力、カウンタクリアなどは、各チャネルの設定に従います。

チャネル 2、3 の場合 :

8TCR3 の CKS2 ~ CKS0 ビットが (100) のとき、8TCNT3 はチャネル 2 のコンペアマッチ A をカウントします。

チャネル 2、3 の制御はそれぞれ独立に行われます。CMF フラグのセット、割り込みの発生、TMO 端子の出力、カウンタクリアなどは、各チャネルの設定に従います。

(3) 使用上の注意

同一グループ内で 16 ビットカウンタモードとコンペアマッチカウントモードを同時に設定した場合、8TCNT の入力クロックが発生しなくなるため、カウンタが停止して動作しません。この設定は行わないでください。

9.4.6 インプットキャプチャの設定

インプットキャプチャ / アウトプットコンペア端子 (TMIO₁, TMIO₃) の入力エッジを検出して 8TCNT の値を TCORB に転送することができます。検出エッジは立ち上がりエッジ / 立ち下がりエッジ / 両エッジから選択できます。また、16 ビットカウントモードの時は、16 ビットのインプットキャプチャとして使用できます。

(1) 8 ビットタイマ (通常動作) 時のインプットキャプチャ動作の設定手順例

チャネル 1 の場合 :

- (1) 8TCSR1 の ICE ビットにより TCORB1 を 8 ビットのインプットキャプチャレジスタに設定します。
- (2) 8TCSR1 の OIS3、OIS2 ビットによって、インプットキャプチャ信号 (TMIO₁) の入力エッジを立ち上がりエッジ / 立ち下がりエッジ / 両エッジから選択します。
- (3) 8TCR1 の CKS2 ~ CKS0 ビットにより入力クロックを選択し、8TCNT のカウント動作を開始してください。

チャネル 3 の場合 :

- (1) 8TCSR3 の ICE ビットにより TCORB3 を 8 ビットのインプットキャプチャレジスタに設定します。
- (2) 8TCSR3 の OIS3、OIS2 ビットによって、インプットキャプチャ信号 (TMIO₃) の入力エッジを立ち上がりエッジ / 立ち下がりエッジ / 両エッジから選択します。
- (3) 8TCR3 の CKS2 ~ CKS0 ビットにより入力クロックを選択し、8TCNT のカウント動作を開始してください。

【注】 チャネル 1 の TCORB1 をインプットキャプチャとして使用する場合、チャネル 0 の TCORB0 レジスタはコンペアマッチレジスタとして使用できません。

またチャネル 3 の TCORB3 をインプットキャプチャとして使用する場合、チャネル 2 の

9. 8 ビットタイマ

TCORB2 レジスタはコンペアマッチレジスタとして使用できません。

(2) 16 ビットカウントモード時のインプットキャプチャ動作の設定手順

チャネル 0,1 の場合 :

- (1) 16ビットカウントモード時、8TCSR1のICEビットを1に設定すると、TCORB0、TCORB1は16ビットのインプットキャプチャレジスタになります。
- (2) 8TCSR0のOIS3、OIS2ビットによって、インプットキャプチャ信号 ($TMIO_1$) の入力エッジを立ち上がりエッジ / 立ち下がりエッジ / 両エッジから選択します。(16ビットカウントモードの時は8TCSR1のOIS3、OIS2ビットの設定は無効になります。)
- (3) 8TCR1のCKS2 ~ CKS0ビットにより入力クロックを選択し、8TCNTのカウント動作を開始してください。

チャネル 2,3 の場合 :

- (1) 16ビットカウントモード時、8TCSR3のICEビットを1に設定すると、TCORB2、TCORB3は16ビットのインプットキャプチャレジスタになります。
- (2) 8TCSR2のOIS3、OIS2ビットによって、インプットキャプチャ信号 ($TMIO_3$) の入力エッジを立ち上がりエッジ / 立ち下がりエッジ / 両エッジから選択します。(16ビットカウントモードの時は8TCSR3のOIS3、OIS2ビットの設定は無効になります。)
- (3) 8TCR3のCKS2 ~ CKS0ビットにより入力クロックを選択し、8TCNTのカウント動作を開始してください。

9.5 割り込み

9.5.1 割り込み要因

8 ピットタイマの割り込み要因は、CMIA、CMIB、OVI の 3 種類があります。表 9.5 に各割り込み要因と優先順位を示します。各割り込み要因は、8TCR の各割り込みイネーブルビットにより許可または禁止が設定され、それぞれ独立に割り込みコントローラに送られます。

表 9.5 8 ピットタイマ割り込み要因の優先順位

割り込み要因	内 容	優先順位
CMIA	CMFA による割り込み	高 ↑ 低
CMIB	CMFB による割り込み	
TOVI	OVF による割り込み	

なお、コンペアマッチ割り込み (CMIA1/CMIB1、CMIA3/CMIB3) およびオーバフロー割り込み (TOVI0/TOVI1、TOVI2/TOVI3) は、2 つの割り込みでベクタを兼用しています。

表 9.6 に割り込み要因一覧を示します。

表 9.6 8 ピットタイマ割り込み要因一覧

チャネル	割り込み要因	内 容
0	CMIA0	TCORA0 のコンペアマッチ
	CMIB0	TCORB0 のコンペアマッチ / インプットキャプチャ
1	CMIA1/CMIB1	TCORA1 のコンペアマッチ、または TCORB1 のコンペアマッチ / インプットキャプチャ
0, 1	TOVI0/TOVI1	カウンタ 0、またはカウンタ 1 のオーバフロー
2	CMIA2	TCORA2 のコンペアマッチ
	CMIB2	TCORB2 のコンペアマッチ / インプットキャプチャ
3	CMIA3/CMIB3	TCORA3 のコンペアマッチ、または TCORB3 のコンペアマッチ / インプットキャプチャ
2, 3	TOVI2/TOVI3	カウンタ 2、またはカウンタ 3 のオーバフロー

9.5.2 A/D 変換の起動

チャネル 0 のコンペアマッチ A のみ、A/D 変換器を起動することができます。


チャネル 0 のコンペアマッチ A の発生により、8TCSR0 の CMFA フラグが 1 にセットされたとき、ADTE ビットが 1 にセットされていると、A/D 変換器に対して、A/D 変換の開始を要求します。このとき A/D 変換器の ADCR の TRGE ビットが 1 にセットされていると、A/D 変換が開始されます。8TCSR0 の ADTE ビットが 1 にセットされている場合、A/D 変換器の外部トリガ端子 (ADTRG) 入力は無効となります。

9.6 8 ビットタイマの使用例

任意のデューティパルスを出力させた例を図 9.17 に示します。これは次に示すように設定します。

- (1) TCORA のコンペアマッチにより 8TCNT がクリアされるように、8TCR の CCLR1 ビットを 0 にクリア、CCLR0 ビットを 1 にセットします。
- (2) TCORA のコンペアマッチにより 1 出力、TCORB のコンペアマッチにより 0 出力になるように 8TCSR の OIS3,2、OS1,0 ビットを (0110) に設定します。

以上の設定により周期が TCORA、パルス幅が TCORB の波形をソフトウェアの介在なしに出力できます。



9.7 使用上の注意

8 ビットタイマの動作中、次のような競合が発生した場合、以下のような動作が起こりますので注意してください。

9.7.1 8TCNT のライトとクリアの競合

8TCNT のライトサイクル中の T_1 ステートで、カウンタクリア信号が発生すると、8TCNT への書き込みサイクルは行われず、8TCNT のクリアが優先されます。

このタイミングを図 9.18 に示します。




図 9.18 8TCNT のライトとクリアの競合

9.7.2 8TCNT のライトとカウントアップの競合

8TCNT のライトサイクル中の T₃ ステートでカウントアップが発生しても、カウントアップされずカウンタライトが優先されます。

このタイミングを図 9.19 に示します。




図 9.19 8TCNT のライトとカウントアップの競合

9.7.3 TCOR のライトとコンペアマッチの競合

TCOR のライトサイクル中の T_3 ステートで、コンペアマッチが発生しても、TCOR のライトが優先され、コンペアマッチ信号は禁止されます。

このタイミングを図 9.20 に示します。




図 9.20 TCOR のライトとコンペアマッチの競合

9.7.4 TCOR のリードとインプットキャプチャの競合

TCOR のリードサイクル中の T_3 ステートで、インプットキャプチャ信号が発生すると、リードされるデータはインプットキャプチャ転送前のデータです。

このタイミング図を図 9.21 に示します。





図 9.21 TCORB のリードとインプットキャプチャの競合

9.7.5 インプットキャプチャによるカウンタクリアとカウントアップの競合

インプットキャプチャ信号とカウントアップ信号が同時に発生すると、カウントアップされずインプットキャプチャによるカウンタクリアが優先されます。TCORB にはカウンタクリア前の 8TCNT の内容が転送されます。

このタイミング図を図 9.22 に示します。



9.7.6 TCOR のライトとインプットキャプチャの競合

TCOR のライトサイクル中の T₃ ステートで、インプットキャプチャ信号が発生すると、TCOR への書き込みは行われず、インプットキャプチャが優先されます。

このタイミング図を図 9.23 に示します。




図 9.23 TCOR とインプットキャプチャの競合

9.7.7 16 ビットカウントモード（カスケード接続時）の 8TCNT のバイトライトとカウントアップの競合

16 ビットカウントモードで 8TCNT のバイトライトサイクル中の T_2 ステートまたは T_3 ステートでカウントアップが発生しても、ライトを行った側のバイトデータはカウントアップされず、カウンタライトが優先されます。ライトを行わなかった側のバイトデータはカウントアップされます。

このタイミングを図 9.24 に示します。

8TCNT（上位側）のバイトライトサイクル中の T_2 ステートでカウントアップが発生した場合の例です。




図 9.24 16 ビットカウントモード時の 8TCNT のバイトライトとカウントアップの競合

9.7.8 コンペアマッチ A、B の競合

コンペアマッチ A、B が同時に発生すると、コンペアマッチ A に対して設定されている出力状態と、コンペアマッチ B に対して設定されている出力状態のうち、表 9.7 に示すタイマ出力の優先順位に従って動作します。

表 9.7 タイマ出力の優先順位

出力設定	優先順位
トグル出力	高
1 出力	
0 出力	
変化しない	低

9.7.9 内部クロックの切り替えと 8TCNT の動作

内部クロックを切り換えるタイミングによっては、8TCNT がカウントアップされてしまう場合があります。内部クロックの切り替えタイミング (CKS1、CKS0 ビットの書き換え) と 8TCNT 動作の関係を表 9.8 に示します。

内部クロックから 8TCNT クロックを生成する場合、内部クロックの立ち上がりエッジで検出しています。そのため表 9.8 の No.3 のように、Low → High レベルになるようなクロックの切り替えを行うと、切り替えタイミングを立ち下がりエッジとみなして 8TCNT クロックが発生し、8TCNT がカウントアップされてしまいます。

また、内部クロックと外部クロックを切り替えるときも、8TCNT がカウントアップされることがあります。

表 9.8 内部クロックの切り替えと 8TCNT の動作

No.	CKS1、CKS0 ビット 書き換えタイミング	8TCNT クロックの動作
1	High → High レベル ^{*1} の切り替え	<p>切り替え前のクロック</p> <p>切り替え後のクロック</p> <p>8TCNT クロック</p> <p>8TCNT</p> <p>N X N + 1 X</p> <p>CKSビット書き換え</p>
2	High → Low レベル ^{*2} の切り替え	<p>切り替え前のクロック</p> <p>切り替え後のクロック</p> <p>8TCNT クロック</p> <p>8TCNT</p> <p>N X N + 1 X N + 2 X</p> <p>CKSビット書き換え</p>

No.	CKS1、CKS0 ピット書き換えタイミング	8TCNT クロックの動作
3	Low High レベル ^{*3} の切り替え	<p>切り替え前のクロック</p> <p>切り替え後のクロック</p> <p>8TCNT クロック</p> <p>8TCNT</p> <p style="text-align: center;">CKSビット書き換え</p>
4	Low Low レベルの切り替え	<p>切り替え前のクロック</p> <p>切り替え後のクロック</p> <p>8TCNT クロック</p> <p>8TCNT</p> <p style="text-align: center;">CKSビット書き換え</p>

【注】 *1 High レベル 停止、および停止 High レベルの場合を含みます。

*2 停止 Low レベルの場合を含みます。

*3 Low レベル 停止を含みます。

*4 切り替えのタイミングを立ち上がりエッジとみなすために発生し、8TCNT はカウントアップされてしまします。

9. 8 ビットタイマ

10. プログラマブルタイミングパターンコントローラ (TPC)

10.1 概要

本 LSI は、16 ビットタイマをタイムベースとしてパルス出力を行うプログラマブルタイミングパターンコントローラ (TPC) を内蔵しています。TPC は 4 ビット単位の TPC 出力グループ 3~0 から構成されており、これらは同時に動作させることも、独立に動作させることも可能です。

10.1.1 特長

TPC の特長を以下に示します。

出力データ 16 ビット

最大 16 ビットのデータ出力が可能で、TPC 出力をビット単位に許可することができます。

4 系統の出力可能

4 ビット単位のグループで出力トリガ信号が選択可能で、最大 4 ビット × 4 系統の出力を行うことができます。

出力トリガ信号を選択可能

16 ビットタイマの 3 チャネルのコンペアマッチ信号の中から、グループごとに出力トリガ信号を選択することができます。

ノンオーバラップ動作

複数のパルス出力の間のノンオーバラップ期間を設定することができます。

10.1.2 ブロック図

TPC のブロック図を図 10.1 に示します。




図 10.1 TPC のブロック図

10.1.3 端子構成

TPC の端子構成を表 10.1 に示します。

表 10.1 端子構成

名称	略称	入出力	機能
TPC 出力 0	TP ₀	出力	グループ 0 のパルス出力
TPC 出力 1	TP ₁	出力	
TPC 出力 2	TP ₂	出力	
TPC 出力 3	TP ₃	出力	
TPC 出力 4	TP ₄	出力	グループ 1 のパルス出力
TPC 出力 5	TP ₅	出力	
TPC 出力 6	TP ₆	出力	
TPC 出力 7	TP ₇	出力	
TPC 出力 8	TP ₈	出力	グループ 2 のパルス出力
TPC 出力 9	TP ₉	出力	
TPC 出力 10	TP ₁₀	出力	
TPC 出力 11	TP ₁₁	出力	
TPC 出力 12	TP ₁₂	出力	グループ 3 のパルス出力
TPC 出力 13	TP ₁₃	出力	
TPC 出力 14	TP ₁₄	出力	
TPC 出力 15	TP ₁₅	出力	

10.1.4 レジスタ構成

TPC のレジスタ構成を表 10.2 に示します。

表 10.2 レジスタ構成

アドレス ^{*1}	名称	略称	R/W	初期値
H'EE009	ポート A データディレクションレジスタ	PADDR	W	H'00
H'FFFD9	ポート A データレジスタ	PADR	R/(W) ^{*2}	H'00
H'EE00A	ポート B データディレクションレジスタ	PBDDR	W	H'00
H'FFFDA	ポート B データレジスタ	PBDR	R/(W) ^{*2}	H'00
H'FFFA0	TPC 出力モードレジスタ	TPMR	R/W	H'F0
H'FFFA1	TPC 出力コントロールレジスタ	TPCR	R/W	H'FF
H'FFFA2	ネクストデータイネーブルレジスタ B	NDERB	R/W	H'00
H'FFFA3	ネクストデータイネーブルレジスタ A	NDERA	R/W	H'00
H'FFFA5/ H'FFFA7 ^{*3}	ネクストデータレジスタ A	NDRA	R/W	H'00
H'FFFA4/ H'FFFA6 ^{*3}	ネクストデータレジスタ B	NDRB	R/W	H'00

【注】 *1 アドバンストモード時のアドレス下位 20 ビットを示しています。

*2 TPC 出力として使用しているビットは、ライトできません。

*3 TPCR の設定により TPC 出力グループ 0 と TPC 出力グループ 1 の出力トリガが同一の場合は NDRA のアドレスは H'FFFA5 となり、出力トリガが異なる場合はグループ 0 に対応する NDRA のアドレスは H'FFFA7、グループ 1 に対応する NDRA のアドレスは H'FFFA5 となります。
同様に、TPCR の設定により TPC 出力グループ 2 と TPC 出力グループ 3 の出力トリガが同一の場合は NDRB のアドレスは H'FFFA4 となり出力トリガが異なる場合はグループ 2 に対応する NDRB のアドレスは H'FFFA6、グループ 3 に対応する NDRB のアドレスは H'FFFA4 となります。

10.2 各レジスタの説明

10.2.1 ポート A データディレクションレジスタ (PADDR)

PADDR は 8 ビットのライト専用のレジスタで、ポート A の各端子の入出力方向をビット単位に設定します。

ビット :	7	6	5	4	3	2	1	0
初期値 :	PA7DDR	PA6DDR	PA5DDR	PA4DDR	PA3DDR	PA2DDR	PA1DDR	PA0DDR
R/W :	W	W	W	W	W	W	W	W

ポートAデータディレクション 7 ~ 0

ポートAの各端子の入出力を選択するビットです。

ポート A は TP₇ ~ TP₀ 端子との兼用端子となっています。TPC 出力を行う端子に対応するビットは 1 にセットしてください。

PADDR の詳細は、「7.11 ポート A」を参照してください。

10.2.2 ポート A データレジスタ (PADR)

PADR は 8 ビットのリード / ライト可能なレジスタで、TPC 出力を使用する場合、グループ 0、1 の出力データを格納します。

ビット :	7	6	5	4	3	2	1	0
:	PA7	PA6	PA5	PA4	PA3	PA2	PA1	PA0
R/W :	0	0	0	0	0	0	0	0

ポートAデータ 7 ~ 0

TPC 出力グループ 0、1 の出力データを格納するビットです。

【注】* NDERA により、TPC 出力に設定されたビットはリード専用となります。

PADR の詳細は、「7.11 ポート A」を参照してください。

10.2.3 ポート B データディレクションレジスタ (PBDDR)

PBDDR は 8 ビットのライト専用のレジスタで、ポート B の各端子の入出力方向をビット単位に設定します。

ビット :	7	6	5	4	3	2	1	0
初期値 :	PB ₇ DDR	PB ₆ DDR	PB ₅ DDR	PB ₄ DDR	PB ₃ DDR	PB ₂ DDR	PB ₁ DDR	PB ₀ DDR
R/W :	W	W	W	W	W	W	W	W

ポートBデータディレクション7~0

ポートBの各端子の入出力を選択するビットです。

ポート B は TP₁₅ ~ TP₈ 端子との兼用端子となっています。TPC 出力を行う端子に対応するビットは 1 にセットしてください。

PBDDR の詳細は、「7.12 ポート B」を参照してください。

10.2.4 ポート B データレジスタ (PBDR)

PBDR は 8 ビットのリード / ライト可能なレジスタで、TPC 出力を使用する場合、PBDR はグループ 2、3 の出力データを格納します。

ビット :	7	6	5	4	3	2	1	0
初期値 :	PB ₇	PB ₆	PB ₅	PB ₄	PB ₃	PB ₂	PB ₁	PB ₀
R/W :	R/(W)*							

ポートBデータ7~0

TPC出力グループ2、3の出力データを格納するビットです。

【注】* NDERB により、TPC 出力に設定されたビットはリード専用となります。

PBDR の詳細は、「7.12 ポート B」を参照してください。

10.2.5 ネクストデータレジスタ A (NDRA)

NDRA は 8 ビットのリード / ライト可能なレジスタで、TPC 出力グループ 1,0 (TP₇ ~ TP₀ 端子) の次の出力データを格納します。TPC 出力を行う場合、TPCR で指定した 16 ビットタイマのコンペアマッチが発生したときに、NDRA の内容が PADR の対応するビットに転送されます。

NDRA のアドレスは、TPC 出力グループ 0, 1 の出力トリガを同一に設定した場合と異なるように設定した場合とで異なります。

NDRA はリセット、またはハードウェアスタンバイモード時に H'00 に初期化されます。

ソフトウェアスタンバイモード時には初期化されません。

(1) TPC 出力グループ 0, 1 の出力トリガが同一の場合

TPC 出力グループ 0, 1 の出力トリガとなるコンペアマッチを同一にすると、NDRA のアドレスは H'FFFA5 となります。グループ 1, 0 はそれぞれ上位 4 ビット、下位 4 ビットになります。このとき、アドレス H'FFFA7 はすべてリザーブビットとなります。リザーブビットはリードすると常に 1 が読み出され、ライトは無効です。

(a) アドレス : H'FFFA5

ビット :	7	6	5	4	3	2	1	0
	NDR7	NDR6	NDR5	NDR4	NDR3	NDR2	NDR1	NDR0
初期値 :	0	0	0	0	0	0	0	0
R/W :	R/W							

ネクストデータ7~4
TPC出力グループ1の次の
出力データを格納するビットです。

ネクストデータ3~0
TPC出力グループ0の次の
出力データを格納するビットです。

(b) アドレス : H'FFFA7

ビット :	7	6	5	4	3	2	1	0
	-	-	-	-	-	-	-	-
初期値 :	1	1	1	1	1	1	1	1
R/W :	-	-	-	-	-	-	-	-

リザーブビット

(2) TPC 出力グループ 0、1 の出力トリガが異なる場合

TPC 出力グループ 0、1 の出力トリガとなるコンペアマッチを別にすると、NDRA の上位 4 ビット(グループ 1)のアドレスは H'FFFA5、NDRA の下位 4 ビット(グループ 0)のアドレスは H'FFFA7 となります。このとき、アドレス H'FFFA5 のビット 3~0、アドレス H'FFFA7 のビット 7~4 はリザーブビットとなります。リザーブビットはリードすると常に 1 が読み出され、ライトは無効です。

(a) アドレス : H'FFFA5

ビット :	7	6	5	4	3	2	1	0
	NDR7	NDR6	NDR5	NDR4	-	-	-	-
初期値 :	0	0	0	0	1	1	1	1
R/W :	R/W	R/W	R/W	R/W	-	-	-	-

ネクストデータ7~4

TPC出力グループ1の次の

出力データを格納するビットです。

リザーブビット

(b) アドレス : H'FFFA7

ビット :	7	6	5	4	3	2	1	0
	-	-	-	-	NDR3	NDR2	NDR1	NDR0
初期値 :	1	1	1	1	0	0	0	0
R/W :	-	-	-	-	R/W	R/W	R/W	R/W

リザーブビット

ネクストデータ3~0

TPC出力グループ0の次の

出力データを格納するビットです。

10.2.6 ネクストデータレジスタ B (NDRB)

NDRB は 8 ビットのリード / ライト可能なレジスタで、TPC 出力グループ 3、2 (TP₁₅ ~ TP₈ 端子) の次の出力データを格納します。TPC 出力を用いる場合、TPCR で指定した 16 ビットタイマのコンペアマッチが発生したときに、NDRB の内容が PBDR の対応するビットに転送されます。NDRB のアドレスは、TPC 出力グループ 2、3 の出力トリガを同一に設定した場合と異なるように設定した場合とで異なります。

NDRB はリセット、またはハードウェアスタンバイモード時に H'00 に初期化されます。

ソフトウェアスタンバイモード時には初期化されません。

(1) TPC 出力グループ 2、3 の出力トリガが同一の場合

TPC 出力グループ 2、3 の出力トリガとなるコンペアマッチを同一にすると、NDRB のアドレスは H'FFFA4 となります。グループ 3、2 はそれぞれ下位 4 ビット、上位 4 ビットになります。このとき、アドレス H'FFFA6 はすべてリザーブビットとなります。リザーブビットはリードすると常に 1 が読み出され、ライトは無効です。

(a) アドレス : H'FFFA4

ビット :	7	6	5	4	3	2	1	0
	NDR15	NDR14	NDR13	NDR12	NDR11	NDR10	NDR9	NDR8
初期値 :	0	0	0	0	0	0	0	0
R/W :	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W

|

ネクストデータ15~12
 TPC出力グループ3の次の
 出力データを格納するビットです。

ネクストデータ11~8
 TPC出力グループ2の次の
 出力データを格納するビットです。

(b) アドレス : H'FFFA6

ビット :	7	6	5	4	3	2	1	0
	-	-	-	-	-	-	-	-
初期値 :	1	1	1	1	1	1	1	1
R/W :	-	-	-	-	-	-	-	-

|

リザーブビット

(2) TPC 出力グループ 2、3 の出力トリガが異なる場合

TPC 出力グループ 2、3 の出力トリガとなるコンペアマッチを別にすると、NDRB の上位 4 ビット (グループ 3) のアドレスは H'FFFA4、NDRB の下位 4 ビット (グループ 2) のアドレスは H'FFFA6 となります。このとき、アドレス H'FFFA4 のビット 3~0、アドレス H'FFFA6 のビット 7~4 はリザーブビットとなります。リザーブビットはリードすると常に 1 が読み出され、ライトは無効です。

(a) アドレス : H'FFFA4

ビット :	7	6	5	4	3	2	1	0
初期値 :	0	0	0	0	1	1	1	1
R/W :	R/W	R/W	R/W	R/W	-	-	-	-

ネクストデータ15~12

リザーブビット

TPC出力グループ3の次の

出力データを格納するビットです。

(b) アドレス : H'FFFA6

ビット :	7	6	5	4	3	2	1	0
初期値 :	-	-	-	-	NDR11	NDR10	NDR9	NDR8
R/W :	1	1	1	1	0	0	0	0

リザーブビット

ネクストデータ11~8

TPC出力グループ2の次の

出力データを格納するビットです。

10.2.7 ネクストデータタイネーブルレジスタ A (NDERA)

NDERA は 8 ビットのリード /ライト可能なレジスタで、TPC 出力グループ 1、0 (TP₇ ~ TP₀ 端子) の許可 / 禁止をビット単位で選択します。

ビット :	7	6	5	4	3	2	1	0
初期値 :	0	0	0	0	0	0	0	0
R/W :	R/W							

ネクストデータタイネーブル7~0

TPC出力グループ1、0を許可 / 禁止を選択するビットです。

NDERA により TPC 出力が許可されたビットは、TPCR で選択された 16 ビットタイマのコンペアマッチが発生すると、NDRA の値が PADR の当該ビットに自動転送され出力値が更新されます。TPC 出力を禁止されているビットについては、NDRA から PADR への転送は行われず出力値も変化しません。

NDERA はリセット、またはハードウェアスタンバイモード時に H'00 に初期化されます。ソフトウェアスタンバイモード時には初期化されません。

ビット7~0 : ネクストデータタイネーブル7~0 (NDER7 ~ NDER0)

TPC 出力グループ 1、0 (TP₇ ~ TP₀ 端子) の許可 / 禁止をビット単位で選択します。

ビット 7~0	説明
NDER7 ~ NDER0	
0	TPC 出力 TP ₇ ~ TP ₀ を禁止 (NDR7 ~ NDR0 から PA ₇ ~ PA ₀ への転送禁止) (初期値)
1	TPC 出力 TP ₇ ~ TP ₀ を許可 (NDR7 ~ NDR0 から PA ₇ ~ PA ₀ への転送許可)

10.2.8 ネクストデータイネーブルレジスタ B (NDERB)

NDERB は 8 ビットのリード / ライト可能なレジスタで、TPC 出力グループ 3、2 (TP₁₅ ~ TP₈ 端子) の許可 / 禁止をビット単位で選択します。

ビット :	7	6	5	4	3	2	1	0
初期値 :	0	0	0	0	0	0	0	0
R/W :	R/W							

ネクストデータイネーブル15~8

TPC出力グループ3、2を許可 / 禁止を選択するビットです。

NDERB により TPC 出力が許可されたビットは、TPCR で選択された 16 ビットタイマのコンペアマッチが発生すると、NDRB の値が PBDR の当該ビットに自動転送され出力値が更新されます。TPC 出力を禁止されているビットについては、NDRB から PBDR への転送は行われず出力値も変化しません。

NDERB はリセット、またはハードウェアスタンバイモード時に H'00 に初期化されます。ソフトウェアスタンバイモード時には初期化されません。

ビット7~0 : ネクストデータイネーブル15~8 (NDER15 ~ NDER8)

TPC 出力グループ 3、2 (TP₁₅ ~ TP₈ 端子) の許可 / 禁止をビット単位で選択します。

ビット7~0	説明
NDER15 ~ NDER8	
0	TPC 出力 TP ₁₅ ~ TP ₈ を禁止 (NDR15 ~ NDR8 から PB ₇ ~ PB ₀ への転送禁止) (初期値)
1	TPC 出力 TP ₁₅ ~ TP ₈ を許可 (NDR15 ~ NDR8 から PB ₇ ~ PB ₀ への転送許可)

10.2.9 TPC 出力コントロールレジスタ (TPCR)

TPCR は 8 ビットのリード / ライト可能なレジスタで、TPC 出力の出力トリガ信号をグループ単位で選択します。

ビット :	7	6	5	4	3	2	1	0
初期値 :	1	1	1	1	1	1	1	1
R/W :	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
							<u>グループ0コンペアマッチセレクト1、0</u> TPC出力グループ0 (TP ₃ ~TP ₀) の出力トリガとなるコンペアマッチを選択するビットです。	
					<u>グループ1コンペアマッチセレクト1、0</u> TPC出力グループ1 (TP ₇ ~TP ₄) の出力トリガとなるコンペアマッチを選択するビットです。			
			<u>グループ2コンペアマッチセレクト1、0</u> TPC出力グループ2 (TP ₁₁ ~TP ₈) の出力トリガとなるコンペアマッチを選択するビットです。					
	<u>グループ3コンペアマッチセレクト1、0</u> TPC出力グループ3 (TP ₁₅ ~TP ₁₂) の出力トリガとなるコンペアマッチを選択するビットです。							

TPCR は、リセットまたはハードウェアスタンバイモード時に H'FF に初期化されます。ソフトウェアスタンバイモード時には初期化されません。

10. プログラマブルタイミングパターンコントローラ (TPC)

ビット 7、6 : グループ 3 コンペアマッチセレクト 1、0 (G3CMS1、G3CMS0)

TPC 出力グループ 3 (TP₁₅ ~ TP₁₂ 端子) の出力トリガとなるコンペアマッチを選択します。

ビット 7	ビット 6	説明
G3CMS1	G3CMS0	
0	0	TPC 出力グループ 3 (TP ₁₅ ~ TP ₁₂ 端子) の出力トリガは、16 ビット タイムチャネル 0 のコンペアマッチ
	1	TPC 出力グループ 3 (TP ₁₅ ~ TP ₁₂ 端子) の出力トリガは、16 ビット タイムチャネル 1 のコンペアマッチ
1	0	TPC 出力グループ 3 (TP ₁₅ ~ TP ₁₂ 端子) の出力トリガは、16 ビット タイムチャネル 2 のコンペアマッチ
	1	TPC 出力グループ 3 (TP ₁₅ ~ TP ₁₂ 端子) の出力トリガは、16 ビット タイムチャネル 2 のコンペアマッチ (初期値)

ビット 5、4 : グループ 2 コンペアマッチセレクト 1、0 (G2CMS1、G2CMS0)

TPC 出力グループ 2 (TP₁₁ ~ TP₈ 端子) の出力トリガとなるコンペアマッチを選択します。

ビット 5	ビット 4	説明
G2CMS1	G2CMS0	
0	0	TPC 出力グループ 2 (TP ₁₁ ~ TP ₈ 端子) の出力トリガは、16 ビット タイムチャネル 0 のコンペアマッチ
	1	TPC 出力グループ 2 (TP ₁₁ ~ TP ₈ 端子) の出力トリガは、16 ビット タイムチャネル 1 のコンペアマッチ
1	0	TPC 出力グループ 2 (TP ₁₁ ~ TP ₈ 端子) の出力トリガは、16 ビット タイムチャネル 2 のコンペアマッチ
	1	TPC 出力グループ 2 (TP ₁₁ ~ TP ₈ 端子) の出力トリガは、16 ビット タイムチャネル 2 のコンペアマッチ (初期値)

ビット 3、2 : グループ 1 コンペアマッチセレクト 1、0 (G1CMS1、G1CMS0)

TPC 出力グループ 1 (TP₇ ~ TP₄ 端子) の出力トリガとなるコンペアマッチを選択します。

ビット 3	ビット 2	説明
G1CMS1	G1CMS0	
0	0	TPC 出力グループ 1 (TP ₇ ~ TP ₄ 端子) の出力トリガは、16 ビットタ イムチャネル 0 のコンペアマッチ
	1	TPC 出力グループ 1 (TP ₇ ~ TP ₄ 端子) の出力トリガは、16 ビットタ イムチャネル 1 のコンペアマッチ
1	0	TPC 出力グループ 1 (TP ₇ ~ TP ₄ 端子) の出力トリガは、16 ビットタ イムチャネル 2 のコンペアマッチ
	1	TPC 出力グループ 1 (TP ₇ ~ TP ₄ 端子) の出力トリガは、16 ビットタ イムチャネル 2 のコンペアマッチ (初期値)

ビット1、0：グループ0 コンペアマッチセレクト1、0 (G0CMS1、G0CMS0)

TPC出力グループ0 (TP₃～TP₀端子) の出力トリガとなるコンペアマッチを選択します。

ビット1	ビット0	説明
G0CMS1	G0CMS0	
0	0	TPC出力グループ0 (TP ₃ ～TP ₀ 端子) の出力トリガは、16ビットタイマチャネル0のコンペアマッチ
	1	TPC出力グループ0 (TP ₃ ～TP ₀ 端子) の出力トリガは、16ビットタイマチャネル1のコンペアマッチ
1	0	TPC出力グループ0 (TP ₃ ～TP ₀ 端子) の出力トリガは、16ビットタイマチャネル2のコンペアマッチ
	1	TPC出力グループ0 (TP ₃ ～TP ₀ 端子) の出力トリガは、16ビットタイマチャネル2のコンペアマッチ (初期値)

10.2.10 TPC 出力モードレジスタ (TPMR)

TPMR は 8 ビットのリード /ライト可能なレジスタで、TPC 出力を通常動作で行うか、ノンオーバラップ動作で行うかをグループ単位で指定します。

ビット :	7	6	5	4	3	2	1	0
初期値 :	-	-	-	-	G3NOV	G2NOV	G1NOV	G0NOV
R/W :	-	-	-	-	R/W	R/W	R/W	R/W
<u>リザーブビット</u>								
グループ0ノンオーバラップ TPC出力グループ0 (TP ₃ ~ TP ₀) のノンオーバラップ 動作を設定するビットです。								
グループ1ノンオーバラップ TPC出力グループ1 (TP ₇ ~ TP ₄) のノンオーバラップ 動作を設定するビットです。								
グループ2ノンオーバラップ TPC出力グループ2 (TP ₁₁ ~ TP ₈) のノンオーバラップ 動作を設定するビットです。								
グループ3ノンオーバラップ TPC出力グループ3 (TP ₁₅ ~ TP ₁₂) のノンオーバラップ 動作を設定するビットです。								

ノンオーバラップ動作の TPC 出力は、出力トリガとなる 16 ビットタイマの GRB に出力波形の周期を、また GRA にノンオーバラップ期間を設定し、コンペアマッチ A、B で出力値を変化させます。

詳細は、「10.3.4 TPC 出力ノンオーバラップ動作」を参照してください。

TPMR はリセット、またはハードウェアスタンバイモード時に H'F0 に初期化されます。

ソフトウェアスタンバイモード時には初期化されません。

ビット7~4：リザーブビット

リザーブビットです。リードすると常に1が読み出されます。ライトは無効です。

ビット3：グループ3 ノンオーバラップ (G3NOV)

TPC出力グループ3 (TP₁₅ ~ TP₁₂端子) を通常動作させるか、ノンオーバラップ動作させるかを選択します。

ビット3	説明
G3NOV	
0	TPC出力グループ3は、通常動作（選択された16ビットタイマのコンペアマッチAで出力値を更新します。） (初期値)
1	TPC出力グループ3は、ノンオーバラップ動作（選択された16ビットタイマのコンペアマッチA、Bにより、1出力、0出力を独立に行うことができます。）

ビット2：グループ2 ノンオーバラップ (G2NOV)

TPC出力グループ2 (TP₁₁ ~ TP₈端子) を通常動作させるか、ノンオーバラップ動作させるかを選択します。

ビット2	説明
G2NOV	
0	TPC出力グループ2は、通常動作（選択された16ビットタイマのコンペアマッチAで出力値を更新します。） (初期値)
1	TPC出力グループ2は、ノンオーバラップ動作（選択された16ビットタイマのコンペアマッチA、Bにより、1出力、0出力を独立に行うことができます。）

ビット1：グループ1 ノンオーバラップ (G1NOV)

TPC出力グループ1 (TP₇ ~ TP₄端子) を通常動作させるか、ノンオーバラップ動作させるかを選択します。

ビット1	説明
G1NOV	
0	TPC出力グループ1は、通常動作（選択された16ビットタイマのコンペアマッチAで出力値を更新します。） (初期値)
1	TPC出力グループ1は、ノンオーバラップ動作（選択された16ビットタイマのコンペアマッチA、Bにより、1出力、0出力を独立に行うことができます。）

ビット 0 : グループ 0 ノンオーバラップ (G0NOV)

TPC 出力グループ 0 (TP₃ ~ TP₀ 端子) を通常動作させるか、ノンオーバラップ動作させるかを選択します。

ビット 0	説明
G0NOV	
0	TPC 出力グループ 0 は、通常動作 (選択された 16 ビットタイマのコンペアマッチ A で出力値を更新します。) (初期値)
1	TPC 出力グループ 0 は、ノンオーバラップ動作 (選択された 16 ビットタイマのコンペアマッチ A、B により、1 出力、0 出力を独立に行うことができます。)

10.3 動作説明

10.3.1 概要

TPC 出力は、PADDR、PBDDR と NDERA、NDRB の対応するビットをそれぞれ 1 にセットすることにより許可状態となります。この状態では、対応する PADR、PBDR の内容が出力されます。

その後、TPCR で指定したコンペアマッチが発生すると、ビットに対応する NDRA および NDRB の内容がそれぞれ PADR および PBDR に転送され、出力値が更新されます。

TPC 出力動作を図 10.2 に示します。また、TPC 動作条件を表 10.3 に示します。




図 10.2 TPC 出力動作

表 10.3 TPC 動作条件

NDER	DDR	端子機能
0	0	入力ポート
	1	出力ポート
1	0	入力ポート (ただし、コンペアマッチ時に NDR から DR の転送を行い、DR へのライトはできません。)
	1	TPC パルス出力

次のコンペアマッチが発生するまでに NDRA および NDRB に出力データを書き込むことにより、コンペアマッチごとに最大 16 ビットのデータを順次出力することができます。

ノンオーバラップ動作については、「10.3.4 TPC 出力ノンオーバラップ動作」を参照してください。

10.3.2 出力タイミング

TPC 出力許可状態で指定されたコンペアマッチが発生すると、NDRA/NDRB の内容が PADR/PBDR に転送され、出力されます。

このタイミングを図 10.3 に示します。

コンペアマッチ A により、グループ 2、3 で通常出力を行った場合の例です。




図 10.3 NDR の内容が転送・出力されるタイミング（例）

10.3.3 TPC 出力通常動作

(1) TPC 出力通常動作の設定手順例

TPC 出力通常動作の設定手順例を図 10.4 に示します。




図 10.4 TPC 出力通常動作の設定手順例

(2) TPC 出力通常動作例 (5 相パルス出力例)

TPC 出力を使用して一定周期で 5 相パルスを出力させた例を図 10.5 に示します。




図 10.5 TPC 出力通常動作例 (5 相パルス出力例)

10.3.4 TPC 出力ノンオーバラップ動作

(1) TPC 出力ノンオーバラップ動作の設定手順例

TPC 出力ノンオーバラップ動作の設定手順例を図 10.6 に示します。




図 10.6 TPC 出力ノンオーバラップ動作の設定手順例

(2) TPC 出力ノンオーバラップ動作例 (4 相の相補ノンオーバラップ出力例)

TPC 出力を使用して 4 相の相補ノンオーバラップのパルスを出力させた例を図 10.7 に示します。




図 10.7 TPC 出力ノンオーバラップ動作例 (4 相の相補ノンオーバラップ出力例)

10.3.5 インプットキャプチャによる TPC 出力

TPC 出力は、16 ビットタイマのコンペアマッチだけではなく、インプットキャプチャによっても可能です。

TPCR によって選択された 16 ビットタイマの GRA がインプットキャプチャレジスタとして機能しているとき、インプットキャプチャ信号により TPC 出力を行います。

このタイミングを図 10.8 に示します。




図 10.8 インプットキャプチャによる TPC 出力例

10.4 使用上の注意

10.4.1 TPC 出力端子の動作

$TP_0 \sim TP_{15}$ は 16 ビットタイマ、アドレスバスなどの端子と兼用になっています。これらの端子は、16 ビットタイマ、アドレスバスが出力許可状態になっているときには、TPC 出力を行うことができません。ただし、NDR から DR への転送は、端子の状態にかかわらず常に行うことが可能です。

端子機能の変更は、出力トリガが発生しない状態で行ってください。

10.4.2 ノンオーバラップ動作時の注意

ノンオーバラップ動作時の NDR から DR の転送は以下のようになっています。

- (1) コンペアマッチ A では NDR の内容を常に DR へ転送します。
- (2) コンペアマッチ B では NDR の転送するビットの内容が 0 のときのみ転送を行います。1 のときは転送を行いません。

ノンオーバラップ時の TPC 出力動作を図 10.9 に示します。




図 10.9 TPC 出力ノンオーバラップ動作

したがって、コンペアマッチ B を、コンペアマッチ A よりも先に発生させることにより、0 データの転送を 1 データの転送に先立って行うことが可能です。

この場合、コンペアマッチ B が発生した後、コンペアマッチ A が発生するまで（ノンオーバラップ期間）の間、NDR の内容を変更しないようにしてください。

これは IMFA 割り込みの割り込み処理ルーチンで NDR に次のデータをライトすることによって実現できます。ただし、このライトは次のコンペアマッチ B が発生する前に行なってください。

このタイミングを図 10.10 に示します。




図 10.10 ノンオーバラップ動作と NDR ライトタイミング

11. ウオッチドッグタイマ

11.1 概要

本 LSI は、ウォッチドッグタイマ（WDT）を内蔵しています。WDT には、システムの監視を行うウォッチドッグタイマとインターバルタイマの 2 つの機能があり、いずれかを選択することができます。

ウォッチドッグタイマはシステムの暴走などにより、タイマカウンタ（TCNT）の値が書き換えられずオーバフローすると、本 LSI に対してリセット信号を発生します。

また、インターバルタイマは、TCNT がオーバフローするごとにインターバルタイマ割り込みを発生することができます。

11.1.1 特長

WDT の特長を以下に示します。

8 種類のカウンタ入力クロックを選択可能

/ 2、 / 32、 / 64、 / 128、 / 256、 / 512、 / 2048、 / 4096

インターバルタイマとして使用可能

TCNT がオーバフローするとリセット信号または割り込みを発生

ウォッチドッグタイマ時にはリセット信号、インターバルタイマ時にはインターバルタイマ割り込みを発生します。

ウォッチドッグタイマの発生したリセット信号により、本 LSI 全体を内部リセット、同時にリセット信号を外部に出力可能

ウォッチドッグタイマ時に TCNT のオーバフローによってリセット信号を発生すると、本 LSI 全体は内部リセットされます。同時に、RESO 端子からリセット信号を外部に出力し、システム全体をリセットすることができます。ただし、フラッシュメモリ内蔵製品では RESO 端子は FWE 端子として機能するので、リセット信号を外部に出力する機能はありません。

11.1.2 ブロック図

図 11.1 に WDT のブロック図を示します。




図 11.1 WDT のブロック図

11.1.3 端子構成

WDT で使用する出力端子^{*1}を表 11.1 に示します。

表 11.1 端子構成

名 称	略 称	入出力	機 能
リセット出力	RESO	出力 ^{*2}	ウォッチドッグタイマのリセット信号の外部出力

【注】 *1 フラッシュメモリ内蔵製品にはありません。

*2 オープンドレイン出力端子です。

11.1.4 レジスタ構成

表 11.2 に WDT のレジスタ構成を示します。

表 11.2 レジスタ構成

アドレス ^{*1}	名 称		略 称	R/W	初期値
ライト時 ^{*2}	リード時				
H'FFF8C	H'FFF8C	タイマコントロール／ステータスレジスタ	TCSR	R/(W) ^{*3}	H'18
	H'FFF8D	タイマカウンタ	TCNT	R/W	H'00
H'FFF8E	H'FFF8F	リセットコントロール／ステータスレジスタ	RSTCSR	R/(W) ^{*3}	H'3F

【注】 *1 アドバンストモード時のアドレス下位 20 ビットを示しています。

*2 このアドレスから始まるワードデータとしてライトしてください。

*3 ビット 7 は、フラグをクリアするための 0 ライトのみ可能です。

11.2 各レジスタの説明

11.2.1 タイマカウンタ (TCNT)

TCNT は、8 ビットのリード / ライト 可能なアップカウンタです。

ビット :	7	6	5	4	3	2	1	0
初期値 :	0	0	0	0	0	0	0	0
R/W :	R/W							

【注】 TCNT は、容易に書き換えられないようにライト方法が一般的なレジスタと異なります。
 詳細は「11.2.4 レジスタ書き換え時の注意」を参照してください。

TCSR の TME ビットを 1 にセットすると、TCSR の CKS2 ~ CKS0 ビットで選択された内部クロックにより、カウントアップを開始します。また、TCNT の値がオーバフロー (H'FF ~ H'00) すると、TCSR の OVF フラグが 1 にセットされます。

また、TCNT はリセット、または TME = 0 のとき H'00 に初期化されます。

11.2.2 タイマコントロール / ステータスレジスタ (TCSR)

TCSR は、8 ビットのリード / ライト可能なレジスタで、TCNT に入力するクロックの選択、およびモードの選択などを行います。

ビット :	7	6	5	4	3	2	1	0
	OVF	WT/IT	TME	—	—	CKS2	CKS1	CKS0
初期値 :	0	0	0	1	1	0	0	0
R/W :	R/(W)*1	R/W	R/W	—	—	R/W	R/W	R/W

クロックセレクト
 TCNTに入力するクロックを
 選択するビットです。

リザーブピット

タイマイネーブル
 TCNTの動作 / 停止を選択する
 ビットです。

タイマモードセレクト
 モードを選択するビットです。

オーバフローフラグ
 オーバフローしたこと示す
 ステータスフラグです。

【注】 TCSRは、容易に書き換えられないようにライト方法が一般的なレジスタと異なります。
 詳細は「11.2.4 レジスタ書き換え時の注意」を参照してください。

*1 フラグをクリアするための"0"ライトのみ可能です。

ビット 7~5 はリセット、またはスタンバイモード時に各ビットとも 0 に初期化されます。ビット 2~0 は、リセット時に各ビットとも 0 に初期化されます。なお、ビット 2~0 はソフトウェアスタンバイモード時には、初期化されずにソフトウェアスタンバイモードに遷移する直前の値を保持します。

ビット 7 : オーバフローフラグ (OVF)

TCNT がオーバフロー (H'FF H'00) したことを示すステータスフラグです。

ビット 7	説明
OVF	
0	〔クリア条件〕 OVF=1 の状態で、OVF フラグをリード後、OVF フラグに 0 をライトしたとき (初期値)
1	〔セット条件〕 TCNT が H'FF H'00 に変化したとき

ビット 6 : タイマモードセレクト (WT/IT)

WDT をウォッヂドッグタイマとして使用するか、インターバルタイマとして使用するかを選択するビットです。インターバルタイマ時は TCNT のオーバフローでインターバルタイマ割り込み要求を発生します。また、ウォッヂドッグタイマ時は TCNT のオーバフローでリセット信号を発生します。

ビット 6	説明
WT/IT	
0	インターバルタイマを選択：インターバルタイマ割り込み要求 (初期値)
1	ウォッヂドッグタイマを選択：リセット信号を発生

ビット 5 : タイマイネーブル (TME)

TCNT の動作 / 停止を選択します。WT/IT=1 の場合、SYSCR のソフトウェアスタンバイビット (SSBY) を 0 クリアしてから、TME をセットしてください。また、SSBY を 1 にセットするときは、TME を 0 クリアしてください。

ビット 5	説明
TME	
0	TCNT を H'00 に初期化し、カウント動作は停止 (初期値)
1	TCNT はカウント動作

ビット 4、3 : リザーブビット

リザーブビットです。リードすると常に 1 が読み出されます。ライトは無効です。

11. ウオッチドッグタイマ

ビット2~0：クロックセレクト2~0(CKS2~0)

システムクロック()を分周して得られる8種類の内部クロックからTCNTに入力するクロックを選択するビットです。

ビット2	ビット1	ビット0	説明
CKS2	CKS1	CKS0	
0	0	0	/2 (初期値)
		1	/32
	1	0	/64
		1	/128
1	0	0	/256
		1	/512
	1	0	/2048
		1	/4096

11.2.3 リセットコントロール / ステータスレジスタ (RSTCSR)

RSTCSR は 8 ビットのリード / ライト 可能なレジスタで、ウォッヂドッグタイマのオーバフローによるリセット信号の発生状態のモニタ、およびリセット信号の外部への出力を制御します。

ビット :	7	6	5	4	3	2	1	0
	WRST	RSTOE	—	—	—	—	—	—
初期値 :	0	0	1	1	1	1	1	1
R/W :	R/(W)*1	R/W	—	—	—	—	—	—

リザーブビット
リセット出力イネーブル
 リセット信号の外部への出力を
 許可 / 禁止するビットです。

ウォッヂドッグタイマリセット
 リセット信号が発生したことを
 示すビットです。

【注】 RSTCSRは、容易に書き換えられないように、ライト方法が一般的のレジスタと異なります。
 詳細は「11.2.4 レジスタ書き換え時の注意」を参照してください。

*1 ビット7は、フラグをクリアするための0ライトのみ可能です。

11. ウオッチドッグタイマ

ビット7、6は、RES端子によるリセット信号で初期化されます。ウォッチドッグタイマのオーバーフローによるリセット信号では初期化されません。

ビット7：ウォッチドッグタイマリセット（WRST）

ウォッチドッグタイマ時にTCNTがオーバーフローし、リセット信号が発生したことを示すビットです。

オーバーフローで発生したリセット信号により、本LSI全体が内部リセットされます。同時に、RSTOEビットが1にセットされていると、このリセット信号をRESO端子からLowレベルを外部に出力し、システム全体の初期化を行うことができます。

ただし、フラッシュメモリ内蔵製品にはRESO端子はありません。

ビット7	説明
WRST	
0	[クリア条件] (1) RES端子によるリセット信号 (2) WRST=1の状態で、WRSTフラグをリード後、WRSTフラグに0をライトしたとき
1	[セット条件] ウォッチドッグタイマ時に、TCNTがオーバーフローし、リセット信号が発生したとき

ビット6：リセット出力イネーブル（RSTOE）

ウォッチドッグタイマ時にTCNTがオーバーフローして発生したリセット信号のRESO端子からの出力の許可／禁止を選択します。ただし、フラッシュメモリ内蔵製品にはRESO端子はありません。

ビット6	説明
RSTOE	
0	リセット信号の外部出力を禁止
1	リセット信号の外部出力を許可

ビット5~0：リザーブビット

リザーブビットです。リードすると常に1が読み出されます。ライトは無効です。

11.2.4 レジスタ書き換え時の注意

WDT の TCNT、TCSR、RSTCSR は、容易に書き換えられないように、ライト方法が一般レジスタと異なります。リード / ライトの方法を以下に示します。

(1) TCNT、TCSR へのライト

TCNT、TCSR ヘライトする場合、必ずワード転送命令を使用してください。バイト命令では、ライトすることができます。図 11.2 に TCNT、TCSR へのライトデータを示します。

ライト時のアドレスは、TCNT、TCSR とも同一アドレスになっています。そのため、TCNT、TCSR ヘライトするときは、下位バイトをライトデータに、上位バイトを H'5A (TCNT のとき) または H'A5 (TCSR のとき) にしてワード転送を行います。

これにより、下位バイトのデータが TCNT、または TCSR ヘライトされます。

< TCNT ライト時 >



< TCSR ライト時 >



【注】* アドバンストモード時のアドレス下位20ビットを示しています。

図 11.2 TCNT、TCSR へのライトデータ

(2) RSTCSRへのライト

RSTCSRへライトする場合、必ずワード転送命令を使用してください。バイト転送命令では、ライトすることができます。図11.3にRSTCSRのライトデータを示します。

WRSTビットへ0をライトする場合、上位バイトをH'A5、下位バイトをH'00としてワード転送を行います。これにより、下位バイトのデータ(H'00)がRSTCSRのWRSTビットへライトされ、WRSTビットが0にクリアされます。

RSTOEビットへライトする場合、上位バイトをH'5A、下位バイトをライトデータとしてワード転送を行います。

これにより、下位バイトのデータがRSTOEビットへライトされます。

<WRSTビットへ"0"をライトするとき>		
アドレス	H'FFF8E*	15 8 7 0 H'A5 H'00
<RSTOEビットライト時>		
アドレス	H'FFF8E*	15 8 7 0 H'5A ライトデータ

【注】* アドバンストモード時のアドレス下位20ビットを示しています。

図11.3 RSTCSRへのライトデータ

(3) TCNT、TCSR、RSTCSRのリード

TCNT、TCSR、RSTCSRをリードする場合、アドレスH'FFF8CにTCSR、H'FFF8DにTCNT、H'FFF8FにRSTCSRが割り当てられています。

したがって、一般的のレジスタと同様にリードしてください。リードの場合は、バイト転送命令を使用することができます。表11.3にTCNT、TCSR、RSTCSRのリードを示します。

表11.3 TCNT、TCSR、RSTCSRのリード

アドレス*	レジスタ
H'FFF8C	TCSR
H'FFF8D	TCNT
H'FFF8F	RSTCSR

【注】* アドバンストモード時のアドレス下位20ビットを示しています。

11.3 動作説明

以下にウォッヂドッグタイマ時、インターバルタイマ時の WDT の動作について説明します。

11.3.1 ウォッヂドッグタイマ時の動作

図 11.4 にウォッヂドッグタイマ時の動作を示します。

ウォッヂドッグタイマとして使用する場合は、TCSR の WT/IT ビット、TME ビットをそれぞれ 1 にセットします。

プログラムでは TCNT がオーバフローする前に、ソフトウェアで TCNT の値を書き換えて（通常は H'00 をライト）、常にオーバフローが発生しないようにします。システムの暴走などにより、TCNT の値が書き換えられず、オーバフローすると、518 ステート期間、本 LSI 内部をリセットします。

WDT によるリセット信号は、RESO 端子から外部に出力し、外部システムをリセットすることができます。外部へのリセット信号は、132 ステート期間出力されます。外部への出力の許可 / 禁止は、RSTCSR の RSTOE ビットによって選択します。ただし、フラッシュメモリ内蔵製品には RESO 端子はありません。

WDT によるリセットと RES 端子によるリセットは、同一ベクタです。そのため、RES 端子によるリセットか、WDT によるリセットかは、RSTCSR の WRST ビットをチェックすることによって判別してください。

また、RES 端子によるリセットと WDT のオーバフローによるリセットが同時に発生した場合は、RES 端子によるリセットが優先されます。




図 11.4 ウォッヂドッグタイマモード時の動作

11.3.2 インターバルタイマ時の動作

図 11.5 にインターバルタイマ時の動作を示します。

インターバルタイマとして使用するには、TCSR の WT/IT ビットを 0 にクリアし、TME ビットを 1 にセットします。

インターバルタイマとして動作しているときは、TCNT がオーバフローするごとに、インターバルタイマ割り込み要求が発生します。これにより、一定時間ごとにインターバルタイマ割り込みを発生させることができます。




図 11.5 インターバルタイマ時の動作

11.3.3 オーバフローフラグ (OVF) セットタイミング

図 11.6 に OVF フラグのセットタイミングを示します。

TCSR の OVF フラグは、TCNT がオーバフローすると 1 にセットされます。このとき同時にウォッチドッグタイマ時にはリセット信号出力、インターバルタイマ時にはインターバルタイマ割り込みが発生します。




図 11.6 OVF フラグのセットタイミング

11.3.4 ウオッチドッグタイマリセット (WRST) のセットタイミング

RSTCSR の WRST ビットは、TCSR の WT/IT ビット、TME ビットをそれぞれ 1 にセットしたとき有効になります。

図 11.7 に WRST ビットのセット、および内部リセットタイミングを示します。

TCNT がオーバーフローして、OVF フラグが 1 にセットされたとき、WRST ビットは 1 にセットされます。このとき同時に、本 LSI 全体に対して内部リセット信号を発生します。この内部リセット信号で OVF フラグは 0 にクリアされますが、WRST ビットは 1 にセットされたままです。したがって、リセット処理ルーチンの中で、必ず WRST ビットのクリアを行ってください。




図 11.7 WRST ビットのセットおよび内部リセットタイミング

11.4 割り込み

インターバルタイマ時、オーバフローによりインターバルタイマ割り込み(WOVI)を発生します。インターバルタイマ割り込みは TCSR の OVF フラグが 1 にセットされると常に要求されます。

11.5 使用上の注意

(1) TCNT のライトとカウントアップの競合

図 11.8 に TCNT のライトとカウントアップの競合を示します。

TCNT のライトサイクル中の T_3 ステートでカウントアップが発生しても、カウントアップされずカウンタライトが優先されます。




図 11.8 TCNT のライトとカウントアップの競合

(2) CKS2 ~ CKS0 ビットの切り替え

CKS2 ~ CKS0 ビットを切り替えるときは、TCSR の TME ビットを 0 にクリアし、TCNT を停止させてから行ってください。

12. シリアルコミュニケーションインターフェース (SCI)

12.1 概要

本LSIは、独立した2チャネルのシリアルコミュニケーションインターフェース(SCI:Serial Communication Interface)を備えています。2チャネルは、同一の機能を持っています。SCIは、調歩同期式通信とクロック同期式通信の2方式でシリアル通信ができます。また、複数のプロセッサ間のシリアル通信機能(マルチプロセッサ通信機能)を備えています。

消費電流低減のためSCIを使用しない場合には、SCI各チャネル単独に停止することができます。詳細は「20.6 モジュールスタンバイ機能」を参照してください。

また、SCIは"ISO/IEC7816-3(Identification Card)"に準拠したICカードインターフェース用シリアル通信機能としてスマートカードインターフェースをサポートしています。通常のシリアルコミュニケーションインターフェースとスマートカードインターフェースの切り替えはレジスタの設定で行います。

12.1.1 特長

通常のシリアルコミュニケーションインターフェースの特長を以下に示します。

シリアル通信モードを調歩同期式モード/クロック同期式モードから選択可能

(a) 調歩同期式モード

キャラクタ単位で同期をとる調歩同期式方式でシリアルデータの通信を行います。Universal Asynchronous Receiver/Transmitter(UART)やAsynchronous Communication Interface Adapter(ACIA)など標準の調歩同期式通信用LSIとのシリアルデータ通信が可能です。

また、複数のプロセッサとシリアルデータ通信ができるマルチプロセッサ間通信機能を備えています。

シリアルデータ通信フォーマットを12種類のフォーマットから選択できます。

- データ長 : 7ビット/8ビット
- ストップビット長 : 1ビット/2ビット
- パリティ : 偶数パリティ/奇数パリティ/パリティなし
- マルチプロセッサビット : 1/0
- 受信エラーの検出 : パリティエラー、オーバランエラー、フレーミングエラーを検出
- ブレークの検出 : フレーミングエラー発生時にRxD端子のレベルを直接リードすることによりブレークを検出できます。

(b) クロック同期式モード

クロックに同期してシリアルデータ通信を行います。クロック同期式通信機能を持つ他の LSI とのシリアルデータ通信が可能です。

シリアルデータ通信フォーマットは 1 種類です。

- データ長 : 8 ビット
- 受信エラーの検出 : オーバランエラーを検出

全二重通信が可能

独立した送信部と受信部を備えているので、送信と受信を同時に行うことができます。また、送信部、および受信部ともにダブルバッファ構造になっていますのでシリアルデータの連続送信、連続受信ができます。

送受信するシリアルデータに対して、

- LSB ファースト / MSB ファースト
- データのロジックレベルの反転

を設定することができます。

内蔵ボーレートジェネレータにより任意のビットレートを選択可能

送受信クロックソースを、ボーレートジェネレータからの内部クロック、または SCK 端子からの外部クロックから選択可能

4 種類の割り込み要因

送信データエンプティ、送信終了、受信データフル、受信エラーの 4 種類の割り込み要因があり、それぞれ独立に要求することができます。

スマートカードインターフェースの特長を以下に示します。

調歩同期式モード

- データ長 : 8 ビット
- パリティビットの生成およびチェック
- 受信モードにおけるエラーシグナル（パリティエラー）の送出
- 送信モードにおけるエラーシグナルの検出とデータの自動再送信
- ダイレクトコンベンション / インバースコンベンションの両方をサポート

内蔵ボーレートジェネレータにより任意のビットレートを選択可能

3 種類の割り込み要因

送信データエンプティ、受信データフル、送受信エラーの 3 種類の割り込み要因があり、それぞれ独立に要求することができます。

12.1.2 ブロック図

図 12.1 に SCI のブロック図を示します。




図 12.1 SCI のブロック図

12.1.3 端子構成

SCI は、チャネルごとに表 12.1 に示すシリアル端子を持っています。

表 12.1 端子構成

チャネル	名称	略称	入出力	機能
0	シリアルクロック端子	SCK ₀	入出力	SCl ₀ のクロック入出力
	レシーブデータ端子	RxD ₀	入力	SCl ₀ の受信データ入力
	トランスマットデータ端子	TxD ₀	出力	SCl ₀ の送信データ出力
1	シリアルクロック端子	SCK ₁	入出力	SCl ₁ のクロック入出力
	レシーブデータ端子	RxD ₁	入力	SCl ₁ の受信データ入力
	トランスマットデータ端子	TxD ₁	出力	SCl ₁ の送信データ出力

12.1.4 レジスタ構成

SCI には、表 12.2 に示す内部レジスタがあります。これらのレジスタにより調歩同期式モード / クロック同期式モードの指定、データフォーマットの指定、ビットレートの指定、送信部 / 受信部の制御、およびシリアルコミュニケーションインターフェースとスマートカードインターフェースの切り替えの指定を行うことができます。

表 12.2 レジスタ構成

チャネル	アドレス ^{*1}	名称	略称	R/W	初期値
0	H'FFFB0	シリアルモードレジスタ	SMR	R/W	H'00
	H'FFFB1	ビットレートレジスタ	BRR	R/W	H'FF
	H'FFFB2	シリアルコントロールレジスタ	SCR	R/W	H'00
	H'FFFB3	トランスマットデータレジスタ	TDR	R/W	H'FF
	H'FFFB4	シリアルステータスレジスタ	SSR	R/(W) ^{*2}	H'84
	H'FFFB5	レシーブデータレジスタ	RDR	R	H'00
	H'FFFB6	スマートカードモードレジスタ	SCMR	R/W	H'F2
1	H'FFFB8	シリアルモードレジスタ	SMR	R/W	H'00
	H'FFFB9	ビットレートレジスタ	BRR	R/W	H'FF
	H'FFFBAA	シリアルコントロールレジスタ	SCR	R/W	H'00
	H'FFFBB	トランスマットデータレジスタ	TDR	R/W	H'FF
	H'FFFBBC	シリアルステータスレジスタ	SSR	R/(W) ^{*2}	H'84
	H'FFFBBD	レシーブデータレジスタ	RDR	R	H'00
	H'FFFBEE	スマートカードモードレジスタ	SCMR	R/W	H'F2

【注】 *1 アドバンストモード時のアドレス下位 20 ビットを示しています。

*2 フラグをクリアにするための 0 ライトのみ可能です。

12.2 各レジスタの説明

12.2.1 レシーブシフトレジスタ (RSR)

RSR は、シリアルデータを受信するためのレジスタです。

ビット :	7	6	5	4	3	2	1	0
R/W :	—	—	—	—	—	—	—	—

SCI は、RSR に RxD 端子から入力されたシリアルデータを LSB (ビット 0) から受信した順にセットし、パラレルデータに変換します。1 バイトのデータ受信を終了すると、データは自動的に RDR へ転送されます。

CPU から RSR を直接リード / ライトすることはできません。

12.2.2 レシーブデータレジスタ (RDR)

RDR は、受信したシリアルデータを格納するレジスタです。

ビット :	7	6	5	4	3	2	1	0
初期値 :	0	0	0	0	0	0	0	0
R/W :	R	R	R	R	R	R	R	R

SCI は、1 バイトのシリアルデータの受信が終了すると、RSR から RDR へ受信したシリアルデータを転送して格納し、受信動作を完了します。この後、RSR は受信可能になります。

このように、RSR と RDR はダブルバッファになっているため連続した受信動作が可能です。

RDR は、リード専用レジスタですので CPU からライトすることはできません。

RDR は、リセット、またはスタンバイモード時に H'00 に初期化されます。

12.2.3 トランスマットシフトレジスタ (TSR)

TSR は、シリアルデータを送信するためのレジスタです。

ビット :	7	6	5	4	3	2	1	0
R/W :	—	—	—	—	—	—	—	—

SCI は、TDR から送信データをいったん TSR に転送し、LSB (ビット 0) から順に TxD 端子に送り出すことでシリアルデータ送信を行います。

1 バイトのデータ送信を終了すると自動的に TDR から TSR へ次の送信データを転送し、送信を開始します。ただし SSR の TDRE ビットが 1 にセットされている場合には、TDR から TSR へのデータ転送は行いません。

CPU から、直接 TSR をリード / ライトすることはできません。

12.2.4 トランスマットデータレジスタ (TDR)

TDR は、シリアル送信するデータを格納する 8 ビットのレジスタです。

ビット :	7	6	5	4	3	2	1	0
初期値 :	1	1	1	1	1	1	1	1
R/W :	R/W							

SCI は、TSR の空を検出すると、TDR にライトされた送信データを TSR に転送してシリアル送信を開始します。TSR のシリアルデータ送信中に TDR に次の送信データをライトしておくと、連続シリアル送信ができます。

TDR は、常に CPU によるリード / ライトが可能です。

TDR は、リセット、またはスタンバイモード時に H'FF に初期化されます。

12.2.5 シリアルモードレジスタ (SMR)

SMR は、SCI のシリアル通信フォーマットの設定と、ボーレートジェネレータのクロックソースを選択するための 8 ビットのレジスタです。

SMR は、常に CPU によるリード / ライトが可能です。

SMR は、リセット、またはスタンバイモード時に H'00 に初期化されます。

ビット7 : コミュニケーションモード (C/A) / GSM モード (GM)

通常のシリアルコミュニケーションインターフェースとスマートカードインターフェースでは、機能が異なります。SCMR の SMIF ビットによって切り換わります。

(a) シリアルコミュニケーションインターフェースの時 (SCMR の SMIF ビットが 0)
 SCI の動作モードを調歩同期式モード / クロック同期式モードのいずれかから選択します。

ビット 7	説明
C/A	
0	調歩同期式モード (初期値)
1	クロック同期式モード

(b) スマートカードインターフェースの時 (SCMR の SMIF ビットが 1)
 スマートカードインターフェースの時 GSM モードを選択します。

ビット 7	説明
GM	
0	TEND フラグがスタートビットから 12.5 etu 後に発生します。 (初期値)
1	TEND フラグがスタートビットから 11.0 etu 後に発生します。

【注】 etu (Elementary Time Unit) : 1 ビットの転送期間

ビット 6 : キャラクタレンジス (CHR)

調歩同期式モードのデータ長を 7 ビット / 8 ビットデータのいずれかから選択します。クロック同期式モードでは CHR の設定にかかわらず、データ長は 8 ビットデータ固定です。

ビット 6	説明
CHR	
0	8 ビットデータ (初期値)
1	7 ビットデータ*

【注】 *7 ビットデータを選択した場合、TDR の MSB (ビット 7) は送信されません。

ビット 5 : パリティイネーブル (PE)

調歩同期式モードでは、送信時にパリティビットの付加を、受信時にパリティビットのチェックを行うかどうかを選択します。クロック同期式モードでは、PE ビットの設定にかかわらずパリティビットの付加、およびチェックは行いません。

ビット 5	説明
PE	
0	パリティビットの付加、およびチェックを禁止 (初期値)
1	パリティビットの付加、およびチェックを許可*

【注】 * PE ビットに 1 をセットすると送信時には、O/E ビットで指定した偶数、または奇数パリティを送信データに付加して送信します。受信時には、受信したパリティビットが O/E ビットで指定した偶数、または奇数パリティになっているかどうかをチェックします。

ビット4：パリティモード（O/E）

パリティの付加やチェックを偶数パリティ／奇数パリティのいずれで行うかを選択します。O/E ビットの設定は、調歩同期式モードで PE ビットに 1 を設定しパリティビットの付加やチェックを許可したときのみ有効になります。クロック同期式モードや、調歩同期式モードでパリティの付加やチェックを禁止している場合には、O/E ビットの指定は無効です。

ビット4	説明	
O/E		
0	偶数パリティ ¹	(初期値)
1	奇数パリティ ²	

【注】 *1 偶数パリティに設定すると送信時には、パリティビットと送信キャラクタを合わせて、その中の 1 の数の合計が偶数になるようにパリティビットを付加して送信します。

受信時には、パリティビットと受信キャラクタを合わせて、その中の 1 の数の合計が偶数であるかどうかをチェックします。

*2 奇数パリティに設定すると送信時には、パリティビットと送信キャラクタを合わせて、その中の 1 の数の合計が奇数になるようにパリティビットを付加して送信します。

受信時には、パリティビットと受信キャラクタを合わせて、その中の 1 の数の合計が奇数であるかどうかをチェックします。

ビット3：ストップビットレンジス（STOP）

調歩同期式モードでのストップビットの長さを 1 ビット / 2 ビットのいずれかから選択します。STOP ビットの設定は調歩同期式モードでのみ有効になります。クロック同期式モードに設定した場合にはストップビットは付加されませんので、このビットの設定は無効です。

ビット3	説明	
STOP		
0	1ストップビット ¹	(初期値)
1	2ストップビット ²	

【注】 *1 送信時には、送信キャラクタの最終尾に 1 ビットの 1 (ストップビット) を付加して送信します。

*2 送信時には、送信キャラクタの最終尾に 2 ビットの 1 (ストップビット) を付加して送信します。

なお、受信時には STOP ビットの設定にかかわらず、受信したストップビットの 1 ビット目のみをチェックします。ストップビットの 2 ビット目が 1 の場合は、ストップビットとして扱いますが、0 の場合は、次の送信キャラクタのスタートビットとして扱います。

ビット2：マルチプロセッサモード（MP）

マルチプロセッサフォーマットを選択します。マルチプロセッサフォーマットを選択した場合、PEビット、およびO/Eビットにおけるパリティの設定は無効になります。また、MPビットの設定は、調歩同期式モードのときのみ有効です。クロック同期式モードでは、MPビットの設定は無効です。

マルチプロセッサ通信機能については、「12.3.3 マルチプロセッサ通信機能」を参照してください。

ビット2	説明	
MP		
0	マルチプロセッサ機能の禁止	(初期値)
1	マルチプロセッサフォーマットを選択	

ビット1、0：クロックセレクト1、0（CKS1、0）

内蔵ボーレートジェネレータのクロックソースを選択します。CKS1、0ビットの設定により、/4、/16、/64の4種類からクロックソースを選択できます。

クロックソースと、ビットレートレジスタの設定値、およびボーレートの関係については、「12.2.8ビットレートレジスタ」を参照してください。

ビット1	ビット0	説明
CKS1	CKS0	
0	0	クロック
	1	/4 クロック
1	0	/16 クロック
	1	/64 クロック

12.2.6 シリアルコントロールレジスタ (SCR)

SCR は、SCI の送信 / 受信動作、調歩同期式モードでのシリアルクロック出力、割り込み要求の許可 / 禁止、および送信 / 受信クロックソースの選択を行うレジスタです。

ビット :	7	6	5	4	3	2	1	0
	TIE	RIE	TE	RE	MPIE	TEIE	CKE1	CKE0
初期値 :	0	0	0	0	0	0	0	0
R/W :	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W

クロックイネーブル1、0
SCIのクロックソースを
選択するビットです。

トランスマットエンドインタラプト
イネーブル
送信終了割り込み (TEI) 要求を許可 / 禁止するビットです。

マルチプロセッササインタラプトイネーブル
マルチプロセッサ割り込みを許可 / 禁止する
ビットです。

レシーブイネーブル
受信動作を許可 / 禁止するビットです。

トランスマットイネーブル
送信動作を許可 / 禁止するビットです。

レシーブインタラプトイネーブル
受信データフル割り込み (RXI) 要求と、受信エラー割り込み (ERI) 要求を
許可 / 禁止するビットです。

トランスマットインタラプトイネーブル
送信データエンディティ割り込み (TXI) 要求を許可 / 禁止するビットです。

SCR は、常に CPU によるリード / ライトが可能です。

SCR は、リセット、またはスタンバイモード時に H'00 に初期化されます。

ピット7：トランスマッティンタラプトイネーブル (TIE)

TDR から TSR へシリアル送信データが転送され SSR の TDRE フラグが 1 にセットされたときに、送信データエンブティ割り込み (TXI) 要求の発生を許可 / 禁止します。

ピット7	説明	
TIE		
0	送信データエンブティ割り込み (TXI) 要求の禁止*	(初期値)
1	送信データエンブティ割り込み (TXI) 要求の許可	

【注】 * TXI 割り込み要求の解除は、TDRE フラグから 1 をリードした後、0 にクリアするか、または TIE ピットを 0 にクリアすることで行うことができます。

ピット6：レシーブインタラプトイネーブル (RIE)

シリアル受信データが RSR から RDR へ転送されて SSR の RDRF フラグが 1 にセットされたとき、受信データフル割り込み (RXI) 要求、および受信エラー割り込み (ERI) 要求の発生を許可 / 禁止します。

ピット6	説明	
RIE		
0	受信データフル割り込み (RXI) 要求、および受信エラー割り込み (ERI) 要求を禁止*	(初期値)
1	受信データフル割り込み (RXI) 要求、および受信エラー割り込み (ERI) 要求を許可	

【注】 * RXI、および ERI 割り込み要求の解除は、RDRF、または FER、PER、ORER の各フラグから 1 をリードした後、0 にクリアするか、RIE ピットを 0 にクリアすることで行えます。

ピット5：トランスマッティイネーブル (TE)

SCI のシリアル送信動作の開始を許可 / 禁止します。

ピット5	説明	
TE		
0	送信動作を禁止*	(初期値)
1	送信動作を許可*	

【注】 *1 SSR の TDRE フラグは 1 に固定されます。

*2 この状態で、TDR に送信データをライトして、SSR の TDRE フラグを 0 にクリアするとシリアル送信を開始します。

なお、TE ピットを 1 にセットする前に必ず SMR の設定を行い送信フォーマットを決定してください。

ビット4：レシーブイネーブル（RE）

SCIのシリアル受信動作の開始を許可／禁止します。

ビット4	説明
RE	
0	受信動作を禁止 ^{*1} (初期値)
1	受信動作を許可 ^{*2}

【注】 *1 REビットを0にクリアしてもRDRF、FER、PER、ORERの各フラグは影響を受けず、状態を保持しますので注意してください。

- *2 この状態で調歩同期式モードの場合はスタートビットを、クロック同期式モードの場合は同期クロック入力をそれぞれ検出すると、シリアル受信を開始します。
なお、REビットを1にセットする前に必ずSMRの設定を行い、受信フォーマットを決定してください。

ビット3：マルチプロセッサインタラプトイネーブル（MPIE）

マルチプロセッサ割り込みを許可／禁止します。MPIEビットの設定は、調歩同期式モードで、かつ、SMRのMPビットが1に設定されている受信時にのみ有効です。

クロック同期式モードのとき、あるいはMPビットが0のときにはMPIEビットの設定は無効です。

ビット3	説明
MPIE	
0	マルチプロセッサ割り込み禁止状態（通常の受信動作をします）（初期値） 〔クリア条件〕 (1) MPIEビットを0にクリア (2) MPB=1のデータを受信したとき
1	マルチプロセッサ割り込み許可状態* マルチプロセッサビットが1のデータを受け取るまで受信割り込み（RXI）要求、受信エラー割り込み（ERI）要求、およびSSRのRDRF、FER、ORERの各フラグのセットを禁止します。

【注】 * RSRからRDRへの受信データの転送、および受信エラーの検出とSSRのRDRF、FER、ORERの各フラグのセットは行いません。MPB=1を含む受信データを受信すると、SSRのMPBビットを1にセットし、MPIEビットを自動的に0にクリアし、RXI、ERI割り込み要求の発生（SCRのTIE、RIEビットが1にセットされている場合）とFER、ORERフラグのセットが許可されます。

ビット2：トランスマットエンドインターラプトイネーブル (TEIE)

MSB データ送出時に有効な送信データが TDR ないとき、送信終了割り込み (TEI) 要求の発生を許可 / 禁止します。

ビット2	説明	
TEIE		
0	送信終了割り込み (TEI) 要求を禁止*	(初期値)
1	送信終了割り込み (TEI) 要求を許可*	

【注】 * TEI の解除は、SSR の TDRE フラグから 1 をリードした後、0 にクリアして TEND フラグを 0 にクリアするか、TEIE ビットを 0 にクリアすることで行うことができます。

ビット1、0：クロックイネーブル 1、0 (CKE1、0)

通常のシリアルコミュニケーションインターフェースとスマートカードインターフェースでは、機能が異なります。また、SCMR の SMIF ビットによって切り換わります。

(a) シリアルコミュニケーションインターフェースの時 (SCMR の SMIF ビットが 0)

SCI のクロックソースの選択、および SCK 端子からのクロック出力の許可 / 禁止を設定します。 CKE1 ビットと CKE0 ビットの組み合わせによって SCK 端子を入出力ポートにするか、シリアルクロック出力端子にするか、またはシリアルクロック入力端子にするかが決まります。

ただし、CKE0 ビットの設定は調歩同期式モードで内部クロック動作 (CKE1=0) 時のみ有効です。 クロック同期式モードのとき、および外部クロック動作 (CKE1=1) の場合は CKE0 ビットの設定は無効です。また、SMR で SCI の動作モードを設定する前に CKE1、CKE0 ビットを設定してください。 SCI のクロックソースの選択についての詳細は「12.3 動作説明」の表 12.9 を参照してください。

ビット1	ビット0	説明	
CKE1	CKE0		
0	0	調歩同期式モード	内部クロック / SCK 端子は入出力ポート* ¹
		クロック同期式モード	内部クロック / SCK 端子は同期クロック出力* ¹
	1	調歩同期式モード	内部クロック / SCK 端子はクロック出力* ²
		クロック同期式モード	内部クロック / SCK 端子は同期クロック出力
1	0	調歩同期式モード	外部クロック / SCK 端子はクロック入力* ³
		クロック同期式モード	外部クロック / SCK 端子は同期クロック入力
	1	調歩同期式モード	外部クロック / SCK 端子はクロック入力* ³
		クロック同期式モード	外語クロック / SCK 端子は同期クロック入力

【注】 *1 初期値

*2 ピットレートと同じ周波数のクロックを出力

*3 ピットレートの 16 倍の周波数のクロックを入力

(b) スマートカードインターフェースの時 (SCMR の SMIF ビットが 1)
CKE1 ビットと CKE0 ビットおよび SMR の GM ビットの組み合わせによって SCK 端子を入出力ポートにするか、シリアルクロック出力端子にするかが決まります。

SMR	ビット 1	ビット 0	説明
GM	CKE1	CKE0	
0	0	0	SCK 端子は入出力ポート (初期値)
		1	SCK 端子はクロック出力
1	1	0	SCK 端子は Low レベル出力固定
		1	SCK 端子はクロック出力
	1	0	SCK 端子は High レベル出力固定
		1	SCK 端子はクロック出力

12.2.7 シリアルステータスレジスタ (SSR)

SCI の動作状態を示すステータスフラグと、マルチプロセッサビットを内蔵した 8 ビットのレジスタです。

ビット :	7	6	5	4	3	2	1	0
	TDRE	RDRF	ORER	FER/ERS	PER	TEND	MPB	MPBT
初期値 :	1	0	0	0	0	1	0	0
R/W :	R/(W)* ¹	R	R	R/W				

マルチプロセッサ
 ビットトランスマスク
 送信時のマルチプロ
 セッサビットの値を
 設定するビットです。

マルチプロセッサビット
 受信したマルチプロセッサ
 ビットを格納するビットです。

トランスマットエンド*²
 送信終了を示すステータスフラグです。

パリティエラー
 受信時にパリティエラーを検出したことを
 示すステータスフラグです。

フレーミングエラー (FER) /
 エラーシグナルステータス (ERS) *²
 受信フレーミングエラーを検出したことを示す
 ステータスフラグです。または、エラーシグナルが
 送出されたことを示すフラグです。

オーバランエラー
 受信時にオーバランエラーを検出したことを
 示すステータスフラグです。

レシーブデータレジスタフル
 受信を完了しRDRにデータが格納されていることを
 示すステータスフラグです。

トランスマットデータレジスタエンプティ
 TDRからTSRに送信データが転送されTDRにデータをライトすることが
 可能であることを示すステータスフラグです。

【注】*1 フラグをクリアするための0ライトのみ可能です。

*2 通常のシリアルコミュニケーションインターフェースとスマートカードインターフェースでは
機能が異なります。

SSR は常に CPU からリード / ライトできます。ただし、TDRE、RDRF、ORER、PER、FER の各フラグへ 1 をライトすることはできません。また、これらを 0 にクリアするためには、あらかじめ 1 をリードしておく必要があります。また、TEND フラグ、および MPB フラグはリード専用であり、ライトすることはできません。

SSR は、リセット、またはスタンバイモード時に H'84 に初期化されます。

ビット 7 : トランスマットデータレジスタエンプティ (TDRE)

TDR から TSR にデータ転送が行われ TDR に次のシリアル送信データをライトすることが可能になったことを示します。

ビット 7	説明
TDRE	
0	TDR に有効な送信データがライトされていることを表示 〔クリア条件〕 TDRE=1 の状態をリードした後、0 をライトしたとき
1	TDR に有効な送信データがないことを表示 〔セット条件〕 (1) リセット、またはスタンバイモード時 (2) SCR の TE ビットが 0 のとき (3) TDR から TSR にデータ転送が行われて TDR にデータライトが可能になったとき

ビット 6 : レシーブデータレジスタフル (RDRF)

受信したデータが RDR に格納されていることを示します。

ビット 6	説明
RDRF	
0	RDR に受信データが格納されていないことを表示 〔クリア条件〕 (1) リセット、またはスタンバイモード時 (2) RDRF=1 の状態をリードした後、0 をライトしたとき
1	RDR に受信データが格納されていることを表示 〔セット条件〕 シリアル受信が正常終了し、RSR から RDR へ受信データが転送されたとき

【注】 受信時にエラーを検出したとき、および SCR の RE ビットを 0 にクリアしたときには RDR および RDRF フラグは影響を受けず以前の状態を保持します。

RDRF フラグが 1 にセットされたまま次のデータを受信完了するとオーバランエラーを発生し、受信データが失われますので注意してください。

ピット5：オーバランエラー (ORER)

受信時にオーバランエラーが発生して異常終了したことを示します。

ピット5	説明
ORER	
0	受信中、または正常に受信を完了したことを表示 〔クリア条件〕 (1) リセット、またはスタンバイモード時 (2) ORER=1 の状態をリードした後、0 をライトしたとき (初期値) ^{*1}
1	受信時にオーバランエラーが発生したことを表示 ^{*2} 〔セット表示〕 RDRF=1 の状態で次のシリアル受信を完了したとき

【注】 *1 SCR の RE ピットを 0 にクリアしたときには、ORER フラグは影響を受けず以前の状態を保持します。

*2 RDR ではオーバランエラーが発生する前の受信データを保持し、後から受信したデータが失われます。さらに、ORER=1 にセットされた状態では、以降のシリアル受信を続けることはできません。
なお、クロック同期式モードでは、シリアル送信を受けることもできません。

ピット4：フレーミングエラー (FER) / エラーシグナルステータス (ERS)

通常のシリアルコミュニケーションインターフェースとスマートカードインターフェースでは、機能が異なります。また、SCMR の SMIF ピットによって切り換わります。

(a) シリアルコミュニケーションインターフェースの時 (SCMR の SMIF ピットが 0)

調歩同期式モードで受信時にフレーミングエラーが発生して異常終了したことを示します。

ピット4	説明
FER	
0	受信中、または正常に受信を完了したことを表示 〔クリア条件〕 (1) リセット、またはスタンバイモード時 (2) FER=1 の状態をリードした後、0 をライトしたとき (初期値) ^{*1}
1	受信時にフレーミングエラーが発生したことを表示 〔セット条件〕 SCI が受信終了時に受信データの最終尾のストップピットが 1 であるかどうかをチェックし、ストップピットが 0 であったとき ^{*2}

【注】 *1 SCR の RE ピットを 0 にクリアしたときには、FER フラグは影響を受けずに以前の状態を保持します。

*2 2ストップピットモードのときは、1 ピット目のストップピットが 1 であるかどうかのみを判断し、2 ピット目のストップピットはチェックをしません。なお、フレーミングエラーが発生した時の受信データは RDR に転送されますが、RDRF フラグはセットされません。さらに、FER フラグが 1 にセットされた状態においては、以降のシリアル受信を続けることができません。また、クロック同期式モードでは、シリアル送信も続けることができません。

(b) スマートカードインターフェースの時 (SCMR の SMIF ビットが 1)

スマートカードインターフェースモードでは、送信時に受信側から送り返されるエラーシグナルのステータスを示します。なお、スマートカードインターフェースではフレーミングエラーは検出しません。

ビット 4	説明
ERS	
0	正常に受信され、エラーシグナルがないことを表示 〔クリア条件〕 (1) リセット、またはスタンバイモード時 (2) ERS=1 の状態をリードした後、0 をライトしたとき
1	受信側からパリティーエラーの検出を示すエラーシグナルが送信されたことを表示 〔セット条件〕 エラーシグナル Low レベルをサンプリングしたとき

【注】 *1 SCR の TE ビットを 0 にクリアしたときには、ERS フラグは影響を受けずに以前の状態を保持します。

ピット 3：パリティエラー (PER)

調歩同期式モードで、パリティを付加した受信時にパリティが発生して異常終了したことを示します。

ビット 3	説明
PER	
0	受信中、または正常に受信を完了したことを表示*1 〔クリア条件〕 (1) リセット、またはスタンバイモード時 (2) PER=1 の状態をリードした後、0 をライトしたとき
1	受信時にパリティエラーが発生したことを表示*2 〔セット条件〕 受信時の受信データとパリティビットをあわせた 1 の数が、SMR の O/E ビットで指定した偶数パリティ / 奇数パリティの設定と一致しなかったとき

【注】 *1 SCR の RE ビットを 0 にクリアしたときには、PER フラグは影響を受けずに以前の状態を保持します。

*2 パリティエラーが発生したときの受信データは RDR に転送されますが、RDRF フラグはセットされません。なお、PER フラグが 1 にセットされた状態では、以降のシリアル受信を続けることはできません。さらに、クロック同期式モードでは、シリアル送信も続けることができません。

ピット 2：トランスマットエンド (TEND)

通常のシリアルコミュニケーションインターフェースとスマートカードインターフェースでは、機能が異なります。また、SCMR の SMIF ビットによって切り替わります。

(a) シリアルコミュニケーションインターフェースの時 (SCMR の SMIF ビットが 0)

送信キャラクタの最終尾の送信時に TDR に有効なデータがなく、送信を終了したことを示します。TEND フラグはリード専用ですので、ライトすることはできません。

ビット 2	説明
TEND	
0	送信中であることを表示 〔クリア条件〕 TDRE=1 の状態をリードした後、TDRE フラグに 0 をライトしたとき
1	送信を終了したことを表示 〔セット条件〕 (1) リセット、またはスタンバイモードのとき (2) SCR の TE ビットが 0 のとき (3) 1 バイトのシリアル送信キャラクタの最後尾ビットの送信時に TDRE=1 であったとき

(b) スマートカードインターフェースの時 (SCMR の SMIF ビットが 1)

送信キャラクタの最後尾ビットの送信時に TDR に有効なデータがなく、送信を終了したことを示します。TEND フラグはリード専用ですので、ライトすることはできません。

ビット 2	説明
TEND	
0	送信中であることを表示 〔クリア条件〕 TDRE=1 の状態をリードした後、TDRE フラグに 0 をライトしたとき
1	送信を終了したことを表示 〔セット条件〕 (1) リセット、またはスタンバイモードのとき (2) SCR の TE ビットが 0 かつ FER/ERS ビットが 0 のとき (3) 1 バイトのシリアルキャラクタ送信終了 2.5 etu 後 (GM=0 のとき) / 1.0 etu 後 (GM=1 のとき) に TDRE=1 かつ FER/ERS ビット=0 (正常送信) のとき

【注】 etu (Elementary Time Unit) : 1 ビットの転送期間

ビット 1 : マルチプロセッサビット (MPB)

調歩同期式モードで受信をマルチプロセッサフォーマットで行うときに、受信データ中のマルチプロセッサビットを格納します。

MPB ビットは、リード専用であり、ライトすることはできません。

ビット 1	説明
MPB	
0	マルチプロセッサビットが 0 のデータを受信したことを表示* (初期値)
1	マルチプロセッサビットが 1 のデータを受信したことを表示

【注】 * マルチプロセッサフォーマットで RE ビットを 0 にクリアしたときには、以前の状態を保持します。

ピット0：マルチプロセッサビットトランスマット（MPBT）

調歩同期式モードで送信をマルチプロセッサフォーマットで行うときに、送信データに付加するマルチプロセッサビットを格納します。

クロック同期式モードやマルチプロセッサフォーマットでないとき、あるいは送信できないときは MPBT ピットの設定は無効です。

ピット0	説明	
MPBT		
0	マルチプロセッサビットが0のデータを送信	(初期値)
1	マルチプロセッサビットが1のデータを送信	

12.2.8 ピットレートレジスタ（BRR）

BRR は、SMR の CKS1、CKS0 ピットで選択されるポーレートジェネレータの動作クロックと合わせて、シリアル送信 / 受信のピットレートを設定する 8 ビットのレジスタです。

ピット：	7	6	5	4	3	2	1	0
初期値：	1	1	1	1	1	1	1	1

R/W :	R/W							

BRR は、常に CPU によるリード / ライトが可能です。

BRR は、リセット、またはスタンバイモード時に H'FF に初期化されます。

なお、チャネルごとにポーレートジェネレータの制御が独立していますので、それぞれ異なる値を設定することができます。

表 12.3 に調歩同期式モードの BRR の設定例を、表 12.4 にクロック同期式モードの BRR の設定例を示します。

表 12.3 ピットレートに対する BRR の設定例（調歩同期式モード）

ピット レート (bit/s)	(MHz)											
	2			2.097152			2.4576			3		
	n	N	誤差 (%)	n	N	誤差 (%)	n	N	誤差 (%)	n	N	誤差 (%)
110	1	141	0.03	1	148	- 0.04	1	174	- 0.26	1	212	0.03
150	1	103	0.16	1	108	0.21	1	127	0.00	1	155	0.16
300	0	207	0.16	0	217	0.21	0	255	0.00	1	77	0.16
600	0	103	0.16	0	108	0.21	0	127	0.00	0	155	0.16
1200	0	51	0.16	0	54	- 0.70	0	63	0.00	0	77	0.16
2400	0	25	0.16	0	26	1.14	0	31	0.00	0	38	0.16
4800	0	12	0.16	0	13	- 2.48	0	15	0.00	0	19	- 2.34
9600	0	6	- 6.99	0	6	- 2.48	0	7	0.00	0	9	- 2.34
19200	0	2	8.51	0	2	13.78	0	3	0.00	0	4	- 2.34
31250	0	1	0.00	0	1	4.86	0	1	22.88	0	2	0.00
38400	0	1	- 18.62	0	1	- 14.67	0	1	0.00	-	-	-

ピット レート (bit/s)	(MHz)											
	2			2.097152			2.4576			3		
	n	N	誤差 (%)	n	N	誤差 (%)	n	N	誤差 (%)	n	N	誤差 (%)
110	2	64	0.70	2	70	0.03	2	86	0.31	2	88	- 0.25
150	1	191	0.00	1	207	0.16	1	255	0.00	2	64	0.16
300	1	95	0.00	1	103	0.16	1	127	0.00	1	129	0.16
600	0	191	0.00	0	207	0.16	0	255	0.00	1	64	0.16
1200	0	95	0.00	0	103	0.16	0	127	0.00	0	129	0.16
2400	0	47	0.00	0	51	0.16	0	63	0.00	0	64	0.16
4800	0	23	0.00	0	25	0.16	0	31	0.00	0	32	- 1.36
9600	0	11	0.00	0	12	0.16	0	15	0.00	0	15	1.73
19200	0	5	0.00	0	6	- 6.99	0	7	0.00	0	7	1.73
31250	-	-	-	0	3	0.00	0	4	- 1.70	0	4	0.00
38400	0	2	0.00	0	2	8.51	0	3	0.00	0	3	1.73

ピット レート (bit/s)	(MHz)											
	6			6.144			7.3728			8		
	n	N	誤差 (%)	n	N	誤差 (%)	n	N	誤差 (%)	n	N	誤差 (%)
110	2	106	- 0.44	2	108	0.08	2	130	- 0.07	2	141	0.03
150	2	77	0.16	2	79	0.00	2	95	0.00	2	103	0.16
300	1	155	0.16	1	159	0.00	1	191	0.00	1	207	0.16
600	1	77	0.16	1	79	0.00	1	95	0.00	1	103	0.16
1200	0	155	0.16	0	159	0.00	0	191	0.00	0	207	0.16
2400	0	77	0.16	0	79	0.00	0	95	0.00	0	103	0.16
4800	0	38	0.16	0	39	0.00	0	47	0.00	0	51	0.16
9600	0	19	- 2.34	0	19	0.00	0	23	0.00	0	25	0.16
19200	0	9	- 2.34	0	9	0.00	0	11	0.00	0	12	0.16
31250	0	5	0.00	0	5	2.40	0	6	5.33	0	7	0.00
38400	0	4	- 2.34	0	4	0.00	0	5	0.00	0	6	- 6.99

ピット レート (bit/s)	(MHz)											
	9.8304			10			12			12.288		
	n	N	誤差 (%)	n	N	誤差 (%)	n	N	誤差 (%)	n	N	誤差 (%)
110	2	174	- 0.26	2	177	- 0.25	2	212	0.03	2	217	0.08
150	2	127	0.00	2	129	0.16	2	155	0.16	2	159	0.00
300	1	255	0.00	2	64	0.16	2	77	0.16	2	79	0.00
600	1	127	0.00	1	129	0.16	1	155	0.16	1	159	0.00
1200	0	255	0.00	1	64	0.16	1	77	0.16	1	79	0.00
2400	0	127	0.00	0	129	0.16	0	155	0.16	0	159	0.00
4800	0	63	0.00	0	64	0.16	0	77	0.16	0	79	0.00
9600	0	31	0.00	0	32	- 1.36	0	38	0.16	0	39	0.00
19200	0	15	0.00	0	15	1.73	0	19	- 2.34	0	19	0.00
31250	0	9	- 1.70	0	9	0.00	0	11	0.00	0	11	2.40
38400	0	7	0.00	0	7	1.73	0	9	- 2.34	0	9	0.00

ビット レート (bit/s)	(MHz)											
	13			14			14.7456			16		
	n	N	誤差 (%)	n	N	誤差 (%)	n	N	誤差 (%)	n	N	誤差 (%)
110	2	230	- 0.08	2	248	- 0.17	3	64	0.70	3	70	0.03
150	2	168	0.16	2	181	0.16	2	191	0.00	2	207	0.16
300	2	84	- 0.43	2	90	0.16	2	95	0.00	2	103	0.16
600	1	168	0.16	1	181	0.16	1	191	0.00	1	207	0.16
1200	1	84	- 0.43	1	90	0.16	1	95	0.00	1	103	0.16
2400	0	168	0.16	0	181	0.16	0	191	0.00	0	207	0.16
4800	0	84	- 0.43	0	90	0.16	0	95	0.00	0	103	0.16
9600	0	41	0.76	0	45	- 0.93	0	47	0.00	0	51	0.16
19200	0	20	0.76	0	22	- 0.93	0	23	0.00	0	25	0.16
31250	0	12	0.00	0	13	0.00	0	14	- 1.70	0	15	0.00
38400	0	10	- 3.82	0	10	3.57	0	11	0.00	0	12	0.16

ビット レート (bit/s)	(MHz)								
	18			20			25		
	n	N	誤差 (%)	n	N	誤差 (%)	n	N	誤差 (%)
110	3	79	- 0.12	3	88	- 0.25	3	110	- 0.02
150	2	233	0.16	3	64	0.16	3	80	- 0.47
300	2	116	0.16	2	129	0.16	2	162	0.15
600	1	233	0.16	2	64	0.16	2	80	- 0.47
1200	1	116	0.16	1	129	0.16	1	162	0.15
2400	0	233	0.16	1	64	0.16	1	80	- 0.47
4800	0	116	0.16	0	129	0.16	0	162	0.15
9600	0	58	- 0.69	0	64	0.16	0	80	- 0.47
19200	0	28	1.02	0	32	- 1.36	0	40	- 0.76
31250	0	17	0.00	0	19	0.00	0	24	0.00
38400	0	14	- 2.34	0	15	1.73	0	19	1.73

表 12.4 ピットレートに対する BRR の設定例 (クロック同期式モード)

ピット レート (bit/s)	(MHz)																	
	2		4		8		10		13		16		18		20		25	
	n	N	n	N	n	N	n	N	n	N	n	N	n	N	n	N	n	N
110	3	70	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
250	2	124	2	249	3	124	-	-	3	202	3	249	-	-	-	-	-	-
500	1	249	2	124	2	249	-	-	3	101	3	124	3	140	3	155	-	-
1k	1	124	1	249	2	124	-	-	2	202	2	249	3	69	3	77	3	97
2.5k	0	199	1	99	1	199	1	249	2	80	2	99	2	112	2	124	2	155
5k	0	99	0	199	1	99	1	124	1	162	1	199	1	224	1	249	2	77
10k	0	49	0	99	0	199	0	249	1	80	1	99	1	112	1	124	1	155
25k	0	19	0	39	0	79	0	99	0	129	0	159	0	179	0	199	0	249
50k	0	9	0	19	0	39	0	49	0	64	0	79	0	89	0	99	0	124
100k	0	4	0	9	0	19	0	24	-	-	0	39	0	44	0	49	0	62
250k	0	1	0	3	0	7	0	9	0	12	0	15	0	17	0	19	0	24
500k	0	0*	0	1	0	3	0	4	-	-	0	7	0	8	0	9	-	-
1M			0	0*	0	1	-	-	-	-	0	3	0	4	0	4	-	-
2M				0	0*	-	-	-	-	0	1	-	-	-	-	-	-	-
2.5M					-	-	0	0*	-	-	-	-	-	-	-	-	-	-
4M											0	0*	-	-	-	-	-	-

【注】 誤差は、なるべく 1%以内になるように設定してください。

《記号説明》

空欄：設定できません。

- : 設定可能ですが誤差が出ます。

* : 連続送信 / 受信はできません。

BRR の設定値は以下の計算式で求められます。

[調歩同期式モード]

$$N = \frac{1}{64 \times 2^{2n+1} \times B} \times 10^6 - 1$$

[クロック同期式モード]

$$N = \frac{1}{8 \times 2^{2n+1} \times B} \times 10^6 - 1$$

B : ピットレート (bit/s)

N : ポーレートジェネレータの BRR の設定値 (0 ~ N ~ 255)

: 動作周波数 (MHz)

n : ポーレートジェネレータ入力クロック (n=0、1、2、3)

(n とクロックの関係は下表を参照してください。)

n	クロック	SMR の設定値	
		CKS1	CKS0
0		0	0
1	/4	0	1
2	/16	1	0
3	/64	1	1

調歩同期式モードのピットレート誤差は、以下の計算式で求められます。

$$\text{誤差 (\%)} = \left\{ \frac{\times 10^6}{(N + 1) \times B \times 64 \times 2^{2n-1}} - 1 \right\} \times 100$$

表 12.5 に調歩同期式モードの各周波数における最大ビットレートを示します。また、表 12.6～表 12.7 に外部クロック入力時の最大ビットレートを示します。

表 12.5 各周波数における最大ビットレート(調歩同期式モード)

(MHz)	最大ビットレート(bit/s)	設定値	
		n	N
2	62500	0	0
2.097152	65536	0	0
2.4576	76800	0	0
3	93750	0	0
3.6864	115200	0	0
4	125000	0	0
4.9152	153600	0	0
5	156250	0	0
6	187500	0	0
6.144	192000	0	0
7.3728	230400	0	0
8	250000	0	0
9.8304	307200	0	0
10	312500	0	0
12	375000	0	0
12.288	384000	0	0
14	437500	0	0
14.7456	460800	0	0
16	500000	0	0
17.2032	537600	0	0
18	562500	0	0
20	625000	0	0
25	781250	0	0

表 12.6 外部クロック入力時の最大ピットレート(調歩同期式モード)

(MHz)	外部入力クロック (MHz)	最大ピットレート (bit/s)
2	0.5000	31250
2.097152	0.5243	32768
2.4576	0.6144	38400
3	0.7500	46875
3.6864	0.9216	57600
4	1.0000	62500
4.9152	1.2288	76800
5	1.2500	78125
6	1.5000	93750
6.144	1.5360	96000
7.3728	1.8432	115200
8	2.0000	125000
9.8304	2.4576	153600
10	2.5000	156250
12	3.0000	187500
12.288	3.0720	192000
14	3.5000	218750
14.7456	3.6864	230400
16	4.0000	250000
17.2032	4.3008	268800
18	4.5000	281250
20	5.0000	312500
25	6.2500	390625

表 12.7 外部クロック入力時の最大ビットレート（クロック同期式モード）

(MHz)	外部入力クロック (MHz)	最大ビットレート (bit/s)
2	0.3333	333333.3
4	0.6667	666666.7
6	1.0000	1000000.0
8	1.3333	1333333.3
10	1.6667	1666666.7
12	2.0000	2000000.0
14	2.3333	2333333.3
16	2.6667	2666666.7
18	3.0000	3000000.0
20	3.3333	3333333.3
25	4.1667	4166666.7

12.3 動作説明

12.3.1 概要

SCI は、キャラクタ単位で同期をとりながら通信する調歩同期式モードと、クロックパルスにより同期をとりながら通信するクロック同期式モードの 2 方式で、シリアル通信ができます。また、IC カードインタフェース用シリアル通信機能として、スマートカードインタフェースをサポートしています。

通常のシリアルコミュニケーションインターフェースでの調歩同期式モードと、クロック同期式モードの選択および送信フォーマットの選択は、SMR で行います。これを表 12.8 に示します。また、SCI のクロックソースは、SMR の C/A ビットおよび SCR の CKE1、CKE0 ビットの組み合わせで決まります。これを表 12.9 に示します。

LSB ファースト / MSB ファーストの切り替え方法およびデータのロジックレベルの反転方法の詳細については、「13.2.1 スマートカードモードレジスタ (SCMR)」を参照してください。

また、スマートカードモードインターフェースのフォーマットの選択は「13.3.3 データフォーマット」を参照してください。

(1) 調歩同期式モード

データ長 : 7 ビット / 8 ビットから選択可能

パリティの付加、マルチプロセッサビットの付加、および 1 ビット / 2 ビットのストップビットの付加を選択可能（これらの組み合わせにより送信 / 受信フォーマットおよびキャラクタ長を決定）

受信時にフレーミングエラー、パリティエラー、オーバランエラー、およびブレークの検出が可能

SCI のクロックソース : 内部クロック / 外部クロックから選択可能

- 内部クロックを選択した場合 : SCI はボーレートジェネレータのクロックで動作し、ビットレートと同じ周波数のクロックを出力することが可能
- 外部クロックを選択した場合 : ビットレートの 16 倍の周波数のクロックを入力することが必要（内蔵ボーレートジェネレータを使用しない）

(2) クロック同期式モード

送信 / 受信フォーマット : 8 ビットデータ固定

受信時にオーバランエラーの検出可能

SCI のクロックソース : 内部クロック / 外部クロックから選択可能

- 内部クロックを選択した場合 : SCI はボーレートジェネレータのクロックで動作し、同期クロックを外部へ出力
- 外部クロックを選択した場合 : 内部ボーレートジェネレータを使用せず、入力された同期クロックで動作

(3) スマートカードインターフェース

1 フレームは、8 ビットデータとパリティビットで構成されます。

送信時は、パリティビットの終了から次のフレーム開始まで 2 etu (Elementary Time Unit : 1 ビットの転送期間) 以上のガードタイムを置きます。

受信時はパリティエラーを検出した場合、スタートビットから 10.5 etu 経過後エラーシグナル Low レベルを 1 etu 期間出力します。

送信時はエラーシグナルをサンプリングすると、2 etu 以上経過後、自動的に同じデータを送信します。

調歩同期式非同期通信機能のみをサポートし、クロック同期式通信機能はありません。

スマートカードインターフェースの動作説明の詳細については、「第 13 章 スマートカードインターフェース」を参照してください。

表 12.8 SMR の設定値とシリアル送信 / 受信フォーマット

SMR の設定値					モード	SCI の送信 / 受信フォーマット			
ビット7	ビット6	ビット2	ビット5	ビット3		データ長	マルチプロセッサビット	バリティビット	ストップビット長
C/A	CHR	MP	PE	STOP					
0	0	0	0	0	調歩同期式モード	8 ビットデータ	なし	なし	1 ビット
				1					2 ビット
			1	0				あり	1 ビット
				1					2 ビット
			0	0		7 ビットデータ		なし	1 ビット
	1	1		1					2 ビット
			1	0				あり	1 ビット
				1					2 ビット
			0	0	調歩同期式モード (マルチプロセッサフォーマット)	8 ビットデータ	あり	なし	1 ビット
			-	1					2 ビット
			-	0		7 ビットデータ			1 ビット
			-	1					2 ビット
1	-	-	-	-	クロック同期式モード	8 ビットデータ	なし		なし

表 12.9 SMR、SCR の設定と SCI クロックソースの選択

SMR	SCR の設定		モード	SCI 送信 / 受信クロック	
	ビット7	ビット1		クロックソース	SCK 端子の機能
C/A	CKE1	CKE0			
0	0	0	調歩同期式モード	内部	SCI は、SCK 端子を使用しません
		1			ピットレートと同じ周波数のクロックを出力
	1	0		外部	ピットレートの 16 倍の周波数のクロックを入力
		1			
1	0	0	クロック同期式モード	内部	同期クロックを出力
		1			
	1	0		外部	同期クロックを入力
		1			

12.3.2 調歩同期式モード時の動作

調歩同期式モードは、通信開始を意味するスタートビットと通信終了を意味するトップビットとをデータに付加したキャラクタを送信 / 受信し、1 キャラクタ単位で同期をとりながらシリアル通信を行うモードです。

SCI 内部では、送信部と受信部は独立していますので、全二重通信を行うことができます。また、送信部と受信部が共にダブルバッファ構造になっていますので、送信 / 受信中にデータのリード / ライトができるので、連続送信 / 受信が可能です。

調歩同期式シリアル通信の一般的なフォーマットを図 12.2 に示します。

調歩同期式シリアル通信では、通信回線は通常、マーク状態 (High レベル) に保たれています。SCI は通信回線を監視し、スペース (Low レベル) になったところをスタートビットとみなしてシリアル通信を開始します。

シリアル通信の 1 キャラクタは、スタートビット (Low レベル) から始まり、データ (LSB ファースト : 最下位ビットから)、パリティビット (High / Low レベル)、最後にトップビット (High レベル) の順で構成されています。

調歩同期式モードでは、SCI は受信時にスタートビットの立ち下がりエッジで同期化を行います。また SCI は、データを 1 ビット期間の 16 倍の周波数のクロックの 8 番目でサンプリングしますので、各ビットの中央で通信データが取り込まれます。



図 12.2 調歩同期式通信のデータフォーマット
(8 ビットデータ / パリティあり / 2 ストップビットの例)

(1) 送信 / 受信フォーマット

調歩同期式モードで設定できる送信 / 受信フォーマットを、表 12.10 に示します。

送信 / 受信フォーマットは 12 種類あり、SMR の設定により選択できます。

表 12.10 シリアル送信 / 受信フォーマット（調歩同期式モード）

SMRの設定				シリアル送信受信フォーマットとフレーム長											
CHR	PE	MP	STOP	1	2	3	4	5	6	7	8	9	10	11	12
0	0	0	0	S	8ビットデータ								STOP		
0	0	0	1	S	8ビットデータ								STOP	STOP	
0	1	0	0	S	8ビットデータ								P	STOP	
0	1	0	1	S	8ビットデータ								P	STOP	STOP
1	0	0	0	S	7ビットデータ								STOP		
1	0	0	1	S	7ビットデータ								STOP	STOP	
1	1	0	0	S	7ビットデータ								P	STOP	
1	1	0	1	S	7ビットデータ								P	STOP	STOP
0	-	1	0	S	8ビットデータ								MPB	STOP	
0	-	1	1	S	8ビットデータ								MPB	STOP	STOP
1	-	1	0	S	7ビットデータ								MPB	STOP	
1	-	1	1	S	7ビットデータ								MPB	STOP	STOP

《記号説明》

S : スタートビット

STOP : ストップビット

P : パリティビット

MPB : マルチプロセッサビット

(2) クロック

SCI の送受信クロックは、SMR の C/A ビットと SCR の CKE1、CKE0 ビットの設定により、内蔵 ポーレートジェネレータの生成した内部クロックまたは、SCK 端子から入力された外部クロックの 2 種類から選択できます。SCI のクロックソースについては表 12.9 を参照してください。

外部クロックを SCK 端子に入力する場合には、使用するビットレートの 16 倍の周波数のクロックを入力してください。

内部クロックで動作させるととき、SCK 端子からクロックを出力することができます。このとき出力されるクロックの周波数はビットレートと等しく、位相は図 12.3 に示すように送信データの中央にクロック立ち上がりエッジがくるようになります。




図 12.3 出力クロックと通信データの位相関係（調歩同期式モード）

(3) データの送信 / 受信動作

(a) SCI の初期化（調歩同期式）

データの送信 / 受信前には、まず SCR の TE、RE ビットを 0 にクリアした後、以下の順で SCI を初期化してください。

動作モードの変更、通信フォーマットの変更などの場合には必ず、TE ビットおよび RE ビットを 0 にクリアしてから次の手順で変更を行ってください。TE ビットを 0 にクリアすると TDRE フラグは 1 にセットされ、TSR が初期化されます。RE ビットを 0 にクリアしても、RDRF、PER、FER、ORER の各フラグおよび、RDR の内容は保持されますので注意してください。

外部クロックを使用している場合には、動作が不確実になりますので初期化を含めた動作中にクロックを止めないでください。

図 12.4 に SCI の初期化フローチャートの例を示します。




図 12.4 SCI の初期化フローチャートの例

(b) シリアルデータ送信(調歩同期式)

図12.5にシリアル送信のフローチャートの例を示します。

シリアルデータ送信は以下の手順に従い行ってください。




図12.5 シリアル送信のフローチャートの例

SCI はシリアル送信時に以下のように動作します。

- (1) SCIは、SSRのTDREフラグを監視し、0であるとTDRにデータがライトされたと認識し、TDRからTSRにデータを転送します。
 - (2) TDRからTSRへデータを転送した後にTDREフラグを1にセットし、送信を開始します。このとき、SCRのTIEビットが1にセットされていると送信データエンプティ割り込み(TXI)要求を発生します。
- シリアル送信データは、以下の順にTxD端子から送り出されます。
- (a) スタートビット：1ビットの0が出力されます。
 - (b) 送信データ：8ビット、または7ビットのデータがLSBから順に出力されます。
 - (c) パリティビットまたはマルチプロセッサビット：1ビットのパリティビット(偶数パリティ、または奇数パリティ)、または1ビットのマルチプロセッサビットが出力されます。なお、パリティビット、またはマルチプロセッサビットを出力しないフォーマットも選択できます。
 - (d) ストップビット：1ビット/2ビットの1(ストップビット)が出力されます。
 - (e) マーク状態：次の送信を開始するスタートビットを送り出すまで1を出力し続けます。
- (3) SCIは、ストップビットを送出するタイミングでTDREフラグをチェックします。TDREフラグが0であるとTDRからTSRにデータを転送し、ストップビットを送り出した後、次フレームのシリアル送信を開始します。TDREフラグが1であるとSSRのTENDフラグに1をセットし、ストップビットを送り出した後、1を出力する"マーク状態"になります。このときSCRのTEIEビットが1にセットされるとTEI割り込み要求を発生します。

調歩同期式モードでの送信時の動作例を図 12.6 に示します。




図 12.6 調歩同期式モードでの送信時の動作例
(8ビットデータ / パリティあり / 1ストップビットの例)

(c) シリアルデータ受信(調歩同期式)

図12.7にシリアル受信フローチャートの例を示します。

シリアルデータ受信は以下の手順に従い行ってください。




図12.7 シリアル受信データフローチャートの例(1)




図 12.7 シリアル受信データフローチャートの例 (2)

SCI は受信時に以下のように動作します。

- (1) SCIは通信回線を監視し、スタートビットの0を検出すると内部を同期化し、受信を開始します。
- (2) 受信したデータをRSRのLSBからMSBの順に格納します。
- (3) パリティビットおよび、ストップビットを受信します。

受信後、SCI は以下のチェックを行います。

- (a) パリティチェック：受信データの1の数をチェックし、これがSMRのO/Eビットで設定した偶数 / 奇数パリティになっているかをチェックします。
- (b) ストップビットチェック：ストップビットが1であるかをチェックします。
ただし、2ストップビットの場合、1ビット目のストップビットのみをチェックします。
- (c) ステータスチェック：RDRFフラグが0であり、受信データをRSRからRDRに転送できる状態であるかをチェックします。

以上のチェックがすべてパスしたとき、RDRF フラグが 1 にセットされ、RDR に受信データが格納されます。

エラーチェックで受信エラー*を発生すると表 12.11 のように動作します。

【注】* 受信エラーが発生した状態では、以後の受信動作ができません。
また、受信時に RDRF フラグが 1 にセットされませんので、必ずエラーフラグを 0 にクリアしてください。

- (4) RDRFフラグが1になったときSCRのRIEビットが1にセットされていると受信データフル割り込み (RXI) 要求を発生します。
また、ORER、PER、FERフラグのいずれかが1になったとき、SCRのRIEビットが 1 にセットされていると受信エラー割り込み (ERI) 要求を発生します。

表 12.11 受信エラーと発生条件

受信エラー名	略称	発生条件	データ転送
オーバランエラー	ORER	SSR の RDRF フラグが 1 にセットされたまま次のデータ受信を完了したとき	RSR から RDR に受信データは転送されません。
フレーミングエラー	FER	ストップビットが 0 のとき	RSR から RDR に受信データは転送されます。
パリティエラー	PER	SMR で設定した偶数 / 奇数パリティの設定と受信したデータが異なるとき	RSR から RDR に受信データが転送されます。

調歩同期式モード受信時の動作例を図 12.8 に示します。




図 12.8 SCI の受信時の動作例 (8 ビットデータ / パリティあり / 1 ストップビットの例)

12.3.3 マルチプロセッサ通信機能

マルチプロセッサ通信機能とは、調歩同期式モードでマルチプロセッサビットを付加したフォーマット(マルチプロセッサフォーマット)でシリアル通信をする機能です。この機能を使用すると、複数のプロセッサ間でシリアル通信回線を共有したデータの送受信ができます。

マルチプロセッサ通信を行うとき、受信局は各々固有の ID コードでアドレッシングされています。シリアル通信サイクルは、受信局を指定する ID 送信サイクルとデータ送信サイクルの 2 つから構成されます。この ID 送信サイクルとデータ送信サイクルの区別は、マルチプロセッサビットで行います。

送信局は、まず、シリアル通信を行いたい受信局の ID を、マルチプロセッサビット 1 を付加したデータにして送信します。続いて、送信データを、マルチプロセッサビット 0 を付加したデータにして送信します。

受信局は、マルチプロセッサビット 1 のデータが送信されるまでは、データを読み飛ばします。マルチプロセッサビット 1 のデータを受信したとき、受信局は自局の ID と比較します。そして、一致した局は続いて送信されるデータを受信します。一方一致しなかった局は、再びマルチプロセッサビット 1 のデータが送信されるまでは、データを読み飛ばします。このようにして複数のプロセッサ間のデータ送受信が行われます。

図 12.9 にマルチプロセッサフォーマットを使用したプロセッサ間通信の例を示します。

(1) 送信 / 受信フォーマット

送信 / 受信フォーマットは4種類です。

マルチプロセッサフォーマットを指定した場合は、パリティビットの指定は無効です。詳細は表12.10を参照してください。

(2) クロック

調歩同期式モードの項を参照してください。




図 12.9 マルチプロセッサフォーマットを使用したプロセッサ間通信の例
(受信局 A へのデータ H'AA の送信の例)

(3) データの送信 / 受信動作

(a) マルチプロセッサシリアルデータ送信

図 12.10 にマルチプロセッサシリアル送信のフローチャートの例を示します。

マルチプロセッサシリアルデータ送信は、以下の手順に従い行ってください。




図 12.10 マルチプロセッサシリアル送信のフローチャートの例

SCIは、シリアル送信時に以下のように動作します。

- (1) SCIは、SSRのTDREフラグを監視し、0であるとTDRにデータがライトされたと認識し、TDRからTSRにデータを転送します。
- (2) TDRからTSRへデータを転送した後にTDREフラグを1にセットし、送信を開始します。このとき、SCRのTIEビットが1にセットされていると送信データエンブティ割り込み(TXI)要求を発生します。
シリアル送信データは、以下の順にTxD端子から送り出されます。
 - (a) スタートビット：1ビットの0が出力されます。
 - (b) 送信データ：8ビット / 7ビットのデータがLSBから順に出力されます。
 - (c) マルチプロセッサビット：1ビットのマルチプロセッサビット(MPBTの値)が出力されます。
 - (d) ストップビット：1ビット / 2ビットの1(ストップビット)が出力されます。
 - (e) マーク状態：次の送信を開始するスタートビットを送り出すまで1を出力し続けます。
- (3) SCIは、ストップビットを送り出すタイミングでTDREフラグをチェックします。
TDREフラグが0であるとTDRからTSRにデータを転送し、ストップビットを送り出した後、次のフレームのシリアル送信を開始します。
TDREフラグが1であるとSSRのTENDフラグを1にセットし、ストップビットを送り出した後、1を出力するマーク状態になります。このときSCRのTEIEビットが1にセットされると送信終了割り込み(TEI)要求を発生します。

図 12.11 にマルチプロセッサフォーマットのSCIの送信時の動作例を示します。




図 12.11 SCI の送信時の動作例
(8ビットデータ / マルチプロセッサビットあり / 1ストップビットの例)

(b) マルチプロセッサシリアルデータ受信

図 12.12 にマルチプロセッサシリアル受信のフローチャートの例を示します。

マルチプロセッサシリアルデータ受信は、以下の手順に従い行ってください。




図 12.12 マルチプロセッサシリアル受信のフローチャートの例 (1)





図 12.12 マルチプロセッサシリアル受信のフローチャートの例 (2)

図 12.13 にマルチプロセッサフォーマットの SCI の受信時の動作例を示します。

図 12.13 SCI の受信時の動作例
(8 ビットデータ / マルチプロセッサビットあり / 1 ストップピットの例)

12.3.4 クロック同期式モード時の動作

クロック同期式モードは、クロックパルスに同期してデータを送信 / 受信するモードで、高速シリアル通信に適しています。

SCI 内部では、送信部と受信部は独立していますので、クロックを共有することで全二重通信ができます。

また、送信部と受信部が共にダブルバッファ構造になっていますので送信 / 受信中にデータのリード / ライトができ、連続送信 / 受信が可能です。

クロック同期式シリアル通信の一般的なフォーマットを図 12.14 に示します。




図 12.14 クロック同期式通信データフォーマット

クロック同期式シリアル通信では、通信回線のデータは同期クロックの立ち下がりから次の立ち下がりまで出力されます。また、同期クロックの立ち上がりでデータの確定が保証されます。

シリアル通信の 1 キャラクタは、データの LSB から始まり最後に MSB が出力されます。MSB 出力後の通信回線の状態は MSB の状態を保ちます。

クロック同期式モードでは、SCI は同期クロックの立ち上がりに同期してデータを受信します。

(1) 送信 / 受信フォーマット

8 ビットデータ固定です。

パリティビットやマルチプロセッサビットの付加はできません。

(2) クロック

SMR の C/A ビットと SCR の CKE1、CKE0 ビットの設定により内蔵ボーレートジェネレータの生成した内部クロック、または、SCK 端子から入力された外部同期クロックの 2 種類から選択できます。SCI のクロックソースの選択については表 12.6 を参照してください。

内部クロックで動作させるとき、SCK 端子からは同期クロックが出力されます。

同期クロックは 1 キャラクタの送受信で 8 パルス出力され、送信 / 受信を行わないときには High レベルに固定されます。1 キャラクタ単位の受信動作を行いたいときは、クロックソースは外部クロックを選択してください。

(3) データの送信 / 受信動作

(a) SCI の初期化 (クロック同期式)

データの送信 / 受信前には、SCR の TE、RE ビットを 0 にクリアした後、以下の手順に従い SCI を初期化してください。

モードの変更は、通信フォーマットの変更などの場合には必ず、TE、RE ビットを 0 にクリアしてから下記手順で変更してください。TE ビットを 0 にクリアすると TDRE フラグは 1 にセットされ、TSR が初期化されます。

RE ビットを 0 にクリアしても RDRF、PER、ORE の各フラグ、および RDR の内容は保持されますので注意してください。

図 12.15 に SCI の初期化フローチャートの例を示します。




図 12.15 SCI の初期化フローチャートの例

(b) シリアルデータ送信(クロック同期式)

図 12.16 にシリアル送信のフローチャートの例を示します。

シリアルデータ送信は以下の手順に従い行ってください。




図 12.16 シリアル送信のフローチャートの例

SCI はシリアル送信時に以下のように動作します。

- (1) SCIはSSRのTDREフラグを監視し、0であるとTDRにデータがライトされたと認識し、TDRからTSRデータを転送します。
 - (2) TDRからTSRへデータを転送した後にTDREフラグを1にセットし、送信を開始します。
このとき、SCRのTIEビットが1にセットされていると送信データエンブティ割り込み(TXI)要求を発生します。
- クロック出力モードに設定したときには、SCIは同期クロックを8パルス出力します。外部ク

ロックに設定したときには、入力クロックに同期してデータを出力します。
シリアル送信データは、LSB（ビット0）～MSB（ビット7）の順にTxD端子から送り出されます。

- (3) SCIは、MSB（ビット7）を送り出すタイミングでTDREフラグをチェックします。TDREフラグが0であるとTDRからTSRにデータを転送し、次フレームのシリアル送信を開始します。TDREフラグが1であるとSSRのTENDフラグを1にセットし、MSB（ビット7）を送り出した後、TxD端子は状態を保持します。
このときSCRのTEIEビットが1にセットされていると送信終了割り込み（TEI）要求を発生します。
- (4) シリアル送信終了後は、SCK端子は固定になります。

図 12.17 に SCI の送信時の動作例を示します。




図 12.17 SCI の送信時の動作例

(c) シリアルデータ受信(クロック同期式)

図 12.18 にシリアル受信フローチャートの例を示します。

シリアルデータ受信は以下の手順に従ってください。

動作モードを調歩同期式モードからクロック同期式モードに切り替える際には、必ず ORER、PER、FER の各フラグが 0 にクリアされていることを確認してください。

FER、PER フラグが 1 にセットされていると RDRF フラグがセットされません。また、送信 / 受信動作が行えません。




図 12.18 シリアルデータ受信フローチャートの例(1)




図 12.18 シリアルデータ受信フローチャートの例（2）

SCI は受信時に以下のように動作します。

- (1) SCIは同期クロックの入力または出力に同期して内部を初期化します。
- (2) 受信したデータをRSRのLSBからMSBの順に格納します。
受信後、SCIは、RDRFフラグが0であり、受信データをRSRからRDRに転送できる状態であるかをチェックします。
このチェックがパスしたときRDRFフラグが1にセットされ、RDRに受信データが格納されます。エラーチェックで受信エラーを発生すると、表12.11のように動作します。
エラーチェックで受信エラーを発生した状態では以後の送信、受信動作ができません。
- (3) RDRFフラグが1になったとき、SCRのRIEビットが1にセットされていると受信データフル割り込み（RXI）要求を発生します。
また、ORERフラグが1になったとき、SCRのRIEビットが1にセットされていると受信エラー割り込み（ERI）要求を発生します。

図 12.19 に SCI の受信時の動作例を示します。




図 12.19 SCI の受信時の動作例

(d) シリアルデータ送受信同時動作(クロック同期式)

図 12.20 にシリアル送受信同時動作のフローチャートの例を示します。

シリアルデータ送受信同時動作は、以下の手順に従ってください。




図 12.20 シリアル送受信同時動作のフローチャートの例

12.4 SCI 割り込み

SCI には、送信終了割り込み (TEI) 要求、受信エラー割り込み (ERI) 要求、受信データフル割り込み (RXI) 要求、送信データエンプティ割り込み (TXI) 要求の 4 種類の割り込み要因があります。表 12.12 に各割り込み要因と優先順位を示します。各割り込み要因は、SCR の TIE ビット、RIE ビットおよび TEIE ビットで許可 / 禁止できます。また、各割り込み要求はそれぞれ独立に割り込みコントローラに送られます。

SSR の TDRE フラグが 1 にセットされると、TXI 割り込み要求が発生します。また、SSR の TEND フラグが 1 にセットされると、TEI 割り込み要求が発生します。

SSR の RDRF フラグが 1 にセットされると RXI 割り込み要求が発生します。SSR の ORER、PER、FER フラグのいずれかが 1 にセットされると ERI 割り込み要求が発生します。

表 12.12 SCI 割り込み要因

割り込み要因	内容	優先順位
ERI	受信エラー (ORER、FER、PER) による割り込み	高 ↑ ↓ 低
RXI	受信データフル (RDRF) による割り込み	
TXI	送信データエンプティ (TDRE) による割り込み	
TEI	送信終了 (TEND) による割り込み	

12.5 使用上の注意

12.5.1 SCI を使用する際の注意

SCI を使用する際は、以下のことに注意してください。

(1) TDR へのライトと TDRE フラグの関係について

SSR の TDRE フラグは TDR から TSR に送信データの転送が行われたことを示すステータスフラグです。SCI が TDR から TSR にデータを転送すると、TDRE フラグが 1 にセットされます。

TDR へのデータのライトは、TDRE フラグの状態にかかわらず行うことができます。しかし、TDRE フラグが 0 の状態で新しいデータを TDR にライトすると、TDR に格納されていたデータは、まだ TSR に転送されていないため失われてしまいます。したがって、TDR への送信データのライトは、必ず TDRE フラグが 1 にセットされていることを確認してから行ってください。

(2) 複数の受信エラーが同時に発生した場合の動作について

複数の受信エラーが同時に発生した場合、SSR の各ステータスフラグの状態は、表 12.13 のようになります。また、オーバランエラーが発生した場合には RSR から RDR へのデータ転送は行われず、受信データは失われます。

表 12.13 SSR のステータスフラグの状態と受信データの転送

SSR のステータスフラグ				受信データ転送	受信エラーの状態
RDRF	ORER	FER	PER	RSR RDR	
1	1	0	0	×	オーバランエラー
0	0	1	0		フレーミングエラー
0	0	0	1		パリティエラー
1	1	1	0	×	オーバランエラー + フレーミングエラー
1	1	0	1	×	オーバランエラー + パリティエラー
0	0	1	1		フレーミングエラー + パリティエラー
1	1	1	1	×	オーバランエラー + フレーミングエラー + パリティエラー

【注】 : RSR RDR に受信データを転送します。

× : RSR RDR に受信データを転送しません。

(3) ブレークの検出と処理について

フレーミングエラー (FER) 検出時に RxD 端子の値を直接リードすることで、ブレークを検出できます。ブレークでは、RxD 端子からの入力がすべて 0 になりますので FER フラグがセットされ、またパリティエラー (PER) もセットされる場合があります。

SCI は、ブレークを受信した後も受信動作を続けますので、FER フラグを 0 にクリアしても再び 1 にセットされますので、注意してください。

(4) ブレークの送り出し

TxD 端子は、DR と DDR により入出力方向とレベルが決まる I/O ポートと兼用になっています。これをを利用してブレークの送り出しができます。

シリアル送信の初期化から TE ビットを 1 にセットするまでは、マーク状態を DR の値で代替します（TE ビットを 1 にセットするまで、TxD 端子として機能しません）。このため、最初は DDR と DR を 1 に設定しておきます。

シリアル送信時にブレークを送り出したいときは DR を 0 にクリアした後、TE ビットを 0 にクリアします。

TE ビットを 0 にクリアすると現在の送信状態とは無関係に送信部は初期化され、TxD 端子は I/O ポートになり、TxD 端子から 0 が出力されます。

(5) 受信エラーフラグと送信動作について（クロック同期式モードのみ）

受信エラーフラグ（ORER、PER、FER）が 1 にセットされた状態では、TDRE フラグを 0 にクリアしても送信を開始できません。必ず送信開始時には、受信エラーフラグを 0 にクリアしておいてください。

また、RE ビットを 0 にクリアしても受信エラーフラグは 0 にクリアできませんので注意してください。

(6) 調歩同期式モードの受信データサンプリングタイミングと受信マージン

調歩同期式モードでは、SCI は転送レートの 16 倍の周波数の基本クロックで動作しています。受信時に SCI は、スタートビットの立ち下がりを基本クロックでサンプリングして、内部を同期化します。また、受信データを基本クロックの 8 クロック目の立ち上がりエッジで内部に取り込みます。これを図 12.21 に示します。




図 12.21 調歩同期式モードの受信データサンプリングタイミング

したがって、調歩同期式モードでの受信マージンは式(1)のように表すことができます。

$$M = \left| \left(0.5 - \frac{1}{2N} \right) - (L - 0.5) F - \frac{|D - 0.5|}{N} (1 + F) \right| \times 100\% \quad \dots \dots \dots \text{式(1)}$$

M : 受信マージン (%)

N : クロックに対するビットレートの比 (N=16)

D : クロックデューティ (D=0 ~ 1.0)

L : フレーム長 (L=9 ~ 12)

F : クロック周波数の偏差の絶対値

式(1)で、F=0、D=0.5 とすると、受信マージンは式(2)より 46.875% となります。

D = 0.5、F = 0 のとき

$$M = \left(0.5 - \frac{1}{2 \times 16} \right) \times 100\% \\ = 46.875\% \quad \dots \dots \dots \text{式(2)}$$

ただし、この値はあくまでも計算上の値ですので、システム設計の際には 20 ~ 30% の余裕を持たせてください。

(7) 外部クロックソース使用上の制約事項

同期クロックに外部クロックソースを使用する場合、TDR の更新後、クロックで 5 クロック以上経過した後に、送信クロックを入力してください。TDR の更新後 4 ステート以内に送信クロックを入力すると、誤動作することがあります。（図 12.22）




図 12.22 クロック同期式送信時の例

(8) SCK 端子からポート端子へ切り換える時の注意事項

(1) 動作現象

DDR = 1、DR = 1、C/A = 1、CKE1 = 0、CKE0 = 0、TE = 1の状態（クロック同期式モード）において、以下の設定でSCK端子機能を出力ポート機能（High出力）に切り換える際、半サイクルのLow出力が発生します。

1. シリアルデータ送信終了
2. TEビット = "0"
3. C/Aビット = "0" ... ポート出力に切り替え
4. Low出力発生（図12.23参照）




図 12.23 SCK 端子からポート端子へ切り替える時の動作

(2) Low出力を回避する手順例

本手順例は、SCK端子を一度入力状態にするため、あらかじめSCK/ポート端子を外部回路で
プルアップしてください。

DDR = 1、DR = 1、C/A = 1、CKE1 = 0、CKE0 = 0、TE = 1の状態より以下の1~5の手順で設定
してください。

1. シリアルデータ送信終了
2. TEビット = "0"
3. CKE1ビット = "1"
4. C/Aビット = "0" ... ポート出力に切り替え
5. CKE1ビット = "0"




図 12.24 SCK 端子からポート端子へ切り替える時の動作 (Low 出力の回避例)

13. スマートカードインターフェース

13.1 概要

SCI は、シリアルコミュニケーションインターフェースの拡張機能として、ISO/IEC 7816-3 (Identification Card) のキャラクタ伝送に対応した IC カード(スマートカード)インターフェースをサポートしています。

通常のシリアルコミュニケーションインターフェースとスマートカードインターフェースの切り換えはレジスタの設定で行います。

13.1.1 特長

本 LSI がサポートするスマートカードインターフェースには次の特長があります。

調歩同期式モード

- データ長 : 8 ビット
- パリティビットの生成およびチェック
- 受信モードにおけるエラーシグナル(パリティエラー)の送出
- 送信モードにおけるエラーシグナルの検出とデータの自動再送信
- ダイレクトコンベンション / インバースコンベンションの両方をサポート

内蔵ボーレートジェネレータにより任意のビットレートを選択可能

3 種類の割り込み要因

- 送信データエンプティ、受信データフル、送受信エラーの 3 種類の割り込み要因があり、それぞれ独立に要求可能

13.1.2 ブロック図

図 13.1 にスマートカードインターフェースのブロック図を示します。




図 13.1 スマートカードインターフェースのブロック図

13.1.3 端子構成

スマートカードインターフェースの端子構成を表 13.1 に示します。

表 13.1 端子構成

名 称	記 号	入出力	機 能
シリアルクロック端子	SCK	入出力	クロック入出力
レシーブデータ端子	RxD	入力	受信データ入力
トランスマットデータ端子	TxD	出力	送信データ出力

13.1.4 レジスタ構成

スマートカードインターフェースで使用するレジスタ構成を表 13.2 に示します。BRR、TDR、RDR については、通常の SCI の機能と同様ですので、「第 12 章 シリアルコミュニケーションインターフェース (SCI)」のレジスタの説明を参照してください。

表 13.2 レジスタ構成

チャネル	アドレス ^{*1}	名 称	略称	R/W	初期値
0	H'FFFFB0	シリアルモードレジスタ	SMR	R/W	H'00
	H'FFFFB1	ピットレートレジスタ	BRR	R/W	H'FF
	H'FFFFB2	シリアルコントロールレジスタ	SCR	R/W	H'00
	H'FFFFB3	トランスマットデータレジスタ	TDR	R/W	H'FF
	H'FFFFB4	シリアルステータスレジスタ	SSR	R/(W) ^{*2}	H'84
	H'FFFFB5	レシーブデータレジスタ	RDR	R	H'00
	H'FFFFB6	スマートカードモードレジスタ	SCMR	R/W	H'F2
1	H'FFFFB8	シリアルモードレジスタ	SMR	R/W	H'00
	H'FFFFB9	ピットレートレジスタ	BRR	R/W	H'FF
	H'FFFBA	シリアルコントロールレジスタ	SCR	R/W	H'00
	H'FFFBB	トランスマットデータレジスタ	TDR	R/W	H'FF
	H'FFFBC	シリアルステータスレジスタ	SSR	R/(W) ^{*2}	H'84
	H'FFFBD	レシーブデータレジスタ	RDR	R	H'00
	H'FFFBE	スマートカードモードレジスタ	SCMR	R/W	H'F2

【注】 *1 アドバンストモード時のアドレス下位 20 ビットを示しています。

*2 ピット 7~3 はフラグをクリアするための 0 ライトのみ可能です。

13.2 各レジスタの説明

スマートカードインターフェースで追加されるレジスタ、および機能が変更されるビットについて説明します。

13.2.1 スマートカードモードレジスタ (SCMR)

SCMR は、8 ビットのリード / ライト可能なレジスタで、スマートカードインターフェースの機能の選択を行います。

ビット :	7	6	5	4	3	2	1	0
初期値 :	-	-	-	-	SDIR	SINV	-	SMIF
R/W :	1	1	1	1	0	0	1	0
	-	-	-	-	R/W	R/W	-	R/W
リザーブビット								リザーブビット
スマートカードインターフェース モードセレクト スマートカードインターフェース 機能を許可 / 禁止するビット です。								
スマートカードデータインバート データのロジックレベルの反転を 指定するビットです。								
スマートカードデータトランസファディレクション シリアル / パラレル変換のフォーマットを選択する ビットです。								

SCMR は、リセットまたはスタンバイモード時に、H'F2 に初期化されます。

ビット 7~4 : リザーブビット

リードすると常に 1 が読み出されます。ライトは無効です。

ビット 3 : スマートカードデータトランസファディレクション (SDIR)

シリアル / パラレル変換のフォーマットを選択します。^{*1}

ビット 3	説明
SDIR	
0	TDR の内容を LSB ファーストで送信 受信データを LSB ファーストとして RDR に格納 (初期値)
1	TDR の内容を MSB ファーストで送信 受信データを MSB ファーストとして RDR に格納

ピット 2 : スマートカードデータインパート (SINV)

データのロジックレベルの反転を指定します。この機能は、SDIR ピットと組み合わせインバースコンベンションカードとの送受信に使用します。^{*2} SINV ピットは、パリティビットのロジックレベルには影響しません。パリティに関する設定方法については、「13.3.4 レジスタの設定」を参照してください。

ピット 2	説明
SINV	
0	TDR の内容をそのまま送信 受信データをそのまま RDR に格納 (初期値)
1	TDR の内容を反転してデータを送信 受信データを反転して RDR に格納

ピット 1 : リザーブピット

リードすると常に 1 が読み出されます。ライトは無効です。

ピット 0 : スマートカードインターフェースモードセレクト (SMIF)

スマートカードインターフェース機能をイネーブルにするピットです。

ピット 0	説明
SMIF	
0	スマートカードインターフェース機能を禁止 (初期値)
1	スマートカードインターフェース機能を許可

【注】 *1 LSB ファースト / MSB ファーストの切り換え機能は、通常のシリアルコミュニケーションインターフェースにおいても使用することができます。

通信フォーマットのデータ長を 7 ピットとして、送受信するシリアルデータを MSB ファーストとする場合には TDR のピット 0 は送信されません。また、受信するデータは 7 ピット目から 1 ピット目が有効になりますので注意してください。

*2 データのロジックレベルの反転機能は、通常のシリアルコミュニケーションインターフェースにおいても使用することができます。

送受信するシリアルデータを反転させる場合には、パリティの送信とパリティのチェックはレジスタの値ではなくシリアルデータ入出力端子のハイレベルの数に対して行われるので、注意してください。

13.2.2 シリアルステータスレジスタ (SSR)

スマートカードインターフェースモードにおいては、SSR のビット 4 の機能が変更されます。また、これに関連してビット 2 の TEND のセット条件が変更になります。

ビット :	7	6	5	4	3	2	1	0
初期値 :	1	0	0	0	0	1	0	0
R/W :	R/(W)*	R/(W)*	R/(W)*	R/(W)*	R/(W)*	R	R	R/W
								トランスマットエンド 送信終了を示すフラグです。
								エラーシグナルステータス (ERS) エラーシグナルが送出されたことを 示すフラグです。

【注】* フラグをクリアするための0ライトのみ可能です。

ビット 7~5 :

通常の SCI と同様の動作をします。詳細は「12.2.7 シリアルステータスレジスタ (SSR)」を参照してください。

ビット 4 : エラーシグナルステータス (ERS)

スマートカードインターフェースモードでは、送信時に受信側から送り返されるエラーシグナルのステータスを示します。なお、スマートカードインターフェースではフレーミングエラーは検出しません。

ビット 4	説明
ERS	
0	正常に受信され、エラーシグナルが無いことを表示 [クリア条件] (1)リセット、スタンバイモード、またはモジュールストップモード時 (2)ERS=1 の状態をリードした後、0 をライトしたとき
1	受信側からパリティエラーの検出を示すエラーシグナルが検出されたことを表示 [セット条件] エラーシグナル Low レベルをサンプリングしたとき

【注】SCR の TE ビットを 0 にクリアしても、ERS フラグは影響を受けず以前の状態を保持します。

ピット 3~0 :

通常の SCI と同様の動作をします。詳細は「12.2.7 シリアルステータスレジスタ (SSR)」を参照してください。

ただし、TEND ピットのセット条件は次のようにになります。

ピット 2	説明
TEND	
0	送信中であることを表示 [クリア条件] TDRE = 1 の状態をリードした後、TDRE フラグに 0 をライトしたとき
1	送信を終了したことを表示 [セット条件] (1) リセットまたはスタンバイモード時 (2) SCR の TE ピットが 0 かつ FER/ERS ピットが 0 のとき (3) 1 バイトのシリアルキャラクタを送信して、2.5 etu 後に TDRE = 1 かつ ERS = 0 (正常送信) のとき

【注】 etu (Elementary Time Unit : 1 ピットの転送期間の略)

13.2.3 シリアルモードレジスタ (SMR)

スマートカードインターフェースモードにおいては、SMR のピット 7 の機能が変更されます。また、これに関連してシリアルコントロールレジスタ (SCR) のピット 1 およびピット 0 の機能も変更されます。

ピット :	7	6	5	4	3	2	1	0
	GM	CHR	PE	O/E	STOP	MP	CKS1	CKS0
初期値 :	0	0	0	0	0	0	0	0
R/W :	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W

ピット 7 : GSM モード (GM)

通常のスマートカードインターフェース時は 0 に設定します。GSM モードは、本ピットを 1 に設定し、送信完了を示す TEND フラグのセットタイミングの前倒しと、クロック出力の制御モードの追加を行います。クロック出力の制御モードの追加内容は、シリアルコントロールレジスタ (SCR) のピット 1 およびピット 0 で指定します。

ピット 7	説明
GM	
0	通常のスマートカードインターフェースモードの動作 (1) TEND フラグは開始ピットの先頭から 12.5 etu のタイミングで発生 (2) クロック出力の ON / OFF 制御のみ
1	GSM モードのスマートカードインターフェースモードの動作 (1) TEND フラグは開始ピットの先頭から 11.0 etu のタイミングで発生 (2) クロック出力の ON / OFF、および High / Low 固定制御

ピット 6~0 :

通常の SCI と同様の動作をします。詳細は「12.2.5 シリアルモードレジスタ (SMR)」を参照してください。

13.2.4 シリアルコントロールレジスタ (SCR)

スマートカードインターフェースモードにおいては、SCR のビット 1、0 の機能が変更されます。

ビット :	7	6	5	4	3	2	1	0
	TIE	RIE	TE	RE	MPIE	TEIE	CKE1	CKE0
初期値 :	0	0	0	0	0	0	0	0
R/W :	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W

ピット 7~2 :

通常の SCI と同様の動作をします。詳細は「12.2.6 シリアルコントロールレジスタ (SCR)」を参照してください。

ピット 1、0 : クロックイネーブル 1、0 (CKE1、CKE0)

SCI のクロックソースの選択、および SCK 端子からのクロック出力の許可 / 禁止を設定します。

スマートカードインターフェースモードにおいては、通常のクロック出力の許可 / 禁止の切り換え、およびクロック出力の High レベル固定と Low レベル固定を指定することができます。

ピット 7	ピット 1	ピット 0	説明
GM	CKE1	CKE0	
0	0	0	内部クロック / SCK 端子は入出力ポート (初期値)
		1	内部クロック / SCK 端子はクロック出力
1	0	0	内部クロック / SCK 端子は Low レベル出力固定
		1	内部クロック / SCK 端子はクロック出力
	1	0	内部クロック / SCK 端子は High レベル出力固定
		1	内部クロック / SCK 端子はクロック出力

13.3 動作説明

13.3.1 概要

スマートカードインターフェースの主な機能は次のとおりです。

- (1) 1フレームは、8ビットデータとパリティビットで構成されます。
- (2) 送信時は、パリティビットの終了から次のフレーム開始まで2 etu (Elementary Time Unit : 1 ビットの転送期間) 以上のガードタイムをおきます。
- (3) 受信時はパリティエラーを検出した場合、スタートビットから10.5 etu経過後、エラーシグナルLowを1 etu期間出力します。
- (4) 送信時はエラーシグナルをサンプリングすると、2 etu以上経過後、自動的に同じデータを送信します。
- (5) 調歩同期式非同期通信機能のみサポートし、クロック同期式通信機能はありません。

13.3.2 端子接続

図 13.2 にスマートカードインターフェースに関する端子接続概略図を示します。

IC カードとの通信においては、1 本のデータ伝送線で送信と受信が行われるので、LSI 端子で TxD 端子と RxD 端子とを結線してください。また、データ伝送線は、抵抗で電源 V_{CC} 側にプルアップしてください。

スマートカードインターフェースで生成するクロックを IC カードで使用する場合は、SCK 端子出力を IC カードの CLK 端子に入力します。IC カードで、内部クロックを使用する場合は接続不要です。

リセット信号としては、LSI のポート出力を使用します。

端子としては、これ以外に通常、電源とグランドの接続が必要です。




図 13.2 スマートカードインターフェース端子接続概略図

【注】 IC カードを接続しないで、RE = TE = 1 に設定すると、閉じた送信 / 受信が可能となり自己診断をすることができます。

13.3.3 データフォーマット

図13.3にスマートカードインターフェースのデータフォーマットを示します。このモードでは、受信時は1フレームごとにパリティチェックを行い、エラーが検出された場合、送信側に対してエラーシグナルを送り返し、データの再送信要求をします。送信時は、エラーシグナルをサンプリングすると同じデータを再送信します。




図13.3 スマートカードインターフェースのデータフォーマット

動作シーケンスは次のようにになっています。

- [1] データ線は、未使用時にはハイインピーダンス状態であり、プルアップ抵抗によりHighレベルに固定されます。
- [2] 送信側は、1フレームのデータ送信を開始します。データのフレームは、スタートビット(Ds, Lowレベル)から開始します。この後に、8ビットのデータビット(D0~D7)とパリティビット(Dp)が続きます。
- [3] スマートカードインターフェースでは、この後にデータ線をハイインピーダンスに戻します。データ線はプルアップ抵抗によりHighレベルになります。
- [4] 受信側は、パリティチェックを行います。
パリティエラーが無く正常に受信した場合は、そのまま次のデータ受信を待ちます。
一方、パリティエラーが発生した場合は、エラーシグナル(DE, Lowレベル)を出力し、データの再送信を要求します。受信局は、規定の期間エラーシグナルを出力した後、再び信号線をハイインピーダンスにします。信号線はプルアップ抵抗によりHighレベルに戻ります。
- [5] 送信側は、エラーシグナルを受信しなかった場合、次のフレームのデータ送信に移ります。
一方、エラーシグナルを受信した場合は、[2]に戻りエラーとなったデータを再送信します。

13.3.4 レジスタの設定

スマートカードインターフェースで使用するレジスタのビットマップを表 13.3 に示します。
0 または 1 が表示されているビットは、必ず表示されている値を設定してください。以下にそれ以外のビットの設定方法について説明します。

表 13.3 スマートカードインターフェースでのレジスタ設定

レジスタ	アドレス ^{*1}	ビット							
		ビット 7	ビット 6	ビット 5	ビット 4	ビット 3	ビット 2	ビット 1	ビット 0
SMR	H'FFFFB0	GM	0	1	O/E	1	0	CKS1	CKS0
BRR	H'FFFFB1	BRR7	BRR6	BRR5	BRR4	BRR3	BRR2	BRR1	BRR0
SCR	H'FFFFB2	TIE	RIE	TE	RE	0	0	CKE1 ^{*2}	CKE0
TDR	H'FFFFB3	TDR7	TDR6	TDR5	TDR4	TDR3	TDR2	TDR1	TDR0
SSR	H'FFFFB4	TDRE	RDRF	ORER	EFS	PER	TEND	0	0
RDR	H'FFFFB5	RDR7	RDR6	RDR5	RDR4	RDR3	RDR2	RDR1	RDR0
SCMR	H'FFFFB6	-	-	-	-	SDIR	SINV	-	SMIF

【注】 - : 未使用ビットを示します。

*1 : アドバンストモード時の下位 20 ビットを示します。

*2 : SMR の GM を 0 に設定したときは、必ず CKE1 ビットを 0 にしてください。

(1) SMR の設定

GM ビットは、通常のスマートカードインターフェースモード時は 0 を設定し、GSM モード時は 1 を設定します。O/E ビットは、IC カードがダイレクトコンベンション時には 0 を設定し、インバースコンベンション時には 1 を設定します。

CKS1、CKS0 ビットは、内蔵ボーレートジェネレータのクロックソースを選択します。「13.3.5 クロック」を参照してください。

(2) BRR の設定

ピットレートを設定します。設定値の算出方法は「13.3.5 クロック」を参照してください。

(3) SCR の設定

TIE、RIE、TE、RE ビットの機能は通常の SCI と同様です。詳細は「第 12 章 シリアルコミュニケーションインターフェース (SCI)」を参照してください。

CKE1、CKE0 ビットはクロック出力を指定します。SMR の GM ビットが 0 にクリアされているとき、クロックを出力しない場合は 00 に設定し、クロックを出力する場合は 01 に設定します。SMR の GM ビットが 1 にセットされているとき、クロック出力を Low レベルまたは High レベルに固定することができます。

(4) スマートカードモードレジスタ (SCMR) の設定

SDIR ビットは、IC カードがダイレクトコンベンション時は 0 を設定し、インバースコンベンション時は 1 を設定します。


SINV ビットは IC カードがダイレクトコンベンション時は 0 を設定し、インバースコンベンション時は 1 を設定します。

13. スマートカードインターフェース

SMIF ビットはスマートカードインターフェースの場合 1 を設定します。

以下に、2 種類の IC カード（ダイレクトコンベンションタイプとインバースコンベンションタイプ）に対するレジスタ設定値と、開始キャラクタでの波形例を示します。


(a) ダイレクトコンベンション ($SDIR = SINV = O/E = 0$)



ダイレクトコンベンションタイプは、論理 1 レベルを状態 Z に、論理 0 レベルを状態 A に対応付け、 LSB ファーストで送受信する方式です。上記の開始キャラクタのデータは H'3B となります。

パリティビットは、スマートカードの規格により偶数パリティで 1 となります。

(b) インバースコンベンション ($SDIR = SINV = O/E = 1$)



インバースコンベンションタイプは、論理 1 レベルを状態 A に、論理 0 レベルを状態 Z に対応付け、 MSB ファーストで送受信する方式です。上記の開始キャラクタのデータは H'3F となります。

パリティビットは、スマートカードの規格により偶数パリティで論理 0 となり、状態 Z が対応します。

なお、本 LSI では、 SINV ビットによる反転はデータビット D7 ~ D0 のみとなっています。パリティビットの反転のために SMR の O/E ビットを奇数パリティモードに設定します（送信、受信とも同様です）。

13.3.5 クロック

スマートカードインターフェースにおける送受信クロックは、内蔵ボーレートジェネレータの生成した内部クロックのみ使用できます。このとき、ビットレートは BRR と SMR の CKS1、CKS0 ビットで設定され、以下に示す計算式になります。ビットレートの例を表 13.5 に示します。

このとき CKE0 = 1 でクロック出力を選択すると、SCK 端子からはビットレートの 372 倍の周波数のクロックが output されます。

$$B = \frac{\phi}{1488 \times 2^{2n-1} \times (N+1)} \times 10^6$$

ただし、N = BRR の設定値 (0 ~ 255)

B = ビットレート (bit/s)

= 動作周波数 (MHz)

n = 表 13.4 を参照

表 13.4 n と CKS1、CKS0 の対応表

n	CKS1	CKS0
0	0	0
1		1
2	1	0
3		1

【注】* ギア機能によりクロックを分周して使用する場合には、動作周波数に分周比を考慮した値を設定してください。上記は分周比 1 : 1 の場合を示します。

表 13.5 BRR の設定に対するビットレート B (bit/s) の例 (ただし、n = 0 のとき)

N	(MHz)								
	7.1424	10.00	10.7136	13.00	14.2848	16.00	18.00	20.00	25.00
0	9600.0	13440.9	14400.0	17473.1	19200.0	21505.4	24193.5	26881.7	33602.2
1	4800.0	6720.4	7200.0	8736.6	9600.0	10752.7	12096.8	13440.9	16801.1
2	3200.0	4480.3	4800.0	5824.4	6400.0	7168.5	8064.5	8960.6	11200.7

【注】ビットレートは、小数点以下 2 衔目を四捨五入した値です。

13. スマートカードインターフェース

一方、動作周波数とビットレートからビットレートレジスタ (BBR) の設定値を算出する式は次のようになります。ただし、N は整数値、0 ≤ N ≤ 255 であり、誤差の小さい方を指定します。

$$N = \frac{\phi}{1488 \times 2^{2n-1} \times B} \times 10^6 - 1$$

表 13.6 ビットレート B (bit/s) に対する BRR の設定例 (ただし、n=0 のとき)

bit/s	(MHz)																	
	7.1424		10.00		10.7136		13.00		14.2848		16.00		18.00		20.0			
	N	誤差	N	誤差	N	誤差	N	誤差	N	誤差	N	誤差	N	誤差	N	誤差		
9600	0	0.00	1	30	1	25	1	8.99	1	0.00	1	12.01	2	15.99	2	6.66	3	12.49

表 13.7 各周波数における最大ビットレート (スマートカードインターフェースモード時)

(MHz)	最大ビットレート (bit/s)	N	n
7.1424	9600	0	0
10.00	13441	0	0
10.7136	14400	0	0
13.00	17473	0	0
14.2848	19200	0	0
16.00	21505	0	0
18.00	24194	0	0
20.00	26882	0	0
25.00	33602	0	0

ビットレート誤差は以下の計算式で求められます。

$$\text{誤差 (\%)} = \left(\frac{\phi}{1488 \times 2^{2n-1} \times B \times (N+1)} \times 10^6 - 1 \right) \times 100$$

13.3.6 データの送信 / 受信動作

(1) 初期設定

データの送受信の前に、以下の手順で SCI を初期化してください。送信モードから受信モードへの切り替え、受信モードから送信モードへの切り替えにおいても初期化が必要です。

- [1] SCRのTE、REビットを0にクリアします。
- [2] SSRのエラーフラグERS、PER、ORERを0にクリアしてください。
- [3] SMRのO/EビットとCKS1、CKS0ビットを設定してください。このとき、C/A、CHR、MPビットは0に、STOP、PEビットは1に設定してください。
- [4] SCMRのSMIF、SDIR、SINVビットを設定してください。
SMIFビットを1にセットすると、TxD端子およびRxD端子は共にポートからSCIの端子に切り換えられ、ハイインピーダンス状態となります。
- [5] ビットレートに対応する値をBRRに設定します。
- [6] SCRのCKE0ビットを設定してください。このとき、TIE、RIE、TE、RE、MPIE、TEIE、CKE1ビットは、0に設定してください。
CKE0ビットを1にセットした場合は、SCK端子からクロック出力されます。
- [7] 少なくとも1ビット期間待ってから、SCRのTIE、RIE、TE、REビットを設定してください。
自己診断以外はTEビットとREビットを同時にセットしないでください。

(2) シリアルデータ送信

スマートカードモードにおけるデータ送信では、エラーシグナルのサンプリングと再送信処理があるため、通常の SCI とは処理手順が異なります。送信処理フローの例を図 13.5 に示します。

- [1] (1) の手順に従いスマートカードインターフェースモードに初期化します。
- [2] SSRのエラーフラグERSが0にクリアされていることを確認してください。
- [3] SSRのTENDフラグが1にセットされていることが確認できるまで、[2]、[3] を繰り返してください。
- [4] TDRに送信データをライトして、TDREフラグを0にクリアし送信動作を行います。このとき、TENDフラグは0にクリアされます。
- [5] 連続してデータを送信する場合は、[2] に戻ってください。
- [6] 送信を終了する場合は、TEビットを0にクリアします。

以上の一連の処理は、割り込み処理が可能です。

TIE ビットを 1 にセットし、割り込み要求を許可しておいたとき、送信が終了し TEND フラグが 1 にセットされると、送信データエンディティ割り込み (TXI) 要求を発生します。RIE ビットを 1 にセットし、割り込み要求を許可しておいたとき、送信時にエラーが発生し、ERS フラグが 1 にセットされると、送受信エラー割り込み (ERI) 要求を発生します。

SMR の GM ビットにより、TEND フラグのセットタイミングが異なります。図 13.4 に TEND フラグセットタイミングを示します。

詳細は (6) を参照してください。

13. スマートカードインターフェース




図 13.4 TEND フラグセットタイミング




図 13.5 送信処理フローの例




図 13.6 送信動作と内部レジスタの関連




図 13.7 TEND フラグ発生タイミング

(3) シリアルデータ受信

スマートカードモードのデータ受信は、通常の SCI と同様の処理手順になります。受信処理フローの例を図 13.8 に示します。

- [1] SCIを(1)に従いスマートカードインターフェースモードに初期化します。
- [2] SSRのORERフラグとPERフラグが0であることを確認してください。どちらかのフラグがセットされている場合は、所定の受信異常処理を行った後、ORERとPERフラグを全て0にクリアしてください。
- [3] RDRFフラグが1であることを確認できるまで[2]、[3]を繰り返してください。
- [4] RDRから受信データをリードしてください。
- [5] 繼続してデータを受信する場合は、RDRFフラグを0にクリアして[2]の手順に戻ってください。
- [6] 受信を終了する場合は、REビットを0にクリアします。




図 13.8 受信処理フローの例

以上の一連の処理は、割り込み処理が可能です。

RIE ビットを 1 にセットし、割り込み要求を許可しておいたとき受信が終了し、RDRF フラグが 1 にセットされると、受信データフル割り込み (RXI) 要求を発生します。また、受信時にエラーが発生し ORER、PER フラグのいずれかが 1 にセットされると、送受信エラー割り込み (ERI) 要求を発生します。

詳細は (6) を参照してください。

なお、受信時にパリティエラーが発生し PER が 1 にセットされた場合でも、受信したデータは RDR に転送されるのでこのデータをリードすることは可能です。

(4) モード切り替え動作

受信モードから送信モードに切り替える場合、受信動作が完了していることを確認した後、初期化から開始し、RE = 0、TE = 1 に設定してください。受信動作の完了は、RDRF フラグ、あるいは PER、ORER フラグで確認できます。

送信モードから受信モードに切り替える場合、送信動作が完了していることを確認した後、初期化から開始し、TE = 0、RE = 1 に設定してください。送信動作の完了は TEND フラグで確認できます。

(5) クロック出力の固定

SMR の GM ビットが 1 にセットされているとき、SCR の CKE1、CKE0 ビットによってクロック出力を固定することができます。このときクロックパルスの最小幅を指定の幅とすることができます。

図 13.9 にクロック出力の固定タイミングを示します。GM = 1、CKE1 = 0 とし、CKE0 ビットを制御した場合の例です。




図 13.9 クロック出力固定タイミング

(6) 割り込み動作

スマートカードインターフェースモードでは、送信データエンブティ割り込み (TXI) 要求、送受信エラー割り込み (ERI) 要求、受信データフル割り込み (RXI) 要求の3種類の割り込み要因があります。なお、本モードでは、送信終了割り込み (TEI) 要求は使用できません。

SSR の TEND フラグが 1 にセットされると、TXI 割り込み要求を発生します。

SSR の RDRF フラグが 1 にセットされると、RXI 割り込み要求を発生します。

SSR の ORER、PER、ERS フラグのいずれかが 1 にセットされると、ERI 割り込み要求を発生します。これらの関係を表 13.8 に示します。

表 13.8 スマートカードインターフェースモードの動作状態と割り込み要因

動作状態		フラグ	許可ビット	割り込み要因
送信モード	正常動作	TEND	TIE	TXI
	エラー	ERS	RIE	ERI
受信モード	正常動作	RDRF	RIE	RXI
	エラー	PER、ORER	RIE	ERI

(7) GSM モード時の動作例

スマートカードインターフェースモードとソフトウェアスタンバイ間でモード切り替えを行う際、クロックデューティを保持するため、下記の切り替え手順で処理してください。

- スマートカードインターフェースモードからソフトウェアスタンバイモードに遷移するとき
 - [1] P9₄のデータレジスタ (DR) とデータディレクションレジスタ (DDR) をソフトウェアスタンバイ時の出力固定状態の値に設定する。
 - [2] シリアルコントロールレジスタ (SCR) のTEビットとREビットに0を書き込み、送信 / 受信動作を停止させる。同時に、CKE1ビットをソフトウェアスタンバイ時の出力固定状態の値に設定する。
 - [3] SCRのCKE0ビットに0を書き込み、クロックを停止させる。
 - [4] シリアルクロックの1クロック周期の間、待つ。
この間に、デューティを守って、指定のレベルでクロック出力は固定される。
 - [5] シリアルモードレジスタ (SMR) とスマートカードモードレジスタ (SCMR) にH'00を書き込む。
 - [6] ソフトウェアスタンバイ状態に遷移させる。
- ソフトウェアスタンバイモードからスマートカードインターフェースモードに戻すとき
 - [1'] ソフトウェアスタンバイ状態を解除する。
 - [2'] SCRのCKE1ビットをソフトウェアスタンバイ開始時の出力固定状態（現在のP9₄端子）の値に設定する。
 - [3'] スマートカードインターフェースモードに設定し、クロック出力させる。正常なデューティにてクロック信号発生を開始する。




図 13.10 クロック停止・再起動手順

電源投入時からクロックデューティを確保するためには、下記の切り替え手順で処理をしてください。

- [1] 初期状態は、ポート入力でありハイインピーダンスである。電位を固定するには、プルアップ抵抗 / プルダウン抵抗を使用する。
- [2] SCRのCKE1ビットで指定の出力に固定する。
- [3] SMRとSCMRをセットし、スマートカードモードの動作に切り替える。
- [4] SCRのCKE0ビットを1に設定して、クロック出力を開始する。

13.4 使用上の注意

SCI をスマートカードインターフェースとして使用する際は、以下のことに注意してください。

(1) スマートカードインターフェースモードの受信データサンプリングタイミングと受信マージン

スマートカードインターフェースモードでは、SCI は転送レートの 372 倍の周波数の基本クロックで動作しています。

受信時に SCI は、スタートビットの立ち下がりを基本クロックでサンプリングして、内部を同期化します。また、受信データを基本クロックの 186 クロック目の立ち上がりエッジで内部に取り込みます。これを図 13.11 に示します。




図 13.11 スマートカードインターフェースモード時の受信データサンプリングタイミング

したがって、受信マージンは、次の式のように表すことができます。

- スマートカードインターフェースモード時の受信マージン式

$$M = \left| \left(0.5 - \frac{1}{2N} \right) - (L - 0.5) F - \frac{|D - 0.5|}{N} (1 + F) \right| \times 100\%$$

M : 受信マージン (%)

N : クロックに対するビットレートの比 (N = 372)

D : クロックデューティー (D = 0 ~ 1.0)

L : フレーム長 (L = 10)

F : クロック周波数の偏差の絶対値

上式で、F = 0、D = 0.5 とすると、受信マージン式は次のようになります。

D = 0.5、F = 0 のとき、

$$\begin{aligned} M &= (0.5 - 1/2 \times 372) \times 100\% \\ &= 49.866\% \end{aligned}$$

(2) 再転送動作

SCI がそれぞれ受信モードの場合と、送信モードの場合の再転送動作を、次に示します。

(a) SCI が受信モードの場合の再転送動作

SCI 受信モードの場合の再転送動作を図 13.12 に示します。

- [1] 受信したパリティビットをチェックした結果、エラーが検出されると、SSRのPERビットが自動的に1にセットされます。このとき、SCRのRIEビットがイネーブルになっていれば、ERI割り込み要求が発生します。次のパリティビットのサンプリングタイミングまでに、SSRのPERビットを0にクリアしてください。
- [2] 異常が発生したフレームでは、SSRのRDRFビットはセットされません。
- [3] 受信したパリティビットをチェックした結果、エラーが検出されない場合は、SSRのPERビットはセットされません。
- [4] 受信したパリティビットをチェックした結果、エラーが検出されない場合は、正常に受信動作が完了したと判断して、SSRのRDRFビットが自動的に1にセットされます。このときSCRのRIEビットが許可になっていれば、RXI割り込み要求が発生します。
- [5] 正常なフレームを受信した場合、エラーシグナルを送信するタイミングで端子はスリーステート状態を保持します。




図 13.12 SCI 受信モードの場合の再転送動作

(b) SCI が送信モードの場合の再転送動作

SCI 送信モードの場合の再転送動作を図 13.13 に示します。

- [6] 1フレーム分の送信を完了した後、受信側からエラーシグナルが返されると、SSRのERSビットが1にセットされます。このとき、SCRのRIEビットが許可になっていれば、ERI割り込み要求が発生します。次のパリティビットのサンプリングタイミングまでに、SSRのERSビットを0にクリアしてください。
- [7] 異常を示すエラーシグナルを受信したフレームでは、SSRのTENDビットはセットされません。
- [8] 受信側からエラーシグナルが返ってこない場合は、SSRのERSビットはセットされません。
- [9] 受信側からエラーシグナルが返ってこない場合は、再転送を含む1フレームの送信が完了したと判断して、SSRのTENDビットが1にセットされます。このときSCRのTIEビットが許可になっていれば、TXI割り込み要求を発生します。




図 13.13 SCI 送信モードの場合の再転送動作

(3) ブロック転送モードのサポートについて

本LSIに搭載しているスマートカードインターフェースでは、ISO/IEC 7816-3のT=0(キャラクタ传送)に対応したICカード(スマートカード)インターフェースをサポートしています。

そのため、ブロック転送動作(エラーシグナルの送出、検出、データの自動再送信を行わない)はサポートしていません。

14. A/D 変換器

14.1 概要

本 LSI には、逐次比較方式で動作する 10 ビットの A/D 変換器が内蔵されており、最大 8 チャネルのアナログ入力を選択することができます。

消費電流低減のために A/D 変換器を使用しない場合には、A/D 変換器を単独に停止することができます。詳細は「20.6 モジュールスタンバイ機能」を参照してください。

H8/3024 グループでは高速変換モードとして、70/134 ステート変換をサポートしています。この点は H8/3048 グループの 134/266 ステート変換と異なりますので注意してください。

14.1.1 特長

A/D 変換器の特長を以下に示します。

10 ビットの分解能

入力チャネル : 8 チャネル

アナログ変換電圧範囲の設定が可能

リファレンス電圧端子 (VREF) をアナログ基準電圧としてアナログ変換電圧範囲を設定します。

高速変換

変換時間 : 1 チャネルあたり最小 5.36 μ s

單一モード / スキャンモードの 2 種類の動作モードから選択可能

單一モード : 1 チャネルの A/D 変換

スキャンモード : 1 ~ 4 チャネルの連続 A/D 変換

4 本の 16 ビットデータレジスタ

A/D 変換された結果は、各チャネルに対応したデータレジスタに転送され、保持されます。

サンプル & ホールド機能

3 種類の変換開始要求

ソフトウェア、外部トリガ信号または 8 ビットタイマのコンペアマッチによる、A/D 変換の開始が可能

A/D 変換終了割り込み要求を発生

A/D 変換終了時には、A/D 変換終了割り込み (ADI) 要求を発生させることができます。

14.1.2 ブロック図

A/D 変換器のブロック図を図 14.1 に示します。




図 14.1 A/D 変換器のブロック図

14.1.3 端子構成

A/D 変換器で使用する入力端子を表 14.1 に示します。

8 本のアナログ入力端子は 2 グループに分類されており、アナログ入力端子 0~3 (AN₀~AN₃) がグループ 0、アナログ入力端子 4~7 (AN₄~AN₇) がグループ 1 になっています。

AV_{CC}, AV_{SS} 端子は、A/D 変換器内のアナログ部の電源です。V_{REF} 端子は、A/D 変換基準電圧端子です。

表 14.1 端子構成

端子名	略称	入出力	機能
アナログ電源端子	AVCC	入力	アナログ部の電源
アナロググランド端子	AVSS	入力	アナログ部のグランドおよび基準電圧
リファレンス電圧端子	VREF	入力	アナログ部の基準電圧
アナログ入力端子 0	AN0	入力	グループ 0 のアナログ入力
アナログ入力端子 1	AN1	入力	
アナログ入力端子 2	AN2	入力	
アナログ入力端子 3	AN3	入力	
アナログ入力端子 4	AN4	入力	グループ 1 アナログ入力
アナログ入力端子 5	AN5	入力	
アナログ入力端子 6	AN6	入力	
アナログ入力端子 7	AN7	入力	
A/D 外部トリガ入力端子	ADTRG	入力	A/D 変換開始のための外部トリガ入力

14.1.4 レジスタ構成

A/D 変換器のレジスタ構成を表 14.2 に示します。

表 14.2 レジスタ構成


アドレス* ¹	名称	略称	R/W	初期値
H'FFFE0	A/D データレジスタ AH	ADDRAH	R	H'00
H'FFFE1	A/D データレジスタ AL	ADDRAL	R	H'00
H'FFFE2	A/D データレジスタ BH	ADDRBH	R	H'00
H'FFFE3	A/D データレジスタ BL	ADDRBL	R	H'00
H'FFFE4	A/D データレジスタ CH	ADDRCH	R	H'00
H'FFFE5	A/D データレジスタ CL	ADDRCL	R	H'00
H'FFFE6	A/D データレジスタ DH	ADDRDH	R	H'00
H'FFFE7	A/D データレジスタ DL	ADDRDL	R	H'00
H'FFFE8	A/D コントロール / ステータスレジスタ	ADCSR	R/(W)* ²	H'00
H'FFFE9	A/D コントロールレジスタ	ADCR	R/W	H'7E

【注】 *1 アドバンストモード時のアドレス下位 20 ビットを示しています。

*2 ビット 7 は、フラグをクリアするための 0 ライトのみ可能です。

14.2 各レジスタの説明

14.2.1 A/D データレジスタ A～D (ADDRA～D)



ADDR は、A/D 変換された結果を格納する 16 ビットのリード専用レジスタで、ADDRA～ADDRD の 4 本があります。

A/D 変換されたデータは 10 ビットデータで、選択されたチャネルの ADDR に転送され、保持されます。A/D 変換されたデータの上位 8 ビットが ADDR の上位バイトに、また下位 2 ビットが下位バイトに対応します。ADDR の下位バイトのビット 5～0 はリザーブビットで、リードすると常に 0 が読み出されます。アナログ入力チャネルと ADDR の対応を表 14.3 に示します。

ADDR は、常に CPU からリード可能です。上位バイトは直接リードできますが、下位バイトはテンポラリレジスタ (TEMP) を介してデータ転送が行われます。詳細は「14.3 CPU とのインターフェース」を参照してください。

ADDR は、リセットまたはスタンバイモード時に、H'0000 に初期化されます。

表 14.3 アナログ入力チャネルと ADDRA～ADDRD の対応

アナログ入力チャネル		A/D レジスタ
グループ 0	グループ 1	
AN ₀	AN ₄	ADDRA
AN ₁	AN ₅	ADDRB
AN ₂	AN ₆	ADDRC
AN ₃	AN ₇	ADDRD

14.2.2 A/D コントロール / ステータスレジスタ (ADCSR)

ビット :	7	6	5	4	3	2	1	0
	ADF	ADIE	ADST	SCAN	CKS	CH2	CH1	CH0
初期値 :	0	0	0	0	0	0	0	0
R/W :	R/ (W) *	R/W	R/W	R/W	R/W	R/W	R/W	R/W

チャネルセレクト2~0
 アナログ入力チャネルを
 選択するビットです。

クロックセレクト
 A/D変換時間を選択するビットです。

スキャンモード
 単一モード / スキャンモードを選択するビット
 です。

A/Dスタート
 A/D変換の開始 / 停止を選択するビットです。

A/Dインタラプトイネーブル
 A/D変換終了割り込みの発生を許可 / 禁止するビットです。

A/Dエンドフラグ
 A/D変換の終了を示すビットです。

【注】 * フラグをクリアするための0ライトのみ可能です。

ADCSR は、8ビットのリード / ライト可能なレジスタで、モードの選択など A/D 変換器の動作を制御します。

ADCSR は、リセットまたはスタンバイモード時に、H'00 に初期化されます。

ビット 7 : A/D エンドフラグ (ADF)

A/D 変換の終了を示すステータスフラグです。

ビット 7	説明
ADF	
0	[クリア条件] ADF = 1 の状態で、ADF フラグをリードした後、ADF フラグに 0 をライトしたとき (初期値)
1	[セット条件] (1) 単一モード : A/D 変換が終了したとき (2) スキャンモード : 設定されたすべてのチャネルの A/D 変換が終了したとき

ビット 6 : A/D インタラプトイネーブル (ADIE)

A/D 変換の終了による割り込み (ADI) 要求の許可 / 禁止を選択します。

ビット 6	説明
ADIE	
0	A/D 変換終了による割り込み (ADI) 要求を禁止 (初期値)
1	A/D 変換終了による割り込み (ADI) 要求を許可

ビット 5 : A/D スタート (ADST)

A/D 変換の開始 / 停止を選択します。

A/D 変換中は 1 を保持します。また、ADST ビットは A/D 外部トリガ入力端子(ADTRG)または 8 ビットタイマのコンペアマッチにより 1 にセットすることもできます。

ビット 5	説明
ADST	
0	A/D 変換を停止 (初期値)
1	(1) 単一モード : A/D 変換を開始し、変換が終了すると自動的に 0 にクリア (2) スキャンモード : A/D 変換を開始し、ソフトウェア、リセット、またはスタンバイモードによって 0 にクリアされるまで選択されたチャネルを順次連続変換

ビット 4 : スキャンモード (SCAN)

A/D 変換のモードを、単一モード / スキャンモードから選択します。単一モード / スキャンモード時の動作については、「14.4 動作説明」を参照してください。モードの切り替えは、ADST = 0 の状態で行ってください。

ビット 4	説明
SCAN	
0	単一モード (初期値)
1	スキャンモード

ピット3: クロックセレクト(CKS)

A/D 変換時間の設定を行います。

変換時間の切り替えは、ADST = 0 の状態で行ってください。

ピット3	説明	
CKS		
0	変換時間 = 134 ステート (max)	(初期値)
1	変換時間 = 70 ステート (max)	


ピット2~0: チャネルセレクト2~0(CH2~0)

SCAN ピットとともにアナログ入力チャネルを選択します。

チャネル選択と切り替えは、ADST = 0 の状態で行ってください。

グループ選択	チャネル選択		説明	
CH2	CH1	CH0	単一モード	スキャンモード
0	0	0	AN0 (初期値)	AN0
		1	AN1	AN0、AN1
	1	0	AN2	AN0~AN2
		1	AN3	AN0~AN3
1	0	0	AN4	AN4
		1	AN5	AN4、AN5
	1	0	AN6	AN4~AN6
		1	AN7	AN4~AN7

14.2.3 A/D コントロールレジスタ (ADCR)



外部トリガまたは8ビットタイマのコンペアマッチ

によるA/D変換の許可 / 禁止を選択するビットです。

ADCRは、8ビットのリード / ライト可能なレジスタで、外部トリガ入力あるいは8ビットタイマのコンペアマッチ信号によるA/D変換の開始の許可 / 禁止を選択します。

ADCRは、リセットまたはスタンバイモード時、H'7Eに初期化されます。

ビット7：トリガイネーブル (TRGE)

外部トリガ入力または8ビットタイマのコンペアマッチによるA/D変換の開始の許可 / 禁止を選択します。

ビット7	説明
TRGE	
0	外部トリガ入力または8ビットタイマのコンペアマッチによるA/D変換の開始を禁止（初期値）
1	外部トリガ端子(ADTRG)の立ち下がりエッジまたは8ビットタイマのコンペアマッチでA/D変換を開始

なお、外部トリガ端子と8ビットタイマの選択は、8ビットタイマにより行います。詳細は「第9章 8ビットタイマ」を参照してください。

ビット6~1：リザーブピット

リザーブピットです。リードすると常に1が読み出されます。ライトは無効です。

ビット0：リザーブピット

リザーブピットです。リード / ライト可能ですが、1に設定しないでください。

14.3 CPU とのインターフェース

ADDRA ~ ADDRD はそれぞれ 16 ビットのレジスタですが、CPU との間のデータバスは 8 ビット幅です。そのため、CPU からのアクセスは上位バイトは直接行われますが、下位バイトは 8 ビットのテンポラリレジスタ (TEMP) を介して行います。

ADDR からのデータのリードは、次のように行われます。上位バイトのリードで上位バイトの値は CPU へ、下位バイトの値は TEMP へ転送されます。次に下位バイトのリードで TEMP の内容が CPU へ転送されます。

ADDR をリードする場合は、必ず上位バイト、下位バイトの順で行ってください。また、上位バイトのみのリードは可能ですが、下位バイトのみのリードでは内容は保証されませんので注意してください。

図 14.2 に、ADDR のアクセス時のデータの流れを示します。




図 14.2 ADDR のアクセス動作 ([H'AA40] リード時)

14.4 動作説明

A/D 変換器は逐次比較方式で動作し、10 ピットの分解機能をもっています。単一モードとスキャンモードの各モードの動作についての説明をします。

14.4.1 単一モード (SCAN = 0)

单一モードは、1 チャネルのみの A/D 変換を行う場合に選択します。ソフトウェアまたは外部トリガ入力によって ADST ビットが 1 にセットされると、A/D 変換を開始します。ADST ビットは、A/D 変換中は 1 を保持しており、変換が終了すると自動的に 0 にクリアされます。

また、変換が終了すると、ADF フラグが 1 にセットされます。このとき、ADIE ビットが 1 にセットされていると、ADI 割り込み要求が発生します。ADF フラグは、ADCSR をリードした後、0 をライトするとクリアされます。

A/D 変換中に、モードやアナログ入力チャネルの切り替えを行う場合は、誤動作を避けるために ADCSR の ADST ビットを 0 にクリアして、A/D 変換を停止した状態で行ってください。

変更した後、ADST ビットを 1 にセットすると（モードおよびチャネルの変更と ADST ビットのセットは、同時に行なうことができます）、再び A/D 変換を開始します。

单一モードでチャネル 1 (AN₁) が選択された場合の動作例を以下に示します。また、このときの動作タイミングを図 14.3 に示します。

- (1) 動作モードを单一モードに (SCAN = 0) 、入力チャネルを AN₁ に (CH2 = CH1 = 0, CH0 = 1) 、 A/D 割り込み要求許可 (ADIE = 1) に設定して、A/D 変換を開始 (ADST = 1) します。
- (2) A/D 変換が終了すると、A/D 変換結果が ADDRB に転送されます。同時に、 ADF = 1, ADST = 0 となり、A/D 変換器は変換待機となります。
- (3) ADF = 1, ADIE = 1 となっているため、ADI 割り込み要求が発生します。
- (4) A/D 割り込み処理ルーチンが開始されます。
- (5) ADCSR をリードした後、 ADF に 0 をライトします。
- (6) A/D 変換結果 (ADDRB) をリードして、処理します。
- (7) A/D 割り込み処理ルーチンの実行を終了します。この後、ADST ビットを 1 にセットすると A/D 変換が開始され (2) ~ (7) を行います。




図 14.3 A/D 変換器の動作例 (単一モード チャネル 1 選択時)


【注】 * ↓は、ソフトウェアによる命令実行を示します。

14.4.2 スキャンモード (SCAN = 1)

スキャンモードは、複数チャネル（1チャネルを含む）のアナログ入力を常にモニタするような応用に適しています。A/D 変換はソフトウェアまたは外部トリガ入力によって ADST ビットが 1 にセットされると、グループの第 1 チャネル（CH2 = 0 のとき AN0、CH2 = 1 のとき AN4）から開始されます。複数のチャネルが選択されている場合は、第 1 チャネルの変換が終了した後、直ちに第 2 チャネル（AN1 または AN5）の A/D 変換を開始します。

A/D 変換は、ADST ビットが 0 にクリアされるまで、選択されたチャネル内を連続して繰り返し行います。変換された結果は、各チャネルに対応した ADDR に転送され保持されます。A/D 変換中に、モードやアナログ入力チャネルの切り替えを行う場合は、誤動作を避けるために ADCSR の ADST ビットを 0 にクリアして、A/D 変換を停止した状態で行ってください。変更した後、ADST ビットに 1 をセットすると（モードおよびチャネルの変更と ADST ビットのセットは、同時に行うことができます）、第 1 チャネルが選択され、再び A/D 変換を開始します。スキャンモードでグループ 0 の 3 チャネル（AN₀ ~ AN₂）を選択して A/D 変換を行う場合の動作例を以下に示します。また、このときの動作タイミングを図 14.4 に示します。

- (1) 動作モードをスキャンモードに（SCAN = 1）、スキャングループをグループ 0 に（CH2 = 0）、アナログ入力チャネルを AN₀ ~ AN₂（CH1 = 1、CH0 = 0）に設定して A/D 変換を開始（ADST = 1）します。
- (2) 第 1 チャネル（AN₀）の A/D 変換が開始され、A/D 変換が終了すると、変換結果を ADDRA に転送します。次に第 2 チャネル（AN₁）が自動的に選択され、変換を開始します。
- (3) 同様に第 3 チャネル（AN₂）まで変換を行います。
- (4) 選択されたすべてのチャネル（AN₀ ~ AN₂）の変換が終了すると、ADF = 1 となり、再び第 1 チャネル（AN₀）を選択し、変換が行われます。このとき ADIE ビットが 1 にセットされると、A/D 変換終了後、ADI 割り込みを発生します。
- (5) ADST ビットが 1 にセットされている間は、(2) ~ (4) を繰り返します。ADST ビットを 0 にクリアすると A/D 変換が停止します。この後、ADST ビットを 1 にセットすると再び A/D 変換を開始し、第 1 チャネル（AN₀）から変換が行われます。

図 14.4 A/D 変換器の動作例 (スキャンモード AN₀ ~ AN₂ の 3 チャネル選択時)

14.4.3 入力サンプリングと A/D 変換時間

A/D 変換器には、サンプル&ホールド回路が内蔵されています。A/D 変換器は、ADST ビットが 1 にセットされてから t_d 時間経過後、入力のサンプリングを行い、その後変換を開始します。A/D 変換のタイミングを図 14.5 に示します。また、A/D 変換時間を表 14.4 に示します。

A/D 変換時間は、図 14.5 に示すように、 t_d と入力サンプリング時間を含めた時間となります。ここで t_d は、ADCSR へのライトタイミングにより決まり、一定値とはなりません。そのため、変換時間は表 14.4 に示す範囲で変化します。スキャンモードの変換時間は、表 14.4 に示す値が 1 回目の変換時間となります。2 回目以降は CKS = 0 の場合は 128 ステート（固定）、CKS = 1 の場合は 66 ステート（固定）となります。




図 14.5 A/D 変換タイミング

表 14.4 A/D 変換時間 (単一モード)

	記号	CKS = 0			CKS = 1		
		min	typ	max	min	typ	max
A/D 変換開始遅延時間	t_d	6	—	9	4	—	5
入力サンプリング時間	t_{SPL}	—	31	—	—	15	—
A/D 変換時間	t_{CONV}	131	—	134	69	—	70

【注】 表中の数値の単位はステートです。

14.4.4 外部トリガ入力タイミング

A/D 変換は、外部トリガ入力により開始することも可能です。外部トリガ入力は、ADCR の TRGE ビットが 1 にセット、かつ 8 ビットタイマの ADTE ビットが 0 にクリアされているとき、ADTRG 端子から入力されます。ADTRG 入力端子の立ち下がりエッジで、ADCSR の ADST ビットが 1 にセットされ、A/D 変換が開始されます。その他の動作は、単一モード / スキャンモードによらず、ソフトウェアによって ADST ビットを 1 にセットした場合と同じです。このタイミングを図 14.6 に示します。




図 14.6 外部トリガ入力タイミング

14.5 割り込み

A/D 変換器は、A/D 変換の終了により、A/D 変換終了割り込み (ADI) を発生します。ADI 割り込み要求は、ADCSR の ADIE ビットで許可 / 禁止することができます。

14.6 使用上の注意

A/D 変換器を使用する際は、以下のことに注意してください。

(1) アナログ入力電圧の範囲

A/D 変換中、アナログ入力端子 AN_n に印加する電圧は AV_{SS} ~ AN_n ~ V_{REF} の範囲としてください。

(2) AV_{CC}、AV_{SS} と V_{CC}、V_{SS} の関係

AV_{CC}、AV_{SS} と V_{CC}、V_{SS} との関係は、AV_{SS} = V_{SS} とし、さらに、A/D 変換器を使用しないときも、AV_{CC}、AV_{SS} 端子を決してオーブンにしないでください。

(3) V_{REF} の設定範囲

V_{REF} 端子によるリファレンス電圧の設定範囲は V_{REF} ~ AV_{CC} にしてください。

(4) ボード設計上の注意

ボード設計時には、デジタル回路とアナログ回路をできるだけ分離してレイアウトしてください。また、デジタル回路の信号配線とアナログ回路の信号配線を交差させたり、近接させるようなレイアウトは極力避けてください。誘導などにより、アナログ回路の誤動作や、A/D 変換値に悪影響を及ぼします。なお、アナログ入力信号 (AN₀ ~ AN₇)、アナログ基準電源 (V_{REF})、アナログ電源 (AV_{CC}) は、アナログ・グランド (AV_{SS}) で、デジタル回路を必ず分離してください。さらに、アナログ・グランド (AV_{SS}) は、ボード上の安定したデジタル・グランド (V_{SS}) に一点接続してください。

(5) ノイズ対策上の注意

アナログ入力端子 (AN₀ ~ AN₇)、アナログ基準電源 (V_{REF}) に、過大なサージなど異常電圧による破壊を防ぐために接続する保護回路は、図 14.7 に示すように AV_{CC} - AV_{SS} 間に接続してください。また、AV_{CC}、V_{REF} に接続するバイパス・コンデンサ、AN₀ ~ AN₇ に接続するフィルタのコンデンサは、必ず AV_{SS} に接続してください。

なお、図 14.7 のようにフィルタ用のコンデンサを接続するとアナログ入力端子 (AN₀ ~ AN₇) の入力電流が平均化されるため、誤差を生じることがあります。また、スキャンモード等で頻繁に A/D 変換を行う場合、A/D 変換器内部のサンプル&ホールド回路の容量に充放電される電流が入力インピーダンス (R_{in}) を経由して入力される電流を上回るとアナログ入力端子の電圧に誤差を生じます。したがって回路定数の決定については、十分ご検討くださいますようお願いいたします。




図 14.7 アナログ入力保護回路の例

表 14.5 アナログ端子の規格

項目	min	max	単位
アナログ入力容量	—	20	pF
許容信号源インピーダンス	—	10*	k

【注】 * 変換時間 134 ステート、VCC = 3.0 ~ 3.6V、13MHz の場合。詳細は「第 21 章 電気的特性」を参照してください。




図 14.8 アナログ入力端子等価回路

【注】 表 14.5 を除く数値はいずれも参考値

(6) A/D 変換精度の定義

以下に、本 LSI の A/D 変換精度の定義を示します。

- 分解能.....A/D 変換器のデジタル出力コード数
- オフセット誤差.....デジタル出力が最小電圧値 0000000000 から 0000000001 に変化するときのアナログ入力電圧値の理想 A/D 変換特性からの偏差（図 14.10）。
- フルスケール誤差....デジタル出力が 1111111110 から 1111111111 に変化するときのアナログ入力電圧値の理想 A/D 変換特性からの偏差（図 14.10）。
- 量子化誤差.....A/D 変換器が本質的に有する偏差であり、1/2LSB で与えられる（図 14.9）。
- 非直線性誤差.....ゼロ電圧からフルスケール電圧までの間の理想 A/D 変換特性からの誤差。ただし、オフセット誤差、フルスケール誤差、量子化誤差を含まない。
- 絶対精度.....デジタル値とアナログ入力値との偏差。オフセット誤差、フルスケール誤差、量子化誤差および非直線誤差を含む。




図 14.9 A/D 変換精度の定義 (1)




図 14.10 A/D 変換精度の定義 (2)

(7) 許容信号源インピーダンスについて

本 LSI のアナログ入力は、信号源インピーダンスが $10k\Omega$ 以下の入力信号に対し、変換精度が保証される設計となっております。これは A/D 変換器のサンプル&ホールド回路の入力容量をサンプリング時間内に充電するために設けている規格で、センサの出力インピーダンスが $10k\Omega$ を超える場合充電不足が生じ、A/D 変換精度が保証できなくなる場合があります。単一モードで変換を行う場合で外部に大容量を設けている場合、入力の負荷は実質的に内部入力抵抗の $10k\Omega$ だけになりますので信号源インピーダンスは不問となります。ただし、この場合ローパスフィルタとなりますので、微分係数の大きなアナログ信号（例えば電圧の変動率が $5mV/\mu s$ 以上）には追従できない場合があります（図 14.11）。高速のアナログ信号を変換する場合や、スキャンモードで変換を行う場合には、低インピーダンスのバッファを入れてください。

(8) 絶対精度への影響について

容量を付加するとにより、GND とのカッピングを受けることになりますので、GND にノイズがあると絶対精度が悪化する可能性があります。必ず AVSS 等の電気的に安定した GND に接続してください。またフィルタ回路が実装基板上でデジタル信号と干渉したり、アンテナとならないように注意が必要です。




図 14.11 アナログ入力回路の例

15. D/A 変換器

15.1 概要

本 LSI には 2 チャネルの D/A 変換器が内蔵されています。

15.1.1 特長

D/A 変換器の特長を以下に示します。

8 ビットの分解能

2 チャネル出力

変換時間最大 $10 \mu\text{s}$ (負荷容量 20pF 時)

出力電圧 $0\text{V} \sim V_{\text{REF}}$

ソフトウェアスタンバイ時の D/A 出力保持機能

15.1.2 ブロック図

D/A 変換器のブロック図を図 15.1 に示します。




図 15.1 D/A 変換器のブロック図

15.1.3 端子構成

D/A 変換器で使用する入出力端子を表 15.1 に示します。

表 15.1 端子構成

端子名	略 称	入出力	機 能
アナログ電源端子	AV_{CC}	入力	アナログ部の電源および基準電圧
アナロググランド端子	AV_{SS}	入力	アナログ部のグランドおよび基準電圧
アナログ出力端子 0	DA_0	出力	チャネル 0 のアナログ出力
アナログ出力端子 1	DA_1	出力	チャネル 1 のアナログ出力
リファレンス電圧端子	V_{REF}	入力	アナログ部の基準電圧

15.1.4 レジスタ構成

D/A 変換器のレジスタ構成を表 15.2 に示します。

表 15.2 レジスタ構成

アドレス*	名 称	略 称	R/W	初期値
H'FFF9C	D/A データレジスタ 0	DADR0	R/W	H'00
H'FFF9D	D/A データレジスタ 1	DADR1	R/W	H'00
H'FFF9E	D/A コントロールレジスタ	DACR	R/W	H'1F
H'EE01A	D/A スタンバイコントロールレジスタ	DASTCR	R/W	H'FE

【注】 * アドバンストモード時のアドレス下位 20 ビットを示します。

15.2 各レジスタの説明

15.2.1 D/A データレジスタ 0、1 (DADR0、1)

ビット :	7	6	5	4	3	2	1	0
初期値 :	0	0	0	0	0	0	0	0
R/W :	R/W							

D/A データレジスタ 0、1 (DADR0、1) は、変換を行うデータを格納するリード / ライト可能な 8 ビットのレジスタです。

アナログ出力を許可すると、DADR の値が常に変換され、アナログ出力端子に出力されます。

DADR は、リセットまたはスタンバイモード時に、H'00 に初期化されます。

D/A スタンバイコントロールレジスタ (DASTCR) の DASTE ビットが 1 の場合、ソフトウェアスタンバイモードでは初期化されません。

15.2.2 D/A コントロールレジスタ (DACR)

ビット :	7	6	5	4	3	2	1	0
初期値 :	DAOE1	DAOE0	DAE	—	—	—	—	—
R/W :	0	0	0	1	1	1	1	1
	R/W	R/W	R/W	—	—	—	—	—

D/Aイネーブル
 D/A変換を制御するビットです。

D/Aアウトプットイネーブル0
 D/A変換とアナログ出力を制御するビットです。

D/Aアウトプットイネーブル1 (DAOE1)
 D/A変換とアナログ出力を制御するビットです。

DACR は、8 ビットのリード / ライト可能なレジスタで、D/A 変換器の動作を制御します。

DACR は、リセットまたはスタンバイモード時に、H'1F に初期化されます。

DASTCR の DASTE ビットが 1 の場合、ソフトウェアスタンバイモードでは初期化されません。

ビット 7 : D/A アウトプットイネーブル 1 (DAOE1)

D/A 変換とアナログ出力を制御します。

ビット 7	説明
DAOE1	
0	アナログ出力 DA ₁ を禁止
1	チャネル 1 の D/A 変換を許可。アナログ出力 DA ₁ を許可

ビット 6 : D/A アウトプットイネーブル 0 (DAOE0)

D/A 変換とアナログ出力を制御します。

ビット 6	説明
DAOE0	
0	アナログ出力 DA ₀ を禁止
1	チャネル 0 の D/A 変換を許可。アナログ出力 DA ₀ を許可

ピット 5 : D/A イネーブル (DAE)

DAOE0、DAOE1とともに、D/A 変換を制御します。DAE ピットが 0 にクリアされているときチャネル 0、1 の D/A 変換は独立に制御され、DAE ピットが 1 にセットされているときチャネル 0、1 の D/A 変換は一括して制御されます。

変換結果を出力するかしないかは、DAOE0、DAOE1 により、常に独立に制御されます。

ピット 7	ピット 6	ピット 5	説明
DAOE1	DAOE0	DAE	
0	0	-	チャネル 0、1 の D/A 変換を禁止
	1	0	チャネル 0 の D/A 変換を許可 チャネル 1 の D/A 変換を禁止
		1	チャネル 0、1 の D/A 変換を許可
1	0	0	チャネル 0 の D/A 変換を禁止 チャネル 1 の D/A 変換を許可
		1	チャネル 0、1 の D/A 変換を許可
	1	-	チャネル 0、1 の D/A 変換を許可

DAE ピットを 1 にセットすると、DACR の DAOE0、1 ピット、ADCSR の ADST ピットが 0 にクリアされいても、アナログ電源電流は A/D、D/A 変換中と同等になります。

ピット 4~0 : リザーブピット

リザーブピットです。リードすると常に 1 が読み出されます。ライトは無効です。

15.2.3 D/A スタンバイコントロールレジスタ (DASTCR)

DASTCR は 8 ビットのリード / ライト可能なレジスタで、ソフトウェアスタンバイモードでの D/A の出力を許可または禁止します。

ビット :	7	6	5	4	3	2	1	0
初期値 :	—	—	—	—	—	—	—	DASTE
R/W :	—	—	—	—	—	—	—	R/W

リザーブビット

D/Aスタンバイイネーブル
ソフトウェアスタンバイモード
でのD/A出力を許可または
禁止するビットです。

DASTCR はリセット、またはハードウェアスタンバイモード時に、H'FE に初期化されます。ソフトウェアスタンバイモードでは初期化されません。

ビット 7~1 : リザーブビット

リザーブビットです。リードすると常に 1 が読み出されます。ライトは無効です。

ビット 0 : D/A スタンバイイネーブル (DASTE)

ソフトウェアスタンバイモードでの D/A 出力を許可または禁止します。

ビット 0	説明
DASTE	
0	ソフトウェアスタンバイモードでの D/A 出力を禁止 (初期値)
1	ソフトウェアスタンバイモードでの D/A 出力を許可

15.3 動作説明

D/A 変換器は、2 チャネルの D/A 変換回路を内蔵し、それぞれ独立に変換を行うことができます。

DACR によって D/A 変換が許可されている期間は常に D/A 変換が行われています。DADDR0、1 を書き換えると直ちに、新しいデータが変換されます。DAOE0、1 ビットを 1 にセットすることにより、変換結果が出力されます。

チャネル 0 の D/A 変換を行う場合の動作例を示します。動作タイミングを図 15.2 に示します。

- (1) DADDR0に変換データをライトします。
- (2) DACRのDAOE0ビットを1にセットします。D/A変換が開始され、DA0端子が出力端子になります。変換時間経過後に変換結果が出力されます。

DADDRの内容

出力値は $\frac{\text{アドレス}}{256} \times V_{\text{REF}}$ です。

次にDADDR0を書き換えるか、DAOE0ビットを0にクリアするまでこの変換結果が出力され続けます。

- (3) DADDR0を書き換えると直ちに変換が開始されます。変換時間経過後に変換結果が出力されます。
- (4) DAOE0ビットを0にクリアすると、DA₀端子は入力端子になります。




図 15.2 D/A 変換器の動作例

15.4 D/A 出力制御

本 LSI は、ソフトウェアスタンバイモードで D/A 変換器の出力を許可または禁止することができます。

DASTCR の DASTE ビットを 1 にセットすると、ソフトウェアスタンバイモードにおいても D/A 変換器の出力が許可されます。このとき、D/A 変換器のレジスタはソフトウェアスタンバイモードに遷移する直前の値を保持します。

なお、ソフトウェアスタンバイモードで D/A 出力を許可した場合、リファレンス電源電流は動作時と同じとなります。

16. RAM

16.1 概要

H8/3024 グループはスタティック RAM を内蔵しています。RAM は CPU と 16 ビット幅のデータバスで接続されており、アクセスはバイトデータ、ワードデータにかかわらず 2 ステートで行われます。したがって、データの高速転送が可能です。

またシステムコントロールレジスタ (SYSCR) の RAM イネーブル (RAME) ビットにより内蔵 RAM 有効 / 無効の制御を行います。内蔵 RAM が無効の場合、拡張モードでは外部空間に割り当てられます。各製品ラインアップの内蔵 RAM 仕様の比較を表 16.1 に示します。

表 16.1 H8/3024 グループの内蔵 RAM 仕様比較

		H8/3024 F-ZTAT	H8/3024 マスク ROM 品	H8/3026 F-ZTAT	H8/3026 マスク ROM 品
RAM 容量		4k バイト		8k バイト	
アドレス 割り当て	モード 1、2、7	H'FEF20 ~ H'FFF1F		H'FDF20 ~ H'FFF1F	
	モード 3、4、5	H'FFEF20 ~ H'FFFF1F		H'FFDF20 ~ H'FFFF1F	
	モード 6	H'EF20 ~ H'FF1F		H'E720 ~ H'FF1F	

16.1.1 ブロック図

RAM のブロック図を図 16.1 に示します。




図 16.1 RAM のブロック図

16.1.2 レジスタ構成

内蔵 RAM は、SYSCR で制御されます。

SYSCR のアドレスと初期値を表 16.2 に示します。

表 16.2 レジスタ構成

アドレス*	名 称	略 称	R/W	初期値
H'EE012	システムコントロールレジスタ	SYSCR	R/W	H'09

【注】* アドバンストモード時のアドレス下位 20 ビットを示します。

16.2 システムコントロールレジスタ (SYSCR)

SYSCR は、内蔵 RAM へのアクセスを許可 / 禁止するレジスタです。内蔵 RAM は SYSCR の RAME ビットにより有効 / 無効が選択されます。なお、SYSCR のその他のビットについての詳細は「3.3 システムコントロールレジスタ」を参照してください。

ビット0: RAM イネーブル (RAME)

内蔵 RAM の有効または無効を選択します。RAME ビットは RES 端子の立ち上がりエッジで初期化されます。ソフトウェアスタンバイモードでは初期化されません。

ビット0	説明	
RAME		
0	内蔵 RAM 無効	(初期値)
1	内蔵 RAM 有効	

16.3 動作説明

RAME ビットを 1 にセットすると内蔵 RAM が有効になります。表 16.1 に示したアドレスをアクセスすると、内蔵 RAM がアクセスされます。また、モード 1~5 (拡張モード) では RAME ビットが 0 にクリアされているときは、外部アドレス空間がアクセスされます。モード 6、7 (シングルチップモード) では、RAME ビットが 0 にクリアされているときは、内蔵 RAM はアクセスされません。リードすると常に H'FF がリードされ、ライトは無効です。

RAM は CPU と内部 16 ビットデータバスで接続されており、ワード単位のリード / ライトが可能です。また、バイト単位のリード / ライトも可能です。

バイトデータは、データバス上位 8 ビットを使い 2 ステートでアクセスされ、また、偶数番地から始まるワードデータはデータバス 16 ビットを使い 2 ステートでアクセスできます。

17. ROM (H8/3026F-ZTAT、マスク ROM 内蔵品)

17.1 概要

H8/3026F-ZTAT は 256k バイトのフラッシュメモリを内蔵しています。フラッシュメモリは、CPU と 16 ビット幅のデータバスで接続されており、バイトデータ、ワードデータにかかわらず、2 ステートでアクセスできます。したがって、データの高速転送が可能です。

内蔵 ROM の有効または無効の設定は表 17.1 に示すように、モード端子 (MD₂ ~ MD₀) により行います。

なお、H8/3026F-ZTAT は、専用の PROM ライタを用いて消去・書き込みができるほか、オンボードでの消去・書き換えが可能です。

表 17.1 動作モードと ROM

モード名	モード端子			内蔵 ROM
	MD ₂	MD ₁	MD ₀	
モード 1 (内蔵 ROM 無効拡張 1M バイトモード)	0	0	1	無効 (外部アドレス空間)
モード 2 (内蔵 ROM 無効拡張 1M バイトモード)	0	1	0	
モード 3 (内蔵 ROM 無効拡張 16M バイトモード)	0	1	1	
モード 4 (内蔵 ROM 無効拡張 16M バイトモード)	1	0	0	
モード 5 (内蔵 ROM 有効拡張 16M バイトモード)	1	0	1	
モード 6 (シングルチップノーマルモード)	1	1	0	
モード 7 (シングルチップアドバンストモード)	1	1	1	

17.2 特長

H8/3026F-ZTAT は 256k バイトのフラッシュメモリを内蔵しています。フラッシュメモリの特長を以下に示します。

フラッシュメモリの 4 種類の動作モード

- プログラムモード
- イレースモード
- プログラムベリファイモード
- イレースベリファイモード

書き込み / 消去方式

書き込みは 128 バイト同時書き込みを行います。消去はブロック分割消去（1 ブロック単位）で行います。全面消去を行う場合は、各ブロック単位に順次行ってください。ブロック分割消去では 4k バイト、32k バイト、64k バイトのブロック単位で任意に設定することができます。

書き込み / 消去時間

フラッシュメモリの書き込み時間は、128 バイト同時書き込みにて 10ms (typ.)、1 バイトあたり換算にて約 80 μ s (typ.)、消去時間は 100ms (typ.) です。

書き換え回数

フラッシュメモリの書き換えは、100 回まで可能です。

オンボードプログラミングモード

オンボードでフラッシュメモリの書き込み / 消去 / ベリファイを行う 2 種類のモードがあります。

- ブートモード
- ユーザプログラムモード

ピットレート自動合わせ込み

ブートモードでデータ転送時、ホストの転送ピットレートと本 LSI のピットレートとを自動で合わせることができます。

RAM によるフラッシュメモリのエミュレーション機能

フラッシュメモリと RAM の一部を重ね合わせることで、フラッシュメモリの書き換えをリアルタイムにエミュレートすることができます。

プロテクトモード

ソフトウェアプロテクトモード、ハードウェアプロテクトモードとエラーブロテクトの 3 種類のモードがあり、フラッシュメモリの書き込み / 消去 / ベリファイのプロテクト状態を設定することができます。

PROM モード

フラッシュメモリの書き込み / 消去可能なモードとして、オンボードプログラミングモード以外に PROM ライタを用いた PROM モードがあります。

17.2.1 ブロック図




図 17.1 フラッシュメモリのブロック図

17.2.2 端子構成

フラッシュメモリは表 17.2 に示す端子により制御されます。

表 17.2 端子構成

端子名	略 称	入出力	機 能
リセット	RES	入力	リセット
フラッシュライトイネーブル	FWE	入力	フラッシュの書き込み / 消去をハードウェアプロジェクト
モード 2	MD ₂	入力	本 LSI の動作モードを設定
モード 1	MD ₁	入力	本 LSI の動作モードを設定
モード 0	MD ₀	入力	本 LSI の動作モードを設定
トランスマットデータ	TxD ₁	出力	シリアル送信データ出力
レシーブデータ	RxD ₁	入力	シリアル受信データ入力

17.2.3 レジスタ構成

内蔵フラッシュメモリが有効のときのフラッシュメモリをコントロールするレジスタを表 17.3 に示します。

表 17.3 レジスタ構成

名 称	略 称	R/W	初期値	アドレス ^{*1}
フラッシュメモリコントロールレジスタ 1	FLMCR1	R/W	H'00 ^{*2}	H'EE030
フラッシュメモリコントロールレジスタ 2	FLMCR2	R	H'00	H'EE031
消去ロック指定レジスタ 1	EBR1	R/W	H'00	H'EE032
消去ロック指定レジスタ 2	EBR2	R/W	H'00	H'EE033
RAM コントロールレジスタ	RAMCR	R/W	H'F0	H'EE077

【注】 FLMCR1、FLMCR2、EBR1、EBR2、RAMCR は 8 ビットのレジスタです。

アクセスはパイトアクセスとしてください。

またこれらはフラッシュメモリ内蔵品専用レジスタです。マスク ROM 内蔵品には存在しません。マスク ROM 内蔵品では、当該アドレスをリードすると常に 1 が読み出されます。ライトは無効です。

*1 アドレス下位 16 ビットを示しています。

*2 FWE 端子に High レベルが入力されているときの初期値は H'80 です。

17.3 フラッシュメモリのレジスタの説明

17.3.1 フラッシュメモリコントロールレジスタ 1 (FLMCR1)

ビット :	7	6	5	4	3	2	1	0
R/W :	FWE	SWE	ESU	PSU	EV	PV	E	P
初期値 :	- *	0	0	0	0	0	0	0
	R	R/W						

【注】*FWE端子の状態により設定されます。

FLMCR1 は、フラッシュメモリの各動作モードを制御する 8 ビットのレジスタです。アドレス H'00000 ~ H'3FFFF に対してプログラムベリファイモード、イースペリファイモードに遷移させるには、FWE = 1 時に SWE ビットをセット後、PV ビットまたは EV ビットをセットします。アドレス H'00000 ~ H'3FFFF に対して、プログラムモードへ遷移させるには、FWE = 1 時に、SWE ビットをセット後、PSU ビットをセットし、最後に P ビットをセットします。アドレス H'00000 ~ H'3FFFF に対してイースモードへ遷移するには、FWE = 1 時に、SWE ビットをセット後、ESU ビットをセットし、最後に E ビットをセットします。FLMCR1 は、リセット、ハードウェアスタンバイモード、ソフトウェアスタンバイモードで初期化されます。FWE 端子に High レベルが入力されているときの初期値は H'80 です。ロー レベルが入力されているときは H'00 です。モード 6 ではフラッシュメモリのオンボードプログラミングモードをサポートしていませんので、FWE 端子は Low レベルに固定することが必要です。内蔵フラッシュメモリが無効のときに本レジスタを読み出すと H'00 が読み出され、書き込みも無効となります。

本レジスタのビット 6~0 に 1 をセットするときには、1 ビットずつ行ってください。また、FLMCR1 の SWE ビットへの書き込みは FWE = 1 のとき、ESU、PSU、EV、PV ビットへの書き込みは FWE = 1、SWE = 1 のとき、E ビットへの書き込みは FWE = 1、SWE = 1、ESU = 1 のとき、P ビットへの書き込みは FWE = 1、SWE = 1、PSU = 1 のときのみ有効です。

- 【注】1. 本レジスタの各ビットの設定は、誤書き込みや誤消去を防止するために書き込みフローおよび、消去フローに従ってください。
- 2. 本レジスタの設定により、プログラムモード / イースモード / プログラムベリファイモード / イースペリファイモードへと遷移します。フラッシュメモリを通常の内蔵 ROM として読み出す際には、本レジスタのビット 6~0 をクリアした状態にしてください。

17. ROM (H8/3026F-ZTAT、マスク ROM 内蔵品)

ピット 7 : フラッシュライトイネーブルビット (FWE)

FWE ビットは、フラッシュメモリの書き込み / 消去をハードウェアプロテクトするビットです。

ピット 7	説明
FWE	
0	FWE 端子に Low レベルが入力されているとき (ハードウェアプロテクト状態)
1	FWE 端子に High レベルが入力されているとき

ピット 6 : ソフトウェアライトイネーブルビット (SWE)

フラッシュメモリの書き込み / 消去の有効または無効を選択するビットです (ピット 5~0、EBR1 の 7~0 ビット、EBR2 の 3~0 ビットをセットするときにセットしてください)。

ピット 6	説明
SWE	
0	書き込み / 消去無効 (初期値)
1	書き込み有効 [セット条件] FWE = 1 のとき

【注】 SWE ビットを 1 にセットしている間は、SLEEP 命令は実行しないでください。

ピット 5 : イレースセットアップビット (ESU)

イレースモードへの遷移の準備をするビットです。FLMCR1 の E ビットを 1 にセットする前に 1 にセットしてください (SWE、PSU、EV、PV、E、P ビットを同時に設定しないでください)。

ピット 5	説明
ESU	
0	イレースセットアップ解除 (初期値)
1	イレースセットアップ [セット条件] FWE = 1、SWE = 1 のとき

ピット 4 : プログラムセットアップビット (PSU)

プログラムモードへの遷移の準備をするビットです。FLMCR1 の P ビットを 1 にセットする前に 1 にセットしてください (SWE、ESU、EV、PV、E、P ビットを同時に設定しないでください)。

ピット 4	説明
PSU	
0	プログラムセットアップ解除 (初期値)
1	プログラムセットアップ [セット条件] FWE = 1、SWE = 1 のとき

ピット3：イレースペリファイピット(EV)

イレースペリファイモードへの遷移、解除を選択するピットです(SWE、ESU、PSU、PV、E、Pピットを同時に設定しないでください)。

ピット3	説明
EV	
0	イレースペリファイモードを解除 (初期値)
1	イレースペリファイモードに遷移 [セット条件] FWE = 1、SWE = 1 のとき

ピット2：プログラムペリファイピット(PV)

プログラムペリファイモードへの遷移、解除を選択するピットです(SWE、ESU、PSU、EV、E、Pピットを同時に設定しないでください)。

ピット2	説明
PV	
0	プログラムペリファイモードを解除 (初期値)
1	プログラムペリファイモードに遷移 [セット条件] FWE = 1、SWE = 1 のとき

ピット1：イレースピット(E)

イレースモードへの遷移、解除を選択するピットです(SWE、ESU、PSU、EV、PV、Pピットを同時に設定しないでください)。

ピット1	説明
E	
0	イレースモードを解除 (初期値)
1	イレースモードに遷移 [セット条件] FWE = 1、SWE = 1、ESU = 1 のとき

【注】 Eピットをセットしている間は、フラッシュメモリへのアクセスは行わないでください。

ビット 0 : プログラムビット (P)

プログラムモードへの遷移、解除を選択するビットです (SWE、PSU、ESU、EV1、PV、E ビットを同時に設定しないでください)。

ビット 0	説明
P	
0	プログラムモードを解除 (初期値)
1	プログラムモードに遷移 [セット条件] FWE = 1、SWE = 1、PSU = 1 のとき

【注】 P ビットをセットしている間は、フラッシュメモリへのアクセスは行わないでください。

17.3.2 フラッシュメモリコントロールレジスタ 2 (FLMCR2)

ビット :	7	6	5	4	3	2	1	0
	FLER	-	-	-	-	-	-	-
初期値 :	0	0	0	0	0	0	0	0
R/W :	R	R	R	R	R	R	R	R

FLMCR2 は、フラッシュメモリの各動作モードを制御する 8 ビットのレジスタです。FLMCR2 は、リセット、ハードウェアスタンバイモード、ソフトウェアスタンバイモードのとき H'00 に初期化されます。内蔵フラッシュメモリが無効のときは読み出すと H'00 が読み出されます。

【注】 FLMCR2 は読み出し専用レジスタです。書き込みはしないでください。

ビット 7 : フラッシュメモリエラー (FLER)

フラッシュメモリ動作中 (書き込み、消去) にエラーが発生したことを示すビットです。FLER = 1 にセットされると、フラッシュメモリはエラーブロテクトモードに遷移します。

ビット 7	説明
FLER	
0	フラッシュメモリは正常に動作しています。 フラッシュメモリへの書き込み / 消去プロテクト (エラーブロテクト) が無効 [クリア条件] リセット (RES 端子および WDT リセット) またはハードウェアスタンバイモードのとき (初期値)
1	フラッシュメモリへの書き込み / 消去中にエラーが発生したことを示します。 フラッシュメモリへの書き込み / 消去プロテクト (エラーブロテクト) が有効 [セット条件] (1) 書き込み / 消去中にフラッシュメモリをリード ^{*2} したとき (ベクタリードおよび命令 フェッチを含む。ただし、フラッシュメモリ空間とオーバラップした RAM エリアのリードは除く) (2) 書き込み / 消去中の例外処理 (ただし、リセット、不当命令、トラップ命令、ゼロ計算時の例外処理は除く) の開始直後 (3) 書き込み / 消去中に SLEEP 命令 (ソフトウェアスタンバイを含む) を実行したとき (4) 書き込み / 消去中にバス権を解放したとき

ビット 6~0：リザーブビット

リザーブビットです。読み出すと常に 0 が読み出されます。

17.3.3 消去ブロック指定レジスタ 1 (EBR1)

ビット :	7	6	5	4	3	2	1	0
	EB7	EB6	EB5	EB4	EB3	EB2	EB1	EB0
初期値 :	0	0	0	0	0	0	0	0
R/W :	R/W							

フラッシュメモリの消去エリアをブロックごとに設定する 8 ビットのレジスタです。EBR1 は、リセット、ハードウェアスタンバイモード、ソフトウェアスタンバイモード、FWE 端子に Low レベルが入力されているとき、および FWE 端子に High レベルが入力されても FLMCR1 の SWE ビットが設定されていないときは H'00 に初期化されます。EBR1 の各ビットに 1 をセットすると、対応するブロックが消去可能となります。それ以外のブロックは、消去プロテクト状態になります。EBR1 は EBR2 と合わせて 1 ビットのみ設定してください（2 ビット以上を同時に設定しないでください）。内蔵フラッシュメモリが無効のときは本レジスタを読み出すと H'00 が読み出され、消去も無効となります。

フラッシュメモリのブロック分割方法は、表 17.4 を参照してください。全面消去をする場合は、各ブロック単位に順次消去してください。

本 LSI ではモード 6 でのオンボードプログラミングモードをサポートしていませんので、本レジスタの各ビットにはモード 6 の時に 1 をセットすることはできません。

17.3.4 消去ブロック指定レジスタ 2 (EBR2)

ビット :	7	6	5	4	3	2	1	0
	-	-	-	-	EB11	EB10	EB9	EB8
初期値 :	0	0	0	0	0	0	0	0
R/W :	R	R	R	R	R/W	R/W	R/W	R/W

フラッシュメモリの消去エリアをブロックごとに設定する 8 ビットのレジスタです。EBR2 は、リセット、ハードウェアスタンバイモード、ソフトウェアスタンバイモード、FWE 端子に Low レベルが入力されているとき、H'00 に初期化されます。また FWE 端子に High レベルが入力されても、FLMCR1 の SWE ビットが設定されていないときはビット 0 に初期化されます。EBR2 の各ビットに 1 をセットすると、対応するブロックが消去可能となります（それ以外のブロックは、消去プロテクト状態になります）。EBR2 は EBR1 と合わせて 1 ビットのみ設定してください（2 ビット以上を同時に設定しないでください）。ビット 7~4 はリザーブビットです。内蔵フラッシュメモリが無効のときは読み出すと H'00 が読み出され、消去も無効となります。

フラッシュメモリのブロック分割方法は、表 17.4 を参照してください。全面消去をする場合は、各ブロック単位に順次消去してください。

本 LSI ではモード 6 でのオンボードプログラミングモードをサポートしていませんので、本レジスタの各ビットにはモード 6 の時に 1 をセットすることはできません。

【注】 本レジスタのビット 7~4 は読み出し専用ビットです。1 をセットしないでください。

EBR1/EBR2 のあるビットがセットされている状態でビット 7~4 をセットした場合、EBR1/EBR2 は H'00 に初期化されます。

表 17.4 消去ブロックの分割

ブロック (サイズ)	アドレス
EB0 (4k バイト)	H'000000 ~ H'000FFF
EB1 (4k バイト)	H'001000 ~ H'001FFF
EB2 (4k バイト)	H'002000 ~ H'002FFF
EB3 (4k バイト)	H'003000 ~ H'003FFF
EB4 (4k バイト)	H'004000 ~ H'004FFF
EB5 (4k バイト)	H'005000 ~ H'005FFF
EB6 (4k バイト)	H'006000 ~ H'006FFF
EB7 (4k バイト)	H'007000 ~ H'007FFF
EB8 (32k バイト)	H'008000 ~ H'00FFFF
EB9 (64k バイト)	H'010000 ~ H'01FFFF
EB10 (64k バイト)	H'020000 ~ H'02FFFF
EB11 (64k バイト)	H'030000 ~ H'03FFFF

17.3.5 RAM コントロールレジスタ (RAMCR)

ビット :	7	6	5	4	3	2	1	0
	-	-	-	-	RAMS	RAM2	RAM1	RAM0
初期値 :	1	1	1	1	0	0	0	0
R/W :	R	R	R	R	R/W	R/W	R/W	R/W

フラッシュメモリのリアルタイムな書き換えをエミュレートするときに、RAM の一部と重ね合わせるフラッシュメモリのエリアを設定するレジスタです。リセット、またはハードウェアスタンバイモードのときに H'00 に初期化されます。RAMCR の設定は、ユーザモード、ユーザプログラミングモードで行ってください。

フラッシュメモリエリアの分割法は、表 17.5 を参照してください。なお、エミュレーション機能を確実に動作させるために、本レジスタの書き換え直後に RAM エミュレーションの対象 ROM をアクセスしないでください。直後にアクセスした場合には、正常なアクセスは保証されません。

ビット 7~4 : リザーブビット

読み出すと常に 1 が読み出されます。ライトは無効です。

ビット 3 : RAM セレクト (RAMS)

RAM によるフラッシュメモリのエミュレーション選択 / 非選択を設定するビットです。RAMS = 1 のときは、フラッシュメモリ全ブロックの書き込み / 消去プロテクト状態となります。

ビット 3	説明
RAMS	
0	エミュレーション非選択 フラッシュメモリ全ブロック書き込み / 消去プロテクト無効 (初期値)
1	エミュレーション選択 フラッシュメモリ全ブロック書き込み / 消去プロテクト有効

ビット2、1、0：フラッシュメモリエリア選択

ビット3と共に使用し、RAMと重ね合わせるフラッシュメモリのエリアを選択します(表17.5参照)。

表17.5 フラッシュメモリエリアの分割

RAM エリア	ブロック名	RAMS	RAM2	RAM1	RAM0
H'FFE000 ~ H'FFEFFF	RAM エリア 4k バイト	0	*	*	*
H'000000 ~ H'000FFF	EB0 (4k バイト)	1	0	0	0
H'001000 ~ H'001FFF	EB1 (4k バイト)	1	0	0	1
H'002000 ~ H'002FFF	EB2 (4k バイト)	1	0	1	0
H'003000 ~ H'003FFF	EB3 (4k バイト)	1	0	1	1
H'004000 ~ H'004FFF	EB4 (4k バイト)	1	1	0	0
H'005000 ~ H'005FFF	EB5 (4k バイト)	1	1	0	1
H'006000 ~ H'006FFF	EB6 (4k バイト)	1	1	1	0
H'007000 ~ H'007FFF	EB7 (4k バイト)	1	1	1	1

* : Don't care

【注】モード6(シングルチップノーマルモード)のときは、RAMによるフラッシュメモリのエミュレーションはサポートしていません。そのため、ライトは可能ですが1をセットしないでください。また、RAMによるフラッシュメモリのエミュレーションを行う場合、SYSCRのRAMEビットは必ず1にセットしてください。

17.4 動作の概要

17.4.1 モード遷移図

リセット状態で各モード端子と FWE 端子を設定しリセットスタートすると、マイコンは図 17.2 に示すような各動作モードへ遷移します。ユーザモードではフラッシュメモリの読み出しができますが、フラッシュメモリの書き込み / 消去はできません。

フラッシュメモリへの書き込み / 消去を行えるモードとしてブートモード、ユーザプログラムモード、PROM モードがあります。

H8/3026F-ZTAT のモード 6 (内蔵 ROM 有効ノーマルモード) では、ブートモードおよびユーザプログラミングモードは使用できません。




図 17.2 フラッシュメモリに関する状態遷移


FWE 端子の High Low、Low High によって、通常のユーザモードとオンボードプログラミングモードとの状態遷移が行われます。その際、誤動作（誤書き込みや誤消去）を回避するために、フラッシュメモリコントロールレジスタ (FLMCR1) の各ビットを 0 にクリアした状態にしてください。また、各ビットのクリア後にはウェイト時間が必要です。このウェイト時間が不足した場合、正常動作は保証されません。

17.4.2 オンボードプログラミングモード

(1) ブートモードの例


1. 初期状態

フラッシュメモリには、旧バージョンのプログラムあるいはデータが書かれたままです。書き込み制御プログラムおよび新アプリケーションプログラムはユーザがあらかじめホストに用意してください。




2. 書き込み制御プログラムの転送

ブートモードに遷移すると本LSI内のブートプログラム（すでにLSI内に内蔵されている）が起動し、ホストにある書き込み制御プログラムをRAMにSCI通信で転送します。また、フラッシュメモリの消去に必要なブートプログラムは、RAMのブートプログラムエリアに自動的に転送されます。




3. フラッシュメモリの初期化

ブートプログラムエリア（RAM内）にある消去プログラムを実行し、フラッシュメモリを初期化（H'FF）します。ブートモード時は、ブロックに関係なくフラッシュメモリを全面消去します。



4. 新アプリケーションプログラムの書き込み

ホストよりRAMに転送した書き込み制御プログラムを実行して、ホストにある新アプリケーションプログラムをフラッシュメモリに書き込みます。




プログラム実行状態

(2) ユーザプログラムモードの例


1. 初期状態

(1) ユーザプログラムモードに遷移したことを確認するFWE判定プログラム、(2) フラッシュメモリから内蔵RAMに書き込み／消去制御プログラムを転送するプログラムをあらかじめフラッシュメモリにユーザが書き込んでおいてください。(3) 書き込み／消去制御プログラムはホストまたはフラッシュメモリに用意してください。




2. 書き込み／消去制御プログラムの転送

ユーザプログラムモードに遷移すると、ユーザソフトはこれを認識してフラッシュメモリ内の転送プログラムを実行して、書き込み／消去制御プログラムをRAMに転送します。




3. フラッシュメモリの初期化

RAM上の書き込み／消去プログラムを実行し、フラッシュメモリを初期化(H'FF)します。消去は、ブロック単位で行えます。バイト単位の消去はできません。



4. アプリケーションプログラムの書き込み

次にホストにある新アプリケーションプログラムを消去したフラッシュメモリのブロックに書き込みます。消去されていないブロックに対する書き込みは行わないでください。



17.4.3 RAM によるフラッシュメモリのエミュレーション

本 LSI ではフラッシュメモリと RAM の一部を重ね合わせる（オーバラップ RAM）ことで、フラッシュメモリの書き換えをリアルタイムにエミュレートすることができます。エミュレーション機能を実行しているときに RAMCR で設定したエミュレーションブロックをアクセスすると、オーバラップ RAM に書かれているデータが読み出されます。

ユーザモード、ユーザプログラムモードでエミュレーションを行ってください。




図 17.3 ユーザモード、ユーザプログラムモードのオーバラップ RAM データの読み出し

オーバラップ RAM のデータが確定したら、RAMS ビットをクリアして RAM のオーバラップを解除し、実際にフラッシュメモリへの書き込みを行ってください。

ただし、オンボードプログラミングモードで、書き換え制御プログラムを RAM に転送してくるときに、転送先とオーバラップ RAM が重ならないようにしてください。オーバラップ RAM 内のデータが書き換えられてしまいます。





図 17.4 ユーザプログラムモードのオーバラップ RAM データの書き込み

17.4.4 ブロック分割法

本 LSI のフラッシュメモリは、64k バイト（3 ブロック）、32k バイト（1 ブロック）、4k バイト（8 ブロック）に分割されています。このブロック単位で消去することができます。



17.5 オンボードプログラミングモード

オンボードプログラミングモードに端子を設定しリセットスタートすると、内蔵フラッシュメモリへの書き込み / 消去 / ベリファイを行うことができるオンボードプログラミング状態へ遷移します。オンボードプログラミングモードには、ブートモードとユーザプログラムモードの 2 種類の動作モードがあります。各モードへ遷移する端子の設定方法を表 17.6 に示します。また、フラッシュメモリに関する各モードへの状態遷移図は図 17.2 を参照してください。

H8/3026F-ZTAT のモード 6 (内蔵 ROM が有効) では、ブートモードおよびユーザプログラムモードは使用できません。

表 17.6 オンボードプログラミングモードの設定方法

モード名		FWE	MD ₂	MD ₁	MD ₀
ブートモード	モード 5	1 ^{*1}	0 ^{*2}	0	1
	モード 7		0 ^{*2}	1	1
ユーザプログラムモード	モード 5	1 ^{*1}	1	0	1
	モード 7		1	1	1

【注】 *1 High レベルの印加タイミングについては、「17.5.1 (3) ブートモード使用時の注意事項」を参照してください。

*2 ブートモード時は、MD₂ の設定を反転入力にしてください。

また、H8/3026F-ZTAT のブートモードでは、モードコントロールレジスタ (MDCR) のモードセレクト 2 ~ 0 ビット (MDS2 ~ MDS0) はモード端子 (MD₂ ~ MD₀) のレベルを反映した値になります。

17.5.1 ブートモード

ブートモードを使用する場合は、フラッシュメモリへの書き込み制御プログラムをホストに準備しておく必要があります。また、使用する SCI のチャネル 1 は調歩同期式モードに設定されています。

本 LSI の端子をブートモードに設定後リセットスタートすると、あらかじめマイコン内に組み込まれているブートプログラムを起動し、ホストに用意した書き込み制御プログラムを SCI を使って本 LSI へ順次送信します。本 LSI では、SCI で受信した書き込み制御プログラムを内蔵 RAM の書き込み制御プログラムエリアに書き込みます。転送終了後書き込み制御プログラムエリアの先頭アドレス (H'FFE720) に分岐し、書き込み制御プログラム実行状態となります（フラッシュメモリの書き込み／消去が可能となります）。

図 17.5 にブートモード時のシステム構成図、図 17.6 にブートモード実行手順を示します。




図 17.5 ブートモード時のシステム構成図





図 17.6 プートモード実行手順

(1) SCI ビットレートの自動合わせ込み動作



ブートモードが起動すると、本 LSI はホストより連続送信される調歩同期式 SCI 通信のデータ (H'00) の Low 期間を測定します。このときの SCI 受信 / 送信フォーマットを「8 ビットデータ、1 ストップビット、パリティなし」に設定してください。本 LSI は、測定した Low 期間よりホストの送信するビットレートを計算し、ビット調整終了合図としてホストへ H'00 を 1 バイト送信します。ホストは、この調整終了合図 (H'00) を正常に受信したことを確認し、本 LSI へ H'55 を 1 バイト送信してください。受信が正常に行われなかった場合は、再度ブートモードを起動し (リセット)、上述の操作を行ってください。ホストが送信するビットレート、および本 LSI のシステムクロックの周波数によってホストと本 LSI のビットレートに誤差が生じます。正常に SCI を動作させるために、ホストの転送ビットレートを (19,200, 9,600, 4,800) bps^{*1} に設定してください。

ホストの転送ビットレートと本 LSI のビットレートの自動合わせ込みが可能なシステムクロックの周波数を表 17.7 に示します。このシステムクロックの範囲内でブートプログラムを実行してください。

表 17.7 本 LSI のビットレートの自動合わせ込みが可能なシステムクロックの周波数

ホストのビットレート (bps)	本 LSI のビットレートの自動合わせ込みが可能な システムクロックの周波数 (MHz)
19,200	16 ~ 25
9,600	8 ~ 25
4,800	4 ~ 25

【注】 *1 ホストのビットレートは 4800、9600、19200bps の設定のみとし、それ以外の設定は使用しないでください。

本 LSI は表 17.7 に示すビットレートとシステムクロックの組み合わせ以外でも、ビットレートの自動合わせ込みを行う場合がありますが、ホストと本 LSI とのビットレートに誤差が生じ、その後の転送が正常に行われません。このため、ブートモードの実行は、必ず表 17.7 に示すビットレートとシステムクロックの組み合わせの範囲内で行ってください。

(2) ブートモード時の内蔵 RAM エリアの分割

ブートモードでは、RAM エリアは図 17.7 に示すようにブートプログラムで使用するエリアと SCI で書き込み制御プログラムを転送してくるエリアに分かれています。ブートプログラムエリアは、ブートモード中の実行状態が転送してきた書き込み制御プログラムへ遷移するまで使用できません。



図 17.7 ブートモード時の RAM エリア

(3) ブートモード使用時の注意事項


- (a) 本LSIは、ブートモードでリセット解除すると、SCIのRx_{D1}端子のLow期間を測定します。Rx_{D1}端子がHighの状態でリセット解除してください。リセット解除後、Rx_{D1}端子から入力されるLow期間を測定できるようになるまで、本LSIは約100ステート必要です。
- (b) ブートモードは、フラッシュメモリに書き込まれているデータがある場合（全データが1でないとき）、フラッシュメモリの全ブロックを消去します。本モードは、オンボード状態での初期の書き込み、あるいは、ユーザプログラムモードで起動するプログラムを誤って消去し、ユーザプログラムモードが実行できなくなった場合の強制復帰等に使用してください。
- (c) フラッシュメモリの書き込み中、あるいは消去中に割り込みを使用することはできません。
- (d) Rx_{D1}端子およびTx_{D1}端子は、ボード上でプルアップして使用してください。
- (e) 本LSIは、書き込み制御プログラムに分岐するときに内蔵SCI(チャネル1)の送受信動作を終了(SCRのRE=0、TE=0)しますが、BRRには、合わせ込んだビットレートの値を保持しています。

また、このときトランスマッティデータ出力端子Tx_{D1}は、Highレベル出力状態(P9DDRのP9₁DDR=1、P9DRのP9₁DR=1)となっています。

さらにこのとき、CPU内蔵の汎用レジスタの値は不定です。このため、書き込み制御プログラムに分岐した直後に、汎用レジスタの初期設定を必ず行ってください。特にスタックポインタ(SP)は、サブルーチンコール時などに暗黙的に使用されますので、書き込み制御プログラムで使用するスタックエリアを必ず指定してください。

上記以外の内蔵レジスタについては、初期値が変更されるものはありません。

- (f) ブートモードへの遷移は、表17.6のモード設定に従って、端子を設定しリセットスタートすることにより可能です。
- ブートモードから通常モードへ遷移する場合は、モード遷移する前にマイコン内部のブートモード状態を、RES 端子によるリセット入力で解除する^{*1}必要があります。この時、RES 端子は最低 20 システムクロック以上の間、Low レベルに保持する必要があります。^{*3}
 - ブートモードの途中で、モード端子 (MD₂ ~ MD₀) および FWE 端子の入力レベルを切り換えないでください。モードを遷移させる場合には、事前に RES 端子に Low レベルを入力し、リセット状態にしてください。また、ブートモード状態でウォッチドッグタイマリセットが発生した場合、マイコン内部のモード状態は解除されず、モード端子の状態にかかわらず内蔵のブートプログラムが再起動されます。
 - ブートプログラム実行中やフラッシュメモリへの書き込み / 消去中に、FWE 端子を Low レベルにしないでください^{*2}。
- (g) リセット中にモード端子の入力レベルを変化（例えばLowレベル Highレベル）させると、マイコンの動作モードが切り換わることにより、アドレス兼用ポート、およびバス制御出力信号 (\overline{CSn} 、 \overline{AS} 、 \overline{RD} 、 \overline{LWR} 、 \overline{HWR}) の状態が変化する場合があります。このため、これらの端子はリセット中の出力信号として直接使用しないよう、マイコン外部で禁止する必要があります。

図 17.8 \overline{CS} 信号禁止回路例

- 【注】*1 モード端子と FWE 端子の入力はリセット解除のタイミングに対し、モードプログラミングセット時間 (t_{MDS}) を満足する必要があります。
- *2 FWE の印加 / 解除の注意については「17.11 フラッシュメモリの書き込み / 消去時の注意」を参照してください。
- *3 「4.2.2 リセットシーケンス」および「17.11 フラッシュメモリの書き込み / 消去時の注意」を参照してください。H8/3026F-ZTAT では最低 20 システムクロック必要です。


17.5.2 ユーザプログラムモード

ユーザプログラムモードに設定すると、ユーザの書き込み／消去制御プログラムによるフラッシュメモリの書き込み、消去が可能になります。したがって、あらかじめ基板上に FWE 制御手段、および書き換えデータ供給手段を設け、必要に応じてプログラムエリアの一部に書き込み／消去プログラムを内蔵させておくことにより、内蔵フラッシュメモリのオンボード書き換えを行うことができます。

本モードの設定では、内蔵フラッシュメモリの有効なモード 5、7 で起動し、FWE 端子に High レベルを印加します。この状態の動作では、フラッシュメモリ以外の周辺機能はモード 5、7 と同じ動作をします。また、モード 6 ではフラッシュメモリの書き込み／消去を行わないでください。モード 6 設定時は FWE 端子を必ず Low レベルにしてください。

なお、プログラム／消去を行っている間、フラッシュメモリを読み出すことはできませんので、書き換えプログラムを外部メモリ上に置くか、または書き換えプログラムをいったん RAM エリアに転送し、RAM 内で実行してください。

RAM 内でプログラム実行中に、ユーザプログラムモードに遷移する場合の実行手順を図 17.9 に示します。なお、リセットスタート時にユーザプログラムモードから起動することも可能です。



- 【注】
1. FWE端子に常時Highレベルを印加しないでください。FWE端子にHighレベルを印加するのはフラッシュメモリに書き込み、消去を行うときのみ(RAMによるフラッシュメモリのエミュレーション実行時も含む)としてください。また、FWE端子にHighレベル入力中においても、過剰書き込み、過剰消去にならないように、ウォッチドッグタイマを起動し、プログラムの暴走等に対応できるようにしてください。
 2. FWEの印加／解除時の注意については、「18.11 フラッシュメモリの書き込み／消去時の注意」を参照してください。
 3. ユーザプログラムモードでフラッシュメモリの通常読み出しを実施するには、書き込み／消去プログラム実行中でないことが必要です。つまり、FLMCR1のビット6～0が0にクリアされている状態にしてください。

図 17.9 ユーザプログラムモードの実行手順例

17.6 フラッシュメモリの書き込み / 消去

オンボードプログラミングモードでのフラッシュメモリの書き込み / 消去は、CPU を用いてソフトウェア的に行う方式を採用しています。フラッシュメモリの動作モードとしては、プログラムモード / イレースモード / プログラムベリファイモード / イレースベリファイモードがあります。アドレス H'000000 ~ H'03FFFF に対しては、FLMCR1 の PSU ビット、ESU ビット、P ビット、E ビット、PV ビット、EV ビットをセットすることにより各動作モードに遷移します。

フラッシュメモリは、書き込み / 消去を行っている間は読み出しができません。したがって、フラッシュメモリの書き込み / 消去を制御するプログラム(書き込み制御プログラム)は、内蔵 RAM、あるいは外部メモリ上に置き、実行するようにしてください。書き込み / 消去時の注意については、「17.11 フラッシュメモリの書き込み / 消去時の注意」を参照してください。また、以降の動作説明の中で、FLMCR1 の各ビットのセット / クリア後のウェイト時間のパラメータを記載しています。各ウェイト時間の詳細は「21.2.6 フラッシュメモリ特性」を参照してください。

- 【注】1. FLMCR1 の SWE、ESU、PSU、EV、PV、E、P ビットのセット / リセットがそれぞれ、当該アドレスエリアのフラッシュメモリ上のプログラムで実行された場合の動作は保証されません。
- 2. 書き込み / 消去する際は、FWE = 1 にしてください (FWE = 0 のときは、書き込み / 消去されません)。
- 3. 書き込みは消去状態で行ってください。すでに書き込まれたアドレスへの追加書き込みは行わないでください。




図 17.10 FLMCR1 の各ビット設定による状態遷移

17.6.1 プログラムモード

フラッシュメモリへのデータ / プログラムの書き込みは、図 17.11 に示すプログラム / プログラムペリファイフローチャートに従って行ってください。このフローチャートに沿って書き込み動作を行えば、デバイスへの電圧ストレスやプログラムデータの信頼性を損なうことなく、フラッシュメモリへデータ / プログラムの書き込みを行うことができます。また、1 回の書き込みは、128 バイト単位で行ってください。

フラッシュメモリコントロールレジスタ 1 (FLMCR1) の各ビットのセット / クリア後のウェイト時間、最大書き込み回数 (N) を「21.2.6 フラッシュメモリ特性」の表 21.19 に示します。

フラッシュメモリコントロールレジスタ 1 (FLMCR1) の SWE ビットを 1 にセットした後、(t_{sswe}) μs 以上の時間が経過してから、書き込むアドレスに 128 バイトのデータを連続ライトします。ただし、ライトする先頭アドレスの下位 8 ビットは、H'00, H'80 でなければなりません。データ転送はバイト単位で 128 回連続して行います。フラッシュメモリは、プログラムアドレスとプログラムデータをそれぞれフラッシュメモリ内にラッチします。128 バイト以下の書き込みでも 128 バイトのデータ転送を行う必要があり、必要なアドレスへの書き込みは、データを H'FF にして書き込みを行う必要があります。

次にプログラムの暴走等により過剰時間書き込みを行わないようするために、ウォッチドッグタイマを設定します。WDT のオーバーフロー周期は ($t_{spsu} + t_{sp} + t_{cp} + t_{cpsu}$) μs より大きくしてください。その後、FLMCR1 の PSU ビットをセットすることで、プログラムモードへの準備 (プログラムセットアップ) を行います。その後 (t_{spsu}) μs 以上の時間が経過してから、FLMCR1 の P ビットをセットすることで、動作モードはプログラムモードへ遷移します。P ビットがセットされている時間がフラッシュメモリの書き込み時間となります。一回の書き込み時間を (t_{sp}) μs の範囲に納まるようにプログラムで設定してください。

また P ビットセット後のウェイト時間は、書き込みの進行状態によって切り換える必要があります。詳細は下記の「プログラム / プログラムペリファイフローの注意点」を参照してください。

17.6.2 プログラムペリファイモード

プログラムペリファイモードは、プログラムモードでデータを書き込んだ後、そのデータを読み出し、正しくデータがフラッシュメモリへ書き込まれているかを確認するモードです。

一定の書き込み時間経過後、FLMCR1 の P ビットをクリアします。その後 (t_{cp}) μs 以上の時間が経過してから、PSU ビットをクリアすることでプログラムモードを解除します。プログラムモード解除の後は、ウォッチドッグタイマの設定も解除します。その後 FLMCR1 の PV ビットをセットすることで、動作モードはプログラムペリファイモードへ遷移します。プログラムペリファイモードでは、リードする前にリードするアドレスにデータ H'FF をダミーライトしてください。ダミーライトは (t_{spv}) μs 以上の時間が経過してから行ってください。この状態でフラッシュメモリをリード (ペリファイデータは 16 ビットで読み出す) するとラッチしたアドレスのデータが読み出されます。このリード動作は、ダミーライト後、(t_{spvr}) μs 以上置いてから行ってください。次に、書き込んだ元データとペリファイデータを比較し、再書き込みデータを演算 (図 17.11 参照) し、RAM に転送します。128 バイト分のデータのペリファイが完了後、プログラムペリファイモードを解除し、(t_{cpv}) μs 以上の待機時間を置いて、FLMCR1 の SWE ビットをクリアしてください。再度書き込みが必要な場合は、再度プログラムモードに設定し、同様にプログラム / プログラムペリファイシーケンスを繰り返してください。プログラム / プログラムペリファイフローの繰り返しの最大値は、最大書き込み回数 (N) で表されます。SWE 解除後、(t_{cswe}) μs 以上の待機時間を置いてください。

プログラム/プログラムベリファイフローの注意点

- (1) 本LSIのプログラム/プログラムベリファイフローでは、128バイト単位での書き込みアルゴリズムとなります。
128バイト単位の書き込みのため、ライトする先頭アドレスの下位8ビットは、H'00またはH'80でなければなりません。
- (2) フラッシュメモリに128バイトのデータを連続ライトする際には、バイト単位転送で行います。
また128バイト以下のデータを書き込む際にも、128バイトのデータ転送が必要です。つまり、必要のないアドレスへの書き込みは、データをH'FFにして書き込みを行ってください。
- (3) ベリファイデータは、ワード単位で読み出します。
- (4) FLMCR1のPビットがセットされている期間、書き込みパルスが印加されてフラッシュメモリへの書き込みが実施されます。本LSIでは、デバイスへの電圧ストレスや書き込むデータの信頼性を損なうことがないように、プログラム/プログラムベリファイフローの過程で次のように書き込みパルスを印加してください。
- (a) 書き込みパルス印加後、プログラムベリファイモードでベリファイリードして1が読み出されたビットに対して、もう一度書き込みパルスを印加してください（再書き込み処理）。
128バイトの書き込みデータで、すべての0書き込みビットがベリファイリードして0が読み出されると、プログラム / プログラムベリファイフローが終了となります。本LSIでは、再書き込み処理によるループ回数が、最大書き込み回数 (N) の最大値以下になることが保証されます。
- (b) 書き込みパルス印加後、プログラムベリファイモードでベリファイリードして0が読み出されたビットに対しては、書き込み完了と判定されます。書き込みが完了したビットに対しては、次の処理が必要です。
- プログラム / プログラムベリファイフロー中の早い段階で書き込み完了した場合
再書き込み処理ループ回数が1~6回目で書き込み完了した場合は、当該ビットへの追加書き込みを実施してください。また、追加書き込みは、ある再書き込み処理のときに初めてベリファイリードが0となったビットのみに実施してください。
 - プログラム / プログラムベリファイフロー中の遅い段階で書き込み完了した場合
再書き込み処理ループ回数が7回目以降で書き込み完了した場合は、当該ビットへの追加書き込みは必要ありません。
- (c) 128バイトの中で、他のビットが書き込み未完了の場合、再書き込み処理を実施します。一度書き込みが完了したと判定されたビットでも、それ以降のベリファイリードで1が読み出された場合には、当該ビットに対してもう一度書き込みパルスを印加してください。
- (5) FLMCR1のPビットをセットする期間(書き込みパルス幅)は、プログラム / プログラムベリファイフローの過程で次のように切り換えてください。 ウェイト時間の詳細仕様は、「21.2.6 フラッシュメモリ特性」を参照してください。

項目	記号	項目	記号
P ピットセット後の ウェイト時間	tsp	再書き込みループ回数 (n) が 1 ~ 6 回目の場合	tsp30
		再書き込みループ回数 (n) が 7 回目以降の場合	tsp200
		追加書き込み処理の場合*	tsp10

* 追加書き込み処理は、再書き込みループ回数 (n) が 1 ~ 6 回目の場合のみ必要となります。

- (6) 本LSIのプログラム / プログラムベリファイのフローチャートを図17.11に示します。
上記の注意点を網羅するためには、再書き込み処理を実施するビット、追加書き込み処理を実施するビットは下記の演算によって決定する必要があります。
書き込みの進行に応じて、再書き込みのデータおよび追加書き込みのデータは変化しますので、RAM上に次のデータ格納エリア（各128バイト）を準備することを推奨します。

表 17.8 再書き込みデータ演算表

(D)	書き込みパルス印加後の ベリファイリード結果 (V)	(X) 演算結果	コメント
0	0	1	書き込み完了のため、再書き込み処理は実施しない
0	1	0	書き込み未完了のため、再書き込み処理を実施する
1	0	1	
1	1	1	消去状態のままで、何も実施しない

【記号説明】

- (D) : 書き込みを実施するビットの元データ
(X) : 再書き込みを実施するビットのデータ

表 17.9 追加書き込みデータ演算表

(X')	書き込みパルス印加後の ベリファイリード結果 (V)	(Y) 演算結果	コメント
0	0	0	書き込みパルス印加により書き込み完了したと判定 追加書き込み処理を実施する
0	1	1	書き込みパルス印加により書き込みは未完了 追加書き込み処理は実施しない
1	0	1	既に書き込みは完了している 追加書き込み処理は実施しない
1	1	1	消去状態のままで、何も実施しない

【記号説明】

- (Y) : 追加書き込みを実施するビットのデータ
(X') : ある再書き込みループで再書き込みを実施するビットのデータ

- (7) 本LSIのプログラム / プログラムベリファイフローの過程では、追加書き込み処理を実施する必要があります。
しかし、128バイト単位の書き込みが一度終了した後、同一のアドレスエリアに追加で書き込みを行わないでください。書き換えを実施する場合は、必ず一度消去を行ってから書き込みを実施してください。一度プログラム / プログラムベリファイが終了したアドレスへ追加書き込みを実施した場合、読み出しなど正常動作は保証されませんので注意してください。

17. ROM (H8/3026F-ZTAT、マスク ROM 内蔵品)




図 17.11 プログラム / プログラムベリファイフロー (128 バイト書き込み)

17.6.3 イレースモード

フラッシュメモリの消去は1ブロックごとに、図17.12に示す1ブロック消去のフローチャート(单一ブロック消去)に沿って行ってください。

フラッシュメモリコントロールレジスタ1(FLMCR1)の各ビットのセット/クリア後のウェイト時間および最大消去回数(N)を「21.2.6 フラッシュメモリ特性」の表21.19に示します。

フラッシュメモリ内容の消去は、FLMCR1のSWEビットを1にセット後、(tsswe) μs以上の時間が経過してから、消去ブロック指定レジスタ1、2(EBR1、EBR2)で消去するフラッシュメモリのエリアを1ビット設定してください。次にプログラムの暴走などにより過剰時間消去を行わないようするために、ウォッチドッグタイマを設定します。WDTのオーバフロー周期は(tse)ms+(tsesu+tce+tcse) μsより大きく設定してください。その後、FLMCR1のESUビットをセットすることで、イレースモードへの準備(イレースセットアップ)を行います。その後、(tsesu) μs以上の時間が経過後、FLMCR1のEビットをセットすることで、動作モードはイレースモードへ遷移します。Eビットが設定されている時間が消去時間となり、消去時間は(tse)msを超えないようにしてください。

【注】 フラッシュメモリの消去において、消去を開始する前にプレライト(消去するメモリのデータをすべて0にする)を行う必要はありません。

17.6.4 イレースベリファイモード

イレースベリファイモードは、メモリを消去した後データを読み出し、正常に消去されているかどうかを確認するモードです。

一定の消去時間経過後、FLMCR1のEビットをクリアします。その後、(tce) μs以上の時間が経過してからESUビットをクリアすることでイレースモードを解除します。イレースモード解除の後は、ウォッチドッグタイマの設定も解除します。その後、FLMCR1のEVビットをセットすることで、動作モードはイレースベリファイモードへ遷移します。イレースベリファイモードでは、リードする前にリードするアドレスにデータH'FFをダミーライトしてください。ダミーライトは(tsev) μs以上の時間が経過してから行ってください。この状態でフラッシュメモリをリード(ベリファイデータは16ビットで読み出す)するとラッチしたアドレスのデータが読み出されます。このリード動作は、ダミーライト後、(tsevr) μs置いてから行ってください。読み出したデータが消去(データがすべて1)されていた場合、次のアドレスをダミーライトし、イレースベリファイを行います。読み出したデータが未消去の場合、再度イレースモードに設定し、同様にイレース/イレースベリファイシーケンスを繰り返します。

イレース/イレースベリファイの繰り返しの最大値は、最大消去回数(N)によって表されます。ベリファイ完了後、イレースベリファイモードを解除し、(tcev) μs以上の待機時間を置いてください。通常モードに遷移するには、FLMCR1のSWEビットを解除し、(tcswe) μs以上の待機時間を置いてください。

複数ブロックを消去する場合は、次に消去するブロックのエリアをEBR1/EBR2によって1ビットのみ設定し、同様にイレース/イレースベリファイシーケンスを繰り返します。




図 17.12 イレース / イレースペリファイフロー (単一ブロック消去)

17.7 プロテクト

フラッシュメモリに対する書き込み・消去プロテクトは、ソフトウェアプロテクトとハードウェアプロテクトとエラープロテクトの3種類あります。

17.7.1 ハードウェアプロテクト

ハードウェアプロテクトとは、フラッシュメモリに対する書き込み／消去が強制的に禁止、中断された状態のことと、フラッシュメモリコントロールレジスタ1 (FLMCR1)、消去ブロック指定レジスタ1 (EBR1)、消去ブロック指定レジスタ2 (EBR2) の設定はリセットされます。エラープロテクト状態では、FLMCR1、FLMCR2、EBR1、EBR2 の設定は保持し、PビットおよびEビットはセット可能ですが、プログラムモードおよびイレースモードへは遷移しません（表 17.10 参照）。

表 17.10 ハードウェアプロテクト

項目	説明	機能		
		書き込み	消去	ベリファイ
FWE 端子 プロテクト	• FWE 端子に Low レベルが入力されているときには、FLMCR1、EBR1、EBR2 は初期化され、書き込み／消去プロテクト状態になります。	不可 ^{*1}	不可 ^{*3}	不可
リセット、 スタンバイ プロテクト	• リセット (WDT によるオーバフローリセットも含む) およびスタンバイ時は、FLMCR1、FLMCR2、EBR1、EBR2 は初期化され、書き込み／消去プロテクト状態になります。 • RES 端子によるリセットでは、電源投入後発振が安定するまで RES 端子を Low レベルに保持しないとリセット状態になりません。また、動作中のリセットは AC 特性に規定した RES パルス幅の間 RES 端子を Low レベルに保持してください。 ^{*4}	不可	不可 ^{*3}	不可
エラー プロテクト	• フラッシュメモリへの書き込み／消去中にマイコン動作の異常を検出（エラー発生 (FLER = 1)）した場合にエラープロテクトが有効となります。このとき FLMCR1、EBR1、EBR2 の設定は保持しますが、エラーが発生した時点で、書き込み／消去を強制的に中断します。エラープロテクトの解除は RES 端子によるリセットおよび WDT リセットまたはハードウェアスタンバイのみです。	不可	不可 ^{*3}	可 ^{*2}

【注】 *1 フラッシュメモリとオーバラップした RAM エリアは除きます。

*2 書き込み中の 128 バイトのプログラムベリファイは可能です。

消去中の 1 ブロックのイレースベリファイは可能です。

*3 全ブロックが消去不可となり、ブロック別の指定はできません。

*4 「4.2.2 リセットシーケンス」および「17.11 フラッシュメモリの書き込み／消去時の注意」を参照してください。H8/3026F-ZTAT では、動作中のリセット期間は最低 20 システムクロック必要です。

17.7.2 ソフトウェアプロテクト

ソフトウェアプロテクトは、消去ブロック指定レジスタ1(EBR1)、消去ブロック指定レジスタ2(EBR2)、RAMコントロールレジスタ(RAMCR)のRAMSビットを設定することで行えます。ソフトウェアプロテクトでは、フラッシュメモリコントロールレジスタ1(FLMCR1)のPビットまたはEビットをセットしても、プログラムモードまたはイレースモードへは遷移しません(表17.11参照)。

表17.11 ソフトウェアプロテクト

項目	説明	機能		
		書き込み	消去	ペリファイ
ブロック指定 プロテクト	<ul style="list-style-type: none"> 消去ブロック指定レジスタ1(EBR1)、消去ブロック指定レジスタ2(EBR2)の設定により^{*2}、ブロック毎に消去プロテクトが可能。ただし書き込みに対するプロテクトは無効です。 EBR1、EBR2をH'00に設定すると全ブロックが消去プロテクト状態になります。 	-	不可	可
エミュレー ション プロテクト	<ul style="list-style-type: none"> RAMコントロールレジスタ(RAMCR)のRAMSビットを1にセットすることにより、全ブロックの書き込み/消去プロテクト状態になります。 	不可 ^{*1}	不可 ^{*3}	可

【注】 *1 フラッシュメモリとオーバラップしたRAMエリアへの書き込みは可能です。

*2 EBR1、EBR2のビットは消去時以外はH'00にしてください。

*3 全ブロックが消去不可となり、ブロック別の指定はできません。

17.7.3 エラープロテクト

エラープロテクトは、フラッシュメモリへの書き込み／消去中^{*1}のマイコンの暴走や書き込み／消去アルゴリズムに沿っていない動作をした場合に発生する異常を検出し、書き込み／消去動作を強制的に中断するプロテクトです。書き込み／消去動作を中断することで、過剰書き込みや過剰消去によるフラッシュメモリへのダメージを防止します。

フラッシュメモリへの書き込み／消去中にマイコンが異常動作すると、FLMCR2 の FLER ビットが 1 にセットされ、エラープロテクト状態へ遷移します。このとき、FLMCR1、FLMCR2、EBR1、EBR2 の設定^{*3}は保持されますが、エラーが発生した時点でプログラムモードまたはイレースモードは強制的に中断されます。P ビット、E ビットの再設定を行ってもプログラムモードまたはイレースモードへ遷移することはできません。ただし、PV ビット、EV ビットの設定は有効なので、ベリファイモードへの遷移は可能です。^{*2}

FLER ビットのセット条件は、

- (1) 書き込み／消去中に当該アドレスエリアのフラッシュメモリを読み出したとき（ペクタリードおよび命令フェッチを含む）
- (2) 書き込み／消去中の例外処理（リセット不当命令、トラップ命令、ゼロ除算時の例外処理は除く）開始直後
- (3) 書き込み／消去中にSLEEP命令（ソフトウェアスタンバイを含む）を実行したとき
- (4) 書き込み／消去中にバス権を解放したとき


エラープロテクト解除は、リセット（RES 端子、WDT リセット）またはハードウェアスタンバイのみで行われます。

【注】*1 FLMCR1 の P ビットまたは E ビットが 1 にセットされた状態です。この状態では NMI 入力が禁止されますので、注意してください。

*2 書き込み中の 128 バイトのプログラムベリファイは可能です。
また消去中の 1 ブロックのイレースベリファイは可能です。

*3 FLMCR1、EBR1、EBR2 へのライトは可能です。
ただしエラープロテクト状態でソフトウェアスタンバイモードに遷移した場合は、レジスタは初期化されます。

図 17.13 にフラッシュメモリの状態遷移図を示します。

図 17.13 フラッシュメモリの状態遷移図
(モード 5、7 (内蔵 ROM が有効) で FWE 端子に High レベル印加時)

エラープロテクト機能は、FLER ビットのセット条件以外の異常動作に対しては無効です。また、このプロテクト状態に遷移するまでに相当な時間が経過している場合は、すでにフラッシュメモリにダメージを与えていたりする可能性もあります。したがって、この機能ではフラッシュメモリへのダメージを完全に防止することはできません。

このため、このような異常動作を防止するためには、フラッシュライトイネーブル (FWE) が印加された状態で書き込み / 消去アルゴリズムに従って正しく動作させること、およびマイコンの異常をウォッチドッグタイマ等でマイコン内外部で常に監視することが必要です。また、このプロテクトモードへ遷移した時点でのフラッシュメモリは誤書き込み、誤消去の状態であったり、強制停止によって書き込みや消去が不十分な場合があります。このような場合、必ずブートモードによる強制復帰(プログラムの再書き込み)を行ってください。ただし、過剰書き込み、過剰消去によってブートモードが正常に起動されない場合があります。

17.8 RAM によるフラッシュメモリのエミュレーション

RAM でフラッシュメモリに書き換えるデータをリアルタイムにエミュレートするために、RAM コントロールレジスタ (RAMCR) で設定したフラッシュメモリのエリアに RAM の一部を重ね合わせて使うことができます。RAMCR の設定後はフラッシュメモリのエリアとフラッシュメモリに重ね合わせた RAM エリアの 2 エリアからアクセスできます。エミュレーション可能なモードは、ユーザモード、およびユーザプログラムモードです。図 17.14 にフラッシュメモリのリアルタイムな書き換えをエミュレートする例を示します。




図 17.14 RAM によるエミュレーションフロー




図 17.15 RAM のオーバラップ動作例

フラッシュメモリのブロックエリア (EB0) をオーバラップさせる例

- リアルタイムな書き換えを必要とするエリア (EB0) にRAMの一部をオーバラップさせるには、RAMCRのRAMSビット、RAM2~0ビットを1、0、0、0に設定してください。
- リアルタイムな書き換えは、オーバラップさせたRAMを使って行います。
- 書き換えデータ確定後、RAMSビットをクリアしてRAMのオーバラップを解除します。
- オーバラップさせたRAMに書き込まれたデータをフラッシュメモリ空間 (EB0) に書き込みます。

- 【注】**
- RAMS ビットを 1 にセットすると RAM2~0 の値にかかわらず、フラッシュメモリの全ブロックに対して書き込み / 消去プロテクトが有効となります（エミュレーションプロテクト）。この状態では FLMCR1 の P ビットまたは E ビットをセットしてもプログラムモード、イレースモードへは遷移しません。フラッシュメモリエリアに実際に書き込み / 消去を行う場合は RAMS ビットを 0 にクリアしてください。
 - RAM によるフラッシュメモリのエミュレーション機能を使用中に、消去アルゴリズムに沿ったソフトウェアを実行しても RAM エリアを消去することはできません。
 - ブロックエリア(EB0)はベクタテーブルを含みます。RAM エミュレーションする場合、オーバラップ RAM にはベクタテーブルが必要となります。
 - オンボードプログラミングモードと同様に、FWE の印加 / 解除時は誤書き込み / 誤消去を防止するための注意が必要です。特に FWE の印加中のプログラム暴走等による誤書き込み / 誤消去を防止するため、エミュレーション機能を使用中でも FLMCR1 の PSU ビット、P ビット、ESU ビット、E ビットを 1 にセットしているときはウォッチドッグタ

イマを設定してください。

5. エミュレーション機能を使用しているときも、通常の書き込み / 消去と同様に、FLMCR1 の P ビット、E ビットを 1 にセットしている状態では NMI 入力が禁止されます。
なお、P ビットおよび E ビットはリセット時(ウオッチドッグタイマのリセットを含む)
スタンバイモード時、FWE 端子に High レベルが入力されていないとき、または FWE 端子に High レベル印加状態で FLMCR1 の SWE が 0 のときにクリアされます。

17.9 NMI 入力の禁止条件

フラッシュメモリへの書き込み / 消去中 (FLMCR1 の P ビットまたは E ビットがセット)、およびブートモードでのブートプログラム実行中^{*1}は書き込み / 消去中を最優先とするため NMI 入力を含むすべての割り込みを禁止してください。

これは以下のような動作状態を回避することを目的としています。

- (1) 書き込み、消去中に割り込みが発生することにより、書き込み / 消去アルゴリズムに違反し、正常な動作が保証できなくなる。
- (2) 書き込み / 消去中の割り込み例外処理ではベクタリードが正常にできない^{*2}ため、結果としてマイコンが暴走してしまう。
- (3) ブートプログラム実行中に割り込みが発生すると正常なブートモードのシーケンスが実行できなくなる。

以上のような理由から、オンボードプログラミングモードにおいてのみ例外的に NMI 割り込み入力を禁止する条件が存在しますが、これによって正常な書き込み、消去およびマイコン動作が保証されるものではありません。

このため、フラッシュメモリへの書き込み / 消去を行う場合、マイコンの内部と外部で NMI を含むすべての割り込み要求を（例外処理、バス解放）禁止する必要があります。また、エラーパロテクト状態および RAM によるフラッシュメモリのエミュレーション中で FLMCR1 の P ビットまたは E ビットが保持された状態でも NMI 割り込みは禁止状態となります。

【注】*1 内蔵 RAM のブートプログラムエリアに分岐するまでの期間を示します（この分岐は、ユーザプログラムの転送が完了した直後に発生します）。このため、RAM エリアに分岐したあとは、書き込み / 消去以外の状態では NMI 入力が可能となります。

したがってユーザプログラムによる初期書き込み（ベクタテーブルおよび NMI 処理プログラム等の書き込み）が完了するまでは、マイコン内外部で割り込み要求を禁止する必要があります。

*2 この場合、以下の 2 つの理由によってベクタリードが正常に行われません。

- ・書き込み、消去中 (FLMCR1 の P ビットまたは E ビットがセット) にフラッシュメモリのリードを行っても正しい値を読み出すことはできません（値は不定）。
- ・割り込みベクタテーブルに値がまだ書き込まれていない場合、割り込み例外処理が正しく実行されません。

17.10 フラッシュメモリの PROM モード

本 LSI では、フラッシュメモリの書き込み / 消去可能なモードとして、オンボードプログラミングモード以外に PROM モードがあります。PROM モードでは、ルネサス 256k バイトフラッシュメモリ内蔵マイコンのデバイスタイプをサポートしている汎用 PROM ライタを用いて、内蔵 ROM に自由にプログラムを書き込むことができます。

17.10.1 ソケットアダプタとメモリマップ

PROM ライタを用いた PROM モードでは、メモリ読み出し（ベリファイ）、書き込み、フラッシュメモリ初期化（全面消去）が可能です。その際には、汎用 PROM ライタに専用の変換ソケットアダプタを取り付けて行います。表 17.12 にソケットアダプタの型名を示します。本 LSI の PROM モードでは、表 17.12 のソケットアダプタを必ず使用してください。

表 17.12 H8/3026F-ZTAT ソケットアダプタ型名

製品型名	パッケージ名	ソケットアダプタ型名	メーカ
HD64F3026F	100 ピン QFP (FP-100B)	TBD	ミナト エレクトロニクス(株)
HD64F3026TE	100 ピン TQFP (TFP-100B)	TBD	
HD64F3026FP	100 ピン QFP (FP-100A)	TBD	
HD64F3026F	100 ピン QFP (FP-100B)	TBD	データ・アイ・オー・ ジャパン(株)
HD64F3026TE	100 ピン TQFP (TFP-100B)	TBD	
HD64F3026FP	100 ピン QFP (FP-100A)	TBD	

また、下記に PROM モード時のメモリマップを示します。



図 17.16 PROM モード時のメモリマップ

17.10.2 PROM モード使用時の注意事項

- (1) PROMモード時の128バイト書き込み単位への書き込みは、1回のみとします。すでに書き込まれたアドレスへの書き換えは、消去を行った後に書き込みを実施してください。
- (2) オンボード書き込み / 消去を行ったデバイスに対して、それをPROMライタを用いて書き換えを行う場合は、一度消去を行った後に書き込みを実施することを推奨します。
- (3) ルネサス出荷品の初期状態は、消去状態です。消去来歴不明サンプルに対しては、初期化(消去)レベルをチェック・補正するために消去の実施を推奨します。
- (4) 本LSIでは、汎用EPROMのような製品識別モードをサポートしていませんので、PROMライタにデバイス名を自動設定することができません。
- (5) 本LSIのPROMモードに適合するPROMライタおよびそのプログラムバージョンに関しては、ソケットアダプタの取り扱い説明書等を参照してください。

17.11 フラッシュメモリの書き込み / 消去時の注意

オンボードプログラミングモード、RAM エミュレーション機能および PROM モード使用時の注意事項を示します。

(1) 規定された電圧、タイミングで書き込み / 消去を行ってください。

定格以上の電圧を印加した場合、製品の永久破壊に至ることがあります。

PROM ライタは、ルネサス製 256k バイトフラッシュメモリ内蔵マイコンデバイスタイプをサポートしているものを使用してください。

(2) 電源投入 / 切断時の注意 (図 17.17 ~ 17.18 参照)

FWE 端子への High レベル印加は V_{cc} 確定後に行ってください。また V_{cc} を切断する前に FWE 端子を Low レベルにしてください。

V_{cc} 電源の印加 / 切断時は FWE 端子を Low レベルに固定し、フラッシュメモリをハードウェアプロテクト状態にしてください。

この電源投入 / 切断のタイミングは、停電等による電源の切断、再投入時にも満足するようにしてください。このタイミングが守られない場合は、マイコンの暴走等によって過剰書き込み、過剰消去となりメモリセルが正常に動作しなくなることがありますので十分注意してください。

(3) FWE 端子の印加 / 解除の注意

FWE 端子の印加は、マイコン動作が確定した状態で行ってください。マイコンが動作確定状態を満足しない場合は、FWE 端子を Low レベルに固定し、プロテクト状態としてください。

FWE 端子印加 / 解除では、フラッシュメモリへの誤書き込み / 誤消去を防止するため、以下に示すような注意が必要です。

V_{cc} 電圧が定格電圧の範囲で安定している状態で FWE 端子に印加してください。

マイコンの V_{cc} 電圧が定格電圧を満足しない状態で FWE 端子に印加すると、マイコン動作が不確定の状態であることから、フラッシュメモリに誤って書き込み / 消去を行ってしまう可能性があります。

発振が安定している状態（発振安定時間経過後）で FWE 端子に印加してください。

V_{cc} 電源投入時では、発振安定時間の間、 \overline{RES} 端子を Low レベルに保持した後に、FWE 端子に印加してください。発振が停止した状態や不安定な状態で、FWE 端子の印加は行わないでください。

ブートモードでは、FWE 端子の印加 / 解除はリセット中に行ってください。

ブートモードへの遷移では、FWE=High レベル入力と $MD_2 \sim MD_0$ の設定は \overline{RES} 入力が Low 期間中に行ってください。このとき FWE と $MD_2 \sim MD_0$ 入力は、リセット解除タイミングに対してモードプログラミングセットアップ時間 (t_{MDS}) を満足する必要があります。ブートモードから他のモードへ遷移する場合も \overline{RES} 解除タイミングに対して、モードプログラミングセットアップ時間が必要です。

動作中のリセットでは、最低 20 システムクロックの間、 \overline{RES} 端子を Low レベルにする必要があります。

ユーザプログラムモードでは、 \overline{RES} 入力にかかわらず、FWE=High / Low の切り替えが可能です。

また、フラッシュメモリ上でプログラム実行中でも、FWE 入力の切り替えが可能です。

プログラムが暴走していない状態で FWE を印加してください。

FWE 端子の印加時は、ウォッチドッグタイマ等でプログラム実行状態を監視することが必要です。

FWE 端子の解除は FLMCR1 の SWE、ESU、PSU、EV、PV、E、P ビットをクリアした状態で行ってください。

FWE 端子の印加 / 解除時に、誤って SWE、ESU、PSU、EV、PV、E、P ビットをセットしないでください。

(4) FWE 端子に常時 High レベルを印加しないでください。

プログラム暴走等による誤書き込み / 誤消去を防止するため、FWE 端子に High レベルを印加するのは、フラッシュメモリに書き込み / 消去を行うときのみ (RAM によるフラッシュメモリのエミュレーション実行時も含む) としてください。また、FWE 端子に常時 High レベルを印加するようなシステム構成は避けてください。High レベル印加中においても、過剰書き込み / 過剰消去にならないように、ウォッチドッグタイマを起動し、プログラムの暴走等に対応できるようにしてください。

(5) フラッシュメモリへの書き込み / 消去は推奨するアルゴリズムに従って行ってください。

推奨アルゴリズムでは、デバイスへの電圧ストレスあるいはプログラムデータの信頼性を損なうことなく書き込み / 消去を行うことができます。

FLMCR1 の P ビットおよび E ビットをセットするときは、プログラムの暴走等に備えてあらかじめウォッチドッグタイマを設定してください。

また、P ビットおよび E ビットをセットしている間に、MOV 命令等でフラッシュメモリ空間へのアクセスを行うことは禁止されています。

(6) SWE ビットのセット / クリアは、フラッシュメモリ上のプログラム実行中に行わないでください。

フラッシュメモリ上のプログラム実行とデータの読み出しは、SWE ビットをクリアした後に行ってください。

SWE ビットをセットするとフラッシュメモリのデータを書き換えることができますが、ベリファイ (プログラム / イレース中のベリファイ) 以外の目的で、フラッシュメモリをアクセスしないでください。

FWE 端子に High レベルを入力した状態で、RAM によるエミュレーション機能を使用する場合も同様に、フラッシュメモリ上のプログラム実行とデータの読み出しは、SWE ビットをクリアした後に行ってください。ただし、フラッシュメモリ空間とオーバラップした RAM エリアについては、SWE ビットのセット / クリアにかかるわざりード / ライト可能です。

また、SWE ビットをクリアした後には、ウェイト時間が必要です。詳細は「21.2.6 フラッシュメモリ特性」の表 21.19 を参照してください。

(7) フラッシュメモリのプログラム中または消去中に割り込みを使用しないでください。

FWE 端子に印加している状態では、書き込み / 消去動作 (RAM によるエミュレーションを含む) を最優先とするため、NMI を含むすべての割り込み要求を禁止してください。

また、バス権の解放も禁止する必要があります。

(8) 追加書き込みは行わないでください。書き換えは消去後に行ってください。

オンボードプログラミングでは、128 バイトの書き込み単位ブロックへの書き込みは、1 回のみとしてください。書き換えは、この書き込み単位ブロックがすべて消去された状態で行ってください。

- (9) 書き込み前に、正しく PROM ライタに装着されていることを必ず確認してください。
PROM ライタのソケット、ソケットアダプタおよび製品それぞれのインデックスが正しく一致していないと、過剰電流が流れ、製品が破壊されることがあります。
- (10) 書き込み中はソケットアダプタや製品に手を触れないでください。
接触不良などにより、書き込み不良になることがあります。
- (11) 書き込み、消去、ベリファイモードから通常モードに遷移した後に、読み出しを行う場合は 100 μ s 以上の待ち時間を置いてください。
- (12) フラッシュメモリを制御するレジスタ (FLMCR1、FLMCR2、EBR1、EBR2、RAMCR) へのアクセスはバイトアクセスとしてください。





図 17.17 電源投入 / 切断タイミング (ブートモード)






図 17.19 モード遷移タイミング（例：ブートモード ユーザモード ユーザプログラムモード）

17.12 マスク ROM (H8/3026 マスク ROM 品) の概要

17.12.1 ブロック図

ROM のブロック図を図 17.20 に示します。





図 17.20 ROM のブロック図 (H8/3026 マスク ROM 品の場合)

17.13 マスク ROM 品発注時の注意

マスク ROM 品の発注時には、下記に注意してください。

- (1) EPROMを使用して発注する場合は、512kバイトEPROMを使用してください。
- (2) ROMデータは、下記の領域をすべてH'FFに満たし、512kバイト版と同じデータ量として発注するようにお願いいたします。これは、EPROMを使用して発注する場合とデータ電送を使用して発注する場合のどちらにも適用します。



【注】 *1 ここの領域のデータは、すべてH'FFにしてください。

図 17.21 ROM アドレスとデータ

- (3) マスクROM版には、フラッシュメモリ内蔵製品専用のフラッシュメモリのコントロール用レジスタ (FLMCR、EBR、RAMCR、FLMCR、FLMCR1、FLMCR2、EBR1、EBR2) が存在しません。当該アドレスをリードすると、常に1が読み出されます。ライトは無効です。フラッシュメモリ内蔵製品から、マスクROM版への切り替えを行う際には、この点にご注意ください。

17.14 F-ZTAT マイコンのマスク ROM 化時の注意事項

F-ZTAT 版からマスク ROM 版製品に変更するとき、F-ZTAT 用アプリケーションソフトを活用する場合には注意が必要です。

マスク版と F-ZTAT 版ではフラッシュ ROM 用内部レジスタをアクセスした場合、リード値が下記のように異なります。

レジスタ名称	ピット名称	値	ステータス	
			F-ZTAT 版	マスク ROM 版
FLMCR	FWE	0	アプリケーション状態	- (読み出されません)
		1	書き換え状態	アプリケーション状態 (常に 1 が読み出されます)

【注】 F-ZTAT 版製品、ROM サイズの異なる同一グループのマスク ROM 版製品はすべて対象となります。

18. ROM (H8/3024F-ZTAT、マスク ROM 内蔵品)

18.1 概要

H8/3024F-ZTAT は 128k バイトのフラッシュメモリを内蔵しています。フラッシュメモリは、CPU と 16 ビット幅のデータバスで接続されており、バイトデータ、ワードデータにかかわらず、2 ステップでアクセスできます。したがって、データの高速転送が可能です。

内蔵 ROM の有効または無効の設定は表 18.1 に示すように、モード端子 ($MD_2 \sim MD_0$) により行います。

なお、H8/3024F-ZTAT は、専用の PROM ライタを用いて消去・書き込みができるほか、オンボードでの消去・書き換えが可能です。

表 18.1 動作モードと ROM

モード名	モード端子			内蔵 ROM
	MD_2	MD_1	MD_0	
モード 1 (内蔵 ROM 無効拡張 1M バイトモード)	0	0	1	無効 (外部アドレス 空間)
モード 2 (内蔵 ROM 無効拡張 1M バイトモード)	0	1	0	
モード 3 (内蔵 ROM 無効拡張 16M バイトモード)	0	1	1	
モード 4 (内蔵 ROM 無効拡張 16M バイトモード)	1	0	0	
モード 5 (内蔵 ROM 有効拡張 16M バイトモード)	1	0	1	
モード 6 (シングルチップノーマルモード)	1	1	0	
モード 7 (シングルチップアドバンストモード)	1	1	1	

18.2 特長

H8/3024F-ZTAT は 128k バイトのフラッシュメモリを内蔵しています。フラッシュメモリの特長を以下に示します。

フラッシュメモリの 4 種類の動作モード

- プログラムモード
- イレースモード
- プログラムベリファイモード
- イレースベリファイモード

書き込み / 消去方式

書き込みは 128 バイト同時書き込みを行います。消去はブロック分割消去（1 ブロック単位）で行います。全面消去を行う場合は、各ブロック単位に順次行ってください。ブロック分割消去では 1k バイト、28k バイト、32k バイトのブロック単位で任意に設定することができます。

書き込み / 消去時間

フラッシュメモリの書き込み時間は、128 バイト同時書き込みにて 10ms (typ.)、1 バイトあたり換算にて約 80 μ s (typ.)、消去時間は 100ms (typ.) です。

書き換え回数

フラッシュメモリの書き換えは、100 回まで可能です。

オンボードプログラミングモード

オンボードでフラッシュメモリの書き込み / 消去 / ベリファイを行う 2 種類のモードがあります。また、ブートモードでは特に、ホスト側から転送されたプログラムを識別する機能を持ちます。

- ブートモード
- ユーザプログラムモード

ピットレート自動合わせ込み

ブートモードでデータ転送時、ホストの転送ピットレートと本 LSI のピットレートとを自動で合わせることができます。

RAM によるフラッシュメモリのエミュレーション機能

フラッシュメモリと RAM の一部を重ね合わせることで、フラッシュメモリの書き換えをリアルタイムにエミュレートすることができます。

プロテクトモード

ソフトウェアプロテクトモード、ハードウェアプロテクトモードとエラープロテクトの 3 種類のモードがあり、フラッシュメモリの書き込み / 消去 / ベリファイのプロテクト状態を設定することができます。

PROM モード

フラッシュメモリの書き込み / 消去可能なモードとして、オンボードプログラミングモード以外に PROM ライタを用いた PROM モードがあります。

18.2.1 ブロック図




図 18.1 フラッシュメモリのブロック図

18.2.2 端子構成

フラッシュメモリは表 18.2 に示す端子により制御されます。

表 18.2 端子構成

端子名	略 称	入出力	機 能
リセット	RES	入力	リセット
フラッシュライトイネーブル	FWE	入力	フラッシュの書き込み／消去をハードウェアプロジェクト
モード 2	MD ₂	入力	本 LSI の動作モードを設定
モード 1	MD ₁	入力	本 LSI の動作モードを設定
モード 0	MD ₀	入力	本 LSI の動作モードを設定
トランスマットデータ	TxD ₁	出力	シリアル送信データ出力
レシーブデータ	RxD ₁	入力	シリアル受信データ入力

18.2.3 レジスタ構成

内蔵フラッシュメモリが有効のときのフラッシュメモリをコントロールするレジスタを表 18.3 に示します。

表 18.3 レジスタ構成

名 称	略 称	R/W	初期値	アドレス ^{*1}
フラッシュメモリコントロールレジスタ 1	FLMCR1	R/W	H'00 ^{*2}	H'EE030
フラッシュメモリコントロールレジスタ 2	FLMCR2	R	H'00	H'EE031
消去ロック指定レジスタ	EBR	R/W	H'00	H'EE032
RAM コントロールレジスタ	RAMCR	R/W	H'F1	H'EE077

【注】 FLMCR1、FLMCR2、EBR、RAMCR は 8 ビットのレジスタです。

アクセスはバイトアクセスとしてください。

またこれらはフラッシュメモリ内蔵品専用レジスタです。マスク ROM 内蔵品には存在しません。マスク ROM 内蔵品では、当該アドレスをリードすると常に 1 が読み出されます。ライトは無効です。

*1 アドレス下位 16 ビットを示しています。

*2 FWE 端子に High レベルが入力されているときの初期値は H'80 です。

18.3 フラッシュメモリのレジスタの説明

18.3.1 フラッシュメモリコントロールレジスタ 1 (FLMCR1)

ビット :	7	6	5	4	3	2	1	0
R/W :	RWE	SWE	ESU	PSU	EV	PV	E	P
初期値 :	- *	0	0	0	0	0	0	0
	R	R/W						

【注】*RWE端子の状態により設定されます。

FLMCR1 は、フラッシュメモリの各動作モードを制御する 8 ビットのレジスタです。アドレス H'00000 ~ H'1FFFF 对してプログラムベリファイモード、イースペリファイモードに遷移させるには、RWE = 1 時に SWE ビットをセット後、PV ビットまたは EV ビットをセットします。アドレス H'00000 ~ H'1FFFF 对して、プログラムモードへ遷移させるには、RWE = 1 時に、SWE ビットをセット後、PSU ビットをセットし、最後に P ビットをセットします。アドレス H'00000 ~ H'1FFFF 对してイースモードへ遷移するには、RWE = 1 時に、SWE ビットをセット後、ESU ビットをセットし、最後に E ビットをセットします。FLMCR1 は、リセット、ハードウェアスタンバイモード、ソフトウェアスタンバイモードで初期化されます。RWE 端子に High レベルが入力されているときの初期値は H'80 です。Low レベルが入力されているときは H'00 です。モード 6 ではフラッシュメモリのオンボードプログラミングモードをサポートしていませんので、RWE 端子は Low レベルに固定することが必要です。内蔵フラッシュメモリが無効のときに本レジスタを読み出すと H'00 が読み出され、書き込みも無効となります。

本レジスタのビット 6~0 に 1 をセットするときには、1 ビットずつ行ってください。また、FLMCR1 の SWE ビットへの書き込みは RWE = 1 のとき、ESU、PSU、EV、PV ビットへの書き込みは RWE = 1、SWE = 1 のとき、E ビットへの書き込みは RWE = 1、SWE = 1、ESU = 1 のとき、P ビットへの書き込みは RWE = 1、SWE = 1、PSU = 1 のときのみ有効です。

- 【注】1. 本レジスタの各ビットの設定は、誤書き込みや誤消去を防止するために書き込みフローおよび、消去フローに従ってください。
- 2. 本レジスタの設定により、プログラムモード / イースモード / プログラムベリファイモード / イースペリファイモードへと遷移します。フラッシュメモリを通常の内蔵 ROM として読み出す際には、本レジスタのビット 6~0 をクリアした状態にしてください。

18. ROM (H8/3024F-ZTAT、マスク ROM 内蔵品)

ビット 7 : フラッシュライトイネーブルビット (FWE)

FWE ビットは、フラッシュメモリの書き込み / 消去をハードウェアプロテクトするビットです。

ビット 7	説明
FWE	
0	FWE 端子に Low レベルが入力されているとき (ハードウェアプロテクト状態)
1	FWE 端子に High レベルが入力されているとき

ビット 6 : ソフトウェアライトイネーブルビット (SWE)

フラッシュメモリの書き込み / 消去の有効または無効を選択するビットです (ビット 5~0、EBR の 7~0 ビットをセットするときにセットしてください)。

ビット 6	説明
SWE	
0	書き込み / 消去無効 (初期値)
1	書き込み有効 [セット条件] FWE = 1 のとき

【注】 SWE ビットを 1 にセットしている間は、SLEEP 命令は実行しないでください。

ビット 5 : イレースセットアップビット (ESU)

イレースモードへの遷移の準備をするビットです。FLMCR1 の E ビットを 1 にセットする前に 1 にセットしてください (SWE、PSU、EV、PV、E、P ビットを同時に設定しないでください)。

ビット 5	説明
ESU	
0	イレースセットアップ解除 (初期値)
1	イレースセットアップ [セット条件] FWE = 1、SWE = 1 のとき

ビット 4 : プログラムセットアップビット (PSU)

プログラムモードへの遷移の準備をするビットです。FLMCR1 の P ビットを 1 にセットする前に 1 にセットしてください (SWE、ESU、EV、PV、E、P ビットを同時に設定しないでください)。

ビット 4	説明
PSU	
0	プログラムセットアップ解除 (初期値)
1	プログラムセットアップ [セット条件] FWE = 1、SWE = 1 のとき

ビット3：イレースペリファイビット（EV）

イレースペリファイモードへの遷移、解除を選択するビットです（SWE、ESU、PSU、PV、E、Pビットを同時に設定しないでください）。

ビット3	説明
EV	
0	イレースペリファイモードを解除 （初期値）
1	イレースペリファイモードに遷移 [セット条件] FWE = 1、SWE = 1 のとき

ビット2：プログラムベリファイビット（PV）

プログラムベリファイモードへの遷移、解除を選択するビットです（SWE、ESU、PSU、EV、E、Pビットを同時に設定しないでください）。

ビット2	説明
PV	
0	プログラムベリファイモードを解除 （初期値）
1	プログラムベリファイモードに遷移 [セット条件] FWE = 1、SWE = 1 のとき

ビット1：イレースビット（E）

イレースモードへの遷移、解除を選択するビットです（SWE、ESU、PSU、EV、PV、Pビットを同時に設定しないでください）。

ビット1	説明
E	
0	イレースモードを解除 （初期値）
1	イレースモードに遷移 [セット条件] FWE = 1、SWE = 1、ESU = 1 のとき

【注】 Eビットをセットしている間は、フラッシュメモリへのアクセスは行わないでください。

ピット 0 : プログラムピット (P)

プログラムモードへの遷移、解除を選択するピットです (SWE、PSU、ESU、EV1、PV、E ピットを同時に設定しないでください)。

ピット 0	説明
P	
0	プログラムモードを解除 (初期値)
1	プログラムモードに遷移 [セット条件] FWE = 1、SWE = 1、PSU = 1 のとき

【注】 P ピットをセットしている間は、フラッシュメモリへのアクセスは行わないでください。

18.3.2 フラッシュメモリコントロールレジスタ 2 (FLMCR2)

ピット :	7	6	5	4	3	2	1	0
	FLER	-	-	-	-	-	-	-
初期値 :	0	0	0	0	0	0	0	0
R/W :	R	R	R	R	R	R	R	R

FLMCR2 は、フラッシュメモリの各動作モードを制御する 8 ピットのレジスタです。FLMCR2 は、リセット、ハードウェアスタンバイモード、ソフトウェアスタンバイモードのとき H'00 に初期化されます。内蔵フラッシュメモリが無効のときは読み出すと H'00 が読み出されます。

【注】 FLMCR2 は読み出し専用レジスタです。書き込みはしないでください。

ピット 7 : フラッシュメモリエラー (FLER)

フラッシュメモリ動作中 (書き込み、消去) にエラーが発生したことを示すピットです。FLER = 1 にセットされると、フラッシュメモリはエラーブロテクトモードに遷移します。

ピット 7	説明
FLER	
0	フラッシュメモリは正常に動作しています。 フラッシュメモリへの書き込み / 消去プロテクト (エラーブロテクト) が無効 [クリア条件] リセット (RES 端子および WDT リセット) またはハードウェアスタンバイモードのとき (初期値)
1	フラッシュメモリへの書き込み / 消去中にエラーが発生したことを示します。 フラッシュメモリへの書き込み / 消去プロテクト (エラーブロテクト) が有効 [セット条件] (1) 書き込み / 消去中にフラッシュメモリをリード ^{*2} したとき (ベクタリードおよび命令フェッチを含む。ただし、フラッシュメモリ空間とオーバラップした RAM エリアのリードは除く) (2) 書き込み / 消去中の例外処理 (ただし、リセット、不当命令、トラップ命令、ゼロ除算時の例外処理は除く) の開始直後 (3) 書き込み / 消去中に SLEEP 命令 (ソフトウェアスタンバイを含む) を実行したとき (4) 書き込み / 消去中にバス権を解放したとき

ビット 6~0：リザーブビット

リザーブビットです。読み出すと常に 0 が読み出されます。

18.3.3 消去ブロック指定レジスタ (EBR)

EBR は、フラッシュメモリの消去するブロックを選択する 8 ビットのレジスタです。リセット、ハードウェアスタンバイモード、ソフトウェアスタンバイモード、または FWE 端子に High レベルが入力されていないとき、または FWE 端子に High レベル印加状態で FLMCR1 の SWE ビットが 0 のときは H'00 に初期化されます。EBR の各ビットに 1 をセットすると、対応するブロックが消去可能となります。それ以外のブロックは、消去プロテクト状態になります。消去はブロック分割消去（1 ブロック単位）で行うので、EBR は 1 ビットのみ設定してください（複数ブロックを同時に消去対象ブロックとして 1 を設定しないでください）。

EBR の各ビットは、FLMCR1 の SWE ビットを 1 にセットするまでは、1 にセットすることはできません。消去ブロックの分割を表 18.4 に示します。全面消去をする場合は各ブロック単位に順次消去してください。

本 LSI ではモード 6 でのオンボードプログラミングモードをサポートしていませんので、本レジスタの各ビットにはモード 6 のときに 1 をセットすることはできません。

ビット：	7	6	5	4	3	2	1	0
	EB7	EB6	EB5	EB4	EB3	EB2	EB1	EB0
モード1~4、6	{ 初期値 : 0 R/W : R	0	0	0	0	0	0	0
モード5、7	{ 初期値 : 0 R/W : R/W	0	0	0	0	0	0	0

ビット 7~0：ブロック 7~0 (EB7~EB0)

ブロック 7~0 (EB7~EB0) ブロックを消去対象ブロックとして選択するビットです。

ビット 7~0	説明
EB7~EB0	
0	EB7~EB0 ブロックを選択していないとき (初期値)
1	EB7~EB0 ブロックを選択しているとき


【注】 EBR のビットは、消去する時以外は H'00 にしてください。

表 18.4 消去ブロックの分割

ブロック (サイズ)	アドレス
EB0 (1kB)	H'000000 ~ H'0003FF
EB1 (1kB)	H'000400 ~ H'0007FF
EB2 (1kB)	H'000800 ~ H'000BFF
EB3 (1kB)	H'000C00 ~ H'000FFF
EB4 (28kB)	H'001000 ~ H'007FFF
EB5 (32kB)	H'008000 ~ H'00FFFF
EB6 (32kB)	H'010000 ~ H'017FFF
EB7 (32kB)	H'018000 ~ H'01FFFF

18.3.4 RAM コントロールレジスタ (RAMCR)

RAMCR は、フラッシュメモリのリアルタイムな書き換えをエミュレートする際に使用する RAM エリアを選択するレジスタです。



ビット7~4: リザーブピット

ビット7~4をリードすると、常に1が読み出されます。ライトは無効です。

ビット3: RAMセレクト (RAMS)

ビット2~1と共に使用し、RAMエリアを設定します(表18.5)。モード5、6、7(内蔵フラッシュメモリが有効)のとき初期値は0でライト可能です*。モード5~7以外のモードでは常に0が読み出されライトは無効です。リセット、またはハードウェアスタンバイモード時に初期化されます。ソフトウェアスタンバイモード時には初期化されません。

1をライトした時は、フラッシュメモリ全ブロックの書き込み／消去プロテクト状態となります。

ビット2、1: RAM2、1

ビット3と共に使用し、RAMエリアを設定します(表18.5)。モード5、6、7(内蔵フラッシュメモリが有効)のとき初期値は0でライト可能です*。モード5~7以外のモードでは常に0が読み出されライトは無効です。リセット、またはハードウェアスタンバイモード時に初期化されます。ソフトウェアスタンバイモード時には初期化されません。

ビット0: リザーブピット

ビット0をリードすると常に1が読み出されます。ライトは無効です。

【注】* モード6(シングルチップノーマルモード)のときは、RAMによるフラッシュメモリのエミュレーションはサポートしていませんのでライトは可能ですが1をセットしないでください。

RAMによるフラッシュメモリのエミュレーションを行う場合、SYSCRのRAMEビットは必ず1にセットしてください。

表 18.5 RAM エリアの設定方法

RAM エリア	ピット 3	ピット 2	ピット 1	RAM エミュレーション 状態
	RAMS	RAM2	RAM1	
H'FFF000 ~ H'FFF3FF	0	0 / 1	0 / 1	エミュレーションなし
H'000000 ~ H'0003FF	1	0	0	写像 RAM
H'000400 ~ H'0007FF	1	0	1	
H'000800 ~ H'000BFF	1	1	0	
H'000C00 ~ H'000FFF	1	1	1	




図 18.2 ROM エリアと RAM エリアの重ね合わせ例

18.4 動作の概要

18.4.1 モード遷移図

リセット状態で各モード端子と FWE 端子を設定しリセットスタートすると、マイコンは図 18.3 に示すような各動作モードへ遷移します。ユーザモードではフラッシュメモリの読み出しができますが、フラッシュメモリの書き込み / 消去はできません。

フラッシュメモリへの書き込み / 消去を行えるモードとしてブートモード、ユーザプログラムモード、PROM モードがあります。

H8/3024F-ZTAT のモード 6 (内蔵 ROM 有効ノーマルモード) では、ブートモードおよびユーザプログラミングモードは使用できません。




図 18.3 フラッシュメモリに関する状態遷移


FWE 端子の High Low, Low High によって、通常のユーザモードとオンボードプログラミングモードとの状態遷移が行われます。その際、誤動作（誤書き込みや誤消去）を回避するために、フラッシュメモリコントロールレジスタ (FLMCR1) の各ビットを 0 にクリアした状態にしてください。また、各ビットのクリア後にはウェイト時間が必要です。このウェイト時間が不足した場合、正常動作は保証されません。

18.4.2 オンボードプログラミングモード

(1) ブートモードの例


1. 初期状態

フラッシュメモリには、旧バージョンのプログラムあるいはデータが書かれたままです。書き込み制御プログラムおよび新アプリケーションプログラムはユーザがあらかじめホストに用意してください。




2. 書き込み制御プログラムの転送

ブートモードに遷移すると本LSI内のブートプログラム（すでにLSIに内蔵されている）が起動し、ホストにある書き込み制御プログラムをRAMにSCI通信で転送します。また、フラッシュメモリの消去に必要なブートプログラムは、RAMのブートプログラムエリアに自動的に転送されます。




3. フラッシュメモリの初期化

ブートプログラムエリア（RAM内）にある消去プログラムを実行し、フラッシュメモリを初期化（H'FF）します。ブートモード時は、ブロックに関係なくフラッシュメモリを全面消去します。



4. 新アプリケーションプログラムの書き込み

書き込み制御プログラムがH8/3024 F-ZTATに対応したものかどうか識別します。
ホストよりRAMに転送した書き込み制御プログラムを実行して、ホストにある新アプリケーションプログラムをフラッシュメモリに書き込みます。




プログラム実行状態

(2) ユーザプログラムモードの例


1. 初期状態

(1) ユーザプログラムモードに遷移したことを確認するFWE判定プログラム、(2) フラッシュメモリから内蔵RAMに書き込み / 消去制御プログラムを転送するプログラムをあらかじめフラッシュメモリにユーザが書き込んでおいてください。(3) 書き込み / 消去制御プログラムはホストまたはフラッシュメモリに用意してください。




2. 書き込み / 消去制御プログラムの転送

ユーザプログラムモードに遷移すると、ユーザソフトはこれを認識してフラッシュメモリ内の転送プログラムを実行して、書き込み / 消去制御プログラムをRAMに転送します。




3. フラッシュメモリの初期化

RAM上の書き込み / 消去プログラムを実行し、フラッシュメモリを初期化 (H'FF) します。消去は、ブロック単位で行えます。バイト単位の消去はできません。



4. アプリケーションプログラムの書き込み

次にホストにある新アプリケーションプログラムを消去したフラッシュメモリのブロックに書き込みます。消去されていないブロックに対する書き込みは行わないでください。



プログラム実行状態

18.4.3 RAM によるフラッシュメモリのエミュレーション

本LSIではフラッシュメモリとRAMの一部を重ね合わせる(オーバラップRAM)ことで、フラッシュメモリの書き換えをリアルタイムにエミュレートすることができます。エミュレーション機能を実行しているときにRAMCRで設定したエミュレーションブロックをアクセスすると、オーバラップRAMに書かれているデータが読み出されます。

ユーザモード、ユーザプログラムモードでエミュレーションを行ってください。




図 18.4 ユーザモード、ユーザプログラムモードのオーバラップ RAM データの読み出し

オーバラップ RAM のデータが確定したら、RAMS ビットをクリアして RAM のオーバラップを解除し、実際にフラッシュメモリへの書き込みを行ってください。

ただし、オンボードプログラミングモードで、書き換え制御プログラムを RAM に転送してくださいに、転送先とオーバラップ RAM が重ならないようにしてください。オーバラップ RAM 内のデータが書き換えられてしまいます。





図 18.5 ユーザプログラムモードのオーバラップ RAM データの書き込み

18.4.4 ブロック分割法

本 LSI のフラッシュメモリは、32k バイト (3 ブロック)、28k バイト (1 ブロック)、1k バイト (4 ブロック) に分割されています。このブロック単位で消去することができます。



18.5 オンボードプログラミングモード

オンボードプログラミングモードに端子を設定しリセットスタートすると、内蔵フラッシュメモリへの書き込み／消去／ベリファイを行うことができるオンボードプログラミング状態へ遷移します。オンボードプログラミングモードにはブートモードとユーザプログラムモードの2種類の動作モードがあります。各モードへ遷移する端子の設定方法を表18.6に示します。また、フラッシュメモリに関する各モードへの状態遷移図は図18.3を参照してください。

H8/3024F-ZTAT のモード6(内蔵ROMが有効)では、ブートモードおよびユーザプログラムモードは使用できません。

表18.6 オンボードプログラミングモードの設定方法

モード名		FWE	MD ₂	MD ₁	MD ₀
ブートモード	モード5	1 ^{*1}	0 ^{*2}	0	1
	モード7		0 ^{*2}	1	1
ユーザプログラムモード	モード5	1 ^{*1}	1	0	1
	モード7		1	1	1

【注】 *1 High レベルの印加タイミングについては、「18.5.1(3) ブートモード使用時の注意」を参照してください。

*2 ブートモード時は、MD₂の設定を反転入力してください。

また、H8/3024F-ZTAT のブートモードでは、モードコントロールレジスタ(MDCR)のモードセレクト2~0ビット(MDS2~MDS0)はモード端子(MD₂~MD₀)のレベルを反映した値になります。

18.5.1 ブートモード

ブートモードを使用する場合は、フラッシュメモリへの書き込み制御プログラムをホストに準備しておく必要があります。また、使用する SCI のチャネル 1 は調歩同期式モードに設定されています。

本 LSI の端子をブートモードに設定後リセットスタートすると、あらかじめマイコン内に組み込まれているブートプログラムを起動し、ホストに用意した書き込み制御プログラムを SCI を使って本 LSI へ順次送信します。本 LSI では、SCI で受信した書き込み制御プログラムを内蔵 RAM の書き込み制御プログラムエリアに書き込みます。転送終了後、書き込み制御プログラムエリアの先頭アドレス (H'FFF520) に分岐し、書き込み制御プログラム実行状態となります（フラッシュメモリの書き込み／消去が可能となります）。

図 18.6 にブートモード時のシステム構成図、図 18.7 にブートモード実行手順を示します。




図 18.6 ブートモード時のシステム構成図





図 18.7 ブートモード実行手順

(1) SCI ビットレートの自動合わせ込み動作



ブートモードが起動すると、本 LSI はホストより連続送信される調歩同期式 SCI 通信のデータ (H'00) の Low 期間を測定します。このときの SCI 受信 / 送信フォーマットを「8 ビットデータ、1 ストップビット、パリティなし」に設定してください。本 LSI は、測定した Low 期間よりホストの送信するビットレートを計算し、ビット調整終了合図としてホストへ H'00 を 1 バイト送信します。ホストは、この調整終了合図 (H'00) を正常に受信したことを確認し、本 LSI へ H'55 を 1 バイト送信してください。受信が正常に行われなかった場合は、再度ブートモードを起動し (リセット)、上述の操作を行ってください。ホストが送信するビットレート、および本 LSI のシステムクロックの周波数によってホストと本 LSI のビットレートに誤差が生じます。正常に SCI を動作させるために、ホストの転送ビットレートを (19,200, 9,600, 4,800) bps^{*1} に設定してください。

ホストの転送ビットレートと本 LSI のビットレートの自動合わせ込みが可能なシステムクロックの周波数を表 18.7 に示します。このシステムクロックの範囲内でブートプログラムを実行してください。

表 18.7 本 LSI のビットレートの自動合わせ込みが可能なシステムクロックの周波数

ホストのビットレート (bps)	本 LSI のビットレートの自動合わせ込みが可能なシステムクロックの周波数 (MHz)
19,200	16 ~ 25
9,600	8 ~ 25
4,800	4 ~ 25

【注】 *1 ホストのビットレートは 4800、9600、19200bps の設定のみとし、それ以外の設定は使用しないでください。

本 LSI は表 18.7 に示すビットレートとシステムクロックの組み合わせ以外でも、ビットレートの自動合わせ込みを行う場合がありますが、ホストと本 LSI とのビットレートに誤差が生じ、その後の転送が正常に行われません。このため、ブートモードの実行は、必ず表 18.7 に示すビットレートとシステムクロックの組み合わせの範囲内で行ってください。

(2) ブートモード時の内蔵 RAM エリアの分割

ブートモードでは、RAM エリアは図 18.8 に示すようにブートプログラムで使用するエリアと SCI で書き込み制御プログラムを転送してくるエリアに分かれています。ブートプログラムエリアは、ブートモード中の実行状態が転送してきた書き込み制御プログラムへ遷移するまで使用できません。




図 18.8 ブートモード時の RAM エリア

(3) ブートモード使用時の注意事項

- 本LSIは、ブートモードでリセット解除すると、SCIのRx_{D1}端子のLow期間を測定します。Rx_{D1}端子がHighの状態でリセット解除してください。リセット解除後、Rx_{D1}端子から入力されるLow期間を測定できるようになるまで、本LSIは約100ステート必要です。
- ブートモードは、フラッシュメモリに書き込まれているデータがある場合（全データが1でないとき）、フラッシュメモリの全ブロックを消去します。本モードは、オンボード状態での初期の書き込み、あるいは、ユーザプログラムモードで起動するプログラムを誤って消去し、ユーザプログラムモードが実行できなくなった場合の強制復帰等に使用してください。
- フラッシュメモリの書き込み中、あるいは消去中に割り込みを使用することはできません。
- Rx_{D1}端子およびTx_{D1}端子は、ボード上でプルアップして使用してください。
- 本LSIは、書き込み制御プログラムに分岐するときに内蔵SCI（チャネル1）の送受信動作を終了（SCRのRE = 0、TE = 0）しますが、BRRには、合わせ込んだビットレートの値を保持しています。

また、このときトランスマットデータ出力端子Tx_{D1}は、Highレベル出力状態（P9DDRのP9₁DDR = 1、P9DRのP9₁DR = 1）となっています。

さらにこのとき、CPU内蔵の汎用レジスタの値は不定です。このため、書き込み制御プログラムに分岐した直後に、汎用レジスタの初期設定を必ず行ってください。特にスタックポインタ（SP）は、サブルーチンコール時などに暗黙的に使用されますので、書き込み制御プログラムで使用するスタックエリアを必ず指定してください。

上記以外の内蔵レジスタについては、初期値が変更されるものはありません。

- (f) ブートモードへの遷移は、表18.6のモード設定に従って、端子を設定しリセットスタートすることにより可能です。

- ブートモードから通常モードへ遷移する場合は、モード遷移する前にマイコン内部のブートモード状態を、RES 端子によるリセット入力で解除する^{*1}必要があります。この時、RES 端子は最低 20 システムクロック以上の間、Low レベルに保持する必要があります。^{*2}
- ブートモードの途中で、モード端子 (MD₂ ~ MD₀) および FWE 端子の入力レベルを切り換えないでください。モードを遷移させる場合には、事前に RES 端子に Low レベルを入力し、リセット状態にしてください。また、ブートモード状態でウォッチドッグタイマリセットが発生した場合、マイコン内部のモード状態は解除されず、モード端子の状態にかかわらず内蔵のブートプログラムが再起動されます。
- ブートプログラム実行中やフラッシュメモリへの書き込み / 消去中に、FWE 端子を Low レベルにしないでください^{*3}。

- (g) リセット中にモード端子の入力レベルを変化（例えばLowレベル Highレベル）させると、マイコンの動作モードが切り替わることにより、アドレス兼用ポート、およびバス制御出力信号 (CSn, AS, RD, LWR, HWR) の状態が変化する場合があります。このため、これらの端子はリセット中の出力信号として直接使用しないよう、マイコン外部で禁止する必要があります。




図 18.9 CS 信号禁止回路例

【注】*1 モード端子と FWE 端子の入力はリセット解除のタイミングに対し、モードプログラミングセット時間 (t_{MDS}) を満足する必要があります。

*2 「4.2.2 リセットシーケンス」および「18.11 フラッシュメモリの書き込み / 消去時の注意」を参照してください。H8/3024F-ZTAT では最低 20 システムクロック必要です。

*3 FWE の印加 / 解除の注意については「18.11 フラッシュメモリの書き込み / 消去時の注意」を参照してください。


18.5.2 ユーザプログラムモード

ユーザプログラムモードに設定すると、ユーザの書き込み／消去制御プログラムによるフラッシュメモリの書き込み、消去が可能になります。したがって、あらかじめ基板上に FWE 制御手段、および書き換えデータ供給手段を設け、必要に応じてプログラムエリアの一部に書き込み／消去プログラムを内蔵させておくことにより、内蔵フラッシュメモリのオンボード書き換えを行うことができます。

本モードの設定では、内蔵フラッシュメモリの有効なモード 5、7 で起動し、FWE 端子に High レベルを印加します。この状態の動作では、フラッシュメモリ以外の周辺機能はモード 5、7 と同じ動作をします。また、モード 6 ではフラッシュメモリの書き込み／消去を行わないでください。モード 6 設定時は FWE 端子を必ず Low レベルにしてください。

なお、プログラム／消去を行っている間、フラッシュメモリを読み出すことはできませんので、書き換えプログラムを外部メモリ上に置くか、または書き換えプログラムをいったん RAM エリアに転送し、RAM 内で実行してください。

RAM 内でプログラム実行中に、ユーザプログラムモードに遷移する場合の実行手順を図 18.10 に示します。なお、リセットスタート時にユーザプログラムモードから起動することも可能です。



- 【注】
1. FWE端子に常時Highレベルを印加しないでください。FWE端子にHighレベルを印加するのはフラッシュメモリに書き込み、消去を行うときのみ（RAMによるフラッシュメモリのエミュレーション実行時も含む）としてください。また、FWE端子にHighレベル入力中においても、過剰書き込み、過剰消去にならないように、ウォッチドッグタイマを起動し、プログラムの暴走等に対応できるようにしてください。
 2. FWEの印加／解除時の注意については、「18.11 フラッシュメモリの書き込み／消去時の注意」を参照してください。
 3. ユーザプログラムモードでフラッシュメモリの通常読み出しを実施するには、書き込み／消去プログラム実行中でないことが必要です。つまり、FLMCR1のピット6～0が0にクリアされている状態にしてください。

図 18.10 ユーザプログラムモードの実行手順例

18.6 フラッシュメモリの書き込み / 消去

オンボードプログラミングモードでのフラッシュメモリの書き込み / 消去は、CPU を用いてソフトウェア的に行う方式を採用しています。フラッシュメモリの動作モードとしては、プログラムモード / イレースモード / プログラムベリファイモード / イレースベリファイモードがあります。アドレス H'000000 ~ H'01FFFF に対しては、FLMCR1 の PSU ビット、ESU ビット、P ビット、E ビット、PV ビット、EV ビットをセットすることにより各動作モードに遷移します。

フラッシュメモリは、書き込み / 消去を行っている間は読み出しができません。したがって、フラッシュメモリの書き込み / 消去を制御するプログラム(書き込み制御プログラム)は、内蔵 RAM、あるいは外部メモリ上に置き、実行するようにしてください。書き込み / 消去時の注意については、「18.11 フラッシュメモリの書き込み / 消去時の注意」を参照してください。また、以降の動作説明の中で、FLMCR1 の各ビットのセット / クリア後のウェイト時間のパラメータを記載しています。各ウェイト時間の詳細は「21.2.6 フラッシュメモリ特性」を参照してください。

- 【注】1. FLMCR1 の SWE、ESU、PSU、EV、PV、E、P ビットのセット / リセットがそれぞれ、当該アドレスエリアのフラッシュメモリ上のプログラムで実行された場合の動作は保証されません。
 2. 書き込み / 消去する際は、FWE = 1 にしてください (FWE = 0 のときは、書き込み / 消去されません)。
 3. 書き込みは消去状態で行ってください。すでに書き込まれたアドレスへの追加書き込みは行わないでください。




図 18.11 FLMCR1 の各ビット設定による状態遷移

18.6.1 プログラムモード

フラッシュメモリへのデータ / プログラムの書き込みは、図 18.12 に示すプログラム / プログラムペリファイフローチャートに従って行ってください。このフローチャートに沿って書き込み動作を行えば、デバイスへの電圧ストレスやプログラムデータの信頼性を損なうことなく、フラッシュメモリへデータ / プログラムの書き込みを行うことができます。また、1 回の書き込みは、128 バイト単位で行ってください。

フラッシュメモリコントロールレジスタ 1 (FLMCR1) の各ビットのセット / クリア後のウェイト時間、最大書き込み回数 (N) を「21.2.6 フラッシュメモリ特性」の表 21.19 に示します。

フラッシュメモリコントロールレジスタ 1 (FLMCR1) の SWE ビットを 1 にセットした後、(t_{sswe}) μs 以上の時間が経過してから、書き込むアドレスに 128 バイトのデータを連続ライトします。ただし、ライトする先頭アドレスの下位 8 ビットは、H'00, H'80 でなければなりません。データ転送はバイト単位で 128 回連続して行います。フラッシュメモリは、プログラムアドレスとプログラムデータをそれぞれフラッシュメモリ内にラッチします。128 バイト以下の書き込みでも 128 バイトのデータ転送を行う必要があり、必要なアドレスへの書き込みは、データを H'FF にして書き込みを行う必要があります。

次にプログラムの暴走等により過剰時間書き込みを行わないようするために、ウォッチドッグタイマを設定します。WDT のオーバーフロー周期は ($t_{spsu} + t_{sp} + t_{cp} + t_{cpsu}$) μs より大きくしてください。その後、FLMCR1 の PSU ビットをセットすることで、プログラムモードへの準備（プログラムセットアップ）を行います。その後 (t_{spsu}) μs 以上の時間が経過してから、FLMCR1 の P ビットをセットすることで、動作モードはプログラムモードへ遷移します。P ビットがセットされている時間がフラッシュメモリの書き込み時間となります。一回の書き込み時間を (t_{sp}) μs の範囲に納まるようにプログラムで設定してください。

また P ビットセット後のウェイト時間は、書き込みの進行状態によって切り換える必要があります。詳細は下記の「プログラム / プログラムペリファイフローの注意点」を参照してください。

18.6.2 プログラムペリファイモード

プログラムペリファイモードは、プログラムモードでデータを書き込んだ後、そのデータを読み出し、正しくデータがフラッシュメモリへ書き込まれているかを確認するモードです。

一定の書き込み時間経過後、FLMCR1 の P ビットをクリアします。その後 (t_{cp}) μs 以上の時間が経過してから、PSU ビットをクリアすることでプログラムモードを解除します。プログラムモード解除の後は、ウォッチドッグタイマの設定も解除します。その後 FLMCR1 の PV ビットをセットすることで、動作モードはプログラムペリファイモードへ遷移します。プログラムペリファイモードでは、リードする前にリードするアドレスにデータ H'FF をダミーライトしてください。ダミーライトは (t_{spv}) μs 以上の時間が経過してから行ってください。この状態でフラッシュメモリをリード（ペリファイデータは 16 ビットで読み出す）するとラッチしたアドレスのデータが読み出されます。このリード動作は、ダミーライト後、(t_{spv}) μs 以上置いてから行ってください。次に、書き込んだ元データとペリファイデータを比較し、再書き込みデータを演算（図 18.12 参照）し、RAM に転送します。128 バイト分のデータのペリファイが完了後、プログラムペリファイモードを解除し、(t_{cpv}) μs 以上の待機時間を置いて、FLMCR1 の SWE ビットをクリアしてください。再度書き込みが必要な場合は、再度プログラムモードに設定し、同様にプログラム/プログラムペリファイシーケンスを繰り返してください。プログラム/プログラムペリファイフローの繰り返しの最大値は、最大書き込み回数 (N) で表わされます。SWE 解除後、(t_{cswe}) μs 以上の待機時間を置いてください。

プログラム/プログラムベリファイフローの注意点

- (1) 本LSIのプログラム/プログラムベリファイフローでは、128バイト単位での書き込みアルゴリズムとなります。
128バイト単位の書き込みのため、ライトする先頭アドレスの下位8ビットは、H'00またはH'80でなければなりません。
- (2) フラッシュメモリに128バイトのデータを連続ライトする際には、バイト単位転送で行います。
また128バイト以下のデータを書き込む際にも、128バイトのデータ転送が必要です。つまり、必要のないアドレスへの書き込みは、データをH'FFにして書き込みを行ってください。
- (3) ベリファイデータは、ワード単位で読み出します。
- (4) FLMCR1のPビットがセットされている期間、書き込みパルスが印加されてフラッシュメモリへの書き込みが実施されます。本LSIでは、デバイスへの電圧ストレスや書き込むデータの信頼性を損なうことがないように、プログラム/プログラムベリファイフローの過程で次のように書き込みパルスを印加してください。
 - (a) 書き込みパルス印加後、プログラムベリファイモードでベリファイリードして1が読み出されたビットに対して、もう一度書き込みパルスを印加してください(再書き込み処理)。
128バイトの書き込みデータで、すべての0書き込みビットがベリファイリードして0が読み出されると、プログラム/プログラムベリファイフローが終了となります。本LSIでは、再書き込み処理によるループ回数が、最大書き込み回数(N)の最大値以下になることが保証されます。
 - (b) 書き込みパルス印加後、プログラムベリファイモードでベリファイリードして0が読み出されたビットに対しては、書き込み完了と判定されます。書き込みが完了したビットに対しては、次の処理が必要です。
 - プログラム/プログラムベリファイフロー中の早い段階で書き込み完了した場合
再書き込み処理ループ回数が1~6回目で書き込み完了した場合は、当該ビットへの追加書き込みを実施してください。また、追加書き込みは、ある再書き込み処理のときに初めてベリファイリードが0となったビットのみに実施してください。
 - プログラム/プログラムベリファイフロー中の遅い段階で書き込み完了した場合
再書き込み処理ループ回数が7回目以降で書き込み完了した場合は、当該ビットへの追加書き込みは必要ありません。
 - (c) 128バイトの中で、他のビットが書き込み未完了の場合、再書き込み処理を実施します。一度書き込みが完了したと判定されたビットでも、それ以降のベリファイリードで1が読み出された場合には、当該ビットに対してもう一度書き込みパルスを印加してください。
- (5) FLMCR1のPビットをセットする期間(書き込みパルス幅)は、プログラム/プログラムベリファイフローの過程で次のように切り換えてください。 ウェイト時間の詳細仕様は、「21.2.6 フラッシュメモリ特性」を参照してください。

項目	記号	項目	記号
P ピットセット後の ウェイト時間	tsp	再書き込みループ回数 (n) が 1 ~ 6 回目の場合	tsp30
		再書き込みループ回数 (n) が 7 回目以降の場合	tsp200
		追加書き込み処理の場合*	tsp10

* 追加書き込み処理は、再書き込みループ回数 (n) が 1 ~ 6 回目の場合のみ必要となります。

- (6) 本LSIのプログラム / プログラムベリファイのフローチャートを図18.12に示します。
上記の注意点を網羅するためには、再書き込み処理を実施するビット、追加書き込み処理を実施するビットは下記の演算によって決定する必要があります。
書き込みの進行に応じて、再書き込みのデータおよび追加書き込みのデータは変化しますので、RAM上に次のデータ格納エリア（各128バイト）を準備することを推奨します。

表 18.8 再書き込みデータ演算表

(D)	書き込みパルス印加後の ベリファイリード結果 (V)	(X) 演算結果	コメント
0	0	1	書き込み完了のため、再書き込み処理は実施しない
0	1	0	書き込み未完了のため、再書き込み処理を実施する
1	0	1	
1	1	1	消去状態のままで、何も実施しない

【記号説明】

- (D) : 書き込みを実施するビットの元データ
(X) : 再書き込みを実施するビットのデータ

表 18.9 追加書き込みデータ演算表

(X')	書き込みパルス印加後の ベリファイリード結果 (V)	(Y) 演算結果	コメント
0	0	0	書き込みパルス印加により書き込み完了したと判定追加書き込み処理を実施する
0	1	1	書き込みパルス印加により書き込みは未完了 追加書き込み処理は実施しない
1	0	1	既に書き込みは完了している 追加書き込み処理は実施しない
1	1	1	消去状態のままで、何も実施しない

【記号説明】

- (Y) : 追加書き込みを実施するビットのデータ
(X') : ある再書き込みループで再書き込みを実施するビットのデータ

- (7) 本LSIのプログラム / プログラムベリファイフローの過程では、追加書き込み処理を実施する必要があります。
しかし、128バイト単位の書き込みが一度終了した後、同一のアドレスエリアに追加で書き込みを行わないでください。書き換えを実施する場合は、必ず一度消去を行ってから書き込みを実施してください。一度プログラム / プログラムベリファイが終了したアドレスへ追加書き込みを実施した場合、読み出しなど正常動作は保証されませんので注意してください。




図 18.12 プログラム / プログラムペリフェライフロー (128 バイト書き込み)

18.6.3 イレースモード

フラッシュメモリの消去は 1 ブロックごとに、図 18.13 に示す 1 ブロック消去のフローチャート(単一ブロック消去)に沿って行ってください。

フラッシュメモリコントロールレジスタ 1 (FLMCR1) の各ビットのセット / クリア後のウェイト時間および最大消去回数 (N) を「 21.2.6 フラッシュメモリ特性」の表 21.19 に示します。

フラッシュメモリ内容の消去は、FLMCR1 の SWE ビットを 1 にセット後、(tsswe) μ s 以上の時間が経過してから、消去ブロック指定レジスタ (EBR) で消去するフラッシュメモリのエリアを 1 ビット設定してください。次にプログラムの暴走などにより過剰時間消去を行わないようにするために、ウォッチドッグタイマを設定します。WDT のオーバフロー周期は (tse) ms + (tsesu + tce + tcesu) μ s より大きく設定してください。その後、FLMCR1 の ESU ビットをセットすることで、イレースモードへの準備(イレースセットアップ)を行います。その後、(tsesu) μ s 以上の時間が経過後、FLMCR1 の E ビットをセットすることで、動作モードはイレースモードへ遷移します。E ビットが設定されている時間が消去時間となり、消去時間は (tse) ms を超えないようにしてください。

【注】 フラッシュメモリの消去において、消去を開始する前にプレライト (消去するメモリのデータをすべて 0 にする) を行う必要はありません。

18.6.4 イレースベリファイモード

イレースベリファイモードは、メモリを消去した後データを読み出し、正常に消去されているかどうかを確認するモードです。

一定の消去時間経過後、FLMCR1 の E ビットをクリアします。その後、(tce) μ s 以上の時間が経過してから ESU ビットをクリアすることでイレースモードを解除します。イレースモード解除の後は、ウォッチドッグタイマの設定も解除します。その後、FLMCR1 の EV ビットをセットすることで、動作モードはイレースベリファイモードへ遷移します。イレースベリファイモードでは、リードする前にリードするアドレスにデータ H'FF をダミーライトしてください。ダミーライトは (tsev) μ s 以上の時間が経過してから行ってください。この状態でフラッシュメモリをリード(ベリファイデータは 16 ビットで読み出す)するとラッチしたアドレスのデータが読み出されます。このリード動作は、ダミーライト後、(tsevr) μ s 置いてから行ってください。読み出したデータが消去(データがすべて 1)されていた場合、次のアドレスをダミーライトし、イレースベリファイを行います。読み出したデータが未消去の場合、再度イレースモードに設定し、同様にイレース / イレースベリファイシーケンスを繰り返します。

イレース / イレースベリファイの繰り返しの最大値は、最大消去回数 (N) によって表されます。ベリファイ完了後、イレースベリファイモードを解除し、(tcev) μ s 以上の待機時間を置いてください。通常モードに遷移するには、FLMCR1 の SWE ビットを解除し、(tcswe) μ s 以上の待機時間を置いてください。

複数ブロックを消去する場合は、次に消去するブロックのエリアを EBR によって 1 ビットのみ設定し、同様にイレース / イレースベリファイシーケンスを繰り返します。




図 18.13 イレース / イレースペリファイフロー (単一ブロック消去)

18.7 プロテクト

フラッシュメモリに対する書き込み・消去プロテクトは、ソフトウェアプロテクトとハードウェアプロテクトとエラープロテクトの3種類あります。

18.7.1 ハードウェアプロテクト

ハードウェアプロテクトとは、フラッシュメモリに対する書き込み／消去が強制的に禁止、中断された状態のことです。フラッシュメモリコントロールレジスタ1 (FLMCR1)、消去ブロック指定レジスタ (EBR) の設定はリセットされます。エラープロテクト状態では、FLMCR1、FLMCR2、EBR の設定は保持し、P ビットおよび E ビットはセット可能ですが、プログラムモードおよびイレースモードへは遷移しません (表 18.10 参照)。

表 18.10 ハードウェアプロテクト

項目	説明	機能		
		書き込み	消去	ペリファイ
FWE 端子 プロテクト	• FWE 端子に Low レベルが入力されているときには、FLMCR1、EBR は初期化され、書き込み／消去プロテクト状態になります。	不可 ^{*1}	不可 ^{*3}	不可
リセット、 スタンバイ プロテクト	• リセット (WDT によるオーバフローリセットも含む) およびスタンバイ時は、FLMCR1、FLMCR2、EBR は初期化され、書き込み／消去プロテクト状態になります。 • RES 端子によるリセットでは、電源投入後発振が安定するまで RES 端子を Low レベルに保持しないとリセット状態になりません。また、動作中のリセットは AC 特性に規定した RES パルス幅の間 RES 端子を Low レベルに保持してください。 ^{*4}	不可	不可 ^{*3}	不可
エラー プロテクト	• フラッシュメモリへの書き込み／消去中にマイコン動作の異常を検出 (エラー発生 (FLER = 1)) した場合にエラープロテクトが有効となります。このとき FLMCR1、EBR の設定は保持しますが、エラーが発生した時点で、書き込み／消去を強制的に中断します。エラープロテクトの解除は RES 端子によるリセットおよび WDT リセットまたはハードウェアスタンバイのみです。	不可	不可 ^{*3}	可 ^{*2}

【注】 *1 フラッシュメモリとオーバラップした RAM エリアは除きます。

*2 書き込み中の 128 バイトのプログラムペリファイは可能です。

消去中の 1 ブロックのイレースペリファイは可能です。

*3 全ブロックが消去不可となり、ブロック別の指定はできません。

*4 「4.2.2 リセットシーケンス」および「18.11 フラッシュメモリの書き込み／消去時の注意」を参照してください。動作中のリセット期間は最低 20 システムクロック必要です。

18.7.2 ソフトウェアプロテクト

ソフトウェアプロテクトは、消去ブロック指定レジスタ (EBR)、RAM コントロールレジスタ (RAMCR) の RAMS ビットを設定することで行えます。ソフトウェアプロテクトでは、フラッシュメモリコントロールレジスタ 1 (FLMCR1) の P ビットまたは E ビットをセットしても、プログラムモードまたはイレースモードへは遷移しません (表 18.11 参照)。

表 18.11 ソフトウェアプロテクト

項目	説明	機能		
		書き込み	消去	ペリファイ
ブロック指定 プロテクト	<ul style="list-style-type: none"> 消去ブロック指定レジスタ (EBR) の設定^{*2}により、ブロック毎に消去プロテクトが可能。ただし書き込みに対するプロテクトは無効です。 EBR を H'00 に設定すると全ブロックが消去プロテクト状態になります。 	-	不可	可
エミュレーション プロテクト	<ul style="list-style-type: none"> RAM コントロールレジスタ (RAMCR) の RAMS ビットを 1 にセットすることにより、全ブロックの書き込み / 消去プロテクト状態になります。 	不可 ^{*1}	不可 ^{*3}	可

【注】 *1 フラッシュメモリとオーバラップした RAM エリアへの書き込みは可能です。

*2 EBR のビットは消去時以外は H'00 にしてください。

*3 全ブロックが消去不可となり、ブロック別の指定はできません。

18.7.3 エラープロテクト

エラープロテクトは、フラッシュメモリへの書き込み／消去中^{*1}のマイコンの暴走や書き込み／消去アルゴリズムに沿っていない動作をした場合に発生する異常を検出し、書き込み／消去動作を強制的に中断するプロテクトです。書き込み／消去動作を中断することで、過剰書き込みや過剰消去によるフラッシュメモリへのダメージを防止します。

フラッシュメモリへの書き込み／消去中にマイコンが異常動作すると、FLMCR2 の FLER ビットが 1 にセットされ、エラープロテクト状態へ遷移します。このとき、FLMCR1、FLMCR2、EBR の設定^{*3}は保持されますが、エラーが発生した時点でプログラムモードまたはイレースモードは強制的に中断されます。P ビット、E ビットの再設定を行ってもプログラムモードまたはイレースモードへ遷移することはできません。ただし、PV ビット、EV ビットの設定は有効なので、ベリファイモードへの遷移は可能です。^{*2}

FLER ビットのセット条件は、

- (1) 書き込み／消去中に当該アドレスエリアのフラッシュメモリを読み出したとき（ペクタリードおよび命令フェッチを含む）
- (2) 書き込み／消去中の例外処理（リセット不当命令、トラップ命令、ゼロ除算時の例外処理は除く）開始直後
- (3) 書き込み／消去中にSLEEP命令（ソフトウェアスタンバイを含む）を実行したとき
- (4) 書き込み／消去中にバス権を解放したとき

エラープロテクト解除は、リセット（RES 端子、WDT リセット）またはハードウェアスタンバイのみで行われます。

【注】*1 FLMCR1 の P ビットまたは E ビットが 1 にセットされた状態です。この状態では NMI 入力が禁止されますので、注意してください。

*2 書き込み中の 128 バイトのプログラムベリファイは可能です。
また消去中の 1 ブロックのイレースベリファイは可能です。

*3 FLMCR1、EBR へのライトは可能です。
ただしエラープロテクト状態でソフトウェアスタンバイモードに遷移した場合は、レジスタは初期化されます。

図 18.14 にフラッシュメモリの状態遷移図を示します。




図 18.14 フラッシュメモリの状態遷移図
(モード 5、7 (内蔵 ROM が有効) で FWE 端子に High レベル印加時)

エラー保護機能は、FLER ビットのセット条件以外の異常動作に対しては無効です。また、このプロテクト状態に遷移するまでに相当な時間が経過している場合は、すでにフラッシュメモリにダメージを与えていたりする可能性があります。したがって、この機能ではフラッシュメモリへのダメージを完全に防止することはできません。

このため、このような異常動作を防止するためには、フラッシュライトイネーブル (FWE) が印加された状態で書き込み / 消去アルゴリズムに従って正しく動作させること、およびマイコンの異常をウォッチドッグタイマ等でマイコン内外部で常に監視することが必要です。また、このプロテクトモードへ遷移した時点でのフラッシュメモリは誤書き込み、誤消去の状態であったり、強制停止によって書き込みや消去が不十分な場合があります。このような場合、必ずブートモードによる強制復帰(プログラムの再書き込み)を行ってください。ただし、過剰書き込み、過剰消去によってブートモードが正常に起動されない場合があります。

18.8 RAM によるフラッシュメモリのエミュレーション

フラッシュメモリは、その消去や書き込みに時間がかかるため、パラメータ等のデータをリアルタイムに書き換ながらチューニングを行うといった使い方が難しい場合があります。このような場合、フラッシュメモリのリアルタイムな書き換えをエミュレートするために、フラッシュメモリの小ブロックエリアに RAM の一部 (H'FFF000 ~ H'FFF3FF) を重ね合わせて使うことができます。この RAM エリアの変更は、RAM コントロールレジスタ (RAMCR) のビット 3~1 によって行います。また、RAM エリアの変更後は、フラッシュメモリに重ね合わせたエリアと本来の RAM エリア (H'FFF000 ~ H'FFF3FF) の 2 エリアからアクセスできます。RAMCR および RAM エリアの設定方法については、「18.3.4 RAM コントロールレジスタ (RAMCR)」を参照してください。

フラッシュメモリのリアルタイムな書き換えをエミュレートする例

EB2 (H'000800 ~ H'000BFF) のフラッシュメモリエリアに H'FFF000 ~ H'FFF3FF の RAM エリアを重ね合わせる例を示します。




図 18.15 RAM のオーバラップ動作例

RAM によるエミュレーション機能の使用上の注意

(1) フラッシュライトイネーブル (FWE) の印加 / 解除時の注意

オンボードプログラミングモードと同様に、FWE の印加 / 解除時は誤書き込み / 誤消去を防止するための注意が必要です。特に FWE の印加中のプログラム暴走等による誤書き込み / 誤消去を防止するため、エミュレーション機能を使用中でも FLMCR1 の PSU ビット、P ビット、ESU ビット、E ビットを 1 にセットしているときはウォッチドッグタイマを設定してください。詳細は「18.11 フラッシュメモリの書き込み / 消去時の注意」を参照してください。

(2) NMI 入力の禁止条件

エミュレーション機能を使用しているときも、通常の書き込み / 消去と同様に、FLMCR1 の P ビット、E ビットを 1 にセットしている状態では NMI 入力が禁止されます。

なお、P ビットおよび E ビットはリセット時（ウォッチドッグタイマのリセットを含む）、スタンバイモード時、FWE 端子に High レベルが入力されていないとき、または FWE 端子に High レベル印加状態で FLMCR1 の SWE が 0 のときにクリアされます。

- (3) RAMS ビットを 1 にセットすると RAM2~0 の値にかかわらず、フラッシュメモリの全ブロックに対して書き込み / 消去プロテクトが有効となります（エミュレーションプロテクト）。この状態では FLMCR1 の P ビットまたは E ビットをセットしてもプログラムモード、イレースモードへは遷移しません。フラッシュメモリエリアに実際に書き込み / 消去を行う場合は RAMS ビットを 0 にクリアしてください。
- (4) RAM によるフラッシュメモリのエミュレーション機能を使用中に、消去アルゴリズムに沿ったソフトウェアを実行しても RAM エリアを消去することはできません。
- (5) ブロックエリア (EB0) はベクタテーブルを含みます。RAM エミュレーションする場合、オーバラップ RAM にはベクタテーブルが必要となります。

18.9 NMI 入力の禁止条件

フラッシュメモリへの書き込み / 消去中 (FLMCR1 の P ビットまたは E ビットがセット)、およびブートモードでのブートプログラム実行中^{*1}は書き込み / 消去中を最優先とするため NMI 入力を含むすべての割り込みを禁止してください。

これは以下のような動作状態を回避することを目的としています。

- (1) 書き込み、消去中に割り込みが発生することにより、書き込み / 消去アルゴリズムに違反し、正常な動作が保証できなくなる。
- (2) 書き込み / 消去中の割り込み例外処理ではベクタリードが正常にできない^{*2}ため、結果としてマイコンが暴走してしまう。
- (3) ブートプログラム実行中に割り込みが発生すると正常なブートモードのシーケンスが実行できなくなる。

以上のような理由から、オンボードプログラミングモードにおいてのみ例外的に NMI 割り込み入力を禁止する条件が存在しますが、これによって正常な書き込み、消去およびマイコン動作が保証されるものではありません。

このため、フラッシュメモリへの書き込み / 消去を行う場合、マイコンの内部と外部で NMI を含むすべての割り込み要求を（例外処理、バス解放）禁止する必要があります。また、エラープロテクト状態および RAM によるフラッシュメモリのエミュレーション中で FLMCR1 の P ビットまたは E ビットが保持された状態でも NMI 割り込みは禁止状態となります。

【注】^{*1} 内蔵 RAM のブートプログラムエリアに分岐するまでの期間を示します（この分岐は、ユーザプログラムの転送が完了した直後に発生します）。このため、RAM エリアに分岐したあとは、書き込み / 消去以外の状態では NMI 入力が可能となります。

したがってユーザプログラムによる初期書き込み（ベクターテーブルおよび NMI 処理プログラム等の書き込み）が完了するまでは、マイコン内外部で割り込み要求を禁止する必要があります。

- ^{*2} この場合、以下の 2 つの理由によってベクタリードが正常に行われません。
- ・書き込み、消去中 (FLMCR1 の P ビットまたは E ビットがセット) にフラッシュメモリのリードを行っても正しい値を読み出すことはできません（値は不定）。
 - ・割り込みベクターテーブルに値がまだ書き込まれていない場合、割り込み例外処理が正しく実行されません。

18.10 フラッシュメモリの PROM モード

本 LSI では、フラッシュメモリの書き込み / 消去が可能なモードとして、オンボードプログラミングモード以外に PROM モードがあります。PROM モードでは、ルネサス 128k バイトフラッシュメモリ内蔵マイコンのデバイスタイプをサポートしている汎用 PROM ライタを用いて、内蔵 ROM に自由にプログラムを書き込むことができます。

18.10.1 ソケットアダプタとメモリマップ

PROM ライタを用いた PROM モードでは、メモリ読み出し（ベリファイ）、書き込み、フラッシュメモリ初期化（全面消去）が可能です。その際には、汎用 PROM ライタに専用の変換ソケットアダプタを取り付けて行います。表 18.12 にソケットアダプタの型名を示します。本 LSI の PROM モードでは、表 18.12 のソケットアダプタを必ず使用してください。

表 18.12 H8/3024F-ZTAT ソケットアダプタ型名

製品型名	パッケージ名	ソケットアダプタ型名	メーカー
HD64F3024F	100 ピン QFP (FP-100B)	TBD	ミナトエレクトロニクス (株)
HD64F3024TE	100 ピン TQFP (TFP-100B)	TBD	
HD64F3024FP	100 ピン QFP (FP-100A)	TBD	
HD64F3024F	100 ピン QFP (FP-100B)	TBD	データ・アイ・オー・ジャパン (株)
HD64F3024TE	100 ピン TQFP (TFP-100B)	TBD	
HD64F3024FP	100 ピン QFP (FP-100A)	TBD	

また、下記に PROM モード時のメモリマップを示します。



図 18.16 PROM モード時のメモリマップ

18.10.2 PROM モード使用時の注意事項

- (1) PROM モード時の 128 バイト書き込み単位への書き込みは、1 回のみとします。すでに書き込まれたアドレスへの書き換えは、消去を行った後に書き込みを実施してください。
- (2) オンボード書き込み / 消去を行ったデバイスに対して、それを PROM ライタを用いて書き換えを行う場合は、一度消去を行った後に書き込みを実施することを推奨します。
- (3) ルネサス出荷品の初期状態は、消去状態です。消去来歴不明サンプルに対しては、初期化(消去) レベルをチェック・補正するために消去の実施を推奨します。
- (4) 本 LSI では、汎用 EPROM のような製品識別モードをサポートしていませんので、PROM ライタにデバイス名を自動設定することができません。
- (5) 本 LSI の PROM モードに適合する PROM ライタおよびそのプログラムバージョンに関しては、ソケットアダプタの取り扱い説明書等を参照してください。

18.11 フラッシュメモリの書き込み / 消去時の注意

オンボードプログラミングモード、RAM エミュレーション機能および PROM モード使用時の注意事項を示します。

(1) 規定された電圧、タイミングで書き込み / 消去を行ってください。

定格以上の電圧を印加した場合、製品の永久破壊に至ることがあります。

PROM ライタは、ルネサス製 128k バイトフラッシュメモリ内蔵マイコンデバイスタイルをサポートしているものを使用してください。

(2) 電源投入 / 切断時の注意 (図 18.17 ~ 18.18 参照)

FWE 端子への High レベル印加は V_{cc} 確定後に行ってください。また V_{cc} を切断する前に FWE 端子を Low レベルにしてください。

V_{cc} 電源の印加 / 切断時は FWE 端子を Low レベルに固定し、フラッシュメモリをハードウェアプロテクト状態にしてください。

この電源投入 / 切断のタイミングは、停電等による電源の切斷、再投入時にも満足するようにしてください。このタイミングが守られない場合は、マイコンの暴走等によって過剰書き込み、過剰消去となりメモリセルが正常に動作しなくなることがありますので十分注意してください。

(3) FWE 端子の印加 / 解除の注意

FWE 端子の印加は、マイコン動作が確定した状態で行ってください。マイコンが動作確定状態を満足しない場合は、FWE 端子を Low レベルに固定し、プロテクト状態としてください。

FWE 端子印加 / 解除では、フラッシュメモリへの誤書き込み / 誤消去を防止するため、以下に示すような注意が必要です。

V_{cc} 電圧が定格電圧の範囲で安定している状態で FWE 端子に印加してください。

マイコンの V_{cc} 電圧が定格電圧を満足しない状態で FWE 端子に印加すると、マイコン動作が不確定の状態であることから、フラッシュメモリに誤って書き込み / 消去を行ってしまう可能性があります。

発振が安定している状態（発振安定時間経過後）で FWE 端子に印加してください。

V_{cc} 電源投入時では、発振安定時間の間、 \overline{RES} 端子を Low レベルに保持した後に、FWE 端子に印加してください。発振が停止した状態や不安定な状態で、FWE 端子の印加は行わないでください。

ブートモードでは、FWE 端子の印加 / 解除はリセット中に行ってください。

ブートモードへの遷移では、FWE=High レベル入力と $MD_2 \sim MD_0$ の設定は \overline{RES} 入力が Low 期間中に行ってください。このとき FWE と $MD_2 \sim MD_0$ 入力は、リセット解除タイミングに対してモードプログラミングセットアップ時間 (t_{MDS}) を満足する必要があります。ブートモードから他のモードへ遷移する場合も \overline{RES} 解除タイミングに対して、モードプログラミングセットアップ時間が必要です。

動作中のリセットでは、最低 20 システムクロックの間、 \overline{RES} 端子を Low レベルにする必要があります。

ユーザプログラムモードでは、RES 入力にかかわらず、FWE=High / Low の切り替えが可能です。

また、フラッシュメモリ上でプログラム実行中でも、FWE 入力の切り替えが可能です。

プログラムが暴走していない状態で FWE を印加してください。

FWE 端子の印加時は、ウォッチドッグタイマ等でプログラム実行状態を監視することが必要です。

FWE 端子の解除は FLMCR1 の SWE、ESU、PSU、EV、PV、E、P ビットをクリアした状態で行ってください。

FWE 端子の印加 / 解除時に、誤って SWE、ESU、PSU、EV、PV、E、P ビットをセットしないでください。

(4) FWE 端子に常時 High レベルを印加しないでください。

プログラム暴走等による誤書き込み / 誤消去を防止するため、FWE 端子に High レベルを印加するのは、フラッシュメモリに書き込み / 消去を行うときのみ（RAM によるフラッシュメモリのエミュレーション実行時も含む）してください。また、FWE 端子に常時 High レベルを印加するようなシステム構成は避けてください。High レベル印加中においても、過剰書き込み / 過剰消去にならないように、ウォッチドッグタイマを起動し、プログラムの暴走等に対応できるようにしてください。

(5) フラッシュメモリへの書き込み / 消去は推奨するアルゴリズムに従って行ってください。

推奨アルゴリズムでは、デバイスへの電圧ストレスあるいはプログラムデータの信頼性を損なうことなく書き込み / 消去を行うことができます。

FLMCR1 の P ビットおよび E ビットをセットするときは、プログラムの暴走等に備えてあらかじめウォッチドッグタイマを設定してください。

また、P ビットおよび E ビットをセットしている間に、MOV 命令等でフラッシュメモリ空間へのアクセスを行うことは禁止されています。

(6) SWE ビットのセット / クリアは、フラッシュメモリ上のプログラム実行中に行わないでください。

フラッシュメモリ上のプログラム実行とデータの読み出しが、SWE ビットをクリアした後に行なってください。

SWE ビットをセットするとフラッシュメモリのデータを書き換えることができますが、ベリファイ（プログラム / イレース中のベリファイ）以外の目的で、フラッシュメモリをアクセスしないでください。

FWE 端子に High レベルを入力した状態で、RAM によるエミュレーション機能を使用する場合も同様に、フラッシュメモリ上のプログラム実行とデータの読み出しが、SWE ビットをクリアした後に行なってください。ただし、フラッシュメモリ空間とオーバラップした RAM エリアについては、SWE ビットのセット / クリアにかかるわざりード / ライト可能です。

また、SWE ビットをクリアした後には、ウェイト時間が必要です。詳細は「21.2.6 フラッシュメモリ特性」の表 21.19 を参照してください。

(7) フラッシュメモリのプログラム中または消去中に割り込みを使用しないでください。

FWE 端子に印加している状態では、書き込み / 消去動作（RAM によるエミュレーションを含む）を最優先とするため、NMI を含むすべての割り込み要求を禁止してください。

また、バス権の解放も禁止する必要があります。

(8) 追加書き込みは行わないでください。書き換えは消去後に行ってください。

オンボードプログラミングでは、128 バイトの書き込み単位ブロックへの書き込みは、1 回のみとしてください。書き換えは、この書き込み単位ブロックがすべて消去された状態で行ってください。

18. ROM (H8/3024F-ZTAT、マスク ROM 内蔵品)

- (9) 書き込み前に、正しく PROM ライタに装着されていることを必ず確認してください。
PROM ライタのソケット、ソケットアダプタおよび製品それぞれのインデックスが正しく一致していないと、過剰電流が流れ、製品が破壊されることがあります。
- (10) 書き込み中はソケットアダプタや製品に手を触れないでください。
接触不良などにより、書き込み不良になることがあります。
- (11) 書き込み、消去、ベリファイモードから通常モードに遷移した後に、読み出しを行う場合は 100 μs 以上の待ち時間を置いてください。
- (12) フラッシュメモリを制御するレジスタ (FLMCR1、FLMCR2、EBR、RAMCR) に対するアクセスはバイトアクセスとしてください。





図 18.17 電源投入 / 切断タイミング (ブートモード)






図 18.19 モード遷移タイミング (例: ブートモード ユーザモード ユーザプログラムモード)

18.12 F-ZTAT マイコンのマスク ROM 化時の注意事項

F-ZTAT 版からマスク ROM 版製品に変更するとき、F-ZTAT 用アプリケーションソフトを活用する場合には注意が必要です。

マスク版と F-ZTAT 版ではフラッシュ ROM 用内部レジスタをアクセスした場合、リード値が下記のように異なります。

レジスタ名称	ピット名称	値	ステータス	
			F-ZTAT 版	マスク ROM 版
FLMCR1	FWE	0	アプリケーション状態	- (読み出されません)
		1	書き換え状態	アプリケーション状態 (常に 1 が読み出されます)

【注】 F-ZTAT 版製品、ROM サイズの異なる同一グループのマスク ROM 版製品はすべて対象となります。

19. クロック発振器

19.1 概要

本LSIは、クロック発振器（CPG：Clock Pulse Generator）を内蔵しており、クロック発振器はシステムクロック（）、および内部クロック（/2～/4096）を生成します。

分周器は、デューティ補正されたクロックを分周してシステムクロック（）を生成します。は端子に出力される^{*1}とともに内部モジュールへクロックを供給するプリスケーラの基本クロックとなります。なお、分周器の分周比は分周比コントロールレジスタ（DIVCR）により1/1、1/2、1/4、1/8の中から選択できます^{*2}。チップ内の消費電流は分周比にほぼ比例して低減します。

【注】*1 端子の状態はチップの動作モードおよびモジュールスタンバイコントロールレジスタ（MSTCR）のPSTOPの設定により異なります。詳細は「20.7 クロック出力禁止機能」を参照してください。

*2 分周比の変更は動作中ダイナミックに変更することができます。端子のクロック出力も分周比を変更することにより変化します。このとき端子から出力される周波数は、以下のようになります。

= EXTAL × n EXTAL : 水晶発振子または外部クロックの周波数
n : 分周比（n = 1/1、1/2、1/4、1/8）

19.1.1 ブロック図

図19.1にクロック発振器のブロック図を示します。




図19.1 クロック発振器のブロック図

19.2 発振器

クロックを供給する方法には、水晶発振子を接続する方法と外部クロックを入力する方法の2通りがあります。

19.2.1 水晶発振子を接続する方法

(1) 回路構成

水晶発振子を接続する場合の接続例を図19.2に示します。ダンピング抵抗 R_d は、表19.1(1)、外付け容量 C_{L_1} 、 C_{L_2} は、表19.1(2)に示すものを使用してください。また、水晶発振子は、ATカット並列共振形を使用してください。




図19.2 水晶発振子を接続する場合の接続例

16MHzより高周波の水晶発振子を接続する場合は、表19.1(2)のとおり外付け負荷容量値を10pFとしてください。また実装状態での発振周波数精度の向上のため、回路定数の決定については、発振のマッチング評価などを十分にご検討くださいようお願い申し上げます。

表19.1(1) ダンピング抵抗値

ダンピング抵抗値	周波数f(MHz)						
	2	2 < f 4	4 < f 8	8 < f 10	10 < f 13	13 < f 16	16 < f 25
Rd()	1k	500	200	0	0	0	0

【注】水晶発振子は、2MHz～25MHzが使用できます。

表19.1(2) 外付け容量値

外付け容量値	3.3V品		
	周波数f(MHz)	2 < f 16	16 < f 25
$C_{L_1} = C_{L_2}$ (pF)		22	10

(2) 水晶発振子

図 19.3 に水晶発振子の等価回路を示します。水晶発振子は表 19.2 に示す特性のものを使用してください。




図 19.3 水晶発振子の等価回路

表 19.2 水晶発振子のパラメータ

周波数 (MHz)	2	4	8	10	12	16	18	20	25
Rs max ()	500	120	80	70	60	50	40	40	40
Co max (pF)					7				

水晶発振子は、同一の周波数のものを使用してください。

(3) ボード設計上の注意

水晶発振子を接続して発振させる場合、次の点に注意してください。

発振回路部の近くで信号線を通過させないでください。誘導により正しい発振ができなくなる場合があります（図 19.4）。

また、ボード設計に際しては、水晶発振子および負荷容量はできるだけ XTAL、EXTAL 端子の近くに配置してください。





図 19.4 発振回路部のボード設計に関する注意事項


19.2.2 外部クロックを入力する方法

(1) 回路構成

外部クロック入力の接続例を図 19.5 に示します。XTAL 端子をオープン状態にする場合は、XTAL 端子の寄生容量は 10pF 以下としてください。XTAL 端子の寄生容量が 10pF を超える場合は (b) のように接続し、スタンバイモード時には外部クロックが High レベルとなるようにしてください。



(a) XTAL端子をオープンにする接続例



(b) XTAL端子に逆相クロックを入力する接続例

図 19.5 外部クロックを入力する場合の接続例

(2) 外部クロック

外部クロックの周波数は、分周器によって分周しないときの周波数と同一にしてください。

表 19.3(1)、(2)にクロックタイミング、図 19.6 に外部クロック入力タイミングを、図 19.7 に外部クロック出力安定遅延時間タイミングを示します。

発振器とデューティ補正回路は、EXTAL 端子に入力した外部クロック入力の波形を調整する機能を持っています。

EXTAL 端子に規定のクロック信号を入力すると、外部クロック出力安定遅延時間 (t_{DEXT}) 経過後に内部のクロック信号出力が確定します。 t_{DEXT} 期間中はクロック信号出力が確定していないので、リセット信号を Low にし、リセット状態に保持してください。

表 19.3(1) フラッシュメモリ内蔵製品のクロックタイミング

項目	記号	$V_{CC} = 3.0 \sim 3.6V$		単位	測定条件	
		min	max			
外部クロック入力パルス幅 Low レベル	t_{EXL}	15		ns	図 19.6	図 21.11
外部クロック入力パルス幅 High レベル	t_{EXH}	15		ns		
外部クロック立ち上がり時間	t_{EXr}		5	ns		
外部クロック立ち下がり時間	t_{EXf}		5	ns		
クロックパルス幅 Low レベル	t_{CL}	0.4	0.6	t_{cyc}	5MHz	図 21.11
		80		ns	< 5MHz	
クロックパルス幅 High レベル	t_{CH}	0.4	0.6	t_{cyc}	5MHz	
		80		ns	< 5MHz	
外部クロック出力安定遅延時間	t_{DEXT}^{*1}	500		μs	図 19.7	

【注】 *1 t_{DEXT} は、RES パルス幅 (t_{RESW}) を含みます。 $t_{RESW} = 20 t_{cyc}$ となります。

表 19.3(2) マスク ROM 内蔵製品のクロックタイミング

項目	記号	$V_{CC} = 3.0 \sim 3.6V$		単位	測定条件	
		min	max			
外部クロック入力パルス幅 Low レベル	t_{EXL}	15		ns	図 19.6	図 21.11
外部クロック入力パルス幅 High レベル	t_{EXH}	15		ns		
外部クロック立ち上がり時間	t_{EXr}		5	ns		
外部クロック立ち下がり時間	t_{EXf}		5	ns		
クロックパルス幅 Low レベル	t_{CL}	0.4	0.6	t_{cyc}	5MHz	図 21.11
		80		ns	< 5MHz	
クロックパルス幅 High レベル	t_{CH}	0.4	0.6	t_{cyc}	5MHz	
		80		ns	< 5MHz	
外部クロック出力安定遅延時間	t_{DEXT}^{*1}	500		μs	図 19.7	

【注】 *1 t_{DEXT} は、RES パルス幅 (t_{RESW}) を含みます。 $t_{RESW} = 20 t_{cyc}$ となります。

19. クロック発振器




図 19.6 外部クロック入力タイミング




図 19.7 外部クロック出力安定遅延時間タイミング

19.3 デューティ補正回路

デューティ補正回路は、周波数 5MHz 以上の発振に対し発振器からのクロックのデューティを補正し、 を生成します。

19.4 プリスケーラ

プリスケーラは、 を分周し内部クロック ($/2 \sim /4096$) を生成します。

19.5 分周器

分周器はデューティ補正されたクロックを分周して を生成します。分周比は以下に説明する DIVCR の値を書き換えることにより動作中ダイナミックに変更できます。チップ内の消費電流は分周比にほぼ比例して低減します。また分周器で生成した は 端子より出力することができます。

19.5.1 レジスタ構成

表 19.4 に分周器のレジスタ構成を示します。

表 19.4 分周器のレジスタ構成

アドレス*	名称	略称	R/W	初期値
H'EE01B	分周比コントロールレジスタ	DIVCR	R/W	H'FC

【注】 * アドバンストモード時のアドレス下位 20 ビットを示しています。

19.5.2 分周比コントロールレジスタ (DIVCR)

DIVCR は 8 ビットのリード /ライト可能なレジスタで分周器の分周比を選択します。

ビット:	7	6	5	4	3	2	1	0
	—	—	—	—	—	—	DIV1	DIV0
初期値:	1	1	1	1	1	1	0	0
R/W :	—	—	—	—	—	—	R/W	R/W

リザーブビット

分周比ビット 1, 0
分周比を設定するビットです。

DIVCR はリセットまたはハードウェアスタンバイモード時に H'FC に初期化されます。

ソフトウェアスタンバイモード時には初期化されません。

ビット7~2：リザーブビット

リザーブビットです。リードすると常に1が読み出されます。ライトは無効です。

ビット1、0：分周比 (DIV1、0)

分周比を選択します。DIV1、0ビットと分周比の関係は以下のとおりです。

ビット1	ビット0	分周比	
DIV1	DIV0		(初期値)
0	0	1/1	
0	1	1/2	
1	0	1/4	
1	1	1/8	

19.5.3 使用上の注意

DIVCRの設定により の周波数が変わりますので、以下の点に注意してください。

- (1) 分周比は電気的特性のACタイミングのクロックサイクル時間t_{cyc}の動作保証範囲内におさまるように選択してください。すなわち min = 動作周波数範囲の下限とし、 が下限より小さくならないように注意してください。
- (2) 内部モジュールは、すべて を基準に動作します。
このため、分周比変更の前後でタイマやSCIなどの時間処理が変わりますので注意してください。
またソフトウェアスタンバイ解除時の待機時間も分周比を変更することで変わります。詳細は「20.4.3 ソフトウェアスタンバイモード解除後の発振安定待機時間の設定」を参照してください。

20. 低消費電力状態

20.1 概要

本 LSI には、CPU 機能を停止して消費電力を著しく低下させる低消費電力状態および、内蔵モジュールの機能を選択的に停止させることにより消費電力を低減させるモジュールスタンバイ機能があります。

低消費電力状態には、次の 3 種類のモードがあります。

- (1) スリープモード
- (2) ソフトウェアスタンバイモード
- (3) ハードウェアスタンバイモード

モジュールスタンバイ機能は低消費電力状態とは独立に内蔵モジュールのうち、16 ビットタイマ、8 ビットタイマ、SCI0、SCI1、A/D 変換器を停止させることができます。

各モードへ遷移する条件と CPU や周辺機能などの状態、および各モードの解除方法を表 20.1 に示します。

表 20.1 低消費電力状態とモジュールスタンバイ機能

モード/機能	遷移条件	状 態										解除方法	
		クロック	CPU	レジスタ	16ビット タイマ	8ビット タイマ	SC10	SC11	A/D	その他の 周辺 機能	RAM	クロック 出力 ^{*3}	
スリープ モード	SYSCRのSSBY = 0 の状態でSLEEP 命令を実行	動作	停止	保持	動作	動作	動作	動作	動作	動作	停止	停止	・割り込み ・RES端子 ・STBY端子
ソフトウェア スタンバイモード	SYSCRのSSBY = 1 の状態でSLEEP 命令を実行	停止	停止	保持	リセット	リセット	リセット	リセット	リセット	リセット	停止	停止	・NMI端子 ・IRQ0~ IRQ2端子 ・RES端子 ・STBY端子
ハードウェア スタンバイモード	STBY端子を Lowレベル	停止	停止	不定	リセット	リセット	リセット	リセット	リセット	リセット	停止	停止	・ハイイン ピーダン ス
モジュール スタンバイ機能	MSTCRHおよび MSTCRLの該当ビット を1にセット	動作	動作	-	停止 ^{*1}	動作	停止	停止 ^{*2}	・STBY端子 ・RES端子 ・MSTCRの 該当ビットを 0にクリア ^{*4}				

【注】*1 MSTCRの該当するビットを1にセットした状態です。詳細は「20.2.2 モジュールスタンバイコントロールレジスタH (MSTCRH)」および「20.2.3 モジュールスタンバイコントロールレジスタL (MSTCRL)」を参照してください。

*2 プログラム実行状態からハードウェアスタンバイ状態に遷移する場合には、事前にSYSCRのRAMEビットを0にクリアする必要があります。

*3 P67を 出力端子として使用する場合

*4 MSTCRの各ビットを1にセットすると該当する周辺モジュールのレジスタは初期化されます。したがって周辺モジュールを再起動する場合はMSTCRの該当ビットを0にクリア後レジスタの再設定を行ってください。

《記号説明》

- SYSCR : システムコントロールレジスタ
- SSBY : ソフトウェアスタンバイビット
- MSTCRH : モジュールスタンバイコントロールレジスタH
- MSTCRL : モジュールスタンバイコントロールレジスタL

20.2 レジスタ構成

本 LSI には低消費電力状態の制御を行うシステムコントロールレジスタ (SYSCR) とモジュールスタンバイ機能の制御を行うモジュールスタンバイコントロールレジスタ H (MSTCRH)、モジュールスタンバイコントロールレジスタ L (MSTCRL) があります。レジスタ構成を表 20.2 に示します。

表 20.2 レジスタ構成

アドレス*	名 称	略称	R/W	初期値
H'EE012	システムコントロールレジスタ	SYSCR	R/W	H'09
H'EE01C	モジュールスタンバイコントロールレジスタ H	MSTCRH	R/W	H'78
H'EE01D	モジュールスタンバイコントロールレジスタ L	MSTCRL	R/W	H'00

【注】* アドバンストモード時のアドレス下位 20 ビットを示しています。

20.2.1 システムコントロールレジスタ (SYSCR)



SYSCR は 8 ビットのリード / ライト可能なレジスタで、ビット 7 の SSBY ビットとビット 6~4 の STS2~STS0 ビットとビット 1 の SSOE ビットにより低消費電力状態の制御を行います。なお、SYSCR のその他のビットについての詳細は「3.3 システムコントロールレジスタ」を参照してください。

ビット7：ソフトウェアスタンバイ（SSBY）

ソフトウェアスタンバイモードへの遷移を指定します。
なお、外部割り込みによりソフトウェアスタンバイモードが解除され、通常動作に遷移したときこのビットは1にセットされたままです。クリアする場合は、0をライトしてください。

ビット7	説明	
SSBY		
0	SLEEP 命令実行後、スリープモードに遷移	(初期値)
1	SLEEP 命令実行後、ソフトウェアスタンバイモードに遷移	

ビット6~4：スタンバイタイマセレクト2~0（STS2~0）

外部割り込みによって、ソフトウェアスタンバイモードを解除する場合に、クロックが安定するまでCPUと周辺機能が待機する時間を選択します。水晶発振の場合、表20.3を参照し動作周波数に応じて待機時間が7ms(発振安定時間)以上となるように選択してください。

外部クロックの場合、動作周波数に応じて、待機時間が100μs以上となるよう選択してください。

ビット6	ビット5	ビット4	説明
STS2	STS1	STS0	
0	0	0	待機時間 = 8192ステート (初期値)
0	0	1	待機時間 = 16384ステート
0	1	0	待機時間 = 32768ステート
0	1	1	待機時間 = 65536ステート
1	0	0	待機時間 = 131072ステート
1	0	1	待機時間 = 262144ステート
1	1	0	待機時間 = 1024ステート
1	1	1	使用禁止

ビット1：ソフトウェアスタンバイ出力ポートイネーブル（SSOE）

ソフトウェアスタンバイモード時にアドレスバス、バス制御信号($\overline{CS}_0 \sim \overline{CS}_7$, \overline{AS} , \overline{RD} , \overline{HWR} , \overline{LWR})の出力を保持またはHigh固定するか、ハイインピーダンスにするかを指定します。

ビット1	説明
SSOE	
0	ソフトウェアスタンバイモード時、アドレスバス、バス制御信号はすべてハイインピーダンス (初期値)
1	ソフトウェアスタンバイモード時、アドレスバス：出力状態を保持 バス制御信号：High固定

20.2.2 モジュールスタンバイコントロールレジスタ H (MSTCRH)

MSTCRH は、8 ビットのリード / ライト可能なレジスタです。クロック出力の制御を行い、また、内蔵モジュールをモジュールごとにスタンバイ状態にするモジュールスタンバイ機能を設定します。モジュールスタンバイ機能を設定できるモジュールは、SCI0、SCI1 です。



MSTCRH はリセット、またはハードウェアスタンバイモード時に、H'78 に初期化されます。ソフトウェアスタンバイモードでは初期化されません。

ビット 7 : クロックストップ (PSTOP)

クロックの出力を許可または禁止します。

ビット 7	説 明	
PSTOP		
0	クロックの出力を許可	(初期値)
1	クロックの出力を禁止	

ビット 6~3 : リザーブピット

リザーブピットです。リードすると常に 1 が読み出されます。ライトは無効です。

ビット 2 : リザーブピット

リザーブピットです。リード / ライト可能です。

20. 低消費電力状態

ピット 1：モジュールスタンバイ H1 (MSTPH1)

SCI1 をスタンバイ状態にするかを選択します。

ピット 1	説明
MSTPH1	
0	SCI1 は通常動作
1	SCI1 はスタンバイ状態 (初期値)

ピット 0：モジュールスタンバイ H0 (MSTPH0)


SCI0 をスタンバイ状態にするかを選択します。

ピット 0	説明
MSTPH0	
0	SCI0 は通常動作
1	SCI0 はスタンバイ状態 (初期値)

20.2.3 モジュールスタンバイコントロールレジスタ L (MSTCRL)

MSTCRL は、8 ビットのリード / ライト可能なレジスタです。

内蔵モジュールをモジュールごとにスタンバイ状態にするモジュールスタンバイ機能を設定します。モジュールスタンバイ機能を設定できるモジュールは、16 ビットタイマ、8 ビットタイマ、A/D 変換器です。



MSTCRL はリセット、またはハードウェアスタンバイモード時に、H'00 に初期化されます。ソフトウェアスタンバイモードでは初期化されません。

ビット 7~ビット 5 : リザーブビット

リザーブビットです。リード / ライト可能です。

ビット 4 : モジュールスタンバイ L4 (MSTPL4)

16 ビットタイマをスタンバイ状態にするかを選択します。

ビット 4	説明	
MSTPL4		
0	16 ビットタイマは通常動作	(初期値)
1	16 ビットタイマはスタンバイ状態	

ビット 3 : モジュールスタンバイ L3 (MSTPL3)

8 ビットタイマチャネル 0、1 をスタンバイ状態にするかを選択します。

ビット 3	説明	
MSTPL3		
0	8 ビットタイマチャネル 0、1 は通常動作	(初期値)
1	8 ビットタイマチャネル 0、1 はスタンバイ状態	

20. 低消費電力状態

ビット 2 : モジュールスタンバイ L2 (MSTPL2)

8 ビットタイマチャネル 2、3 をスタンバイ状態にするかを選択します。

ビット 2	説明
MSTPL2	
0	8 ビットタイマチャネル 2、3 は通常動作 (初期値)
1	8 ビットタイマチャネル 2、3 はスタンバイ状態

ビット 1 : リザーブビット

リザーブビットです。リード / ライト可能です。

ビット 0 : モジュールスタンバイ L0 (MSTPL0)

A/D 変換器をスタンバイ状態にするかを選択します。

ビット 0	説明
MSTPL0	
0	A/D 変換器は通常動作 (初期値)
1	A/D 変換器はスタンバイ状態

20.3 スリープモード

20.3.1 スリープモードへの遷移

SYSCR の SSBY ビットを 0 にクリアした状態で SLEEP 命令を実行すると、プログラム実行状態からスリープモードに遷移します。CPU の動作は、SLEEP 命令実行直後に停止します。CPU の動作は停止しますが、CPU のレジスタの内容は保持されます。スリープモードでは内蔵周辺モジュールの機能は停止しません。ただし、モジュールスタンバイ機能により、スタンバイ状態となっている内蔵モジュールの機能は動作しません。

20.3.2 スリープモードの解除

スリープモードの解除は、割り込み、 $\overline{\text{RES}}$ 端子、 $\overline{\text{STBY}}$ 端子によって行われます。

(1) 割り込みによる解除

割り込み要求が発生すると、割り込み例外処理状態に遷移し、スリープモードは解除されます。なお、内蔵周辺モジュールによる割り込みがモジュール側で禁止されている場合、また、NMI 以外の割り込みで CCR の I、UI ビット、IPR によってマスクされている場合にはスリープモードは解除されません。

(2) $\overline{\text{RES}}$ 端子による解除

$\overline{\text{RES}}$ 端子を Low レベルにするとリセット状態に遷移し、スリープモードは解除されます。

(3) $\overline{\text{STBY}}$ 端子による解除

$\overline{\text{STBY}}$ 端子を Low レベルにすると、ハードウェアスタンバイモードに遷移します。

20.4 ソフトウェアスタンバイモード

20.4.1 ソフトウェアスタンバイモードへの遷移

ソフトウェアスタンバイモードに遷移するには SYSCR の SSBY ビットを 1 にセットした状態で、SLEEP 命令を実行します。

ソフトウェアスタンバイモードでは、CPU だけでなくクロックをはじめ内蔵周辺モジュールの機能が停止するため、消費電力は著しく低減されます。内蔵周辺モジュールはリセット状態になり、停止します。規定の電圧が与えられている限り、CPU のレジスタ、および内蔵 RAM のデータは保持されます。I/O ポートの状態も保持されています。WDT をウォッチドッグタイマとして使用している場合 ($WT/IT = 1$)、必ず TME ビットを 0 クリアしてから SSBY をセットしてください。また、TME を 1 にセットするときは、SSBY を 0 クリアしてください。

また、ソフトウェアスタンバイモードに遷移する前に、BRCR の BRLE ビットをクリア（バス解放禁止状態）してください。

20.4.2 ソフトウェアスタンバイモードの解除

ソフトウェアスタンバイモードの解除は、外部割り込み（NMI 端子、 $\overline{IRQ_0} \sim \overline{IRQ_2}$ 端子）、 \overline{RES} 端子、または \overline{STBY} 端子によって行われます。

(1) 割り込みによる解除

NMI、 $IRQ_0 \sim IRQ_2$ 割り込み要求信号が入力されると、クロックの発振が開始され、SYSCR の STS2 ~ STS0 ビットによって設定された時間が経過した後、安定したクロックが本 LSI 全体に供給されて、ソフトウェアスタンバイモードは解除され、割り込み例外処理を開始します。

なお、 $IRQ_0 \sim IRQ_2$ 割り込みは、対応するイネーブルビットが 0 にクリアされている場合、または CPU でマスクされている場合には、ソフトウェアスタンバイモードは解除されません。

(2) \overline{RES} 端子による解除

\overline{RES} 端子を Low レベルにすると、クロックの発振が開始されます。クロックの発振開始と同時に、本 LSI 全体にクロックが供給されます。このとき \overline{RES} 端子は必ずクロックの発振が安定するまで Low レベルに保持してください。 \overline{RES} 端子を High レベルにすると、CPU はリセット例外処理を開始します。

(3) \overline{STBY} 端子による解除

\overline{STBY} 端子を Low レベルにすると、ハードウェアスタンバイモードに遷移します。

20.4.3 ソフトウェアスタンバイモード解除後の発振安定待機時間の設定

SYSCR の STS2 ~ STS0 ビットおよび DIVCR の DIV1、0 ビットの設定は、以下のようにしてください。

(1) 水晶発振の場合

待機時間が 7ms (発振安定時間) 以上となるように STS2 ~ STS0、DIV1、0 を設定してください。
表 20.3 は動作周波数と STS2 ~ STS0、DIV1、0 ビットの設定値に対する待機時間を示します。

(2) 外部クロックの場合

待機時間が 100•s 以上となるように、STS2 ~ STS0、DIV0、DIV1 ビットを設定してください。

20. 低消費電力状態

表 20.3 動作周波数と発振安定待機時間

DIV1	DIV0	STS2	STS1	STS0	待機時間	25MHz	20MHz	18MHz	16MHz	12MHz	10MHz	8MHz	6MHz	4MHz	2MHz	単位
0	0	0	0	0	8192ステート	0.3	0.4	0.46	0.51	0.65	0.8	1.0	1.3	2.0	4.1	ms
		0	0	1	16384ステート	0.7	0.8	0.91	1.0	1.3	1.6	2.0	2.7	4.1	8.2	
		0	1	0	32768ステート	1.3	1.6	1.8	2.0	2.7	3.3	4.1	5.5	8.2	16.4	
		0	1	1	65536ステート	2.6	3.3	3.6	4.1	5.5	6.6	8.2	10.9	16.4	32.8	
		1	0	0	131072ステート	5.2	6.6	7.3	8.2	10.9	13.1	16.4	21.8	32.8	65.5	
		1	0	1	262144ステート	10.5	13.1	14.6	16.4	21.8	26.2	32.8	43.7	65.5	131.1	
		1	1	0	1024ステート	0.04	0.05	0.057	0.064	0.085	0.10	0.13	0.17	0.26	0.51	0.51
		1	1	1	使用禁止											
0	1	0	0	0	8192ステート	0.7	0.8	0.91	1.02	1.4	1.6	2.0	2.7	4.1	8.2	ms
		0	0	1	16384ステート	1.3	1.6	1.8	2.0	2.7	3.3	4.1	5.5	8.2	16.4	
		0	1	0	32768ステート	2.6	3.3	3.6	4.1	5.5	6.6	8.2	10.9	16.4	32.8	
		0	1	1	65536ステート	5.2	6.6	7.3	8.2	10.9	13.1	16.4	21.8	32.8	65.5	
		1	0	0	131072ステート	10.5	13.1	14.6	16.4	21.8	26.2	32.8	43.7	65.5	131.1	
		1	0	1	262144ステート	21.0	26.2	29.1	32.8	43.7	52.4	65.5	87.4	131.1	262.1	
		1	1	0	1024ステート	0.08	0.10	0.11	0.13	0.17	0.20	0.26	0.34	0.51	1.0	
		1	1	1	使用禁止											
1	0	0	0	0	8192ステート	1.3	1.6	1.8	2.0	2.7	3.3	4.1	5.5	8.2	16.4	ms
		0	0	1	16384ステート	2.6	3.3	3.6	4.1	5.5	6.6	8.2	10.9	16.4	32.8	
		0	1	0	32768ステート	5.2	6.6	7.3	8.2	10.9	13.1	16.4	21.8	32.8	65.5	
		0	1	1	65536ステート	10.5	13.1	14.6	16.4	21.8	26.2	32.8	43.7	65.5	131.1	
		1	0	0	131072ステート	21.0	26.2	29.1	32.8	43.7	52.4	65.5	87.4	131.1	262.1	
		1	0	1	262144ステート	41.9	52.4	58.3	65.5	87.4	104.9	131.1	174.8	262.1	524.3	
		1	1	0	1024ステート	0.16	0.20	0.23	0.26	0.34	0.41	0.51	0.68	1.02	2.0	
		1	1	1	使用禁止											
1	1	0	0	0	8192ステート	2.6	3.3	3.6	4.1	5.5	6.6	8.2	10.9	16.4	32.8	ms
		0	0	1	16384ステート	5.2	6.6	7.3	8.2	10.9	13.1	16.4	21.8	32.8	65.5	
		0	1	0	32768ステート	10.5	13.1	14.6	16.4	21.8	26.2	32.8	43.7	65.5	131.1	
		0	1	1	65536ステート	21.0	26.2	29.1	32.8	43.7	52.4	65.5	87.4	131.1	262.1	
		1	0	0	131072ステート	41.9	52.4	58.3	65.5	87.4	104.9	131.1	174.8	262.1	524.3	
		1	0	1	262144ステート	83.9	104.9	116.5	131.1	174.8	209.7	262.1	349.5	524.3	1048.6	
		1	1	0	1024ステート	0.33	0.41	0.46	0.51	0.68	0.82	1.0	1.4	2.0	4.1	
		1	1	1	使用禁止											

: 推奨設定時間

20.4.4 ソフトウェアスタンバイモードの応用例

ここでは、NMI 端子の立ち下がりでソフトウェアスタンバイモードに遷移し、NMI 端子の立ち上がりで解除を行う例を、図 20.1 に示します。

SYSCR の NMI エッジ (NMIEG) ビットが 0 にクリアされている（立ち下がりエッジ指定）状態で NMI 割り込みを受け付けた後、NMIEG ビットを 1 にセットします（立ち上がりエッジ指定）。SSBY ビットを 1 にセットした後、SLEEP 命令を実行してソフトウェアスタンバイモードに遷移します。

その後、NMI 端子の立ち上がりエッジで、ソフトウェアスタンバイモードが解除されます。




図 20.1 ソフトウェアスタンバイモード時の NMI タイミング（例）

20.4.5 使用上の注意

ソフトウェアスタンバイモードでは、I/O ポートの状態が保持されます。したがって、High レベルを出力している場合、出力電流分の消費電流は低減されません。

20.5 ハードウェアスタンバイモード

20.5.1 ハードウェアスタンバイモードへの遷移

$\overline{\text{STBY}}$ 端子を Low レベルにすると、どの処理状態からでもハードウェアスタンバイモードに遷移します。

ハードウェアスタンバイモードでは、CPU および内蔵周辺モジュールの機能が停止するため、消費電力は著しく低減します。内蔵 RAM 以外のすべてのモジュールはリセット状態になりますが、規定の電圧が与えられている限り、内蔵 RAM のデータは保持されます。I/O ポートは、ハイインピーダンス状態になります。

内蔵 RAM のデータを保持するためには、 $\overline{\text{STBY}}$ 端子を Low レベルにする前に、SYSCR の RAME ビットを 0 にクリアしてください。

ハードウェアスタンバイモード中には、モード端子 (MD2 ~ MD0) の状態を変化させないでください。

20.5.2 ハードウェアスタンバイモードの解除

ハードウェアスタンバイモードの解除は、 $\overline{\text{STBY}}$ 端子と $\overline{\text{RES}}$ 端子とで行われます。 $\overline{\text{RES}}$ 端子を Low レベルにした状態で、 $\overline{\text{STBY}}$ 端子を High レベルにすると、クロックは発振を開始します。このとき、 $\overline{\text{RES}}$ 端子は必ずクロックの発振が安定するまで Low レベルに保持してください。 $\overline{\text{RES}}$ 端子を High レベルにするとリセット例外処理を経て、プログラム実行状態に遷移します。

20.5.3 ハードウェアスタンバイモードのタイミング

ハードウェアスタンバイモードの各端子のタイミング例を図 20.2 に示します。

$\overline{\text{RES}}$ 端子を Low レベルにした後、 $\overline{\text{STBY}}$ 端子を Low レベルにすると、ハードウェアスタンバイモードに遷移します。解除は、 $\overline{\text{STBY}}$ 端子を High レベルにし、クロックの発振安定時間経過後、 $\overline{\text{RES}}$ 端子を Low レベルから High レベルにすることにより行われます。




図 20.2 ハードウェアスタンバイモードのタイミング

20.6 モジュールスタンバイ機能

20.6.1 モジュールスタンバイタイミング

モジュールスタンバイ機能は、MSTCRH の MSTPH2~0 ビットおよび、MSTCTRL の MSTPL7~0 ビットにより、内蔵モジュールのうち SCI1、SCI0、16 ビットタイマ、8 ビットタイマ、A/D 変換器を低消費電力状態とは独立に停止させることができます。MSTCR のビットを 1 にセットすると、MSTCR のライトサイクルの次のバスサイクルの先頭で上記周辺モジュールはスタンバイ状態となり動作が停止します。

20.6.2 モジュールスタンバイ中のリード / ライト

モジュールスタンバイ中の周辺モジュールのレジスタに対するリード / ライトはできません。リードすると常に H'FF が読み出されます。ライトは無効です。

20.6.3 使用上の注意

モジュールスタンバイ機能を使用する上で以下のことに注意してください。

(1) 内蔵周辺モジュール割り込み

モジュールスタンバイビットをセットする場合、事前に当該モジュールの割り込みを禁止してください。

モジュールスタンバイ機能によって、スタンバイ状態となった周辺モジュールは割り込みフラグを含めてレジスタがすべて初期化されます。

(2) 端子の状態

モジュールスタンバイ機能によって、停止したモジュールが使用していた端子は、モジュールの機能が失われます。その後の端子状態については端子ごとに異なりますので、詳細は「第 7 章 I/O ポート」を参照してください。端子の状態が入力から出力に変化する場合には、特に注意が必要です。例えば、SCI1 をモジュールスタンバイにした場合、受信端子はモジュールスタンバイと同時に受信端子としての機能が無くなりポートとなります。ポートの DDR が 1 にセットされていると、端子はデータ出力となり外部 SCI 送信データと衝突する可能性があります。この場合、ポートの DDR を 0 にクリアするなどの対策をとってください。

(3) レジスタの再設定

モジュールスタンバイ機能によって、停止した周辺モジュールのレジスタはすべて初期化されます。このため再動作させる際には、MSTCR のビットを 0 にクリアした後、レジスタの再設定が必要です。なお MSTCR のビットが 1 にセットされた状態ではレジスタへのライトはできません。

20.7 クロック出力禁止機能

MSTCRH の PSTOP ビットにより、クロックの出力を制御することができます。PSTOP ビットを 1 にセットすると、クロックは停止し、端子はハイインピーダンスになります。

図 20.3 に、クロックの発振開始、発振停止のタイミングを示します。PSTOP ビットを 0 にクリアした状態では、クロックの出力は許可されます。表 20.4 に各処理状態における端子の状態を示します。




図 20.3 クロック発振開始、発振停止タイミング

表 20.4 各処理状態における 端子の状態

処理状態	PSTOP = 0	PSTOP = 1
ハードウェアスタンバイ	ハイインピーダンス	ハイインピーダンス
ソフトウェアスタンバイ	High レベル固定	ハイインピーダンス
スリープモード	出力	ハイインピーダンス
通常動作状態	出力	ハイインピーダンス

21. 電気的特性

21.1 H8/3024 マスク ROM 品、H8/3026 マスク ROM 品の電気的特性

21.1.1 絶対最大定格

絶対最大定格を表 21.1 に示します。

表 21.1 絶対最大定格

項目	記号	定格値	単位
電源電圧	V_{CC}	- 0.3 ~ + 4.6	V
入力電圧(ポート7以外) ^{*1}	V_{in}	- 0.3 ~ V_{CC} + 0.3	V
入力電圧(ポート7)	V_{in}	- 0.3 ~ AV_{CC} + 0.3	V
リファレンス電源電圧	V_{REF}	- 0.3 ~ AV_{CC} + 0.3	V
アナログ電源電圧	AV_{CC}	- 0.3 ~ + 4.6	V
アナログ入力電圧	V_{AN}	- 0.3 ~ AV_{CC} + 0.3	V
動作温度	T_{opr}	通常仕様品： - 20 ~ + 75 広温度範囲仕様品： - 40 ~ + 85	
保存温度	T_{stg}	- 55 ~ + 125	

【使用上の注意】

絶対最大定格を超えて LSI を使用した場合、LSI の永久破壊となることがあります。

【注】 *1 いずれの端子にも絶対に 12V を印加しないでください。12V を印加した場合、LSI の永久破壊となります。

21.1.2 DC 特性

DC 特性を表 21.2 に示します。また、出力許容電流値を表 21.3 に示します。

表 21.2 DC 特性

条件 : $V_{CC} = 3.0 \sim 3.6V$ 、 $AV_{CC} = 3.0 \sim 3.6V$ 、 $V_{REF} = 3.0V \sim AV_{CC}^{*1}$ 、 $V_{SS} = AV_{SS} = 0V^{*1}$ 、 $T_a = -20 \sim +75$
 (通常仕様品)、 $T_a = -40 \sim +85$ (広温度範囲仕様品)

項目		記号	min	typ	max	単位	測定条件
シユミット トリガ入力 電圧	P8 ₀ ~ P8 ₂ , PortA	V_T^-	$V_{CC} \times 0.2$	-	-	V	
		V_T^+	-	-	$V_{CC} \times 0.7$		
		$V_T^+ - V_T^-$	$V_{CC} \times 0.05$	-	-		
入力 High レベル電圧	STBY、RES、 NMI、MD ₀ ~ MD ₂ EXTAL Port7 Port1 ~ Port6、 P8 ₃ 、P8 ₄ 、P9 ₀ ~ P9 ₅ 、PortB	V_{IH}	$V_{CC} \times 0.9$	-	$V_{CC} + 0.3$	V	
			$V_{CC} \times 0.7$	-	$V_{CC} + 0.3$		
			$V_{CC} \times 0.7$	-	$AV_{CC} + 0.3$		
			$V_{CC} \times 0.7$	-	$V_{CC} + 0.3$		
入力 Low レベル電圧	STBY、RES、 MD ₀ ~ MD ₂ NMI、EXTAL、 Port1 ~ Port7、 P8 ₃ 、P8 ₄ 、P9 ₀ ~ P9 ₅ 、PortB	V_{IL}	- 0.3	-	$V_{CC} \times 0.1$	V	
			- 0.3	-	$V_{CC} \times 0.2$		
出力 High レベル電圧	全出力端子 (RESO 以外)	V_{OH}	$V_{CC} - 0.5$	-	-	V	$I_{OH} = -200 \mu A$
			$V_{CC} - 1.0$	-	-		$I_{OH} = -1mA$
出力 Low レベル電圧	全出力端子 (RESO 以外) Port1、2、5 RESO	V_{OL}	-	-	0.4	V	$I_{OL} = 1.6mA$
			-	-	1.0		$I_{OL} = 5mA$
			-	-	0.4		$I_{OL} = 1.6mA$
入力リーケ 電流	STBY、RES、 NMI、MD ₀ ~ MD ₂ Port7	$ I_{in} $	-	-	1.0	μA	$V_{in} = 0.5V \sim V_{CC} - 0.5V$
			-	-	1.0		$V_{in} = 0.5V \sim AV_{CC} - 0.5V$
スリーステ ートリーケ 電流	Port1 ~ Port6、 Port8 ~ PortB RESO	$ I_{TSI} $	-	-	1.0	μA	$V_{in} = 0.5V \sim V_{CC} - 0.5V$
			-	-	10.0		$V_{in} = 0V$
入力プルア ップ MOS 電流	Port2、4、5	$-I_p$	10	-	300	μA	$V_{in} = 0V$
入力容量	NMI	C_{in}	-	-	50	pF	$V_{in} = 0V, f = f_{min}, T_a = 25$
	NMI 以外の 全入力端子		-	-	15		

項目	記号	min	typ	max	単位	測定条件
消費電流 ^{*2}	I_{CC}^{*3}	-	37 (3.3V)	58	mA	$f = 25MHz$
		-	29 (3.3V)	47		$f = 25MHz$
		-	21 (3.3V)	37		$f = 25MHz$
		-	1.0	10	μA	$T_a = 50$
		-	-	80		$50 < T_a$
アナログ 電源電流	AI_{CC}	-	0.6	1.5	mA	
		-	0.6	1.5		
		-	0.01	5.0	μA	DASTE = 0 時
リファレンス電源電流	AI_{CC}	-	0.45	0.8	mA	
		-	2.0	3.0		
		-	0.01	5.0	μA	DASTE = 0 時
RAM スタンバイ電圧	V_{RAM}	2.0	-	-	V	

【注】 *1 A/D 変換器未使用時に AV_{CC} 、 V_{REF} 、 AV_{SS} 端子を開放しないでください。

AV_{CC} 、 V_{REF} 端子は V_{CC} に、 AV_{SS} 端子は V_{SS} にそれぞれ接続してください。

*2 消費電流値は、 $V_{IH} \text{ min} = V_{CC} - 0.5V$ 、 $V_{IL} \text{ max} = 0.5V$ の条件下で、すべての出力端子を無負荷状態にして、さらに内蔵プルアップ MOS をオフ状態にした場合の値です。

また、 $V_{RAM} - V_{CC} < 3.0V$ の時、 $V_{IH} \text{ min} = V_{CC} \times 0.9$ 、 $V_{IL} \text{ max} = 0.3V$ とした場合の値です。

*3 $I_{CC} \text{ max. (通常動作時)} = 3.0 [\text{mA}] + 0.61 [\text{mA}/(\text{MHz} \times V)] \times V_{CC} \times f$

$I_{CC} \text{ max. (スリープ時)} = 3.0 [\text{mA}] + 0.49 [\text{mA}/(\text{MHz} \times V)] \times V_{CC} \times f$

$I_{CC} \text{ max. (スリープ + モジュールスタンバイ時)}$

$$= 3.0 [\text{mA}] + 0.38 [\text{mA}/(\text{MHz} \times V)] \times V_{CC} \times f$$

また、消費電流の typ 値は参考値です。

表 21.3 出力許容電流値

条件 : $V_{CC} = 3.0 \sim 3.6V$ 、 $AV_{CC} = 3.0 \sim 3.6V$ 、 $V_{REF} = 3.0V \sim AV_{CC}$ 、 $V_{SS} = AV_{SS} = 0V$ 、 $Ta = -20 \sim +75$
 (通常仕様品)、 $Ta = -40 \sim +85$ (広温度範囲仕様品)

項目	記号	min	typ	max	単位
出力 Low レベル許容電流 (1 端子あたり)	I_{OL}	-	-	10	mA
上記以外の出力端子		-	-	2.0	
出力 Low レベル許容電流 (総和)	I_{OL}	-	-	80	mA
上記を含む 全出力端子の総和		-	-	120	
出力 High レベル許容電流 (1 端子あたり)	$ I_{OH }$	-	-	2.0	mA
出力 High レベル許容電流 (総和)	$ I_{OH }$	-	-	40	mA

- 【注】 1. LSI の信頼性を確保するため、出力電流値は、表 21.3 の値を超えないようにしてください。
 2. ダーリントントランジスタや、LED を直接駆動する場合には、図 21.1、図 21.2 に示すように、出力に必ず電流制限抵抗を挿入してください。




図 21.1 ダーリントントランジスタ駆動回路例




図 21.2 LED 回路例

21.1.3 AC 特性

表 21.4 にクロックタイミング、表 21.5 に制御信号タイミング、表 21.6 にバスタイミングを示します。

また、表 21.7 に内蔵周辺モジュールタイミングを示します。

表 21.4 クロックタイミング

条件 : $V_{CC} = 3.0 \sim 3.6V$ 、 $AV_{CC} = 3.0 \sim 3.6V$ 、 $V_{REF} = 3.0V \sim AV_{CC}$ 、 $V_{SS} = AV_{SS} = 0V$ 、 $T_a = -20 \sim +75$ (通常仕様品)
 $T_a = -40 \sim +85$ (広温度範囲仕様品)

項目	記号	f=2M ~ 25MHz		単位	測定条件
		min	max		
クロックサイクル時間	t_{cyc}	40	500	ns	図 21.7 ~ 図 21.19
クロックパルス幅 (Low)	t_{CL}	10	-	ns	
クロックパルス幅 (High)	t_{CH}	10	-	ns	
クロック立ち上がり時間	t_{Cr}	-	10	ns	
クロック立ち下がり時間	t_{Cl}	-	10	ns	
リセット発振安定時間	t_{OSC1}	20	-	ms	図 21.7
ソフトウェアスタンバイ 発振安定時間	t_{OSC2}	7	-	ms	図 20.1

表 21.5 制御信号タイミング

条件 : $V_{CC} = 3.0 \sim 3.6V$ 、 $AV_{CC} = 3.0 \sim 3.6V$ 、 $V_{REF} = 3.0V \sim AV_{CC}$ 、 $V_{SS} = AV_{SS} = 0V$ 、 $T_a = -20 \sim +75$ (通常仕様品)
 $T_a = -40 \sim +85$ (広温度範囲仕様品)

項目	記号	f=2M ~ 25MHz		単位	測定条件
		min	max		
RES セットアップ時間	t_{RESS}	150	-	ns	図 21.8
RES パルス幅	t_{RESW}	20	-	t_{cyc}	
モードプログラミング セットアップ時間	t_{MDS}	200	-	ns	
RESO 出力遅延時間	t_{RESD}	-	50	ns	図 21.9
RESO 出力パルス幅	t_{RESOW}	132	-	t_{cyc}	
NMI、 \overline{IRQ} セットアップ時間	t_{NMIS}	150	-	ns	図 21.10
NMI、 \overline{IRQ} ホールド時間	t_{NMIH}	10	-	ns	
NMI、 \overline{IRQ} パルス幅	t_{NMIW}	200	-	ns	

表 21.6 バスタイミング

条件 : $V_{CC} = 3.0 \sim 3.6V$ 、 $AV_{CC} = 3.0 \sim 3.6V$ 、 $V_{REF} = 3.0V \sim AV_{CC}$ 、 $V_{SS} = AV_{SS} = 0V$ 、 $T_a = -20 \sim +75$ (通常仕様品)、 $T_a = -40 \sim +85$ (広温度範囲仕様品)

項目	記号	f=2M ~ 25MHz		単位	測定条件
		min	max		
アドレス遅延時間	t_{AD}	-	25	ns	図 21.11、図 21.12
アドレスホールド時間	t_{AH}	$0.5t_{cyc} - 20$	-	ns	
リードストローブ遅延時間	t_{RSD}	-	25	ns	
アドレスストローブ遅延時間	t_{ASD}	-	25	ns	
ライトストローブ遅延時間	t_{WSD}	-	25	ns	
ストローブ遅延時間	t_{SD}	-	25	ns	
ライトストローブパルス幅 1	t_{WSW1}	$1.0t_{cyc} - 25$	-	ns	
ライトストローブパルス幅 2	t_{WSW2}	$1.5t_{cyc} - 25$	-	ns	
アドレスセットアップ時間 1	t_{AS1}	$0.5t_{cyc} - 20$	-	ns	
アドレスセットアップ時間 2	t_{AS2}	$1.0t_{cyc} - 20$	-	ns	
リードデータセットアップ時間	t_{RDS}	25	-	ns	
リードデータホールド時間	t_{RDH}	0	-	ns	
ライトデータ遅延時間	t_{WDD}	-	35	ns	
ライトデータセットアップ時間 1	t_{WDS1}	$1.0t_{cyc} - 30$	-	ns	
ライトデータセットアップ時間 2	t_{WDS2}	$2.0t_{cyc} - 30$	-	ns	
ライトデータホールド時間	t_{WDH}	$0.5t_{cyc} - 15$	-	ns	
リードデータアクセス時間 1	t_{ACC1}	-	$2.0t_{cyc} - 45$	ns	図 21.13
リードデータアクセス時間 2	t_{ACC2}	-	$3.0t_{cyc} - 45$	ns	
リードデータアクセス時間 3	t_{ACC3}	-	$1.5t_{cyc} - 45$	ns	
リードデータアクセス時間 4	t_{ACC4}	-	$2.5t_{cyc} - 45$	ns	
プリチャージ時間 1	t_{PCH1}	$1.0t_{cyc} - 20$	-	ns	図 21.14
プリチャージ時間 2	t_{PCH2}	$0.5t_{cyc} - 20$	-	ns	
ウェイトセットアップ時間	t_{WTS}	25	-	ns	
ウェイトホールド時間	t_{WTH}	5	-	ns	
バスリクエストセットアップ時間	t_{BROS}	25	-	ns	図 21.8、図 21.10、図 21.20
バスアクノリッジ遅延時間 1	t_{BACD1}	-	30	ns	
バスアクノリッジ遅延時間 2	t_{BACD2}	-	30	ns	
バスフローティング時間	t_{BZD}	-	30	ns	
信号立ち上がり時間 (EXTAL以外の全入力端子)	t_{SR}	-	100	ns	図 21.8、図 21.10、図 21.20
信号立ち下がり時間 (EXTAL以外の全入力端子)	t_{SF}	-	100	ns	

【注】 RD ストローブの立ち上がりに対するアドレスのホールドを確保するためには、アドレス更新モード 2 を使用してください。詳細は「6.3.5 アドレス出力方式」を参照してください。

表 21.7 内蔵周辺モジュールタイミング

条件 : $V_{CC} = 3.0 \sim 3.6V$ 、 $AV_{CC} = 3.0 \sim 3.6V$ 、 $V_{REF} = 3.0V \sim AV_{CC}$ 、 $V_{SS} = AV_{SS} = 0V$ 、 $T_a = -20 \sim +75$ (通常仕様品)
 $T_a = -40 \sim +85$ (広温度範囲仕様品)

Module	項目	記号	f=2M ~ 25MHz		単位	測定条件	
			min	max			
Port/TPC	出力データ遅延時間	t_{PWD}	-	50	ns	図 21.15	
	入力データセットアップ時間	t_{PRS}	50	-	ns		
	入力データホールド時間	t_{PRH}	50	-	ns		
16 ビット タイマ	タイマ出力遅延時間	t_{TOCD}	-	50	ns	図 21.16	
	タイマ入力セットアップ時間	t_{TICS}	50	-	ns		
	タイマクロック入力セットアップ時間	t_{TCKS}	50	-	ns	図 21.17	
	タイマクロック パルス幅	t_{TCKWH}	1.5	-	t_{cyc}		
	両エッジ	t_{TCKWL}	2.5	-	t_{cyc}		
8 ビット タイマ	タイマ出力遅延時間	t_{TOCD}	-	50	ns	図 21.16	
	タイマ入力セットアップ時間	t_{TICS}	50	-	ns		
	タイマクロック入力セットアップ時間	t_{TCKS}	50	-	ns	図 21.17	
	タイマクロック パルス幅	t_{TCKWH}	1.5	-	t_{cyc}		
	両エッジ	t_{TCKWL}	2.5	-	t_{cyc}		
SCI	入力クロック サイクル	t_{Scyc}	4	-	t_{cyc}	図 21.18	
	クロック同期		6	-			
	入力クロック立ち上がり時間	t_{SCKr}	-	1.5	t_{cyc}	図 21.19	
	入力クロック立ち下がり時間	t_{SCKl}	-	1.5	t_{cyc}		
	入力クロックパルス幅	t_{SCKW}	0.4	0.6	t_{Scyc}		
	送信データ遅延時間	t_{TXD}	-	100	ns	図 21.19	
	受信データセットアップ時間 (クロック同期)	t_{RXS}	100	-	ns		
	受信データホールド 時間(クロック同期)	t_{RXH}	100	-	ns		
	クロック入力		0	-			
	クロック出力						




図 21.3 出力負荷回路

21.1.4 A/D 変換特性

A/D 変換特性を表 21.8 に示します。

表 21.8 A/D 変換特性

条件 : $V_{CC} = 3.0 \sim 3.6V$ 、 $AV_{CC} = 3.0 \sim 3.6V$ 、 $V_{REF} = 3.0V \sim AV_{CC}$ 、 $V_{SS} = AV_{SS} = 0V$ 、 $T_a = -20 \sim +75$ (通常仕様品)
 $T_a = -40 \sim +85$ (広温度範囲仕様品)

項目		f=2M ~ 25MHz			単位
		min	typ	max	
変換時間 : 134 ステート	分解能	10	10	10	bit
	変換時間 (単一モード)	5.36	-	-	μs
	アナログ入力容量	-	-	20	pF
	許容信号源	13MHz	-	10	k
	インピーダンス	> 13MHz	-	5	
	非直線性誤差	-	-	± 3.5	LSB
	オフセット誤差	-	-	± 3.5	LSB
	フルスケール誤差	-	-	± 3.5	LSB
	量子化誤差	-	-	± 0.5	LSB
	絶対精度	-	-	± 4.0	LSB
変換時間 : * 70 ステート	分解能	10	10	10	bit
	変換時間 (単一モード)	5.38	-	-	μs
	アナログ入力容量	-	-	20	pF
	許容信号源インピーダンス	-	-	5	k
	非直線性誤差	-	-	± 7.5	LSB
	オフセット誤差	-	-	± 7.5	LSB
	フルスケール誤差	-	-	± 7.5	LSB
	量子化誤差	-	-	± 0.5	LSB
	絶対精度	-	-	± 8.0	LSB

【注】 * 動作周波数 $f=70$ (ステート) / 5.38 (μs) = 13.0 (MHz) を超える周波数で使用する場合は、変換時間 70 ステートを選択しないでください。

21.1.5 D/A 変換特性

D/A 変換特性を表 21.9 に示します。

表 21.9 D/A 変換特性

条件 : $V_{CC} = 3.0 \sim 3.6V$ 、 $AV_{CC} = 3.0 \sim 3.6V$ 、 $V_{REF} = 3.0V \sim AV_{CC}$ 、 $V_{SS} = AV_{SS} = 0V$ 、 $T_a = -20 \sim +75$ (通常仕様品)
 $T_a = -40 \sim +85$ (広温度範囲仕様品)

項目	f=2MHz ~ 25MHz			単位	測定条件
	min	typ	max		
分解能	8	8	8	bit	
変換時間 (センタリング時間)	-	-	10	μs	負荷容量 20pF
絶対精度	-	±2.0	±3.0	LSB	負荷抵抗 2M
	-	-	±2.0		負荷抵抗 4M

21.2 H8/3024F-ZTAT、H8/3026F-ZTAT の電気的特性

21.2.1 絶対最大定格

絶対最大定格を表 21.10 に示します。

表 21.10 絶対最大定格

項目	記号	定格値	単位
電源電圧	V_{CC}	- 0.3 ~ + 4.6	V
入力電圧 (FWE) * ¹	V_{in}	- 0.3 ~ V_{CC} + 0.3	V
入力電圧 (ポート 7 以外) * ¹	V_{in}	- 0.3 ~ V_{CC} + 0.3	V
入力電圧 (ポート 7)	V_{in}	- 0.3 ~ AV_{CC} + 0.3	V
リファレンス電源電圧	V_{REF}	- 0.3 ~ AV_{CC} + 0.3	V
アナログ電源電圧	AV_{CC}	- 0.3 ~ + 4.6	V
アナログ入力電圧	V_{AN}	- 0.3 ~ AV_{CC} + 0.3	V
動作温度	T_{opr}	通常仕様品 : - 20 ~ + 75* ² 広温度範囲仕様品 : - 40 ~ + 85* ²	
保存温度	T_{stg}	- 55 ~ + 125	

【使用上の注意】

絶対最大定格を超えて LSI を使用した場合、LSI の永久破壊となることがあります。

【注】 *1 いづれの端子にも 12V を印加しないでください。12V を印加した場合、LSI の永久破壊となります。

*2 フラッシュメモリの書き込み / 消去時の動作温度範囲は、 $T_a=0 \sim + 75$ (通常仕様品) 、 $T_a=0 \sim + 85$ (広温度範囲仕様品) です。

21.2.2 DC 特性

DC 特性を表 21.11 に示します。また、出力許容電流値を表 21.12 に示します。

表 21.11 DC 特性

条件 : $V_{CC} = 3.0 \sim 3.6V$ 、 $AV_{CC} = 3.0 \sim 3.6V$ 、 $V_{REF} = 3.0V \sim AV_{CC}^{*1}$ 、 $V_{SS} = AV_{SS} = 0V^{*1}$ 、

$T_a = -20 \sim +75$ (通常仕様品)、 $T_a = -40 \sim +85$ (広温度範囲仕様品)

[書き込み / 消去時の条件 : $Ta=0 \sim +75$ (通常仕様品)、 $Ta=0 \sim +85$ (広温度範囲仕様品)]

項目	記号	min	typ	max	単位	測定条件	
シユミット トリガ入力 電圧	V_T^-	$V_{CC} \times 0.2$	-	-	V		
	V_T^+	-	-	$V_{CC} \times 0.7$			
	$V_T^+ - V_T^-$	$V_{CC} \times 0.05$	-	-			
入力 High レベル電圧	V_{IH}	$V_{CC} \times 0.9$	-	$V_{CC} + 0.3$	V		
		$V_{CC} \times 0.7$	-	$V_{CC} + 0.3$			
		$V_{CC} \times 0.7$	-	$AV_{CC} + 0.3$			
		$V_{CC} \times 0.7$	-	$V_{CC} + 0.3$			
入力 Low レベル電圧	V_{IL}	- 0.3	-	$V_{CC} \times 0.1$	V		
		- 0.3	-	$V_{CC} \times 0.2$			
出力 High レベル電圧	V_{OH}	$V_{CC} - 0.5$	-	-	V	$I_{OH} = -200 \mu A$	
		$V_{CC} - 1.0$	-	-		$I_{OH} = -1mA$	
出力 Low レベル電圧	V_{OL}	-	-	0.4	V	$I_{OL} = 1.6mA$	
		-	-	1.0		$I_{OL} = 5mA$	
入力リーケ 電流	$ I_{in} $	-	-	1.0	μA	$V_{in} = 0.5V \sim V_{CC} - 0.5V$	
		-	-	1.0		$V_{in} = 0.5V \sim AV_{CC} - 0.5V$	
スリーステ ートリーケ 電流	$ I_{TSI} $	-	-	1.0	μA	$V_{in} = 0.5V \sim V_{CC} - 0.5V$	
入力プルア ップ MOS 電流	Port2、4、5	$-I_p$	10	-	300	μA	$V_{in} = 0V$
入力容量	FWE	C_{in}	-	-	80	pF	$V_{in} = 0V$ 、 $f = f_{min}$ 、 $T_a = 25$
	NMI		-	-	50		
	NMI、FWE 以外 の全入力端子		-	-	15		

21. 電気的特性

項目	記号	min	typ	max	単位	測定条件
消費電流 ^{*2}	I_{CC}^{*3}	-	37 (3.3V)	58	mA	$f = 25MHz$
通常動作時		-	29 (3.3V)	47		$f = 25MHz$
スリープ時		-	21 (3.3V)	37		$f = 25MHz$
モジュール スタンバイ時		-	1.0	10	μA	$T_a = 50$
スタンバイ時		-	-	80		$50 < T_a$
フラッシュメ モリ書き込み / 消去時 ^{*4}		-	47	68		$f=25MHz$
アナログ 電源電流	AI_{CC}	-	0.6	1.5	mA	
A/D 変換中		-	0.6	1.5		
A/D、D/A 変換 中		-	0.01	5.0	μA	DASTE = 0 時
リファレン ス電源電流	AI_{CC}	-	0.45	0.8	mA	
A/D 変換中		-	2.0	3.0		
A/D、D/A 変換 中		-	0.01	5.0	μA	DASTE = 0 時
RAM スタン バイ電圧	V_{RAM}	2.0	-	-	V	

【注】 *1 A/D 変換器未使用時に AV_{CC} 、 V_{REF} 、 AV_{SS} 端子を開放しないでください。

AV_{CC} 、 V_{REF} 端子は V_{CC} に、 AV_{SS} 端子は V_{SS} にそれぞれ接続してください。

*2 消費電流値は、 $V_{IH} \text{ min} = V_{CC} - 0.5V$ 、 $V_{IL} \text{ max} = 0.5V$ の条件下で、すべての出力端子を無負荷状態にして、さらに内蔵プルアップ MOS をオフ状態にした場合の値です。

また、 $V_{RAM} - V_{CC} < 3.0V$ の時、 $V_{IH} \text{ min} = V_{CC} \times 0.9$ 、 $V_{IL} \text{ max} = 0.3V$ とした場合の値です。

*3 $I_{CC} \text{ max. (通常動作時)} = 3.0 [mA] + 0.61 [mA / (MHz \times V)] \times V_{CC} \times f$

$I_{CC} \text{ max. (スリープ時)} = 3.0 [mA] + 0.49 [mA / (MHz \times V)] \times V_{CC} \times f$

$I_{CC} \text{ max. (スリープ + モジュールスタンバイ時)} = 3.0 [mA] + 0.38 [mA / (MHz \times V)] \times V_{CC} \times f$

また、消費電流の typ 値は参考値です。

*4 通常動作 + 書き込み / 消去動作の消費電流の合計です。

表 21.12 出力許容電流値

条件 : $V_{CC} = 3.0 \sim 3.6V$ 、 $AV_{CC} = 3.0 \sim 3.6V$ 、 $V_{REF} = 3.0V \sim AV_{CC}$ 、 $V_{SS} = AV_{SS} = 0V$ 、 $T_a = -20 \sim +75$ (通常仕様品)
 $T_a = -40 \sim +85$ (広温度範囲仕様品)

項目	記号	min	typ	max	単位
出力 Low レベル許容電流 (1 端子あたり)	I_{OL}	-	-	10	mA
上記以外の出力端子		-	-	2.0	
出力 Low レベル許容電流 (総和)	I_{OL}	-	-	80	mA
上記を含む 全出力端子の総和		-	-	120	
出力 High レベル許容電流 (1 端子あたり)	$ I_{OH }$	-	-	2.0	mA
出力 High レベル許容電流 (総和)	$ - I_{OH }$	-	-	40	mA

- 【注】 1. LSI の信頼性を確保するため、出力電流値は、表 21.12 の値を超えないようにしてください。
 2. ダーリントントランジスタや、LED を直接駆動する場合には、図 21.4、図 21.5 に示すように、出力に必ず電流制限抵抗を挿入してください。




図 21.4 ダーリントントランジスタ駆動回路例




図 21.5 LED 回路例

21.2.3 AC 特性

表 21.13 にクロックタイミング、表 21.14 に制御信号タイミング、表 21.15 にバスタイミングを示します。

また、表 21.16 に内蔵周辺モジュールタイミングを示します。

表 21.13 クロックタイミング

条件 : $V_{CC} = 3.0 \sim 3.6V$ 、 $AV_{CC} = 3.0 \sim 3.6V$ 、 $V_{REF} = 3.0V \sim AV_{CC}$ 、 $V_{SS} = AV_{SS} = 0V$ 、 $T_a = -20 \sim +75$ (通常仕様品)
 $T_a = -40 \sim +85$ (広温度範囲仕様品)

項目	記号	f=2M ~ 25MHz		単位	測定条件
		min	max		
クロックサイクル時間	t_{cyc}	40	500	ns	図 21.7 ~ 図 21.19
クロックパルス幅 (Low)	t_{CL}	10	-	ns	
クロックパルス幅 (High)	t_{CH}	10	-	ns	
クロック立ち上がり時間	t_{Cr}	-	10	ns	
クロック立ち下がり時間	t_{Cl}	-	10	ns	
リセット発振安定時間	t_{OSC1}	20	-	ms	図 21.7
ソフトウェアスタンバイ 発振安定時間	t_{OSC2}	7	-	ms	図 20.1

表 21.14 制御信号タイミング

条件 : $V_{CC} = 3.0 \sim 3.6V$ 、 $AV_{CC} = 3.0 \sim 3.6V$ 、 $V_{REF} = 3.0V \sim AV_{CC}$ 、 $V_{SS} = AV_{SS} = 0V$ 、 $T_a = -20 \sim +75$ (通常仕様品)
 $T_a = -40 \sim +85$ (広温度範囲仕様品)

項目	記号	f=2M ~ 25MHz		単位	測定条件
		min	max		
RES セットアップ時間	t_{RESS}	150	-	ns	図 21.8
RES パルス幅	t_{RESW}	20	-	t_{cyc}	
モードプログラミング セットアップ時間	t_{MDS}	200	-	ns	
NMI、 \overline{IRQ} セットアップ時間	t_{NMIS}	150	-	ns	図 21.10
NMI、 \overline{IRQ} ホールド時間	t_{NMIH}	10	-	ns	
NMI、 \overline{IRQ} パルス幅	t_{NMIW}	200	-	ns	

表 21.15 バスタイミング

条件 : $V_{CC} = 3.0 \sim 3.6V$ 、 $AV_{CC} = 3.0 \sim 3.6V$ 、 $V_{REF} = 3.0V \sim AV_{CC}$ 、 $V_{SS} = AV_{SS} = 0V$ 、 $T_a = -20 \sim +75$ (通常仕様品)
 $T_a = -40 \sim +85$ (広温度範囲仕様品)

項目	記号	f=2M ~ 25MHz		単位	測定条件
		min	max		
アドレス遅延時間	t_{AD}	-	25	ns	図 21.11、図 21.12
アドレスホールド時間	t_{AH}	$0.5t_{cyc} - 20$	-	ns	
リードストローブ遅延時間	t_{RSD}	-	25	ns	
アドレスストローブ遅延時間	t_{ASD}	-	25	ns	
ライトストローブ遅延時間	t_{WSD}	-	25	ns	
ストローブ遅延時間	t_{SD}	-	25	ns	
ライトストローブパルス幅 1	t_{WSW1}	$1.0t_{cyc} - 25$	-	ns	
ライトストローブパルス幅 2	t_{WSW2}	$1.5t_{cyc} - 25$	-	ns	
アドレスセットアップ時間 1	t_{AS1}	$0.5t_{cyc} - 20$	-	ns	
アドレスセットアップ時間 2	t_{AS2}	$1.0t_{cyc} - 20$	-	ns	
リードデータセットアップ時間	t_{RDS}	25	-	ns	
リードデータホールド時間	t_{RDH}	0	-	ns	
ライトデータ遅延時間	t_{WDD}	-	35	ns	
ライトデータセットアップ時間 1	t_{WDS1}	$1.0t_{cyc} - 30$	-	ns	
ライトデータセットアップ時間 2	t_{WDS2}	$2.0t_{cyc} - 30$	-	ns	
ライトデータホールド時間	t_{WDH}	$0.5t_{cyc} - 15$	-	ns	
リードデータアクセス時間 1	t_{ACC1}	-	$2.0t_{cyc} - 45$	ns	図 21.13
リードデータアクセス時間 2	t_{ACC2}	-	$3.0t_{cyc} - 45$	ns	
リードデータアクセス時間 3	t_{ACC3}	-	$1.5t_{cyc} - 45$	ns	
リードデータアクセス時間 4	t_{ACC4}	-	$2.5t_{cyc} - 45$	ns	
プリチャージ時間 1	t_{PCH1}	$1.0t_{cyc} - 20$	-	ns	図 21.14
プリチャージ時間 2	t_{PCH2}	$0.5t_{cyc} - 20$	-	ns	
ウェイトセットアップ時間	t_{WTS}	25	-	ns	
ウェイトホールド時間	t_{WTH}	5	-	ns	
バスリクエストセットアップ時間	t_{BROS}	25	-	ns	図 21.8、図 21.10、図 21.20
バスアクノリッジ遅延時間 1	t_{BACD1}	-	30	ns	
バスアクノリッジ遅延時間 2	t_{BACD2}	-	30	ns	
バスフローティング時間	t_{BZD}	-	30	ns	
信号立ち上がり時間 (EXTAL以外の全入力端子)	t_{SR}	-	100	ns	図 21.8、図 21.10、図 21.20
信号立ち下がり時間 (EXTAL以外の全入力端子)	t_{SF}	-	100	ns	

【注】 RD ストローブの立ち上がりに対するアドレスのホールドを確保するためには、アドレス更新モード 2 を使用してください。詳細は「6.3.5 アドレス出力方式」を参照してください。

表 21.16 内蔵周辺モジュールタイミング

条件 : $V_{CC} = 3.0 \sim 3.6V$ 、 $AV_{CC} = 3.0 \sim 3.6V$ 、 $V_{REF} = 3.0V \sim AV_{CC}$ 、 $V_{SS} = AV_{SS} = 0V$ 、 $T_a = -20 \sim +75$ (通常仕様品)
 $T_a = -40 \sim +85$ (広温度範囲仕様品)

Module	項目	記号	f=2M ~ 25MHz		単位	測定条件	
			min	max			
Port/TPC	出力データ遅延時間	t_{PWD}	-	50	ns	図 21.15	
	入力データセットアップ時間	t_{PRS}	50	-	ns		
	入力データホールド時間	t_{PRH}	50	-	ns		
16 ビット タイマ	タイマ出力遅延時間	t_{TOCD}	-	50	ns	図 21.16	
	タイマ入力セットアップ時間	t_{TICS}	50	-	ns		
	タイマクロック入力セットアップ時間	t_{TCKS}	50	-	ns	図 21.17	
	タイマクロック	単エッジ	t_{TCKWH}	1.5	-		
	パルス幅	両エッジ	t_{TCKWL}	2.5	-		
8 ビット タイマ	タイマ出力遅延時間	t_{TOCD}	-	50	ns	図 21.16	
	タイマ入力セットアップ時間	t_{TICS}	50	-	ns		
	タイマクロック入力セットアップ時間	t_{TCKS}	50	-	ns	図 21.17	
	タイマクロック	単エッジ	t_{TCKWH}	1.5	-		
	パルス幅	両エッジ	t_{TCKWL}	2.5	-		
SCI	入力クロック	調歩同期	t_{Scyc}	4	-	図 21.18	
	サイクル	クロック同期		6	-		
	入力クロック立ち上がり時間	t_{SCKr}	-	1.5	t_{cyc}	図 21.18	
	入力クロック立ち下がり時間	t_{SCKl}	-	1.5	t_{cyc}		
	入力クロックパルス幅	t_{SCKW}	0.4	0.6	t_{Scyc}		
	送信データ遅延時間	t_{TXD}	-	100	ns	図 21.19	
	受信データセットアップ時間(クロック同期)	t_{RXS}	100	-	ns		
	受信データホールド時間(クロック同期)	t_{RXH}	100	-	ns		
			0	-			




図 21.6 出力負荷回路

21.2.4 A/D 変換特性

A/D 変換特性を表 21.17 に示します。

表 21.17 A/D 変換特性

条件 : $V_{CC} = 3.0 \sim 3.6V$ 、 $AV_{CC} = 3.0 \sim 3.6V$ 、 $V_{REF} = 3.0V \sim AV_{CC}$ 、 $V_{SS} = AV_{SS} = 0V$ 、 $T_a = -20 \sim +75$ (通常仕様品)
 $T_a = -40 \sim +85$ (広温度範囲仕様品)

項目		f=2MHz ~ 25MHz			単位
		min	typ	max	
変換時間 : 134 ステート	分解能	10	10	10	bit
	変換時間 (単一モード)	5.36	-	-	μs
	アナログ入力容量	-	-	20	pF
	許容信号源	13MHz	-	10	k
	インピーダンス	> 13MHz	-	5	
	非直線性誤差	-	-	± 3.5	LSB
	オフセット誤差	-	-	± 3.5	LSB
	フルスケール誤差	-	-	± 3.5	LSB
	量子化誤差	-	-	± 0.5	LSB
	絶対精度	-	-	± 4.0	LSB
変換時間 : * 70 ステート	分解能	10	10	10	bit
	変換時間 (単一モード)	5.38	-	-	μs
	アナログ入力容量	-	-	20	pF
	許容信号源インピーダンス	-	-	5	k
	非直線性誤差	-	-	± 7.5	LSB
	オフセット誤差	-	-	± 7.5	LSB
	フルスケール誤差	-	-	± 7.5	LSB
	量子化誤差	-	-	± 0.5	LSB
	絶対精度	-	-	± 8.0	LSB

【注】 * 動作周波数 $f=70$ (ステート) / 5.38 (μs) = 13.0 (MHz) を超える周波数で使用する場合は、変換時間 70 ステートを選択しないでください。

21.2.5 D/A 変換特性

D/A 変換特性を表 21.18 に示します。

表 21.18 D/A 変換特性

条件 : $V_{CC} = 3.0 \sim 3.6V$ 、 $AV_{CC} = 3.0 \sim 3.6V$ 、 $V_{REF} = 3.0V \sim AV_{CC}$ 、 $V_{SS} = AV_{SS} = 0V$ 、 $T_a = -20 \sim +75$ (通常仕様品)
 $T_a = -40 \sim +85$ (広温度範囲仕様品)

項目	f=2M ~ 25MHz			単位	測定条件
	min	typ	max		
分解能	8	8	8	bit	
変換時間 (センタリング時間)	-	-	10	μs	負荷容量 20pF
絶対精度	-	±2.0	±3.0	LSB	負荷抵抗 2M
	-	-	±2.0		負荷抵抗 4M

21.2.6 フラッシュメモリ特性

表 21.19 にフラッシュメモリ特性を示します。

表 21.19 フラッシュメモリ特性

条件 : $V_{CC} = 3.0 \sim 3.6V$ 、 $AV_{CC} = 3.0 \sim 3.6V$ 、 $V_{SS} = AV_{SS} = 0V$ 、 $T_a = 0 \sim +75^\circ C$

(書き込み / 消去時の条件 : 通常仕様品)、 $T_a = 0 \sim +85^\circ C$ (書き込み / 消去時の条件 : 広温度範囲仕様品)

項目	記号	min.	typ.	max.	単位	特記
書き込み時間 ^{*1*2*4}	t_p	-	10	200	ms/128 バイト	
消去時間 ^{*1*3*5}	t_E	-	100	1200	ms/ ブロック	
書き換え回数	N_{WEC}	100^{*6}	$10,000^{*7}$	-	回	
データ保持時間	t_{DRP}	10^{*8}	-	-	年	
書き込み時	SWE ビットセット後のウェイト時間 ^{*1}	t_{sswe}	1	1	-	μs
	PSU ビットセット後のウェイト時間 ^{*1}	t_{spsu}	50	50	-	μs
	P ビットセット後のウェイト時間 ^{*1*4}	t_{sp30}	28	30	32	μs
		t_{sp200}	198	200	202	μs
		t_{sp10}	8	10	12	μs
	P ビットクリア後のウェイト時間 ^{*1}	t_{cp}	5	5	-	μs
	PSU ビットクリア後のウェイト時間 ^{*1}	t_{cpsu}	5	5	-	μs
	PV ビットセット後のウェイト時間 ^{*1}	t_{spv}	4	4	-	μs
	H'FF ダミーライト後のウェイト時間 ^{*1}	t_{spvr}	2	2	-	μs
	PV ビットクリア後のウェイト時間 ^{*1}	t_{cpv}	2	2	-	μs
消去時	SWE ビットクリア後のウェイト時間 ^{*1}	t_{cswe}	100	100	-	μs
	最大書き込み回数 ^{*1*4}	N	-	-	1000	回
	SWE ビットセット後のウェイト時間 ^{*1}	t_{sswe}	1	1	-	μs
	ESU ビットセット後のウェイト時間 ^{*1}	t_{sesu}	100	100	-	μs
	E ビットセット後のウェイト時間 ^{*1*5}	t_{se}	10	10	100	ms
	E ビットクリア後のウェイト時間 ^{*1}	t_{ce}	10	10	-	μs
	ESU ビットクリア後のウェイト時間 ^{*1}	t_{cesu}	10	10	-	μs
	EV ビットセット後のウェイト時間 ^{*1}	t_{sev}	20	20	-	μs
	H'FF ダミーライト後のウェイト時間 ^{*1}	t_{sevr}	2	2	-	μs
	EV ビットクリア後のウェイト時間 ^{*1}	t_{cev}	4	4	-	μs
書き込み時	SWE ビットクリア後のウェイト時間 ^{*1}	t_{cswe}	100	100	-	μs
	最大消去回数 ^{*1*5}	N	12	-	120	回

【注】 *1 各時間の設定は、書き込み / 消去のアルゴリズムに従い行ってください。

*2 128 バイト単位の書き込み時間 (フラッシュメモリコントロールレジスタ (FLMCR1) の P ビットをセットしているトータル期間を示します。プログラムベリファイ時間は含まれません。)

*3 1 ブロックを消去する時間 (FLMCR1 の E ビットをセットしているトータル期間を示します。イレースベリファイ時間は含まれません。)

- *4 128 バイト書き込みアルゴリズムにおいて書き込み時間の最大値 (t_p (max)) を規定するために、最大書き込み回数 (N) の値は max. 値 (1000) を設定してください。
また P ビットセット後のウェイト時間は、下記のように書き込み回数カウンタ (n) の回数によって切り替えてください。
 - 書き込み回数カウンタ (n) 1 ~ 6 回の場合 $t_{sp30} = 30 \mu s$
 - 書き込み回数カウンタ (n) 7 ~ 1000 回の場合 $t_{sp200} = 200 \mu s$
 - [追加書き込み時]
 - 書き込み回数カウンタ (n) 1 ~ 6 回の場合 $t_{sp10} = 10 \mu s$
- *5 消去時間の最大値 (t_e (max)) に対して、E ビットセット後のウェイト時間 (t_{se}) と最大消去回数 (N) は以下の関係にあります。
 t_e (max) = E ビットセット後のウェイト時間 (t_{se}) × 最大消去回数 (N)
消去時間の最大値を規定するために、 t_{se} および N の値は上記計算式を満たすように設定してください。
 - (例) $t_{se} = 100$ [ms] の場合、N = 12 回
 - (例) $t_{se} = 10$ [ms] の場合、N = 120 回
- *6 書き換え後のすべての特性を保証する min 回数です。（保証は 1 ~ min 値の範囲です）
- *7 25 のときの参考値。（通常この値まで書き換えは機能するという目安です）
- *8 書き換えが min 値を含む仕様範囲内で行われたときのデータ保持特性です。

21.3 動作タイミング（共通）

動作タイミングを以下に示します。

21.3.1 クロックタイミング

クロックタイミングを以下に示します。

(1) 発振安定時間タイミング

図21.7に発振安定時間タイミングを示します。




図 21.7 発振安定時間タイミング

21.3.2 制御信号タイミング

制御信号タイミングを以下に示します。

(1) リセット入力タイミング

図21.8にリセット入力タイミングを示します。

(2) リセット出力タイミング*

図21.9にリセット出力タイミングを示します。

(3) 割り込み入力タイミング

図21.10にNMI、 $\overline{IRQ}_5 \sim \overline{IRQ}_0$ 割り込み入力タイミングを示します。




図 21.8 リセット入力タイミング




図 21.9 リセット出力タイミング*

【注】* マスク ROM 内蔵製品の機能です。フラッシュメモリ内蔵製品には本機能は存在しません。




図 21.10 割り込み入力タイミング

21.3.3 バスタイミング

バスタイミングを以下に示します。

- (1) 基本バスタイミング / 2ステートアクセス
図21.11に外部2ステートアクセス時の動作タイミングを示します。
- (2) 基本バスタイミング / 3ステートアクセス
図21.12に外部3ステートアクセス時の動作タイミングを示します。
- (3) 基本バスタイミング / 3ステートアクセス1ウェイト
図21.13に外部3ステートアクセスで1ウェイトを挿入したときの動作タイミングを示します。
- (4) バスリリースモードタイミング
図21.14にバスリリースモードタイミングを示します。




図 21.11 基本バスタイミング / 2ステートアクセス




図 21.12 基本バスタイミング / 3ステートアクセス




図 21.13 基本バスタイミング / 3 ステートアクセス 1 ウェイト




図 21.14 バスリリースモードタイミング

21.3.4 TPC、I/O ポートタイミング

図 21.15 に TPC、I/O ポートの入出力タイミングを示します。




図 21.15 TPC、I/O ポート入出力タイミング

21.3.5 タイマ入出力タイミング

16ビットタイマ、8ビットタイマの各タイミングを以下に示します。

(1) タイマ入出力タイミング

図21.16にタイマ入出力タイミングを示します。

(2) タイマ外部クロック入力タイミング

図21.17にタイマ外部クロック入力タイミングを示します。




図 21.16 タイマ入出力タイミング




図 21.17 タイマ外部クロック入力タイミング

21.3.6 SCI 入出力タイミング

SCI の各タイミングを以下に示します。

(1) SCI入力クロックタイミング

図21.18にSCI入力クロックタイミングを示します。

(2) SCI入出力タイミング（クロック同期式モード）

図21.19にクロック同期式モード時のSCI入出力タイミングを示します。




図 21.18 SCI 入力クロックタイミング




図 21.19 クロック同期式モード時の SCI 入出力タイミング

21.3.7 入力信号タイミング

図 21.20 に入力信号の立ち上がり立ち下がりタイミングを示します。




図 21.20 入力信号の立ち上がり立ち下がりタイミング

付録

A. 命令

A.1 命令一覧

《オペレーションの記号》

記号	内容
Rd	デスティネーション側の汎用レジスタ
Rs	ソース側の汎用レジスタ
Rn	汎用レジスタ
ERd	デスティネーション側の汎用レジスタ（アドレスレジスタまたは32ビットレジスタ）
ERs	ソース側の汎用レジスタ（アドレスレジスタまたは32ビットレジスタ）
ERn	汎用レジスタ（32ビットレジスタ）
(EAd)	デスティネーションオペランド
(EAs)	ソースオペランド
PC	プログラムカウンタ
SP	スタックポインタ
CCR	コンディションコードレジスタ
N	CCRのN（ネガティブ）フラグ
Z	CCRのZ（ゼロ）フラグ
V	CCRのV（オーバフロー）フラグ
C	CCRのC（キャリ）フラグ
disp	ディスペースメント
	左辺のオペランドから右辺のオペランドへの転送、または左辺の状態から右辺の状態への遷移
+	両辺のオペランドを加算
-	左辺のオペランドから右辺のオペランドを減算
×	両辺のオペランドを乗算
÷	左辺のオペランドを右辺のオペランドで除算
	両辺のオペランドの論理積
	両辺のオペランドの論理和
⊕	両辺のオペランドの排他的論理和
~	反転論理（論理的補数）
() < >	オペランドの内容

【注】 汎用レジスタは、8ビット（R0H～R7H、R0L～R7L）または16ビット（R0～R7、E0～E7）です。

付録

《コンディションコードの記号》

記号	内容
↓	実行結果に従って変化することを表します。
*	不確定であることを表します（値を保証しません）。
0	常に"0"にクリアされることを表します。
1	常に"1"にセットされることを表します。
-	実行結果に影響を受けないことを表します。
	条件によって異なります。注意事項を参照してください。

表 A.1 命令セット一覧

(1) データ転送命令

二モニック コード	#x	アドレスシングモード / 命令長(バイト)	オペレーション						コマンドショットコード	実行時間(μs)
			#x8	Rn	@(d, ERn)	@-ERn/@ERn+	@aa	@(d, PC)		
MOV	MOV.B #xx8, Rd	B 2							#x8 Rd8	2
	MOV.B Rs, Rd	B 2							Rs8 Rd8	2
	MOV.B @ERs, Rd	B 2							@ERs Rd8	2
	MOV.B @(d:16, ERs), Rd	B 4							@(d:16, ERs) Rd8	4
	MOV.B @(d:24, ERs), Rd	B 8							@(d:24, ERs) Rd8	6
	MOV.B @ERs+, Rd	B 2							@ERs Rd8, ERs32+1 ERs32	10
	MOV.B @aa:8, Rd	B 2							@aa:8 Rd8	6
	MOV.B @aa:16, Rd	B 4							@aa:16 Rd8	4
	MOV.B @aa:24, Rd	B 6							@aa:24 Rd8	6
	MOV.B Rs, @ERd	B 2							Rs8 @ERd	8
	MOV.B Rs, @(d:16, ERd)	B 4							Rs8 @(d:16, ERd)	4
	MOV.B Rs, @(d:24, ERd)	B 8							Rs8 @(d:24, ERd)	10
	MOV.B Rs, @ ERd	B 2							ERd32-1 ERd32, Rs8 @ERd	6
	MOV.B Rs, @aa:8	B 2							Rs8 @aa:8	4
	MOV.B Rs, @aa:16	B 4							Rs8 @aa:16	6
	MOV.B Rs, @aa:24	B 6							Rs8 @aa:24	8
	MOV.W #xx:16, Rd	W 4							#xx:16 Rd16	4
	MOV.W Rs, Rd	W 2							Rs16 Rd16	2
	MOV.W @ERs, Rd	W 2							@ERs Rd16	4
	MOV.W @(d:16, ERs), Rd	W 4							@(d:16, ERs) Rd16	6
	MOV.W @(d:24, ERs), Rd	W 8							@(d:24, ERs) Rd16	10
	MOV.W @ERs+, Rd	W 2							@ERs Rd16, ERs32+2 @ERd32	6
	MOV.W @aa:16, Rd	W 4							@aa:16 Rd16	6
	MOV.W @aa:24, Rd	W 6							@aa:24 Rd16	8

二モニック オペレータ		アドレッシングモード / 命令長(バイト)				オペレーション				コンディションコード				実行行数 ^{*1}				
MOV		#xx	Rn	@(d, ERn)	@-ERn@ERn+	@aa	@(d, PC)	@@aa	Rs16	@ERd	I	H	N	Z	V	C	/-Rd	アリ/なし
MOV.W	Rs, @ERd	W	2	4					Rs16	@ERd	↑	↑	↑	↑	0	4		
MOV.W	Rs, @(d16, ERd)	W		8					Rs16	@(d16, ERd)	↑	↑	↑	↑	0	6		
MOV.W	Rs, @(d24, ERd)	W			2				Rs16	@(d24, ERd)	↑	↑	↑	↑	0	10		
MOV.W	Rs, @-ERd	W				4			ERd32-2	ERd32 Rs16 @ERd	↑	↑	↑	↑	0	6		
MOV.W	Rs, @aa:16	W				6			Rs16	@aa:16	↑	↑	↑	↑	0	6		
MOV.W	Rs, @aa:24	W					#xx:32	Rd32	Rs16	@aa:24	↑	↑	↑	↑	0	8		
MOV.L	#xx:32, Rd	L	6						ERs32	ERd32	↑	↑	↑	↑	0	6		
MOV.L	ERS, ERd	L	2						@ERS	ERd32	↑	↑	↑	↑	0	2		
MOV.L	@ERS, ERd	L	4	6					@(d16, ERs)	ERd32	↑	↑	↑	↑	0	8		
MOV.L	@(d16, ERS), ERd	L		10		4			@(d24, ERs)	ERd32	↑	↑	↑	↑	0	10		
MOV.L	@(d24, ERS), ERd	L							@ERS	ERd32, ERs32+4	ERs32	↑	↑	↑	↑	0	14	
MOV.L	@ ERS+, ERd	L							@aa:16	ERd32	↑	↑	↑	↑	0	10		
MOV.L	@ aa:16, ERd	L				6			@aa:24	ERd32	↑	↑	↑	↑	0	10		
MOV.L	@ aa:24, ERd	L				8			ERs32	@ERd	↑	↑	↑	↑	0	12		
MOV.L	ERS, @ERd	L	4						ERs32	@(d16, ERd)	↑	↑	↑	↑	0	8		
MOV.L	ERS, @(d16, ERd)	L	6						ERs32	@(d24, ERd)	↑	↑	↑	↑	0	10		
MOV.L	ERS, @(d24, ERd)	L	10			4			ERs32-4	ERd32, ERs32 @ERd	↑	↑	↑	↑	0	14		
MOV.L	ERS, @-ERd	L							ERs32	@aa:16	↑	↑	↑	↑	0	10		
MOV.L	ERS, @aa:16	L							ERs32	@ERd	↑	↑	↑	↑	0	12		
MOV.L	ERS, @aa:24	L				6			ERs32	@(d16, ERd)	↑	↑	↑	↑	0	10		
POP	POP.W	Rs							ERs32	@(d24, ERd)	↑	↑	↑	↑	0	6		
PUSH	POP.L	ERn							ERs32-4	ERd32, ERs32 @ERd	↑	↑	↑	↑	0	10		
PUSH	PUSH.W	Rs							ERs32	@aa:16	↑	↑	↑	↑	0	10		
MOVFE	PUSH.L	ERn							ERs32	@as:24	↑	↑	↑	↑	0	12		
MOVFE	MOVFP	Rs, @aa:16	Rd						2	@SP	Rn16, SP+2	SP	↑	↑	0	6		
MOVFE	MOVTP	Rs, @aa:16	B						4	@SP	ERn32, SP+4	SP	↑	↑	0	10		
									2	SP-2	SP, Rn16	@SP	↑	↑	0	6		
									4	SP-4	SP, ERn32	@SP	↑	↑	0	10		
									4	LSI	本LSIでは使用できません					10		
									4	LSI	本LSIでは使用できません							

(2) 算術演算命令

サイン	アドレッシングモード / 命令長(バイト)	オペレーション								コンディションコード				
		#xx	Rn	@ERn	@(d, ERn)	@-ERn/@ERn+	@aa	@(@aa	@(d, PC)	I	H	N	Z	V
ADD	ADD.B #xx:8, Rd	B	2						Rd8+#xx:8 Rd8	↑	↑	↑	↑	↑
	ADD.B Rs, Rd	B	2						Rd8+Rs8 Rd8	↑	↑	↑	↑	↑
	ADDW.W #xx:16, Rd	W	4						Rd16+#xx:16 Rd16	(1)	↑	↑	↑	↑
	ADDW.Rs, Rd	W	2						Rd16+Rs16 Rd16	(1)	↑	↑	↑	↑
	ADDL.#xx:32, ERd	L	6						ERd32-#xx:32 ERd32	(2)	↑	↑	↑	↑
	ADDL.ERs, ERd	L	2						ERd32+ERs32 ERd32	(2)	↑	↑	↑	↑
	ADDX.B #xx:8, Rd	B	2						Rd8+#xx:8+C Rd8	↑	↑	↑	↑	↑
	ADDX.B Rs, Rd	B	2						Rd8+Rs8+C Rd8	↑	↑	↑	↑	↑
ADDS	ADDS.L #1, ERd	L	2						ERd32+1 ERd32					
	ADDS.L #2, ERd	L	2						ERd32+2 ERd32					
	ADDS.L #4, ERd	L	2						ERd32+4 ERd32					
INC	INC.B Rd	B	2						Rd8+1 Rd8	↑	↑	↑	↑	↑
	INC.W #1, Rd	W	2						Rd16+1 Rd16					
	INC.W #2, Rd	W	2						Rd16+2 Rd16					
	INC.L #1, ERd	L	2						ERd32+1 ERd32					
	INC.L #2, ERd	L	2						ERd32+2 ERd32					
DAA	DAA Rd	B	2						Rd8 10進補正 Rd8	*	↑	↑	↑	↑
SUB	SUB.B Rs, Rd	B	2						Rd8-Rs8 Rd8	↑	↑	↑	↑	↑
	SUB.W #xx:16, Rd	W	4						Rd16-#xx:16 Rd16	(1)	↑	↑	↑	↑
	SUB.W Rs, Rd	W	2						Rd16-Rs16 Rd16	(1)	↑	↑	↑	↑
	SUBL.#xx:32, ERd	L	6						ERd32-#xx:32 ERd32	(2)	↑	↑	↑	↑
	SUBL.ERs, ERd	L	2						ERd32+ERs32 ERd32	(2)	↑	↑	↑	↑
SUBX	SUBX.B #xx:8,Rd	B	2						Rd8-#xx:8-C Rd8	↑	↑	↑	↑	↑
	SUBX.B Rs, Rd	B	2						Rd8-Rs8-C Rd8	↑	↑	↑	↑	↑

二モニック		アドレッシングモード / 命令長(バイト)				オペレーション				コンディションコード				実行コード数 ^{*1}			
		#xx	Rn	@ERn	@(d, ERn)	@-Ern/@ERn+	@aa	@(d, PC)	@@aa	-I	H	N	Z	V	C		
SUBS	SUBSL.#1, ERd	L	2							ERd32-1	ERd32					2	
	SUBSL.#2, ERd	L	2							ERd32-2	ERd32					2	
	SUBSL.#4, ERd	L	2							ERd32-4	ERd32					2	
DEC	DEC.B,Rd	B	2							Rd8-1	Rd8					2	
	DEC.W#1, Rd	W	2							Rd16-1	Rd16					2	
	DEC.W#2, Rd	W	2							Rd16-2	Rd16					2	
	DEC.L#1, ERd	L	2							ERd32-1	ERd32					2	
	DEC.L#2, ERd	L	2							ERd32-2	ERd32					2	
DAS	DAS,Rd	B	2							Rd8×Rd8	Rd8	*				2	
MULXU	MULXU.B,Rs,Rd	B	2							Rd8×Rs8	Rd16(符号なし乗算)					14	
	MULXU.W,Rs,ERd	W	2							Rd16×Rs16	ERd32(符号なし乗算)					22	
MULXS	MULXS.B,Rs,Rd	B	4							Rd8×Rs8	Rd16(符号付乗算)					16	
	MULXS.W,Rs,ERd	W	4							Rd16×Rs16	ERd32(符号付乗算)					24	
DIVXU	DIVXU.B,Rs,Rd	B	2							Rd16÷Rs8	Rd16(符号付乗算)	(6)(7)				14	
	DIVXU.W,Rs,ERd	W	2							ERd32÷Rs16	ERd32(Ed余り, Rd商)	(6)(7)				22	
DIVXS	DIVXS.B,Rs,Rd	B	4							Rd16÷Rs8	Rd16(RdH余り, RdL商)	(8)(7)				16	
	DIVXS.W,Rs,ERd	W	4							ERd32÷Rs16	ERd32(Ed余り, Rd商)	(8)(7)				24	
CMP	CMP.B.#xx:8,Rd	B	2							Rd8-#x:8						2	
	CMP.B.Rs,Rd	B	2							Rd8-Rs8						2	
	CMP.W.#xx:16,Rd	W	4							Rd16-#xx:16		(1)				4	
	CMP.W.Rs,Rd	W	2							Rd16-Rs16		(1)				2	

二モニック		アドレッシングモード / 命令長(バイト)						オペレーション				コンディションコード				実行行数 ¹	
	サイズ	#xx	Rn	@EFn	@(d, ERn)	@-ERn/@ERn+	@aa	@(id, PC)	@@aa	-	H	N	Z	V	C	J-ZR	[P] / [S]
CMP	CMP.L #xx:32, ERd	L	6							(2)	↑↑	↑↑	↑↑	↑↑	↑↑	6	
	CMP.L ERs, ERd	L	2							(2)	↑↑	↑↑	↑↑	↑↑	↑↑	2	
NEG	NEG.B Rd	B	2							0-Rd8	Rd8					2	
	NEG.W Rd	W	2							0-Rd16	Rd16					2	
	NEG.L ERd	L	2							0-ERd32	ERd32					2	
EXTU	EXTU.W Rd	W	2							0	((`#H15 ~ 8) of Rd16)			0	↑↑	0	2
	EXTU.L ERd	L	2							0	((`#H31 ~ 16) of ERd32)			0	↑↑	0	2
EXTS	EXTS.W Rd	W	2							0	((`#H15 ~ 8) of Rd16)			0	↑↑	0	2
	EXTS.L ERd	L	2							0	((`#H15 ~ 16) of ERd32)			0	↑↑	0	

付録

(3) 論理演算命令

二-モニック		アドレッシングモード / 命令長 (バイト)		オペレーション		コマンド		実行gate数 ^{*1}				
		#xx	Rn @_ERn @(id, ERn)	@_ERn/_@ERn+ @ aa @(id, FC)	@ @aa	I	H	Z	V	C	J-ZW	アド'ル'ス'ト
AND	AND B #xx:8, Rd	B	2			RdB	#xx:8	Rd8		↑↑	0	2
	AND B Rs, Rd	B	2			RdB	Rs8	Rd8		↑↑	0	2
	AND.W #xx:16, Rd	W	4			Rd16	#xx:16	Rd16		↑↑	0	4
	AND.W Rs, Rd	W	2			Rd16	Rs16	Rd16		↑↑	0	2
	AND.L #xx:32, ERd	L	6			ERd32	#xx:32	ERd32		↑↑	0	6
	AND.LERs, ERd	L	4			ERd32	ERs32	ERd32		↑↑	0	4
OR	OR.B #xx:8, Rd	B	2			RdB	#xx:8	Rd8		↑↑	0	2
	OR.B Rs, Rd	B	2			RdB	Rs8	Rd8		↑↑	0	2
	OR.W #xx:16, Rd	W	4			Rd16	#xx:16	Rd16		↑↑	0	4
	OR.W Rs, Rd	W	2			Rd16	Rs16	Rd16		↑↑	0	2
	OR.L #xx:32, ERd	L	6			ERd32	#xx:32	ERd32		↑↑	0	6
	OR.L ERs, ERd	L	4			ERd32	ERs32	ERd32		↑↑	0	4
XOR	XOR.B #xx:8, Rd	B	2			RdB@ #xx:8	Rd8			↑↑	0	2
	XOR.B Rs, Rd	B	2			RdB@	Rs8	Rd8		↑↑	0	2
	XOR.W #xx:16, Rd	W	4			Rd16@ #xx:16	Rd16			↑↑	0	4
	XOR.W Rs, Rd	W	2			Rd16@	Rs16	Rd16		↑↑	0	2
	XOR.L #xx:32, ERd	L	6			ERd32@ #xx:32	ERd32			↑↑	0	6
	XOR.L ERs, ERd	L	4			ERd32@	ERs32	ERd32		↑↑	0	4
NOT	NOT.B Rd	B	2			-Rd8	Rd8			↑↑	0	2
	NOT.W Rd	W	2			-Rd16	Rd16			↑↑	0	2
	NOT.L ERd	L	2			-Rd32	Rd32			↑↑	0	2

(4) シフト命令

二モニック サイズ	アドレッシングモード / 命令長 (バイト)					オペレーション	コンディションコード	実行段階数*
	#xx	Rn	@ERn	@(id, ERn)	@-ERn@ERn+			
SHAL	SHAL.B Rd	B	2				I H N Z V C J-ZB AD'&PC	2
	SHAL.W Rd	W	2					
	SHALL.ERd	L	2					
SHAR	SHAR.B Rd	B	2					
	SHAR.W Rd	W	2					
	SHARL.ERd	L	2					
SHLL	SHLL.B Rd	B	2					
	SHLL.W Rd	W	2					
	SHLL.LERd	L	2					
SHLR	SHLR.B Rd	B	2					
	SHLR.W Rd	W	2					
	SHRL.LERd	L	2					
ROTXL	ROTXL.B Rd	B	2					
	ROTXL.W Rd	W	2					
	ROTXL.LERd	L	2					
ROTR	ROTR.B Rd	B	2					
	ROTR.W Rd	W	2					
	ROTRL.ERd	L	2					
ROTL	ROTL.B Rd	B	2					
	ROTL.W Rd	W	2					
	ROTLLE.Rd	L	2					
ROTR	ROTR.B Rd	B	2					
	ROTR.W Rd	W	2					
	ROTRL.ERd	L	2					

(5) ピット操作命令

二モニック サイズ	アドレッシングモード / 命令長(バイト)								オペレーション	コンディションコード	実行7段階 ¹⁾
	#xx	Rn	@ERn	@(d, ERn)	@-ERn@ERn+	@ aa	@(d, PO)	@ @aa			
BSET	BSET #xx:3, Rd	B	2						(#xx:3 of Rd8) 1		2
	BSET #xx:3, @(ERd	B		4					(#xx:3 of @ERd) 1		8
	BSET #xx:3, @aa:8	B				4			(#xx:3 of @aa:8) 1		8
	BSET Rn, Rd	B	2						(Rn8 of Rd8) 1		2
	BSET Rn, @(ERd	B		4					(Rn8 of @ERd) 1		8
BSET Rn, @aa:8	B					4			(Rn8 of @aa:8) 1		8
	BCLR	BCLR #xx:3, Rd	B	2					(#xx:3 of Rd8) 0		2
	BCLR #xx:3, @(ERd	B		4					(#xx:3 of @ERd) 0		8
	BCLR #xx:3, @aa:8	B				4			(#xx:3 of @aa:8) 0		8
	BCLR Rn, Rd	B	2						(Rn8 of Rd8) 0		2
BCLR Rn, @ERd	B		4						(Rn8 of @ERd) 0		8
	BCLR Rn, @aa:8	B				4			(Rn8 of @aa:8) 0		8
	BNOT	BNOT #xx:3, Rd	B	2					(#xx:3 of Rd8) ~(#xx:3 of Rd8)		2
	BNOT #xx:3, @(ERd	B		4					(#xx:3 of @ERd) ~(#xx:3 of @ERd)		8
	BNOT #xx:3, @aa:8	B				4			(#xx:3 of @aa:8) ~(#xx:3 of @aa:8)		8
BNOT Rn, Rd	BNOT Rn, Rd	B	2						(Rn8 of Rd8) ~ (Rn8 of Rd8)		2
	BNOT Rn, @ERd	B		4					(Rn8 of @ERd) ~ (Rn8 of @ERd)		8
	BNOT Rn, @aa:8	B				4			(Rn8 of @aa:8) ~ (Rn8 of @aa:8)		8
	BTST	BTST #xx:3, Rd	B	2					~ (#xx:3 of Rd8) Z		2
	BTST #xx:3, @(ERd	B		4					~ (#xx:3 of @ERd) Z		6
BTST #xx:3, @aa:8	BTST #xx:3, @aa:8	B				4			~ (#xx:3 of @aa:8) Z		6
	BTST Rn, Rd	B	2						~ (Rn8 of @Rd8) Z		2
	BTST Rn, @ERd	B		4					~ (Rn8 of @ERd) Z		6
	BTST Rn, @aa:8	B				4			~ (Rn8 of @aa:8) Z		6
	BLD	BLD #xx:3, Rd	B	2					(#xx:3 of Rd8) C		2
BLD #xx:3, @aa:8	BLD #xx:3, @(ERd	B		4					(#xx:3 of @ERd) C		6
	BLD #xx:3, @aa:8	B				4			(#xx:3 of @aa:8) C		6
	BILD	BILD #xx:3, Rd	B	2					~ (#xx:3 of Rd8) C		2
	BILD #xx:3, @(ERd	B		4					~ (#xx:3 of @ERd) C		6
	BILD #xx:3, @aa:8	B				4			~ (#xx:3 of @aa:8) C		6

二進二ヶ		アドレッシングモード / 命令長(バイト)		オペレーション				コンディションコード				実行コード数 ¹
		#xx	Rn	@EFn	@(id, ERn)	@-ERn/@ERn+	@aa	@@aa	@(id, PC)	@aa	I H N Z V C J-ZW PF/NZK	
BST	BST #xx:3, Rd	B	2							C (#xx:3 of Rd8)		2
	BST #xx:3, @ERd	B	4							C (#xx:3 of @ERd24)		8
	BST #xx:3, @aa:8	B				4				C (#xx:3 of @aa:8)		8
BIST	BIST #xx:3, Rd	B	2							-C (#xx:3 of Rd8)		2
	BIST #xx:3, @ERd	B	4							-C (#xx:3 of @ERd24)		8
	BIST #xx:3, @aa:8	B				4				-C (#xx:3 of @aa:8)		8
BAND	BAND #xx:3, Rd	B	2							C (#xx:3 of Rd8) C		2
	BAND #xx:3, @ERd	B	4							C (#xx:3 of @ERd24) C		6
	BAND #xx:3, @aa:8	B				4				C (#xx:3 of @aa:8) C		6
BIAND	BIAND #xx:3, Rd	B	2							C ~(#xx:3 of Rd8) C		2
	BIAND #xx:3, @ERd	B	4							C ~(#xx:3 of @ERd24) C		6
	BIAND #xx:3, @aa:8	B				4				C ~(#xx:3 of @aa:8) C		6
BOR	BOR #xx:3, Rd	B	2							C (#xx:3 of Rd8) C		2
	BOR #xx:3, @ERd	B	4							C (#xx:3 of @ERd24) C		6
	BOR #xx:3, @aa:8	B				4				C (#xx:3 of @aa:8) C		6
BIOR	BIOR #xx:3, Rd	B	2							C ~(#xx:3 of Rd8) C		2
	BIOR #xx:3, @ERd	B	4							C ~(#xx:3 of @ERd24) C		6
	BIOR #xx:3, @aa:8	B				4				C ~(#xx:3 of @aa:8) C		6
BXOR	BXOR #xx:3, Rd	B	2							C@(#xx:3 of Rd8) C		2
	BXOR #xx:3, @ERd	B	4							C@(#xx:3 of @ERd24) C		6
	BXOR #xx:3, @aa:8	B				4				C@(#xx:3 of @aa:8) C		6
BIXOR	BIXOR #xx:3, Rd	B	2							C@~(#xx:3 of Rd8) C		2
	BIXOR #xx:3, @ERd	B	4							C@~(#xx:3 of @ERd24) C		6
	BIXOR #xx:3, @aa:8	B				4				C@~(#xx:3 of @aa:8) C		6

(6) 分岐命令

二モニック		アドレスシングモード / 命令長(バイト)				オペレーション				コンディションコード				実行段階数 ^{*1}	
サイズ	#xx	Rn	@ERn	@(d,ERn)	@-ERn/@ERn+	@aa	@(d,FC)	@@aa	I	H	N	Z	V	C	
Bcc	BRA d:8(BT d:8)							2							4
	BRA d:16(BT d:16)							4							6
	BRN d:8(BF d:8)							2							4
	BRN d:16(BF d:16)							4							6
	BHI d:8							2							4
	BHI d:16							4							6
	BL S d:8							2							4
	BL S d:16							4							6
	BCC d:8(BHS d:8)							2							4
	BCC d:16(BHS d:16)							4							6
	BCS d:8(BLO d:8)							2							4
	BCS d:16(BLO d:16)							4							6
	BNE d:8							2							4
	BNE d:16							4							6
	BEQ d:8							2							4
	BEQ d:16							4							6
	BVC d:8							2							4
	BVC d:16							4							6
	BVS d:8							2							4
	BVS d:16							4							6
	BPJ d:8							2							4
	BPJ d:16							4							6
	BMI d:8							2							4
	BMI d:16							4							6

モニック		アドレスシングモード / 命令長(バイト)				オペレーション				コンディションコード				実行gate数 ¹		
Bcc	#xx	Rn	@ERn	@(d, ERn)	@-ERn/@ERn+	@aa	@(d, PC)	@@aa	if condition is true	then PC	PC+d	else next;	N⊕V=0	I H N Z V C	J-ZW [パラメタ]	
BGE	d:8							2								4
BGE	d:16							4								6
BLT	d:8							2					N⊕V=1			4
BLT	d:16							4					Z (N⊕V)=0			6
BGT	d:8							2					Z (N⊕V)=0			4
BGT	d:16							4					Z (N⊕V)=0			6
BLE	d:8							2					Z (N⊕V)=1			4
BLE	d:16							4					Z (N⊕V)=1			6
JMP	JMP @ERn			2				4					PC ERn			4
	JMP @aa:24												PC aa:24			6
	JMP @ aa:8								2				PC @aa:8			6
BSR	BSR d:8							2					PC @-SP, PC PC+d:8			8 10
	BSR d:16							4					PC @-SP, PC PC+d:16			8 10
JSR	JSR @ERn				2								PC @-SP, PC @ERn			6 8
JSR	JSR @ aa:24							4					PC @-SP, PC @aa:24			8 10
	JSR @ aa:8												PC @-SP, PC @aa:8			8 12
RTS	RTS									2			PC @SP+			8 10

(7) システム制御命令

ニーモニック		アドレッシングモード / 命令長(バイト)								オペレーション				コントロール						
サイン	#xx	Rn	@ERn	@(d,ERn)	@-ERn/@ERn+	@aa	@(d,PC)	@@aa	2	PC	@-SP,CCR	@SP,{\#a}	PC	I	H	N	Z	V	C	/-R,ADR,BUS
TRAPA	TRAPA #x2								2	CCR	@SP+,PC	@SP+	PC	1	↑↑	↑↑	↑↑	↑↑	14	16
RTE	RTE									CCR	@SP+,PC	@SP+	PC	1	↑↑	↑↑	↑↑	↑↑	10	
SLEEP	SLEEP									低消費電力状態に遷移				↑↑	↑↑	↑↑	↑↑	↑↑	2	
LDC	LDC #xx:8,CCR	B	2							#xx:8	CCR			↑↑	↑↑	↑↑	↑↑	↑↑	2	
	LDC Rs,CCR	B	2							Rs8	CCR			↑↑	↑↑	↑↑	↑↑	↑↑	2	
	LDC @FRs,CCR	W								@FRs	CCR			↑↑	↑↑	↑↑	↑↑	↑↑	6	
	LDC @(d:16,ERs),CCR	W								@(d:16,ERs)	CCR			↑↑	↑↑	↑↑	↑↑	↑↑	6	
	LDC @(d:24,ERs),CCR	W								@(d:24,ERs)	CCR			↑↑	↑↑	↑↑	↑↑	↑↑	8	
	LDC @FRs+,CCR	W								@ERs	CCR	ERS32+2	ERS32	↑↑	↑↑	↑↑	↑↑	↑↑	12	
	LDC @aa:16,CCR	W								@aa:16	CCR			↑↑	↑↑	↑↑	↑↑	↑↑	8	
	LDC @aa:24,CCR	W								@aa:24	CCR			↑↑	↑↑	↑↑	↑↑	↑↑	8	
STC	STC CCR,Rd	B	2							CCR	Rd8			↑↑	↑↑	↑↑	↑↑	↑↑	2	
	STC CCR,@ERd	W								CCR	@ERd			↑↑	↑↑	↑↑	↑↑	↑↑	6	
	STC CCR,@(d:16,ERd)	W								CCR	@(d:16,ERd)			↑↑	↑↑	↑↑	↑↑	↑↑	8	
	STC CCR,@(d:24,ERd)	W								CCR	@(d:24,ERd)			↑↑	↑↑	↑↑	↑↑	↑↑	12	
	STC CCR,@-ERd	W								ERd32-2	ERd32,CCR	@ERd		↑↑	↑↑	↑↑	↑↑	↑↑	8	
	STC CCR,@aa:16	W								CCR	@aa:16			↑↑	↑↑	↑↑	↑↑	↑↑	8	
	STC CCR,@aa:24	W								CCR	@aa:24			↑↑	↑↑	↑↑	↑↑	↑↑	10	
ANDC	ANDC #xx:8,CCR	B	2							CCR	#xx:8	CCR		↑↑	↑↑	↑↑	↑↑	↑↑	2	
ORC	ORC #xx:8,CCR	B	2							CCR	#xx:8	CCR		↑↑	↑↑	↑↑	↑↑	↑↑	2	
XORC	XORC #xx:8,CCR	B	2							CCR@#xx:8	CCR			↑↑	↑↑	↑↑	↑↑	↑↑	2	
NOP	NOP									2	PC	PC+2							2	

(8) データ転送命令

ニーモニック		アドレッシングモード / 命令長(バイト)						オペレーション		コンディションコード		実行ステート数 ^{*1}					
EEPMOV	EEPMOV.B	#xx	Rn	@(d, ERn)	@-ERn/ERn+	@aa	@(d, FC)	@aa	I	H	N	Z	V	C	J-ZL	PF	AC
									4 if R4L 0	Repeat @R5 @R6	R5+1	R5					8+4n ^{*2}
									R6+1	R6	R4L-1	R4L					
									Until R4L=0								
									else next;								
									4 if R4 0	Repeat @R5 @R6	R5+1	R5					8+4n ^{*2}
									R6+1	R6	R4-1	R4					
									Until R4L=0								
									else next;								
EEPMOV.W																	

【注】 ^{*1} 実行ステート数は、オペコードおよびオペランドが内蔵メモリに存在する場合です。それ以外の場合は、「A.3 命令実行ステート数」を参照してください。

^{*2} nはR4LまたはR4の設定値です。

- (1) ビット11から桁上がりまたはビット11へ桁下がりが発生したとき1にセットされ、それ以外のとき0にクリアされます。
- (2) ビット27から桁上がりまたはビット27へ桁下がりが発生したとき1にセットされ、それ以外のとき0にクリアされます。
- (3) 演算結果がゼロのとき、演算前の値を保持し、それ以外のとき0にクリアされます。
- (4) 補正結果に桁上がりが発生したとき、1にセットされ、それ以外のとき0にクリアされます。
- (5) エクロック同期転送命令の実行ステート数は一定ではありません。
- (6) 除数が負のとき1にセットされ、それ以外のとき0にクリアされます。
- (7) 除数がゼロのとき1にセットされ、それ以外のとき0にクリアされます。
- (8) 商が負のとき1にセットされ、それ以外のとき0にクリアされます。

A.2 オペレーションコードマップ

表 A.2 オペレーションコードマップ(1)

命令コード : 第1バイト 第2バイト
 AH AL AH AL BH BL

AH / AL	0	1	2	3	4	5	6	7	8	9	A	B	C	D	E	F
0	NOP 表A.2(2)	STC 表A.2(2)	LDC 表A.2(2)	OPC 表A.2(2)	XORC 表A.2(2)	ANDC 表A.2(2)	LDC 表A.2(2)	ADD 表A.2(2)	BVC 表A.2(2)	BVS 表A.2(2)	BPL 表A.2(2)	BMI 表A.2(2)	BGE 表A.2(2)	BLT 表A.2(2)	BGT 表A.2(2)	BLE 表A.2(2)
1	表A.2(2) 表A.2(2)	表A.2(2) 表A.2(2)	OR.B 表A.2(2)	XOR.B 表A.2(2)	AND.B 表A.2(2)	表A.2(2)	SUB 表A.2(2)	CMP 表A.2(2)	JMP 表A.2(2)	JSR 表A.2(2)	MOV 表A.2(2)	ADDX 表A.2(2)	ADDX 表A.2(2)	SUBX 表A.2(2)		
2																
3																
4	BRA 表A.2(2)	BRN 表A.2(2)	BHI 表A.2(2)	BLS 表A.2(2)	BCC 表A.2(2)	BCS 表A.2(2)	BNE 表A.2(2)	BNG 表A.2(2)	BVC 表A.2(2)	BVS 表A.2(2)	BPL 表A.2(2)	BMI 表A.2(2)	BGE 表A.2(2)	BLT 表A.2(2)	BGT 表A.2(2)	BLE 表A.2(2)
5	MULXU DIVXU	MULXU DIVXU	DIVXU MULXU	DIVXU MULXU	RTS BTR	BSR BTST	RTS BTST	TRAPA 表A.2(2)								
6																
7	BSET BNOT		BCLR BTST		OR BOR	XOR BXOR	AND BAND	AND BAND	BSR BIST							
8																
9																
A																
B																
C																
D																
E																
F																

表 A.2 オペレーションコードマップ (2)

命令コード :

第1バイト		第2バイト	
AH	AL	BH	BL

BH AH AL	0	1	2	3	4	5	6	7	8	9	A	B	C	D	E	F
	01	MOV			LDC/STC		SLEEP							表A.2(3)	表A.2(3)	表A.2(3)
0A	INC															
0B	ADD\$				INC		INC		ADD\$					INC		INC
0F	DA\$													MOV		
10	SHLL				SHLL				SHAL					SHAL		
11	SHLR				SHLR				SHAR					SHAR		
12	ROTXL				ROTXL				ROTL					ROTL		
13	ROTXR				ROTXR				ROTR					ROTR		
17	NOT				NOT		EXTU		EXTU		NEG			NEG		EXTS
1A	DEC													EXTS		EXTS
1B	SUB\$						DEC		DEC					SUB		SUB
1F	DAS													CMP		CMP
58	BRA	BRN	BHI	BLS	BCC	BNE	BEQ	BVC	BVS	BPL	BMI	BGE	BLT	BGT	BLE	
79	MOV	ADD	CMP	SUB	OR	XOR	AND									
7A	MOV	ADD	CMP	SUB	OR	XOR	AND									

表 A.2 オペレーションコードマップ (3)

命令コード :	第1バイト		第2バイト		第3バイト		第4バイト		CL	AH	AL	BH	BL	CH	CL	DH	DL
	AH	AL	BH	BL	CH	CL	DH	DL									
AHABBBBCH																	
01406																	
01C05	MULXS		MULXS														
01D05		DIVXS			DIYS												
01F06						OR	XOR	AND									
7C:06 ^{*1}					BTST												
7C:07 ^{*1}	BSET	BNOT	BCLR		BTST	BOR	BXOR	BAND	BLD								
7D:06 ^{*1}	BSET	BNOT	BCLR			BIOR	BIXOR	BAND	BLD								
7D:07 ^{*1}	BSET	BNOT	BCLR					BAND	BLD								
7Eaa6 ^{*2}					BTST												
7Eaa7 ^{*2}	BSET	BNOT	BCLR		BTST	BOR	BXOR	BAND	BLD								
7Faa6 ^{*2}	BSET	BNOT	BCLR			BIOR	BIXOR	BAND	BLD								
7Faa7 ^{*2}	BSET	BNOT	BCLR					BAND	BLD								

【注】^{*1} rはレジスタ指定部^{*2} aaは絶対アドレス指定部

A.3 命令実行ステート数

H8/300H CPU の各命令についての実行状態と実行ステート数の計算方法を示します。

表 A.4 に各命令の実行状態として、命令実行中に行われる命令フェッチ、データリード / ライト等のサイクル数を示し、表 A.3 に各々のサイズに必要なステート数を示します。

命令実行ステート数は次の計算式で計算されます。

$$\text{実行ステート数} = I \cdot S_I + J \cdot S_J + K \cdot S_K + L \cdot S_L + M \cdot S_M + N \cdot S_N$$

実行ステート数計算例

(例) アドバンストモード、スタック領域を外部空間に設定、内部周辺モジュールアクセス時 8 ビットバス幅、外部デバイスアクセス時 16 ビットバス幅で 3 ステートアクセス 1 ウェイト挿入とした場合

1. BSET #0, @FFF7C7:8

表A.4より

$$I = L = 2, J = K = M = N = 0$$

表A.3より

$$S_I = 4, S_L = 3$$

$$\text{実行ステート数} = 2 \times 4 + 2 \times 3 = 14$$

2. JSR @@30

表A.4より

$$I = J = K = 2, L = M = N = 0$$

表A.3より

$$S_I = S_J = S_K = 4$$

$$\text{実行ステート数} = 2 \times 4 + 2 \times 4 + 2 \times 4 = 24$$

表 A.3 実行状態 (サイクル) に要するステート数

実行状態 (サイクル)	ア ク セ ス 対 象						
	内 藏 メモリ	内 藏 周 边 モ デ ュ ル		外 部 デ バ イ 斯			
		8 ビ ッ ト バ ス		16 ビ ッ ト バ ス		8 ビ ッ ト バ ス	
		8 ビ ッ ト バ ス	16 ビ ッ ト バ ス	2 ステート アクセス	3 ステート アクセス	2 ステート アクセス	3 ステート アクセス
命令フェッチ S_I	2	6	3	4	6+2m	2	3+m
分岐アドレスリード S_J							
スタック操作 S_K							
バイトデータアクセス S_L		3		2	3+m		
ワードデータアクセス S_M		6		4	6+2m		
内部動作 S_N				1			

《記号説明》

m : 外部デバイスアクセス時のウェイターステート数

付録

表 A.4 命令実行状態 (サイクル数)

命令	ニーモニック	命令 フェッチ	分岐 アドレス リード	スタック 操作	バイト データ アクセス	ワード データ アクセス	内部動作
			I				
ADD	ADD.B #xx:8, Rd	1					
	ADD.B Rs, Rd	1					
	ADD.W #xx:16, Rd	2					
	ADD.W Rs, Rd	1					
	ADD.L #xx:32, ERd	3					
	ADD.L ERs, ERd	1					
ADDS	ADDS #1/2/4, ERd	1					
ADDX	ADDX #xx:8, Rd	1					
	ADDX Rs, Rd	1					
AND	AND.B #xx:8, Rd	1					
	AND.B Rs, Rd	1					
	AND.W #xx:16, Rd	2					
	AND.W Rs, Rd	1					
	AND.L #xx:32, ERd	3					
	AND.L ERs, ERd	2					
ANDC	ANDC #xx:8, CCR	1					
BAND	BAND #xx:3, Rd	1					
	BAND #xx:3, @ERd	2				1	
	BAND #xx:3, @aa:8	2				1	
Bcc	BRA d:8 (BT d:8)	2					
	BRN d:8 (BF d:8)	2					
	BHI d:8	2					
	BLS d:8	2					
	BCC d:8 (BHS d:8)	2					
	BCS d:8 (BLO d:8)	2					
	BNE d:8	2					
	BEQ d:8	2					
	BVC d:8	2					
	BVS d:8	2					
	BPL d:8	2					
	BMI d:8	2					
	BGE d:8	2					
	BLT d:8	2					
	BGT d:8	2					

命令	ニーモニック	命令 フェッチ	分岐	スタック	バイト	ワード	内部動作
			I	J	K	L	M
Bcc	BLE d:8	2					
	BRA d:16 (BT d:16)	2					2
	BRN d:16 (BF d:16)	2					2
	BHI d:16	2					2
	BLS d:16	2					2
	BCC d:16 (BHS d:16)	2					2
	BCS d:16 (BLO d:16)	2					2
	BNE d:16	2					2
	BEQ d:16	2					2
	BVC d:16	2					2
	BVS d:16	2					2
	BPL d:16	2					2
	BMI d:16	2					2
	BGE d:16	2					2
	BLT d:16	2					2
	BGT d:16	2					2
	BLE d:16	2					2
BCLR	BCLR #xx:3, Rd	1					
	BCLR #xx:3, @ERd	2			2		
	BCLR #xx:3, @aa:8	2			2		
	BCLR Rn, Rd	1					
	BCLR Rn, @ERd	2			2		
	BCLR Rn, @aa:8	2			2		
BIAND	BIAND #xx:3, Rd	1					
	BIAND #xx:3, @ERd	2			1		
	BIAND #xx:3, @aa:8	2			1		
BILD	BILD #xx:3, Rd	1					
	BILD #xx:3, @ERd	2			1		
	BILD #xx:3, @aa:8	2			1		
BIOR	BIOR #xx:8, Rd	1					
	BIOR #xx:8, @ERd	2			1		
	BIOR #xx:8, @aa:8	2			1		
BIST	BIST #xx:3, Rd	1					
	BIST #xx:3, @ERd	2			2		
	BIST #xx:3, @aa:8	2			2		
BIXOR	BIXOR #xx:3, Rd	1					
	BIXOR #xx:3, @ERd	2			1		
	BIXOR #xx:3, @aa:8	2			1		
BLD	BLD #xx:3, Rd	1					
	BLD #xx:3, @ERd	2			1		
	BLD #xx:3, @aa:8	2			1		

付録

命令	ニーモニック	命令 フェッチ	分岐	スタック	バイト	ワード	内部動作
			I	J	K	L	N
BNOT	BNOT #xx:3, Rd	1				2	
	BNOT #xx:3, @ERd	2				2	
	BNOT #xx:3, @aa:8	2				2	
	BNOT Rn, Rd	1				2	
	BNOT Rn, @ERd	2				2	
	BNOT Rn, @aa:8	2				2	
BOR	BOR #xx:3, Rd	1				1	
	BOR #xx:3, @ERd	2				1	
	BOR #xx:3, @aa:8	2				1	
BSET	BSET #xx:3, Rd	1				2	
	BSET #xx:3, @ERd	2				2	
	BSET #xx:3, @aa:8	2				2	
	BSET Rn, Rd	1				2	
	BSET Rn, @ERd	2				2	
	BSET Rn, @aa:8	2				2	
BSR	BSR d:8	ノ-マル	2		1		
		アドバンスト	2		2		
	BSR d:16	ノ-マル	2		1		2
		アドバンスト	2		2		2
BST	BST #xx:3, Rd	1				2	
	BST #xx:3, @ERd	2				2	
	BST #xx:3, @aa:8	2				2	
BTST	BTST #xx:3, Rd	1				1	
	BTST #xx:3, @ERd	2				1	
	BTST #xx:3, @aa:8	2				1	
	BTST Rn, Rd	1				1	
	BTST Rn, @ERd	2				1	
	BTST Rn, @aa:8	2				1	
BXOR	BXOR #xx:3, Rd	1				1	
	BXOR #xx:3, @ERd	2				1	
	BXOR #xx:3, @aa:8	2				1	
CMP	CMP.B #xx:8, Rd	1					
	CMP.B Rs, Rd	1					
	CMP.W #xx:16, Rd	2					
	CMP.W Rs, Rd	1					
	CMP.L #xx:32, ERd	3					
	CMP.L ERs, ERd	1					
DAA	DAA Rd	1					
DAS	DAS Rd	1					

命令	ニーモニック	命令	分岐	スタック	バイト	ワード	内部動作
		フェッチ	アドレス リード	操作	データ アクセス	データ アクセス	
		I	J	K	L	M	N
DEC	DEC.B Rd	1					
	DEC.W #1/2, Rd	1					
	DEC.L #1/2, ERd	1					
DIVXS	DIVXS.B Rs, Rd	2					12
	DIVXS.W Rs, ERd	2					20
DIVXU	DIVXU.B Rs, Rd	1					12
	DIVXU.W Rs, ERd	1					20
EEPMOV	EEPMOV.B	2			2n+2 ^{*1}		
	EEPMOV.W	2			2n+2 ^{*1}		
EXTS	EXTS.W Rd	1					
	EXTS.L ERd	1					
EXTU	EXTU.W Rd	1					
	EXTU.L ERd	1					
INC	INC.B Rd	1					
	INC.W #1/2, Rd	1					
	INC.L #1/2, ERd	1					
JMP	JMP @ERn	2					
	JMP @aa:24	2					2
	JMP @@aa:8	ノーマル	2	1			2
		アドバンスト	2	2			2
JSR	JSR @ERn	ノーマル	2		1		
		アドバンスト	2		2		
	JSR @aa:24	ノーマル	2		1		2
		アドバンスト	2		2		2
	JSR @@aa:8	ノーマル	2	1	1		
		アドバンスト	2	2	2		
LDC	LDC #xx:8, CCR	1					
	LDC Rs, CCR	1					
	LDC @ERs, CCR	2					
	LDC @(d:16, ERs), CCR	3					
	LDC @(d:24, ERs), CCR	5					
	LDC @ERs+, CCR	2					
	LDC @aa:16, CCR	3					
	LDC @aa:24, CCR	4					

付録

命令	ニーモニック	命令 フェッチ	分岐	スタック	バイト	ワード	内部動作
			I	J	K	L	
MOV	MOV.B #xx:8, Rd	1					2
	MOV.B Rs, Rd	1					
	MOV.B @ERs, Rd	1			1		
	MOV.B @(d:16, ERs), Rd	2			1		
	MOV.B @(d:24, ERs), Rd	4			1		
	MOV.B @ERs+, Rd	1			1		
	MOV.B @aa:8, Rd	1			1		
	MOV.B @aa:16, Rd	2			1		
	MOV.B @aa:24, Rd	3			1		
	MOV.B Rs, @ERd	1			1		
	MOV.B Rs, @(d:16, ERd)	2			1		
	MOV.B Rs, @(d:24, ERd)	4			1		
	MOV.B Rs, @-ERd	1			1		2
	MOV.B Rs, @aa:8	1			1		
	MOV.B Rs, @aa:16	2			1		
	MOV.B Rs, @aa:24	3			1		
	MOV.W #xx:16, Rd	2					
	MOV.W Rs, Rd	1					
	MOV.W @ERs, Rd	1				1	
	MOV.W @(d:16, ERs), Rd	2				1	
	MOV.W @(d:24, ERs), Rd	4				1	
	MOV.W @ERs+, Rd	1				1	
	MOV.W @aa:16, Rd	2				1	
	MOV.W @aa:24, Rd	3				1	
	MOV.W Rs, @ERd	1				1	
	MOV.W Rs, @(d:16, ERd)	2				1	
	MOV.W Rs, @(d:24, ERd)	4				1	
	MOV.W Rs, @-ERd	1				1	2
	MOV.W Rs, @aa:16	2				1	
	MOV.W Rs, @aa:24	3				1	
	MOV.L #xx:32, ERd	3					
	MOV.L ERs, ERd	1					
	MOV.L @ERs, ERd	2				2	
	MOV.L @(d:16, ERs), ERd	3				2	
	MOV.L @(d:24, ERs), ERd	5				2	
MOV.L	MOV.L @ERs+, ERd	2				2	2
	MOV.L @aa:16, ERd	3				2	
	MOV.L @aa:24, ERd	4				2	
	MOV.L ERs, @ERd	2				2	
	MOV.L ERs, @(d:16, ERd)	3				2	
	MOV.L ERs, @(d:24, ERd)	5				2	
	MOV.L ERs, @-ERd	2				2	
	MOV.L ERs, @aa:16	3				2	
	MOV.L ERs, @aa:24	4				2	

命令	ニーモニック	命令 フェッチ	分岐	スタック	バイト	ワード	内部動作
			I	J	K	L	N
MOVFPE	MOVFPE @aa:16, Rd* ²	2			1		
MOVTPE	MOVTPE Rs, @aa:16* ²	2			1		
MULXS	MULXS.B Rs, Rd MULXS.W Rs, ERd	2 2					12 20
MULXU	MULXU.B Rs, Rd MULXU.W Rs, ERd	1 1					12 20
NEG	NEG.B Rd NEG.W Rd NEG.L ERd	1 1 1					
NOP	NOP	1					
NOT	NOT.B Rd NOT.W Rd NOT.L ERd	1 1 1					
OR	OR.B #xx:8, Rd OR.B Rs, Rd OR.W #xx:16, Rd OR.W Rs, Rd OR.L #xx:32, ERd OR.L ERs, ERd	1 1 2 1 3 2					
ORC	ORC #xx:8, CCR	1					
POP	POP.W Rn POP.L ERn	1 2				1 2	2 2
PUSH	PUSH.W Rn PUSH.L ERn	1 2				1 2	2 2
ROTL	ROTL.B Rd ROTL.W Rd ROTL.L ERd	1 1 1					
ROTR	ROTR.B Rd ROTR.W Rd ROTR.L ERd	1 1 1					
ROTXL	ROTXL.B Rd ROTXL.W Rd ROTXL.L ERd	1 1 1					
ROTXR	ROTXR.B Rd ROTXR.W Rd ROTXR.L ERd	1 1 1					
RTE	RTE	2		2			2
RTS	RTS	ノーマル	2		1		2
		アドバンスト	2		2		2

付録

命令	ニーモニック	命令 フェッチ	分岐	スタック	バイト	ワード	内部動作
			I	J	K	L	M
SHAL	SHAL.B Rd	1					
	SHAL.W Rd	1					
	SHAL.L ERd	1					
SHAR	SHAR.B Rd	1					
	SHAR.W Rd	1					
	SHAR.L ERd	1					
SHLL	SHLL.B Rd	1					
	SHLL.W Rd	1					
	SHLL.L ERd	1					
SHLR	SHLR.B Rd	1					
	SHLR.W Rd	1					
	SHLR.L ERd	1					
SLEEP	SLEEP	1					
STC	STC CCR, Rd	1					
	STC CCR, @ERd	2					
	STC CCR, @(d:16, ERd)	3					
	STC CCR, @(d:24, ERd)	5					
	STC CCR, @-ERd	2					
	STC CCR, @aa:16	3					
	STC CCR, @aa:24	4					
SUB	SUB.B Rs, Rd	1					
	SUB.W #xx:16, Rd	2					
	SUB.W Rs, Rd	1					
	SUB.L #xx:32, ERd	3					
	SUB.L ERs, ERd	1					
SUBS	SUBS #1/2/4, ERd	1					
SUBX	SUBX #xx:8, Rd	1					
	SUBX Rs, Rd	1					
TRAPA	TRAPA #x:2 ノ-マル	2	1	2			4
	アドバンスト	2	2	2			4
XOR	XOR.B #xx:8, Rd	1					
	XOR.B Rs, Rd	1					
	XOR.W #xx:16, Rd	2					
	XOR.W Rs, Rd	1					
	XOR.L #xx:32, ERd	3					
	XOR.L ERs, ERd	2					
XORC	XORC #xx:8, CCR	1					

【注】 *1 n は R4L、R4 の設定値です。ソース側、デスティネーション側のアクセスが、それぞれ(n+1)回行われます。

*2 本 LSI では使用できません。

B. 内部 I/O レジスター一覧

表 B.1 H8/3024 グループの内部 I/O レジスタ仕様比較

下位アドレス	H8/3024 マスク ROM 品 H8/3026 マスク ROM 品	H8/3026 F-ZTAT	H8/3024 F-ZTAT	モジュール
H'EE01E	ADRCR			バスコントローラ
H'EE030	—	FLMCR1		フラッシュメモリ
H'EE031	—	FLMCR2		
H'EE032	—	EBCR1	EBCR	
H'EE033	—	EBCR2		
H'EE077	—	RAMCR	RAMCR	
H'EE07D	—			

- 【注】 1. 「—」部は、アクセスすると常に 1 が読み出されます。ライトは無効です。
 2. 部分は、アクセスが禁止されています。アクセスした場合、正常動作は保証されません。

付録

B.1 アドレシー一覧 (H8/3026F-ZTAT、H8/3026 マスク ROM 品の場合)

下位アドレス	レジスタ名	データバス幅	ピット名								モジュール名
			ピット7	ピット6	ピット5	ピット4	ピット3	ピット2	ピット1	ピット0	
H'EE000	P1DDR	8	P17DDR	P16DDR	P15DDR	P14DDR	P13DDR	P12DDR	P11DDR	P10DDR	ポート1
H'EE001	P2DDR	8	P27DDR	P26DDR	P25DDR	P24DDR	P23DDR	P22DDR	P21DDR	P20DDR	ポート2
H'EE002	P3DDR	8	P37DDR	P36DDR	P35DDR	P34DDR	P33DDR	P32DDR	P31DDR	P30DDR	ポート3
H'EE003	P4DDR	8	P47DDR	P46DDR	P45DDR	P44DDR	P43DDR	P42DDR	P41DDR	P40DDR	ポート4
H'EE004	P5DDR	8					P53DDR	P52DDR	P51DDR	P50DDR	ポート5
H'EE005	P6DDR	8		P66DDR	P65DDR	P64DDR	P63DDR	P62DDR	P61DDR	P60DDR	ポート6
H'EE006											
H'EE007	P8DDR	8				P84DDR	P83DDR	P82DDR	P81DDR	P80DDR	ポート8
H'EE008	P9DDR	8			P95DDR	P94DDR	P93DDR	P92DDR	P91DDR	P90DDR	ポート9
H'EE009	PADDR	8	PA7DDR	PA6DDR	PA5DDR	PA4DDR	PA3DDR	PA2DDR	PA1DDR	PA0DDR	ポートA
H'EE00A	PBDDR	8	PB7DDR	PB6DDR	PB5DDR	PB4DDR	PB3DDR	PB2DDR	PB1DDR	PB0DDR	ポートB
H'EE00B											
H'EE00C											
H'EE00D											
H'EE00E											
H'EE00F											
H'EE010											
H'EE011	MDCR	8						MDS2	MDS1	MDS0	システム制御
H'EE012	SYSCR	8	SSBY	STS2	STS1	STS0	UE	NMIEG	SSOE	RAME	
H'EE013	BRCR	8	A23E	A22E	A21E	A20E				BRLE	バスコントローラ
H'EE014	ISCR	8			IRQ5SC	IRQ4SC	IRQ3SC	IRQ2SC	IRQ1SC	IRQ0SC	割り込みコントローラ
H'EE015	IER	8			IRQ5E	IRQ4E	IRQ3E	IRQ2E	IRQ1E	IRQ0E	
H'EE016	ISR	8			IRQ5F	IRQ4F	IRQ3F	IRQ2F	IRQ1F	IRQ0F	
H'EE017											
H'EE018	IPRA	8	IPRA7	IPRA6	IPRA5	IPRA4	IPRA3	IPRA2	IPRA1	IPRA0	
H'EE019	IPRB	8	IPRB7	IPRB6			IPRB3	IPRB2			
H'EE01A	DASTCR	8								DASTE	D/A 変換器
H'EE01B	DIVCR	8							DIV1	DIV0	システム制御
H'EE01C	MSTCRH	8	PSTOP						MSTPH1	MSTPH0	
H'EE01D	MSTCTRL	8				MSTPL4	MSTPL3	MSTPL2		MSTPL0	バスコントローラ
H'EE01E	ADRCR	8								ADRCTL	
H'EE01F	CSCR	8	CS7E	CS6E	CS5E	CS4E					
H'EE020	ABWCR	8	ABW7	ABW6	ABW5	ABW4	ABW3	ABW2	ABW1	ABW0	バスコントローラ
H'EE021	ASTCR	8	AST7	AST6	AST5	AST4	AST3	AST2	AST1	AST0	
H'EE022	WCRH	8	W71	W70	W61	W60	W51	W50	W41	W40	
H'EE023	WCRL	8	W31	W30	W21	W20	W11	W10	W01	W00	
H'EE024	BCR	8	ICIS1	ICIS0	* ²	* ²	* ²		RDEA	WAITE	
H'EE025											

下位アドレス	レジスタ名	データバス幅	ピット名								モジュール名	
			ピット7	ピット6	ピット5	ピット4	ピット3	ピット2	ピット1	ピット0		
H'EE026	リザーブ領域（アクセス禁止）										フラッシュメモリ	
H'EE027												
H'EE028												
H'EE029												
H'EE02A												
H'EE02B												
H'EE02C												
H'EE02D												
H'EE02E												
H'EE02F												
H'EE030	FLMCR1 ^{※5}	8	FWE	SWE	ESU	PSU	EV	PV	E	P	フラッシュメモリ	
H'EE031	FLMCR2 ^{※5}	8	FLER	* ¹								
H'EE032	EBR1 ^{※5}	8	EB7	EB6	EB5	EB4	EB3	EB2	EB1	EB0		
H'EE033	EBR2 ^{※5}	8					EB11	EB10	EB9	EB8		
H'EE034												
H'EE035												
H'EE036												
H'EE037												
H'EE038	リザーブ領域（アクセス禁止）											
H'EE039												
H'EE03A												
H'EE03B												
H'EE03C	P2PCR	8	P27PCR	P26PCR	P25PCR	P24PCR	P23PCR	P22PCR	P21PCR	P20PCR	ポート2	
H'EE03D												
H'EE03E	P4PCR	8	P47PCR	P46PCR	P45PCR	P44PCR	P43PCR	P42PCR	P41PCR	P40PCR	ポート4	
H'EE03F	P5PCR	8					P53PCR	P52PCR	P51PCR	P50PCR	ポート5	
H'EE040												
H'EE041												
H'EE042												
H'EE043												
H'EE044												
H'EE045												
H'EE046												
H'EE047												
H'EE048												
H'EE049												
H'EE04A												
H'EE04B												
H'EE04C												
H'EE04D												

付録

下位 アドレス	レジスタ 名	データ バス幅	ピット名								モジュール 名
			ピット7	ピット6	ピット5	ピット4	ピット3	ピット2	ピット1	ピット0	
H'EE04E											
H'EE04F											
H'EE050											
H'EE051											
H'EE052											
H'EE053											
H'EE054											
H'EE055											
H'EE056											
H'EE057											
H'EE058											
H'EE059											
H'EE05A											
H'EE05B											
H'EE05C											
H'EE05D											
H'EE05E											
H'EE05F											
H'EE060											
H'EE061											
H'EE062											
H'EE063											
H'EE064											
H'EE065											
H'EE066											
H'EE067											
H'EE068											
H'EE069											
H'EE06A											
H'EE06B											
H'EE06C											
H'EE06D											
H'EE06E											
H'EE06F											
H'EE070											
H'EE071											
H'EE072											
H'EE073											

下位アドレス	レジスタ名	データバス幅	ピット名								モジュール名			
			ピット7	ピット6	ピット5	ピット4	ピット3	ピット2	ピット1	ピット0				
H'EE074	リザーブ領域（アクセス禁止）													
H'EE075														
H'EE076														
H'EE077	RAMCR*5	8						RAMS	RAM2	RAM1	RAM0	フラッシュメモリ		
H'EE078	リザーブ領域（アクセス禁止）													
H'EE079														
H'EE07A														
H'EE07B														
H'EE07C														
H'EE07D														
H'EE07E														
H'EE07F														
H'EE080														
H'EE081														
H'FFF20	リザーブ領域（アクセス禁止）													
H'FFF21														
H'FFF22														
H'FFF23														
H'FFF24														
H'FFF25														
H'FFF26														
H'FFF27														
H'FFF28														
H'FFF29														
H'FFF2A														
H'FFF2B														
H'FFF2C														
H'FFF2D														
H'FFF2E														
H'FFF2F														
H'FFF30														
H'FFF31														
H'FFF32														
H'FFF33														
H'FFF34														
H'FFF35														
H'FFF36														
H'FFF37														
H'FFF38														

付録

下位 アドレス	レジスタ 名	データ バス幅	ピット名								モジュール 名
			ピット7	ピット6	ピット5	ピット4	ピット3	ピット2	ピット1	ピット0	
H'FFF39											
H'FFF3A											
H'FFF3B											
H'FFF3C											
H'FFF3D											
H'FFF3E											
H'FFF3F											
H'FFF40											
H'FFF41											
H'FFF42											
H'FFF43											
H'FFF44											
H'FFF45											
H'FFF46											
H'FFF47											
H'FFF48											
H'FFF49											
H'FFF4A											
H'FFF4B											
H'FFF4C											
H'FFF4D											
H'FFF4E											
H'FFF4F											
H'FFF50											
H'FFF51											
H'FFF52											
H'FFF53											
H'FFF54											
H'FFF55											
H'FFF56											
H'FFF57											
H'FFF58											
H'FFF59											
H'FFF5A											
H'FFF5B											
H'FFF5C											
H'FFF5D											
H'FFF5E											
H'FFF5F											

下位アドレス	レジスタ名	データバス幅	ピット名								モジュール名
			ピット7	ピット6	ピット5	ピット4	ピット3	ピット2	ピット1	ピット0	
H'FFF60	TSTR	8						STR2	STR1	STR0	16ビット タイム 共通
H'FFF61	TSNC	8						SYNC2	SYNC1	SYNC0	
H'FFF62	TMDR	8		MDF	FDIR			PWM2	PWM1	PWM0	
H'FFF63	TOLR	8			TOB2	TOA2	TOB1	TOA1	TOB0	TOA0	
H'FFF64	TISRA	8		IMIEA2	IMIEA1	IMIEA0		IMFA2	IMFA1	IMFA0	
H'FFF65	TISRB	8		IMIEB2	IMIEB1	IMIEB0		IMFB2	IMFB1	IMFB0	
H'FFF66	TISRC	8		OVIE2	OVIE1	OVIE0		OVF2	OVF1	OVF0	
H'FFF67											
H'FFF68	16TCR0	8		CCLR1	CCLR0	CKEG1	CKEG0	TPSC2	TPSC1	TPSC0	16ビット タイム チャネル0
H'FFF69	TIOR0	8		IOB2	IOB1	IOB0		IOA2	IOA1	IOA0	
H'FFF6A	16TCNT0H	16									
H'FFF6B	16TCNT0L										
H'FFF6C	GRA0H	16									
H'FFF6D	GRA0L										
H'FFF6E	GRB0H	16									
H'FFF6F	GRB0L										
H'FFF70	16TCR1	8		CCLR1	CCLR0	CKEG1	CKEG0	TPSC2	TPSC1	TPSC0	16ビット タイム チャネル1
H'FFF71	TIOR1	8		IOB2	IOB1	IOB0		IOA2	IOA1	IOA0	
H'FFF72	16TCNT1H	16									
H'FFF73	16TCNT1L										
H'FFF74	GRA1H	16									
H'FFF75	GRA1L										
H'FFF76	GRB1H	16									
H'FFF77	GRB1L										
H'FFF78	16TCR2	8		CCLR1	CCLR0	CKEG1	CKEG0	TPSC2	TPSC1	TPSC0	16ビット タイム チャネル2
H'FFF79	TIOR2	8		IOB2	IOB1	IOB0		IOA2	IOA1	IOA0	
H'FFF7A	16TCNT2H	16									
H'FFF7B	16TCNT2L										
H'FFF7C	GRA2H	16									
H'FFF7D	GRA2L										
H'FFF7E	GRB2H	16									
H'FFF7F	GRB2L										
H'FFF80	8TCR0	8	CMIEB	CMIEA	OVIE	CCLR1	CCLR0	CKS2	CKS1	CKS0	8ビット タイム チャネル0/1
H'FFF81	8TCR1	8	CMIEB	CMIEA	OVIE	CCLR1	CCLR0	CKS2	CKS1	CKS0	
H'FFF82	8TCSR0	8	CMFB	CMFA	OVF	ADTE	OIS3	OIS2	OS1	OS0	
H'FFF83	8TCSR1	8	CMFB	CMFA	OVF	ICE	OIS3	OIS2	OS1	OS0	
H'FFF84	TCORA0	8									
H'FFF85	TCORA1	8									
H'FFF86	TCORB0	8									

付録

下位アドレス	レジスタ名	データバス幅	ビット名								モジュール名
			ビット7	ビット6	ビット5	ビット4	ビット3	ビット2	ビット1	ビット0	
H'FFF87	TCORB1	8									8ビット タイマ チャネル 0/1
H'FFF88	8TCNT0	8									
H'FFF89	8TCNT1	8									
H'FFF8A											
H'FFF8B											
H'FFF8C	TCSR ^{*3}	8	OVF	WT/IT	TME			CKS2	CKS1	CKS0	WDT
H'FFF8D	TCNT ^{*3}	8									
H'FFF8E											
H'FFF8F	RSTCSR ^{*3}	8	WRST								
H'FFF90	8TCR2	8	CMIEB	CMIEA	OVIE	CCLR1	CCLR0	CKS2	CKS1	CKS0	8ビット タイマ チャネル 2/3
H'FFF91	8TCR3	8	CMIEB	CMIEA	OVIE	CCLR1	CCLR0	CKS2	CKS1	CKS0	
H'FFF92	8TCSR2	8	CMFB	CMFA	OVF		OIS3	OIS2	OS1	OS0	
H'FFF93	8TCSR3	8	CMFB	CMFA	OVF	ICE	OIS3	OIS2	OS1	OS0	
H'FFF94	TCORA2	8									
H'FFF95	TCORA3	8									
H'FFF96	TCORB2	8									
H'FFF97	TCORB3	8									
H'FFF98	8TCNT2	8									
H'FFF99	8TCNT3	8									
H'FFF9A											
H'FFF9B											
H'FFF9C	DADR0	8									D/A 変換器
H'FFF9D	DADR1	8									
H'FFF9E	DACR	8	DAOE1	DAOE0	DAE						
H'FFF9F	リザーブ領域（アクセス禁止）										
H'FFFA0	TPMR	8					G3NOV	G2NOV	G1NOV	G0NOV	TPC
H'FFFA1	TPCR	8	G3CMS1	G3CMS0	G2CMS1	G2CMS0	G1CMS1	G1CMS0	G0CMS1	G0CMS0	
H'FFFA2	NDERB	8	NDER15	NDER14	NDER13	NDER12	NDER11	NDER10	NDER9	NDER8	
H'FFFA3	NDERA	8	NDER7	NDER6	NDER5	NDER4	NDER3	NDER2	NDER1	NDER0	
H'FFFA4	NDRB ^{*4}	8	NDR15	NDR14	NDR13	NDR12	NDR11	NDR10	NDR9	NDR8	
			NDR15	NDR14	NDR13	NDR12					
H'FFFA5	NDRA ^{*4}	8	NDR7	NDR6	NDR5	NDR4	NDR3	NDR2	NDR1	NDR0	
			NDR7	NDR6	NDR5	NDR4					
H'FFFA6	NDRB ^{*4}	8									
							NDR11	NDR10	NDR9	NDR8	
H'FFFA7	NDRA ^{*4}	8									
							NDR3	NDR2	NDR1	NDR0	
H'FFFA8											
H'FFFA9											

下位アドレス	レジスタ名	データバス幅	ピット名								モジュール名
			ピット7	ピット6	ピット5	ピット4	ピット3	ピット2	ピット1	ピット0	
H'FFFFAA											
H'FFFFAB											
H'FFFCAC											
H'FFFDAD											
H'FFFAE											
H'FFFAF											
H'FFFFB0	SMR	8	C/A	CHR	PE	O/E	STOP	MP	CKS1	CKS0	SCI チャネル0
H'FFFFB1	BRR	8									
H'FFFFB2	SCR	8	TIE	RIE	TE	RE	MPIE	TEIE	CKE1	CKE0	
H'FFFFB3	TDR	8									
H'FFFFB4	SSR	8	TDRE	RDRF	ORER	FER/ERS	PER	TEND	MPB	MPBT	
H'FFFFB5	RDR	8									
H'FFFFB6	SCMR	8					SDIR	SINV		SMIF	
H'FFFFB7	リザーブ領域(アクセス禁止)										
H'FFFFB8	SMR	8	C/A	CHR	PE	O/E	STOP	MP	CKS1	CKS0	SCI チャネル1
H'FFFFB9	BRR	8									
H'FFFBA	SCR	8	TIE	RIE	TE	RE	MPIE	TEIE	CKE1	CKE0	
H'FFFFBB	TDR	8									
H'FFFBC	SSR	8	TDRE	RDRF	ORER	FER/ERS	PER	TEND	MPB	MPBT	
H'FFFFBD	RDR	8									
H'FFFFBE	SCMR	8					SDIR	SINV		SMIF	
H'FFFFBF	リザーブ領域(アクセス禁止)										
H'FFFC0											
H'FFFC1											
H'FFFC2											
H'FFFC3											
H'FFFC4											
H'FFFC5											
H'FFFC6											
H'FFFC7											
H'FFFC8											
H'FFFC9											
H'FFFC A											
H'FFFCB											
H'FFFC C											
H'FFFC D											
H'FFFC E											
H'FFFC F											

付録

下位アドレス	レジスタ名	データバス幅	ピット名								モジュール名
			ピット7	ピット6	ピット5	ピット4	ピット3	ピット2	ピット1	ピット0	
H'FFFD0	P1DR	8	P17	P16	P15	P14	P13	P12	P11	P10	ポート1
H'FFFD1	P2DR	8	P27	P26	P25	P24	P23	P22	P21	P20	ポート2
H'FFFD2	P3DR	8	P37	P36	P35	P34	P33	P32	P31	P30	ポート3
H'FFFD3	P4DR	8	P47	P46	P45	P44	P43	P42	P41	P40	ポート4
H'FFFD4	P5DR	8					P53	P52	P51	P50	ポート5
H'FFFD5	P6DR	8	P67	P66	P65	P64	P63	P62	P61	P60	ポート6
H'FFFD6	P7DR	8	P77	P76	P75	P74	P73	P72	P71	P70	ポート7
H'FFFD7	P8DR	8				P84	P83	P82	P81	P80	ポート8
H'FFFD8	P9DR	8			P95	P94	P93	P92	P91	P90	ポート9
H'FFFD9	PADR	8	PA7	PA6	PA5	PA4	PA3	PA2	PA1	PA0	ポートA
H'FFFDA	PBDR	8	PB7	PB6	PB5	PB4	PB3	PB2	PB1	PB0	ポートB
H'FFFDB											
H'FFFDC											
H'FFFDD											
H'FFFDE											
H'FFFDF											
H'FFFE0	ADDRAH	8	AD9	AD8	AD7	AD6	AD5	AD4	AD3	AD2	A/D 変換器
H'FFFE1	ADDRAL	8	AD1	AD0							
H'FFFE2	ADDRBH	8	AD9	AD8	AD7	AD6	AD5	AD4	AD3	AD2	
H'FFFE3	ADDRBL	8	AD1	AD0							
H'FFFE4	ADDRCH	8	AD9	AD8	AD7	AD6	AD5	AD4	AD3	AD2	
H'FFFE5	ADDRCL	8	AD1	AD0							
H'FFFE6	ADDRDH	8	AD9	AD8	AD7	AD6	AD5	AD4	AD3	AD2	
H'FFFE7	ADDRDL	8	AD1	AD0							
H'FFFE8	ADCSR	8	ADF	ADIE	ADST	SCAN	CKS	CH2	CH1	CH0	
H'FFFE9	ADCR	8	TRGE								

【注】 *1 FLMCR2 のピット6~0へのライトは禁止されています。

*2 BCR のピット5~3へのライトは禁止されています。

*3 TCSR, TCNT, RSTCSR のライトについては「11.2.4 レジスタ書き換え時の注意」を参照してください。

*4 出力トリガの設定によりアドレスが変化します。

*5 FLMCR1, FLMCR2, EBR1, EBR2, RAMCR へのアクセスはバイトアクセスとしてください。また、マスク ROM 品には本レジスタは存在しません。

《記号説明》

WDT : ウオッチドッグタイマー

TPC : プログラムルタイミングパターンコントローラ

SCI : シリアルコミュニケーションインターフェース

B.2 アドレステーブル (H8/3024F-ZTAT、H8/3024 マスク ROM 品の場合)

下位アドレス	レジスタ名	データバス幅	ピット名								モジュール名
			ピット7	ピット6	ピット5	ピット4	ピット3	ピット2	ピット1	ピット0	
H'EE000	P1DDR	8	P17DDR	P16DDR	P15DDR	P14DDR	P13DDR	P12DDR	P11DDR	P10DDR	ポート1
H'EE001	P2DDR	8	P27DDR	P26DDR	P25DDR	P24DDR	P23DDR	P22DDR	P21DDR	P20DDR	ポート2
H'EE002	P3DDR	8	P37DDR	P36DDR	P35DDR	P34DDR	P33DDR	P32DDR	P31DDR	P30DDR	ポート3
H'EE003	P4DDR	8	P47DDR	P46DDR	P45DDR	P44DDR	P43DDR	P42DDR	P41DDR	P40DDR	ポート4
H'EE004	P5DDR	8					P53DDR	P52DDR	P51DDR	P50DDR	ポート5
H'EE005	P6DDR	8		P66DDR	P65DDR	P64DDR	P63DDR	P62DDR	P61DDR	P60DDR	ポート6
H'EE006											
H'EE007	P8DDR	8				P84DDR	P83DDR	P82DDR	P81DDR	P80DDR	ポート8
H'EE008	P9DDR	8			P95DDR	P94DDR	P93DDR	P92DDR	P91DDR	P90DDR	ポート9
H'EE009	PADDR	8	PA7DDR	PA6DDR	PA5DDR	PA4DDR	PA3DDR	PA2DDR	PA1DDR	PA0DDR	ポートA
H'EE00A	PBDDR	8	PB7DDR	PB6DDR	PB5DDR	PB4DDR	PB3DDR	PB2DDR	PB1DDR	PB0DDR	ポートB
H'EE00B											
H'EE00C											
H'EE00D											
H'EE00E											
H'EE00F											
H'EE010											
H'EE011	MDCR	8						MDS2	MDS1	MDS0	システム制御
H'EE012	SYSCR	8	SSBY	STS2	STS1	STS0	UE	NMIEG	SSOE	RAME	
H'EE013	BRCR	8	A23E	A22E	A21E	A20E				BRLE	バスコントローラ
H'EE014	ISCR	8			IRQ5SC	IRQ4SC	IRQ3SC	IRQ2SC	IRQ1SC	IRQ0SC	割り込みコントローラ
H'EE015	IER	8			IRQ5E	IRQ4E	IRQ3E	IRQ2E	IRQ1E	IRQ0E	
H'EE016	ISR	8			IRQ5F	IRQ4F	IRQ3F	IRQ2F	IRQ1F	IRQ0F	
H'EE017											
H'EE018	IPRA	8	IPRA7	IPRA6	IPRA5	IPRA4	IPRA3	IPRA2	IPRA1	IPRA0	
H'EE019	IPRB	8	IPRB7	IPRB6			IPRB3	IPRB2			
H'EE01A	DASTCR	8								DASTE	D/A 変換器
H'EE01B	DIVCR	8							DIV1	DIV0	システム制御
H'EE01C	MSTCRH	8	PSTOP						MSTPH1	MSTPH0	
H'EE01D	MSTCTRL	8				MSTPL4	MSTPL3	MSTPL2		MSTPL0	バスコントローラ
H'EE01E	ADRCR	8								ADRCTL	
H'EE01F	CSCR	8	CS7E	CS6E	CS5E	CS4E					
H'EE020	ABWCR	8	ABW7	ABW6	ABW5	ABW4	ABW3	ABW2	ABW1	ABW0	バスコントローラ
H'EE021	ASTCR	8	AST7	AST6	AST5	AST4	AST3	AST2	AST1	AST0	
H'EE022	WCRH	8	W71	W70	W61	W60	W51	W50	W41	W40	
H'EE023	WCRL	8	W31	W30	W21	W20	W11	W10	W01	W00	
H'EE024	BCR	8	ICIS1	ICIS0	* ²	* ²	* ²		RDEA	WAITE	
H'EE025											

付録

下位アドレス	レジスタ名	データバス幅	ピット名								モジュール名	
			ピット7	ピット6	ピット5	ピット4	ピット3	ピット2	ピット1	ピット0		
H'EE026	リザーブ領域（アクセス禁止）										フラッシュメモリ	
H'EE027												
H'EE028												
H'EE029												
H'EE02A												
H'EE02B												
H'EE02C												
H'EE02D												
H'EE02E												
H'EE02F												
H'EE030	FLMCR1 ^{*5}	8	FWE	SWE	ESU	PSU	EV	PV	E	P	フラッシュメモリ	
H'EE031	FLMCR2 ^{*5}	8	FLER	* ¹								
H'EE032	EBR ^{*5}	8	EB7	EB6	EB5	EB4	EB3	EB2	EB1	EB0		
H'EE033	リザーブ領域（アクセス禁止）											
H'EE034												
H'EE035												
H'EE036												
H'EE037												
H'EE038	リザーブ領域（アクセス禁止）											
H'EE039												
H'EE03A												
H'EE03B												
H'EE03C	P2PCR	8	P27PCR	P26PCR	P25PCR	P24PCR	P23PCR	P22PCR	P21PCR	P20PCR	ポート2	
H'EE03D												
H'EE03E	P4PCR	8	P47PCR	P46PCR	P45PCR	P44PCR	P43PCR	P42PCR	P41PCR	P40PCR	ポート4	
H'EE03F	P5PCR	8					P53PCR	P52PCR	P51PCR	P50PCR	ポート5	
H'EE040												
H'EE041												
H'EE042												
H'EE043												
H'EE044												
H'EE045												
H'EE046												
H'EE047												
H'EE048												
H'EE049												
H'EE04A												
H'EE04B												
H'EE04C												
H'EE04D												

下位アドレス	レジスタ名	データバス幅	ピット名								モジュール名
			ピット7	ピット6	ピット5	ピット4	ピット3	ピット2	ピット1	ピット0	
H'EE04E											
H'EE04F											
H'EE050											
H'EE051											
H'EE052											
H'EE053											
H'EE054											
H'EE055											
H'EE056											
H'EE057											
H'EE058											
H'EE059											
H'EE05A											
H'EE05B											
H'EE05C											
H'EE05D											
H'EE05E											
H'EE05F											
H'EE060											
H'EE061											
H'EE062											
H'EE063											
H'EE064											
H'EE065											
H'EE066											
H'EE067											
H'EE068											
H'EE069											
H'EE06A											
H'EE06B											
H'EE06C											
H'EE06D											
H'EE06E											
H'EE06F											
H'EE070											
H'EE071											
H'EE072											
H'EE073											

付録

下位アドレス	レジスタ名	データバス幅	ピット名								モジュール名				
			ピット7	ピット6	ピット5	ピット4	ピット3	ピット2	ピット1	ピット0					
H'EE074	リザーブ領域（アクセス禁止）														
H'EE075															
H'EE076															
H'EE077	RAMCR ^{*5}	8						RAMS	RAM2	RAM1	RAM0	フラッシュメモリ			
H'EE078	リザーブ領域（アクセス禁止）														
H'EE079															
H'EE07A															
H'EE07B															
H'EE07C															
H'EE07D															
H'EE07E															
H'EE07F															
H'EE080															
H'EE081															
H'FFF20	リザーブ領域（アクセス禁止）												フラッシュメモリ		
H'FFF21															
H'FFF22															
H'FFF23															
H'FFF24															
H'FFF25															
H'FFF26															
H'FFF27															
H'FFF28															
H'FFF29															
H'FFF2A															
H'FFF2B															
H'FFF2C															
H'FFF2D															
H'FFF2E															
H'FFF2F															
H'FFF30															
H'FFF31															
H'FFF32															
H'FFF33															
H'FFF34															
H'FFF35															
H'FFF36															
H'FFF37															
H'FFF38															
H'FFF39															

下位 アドレス	レジスタ名 名	データ バス幅	ビット名								モジュール 名
			ビット7	ビット6	ビット5	ビット4	ビット3	ビット2	ビット1	ビット0	
H'FFF3A	リザーブ領域（アクセス禁止）										
H'FFF3B											
H'FFF3C											
H'FFF3D											
H'FFF3E											
H'FFF3F											
H'FFF40											
H'FFF41											
H'FFF42											
H'FFF43											
H'FFF44											
H'FFF45											
H'FFF46											
H'FFF47											
H'FFF48											
H'FFF49											
H'FFF4A											
H'FFF4B											
H'FFF4C											
H'FFF4D											
H'FFF4E											
H'FFF4F											
H'FFF50											
H'FFF51											
H'FFF52											
H'FFF53											
H'FFF54											
H'FFF55											
H'FFF56											
H'FFF57											
H'FFF58											
H'FFF59											
H'FFF5A											
H'FFF5B											
H'FFF5C											
H'FFF5D											
H'FFF5E											
H'FFF5F											

付録

下位アドレス	レジスタ名	データバス幅	ビット名								モジュール名
			ビット7	ビット6	ビット5	ビット4	ビット3	ビット2	ビット1	ビット0	
H'FFF60	TSTR	8						STR2	STR1	STR0	16 ビット タイム 共通
H'FFF61	TSNC	8						SYNC2	SYNC1	SYNC0	
H'FFF62	TMDR	8		MDF	FDIR			PWM2	PWM1	PWM0	
H'FFF63	TOLR	8			TOB2	TOA2	TOB1	TOA1	TOB0	TOA0	
H'FFF64	TISRA	8		IMIEA2	IMIEA1	IMIEA0		IMFA2	IMFA1	IMFA0	
H'FFF65	TISRB	8		IMIEB2	IMIEB1	IMIEB0		IMFB2	IMFB1	IMFB0	
H'FFF66	TISRC	8		OVIE2	OVIE1	OVIE0		OVF2	OVF1	OVF0	
H'FFF67											
H'FFF68	16TCR0	8		CCLR1	CCLR0	CKEG1	CKEG0	TPSC2	TPSC1	TPSC0	16 ビット タイム チャネル0
H'FFF69	TIOR0	8		IOB2	IOB1	IOB0		IOA2	IOA1	IOA0	
H'FFF6A	16TCNT0H	16									
H'FFF6B	16TCNT0L										
H'FFF6C	GRA0H	16									
H'FFF6D	GRA0L										
H'FFF6E	GRB0H	16									
H'FFF6F	GRB0L										
H'FFF70	16TCR1	8		CCLR1	CCLR0	CKEG1	CKEG0	TPSC2	TPSC1	TPSC0	16 ビット タイム チャネル1
H'FFF71	TIOR1	8		IOB2	IOB1	IOB0		IOA2	IOA1	IOA0	
H'FFF72	16TCNT1H	16									
H'FFF73	16TCNT1L										
H'FFF74	GRA1H	16									
H'FFF75	GRA1L										
H'FFF76	GRB1H	16									
H'FFF77	GRB1L										
H'FFF78	16TCR2	8		CCLR1	CCLR0	CKEG1	CKEG0	TPSC2	TPSC1	TPSC0	16 ビット タイム チャネル2
H'FFF79	TIOR2	8		IOB2	IOB1	IOB0		IOA2	IOA1	IOA0	
H'FFF7A	16TCNT2H	16									
H'FFF7B	16TCNT2L										
H'FFF7C	GRA2H	16									
H'FFF7D	GRA2L										
H'FFF7E	GRB2H	16									
H'FFF7F	GRB2L										
H'FFF80	8TCR0	8	CMIEB	CMIEA	OVIE	CCLR1	CCLR0	CKS2	CKS1	CKS0	8 ビット タイム チャネル 0/1
H'FFF81	8TCR1	8	CMIEB	CMIEA	OVIE	CCLR1	CCLR0	CKS2	CKS1	CKS0	
H'FFF82	8TCSR0	8	CMFB	CMFA	OVF	ADTE	OIS3	OIS2	OS1	OS0	
H'FFF83	8TCSR1	8	CMFB	CMFA	OVF	ICE	OIS3	OIS2	OS1	OS0	
H'FFF84	TCORA0	8									
H'FFF85	TCORA1	8									

下位アドレス	レジスタ名	データバス幅	ピット名								モジュール名	
			ピット7	ピット6	ピット5	ピット4	ピット3	ピット2	ピット1	ピット0		
H'FFF86	TCORB0	8									8ビット タイム チャネル 0/1	
H'FFF87	TCORB1	8										
H'FFF88	8TCNT0	8										
H'FFF89	8TCNT1	8										
H'FFF8A												
H'FFF8B												
H'FFF8C	TCSR* ³	8	OVF	WT/IT	TME				CKS2	CKS1	CKS0	WDT
H'FFF8D	TCNT* ³	8										
H'FFF8E												
H'FFF8F	RSTCSR* ³	8	WRST									
H'FFF90	8TCR2	8	CMIEB	CMIEA	OVIE	CCLR1	CCLR0	CKS2	CKS1	CKS0	8ビット タイム チャネル 2/3	
H'FFF91	8TCR3	8	CMIEB	CMIEA	OVIE	CCLR1	CCLR0	CKS2	CKS1	CKS0		
H'FFF92	8TCSR2	8	CMFB	CMFA	OVF		OIS3	OIS2	OS1	OS0		
H'FFF93	8TCSR3	8	CMFB	CMFA	OVF	ICE	OIS3	OIS2	OS1	OS0		
H'FFF94	TCORA2	8										
H'FFF95	TCORA3	8										
H'FFF96	TCORB2	8										
H'FFF97	TCORB3	8										
H'FFF98	8TCNT2	8										
H'FFF99	8TCNT3	8									D/A変換器	
H'FFF9A												
H'FFF9B												
H'FFF9C	DADR0	8										
H'FFF9D	DADR1	8										
H'FFF9E	DACR	8	DAOE1	DAOE0	DAE							
リザーブ領域(アクセス禁止)												
H'FFFA0	TPMR	8						G3NOV	G2NOV	G1NOV	G0NOV	TPC
H'FFFA1	TPCR	8	G3CMS1	G3CMS0	G2CMS1	G2CMS0	G1CMS1	G1CMS0	G0CMS1	G0CMS0		
H'FFFA2	NDERB	8	NDER15	NDER14	NDER13	NDER12	NDER11	NDER10	NDER9	NDER8		
H'FFFA3	NDERA	8	NDER7	NDER6	NDER5	NDER4	NDER3	NDER2	NDER1	NDER0		
H'FFFA4	NDRB* ⁴	8	NDR15	NDR14	NDR13	NDR12	NDR11	NDR10	NDR9	NDR8		
			NDR15	NDR14	NDR13	NDR12						
H'FFFA5	NDRA* ⁴	8	NDR7	NDR6	NDR5	NDR4	NDR3	NDR2	NDR1	NDR0		
			NDR7	NDR6	NDR5	NDR4						
H'FFFA6	NDRB* ⁴	8						NDR11	NDR10	NDR9	NDR8	
H'FFFA7	NDRA* ⁴	8						NDR3	NDR2	NDR1	NDR0	

付録

下位アドレス	レジスタ名	データバス幅	ピット名								モジュール名
			ピット7	ピット6	ピット5	ピット4	ピット3	ピット2	ピット1	ピット0	
H'FFFA8											SCI チャネル0
H'FFFA9											
H'FFFAA											
H'FFFAB											
H'FFFAC											
H'FFFAD											
H'FFFAE											
H'FFFAF											
H'FFFB0	SMR	8	C/A	CHR	PE	O/E	STOP	MP	CKS1	CKS0	SCI チャネル0
H'FFFB1	BRR	8									
H'FFFB2	SCR	8	TIE	RIE	TE	RE	MPIE	TEIE	CKE1	CKE0	
H'FFFB3	TDR	8									
H'FFFB4	SSR	8	TDRE	RDRF	ORER	FER/ERS	PER	TEND	MPB	MPBT	
H'FFFB5	RDR	8									
H'FFFB6	SCMR	8					SDIR	SINV		SMIF	
H'FFFB7	リザーブ領域（アクセス禁止）										
H'FFFB8	SMR	8	C/A	CHR	PE	O/E	STOP	MP	CKS1	CKS0	SCI チャネル1
H'FFFB9	BRR	8									
H'FFFBA	SCR	8	TIE	RIE	TE	RE	MPIE	TEIE	CKE1	CKE0	
H'FFFBB	TDR	8									
H'FFFBC	SSR	8	TDRE	RDRF	ORER	FER/ERS	PER	TEND	MPB	MPBT	
H'FFFBD	RDR	8									
H'FFFBE	SCMR	8					SDIR	SINV		SMIF	
H'FFFBF	リザーブ領域（アクセス禁止）										
H'FFFC0											
H'FFFC1											
H'FFFC2											
H'FFFC3											
H'FFFC4											
H'FFFC5											
H'FFFC6											
H'FFFC7											
H'FFFC8											
H'FFFC9											
H'FFFCA											
H'FFFCA											
H'FFFCC											
H'FFFCD											
H'FFFCE											
H'FFFCF											

下位アドレス	レジスタ名	データバス幅	ビット名								モジュール名
			ビット7	ビット6	ビット5	ビット4	ビット3	ビット2	ビット1	ビット0	
H'FFFD0	P1DR	8	P17	P16	P15	P14	P13	P12	P11	P10	ポート1
H'FFFD1	P2DR	8	P27	P26	P25	P24	P23	P22	P21	P20	ポート2
H'FFFD2	P3DR	8	P37	P36	P35	P34	P33	P32	P31	P30	ポート3
H'FFFD3	P4DR	8	P47	P46	P45	P44	P43	P42	P41	P40	ポート4
H'FFFD4	P5DR	8					P53	P52	P51	P50	ポート5
H'FFFD5	P6DR	8	P67	P66	P65	P64	P63	P62	P61	P60	ポート6
H'FFFD6	P7DR	8	P77	P76	P75	P74	P73	P72	P71	P70	ポート7
H'FFFD7	P8DR	8				P84	P83	P82	P81	P80	ポート8
H'FFFD8	P9DR	8			P95	P94	P93	P92	P91	P90	ポート9
H'FFFD9	PADR	8	PA7	PA6	PA5	PA4	PA3	PA2	PA1	PA0	ポートA
H'FFFDA	PBDR	8	PB7	PB6	PB5	PB4	PB3	PB2	PB1	PB0	ポートB
H'FFFDB											
H'FFFDC											
H'FFFDD											
H'FFFDE											
H'FFFDF											
H'FFFE0	ADDRAH	8	AD9	AD8	AD7	AD6	AD5	AD4	AD3	AD2	A/D 変換器
H'FFFE1	ADDRAL	8	AD1	AD0							
H'FFFE2	ADDRBH	8	AD9	AD8	AD7	AD6	AD5	AD4	AD3	AD2	
H'FFFE3	ADDRBL	8	AD1	AD0							
H'FFFE4	ADDRCH	8	AD9	AD8	AD7	AD6	AD5	AD4	AD3	AD2	
H'FFFE5	ADDRCL	8	AD1	AD0							
H'FFFE6	ADDRDH	8	AD9	AD8	AD7	AD6	AD5	AD4	AD3	AD2	
H'FFFE7	ADDRDL	8	AD1	AD0							
H'FFFE8	ADCSR	8	ADF	ADIE	ADST	SCAN	CKS	CH2	CH1	CH0	
H'FFFE9	ADCR	8	TRGE								

【注】 *1 FLMCR2 のビット6~0へのライトは禁止されています。

*2 BCR のビット5~3へのライトは禁止されています。

*3 TCSR, TCNT, RSTCSR のライトについては「11.2.4 レジスタ書き換え時の注意」を参照してください。

*4 出力トリガの設定によりアドレスが変化します。

*5 FLMCR1, FLMCR2, EBR, RAMCR へのアクセスはバイトアクセスとしてください。また、本レジスタはマスク ROM 品には存在しません。


《記号説明》

WDT : ウオッチドッグタイマ

TPC : プログラムルタイミングパターンコントローラ

SCI : シリアルコミュニケーションインターフェース

B.3 機能一覧



P1DDR ポート 1 データディレクションレジスタ								H'EE000	ポート 1				
P2DDR ポート 2 データディレクションレジスタ								H'EE001	ポート 2				
ビット: 7 6 5 4 3 2 1 0													
P17DDR P16DDR P15DDR P14DDR P13DDR P12DDR P11DDR P10DDR													
モード1~4 { 初期値: 1 1 1 1 1 1 1 1 R/W: — — — — — — — — }													
モード5~7 { 初期値: 0 0 0 0 0 0 0 0 R/W: W W W W W W W W }													
ポート1入出力選択													
<table border="1" style="margin-left: auto; margin-right: auto;"> <tr> <td>0</td><td>入力ポート</td></tr> <tr> <td>1</td><td>出力ポート</td></tr> </table>										0	入力ポート	1	出力ポート
0	入力ポート												
1	出力ポート												
ポート2入出力選択													
ビット: 7 6 5 4 3 2 1 0													
P27DDR P26DDR P25DDR P24DDR P23DDR P22DDR P21DDR P20DDR													
モード1~4 { 初期値: 1 1 1 1 1 1 1 1 R/W: — — — — — — — — }													
モード5~7 { 初期値: 0 0 0 0 0 0 0 0 R/W: W W W W W W W W }													
ポート2入出力選択													
<table border="1" style="margin-left: auto; margin-right: auto;"> <tr> <td>0</td><td>入力ポート</td></tr> <tr> <td>1</td><td>出力ポート</td></tr> </table>										0	入力ポート	1	出力ポート
0	入力ポート												
1	出力ポート												

付録

P3DDR ポート 3 データディレクションレジスタ	H'EE002	ポート 3
ビット: 7 6 5 4 3 2 1 0		
P37DDR P36DDR P35DDR P34DDR P33DDR P32DDR P31DDR P30DDR		
初期値: 0 0 0 0 0 0 0 0		
R/W: W W W W W W W W		
	ポート3入出力選択	
	0 入力ポート	
	1 出力ポート	
P4DDR ポート 4 データディレクションレジスタ	H'EE003	ポート 4
ビット: 7 6 5 4 3 2 1 0		
P47DDR P46DDR P45DDR P44DDR P43DDR P42DDR P41DDR P40DDR		
初期値: 0 0 0 0 0 0 0 0		
R/W: W W W W W W W W		
	ポート4入出力選択	
	0 入力ポート	
	1 出力ポート	
P5DDR ポート 5 データディレクションレジスタ	H'EE004	ポート 5
ビット: 7 6 5 4 3 2 1 0		
— — — — P53DDR P52DDR P51DDR P50DDR		
モード1~4 { 初期値: 1 1 1 1 1 1 1 1 R/W: — — — — — — — — }		
モード5~7 { 初期値: 1 1 1 1 0 0 0 0 R/W: — — — — W W W W }		
	ポート5入出力選択	
	0 入力ポート	
	1 出力ポート	

P6DDR ポート 6 データディレクションレジスタ	H'EE005	ポート 6				
ビット: 7 6 5 4 3 2 1 0						
初期値: 1 0 0 0 0 0 0 0						
R/W: — W W W W W W W						
		ポート 6 入出力選択				
		<table border="1" style="width: 100%; border-collapse: collapse;"> <tr> <td style="width: 25%;">0</td><td>入力ポート</td></tr> <tr> <td>1</td><td>出力ポート</td></tr> </table>	0	入力ポート	1	出力ポート
0	入力ポート					
1	出力ポート					
P8DDR ポート 8 データディレクションレジスタ	H'EE007	ポート 8				
ビット: 7 6 5 4 3 2 1 0						
モード1~4 { 初期値: 1 1 1 1 0 0 0 0 R/W: — — — W W W W } モード5~7 { 初期値: 1 1 1 0 0 0 0 0 R/W: — — — W W W W }						
		ポート 8 入出力選択				
		<table border="1" style="width: 100%; border-collapse: collapse;"> <tr> <td style="width: 25%;">0</td><td>入力ポート</td></tr> <tr> <td>1</td><td>出力ポート</td></tr> </table>	0	入力ポート	1	出力ポート
0	入力ポート					
1	出力ポート					
P9DDR ポート 9 データディレクションレジスタ	H'EE008	ポート 9				
ビット: 7 6 5 4 3 2 1 0						
初期値: 1 1 0 0 0 0 0 0 R/W: — — W W W W W						
		自宅・外出				
		<table border="1" style="width: 100%; border-collapse: collapse;"> <tr> <td style="width: 25%;">0</td><td>入力ポート</td></tr> <tr> <td>1</td><td>出力ポート</td></tr> </table>	0	入力ポート	1	出力ポート
0	入力ポート					
1	出力ポート					

付録

PADDR ポート A データディレクションレジスタ								H'EE009	ポート A				
ビット: 7 6 5 4 3 2 1 0													
								PA7DDR PA6DDR PA5DDR PA4DDR PA3DDR PA2DDR PA1DDR PA0DDR					
モード3、4 { 初期値: 1 0 0 0 0 0 0 0 R/W: — W W W W W W W }													
モード1、2、5~7 { 初期値: 0 0 0 0 0 0 0 0 R/W: W W W W W W W W }													
								ポートA入出力選択					
								<table border="1"> <tr> <td>0</td> <td>入力ポート</td> </tr> <tr> <td>1</td> <td>出力ポート</td> </tr> </table>	0	入力ポート	1	出力ポート	
0	入力ポート												
1	出力ポート												
PBDDR ポート B データディレクションレジスタ								H'EE00A	ポート B				
ビット: 7 6 5 4 3 2 1 0													
								PB7DDR PB6DDR PB5DDR PB4DDR PB3DDR PB2DDR PB1DDR PB0DDR					
初期値: 0 0 0 0 0 0 0 0 R/W: W W W W W W W W													
								ポートB入出力選択					
								<table border="1"> <tr> <td>0</td> <td>入力ポート</td> </tr> <tr> <td>1</td> <td>出力ポート</td> </tr> </table>	0	入力ポート	1	出力ポート	
0	入力ポート												
1	出力ポート												

MDCR モードコントロールレジスタ	H'EE011	システム制御																																	
ビット:	7 6 5 4 3 2 1 0																																		
	_____ _____ _____ _____ _____ MDS2 MDS1 MDS0																																		
初期値:	1 1 0 0 0 _____* _____* _____*																																		
R/W:	_____ _____ _____ _____ _____ R R R																																		
		モードセレクト2~0																																	
		<table border="1"> <thead> <tr> <th>ビット2</th> <th>ビット1</th> <th>ビット0</th> <th>動作モード</th> </tr> </thead> <tbody> <tr> <td>MD2</td> <td>MD1</td> <td>MD0</td> <td>_____</td> </tr> <tr> <td rowspan="2">0</td> <td>0</td> <td>0</td> <td>モード1</td> </tr> <tr> <td>1</td> <td>0</td> <td>モード2</td> </tr> <tr> <td rowspan="2">1</td> <td>1</td> <td>1</td> <td>モード3</td> </tr> <tr> <td>0</td> <td>0</td> <td>モード4</td> </tr> <tr> <td rowspan="2">1</td> <td>1</td> <td>1</td> <td>モード5</td> </tr> <tr> <td>0</td> <td>0</td> <td>モード6</td> </tr> <tr> <td></td> <td>1</td> <td>1</td> <td>モード7</td> </tr> </tbody> </table>	ビット2	ビット1	ビット0	動作モード	MD2	MD1	MD0	_____	0	0	0	モード1	1	0	モード2	1	1	1	モード3	0	0	モード4	1	1	1	モード5	0	0	モード6		1	1	モード7
ビット2	ビット1	ビット0	動作モード																																
MD2	MD1	MD0	_____																																
0	0	0	モード1																																
	1	0	モード2																																
1	1	1	モード3																																
	0	0	モード4																																
1	1	1	モード5																																
	0	0	モード6																																
	1	1	モード7																																
【注】* モード端子 (MD2 ~ MD0) の状態により決定されます。																																			

付録

SYSCR システムコントロールレジスタ								H'EE012	システム制御																				
ビット:	7	6	5	4	3	2	1	0																					
初期値:	0	0	0	0	1	0	0	1																					
R/W:	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W																					
RAMイネーブル																													
0 内蔵RAM無効 1 内蔵RAM有効																													
ソフトウェアスタンバイ 出力ポートイネーブル																													
0 ソフトウェアスタンバイ モード時、アドレスバス、 バス制御信号はすべて ハイインピーダンス																													
1 ソフトウェアスタンバイ モード時、 アドレスバス： 出力状態を保持 バス制御信号： High固定																													
NMIエッジセレクト																													
0 NMI入力の立ち下がりエッジで割り込み要求を発生 1 NMI入力の立ち上がりエッジで割り込み要求を発生																													
ユーザビットイネーブル																													
0 CCRのビット6 (UI) を割り込みマスクビットとして使用 1 CCRのビット6 (UI) をユーザビットとして使用																													
スタンバイタイマセレクト2~0																													
<table border="1"> <thead> <tr> <th>ビット6</th> <th>ビット5</th> <th>ビット4</th> </tr> <tr> <th>STS2</th> <th>STS1</th> <th>STS0</th> </tr> </thead> </table>			ビット6	ビット5	ビット4	STS2	STS1	STS0	スタンバイタイマの指定																				
ビット6	ビット5	ビット4																											
STS2	STS1	STS0																											
<table border="1"> <tr> <td rowspan="2">0</td> <td>0</td> <td>待機時間 = 8192ステート</td> </tr> <tr> <td>1</td> <td>待機時間 = 16384ステート</td> </tr> <tr> <td rowspan="2">1</td> <td>0</td> <td>待機時間 = 32768ステート</td> </tr> <tr> <td>1</td> <td>待機時間 = 65536ステート</td> </tr> <tr> <td rowspan="2">1</td> <td>0</td> <td>待機時間 = 131072ステート</td> </tr> <tr> <td>1</td> <td>待機時間 = 262144ステート</td> </tr> <tr> <td rowspan="2">1</td> <td>0</td> <td>待機時間 = 1024ステート</td> </tr> <tr> <td>1</td> <td>使用禁止</td> </tr> </table>			0	0	待機時間 = 8192ステート	1	待機時間 = 16384ステート	1	0	待機時間 = 32768ステート	1	待機時間 = 65536ステート	1	0	待機時間 = 131072ステート	1	待機時間 = 262144ステート	1	0	待機時間 = 1024ステート	1	使用禁止							
0	0	待機時間 = 8192ステート																											
	1	待機時間 = 16384ステート																											
1	0	待機時間 = 32768ステート																											
	1	待機時間 = 65536ステート																											
1	0	待機時間 = 131072ステート																											
	1	待機時間 = 262144ステート																											
1	0	待機時間 = 1024ステート																											
	1	使用禁止																											
ソフトウェアスタンバイ																													
0 SLEEP命令実行後、スリープモード遷移 1 SLEEP命令実行後、ソフトウェアスタンバイモードに遷移																													

BRCR バスリリースコントロールレジスタ								H'EE013	バスコントローラ
ピット:									
	A23E	A22E	A21E	A20E	—	—	—	BRLE	
モード 1、2、6、7	{ 初期値: R/W:	1 —	1 —	1 —	1 —	1 —	1 —	0 R/W	
モード 3、4	{ 初期値: R/W:	1 R/W	1 R/W	1 R/W	0 —	1 —	1 —	1 R/W	
モード5	{ 初期値: R/W:	1 R/W	1 R/W	1 R/W	1 R/W	1 —	1 —	1 R/W	
アドレス23~20イネーブル									
0 アドレス出力				バスリリースイネーブル					
1 上記以外の入出力端子				0 バス権の外部に対 する解放を禁止					
				1 バス権の外部に対 する解放を許可					
ISCR IRQ センスコントロールレジスタ								H'EE014	割り込みコントローラ
ピット:									
	—	—	IRQ5SC	IRQ4SC	IRQ3SC	IRQ2SC	IRQ1SC	IRQ0SC	
初期値: R/W:	0 R/W	0 R/W	0 R/W	0 R/W	0 R/W	0 R/W	0 R/W	0 R/W	
IRQ5 ~ IRQ0センスコントロール									
0 IRQ5 ~ IRQ0入力のLowレベルで割り込み要求を発生				1 IRQ5 ~ IRQ0入力の立ち下がりエッジで割り込み要求を発生					

付録

IER IRQ イネーブルレジスタ								H'EE015	割り込みコントローラ								
ビット: 7 6 5 4 3 2 1 0																	
<table border="1"> <tr><td>—</td><td>—</td><td>IRQ5E</td><td>IRQ4E</td><td>IRQ3E</td><td>IRQ2E</td><td>IRQ1E</td><td>IRQ0E</td></tr> </table>								—	—	IRQ5E	IRQ4E	IRQ3E	IRQ2E	IRQ1E	IRQ0E		
—	—	IRQ5E	IRQ4E	IRQ3E	IRQ2E	IRQ1E	IRQ0E										
初期値: 0 0 0 0 0 0 0 0																	
R/W: R/W R/W R/W R/W R/W R/W R/W R/W																	
IRQ5 ~ IRQ0 イネーブル																	
<table border="1"> <tr><td>0</td><td>IRQ5 ~ IRQ0 割り込みを禁止</td></tr> <tr><td>1</td><td>IRQ5 ~ IRQ0 割り込みを許可</td></tr> </table>								0	IRQ5 ~ IRQ0 割り込みを禁止	1	IRQ5 ~ IRQ0 割り込みを許可						
0	IRQ5 ~ IRQ0 割り込みを禁止																
1	IRQ5 ~ IRQ0 割り込みを許可																
ISR IRQ ステータスレジスタ								H'EE016	割り込みコントローラ								
ビット: 7 6 5 4 3 2 1 0																	
<table border="1"> <tr><td>—</td><td>—</td><td>IRQ5F</td><td>IRQ4F</td><td>IRQ3F</td><td>IRQ2F</td><td>IRQ1F</td><td>IRQ0F</td></tr> </table>								—	—	IRQ5F	IRQ4F	IRQ3F	IRQ2F	IRQ1F	IRQ0F		
—	—	IRQ5F	IRQ4F	IRQ3F	IRQ2F	IRQ1F	IRQ0F										
初期値: 0 0 0 0 0 0 0 0																	
R/W: — — R/(W)* R/(W)* R/(W)* R/(W)* R/(W)* R/(W)*																	
IRQ5 ~ IRQ0 フラグ																	
<table border="1"> <tr> <td>ビット5~0</td> <td>セット / クリア条件</td> </tr> <tr> <td>IRQ5F ~ IRQ0F</td> <td></td> </tr> </table>		ビット5~0	セット / クリア条件	IRQ5F ~ IRQ0F													
ビット5~0	セット / クリア条件																
IRQ5F ~ IRQ0F																	
0		<p>〔クリア条件〕</p> <p>(1) IRQnF = 1の状態でIRQnFをリードした後、IRQnFに0をライトしたとき</p> <p>(2) IRQnSC = 0、IRQn入力が、Highレベルの状態で割り込み例外処理を実行したとき</p> <p>(3) IRQnSC = 1の状態でIRQn割り込み例外処理を実行したとき</p>															
1		<p>〔セット条件〕</p> <p>(1) IRQnSC = 0の状態でIRQn入力がLowレベルになったとき</p> <p>(2) IRQnSC = 1の状態でIRQn入力に立ち下がりエッジが発生したとき</p>															
(n = 5 ~ 0)																	
【注】* フラグをクリアするための0ライトのみ可能です。																	

IPRA インタラプトプライオリティレジスタ A								H'EE018	割り込みコントローラ										
ピット: 7 6 5 4 3 2 1 0																			
<table border="1" style="margin-left: auto; margin-right: auto;"> <tr><td>IPRA7</td><td>IPRA6</td><td>IPRA5</td><td>IPRA4</td><td>IPRA3</td><td>IPRA2</td><td>IPRA1</td><td>IPRA0</td><td></td><td></td></tr> </table>										IPRA7	IPRA6	IPRA5	IPRA4	IPRA3	IPRA2	IPRA1	IPRA0		
IPRA7	IPRA6	IPRA5	IPRA4	IPRA3	IPRA2	IPRA1	IPRA0												
初期値: 0 0 0 0 0 0 0 0 R/W: R/W R/W R/W R/W R/W R/W R/W R/W																			
プライオリティレベルA7 ~ A0 <table border="1" style="margin-left: auto; margin-right: auto;"> <tr><td>0</td><td>プライオリティレベル0 (非優先)</td></tr> <tr><td>1</td><td>プライオリティレベル1 (優先)</td></tr> </table>										0	プライオリティレベル0 (非優先)	1	プライオリティレベル1 (優先)						
0	プライオリティレベル0 (非優先)																		
1	プライオリティレベル1 (優先)																		
割り込み要因と各ピットの対応																			
IPRA	ピット	ピット7	ピット6	ピット5	ピット4	ピット3	ピット2	ピット1	ピット0										
		IPRA7	IPRA6	IPRA5	IPRA4	IPRA3	IPRA2	IPRA1	IPRA0										
割り込み 要因		IRQ0	IRQ1	IRQ2、 IRQ3	IRQ4、 IRQ5	WDT、 A/D変換器	16ビット タイマ チャネル0	16ビット タイマ チャネル1	16ビット タイマ チャネル2										
IPRB インタラプトプライオリティレジスタ B								H'EE019	割り込みコントローラ										
ピット: 7 6 5 4 3 2 1 0																			
<table border="1" style="margin-left: auto; margin-right: auto;"> <tr><td>IPRB7</td><td>IPRB6</td><td>—</td><td>—</td><td>IPRB3</td><td>IPRB2</td><td>—</td><td>—</td><td></td><td></td></tr> </table>										IPRB7	IPRB6	—	—	IPRB3	IPRB2	—	—		
IPRB7	IPRB6	—	—	IPRB3	IPRB2	—	—												
初期値: 0 0 0 0 0 0 0 0 R/W: R/W R/W R/W R/W R/W R/W R/W R/W																			
プライオリティレベルB7 ~ B6、B3 ~ B2 <table border="1" style="margin-left: auto; margin-right: auto;"> <tr><td>0</td><td>プライオリティレベル0 (非優先)</td></tr> <tr><td>1</td><td>プライオリティレベル1 (優先)</td></tr> </table>										0	プライオリティレベル0 (非優先)	1	プライオリティレベル1 (優先)						
0	プライオリティレベル0 (非優先)																		
1	プライオリティレベル1 (優先)																		
割り込み要因と各ピットの対応																			
IPRB	ピット	ピット7	ピット6	ピット5	ピット4	ピット3	ピット2	ピット1	ピット0										
		IPRB7	IPRB6	—	—	IPRB3	IPRB2	—	—										
割り込み 要因		8ビット タイマ チャネル 0、1	8ビット タイマ チャネル 2、3	—	—	SCI チャネル0	SCI チャネル1	—	—										

付録

DASTCR D/A スタンバイコントロールレジスタ								H'EE01A	D/A		
ピット:								DASTE			
初期値:								R/W			
R/W:											
D/Aスタンバイイネーブル											
0		ソフトウェアスタンバイモードでのD/A出力を禁止 (初期値)									
1		ソフトウェアスタンバイモードでのD/A出力を許可									
DIVCR 分周比コントロールレジスタ								H'EE01B	システム制御		
ピット:								DIV1	DIV0		
初期値:								R/W			
R/W:											
分周比ピット1、0											
ピット1		ピット0		分 周 比							
DIV1		DIV0									
0		0		1/1 (初期値)							
1		1		1/2							
1		0		1/4							
		1		1/8							

MSTCRH モジュールスタンバイコントロールレジスタ H								H'EE01C	システム制御
ビット :	7	6	5	4	3	2	1	0	
	PSTOP	—	—	—	—	—	MSTPH1	MSTPH0	
初期値 :	0	1	1	1	1	0	0	0	
R/W :	R/W	—	—	—	—	R/W	R/W	R/W	
<p>モジュールスタンバイH1~0 モジュールをスタンバイ状態にするための選択ビットです。</p> <p>リザーブピット</p> <p>クロックストップ クロックの出力を許可または禁止するビットです。</p>									
MSTCRL モジュールスタンバイコントロールレジスタ L								H'EE01D	システム制御
ビット :	7	6	5	4	3	2	1	0	
	—	—	—	MSTPL4	MSTPL3	MSTPL2	—	MSTPL0	
初期値 :	0	0	0	0	0	0	0	0	
R/W :	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
<p>モジュールスタンバイL4~2、L0 モジュールをスタンバイ状態にするための選択ビットです。</p> <p>リザーブピット</p>									

付録

ADRCR アドレスコントロールレジスタ	H'EE01E	バスコントローラ
ビット: 7 6 5 4 3 2 1 0		
初期値: 1 1 1 1 1 1 1 1		
R/W: _____		R/W
	<u>リザーブビット</u>	<u>アドレスコントロール</u>
		アドレス更新モード1または アドレス更新モード2を選択
	ADRCTL	説明
	0	アドレス更新モード2を選択
	1	アドレス更新モード1を選択 (初期値)
CSCR チップセレクトコントロールレジスタ	H'EE01F	バスコントローラ
ビット: 7 6 5 4 3 2 1 0		
初期値: 0 0 0 0 1 1 1 1		
R/W: R/W R/W R/W R/W _____		
		チップセレクト7~4イネーブル
ビットn	説明	
CSnE		
0	チップセレクト信号 (CSn) の出力を禁止 (初期値)	
1	チップセレクト信号 (CSn) の出力を許可	

n=7 ~ 4

ABWCR バス幅コントロールレジスタ								H'EE020	バスコントローラ																														
ビット: 7 6 5 4 3 2 1 0																																							
モード1、3、5、6、7		初期値:	ABW7	ABW6	ABW5	ABW4	ABW3	ABW2	ABW1	ABW0																													
モード2、4		初期値:	1	1	1	1	1	1	1	1																													
R/W:		R/W	R/W	R/W																																			
エリア7~0バス幅コントロール																																							
<table border="1" style="width: 100%; border-collapse: collapse;"> <tr> <td style="padding: 2px;">ビット7~0</td> <td colspan="7" style="padding: 2px;">アクセス空間の指定</td> </tr> <tr> <td style="padding: 2px;">ABW7 ~ ABW0</td> <td colspan="7" style="padding: 2px;"></td> </tr> <tr> <td style="padding: 2px;">0</td> <td colspan="7" style="padding: 2px;">エリア7~0を16ビットアクセス空間に設定</td> </tr> <tr> <td style="padding: 2px;">1</td> <td colspan="7" style="padding: 2px;">エリア7~0を8ビットアクセス空間に設定</td> </tr> </table>								ビット7~0	アクセス空間の指定							ABW7 ~ ABW0								0	エリア7~0を16ビットアクセス空間に設定							1	エリア7~0を8ビットアクセス空間に設定						
ビット7~0	アクセス空間の指定																																						
ABW7 ~ ABW0																																							
0	エリア7~0を16ビットアクセス空間に設定																																						
1	エリア7~0を8ビットアクセス空間に設定																																						
ASTCR アクセスステートコントロールレジスタ								H'EE021	バスコントローラ																														
ビット: 7 6 5 4 3 2 1 0																																							
初期値:		AST7	AST6	AST5	AST4	AST3	AST2	AST1	AST0																														
R/W:		1	1	1	1	1	1	1	1																														
R/W		R/W	R/W																																				
エリア7~0アクセスステートコントロール																																							
<table border="1" style="width: 100%; border-collapse: collapse;"> <tr> <td style="padding: 2px;">ビット7~0</td> <td colspan="7" style="padding: 2px;">アクセスステート数の指定</td> </tr> <tr> <td style="padding: 2px;">AST7 ~ AST0</td> <td colspan="7" style="padding: 2px;"></td> </tr> <tr> <td style="padding: 2px;">0</td> <td colspan="7" style="padding: 2px;">エリア7~0を2ステートアクセス空間に設定</td> </tr> <tr> <td style="padding: 2px;">1</td> <td colspan="7" style="padding: 2px;">エリア7~0を3ステートアクセス空間に設定</td> </tr> </table>								ビット7~0	アクセスステート数の指定							AST7 ~ AST0								0	エリア7~0を2ステートアクセス空間に設定							1	エリア7~0を3ステートアクセス空間に設定						
ビット7~0	アクセスステート数の指定																																						
AST7 ~ AST0																																							
0	エリア7~0を2ステートアクセス空間に設定																																						
1	エリア7~0を3ステートアクセス空間に設定																																						

付録

WCRH ウェイトコントロールレジスタ H								H'EE022	バスコントローラ										
ピット:	7	6	5	4	3	2	1	0											
初期値:	1	1	1	1	1	1	1	1											
R/W:	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W											
エリア4ウェイトコントロール1、0																			
<table border="1"><tr><td rowspan="2">0</td><td>0</td><td>プログラムウェイトを挿入しない</td></tr><tr><td>1</td><td>プログラムウェイトを1ステート挿入</td></tr><tr><td rowspan="2">1</td><td>0</td><td>プログラムウェイトを2ステート挿入</td></tr><tr><td>1</td><td>プログラムウェイトを3ステート挿入</td></tr></table>										0	0	プログラムウェイトを挿入しない	1	プログラムウェイトを1ステート挿入	1	0	プログラムウェイトを2ステート挿入	1	プログラムウェイトを3ステート挿入
0	0	プログラムウェイトを挿入しない																	
	1	プログラムウェイトを1ステート挿入																	
1	0	プログラムウェイトを2ステート挿入																	
	1	プログラムウェイトを3ステート挿入																	
エリア5ウェイトコントロール1、0																			
<table border="1"><tr><td rowspan="2">0</td><td>0</td><td>プログラムウェイトを挿入しない</td></tr><tr><td>1</td><td>プログラムウェイトを1ステート挿入</td></tr><tr><td rowspan="2">1</td><td>0</td><td>プログラムウェイトを2ステート挿入</td></tr><tr><td>1</td><td>プログラムウェイトを3ステート挿入</td></tr></table>										0	0	プログラムウェイトを挿入しない	1	プログラムウェイトを1ステート挿入	1	0	プログラムウェイトを2ステート挿入	1	プログラムウェイトを3ステート挿入
0	0	プログラムウェイトを挿入しない																	
	1	プログラムウェイトを1ステート挿入																	
1	0	プログラムウェイトを2ステート挿入																	
	1	プログラムウェイトを3ステート挿入																	
エリア6ウェイトコントロール1、0																			
<table border="1"><tr><td rowspan="2">0</td><td>0</td><td>プログラムウェイトを挿入しない</td></tr><tr><td>1</td><td>プログラムウェイトを1ステート挿入</td></tr><tr><td rowspan="2">1</td><td>0</td><td>プログラムウェイトを2ステート挿入</td></tr><tr><td>1</td><td>プログラムウェイトを3ステート挿入</td></tr></table>										0	0	プログラムウェイトを挿入しない	1	プログラムウェイトを1ステート挿入	1	0	プログラムウェイトを2ステート挿入	1	プログラムウェイトを3ステート挿入
0	0	プログラムウェイトを挿入しない																	
	1	プログラムウェイトを1ステート挿入																	
1	0	プログラムウェイトを2ステート挿入																	
	1	プログラムウェイトを3ステート挿入																	
エリア7ウェイトコントロール1、0																			
<table border="1"><tr><td rowspan="2">0</td><td>0</td><td>プログラムウェイトを挿入しない</td></tr><tr><td>1</td><td>プログラムウェイトを1ステート挿入</td></tr><tr><td rowspan="2">1</td><td>0</td><td>プログラムウェイトを2ステート挿入</td></tr><tr><td>1</td><td>プログラムウェイトを3ステート挿入</td></tr></table>										0	0	プログラムウェイトを挿入しない	1	プログラムウェイトを1ステート挿入	1	0	プログラムウェイトを2ステート挿入	1	プログラムウェイトを3ステート挿入
0	0	プログラムウェイトを挿入しない																	
	1	プログラムウェイトを1ステート挿入																	
1	0	プログラムウェイトを2ステート挿入																	
	1	プログラムウェイトを3ステート挿入																	

WCRL ウェイトコントロールレジスター								H'EE023	バスコントローラ												
ビット:	7	6	5	4	3	2	1	0													
初期値:	W31	W30	W21	W20	W11	W10	W01	W00													
R/W:	1 R/W	1 R/W	1 R/W	1 R/W	1 R/W	1 R/W	1 R/W	1 R/W													
									エリア0 ウェイトコントロール1、0												
									<table border="1"> <tr> <td></td><td>0</td><td>プログラムウェイトを挿入しない</td></tr> <tr> <td>0</td><td>1</td><td>プログラムウェイトを1ステート挿入</td></tr> <tr> <td></td><td>0</td><td>プログラムウェイトを2ステート挿入</td></tr> <tr> <td>1</td><td>1</td><td>プログラムウェイトを3ステート挿入</td></tr> </table>		0	プログラムウェイトを挿入しない	0	1	プログラムウェイトを1ステート挿入		0	プログラムウェイトを2ステート挿入	1	1	プログラムウェイトを3ステート挿入
	0	プログラムウェイトを挿入しない																			
0	1	プログラムウェイトを1ステート挿入																			
	0	プログラムウェイトを2ステート挿入																			
1	1	プログラムウェイトを3ステート挿入																			
									エリア1 ウェイトコントロール1、0												
									<table border="1"> <tr> <td></td><td>0</td><td>プログラムウェイトを挿入しない</td></tr> <tr> <td>0</td><td>1</td><td>プログラムウェイトを1ステート挿入</td></tr> <tr> <td></td><td>0</td><td>プログラムウェイトを2ステート挿入</td></tr> <tr> <td>1</td><td>1</td><td>プログラムウェイトを3ステート挿入</td></tr> </table>		0	プログラムウェイトを挿入しない	0	1	プログラムウェイトを1ステート挿入		0	プログラムウェイトを2ステート挿入	1	1	プログラムウェイトを3ステート挿入
	0	プログラムウェイトを挿入しない																			
0	1	プログラムウェイトを1ステート挿入																			
	0	プログラムウェイトを2ステート挿入																			
1	1	プログラムウェイトを3ステート挿入																			
									エリア2 ウェイトコントロール1、0												
									<table border="1"> <tr> <td></td><td>0</td><td>プログラムウェイトを挿入しない</td></tr> <tr> <td>0</td><td>1</td><td>プログラムウェイトを1ステート挿入</td></tr> <tr> <td></td><td>0</td><td>プログラムウェイトを2ステート挿入</td></tr> <tr> <td>1</td><td>1</td><td>プログラムウェイトを3ステート挿入</td></tr> </table>		0	プログラムウェイトを挿入しない	0	1	プログラムウェイトを1ステート挿入		0	プログラムウェイトを2ステート挿入	1	1	プログラムウェイトを3ステート挿入
	0	プログラムウェイトを挿入しない																			
0	1	プログラムウェイトを1ステート挿入																			
	0	プログラムウェイトを2ステート挿入																			
1	1	プログラムウェイトを3ステート挿入																			
									エリア3 ウェイトコントロール1、0												
									<table border="1"> <tr> <td></td><td>0</td><td>プログラムウェイトを挿入しない</td></tr> <tr> <td>0</td><td>1</td><td>プログラムウェイトを1ステート挿入</td></tr> <tr> <td></td><td>0</td><td>プログラムウェイトを2ステート挿入</td></tr> <tr> <td>1</td><td>1</td><td>プログラムウェイトを3ステート挿入</td></tr> </table>		0	プログラムウェイトを挿入しない	0	1	プログラムウェイトを1ステート挿入		0	プログラムウェイトを2ステート挿入	1	1	プログラムウェイトを3ステート挿入
	0	プログラムウェイトを挿入しない																			
0	1	プログラムウェイトを1ステート挿入																			
	0	プログラムウェイトを2ステート挿入																			
1	1	プログラムウェイトを3ステート挿入																			

付録

BCR バスコントロールレジスタ								H'EE024	バスコントローラ							
ビット:	7	6	5	4	3	2	1	0								
	ICIS1	ICIS0					RDEA	WAITE								
初期値:	1	1	0*	0*	0*	1	1	0								
R/W:	R/W	R/W				1	R/W	R/W								
					<table border="1"> <tr> <td>0</td><td>端子ウェイト入力を禁止</td></tr> <tr> <td>1</td><td>端子ウェイト入力を許可</td></tr> </table>					0	端子ウェイト入力を禁止	1	端子ウェイト入力を許可			
0	端子ウェイト入力を禁止															
1	端子ウェイト入力を許可															
エリア分割単位選択																
					<table border="1"> <tr> <td>0</td><td>エリア分割は、 エリア0 : 2MB エリア4 : 1.93MB エリア1 : 2MB エリア5 : 4kB エリア2 : 8MB エリア6 : 23.75kB エリア3 : 2MB エリア7 : 22B</td></tr> <tr> <td>1</td><td>エリア分割は、エリア0~7まで 等分割 (2MB)</td></tr> </table>						0	エリア分割は、 エリア0 : 2MB エリア4 : 1.93MB エリア1 : 2MB エリア5 : 4kB エリア2 : 8MB エリア6 : 23.75kB エリア3 : 2MB エリア7 : 22B	1	エリア分割は、エリア0~7まで 等分割 (2MB)		
0	エリア分割は、 エリア0 : 2MB エリア4 : 1.93MB エリア1 : 2MB エリア5 : 4kB エリア2 : 8MB エリア6 : 23.75kB エリア3 : 2MB エリア7 : 22B															
1	エリア分割は、エリア0~7まで 等分割 (2MB)															
アイドルサイクル挿入0																
					<table border="1"> <tr> <td>0</td><td>外部リードサイクルと外部ライトサイクルが連続したとき、アイドルサイクルを挿入しない</td></tr> <tr> <td>1</td><td>外部リードサイクルと外部ライトサイクルが連続したとき、アイドルサイクルを挿入する</td></tr> </table>						0	外部リードサイクルと外部ライトサイクルが連続したとき、アイドルサイクルを挿入しない	1	外部リードサイクルと外部ライトサイクルが連続したとき、アイドルサイクルを挿入する		
0	外部リードサイクルと外部ライトサイクルが連続したとき、アイドルサイクルを挿入しない															
1	外部リードサイクルと外部ライトサイクルが連続したとき、アイドルサイクルを挿入する															
アイドルサイクル挿入1																
					<table border="1"> <tr> <td>0</td><td>異なるエリアの外部リードサイクルが連続したとき、アイドルサイクルを挿入しない</td></tr> <tr> <td>1</td><td>異なるエリアの外部リードサイクルが連続したとき、アイドルサイクルを挿入する</td></tr> </table>								0	異なるエリアの外部リードサイクルが連続したとき、アイドルサイクルを挿入しない	1	異なるエリアの外部リードサイクルが連続したとき、アイドルサイクルを挿入する
0	異なるエリアの外部リードサイクルが連続したとき、アイドルサイクルを挿入しない															
1	異なるエリアの外部リードサイクルが連続したとき、アイドルサイクルを挿入する															
【注】 * 本ビットはリード/ライト可能ですが、1ライトは禁止です。1ライトした場合、 正常動作は保証されません。																



FLMCR1 フラッシュメモリコントロールレジスタ								H'EE030	フラッシュメモリ						
ビット: 7 6 5 4 3 2 1 0															
	FWE	SWE	ESU	PSU	EV	PV	E	P							
モード1~4、6 { 初期値 : 0 R/W : R }		0	0	0	0	0	0	0							
モード5、7 { 初期値 : 1/0 R/W : R }		R/W													
プログラムモード															
<table border="1"> <tr> <td>0</td><td>プログラムモードを解除(初期値)</td></tr> <tr> <td>1</td><td>プログラムモードに遷移 [セット条件] FWE = 1、SWE = 1、PSU = 1のとき</td></tr> </table>										0	プログラムモードを解除(初期値)	1	プログラムモードに遷移 [セット条件] FWE = 1、SWE = 1、PSU = 1のとき		
0	プログラムモードを解除(初期値)														
1	プログラムモードに遷移 [セット条件] FWE = 1、SWE = 1、PSU = 1のとき														
イレースモード															
<table border="1"> <tr> <td>0</td><td>イレースモードを解除(初期値)</td></tr> <tr> <td>1</td><td>イレースモードに遷移 [セット条件] FWE = 1、SWE = 1、ESU = 1のとき</td></tr> </table>										0	イレースモードを解除(初期値)	1	イレースモードに遷移 [セット条件] FWE = 1、SWE = 1、ESU = 1のとき		
0	イレースモードを解除(初期値)														
1	イレースモードに遷移 [セット条件] FWE = 1、SWE = 1、ESU = 1のとき														
プログラムベリファイモード															
<table border="1"> <tr> <td>0</td><td>プログラムベリファイモードを解除(初期値)</td></tr> <tr> <td>1</td><td>プログラムベリファイモードに遷移 [セット条件] FWE = 1、SWE = 1のとき</td></tr> </table>										0	プログラムベリファイモードを解除(初期値)	1	プログラムベリファイモードに遷移 [セット条件] FWE = 1、SWE = 1のとき		
0	プログラムベリファイモードを解除(初期値)														
1	プログラムベリファイモードに遷移 [セット条件] FWE = 1、SWE = 1のとき														
イレースペリファイモード															
<table border="1"> <tr> <td>0</td><td>イレースペリファイモードを解除(初期値)</td></tr> <tr> <td>1</td><td>イレースペリファイモードに遷移 [セット条件] FWE = 1、SWE = 1のとき</td></tr> </table>										0	イレースペリファイモードを解除(初期値)	1	イレースペリファイモードに遷移 [セット条件] FWE = 1、SWE = 1のとき		
0	イレースペリファイモードを解除(初期値)														
1	イレースペリファイモードに遷移 [セット条件] FWE = 1、SWE = 1のとき														
プログラムセットアップ															
<table border="1"> <tr> <td>0</td><td>プログラムセットアップ解除(初期値)</td></tr> <tr> <td>1</td><td>プログラムセットアップ [セット条件] FWE = 1、SWE = 1のとき</td></tr> </table>										0	プログラムセットアップ解除(初期値)	1	プログラムセットアップ [セット条件] FWE = 1、SWE = 1のとき		
0	プログラムセットアップ解除(初期値)														
1	プログラムセットアップ [セット条件] FWE = 1、SWE = 1のとき														
イレースセットアップ															
<table border="1"> <tr> <td>0</td><td>イレースセットアップ解除(初期値)</td></tr> <tr> <td>1</td><td>イレースセットアップ [セット条件] FWE = 1、SWE = 1のとき</td></tr> </table>										0	イレースセットアップ解除(初期値)	1	イレースセットアップ [セット条件] FWE = 1、SWE = 1のとき		
0	イレースセットアップ解除(初期値)														
1	イレースセットアップ [セット条件] FWE = 1、SWE = 1のとき														
ソフトウェアライトイネーブルビット															
<table border="1"> <tr> <td>0</td><td>書き込み / 消去無効(初期値)</td></tr> <tr> <td>1</td><td>書き込み / 消去有効 [セット条件] FWE = 1のとき</td></tr> </table>										0	書き込み / 消去無効(初期値)	1	書き込み / 消去有効 [セット条件] FWE = 1のとき		
0	書き込み / 消去無効(初期値)														
1	書き込み / 消去有効 [セット条件] FWE = 1のとき														
フラッシュライトイネーブルビット															
<table border="1"> <tr> <td>0</td><td>FWE端子にLowレベルが入力されているとき(ハードウェアプロテクト状態)*</td></tr> <tr> <td>1</td><td>FWE端子にHighレベルが入力されているとき</td></tr> </table>										0	FWE端子にLowレベルが入力されているとき(ハードウェアプロテクト状態)*	1	FWE端子にHighレベルが入力されているとき		
0	FWE端子にLowレベルが入力されているとき(ハードウェアプロテクト状態)*														
1	FWE端子にHighレベルが入力されているとき														
【注】* モード6ではFWE端子はLowレベル固定してください。															
<table border="1"> <tr> <td>H8/3024F-ZTAT マスク品</td><td>本レジスタあり (FLMCR1)</td></tr> <tr> <td>H8/3026F-ZTAT マスク品</td><td></td></tr> <tr> <td>H8/3024マスクROM品、 H8/3026マスクROM品</td><td>本レジスタなし</td></tr> </table>										H8/3024F-ZTAT マスク品	本レジスタあり (FLMCR1)	H8/3026F-ZTAT マスク品		H8/3024マスクROM品、 H8/3026マスクROM品	本レジスタなし
H8/3024F-ZTAT マスク品	本レジスタあり (FLMCR1)														
H8/3026F-ZTAT マスク品															
H8/3024マスクROM品、 H8/3026マスクROM品	本レジスタなし														

付録

FLMCR2 フラッシュメモリコントロールレジスタ 2								H'EE031	フラッシュメモリ				
ビット: 7 6 5 4 3 2 1 0													
FLER													
初期値: 0 0 0 0 0 0 0 0													
R/W: R													
リザーブビット													
フラッシュメモリエラー													
<table border="1"> <tr> <td>H8/3024F-ZTAT マスク品</td> <td>本レジスタあり</td> </tr> <tr> <td>H8/3026F-ZTAT マスク品</td> <td></td> </tr> </table>				H8/3024F-ZTAT マスク品	本レジスタあり	H8/3026F-ZTAT マスク品		【注】 FLMCR2へのライトは禁止されています。					
H8/3024F-ZTAT マスク品	本レジスタあり												
H8/3026F-ZTAT マスク品													
<table border="1"> <tr> <td>H8/3024マスクROM品、 H8/3026マスクROM品</td> <td>本レジスタなし</td> </tr> </table>				H8/3024マスクROM品、 H8/3026マスクROM品	本レジスタなし								
H8/3024マスクROM品、 H8/3026マスクROM品	本レジスタなし												
EBR (EBR1) 消去ブロック指定レジスタ								H'EE032	フラッシュメモリ				
ビット: 7 6 5 4 3 2 1 0													
EB7 EB6 EB5 EB4 EB3 EB2 EB1 EB0													
モード1~4、6 初期値: 0 0 0 0 0 0 0 0													
R/W: R R R R R R R R													
モード5、7 初期値: 0 0 0 0 0 0 0 0													
R/W: R/W R/W R/W R/W R/W R/W R/W R/W													
ブロック7~0													
<table border="1"> <tr> <td>0</td> <td>EB7 ~ EB0ブロックを選択していないとき（初期値）</td> </tr> <tr> <td>1</td> <td>EB7 ~ EB0ブロックを選択しているとき</td> </tr> </table>										0	EB7 ~ EB0ブロックを選択していないとき（初期値）	1	EB7 ~ EB0ブロックを選択しているとき
0	EB7 ~ EB0ブロックを選択していないとき（初期値）												
1	EB7 ~ EB0ブロックを選択しているとき												
【注】 EBRのビットは、消去する時以外はH'00にしてください。 ライトは無効です。 モード6のときには、本レジスタに1をセットすることはできません。													
<table border="1"> <tr> <td>H8/3024 F-ZTAT マスク品</td> <td>本レジスタあり</td> </tr> <tr> <td>H8/3026 F-ZTAT マスク品</td> <td>本レジスタあり (EBR1)</td> </tr> </table>				H8/3024 F-ZTAT マスク品	本レジスタあり	H8/3026 F-ZTAT マスク品	本レジスタあり (EBR1)						
H8/3024 F-ZTAT マスク品	本レジスタあり												
H8/3026 F-ZTAT マスク品	本レジスタあり (EBR1)												
<table border="1"> <tr> <td>H8/3024マスクROM品、 H8/3026マスクROM品</td> <td>本レジスタなし</td> </tr> </table>				H8/3024マスクROM品、 H8/3026マスクROM品	本レジスタなし								
H8/3024マスクROM品、 H8/3026マスクROM品	本レジスタなし												


EBR2 消去ブロック指定レジスタ 2								H'EE033	フラッシュメモリ						
ビット: 7 6 5 4 3 2 1 0															
EB11 EB10 EB9 EB8															
モード1~4、6 初期値:	0	0	0	0	0	0	0	0	0						
R/W:	R	R	R	R	R	R	R	R	R						
モード5、7 初期値:	0	0	0	0	0	0	0	0	0						
R/W:	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W						
ブロック11~8															
0 EB11 ~ EB8ブロックを選択していないとき（初期値）															
1 EB11 ~ EB8ブロックを選択しているとき															
【注】 EBRのビットは、消去する時以外はH'00にしてください。 モード6のときには、本レジスタに1をセットすることはできません。															
<table border="1" style="width: 100%; border-collapse: collapse;"> <tr> <td style="padding: 2px;">H8/3024 F-ZTAT マスク品</td><td style="padding: 2px;">本レジスタなし</td></tr> <tr> <td style="padding: 2px;">H8/3026 F-ZTAT マスク品</td><td style="padding: 2px;">本レジスタあり</td></tr> <tr> <td style="padding: 2px;">H8/3024マスクROM品、 H8/3026マスクROM品</td><td style="padding: 2px;">本レジスタなし</td></tr> </table>										H8/3024 F-ZTAT マスク品	本レジスタなし	H8/3026 F-ZTAT マスク品	本レジスタあり	H8/3024マスクROM品、 H8/3026マスクROM品	本レジスタなし
H8/3024 F-ZTAT マスク品	本レジスタなし														
H8/3026 F-ZTAT マスク品	本レジスタあり														
H8/3024マスクROM品、 H8/3026マスクROM品	本レジスタなし														
P4PCR ポート4入力プルアップ MOSコントロールレジスタ															
H'EE03E ポート4															
ビット: 7 6 5 4 3 2 1 0															
P47PCR P46PCR P45PCR P44PCR P43PCR P42PCR P41PCR P40PCR															
初期値:	0	0	0	0	0	0	0	0	0						
R/W:	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W						
ポート4入力プルアップMOSコントロール7~0															
0 入力プルアップMOSはOFF															
1 入力プルアップMOSはON															
P4DDRを0に指定したとき（入力ポートに指定）															

付録

P5PCR ポート5入力プルアップ MOSコントロールレジスタ	H'EE03F	ポート5																											
ビット: 7 6 5 4 3 2 1 0 																													
初期値: 1 1 1 1 0 0 0 0 R/W: — — — — R/W R/W R/W R/W																													
ポート5入力プルアップMOSコントロール3~0																													
P5DDRを0に指定したとき（入力ポートに指定）																													
RAMCR RAMコントロールレジスタ	H'EE077	フラッシュメモリ																											
ビット: 7 6 5 4 3 2 1 0 																													
モード1~4 { 初期値: 1 1 1 1 0 0 0 1 R/W: — — — — R R R																													
モード5~7 { 初期値: 1 1 1 1 0 0 0 1 R/W: — — — — R/W* R/W* R/W*																													
リザーブビット																													
RAMセレクト、RAM2、1																													
<table border="1"> <thead> <tr> <th>ビット3</th> <th>ビット2</th> <th>ビット1</th> <th>RAMエリア</th> <th>RAMエミュレーション状態</th> </tr> <tr> <th>RAMS</th> <th>RAM2</th> <th>RAM1</th> <td></td> <td></td> </tr> </thead> <tbody> <tr> <td>0</td> <td>0/1</td> <td>0/1</td> <td>H'FFF000 ~ H'FFF3FF</td> <td>エミュレーションなし</td> </tr> <tr> <td rowspan="2">1</td> <td rowspan="2">0</td> <td>0</td> <td>H'000000 ~ H'0003FF</td> <td rowspan="4">写像RAM</td> </tr> <tr> <td>1</td> <td>H'000400 ~ H'0007FF</td> </tr> <tr> <td rowspan="2">1</td> <td rowspan="2">0</td> <td>H'000800 ~ H'000BFF</td> </tr> <tr> <td>1</td> <td>H'000C00 ~ H'000FFF</td> </tr> </tbody> </table>			ビット3	ビット2	ビット1	RAMエリア	RAMエミュレーション状態	RAMS	RAM2	RAM1			0	0/1	0/1	H'FFF000 ~ H'FFF3FF	エミュレーションなし	1	0	0	H'000000 ~ H'0003FF	写像RAM	1	H'000400 ~ H'0007FF	1	0	H'000800 ~ H'000BFF	1	H'000C00 ~ H'000FFF
ビット3	ビット2	ビット1	RAMエリア	RAMエミュレーション状態																									
RAMS	RAM2	RAM1																											
0	0/1	0/1	H'FFF000 ~ H'FFF3FF	エミュレーションなし																									
1	0	0	H'000000 ~ H'0003FF	写像RAM																									
		1	H'000400 ~ H'0007FF																										
1	0	H'000800 ~ H'000BFF																											
		1	H'000C00 ~ H'000FFF																										
【注】* モード6（シングルチップノーマルモード）では、RAMによるフラッシュメモリのエミュレーションはサポートしていませんので、ライトは可能ですが、1をセットしないでください。																													
<table border="1"> <tbody> <tr> <td>H8/3024 F-ZTAT マスク品</td> <td>本レジスタあり</td> </tr> <tr> <td>H8/3026 F-ZTAT マスク品</td> <td>本レジスタあり（ビット仕様は下記）</td> </tr> <tr> <td>H8/3024マスクROM品、 H8/3026マスクROM品</td> <td>本レジスタなし</td> </tr> </tbody> </table>			H8/3024 F-ZTAT マスク品	本レジスタあり	H8/3026 F-ZTAT マスク品	本レジスタあり（ビット仕様は下記）	H8/3024マスクROM品、 H8/3026マスクROM品	本レジスタなし																					
H8/3024 F-ZTAT マスク品	本レジスタあり																												
H8/3026 F-ZTAT マスク品	本レジスタあり（ビット仕様は下記）																												
H8/3024マスクROM品、 H8/3026マスクROM品	本レジスタなし																												


RAMCR (H8/3026F-ZTAT)	RAM コントロールレジスタ	H'EE077	フラッシュメモリ
ビット:	7 6 5 4 3 2 1 0		
	[]		
モード1~4 { 初期値: R/W:	1 1 1 1 0 0 0 0	R	R
モード5~7 { 初期値: R/W:	1 1 1 1 0 0 0 0	R/W	R/W
			リザーブビット


付録



TSNC タイマシンクロレジスタ	H'FFF61	16 ビットタイマ（共通）												
ビット: 7 6 5 4 3 2 1 0														
初期値:	—	—	—	—	—	SYNC2	SYNC1	SYNC0						
R/W:	1 —	1 —	1 —	1 —	1 —	0 R/W	0 R/W	0 R/W						
	リザーブビット													
	<table border="1" style="width: 100%; border-collapse: collapse;"> <tr> <td colspan="2" style="text-align: center; padding: 2px;">タイム同期0</td> </tr> <tr> <td style="width: 20px; text-align: center; padding: 2px;">0</td> <td style="padding: 2px;">チャネル0のタイマカウンタ (16TCNT0) は独立動作 (16TCNT0のプリセット / クリアは他チャネルと無関係) (初期値)</td> </tr> <tr> <td style="width: 20px; text-align: center; padding: 2px;">1</td> <td style="padding: 2px;">チャネル0は同期動作 16TCNT0は同期プリセット / 同期クリアが可能</td> </tr> </table>								タイム同期0		0	チャネル0のタイマカウンタ (16TCNT0) は独立動作 (16TCNT0のプリセット / クリアは他チャネルと無関係) (初期値)	1	チャネル0は同期動作 16TCNT0は同期プリセット / 同期クリアが可能
タイム同期0														
0	チャネル0のタイマカウンタ (16TCNT0) は独立動作 (16TCNT0のプリセット / クリアは他チャネルと無関係) (初期値)													
1	チャネル0は同期動作 16TCNT0は同期プリセット / 同期クリアが可能													
	<table border="1" style="width: 100%; border-collapse: collapse;"> <tr> <td colspan="2" style="text-align: center; padding: 2px;">タイム同期1</td> </tr> <tr> <td style="width: 20px; text-align: center; padding: 2px;">0</td> <td style="padding: 2px;">チャネル1のタイマカウンタ (16TCNT1) は独立動作 (16TCNT1のプリセット / クリアは他チャネルと無関係) (初期値)</td> </tr> <tr> <td style="width: 20px; text-align: center; padding: 2px;">1</td> <td style="padding: 2px;">チャネル1は同期動作 16TCNT1は同期プリセット / 同期クリアが可能</td> </tr> </table>								タイム同期1		0	チャネル1のタイマカウンタ (16TCNT1) は独立動作 (16TCNT1のプリセット / クリアは他チャネルと無関係) (初期値)	1	チャネル1は同期動作 16TCNT1は同期プリセット / 同期クリアが可能
タイム同期1														
0	チャネル1のタイマカウンタ (16TCNT1) は独立動作 (16TCNT1のプリセット / クリアは他チャネルと無関係) (初期値)													
1	チャネル1は同期動作 16TCNT1は同期プリセット / 同期クリアが可能													
	<table border="1" style="width: 100%; border-collapse: collapse;"> <tr> <td colspan="2" style="text-align: center; padding: 2px;">タイム同期2</td> </tr> <tr> <td style="width: 20px; text-align: center; padding: 2px;">0</td> <td style="padding: 2px;">チャネル2のタイマカウンタ (16TCNT2) は独立動作 (16TCNT2のプリセット / クリアは他チャネルと無関係) (初期値)</td> </tr> <tr> <td style="width: 20px; text-align: center; padding: 2px;">1</td> <td style="padding: 2px;">チャネル2は同期動作 16TCNT2は同期プリセット / 同期クリアが可能</td> </tr> </table>								タイム同期2		0	チャネル2のタイマカウンタ (16TCNT2) は独立動作 (16TCNT2のプリセット / クリアは他チャネルと無関係) (初期値)	1	チャネル2は同期動作 16TCNT2は同期プリセット / 同期クリアが可能
タイム同期2														
0	チャネル2のタイマカウンタ (16TCNT2) は独立動作 (16TCNT2のプリセット / クリアは他チャネルと無関係) (初期値)													
1	チャネル2は同期動作 16TCNT2は同期プリセット / 同期クリアが可能													

付録





付録

TISRA タイマインタラプトステータスレジスタ A								H'FFF64	16 ビットタイマ(共通)						
ビット : 7 6 5 4 3 2 1 0															
初期値 : 1 0 0 0 1 0 0 0															
R/W : — R/W R/W — R/(W)* R/(W)* R/(W)*															
インプットキャップチャ / コンペアマッチフラグA0															
<table border="1" style="margin-left: auto; margin-right: auto;"> <tr> <td style="padding: 2px;">0</td> <td style="padding: 2px;">[クリア条件] IMFA0=1の状態で、IMFA0フラグをリードした後、IMFA0フラグに0をライトしたとき</td> <td style="padding: 2px;">(初期値)</td> </tr> <tr> <td style="padding: 2px;">1</td> <td style="padding: 2px;">[セット条件] (1) GRA0がアウトプットコンペアレジスタとして機能している場合、16TCNT0 = GRA0 になったとき (2) GRA0がインプットキャップチャレジスタとして機能している場合、インプット キャップチャ信号により16TCNT0の値がGRA0に転送されたとき</td> <td style="padding: 2px;"></td> </tr> </table>		0	[クリア条件] IMFA0=1の状態で、IMFA0フラグをリードした後、IMFA0フラグに0をライトしたとき	(初期値)	1	[セット条件] (1) GRA0がアウトプットコンペアレジスタとして機能している場合、16TCNT0 = GRA0 になったとき (2) GRA0がインプットキャップチャレジスタとして機能している場合、インプット キャップチャ信号により16TCNT0の値がGRA0に転送されたとき									
0	[クリア条件] IMFA0=1の状態で、IMFA0フラグをリードした後、IMFA0フラグに0をライトしたとき	(初期値)													
1	[セット条件] (1) GRA0がアウトプットコンペアレジスタとして機能している場合、16TCNT0 = GRA0 になったとき (2) GRA0がインプットキャップチャレジスタとして機能している場合、インプット キャップチャ信号により16TCNT0の値がGRA0に転送されたとき														
インプットキャップチャ / コンペアマッチフラグA1															
<table border="1" style="margin-left: auto; margin-right: auto;"> <tr> <td style="padding: 2px;">0</td> <td style="padding: 2px;">[クリア条件] IMFA1 = 1の状態で、IMFA1フラグをリードした後、IMFA1フラグに0をライトしたとき</td> <td style="padding: 2px;">(初期値)</td> </tr> <tr> <td style="padding: 2px;">1</td> <td style="padding: 2px;">[セット条件] (1) GRA1がアウトプットコンペアレジスタとして機能している場合、16TCNT1 = GRA1 になったとき (2) GRA1がインプットキャップチャレジスタとして機能している場合、インプット キャップチャ信号により16TCNT1の値がGRA1に転送されたとき</td> <td style="padding: 2px;"></td> </tr> </table>		0	[クリア条件] IMFA1 = 1の状態で、IMFA1フラグをリードした後、IMFA1フラグに0をライトしたとき	(初期値)	1	[セット条件] (1) GRA1がアウトプットコンペアレジスタとして機能している場合、16TCNT1 = GRA1 になったとき (2) GRA1がインプットキャップチャレジスタとして機能している場合、インプット キャップチャ信号により16TCNT1の値がGRA1に転送されたとき									
0	[クリア条件] IMFA1 = 1の状態で、IMFA1フラグをリードした後、IMFA1フラグに0をライトしたとき	(初期値)													
1	[セット条件] (1) GRA1がアウトプットコンペアレジスタとして機能している場合、16TCNT1 = GRA1 になったとき (2) GRA1がインプットキャップチャレジスタとして機能している場合、インプット キャップチャ信号により16TCNT1の値がGRA1に転送されたとき														
インプットキャップチャ / コンペアマッチフラグA2															
<table border="1" style="margin-left: auto; margin-right: auto;"> <tr> <td style="padding: 2px;">0</td> <td style="padding: 2px;">[クリア条件] IMFA2 = 1の状態で、IMFA2フラグをリードした後、IMFA2フラグに0をライトしたとき</td> <td style="padding: 2px;">(初期値)</td> </tr> <tr> <td style="padding: 2px;">1</td> <td style="padding: 2px;">[セット条件] (1) GRA2がアウトプットコンペアレジスタとして機能している場合、16TCNT2 = GRA2 になったとき (2) GRA2がインプットキャップチャレジスタとして機能している場合、インプット キャップチャ信号により16TCNT2の値がGRA2に転送されたとき</td> <td style="padding: 2px;"></td> </tr> </table>		0	[クリア条件] IMFA2 = 1の状態で、IMFA2フラグをリードした後、IMFA2フラグに0をライトしたとき	(初期値)	1	[セット条件] (1) GRA2がアウトプットコンペアレジスタとして機能している場合、16TCNT2 = GRA2 になったとき (2) GRA2がインプットキャップチャレジスタとして機能している場合、インプット キャップチャ信号により16TCNT2の値がGRA2に転送されたとき									
0	[クリア条件] IMFA2 = 1の状態で、IMFA2フラグをリードした後、IMFA2フラグに0をライトしたとき	(初期値)													
1	[セット条件] (1) GRA2がアウトプットコンペアレジスタとして機能している場合、16TCNT2 = GRA2 になったとき (2) GRA2がインプットキャップチャレジスタとして機能している場合、インプット キャップチャ信号により16TCNT2の値がGRA2に転送されたとき														
インプットキャップチャ / コンペアマッチインターラプトイネーブルA0															
<table border="1" style="margin-left: auto; margin-right: auto;"> <tr> <td style="padding: 2px;">0</td> <td style="padding: 2px;">IMFA0フラグによる割り込み (IMIA0) 要求を禁止</td> <td style="padding: 2px;">(初期値)</td> </tr> <tr> <td style="padding: 2px;">1</td> <td style="padding: 2px;">IMFA0フラグによる割り込み (IMIA0) 要求を許可</td> <td style="padding: 2px;"></td> </tr> </table>		0	IMFA0フラグによる割り込み (IMIA0) 要求を禁止	(初期値)	1	IMFA0フラグによる割り込み (IMIA0) 要求を許可									
0	IMFA0フラグによる割り込み (IMIA0) 要求を禁止	(初期値)													
1	IMFA0フラグによる割り込み (IMIA0) 要求を許可														
インプットキャップチャ / コンペアマッチインターラプトイネーブルA1															
<table border="1" style="margin-left: auto; margin-right: auto;"> <tr> <td style="padding: 2px;">0</td> <td style="padding: 2px;">IMFA1フラグによる割り込み (IMIA1) 要求を禁止</td> <td style="padding: 2px;">(初期値)</td> </tr> <tr> <td style="padding: 2px;">1</td> <td style="padding: 2px;">IMFA1フラグによる割り込み (IMIA1) 要求を許可</td> <td style="padding: 2px;"></td> </tr> </table>		0	IMFA1フラグによる割り込み (IMIA1) 要求を禁止	(初期値)	1	IMFA1フラグによる割り込み (IMIA1) 要求を許可									
0	IMFA1フラグによる割り込み (IMIA1) 要求を禁止	(初期値)													
1	IMFA1フラグによる割り込み (IMIA1) 要求を許可														
インプットキャップチャ / コンペアマッチインターラプトイネーブルA2															
<table border="1" style="margin-left: auto; margin-right: auto;"> <tr> <td style="padding: 2px;">0</td> <td style="padding: 2px;">IMFA2フラグによる割り込み (IMIA2) 要求を禁止</td> <td style="padding: 2px;">(初期値)</td> </tr> <tr> <td style="padding: 2px;">1</td> <td style="padding: 2px;">IMFA2フラグによる割り込み (IMIA2) 要求を許可</td> <td style="padding: 2px;"></td> </tr> </table>		0	IMFA2フラグによる割り込み (IMIA2) 要求を禁止	(初期値)	1	IMFA2フラグによる割り込み (IMIA2) 要求を許可									
0	IMFA2フラグによる割り込み (IMIA2) 要求を禁止	(初期値)													
1	IMFA2フラグによる割り込み (IMIA2) 要求を許可														
<small>【注】 * フラグをクリアするための0ライトのみ可能です。</small>															

TISRB タイマインタラプトステータスレジスタ B								H'FFF65	16 ビットタイマ（共通）
ビット : 7 6 5 4 3 2 1 0									
初期値 : 1 0 0 0 1 0 0 0									
R/W : — R/W R/W R/W — R/(W)* R/(W)* R/(W)*									
インプットキャプチャ / コンペアマッチフラグB0									
0	[クリア条件] IMFB0 = 1 の状態で、IMFB0 フラグをリードした後、IMFB0 フラグに 0 をライトしたとき								(初期値)
1	[セット条件] (1) GRB0 がアウトプットコンペアレジスタとして機能している場合、16TCNT0 = GRB0 になったとき (2) GRB0 がインプットキャプチャレジスタとして機能している場合、インプットキャプチャ信号により 16TCNT0 の値が GRB0 に転送されたとき								
インプットキャプチャ / コンペアマッチフラグB1									
0	[クリア条件] IMFB1 = 1 の状態で、IMFB1 フラグをリードした後、IMFB1 フラグに 0 をライトしたとき								(初期値)
1	[セット条件] (1) GRB1 がアウトプットコンペアレジスタとして機能している場合、16TCNT1 = GRB1 になったとき (2) GRB1 がインプットキャプチャレジスタとして機能している場合、インプットキャプチャ信号により 16TCNT1 の値が GRB1 に転送されたとき								
インプットキャプチャ / コンペアマッチフラグB2									
0	[クリア条件] IMFB2 = 1 の状態で、IMFB2 フラグをリードした後、IMFB2 フラグに 0 をライトしたとき								(初期値)
1	[セット条件] (1) GRB2 がアウトプットコンペアレジスタとして機能している場合、16TCNT2 = GRB2 になったとき (2) GRB2 がインプットキャプチャレジスタとして機能している場合、インプットキャプチャ信号により 16TCNT2 の値が GRB2 に転送されたとき								
インプットキャプチャ / コンペアマッチインターラプトイネーブルB0									
0	IMFB0 フラグによる割り込み (IMIB0) 要求を禁止								(初期値)
1	IMFB0 フラグによる割り込み (IMIB0) 要求を許可								
インプットキャプチャ / コンペアマッチインターラプトイネーブルB1									
0	IMFB1 フラグによる割り込み (IMIB1) 要求を禁止								(初期値)
1	IMFB1 フラグによる割り込み (IMIB1) 要求を許可								
インプットキャプチャ / コンペアマッチインターラプトイネーブルB2									
0	IMFB2 フラグによる割り込み (IMIB2) 要求を禁止								(初期値)
1	IMFB2 フラグによる割り込み (IMIB2) 要求を許可								
【注】 * フラグをクリアするための 0 ライトのみ可能です。									

付録

TISRC タイマインタラプトステータスレジスタ C	H'FFF66	16 ビットタイマ (共通)						
ビット : 7 6 5 4 3 2 1 0	— OVI _{E2} OVI _{E1} OVI _{E0} — OVF ₂ OVF ₁ OVF ₀							
初期値 : 1 0 0 0 1 0 0 0								
R/W : — R/W R/W R/W — R/(W)* R/(W)* R/(W)*								
オーバフローフラグ								
<table border="1"> <tr> <td>0</td><td>[クリア条件] OVF₀=1の状態で、OVF₀フラグをリードした後、OVF₀フラグに0をライトしたとき</td><td>(初期値)</td></tr> <tr> <td>1</td><td>[セット条件] 16TCNT0の値がオーバフロー (H'FFFF H'0000) したとき</td><td></td></tr> </table>			0	[クリア条件] OVF ₀ =1の状態で、OVF ₀ フラグをリードした後、OVF ₀ フラグに0をライトしたとき	(初期値)	1	[セット条件] 16TCNT0の値がオーバフロー (H'FFFF H'0000) したとき	
0	[クリア条件] OVF ₀ =1の状態で、OVF ₀ フラグをリードした後、OVF ₀ フラグに0をライトしたとき	(初期値)						
1	[セット条件] 16TCNT0の値がオーバフロー (H'FFFF H'0000) したとき							
オーバフローフラグ1								
<table border="1"> <tr> <td>0</td><td>[クリア条件] OVF₁=1の状態で、OVF₁フラグをリードした後、OVF₁フラグに0をライトしたとき</td><td>(初期値)</td></tr> <tr> <td>1</td><td>[セット条件] 16TCNT1の値がオーバフロー (H'FFFF H'0000) したとき</td><td></td></tr> </table>			0	[クリア条件] OVF ₁ =1の状態で、OVF ₁ フラグをリードした後、OVF ₁ フラグに0をライトしたとき	(初期値)	1	[セット条件] 16TCNT1の値がオーバフロー (H'FFFF H'0000) したとき	
0	[クリア条件] OVF ₁ =1の状態で、OVF ₁ フラグをリードした後、OVF ₁ フラグに0をライトしたとき	(初期値)						
1	[セット条件] 16TCNT1の値がオーバフロー (H'FFFF H'0000) したとき							
オーバフローフラグ2								
<table border="1"> <tr> <td>0</td><td>[クリア条件] OVF₂=1の状態で、OVF₂フラグをリードした後、OVF₂フラグに0をライトしたとき</td><td>(初期値)</td></tr> <tr> <td>1</td><td>[セット条件] 16TCNT2の値がオーバフロー (H'FFFF H'0000) またはアンダフロー (H'0000 H'FFFF) したとき</td><td></td></tr> </table>			0	[クリア条件] OVF ₂ =1の状態で、OVF ₂ フラグをリードした後、OVF ₂ フラグに0をライトしたとき	(初期値)	1	[セット条件] 16TCNT2の値がオーバフロー (H'FFFF H'0000) またはアンダフロー (H'0000 H'FFFF) したとき	
0	[クリア条件] OVF ₂ =1の状態で、OVF ₂ フラグをリードした後、OVF ₂ フラグに0をライトしたとき	(初期値)						
1	[セット条件] 16TCNT2の値がオーバフロー (H'FFFF H'0000) またはアンダフロー (H'0000 H'FFFF) したとき							
オーバフローインタラプトイネーブル0								
<table border="1"> <tr> <td>0</td><td>OVF₀フラグによる割り込み (OVI₀) 要求を禁止</td><td>(初期値)</td></tr> <tr> <td>1</td><td>OVF₀フラグによる割り込み (OVI₀) 要求を許可</td><td></td></tr> </table>			0	OVF ₀ フラグによる割り込み (OVI ₀) 要求を禁止	(初期値)	1	OVF ₀ フラグによる割り込み (OVI ₀) 要求を許可	
0	OVF ₀ フラグによる割り込み (OVI ₀) 要求を禁止	(初期値)						
1	OVF ₀ フラグによる割り込み (OVI ₀) 要求を許可							
オーバフローインタラプトイネーブル1								
<table border="1"> <tr> <td>0</td><td>OVF₁フラグによる割り込み (OVI₁) 要求を禁止</td><td>(初期値)</td></tr> <tr> <td>1</td><td>OVF₁フラグによる割り込み (OVI₁) 要求を許可</td><td></td></tr> </table>			0	OVF ₁ フラグによる割り込み (OVI ₁) 要求を禁止	(初期値)	1	OVF ₁ フラグによる割り込み (OVI ₁) 要求を許可	
0	OVF ₁ フラグによる割り込み (OVI ₁) 要求を禁止	(初期値)						
1	OVF ₁ フラグによる割り込み (OVI ₁) 要求を許可							
オーバフローインタラプトイネーブル2								
<table border="1"> <tr> <td>0</td><td>OVF₂フラグによる割り込み (OVI₂) 要求を禁止</td><td>(初期値)</td></tr> <tr> <td>1</td><td>OVF₂フラグによる割り込み (OVI₂) 要求を許可</td><td></td></tr> </table>			0	OVF ₂ フラグによる割り込み (OVI ₂) 要求を禁止	(初期値)	1	OVF ₂ フラグによる割り込み (OVI ₂) 要求を許可	
0	OVF ₂ フラグによる割り込み (OVI ₂) 要求を禁止	(初期値)						
1	OVF ₂ フラグによる割り込み (OVI ₂) 要求を許可							
【注】 * フラグをクリアするための0ライトのみ可能です。								

16TCR0 タイマコントロールレジスタ0								H'FFF68	16 ピットタイマチャネル0
ビット:	7	6	5	4	3	2	1	0	
	—	CCLR1	CCLR0	CKEG1	CKEG0	TPSC2	TPSC1	TPSC0	
初期値:	1	0	0	0	0	0	0	0	
R/W:	—	R/W							

付録

TIOR0 タイマ I/O コントロールレジスタ 0								H'FFF69	16 ビットタイマチャネル 0																																																			
ビット : 7 6 5 4 3 2 1 0																																																												
初期値 : 1 0 0 0 1 0 0 0																																																												
R/W : — R/W R/W R/W — R/W R/W R/W																																																												
<p>I/OコントロールA2~0</p> <table border="1" style="width: 100%; border-collapse: collapse;"> <thead> <tr> <th>ビット2</th><th>ビット1</th><th>ビット0</th><th colspan="4" style="text-align: center;">説明</th></tr> <tr> <th>IOA2</th><th>IOA1</th><th>IOA0</th><th colspan="4"></th></tr> </thead> <tbody> <tr> <td rowspan="4">0</td><td rowspan="2">0</td><td>0</td><td rowspan="4" style="vertical-align: middle; text-align: center;">GRAはアウトプット コンペアレジスタ</td><td colspan="3">コンペアマッチによる端子出力禁止 (初期値)</td></tr> <tr> <td>1</td><td colspan="3">GRAのコンペアマッチで0出力</td></tr> <tr> <td rowspan="2">1</td><td>0</td><td colspan="3">GRAのコンペアマッチで1出力</td></tr> <tr> <td>1</td><td colspan="3">GRAのコンペアマッチでトグル出力 (チャネル2のみ1出力)</td></tr> <tr> <td rowspan="4">1</td><td rowspan="2">0</td><td>0</td><td rowspan="4" style="vertical-align: middle; text-align: center;">GRAはインプット キャプチャレジスタ</td><td colspan="3">立ち上がりエッジでGRAへインプットキャプチャ</td></tr> <tr> <td>1</td><td colspan="3">立ち下がりエッジでGRAへインプットキャプチャ</td></tr> <tr> <td rowspan="2">1</td><td>0</td><td colspan="3">立ち上がり / 立ち下がりエッジの両エッジでイン プットキャプチャ</td></tr> <tr> <td>1</td><td colspan="3"></td></tr> </tbody> </table>							ビット2	ビット1	ビット0	説明				IOA2	IOA1	IOA0					0	0	0	GRAはアウトプット コンペアレジスタ	コンペアマッチによる端子出力禁止 (初期値)			1	GRAのコンペアマッチで0出力			1	0	GRAのコンペアマッチで1出力			1	GRAのコンペアマッチでトグル出力 (チャネル2のみ1出力)			1	0	0	GRAはインプット キャプチャレジスタ	立ち上がりエッジでGRAへインプットキャプチャ			1	立ち下がりエッジでGRAへインプットキャプチャ			1	0	立ち上がり / 立ち下がりエッジの両エッジでイン プットキャプチャ			1			
ビット2	ビット1	ビット0	説明																																																									
IOA2	IOA1	IOA0																																																										
0	0	0	GRAはアウトプット コンペアレジスタ	コンペアマッチによる端子出力禁止 (初期値)																																																								
		1		GRAのコンペアマッチで0出力																																																								
	1	0		GRAのコンペアマッチで1出力																																																								
		1		GRAのコンペアマッチでトグル出力 (チャネル2のみ1出力)																																																								
1	0	0	GRAはインプット キャプチャレジスタ	立ち上がりエッジでGRAへインプットキャプチャ																																																								
		1		立ち下がりエッジでGRAへインプットキャプチャ																																																								
	1	0		立ち上がり / 立ち下がりエッジの両エッジでイン プットキャプチャ																																																								
		1																																																										
<p>I/OコントロールB2~0</p> <table border="1" style="width: 100%; border-collapse: collapse;"> <thead> <tr> <th>ビット6</th><th>ビット5</th><th>ビット4</th><th colspan="4" style="text-align: center;">説明</th></tr> <tr> <th>IOB2</th><th>IOB1</th><th>IOB0</th><th colspan="4"></th></tr> </thead> <tbody> <tr> <td rowspan="4">0</td><td rowspan="2">0</td><td>0</td><td rowspan="4" style="vertical-align: middle; text-align: center;">GRBはアウトプット コンペアレジスタ</td><td colspan="3">コンペアマッチによる端子出力禁止 (初期値)</td></tr> <tr> <td>1</td><td colspan="3">GRBのコンペアマッチで0出力</td></tr> <tr> <td rowspan="2">1</td><td>0</td><td colspan="3">GRBのコンペアマッチで1出力</td></tr> <tr> <td>1</td><td colspan="3">GRBのコンペアマッチでトグル出力 (チャネル2のみ1出力)</td></tr> <tr> <td rowspan="4">1</td><td rowspan="2">0</td><td>0</td><td rowspan="4" style="vertical-align: middle; text-align: center;">GRBはインプット キャプチャレジスタ</td><td colspan="3">立ち上がりエッジでGRBへインプットキャプチャ</td></tr> <tr> <td>1</td><td colspan="3">立ち下がりエッジでGRBへインプットキャプチャ</td></tr> <tr> <td rowspan="2">1</td><td>0</td><td colspan="3">立ち上がり / 立ち下がりエッジの両エッジでイン プットキャプチャ</td></tr> <tr> <td>1</td><td colspan="3"></td></tr> </tbody> </table>							ビット6	ビット5	ビット4	説明				IOB2	IOB1	IOB0					0	0	0	GRBはアウトプット コンペアレジスタ	コンペアマッチによる端子出力禁止 (初期値)			1	GRBのコンペアマッチで0出力			1	0	GRBのコンペアマッチで1出力			1	GRBのコンペアマッチでトグル出力 (チャネル2のみ1出力)			1	0	0	GRBはインプット キャプチャレジスタ	立ち上がりエッジでGRBへインプットキャプチャ			1	立ち下がりエッジでGRBへインプットキャプチャ			1	0	立ち上がり / 立ち下がりエッジの両エッジでイン プットキャプチャ			1			
ビット6	ビット5	ビット4	説明																																																									
IOB2	IOB1	IOB0																																																										
0	0	0	GRBはアウトプット コンペアレジスタ	コンペアマッチによる端子出力禁止 (初期値)																																																								
		1		GRBのコンペアマッチで0出力																																																								
	1	0		GRBのコンペアマッチで1出力																																																								
		1		GRBのコンペアマッチでトグル出力 (チャネル2のみ1出力)																																																								
1	0	0	GRBはインプット キャプチャレジスタ	立ち上がりエッジでGRBへインプットキャプチャ																																																								
		1		立ち下がりエッジでGRBへインプットキャプチャ																																																								
	1	0		立ち上がり / 立ち下がりエッジの両エッジでイン プットキャプチャ																																																								
		1																																																										

16TCNT0H、L タイマカウンタ 0H、L																H'FFF6A H'FFF6B	16 ビットタイマチャネル 0
ビット: 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0																	
初期値: 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0																	
R/W: R/W																	
アップカウンタ																	
GRA0H、L ジェネラルレジスタ A0 H、L																H'FFF6C H'FFF6D	16 ビットタイマチャネル 0
ビット: 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0																	
初期値: 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1																	
R/W: R/W																	
アウトプットコンペア / インプットキャプチャ兼用レジスタ																	
GRB0H、L ジェネラルレジスタ B0 H、L																H'FFF6E H'FFF6F	16 ビットタイマチャネル 0
ビット: 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0																	
初期値: 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1																	
R/W: R/W																	
アウトプットコンペア / インプットキャプチャ兼用レジスタ																	
16TCR1 タイマコントロールレジスタ 1																H'FFF70	16 ビットタイマチャネル 1
ビット: 7 6 5 4 3 2 1 0																	
—— CCLR1 CCLR0 CKEG1 CKEG0 TPSC2 TPSC1 TPSC0																	
初期値: 1 0 0 0 0 0 0 0																	
R/W: —— R/W R/W R/W R/W R/W R/W R/W R/W																	
機能は16ビットタイマチャネル0と同じです。																	

付録

TIOR1 タイマ I/O コントロールレジスタ 1	H'FFF71	16 ピットタイマチャネル 1																	
ビット: 7 6 5 4 3 2 1 0																			
<table border="1"> <tr> <td>—</td><td>IOB2</td><td>IOB1</td><td>IOB0</td><td>—</td><td>IOA2</td><td>IOA1</td><td>IOA0</td></tr> </table>			—	IOB2	IOB1	IOB0	—	IOA2	IOA1	IOA0									
—	IOB2	IOB1	IOB0	—	IOA2	IOA1	IOA0												
初期値: 1 0 0 0 1 0 0 0																			
R/W: — R/W R/W R/W — R/W R/W R/W																			
機能は16ピットタイマチャネル0と同じです。																			
16TCNT1H、L タイマカウンタ 1H、L	H'FFF72 H'FFF73	16 ピットタイマチャネル 1																	
ビット: 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0																			
<table border="1"> <tr> <td>—</td><td>—</td><td>—</td><td>—</td><td>—</td><td>—</td><td>—</td><td>—</td><td>—</td><td>—</td><td>—</td><td>—</td><td>—</td><td>—</td><td>—</td><td>—</td><td>—</td></tr> </table>			—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—			
初期値: 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0																			
R/W: R/W																			
機能は16ピットタイマチャネル0と同じです。																			
GRA1H、L ジェネラルレジスタ A1 H、L	H'FFF74 H'FFF75	16 ピットタイマチャネル 1																	
ビット: 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0																			
<table border="1"> <tr> <td>—</td><td>—</td><td>—</td><td>—</td><td>—</td><td>—</td><td>—</td><td>—</td><td>—</td><td>—</td><td>—</td><td>—</td><td>—</td><td>—</td><td>—</td><td>—</td><td>—</td></tr> </table>			—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—			
初期値: 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1																			
R/W: R/W																			
機能は16ピットタイマチャネル0と同じです。																			
GRB1H、L ジェネラルレジスタ B1 H、L	H'FFF76 H'FFF77	16 ピットタイマチャネル 1																	
ビット: 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0																			
<table border="1"> <tr> <td>—</td><td>—</td><td>—</td><td>—</td><td>—</td><td>—</td><td>—</td><td>—</td><td>—</td><td>—</td><td>—</td><td>—</td><td>—</td><td>—</td><td>—</td><td>—</td><td>—</td></tr> </table>			—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—			
初期値: 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1																			
R/W: R/W																			
機能は16ピットタイマチャネル0と同じです。																			

16TCR2 タイマコントロールレジスタ 2								H'FFF78		16 ピットタイマチャネル 2			
ピット: 7 6 5 4 3 2 1 0													
	——	CCLR1	CCLR0	CKEG1	CKEG0	TPSC2	TPSC1	TPSC0					
初期値:	1	0	0	0	0	0	0	0					
R/W:	——	R/W											
機能は16ビットタイマチャネル0と同じです。													
【注】 チャネル2を位相計数モードに設定したとき、16TCR2のCKEG1、CKEG0ピットおよびTPSC2～TPSC0ピットの設定は無効となります。													
TIOR2 タイマ I/O コントロールレジスタ 2								H'FFF79		16 ピットタイマチャネル 2			
ピット: 7 6 5 4 3 2 1 0													
	——	IOB2	IOB1	IOB0	——	IOA2	IOA1	IOA0					
初期値:	1	0	0	0	1	0	0	0					
R/W:	——	R/W	R/W	R/W	——	R/W	R/W	R/W					
機能は16ビットタイマチャネル0と同じです。													
16TCNT2H、L タイマカウンタ 2H、L								H'FFF7A、H'FFF7B		16 ピットタイマチャネル 2			
ピット: 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0													
	——	——	——	——	——	——	——	——	——	——	——	——	——
初期値:	0	0	0	0	0	0	0	0	0	0	0	0	0
R/W:	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
位相計数モード時：アップ / ダウンカウンタ その他のモード時：アップカウンタ													
GRA2H、L ジェネラルレジスタ A2 H、L								H'FFF7C、H'FFF7D		16 ピットタイマチャネル 2			
ピット: 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0													
	——	——	——	——	——	——	——	——	——	——	——	——	——
初期値:	1	1	1	1	1	1	1	1	1	1	1	1	1
R/W:	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
機能は16ビットタイマチャネル0と同じです。													

付録

GRB2H、L ジェネラルレジスタ B2 H、L	H'FFF7E、H'FFF7F	16 ピットタイマチャネル2
ビット:	15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0	
初期値:	1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1	
R/W:	R/W	
機能は16ピットタイマチャネル0と同じです。		

8TCR0 タイマコントロールレジスタ 0	H'FFF80	8 ビットタイマチャネル 0																																										
8TCR1 タイマコントロールレジスタ 1	H'FFF81	8 ビットタイマチャネル 1																																										
ビット: 7 6 5 4 3 2 1 0																																												
CMIEB	CMIEA	OVIE	CCLR1	CCLR0	CKS2	CKS1	CKS0																																					
初期値: R/W:	0 R/W	0 R/W	0 R/W	0 R/W	0 R/W	0 R/W	0 R/W																																					
						クロックセレクト2~0																																						
						<table border="1"> <tr> <td></td><td>0</td><td>クロック入力を禁止</td></tr> <tr> <td>0</td><td>1</td><td>内部クロック： /8立ち上がりエッジでカウント</td></tr> <tr> <td>1</td><td>0</td><td>内部クロック： /64立ち上がりエッジでカウント</td></tr> <tr> <td>1</td><td>1</td><td>内部クロック： /8192立ち上がりエッジでカウント</td></tr> <tr> <td colspan="2"></td><td>チャネル0の場合： 8TCNT1のオーバフロー信号で カウント*</td></tr> <tr> <td colspan="2"></td><td>チャネル1の場合： 8TCNT0のコンペアマッチAで カウント*</td></tr> <tr> <td colspan="2"></td><td>0</td></tr> <tr> <td colspan="2"></td><td>1</td></tr> <tr> <td colspan="2"></td><td>外部クロック：立ち下がりエッジでカウント</td></tr> <tr> <td colspan="2"></td><td>0</td></tr> <tr> <td colspan="2"></td><td>1</td></tr> <tr> <td colspan="2"></td><td>外部クロック：立ち上がり/立ち下 がり両エッジでカウント</td></tr> </table>				0	クロック入力を禁止	0	1	内部クロック： /8立ち上がりエッジでカウント	1	0	内部クロック： /64立ち上がりエッジでカウント	1	1	内部クロック： /8192立ち上がりエッジでカウント			チャネル0の場合： 8TCNT1のオーバフロー信号で カウント*			チャネル1の場合： 8TCNT0のコンペアマッチAで カウント*			0			1			外部クロック：立ち下がりエッジでカウント			0			1			外部クロック：立ち上がり/立ち下 がり両エッジでカウント
	0	クロック入力を禁止																																										
0	1	内部クロック： /8立ち上がりエッジでカウント																																										
1	0	内部クロック： /64立ち上がりエッジでカウント																																										
1	1	内部クロック： /8192立ち上がりエッジでカウント																																										
		チャネル0の場合： 8TCNT1のオーバフロー信号で カウント*																																										
		チャネル1の場合： 8TCNT0のコンペアマッチAで カウント*																																										
		0																																										
		1																																										
		外部クロック：立ち下がりエッジでカウント																																										
		0																																										
		1																																										
		外部クロック：立ち上がり/立ち下 がり両エッジでカウント																																										
						【注】* チャネル0のクロック入力を8TCNT1のオーバ フロー信号とし、チャネル1のクロック入を8TCNT0のコンペアマッチ信号とすると、 カウントアップクロックが発生しません。こ の設定は行わないでください。																																						
						カウンタクリア1、0																																						
						<table border="1"> <tr> <td>0</td><td>0</td><td>クリアを禁止</td></tr> <tr> <td>0</td><td>1</td><td>コンペアマッチAによりクリア</td></tr> <tr> <td>1</td><td>0</td><td>コンペアマッチB/インプットキャプチャBによりクリア</td></tr> <tr> <td>1</td><td>1</td><td>インプットキャプチャBによりクリア</td></tr> </table>		0	0	クリアを禁止	0	1	コンペアマッチAによりクリア	1	0	コンペアマッチB/インプットキャプチャBによりクリア	1	1	インプットキャプチャBによりクリア																									
0	0	クリアを禁止																																										
0	1	コンペアマッチAによりクリア																																										
1	0	コンペアマッチB/インプットキャプチャBによりクリア																																										
1	1	インプットキャプチャBによりクリア																																										
						タイマオーバフローインタラプトイネーブル																																						
						<table border="1"> <tr> <td>0</td><td>OVFによる割り込み要求(OVI)を禁止</td></tr> <tr> <td>1</td><td>OVFによる割り込み要求(OVI)を許可</td></tr> </table>		0	OVFによる割り込み要求(OVI)を禁止	1	OVFによる割り込み要求(OVI)を許可																																	
0	OVFによる割り込み要求(OVI)を禁止																																											
1	OVFによる割り込み要求(OVI)を許可																																											
						コンペアマッチインタラプトイネーブルA																																						
						<table border="1"> <tr> <td>0</td><td>CMFAによる割り込み要求(CMIA)を禁止</td></tr> <tr> <td>1</td><td>CMFAによる割り込み要求(CMIA)を許可</td></tr> </table>		0	CMFAによる割り込み要求(CMIA)を禁止	1	CMFAによる割り込み要求(CMIA)を許可																																	
0	CMFAによる割り込み要求(CMIA)を禁止																																											
1	CMFAによる割り込み要求(CMIA)を許可																																											
						コンペアマッチインタラプトイネーブルB																																						
						<table border="1"> <tr> <td>0</td><td>CMFBによる割り込み要求(CMIB)を禁止</td></tr> <tr> <td>1</td><td>CMFBによる割り込み要求(CMIB)を許可</td></tr> </table>		0	CMFBによる割り込み要求(CMIB)を禁止	1	CMFBによる割り込み要求(CMIB)を許可																																	
0	CMFBによる割り込み要求(CMIB)を禁止																																											
1	CMFBによる割り込み要求(CMIB)を許可																																											

付録

8TCR0 タイマコントロール／ステータスレジスタ 0								H'FFF82	8 ビットタイマチャネル 0						
ピット:								7 CMFB	6 CMFA	5 OVF	4 ADTE	3 OIS3	2 OIS2	1 OS1	0 OS0
初期値: R/W:								0 R/(W)*1	0 R/(W)*1	0 R/(W)*1	0 R/W	0 R/W	0 R/W	0 R/W	0 R/W
アウトプットセレクトA1、0															
8TCR1 ピット3 ピット2 のICE OIS3 OIS2 説明															
0 0 0 コンペアマッチAで変化しない															
0 1 0 コンペアマッチAで0出力															
1 0 0 コンペアマッチAで1出力															
1 1 1 コンペアマッチAごとに反転出力(トグル出力)															
アウトプット／インプットキャプチャエッジセレクトB3、2															
8TCR1 ピット3 ピット2 のICE OIS3 OIS2 説明															
0 0 0 コンペアマッチBで変化しない															
0 1 0 コンペアマッチBで0出力															
1 0 0 コンペアマッチBで1出力															
1 1 1 コンペアマッチBごとに反転出力(トグル出力)															
0 0 0 立ち上がりエッジでTCORBにインプットキャプチャ															
0 1 1 立ち下がりエッジでTCORBにインプットキャプチャ															
1 0 0 立ち上がり／立ち下がりの両エッジでTCORBにインプットキャプチャ															
1 1 1 TCORBにインプットキャプチャ															
A/Dトリガイネーブル															
TRGE*2 ピット4 ADTE 説明															
0 0 0 コンペアマッチAまたは外部トリガによるA/D変換開始要求を禁止															
0 1 1 コンペアマッチAまたは外部トリガによるA/D変換開始要求を禁止															
1 0 0 外部トリガによるA/D変換開始要求を許可															
1 1 1 コンペアマッチAによるA/D変換開始要求を許可															
タイミングオーバフローフラグ															
0 [クリア条件] OVF = 1の状態で、OVFをリードした後、OVFに0をライトしたとき															
1 [セット条件] 8TCNTがH'FF H'00になったとき															
コンペアマッチフラグA															
0 [クリア条件] CMFA = 1の状態で、CMFAをリードした後、CMFAに0をライトしたとき															
1 [セット条件] 8TCNT = TCORAになったとき															
コンペアマッチ／インプットキャプチャフラグB															
0 [クリア条件] CMFB = 1の状態で、CMFBをリードした後、CMFBに0をライトしたとき															
1 [セット条件] (1) 8TCNT = TCORBになったとき (2) TCORBがインプットキャプチャレジスタとして機能している場合、インプットキャプチャ信号により8TCNT値がTCORBに転送されたとき															
【注】*1 ピット7～5は、フラグをクリアするための0ライトのみ可能です。 *2 TRGEはA/Dコントロールレジスタ（ADCR）のピット7です。															

8TCSR1 タイマコントロール／ステータスレジスタ 1								H'FFF83	8 ビットタイマチャネル 1																																									
ビット: 7 6 5 4 3 2 1 0 <table border="1" style="margin-left: auto; margin-right: auto;"> <tr><td>CMFB</td><td>CMFA</td><td>OVF</td><td>ICE</td><td>OIS3</td><td>OIS2</td><td>OS1</td><td>OS0</td></tr> </table>											CMFB	CMFA	OVF	ICE	OIS3	OIS2	OS1	OS0																																
CMFB	CMFA	OVF	ICE	OIS3	OIS2	OS1	OS0																																											
初期値:	0	0	0	0	0	0	0																																											
R/W:	R/(W)*	R/(W)*	R/(W)*	R/W	R/W	R/W	R/W																																											
アウトプットセレクトA1、0																																																		
<table border="1" style="margin-left: auto; margin-right: auto;"> <tr><td>ビット1</td><td>ビット0</td><td>説明</td></tr> <tr><td>OS1</td><td>OS0</td><td></td></tr> <tr><td>0</td><td>0</td><td>コンペアマッチAで変化しない</td></tr> <tr><td>0</td><td>1</td><td>コンペアマッチAで0出力</td></tr> <tr><td>1</td><td>0</td><td>コンペアマッチAで1出力</td></tr> <tr><td>1</td><td>1</td><td>コンペアマッチAごとに反転出力(トグル出力)</td></tr> </table>											ビット1	ビット0	説明	OS1	OS0		0	0	コンペアマッチAで変化しない	0	1	コンペアマッチAで0出力	1	0	コンペアマッチAで1出力	1	1	コンペアマッチAごとに反転出力(トグル出力)																						
ビット1	ビット0	説明																																																
OS1	OS0																																																	
0	0	コンペアマッチAで変化しない																																																
0	1	コンペアマッチAで0出力																																																
1	0	コンペアマッチAで1出力																																																
1	1	コンペアマッチAごとに反転出力(トグル出力)																																																
アウトプット／インプットキャップチャエッジセレクトB3、2																																																		
<table border="1" style="margin-left: auto; margin-right: auto;"> <tr><td>8TCSR1</td><td>ビット3</td><td>ビット2</td><td>説明</td></tr> <tr><td>のICE</td><td>OIS3</td><td>OIS2</td><td></td></tr> <tr><td>0</td><td>0</td><td>0</td><td>コンペアマッチBで変化しない</td></tr> <tr><td>0</td><td>0</td><td>1</td><td>コンペアマッチBで0出力</td></tr> <tr><td>0</td><td>1</td><td>0</td><td>コンペアマッチBで1出力</td></tr> <tr><td>1</td><td>0</td><td>1</td><td>コンペアマッチBごとに反転出力(トグル出力)</td></tr> <tr><td>1</td><td>0</td><td>0</td><td>立ち上がりエッジでTCORBIにインプットキャップチャ</td></tr> <tr><td>1</td><td>0</td><td>1</td><td>立ち下がりエッジでTCORBIにインプットキャップチャ</td></tr> <tr><td>1</td><td>1</td><td>0</td><td>立ち上がり / 立ち下がりの両エッジでTCORBIにインプットキャップチャ</td></tr> <tr><td>1</td><td>1</td><td>1</td><td>TCORBIにインプットキャップチャ</td></tr> </table>											8TCSR1	ビット3	ビット2	説明	のICE	OIS3	OIS2		0	0	0	コンペアマッチBで変化しない	0	0	1	コンペアマッチBで0出力	0	1	0	コンペアマッチBで1出力	1	0	1	コンペアマッチBごとに反転出力(トグル出力)	1	0	0	立ち上がりエッジでTCORBIにインプットキャップチャ	1	0	1	立ち下がりエッジでTCORBIにインプットキャップチャ	1	1	0	立ち上がり / 立ち下がりの両エッジでTCORBIにインプットキャップチャ	1	1	1	TCORBIにインプットキャップチャ
8TCSR1	ビット3	ビット2	説明																																															
のICE	OIS3	OIS2																																																
0	0	0	コンペアマッチBで変化しない																																															
0	0	1	コンペアマッチBで0出力																																															
0	1	0	コンペアマッチBで1出力																																															
1	0	1	コンペアマッチBごとに反転出力(トグル出力)																																															
1	0	0	立ち上がりエッジでTCORBIにインプットキャップチャ																																															
1	0	1	立ち下がりエッジでTCORBIにインプットキャップチャ																																															
1	1	0	立ち上がり / 立ち下がりの両エッジでTCORBIにインプットキャップチャ																																															
1	1	1	TCORBIにインプットキャップチャ																																															
インプットキャップチャイネーブル																																																		
<table border="1" style="margin-left: auto; margin-right: auto;"> <tr><td>0</td><td>TCORBIはコンペアマッチレジスタ</td></tr> <tr><td>1</td><td>TCORBIはインプットキャップチャレジスタ</td></tr> </table>											0	TCORBIはコンペアマッチレジスタ	1	TCORBIはインプットキャップチャレジスタ																																				
0	TCORBIはコンペアマッチレジスタ																																																	
1	TCORBIはインプットキャップチャレジスタ																																																	
タイムオーバフローフラグ																																																		
<table border="1" style="margin-left: auto; margin-right: auto;"> <tr><td>0</td><td>[クリア条件] OVF=1の状態で、OVFをリードした後、OVFIに0をライトしたとき</td></tr> <tr><td>1</td><td>[セット条件] 8TCNTがH'FF H'00になったとき</td></tr> </table>											0	[クリア条件] OVF=1の状態で、OVFをリードした後、OVFIに0をライトしたとき	1	[セット条件] 8TCNTがH'FF H'00になったとき																																				
0	[クリア条件] OVF=1の状態で、OVFをリードした後、OVFIに0をライトしたとき																																																	
1	[セット条件] 8TCNTがH'FF H'00になったとき																																																	
コンペアマッチフラグA																																																		
<table border="1" style="margin-left: auto; margin-right: auto;"> <tr><td>0</td><td>[クリア条件] CMFA=1の状態で、CMFAをリードした後、CMFAIに0をライトしたとき</td></tr> <tr><td>1</td><td>[セット条件] 8TCNT = TCORAになったとき</td></tr> </table>											0	[クリア条件] CMFA=1の状態で、CMFAをリードした後、CMFAIに0をライトしたとき	1	[セット条件] 8TCNT = TCORAになったとき																																				
0	[クリア条件] CMFA=1の状態で、CMFAをリードした後、CMFAIに0をライトしたとき																																																	
1	[セット条件] 8TCNT = TCORAになったとき																																																	
コンペアマッチ / インプットキャップチャフラグB																																																		
<table border="1" style="margin-left: auto; margin-right: auto;"> <tr><td>0</td><td>[クリア条件] CMFB = 1の状態で、CMFBをリードした後、CMFBに0をライトしたとき</td></tr> <tr><td>1</td><td>[セット条件] (1) 8TCNT = TCORBにになったとき (2) TCORBがインプットキャップチャレジスタとして機能している場合、インプットキャップチャ信号により8TCNT値がTCORBに転送されたとき</td></tr> </table>											0	[クリア条件] CMFB = 1の状態で、CMFBをリードした後、CMFBに0をライトしたとき	1	[セット条件] (1) 8TCNT = TCORBにになったとき (2) TCORBがインプットキャップチャレジスタとして機能している場合、インプットキャップチャ信号により8TCNT値がTCORBに転送されたとき																																				
0	[クリア条件] CMFB = 1の状態で、CMFBをリードした後、CMFBに0をライトしたとき																																																	
1	[セット条件] (1) 8TCNT = TCORBにになったとき (2) TCORBがインプットキャップチャレジスタとして機能している場合、インプットキャップチャ信号により8TCNT値がTCORBに転送されたとき																																																	
【注】* ビット7~5は、フラグをクリアするための0ライトのみ可能です。																																																		

付録

TCORA0 タイムコンスタントレジスタ A0	H'FFF84	8 ビットタイマチャネル 0																																								
TCORA1 タイムコンスタントレジスタ A1	H'FFF85	8 ビットタイマチャネル 1																																								
TCORA0 TCORA1																																										
ビット:	15 14 13 12 11 10 9 8	7 6 5 4 3 2 1 0																																								
	<table border="1" style="width: 100%;"><tr><td> </td><td> </td></tr></table>																					<table border="1" style="width: 100%;"><tr><td> </td><td> </td></tr></table>																				
初期値:	1 1 1 1 1 1 1 1	1 1 1 1 1 1 1 1																																								
R/W:	R/W	R/W																																								
TCORB0 タイムコンスタントレジスタ B0	H'FFF86	8 ビットタイマチャネル 0																																								
TCORB1 タイムコンスタントレジスタ B1	H'FFF87	8 ビットタイマチャネル 1																																								
TCORB0 TCORB1																																										
ビット:	15 14 13 12 11 10 9 8	7 6 5 4 3 2 1 0																																								
	<table border="1" style="width: 100%;"><tr><td> </td><td> </td></tr></table>																					<table border="1" style="width: 100%;"><tr><td> </td><td> </td></tr></table>																				
初期値:	1 1 1 1 1 1 1 1	1 1 1 1 1 1 1 1																																								
R/W:	R/W	R/W																																								
8TCNT0 タイマカウンタ 0	H'FFF88	8 ビットタイマチャネル 0																																								
8TCNT1 タイマカウンタ 1	H'FFF89	8 ビットタイマチャネル 1																																								
8TCNT0 8TCNT1																																										
ビット:	15 14 13 12 11 10 9 8	7 6 5 4 3 2 1 0																																								
	<table border="1" style="width: 100%;"><tr><td> </td><td> </td></tr></table>																					<table border="1" style="width: 100%;"><tr><td> </td><td> </td></tr></table>																				
初期値:	0 0 0 0 0 0 0 0	0 0 0 0 0 0 0 0																																								
R/W:	R/W	R/W																																								

TCSR タイマコントロール / ステータスレジスタ								H'FFF8C	WDT																																
ビット:	7	6	5	4	3	2	1	0																																	
OVF	WT/IT	TME	—	—	CKS2	CKS1	CKS0																																		
初期値: R/W:	0 R/(W)*	0 R/W	0 R/W	1 —	1 —	0 R/W	0 R/W	0 R/W																																	
クロックセレクト2~0																																									
<table border="1" style="margin-left: auto; margin-right: auto;"> <thead> <tr> <th>CKS2</th><th>CKS1</th><th>CKS0</th><th>説明</th></tr> </thead> <tbody> <tr> <td rowspan="2">0</td><td>0</td><td>0</td><td>/2</td></tr> <tr> <td>1</td><td>1</td><td>/32</td></tr> <tr> <td rowspan="2">1</td><td>0</td><td>0</td><td>/64</td></tr> <tr> <td>1</td><td>1</td><td>/128</td></tr> <tr> <td rowspan="2">0</td><td>0</td><td>0</td><td>/256</td></tr> <tr> <td>1</td><td>1</td><td>/512</td></tr> <tr> <td rowspan="2">1</td><td>0</td><td>0</td><td>/2048</td></tr> <tr> <td>1</td><td>1</td><td>/4096</td></tr> </tbody> </table>										CKS2	CKS1	CKS0	説明	0	0	0	/2	1	1	/32	1	0	0	/64	1	1	/128	0	0	0	/256	1	1	/512	1	0	0	/2048	1	1	/4096
CKS2	CKS1	CKS0	説明																																						
0	0	0	/2																																						
	1	1	/32																																						
1	0	0	/64																																						
	1	1	/128																																						
0	0	0	/256																																						
	1	1	/512																																						
1	0	0	/2048																																						
	1	1	/4096																																						
タイマイネーブル																																									
<table border="1" style="margin-left: auto; margin-right: auto;"> <tr> <td>0</td><td>タイマディスエーブル ・TCNTをH'00に初期化し、カウントアップを停止</td></tr> <tr> <td>1</td><td>タイマイネーブル ・TCNTはカウントアップ開始</td></tr> </table>										0	タイマディスエーブル ・TCNTをH'00に初期化し、カウントアップを停止	1	タイマイネーブル ・TCNTはカウントアップ開始																												
0	タイマディスエーブル ・TCNTをH'00に初期化し、カウントアップを停止																																								
1	タイマイネーブル ・TCNTはカウントアップ開始																																								
タイマモードセレクト																																									
<table border="1" style="margin-left: auto; margin-right: auto;"> <tr> <td>0</td><td>インターバルタイマを選択 (インターバルタイマ割り込み要求)</td></tr> <tr> <td>1</td><td>ウォッチドッグタイマを選択 (リセット信号を発生)</td></tr> </table>										0	インターバルタイマを選択 (インターバルタイマ割り込み要求)	1	ウォッチドッグタイマを選択 (リセット信号を発生)																												
0	インターバルタイマを選択 (インターバルタイマ割り込み要求)																																								
1	ウォッチドッグタイマを選択 (リセット信号を発生)																																								
オーバーフローフラグ																																									
<table border="1" style="margin-left: auto; margin-right: auto;"> <tr> <td>0</td><td>[クリア条件] OVF = 1の状態でOVFフラグをリードした後、OVFフラグに0をライトしたとき</td></tr> <tr> <td>1</td><td>[セット条件] TCNTがH'FF → H'00に変化したとき</td></tr> </table>										0	[クリア条件] OVF = 1の状態でOVFフラグをリードした後、OVFフラグに0をライトしたとき	1	[セット条件] TCNTがH'FF → H'00に変化したとき																												
0	[クリア条件] OVF = 1の状態でOVFフラグをリードした後、OVFフラグに0をライトしたとき																																								
1	[セット条件] TCNTがH'FF → H'00に変化したとき																																								
<p>【注】* フラグをクリアするための0ライトのみ可能です。</p>																																									

付録

TCNT タイマカウンタ	H'FFF8D リード時、H'FFF8C ライト時	WDT			
ビット:	7 6 5 4 3 2 1 0				
初期値:	0 0 0 0 0 0 0 0				
R/W:	R/W R/W R/W R/W R/W R/W R/W R/W				
		カウント値			
RSTCSR リセットコントロール / ステータスレジスタ	H'FFF8F リード時、H'FFF8E ライト時	WDT			
ビット:	7 6 5 4 3 2 1 0				
初期値:	0 0 1 1 1 1 1 1				
R/W:	R/(W)* R/W — — — — — —				
		リセット出力イネーブル			
	<table border="1" style="width: 100%; border-collapse: collapse;"> <tr> <td style="padding: 2px;">0</td><td style="padding: 2px;">リセット信号の外部出力を禁止</td></tr> <tr> <td style="padding: 2px;">1</td><td style="padding: 2px;">リセット信号の外部出力を許可</td></tr> </table>	0	リセット信号の外部出力を禁止	1	リセット信号の外部出力を許可
0	リセット信号の外部出力を禁止				
1	リセット信号の外部出力を許可				
		ウォッチドッグタイマリセット			
0	〔クリア条件〕 ・RES端子によるリセット信号 ・WRST = 1の状態で、WRSTフラグをリード後、WRSTフラグに0をライトしたとき				
1	〔セット条件〕 TCNTがオーバフローし、リセット信号が発生したとき				

【注】* ビット7は、フラグをクリアする0ライトのみ可能です。

8TCR2 タイマコントロールレジスタ 2 8TCR3 タイマコントロールレジスタ 3				H'FFF90 H'FFF91	8 ビットタイマチャネル 2 8 ビットタイマチャネル 3																																	
ピット:	7	6	5	4	3	2	1	0																														
	CMIEB	CMIEA	OVIE	CCLR1	CCLR0	CKS2	CKS1	CKS0																														
初期値: R/W: 0 R/W 0 R/W 0 R/W 0 R/W 0 R/W 0 R/W																																						
クロックセレクト																																						
<table border="1"> <thead> <tr> <th>CSK2</th><th>CSK1</th><th>CSK0</th><th>説明</th></tr> </thead> <tbody> <tr> <td rowspan="2">0</td><td>0</td><td>0</td><td>クロック入力を禁止</td></tr> <tr> <td>1</td><td>1</td><td>内部クロック : /8立ち上がりエッジでカウント</td></tr> <tr> <td rowspan="2">0</td><td>0</td><td>0</td><td>内部クロック : /64立ち上がりエッジでカウント</td></tr> <tr> <td>1</td><td>1</td><td>内部クロック : /8192立ち上がりエッジでカウント</td></tr> <tr> <td rowspan="4">1</td><td>0</td><td>0</td><td>チャネル2の場合 : 8TCNT3のオーバフロー信号でカウント* チャネル3の場合 : 8TCNT2のコンペアマッチAでカウント*</td></tr> <tr> <td>1</td><td>0</td><td>外部クロック : 立ち下がりエッジでカウント</td></tr> <tr> <td rowspan="2">1</td><td>0</td><td>外部クロック : 立ち上がりエッジでカウント</td></tr> <tr> <td>1</td><td>1</td><td>外部クロック : 立ち上がり / 立ち下がり両エッジでカウント</td></tr> </tbody> </table>								CSK2	CSK1	CSK0	説明	0	0	0	クロック入力を禁止	1	1	内部クロック : /8立ち上がりエッジでカウント	0	0	0	内部クロック : /64立ち上がりエッジでカウント	1	1	内部クロック : /8192立ち上がりエッジでカウント	1	0	0	チャネル2の場合 : 8TCNT3のオーバフロー信号でカウント* チャネル3の場合 : 8TCNT2のコンペアマッチAでカウント*	1	0	外部クロック : 立ち下がりエッジでカウント	1	0	外部クロック : 立ち上がりエッジでカウント	1	1	外部クロック : 立ち上がり / 立ち下がり両エッジでカウント
CSK2	CSK1	CSK0	説明																																			
0	0	0	クロック入力を禁止																																			
	1	1	内部クロック : /8立ち上がりエッジでカウント																																			
0	0	0	内部クロック : /64立ち上がりエッジでカウント																																			
	1	1	内部クロック : /8192立ち上がりエッジでカウント																																			
1	0	0	チャネル2の場合 : 8TCNT3のオーバフロー信号でカウント* チャネル3の場合 : 8TCNT2のコンペアマッチAでカウント*																																			
	1	0	外部クロック : 立ち下がりエッジでカウント																																			
	1	0	外部クロック : 立ち上がりエッジでカウント																																			
		1	1	外部クロック : 立ち上がり / 立ち下がり両エッジでカウント																																		
<p>【注】* チャネル2のクロック入力を8TCNT3のオーバフロー信号とし、チャネル3のクロック入力を8TCNT2のコンペアマッチ信号とすると、カウントアップクロックが発生しません。この設定は行わないでください。</p>																																						
カウンタクリア1、0																																						
<table border="1"> <tbody> <tr> <td>0</td><td>0</td><td>クリアを禁止</td></tr> <tr> <td>0</td><td>1</td><td>コンペアマッチAによりクリア</td></tr> <tr> <td>1</td><td>0</td><td>コンペアマッチB / インプットキャプチャBによりクリア</td></tr> <tr> <td>1</td><td>1</td><td>インプットキャプチャBによりクリア</td></tr> </tbody> </table>									0	0	クリアを禁止	0	1	コンペアマッチAによりクリア	1	0	コンペアマッチB / インプットキャプチャBによりクリア	1	1	インプットキャプチャBによりクリア																		
0	0	クリアを禁止																																				
0	1	コンペアマッチAによりクリア																																				
1	0	コンペアマッチB / インプットキャプチャBによりクリア																																				
1	1	インプットキャプチャBによりクリア																																				
タイマオーバフローインタラブトイネーブル																																						
<table border="1"> <tbody> <tr> <td>0</td><td>OVFによる割り込み要求 (OVI) を禁止</td></tr> <tr> <td>1</td><td>OVFによる割り込み要求 (OVI) を許可</td></tr> </tbody> </table>									0	OVFによる割り込み要求 (OVI) を禁止	1	OVFによる割り込み要求 (OVI) を許可																										
0	OVFによる割り込み要求 (OVI) を禁止																																					
1	OVFによる割り込み要求 (OVI) を許可																																					
コンペアマッチインタラブトイネーブルA																																						
<table border="1"> <tbody> <tr> <td>0</td><td>CMFAによる割り込み要求 (CMIA) を禁止</td></tr> <tr> <td>1</td><td>CMFAによる割り込み要求 (CMIA) を許可</td></tr> </tbody> </table>									0	CMFAによる割り込み要求 (CMIA) を禁止	1	CMFAによる割り込み要求 (CMIA) を許可																										
0	CMFAによる割り込み要求 (CMIA) を禁止																																					
1	CMFAによる割り込み要求 (CMIA) を許可																																					
コンペアマッチインタラブトイネーブルB																																						
<table border="1"> <tbody> <tr> <td>0</td><td>CMFBによる割り込み要求 (CMIB) を禁止</td></tr> <tr> <td>1</td><td>CMFBによる割り込み要求 (CMIB) を許可</td></tr> </tbody> </table>									0	CMFBによる割り込み要求 (CMIB) を禁止	1	CMFBによる割り込み要求 (CMIB) を許可																										
0	CMFBによる割り込み要求 (CMIB) を禁止																																					
1	CMFBによる割り込み要求 (CMIB) を許可																																					

付録

8TCR2 タイマコントロール／ステータスレジスタ 2	H'FFF92	8 ビットタイマチャネル 2
8TCR3 タイマコントロール／ステータスレジスタ 3	H'FFF93	8 ビットタイマチャネル 3

8TCR2	ビット:	7	6	5	4	3	2	1	0
		CMFB	CMFA	OVF	—	OIS3	OIS2	OS1	OS0

初期値: 0 0 0 1 0 0 0 0
R/W: R/(W)* R/(W)* R/(W)* — R/W R/W R/W R/W

8TCR3	ビット:	7	6	5	4	3	2	1	0
		CMFB	CMFA	OVF	ICE	OIS3	OIS2	OS1	OS0

初期値: 0 0 0 0 0 0 0 0
R/W: R/(W)* R/(W)* R/(W)* R/W R/W R/W R/W R/W

アウトプットセレクトA1, 0	
ビット1	ビット0
OS1	OS0
0	コンペアマッチAで変化しない
1	コンペアマッチAで0出力
0	コンペアマッチAで1出力
1	コンペアマッチAごとに反転出力 (トグル出力)

アウトプット／インプットキャップチャエッジセレクトB3, 2

8TCR3	ビット3	ビット2	説明
		のICE	OIS3 OIS2
	0	0	コンペアマッチBで変化しない
	0	1	コンペアマッチBで0出力
	1	0	コンペアマッチBで1出力
	1	1	コンペアマッチBごとに反転出力 (トグル出力)
		0	立ち上がりエッジでTCORBにインプットキャップチャ
		1	立ち下がりエッジでTCORBにインプットキャップチャ
		0	立ち上がり / 立ち下がりの両エッジでTCORBにインプットキャップチャ
		1	TCORBにインプットキャップチャ

インプットキャップチャイネーブル

0	TCORBはコンペアマッチレジスタ
1	TCORBはインプットキャップチャレジスタ

タイマオーバーフローフラグ

0	[クリア条件] OVF = 1の状態で、OVFをリードした後、OVFに0をライトしたとき
1	[セット条件] 8TCNTがH'FF H'00になったとき

コンペアマッチフラグA

0	[クリア条件] CMFA = 1の状態で、CMFAをリードした後、CMFAに0をライトしたとき
1	[セット条件] 8TCNT = TCORAになったとき

コンペアマッチ／インプットキャップチャフラグB

0	[クリア条件] CMFB = 1の状態で、CMFBをリードした後、CMFBに0をライトしたとき
1	[セット条件] (1) 8TCNT = TCORBになったとき (2) TCORBがインプットキャップチャレジスタとして機能している場合、インプットキャップチャ信号により8TCNTの値がTCORBに転送されたとき

【注】* ビット7~5は、フラグをクリアにするための0ライトのみ可能です。

TCORA2 タイムコンスタントレジスタ A2	H'FFF94	8 ビットタイマチャネル 2
TCORA3 タイムコンスタントレジスタ A3	H'FFF95	8 ビットタイマチャネル 3
TCORA2 TCORA3		
ビット:	15 14 13 12 11 10 9 8	7 6 5 4 3 2 1 0
初期値:	1 1 1 1 1 1 1 1	1 1 1 1 1 1 1 1
R/W:	R/W R/W R/W R/W R/W R/W R/W R/W	R/W R/W R/W R/W R/W R/W R/W R/W
TCORB2 タイムコンスタントレジスタ B2	H'FFF96	8 ビットタイマチャネル 2
TCORB3 タイムコンスタントレジスタ B3	H'FFF97	8 ビットタイマチャネル 3
TCORB2 TCORB3		
ビット:	15 14 13 12 11 10 9 8	7 6 5 4 3 2 1 0
初期値:	1 1 1 1 1 1 1 1	1 1 1 1 1 1 1 1
R/W:	R/W R/W R/W R/W R/W R/W R/W R/W	R/W R/W R/W R/W R/W R/W R/W R/W
8TCNT2 タイマカウンタ 2	H'FFF98	8 ビットタイマチャネル 2
8TCNT3 タイマカウンタ 3	H'FFF99	8 ビットタイマチャネル 3
8TCNT2 8TCNT3		
ビット:	15 14 13 12 11 10 9 8	7 6 5 4 3 2 1 0
初期値:	0 0 0 0 0 0 0 0	0 0 0 0 0 0 0 0
R/W:	R/W R/W R/W R/W R/W R/W R/W R/W	R/W R/W R/W R/W R/W R/W R/W R/W
DADDR0 D/A データレジスタ 0	H'FFF9C	D/A
ビット: 7 6 5 4 3 2 1 0		
初期値:	0 0 0 0 0 0 0 0	0 0 0 0 0 0 0 0
R/W:	R/W R/W R/W R/W R/W R/W R/W R/W	R/W R/W R/W R/W R/W R/W R/W R/W
D/A変換データを格納		

付録

DADR1 D/A データレジスタ 1	H'FFF9D	D/A						
ビット:	7	6	5	4	3	2	1	0
初期値:	0	0	0	0	0	0	0	0
R/W:	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
D/A変換データを格納								

DACR D/A コントロールレジスタ								H'FFF9E	D/A								
ビット:								7	6	5	4	3	2	1	0		
DAOE1	DAOE0	DAE	—	—	—	—	—										
初期値: R/W:	0 R/W	0 R/W	0 R/W	1 —	1 —	1 —	1 —	1 —	1 —	1 —	1 —	1 —	1 —	1 —	1 —		
D/Aイネーブル																	
ビット7	ビット6	ビット5	説明														
DAOE1	DAOE0	DAE	チャネル0、1のD/A変換を禁止														
0	0	—	チャネル0のD/A変換を許可														
0	1	0	チャネル1のD/A変換を禁止														
0	1	1	チャネル0、1のD/A変換を許可														
1	0	0	チャネル0のD/A変換を禁止														
1	0	1	チャネル1のD/A変換を許可														
1	1	—	チャネル0、1のD/A変換を許可														
D/Aアウトプットイネーブル0																	
0	アナログ出力DA0を禁止																
1	チャネル0のD/A変換を許可 アナログ出力DA0を許可																
D/Aアウトプットイネーブル1																	
0	アナログ出力DA1を禁止																
1	チャネル1のD/A変換を許可 アナログ出力DA1を許可																

付録

TPMR TPC 出力モードレジスタ	H'FFFA0	TPC																								
<p>ビット: 7 6 5 4 3 2 1 0</p> <table border="1"> <tr> <td>—</td><td>—</td><td>—</td><td>—</td><td>G3NOV</td><td>G2NOV</td><td>G1NOV</td><td>G0NOV</td></tr> </table> <p>初期値: 1 1 1 1 0 R/W 0 R/W 0 R/W 0 R/W</p> <p>グループ0ノンオーバラップ</p> <table border="1"> <tr> <td>0</td><td>TPC出力グループ0は通常動作（選択された16ビットタイマのコンペアマッチAで出力値を更新）</td></tr> <tr> <td>1</td><td>TPC出力グループ0は、選択された16ビットタイマのコンペアマッチA, Bによりノンオーバラップ動作</td></tr> </table> <p>グループ1ノンオーバラップ</p> <table border="1"> <tr> <td>0</td><td>TPC出力グループ1は通常動作（選択された16ビットタイマのコンペアマッチAで出力値を更新）</td></tr> <tr> <td>1</td><td>TPC出力グループ1は、選択された16ビットタイマのコンペアマッチA, Bによりノンオーバラップ動作</td></tr> </table> <p>グループ2ノンオーバラップ</p> <table border="1"> <tr> <td>0</td><td>TPC出力グループ2は通常動作（選択された16ビットタイマのコンペアマッチAで出力値を更新）</td></tr> <tr> <td>1</td><td>TPC出力グループ2は、選択された16ビットタイマのコンペアマッチA, Bによりノンオーバラップ動作</td></tr> </table> <p>グループ3ノンオーバラップ</p> <table border="1"> <tr> <td>0</td><td>TPC出力グループ3は通常動作（選択された16ビットタイマのコンペアマッチAで出力値を更新）</td></tr> <tr> <td>1</td><td>TPC出力グループ3は、選択された16ビットタイマのコンペアマッチA, Bによりノンオーバラップ動作</td></tr> </table>	—	—	—	—	G3NOV	G2NOV	G1NOV	G0NOV	0	TPC出力グループ0は通常動作（選択された16ビットタイマのコンペアマッチAで出力値を更新）	1	TPC出力グループ0は、選択された16ビットタイマのコンペアマッチA, Bによりノンオーバラップ動作	0	TPC出力グループ1は通常動作（選択された16ビットタイマのコンペアマッチAで出力値を更新）	1	TPC出力グループ1は、選択された16ビットタイマのコンペアマッチA, Bによりノンオーバラップ動作	0	TPC出力グループ2は通常動作（選択された16ビットタイマのコンペアマッチAで出力値を更新）	1	TPC出力グループ2は、選択された16ビットタイマのコンペアマッチA, Bによりノンオーバラップ動作	0	TPC出力グループ3は通常動作（選択された16ビットタイマのコンペアマッチAで出力値を更新）	1	TPC出力グループ3は、選択された16ビットタイマのコンペアマッチA, Bによりノンオーバラップ動作		
—	—	—	—	G3NOV	G2NOV	G1NOV	G0NOV																			
0	TPC出力グループ0は通常動作（選択された16ビットタイマのコンペアマッチAで出力値を更新）																									
1	TPC出力グループ0は、選択された16ビットタイマのコンペアマッチA, Bによりノンオーバラップ動作																									
0	TPC出力グループ1は通常動作（選択された16ビットタイマのコンペアマッチAで出力値を更新）																									
1	TPC出力グループ1は、選択された16ビットタイマのコンペアマッチA, Bによりノンオーバラップ動作																									
0	TPC出力グループ2は通常動作（選択された16ビットタイマのコンペアマッチAで出力値を更新）																									
1	TPC出力グループ2は、選択された16ビットタイマのコンペアマッチA, Bによりノンオーバラップ動作																									
0	TPC出力グループ3は通常動作（選択された16ビットタイマのコンペアマッチAで出力値を更新）																									
1	TPC出力グループ3は、選択された16ビットタイマのコンペアマッチA, Bによりノンオーバラップ動作																									

TPCR TPC 出力コントロールレジスタ								H'FFFA1	TPC																																																										
ビット:	7	6	5	4	3	2	1	0																																																											
初期値:	1	1	1	1	1	1	1	1																																																											
R/W:	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W																																																											
グループ0コンペアマッチセレクト1、0																																																																			
<table border="1" style="width: 100%; border-collapse: collapse;"> <tr> <td style="width: 50px; text-align: center;">ビット1</td><td style="width: 50px; text-align: center;">ビット0</td><td colspan="8" style="text-align: left;">出力トリガとなる16ビットタイマのチャネル選択</td></tr> <tr> <td>G0CMS1</td><td>G0CMS0</td><td colspan="8"></td></tr> <tr> <td rowspan="2" style="text-align: center;">0</td><td>0</td><td colspan="8">TPC出力グループ0 (TP3 ~ TP0端子) の出力トリガは16ビットタイマチャネル0のコンペアマッチ</td></tr> <tr> <td>1</td><td colspan="8">TPC出力グループ0 (TP3 ~ TP0端子) の出力トリガは16ビットタイマチャネル1のコンペアマッチ</td></tr> <tr> <td rowspan="2" style="text-align: center;">1</td><td>0</td><td colspan="8">TPC出力グループ0 (TP3 ~ TP0端子) の出力トリガは16ビットタイマチャネル2のコンペアマッチ</td></tr> <tr> <td>1</td><td colspan="8">TPC出力グループ0 (TP3 ~ TP0端子) の出力トリガは16ビットタイマチャネル3のコンペアマッチ</td></tr> </table>										ビット1	ビット0	出力トリガとなる16ビットタイマのチャネル選択								G0CMS1	G0CMS0									0	0	TPC出力グループ0 (TP3 ~ TP0端子) の出力トリガは16ビットタイマチャネル0のコンペアマッチ								1	TPC出力グループ0 (TP3 ~ TP0端子) の出力トリガは16ビットタイマチャネル1のコンペアマッチ								1	0	TPC出力グループ0 (TP3 ~ TP0端子) の出力トリガは16ビットタイマチャネル2のコンペアマッチ								1	TPC出力グループ0 (TP3 ~ TP0端子) の出力トリガは16ビットタイマチャネル3のコンペアマッチ							
ビット1	ビット0	出力トリガとなる16ビットタイマのチャネル選択																																																																	
G0CMS1	G0CMS0																																																																		
0	0	TPC出力グループ0 (TP3 ~ TP0端子) の出力トリガは16ビットタイマチャネル0のコンペアマッチ																																																																	
	1	TPC出力グループ0 (TP3 ~ TP0端子) の出力トリガは16ビットタイマチャネル1のコンペアマッチ																																																																	
1	0	TPC出力グループ0 (TP3 ~ TP0端子) の出力トリガは16ビットタイマチャネル2のコンペアマッチ																																																																	
	1	TPC出力グループ0 (TP3 ~ TP0端子) の出力トリガは16ビットタイマチャネル3のコンペアマッチ																																																																	
グループ1コンペアマッチセレクト1、0																																																																			
<table border="1" style="width: 100%; border-collapse: collapse;"> <tr> <td style="width: 50px; text-align: center;">ビット3</td><td style="width: 50px; text-align: center;">ビット2</td><td colspan="8" style="text-align: left;">出力トリガとなる16ビットタイマのチャネル選択</td></tr> <tr> <td>G1CMS1</td><td>G1CMS0</td><td colspan="8"></td></tr> <tr> <td rowspan="2" style="text-align: center;">0</td><td>0</td><td colspan="8">TPC出力グループ1 (TP7 ~ TP4端子) の出力トリガは16ビットタイマチャネル0のコンペアマッチ</td></tr> <tr> <td>1</td><td colspan="8">TPC出力グループ1 (TP7 ~ TP4端子) の出力トリガは16ビットタイマチャネル1のコンペアマッチ</td></tr> <tr> <td rowspan="2" style="text-align: center;">1</td><td>0</td><td colspan="8">TPC出力グループ1 (TP7 ~ TP4端子) の出力トリガは16ビットタイマチャネル2のコンペアマッチ</td></tr> <tr> <td>1</td><td colspan="8">TPC出力グループ1 (TP7 ~ TP4端子) の出力トリガは16ビットタイマチャネル3のコンペアマッチ</td></tr> </table>										ビット3	ビット2	出力トリガとなる16ビットタイマのチャネル選択								G1CMS1	G1CMS0									0	0	TPC出力グループ1 (TP7 ~ TP4端子) の出力トリガは16ビットタイマチャネル0のコンペアマッチ								1	TPC出力グループ1 (TP7 ~ TP4端子) の出力トリガは16ビットタイマチャネル1のコンペアマッチ								1	0	TPC出力グループ1 (TP7 ~ TP4端子) の出力トリガは16ビットタイマチャネル2のコンペアマッチ								1	TPC出力グループ1 (TP7 ~ TP4端子) の出力トリガは16ビットタイマチャネル3のコンペアマッチ							
ビット3	ビット2	出力トリガとなる16ビットタイマのチャネル選択																																																																	
G1CMS1	G1CMS0																																																																		
0	0	TPC出力グループ1 (TP7 ~ TP4端子) の出力トリガは16ビットタイマチャネル0のコンペアマッチ																																																																	
	1	TPC出力グループ1 (TP7 ~ TP4端子) の出力トリガは16ビットタイマチャネル1のコンペアマッチ																																																																	
1	0	TPC出力グループ1 (TP7 ~ TP4端子) の出力トリガは16ビットタイマチャネル2のコンペアマッチ																																																																	
	1	TPC出力グループ1 (TP7 ~ TP4端子) の出力トリガは16ビットタイマチャネル3のコンペアマッチ																																																																	
グループ2コンペアマッチセレクト1、0																																																																			
<table border="1" style="width: 100%; border-collapse: collapse;"> <tr> <td style="width: 50px; text-align: center;">ビット5</td><td style="width: 50px; text-align: center;">ビット4</td><td colspan="8" style="text-align: left;">出力トリガとなる16ビットタイマのチャネル選択</td></tr> <tr> <td>G2CMS1</td><td>G2CMS0</td><td colspan="8"></td></tr> <tr> <td rowspan="2" style="text-align: center;">0</td><td>0</td><td colspan="8">TPC出力グループ2 (TP11 ~ TP8端子) の出力トリガは16ビットタイマチャネル0のコンペアマッチ</td></tr> <tr> <td>1</td><td colspan="8">TPC出力グループ2 (TP11 ~ TP8端子) の出力トリガは16ビットタイマチャネル1のコンペアマッチ</td></tr> <tr> <td rowspan="2" style="text-align: center;">1</td><td>0</td><td colspan="8">TPC出力グループ2 (TP11 ~ TP8端子) の出力トリガは16ビットタイマチャネル2のコンペアマッチ</td></tr> <tr> <td>1</td><td colspan="8">TPC出力グループ2 (TP11 ~ TP8端子) の出力トリガは16ビットタイマチャネル3のコンペアマッチ</td></tr> </table>										ビット5	ビット4	出力トリガとなる16ビットタイマのチャネル選択								G2CMS1	G2CMS0									0	0	TPC出力グループ2 (TP11 ~ TP8端子) の出力トリガは16ビットタイマチャネル0のコンペアマッチ								1	TPC出力グループ2 (TP11 ~ TP8端子) の出力トリガは16ビットタイマチャネル1のコンペアマッチ								1	0	TPC出力グループ2 (TP11 ~ TP8端子) の出力トリガは16ビットタイマチャネル2のコンペアマッチ								1	TPC出力グループ2 (TP11 ~ TP8端子) の出力トリガは16ビットタイマチャネル3のコンペアマッチ							
ビット5	ビット4	出力トリガとなる16ビットタイマのチャネル選択																																																																	
G2CMS1	G2CMS0																																																																		
0	0	TPC出力グループ2 (TP11 ~ TP8端子) の出力トリガは16ビットタイマチャネル0のコンペアマッチ																																																																	
	1	TPC出力グループ2 (TP11 ~ TP8端子) の出力トリガは16ビットタイマチャネル1のコンペアマッチ																																																																	
1	0	TPC出力グループ2 (TP11 ~ TP8端子) の出力トリガは16ビットタイマチャネル2のコンペアマッチ																																																																	
	1	TPC出力グループ2 (TP11 ~ TP8端子) の出力トリガは16ビットタイマチャネル3のコンペアマッチ																																																																	
グループ3コンペアマッチセレクト1、0																																																																			
<table border="1" style="width: 100%; border-collapse: collapse;"> <tr> <td style="width: 50px; text-align: center;">ビット7</td><td style="width: 50px; text-align: center;">ビット6</td><td colspan="8" style="text-align: left;">出力トリガとなる16ビットタイマのチャネル選択</td></tr> <tr> <td>G3CMS1</td><td>G3CMS0</td><td colspan="8"></td></tr> <tr> <td rowspan="2" style="text-align: center;">0</td><td>0</td><td colspan="8">TPC出力グループ3 (TP15 ~ TP12端子) の出力トリガは16ビットタイマチャネル0のコンペアマッチ</td></tr> <tr> <td>1</td><td colspan="8">TPC出力グループ3 (TP15 ~ TP12端子) の出力トリガは16ビットタイマチャネル1のコンペアマッチ</td></tr> <tr> <td rowspan="2" style="text-align: center;">1</td><td>0</td><td colspan="8">TPC出力グループ3 (TP15 ~ TP12端子) の出力トリガは16ビットタイマチャネル2のコンペアマッチ</td></tr> <tr> <td>1</td><td colspan="8">TPC出力グループ3 (TP15 ~ TP12端子) の出力トリガは16ビットタイマチャネル3のコンペアマッチ</td></tr> </table>										ビット7	ビット6	出力トリガとなる16ビットタイマのチャネル選択								G3CMS1	G3CMS0									0	0	TPC出力グループ3 (TP15 ~ TP12端子) の出力トリガは16ビットタイマチャネル0のコンペアマッチ								1	TPC出力グループ3 (TP15 ~ TP12端子) の出力トリガは16ビットタイマチャネル1のコンペアマッチ								1	0	TPC出力グループ3 (TP15 ~ TP12端子) の出力トリガは16ビットタイマチャネル2のコンペアマッチ								1	TPC出力グループ3 (TP15 ~ TP12端子) の出力トリガは16ビットタイマチャネル3のコンペアマッチ							
ビット7	ビット6	出力トリガとなる16ビットタイマのチャネル選択																																																																	
G3CMS1	G3CMS0																																																																		
0	0	TPC出力グループ3 (TP15 ~ TP12端子) の出力トリガは16ビットタイマチャネル0のコンペアマッチ																																																																	
	1	TPC出力グループ3 (TP15 ~ TP12端子) の出力トリガは16ビットタイマチャネル1のコンペアマッチ																																																																	
1	0	TPC出力グループ3 (TP15 ~ TP12端子) の出力トリガは16ビットタイマチャネル2のコンペアマッチ																																																																	
	1	TPC出力グループ3 (TP15 ~ TP12端子) の出力トリガは16ビットタイマチャネル3のコンペアマッチ																																																																	

付録

NDERB ネクストデータタイネーブルレジスタ B								H'FFFA2	TPC																																													
ビット:	7	6	5	4	3	2	1	0																																														
	NDER15	NDER14	NDER13	NDER12	NDER11	NDER10	NDER9	NDER8																																														
初期値:	0	0	0	0	0	0	0	0																																														
R/W:	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W																																														
ネクストデータタイネーブル15~8																																																						
<table border="1" style="width: 100%; border-collapse: collapse;"> <tr> <td style="width: 15%;">ビット7~0</td><td colspan="10" style="text-align: center; padding: 5px;">説明</td></tr> <tr> <td style="width: 15%;">NDER15 ~ NDER8</td><td colspan="10"></td></tr> <tr> <td style="width: 15%;">0</td><td colspan="10">TPC出力TP15~TP8を禁止 (NDR15 ~ NDR8からPB7 ~ PB0への転送禁止)</td></tr> <tr> <td style="width: 15%;">1</td><td colspan="10">TPC出力TP15~TP8を許可 (NDR15 ~ NDR8からPB7 ~ PB0への転送許可)</td></tr> </table>											ビット7~0	説明										NDER15 ~ NDER8											0	TPC出力TP15~TP8を禁止 (NDR15 ~ NDR8からPB7 ~ PB0への転送禁止)										1	TPC出力TP15~TP8を許可 (NDR15 ~ NDR8からPB7 ~ PB0への転送許可)									
ビット7~0	説明																																																					
NDER15 ~ NDER8																																																						
0	TPC出力TP15~TP8を禁止 (NDR15 ~ NDR8からPB7 ~ PB0への転送禁止)																																																					
1	TPC出力TP15~TP8を許可 (NDR15 ~ NDR8からPB7 ~ PB0への転送許可)																																																					
NDERA ネクストデータタイネーブルレジスタ A								H'FFFA3	TPC																																													
ビット:	7	6	5	4	3	2	1	0																																														
	NDER7	NDER6	NDER5	NDER4	NDER3	NDER2	NDER1	NDER0																																														
初期値:	0	0	0	0	0	0	0	0																																														
R/W:	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W																																														
ネクストデータタイネーブル7~0																																																						
<table border="1" style="width: 100%; border-collapse: collapse;"> <tr> <td style="width: 15%;">ビット7~0</td><td colspan="10" style="text-align: center; padding: 5px;">説明</td></tr> <tr> <td style="width: 15%;">NDER7 ~ NDER0</td><td colspan="10"></td></tr> <tr> <td style="width: 15%;">0</td><td colspan="10">TPC出力TP7~TP0を禁止 (NDR7 ~ NDR0からPA7 ~ PA0への転送禁止)</td></tr> <tr> <td style="width: 15%;">1</td><td colspan="10">TPC出力TP7~TP0を許可 (NDR7 ~ NDR0からPA7 ~ PA0への転送許可)</td></tr> </table>											ビット7~0	説明										NDER7 ~ NDER0											0	TPC出力TP7~TP0を禁止 (NDR7 ~ NDR0からPA7 ~ PA0への転送禁止)										1	TPC出力TP7~TP0を許可 (NDR7 ~ NDR0からPA7 ~ PA0への転送許可)									
ビット7~0	説明																																																					
NDER7 ~ NDER0																																																						
0	TPC出力TP7~TP0を禁止 (NDR7 ~ NDR0からPA7 ~ PA0への転送禁止)																																																					
1	TPC出力TP7~TP0を許可 (NDR7 ~ NDR0からPA7 ~ PA0への転送許可)																																																					

NDRB ネクストデータレジスタ B				H'FFFA4/ H'FFFA6				TPC				
TPC 出力グループ 2、3 の出力トリガが同一の場合												
(1) アドレス : H'FFFA4												
ビット: 7 6 5 4 3 2 1 0												
NDR15	NDR14	NDR13	NDR12	NDR11	NDR10	NDR9	NDR8					
初期値:	0	0	0	0	0	0	0	0				
R/W:	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W				
TPC出力グループ3の次の出力データを格納				TPC出力グループ2の次の出力データを格納								
(2) アドレス : H'FFFA6												
ビット: 7 6 5 4 3 2 1 0												
初期値:	1	1	1	1	1	1	1	1				
R/W:												
TPC 出力グループ 2、3 の出力トリガが異なる場合												
(1) アドレス : H'FFFA4												
ビット: 7 6 5 4 3 2 1 0												
NDR15	NDR14	NDR13	NDR12									
初期値:	0	0	0	0	1	1	1	1				
R/W:	R/W	R/W	R/W	R/W								
TPC出力グループ3の次の出力データを格納												
(2) アドレス : H'FFFA6												
ビット: 7 6 5 4 3 2 1 0												
				NDR11	NDR10	NDR9	NDR8					
初期値:	1	1	1	1	0 R/W	0 R/W	0 R/W	0 R/W				
R/W:												
TPC出力グループ2の次の出力データを格納												

付録

NDRA ネクストデータレジスタ A				H'FFFA5/ H'FFFA7				TPC				
TPC 出力グループ 0、1 の出力トリガが同一の場合												
(1) アドレス : H'FFFA5												
ビット: 7 6 5 4 3 2 1 0												
NDR7	NDR6	NDR5	NDR4	NDR3	NDR2	NDR1	NDR0					
初期値: R/W:	0 R/W	0 R/W	0 R/W	0 R/W	0 R/W	0 R/W	0 R/W	0 R/W				
TPC出力グループ1の次の出力データを格納				TPC出力グループ0の次の出力データを格納								
(2) アドレス : H'FFFA7												
ビット: 7 6 5 4 3 2 1 0												
——	——	——	——	——	——	——	——	——				
初期値: R/W:	1 ——	1 ——	1 ——	1 ——	1 ——	1 ——	1 ——	1 ——				
TPC 出力グループ 0、1 の出力トリガが異なる場合												
(1) アドレス : H'FFFA5												
ビット: 7 6 5 4 3 2 1 0												
NDR7	NDR6	NDR5	NDR4	——	——	——	——	——				
初期値: R/W:	0 R/W	0 R/W	0 R/W	0 R/W	1 ——	1 ——	1 ——	1 ——				
TPC出力グループ1の次の出力データを格納				TPC出力グループ0の次の出力データを格納								
(2) アドレス : H'FFFA7												
ビット: 7 6 5 4 3 2 1 0												
——	——	——	——	NDR3	NDR2	NDR1	NDR0					
初期値: R/W:	1 ——	1 ——	1 ——	1 ——	0 R/W	0 R/W	0 R/W	0 R/W				

SMR シリアルモードレジスタ								H'FFFFB0	SCI0						
ビット: 7 6 5 4 3 2 1 0															
C/A	CHR	PE	O/E	STOP	MP	CKS1	CKS0								
初期値: R/W:	0 R/W	0 R/W	0 R/W	0 R/W	0 R/W	0 R/W	0 R/W	0 R/W							
クロックセレクト1、0															
ビット1		ビット0		クロックの選択											
CKS1		CKS0													
0		0		クロック											
1		1		/4クロック											
1		0		/16クロック											
1		1		/64クロック											
マルチプロセッサモード															
0		マルチプロセッサ機能を禁止													
1		マルチプロセッサフォーマットを選択													
ストップピットレンジス															
0		1ストップピット													
1		2ストップピット													
パリティモード															
0		偶数パリティ													
1		奇数パリティ													
パリティイネーブル															
0		パリティビットの付加、およびチェックを禁止													
1		パリティビットの付加、およびチェックを許可													
キャラクタレンジス															
0		8ビットデータ													
1		7ビットデータ													
コミュニケーションモード（シリアルコミュニケーションインターフェース時）															
0		調歩同期式モード													
1		クロック同期式モード													
GSMモード（スマートカードインターフェース時）															
0		TENDフラグがスタートビットから12.5 etu*後に発生													
1		TENDフラグがスタートビットから11.0 etu*後に発生													
* etu (Elementary Time Unit) : 1ビットの転送期間															

付録

BRR ピットレートレジスタ	H'FFFB1	SCI0						
ビット:	7	6	5	4	3	2	1	0
初期値:	1	1	1	1	1	1	1	1
R/W:	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
シリアル送信 / 受信のピットレートを設定								

SCR シリアルコントロールレジスタ								H'FFFFB2	SCI0																																																																																																																																																																																																																																																																																																																																																																																			
ビット:	7	6	5	4	3	2	1	0																																																																																																																																																																																																																																																																																																																																																																																				
初期値: R/W:	0 R/W	0 R/W	0 R/W	0 R/W	0 R/W	0 R/W	0 R/W	0 R/W																																																																																																																																																																																																																																																																																																																																																																																				
<table border="1" style="margin-left: auto; margin-right: auto;"> <tr><td>TIE</td><td>RIE</td><td>TE</td><td>RE</td><td>MPIE</td><td>TEIE</td><td>CKE1</td><td>CKE0</td><td></td><td></td></tr> </table>										TIE	RIE	TE	RE	MPIE	TEIE	CKE1	CKE0																																																																																																																																																																																																																																																																																																																																																																											
TIE	RIE	TE	RE	MPIE	TEIE	CKE1	CKE0																																																																																																																																																																																																																																																																																																																																																																																					
<table border="1" style="margin-left: auto; margin-right: auto;"> <tr><td>レシーブイネーブル</td><td></td><td>クロックイネーブル1、0 (シリアルコミュニケーションインターフェース時)</td><td></td><td></td><td></td><td></td><td></td><td></td><td></td></tr> <tr><td>0 受信動作を禁止</td><td></td><td>クロックの選択、出力の許可</td><td></td><td></td><td></td><td></td><td></td><td></td><td></td></tr> <tr><td>1 受信動作を許可</td><td></td><td>ビット1 ビット0</td><td>CKE1 CKE0</td><td></td><td></td><td></td><td></td><td></td><td></td></tr> <tr><td>トランスマットイネーブル</td><td></td><td>0 調歩同期式モード /SCK端子は入出力ポート</td><td></td><td></td><td></td><td></td><td></td><td></td><td></td></tr> <tr><td>0 送信動作を禁止</td><td></td><td>1 クロック同期式モード /SCK端子は同期クロック出力</td><td></td><td></td><td></td><td></td><td></td><td></td><td></td></tr> <tr><td>1 送信動作を許可</td><td></td><td>0 調歩同期式モード /SCK端子はクロック出力</td><td></td><td></td><td></td><td></td><td></td><td></td><td></td></tr> <tr><td></td><td></td><td>1 クロック同期式モード /SCK端子は同期クロック出力</td><td></td><td></td><td></td><td></td><td></td><td></td><td></td></tr> <tr><td></td><td></td><td>0 調歩同期式モード /SCK端子はクロック入力</td><td></td><td></td><td></td><td></td><td></td><td></td><td></td></tr> <tr><td></td><td></td><td>1 クロック同期式モード /SCK端子は同期クロック入力</td><td></td><td></td><td></td><td></td><td></td><td></td><td></td></tr> <tr><td></td><td></td><td>0 調歩同期式モード /SCK端子は外部クロック入力</td><td></td><td></td><td></td><td></td><td></td><td></td><td></td></tr> <tr><td></td><td></td><td>1 クロック同期式モード /SCK端子は同期クロック入力</td><td></td><td></td><td></td><td></td><td></td><td></td><td></td></tr> <tr><td></td><td></td><td>0 外部クロック /SCK端子はクロック出力</td><td></td><td></td><td></td><td></td><td></td><td></td><td></td></tr> <tr><td></td><td></td><td>1 クロック同期式モード /SCK端子は同期クロック出力</td><td></td><td></td><td></td><td></td><td></td><td></td><td></td></tr> <tr><td colspan="10" style="text-align: center;"> <table border="1" style="margin-left: auto; margin-right: auto;"> <tr><td>クロックイネーブル1、0 (スマートカードインターフェース時)</td><td></td><td></td><td></td><td></td><td></td><td></td><td></td><td></td><td></td></tr> <tr><td>SMR</td><td>ビット1</td><td>ビット0</td><td>CKE1</td><td>CKE0</td><td></td><td></td><td></td><td></td><td>説明</td></tr> <tr><td>GM</td><td></td><td></td><td></td><td></td><td>0</td><td>SCK端子は入出力ポート</td><td></td><td></td><td></td></tr> <tr><td></td><td></td><td></td><td></td><td></td><td>1</td><td>SCK端子はクロック出力</td><td></td><td></td><td></td></tr> <tr><td></td><td></td><td></td><td></td><td></td><td>0</td><td>SCK端子はLowレベル出力固定</td><td></td><td></td><td></td></tr> <tr><td></td><td></td><td></td><td></td><td></td><td>1</td><td>SCK端子はクロック出力</td><td></td><td></td><td></td></tr> <tr><td></td><td></td><td></td><td></td><td></td><td>0</td><td>SCK端子はHighレベル出力固定</td><td></td><td></td><td></td></tr> <tr><td></td><td></td><td></td><td></td><td></td><td>1</td><td>SCK端子はクロック出力</td><td></td><td></td><td></td></tr> </table> </td></tr> <tr> <td colspan="10" style="text-align: center;"> <table border="1" style="margin-left: auto; margin-right: auto;"> <tr><td>トランスマットエンドインターラップイネーブル</td><td></td><td></td><td></td><td></td><td></td><td></td><td></td><td></td><td></td></tr> <tr><td>0 送信終了割り込み (TEI) 要求を禁止</td><td></td><td></td><td></td><td></td><td></td><td></td><td></td><td></td><td></td></tr> <tr><td>1 送信終了割り込み (TEI) 要求を許可</td><td></td><td></td><td></td><td></td><td></td><td></td><td></td><td></td><td></td></tr> </table> </td></tr> <tr> <td colspan="10" style="text-align: center;"> <table border="1" style="margin-left: auto; margin-right: auto;"> <tr><td>マルチプロセッサインターラップイネーブル</td><td></td><td></td><td></td><td></td><td></td><td></td><td></td><td></td><td></td></tr> <tr><td>0 マルチプロセッサ割り込みを禁止 (通常の受信動作を行う)</td><td></td><td></td><td></td><td></td><td></td><td></td><td></td><td></td><td></td></tr> <tr><td>1 マルチプロセッサ割り込みを許可</td><td></td><td></td><td></td><td></td><td></td><td></td><td></td><td></td><td></td></tr> </table> </td></tr> <tr> <td colspan="10" style="text-align: center;"> <table border="1" style="margin-left: auto; margin-right: auto;"> <tr><td>レシーブインターラップイネーブル</td><td></td><td></td><td></td><td></td><td></td><td></td><td></td><td></td><td></td></tr> <tr><td>0 受信データフル割り込み (RXI) 要求、受信エラー割り込み (ERI) 要求を禁止</td><td></td><td></td><td></td><td></td><td></td><td></td><td></td><td></td><td></td></tr> <tr><td>1 受信データフル割り込み (RXI) 要求、受信エラー割り込み (ERI) 要求を許可</td><td></td><td></td><td></td><td></td><td></td><td></td><td></td><td></td><td></td></tr> </table> </td></tr> <tr> <td colspan="10" style="text-align: center;"> <table border="1" style="margin-left: auto; margin-right: auto;"> <tr><td>トランスマットインターラップイネーブル</td><td></td><td></td><td></td><td></td><td></td><td></td><td></td><td></td><td></td></tr> <tr><td>0 送信データエンブティ割り込み (TXI) 要求を禁止</td><td></td><td></td><td></td><td></td><td></td><td></td><td></td><td></td><td></td></tr> <tr><td>1 送信データエンブティ割り込み (TXI) 要求を許可</td><td></td><td></td><td></td><td></td><td></td><td></td><td></td><td></td><td></td></tr> </table> </td></tr> </table>	レシーブイネーブル		クロックイネーブル1、0 (シリアルコミュニケーションインターフェース時)								0 受信動作を禁止		クロックの選択、出力の許可								1 受信動作を許可		ビット1 ビット0	CKE1 CKE0							トランスマットイネーブル		0 調歩同期式モード /SCK端子は入出力ポート								0 送信動作を禁止		1 クロック同期式モード /SCK端子は同期クロック出力								1 送信動作を許可		0 調歩同期式モード /SCK端子はクロック出力										1 クロック同期式モード /SCK端子は同期クロック出力										0 調歩同期式モード /SCK端子はクロック入力										1 クロック同期式モード /SCK端子は同期クロック入力										0 調歩同期式モード /SCK端子は外部クロック入力										1 クロック同期式モード /SCK端子は同期クロック入力										0 外部クロック /SCK端子はクロック出力										1 クロック同期式モード /SCK端子は同期クロック出力								<table border="1" style="margin-left: auto; margin-right: auto;"> <tr><td>クロックイネーブル1、0 (スマートカードインターフェース時)</td><td></td><td></td><td></td><td></td><td></td><td></td><td></td><td></td><td></td></tr> <tr><td>SMR</td><td>ビット1</td><td>ビット0</td><td>CKE1</td><td>CKE0</td><td></td><td></td><td></td><td></td><td>説明</td></tr> <tr><td>GM</td><td></td><td></td><td></td><td></td><td>0</td><td>SCK端子は入出力ポート</td><td></td><td></td><td></td></tr> <tr><td></td><td></td><td></td><td></td><td></td><td>1</td><td>SCK端子はクロック出力</td><td></td><td></td><td></td></tr> <tr><td></td><td></td><td></td><td></td><td></td><td>0</td><td>SCK端子はLowレベル出力固定</td><td></td><td></td><td></td></tr> <tr><td></td><td></td><td></td><td></td><td></td><td>1</td><td>SCK端子はクロック出力</td><td></td><td></td><td></td></tr> <tr><td></td><td></td><td></td><td></td><td></td><td>0</td><td>SCK端子はHighレベル出力固定</td><td></td><td></td><td></td></tr> <tr><td></td><td></td><td></td><td></td><td></td><td>1</td><td>SCK端子はクロック出力</td><td></td><td></td><td></td></tr> </table>										クロックイネーブル1、0 (スマートカードインターフェース時)										SMR	ビット1	ビット0	CKE1	CKE0					説明	GM					0	SCK端子は入出力ポート									1	SCK端子はクロック出力									0	SCK端子はLowレベル出力固定									1	SCK端子はクロック出力									0	SCK端子はHighレベル出力固定									1	SCK端子はクロック出力				<table border="1" style="margin-left: auto; margin-right: auto;"> <tr><td>トランスマットエンドインターラップイネーブル</td><td></td><td></td><td></td><td></td><td></td><td></td><td></td><td></td><td></td></tr> <tr><td>0 送信終了割り込み (TEI) 要求を禁止</td><td></td><td></td><td></td><td></td><td></td><td></td><td></td><td></td><td></td></tr> <tr><td>1 送信終了割り込み (TEI) 要求を許可</td><td></td><td></td><td></td><td></td><td></td><td></td><td></td><td></td><td></td></tr> </table>										トランスマットエンドインターラップイネーブル										0 送信終了割り込み (TEI) 要求を禁止										1 送信終了割り込み (TEI) 要求を許可										<table border="1" style="margin-left: auto; margin-right: auto;"> <tr><td>マルチプロセッサインターラップイネーブル</td><td></td><td></td><td></td><td></td><td></td><td></td><td></td><td></td><td></td></tr> <tr><td>0 マルチプロセッサ割り込みを禁止 (通常の受信動作を行う)</td><td></td><td></td><td></td><td></td><td></td><td></td><td></td><td></td><td></td></tr> <tr><td>1 マルチプロセッサ割り込みを許可</td><td></td><td></td><td></td><td></td><td></td><td></td><td></td><td></td><td></td></tr> </table>										マルチプロセッサインターラップイネーブル										0 マルチプロセッサ割り込みを禁止 (通常の受信動作を行う)										1 マルチプロセッサ割り込みを許可										<table border="1" style="margin-left: auto; margin-right: auto;"> <tr><td>レシーブインターラップイネーブル</td><td></td><td></td><td></td><td></td><td></td><td></td><td></td><td></td><td></td></tr> <tr><td>0 受信データフル割り込み (RXI) 要求、受信エラー割り込み (ERI) 要求を禁止</td><td></td><td></td><td></td><td></td><td></td><td></td><td></td><td></td><td></td></tr> <tr><td>1 受信データフル割り込み (RXI) 要求、受信エラー割り込み (ERI) 要求を許可</td><td></td><td></td><td></td><td></td><td></td><td></td><td></td><td></td><td></td></tr> </table>										レシーブインターラップイネーブル										0 受信データフル割り込み (RXI) 要求、受信エラー割り込み (ERI) 要求を禁止										1 受信データフル割り込み (RXI) 要求、受信エラー割り込み (ERI) 要求を許可										<table border="1" style="margin-left: auto; margin-right: auto;"> <tr><td>トランスマットインターラップイネーブル</td><td></td><td></td><td></td><td></td><td></td><td></td><td></td><td></td><td></td></tr> <tr><td>0 送信データエンブティ割り込み (TXI) 要求を禁止</td><td></td><td></td><td></td><td></td><td></td><td></td><td></td><td></td><td></td></tr> <tr><td>1 送信データエンブティ割り込み (TXI) 要求を許可</td><td></td><td></td><td></td><td></td><td></td><td></td><td></td><td></td><td></td></tr> </table>										トランスマットインターラップイネーブル										0 送信データエンブティ割り込み (TXI) 要求を禁止										1 送信データエンブティ割り込み (TXI) 要求を許可									
レシーブイネーブル		クロックイネーブル1、0 (シリアルコミュニケーションインターフェース時)																																																																																																																																																																																																																																																																																																																																																																																										
0 受信動作を禁止		クロックの選択、出力の許可																																																																																																																																																																																																																																																																																																																																																																																										
1 受信動作を許可		ビット1 ビット0	CKE1 CKE0																																																																																																																																																																																																																																																																																																																																																																																									
トランスマットイネーブル		0 調歩同期式モード /SCK端子は入出力ポート																																																																																																																																																																																																																																																																																																																																																																																										
0 送信動作を禁止		1 クロック同期式モード /SCK端子は同期クロック出力																																																																																																																																																																																																																																																																																																																																																																																										
1 送信動作を許可		0 調歩同期式モード /SCK端子はクロック出力																																																																																																																																																																																																																																																																																																																																																																																										
		1 クロック同期式モード /SCK端子は同期クロック出力																																																																																																																																																																																																																																																																																																																																																																																										
		0 調歩同期式モード /SCK端子はクロック入力																																																																																																																																																																																																																																																																																																																																																																																										
		1 クロック同期式モード /SCK端子は同期クロック入力																																																																																																																																																																																																																																																																																																																																																																																										
		0 調歩同期式モード /SCK端子は外部クロック入力																																																																																																																																																																																																																																																																																																																																																																																										
		1 クロック同期式モード /SCK端子は同期クロック入力																																																																																																																																																																																																																																																																																																																																																																																										
		0 外部クロック /SCK端子はクロック出力																																																																																																																																																																																																																																																																																																																																																																																										
		1 クロック同期式モード /SCK端子は同期クロック出力																																																																																																																																																																																																																																																																																																																																																																																										
<table border="1" style="margin-left: auto; margin-right: auto;"> <tr><td>クロックイネーブル1、0 (スマートカードインターフェース時)</td><td></td><td></td><td></td><td></td><td></td><td></td><td></td><td></td><td></td></tr> <tr><td>SMR</td><td>ビット1</td><td>ビット0</td><td>CKE1</td><td>CKE0</td><td></td><td></td><td></td><td></td><td>説明</td></tr> <tr><td>GM</td><td></td><td></td><td></td><td></td><td>0</td><td>SCK端子は入出力ポート</td><td></td><td></td><td></td></tr> <tr><td></td><td></td><td></td><td></td><td></td><td>1</td><td>SCK端子はクロック出力</td><td></td><td></td><td></td></tr> <tr><td></td><td></td><td></td><td></td><td></td><td>0</td><td>SCK端子はLowレベル出力固定</td><td></td><td></td><td></td></tr> <tr><td></td><td></td><td></td><td></td><td></td><td>1</td><td>SCK端子はクロック出力</td><td></td><td></td><td></td></tr> <tr><td></td><td></td><td></td><td></td><td></td><td>0</td><td>SCK端子はHighレベル出力固定</td><td></td><td></td><td></td></tr> <tr><td></td><td></td><td></td><td></td><td></td><td>1</td><td>SCK端子はクロック出力</td><td></td><td></td><td></td></tr> </table>										クロックイネーブル1、0 (スマートカードインターフェース時)										SMR	ビット1	ビット0	CKE1	CKE0					説明	GM					0	SCK端子は入出力ポート									1	SCK端子はクロック出力									0	SCK端子はLowレベル出力固定									1	SCK端子はクロック出力									0	SCK端子はHighレベル出力固定									1	SCK端子はクロック出力																																																																																																																																																																																																																																																																																																						
クロックイネーブル1、0 (スマートカードインターフェース時)																																																																																																																																																																																																																																																																																																																																																																																												
SMR	ビット1	ビット0	CKE1	CKE0					説明																																																																																																																																																																																																																																																																																																																																																																																			
GM					0	SCK端子は入出力ポート																																																																																																																																																																																																																																																																																																																																																																																						
					1	SCK端子はクロック出力																																																																																																																																																																																																																																																																																																																																																																																						
					0	SCK端子はLowレベル出力固定																																																																																																																																																																																																																																																																																																																																																																																						
					1	SCK端子はクロック出力																																																																																																																																																																																																																																																																																																																																																																																						
					0	SCK端子はHighレベル出力固定																																																																																																																																																																																																																																																																																																																																																																																						
					1	SCK端子はクロック出力																																																																																																																																																																																																																																																																																																																																																																																						
<table border="1" style="margin-left: auto; margin-right: auto;"> <tr><td>トランスマットエンドインターラップイネーブル</td><td></td><td></td><td></td><td></td><td></td><td></td><td></td><td></td><td></td></tr> <tr><td>0 送信終了割り込み (TEI) 要求を禁止</td><td></td><td></td><td></td><td></td><td></td><td></td><td></td><td></td><td></td></tr> <tr><td>1 送信終了割り込み (TEI) 要求を許可</td><td></td><td></td><td></td><td></td><td></td><td></td><td></td><td></td><td></td></tr> </table>										トランスマットエンドインターラップイネーブル										0 送信終了割り込み (TEI) 要求を禁止										1 送信終了割り込み (TEI) 要求を許可																																																																																																																																																																																																																																																																																																																																																														
トランスマットエンドインターラップイネーブル																																																																																																																																																																																																																																																																																																																																																																																												
0 送信終了割り込み (TEI) 要求を禁止																																																																																																																																																																																																																																																																																																																																																																																												
1 送信終了割り込み (TEI) 要求を許可																																																																																																																																																																																																																																																																																																																																																																																												
<table border="1" style="margin-left: auto; margin-right: auto;"> <tr><td>マルチプロセッサインターラップイネーブル</td><td></td><td></td><td></td><td></td><td></td><td></td><td></td><td></td><td></td></tr> <tr><td>0 マルチプロセッサ割り込みを禁止 (通常の受信動作を行う)</td><td></td><td></td><td></td><td></td><td></td><td></td><td></td><td></td><td></td></tr> <tr><td>1 マルチプロセッサ割り込みを許可</td><td></td><td></td><td></td><td></td><td></td><td></td><td></td><td></td><td></td></tr> </table>										マルチプロセッサインターラップイネーブル										0 マルチプロセッサ割り込みを禁止 (通常の受信動作を行う)										1 マルチプロセッサ割り込みを許可																																																																																																																																																																																																																																																																																																																																																														
マルチプロセッサインターラップイネーブル																																																																																																																																																																																																																																																																																																																																																																																												
0 マルチプロセッサ割り込みを禁止 (通常の受信動作を行う)																																																																																																																																																																																																																																																																																																																																																																																												
1 マルチプロセッサ割り込みを許可																																																																																																																																																																																																																																																																																																																																																																																												
<table border="1" style="margin-left: auto; margin-right: auto;"> <tr><td>レシーブインターラップイネーブル</td><td></td><td></td><td></td><td></td><td></td><td></td><td></td><td></td><td></td></tr> <tr><td>0 受信データフル割り込み (RXI) 要求、受信エラー割り込み (ERI) 要求を禁止</td><td></td><td></td><td></td><td></td><td></td><td></td><td></td><td></td><td></td></tr> <tr><td>1 受信データフル割り込み (RXI) 要求、受信エラー割り込み (ERI) 要求を許可</td><td></td><td></td><td></td><td></td><td></td><td></td><td></td><td></td><td></td></tr> </table>										レシーブインターラップイネーブル										0 受信データフル割り込み (RXI) 要求、受信エラー割り込み (ERI) 要求を禁止										1 受信データフル割り込み (RXI) 要求、受信エラー割り込み (ERI) 要求を許可																																																																																																																																																																																																																																																																																																																																																														
レシーブインターラップイネーブル																																																																																																																																																																																																																																																																																																																																																																																												
0 受信データフル割り込み (RXI) 要求、受信エラー割り込み (ERI) 要求を禁止																																																																																																																																																																																																																																																																																																																																																																																												
1 受信データフル割り込み (RXI) 要求、受信エラー割り込み (ERI) 要求を許可																																																																																																																																																																																																																																																																																																																																																																																												
<table border="1" style="margin-left: auto; margin-right: auto;"> <tr><td>トランスマットインターラップイネーブル</td><td></td><td></td><td></td><td></td><td></td><td></td><td></td><td></td><td></td></tr> <tr><td>0 送信データエンブティ割り込み (TXI) 要求を禁止</td><td></td><td></td><td></td><td></td><td></td><td></td><td></td><td></td><td></td></tr> <tr><td>1 送信データエンブティ割り込み (TXI) 要求を許可</td><td></td><td></td><td></td><td></td><td></td><td></td><td></td><td></td><td></td></tr> </table>										トランスマットインターラップイネーブル										0 送信データエンブティ割り込み (TXI) 要求を禁止										1 送信データエンブティ割り込み (TXI) 要求を許可																																																																																																																																																																																																																																																																																																																																																														
トランスマットインターラップイネーブル																																																																																																																																																																																																																																																																																																																																																																																												
0 送信データエンブティ割り込み (TXI) 要求を禁止																																																																																																																																																																																																																																																																																																																																																																																												
1 送信データエンブティ割り込み (TXI) 要求を許可																																																																																																																																																																																																																																																																																																																																																																																												

付録

TDR トランスマットデータレジスタ	H'FFFB3	SCI0						
ビット:	7	6	5	4	3	2	1	0
初期値:	1 R/W							
シリアル送信データを格納								

SSR シリアルステータスレジスタ								H'FFFFB4	SCI0
ビット:	7	6	5	4	3	2	1	0	
初期値:	TDRE	RDRF	ORER	FER/ERS	PER	TEND	MPB	MPBT	
R/W:	1 R/(W) ^{*1}	0 R/(W) ^{*1}	0 R/(W) ^{*1}	0 R/(W) ^{*1}	0 R/(W) ^{*1}	1 R	0 R	0 R/W	
									マルチプロセッサビットトランスマスク 0 マルチプロセッサビットが0のデータを送信 1 マルチプロセッサビットが1のデータを送信 マルチプロセッサビット 0 マルチプロセッサビットが0のデータを受信 1 マルチプロセッサビットが1のデータを受信
									トランスマットエンド (シリアルコミュニケーションインターフェース時) 0 (クリア条件) TDRE = 1の状態をリードした後、0をライトしたとき 1 (セット条件) (1) リセット、またはスタンバイモード時 (2) SCRのTEビットが0のとき (3) 1バイトのシリアル送信キャラクタの最後尾ビットの送信時にTDRE = 1のとき
									トランスマットエンド (スマートカードインターフェース時) 0 (クリア条件) TDRE = 1の状態をリードした後、0をライトしたとき 1 (セット条件) (1) リセット、またはスタンバイモード時 (2) SCRのTEビットが0かつFER/ERSビットが0のとき (3) 1バイトのシリアルキャラクタ送信終了2.5 etu ^{*2} 後 (GM = 0のとき) / 1.0 etu後 (GM = 1のとき)に TDRE = 1かつFER/ERSビット = 0 (正常送信) のとき
									パリティエラー 0 (クリア条件) (1) リセット、またはスタンバイモード時 (2) PER = 1の状態をリードした後、0をライトしたとき 1 (セット条件) パリティエラーが発生したとき (受信したデータのパリティがSMRのOEビットで設定したパリティと一致しなかったとき)
									フレーミングエラー (シリアルコミュニケーションインターフェースのとき) 0 (クリア条件) (1) リセット、またはスタンバイモード時 (2) ER = 1の状態をリードした後、0をライトしたとき 1 (セット条件) フレーミングエラーが発生したとき (ストップビットが0の場合)
									エラーサイグナルステータス (スマートカードインターフェースのとき) 0 (クリア条件) (1) リセット、またはスタンバイモード時 (2) ERS = 1の状態をリードした後、0をライトしたとき 1 (セット条件) エラーサイグナルLowレベルを受信したとき
									オーバランエラー 0 (クリア条件) (1) リセット、またはスタンバイモード時 (2) ORER = 1の状態をリードした後、0をライトしたとき 1 (セット条件) オーバランエラーが発生したとき (RDRF = 1の状態で次のデータが受信完了したとき)
									レシーブデータレジスタフル 0 (クリア条件) (1) リセット、またはスタンバイモード時 (2) RDRF = 1の状態をリードした後、0をライトしたとき 1 (セット条件) データが正常に受信され、RSRからRDRへデータが転送されたとき
									トランスマットデータレジスタエンブティ 0 (クリア条件) TDRE = 1の状態をリードした後、0をライトしたとき 1 (セット条件) (1) リセット、またはスタンバイモード時 (2) SCRのTEビットが0のとき (3) TDRからTSRにデータ転送が行われ、TDRにデータライトが可能になったとき

【注】*1 フラグをクリアするための0ライトのみ可能です。
*2 etu (Elementary Time Unit) : 1ビットの転送期間

付録

RDR レシーブデータレジスタ	H'FFFB5	SCI0				
ビット: 7 6 5 4 3 2 1 0						
初期値: 0 0 0 0 0 0 0 0	R/W: R R R R R R R R					
		シリアル受信データを格納				
SCMR スマートカードモードレジスタ	H'FFFB6	SCI0				
ビット: 7 6 5 4 3 2 1 0						
初期値: 1 1 1 1 0 0 1 0	R/W: — — — — R/W R/W — R/W					
		スマートカードインターフェースモードセレクト				
		<table border="1"> <tr> <td>0</td> <td>スマートカードインターフェース機能を禁止 (初期値)</td> </tr> <tr> <td>1</td> <td>スマートカードインターフェース機能を許可</td> </tr> </table>	0	スマートカードインターフェース機能を禁止 (初期値)	1	スマートカードインターフェース機能を許可
0	スマートカードインターフェース機能を禁止 (初期値)					
1	スマートカードインターフェース機能を許可					
		スマートカードデータインバート				
		<table border="1"> <tr> <td>0</td> <td>TDRの内容をそのまま送信 (初期値) 受信したデータをそのままRDRに格納</td> </tr> <tr> <td>1</td> <td>TDRの内容を反転してデータを送信 受信したデータを反転してRDRに格納</td> </tr> </table>	0	TDRの内容をそのまま送信 (初期値) 受信したデータをそのままRDRに格納	1	TDRの内容を反転してデータを送信 受信したデータを反転してRDRに格納
0	TDRの内容をそのまま送信 (初期値) 受信したデータをそのままRDRに格納					
1	TDRの内容を反転してデータを送信 受信したデータを反転してRDRに格納					
		スマートカードデータトランスマッピング				
		<table border="1"> <tr> <td>0</td> <td>TDRの内容をLSBファーストとして送信 (初期値) 受信したデータをLSBファーストとしてRDRに格納</td> </tr> <tr> <td>1</td> <td>TDRの内容をMSBファーストとして送信 受信したデータをMSBファーストとしてRDRに格納</td> </tr> </table>	0	TDRの内容をLSBファーストとして送信 (初期値) 受信したデータをLSBファーストとしてRDRに格納	1	TDRの内容をMSBファーストとして送信 受信したデータをMSBファーストとしてRDRに格納
0	TDRの内容をLSBファーストとして送信 (初期値) 受信したデータをLSBファーストとしてRDRに格納					
1	TDRの内容をMSBファーストとして送信 受信したデータをMSBファーストとしてRDRに格納					

SMR シリアルモードレジスタ	H'FFFB8	SCI1								
ビット: 7 6 5 4 3 2 1 0										
<table border="1"> <tr> <td>C/A</td><td>CHR</td><td>PE</td><td>O/E</td><td>STOP</td><td>MP</td><td>CKS1</td><td>CKS0</td></tr> </table>			C/A	CHR	PE	O/E	STOP	MP	CKS1	CKS0
C/A	CHR	PE	O/E	STOP	MP	CKS1	CKS0			
初期値: 0 0 0 0 0 0 0 0										
R/W: R/W R/W R/W R/W R/W R/W R/W R/W										
機能はSCI0と同じです。										
BRR ピットレートレジスタ	H'FFFB9	SCI1								
ビット: 7 6 5 4 3 2 1 0										
<table border="1"> <tr><td></td><td></td><td></td><td></td><td></td><td></td><td></td><td></td></tr> </table>										
初期値: 1 1 1 1 1 1 1 1										
R/W: R/W R/W R/W R/W R/W R/W R/W R/W										
機能はSCI0と同じです。										
SCR シリアルコントロールレジスタ	H'FFFBA	SCI1								
ビット: 7 6 5 4 3 2 1 0										
<table border="1"> <tr> <td>TIE</td><td>RIE</td><td>TE</td><td>RE</td><td>MPIE</td><td>TEIE</td><td>CKE1</td><td>CKE0</td></tr> </table>			TIE	RIE	TE	RE	MPIE	TEIE	CKE1	CKE0
TIE	RIE	TE	RE	MPIE	TEIE	CKE1	CKE0			
初期値: 0 0 0 0 0 0 0 0										
R/W: R/W R/W R/W R/W R/W R/W R/W R/W										
機能はSCI0と同じです。										
TDR トランスマットデータレジスタ	H'FFFBB	SCI1								
ビット: 7 6 5 4 3 2 1 0										
<table border="1"> <tr><td></td><td></td><td></td><td></td><td></td><td></td><td></td><td></td></tr> </table>										
初期値: 1 1 1 1 1 1 1 1										
R/W: R/W R/W R/W R/W R/W R/W R/W R/W										
機能はSCI0と同じです。										

付録

SSR シリアルステータスレジスタ	H'FFFBC	SCI1								
ピット: 7 6 5 4 3 2 1 0										
<table border="1"> <tr> <td>TDRE</td><td>RDRF</td><td>ORER</td><td>FER/ERS</td><td>PER</td><td>TEND</td><td>MPB</td><td>MPBT</td></tr> </table>			TDRE	RDRF	ORER	FER/ERS	PER	TEND	MPB	MPBT
TDRE	RDRF	ORER	FER/ERS	PER	TEND	MPB	MPBT			
初期値: 0 0 0 0 0 1 0 0										
R/W: R/(W)* R/(W)* R/(W)* R/(W)* R/(W)* R R R/W										
機能はSCI0と同じです。										
【注】* フラグをクリアするための0ライトのみ可能です。										
RDR レシーブデータレジスタ	H'FFFBD	SCI1								
ピット: 7 6 5 4 3 2 1 0										
<table border="1"> <tr> <td> </td><td> </td><td> </td><td> </td><td> </td><td> </td><td> </td><td> </td></tr> </table>										
初期値: 0 0 0 0 0 0 0 0										
R/W: R R R R R R R R										
機能はSCI0と同じです。										
SCMR スマートカードモードレジスタ	H'FFFBE	SCI1								
ピット: 7 6 5 4 3 2 1 0										
<table border="1"> <tr> <td>—</td><td>—</td><td>—</td><td>—</td><td>SDIR</td><td>SINV</td><td>—</td><td>SMIF</td></tr> </table>			—	—	—	—	SDIR	SINV	—	SMIF
—	—	—	—	SDIR	SINV	—	SMIF			
初期値: 1 1 1 1 0 0 1 0										
R/W: — — — — R/W R/W — R/W										
機能はSCI0と同じです。										
P1DR ポート1データレジスタ	H'FFFD0	ポート1								
ピット: 7 6 5 4 3 2 1 0										
<table border="1"> <tr> <td>P17</td><td>P16</td><td>P15</td><td>P14</td><td>P13</td><td>P12</td><td>P11</td><td>P10</td></tr> </table>			P17	P16	P15	P14	P13	P12	P11	P10
P17	P16	P15	P14	P13	P12	P11	P10			
初期値: 0 0 0 0 0 0 0 0										
R/W: R/W R/W R/W R/W R/W R/W R/W R/W										
ポート1の各端子のデータを格納										

P2DR ポート2データレジスタ	H'FFFD1	ポート2						
ビット: 7 6 5 4 3 2 1 0								
P27	P26	P25	P24	P23	P22	P21	P20	
初期値: R/W:	0 R/W	0 R/W	0 R/W	0 R/W	0 R/W	0 R/W	0 R/W	
ポート2の各端子のデータを格納								
P3DR ポート3データレジスタ	H'FFFD2	ポート3						
ビット: 7 6 5 4 3 2 1 0								
P37	P36	P35	P34	P33	P32	P31	P30	
初期値: R/W:	0 R/W	0 R/W	0 R/W	0 R/W	0 R/W	0 R/W	0 R/W	
ポート3の各端子のデータを格納								
P4DR ポート4データレジスタ	H'FFFD3	ポート4						
ビット: 7 6 5 4 3 2 1 0								
P47	P46	P45	P44	P43	P42	P41	P40	
初期値: R/W:	0 R/W	0 R/W	0 R/W	0 R/W	0 R/W	0 R/W	0 R/W	
ポート4の各端子のデータを格納								
P5DR ポート5データレジスタ	H'FFFD4	ポート5						
ビット: 7 6 5 4 3 2 1 0								
_____	_____	_____	_____	P53	P52	P51	P50	
初期値: R/W:	1 _____	1 _____	1 _____	1 _____	0 R/W	0 R/W	0 R/W	0 R/W
ポート5の各端子のデータを格納								

付録

P6DR ポート 6 データレジスタ	H'FFFD5	ポート 6						
ビット:	7	6	5	4	3	2	1	0
	P67	P66	P65	P64	P63	P62	P61	P60
初期値:	1	0	0	0	0	0	0	0
R/W:	R	R/W	R/W	R/W	R/W	R/W	R/W	R/W
ポート 6 の各端子のデータを格納								
P7DR ポート 7 データレジスタ	H'FFFD6	ポート 7						
ビット:	7	6	5	4	3	2	1	0
	P77	P76	P75	P74	P73	P72	P71	P70
初期値:	*	*	*	*	*	*	*	*
R/W:	R	R	R	R	R	R	R	R
ポート 7 の各端子の状態を読み出す								
【注】* P77~P70端子により決定されます。								
P8DR ポート 8 データレジスタ	H'FFFD7	ポート 8						
ビット:	7	6	5	4	3	2	1	0
	—	—	—	P84	P83	P82	P81	P80
初期値:	1	1	1	0	0	0	0	0
R/W:	—	—	—	R/W	R/W	R/W	R/W	R/W
ポート 8 の各端子のデータを格納								
P9DR ポート 9 データレジスタ	H'FFFD8	ポート 9						
ビット:	7	6	5	4	3	2	1	0
	—	—	P95	P94	P93	P92	P91	P90
初期値:	1	1	0	0	0	0	0	0
R/W:	—	—	R/W	R/W	R/W	R/W	R/W	R/W
ポート 9 の各端子のデータを格納								

PADR ポート A データレジスタ	H'FFFD9	ポート A																																
ビット: 7 6 5 4 3 2 1 0																																		
<table border="1"> <tr> <td>PA₇</td><td>PA₆</td><td>PA₅</td><td>PA₄</td><td>PA₃</td><td>PA₂</td><td>PA₁</td><td>PA₀</td></tr> </table>			PA ₇	PA ₆	PA ₅	PA ₄	PA ₃	PA ₂	PA ₁	PA ₀																								
PA ₇	PA ₆	PA ₅	PA ₄	PA ₃	PA ₂	PA ₁	PA ₀																											
<table> <tr> <td>初期値:</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td></tr> <tr> <td>R/W:</td><td>R/W</td><td>R/W</td><td>R/W</td><td>R/W</td><td>R/W</td><td>R/W</td><td>R/W</td></tr> </table>			初期値:	0	0	0	0	0	0	0	R/W:	R/W																						
初期値:	0	0	0	0	0	0	0																											
R/W:	R/W	R/W	R/W	R/W	R/W	R/W	R/W																											
ポート A の各端子のデータを格納																																		
PBDR ポート B データレジスタ	H'FFFDA	ポート B																																
ビット: 7 6 5 4 3 2 1 0																																		
<table border="1"> <tr> <td>PB₇</td><td>PB₆</td><td>PB₅</td><td>PB₄</td><td>PB₃</td><td>PB₂</td><td>PB₁</td><td>PB₀</td></tr> </table>			PB ₇	PB ₆	PB ₅	PB ₄	PB ₃	PB ₂	PB ₁	PB ₀																								
PB ₇	PB ₆	PB ₅	PB ₄	PB ₃	PB ₂	PB ₁	PB ₀																											
<table> <tr> <td>初期値:</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td></tr> <tr> <td>R/W:</td><td>R/W</td><td>R/W</td><td>R/W</td><td>R/W</td><td>R/W</td><td>R/W</td><td>R/W</td></tr> </table>			初期値:	0	0	0	0	0	0	0	R/W:	R/W																						
初期値:	0	0	0	0	0	0	0																											
R/W:	R/W	R/W	R/W	R/W	R/W	R/W	R/W																											
ポート B の各端子のデータを格納																																		
ADDRA H、L A/D データレジスタ A H、L	H'FFFE0, H'FFFE1	A/D																																
ビット: 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0																																		
<table border="1"> <tr> <td>AD9</td><td>AD8</td><td>AD7</td><td>AD6</td><td>AD5</td><td>AD4</td><td>AD3</td><td>AD2</td><td>AD1</td><td>AD0</td><td>—</td><td>—</td><td>—</td><td>—</td><td>—</td><td>—</td></tr> </table>			AD9	AD8	AD7	AD6	AD5	AD4	AD3	AD2	AD1	AD0	—	—	—	—	—	—																
AD9	AD8	AD7	AD6	AD5	AD4	AD3	AD2	AD1	AD0	—	—	—	—	—	—																			
<table> <tr> <td>初期値:</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td></tr> <tr> <td>R/W:</td><td>R</td><td>R</td><td>R</td><td>R</td><td>R</td><td>R</td><td>R</td><td>R</td><td>R</td><td>R</td><td>R</td><td>R</td><td>R</td><td>R</td><td>R</td></tr> </table>			初期値:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	R/W:	R	R	R	R	R	R	R	R	R	R	R	R	R	R	R
初期値:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0																			
R/W:	R	R	R	R	R	R	R	R	R	R	R	R	R	R	R																			
ADDRAH ADDRAL																																		
<u>A/D変換データ</u>																																		
A/D変換結果の10ビット																																		
データを格納																																		

付録

ADDRB H、L A/D データレジスタ B H、L	H'FFFE2, H'FFFE3	A/D																
ピット: 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 <table border="1"> <tr><td>AD9</td><td>AD8</td><td>AD7</td><td>AD6</td><td>AD5</td><td>AD4</td><td>AD3</td><td>AD2</td><td>AD1</td><td>AD0</td><td>—</td><td>—</td><td>—</td><td>—</td><td>—</td><td>—</td></tr> </table> 初期値: 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 R/W: R R R R R R R R R R R R R R R R	AD9	AD8	AD7	AD6	AD5	AD4	AD3	AD2	AD1	AD0	—	—	—	—	—	—	ADDRBLH ADDRBL	A/D変換データ A/D変換結果の10ビット データを格納
AD9	AD8	AD7	AD6	AD5	AD4	AD3	AD2	AD1	AD0	—	—	—	—	—	—			
ADDRC H、L A/D データレジスタ C H、L	H'FFFE4, H'FFFE5	A/D																
ピット: 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 <table border="1"> <tr><td>AD9</td><td>AD8</td><td>AD7</td><td>AD6</td><td>AD5</td><td>AD4</td><td>AD3</td><td>AD2</td><td>AD1</td><td>AD0</td><td>—</td><td>—</td><td>—</td><td>—</td><td>—</td><td>—</td></tr> </table> 初期値: 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 R/W: R R R R R R R R R R R R R R R R	AD9	AD8	AD7	AD6	AD5	AD4	AD3	AD2	AD1	AD0	—	—	—	—	—	—	ADDRCH ADDRCL	A/D変換データ A/D変換結果の10ビット データを格納
AD9	AD8	AD7	AD6	AD5	AD4	AD3	AD2	AD1	AD0	—	—	—	—	—	—			

ADDRD H、L A/D データレジスタ D H、L	H'FFFE6, H'FFFE7	A/D																
<p>ビット: 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0</p> <table border="1"> <tr> <td>AD9</td><td>AD8</td><td>AD7</td><td>AD6</td><td>AD5</td><td>AD4</td><td>AD3</td><td>AD2</td><td>AD1</td><td>AD0</td><td>—</td><td>—</td><td>—</td><td>—</td><td>—</td><td>—</td> </tr> </table> <p>初期値: 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 R/W: R R R R R R R R R R R R R R R R R R</p> <p style="text-align: center;"> ADDRDH ADDRDL</p>			AD9	AD8	AD7	AD6	AD5	AD4	AD3	AD2	AD1	AD0	—	—	—	—	—	—
AD9	AD8	AD7	AD6	AD5	AD4	AD3	AD2	AD1	AD0	—	—	—	—	—	—			
A/D変換データ																		
A/D変換結果の10ビット																		
データを格納																		
ADCR A/D コントロールレジスタ	H'FFFE9	A/D																
<p>ビット: 7 6 5 4 3 2 1 0</p> <table border="1"> <tr> <td>TRGE</td><td>—</td><td>—</td><td>—</td><td>—</td><td>—</td><td>—</td><td>—</td> </tr> </table> <p>初期値: 0 1 1 1 1 1 1 0 R/W: R/W — — — — — — — R/W</p> <p style="text-align: center;">トリガイネーブル</p> <table border="1"> <tr> <td>0</td><td>外部トリガ入力または8ビットタイマのコンペアマッチによるA/D変換の開始を禁止</td></tr> <tr> <td>1</td><td>外部トリガ端子(ADTRG)の立ち下がりエッジまたは8ビットタイマのコンペアマッチでA/D変換を開始</td></tr> </table>			TRGE	—	—	—	—	—	—	—	0	外部トリガ入力または8ビットタイマのコンペアマッチによるA/D変換の開始を禁止	1	外部トリガ端子(ADTRG)の立ち下がりエッジまたは8ビットタイマのコンペアマッチでA/D変換を開始				
TRGE	—	—	—	—	—	—	—											
0	外部トリガ入力または8ビットタイマのコンペアマッチによるA/D変換の開始を禁止																	
1	外部トリガ端子(ADTRG)の立ち下がりエッジまたは8ビットタイマのコンペアマッチでA/D変換を開始																	

付録

ADCSR A/D コントロール/ステータスレジスタ								H'FFFE8	A/D																																																																																																																																																																																
ビット: 7 6 5 4 3 2 1 0																																																																																																																																																																																									
<table border="1"> <tr> <td>ADF</td><td>ADIE</td><td>ADST</td><td>SCAN</td><td>CKS</td><td>CH2</td><td>CH1</td><td>CH0</td><td></td><td></td></tr> </table>										ADF	ADIE	ADST	SCAN	CKS	CH2	CH1	CH0																																																																																																																																																																								
ADF	ADIE	ADST	SCAN	CKS	CH2	CH1	CH0																																																																																																																																																																																		
<table border="1"> <tr> <td>初期値: R/W:</td><td>0 R/(W)*</td><td>0 R/W</td><td>0 R/W</td><td>0 R/W</td><td>0 R/W</td><td>0 R/W</td><td>0 R/W</td><td></td><td></td></tr> </table>										初期値: R/W:	0 R/(W)*	0 R/W	0 R/W	0 R/W	0 R/W	0 R/W	0 R/W																																																																																																																																																																								
初期値: R/W:	0 R/(W)*	0 R/W	0 R/W	0 R/W	0 R/W	0 R/W	0 R/W																																																																																																																																																																																		
<table border="1"> <tr> <td align="center" colspan="4">クロックセレクト</td><td align="center" colspan="6">チャネルセレクト</td></tr> <tr> <td align="center" colspan="4"> <table border="1"> <tr> <td>0</td><td>変換時間 = 134ステート (Max)</td></tr> <tr> <td>1</td><td>変換時間 = 70ステート (Max)</td></tr> </table> </td><td align="center" colspan="6"> <table border="1"> <tr> <th>グループ選択</th><th>チャネル選択</th><th colspan="4">説明</th></tr> <tr> <td>CH2</td><td>CH1</td><td>CH0</td><td>单一モード</td><td colspan="2">スキャンモード</td></tr> <tr> <td rowspan="3">0</td><td>0</td><td>AN0</td><td colspan="2">AN0</td><td>AN0</td></tr> <tr> <td>1</td><td>AN1</td><td colspan="2">AN0, AN1</td><td>AN0, AN1</td></tr> <tr> <td>1</td><td>AN2</td><td colspan="2">AN0 - AN2</td><td>AN0 - AN2</td></tr> <tr> <td rowspan="3">1</td><td>0</td><td>AN3</td><td colspan="2">AN0 - AN3</td><td>AN0 - AN3</td></tr> <tr> <td>0</td><td>AN4</td><td colspan="2">AN4</td><td>AN4</td></tr> <tr> <td>1</td><td>AN5</td><td colspan="2">AN4, AN5</td><td>AN4, AN5</td></tr> <tr> <td rowspan="2">1</td><td>0</td><td>AN6</td><td colspan="2">AN4 - AN6</td><td>AN4 - AN6</td></tr> <tr> <td>1</td><td>AN7</td><td colspan="2">AN4 - AN7</td><td>AN4 - AN7</td></tr> </table> </td></tr> <tr> <td align="center" colspan="4">スキャンモード</td><td align="center" colspan="6"></td></tr> <tr> <td align="center" colspan="4"> <table border="1"> <tr> <td>0</td><td>单一モード</td></tr> <tr> <td>1</td><td>スキャンモード</td></tr> </table> </td><td align="center" colspan="6"></td></tr> <tr> <td align="center" colspan="10">A/Dスタート</td></tr> <tr> <td align="center" colspan="10"> <table border="1"> <tr> <td>0</td><td>A/D変換停止</td></tr> <tr> <td>1</td><td>(1) 単一モード : A/D変換を開始し変換が終了すると、自動的に0にクリア (2) スキャンモード : A/D変換を開始し、ソフトウェア、リセット、またはスタンバイモード によって0にクリアされるまで、選択されたチャネルを順次連続変換</td></tr> </table> </td></tr> <tr> <td align="center" colspan="10">A/Dインターバトイネーブル</td></tr> <tr> <td align="center" colspan="10"> <table border="1"> <tr> <td>0</td><td>A/D変換終了による割り込み要求を禁止</td></tr> <tr> <td>1</td><td>A/D変換終了による割り込み要求を許可</td></tr> </table> </td></tr> <tr> <td align="center" colspan="10">A/Dエンドフラグ</td></tr> <tr> <td align="center" colspan="10"> <table border="1"> <tr> <td>0</td><td>[クリア条件] ADF=1の状態でADFフラグをリードした後、ADFフラグに0をライトしたとき</td></tr> <tr> <td>1</td><td>[セット条件] (1) 単一モード : A/Dが終了したとき (2) スキャンモード : 設定されたすべてのチャネルのA/D変換が終了したとき</td></tr> </table> </td></tr> <tr> <td align="center" colspan="10">【注】* フラグをクリアにするための0ライトのみ可能です。</td></tr> </table>	クロックセレクト				チャネルセレクト						<table border="1"> <tr> <td>0</td><td>変換時間 = 134ステート (Max)</td></tr> <tr> <td>1</td><td>変換時間 = 70ステート (Max)</td></tr> </table>				0	変換時間 = 134ステート (Max)	1	変換時間 = 70ステート (Max)	<table border="1"> <tr> <th>グループ選択</th><th>チャネル選択</th><th colspan="4">説明</th></tr> <tr> <td>CH2</td><td>CH1</td><td>CH0</td><td>单一モード</td><td colspan="2">スキャンモード</td></tr> <tr> <td rowspan="3">0</td><td>0</td><td>AN0</td><td colspan="2">AN0</td><td>AN0</td></tr> <tr> <td>1</td><td>AN1</td><td colspan="2">AN0, AN1</td><td>AN0, AN1</td></tr> <tr> <td>1</td><td>AN2</td><td colspan="2">AN0 - AN2</td><td>AN0 - AN2</td></tr> <tr> <td rowspan="3">1</td><td>0</td><td>AN3</td><td colspan="2">AN0 - AN3</td><td>AN0 - AN3</td></tr> <tr> <td>0</td><td>AN4</td><td colspan="2">AN4</td><td>AN4</td></tr> <tr> <td>1</td><td>AN5</td><td colspan="2">AN4, AN5</td><td>AN4, AN5</td></tr> <tr> <td rowspan="2">1</td><td>0</td><td>AN6</td><td colspan="2">AN4 - AN6</td><td>AN4 - AN6</td></tr> <tr> <td>1</td><td>AN7</td><td colspan="2">AN4 - AN7</td><td>AN4 - AN7</td></tr> </table>						グループ選択	チャネル選択	説明				CH2	CH1	CH0	单一モード	スキャンモード		0	0	AN0	AN0		AN0	1	AN1	AN0, AN1		AN0, AN1	1	AN2	AN0 - AN2		AN0 - AN2	1	0	AN3	AN0 - AN3		AN0 - AN3	0	AN4	AN4		AN4	1	AN5	AN4, AN5		AN4, AN5	1	0	AN6	AN4 - AN6		AN4 - AN6	1	AN7	AN4 - AN7		AN4 - AN7	スキャンモード										<table border="1"> <tr> <td>0</td><td>单一モード</td></tr> <tr> <td>1</td><td>スキャンモード</td></tr> </table>				0	单一モード	1	スキャンモード							A/Dスタート										<table border="1"> <tr> <td>0</td><td>A/D変換停止</td></tr> <tr> <td>1</td><td>(1) 単一モード : A/D変換を開始し変換が終了すると、自動的に0にクリア (2) スキャンモード : A/D変換を開始し、ソフトウェア、リセット、またはスタンバイモード によって0にクリアされるまで、選択されたチャネルを順次連続変換</td></tr> </table>										0	A/D変換停止	1	(1) 単一モード : A/D変換を開始し変換が終了すると、自動的に0にクリア (2) スキャンモード : A/D変換を開始し、ソフトウェア、リセット、またはスタンバイモード によって0にクリアされるまで、選択されたチャネルを順次連続変換	A/Dインターバトイネーブル										<table border="1"> <tr> <td>0</td><td>A/D変換終了による割り込み要求を禁止</td></tr> <tr> <td>1</td><td>A/D変換終了による割り込み要求を許可</td></tr> </table>										0	A/D変換終了による割り込み要求を禁止	1	A/D変換終了による割り込み要求を許可	A/Dエンドフラグ										<table border="1"> <tr> <td>0</td><td>[クリア条件] ADF=1の状態でADFフラグをリードした後、ADFフラグに0をライトしたとき</td></tr> <tr> <td>1</td><td>[セット条件] (1) 単一モード : A/Dが終了したとき (2) スキャンモード : 設定されたすべてのチャネルのA/D変換が終了したとき</td></tr> </table>										0	[クリア条件] ADF=1の状態でADFフラグをリードした後、ADFフラグに0をライトしたとき	1	[セット条件] (1) 単一モード : A/Dが終了したとき (2) スキャンモード : 設定されたすべてのチャネルのA/D変換が終了したとき	【注】* フラグをクリアにするための0ライトのみ可能です。									
クロックセレクト				チャネルセレクト																																																																																																																																																																																					
<table border="1"> <tr> <td>0</td><td>変換時間 = 134ステート (Max)</td></tr> <tr> <td>1</td><td>変換時間 = 70ステート (Max)</td></tr> </table>				0	変換時間 = 134ステート (Max)	1	変換時間 = 70ステート (Max)	<table border="1"> <tr> <th>グループ選択</th><th>チャネル選択</th><th colspan="4">説明</th></tr> <tr> <td>CH2</td><td>CH1</td><td>CH0</td><td>单一モード</td><td colspan="2">スキャンモード</td></tr> <tr> <td rowspan="3">0</td><td>0</td><td>AN0</td><td colspan="2">AN0</td><td>AN0</td></tr> <tr> <td>1</td><td>AN1</td><td colspan="2">AN0, AN1</td><td>AN0, AN1</td></tr> <tr> <td>1</td><td>AN2</td><td colspan="2">AN0 - AN2</td><td>AN0 - AN2</td></tr> <tr> <td rowspan="3">1</td><td>0</td><td>AN3</td><td colspan="2">AN0 - AN3</td><td>AN0 - AN3</td></tr> <tr> <td>0</td><td>AN4</td><td colspan="2">AN4</td><td>AN4</td></tr> <tr> <td>1</td><td>AN5</td><td colspan="2">AN4, AN5</td><td>AN4, AN5</td></tr> <tr> <td rowspan="2">1</td><td>0</td><td>AN6</td><td colspan="2">AN4 - AN6</td><td>AN4 - AN6</td></tr> <tr> <td>1</td><td>AN7</td><td colspan="2">AN4 - AN7</td><td>AN4 - AN7</td></tr> </table>						グループ選択	チャネル選択	説明				CH2	CH1	CH0	单一モード	スキャンモード		0	0	AN0	AN0		AN0	1	AN1	AN0, AN1		AN0, AN1		1	AN2	AN0 - AN2		AN0 - AN2	1	0	AN3	AN0 - AN3		AN0 - AN3	0	AN4	AN4			AN4	1	AN5	AN4, AN5		AN4, AN5	1	0	AN6	AN4 - AN6		AN4 - AN6	1	AN7	AN4 - AN7		AN4 - AN7																																																																																																																			
0	変換時間 = 134ステート (Max)																																																																																																																																																																																								
1	変換時間 = 70ステート (Max)																																																																																																																																																																																								
グループ選択	チャネル選択	説明																																																																																																																																																																																							
CH2	CH1	CH0	单一モード	スキャンモード																																																																																																																																																																																					
0	0	AN0	AN0		AN0																																																																																																																																																																																				
	1	AN1	AN0, AN1		AN0, AN1																																																																																																																																																																																				
	1	AN2	AN0 - AN2		AN0 - AN2																																																																																																																																																																																				
1	0	AN3	AN0 - AN3		AN0 - AN3																																																																																																																																																																																				
	0	AN4	AN4		AN4																																																																																																																																																																																				
	1	AN5	AN4, AN5		AN4, AN5																																																																																																																																																																																				
1	0	AN6	AN4 - AN6		AN4 - AN6																																																																																																																																																																																				
	1	AN7	AN4 - AN7		AN4 - AN7																																																																																																																																																																																				
スキャンモード																																																																																																																																																																																									
<table border="1"> <tr> <td>0</td><td>单一モード</td></tr> <tr> <td>1</td><td>スキャンモード</td></tr> </table>				0	单一モード	1	スキャンモード																																																																																																																																																																																		
0	单一モード																																																																																																																																																																																								
1	スキャンモード																																																																																																																																																																																								
A/Dスタート																																																																																																																																																																																									
<table border="1"> <tr> <td>0</td><td>A/D変換停止</td></tr> <tr> <td>1</td><td>(1) 単一モード : A/D変換を開始し変換が終了すると、自動的に0にクリア (2) スキャンモード : A/D変換を開始し、ソフトウェア、リセット、またはスタンバイモード によって0にクリアされるまで、選択されたチャネルを順次連続変換</td></tr> </table>										0	A/D変換停止	1	(1) 単一モード : A/D変換を開始し変換が終了すると、自動的に0にクリア (2) スキャンモード : A/D変換を開始し、ソフトウェア、リセット、またはスタンバイモード によって0にクリアされるまで、選択されたチャネルを順次連続変換																																																																																																																																																																												
0	A/D変換停止																																																																																																																																																																																								
1	(1) 単一モード : A/D変換を開始し変換が終了すると、自動的に0にクリア (2) スキャンモード : A/D変換を開始し、ソフトウェア、リセット、またはスタンバイモード によって0にクリアされるまで、選択されたチャネルを順次連続変換																																																																																																																																																																																								
A/Dインターバトイネーブル																																																																																																																																																																																									
<table border="1"> <tr> <td>0</td><td>A/D変換終了による割り込み要求を禁止</td></tr> <tr> <td>1</td><td>A/D変換終了による割り込み要求を許可</td></tr> </table>										0	A/D変換終了による割り込み要求を禁止	1	A/D変換終了による割り込み要求を許可																																																																																																																																																																												
0	A/D変換終了による割り込み要求を禁止																																																																																																																																																																																								
1	A/D変換終了による割り込み要求を許可																																																																																																																																																																																								
A/Dエンドフラグ																																																																																																																																																																																									
<table border="1"> <tr> <td>0</td><td>[クリア条件] ADF=1の状態でADFフラグをリードした後、ADFフラグに0をライトしたとき</td></tr> <tr> <td>1</td><td>[セット条件] (1) 単一モード : A/Dが終了したとき (2) スキャンモード : 設定されたすべてのチャネルのA/D変換が終了したとき</td></tr> </table>										0	[クリア条件] ADF=1の状態でADFフラグをリードした後、ADFフラグに0をライトしたとき	1	[セット条件] (1) 単一モード : A/Dが終了したとき (2) スキャンモード : 設定されたすべてのチャネルのA/D変換が終了したとき																																																																																																																																																																												
0	[クリア条件] ADF=1の状態でADFフラグをリードした後、ADFフラグに0をライトしたとき																																																																																																																																																																																								
1	[セット条件] (1) 単一モード : A/Dが終了したとき (2) スキャンモード : 設定されたすべてのチャネルのA/D変換が終了したとき																																																																																																																																																																																								
【注】* フラグをクリアにするための0ライトのみ可能です。																																																																																																																																																																																									

C. I/O ポートブロック図

C.1 ポート1 ブロック図





図 C.1 ポート1 ブロック図

C.2 ポート2 ブロック図



C.3 ポート3 ブロック図




図 C.3 ポート3 ブロック図

C.4 ポート4 ブロック図





図 C.4 ポート4 ブロック図

C.5 ポート5 ブロック図



C.6 ポート 6 ブロック図





図 C.6 (a) ポート 6 ブロック図 (P6₀端子)

図 C.6 (b) ポート 6 ブロック図 (P6₁ 端子)





図 C.6 (c) ポート 6 ブロック図 (P6₂端子)

図 C.6 (d) ポート 6 ブロック図 (P6₃ ~ P6₆ 端子)

付録






図 C.6 (e) ポート 6 ブロック図 (P6₇端子)

C.7 ポート7 ブロック図

図 C.7 (a) ポート7 ブロック図 ($P7_0 \sim P7_5$ 端子)図 C.7 (b) ポート7 ブロック図 ($P7_6 \sim P7_7$ 端子)

C.8 ポート8 ブロック図





図 C.8 (a) ポート8 ブロック図 (P8₀ 端子)

図 C.8 (b) ポート 8 ブロック図 (P8₁ ~ P8₂ 端子)





図 C.8 (c) ポート 8 ブロック図 (P8₃端子)

図 C.8 (d) ポート 8 ブロック図 (P8₄端子)

C.9 ポート 9 ブロック図





図 C.9 (a) ポート 9 ブロック図 (P9₀端子)

図 C.9 (b) ポート 9 ブロック図 (P9₁端子)





図 C.9 (c) ポート 9 ブロック図 (P9₂端子)

図 C.9 (d) ポート 9 ブロック図 (P9₃端子)







図 C.9 (e) ポート 9 ブロック図 (P9₄端子)

図 C.9 (f) ポート 9 ブロック図 (P9₅端子)

C.10 ポート A ブロック図

図 C.10 (a) ポート A ブロック図 (PA₀, PA₁端子)







図 C.10 (c) ポート A ブロック図 (PA₄ ~ PA₇ 端子)

C.11 ポートB ブロック図

図 C.11 (a) ポートB ブロック図 (PB₀, PB₂端子)







図 C.11 (b) ポート B ブロック図 (PB₁、PB₃ 端子)

図 C.11 (c) ポート B ブロック図 (PB₄端子)



図 C.11 (e) ポート B ブロック図 (PB₆端子)




図 C.11 (f) ポート B ブロック図 (PB₇端子)

D. 端子状態

D.1 各処理状態におけるポートの状態

表 D.1 各ポートの状態一覧

ポート名 端子名	モード	リセット	ハードウェア スタンバイモード	ソフトウェア スタンバイモード	バス権 解放状態	プログラム 実行状態
RESO* ¹	—	T* ¹	T	T	T* ¹	T* ¹
P1 ₇ ~ P1 ₀	1 ~ 4	L	T	[SSOE=0] T [SSOE=1] Keep	T	A ₇ ~ A ₀
	5	T	T	[DDR=0] T [DDR=1, SSOE=0] T [DDR=1, SSOE=1] Keep	T	[DDR=0] 入力ポート [DDR=1] A ₇ ~ A ₀
	6, 7	T	T	Keep	—	入出力ポート
P2 ₇ ~ P2 ₀	1 ~ 4	L	T	[SSOE=0] T [SSOE=1] Keep	T	A ₁₅ ~ A ₈
	5	T	T	[DDR=0] Keep [DDR=1, SSOE=0] T [DDR=1, SSOE=1] Keep	T	[DDR=0] 入力ポート [DDR=1] A ₁₅ ~ A ₈
	6, 7	T	T	Keep	—	入出力ポート
P3 ₇ ~ P3 ₀	1 ~ 5	T	T	T	T	D ₁₅ ~ D ₈
	6, 7	T	T	Keep	—	入出力ポート
P4 ₇ ~ P4 ₀	1, 3, 5	T	T	Keep	Keep	入出力ポート
	2, 4	T	T	T	T	D ₇ ~ D ₀
	6, 7	T	T	Keep	—	入出力ポート
P5 ₃ ~ P5 ₀	1 ~ 4	L	T	[SSOE=0] T [SSOE=1] Keep	T	A ₁₉ ~ A ₁₆
	5	T	T	[DDR=0] Keep [DDR=1, SSOE=0] T [DDR=1, SSOE=1] Keep	T	[DDR=0] 入力ポート [DDR=1] A ₁₉ ~ A ₁₆
	6, 7	T	T	Keep	—	入出力ポート

付録

ポート名 端子名	モード	リセット	ハードウェア スタンバイモード	ソフトウェア スタンバイモード	バス権 解放状態	プログラム 実行状態
P6 ₀	1~5	T	T	Keep	Keep	入出力ポート <u>WAIT</u>
	6, 7	T	T	Keep	—	入出力ポート
P6 ₁	1~5	T	T	[BRLE=0] Keep [BRLE=1] T	T	入出力ポート <u>BREQ</u>
	6, 7	T	T	Keep	—	入出力ポート
P6 ₂	1~5	T	T	[BRLE=0] Keep [BRLE=1] H	L	[BRLE=0] 入出力ポート [BRLE=1] <u>BACK</u>
	6, 7	T	T	Keep	—	入出力ポート
P6 ₆ ~ P6 ₅	1~5	H	T	[SSOE=0] T [SSOE=1] H	T	<u>AS, RD</u> <u>HWR, LWR</u>
	6, 7	T	T	Keep	—	入出力ポート
P6 ₇	1~7	クロック 出力	T	[PSTOP=0] H [PSTOP=1] Keep	[PSTOP=0] [PSTOP=1] Keep	[PSTOP=0] [PSTOP=1] 入力ポート
P7 ₇ ~ P7 ₀	1~7	T	T	T	T	入力ポート
P8 ₀	1~7	T	T	Keep	—	入出力ポート
P8 ₁	1~5	T	T	[DDR=0] T [DDR=1, SSOE=0] T [DDR=1, SSOE=1] H	[DDR=0] Keep [DDR=1] T	[DDR=0] 入力ポート [DDR=1] <u>CS₃</u>
	6, 7	T	T	Keep	—	入出力ポート
P8 ₂	1~5	T	T	[DDR=0] T [DDR=1, SSOE=0] T [DDR=1, SSOE=1] H	[DDR=0] Keep [DDR=1] T	[DDR=0] 入力ポート [DDR=1] <u>CS₂</u>
	6, 7	T	T	Keep	—	入出力ポート
P8 ₃	1~5	T	T	[DDR=0] T [DDR=1, SSOE=0] T [DDR=1, SSOE=1] H	[DDR=0] Keep [DDR=1] T	[DDR=0] 入力ポート [DDR=1] <u>CS₁</u>
	6, 7	T	T	Keep	—	入出力ポート

ポート名 端子名	モード	リセット	ハードウェア スタンバイモード	ソフトウェア スタンバイモード	バス権 解放状態	プログラム 実行状態
P8 ₄	1 ~ 4	H	T	[DDR=0] T [DDR=1, SSOE=0] T [DDR=1, SSOE=1] H	[DDR=0] Keep [DDR=1] T	[DDR=0] 入力ポート [DDR=1] \overline{CS}_0
	5	T	T	[DDR=0] T [DDR=1, SSOE=0] T [DDR=1, SSOE=1] H	[DDR=0] Keep [DDR=1] T	[DDR=0] 入力ポート [DDR=1] \overline{CS}_0
	6, 7	T	T	Keep	—	入出力ポート
P9 ₅ ~ P9 ₆	1 ~ 7	T	T	Keep	Keep	入出力ポート
PA ₃ ~ PA ₀	1 ~ 7	T	T	Keep	Keep	入出力ポート
PA ₆ ~ PA ₄	1, 2	T	T	Keep	Keep	入出力ポート
	3 ~ 5	T	T	[アドレス出力時] * ² [SSOE=0] T [SSOE=1] Keep [上記以外] * ³ Keep	[アドレス出力時] * ² T [上記以外] * ³ Keep	[アドレス出力時] * ² $A_{z1} \sim A_{z3}$ [上記以外] * ³ 入出力ポート
	6, 7	T	T	Keep	—	入出力ポート
PA ₇	1, 2	T	T	Keep	Keep	入出力ポート
	3, 4	L	T	[SSOE=0] T [SSOE=1] Keep	T	A_{20}
	5	T	T	[アドレス出力時] * ⁴ [SSOE=0] T [SSOE=1] Keep [上記以外] * ⁵ Keep	[アドレス出力時] * ⁴ T [上記以外] * ⁵ Keep	[アドレス出力時] * ⁴ A_{20} [上記以外] * ⁵ 入出力ポート
	6, 7	T	T	Keep	—	入出力ポート

付録

ポート名 端子名	モード	リセット	ハードウェア スタンバイモード	ソフトウェア スタンバイモード	バス権 解放状態	プログラム 実行状態
PB ₃ ~ PB ₀	1 ~ 5	T	T	[CS 出力時] * ⁶ [SSOE=0] T [SSOE=1] H [上記以外] * ⁷ Keep	[CS 出力時] * ⁶ T [上記以外] * ⁷ Keep	[CS 出力時] * ⁶ CS ₄ ~ CS ₇ [上記以外] * ⁷ 入出力ポート
	6, 7	T	T	Keep	—	入出力ポート
PB ₇ ~ PB ₄	1 ~ 7	T	T	Keep	Keep	入出力ポート

【記号説明】

H : High レベル

L : Low レベル

T : ハイインピーダンス

Keep : 入力ポートはハイインピーダンス、出力ポートは保持

DDR : データディレクションレジスタ

【注】 *1 WDT のオーバフローによるリセット時のみ Low レベルを出力します。

この RESO 出力機能はマスク ROM 版専用です。

*2 BRCR (バスリリースコントロールレジスタ) が A23E, A22E, A21E がそれぞれ 0 の時

*3 BRCR (バスリリースコントロールレジスタ) が A23E, A22E, A21E がそれぞれ 1 の時

*4 BRCR (バスリリースコントロールレジスタ) が A20E が 0 の時

*5 BRCR (バスリリースコントロールレジスタ) が A20E が 1 の時

*6 CSCR (チップセレクトコントロールレジスタ) の CS7E, CS6E, CS5E, CS4E がそれぞれ 1 の時

*7 CSCR (チップセレクトコントロールレジスタ) の CS7E, CS6E, CS5E, CS4E がそれぞれ 0 の時

モード 6, 7 ではバス権解放状態は存在しません。

D.2 リセット時の端子状態

(1) モード 1、2

モード 1、2 で外部メモリアクセス中に、RES 端子が Low レベルになったときのタイミングを図 D.1 に示します。

RES 端子が Low レベルになると同時に各ポートは初期化され入力ポートになります。また、AS、RD、HWR、LWR、CS₀ が High レベル、D₁₅～D₀ はハイインピーダンスになります。

アドレスバスは RES 端子が Low レベルをサンプリングしてから 2.5 クロック後に初期化され、アドレスバスは Low レベル出力となります。クロック端子 P6₇/ は RES 端子が Low レベルになった次の立ち上がりで出力端子になります。




図 D.1 メモリアクセス中のリセット（モード 1、2）

(2) モード 3、4

モード 3、4 で外部メモリアクセス中に、 $\overline{\text{RES}}$ 端子が Low レベルになったときのタイミングを図 D.2 に示します。

$\overline{\text{RES}}$ 端子が Low レベルになると同時に各ポートは初期化され入力ポートになります。また、 $\overline{\text{AS}}$ 、 $\overline{\text{RD}}$ 、 HWR 、 LWR 、 $\overline{\text{CS}}_0$ が High レベル、 $D_{15} \sim D_0$ はハイインピーダンスになります。

アドレスバスは $\overline{\text{RES}}$ 端子が Low レベルをサンプリングしてから 2.5 クロック後に初期化され、アドレスバスは Low レベル出力となります。ただし、 $\text{PA}_4 \sim \text{PA}_6$ をアドレスバスとして使用している場合、 $\text{P8}_3 \sim \text{P8}_1$ 、 $\text{PB}_0 \sim \text{PB}_3$ を CS 出力端子として使用している場合は、 $\overline{\text{RES}}$ 端子が Low レベルになると同時にハイインピーダンスとなります。

クロック端子 $\text{P6}_7/$ は $\overline{\text{RES}}$ 端子が Low レベルになった次の立ち上がりで出力端子になります。




図 D.2 メモリアクセス中のリセット(モード 3、4)

(3) モード 5

モード 5 で外部メモリアクセス中に、 $\overline{\text{RES}}$ 端子が Low レベルになったときのタイミングを図 D.3 に示します。

$\overline{\text{RES}}$ 端子が Low レベルになると同時に各ポートは初期化され、入力ポートになります。また、 $\overline{\text{AS}}$ 、 $\overline{\text{RD}}$ 、 $\overline{\text{HWR}}$ 、 $\overline{\text{LWR}}$ が High レベル、アドレスバス、 $D_{15} \sim D_0$ はハイインピーダンスになります。

クロック端子 $P6_7/$ は、 $\overline{\text{RES}}$ 端子が Low レベルになった次の立ち上がりで出力端子になります。




図 D.3 メモリアクセス中のリセット(モード 5)

(4) モード 6、7

モード 6、7 で動作中に、 $\overline{\text{RES}}$ 端子が Low レベルになったときのタイミングを図 D.4 に示します。 $\overline{\text{RES}}$ 端子が Low レベルになると同時に各ポートは初期化され、入力ポートになります。クロック端子 P6₇/ は、 $\overline{\text{RES}}$ 端子が Low レベルになった次の立ち上がりで出力端子になります。




図 D.4 動作中のリセット（モード 6、7）


E. ハードウェアスタンバイモード遷移 / 復帰時のタイミングについて

(1) ハードウェアスタンバイモードの遷移タイミング

(1) SYSCRのRAMEビットを1にセットした状態でRAMの内容を保持する場合

下記に示すようにSTBY信号の立ち下がりに対し、10システムクロック前にRES信号をLowレベルとしてください。

また、RES信号の立ち下がりは、STBY信号の立ち下がりに対し、min. 0nsです。




(2) SYSCRのRAMEビットを0にクリアした状態またはRAMの内容を保持しない場合

(1) のようにRES信号をLowにする必要はありません。

(2) ハードウェアスタンバイモードからの復帰タイミング

STBY信号の立ち上がりに対し、約 100ns 前に RES 信号を Low としてください。



F. ROM 発注手順

F.1 ROM 書き換え品開発の流れ（発注手順）

マイコン応用システムプログラムの開発終了後、ROM データ（2 組以上）、注文仕様書、オプションリストおよびマーク仕様と一緒に提出していただきます。これにより、弊社では図 F.1 の流れ図に沿って ROM 書き換え品の開発を行います。

表 F.1 に ROM 発注時に必要な提出物を示します。なお、詳細については、弊社担当営業へお問い合わせください。




図 F.1 ROM 書き換え品開発の流れ

表 F.1 ROM 発注時に必要な提出物

発注媒体	EPROM、または F-ZTATT™
提出物	ROM データ
	注文仕様書
	オプションリスト*1
	マーク仕様例*2

【注】 *1 製品グループにより必要ないものがあります。また、内容も異なります。

*2 特別仕様の場合には、提出してください。

F.2 ROM 発注時の注意事項

提出していただく ROM データは、次の注意事項に従って、EPROM、または F-ZTAT™マイコンで提出してください。なお、EPROM、または F-ZTAT™マイコン以外の媒体（フロッピーディスク等）では対応できませんのでご注意ください。

- (1) EPROMにROMデータを書き込む際は、事前にデータを十分消去し、中途半端なレベルが出力されないことを確認してから使用してください。
- (2) 発注定用EPROMにおいて、ROMデータの未使用（NOT USED）領域またはリザーブ領域には、必ず'FF'を書き込んでください。
- (3) 提出していただくEPROMには遮光ラベルを貼り、御社の品番等を記入してください。
- (4) EPROMに書き込みを行った後は、静電気による素子の破壊、紫外線や放射線による書き込みデータの損失を招かないようにするとともに、運搬の際は導伝性のシートに梱包するなど取り扱いに十分注意してください（アルミ箔、発泡スチロール等は不可）。なお、これらによるデータの読み取りエラーに備え、同一内容のEPROMを2組以上提出してください。

G. 型名一覧

表 G.1 H8/3024 グループ型名一覧

製品分類			製品型名	マーク型名	パッケージ (パッケージコード)
H8/3026 マスク ROM 品	マスク ROM 内蔵	3.3V 版	HD6433026F	HD6433026 (***) F	100 ピン QFP (FP-100B)
			HD6433026TE	HD6433026 (***) TE	100 ピン TQFP (TFP-100B)
			HD6433026FP	HD6433026 (***) FP	100 ピン QFP (FP-100A)
H8/3024 マスク ROM 品	マスク ROM 内蔵	3.3V 版	HD6433024F	HD6433024 (***) F	100 ピン QFP (FP-100B)
			HD6433024TE	HD6433024 (***) TE	100 ピン TQFP (TFP-100B)
			HD6433024FP	HD6433024 (***) FP	100 ピン QFP (FP-100A)
H8/3026 F-ZTAT	フラッシュ メモリ内蔵	3.3V 版	HD64F3026F	HD64F3026F	100 ピン QFP (FP-100B)
			HD64F3026TE	HD64F3026TE	100 ピン TQFP (TFP-100B)
			HD64F3026FP	HD64F3026FP	100 ピン QFP (FP-100A)
H8/3024 F-ZTAT	フラッシュ メモリ内蔵	3.3V 版	HD64F3024F	HD64F3024F	100 ピン QFP (FP-100B)
			HD64F3024TE	HD64F3024TE	100 ピン TQFP (TFP-100B)
			HD64F3024FP	HD64F3024FP	100 ピン QFP (FP-100A)

【注】 マスク ROM 版の (***) は ROM コードです。

H. 外形寸法図

本 LSI の外形寸法図 FP-100B を図 H.1、TFP-100B を図 H.2、FP-100A を図 H.3 に示します。




図 H.1 外形寸法図 (FP-100B) 単位 : mm

付録




図 H.2 外形寸法図 (TFP-100B) 単位 : mm




図 H.3 外形寸法図 (FP-100A) 単位 : mm

I. H8/300H シリーズ製品仕様比較

I.1 100 ピンパッケージ品の端子機能比較 (FP-100B、TFP-100B の場合)

表 I.1 製品別ピン配置一覧 (FP-100B、TFP-100B)

ピン番号	ROM 内蔵品				ROM レス品	
	H8/3067 グループ	H8/3062 グループ、 H8/3024 グループ	H8/3048 グループ	H8/3042 グループ	H8/3007、 H8/3006	H8/3002
1	Vcc	Vcc/VCL ^{*2}	Vcc	Vcc	Vcc	Vcc
2	PB ₀ /TP _g /TMO ₀ /CS ₇	PB ₀ /TP _g /TMO ₀ /CS ₇	PB ₀ /TP _g /TIOCA3	PB ₀ /TP _g /TIOCA3	PB ₀ /TP _g /TMO ₀ /CS ₇	PB ₀ /TP _g /TIOCA3
3	PB ₁ /TP _g /TMIO ₁ / DREQ ₀ /CS ₆	PB ₁ /TP _g /TMIO ₁ /CS ₆	PB ₁ /TP _g /TIOCB3	PB ₁ /TP _g /TIOCB3	PB ₁ /TP _g /TMIO ₁ / DREQ ₀ /CS ₆	PB ₁ /TP _g /TIOCB3
4	PB ₂ /TP ₁₀ /TMO ₂ /CS ₅	PB ₂ /TP ₁₀ /TMO ₂ /CS ₅	PB ₂ /TP ₁₀ /TIOCA4	PB ₂ /TP ₁₀ /TIOCA4	PB ₂ /TP ₁₀ /TMO ₂ /CS ₅	PB ₂ /TP ₁₀ /TIOCA4
5	PB ₃ /TP ₁₁ /TMIO ₃ / DREQ ₁ /CS ₄	PB ₃ /TP ₁₁ /TMIO ₃ /CS ₄	PB ₃ /TP ₁₁ /TIOCB4	PB ₃ /TP ₁₁ /TIOCB4	PB ₃ /TP ₁₁ /TMIO ₃ / DREQ ₁ /CS ₄	PB ₃ /TP ₁₁ /TIOCB4
6	PB ₄ /TP ₁₂ /UCAS	PB ₄ /TP ₁₂	PB ₄ /TP ₁₂ /TOCXA4	PB ₄ /TP ₁₂ /TOCXA4	PB ₄ /TP ₁₂ /UCAS	PB ₄ /TP ₁₂ /TOCXA4
7	PB ₅ /TP ₁₃ /LCAS/ SCK ₂	PB ₅ /TP ₁₃	PB ₅ /TP ₁₃ /TOCXB4	PB ₅ /TP ₁₃ /TOCXB4	PB ₅ /TP ₁₃ /LCAS/ SCK ₂	PB ₅ /TP ₁₃ /TOCXB4
8	PB ₆ /TP ₁₄ /Tx _D ₂	PB ₆ /TP ₁₄	PB ₆ /TP ₁₄ /DREQ ₀ / CS ₇	PB ₆ /TP ₁₄ /DREQ ₀	PB ₆ /TP ₁₄ /Tx _D ₂	PB ₆ /TP ₁₄ /DREQ ₀
9	PB ₇ /TP ₁₅ /Rx _D ₂	PB ₇ /TP ₁₅	PB ₇ /TP ₁₅ /DREQ ₁ / ADTRG	PB ₇ /TP ₁₅ /DREQ ₁ / ADTRG	PB ₇ /TP ₁₅ /Rx _D ₂	PB ₇ /TP ₁₅ /DREQ ₁ / ADTRG
10	RES0/FWE ^{*1}	RES0/FWE ^{*1}	RES0/V _{PP}	RES0	RES0	RES0
11	Vss	Vss	Vss	Vss	Vss	Vss
12	P9 ₀ /Tx _D ₀	P9 ₀ /Tx _D ₀	P9 ₀ /Tx _D ₀	P9 ₀ /Tx _D ₀	P9 ₀ /Tx _D ₀	P9 ₀ /Tx _D ₀
13	P9 ₁ /Tx _D ₁	P9 ₁ /Tx _D ₁	P9 ₁ /Tx _D ₁	P9 ₁ /Tx _D ₁	P9 ₁ /Tx _D ₁	P9 ₁ /Tx _D ₁
14	P9 ₂ /RX _D ₀	P9 ₂ /RX _D ₀	P9 ₂ /RX _D ₀	P9 ₂ /RX _D ₀	P9 ₂ /RX _D ₀	P9 ₂ /RX _D ₀
15	P9 ₃ /RX _D ₁	P9 ₃ /RX _D ₁	P9 ₃ /RX _D ₁	P9 ₃ /RX _D ₁	P9 ₃ /RX _D ₁	P9 ₃ /RX _D ₁
16	P9 ₄ /SCK ₀ /IRQ ₄	P9 ₄ /SCK ₀ /IRQ ₄	P9 ₄ /SCK ₀ /IRQ ₄	P9 ₄ /SCK ₀ /IRQ ₄	P9 ₄ /SCK ₀ /IRQ ₄	P9 ₄ /SCK ₀ /IRQ ₄
17	P9 ₅ /SCK ₁ /IRQ ₅	P9 ₅ /SCK ₁ /IRQ ₅	P9 ₅ /SCK ₁ /IRQ ₅	P9 ₅ /SCK ₁ /IRQ ₅	P9 ₅ /SCK ₁ /IRQ ₅	P9 ₅ /SCK ₁ /IRQ ₅
18	P4 ₀ /D ₀	P4 ₀ /D ₀	P4 ₀ /D ₀	P4 ₀ /D ₀	P4 ₀ /D ₀	P4 ₀ /D ₀
19	P4 ₁ /D ₁	P4 ₁ /D ₁	P4 ₁ /D ₁	P4 ₁ /D ₁	P4 ₁ /D ₁	P4 ₁ /D ₁
20	P4 ₂ /D ₂	P4 ₂ /D ₂	P4 ₂ /D ₂	P4 ₂ /D ₂	P4 ₂ /D ₂	P4 ₂ /D ₂
21	P4 ₃ /D ₃	P4 ₃ /D ₃	P4 ₃ /D ₃	P4 ₃ /D ₃	P4 ₃ /D ₃	P4 ₃ /D ₃
22	Vss	Vss	Vss	Vss	Vss	Vss
23	P4 ₄ /D ₄	P4 ₄ /D ₄	P4 ₄ /D ₄	P4 ₄ /D ₄	P4 ₄ /D ₄	P4 ₄ /D ₄
24	P4 ₅ /D ₅	P4 ₅ /D ₅	P4 ₅ /D ₅	P4 ₅ /D ₅	P4 ₅ /D ₅	P4 ₅ /D ₅
25	P4 ₆ /D ₆	P4 ₆ /D ₆	P4 ₆ /D ₆	P4 ₆ /D ₆	P4 ₆ /D ₆	P4 ₆ /D ₆
26	P4 ₇ /D ₇	P4 ₇ /D ₇	P4 ₇ /D ₇	P4 ₇ /D ₇	P4 ₇ /D ₇	P4 ₇ /D ₇
27	P3 ₀ /D ₈	P3 ₀ /D ₈	P3 ₀ /D ₈	P3 ₀ /D ₈	D ₈	D ₈
28	P3 ₁ /D ₉	P3 ₁ /D ₉	P3 ₁ /D ₉	P3 ₁ /D ₉	D ₉	D ₉
29	P3 ₂ /D ₁₀	P3 ₂ /D ₁₀	P3 ₂ /D ₁₀	P3 ₂ /D ₁₀	D ₁₀	D ₁₀

ピン番号	ROM 内蔵品				ROM レス品	
	H8/3067 グループ	H8/3062 グループ、H8/3024 グループ	H8/3048 グループ	H8/3042 グループ	H8/3007、H8/3006	H8/3002
30	P3 ₃ /D ₁₁	D ₁₁	D ₁₁			
31	P3 ₄ /D ₁₂	D ₁₂	D ₁₂			
32	P3 ₅ /D ₁₃	D ₁₃	D ₁₃			
33	P3 ₆ /D ₁₄	D ₁₄	D ₁₄			
34	P3 ₇ /D ₁₅	D ₁₅	D ₁₅			
35	Vcc	Vcc	Vcc	Vcc	Vcc	Vcc
36	P1 ₀ /A ₀	A ₀	A ₀			
37	P1 ₁ /A ₁	A ₁	A ₁			
38	P1 ₂ /A ₂	A ₂	A ₂			
39	P1 ₃ /A ₃	A ₃	A ₃			
40	P1 ₄ /A ₄	A ₄	A ₄			
41	P1 ₅ /A ₅	A ₅	A ₅			
42	P1 ₆ /A ₆	A ₆	A ₆			
43	P1 ₇ /A ₇	A ₇	A ₇			
44	Vss	Vss	Vss	Vss	Vss	Vss
45	P2 ₀ /A ₈	A ₈	A ₈			
46	P2 ₁ /A ₉	A ₉	A ₉			
47	P2 ₂ /A ₁₀	A ₁₀	A ₁₀			
48	P2 ₃ /A ₁₁	A ₁₁	A ₁₁			
49	P2 ₄ /A ₁₂	A ₁₂	A ₁₂			
50	P2 ₅ /A ₁₃	A ₁₃	A ₁₃			
51	P2 ₆ /A ₁₄	A ₁₄	A ₁₄			
52	P2 ₇ /A ₁₅	A ₁₅	A ₁₅			
53	P5 ₀ /A ₁₆	A ₁₆	A ₁₆			
54	P5 ₁ /A ₁₇	A ₁₇	A ₁₇			
55	P5 ₂ /A ₁₈	A ₁₈	A ₁₈			
56	P5 ₃ /A ₁₉	A ₁₉	A ₁₉			
57	Vss	Vss	Vss	Vss	Vss	Vss
58	P6 ₀ /WAIT	P6 ₀ /WAIT	P6 ₀ /WAIT	P6 ₀ /WAIT	P6 ₀ /WAIT	P6 ₀ /WAIT
59	P6 ₁ /BREQ	P6 ₁ /BREQ	P6 ₁ /BREQ	P6 ₁ /BREQ	P6 ₁ /BREQ	P6 ₁ /BREQ
60	P6 ₂ /BACK	P6 ₂ /BACK	P6 ₂ /BACK	P6 ₂ /BACK	P6 ₂ /BACK	P6 ₂ /BACK
61	P6 ₇ /	P6 ₇ /			P6 ₇ /	
62	STBY	STBY	STBY	STBY	STBY	STBY
63	RES	RES	RES	RES	RES	RES
64	NMI	NMI	NMI	NMI	NMI	NMI
65	Vss	Vss	Vss	Vss	Vss	Vss
66	EXTAL	EXTAL	EXTAL	EXTAL	EXTAL	EXTAL
67	XTAL	XTAL	XTAL	XTAL	XTAL	XTAL
68	Vcc	Vcc	Vcc	Vcc	Vcc	Vcc
69	P6 ₃ /AS	P6 ₃ /AS	P6 ₃ /AS	P6 ₃ /AS	AS	AS

付録

ピン番号	ROM 内蔵品				ROM レス品	
	H8/3067 グループ	H8/3062 グループ、H8/3024 グループ	H8/3048 グループ	H8/3042 グループ	H8/3007、H8/3006	H8/3002
70	P6 _d /RD	P6 _d /RD	P6 _d /RD	P6 _d /RD	RD	RD
71	P6 _s /HWR	P6 _s /HWR	P6 _s /HWR	P6 _s /HWR	HWR	HWR
72	P6 _b /LWR	P6 _b /LWR	P6 _b /LWR	P6 _b /LWR	LWR	LWR
73	MD ₀					
74	MD ₁					
75	MD ₂					
76	AVcc	AVcc	AVcc	AVcc	AVcc	AVcc
77	V _{REF}					
78	P7 _d /AN ₀					
79	P7 _t /AN ₁					
80	P7 _z /AN ₂					
81	P7 _s /AN ₃					
82	P7 _d /AN ₄					
83	P7 _s /AN ₅					
84	P7 _e /AN _e /DA ₀	P7 _e /AN _e				
85	P7 _r /AN _r /DA ₁	P7 _r /AN _r				
86	AVss	AVss	AVss	AVss	AVss	AVss
87	P8 _d /RFSH/IRQ ₀	P8 _d /IRQ ₀	P8 _d /RFSH/IRQ ₀	P8 _d /RFSH/IRQ ₀	P8 _d /RFSH/IRQ ₀	P8 _d /RFSH/IRQ ₀
88	P8 _t /CS _j /IRQ ₁					
89	P8 _z /CS _z /IRQ ₂					
90	P8 _s /CS _s /IRQ ₃ /ADTRG	P8 _s /CS _s /IRQ ₃ /ADTRG	P8 _s /CS _s /IRQ ₃	P8 _s /CS _s /IRQ ₃	P8 _s /CS _s /IRQ ₃ /ADTRG	P8 _s /CS _s /IRQ ₃
91	P8 _d /CS ₀					
92	Vss	Vss	Vss	Vss	Vss	Vss
93	PA _d /TP _d /TEND _d /TCLKA	PA _d /TP _d /TCLKA	PA _d /TP _d /TEND _d /TCLKA	PA _d /TP _d /TEND _d /TCLKA	PA _d /TP _d /TEND _d /TCLKA	PA _d /TP _d /TEND _d /TCLKA
94	PA _t /TP _t /TEND _t /TCLKB	PA _t /TP _t /TCLKB	PA _t /TP _t /TEND _t /TCLKB	PA _t /TP _t /TEND _t /TCLKB	PA _t /TP _t /TEND _t /TCLKB	PA _t /TP _t /TEND _t /TCLKB
95	PA _z /TP _z /TIOCA _z /TCLKC					
96	PA _s /TP _s /TIOCB _s /TCLKD					
97	PA _d /TP _d /TIOCA _d /A ₂₃	PA _d /TP _d /TIOCA _d /A ₂₃	PA _d /TP _d /TIOCA _d /A ₂₃	PA _d /TP _d /TIOCA _d /A ₂₃	PA _d /TP _d /TIOCA _d /A ₂₃	PA _d /TP _d /TIOCA _d /A ₂₃
98	PA _t /TP _t /TIOCB _t /A ₂₂	PA _t /TP _t /TIOCB _t /A ₂₂	PA _t /TP _t /TIOCB _t /A ₂₂	PA _t /TP _t /TIOCB _t /A ₂₂	PA _t /TP _t /TIOCB _t /A ₂₂	PA _t /TP _t /TIOCB _t /A ₂₂
99	PA _z /TP _z /TIOCA _z /A ₂₁	PA _z /TP _z /TIOCA _z /A ₂₁	PA _z /TP _z /TIOCA _z /A ₂₁	PA _z /TP _z /TIOCA _z /A ₂₁	PA _z /TP _z /TIOCA _z /A ₂₁	PA _z /TP _z /TIOCA _z /A ₂₁
100	PA _s /TP _s /TIOCB _s /A ₂₀	PA _s /TP _s /TIOCB _s /A ₂₀	PA _s /TP _s /TIOCB _s /A ₂₀	PA _s /TP _s /TIOCB _s /A ₂₀	PA _s /TP _s /TIOCB _s /A ₂₀	PA _s /TP _s /TIOCB _s /A ₂₀

【注】 *1 マスク ROM 内蔵製品は RESO 端子、フラッシュメモリ内蔵製品は FWE 端子として機能します。

*2 H8/3064 F-ZTAT、マスク ROM B マスク品および H8/3062 F-ZTAT、マスク ROM B マスク品では V_{CL} 端子となり、外付けコンデンサ (0.1μF) が必要となります。H8/3024 グループは V_{cc} 端子となります。

ルネサスシングルチップマイクロコンピュータ
ハードウェアマニュアル
H8/3024グループ、H8/3024F-ZTATTM、H8/3026F-ZTATTM

発行年月日 2001年12月 第1版
2005年9月15日 Rev.2.00

発 行 株式会社ルネサス テクノロジ 営業企画統括部
〒100-0004 東京都千代田区大手町 2-6-2
編 集 株式会社ルネサスソリューションズ
グローバルストラテジックコミュニケーション本部
カスタマサポート部

株式会社 ルネサス テクノロジ 営業企画統括部 〒100-0004 東京都千代田区大手町2-6-2 日本ビル

営業お問合せ窓口
株式会社ルネサス販売



<http://www.renesas.com>

本	京	浜	支	社	〒100-0004	千代田区大手町2-6-2 (日本ビル)	(03) 5201-5350
西	東	京	支	社	〒212-0058	川崎市幸区鹿島田890-12 (新川崎三井ビル)	(044) 549-1662
東	北	京	支	社	〒190-0023	立川市柴崎町2-2-23 (第二高島ビル2F)	(042) 524-8701
い	わ	き	支	店	〒980-0013	仙台市青葉区花京院1-1-20 (花京院スクエア13F)	(022) 221-1351
茨	城	支	支	店	〒970-8026	いわき市平小太郎町4-9 (平小太郎ビル)	(0246) 22-3222
新	潟	支	支	店	〒312-0034	ひたちなか市堀口832-2 (日立システムプラザ勝田1F)	(029) 271-9411
松	本	支	支	社	〒950-0087	新潟市東大通1-4-2 (新潟三井物産ビル3F)	(025) 241-4361
中	部	支	支	社	〒390-0815	松本市深志1-2-11 (昭和ビル7F)	(0263) 33-6622
関	西	支	支	社	〒460-0008	名古屋市中区栄4-2-29 (名古屋広小路プレイス)	(052) 249-3330
北	陸	支	支	社	〒541-0044	大阪市中央区伏見町4-1-1 (明治安田生命大阪御堂筋ビル)	(06) 6233-9500
広	島	支	支	店	〒920-0031	金沢市広岡3-1-1 (金沢パークビル8F)	(076) 233-5980
九	取	支	支	店	〒730-0036	広島市中区袋町5-25 (広島袋町ビルディング8F)	(082) 244-2570
	州	支	支	社	〒680-0822	鳥取市今町2-251 (日本生命鳥取駅前ビル)	(0857) 21-1915
					〒812-0011	福岡市博多区博多駅前2-17-1 (ヒロカネビル本館5F)	(092) 481-7695

■技術的なお問合せおよび資料のご請求は下記へどうぞ。

総合お問合せ窓口 : コンタクトセンタ E-Mail: csc@renesas.com

H8/3024 グループ、H8/3024F-ZTATTM、H8/3026F-ZTATTM ハードウェアマニュアル



ルネサスエレクトロニクス株式会社
神奈川県川崎市中原区下沼部1753 〒211-8668

RJJ09B0289-0200