

# Renesas RA6T1 グループ

データシート

32-bit MCU

Renesas Advanced (RA) Family

Renesas RA6 Series

トップ性能の 120MHz Arm® Cortex®-M4 コア、最大 512KB のコードフラッシュメモリ、64KB SRAM、セキュリティ&セーフティ機能、および高度なアナログ機能

## 特長

### ■ 浮動小数点ユニット(FPU)内蔵 Arm Cortex-M4 コア

- Armv7E-M アーキテクチャ (DSP 命令セット搭載)
- 最高動作周波数: 120MHz
- 4GB アドレス空間をサポート
- オンチップデバッグシステム: JTAG、SWD、および ETM
- バウンダリスキャンおよび Arm メモリプロテクションユニット (Arm MPU)

### ■ メモリ

- 最大 512KB のコードフラッシュメモリ (40MHz ゼロウェイトステート)
- 8KB データフラッシュメモリ (125000 回のイレース/ライトサイクル)
- 64KB の SRAM
- フラッシュキャッシュ (FCACHE)
- メモリプロテクションユニット (MPU)
- メモリミラー機能 (MMF)
- 128 ビットの固有の ID

### ■ 接続性

- FIFO 内蔵シリアルコミュニケーションインタフェース (SCI) × 7
- シリアルペリフェラルインタフェース (SPI) × 2
- I<sup>2</sup>C バスインタフェース (IIC) × 2
- CAN モジュール (CAN) × 1
- IrDA インタフェース

### ■ アナログ

- 12 ビット A/D コンバータ (ADC12) × 2、それぞれに 3 つの サンプル&ホールド回路を搭載
- 12 ビット D/A コンバータ (DAC12) × 2
- 高速アナログコンパレータ (ACMPHS) × 6
- プログラマブルゲインアンプ (PGA) × 6
- 温度センサ (TSN)

### ■ タイマ

- 32 ビット拡張高分解能汎用 PWM タイマ (GPT32EH) × 4
- 32 ビット拡張汎用 PWM タイマ (GPT32E) × 4
- 32 ビット汎用 PWM タイマ (GPT32) × 5
- 低消費電力非同期汎用タイマ (AGT) × 2
- ウォッチドッグタイマ (WDT)

### ■ セーフティ

- SRAM のパリティエラー検査
- フラッシュ領域の保護
- ADC 自己診断機能
- クロック周波数精度測定回路 (CAC)
- 巡回冗長検査 (CRC) 演算器
- データ演算回路 (DOC)
- GPT 用のポートアウトブットイネーブル (POEG)
- 独立ウォッチドッグタイマ (IWDT)
- GPIO リードバックレベル検出
- レジスタライトプロテクション
- メインクロック発振器停止検出
- 不正メモリアクセス

### ■ システムおよびパワーマネジメント

- 低消費電力モード
- イベントリンクコントローラ (ELC)
- DMA コントローラ (DMAC) × 8
- データトランスファコントローラ (DTC)
- キー割り込み機能 (KINT)
- パワーオンリセット
- 低電圧検出機能 (LVD) の設定可能

### ■ セキュリティおよび暗号化

- AES128/192/256
- 3DES/ARC4
- SHA1/SHA224/SHA256/MD5
- GHASH
- RSA/DSA/ECC
- 真性乱数発生器 (TRNG)

### ■ マルチクロックソース

- メインクロック発振器 (MOSC) (8 ~ 24MHz)
- サブクロック発振器 (SOSC) (32.768kHz)
- 高速オンチップオシレータ (HOCO) (16/18/20MHz)
- 中速オンチップオシレータ (MOCO) (8MHz)
- 低速オンチップオシレータ (LOCO) (32.768kHz)
- IWDT 専用オンチップオシレータ (15kHz)
- HOCO/MOCO/LOCO に対するクロックトリム機能
- クロックアウトのサポート

### ■ 汎用入出力ポート

- 最大 76 本の入出力端子
  - 最大 9 本の CMOS 入力
  - 最大 67 本の CMOS 入出力
  - 最大 14 本の 5V トレラント入出力
  - 最大 13 本の大電流端子 (20mA)

### ■ 動作電圧

- VCC : 2.7 ~ 3.6V

### ■ 動作温度およびパッケージ

- Ta = -40 °C ~ +105 °C
  - 100 ピン LQFP (14mm × 14mm、0.5mm ピッチ)
  - 64 ピン LQFP (10mm × 10mm、0.5mm ピッチ)

## 1. 概要

本 MCU は、ソフトウェア互換性および端子互換性を有する Arm® ベースの 32 ビットコアシリーズを統合したものであり、共通のルネサス周辺デバイスを共有することで、設計変更およびプラットフォーム単位の効率的製品開発を容易に行うことができます。

本シリーズの MCU には、次の各機能を有し、最大 120MHz で駆動する、高性能 Arm Cortex®-M4 コアが含まれます。

- 最大 512KB のコードフラッシュメモリ
- 64KB の SRAM
- セキュリティ&セーフティ機能
- 12 ビット A/D コンバータ (ADC12)
- 12 ビット D/A コンバータ (DAC12)
- アナログ周辺機能

### 1.1 機能の概要

表 1.1 Arm コア

機能	機能の説明
Arm Cortex-M4 コア	<ul style="list-style-type: none"> <li>• 最高動作周波数 : 120MHz</li> <li>• Arm Cortex-M4 コア : <ul style="list-style-type: none"> <li>- リビジョン : r0p1-01rel0</li> <li>- Armv7E-Mアーキテクチャプロファイル</li> <li>- 単精度浮動小数点ユニット (ANSI/IEEE 規格 754-2008 に準拠)</li> </ul> </li> <li>• Arm メモリプロテクションユニット (Arm MPU) : <ul style="list-style-type: none"> <li>- Armv7 保護メモリシステムアーキテクチャ</li> <li>- 8 つのメモリ保護領域</li> </ul> </li> <li>• SysTick タイマ : <ul style="list-style-type: none"> <li>- SYSTICCLK (LOCO) または ICLK により駆動</li> </ul> </li> </ul>

表 1.2 メモリ

機能	機能の説明
コードフラッシュメモリ	最大 512KB のコードフラッシュメモリ。ユーザーズマニュアルの「41. フラッシュメモリ」を参照してください。
データフラッシュメモリ	8KB のデータフラッシュメモリ。ユーザーズマニュアルの「41. フラッシュメモリ」を参照してください。
メモリミラー機能 (MMF)	メモリミラー機能 (MMF) は、コードフラッシュメモリ内の対象アプリケーションイメージロードアドレスをミラーリングして、23 ビット未使用メモリ空間 (メモリミラー空間アドレス) 内のアプリケーションイメージリンクアドレスに反映するよう設定することが可能です。ユーザーアプリケーションコードを開発する場合、この MMF 転送先アドレスから実行するようにリンクします。開発するアプリケーションコード側でコードフラッシュメモリ内の格納位置を考慮する必要はありません。ユーザーズマニュアルの「5. メモリミラー機能 (MMF)」を参照してください。
オプション設定メモリ	オプション設定メモリは、MCU のリセット後の状態を決定します。ユーザーズマニュアルの「7. オプション設定メモリ」を参照してください。
SRAM	パリティビットを有する高速 SRAM を内蔵しています。ユーザーズマニュアルの「40. SRAM」を参照してください。

表 1.3 システム (1/2)

機能	機能の説明
動作モード	2種類の動作モード： <ul style="list-style-type: none"> <li>• シングルチップモード</li> <li>• SCIブートモード</li> </ul> ユーザーズマニュアルの「3. 動作モード」を参照してください。
リセット	以下の13種類のリセットをサポートしています。 <ul style="list-style-type: none"> <li>• RES端子リセット</li> <li>• パワーオンリセット</li> <li>• 電圧監視0リセット</li> <li>• 電圧監視1リセット</li> <li>• 電圧監視2リセット</li> <li>• 独立ウォッチドッグタイマリセット</li> <li>• ウォッチドッグタイマリセット</li> <li>• ディープソフトウェアスタンバイリセット</li> <li>• SRAMパリティエラーリセット</li> <li>• バスマスタMPUエラーリセット</li> <li>• バススレーブMPUエラーリセット</li> <li>• スタックポインタエラーリセット</li> <li>• ソフトウェアリセット</li> </ul> ユーザーズマニュアルの「6. リセット」を参照してください。
低電圧検出 (LVD)	低電圧検出 (LVD) 機能は、VCC端子へ入力された電圧レベルを監視します。検出レベルはソフトウェアプログラムを使用して選択できます。ユーザーズマニュアルの「8. 低電圧検出 (LVD)」を参照してください。
クロック	<ul style="list-style-type: none"> <li>• メインクロック発振器 (MOSC)</li> <li>• サブクロック発振器 (SOSC)</li> <li>• 高速オンチップオシレータ (HOCO)</li> <li>• 中速オンチップオシレータ (MOCO)</li> <li>• 低速オンチップオシレータ (LOCO)</li> <li>• PLL周波数シンセサイザ</li> <li>• 独立ウォッチドッグタイマ (IWDT) オンチップオシレータ</li> <li>• クロックアウトのサポート</li> </ul> ユーザーズマニュアルの「9. クロック発生回路」を参照してください。
クロック周波数精度測定回路 (CAC)	クロック周波数精度測定回路 (CAC) は、測定基準として使用するクロック (測定基準クロック) によって発生する時間内における、測定されるクロック (測定対象クロック) のパルスをカウントし、そのパルス数が許容範囲内にあるか否かに基づき精度を判定します。測定が終了したとき、または測定基準クロックによって発生する時間内のパルス数が許容範囲内でない場合、割り込み要求が発生します。ユーザーズマニュアルの「10. クロック周波数精度測定回路 (CAC)」を参照してください。
割り込みコントローラユニット (ICU)	割り込みコントローラユニット (ICU) は、NVIC/DTCモジュールとDMACモジュールにリンクされるイベント信号を制御します。また、NMI割り込みも制御します。ユーザーズマニュアルの「13. 割り込みコントローラユニット (ICU)」を参照してください。
キー割り込み機能 (KINT)	キー割り込みは、キーリターンモードレジスタ (KRM) を設定し、キー割り込み入力端子に立ち上がりエッジまたは立ち下がりエッジを入力することで発生させることができます。ユーザーズマニュアルの「20. キー割り込み機能 (KINT)」を参照してください。
低消費電力モード	消費電力は以下の方法で削減可能です： クロック分周器を設定する、モジュールを停止する、通常動作時に電力制御モードを選択する、および低消費電力モードへ移行するなど。詳細はユーザーズマニュアルの「11. 低消費電力モード」を参照してください。
レジスタライトプロテクション	レジスタライトプロテクション機能は、ソフトウェアエラーによって重要なレジスタが書き換えられないように保護します。ユーザーズマニュアルの「12. レジスタライトプロテクション」を参照してください。
メモリプロテクションユニット (MPU)	メモリプロテクションユニット (MPU) およびCPUスタックポインタモニタ機能は、メモリを保護するために備えられています。ユーザーズマニュアルの「15. メモリプロテクションユニット (MPU)」を参照してください。
ウォッチドッグタイマ (WDT)	ウォッチドッグタイマ (WDT) は14ビットのダウンカウンタです。システムが暴走してWDTをリフレッシュできないためにカウンタがアンダーフローした場合、MCUをリセットするために使用できます。また、アンダーフローにより、ノンマスクブル割り込みまたは割り込みを発生させることもできます。リフレッシュ許可期間を設定することによりカウンタをリフレッシュすることができます。リフレッシュ許可期間はシステムの暴走を検知する条件として使用できます。詳細はユーザーズマニュアルの「25. ウォッチドッグタイマ (WDT)」を参照してください。

表 1.3 システム (2/2)

機能	機能の説明
独立ウォッチドッグタイマ (IWDT)	独立ウォッチドッグタイマ (IWDT) は14ビットダウンカウンタで構成されます。このカウンタはアンダーフロー防止のため定期的に動作させる必要があります。IWDTには、MCUをリセットする機能や、タイマのアンダーフローに備えて割り込み/ノンマスクابل割り込みを生成する機能があります。このタイマは独立した専用のクロックソースで動作するため、システムが暴走したとき、MCUをフェールセーフ機構と呼ばれる状態に戻すことに特に役立ちます。IWDTは、リセット、アンダーフロー、またはリフレッシュエラー時に自動的に起動します。あるいはレジスタのカウンタ値のリフレッシュによっても起動します。ユーザーズマニュアルの「26. 独立ウォッチドッグタイマ (IWDT)」を参照してください。

表 1.4 イベントリンク

機能	機能の説明
イベントリンクコントローラ (ELC)	イベントリンクコントローラ (ELC) は、各周辺モジュールで発生する割り込み要求をイベント信号として使用し、それらを異なるモジュールに接続することにより、CPUを介さずにモジュール間の直接的な相互作用を可能にします。ユーザーズマニュアルの「18. イベントリンクコントローラ (ELC)」を参照してください。

表 1.5 ダイレクトメモリアクセス

機能	機能の説明
データトランスファコントローラ (DTC)	データトランスファコントローラ (DTC) モジュールは割り込み要求による起動時に、データ転送を行います。ユーザーズマニュアルの「17. データトランスファコントローラ (DTC)」を参照してください。
DMAコントローラ (DMAC)	8チャンネルのDMAコントローラ (DMAC) モジュールは、CPUを介さずにデータ転送を行うために備えられています。DMA転送要求が発生すると、DMACは転送元アドレスに格納されているデータを転送先アドレスへ転送します。ユーザーズマニュアルの「16. DMAコントローラ (DMAC)」を参照してください。

表 1.6 タイマ

機能	機能の説明
汎用PWMタイマ (GPT)	汎用PWMタイマ (GPT) は、13チャンネルの32ビットタイマです。PWM波形は、アップカウンタ、ダウンカウンタ、またはアップダウンカウンタを制御することで発生させることができます。さらに、ブラシレスDCモータ制御用のPWM波形を発生させることもできます。GPTは汎用タイマとしても使用可能です。ユーザーズマニュアルの「22. 汎用PWMタイマ (GPT)」を参照してください。
GPT用のポートアウトプットイネーブル (POEG)	汎用PWMタイマ (GPT) の出力端子を出力禁止状態とするには、GPT用のポートアウトプットイネーブル (POEG) 機能を使用します。ユーザーズマニュアルの「21. GPT用ポートアウトプットイネーブル (POEG)」を参照してください。
低消費電力非同期汎用タイマ (AGT)	低消費電力非同期汎用タイマ (AGT) は、パルスの出力、外部パルスの幅/周期の測定、および外部イベントのカウンタに利用可能な16ビットタイマです。この16ビットタイマは、リロードレジスタとダウンカウンタで構成されます。これらのリロードレジスタとダウンカウンタは、同一アドレスに配置され、AGTレジスタでアクセスが可能です。ユーザーズマニュアルの「24. 低消費電力非同期汎用タイマ (AGT)」を参照してください。

表 1.7 通信インタフェース

機能	機能の説明
シリアルコミュニケーションインタフェース (SCI)	シリアルコミュニケーションインタフェース (SCI) は、下記の5種類の調歩同期式および同期式シリアルインタフェースとして設定可能です。 <ul style="list-style-type: none"> <li>調歩同期式インタフェース (UART および調歩同期式通信アダプタ (ACIA))</li> <li>8ビットクロック同期式インタフェース</li> <li>簡易IIC (マスタのみ)</li> <li>簡易SPI</li> <li>スマートカードインタフェース</li> </ul> スマートカードインタフェースは、電子信号と伝送プロトコルに関してISO/IEC 7816-3規格に準拠しています。 各SCIはFIFOバッファを内蔵しており、連続した全二重通信が可能です。また、内蔵のポーレートジェネレータを用いて、データの転送速度を個別に設定することが可能です。ユーザーズマニュアルの「27. シリアルコミュニケーションインタフェース (SCI)」を参照してください。
IrDAインタフェース (IrDA)	IrDAインタフェースは、SCI1と連携してIrDA (Infrared Data Association) 規格バージョン1.0に基づくIrDA通信波形の送受信を行います。ユーザーズマニュアルの「28. IrDAインタフェース」を参照してください。
I <sup>2</sup> Cバスインタフェース (IIC)	2チャンネルのI <sup>2</sup> Cバスインタフェース (IIC) は、NXP社のI <sup>2</sup> C (Inter-Integrated Circuit) バスインタフェース方式に準拠し、そのサブセット機能を提供しています。ユーザーズマニュアルの「29. I <sup>2</sup> Cバスインタフェース (IIC)」を参照してください。
シリアルペリフェラルインタフェース (SPI)	独立した2つのシリアルペリフェラルインタフェース (SPI) により、複数のプロセッサおよび周辺デバイスとの高速全二重同期式シリアル通信が可能です。ユーザーズマニュアルの「31. シリアルペリフェラルインタフェース (SPI)」を参照してください。
コントローラエリアネットワーク (CAN) モジュール	コントローラエリアネットワーク (CAN) モジュールは、電磁ノイズの多い応用機器において、複数のスレーブ・マスタ間でメッセージベースのプロトコルを用いたデータの送受信機能を提供しています。 CANモジュールは、ISO 11898-1 (CAN 2.0A/CAN 2.0B) 規格に準拠しており、通常のメールボックスモードおよびFIFOモードを送信用に設定可能な最大32個のメールボックスをサポートしています。標準 (11ビット) と拡張 (29ビット) の両方のメッセージフォーマットに対応しています。ユーザーズマニュアルの「30. CAN (Controller Area Network) モジュール」を参照してください。

表 1.8 アナログ

機能	機能の説明
12ビットA/Dコンバータ (ADC12)	逐次比較方式の12ビットA/Dコンバータ (ADC12) を2ユニット内蔵しています。ユニット0では最大11チャンネル、ユニット1では最大8チャンネルのアナログ入力を選択可能です。ただしユニット0およびユニット1の各2つのアナログ入力は共通のポートに割り当てられており (AN005/AN105, AN006/AN106)、同時に使用可能なアナログ入力は、最大17端子です。また内蔵の温度センサ出力および内部基準電圧を各ユニットのアナログ入力として選択できます。A/D変換精度として、12ビット、10ビット、および8ビットの各変換が選択可能であり、デジタル値生成における速度と分解能のバランスを最適化できます。ユーザーズマニュアルの「35. 12ビットA/Dコンバータ (ADC12)」を参照してください。
12ビットD/Aコンバータ (DAC12)	DAC12は出力アンプを内蔵した12ビットD/Aコンバータです。ユーザーズマニュアルの「36. 12ビットD/Aコンバータ (DAC12)」を参照してください。
温度センサ (TSN)	デバイス動作の信頼性確保のため、内蔵されている温度センサ (TSN) でダイの温度を決定し、監視することが可能です。このセンサはダイ温度に正比例した電圧を出力するため、ダイ温度と出力電圧はリニアな関係にあります。 出力された電圧はADC12で変換されてから、末端の応用機器で使用できます。ユーザーズマニュアルの「37. 温度センサ (TSN)」を参照してください。
高速アナログコンパレータ (ACMPHS)	高速アナログコンパレータ (ACMPHS) は、テスト電圧と基準電圧を比較し、変換結果に基づいてデジタル出力を行います。 テスト電圧と基準電圧は、どちらも内部電源 (DAC12出力や内部基準電圧) と外部電源 (内部PGAありまたはなし) からコンパレータに供給できます。 こうした柔軟性は、必ずしもA/D変換を必要とせずに、アナログ信号に対して実行/中止の比較を行わなければならないアプリケーションに有効です。ユーザーズマニュアルの「38. 高速アナログコンパレータ (ACMPHS)」を参照してください。

表 1.9 データ処理

機能	機能の説明
巡回冗長検査 (CRC) 演算器	巡回冗長検査 (CRC) 演算器は、データ内の誤りを検出するためのCRCコードを生成します。LSBファーストまたはMSBファーストでの通信用に、CRC演算結果のビットオーダを切り替えることができます。さらに、さまざまなCRC生成多項式を使用できます。スヌープ機能により、特定のアドレスに対する読み出しと書き込みをモニタできます。この機能は、シリアル送信バッファへの書き込みとシリアル受信バッファからの読み出しをモニタする場合など、特定のイベントでCRCコードの自動生成が必要となるアプリケーションで役立ちます。ユーザーズマニュアルの「32. 巡回冗長検査 (CRC) 演算器」を参照してください。
データ演算回路 (DOC)	データ演算回路 (DOC) は、16ビットのデータを比較、加算、または減算する機能です。ユーザーズマニュアルの「39. データ演算回路 (DOC)」を参照してください。

表 1.10 セキュリティ

機能	機能の説明
セキュアクリプトエンジン7 (SCE7)	<ul style="list-style-type: none"> <li>• セキュリティアルゴリズム : <ul style="list-style-type: none"> <li>- 対称暗号方式 : AES、3DES、ARC4</li> <li>- 非対称暗号方式 : RSA、DSA、ECC</li> </ul> </li> <li>• その他のサポート機能 : <ul style="list-style-type: none"> <li>- TRNG (真性乱数発生器)</li> <li>- ハッシュ値生成 : SHA1、SHA224、SHA256、GHASH、MD5</li> <li>- 128ビットの固有のID</li> </ul> </li> </ul>

表 1.11 I/Oポート

機能	機能の説明
設定可能なI/Oポート	<ul style="list-style-type: none"> <li>• 100ピンLQFP <ul style="list-style-type: none"> <li>- 入出力 : 67</li> <li>- 入力 : 9</li> <li>- プルアップ抵抗 : 68</li> <li>- Nチャンネルオープンドレイン出力 : 67</li> <li>- 5Vトレラント : 14</li> </ul> </li> <li>• 64ピンLQFP <ul style="list-style-type: none"> <li>- 入出力 : 35</li> <li>- 入力 : 5</li> <li>- プルアップ抵抗 : 36</li> <li>- Nチャンネルオープンドレイン出力 : 35</li> <li>- 5Vトレラント : 9</li> </ul> </li> </ul>

## 1.2 ブロック図

図 1.1 に、本 MCU のスーパーセットのブロック図を示します。グループ内の個々のデバイスによっては、その機能のサブセットを持つ場合があります。




図 1.1 ブロック図



### 1.3 型名

図 1.2 に、メモリ容量やパッケージタイプなどを含む製品型名情報の読み方について示します。また、表 1.12 に製品一覧を示します。




図 1.2 型名の読み方

表 1.12 製品一覧

型名	パッケージ	コードフラッシュ	データフラッシュ	SRAM	動作温度
R7FA6T1AD3CFP	PLQP0100KB-B	512KB	8KB	64KB	-40 ~ +105 °C
R7FA6T1AB3CFP	PLQP0100KB-B	256KB			
R7FA6T1AD3CFM	PLQP0064KB-C	512KB			
R7FA6T1AB3CFM	PLQP0064KB-C	256KB			

## 1.4 機能の比較

表 1.13 機能の比較

機能		型名			
		R7FA6T1AD3CFP	R7FA6T1AB3CFP	R7FA6T1AD3CFM	R7FA6T1AB3CFM
端子総数		100		64	
パッケージ		LQFP			
コードフラッシュメモリ		512KB	256KB	512KB	256KB
データフラッシュメモリ		8KB			
SRAMHS	パリティ	64KB			
システム	CPUクロック	120MHz			
	バックアップレジスタ	512B			
	ICU	あり			
	KINT	8			
イベントリンク	ELC	あり			
DMA	DTC	8			
	DMAC	4			
タイマ	GPT32EH	4			
	GPT32E	4		3	
	GPT32	5		4	
	AGT	2			
	WDT/IWDT	あり			
通信	SCI	7			
	IIC	2			
	SPI	2			
	CAN	1			
アナログ	ADC12	ユニット0 : 11 ユニット1 : 8 端子共有 : 2 (注1)		ユニット0 : 7 ユニット1 : 3 端子共有 : 2 (注1)	
	3ch-S/H	ユニット0 : 1 (3ch) ユニット1 : 1 (3ch)		ユニット0 : 1 (3ch)	
	PGA	ユニット0 : 3 ユニット1 : 3		ユニット0 : 3	
	DAC12	2			
	ACMPHS	6			
	TSN	あり			
データ処理	CRC	あり			
	DOC	あり			
セキュリティ		SCE7			
I/Oポート	入出力	67		35	
	入力	9		5	
	プルアップ抵抗	68		36	
	Nチャンネルオープンドレイン出力	67		35	
	5Vトレラント	14		9	

注 1. 各 ADC ユニットの入力チャンネルが、同一ポートにアサインされています。

## 1.5 端子機能

表 1.14 端子機能 (1/3)

機能	端子名	入出力	説明	
電源	VCC	入力	電源端子。本端子は、各モジュールおよび内部電圧レギュレータのデジタル電源端子として使用されます。また、POR/LVDの電圧監視にも使用されます。システムの電源に接続してください。この端子は0.1μFのコンデンサを介してVSSに接続してください。コンデンサは端子近くに配置してください。	
	VCL0	入力	内部電源供給を安定化するための0.1μFの平滑コンデンサを経由してこの端子をVSSに接続します。コンデンサは端子近くに配置してください。	
	VCL	入力		
	VSS	入力	グランド端子。システムの電源（0V）に接続してください。	
クロック	XTAL	出力	水晶振動子用の接続端子。EXTAL端子を通じて外部クロック信号の入力が可能です。	
	EXTAL	入力		
	XCIN	入力	サブクロック発振器用の入出力端子。XCOUTとXCINの間には、水晶振動子を接続してください。	
	XCOUT	出力		
	CLKOUT	出力	クロック出力端子	
動作モード コントロール	MD	入力	動作モード設定用の端子。本端子の信号レベルは、リセット解除時の動作モードの遷移中に変更しないでください。	
システム制御	RES	入力	リセット信号入力端子。本端子がLowになると、MCUはリセット状態となります。	
CAC	CACREF	入力	測定基準クロックの入力端子	
割り込み	NMI	入力	ノンマスクابل割り込み要求端子	
	IRQ0～IRQ13	入力	マスクابل割り込み要求端子	
KINT	KR00～KR07	入力	キー割り込みは、キー割り込み入力端子に立ち下がリエッジを入力することで発生させることが可能です。	
オンチップ エミュレータ	TMS	入出力	オンチップエミュレータ用またはバウンダリスキャン用端子	
	TDI	入力		
	TCK	入力		
	TDO	出力		
	TCLK	出力	トレースデータと同期をとるためのクロックを出力します。	
	TDATA0～TDATA3	出力	トレースデータ出力	
	SWDIO	入出力	シリアルワイヤデバッグデータの入出力端子	
	SWCLK	入力	シリアルワイヤクロック端子	
	SWO	出力	シリアルワイヤトレース出力端子	
GPT	GTETRGA, GTETRGB, GTETRGC, GTETRGD	入力	外部トリガ入力端子	
	GTIOC0A～ GTIOC12A, GTIOC0B～ GTIOC12B	入出力	インプットキャプチャ、アウトプットコンペア、またはPWM出力端子	
	GTIU	入力	ホールセンサ入力端子U	
	GTIV	入力	ホールセンサ入力端子V	
	GTIW	入力	ホールセンサ入力端子W	
	GTOUUP	出力	BLDCモータ制御用3相PWM出力（正相U相）	
	GTOULO	出力	BLDCモータ制御用3相PWM出力（逆相U相）	
	GTOVUP	出力	BLDCモータ制御用3相PWM出力（正相V相）	
	GTOVLO	出力	BLDCモータ制御用3相PWM出力（逆相V相）	
	GTOWUP	出力	BLDCモータ制御用3相PWM出力（正相W相）	
	GTOWLO	出力	BLDCモータ制御用3相PWM出力（逆相W相）	
	AGT	AGTEE0, AGTEE1	入力	外部イベント入力イネーブル信号
		AGTIO0, AGTIO1	入出力	外部イベント入力およびパルス出力端子
AGTO0, AGTO1		出力	パルス出力端子	
AGTOA0, AGTOA1		出力	出力コンペアマッチA出力端子	
AGTOB0, AGTOB1		出力	出力コンペアマッチB出力端子	

表 1.14 端子機能 (2/3)

機能	端子名	入出力	説明
SCI	SCK0～SCK4, SCK8, SCK9	入出力	クロック用の入出力端子 (クロック同期式モード)
	RXD0～RXD4, RXD8, RXD9	入力	受信データ用の入力端子 (調歩同期式モード/クロック同期式モード)
	TXD0～TXD4, TXD8, TXD9	出力	送信データ用の出力端子 (調歩同期式モード/クロック同期式モード)
	CTS0_RTS0～ CTS4_RTS4, CTS8_RTS8, CTS9_RTS9	入出力	送受信の開始制御用の入出力端子 (調歩同期式モード/クロック同期式モード)、アクティブLow
	SCL0～SCL4, SCL8, SCL9	入出力	IICクロック用の入出力端子 (簡易IICモード)
	SDA0～SDA4 SDA8, SDA9	入出力	IICデータ用の入出力端子 (簡易IICモード)
	SCK0～SCK4, SCK8, SCK9	入出力	クロック用の入出力端子 (簡易SPIモード)
	MISO0～MISO4, MISO8, MISO9	入出力	データのスレーブ送信用の入出力端子 (簡易SPIモード)
	MOSI0～MOSI4, MOSI8, MOSI9	入出力	データのマスタ送信用の入出力端子 (簡易SPIモード)
	SS0～SS4, SS8, SS9	入力	チップセレクト入力端子 (簡易SPIモード)、アクティブLow
IIC	SCL0, SCL1	入出力	クロック用の入出力端子
	SDA0, SDA1	入出力	データ用の入出力端子
SPI	RSPCKA, RSPCKB	入出力	クロック入出力端子
	MOSIA, MOSIB	入出力	マスタからの出力データ用の入出力端子
	MISOA, MISOB	入出力	スレーブからの出力データ用の入出力端子
	SSLA0, SSLB0	入出力	スレーブ選択用の入出力端子
	SSLA1～SSLA3, SSLB1～SSLB3	出力	スレーブ選択用の出力端子
CAN	CRX0	入力	受信データ
	CTX0	出力	送信データ
アナログ電源	AVCC0	入力	アナログ電圧端子。それぞれのモジュールのアナログ電源端子として使用されます。この端子にはVCC端子と同じ電圧を供給してください。
	AVSS0	入力	アナロググランド端子。それぞれのモジュールのアナロググランド端子として使用されます。この端子にはVSS端子と同じ電圧を供給してください。
	VREFH0	入力	ADC12 (ユニット0) 用のアナログ基準電圧端子。ADC12 (ユニット0) およびAN000～AN002にサンプル&ホールド回路を使用しない場合は、この端子をVCCに接続してください。
	VREFL0	入力	ADC12用のアナログ基準グランド端子。ADC12 (ユニット0) およびAN000～AN002にサンプル&ホールド回路を使用しない場合は、この端子をVSSに接続してください。
	VREFH	入力	ADC12 (ユニット1) とD/Aコンバータ用のアナログ基準電圧端子。ADC12 (ユニット1)、AN100～AN102にサンプル&ホールド回路およびD/Aコンバータを使用しない場合は、この端子をVCCに接続してください。
	VREFL	入力	ADC12とD/Aコンバータ用のアナログ基準グランド端子。ADC12 (ユニット1)、AN100～AN102にサンプル&ホールド回路およびD/Aコンバータを使用しない場合は、この端子をVSSに接続してください。
ADC12	AN000～AN003, AN005～AN007, AN016～AN018, AN020	入力	ADC12で処理されるアナログ信号用の入力端子 AN005とAN105、およびAN006とAN106はそれぞれ同じポートに割り当てられています。
	AN100～AN102, AN105～AN107, AN116, AN117	入力	
	ADTRG0	入力	A/D変換を開始する外部トリガ信号用の入力端子
	ADTRG1	入力	
	PGAVSS000, PGAVSS100	入力	疑似差動入力端子

表 1.14 端子機能 (3/3)

機能	端子名	入出力	説明
DAC12	DA0, DA1	出力	D/A コンバータで処理されるアナログ信号用の出力端子
ACMPHS	VCOUT	出力	コンパレータ出力端子
	IVREF0 ~ IVREF3	入力	コンパレータ用の基準電圧入力端子
	IVCMP0 ~ IVCMP3	入力	コンパレータ用のアナログ電圧入力端子
I/Oポート	P000 ~ P007	入力	汎用入力端子
	P008, P014, P015	入出力	汎用入出力端子
	P100 ~ P115	入出力	汎用入出力端子
	P200	入力	汎用入力端子
	P201, P205 ~ P214	入出力	汎用入出力端子
	P300 ~ P307	入出力	汎用入出力端子
	P400 ~ P415	入出力	汎用入出力端子
	P500 ~ P504, P508	入出力	汎用入出力端子
	P600 ~ P602, P608 ~ P610	入出力	汎用入出力端子
	P708	入出力	汎用入出力端子

### 1.6 ピン配置図

図 1.3 と図 1.4 にピン配置図を示します。




図 1.3 100-pin LQFP のピン配置図 (上面図)

注 1. これらのピンは、フロートにしてください。




図 1.4 64-pin LQFP のピン配置図 (上面図)

注 1. これらのピンは、フロートにしてください。

1.7 端子一覧

ピン番号		電源、システム、クロック、デバッグ、CAC	割り込み	I/Oポート	タイマ			通信インターフェース					アナログ	
LQFP100	LQFP64				AGT	GPT	GPT	CAN	SCI0,2,4,8 (30 MHz)	SCI1,3,9 (30 MHz)	IIC	SPI	ADC12	DAC12, ACMPHS
1	1	-	IRQ0	P400	AGTIO1	-	GTIOC6A	-	SCK4	-	SCL0_A	-	ADTRG1	-
2	2	-	IRQ5-DS	P401	-	GTETRGA	GTIOC6B	CTX0	CTS4_RTS4/SS4	-	SDA0_A	-	-	-
3	3	CACREF	IRQ4-DS	P402	AGTIO0/AGTIO1	-	-	CRX0	-	-	-	-	-	-
4	-	-	-	P403	AGTIO0/AGTIO1	-	GTIOC3A	-	-	-	-	-	-	-
5	-	-	-	P404	-	-	GTIOC3B	-	-	-	-	-	-	-
6	-	-	-	P405	-	-	GTIOC1A	-	-	-	-	-	-	-
7	-	-	-	P406	-	-	GTIOC1B	-	-	-	-	-	-	-
8	4	VCC	-	-	-	-	-	-	-	-	-	-	-	-
9	5	VCL0	-	-	-	-	-	-	-	-	-	-	-	-
10	6	XCIN	-	-	-	-	-	-	-	-	-	-	-	-
11	7	XCOUT	-	-	-	-	-	-	-	-	-	-	-	-
12	8	VSS	-	-	-	-	-	-	-	-	-	-	-	-
13	9	XTAL	IRQ2	P213	-	GTETRGC	GTIOC0A	-	-	TXD1/MOSI1/SDA1	-	-	ADTRG1	-
14	10	EXTAL	IRQ3	P212	AGTEE1	GTETRGD	GTIOC0B	-	-	RXD1/MISO1/SCL1	-	-	-	-
15	11	VCC	-	-	-	-	-	-	-	-	-	-	-	-
16	-	CACREF	IRQ11	P708	-	-	-	-	-	RXD1/MISO1/SCL1	-	SSLA3_B	-	-
17	-	-	IRQ8	P415	-	-	GTIOC0A	-	-	-	-	SSLA2_B	-	-
18	-	-	IRQ9	P414	-	-	GTIOC0B	-	-	-	-	SSLA1_B	-	-
19	-	-	-	P413	-	GTOUUP	-	-	-	-	-	SSLA0_B	-	-
20	-	-	-	P412	AGTEE1	GTOULO	-	-	CTS0_RTS0/SS0	-	-	-	RSPCKA_B	-
21	12	-	IRQ4	P411	AGTOA1	GTOVUP	GTIOC9A	-	SCK0	TXD0/MOSI0/SDA0	CTS3_RTS3/SS3	-	MOSIA_B	-
22	13	-	IRQ5	P410	AGTOB1	GTOVLO	GTIOC9B	-	-	RXD0/MISO0/SCL0	SCK3	-	MISOA_B	-
23	14	-	IRQ6	P409	-	GTOVUP	GTIOC10A	-	-	TXD3/MOSI3/SDA3	-	-	-	-
24	15	-	IRQ7	P408	-	GTOVLO	GTIOC10B	-	-	RXD3/MISO3/SCL3	SCL0_B	-	-	-
25	16	-	-	P407	AGTIO0	-	-	-	CTS4_RTS4/SS4	-	SDA0_B	-	ADTRG0	-
26	17	VSS	-	-	-	-	-	-	-	-	-	-	-	-
27	18	-	-	-	-	-	-	-	-	-	-	-	-	-
28	19	-	-	-	-	-	-	-	-	-	-	-	-	-
29	20	VCC	-	-	-	-	-	-	-	-	-	-	-	-
30	21	-	-	P207	-	-	-	-	-	-	-	-	-	-
31	22	-	IRQ0-DS	P206	-	GTIU	-	-	-	RXD4/MISO4/SCL4	-	SDA1_A	-	-
32	23	CLKOUT	IRQ1-DS	P205	AGTO1	GTIV	GTIOC4A	-	-	TXD4/MOSI4/SDA4	CTS9_RTS9/SS9	SCL1_A	-	-
33	-	TCLK	-	P214	-	GTIU	-	-	-	-	-	-	-	-
34	-	TDATA0	-	P211	-	GTIV	-	-	-	-	-	-	-	-
35	24	TDATA1	-	P210	-	GTIW	-	-	-	-	-	-	-	-
36	-	TDATA2	-	P209	-	GTOVUP	-	-	-	-	-	-	-	-
37	-	TDATA3	-	P208	-	GTOVLO	-	-	-	-	-	-	-	-
38	25	RES	-	-	-	-	-	-	-	-	-	-	-	-
39	26	MD	-	P201	-	-	-	-	-	-	-	-	-	-
40	27	-	NMI	P200	-	-	-	-	-	-	-	-	-	-
41	-	-	-	P307	-	GTOUUP	-	-	-	-	-	-	-	-
42	-	-	-	P306	-	GTOULO	-	-	-	-	-	-	-	-
43	-	-	IRQ8	P305	-	GTOVUP	-	-	-	-	-	-	-	-
44	-	-	IRQ9	P304	-	GTOVLO	GTIOC7A	-	-	-	-	-	-	-
45	28	VSS	-	-	-	-	-	-	-	-	-	-	-	-
46	29	VCC	-	-	-	-	-	-	-	-	-	-	-	-
47	-	-	-	P303	-	-	GTIOC7B	-	-	-	-	-	-	-
48	30	-	IRQ5	P302	-	GTOUUP	GTIOC4A	-	TXD2/MOSI2/SDA2	-	-	SSLB3_B	-	-
49	31	-	IRQ6	P301	AGTIO0	GTOULO	GTIOC4B	-	RXD2/MISO2/SCL2	CTS9_RTS9/SS9	-	SSLB2_B	-	-
50	32	TCK/SWCLK	-	P300	-	GTOUUP	GTIOC0A_A	-	-	-	-	SSLB1_B	-	-
51	33	TMS/SWDIO	-	P108	-	GTOULO	GTIOC0B_A	-	-	CTS9_RTS9/SS9	-	SSLB0_B	-	-
52	34	CLKOUT/TDO/SWO	-	P109	-	GTOVUP	GTIOC1A_A	-	-	TXD9/MOSI9/SDA9	-	MOSIB_B	-	-
53	35	TDI	IRQ3	P110	-	GTOVLO	GTIOC1B_A	-	CTS2_RTS2/SS2	RXD9/MISO9/SCL9	-	MISOB_B	-	VCOUT
54	36	-	IRQ4	P111	-	-	GTIOC3A_A	-	SCK2	SCK9	-	RSPCKB_B	-	-
55	37	-	-	P112	-	-	GTIOC3B_A	-	TXD2/MOSI2/SDA2	SCK1	-	SSLB0_B	-	-
56	-	-	-	P113	-	-	GTIOC2A	-	RXD2/MISO2/SCL2	-	-	-	-	-
57	-	-	-	P114	-	-	GTIOC2B	-	-	-	-	-	-	-
58	-	-	-	P115	-	-	GTIOC4A	-	-	-	-	-	-	-
59	-	-	-	P608	-	-	GTIOC4B	-	-	-	-	-	-	-
60	-	-	-	P609	-	-	GTIOC5A	-	-	-	-	-	-	-
61	-	-	-	P610	-	-	GTIOC5B	-	-	-	-	-	-	-



ピン番号		電源、システム、 クロック、デバッグ、 CAC	割り込み	I/Oポート	タイマ			通信インターフェース					アナログ		
LQFP100	LQFP64				AGT	GPT	GPT	CAN	SCI0,2,4,8 (30 MHz)	SCI1,3,9 (30 MHz)	IIC	SPI	ADC12	DAC12, ACMIPHS	
62	38	VCC	-	-	-	-	-	-	-	-	-	-	-	-	-
63	39	VSS	-	-	-	-	-	-	-	-	-	-	-	-	-
64	40	VCL	-	-	-	-	-	-	-	-	-	-	-	-	-
65	-	-	-	P602	-	-	GTIOC7B	-	-	-	TXD9	-	-	-	-
66	-	-	-	P601	-	-	GTIOC6A	-	-	-	RXD9	-	-	-	-
67	-	CLKOUT/ CACREF	-	P600	-	-	GTIOC6B	-	-	-	SCK9	-	-	-	-
68	41	-	KR07	P107	AGTOA0	-	GTIOC8A	-	-	CTS8_RTS/ SS8	-	-	-	-	-
69	42	-	KR06	P106	AGTOB0	-	GTIOC8B	-	-	SCK8	-	-	SSLA3_A	-	-
70	43	-	IRQ0/KR05	P105	-	GTETRGA	GTIOC1A	-	-	TXD8/MOSI8/ SDA8	-	-	SSLA2_A	-	-
71	44	-	IRQ1/KR04	P104	-	GTETRGB	GTIOC1B	-	-	RXD8/MISO8/ SCL8	-	-	SSLA1_A	-	-
72	45	-	KR03	P103	-	GTOWUP	GTIOC2A_A	CTX0	-	CTS0_RTS/ SS0	-	-	SSLA0_A	-	-
73	46	-	KR02	P102	AGTO0	GTOWLO	GTIOC2B_A	CRX0	-	SCK0	-	-	RSPCKA_A	ADTRG0	-
74	47	-	IRQ1/KR01	P101	AGTEE0	GTETRGB	GTIOC5A	-	-	TXD0/MOSI0/ SDA0	CTS1_RTS1/ SS1	SDA1_B	MOSIA_A	-	-
75	48	-	IRQ2/KR00	P100	AGTIO0	GTETRGA	GTIOC5B	-	-	RXD0/MISO0/ SCL0	SCK1	SCL1_B	MISOA_A	-	-
76	49	-	-	P500	AGTOA0	GTIU	GTIOC11A	-	-	-	-	-	-	AN016	IVREF0
77	50	-	IRQ11	P501	AGTOB0	GTIV	GTIOC11B	-	-	-	-	-	-	AN116	IVREF1
78	-	-	IRQ12	P502	-	GTIW	GTIOC12A	-	-	-	-	-	-	AN017	IVCMP0
79	-	-	-	P503	-	GTETRGC	GTIOC12B	-	-	-	-	-	-	AN117	-
80	-	-	-	P504	-	GTETRGD	-	-	-	-	-	-	-	AN018	-
81	-	-	-	P508	-	-	-	-	-	-	-	-	-	AN020	-
82	51	VCC	-	-	-	-	-	-	-	-	-	-	-	-	-
83	52	VSS	-	-	-	-	-	-	-	-	-	-	-	-	-
84	53	-	IRQ13	P015	-	-	-	-	-	-	-	-	-	AN006/AN106	DA1/IVCMP1
85	54	-	-	P014	-	-	-	-	-	-	-	-	-	AN005/AN105	DA0/IVREF3
86	55	VREFL	-	-	-	-	-	-	-	-	-	-	-	-	-
87	56	VREFH	-	-	-	-	-	-	-	-	-	-	-	-	-
88	57	AVCC0	-	-	-	-	-	-	-	-	-	-	-	-	-
89	58	AVSS0	-	-	-	-	-	-	-	-	-	-	-	-	-
90	59	VREFL0	-	-	-	-	-	-	-	-	-	-	-	-	-
91	60	VREFH0	-	-	-	-	-	-	-	-	-	-	-	-	-
92	-	-	IRQ12-DS	P008	-	-	-	-	-	-	-	-	-	AN003	-
93	-	-	-	P007	-	-	-	-	-	-	-	-	-	PGAVSS100/ AN107	-
94	-	-	IRQ11-DS	P006	-	-	-	-	-	-	-	-	-	AN102	IVCMP2
95	-	-	IRQ10-DS	P005	-	-	-	-	-	-	-	-	-	AN101	IVCMP2
96	-	-	IRQ9-DS	P004	-	-	-	-	-	-	-	-	-	AN100	IVCMP2
97	61	-	-	P003	-	-	-	-	-	-	-	-	-	PGAVSS000/ AN007	-
98	62	-	IRQ8-DS	P002	-	-	-	-	-	-	-	-	-	AN002	IVCMP2
99	63	-	IRQ7-DS	P001	-	-	-	-	-	-	-	-	-	AN001	IVCMP2
100	64	-	IRQ6-DS	P000	-	-	-	-	-	-	-	-	-	AN000	IVCMP2

注． いくつかの端子名には、\_A、\_B という接尾語が付加されています。GPT、IIC、SPI 機能を割り当てる場合、同じ接尾語の機能端子を選択してください。

## 2. 電気的特性

特に記載のない限り、本 MCU の電気的特性は以下の条件で定義されています。

- $VCC = AVCC0 = 2.7 \sim 3.6V$
- $2.7 \leq VREFH0/VREFH \leq AVCC0$
- $VSS = AVSS0 = VREFL0/VREFL = 0V$
- $T_a = T_{opr}$

図 2.1 は、タイミング条件を示しています。




図 2.1 入出力タイミング計測条件

各周辺モジュールのタイミング仕様の計測条件は、最適な周辺動作に対するものです。ただし、ユーザシステムの条件に合うように、各端子の駆動能力を調整してください。

同じ機能に使用される各機能端子は、同じ駆動能力を選択してください。各機能端子の I/O 駆動能力が混在する場合、各機能の A/C 仕様は保証されません。

## 2.1 絶対最大定格

表 2.1 絶対最大定格

項目	シンボル	値	単位
電源電圧	VCC	-0.3 ~ +4.0	V
入力電圧 (5Vトレラントポートを除く (注1))	V <sub>in</sub>	-0.3 ~ VCC + 0.3	V
入力電圧 (5Vトレラントポート (注1))	V <sub>in</sub>	-0.3 ~ VCC + 4.0 (max 5.8)	V
リファレンス電源電圧	VREFH/VREFH0	-0.3 ~ VCC + 0.3	V
アナログ電源電圧	AVCC0 (注2)	-0.3 ~ +4.0	V
アナログ入力電圧 (P000 ~ P007を除く)	V <sub>AN</sub>	-0.3 ~ AVCC0 + 0.3	V
PGA差分入力無効時のアナログ入力電圧 (P000 ~ P007)	V <sub>AN</sub>	-0.3 ~ AVCC0 + 0.3	V
PGA差分入力有効時のアナログ入力電圧 (P000 ~ P002, P004 ~ P006)	V <sub>AN</sub>	-1.3 ~ AVCC0 + 0.3	V
PGA差分入力有効時のアナログ入力電圧 (P003, P007)	V <sub>AN</sub>	-0.8 ~ AVCC0 + 0.3	V
動作温度 (注3) (注4)	T <sub>opr</sub>	-40 ~ +105	°C
保存温度	T <sub>stg</sub>	-55 ~ +125	°C

【使用上の注意】 絶対最大定格を超えてMCUを使用した場合、MCUの永久破壊となることがあります。

- 注 1. P205、P206、P400、P401、P407 ~ P415、およびP708は、5Vトレラントポートです。  
 注 2. AVCC0をVCCに接続してください。  
 注 3. 2.2.1 T<sub>j</sub>/T<sub>a</sub>の定義を参照してください。  
 注 4. T<sub>a</sub> = +85 ~ +105 °Cの場合のディレーティング動作について、詳しくは弊社の営業担当までお問い合わせください。ディレーティングとは、信頼性向上のための系統的な負荷軽減策です。

表 2.2 推奨動作条件

項目	シンボル	Min	Typ	Max	単位
電源電圧	VCC	2.7	-	3.6	V
	VSS	-	0	-	V
アナログ電源電圧	AVCC0 (注1)	-	VCC	-	V
	AVSS0	-	0	-	V

- 注 1. AVCC0をVCCに接続してください。A/Dコンバータ、D/Aコンバータおよびコンパレータのいずれも使用していない場合、AVCC0端子、VREFH/VREFH0端子、AVSS0端子およびVREFL/VREFL0端子を開放したままにしないでください。AVCC0端子およびVREFH/VREFH0端子をVCCに、AVSS0端子およびVREFL/VREFL0端子をVSSに接続してください。

## 2.2 DC 特性

## 2.2.1 Tj/Ta の定義

表 2.3 DC 特性

条件：動作温度 (T<sub>a</sub>) が -40 ~ +105 °C の製品

項目		シンボル	Typ	Max	単位	測定条件
許容ジャンクション温度	100ピンLQFP 64ピンLQFP	T <sub>j</sub>	-	125	°C	High-speedモード Low-speedモード Subosc-speedモード

注. T<sub>j</sub> = T<sub>a</sub> + θ<sub>ja</sub> × 総消費電力 (W) とするようにしてください。  
このとき、総消費電力 = (VCC - V<sub>OH</sub>) × ΣI<sub>OH</sub> + V<sub>OL</sub> × ΣI<sub>OL</sub> + I<sub>CCmax</sub> × VCC です。

2.2.2 I/O V<sub>IH</sub>, V<sub>IL</sub>表 2.4 I/O V<sub>IH</sub>, V<sub>IL</sub>

項目		シンボル	Min	Typ	Max	単位	
入力電圧 (シュミット トリガ入力端子 を除く)	周辺機能 端子	EXTAL (外部クロック入力)、SPI (RSPCKを除く)	V <sub>IH</sub>	VCC × 0.8	-	-	V
			V <sub>IL</sub>	-	-	VCC × 0.2	
		IIC (SMBus) (注1)	V <sub>IH</sub>	2.1	-	-	
			V <sub>IL</sub>	-	-	0.8	
		IIC (SMBus) (注2)	V <sub>IH</sub>	2.1	-	VCC + 3.6 (max 5.8)	
			V <sub>IL</sub>	-	-	0.8	
シュミット トリガ入力電圧	周辺機能 端子	IIC (SMBusを除く) (注1)	V <sub>IH</sub>	VCC × 0.7	-	-	V
			V <sub>IL</sub>	-	-	VCC × 0.3	
			ΔV <sub>T</sub>	VCC × 0.05	-	-	
		IIC (SMBusを除く) (注2)	V <sub>IH</sub>	VCC × 0.7	-	VCC + 3.6 (max 5.8)	
			V <sub>IL</sub>	-	-	VCC × 0.3	
			ΔV <sub>T</sub>	VCC × 0.05	-	-	
		5Vトレラントポート (注3) (注7)	V <sub>IH</sub>	VCC × 0.8	-	VCC + 3.6 (max 5.8)	
			V <sub>IL</sub>	-	-	VCC × 0.2	
			ΔV <sub>T</sub>	VCC × 0.05	-	-	
		P402/AGTIO0/AGTIO1, P403/AGTIO0/AGTIO1	V <sub>IH</sub>	VCC × 0.8	-	VCC + 0.3	
			V <sub>IL</sub>	-	-	VCC × 0.2	
			ΔV <sub>T</sub>	VCC × 0.05	-	-	
	その他の入力端子 (注4)	V <sub>IH</sub>	VCC × 0.8	-	-		
		V <sub>IL</sub>	-	-	VCC × 0.2		
		ΔV <sub>T</sub>	VCC × 0.05	-	-		
	ポート	5Vトレラントポート (注5) (注7)	V <sub>IH</sub>	VCC × 0.8	-	VCC + 3.6 (max 5.8)	V
			V <sub>IL</sub>	-	-	VCC × 0.2	
		その他の入力端子 (注6)	V <sub>IH</sub>	VCC × 0.8	-	-	
V <sub>IL</sub>			-	-	VCC × 0.2		

注 1. SCL1\_B、SDA1\_B (合計 2 端子)

注 2. SCL0\_A、SDA0\_A、SCL0\_B、SDA0\_B、SCL1\_A、SDA1\_A (合計 6 端子)

注 3. P205、P206、P400、P401、P407 ~ P415、P708 (合計 15 端子) に関連する RES および周辺機能端子

注 4. 表で説明した周辺機能端子を除くすべての入力端子

注 5. P205、P206、P400、P401、P407 ~ P415、P708 (合計 14 端子)

注 6. 表で説明したポートを除くすべての入力端子

注 7. VCC が 2.7V 未満の場合、5Vトレラントポートの入力電圧は、3.6V 未満としてください。このようにしないと、絶縁破壊が発生する可能性があります。5Vトレラントポートは耐圧違反を防止するように電氣的に制御されるためです。

2.2.3 I/O  $I_{OH}$ ,  $I_{OL}$ 表 2.5 I/O  $I_{OH}$ ,  $I_{OL}$ 

項目			シンボル	Min	Typ	Max	単位
許容出力電流 (端子ごとの平均値)	ポート P008、P201	-	$I_{OH}$	-	-	-2.0	mA
			$I_{OL}$	-	-	2.0	mA
	ポート P014、P015	-	$I_{OH}$	-	-	-4.0	mA
			$I_{OL}$	-	-	4.0	mA
	ポート P205、P206、 P407～P415、P602、P708 (合計 13 端子)	低駆動 (注1)	$I_{OH}$	-	-	-2.0	mA
			$I_{OL}$	-	-	2.0	mA
		中駆動 (注2)	$I_{OH}$	-	-	-4.0	mA
			$I_{OL}$	-	-	4.0	mA
		高駆動 (注3)	$I_{OH}$	-	-	-20	mA
			$I_{OL}$	-	-	20	mA
	その他の出力端子 (注4)	低駆動 (注1)	$I_{OH}$	-	-	-2.0	mA
			$I_{OL}$	-	-	2.0	mA
		中駆動 (注2)	$I_{OH}$	-	-	-4.0	mA
			$I_{OL}$	-	-	4.0	mA
		高駆動 (注3)	$I_{OH}$	-	-	-16	mA
			$I_{OL}$	-	-	16	mA
許容出力電流 (端子ごとの最大値)	ポート P008、P201	-	$I_{OH}$	-	-	-4.0	mA
			$I_{OL}$	-	-	4.0	mA
	ポート P014、P015	-	$I_{OH}$	-	-	-8.0	mA
			$I_{OL}$	-	-	8.0	mA
	ポート P205、P206、 P407～P415、P602、P708 (合計 13 端子)	低駆動 (注1)	$I_{OH}$	-	-	-4.0	mA
			$I_{OL}$	-	-	4.0	mA
		中駆動 (注2)	$I_{OH}$	-	-	-8.0	mA
			$I_{OL}$	-	-	8.0	mA
		高駆動 (注3)	$I_{OH}$	-	-	-40	mA
			$I_{OL}$	-	-	40	mA
	その他の出力端子 (注4)	低駆動 (注1)	$I_{OH}$	-	-	-4.0	mA
			$I_{OL}$	-	-	4.0	mA
		中駆動 (注2)	$I_{OH}$	-	-	-8.0	mA
			$I_{OL}$	-	-	8.0	mA
		高駆動 (注3)	$I_{OH}$	-	-	-32	mA
			$I_{OL}$	-	-	32	mA
許容出力電流 (全端子の最大値)	全出力端子の最大値	$\Sigma I_{OH} (max)$	-	-	-80	mA	
		$\Sigma I_{OL} (max)$	-	-	80	mA	

**【使用上の注意】** MCU の信頼性を確保するため、出力電流値はこの表の値を超えないようにしてください。平均出力電流は、100 $\mu$ s の間に計測した電流の平均値を意味します。

- 注 1. PmnPFS レジスタのポート駆動能力ビットで低駆動が選択されている場合の値です。選択された駆動能力は、ディープソフトウェアスタンバイモードで保持されます。
- 注 2. PmnPFS レジスタのポート駆動能力ビットで中駆動が選択されている場合の値です。選択された駆動能力は、ディープソフトウェアスタンバイモードで保持されます。
- 注 3. PmnPFS レジスタのポート駆動能力ビットで高駆動が選択されている場合の値です。選択された駆動能力は、ディープソフトウェアスタンバイモードで保持されます。
- 注 4. 入力ポートである P000 ~ P007、P200 を除きます。

2.2.4 I/O  $V_{OH}$ 、 $V_{OL}$ 、その他の特性表 2.6 I/O  $V_{OH}$ 、 $V_{OL}$ 、その他の特性

項目	シンボル	Min	Typ	Max	単位	測定条件		
出力電圧	IIC	$V_{OL}$	-	-	0.4	V	$I_{OL} = 3.0\text{mA}$	
		$V_{OL}$	-	-	0.6		$I_{OL} = 6.0\text{mA}$	
	IIC (注1)	$V_{OL}$	-	-	0.4		$I_{OL} = 15.0\text{mA}$ (ICFER.FMPE = 1)	
		$V_{OL}$	-	0.4	-		$I_{OL} = 20.0\text{mA}$ (ICFER.FMPE = 1)	
	ポート P205、P206、 P407～P415、P602、P708 (合計 13 端子) (注2)	$V_{OH}$	$VCC - 1.0$	-	-		$I_{OH} = -20\text{mA}$ $VCC = 3.3\text{V}$	
		$V_{OL}$	-	-	1.0		$I_{OL} = 20\text{mA}$ $VCC = 3.3\text{V}$	
	その他の出力端子	$V_{OH}$	$VCC - 0.5$	-	-		$I_{OH} = -1.0\text{mA}$	
		$V_{OL}$	-	-	0.5		$I_{OL} = 1.0\text{mA}$	
入力リーク電流	RES	$ I_{in} $	-	-	5.0	$\mu\text{A}$	$V_{in} = 0\text{V}$ $V_{in} = 5.5\text{V}$	
	ポート P000～P002、 P004～P006、P200		-	-	1.0		$V_{in} = 0\text{V}$ $V_{in} = VCC$	
	ポート P003、 P007		初期化前 (注3)	-	-		45.0	$V_{in} = 0\text{V}$ $V_{in} = VCC$
			初期化後 (注4)	-	-		1.0	$V_{in} = 0\text{V}$ $V_{in} = VCC$
スリーステートリーク 電流 (オフ状態)	5Vトレラントポート	$ I_{TSI} $	-	-	5.0	$\mu\text{A}$	$V_{in} = 0\text{V}$ $V_{in} = 5.5\text{V}$	
	その他のポート (P000～P007、P200を除く)		-	-	1.0		$V_{in} = 0\text{V}$ $V_{in} = VCC$	
入力プルアップMOS電流	ポート P0～P7 (P000～P007を除く)	$I_p$	-300	-	-10	$\mu\text{A}$	$VCC = 2.7 \sim 3.6\text{V}$ $V_{in} = 0\text{V}$	
入力容量	ポート P003、P007、P014、 P015、P400、P401	$C_{in}$	-	-	16	pF	$V_{bias} = 0\text{V}$ $V_{amp} = 20\text{mV}$ $f = 1\text{MHz}$ $T_a = 25^\circ\text{C}$	
	その他の入力端子		-	-	8			

注 1. SCL0\_A、SDA0\_A (合計 2 端子)

注 2. PmnPFS レジスタのポート駆動能力ビットで高駆動が選択されている場合の値です。選択された駆動能力は、ディープソフトウェアスタンバイモードで保持されます。

注 3. P0nPFS.ASEL (n = 3 または 7) = 1

注 4. P0nPFS.ASEL (n = 3 または 7) = 0

2.2.5 動作電流とスタンバイ電流

表 2.7 動作電流とスタンバイ電流

項目		シンボル	Min	Typ	Max	Unit	測定条件		
消費電流 (注1)	High-speedモード	最大動作 (注2)	I <sub>CC</sub> (注3)	-	-	87	mA	ICLK = 120MHz PCLKA = 120MHz PCLKB = 60MHz PCLKC = 60MHz PCLKD = 120MHz FCLK = 60MHz	
		CoreMark® (注5)		-	17	-			
		通常モード		すべての周辺クロックが有効、その間 (1) コードがフラッシュから実行 (注4)	-	24			-
				すべての周辺クロックが無効、その間 (1) コードはフラッシュから実行 (注5) (注6)	-	12			-
		スリープモード (注5) (注6)		-	9	33.5			
		BGO動作中に増加		データフラッシュ P/E	-	6			-
				コードフラッシュ P/E	-	8			-
		Low-speedモード (注5)		-	1.2	-			ICLK = 1MHz
		Subosc-speedモード (注5)		-	1.0	-			ICLK = 32.768kHz
		ソフトウェアスタンバイモード		-	-	1.3			13
	-		-	1.3	21	Ta ≤ 105°C			
	ディープソフトウェアスタンバイモード	DPSBYCR.DEEPCUT[1:0] = 00b (注8)	-	28	65	Ta ≤ 85°C			
			-	28	93	Ta ≤ 105°C			
		DPSBYCR.DEEPCUT[1:0] = 01b (注8)	-	11.6	28	Ta ≤ 85°C			
			-	11.6	32	Ta ≤ 105°C			
DPSBYCR.DEEPCUT[1:0] = 11b (注8)		-	4.9	21	Ta ≤ 85°C				
		-	4.9	26	Ta ≤ 105°C				
AGT動作中に増加		低速オンチップ発振器 (LOCO) 使用時	-	4.4	-	-			
	低CL水晶発振器使用時	-	1.0	-	-				
	標準CL水晶発振器使用時	-	1.4	-	-				
アナログ電源電流	12ビットA/D変換中		AI <sub>CC</sub>	-	0.8	1.1	mA	-	
	サンプル&ホールドAMPを使用した12ビットA/D変換時			-	2.3	3.3			
	PGA (1ch)			-	1	3			
	ACMPHS (1ユニット)			-	100	150			μA
	温度センサ			-	0.1	0.2			mA
	D/A変換中 (1ユニット当り)	AMP出力なし		-	0.1	0.2			mA
		AMP出力あり		-	0.6	1.1			mA
	A/D、D/A変換待機時 (全ユニット)			-	0.9	1.6			mA
	スタンバイモードのADC12、DAC12 (全ユニット) (注7)			-	2	8			μA
リファレンス電源電流 (VREFH0)	12ビットA/D変換中 (ユニット0)		AI <sub>REFH0</sub>	-	70	120	μA	-	
	12ビットA/D変換待機時 (ユニット0)			-	0.07	0.5			
	スタンバイモードのADC12 (ユニット0)			-	0.07	0.5			
リファレンス電源電流 (VREFH)	12ビットA/D変換中 (ユニット1)		AI <sub>REFH</sub>	-	70	120	μA	-	
	D/A変換中 (1ユニット当り)	AMP出力なし		-	0.1	0.4			mA
		AMP出力あり		-	0.1	0.4			mA
	12ビットA/D (ユニット1)、D/A (全ユニット) 変換待機時			-	0.07	0.8			μA
	スタンバイモードのADC12ユニット1			-	0.07	0.8			μA

注 1. 消費電流値はすべての出力端子を無負荷状態にして、さらにすべての入力プルアップ MOS トランジスタをオフ状態にした場合の値です。  
 注 2. 周辺機能にクロックが供給された状態で計測しました。BGO 動作は含まれません。  
 注 3. I<sub>CC</sub> は、下記のとおり f (ICLK) に依存します。(ICLK:PCLKA:PCLKB:PCLKC:PCLKD = 2:2:1:1:2)  
 I<sub>CC</sub> Max. = 0.53 × f + 23 (High-speed モードでの最大動作時)  
 I<sub>CC</sub> Typ. = 0.08 × f + 2.4 (High-speed モードでの通常動作時)  
 I<sub>CC</sub> Typ. = 0.1 × f + 1.1 (Low-speed モード)  
 I<sub>CC</sub> Max. = 0.09 × f + 23 (スリープモード)  
 注 4. BGO 動作は含まれません。

- 注 5. この状態では、周辺機能へのクロック信号供給は停止されています。BGO動作は含まれません。
- 注 6. FCLK、PCLKA、PCLKB、PCLKC、PCLKDは、64分周（3.75MHz）に設定されています。
- 注 7. 本MCUがソフトウェアスタンバイモードの場合またはMSTPCRD.MSTPD16（12ビットA/Dコンバータ0モジュールストップビット）およびMSTPCRD.MSTPD15（12ビットA/Dコンバータ1モジュールストップビット）がモジュールストップ状態の場合ユーザーズマニュアルの35.6.8 AN000～AN002、AN007、AN100～AN102、およびAN107の使用可能な機能とレジスタ設定を参照してください。
- 注 8. DPSBYCRレジスタについての詳細は、ユーザーズマニュアルの11.2.11 ディープソフトウェアスタンバイコントロールレジスタ（DPSBYCR）を参照してください。




図 2.2 ソフトウェアスタンバイモード時の温度依存性 (参考データ)






図 2.3 ディープソフトウェアスタンバイモード時の温度依存性：パワーオンリセット回路の低消費電力機能無効（参考データ）




図 2.4 ディープソフトウェアスタンバイモード時の温度依存性：パワーオンリセット回路の低消費電力機能有効（参考データ）

## 2.2.6 VCC 立ち上がり／立ち下がり勾配とリップル周波数

表 2.8 立ち上がり勾配の特性

項目		シンボル	Min	Typ	Max	単位	測定条件
VCC立ち上がり勾配	スタートアップ時の電圧監視0リセット禁止	SrVCC	0.0084	-	20	ms/V	-
	スタートアップ時の電圧監視0リセット許可		0.0084	-	-		-
	SCIブートモード (注1)		0.0084	-	20		-

注 1. ブートモード時は、OFS1.LVDAS ビットの値にかかわらず、電圧モニタ 0 リセットは無効です。

表 2.9 立ち上がり／立ち下がり勾配とリップル周波数特性

リップル電圧は、VCC上限 (3.6V) と下限 (2.7V) の範囲内で、許容リップル周波数 $f_r(VCC)$ を満たす必要があります。VCC変動がVCC ± 10%を超える場合は、許容電圧変動立ち上がり／立ち下がり勾配 $dt/dVCC$ を満たす必要があります。

項目	シンボル	Min	Typ	Max	単位	測定条件
許容リップル周波数	$f_r(VCC)$	-	-	10	kHz	図 2.5 $V_r(VCC) \leq VCC \times 0.2$
		-	-	1	MHz	図 2.5 $V_r(VCC) \leq VCC \times 0.08$
		-	-	10	MHz	図 2.5 $V_r(VCC) \leq VCC \times 0.06$
許容電圧変動立ち上がり／立ち下がり勾配	$dt/dVCC$	1.0	-	-	ms/V	VCC変動がVCC ± 10%を超える場合




図 2.5 リップル波形

## 2.3 AC 特性

## 2.3.1 周波数

表 2.10 Hig-speedモードにおける動作周波数

項目		シンボル	Min	Typ	Max	単位
動作周波数	システムクロック (ICLK) (注2)	f	-	-	120	MHz
	周辺モジュールクロック (PCLKA) (注2)		-	-	120	
	周辺モジュールクロック (PCLKB) (注2)		-	-	60	
	周辺モジュールクロック (PCLKC) (注2)		- (注3)	-	60	
	周辺モジュールクロック (PCLKD) (注2)		-	-	120	
	フラッシュインタフェースクロック (FCLK) (注2)		- (注1)	-	60	

- 注 1. フラッシュメモリのプログラミング/イレース中、FCLK は 4MHz 以上の周波数で実行する必要があります。
- 注 2. ICLK、PCLKA、PCLKB、PCLKC、PCLKD、および FCLK 相互間の周波数関係についてはユーザーズマニュアルの「9. クロック発生回路」を参照してください。
- 注 3. ADC12 使用時、PCLKC 周波数は 1MHz 以上でなければなりません。

表 2.11 Low-speedモードにおける動作周波数の値

項目		シンボル	Min	Typ	Max	単位
動作周波数	システムクロック (ICLK) (注2)	f	-	-	1	MHz
	周辺モジュールクロック (PCLKA) (注2)		-	-	1	
	周辺モジュールクロック (PCLKB) (注2)		-	-	1	
	周辺モジュールクロック (PCLKC) (注2) (注3)		- (注3)	-	1	
	周辺モジュールクロック (PCLKD) (注2)		-	-	1	
	フラッシュインタフェースクロック (FCLK) (注1) (注2)		-	-	1	

- 注 1. フラッシュメモリのプログラム/イレースは、Low-speed モードでは許可されていません。
- 注 2. ICLK、PCLKA、PCLKB、PCLKC、PCLKD、および FCLK 相互間の周波数関係についてはユーザーズマニュアルの「9. クロック発生回路」を参照してください。
- 注 3. ADC12 使用時、PCLKC 周波数は 1MHz 以上でなければなりません。

表 2.12 Subosc-speedモードにおける動作周波数

項目		シンボル	Min	Typ	Max	単位
動作周波数	システムクロック (ICLK) (注2)	f	29.4	-	36.1	kHz
	周辺モジュールクロック (PCLKA) (注2)		-	-	36.1	
	周辺モジュールクロック (PCLKB) (注2)		-	-	36.1	
	周辺モジュールクロック (PCLKC) (注2) (注3)		-	-	36.1	
	周辺モジュールクロック (PCLKD) (注2)		-	-	36.1	
	フラッシュインタフェースクロック (FCLK) (注1) (注2)		29.4	-	36.1	

- 注 1. フラッシュメモリのプログラム/イレースは、Subosc-speed モードでは許可されていません。
- 注 2. ICLK、PCLKA、PCLKB、PCLKC、PCLKD、および FCLK 相互間の周波数関係についてはユーザーズマニュアルの「9. クロック発生回路」を参照してください。
- 注 3. ADC12 は使用できません。

## 2.3.2 クロックタイミング

表 2.13 サブクロック発振器以外のクロックタイミング

項目	シンボル	Min	Typ	Max	単位	測定条件	
EXTAL外部クロック入力サイクル時間	$t_{EXcyc}$	41.66	-	-	ns	図 2.6	
EXTAL外部クロック入力Highレベルパルス幅	$t_{EXH}$	15.83	-	-	ns		
EXTAL外部クロック入力Lowレベルパルス幅	$t_{EXL}$	15.83	-	-	ns		
EXTAL外部クロック立ち上がり時間	$t_{EXr}$	-	-	5.0	ns		
EXTAL外部クロック立ち下がり時間	$t_{EXf}$	-	-	5.0	ns		
メインクロック発振器周波数	$f_{MAIN}$	8	-	24	MHz	-	
メインクロック発振安定待機時間 (水晶) (注1)	$t_{MAINOSCWT}$	-	-	- (注1)	ms	図 2.7	
LOCOクロック発振周波数	$f_{LOCO}$	29.4912	32.768	36.0448	kHz	-	
LOCOクロック発振安定待機時間	$t_{LOCOWT}$	-	-	60.4	$\mu$ s	図 2.8	
ILOCOクロック発振周波数	$f_{ILOCO}$	13.5	15	16.5	kHz	-	
MOCOクロック発振周波数	$F_{MOCO}$	6.8	8	9.2	MHz	-	
MOCOクロック発振安定待機時間	$t_{MOCOWT}$	-	-	15.0	$\mu$ s	-	
HOCOクロック発振器発振周波数	FLLなし	$f_{HOCO16}$	15.78	16	16.22	MHz	$-20 \leq Ta \leq 105^\circ\text{C}$
		$f_{HOCO18}$	17.75	18	18.25		
		$f_{HOCO20}$	19.72	20	20.28		
		$f_{HOCO16}$	15.71	16	16.29		$-40 \leq Ta \leq -20^\circ\text{C}$
		$f_{HOCO18}$	17.68	18	18.32		
		$f_{HOCO20}$	19.64	20	20.36		
	FLLあり	$f_{HOCO16}$	15.955	16	16.045	MHz	$-40 \leq Ta \leq 105^\circ\text{C}$ サブクロック周波数制度は、 $\pm 50\text{ppm}$ です。
		$f_{HOCO18}$	17.949	18	18.051		
		$f_{HOCO20}$	19.944	20	20.056		
HOCOクロック発振安定待機時間 (注2)	$t_{HOCOWT}$	-	-	64.7	$\mu$ s	-	
FLL安定待機時間	$t_{FLLWT}$	-	-	1.8	ms	-	
PLLクロック周波数	$f_{PLL}$	120	-	240	MHz	-	
PLLクロック発振安定待機時間	$t_{PLLWT}$	-	-	174.9	$\mu$ s	図 2.9	

- 注 1. メインクロック発振器を設定する場合、発振器メーカーに発振評価を確認し、その結果を推奨発振安定時間として使用してください。MOSCWTCRレジスタを、推奨値以上に設定してください。  
メインクロック動作を開始するためにMOSCCR.MOSTPビット設定を変更したら、OSCSF.MOSCSFフラグが1であることを確認してからメインクロック発振器の使用を開始してください。
- 注 2. リセット状態の解除からHOCO発振周波数 ( $f_{HOCO}$ ) が動作保証範囲に達するまでの時間です。

表 2.14 サブクロック発振器のクロックタイミング

項目	シンボル	Min	Typ	Max	単位	測定条件
サブクロック周波数	$f_{SUB}$	-	32.768	-	kHz	-
サブクロック発振安定待機時間	$t_{SUBOSCWT}$	-	-	- (注1)	s	図 2.10

- 注 1. サブクロック発振器を設定する場合、発振器メーカーに発振評価を確認し、その結果を推奨発振安定時間として使用してください。  
サブクロック動作を開始するためにSOSCCR.SOSTPビットの設定を変更したら、必ずサブクロック発振安定時間が十分に経過してからサブクロック発振器の使用を開始してください。示された時間の2倍を推奨します。




図 2.6 EXTAL 外部クロック入力タイミング




図 2.7 メインクロック発振開始タイミング




図 2.8 LOCO クロック発振開始タイミング




図 2.9 PLL クロック発振開始タイミング

注. メインクロックの発振が安定した後に PLL を動作させてください。




図 2.10 サブクロック発振開始タイミング

### 2.3.3 リセットタイミグ

表 2.15 リセットタイミグ

項目		シンボル	Min	Typ	Max	単位	測定条件
RESパルス幅	パワーオン	$t_{RESWP}$	1	-	-	ms	図 2.11
	ディープソフトウェアスタンバイモード	$t_{RESWD}$	0.6	-	-	ms	図 2.12
	ソフトウェアスタンバイモード、Subosc-speedモード	$t_{RESWS}$	0.3	-	-	ms	
	上記以外	$t_{RESW}$	200	-	-	$\mu$ s	
RES解除後の待機時間		$t_{RESWT}$	-	29	32	$\mu$ s	図 2.11
内部リセット解除後の待機時間 (IWDTリセット、WDTリセット、ソフトウェアリセット、SRAMパリティエラーリセット、バスマスタMPUエラーリセット、バスマスレーブMPUエラーリセット、スタックポインタエラーリセット)		$t_{RESW2}$	-	320	390	$\mu$ s	-




図 2.11 パワーオンリセットタイミグ




図 2.12 リセット入カタイミグ

## 2.3.4 ウェイクアップタイミング

表 2.16 低消費電力モードからの復帰のタイミング

項目			シンボル	Min	Typ	Max	単位	測定条件
ソフトウェアスタンバイモードからの復帰時間 (注1)	メインクロック発振器に水晶振動子を接続	システムクロックソースはメインクロック発振器 (注2)	t <sub>SBYMC</sub>	-	2.4 (注9)	2.8 (注9)	ms	図 2.13 全発振器の分周比は1です。
		システムクロックソースはメインクロック発振器を使用したPLL (注3)	t <sub>SBYPC</sub>	-	2.7 (注9)	3.2 (注9)	ms	
	メインクロック発振器に外部クロックを入力	システムクロックソースはメインクロック発振器 (注4)	t <sub>SBYEX</sub>	-	230 (注9)	280 (注9)	μs	
		システムクロックソースはメインクロック発振器を使用したPLL (注5)	t <sub>SBYPE</sub>	-	570 (注9)	700 (注9)	μs	
	システムクロックソースはサブクロック発振器 (注8)		t <sub>SBYSC</sub>	-	1.2 (注9)	1.3 (注9)	ms	
	システムクロックソースはLOCO (注8)		t <sub>SBYLO</sub>	-	1.2 (注9)	1.4 (注9)	ms	
	システムクロックソースはHOCO (注6)		t <sub>SBYHO</sub>	-	240 (注9) (注10)	300 (注9) (注10)	μs	
	システムクロックソースはMOCO (注7)		t <sub>SBYMO</sub>	-	220 (注9)	300 (注9)	μs	
ディープソフトウェアスタンバイモードからの復帰時間			t <sub>DSBY</sub>	-	0.65	1.0	ms	図 2.14
ディープソフトウェアスタンバイモード解除後待機時間			t <sub>DSBYWT</sub>	34	-	35	t <sub>cyc</sub>	
ソフトウェアスタンバイモードからスヌーズモードへの復帰時間	システムクロックソースがHOCO (20MHz) の場合はHigh-speedモード		t <sub>SNZ</sub>	-	35 (注9) (注10)	70 (注9) (注10)	μs	図 2.15
	システムクロックソースがMOCO (8MHz) の場合はHigh-speedモード		t <sub>SNZ</sub>	-	11 (注9)	14 (注9)	μs	

- 注 1. 復帰時間はシステムクロックソースにより決定されます。複数の発振器が起動している場合、復帰時間は以下の計算式で決定できます。  
総復帰時間 = システムクロックソースとしての発振器の復帰時間 + システムクロックソースより長い安定時間を要する発振器の最長発振安定時間 + 2LOCO サイクル (LOCO が動作している場合) + 3SOSC サイクル (Subosc が発振中かつ MSTPC0 = 0 (CAC モジュール停止) の場合)。
- 注 2. 水晶の周波数が 24MHz の場合 (メインクロック発振器ウェイトコントロールレジスタ (MOSCWTCR) が 05h のとき)。その他の設定 (MOSCWTCR が Xh) の場合、復帰時間は以下の計算式で決定できます。  
t<sub>SBYMC</sub> (MOSCWTCR = Xh) = t<sub>SBYMC</sub> (MOSCWTCR = 05h) + (t<sub>MAINOSCWT</sub> (MOSCWTCR = Xh) - t<sub>MAINOSCWT</sub> (MOSCWTCR = 05h))
- 注 3. PLL の周波数が 240MHz の場合 (メインクロック発振器ウェイトコントロールレジスタ (MOSCWTCR) が 05h のとき)。その他の設定 (MOSCWTCR が Xh) の場合、復帰時間は以下の計算式で決定できます。  
t<sub>SBYMC</sub> (MOSCWTCR = Xh) = t<sub>SBYMC</sub> (MOSCWTCR = 05h) + (t<sub>MAINOSCWT</sub> (MOSCWTCR = Xh) - t<sub>MAINOSCWT</sub> (MOSCWTCR = 05h))
- 注 4. 外部クロックの周波数が 24MHz の場合 (メインクロック発振器ウェイトコントロールレジスタ (MOSCWTCR) が 00h のとき)。その他の設定 (MOSCWTCR が Xh) の場合、復帰時間は以下の計算式で決定できます。  
t<sub>SBYMC</sub> (MOSCWTCR = Xh) = t<sub>SBYMC</sub> (MOSCWTCR = 00h) + (t<sub>MAINOSCWT</sub> (MOSCWTCR = Xh) - t<sub>MAINOSCWT</sub> (MOSCWTCR = 00h))
- 注 5. PLL の周波数が 240MHz の場合 (メインクロック発振器ウェイトコントロールレジスタ (MOSCWTCR) が 00h のとき)。その他の設定 (MOSCWTCR が Xh) の場合、復帰時間は以下の計算式で決定できます。  
t<sub>SBYMC</sub> (MOSCWTCR = Xh) = t<sub>SBYMC</sub> (MOSCWTCR = 00h) + (t<sub>MAINOSCWT</sub> (MOSCWTCR = Xh) - t<sub>MAINOSCWT</sub> (MOSCWTCR = 00h))
- 注 6. HOCO 周波数は 20MHz です。
- 注 7. MOCO 周波数は 8MHz です。
- 注 8. Subosc-speed モードでは、サブクロック発振器または LOCO はソフトウェアスタンバイモードで発振を継続します。
- 注 9. SNZCR.RXDREQEN ビットが 0 のとき、下記の時間が電源復帰時間として追加されます：  
STCONR.STCON[1:0] = 00b : 16μs (標準)、34μs (最大)  
STCONR.STCON[1:0] = 11b : 16μs (標準)、104μs (最大)
- 注 10. SNZCR.RXDREQEN ビットが 0 のとき、16μs (標準) または 18μs (最大) が HOCO 待機時間として追加されます。






図 2.13 ソフトウェアスタンバイモード解除タイミング





図 2.14 ディープソフトウェアスタンバイモード解除タイミング



注 1. SNZCR.SNZDTCEN が 1 に設定されているときは、ICLK は DTC および SRAM に供給されています。

図 2.15 ソフトウェアスタンバイモードからスリープモードへの復帰タイミング

## 2.3.5 NMI/IRQ ノイズフィルタ

表 2.17 NMI/IRQ ノイズフィルタ

項目	シンボル	Min	Typ	Max	単位	測定条件	
NMIパルス幅	$t_{NMIW}$	200	-	-	ns	NMI デジタルフィルタ無効	$t_{Pcyc} \times 2 \leq 200ns$
		$t_{Pcyc} \times 2$ (注1)	-	-			$t_{Pcyc} \times 2 > 200ns$
		200	-	-		NMI デジタルフィルタ有効	$t_{NMICK} \times 3 \leq 200ns$
		$t_{NMICK} \times 3.5$ (注2)	-	-			$t_{NMICK} \times 3 > 200ns$
IRQパルス幅	$t_{IRQW}$	200	-	-	ns	IRQ デジタルフィルタ無効	$t_{Pcyc} \times 2 \leq 200ns$
		$t_{Pcyc} \times 2$ (注1)	-	-			$t_{Pcyc} \times 2 > 200ns$
		200	-	-		IRQ デジタルフィルタ有効	$t_{IRQCK} \times 3 \leq 200ns$
		$t_{IRQCK} \times 3.5$ (注3)	-	-			$t_{IRQCK} \times 3 > 200ns$

注. ソフトウェアスタンバイモード時は最小 200ns です。

注. クロックソースを切り替えたときは、切り替え後のクロックソースの 4 クロックサイクル分を加えてください。

注 1.  $t_{Pcyc}$  は PCLKB の周期を意味します。

注 2.  $t_{NMICK}$  は、NMI デジタルフィルタサンプリングクロックの周期を意味します。

注 3.  $t_{IRQCK}$  は、IRQi デジタルフィルタサンプリングクロックの周期を意味します。




図 2.16 NMI 割り込み入カタイミング




図 2.17 IRQ 割り込み入カタイミング

## 2.3.6 I/Oポート、POEG、GPT32、AGT、KINT、ADC12トリガタイミング

表 2.18 I/Oポート、POEG、GPT32、AGT、KINT、ADC12トリガタイミング

GPT条件：

PmnPFSレジスタのポート駆動能力ビットで高駆動出力が選択されています。

AGT条件：

PmnPFSレジスタのポート駆動能力ビットで中駆動出力が選択されています。

項目		シンボル	Min	Max	単位	測定条件	
I/Oポート	入力データパルス幅	$t_{PRW}$	1.5	-	$t_{Pcyc}$	<a href="#">図 2.18</a>	
POEG	POEG入力トリガパルス幅	$t_{POEW}$	3	-	$t_{Pcyc}$	<a href="#">図 2.19</a>	
GPT32	インプットキャプチャパルス幅	単エッジ	$t_{GTICW}$	1.5	-	$t_{PDcyc}$	<a href="#">図 2.20</a>
		両エッジ		2.5	-		
	GTIOCxY出カスケュー (x = 0~7、Y = AまたはB)	中駆動バッファ	$t_{GTISK}$ (注1)	-	4	ns	<a href="#">図 2.21</a>
		高駆動バッファ		-	4		
	GTIOCxY出カスケュー (x = 8~12、Y = AまたはB)	中駆動バッファ		-	4		
		高駆動バッファ		-	4		
GTIOCxY出カスケュー (x = 0~12、Y = AまたはB)	中駆動バッファ	-		6			
	高駆動バッファ	-		6			
OPS出カスケュー GTOUUP、GTOULO、GTOVUP、 GTOVLO、GTOWUP、GTOWLO		$t_{GTOSK}$	-	5	ns	<a href="#">図 2.22</a>	
GPT (PWM遅延生成回路)	GTIOCxY_Z出カスケュー (x = 0~3、Y = AまたはB、Z = A)	$t_{HRSK}$ (注2)	-	2.0	ns	<a href="#">図 2.23</a>	
AGT	AGTIO、AGTEE入力サイクル	$t_{ACYC}$ (注3)	100	-	ns	<a href="#">図 2.24</a>	
	AGTIO、AGTEE入力Highレベル幅、Lowレベル幅	$t_{ACKWH}$ 、 $t_{ACKWL}$	40	-	ns		
	AGTIO、AGTO、AGTOA、AGTOB出力サイクル	$t_{ACYC2}$	62.5	-	ns		
ADC12	ADC12トリガ入力パルス幅	$t_{TRGW}$	1.5	-	$t_{Pcyc}$	<a href="#">図 2.25</a>	
KINT	KRnパルス幅 (n = 00~07)	$t_{KR}$	250	-	ns	<a href="#">図 2.26</a>	

注.  $t_{Pcyc}$  : PCLKB サイクル、 $t_{PDcyc}$  : PCLKD サイクル

注1. このスケューは、同じドライバI/Oが使用されている場合に適用されます。中駆動ドライバと高駆動ドライバのI/Oが混在する場合、動作は保証されません。

注2. 負荷は30pFです。

注3. 入力サイクルの制約：


クロックソースを切り替えないときは、 $t_{Pcyc} \times 2 < t_{ACYC}$  としてください。クロックソースを切り替えたときは、 $t_{Pcyc} \times 6 < t_{ACYC}$  としてください。

図 2.18 I/Oポート入力タイミング




図 2.19 POEG 入力トリガタイミング




図 2.20 GPT32 インプットキャプチャタイミング




図 2.21 GPT32 出力遅延スキュー




図 2.22 OPS の GPT32 出力遅延スキュー




図 2.23 GPT32 (PWM 遅延生成回路) 出力遅延スキュー




図 2.24 AGT 入出力タイミング




図 2.25 ADC12 トリガ入力タイミング




図 2.26 キー割り込み入力タイミング

## 2.3.7 PWM 遅延生成回路タイミング

表 2.19 PWM遅延生成回路タイミング

項目	Min	Typ	Max	単位	測定条件
動作周波数	80	-	120	MHz	-
分解能	-	260	-	ps	PCLKD = 120MHz
DNL (注1)	-	± 2.0	-	LSB	-

注 1. この値は、1LSB 分解能の行間の差異を正規化します。

## 2.3.8 CAC タイミング

表 2.20 CACタイミング

項目		シンボル	Min	Typ	Max	単位	測定条件
CAC	CACREF 入力パルス幅	$t_{\text{CACREF}}$	$t_{\text{PBcyc}} \leq t_{\text{cac}}$ (注2)	-	-	ns	-
			$t_{\text{PBcyc}} > t_{\text{cac}}$ (注2)	$4.5 \times t_{\text{cac}} + 3 \times t_{\text{PBcyc}}$	-	-	

注 1.  $t_{\text{PBcyc}}$  : PCLKB の周期

注 2.  $t_{\text{cac}}$  : CAC カウントクロックソースの周期

## 2.3.9 SCI タイミング

表 2.21 SCI タイミング (1)

条件：以下の端子は、PmnPFSレジスタのポート駆動能力ビットで高駆動出力が選択されています：SCK0～SCK4、SCK8、SCK9  
その他の端子は、PmnPFSレジスタのポート駆動能力ビットで中駆動出力が選択されています。

項目		シンボル	Min	Max	単位 (注1)	測定条件	
SCI	入力クロックサイクル	調歩同期式	$t_{Scyc}$	4	-	$t_{Pcyc}$	図 2.27
		クロック同期式		6	-		
	入力クロックパルス幅		$t_{SCKW}$	0.4	0.6	$t_{Scyc}$	
	入力クロック立ち上がり時間		$t_{SCKr}$	-	5	ns	
	入力クロック立ち下がり時間		$t_{SCKf}$	-	5	ns	
	出力クロックサイクル	調歩同期式	$t_{Scyc}$	6	-	$t_{Pcyc}$	
		クロック同期式		4	-		
	出力クロックパルス幅		$t_{SCKW}$	0.4	0.6	$t_{Scyc}$	
	出力クロック立ち上がり時間		$t_{SCKr}$	-	5	ns	
	出力クロック立ち下がり時間		$t_{SCKf}$	-	5	ns	
送信データ遅延時間	クロック同期式	$t_{TXD}$	-	25	ns	図 2.28	
受信データセットアップ時間	クロック同期式	$t_{RXS}$	15	-	ns		
受信データホールド時間	クロック同期式	$t_{RXH}$	5	-	ns		

注 1.  $t_{pcyc}$  : PCLKA の周期




図 2.27 SCK クロック入出力タイミング




図 2.28 クロック同期式モードにおける SCI 入出力タイミング



**表 2.22 SCIタイミング (2)**

条件：以下の端子は、PmnPFSレジスタのポート駆動能力ビットで高駆動出力が選択されています：SCK0～SCK4、SCK8、SCK9  
 その他の端子は、PmnPFSレジスタのポート駆動能力ビットで中駆動出力が選択されています。

項目	シンボル	Min	Max	単位	測定条件	
簡易 SPI	SCKクロックサイクル出力 (マスタ)	$t_{SPcyc}$	4 (PCLKA $\leq$ 60MHz) 8 (PCLKA $>$ 60MHz)	65536	$t_{Pcyc}$	図 2.29
	SCKクロックサイクル入力 (スレーブ)	-	6 (PCLKA $\leq$ 60MHz) 12 (PCLKA $>$ 60MHz)	65536		
	SCKクロック Highレベルパルス幅	$t_{SPCKWH}$	0.4	0.6	$t_{SPcyc}$	
	SCKクロック Lowレベルパルス幅	$t_{SPCKWL}$	0.4	0.6	$t_{SPcyc}$	
	SCKクロック立ち上がり／立ち下がり時間	$t_{SPCKr}$ , $t_{SPCKf}$	-	20	ns	
データ入力セットアップ時間	$t_{SU}$	33.3	-	ns	図 2.30 ~ 図 2.33	
データ入力ホールド時間	$t_H$	33.3	-	ns		
SS入力セットアップ時間	$t_{LEAD}$	1	-	$t_{SPcyc}$		
SS入力ホールド時間	$t_{LAG}$	1	-	$t_{SPcyc}$		
データ出力遅延時間	$t_{OD}$	-	33.3	ns		
データ出力ホールド時間	$t_{OH}$	-10	-	ns		
データ立ち上がり／立ち下がり時間	$t_{Dr}$ , $t_{Df}$	-	16.6	ns		
SS入力立ち上がり／立ち下がり時間	$t_{SSLr}$ , $t_{SSLf}$	-	16.6	ns		
スレーブアクセス時間	$t_{SA}$	-	4 (PCLKA $\leq$ 60MHz) 8 (PCLKA $>$ 60MHz)	$t_{Pcyc}$	図 2.33	
スレーブ出力解放時間	$t_{REL}$	-	5 (PCLKA $\leq$ 60MHz) 10 (PCLKA $>$ 60MHz)	$t_{Pcyc}$		




図 2.29 SCI簡易 SPI モードクロックタイミング




図 2.30 CKPH = 1 の場合におけるマスタの SCI 簡易 SPI モードタイミング




図 2.31 CKPH = 0 の場合におけるマスタの SCI 簡易 SPI モードタイミング




図 2.32 CKPH = 1 の場合におけるスレーブの SCI 簡易 SPI モードタイミング




図 2.33 CKPH = 0 の場合におけるスレーブの SCI 簡易 SPI モードタイミング

表 2.23 SCI タイミング (3)

条件 : PmnPFS レジスタのポート駆動能力ビットで中駆動出力が選択されています。

項目	シンボル	Min	Max	単位	測定条件	
簡易 IIC (標準モード)	SDA 入力立ち上がり時間	$t_{Sr}$	-	1000	ns	図 2.34
	SDA 入力立ち下がり時間	$t_{Sf}$	-	300	ns	
	SDA 入カスパイクパルス除去時間	$t_{SP}$	0	$4 \times t_{IICcyc}$	ns	
	データ入カセットアップ時間	$t_{SDAS}$	250	-	ns	
	データ入カホールド時間	$t_{SDAH}$	0	-	ns	
	SCL、SDA の負荷容量	$C_b$ (注1)	-	400	pF	
簡易 IIC (ファストモード)	SDA 入力立ち上がり時間	$t_{Sr}$	-	300	ns	図 2.34
	SDA 入力立ち下がり時間	$t_{Sf}$	-	300	ns	
	SDA 入カスパイクパルス除去時間	$t_{SP}$	0	$4 \times t_{IICcyc}$	ns	
	データ入カセットアップ時間	$t_{SDAS}$	100	-	ns	
	データ入カホールド時間	$t_{SDAH}$	0	-	ns	
	SCL、SDA の負荷容量	$C_b$ (注1)	-	400	pF	

注 .  $t_{IICcyc}$  : IIC 内部基準クロック (IICφ) の周期

注 1.  $C_b$  はバスラインの容量総計を意味します。




図 2.34 SCI 簡易 IIC モードタイミング

## 2.3.10 SPI タイミング

表 2.24 SPI タイミング

条件：RSPCKA端子およびRSPCKB端子は、PmnPFSレジスタのポート駆動能力ビットで高駆動出力が選択されています。  
その他の端子は、PmnPFSレジスタのポート駆動能力ビットで中駆動出力が選択されています。

項目		シンボル	Min	Max	単位 (注1)	測定条件 (注2)		
SPI	RSPCKクロックサイクル	マスタ	$t_{SPCyc}$	2 (PCLKA ≤ 60MHz) 4 (PCLKA > 60MHz)	4096	$t_{Pcyc}$	図 2.35 C = 30pF	
		スレーブ		4	4096			
	RSPCKクロック High レベル パルス幅	マスタ	$t_{SPCKWH}$	$(t_{SPCyc} - t_{SPCKr} - t_{SPCKf})/2 - 3$	-	ns		図 2.36 ~ 図 2.41 C = 30pF
		スレーブ		$2 \times t_{Pcyc}$	-			
	RSPCK クロック Low レベル パルス幅	マスタ	$t_{SPCKWL}$	$(t_{SPCyc} - t_{SPCKr} - t_{SPCKf})/2 - 3$	-	ns		
		スレーブ		$2 \times t_{Pcyc}$	-			
	RSPCKクロック立ち上がり ／立ち下がり時間	マスタ	$t_{SPCKr}$	-	5	ns		
		スレーブ	$t_{SPCKf}$	-	1	μs		
	データ入力セットアップ時間	マスタ	$t_{SU}$	4	-	ns		
		スレーブ		5	-			
	データ入力ホールド時間	マスタ (PCLKAを 2分周に設 定)	$t_{HF}$	0	-	ns		
		マスタ (PCLKAを 2分周以外 に設定)	$t_H$	$t_{Pcyc}$	-			
		スレーブ	$t_H$	20	-			
	SSLセットアップ時間	マスタ	$t_{LEAD}$	$N \times t_{SPCyc} - 10$ (注3)	$N \times t_{SPCyc} + 100$ (注3)	ns		
		スレーブ		$6 \times t_{Pcyc}$	-	ns		
	SSLホールド時間	マスタ	$t_{LAG}$	$N \times t_{SPCyc} - 10$ (注4)	$N \times t_{SPCyc} + 100$ (注4)	ns		
		スレーブ		$6 \times t_{Pcyc}$	-	ns		
	データ出力遅延時間	マスタ	$t_{OD}$	-	6.3	ns		
		スレーブ		-	20			
	データ出力ホールド時間	マスタ	$t_{OH}$	0	-	ns		
スレーブ			0	-				
連続転送遅延時間	マスタ	$t_{TD}$	$t_{SPCyc} + 2 \times t_{Pcyc}$	$8 \times t_{SPCyc} + 2 \times t_{Pcyc}$	ns			
	スレーブ		$6 \times t_{Pcyc}$					
MOSI、MISOの立ち上がり ／立ち下がり時間	出力	$t_{Dr}, t_{Df}$	-	5	ns			
	入力		-	1	μs			
SSL立ち上がり／立ち下がり 時間	出力	$t_{SSLr}, t_{SSLf}$	-	5	ns			
	入力		-	1	μs			
スレーブアクセス時間		$t_{SA}$	-	$2 \times t_{Pcyc} + 28$	ns	図 2.40 と 図 2.41 C = 30pF		
スレーブ出力開放時間		$t_{REL}$	-	$2 \times t_{Pcyc} + 28$				

注 1.  $t_{Pcyc}$  : PCLKA の周期

注 2. 所属グループを示すため、“\_A”や“\_B”などのように端子名の後ろに文字を付加した端子を使用してください。SPI インタフェースについては、電氣的特性の AC タイミングを各グループで測定しています。

注 3. N は、SPCKD レジスタで設定可能な 1 ~ 8 の整数です。

注 4. N は、SSLND レジスタで設定可能な 1 ~ 8 の整数です。




図 2.35 SPI クロックタイミング




図 2.36 CPHA = 0 の場合におけるマスタの SPI タイミング




図 2.37 CPHA = 0 で、PCLKA/2 にビットレートが設定されている場合におけるマスタの SPI タイミング




図 2.38 CPHA = 1 の場合におけるマスタの SPI タイミング




図 2.39 CPHA = 1 で、PCLKA/2 にビットレートが設定されている場合におけるマスタの SPI タイミング




図 2.40 CPHA = 0 の場合におけるスレーブの SPI タイミング






図 2.41 CPHA = 1 の場合におけるスレーブの SPI タイミング

## 2.3.11 IIC タイミング

表 2.25 IIC タイミング (1)

- (1) 条件：以下の端子は、PmnPFSレジスタのポート駆動能力ビットで中駆動出力が選択されています：SDA0\_B、SCL0\_B、SDA1\_A、SCL1\_A、SDA1\_B、SCL1\_B
- (2) 以下の端子の設定は必要ありません：SCL0\_A、SDA0\_A
- (3) 所属グループを示すため、“\_A”や“\_B”のように端子名の後ろに文字を付加した端子を使用してください。IICインタフェースについては、電氣的特性のACタイミングを各グループで測定しています。

項目	シンボル	Min (注1)	Max	単位	測定条件 (注3)	
IIC (標準モード、 SMBus) ICFER.FMPE = 0	SCL入力サイクル時間	$t_{SCL}$	$6(12) \times t_{IICcyc} + 1300$	-	ns	図 2.42
	SCL入力Highレベルパルス幅	$t_{SCLH}$	$3(6) \times t_{IICcyc} + 300$	-	ns	
	SCL入力Lowレベルパルス幅	$t_{SCLL}$	$3(6) \times t_{IICcyc} + 300$	-	ns	
	SCL、SDA入力立ち上がり時間	$t_{Sr}$	-	1000	ns	
	SCL、SDA入力立ち下がり時間	$t_{Sf}$	-	300	ns	
	SCL、SDA入カスパイクパルス除去時間	$t_{SP}$	0	$1(4) \times t_{IICcyc}$	ns	
	ウェイクアップ機能が無効な場合のSDA入力バスフリー時間	$t_{BUF}$	$3(6) \times t_{IICcyc} + 300$	-	ns	
	ウェイクアップ機能が有効な場合のSDA入力バスフリー時間	$t_{BUF}$	$3(6) \times t_{IICcyc} + 4 \times t_{Pcyc} + 300$	-	ns	
	ウェイクアップ機能が無効な場合のSTART条件入力ホールド時間	$t_{STAH}$	$t_{IICcyc} + 300$	-	ns	
	ウェイクアップ機能が有効な場合のSTART条件入力ホールド時間	$t_{STAH}$	$1(5) \times t_{IICcyc} + t_{Pcyc} + 300$	-	ns	
	再送START条件入力セットアップ時間	$t_{STAS}$	1000	-	ns	
	STOP条件入力セットアップ時間	$t_{STOS}$	1000	-	ns	
	データ入力セットアップ時間	$t_{SDAS}$	$t_{IICcyc} + 50$	-	ns	
	データ入力ホールド時間	$t_{SDAH}$	0	-	ns	
	SCL、SDAの負荷容量	$C_b$	-	400	pF	
IIC (ファストモード)	SCL入力サイクル時間	$t_{SCL}$	$6(12) \times t_{IICcyc} + 600$	-	ns	図 2.42
	SCL入力Highレベルパルス幅	$t_{SCLH}$	$3(6) \times t_{IICcyc} + 300$	-	ns	
	SCL入力Lowレベルパルス幅	$t_{SCLL}$	$3(6) \times t_{IICcyc} + 300$	-	ns	
	SCL、SDA入力立ち上がり時間	$t_{Sr}$	$20 \times$ (外付けブルアップ電圧/5.5V) (注2)	300	ns	
	SCL、SDA入力立ち下がり時間	$t_{Sf}$	$20 \times$ (外付けブルアップ電圧/5.5V) (注2)	300	ns	
	SCL、SDA入カスパイクパルス除去時間	$t_{SP}$	0	$1(4) \times t_{IICcyc}$	ns	
	ウェイクアップ機能が無効な場合のSDA入力バスフリー時間	$t_{BUF}$	$3(6) \times t_{IICcyc} + 300$	-	ns	
	ウェイクアップ機能が有効な場合のSDA入力バスフリー時間	$t_{BUF}$	$3(6) \times t_{IICcyc} + 4 \times t_{Pcyc} + 300$	-	ns	
	ウェイクアップ機能が無効な場合のSTART条件入力ホールド時間	$t_{STAH}$	$t_{IICcyc} + 300$	-	ns	
	ウェイクアップ機能が有効な場合のSTART条件入力ホールド時間	$t_{STAH}$	$1(5) \times t_{IICcyc} + t_{Pcyc} + 300$	-	ns	
	再送START条件入力セットアップ時間	$t_{STAS}$	300	-	ns	
	STOP条件入力セットアップ時間	$t_{STOS}$	300	-	ns	
	データ入力セットアップ時間	$t_{SDAS}$	$t_{IICcyc} + 50$	-	ns	
	データ入力ホールド時間	$t_{SDAH}$	0	-	ns	
	SCL、SDAの負荷容量	$C_b$	-	400	pF	

注.  $t_{IICcyc}$  : IIC 内部基準クロック (IICφ) の周期、 $t_{Pcyc}$  : PCLKB の周期

注 1. ICFER.NFE が 1 でデジタルフィルタが有効な場合、ICMR3.NF[1:0] が 11b であると ( ) 内の値が適用されます。

注 2. SCL0\_A および SDA0\_A のみサポートしています。

注 3. 所属グループを示すため、“\_A”や“\_B”のように端子名の後ろに文字を付加した端子を使用してください。IIC インタフェースについては、電氣的特性の AC タイミングを各グループで測定しています。

表 2.26 IIC タイミング (2)

PmnPFS レジスタのポート駆動能力ビットでは、SCL0\_A 端子、SDA0\_A 端子の設定は必要ありません。

項目	シンボル	Min (注1) (注2)	Max	単位	測定条件	
IIC (ファストモード+) ICFER.FMPE = 1	SCL 入力サイクル時間	$t_{SCL}$	$6 (12) \times t_{IICcyc} + 240$	-	ns	図 2.42
	SCL 入力 High レベルパルス幅	$t_{SCLH}$	$3 (6) \times t_{IICcyc} + 120$	-	ns	
	SCL 入力 Low レベルパルス幅	$t_{SCLL}$	$3 (6) \times t_{IICcyc} + 120$	-	ns	
	SCL、SDA 入力立ち上がり時間	$t_{Sr}$	-	120	ns	
	SCL、SDA 入力立ち下がり時間	$t_{Sf}$	-	120	ns	
	SCL、SDA 入カスパイクパルス除去時間	$t_{SP}$	0	$1 (4) \times t_{IICcyc}$	ns	
	ウェイクアップ機能が無効な場合の SDA 入カバスフリー時間	$t_{BUF}$	$3 (6) \times t_{IICcyc} + 120$	-	ns	
	ウェイクアップ機能が有効な場合の SDA 入カバスフリー時間	$t_{BUF}$	$3 (6) \times t_{IICcyc} + 4 \times t_{Pcyc} + 120$	-	ns	
	ウェイクアップ機能が無効な場合の START 条件入カホールド時間	$t_{STAH}$	$t_{IICcyc} + 120$	-	ns	
	ウェイクアップ機能が有効な場合の START 条件入カホールド時間	$t_{STAH}$	$1 (5) \times t_{IICcyc} + t_{Pcyc} + 120$	-	ns	
	リスタート条件入カセットアップ時間	$t_{STAS}$	120	-	ns	
	停止条件入カセットアップ時間	$t_{STOS}$	120	-	ns	
	データ入カセットアップ時間	$t_{SDAS}$	$t_{IICcyc} + 30$	-	ns	
	データ入カホールド時間	$t_{SDAH}$	0	-	ns	
	SCL、SDA の負荷容量	$C_b$	-	550	pF	

注 .  $t_{IICcyc}$  : IIC 内部基準クロック (IICφ) の周期、 $t_{Pcyc}$  : PCLKB の周期

注 1. ICFER.NFE が 1 でデジタルフィルタが有効な場合、ICMR3.NF[1:0] が 11b であると ( ) 内の値が適用されます。

注 2.  $C_b$  はバスラインの容量総計を意味します。




図 2.42 I<sup>2</sup>C バスインタフェース入出カタイミング

## 2.4 ADC12 特性

表 2.27 ユニット0のA/D変換特性

条件: PCLKC = 1~60MHz

項目			Min	Typ	Max	単位	測定条件
周波数			1	-	60	MHz	-
アナログ入力容量			-	-	30	pF	-
量子化誤差			-	± 0.5	-	LSB	-
分解能			-	-	12	ビット	-
チャンネル専用サンプル ホールド回路使用時 (注3) (AN000~AN002)	変換時間 (注1) (PCLKC = 60MHz時)	許容信号源インピー ダンス max = 1kΩ	1.06 (0.4 + 0.25) (注2)	-	-	μs	<ul style="list-style-type: none"> <li>チャンネル専用サンプル&amp; ホールド回路のサンプリ ング24ステート</li> <li>サンプリング15ステート</li> </ul>
	オフセット誤差		-	± 1.5	± 3.5	LSB	AN000~AN002 = 0.25V
	フルスケール誤差		-	± 1.5	± 3.5	LSB	AN000~AN002 = VREFH0 - 0.25V
	絶対精度		-	± 2.5	± 5.5	LSB	-
	DNL 疑似微分非直線性誤差		-	± 1.0	± 2.0	LSB	-
	INL 積分非直線性誤差		-	± 1.5	± 3.0	LSB	-
	サンプル&ホールド回路のホールド特性		-	-	20	μs	-
ダイナミックレンジ		0.25	-	VREFH 0 - 0.25	V	-	
チャンネル専用サンプル &ホールド回路未使用 時 (AN000~AN002)	変換時間 (注1) (PCLKC = 60MHz時)	許容信号源インピー ダンス max = 1kΩ	0.48 (0.267) (注2)	-	-	μs	サンプリング16ステート
	オフセット誤差		-	± 1.0	± 2.5	LSB	-
	フルスケール誤差		-	± 1.0	± 2.5	LSB	-
	絶対精度		-	± 2.0	± 4.5	LSB	-
	DNL 疑似微分非直線性誤差		-	± 0.5	± 1.5	LSB	-
INL 積分非直線性誤差		-	± 1.0	± 2.5	LSB	-	
高精度チャンネル (AN003、AN005、 AN006)	変換時間 (注1) (PCLKC = 60MHz時)	許容信号源インピー ダンス max = 1kΩ	0.48 (0.267) (注2)	-	-	μs	サンプリング16ステート
		max = 400Ω	0.40 (0.183) (注2)	-	-	μs	サンプリング11ステート VCC = AVCC0 = 3.0~3.6V 3.0V ≤ VREFH0 ≤ AVCC0
	オフセット誤差		-	± 1.0	± 2.5	LSB	-
	フルスケール誤差		-	± 1.0	± 2.5	LSB	-
	絶対精度		-	± 2.0	± 4.5	LSB	-
	DNL 疑似微分非直線性誤差		-	± 0.5	± 1.5	LSB	-
INL 積分非直線性誤差		-	± 1.0	± 2.5	LSB	-	
高精度チャンネル (AN007)	変換時間 (注1) (PCLKC = 60MHz時)	許容信号源インピー ダンス max = 1kΩ	0.75 (0.533) (注2)	-	-	μs	サンプリング32ステート
	オフセット誤差		-	± 1.0	± 2.5	LSB	-
	フルスケール誤差		-	± 1.0	± 2.5	LSB	-
	絶対精度		-	± 2.0	± 4.5	LSB	-
	DNL 疑似微分非直線性誤差		-	± 0.5	± 1.5	LSB	-
INL 積分非直線性誤差		-	± 1.0	± 2.5	LSB	-	
通常精度チャンネル (AN016~AN018、 AN020)	変換時間 (注1) (PCLKC = 60MHz時)	許容信号源インピー ダンス max = 1kΩ	0.88 (0.667) (注2)	-	-	μs	サンプリング40ステート
	オフセット誤差		-	± 1.0	± 5.5	LSB	-
	フルスケール誤差		-	± 1.0	± 5.5	LSB	-
	絶対精度		-	± 2.0	± 7.5	LSB	-
	DNL 疑似微分非直線性誤差		-	± 0.5	± 4.5	LSB	-
INL 積分非直線性誤差		-	± 1.0	± 5.5	LSB	-	

注. これらの規格値は、A/D 変換中に外部バスアクセスを行わなかった場合の数値です。A/D 変換中にアクセスが発生した場合は、提示した範囲に数値が収まらない可能性があります。

12 ビット A/D コンバータ使用時は、ポート 0 をデジタル出力として使用しないでください。

上記の特性は、AVCC0、AVSS0、VREFH0、VREFH、VREFL0、VREFL および 12 ビット A/D コンバータの入力電圧が安定しているときの特性です。

注 1. 変換時間にはサンプリング時間と比較時間が含まれます。測定条件には、サンプリングステート数が示されています。

注 2. ( ) 内の値は、サンプリング時間を意味します。

注 3. ユニット 0 とユニット 1 それぞれのチャンネル専用サンプル&ホールド回路を同時に使用する場合、表 2.29 を参照してください。

**表 2.28 ユニット 1 の A/D 変換特性 (1/2)**

条件 : PCLKC = 1~60MHz

項目			Min	Typ	Max	単位	測定条件
周波数			1	-	60	MHz	-
アナログ入力容量			-	-	30	pF	-
量子化誤差			-	± 0.5	-	LSB	-
分解能			-	-	12	ビット	-
チャンネル専用サンプル & ホールド回路使用時 (注3) (AN100~AN102)	変換時間 (注1) (PCLKC = 60MHz時)	許容信号源インピーダンス max = 1kΩ	1.06 (0.4 + 0.25) (注2)	-	-	μs	<ul style="list-style-type: none"> <li>チャンネル専用サンプル&amp;ホールド回路のサンプリング 24 ステート</li> <li>サンプリング 15 ステート</li> </ul>
	オフセット誤差		-	± 1.5	± 3.5	LSB	AN100~AN102 = 0.25V
	フルスケール誤差		-	± 1.5	± 3.5	LSB	AN100~AN102 = VREFH - 0.25V
	絶対精度		-	± 2.5	± 5.5	LSB	-
	DNL 疑似微分非直線性誤差		-	± 1.0	± 2.0	LSB	-
	INL 積分非直線性誤差		-	± 1.5	± 3.0	LSB	-
	サンプル&ホールド回路のホールド特性		-	-	20	μs	-
ダイナミックレンジ		0.25	-	VREFH - 0.25	V	-	
チャンネル専用サンプル & ホールド回路未使用時 (AN100~AN102)	変換時間 (注1) (PCLKC = 60MHz時)	許容信号源インピーダンス max = 1kΩ	0.48 (0.267) (注2)	-	-	μs	サンプリング 16 ステート
	オフセット誤差		-	± 1.0	± 2.5	LSB	-
	フルスケール誤差		-	± 1.0	± 2.5	LSB	-
	絶対精度		-	± 2.0	± 4.5	LSB	-
	DNL 疑似微分非直線性誤差		-	± 0.5	± 1.5	LSB	-
高精度チャンネル (AN105、AN106)	変換時間 (注1) (PCLKC = 60MHz時)	許容信号源インピーダンス max = 1kΩ	0.48 (0.267) (注2)	-	-	μs	サンプリング 16 ステート
		max = 400Ω	0.40 (0.183) (注2)	-	-	μs	サンプリング 11 ステート VCC = AVCC0 = 3.0~3.6V 3.0V ≤ VREFH ≤ AVCC0
	オフセット誤差		-	± 1.0	± 2.5	LSB	-
	フルスケール誤差		-	± 1.0	± 2.5	LSB	-
	絶対精度		-	± 2.0	± 4.5	LSB	-
	DNL 疑似微分非直線性誤差		-	± 0.5	± 1.5	LSB	-
	INL 積分非直線性誤差		-	± 1.0	± 2.5	LSB	-
高精度チャンネル (AN107)	変換時間 (注1) (PCLKC = 60MHz時)	許容信号源インピーダンス max = 1kΩ	0.75 (0.533) (注2)	-	-	μs	サンプリング 32 ステート
	オフセット誤差		-	± 1.0	± 2.5	LSB	-
	フルスケール誤差		-	± 1.0	± 2.5	LSB	-
	絶対精度		-	± 2.0	± 4.5	LSB	-
	DNL 疑似微分非直線性誤差		-	± 0.5	± 1.5	LSB	-
INL 積分非直線性誤差		-	± 1.0	± 2.5	LSB	-	

表 2.28 ユニット1のA/D変換特性 (2/2)

条件: PCLKC = 1~60MHz

項目		Min	Typ	Max	単位	測定条件	
通常精度チャンネル (AN116、AN117)	変換時間 (注1) (PCLKC = 60MHz時)	許容信号源インピーダンス max = 1kΩ	0.88 (0.667) (注2)	-	-	μs	サンプリング40ステート
	オフセット誤差		-	± 1.0	± 5.5	LSB	-
	フルスケール誤差		-	± 1.0	± 5.5	LSB	-
	絶対精度		-	± 2.0	± 7.5	LSB	-
	DNL 疑似微分非直線性誤差		-	± 0.5	± 4.5	LSB	-
INL 積分非直線性誤差		-	± 1.0	± 5.5	LSB	-	

注. これらの規格値は、A/D 変換中に外部バスアクセスを行わなかった場合の数値です。A/D 変換中にアクセスが発生した場合は、提示した範囲に数値が収まらない可能性があります。

12ビットA/Dコンバータ使用時は、ポート0をデジタル出力として使用しないでください。

上記の特性は、AVCC0、AVSS0、VREFH0、VREFH、VREFL0、VREFL および12ビットA/Dコンバータの入力電圧が安定しているときの特性です。

注1. 変換時にはサンプリング時間と比較時間が含まれています。測定条件には、サンプリングステート数が示されています。

注2. ( ) 内の値は、サンプリング時間を意味します。

注3. ユニット0とユニット1それぞれのチャンネル専用サンプル&ホールド回路を同時に使用する場合、表2.29を参照してください。

表 2.29 ユニット0およびユニット1のチャンネル専用サンプル&amp;ホールド回路の同時使用時のA/D変換特性

条件: PCLKC = 30/60MHz

項目		Min	Typ	Max	単位	測定条件
連続サンプリング機能許可でチャンネル専用サンプル &ホールド回路使用時 (AN000~AN002)	オフセット誤差	-	± 1.5	± 5.0	LSB	<ul style="list-style-type: none"> <li>• PCLKC = 60MHz</li> <li>• サンプリング15ステート</li> </ul>
	フルスケール誤差	-	± 2.5	± 5.0	LSB	
	絶対精度	-	± 4.0	± 8.0	LSB	
連続サンプリング機能許可でチャンネル専用サンプル &ホールド回路使用時 (AN100~AN102)	オフセット誤差	-	± 1.5	± 5.0	LSB	
	フルスケール誤差	-	± 2.5	± 5.0	LSB	
	絶対精度	-	± 4.0	± 8.0	LSB	
連続サンプリング機能許可でチャンネル専用サンプル &ホールド回路使用時 (AN000~AN002)	オフセット誤差	-	± 1.5	± 3.5	LSB	<ul style="list-style-type: none"> <li>• PCLKC = 30MHz</li> <li>• サンプリング7ステート</li> </ul>
	フルスケール誤差	-	± 1.5	± 3.5	LSB	
	絶対精度	-	± 3.0	+4.5/ -6.5	LSB	
連続サンプリング機能許可でチャンネル専用サンプル &ホールド回路使用時 (AN100~AN102)	オフセット誤差	-	± 1.5	± 3.5	LSB	
	フルスケール誤差	-	± 1.5	± 3.5	LSB	
	絶対精度	-	± 3.0	+4.5/ -6.5	LSB	

注. ユニット0およびユニット1でチャンネル専用のサンプル&ホールド回路を同時に使う場合、ADSHMSR.SHMDビットを1に設定することを推奨します。

表 2.30 A/D内部基準電圧特性

項目	Min	Typ	Max	単位	測定条件
A/D内部基準電圧	1.13	1.18	1.23	V	-
サンプリング時間	4.15	-	-	μs	-




図 2.43 ADC12 特性用語の解説図

### 絶対精度

絶対精度とは、理論的 A/D 変換特性に基づく出力コードと、実際の A/D 変換結果との差です。絶対精度を測定する場合、理論的 A/D 変換特性において同じ出力コードが期待できるアナログ入力電圧の幅（1LSB 幅）の中点の電圧を、アナログ入力電圧として使用します。たとえば、分解能が 12 ビットで、基準電圧  $V_{REFH0} = 3.072V$  の場合、1LSB 幅は  $0.75mV$  になり、アナログ入力電圧には  $0mV$ 、 $0.75mV$ 、 $1.5mV$  が使用されます。 $\pm 5LSB$  の絶対精度とは、アナログ入力電圧が  $6mV$  の場合、理論的 A/D 変換特性から期待される出力コードが  $008h$  であっても、実際の A/D 変換結果は  $003h \sim 00Dh$  の範囲になることを意味します。

### 積分非直線性誤差 (INL)

積分非直線性誤差とは、測定されたオフセット誤差とフルスケール誤差をゼロとした場合の理想的な直線と、実際出力コードとの最大偏差です。

### 疑似微分非直線性誤差 (DNL)

疑似微分非直線性誤差とは、理想的 A/D 変換特性に基づく 1LSB 幅と、実際出力コード幅との差です。

### オフセット誤差

オフセット誤差とは、理想的な最初出力コードの変化点と、実際の最初出力コードとの差です。

### フルスケール誤差

フルスケール誤差とは、理想的な最後の出力コードの変化点と、実際の最後の出力コードとの差です。

## 2.5 DAC12 特性

表 2.31 D/A 変換特性

項目	Min	Typ	Max	単位	測定条件
分解能	-	-	12	ビット	-
出力アンプなし					
絶対精度	-	-	± 24	LSB	負荷抵抗 2MΩ
INL	-	± 2.0	± 8.0	LSB	負荷抵抗 2MΩ
DNL	-	± 1.0	± 2.0	LSB	-
出力インピーダンス	-	8.5	-	kΩ	-
変換時間	-	-	3.0	μs	負荷抵抗 2MΩ 負荷容量 20pF
出力電圧範囲	0	-	VREFH	V	-
出力アンプあり					
INL	-	± 2.0	± 4.0	LSB	-
DNL	-	± 1.0	± 2.0	LSB	-
変換時間	-	-	4.0	μs	-
負荷抵抗	5	-	-	kΩ	-
負荷容量	-	-	50	pF	-
出力電圧範囲	0.2	-	VREFH - 0.2	V	-

## 2.6 TSN 特性

表 2.32 TSN 特性

項目	シンボル	Min	Typ	Max	単位	測定条件
相対精度	-	-	± 1.0	-	°C	-
温度傾斜	-	-	4.0	-	mV/°C	-
出力電圧 (25°C)	-	-	1.24	-	V	-
温度センサ起動時間	t <sub>START</sub>	-	-	30	μs	-
サンプリング時間	-	4.15	-	-	μs	-



## 2.7 OSC 停止検出特性

表 2.33 発振停止検出回路特性

項目	シンボル	Min	Typ	Max	単位	測定条件
検出時間	$t_{dr}$	-	-	1	ms	<a href="#">図 2.44</a>




図 2.44 発振停止検出タイミング

## 2.8 POR/LVD 特性

表 2.34 パワーオンリセット回路、電圧検出回路の特性

項目			シンボル	Min	Typ	Max	単位	測定条件
電圧検出レベル	パワーオンリセット (POR)	DPSBYCR.DEEPCUT[1:0] = 00b または 01b	$V_{POR}$	2.5	2.6	2.7	V	図 2.45
		DPSBYCR.DEEPCUT[1:0] = 11b		1.8	2.25	2.7		
	電圧検出回路 (LVD0)		$V_{det0\_1}$	2.84	2.94	3.04		図 2.46
			$V_{det0\_2}$	2.77	2.87	2.97		
			$V_{det0\_3}$	2.70	2.80	2.90		
	電圧検出回路 (LVD1)		$V_{det1\_1}$	2.89	2.99	3.09		図 2.47
			$V_{det1\_2}$	2.82	2.92	3.02		
			$V_{det1\_3}$	2.75	2.85	2.95		
	電圧検出回路 (LVD2)		$V_{det2\_1}$	2.89	2.99	3.09		図 2.48
			$V_{det2\_2}$	2.82	2.92	3.02		
			$V_{det2\_3}$	2.75	2.85	2.95		
	内部リセット時間	パワーオンリセット時間	$t_{POR}$	-	4.5	-		ms
LVD0 リセット時間		$t_{LVD0}$	-	0.51	-	図 2.46		
LVD1 リセット時間		$t_{LVD1}$	-	0.38	-	図 2.47		
LVD2 リセット時間		$t_{LVD2}$	-	0.38	-	図 2.48		
最小VCC低下時間 (注1)		$t_{VOFF}$	200	-	-	$\mu$ s	図 2.45、 図 2.46	
応答遅延時間		$t_{det}$	-	-	200	$\mu$ s	図 2.45 ~ 図 2.48	
LVD動作安定時間 (LVD有効切り替え後)		$t_{d(E-A)}$	-	-	10	$\mu$ s	図 2.47、 図 2.48	
ヒステリシス幅 (LVD1、LVD2)		$V_{LVH}$	-	70	-	mV		

注 1. 最小 VCC 低下時間は、VCC が POR/LVD の電圧検出レベル  $V_{POR}$ 、 $V_{det1}$ 、 $V_{det2}$  の min 値を下回っている時間です。




図 2.45 パワーオンリセットタイミング




図 2.46 電圧検出回路タイミング ( $V_{det0}$ )





図 2.47 電圧検出回路タイミング ( $V_{det1}$ )

図 2.48 電圧検出回路タイミング ( $V_{det2}$ )

## 2.9 ACPHPS 特性

表 2.35 ACPHPS 特性

項目	シンボル	Min	Typ	Max	単位	測定条件
基準電圧範囲	VREF	0	-	AVCC0	V	-
入力電圧範囲	VI	0	-	AVCC0	V	-
出力遅延時間 (注1)	Td	-	50	100	ns	VI = VREF ± 100mV
内部基準電圧	Vref	1.13	1.18	1.23	V	-

注 1. 内部伝搬遅延の値です。

## 2.10 PGA 特性

表 2.36 シングルモードにおけるPGA特性

項目	シンボル	Min	Typ	Max	単位
PGA/VSS入力電圧範囲	PGA/VSS	0	-	0	V
	AIN0 (G = 2.000)	$0.050 \times AVCC0$	-	$0.45 \times AVCC0$	V
	AIN1 (G = 2.500)	$0.047 \times AVCC0$	-	$0.360 \times AVCC0$	V
	AIN2 (G = 2.667)	$0.046 \times AVCC0$	-	$0.337 \times AVCC0$	V
	AIN3 (G = 2.857)	$0.046 \times AVCC0$	-	$0.32 \times AVCC0$	V
	AIN4 (G = 3.077)	$0.045 \times AVCC0$	-	$0.292 \times AVCC0$	V
	AIN5 (G = 3.333)	$0.044 \times AVCC0$	-	$0.265 \times AVCC0$	V
	AIN6 (G = 3.636)	$0.042 \times AVCC0$	-	$0.247 \times AVCC0$	V
	AIN7 (G = 4.000)	$0.040 \times AVCC0$	-	$0.212 \times AVCC0$	V
	AIN8 (G = 4.444)	$0.036 \times AVCC0$	-	$0.191 \times AVCC0$	V
	AIN9 (G = 5.000)	$0.033 \times AVCC0$	-	$0.17 \times AVCC0$	V
	AIN10 (G = 5.714)	$0.031 \times AVCC0$	-	$0.148 \times AVCC0$	V
	AIN11 (G = 6.667)	$0.029 \times AVCC0$	-	$0.127 \times AVCC0$	V
	AIN12 (G = 8.000)	$0.027 \times AVCC0$	-	$0.09 \times AVCC0$	V
	AIN13 (G = 10.000)	$0.025 \times AVCC0$	-	$0.08 \times AVCC0$	V
AIN14 (G = 13.333)	$0.023 \times AVCC0$	-	$0.06 \times AVCC0$	V	
ゲイン誤差	Gerr0 (G = 2.000)	-1.0	-	1.0	%
	Gerr1 (G = 2.500)	-1.0	-	1.0	%
	Gerr2 (G = 2.667)	-1.0	-	1.0	%
	Gerr3 (G = 2.857)	-1.0	-	1.0	%
	Gerr4 (G = 3.077)	-1.0	-	1.0	%
	Gerr5 (G = 3.333)	-1.5	-	1.5	%
	Gerr6 (G = 3.636)	-1.5	-	1.5	%
	Gerr7 (G = 4.000)	-1.5	-	1.5	%
	Gerr8 (G = 4.444)	-2.0	-	2.0	%
	Gerr9 (G = 5.000)	-2.0	-	2.0	%
	Gerr10 (G = 5.714)	-2.0	-	2.0	%
	Gerr11 (G = 6.667)	-2.0	-	2.0	%
	Gerr12 (G = 8.000)	-2.0	-	2.0	%
	Gerr13 (G = 10.000)	-2.0	-	2.0	%
Gerr14 (G = 13.333)	-2.0	-	2.0	%	
オフセット誤差	Voff	-8	-	8	mV

表 2.37 疑似差動モードにおけるPGA特性

項目		シンボル	Min	Typ	Max	単位
PGAVSS入力電圧範囲		PGAVSS	-0.5	-	0.3	V
疑似差動入力電圧範囲	G = 1.500	AIN-PGAVSS	-0.5	-	0.5	V
	G = 2.333		-0.4	-	0.4	V
	G = 4.000		-0.2	-	0.2	V
	G = 5.667		-0.15	-	0.15	V
ゲイン誤差	G = 1.500	Gerr	-1.0	-	1.0	%
	G = 2.333		-1.0	-	1.0	
	G = 4.000		-1.0	-	1.0	
	G = 5.667		-1.0	-	1.0	

## 2.11 フラッシュメモリ特性

## 2.11.1 コードフラッシュメモリ特性

表 2.38 コードフラッシュメモリ特性

条件：プログラム/イレース：FCLK = 4~60MHz

読み出し：FCLK ≤ 60MHz

項目		シンボル	FCLK = 4MHz			20MHz ≤ FCLK ≤ 60MHz			単位	測定条件
			Min	Typ	Max	Min	Typ	Max		
プログラム時間 N <sub>PEC</sub> ≤ 100回	128バイト	t <sub>P128</sub>	-	0.75	13.2	-	0.34	6.0	ms	
	8KB	t <sub>P8K</sub>	-	49	176	-	22	80	ms	
	32KB	t <sub>P32K</sub>	-	194	704	-	88	320	ms	
プログラム時間 N <sub>PEC</sub> > 100回	128バイト	t <sub>P128</sub>	-	0.91	15.8	-	0.41	7.2	ms	
	8KB	t <sub>P8K</sub>	-	60	212	-	27	96	ms	
	32KB	t <sub>P32K</sub>	-	234	848	-	106	384	ms	
イレース時間 N <sub>PEC</sub> ≤ 100回	8KB	t <sub>E8K</sub>	-	78	216	-	43	120	ms	
	32KB	t <sub>E32K</sub>	-	283	864	-	157	480	ms	
イレース時間 N <sub>PEC</sub> > 100回	8KB	t <sub>E8K</sub>	-	94	260	-	52	144	ms	
	32KB	t <sub>E32K</sub>	-	341	1040	-	189	576	ms	
再プログラム/イレースサイクル (注4)	N <sub>PEC</sub>	10000 (注1)	-	-	-	10000 (注1)	-	-	回	
プログラム中のサスペンド遅延時間	t <sub>SPD</sub>	-	-	264	-	-	120	μs		
サスペンド優先モードにおける イレース中の1回目のサスペンド 遅延時間	t <sub>SESD1</sub>	-	-	216	-	-	120	μs		
サスペンド優先モードにおける イレース中の2回目のサスペンド 遅延時間	t <sub>SESD2</sub>	-	-	1.7	-	-	1.7	ms		
イレース優先モードにおける イレース中のサスペンド遅延時間	t <sub>SEED</sub>	-	-	1.7	-	-	1.7	ms		
強制終了コマンド	t <sub>FD</sub>	-	-	32	-	-	20	μs		
データ保持時間 (注2)	t <sub>DRP</sub>	10 (注2) (注3)	-	-	10 (注2) (注3)	-	-	年	Ta = +85°C	
		30 (注2) (注3)	-	-	30 (注2) (注3)	-	-			

注 1. 再プログラム後の、すべての特性を保証する最小回数です。保証範囲は1~最小値です。

注 2. 書き換えが仕様範囲内で行われたときの特性の min 値です。

注 3. 信頼性試験から取得された結果です。

注 4. 再プログラム/イレースサイクルは、ブロックごとの消去回数です。再プログラム/イレースサイクルが n 回 (n = 10000) の場合、ブロックごとにそれぞれ n 回ずつ消去することが可能です。たとえば、8KB のブロックについて、それぞれ異なる番地に 128 バイト書き込みを 64 回に分けて行った後に、そのブロックを消去した場合も、再プログラム/イレースサイクル回数は 1 回と数えます。ただし、消去 1 回に対して、同一アドレスに複数回の書き込みを行うことはできません。上書きはしないでください。




図 2.49 フラッシュメモリのプログラム/イレースのサスペンドタイミングと強制停止タイミング



## 2.11.2 データフラッシュメモリ特性

表 2.39 データフラッシュメモリ特性

条件：プログラム/イレース：FCLK = 4~60MHz

読み出し：FCLK ≤ 60MHz

項目	シンボル	FCLK = 4MHz			20MHz ≤ FCLK ≤ 60MHz			単位	測定条件
		Min	Typ	Max	Min	Typ	Max		
プログラム時間	4バイト	t <sub>DP4</sub>	-	0.36	3.8	-	0.16	1.7	ms
	8バイト	t <sub>DP8</sub>	-	0.38	4.0	-	0.17	1.8	
	16バイト	t <sub>DP16</sub>	-	0.42	4.5	-	0.19	2.0	
イレース時間	64バイト	t <sub>DE64</sub>	-	3.1	18	-	1.7	10	ms
	128バイト	t <sub>DE128</sub>	-	4.7	27	-	2.6	15	
	256バイト	t <sub>DE256</sub>	-	8.9	50	-	4.9	28	
ブランクチェック時間	4バイト	t <sub>DBC4</sub>	-	-	84	-	-	30	μs
再プログラム/イレースサイクル (注1)	N <sub>DPEC</sub>	125000 (注2)	-	-	-	125000 (注2)	-	-	-
プログラム中のサスペンド 遅延時間	4バイト	t <sub>DSPD</sub>	-	-	264	-	-	120	μs
	8バイト		-	-	264	-	-	120	
	16バイト		-	-	264	-	-	120	
サスペンド優先モードに おけるイレース中の1回目 のサスペンド遅延時間	64バイト	t <sub>DSESD1</sub>	-	-	216	-	-	120	μs
	128バイト		-	-	216	-	-	120	
	256バイト		-	-	216	-	-	120	
サスペンド優先モードに おけるイレース中の2回目 のサスペンド遅延時間	64バイト	t <sub>DSESD2</sub>	-	-	300	-	-	300	μs
	128バイト		-	-	390	-	-	390	
	256バイト		-	-	570	-	-	570	
イレース優先モードに おけるイレース中の サスペンド遅延時間	64バイト	t <sub>DSEED</sub>	-	-	300	-	-	300	μs
	128バイト		-	-	390	-	-	390	
	256バイト		-	-	570	-	-	570	
強制終了コマンド	t <sub>FD</sub>	-	-	32	-	-	20	μs	
データ保持時間 (注3)	t <sub>DRP</sub>	10 (注3) (注4)	-	-	-	10 (注3) (注4)	-	-	年
		30 (注3) (注4)	-	-	-	30 (注3) (注4)	-	-	

注 1. 再プログラム/イレースサイクルは、ブロックごとの消去回数です。再プログラム/イレースサイクルが n 回 (n = 125000) の場合、ブロックごとにそれぞれ n 回ずつ消去することが可能です。たとえば、64 バイトのブロックについて、それぞれ異なる番地に 4 バイト書き込みを 16 回に分けて行った後に、そのブロックを消去した場合も、再プログラム/イレースサイクル回数は 1 回と数えます。ただし、消去 1 回に対して、同一アドレスに複数回の書き込みを行うことはできません。上書きはしないでください。

注 2. 再プログラム後の、すべての特性を保証する最小回数です。保証範囲は 1 ~ 最小値です。

注 3. 書き換えが仕様範囲内で行われたときの特性の min 値です。

注 4. 信頼性試験から取得された結果です。

## 2.12 バウンダリスキャン

表 2.40 バウンダリスキャン特性

項目	シンボル	Min	Typ	Max	単位	測定条件
TCKクロックサイクル時間	$t_{TCKcyc}$	100	-	-	ns	図 2.50
TCKクロックHighレベルパルス幅	$t_{TCKH}$	45	-	-	ns	
TCKクロックLowレベルパルス幅	$t_{TCKL}$	45	-	-	ns	
TCKクロック立ち上がり時間	$t_{TCKr}$	-	-	5	ns	
TCKクロック立ち下がり時間	$t_{TCKf}$	-	-	5	ns	
TMSセットアップ時間	$t_{TMSS}$	20	-	-	ns	図 2.51
TMSホールド時間	$t_{TMSh}$	20	-	-	ns	
TDIセットアップ時間	$t_{TDis}$	20	-	-	ns	
TDIホールド時間	$t_{TDIH}$	20	-	-	ns	
TDOデータ遅延時間	$t_{TDOD}$	-	-	40	ns	図 2.52
バウンダリスキャン回路起動時間 (注1)	$T_{BSSTUP}$	$t_{RESWP}$	-	-	-	

注1. パワーオンリセットが無効になるまで、バウンダリスキャンは機能しません。




図 2.50 バウンダリスキャン TCK タイミング




図 2.51 バウンダリスキャン入出力タイミング




図 2.52 バウンダリスキャン回路起動タイミング

2.13 ジョイントテストアクショングループ (JTAG)

表 2.41 JTAG 特性

項目	シンボル	Min	Typ	Max	単位	測定条件
TCKクロックサイクル時間	$t_{TCKcyc}$	40	-	-	ns	図 2.53
TCKクロック High レベルパルス幅	$t_{TCKH}$	15	-	-	ns	
TCKクロック Low レベルパルス幅	$t_{TCKL}$	15	-	-	ns	
TCKクロック立ち上がり時間	$t_{TCKr}$	-	-	5	ns	
TCKクロック立ち下がり時間	$t_{TCKf}$	-	-	5	ns	
TMSセットアップ時間	$t_{TMSS}$	8	-	-	ns	図 2.54
TMSホールド時間	$t_{TMSH}$	8	-	-	ns	
TDIセットアップ時間	$t_{TDIS}$	8	-	-	ns	
TDIホールド時間	$t_{TDIH}$	8	-	-	ns	
TDOデータ遅延時間	$t_{TDOD}$	-	-	20	ns	




図 2.53 JTAG TCK タイミング




図 2.54 JTAG 入出力タイミング

2.14 シリアルワイヤデバッグ (SWD)

表 2.42 SWD 特性

項目	シンボル	Min	Typ	Max	単位	測定条件
SWCLKクロックサイクル時間	$t_{SWCKcyc}$	40	-	-	ns	図 2.55
SWCLKクロック High レベルパルス幅	$t_{SWCKH}$	15	-	-	ns	
SWCLKクロック Low レベルパルス幅	$t_{SWCKL}$	15	-	-	ns	
SWCLKクロック立ち上がり時間	$t_{SWCKr}$	-	-	5	ns	
SWCLKクロック立ち下がり時間	$t_{SWCKf}$	-	-	5	ns	
SWDIOセットアップ時間	$t_{SWDS}$	8	-	-	ns	図 2.56
SWDIOホールド時間	$t_{SWDH}$	8	-	-	ns	
SWDIOデータ遅延時間	$t_{SWDD}$	2	-	28	ns	




図 2.55 SWD SWCLK タイミング




図 2.56 SWD 入出力タイミング

## 2.15 エンベデッドトレースマクロインタフェース (ETM)

表 2.43 ETM特性

条件：PmnPFSレジスタのポート駆動能力ビットで高駆動出力が選択されています。

項目	シンボル	Min	Typ	Max	単位	測定条件
TCLKクロックサイクル時間	$t_{TCLKcyc}$	33.3	-	-	ns	図 2.57
TCLKクロックHighレベルパルス幅	$t_{TCLKH}$	13.6	-	-	ns	
TCLKクロックLowレベルパルス幅	$t_{TCLKL}$	13.6	-	-	ns	
TCLKクロック立ち上がり時間	$t_{TCLKr}$	-	-	3	ns	
TCLKクロック立ち下がり時間	$t_{TCLKf}$	-	-	3	ns	
TDATA[3:0]出力セットアップ時間	$t_{TRDS}$	3.5	-	-	ns	図 2.58
TDATA[3:0]出力ホールド時間	$t_{TRDH}$	2.5	-	-	ns	




図 2.57 ETM TCLK タイミング




図 2.58 ETM 出力タイミング

### 付録 1. 外形寸法図

外形寸法図の最新版や実装に関する情報は、ルネサスエレクトロニクスウェブサイトの「パッケージ」を参照してください。






図 1.1 100ピン LQFP


JEITA Package Code	RENESAS Code	Previous Code	MASS (Typ) [g]
P-LFQFP64-10x10-0.50	PLQP0064KB-C	—	0.3

Unit: mm



NOTE)

1. DIMENSIONS "\*1" AND "\*2" DO NOT INCLUDE MOLD FLASH.
2. DIMENSION "\*3" DOES NOT INCLUDE TRIM OFFSET.
3. PIN 1 VISUAL INDEX FEATURE MAY VARY, BUT MUST BE LOCATED WITHIN THE HATCHED AREA.
4. CHAMFERS AT CORNERS ARE OPTIONAL, SIZE MAY VARY.



Reference Symbol	Dimensions in millimeters		
	Min	Nom	Max
D	9.9	10.0	10.1
E	9.9	10.0	10.1
A <sub>2</sub>	—	1.4	—
H <sub>D</sub>	11.8	12.0	12.2
H <sub>E</sub>	11.8	12.0	12.2
A	—	—	1.7
A <sub>1</sub>	0.05	—	0.15
b <sub>p</sub>	0.15	0.20	0.27
c	0.09	—	0.20
θ	0°	3.5°	8°
e	—	0.5	—
x	—	—	0.08
y	—	—	0.08
L <sub>p</sub>	0.45	0.6	0.75
L <sub>1</sub>	—	1.0	—

© 2015 Renesas Electronics Corporation. All rights reserved.

図 1.2 64ピンLQFP



改訂記録	RA6T1 グループデータシート
------	------------------

Rev.	発行日	章	改訂内容
1.00	2020.06.30	—	初版発行
1.10	2022.08.10	—	第2版発行

---

RA6T1グループ データシート

発行年月日 2022年8月10日 Rev.1.10

発行 ルネサスエレクトロニクス株式会社  
〒135-0061 東京都江東区豊洲3-2-24 (豊洲フォレシア)

---

## 製品ご使用上の注意事項

ここでは、マイコン製品全体に適用する「使用上の注意事項」について説明します。個別の使用上の注意事項については、本ドキュメントおよびテクニカルアップデートを参照してください。

### 1. 静電気対策

CMOS 製品の取り扱いの際は静電気防止を心がけてください。CMOS 製品は強い静電気によってゲート絶縁破壊を生じることがあります。運搬や保存の際には、当社が出荷梱包に使用している導電性のトレーやマガジンケース、導電性の緩衝材、金属ケースなどを利用し、組み立て工程にはアースを施してください。プラスチック板上に放置したり、端子を触ったりしないでください。また、CMOS 製品を実装したボードについても同様の扱いをしてください。

### 2. 電源投入時の処置

電源投入時は、製品の状態は不定です。電源投入時には、LSI の内部回路の状態は不確定であり、レジスタの設定や各端子の状態は不定です。外部リセット端子でリセットする製品の場合、電源投入からリセットが有効になるまでの期間、端子の状態は保証できません。同様に、内蔵パワーオンリセット機能を使用してリセットする製品の場合、電源投入からリセットのかかる一定電圧に達するまでの期間、端子の状態は保証できません。

### 3. 電源オフ時における入力信号

当該製品の電源がオフ状態のときに、入力信号や入出力プルアップ電源を入れしないでください。入力信号や入出力プルアップ電源からの電流注入により、誤動作を引き起こしたり、異常電流が流れ内部素子を劣化させたりする場合があります。資料中に「電源オフ時における入力信号」についての記載のある製品は、その内容を守ってください。

### 4. 未使用端子の処理

未使用端子は、「未使用端子の処理」に従って処理してください。CMOS 製品の入力端子のインピーダンスは、一般に、ハイインピーダンスとなっています。未使用端子を開放状態で動作させると、誘導現象により、LSI 周辺のノイズが印加され、LSI 内部で貫通電流が流れたり、入力信号と認識されて誤動作を起こす恐れがあります。

### 5. クロックについて

リセット時は、クロックが安定した後、リセットを解除してください。プログラム実行中のクロック切り替え時は、切り替え先クロックが安定した後、切り替えてください。リセット時、外部発振子（または外部発振回路）を用いたクロックで動作を開始するシステムでは、クロックが十分安定した後、リセットを解除してください。また、プログラムの途中で外部発振子（または外部発振回路）を用いたクロックに切り替える場合は、切り替え先のクロックが十分安定してから切り替えてください。

### 6. 入力端子の印加波形

入力ノイズや反射波による波形歪みは誤動作の原因になりますので注意してください。CMOS 製品の入力がノイズなどに起因して、 $V_{IL}$  (Max.) から  $V_{IH}$  (Min.) までの領域にとどまるような場合は、誤動作を引き起こす恐れがあります。入力レベルが固定の場合はもちろん、 $V_{IL}$  (Max.) から  $V_{IH}$  (Min.) までの領域を通過する遷移期間中にチャタリングノイズなどが入らないように使用してください。

### 7. リザーブアドレス（予約領域）のアクセス禁止

リザーブアドレス（予約領域）のアクセスを禁止します。アドレス領域には、将来の拡張機能用に割り付けられている リザーブアドレス（予約領域）があります。これらのアドレスをアクセスしたときの動作については、保証できませんので、アクセスしないようにしてください。

### 8. 製品間の相違について

型名の異なる製品に変更する場合は、製品型名ごとにシステム評価試験を実施してください。同じグループのマイコンでも型名が違えば、フラッシュメモリ、レイアウトパターンの相違などにより、電気的特性の範囲で、特性値、動作マージン、ノイズ耐量、ノイズ輻射量などが異なる場合があります。型名が違う製品に変更する場合は、個々の製品ごとにシステム評価試験を実施してください。

## ご注意書き

1. 本資料に記載された回路、ソフトウェアおよびこれらに関連する情報は、半導体製品の動作例、応用例を説明するものです。回路、ソフトウェアおよびこれらに関連する情報を使用する場合、お客様の責任において、お客様の機器・システムを設計ください。これらの使用に起因して生じた損害（お客様または第三者いずれに生じた損害も含みます。以下同じです。）に関し、当社は、一切その責任を負いません。
  2. 当社製品または本資料に記載された製品データ、図、表、プログラム、アルゴリズム、応用回路例等の情報の使用に起因して発生した第三者の特許権、著作権その他の知的財産権に対する侵害またはこれらに関する紛争について、当社は、何らの保証を行うものではなく、また責任を負うものではありません。
  3. 当社は、本資料に基づき当社または第三者の特許権、著作権その他の知的財産権を何ら許諾するものではありません。
  4. 当社製品を組み込んだ製品の輸出入、製造、販売、利用、配布その他の行為を行うにあたり、第三者保有の技術の利用に関するライセンスが必要となる場合、当該ライセンス取得の判断および取得はお客様の責任において行ってください。
  5. 当社製品を、全部または一部を問わず、改造、改変、複製、リパースエンジニアリング等、その他、不適切に使用しないでください。かかる改造、改変、複製、リパースエンジニアリング等により生じた損害に関し、当社は、一切その責任を負いません。
  6. 当社は、当社製品の品質水準を「標準水準」および「高品質水準」に分類しており、各品質水準は、以下に示す用途に製品が使用されることを意図しております。  
標準水準： コンピュータ、OA 機器、通信機器、計測機器、AV 機器、家電、工作機械、パーソナル機器、産業用ロボット等  
高品質水準： 輸送機器（自動車、電車、船舶等）、交通制御（信号）、大規模通信機器、金融端末基幹システム、各種安全制御装置等  
当社製品は、データシート等により高信頼性、Harsh environment 向け製品と定義しているものを除き、直接生命・身体に危害を及ぼす可能性のある機器・システム（生命維持装置、人体に埋め込み使用するもの等）、もしくは多大な物的損害を発生させるおそれのある機器・システム（宇宙機器と、海底中継器、原子力制御システム、航空機制御システム、プラント基幹システム、軍事機器等）に使用されることを意図しておらず、これらの用途に使用することは想定していません。たとえ、当社が想定していない用途に当社製品を使用したことにより損害が生じて、当社は一切その責任を負いません。
  7. あらゆる半導体製品は、外部攻撃からの安全性を 100%保証されているわけではありません。当社ハードウェア/ソフトウェア製品にはセキュリティ対策が組み込まれているものもありますが、これによって、当社は、セキュリティ脆弱性または侵害（当社製品または当社製品が使用されているシステムに対する不正アクセス・不正使用を含みますが、これに限られません。）から生じる責任を負うものではありません。当社は、当社製品または当社製品が使用されたあらゆるシステムが、不正な改変、攻撃、ウイルス、干渉、ハッキング、データの破壊または窃盗その他の不正な侵入行為（「脆弱性問題」といいます。）によって影響を受けないことを保証しません。当社は、脆弱性問題に起因したまたはこれに関連して生じた損害について、一切責任を負いません。また、法令において認められる限りにおいて、本資料および当社ハードウェア/ソフトウェア製品について、商品性および特定目的との合致に関する保証ならびに第三者の権利を侵害しないことの保証を含め、明示または黙示のいかなる保証も行いません。
  8. 当社製品をご使用の際は、最新の製品情報（データシート、ユーザーズマニュアル、アプリケーションノート、信頼性ハンドブックに記載の「半導体デバイスの使用上の一般的な注意事項」等）をご確認の上、当社が指定する最大定格、動作電源電圧範囲、放熱特性、実装条件その他指定条件の範囲内でご使用ください。指定条件の範囲を超えて当社製品をご使用された場合の故障、誤動作の不具合および事故につきましては、当社は、一切その責任を負いません。
  9. 当社は、当社製品の品質および信頼性の向上に努めていますが、半導体製品はある確率で故障が発生したり、使用条件によっては誤動作したりする場合があります。また、当社製品は、データシート等において高信頼性、Harsh environment 向け製品と定義しているものを除き、耐放射線設計を行っておりません。仮に当社製品の故障または誤動作が生じた場合であっても、人身事故、火災事故その他社会的損害等を生じさせないよう、お客様の責任において、冗長設計、延焼対策設計、誤動作防止設計等の安全設計およびエージング処理等、お客様の機器・システムとしての出荷保証を行ってください。特に、マイコンソフトウェアは、単独での検証は困難なため、お客様の機器・システムとしての安全検証をお客様の責任で行ってください。
  10. 当社製品の環境適合性等の詳細につきましては、製品個別に必ず当社営業窓口までお問合せください。ご使用に際しては、特定の物質の含有・使用を規制する RoHS 指令等、適用される環境関連法令を十分調査のうえ、かかる法令に適合するようご使用ください。かかる法令を遵守しないことにより生じた損害に関して、当社は、一切その責任を負いません。
  11. 当社製品および技術を国内外の法令および規則により製造・使用・販売を禁止されている機器・システムに使用することはできません。当社製品および技術を輸出、販売または移転等する場合は、「外国為替及び外国貿易法」その他日本国および適用される外国の輸出管理関連法規を遵守し、それらの定めるところに従い必要な手続きを行ってください。
  12. お客様が当社製品を第三者に転売等される場合には、事前に当該第三者に対して、本ご注意書き記載の諸条件を通知する責任を負うものといたします。
  13. 本資料の全部または一部を当社の文書による事前の承諾を得ることなく転載または複製することを禁じます。
  14. 本資料に記載されている内容または当社製品についてご不明な点がございましたら、当社の営業担当者までお問合せください。
- 注 1. 本資料において使用されている「当社」とは、ルネサス エレクトロニクス株式会社およびルネサス エレクトロニクス株式会社が直接的、間接的に支配する会社をいいます。
- 注 2. 本資料において使用されている「当社製品」とは、注 1 において定義された当社の開発、製造製品をいいます。

(Rev.5.0-1 2020.10)

## 本社所在地

〒 135-0061 東京都江東区豊洲 3-2-24（豊洲フォレスト）

[www.renesas.com](http://www.renesas.com)

## お問合せ窓口

弊社の製品や技術、ドキュメントの最新情報、最寄の営業お問合せ窓口に関する情報などは、弊社ウェブサイトをご覧ください。

[www.renesas.com/contact/](http://www.renesas.com/contact/)

## 商標について

ルネサスおよびルネサスロゴはルネサス エレクトロニクス株式会社の商標です。すべての商標および登録商標は、それぞれの所有者に帰属します。

RA6T1 グループ