

R8C/L35Mグループ、R8C/L36Mグループ、R8C/L38Mグループ、R8C/L3AMグループ
ルネサスマイクロコンピュータ

R01DS0028JJ0100 Rev.1.00 2011.06.28

1. 概要

1.1 特長

R8C/L35Mグループ、R8C/L36Mグループ、R8C/L38Mグループ、R8C/L3AMグループの計4グループは、R8C CPUコアを搭載したシングルチップマイクロコンピュータです。R8C CPUコアは、高機能命令を持ちながら高い命令効率を持ち、1Mバイトのアドレス空間と、命令を高速に実行する能力を備え、さらに、乗算器があるため高速な演算処理が可能です。

消費電力が小さい上、動作モードによるパワーコントロールが可能です。また、これらのマイコンは、EMI/EMS性能を最大限に考慮した設計を行っています。

多機能タイマ、シリアルインタフェースなど、多彩な周辺機能を内蔵しており、システムの部品点数を少なくできます。

各グループともBGO(バックグランドオペレーション)機能付データフラッシュ(1KB×4ブロック)を 内蔵します。

1.1.1 応用

家電、事務機器、オーディオ、民生機器、他

1.1.2 グループごとの相違点

表 1.1にグループごとの相違点を、表 1.2にグループごとに備えるプログラマブル入出力ポートを、表 1.3にグループごとに備えるLCD表示機能端子を示します。

各グループのピン配置図は、図1.9~図1.13に、各製品については、表1.7~表1.10に示します。なお、次章以降の説明ではR8C/L3AMグループについて説明しますので、以上の相違点に留意ください。

表 1.1 グループごとの相違点

分類	機能	R8C/L35Mグループ	R8C/L36Mグループ	R8C/L38Mグループ	R8C/L3AMグループ
I/Oポート	プログラマブル入出力ポート	41本	52本	68本	88本
	大電流駆動ポート	5本	8本	8本	16本
割り込み	 INT割り込み入力端子	5本	8本	8本	8本
	キー入力割り込み端子	4本	4本	8本	8本
タイマRA	タイマRA出力端子	なし	1本	1本	1本
タイマRB	タイマRB出力端子	なし	1本	1本	1本
タイマRD	タイマRD入出力端子	なし	なし	8本	8本
タイマRE	タイマRE出力端子	なし	1本	1本	1本
タイマRG	タイマRG入出力端子	なし	なし	なし	2本
	タイマRG出力端子	なし	なし	なし	2本
A/Dコンバータ	アナログ入力端子	12本	12本	16本	20本
LCD駆動制御	LCD電源	3本	4本(VL1~VL4)	4本(VL1~VL4)	4本(VL1~VL4)
回路		(VL1, VL2, VL4)			
	コモン出力端子	最大4本	最大8本	最大8本	最大8本
	セグメント出力端子	最大24本	最大32本	最大48本	最大56本
パッケージ		52ピンLQFP	64ピンLQFP	80ピンLQFP	100ピンLQFP/
					100ピンQFP

注1. I/Oポートは割り込みやタイマなどの入出力機能を兼用しています。 詳細については、表 1.11~表 1.13ピン番号別端子名一覧を参照してください。



グループごとに備えるプログラマブル入出カポート 表 1.2

		R8	C/L	.351	Λグ	ルー	-プ			R8	C/L	.36N	Λグ.	ルー	-プ			R8	C/L	381	1グ	ルー	-プ			R8	C/L	3AN	Λグ	ルー	-プ	
プログラマブル			I/O	合詞	†41	本					I/O	合詞	†52	2本					I/O	合言	+68	3本					I/O	合詞	188	本		
入出力ポート	bit 7	bit 6	bit 5	bit 4	bit 3	bit 2	bit 1	bit 0	bit 7	bit 6	bit 5	bit 4	bit 3	bit 2	bit 1	bit 0	bit 7	bit 6	bit 5	bit 4	bit 3	bit 2	bit 1	bit 0	bit 7	bit 6	bit 5	bit 4	bit 3	bit 2	bit 1	bit 0
P0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
P1	_	_	_	_	_	_	_	_	_	_	_	_	_	_	_	_	_	_	_	-	0	0	0	0	0	0	0	0	0	0	0	0
P2	0	0	0	0	_	_	_	_	0	0	0	0	_	_	_	_	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
P3	_	_	_	_	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
P4	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
P5	_	_	_	_	_	_	_	_	_	_	_	_	_	_	_	_	_	_	_	-	-	_	-	-	_	_	_	_	0	0	0	0
P6	_	_	_	_	_	_	_	_	_	_	_	_	_	_	_	_	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
P7	0	0	0	0	_	_	_	_	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
P10	_	_	_	_	_	_	_	_	_	_	_	_	_	_	_	_	_	_	_	-	-	_	-	-	0	0	0	0	0	0	0	0
P11	_	_	_	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
P12	_	_	_	_	0	0	0	0	_	_	_	_	0	0	0	0	_	_	_	_	0	0	0	0	_	_	_	_	0	0	0	0
P13	_	_	_	_	0	0	0	0	_	_	_	_	0	0	0	0	_	_	_	_	0	0	0	0	0	0	0	0	0	0	0	0

- 注1. "〇"が塔載するプログラマブル入出力ポートです。 注2. "一"は以下のように設定してください。
- - ・PDi (i=1~3、5~7、10~13) レジスタの対応するビットに"1"を書いてください。
 - ・Pi(i=1~3、5~7、10~13)レジスタの対応するビットに"0"を書いてください。
 - ・P10DRR、P11DRR レジスタの対応するビットに "0" を書いてください。

グループごとに備えるLCD表示機能端子 表 1.3

***			L35	Мク	ブル -	ープ			L36Mグループ コモン出力:最大8本					L38Mグループ						L3AM グループ												
兼用 I/Oポート		⊐₹	Εン	出力	: 聶	大	4本			⊐Ŧ	Eン	出力	: 聶	大	8本			ᆿᆿ	Εン	出力	: 重	大员	3本		コモン出力:最大8本							
1/07/1	セ	グメ	ン	出	力:	最力	524	本	セ	グメ	ン	出	力:	最ス	₹32	本	セ	グメ	ン	ト出	力:	最大	5 48	本	セグメント出力:最大56本							
P0	SEG 7	SEG 6	SEG 5	SEG 4	SEG 3	SEG 2	SEG 1	SEG 0	SEG 7	SEG 6	SEG 5	SEG 4	SEG 3	SEG 2	SEG 1	SEG 0	SEG 7	SEG 6	SEG 5	SEG 4	SEG 3	SEG 2	SEG 1	SEG 0	SEG 7	SEG 6	SEG 5	SEG 4	SEG 3	SEG 2	SEG 1	SEG 0
P1	_	_	_	_	_	_	_	_	_	_	_	_	_	_	_	_	_	_	_	_	SEG 11	SEG 10	SEG 9	SEG 8	SEG 15	SEG 14	SEG 13		SEG 11	SEG 10	SEG 9	SEG 8
P2	SEG 23	SEG 22	SEG 21	SEG 20	_	_	_	_	SEG 23	SEG 22	SEG 21	SEG 20	_	_	_	_	SEG 23	SEG 22	SEG 21	SEG 20	SEG 19	SEG 18	SEG 17	SEG 16	SEG 23	SEG 22	SEG 21	SEG 20	SEG 19	SEG 18	SEG 17	SEG 16
P3	_	_	_	_	SEG 27	SEG 26	SEG 25	SEG 24	SEG 31	EG SEG SEG SEG SEG SEG SEG SEG SEG SEG S				SEG 31	SEG 30	SEG 29	SEG 28	SEG 27	SEG 26	SEG 25	SEG 24	SEG 31	SEG 30	SEG 29	SEG 28	SEG 27	SEG 26	SEG 25	SEG 24			
P4	SEG 39	SEG 38	SEG 37	SEG 36	SEG 35	SEG 34	SEG 33	SEG 32	SEG 39						SEG 39	SEG 38	SEG 37	SEG 36	SEG 35	SEG 34	SEG 33	SEG 32	SEG 39	SEG 38	SEG 37	SEG 36	SEG 35	SEG 34	SEG 33	SEG 32		
P5	_	_	_	_	_	_	_	_	_					- - - - - -				_	_	_	_	_	SEG 43	SEG 42	SEG 41	SEG 40						
P6	_	_	_	_	-	_	_	_	_	_	_	_	-	_	_	_	SEG SEG <td></td> <td>SEG 51</td> <td>SEG 50</td> <td>SEG 49</td> <td>SEG 48</td> <td>SEG 47</td> <td>SEG 46</td> <td>SEG 45</td> <td>SEG 44</td>					SEG 51	SEG 50	SEG 49	SEG 48	SEG 47	SEG 46	SEG 45	SEG 44			
P7	COM 0	COM 1	COM 2	COM 3	_	_	_	_	COM 0	OM COM COM COM SEG SEG SEG SEG OF COM 1 2 3 55 54 53 52				COM 0	COM 1	COM 2	COM 3	SEG 55	SEG 54	SEG 53	SEG 52	COM 0	COM 1	COM 2	COM 3	SEG 55	SEG 54	SEG 53	SEG 52			
P12	_	_	_	_	CL2	CL1	_	_	ı	CL2 CL1				_	_	_	_	CL2	CL1	_	_	_	_	_	_	CL2	CL1	_				
_				VI	_1					VL1				VL1								VI	_1									
_				VI	_2					VL2				VL2				VL2														
_				_	_					VL3				VL3					VL3													
				VI	_4					VL4							VI	_4				VL4										

- 注1. "—"はLCD表示機能はありません。これらの端子は、LSE1~LSE3、LSE5~LSE7レジスタの対応するビットを"0"にし てください。
- 注2. SEG52~SEG55はCOM7~COM4として使用可。 R8C/L35M グループにはSEG52~SEG55端子はありません。このため、1/8 デューティは選択できません。
- 注3. R8C/L35MグループにはVL3端子はありません。このため、1/4バイアスは選択できません。また、内部昇圧回路を使用する 場合は、1/2バイアスも選択できません。

1.1.3 仕様概要

表1.4~表1.6に仕様概要を示します。

表 1.4 仕様概要(1)

分類		機能	説明								
CPU	中央演算処	<u>!</u> 理装置	R8C CPUコア								
			●基本命令数:89命令								
			● 最小命令実行時間:50ns (f(XIN)=20MHz、VCC=2.7V~5.5V)								
			200ns (f(XIN)=5MHz、VCC=1.8V~5.5V)								
			● 乗算器: 16ビット×16ビット→32ビット								
			● 積和演算命令:16ビット×16ビット+32ビット→32ビット								
			• 動作モード:シングルチップモード(アドレス空間:1Mバイト)								
メモリ	ROM/RAM		表 1.7~表 1.10 製品一覧を参照してください								
- /	データフラ	ッシュ	THE STATE OF THE S								
電圧検出	電圧検出回		• パワーオンリセット								
			• 電圧検出3点(電圧検出0、電圧検出1は検出レベル選択可能)								
1/0ポート	プログラマ	R8C/L35Mグループ	• CMOS入出力: 41、プルアップ抵抗選択可能								
	ブル入出力		• 大電流駆動ポート:5								
	ポート	R8C/L36Mグループ	• CMOS入出力: 52、プルアップ抵抗選択可能								
			● 大電流駆動ポート:8								
		R8C/L38Mグループ	• CMOS入出力: 68、プルアップ抵抗選択可能								
			● 大電流駆動ポート:8								
		R8C/L3AMグループ	• CMOS入出力: 88、プルアップ抵抗選択可能								
			● 大電流駆動ポート: 16								
クロック	クロック発	生回路	● 4回路:XINクロック発振回路								
			XCINクロック発振回路(32kHz)								
			高速オンチップオシレータ(周波数調整機能付)								
			低速オンチップオシレータ								
			発振停止検出: XINクロック発振停止検出機能								
			● 周波数分周回路: 1、2、4、8、16分周選択								
			● 低消費電力機構:標準動作モード(高速クロック、低速クロック、高速								
			オンチップオシレータ、低速オンチップオシレータ)、								
			ウェイトモード、								
			ストップモード、パワーオフモード								
			リアルタイムクロック(タイマRE)あり								
割り込み		R8C/L35Mグループ	• 割り込みベクタ数: 69								
			● 外部割込み入力:9(INT×5、キー入力×4)								
			● 割り込み優先レベル: 7レベル								
		R8C/L36Mグループ	• 割り込みベクタ数: 69								
			● 外部割込み入力: 12 (INT×8、キー入力×4)								
			●割り込み優先レベル:7レベル								
		R8C/L38M グループ	• 割り込みベクタ数: 69								
			● 外部割込み入力: 16 (INT×8、キー入力×8)								
			● 割り込み優先レベル: 7レベル								
		R8C/L3AMグループ	• 割り込みベクタ数: 69								
			● 外部割込み入力: 16 (INT×8、キー入力×8)								
			•割り込み優先レベル:7レベル								
 ウォッチドッグタイマ		7	• 14ビット×1 (プリスケーラ付)								
	ウォッチドックタイマ		・リセットスタート機能選択可能								
			• ウォッチドッグタイマ用低速オンチップオシレータ選択可能								
DTC (デー	-タトランス	ファコントローラ)	ō) •1チャネル								
,		,	● 起動要因:38								
			◆ 起動要因:38 • 転送モード:2 (ノーマルモード、リピートモード)								
			,								

表 1.5 仕様概要 (2)

分類	機能	説明
タイマ	タイマRA	8ビット×1 (8ビットプリスケーラ付)
		タイマモード(周期タイマ)、パルス出力モード(周期ごとのレベル反転出力)、
		イベントカウンタモード、パルス幅測定モード、パルス周期測定モード
	タイマRB	8ビット×1 (8ビットプリスケーラ付)
		タイマモード(周期タイマ)、プログラマブル波形発生モード(PWM出力)、プログラマ
		ブルワンショット発生モード、プログラマブルウェイトワンショット発生モード
	タイマRC	16ビット×1 (キャプチャ/コンペアレジスタ4本付)
		タイマモード(インプットキャプチャ機能、アウトプットコンペア機能)、
		PWMモード(出力3本)、PWM2モード(PWM出力1本)
	タイマRD	16ビット(キャプチャ/コンペアレジスタ4本付)×2
		タイマモード(インプットキャプチャ機能、アウトプットコンペア機能)、PWMモード
		出力6本)、リセット同期PWMモード(三相波形出力(6本)鋸波変調)、相補PWMモー
		(三相波形出力(6本)三角波変調)、PWM3モード(同一周期のPWM出力2本)
	タイマRE	8ビット×1
		リアルタイムクロックモード(秒、分、時、曜日カウント)、アウトプットコン
		ペアモード
	タイマRG	16ビット×1
		位相計数モード、タイマモード(アウトプットコンペア機能、インプットキャ
		プチャ機能)、PWMモード(出力1本)
	UARTO、UART1	クロック同期形シリアルI/O/非同期形シリアルI/O兼用×2チャネル
	UART2	クロック同期形シリアル I/O /非同期形シリアル I/O 兼用、 I^2C モード(I^2C バス)、
ス		マルチプロセッサ通信機能
ケーションコ	スシリアルコミュニ Lニット(SSU)	1 (I ² Cバスインタフェースと兼用)
I ² Cバス		1(SSU と兼用)
LINモジュー	ル	ハードウェアLIN : 1チャネル(タイマRA、UART0を使用)
A/Dコン	R8C/L35Mグループ	分解能10ビット×12チャネル、サンプル&ホールドあり、掃引モードあり
バータ	R8C/L36Mグループ	分解能10ビット×12チャネル、サンプル&ホールドあり、掃引モードあり
	R8C/L38Mグループ	分解能10ビット×16チャネル、サンプル&ホールドあり、掃引モードあり
	R8C/L3AM グループ	分解能10ビット×20チャネル、サンプル&ホールドあり、掃引モードあり
D/A コンバー	·ø	分解能8ビット×2回路
コンパレータ	ı A	・2回路(電圧監視1、電圧監視2と兼用) ・外部基準電圧入力可能
コンパレータ	[†] B	2回路
LCD駆動		・コモン出力:最大4本 ・バイアス:1/2、1/3
制御回路	1100/200111 / //	・セグメント出力:最大24本 ・デューティ:スタティック、1/2、1/3、
		1/4
	R8C/L36Mグループ	・コモン出力:最大8本 ・バイアス:1/2、1/3、1/4
		・セグメント出力:最大32本(注1) ・デューティ:スタティック、1/2、1/3、
	R8C/L38M グループ	・コモン出力:最大8本 1/4、1/8
		・セグメント出力:最大48本(注1)
	R8C/L3AMグループ	・コモン出力:最大8本
		・セグメント出力:最大56本(注1)
		昇圧回路内蔵、昇圧回路用レギュレータ内蔵
		

注1. コモン出力4本選択のとき

表 1.6 仕様概要 (3)

分類	説明
フラッシュメモリ	• プログラム、イレーズ電圧: VCC=2.7V ~ 5.5V
	• プログラム、イレーズ回数:10,000回(データフラッシュ)
	1,000回(プログラムROM)
	• プログラムセキュリティ:ROMコードプロテクト、IDコードチェック
	• オンチップデバッグ機能
	• オンボードフラッシュ書き換え機能
	• BGO (バックグラウンドオペレーション)機能
動作周波数/電源電圧	f(XIN)=20MHz (VCC=2.7~5.5V)
	f(XIN)=5MHz (VCC=1.8~5.5V)
消費電流	標準7 mA (VCC=5V、f(XIN)=20MHz)
	標準3.6 mA (VCC=3V、f(XIN)=10MHz)
	標準3.5 μA (VCC=3V、ウェイトモード(f(XCIN)=32kHz))
	標準2 μA (VCC=3V、ストップモード)
	標準1.4 μA (VCC=3V、パワーオフモード、タイマRE有効)
	標準0.02 μA (VCC=3V、パワーオフモード、タイマRE無効)
動作周囲温度	-20°C∼85°C (Nバージョン)
	-40°C~85°C (Dバージョン) (注1)

注1. Dバージョン機能をご使用になる場合は、その旨ご指定ください。

1.2 製品一覧

表 1.7~表 1.10 に各グループの製品一覧表、図 1.1~図 1.4 に各グループの型名とメモリサイズ・パッケージを示します。

表 1.7 R8C/L35M グループの製品一覧表

2011年6月現在

	内部 RC	DM容量			
型名	プログラム	データ	内部RAM容量	パッケージ	備考
	ROM	フラッシュ			
R5F2L357MNFP	48Kバイト	1Kバイト×4	6Kバイト	PLQP0052JA-A	Nバージョン
R5F2L358MNFP	64Kバイト	1Kバイト×4	8Kバイト	PLQP0052JA-A	
R5F2L35AMNFP	96Kバイト	1Kバイト×4	10Kバイト	PLQP0052JA-A	
R5F2L35CMNFP	128Kバイト	1Kバイト×4	10Kバイト	PLQP0052JA-A	
R5F2L357MDFP	48Kバイト	1Kバイト×4	6Kバイト	PLQP0052JA-A	Dバージョン
R5F2L358MDFP	64Kバイト	1Kバイト×4	8Kバイト	PLQP0052JA-A	
R5F2L35AMDFP	96Kバイト	1Kバイト×4	10Kバイト	PLQP0052JA-A	
R5F2L35CMDFP	128Kバイト	1Kバイト×4	10Kバイト	PLQP0052JA-A	




図1.1 R8C/L35Mグループの型名とメモリサイズ・パッケージ

表 1.8 R8C/L36M グループの製品一覧表

2011年6月現在

	内部 RC	DM容量			
型名	プログラム	データ	内部RAM容量	パッケージ	備考
	ROM	フラッシュ			
R5F2L367MNFP	48Kバイト	1Kバイト×4	6Kバイト	PLQP0064KB-A	Nバージョン
R5F2L367MNFA	48Kバイト	1Kバイト×4	6Kバイト	PLQP0064GA-A	
R5F2L368MNFP	64Kバイト	1Kバイト×4	8Kバイト	PLQP0064KB-A	
R5F2L368MNFA	64Kバイト	1Kバイト×4	8Kバイト	PLQP0064GA-A	
R5F2L36AMNFP	96Kバイト	1Kバイト×4	10Kバイト	PLQP0064KB-A	
R5F2L36AMNFA	96Kバイト	1Kバイト×4	10Kバイト	PLQP0064GA-A	
R5F2L36CMNFP	128Kバイト	1Kバイト×4	10Kバイト	PLQP0064KB-A	
R5F2L36CMNFA	128Kバイト	1Kバイト×4	10Kバイト	PLQP0064GA-A	
R5F2L367MDFP	48Kバイト	1Kバイト×4	6Kバイト	PLQP0064KB-A	Dバージョン
R5F2L367MDFA	48Kバイト	1Kバイト×4	6Kバイト	PLQP0064GA-A	
R5F2L368MDFP	64Kバイト	1Kバイト×4	8Kバイト	PLQP0064KB-A	
R5F2L368MDFA	64Kバイト	1Kバイト×4	8Kバイト	PLQP0064GA-A	
R5F2L36AMDFP	96Kバイト	1Kバイト×4	10Kバイト	PLQP0064KB-A	
R5F2L36AMDFA	96Kバイト	1Kバイト×4	10Kバイト	PLQP0064GA-A	
R5F2L36CMDFP	128Kバイト	1Kバイト×4	10Kバイト	PLQP0064KB-A	
R5F2L36CMDFA	128Kバイト	1Kバイト×4	10Kバイト	PLQP0064GA-A	




図1.2 R8C/L36M グループの型名とメモリサイズ・パッケージ

表 1.9 R8C/L38M グループの製品一覧表

2011年6月現在

	内部 RC	DM容量			
型名	プログラム	データ	内部RAM容量	パッケージ	備考
	ROM	フラッシュ			
R5F2L387MNFP	48Kバイト	1Kバイト×4	6Kバイト	PLQP0080KB-A	Nバージョン
R5F2L387MNFA	48Kバイト	1Kバイト×4	6Kバイト	PLQP0080JA-A	
R5F2L388MNFP	64Kバイト	1Kバイト×4	8Kバイト	PLQP0080KB-A	
R5F2L388MNFA	64Kバイト	1Kバイト×4	8Kバイト	PLQP0080JA-A	
R5F2L38AMNFP	96Kバイト	1Kバイト×4	10Kバイト	PLQP0080KB-A	
R5F2L38AMNFA	96Kバイト	1Kバイト×4	10Kバイト	PLQP0080JA-A	
R5F2L38CMNFP	128Kバイト	1Kバイト×4	10Kバイト	PLQP0080KB-A	
R5F2L38CMNFA	128Kバイト	1Kバイト×4	10Kバイト	PLQP0080JA-A	
R5F2L387MDFP	48Kバイト	1Kバイト×4	6Kバイト	PLQP0080KB-A	Dバージョン
R5F2L387MDFA	48Kバイト	1Kバイト×4	6Kバイト	PLQP0080JA-A	
R5F2L388MDFP	64Kバイト	1Kバイト×4	8Kバイト	PLQP0080KB-A	
R5F2L388MDFA	64Kバイト	1Kバイト×4	8Kバイト	PLQP0080JA-A	
R5F2L38AMDFP	96Kバイト	1Kバイト×4	10Kバイト	PLQP0080KB-A	
R5F2L38AMDFA	96Kバイト	1Kバイト×4	10Kバイト	PLQP0080JA-A	
R5F2L38CMDFP	128Kバイト	1Kバイト×4	10Kバイト	PLQP0080KB-A	
R5F2L38CMDFA	128Kバイト	1Kバイト×4	10Kバイト	PLQP0080JA-A	




図1.3 R8C/L38Mグループの型名とメモリサイズ・パッケージ

表 1.10 R8C/L3AM グループの製品一覧表

2011年6月現在

	内部RC	DM容量			
型名	プログラム	データ	内部RAM容量	パッケージ	備考
	ROM	フラッシュ			
R5F2L3A7MNFP	48Kバイト	1Kバイト×4	6Kバイト	PLQP0100KB-A	Nバージョン
R5F2L3A7MNFA (開)	48Kバイト	1Kバイト×4	6Kバイト	PRQP0100JD-B	
R5F2L3A8MNFP	64Kバイト	1Kバイト×4	8Kバイト	PLQP0100KB-A	
R5F2L3A8MNFA (開)	64Kバイト	1Kバイト×4	8Kバイト	PRQP0100JD-B	
R5F2L3AAMNFP	96Kバイト	1Kバイト×4	10Kバイト	PLQP0100KB-A	
R5F2L3AAMNFA (開)	96Kバイト	1Kバイト×4	10Kバイト	PRQP0100JD-B	
R5F2L3ACMNFP	128Kバイト	1Kバイト×4	10Kバイト	PLQP0100KB-A	
R5F2L3ACMNFA (開)	128Kバイト	1Kバイト×4	10Kバイト	PRQP0100JD-B	
R5F2L3A7MDFP	48Kバイト	1Kバイト×4	6Kバイト	PLQP0100KB-A	Dバージョン
R5F2L3A7MDFA (開)	48Kバイト	1Kバイト×4	6Kバイト	PRQP0100JD-B	
R5F2L3A8MDFP	64Kバイト	1Kバイト×4	8Kバイト	PLQP0100KB-A	
R5F2L3A8MDFA (開)	64Kバイト	1Kバイト×4	8Kバイト	PRQP0100JD-B	
R5F2L3AAMDFP	96Kバイト	1Kバイト×4	10Kバイト	PLQP0100KB-A	
R5F2L3AAMDFA (開)	96Kバイト	1Kバイト×4	10Kバイト	PRQP0100JD-B	
R5F2L3ACMDFP	128Kバイト	1Kバイト×4	10Kバイト	PLQP0100KB-A	
R5F2L3ACMDFA (開)	128Kバイト	1Kバイト×4	10Kバイト	PRQP0100JD-B	

(開): 開発中




図1.4 R8C/L3AMグループの型名とメモリサイズ・パッケージ

1.3 ブロック図

図 1.5 に R8C/L35M グループのブロック図、図 1.6 に R8C/L36M グループのブロック図、図 1.7 に R8C/L38M グループのブロック図、図 1.8 に R8C/L3AM グループのブロック図を示します。




図1.5 R8C/L35M グループのブロック図




図1.6 R8C/L36Mグループのブロック図




図1.7 R8C/L38Mグループのブロック図




図1.8 R8C/L3AMグループのブロック図

1.4 ピン配置図

図1.9~図1.13にピン配置図(上面図)、表1.11~表1.13にピン番号別端子名一覧を示します。




図1.9 PLQP0052JA-Aパッケージ品のピン配置図(上面図)




図1.10 PLQP0064KB-A、PLQP0064GA-Aパッケージ品のピン配置図(上面図)




図1.11 PLQP0080KB-A、PLQP0080JA-Aパッケージ品のピン配置図(上面図)




図1.12 PLQP0100KB-Aパッケージ品のピン配置図(上面図)




図1.13 PRQP0100JD-Bパッケージ品のピン配置図(上面図)

表 1.11 ピン番号別端子名一覧(1)

L3AM	t	ピン番	号						周辺機能	もの入と	出力端子		
LSAM												A/D コンバータ	
(注注)	1000				4-14-111-							D/A コンバータ	100 55
1 3 80 61 51 P13_3 CLK0 AN3LVCMP2 AN3LVCMP2 AN3LVCMP2 AN3LVCMP2 AN3LVCMP2 AN3LVCMP2 AN3LVCMP2 AN3LVCMP3 AN3LVCMP4		L38M	L36M	L35M	制御端子	ボート	割り込み	タイマ		SSU	I ² Cバス		LCD駆動
1 3	(注2)								タフェース				制御回路
1 3													
2 4	1 [3]	80	61	51		P13 3			CLK0				
3 5 2 63 1													
4 6 3 8 4 2 P13_0 ANO/DAO 5 7 4 1 3 WKUPO 6 8 5 2 4 VREF 7 9 6 3 5 MODE 8 10 7 4 6 KCIN 9 9 11 8 5 7 KCOUT 10 12 9 6 8 RESET 11 13 10 7 9 XOUT 12 14 11 8 10 VSS/ AVSS 13 15 12 9 11 XIN 14 16 13 10 12 VCC/ AVCC 15 17 14 11 P11_5 16 18 15 12 P11_6 17 19 16 13 P11_5 18 20 17 14 13 P11_4 19 21 18 15 14 P11_3 10 17 16 P11_1 17 17 16 P11_1 18 17 P11_0 18 18 17 P11_0 21 23 25 P10_5 24 26 P10_5 25 27 P10_5 26 28 P10_2 27 29 18 P10_5 28 30 P10_2 31 33 22 19 18 P7_6 33 33 24 21 20 P7_5 34 36 35 27 24 P7_2 36 38 37 26 23 P7_3 36 38 37 26 23 P7_2 36 38 37 26 23 P7_2 36 38 37 26 23 P7_2						_							
5 [7]						1							
6 8 5 2 4					WKLIDO								
7 9 6 3 5 MODE			2	1									
B 10 7						1							
9 11 8 5 7 XCOUT		_											
10 12 9						1							
11 13 10 7 9 XOUT P12_1													
12 [14] 11													
AVSS 13 [15] 12 9 11 XIN P12_0				_		P12_1							
14 16 13 10 12 VCC/ AVCC	12 [14]	11	8	10									
15 [17] 14 11		12	9	11		P12_0							
15 [17]	14 [16]	13	10	12									
16 18 15 12	15 [17]	14	11			P11_7	(INT7)	TREO				(ADTRG)	
18 20 17 14 13 P11_4 (INT4) TRAIO (RXD0)	16 [18]	15	12			P11_6	<u> </u>	TRBO				- /	
19 21 18 15 14 P11_3 (INT3) (ICTS2/RTS2) SCS IVCMP3 20 22 19 16 15 P11_2 (INT2) (RXD2/SCL2/ SSO SDA IVREF3 17 16 P11_1 (INT1) (RXD2/SCL2/ SSI IVCMP1/ LVCOUT2 22 24 21 18 17 P11_0 (INT0) (RXD2/SCL2/ SSI IVCMP1/ LVCOUT2 22 24 21 18 17 P11_0 (INT0) (INT0) (CLK2) SSCK SCL IVREF1/LVCOUT1 23 25 P10_7 (KI7) (TRDIOD1) (TRDIOC1) 24 26 P10_6 (KI6) (TRDIOC1) (TRDIOB1) 25 27 P10_5 (KI5) (TRDIOB1) 26 28 P10_4 (KI4) (TRDIOA0) 27 29 P10_3 (KI3) (TRDIOC0) 28 30 P10_2 (KI2) (TRDIOC0) 29 31 P10_1 (KI1) (TRDIOB0) 30 32 P10_0 (KI0) (TRDIOA0/ TRDCLK) 31 33 22 19 18 P7_7 32 34 23 20 19 P7_6 33 35 24 21 20 P7_5 34 36 25 22 21 P7_4 35 37 26 23 P7_3 36 38 27 24 P7_2 9	17 [19]	16	13			P11_5		TRAO					
20 [22] 19 16 15 P11_2 (INT2) (RXD2/SCL2/ SSO SDA IVREF3 TXD2/SDA2) 21 [23] 20 17 16 P11_1 (INT1) (RXD2/SCL2/ TXD2/SDA2) SSI IVCMP1/ LVCOUT2 (INT0) (CLK2) SSCK SCL IVREF1/LVCOUT1 (INT0) (CLK2) SSCK SCL IVREF1/LVCOUT1 (INT0) (INT	18 [20]	17	14	13		P11_4	(INT4)	TRAIO	(RXD0)				
TXD2/SDA2 TXD	19 [21]	18	15	14		P11_3	(INT3)		(CTS2/RTS2)	SCS		IVCMP3	
21 [23] 20 17 16 P11_1 (INT1) (RXDZ/SCLZ/ SSI IVCMP1/ LVCOUT2	20 [22]	19	16	15		P11_2	(INT2)			SSO	SDA	IVREF3	
TXD2/SDA2 LVCOUT2	24 [00]		4-	40		D44 4				001		1) (0) 45 4 /	
22 [24] 21 18 17 P11_0 (INT0) (CLK2) SSCK SCL IVREF1/LVCOUT1 23 [25]	21 [23]	20	17	16		P11_1	(INT1)			551			
P10_7 (KI7) (TRDIOD1) 24 [26]	22 [24]	21	18	17		P11_0	(INT0)			SSCK	SCL		
P10_6 (KI6) (TRDIOC1)	23 [25]					P10_7		(TRDIOD1)					
P10_5 (KI5) (TRDIOB1)	24 [26]					P10_6	<u> </u>	(TRDIOC1)					
P10_4 (KI4) (TRDIOA1)	25 [27]					P10_5	<u> </u>	(TRDIOB1)					
28 [30] P10_2 (KI2) (TRDIOC0) 29 [31] P10_1 (KI1) (TRDIOB0) 30 [32] P10_0 (KI0) (TRDIOA0/ TRDCLK) 31 [33] 22 19 18 P7_7 32 [34] 23 20 19 P7_6 33 [35] 24 21 20 P7_5 34 [36] 25 22 21 P7_4 35 [37] 26 23 P7_3 36 [38] 27 24 P7_2	26 [28]					P10_4	(KI4)						
P10_1 (KI2) (TRDIOB0)							(KI3)						
30 [32] P10_0 (KIO) (TRDIOAO/ TRDCLK) 31 [33] 22 19 18 P7_7 32 [34] 23 20 19 P7_6 33 [35] 24 21 20 P7_5 34 [36] 25 22 21 P7_4 35 [37] 26 23 P7_3							(KI2)						
31 [33] 22 19 18 P7_7 32 [34] 23 20 19 P7_6 33 [35] 24 21 20 P7_5 34 [36] 25 22 21 P7_4 35 [37] 26 23 P7_3 36 [38] 27 24 P7_2							(KI1)						
32 [34] 23 20 19 P7_6 33 [35] 24 21 20 P7_5 34 [36] 25 22 21 P7_4 35 [37] 26 23 P7_3 36 [38] 27 24 P7_2	30 [32]					P10_0	(KI0)						
33 [35] 24 21 20 P7_5 34 [36] 25 22 21 P7_4 35 [37] 26 23 P7_3 36 [38] 27 24 P7_2		22	19	18				·					COM0
33 [35] 24 21 20 P7_5 34 [36] 25 22 21 P7_4 35 [37] 26 23 P7_3 36 [38] 27 24 P7_2	32 [34]	23	20	19		P7_6							COM1
35 [37] 26 23 P7_3 S S S S S S S S S S S S S S S S S S S	33 [35]	24		20									COM2
36 [38] 27 24 P7_2		25	22	21									COM3
36 [38] 27 24 P7_2	35 [37]	26	23			P7_3							SEG55/
	1001 20	07	0.4			D7 0							COM4
	30 [38]	27	24			P/_2							SEG54/ COM5
	37 [39]	28	25			P7_1							SEG53/
													COM6
	38 [40]	29	26			P7_0							SEG52/ COM7
	39 [41]	30				P6 7		TRDIOD1		1			SEG51

注1. プログラムで()の端子に配置できます。 注2. []は100P6Fパッケージを示します。

表 1.12 ピン番号別端子名一覧(2)

	ピン番	号						周辺機能	の入出	力端子		
								7-37-120			A/D コンバータ	
1000				4-11/4-n 1-111>							D/A コンバータ	LOD ED #
L3AM	L38M	L36M	L35M	制御端子	ポート	割り込み	タイマ	シリアルイン	SSU	I ² Cバス	コンパレータA	LCD駆動
(注2)								タフェース			コンパレータB	制御回路
											電圧検出回路	
40 [42]	31				P6_6		TRDIOC1					SEG50
41 [43]	32				P6_5		TRDIOB1					SEG49
42 [44]	33				P6_4		TRDIOA1					SEG48
43 [45]	34				P6_3		TRDIOD0					SEG47
44 [46]	35				P6_2		TRDIOC0					SEG46
45 [47]	36				P6_1		TRDIOB0					SEG45
46 [48]	37				P6_0		TRDIOA0/					SEG44
47 [40]					DE 2		TRDCLK					SEG43
47 [49] 48 [50]					P5_3 P5_2							SEG43
49 [51]					P5_1							SEG41
50 [52]					P5_0							SEG40
51 [53]	38	27	22		P4 7		TRCIOD/					SEG39
. []							TRCIOB					
52 [54]	39	28	23		P4_6		TRCIOC/					SEG38
							TRCIOB					
53 [55]	40	29	24		P4_5		TRCIOB					SEG37
54 [56]	41	30	25		P4_4		TRCIOA/					SEG36
					5		TRCTRG					0=00=
55 [57]	42	31	26		P4_3		TRCCLK/					SEG35
56 [58]	43	32	27		P4_2		TRCTRG	CLK1				SEG34
57 [59]	43	33	28		P4_2 P4_1			RXD1				SEG33
58 [60]	45	34	29		P4_0			TXD1				SEG32
59 [61]	46	35	20		P3_7	INT7	TRCTRG	TABT			ADTRG	SEG31
60 [62]	47	36			P3_6						ADIRG	SEG30
						INT6						
61 [63]	48	37			P3_5	INT5						SEG29
62 [64]	49	38			P3_4	INT4						SEG28
63 [65]	50	39	30		P3_3	INT3						SEG27
64 [66]	51	40	31		P3_2	INT2						SEG26
65 [67]	52	41	32		P3_1							SEG25
		42	33			INT1						SEG24
66 [68]	53				P3_0	INT0						
67 [69]	54	43	34		P2_7	KI7						SEG23
68 [70]	55	44	35		P2_6	KI6						SEG22
69 [71]	56	45	36		P2_5	KI5						SEG21
70 [72]	57	46	37		P2_4	KI4		1				SEG20
71 [73]	58				P2_3	<u> </u>						SEG19
						KI3						
72 [74]	59				P2_2	KI2						SEG18
73 [75]	60				P2_1	KI1						SEG17
74 [76]	61				P2_0	KI0						SEG16
75 [77]					P1_7			1				SEG15
76 [78]					P1_6							SEG14
77 [79]					P1_5							SEG13
78 [80]					P1_4							SEG12
79 [81]	62				P1_3						AN15	SEG11
80 [82]	63				P1_2						AN14	SEG10
81 [83]	64				P1_1						AN13	SEG9
82 [84]	65	47	00		P1_0						AN12	SEG8
83 [85]	66	47	38		P0_7						AN11	SEG7
84 [86]	67	48 49	39 40		P0_6			ļ			AN10	SEG6
85 [87]	68				P0_5]			AN9	SEG5

注1. プログラムで()の端子に配置できます。 注2. []は100P6Fパッケージを示します。

表 1.13 ピン番号別端子名一覧(3)

ピン番号 周辺機能の入出力端子				力端子								
L3AM (注2)	L38M	L36M	L35M	制御端子	ポート	割り込み	タイマ	シリアルイン タフェース	SSU	I ² Cバス	A/D コンバータ D/A コンバータ コンパレータ A コンパレータ B 電圧検出回路	LCD駆動 制御回路
86 [88]	69	50	41		P0_4						AN8	SEG4
87 [89]	70	51	42		P0_3						AN7	SEG3
88 [90]	71	52	43		P0_2						AN6	SEG2
89 [91]	72	53	44		P0_1						AN5	SEG1
90 [92]	73	54	45		P0_0						AN4	SEG0
91 [93]	74	55	46									VL1
92 [94]	75	56	47									VL2
93 [95]	76	57										VL3
94 [96]	77	58	48		P12_3							CL2
95 [97]	78	59	49		P12_2							CL1
96 [98]	79	60	50									VL4
97 [99]					P13_7		TRGCLKB				AN19	
98 [100]					P13_6		TRGIOB				AN18	
99 [1]					P13_5		TRGCLKA				AN17	
100 [2]					P13_4		TRGIOA				AN16	

注1. プログラムで()の端子に配置できます。

注2. []は100P6Fパッケージを示します。

1.5 端子機能の説明

表 1.14~表 1.15にR8C/L3AM グループの端子機能の説明を示します。

表 1.14 R8C/L3AM グループの端子機能の説明(1)

分類	端子名	入出力	機能
電源入力	VCC	_	VCCには、1.8V~5.5Vを入力してください。
	VSS		VSSには、0Vを入力してください。
アナログ電源入力	AVCC, AVSS	_	A/Dコンバータの電源入力です。AVCCとAVSS間には
			コンデンサを接続してください。
リセット入力	RESET	入力	この端子に "L" を入力すると、マイクロコンピュータ
MODE	MODE		はリセット状態になります。
MODE	MODE	入力	抵抗を介してVCCに接続してください。
パワーオフモード解除	WKUP0	入力	パワーオフモード時に使用するモード解除入力です。
入力			パワーオフモードを使用しないときはVSSに接続してください。
XINクロック入力	XIN	入力	XINクロック発振回路の入出力です。XINとXOUTの間
XINクロック出力	XOUT	出力	にはセラミック共振子、または水晶発振子を接続して
VINAPAAATA	X001	шл	ください(注1)。外部で生成したクロックを入力する場
			合は、XINからクロックを入力し、XOUTは開放にして
			ください。
XCINクロック入力	XCIN	入力	XCINクロック発振回路の入出力です。XCINとXCOUT
			の間には、水晶発振子を接続してください(注1)。
XCOUTクロック出力	XCOUT	出力	外部で生成したクロックを入力する場合は、XCINから
			クロックを入力し、XCOUTは開放にしてください。
INT割り込み入力	INT0∼INT7	入力	INT割り込みの入力です。
キー入力割り込み入力	KI0∼KI7	入力	キー入力割り込みの入力です。
タイマRA	TRAIO	入出力	タイマRAの入出力です。
	TRAO	出力	タイマRAの出力です。
タイマRB	TRBO	出力	タイマRBの出力です。
タイマRC	TRCCLK	入力	外部クロック入力端子です。
	TRCTRG	入力	外部トリガ入力端子です。
	TRCIOA、TRCIOB、	入出力	タイマRCの入出力です。
	TRCIOC, TRCIOD		
タイマRD	TRDIOA0、TRDIOA1、	入出力	タイマRDの入出力です。
	TRDIOB0、TRDIOB1、		
	TRDIOC0、TRDIOC1、		
	TRDIOD0、TRDIOD1		
t 1 - 5 -	TRDCLK	入力	外部クロック入力です。
タイマRE	TREO	出力	分周クロック出力です。
タイマRG	TRGCLKA、TRG- CLKB	入力	タイマRGの入力端子です。
	TRGIOA、TRGIOB	入出力	タイマRGの入出力です。
シリアルインタ	CLK0、CLK1、CLK2	入出力	転送クロック入出力です。
フェース	RXD0、RXD1、RXD2	入力	シリアルデータ入力です。
	TXD0、TXD1、TXD2	出力	シリアルデータ出力です。
	CTS2	入力	送信制御用入力です。
	RTS2	出力	受信制御用出力です。
	SCL2	入出力	I ² Cモードのクロック入出力です。
	SDA2	入出力	 I ² Cモードのデータ入出力です。
	ı		

注1. 発振特性は発振メーカーに問い合わせてください。

表 1.15 R8C/L3AM グループの端子機能の説明 (2)

分類	端子名	入出力	機能
I ² Cバス	SCL	入出力	クロック入出力です。
	SDA		データ入出力です。
SSU	SSI	入出力	データ入出力です。
	SCS	入出力	チップセレクト入出力です。
	SSCK	入出力	クロック入出力です。
	SSO	入出力	データ入出力です。
基準電圧入力	VREF	入力	A/DコンバータおよびD/Aコンバータの基準電圧入力です。
A/Dコンバータ	AN0~AN19	入力	A/Dコンバータのアナログ入力です。
	ADTRG	入力	A/D外部トリガ入力です。
D/Aコンバータ	DA0~DA1	出力	D/A コンバータの出力です。
コンパレータA	LVCMP1、LVCMP2	入力	コンパレータAのアナログ電圧入力端子です。
	LVREF	入力	コンパレータAのリファレンス電圧入力端子です。
	LVCOUT1、LVCOUT2	出力	コンパレータAの出力端子です
コンパレータB	IVCMP1、IVCMP3	入力	コンパレータBのアナログ電圧入力端子です。
	IVREF1、IVREF3	入力	コンパレータBのリファレンス電圧入力端子です。
電圧検出回路	LVCMP2	入力	電圧検出2の検出対象入力端子です。
入出力ポート	P0_0~P0_7、	入出力	CMOSの入出力ポートです。入出力を選択するための
	P1_0~P1_7、		方向レジスタを持ち、1端子ごとに入力ポート、または
	P2_0~P2_7、		出力ポートにできます。
	P3_0~P3_7、		入力ポートは、プログラムでプルアップ抵抗の有無を
	P4_0~P4_7、		選択できます。
	P5_0~P5_3、		ポートP10_0~P10_7、P11_0~P11_7は、LED駆動
	P6_0~P6_7、		ポートとして使用できます。
	P7_0~P7_7、		
	P10_0~P10_7、		
	P11_0~P11_7、		
	P12_0~P12_3,		
	P13_0~P13_7		
セグメント出力	SEG0~SEG55	出力	LCDセグメント出力端子です。
コモン出力	COM0~COM7	出力	LCDコモン出力端子です。
昇圧用容量接続端子	CL1、CL2	出力	LCD制御昇圧回路用コンデンサの接続端子です。
LCD用電源	VL1	入出力	0≦VL1≦VL2≦VL3≦VL4の電圧を印加してくださ
	VL2~VL4	入力	い。VL1は昇圧設定時に基準電位入力または出力端子
			として使用できます。

注1. 発振特性は発振メーカーに問い合わせてください。

2. 中央演算処理装置(CPU)

図 2.1 に CPU のレジスタを示します。 CPU には 13 個のレジスタがあります。これらのうち、R0、R1、R2、R3、A0、A1、FB はレジスタバンクを構成しています。 レジスタバンクは2 セットあります。




図 2.1 CPUのレジスタ

2.1 データレジスタ(R0、R1、R2、R3)

R0は16ビットで構成されており、主に転送や算術、論理演算に使用します。R1~R3はR0と同様です。R0は、上位(R0H)と下位(R0L)を別々に8ビットのデータレジスタとして使用できます。R1H、R1LはR0H、R0Lと同様です。R2とR0を組み合わせて32ビットのデータレジスタ(R2R0)として使用できます。R3R1はR2R0と同様です。

2.2 アドレスレジスタ(A0、A1)

A0 は16 ビットで構成されており、アドレスレジスタ間接アドレッシング、アドレスレジスタ相対アドレッシングに使用します。また、転送や算術、論理演算に使用します。A1 はA0 と同様です。A1 と A0 を組み合わせて32 ビットのアドレスレジスタ(A1A0) として使用できます。

2.3 フレームベースレジスタ(FB)

FBは16ビットで構成されており、FB相対アドレッシングに使用します。

2.4 割り込みテーブルレジスタ (INTB)

INTBは20ビットで構成されており、可変割り込みベクタテーブルの先頭番地を示します。

2.5 プログラムカウンタ (PC)

PCは20ビットで構成されており、次に実行する命令の番地を示します。

2.6 ユーザスタックポインタ (USP)、割り込みスタックポインタ (ISP)

スタックポインタ(SP)は、USPとISPの2種類あり、共に16ビットで構成されています。USPとISPは FLGのUフラグで切り替えられます。

2.7 スタティックベースレジスタ(SB)

SBは16ビットで構成されており、SB相対アドレッシングに使用します。

2.8 フラグレジスタ(FLG)

FLGは11ビットで構成されており、CPUの状態を示します。

2.8.1 キャリフラグ(Cフラグ)

算術論理ユニットで発生したキャリ、ボロー、シフトアウトしたビット等を保持します。

2.8.2 デバッグフラグ(Dフラグ)

Dフラグはデバッグ専用です。"0" にしてください。

2.8.3 ゼロフラグ(Zフラグ)

演算の結果が0のとき"1"になり、それ以外のとき"0"になります。

2.8.4 サインフラグ(Sフラグ)

演算の結果が負のとき"1"になり、それ以外のとき"0"になります。

2.8.5 レジスタバンク指定フラグ(Bフラグ)

Bフラグが"0"の場合、レジスタバンク0が指定され、"1"の場合、レジスタバンク1が指定されます。

2.8.6 オーバフローフラグ(Oフラグ)

演算の結果がオーバフローしたときに"1"になります。それ以外では"0"になります。

2.8.7 割り込み許可フラグ(Iフラグ)

マスカブル割り込みを許可するフラグです。Iフラグが"0"の場合、マスカブル割り込みは禁止され、"1"の場合、許可されます。割り込み要求を受け付けると、Iフラグは"0"になります。

2.8.8 スタックポインタ指定フラグ(Uフラグ)

Uフラグが "0" の場合、ISPが指定され、"1" の場合、USPが指定されます。

ハードウェア割り込み要求を受け付けたとき、またはソフトウェア割り込み番号 $0\sim31$ のINT命令を実行したとき、Uフラグは"0"になります。

2.8.9 プロセッサ割り込み優先レベル(IPL)

IPLは3ビットで構成されており、レベル0~7までの8段階のプロセッサ割り込み優先レベルを指定します。

要求があった割り込みの優先レベルが、IPLより大きい場合、その割り込み要求は許可されます。

2.8.10 予約ビット

書く場合、"0"を書いてください。読んだ場合、その値は不定です。

3. メモリ


図3.1に各グループのメモリ配置図を示します。アドレス空間は00000h番地からFFFFFh番地までの1Mバイトあります。例えば48Kバイトの内部ROMは、04000h番地から0FFFFh番地に配置されます。

固定割り込みベクタテーブルはOFFDCh番地からOFFFFh番地に配置されます。ここに割り込みルーチンの先頭番地を格納します。

内部ROM(データフラッシュ)は03000h番地から03FFFh番地に配置されます。

内部RAMは00400h番地から上位方向に配置されます。例えば6Kバイトの内部RAMは、00400h番地から 01BFFh番地に配置されます。内部RAMはデータ格納以外に、サブルーチン呼び出しや、割り込み時のスタックとしても使用します。

SFR は00000h 番地から002FFh 番地と、02C00h 番地から02FFFh 番地に配置されます。ここには、周辺機能の制御レジスタが配置されています。SFR のうち何も配置されていない領域はすべて予約領域のため、ユーザは使用できません。



Eu		内部ROM	内部RAM		
型名	容量	0YYYYh番地	ZZZZZh番地	容量	0XXXXh番地
R5F2L357M***、R5F2L367M***、R5F2L387M***、R5F2L3A7M***	48Kバイト	04000h	_	6Kバイト	01BFFh
R5F2L358M***、R5F2L368M***、R5F2L388M***、R5F2L3A8M***	64Kバイト	04000h	13FFFh	8Kバイト	023FFh
R5F2L35AM***、R5F2L36AM***、R5F2L38AM***、R5F2L3AAM***	96Kバイト	04000h	1BFFFh	10Kバイト	02BFFh
R5F2L35CM***、R5F2L36CM***、R5F2L38CM***、R5F2L3ACM***	128Kバイト	04000h	23FFFh	10Kバイト	02BFFh

図3.1 メモリ配置図

4. SFR

SFR(Special Function Register)は、周辺機能の制御レジスタです。表 4.1~表 4.16に SFR 一覧表を、表 4.17 にIDコード領域、オプション機能選択領域を示します。本章ではR8C/L3AMグループについて説明します。

表 4.1 SFR一覧(1)(注1)

番地	レジスタ	シンボル	リセット後の値
一百元 0000h		72/1/2	りとう下後の値
0001h			
0002h			
0003h			
0004h	プロセッサモードレジスタ0	PM0	00h
0005h	プロセッサモードレジスタ1	PM1	00h
0006h	システムクロック制御レジスタ 0	CMO	00100000b
0000h		CM1	00100000b
	システムクロック制御レジスタ1		
0008h	モジュールスタンバイ制御レジスタ	MSTCR	00h
0009h	システムクロック制御レジスタ3	CM3	00h
000Ah	プロテクトレジスタ	PRCR	00h
000Bh	リセット要因判別レジスタ	RSTFR	XXh (注2)
000Ch	発振停止検出レジスタ	OCD	00000100b
000Dh	ウォッチドッグタイマリセットレジスタ	WDTR	XXh
000Eh	ウォッチドッグタイマスタートレジスタ	WDTS	XXh
000Fh	ウォッチドッグタイマ制御レジスタ	WDTC	00111111b
0010h			
0011h			
0012h			
0013h			
0014h		FD.4.7	
0015h	高速オンチップオシレータ制御レジスタ7	FRA7	出荷時の値
0016h			
0017h			
0018h			
0019h			
001Ah			
001Bh		0000	201
001Ch	カウントソース保護モードレジスタ	CSPR	00h
00451			10000000b (注3)
001Dh			
001Eh			
001Fh	0 1 - 1 × 1241/4n : 25 - 5 0	POMCR0	Vanagaga
0020h	パワーオフモード制御レジスタ0	POMCRU	X0000000b
0021h			
0022h		5540	201
0023h	高速オンチップオシレータ制御レジスタ0	FRA0	00h
0024h	高速オンチップオシレータ制御レジスタ1	FRA1	出荷時の値
0025h	高速オンチップオシレータ制御レジスタ2	FRA2	00h
0026h	チップ内蔵基準電圧制御レジスタ	OCVREFCR	00h
0027h			
0028h			
0029h	高速オンチップオシレータ制御レジスタ4	FRA4	出荷時の値
002Ah	高速オンチップオシレータ制御レジスタ5	FRA5	出荷時の値
002Bh	高速オンチップオシレータ制御レジスタ6	FRA6	出荷時の値
002Ch			
002Dh			
002Eh			
002Fh	高速オンチップオシレータ制御レジスタ3	FRA3	出荷時の値
0030h	電圧監視回路/コンパレータA制御レジスタ	CMPA	00h
0031h	電圧監視回路エッジ選択レジスタ	VCAC	00h
0032h	· · · · · · · · · · · · · · · · · · ·		<u> </u>
0033h	電圧検出レジスタ1	VCA1	00001000b
0034h	電圧検出レジスタ2	VCA2	00h (注4)
	地位 大田 レンハアと		00100000b (注5)
0035h			(五5)
0035h	電圧検出1レベル選択レジスタ	VD1LS	00000111b
0030h	电圧1次山 レ・ハル送扒 レノヘラ	VDIES	00001110
0037fi 0038h	 幸工乾担○回牧制御」ぶつね	VW0C	1100V010b (\$\frac{1}{2}\)
003011	電圧監視0回路制御レジスタ	VVVOC	1100X010b (注4)
00206		1,00/40	1100X011b (注5)
0039h	電圧監視1回路制御レジスタ	VW1C	10001010b

[|] ECE MAN | EC

X: 不定です。

表4.2 SFR一覧(2)(注1)

番地	レジスタ	シンボル	リセット後の値
003Ah	電圧監視2回路制御レジスタ	VW2C	10000010b
003Bh			
003Ch			
003Dh			
003Eh			
003Fh			
0040h			
0041h	フラッシュメモリレディ割り込み制御レジスタ	FMRDYIC	XXXXX000b
0042h			
0043h	INT7割り込み制御レジスタ	INT7IC	XX00X000b
0044h	INT6割り込み制御レジスタ	INT6IC	XX00X000b
0045h	INT5割り込み制御レジスタ	INT5IC	XX00X000b
0046h	INT4割り込み制御レジスタ	INT4IC	XX00X000b
0047h	タイマRC割り込み制御レジスタ	TRCIC	XXXXX000b
0048h	タイマRD0割り込み制御レジスタ	TRD0IC	XXXXX000b
0049h	タイマRD1割り込み制御レジスタ	TRD1IC	XXXXX000b
004Ah	タイマRE割り込み制御レジスタ	TREIC	XXXXX000b
004Bh	UART2送信割り込み制御レジスタ	S2TIC	XXXXX000b
004Ch	UART2受信割り込み制御レジスタ	S2RIC	XXXXX000b
004Dh	キー入力割り込み制御レジスタ	KUPIC	XXXXX000b
004Eh	A/D変換割り込み制御レジスタ	ADIC	XXXXX000b
004Fh	SSU割り込み制御レジスタ/IICバス割り込み制御レジスタ(注2)	SSUIC/IICIC	XXXXX000b
0050h			
0051h	UART0送信割り込み制御レジスタ	SOTIC	XXXXX000b
0052h	UARTO 受信割り込み制御レジスタ	SORIC	XXXXX000b
0053h	UART1送信割り込み制御レジスタ	S1TIC	XXXXX000b
0054h	UART1 受信割り込み制御レジスタ	S1RIC	XXXXX000b
		INT2IC	
0055h	INT2割り込み制御レジスタ		XX00X000b
0056h	タイマRA割り込み制御レジスタ	TRAIC	XXXXX000b
0057h			
0058h	タイマRB割り込み制御レジスタ	TRBIC	XXXXX000b
0059h	INT1割り込み制御レジスタ	INT1IC	XX00X000b
005Ah	INT3割り込み制御レジスタ	INT3IC	XX00X000b
005Bh	11(10日) 2007時間レンスク		
005Ch			+
005Dh	INTO割り込み制御レジスタ	INTOIC	XX00X000b
005Eh	UART2バス衝突検出割り込み制御レジスタ	U2BCNIC	XXXXX000b
005Fh			
0060h			
0061h			
0062h			
0063h			
0064h			
0065h			
0066h			
0067h			
0068h			
0069h			1
006Ah	1		
006Bh	タイマRG割り込み制御レジスタ	TRGIC	XXXXX000b
006Ch	2 1 1 1 1 2 May 2 Vert 2 May be 2 1 2 2 2 2		
006Dh			
006Eh			
006En			+
0070h			+
0070h			
		\/CMD4IC	VVVVV000h
0072h	電圧監視1/コンパレータA1割り込み制御レジスタ	VCMP1IC	XXXXX000b
0073h	電圧監視2/コンパレータA2割り込み制御レジスタ	VCMP2IC	XXXXX000b
0074h			
0075h			
0076h			
0077h			
0078h			
0079h			
007Ah			<u> </u>
007Bh	+		<u> </u>
007Ch	+		1
007Dh			
007Eh			

注1. 空欄は予約領域です。アクセスしないでください。

注2. SSUIICSRレジスタのIICSELビットで選択できます。

表4.3 SFR一覧(3)(注1)

番地	レジスタ	シンボル	リセット後の値
0080h	DTC起動制御レジスタ	DTCTL	00h
0081h			
0082h			
0083h			
0084h			
0085h			
0086h			
0087h			
0088h	DTC起動許可レジスタ 0	DTCEN0	00h
0089h	DTC起動許可レジスタ1	DTCEN1	00h
008Ah	DTC起動許可レジスタ2	DTCEN2	00h
008Bh	DTC起動許可レジスタ3	DTCEN3	00h
008Ch	DTC起動許可レジスタ4	DTCEN4	00h
008Dh	DTC起動許可レジスタ5	DTCEN5	00h
008Eh	DTC起動許可レジスタ6	DTCEN6	00h
008Fh	10 起動計 引レンベア 0	2.02.10	
0090h		+	
0091h		+	
009111 0092h		+	+
0092h			
0093h		+	
0094h			
0096h			
0097h			
0098h			
0099h			
009Ah			
009Bh			
009Ch			
009Dh			
009Eh			
009Fh			
00A0h	UART0送受信モードレジスタ	U0MR	00h
00A1h	UART0 ビットレートレジスタ	U0BRG	XXh
00A2h	UARTO送信バッファレジスタ	U0TB	XXh
00A3h	一	00.2	XXh
00A3h	UART0送受信制御レジスタ 0	U0C0	00001000b
00A5h		U0C1	000010005 00000010b
	UARTO送受信制御レジスタ1		
00A6h	UART0 受信バッファレジスタ	U0RB	XXh
00A7h			XXh
00A8h	UART2送受信モードレジスタ	U2MR	00h
00A9h	UART2ビットレートレジスタ	U2BRG	XXh
00AAh	UART2送信バッファレジスタ	U2TB	XXh
00ABh			XXh
00ACh	UART2送受信制御レジスタ 0	U2C0	00001000b
00ADh	UART2送受信制御レジスタ1	U2C1	00000010b
00AEh	UART2受信バッファレジスタ	U2RB	XXh
00AFh			XXh
00B0h	UART2 デジタルフィルタ機能選択レジスタ	URXDF	00h
00B1h			
00B1II		+	
00B3h			
00B3h			
00B5h		+	
00B5h		+	
00B0h			
00B/II			
00B8h			
00BAh			
00BBh	LIAPT2特殊エードレジスカ5	U2SMR5	00h
	UART2特殊モードレジスタ5		
00BCh	UART2特殊モードレジスタ4	U2SMR4	00h
00BDh	UART2特殊モードレジスタ3	U2SMR3	000X0X0Xb
00BEh	UART2特殊モードレジスタ2	U2SMR2	X0000000b
00BFh	UART2特殊モードレジスタ	U2SMR	X0000000b

表4.4 SFR一覧(4)(注1)

377.11L	1 32 (1)(1 1)	\ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \	111. 140.
番地	レジスタ	シンボル	リセット後の値
00C0h	A/Dレジスタ0	AD0	XXh
00C1h			000000XXb
00C2h	A/D レジスタ1	AD1	XXh
		7.51	
00C3h			000000XXb
00C4h	A/Dレジスタ2	AD2	XXh
00C5h			000000XXb
00C6h	A/Dレジスタ3	AD3	XXh
		ADS	
00C7h			000000XXb
00C8h	A/Dレジスタ4	AD4	XXh
00C9h			000000XXb
00CAh	A/D L 25 7 7 F	AD5	XXh
	A/Dレジスタ5	ADS	
00CBh			000000XXb
00CCh	A/Dレジスタ6	AD6	XXh
00CDh			000000XXb
00CEh	A/Dレジスタ7	AD7	XXh
	A/D レンスダイ	ADI	
00CFh			000000XXb
00D0h			
00D1h			
00D2h			<u> </u>
00D3h			
00D4h	A/Dモードレジスタ	ADMOD	00h
00D5h	A/D入力選択レジスタ	ADINSEL	11000000b
00D6h		ADCON0	00h
	A/D制御レジスタ 0		
00D7h	A/D制御レジスタ1	ADCON1	00h
00D8h	D/A 0 レジスタ	DA0	00h
00D9h		DA1	00h
	D/A 1 レジスタ	DAT	0011
00DAh			
00DBh			
00DCh	D/A制御レジスタ	DACON	00h
00DDh	5/パリロ レンバン	27.00.1	00.1
00DEh			
00DFh			
00E0h	ポートP0レジスタ	P0	XXh
00E1h	ポートP1レジスタ	P1	XXh
00E2h	ポートP0方向レジスタ	PD0	00h
00E3h	ポートP1方向レジスタ	PD1	00h
00E4h	ポートP2レジスタ	P2	XXh
00E5h	ポートP3レジスタ	P3	XXh
00E6h	ポートP2方向レジスタ	PD2	00h
00E7h	ポートP3方向レジスタ	PD3	00h
00E8h			
	ポートP4レジスタ	P4	XXh
00E9h	ポートP5 レジスタ	P5	XXh
00EAh	- ポートP4方向レジスタ	PD4	00h
00EBh	1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1	PD5	00h
	ポートP5方向レジスタ		
00ECh	ポートP6レジスタ	P6	XXh
00EDh	ポートP7レジスタ	P7	XXh
00EEh	ポートP6方向レジスタ	PD6	00h
	1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1		
00EFh	ポートP7方向レジスタ	PD7	00h
00F0h			
00F1h		1	
00F2h			•
00F3h			
	ポートP10レジスタ	P10	XXh
00F3h		P10 P11	XXh XXh
00F3h 00F4h 00F5h	ポートP11 レジスタ	P11	XXh
00F3h 00F4h 00F5h 00F6h	ポートP11レジスタ ポートP10方向レジスタ	P11 PD10	XXh 00h
00F3h 00F4h 00F5h	ポートP11 レジスタ	P11	XXh
00F3h 00F4h 00F5h 00F6h 00F7h	ポートP11レジスタ ポートP10方向レジスタ ポートP11方向レジスタ	P11 PD10	XXh 00h
00F3h 00F4h 00F5h 00F6h 00F7h 00F8h	ポートP11レジスタ ポートP10方向レジスタ ポートP11方向レジスタ ポートP12レジスタ	P11 PD10 PD11 P12	XXh 00h 00h XXh
00F3h 00F4h 00F5h 00F6h 00F7h 00F8h 00F9h	ポートP11レジスタ ポートP10方向レジスタ ポートP11方向レジスタ ポートP12レジスタ ポートP13レジスタ	P11 PD10 PD11 P12 P13	XXh 00h 00h XXh XXh
00F3h 00F4h 00F5h 00F6h 00F7h 00F8h	ポートP11レジスタ ポートP10方向レジスタ ポートP11方向レジスタ ポートP12レジスタ	P11 PD10 PD11 P12	XXh 00h 00h XXh
00F3h 00F4h 00F5h 00F6h 00F7h 00F8h 00F9h	ポートP11レジスタ ポートP10方向レジスタ ポートP11方向レジスタ ポートP12レジスタ ポートP13レジスタ ポートP13レジスタ	P11 PD10 PD11 P12 P13	XXh 00h 00h XXh XXh
00F3h 00F4h 00F5h 00F6h 00F7h 00F8h 00F9h 00FAh 00FBh	ポートP11レジスタ ポートP10方向レジスタ ポートP11方向レジスタ ポートP12レジスタ ポートP13レジスタ	P11 PD10 PD11 P12 P13 PD12	XXh 00h 00h XXh XXh 00h
00F3h 00F4h 00F5h 00F6h 00F7h 00F8h 00F9h 00FAh 00FBh	ポートP11レジスタ ポートP10方向レジスタ ポートP11方向レジスタ ポートP12レジスタ ポートP13レジスタ ポートP13レジスタ	P11 PD10 PD11 P12 P13 PD12	XXh 00h 00h XXh XXh 00h
00F3h 00F4h 00F5h 00F6h 00F7h 00F8h 00F9h 00FAh 00FBh 00FCh	ポートP11レジスタ ポートP10方向レジスタ ポートP11方向レジスタ ポートP12レジスタ ポートP13レジスタ ポートP13レジスタ	P11 PD10 PD11 P12 P13 PD12	XXh 00h 00h XXh XXh 00h
00F3h 00F4h 00F5h 00F6h 00F7h 00F8h 00F9h 00FAh 00FBh	ポートP11レジスタ ポートP10方向レジスタ ポートP11方向レジスタ ポートP12レジスタ ポートP13レジスタ ポートP13レジスタ	P11 PD10 PD11 P12 P13 PD12	XXh 00h 00h XXh XXh 00h

表4.5 SFR一覧(5)(注1)

番地	レジスタ	シンボル	リセット後の値
台 0100h	レンヘラ タイマRA制御レジスタ	TRACR	9セット後の値 00h
			00h
0101h	タイマRA I/O制御レジスタ	TRAIOC	
0102h	タイマRAモードレジスタ	TRAMR	00h
0103h	タイマRAプリスケーラレジスタ	TRAPRE	FFh
0104h	タイマRA レジスタ	TRA	FFh
0105h	LINコントロールレジスタ2	LINCR2	00h
0106h	LINコントロールレジスタ	LINCR	00h
0107h	LINステータスレジスタ	LINST	00h
0108h	タイマRB制御レジスタ	TRBCR	00h
0109h	タイマRBワンショット制御レジスタ	TRBOCR	00h
010Ah	タイマRB I/O制御レジスタ	TRBIOC	00h
010Bh	タイマRBモードレジスタ	TRBMR	00h
010Ch	タイマRBプリスケーラレジスタ	TRBPRE	FFh
010Dh	タイマRBセカンダリレジスタ	TRBSC	FFh
010Eh		TRBPR	FFh
	タイマRBプライマリレジスタ	INDEN	1111
010Fh			
0110h			
0111h			
0112h			
0113h			
0114h			
0115h			
0116h			
0117h			
0118h	タイマRE秒データレジスタ/タイマREカウンタデータレジスタ	TRESEC	XXh
0119h	タイマRE分データレジスタ/タイマREコンペアデータレジスタ	TREMIN	XXh
011Ah	タイマRE時データレジスタ	TREHR	XXh
011Bh		TREWK	XXh
-	タイマRE曜日データレジスタ		
011Ch	タイマRE制御レジスタ1	TRECR1	XXXXX0XXb
011Dh	タイマRE制御レジスタ2	TRECR2	XXh
011Eh	タイマREカウントソース選択レジスタ	TRECSR	00001000b
011Fh			
0120h	タイマRCモードレジスタ	TRCMR	01001000b
0121h	タイマRC制御レジスタ1	TRCCR1	00h
0121h		TRCIER	01110000b
	タイマRC割り込み許可レジスタ		
0123h	タイマRCステータスレジスタ	TRCSR	01110000b
0124h	タイマRC I/O制御レジスタ 0	TRCIOR0	10001000b
0125h	タイマRC I/O制御レジスタ1	TRCIOR1	10001000b
0126h	タイマRCカウンタ	TRC	00h
0127h			00h
0128h	タイマRCジェネラルレジスタA	TRCGRA	FFh
0129h			FFh
012Ah	タイマRCジェネラルレジスタB	TRCGRB	FFh
012Bh			FFh
	1 / ¬ DO 3 - ¬ = 1 1 3 7 DO	TRCGRC	FFh
012Ch	タイマRCジェネラルレジスタC	INCONC	
012Dh		TDOODS	FFh
012Eh	タイマRCジェネラルレジスタD	TRCGRD	FFh
012Fh			FFh
0130h	タイマRC制御レジスタ2	TRCCR2	00011000b
0131h	タイマRCデジタルフィルタ機能選択レジスタ	TRCDF	00h
0132h	タイマRCアウトプットマスタ許可レジスタ	TRCOER	01111111b
0133h	タイマRCトリガ制御レジスタ	TRCADCR	00h
0134h	No. 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1		1
0134n	 タイマRD拡張制御レジスタ	TRDECR	00h
0136h	タイマRDトリガ制御レジスタ	TRDADCR	00h
0137h	タイマRDスタートレジスタ	TRDSTR	11111100b
0138h	タイマRDモードレジスタ	TRDMR	00001110b
0139h	タイマRD PWMモードレジスタ	TRDPMR	10001000b
013Ah	タイマRD機能制御レジスタ	TRDFCR	1000000b
013Bh	タイマRDアウトプットマスタ許可レジスタ1	TRDOER1	FFh
013Ch		TRDOER2	01111111b
	タイマRDアウトプットマスタ許可レジスタ2		
013Dh	タイマRDアウトプット制御レジスタ	TRDOCR	00h
013Eh 013Fh	タイマRDデジタルフィルタ機能選択レジスタ0	TRDDF0 TRDDF1	00h 00h



X:不定です。

表4.6 SFR一覧(6)(注1)

	OTN 克(O)(ユコ)	2.3.4211	リセット後の位
番地 0140h	レジスタ タイマRD制御レジスタ 0	シンボル TRDCR0	リセット後の値 00h
0141h	タイマRD I/O制御レジスタAO	TRDIORA0	10001000b
0141h	タイマRD I/O制御レジスタCO	TRDIORC0	10001000b
0142h	タイマRDステータスレジスタ0	TRDSR0	11100000b
0143h		TRDIER0	11100000b
	タイマRD割り込み許可レジスタ0	TRDPOCR0	11110000b
0145h	タイマRD PWMモードアウトプットレベル制御レジスタ0	TRDPOCKO	
0146h	タイマRDカウンタ0	IKDU	00h
0147h		TDDCDAO	00h FFh
0148h	タイマRDジェネラルレジスタ A0	TRDGRA0	
0149h 014Ah	h /¬DD %¬ + =	TRDGRB0	FFh FFh
014An	タイマRDジェネラルレジスタB0 	IKDGKBU	FFh
014Bh	タイマRDジェネラルレジスタC0	TRDGRC0	FFh
014Dh	31 (KD) 1	TREGROO	FFh
014DH	タイマRDジェネラルレジスタD0	TRDGRD0	FFh
014Eh	31 KND 21 A 7 ND 2 A 3 D0	INDONDO	FFh
0150h	▼ タイマRD制御レジスタ1	TRDCR1	00h
0150h	タイマRD I/O制御レジスタA1	TRDIORA1	10001000b
0151h	タイマRD I/O制御レジスタAI	TRDIORC1	10001000b
0152H	タイマRDステータスレジスタ1	TRDSR1	110001000b
0153h	ダイマRDステーダスレンスダ1 タイマRD割り込み許可レジスタ1	TRDIER1	11100000b
0154n 0155h		TRDPOCR1	11110000b
	タイマRD PWMモードアウトプットレベル制御レジスタ1	TRD1	00h
0156h	タイマRDカウンタ1	וטאו	
0157h 0158h	- (-DD)	TRDGRA1	00h FFh
	タイマRDジェネラルレジスタ A1	INDGRAI	
0159h 015Ah	h / ¬ ¬ ¬ ¬ ¬ ¬ ¬ ¬ ¬ ¬ ¬ ¬ ¬ ¬ ¬ ¬ ¬ ¬	TRDGRB1	FFh FFh
015An	タイマRDジェネラルレジスタB1 	IKDGKBI	FFh
015Ch	タイマRDジェネラルレジスタC1	TRDGRC1	FFh
015Ch	¾ 1	INDONCT	FFh
015Eh	タイマRDジェネラルレジスタD1	TRDGRD1	FFh
015Eh	31 (KD) 1	INDONDI	FFh
0160h	┃ ┃UART1送受信モードレジスタ	U1MR	00h
0161h	UART1 ビットレートレジスタ	U1BRG	XXh
0162h	UART1送信バッファレジスタ	U1TB	XXh
0163h	OAKTI医信バックアレクスタ	OTTE	XXh
0164h	┃ ┃UART1送受信制御レジスタ 0	U1C0	00001000b
0165h	UART1送受信制御レジスタ1	U1C1	00000010b
0166h	UART1受信バッファレジスタ	U1RB	XXh
0167h	OAKT QEALLY DOALY	OTAB	XXh
0168h			7001
0169h			
016Ah			
016Bh			
016Ch			
016Dh			
016Eh			
016Fh			
0170h	タイマRGモードレジスタ	TRGMR	01000000b
0171h	タイマRGカウント制御レジスタ	TRGCNTC	00h
0172h	タイマRG制御レジスタ	TRGCR	1000000b
0173h	タイマRG割り込み許可レジスタ	TRGIER	11110000b
0174h	タイマRGステータスレジスタ	TRGSR	11100000b
0175h	タイマRG I/O制御レジスタ	TRGIOR	00h
0176h	タイマRGカウンタ	TRG	00h
0177h			00h
0178h	タイマRGジェネラルレジスタA	TRGGRA	FFh
0179h			FFh
017Ah	タイマRGジェネラルレジスタB	TRGGRB	FFh
017Bh		TRACES	FFh
	タイマRGジェネラルレジスタC	TRGGRC	FFh
017Ch	-		
017Ch 017Dh 017Eh	タイマRGジェネラルレジスタD	TRGGRD	FFh FFh

SFR一覧(7)(注1) 表4.7

			18.	T
番地	レジスタ		シンボル	リセット後の値
0180h	タイマRA端子選択レジスタ		TRASR	00h
0181h	タイマRB/RC端子選択レジスタ		TRBRCSR	00h
0182h	タイマRC端子選択レジスタ0		TRCPSR0	00h
0183h			TRCPSR1	00h
	タイマRC端子選択レジスタ1			
0184h	タイマRD端子選択レジスタ0		TRDPSR0	00h
0185h	タイマRD端子選択レジスタ1		TRDPSR1	00h
0186h			-	
0187h	タイマRG端子選択レジスタ		TRGPSR	00h
0188h	UARTO端子選択レジスタ		U0SR	00h
0189h	UART1 端子選択レジスタ		U1SR	00h
018Ah	UART2端子選択レジスタ0		U2SR0	00h
018Bh	UART2端子選択レジスタ1		U2SR1	00h
018Ch			SSUIICSR	00h
1	SSU/IIC端子選択レジスタ			
018Dh	キー入力端子選択レジスタ		KISR	00h
018Eh	INT割り込み入力端子選択レジスタ		INTSR	00h
018Fh	入出力機能端子選択レジスタ		PINSR	00h
0190h	Property and the property of t			
0191h				
0191h			 	+
	001,114,14		CCDD	11111000b
0193h	SSビットカウンタレジスタ		SSBR	11111000b
0194h	SS 送信データレジスタ L/IIC バス送信データレジスタ	(注2)	SSTDR/ICDRT	FFh
0195h	SS送信データレジスタH	(注2)	SSTDRH	FFh
0196h	SS受信データレジスタL/IICバス受信データレジスタ	(注2)	SSRDR/ICDRR	FFh
0197h		` '	SSRDRH	FFh
	SS受信データレジスタH	(注2)		
0198h	SS制御レジスタH/IICバス制御レジスタ1	(注2)	SSCRH/ICCR1	00h
0199h	SS制御レジスタL/IICバス制御レジスタ2	(注2)	SSCRL/ICCR2	01111101b
019Ah	SSモードレジスタ/IICバスモードレジスタ	(注2)	SSMR/ICMR	00010000b/00011000b
019Bh		,	SSER/ICIER	00h
	SS許可レジスタ/IICバス割り込み許可レジスタ	(注2)		
019Ch	SSステータスレジスタ/IICバスステータスレジスタ	(注2)	SSSR/ICSR	00h/0000X000b
019Dh	SSモードレジスタ2/スレーブアドレスレジスタ	(注2)	SSMR2/SAR	00h
019Eh				
019Fh			-	
01A0h			 	
01A1h				
01A2h				
01A3h				
01A4h				
01A5h				
01A6h				
01A7h				
01A8h				
01A9h			 	
			 	<u> </u>
01AAh			 	-
01ABh				
01ACh				
01ADh				
01AEh				
01AFh				1
01B0h	<u> </u>		 	†
01B1h			 	1
01B1II	7= 4 = 11 7 = 6 7 1 2 2 7		FST	10000X00b
	フラッシュメモリステータスレジスタ		1 31	10000000
01B3h			FMD0	
01B4h	フラッシュメモリ制御レジスタ0		FMR0	00h
01B5h	フラッシュメモリ制御レジスタ1		FMR1	00h
01B6h	フラッシュメモリ制御レジスタ2		FMR2	00h
01B7h			 	1
01B/11				
				-
01B9h				
01BAh				
01BBh				
01BCh				1
	+		†	<u> </u>
01BDn				
01BDh 01BFh			 	
01BEh 01BFh				

注1. 空欄は予約領域です。アクセスしないでください。 注2. SSUIICSRレジスタのIICSELビットで選択できます。

表4.8 SFR一覧(8)(注1)

番地	レジスタ	シンボル	リセット後の値
01C0h	アドレス一致割り込みレジスタ0	RMAD0	XXh
01C1h			XXh
01C2h			0000XXXXb
01C3h	アドレス一致割り込み許可レジスタ0	AIER0	00h
01C4h	アドレス一致割り込みレジスタ1	RMAD1	XXh
01C5h	, , , , , , , , , , , , , , , , , , , ,		XXh
01C6h	1		0000XXXXb
01C7h	アドレス一致割り込み許可レジスタ1	AIER1	00h
01C8h	アーレス 以前り近の前引レンステー		
01C9h			
01CAh			
01CBh			
01CCh			
01CDh			
01CEh			
01CFh			
01D0h			
01D1h			
01D2h			
01D3h			
01D4h			
01D5h			
01D6h			
01D7h			
01D8h			
01D9h			
01DAh			
01DBh			
01DCh			
01DDh			
01DEh			
01DFh			
01E0h	ポートP0プルアップ制御レジスタ	P0PUR	00h
01E1h	ポートP1 プルアップ制御レジスタ	P1PUR	00h
01E2h	ポートP2プルアップ制御レジスタ	P2PUR	00h
01E3h	ポートP3プルアップ制御レジスタ	P3PUR	00h
01E4h	ポートP4プルアップ制御レジスタ	P4PUR	00h
01E5h	ポートP5プルアップ制御レジスタ	P5PUR	00h
01E6h	ポートP6プルアップ制御レジスタ	P6PUR	00h
01E7h	ポートP7 プルアップ制御レジスタ	P7PUR	00h
01E8h	ハードインルケックが呼呼レンステ		55
01E9h		<u> </u>	
01EAh	ポートP10プルアップ制御レジスタ	P10PUR	00h
01EBh	ホートP10 フルアップ制御レジスタ	P11PUR	00h
01ECh			
	ポートP12プルアップ制御レジスタ	P12PUR	00h
01EDh	ポートP13プルアップ制御レジスタ	P13PUR	00h
01EEh			
01EFh	1º 1 D40 50 51 by 1 drug 1 20 5	DAADDD	006
01F0h	ポートP10駆動能力制御レジスタ	P10DRR	00h
01F1h	ポートP11駆動能力制御レジスタ	P11DRR	00h
01F2h			
01F3h			
01F4h		=-	
01F5h	入力しきい値制御レジスタ0	VLT0	00h
01F6h	入力しきい値制御レジスタ1	VLT1	00h
01F7h	入力しきい値制御レジスタ2	VLT2	00h
01F8h	コンパレータB制御レジスタ0	INTCMP	00h
01F9h			
01FAh	外部入力許可レジスタ 0	INTEN	00h
01FBh	外部入力許可レジスタ1	INTEN1	00h
01FCh	INT入力フィルタ選択レジスタ 0	INTF	00h
01FDh	INT 入力フィルタ選択レジスタ1	INTF1	00h
01FEh		KIEN	00h
01FEII	キー入力許可レジスタ0	KIEN1	00h
	キー入力許可レジスタ1 	KIENI	0011

注1. 空欄は予約領域です。アクセスしないでください。

表4.9 SFR一覧(9)(注1)

番地	レジスタ	シンボル	リセット後の値
	LCD制御レジスタ	LCR0	00h
0201h [LCDバイアス制御レジスタ	LCR1	00h
0202h I	LCD表示制御レジスタ	LCR2	X000000b
	LCDクロック制御レジスタ	LCR3	00h
0204h	-02)) \ (i) ii) iii iii		
0205h			
	LCDポート選択レジスタ 0	LSE0	00h
	LCDポート選択レジスタ1	LSE1	00h
		LSE2	
	LCDポート選択レジスタ2		00h
	LCDポート選択レジスタ3	LSE3	00h
	LCDポート選択レジスタ4	LSE4	00h
020Bh [LCDポート選択レジスタ5	LSE5	00h
020Ch [LCDポート選択レジスタ6	LSE6	00h
020Dh [LCDポート選択レジスタ7	LSE7	00h
020Eh			
020Fh			
	LCD表示データレジスタ	LRA0L	XXh
0211h		LRA1L	XXh
0212h		LRA2L	XXh
0213h		LRA3L	XXh
0214h		LRA4L	XXh
0215h		LRA5L	XXh
0216h		LRA6L	XXh
0217h		LRA7L	XXh
0218h		LRA8L	XXh
0219h		LRA9L	XXh
021Ah		LRA10L	XXh
021Bh		LRA11L	XXh
021Ch		LRA12L	XXh
021Dh		LRA13L	XXh
021Eh		LRA14L	XXh
021Fh		LRA15L	XXh
021111 0220h		LRA16L	XXh
0220H		LRA17L	XXh
0221h		LRA18L	XXh
0223h		LRA19L	XXh
0224h		LRA20L	XXh
0224H		LRA21L	XXh
0225h		LRA22L	XXh
022011 0227h		LRA23L	XXh
022711 0228h		LRA24L	XXh
0229h		LRA25L	XXh
0229H		LRA26L	XXh
022Bh 022Ch		LRA27L LRA28L	XXh XXh
022Ch 022Dh		LRA29L	XXh
022Dh 022Eh		LRA29L LRA30L	XXh
022Fh		LRA31L	XXh
0230h		LRA32L LRA33L	XXh XXh
0231h 0232h			
		LRA34L	XXh
0233h		LRA35L	XXh
0234h		LRA36L	XXh
0235h		LRA37L	XXh
0236h		LRA38L	XXh
0237h		LRA39L	XXh
0238h		LRA40L	XXh
0239h		LRA41L	XXh
023Ah		LRA42L	XXh
023Bh		LRA43L	XXh
023Ch		LRA44L	XXh
023Dh		LRA45L	XXh
023Eh		LRA46L	XXh
023Fh		LRA47L	XXh

表4.10 SFR一覧(10)(注1)

番地 0240h LC	しがっち		
0240h LC	レジスタ	シンボル	リセット後の値
	D表示データレジスタ	LRA48L	XXh
0241h		LRA49L	XXh
0242h		LRA50L	XXh
0243h		LRA51L	XXh
0244h		LRA52L	XXh
0245h		LRA53L	XXh
0246h		LRA54L	XXh
0247h		LRA55L	XXh
0248h			
0249h			
024Ah			
024Bh			
024Ch			
024Dh			
024Eh			
024Fh			
0250h			
0251h			
0252h			+
0253h			
0254h			
0255h			
0256h			
0257h			1
0258h			
0259h			
025Ah			
025Bh			
025Ch			
025Dh			
025Eh			
025Fh			
0260h			
0261h			
0262h			
0263h			
0264h			
0265h			
0266h			
0267h			
0268h			
0269h			
026Ah			
026Bh			
026Ch			
026Dh		1	1
026Eh			1
026Fh		+	+
	D + = 41/60 =	I DAOLI	l VVh
0270h LC	D表示制御データレジスタ	LRA0H	XXh
0271h		LRA1H	XXh
0272h		LRA2H	XXh
0273h		LRA3H	XXh
0274h		LRA4H	XXh
0275h		LRA5H	XXh
0276h		LRA6H	XXh
0277h		LRA7H	XXh
0278h		LRA8H	XXh
0279h		LRA9H	XXh
027Ah		LRA10H	XXh
		LRA11H	XXh
027Bh I		LRA12H	XXh
027Bh			LAVIII
027Ch			
027Ch 027Dh		LRA13H	XXh
027Ch			

表4.11 SFR一覧(11)(注1)

番地	レジスタ	シンボル	リセット後の値
0280h	LCD表示制御データレジスタ	LRA16H	XXh
0281h		LRA17H	XXh
0282h		LRA18H	XXh
0283h		LRA19H	XXh
0284h		LRA20H	XXh
0285h		LRA21H	XXh
0286h		LRA22H	XXh
0287h		LRA23H	XXh
0288h		LRA24H	XXh
0289h		LRA25H	XXh
028Ah			XXh
028Bh		LRA26H	XXh
		LRA27H	XXh
028Ch		LRA28H	
028Dh		LRA29H	XXh
028Eh		LRA30H	XXh
028Fh		LRA31H	XXh
0290h		LRA32H	XXh
0291h		LRA33H	XXh
0292h		LRA34H	XXh
0293h		LRA35H	XXh
0294h		LRA36H	XXh
0295h		LRA37H	XXh
0296h		LRA38H	XXh
0297h		LRA39H	XXh
0298h		LRA40H	XXh
0299h		LRA41H	XXh
029Ah		LRA42H	XXh
029Bh		LRA43H	XXh
029Ch		LRA44H	XXh
029Dh		LRA45H	XXh
029Eh		LRA46H	XXh
029Fh		LRA47H	XXh
02A0h		LRA48H	XXh
02A1h		LRA49H	XXh
02A2h		LRA50H	XXh
02A3h		LRA51H	XXh
02A3h		LRA52H	XXh
02A4II		LRA53H	XXh
02A3h		LRA54H	XXh
			XXh
02A7h		LRA55H	AAII
02A8h			
02A9h			
02AAh			
02ABh			
02ACh			
02ADh			
02AEh			
02AFh			
02B0h			
02B1h			
02B2h			
02B3h			
02B4h			
02B5h			
02B6h			
02B7h			
02B8h			
02B9h			
02BAh			<u> </u>
02BBh			<u> </u>
02BCh			+
02BDh			+
02BEh			
02BEn			
ווועבט			

表4.12 SFR一覧(12)(注1)

02C1h	番地	L	ジスタ	シンボル	リセット後の値
OCCA	02C0h				
2023h					
02C4h 02C6h	02C2h				
02C5h 92C7h 92C7h 92C7h 92C8h 92C9h 92C9h 92C9h 92C8h	02C3h				
02026h	02C4h				
02C7h 02C8h 02C8h 02C8h 02C6h 02C6h 02C6h 02C7h					
02C8h 02C8h 02C8h 02C8h 02CCh 02CCh 02CCh 02CCh 02CCh 02CCh 02Ch 02	02C6h				
02CSh					
2022Ah	02C0h				
022Eh		_			
OZCCh OZCEh OZCE	02CRh	+			
OSCEN OSCE	02CCh	-			
02CFh 02Dh					
022Fh 02Dth					
02D0h 02D2h 02D2h 02D3h 02D3h 02D4h 02D5h 02D6h 02D7h 02D8h 02D9h 02D8h 02D8h 02DBh 02DBh 02DBh 02DCh 02CCh 02CCh 02CCh 02CCh 02CCh 02CCh 02CCh 00CCCh 00CCCCh 00CCCh 00CCCh 00CCCh 00CCCh 00CCCh 00CCCh 00CCCh 00CCCh 00CCCCh 00CCCCCh 00CCCCCh 00CCCCCCCC		1			
C2D1h C2D2h C2D3h C2D4h C2D5h C2D6h C2D6h C2D6h C2D7h C2D8h C2B8h C2B8		1			
02D2h 02D4h 02D5h 02D5h 02D6h 02D7h 02D8h 02D8h 02D8h 02D8h 02DBh 02D6h 02DFh 02DFh 02DFh 02DFh 02E6h 02E7h 02E7h 02E7h 02E7h 02E7h 02E7h 02E7h 02E7h 02ERh					
G2D3h C2D4h G2D5h C2D6h G2D7h C2D8h G2D9h C2D9h G2D8h C2D8h G2E1h C2E1h G2E2h C2E3h G2E3h C2E6h G2E5h C2E6h G2E7h C2E8h G2E9h C2E8h G2E9h C2E8h G2E9h C2E8h G2E9h C2E8h G2E7h C2E8h G2E7h C2E8h G2F8h C2F8h G2F9h C2F8h G2F9h C2F8h G2F9h C2F8h G2F9h C2F8h G2F9h C2FCh G2F9h C2FCh G2F9h <td>02D2h</td> <td>1</td> <td></td> <td></td> <td></td>	02D2h	1			
02D5h 02D7h 02D8h 02D9h 02D9h 02D9h 02D8h 02DBh 02DBh 02DBh 02DCh 02DDh 02DEh 02DDh 02DEh 02E0h 02E1h 02E2h 02E3h 02E3h 02E4h 02E5h 02E6h 02E7h 02E8h 02E8h 02E8h 02E8h 02E8h 02E8h 02E8h 02E8h 02E9h 02E8h 02E8h 02E9h 02E8h 02E9h 02E8h 02E9h 02E8h 02E9h 02E8h 02E9h 02E8h 02E8h 02E9h 02E8h 02E9h 02E8h 02E9h 02E8h 02E9h 02E8h 02E9h	02D3h				
02D6h 02D8h 02D8h 02D9h 02D8h 02D8h 02DCh 02DDh 02DCh 02DEh 02DFh 02DEh 02DFh 02E0h 02E1h 02E1h 02E2h 02E3h 02E3h 02E4h 02E5h 02E6h 02E7h 02E8h 02E9h 02E8h 02E9h 02Eh 02EDh 02Eh 02EPh 02Eh 02EPh 02Eh 02Fh 02Fh 02Fh 02Fh <td></td> <td></td> <td></td> <td></td> <td></td>					
Q2D7h Q2D8h Q2D9h Q2DAh Q2DBh Q2DCh Q2DDh Q2Dh Q2DDh Q2Dh Q2DFh Q2Dh Q2Eh Q2Eh Q2Eh Q2Eh Q2Eh Q2Eh Q2EAH Q2EAH Q2FAH Q2FAH Q2FBH	02D5h				
02D8h 02DAh 02DAh 02DAh 02DCh 02DCh 02DDh 02DEh 02DFh 02DFh 02E0h 02E1h 02E1h 02E2h 02E3h 02E3h 02E4h 02E5h 02E6h 02E7h 02E8h 02E9h 02E8h 02E9h 02EBh 02EBh 02ECh 02EDh 02EH 02EPh 02EH 02EPh 02EH 02Fh 02EH 02Fh 02Fh 02Fh <td></td> <td></td> <td></td> <td></td> <td></td>					
02D9h 02DAh 02DBh 02DCh 02DDh 02DEh 02DFh 02DFh 02DFh 02E0h 02E1h 02E1h 02E2h 02E3h 02E3h 02E4h 02E6h 02E6h 02E8h 02E9h 02E8h 02E9h 02EBh 02EBh 02EBh 02ECh 02EBh 02EPh 02EPh 02EPh 02EPh 02EPh 02EFh 02Fh 02Fh 02Fh <					
02DAh 02DBh 02DCh 02DCh 02DEh 02DFh 02DFh 02E0h 02E1h 02E1h 02E2h 02E3h 02E3h 02E4h 02E5h 02E6h 02E7h 02E8h 02E9h 02E8h 02E9h 02E8h 02EDh 02EBh 02ECh 02EBh 02ECh 02EBh 02EFh 02EPh 02ERh 02Fh 02Fh 02F					
02DBh 02DDh 02DBh 02DFh 02DFh 02E0h 02E1h 02E1h 02E3h 02E4h 02E6h 02E6h 02E7h 02E8h 02E9h 02E8h 02EBh 02ECh 02EFh 02EFh 02EFh 02EFh 02Fh					
02DCh 02DDh 02DDh 02DFh 02Elh 02Elh 02Elh 02E2h 02E2h 02E3h 02E4h 02E5h 02E6h 02E7h 02E8h 02ERh 02ERh 02ERh 02ERh 02ERh 02ERh 02ERh 02FFh					
02DDh 02DEh 02E0h 02E1h 02E1h 02E3h 02E3h 02E6h 02E6h 02E6h 02E7h 02E8h 02E9h 02EBh 02ECh 02EBh 02ECh 02EFh 02EFh 02Fh 02Fbh 02FEh	02DBh				
02DFh 02E0h 02E1h 02E2h 02E3h 02E4h 02E5h 02E6h 02E7h 02E8h 02E8h 02E0h 02E0h 02E0h 02E0h 02E0h 02E1h 02F0h 02F1h 02F2h 02F3h 02F6h 02F7h 02F8h 02F9h 02F8h 02F9h 02F8h 02F9h 02F8h 02F9h 02F9h 02F8h 02F9h 02F0h 02FBh	02DCh				
02DFh 02E0h 0 02E1h 0 02E2h 0 02E3h 0 02E4h 0 02E6h 0 02E7h 0 02E8h 0 02E9h 0 02EBh 0 02ECh 0 02EEh 0 02Fh 0 02F					
02E0h 02E1h 02E2h 02E3h 02E3h 02E4h 02E6h 02E6h 02E6h 02E7h 02E8h 02E9h 02E9h 02E9h 02E9h 02E9h 02EBh 02ECh 02EBh 02ECh 02ETh 02ECh 02ECh 02ECh 02ECh 02ECh 02ECh 02EFh 02EFh 02EFh 02FFh 02FFh 02FFh 02FFh 02FFh 02FFh 02FFh 02FSh					
02E1h 02E2h 02E3h 02E3h 02E4h 02E8h 02E6h 02E7h 02E8h 02E8h 02E9h 02E8h 02E8h 02E8h 02EBh 02ECh 02ECh 02EDh 02EFh 02ERh 02Fh 02Fh					
02E2h 02E3h 02E4h 02E5h 02E6h 02E6h 02E7h 02E8h 02E9h 02E8h 02E9h 02E8h 02E8h 02EBh 02EBh 02ECh 02ECh 02ECh 02ECh 02ETh 02EEh 02EFh 02EFh 02FFh 02FFh 02FFh 02FFh 02FPh		_			
02E3h 02E4h 02E5h 02E6h 02E7h 02E8h 02E9h 02E8h 02E8h 02E8h 02EBh 02EBh 02ECh 02EDh 02EFh 02EFh 02Fh 02Fh 02Fh 02Fh 02F3h 02F3h 02F6h 02F6h 02F7h 02F8h 02F8h 02F8h 02F8h 02F8h 02FBh 02FBh 02FCh 02FDh	02E111	+			
02E4h 02E5h 02E6h 02E7h 02E8h 02E9h 02E9h 02E8h 02EBh 02EBh 02ECh 02EDh 02EDh 02EDh 02EFh 02EFh 02F0h 02Fh 02F1h 02Fh 02F3h 02Fh 02F4h 02Fh 02F6h 02Fh 02F8h 02Fh 02F8h 02FAh 02FBh 02FCh 02FCh 02FDh 02FDh 02FCh 02FDh 02FCh		-			
02E5h 02E6h 02E7h 02E8h 02E9h 02EAh 02EBh 02EBh 02ECh 02EDh 02EDh 02EEh 02EFh 02EFh 02F1h 02F2D 02F3h 02F3h 02F6h 02F6h 02F7h 02F8h 02F9h 02F8h 02F9h 02F9h 02F9h 02F9h 02F9h 02F9h 02FDh 02FCh 02FDh 02FDh					
02E6h 02E7h 02E8h 02E9h 02E8h 02E8h 02EBh 02EBh 02ECh 02EDh 02EFh 02EFh 02Fh 02Fh					
02E7h 02E8h 02E9h 02EAh 02EBh 02ECh 02EDh 02EBh 02EFh 02Fh		1			
02E8h 02E9h 02EAh 02EBh 02ECh 02EDh 02EEh 02EFh 02Fh 02Fh 02F1h 02F1h 02F2h 02F3h 02F3h 02F4h 02F6h 02F6h 02F7h 02F8h 02F8h 02F8h 02F9h 02FAh 02FBh 02FBh 02FDh 02FDh 02FDh 02FEh		1			
02E9h 02EBh 02ECh 02EDh 02EEh 02Fh					
02EBh					
02ECh 02EDh 02EEh 02EFh 02Fh 02Fh 02Fh 02Fh 02Fh 02Fh 02Fh 02	02EAh				
02EDh 02EFh 02FOh 02F0h 02F1h 02F2h 02F3h 02F3h 02F4h 02F5h 02F6h 02F7h 02F8h 02F9h 02FAh 02FBh 02FCh 02FCh 02FEh					
02EFh 02F0h 02F1h 02F1h 02F2h 02F3h 02F4h 02F5h 02F6h 02F7h 02F8h 02F9h 02F8h 02F8h 02F0h 02F8h 02F8h 02F8h 02F8h 02F8h 02F8h 02F8h 02FCh 02FDh 02FEh					
02EFh 02F0h 02F1h 02F1h 02F2h 02F3h 02F3h 02F4h 02F5h 02F6h 02F6h 02F7h 02F8h 02F8h 02F9h 02F9h 02F9h 02F9h 02F8h 02F9h 02F8h 02F8h 02F8h 02F8h 02F8h 02F8h 02F8h					
02F0h 02F1h 02F2h 02F3h 02F4h 02F5h 02F6h 02F7h 02F8h 02F9h 02FBh 02FCh 02FDh 02FDh 02FEh					
02F1h 02F2h 02F3h 02F4h 02F5h 02F6h 02F7h 02F8h 02F9h 02FBh 02FCh 02FDh 02FDh 02FDh 02FEh					
02F2h 02F3h 02F4h 02F5h 02F6h 02F6h 02F7h 02F8h 02F8h 02F9h 02FAh 02FBh 02FCh 02FDh 02FCh					
02F3h 02F4h 02F5h 02F6h 02F7h 02F8h 02F9h 02FAh 02FBh 02FCh 02FCh 02FDh 02FEh					
02F4h 02F5h 02F6h 02F7h 02F8h 02F8h 02F9h 02F9h 02FAh 02FAh 02FBh 02FCh 02FCh 02FCh 02FCh					
02F5h 02F6h 02F7h 02F8h 02F9h 02F9h 02FBh 02FCh 02FCh 02FCh 02FCh					
02F6h 02F7h 02F8h 02F9h 02F9h 02FAh 02FBh 02FCh 02FCh 02FCh 02FCh 02FEh					
02F7h 02F8h 02F9h 02F9h 02FAh 02FBh 02FCh 02FCh 02FDh 02FEh		+			
02F8h 02F9h 02FAh 02FBh 02FCh 02FDh 02FEh					
02F9h 02FAh 02FBh 02FCh 02FDh 02FEh		+			
02FAh 02FBh 02FCh 02FDh 02FEh		+			
02FBh		+			
02FCh		+			
02FDh		+			
02FEh		+			
V=1 = 11		+			
02FFh	02FFh	+			

表4.13 SFR一覧(13)(注1)

番地	レジスタ	シンボル	リセット後の値
2C00h	DTC転送ベクタ領域		XXh
2C01h	DTC転送ベクタ領域		XXh
	DTC転送ベクタ領域		XXh
	DTC転送べクタ領域		XXh
			XXh
	DTC転送ベクタ領域		
	DTC転送ベクタ領域		XXh
	DTC転送べクタ領域		XXh
	DTC転送ベクタ領域		XXh
2C08h	DTC転送ベクタ領域		XXh
2C09h	DTC転送ベクタ領域		XXh
2C0Ah	DTC転送ベクタ領域		XXh
	DTC転送ベクタ領域	I	XXh
:	DTC転送ベクタ領域		XXh
	DTC転送ベクタ領域	1	XXh
			XXh
	DTC転送ベクタ領域		
	DTC転送べクタ領域		XXh
	DTC転送ベクタ領域		XXh
2C3Eh	DTC転送ベクタ領域		XXh
2C3Fh	DTC転送ベクタ領域		XXh
	DTCコントロールデータ0	DTCD0	XXh
2C41h			XXh
2C42h			XXh
2C43h			XXh
2C44h			XXh
2C45h			XXh
2C46h			XXh
2C47h			XXh
	DTCコントロールデータ1	DTCD1	XXh
2C49h		2.02.	XXh
2C4Ah			XXh
2C4Bh			XXh
2C4Ch			XXh
2C4Dh			XXh
2C4Eh			XXh
2C4Fh			XXh
	DTCコントロールデータ2	DTCD2	XXh
2C51h	ひし コントロール / 一头 2	D1002	XXh
2C52h			XXh
2C53h			XXh
2C53h			XXh
2C54n 2C55h			
			XXh
2C56h			
2C57h		DTODO	XXh
	DTCコントロールデータ3	DTCD3	XXh
2C59h			XXh
2C5Ah			XXh
2C5Bh			XXh
2C5Ch			XXh
2C5Dh			XXh
2C5Eh			XXh
2C5Fh			XXh
	DTCコントロールデータ4	DTCD4	XXh
2C61h			XXh
2C62h			XXh
2C63h			XXh
2C64h			XXh
2C65h			XXh
2C66h			XXh
2C67h			XXh
2C68h	DTCコントロールデータ5	DTCD5	XXh
2C69h			XXh
2C6Ah			XXh
2C6Bh			XXh
2C6Ch			XXh
2C6Dh			XXh
			XXh
2C6Eh		,	AAII

表4.14 SFR一覧(14)(注1)

		1 10.	
番地	レジスタ	シンボル	リセット後の値
2C70h	DTCコントロールデータ6	DTCD6	XXh
2C71h			XXh
2C72h			XXh
2C73h			XXh
2C74h			XXh
2C75h			XXh
2C76h			XXh
2C77h			XXh
2C78h	DTCコントロールデータ7	DTCD7	XXh
2C79h			XXh
2C7Ah			XXh
2C7Bh			XXh
2C7Ch			XXh
2C7Dh			XXh
2C7Eh			XXh
2C7Fh			XXh
2C80h	DTCコントロールデータ8	DTCD8	XXh
		2.020	
2C81h			XXh
2C82h		1	XXh
2C83h			XXh
2C84h	1		XXh
1			
2C85h			XXh
2C86h			XXh
2C87h	1	1	XXh
2C88h	DTO = 2.1 F	DTCDO	
	DTCコントロールデータ9	DTCD9	XXh
2C89h			XXh
2C8Ah			XXh
2C8Bh			XXh
2C8Ch			XXh
2C8Dh			XXh
2C8Eh			XXh
2C8Fh			XXh
2C90h	DTCコントロールデータ 10	DTCD10	XXh
2C91h			XXh
2C92h			XXh
2C93h			XXh
2C94h			XXh
2C95h			XXh
1			
2C96h			XXh
2C97h			XXh
2C98h	DTCコントロールデータ 11	DTCD11	XXh
2C99h			XXh
2C9Ah			XXh
2C9Bh			XXh
2C9Ch	1		XXh
2C9Dh	1		XXh
2C9Eh			XXh
2C9Fh			XXh
2CA0h	DTC = 2. L E	DTCD12	XXh
	DTCコントロールデータ 12	DIODIZ	
2CA1h			XXh
2CA2h			XXh
2CA3h	1		XXh
1			
2CA4h			XXh
2CA5h			XXh
2CA6h	1		XXh
2CA7h	1		
			XXh
2CA8h	DTCコントロールデータ13	DTCD13	XXh
2CA9h			XXh
2CAAh	1		XXh
2CABh			XXh
2CACh			XXh
2CADh	1		XXh
2CAEh	1		XXh
2CAFh			XXh
			•

表4.15 SFR一覧(15)(注1)

1X 4.15	SFN - 見(13)(/エ1)		
番地	レジスタ	シンボル	リセット後の値
2CB0h	DTCコントロールデータ14	DTCD14	XXh
2CB1h		510511	XXh
2CB2h			XXh
2CB3h			XXh
2CB4h	=		XXh
	_		
2CB5h			XXh
2CB6h			XXh
2CB7h			XXh
2CB8h	DT0 - > = = + 45	DTCD15	XXh
	DTCコントロールデータ15	DICDIS	
2CB9h			XXh
2CBAh			XXh
2CBBh			XXh
	_		
2CBCh			XXh
2CBDh			XXh
2CBEh			XXh
2CBFh	-		XXh
2CC0h	DTCコントロールデータ 16	DTCD16	XXh
2CC1h			XXh
2CC2h	†		XXh
	=		
2CC3h			XXh
2CC4h			XXh
2CC5h	1		XXh
2CC6h	-		XXh
	_		
2CC7h			XXh
2CC8h	DTCコントロールデータ17	DTCD17	XXh
2CC9h			XXh
2CCAh	_		
			XXh
2CCBh			XXh
2CCCh			XXh
2CCDh	-		XXh
2CCEh			XXh
2CCFh			XXh
2CD0h	DTCコントロールデータ 18	DTCD18	XXh
		DICDIO	
2CD1h			XXh
2CD2h			XXh
2CD3h			XXh
2CD4h	-		XXh
2CD5h			XXh
2CD6h			XXh
2CD7h	=		XXh
		DTOD40	
2CD8h	DTCコントロールデータ 19	DTCD19	XXh
2CD9h			XXh
2CDAh			XXh
2CDBh	┪		XXh
	4		
2CDCh			XXh
2CDDh			XXh
2CDEh	+		XXh
	=		
2CDFh			XXh
2CE0h	DTCコントロールデータ20	DTCD20	XXh
2CE1h	1		XXh
	-		
2CE2h	_		XXh
2CE3h			XXh
2CE4h			XXh
2CE5h	+		XXh
	4		
2CE6h			XXh
2CE7h			XXh
2CE8h	DTCコントロールデータ21	DTCD21	XXh
	DIO J F H = N J = 3 ZI	010021	
2CE9h			XXh
2CEAh			XXh
2CEBh	7		XXh
	=		
2CECh	_		XXh
2CEDh			XXh
2CEEh			XXh
2CEFh	+		XXh
ZULITI			AAII

表 4.16 SFR 一覧 (16)(注1)

番地	レジスタ	シンボル	リセット後の値
2CF0h DTCコン	トロールデータ 22	DTCD22	XXh
2CF1h			XXh
2CF2h			XXh
2CF3h			XXh
2CF4h			XXh
2CF5h			XXh
2CF6h			XXh
2CF7h			XXh
2CF8h DTCコン	トロールデータ 23	DTCD23	XXh
2CF9h			XXh
2CFAh			XXh
2CFBh			XXh
2CFCh			XXh
2CFDh			XXh
2CFEh			XXh
2CFFh			XXh
2D00h			
:		•	
2FFFh			

注1. 空欄は予約領域です。アクセスしないでください。

X:不定です。

表 4.17 IDコード領域、オプション機能選択領域

番地	領域名	領域名 シンボル !			
: FFDBh	オプション機能選択レジスタ2	OFS2	(注1)		
:	LIDA	·	1 (32-0)		
FFDFh	ID1		(注2)		
FFE3h	ID2		(注2)		
:	LIDO		1 (32-0)		
FFEBh	ID3		(注2)		
FFEFh	ID4		(注2)		
:	LIDE		1 (32-0)		
FFF3h	ID5		(注2)		
FFF7h	ID6		(注2)		
: FFFBh	LID7		1(3-0)		
· ·	ID7		(注2)		
FFFFh	オプション機能選択レジスタ	OFS	(注1)		

注1. オプション機能選択領域はフラッシュメモリ上にあり、SFRではありません。ROMデータとして、プログラムで適切な値を設定してください。

オプション機能選択領域に追加書き込みをしないでください。オプション機能選択領域を含むブロックを消去すると、オプション機能選択領域は "FFh" になります。

ブランク出荷品の出荷時、オプション機能選択領域は"FFh"です。ユーザでの書き込み後は、書き込んだ値になります。 書き込み出荷品の出荷時、オプション機能選択領域の値は、ユーザがプログラムで設定した値です。

注2. IDコード領域はフラッシュメモリ上にあり、SFRではありません。ROMデータとして、プログラムで適切な値を設定してください。

IDコード領域に追加書き込みをしないでください。IDコード領域を含むブロックを消去すると、IDコード領域は "FFh" になります。

ブランク出荷品の出荷時、IDコード領域は "FFh"です。ユーザでの書き込み後は、書き込んだ値になります。

書き込み出荷品の出荷時、IDコード領域の値は、ユーザがプログラムで設定した値です。

5. 電気的特性

5.1 絶対最大定格

表5.1 絶対最大定格

記号		項目	測定条件	定格值	単位
Vcc/AVcc	電源電圧			- 0.3 ~ 6.5	V
Vı	入力電圧	XIN	XIN-XOUT発振時 (発振バッファ ON時)(注1)	- 0.3 ~ 1.65	V
		XIN	XIN-XOUT発振停止時 (発振バッファ OFF時)(注1)	- 0.3 ~ Vcc + 0.3	V
		VL1		- 0.3 ~ VL2	V
		VL2	R8C/L35M	VL1 ~ VL4	V
			R8C/L36M、R8C/L38M、R8C/L3AM	VL1~VL3	V
		VL3		VL2~VL4	V
		VL4		VL3∼6.5	V
		その他の端子		- 0.3 ~ Vcc + 0.3	V
Vo	出力電圧	XOUT	XIN-XOUT発振時 (発振バッファ ON時)(注1)	- 0.3 ~ 1.65	V
		XOUT	XIN-XOUT発振停止時 (発振バッファ OFF 時)(注1)	- 0.3 ~ Vcc + 0.3	V
		VL1		- 0.3~VL2(注2)	V
		VL2	R8C/L35M	VL1 ~ VL4	V
			R8C/L36M、R8C/L38M、R8C/L3AM	VL1~VL3	V
		VL3		VL2~VL4	V
		VL4		- 0.3 ~ 6.5	V
		CL1、CL2		- 0.3 ~ 6.5	V
		COM0~COM7		- 0.3 ~ VL4	V
		SEG0~SEG55		- 0.3 ~ VL4	V
		その他の端子		- 0.3 ~ Vcc + 0.3	V
Pd	消費電力		- 40°C ≦ Topr ≦ 85°C	500	mW
Topr	動作周囲温	建		- 20~85(Nバージョン)/ - 40~85(Dバージョン)	°C
Tstg	保存温度			- 65 ~ 150	°C

注1. 各動作のためのレジスタ設定は、ユーザーズマニュアル ハードウェア編の「7. I/Oポート」、「9. クロック発生回路」を参照してください。

注2. ただし、VL1はVCC以下の電圧にしてください。

5.2 推奨動作条件

表5.2 推奨動作条件 (指定のない場合は、Vcc = 1.8V~5.5V、Topr = - 20°C~85°C (Nバージョン)/- 40°C~85°C (Dバージョン))

F	百日						規格値		22/1
記号			項目		測定条件	最小	標準	最大	単位
Vcc/AVcc	電源電圧					1.8	_	5.5	V
Vss/AVss	電源電圧					_	0	_	V
VIH	"H"入力電圧	CMOS入力以	人外		4.0V ≦ Vcc ≦ 5.5V	0.8Vcc	_	Vcc	V
					2.7V ≦ Vcc < 4.0V	0.8Vcc	_	Vcc	V
					1.8V ≦ Vcc < 2.7V	0.9Vcc	_	Vcc	V
		CMOS入力		入力レベル選択:	4.0V ≦ Vcc ≦ 5.5V	0.5Vcc	_	Vcc	V
			り替え機能	0.35Vcc	2.7V ≦ Vcc < 4.0V	0.55Vcc	_	Vcc	V
			(ハのポート)		1.8V ≦ Vcc < 2.7V	0.65Vcc	_	Vcc	V
				入力レベル選択:	4.0V ≦ Vcc ≦ 5.5V	0.65Vcc	_	Vcc	V
				0.5Vcc	2.7V ≦ Vcc < 4.0V	0.7Vcc	_	Vcc	V
		1.8V ≦ Vcc < 2.7V	0.8Vcc	_	Vcc	V			
				0.71/	4.0V ≦ Vcc ≦ 5.5V	0.85Vcc	_	Vcc	V
					2.7V ≦ Vcc < 4.0V	0.85Vcc	_	Vcc	V
					1.8V ≦ Vcc < 2.7V	0.85Vcc	_	Vcc	V
VIL	L "L"入力電圧	CMOS入力以	人外		4.0V ≦ Vcc ≦ 5.5V	0	_	0.2Vcc	V
					2.7V ≦ Vcc < 4.0V	0	_	0.2Vcc	V
					1.8V ≦ Vcc < 2.7V	0	_	0.05Vcc	V
		CMOS入力	入力レベル切	入力レベル選択:	4.0V ≦ Vcc ≦ 5.5V	0	_	0.2Vcc	V
	り替え機能	0.35Vcc	2.7V ≦ Vcc < 4.0V	0	_	0.2Vcc	V		
			(ハのポート)		1.8V ≦ Vcc < 2.7V	0	_	0.2Vcc	V
				入力レベル選択: 0.5Vcc	4.0V ≦ Vcc ≦ 5.5V	0	_	0.4Vcc	V
					2.7V ≦ Vcc < 4.0V	0	_	0.3Vcc	V
					1.8V ≦ Vcc < 2.7V	0	_	0.2Vcc	V
				入力レベル選択:	4.0V ≦ Vcc ≦ 5.5V	0	_	0.55Vcc	V
				0.7Vcc	2.7V ≦ Vcc < 4.0V	0	_	0.45Vcc	V
					1.8V ≦ Vcc < 2.7V	0	_	0.35Vcc	V
IOH(sum)	"H"尖頭総出	力電流	全端子のIOH(I	peak)の総和		_	_	- 160	mA
IOH(sum)	"H"平均総出	出力電流	全端子のIOH	(avg)の総和		_	_	- 80	mA
IOH(peak)	"H"尖頭出力	1電流	ポートP10、	P11(注2)		_	_	- 40	mA
			その他の端子			_	_	- 10	mA
IOH(avg)	"H"平均出力	7電流(注1)	ポートP10、	P11(注2)		_	_	- 20	mA
			その他の端っ	7		_	_	- 5	mA
IOL(sum)	"L"尖頭総出		全端子のIoL(p	peak)の総和		_	_	160	mA
IOL(sum)	"L"平均総出	力電流	全端子のIoL			_	_	80	mA
IOL(peak)	"L"尖頭出力]電流	ポートP10、			_	_	40	mA
			その他の端っ			_	_	10	mA
IOL(avg)	"L"平均出力]電流(注1)	ポートP10、			_	_	20	mA
,			その他の端っ	<u> </u>		_	_	5	mA
f(XIN)	XIN クロック	入力発振周波	数		2.7V ≤ Vcc ≤ 5.5V	_	_	20	MHz
,		: - :	Labe		1.8V ≦ Vcc < 2.7V	_	_	5	MHz
f(XCIN)	XCINクロック				1.8V ≦ Vcc ≦ 5.5V	_	32.768	50	kHz
fOCO40M			イマRGのカウ	フントソース(注3)	2.7V ≦ Vcc ≦ 5.5V	32	_	40	MHz
fOCO-F	fOCO-F周波	数			2.7V ≦ Vcc ≦ 5.5V	_	_	20	MHz
					1.8V ≦ Vcc < 2.7V	_	_	5	MHz
_	システムクロ	ツク周波数			2.7V ≦ Vcc ≦ 5.5V	_	_	20	MHz
,					1.8V ≦ Vcc < 2.7V	_	_	5	MHz
f(BCLK)	CPUクロック	7周波数			2.7V ≦ Vcc ≦ 5.5V	_	_	20	MHz
					$1.8V \leq Vcc < 2.7V$	_		5	MHz

注1. 平均出力電流は100msの期間内での平均値です。

注2. P10DRR、P11DRR レジスタで出力トランジスタの駆動能力をHighにした場合です。駆動能力をLowにした場合は、その他の端子の値になります。

注3. fOCO40MはVcc = 2.7V~5.5Vの範囲で、タイマRC、タイマRD、タイマRGのカウントソースとして使用することができます。




図5.1 ポートP0~P4、P5_0~P5_3、P6、P7、P10、P11、P12_0~P12_3、P13のタイミング測定 回路

5.3 周辺機能の特性

表5.3 A/Dコンバータの特性

(指定のない場合は、Vcc/AVcc = Vref = 2.2V~5.5V、Vss = 0V、Topr = -20°C~85°C(Nバージョン)/ -40°C~85°C (Dバージョン)

記号	項目		油中	測定条件		規格値			
記与	垻	Ħ	测 足术计		最小 標準 最大		最大	単位	
_	分解能		Vref = AVcc		_	_	10	Bit	
_	絶対精度(注2)	10ビットモード	Vref = AVcc = 5.0V	AN0~AN19入力	_	_	±3	LSB	
			Vref = AVcc = 3.3V	AN0~AN19入力	_	_	±5	LSB	
			Vref = AVcc = 3.0V	AN0~AN19入力	_	_	±5	LSB	
			Vref = AVcc = 2.2V	AN0~AN19入力	_	_	±5	LSB	
		8ビットモード	Vref = AVcc = 5.0V	AN0~AN19入力	_	_	±2	LSB	
			Vref = AVcc = 3.3V	AN0~AN19入力	_	_	±2	LSB	
			Vref = AVcc = 3.0V	AN0~AN19入力	_	_	±2	LSB	
			Vref = AVcc = 2.2V	AN0~AN19入力	_	_	±2	LSB	
ϕ AD	A/D変換クロック	•	4.0V≦Vref = AVcc≦5.5V(注1)		2	_	20	MHz	
			3.2V≦Vref = AVcc≦5.5V(注1)		2	_	16	MHz	
			2.7V ≦ Vref = AVcc	≦5.5V(注1)	2	_	10	MHz	
			2.2V ≦ Vref = AVcc	≦5.5V(注1)	2	_	5	MHz	
_	許容信号源インピー	ーダンス			_	3		kΩ	
tconv	変換時間	10ビットモード	Vref = AVcc = 5.0V.	$\phi AD = 20MHz$	2.2	_	-	μs	
		8ビットモード	Vref = AVcc = 5.0V.	$\phi AD = 20MHz$	2.2	_	-	μs	
tsamp	サンプリング時間	•	ϕ AD = 20MHz		0.8	_		μs	
Ivref	Vref 電流		Vcc = 5V, $XIN = f1$	$= \phi AD = 20MHz$	_	45	_	μΑ	
Vref	基準電圧				2.2	_	AVcc	V	
VIA	アナログ入力電圧((注3)			0	_	Vref	V	
OCVREF	チップ内蔵基準電圧	Ē	$2MHz \le \phi AD \le 4M$	lHz	1.19	1.34	1.49	V	

注1. ウェイトモード時、ストップモード時、パワーオフモード時、フラッシュメモリの停止時、および低消費電流リードモード時では、A/D変換結果が不定になります。(これらの状態のときのA/D変換処理、およびA/D変換中のこれらの状態への遷移はしないでください。)

注2. 周辺機能停止時。

注3. アナログ入力電圧が基準電圧を超えた場合、A/D変換結果は10ビットモードでは3FFh、8ビットモードではFFhになります。

表5.4 D/A コンバータの特性

(指定のない場合は、Vcc/AVcc = Vref = 2.7V~5.5V、Topr = -20°C~85°C(Nバージョン)/ -40°C~85°C(Dバージョン))

記号	項目	測定条件			単位	
配力	人	测定未 什	最小	標準	最大	中四
_	分解能		_	_	8	Bit
_	絶対精度		_	_	2.5	LSB
tsu	設定時間		_	_	3	μs
Ro	出力抵抗		_	6	_	kΩ
lVref	基準電源入力電流	(注1)	_	_	1.5	mA

注1. D/A コンバータ1本使用、使用していないD/A コンバータの $DAi(i = 0 \sim 1)$ レジスタの値が "00h" の場合です。 A/D コンバータのラダー抵抗分は除きます。

表5.5 コンパレータAの特性

(指定のない場合は、 $Vcc = 2.7V \sim 5.5V$ 、 $Topr = -20^{\circ}C \sim 85^{\circ}C(N バージョン)/-40^{\circ}C \sim 85^{\circ}C(D バージョン))$

記号	項目	測定条件		規格値		単位
記与	横口	州	最小	標準	最大	丰四
LVREF	外部基準電圧入力範囲		1.4	_	Vcc	V
LVCMP1、 LVCMP2	外部比較電圧入力範囲		-0.3	_	Vcc + 0.3	V
_	オフセット		_	50	200	mV
_	コンパレータ出力遅延時間(注1)	立ち下がり時 Vı = Vref - 100mV	_	3	_	μs
		立ち下がり時 Vi = Vref - 1V以下	_	1.5	_	μs
		立ち上がり時 Vı = Vref + 100mV	_	2	_	μs
		立ち上がり時 VI = Vref + 1V以上	_	0.5	_	μs
_	コンパレータ動作電流	Vcc = 5.0V	_	0.5	_	μΑ

注1. デジタルフィルタ無効時。

表5.6 コンパレータBの特性

(指定のない場合は、 $Vcc = 2.7V \sim 5.5V$ 、 $Topr = -20^{\circ}C \sim 85^{\circ}C(N \mathring{N} - 2 \times 2)/(-40^{\circ}C \sim 85^{\circ}C(D \mathring{N} - 2 \times 2))$

記号	項目	測定条件		規格値		単位
配力	横口	例	最小	標準	最大	
Vref	IVREF1、IVREF3入力基準電圧		0	_	Vcc – 1.4	V
Vı	IVCMP1、IVCMP3入力電圧		- 0.3	_	Vcc + 0.3	V
_	オフセット		_	5	100	mV
td	コンパレータ出力遅延時間(注1)	Vı = Vref ± 100mV	_	0.1	_	μs
Ісмр	コンパレータ動作電流	Vcc = 5.0V	_	17.5	_	μΑ

注1. デジタルフィルタ無効時。

フラッシュメモリ(プログラムROM)の特性 表5.7

(指定のない場合は、Vcc = 2.7V ~ 5.5V、Topr = 0°C ~ 60°C)

記号	項目	測定条件		規格値		単位
配力	模口	炽足木干	最小	標準	最大	中区
_	プログラム、イレーズ回数(注1)		1,000(注2)	_	_	回
_	バイトプログラム時間		_	80	500	μs
_	ワードプログラム時間		_	120	750	μs
_	ブロックイレーズ時間		_	0.3	_	S
td(SR-SUS)	サスペンドへの遷移時間		_	_	5+CPUクロック ×3サイクル	ms
_	イレーズ開始または再開から次のサスペン ド要求までの間隔		0	_	_	ms
_	サスペンドからイレーズの再開までの時間		_	_	30+CPU クロック × 1 サイクル	μs
td(CMDRST -READY)	コマンド強制停止実行から読み出し可能に なるまでの時間		_	_	30+CPU クロック × 1 サイクル	μs
_	書き込み、消去電圧		2.7	_	5.5	V
_	読み出し電圧		1.8	_	5.5	V
_	書き込み、消去時の温度		0	_	60	°C
_	データ保持時間(注6)	周囲温度=55℃	20	_	_	年

注1. プログラム/イレーズ回数の定義

プログラム/イレーズ回数はブロックごとのイレーズ回数です。

プログラム/イレーズ回数がn回(n = 1,000)の場合、ブロックごとにそれぞれn回ずつイレーズすることができます。 例えば、1KバイトブロックのブロックAについて、それぞれ異なる番地に1バイト書き込みを1024回に分けて行った後に、そのブロックをイ レーズした場合も、プログラム/イレーズ回数は1回と数えます。ただし、イレーズ1回に対して、同一番地に複数回の書き込みをしないでく ださい(上書き禁止)。

- 注2. プログラム/イレーズ後のすべての電気的特性を保証する回数です。(保証は1~ "最小"値の範囲です。)
- 注3. 多数回の書き換えを実施するシステムの場合は、実効的な書き換え回数を減少させる工夫として、書き込み番地を順にずらしていくなどして、ブランク領域ができるだけ残らないようにプログラム(書き込み)を実施した上で1回のイレーズを行ってください。例えば一組16バイトをプ ログラムする場合、最大128組の書き込みを実施した上で1回のイレーズをすることで、実効的な書き換え回数を少なくすることができます。
- ブロックごとに何回イレーズを実施したかを情報として残し、制限回数を設けていただくことをお勧めします。 注4. ブロックイレーズでイレーズエラーが発生した場合は、イレーズエラーが発生しなくなるまでクリアステータスレジスタコマンド→ブロック イレーズコマンドを少なくとも3回実行してください。
- 注5. 不良率につきましては、ルネサスエレクトロニクス、ルネサスエレクトロニクス販売または特約店にお問い合わせください。 注6. 電源電圧またはクロックが印加されていない時間を含みます。

フラッシュメモリ(データフラッシュ ブロックA~ブロックD)の特性 表5.8 (指定のない場合は、Vcc = 2.7V ~ 5.5V、Topr = -20°C~85°C(Nバージョン)/ - 40°C~85°C(Dバージョン))

記号	項目	測定条件		規格値		単位
記与	以 口	则 及未计	最小	標準	最大	中位
_	プログラム、イレーズ回数(注1)		10,000(注2)	_	_	回
_	バイトプログラム時間 (プログラム/イレーズ回数≦1,000回)		_	160	1500	μs
_	バイトプログラム時間 (プログラム/イレーズ回数>1,000回)		_	300	1500	μs
_	ブロックイレーズ時間 (プログラム/イレーズ回数≦1,000回)		_	0.2	1	S
_	ブロックイレーズ時間 (プログラム/イレーズ回数>1,000回)		_	0.3	1	S
td(SR-SUS)	サスペンドへの遷移時間		_	_	5+CPUクロック ×3サイクル	ms
_	イレーズ開始または再開から次のサスペン ド要求までの間隔		0	_	_	ms
_	サスペンドからイレーズの再開までの時間		_	_	30+CPUクロック ×1サイクル	μs
td(CMDRST -READY)	コマンド強制停止実行から読み出し可能に なるまでの時間		_	_	30+CPU クロック × 1サイクル	μs
_	書き込み、消去電圧		2.7	_	5.5	V
_	読み出し電圧		1.8	_	5.5	V
_	書き込み、消去時の温度		- 20 (注6)	_	85	°C
_	データ保持時間(注7)	周囲温度= 55℃	20		_	年

注1 プログラム/イレーズ回数の定義

プログラム/イレーズ回数はブロックごとのイレーズ回数です。

プログラム/イレーズ回数がn回(n = 10,000)の場合、ブロックごとにそれぞれn回ずつイレーズすることができます。

例えば、1KバイトブロックのブロックAについて、それぞれ異なる番地に1バイト書き込みを1024回に分けて行った後に、そのブロックをイ レーズした場合も、プログラム/イレーズ回数は1回と数えます。ただし、イレーズ1回に対して、同一番地に複数回の書き込みをしないでく ださい(上書き禁止)。

- 注2. プログラム/イレーズ後のすべての電気的特性を保証する回数です。(保証は1~ "最小"値の範囲です。)
- 多数回の書き換えを実施するシステムの場合は、実効的な書き換え回数を減少させる工夫として、書き込み番地を順にずらしていくなどして、ブランク領域ができるだけ残らないようにプログラム(書き込み)を実施した上で1回のイレーズを行ってください。例えば一組16バイトをプ 注3. ログラムする場合、最大128組の書き込みを実施した上で1回のイレーズをすることで、実効的な書き換え回数を少なくすることができます。 加えてブロックA~ブロックDのイレーズ回数が均等になるようにすると、さらに実効的な書き換え回数を少なくすることができます。また、
- ブロックごとに何回イレーズを実施したかを情報として残し、制限回数を設けていただくことをお勧めします。 注4. ブロックイレーズでイレーズエラーが発生した場合は、イレーズエラーが発生しなくなるまでクリアステータスレジスタコマンド→ブロック イレーズコマンドを少なくとも3回実行してください。
- 注5. 不良率につきましては、ルネサスエレクトロニクス、ルネサスエレクトロニクス販売または特約店にお問い合わせください。注6. Dバージョンは -40° C。
- 注7. 電源電圧またはクロックが印加されていない時間を含みます。




図5.2 サスペンドへの遷移時間

表5.9 電圧検出0回路の特性

(指定のない場合は、Vcc = 1.8V ~ 5.5V、Topr = -20°C ~ 85°C (Nバージョン)/ -40°C ~ 85°C (Dバージョン))

記号	項目	測定条件	規格値			単位
記与			最小	標準	最大	中区
Vdet0	電圧検出レベルVdet0_0(注1)		1.80	1.90	2.05	V
	電圧検出レベルVdet0_1(注1)		2.15	2.35	2.50	V
	電圧検出レベルVdet0_2(注1)		2.70	2.85	3.05	V
	電圧検出レベルVdet0_3(注1)		3.55	3.80	4.05	V
_	電圧検出0回路反応時間(注3)	Vcc = 5V → (Vdet0_0 - 0.1)V	_	6	150	μs
		に下げたとき				
_	電圧検出回路の自己消費電流	VCA25 = 1, Vcc = 5.0V	_	1.5	_	μΑ
td(E-A)	電圧検出回路動作開始までの待ち時間(注2)		_	_	100	μs

- 注1. 電圧検出レベルはOFSレジスタのVDSEL0~VDSEL1ビットで選択してください。
- 注2. VCA2レジスタのVCA25ビットを"0"にした後、再度"1"にした場合の、電圧検出回路が動作するまでに必要な時間です。
- 注3. Vdet0を通過した時点から、電圧監視0リセットが発生するまでの時間です。

表5.10 電圧検出1回路の特性

(指定のない場合は、Vcc = 1.8V ~ 5.5V、Topr = -20°C ~ 85°C (Nバージョン)/ -40°C ~ 85°C (Dバージョン))

±1 ₽		测点名从		規格値		# / L
記号	項目	測定条件	最小	標準	最大	単位
Vdet1	電圧検出レベル Vdet1_0(注1)	Vcc立ち下がり時	2.00	2.20	2.40	V
	電圧検出レベル Vdet1_1(注1)	Vcc立ち下がり時	2.15	2.35	2.55	V
	電圧検出レベル Vdet1_2(注1)	Vcc立ち下がり時	2.30	2.50	2.70	V
	電圧検出レベル Vdet1_3(注1)	Vcc立ち下がり時	2.45	2.65	2.85	V
	電圧検出レベル Vdet1_4(注1)	Vcc立ち下がり時	2.60	2.80	3.00	V
	電圧検出レベル Vdet1_5(注1)	Vcc立ち下がり時	2.75	2.95	3.15	V
	電圧検出レベル Vdet1_6(注1)	Vcc立ち下がり時	2.85	3.10	3.40	V
	電圧検出レベル Vdet1_7(注1)	Vcc立ち下がり時	3.00	3.25	3.55	V
	電圧検出レベル Vdet1_8(注1)	Vcc立ち下がり時	3.15	3.40	3.70	V
	電圧検出レベル Vdet1_9(注1)	Vcc立ち下がり時	3.30	3.55	3.85	V
	電圧検出レベル Vdet1_A(注1)	Vcc立ち下がり時	3.45	3.70	4.00	V
	電圧検出レベル Vdet1_B(注1)	Vcc立ち下がり時	3.60	3.85	4.15	V
	電圧検出レベル Vdet1_C(注1)	Vcc立ち下がり時	3.75	4.00	4.30	V
	電圧検出レベル Vdet1_D(注1)	Vcc立ち下がり時	3.90	4.15	4.45	V
	電圧検出レベル Vdet1_E(注1)	Vcc立ち下がり時	4.05	4.30	4.60	V
	電圧検出レベルVdet1_F(注1)	Vcc立ち下がり時	4.20	4.45	4.75	V
_	電圧検出1回路のVcc立ち上がり時のヒステ	Vdet1_0~Vdet1_5選択時		0.07		V
	リシス幅	Vdet1_6~Vdet1_F選択時		0.10		V
_	電圧検出1回路反応時間(注2)	$Vcc = 5V \rightarrow (Vdet1_0 - 0.1)V$	_	60	150	μs
		に下げたとき				
_	電圧検出回路の自己消費電流	VCA26 = 1, Vcc = 5.0V	1	1.7		μΑ
td(E-A)	電圧検出回路動作開始までの待ち時間(注3)		_	_	100	μs

- 注1. 電圧検出レベルはVD1LSレジスタのVD1S0~VD1S3ビットで選択してください。
- 注2. Vdet1を通過した時点から、電圧監視1割り込み要求が発生するまでの時間です。
- 注3. VCA2 レジスタの VCA26 ビットを"0"にした後、再度"1"にした場合の、電圧検出回路が動作するまでに必要な時間です。

電圧検出2回路の特性 表 5.11

(指定のない場合は、Vcc = 1.8V ~ 5.5V、Topr = -20°C~85°C(Nバージョン)/ - 40°C~85°C(Dバージョン))

記号	項目	測定条件 -	規格値			単位
記与			最小	標準	最大	中世
Vdet2	電圧検出レベルVdet2_0(注1)	Vcc立ち下がり時	3.70	4.00	4.30	V
	電圧検出レベルVdet2_EXT(注1)	LVCMP2立ち下がり時	1.24	1.34	1.44	V
_	電圧検出2回路のVcc立ち上がり時のヒステ		_	0.10	_	V
	リシス幅					
_	電圧検出2回路反応時間(注2)	$Vcc = 5V \rightarrow (Vdet2_0 - 0.1)V$	_	20	150	μs
		に下げたとき				
_	電圧検出回路の自己消費電流	VCA27 = 1, Vcc = 5.0V	_	1.7	_	μΑ
td(E-A)	電圧検出回路動作開始までの待ち時間(注3)		_	_	100	μs


- 注1. 電圧検出レベルは検出対象で異なります。VCA2レジスタのVCA24ビットで選択してください。
- 注2. Vdet2を通過した時点から、電圧監視2割り込み要求が発生するまでの時間です。
- 注3. VCA2 レジスタの VCA27 ビットを"0"にした後、再度"1"にした場合の、電圧検出回路が動作するまでに必要な時間です。

表5.12 パワーオンリセット回路の特性(注1)

(指定のない場合は、Topr = -20°C~85°C(Nバージョン)/-40°C~85°C(Dバージョン))

	記号		測定条件		規格値		単位
		人		最小	標準	最大	中位
	trth	外部電源 Vcc の立ち上がり傾き		0	_	50000	mV/msec

注1. パワーオンリセットを使用する場合には、OFS レジスタのLVDAS ビットを"0"にして電圧監視0 リセットを有効にしてく ださい。



- 注1. Vdet0は電圧検出0回路の電圧検出レベルを示します。 詳細はユーザーズマニュアル ハードウェア編の「6. 電圧検出
- 回路」を参照してください。 注2. tw(por)は外部電源Vccを有効電圧(0.5V)以下に保持してパワーオンリセットが有効になるために必要な時間です。 電圧監視0リセットが無効な状態で電源を立ち下げた後に、電源を立ち上げるときは1ms以上保持してください。

パワーオンリセット回路の特性 図5.3

表5.13 高速オンチップオシレータ発振回路の特性

(指定のない場合は、Vcc =1.8V ~ 5.5V、Topr = -20°C~85°C(Nバージョン)/-40°C~85°C(Dバージョン))

記号	項目	測定条件		規格値		単位
配力			最小	標準	最大	中位
_	リセット解除時の高速オンチップオシ	Vcc = 1.8V ~ 5.5V	39.4	40	40.6	MHz
	レータ発振周波数	– 20°C≦Topr≦85°C				
		Vcc = 1.8V ~ 5.5V	39.4	40	40.6	MHz
		– 40°C≦Topr≦85°C				
		Vcc = 1.8V ~ 5.5V	39.6	40	40.4	MHz
		Topr = 25°C				
	FRA4 レジスタの補正値をFRA1 レジス	Vcc = 1.8V ~ 5.5V	36.311	36.864	37.417	MHz
	タに、かつFRA5レジスタの補正値を	- 20°C≦Topr≦85°C				
	FRA3レジスタに書き込んだときの高速	Vcc = 1.8V ~ 5.5V	36.311	36.864	37.417	MHz
	オンチップオシレータ発振周波数(注1)	- 40°C≦Topr≦85°C				
		Vcc = 1.8V ~ 5.5V	36.495	36.864	37.233	MHz
		Topr = 25°C				
	FRA6 レジスタの補正値をFRA1 レジス	Vcc = 1.8V ~ 5.5V	31.52	32	32.48	MHz
	タに、かつFRA7レジスタの補正値を	– 20°C≦Topr≦85°C				
	FRA3 レジスタに書き込んだときの高速	Vcc = 1.8V ~ 5.5V	31.52	32	32.48	MHz
	オンチップオシレータ発振周波数	- 40°C≦Topr≦85°C				
		Vcc = 1.8V ~ 5.5V	31.68	32	32.32	MHz
		Topr = 25°C				
_	発振安定時間	Vcc = 5.0V , Topr = 25°C	_	100	450	μS
_	発振時の自己消費電流	Vcc = 5.0V, Topr = 25°C	_	500	_	μΑ

注1. シリアルインタフェースをUARTモードで使用時に、9600bps、38400bpsなどのビットレートの設定誤差を、0%にすることができます。

表5.14 低速オンチップオシレータ発振回路の特性

(指定のない場合は、 $Vcc = 1.8V \sim 5.5V$ 、 $Topr = -20^{\circ}C \sim 85^{\circ}C(N \mathring{N} - 2 \times 2)/(N \mathring{N} - 2 \times 2)$ (1)

記号	項目	測定条件			単位	
此力	横口		最小	標準	最大	中区
fOCO-S	低速オンチップオシレータ発振周波数		112.5	125	137.5	kHz
_	発振安定時間	Vcc = 5.0V, $Topr = 25$ °C	_	30	100	μs
_	発振時の自己消費電流	Vcc = 5.0V, $Topr = 25$ °C	_	3	_	μΑ
fOCO-WDT	ウォッチドッグタイマ用低速オンチップ オシレータ発振周波数		60	125	250	kHz
	発振安定時間	Vcc = 5.0V、Topr = 25°C	-	30	100	μs
	発振時の自己消費電流	Vcc = 5.0V, $Topr = 25$ °C	1	2	1	μΑ

表5.15 電源回路の特性

(指定のない場合は、Vcc = 1.8V ~ 5.5V、Topr = 25℃)

記号	項目	測定条件	規格値 規格値			単位
			最小	標準	最大	丰四
td(P-R)	電源投入時の内部電源安定時間(注1)		_	_	2000	μs

注1. 電源投入時に、内部電源発生回路が安定するまでの待ち時間です。



注2. R8C/L3AMグループ(0.65mmピンピッチ)のみ、最小、最大規格値はTBDです。

表5.16 LCD駆動制御回路の特性

(指定のない場合は、 $Vcc = 1.8V \sim 5.5V$ 、Vss = 0V、Topr = -20°C ~ 85 °C (Nバージョン)/ -40°C ~ 85 °C (Dバージョン))

記号	項目	測定条件		規格値		単位
記写		测足术针	最小	標準	最大	甲亚
VLCD	LCD電源電圧	VLCD = VL4	2.2	_	5.5	V
VL3	VL3電圧		VL2	_	VL4	V
VL2	VL2電圧	R8C/L35C	VL1	_	VL4	V
		R8C/L36C、R8C/L38C、R8C/L3AC	VL1	_	VL3	V
VL1	VL1電圧		1	_	VL2(注3)	V
_	VL1内部生成電圧精度 (注1)		設定電圧 - 0.2	設定電圧	設定電圧 + 0.2	V
f(FR)	フレーム周波数		50	_	180	Hz
ILCD	LCD駆動制御回路電流		_	(注2)	_	μΑ

- 注1. LCR1レジスタのLVLS0~LVLS3ビットで電圧を選択します。
- 注2. 表5.19 DC特性(2)、表5.21 DC特性(4)、表5.23 DC特性(6)を参照してください。
- 注3. ただし、VL1はVCC以下の電圧にしてください。

表5.17 パワーオフモードの特性

(指定のない場合は、Vcc = 2.2V ~ 5.5V、Vss = 0V、Topr = -20°C ~ 85°C (Nバージョン)/ -40°C ~ 85°C (Dバージョン))

記号	項目	测宁冬卅		単位		
記方	人口	烈	最小	標準	最大	中位
_	パワーオフモード動作電源電圧		2.2	_	5.5	V

5.4 DC特性

表5.18 DC特性(1) [4.0V≦Vcc≦5.5V] (指定のない場合は、Topr = - 20℃~85℃(Nバージョン)/- 40℃~85℃(Dバージョン))

記号	項目		381		規	格値		単位
		- 垻日 		走宋 件	最小	標準	最大	—
Voн	"H"出力電圧	ポートP10、P11(注1)	Vcc = 5V	Iон = – 20mA	Vcc - 2.0	_	Vcc	V
		その他の端子	Vcc = 5V	Iон = – 5mA	Vcc - 2.0	_	Vcc	V
		XOUT	Vcc = 5V	$IOH = -200 \mu A$	1.0	_		V
Vol	"L"出力電圧	ポートP10、P11(注1)	Vcc = 5V	IoL = 20mA	_	_	2.0	V
		その他の端子	Vcc = 5V	IoL = 5mA	_	_	2.0	V
		XOUT	Vcc = 5V	IoL = 200μA	_	_	0.5	V
VT+-VT-	ヒステリシス	INTO, INT1, INT2, INT3, INT4, INT5, INT6, INT7, KIO, KI1, KI2, KI3, KI4, KI5, KI6, KI7, TRAIO, TRCIOA, TRCIOB, TRCIOC, TRCIOD, TRDIOAO, TRDIOBO, TRDIOCO, TRDIODO, TRDIOCO, TRDIODI, TRCTRG, TRCCLK, TRGCLKA, TRGCLKB, TRGIOA, TRGIOB, ADTRG, RXDO, RXD1, RXD2, CLKO, CLK1, CLK2, SSI, SCL, SDA, SSO RESET, WKUP0			0.05	1.0		V
Iн	"H"入力電流	•	VI = 5.0V, $VCC = 5$	5.0V	_	_	5.0	μΑ
lıL	"L"入力電流		VI = 0V, $Vcc = 5.0$	0V	_	_	- 5.0	μΑ
RPULLUP	プルアップ抵抗		VI = 0V, $Vcc = 5.0$	0V	25	50	100	kΩ
RfXIN	帰還抵抗	XIN			_	0.3	_	МΩ
RfXCIN	帰還抵抗	XCIN			_	14	_	МΩ
VRAM	RAM保持電圧	1	ストップモード時		1.8	_	_	V

注1. P10DRR、P11DRR レジスタで出力トランジスタの駆動能力をHighにした場合です。駆動能力をLowにした場合は、その他の端子の値になります。

表5.19 DC特性(2) [4.0V≦Vcc≦5.5V]

(指定のない場合は、Topr = -20°C~85°C(Nバージョン)/-40°C~85°C(Dバージョン))

		ĺ	26.1C.C	n mer			則定条件	ı	T	規格値				
号	項目		発振回 XIN(注2)	路 XCIN	オンチップオシ 高速(fOCO-F)	レータ 低速	CPU クロック	低消費電力設定	その他	最小	標準 (注3)	最大	単	
:C	電源	高速	20MHz	停止	停止	125kHz	分周なし	_		+_	7.0	15	n	
-	電流		16MHz	停止	停止	125kHz	分周なし	_		+-	5.6	12.5	_	
	(注1)		10MHz	停止	停止	125kHz		_		+-	3.6	_	t	
			20MHz	停止	停止	125kHz	8分周	_		1_	3.0	_	t	
			16MHz	停止	停止	125kHz	8分周	_		+-	2.2	_	t	
			10MHz	停止	停止	125kHz	8分周	_		-	1.5		t	
		高速オンチップ	停止	停止	20MHz	125kHz		_		+=	7.0	15	Ŧ	
		商迷オンテップ	停止	停止	20MHz	125kHz	8分周			+=	3.0	13	Ŧ	
		,,,,,			4MHz	125kHz		— MOTUO "4"		+	1	_	Ŧ	
			停止	停止	4IVITZ	123KHZ	16分周	MSTIIC = "1" MSTTRD = "1" MSTTRC = "1" MSTTRG = "1"		_	'			
		低速オンチップ オシレータモード	停止	停止	停止	125kHz	8分周	FMR27 = "1" VCA20 = "0"		_	90	400	Î	
		低速 クロックモード	停止	32kHz	停止	停止	分周なし	FMR27 = "1" VCA20 = "0"		_	100	400	Î	
			停止	32kHz	停止	停止	分周なし	FMSTP = "1" VCA20 = "0"	フラッシュメモリ停止 RAM上のプログラム動作	_	55	_	1	
		ウェイトモード	停止	停止	停止	125kHz	_	VCA27 = "0" VCA26 = "0" VCA25 = "0" VCA20 = "1"	WAIT命令実行中 周辺クロック動作	_	15	100		
			停止	停止	停止	125kHz	-	VCA27 = "0" VCA26 = "0" VCA25 = "0" VCA20 = "1" CM02 = "1" CM01 = "1"	WAIT命令実行中 周辺クロック停止		4	90		
			停止	32kHz	停止	停止	_	VCA27 = "0" VCA26 = "0" VCA25 = "0" VCA20 = "1"	WAIT命令実行中 周辺クロック停止 タイマRE動作 (リアルタイム LCD駆動制御回路(注5)		7	_		
								CM02 = "1" CM01 = "0"	クロックモード) 内部昇圧回路使用時					
			停止	32kHz	停止	停止	_	VCA27 = "0" VCA26 = "0" VCA25 = "0" VCA20 = "1" CM02 = "1" CM01 = "1"	WAIT命令実行中 周辺クロック停止 タイマRE動作 (リアルタイムクロックモード)	_	3.5			
		ストップモード	停止	停止	停止	停止	_	VCA27 = "0" VCA26 = "0" VCA25 = "0" CM10 = "1"	Topr=25℃ 周辺クロック停止	_	2.0	5.0		
			停止	停止	停止	停止	_	VCA27 = "0" VCA26 = "0" VCA25 = "0" CM10 = "1"	Topr=85℃ 周辺クロック停止	_	15	_		
		パワーオフモード	停止	停止	停止	停止	l	_	パワーオフ0 Topr=25°C	_	0.02	0.2		
			停止	停止	停止	停止	_	_	パワーオフ0 Topr=85℃	_	0.4			
			停止	32kHz	停止	停止	_	_	パワーオフ1 Topr=25℃	_	1.6	3.2		
			停止	32kHz	停止	停止			パワーオフ1 Topr=85℃		2.0			

- 注1. Vcc = 4.0V ~ 5.5V、シングルチップモードで、出力端子は開放、その他の端子はVss。
- 注2. XINは方形波入力。
- 注3. Vcc = 5.0V。
- 注4. VLCD = Vcc、VL4 ~ VL1に外付け分割抵抗を使用、1/3バイアス、1/4デューティ、f(FR) = 64Hz、SEG0 ~ SEG55選択、セグメント出力端子およびコモン出力端子は開放。規格値には外付け分割抵抗に流れる電流を含みません。
- 注5. 内部昇圧回路を使用、LCR1 レジスタのLVLS3~LVLS0 ビット= "1011b"、1/3 バイアス、1/4 デューティ、f(FR) = 64Hz、 SEG0~SEG55選択、セグメント出力端子およびコモン出力端子は開放。



表5.20 DC特性(3) [2.7V≦Vcc<4.0V] (指定のない場合は、Topr = -20°C~85°C(Nバージョン)/-40°C~85°C(Dバージョン))

記号			測定条件		規格値		単位
配方		块 日	则	最小	標準	最大	
Vон	"H"出力電圧	ポートP10、P11(注1)	Iон = - 5mA	Vcc - 0.5	_	Vcc	V
ļ		その他の端子	Iон = - 1mA	Vcc - 0.5	_	Vcc	V
ļ		XOUT	Ioн = - 200μA	1.0	_	_	V
Vol	"L"出力電圧	ポートP10、P11(注1)	IoL = 5mA	_	_	0.5	V
ļ		その他の端子	IoL = 1mA	_	_	0.5	V
ļ		XOUT	IoL = 200μA	_	_	0.5	V
VT+-VT-	ヒステリシス	INTO, INT1, INT2, INT3, INT4, INT5, INT6, INT7, KIO, KI1, KI2, KI3, KI4, KI5, KI6, KI7, TRAIO, TRCIOA, TRCIOA, TRDIOAO, TRDIOAO, TRDIOAO, TRDIOA1, TRDIOC1, TRDIOC1, TRDIOC1, TRDIOC1, TRDIOC1, TRDIOC1, TRDIOC1, TRCICK, TRGCLKA, TRGCLKA, TRGCLKA, TRGCLKA, TRGCLKA, TRGIOA, TRGIOB, ADTRG, RXD0, RXD1, RXD2, CLK0, CLK1, CLK2, SSI, SCL, SDA, SSO		0.05	0.4		V
Іін	 "H"入力電流		VI = 3.0V, Vcc = 3.0V	_		5.0	μΑ
lıL	"L"入力電流		VI = 0V, Vcc = 3.0V	_		— 5.0	μΑ
RPULLUP	プルアップ抵抗		VI = 0V, Vcc = 3.0V	30	100	170	kΩ
RfXIN	帰還抵抗	XIN		_	0.3	_	МΩ
RfXCIN	帰還抵抗	XCIN		_	14	_	МΩ
VRAM	RAM保持電圧	l	ストップモード時	1.8	_	_	V

注1. P10DRR、P11DRR レジスタで出力トランジスタの駆動能力をHighにした場合です。駆動能力をLowにした場合は、その他の端子の値になります。

表5.21 DC特性(4) [2.7V≦Vcc<4.0V]

(指定のない場合は、Topr = -20°C~85°C(Nバージョン)/-40°C~85°C(Dバージョン))

			2015	- Date	1 1.		測定条件	1				規格値	_	
記号	項目		発振回 XIN(注2)	路 XCIN	オンチップオシ 高速(fOCO-F)	レータ 低速	CPU クロック	低消費電力設定		その他	最小	標準 (注3)	最大	単化
Icc	電源	高速	20MHz	停止	停止	125kHz	分周なし	_			<u> </u>	7.0	14.5	m
	電流		10MHz	停止	停止	125kHz		_			_	3.6	10	m
	(注1)		20MHz	停止	停止	125kHz	8分周	_			_	3.0	_	m
			10MHz	停止	停止	125kHz	8分周	_			_	1.5	_	m
		高速オンチップ	停止	停止	20MHz	125kHz	分周なし	_			_	7.0	14.5	m.
		オシレータモード	停止	停止	20MHz	125kHz	8分周	_			_	3.0	_	m.
			停止	停止	10MHz	125kHz	分周なし	_			_	4.0	_	m
			停止	停止	10MHz	125kHz	8分周	_			_	1.7	_	m.
			停止	停止	4MHz	125kHz	16分周	MSTIIC = "1" MSTTRD = "1" MSTTRC = "1" MSTTRG = "1"			_	1	_	m
		低速オンチップ オシレータモード	停止	停止	停止	125kHz	8分周	FMR27 = "1" VCA20 = "0"			_	85	390	μ
		低速 クロックモード	停止	32kHz	停止	停止	分周なし	FMR27 = "1" VCA20 = "0"			_	90	400	μ
			停止	32kHz	停止	停止	分周なし	FMSTP = "1" VCA20 = "0"	フラッシュメモリ RAM上のプログラ		_	50	_	μ
		ウェイトモード	停止	停止	停止	125kHz	_	VCA27 = "0" VCA26 = "0" VCA25 = "0" VCA20 = "1"	WAIT命令実行中 周辺クロック動作			15	90	μ
			停止	停止	停止	125kHz	_	VCA27 = "0" VCA26 = "0" VCA25 = "0" VCA20 = "1" CM02 = "1" CM01 = "1"	WAIT命令実行中 周辺クロック停止		_	5	80	μ
			停止	32kHz	停止	停止	_	VCA27 = "0" VCA26 = "0" VCA25 = "0" VCA20 = "1"	周辺クロック停止 タイマRE動作 (リアルタイム	LCD駆動制御回路(注4) 外付け分割抵抗使用時 LCD駆動制御回路(注5)	_	5	_	μ
								CM02 = "1" CM01 = "0"	クロックモード)	内部昇圧回路使用時				
			停止	32kHz	停止	停止	_	VCA27 = "0" VCA26 = "0" VCA25 = "0" VCA20 = "1" CM02 = "1" CM01 = "1"	WAIT命令実行中 周辺クロック停止 タイマRE動作 (リアルタイムクロ			3.5		μ
		ストップモード	停止	停止	停止	停止	_	VCA27 = "0" VCA26 = "0" VCA25 = "0" CM10 = "1"	Topr=25℃ 周辺クロック停止			2	5.0	μ
			停止	停止	停止	停止	_	VCA27 = "0" VCA26 = "0" VCA25 = "0" CM10 = "1"	Topr=85℃ 周辺クロック停止			13.0		μ
		パワーオフモード	停止	停止	停止	停止	_	_	パワーオフ0 Topr=25°C		-	0.02	0.2	μ
			停止	停止	停止	停止	_	_	パワーオフ0 Topr=85°C		_	0.3	_	μ
			停止	32kHz	停止	停止	_	_	パワーオフ1 Topr=25°C			1.4	2.8	μ
			停止	32kHz	停止	停止	_	_	パワーオフ1 Topr=85°C		_	1.8	_	μ

- 注1. Vcc = 2.7V~4.0V、シングルチップモードで、出力端子は開放、その他の端子はVss。
- 注2. XINは方形波入力。
- 注3. Vcc = 3.0V。
- 注4. VLCD = Vcc、VL4 ~ VL1に外付け分割抵抗を使用、1/3バイアス、1/4デューティ、f(FR) = 64Hz、SEG0 ~ SEG55選択、セグメント出力端子およびコモン出力端子は開放。規格値には外付け分割抵抗に流れる電流を含みません。
- 注5. 内部昇圧回路を使用、LCR1 レジスタのLVLS3~LVLS0 ビット= "1011b"、1/3 バイアス、1/4 デューティ、f(FR) = 64Hz、 SEG0~SEG55選択、セグメント出力端子およびコモン出力端子は開放。



表5.22 DC特性(5) [1.8V≦Vcc<2.7V] (指定のない場合は、Topr = -20°C~85°C(Nバージョン)/-40°C~85°C(Dバージョン))

記号	項目		測定条件		規格値		単位
		块口		最小	標準	最大	
Voн	"H"出力電圧	ポートP10、P11(注1)	IOH = - 2mA	Vcc - 0.5		Vcc	V
		その他の端子	Iон = - 1mA	Vcc - 0.5	1	Vcc	V
		XOUT	IOH = - 200μA	1.0	_	_	V
Vol	"L"出力電圧	ポートP10、P11(注1)	IoL = 2mA	_	_	0.5	V
		その他の端子	IoL = 1mA	_	_	0.5	V
		XOUT	IOL = 200μA	_	I	0.5	V
VT+-VT-	ヒステリシス	INTO, INT1, INT2, INT3, INT4, INT5, INT6, INT7, KIO, KI1, KI2, KI3, KI4, KI5, KI6, KI7, TRAIO, TRCIOA, TRCIOA, TRDIOAO, TRDIOAO, TRDIOAO, TRDIOAO, TRDIOAO, TRDIOAO, TRDIOAI, TRDIOCI, TRDIOAI, TRDIOCI, TRDIOCI, TRDIOCI, TRDIOCI, TROIOCI, TROIOCI, TROIOCI, TROIOCI, TROIOCI, TROIOCI, TROICCI,		0.05	0.4		V
Iн	"H"入力電流		VI = 1.8V, Vcc = 1.8V	_	_	4.0	μΑ
lıL	"L"入力電流		VI = 0V, Vcc = 1.8V	_	_	-4.0	μΑ
RPULLUP	プルアップ抵抗		VI = 0V, Vcc = 1.8V	60	160	420	kΩ
RfXIN	帰還抵抗	XIN			0.3	_	МΩ
RfXCIN	帰還抵抗	XCIN		_	14	_	МΩ
VRAM	RAM保持電圧	l	ストップモード時	1.8	_	_	V

注1. P10DRR、P11DRR レジスタで出力トランジスタの駆動能力をHighにした場合です。駆動能力をLowにした場合は、その他の端子の値になります。

表5.23 DC特性(6) [1.8V≦Vcc<2.7V]

(指定のない場合は、Topr = -20°C~85°C(Nバージョン)/-40°C~85°C(Dバージョン))

		測定条件									規格値		
記号	項目		発振回		オンチップオシ		CPU	低消費電力設定	その他	最小	標準	最大	単位
			XIN(注2)	XCIN	高速(fOCO-F)	低速	クロック	似用其电力政定	その他	取小	(注3)	取八	
Icc		高速	5MHz	停止	停止		分周なし	_		_	2.2	_	mA
	電流 (注1)	クロックモード	5MHz	停止	停止	125kHz	8分周	_		_	0.8	_	mA
	(1/1)	高速オンチップ	停止	停止	5MHz	125kHz	分周なし	_		_	2.5	10	mA
		オシレータモード	停止	停止	5MHz	125kHz	8分周	_		_	1.7	_	mA
			停止	停止	4MHz	125kHz	16分周	MSTIIC = "1"		_	1	_	mA
								MSTTRD = "1" MSTTRC = "1" MSTTRG = "1"					
		低速オンチップ オシレータモード	停止	停止	停止	125kHz	8分周	FMR27 = "1" VCA20 = "0"		-	90	300	μΑ
		低速 クロックモード	停止	32kHz	停止	停止	分周なし	FMR27 = "1" VCA20 = "0"		-	90	400	μΑ
			停止	32kHz	停止	停止	分周なし	FMSTP = "1" VCA20 = "0"	フラッシュメモリ停止 RAM上のプログラム動作	-	45	_	μΑ
		ウェイトモード	停止	停止	停止	125kHz	_	VCA27 = "0" VCA26 = "0" VCA25 = "0" VCA20 = "1"	WAIT命令実行中 周辺クロック動作	_	15	90	μА
			停止	停止	停止	125kHz	_	VCA27 = "0" VCA26 = "0" VCA25 = "0" VCA20 = "1" CM02 = "1" CM01 = "1"	WAIT命令実行中 周辺クロック停止	_	4	80	μΑ
			停止	32kHz	停止	停止	_	VCA27 = "0" VCA26 = "0" VCA25 = "0" VCA20 = "1" CM02 = "1"	WAIT命令実行中 周辺クロック停止 タイマRE動作 (リアルタイム クロックモード) 内部界圧回路使用時		11	_	μΑ
				20111	<u>.</u>			CM01 = "0"			0.5		
			停止	32kHz	停止	停止	_	VCA27 = "0" VCA26 = "0" VCA25 = "0" VCA20 = "1" CM02 = "1" CM01 = "1"	WAIT命令実行中 周辺クロック停止 タイマRE動作 (リアルタイムクロックモード)		3.5	_	μΑ
		ストップモード	停止	停止	停止	停止	_	VCA27 = "0" VCA26 = "0" VCA25 = "0" CM10 = "1"	Topr=25℃ 周辺クロック停止	_	2.0	5.0	μА
			停止	停止	停止	停止	_	VCA27 = "0" VCA26 = "0" VCA25 = "0" CM10 = "1"	Topr=85℃ 周辺クロック停止	_	13	_	μА
		パワーオフモード	停止	停止	停止	停止	_	_	パワーオフ0 Topr=25°C	-	0.02	0.2	μΑ
			停止	停止	停止	停止	_	_	パワーオフ0 Topr=85℃	-	0.3	_	μΑ
			停止	32kHz	停止	停止	_	_	パワーオフ1 Topr=25°C	-	1.3	2.6	μΑ
			停止	32kHz	停止	停止	_	_	パワーオフ1 Topr=85°C	-	1.7	-	μΑ

- 注1. Vcc = 1.8V ~ 2.7V、シングルチップモードで、出力端子は開放、その他の端子はVss。
- 注2. XINは方形波入力。
- 注3. Vcc = 2.2V。
- 注4. VLCD = Vcc、VL4~VL1に外付け分割抵抗を使用、1/3バイアス、1/4デューティ、f(FR) = 64Hz、SEG0~SEG55選択、セグメント出力端子およびコモン出力端子は開放。規格値には外付け分割抵抗に流れる電流を含みません。
- 注5. 内部昇圧回路を使用、LCR1 レジスタのLVLS3~LVLS0 ビット= "1011b"、1/3バイアス、1/4 デューティ、f(FR) = 64Hz、SEG0~SEG55選択、セグメント出力端子およびコモン出力端子は開放。

5.5 AC特性

表 5.24 シンクロナスシリアルコミュニケーションユニット(SSU)のタイミング条件 (指定のない場合は、 $Vcc=1.8V\sim5.5V$ 、Vss=0V、 $Topr=-20^{\circ}C\sim85^{\circ}C$ (Nバージョン)/ $-40^{\circ}C\sim85^{\circ}C$ (Dバージョン))

記号	項目		测点条件		規格値		単位
記写	項目		測定条件	最小	標準	最大	甲亚
tsucyc	SSCKクロックサイクル時間			4	_	_	tcyc
							(注1)
tHI	SSCKクロック"H"パルス幅			0.4	-	0.6	tsucyc
tLO	SSCKクロック"L"パルス幅			0.4	_	0.6	tsucyc
trise	SSCKクロック立ち上がり時間	マスタ		_	-	1	tcyc
							(注1)
		スレーブ		_	-	1	μs
tFALL	SSCKクロック立ち下がり時間	マスタ		_	_	1	tcyc
							(注1)
		スレーブ		_	-	1	μs
tsu	SSO、SSIデータ入力セットアッ	プ時間		100	_	_	ns
tн	SSO、SSIデータ入力ホールド問	寺間		1	_	_	tcyc
							(注1)
tLEAD	SCS セットアップ時間	スレーブ		1tcyc+50	_	_	ns
tlag	SCSホールド時間	スレーブ		1tcyc+50	_	_	ns
ton	SSO、SSIデータ出力遅延時間			_	_	1	tcyc
							(注1)
tsa	SSIスレーブアクセス時間		2.7V ≦ Vcc ≦ 5.5V	_	_	1.5tcyc+100	ns
			1.8V ≦ Vcc < 2.7V	_	_	1.5tcyc+200	ns
tor	SSIスレーブアウト開放時間		2.7V ≦ Vcc ≦ 5.5V	_	_	1.5tcyc+100	ns
			1.8V ≦ Vcc < 2.7V	_	_	1.5tcyc+200	ns

注1. 1tcyc = 1/f1 (s)




図5.4 シンクロナスシリアルコミュニケーションユニット(SSU)の入出力タイミング(マスタ)




図5.5 シンクロナスシリアルコミュニケーションユニット(SSU)の入出力タイミング(スレーブ)




図5.6 シンクロナスシリアルコミュニケーションユニット(SSU)の入出力タイミング(クロック同期式 通信モード)

表 5.25 I²C バスインタフェースのタイミング条件 (指定のない場合は、Vcc = 1.8V ~ 5.5V、Vss = 0V、Topr = -20°C ~ 85°C (Nバージョン)/ -40°C ~ 85°C (Dバージョン))

記号	項目	测宁冬卅	,	見格値		単位
記方		測定条件	最小	標準	最大	甲亚
tscl	SCL入力サイクル時間		12tcyc + 600(注1)	_	_	ns
tsclh	SCL入力 "H" パルス幅		3tcyc + 300(注1)		_	ns
tscll	SCL入力 "L" パルス幅		5tcyc + 500(注1)		_	ns
t sf	SCL、SDA入力立ち下がり時間		_		300	ns
tsp	SCL、SDA入力スパイクパルス除去時間		_	_	1tcyc(注1)	ns
tBUF	SDA入力バスフリー時間		5tcyc(注1)	_	_	ns
tstah	開始条件入力ホールド時間		3tcyc(注1)	_	_	ns
tstas	再送開始条件入力セットアップ時間		3tcyc(注1)	_	_	ns
tstop	停止条件入力セットアップ時間		3tcyc(注1)	_	_	ns
tsdas	データ入力セットアップ時間		1tcyc + 40(注1)	_	_	ns
tsdah	データ入力ホールド時間		10	_	_	ns

注1. 1tcyc = 1/f1 (s)




図5.7 I²Cバスインタフェースの入出力タイミング

表5.26 外部クロック入力(XIN、XCIN)のタイミング条件

(指定のない場合は、 $Vcc = 1.8V \sim 5.5V$ 、Vss = 0V、 $Topr = -20^{\circ}C \sim 85^{\circ}C(N \mathring{N} - 20) / -40^{\circ}C \sim 85^{\circ}C(D \mathring{N} - 20)$)

			規格値							
記号	項目	Vcc = 2.2V,	Topr = 25°C	Vcc = 3V	Topr = 25°C	Vcc = 5V	Topr = 25°C	単位		
		最小	最大	最小	最大	最小	最大			
tc(XIN)	XIN入力サイクル時間	200	_	50	_	50	_	ns		
twh(xin)	XIN入力 "H" パルス幅	90	_	24	_	24	_	ns		
tWL(XIN)	XIN入力 "L" パルス幅	90	_	24	_	24	_	ns		
tc(XCIN)	XCIN入力サイクル時間	14	_	14	_	14	_	μs		
twh(xcin)	XCIN入力 "H" パルス幅	7	_	7	_	7	_	μs		
tWL(XCIN)	XCIN入力 "L" パルス幅	7	_	7	_	7	_	μs		




図5.8 外部クロック入力タイミング

表5.27 TRAIOのタイミング条件

(指定のない場合は、 $Vcc = 1.8V \sim 5.5V$ 、Vss = 0V、Topr = -20°C ~ 85 °C (Nバージョン)/ -40°C ~ 85 °C (Dバージョン))

			規格値							
記号	項目	Vcc = 2.2V,	Topr = 25°C	Vcc = 3V	Topr = 25°C	Vcc = 5V	Topr = 25°C	単位		
		最小	最大	最小	最大	最小	最大			
tc(TRAIO)	TRAIO入力サイクル時間	500	_	300	_	100	_	ns		
twh(traio)	TRAIO入力 "H" パルス幅	200	_	120	_	40	_	ns		
twl(traio)	TRAIO入力 "L" パルス幅	200	_	120	_	40	_	ns		




図5.9 TRAIOの入力タイミング

表5.28 シリアルインタフェースのタイミング条件 (指定のない場合は、Vcc = 1.8V ~ 5.5V、Vss = 0V、Topr = -20°C ~ 85°C (Nバージョン)/ -40°C ~ 85°C (Dバージョン))

	項目	規格値						
記号		Vcc = 2.2V	Topr = 25°C	Vcc = 3V, $Topr = 25$ °C		Vcc = 5V, Topr = 25°C		単位
		最小	最大	最小	最大	最小	最大	
tc(CK)	CLKi入力サイクル時間	800	_	300	_	200	_	ns
tW(CKH)	CLKi入力 "H" パルス幅	400	_	150	_	100	_	ns
tW(CKL)	CLKi入力 "L" パルス幅	400	_	150	_	100	_	ns
td(C-Q)	TXDi出力遅延時間	_	200	_	80	_	50	ns
th(C-Q)	TXDiホールド時間	0	_	0	_	0	_	ns
tsu(D-C)	RXDi入力セットアップ時間	150	_	70	_	50	_	ns
th(C-D)	RXDi入力ホールド時間	90	_	90	_	90	_	ns

 $i = 0 \sim 2$




図5.10 シリアルインタフェースの入出力タイミング

表 5.29 外部割り込み INTi (i = 0~7)、キー入力割り込み Kli (i = 0~7)のタイミング条件 (指定のない場合は、Vcc = 1.8V~5.5V、Vss = 0V、Topr = -20°C~85°C (Nバージョン)/ -40°C~85°C (Dバージョン))

	項目	規格値						
記号		Vcc = 2.2V, $Topr = 25$ °C		Vcc = 3V, Topr = 25°C		Vcc = 5V, $Topr = 25$ °C		単位
		最小	最大	最小	最大	最小	最大	
tW(INH)	<u>INT</u> i入力 "H" パルス幅、 Kli入力 "H" パルス幅	1000 (注1)	_	380 (注1)	_	250 (注1)	_	ns
tW(INL)	<u>INT</u> i入力 "L" パルス幅、 Kli入力 "L" パルス幅	1000 (注2)	_	380 (注2)	_	250 (注2)	_	ns

- 注1. INTi入力フィルタ選択ビットでフィルタありを選択した場合、INTi入力 "H" パルス幅の最小値は(1/デジタルフィルタサンプリング周波数×3)と最小値のいずれか値の大きい方となります。
 注2. INTi入力フィルタ選択ビットでフィルタありを選択した場合、INTi入力 "L" パルス幅の最小値は(1/デジタルフィルタサン
- 注2. INTi入力フィルタ選択ビットでフィルタありを選択した場合、INTi入力 "L" パルス幅の最小値は(1/デジタルフィルタサンプリング周波数×3)と最小値のいずれか値の大きい方となります。







図5.11 外部割り込みINTiおよびキー入力割り込みKliの入力タイミング


外形寸法図


外形寸法図の最新版や実装に関する情報は、ルネサスエレクトロニクスホームページの「パッケージ」に 掲載されています。

















改訂記録	R8C/L35Mグループ、R8C/L36Mグループ、R8C/L38Mグループ、R8C/L3AMグループ	データシート
------	---	--------

Rev. 発行日		改訂内容		
itev.	光1]口	ページ	ポイント	
0.01	2010.09.30	1	初版発行	
0.02	2010.11.02	全ページ	「暫定版」 表記	
		29	表 4.1 0030h「電圧監視回路制御レジスタ」→「電圧監視回路コンパ	
			レータA制御レジスタ」	
		45 ~ 68	「5. 電気的特性」 追記	
0.03	2011.04.15	3	表 1.2 注 2、表 1.3 注 1 変更	
		6	表 1.6 「消費電流」 変更	
		28	3. 「内部ROM・・・に配置されます。」 削除	
		38~40	表4.10~表4.12 「0248h」~「026Fh」、「02A8h」~「02BFh」、	
			「02C0h」~「02CFh」 変更	
		53	表5.11 「Vdet2」 変更	
		54	表5.13 変更、注2 追記	
		57、59、	表5.19、表5.21、表5.23 「高速」→「高速(fOCO-F)」、	
		61	「パワーオフモード」 変更	
1.00	2011.06.28	10	表 1.10、図 1.4 追記	
		50	表5.7 「ワードプログラム時間」行 追記	
		54	表5.13 変更	

すべての商標および登録商標は、それぞれの所有者に帰属します。

製品ご使用上の注意事項

ここでは、マイコン製品全体に適用する「使用上の注意事項」について説明します。個別の使用上の注意 事項については、本文を参照してください。なお、本マニュアルの本文と異なる記載がある場合は、本文の 記載が優先するものとします。

1. 未使用端子の処理

【注意】未使用端子は、本文の「未使用端子の処理」に従って処理してください。

CMOS 製品の入力端子のインピーダンスは、一般に、ハイインピーダンスとなっています。未使用端子を開放状態で動作させると、誘導現象により、LSI 周辺のノイズが印加され、LSI 内部で貫通電流が流れたり、入力信号と認識されて誤動作を起こす恐れがあります。未使用端子は、本文「未使用端子の処理」で説明する指示に従い処理してください。

2. 電源投入時の処置

【注意】電源投入時は、製品の状態は不定です。

電源投入時には、LSIの内部回路の状態は不確定であり、レジスタの設定や各端子の状態は不定です。

外部リセット端子でリセットする製品の場合、電源投入からリセットが有効になるまでの期間、端子の状態は保証できません。

同様に、内蔵パワーオンリセット機能を使用してリセットする製品の場合、電源投入からリセットの かかる一定電圧に達するまでの期間、端子の状態は保証できません。

3. リザーブアドレス (予約領域) のアクセス禁止

【注意】リザーブアドレス(予約領域)のアクセスを禁止します。

アドレス領域には、将来の機能拡張用に割り付けられているリザーブアドレス(予約領域)があります。これらのアドレスをアクセスしたときの動作については、保証できませんので、アクセスしないようにしてください。

4. クロックについて

【注意】リセット時は、クロックが安定した後、リセットを解除してください。

プログラム実行中のクロック切り替え時は、切り替え先クロックが安定した後に切り替えてください。

リセット時、外部発振子(または外部発振回路)を用いたクロックで動作を開始するシステムでは、 クロックが十分安定した後、リセットを解除してください。また、プログラムの途中で外部発振子 (または外部発振回路)を用いたクロックに切り替える場合は、切り替え先のクロックが十分安定し てから切り替えてください。

5. 製品間の相違について

【注意】型名の異なる製品に変更する場合は、製品型名ごとにシステム評価試験を実施してください。

同じグループのマイコンでも型名が違うと、内部 ROM、レイアウトパターンの相違などにより、電気的特性の範囲で、特性値、動作マージン、ノイズ耐量、ノイズ輻射量などが異なる場合があります。型名が違う製品に変更する場合は、個々の製品ごとにシステム評価試験を実施してください。

ご注意書き

- 1. 本資料に記載されている内容は本資料発行時点のものであり、予告なく変更することがあります。当社製品のご購入およびご使用にあたりましては、事前に当社営業窓口で最新の情報をご確認いただきますとともに、当社ホームページなどを通じて公開される情報に常にご注意ください。
- 2. 本資料に記載された当社製品および技術情報の使用に関連し発生した第三者の特許権、著作権その他の知的財産権の侵害等に関し、当社は、一切その責任を負いません。当社は、本資料に基づき当社または第三者の特許権、著作権その他の知的財産権を何ら許諾するものではありません。
- 3. 当社製品を改造、改変、複製等しないでください。
- 4. 本資料に記載された回路、ソフトウェアおよびこれらに関連する情報は、半導体製品の動作例、応用例を説明するものです。お客様の機器の設計において、回路、 ソフトウェアおよびこれらに関連する情報を使用する場合には、お客様の責任において行ってください。これらの使用に起因しお客様または第三者に生じた損害 に関し、当社は、一切その責任を負いません。
- 5. 輸出に際しては、「外国為替及び外国貿易法」その他輸出関連法令を遵守し、かかる法令の定めるところにより必要な手続を行ってください。本資料に記載されている当社製品および技術を大量破壊兵器の開発等の目的、軍事利用の目的その他軍事用途の目的で使用しないでください。また、当社製品および技術を国内外の法令および規則により製造・使用・販売を禁止されている機器に使用することができません。
- 6. 本資料に記載されている情報は、正確を期すため慎重に作成したものですが、誤りがないことを保証するものではありません。万一、本資料に記載されている情報の誤りに起因する損害がお客様に生じた場合においても、当社は、一切その責任を負いません。
- 7. 当社は、当社製品の品質水準を「標準水準」、「高品質水準」および「特定水準」に分類しております。また、各品質水準は、以下に示す用途に製品が使われることを意図しておりますので、当社製品の品質水準をご確認ください。お客様は、当社の文書による事前の承諾を得ることなく、「特定水準」に分類された用途に当社製品を使用することができません。また、お客様は、当社の文書による事前の承諾を得ることなく、意図されていない用途に当社製品を使用することができません。当社の文書による事前の承諾を得ることなく、「特定水準」に分類された用途または意図されていない用途に当社製品を使用したことによりお客様または第三者に生じた損害等に関し、当社は、一切その責任を負いません。なお、当社製品のデータ・シート、データ・ブック等の資料で特に品質水準の表示がない場合は、標準水準製品であることを表します。

標準水準: コンピュータ、OA機器、通信機器、計測機器、AV機器、家電、工作機械、パーソナル機器、産業用ロボット

高品質水準: 輸送機器(自動車、電車、船舶等)、交通用信号機器、防災・防犯装置、各種安全装置、生命維持を目的として設計されていない医療機器

(厚生労働省定義の管理医療機器に相当)

特定水準: 航空機器、航空宇宙機器、海底中継機器、原子力制御システム、生命維持のための医療機器(生命維持装置、人体に埋め込み使用するもの、治療

行為(患部切り出し等)を行うもの、その他直接人命に影響を与えるもの)(厚生労働省定義の高度管理医療機器に相当)またはシステム等

- 8. 本資料に記載された当社製品のご使用につき、特に、最大定格、動作電源電圧範囲、放熱特性、実装条件その他諸条件につきましては、当社保証範囲内でご使用ください。当社保証範囲を超えて当社製品をご使用された場合の故障および事故につきましては、当社は、一切その責任を負いません。
- 9. 当社は、当社製品の品質および信頼性の向上に努めておりますが、半導体製品はある確率で故障が発生したり、使用条件によっては誤動作したりする場合があります。また、当社製品は耐放射線設計については行っておりません。当社製品の故障または誤動作が生じた場合も、人身事故、火災事故、社会的損害などを生じさせないようお客様の責任において冗長設計、延焼対策設計、誤動作防止設計等の安全設計およびエージング処理等、機器またはシステムとしての出荷保証をお願いいたします。特に、マイコンソフトウェアは、単独での検証は困難なため、お客様が製造された最終の機器・システムとしての安全検証をお願いいたします。
- 10. 当社製品の環境適合性等、詳細につきましては製品個別に必ず当社営業窓口までお問合せください。ご使用に際しては、特定の物質の含有・使用を規制するRoHS指令等、適用される環境関連法令を十分調査のうえ、かかる法令に適合するようご使用ください。お客様がかかる法令を遵守しないことにより生じた損害に関して、当社は、一切その責任を負いません。
- 11. 本資料の全部または一部を当社の文書による事前の承諾を得ることなく転載または複製することを固くお断りいたします。
- 12. 本資料に関する詳細についてのお問い合わせその他お気付きの点等がございましたら当社営業窓口までご照会ください。
- 注1. 本資料において使用されている「当社」とは、ルネサス エレクトロニクス株式会社およびルネサス エレクトロニクス株式会社がその総株主の議決権の過半数を 直接または間接に保有する会社をいいます。
- 注2. 本資料において使用されている「当社製品」とは、注1において定義された当社の開発、製造製品をいいます。



ルネサスエレクトロニクス株式会社

■営業お問合せ窓口

http://www.renesas.com

※営業お問合せ窓口の住所・電話番号は変更になることがあります。最新情報につきましては、弊社ホームページをご覧ください。

ルネサス エレクトロニクス販売株式会社 〒100-0004 千代田区大手町2-6-2(日本ビル)

(03)5201-5307

■技術的なお問合せおよび資料のご請求は下記へと	ごう	ぞ。
総合お問合せ窓口:http://japan.renesas.com/ing	uiry	y