# カタログ等資料中の旧社名の扱いについて

2010年4月1日を以ってNECエレクトロニクス株式会社及び株式会社ルネサステクノロジが合併し、両社の全ての事業が当社に承継されております。従いまして、本資料中には旧社名での表記が残っておりますが、当社の資料として有効ですので、ご理解の程宜しくお願い申し上げます。

ルネサスエレクトロニクス ホームページ (http://www.renesas.com)

2010 年 4 月 1 日 ルネサスエレクトロニクス株式会社

【発行】ルネサスエレクトロニクス株式会社(http://www.renesas.com)

【問い合わせ先】http://japan.renesas.com/inquiry



### ご注意書き

- 1. 本資料に記載されている内容は本資料発行時点のものであり、予告なく変更することがあります。当社製品のご購入およびご使用にあたりましては、事前に当社営業窓口で最新の情報をご確認いただきますとともに、当社ホームページなどを通じて公開される情報に常にご注意ください。
- 2. 本資料に記載された当社製品および技術情報の使用に関連し発生した第三者の特許権、著作権その他の知的 財産権の侵害等に関し、当社は、一切その責任を負いません。当社は、本資料に基づき当社または第三者の 特許権、著作権その他の知的財産権を何ら許諾するものではありません。
- 3. 当社製品を改造、改変、複製等しないでください。
- 4. 本資料に記載された回路、ソフトウェアおよびこれらに関連する情報は、半導体製品の動作例、応用例を説明するものです。お客様の機器の設計において、回路、ソフトウェアおよびこれらに関連する情報を使用する場合には、お客様の責任において行ってください。これらの使用に起因しお客様または第三者に生じた損害に関し、当社は、一切その責任を負いません。
- 5. 輸出に際しては、「外国為替及び外国貿易法」その他輸出関連法令を遵守し、かかる法令の定めるところにより必要な手続を行ってください。本資料に記載されている当社製品および技術を大量破壊兵器の開発等の目的、軍事利用の目的その他軍事用途の目的で使用しないでください。また、当社製品および技術を国内外の法令および規則により製造・使用・販売を禁止されている機器に使用することができません。
- 6. 本資料に記載されている情報は、正確を期すため慎重に作成したものですが、誤りがないことを保証するものではありません。万一、本資料に記載されている情報の誤りに起因する損害がお客様に生じた場合においても、当社は、一切その責任を負いません。
- 7. 当社は、当社製品の品質水準を「標準水準」、「高品質水準」および「特定水準」に分類しております。また、各品質水準は、以下に示す用途に製品が使われることを意図しておりますので、当社製品の品質水準をご確認ください。お客様は、当社の文書による事前の承諾を得ることなく、「特定水準」に分類された用途に当社製品を使用することができません。また、お客様は、当社の文書による事前の承諾を得ることなく、意図されていない用途に当社製品を使用することができません。当社の文書による事前の承諾を得ることなく、「特定水準」に分類された用途または意図されていない用途に当社製品を使用したことによりお客様または第三者に生じた損害等に関し、当社は、一切その責任を負いません。なお、当社製品のデータ・シート、データ・ブック等の資料で特に品質水準の表示がない場合は、標準水準製品であることを表します。

標準水準: コンピュータ、OA 機器、通信機器、計測機器、AV 機器、家電、工作機械、パーソナル機器、産業用ロボット

高品質水準: 輸送機器(自動車、電車、船舶等)、交通用信号機器、防災・防犯装置、各種安全装置、生命 維持を目的として設計されていない医療機器(厚生労働省定義の管理医療機器に相当)

特定水準: 航空機器、航空宇宙機器、海底中継機器、原子力制御システム、生命維持のための医療機器(生命維持装置、人体に埋め込み使用するもの、治療行為(患部切り出し等)を行うもの、その他直接人命に影響を与えるもの)(厚生労働省定義の高度管理医療機器に相当)またはシステム

- 8. 本資料に記載された当社製品のご使用につき、特に、最大定格、動作電源電圧範囲、放熱特性、実装条件その他諸条件につきましては、当社保証範囲内でご使用ください。当社保証範囲を超えて当社製品をご使用された場合の故障および事故につきましては、当社は、一切その責任を負いません。
- 9. 当社は、当社製品の品質および信頼性の向上に努めておりますが、半導体製品はある確率で故障が発生したり、使用条件によっては誤動作したりする場合があります。また、当社製品は耐放射線設計については行っておりません。当社製品の故障または誤動作が生じた場合も、人身事故、火災事故、社会的損害などを生じさせないようお客様の責任において冗長設計、延焼対策設計、誤動作防止設計等の安全設計およびエージング処理等、機器またはシステムとしての出荷保証をお願いいたします。特に、マイコンソフトウェアは、単独での検証は困難なため、お客様が製造された最終の機器・システムとしての安全検証をお願いいたします。
- 10. 当社製品の環境適合性等、詳細につきましては製品個別に必ず当社営業窓口までお問合せください。ご使用に際しては、特定の物質の含有・使用を規制する RoHS 指令等、適用される環境関連法令を十分調査のうえ、かかる法令に適合するようご使用ください。お客様がかかる法令を遵守しないことにより生じた損害に関して、当社は、一切その責任を負いません。
- 11. 本資料の全部または一部を当社の文書による事前の承諾を得ることなく転載または複製することを固くお断りいたします。
- 12. 本資料に関する詳細についてのお問い合わせその他お気付きの点等がございましたら当社営業窓口までご 照会ください。
- 注1. 本資料において使用されている「当社」とは、ルネサスエレクトロニクス株式会社およびルネサスエレクトロニクス株式会社がその総株主の議決権の過半数を直接または間接に保有する会社をいいます。
- 注 2. 本資料において使用されている「当社製品」とは、注 1 において定義された当社の開発、製造製品をいいます。



# M32C/8B グループ ルネサスマイクロコンピュータ

RJJ03B0240-0100 Rev.1.00 2009.11.01

#### 概要 1.

#### 1.1 特長

M32C/8B グループは高性能シリコンゲート CMOS プロセスを採用し、M32C/80 シリーズ CPU コアを搭載 したシングルチップマイクロコンピュータで、144ピン版と100ピン版があります。このシングルチップマ イクロコンピュータは、高機能命令を持ちながら高い命令効率を持ち、16M バイトのアドレス空間と、命 令を高速に実行する能力を備えています。また、乗算器やDMACがあるため、高速な演算処理が必要なOA、 通信機器、産業機器の制御に適したマイクロコンピュータです。

#### 1.1.1 用途

- •AV機器 (テレビ、オーディオ など)
- •家電 (エアコン、洗濯機、ミシン など)
- •産業機器 (シーケンサ など)
- •パソコン、カメラ、他

#### 1.1.2 仕様概要

表1.1~表1.4に仕様概要を示します。

#### 仕様概要(144ピン版)(1) 表 1.1

表 1.1	仕様概要(144 ピン版)(1) 	=× na				
分類	機能 	説明				
CPU	中央演算処理装置	M32C/80コア(乗算器:16ビット×16ビット→32ビット、 積和演算命令:16ビット×16ビット+48ビット→48ビット) ◆基本命令数:108				
		<ul><li>・最小命令実行時間: 31.3ns (f(CPU)=32MHz / VCC1=3.0 ~ 5.5V)</li><li>・動作モード: シングルチップ、メモリ拡張、マイクロプロセッサモード</li></ul>				
メモリ	ROM/RAM	●フラッシュメモリ版 256KB+8KB/32KB、128KB+8KB/32KB ●ROMレス版 -/32KB				
電圧検出机		電圧監視割り込み(オプション)(注2)				
外部バス拡張	バス メモリ拡張機能	<ul> <li>アドレス空間:16Mバイト</li> <li>外部バスインタフェース:1~7ウェイト挿入可、チップセレクト4出力、 3V、5Vインタフェース</li> <li>バス形式:セパレートバス/マルチプレクスバス切り替え可、 データバス幅切り替え可(8ビット/16ビット)</li> </ul>				
クロック	クロック発生回路	<ul> <li>・4回路</li> <li>メインクロック、サブクロック、オンチップオシレータ、PLL 周波数シンセサイザ</li> <li>・発振停止検出:メインクロック発振停止</li> <li>・周波数分周回路:1,2,3,4,6,8,10,12,14,16分周選択</li> <li>・低消費電力機構:ウェイトモード、ストップモード</li> </ul>				
割り込み		<ul> <li>割り込みベクタ数:70</li> <li>外部割り込み入力:</li> <li>11 (NMI、INT×6、キー入力×4)</li> <li>シングルチップモード時</li> <li>メモリ拡張モードまたはマイクロプロセッサモードで外部バス幅8ビット時</li> <li>8 (NMI、INT×3、キー入力×4)</li> <li>メモリ拡張モードまたはマイクロプロセッサモードで外部バス幅16ビット時</li> <li>割り込み優先レベル:7レベル</li> </ul>				
ウォッチ		15ビット×1(プリスケーラ付)				
DMA	DMAC	<ul><li>・4チャネル、サイクルスチール方式</li><li>・起動要因:31</li><li>・転送モード:2(単転送、リピート転送)</li></ul>				
DIVIT	DMACII	<ul><li>すべての周辺機能割り込み要因で起動</li><li>転送方式:2(単転送、バースト転送)</li><li>即値転送機能、演算転送機能、チェーン転送機能</li></ul>				
	タイマA	16ビットタイマ×5 タイマモード、イベントカウンタモード、ワンショットタイマモード、 パルス幅変調(PWM)モード、 イベントカウンタニ相パルス信号処理(二相エンコーダ入力)×3				
タイマ	タイマB	16 ビットタイマ×6 タイマモード、イベントカウンタモード、パルス周期測定モード、パルス幅測定モード				
	三相モータ制御用タイマ機能	三相インバータ制御×1(タイマA1、A2、A4、B2使用) 短絡防止タイマ内蔵				
シリアル インタ フェース	UART0∼UART4	クロック同期/非同期兼用×5チャネル I <sup>2</sup> C bus、特殊モード2、GCIモード、SIMモード、 IEBus(オプション)(注1、2)				
A/Dコン/		分解能10ビット×34チャネル(シングルチップモード時) 分解能10ビット×18チャネル(メモリ拡張モード、マイクロプロセッサモード時) サンプル&ホールドあり				
D/Aコンバ	<b>バータ</b>	分解能8ビット×2				
CRC演算	回路	CRC-CCITT(X <sup>16</sup> +X <sup>12</sup> +X <sup>5</sup> +1)に準拠				
X/Y変換回	]路	16ビット×16ビット				

注1. IEBusは、NECエレクトロニクス株式会社の登録商標です。

注2. オプション機能をご使用になる場合は、弊社営業窓口までお問い合わせください。

#### 仕様概要(144ピン版)(2) 表1.2

分類	機能	説明			
l/Oポート	プログラマブル 入出カポート	●入力専用:1 ●CMOS入出力:121(シングルチップモード時) 81(メモリ拡張モードまたはマイクロプロセッサモードで外部バス幅8ビット時 73(メモリ拡張モードまたはマイクロプロセッサモードで外部バス幅16ビット時) プルアップ抵抗選択可能 ●Nchオープンドレインポート:2			
フラッシ=	1メモリ	<ul> <li>・消去、書き込み電圧: VCC1=VCC2=3.0~5.5V</li> <li>・消去、書き込み回数: 100回(全領域)</li> <li>・プログラムセキュリティ: ROMコードプロテクト、IDコードチェック</li> <li>・デバッグ機能: オンチップデバッグ、オンボードフラッシュ書き換え可能</li> </ul>			
動作周波数	枚/電源電圧	32MHz / VCC1=3.0 ~ 5.5V、VCC2=3.0V ~ VCC1			
消費電流		26mA (32MHz / VCC1=VCC2=5V) 23mA (32MHz / VCC1=VCC2=3.3V) 110 μ A (約1MHz / VCC1=VCC2=3.3V、オンチップオシレータ低消費電力モード→ウェイトモー 8 μ A (約32kHz / VCC1=VCC2=3.3V、低消費電力モード→ウェイトモード) 4 μ A (VCC1=VCC2=3.3V、ストップモード)			
動作周囲温度(℃)		-20~85℃、-40~85℃(オプション)(注1)			
パッケーシ	,	144ピンLQFP(PLQP0144KA-A)			

注1. オプション機能をご使用になる場合は、弊社営業窓口までお問い合わせください。

#### 仕様概要(100ピン版)(1) 表1.3

分類		説明				
CPU	中央演算処理装置	M32C/80コア(乗算器:16ビット×16ビット→32ビット、 積和演算命令:16ビット×16ビット+48ビット→48ビット) •基本命令数:108 •最小命令実行時間:31.3ns (f(CPU)=32MHz / VCC1=3.0 ~ 5.5V) •動作モード:シングルチップ、メモリ拡張、マイクロプロセッサモード				
メモリ	**POM/RAM **PO					
電圧検出機	<b>造能</b>	電圧監視割り込み(オプション)(注2)				
外部バス拡張	バス メモリ拡張機能	<ul> <li>アドレス空間:16Mバイト</li> <li>外部バスインタフェース:1~7ウェイト挿入可、チップセレクト4出力、 3V、5Vインタフェース</li> <li>バス形式:セパレートバス/マルチプレクスバス切り替え可、 データバス幅切り替え可(8ビット/16ビット)</li> </ul>				
クロック	クロック発生回路	<ul> <li>・4回路</li> <li>メインクロック、サブクロック、オンチップオシレータ、PLL 周波数シンセサイザ</li> <li>・発振停止検出:メインクロック発振停止</li> <li>・周波数分周回路: 1,2,3,4,6,8,10,12,14,16 分周選択</li> <li>・低消費電力機構:ウェイトモード、ストップモード</li> </ul>				
割り込み		<ul> <li>割り込みベクタ数:70</li> <li>外部割り込み入力:</li> <li>11 (NMI、INT×6、キー入力×4)</li> <li>シングルチップモード時</li> <li>メモリ拡張モードまたはマイクロプロセッサモードで外部バス幅8ビット時</li> <li>8 (NMI、INT×3、キー入力×4)</li> <li>メモリ拡張モードまたはマイクロプロセッサモードで外部バス幅16ビット時</li> <li>割り込み優先レベル:7レベル</li> </ul>				
ウォッチト	゛ッグタイマ	15ビット×1(プリスケーラ付)				
DMA	DMAC	<ul><li>・4チャネル、サイクルスチール方式</li><li>・起動要因:31</li><li>・転送モード:2(単転送、リピート転送)</li></ul>				
	DMACII	<ul><li>・すべての周辺機能割り込み要因で起動</li><li>・転送方式:2(単転送、バースト転送)</li><li>・即値転送機能、演算転送機能、チェーン転送機能</li></ul>				
<b>5</b> / <b>3</b>	タイマA	16ビットタイマ×5 タイマモード、イベントカウンタモード、ワンショットタイマモード、 パルス幅変調(PWM)モード、 イベントカウンタニ相パルス信号処理(二相エンコーダ入力)×3				
タイマ	タイマB	16 ビットタイマ×6 タイマモード、イベントカウンタモード、パルス周期測定モード、パルス幅測定モード				
	三相モータ制御用タイマ機能	三相インバータ制御×1(タイマA1、A2、A4、B2使用) 短絡防止タイマ内蔵				
シリアル インタ フェース	UART0~UART4	クロック同期/非同期兼用×5チャネル I <sup>2</sup> C bus、特殊モード2、GCIモード、SIMモード、 IEBus(オプション)(注1、2)				
A/Dコンバ	.— 9	分解能10ビット×26チャネル(シングルチップモード時) 分解能10ビット×10チャネル(メモリ拡張モード、マイクロプロセッサモード時) サンプル&ホールドあり				
D/Aコンバ	<u></u>	分解能8ビット×2				
CRC演算[	回路	CRC-CCITT(X <sup>16</sup> +X <sup>12</sup> +X <sup>5</sup> +1)に準拠				
X/Y変換回	路	16ビット×16ビット				

注1. IEBusは、NECエレクトロニクス株式会社の登録商標です。

注2. オプション機能をご使用になる場合は、弊社営業窓口までお問い合わせください。

#### 仕様概要(100ピン版)(2) 表1.4

分類	機能	説明			
l/Oポート	プログラマブル 入出カポート	●入力専用:1 ●CMOS入出力:85(シングルチップモード時) —45(メモリ拡張モードまたはマイクロプロセッサモードで外部バス幅8ビット時37(メモリ拡張モードまたはマイクロプロセッサモードで外部バス幅16ビット時) ープルアップ抵抗選択可能 ●Nchオープンドレインポート:2			
フラッシ=	1メモリ	<ul> <li>・消去、書き込み電圧: VCC1=VCC2=3.0~5.5V</li> <li>・消去、書き込み回数: 100回(全領域)</li> <li>・プログラムセキュリティ: ROMコードプロテクト、IDコードチェック</li> <li>・デバッグ機能:オンチップデバッグ、オンボードフラッシュ書き換え可能</li> </ul>			
動作周波数	枚/電源電圧	32MHz / VCC1=3.0 ~ 5.5V、VCC2=3.0V ~ VCC1			
消費電流		26mA (32MHz / VCC1=VCC2=5V) 23mA (32MHz / VCC1=VCC2=3.3V) 110 μ A (約1MHz / VCC1=VCC2=3.3V、オンチップオシレータ低消費電カモード→ウェイトモード) 8 μ A (約32kHz / VCC1=VCC2=3.3V、低消費電カモード→ウェイトモード) 4 μ A (VCC1=VCC2=3.3V、ストップモード)			
動作周囲温度(℃)		-20~85℃、-40~85℃(オプション)(注1)			
パッケーシ	<u></u>	100ピンLQFP(PLQP0100KB-A)			

注1. オプション機能をご使用になる場合は、弊社営業窓口までお問い合わせください。

#### 製品一覧 1.2

表1.5に製品一覧表、図1.1に型名とメモリサイズ・パッケージを示します。


製品一覧表 表1.5

2009年10月現在

型名		パッケージ	ROM容量	RAM容量	備考
M308B8FGGP		PLQP0144KA-A (144P6Q-A)	256K+8Kバイト		
M308B6FGGP		PLQP0100KB-A (100P6Q-A)	(注1)		
M308B8FCGP	(計)	PLQP0144KA-A (144P6Q-A)	128K+8Kバイト	32Kバイト	フラッシュメモリ版   
M308B6FCGP	(計)	PLQP0100KB-A (100P6Q-A)	(注1)	32K/17 F	
M308B8SGP		PLQP0144KA-A (144P6Q-A)			ROM レス版
M308B6SGP		PLQP0100KB-A (100P6Q-A)			ROIVI レス版

(計):計画中


注1. ROM容量の「+8Kバイト」はデータフラッシュの容量です。



型名とメモリサイズ・パッケージ 図1.1

#### 1.3 ブロック図

図1.2にM32C/8Bグループのブロック図を示します。



M32C/8Bグループのブロック図 図1.2

### 1.4 ピン配置図

図1.3~図1.4にピン配置図(上面図)を示します。




図1.3 144ピン版ピン配置図(上面図)

# 表 1.6 144 ピン版端子名一覧表(1)

Pin No.	制御端子	ポート	割り込み端子	タイマ端子	UART端子	アナログ端子	バス制御端子
1		P9_6			TXD4 / SDA4 / SRXD4	ANEX1	
2		P9_5			CLK4	ANEX0	
3		P9_4		TB4IN	CTS4 / RTS4 / SS4	DA1	
4		P9_3		TB3IN	CTS3 / RTS3 / SS3	DA0	
5		P9_2		TB2IN	TXD3 / SDA3 / SRXD3		
6		P9_1		TB1IN	RXD3 / SCL3 / STXD3		
7		P9_0		TB0IN	CLK3		
8		P14_6					
9		P14_5					
10		P14_4					
11		P14_3					
12		P14_2					
13		P14_1					
14		P14_0					
15	BYTE						
16	CNVSS						
17	XCIN	P8_7					
18	XCOUT	P8_6					
19	RESET						
20	XOUT						
21	VSS						
22	XIN						
23	VCC1						
24		P8_5	NMI				
25		P8_4	ĪNT2				
26		P8_3	ĪNT1				
27		P8_2	ĪNT0				
28		P8_1		TA4IN / U			
29		P8_0		TA4OUT / U			
30		P7_7		TA3IN			
31		P7_6		TA3OUT			
32		P7_5		TA2IN / W			
33		P7_4		TA2OUT / W			
34		P7_3		TA1IN / √	CTS2 / RTS2 / SS2		
35		P7_2		TA1OUT / V	CLK2		
36		P7_1		TA0IN / TB5IN	RXD2 / SCL2 / STXD2		
37		P7_0		TA0OUT	TXD2 / SDA2 / SRXD2		
38		P6_7			TXD1 / SDA1 / SRXD1		
39	VCC1						
40		P6_6			RXD1 / SCL1 / STXD1		
41	VSS						
42		P6_5			CLK1		
43		P6_4			CTS1 / RTS1 / SS1		
44		P6_3			TXD0 / SDA0 / SRXD0		
45		P6_2			RXD0 / SCL0 / STXD0		
46		P6_1			CLK0		
47		P6_0			CTS0 / RTS0 / SS0		
48		P13_7					
R	1				·		

# 表 1.7 144 ピン版端子名一覧表 (2)

Pin No.	制御端子	ポート	割り込み端子	タイマ端子	UART端子	アナログ端子	バス制御端子
49		P13_6					
50		P13_5					
51		P13_4					
52		P5_7					RDY
53		P5_6					ALE
54		P5_5					HOLD
55		P5_4					HLDA / ALE
56		P13_3					
57	VSS						
58		P13_2					
59	VCC2						
60		P13_1					
61		P13_0					
62	CLKOUT	P5_3					BCLK / ALE
63		P5_2					RD
64		P5_1					WRH / BHE
65		P5_0					WRL / WR
66		P12_7					
67		P12_6					
68		P12_5					
69		P4_7					CS0 / A23
70		P4_6					CS1 / A22
71		P4_5					CS2 / A21
72		P4_4					CS3 / A20
73		P4_3					A19
74	VCC2	0					7.10
75	7002	P4_2					A18
76	VSS						7110
77		P4_1					A17
78		P4_0					A16
79		P3_7					A15, [ A15 / D15 ]
80		P3_6					A14, [ A14 / D14 ]
81		P3_5					A13, [ A13 / D13 ]
82		P3_4					A12, [ A12 / D12 ]
83		P3_3					A11, [ A11 / D11 ]
84		P3_2					A10, [ A10 / D10 ]
85		P3_1					A9, [ A9 / D9 ]
86		P12_4					7.0, [7.07.00]
87		P12_4 P12_3					
88		P12_3					
89		P12_2					
90		P12_1 P12_0					
90	VCC2	1 14_0					
91	VCC2	D3 0					A9 [A9 / D9 ]
	V66	P3_0					A8, [ A8 / D8 ]
93	VSS	D2 7				AN2 7	A7 [A7/D7]
94		P2_7				AN2_7	A7, [ A7 / D7 ]
95		P2_6				AN2_6	A6, [ A6 / D6 ]
96		P2_5				AN2_5	A5, [ A5 / D5 ]

### 144ピン版端子名一覧表(3) 表1.8

Pin No.	制御端子	ポート	割り込み端子	タイマ端子	UART端子	アナログ端子	バス制御端子
97		P2_4				AN2_4	A4, [ A4 / D4 ]
98		P2_3				AN2_3	A3, [ A3 / D3 ]
99		P2_2				AN2_2	A2, [ A2 / D2 ]
100		P2_1				AN2_1	A1, [ A1 / D1 ]
101		P2_0				AN2_0	A0, [ A0 / D0 ]
102		P1_7	ĪNT5				D15
103		P1_6	ĪNT4				D14
104		P1_5	ĪNT3				D13
105		P1_4					D12
106		P1_3					D11
107		P1_2					D10
108		P1_1					D9
109		P1_0					D8
110		P0_7				AN0_7	D7
111		P0_6				AN0_6	D6
112		P0_5				AN0_5	D5
113		P0_4				AN0_4	D4
114		P11_4					
115		P11_3					
116		P11_2					
117		P11_1					
118		P11_0					
119		P0_3				AN0_3	D3
120		P0_2				AN0_2	D2
121		P0_1				AN0_1	D1
122		P0_0				AN0_0	D0
123		P15_7				AN15_7	
124		P15_6				AN15_6	
125		P15_5				AN15_5	
126		P15_4				AN15_4	
127		P15_3				AN15_3	
128		P15_2				AN15_2	
129		P15_1				AN15_1	
130	VSS						
131		P15_0				AN15_0	
132	VCC1						
133		P10_7	KI3			AN_7	
134		P10_6	KI2			AN_6	
135		P10_5	KI1			AN_5	
136		P10_4	KI0			AN_4	
137		P10_3				AN_3	
138		P10_2				AN_2	
139		P10_1				AN_1	
	AVSS						
141		P10_0				AN_0	
	VREF						
	AVCC						
144	-	P9_7			RXD4 / SCL4 / STXD4	ADTRG	




図1.4 100ピン版ピン配置図(上面図)

### 100ピン版端子名一覧表(1) 表1.9

Pin No.	制御端子	ポート	割り込み端子	タイマ端子	UART端子	アナログ端子	バス制御端子
1		P9_4		TB4IN	CTS4 / RTS4 / SS4	DA1	
2		P9_3		TB3IN	CTS3 / RTS3 / SS3	DA0	
3		P9_2		TB2IN	TXD3 / SDA3 / SRXD3		
4		P9_1		TB1IN	RXD3 / SCL3 / STXD3		
5		P9_0		TB0IN	CLK3		
6	BYTE						
7	CNVSS						
8	XCIN	P8_7					
9	XCOUT	P8_6					
-	RESET						
-	XOUT						
-	VSS						
-	XIN						
-	VCC1						
15		P8_5	NMI				
16		P8_4	ĪNT2				
17		P8_3	INT1				
18		P8_2	ĪNT0				
19		P8_1		TA4IN / U			
20		P8_0		TA4OUT / U			
21		P7_7		TA3IN			
22		P7_6		TA3OUT			
23		P7_5		TA2IN / W			
24		P7_4		TA2OUT / W			
25		P7_3		TA1IN / V	CTS2 / RTS2 / SS2		
26		P7_2		TA1OUT / V	CLK2		
27		P7_1		TAOIN / TB5IN	RXD2 / SCL2 / STXD2		
28		P7_0		TAOOUT	TXD2 / SDA2 / SRXD2		
29		P6_7		140001	TXD1 / SDA1 / SRXD1		
30		P6_7 P6_6			RXD1 / SCL1 / STXD1		-
-							
31		P6_5			CLK1 CTS1 / RTS1 / SS1		
32		P6_4			TXD0/SDA0/SRXD0		
33		P6_3					
34		P6_2			RXD0 / SCL0 / STXD0		
35		P6_1		1	CLK0		
36		P6_0		1	CTS0 / RTS0 / SS0		DDV
37		P5_7		1			RDY
38		P5_6					ALE
39		P5_5					HOLD (ALE
40	01146::=	P5_4					HLDA / ALE
-	CLKOUT	P5_3					BCLK / ALE
42		P5_2					RD
43		P5_1					WRH / BHE
44		P5_0		ļ			WRL / WR
45		P4_7		ļ			CS0 / A23
46		P4_6					CS1 / A22
47		P4_5					CS2 / A21
48		P4_4					CS3 / A20
49		P4_3					A19
50		P4_2					A18

表 1.10 100 ピン版端子名一覧表 (2)

Pin No.	制御端子	ポート	割り込み端子	タイマ端子	UART端子	アナログ端子	バス制御端子
51		P4_1					A17
52		P4_0					A16
53		P3_7					A15, [ A15 / D15 ]
54		P3_6					A14, [ A14 / D14 ]
55		P3_5					A13, [ A13 / D13 ]
56		P3_4					A12, [ A12 / D12 ]
57		P3_3					A11, [ A11 / D11 ]
58		P3_2					A10, [ A10 / D10 ]
59		P3_1					A9, [ A9 / D9 ]
60	VCC2						
61		P3_0					A8, [ A8 / D8 ]
62	VSS						
63		P2_7				AN2_7	A7, [ A7 / D7 ]
64		P2_6				AN2_6	A6, [ A6 / D6 ]
65		P2_5				AN2_5	A5, [ A5 / D5 ]
66		P2_4				AN2_4	A4, [ A4 / D4 ]
67		P2_3				AN2_3	A3, [ A3 / D3 ]
68		P2_2				AN2_2	A2, [ A2 / D2 ]
69		P2_1				AN2_1	A1, [ A1 / D1 ]
70		P2_0				AN2_0	A0, [ A0 / D0 ]
71		P1_7	ĪNT5			72_0	D15
72		P1_6	INT4				D14
73		P1_5	ĪNT3				D13
74		P1_4	1110				D12
75		P1_3					D11
76		P1_3					D10
77		P1_1					D9
78		P1_0					D8
70 79		P0_7				AN0_7	D7
						1	
80		P0_6				ANO_6	D6
81		P0_5				AN0_5	D5
82		P0_4				AN0_4	D4
83		P0_3				AN0_3	D3
84		P0_2				AN0_2	D2
85		P0_1				AN0_1	D1
86	-	P0_0	1410			AN0_0	D0
87	-	P10_7	KI3			AN_7	
88		P10_6	KI2			AN_6	
89		P10_5	KI1			AN_5	
90	1	P10_4	KI0			AN_4	
91		P10_3	ļ		<u> </u>	AN_3	
92	ļ	P10_2	ļ		<u> </u>	AN_2	
93		P10_1				AN_1	
94	AVSS						
95		P10_0				AN_0	
96	VREF						
97	AVCC						
98		P9_7			RXD4 / SCL4 / STXD4	ADTRG	
99		P9_6			TXD4 / SDA4 / SRXD4	ANEX1	
100		P9_5			CLK4	ANEX0	

#### 端子機能の説明 1.5

表 1.11 端子機能の説明 (1)(100 ピン版、144 ピン版共通)

分類	端子名	入出力	電源系統	機能および説明
電源入力	VCC1, VCC2 VSS	_	_	VCC1、VCC2端子には、3.0~5.5Vを入力してください。 VCCの入力条件はVCC1≧ VCC2です。 VSSには、0Vを入力してください。
アナログ 電源入力	AVCC AVSS	_	VCC1	A/DコンバータとD/Aコンバータの電源入力です。AVCCは VCC1に接続してください。AVSSはVSSに接続してください。
リセット入力	RESET	入力	VCC1	この端子に "L" を入力すると、マイクロコンピュータは リセット状態になります。
CNVSS	CNVSS	入力	VCC1	プロセッサモードを切り替えるための端子です。 リセット後、シングルチップモードで動作を開始する場合は "L"を、マイクロプロセッサモードまたはブートモードで動作 を開始する場合は"H"を入力してください。
外部 データバス幅 切り替え入力	ВУТЕ	入力	VCC1	外部領域3のデータバスを切り替えるための端子です。 この端子が "L" の場合16ビット、"H" の場合8ビットになりま す。どちらかに固定してください。シングルチップモードでは、 "L" を入力してください。
バス制御端子	D0 ~ D7	入出力	VCC2	セパレートバスを選択している領域をアクセスしたとき、データ (D0~D7)の入出力を行います。
	D8 ~ D15	入出力	VCC2	外部データバスが16ビットでセパレートバスを選択している領域をアクセスしたとき、データ(D8~D15)の入出力を行います。
	A0~A22	出力	VCC2	アドレスA0~A22を出力します。
	A23	出力	VCC2	アドレスA23を反転して出力します。
	A0 / D0 ~ A7 / D7	入出力	VCC2	マルチプレクスバスを選択している領域をアクセスしたとき、アドレス (A0~A7)の出力とデータ (D0~D7)の入出力を時分割で行います。
	A8 / D8 ~ A15 / D15	入出力	VCC2	外部データバスが16ビットでマルチプレクスバスを選択している領域をアクセスしたとき、アドレス(A8~A15)の出力と データ(D8~D15)の入出力を時分割で行います。
	CS0∼CS3	出力	VCC2	チップセレクト出力です。外部デバイスの指定に使用します。
	WRL / WR WRH / BHE RD	出力	VCC2	WRL、WRH、(WR、BHE)、RD信号を出力します。 プログラムでWRL、WRHまたは、WR、BHEを 切り替えられます。 ■WRL、WRH、RD選択時 外部データバスが16ビットの場合、WRL信号が"L"のとき は偶数番地に、WRH信号が"L"のときは奇数番地に書きま す。RD信号が"L"のとき読みます。 ■WR、BHE、RD選択時 WR信号が"L"のとき書きます。RD信号が"L"のとき読み ます。BHE信号が"L"のとき奇数番地をアクセスします。 外部データバスが8ビットのとき、このモードを使用して ください。
	ALE	出力	VCC2	マルチプレクスバス選択時、アドレス信号をラッチするための 信号です。
	HOLD	入力	VCC2	入力が "L" の期間、マイクロコンピュータはホールド状態になります。
	HLDA	出力	VCC2	マイクロコンピュータがホールド状態の期間、"L"を出力 します。
	RDY	入力	VCC2	入力が "L" の期間、マイクロコンピュータのバスは ウェイト状態になります。

表 1.12 端子機能の説明 (2)(100 ピン版、144 ピン版共通)

分類	端子名	入出力	電源系統	機能および説明
メイン クロック入力	XIN	入力	VCC1	メインクロック発振回路の入出力です。 XINとXOUTの間にはセラミック共振子、または水晶発振子を
メインクロック 出力	XOUT	出力	VCC1	接続してください。外部で生成したクロックを入力する場合は、 XINからクロックを入力し、XOUTは開放にしてください。
サブクロック 入力	XCIN	入力	VCC1	サブクロック発振回路の入出力です。 XCINとXCOUTの間には水晶発振子を接続してください。外部
サブクロック 出力	XCOUT	出力	VCC1	で生成したクロックを入力する場合は、XCINからクロックを 入力し、XCOUTは開放にしてください。
BCLK出力	BCLK	出力	VCC2	バスクロックを出力します。
クロック出力	CLKOUT	出力	VCC2	fC、f8、またはf32と同じ周期のクロックを出力します。
INT割り込み	ĪNT0∼ĪNT2	入力	VCC1	INT割り込みの入力です。
入力	ĪNT3∼ĪNT5	入力	VCC2	
NMI割り込み 入力	NMI	入力	VCC1	NMI割り込みの入力です。NMI割り込みを使用しない場合は、 抵抗を介してVCC1に接続してください。
タイマA	TA0OUT ~ TA4OUT	入出力	VCC1	タイマA0~A4の入出力です (ただし、TA0OUT出力はNチャネルオープンドレイン出力)。
	TAOIN~TA4IN	入力	VCC1	タイマA0~A4の入力です。
タイマB	TB0IN~TB5IN	入力	VCC1	タイマB0~B5の入力です。
三相モータ 制御用 タイマ出力	$U, \overline{U}, V, \overline{V}, W, \overline{W}$	出力	VCC1	三相モータ制御用タイマの出力です。
シリアル	CTS0 ~ CTS4	入力	VCC1	送信制御用入力です。
インタ フェース	RTS0 ~ RTS4	出力	VCC1	受信制御用出力です。
	CLK0~CLK4	入出力	VCC1	送受信クロック入出力です。
	RXD0~RXD4	入力	VCC1	シリアルデータ入力です。
	TXD0~TXD4	出力	VCC1	シリアルデータ出力です (ただし、TXD2の出力はNチャネルオープンドレイン出力)。
I <sup>2</sup> Cモード	SDA0~SDA4	入出力	VCC1	シリアルデータ入出力です (ただし、SDA2の出力はNチャネルオープンドレイン出力)。
	SCL0~SCL4	入出力	VCC1	送受信クロック入出力です (ただし、SCL2の出力はNチャネルオープンドレイン出力)。
シリアル インタ	STXD0~STXD4	出力	VCC1	スレーブモードを選択したときのシリアルデータ出力です (ただし、STXD2の出力はNチャネルオープンドレイン出力)。
フェース 特殊機能	SRXD0~SRXD4	入力	VCC1	スレーブモードを選択したときのシリアルデータ入力です。
1.3.271-100-1715	<u>SS0</u> ~ <u>SS4</u>	入力	VCC1	シリアルインタフェース特殊機能の制御用入力です。

表 1.13 端子機能の説明(3)(100ピン版、144ピン版共通)

分類	端子名	入出力	電源系統	機能および説明
基準電圧入力	VREF	入力	_	A/Dコンバータと D/A コンバータの基準電圧入力です。
A/Dコンバータ	AN_0~AN_7	入力	VCC1	A/Dコンバータのアナログ入力です。
	AN0_0 ~ AN0_7 AN2_0 ~ AN2_7	入力	VCC2	A/Dコンバータのアナログ入力です。
	ADTRG	入力	VCC1	A/Dコンバータの外部トリガ入力です。
	ANEX0	入出力	VCC1	A/Dコンバータの拡張アナログ入力と 外部オペアンプ接続モードでの出力です。
	ANEX1	入力	VCC1	A/Dコンバータの拡張アナログ入力です。
D/A コンバータ	DA0, DA1	出力	VCC1	D/Aコンバータの出力です。
入出力ポート	$P0_0 \sim P0_7$ $P1_0 \sim P1_7$ $P2_0 \sim P2_7$ $P3_0 \sim P3_7$ $P4_0 \sim P4_7$ $P5_0 \sim P5_7$	入出力	VCC2	CMOSの8ビット入出力ポートです。 入出力を選択するための方向レジスタを持ち、1端子ごとに入力ポート、または出力ポートにできます。 入力ポートは、プログラムで4端子ごとにプルアップするかしないかを設定できます。
	P6_0 ~ P6_7 P7_0 ~ P7_7 P9_0 ~ P9_7 P10_0 ~ P10_7	入出力	VCC1	P0と同等の機能を持つ8ビット入出力ポートです (ただし、P7_0、P7_1はNチャネルオープンドレイン出力)。
	P8_0 ~ P8_4 P8_6, P8_7	入出力	VCC1	P0と同等の機能を持つ入出力ポートです。
入力ポート	P8_5	入力	VCC1	NMIと端子を共用しています。NMIの入力レベルを確認するための入力専用ポートです。
キー入力 割り込み	KI0∼KI3	入力	VCC1	キー入力割り込みの入力です。

## 表 1.14 端子機能の説明 (4)(144 ピン版のみ)

分類	端子名	入出力	電源系統	機能および説明
A/Dコンバータ	AN15_0 ~ AN15_7	入力	VCC1	A/Dコンバータのアナログ入力です。
入出力ポート	P11_0~P11_4 P12_0~P12_7 P13_0~P13_7	入出力	VCC2	P0と同等の機能を持つ入出力ポートです。
	P14_0 ~ P14_6 P15_0 ~ P15_7	入出力	VCC1	POと同等の機能を持つ入出力ポートです。

#### 中央演算処理装置(CPU) 2.

図2.1にCPUのレジスタを示します。CPUには28個のレジスタがあります。 これらのうち、R0、R1、R2、R3、A0、A1、SB、FBの8個はレジスタバンクを構成しています。 レジスタバンクは2セットあります。




図2.1 中央演算処理装置のレジスタ構成

### 2.1 基本レジスタ

### 2.1.1 データレジスタ(R0、R1、R2、R3)

R0は16ビットで構成されており、主に転送や算術、論理演算に使用します。R1~R3はR0と同様です。R0は上位(R0H)と下位(R0L)を別々に8ビットのデータレジスタとして使用できます。R1はR0と同様です。

また、R2 と R0 を組み合わせて 32 ビットのデータレジスタ (R2R0) として使用できます。R3R1 は R2R0 と同様です。

### 2.1.2 アドレスレジスタ(A0、A1)

A0は24ビットで構成されており、アドレスレジスタ間接アドレッシングやアドレスレジスタ相対アドレッシングに使用します。また、転送や算術、論理演算に使用します。 A1はA0と同様です。

### 2.1.3 スタティックベースレジスタ(SB)

SBは24ビットで構成されており、SB相対アドレッシングに使用します。

### 2.1.4 フレームベースレジスタ (FB)

FBは24ビットで構成されており、FB相対アドレッシングに使用します。

### 2.1.5 プログラムカウンタ(PC)

PCは24ビットで構成されており、次に実行する命令の番地を示します。

### 2.1.6 割り込みテーブルレジスタ (INTB)

INTBは24ビットで構成されており、可変ベクタテーブルの先頭番地を示します。

### 2.1.7 ユーザスタックポインタ (USP)、割り込みスタックポインタ (ISP)

スタックポインタ(SP)はUSPとISPの2種類あり、共に24ビットで構成されています。 USPとISPはUフラグで切り替えられます。Uフラグは「2.1.8フラグレジスタ(FLG)」を参照してください。

USPとISPは偶数番地に設定してください。偶数番地を設定した方が割り込みシーケンスの実行速度が速くなります。

### 2.1.8 フラグレジスタ(FLG)

FLGは16ビットで構成されており、CPUの状態を示します。

## 2.1.8.1 キャリフラグ(C)

命令実行後のキャリやボローの有無を示します。

### 2.1.8.2 デバッグフラグ (D)

Dフラグはデバッグ専用です。"0" にしてください。

## 2.1.8.3 ゼロフラグ(Z)

演算の結果が0のとき"1"になり、それ以外のとき"0"になります。

### 2.1.8.4 サインフラグ(S)

演算の結果が負のとき"1"になり、それ以外のとき"0"になります。

### 2.1.8.5 レジスタバンク指定フラグ (B)

Bフラグが"0"のときレジスタバンク0が指定され、"1"のときレジスタバンク1が指定されます。

### 2.1.8.6 オーバフローフラグ(O)

演算の結果がオーバフローしたとき"1"になります。それ以外のとき"0"になります。

### 2.1.8.7 割り込み許可フラグ (1)

マスカブル割り込みを許可するビットです。Iフラグが"0"のとき割り込みは禁止され、"1"のと き許可されます。割り込みを受け付けると、このビットは"0"になります。

### 2.1.8.8 スタックポインタ指定フラグ (U)

Uフラグが "0" のときISPが指定され、"1" のときUSPが指定されます。

ハードウェア割り込みを受け付けたとき、またはソフトウェア割り込み番号0~31のINT命令を実 行したとき、Uフラグは"0"になります。

### 2.1.8.9 プロセッサ割り込み優先レベル (IPL)

IPLは3ビットで構成されており、レベル0~7まで8段階のプロセッサ割り込み優先レベルを指定 します。要求があった割り込みの優先レベルがIPLより大きいとき、その割り込みは許可されます。

### 2.1.8.10 予約領域

書くときは"0"を書いてください。読んだとき、その値は不定です。

#### 2.2 高速割り込みレジスタ

高速割り込みに関するレジスタは次のとおりです。

- ・フラグ退避レジスタ(SVF)
- ・PC退避レジスタ(SVP)
- ・ベクタレジスタ(VCT)

#### DMAC関連レジスタ 2.3

DMACに関するレジスタは次のとおりです。

- ・DMAモードレジスタ(DMD0、DMD1)
- ・DMA 転送カウントレジスタ(DCT0、DCT1)
- ・DMA転送カウントリロードレジスタ(DRC0、DRC1)
- ・DMAメモリアドレスレジスタ(DMA0、DMA1)
- ・DMAメモリアドレスリロードレジスタ(DRA0、DRA1)
- ・DMA SFRアドレスレジスタ(DSA0、DSA1)

M32C/8Bグループ 3. メモリ

### 3. メモリ

図3.1にメモリ配置図を示します。

アドレス空間は000000h番地からFFFFFh番地までの16Mバイトあります。

内部ROMはFFFFFh番地から下位方向に配置されています。例えば256Kバイトの内部ROMは、FC0000h番地からFFFFFh番地に配置されています。

固定割り込みベクタはFFFFDCh番地からFFFFFFh番地に配置されています。ここに各割り込みルーチンの先頭番地を格納します。

内部 RAM は 000400h 番地から上位方向に配置されています。例えば 32K バイトの内部 RAM は、000400h 番地から 0083 FFh 番地に配置されています。内部 RAM はデータ格納以外に、サブルーチン呼び出しや割り込み時のスタックとしても使用します。

SFR は000000h 番地から0003FFh 番地に配置されています。ここには入出力ポート、A/D コンバータ、シリアルインタフェース、タイマなどの周辺機能の制御レジスタが配置されています。SFR のうち何も配置されていない番地はすべて予約領域のため、ユーザは使用できません。

スペシャルページベクタは FFFE00h 番地から FFFFDBh 番地に配置されています。このベクタは JMPS 命令または JSRS 命令で使用します。詳細は  $\lceil M32C/80 \rangle$  リーズソフトウェアマニュアル」を参照してください。




図3.1 メモリ配置図

M32C/8B グループ 4. SFR

#### 4. **SFR**

SFR(Special Function Registers)は、周辺機能の制御レジスタです。表4.1~表4.9にSFR一覧を示します。

#### SFR一覧(1) 表 4.1

番地	51八 見(1)	5.5.420	リカット後のは
番地 0000h	レジスタ	シンボル	リセット後の値
0000h			
0001h			
0002H			
0003H	プロセッサモードレジスタ0(注1)	PM0	1000 0000b(CNVSS端子が"L") 0000 0011b(CNVSS端子が"H")
0005h	プロセッサモードレジスタ1	PM1	00h
0006h	システムクロック制御レジスタ0	CM0	0000 1000b
0007h	システムクロック制御レジスタ 1	CM1	0010 0000b
0008h			
0009h	アドレス一致割り込み許可レジスタ	AIER	00h
000Ah	プロテクトレジスタ	PRCR	XXXX 0000b
000Bh	外部データバス幅制御レジスタ	DS	XXXX 1000b(BYTE端子が"L") XXXX 0000b(BYTE端子が"H")
000Ch	メインクロック分周レジスタ	MCD	XXX0 1000b
000Dh	発振停止検出レジスタ	CM2	00h
000Eh	ウォッチドッグタイマスタートレジスタ	WDTS	XXh
000Fh	ウォッチドッグタイマ制御レジスタ	WDC	000X XXXXb
0010h			
0011h	アドレス一致割り込みレジスタ0	RMAD0	000000h
0012h			
0013h	プロセッサモードレジスタ2	PM2	00h
0014h			
0015h	アドレス一致割り込みレジスタ1	RMAD1	000000h
0016h			
0017h	リファレンス電圧設定レジスタ	DVCR	1000 1111b
0018h			
0019h	アドレスー致割り込みレジスタ2	RMAD2	000000h
001Ah			
001Bh	電圧監視レジスタ	LVDC	0000 1000h
001Ch			
	アドレス一致割り込みレジスタ3	RMAD3	000000h
001Eh			
001Fh	電源回路制御レジスタ	VRCR	00h
0020h			
0021h			
0022h			
0023h			
0024h			
0025h	Distribution No. 10	DI Co	2004 V040
0026h	PLL制御レジスタ 0	PLC0	0001 X010b
0027h			
0028h	- No Thebull 37 of 1 No. 5	D14:5:	0000001
0029h	アドレス一致割り込みレジスタ4	RMAD4	000000h
002Ah			
002Bh			
002Ch		B =	
002Dh	アドレス一致割り込みレジスタ5	RMAD5	000000h
002Eh			
002Fh			
Y· 不完			

X:不定

空欄はずべて予約領域です。アクセスしないでください。 注1. PM0 レジスタの PM01 ~ PM00 ビットは、ソフトウェアリセットまたはウォッチドッグタイマリセットを行ってもリセット前の値が 保持されます。

M32C/8B グループ 4. SFR

#### 表4.2 SFR一覧(2)

표조 그녀	1. (C)	シンボル	リセット後の値
番地 0030h	レジスタ	シンホル	りセット後の値
0030H			
0031h			
0032h			
0033h			
0034h			
0036h			
0030H			
0037H			
0039h	アドレス一致割り込みレジスタ6	RMAD6	000000h
0033H	プトレス 致制り込のレンスメロ	KWADO	00000011
003/th			
003Ch			
003Dh	アドレス一致割り込みレジスタ7	RMAD7	000000h
003Eh	プトレス 致剖り込のレンスティ	TOWNER	00000011
003Eh			
0040h			
0040H			
004111 0042h			
0042H			
0043h			
0044h			
0045h			
0047h			
0047H	外部領域ウェイト制御レジスタ0	EWCR0	X0X0 0011b
0049h	外部領域ウェイト制御レジスタ1	EWCR1	X0X0 0011b
	外部領域ウェイト制御レジスタ2	EWCR2	X0X0 0011b
	外部領域ウェイト制御レジスタ3	EWCR3	X0X0 0011b
004Ch	ページモードウェイト制御レジスタ 0(注2)	PWCR0	0001 0001b
004Dh	ページモードウェイト制御レジスタ1(注2)	PWCR1	0001 0001b
004Eh			
004Fh			
0050h	フラッシュメモリ制御レジスタ3 (注1)	FMR3	XX0X XX00b
0051h			
0052h	フラッシュメモリ制御レジスタ2 (注1)	FMR2	XXXX XXX0b
0053h			
0054h			
0055h	フラッシュメモリ制御レジスタ1 (注1)	FMR1	0000 XX0Xb
0056h			
0057h	フラッシュメモリ制御レジスタ0 (注1)	FMR0	0000 0001b
0058h	. /		
0059h	フラッシュメモリ制御レジスタ4 (注1)	FMR4	00h
005Ah	· · · · · · · · · · · · · · · · · · ·		
005Bh			
005Ch			
005Dh			
005Eh			
005Fh			
0060h			
0061h			
0062h			
0063h			
0064h			
0065h			
0066h			
0067h			
0068h	 DMAO割り込み制御レジスタ	DM0IC	XXXX X000b
0069h	タイマB5割り込み制御レジスタ	TB5IC	XXXX X000b
V 7=	× · · / / / / / / / / / / / /		

X: 不定 空欄はすべて予約領域です。アクセスしないでください。 注1. ROMレス版にはありません。 注2. ROMレス版でのみ使用できます。

M32C/8Bグループ 4. SFR

#### SFR一覧(3) 表4.3

12 4.3	JFN 見(J)		
番地	レジスタ	シンボル	リセット後の値
006Ah	DMA2割り込み制御レジスタ	DM2IC	XXXX X000b
006Bh	UART2受信 / ACK割り込み制御レジスタ	S2RIC	XXXX X000b
006Ch	タイマAO割り込み制御レジスタ	TA0IC	XXXX X000b
006Dh	UART3受信 / ACK割り込み制御レジスタ	S3RIC	XXXX X000b
006Eh	タイマA2割り込み制御レジスタ	TA2IC	XXXX X000b
006Fh	UART4受信 / ACK割り込み制御レジスタ	S4RIC	XXXX X000b
0070h	タイマ A4割り込み制御レジスタ	TA4IC	XXXX X000b
0071h	UARTO/UART3バス衝突検出割り込み制御レジスタ	BCN0IC / BCN3IC	XXXX X000b
0072h	UART0受信 / ACK割り込み制御レジスタ	SORIC	XXXX X000b
0073h	A/D0変換割り込み制御レジスタ	AD0IC	XXXX X000b
0074h	UART1受信 / ACK割り込み制御レジスタ	S1RIC	XXXX X000b
0075h			
0076h	タイマB1割り込み制御レジスタ	TB1IC	XXXX X000b
0077h			
0078h	タイマB3割り込み制御レジスタ	TB3IC	XXXX X000b
0079h			
007Ah	INT5割り込み制御レジスタ	INT5IC	XX00 X000b
007Bh			
007Ch	 INT3割り込み制御レジスタ	INT3IC	XX00 X000b
007Dh			
007Eh	 INT1割り込み制御レジスタ	INT1IC	XX00 X000b
007Fh			
0080h			
0081h			
0082h			
0083h			
0084h			
0085h			
0086h			
0087h	DAAAA = 11177 7. +11/m 1 2 7 4	DM41C	XXXX X000b
0088h	DMA1割り込み制御レジスタ	DM1IC	
0089h	UART2送信 / NACK割り込み制御レジスタ	S2TIC	XXXX X000b
008Ah	DMA3割り込み制御レジスタ	DM3IC	XXXX X000b
008Bh	UART3送信 / NACK割り込み制御レジスタ	S3TIC	XXXX X000b
008Ch	タイマA1割り込み制御レジスタ	TA1IC	XXXX X000b
008Dh	UART4送信 / NACK割り込み制御レジスタ	S4TIC	XXXX X000b
008Eh	タイマA3割り込み制御レジスタ	TA3IC	XXXX X000b
008Fh	UART2バス衝突検出割り込み制御レジスタ	BCN2IC	XXXX X000b
0090h	UART0送信 / NACK割り込み制御レジスタ	SOTIC	XXXX X000b
0091h	UART1/UART4バス衝突検出割り込み制御レジスタ	BCN1IC / BCN4IC	XXXX X000b
0092h	UART1送信 / NACK割り込み制御レジスタ	S1TIC	XXXX X000b
0093h	キー入力割り込み制御レジスタ	KUPIC	XXXX X000b
0094h	タイマB0割り込み制御レジスタ	TB0IC	XXXX X000b
0095h			
0096h	タイマB2割り込み制御レジスタ	TB2IC	XXXX X000b
0097h			
0098h	タイマB4割り込み制御レジスタ	TB4IC	XXXX X000b
0099h			
009Ah	INT4割り込み制御レジスタ	INT4IC	XX00 X000b
009Bh			
009Ch	INT2割り込み制御レジスタ	INT2IC	XX00 X000b
009Dh			
009Eh	INTO割り込み制御レジスタ	INTOIC	XX00 X000b
009Fh	復帰用優先順位レジスタ	RLVL	XXXX 0000b
00A0h			
~			
02BFh			
X:不定			

X: 不定 空欄はすべて予約領域です。アクセスしないでください。

M32C/8Bグループ 4. SFR

### SFR一覧(4) 表4.4

衣 4.4	SFK <sup>一</sup> 見(4)		
番地	レジスタ	シンボル	リセット後の値
02C0h 02C1h	X0レジスタ、Y0レジスタ	XOR、YOR	XXXXh
02C2h 02C3h	X1レジスタ、Y1レジスタ	X1R、Y1R	XXXXh
02C4h 02C5h	X2レジスタ、Y2レジスタ	X2R、Y2R	XXXXh
02C6h 02C7h	X3レジスタ、Y3レジスタ	X3R、Y3R	XXXXh
02C8h 02C9h	X4レジスタ、Y4レジスタ	X4R、Y4R	XXXXh
02CAh 02CBh	X5レジスタ、Y5レジスタ	X5R、Y5R	XXXXh
02CCh 02CDh	X6レジスタ、Y6レジスタ	X6R、Y6R	XXXXh
02CEh 02CFh	X7レジスタ、Y7レジスタ	X7R、Y7R	XXXXh
02D0h 02D1h	X8レジスタ、Y8レジスタ	X8R、Y8R	XXXXh
02D2h 02D3h	X9レジスタ、Y9レジスタ	X9R、Y9R	XXXXh
02D4h 02D5h	X10レジスタ、Y10レジスタ	X10R、Y10R	XXXXh
02D6h 02D7h	X11 レジスタ、Y11 レジスタ	X11R、Y11R	XXXXh
02D8h 02D9h	X12レジスタ、Y12レジスタ	X12R、Y12R	XXXXh
02DAh 02DBh	X13レジスタ、Y13レジスタ	X13R、Y13R	XXXXh
02DCh 02DDh	X14レジスタ、Y14レジスタ	X14R、Y14R	XXXXh
02DEh 02DFh	X15レジスタ、Y15レジスタ	X15R、Y15R	XXXXh
02E0h	X/Y制御レジスタ	XYC	XXXX XX00b
02E1h 02E2h			
02E3h			
02E4h	UART1特殊モードレジスタ4	U1SMR4	00h
02E5h	UART1特殊モードレジスタ3	U1SMR3	00h
02E6h	UART1特殊モードレジスタ2	U1SMR2	00h
02E7h	UART1特殊モードレジスタ	U1SMR	00h
02E8h	UART1送受信モードレジスタ	U1MR	00h
02E9h	UART1通信速度レジスタ	U1BRG	XXh
02EAh 02EBh	UART1送信バッファレジスタ	U1TB	XXXXh
02ECh	UART1送受信制御レジスタ 0	U1C0	0000 1000b
02EDh	UART1送受信制御レジスタ1	U1C1	0000 0010b
02EEh 02EFh	UART1受信バッファレジスタ	U1RB	XXXXh
02F0h			
02F1h 02F2h			
02F2h 02F3h			
02F4h	UART4特殊モードレジスタ4	U4SMR4	00h
02F5h	UART4特殊モードレジスタ3	U4SMR3	00h
02F6h	UART4特殊モードレジスタ2	U4SMR2	00h
02F7h	UART4特殊モードレジスタ	U4SMR	00h
02F8h	UART4送受信モードレジスタ	U4MR	00h
02F9h	UART4通信速度レジスタ	U4BRG	XXh
02FAh 02FBh	UART4送信バッファレジスタ	U4TB	XXXXh
02FCh	UART4送受信制御レジスタ 0	U4C0	0000 1000b
02FDh	UART4送受信制御レジスタ1	U4C1	0000 0010b
02FEh			
02FFh	UART4受信バッファレジスタ	U4RB	XXXXh

X:不定 空欄はすべて予約領域です。アクセスしないでください。 M32C/8B グループ 4. SFR

# 表 4.5 SFR 一覧 (5)

衣 4.5	SFK <sup>−</sup> 見(5)		
番地	レジスタ	シンボル	リセット後の値
0300h	タイマB3,B4,B5カウント開始レジスタ	TBSR	000X XXXXb
0301h			
0302h		TA 44	NAME OF THE PARTY
0303h	タイマ A11 レジスタ	TA11	XXXXh
0304h			
0305h	タイマ A21 レジスタ	TA21	XXXXh
0306h			
0307h	タイマ A41 レジスタ	TA41	XXXXh
0308h	二世 DNAM 生物 レジス たり	INVC0	00h
	三相PWM制御レジスタ0		
0309h	三相PWM制御レジスタ1	INVC1	00h
030Ah	三相出力バッファレジスタ0	IDB0	XX11 1111b
030Bh	三相出力バッファレジスタ1	IDB1	XX11 1111b
030Ch	短絡防止タイマ	DTT	XXh
030Dh	タイマB2割り込み発生頻度設定カウンタ	ICTB2	XXh
030Eh			
030Fh			
0310h			
0311h	タイマB3レジスタ	TB3	XXXXh
0311h			
0312h	タイマB4 レジスタ	TB4	XXXXh
0314h	タイマB5 レジスタ	TB5	XXXXh
0315h			
0316h			
0317h			
0318h			
0319h			
031Ah			
031Bh	タイマB3モードレジスタ	TB3MR	00XX 0000b
031Ch	タイマB4モードレジスタ	TB4MR	00XX 0000b
031Dh	タイマB5モードレジスタ	TB5MR	00XX 0000b
031Eh	71 ( 80 E 1 7 7 7 7	TBOWN	00/01 00002
031Fh	対象制はも無限によった	IFSR	00h
031111 0320h	外部割込み要因選択レジスタ	11 010	0011
0321h			
0322h			
0323h			
0324h	UART3特殊モードレジスタ4	U3SMR4	00h
0325h	UART3特殊モードレジスタ3	U3SMR3	00h
0326h	UART3特殊モードレジスタ2	U3SMR2	00h
0327h	UART3特殊モードレジスタ	U3SMR	00h
0328h	UART3送受信モードレジスタ	U3MR	00h
	UART3通信速度レジスタ	U3BRG	XXh
0329h	UART3 週 信 述 及 レン 入 タ	USBRG	AAII
032Ah	UART3送信バッファレジスタ	U3TB	XXXXh
032Bh			
032Ch	UART3送受信制御レジスタ 0	U3C0	0000 1000b
032Dh	UART3送受信制御レジスタ1	U3C1	0000 0010b
032Eh	LIADT2 平信 バッコーレジスク	LISER	VVVVh
032Fh	UART3受信バッファレジスタ	U3RB	XXXXh
0330h			
0331h			
0332h			
0333h			
0333h	UART2特殊モードレジスタ4	U2SMR4	00h
	1100		
0335h	UART2特殊モードレジスタ3	U2SMR3	00h
0336h	UART2特殊モードレジスタ2	U2SMR2	00h
0337h	UART2特殊モードレジスタ	U2SMR	00h
0338h	UART2送受信モードレジスタ	U2MR	00h
0339h	UART2通信速度レジスタ	U2BRG	XXh
033Ah	5、二温温度(スピンハン		
033Bh	UART2送信バッファレジスタ	U2TB	XXXXh
		11200	0000 1000h
033Ch	UART2送受信制御レジスタ 0	U2C0	0000 1000b
033Dh	UART2送受信制御レジスタ1	U2C1	0000 0010b
033Eh	UART2 受信バッファレジスタ	U2RB	XXXXh
00051	OMMIZ 表面バファアレンハア	32110	700711
033Fh			

X:不定 空欄はすべて予約領域です。アクセスしないでください。

M32C/8B グループ 4. SFR

#### 表4.6 SFR一覧(6)

高齢   レジタ   シンボル   リセット後の音   シンダル   リセット後の音   OS40h   カント   脚計 アリスケー	衣 4.0	SFK一見(0)		
1934日   新州 プリスターラリセットレジスタ	番地	レジスタ	シンボル	リセット後の値
30342  カンチョ・ト部時とグスタ	0340h	カウント開始レジスタ	TABSR	00h
0342h   1973年以び29	0341h		CPSRF	0XXX XXXXb
1935年   1935年レジスタ	0342h		ONSF	00h
1934h				
GodShi		1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1		* *
0349h   タイマALU   フェスタ		, , , , , , , , , , , , , , , , , , ,	1001	0011
1034Fh			+	<del> </del>
0345h		タイマ A0 レジスタ	TA0	XXXXh
3034h			_ · ·	
TA2		タイマ Δ1 しご スタ	ΤΔ1	XXXXh
3034Ch   タイマA3レジスタ	0349h		1731	AVAII
3345h   タイマAJUジスタ	034Ah	- /- AO   X - F	TA 0	VVVVI
1934Dh		タイマA2レジスタ	IA2	XXXXh
1835年   タイマALUジスタ			+	<del>                                     </del>
74 マイ A L シスタ		タイマ A3 レジスタ	TA3	XXXXh
3035Ph   タイマBOレジスタ				
0.34th		タイマ A4 レジスタ	TA4	XXXXh
5035th   9イマBUレジスタ				
0.951 h	0350h	タイフRO いじてな	TBO	XXXXh
10355h	0351h	プリスロUレンAプ	יטטי	AAAH
10355h	0352h			10004
3335h		タイマB1 レジスタ	IB1	XXXXh
30356h   タイマ和3 モードレジスタ			+	<del>                                     </del>
0356h   0356h   9イマA1モードレジスタ		タイマB2レジスタ	TB2	XXXXh
S357h   タイマム1モードレジスタ			<del> </del>	
0358h   タイマム3モドレジスタ	0356h	タイマAOモードレジスタ	TA0MR	00h
G359h   タイマA3モードレジスタ	0357h	タイマA1モードレジスタ	TA1MR	00h
G359h   タイマA3モードレジスタ	0358h	タイマA2モードレジスタ	TA2MR	00h
335Ah タイマA4モードレジスタ				
335Bh タイマB1モードレジスタ				
SSCh   タイマB1モードレジスタ				
335Dh   タイマB2モードレジスタ   TB2MR   D0XX 0000b   D035Eh   タイマB2特殊モードレジスタ   TB2SC   XXXX XXX0b   D036Dh   D0XX 0000b   D0XX	035Bh	タイマB0モードレジスタ	TB0MR	00XX 0000b
335Dh   タイマB2モードレジスタ   TB2MR   D0XX 0000b   D035Eh   タイマB2特殊モードレジスタ   TB2SC   XXXX XXX0b   D036Dh   D0XX 0000b   D0XX	035Ch	タイマB1モードレジスタ	TB1MR	00XX 0000b
035Eh				
O35Fh				
0360h   0361h   0362h   0362h   0363h   0363h   0363h   0363h   0363h   0363h   04RT0特殊モードレジスタ4   00   00   00   00   00   00   00			<u> </u>	
0361h   0362h   0363h   0365h   03	035Fh	カウントソースプリスケーラレジスタ(注1)	TCSPR	0XXX 0000b
0362h   0363h   0364h   UART0特殊モードレジスタ4   UOSMR4   OOh   0366h   UART0特殊モードレジスタ3   UOSMR2   OOh   0366h   UART0特殊モードレジスタ   UOSMR2   OOh   0366h   UART0特殊モードレジスタ   UOSMR2   OOh   0366h   UART0持殊モードレジスタ   UOSMR   OOh   O	0360h			
0362h   0363h   0364h   UART0特殊モードレジスタ4   UOSMR4   OOh   0366h   UART0特殊モードレジスタ3   UOSMR2   OOh   0366h   UART0特殊モードレジスタ   UOSMR2   OOh   0366h   UART0特殊モードレジスタ   UOSMR2   OOh   0366h   UART0持殊モードレジスタ   UOSMR   OOh   O	0361h			
0363h   0364h   UARTO特殊モードレジスタ4   UOSMR4   OOh   O			†	†
0364h   UART0特殊モードレジスタ4			+	1
UARTO特殊モードレジスタ3		LUADTO#±F# T ISLASS 7 A	LIOCMD4	00h
0366h   UART10特殊モードレジスタ2				
UARTO 特殊モードレジスタ	0365h	UARTO特殊モードレジスタ3		UUN
UARTO送受信モードレジスタ	0366h	UART0特殊モードレジスタ2	U0SMR2	00h
UARTO送受信モードレジスタ	0367h	UART0特殊モードレジスタ	U0SMR	00h
UARTO通信速度レジスタ			UOMR	
O36Ah   O36Bh   UARTO送信バッファレジスタ   UOTB   XXXXh   O36Ch   UARTO送受信制御レジスタ			<u> </u>	
O36Bh		UAKIU 迪信 迷 度 レン 人 ダ	UUBKG	AAII
036Bh		IIIARTO 送信バッファレジスタ	UOTB	XXXXh
UARTO送受信制御レジスタ1	036Bh	OMMIO応用バファアレンハア	30.5	7.0.0011
UARTO送受信制御レジスタ1	036Ch	UART0送受信制御レジスタ 0	U0C0	0000 1000b
UARTO 受信パッファレジスタ		1 - 1 - 1 - 1 - 1 - 1 - 1 - 1 - 1 - 1 -		
036Fh       UORB       XXXXh         0370h       0371h       0372h         0372h       0373h       0374h         0375h       0376h       0376h         0377h       0378h       DMA0要因選択レジスタ       DMOSL       0X00 0000b         0379h       DMA1要因選択レジスタ       DM1SL       0X00 0000b         037Ah       DMA2要因選択レジスタ       DM2SL       0X00 0000b         037Bh       DMA3要因選択レジスタ       DM3SL       0X00 0000b         037Ch       037Ch       037Ch       0CRC データレジスタ       CRCD       XXXXh         037Eh       CRC インプットレジスタ       CRCIN       XXh		- 0.111111111111111111111111111111111111	+	
0370h   0371h   0372h   0372h   0373h   0374h   0375h   0376h   0377h   0378h   DMA0要因選択レジスタ   DMOSL   0X00 0000b   0379h   DMA2要因選択レジスタ   DM1SL   0X00 0000b   0378h   DMA2要因選択レジスタ   DM2SL   0X00 0000b   0378h   DMA2要因選択レジスタ   DM2SL   0X00 0000b   0378h   DMA3要因選択レジスタ   DM2SL   0X00 0000b   0378h   DMA3要因選択レジスタ   DM2SL   0X00 0000b   0378h   DMA3要因選択レジスタ   DM3SL   0X00 0000b   0378h   CRC データレジスタ   CRCD   XXXXh   0378h   CRC インプットレジスタ   CRCD   XXXXh   CRCD   XXXXh   0378h   CRCD   CRCD   XXXXh   0378h   CRCD   CRCD   XXXXh   0378h   CRCD   CRCD   XXXXh   0378h   CRCD   CRCD   CRCD   XXXXh   0378h   CRCD   C		UART0受信バッファレジスタ	U0RB	XXXXh
0371h   0372h   0373h   0374h   0375h   0375h   0377h   0378h   DMA0要因選択レジスタ   DMOSL   0X00 0000b   0379h   DMA1要因選択レジスタ   DMSL   0X00 0000b   0379h   DMA2要因選択レジスタ   DM1SL   0X00 0000b   0378h   DMA2要因選択レジスタ   DM2SL   0X00 0000b   0378h   DMA3要因選択レジスタ   DM2SL   0X00 0000b   0378h   DMA3要因選択レジスタ   DM3SL   0X00 0000b   0376h   CRC データレジスタ   CRC D   XXXXh   0376h   CRC インプットレジスタ   CRC IN   XXh   CRC D   XXXXh   0376h   CRC インプットレジスタ   CRC IN   XXh   X				
0372h   0373h   0374h   0375h   0375h   0375h   0376h   0377h   0377h   0378h   DMA0要因選択レジスタ   DMOSL   0X00 0000b   0379h   DMA1要因選択レジスタ   DM1SL   0X00 0000b   0374h   DMA2要因選択レジスタ   DM2SL   0X00 0000b   0378h   DMA3要因選択レジスタ   DM2SL   0X00 0000b   0378h   DMA3要因選択レジスタ   DM3SL   0X00 0000b   0376h   CRC データレジスタ   CRC D   XXXXh   0376h   CRC インプットレジスタ   CRC D   XXXXh   XXh   0376h   CRC インプットレジスタ   CRC IN   XXh   XXH				
0373h   0374h   0375h   0376h   0377h   0377h   0378h   DMA0要因選択レジスタ   DMOSL   0X00 0000b   0379h   DMA1要因選択レジスタ   DM1SL   0X00 0000b   0378h   DMA2要因選択レジスタ   DM1SL   0X00 0000b   0378h   DMA2要因選択レジスタ   DM2SL   0X00 0000b   0378h   DMA3要因選択レジスタ   DM2SL   0X00 0000b   0378h   DMA3要因選択レジスタ   DM3SL   0X00 0000b   037Ch   037Ch   037Dh   CRC データレジスタ   CRC D   XXXXh   037Eh   CRC インプットレジスタ   CRC IN   XXh   XXh   CRC CRC IN   XXh   CRC CRC IN   XXh   CRC CRC   CRC	0371h			
0374h       0375h       0376h       0376h       0377h       0377h       0378h       DM0SL       0X00 0000b	0372h			
0374h       0375h       0376h       0376h       0377h       0377h       0378h       DM0SL       0X00 0000b	0373h			
0375h     0376h       0377h     0377h       0378h DMA0要因選択レジスタ     DMOSL     0X00 0000b       0379h DMA1要因選択レジスタ     DM1SL     0X00 0000b       037Ah DMA2要因選択レジスタ     DM2SL     0X00 0000b       037Bh DMA3要因選択レジスタ     DM3SL     0X00 0000b       037Ch 037Dh 037Dh 037Dh CRC データレジスタ     CRC アータレジスタ     CRCD XXXXXh       037Eh CRC インプットレジスタ     CRCIN XXh			†	†
0376h     0377h       0378h     DMA0要因選択レジスタ     DMOSL     0X00 0000b       0379h     DMA1要因選択レジスタ     DM1SL     0X00 0000b       037Ah     DMA2要因選択レジスタ     DM2SL     0X00 0000b       037Bh     DMA3要因選択レジスタ     DM3SL     0X00 0000b       037Ch     037Ch     037Dh     CRC データレジスタ     CRCD     XXXXh       037Eh     CRC インプットレジスタ     CRCIN     XXh			+	<del> </del>
0377h     0378h     DMA0要因選択レジスタ     DMOSL     0X00 0000b       0379h     DMA1要因選択レジスタ     DM1SL     0X00 0000b       037Ah     DMA2要因選択レジスタ     DM2SL     0X00 0000b       037Bh     DMA3要因選択レジスタ     DM3SL     0X00 0000b       037Ch     037Ch     037Dh     CRC データレジスタ     CRCD     XXXXh       037Eh     CRC インプットレジスタ     CRCIN     XXh			<del> </del>	<del> </del>
0378h     DMA0要因選択レジスタ     DMOSL     0X00 0000b       0379h     DMA1要因選択レジスタ     DM1SL     0X00 0000b       037Ah     DMA2要因選択レジスタ     DM2SL     0X00 0000b       037Bh     DMA3要因選択レジスタ     DM3SL     0X00 0000b       037Ch     037Ch     CRC データレジスタ     CRCD     XXXXh       037Eh     CRC インプットレジスタ     CRCIN     XXh			<del> </del>	<del> </del>
0379h         DMA1要因選択レジスタ         DM1SL         0X00 0000b           037Ah         DMA2要因選択レジスタ         DM2SL         0X00 0000b           037Bh         DMA3要因選択レジスタ         DM3SL         0X00 0000b           037Ch         CRC データレジスタ         CRCD         XXXXh           037Eh         CRCインプットレジスタ         CRCIN         XXh				
037Ah         DMA2要因選択レジスタ         DM2SL         0X00 0000b           037Bh         DMA3要因選択レジスタ         DM3SL         0X00 0000b           037Ch         CRC データレジスタ         CRCD         XXXXh           037Eh         CRCインプットレジスタ         CRCIN         XXh		DMA0要因選択レジスタ		0X00 0000b
037Ah         DMA2要因選択レジスタ         DM2SL         0X00 0000b           037Bh         DMA3要因選択レジスタ         DM3SL         0X00 0000b           037Ch         CRC データレジスタ         CRCD         XXXXh           037Eh         CRCインプットレジスタ         CRCIN         XXh	0379h	DMA1要因選択レジスタ	DM1SL	0X00 0000b
037Bh         DMA3要因選択レジスタ         DM3SL         0X00 0000b           037Ch         CRC データレジスタ         CRCD         XXXXh           037Eh         CRCインプットレジスタ         CRCIN         XXh				0X00_0000b
037Ch 037Dh         CRC データレジスタ         CRCD         XXXXh           037Eh         CRC インプットレジスタ         CRCIN         XXh				
037Dh         CRC テータレジスタ         CRCD         XXXXh           037Eh         CRC インプットレジスタ         CRCIN         XXh		DIVIAO 安凶送抓 レンヘグ	DIVIOOL	0.00 00000
037Dh		CRCデータレジスタ	CRCD	XXXXh
037Fh			<u>                                     </u>	<u> </u>
	037Dh		CRCIN	XXh
×・不定 空欄けすべて予約領域です アクセス   かいでください	037Dh		CRCIN	XXh

X:不定 空欄はすべて予約領域です。アクセスしないでください。 注1. TCSPRレジスタはソフトウェアリセットまたはウォッチドッグタイマリセットを行っても、リセット前の値が保持されます。

M32C/8Bグループ 4. SFR

#### SFR一覧(7) 表4.7

番地	レジスタ	シンボル	リセット後の値
0380h 0381h	A/D0 レジスタ 0	AD00	00XXh
0382h 0383h	A/D0 レジスタ1	AD01	00XXh
0384h 0385h	A/D0 レジスタ 2	AD02	00XXh
0386h 0387h	A/D0 レジスタ 3	AD03	00XXh
0388h 0389h	A/D0 レジスタ 4	AD04	00XXh
038Ah 038Bh	A/D0 レジスタ 5	AD05	00XXh
038Ch 038Dh	A/D0 レジスタ 6	AD06	00XXh
038Eh 038Fh	A/D0 レジスタ7	AD07	00XXh
0390h			
0391h			
0392h	A/D0制御レジスタ 4	AD0CON4	XXXX 00XXb
0393h			
0394h	A/D0制御レジスタ 2	AD0CON2	XX0X X000b
0395h	A/D0制御レジスタ3	AD0CON3	XXXX X000b
0396h	A/D0制御レジスタ 0	AD0CON0	00h
0397h	A/D0制御レジスタ1	AD0CON1	00h
0398h	D/A レジスタ 0	DA0	XXh
0399h			
039Ah	D/A レジスタ1	DA1	XXh
039Bh			
039Ch	D/A制御レジスタ	DACON	XXXX XX00b
039Dh			
039Eh			
039Fh			

X:不定 空欄はすべて予約領域です。アクセスしないでください。

M32C/8B グループ 4. SFR

#### SFR一覧(8) 表4.8

番地	レジスタ	シンボル	リセット後の値
03A0h		2 2 11.02	) C ) T K O IL
03A1h			
03A2h			
03A3h			
03A4h			
03A5h			
03A6h			
03A7h			
03A8h			
03A9h			
03AAh			
03ABh			
03ACh 03ADh			
03ADh			
03AFh	4株4と昭和1、2、7.4.0	PSC	00.00 00.00
	機能選択レジスタC		00X0 0000b
03B0h	機能選択レジスタA0	PS0	00h
03B1h	機能選択レジスタA1	PS1	00h
03B2h	機能選択レジスタBO	PSL0	00h
03B3h	機能選択レジスタB1	PSL1	00h
03B4h	機能選択レジスタ A2	PS2	00X0 0000b
03B5h	機能選択レジスタA3	PS3	00h
03B6h	機能選択レジスタB2	PSL2	00X0 0000b
03B7h	機能選択レジスタB3	PSL3	00h
03B8h			
03B9h			
03BAh			
03BBh			
03BCh			
03BDh 03BEh			
03BFh			
	ポートP6レジスタ	P6	XXh
	ポートP7レジスタ	P7	XXh
03C2h	ポートP6方向レジスタ	PD6	00h
03C2h		PD7	00h
03C3H	ポートP7方向レジスタ		XXh
	ポートP8レジスタ	P8	
03C5h	ポートP9レジスタ	P9	XXh
03C6h	ポートP8方向レジスタ	PD8	00X0 0000b
	ポートP9方向レジスタ	PD9	00h
	ポートP10レジスタ	P10	XXh
	ポートP11 レジスタ(注1)	P11	XXh
	ポートP10方向レジスタ	PD10	00h
	ポートP11方向レジスタ(注1、2)	PD11	XXX0 0000b
	ポートP12レジスタ(注1)	P12	XXh
03CDh	ポートP13レジスタ(注1)	P13	XXh
03CEh	ポートP12方向レジスタ(注1、2)	PD12	00h
03CFh	ポートP13方向レジスタ(注1、2)	PD13	00h
X·不定			

X:不定 空欄はすべて予約領域です。アクセスしないでください。 注1. 100ピン版では使用できません。 注2. 100ピン版では"FFh"にしてください。

M32C/8B グループ 4. SFR

#### SFR一覧(9) 表4.9

		i	i
番地	レジスタ	シンボル	リセット後の値
03D0h	ポートP14レジスタ(注1)	P14	XXh
03D1h	ポートP15レジスタ(注1)	P15	XXh
03D2h	ポートP14方向レジスタ (注1、2)	PD14	X000 0000b
03D3h	ポートP15方向レジスタ(注1、2)	PD15	00h
03D4h			
03D5h			
03D6h			
03D7h			
03D8h			
03D9h			
03DAh	プルアップ制御レジスタ2	PUR2	00h
03DBh	プルアップ制御レジスタ3	PUR3	00h
03DCh	プルアップ制御レジスタ4(注1、3)	PUR4	XXXX 0000b
03DDh			
03DEh			
03DFh			
03E0h	ポートP0 レジスタ	P0	XXh
03E1h	ポートP1 レジスタ	P1	XXh
03E2h	ポートP0方向レジスタ	PD0	00h
03E3h	ポートP1方向レジスタ	PD1	00h
03E4h	ポートP2レジスタ	P2	XXh
03E5h	ポートP3レジスタ	P3	XXh
03E6h	ポートP2方向レジスタ	PD2	00h
03E7h	ポートP3方向レジスタ	PD3	00h
03E8h	ポートP4レジスタ	P4	XXh
03E9h	ポートP5レジスタ	P5	XXh
	ポートP4方向レジスタ	PD4	00h
	ポートP5方向レジスタ	PD5	00h
03ECh	ルートF5万両レクスタ	FD3	0011
03EDh			
03EEh			
03EFh			
03F0h	プルアップ制御レジスタ0	PUR0	00h
03F1h	プルアップ制御レジスタ1	PUR1	XXXX 0000b
03F1h	フルソフノ市川中レンヘテー	1 01(1	7777 0000b
03F2h			
03F4h			
03F5h			
03F6h			
03F7h			
03F8h			
03F9h			
03FAh			
03FBh			
03FCh			
03FDh			
03FEh			
03FFh	ポート制御レジスタ	PCR	XXXX X000b
X:不定			

X:不定 空欄はすべて予約領域です。アクセスしないでください。 注1. 100ピン版では使用できません。 注2. 100ピン版では"FFh"にしてください。 注3. 100ピン版では"00h"にしてください。

M32C/8B グループ 5. 電気的特性

# 5. 電気的特性

表5.1 絶対最大定格

記号		項目	条件	定格値	単位
VCC1, VCC2	電源電圧		VCC1=AVCC	-0.3 <b>∼</b> 6.0	V
VCC2	電源電圧		_	-0.3 ~ VCC1 + 0.1	V
AVCC	アナログ電源電源	±	VCC1=AVCC	-0.3 <b>∼</b> 6.0	V
VI	入力電圧	RESET, CNVSS, BYTE, P6_0~P6_7, P7_2~P7_7, P8_0~P8_7, P9_0~P9_7, P10_0~P10_7, P14_0~P14_6, P15_0~P15_7(注1), VREF, XIN		-0.3 ~ VCC1 + 0.3	V
		P0_0~P0_7, P1_0~P1_7, P2_0~P2_7, P3_0~P3_7, P4_0~P4_7, P5_0~P5_7, P11_0~P11_4, P12_0~P12_7, P13_0~P13_7(注1)		-0.3 ~ VCC2 + 0.3	V
		P7_0, P7_1		-0.3 <b>∼</b> 6.0	V
VO	出力電圧	P6_0~P6_7, P7_2~P7_7, P8_0~P8_4, P8_6, P8_7, P9_0~P9_7, P10_0~P10_7, P14_0~P14_6, P15_0~P15_7(注1), XOUT		-0.3 ~ VCC1 + 0.3	V
		P0_0~P0_7, P1_0~P1_7, P2_0~P2_7, P3_0~P3_7, P4_0~P4_7, P5_0~P5_7, P11_0~P11_4, P12_0~P12_7, P13_0~P13_7(注1)		-0.3 ~ VCC2 + 0.3	٧
		P7_0, P7_1		-0.3 <b>∼</b> 6.0	V
Pd	消費電力	•	-40°C≦Topr≦85°C	500	mW
Topr	動作周囲温度	マイコン動作時		-20~85 / -40~85(注2)	°C
		フラッシュ書き込み消去時		0~60	°C
Tstg	保存温度			-65 <b>∼</b> 150	°C

注1. ポートP11~P15は144ピン版のみあります。

注2. -40~85℃をご使用になる場合は、弊社営業窓口までお問い合わせください。

M32C/8Bグループ 5. 電気的特性

表5.2 推奨動作条件(1)(指定のない場合は、VCC1=VCC2=3.0V~5.5V, Topr=-20~85°C)

	項目			単位		
記号			最小	標準	最大	単位
VCC1, VCC2	電源電圧(V	3.0	5.0	5.5	V	
AVCC	アナログ電源電圧			VCC1		V
VSS	電源電圧			0		>
AVSS	アナログ電	ブ電源電圧		0		V
VIH	"H" 入力電圧	P2_0~P2_7, P3_0~P3_7, P4_0~P4_7, P5_0~P5_7, P11_0~P11_4, P12_0~P12_7, P13_0~P13_7(注4)	0.8VCC2		VCC2	V
		P6_0~P6_7, P7_2~P7_7, P8_0~P8_7(注3), P9_0~P9_7, P10_0~P10_7, P14_0~P14_6, P15_0~P15_7(注4), XIN, RESET, CNVSS, BYTE	0.8VCC1		VCC1	
		P7_0, P7_1	0.8VCC1		6.0	
		P0_0~P0_7, P1_0~P1_7(シングルチップモード時)	0.8VCC2		VCC2	
		P0_0~P0_7, P1_0~P1_7 (メモリ拡張、マイクロプロセッサモード時)	0.5VCC2		VCC2	
VIL	"L" 入力電圧	P2_0~P2_7, P3_0~P3_7, P4_0~P4_7, P5_0~P5_7, P11_0~P11_4 , P12_0~P12_7, P13_0~P13_7(注4)	0		0.2VCC2	V
		P6_0~P6_7, P7_0~P7_7, P8_0~P8_7(注3), P9_0~P9_7, P10_0~P10_7, P14_0~P14_6, P15_0~P15_7(注4), XIN, RESET, CNVSS, BYTE	0		0.2VCC1	
		P0_0~P0_7, P1_0~P1_7(シングルチップモード時)	0		0.2VCC2	
		P0_0~P0_7, P1_0~P1_7 (メモリ拡張、マイクロプロセッサモード時)	0		0.16VCC2	
IOH(peak)	"H" 尖頭出力 電流(注2)	P0_0~P0_7, P1_0~P1_7, P2_0~P2_7, P3_0~P3_7, P4_0~P4_7, P5_0~P5_7, P6_0~P6_7, P7_2~P7_7, P8_0~P8_4, P8_6, P8_7, P9_0~P9_7, P10_0~P10_7, P11_0~P11_4, P12_0~P12_7, P13_0~P13_7, P14_0~P14_6, P15_0~P15_7(注4)			-10.0	mA
IOH(avg)	"H" 平均出力 電流(注1)	P0_0~P0_7, P1_0~P1_7, P2_0~P2_7, P3_0~P3_7, P4_0~P4_7, P5_0~P5_7, P6_0~P6_7, P7_2~P7_7, P8_0~P8_4, P8_6, P8_7, P9_0~P9_7, P10_0~P10_7, P11_0~P11_4, P12_0~P12_7, P13_0~P13_7, P14_0~P14_6, P15_0~P15_7(注4)			-5.0	mA
IOL(peak)	"L" 尖頭出力 電流(注2)	P0_0~P0_7, P1_0~P1_7, P2_0~P2_7, P3_0~P3_7, P4_0~P4_7, P5_0~P5_7, P6_0~P6_7, P7_0~P7_7, P8_0~P8_4, P8_6, P8_7, P9_0~P9_7, P10_0~P10_7, P11_0~P11_4, P12_0~P12_7, P13_0~P13_7, P14_0~P14_6, P15_0~P15_7(注4)			10.0	mA
IOL(avg)		P0_0~P0_7, P1_0~P1_7, P2_0~P2_7, P3_0~P3_7, P4_0~P4_7, P5_0~P5_7, P6_0~P6_7, P7_0~P7_7, P8_0~P8_4, P8_6, P8_7, P9_0~P9_7, P10_0~P10_7, P11_0~P11_4, P12_0~P12_7, P13_0~P13_7, P14_0~P14_6, P15_0~P15_7(注4)			5.0	mA

- 注1. 平均出力電流は100msの期間内での平均値です。
- 注2. ポートP0, P1, P2, P8\_6, P8\_7, P9, P10, P11, P14, P15のIOL(peak)の合計は80mA以下、ポートP3, P4, P5, P6, P7, P8\_0 ~ P8\_4, P12, P13のIOL(peak)の合計は80mA以下、ポートP0, P1, P2, P11のIOH(peak)の合計は-40mA以下、ポートP8\_6, P8\_7, P9, P10, P14, P15のIOH(peak)の合計は-40mA以下、ポートP3, P4, P5, P12, P13のIOH(peak)の合計は-40mA以下、ポートP6, P7, P8\_0~P8\_4のIOH(peak)の合計は-40mA以下にしてください。
- 注3. P8\_7のVIH、VILはP8\_7をプログラマブル入力ポートとして使用する場合の規格であり、XCINとして使用する場合の規格ではありません。
- 注4. ポートP11~P15は144ピン版のみあります。

M32C/8Bグループ 5. 電気的特性

### 表5.2 推奨動作条件(2)(指定のない場合は、VCC1=VCC2=3.0V~5.5V, Topr=-20~85°C)

<del>=</del> 1 ₽	項目			規格値			
記号				標準	最大	単位	
f(CPU)	CPU動作周波数 バスクロック (f(BCLK)) と同一	VCC1=3.0 ~ 5.5V	0		32	MHz	
f(XIN)	メインクロック入力発振周波数	VCC1=3.0 ~ 5.5V	0		16	MHz	
f(XCIN)	サブクロック発振周波数			32.768	50	kHz	
f(Ring)	オンチップオシレータ発振周波数			1	2	MHz	
f(PLL)	PLLクロック発振周波数	VCC1=3.0 ~ 5.5V	10		32	MHz	
tsu(PLL)	PLL周波数シンセサイザ安定待ち時間	VCC1=5.0V			20	mc	
		VCC1=3.3V			50	ms	

### 表5.3 フラッシュメモリの電気的特性

(指定のない場合は、VCC1=VCC2=3.0V~5.5V, Topr=0~60°C)

記号	項目	测宁冬丛	規格値			<b>₩</b> /⊥
	<b>坦日</b>	測定条件	最小	標準	最大	単位
_	CPU動作周波数(CPU書き換えモード時)(注2)				10	MHz
_	消去、書き込み回数(注1)					回
_	書き込み時間(4バイト)(Topr=25℃)	データフラッシュ以外		150	900	<i>u</i> c
		データフラッシュ		300	1700	μs
_	ロックビットプログラム時間 データフラッシュ以外			70	500	44.0
		データフラッシュ		140	1000	μs
_	ブロック消去時間(Topr=25℃)	4Kバイトブロック		0.2	3	s
		8Kバイトブロック		0.2	3	s
		64Kバイトブロック		0.2	3	s
tps	フラッシュメモリ回路安定待ち時間				50	μs
_	データ保持時間(Topr=–40~85℃)		10			年

### 注1. 消去、書き込み回数の定義

消去、書き込み回数はブロックごとの消去回数です。消去、書き込み回数がn回(n=100)の場合、ブロックごとに、それぞれn回ずつ消去することができます。例えば、ブロックAについて、それぞれ異なる番地に4バイト単位で書き込みを1,024回に分けて行った後に、そのブロックを消去した場合も、消去、書き込み回数は1回と数えます。ただし、消去1回に対して、同一番地に複数回の書き込みを行うことはできません(上書き禁止)。

注2. FMR0~FMR3 レジスタにアクセスする前、またはCPU書き換えモード(EW0、EW1モード)に入る前に、MCD レジスタの MCD4~MCD0 ビットで CPUクロックを 10MHz 以下にし、かつ、PM1 レジスタの PM12 ビットを "1" (内部メモリウェイト あり)にしてください。

VCC1=VCC2=5V

表5.4 電気的特性(1)

(指定のない場合は、VCC1=VCC2=4.2V~5.5V, VSS=0V, Topr= -20~85℃, f(CPU)=32MHz)

				規格値				
記号	項目			測定条件	最小	標準	最大	単位
VOH	"H"出力電圧	P0_0 ~ P0_7, P1_0 ~ P1_7, P P3_0 ~ P3_7, P4_0 ~ P4_7, P P11_0 ~ P11_4, P12_0 ~ P12	5_0 <b>~</b> P5_7,	IOH=-5mA	VCC2-2.0	124-1	VCC2	V
		P13_0~P13_7(注1) P6_0~P6_7, P7_2~P7_7, P P8_7, P9_0~P9_7, P10_0~1 P14_0~P14_6, P15_0~P15	P10_7,	IOH=-5mA	VCC1-2.0		VCC1	
		P0_0~P0_7, P1_0~P1_7, P P3_0~P3_7, P4_0~P4_7, P P11_0~P11_4, P12_0~P12 P13_0~P13_7(注1)	2_0 ~ P2_7, 5_0 ~ P5_7,	IOH=-200 μ A	VCC2-0.3		VCC2	V
		P6_0 ~ P6_7, P7_2 ~ P7_7, P P8_6, P8_7, P9_0 ~ P9_7, P1 P14_0 ~ P14_6, P15_0 ~ P15	10_0 <b>~</b> P10_7,	IOH=-200 μ A	VCC1-0.3		VCC1	
		XOUT		IOH=-1mA	3.0		VCC1	V
		XCOUT	駆動能力 High	無負荷時		2.5		V
			駆動能力Low	無負荷時		1.7		V
VOL	"L"出力電圧	P0_0 ~ P0_7, P1_0 ~ P1_7, P P3_0 ~ P3_7, P4_0 ~ P4_7, P P6_0 ~ P6_7, P7_0 ~ P7_7, P P8_6, P8_7, P9_0 ~ P9_7, P1 P11_0 ~ P11_4, P12_0 ~ P12 P14_0 ~ P14_6, P15_0 ~ P15	5_0 ~ P5_7, 8_0 ~ P8_4, 10_0 ~ P10_7, _7, P13_0 ~ P13_7,	IOL=5mA			2.0	V
		P0_0 ~ P0_7, P1_0 ~ P1_7, P P3_0 ~ P3_7, P4_0 ~ P4_7, P P6_0 ~ P6_7, P7_0 ~ P7_7, P P8_6, P8_7, P9_0 ~ P9_7, P1 P11_0 ~ P11_4, P12_0 ~ P12 P14_0 ~ P14_6, P15_0 ~ P15	5_0 ~ P5_7, 8_0 ~ P8_4, 0_0 ~ P10_7, _7, P13_0 ~ P13_7,	IOL=200 μ A			0.45	V
		XOUT		IOL=1mA			2.0	V
		XCOUT	駆動能力High	無負荷時		0		V
			駆動能力Low	無負荷時		0		V
VT+ – VT–	ヒステリシス	HOLD, RDY, TAOIN ~ TA4IN,T INTO ~ INT5, ADTRG, CTSO ~ CLKO ~ CLK4, TAOOUT ~ TA4 KIO ~ KI3, RXDO ~ RXD4, SCL SDAO ~ SDA4 RESET	· CTS4, ·OUT, NMI,		0.2		1.0	V
≡H	"H"入力電流	PO_0~PO_7, P1_0~P1_7, P P3_0~P3_7, P4_0~P4_7, P P6_0~P6_7, P7_0~P7_7, P P9_0~P9_7, P10_0~P10_7, P12_0~P12_7, P13_0~P13_ P15_0~P15_7(注1), XIN, RE	5_0 ~ P5_7, 8_0 ~ P8_7, , P11_0 ~ P11_4 , _7, P14_0 ~ P14_6 ,	VI=5V			5.0	μΑ
IIL	"L"入力電流	P0_0~P0_7, P1_0~P1_7, P P3_0~P3_7, P4_0~P4_7, P P6_0~P6_7, P7_0~P7_7, P P9_0~P9_7, P10_0~P10_7, P12_0~P12_7, P13_0~P13_ P15_0~P15_7(注1), XIN, RE	5_0~P5_7, 8_0~P8_7, , P11_0~P11_4, _7, P14_0~P14_6,	VI=0V			-5.0	μА

注1. ポートP11~P15は144ピン版のみあります。

#### 表 5.4 電気的特性(2)

(指定のない場合は、VCC1=VCC2=4.2V~5.5V, VSS=0V, Topr= - 20~85℃, f(CPU)=32MHz)

÷3 P		<b>语</b> 日	测点条件	規格値			単位
記号		項目	測定条件	最小	標準	最大	甲世
RPULLUP	プルアップ抵抗	P0_0~P0_7, P1_0~P1_7, P2_0~P2_7,	VI=0V	30	50	170	kΩ
		P3_0~P3_7, P4_0~P4_7, P5_0~P5_7,					
		P6_0~P6_7, P7_2~P7_7, P8_0~P8_4,					
		P8_6, P8_7, P9_0 ~ P9_7, P10_0 ~ P10_7,					
		P11_0~P11_4, P12_0~P12_7, P13_0~					
		P13_7, P14_0~P14_6 , P15_0~P15_7(注1)					
RfXIN	帰還抵抗	XIN			1.5		МΩ
RfXCIN	帰還抵抗	XCIN			15		МΩ
VRAM	RAM保持電圧	ストップモード時		2.0			V

注1. ポートP11~P15は144ピン版のみあります。

#### 表5.4 電気的特性(3)(指定のない場合は、VCC1=VCC2=5.0V, VSS=0V, Topr=25°C)

<b>=</b> 1 □	- T- D	测点タル (注 4)		規格値		<b>₩</b> /⊥
記号	項目	測定条件(注1) 	最小	標準	最大	単位
ICC	電源電流	f(CPU)=32MHz		26	42	mA
		f(CPU)=16MHz		16		mA
		f(CPU)=8MHz		10		mA
		f(CPU)=f(Ring)(注3)		1.5		mA
		オンチップオシレータ低消費電力モード				
		オンチップオシレータ低消費電力モード、フラッシュメモリ停止(注2)		400		μΑ
		f(CPU)=32kHz(注4)		430		μΑ
		低消費電力モード、フラッシュメモリ動作				
		f(CPU)=32kHz(注5)		50		μΑ
		低消費電力モード、フラッシュメモリ停止(注2)				
		ウェイトモード:f(CPU)=f(Ring)		110		μΑ
		オンチップオシレータ低消費電力モードからウェイトモードへ移行後				
		ウェイトモード : f(CPU)=32kHz(注6)		10		μΑ
		低消費電力モードからウェイトモードへ移行後				
		ストップモード(クロック停止時)		4		μΑ
		ストップモード(クロック停止時) Topr=85℃			200	μΑ

- 注1. シングルチップモードで出力端子は開放、その他の端子はVSSに接続してください。
- 注2. FMR0 レジスタの FMSTP ビットを"1"(フラッシュメモリ停止)にし、RAM上でプログラムを実行したときの値です。
- 注3. FMR4 レジスタのFMR40ビットが"1"(低速アクセス)のときの値です。
- 注4. FMR40ビットが"1"、かつのVRCRレジスタのMRSビットが"1"(メイン電源回路停止)のときの値です。
- 注5. MRSビットが"1"のときの値です。
- 注6. MRSビットが"1"、かつCMOレジスタのCM03ビットが"0"(駆動能力Low)のときの値です。

A/D変換特性 (指定のない場合は、VCC1=VCC2=AVCC=VREF=4.2V~5.5V, VSS=AVSS=0V, 表5.5 Topr=  $-20 \sim 85$  °C, f(CPU)=32MHz)

÷1 P	<b>在</b> 日		測定条件		規格値			
記号	項目		測定宋件	最小 標準		最大	単位	
_	分解能	VREF=VCC1				10	Bits	
INL	積分非直線性誤差	VREF=VCC1=VCC2 =5V	AN_0~AN_7, ANO_0~ANO_7, AN2_0~AN2_7, AN15_0~AN15_7, ANEX0, ANEX1			±3	LSB	
			外部オペアンプ接続モード			±7	LSB	
DNL	微分非直線性誤差					±1	LSB	
_	オフセット誤差					±3	LSB	
_	ゲイン誤差					±3	LSB	
RLADDER	ラダー抵抗	VREF=VCC1		4		20	kΩ	
tCONV	変換時間(10bit)(注1、2)			2.06			μs	
tCONV	変換時間(8bit)(注1、2)			1.75			μs	
tSAMP	サンプリング時間(注1)			0.188			μs	
VREF	基準電圧			3		VCC1	V	
VIA	アナログ入力電圧			0		VREF	V	

注1. φADが16MHzのときの値です。f(XIN)が16MHzを超える場合は分周し、φADを16MHz以下にしてください。

表5.6 D/A変換特性 (指定のない場合は、VCC1=VCC2=VREF=4.2V~5.5V, VSS=AVSS=0V, Topr=  $-20 \sim 85$  °C, f(CPU)=32MHz)

÷3 P	項目	測定条件	規格値			# / <del>+</del>
記号	- 現日	测定采件 	最小	標準	最大	単位
_	分解能				8	Bits
_	絶対精度				1.0	%
tsu	設定時間				3	μs
RO	出力抵抗		4	10	20	kΩ
IVREF	基準電源入力電流	(注1)			1.5	mA

注1. D/A コンバータを1本利用し、使用していない D/A コンバータの DAi レジスタ (i=0, 1) の値が "00h" の場合です。A/D コン バータのラダー抵抗分は除きます。AD0CON1 レジスタの VCUT ビットを "0" (VREF未接続)にした場合でも、IVREF は流 れます。

注2. サンプル&ホールド機能あり。

電圧検出回路の電気的特性 (指定のない場合はVCC1=VCC2=3.0~5.5V, VSS=0V, Topr=25℃) 表5.7

<b>=</b> □ □	福日	測定条件	規格値			単位
記号	項目	測定案件	最小	標準	最大	単位
△ Vdet	検出電圧誤差	VCC1=3.0V ~ 5.5V			±0.30	V

#### 電源回路のタイミング特性 表5.8

<del>=</del> 7 ₽	42.0	测点名从	規格値			単位
記号	項目	測定条件	最小	標準	最大	甲型
td(P-R)	電源投入時内部電源安定時間	VCC1=3.0V ~ 5.5V			2	ms
td(E-A)	Vdet検出回路動作開始時間	VCC1=3.0V ~ 5.5V			150	μs




図5.1 電源回路のタイミング

### タイミング必要条件(指定のない場合は、VCC1=VCC2=4.2V ~ 5.5V, VSS=0V, Topr= - 20 ~ 85℃)

#### 表5.9 外部クロック入力

記号	項目	規构	単位	
記亏		最小	最大	甲亚
tc	外部クロック入力サイクル時間	62.5		ns
tw(H)	外部クロック入力 "H" パルス幅	27.5		ns
tw(L)	外部クロック入力 "L" パルス幅	27.5		ns
tr	外部クロック立ち上がり時間		5	ns
tf	外部クロック立ち下がり時間		5	ns

#### 表5.10 タイマA入力(イベントカウンタモードのカウント入力)

記号	福口	規格値		単位
配方	項目		最大	単位
tc(TA)	TAilN入力サイクル時間	100		ns
tw(TAH)	TAilN入力 "H" パルス幅	40		ns
tw(TAL)	TAilN入力 "L" パルス幅	40		ns

i=0 **~** 4

### 表5.11 タイマA入力(タイマモードのゲーティング入力)

記号	項目	規构	単位	
配方	<b>坝</b> 日			最大
tc(TA)	TAilN入力サイクル時間	400		ns
tw(TAH)	TAilN入力 "H" パルス幅	200		ns
tw(TAL)	TAiIN入力 "L" パルス幅	200		ns

i=0 **~** 4

# 表5.12 タイマA入力(ワンショットタイマモードの外部トリガ入力)

記号	項目	規格	単位	
記写	項目		最大	甲亚
tc(TA)	TAilN入力サイクル時間	200		ns
tw(TAH)	TAilN入力 "H" パルス幅	100		ns
tw(TAL)	TAilN入力 "L" パルス幅	100		ns

i=0 **~** 4

## 表5.13 タイマA入力(パルス幅変調モードの外部トリガ入力)

記号	項目	規格	単位	
記与	<b>坦</b>	最小	最大	甲世
tw(TAH)	TAilN入力 "H" パルス幅	100		ns
tw(TAL)	TAiIN入力 "L" パルス幅	100		ns

### タイミング必要条件(指定のない場合は、VCC1=VCC2=4.2V ~ 5.5V, VSS=0V, Topr= - 20 ~ 85℃)

#### 表5.14 タイマA入力(イベントカウンタモードのアップダウン入力)

記号	75 D	規札	単位	
記方	項目		最大	甲世
tc(UP)	TAiOUT入力サイクル時間	2000		ns
tw(UPH)	TAiOUT入力 "H" パルス幅	1000		ns
tw(UPL)	TAiOUT入力 "L" パルス幅	1000		ns
tsu(UP-TIN)	TAiOUT入力セットアップ時間	400		ns
th(TIN-UP)	TAiOUT入力ホールド時間	400		ns

i=0 **~** 4

### 表5.15 タイマA入力(イベントカウンタモードの二相パルス入力)

記号	福口	規构	単位	
記写	項目		最大	甲四
tc(TA)	TAilN入力サイクル時間	800		ns
tsu(TAIN-TAOUT)	TAiOUT入力セットアップ時間	200		ns
tsu(TAOUT-TAIN)	TAilN入力セットアップ時間	200		ns

i=0 **~** 4

### 表5.16 タイマB入力(イベントカウンタモードのカウント入力)

記号	項目	規格	単位	
記与	<b>模</b> 口	最小	最大	中世
tc(TB)	TBilN入力サイクル時間(片エッジカウント)	100		ns
tw(TBH)	TBilN入力"H"パルス幅(片エッジカウント)	40		ns
tw(TBL)	TBilN入力 "L" パルス幅(片エッジカウント)	40		ns
tc(TB)	TBilN入力サイクル時間(両エッジカウント)	200		ns
tw(TBH)	TBilN入力 "H" パルス幅(両エッジカウント)	80		ns
tw(TBL)	TBilN入力 "L" パルス幅(両エッジカウント)	80		ns

i=0 **~** 5

#### 表5.17 タイマB入力(パルス周期測定モード)

記号	項目	規格	単位	
		最小	最大	甲世
tc(TB)	TBilN入力サイクル時間	400		ns
tw(TBH)	TBilN入力 "H" パルス幅	200		ns
tw(TBL)	TBilN入力 "L" パルス幅	200		ns

i=0 **~** 5

# 表5.18 タイマB入力(パルス幅測定モード)

記号	項目	規格	₩ <b>/</b> ±	
		最小	最大	単位
tc(TB)	TBilN入力サイクル時間	400		ns
tw(TBH)	TBilN入力 "H" パルス幅	200		ns
tw(TBL)	TBilN入力 "L" パルス幅	200		ns

### タイミング必要条件(指定のない場合は、VCC1=VCC2=4.2V ~ 5.5V, VSS=0V,Topr= - 20 ~ 85℃)

表5.19 A/Dトリガ入力

記号	項目		規格値		
記写			最大	単位	
tc(AD)	ADTRG 入力サイクル時間(トリガ可能最小)	1000		ns	
tw(ADL)	ADTRG入力 "L" パルス幅	125		ns	
tw(ADH)	————ADTRG入力 "H" パルス幅	3		φAD	

### 表5.20 シリアルインタフェース

記号	전미	規札	単位	
配写	項目	最小	最大	甲四
tc(CK)	CLKi入力サイクル時間	200		ns
tw(CKH)	CLKi入力 "H" パルス幅	100		ns
tw(CKL)	CLKi入力 "L" パルス幅	100		ns
td(C-Q)	TXDi出力遅延時間		80	ns
th(C-Q)	TXDi出力ホールド時間	0		ns
tsu(D-C)	RXDi入力セットアップ時間	80		ns
th(C-D)	RXDi入力ホールド時間	90		ns

i=0 **~** 4

# 表 5.21 外部割り込み INTi 入力(エッジセンス)

<b>=</b> □ □	項目	規构	単位	
記号		最小	最大	甲亚
tw(INH)	INTi 入力 "H" パルス幅	250		ns
tw(INL)	  INTi 入力 "L" パルス幅	250		ns

タイミング必要条件(指定のない場合は、VCC1=VCC2=4.2V~5.5V, VSS=0V, Topr=-20~85℃)

表5.22 メモリ拡張モードおよびマイクロプロセッサモード

記号	項目		規格値		
記写	<b>坝</b> 口	最小	最大	単位	
tac1(RD-DB)	データ入力アクセス時間(RD基準)		(注1)	ns	
tac1(AD-DB)	データ入力アクセス時間(AD基準、CS基準)		(注1)	ns	
tac2(RD-DB)	データ入力アクセス時間(RD基準、マルチプレクスバス領域をアクセスした場合)		(注1)	ns	
tac2(AD-DB)	データ入力アクセス時間(AD基準、マルチプレクスバス領域をアクセスした場合)		(注1)	ns	
tsu(DB-BCLK)	データ入力セットアップ時間	26		ns	
tsu(RDY-BCLK)	RDY 入力セットアップ時間	26		ns	
tsu(HOLD-BCLK)	HOLD 入力セットアップ時間	30		ns	
th(RD-DB)	データ入力ホールド時間	0		ns	
th(BCLK-RDY)	RDY入力ホールド時間	0		ns	
th(BCLK-HOLD)	HOLD 入力ホールド時間	0		ns	
td(BCLK-HLDA)	HLDA 出力遅延時間		25	ns	

注1. BCLKの周波数および外部領域バスサイクルに応じて次の計算式で算出されます。ただし、計算値が負の値になる場合は、 ウェイトを入れるか、動作周波数f(BCLK)をさらに低くしてください。

$$ac1(RD-DB) = rac{10^9 imes m}{f(BCLK) imes 2} - 35 \, [ns]$$
 (外部領域バスサイクル $a\phi + b\phi$  の場合、 $m=(b imes 2) + 1$ )  $ac2(RD-DB) = rac{10^9 imes m}{f(BCLK) imes 2} - 35 \, [ns]$  (外部領域バスサイクル $a\phi + b\phi$  の場合、 $m=(b imes 2) - 1$ )  $ac2(RD-DB) = rac{10^9 imes m}{f(BCLK) imes 2} - 35 \, [ns]$  (外部領域バスサイクル $a\phi + b\phi$  の場合、 $m=(b imes 2) - 1$ )  $ac2(AD-DB) = rac{10^9 imes p}{f(BCLK) imes 2} - 35 \, [ns]$  (外部領域バスサイクル $a\phi + b\phi$  の場合、 $p=\{(a+b-1) imes 2\} + 1$ )

スイッチング特性(指定のない場合は、VCC1=VCC2=4.2V ~ 5.5V, VSS=0V, Topr= - 20 ~ 85℃)

表5.23 メモリ拡張モードおよびマイクロプロセッサモード(外部メモリ領域をアクセスした場合)

<del>-</del> 7 ₽	15日	测点多块	規格	<b>₩</b> /⊥	
記号	項目	測定条件	最小	最大	単位
td(BCLK-AD)	アドレス出力遅延時間			18	ns
th(BCLK-AD)	アドレス出力保持時間(BCLK基準)		-3		ns
th(RD-AD)	アドレス出力保持時間(RD基準)(注3)		0		ns
th(WR-AD)	アドレス出力保持時間(WR基準)(注3)		(注1)		ns
td(BCLK-CS)	チップセレクト出力遅延時間			18	ns
th(BCLK-CS)	チップセレクト出力保持時間(BCLK基準)		-3		ns
th(RD-CS)	チップセレクト出力保持時間(RD基準)(注3)		0		ns
th(WR-CS)	チップセレクト出力保持時間(WR基準)(注3)	図5.2参照	(注1)		ns
td(BCLK-RD)	RD出力遅延時間			18	ns
th(BCLK-RD)	RD出力保持時間		-5		ns
td(BCLK-WR)	WR出力遅延時間			18	ns
th(BCLK-WR)	WR出力保持時間		-5		ns
td(DB-WR)	データ出力遅延時間(WR基準)		(注2)		ns
th(WR-DB)	データ出力保持時間(WR基準)(注3)		(注1)		ns
tw(WR)	WR出力幅		(注2)		ns

注1. BCLKの周波数に応じて次の計算式で算出されます。

th(WR-DB) = 
$$\frac{10^9}{\text{f(BCLK)} \times 2}$$
 - 10 [ns]  
th(WR-AD) =  $\frac{10^9}{\text{f(BCLK)} \times 2}$  - 10 [ns]  
th(WR-CS) =  $\frac{10^9}{\text{f(BCLK)} \times 2}$  - 10 [ns]

注2. BCLKの周波数および外部領域バスサイクルに応じて次の計算式で算出されます。

$$td(DB-WR)=$$
  $\dfrac{10^9 \times m}{f(BCLK)}$   $-20 \, [ns]$  (外部領域バスサイクルa $\phi$ +b $\phi$ の場合、m=b) 
$$tw(WR)= \dfrac{10^9 \times n}{f(BCLK) \times 2} -15 \, [ns]$$
 (外部領域バスサイクルa $\phi$ +b $\phi$ の場合、n=(b × 2)  $-1$ )

注3. リカバリサイクル挿入時はtc時間延長されます。

スイッチング特性(指定のない場合は、VCC1=VCC2=4.2V ~ 5.5V, VSS=0V, Topr= - 20 ~ 85℃)

表5.24 メモリ拡張モードおよびマイクロプロセッサモード (外部メモリ領域をアクセスし、かつマルチプレクスバス領域を選択した場合)

記号	項目	测中冬州	規格	単位	
記写		測定条件	最小	最大	甲四
td(BCLK-AD)	アドレス出力遅延時間			18	ns
th(BCLK-AD)	アドレス出力保持時間(BCLK基準)		-3		ns
th(RD-AD)	アドレス出力保持時間(RD基準)(注5)		(注1)		ns
th(WR-AD)	アドレス出力保持時間(WR基準)(注5)		(注1)		ns
td(BCLK-CS)	チップセレクト出力遅延時間			18	ns
th(BCLK-CS)	チップセレクト出力保持時間(BCLK基準)		-3		ns
th(RD-CS)	チップセレクト出力保持時間(RD基準)(注5)		(注1)		ns
th(WR-CS)	チップセレクト出力保持時間(WR基準)(注5)		(注1)		ns
td(BCLK-RD)	RD信号出力遅延時間			18	ns
th(BCLK-RD)	RD信号出力保持時間	図5.2参照	-5		ns
td(BCLK-WR)	WR信号出力遅延時間			18	ns
th(BCLK-WR)	WR信号出力保持時間		-5		ns
td(DB-WR)	データ出力遅延時間(WR基準)		(注2)		ns
th(WR-DB)	データ出力保持時間(WR基準)(注5)		(注1)		ns
td(BCLK-ALE)	ALE信号出力遅延時間(BCLK基準)			18	ns
th(BCLK-ALE)	ALE信号出力保持時間(BCLK基準)		-2		ns
td(AD-ALE)	ALE信号出力遅延時間(アドレス基準)		(注3)		ns
th(ALE-AD)	ALE信号出力保持時間(アドレス基準)		(注4)		ns
tdz(RD-AD)	アドレス出力フローティング開始時間			8	ns

注1. BCLKの周波数に応じて次の計算式で算出されます。

th(RD-AD) = 
$$\frac{10^9}{f(BCLK) \times 2}$$
 - 10 [ns]  
th(WR-AD) =  $\frac{10^9}{f(BCLK) \times 2}$  - 10 [ns]  
th(RD-CS) =  $\frac{10^9}{f(BCLK) \times 2}$  - 10 [ns]  
th(WR-CS) =  $\frac{10^9}{f(BCLK) \times 2}$  - 10 [ns]  
th(WR-DB) =  $\frac{10^9}{f(BCLK) \times 2}$  - 10 [ns]

注2. BCLKの周波数および外部領域バスサイクルに応じて次の計算式で算出されます。

$$td(DB-WR) = \frac{10^9 \times m}{f(BCLK) \times 2} - 25 [ns]$$
 (外部領域バスサイクルa $\phi$  + b $\phi$  の場合、 $m$ =(b × 2)  $-$  1)

注3. BCLKの周波数および外部領域バスサイクルに応じて次の計算式で算出されます。

$$td(AD-ALE) = \frac{10^9 \times n}{f(BCLK) \times 2} - 20 [ns]$$
 (外部領域バスサイクルa $\phi$  + b $\phi$  の場合、n=a)

注4. BCLKの周波数および外部領域バスサイクルに応じて次の計算式で算出されます。

$$th(ALE-AD) = \frac{10^9 \times n}{f(BCLK) \times 2} - 10 [ns]$$
 (外部領域バスサイクルa $\phi$  + b $\phi$  の場合、n=a)

注5. リカバリサイクル挿入時はtc時間延長されます。

M32C/8B グループ 5. 電気的特性




図5.2 ポートP0~P15の測定回路

M32C/8B グループ 5. 電気的特性(VCC=5V)




図5.3 VCC1=VCC2=5V時のタイミング図(1)

M32C/8B グループ 5. 電気的特性(VCC=5V)




図5.4 VCC1=VCC2=5V時のタイミング図(2)

M32C/8B グループ 5. 電気的特性(VCC=5V)




図5.5 VCC1=VCC2=5V時のタイミング図(3)

M32C/8Bグループ 5. 電気的特性(VCC=5V)




図5.6 VCC1=VCC2=5V時のタイミング図(4)

# 表5.25 電気的特性(1)

(指定のない場合は、VCC1=VCC2=3.0V~3.6V, VSS=0V, Topr= -20~85℃, f(CPU)=24MHz)

記号	項目		测点条件	規格値			単位	
記写				測定条件	最小	標準	最大	甲亚
VOH	"H"出力電圧	P0_0 ~ P0_7, P1_0 ~ P1_7, P2_	_0 ~ P2_7,	IOH=-1mA	VCC2-0.6		VCC2	٧
	P3_0 ~ P3_7, P4_0 ~ P4_7, P5_0 ~ P5_7,							
		P11_0~P11_4, P12_0~P12_7	7,					
		P13_0~P13_7(注1)						
		P6_0 ~ P6_7, P7_2 ~ P7_7, P8_		IOH=-1mA	VCC1-0.6		VCC1	
		P8_6, P8_7, P9_0 ~ P9_7, P10_						
		P14_0 ~ P14_6 , P15_0 ~ P15_	7(注1)					
		XOUT		IOH=-0.1mA	2.7		VCC1	V
		XCOUT	駆動能力High	無負荷時		2.5		V
			駆動能力Low	無負荷時		1.7		٧
VOL	"L"出力電圧	P0_0~P0_7, P1_0~P1_7, P2_	0 ~ P2_7,	IOL=1mA			0.5	V
		P3_0~P3_7, P4_0~P4_7, P5_						
		P6_0~P6_7, P7_0~P7_7, P8_	_0 <b>~</b> P8_4 ,					
		P8_6, P8_7, P9_0~P9_7, P10_	_0 <b>~</b> P10_7,					
		P11_0~P11_4, P12_0~P12_7	7 , P13_0~					
		P13_7 , P14_0 ~ P14_6 , P15_0	~P15_7(注1)					
		XOUT		IOL=0.1mA			0.5	V
		XCOUT	駆動能力High	無負荷時		0		٧
			駆動能力Low	無負荷時		0		V
VT+ - VT-	ヒステリシス	HOLD, RDY, TAOIN ~ TA4IN, TB0			0.2		1.0	V
		$\overline{\text{INT0}} \sim \overline{\text{INT5}}, \overline{\text{ADTRG}}, \overline{\text{CTS0}} \sim \overline{\text{C}}$						
		CLK0~CLK4. TA0OUT~TA4O	<u> </u>					
		KIO~KI3, RXDO~RXD4, SCLO	- , ,					
			~ SCL4,					
		SDA0~SDA4					4.0	
		RESET			0.2		1.8	V
IIH	"H"入力電流	P0_0 ~ P0_7, P1_0 ~ P1_7, P2_	_0 <b>~</b> P2_7,	VI=3V			4.0	μΑ
		P3_0 ~ P3_7, P4_0 ~ P4_7, P5_	_0 <b>~</b> P5_7,					
		P6_0 ~ P6_7, P7_0 ~ P7_7, P8_	_0 <b>~</b> P8_7,					
		P9_0~P9_7, P10_0~P10_7, F	P11_0 ~ P11_4 ,					
		P12_0 ~ P12_7, P13_0 ~ P13_7	,					
		P14_0~P14_6, P15_0~P15_	7(注1), XIN,					
		RESET, CNVSS, BYTE						
IIL	"L"入力電流	P0_0~P0_7, P1_0~P1_7, P2_	_0 ~ P2_7,	VI=0V			-4.0	μΑ
		P3_0 ~ P3_7, P4_0 ~ P4_7, P5_	_0 <b>~</b> P5_7,					
		P6_0~P6_7, P7_0~P7_7, P8_	_0 <b>~</b> P8_7,					
		P9_0~P9_7, P10_0~P10_7, F						
		P12 0~P12 7.P13 0~P13 7						
		P14_0~P14_6, P15_0~P15_	,					
		RESET, CNVSS, BYTE	/ (/ <u></u> 1), /(ii•,					
RPULLUP	プルアップ	P0 0~P0 7, P1 0~P1 7, P2	0~P2 7	VI=0V	50	100	500	kΩ
THE OLLO	抵抗	P3 0~P3 7, P4 0~P4 7, P5	/	1.1.5	30	100	000	K 35
	12170		/					
		P6_0 ~ P6_7, P7_2 ~ P7_7, P8_ P8_6. P8_7. P9_0 ~ P9_7. P10						
		, ,,	,					
		P11_0~P11_4, P12_0~P12_7	,					
DOWN		P13_7, P14_0 ~ P14_6 , P15_0	~P15_7(注1)			0.0		
RfXIN	帰還抵抗	XIN				3.0		МΩ
RfXCIN	帰還抵抗	XCIN				25		МΩ
VRAM	RAM保持電圧	ストップモード時			2.0			V

<sup>&</sup>lt;u>注1.</u> ポートP11~P15は144ピン版のみあります。

表5.25 電気的特性(2)(指定のない場合は、VCC1=VCC2=3.3V, VSS=0V, Topr=25°C)

÷3 P	语口	测点条件 / 注 4 \		224 /T		
記号	項目	測定条件(注1)	最小	標準	最大	単位
ICC	電源電流	f(CPU)=32MHz		23	37	mA
		f(CPU)=16MHz		15		mA
		f(CPU)=8MHz		9		mA
		f(CPU)=f(Ring)(注3)		1.5		mA
		オンチップオシレータ低消費電力モード				
		オンチップオシレータ低消費電力モード、フラッシュメモリ停止(注2)		400		μΑ
		f(CPU)=32kHz(注4)		430		μΑ
		低消費電力モード、フラッシュメモリ動作				
		f(CPU)=32kHz(注5)		50		μΑ
		低消費電力モード、フラッシュメモリ停止(注2)				
		ウェイトモード:f(CPU)=f(Ring)		110		μΑ
		オンチップオシレータ低消費電力モードからウェイトモードへ移行後				
		ウェイトモード : f(CPU)=32kHz(注6)		8		μΑ
		低消費電力モードからウェイトモードへ移行後				
		ストップモード(クロック停止時)		4		μΑ
		ストップモード(クロック停止時) Topr=85℃			200	μΑ

- 注1. シングルチップモードで出力端子は開放、その他の端子はVSSに接続してください。
- 注2. FMR0 レジスタの FMSTP ビットを"1" (フラッシュメモリ停止)にし、RAM上でプログラムを実行したときの値です。
- 注3. FMR4レジスタのFMR40ビットが"1"(低速アクセス)のときの値です。
- 注4. FMR40が"1"、かつVRCRレジスタのMRSビットが"1"(メイン電源回路停止)のときの値です。
- 注5. MRSビットが"1"のときの値です。
- 注6. MRSビットが"1"、かつCM0レジスタのCM03ビットが"0"(駆動能力Low)のときの値です。

表5.26 A/D変換特性 (指定のない場合は、VCC1=VCC2=AVCC=VREF=3.0V~3.6V, VSS=AVSS=0V, Topr=  $-20 \sim 85$  °C, f(CPU)=24MHz)

記号	項目	ᇻᄼᄼᄺ	規格値			₩ <b>/</b> ±
	<b>坝</b> 日	測定条件	最小	標準	最大	単位
_	分解能	VREF=VCC1			10	Bits
INL	積分非直線性誤差(8bit)	VREF=VCC1=VCC2=3.3V			±2	LSB
DNL	微分非直線性誤差(8bit)				±1	LSB
_	オフセット誤差(8bit)				±2	LSB
_	ゲイン誤差 (8bit)				±2	LSB
RLADDER	ラダー抵抗	VREF=VCC1	4		20	kΩ
tCONV	変換時間(8bit)(注1、2)		4.9			μs
VREF	基準電圧		3		VCC1	V
VIA	アナログ入力電圧		0		VREF	V

注1. φADが10MHzのときの値です。φADを10MHz以下にしてください。f(CPU)(=fAD)が24MHzの場合は3分周し、φADを 8MHzにして使用してください。このとき、AD変換時間は6.1 µsになります。

表5.27 D/A 変換特性 (指定のない場合は、VCC1=VCC2=VREF=3.0V~3.6V, VSS=AVSS=0V, Topr=  $-20 \sim 85$  °C, f(CPU)=24MHz)

記号	項目	測定条件	規格値			** /*
			最小	標準	最大	単位
_	分解能				8	Bits
_	絶対精度				1.0	%
tsu	設定時間				3	μs
RO	出力抵抗		4	10	20	kΩ
IVREF	基準電源入力電流	(注1)			1.0	mA

注1. D/A コンバータを1本利用し、使用していないD/A コンバータのDAi レジスタ(i=0, 1)の値が "00h" の場合です。A/D コン バータのラダー抵抗分は除きます。AD0CON1レジスタのVCUTビットを"0"(VREF未接続)にした場合でも、IVREFは流 れます。

注2. サンプル&ホールド機能なし。

### タイミング必要条件(指定のない場合は、VCC1=VCC2=3.0V~3.6V, VSS=0V, Topr=-20~85℃)

#### 表5.28 外部クロック入力

and the table	項目	規村	** /*	
記号	<b>以</b> 为	最小	最大	単位
tc	外部クロック入力サイクル時間	62.5		ns
tw(H)	外部クロック入力 "H" パルス幅	27.5		ns
tw(L)	外部クロック入力 "L" パルス幅	27.5		ns
tr	外部クロック立ち上がり時間		5	ns
tf	外部クロック立ち下がり時間		5	ns

### 表5.29 タイマA入力(イベントカウンタモードのカウント入力)

記号    項目		規构	単位	
	最小	最大		
tc(TA)	TAilN入力サイクル時間	100		ns
tw(TAH)	TAilN入力 "H" パルス幅	40		ns
tw(TAL)	TAilN入力 "L" パルス幅	40		ns

i=0 **~** 4

### 表5.30 タイマA入力(タイマモードのゲーティング入力)

記号    項目	<b>福</b> 見	規格	出止	
	最小	最大	単位	
tc(TA)	TAilN入力サイクル時間	400		ns
tw(TAH)	TAilN入力 "H" パルス幅	200		ns
tw(TAL)	TAilN入力 "L" パルス幅	200		ns

i=0 **~** 4

### 表5.31 タイマA入力(ワンショットタイマモードの外部トリガ入力)

記号	項目	規构	<b>₩</b> /	
		最小	最大	単位
tc(TA)	TAilN入力サイクル時間	200		ns
tw(TAH)	TAilN入力 "H" パルス幅	100		ns
tw(TAL)	TAiIN入力 "L" パルス幅	100		ns

i=0 **~** 4

### 表5.32 タイマA入力(パルス幅変調モードの外部トリガ入力)

記号	項目	規构	₩ <b>/</b> ⊥	
		最小	最大	単位
tw(TAH)	TAiIN入力 "H" パルス幅	100		ns
tw(TAL)	TAiIN入力 "L" パルス幅	100		ns

タイミング必要条件(指定のない場合は、VCC1=VCC2=3.0V~3.6V, VSS=0V, Topr=-20~85℃)

#### 表5.33 タイマA入力(イベントカウンタモードのアップダウン入力)

記号	項目	規札	* 1	
		最小	最大	単位
tc(UP)	TAiOUT入力サイクル時間	2000		ns
tw(UPH)	TAiOUT入力 "H" パルス幅	1000		ns
tw(UPL)	TAiOUT入力 "L" パルス幅	1000		ns
tsu(UP-TIN)	TAiOUT入力セットアップ時間	400		ns
th(TIN-UP)	TAiOUT入力ホールド時間	400		ns

i=0 **~** 4

### 表5.34 タイマA入力(イベントカウンタモードの二相パルス入力)

÷⊐ P	記号    項目	規构	出仕	
配方		最小	最大	単位
tc(TA)	TAilN入力サイクル時間	2		μs
tsu(TAIN-TAOUT)	TAiOUT入力セットアップ時間	500		ns
tsu(TAOUT-TAIN)	TAilN入力セットアップ時間	500		ns

i=0 **~** 4

### 表5.35 タイマB入力(イベントカウンタモードのカウント入力)

記号	項目	規构	単位	
		最小	最大	甲四
tc(TB)	TBilN入力サイクル時間(片エッジカウント)	100		ns
tw(TBH)	TBilN入力"H"パルス幅(片エッジカウント)	40		ns
tw(TBL)	TBilN入力 "L" パルス幅(片エッジカウント)	40		ns
tc(TB)	TBilN入力サイクル時間(両エッジカウント)	200		ns
tw(TBH)	TBilN入力 "H" パルス幅(両エッジカウント)	80		ns
tw(TBL)	TBilN入力"L"パルス幅(両エッジカウント)	80		ns

i=0 **~** 5

#### 表5.36 タイマB入力(パルス周期測定モード)

記号	項目	規格値		** /*
		最小	最大	単位
tc(TB)	TBilN入力サイクル時間	400		ns
tw(TBH)	TBilN入力 "H" パルス幅	200		ns
tw(TBL)	TBilN入力 "L" パルス幅	200		ns

i=0 **~** 5

# 表5.37 タイマB入力(パルス幅測定モード)

記号 項目	西口	規格	単位	
	最小	最大		
tc(TB)	TBilN入力サイクル時間	400		ns
tw(TBH)	TBilN入力 "H" パルス幅	200		ns
tw(TBL)	TBilN入力 "L" パルス幅	200		ns

# タイミング必要条件(指定のない場合は、VCC1=VCC2=3.0V~3.6V, VSS=0V, Topr= -20~85℃)

### 表5.38 A/Dトリガ入力

<del>=</del> 7.8	項目		規格値	
記号			最大	単位
tc(AD)	ADTRG 入力サイクル時間(トリガ可能最小)	1000		ns
tw(ADL)	ADTRG入力 "L" パルス幅	125		ns
tw(ADH)	ADTRG入力 "H" パルス幅	3		φAD

#### 表5.39 シリアルインタフェース

記号	福日	規格値		単位
記写	項目		最大	甲亚
tc(CK)	CLKi入力サイクル時間	200		ns
tw(CKH)	CLKi入力 "H" パルス幅	100		ns
tw(CKL)	CLKi入力 "L" パルス幅	100		ns
td(C-Q)	TXDi出力遅延時間		80	ns
th(C-Q)	TXDi出力ホールド時間	0		ns
tsu(D-C)	RXDi入力セットアップ時間	80		ns
th(C-D)	RXDi入力ホールド時間	90		ns

i=0 ~ 4

# 表 5.40 外部割り込み INTi 入力(エッジセンス)

記号	項目		規格値	
			最大	単位
tw(INH)	INTi 入力 "H" パルス幅	250		ns
tw(INL)		250		ns

タイミング必要条件(指定のない場合は、VCC1=VCC2=3.0V~3.6V, VSS=0V, Topr=-20~85℃)

表5.41 メモリ拡張モードおよびマイクロプロセッサモード

記号	項目		規格値	
記写			最大	単位
tac1(RD-DB)	データ入力アクセス時間(RD基準)		(注1)	ns
tac1(AD-DB)	データ入力アクセス時間(AD基準、CS基準)		(注1)	ns
tac2(RD-DB)	データ入力アクセス時間(RD基準、マルチプレクスバス領域をアクセスした場合)		(注1)	ns
tac2(AD-DB)	データ入力アクセス時間(AD基準、マルチプレクスバス領域をアクセスした場合)		(注1)	ns
tsu(DB-BCLK)	データ入力セットアップ時間	27		ns
tsu(RDY-BCLK)	RDY 入力セットアップ時間	30		ns
tsu(HOLD-BCLK)	HOLD 入力セットアップ時間	40		ns
th(RD-DB)	データ入力ホールド時間	0		ns
th(BCLK-RDY)	RDY入力ホールド時間	0		ns
th(BCLK-HOLD)	<del>HOLD</del> 入力ホールド時間	0		ns
td(BCLK-HLDA)	HLDA 出力遅延時間		25	ns

注1. BCLKの周波数および外部領域バスサイクルに応じて次の計算式で算出されます。ただし、計算値が負の値になる場合は、 ウェイトを入れるか、動作周波数f(BCLK)をさらに低くしてください。

$$ac1(RD-DB) = rac{10^9 imes m}{f(BCLK) imes 2} - 35 \, [ns]$$
 (外部領域バスサイクル $a\phi + b\phi$  の場合、 $m=(b imes 2) + 1$ )  $ac2(RD-DB) = rac{10^9 imes m}{f(BCLK) imes 2} - 35 \, [ns]$  (外部領域バスサイクル $a\phi + b\phi$  の場合、 $m=(b imes 2) - 1$ )  $ac2(RD-DB) = rac{10^9 imes m}{f(BCLK) imes 2} - 35 \, [ns]$  (外部領域バスサイクル $a\phi + b\phi$  の場合、 $m=(b imes 2) - 1$ )  $ac2(AD-DB) = rac{10^9 imes p}{f(BCLK) imes 2} - 35 \, [ns]$  (外部領域バスサイクル $a\phi + b\phi$  の場合、 $p=\{(a+b-1) imes 2\} + 1$ )

スイッチング特性(指定のない場合は、VCC1=VCC2=3.0V ~ 3.6V, VSS=0V, Topr= - 20 ~ 85℃)

表5.42 メモリ拡張モードおよびマイクロプロセッサモード(外部メモリ領域をアクセスした場合)

<del>-</del> 7 ₽	福品	測定条件		規格値	
記号	項目	測定条件	最小	最大	単位
td(BCLK-AD)	アドレス出力遅延時間			18	ns
th(BCLK-AD)	アドレス出力保持時間(BCLK基準)	]	0		ns
th(RD-AD)	アドレス出力保持時間(RD基準)(注3)	]	0		ns
th(WR-AD)	アドレス出力保持時間(WR基準)(注3)		(注1)		ns
td(BCLK-CS)	チップセレクト出力遅延時間			18	ns
th(BCLK-CS)	チップセレクト出力保持時間(BCLK基準)		0		ns
th(RD-CS)	チップセレクト出力保持時間(RD基準)(注3)		0		ns
th(WR-CS)	チップセレクト出力保持時間(WR基準)(注3)	図5.2参照	(注1)		ns
td(BCLK-RD)	RD出力遅延時間			18	ns
th(BCLK-RD)	RD出力保持時間	]	-3		ns
td(BCLK-WR)	WR出力遅延時間			18	ns
th(BCLK-WR)	(BCLK-WR) WR出力保持時間		0		ns
td(DB-WR)	データ出力遅延時間(WR基準)	]	(注2)		ns
th(WR-DB)	データ出力保持時間(WR基準)(注3)		(注1)		ns
tw(WR)	WR出力幅		(注2)		ns

注1. BCLKの周波数に応じて次の計算式で算出されます。

th(WR-DB) = 
$$\frac{10^9}{\text{f(BCLK)} \times 2}$$
 - 15 [ns]  
th(WR-AD) =  $\frac{10^9}{\text{f(BCLK)} \times 2}$  - 10 [ns]  
th(WR-CS) =  $\frac{10^9}{\text{f(BCLK)} \times 2}$  - 10 [ns]

注2. BCLKの周波数および外部領域バスサイクルに応じて次の計算式で算出されます。

$$td(DB-WR)=$$
  $\dfrac{10^9 \times m}{f(BCLK)}$   $-20 \, [ns]$  (外部領域バスサイクルa $\phi$ +b $\phi$ の場合、m=b) 
$$tw(WR)= \dfrac{10^9 \times n}{f(BCLK) \times 2} -15 \, [ns]$$
 (外部領域バスサイクルa $\phi$ +b $\phi$ の場合、n=(b × 2)  $-1$ )

注3. リカバリサイクル挿入時はtc時間延長されます。

スイッチング特性(指定のない場合は、VCC1=VCC2=3.0V ~ 3.6V, VSS=0V, Topr= - 20 ~ 85℃)

表5.43 メモリ拡張モードおよびマイクロプロセッサモード (外部メモリ領域をアクセスし、かつマルチプレクスバス領域を選択した場合)

<del>-</del> 1 ₽	· · · · · · · · · · · · · · · · · · ·	75 D	規格値		<b>₩</b> /±
記号	項目	測定条件	最小	最大	単位
td(BCLK-AD)	アドレス出力遅延時間			18	ns
th(BCLK-AD)	アドレス出力保持時間(BCLK基準)		0		ns
th(RD-AD)	アドレス出力保持時間(RD基準)(注5)		(注1)		ns
th(WR-AD)	アドレス出力保持時間(WR基準)(注5)		(注1)		ns
td(BCLK-CS)	チップセレクト出力遅延時間			18	ns
th(BCLK-CS)	チップセレクト出力保持時間(BCLK基準)		0		ns
th(RD-CS)	チップセレクト出力保持時間(RD基準)(注5)		(注1)		ns
th(WR-CS)	チップセレクト出力保持時間(WR基準)(注5)		(注1)		ns
td(BCLK-RD)	RD出力遅延時間			18	ns
th(BCLK-RD)	RD出力保持時間	図5.2参照	-3		ns
td(BCLK-WR)	(R) WR出力遅延時間			18	ns
th(BCLK-WR)	LK-WR) WR出力保持時間		0		ns
td(DB-WR)	データ出力遅延時間(WR基準)	1	(注2)		ns
th(WR-DB)	データ出力保持時間(WR基準)(注5)		(注1)		ns
td(BCLK-ALE)	ALE信号出力遅延時間(BCLK基準)	1		18	ns
th(BCLK-ALE)	(-ALE) ALE信号出力保持時間(BCLK基準)		-2		ns
td(AD-ALE)	ALE信号出力遅延時間(アドレス基準)		(注3)		ns
th(ALE-AD)	ALE信号出力保持時間(アドレス基準)	]	(注4)		ns
tdz(RD-AD)	アドレス出力フローティング開始時間			8	ns

注1. BCLKの周波数に応じて次の計算式で算出されます。

th(RD-AD) = 
$$\frac{10^9}{f(BCLK) \times 2}$$
 - 10 [ns]  
th(WR-AD) =  $\frac{10^9}{f(BCLK) \times 2}$  - 10 [ns]  
th(RD-CS) =  $\frac{10^9}{f(BCLK) \times 2}$  - 10 [ns]  
th(WR-CS) =  $\frac{10^9}{f(BCLK) \times 2}$  - 10 [ns]  
th(WR-DB) =  $\frac{10^9}{f(BCLK) \times 2}$  - 15 [ns]

注2. BCLKの周波数および外部領域バスサイクルに応じて次の計算式で算出されます。

$$td(DB-WR) = \frac{10^9 \times m}{f(BCLK) \times 2} - 25 \text{ [ns]}$$
 (外部領域バスサイクルa $\phi$  + b $\phi$  の場合、 $m$ =(b × 2)  $-$  1)

注3. BCLKの周波数および外部領域バスサイクルに応じて次の計算式で算出されます。

$$td(AD-ALE) = \frac{10^9 \times n}{f(BCLK) \times 2} - 20 [ns]$$
 (外部領域バスサイクルa $\phi$  + b $\phi$  の場合、n=a)

注4. BCLKの周波数および外部領域バスサイクルに応じて次の計算式で算出されます。

th(ALE-AD) = 
$$\frac{10^9 \times n}{f(BCLK) \times 2}$$
 - 10 [ns] (外部領域バスサイクルa $\phi$  + b $\phi$  の場合、n=a)

注5. リカバリサイクル挿入時はtc時間延長されます。




図5.7 VCC1=VCC2=3.3V 時のタイミング図(1)




図5.8 VCC1=VCC2=3.3V 時のタイミング図(2)




図5.9 VCC1=VCC2=3.3V 時のタイミング図(3)






図5.10 VCC1=VCC2=3.3V時のタイミング図(4)

M32C/8B グループ 外形寸法図

# 外形寸法図





改訂記録	M32C/8B グループ	データシート	
------	--------------	--------	--

Rev.	発行日		改訂内容
Kev.		ページ	ポイント
0.50	2008.09.01	_	初版発行
0.60	2009.01.31		SFR
		23	・004Ch、004Dh「注2.ROMレス版でのみ使用できます。」追記
			電気的特性
		33	・表5.3「表5.6 フラッシュメモリの電気的特性」移動、「VCC1=5.0V」削除、
			「VCC1=4.5~5.5V,3.0V~3.6V」→「VCC1=VCC2=3.0V~5.5V」、「注2」追記
		37	・表5.7「±0.20」→「±0.30」、表5.8「注1.VCC1=5V時の標準値」削除
		40、54	・表5.20、表5.39 tsu(D-C)最小値「30」→「80」
		55	・表5.41 最小 tsu(DB-BCLK)「30」→「27」、tsu(RDY-BCLK)「40」→「30」、
			tsu(HOLD-BCLK) 「60」 → 「40」
		56	・表5.42 注1.「20[ns]」→「15[ns]」
		57	・表5.43 注1.「20[ns]」→「15[ns]」
		60	・図5.9 DBi tsu(DB-BCLK)「30」→「27」、注3.th(WR-DR)「20」→「15」
		61	・図5.10 ADi/DBi tsu(DB-BCLK)「30」→「27」、注2.th(WR-DB)「20」→「15」
1.00	2009.11.01		概要
		6	・表1.5 「(開発中)」と「(開)」を削除
			電気的特性
35、50 表 5.4、表 5.2		35、50	・表5.4、表5.25 ストップモード(クロック停止時)の最大値 「TBD」削除、
			ストップモード(クロック停止時) Topr=85℃の最大値 「TBD」→「200」
		40、54	・表5.19、表5.38「tw(ADH) ADTRG入力"H"パルス幅」追記
		45、58	・図5.3、図5.7「tw(ADH)」追記
		47、60	・図5.5、図5.9 RDとDBiの波形を修正

すべての商標および登録商標は、それぞれの所有者に帰属します。 IEBusは、NECエレクトロニクス株式会社の登録商標です。 本資料ご利用に際しての留意事項

- 本資料は、お客様に用途に応じた適切な弊社製品をご購入いただくための参考資料であり、本資料中に記載の技術情報について弊社または第三者の知的財産権 その他の権利の実施、使用を許諾または保証するものではありません。 本資料に記載の製品データ、図、表、プログラム、アルゴリズムその他応用回路例など全ての情報の使用に起因する損害、第三者の知的財産権その他の権利に 対する侵害に関し、弊社は責任を負いません。 ・ 本資料に記載の製品データ、となば技法はよる関連性と
- 本資料に記載の製品データ、図、表、プログラム、アルゴリズムその他応用回路例など全ての情報の使用に起因する損害、第三者の知的財産権その他の権利に対する侵害に関し、弊社は責任を負いません。 本資料に記載の製品および技術を大量破壊兵器の開発等の目的、軍事利用の目的、あるいはその他軍事用途の目的で使用しないでください。また、輸出に際しては、「外国為替および外国貿易法」その他輸出関連法令を遵守し、それらの定めるところにより必要な手続を行ってください。 本資料に記載の製品データ、図、表、プログラム、アルゴリズムその他応用回路例などの全ての情報は本資料発行時点のものであり、弊社は本資料に記載した製品または仕様等を予告なしに変更することがあります。弊社の半導体製品のご購入およびご使用に当たりましては、事前に弊社営業窓口で最新の情報を 定確認いただきますとともに、弊社ホームページ(http://www.renesas.com/などを通じなび開される情報に常にご注意ください。 本資料に記載した情報は、正確を期すため慎重に制作したものですが、万一本資料の記述の誤りに起因する損害がお客様に生じた場合においても、弊社はその
- 5.
- 本資料に記載した情報は、正確を期ずため慎重に制作したものですが、万一本資料の記述の誤りに起因する損害がお客様に生じた場合においても、弊社はその 責任を負いません。 本資料に記載の製品データ、図、表などに示す技術的な内容、プログラム、アルゴリズムその他応用回路例などの情報を流用する場合は、流用する情報を単独 で評価するだけでなく、システム全体で十分に評価し、お客様の責任において適用可否を判断してください。弊社は、適用可否に対する責任は負いません。 本資料に記載された製品は、各種安全装置や運輸・交通用、医療用、燃焼制御用、航空宇宙用、原子力、海底中継用の機器・システムなど、その故障や誤動作 が直接人命を脅かしあるいは人体に危害を及ぼすおそれのあるような機器・システムや特に高度な品質・信頼性が要求される機器・システムでの使用を意図し て設計、製造されたものではありません(弊社が自動車用と指定する製品を自動車に使用する場合を除きます)。これらの用途に利用されることをご検討の際 には、必ず事前に弊社営業窓口へご照会ください。なお、上記用途に使用されたことにより発生した損害等について弊社はその責任を負いかねますのでご了承 原います 願います
- 願いより。 第7項にかかわらず、本資料に記載された製品は、下記の用途には使用しないでください。これらの用途に使用されたことにより発生した損害等につきまして は、弊社は一切の責任を負いません。

- 任を負いません
- 任を負いません。 12. 本資料の全部または一部を弊社の文書による事前の承諾なしに転載または複製することを固くお断りいたします。 13. 本資料に関する詳細についてのお問い合わせ、その他お気付きの点等がございましたら弊社営業窓口までご照会ください。

営業お問合せ窓口 株式会社ルネサス販売



#### http://www.renesas.com

本			社	〒100-0004	千代田区大手町2-6-2 (日本ビル)	(03) 5201-5350
西	東京	支	社	〒190-0023	立川市柴崎町2-2-23 (第二高島ビル)	(042) 524-8701
東	北	支	社	〒980-0013	仙台市青葉区花京院1-1-20 (花京院スクエア)	(022) 221-1351
い	わ き	支	店	〒970-8026	いわき市平字田町120 (ラトブ)	(0246) 22-3222
茨	城	支	店	〒312-0034	ひたちなか市堀口832-2 (日立システムプラザ勝田)	(029) 271-9411
新	澙	支	店	〒950-0087	新潟市中央区東大通1-4-2 (新潟三井物産ビル)	(025) 241-4361
松	本	支	社	〒390-0815	松本市深志1-2-11 (昭和ビル)	(0263) 33-6622
中	部	支	社	₹460-0008	名古屋市中区栄4-2-29 (名古屋広小路プレイス)	(052) 249-3330
関	西	支	社	〒541-0044	大阪市中央区伏見町4-1-1 (明治安田生命大阪御堂筋ビル)	(06) 6233-9500
北	陸	支	社	〒920-0031	金沢市広岡3-1-1 (金沢パークビル)	(076) 233-5980
広	島	支	店	〒730-0036	広島市中区袋町5-25 (広島袋町ビルディング)	(082) 244-2570
九	州	支	社	〒812-0011	福岡市博多区博多駅前2-17-1 (博多プレステージ)	(092) 481-7695

※営業お問合せ窓口の住所・電話番号は変更になることがあります。最新情報につきましては、弊社ホームページをご覧ください。

■技術的なお問合せおよび資料のご請求は下記へどうぞ。

総合お問合せ窓口:コンタクトセンタ E-Mail: csc@renesas.com