カタログ等資料中の旧社名の扱いについて

2010年4月1日を以ってNECエレクトロニクス株式会社及び株式会社ルネサステクノロジが合併し、両社の全ての事業が当社に承継されております。従いまして、本資料中には旧社名での表記が残っておりますが、当社の資料として有効ですので、ご理解の程宜しくお願い申し上げます。

ルネサスエレクトロニクス ホームページ (http://www.renesas.com)

2010年4月1日 ルネサスエレクトロニクス株式会社

【発行】ルネサスエレクトロニクス株式会社(http://www.renesas.com)

【問い合わせ先】http://japan.renesas.com/inquiry



ご注意書き

- 1. 本資料に記載されている内容は本資料発行時点のものであり、予告なく変更することがあります。当社製品のご購入およびご使用にあたりましては、事前に当社営業窓口で最新の情報をご確認いただきますとともに、当社ホームページなどを通じて公開される情報に常にご注意ください。
- 2. 本資料に記載された当社製品および技術情報の使用に関連し発生した第三者の特許権、著作権その他の知的 財産権の侵害等に関し、当社は、一切その責任を負いません。当社は、本資料に基づき当社または第三者の 特許権、著作権その他の知的財産権を何ら許諾するものではありません。
- 3. 当社製品を改造、改変、複製等しないでください。
- 4. 本資料に記載された回路、ソフトウェアおよびこれらに関連する情報は、半導体製品の動作例、応用例を説明するものです。お客様の機器の設計において、回路、ソフトウェアおよびこれらに関連する情報を使用する場合には、お客様の責任において行ってください。これらの使用に起因しお客様または第三者に生じた損害に関し、当社は、一切その責任を負いません。
- 5. 輸出に際しては、「外国為替及び外国貿易法」その他輸出関連法令を遵守し、かかる法令の定めるところにより必要な手続を行ってください。本資料に記載されている当社製品および技術を大量破壊兵器の開発等の目的、軍事利用の目的その他軍事用途の目的で使用しないでください。また、当社製品および技術を国内外の法令および規則により製造・使用・販売を禁止されている機器に使用することができません。
- 6. 本資料に記載されている情報は、正確を期すため慎重に作成したものですが、誤りがないことを保証するものではありません。万一、本資料に記載されている情報の誤りに起因する損害がお客様に生じた場合においても、当社は、一切その責任を負いません。
- 7. 当社は、当社製品の品質水準を「標準水準」、「高品質水準」および「特定水準」に分類しております。また、各品質水準は、以下に示す用途に製品が使われることを意図しておりますので、当社製品の品質水準をご確認ください。お客様は、当社の文書による事前の承諾を得ることなく、「特定水準」に分類された用途に当社製品を使用することができません。また、お客様は、当社の文書による事前の承諾を得ることなく、意図されていない用途に当社製品を使用することができません。当社の文書による事前の承諾を得ることなく、「特定水準」に分類された用途または意図されていない用途に当社製品を使用したことによりお客様または第三者に生じた損害等に関し、当社は、一切その責任を負いません。なお、当社製品のデータ・シート、データ・ブック等の資料で特に品質水準の表示がない場合は、標準水準製品であることを表します。

標準水準: コンピュータ、OA機器、通信機器、計測機器、AV機器、家電、工作機械、パーソナル機器、産業用ロボット

高品質水準:輸送機器(自動車、電車、船舶等)、交通用信号機器、防災・防犯装置、各種安全装置、生命維持を目的として設計されていない医療機器(厚生労働省定義の管理医療機器に相当)

特定水準: 航空機器、航空宇宙機器、海底中継機器、原子力制御システム、生命維持のための医療機器(生命維持装置、人体に埋め込み使用するもの、治療行為(患部切り出し等)を行うもの、その他直接人命に影響を与えるもの)(厚生労働省定義の高度管理医療機器に相当)またはシステム

- 8. 本資料に記載された当社製品のご使用につき、特に、最大定格、動作電源電圧範囲、放熱特性、実装条件その他諸条件につきましては、当社保証範囲内でご使用ください。当社保証範囲を超えて当社製品をご使用された場合の故障および事故につきましては、当社は、一切その責任を負いません。
- 9. 当社は、当社製品の品質および信頼性の向上に努めておりますが、半導体製品はある確率で故障が発生したり、使用条件によっては誤動作したりする場合があります。また、当社製品は耐放射線設計については行っておりません。当社製品の故障または誤動作が生じた場合も、人身事故、火災事故、社会的損害などを生じさせないようお客様の責任において冗長設計、延焼対策設計、誤動作防止設計等の安全設計およびエージング処理等、機器またはシステムとしての出荷保証をお願いいたします。特に、マイコンソフトウェアは、単独での検証は困難なため、お客様が製造された最終の機器・システムとしての安全検証をお願いいたします。
- 10. 当社製品の環境適合性等、詳細につきましては製品個別に必ず当社営業窓口までお問合せください。ご使用に際しては、特定の物質の含有・使用を規制する RoHS 指令等、適用される環境関連法令を十分調査のうえ、かかる法令に適合するようご使用ください。お客様がかかる法令を遵守しないことにより生じた損害に関して、当社は、一切その責任を負いません。
- 11. 本資料の全部または一部を当社の文書による事前の承諾を得ることなく転載または複製することを固くお断りいたします。
- 12. 本資料に関する詳細についてのお問い合わせその他お気付きの点等がございましたら当社営業窓口までご 照会ください。
- 注1. 本資料において使用されている「当社」とは、ルネサスエレクトロニクス株式会社およびルネサスエレクトロニクス株式会社がその総株主の議決権の過半数を直接または間接に保有する会社をいいます。
- 注 2. 本資料において使用されている「当社製品」とは、注 1 において定義された当社の開発、製造製品をいいます。



4584グル**ー**プ

SINGLE-CHIP 4-BIT CMOS MICROCOMPUTER

RJJ03B0010-0300Z Rev.3.00 2004.07.15

概 要

4584グループはCMOSプロセスを用いて開発されたオリジナル4ビットシングルチップマイクロコンピュータです。シンプルで高速な命令体系をもつ4500シリーズのCPUをコアとして、8ビットタイマ(リロードレジスタ付き)4本、割り込み機能、10ビットA/Dコンバータ、発振回路切り替え機能を内蔵しています。

4584グループは、内蔵するメモリの種類が異なる2品種があります。

詳細については下記の表を参照してください。

特長

最短命令実行	時間	0.5 µ s
	(発振周波数6MHz、	XINスルーモード時)
電源電圧		
マスクROM版	ý	1.8 ~ 5.5V
ワンタイムPF	ROM版	2.5 ~ 5.5V
(動作源クロ	ック、動作モード及び	発振周波数により異な
ります)		

タイマ

タイマ18ビット(リロードレジスタ付き)
タイマ28ビット(リロードレジスタ付き)
タイマ38ビット(リロードレジスタ付き)
タイマ48ビット(リロードレジスタ 2 本付き)
割り込み機能7要因
キーオンウェイクアップ機能10端子
A/Dコンバータ10ビット逐次比較方式、2ch
電圧低下検出回路
リセット発生標準1.5V(Ta=25 時)
リセット解除標準1.6V(Ta=25 時)
ウォッチドッグタイマ
クロック発生回路
(セラミック共振/R <mark>C発振/</mark> 水晶発振/オンチップオシ
レータ)
LED直接駆動可 <mark>能</mark> ポ <mark>ー</mark> トD)


応用

リモートコントロール送信機

型名	ROM(PROM)容量 (×10ビット)	RAM容量 (×4ビット)	パッケージ	ROM種類
M34584MD-XXXFP	16384語	384語	42P2R-A	マスクROM
M34584EDFP (注)	16384語	384語	42P2R-A	ワンタイムPROM

注.ブランク出荷品

4584グループピン接続図(上面図) $P13 \longleftrightarrow \Box$ 42 ← P1₂ 41 ←→ P1₁ $D_1 \longleftrightarrow 3$ 40 ←→ P10 $D_2 \longleftrightarrow \boxed{4}$ 39 ←→ P0₃ $D_3 \longleftrightarrow \boxed{5}$ $38 \longleftrightarrow P0_2$ $D_4 \longleftrightarrow \boxed{6}$ 37 ←→ P0₁ $D_5 \longleftrightarrow \boxed{7}$ M34584MD-XXXFP 36 ←→ P0₀ $D_6/CNTR0 \longleftrightarrow \boxed{8}$ 35 ←→ P43 M34584EDFP $C/CNTR1 \leftrightarrow \boxed{9}$ $34 \longrightarrow P4_2$ $P50 \longleftrightarrow \boxed{10}$ $33 \longleftrightarrow P4_1$ $P51 \longleftrightarrow \boxed{11}$ $32 \longleftrightarrow P4_0$ $P5_2 \longleftrightarrow \boxed{12}$ $31 \longleftrightarrow P6_3$ $P53 \longleftrightarrow \boxed{13}$ $30 \longleftrightarrow P6_2$ $P2_0 \longleftrightarrow \boxed{14}$ 29 ←→ P61/AIN1 $P21 \longleftrightarrow \boxed{15}$ 28 ← P60/AIN0 $P22 \longleftrightarrow \boxed{16}$ 27 ← P3₃ $\overline{\text{RESET}} \longleftrightarrow \Box 17$ $26 \longleftrightarrow P3_2$ 18 25 ← P3₁/INT1 **CNVss** $X_{OUT} \leftarrow \boxed{19}$ 24 ← P3₀/INT0 $\chi_{IN} \longrightarrow \boxed{20}$ 23 ← VDCE 21 22 VDD Vss



機能ブロック図

性能概要

I HE IM SE					
	項 目		性能		
基本命令数			154		
最短命令実行時間			0.5 µ s(発振周波数6MHz:スルーモード時)		
メモリ容量	ROM		16384語×10ビット		
	RAM		384語×4ビット		
入出力ポート	Do ~ D6	入出力 (入力はスキップ 判別)	1ビット×7 出力形式がソフトウェア切り替え可能 ポートD6はCNTR0端子と兼用		
	P00 ~ P03	入出力	4ビット×1 プルアップ機能 ,キーオンウェイクアップ機能 ,出力形式がソフトウェア 切り替え可能		
	P10 ~ P13	入出力	4ビット×1 プルアップ機能 ,キーオンウェイクアップ機能 ,出力形式がソフトウェア 切り替え可能		
	P20 ~ P22	入出力	3ビット×1		
	P30 ~ P33	入出力	4ビット×1 ポートP30、P31はそれぞれINT0 JNT1端子と兼用		
	P40 ~ P43	入出力	4ビット×1		
	P50 ~ P53	入出力	4ビット×1 出力形式がソフトウェア切り替え可能		
	P60 ~ P63	入出力	4ビット×1 ポートP60、P61 はそれぞれ AINO、AIN1端子と兼用		
タイマ	タイマ1		8ビットタイマ/イベントカウンタ、リロードレジスタ付き、周期/パルス幅計測機能付き		
	タイマ2		8ビットタイマ ,リロードレジスタ付き		
	タイマ3		8ビットタイマ / イベントカウンタ ,リロードレジスタ付き		
	タイマ4		8ビットタイマ ,リロードレジスタ2本付き、PWM出力機能付き		
A/Dコンバータ			10ビット×2ch &ビットコンパレータ機能付き		
割り込み	要因		7要因(外部×2,タイマ×4 A/D)		
	ネスティング	,	1レベル		
サブルーチンネスラ	ティング		8レベル		
素子構造			CMOSシリコンゲート		
パッケージ		· O*	42ピンプラスチックモールドSSOP(42P2R-A)		
動作周囲温度			- 20 ~ 85		
電源電圧	マスクROM版	<i>y</i> ·	1.8~5.5V(動作源クロック 動作モードおよび発振周波数により異なります)		
	ワンタイムP	ROM版	2.5~5.5V(動作源クロック動作モードおよび発振周波数により異なります)		
消費電流	CPU動作時		2.8mA(Ta = 25 ,VDD = 5V、f(XIN)=6MHz、f(STCK)=f(XIN)、オンチップオシレータ停止)		
			70 μ A(Ta = 25 ,VDD = 5V、f(XIN)=32kHz、f(STCK)=f(XIN)、オンチップオシレータ停止)		
			150 μ A(Ta = 25 ,VDD = 5V、オンチップオシレータ使用、f(STCK)=f(RING)、f(XIN)停止)		
	RAMバックア	ップ時	0.1 μ A(Ta = 25 ,VDD = 5V、出力トランジスタ遮断状態)		

端子の機能説明

端子名	名 称	入力 出力	機能
VDD	電源	-	正電源電圧供給端子です。
Vss	接地	-	GND端子です。
CNVss	CNVss	-	この端子はVssに接続し、必ず'L'(0V)を印加してください。
VDCE	電圧低下検出回路 イネーブル	入力	電圧低下検出回路の動作・停止を制御します。" H "レベルを入力すると動作状態、" L "レベルを入力すると停止状態になります。
XIN	メインクロック 入力	入力	メインクロック発生回路の入力/出力端子です。セラミック共振を使用する場合は、 XIN端子とXOUT端子の間にセラミック共振子を、水晶発振を使用する場合は32kHzの水 晶発振子を接続して使用します。XIN端子とXOUT端子の間には帰還抵抗が内蔵されてい
Хоит	メインクロック 出力	出力	ます。RC発振を使用する場合はXIN端子に抵抗・コンデンサを接続し、Xout端子を開放にして使用します。
RESET	リセット入出力	入出力	リセットパルスの入出力端子です。内蔵パワーオンリセット回路、ウォッチドッグタイマ、SRST命令又は電圧低下検出回路によるシステムリセット時に" L "レベルが出力されます。出力形式はNチャネルオープンドレインです。
Do ~ D6	入出力ポートD (入力はスキップ 判別)	入出力	各端子ごとに1ビットの入出力機能を持っています。出力形式はNチャネルオープンドレインあるいはCMOSをソフトウェアで切り替え可能です。出力形式にNチャネルオープンドレインを選択し、出力ラッチを"1"に設定すると入力可能状態になります。ポートDeは、それぞれCNTRO端子と兼用です。
P00 ~ P03	入出力ポートP0	入出力	ポートとして4ビットの入出力機能を持っています。出力形式はNチャネルオープンドレインあるいはCMOSをソフトウェアで切り換え可能です。出力形式にNチャネルオープンドレインを選択し、出力ラッチを"1"に設定すると入力可能状態になります。ソフトウェアで切り替え可能なキーオンウェイクアップ機能及びプルアップ機能を内蔵しています。
P10 ~ P13	入出力ポートP1	入出力	ポートとして4ビットの入出力機能を持っています。出力形式はNチャネルオープンドレインあるいはCMOSをソフトウェアで切り換え可能です。出力形式にNチャネルオープンドレインを選択し、出力ラッチを"1"に設定すると入力可能状態になります。ソフトウェアで切り替え可能なキーオンウェイクアップ機能及びプルアップ機能を内蔵しています。
P20 ~ P22	入出力ポートP2	入出力	ポートとして3ビットの入出力機能を持っています。出力形式はNチャネルオープンドレインです。出力ラッチを" 1 "に設定すると入力可能状態になります。
P30 ~ P33	入出力ポートP3	入出力	ポートとして4ビットの入出力機能を持っています。出力形式はNチャネルオープンドレインです。出力ラッチを'1'に設定すると入力可能状態になります。ポートP30、P31は、それぞれINTO,INT1端子と兼用です。
P40 ~ P43	入出力ポートP4	入出力	ポートとして4ビットの入出力機能を持っています。出力形式はNチャネルオープンドレインです。出力ラッチを" 1 "に設定すると入力可能状態になります。
P50 ~ P53	入出力ポートP5	入出力	ポートとして4ビットの入出力機能を持っています。出力形式はNチャネルオープンドレインあるいはCMOSをソフトウェアで切り換え可能です。出力形式にNチャネルオープンドレインを選択し、出力ラッチを"1"に設定すると入力可能状態になります。
P60 ~ P63	入出力ポートP6	入出力	ポートとして4ビットの入出力機能を持っています。出力形式はNチャネルオープンドレインです。出力ラッチを"1"に設定すると入力可能状態になります。ポートP60、P61は、それぞれAINO、AIN1端子と兼用です。
CNTR0 CNTR1	タイマ入出力	入出力	CNTRO端子はタイマ1のイベントカウント用クロックの入力機能とタイマ1あるいはタイマ2のアンダフローの2分周信号の出力機能を持っています。CNTR1端子はタイマ3のイベントカウント用クロックの入力機能とタイマ4で生成されるPWM信号の出力機能を持っています。CNTRO、CNTR1端子は、それぞれポートD6、Cと兼用です。
INTO JNT1	割り込み入力	入力	外部からの割り込みを受け付ける機能とソフトウェアで切り替え可能なキーオンウェイクアップ機能を持っています。INTO INT1端子は、それぞれポートP30、P31と兼用です。
AINO、AIN1	アナログ入力	入力	A/D変換器のアナログ入力端子です。AINo、AIN1端子は、それぞれポートP6o、P61と兼用です。
С	出力ポートC	出力	ポートとして1ビットの出力機能を持っています。出力形式はCMOSです。ポートCは、 CNTR1端子と兼用です。

マルチファンクション一覧

端子名	マルチファンクション	端子名	マルチファンクション	端子名	マルチファンクション	端子名	マルチファンクション
D6	CNTR0	CNTR0	D6	P60	AIN0	AIN0	P60
С	CNTR1	CNTR1	С	P61	AIN1	AIN1	P61
P30	INT0	INT0	P30				
P31	INT1	INT1	P31				

注1.上記以外の端子は単一機能です。

- 2 JNT0 JNT1端子を使用している場合でも、ポートP30 P31の入出力機能は有効です。
- 3 CNTRO端子の入力機能を使用している場合でも、ポートD6の入出力機能は有効です。
- 4 CNTRO端子の出力機能を使用している場合でも、ポートD6の入力機能は有効です。
- 5 CNTR1端子の出力機能を使用している場合でも、ポートCの"H"出力機能は有効です。

ポート機能一覧

ポート名	ポート名	入力/出力	出力形式	入出力単位	制御命令	制御レジスタ	特 記 事 項
ポートD	Do ~ D5 ,	入出力	Nチャネル	1ビット	SD ,RD	FR1 ,FR2	出力形式選択機能付き
	D6/CNTR0	(7本)	オープンドレイン		SZD	W6	(ソフトウェアで切り替え可能)
			/ CMOS		CLD		
ポートP0	P00 ~ P03	入出力	Nチャネル	4ビット	OP0A	FR0	プルアップ , キーオンウェイクアップ
		(4本)	オープンドレイン		IAP0	PU0	及び出力形式選択機能付き
			/ CMOS			K0, K1	(ソフトウェアで切り替え可能)
ポートP1	P10 ~ P13	入出力	Nチャネル	4ビット	OP1A	FR0	プルアップ , キーオンウェイクアップ
		(4本)	オープンドレイン		IAP1	PU1	及び出力形式選択機能付き
			/ CMOS			K0	(ソフトウェアで切り替え可能)
ポートP2	P20 ~ P22	入出力	Nチャネル	3ビット	OP2A		
		(3本)	オープンドレイン		IAP2		
ポートP3	P30/INT0 ,P31/INT1	入出力	Nチャネル	4ビット	OP3A	l1 ,l2	
	P32 ,P33	(4本)	オープンドレイン		IAP3	K2	
ポートP4	P40 ~ P43	入出力	Nチャネル	4ビット	OP4A		
		(4本)	オープンドレイン	J.	IAP4		
ポートP5	P50 ~ P53	入出力	Nチャネル	4ビット	OP5A	FR3	出力形式選択機能付き
		(4本)	オープンドレイン		IAP5		(ソフトウェアで切り替え可能)
			/ CMOS				
ポートP6	P60/AIN0, P61/AIN1	入出力	Nチャネル	4ビット	OP6A	Q2	
	P62 ,P63	(4本)	オープンドレイン		IAP6	Q1	
ポートC	C/CNTR1	出力	CMOS	1ビット	RCP	W4	
		(1本)			SCP		
		A		•			

クロック及びサイクルの定義

動作源クロック

本製品の動作の源となるクロックです。本製品では以下の クロックが使用できます。

- ・外付けセラミック共振によるクロック(f(XIN))
- ・外付けRC発振によるクロック(f(XIN))
- ・外部入力によるクロック(f(XIN))
- ・内部発振器(オンチップオシレータ)によるクロック (f(RING))
- ・外付け水晶発振によるクロック(f(XIN))

システムクロック(STCK)

本製品を制御する基本クロックです。

システムクロック(STCK)はクロック制御レジスタMRの設 定により、表UA-1のように選択できます。

表 UA-1.システムクロックの選択

クロック制御レジスタMR		スタMR	システムクロック	 動作モード名		
MRз	MR ₂	MR ₁	MRo)	<u> </u>	
0	0	0	0	f(STCK) = f(XIN)	XINスルーモード	
		Х	1	f(STCK) = f(RING)	RINGスルーモード	
0	1	0	0	f(STCK) = f(XIN)/2	Xin2分周モード	
		х	1	f(STCK) = f(RING)/2	RING2分周モード	
1	0	0	0	f(STCK) = f(XIN)/4	Xin4分周モード	
		х	1	f(STCK) = f(RING)/4	RING4分周モード	
1	1	0	0	f(STCK) = f(XIN)/8	XIN8分周モード	
		х	1	f(STCK) = f(RING)/8	RING 8分周モード	

注・リセット解除後はf(RING)/8が選択されます。 システムクロックにオンチップオシレータクロックを選択する

場合、オンチップオシレータを動作状態にしてください。

マシンサイクル

命令の実行に要する基準周期です。

インストラクションクロック(INSTCK)

CPUを制御する基準クロックです。

インストラクションクロック(INSTCK)は、システムク ロック(STCK)を3分周した信号で、1周期で1マシンサイクル の期間を生成します。



使用しない端子の処理

端 子 名	処 理 方 法	使 用 条 件	
Xin	開放	内部発振器選択	(注1)
Хоит	開放	内部発振器選択	(注1)
		RC発振選択	(注2)
		メインクロックに外部クロック入力使用	(注3)
Do ~ D5	開放		
	Vssに接続	出力形式にNチャネルオープンドレイン選択	(注4)
D6/CNTR0	開放	タイマ1カウントソースにCNTRO入力非選択	
	Vssに接続	出力形式にNチャネルオープンドレイン選択	(注4)
C/CNTR1	開放	タイマ3カウントソースにCNTR1入力非選択	
P00 ~ P03	開放	キーオンウェイクアップ機能非選択 🄙	(注6)
	Vssに接続	出力形式にNチャネルオープンドレイン選択	(注5)
		プルアップ機能非選択	(注4)
		キーオンウェイクアップ機能非選択	(注6)
P10 ~ P13	開放	キーオンウェイクアップ機能非選択	(注7)
	Vssに接続	出力形式にNチャネルオープンドレイン選択	(注5)
		プルアップ機能非選択	(注4)
		キーオンウェイクアップ機能非選択	(注7)
P20	開放		
	Vssに接続		
P21	開放		
	Vssに接続		
P22	開放	0,	
	Vssに接続		
P3o/INT0	開放	出力ラッチ <mark>に" 0 "を</mark> 設定	
	Vssに接続		
P31/INT1	開放	出力ラッチに"0"を設定	
	Vssに接続		
P32、P33	開放		
	Vssに接続		
P40 ~ P43	開放		
	Vssに接続		
P50 ~ P53	開放		
	Vssに接続	出力形式にNチャネルオープンドレイン選択	
P60/AIN0、P61/AIN1	開放		
P62、P63	Vssに接続		


- 注1. リセット直後は、システムクロックに内部発振器(オンチップオシレータ)が選択されています。(RG0=0, MR0=1)
 - 2. CRCK命令を実行すると、RC発振回路が使用可能になります。CRCK命令実行のみでは、発振開始時、システムクロックへの切り替えは行われませんので注意してください。

発振を開始させるには、メインクロックf(XIN)発振可能(MR1=0)とする必要があります。(必要に応じて、発振安定待ち時間をプログラムで生成してください。)


- また、システムクロックにメインクロック(f(XIN))を選択する場合は、メインクロック(f(XIN))発振可能(MR1=0)とした後でメインクロック(f(XIN))選択(MR0=0)としてください。メインクロック発振と同時にシステムクロックへの切り替えはできませんので、注意してください。
- 3.メインクロック(f(XIN))に外部クロック入力を使用する場合は、プログラムの始めにCMCK命令を実行してセラミック発振回路を有効にし、メインクロック(f(XIN))発振可能(MR1=0)としてください。セラミック発振回路が有効となり、メインクロック(f(XIN))発振可能(MR1=0)となるまでの間、XIN端子は' H '固定です。外部クロック使用時は電流制限のため、XIN端子には直列に1kΩ以上の抵抗を挿入してください。
- 4. ポートDo~D5の出力形式選択と、ポートP0o~P03, P1o~P13のプルアップ機能選択は、1ポート単位での制御です。各ポートに対応したレジスタのビットを設定してください。
- 5.ポートP00~P03,P10~P13の出力形式選択は2ポート単位の制御です。2ポートのうち片方を使用しない場合は、開放にしてください。
- 6.キーオンウェイクアップ機能は2ビット単位の選択です。キーオンウェイクアップ機能を1ビットのみ使用する場合は、未使用の1ビットは、キーオンウェイクアップ制御レジスタK1の値を考慮して、"H"入力(プルアップトランジスタをONにし、開放)にするか、"L"入力(VSSに接続するか、出力ラッチを"0"に設定して開放)にするなどの処理を行ってください。
- 7.キーオンウェイクアップ機能は2ビット単位の選択です。キーオンウェイクアップ機能を1ビットのみ使用する場合は、未使用の1ビットは、プルアップトランジスタをONにし、開放にしてください。

(VDD端子及びVSS端子に接続する場合の注意事項)


・使用しない端子は、ノイズの伝搬を避けるためにできる限り短くて太い配線で処理してください。




ポートブロック図(1)




ポートブロック図(2)




ポートブロック図(3)







ポートブロック図(5)



ポートブロック図(6)



ポートブロック図(7)



ポートブロック図(8)

機能ブロック動作説明

CPU

(1)4ビット論理演算ユニット(ALU)

ALUは4ビットの演算 - 加算、比較、論理積、論理和、 ビット処理など - を行うユニットです。

(2)レジスタA及びキャリフラグ(CY)

レジスタAは、演算、転送、交換、入出力などのデータ 処理の中心となる4ビットのレジスタです。

フラグCYはAMC命令の実行時に桁上がりが発生すると"1"にセットされます(図BA-1)。

なお、A n命令及びAM命令を実行しても、フラグCYの内容は変化しません。また、RAR命令の実行により、Aoの値がフラグCYに格納されます(図BA-2)。

フラグCYはSC命令で'1"にセットされ、RC命令で"0"に クリアされます。

(3)レジスタB及びE

レジスタBは4ビットで構成され、4ビットデータの一時記憶に、又はレジスタAと組み合わせて8ビットデータの転送に使用します。


レジスタEは8ビットで構成され、レジスタBを上位4ビット、レジスタAを下位4ビットとする8ビットデータの転送に使用します(図BA-3)。

レジスタEはリセット解除後及びRAMバックアップからの 復帰後は不定ですので、必ず初期設定を行ってください。


(4)レジスタD

レジスタDは3ビットで構成され、レジスタAと組み合わせて7ビットの番地を格納し、TABP p命令、BLA p命令、及びBMLA p命令の実行時に指定ページ内のポインタとして使用します。またTABP p命令実行時は、レジスタDの下位2ビットにROM内参照データ上位2ビットが格納され、レジスタDの上位1ビットば"0"となります。(図BA-4)


レジスタDはリセット解除後及びRAMバックアップからの 復帰後は不定ですので、必ず初期設定を行ってください。




図BA-1.AMC命令実行例



図BA-2.RAR命令実行例



図BA-3.レジスタA、BとレジスタE



図BA-4. TABP p命令実行例

(5)スタックレジスタSK及びスタックポインタ(SP)

レジスタSKは、割り込み処理ルーチンへの分岐、サブルーチン呼び出し、又はテーブル参照命令(TABP p)を実行するときに使用する8段の14ビットレジスタです。分岐直前のプログラムカウンタの内容をもとのルーチンに戻るまでの間、一時的に記憶します。

レジスタSKは8段で構成されているため、サブルーチンは8レベルまで使用できます。しかし、割り込み処理ルーチン使用時及びテーブル参照命令実行時にも、それぞれレジスタSKを1段使用するため、これらの処理を併用する場合はその合計が8レベルを超えないように注意してください。8レベルを超えた場合、レジスタSKの内容は破壊されます。

なお、レジスタSKのネスティングは、3ビットで構成されるスタックポインタ(SP)によって自動的に指定されます。 スタックポインタの内容は、TASP命令によりレジスタAに転送できます。

図BA-5にレジスタSKの構成を、図BA-6にサブルーチン呼び出し時の動作例を示します。

(6)割り込み専用スタックレジスタSDP

レジスタSDPは、割り込み発生時に、割り込み発生直前のデータポインタ、キャリフラグ(CY)、スキップフラグ、レジスタA,Bの内容を、もとのルーチンに戻るまで一時記憶するためのレジスタです。レジスタSDPは一段で構成されています。

レジスタSDPは前述のレジスタSKと異なり、サブルーチン呼び出し命令、及びテーブル参照命令実行時には使用しません。

(7)スキップフラグ


スキップフラグは、条件スキップ命令及び連続記述スキップ命令用のスキップ判定を制御するフラグです。割り込みが発生すると、スキップフラグの内容は自動的にレジスタSDPに退避され、スキップ条件が保持されます。



復帰時は(SP)=7 です。最初の BM 命令などの 実行によって (SP)=0 となり、レジスタSKo に プログラムカウンタの内容が記憶されます。

また、レジスタSKを8段使用した後((SP)=7)にBM命令などを実行すると、(SP)=0となりレジスタSKoの内容は破壊されます。

図BA-5.スタックレジスタSKの構成



図BA-6.サブルーチン呼び出し時の動作例

(8)プログラムカウンタ(PC)

プログラムカウンタはROMアドレス(ページ及び番地)を 指定するカウンタで、ROMに格納されている命令の読み出 しシーケンスを決定します。

プログラムカウンタは2進カウンタで、命令を一つ実行するごとに命令バイト数を+1します。

ただし、分岐命令、サブルーチン呼び出し命令、リターン命令、及びテーブル参照命令(TABP p)実行時には指定された番地の値になります。

プログラムカウンタは、ROMのページを指定するPCH (最上位ビット~ビット7)とページ内の番地を指定するPCL (ビット6~ビット0)に分かれており、各ページの最終番地 (127番地)までくると次のページの0番地を指定します(図BA-7)。

なお、PCHが内蔵ROMの最終ページより後のページを指定 しないように注意してください。

(9)データポインタ(DP)

データポインタはRAMのアドレスを指定するポインタで、レジスタZ、X、Yで構成されています(図BA-8)。このうち、レジスタZはRAMのファイル群を、レジスタXはRAMのファイルを、レジスタYはRAMの桁を指定します。


なお、レジスタYはポートDのビット位置指定にも使用します。ポートDを使用する際は、必ずレジスタYにポートDのビット(ピン位置)を設定し、SD、RD、SZD命令を実行してください。

図BA-9にSD命令実行例を示します。


注意事項

データポインタのレジスタZは、リセット解除後は不定で すので、必ず初期設定を行ってください。


また、レジスタZ、X、YはRAMバックアップ時は不定になります。RAMバックアップからの復帰後、これらのレジスタへの再設定を行ってください。



図BA-7. プログラムカウンタ(PC)の構成



図BA-8. データポインタ(DP)の構成



図BA-9. SD命令実行例

プログラムメモリ(ROM)

プログラムメモリは、1語が10ビットで構成されており、 128語(0~127番地)ごとにページという単位で分けられてい ます。

1ページ(008016~00FF16)の先頭には割り込み番地が割り付けられています(図BC-2)。

割り込みが発生すると各割り込みに対応した番地(割り込み番地)がプログラムカウンタ(PC)に設定され、割り込み番地の命令が実行されます。割り込み処理ルーチンを使用する場合は、割り込み番地にそのルーチンに分岐する命令を書き込んでください。

2ページ(010016~017F16)はサブルーチン呼び出しのための特殊なページです(図BC-1)。このページに書き込まれたサブルーチンは、一語命令(BM命令)で任意のページから呼び出すことができます。なお、2ページから他のページにわたって書き込まれたサブルーチンでも、その先頭が2ページにあればBM命令で呼び出すことができます。


また、すべてのアドレスのROMパターン(ビット9~0)を TABP p命令によりデータ領域として使用できます。

表BC-1.ROM容量とページ数

型名	ROM (PROM)容量 (×10ビット)	ページ数
M34584MD/ED	16384語	128(0 ~ 127)

注)SBK命令実行後のTABP p命令で64~127ページのデータ参 照が可能になります。

RBK命令実行後のTABP p命令で0~63ページのデータ参照が可能になります。



図BC-1 . M34584MD/EDのROMマップ



図BC-2.割り込み番地ページ (008016~00FF16)の構成

データメモリ(RAM)

RAMは1語が4ビットで構成されていますが、SB j、RB j、SZB j命令により、全メモリ領域に対して1ビット単位で処理できます。

RAMの番地は、レジスタZ、X、Yで構成されるデータポインタで指定します。RAMをアクセスする命令を実行するときには、必ずデータポインタに値を設定してください(RAMバックアップからの復帰後も必ず設定してください)。表BD-1にRAM容量、図BD-1にRAMマップを示します。


表BD-1.RAM容量

型名	RAM容量
M34584MD/ED	384語×4ビット(1536ビット)

注意事項

データポインタのレジスタZは、リセット解除後は不定ですので、必ず初期設定を行ってください。

また、レジスタZ、X、YはRAMバックアップ時は不定になります。RAMバックアップからの復帰後、これらのレジスタの再設定を行ってください。



図BD-1.RAMマップ

割り込み機能

割り込みの形式は、割り込み要因ごとに異なるアドレス (割り込み番地)に分岐する、ベクトル割り込みです。割り込みは次の3つの条件が満たされたとき発生します。

割り込み許可フラグが許可状態(INTE = "1")

割り込み可能ビットが可能状態("1")

割り込み起動条件が成立(要求フラグ = "1")

割り込み要因ごとの起動条件及び割り込み番地と、割り込みの優先順位の対応を表DD-1に示します。

起動条件の詳細については各割り込み要求フラグの項を 参照してください。

(1)割り込み許可フラグ(INTE)

フラグINTEは、すべての割り込みの許可、禁止を制御するフラグです。EI命令の実行により、フラグINTEは"1"にセットされ、割り込みは許可されます。また、DI命令の実行によりフラグINTEは"0"にクリアされ、割り込みは禁止されます。いずれかの割り込みが発生すると、フラグINTEは自動的に"0"にクリアされ、次にEI命令が実行されるまでの間、マイクロコンピュータ内部を割り込み禁止状態に保ちます。

(2)割り込み可能ビット(V10~V13,V20~V23)

それぞれの割り込み要因に対して、割り込み要求を有効とするか、あるいはスキップ命令を有効とするかを、制御します。表DD-2に割り込み要因ごとの要求フラグ、スキップ命令と割り込み制御レジスタの割り込み可能ビットとの関係を、また表DD-3に割り込み可能ビットの機能を示します。

(3)割り込み要求フラグ

各割り込みの起動条件が成立すると、その割り込みに対応 する割り込み要求フラグは"1"にセットされます。

割り込みが発生したとき、又はスキップ命令を実行したときは、これに対応した割り込み要求フラグが"0"にクリアされます。各割り込み要求フラグは、フラグINTE又は割り込み可能ビットによって割り込み禁止状態に設定されていても、起動条件が成立するとセットされます。一度セットされた割り込み要求フラグは、クリア条件が成立するまでその状態を保持します。

したがって、割り込み要求を保持した状態で割り込み禁止 状態を解除すると、その時点で割り込みが発生します。割り 込み禁止状態を解除したときに、2つ以上の割り込み要求 フラグがセットされている場合、表DD-1に示す優先順位に 従って割り込みが発生します。

表DD-1.割り込み要因、割り込み番地、及び優先順位

優先	割り	割り込み	
順位	割り込み名	起動条件	番地
1	外部0割り込み	INT0端子の	1ページ
		レベル変化	0番地
2	外部1割り込み	INT1端子の	1ページ
		レベル変化	2番地
3	タイマ1割り込み	タイマ1の	1ページ
		アンダフロー	4番地
4	タイマ2割り込み	タイマ2の	1ページ
		アンダフロー	6番地
5	タイマ3割り込み	タイマ3の	1ページ
		アンダフロー	8番地
6	タイマ4割り込み	タイマ4の	1ページ
		アンダフロー	A番地
7	A/D割り込み	A/D変換終了	1ページ
			C番地

表DD-2.割り込み要求フラグ、スキップ命令と割り込み制御レジスタビット

割り込み要因	割り込み 要求フラグ	スキップ命令	割り込み 可能ビット
外部0割り込み	EXF0	SNZ0	V10
外部1割り込み	EXF1	SNZ1	V11
タイマ1割り込み	T1F	SNZT1	V12
タイマ2割り込み	T2F	SNZT2	V13
タイマ3割り込み	T3F	SNZT3	V20
タイマ4割り込み	T4F	SNZT4	V21
A/D割り込み	ADF	SNZAD	V22

表DD-3.割り込み可能ビットの機能

割り込み可能ビットの状態	割り込みの発生	スキップ命令
1	可能	無効
0	禁止	有 効

(4)割り込み発生時の内部状態

割り込みが発生したとき、マイクロコンピュータの内部 状態は次のようになります(図DD-2参照)。

プログラムカウンタ(PC)

割り込み番地が設定されます。メインルーチン復帰時の実 行番地は、自動的にスタックレジスタSKに格納されます。

割り込み許可フラグ(INTE)

フラグINTEは 0 たクリアされ、割り込み禁止状態になります。

割り込み要求フラグ

割り込み要因に対応した要求フラグだけが、"0"にクリアされます。


データポインタ、キャリフラグ(CY)、スキップフラグ、 レジスタA、B

これらのレジスタ及びフラグの内容は自動的に割り込み専用スタックレジスタSDPに退避されます。


(5)割り込みの処理方法

割り込みが発生すると、レジスタSKへのデータ退避シーケンスを経て、割り込み番地からプログラムを実行します。 割り込み番地には、割り込み処理ルーチンへの分岐命令を書き込んでください。また、メインルーチンへの復帰にはRTI命令を使用してください。


なお、EI命令実行による割り込みの許可は、1命令経過の 後(次命令の実行終了直後)に行われます。したがって、RTI 命令の直前にEI命令を実行すると、メインルーチン復帰直後 に割り込み発生可能になります(図DD-1参照)。



図DD-1.割り込み処理プログラム例



図DD-2.割り込み発生時の内部状態



図DD-3.割り込み系統図

(6)割り込み制御レジスタ

割り込み制御レジスタV1

レジスタV1には、外部0、外部1、タイマ1、タイマ2割り込み可能ビットが割り付けられています。レジスタV1の内容は、TV1A命令でレジスタAを介して設定してください。また、TAV1命令でレジスタV1の内容をレジスタAに転送できます。

割り込み制御レジスタV2

レジスタV2には、タイマ3、タイマ4、A/D割り込み可能 ビットが割り付けられています。レジスタV2の内容は、 TV2A命令でレジスタAを介して設定してください。また、 TAV2命令でレジスタV2の内容をレジスタAに転送できま す。

表DD-4.割り込み制御レジスタ

2(22			
	割り込み制御レジスタ V1		リセット時:00002 RAM バックアップ時:00002 R / W TAV1 / TV1A
V13	タイマ 2	0	発生禁止(SNZT2 命令有効)
1 113	割り込み可能ビット	1	発生可能(SNZT2 命令無効)
V12	タイマ1		発生禁止(SNZT1 命令有効)
V 12	割り込み可能ビット	1	発生可能(SNZT1 命令無効)
\/14	外部 1	0	発生禁止(SNZ1 命令有効)
VII	V11 割り込み可能ビット	1	発生可能(SNZ1 命令無効)
外部 0	外部 0	0	発生禁止(SNZO 命令有効)
V10	割り込み可能ビット	1	発生可能(SNZO命令無効)


			•	i	
割り込み制御レジスタ V2			リセット時:00002	RAM バックアップ時:00002	R / W TAV2 / TV2A
V23	使用しません	1	- このビットに機能はあ! - このビットに機能はあ!	りませんが、R/W は可能です。	
V22	A/D	0	発生禁止(SNZAD 命令	·有効)	
V Z Z	割り込み可能ビット	1	発生可能(SNZAD 命令	無効)	
V21	タイマ 4	0	発生禁止(SNZT4 命令	有効)	
VZI	割り込み可能ビット	1	発生可能(SNZT4 命令	無効)	
1/20	タイマ3	0	発生禁止(SNZT3 命令	有効)	
V20	割り込み可能ビット	1	発生可能(SNZT3命令	無効)	

注:" R "は読み出し可、" W "は書き込み可を表します。

(7)割り込みシーケンス

各割り込みは、フラグINTE、割り込み可能ビット(V10~ V13, V20~ V23) 各割り込み要求フラグが 1 "になったときに起動します。割り込み発生のタイミングは、上記3条件のすべてが成立したサイクルを起点として2~3マシンサイクル後です。

割り込みの発生が3マシンサイクル後になるのは、割り込み条件が成立したときの命令が1サイクル命令以外のときです(図DD-4.参照)。



図DD-4.割り込みシーケンス

外部割り込み


外部割り込みは、割り込み入力端子に有効波形が入力されると割り込み要求を発生しまず(エッジ検出)。

本製品は、2本の外部割り込み機能 外部0,外部1)をもっています。

これらの割り込みは割り込み制御レジスタI1,I2で制御できます。

表DD-5.割り込み起動条件

割り込み名	入力端子	有効波形	有効波形選択ビット
外部0割り込み	P3o/INT0	P3o/INTO端子に次の波形が入力されたとき	l11
		・立ち下がり波形("H""L")	l12
		・立ち上がり波形("L""H")	
		・立ち下がり及び立ち上がりの両波形	
外部1割り込み	P31/INT1	P31/INT1端子に次の波形が入力されたとき	I21
		・立ち下がり波形("H""L")	122
		・立ち上がり波形("L" "H")	
		・立ち下がり及び立ち上がりの両波形	



図DD-5.外部割り込み回路の構成

(1)外部0割り込み要求フラグ(EXF0)

フラグEXF0はP3o/INT0端子に有効波形が入力されたとき "1"にセットされます。

外部0割り込みの起動条件となる有効波形は、変化前後のレベルをシステムクロックの4周期以上保持する必要があります(図DD-4参照)。

フラグEXF0の状態は、スキップ命令の実行(SNZO命令)により確認できます。

割り込みとスキップ命令のどちらを使用するかは、割り込み制御レジスタV1で選択してください。

フラグEXF0は、割り込みが発生したとき、又はスキップ 命令を実行したときのいずれかで'0"にクリアされます。

外部0割り込み起動条件

外部0割り込みの起動条件は、P30/INT0端子に有効波形が入力されたときに成立します。有効波形は、立ち下がり波形、立ち上がり波形又は立ち上がりと立ち下がりの両波形の3種から選択できます。以下に外部0割り込みの使用方法の一例を示します。

割り込み制御レジスタI1のビット3を"1"にセットしINTO 端子入力可能状態設定

割り込み制御レジスタI1のビット1,2で有効波形を選択 SNZO命令を使用して、フラグEXFOを"0"にクリア SNZO命令によるスキップが発生する場合を考慮して、NOP命令を挿入

外部0割り込み可能ビット(V10)及び割り込み<mark>許可フ</mark>ラグ (INTE)を共に" 1 "に設定

以上の操作により外部0割り込み発生許可状態になります。この状態でP3o/INT0端子に有効波形を入力すると、フラグEXF0ば17にセットされ、外部0割り込みが発生します。

(2)外部1割り込み要求フラグ(EXF1)

フラグEXF1はP31/INT1端子に有効波形が入力されたとき "1"にセットされます。

外部1割り込みの起動条件となる有効波形は、変化前後のレベルをシステムクロックの4周期以上保持する必要があります(図DD-4参照)。

フラグEXF1の状態は、スキップ命令の実行(SNZ1命令)により確認できます。

割り込みとスキップ命令のどちらを使用するかは、割り込み制御レジスタV1で選択してください。

フラグEXF1は、割り込みが発生したとき、又はスキップ 命令を実行したときのいずれかで 0 "にクリアされます。

外部1割り込み起動条件

外部1割り込みの起動条件は、P31/INT1端子に有効波形が入力されたときに成立します。有効波形は、立ち下がり波形、立ち上がり波形又は立ち上がりと立ち下がりの両波形の3種から選択できます。以下に外部1割り込みの使用方法の一例を示します。

割り込み制御レジスタI2のビット3を"1"にセットし、 INT1端子入力可能状態に設定

割り込み制御レジスタI2のビット1,2で有効波形を選択 SNZ1命令を使用して、フラグEXF1を"0"にクリア SNZ1命令によるスキップが発生する場合を考慮して、NOP命令を挿入

外部1割り込み可能ビット(V11)及び割り込み許可フラグ (INTE)を共に" 1 "に設定

以上の操作により外部1割り込み発生許可状態になります。この状態でP31/INT1端子に有効波形を入力すると、フラグEXF1ば、1 "にセットされ、外部1割り込みが発生します。



(3)外部割り込み制御レジスタ

割り込み制御レジスタI1

レジスタI1は、外部0割り込みの有効波形を制御します。 このレジスタの内容は、TI1A命令でレジスタAを介して設定 してください。また、TAI1命令でレジスタI1の内容をレジス タAに転送できます。

割り込み制御レジスタI2

レジスタI2は、外部1割り込みの有効波形を制御します。 このレジスタの内容は、TI2A命令でレジスタAを介して設定 してください。また、TAI2命令でレジスタI2の内容をレジス タAに転送できます。

表DD-6.外部割り込み制御レジスタ

C(22 0 1	71 10 日 7 2 47 10 10 10 7 7 7 7				
割り込み制御レジスタ I1		リセット時:00002		RAM バックアップ時:状態保持 TAI1 /	
INTO 端子		0	INT0 端子入力禁止		
113	入力制御ビット (注2)		INTO 端子入力可能		
l12	INTO 端子 割り込み有効波形	0	立ち下がり波形 / "L"	レベル(SNZIO <mark>命令は " L " レベル認識)</mark>	
112	/復帰レベル選択ビット (注2)	1	立ち上がり波形 / " H "	レベル(SNZIO 命令は " H " レベル認識))
11.4	INTO 端子	0	片エッジ検出		
111	I11		両エッジ検出		
INT0 端子 タイマ 1 カウント開始	INT0 端子	0	タイマ1カウント開始に	<mark>期</mark> 回路非選択	
	タイマ 1 カウント開始同期回路選択ビット	1	タイマ 1 カウント開始同	司期回路選択 可期回路選択	

割り込み制御レジスタ I2			リセット時:00002	RAM バックアップ時:状態保持	R / W TAI2 / TI2A	
123	INT1 端子	0	INT1 端子入力禁止			
123	入力制御ビット (注2)	1	INT1 端子入力可能			
122	INT1 端子 割り込み有効波形		立ち下がり波形 / "L"	レベル (SNZI1 命令は " L " レ⁄	ベル認識)	
122	/復帰レベル選択ビット (注2)	1	立ち上がり波形/"H"レベル(SNZI1 命令は"H"レベル認識)			
l2 ₁	INT1 端子	0	片エッジ検出			
121	エッジ検出回路制御ビット		両エッジ検出			
120	INT1 端子	0	タイマ3カウント開始同	司期回路非選択		
I20	タイマ3カウント開始同期回路選択ビット	1	タイマ3カウント開始同	同期回路選択		

注1. " R " は読み出し可、" W " は書き込み可を表します。



^{2.} これらのビット(I12,I13,I22,I23)の内容を変更した際に、外部割り込み要求フラグ(EXF0,EXF1)がセットされる場合があります。

(4)注意事項

レジスタI1のビット3に関する注意1

ソフトウェアの途中で割り込み制御レジスタI1のビット3によってINTO端子の入力制御を行う際は次の点に注意してください。

レジスタI1のビット3の内容を変更する場合、P30/INT0端子の入力状態によっては、外部0割り込み要求フラグ(EXF0)が 1 プにセットされることがあります。不測の割り込み発生を防止するために、割り込み制御レジスタV1のビット0を"0 プにクリア(図DD-6)した後、レジスタI1のビット3の内容を変更してください。更に、一命令以上おいて(図DD-6)SNZ0命令を実行し、フラグEXF0を"0 プにクリアしてください。また、SNZ0命令によるスキップが発生する場合を考慮し、SNZ0命令の後にNOP命令を挿入してください(図DD-6)。

LA 4 $; (\times \times \times 02)$ TV1A ; SNZ0命令有効・・・ ① LA 8 $; (1 \times \times \times 2)$ TI1A ; INTO端子入力制御变更 NOP SNZ0 ; SNZ0命令実行 (フラグEXF0クリア) NOP ; 3 ×:このビットはINTO端子の入力 制御には関係しません。

図DD-6 . 外部0割り込みプログラム例1

レジスタI1のビット3に関する注意2

割り込み制御レジスタI1のビット3を"0"にクリアし、INTO 端子入力禁止の状態でRAMバックアップを使用する際は、 次の点に注意してください。

INT0端子入力を禁止する場合(レジスタI13="0")は、RAM バックアップモードに移行する前にキーオンウェイクアップを無効(レジスタK20="0")としてください(図DD-7)。

LA 0 ; (x x x 02)

TK2A ; INTOキーオンウェイクアップ無効.....

DI

EPOF

POF ; RAMバックアップ

x:このビットは本例では関係 しません。

図DD-7.外部0割り込みプログラム例2

レジスタI1のビット2に関する注意

ソフトウェアの途中で割り込み制御レジスタI1のビット2によってP30/INT0端子の割り込み有効波形を変更する場合は、次の点に注意してください。

レジスタI1のビット2の内容を変更する場合、P30/INT0端子の入力状態によっては、外部0割り込み要求フラグ(EXF0)が 1 "にセットされることがあります。不測の割り込み発生を防止するために、割り込み制御レジスタV1のビット0を"0"にクリア(図DD-8)した後、レジスタI1のビット2の内容を変更してください。更に、一命令以上おいて(図DD-8)SNZ0命令を実行し、フラグEXF0を"0"にクリアしてください。また、SNZ0命令によるスキップが発生する場合を考慮し、SNZ0命令の後にNOP命令を挿入してください(図DD-8)。

LA 4 ; (×××02) TV1A ; SNZO命令有効・・・ ①

LA 12 (x1xx2)

TI1A ; 割り込み有効波形変更 NOP ; ・・・・・・・ ② SNZ0 ; SNZ0命令実行 (フラグEXF0クリア)

NOP ; · · · · · · · · · · ③

×:このビットはINTO端子の割り込み有効 波形の設定には関係しません。

図DD-8.外部0割り込みプログラム例3

レジスタI2のビット3に関する注意1

ソフトウェアの途中で割り込み制御レジスタI2のビット3によってINT1端子の入力制御を行う際は次の点に注意してください。

レジスタI2のビット3の内容を変更する場合、P31/INT1端子の入力状態によっては、外部1割り込み要求フラグ(EXF1)が 1 "にセットされることがあります。不測の割り込み発生を防止するために、割り込み制御レジスタV1のビット1を"0"にクリア(図DD-9")した後、レジスタI2のビット3の内容を変更してください。更に、一命令以上おいて(図DD-9")SNZ1命令を実行し、フラグEXF1を"0"にクリアしてください。また、SNZ1命令によるスキップが発生する場合を考慮し、SNZ1命令の後にNOP命令を挿入してください(図DD-9")。

LA 4 $; (x \times 0 \times 2)$; SNZ1命令有効・・・ ① TV1A LA 8 $; (1 \times \times \times 2)$; INT1端子入力制御変更 TI2A NOP SNZ1 ; SNZ1命令実行 (フラグEXF1クリア) NOP ×:このビットはINT1端子の入力 制御には関係しません。

図DD-9 . 外部1割り込みプログラム例1

レジスタ12のビット3に関する注意2

割り込み制御レジスタI2のビット3を 0 にクリアし、INT1 端子入力禁止の状態でRAMバックアップを使用する際は、次の点に注意してください。

INT1端子入力を禁止する場合(レジスタI23="0")は、RAM バックアップモードに移行する前にキーオンウェイクアッ プを無效(レジスタK22="0")としてください(図DD-10)。

LA 0 ; (×0××2)

TK2A ; INT1キーオンウェイクアップ無効.....

DI EPOF

POF ; RAMバックアップ

x:このビットは本例では関係 しません。

図DD-10.外部1割り込みプログラム例2

レジスタ12のビット2に関する注意

ソフトウェアの途中で割り込み制御レジスタI2のビット2 によってP31/INT1端子の割り込み有効波形を変更する場合は、次の点に注意してください。

レジスタI2のビット2の内容を変更する場合、P31/INT1端子の入力状態によっては、外部1割り込み要求フラグ(EXF1)が 1 "にセットされることがあります。不測の割り込み発生を防止するために、割り込み制御レジスタV1のビット1を" 0 "にクリア(図DD-11)した後、レジスタI2のビット2の内容を変更してください。更に、一命令以上おいて(図DD-11)SNZ1命令を実行し、フラグEXF1を" 0 "にクリアしてください。また、SNZ1命令によるスキップが発生する場合を考慮し、SNZ1命令の後にNOP命令を挿入してください(図DD-11)。

LA 4 ; $(\times \times 0 \times 2)$

TV1A ; SNZ1命令有効・・・ ①

LA 12 (x1xx2)

TI2A; 割り込み有効波形変更NOP; ・・・・・・・・②

SNZ1 ; SNZ1命令実行

(フラグEXF1クリア) NOP ; ・・・・・・ ③

> x:このビットはINT1端子の割り込み有効 波形の設定には関係しません。

図DD-11.外部1割り込みプログラム例3

タイマ


本製品が内蔵するタイマには、以下の種類があります。

プログラマブルタイマ

プログラマブルタイマは分周比を設定できるタイマで、リロードレジスタをもちます。設定値nからダウンカウントを開始し、アンダフローする(n+1カウントする)と、また新たにリロードレジスタからデータがリロードされカウントを続行します(オートリロード)機能。

固定分周タイマ

固定分周タイマは、分周比(n)が固定されているタイマでカウントパルスをn回カウントするごとに割り込み要求フラグを"1"にセットします。



本製品のタイマは以下の回路で構成されています。

プリスケーラ:8ビットプログラマブルタイマ

タイマ1:8ビットプログラマブルタイマ タイマ2:8ビットプログラマブルタイマ

タイマ3:8ビットプログラマブルタイマ タイマ4:8ビットプログラマブルタイマ

ウォッチドッグタイマ:16ビット固定分周タイマ

(タイマ1、2、3、4は割り込み機能付き)


プリスケーラ、タイマ1、2、3、4は、タイマ制御レジスタ PA、W1~W6で制御できます。

ウォッチドッグタイマは、制御レジスタをもたないフリー カウンタです。


以下、各機能について説明します。

表FB-1.タイマの機能一覧

回路名	構 成	カウントソース	分周比	出力信号の用途	制御レジスタ
プリスケーラ	8ビットプログラマブル	・インストラクションクロック	1 ~ 256	・タイマ1,2,3,4カウントソース	PA
	バイナリダウンカウンタ	(INSTCK)			
タイマ1	8ビットプログラマブル	・インストラクションクロック	1 ~ 256	・タイマ2カウントソース	W1
	バイナリダウンカウンタ	(INSTCK)		・CNTR0出力	W2
	(INT0入力連動機能付き)	・プリスケーラ出力(ORCLK)		・タイマ1割り込み	W5
	(周期/パルス幅計測機能	·XIN入力			
	付き)	·CNTR0入力			
タイマ2	8ビットプログラマブル	・システムクロック(STCK)	1 ~ 256	・タイマ3カウントソース	W2
	バイナリダウンカウンタ	・プリスケーラ出力(ORCLK)		・CNTR0出力	
		・タイマ1アンダフロー (T1UDF)		・タイマ2割り込み	
		・PWM出力(PWMOUT)			
タイマ3	8ビットプログラマブル	・PWM出力(PWMOUT)	1 ~ 256	・CNTR1出力制御	W3
	バイナリダウンカウンタ	・プリスケーラ出力(ORCLK)		・タイマ3割り込み	
	(INT1入力連動機能付き)	・タイマ2アンダフロー(T2UDF)		40	
		·CNTR1入力			
タイマ4	8ビットプログラマブル	·XIN入力	1 ~ 256	・タイマ2,3カウントソース	W4
	バイナリダウンカウンタ	・プリスケーラ出力(ORCLK)		・CNTR1出力	
	(PWM出力機能付き)			・タイマ4割り込み	
ウォッチドッグ	16ビット固定分周	・インストラクションクロック	65534	・システムリセット(2回カウント)	
タイマ		(INSTCK)		・WDFフラグ判定	



図FB-2 . タイマの構成



図FB-3.タイマの構成(2)

表FB-2. タイマ制御レジスタ

	タイマ制御レジスタ PA	リセット時:02		RAM バックアップ時:02	W TPAA
PAo プリスケーラ制御ビット		0	停止 (状態保持)		
		1	動作		

タイマ制御レジスタ W1		リセット時: 00002		ト時:00002	RAM バックアップ時:状態保持	R / W TAW1 / TW1A
タイマ 1 W13		0	タイ	マ1カウント自動係		
VVIS	W13 カウント自動停止回路選択ビット (注2)		1 タイマ1カウント自動停止回路選択			
\M/4 o	W12 タイマ 1 制御ビット		停止	(状態保持)		
VVIZ			動作		*	
		W11	W10		カウントソース	
W11		0	0	インストラクショ	iンクロック(INSTCK)	
	タイマ 1 カウントソース選択ビット	0	1	プリスケーラ出力	(ORCLK)	
W10		1	0	Xin入力		
		1	1	CNTR0 入力		

					40	
	タイマ制御レジスタ W2		リセッ	ト時:00002	RAM バックアップ時:状態保持	R / W TAW2 / TW2A
W23 CNTR0 出力信号選択ビット		0	タイ	マ 1 アンダフロー信	言号の 2 分周出力	
		1	タイ	マ2アンダフロー信	言号の2分周出力	
W22	W22 タイマ 2 制御ビット		停止	(状態保持)		
VVZZ	91 ~ 2 向 加	1	動作	.0		
		W21	W20		カウントソース	
W21		0	0	システムクロック	(STCK)	
	タイマ2カウントソース選択ビット	0	1	プリスケーラ出力	(ORCLK)	
W20		1	0	タイマ 1 アンダフ	プロー信号(T1UDF)	
		1	1	PWM 信号 (PWM	MOUT)	

	タイマ制御レジスタ W3		リセッ	ト時:00002	RAM バックアップ時:状態保持	R / W TAW3 / TW3A
W33	タイマ3	0	タイ	マ3カウント自動停	· 萨止回路非選択	
VV03	カウント自動停止回路選択ビット (注3)	1	1 タイマ3カウント自動停止回路選択			
W32	W32 タイマ3制御ビット	0	停止	(状態保持)		
VV32	7 1 (3 lp) par 2 7 1	1	動作			
		W31	W30		カウントソース	
W31		0	0	PWM 信号 (PWN	MOUT)	
	タイマ3カウントソース選択ビット(注4)	0	1	プリスケーラ出力(ORCLK)		
W30	_	1	0	タイマ2アンダフロー信号 (T2UDF)		
			1	CNTR1 入力		

- 注1. "R"は読み出し可、"W"は書き込み可を表します。
 - 2.この機能はタイマ1カウント開始同期回路選択時(I10 = "1")にのみ有効です。 3.この機能はタイマ3カウント開始同期回路選択時(I20 = "1")にのみ有効です。

 - 4. タイマ 3 カウントソースに CNTR1 入力を選択する場合は、ポート C 出力は無効になります。

	タイマ制御レジスタ W4		リセット時:00002	RAM バックアップ時:00002	R / W TAW4 / TW4A		
W43	CNTR1 出力制御ビット	0	CNTR1 出力無効				
VV43 CNIKI 田/J市J即L 9 F		1	CNTR1 出力有効	CNTR1 出力有効			
\M/40	PWM 信号 W42 " H " 期間拡張機能制御ビット		PWM 信号 " H " 期間拡張機能無効				
VV42			PWM 信号" H"期間拡張機能有効				
W41 タイマ 4 制御ビット		0	停止(状態保持)				
		1	動作				
\\\/40	タイマ4カウントソース選択ビット	0	XIN入力				
W40		1	プリスケーラ出力(ORCLK)の2分周信号				

タイマ制御レジスタ W5		リセット時:00002		ト時:00002	RAM バックアップ時:状態保持 TAW5	/ W / TW5A
W53	使用しません	0 このビットに機能はあり		ビットに機能はあり)ませんがR/W は可能です	
W52	周期計測回路制御ビット	0	停止 動作		70.	
W51		W51	W50 0	オンチップオシレ	カウントソース vータ (f(RING)/16)	
W50	周期計測対象信号選択ビット	0 1 1	0	CNTR0 端子入力 INT0 端子入力 使用禁止		

	タイマ制御レジスタ W6		リセット時:00002	RAM バックアップ時:状態保持	R / W TAW6 / TW6A
W63	W63 CNTR1 端子入力カウントエッジ選択ビット		立ち下がりエッジ		
1100			立ち上がりエッジ		
W62	W62 CNTR0 端子入力カウントエッジ選択ビット		立ち下がりエッジ		
VV02			立ち上がりエッジ		
W61			CNTR1 端子出力自動制	御回路非選択	
W61 CNTR1 端子出力自動制御回路選択ビット		1	CNTR1 端子出力自動制御回路選択		
MGo	D6 / CNTR0 端子機能選択 <mark>ビット</mark>	0	D6入出力/CNTR0入	 ל	
W60		1	CNTRO入出力/D6入	カ	

注1."R"は読み出し可、"W"は書き込み可を表します。

(1)タイマ関連の制御レジスタ

タイマ制御レジスタPA

レジスタ PAは、プリスケーラのカウント動作を制御します。このレジスタの内容は、TPAA命令でレジスタAを介して設定してください。

タイマ制御レジスタW1

レジスタW1は、タイマ1のカウント自動停止回路の選択、カウント動作及びカウントソースを制御します。このレジスタの内容は、TW1A命令でレジスタAを介して設定してください。またTAW1命令でレジスタW1の内容をレジスタAに転送できます。

タイマ制御レジスタW2

レジスタW2は、CNTR0出力の選択、タイマ2のカウント動作及びカウントソースを制御します。このレジスタの内容は、TW2A命令でレジスタAを介して設定してください。また、TAW2命令でレジスタW2の内容をレジスタAに転送できます。

タイマ制御レジスタW3

レジスタW3は、タイマ3のカウント自動停止回路の選択カウント動作及びカウントソースを制御します。このレジスタの内容は、TW3A命令でレジスタAを介して設定してください。また、TAW3命令でレジスタW3の内容をレジスタAに転送できます。

タイマ制御レジスタW4

レジスタW4は、CNTR1出力、PWM出力の"H"期間拡張、タイマ4のカウント動作及びカウントソースを制御します。このレジスタの内容はTW4A命令でレジスタAを介して設定してください。また、TAW4命令でレジスタW4の内容をレジスタAに転送できます。

タイマ制御レジスタW5

レジスタW5は、周期計測回路及び周期計測対象信号を制御します。このレジスタの内容はTW5A命令でレジスタAを介して設定してください。また、TAW5命令でレジスタW5の内容をレジスタAに転送できます。

タイマ制御レジスタW6

レジスタW6は、CNTR0端子、CNTR1端子のカウントエッジ、CNTR1出力自動制御回路の選択及びD6/CNTR0端子の機能を制御します。このレジスタの内容はTW6A命令でレジスタAを介して設定してください。また、TAW6命令でレジスタW6の内容をレジスタAに転送できます。

(2)プリスケーラ

プリスケーラは8ビットのバイナリカウンタで、プリスケーラリロードレジスタRPSをもっています。プリスケーラとリロードレジスタRPSには、TPSAB命令で同時にデータを設定できます。プリスケーラからはTABPS命令でデータを読み出すことができます。

プリスケーラデータの設定または読み出しを行う場合はカウントを停止させた後TPSAB命令またはTABPS命令を実行してください。

プリスケーラにデータを設定した後、レジスタPA のビット0を"1"にセットするとプリスケーラはカウント動作を開始します。

リロードレジスタRPSの設定値をnとするとプリスケーラはカウントソースの信号をn+1分周します($n=0 \sim 255$)。プリスケーラのカウントソースはインストラクションクロック (INSTCK)です。

カウント開始後、プリスケーラはアンダフローする(プリスケーラの内容が 0 %になった後、次のカウントパルスが入力される)と、新たにリロードレジスタRPSからデータをリロードしてカウントを続行します(オートリロード機能)。プリスケーラの出力信号(ORCLK)はタイマ1、2、3、4のカウントソースに使用できます。

(3)タイマ1(割り込み機能付き)

タイマ1は8ビットのバイナリカウンタで、タイマ1リロードレジスタR1をもっています。タイマ1とリロードレジスタR1には、T1AB命令で同時にデータを設定できます。リロードレジスタR1にはTR1AB命令でデータを設定することができます。タイマ1からはTAB1命令でデータを読み出すことができます。

タイマ1データの設定または読み出しを行う場合は、カウントを停止させた後T1AB命令またはTAB1命令を実行してください。

タイマ1動作中にリロードレジスタR1のデータを変更する 場合は、アンダフローと重ならないタイミングでTR1AB命令 を実行してください。

タイマ1にデータを設定した後、レジスタW1のビット0,1でカウントソースを設定し、レジスタW1のビット2を"1"にセットすると、タイマ1はカウント動作を開始します。

リロードレジスタR1の設定値をnとすると、タイマ1はカウントソースの信号をn+1分周します(n=0~255)。

カウント開始後、タイマ1はアンダフローする(タイマ1の内容が 0 "になった後、次のカウントパルスが入力される)と、タイマ1割り込み要求フラグ(T1F)を"1"にセットし、新たにリロードレジスタR1からデータをリロードしてカウントを続行します(オートリロード機能)。

割り込み制御レジスタI1のビット0を"1"にセットすると、INT0端子の入力をタイマ1カウント動作の開始トリガに使用できます。また、この時レジスタW1のビット3を"1"にセットすると、タイマ1アンダフローによる自動停止が行えます。

レジスタW2のビット3を"0"にクリアし、レジスタW6の ビット0を"1"にセットすると、タイマ1アンダフローの2分周 信号をCNTR0端子から出力できます。

レジスタW5のビット2を"1"にセットすると、周期計測回路が動作し、周期計測対象信号の1周期をタイマ1でカウントできます。この場合、タイマ1割り込み要求フラグ(T1F)は、タイマ1アンダフローによってはセットされず、周期計測の完了を知らせるフラグとなります。

(4)タイマ2(割り込み機能付き)

タイマ2は8ビットのバイナリカウンタで、タイマ2リロードレジスタR2をもっています。タイマ2とリロードレジスタR2には、T2AB命令で同時にデータを設定できます。タイマ2からはTAB2命令でデータを読み出すことができます。

タイマ2データの設定または読み出しを行う場合は、カウントを停止させた後T2AB命令またはTAB2命令を実行してください。

タイマ2にデータを設定した後、レジスタW2のビット0,1でカウントソースを設定し、レジスタW2のビット2を"1"にセットするとタイマ2はカウント動作を開始します。

リロードレジスタR2の設定値をnとすると、タイマ2はカウントソースの信号をn+1分周します(n=0~255)。

カウント開始後、タイマ2はアンダフローする(タイマ2の内容が 0 "になった後、次にカウントパルスが入力される)と、タイマ2割り込み要求フラグ(T2F)を 1 "にセットし新たにリロードレジスタR2からデータをリロードしてカウントを続行します(オートリロード機能)。

レジスタW2のビット3を"1"にセットし、レジスタW6のビット0を"1"にセットすると、タイマ2アンダフローの2分周信号をCNTR0端子から出力できます。

(5)タイマ3(割り込み機能付き)

タイマ3は8ビットのバイナリカウンタで、タイマ3リロードレジスタR3をもっています。タイマ3とリロードレジスタR3には、T3AB命令で同時にデータを設定できます。リロードレジスタR3にはTR3AB命令でデータを設定することができます。タイマ3からはTAB3命令でデータを読み出すことができます。

タイマ3データの設定または読み出しを行う場合は、カウントを停止させた後T3AB命令またはTAB3命令を実行してください。

タイマ3動作中にリロードレジスタR3のデータを変更する場合は、アンダフローと重ならないタイミングでTR3AB命令を実行してください。

タイマ3にデータを設定した後、レジスタW3のビット0,1 でカウントソースを設定し、レジスタW3のビット2を"1"に セットすると、タイマ3はカウント動作を開始します。

リロードレジスタR3の設定値をnとすると、タイマ3はカウントソースの信号をn+1分周します(n=0~255)。

カウント開始後、タイマ3はアンダフローする(タイマ3の内容が 0 "になった後、次のカウントパルスが入力される)と、タイマ3割り込み要求フラグ(T3F)を"1"にセットし、新たにリロードレジスタR3からデータをリロードしてカウントを続行します(オートリロード機能)。

割り込み制御レジスタI2のビット0を"1"にセットすると、INT1端子の入力をタイマ3カウント動作の開始トリガに使用できます。また、この時のレジスタW3のビット3を"1"にセットすると、タイマ3アンダフローによる自動停止が行えます。

(6)タイマ4(割り込み機能付き)

タイマ4は8ビットのバイナリカウンタで、2つのタイマ4リロードレジスタR4L, R4Hをもっています。タイマ4とリロードレジスタR4Lには、T4AB命令で同時にデータを設定できます。リロードレジスタR4HにはT4HAB命令でデータを設定することができます。T4AB命令で設定したリロードレジスタR4Lの内容は、T4R4L命令でタイマ4に再設定できます。タイマ4からはTAB4命令でデータを読み出すことができます。

タイマ4データの設定または読み出しを行う場合は、カウントを停止させた後T4AB命令またはTAB4命令を実行してください。

タイマ4動作中にリロードレジスタR4Hにデータを設定する場合は、アンダフローと重ならないタイミングでT4HAB命令を実行してください。

タイマ4にデータを設定した後、レジスタW4のビット0でカウントソースを設定し、レジスタW4のビット1を"1"にセットすると、タイマ4はカウント動作を開始します。

リロードレジスタR4Lの設定値をnとすると、タイマ4はカウントソースの信号をn+1分周します(n=0~255)。

カウント開始後、タイマ4はアンダフローする(タイマ4の内容が 0 %になった後、次のカウントパルスが入力される)と、タイマ4割り込み要求フラグ(T4F)を 1 %にセットし、新たにリロードレジスタR4Lからデータをリロードしてカウントを続行します(オートリロード機能)。

タイマ制御レジスタW4のビット3を"1"にセットすると、タイマ4で生成したPWM信号をCNTR1端子から出力することができます。タイマ制御レジスタW6のビット1を"1"にセットすると、タイマ3と組み合わせてCNTR1端子へのPWM出力制御を行うことができます。

(7)周期計測機能(タイマ1,周期計測回路)

タイマ1は、オンチップオシレータの16分周信号、D6/CNTR0端子入力、P30/INT0端子入力の1周期の期間(P30/INT0端子入力の場合は1周期または"H"または"L"パルス幅)に同期してタイマカウント動作を行う、周期計測回路を持っています。

周期計測回路は、レジスタW5のビット0,1で周期計測の対象信号を設定して、レジスタW5のビット2を"1"にセットすると動作を開始します。続いて、タイマ1のカウントソースにXIN入力を設定し、レジスタW1のビット2を"1"にセットすると、タイマ1の動作が可能になります。タイマ1は、周期計測対象信号の立ち下がりエッジに同期して動作を開始し、次の立ち下がリエッジに同期してカウント動作を停止します。(1周期間生成回路)

周期計測対象信号として、D6/CNTR0端子入力を選択する場合、レジスタW6のビット2を"1"にすると、周期計測同期エッジを立ち上がリエッジに変更できます。

周期計測対象信号としてP30/INT0端子入力を選択する場合、レジスタI1のビット2を"1"にすると、周期計測同期エッジを立ち上がリエッジに変更できます。

計測動作が完了後、タイマ1割り込み要求フラグ(T1F)が "1"にセットされます。周期計測回路を動作させる場合、タイマ1割り込み要求フラグ(T1F)はタイマ1アンダフロー信号によってはセットされず、周期計測の完了を知らせるフラグとなります。

なお、タイマ1アンダフロー信号をタイマ2カウ<mark>ントソ</mark>ース として使用できます。

周期計測動作が一度完了すると、次に周期計測有効エッジが入力されてもタイマ1は停止状態で、計測データは保持されます。

周期計測回路を再度使用する場合は、レジスタW5のビット2を"0"にして周期計測回路を一度停止させ、再度レジスタW5のビット2を"1"にして周期計測回路を動作状態にしてください。

周期計測回路を使用する場合、レジスタI1のビット0を"0" にクリアし、タイマ1カウント開始同期回路を非選択にして ください。

周期計測回路の動作が開始直後に、タイマの動作を開始してください。

周期計測回路の動作を開始してからタイマの動作を開始するまでの間に計測対象エッジが入力されると、タイマの動作が有効となるまでカウント動作しないので、カウントデータには注意してください。

タイマからデータを読み出す場合は、まずタイマを停止後にレジスタW5のビット2を"0"にして周期計測回路を停止し、データ読み出し命令を実行してください。レジスタW5

のビット2を"0"にして周期計測回路を停止する場合、タイマ1の状態によっては、タイマ1割り込み要求フラグ(T1F)が"1"にセットされることがあります。不測の割り込み発生を防止するために、割り込み制御レジスタV1のビット2を"0"にクリア(図FB-4 後、レジスタW5のビット2を"0"にして周期計測回路を停止してください。更に一命令以上おいて(図FB-4

)SNZT1命令を実行し、フラグT1Fをクリアしてください。 またSNZT1命令によるスキップが発生する場合を考慮し、 SNZT1命令の後にNOP命令を挿入してください(図FB-4)

.

LA 0 ; $(\times 0 \times \times 2)$

TV1A ; SNZT1命令有効...

LA 0 ; $(\times 0 \times \times 2)$

TW5A ; 周期計測回路停止

NOP ; ...

SNZT1 ; SNZT1命令実行

(フラグT1Fクリア)

NOP ; ...

•

×:このビットは本例では関係しません。

図FB-4.周期計測回路停止時のプログラム例

周期計測回路を使用する場合、タイマ1のカウントソースは、計測対象信号より十分高速な周波数を選択してください。 周期計測対象信号がD6/CNTR0端子入力の場合、タイマ1カウントソースにD6/CNTR0端子入力を選択しないでください。 (周期計測回路使用時は、タイマ1カウントソースとしてXIN入力を使用することを推奨します。)

(8)パルス幅計測機能(タイマ1、周期計測回路)

レジスタW5のビット0を"0"、ビット1を"1(周期計測回路の計測対象: P3o/INT0端子入力)にして、レジスタI1のビット1を"1(INT0端子エッジ検出回路:両エッジ検出)にすることにより、周期計測回路はP3o/INT0端子入力の"H"パルス幅(立ち上がりから立ち下がりまで)、または"L"パルス幅(立ち下がりから立ち上がりまで)を計測できます(パルス幅計測機能)。

"H"パルス幅、"L"パルス幅のどちらを計測するかは、周期計測回路、及びタイマ動作の開始時点のP30/INT0端子入力レベルによって決まります。周期計測回路及びタイマ動作の開始時、P30/INT0端子の入力レベルが"H"の場合は"L"パルス幅(立ち下りから立ち上がりまで)、"L"の場合は"H"パルス幅(立ち上がりから立ち下がりまで)を計測します。

計測対象にP30/INT0端子の入力を選択する場合、レジスタ I1のビット3を"1"にセットし、INT0端子の入力を可能にしてください。

(9)カウント開始同期回路(タイマ1,タイマ3)

タイマ1,3はそれぞれINT0,INT1端子の入力に同期して タイマカウント動作を開始できるカウント開始同期回路を もっています。

タイマ1のカウント開始同期回路は、レジスタI1のビット0 に"1"を設定すると機能が選択されてINT0端子の入力による制御が可能になります。

タイマ3のカウント開始同期回路は、レジスタI2のビット0 に"1"を設定すると機能が選択されてINT1端子の入力による制御が可能になります。

タイマ1,3それぞれのカウント開始同期回路を使用している場合、INTO,INT1端子に有効波形が入力された時にカウント開始同期回路がセットされ、カウントソースが入力されます。

カウント開始同期回路をセットするためのINTO, INT1端子入力の有効波形は、外部割り込みの起動条件と同じです。

なお、一度セットされたカウント開始同期回路は、レジスタI1, I2それぞれのビット0に 0 を設定するか、リセットによりクリアされます。

ただし、カウント自動停止回路が選択されている場合は、 タイマ1,3がアンダフローするとカウント開始同期回路がク リアされます(自動停止)。

(10)カウント自動停止回路(タイマ1,タイマ3)

タイマ1,3はカウント開始同期回路を使用しているときに、それぞれタイマ1,3アンダフロー発生により自動的にカウントを停止するカウント自動停止回路をもっています。

タイマ1のカウント自動停止回路は、レジスタW1のビット3を"1"にセットすると有効になり、タイマ1がアンダフローするとカウント開始同期回路をクリアし、タイマ1へのカウントソース入力が停止します。この機能は、タイマ1カウント開始同期回路を選択している場合のみ有効です。

タイマ3のカウント自動停止回路は、レジスタW3のビット3を"1"にセットすると有効になり、タイマ3がアンダフローするとカウント開始同期回路をクリアし、タイマ3へのカウントソース入力が停止します。この機能は、タイマ3カウント開始同期回路を選択している場合のみ有効です。

(11) タイマ入出力端子(D6/CNTR0, C/CNTR1)

CNTRO端子は、タイマ1のカウントソース入力機能と、タイマ1及びタイマ2のアンダフロー2分周信号の出力機能をもちます。

CNTR1端子は、タイマ3のカウントソース入力機能と、タイマ4で生成されるPWM信号出力機能をもちます。

PWM信号をC/CNTR1端子より出力させる場合は、ポート Cの出力ラッチを"0"に設定してください。

レジスタW6のビット0でD6/CNTR0端子機能選択を、レジスタW4のビット3でCNTR1端子機能選択を制御できます。

タイマ1のカウントソースとしてCNTRO入力を選択した場合、タイマ1はCNTRO入力の立ち上がり、あるいは立ち下がり波形をカウントします。カウントエッジの選択はレジスタW6のビット2で行います。

タイマ3のカウントソースとしてCNTR1入力を選択した場合、タイマ3はCNTR1入力の立ち上がりあるいは立ち下がり波形をカウントします。カウントエッジの選択はレジスタW6のビット3で行います。

CNTR1入力を選択した場合は、ポートCの出力は無効(ハイインピーダンス状態)になります。

(12)PWM出力機能(CNTR1、タイマ3、タイマ4)

レジスタW4のビット3を'1'にセットすると、タイマ4はアンダフローするごとにリロードレジスタR4L,R4Hから交互にデータをリロードし、リロードレジスタR4Lに設定した期間'L'、リロードレジスタR4Hに設定した期間'H'のPWM信号(PWMOUT)を生成してCNTR1端子出力します。

この時レジスタW4のビット2を"1"にセットすると、タイマ4のカウンタは、リロードレジスタR4Hに設定した期間 (PWM信号"H"期間 がカウントソースの半周期分拡張されます。この場合、リロードレジスタR4Hの設定値をnとすると、タイマ4はカウントソースの信号をn+1.5分周します(n=1~255)。この機能を使用する場合は、リロードレジスタR4Hに"1"以上の値を設定してください。

レジスタW6のビット1を'1'にセットすると、タイマ3のアンダフローごとに、CNTR1端子へのPWM信号出力の有効/無効が交互に繰り返されます。ただし、タイマ3を停止(レジスタW3のビット2を'0'にクリア)するとこの機能は解除されます。

PWM信号が H 'の期間にレジスタW4のビット1を' 0 'にクリアした場合でも、タイマ4は次にアンダフローするまでは停止しません。

PWM出力機能使用時にタイマ4を停止させる場合は、アンダフローと重ならないタイミングでレジスタW4のビット1を"0"にクリアしてください。

(13)タイマ割り込み要求フラグ(T1F, T2F, T3F, T4F)

タイマ割り込み要求フラグは各タイマのアンダフロー時に "1"にセットされます。これらフラグの状態は、スキップ命 令(SNZT1, SNZT2, SNZT3, SNZT4命令)の実行により確認 できます。

割り込みとスキップ命令のどちらを使用するかは、レジスタV1,V2で選択してください。

割り込み要求フラグは、割り込みが発生したとき、又はスキップ命令を実行したときのいずれかで'0"にクリアされます。

なお、周期計測回路を動作させる場合、タイマ1割り込み要求フラグ(T1F)は、タイマ1アンダフロー信号によってはセットされず、周期計測の完了を知らせるフラグとなります。

(14)注意事項

タイマを使用する際は以下の点に注意してください。 プリスケーラに関する注意

プリスケーラからデータを読み出す場合は、まずプリスケーラのカウントを停止させた後、データ読み出し命令(TABPS)を実行してください。

プリスケーラにデータを書き込む場合は、まずプリスケーラのカウントを停止させた後、データ書き込み命令(TPSAB)を実行してください。

カウントソースに関する注意

タイマ1,2,3,4のカウントソースを切り替える場合は、 まず各タイマのカウントを停止させた後、カウントソースを 切り替えてください。

カウント値の読み出しに関する注意

タイマ1,2,3,4からデータを読み出す場合は、まず各タイマのカウントを停止させた後、データ読み出し命令(TAB1,TAB2,TAB3,TAB4)を実行してください。

タイマへのデータ書き込みに関する注意

タイマ1,2,3,4にデータ書き込む場合は、まず各タイマのカウントを停止させた後、データ書き込み命令(T1AB, T2AB, T3AB, T4AB)を実行してください。

リロードレジスタR1,R3,R4Hへの書き込みに関する注意 タイマ1,3,4動作中にタイマリロードレジスタR1,R3, R4Hにデータを書き込む場合は、必ずタイマ1,3,4アンダフ ローと重ならないタイミングでデータを書き込んでください。 タイマ4に関する注意

PWM出力機能使用時にタイマ4を停止させる場合は、必ずタイマ4アンダフローと重ならないタイミングで停止させてください。

PWM信号の"H"期間拡張機能有効を選択している場合は、 リロードレジスタR4Hに"1"以上の値を設定してください。 タイマ入出力端子に関する注意事項

PWM信号をC/CNTR1端子より出力させる場合は、ポート Cの出力ラッチを"0"に設定してください。

周期計測回路に関する注意

周期計測回路を使用する場合、レジスタI1のビット0を"0" にクリアし、タイマ1カウント開始同期回路を非選択にして ください。

周期計測回路の動作が開始直後に、タイマの動作を開始してください。

周期計測回路の動作を開始してからタイマの動作を開始するまでの間に計測対象エッジが入力されると、タイマの動作が有効となるまでカウント動作しないので、カウントデータには注意してください。

タイマからデータを読み出す場合は、まずタイマを停止後にレジスタW5のビット2を"0"にして周期計測回路を停止し、データ読み出し命令を実行してください。レジスタW5のビット2を"0"にして周期計測回路を停止する場合、タイマ1の状態によっては、タイマ1割り込み要求フラグ(T1F)が 1"にセットされることがあります。不測の割り込み発生を防止するために、割り込み制御レジスタV1のビット2を"0"にクリア(図FB-4)後、レジスタW5のビット2を"0"にして周期計測回路を停止してください。更に一命令以上おいて(図FB-4

)SNZT1命令を実行し、フラグT1Fをクリアしてください。 またSNZT1命令によるスキップが発生する場合を考慮し、 SNZT1命令の後にNOP命令を挿入してください(図FB-4)

•

LA 0 ;(×0××2) TV1A ;SNZT1命令有効...

LA 0 ; (×0××2) TW5A ; 周期計測回路停止

NOP : ...

SNZT1 ; SNZT1命令実行

(フラグT1Fクリア)

NOP ; ...

x:このビットは本例では関係しません。

図FB-4.周期計測回路停止時のプログラム例


周期計測回路動作中、タイマ1割り込み要求フラグ(T1F)はタイマ1アンダフロー信号によってはセットされず、周期計測の完了を知らせるフラグとなります。

周期計測回路を使用する場合、タイマ1のカウントソースは、計測対象信号より十分高速な周波数を選択してください。

周期計測対象信号がD6/CNTR0端子入力の場合、タイマ1カウントソースにD6/CNTR0端子入力を選択しないでください。

(周期計測回路使用時は、タイマ1カウントソースとして XIN入力を使用することを推奨します。)


計測対象にP30/INT0端子の入力を選択する場合、レジスタ I1のビット3を"1"にセットし、INT0端子の入力を可能にしてください。




図FB-5.タイマ4の動作(リロードレジスタR4Lに" 0316 "、リロードレジスタR4H に" 0216 "を設定した場合)

タイマ3によるCNTR1出力自動制御回路選択

CNTR1出力有効(W43="1")、CNTR1出力自動制御回路選択(W61="1")時




CNTR1出力自動制御機能




CNTR1出力無効時にCNTR1出力自動制御機能を無効にすると、CNTR1出力無効状態を保持します。CNTR1出力有効時にCNTR1出力自動制御機能を無効にすると、CNTR1出力有効状態を保持します。タイマ3を停止すると、CNTR1出力自動制御機能は無効になります。

図FB-6.タイマ3によるCNTR1出力自動制御機能

CNTR1出力 " H " 期間の波形拡張機能無効(W42= " 0 ")、CNTR1出力有効(W43= " 1 ")、カウントソースXIN 入力選択(W40= " 0 ")、リロードレジスタR4Lに " 0316 " 、リロードレジスタR4Hに " 0216 " を設定した場合





- 注1. CNTR1出力有効時(W43="1")にタイマ4を停止する場合には、タイマ4カウント停止タイミングとタイマ4アンダフロー信号が重ならないタイミングで停止させてください。タイミングが重なると、CNTR1出力波形にハザードが発生する場合があります。
 - 2 . CNTR1出力有効時、PWM信号の"H"期間中にタイマ4を停止した場合には、リロードレジスタR4Hで設定した"H"期間を出力した後に停止します。

図FB-7.タイマ4カウント開始 / 停止タイミング

ウォッチドッグタイマ

ウォッチドッグタイマは、暴走などによりプログラムを正常に実行できなくなった場合に、マイクロコンピュータをリセット状態にし、再起動させるためのものです。ウォッチドッグタイマは、タイマWDT(16ビットバイナリカウンタ)、ウォッチドッグタイマイネーブルフラグ(WEF)、及びウォッチドッグタイマフラグ(WDF1,WDF2)により構成されています。


タイマWDTは、リセット解除直後に"FFFF16"の値からインストラクションクロックをカウントソースとしてダウンカウントを開始します。

カウント開始後、タイマWDT はアンダフローする(タイマWDTの内容が 000016 になった後、次のカウントパルスが入力される)と、まずフラグWDF1を"1"にセットします。その後、次のタイマWDTアンダフローが発生する(タイマWDTが65534カウントする)までの間にWRST命令が実行されなければ、フラグWDF2を"1"にセットしRESET端子から"L"レベルを出力してマイクロコンピュータをリセット状態にします。

ウォッチドッグタイマを、使用する場合のソフトウェアでは、マイクロコンピュータに正常な動作を持続させるため、65534マシンサイクル以下の周期でWRST命令を実行するように処理してください。

リセット解除後フラグWEFが 1 "にセットされ、ウォッチドッグタイマの機能が有効になります。DWDT命令とWRST命令を連続して実行すると、フラグWEFが 0 "にクリアされ、ウォッチドッグタイマの機能が無効になります。フラグWEFは、システムリセット又はRAM バックアップ時に 1"にセットされます。

WRST命令にはスキップ機能があり、フラグWDF1が 1 'の 時にWRST命令を実行すると、フラグWDF1を' 0 'にクリアして次の命令をスキップします。フラグWDF1が' 0 'の時に WRST命令を実行しても、スキップは発生しません。WRST命令のスキップ機能は、ウォッチドッグタイマの機能を無効にしている場合でも使用できます。



- ①リセット解除後(プログラムスタート後)、タイマWDTはダウンカウントを開始します。
- ②タイマWDTがアンダフローすると、フラグWDF1が"1"にセットされます。
- ③WRST命令を実行すると、フラグWDF1は"0"にクリアされ、次の命令はスキップされます。
- ④フラグWDF1が "1"のときにタイマWDTがアンダフローするとフラグWDF2が "1"にセットされ ウォッチドッグリセット信号を出力します。
- ⑤ウォッチドッグリセット信号により、RESET端子の出力トランジスタが"ON"し、システムリセットを発生します。

注.タイマWDTのカウントソースはインストラクションクロックであるため、カウント数はマシンサイクル数と同じです。

図FB-8.ウォッチドッグタイマ機能の動作

ウォッチドッグタイマ機能を使用する場合はWRST命令によりフラグWDF1を65534マシンサイクル以下の周期でクリアしてください。ウォッチドッグタイマ機能を使用しない場合はDWDT命令とWRST命令を連続して実行してください(図FB-9参照)。DWDT命令のみではウォッチドッグタイマ機能は停止しません。

RAMバックアップ時、フラグWDF1及びタイマWDTの値は初期化されます。なお、ウォッチドッグタイマ機能とRAMバックアップ機能を併用する場合では、RAMバックアップ状態になる直前にWRST命令を実行し、フラグWDF1を初期化してください(図FB-10参照)。

RAMバックアップからの復帰後、ウォッチドッグタイマ機能は有効となります。ウォッチドッグタイマ機能を使用しない場合は、RAMバックアップから復帰する度にDWDT命令とWRST命令を連続して実行し、ウォッチドッグタイマ機能を停止してください。

WRST ; フラグWDF1クリア

DI

DWDT ; ウォッチドッグタイマ機能禁止許可

WRST ; フラグWEF、WDF1クリア

図FB-9. ウォッチドッグタイマ使用時、停止の時のプログラム例

WRST ; フラグWDF1クリア

NOP

DI ; 割り込み禁止 EPOF ; POF命令許可

POF

発振停止

図FB-10.ウォッチドッグタイマ使用時におけるモードへの移行 プログラム例


A/Dコンバータ(コンパレータ)

本製品は、10ビット逐次比較方式によるA/D変換器を内蔵 しています。このA/D変換器の特性を表JA-1に示します。

また、このA/D変換器は、アナログ入力端子から入力されたアナログ電圧をあらかじめ設定した値と比較する8ビットのコンパレータとしても使用することができます。

表JA-1. A/D変換器の特性

項目	特性
変換形式	逐次比較方式
分解能	10ビット
相対精度	直線性誤差 : ±2LSB(2.7V VDD 5.5V)
	微分非直線性誤差: ±0.9LSB(2.2V VDD 5.5V)
変換速度	31 µs
	(f(XIN)=6MHz、STCK=f(XIN)(XINスルーモード)
	ADCK=INSTCK/6)
アナログ入力端子	2本



図JA-1. A/D変換器の構成

表JA-2. A/D制御レジスタ

	A/D 制御レジスタ Q1	リセット時: 00002		RAM バックアップ時:状態保持	R / W TAQ1 / TQ1A		
Q13 A/D 動作モード選択ビット		0	A/D 変換モード				
		1	コンパレータモード				
Q12 使用しません		0	ーのビットに燃化けたロナサノがDAMH司代です				
Q12	Q12		─ このビットに機能はありませんが R /W は可能です。 │				
Q11	使用しません	0	- 012 1-1444.14 + 12 + 14 / 46 D 00 / 14 T45 7 +				
QII	使用しよせが	このビットに機能はありませんが R /W は可能です。					
010		0	AIN0				
Q10	アナログ入力端子選択ビット	1	AIN1	~			

A/D 制御レジスタ Q2		リセット時:00002		RAM バックアップ時:状態保持	R / W TAQ2 / TQ2A
Q23	使用しません	0 このビットに機能はありませんが R /W は可能です。)ませんが R /W は可能です。	
Q22	使用しません	0	 		
		0	P61	3 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1	
Q21	P61 / AIN1 端子機能選択ビット 	1	AIN1		
Q20	P6o / AINo 端子機能選択ビット	0	P60		
QZ0		1	AIN0		

A/D 制御レジスタ Q3			リセッ	ト時:00002	RAM バックアップ時:状態保持	R / W TAQ3 / TQ3A
Q33	使用しません	0	この	ビットに機能はあり)ませんが R /W は可能です。	
Q32	A/D 変換器動作クロック選択ビット	0	-	ストラクションクロ チップオシレータ(
		Q31	Q30		分周比	
Q31		0	0	6分周		
	A/D 変換器動作クロック分周比 <mark>選択</mark> ビット	0 1		12 分周		
Q30		1	10 24分周			
			1	48 分周		

注 . " R "は読み出し可、" W "は書き込み可を表します。

(1)A/D変換器関連の制御レジスタ

A/D制御レジスタQ1

レジスタQ1は、A/D動作モードの選択及びアナログ入力端子の選択を制御します。このレジスタの内容は、TQ1A命令でレジスタAを介して設定してください。また、TAQ1命令でレジスタQ1の内容をレジスタAに転送できます。

A/D制御レジスタQ2

レジスタQ2は、P60 / AINO、P61 / AIN1端子の機能選択を制御します。このレジスタの内容は、TQ2A命令でレジスタAを介して設定してください。また、TAQ2命令でレジスタQ2の内容をレジスタAに転送できます。

A/D制御レジスタQ3

レジスタQ3は、A/D変換器動作クロック、A/D変換器動作クロックの分周比を制御します。このレジスタの内容は、TQ3A命令でレジスタAを介して設定してください。また、TAQ3命令でレジスタQ3の内容をレジスタAに転送できます。

(2)A/D変換モード時の動作

このA/D変換器はレジスタQ1のビット3に"0"を設定することにより、A/D変換モードに設定されます。

(3)逐次比較レジスタAD

レジスタADには、アナログ入力端子のA/D変換結果である10ビットのデジタルデータが格納されます。レジスタADの内容はTABAD命令により、上位8ビットがレジスタBとレジスタAに、下位2ビットはTALA命令によりレジスタAの上位2ビットに格納されます。ただしA/D変換中は、これらの命令を実行しないでください。

レジスタADの内容をnとしたとき、基準電圧VDD から内蔵 DAコンバータが発生する比較電圧Vrefの論理値を次式で求 めることができます。

· 比<mark>較電圧Vrefの論理値</mark>

$$Vref = \frac{VDD}{1024} \times n$$

n:レジスタADの値(n=0~1023)

(4)A/D変換終了フラグ(ADF)

フラグADFはA/D変換が終了したとき"1"にセットされます。フラグADFの状態は、スキップ命令の実行(SNZAD命令)により確認できます。割り込みとスキップ命令のどちらを使用するかは、割り込み制御レジスタV2で選択してください。

フラグADFは、割り込みが発生したとき、又はスキップ命令実行により次の命令をスキップしたときのいずれかで"0"にクリアされます。

(5)A/D変換開始命令(ADST命令)

ADST命令を実行するとA/D変換を開始します。変換結果 は自動的にレジスタADに格納されます。

(6)A/D变換動作説明

A/D変換は、A/D変換開始命令(ADST命令)によって開始されます。A/D変換時の内部動作を以下に示します。

A/D変換が開始されると、まず逐次比較レジスタADが "00016"にクリアされます。

次に、レジスタADの最上位ビットに"1"がセットされ、比較電圧Vrefとアナログ入力電圧VINとの比較が行われます。

比較結果がVref < Vinならば、レジスタADの最上位ビットの値' 1 "をそのまま保持します。 Vref > Vinならば' 0 "にクリアします。

本製品は、以上の動作をレジスタADの最下位ビットまで行うことで、アナログ値をデジタル値に変換します。A/D変換は、開始後2マシンサイクル+A/D変換クロック(ADCK)10クロック(f(XIN)=6MHz、XINスルーモード、f(ADCK)=f(INSTCK)/6時、31 μ s)で終了し、変換結果がレジスタADに格納されます。A/D変換終了と同時にA/D割り込み起動条件が成立し、A/D割り込み要求フラグ(ADF)が 1 だセットされます(図JA-2.参照)。


表JA-3. A/D変換中の逐次比較レジスタ(AD)の変化

	レジスタADの変化	比較電圧(Vref)値
1回目 比較	1 0 0 0 0 0	<u>VDD</u> 2
2回目 比較	*1 1 0 0 0 0	$\frac{\text{VDD}}{2}$ ± $\frac{\text{VDD}}{4}$
3回目 比較	*1 *2 1 0 0 0	$\frac{VDD}{2} \pm \frac{VDD}{4} \pm \frac{VDD}{8}$
10回目 の比較 終了後	A/D変換結果 *1 *2 *3 *8 *9 *A	VDD ± ± VDD 1024

*1:1回目の比較結果 *2:2回目の比較結果 *3:3回目の比較結果 *8:8回目の比較結果 *9:9回目の比較結果 *A:10回目の比較結果

(7)A/D変換タイミングチャート

A/D変換タイミングチャートを図JA-2に示します。



図JA-2. A/D変換タイミングチャート

(8)A/D変換の使用方法

P60 / AINO端子からのアナログ入力信号をA/D変換し、変換データの上位4ビットをRAMのM(Z,X,Y)=(0,0,0)番地、中位4ビットをM(Z,X,Y)=(0,0,1)番地、下位2ビットをM(Z,X,Y)=(0,0,2)番地、にそれぞれ格納する方法を例にA/D変換器の使用方法を説明します。この例ではA/D割り込みは使用していません。また、A/D変換器動作クロックとして、インストラクションクロックの6分周を選択します。


A/D制御レジスタQ2のビット0でAINo端子機能を選択した 後、A/D制御レジスタQ1でAINo端子を選択及びA/D変換 モードに選択します。また、A/D制御レジスタQ3でインス トラクションクロックの6分周を選択します(図JA-3参照)。 ADST命令を実行しA/D変換を開始します。

SNZAD命令でA/D変換終了フラグ(ADF)の状態を調べることにより、A/D変換の終了を認識します。

変換データの下位2ビットをレジスタAの上位2ビットに転送します(TALA命令)。

レジスタAの内容をM(Z,X,Y)=(0,0,2)に転送します。 変換データの上位8ビットをレジスタA、Bに転送します (TABAD命令)。

レジスタAの内容をM(Z,X,Y)=(0,0,1)に転送します。 レジスタBの内容をレジスタAに転送した後、M(Z,X,Y)= (0,0,0)に格納します。



(9)コンパレータモード時の動作

このA/D変換器はA/D制御レジスタQ1のビット3に"1"を設定することにより、コンパレータモードに設定されます。 以下に、コンパレータモード時の動作について説明します。


(10)コンパレータレジスタ

コンパレータモード時、内蔵DAコンパレータには、比較電圧を設定するレジスタとしてコンパレータレジスタが接続されます。このコンパレータレジスタは8ビットで構成されており、TADAB命令によりコンパレータレジスタの上位4ビットにレジスタBの値が、下位4ビットにはレジスタAの値が格納されます。

A/D変換モードからコンパレータモードに動作モードを変更した場合、A/D変換結果(逐次比較レジスタAD)は不定になります。

一方、コンパレータレジスタは、レジスタADと分離されているため、コンパレータモードからA/D変換モードに動作モードを変更しても値は保持されます。またコンパレータレジスタの読み書きは、コンパレータモード時に限られます。

コンパレータレジスタの内容をnとしたとき、内蔵DAコンバータが発生する比較電圧Vrefの論理値は次式で求めることができます。



(11)比較結果格納フラグ(ADF)


コンパレータモード時、A/D変換終了フラグ(ADF)は、アナログ入力電圧と比較電圧の比較結果を格納するフラグとなります。アナログ入力電圧が比較電圧よりも低い場合に、フラグADFは'1'にセットされます。このフラグの状態は、スキップ命令の実行(SNZAD命令)により確認できます。割り込みとスキップ命令のどちらかを使用するかは割り込み制御レジスタV2で選択してください。

フラグADFは、割り込みが発生したとき、又はスキップ命令を実行したときのいずれかで"0"にクリアされます。

(12) コンパレータ動作開始命令(ADST命令)

コンパレータモード時、ADST命令を実行するとコンパレータ動作を開始します。

コンパレータ動作は、動作開始後、2マシンサイクル+A/D 変換クロック(ADCK)1クロック(f(XIN)=6MHz、XINスルーモード、f(ADCK)=f(INSTCK)/6時、 $4\mu s$)で終了し、アナログ入力電圧が比較電圧よりも低い場合に、フラグADFが 1 "にセットされます。



図JC-1. コンパレータ動作タイミングチャート

(13)注意事項

TALA命令に関する注意

TALA命令を実行すると、逐次比較レジスタADの下位2 ビットをレジスタAの上位2ビットに転送し、同時にレジスタ Aの下位2ビットを"0"にします。

A/D変換器の動作モードに関する注意

A/D変換器の動作中(A/D変換モード、コンパレータモード とも)にレジスタQ1のビット3によってA/D変換器の動作 モードを変更しないでください。

コンパレータモードからA/D変換モードに変更するためには、割り込み制御レジスタV2のビット2が 0 になっている必要があります。

コンパレータモードからA/D変換モードに変更した場合、A/D変換終了フラグ(ADF)がセットされることがあります。 レジスタQ1に値を設定した後、SNZAD命令を実行して、フラグADFをクリアしてください。

(14)A/D変換精度の定義

A/D変換精度の定義について説明します(図JA-4参照)。 相対結度

ゼロトランジション電圧(VoT)

実際のA/D変換出力データが 0 "から" 1 "に変化するときのアナログ入力電圧

フルスケールトランジション電圧(VFST)

実際のA/D変換出力データが 1023 "から" 1022 "に変化するときのアナログ入力電圧

直線性誤差


VoTとVFSTを結ぶ直線と、VoTからVFST間の任意の変換値 との偏差

微分非直線性誤差

VoTとVFST間の任意の変換値を1LSB変化させるために必要な入力電位差と、相対精度における1LSBとの偏差

絶対精度

0~VDD間の理想特性と、実際のA/D変換特性との偏差




図JA-4. A/D変換精度の定義

Vn:出力データが n 'から" n+1 "に変化するときのアナログ入力電圧 (n=0~1022)


相対精度における1LSB
$$\frac{\text{VFST-V0T}}{1022}$$
 (V)

リセット機能

電源電圧が推奨動作条件の最小規格値以上で、RESET端子に1マシンサイクル以上"L"レベルを印加すると、マイクロコンピュータがいかなる状態であってもシステムリセットが実行されます。その後、RESET端子に"H"レベルを印加すると、0ページの0番地からソフトウェアが開始されます。



図VB-1.リセット解除のタイミング




図VB-2. RESET端子の入力波形とリセット動作

(1)パワーオンリセット

本製品は電源投入時に自動リセット(パワーオンリセット)をかけるためのパワーオンリセット回路を内蔵しています。

内蔵のパワーオンリセット回路を使用する際は、電源電圧が0Vから推奨動作条件の最小規格値以上に立ち上がるまでの時間を 100μ s以下に設定してください。

立ち上がり時間が100 µ sを越える場合には、RESET端子と Vss間にコンデンサを最短距離で接続し、電源電圧が推奨動作条件の最小規格値以上になるまでRESET 端子に" L "レベルが入力されるようにしてください。



図VB-3. RESET端子周辺の構成とパワーオンリセット動作

表VB-1.リセット時のポートの状態

ポート名	リセット時の機能	リセット時の状態
Do ~ D5	Do ~ D5	ハイインピーダンス状態 (注1、注2)
D6/CNTR0	D6	ハイインピーダンス状態 (注1、注2)
C/CNTR1	С	" L "(Vss)レベル
P00 ~ P03	P00 ~ P03	ハイインピーダンス状態 (注1、注2、注3)
P10 ~ P13	P10 ~ P13	ハイインピーダンス状態 (注1、注2、注3)
P20 ~ P22	P20 ~ P22	ハイインピーダンス状態 (注1)
P30/INT0、P31/INT1、P32、P33	P30 ~ P33	ハイインピーダンス状態 (注1)
P40 ~ P43	P40 ~ P43	ハイインピーダンス状態 (注1)
P50 ~ P53	P50 ~ P53	ハイインピーダンス状態 (注1、注2)
P60/AIN0、P61/AIN1、P62、P63	P60 ~ P63	ハイインピーダンス状態 (注1)

- 注1. 出力ラッチば 1 "にセットされます。
 - 2. 出力形式は、Nチャネルオープンドレインになります。
 - 3. プルアップトランジスタは、OFFします。

	グラムカウンタ(PC)・・・・・・・ <u>【0┃0┃0┃0┃0┃0┃0┃0┃0┃0┃0┃0</u> -ジの0番地がセットされます。
●割り	込み許可フラグ (INTE) ・・・・・・・・・・・・・・・・・・・・・・・・・・・・・ 0 (割り込み禁止)
●パワ	ーダウンフラグ (P) ・・・・・・・・・・・・・・・ 0
● 外部	0割り込み要求フラグ (EXF0) ・・・・・・・・・・・・ _ 0
● 外部	1割り込み要求フラグ (EXF1) ・・・・・・・・・・・・・・ 0
●割り	込み制御レジスタ V1 ········· 0 0 0 0 (割り込み禁止)
●割り	込み制御レジスタ V2 ··········
● 割り	込み制御レジスタ I1 ········· 0 0 0 0 0
● 割り	込み制御レジスタ I2 ······· 0 0 0 0 0
●タイ	マ 1 割り込み要求フラグ (T1F)・・・・・・・・・・ 0
●タイ	マ 2 割り込み要求フラグ (T2F)・・・・・・・・・・ 0
●タイ	マ 3 割り込み要求フラグ (T3F)・・・・・・・・・・ 0
●タイ	マ 4 割り込み要求フラグ (T4F)・・・・・・・・・ 0
●ウォ	ッチドッグタイマフラグ (WDF1,WDF2)・・・・・・・・ 0
●ウォ	ッチドッグタイマイネーブルフラグ (WEF)・・・・・・・ 1
●タイ	マ制御レジスタ PA・・・・・・・・・・・・・・・ ① (プリスケーラ停止)
● タイ	マ制御レジスタ W1 ·········· 0 0 0 0 0 (タイマ 1停止)
●タイ	マ制御レジスタ W2 · · · · · · · · · · · · · · · · · <u>0 0 0 0 </u>
● タイ	マ制御レジスタ W3 ·········· 0 0 0 0 0 (タイマ 3停止)
●タイ	マ制御レ <mark>ジス</mark> タ W4 ·········· <u>0 0 0 0</u> (タイマ 4停止)
● タイ	マ制御レジスタ W5 · · · · · · · · · · · · · · <u>0 0 0 0</u> (周期計測回路停止)
● タイ	マ制御レジスタ W6 ·········· 0 0 0 0 0
・クロ	ック制御レジスタ MR ·········· 1 1 1 1 1
●クロ	ック制御レジスタ RG・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・

図VB-4.リセット時の内部状態(1)

" X " は不定を表します。

● A/D変換終了フラグ (ADF) · · · · · · · · · · · · · · · · · · ·
● A/D制御レジスタ Q1 ········· 0 0 0 0 0
● A/D制御レジスタ Q2 ······· 0 0 0 0 0
● A/D制御レジスタ Q3 ······ 0 0 0 0
● 逐次比較レジスタ AD x x x x x x x x x x x x x x x x x x
■ コンパレータレジスタ · · · · · x x x x x x x x x
● キーオンウェイクアップ制御レジスタ K0 · · · □ □ □ □ □ □ □ □ □ □ □ □ □ □ □ □
● キーオンウェイクアップ制御レジスタ K1 · · · □ □ □ □ □ □ □ □ □ □ □ □ □ □ □ □
● キーオンウェイクアップ制御レジスタ K2 · · · O O O O
● プルアップ制御レジスタ PU0 ······· 0 0 0 0
● プルアップ制御レジスタ PU1 ······· 0 0 0 0
● ポート出力形式制御レジスタFR0· · · · · · · · · · · · · · · · · · ·
● ポート出力形式制御レジスタFR1······
● ポート出力形式制御レジスタFR2······
● ポート出力形式制御レジスタFR3······
● キャリフラグ (CY)・・・・・・・・・・・・・・・ 0
● レジスタ A ···································
● レジスタ B · · · · · · · · · · · · · · · · · 0 0 0 0 0
● レジスタ D · · · · · · · · · · · · · · · · · ·
●レジスタE・・・・・・・・ x x x x x x x x x
● レジスタ X ······· 0 0 0 0
● レジスタ Y ······· 0 0 0 0
● レジスタ Z · · · · · · · · · · · · · · · · · ·
● スタックポインタ (SP)・・・・・・・・・ 1 1 1 1
● 動作源 <mark>クロック・・・・・・・オンチップオシレータ(動作状態)</mark>
● <mark>セラミック発振回路・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・</mark>
● RC発振回路····································
● 水晶発振回路・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・

図VB-5. リセット時の内部状態(2)

電圧低下検出回路


本製品には、電源電圧の低下を検出し電源電圧がある一定 値以下になると、マイクロコンピュータにシステムリセット をかける電圧低下検出回路が内蔵されています。

VDCE端子が H 'の状態で、CPU動作時に電圧低下検出回路が有効になります。


また、SVDE命令を実行するとパワーダウンモードに遷移 後も電圧低下検出回路が有効になります。

SVDE命令の実行は一度だけ有効です。

SVDE命令の実行を解除するには、マイクロコンピュータをシステムリセットする必要があります。



図VC-1. 電圧低下検出回路



図VC-2.電圧低下検出回路動作波形

表VC-1. 電圧低下検出回路動作状態

C. C EZEM I NEIGHBAN I WE							
VDCE端子		RAMバックアップ時 (SVDE命令未実行)	RAMバックアップ時 (SVDE命令実行)				
" L "	×	×	×				
" H "		×					


注 ." "は有効状態、" × "は無効状態を表します。

電圧低下検出回路を使用する場合の注意事項

本製品の電圧低下検出回路検出電圧は、マイクロコンピュータの電源電圧推奨動作条件の下限値より低く設定しています。

応用製品の電池交換時など、マイクロコンピュータの電源電圧が推奨動作条件の下限値以下まで低下し、再上昇する場合は、電源端子に付加されているバイパスコンデンサの容量値によっては、電源電圧がVRST・以下に低下せず、リセットが発生しないまま再上昇し、マイクロコンピュータが暴走状態となる場合があります(図VC-3)。

このような場合は、電源電圧を一旦VRST-以下まで低下させ、その後再上昇するようなシステム設計をしてください。



図VC-3. VDDとVRST

RAMバックアップモード

本製品は、RAMバックアップモードをもち、EPOF命令と POF命令を連続して実行することにより、RAMバックアップ 状態になります。

POF命令実行直前にEPOF命令が実行されない場合、POF命令はNOP命令となります。

RAMバックアップ時には、RAM、リセット回路の機能、 及び状態は保持したまま発振を停止するので、RAMのデー タが失われることなく消費電流を低減できます。

表WD-1にRAMバックアップ時の内部状態、図WD-1に状態遷移図を示します。

(1)コールドスタートとウォームスタートの識別

ウオームスタート(RAMバックアップ状態からの復帰)とコールドスタート(通常のリセット状態からの復帰)とのスタート条件の識別は、SNZP命令によってパワーダウンフラグ(P)の状態を調べることで認識できます。

(2)ウォームスタート条件

EPOF命令とPOF命令を連続して実行し、RAMバックアップ状態となった後、外部ウェイクアップ信号が入力されると、CPUは0ページの0番地からプログラムの実行を開始します。このときパワーダウンフラグ(P)は"1"です。

(3)コールドスタート条件

RESET端子にリセットパルスを入力 ウォッチドッグタイマによるリセットが発生 電圧低下検出回路が電圧低下を検出 SRST命令実行

のいずれかで、CPUは0ページ0番地からプログラムの実行 を開始します。このときパワーダウンフラグ(P)は"0"です。

表WD-1.RAMバックアップ時に保持される機能と状態

RAMバックアップ
×
×
×
(注3)
x(注4)
×
×
(注5)
(注6)
×
(注3)
×
×
×(注4)
×(注4)

- 注1.表中、" は保持可能、" x は初期化を示します。上記以外のレジスタ及びフラグの内容はRAMバックアップ時には不定ですので、復帰後初期値を設定してください。
 - 2. スタックポインタは、スタックレジスタの位置を示すもので、 RAMバックアップ時には"7"に初期化されます。
 - 3. タイマの状態は不定になります。
 - 4. WRST命令でウォッチドッグタイマフラグWDF1を初期化した 後で、RAMバックアップ状態にしてください。
 - 5.電圧低下検出回路は、VDCE端子が H 'の状態でSVDE命令を 実行すると、RAMバックアップ時に有効状態になります。
 - 6. RAMバックアップ時、C/CNTR1端子は、 'L "レベルを出力します。ただし、CNTR入力(W11, W10="11")を選択している場合は、入力可能状態を保持します(出力ハイインピーダンス)。その他のポートは出力レベルを保持します。

(4)復帰信号

RAMバックアップモードからの復帰は、発振が停止しているので外部ウェイクアップ信号で行います。表WD-2に復帰要因ごとに復帰条件を示します。

(5)キーオンウェイクアップ関連レジスタ

キーオンウェイクアップ制御レジスタ K0

レジスタK0は、ポートP0、P1のキーオンウェイクアップ 機能を制御します。

このレジスタの内容は、TKOA命令でレジスタAを介して 設定してください。また、TAKO命令でレジスタKOの内容を レジスタAに転送できます。

キーオンウェイクアップ制御レジスタ K1

レジスタK1は、ポートPOの復帰条件、有効波形/レベル選択を制御します。

このレジスタの内容は、TK1A命令でレジスタAを介して 設定してください。また、TAK1命令でレジスタK1の内容を レジスタAに転送できます。

キーオンウェイクアップ制御レジスタ K2

レジスタK2は、INTO,INT1端子のキーオンウェイクアップ機能、復帰条件選択を制御します。

このレジスタの内容は、TK2A命令でレジスタAを介して 設定してください。また、TAK2命令でレジスタK2の内容を レジスタAに転送できます。

プルアップ制御レジスタ PU0

レジスタPU0は、ポートP0のプルアップトランジスタの ON/OFFを制御します。

このレジスタの内容は、TPU0A命令でレジスタAを介して 設定してください。また、TAPU0命令でレジスタPU0の内容 をレジスタAに転送できます。

プルアップ制御レジスタ PU1

レジスタPU1は、ポートP1のプルアップトランジスタの ON/OFFを制御します。

このレジスタの内容は、TPU1A命令でレジスタAを介して 設定してください。また、TAPU1命令でレジスタPU1の内容 をレジスタAに転送できます。

外部割り込み制御レジスタ I1

レジスタI1は、外部0割り込みの有効波形、INT0端子の入力制御、復帰入力レベルを制御します。

このレジスタの内容は、TI1A命令でレジスタAを介して設定してください。また、TAI1命令でレジスタI1の内容をレジスタAに転送できます。


外部割り込み制御レジスタ I2

レジスタI2は、外部1割り込みの有効波形、INT1端子の入力制御、復帰入力レベルを制御します。

このレジスタの内容は、TI2A命令でレジスタAを介して設定してください。また、TAI2命令でレジスタI2の内容をレジスタAに転送できます。

表WD-2.復帰要因と復帰条件

	復帰要因	復帰条件	備考
外部ウェ	ポートP00~P03	外部からの"H"レベルあるいは"L"レベル入力、又は立ち上がりエッジ("L""H")あるいは立ち下がりエッジ("H""L")により復帰します。	キーオンウェイクアップ機能は2ポート単位で選択できます。 RAMバックアップ状態に遷移する前に、外部の状態に応じてキーオンウェイクアップ制御レジスタK1で復帰レベル("H"レベル又は"L"レベル)および復帰条件(レベル復帰又はエッジ復帰)を選択してください。
イクアップ	ポートP10~P13	外部からの" L "レベル入力により復帰します。	キーオンウェイクアップ機能は2ポート単位で選択できます。 RAMバックアップ状態に遷移する前に、キーオンウェイクアップ を使用するポートを" H "レベルにしてください。
 	INT0端子 INT1端子	外部からの"H"レベルあるいば L"レベル入力、 又は立ち上がりエッジ("L""H")あるいは立ち 下がりエッジ("H""L")により復帰します。 復帰入力時は、割り込み要求フラグ(EXFO, EXF1)はセットされません。	RAMバックアップ状態に遷移する前に、外部の状態に応じて割り 込み制御レジスタI1, I2で復帰レベル(" H "レベル又は" L "レベル) を、キーオンウェイクアップ制御レジスタK2で復帰条件(レベル復 帰又はエッジ復帰)を選択してください。




- 注1.f(RING)を120~144回カウントした後、マイクロコンピュータは動作を開始します。
- 2.CMCK ,CRCK またはCYCK 命令によりメインクロックf(XIN)発振回路(セラミック共振,RC 発振または水晶発振回路)を選択します。 CMCK ,CRCK またはCYCK 命令では発振開始、動作源クロックの切り替えは行われません。 発振開始・停止、動作源ク<mark>ロッ</mark>クの切り替えはレジスタMRにて行います。


必ずMR 1 をクリア (0) する前にCMCK ,CRCK またはCYCK 命令を実行し、メインクロックf(XIN)での発振回路を選択してください。発振回路が選択されていない場合はMR 1 をクリア (0) することはできません。

- 3.ソフトウェアにより発振安定待ち時間を生成した後、動作源クロックを切り替えてください。
- 4. RAM バックアップモードへ遷移する場合は、EPOF 命令とPOF 命令を連続して実行してください。
- 5. RAM バックアップモードからの復帰時は、必ずA の状態に戻ります。但し、f(XIN)での発振回路の選択内容(CMCK, CRCK, CYCK実行状態)は保持されます。

図WD-1. 状態遷移図



図WD-2.パワーダウンフラグ(P)のセット要因とクリア要因



図WD-3.SNZP命令によるスタート識別例

表WD-3.キーオンウェイクアップ制御レジスタ、プルアップ制御レジスタ

キーオンウェイクアップ制御レジスタ K0			リセット時:00002	RAM バックアップ時:状態保持	R / W TAK0 / TK0A
K03	ポートP12、P13		キーオンウェイクアップ	プ無効	
KU3	キーオンウェイクアップ制御ビット	1	キーオンウェイクアップ	プ有効	
K02	ポート P10、P11 キーオンウェイクアップ制御ビット	0	キーオンウェイクアップ	プ無効	
I NO2		1	キーオンウェイクアップ	プ有効	
K01	ポート P02、P03 キーオンウェイクアップ制御ビット	0	キーオンウェイクアップ	プ無効	
KUI		1	キーオンウェイクアップ	プ有効	
K00	ポート P00、P01 キーオンウェイクアップ制御ビット	0	キーオンウェイクアップ	プ無効	
		1	キーオンウェイクアップ	プ有効	-

キーオンウェイクアップ制御レジスタ K1			リセット時:00002	RAM バックアップ時:状態保持	R / W TAK1 / TK1A
ポート P02、P03 K13		0	レベル復帰		
I K13	復帰条件選択ビット	1	エッジ復帰		
K12	ポート P02、P03 有効波形 / レベル選択ビット	0	立ち下がり波形 / " L " l	ノベル	
N12		1	立ち上がり波形 / " H "	レベル	
ポート P00、P01 復帰条件選択ビット		0	レベル復帰		
		1	エッジ復帰		
I/4 o	ポート P00、P01 有効波形 / レベル選択ビット	0	立ち下がり波形 / " L " l	ノベル	
K10		1	立ち上がり <mark>波</mark> 形 / " H " 「	レベル	

キーオンウェイクアップ制御レジスタ K2			リセット時:00002	RAM バックアップ時:状態保持	R / W TAK2 / TK2A
K23	INT1 端子 復帰条件選択ビット	0	0 レベル復帰1 エッジ復帰		
K22	INT1 端子 キーオンウェイクアップ制御ビット	0 キーオンウェイクアップ無効 1 キーオンウェイクアップ有効			
K21	INTO 端子 復帰条件選択ビット	0	レベル復帰 エッジ復帰		
K20	INT0 端子 キーオンウェイクアップ制御ビット	0	キーオンウェイクアップ キーオンウェイクアップ		

注: "R"は読み出し可、"W"は書き込み可を表します。

プルアップ制御レジスタ PU0			リセット時:00002	R / W TAPU0 / TPU0A
PU03	ポート P03		プルアップトランジス	タ OFF
1003	プルアップトランジスタ制御ビット	1	プルアップトランジス	タON
PU02	ポート P02 プルアップトランジスタ制御ビット	0	プルアップトランジス	タ OFF
F 002		1	プルアップトランジス	タON
PU01	ポート P01 プルアップトランジスタ制御ビット	0	プルアップトランジス	タ OFF
P001		1	プルアップトランジス	タON
DUO	ポート P0o プルアップトランジスタ制御ビット	0	プルアップトランジス	タ OFF
PU00		1	プルアップトランジス	タON

プルアップ制御レジスタ PU1			リセット時:00002	RAM バックアップ時:状態保持 TAPU1 / TPU1A
PU13	ポート P13	0	プルアップトランジス	タOFF
1 013	プルアップトランジスタ制御ビット	1	プルアップトランジス	タON
PU12	ポート P12 プルアップトランジスタ制御ビット	0	プルアップトランジス	タOFF
F U 12		1	プルアップトランジス	タON
PU11	ポート P11 プルアップトランジスタ制御ビット	0	プルアップトランジス	タOFF
PUIT		1	プルアップトランジス	タON
DUIA	ポート P10 プルアップトランジスタ制御ビット	0	プルアップトランジス	タ OFF
PU10		1	プルアップトランジス	タON

注1. "R"は読み出し可、"W"は書き込み可を表します。

^{2.}これらのビット(I12,I13,I22,I23)の内容を変更した際に、外部割り込み要求フラグ(EXF0,EXF1)がセットされる場合があります。

クロック制御

本製品のクロック制御回路は以下の回路により構成されています。

オンチップオシレータ(内部発振器)

セラミック発振回路

RC発振回路

水晶発振回路

マルチプレクサ(クロック選択回路)

分周回路

内部クロック発生回路

これらの回路により、本製品の動作源となるシステムクロック、インストラクションクロックが生成されます。

図WA-1にクロック制御回路の構成を示します。


本製品はリセット解除後、内部発振器であるオンチップオシレータクロック(f(RING))で動作します。

メインクロック(f(XIN))には、セラミック共振子、RC発振あるいは水晶発振子が使用でき、このいずれを使用するかはそれぞれに対応する選択命令(CMCK, CRCK, CYCK命令)により行います。

これらの選択命令(CMCK, CRCK, CYCK命令)は、単にメインクロック(f(XIN))に使用する発振回路を選択するのみで、発振開始、システムクロックへの切り替えは行われません。メインクロック(f(XIN))の発振開始・停止の制御はレジスタMRのビット1で、システムクロックの選択(f(XIN))またはf(RING))はレジスタMRのビット0で行います。なお、オンチップオシレータの発振開始・停止の制御はレジスタRGで行います。

CMCK, CRCK, およびCYCK命令による発振回路の選択は一度だけ可能です。CMCK, CRCK, およびCYCK命令のうち、先に実行された命令に対応する発振回路が有効になります。CMCK, CRCK, あるいはCYCK命令は、必ずプログラムの初期設定ルーチンで実行してください。(0ページ0番地で実行することを推奨します)。CMCK, CRCK, あるいはCYCK命令が一度も実行されない場合は、メインクロック(f(XIN))を使用できず、オンチップオシレータでのみ動作可能です。

本製品は、動作していないクロック源(f(RING)またはf(XIN))にシステムクロックを切り替えることはできません。また、システムクロックとして選択しているクロック源(f(RING)またはf(XIN))を停止させることはできません。



図WA-1.クロック制御回路の構成

(1)メインクロック発生回路(f(XIN))

本製品のメインクロック(f(XIN))には、セラミック共振、 RC発振または水晶発振が使用できます。


リセット解除後、本製品は内部発振器であるオンチップオ シレータから出力されるクロックにより動作を開始します。 プログラムで、

セラミック共振を使用する場合......CMCK命令 RC発振を使用する場合.......CRCK命令 水晶発振を使用する場合......CYCK命令

を実行することで、それぞれの命令に対応した発振回路が 有効になります。

これらの命令は、それぞれ対応する発振回路を選択するの みです。メインクロックf(XIN)発振可能・停止、システムク ロック選択の制御はレジスタMRで行います。CMCK命令、 CRCK命令およびCYCK命令による発振回路選択は一度だけ有 効です。CMCK命令、CRCK命令およびCYCK命令のうち、先 に実行された命令に対応する発振回路が有効になります。

CMCK命令、CRCK命令あるいはCYCK命令は、必ずプログ ラムの初期設定ルーチンで実行してください(0ページ0番地で 実行することを推奨します)。また、CMCK命令、CRCK命令 あるいはCYCK命令がプログラムで一度も実行されない場合 は、本製品はオンチップオシレータでのみ動作可能です。



図WA-2. セラミック共振/RC発振/水晶発振への切り替え

(2)オンチップオシレータ動作


メインクロック(f(XIN))にセラミック共振、RC発振あるい は水晶発振を使用せずオンチップオシレータのみで動作させ る場合は、XIN端子およびXOUT端子は開放としてください (図WA-3)。

なお、オンチップオシレータのクロック周波数は電源電圧 及び動作周囲温度により大きく変動します。


応用製品設計の際には、この周波数変動に対し十分なマー ジンが得られるよう注意してください。

(3)セラミック共振子を使用する場合

メインクロック(f(XIN))にセラミック共振を使用する場合 は、XIN端子とXOUT端子にセラミック共振子および外部回路 を最短距離で接続し、プログラムではCMCK命令を実行して ください。XIN端子とXOUT端子の間には帰還抵抗が内蔵され ています(図WA-4)。



図WA-3 . オンチップオシレータ動作時のXIN、XOUT端子の処理



図WA-4. セラミック共振子外付け回路

(4)RC発振を使用する場合

メインクロック(f(XIN))にRC発振を使用する場合は、XIN端子に抵抗R、コンデンサCの外付け回路を最短距離で接続し、XOUT端子は開放とし、プログラムではCRCK命令を実行してください(図WA-5)。

なお、RC発振用の抵抗RおよびコンデンサCの定数は、マイクロコンピュータのバラツキと抵抗およびコンデンサ自身のバラツキによる周波数の変動が、入力周波数の規格を越えないよう注意してください。

(5)水晶発振を使用する場合

メインクロック(f(XIN))に水晶発振を使用する場合は、XIN端子とXOUT端子に水晶発振子および外部回路を最短距離で接続し、プログラムではCYCK命令を実行してください。XIN端子とXOUT端子の間には帰還抵抗が内蔵されています(図WA-6)。

(6)外部クロックを使用する場合

メインクロック(f(XIN))に外部クロック信号を使用する場合は、XIN端子にクロック発生源を接続し、XOUT端子は開放としてください。プログラムではCMCK命令実行後、メインクロック(f(XIN))発振可能(MR1=0)としてください。

本製品はRAMバックアップ時およびメインクロック(f(XIN))発振停止(MR1=1)時、内部ロジックのフローティングによる貫通電流防止のため、XIN端子を"H"固定としています。本製品のリセット時から、CMCK命令を実行してメインクロック(f(XIN))発振可能(MR1=0)とするまでの間もXIN端子は"H"固定となっておりますので、外部クロック使用時は、信号の競合による電流制限のため、XIN端子に直列に1kΩ以上の制限抵抗を接続してください。


(7)クロック制御レジスタMR

レジスタMRはシステムクロックを制御します。このレジスタの内容は、TMRA命令でレジスタAを介して設定してください。また、TAMR命令でレジスタMRの内容をレジスタAに転送できます。


表WA-1.クロック制御レジスタ



図WA-5.RC発振外付け回路



図WA-6,水晶発振子外付け回路



(8) クロック制御レジスタRG

レジスタRGはオンチップオシレータの動作・停止を制御 します。このレジスタの内容は、TRGA命令でレジスタAを 介して設定してください。

クロック制御レジスタ MR		リセット時:11112		ト時:11112	RAM バックアップ時:11112	R / W TAMR / TMRA
			MR2		動作モード	
MR3		0	0	スルーモード (分)周なし)	
	- 動作モード選択ビット	0	1	2分周モード		
MR2		1 0		4分周モード		
		1	1	8分周モード		
MR1	│ │ メインクロック(f(XɪN)) 制御ビット	0	メイ	ンクロック(f(XɪN)) 発振可能	
IVIIX	メイングロック(I(AIN)) 制御にット	1	メイ	ンクロック(f(XɪN))発振停止	
MR ₀	システムクロック選択ビット	0	メイ	ンクロック(f(XIN)	選択	
IVINU		1	オン	チップオシレータ((f(RING))選択	

クロック制御レジスタ RG			リセット時:02	RAM バックアップ時:02	W TRGA
RG0	オンチップオシレータ(f(RING))制御ビット	0	オンチップオシレータ(†	f(RING))発振可能	
1.00		1	オンチップオシレータ(f(RING)) 発振停止	

注: "R"は読み出し可、"W"は書き込み可を表します。

マスク化発注時に提示いただく資料

マスク化発注時には、次の資料をご提示ください。

(1)マスク化確認書......1部

(2)マスク化するデータ EPROMもしくは

フロッピーディスク

(EPROMの場合は、同一データのEPROMを3組準備してください。) (3)マーク指定書.......1部

*マスク化確認書及びマーク指定書につきましては、

ルネサステクノロジホームページ

ROM発注(http://www.renesas.com/jp/rom)

を参照してください。

使用上の注意(まとめ)

(1)ノイズ及びラッチアップ対策

ノイズ及びラッチアップ対策としてVDD端子とVSS端子間にコンデンサ(≈0.1 µ F)を最短距離・等幅・等配線長で、かつ可能な限り太い配線を使って接続してください。

ワンタイムPROM版においては、CNVss端子とVPP端子が 兼用になっています。5k 程度の抵抗を極力CNVss/VPP端子 の近くに配置してVss端子に接続してください。

(2)レジスタの初期値1

次のレジスタは、リセット解除後の初期値が不定です。リ セット解除後、必ず初期設定を行ってください。

- ・レジスタズ 2ビット)
- ・レジスタD(3ビット)
- ・レジスタE(8ビット)

(3)レジスタの初期値2

次のレジスタは、RAMバックアップ時は不定です。RAM バックアップからの復帰後、必ず再設定を行ってください。

- ・レジスタズ(2ビット)
- ・レジスタX(4ビット)
- ・レジスタY(4ビット)
- ・レジスタD(3ビット)
- ・レジスタE(8ビット)

(4)スタックレジスタ(SK)

スタックレジスタ(SK)は8段で構成されているため、サブルーチンは8レベルまで使用できます。しかし、割り込み処理ルーチン使用時及びテーブル参照命令(TABP p)実行時にも、それぞれレジスタSKを1段使用するため、これらの処理を併用する場合はその合計が8レベルを越えないように注意してください。

(5)マルチファンクション

INTO,INT1端子を使用している場合でも、ポートP30,P31の入出力は機能しますので注意してください。CNTR0端子の入力機能を使用している場合でも、ポートD6の入出力は機能しますので注意してください。CNTR0端子の出力機能を使用している場合でも、ポートD6の入力は機能しますので注意してください。CNTR1端子の出力機能を使用している場合でも、ポートCの"H"出力は機能しますので注意してください。

(6)プリスケーラ

プリスケーラからデータを読み出す場合は、まずプリスケーラのカウントを停止させた後、データ読み出し命令(TABPS)命令を実行してください。

プリスケーラにデータ<mark>を書</mark>き込む場合は、まずプリスケーラのカウントを停止させた後、データ書き込み命令(TPSAB)を実行してください。

(7)タイマカウントソース

タイマ1,2,3,4のカウントソースを切り替える場合は、 まず各タイマのカウントを停止させた後、カウントソースを 切り替えてください。

(8)タイマカウント値の読み出し

タイマ1,2,3,4からデータを読み出す場合は、まず各タイマのカウントを停止させた後、データ読み出し命令(TAB1,TAB2,TAB3,TAB4)を実行してください。

(9)タイマへのデータ書き込み

タイマ1,2,3,4にデータを書き込む場合は、まず各タイマのカウントを停止させた後、データ書き込み命令(T1AB,T2AB,T3AB,T4AB)を実行してください。

(10) リロードレジスタR1, R3, R4Hへの書き込み

タイマ1,3,4動作中にリロードレジスタR1,R3,R4Hにデータを書き込む場合は、必ずタイマ1,3,4アンダフローと重ならないタイミングでデータを書き込んでください。

(11)タイマ4

PWM出力機能使用時にタイマ4を停止させる場合は、必ずタイマ4アンダフローと重ならないタイミングで停止させてください。

PWM信号の"H"期間拡張機能有効を選択している場合は、 リロードレジスタR4Hに"1"以上の値を設定してください。

(12)タイマ入出力端子に関する注意事項

PWM信号をC/CNTR1端子より出力させる場合は、ポート Cの出力ラッチを"0"に設定してください。

(13)ウォッチドッグタイマ

ウォッチドッグタイマ機能はリセット解除直後から有効です。ウォッチドッグタイマ機能を使用しない場合は、DWDT命令とWRST命令を連続して実行し、フラグWEFを"0"にクリアしてウォッチドッグタイマ機能を停止してください。

RAMバックアップ状態からの復帰後、ウォッチドッグタイマ機能は有効となります。ウォッチドッグタイマ機能を使用しない場合は、RAMバックアップ状態から復帰する度に、DWDT命令とWRST命令を連続して実行し、ウォッチドッグタイマ機能を停止してください。

ウォッチドッグタイマ機能とRAMバックアップ機能を併用する場合は、RAMバックアップ状態になる直前にWRST命令を実行し、フラグWDF1を初期化してください。

(14)周期計測回路

周期計測回路を使用する場合、レジスタI1のビット0を"0"にクリアし、タイマ1カウント開始同期回路を非選択にしてください。

周期計測回路の動作が開始直後に、タイマの動作を開始してください。

周期計測回路の動作を開始してからタイマの動作を開始するまでの間に計測対象エッジが入力されると、タイマの動作が有効となるまでカウント動作しないので、カウントデータには注意してください。

タイマからデータを読み出す場合は、まずタイマを停止後にレジスタW5のビット2を"0"にして周期計測回路を停止し、データ読み出し命令を実行してください。レジスタW5のビット2を"0"にして周期計測回路を停止する場合、タイマ1の状態によっては、タイマ1割り込み要求フラグ(T1F)が"1"にセットされることがあります。不測の割り込み発生を防止するために、割り込み制御レジスタV1のビット2を"0"にクリア(図FB-4)後、レジスタW5のビット2を"0"にして周期計測回路を停止してください。更に一命令以上おいて(図FB-4

)SNZT1命令を実行し、フラグT1Fをクリアしてください。 またSNZT1命令によるスキップが発生する場合を考慮し、 SNZT1命令の後にNOP命令を挿入してください(図FB-4) •

LA 0 ;(×0××2) TV1A ;SNZT1命令有効...

LA 0 ; $(\times 0 \times \times 2)$

TW5A ; 周期計測回路停止

NOP ; ...

SNZT1 ; SNZT1命令実行 (フラグT1Fクリア)

NOP ; ...

・ ・ x:このビットは本例では関係しません。

図FB-4.周期計測回路停止時のプログラム例

周期計測回路動作中、タイマ1割り込み要求フラグ(T1F)はタイマ1アンダフロー信号によってはセットされず、周期計測の完了を知らせるフラグとなります。

周期計測回路を使用する場合、タイマ1のカウントソースは、計測対象信号より十分高速な周波数を選択してください。

周期計測対象信号がD6/CNTR0端子入力の場合、タイマ1カウントソースにD6/CNTR0端子入力を選択しないでください。

─(周期計測回路使用時は、タイマ1カウントソースとして XIN入力を使用することを推奨します。)

計測対象にP30/INT0端子の入力を選択する場合、レジスタ I1のビット3を"1"にセットし、INT0端子の入力を可能にしてください。

(15)P3o/INTO端子

レジスタI1のビット3に関する注意1

ソフトウェアの途中で割り込み制御レジスタI1のビット3によってINTO端子の入力制御を行う際は次の点に注意してください。

レジスタI1のビット3の内容を変更する場合、P30/INT0端子の入力状態によっては、外部0割り込み要求フラグ (EXF0)が 1 だセットされることがあります。不測の割り込み発生を防止するために、割り込み制御レジスタV1のビット0を"0"にクリア(図DD-6)した後、レジスタI1のビット3の内容を変更してください。更に、一命令以上おいて(図DD-6)SNZ0命令を実行し、フラグEXF0を"0"にクリアしてください。また、SNZ0命令によるスキップが発生する場合を考慮し、SNZ0命令の後にNOP命令を挿入してください(図DD-6)。

LA 4 ; $(x \times x \times 02)$

TV1A ; SNZO命令有効・・・ ①

LA 8; $(1 \times \times \times 2)$

TI1A ; INTO端子入力制御変更 NOP ; ・・・・・・・ ②

SNZO ; SNZO命令実行 (フラグEXF0クリア)

NOP ; · · · · · · · · · ③

×:このビットはINTO端子の入力 制御には関係しません。

図DD-6 . 外部0割り込みプログラム例1

レジスタI1のビット3に関する注意2

割り込み制御レジスタI1のビット3を"0"にクリアし、INT0端子入力禁止の状態でRAMバックアップを使用する際は、次の点に注意してください。

INT0端子入力を禁止する場合(レジスタI13="0")は、RAM バックアップモードに移行する前にキーオンウェイクアッ プを無効(レジスタK20="0")としてください(図DD-7)。

LA 0 ; $(x \times x \times 02)$

TK2A ; INTOキーオンウェイクアップ無効.....

DI

EPOF

POF ; RAMバックアップ

×:このビットは本例では関係 しません。

図DD-7.外部0割り込みプログラム例2

レジスタI1のビット2に関する注意

ソフトウェアの途中で割り込み制御レジスタI1のビット2によってP30/INT0端子の割り込み有効波形を変更する場合は、次の点に注意してください。

レジスタI1のビット2の内容を変更する場合、P30/INT0端子の入力状態によっては、外部0割り込み要求フラグ(EXF0)が "1"にセットされることがあります。不測の割り込み発生を防止するために、割り込み制御レジスタV1のビット0を"0"にクリア(図DD-8)した後、レジスタI1のビット2の内容を変更してください。更に、一命令以上おいて(図DD-8) SNZ0命令を実行し、フラグEXF0を"0"にクリアしてください。また、SNZ0命令によるスキップが発生する場合を考慮し、SNZ0命令の後にNOP命令を挿入してください(図DD-8)。

LA 4 ; $(\times \times \times 02)$

TV1A ; SNZO命令有効・・・ ①

LA 12 (x1xx2)

▼TI1A ; 割り込み有効波形変更 NOP : ・・・・・・・・ (2)

SNZ0 ; SNZ0命令実行

(フラグEXF0クリア)

NOP ; · · · · · · · · 3

×:このビットはINTO端子の割り込み有効 波形の設定には関係しません。

図DD-8.外部0割り込みプログラム例3

(16)P31/INT1端子

レジスタI2のビット3に関する注意1

ソフトウェアの途中で割り込み制御レジスタI2のビット3によってINT1端子の入力制御を行う際は次の点に注意してください。

レジスタI2のビット3の内容を変更する場合、P31/INT1端子の入力状態によっては、外部1割り込み要求フラグ (EXF1)が 1 "にセットされることがあります。不測の割り込み発生を防止するために、割り込み制御レジスタV1のビット1を"0"にクリア(図DD-9)した後、レジスタI2のビット3の内容を変更してください。更に、一命令以上おいて(図DD-9)SNZ1命令を実行し、フラグEXF1を"0"にクリアしてください。また、SNZ1命令によるスキップが発生する場合を考慮し、SNZ1命令の後にNOP命令を挿入してください(図DD-9)。

```
LA 4
       ; (x \times 0 \times 2)
       ; SNZ1命令有効・・・ (1)
TV1A
LA 8
       ; (1 \times \times \times 2)
TI2A
       ; INT1端子入力制御変更
       NOP
       ; SNZ1命令実行
SNZ1
        (フラグEXF1クリア)
       ; . . . . . . . . . . . 3
NOP
      ×:このビットはINT1端子の入力
         制御には関係しません。
```

図DD-9.外部1割り込みプログラム例1

レジスタ12のビット3に関する注意2

割り込み制御レジスタI2のビット3を"0"にクリアし、INT1 端子入力禁止の状態でRAMバックアップを使用する際は、 次の点に注意してください。

INT1端子入力を禁止する場合(レジスタI23="0")は、RAM バックアップモードに移行する前にキーオンウェイクアップを無效(レジスタK22="0")としてください(図DD-10)。

```
LA 0 ; (\times 0 \times \times 2)
TK2A ; INT1\pm -2
```

TK2A ; INT1キーオンウェイクアップ無効.....

DI

EPOF

POF ; RAMバックアップ

×:このビットは本例では関係 しません。

図DD-10.外部1割り込みプログラム例2

レジスタI2のビット2に関する注意

ソフトウェアの途中で割り込み制御レジスタI2のビット2によってP31/INT1端子の割り込み有効波形を変更する場合は、次の点に注意してください。

レジスタI2のビット2の内容を変更する場合、P31/INT1端子の入力状態によっては、外部1割り込み要求フラグ (EXF1)が 1 "にセットされることがあります。不測の割り込み発生を防止するために、割り込み制御レジスタV1のビット1を"0 "にクリア(図DD-11)した後、レジスタI2のビット2の内容を変更してください。更に、一命令以上おいて(図DD-11)SNZ1命令を実行し、フラグEXF1を"0 "にクリアしてください。また、SNZ1命令によるスキップが発生する場合を考慮し、SNZ1命令の後にNOP命令を挿入してください(図DD-11)。

図DD-11.外部1割り込みプログラム例3

(17)A/Dコンバータ1

TALA命令を実行すると、逐次比較レジスタADの下位2 ビットをレジスタAの上位2ビットに転送し、同時にレジスタAの下位2ビットを"0"にします。

A/D変換器の動作中(A/D変換モード,コンパレータモードとも)にレジスタQ1のビット3によってA/D変換器の動作モードを変更しないでください。

コンパレータモードからA/D変換モードに変更するためには、割り込み制御レジスタV2のビット2が 0 "になっている必要があります。

コンパレータモードからA/D変換モードに変更した場合、A/D変換終了フラグ(ADF)がセットされることがあります。レジスタQ1に値を設定した後、SNZAD命令を実行して、フラグADFをクリアしてください。

LA 8 ; $(\times 0 \times \times 2)$

TV2A : SNZAD命令有効・・・ ①

LA 0; $(0 \times \times \times 2)$

TQ1A ; A/D変換器の動作モードを

コンパレータモードから A/D変換モードに変更


SNZAD NOP

> ×:このビットはA/D変換器の動作 モード変更には関係しません。


(18)A/Dコンバータ2

アナログ入力端子には、アナログ電圧比較用のコンデンサが内蔵されています。そのため、信号源インピーダンスの高い回路を用いて、アナログ電圧を入力した場合、充放電ノイズが発生し、十分なA/D精度が得られない場合があります。十分なA/D精度を得るためには、アナログ入力の信号源インピーダンスを下げるか、又はアナログ入力端子に、0.01~1μFのコンデンサを付加してください(図XB-5を参照)。

また、やむをえずアナログ入力に定格以上の電圧がかかる場合は、図XB-6に示すように定格内の電圧になるように外付け回路を構成してください。更に、応用製品の十分な動作確認を行ってください。



図XB-5、アナログ入力外付け回路例1



図XB-6.アナログ入力外付け回路例2

(19)POF命令

EPOF命令実行直後にPOF命令を実行するとRAMバックアップ状態になります。

POF命令単独では、RAMバックアップ状態にならないので注意してください。

また、EPOF命令とPOF命令を連続して実行する前には、 必ず割り込み禁止状態(DI命令実行)にしてください。

(20)プログラムカウンタ

プログラムカウンタが内蔵ROMの最終ページより後のページを指定しないように注意してください。

(21)パワーオンリセット


内蔵のパワーオンリセット回路を使用する際は、電源電圧が0Vから推奨動作条件の最小規格値以上に立ち上がるまでの時間を100 µ s以下に設定してください。立ち上がり時間が100 µ sを越える場合には、RESET端子とVss間にコンデンサを最短距離で接続し、電源電圧が推奨動作条件の最小規格値以上になるまでRESET端子に"L"レベルが入力されるようにしてください。

(22) 電圧低下検出回路

本製品の電圧低下検出回路検出電圧は、マイクロコン ピュータの電源電圧推奨動作条件の下限値より低く設定して います。

応用製品の電池交換時など、マイクロコンピュータの電源電圧が推奨動作条件の下限値以下まで低下し、再上昇する場合は、電源端子に付加されているバイパスコンデンサの容量値によっては、電源電圧がVRST・以下に低下せず、リセットが発生しないまま再上昇し、マイクロコンピュータが暴走状態となる場合があります(図VC-3)。

このような場合は、電源電圧を一旦VRST-以下まで低下させ、その後再上昇するようなシステム設計をしてください。



図VC-3. VDDとVRST

(23) クロック制御

メインクロック(《XIN))を選択する命令(CMCK, CRCK命令, CYCK命令)は必ずプログラムの初期設定ルーチンで実行してください(0ページ0番地で実行することを推奨します)。

CMCK命令、CRCK命令あるいはCYCK命令による発振回路選択は一度だけ可能です。CMCK命令、CRCK命令およびCYCK命令のうち、先に実行された命令に対応する発振回路が有効になります。

CMCK, CRCK, CYCK命令)は、単にメインクロック(f(XIN))に使用する発振回路を選択するのみで、発振開始、システムクロックへの切り替えは行われません。

CMCK, CRCK, あるいはCYCK命令が一度も実行されない場合は、メインクロック(f(XIN))を使用できず、オンチップオシレータでのみ動作可能です。

動作していないクロック源(f(RING)またはf(XIN))にシステムクロックを切り替えることはできません。また、システムクロックとして選択しているクロック源(f(RING)またはf(XIN))を停止させることはできません。

(24)オンチップオシレータ

オンチップオシレータのクロック周波数は電源電圧及び動 作周囲温度により大きく変動します。

応用製品設計の際には、この周波数変動に対し十分なマージンを得られるよう、注意してください。

クロック切り替えの際の発振安定待ち時間検討の際も、オン チップオシレータクロックの周波数変動に留意してください。

(25)外部クロック

メインクロック(f(XIN))に外部クロック信号を使用する場合は、XIN端子にクロック発生源を接続し、XOUT端子は開放としてください。プログラムではCMCK命令実行後、メインクロック(f(XIN))発振可能(MR1=0)としてください。

本製品はRAMバックアップ時およびメインクロック(f(XIN))発振停止(MR1=1)時、内部ロジックのフローティングによる貫通電流防止のため、XIN端子を"H"固定としています。本製品のリセット時から、CMCK命令を実行してメインクロック(f(XIN))発振可能(MR1=0)とするまでの間もXIN端子は"H"固定となっておりますので、外部クロック使用時は、信号の競合による電流制限のため、XIN端子に直列に1kΩ以上の制限抵抗を接続してください。

(26)マスクROM版とワンタイムPROM版の相違

マスクROM版とワンタイムPROM版とでは、製造プロセス、内蔵ROM、およびレイアウトパターンの相違により、電気的特性の範囲内で、特性値、動作マージン、ノイズ耐量、ノイズ輻射などが異なる場合がありますので、切り替えを行う際は注意してください。

(27)電源電圧に関する注意事項

マイコンの電源電圧が推奨動作条件に示した値未満のと き、マイコンは正常に動作せず、不安定な動作をすることが あります。

電源電圧低下時および電源オフ時などに電源電圧が緩やかに 下がるシステムでは、電源電圧が推奨動作条件未満のときには マイコンをリセットするなど、この不安定な動作によってシス テムに異常を来たさないようシステム設計してください。

制御レジスタ一覧

割り込み制御レジスタ V1			リセット時:00002	RAM バックアップ時:00002	R / W TAV1 / TV1A				
V13	タイマ 2	0	発生禁止(SNZT2 命令	 有効)					
V 13	割り込み可能ビット		発生可能(SNZT2 命令	発生可能(SNZT2 命令無効)					
V12	タイマ1		0 発生禁止(SNZT1 命令有効)						
VIZ	割り込み可能ビット	1	発生可能(SNZT1 命令無効)						
V11	外部 1	0	発生禁止(SNZ1 命令有	ī効)					
VII	割り込み可能ビット	1	発生可能(SNZ1 命令無	! 効)					
\/10	外部 0	0	発生禁止(SNZO 命令有効)						
V10	割り込み可能ビット	1	発生可能(SNZO命令無	· · · · · · · · · · · · · · · · · · ·					

割り込み制御レジスタ V2			リセット時:00002	RAM バックアップ時:00002	R / W TAV2 / TV2A		
V23 使用しません		0	このビットに機能はありませんがR/Wは可能です				
**	K/11 0 & E/10	1	COC) TEIMEROS.	o a civil it is was a seco			
V22	A/D	0	発生禁止(SNZAD 命令	有効)			
V Z Z	割り込み可能ビット	1	発生可能 (SNZAD 命令	無効)			
V21	タイマ 4	0	発生禁止(SNZT4 命令	有効)			
V21	割り込み可能ビット	1	発生可能(SNZT4 命令	無効)			
タイマ3		0	発生禁止(SNZT3 命令	 有効)			
V20	割り込み可能ビット	1	発生可能(SNZT3命令	無効)			

割り込み制御レジスタ I1			リセット時:00002	RAM バックアップ時:状態保持	R / W TAI1 / TI1A		
l13	INTO 端子	0	INT0 端子入力禁止				
110	入力制御ビット (注2)		INTO 端子入力可能				
l12	INTO 端子 割り込み有効波形		立ち下がり波形/"L"	レベル (SNZI0 命令は " L " レ	ベル認識)		
112	/復帰レベル選択ビット (注2)	1	立ち上がり波形 / " H "	レベル (SNZI0 命令は " H " レ	ベル認識)		
I11	INTO 端子	0	片エッジ検出				
111	エッジ検出回路制御ビット	1	両エッジ検出				
14.0	INTO 端子	0	タイマ1カウント開始同	司期回路非選択			
I10	タイマ 1 カウント開始同期 <mark>回路選</mark> 択ビット	1	タイマ 1 カウント開始同	可期回路選択			

割り込み制御レジスタ I2		リセット時:00002 F		RAM バックアップ時:状態保持	R / W TAI2 / TI2A		
INT1 端子		0	INT1 端子入力禁止				
125	入力制御ビット (注2)		INT1 端子入力可能				
122	INT1 端子 割り込み有効波形	0	立ち下がり波形/ "L" レベル(SNZI1 命令は "L" レベル認識)				
122	/復帰レベル選択ビット (注2)	1	立ち上がり波形 / " H "	レベル (SNZI1 命令は " H " レ	ベル認識)		
I2 ₁	INT1 端子	0	片エッジ検出				
121	エッジ検出回路制御ビット	1	両エッジ検出				
INT1 端子		0	タイマ3カウント開始同期回路非選択				
I20	タイマ3カウント開始同期回路選択ビット	1	タイマ3カウント開始同				

注 1 . " R " は読み出し可、" W " は書き込み可を表します。 2 . これらのビット (I12,I13,I22,I23) の内容を変更した際に、外部割り込み要求フラグ (EXF0,EXF1) が " 1 " にセットされる場合があります。

クロック制御レジスタ MR			リセット時 : 1111		RAM バックアップ時:11112	R / W TAMR / TMRA	
		MR3 MR2			動作モード		
MR3	0 0		スルーモード(分周なし)				
	動作モード選択ビット	0 1		2 分周モード			
MR2		1 0		4分周モード			
		1	1	8分周モード			
MR1	メインクロック(f(XIN))制御ビット	0	メインクロック(f(XIN))発振可能				
IVIIXI	スイングロック (I(XIN)) 耐脚にッド	1	メインクロック (f(XIN)) 発振停止				
MR ₀	システムクロック選択ビット	0	メインクロック (f(XIN)) 選択				
IVIINU		1	オンチップオシレータ(f(RING))選択				

	クロック制御レジスタ RG		リセット時:02	RAMバックアップ時:02	W TRGA
RG0	オンチップオシレータ(f(RING))制御ビット	0	オンチップオシレータ(†	f(RING))発振可能	
1.00	STOP TO THE CONTRACT OF THE CO	1	オンチップオシレータ(†	f(RING)) <mark>発振停止</mark>	

	タイマ制御レジスタ PA		リセット時:02	RAM バックアップ時:02	W TPAA
PA0 プリスケーラ制御ビット	プリスケーラ制御ビット	0	停止 (状態保持)	•	
1 70	フラスノーン 内面にフィ	1	動作		

タイマ制御レジスタ W1			セッ	卜時:	00002	RAM バックアップ時:状態保持 TAW1 / TW1A
W13	タイマ1 カウント自動停止回路選択ビット(注2)		_			助停止回路非選択 助停止回路選択
W12	タイマ 1 制御ビット		停止 動作	(状態	保持)	
W11	~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~	W11 W				カウントソース /ョンクロック(INSTCK)
W10	─ タイマ1カウントソース選択ビット -	10		XIN ,		力(ORCLK)

タイマ制御レジスタ W2		リセット		ト時:00002	RAM バックアップ時:状態保持	R / TAW2 /	W TW2A	
 W23 CNTR0 <mark>出</mark> 力信号選択ビット		0	0 タイマ1アンダフロー信号の2分周出力					
VVZ3	W23 CNIKU 山川 I I I I I I I I I I I I I I I I I I		タイ	マ 2 アンダフロー信	言号の2分周出力			
W22	タイマ2制御ビット	0	停止	(状態保持)				
VVZ2		1	動作					
		W21	W20		カウントソース			
W21		0	0	システムクロック	(STCK)			
	タイマ2カウントソース選択ビット	0 1		プリスケーラ出力(ORCLK)				
W20		1	0	タイマ1アンダフ	'ロー信号(T1UDF)			
		1	1	PWM 信号 (PWN	MOUT)			

注 1 . " R " は読み出し可、" W " は書き込み可を表します。 2 . この機能は、タイマ 1 カウント開始同期回路選択 (I10= " 1 ") 時にのみ有効です。

タイマ制御レジスタ W3			リセッ	ト時:00002	RAM バックアップ時:状態保持	R / W TAW3 / TW3A
\/\/3 ₂	タイマ 3 サカントウ (**) (**) (**) (**) (**) (**) (**) (**		タイ	マ3カウント自動係	亭止回路非選択	
VV33	カウント自動停止回路選択ビット (注2)	1	タイ	マ3カウント自動係		
W32 タイマ3制御ビット		0	停止	(状態保持)		
VV32		1	動作			
		W31	W30		カウントソース	
W31		0	0	PWM 信号 (PWM	MOUT)	
	タイマ3カウントソース選択ビット(注3)	0 1		プリスケーラ出力(ORCLK)		
W30		1 0		タイマ 2 アンダフロー信号 (T2UDF)		
			1	CNTR1 入力		

タイマ制御レジスタ W4			リセット時:00002	RAM バックアップ時:00002	R / W TAW4 / TW4A				
W43 CNTR1 出力制御ビット		0	CNTR1 出力無効						
VV-13	VV43 CNTKT 田分型地である。		CNTR1 出力有効	CNTR1 出力有効					
W42	PWM 信号		PWM 信号 " H " 期間拡張機 <mark>能無効</mark>						
VV42	" H " 期間拡張機能制御ビット	1	PWM信号"H"期間拡張機能有効						
W41	タイマ4制御ビット	0	停止(状態保持)						
VV41		1	動作						
10/40	タイマ 4 カウントソース選択ビット	0	Xin入力						
W40		1	プリスケーラ出力(ORCLK)の2分周信号						

					,	
·						
	タイマ制御レジスタ W5		リセッ	ト時:00002	RAM バックアップ時:状態保持	R / W TAW5 / TW5A
W53	使用しません	0	この	ビットに機能はあり)ませんがR/wは可能です	
W52	周期計測回路制御ビット	0	停止 動作			
		W51	W50		カウントソース	
W51		0 0		オンチップオシレ	オンチップオシレータ(f(RING)/16)	
	周期計測対象信号選択ビット	0 1		CNTR0 端子入力		
W50	'0	1 0		INTO 端子入力		
			1	使用禁止		

	タイマ制御レジスタ W6		リセット時:00002	RAM バックアップ時:状態保持	R / W TAW6 / T	V ΓW6A
W63 CNTR1 端子入力カウントエッジ選択ビット	0	立ち下がりエッジ				
*****		1	立ち上がりエッジ			
W62 CNTRO 端子入力力ウ	CNTR0 端子入力カウントエッジ選択ビット	0	立ち下がりエッジ			
VV02			立ち上がりエッジ			
W61	CNTR1 端子出力自動制御回路選択ビット	0	CNTR1 端子出力自動制	御回路非選択		
VVO1	CNTRT 蛹丁山刀自動制御凹路選択にット	1	CNTR1 端子出力自動制	御回路選択		
MCa	D6 / CNTR0 端子機能選択ビット	0	D6 入出力 / CNTR0 入7	ל		
W60		1	CNTRO入出力/D6入7	ל		

注1. "R"は読み出し可、"W"は書き込み可を表します。
2. この機能はタイマ3カウント開始同期回路選択時(I2o = "1")にのみ有効です。

^{3.} タイマ3カウントカウントソースに CNTR1 入力を選択した場合は、ポート C 出力は無効になります。

	A/D 制御レジスタ Q1		リセット時 : 00002	RAM バックアップ時:状態保持	R / W TAQ1 / TQ1/		
Q13	Q13 A/D 動作モード選択ビット		A/D 変換モード				
QIS	NO MIFC I MINCOI	0	コンパレータモード	コンパレータモード			
Q12	Q12 使用しません	0					
Q12	KW OS EM	1	│ このビットに機能はありませんが R /W は可能です。 │				
Q11	使用しません	0	ーのビットに機能はまり	1 + 사 / 杉 D AA/나파완조국			
Q I I		1	- このビットに機能はありませんが R /W は可能です。 -				
040		0	AIN0				
Q10	アナログ入力端子選択ビット	1	AIN1				

	A/D 制御レジスタ Q2		リセット時:00002	RAM バックアップ時: 状態保持	R / W TAQ2 / TQ2A		
Q23	O23 使用しません		このビットに機能はありませんが R /W は可能です。				
Q2 0		1		CETON IN INC.			
Q22	Q22 使用しません	0					
QZ2	KW OK EN	1	っこのビットに機能はありません <mark>が R /W</mark> は可能です。				
Q21	P61 / AIN1 端子機能選択ビット	0	P61	, O			
QZ1	FOI / AINI 姉 J IXR BIN C クト	1	AIN1				
000		0	P60	•			
Q20	FOU / AINU 姉丁機能選択しゅト	1	AIN0				

	A/D 制御レジスタ Q3	リセ	ット時:00002	RAM バックアップ時:状態保持	R / W TAQ3 / TQ3A
Q33	使用しません	0 = 0	のビットに機能はあり	〕ませんが R /W は可能です。	
Q32	A/D 変換器動作クロック選択ビット		ンストラクションク[ンチップオシレータ		
		Q31 Q30		分周比	
Q31		0 0	6分周		
	A/D 変換器動作クロック分周比選択ビット	0 1	12 分周		
Q30	1 0	24 分周	24 分周		
		11	48 分周		

注:"R"は読み出し可、"W"は書き込み可を表します。

+-		リセット時:00002 R		RAM バックアップ時:状態保持	R / W TAK0 / TK0A
K03	ポートP12、P13	0	キーオンウェイクアップ	プ無効	
1103	キーオンウェイクアップ制御ビット	1	キーオンウェイクアップ	プ有効	
K02	ポートP10、P11	0	キーオンウェイクアップ	プ無効	
I NO2	キーオンウェイクアップ制御ビット	1	キーオンウェイクアップ	プ有効	
K01	ポートP02、P03	0	キーオンウェイクアップ	プ無効	
KU1	キーオンウェイクアップ制御ビット	1	キーオンウェイクアップ	プ有効	
I/Oo	ポートP00、P01	0	キーオンウェイクアップ	プ無効	
K00	キーオンウェイクアップ制御ビット	1	キーオンウェイクアップ	プ有効	

+	キーオンウェイクアップ制御レジスタ K1 リセット時: 00002		RAM バックアップ時:状態保持	R / W TAK1 / TK1A		
K13	ポートP02、P03	0	レベル復帰			
KIS	復帰条件選択ビット	1 0	エッジ復帰			
K12	ポートP02、P03		立ち下がり波形 / " L " I	ノベル		
N12	有効波形/レベル選択ビット	1	立ち上がり波形 / " H "	レベル		
K11	ポートP00、P01	0	レベル復帰	10		
KI1	復帰条件選択ビット	1	エッジ復帰			
1/4-	ポートP00、P01	0	立ち下がり波形 / " L " I	ノベル		
K10	有効波形 / レベル選択ビット	1	立ち上がり波形 / " H "	レベル		

+	ーオンウェイクアップ制御レジスタ K2		リセット時:00002	RAM バックアップ時:状態保持	R / W TAK2 / TK2A
K23	INT1 端子 復帰条件選択ビット	0	レ <mark>ベル復</mark> 帰 エ <mark>ッ</mark> ジ復帰		
K22	INT1 端子 キーオンウェイクアップ制御ビット	0	キーオンウェイクアップ キーオンウェイクアップ		
K21	INTO 端子 復帰条件選択ビット	0	レベル復帰 エッジ復帰		
K20	INTO 端子 キーオンウェイクアップ制御ピット	0	キーオンウェイクアップ		
	ー インフェインンの入町町にあり	1	キーオンウェイクアップ	7有効	

注:" R "は読み出し可、" W "は書き込み可を表します。

	プルアップ制御レジスタ PU0	リセット時:00002 RAM バックアップ時:状態保持 _{T,}		R / W RAM バックアップ時:状態保持 TAPU0 / TPU0A
PU03	ポート P03	0	プルアップトランジス	タOFF
1 003	プルアップトランジスタ制御ビット	1	プルアップトランジス	タON
ポート P02 PU02	0	プルアップトランジス	タ OFF	
F 002	プルアップトランジスタ制御ビット	1	プルアップトランジス	タON
PU01	ポート P01	0	プルアップトランジス	タ OFF
P001	プルアップトランジスタ制御ビット	1	プルアップトランジス	タON
ポート P00	1	0	プルアップトランジス	タ OFF
PU00	プルアップトランジスタ制御ビット	1	プルアップトランジス	タON

	プルアップ制御レジスタ PU1		リセット時:00002	RAM バックアップ時:状態保持 TAPU1 / TPU1A
PU13	ポート P13	0	プルアップトランジス	タOFF
1 013	プルアップトランジスタ制御ビット	1	プルアップトランジス	タON
ポート P12 PU12 プリフップト = > こごフ クキリタロブ・・・ト	0	プルアップトランジス	タOFF	
F U 12	プルアップトランジスタ制御ビット	1	プルアップトランジス	タON
PU11	ポート P11	0	プルアップトランジス	タOFF
PUII	プルアップトランジスタ制御ビット	1	プルアップトランジス	タON
ポート P10	1 10 10	0	プルアップトランジス	タ OFF
PU10	プルアップトランジスタ制御ビット	1	プルアップトランジス	タON

注: R "は読み出し可、"W"は書き込み可を表します。

	ポート出力形式制御レジスタ FR0		リセット時:00002 RAM バックアップ時:状態保		W TFR0A	
FR03	ポートP12 , P13		Nチャネルオープンドし	レイン出力		
1 103	出力形式選択ビット	0 Nチャネルオープンドレイン出力 1 CMOS 出力 0 Nチャネルオープンドレイン出力 1 CMOS 出力 0 Nチャネルオープンドレイン出力 1 CMOS 出力 1 CMOS 出力				
FR02	ポートP10 , P11		N チャネルオープンドレイン出力			
FRU2	出力形式選択ビット	0 Nチャネルオープンドレイン出力 1 CMOS 出力 0 Nチャネルオープンドレイン出力 1 CMOS 出力 0 Nチャネルオープンドレイン出力 1 CMOS 出力 1 CMOS 出力 0 Nチャネルオープンドレイン出力 0 Nチャネルオープンドレイン出力				
FR01	ポートP02,P03	0	Nチャネルオープンドし	レイン出力		
FRUI	出力形式選択ビット	1	CMOS 出力			
ED0s	ポートP00,P01	0	Nチャネルオープンドレイン出力			
FR00	出力形式選択ビット	1	CMOS 出力			

				6	
	ポート出力形式制御レジスタ FR1	リセット時:00002 F		RAM バックアップ時:状態保持	W TFR1A
FR13	ポート D3	0	Nチャネルオープンドレ	レイン出力	
FKI3	出力形式選択ビット	1	CMOS出力		
FR12	ポート D2	0	Nチャネルオープンドレ	ノイン出力	
FKIZ	出力形式選択ビット	1 C	CMOS 出力	.0	
FR11	ポートD1	0	Nチャネルオープンドレ	ノイン出力	
FRII	出力形式選択ビット	1	CMOS 出力		
ED4-	ポート Do	0	Nチャネルオープンドレ	レイン出力	
FR10	出力形式選択ビット	1	CMOS 出力		

	ポート出力形式制御レジスタ FR2		リセット時:00002	RAM バックアップ時:状態保持	W TFR2A
FR23	使用しません	0	このビットに機能はあり)ませんがwは可能です	
FR22	D6 / CNTR0 端子		Nチャネルオープンドし	レイン出力	
11122	出力形式選択ビット	1	CMOS 出力		
FR21	D5 端子	0	Nチャネルオープンドし	レイン出力	
FRZI	出力形式選択ビット	1	CMOS 出力		
ED0°	D4 端子	0	Nチャネルオープンドし	レイン出力	
FR20	出力形式選択ビット	1	CMOS 出力		

	ポート出力形式制御レジスタ FR3		リセット時:00002	RAM バックアップ時:状態保持	W TFR3A			
FR33	ポートP53	0	Nチャネルオープンドし	・レイン出力				
11103	出力形式選択ビット	1	1 CMOS 出力					
ポート P52 FR32		0	0 Nチャネルオープンドレイン出力					
FK32	出力形式選択ビット	1	CMOS 出力					
FR31	ポート P51	0	Nチャネルオープンドレイン出力					
FR31	出力形式選択ビット	1	CMOS出力					
ポート P50		0	Nチャネルオープンドレイン出力					
FR30	出力形式選択ビット	1	CMOS出力					

汎用レジスタ

701110000			
8 ビット汎用レジスタ SI	リセット時:不定	RAM バックアップ時:不定	R/W
8 ビットの汎用レジスタです。 TSIAB、TABSI 命令によりレジスタ A, B との間で 8 ビッ	トのデータ転送ができます。		

注 . " R " は読み出し可、" W " は書き込み可を表します。

命令

4584グループは154種の命令を持っています。 命令記号一覧表、命令機能別索引、アルファベット順 機 械語命令一覧、機能分類別 機械語命令一覧及び命令コード 対応表について説明します。

命令記号一覧表

記	号	内容	記号	内容
Α		レジスタ A(4ビット)	PS	プリスケーラ
В		レジスタ B(4ビット)	T1	タイマ1
DR		レジスタ DR(3ビット)	T2	タイマ2
E		レジスタ E(8ビット)	T3	タイマ3
V1		割り込み制御レジスタ V1(4ビット)	T4	タイマ4
V2		割り込み制御レジスタ V2(4ビット)	T1F	タイマ1割り込み要求フラグ
I 1		割り込み制御レジスタ 11(4ビット)	T2F	タイマ2割り込み要求フラグ
12		割り込み制御レジスタ 12(4ビット)	T3F	タイマ3割り込み要求フラグ
MR		クロック制御レジスタ MR(4ビット)	T4F	タイマ4割り込み要求フラグ
RG		クロック制御レジスタ RG(1ビット)	WDF1	ウォッチドッグタイマフラグ
PA		タイマ制御レジスタ PA(1ビット)	WEF	ウォッチドッグタイマイネーブルフラグ
W1		タイマ制御レジスタ W1(4ビット)	INTE	割り込み許可フラグ
W2		タイマ制御レジスタ W2(4ビット)	EXF0	外部0割り込み要求フラグ
W3		タイマ制御レジスタ W3(4ビット)	EXF1	外部1割り込み要求フラグ
W4		タイマ制御レジスタ W4(4ビット)	P	パワーダウンフラグ
W5		タイマ制御レジスタ W5(4ビット)	ADF	A/D変換終了フラグ
W6		タイマ制御レジスタ WG 4ビット)	ADI	
Q1		ノイ く 的	D. C.	ポート D(7ビット)
Q2		A/D制御レジスタ Q2(4ビット)	D P0	ポート P() 4ビット)
		A/D制御レジスタ Q3 4ビット)	P1	1
Q3		1		ポート P1(4ビット)
PU0		プルアップ制御レジスタ PU((4ビット)	P2	ポート P2(3ビット)
PU1		プルアップ制御レジスタ PU1(4ビット)	P3	ポート P3(4ビット)
FR0		ポート出力形式制御レジスタ FRQ 4ビット)	P4	ポート P4(4ビット)
FR1		ポート出力形式制御レジスタ FR1(4ビット)	P5	ポート P5(4ビット)
FR2		ポート出力形式制御レジスタ FR2(4ビット)	P6	ポート P6(4ビット)
FR3		ポート出力形式制御レジスタ FR3(4ビット)		A10 W1
K0		キーオンウェイクアップ制御レジスタ KO(4ビット)		16進変数
K1		キーオンウェイクアップ制御レジスタ K1(4ビット)	, ,	16進変数
K2		キーオンウェイクアップ制御レジスタ K2(4ビット)	Z	16進変数
SI		汎用レジスタS(8ビット)	р	16進変数
Χ		レジスタ X(4ビット)	n	16進定数
Υ		レジスタ Y(4ビット)	i	16進定数
Z		レジスタ <i>I</i> (2ビット)	j	16進定数
DP		データポイン <i>タ</i> (10ビット)	A3 A2 A1 A0	16進変数 A の2進表記(他も同様)
		(レジスタX ,Y Zで構成)		
PC		プ <mark>ロ</mark> グラムカウン <i>タ</i> (14ビット)		データの移動する方向
РСн		プロ <mark>グラム</mark> カウンタの上位7ビット	()	レジスタ メモリなどの内容
PCL		プログラムカウンタの下位7ビット	-	否定 ,命令実行後もフラグは不変
SK		スタックレジス <i>タ</i> (14ビット×8)	M(DP)	データポインタで指定されたRAMの番地
SP		スタックポインタ(3ビット)	a	a6 a5 a4 a3 a2 a1 a0 番地を示すラベル
CY		キャリフラグ	ра	p6 p5 p4 p3 p2 p1 p0 ページ内の a6 a5 a4 a3 a2 a1 a0
RPS		プリスケーラリロードレジスタ(8ビット)		番地を示すラベル
R1		タイマ1リロードレジスタ(8ビット)		
R2		タイマ2リロードレジスタ(8ビット)	C + x	16進数 C + 16進数 x
R3		タイマ3リロードレジスタ(8ビット)		
R4L		タイマ4リロードレジスタ(8ビット)	?	?の前に示された状態の判定
R4H		タイマ4リロードレジスタ(8ビット)		レジスタやメモリ間でのデータ交換
RPS		リロードレジスタRPS(8ビット)		

注.命令実行によりスキップが生じた場合は、次の命令を無効にするのみで、プログラムカウンタの内容 + 2を実行するわけではありません。 したがって、スキップが生じなくてもサイクル数は変化しません。 ただし、TABP p RT RTS命令がスキップされた場合、サイクル数は"1"となります。

命令機能別索引

分類	命令記号	機能	掲載ページ	分類	命令記号	機能	掲載ページ
	TAB	(A) (B)	104 ,124		LA n	(A) n ,n = 0 ~ 15	92 ,126
	ТВА	(B) (A)	114 ,124		ТАВР р	(SP) (SP) + 1 (SK(SP)) (PC)	106 ,126
	TAY	(A) (Y)	113 ,124			(PCH) p (PCL) (DR2 ~ DR0 A3 ~ A0)	
	TYA	(Y) (A)	122 ,124			(DR2) 0 (DR1, DR0) (ROM(PC)9, 8)	
レジ	TEAB	(E7 ~ E4) (B) (E3 ~ E0) (A)	114 ,124			(B) (ROM(PC))7~4 (A) (ROM(PC))3~0 (PC) (SK(SP))	
レジスタ間転送命令	TABE	(B) (E7 ~ E4) (A) (E3 ~ E0)	106 ,124		0.04	(SP) (SP) - 1	05 106
転送	TDA	(DR2 ~ DR0) (A2 ~ A0)	114 ,124		AMC	(A) (A) + (M(DP) + (C)()	85 ,126
命令	TAD	(A2 ~ A0) (DR2 ~ DR0) (A3) 0	107 ,124	演算命令	AMC	(A) (A) + (M(DP) + (CY) (CY) Carry	85 ,126
	TAZ	(A1 A0) (Z1 Z0)	113 ,124	~	A n	(A) (A) + n η = 0 ~ 15	85 ,126
		(A3 A2) 0			AND	(A) (A) AND (M(DP))	86 ,126
	TAX	(A) (X)	113 ,124		OR	(A) (A) OR (M(DP))	95 ,126
	TASP	(A2 ~ A0) (SP2 ~ SP0) (A3) 0	111 ,124	C	SC	(CY) 1	98 ,126
R	LXY x ,y	(X) x x = 0 ~ 15	92 ,124	C	RC	(CY) 0	96 ,126
A M		(Y) y y = 0 ~ 15	- < 0		SZC	(CY) = 0 ?	102 ,126
アド	LZ z	(Z) $z z = 0 \sim 3$	92 ,124		CMA	(A) (\overline{A})	88 ,126
アドレス命令	INY	(Y) (Y) + 1	92 ,124		RAR	CY A3A2A1A0	95 ,126
令	DEY	(Y) (Y) - 1	89 ,124	Ľ	SBj	(Mj(DP)) 1 j = 0 ~ 3	97 ,126
	ТАМ ј	(A) (M(DP)) (X) (X) EXOR (j) j = 0 ~ 15	109 ,124	ビット操作命令	RB j	(Mj(DP)) 0 j = 0 ~ 3	95 ,126
R A	XAM j	(A) (M(DP))	122 ,124	命令	SZB j	$(Mj(DP)) = 0$? $j = 0 \sim 3$	102 ,126
M ・ レ	VAND:	(X) (X) EXOR (j) $j = 0 \sim 15$	400 404	比較	SEAM	(A) = (M(DP)) ?	99 ,126
	XAMD j	(A) (M(DP)) (X) (X) EXOR (j) j = 0 ~ 15 (Y) (Y) - 1	123 ,124	命令	SEA n	(A) = n? n = 0 ~ 15	99 ,126
り間に転	XAMI j		123 ,124		Ва	(PCL) a6 ~ a0	86 ,128
ジスタ間転送命令	XAWI J	(A) (M(DP)) (X) (X) EXOR (j) j = 0 ~ 15 (Y) (Y) + 1	123 ,124	ブランチ命令	BLpa	(PCH) p (PCL) a6 ~ a0	86 ,128
	ТМА ј	(M(DP)) (A) (X) (X) EXOR (j) ; = 0 ~ 15	117 ,124	令	BLA p	(PCH) p (PCL) (DR2 ~ DR0 A3 ~ A0)	86 ,128

注.M34584MD/EDの場合 p = 0 ~ 127です。

命令機能別索引(続き)

分類	能別祭5(続き 命令記号		掲載ページ	分類	命令記号	機能	掲載ページ
	ВМ а	(SP) (SP) + 1	87 ,128		TPAA	(PA ₀) (A ₀)	117 ,130
サブ	(PCH) 2 (PCL) a6 ~ a0				TAW1	(A) (W1)	111 ,130
ルー		, ,	87 ,128		TW1A	(W1) (A)	120 ,130
チン呼び出し命令		07 ,120	0	TAW2	(A) (W2)	112 ,130	
び 出		(PCL) a6 ~ a0			TW2A	(W2) (A)	121 ,130
し命令	BMLA p	(SP) (SP) + 1 (SK(SP)) (PC)	87 ,128		TAW3	(A) (W3)	112 ,130
		(PCH) p (PCL) (DR2 ~ DR0 A3 ~ A0)			TW3A	(W3) (A)	121 ,130
	RTI	(PC) (SK(SP))	97 ,128		TAW4	(A) (W4)	112 ,130
Ų		(SP) (SP) - 1	07 ,120		TW4A	(W4) (A)	121 ,130
ターン	RT	(PC) (SK(SP)) (SP) (SP) - 1	97 ,128		TAW5	(A) (W5)	112 ,130
ン命令	RTS	(PC) (SK(SP))	97 ,128		TW5A	(W5) (A)	121 ,130
	i i i	(SP) (SP) - 1	07 ,120		TAW6	(A) (W6)	113 ,130
	DI	(INTE) 0	89 ,128	0	TW6A	(W6) (A)	122 ,130
	EI	(INTE) 1	89 ,128	タイマ	TABPS	(B) (TPS7 ~ TPS4) (A) (TPS3 ~ TPS0)	106 ,132
	SNZ0	V10=0:(EXF0)=1? スキップ後 (EXF0) 0 V10=1:NOP	99 ,128	タイマ操作命令	TPSAB	(RPS7 ~ RPS4) (B) (TPS7 ~ TPS4) (B) (RPS3 ~ RPS0) (A)	117 ,132
	SNZ1	V11 = 0: (EXF1) = 1 ? スキップ後 (EXF1) 0	99 ,128			(TPS3 ~ TPS0) (A)	
	01710	V10 = 1:NOP	400 400		TAB1	(B) (T17 ~ T14) (A) (T13 ~ T10)	105 ,132
	SNZI0	112 = 1: (INT0) = " H "? 112 = 0: (INT0) = " L "?	100 ,130		T1AB	(R17 ~ R14) (B) (T17 ~ T14) (B)	103 ,132
割り込	SNZI1	122 = 1 : (INT1) = " H "? 122 = 0 : (INT1) = " L "?	100 ,130			(R13 ~ R10) (A) (T13 ~ T10) (A)	
割り込み制御命令	TAV1	(A) (V1)	111 ,130		TAB2	(B) (T27 ~ T24) (A) (T23 ~ T20)	105 ,132
一 令 —	TV1A	(V1) (A)	120 ,130		T2AB	(R27 ~ R24) (B)	103 ,132
	TAV2	(A) (V2)	111 ,130		12/13	(T27 ~ T24) (B) (R23 ~ R20) (A)	100 ,102
	TV2A	(V2) (A)	120 ,130			(T23 ~ T20) (A)	
	TAI1	(A) (I1)	107 ,130		ТАВ3	(B) (T37 ~ T34) (A) (T33 ~ T30)	105 ,132
	TI1A	(I1) (A)	115 ,130		ТЗАВ		103 ,132
	TAI2	(A) (I2)	108 ,130		13/10	(R37 ~ R34) (B) (T37 ~ T34) (B)	100,102
	TI2A	(I2) (A)	116 ,130			(R33 ~ R30) (A) (T33 ~ T30) (A)	
	4504ND/5D@#						

注.M34584MD/EDの場合 p = 0 ~ 127です。

命令機能別索引(続き)

分類	命令記号	機能	掲載ページ	分類	命令記号	機能	掲載ページ	
	TAB4	(B) (T47 ~ T44) (A) (T43 ~ T40)	105 ,132		CLD	(D) 1	87 ,134	
	T4AB	(R4L7 ~ R4L4) (B)	104 ,132		RD	$(D(Y))$ 0 $(Y) = 0 \sim 6$	96 ,134	
	ITAD	(T47 ~ T44) (B)	104 ,132		SD	$(D(Y))$ 1, $(Y) = 0 \sim 6$	98 ,134	
		(R4L3 ~ R4L0) (A) (T43 ~ T40) (A)			SZD	$(D(Y)) = 0$? $(Y) = 0 \sim 6$	103 ,134	
	T4HAB	(R4H7 ~ R4H4) (B) (R4H3 ~ R4H0) (A)	104 ,132		RCP	(C) 0	96 ,134	
	TR1AB		119 ,132		SCP	(C) 1	98 ,134	
	IKIAD	(R17 ~ R14) (B) (R13 ~ R10) (A)	119,132		TAPU0	(A) (PU0)	109 ,136	
_	TR3AB	(R37 ~ R34) (B) (R33 ~ R30) (A)	119 ,132		TPU0A	(PU0) (A)	118 ,136	
タイマ	T4R4L	(T47 ~ T40) (R4L7 ~ R4L0)	104 ,132		TAPU1	(A) (PU1)	110 ,136	
イマ操作命令				入出	TPU1A	(PU1) (A)	118 ,136	
命令	SNZT1	V12=0:(T1F)=1? スキップ後(T1F) 0	101 ,134	人出力命令	ТАКО	(A) (K0)	108 ,136	
	ONITTO	V12 = 1:NOP	404 404	`	TK0A	(K0) (A)	116 ,136	
	SNZT2	V13 = 0:(T2F) = 1 ? スキップ後 (T2F) 0 V13 = 1:NOP	101 ,134	0	TAK1	(A) (K1)	108 ,136	
	ONITTO		404 404	c	TK1A	(K1) (A)	116 ,136	
	SNZT3	V20 = 0:(T3F) = 1 ? スキップ後 (T3F) 0 V20 = 1:NOP	101 ,134		TAK2	(A) (K2)	108 ,136	
	SNZT4	V21 = 0:(T4F) = 1?	101 ,134		TK2A	(K2) (A)	116 ,136	
	ONZIT	スキップ後 (T4F) 0 V21 = 1:NOP	101,134	101,134		TFR0A	(FR0) (A)	114 ,136
	IAP0	(A) (P0)	90 ,134		TFR1A	(FR1) (A)	115, 136	
	OP0A	(P0) (A)	93 ,134		TFR2A	(FR2) (A)	115 ,136	
	IAP1				TFR3A	(FR3) (A)	115 ,136	
			90 ,134		СМСК	セラミック共振回路選択	88 ,136	
	OP1A	(P1) (A)	93 ,134		CRCK	RC発振回路選択	88 ,136	
λ	IAP2	(A2 ~ A0) (P22 ~ P20) (A3) 0	90 ,134	2	СҮСК	水晶発振回路選択	88 ,136	
入出力命令	OP2A	(P22 ~ P20) (A2 ~ A0)	93 ,134	クロック制御命令	TRGA	(RG0) (A0)	119 ,136	
†	IAP3	(A) (P3)	91 ,134	制御	TAMR	(A) (MR)	109 ,136	
	ОРЗА	(P3) (A)	94 ,134	令	TMRA	(MR) (A)	117 ,136	
	IAP4	(A) (P4)	91 ,134					
	OP4A	(P4) (A)	94 ,134					
	IAP5	(A) (P5)	91 ,134					
	OP5A	(P5) (A)	94 ,134					
	IAP6	(A) (P6)	91 ,134					
	OP6A	(P6) (A)	94 ,134					

命令機能別索引(続き)

分類	命令記号	機能	掲載ページ	分類	命令記号	機能	掲載ページ
	TABAD	A/D変換モード時; (B) (AD9~AD6)	106 ,138		NOP	(PC) (PC) + 1	93 ,138
		(A) (AD5~AD2) コンパレータモード時;			POF	RAMバックアップモードへ遷移	95 ,138
		(B) (AD7 ~ AD4) (A) (AD3 ~ AD0)			EPOF	POF命令有効	90 ,138
	TALA	(A3 A2) (AD1 AD0)	109 ,138		SNZP	(P) = 1 ?	100 ,138
		(A1 A0) 0			WRST	(WDF1) = 1 ? スキップ後 (WDF1) 0	122 ,138
	TADAB	(AD7 ~ AD4) (B) (AD3 ~ AD0) (A)	107 ,138	その他	DWDT	ウォッチドッグタ <mark>イマ</mark> 機能停止許可	89 ,138
	ADST	(ADF) 0 A/D変換スタート	85, 138		RBK	TABP p命令実行時:p6 0	96 ,138
	SNZAD	V22 = 0 : (ADF) = 1 ? スキップ後 (ADF) 0	100 ,138		SBK	TABP p命令実行時:p6 1	98 ,138
		V22 = 1:NOP			SVDE	RAMバックアップ時: 電圧低下検出回路有効	102 ,138
A /	TAQ1	(A) (Q1)	110 ,138		SRST	システムリセット発生	102 ,138
, D 変	TQ1A	(Q1) (A)	118 ,138		TABSI	(B) (SI7 ~ SI4)	107 ,138
D変換命令	TAQ2	(A) (Q2)	110 ,138	C		(A) (SI3 ~ SI0)	
`	TQ2A	(Q2) (A)	118 ,138	G	TSIAB	(SI7 ~ SI4) (B) (SI3 ~ SI0) (A)	120 ,138
	TAQ3	(A) (Q3)	110 ,138				
	TQ3A	(Q3) (A)	119 ,138				

し 間 地域話令へ上勢

アルファベット順]機械語命令一覧				
An (Add n and accumulator)				
機械語:D9 D0	語数	サイクル数	フラグCY	スキップ条件
0 0 0 1 1 0 n n n n 2 0 6 n 16	1	1	_	オーバフロー = 0
幾能:(A) (A) + n n = 0 ~ 15	分類:演算命令			
				フィールドの値nを加え
				ます。キャリフラグ(CY)
		は変化しません		
				のまま次の命令を実行し
	9.	オーハフローし	なければ次の命令	ŷをスキップします。 -
				X.
ADST (A/D conversion STart)				0
機械語 : D9 D0	語数	サイクル数	フラグCY	スキップ条件
1 0 1 0 0 1 1 1 1 1 1 ₂ 2 9 F ₁₆	1	1		-
WAY (ADE)	/*\\\ \\ \\\\\\\\\\\\\\\\\\\\\\\\\\\\\			
機能 :(ADF) 0、	分類:A/D変換		(ADE) ± 5 H 3 (6)	
Q13 = 0 : A/D変換開始 Q13 = 1 : コンパレータ動作開始)し、A/D変換モード時(A タ が' 0 'のとき)はA/D変換
Q13 = 1. コンハレー・タ動作用知			, ,	3かりのとさ /はA/Dを19 スタQ1のビット3(Q13)の
			いパレータ動作を シパレータ動作を	
			2712 2 ±311 C	
	6			
AM (Add accumulator and Memory)				
機械語: D9 Do	語数	サイクル数	フラグCY	 スキップ条件
0 0 0 0 0 0 1 0 1 0 2 0 0 A	1	1	_	-
16				
機能:(A) (A) + (M(DP))	分類:演算命令	 →		
			M(DP)の内容を加	えます。その結果は、レ
O'	スタ	Aに格納されます	・ 。キャリフラグ(C	Y)の内容は変化しません。
AMC (Add accumulator, Memory and Carry)				
機械語:D9 Do	語数	サイクル数	フラグCY	スキップ条件
0 0 0 0 0 0 1 0 1 1 ₂ 0 0 B ₁₆	1	1	0/1	-
機能:(A) (A) + (M(DP)) + (CY)	分類:演算命令	\$	<u> </u>	
(CY) キャリ	詳細説明:レシ	ブスタAの内容に	M(DP)の内容とキ	ャリフラグ(CY)の内容を
	えま	す。その結果は	レジスタAとフラ	グCYに格納されます。

#械語:D9	語数 1 分類:演算命令	サイクル数 1	フラグCY -	スキップ条件 -
能能:(A) (A) AND (M(DP))				
	÷¥4m÷×n0 . 1 .	→		
		ゾスタAの内容とⅠ ∙ジスタAに格納る		理積をとります。その約
				*
a (Branch to address a)				
(根語: D9	語数 1	サイクル数 1	フラグCY ー	スキップ条件 - -
機能:(PCL) a6~a0	分類:ブラン	チ命令		
	詳細説明:ペ-	- ジ内ブランチ:	同一ページのa番	地へブランチします。
	図音占・ブラン	マチキはこの会会	この方在するペーミ	ジ内で指定してください
L n a (Propob Long to address a in page n)	NO.			
L p,a (Branch Long to address a in page p) 械語: D9	語数	サイクル数	フラグ C Y	スキップ条件
0 0 1 1 1 p4 p3 p2 p1 p0 2 0 F p 16	2	2	_	-
1 0 ps a6 as a4 a3 a2 a1 a0 2 2 p +a a 16	分類:ブランラ			
能:(PCH) p	詳細説明:ペ- 	−ジ外ブランチ:	pページのa番地/	ヘブランチします。
能:(PCH) p (PCL) a6~a0	留意点:M345	84MD/EDの場合	p=0~127です。	
LA p (Branch Long to address (D)+(A) in page	(n)			
	語数	サイクル数	フラグCY	スキップ条件
0 0 0 0 1 0 0 0 0 2	2	2	-	-
1 0 p5 p4 0 0 p3 p2 p1 p0 2 2 p p p 16		-ジ外ブランチ:		タDとレジスタAの内容 ヽブランチします。
能:(PCH) p (PCL) (DR2~DR0、A3~A0)	留意点:M345	84MD/EDの場合	p=0~127です。	

BM a (Branch and Mark to address a in page 2) 機械語: D9 D0	語数	サイクル数	フラグCY	スキップ条件
0 1 0 a6 a5 a4 a3 a2 a1 a0 2 1 a a 16	1	1	_	-
幾能:(SP) (SP) + 1	分類:サブル-	」 −チン呼び出し命	 	
(SK(SP)) (PC)	詳細説明:2ペ	ージのサブルー	チン呼び出し:2/	ページのa番地のサブルー
(PCH) 2	ンを	呼び出します。		
(PCL) a6 ~ a0				
	1			き込まれたサブルーチン
				出すことができます。サ
				すので、スタックオーバ
	ならな	いよう注意して	くたさい。	
3ML p,a (Branch and Mark Long to address a in	page p)			
機械語 : D9	語数	サイクル数	フラグCY	スキップ条件
0 0 1 1 0 p4 p3 p2 p1 p0 2 0 +p p 16	2	2		-
1 0 p5 a6 a5 a4 a3 a2 a1 a0 2 2 p a a	分類:サブル-	_ -チン呼び出し命	令	
1 0 5 40 40 44 43 42 41 40 2 2 +a 4 16				番地のサブルーチンを呼
	出し	ます。		
幾能:(SP) (SP) + 1		\circ		
(SK(SP)) (PC)			p=0~127です。	
(РСн) р				ルですので、スタックオ
(PCL) a6 ~ a0	ハにな	らないよう注意	してくたさい。	
				
			コニガCV	フナップタ件
機械語: D9 D0	語数	サイクル数	フラグCY	スキップ条件
			フラグ C Y -	スキップ条件
機械語: D9	語数 2	サイクル数 2	-	スキップ条件 -
幾械語: D9 D0	語数 2 分類: サブル-	サイクル数 2 - チン呼び出し命	- 3令	-
機械語: D9	語数 2 分類:サブル- 詳細説明:サフ	サイクル数 2 -チン呼び出し命 がルーチン呼び出	- 3令 し : pページのレ:	- ジスタDとレジスタAの内
機械語: D9	語数 2 分類:サブル- 詳細説明:サフ で指	サイクル数 2 -チン呼び出し命 がルーチン呼び出	- 3令 し : pページのレ:	- ジスタDとレジスタAの内
機械語: D9	語数 2 分類:サブル- 詳細説明:サフ で指	サイクル数 2 - チン呼び出し命 (ルーチン呼び出 定された(DR2D	- 3令 し : pページのレ:	- ジスタDとレジスタAの内
機械語: D9	語数 2 分類:サブルー 詳細説明:サブ で指 び出 留意点:M345	サイクル数 2 -チン呼び出し命 ブルーチン呼び出 定された(DR2D します。 84MD/EDの場合	- し:pページのレ: R1DR0A3A2A1A0 p=0~127です。	- ジスタDとレジスタAの内)2番地のサブルーチンを
機械語:D9	語数 2 分類: サブルー 詳細説明: サフ で指 び出 留意点: M345	サイクル数 2 -チン呼び出し命 パルーチン呼び出 定された(DR2D します。 84MD/EDの場合 チンネスティ	- し: pページのレ: R1DR0A3A2A1A0 p=0~127です。 ングは最大8レベ	- ジスタDとレジスタAの内)2番地のサブルーチンを
機械語:D9 D0	語数 2 分類: サブルー 詳細説明: サフ で指 び出 留意点: M345	サイクル数 2 -チン呼び出し命 ブルーチン呼び出 定された(DR2D します。 84MD/EDの場合	- し: pページのレ: R1DR0A3A2A1A0 p=0~127です。 ングは最大8レベ	- ジスタDとレジスタAの内)2番地のサブルーチンを
機械語: D9	語数 2 分類: サブルー 詳細説明: サフ で指 び出 留意点: M345	サイクル数 2 -チン呼び出し命 パルーチン呼び出 定された(DR2D します。 84MD/EDの場合 チンネスティ	- し: pページのレ: R1DR0A3A2A1A0 p=0~127です。 ングは最大8レベ	- ジスタDとレジスタAの内)2番地のサブルーチンを
0 0 0 0 1 1 0 0 0 0 2 0 3 0 16 1 0 p5 p4 0 0 p3 p2 p1 p0 2 2 p p 16 機能:(SP) (SP) + 1 (SK(SP)) (PC) (PCH) p	語数 2 分類: サブルー 詳細説明: サフ で指 び出 留意点: M345	サイクル数 2 -チン呼び出し命 パルーチン呼び出 定された(DR2D します。 84MD/EDの場合 チンネスティ	- し: pページのレ: R1DR0A3A2A1A0 p=0~127です。 ングは最大8レベ	- ジスタDとレジスタAの内)2番地のサブルーチンを
機械語: D9	語数 2 分類: サブルー 詳細説明: サフ で指 び出 留意点: M3450 サブル	サイクル数 2 - チン呼び出し命 パルーチン呼び出 定された(DR2D します。 84MD/EDの場合 ハーチンネスティ らないよう注意	- し:pページのレ: R1DR0A3A2A1A0 p=0~127です。 ングは最大8レベ してください。	- ジスタDとレジスタAの内)2番地のサブルーチンを .ルですので、スタックオ
機械語:D9	語数 2 分類:サブルー 詳細説明:サブ で出 留意点:M345 サブルー パにな	サイクル数 2 ・チン呼び出し命 パルーチン呼び出 定された(DR2D します。 84MD/EDの場合 ハーチンネスティ よらないよう注意 サイクル数 1	- し:pページのレ: R1DR0A3A2A1A0 p=0~127です。 ングは最大8レベ: してください。 フラグCY	- ジスタDとレジスタAの内)2番地のサブルーチンを .ルですので、スタックオ
機械語: D9	語数 2 分類:サブルー 詳細説明:サブ で出 留意点:M345 サブルー パにな	サイクル数 2 -チン呼び出し命 パルーチン呼び出 定された(DR2D します。 84MD/EDの場合 ハーチンネスティ はらないよう注意 サイクル数 1	- し:pページのレ: R1DR0A3A2A1A0 p=0~127です。 ングは最大8レベ: してください。 フラグCY	- ジスタDとレジスタAの内)2番地のサブルーチンを .ルですので、スタックオ
機械語: D9	語数 2 分類:サブルー 詳細説明:サブ で出 留意点:M345 サブルー パにな	サイクル数 2 ・チン呼び出し命 パルーチン呼び出 定された(DR2D します。 84MD/EDの場合 ハーチンネスティ よらないよう注意 サイクル数 1	- し:pページのレ: R1DR0A3A2A1A0 p=0~127です。 ングは最大8レベ: してください。 フラグCY	- ジスタDとレジスタAの内)2番地のサブルーチンを .ルですので、スタックオ
機械語: D9	語数 2 分類:サブルー 詳細説明:サブ で出 留意点:M345 サブルー パにな	サイクル数 2 ・チン呼び出し命 パルーチン呼び出 定された(DR2D します。 84MD/EDの場合 ハーチンネスティ よらないよう注意 サイクル数 1	- し:pページのレ: R1DR0A3A2A1A0 p=0~127です。 ングは最大8レベ: してください。 フラグCY	- ジスタDとレジスタAの内)2番地のサブルーチンを .ルですので、スタックオ
機械語: D9	語数 2 分類:サブルー 詳細説明:サブ で出 留意点:M345 サブルー パにな	サイクル数 2 ・チン呼び出し命 パルーチン呼び出 定された(DR2D します。 84MD/EDの場合 ハーチンネスティ よらないよう注意 サイクル数 1	- し:pページのレ: R1DR0A3A2A1A0 p=0~127です。 ングは最大8レベ: してください。 フラグCY	- ジスタDとレジスタAの内)2番地のサブルーチンを .ルですので、スタックオ
機械語: D9	語数 2 分類:サブルー 詳細説明:サブ で出 留意点:M345 サブルー パにな	サイクル数 2 ・チン呼び出し命 パルーチン呼び出 定された(DR2D します。 84MD/EDの場合 ハーチンネスティ よらないよう注意 サイクル数 1	- し:pページのレ: R1DR0A3A2A1A0 p=0~127です。 ングは最大8レベ: してください。 フラグCY	- ジスタDとレジスタAの内)2番地のサブルーチンを .ルですので、スタックオ
機械語: D9	語数 2 分類:サブルー 詳細説明:サブ で出 留意点:M345 サブルー パにな	サイクル数 2 ・チン呼び出し命 パルーチン呼び出 定された(DR2D します。 84MD/EDの場合 ハーチンネスティ よらないよう注意 サイクル数 1	- し:pページのレ: R1DR0A3A2A1A0 p=0~127です。 ングは最大8レベ: してください。 フラグCY	- ジスタDとレジスタAの内)2番地のサブルーチンを .ルですので、スタックオ

幾械語: <u>D9</u>	語数	サイクル数	フラグCY	スキップ条件
0 0 0 0 1 1 1 0 0 2 0 1 C 16	1	1	-	-
能:(A) (A)	分類:演算命	↓ 令		
			1の補数をレジス	タAに格納します。
				X
MCK (Clock select : ceraMic oscillation ClocK)				
機械語:D9 D0 1 0 0 1 1 0 1 0 2 2 9 A 16	<u>語数</u> 1	サイクル数 1	フラグ C Y -	スキップ条件 - -
幾能 : セラミック発振回路選択	分類:クロック	ク制御命令		
	詳細説明:メ	インクロックf(XIN	()にセラミック共	振回路を選択します。
	nce	9.		
CRCK (Clock select : Rc oscillation Clock)	7			
幾械語: <u>D9</u>	語数 1	サイクル数 1	フラグCY -	スキップ条件
1 0 1 0 0 1 1 0 1 1 ₂ 2 9 B ₁₆	'	'		
機能:RC発振回路選択	分類:クロッ			
⊘	詳細説明:メ	インクロックf(XII	N)にRC発振回路を	を選択します。
,0				
20				
¢,ov				
CYCK (Clock select : crYstal oscillation ClocK)				
幾械語: <u>D9</u>	語数	サイクル数	フラグCY	スキップ条件
	<u>語数</u> 1	サイクル数 1	フラグ C Y	スキップ条件 -
機械語: D9	1 分類:クロッ	1 ク制御命令	-	-
機械語: D9	1 分類:クロッ	1	-	-
機械語: D9 D0 1 0 0 1 1 1 0 0 1 2 2 9 D 16	1 分類:クロッ	1 ク制御命令	-	-
CYCK (Clock select : crYstal oscillation ClocK) 機械語: D9	1 分類:クロッ	1 ク制御命令	-	-
機械語: D9	1 分類:クロッ	1 ク制御命令	-	-
機械語: D9	1 分類:クロッ	1 ク制御命令	-	-



DEV (DE				
DEY (DEcrement register Y)	L= W/	11 22 112		- L -2-11
機械語: D9 D0	語数 1	サイクル数 1	フラグ C Y	スキップ条件 (Y) = 15
機能:(Y) (Y) - 1	分類:RAMア	 ドレス命令		
	詳細説明:レ	ジスタYの内容を	: - 1します。その	D結果、レジスタYの内容が
		"であれば、次の ま次の命令を実		√ます。" 15 '以外ならば、そ
				*
DI (Disable Interrupt)	⇒五米 6	# / A !! #b	n=#cv	フナ プタ <i>ル</i>
機械語: D9	<u>語数</u> 1	サイクル数 1	フラグ C Y -	スキップ条件 -
	分類:割り込み	1 年1 年1 年1		
機能:(INTE) 0			(INITE)をクリア	
		します。	(INTL) & J J J	(0)0、割り込め先生宗正が
		♪による割り込み oれます。	禁止は、DI命令	実行から1マシンサイクル後
	IC1 J 1.	J1129.		
	70			
DWDT (Disable WatchDog Timer)				
機械語: D9 D0	語数	サイクル数	フラグCY	スキップ条件
1 0 1 0 0 1 1 1 0 0 ₂ 2 9 C ₁₆	1	1	-	-
機能:ウォッチドッグタイマ機能停止許可	分類:その他	l.		
⊘ `				WRST命令によりウォッチ ・・・
	ドツ	グタイマ機能を	停止することが ⁻	できます。
,0				
El (Enable Interrupt)	1			
機械語: D9	語数	サイクル数	フラグCY	スキップ条件
$ \begin{array}{ c c c c c c c c c c c c c c c c c c c$	1	1	-	-
機能:(INTE) 1	分類:割り込み	り制御命令		
)込み許可フラク します。	ブ(INTE)をセット	(1)し、割り込み発生可能状
		ノー トラ 中ルケン・	하하다 만소스	カウにもとく マンス・サンケリ
		たよる割り込み われます。	計りは、日命令(D実行から1マシンサイクル
	1			



EPOF (Enable POF instruction)				
機械語: D9 D0	語数 1	サイクル数 1	フラグ C Y -	スキップ条件 -
機能:POF命令有効	分類:その他			
1900 TO THE C 15700		OF命令を実行す	ると、直後のPC	PF命令が有効になります。
			. (*
IAP0 (Input Accumulator from port P0)				
機械語: Do	<u>語数</u> 1	サイクル数 1	フラグ C Y -	<u>スキップ条件</u> -
機能:(A) (P0)	分類:入出力部		1 2 2 4 4 4 4	\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\
	詳細説明:示・ 	- FP0の人刀を、	レジスタAへ転	法します。
		0		
	60			
IAP1 (Input Accumulator from port P1)				
機械語: D9	語数 1	サイクル数 1	フラグ C Y	スキップ条件 -
機能 :(A) (P1)	分類:入出力部	 命令		
			レジスタAへ転	送します。
O				
IAP2 (Input Accumulator from port P2)	⇒五米/5	サノカリ粉	コニガムソ	フナ ポ タル
機械語: D9 D0 1 1 0 0 0 1 0 2 2 6 2 16	語数 1	サイクル数 1	フラグ C Y -	スキップ条件 -
機能:(A2~A0) (P22~P20)	分類:入出力			
(A3) 0			レジスタAへ転	送します。

AP3 (Input Accumulator from port P3)		T		
幾械語 ; <u>D</u> 9	語数	サイクル数	フラグCY	スキップ条件
1 0 0 1 1 0 0 0 1 1 2 2 6 3	1	1	-	-
機能:(A) (P3)	分類:入出力部			
	詳細説明:ポ-	- トP3の入力を、	レジスタAへ転	送します。
				*
	l			
IAP4 (Input Accumulator from port P4)	<u></u> =5 %h	サノカリ粉	l n=#cv	フナ ポ タル
機械語:D9 D0	語数	サイクル数 1	フラグCY	スキップ条件
1 0 0 1 1 0 0 1 0 0 1 0 0 2	1	'		-
機能:(A) (P4)	分類:入出力	命令		
			レジスタAへ転送	します。
	# 1 MAI # 20 1 7 3 1 1 3 1	11.100,032	77777	
		A .		
	_ <	9		
IAP5 (Input Accumulator from port P5)				
機械語: D9 D0	語数	サイクル数	フラグCY	スキップ条件
1 0 0 1 1 0 0 1 0 1 2 2 6 5 16	1	1	-	-
	/XXX X III III			
機能 :(A) (P5)	分類:入出力:		レジスタAへ転送	
'0 -'	高干	- トトラの人力を、	レンスグAへ転送	U X 9。
, () [*]				
IAP6 (Input Accumulator from port P6)				
機械語 : D9	語数	サイクル数	フラグCY	スキップ条件
1 0 0 1 1 0 0 1 1 0 2 2 6 6 16	1	1	-	-
16				
機能:(A) (P6)	分類:入出力:			
	詳細説明:ポー	- トP6の入力を、	レジスタAへ転送	します。

<u> </u>	語数	サイクル数	フラグCY	スキップ条件
0 0 0 0 1 0 0 1 1 2 0 1 3	1	1	-	(Y) = 0
能:(Y) (Y) + 1	分類:RAMア	<u> </u> ドレス命令		
	詳細説明:レ	ジスタYの内容を	+1します。その	 結果、レジスタYの内
		であれば、次の命 ⋮次の命令を実行		す。" 0 '以外ならば、
A n (Load n in Accumulator)				
幾械語:D9	語数	サイクル数	フラグCY	スキップ条件
0 0 0 1 1 1 1 n n n n] 2 0 7 n] 16	1	1		連続記述
幾能:(A) n n = 0 ~ 15	分類:演算命令	<u> </u>		
210 (()			・ ールドの値nをレ:	ジスタAにロードしま
	LAf	命令を連続記述し	実行した場合は、	最初に実行したLA命
	除き	、以下に連続記	述されたLA命令は	はスキップされます。
	_ <	9		
	G			
XY x,y (Load register X and Y with x and y)				
機械語:De Do	語数	サイクル数	フラグCY	スキップ条件
1 1 x3 x2 x1 x0 y3 y2 y1 y0 2 3 x y 16	1	1	-	連続記述
後能:(X) x x = 0 ~ 15	- 分類:RAMア	⊥ ドレス命令		
(Y) y y = 0 ~ 15			ールドの値xをレ	ジスタXへ、イミディ
	トフ	ィールドの値yを	レジスタYへロー	ドします。LXY命令を
	記述	し実行した場合	は、最初に実行した	たLXY命令を除き、以
	連続	記述されたLXY	命令はスキップさ	れます。
▼				
Z z (Load register Z with z)	·			
機械語: <u>D9</u>	語数	サイクル数	フラグCY	スキップ条件
0 0 0 1 0 0 1 0 21 20 2 0 4 8 16	1	1	-	-
16				
・・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・	分類:RAMア	 ドレス命令		
			ィールドの値zをレ	ジスタZヘロードしま

NOP (No OPeration)				
B械語: D9	語数	サイクル数	フラグCY	スキップ条件
0 0 0 0 0 0 0 0 0 0 0 0 2	1	1	-	-
幾能:(PC) (PC) + 1	分類:その他	_		
	詳細説明:ノ	ーオペレーション	/:プログラムカウ	ウンタの値を+1します
	は変	ど化しません。		
				₩.
				1
OP0A (Output port P0 from Accumulator)				
機械語: <u>Do</u>	語数	サイクル数	フラグCY	スキップ条件
	1	1		-
幾能:(P0) (A)	分類:入出力	命令		
			、ポートP0へ出力	
	_ (2			
	6			
OP1A (Output port P1 from Accumulator)				
	語数	サイクル数	フラグCY	スキップ条件
	1	1	-	-
1 0 0 0 1 0 0 0 0 1 ₂ 2 2 1 ₁₆	'	'		
機能:(P1) (A)	分類:入出力			
			・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・	 カルます
·O-	птмшпло-73.	> X > X (0) F 3 G	. (л. т. т. т. т.	,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
, () [*]				
OP2A (Output port P2 from Accumulator)	17.90	11 22 11		<u> </u>
機械語:D9 D0	語数	サイクル数	フラグCY	スキップ条件
1 0 0 0 1 0 0 1 0 2 2 2 2 16	1	1	-	-
機能:(P2) (A)	分類:入出力			
	詳細説明:レ	·ジスタAの内容を	E、ポートP2へ出	カします。



OP3A (Output port P3 from Accumulator)					
機械語: D9 D0 1 0 0 1 1 2 2 2 3 16	語数 1	サイクル数 1	フラグ C Y -	スキップ条件 -	
幾能:(P3) (A)	分類:入出力部		+ 1 D0 4 UL+	~! + +	
	計細説明:レン	シスタAの内容を	、ポートP3へ出力	」します。	
			ی	K.	
OP4A (Output port P4 from Accumulator)					
機械語 : <u>Do</u>	語数	サイクル数	フラグCY	スキップ条件	
1 0 0 0 1 0 0 1 0 0 2 2 2 4 16	1	1		-	
機能:(P4) (A)	分類:入出力部	命令			
	詳細説明:レジスタAの内容を、ポートP4へ出力します。				
		\mathbf{O}			
	0				
ODFA (0					
OP5A (Output port P5 from Accumulator)	語数	サイクル数	フラグCY	スキップ条件	
機械語: D9 D0 1 0 0 1 0 1 2 2 2 5 16	1	1	-	スキック宗任	
	/* T \				
機能:(P5) (A)	分類:入出力:		 、ポートP5へ出力		
-0-	一 計 和 元 円 . レン	クスタAの内合を	、 小一下5 八山/.	JUA 9 。	
, O					
OP6A (Output port P6 from Accumulator)					
機械語: D9 D0	語数	サイクル数	フラグCY	スキップ条件	
1 0 0 0 1 0 0 1 1 0 2 2 2 6 16	1	1	-	-	
	分類:入出力:				
機能:(P6) (A)			 、ポートP6へ出力		
	中州山北州・レコ	ノヘノハい内合で	、	J U & 7 。	

OR (legical OR hatusen accumulator and magnet	- 1			
OR (logical OR between accumulator and memor		11 2 5 11 115 1	# c \	
幾械語:D9 D0	語数 1	サイクル数 1	フラグ C Y -	スキップ条件 -
*** . (A) OD (M(DD))	分類:演算命令			
能:(A) (A) OR (M(DP))			MDD)の中容の鈴	理和をとります。その結
		ジスタAに格納さ		
				.*
POF (Power OFf)				
機械語 <u>D9</u>	語数	サイクル数	フラグCY	スキップ条件
0 0 0 0 0 0 0 1 0 2	1	1	0	-
機能:RAMバックアップモードへ遷移	分類:その他			
		OF命令実行直後 クアップモード		実行すると、本製品はR
		s令の実行直前に OP命令と等価と		すされていない場合、こ の
DAD (Datata Assumulatar Dight)				
RAR (Rotate Accumulator Right)	語数	サイクル数	フラグCY	スキップ条件
機械語: D9	1	1	0/1	
機能:, CY A3A2A1A0 -		} >		
ASAZATAU	詳細説明:キャ		:含め、レジスタ	Aの内容を右へ1ビット[
60/				
RB j (Reset Bit)				
機械語:D9 D0	語数	サイクル数 ·	フラグCY	スキップ条件
0 0 0 1 0 0 1 1 j j 2 0 4 + 1 16	1	1	-	-
機能:(Mj(DP)) 0 j = 0 ~ 3	分類:ビット排			
)P)の第jビット(~ ト)の内容をクリ		/ィールドの値jで指定され

RBK (Reset BanK flag)				
機械語:D9 D0	語数 1	サイクル数 1	フラグ C Y -	スキップ条件 -
幾能:TABP p 命令実行時:p6 0	分類:その他	^	() == - · · ·	47184
				/領域を0~63ページに設 対してのみ有効です。
			. (*
RC (Reset Carry flag)				
機械語: D9 D0 D0 D0 D D0 D0 D0 D0 D0 D0 D0 D0 D0 D	語数 1	サイクル数 1	フラグ C Y 0	スキップ条件 -
機能:(CY) 0	分類:演算命令			
жне.(От) 0			ェクリア(0)します	-
	nce	Ò		
RCP (Reset Port C)				
	語数	サイクル数	フラグCY	スキップ条件
1 0 1 0 0 0 1 1 0 0 ₂ 2 8 C ₁₆	1	1	-	-
幾能:(C) 0	分類:入出力部			
'0 '	詳細説明:ポー	- トCをクリア(0)します。	
COL				
RD (Reset port D specified by register Y)	•			
幾械語: D9 D0	語数	サイクル数	フラグCY	スキップ条件
0 0 0 0 0 1 0 1 0 1 0 0 2	1	1	-	-
幾能:(D(Y)) 0 ,(Y) = 0 ~ 6	分類:入出力部			
	詳細説明:ボー	- トDのレジスタ`	Yの内容で指定さ	れたポートをクリア(0)し

RT (ReTurn from subroutine)				
機械語:D9	語数	サイクル数	フラグCY	スキップ条件
0 0 1 0 0 1 0 0 1 0 0 1 0 1 1 1 1 1 1 1	1	2	-	-
幾能:(PC) (SK(SP))	分類:リターン	_ /命令	1	
(SP) (SP) - 1	詳細説明:サフ	ブルーチンから、	このサブルーチ	ンを呼んだルーチンに月
	ます	•		
			. (*
RTI (ReTurn from Interrupt)	_			
雙械語:D9	語数	サイクル数	フラグCY	スキップ条件
0 0 1 0 0 1 1 0 2 0 4 6	1	1		-
幾能:(PC) (SK(SP))	分類:リターン			
(SP) (SP) - 1				ーチンに戻ります。デ-
				Jフラグ(CY)、スキップ
				IOPステータス、レジス
	A,	_ン ジスタBの各値	[を割り込み直前の	の状態に復帰させます。
RTS (ReTurn from subroutine and Skip)	.			
幾械語:D9 Do	語数	サイクル数	フラグCY	スキップ条件
0 0 0 1 0 0 0 1 0 1 2 0 4 5	1	2	-	無条件スキップ
機能:(PC) (SK(SP))	分類:リターン	」 /命令		
(SP) (SP) - 1	詳細説明:サフ	ブルーチンから、	このサブルーチン	を呼んだルーチンに戻り
	次の	命令を無条件に	スキップします。	
		215 C ZMX(1110		
		ap (CMM)		
		ar Camarine		
2.0		ar (C.M., NITTIC		
4.01		ar Camarine		
COL				
SB i (Set Bit)		ar Cambrille		
<u> </u>	語物		フラゲ ℂY	スキップ条件
幾械語:D9 Do	語数 1	サイクル数 1	フラグCY	スキップ条件 -
		サイクル数	フラグC Y	スキップ条件 -
機械語: D9 D0	1	サイクル数 1	フラグC Y	スキップ条件 -
機械語: D9 D0	1 分類: ビットi	サイクル数 1 操作命令	-	-
機械語: D9 D0	1 分類: ビット i 詳細説明: M(C	サイクル数 1 a k f h P)の第jビット(・	- イミディエイトフ	スキップ条件 - ィールドの値jで指定され
0 0 0 1 0 1 1 1 j j 2 0 5 6 11 16	1 分類: ビット i 詳細説明: M(C	サイクル数 1 操作命令	- イミディエイトフ	-
機械語: D9 D0	1 分類: ビット i 詳細説明: M(C	サイクル数 1 a k f h P)の第jビット(・	- イミディエイトフ	-
機械語: D9 D0	1 分類: ビット i 詳細説明: M(C	サイクル数 1 a k f h P)の第jビット(・	- イミディエイトフ	-
機械語: D9 D0	1 分類: ビット i 詳細説明: M(C	サイクル数 1 a k f h P)の第jビット(・	- イミディエイトフ	-
機械語: D9 D0	1 分類: ビット i 詳細説明: M(C	サイクル数 1 a k f h P)の第jビット(・	- イミディエイトフ	-

SBK (Set BanK flag)				
機械語: D9 D0 D0 D0 D0 D D0 D0 D0 D0 D0 D0 D0 D0 D	語数 1	サイクル数 1	フラグ C Y -	スキップ条件 -
16				
機能:TABP p 命令実行時:p6 1	分類:その他			
				領域を64~127ページに設 に対してのみ有効です。
	, E C	7& 9° C 07 lili 2	ier' i voi bili a	CXIO COMPANICY.
				X.
SC (Set Carry flag)				
機械語:D9	語数	サイクル数	フラグCY	スキップ条件
0 0 0 0 0 0 1 1 1 2 0 0 7	1	1	1	-
	分類:演算命令	<u> </u>		
			セット(1)します	•
		0		
	0			
	G			
SCP (Set Port C)	O'			
機械語: D9 D0	語数 1	サイクル数 1	フラグCY	スキップ条件
1 0 1 0 0 0 1 1 0 1 ₂ 2 8 D ₁₆		1	-	-
機能:(C) 1	分類:入出力:			
**	詳細説明:ポ・	ートCをセット(1)します。	
SD (Set port D specified by register Y)	I			
機械語: D9 Do	語数	サイクル数	フラグCY	スキップ条件
0 0 0 0 1 0 1 0 1 5	1	1	-	-
186 At (DOO) 4 AA 2 2	/* z \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \			
機能:(D(Y)) 1 (Y) = 0 ~ 6	分類:入出力部 詳細説明:ポー		(の内容で指定され	 れたポートをセット(1)しま
	ず。		1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1	

SEA n (Skip Equal, Accumulator with immediate		11 / 5 11 1111	==	71. 25M		
機械語:D9	語数	サイクル数	フラグCY	スキップ条件		
0 0 0 0 1 0 0 1 0 1 2 0 2 5	2	2	-	(A) = n		
0 0 0 1 1 1 n n n n ₂ 0 7 n ₁₆	分類:比較命令					
				フィールドの値nとが等し		
機能:(A) = n ? n = 0 ~ 15		、次の命令を入った。 を実行します。	∓ツノします。∌	鬂なる場合は、そのまま次		
				<u> </u>		
SEAM (Skip Equal, Accumulator with Memory)						
機械語:D9 D0	語数	サイクル数	フラグCY	スキップ条件		
0 0 0 0 1 0 0 1 1 0 2 0 2 6	1	1		(A) = (M(DP))		
機能:(A) = (M(DP)) ?	分類:比較命令					
	詳細説明:レジスタAの内容とM(DP)の内容とが等しければ、次の命令をキップします。異なる場合は、そのまま次の命令を実行します					
SN70 (Skin if Non Zero condition of external inte	runt () reques	t flag)				
·			フラグ C Y	スキップ条件		
	rupt 0 reques 語数 1	t flag) サイクル数 1	フラグ C Y -	スキップ条件 V10 = 0 : (EXF0) = 1		
機械語: D9	語数	サイクル数 1	フラグ C Y -			
機械語: D9	語数 1 分類:割り込み 詳細説明:割り	サイクル数 1 1 +制御命令 込み制御レジス	- タV1のビット0(V10 = 0 : (EXF0) = 1 V10)の内容が 0 'のときは		
機械語:D9 D0	語数 1 分類:割り込み 詳細説明:割り 外部	サイクル数 1 計御命令 込み制御レジス 0割り込み要求:	- タV1のビット0([*] ⁷ ラグ(EXF0)が	V10 = 0 : (EXF0) = 1 V10)の内容が 0 'のときは 1 "であれば、次の命令を		
機械語: D9 D0	語数 1 分類:割り込み 詳細説明:割り 外部 キッ	サイクル数 1 計御命令 込み制御レジス 0割り込み要求こ プし、その後フ	- タV1のビット0(⁷ ラグ(EXF0)が ラグEXF0をクリ	V10 = 0 : (EXF0) = 1 V10)の内容が 0 'のときは 1 "であれば、次の命令を		
機械語: D9 D0	語数 1 分類:割り込み 詳細説明:割り 外部 キッ その	サイクル数 1 計御命令 込み制御レジス 0割り込み要求こ プし、その後フ まま次の命令を	- タV1のビット0(クラグ(EXF0)が ラグEXF0をクリ 実行します。	V10 = 0 : (EXF0) = 1 V10)の内容が 0 'のときは. 1 "であれば、次の命令を Iア(0)します。" 0 'ならば.		
機械語: D9 D0	語数 1 分類:割り込み 詳細説明:割り 外部 キッ その 割り	サイクル数 1 計御命令 込み制御レジス 0割り込み要求こ プし、その後フ まま次の命令を	- タV1のビット0(クラグ(EXF0)が ラグEXF0をクリ 実行します。 タV1のビット0(\	V10 = 0 : (EXF0) = 1 V10)の内容が 0 'のときは、 1 ''であれば、次の命令を・ 1 ア(0)します。" 0 'ならば、 /10)の内容が 1 'のときは、		
機能:V10 = 0:(EXF0) = 1 ? スキップ後、(EXF0) 0 V10 = 1:SNZ0 = NOP	語数 1 分類:割り込み 詳細説明:割り 外部 キッ その 割り この	サイクル数 1 1 2制御命令 1込み制御レジス 0割り込み要求フ プし、その後フ まま次の命令を 込み制御レジス 命令はNOP命令	- タV1のビット0(クラグ(EXF0)が ラグEXF0をクリ 実行します。 タV1のビット0(\	V10 = 0 : (EXF0) = 1 V10)の内容が 0 'のときは、 1 ''であれば、次の命令を・ 1 ア(0)します。" 0 'ならば、 /10)の内容が 1 'のときは、		
機械語: D9	語数 1 分類:割り込み 詳細説明:割り 外部 キッ その 割り この	サイクル数 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1	- タV1のビット0(クラグ(EXF0)が ラグEXF0をクリ 実行します。 タV1のビット0(\ と等価となりま	V10 = 0 : (EXF0) = 1 V10)の内容が 0 'のときは、 1 'であれば、次の命令を. 「ア(0)します。" 0 'ならば、 /10)の内容が 1 'のときは、 す。		
機械語: D9	語数 1 分類:割り込み 詳細説明:割り 外部 キッ その 割り この	サイクル数 1 1 2制御命令 1込み制御レジス 0割り込み要求フ プし、その後フ まま次の命令を 込み制御レジス 命令はNOP命令	- タV1のビット0(クラグ(EXF0)が ラグEXF0をクリ 実行します。 タV1のビット0(\	V10 = 0 : (EXF0) = 1 V10)の内容が 0 'のときは 1 ''であれば、次の命令を 1 ア(0)します。" 0 'ならば /10)の内容が 1 'のときは		
機械語: D9	語数 1 分類:割り込み 詳細説明:割り 外部 キッ その 割り この	サイクル数 1 1 対制御命令 (込み制御レジス 0割り込み要求フ プし、その令令を 込み制御レジス 命令はNOP命令 t flag) サイクル数 1	- タV1のビット0(クラグ(EXF0)が ラグEXF0をクリ 実行します。 タV1のビット0(\ と等価となりま	V10 = 0 : (EXF0) = 1 V10)の内容が 0 'のときは 1 'であれば、次の命令を 「ア(0)します。" 0 'ならば /10)の内容が 1 'のときは す。		
機械語: D9	語数 1 分類:割り込み 詳細説明:割り ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・	サイクル数 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1	タV1のビット0(クラグ(EXF0)が ラグEXF0をクリ 実行します。 タV1のビット0(\ と等価となりま	V10 = 0 : (EXF0) = 1 V10)の内容が 0 'のときは 1 'であれば、次の命令を 「ア(0)します。" 0 'ならば /10)の内容が 1 'のときは す。 スキップ条件 V11 = 0 : (EXF1) = 1		
機械語: D9	語数 1 分類:割り込み 詳細説明:割り ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・	サイクル数 1 1 1 1 1 1 1 1 1 1 1 1 1	タV1のビット0(クラグ(EXF0)が ラグEXF0をクリ 実行します。 タV1のビット0(\ と等価となりま	V10 = 0: (EXF0) = 1 V10)の内容が 0 'のときは 1 'であれば、次の命令を 「ア(0)します。" 0 'ならば /10)の内容が 1 'のときは す。 スキップ条件 V11 = 0: (EXF1) = 1		
機械語: D9	語数 1 分類:割り込み 詳細説明:外キッの 割の 1 分類:割り込み 詳細説明:外キッ	サイクル数 1 1 1 1 1 1 1 1 1 1 1 1 1	- タV1のビット0(クラグ(EXF0)が ラグEXF0をクリ 実行します。 タV1のビット0(\ と等価となりま フラグC Y タV1のビット1(\ クラグ(EXF1)が* ラグEXF1をクリ	V10 = 0: (EXF0) = 1 V10)の内容が 0 'のときは 1 'であれば、次の命令を 「ア(0)します。" 0 'ならば /10)の内容が 1 'のときは す。 スキップ条件 V11 = 0: (EXF1) = 1		
機械語: D9	語数 1 分類:割り込み 詳細説明:外キマの 割りの この がは、割り込み 計細説明:別部ックの 計細説明:外キックの は、割り込み がは、割り、この	サイクル数 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1	タV1のビット0() フラグ(EXF0)が ラグEXF0をクリ 実行します。 タV1のビット0() と等価となりま フラグC Y クV1のビット1() フラグ(EXF1)が ラグEXF1をクリ 実行します。	V10 = 0 : (EXF0) = 1 V10)の内容が 0 'のときは 1 ''であれば、次の命令を 「ア(0)します。" 0 'ならば /10)の内容が 1 'のときは す。 スキップ条件 V11 = 0 : (EXF1) = 1		

SNZAD (Skip if Non Zero condition of A/D conve	rsion completi				
幾械語 <u>: D9 D0 D0</u>	語数	サイクル数	フラグCY	スキップ条件	
1 0 1 0 0 0 0 1 1 1 1 2 2 8 7	1	1	-	V22 = 0 : (ADF) = 1	
幾能:V22 = 0:(ADF) = 1?	分類:A/D変換	<u>.</u> 命令			
スキップ後、(ADF) 0	詳細説明:割り	込み制御レジス	タV2のビット2(
V22 = 1 : SNZAD = NOP				れば、次の命令をスキッ	
122 11011213				ます。" 0 "ならば、そのま	
	1	命令を実行しま 命令を実行しま		x 7 8 0 14 2 14 (C 0 7 0	
	1			/22)の内容が 1 "のときに	
	1		と等価となりま		
		hh < 19714Q1 hh <	こも言になりよ	9 0	
SNZIO (Skip if Non Zero condition of external Inte	rrupt 0 input r	oin)			
後械語:D9 Do_	語数	プロリー サイクル数	フラグCY	 スキップ条件	
0 0 0 0 1 1 1 0 1 0 2 0 3 A	1	1		I12 = 1 : (INT0) = " H '	
0 0 0 0 1 1 1 1 0 1 0 2 0 3 1				I12 = 0 : (INT0) = " L '	
能:I12 = 1:(INT0) = " H " ?	分類:割り込み	生物会会		112 - 0 : (11110) - 2	
I12 = 0 : (INT0) = П ?			カロのビット20	ロシの内容が 1 ックレキに	
112 = 0 : (IN10) = L ?	詳細説明:割り込み制御レジスタI1のビット2(I12)の内容が 1 "のときは、INT0端子のレベルが" H "であれば次の命令をスキップします。				
	"L"ならば、そのまま次の命令を実行します。				
	割り込み制御レジスタ11のビット2(112)の内容が 0 でときは				
	INT0端子のレベルが L "であれば次の命令をスキップします。				
		よりは、そのまる	よ 八 の 中 守 を 美 仁	」しまり。	
-					
SNZI1 (Skip if Non Zero condition of external Inte	rrupt 1 input p	oin)			
後械語 : D9 Do	語数	サイクル数	フラグCY	スキップ条件	
0 0 0 0 1 1 1 0 1 1 2 0 3 B 16	1	1	-	I22 = 1 : (INT1) = " H '	
16				I22 = 0 : (INT1) = " L '	
能:I22 = 1:(INT1) = " H "?	分類:割り込み	制御命令			
I22 = 0 : (INT1) = " L " ?	詳細説明:割り	込み制御レジス	タ12のビット2(22)の内容が 1 "のときに	
	INT1	端子のレベルが	" H "であれば次	の命令をスキップします	
	" L "	いらば、そのまま	次の命令を実行	·します。	
	割り	込み制御レジス	タ 2のビット2(22)の内容が 0 "のときに	
	INT1	端子のレベルか	・ ・L "であれば次	の命令をスキップします	
	" H "	よらば、そのまま	ま次の命令を実行	〕 します。	
•					
NZP (Skip if Non Zero condition of Power down					
	flag) 語数	サイクル数	フラグ C Y	スキップ条件	
		サイクル数 1	フラグ C Y	スキップ条件 (P) = 1	
接械語: D9 D0 D0 D D0 D D0 D D0 D D0 D D0 D D0	語数 1		フラグ C Y -		
接械語: D9 D0 D0 D D0 D D0 D D0 D D0 D D0 D D0	語数 1 分類:その他	1	-	(P) = 1	
	語数 1 分類:その他 詳細説明:パワ	1 ーダウンフラグ	- (P)の内容が 1 "で	(P) = 1 であれば、次の命令をスキ	
機械語: D9 D0 D0 D0 D D0 D0 D0 D0 D0 D0 D0 D0 D0 D	語数 1 分類:その他 詳細説明:パワ	1 ーダウンフラグ ます。" 0 "ならに	- (P)の内容が 1 "で ば、そのまま次の	(P) = 1	
機械語: D9 D0 D0 D0 D D0 D0 D0 D0 D0 D0 D0 D0 D0 D	語数 1 分類:その他 詳細説明:パワ	1 ーダウンフラグ	- (P)の内容が 1 "で ば、そのまま次の	(P) = 1 であれば、次の命令をス=	
機械語: D9 D0 D0 D0 D D0 D0 D0 D0 D0 D0 D0 D0 D0 D	語数 1 分類:その他 詳細説明:パワ	1 ーダウンフラグ ます。" 0 "ならに	- (P)の内容が 1 "で ば、そのまま次の	(P) = 1 であれば、次の命令をス [±]	
機械語: D9 D0 D0 D0 D D0 D0 D0 D0 D0 D0 D0 D0 D0 D	語数 1 分類:その他 詳細説明:パワ	1 ーダウンフラグ ます。" 0 "ならに	- (P)の内容が 1 "で ば、そのまま次の	(P) = 1 であれば、次の命令をス [±]	
#械語: D9 D0 D0 0 0 0 0 0 1 1 2 0 0 3 16	語数 1 分類:その他 詳細説明:パワ	1 ーダウンフラグ ます。" 0 "ならに	- (P)の内容が 1 "で ば、そのまま次の	(P) = 1 であれば、次の命令をス=	
機械語: D9 D0 D0 D0 D D0 D0 D0 D0 D0 D0 D0 D0 D0 D	語数 1 分類:その他 詳細説明:パワ	1 ーダウンフラグ ます。" 0 "ならに	- (P)の内容が 1 "で ば、そのまま次の	(P) = 1 であれば、次の命令をス=	

2N7T1 (Ckin if Non Zara aanditian of Times 4 lints	rrunt rocus-	· flog)				
SNZT1 (Skip if Non Zero condition of Timer 1 inte		• ,	 	7 上 一		
機械語: D9 D0	語数 1	サイクル数 1	フラグ C Y -	スキップ条件 V12 = 0 : (T1F) = 1		
総会に・\/1○ _ ○・/T1F\ _ 1 2	分類:タイマ	温作会会				
機能: V12 = 0: (T1F) = 1?			カルクビットツ	いないの中容が 0 %のトキけ		
スキップ後、(T1F) 0				V12)の内容が 0 ′のときは 1 "であれば、次の命令を		
V12 = 1 : SNZT1 = NOP	キッ のま 割り	プし、その後フま次の命令を実 込み制御レジス	ラグT1Fをクリフ 行します。	7(0)します。" 0 "ならば、 /12)の内容が 1 "のときは		
				3		
SNZT2 (Skip if Non Zero condition of Timer 2 inte	errupt request 語数	i flag) │ サイクル数	フラグCY	スキップ条件		
機械語: D9 D0 1 0 1 0 0 0 0 0 1 2 2 8 1 16	1	1	-	メキック宗行 V13 = 0: (T2F) = 1		
幾能:V13 = 0 : (T2F) = 1 ?	分類:タイマ	操作命令				
スキップ後、(T2F) 0 V13 = 1 : SNZT2 = NOP			,	V13)の内容が 0 ′のときは 1 ′であれば、次の命令を		
	キップし、その後フラグT2Fをクリア(0)します。" 0 "ならば、					
	<mark>のまま次</mark> の命令を実行します。					
	割り込み制御レジスタV1のビット3(V13)の内容が 1 'のときは、この命令はNOP命令と等価となります。					
SNZT3 (Skip if Non Zero condition of Timer 3 into	errupt request	: flag)				
幾械語: <u>D</u> 9 <u>Do</u>	語数	サイクル数	フラグCY	スキップ条件		
1 0 1 0 0 0 0 1 0 2 2 8 2 16	1	1	-	V20 = 0 : (T3F) = 1		
幾能:V20 = 0:(T3F) = 1?	分類:タイマ	操作命令				
スキップ後、(T3F) 0			,	V2o)の内容が 0 "のときは		
V20 = 1 : SNZT3 = NOP			, ,	1 "であれば、次の命令を		
	キッ	プし、その後フ	ラグT3Fをクリフ	7(0)します。" 0 "ならば、		
		ま次の命令を実				
	割り込み制御レジスタV2のピット0(V20)の内容が1つこの命令はNOP命令と等価となります。					
SNZT4 (Skip if Non Zero condition of Timer 4 inte	rrupt request	flag)				
幾械語: <u>D9 </u>	語数	サイクル数	フラグCY	スキップ条件		
1 0 1 0 0 0 0 1 1 2 2 8 3	1	1	-	V21 = 0 : (T4F) = 1		
能:V21 = 0:(T4F) = 1 ?	分類:タイマ技					
スキップ後、(T4F) 0 V21 = 1 : SNZT4 = NOP				/21)の内容が 0 'のときは 1 ''であれば、次の命令を		

SRST (System ReSeT)				
幾械語: <u>D9</u>	語数	サイクル数	フラグCY	スキップ条件
0 0 0 0 0 0 0 0 0 1 2 0 0 1 16	1	1	-	-
能 :システムリセット発生	分類:その他	1	1	
	詳細説明:シ	ステムリセットた	が発生します。	
				h.e
SVDE (Set Voltage Detector Enable flag)				
機械語:D9 Do	語数	サイクル数	フラグCY	スキップ条件
	1	1		-
機能 :RAMバックアップ時:電圧低下検出回路有効	分類:その他			
		CE端子が H "の。	とき、RAMバック	アップモード時に電圧
	検出	出回路を有効にし	ます。	
		O		
	_0	7		
SZB j (Skip if Zero, Bit)				
幾械語: D9 D0	語数	サイクル数	フラグCY	スキップ条件
0 0 0 0 1 0 0 0 j j 2 0 2 j 16	1	1	-	(Mj(DP)) = 0
着能:(Mj(DP)) = 0 ? j = 0 ~ 3	 分類:ビット	 場作会会		j = 0 ~ 3
記記 .(MJ(DP)) = 0 ? J = 0 ~ 3			イミディエイトフ	ィールドの値jで指定さ
0				令をスキップします。
			の命令を実行しま	
SZC (Skip if Zero, Carry flag)				
機械語:D9 Do	語数	サイクル数	フラグCY	スキップ条件
0 0 0 0 1 0 1 1 1 1 2 0 2 F	1	1	-	(CY) = 0
幾能 :(CY) = 0 ?	分類:演算命	\$		
				、次の命令をスキップ
				実行します。スキップ
	フラ	ラグCYは変化しま	きせん。	

SZD (Skip if Zero, port D specified by register Y) 機械語: D9 D0	語数	サイクル数	フラグCY	スキップ条件
	2	2 2	739CY	スキック宗汗 (D(Y)) = 0
0 0 0 0 1 0 0 1 0 0 1 0 0 1 0 0 1				$(Y) = 0 \sim 6$
0 0 0 0 1 0 1 0 1 1 2 0 2 B 16	分類:入出力部	 	<u> </u>	
			Yの内容で指定さ	れたポートの内容が 0 "で
幾能:(D(Y)) = 0 ? (Y) = 0 ~ 6		、次の命令をス 実行します。	キップします。"	1 "ならば、そのまま次の
				<u> </u>
「TAB (Transfer data to timer 1 and register R1 fr				•
機械語: D9	<u>語数</u> 1	サイクル数 1	フラグ C Y -	スキップ条件 -
幾能:(T17~T14) (B)	分類:タイマ技	 操作命令		
(R17 ~ R14) (B)	詳細説明:レジ	ブスタBの内容を	タイマ1とリロ-	- ドレジスタR1の上位4 b
(T13 ~ T10) (A)				リロードレジスタR1の
(R13 ~ R10) (A)	4Ľ	ットへ転送します	す。	
	70			
20AD (T			D)	
		_		フナップタル
	om Accumulat 語数 1	or and regist サイクル数 1	er B) フラグC Y -	スキップ条件 -
(根語: D9	語数 1 分類:タイマ뵑	サイクル数 1 健作命令	フラグ C Y -	-
機語: D9	語数 1 分類:タイマ掠 詳細説明:レシ	サイクル数 1 a f f f f f f f f f f f f f f f f f f	フラグ C Y - タイマ2とリロー	- ·ドレジスタR2の上位4ヒ
接械語:D9	語数 1 分類:タイマ損 詳細説明:レシ トへ	サイクル数 1 作命令 「スタBの内容を 、レジスタAの内	フラグ C Y - タイマ2とリロー 9容をタイマ2と	- ・ドレジスタR2の上位4ヒ
機械語: D9 D0 1 0 0 0 1 1 0 0 0 1 2 2 3 1 16 能能:(T27~T24) (B) (R27~R24) (B)	語数 1 分類:タイマ損 詳細説明:レシ トへ	サイクル数 1 a f f f f f f f f f f f f f f f f f f	フラグ C Y - タイマ2とリロー 9容をタイマ2と	スキップ条件 - - - ドレジスタR2の上位4ヒ リロードレジスタR2の下
機械語: D9	語数 1 分類:タイマ技 詳細説明:レシ トへ 4ビッ	サイクル数 1 1 『スタBの内容を 、レジスタAのヴ リトへ転送します	フラグCY - タイマ2とリロー 日容をタイマ2と 「。	- ·ドレジスタR2の上位4ヒ
機械語: D9	語数 1 分類:タイマ技 詳細説明:レシ トへ 4ビッ	サイクル数 1 1 『スタBの内容を 、レジスタAのヴ リトへ転送します	フラグCY - タイマ2とリロー 日容をタイマ2と 「。	- · ドレジスタR2の上位4ヒ
機械語: D9	語数 1 分類:タイマ技 詳細説明:レシ トへ 4ビッ om Accumula 語数 1	サイクル数 1 ickfr命令 ickfrの内容を ickfrow ickfrow	フラグ C Y - タイマ2とリロー 内容をタイマ2と で。	- · ドレジスタR2の上位4ヒ リロードレジスタR2の下
接械語:D9	語数 1 分類:タイマ損 詳細説明:レシ トへ。 4ビッ のm Accumula 語数 1	サイクル数 1 a fr命令 ジスタBの内容を 、レジスタAのか かトへ転送します サイクル数 1	フラグCY - タイマ2とリロー 容をタイマ2と 。 eer B) フラグCY	- ・ドレジスタR2の上位4ヒ リロードレジスタR2の下 スキップ条件 -
接械語:D9	語数 1 分類:タイマ掠 詳細説明:レシトへ、4ビッ のm Accumula 語数 1 分類:タイマ指 詳細説明:レシ	サイクル数 1 a fr命令 ジスタBの内容を 、レジスタAのヴ ントへ転送します サイクル数 1 a fr命令 ジスタBの内容を	フラグC Y - タイマ2とリロー 内容をタイマ2と つ。 フラグC Y - タイマ3とリロー	- ・ドレジスタR2の上位4ヒ リロードレジスタR2のT スキップ条件 - - - ドレジスタR3の上位4ヒ
機械語: D9	語数 1 分類:タイマ核 詳細説明:レシ トへ 4ビッ のm Accumula 語数 1 分類:タイマ核 詳細説明:レシ トへ	サイクル数 1 a fr命令 ジスタBの内容を 、レジスタAのヴ ントへ転送します サイクル数 1 a fr命令 ジスタBの内容を	フラグC Y - タイマ2とリロー 内容をタイマ2と 。 ローフラグC Y タイマ3とリロー 内容をタイマ3とリロー	- · ドレジスタR2の上位4ヒ リロードレジスタR2のT
機械語: D9	語数 1 分類:タイマ核 詳細説明:レシ トへ 4ビッ のm Accumula 語数 1 分類:タイマ核 詳細説明:レシ トへ	サイクル数 1 aff命令 iスタBの内容を 、レジスタAのP yトへ転送します サイクル数 1 aff命令 iスタBの内容を 、レジスタAのP	フラグC Y - タイマ2とリロー 内容をタイマ2と 。 ローフラグC Y タイマ3とリロー 内容をタイマ3とリロー	- ・ドレジスタR2の上位4ヒ リロードレジスタR2のT スキップ条件 - - - ドレジスタR3の上位4ヒ
1 0 0 0 1 1 0 0 0 1 2 2 3 1 16	語数 1 分類:タイマ核 詳細説明:レシ トへ 4ビッ のm Accumula 語数 1 分類:タイマ核 詳細説明:レシ トへ	サイクル数 1 aff命令 iスタBの内容を 、レジスタAのP yトへ転送します サイクル数 1 aff命令 iスタBの内容を 、レジスタAのP	フラグC Y - タイマ2とリロー 内容をタイマ2と 。 ローフラグC Y タイマ3とリロー 内容をタイマ3とリロー	- ・ドレジスタR2の上位4 リロードレジスタR2の スキップ条件 - ・ドレジスタR3の上位4

TARAL (Transfer data to timer 4 from register R4L) (R4H3 - R4Ho) (A) (A) (A) (A) (A) (A) (A) (A) (A) (A	T4AB (Transfer data to timer 4 and register R4L	from Accumul	ator and regis	ster B)			
1	幾械語:D 9 Do	語数	サイクル数	フラグCY	スキップ条件		
(R4L7 - R4L4)		1	1	-	-		
(R4Ly - R4Ly (B)	幾能:(T47~T44) (B)	分類:タイマ技	 操作命令				
Transfer data to register R4H from Accumulator and register B		詳細説明:レシ	ブスタBの内容を	タイマ4とリロート	・ レジスタR4Lの上位4 b		
AHAB (Transfer data to register R4H from Accumulator and register B)		h^	、レジスタAの内	宮をタイマ4とリ	ロードレジスタR4Lの		
機械語: D9							
機械語: D9					K.		
機械語: D9	4HAB (Transfer data to register R4H from Accu	mulator and re	egister B)				
機能: (R4H7 ~ R4H4) (B)				フラグCY	スキップ条件		
詳細説明: レジスタBの内容をタイマ4のリロードレジスタR4Hの上 トへ、レジスタAの内容をタイマ4のリロードレジスタR4Hの上 トへ、レジスタAの内容をタイマ4のリロードレジスタR4Hの上 トへ、レジスタAの内容をタイマ4のリロードレジスタR4Hの上 トへ、レジスタAの内容をタイマ4のリロードレジスタR4Hの上 トへ、レジスタAの内容をタイマ4のリロードレジスタR4H 4ビットへ転送します。	1 0 0 0 1 1 0 1 1 1 2 2 3 7	1	1		-		
詳細説明: レジスタBの内容をタイマ4のリロードレジスタR4Hの上 トへ、レジスタBの内容をタイマ4のリロードレジスタR4Hの上 トへ、レジスタBの内容をタイマ4のリロードレジスタR4Hの上 トへ、レジスタBの内容をタイマ4のリロードレジスタR4Hの上 トへ、レジスタAの内容をタイマ4のリロードレジスタR4Hの上 トへ、レジスタAの内容をタイマ4のリロードレジスタR4Hの上 トへ、レジスタAの内容をタイマ4のリロードレジスタR4Hの上 トへ、レジスタAの内容をタイマ4のリロードレジスタR4Hの上 トへ、レジスタAの内容をタイマ4のリロードレジスタR4Hの上 トへ、レジスタR4Lの内容を マイマ4のリロードレジスタR4Lの内容を イマ4のリロードレジスタR4Lの内容を クイマ4の明正の 「詳細説明: リロードレジスタR4Lの内容を、タイマ4へ転送します」 「本格は 「はないの内容を、タイマ4へ転送します」 「本格は 「ないの内容を、タイマ4へ転送します」 「本格は 「ないの内容を、タイマ4のリロードレジスタR4Hの上 「ないの内容を、タイマ4のリロードレン・ロー	¥能:(R4Hτ∼R4H₄) (B)	分類:タイマ塔	」 異作命令				
AR4L (Transfer data to timer 4 from register R4L)				タイマ4のリロード			
### : Do Do 語数 サイクル数 フラグCY スキップ条件 1 0 1 0 0 1 0 1 1 1 1 2 2 9 7 16 1 1 ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・	(14113 14110) (A)	1					
AB (Transfer data to Accumulator from register B)							
AB (Transfer data to Accumulator from register B)		nce					
AB (Transfer data to Accumulator from register B)	4R4L (Transfer data to timer 4 from register R4	L)					
機能:(T47~T44) (R4L7~R4L4) 分類:タイマ操作命令 詳細説明:リロードレジスタR4Lの内容を、タイマ4へ転送します。	B·械語:D9 Do	•	サイクル数	フラグCY	スキップ条件		
(T43~T40) (R4L3~R4L0) 詳細説明: リロードレジスタR4Lの内容を、タイマ4へ転送します。 (T43~T40) (R4L3~R4L0) 詳細説明: リロードレジスタR4Lの内容を、タイマ4へ転送します。 (T43~T40) (R4L3~R4L0) 詳細説明: リロードレジスタR4Lの内容を、タイマ4へ転送します。 (関語) (R4L3~R4L0) (日本)	1 0 1 0 0 1 0 1 1 1 2 2 9 7	1	1	-	-		
***	能:(T47~T44) (R4L7~R4L4)	分類:タイマ排	操作命令				
#械語:D9	(T43 ~ T40) (R4L3 ~ R4L0)	詳細説明:リロ	コードレジスタR	4Lの内容を、タイ	′マ4へ転送します。		
接械語: D9							
 株械語: Do Do 語数 サイクル数 フラグCY スキップ条件 (a) 0 0 0 0 1 1 1 1 0 2 0 1 E 16 (b) 分類: レジス夕間転送命令 							
 株械語: Do Do 語数 サイクル数 フラグCY スキップ条件 (a) 0 0 0 0 1 1 1 1 0 2 0 1 E 16 (b) 分類: レジス夕間転送命令 							
 機械語: Do Do							
機械語: De Do 語数 サイクル数 フラグCY スキップ条件 0 0 0 0 0 1 1 1 1 0 2 1 1 1							
機械語: De Bi Do Bi Bi Bi Do Bi							
 株械語: Do Do 語数 サイクル数 フラグCY スキップ条件 (a) 0 0 0 0 1 1 1 1 0 2 0 1 E 16 (b) 分類: レジス夕間転送命令 	▼						
0 0 0 0 0 1 1 1 1 0 2 0 1 E 16 #能:(A) (B) 1 1 1	AB (Transfer data to Accumulator from register	,					
				フラグCY	スキップ条件		
	0 0 0 0 0 1 1 1 1 1 0 2 0 1 E 16	1	1	-	-		
	條能:(A) (B)	分類:レジスク	」 夕間転送命令				
		詳細説明:レジスタBの内容を、レジスタAへ転送します。					

語数	サイクル数	フラグCY	スキップ条件
1	1	-	-
分類:タイマ	 操作命令		
		ト(T17~T14)の内	 P容をレジスタBへ、タ
1 <i>o</i> -	下位4ビット(T13	-∼T10)の内容を↓	νジスタAへ転送します
語数	サイクル数	フラグCY	スキップ条件
1	1	0	-
分類:タイマ!	- 操作命令		
詳細説明:タイ	イマ2の <u>上位</u> 4ビッ	ト(T27~T24)の内	P容をレジスタBへ、タ
70°	1125	120,0073 11 2 1	77771 140,200,9
B from timer	3)		
語数	サイクル数	フラグCY	スキップ条件
1	1	-	-
分類:タイマ!	· 操作命令		
詳細説明:タイ	イマ3の上位4ビッ	ト(T37~T34)の内	P容をレジスタBへ、タ
300	ト124 ビット (133	~ 130)の内谷をし	/ンスタAへ転送しま 9
		JラクCY	スキップ条件
1	1	-	-
分類:タイマ!	操作命令	- 1	
	分類: タイマオ 詳細説明: タイマオ 1 分類: 別明: タイマオ 詳細説明: タイマオ お舗説明: タイマオ お細説明: タイマオ おおいまた	1 1 分類: タイマ操作命令 詳細説明: タイマ操作命令 計細説明: タイマル数	1

TABAD (Transfer data to Accumulator and regis	ster B from reg	ister AD)		
機械語 <u>:D9</u>	語数	サイクル数	フラグCY	スキップ条件
1 0 0 1 1 1 1 0 0 1 2 2 7 9 16	1	1	-	-
幾能:A/D 変換モード時(Q13 = 0):	分類:A/D変換			
(B) (AD9 ~ AD6)	詳細説明:A/[D変換モード時(A	/D制御レジスタ	Q1のビット3(Q13)の内容
(A) (AD ₅ ~ AD ₂)	" 0 "	のとき)は、レジ	スタADの上位4	ビット(AD9 ~ AD6)をレシ
コンパレータモード時(Q13 = 1):	夕B	へ、レジスタAD	の中位4ビット(/	AD5~AD2)をレジスタA^
(B) (AD7 ~ AD4)	送し)ます。		
(A) (AD3 ~ AD0)	コン	パレータモード	時(A/D制御レジ	スタQ1のビット3(Q13)の
	容か	*1 "のとき)は、	レジスタADの中	[□] 位4ビット(AD7~AD4)を
	ジス	、タBへ、レジス?	タADの下位4ビッ	ノト(AD3~AD0)をレジス・
	へ転	送します。		3
ABE (Transfer data to Accumulator and registe	er B from regist	ter E)		
幾械語: <u>D9</u>	語数	サイクル数	フラグCY	スキップ条件
	1	1		-
幾能:(B) (E7~E4)	分類:レジス [・]			
(A) (E3 ~ E0)	詳細説明:レ	ジスタ <mark>Eの上</mark> 位4 b	ごット(E7~E4)を	レジスタBへ、レジスタE
	下位	ī4ビット(E3~E0)をレジスタAへ	転送します。
	UC,	,		
ABP p (Transfer data to Accumulator and regis		•		
B械語 : D9 D0	語数	サイクル数	フラグCY	スキップ条件
0 0 1 0 p5 p4 p3 p2 p1 p0 2 0 8 p 16	1	3	-	-
能:(SP) (SP) + 1	分類:演算命令			
(SK(SP)) (PC)	詳細説明:p	ページのレジス	スタD とレジス Aoo 変 地のPOM	タAの内容で指定され パターンのうち、ビット
(PCH) p	(DR 8を	レジスタDへ、ビ	ット7~4をレジ	スタBへ、ビット3~0をし
(PCL) (DR ₂ ~ DR ₀ , A ₃ ~ A ₀)	スタ	'Aへ転送します。	この命令を実行	するときは、スタックレシ
(DR ₂) 0 (DR ₁ , DR ₀) (ROM(PC)) ₉ , 8		K)を1段使用しま		RBK命令実行時は0~63^
(B) (ROM(PC))7 ~ 4				Mバックアップからの復帰
(A) $(ROM(PC))_3 \sim 0$		~63ページを指え		
(SK(SP)) (PC)	田息忠:M345 TARP	i84MD/EDの場合 n命今実行時、ス	p=U~12/です !タックレジスタ	。 (SK)を1段使用しますのて
(SP) (SP) - 1		ックオーバになら		
ABPS (Transfer data to Accumulator and regis-				
<u> </u>	語数	サイクル数	フラグCY	スキップ条件
1 0 0 1 1 1 0 1 0 1 2 2 7 5	1	1	-	-
幾能:(B) (TPS7~TPS4)	分類:タイマ		•	
(A) (TPS ₃ ~ TPS ₀)			,	~TPS4)の内容をレジス?
			下位4ビット(TPS	S3~TPS0)の内容をレジス
	A^	転送します。		

TARCI/Turneton dete to Assumulation and assista	- D fori-	to = OI)			
TABSI (Transfer data to Accumulator and registe					
機械語:D9 D0 1 1 1 1 1 0 0 0 2 2 7 8 16	語数 1	サイクル数 1	フラグ C Y -	スキップ条件	
1 0 0 1 1 1 1 0 0 0 2 2 7 8 16					
幾能:(B) (SI7~SI4)	分類:その他				
(A) (SI ₃ ~ SI ₀)				の内容をレジスタBへ、l	
	スタ す。	SIの下位4ビッ	ト(SI3 ~ SI0)のF	内容をレジスタAへ転送し	
				*	
TAD (Transfer data to Accumulator from register					
機械語:D9D0	語数	サイクル数	フラグCY	スキップ条件	
0 0 1 0 1 0 1 0 0 1 2 0 5 1	1	1		-	
幾能:(A2~A0) (DR2~DR0)	分類:レジスタ	」 ヲ間転送命令			
(A3) 0	詳細説明:レシ	バスタDの内容を、	レジスタAの下	位3ビット(A2~A0)へ転i	
	ます	o			
	 留意点: TADa	命事行時、レシ	バスタAの最上位	ビット(A3)には" 0 "が格約	
	れます		,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,		
	G				
「ADAB (Transfer data to register AD from Accum	ulator from re	egister B)			
機械語: <u>D9</u>	語数	サイクル数	フラグCY	スキップ条件	
1 0 0 0 1 1 1 0 0 1 2 2 3 9 16	1	1	-	-	
幾能:(AD7~AD4) (B)	分類:A/D変換	 순소			
(AD3~AD4) (B) (AD3~AD4) (A)			時(Δ/D集l/細しく)		
(AD3 - AD0) (A)				字をコンパレータレジスク	
				タAの内容をコンパレーク	
		ィーフィ(バン) タの下位4ビット			
. ()			,	和としなす。 Q1のビット3(Q13)の内容	
	" 0 "のとき)は、この命令はNOP命令と等価となります。				
*					
FAI1 (Transfer data to Accumulator from register		# <i>\</i>	コニガこソ	フナぃヲタル	
機械語: D9 D0	<u>語数</u> 1	サイクル数 1	フラグ C Y	スキップ条件	
1 0 0 1 0 1 0 1 1 2 2 5 3			-	_	
幾能:(A) (I1)	分類:割り込み	り制御命令			
	詳細説明:割り	0込み制御レジス	スタI1の内容を、	レジスタAへ転送します	

TAI2 (Transfer data to Accumulator from register	語数	サイクル数	フラグCY	スキップ条件
機械語: D9	1	1	-	- -
幾能:(A) (I2)	 分類:割り込a	」 み命令		
	詳細説明:割	Ĵ込み制御レジス	スタI2の内容を、 I	ンジスタAへ転送します
				<u> </u>
TAK0 (Transfer data to Accumulator from register				
機械語: D9	語数 1	サイクル数 1	フラグCY -	スキップ条件 -
幾能:(A) (K0)	分類:入出力部			
		もします。)) IDJ IMP ())))	KOの内容を、レジスタ
AK1 (Transfer data to Accumulator from register	r K1)			
機械語: D9 D0 D0 1 0 1 1 0 0 1 2 2 5 9 16	語数 1	サイクル数 1	フラグ C Y -	スキップ条件 -
幾能:(A) (K1)			ップ制御レジスタ	K1の内容を、レジスタ/
FAK2 (Transfer data to Accumulator from register	r K2)			
幾械語: <u>D9</u>	語数	サイクル数	フラグCY	スキップ条件
1 0 0 1 0 1 1 0 1 0 ₂ 2 5 A ₁₆	1	1	-	-
幾能:(A) (K2)			ップ制御レジスタ	K2の内容を、レジスタ/

FALA (Transfer data to Accumulator from register)				
幾械語: <u>D9</u>	語数	サイクル数	フラグCY	スキップ条件
1 0 0 1 0 0 1 0 0 1 2 2 4 9 16	1	1	-	-
態能:(A3、A2) (AD1、AD0)	分類:A/D変換	 自命令		
(A ₁ , A ₀) 0	詳細説明:レジ	ジスタADの下位2	2ビット(AD1、AD	Do)の内容を、レジスタ <i>F</i>
	上位	2ビット(A3、A2)へ転送します。	
	留意点:TALA 納され		ジスタAの下位2ヒ	ごット(A1、A0)にば 0 "か
	ଲ ਾ ⊆ 1	<i>,</i>		*
「AM j (Transfer data to Accumulator from Memor	-y)			
<u></u>	語数	サイクル数	フラグCY	スキップ条件
1 0 1 1 0 0 j j j j 2 2 C j 16	1	1	0	-
幾能:(A) (M(DP))	分類:RAM・	」 レジスタ間転送命	命令	
(X) (X)EXOR(j) $j = 0 \sim 15$	詳細説明:M([DP)の内容をレジ	スタAに転送した	:後、レジスタXの内容と
	ミデ	イエイトフィール	レドの値jとの排他	的論理和をとり、その紀
	をレ	·ジスタXに格納し)ます。	
	_0			
	G			
	-			
「AMR (Transfer data to Accumulator from registe	er MR)			
幾械語: <u>D9</u>	語数	サイクル数	フラグCY	スキップ条件
1 0 0 1 0 1 0 0 1 0 2 2 5 2 16	1	1	-	-
機能:(A) (MR)	分類:クロック	り制御命令		
7 .	詳細説明:クロ	コック制御レジス	スタMRの内容を、	レジスタAへ転送します
[ADII0 /Transfer data to Accumulator from regist	or DLIO)			
「APU0 (Transfer data to Accumulator from regist機械語: D9	語数	サイクル数	フラグCY	スキップ条件
	1	1	-	-
1 0 0 1 0 1 0 1 1 1 1 2 2 5 7				
幾能:(A) (PU0)	分類:入出力部	 命令		
			ブスタPU0の内容	を、レジスタAへ転送し
	す。			·

APU1 (Transfer data to Accumulator from regist				
械語: D9 Do	語数	サイクル数	フラグCY	スキップ条件
1 0 0 1 0 1 1 1 1 0 ₂ 2 5 E ₁₆	1	1	-	-
能:(A) (PU1)	分類:入出力6	令		
	詳細説明:プノ	レアップ制御レシ	バスタPU0の内容を	E、レジスタAへ転送
	す。			
			4	K.
)
AQ1 (Transfer data to Accumulator from register				
幾械語: <u>D9 Do</u>	語数	サイクル数	フラグCY	スキップ条件
	1	1		-
養能:(A) (Q1)	分類:A/D変換			
	詳細説明:A/D	制御レジスタQ [*]	「の内容を、レジス	タAへ転送します。
		\bigcirc		
	0			
TAQ2 (Transfer data to Accumulator from registe	r Q2)			
機械語 : D9 Do	語数	サイクル数	フラグCY	スキップ条件
1 0 0 1 0 0 0 1 0 1 2 2 4 5	1	1	-	-
幾能:(A) (Q2)	分類:A/D変換			
70 -	詳細説明:A/C)制御レジスタQ	2の内容を、レジス	(タAへ転送します。
「AQ3 (Transfer data to Accumulator from registe				
幾械語 : D9	語数	サイクル数	フラグCY	スキップ条件
1 0 0 1 0 0 0 1 1 0 ₂ 2 4 6 ₁₆	1	1	-	-
養能:(A) (Q3)	分類:A/D変換			
	詳細説明:A/D	制御レジスタQご	3の内容を、レジス	.タAへ転送します。

ASP (Transfer data to Accumulator from Stack I				
§械語:D9	語数	サイクル数	フラグCY	スキップ条件
0 0 1 0 1 0 1 0 0 0 0 1 2	1	1	-	-
幾能:(A2 ~ A0) (SP2 ~ SP0)	分類:レジスク	夕間転送命令	1	
(A ₃) 0			P)の内容を、レ	ジスタAの下位3ビット(
	A0)/	へ転送します。		
			ジスタAの最上位	ビット(A3)には" 0 "が格
	れます) 。		No.
				-
TAN/4 (T	141)			J
TAV1 (Transfer data to Accumulator from registe	r V1) ────語数	+ / / 川 米/	フラグCY	フナップタル
機械語: D9 D0	1	サイクル数 1		スキップ条件 -
	// 华五 . 中山 1 2 1 2 1 2 1 2 1 2 1 2 1 2 1 2 1 2 1	7. #1/m - A		
機能:(A) (V1)	分類:割り込む		7 夕\/1 ①中空生	レジスタAへ転送しま
	計論的別。制。	ソ心の心神レンノ	ヘフVIの内谷を、	レンスプAへ転达しま
		λ		
	_(2)	9		
FAV2 (Transfer data to Accumulator from register	V2)			
機械語 <u>: D9 </u>	語数	サイクル数	フラグCY	スキップ条件
0 0 0 1 0 1 0 1 0 1 2 0 5 5	1	1	-	-
機能:(A) (V2)	分類:割り込み	 		
MID 1(1.1)				レジスタAへ転送しま [*]
	A			
-				
TAW1 (Transfer data to Accumulator from registe		11 / F 11 #F		7 1 - 0 A7 1/4
機械語:D9 D0	語数	サイクル数	フラグCY	スキップ条件
1 0 0 1 0 0 1 0 1 1 ₂ 2 4 B ₁₆	1	1	-	-
機能:(A) (W1)	分類:タイマ技	」 操作命令		
			 7W1の内容を、Ⅰ	 レジスタAへ転送します



TAW2 (Transfer data to Accumulator from registe 機械語: Do	語数	サイクル数	フラグ C Y	スキップ条件
機械語: D9 D0 1 0 0 1 1 0 0 2 2 4 C 16	1	1	-	<u> </u>
幾能:(A) (W2)	分類:タイマ排	 操作命令		
	詳細説明:タイ	イマ制御レジスタ	7W2の内容を、	レジスタAへ転送します
				3
「AW3 (Transfer data to Accumulator from register	r W3)			
機械語:D9 D0 1 0 0 1 1 0 0 1 2 2 4 D 16	<u>語数</u> 1	サイクル数 1	フラグ C Y -	スキップ条件 -
幾能:(A) (W3)	分類:タイマ擦			レジスタAへ転送します
	nce	6		
「AW4 (Transfer data to Accumulator from registe	r W4)			
機械語: D9 D0 1 0 0 1 1 1 0 2 2 4 E 16	語数 1	サイクル数 1	フラグ C Y -	スキップ条件 -
機能:(A) (W4)	分類:タイマ技 詳細説明:タイ		 W4の内容を、	
F.O.				
TAW5 (Transfer data to Accumulator from registe				
機械語 <u>: D9</u>	語数	サイクル数 1	フラグ C Y	スキップ条件
		1 1	-	_
To O O O O O O O O O	1			
1 0 0 1 0 0 1 1 1 1 2 4 F	分類:タイマ掛		7W5の内容を、	 レジスタAへ転送します
1 0 0 1 0 0 1 1 1 1 1 ₂ 2 4 F ₁₆	分類:タイマ掛		7W5の内容を、	 レジスタAへ転送します

「AW6 (Transfer data to Accumulator from registe				
幾械語:D9	語数	サイクル数・	フラグCY	スキップ条件
1 0 0 1 0 1 0 0 0 0 0 2 2 5 0 16	1	1	-	-
機能:(A) (W6)	 分類:タイマ <u> </u>	 		
			 ′W6の内容を、レ	 ·ジスタAへ転送します
	H 1 M-1470 - 73			
				₩
				<u> </u>
TAX (Transfer data to Accumulator from register)	X)			
機械語 : <u>D9</u>	語数	サイクル数	フラグCY	スキップ条件
0 0 0 1 0 1 0 0 1 0 2 0 5 2	1	1		-
16				
機能:(A) (X)	分類:レジスク			
	詳細説明:レジ	ブスタXの内容を	、レジスタAへ転	送します。
		7		
		O		
	0			
	C			
TAV /Transfer data to Assumption from a sister.				
「TAY (Transfer data to Accumulator from register)	¥) 語数	サイクル数	フラグCY	スキップ条件
機械語: D9 D0 0 0 0 1 1 1 1 1 2 0 1 F 16	1	1	-	<u> </u>
0 0 0 0 0 1 1 1 1 1 2 0 1 F 16		·		
幾能:(A) (Y)	分類:レジス?			
7813 (C)			、レジスタAへ転	 送します。
· ·				
「AZ (Transfer data to Accumulator from register if				
TAZ (Transfer data to Accumulator from register a	語数	サイクル数	フラグCY	スキップ条件
機械語: <u>D9</u>				-
<u> </u>	1	1	-	
雙械語: D9	1	1	-	
機械語:D9 D0	1 分類: レジス:	1 夕間転送命令	-	
機械語: D9	1 分類: レジスク 詳細説明: レジ	1 夕間転送命令 ブスタZの内容を、	- レジスタAの下位	立2ビット(A1、A0)へ転
機械語: D9 D0	1 分類: レジス:	1 夕間転送命令 ブスタZの内容を、	- レジスタAの下位	立2ビット(A1、A0)へ転
機械語:D9 D0	1 分類: レジスク 詳細説明: レジ ます	1 夕間転送命令 ジスタZの内容を、 ・。		
雙械語: D9	1 分類:レジスク 詳細説明:レジ ます 留意点:TAZ6	1 夕間転送命令 ブスタZの内容を、 ・。 命令実行後、レジ		立2ビット(A1、A0)へ転 ット(A3、A2)にば 0 "が
雙械語: D9	1 分類: レジスク 詳細説明: レジ ます	1 夕間転送命令 ブスタZの内容を、 ・。 命令実行後、レジ		
雙械語: D9	1 分類:レジスク 詳細説明:レジ ます 留意点:TAZ6	1 夕間転送命令 ブスタZの内容を、 ・。 命令実行後、レジ		

幾械語 <u>: D9</u>	or) 語数	サイクル数	フラグCY	スキップ条件	
0 0 0 0 0 0 1 1 1 0 2 0 0 E 16	1	1	-	-	
養能:(B) (A)	 分類:レジス ⁻	 夕間転送命令			
			、レジスタBへ転	送します。	
TDA (Transfer data to register D from Accumulate	or)		10)		
機械語 : D9	語数	サイクル数	フラグCY	スキップ条件	
0 0 0 0 1 0 1 0 1 2 0 2 9	1	1		-	
機能:(DR2~DR0) (A2~A0)	<u>分類:レジス・</u>				
			ット(A2~A0)の内	容を、レジスタDへ転	
	ます	0			
		9			
	70				
FEAB (Transfer data to register E from Accumula	ator and regis	ster B)			
機械語: D9 Do	語数	サイクル数	フラグCY	スキップ条件	
0 0 0 0 0 1 1 0 1 0 ₂ 0 1 A ₁₆	1	1	-	-	
AF TO THE RESERVE OF THE PERSON OF THE PERSO	 分類: レジス	_ 夕間転送命令			
幾能:(E7~E4) (B)	詳細説明:レジスタBの内容をレジスタEの上位4ビット(E7~E4)へ、レ				
機能:(E7~E4) (B) (E3~E0) (A)					
				・(E3~E0)へ転送します ・	
(E3 ~ E0) (A)	91				
(E3~E0) (A) FFR0A (Transfer data to register FR0 from Accur 機械語: D9	タ <i>p</i> mulator) 語数	の内容をレジスク			
(E3~E0) (A) FR0A (Transfer data to register FR0 from Accur	タ# mulator)	∖の内容をレジス [∙]	タEの下位4ビット	·(E3~E0)へ転送します	
(E3~E0) (A) TFR0A (Transfer data to register FR0 from Accur 機械語: D9 D0	タ <i>p</i> mulator) 語数	かの内容をレジスを サイクル数 1	タEの下位4ビット	·(E3~E0)へ転送します	
(E3~E0) (A) FFROA (Transfer data to register FR0 from Accure 機械語: D9 1 0 0 0 1 0 1 0 0 0 2 2 2 8 16	mulator) 語数 1 分類:入出力 詳細説明:レ:	が サイクル数 1 a f を が 1 が 1 が 1 が スタAの内容を が スタAの内容を か 1 か 1 か 1 か 1 か 1 か 1 か 1 か 1 か 1 か	タEの下位4ビット フラグC Y -	·(E3~E0)へ転送します	
(E3~E0) (A) FFROA (Transfer data to register FR0 from Accure 機械語: D9 1 0 0 0 1 0 1 0 0 0 2 2 2 8 16	mulator) 語数 1 分類:入出力	が サイクル数 1 a f を が 1 が 1 が 1 が スタAの内容を が スタAの内容を か 1 か 1 か 1 か 1 か 1 か 1 か 1 か 1 か 1 か	タEの下位4ビット フラグC Y -	・(E3 ~ E0)へ転送します スキップ条件 -	
(E3~E0) (A) FFROA (Transfer data to register FR0 from Accure 機械語: D9 1 0 0 0 1 0 1 0 0 0 2 2 2 8 16	mulator) 語数 1 分類:入出力 詳細説明:レ:	が サイクル数 1 a f を が 1 が 1 が 1 が スタAの内容を が スタAの内容を か 1 か 1 か 1 か 1 か 1 か 1 か 1 か 1 か 1 か	タEの下位4ビット フラグC Y -	・(E3 ~ E0)へ転送します スキップ条件 -	
(E3~E0) (A) FFROA (Transfer data to register FR0 from Accure 機械語: D9	mulator) 語数 1 分類:入出力 詳細説明:レ:	が サイクル数 1 a a 令 ジスタAの内容を	タEの下位4ビット フラグC Y -	・(E3 ~ E0)へ転送します スキップ条件 -	
(E3~E0) (A) TFROA (Transfer data to register FR0 from Accure 機械語: D9 1 0 0 0 1 0 1 0 0 0 2 2 2 8 16	mulator) 語数 1 分類:入出力 詳細説明:レ:	が サイクル数 1 a a 令 ジスタAの内容を	タEの下位4ビット フラグC Y -	・(E3 ~ E0)へ転送します スキップ条件 -	



FED4A /Transfer data to register FD4 from Accoun	audatan)			
FR1A (Transfer data to register FR1 from Accun		11 / 5 11 #5		
機械語:D9 D0 1 0 1 0 0 1 2 2 2 9 16	語数 1	サイクル数 1	フラグ C Y -	スキップ条件 -
	() 1/T			
幾能:(FR1) (A)	分類:入出力部			
	詳細説明: レンます		、水一下出刀形式	t制御レジスタFR1へ転送
				*
「FR2A (Transfer data to register FR2 from Accun	nulator)			
幾械語:D9 D0	語数	サイクル数	フラグCY	スキップ条件
1 0 0 0 1 0 1 0 1 0 ₂ 2 2 A ₁₆	1	1	0	-
幾能:(FR2) (A)	分類:入出力命	令		
			ポート出力形式	制御レジスタFR2へ転送
	6		
FR3A (Transfer data to register FR3 from Accun	oulotor)			
-	語数	サイクル数	フラグCY	スキップ条件
機械語: D9 D0 1 0 1 0 1 1 2 2 2 B 16	1	1	-	スキック赤什 -
幾能:(FR3) (A)	分類:入出力命	 i令		
REE. (ITAG) (A)		スタAの内容を、	ポート出力形式	制御レジスタFR3へ転送
FI1A (Transfer data to register I1 from Accumulat	or)			
機械語 : D9	語数	サイクル数	フラグCY	スキップ条件
1 0 0 0 0 1 0 1 1 1 2 2 1 7 16	1	1	-	-
幾能:(I1) (A)	分類:割り込み 詳細説明:レジ		、割り込み制御	レジスタI1へ転送します



12A (Transfer data to register I2 from Accumulat	tor)			
・ B	語数	サイクル数	フラグCY	スキップ条件
1 0 0 0 0 1 1 0 0 0 2 2 1 8 16	1	1	-	-
幾能:(I2) (A)	分類:割り込む			
			、割り込み制御し	<i>、</i> ジスタI2ヘ転送します
				<u> </u>
「K0A (Transfer data to register K0 from Accumu				
機械語: D9 D0 1 1 0 1 1 2 2 1 B 16	語数 1	サイクル数 1	フラグ C Y -	スキップ条件 -
機能:(KO) (A)	分類:入出力:	命令		
			キーオンウェイ	 クアップ制御レジスタh
		ら します。	. 1 32721	у у у лидин <i>и и у</i> г
FK1A (Transfer data to register K1 from Accumu 機械語: D9 D0 D0 1 0 1 0 0 0 2 2 1 4 16	lator) 語数 1	サイクル数 1	フラグ C Y -	スキップ条件 -
態能:(K1) (A)			キーオンウェイ	クアップ制御レジスタK
「 K2A (Transfer data to register K2 from Accumu 態械語:D9	lator) 語数	サイクル数	フラグCY	スキップ条件
1 0 0 0 0 1 0 1 0 1 2 2 1 5	1	1	-	-
幾能:(K2) (A)			キーオンウェイ	クアップ制御レジスタk

MAj (Transfer data to Memory from Accumulato 械語: D9 D0	語数	サイクル数	フラグCY	スキップ条件
1 0 1 0 1 1 j j j j ₂ 2 B j ₁₆	1	1	-	-
能:(M(DP)) (A)	分類·RAM・	<u> </u> レジスタ間転送命	合会	
(X) $(X)EXOR(j)$ $j = 0 \sim 15$				後、レジスタXの内容の
	ミテ		レドの値jとの排他	的論理和をとり、その結
				<u> </u>
MRA (Transfer data to register MR from Accumi				
械語 <u>: D9</u>	語数	サイクル数	フラグCY	スキップ条件
	1	1		-
能:(MR) (A)	分類:クロック		1 - 1 - Holden	・ジスタMRへ転送しま [・]
	nce	6		
PAA (Transfer data to register PA from Accumula	ator)			
AA (Hansiel data to legistel FA hom Accumul	aco.,			
城語 ; D9	語数	サイクル数 1	フラグ C Y -	スキップ条件 -
城語: D9 D0 1 0 1 0 1 0 1 0 2 A A 16	語数 1	1	フラグ C Y -	スキップ条件 -
城語: D9 D0 1 0 1 0 1 0 1 0 2 A A 16	語数 1 分類:タイマ	1 操作命令	-	-
城語: D9 D0 D0 1 0 1 0 1 0 1 0 2 A A 16	語数 1 分類:タイマ 詳細説明:レシ	1 操作命令 バスタAの最下位と	-	-
城語: D9 D0 1 0 1 0 1 0 1 0 2 A A 16	語数 1 分類:タイマ 詳細説明:レシ	1 操作命令	-	-
城語: D9 D0 1 0 1 0 1 0 1 0 2 A A 16	語数 1 分類:タイマ! 詳細説明:レジ 転送	1 操作命令 ジスタAの最下位 b します。	-	スキップ条件 - タイマ制御レジスタP.
wi語: Ds	語数 1 分類:タイマ! 詳細説明:レジ 転送	1 操作命令 ジスタAの最下位 b します。	-	-
機語: De Do 1 0 1 0 1 0 1 0 2 2 A A 16 能:(PAo) (Ao)	語数 1 分類:タイマ! 詳細説明:レジ 転送	1 MATE A TOTAL STATE AND A TOTAL STATE A T	- ごット(Ao)内容を、	- タイマ制御レジスタP.
Right	語数 1 分類:タイマ! 詳細説明:レジ 転送 ulator and reg 語数 1	1 操作命令 ジスタAの最下位と します。 gister B) サイクル数 1	- ごット(Ao)内容を、 フラグCY -	- タイマ制御レジスタP. スキップ条件 -
#####################################	語数 1 分類:タイマ! 詳細説明:レジ 転送 1 の類:タイマ! 詳細説明:レジ	月 操作命令 ジスタAの最下位と します。 はます。 はます。 はます。 はます。	- ごット(Ao)内容を、 フラグCY - プリスケーラとリ	- タイマ制御レジスタP スキップ条件 - ロードレジスタRPSの_
Right	語数 1 分類:タイマ! 詳細説明:レジ 転送 1 分類:タイマ! 詳細説明:レジ 4ビ	月 操作命令 ジスタAの最下位と します。 はます。 はます。 はます。 はます。	- ブラグ C Y - プリスケーラとリ Aの内容をプリス	- タイマ制御レジスタP.

	mulator)			
幾械語: <u>D</u> 9	語数	サイクル数	フラグCY	スキップ条件
1 0 0 0 1 0 1 1 0 1 ₂ 2 2 D ₁₆	1	1	-	-
能:(PU0) (A)	分類:入出力命	i 令		
			、プルアップ制	御レジスタPU0へ転送し
	す。			
				*
PU1A (Transfer data to register PU1 from Accur				
雙械語 : D9 Do	語数	サイクル数	フラグCY	スキップ条件
1 0 0 0 1 0 1 1 1 1 0 ₂ 2 2 2 E ₁₆	1	1		-
能:(PU1) (A)	分類:入出力命	令		
	詳細説明:レシ	ブスタAの内容を	、プルアップ 制	御レジスタPU1へ転送し
	す。			
		9		
Q1A (Transfer data to register Q1 from Accumu	ulator)			
機械語:D9 Do	語数	サイクル数	フラグCY	スキップ条件
1 0 0 0 0 0 0 1 0 0 2 2 0 4 16	1	1	-	-
WAY (0.1)	/*\- \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \	2.0.0		
養能 :(Q1) (A)	分類:A/D変換		▲ /□牛は佐田 ○※-	7.004.4 = ``\ + +
·O·	計細説明:レ	ノスタAの内谷を	:、A/D制御レンノ	スタQ1へ転送します。
, () [*]				
	The second secon			
Ω2Λ (Transfer data to register Ω2 from Λοουπου	lator)			
Q2A (Transfer data to register Q2 from Accumu k械語: D9 D0	lator) 語数	サイクル数	「フラグCY │	スキップ条件
機械語 <u>: D9 </u>	<u> </u>	サイクル数 1	フラグ C Y -	スキップ条件 -
械語: D9 D0	語数		フラグ C Y -	スキップ条件 -
接械語: D9 D0	語数	1	フラグ C Y -	スキップ条件 -
接械語: D9 D0	語数 1 分類:A/D変換	1 命令	-	スキップ条件 - くタQ2へ転送します。
接械語: D9 D0	語数 1 分類:A/D変換	1 命令	-	
接械語: D9 D0	語数 1 分類:A/D変換	1 命令	-	
接械語: D9 D0 1 0 0 0 0 1 0 1 2 2 0 5 16	語数 1 分類:A/D変換	1 命令	-	
機械語: D9 D0	語数 1 分類:A/D変換	1 命令	-	
機語: D9 D0 D0 1 0 1 0 1 2 2 0 5 16	語数 1 分類:A/D変換	1 命令	-	-
機械語: D9 D0	語数 1 分類:A/D変換	1 命令	-	-



TQ3A (Transfer data to register Q3 from Accumul		4 / 5 !! #L	コニだのソ	ラナ
機械語:D9 D0 1 0 0 0 0 1 1 0 2 2 0 6 16	<u>語数</u> 1	サイクル数 1	フラグ C Y -	スキップ条件 -
機能:(Q3) (A)	分類:A/D変換	命令		
		、A/D制御レジス	スタQ3へ転送します。	
				*
TR1AB (Transfer data to register R1 from Accum				
機械語:D9 D0 1 1 1 1 1 1 1 1 2 2 3 F 16	語数 1	サイクル数 1	フラグ C Y -	スキップ条件 -
機能:(R17~R14) (B)	分類:タイマ排	操作命令		
(R13 ~ R10) (A)			リロードレジス	タR1の上位4ビット(R1
		へ、レジスタA0 ~R10)へ転送し		・レジスタR1の下位4ビ
	_0			
	70			
TD2AD /Transfer data to register D2 from Assure	ulator and re-	riotor D)		
「R3AB (Transfer data to register R3 from Accum 機械語: D9 Do	inator and reg	Jister B) サイクル数	フラグCY	スキップ条件
1 0 0 0 1 1 1 0 1 1 ₂ 2 3 B ₁₆	1	1	-	-
機能:(R37~R34) (B)	分類:タイマ技	」 操作命令		
(R33 ~ R30) (A)				タR3の上位4ビット(R3
	1	へ、レジスタA(~ R3o)へ転送し		・レジスタR3の下位4ビ
	(R33	~ K30)/ (転送 U	х 9 。	
<u> </u>				
機械語:D9 Do	語数	サイクル数 1	フラグCY -	スキップ条件 -
<u> </u>		サイクル数 1	フラグCY -	スキップ条件
機械語: D9	語数 1 分類:クロック	1 7制御命令	-	-
機械語: D9 D0 1 0 0 0 1 0 0 1 2 2 0 9 16	語数 1 分類:クロック	1 7制御命令	-	スキップ条件 - レジスタRGへ転送します
機械語: D9 D0 1 0 0 0 1 0 0 1 2 2 0 9 16	語数 1 分類:クロック	1 7制御命令	-	
1 0 0 0 0 1 0 0 1 2 2 0 9 16	語数 1 分類:クロック	1 7制御命令	-	
機械語: D9 D0 1 0 0 0 1 0 0 1 2 2 0 9 16	語数 1 分類:クロック	1 7制御命令	-	
機械語: D9 D0 1 0 0 0 1 0 0 1 2 2 0 9 16	語数 1 分類:クロック	1 7制御命令	-	-

TCIAD (Transfer late to a sixter Olfres Assessed		-1 D)		
TSIAB (Transfer data to register SI from Accumul		<u> </u>		71. 25m
機械語:D9 D0 1 1 1 1 0 0 0 0 2 2 3 8 16	語数 1	サイクル数 1	フラグ C Y -	スキップ条件 -
機能:(SI7~SI4) (B)	分類:その他			
(Sl3~Sl0) (A)		ブスタBの内容を	レジス 夕SIの F位	74ビット(SI7~SI4)へ、レ
(SIS SIU) (A)				ジット(SI3~SI0)へ転送し
				<u> </u>
TV1A (Transfer data to register V1 from Accumula	ator)			
機械語 <u>Do</u>	語数	サイクル数	フラグCY	スキップ条件
0 0 0 0 1 1 1 1 1 1 ₂ 0 3 F ₁₆	1	1		-
機能 :(V1) (A)	分類:割り込み			
	詳細説明:レシ	ブスタ <mark>Aの内</mark> 容を	、割り込み制御	レジスタV1へ転送します
TV2A (Transfer data to register V2 from Accumul	ator)			
機械語: D9 D0 D0 0 0 0 1 1 1 1 1 0 2 0 3 E 16	語数 1	サイクル数 1	フラグ C Y	スキップ条件
10				
機能:(V2) (A)	分類:割り込む 詳細説明:レジ		、割り込み制御	レジスタV2へ転送します
£O/				
TW1A(Transfer data to register W1 from Accumu				
機械語 <u>: D</u> 9	語数	サイクル数	フラグCY	スキップ条件
1 0 0 0 0 0 1 1 1 0 ₂ 2 0 E ₁₆	1	1	-	-
機能:(W1) (A)	分類:タイマ			
	詳細説明:レシ	ジスタAの内容を	・、タイマ制御レ	ジスタW1へ転送します。



	ılator)			
幾械語: D9 Do	語数	サイクル数	フラグCY	スキップ条件
1 0 0 0 0 0 1 1 1 1 ₂ 2 0 F ₁₆	1	1	-	-
幾能:(W2) (A)	分類:タイマ	 操作命令		
	詳細説明:レ	ジスタAの内容を	、タイマ制御レジ	スタW2へ転送します
			C	
TW3A (Transfer data to register W3 from Accumu	<u> </u>		70	
機械語: D9	語数	サイクル数	フラグCY	スキップ条件
	1	1		-
機能:(W3) (A)	分類:タイマ!		•	
	詳細説明:レ	ジスタAの内容を、	タイマ制御レジ	スタW3へ転送します
	ince			
TW4A (Transfer data to register W4 from Accum		14 / h II #h	# c y	っ よ ポタル
機械語: D9 D0 1 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1	語数 1	サイクル数 1	フラグ C Y -	スキップ条件 -
機能:(W4) (A)	分類:タイマ	制御命令	l .	
	詳細説明:レ	ジスタAの内容を	、タイマ制御レジ	ジスタW4へ転送します
		, ,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,		///// · · · · · · · · · · · · · · · · ·
COL				,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
TW5A (Transfer data to register W5 from Accumo	ulator)			
機械語: <u>D</u> 9 <u>D</u> 0	ulator) 語数	サイクル数	フラグC Y	スキップ条件
	ulator)		フラグ C Y -	
機械語: D9	ulator) 語数 1 分類:タイマ!	サイクル数 1 _{集作命令}	-	スキップ条件 -
機械語: D9 D0 1 0 0 1 0 2 2 1 2 16	ulator) 語数 1 分類:タイマ!	サイクル数 1 _{集作命令}	-	スキップ条件 -
機械語: D9 D0 1 0 0 1 0 2 2 1 2 16	ulator) 語数 1 分類:タイマ!	サイクル数 1 _{集作命令}	-	スキップ条件 -
機械語: D9	ulator) 語数 1 分類:タイマ!	サイクル数 1 _{集作命令}	-	
機械語: D9 D0 1 0 0 1 0 2 2 1 2 16	ulator) 語数 1 分類:タイマ!	サイクル数 1 _{集作命令}	-	スキップ条件 -
機械語: D9 D0 1 0 0 1 0 2 2 1 2 16	ulator) 語数 1 分類:タイマ!	サイクル数 1 _{集作命令}	-	スキップ条件 -
機械語: D9 D0 1 0 0 1 0 2 2 1 2 16	ulator) 語数 1 分類:タイマ!	サイクル数 1 _{集作命令}	-	スキップ条件 -
	ulator) 語数 1 分類:タイマ!	サイクル数 1 _{集作命令}	-	スキップ条件 -



機械語 ; D9	語数	サイクル数	フラグCY	スキップ条件
機械語:D9 D0 1 0 0 1 1 2 2 1 3 16	1	1	-	-
幾能:(W6) (A)	分類:タイマ制	 訓御命令		
			、タイマ制御レジ	スタW6へ転送します。
TYA (Transfer data to register Y from Accumulato	r)			
機械語: D9	<u>語数</u> 1	サイクル数 1	フラグ C Y -	スキップ条件 -
機能:(Y) (A)	分類:レジス [・]		、レジスタYへ転	
	W.C.	6		
VRST(Watchdog timer ReSeT)				
機械語:D9 D0	語数	サイクル数	フラグCY	スキップ条件
1 0 1 0 1 0 0 0 0 0 ₂ 2 A 0 ₁₆	1	1	-	(WDF1) = 1
機能:(WDF1) = 1?	分類:その他		/ + (MDEA)	10° 1 177 + 1-12° 1-20 0
スキップ後、(WDF1) 0	をス ば、 また	、キップし、その そのまま次の命	後フラグWDF1を 令を実行します。 行直後にWRST命	が 1 "であれば、次の命 クリア(0)します。" 0 "な 命令を実行するとウォッ
KAM j (eXchange Accumulator and Memory data)			
機械語: D9 Do	語数	サイクル数	フラグ C Y	スキップ条件
	1	1	-	-
機能:(A) (M(DP)) (X) (X)EXOR(j) j = 0 ~ 15	詳細説明:M(E 容と		スタAの内容を交 フィールドの値jとの	換した後、レジスタXの の排他的論理和をとり、

XAMD j (eXchange Accumulator and Memory da		サイクル数	フラグCY	フナップタル							
機械語 <u>: D9 </u>	語数	リイクル鉄	J J J J C Y	スキップ条件							
1 0 1 1 1 1 j j j j ₂ 2 F j ₁₆	1	1	-	(Y) = 15							
機能:(A) (M(DP))	 分類:RAM・	└───── レジスタ間転送â	L 命令								
(X) (X)EXOR(j) $j = 0 \sim 15$	詳細説明:M(C	DP)の内容とレジ	スタAの内容を	 交換した後、レジスタXの内							
(Y) (Y) - 1	容とイミディエイトフィールドの値との排他的論理和										
		果をレジスタXI	•								
また、レジスタYの内容を - 1し、その結果が											
	の命	· 今をスキップし	ます。" 15 "以外が	ならば、そのまま次の命令を							
		します。		M							
	7.13										
				<u> </u>							
XAMI j (eXchange Accumulator and Memory data	a and Increme	ent register Y	and skip)								
• • • • • • • • • • • • • • • • • • • •	a and Increme 語数	ent register Y サイクル数	and skip) フラグCY	スキップ条件							
• • • • • • • • • • • • • • • • • • • •				スキップ条件 (Y) = 0							
機械語: D9 D0 1 1 1 1 0 j j j j ₂ 2 E j ₁₆	語数 1	サイクル数 1	フラグCY								
機械語: D9	語数 1 分類:RAM・I	サイクル数 1 レジス <mark>夕</mark> 間転送る	フラグ C Y - 命令	(Y) = 0							
機械語: D9	語数 1 分類:RAM・I 詳細説明:M(D	サイクル数 1 レジスタ間転送6 PP)の内容とレジ	フ ラグ C Y	(Y) = 0 交換した後、レジスタXの内							
機械語: D9	語数 1 分類:RAM・I 詳細説明:M(C 容と	サイクル数 1 レジスタ間転送6 DP)の内容とレジイミディエイト:	フ ラグC Y	(Y) = 0							
機械語: D9	語数 1 分類:RAM・I 詳細説明:M(C 容と の結	サイクル数 1 レジスタ間転送6 OP)の内容とレジ イミディエイト: 果をレジスタXI	フラグCY	(Y) = 0 交換した後、レジスタXの内 との排他的論理和をとり、そ							
機械語:D9 D0 D0	語数 1 分類:RAM・ 詳細説明:M(I 容と の結 また	サイクル数 1 レジスタ間転送6 PP)の内容とレジ イミディエイト: 果をレジスタXI 、レジスタYの内	フ <mark>ラグC</mark> Y	(Y) = 0 交換した後、レジスタXの内 との排他的論理和をとり、そ の結果が 0 "であれば、次の							
機械語:D9	語数 1 分類:RAM・I 詳細説明:M(C 容と の結 また。	サイクル数 1 レジスタ間転送6 PP)の内容とレジ イミディエイト: 果をレジスタXII 、レジスタYの内 をスキップしま	フ <mark>ラグC</mark> Y	(Y) = 0 交換した後、レジスタXの内 との排他的論理和をとり、そ の結果が 0 "であれば、次の							
機械語:D9 D0 D0	語数 1 分類:RAM・I 詳細説明:M(C 容と の結 また。	サイクル数 1 レジスタ間転送6 PP)の内容とレジ イミディエイト: 果をレジスタXI 、レジスタYの内	フ <mark>ラグC</mark> Y	(Y) = 0 交換した後、レジスタXの内 との排他的論理和をとり、そ							

[機能分類別]機械語命令一覧表

[機能分類	類別]機械語	命令-	一覧	表													
分類	命令記号						命令	Ş ⊐−	-ド						語	サイク	機能
77 74	כ פון זי קון	D9	D8	D7	D6	D5	D4	Dз	D2	D1	D ₀	16	進表	記	数	ル 数	IN BU
	ТАВ	0	0	0	0	0	1	1	1	1	0	0	1	Ε	1	1	(A) (B)
	ТВА	0	0	0	0	0	0	1	1	1	0	0	0	Ε	1	1	(B) (A)
	TAY	0	0	0	0	0	1	1	1	1	1	0	1	F	1	1	(A) (Y)
	TYA	0	0	0	0	0	0	1	1	0	0	0	0	С	1	1	(Y) (A)
ا با	TEAB	0	0	0	0	0	1	1	0	1	0	0	1	Α	1	1	(E7 ~ E4) (B) (E3 ~ E0) (A)
レジスタ間転送命令	TABE	0	0	0	0	1	0	1	0	1	0	0	2	Α	1	1	(B) (E7 ~ E4) (A) (E3 ~ E0)
転送	TDA	0	0	0	0	1	0	1	0	0	1	0	2	9	1	1	(DR2 ~ DR0) (A2 ~ A0)
令	TAD	0	0	0	1	0	1	0	0	0	1	0	5	1	1	1	(A ₂ ~ A ₀) (DR ₂ ~ DR ₀) (A ₃) 0
	TAZ	0	0	0	1	0	1	0	0	1	1	0	5	3	1	1	(A ₁ , A ₀) (Z ₁ , Z ₀) (A ₃ , A ₂) 0
	TAX	0	0	0	1	0	1	0	0	1	0	0	5	2	1	1	(A) (X)
	TASP	0	0	0	1	0	1	0	0	0	0	0	5	0	1	1	(A2 ~ A0) (SP2 ~ SP0) (A3) 0
R A	LXY x, y	1	1	х3	X2	X1	X 0	уз	y2	y 1	yo	3	x	у	1	1	(X) $x, x = 0 \sim 15$ (Y) $y, y = 0 \sim 15$
RAMアドレス命令	LZ z	0	0	0	1	0	0	1	0	Z 1	Z0	0	4	8 +z	1	1	(Z) $z, z = 0 \sim 3$
令	INY	0	0	0	0	0	1	0	0	1	1	0	1	3	1	1	(Y) (Y) + 1
	DEY	0	0	0	0	0	1	0	1	1	1	0	1	7	1	1	(Y) (Y) - 1
	ТАМ ј	1	0	1	1	0	0	j	j	j	j	2	С	j	1	1	(A) (M(DP)) (X) (X) EXOR (j) $j = 0 \sim 15$
R A M	XAM j	1	0	1	1	0	1	j	j	j	j	2	D	j	1	1	(A) (M(DP)) (X) (X) EXOR (j) ,j = 0 ~ 15
RAM・レジスタ間転送命令	XAMD j	1	0	1	1	1	1	j	j	j	j	2	F	j	1	1	(A) (M(DP)) (X) (X) EXOR (j) j = 0 ~ 15 (Y) (Y) - 1
転送命令	XAMI j	1	0	1	1	1	0	j	j	j	j	2	E	j	1	1	(A) (M(DP)) (X) (X) EXOR (j) $j = 0 \sim 15$ (Y) (Y) + 1
	ТМА ј	1	0	1	0	1	1	j	j	j	j	2	В	j	1	1	(M(DP)) (A) (X) (X) EXOR (j) $j = 0 \sim 15$

	_	
スキップ条件	フ ラ グ CY	詳細説明
-	-	レジスタBの内容を、レジスタAへ転送します。
-	-	レジスタAの内容を、レジスタBへ転送します。
-	-	レジスタYの内容を、レジスタAへ転送します。
-	-	レジスタAの内容を、レジスタYへ転送します。
-	-	レジスタA及びレジスタBの内容を、レジスタEへ転送します。
-	-	レジスタEの内容を、レジスタA及びレジスタBへ転送します。
-	-	レジスタAの内容を、レジスタDへ転送します。
-	-	レジスタDの内容を、レジスタAへ転送します。
-	-	レジスタZの内容を、レジスタAへ転送します。
-	-	レジスタXの内容を、レジスタAへ転送します。
-	-	スタックポインタ(SP)の内容を、レジ <mark>スタA</mark> へ転送します。
連続記述	-	イミディエイトフィールドの値xをレジスタXへロードし、イミディエイトフィールドの値yをレジスタYへロードします。 LXY命令を連続記述し、連続実行の場合は、最初に実行したLXY命令を除き、以下に連続記述されたLXY命令はスキップされます。
-	-	イミディエイトフィールドの値zをレジスタZヘロードします。
(Y) = 0	-	レジスタYの内容を + 1します。その結果、レジスタYの内容が 0 "であれば、次の命令をスキップします。
(Y) = 15		レジスタYの内容を - 1します。その結果、レジスタYの内容が 15 "であれば、次の命令をスキップします。
	-	M(DP)の内容をレジスタAに転送した後、レジスタXとイミディエイトフィールドの値jとの排他的論理和をとり、その結果をレジスタXに格納します。
-	-	M(DP)とレジスタAの内容を交換した後、レジスタXとイミディエイトフィールドの値jとの排他的論理和をとり、その結果をレジスタXに格納します。
(Y) = 15	-	M(DP)とレジスタAの内容を交換した後、レジスタXとイミディエイトフィールドの値jとの排他的論理和をとり、その結果をレジスタXに格納します。 また、レジスタYの内容を - 1し、その結果が 15 'のとき、次の命令をスキップします。
(Y) = 0	-	M(DP)とレジスタAの内容を交換した後、レジスタXとイミディエイトフィールドの値jとの排他的論理和をとり、その結果をレジスタXに格納します。 また、レジスタYの内容を + 1し、その結果が 0 'のとき、次の命令をスキップします。
-	-	レジスタAの内容をM(DP)に転送した後、レジスタXとイミディエイトフィールドの値jとの排他的論理和をとり、その結果をレジスタXに格納します。



							命令	-⊏\$	-ド						語	サイ	
分類	命令記号	D9	D8	D7	D6	D ₅	D4	D3	D2	D1	D ₀	16	進表	記	数	クル数	機能
	LA n	0	0	0	1	1	1	n	n	n	n	0	7	n	1	1	(A) n n = 0 ~ 15
	TABP p	0	0	1	0	p5	p4	рз	p2	p1	po	0	8 +p	p	1	3	(SP) (SP) + 1 (SK(SP)) (PC) (PCH) p (PCL) (DR2 ~ DR0 A3 ~ A0) (DR2) 0 (DR1, DR0) (ROM(PC))9, 8 (B) (ROM(PC))7 ~ 4 (A) (ROM(PC))3 ~ 0 (SK(SP)) (PC) (SP) (SP) - 1
	AM	0	0	0	0	0	0	1	0	1	0	0	0	Α	1	1	$(A) \qquad (A) + (M(DP))$
演算命令	AMC	0	0	0	0	0	0	1	0	1	1	0	0	В	1	1	(A) (A) + (M(DP)) + (CY) (CY) キャリ
*	A n	0	0	0	1	1	0	n	n	n	n	0	6	n	1	1	(A) (A) + n, $n = 0 \sim 15$
	AND	0	0	0	0	0	1	1	0	0	0	0	1	8	1	1	(A) (A) AND (M(DP))
	OR	0	0	0	0	0	1	1	0	0	1	0	1	9	1	1	(A) (A) OR (M(DP))
	sc	0	0	0	0	0	0	0	1	1	1	0	0	7	1	1	(CY) 1
	RC	0	0	0	0	0	0	0	1	1	0	0	0	6	1	1	(CY) 0
	SZC	0	0	0	0	1	0	1	1	1	1	0	2	F	1	1	(CY) = 0?
	СМА	0	0	0	0	0	1	1	1	0	0	0	1	С	1	1	(A) (\overline{A})
	RAR	0	0	0	0	0	1	1	1	0	1	0	1	D	1	1	CY A3A2A1A0
Ľ	SB j	0	0	0	1	0	1	1	1	j	j	0	5	C +j	1	1	(Mj(DP)) 1
ビット操作命令	RBj	0	0	0	1	0	0	1	1	j	j	0	4	C +j	1	1	(Mj(DP)) 0 j = 0 ~ 3
命 令	SZB j	0	0	0	0	1	0	0	0	j	j	0	2	j	1	1	$(Mj(DP)) = 0? j = 0 \sim 3$
	SEAM	0	0	0	0	1	0	0	1	1	0	0	2	6	1	1	(A) = (M(DP))?
比較命令	SEA n	0	0	0	0	1	0	0	1	0	1	0	2	5	2	2	$(A) = n? n = 0 \sim 15$
*		0	0	0	1	1	1	n	n	n	n	0	7	n			

注 M34584MD/EDの場合 p = 0 ~ 127です。



		,
	フラ	
スキップ条件	グ	詳細説明
	CY	
連続記述	-	イミディエイトフィールドの値nをレジスタAへロードします。 LA命令を連続記述し、連続実行の場合は、最初に実行したLA命令を除き、以下に連続記述されたLA命令はスキップされます。
-	-	pページのレジスタDとレジスタAで指定された(DR2 DR1 DR0 A3 A2 A1 A0)2番地のROMパターンのうち、 ビット9、8をレジスタDに、ビット7~4をレジスタBに、ビット3~0をレジスタAへ転送します。 この命令を実行するときは、スタックを1段使用します。 SBK命令実行時は64~127ページ、RBK命令実行時は0~63ページを指定します。リセット解除、RAMバックアップからの復帰後は0~63ページを指定します。
-	-	レジスタAにM(DP)の内容を加え、結果をレジスタAに格納します。キャリフラグCYの内容は変化しません。
-	0/1	レジスタAにM(DP)の内容とキャリフラグCYの内容を <mark>加え、</mark> 結果をレジスタAとキャリフラグCYに格納します。
オーバフロー=0	-	レジスタAにイミディエイトフィールドの値nを加えます。キャリフラグCYの内容は変化しません。 演算の結果、オーバフローしなければ次の命 <mark>令をスキップ</mark> します。
-	-	レジスタAとM(DP)の内容の論理積をと <mark>り</mark> 、結果をレジスタAに格納します。
-	-	レジスタAとM(DP)の内容の論理和 <mark>をとり</mark> 、結果をレジスタAに格納します。
-	1	キャリフラグCYをセット(1)します。
-	0	キャリフラグCYをクリア(0)します。
(CY) = 0	-	キャリフラグCYの内容が 0 'のとき、次の命令をスキップします。
-	-	レジスタAの内容の1の歩数をレジスタAに格納します。
-	0/1	キャリフラグを含め、レジスタAを右へ1ビットローテーションします。
-		M(DP)の内容の第jビット(イミディエイトフィールドの値jで指定されたビット)をセット(1)します。
-	-	M(DP)の内容の第jビット(イミディエイトフィールドの値jで指定されたビット)をクリア(0)します。
(Mj(DP)) = 0 ただし、j = 0 ~ 3	-	M(DP)の内容の第jビット(イミディエイトフィールドの値jで指定されたビット)の内容が 0 'のとき、次の命令をスキップします。
(A) = (M(DP))	-	レジスタAの内容とM(DP)の内容とが等しければ、次の命令をスキップします。
(A) = n	-	レジスタAの内容とイミディエイトフィールドの値nとが等しければ、次の命令をスキップします。
L		

() WT							命令	>⊐-	-ド						語	サイ	IMAGE
分類	命令記号	D9	D8	D7	D6	D5	D4	D3	D2	D1	D ₀	16	進表	記	数	クル数	機能
	Ва	0	1	1	a 6	a 5	a4	a 3	a 2	a 1	a ₀	1	8 +a	а	1	1	(PCL) a6 ~ a0
ヹ	BL p a	0	0	1	1	1	p 4	рз	p2	р1	po	0	E +p	р	2	2	(PCH) p (PCL) a6 ~ a0
ブランチ命令		1	0	р5	a 6	a 5	a4	a 3	a 2	a 1	a 0	2	р +а	a			X .
ੱ ਧੰ	BLA p	0	0	0	0	0	1	0	0	0	0	0	1	0	2	2	(PCH) p (PCL) (DR2 ~ DR0 A3 ~ A0)
		1	0	р5	p4	0	0	рз	p2	p 1	po	2	р	р			(I OL) (DN2 DN0 A0)
サず	ВМ а	0	1	0	a 6	a 5	a4	a 3	a 2	a1	a0	1	а	а	1	1	(SP) (SP) + 1 (SK(SP)) (PC) (PCH) 2 (PCL) a6 ~ a0
サブルーチン呼び出し命令	BML p a	0	0	1	1	0	p 4	рз	p2	р1	po	0	C +p	p	2	2	(SP) (SP) + 1 (SK(SP)) (PC) (PCH) p
が 出し		1	0	p5	a 6	a 5	a4	a 3	a2	a 1	ao	2	р +а				(PCL) a6 ~ a0
命令	BMLA p	0	0	0	0	1	1	0	0	0	0	0	3	0	2	2	(SP) (SP) + 1 (SK(SP)) (PC)
		1	0	p5	p4	0	0	рз	p2	p1	po	2	р	р			(PCH) p (PCL) (DR2 ~ DR0 A3 ~ A0)
リター	RTI	0	0	0	1	0	0	0	1	1	0	0	4	6	1	1	(PC) (SK(SP)) (SP) (SP) - 1
リターン操作命令	RT	0	0	0	1	0	0	0	1	0	0	0	4	4	1	2	(PC) (SK(SP)) (SP) (SP) - 1
命令	RTS	0	0	0	1	0	0	0	1	0	1	0	4	5	1	2	(PC) (SK(SP)) (SP) (SP) - 1
фı	DI	0	0	0	0	0	0	0	1	0	0	0	0	4	1	1	(INTE) 0
問 り 込	EI	0	0	0	0	0	0	0	1	0	1	0	0	5	1	1	(INTE) 1
割り込み制御命令	SNZ0	0	0	0	0	1	1	1	0	0	0	0	3	8	1	1	V10=0:(EXF0)=1? スキップ後 (EXF0) 0 V10=1:NOP
· · · · · · · · · · · · · · · · · · ·	SNZ1	0	0	0	0	1	1	1	0	0	1	0	3	9	1	1	V11=0:(EXF1)=1? スキップ後 (EXF1) 0 V11=1:NOP

注 M34584MD/EDの場合 p = 0 ~ 127です。

スキップ条件	フ ラ グ CY	詳細説明
-	-	ページ内ブランチ:同一ページのa番地へブランチします。
-	-	ページ外ブランチ:pページのa番地へブランチします。
-	-	ページ外ブランチ:pページのレジスタD,レジスタAで指定された(DR2DR1DR0A3A2A1A0)2番地へブランチします。
-	-	2ページのサブルーチン呼び出し:2ページのa番地のサブルーチンを呼び出します。
-	-	サブルーチン呼び出し:pページのa番地のサブルーチンを呼び出します。
-	-	サブルーチン呼び出し:pページのレジスタD ,レジスタAで指定された(DR2DR1DR0A3A2A1A0)2番地のサブルーチンを呼び出します。
-	-	割り込み処理ルーチンからメインルーチンに戻ります。 データポインタ(X ,Y Z)、キャリフラグ、スキップステータス、LA/LXY連続記述によるNOPステータス、レジスタA、レジスタBの各値を割り込み直前の状態に復帰させます。
-	-	サブルーチンから、このサブルーチンを呼び出したルーチンに戻ります。
無条件スキップ		サブルーチンから、このサブルーチンを呼び出したルーチンに戻り、次の命令を無条件にスキップします。
-	-	割り込み許可フラグ(INTE)をクリア(0)し、割り込み発生禁止状態にします。
-	-	 割り込み許可フラグ(INTE)をセット(1)し、割り込み発生可能状態にします。
V10 = 0:(EXF0) = 1	-	割り込み制御レジスタV1のビット0(V1o)の内容が 0 "で、外部0割り込み要求フラグEXF0が 1 "のとき、次の命令をスキップします。スキップ後、外部0割り込み要求フラグEXF0をクリア(0)します。
V11 = 0:(EXF1) = 1	-	割り込み制御レジスタV1のビット1(V11)の内容が 0 "で、外部1割り込み要求フラグEXF1が 1 "のとき、次の命令をスキップします。スキップ後、外部1割り込み要求フラグEXF1をクリア(0)します。

							命令	> ⊐−	-ド						語	サイ	
分類	命令記号	D9	D8	D7	D6	D5	D4	Дз	D2	D1	D ₀	16	進表	記	数	クル数	機能
	SZNI0	0	0	0	0	1	1	1	0	1	0	0	3	Α	1	1	I12 = 1:(INT0) =" H "?
																	I12 = 0:(INT0) =" L "?
	SNZI1	•	0	0	0				•				•	_			10 (1)(7) (11)
	SINZII	0	0	0	0	1	1	1	0	1	1	0	3	В	1	1	I22 = 1:(INT1) =" H "? I22 = 0:(INT1) =" L "?
割	TAV1	0	0	0	1	0	1	0	1	0	0	0	5	4	1	1	(A) (V1)
割り込み制御命令	TV1A	0	0	0	0	1	1	1	1	1	1	0	3	F	1	1	(V1) (A)
制御命	TAV2	0	0	0	1	0	1	0	1	0	1	0	5	5	1	1	(A) (V2)
令	TV2A	0	0	0	0	1	1	1	1	1	0	0	3	Ε	1	1	(V2) (A)
	TAI1	1	0	0	1	0	1	0	0	1	1	2	5	3	1	1	(A) (I1)
	TI1A	1	0	0	0	0	1	0	1	1	1	2	1	7	1	1	(I1) (A)
	TAI2	1	0	0	1	0	1	0	1	0	0	2	5	4	1	1	(A) (I2)
	TI2A	1	0	0	0	0	1	1	0	0	0	2	1	8	1	1	(I2) (A)
	TPAA	1	0	1	0	1	0	1	0	1	0	2	Α	Α	1	1	(PA0) (A0)
	TAW1	1	0	0	1	0	0	1	0	1	1	2	4	В	1	1	(A) (W1)
	TW1A	1	0	0	0	0	0	1	1	1	0	2	0	Е	1	1	(W1) (A)
	TAW2	1	0	0	1	0	0	1	1	0	0	2	4	С	1	1	(A) (W2)
	TW2A	1	0	0	0	0	0	1	1	1	1	2	0	F	1	1	(W2) (A)
	TAW3	1	0	0	1	0	0	1	1	0	1	2	4	D	1	1	(A) (W3)
	TW3A	1	0	0	0	0	1	0	0	0	0	2	1	0	1	1	(W3) (A)
タイ	TAW4	1	0	0	1	0	0	1	1	1	0	2	4	Е	1	1	(A) (W4)
タイマ操作命令	TW4A	1	0	0	0	0	1	0	0	0	1	2	1	1	1	1	(W4) (A)
- - - 令	TAW5	1	0	0	1	0	0	1	1	1	1	2	4	F	1	1	(A) (W5)
	TW5A	1	0	0	0	0	1	0	0	1	0	2	1	2	1	1	(W5) (A)
	TAW6	1	0	0	1	0	1	0	0	0	0	2	5	0	1	1	(A) (W6)
	TW6A	1	0	0	0	0	1	0	0	1	1	2	1	3	1	1	(W6) (A)

スキップ条件	フ ラ グ CY	詳細説明
I12 = 1 : (INT0) = " H "	-	割り込み制御レジスタI1のビット2(I12)の内容が 1 "で、INT0端子のレベルが H 'のとき、次の命令をスキップ
I12 = 0: (INT0) = "L"	-	します。 割り込み制御レジスタI1のビット2(I12)の内容が 0 "で、INT0端子のレベルが L "のとき、次の命令をスキップします。
I22 = 1 : (INT1) = " H "	-	割り込み制御レジスタI2のビット2(I22)の内容が 1 "で、INT1端子のレベルが H 'のとき、次の命令をスキップ
I22 = 0:(INT1) =" L "	-	します。 割り込み制御レジスタI2のビット2(I22)の内容が 1 "で、INT1端子のレベルが L "のとき、次の命令をスキップ します。
-	-	割り込み制御レジスタV1の内容を、レジスタAへ転送します。
-	-	レジスタAの内容を、割り込み制御レジスタV1へ転送します。
-	-	割り込み制御レジスタV2の内容を、レジスタAへ転送します。
-	-	レジスタAの内容を、割り込み制御レジスタV2へ転送します。
-	-	割り込み制御レジスタI1の内容を、レジスタAへ転送します。
-	-	レジスタAの内容を、割り込み制御レジスタI1へ転送します。
-	-	割り込み制御レジスタI2の内容を、レジスタAへ転送します。
-	-	レジスタAの内容を、割り込み制御レジスタI2へ転送します。
-	-	レジスタAの内容を、タイマ制御レジスタPAへ転送します。
-	-	タイマ制御レジスタW1の内容を、レジスタAへ転送します。
-	-	レジスタAの内容を、タイマ制御レジスタW1へ転送します。
-	-	タイマ制御レジスタW2の内容を、レジスタAへ転送します。
-	-	レジスタAの内容を、タイマ制御レジスタW2へ転送します。
-	-	タイマ制御レジスタW3の内容を、レジスタAへ転送します。
-	. (レジスタAの内容を、タイマ制御レジスタW3へ転送します。
- <		タイマ制御レジスタW4の内容を、レジスタAへ転送します。
-	-	レジスタAの内容を、タイマ制御レジスタW4へ転送します。
-	-	タイマ制御レジスタW5の内容を、レジスタAへ転送します。
-	-	レジスタAの内容を、タイマ制御レジスタW5へ転送します。
-	-	タイマ制御レジスタW6の内容を、レジスタAへ転送します。
-	-	レジスタAの内容を、タイマ制御レジスタW6へ転送します。

							命令	> ⊐−	- ド						語	サイ	
分類	命令記号	D9	D8	D7	D6	D5	D4	Dз	D2	D1	D ₀	16	進表	記	数	クル数	機能
	TABPS	1	0	0	1	1	1	0	1	0	1	2	7	5	1	1	(B) (TPS7 ~ TPS4) (A) (TPS3 ~ TPS0)
	TPSAB	1	0	0	0	1	1	0	1	0	1	2	3	5	1	1	(RPS7 ~ RPS4) (B) (TPS7 ~ TPS4) (B) (RPS3 ~ RPS0) (A) (TPS3 ~ TPS0) (A)
	TAB1	1	0	0	1	1	1	0	0	0	0	2	7	0	1	1	(B) (T17 ~ T14) (A) (T13 ~ T10)
	T1AB	1	0	0	0	1	1	0	0	0	0	2	3	0	1	1	(R17 ~ R14) (B) (T17 ~ T14) (B) (R13 ~ R10) (A) (T13 ~ T10) (A)
	TAB2	1	0	0	1	1	1	0	0	0	1	2	7	1	1		(B) (T27 ~ T24) (A) (T23 ~ T20)
	T2AB	1	0	0	0	1	1	0	0	0	1	2	3	1	d	1	(R27 ~ R24) (B) (T27 ~ T24) (B) (R23 ~ R20) (A) (T23 ~ T20) (A)
タイマ	TAB3	1	0	0	1	1	1	0	0	1	0	2	7	2	1	1	(B) (T37 ~ T34) (A) (T33 ~ T30)
タイマ操作命令	ТЗАВ	1	0	0	0	1	1	0	0	1	0	2	3	2	1	1	(R37 ~ R34) (B) (T37 ~ T34) (B) (R33 ~ R30) (A) (T33 ~ T30) (A)
	TAB4	1	0	0	1	1	1	0	0	1	1	2	7	3	1	1	(B) (T47 ~ T44) (A) (T43 ~ T40)
	T4AB	1	0	0	0	1	1	0	0	1	1	2	3	3	1	1	(R4L7 ~ R4L4) (B) (T47 ~ T44) (B) (R4L3 ~ R4L0) (A) (T43 ~ T40) (A)
	Т4НАВ	1	0	0	0	1	1	0	1	1	1	2	3	7	1	1	(R4H7 ~ R4H4) (B) (R4H3 ~ R4H0) (A)
	TR1AB	1	0	0	0	1	1	1	1	1	1	2	3	F	1	1	(R17 ~ R14) (B) (R13 ~ R10) (A)
	TR3AB	1	0	0	0	1	1	1	0	1	1	2	3	В	1	1	(R37 ~ R34) (B) (R33 ~ R30) (A)
	T4R4L	1	0	1	0	0	1	0	1	1	1	2	9	7	1	1	(T47 ~ T40) (R4L7 ~ R4L0)

	1	
スキップ条件	フ ラ グ CY	詳細説明
-	-	プリスケーラの上位4ビットの内容を、レジスタBへ転送し、 プリスケーラの下位4ビットの内容を、レジスタAへ転送します。
-	-	レジスタBの内容を、プリスケーラ及びプリスケーラのリロードレジスタRPSの上位4ビットへ転送し、 レジスタAの内容を、プリスケーラ及びプリスケーラのリロードレジスタRPSの下位4ビットへ転送します。
-	-	タイマ1の上位4ビットの内容を、レジスタBへ転送し、 タイマ1の下位4ビットの内容を、レジスタAへ転送します。
-	-	レジスタBの内容を、タイマ1及びタイマ1のリロードレジスタR1の上位4ピットへ転送し、 レジスタAの内容を、タイマ1及びタイマ1のリロードレジスタR1の下位4ピットへ転送します。
-	-	タイマ2の上位4ビットの内容を、レジスタBへ転送し、 タイマ2の下位4ビットの内容を、レジスタAへ転送します。
-	-	レジスタBの内容を、タイマ2及びタイマ2のリロードレジスタR2の上位4ビットへ転送し、 レジスタAの内容を、タイマ2及びタイマ2のリロードレジスタR2の下位4ビットへ転送します。
-	-	タイマ3の上位4ビットの内容を、レジスタBへ転送し、 タイマ3の下位4ビットの内容を、レジスタAへ転送します。
-	-	レジスタBの内容を、タイマ3及びタイマ3のリロードレジスタR3の上位4ビットへ転送し、 レジスタAの内容を、タイマ3及びタイマ3のリロードレジスタR3の下位4ビットへ転送します。
-	-	タイマ4の上位 <mark>4ビット</mark> の内容を、レジスタBへ転送し、 タイマ4の <mark>下位</mark> 4ピットの内容を、レジスタAへ転送します。
-	-	レジスタBの内容を、タイマ4及びタイマ4のリロードレジスタR4Lの上位4ビットへ転送し、 レジスタAの内容を、タイマ4及びタイマ4のリロードレジスタR4Lの下位4ビットへ転送します。
- <	-	レジスタBの内容を、タイマ4のリロードレジスタR4Hの上位4ビットへ転送し、 レジスタAの内容を、タイマ4のリロードレジスタR4Hの下位4ビットへ転送します。
-	-	レジスタBの内容を、タイマ1のリロードレジスタR1の上位4ビットへ転送し、 レジスタAの内容を、タイマ1のリロードレジスタR1の下位4ビットへ転送します。
-	-	レジスタBの内容を、タイマ3のリロードレジスタR3の上位4ビットへ転送し、 レジスタAの内容を、タイマ3のリロードレジスタR3の下位4ビットへ転送します。
-	-	タイマ4のリロードレジスタR4Lの内容を、タイマ4へ転送します。

八半王	소스타디						命令	> ⊐−	-ド						語	サイク	100 615
分類	命令記号	D9	D8	D7	D6	D5	D4	Dз	D2	D1	D ₀	16	進表	記	数	クル数	機能
	SZNT1	1	0	1	0	0	0	0	0	0	0	2	8	0	1	1	V12=0:(T1F)=1? スキップ後 (T1F) 0 V12=1:NOP
タイマ	SNZT2	1	0	1	0	0	0	0	0	0	1	2	8	1	1	1	V13=0:(T2F)=1? スキップ後 (T2F) 0 V13=1:NOP
タイマ操作命令	SNZT3	1	0	1	0	0	0	0	0	1	0	2	8	2	1	1	V20=0:(T3F)=1? スキップ後 (T3F) 0 V20=1:NOP
	SNZT4	1	0	1	0	0	0	0	0	1	1	2	8	3	1	1	V21 = 0 : (T4F) = 1? スキップ後 (T4F) 0 V21 = 1 : NOP
	IAP0	1	0	0	1	1	0	0	0	0	0	2	6	0	1	1	(A) (P0)
	ОР0А	1	0	0	0	1	0	0	0	0	0	2	2	0	1	1	(P0) (A)
	IAP1	1	0	0	1	1	0	0	0	0	1	2	6	1	1	1	(A) (P1)
	OP1A	1	0	0	0	1	0	0	0	0	1	2	2	1	1	1	(P1) (A)
	IAP2	1	0	0	1	1	0	0	0	1	0	2	6	2	1	1	(A2 ~ A0) (P22 ~ P20) (A3) 0
	OP2A	1	0	0	0	1	0	0	0	1	0	2	2	2	1	1	(P22 ~ P20) (A2 ~ A0)
	IAP3	1	0	0	1	1	0	0	0	1	1	2	6	3	1	1	(A) (P3)
	ОРЗА	1	0	0	0	1	0	0	0	1	1	2	2	3	1	1	(P3) (A)
	IAP4	1	0	0	1	1	0	0	1	0	0	2	6	4	1	1	(A) (P4)
	OP4A	1	0	0	0	1	0	0	1	0	0	2	2	4	1	1	(P4) (A)
入出	IAP5	1	0	0	1	10	0	0	1	0	1	2	6	5	1	1	(A) (P5)
入出力命令	OP5A	1	0	0	0	1	0	0	1	0	1	2	2	5	1	1	(P5) (A)
	IAP6	1	0	0	1	1	0	0	1	1	0	2	6	6	1	1	(A) (P6)
	OP6A	1	0	0	0	1	0	0	1	1	0	2	2	6	1	1	(P6) (A)
	CLD	0	0	0	0	0	1	0	0	0	1	0	1	1	1	1	(D) 1
	RD	0	0	0	0	0	1	0	1	0	0	0	1	4	1	1	$(D(Y))$ 0 $(Y) = 0 \sim 6$
	SD	0	0	0	0	0	1	0	1	0	1	0	1	5	1	1	$(D(Y))$ 1 $(Y) = 0 \sim 6$
	SZD	0	0	0	0	1	0	0	1	0	0	0	2	4	2	2	$(D(Y)) = 0? (Y) = 0 \sim 6$
		0	0	0	0	1	0	1	0	1	1	0	2	В			
	RCP	1	0	1	0	0	0	1	1	0	0	2	8	С	1	1	(C) 0
	SCP	1	0	1	0	0	0	1	1	0	1	2	8	D	1	1	(C) 1

スキップ条件	フ ラ グ CY	詳細説明
V12 = 0:(T1F) = 1	-	割り込み制御レジスタV1のビット2(V12)の内容が 0 "で、タイマ1割り込み要求フラグT1Fが 1 "のとき、次の命令をスキップします。スキップ後、タイマ1割り込み要求フラグT1Fをクリア(0)します。
V13 = 0:(T2F) = 1	-	割り込み制御レジスタV1のビット3(V13)の内容が 0 "で、タイマ2割り込み要求フラグT2Fが 1 "のとき、次の命令をスキップします。スキップ後、タイマ2割り込み要求フラグT2Fをクリア(0)します。
V20 = 0:(T3F) = 1	-	割り込み制御レジスタV2のビット0(V2o)の内容が 0 "で、タイマ3割り込み要求フラグT3Fが 1 "のとき、次の命令をスキップします。スキップ後、タイマ3割り込み要求フラグT3Fをクリア(o)します。
V21 = 0:(T4F) = 1	-	割り込み制御レジスタV2のビット1(V21)の内容が 0 "で、タイマ4割り込み要求フラグT4Fが 1 "のとき、次の命令をスキップします。スキップ後、タイマ4割り込み要求フラグT4Fをクリア(0)します。
-	-	ポートP0の入力を、レジスタAへ転送します。
-	-	レジスタAの内容を、ポートP0へ出力します。
-	-	ポートP1の入力を、レジスタAへ転送します。
-	-	レジスタAの内容を、ポートP1へ出力します。
-	-	ポートP2の入力を、レジスタAへ転送します。
-	-	レジスタAの内容を、ポートP2へ出力し <mark>ま</mark> す。
-	_	│ │ポートP3の入力を、レジスタAへ転送します。
-	_	 レジスタAの内容を、ポートP3へ出力します。
-	-	 ポートP4の入力を、レジスタAへ転送します。
-	-	レジスタAの内容を、ポートP4へ出力します。
-	-	ポートP5の入力を、レジスタAへ転送します。
-	-	レジスタAの内容を、ポートP5へ出力します。
-	-	ポートP6の入力を、レジスタAへ転送します。
- /		レジスタAの内容を、ポートP6へ出力します。
-	-	ポートDをすべてセット(1)します。
-	-	ポートDのレジスタYの内容で指定されたポートをクリア(0)します。
-	-	ポートDのレジスタYの内容で指定されたポートをセット(1)します。
(D(Y)) = 0 ただし、(Y) = 0 ~ 6	-	ポートDのレジスタYの内容で指定されたポートの内容が 0 'のとき、次の命令をスキップします。
-	-	ポートCをすべてクリア(0)します。
-	-	ポートCをすべてセット(1)します。

() W.T.	A A #3.0						命令	- □	-ド						語	サイク	JANA OF
分類	命令記号	D9	D8	D7	D6	D5	D4	D3	D2	D1	D ₀	16	進表	記	数	ク ル 数	機能
	TAPU0	1	0	0	1	0	1	0	1	1	1	2	5	7	1	1	(A) (PU0)
	TPU0A	1	0	0	0	1	0	1	1	0	1	2	2	D	1	1	(PU0) (A)
	TAPU1	1	0	0	1	0	1	1	1	1	0	2	5	Ε	1	1	(A) (PU1)
	TPU1A	1	0	0	0	1	0	1	1	1	0	2	2	Ε	1	1	(PU1) (A)
	TAK0	1	0	0	1	0	1	0	1	1	0	2	5	6	1	1	(A) (K0)
	TK0A	1	0	0	0	0	1	1	0	1	1	2	1	В	1	1	(KO) (A)
入	TAK1	1	0	0	1	0	1	1	0	0	1	2	5	9	1	1	(A) (K1)
入出力命令	TK1A	1	0	0	0	0	1	0	1	0	0	2	1	4	1	1	(K1) (A)
`	TAK2	1	0	0	1	0	1	1	0	1	0	2	5	Α	1	1	(A) (K2)
	TK2A	1	0	0	0	0	1	0	1	0	1	2	1	5	1	1	(K2) (A)
	TFR0A	1	0	0	0	1	0	1	0	0	0	2	2	8	1	1	(FR0) (A)
	TFR1A	1	0	0	0	1	0	1	0	0	1	2	2	9	1	1	(FR1) (A)
	TFR2A	1	0	0	0	1	0	1	0	1	0	2	2	Α	1	1	(FR2) (A)
	TFR3A	1	0	0	0	1	0	1	0	1	1	2	2	В	1	1	(FR3) (A)
	СМСК	1	0	1	0	0	1	1	0	1	0	2	9	Α	1	1	セラミック共振回路選択
7	CRCK	1	0	1	0	0	1	1	0	1	1	2	9	В	1	1	RC発振回路選択
	СҮСК	1	0	1	0	0	1	1	1	0	1	2	9	D	1	1	水晶発振回路選択
クロック制御命令	TRGA	1	0	0	0	0	0	1	0	0	1	2	0	9	1	1	(RG ₀) (A ₀)
命令	TAMR	1	0	0	1	0	1	0	0	1	0	2	5	2	1	1	(A) (MR)
	TMRA	1	0	0	0	0	1	0	1	1	0	2	1	6	1	1	(MR) (A)

	フ	
スキップ条件	ラ グ CY	詳細説明
-	-	プルアップ制御レジスタPU0の内容を、レジスタAへ転送します。
-	-	レジスタAの内容を、プルアップ制御レジスタPU0へ転送します。
-	-	プルアップ制御レジスタPU1の内容を、レジスタAへ転送します。
-	-	レジスタAの内容を、プルアップ制御レジスタPU1へ転送します。
-	-	キーオンウェイクアップ制御レジスタK0の内容を、レジスタAへ転送します。
-	-	レジスタAの内容を、キーオンウェイクアップ制御レジスタK0へ転送します。
-	-	キーオンウェイクアップ制御レジスタK1の内容を、レジスタAへ転送します。
-	-	レジスタAの内容を、キーオンウェイクアップ制御レジスタK1へ転送します。
-	-	キーオンウェイクアップ制御レジスタK2の内容を、レジスタAへ転送します。
-	-	レジスタAの内容を、キーオンウェイクアップ制御レジスタK2へ転送します。
-	-	レジスタAの内容を、ポート出力形式制御レジスタFROへ転送します。
-	-	レジスタAの内容を、ポート出力形式制御レ <mark>ジスタ</mark> FR1へ転送します。
-	-	レジスタAの内容を、ポート出力形式制御レジスタFR2へ転送します。
-	-	レジスタAの内容を、ポート出力形式制御レジスタFR3へ転送します。
-	-	メインクロックf(XIN)にセラミック共振回路を選択します。
-	-	メインクロックf(XIN)にRC発振回路を選択します。
-	-	メインクロックf(XIN)に水晶発振回路を選択します。
-	-	レジスタAの内容を、クロック制御レジスタRGへ転送します。
-	-	クロック制御レジスタMRの内容を、レジスタAへ転送します。
-	. (レジスタAの内容を、クロック制御レジスタMRへ転送します。

() WT							命令	> ⊐-	-ド						語	サイ	I Marcon
分類	命令記号	D9	D8	D7	D6	D5	D4	D3	D2	D1	D ₀	16	進表	記	数	クル数	機能
	TABAD	1	0	0	1	1	1	1	0	0	1	2	7	9	1	1	Q13 = 0: (B) (AD9 ~ AD6) (A) (AD5 ~ AD2) Q13 = 1: (B) (AD7 ~ AD4) (A) (AD3 ~ AD0)
	TALA	1	0	0	1	0	0	1	0	0	1	2	4	9	1	1	(A3 A2) (AD1 AD0) (A1 A0) 0
	TADAB	1	0	0	0	1	1	1	0	0	1	2	3	9	1	1	(AD7 ~ AD4) (B) (AD3 ~ AD0) (A)
A /	ADST	1	0	1	0	0	1	1	1	1	1	2	9	F	1	1	(ADF) 0 A/D変換スタート
A/D変換命令	SNZAD	1	0	1	0	0	0	0	1	1	1	2	8	7	1	1	V22=0:(ADF)=1? スキップ後 (ADF) 0 V22=1:NOP
令	TAQ1	1	0	0	1	0	0	0	1	0	0	2	4	4	1	1	(A) (Q1)
	TQ1A	1	0	0	0	0	0	0	1	0	0	2	0	4	1	1	(Q1) (A)
	TAQ2	1	0	0	1	0	0	0	1	0	1	2	4	5	1	1	(A) (Q2)
	TQ2A	1	0	0	0	0	0	0	1	0	1	2	0	5	1	1	(Q2) (A)
	TAQ3	1	0	0	1	0	0	0	1	1	0	2	4	6	1	1	(A) (Q3)
	TQ3A	1	0	0	0	0	0	0	1	1	0	2	0	6	1	1	(Q3) (A)
	NOP	0	0	0	0	0	0	0	0	0	0	0	0	0	1	1	(PC) (PC) + 1
	POF	0	0	0	0	0	0	0	0	1	0	0	0	2	1	1	RAMバックアップモードへ遷移
	EPOF	0	0	0	1	0	1	1	0	1	1	0	5	В	1	1	POF命令有効
	SNZP	0	0	0	0	0	0	0	0	1	1	0	0	3	1	1	(P) = 1 ?
	WRST	1	0	1	0	1	0	0	0	0	0	2	Α	0	1	1	(WDF1) = 1 ? スキップ後 (WDF1) 0
そ の 他	DWDT	1	0	1	0	0	1	1	1	0	0	2	9	С	1	1	ウォッチドッグタイマ 機能停止許可
	RBK	0	0	0	1	0	0	0	0	0	0	0	4	0	1	1	TABP p命令実行時:p6 0
	SBK	0	0	0	1	0	0	0	0	0	1	0	4	1	1	1	TABP p命令実行時:p6 1
	SVDE	1	0	1	0	0	1	0	0	1	1	2	9	3	1	1	RAMバックアップ時: 電圧低下検出回路有効
	SRST	0	0	0	0	0	0	0	0	0	1	0	0	1	1	1	システムリセット発生
	TABSI	1	0	0	1	1	1	1	0	0	0	2	7	8	1	1	(B) (SI7 ~ SI4) (A) (SI3 ~ SI0)
	TSIAB	1	0	0	0	1	1	1	0	0	0	2	3	8	1	1	(SI7 ~ SI4) (B) (SI3 ~ SI0) (A)

スキップ条件	フ ラ グ CY	詳細説明
-	-	A/D変換モード(Q13 = 0)時は、レジスタADの上位4ビット(AD9 ~ AD6)の内容を、レジスタBへ転送し、 レジスタADの中位4ビット(AD5 ~ AD2)の内容を、レジスタAへ転送します。 コンパレータモード(Q13 = 1)時は、レジスタADの中位4ビット(AD7 ~ AD4)の内容を、レジスタBへ転送し、 レジスタADの下位4ビット(AD3 ~ AD0)の内容を、レジスタAへ転送します。
-	-	レジスタADの下位2ビット(AD1 AD0)の内容を、レジスタAの上位2ビット(A3 A2)へ転送します。
-	-	コンパレータモード(Q13 = 1)時に、レジスタBの内容を、レジスタADの上位4ビット(AD7 ~ AD4)へ転送し、 レジスタAの内容を、レジスタADの下位4ビット(AD3 ~ AD0)へ転送します。
-	-	A/D変換終了フラグADFをクリア(0)し、A/D変換モード(Q13 = 0)時はA/D変換、 コンパレータモード(Q13 = 1)時はコンパレータ動作をスタートします。
V22 = 0:(ADF) = 1	-	割り込み制御レジスタV2のビット2(V22)の内容が 0 "で、A/D変換終了フラグADFが 1 "のとき、次の命令をスキップします。スキップ後、A/D変換終了フラグADFをクリア(0)します。
-	-	A/D制御レジスタQ1の内容を、レジスタAへ転送します。
-	-	レジスタAの内容を、A/D制御レジスタQ1へ転送します。
-	-	A/D制御レジスタQ2の内容を、レジスタAへ転送します。
-	-	レジスタAの内容を、A/D制御レジスタQ3へ転送します。
-	-	A/D制御レジスタQ2の内容を、レジスタAへ転送します。
-	-	レジスタAの内容を、A/D制御レジスタQ3へ転送します。
-	-	│ │ノーオペレーション:プログラムカウンタの値が+1される以外は変化しません。
-	-	EPOF命令との連続実行により、RAMバックアップモードになります。
-	-	POF命令が有効になります。
(P) = 1	-	パワーダウンフラグPが 1 "のとき、次の命令をスキップします。 スキップ後もパワーダウンフラグPの内容は変化しません。
(WDF1) = 1		ウォッチドッグタイマフラグWDF1が 1 'のとき、次の命令をスキップします。 スキップ後、ウォッチドッグタイマフラグWDF1をクリア(0)します。 また、DWDT命令との連続実行により、ウォッチドッグタイマ機能を停止します。
-	-	 WRST命令によるウォッチドッグタイマ機能停止が有効になります。
-	-	TABP p命令実行時に参照するデータ領域を0~63ページに設定します。 この命令は、TABP p命令に対してのみ有効です。
-	-	TABP p命令実行時に参照するデータ領域を64~127ページに設定します。 この命令は、TABP p命令に対してのみ有効です。
-	-	VDCE端子が H 'のとき、RAMバックアップモード時に電圧低下検出回路を有効にします。
-	-	システムリセットが発生します。
-	-	汎用レジスタSIの上位4ビットの内容を、レジスタBへ転送し、 汎用レジスタSIの下位4ビットの内容を、レジスタAへ転送します。
-	-	レジスタBの内容を、汎用レジスタSIの上位4ビットへ転送し、 レジスタAの内容を、汎用レジスタSIの下位4ビットへ転送します。



命令コード対応表

D	9 ~ D4	000000	000001	000010	000011	000100	000101	000110	000111	001000	001001	001010	001011	001100	001101	001110	001111		011000 011111
D3 ~ D0	16進 表記	00	01	02	03	04	05	06	07	08	09	0A	0B	0C	0D	0E	0F		18~1F
0000	0	NOP	BLA	SZB 0	BMLA	RBK	TASP	A 0	LA 0	TABP 0	TABP 16	TABP 32	TABP 48	BML	BML	BL	BL	ВМ	В
0001	1	SRST	CLD	SZB 1	-	SBK	TAD	A 1	LA 1	TABP 1	TABP 17	TABP 33	TABP 49	BML	BML	BL	BL	ВМ	В
0010	2	POF	ı	SZB 2	-	ı	TAX	A 2	LA 2	TABP 2	TABP 18	TABP 34	TABP 50	BML	BML	BL	BL	ВМ	В
0011	3	SNZP	INY	SZB 3	-	-	TAZ	A 3	LA 3	TABP 3	TABP 19	TABP 35	TABP 51	BML	BML	BL	BL	ВМ	В
0100	4	DI	RD	SZD	-	RT	TAV1	A 4	LA 4	TABP 4	TABP 20	TABP 36	TABP 52	BML	BML	BL	BL	ВМ	В
0101	5	EI	SD	SEAn	-	RTS	TAV2	A 5	LA 5	TABP 5	TABP 21	TABP 37	TABP 53	BML	BML	BL	BL	ВМ	В
0110	6	RC	1	SEAM	-	RTI	-	A 6	LA 6	TABP 6	TABP 22	TABP 38	TABP 54	BML	BML	BL	BL	ВМ	В
0111	7	sc	DEY	-	-	1	-	A 7	LA 7	TABP 7	TABP 23	TABP 39	TABP 55	BML	BML	BL	BL	ВМ	В
1000	8	-	AND	-	SNZ0	LZ 0	-	A 8	LA 8	TABP 8	TABP 24	TABP 40	TABP 56	BML	BML	BL	BL	ВМ	В
1001	9	-	OR	TDA	SNZ1	LZ 1	-	A 9	LA 9	TABP 9	TABP 25	TABP 41	TABP 57	BML	BML	BL	BL	ВМ	В
1010	Α	AM	TEAB	TABE	SNZI0	LZ 2	-	A 10	LA 10	TABP 10	TABP 26	TABP 42	TABP 58	BML	BML	BL	BL	ВМ	В
1011	В	AMC	1	-	SNZI1	LZ 3	EPOF	A 11	LA 11	TABP 11	TABP 27	TABP 43	TABP 59	BML	BML	BL	BL	ВМ	В
1100	С	TYA	СМА	-	-	RB 0	SB 0	A 12	LA 12	TABP 12	TABP 28	TABP 44	TABP 60	BML	BML	BL	BL	ВМ	В
1101	D	-	RAR	-	-	RB 1	SB 1	A 13	LA 13	TABP 13	TABP 29	TABP 45	TABP 61	BML	BML	BL	BL	ВМ	В
1110	E	ТВА	TAB	-	TV2A	RB 2	SB 2	A 14	LA 14	TABP 14	TABP 30	TABP 46	TABP 62	BML	BML	BL	BL	ВМ	В
1111	F	-	TAY	SZC	TV1A	RB 3	SB 3	A 15	LA 15	TABP 15	TABP 31	TABP 47	TABP 63	BML	BML	BL	BL	ВМ	В

上表は機械語コードと機械語命令の対応表です。 $D_3 \sim D_0$ は機械語コードの下位4ビットを示し, $D_9 \sim D_4$ は,機械語コードの上位6ビットを示します。また,そのコードを16進表記したものを併記してあります。1語命令,2語命令の2種類ありますが,各命令の第1語目のコードを上表に,2語命令の第2語目のコードを下表に示します。

注." - "で示しているコードは使用しないでください。

		第2語	ī
BL	1р	paaa	aaaa
BML	1р	paaa	aaaa
BLA	1р	pp00	pppp
BMLA	1р	pp00	pppp
SEA	00	0111	nnnn
SZD	00	0010	1011

TABP 命令は、SBK、RBK 命令で参照するページを切り換えることができます。 SBK 命令の実行後、TABP 命令で参照できるページは64 ~127 になります。(例: TABP 0 TABP 64) RBK 命令の実行後、TABP 命令で参照できるページは0~63 になります。 SBK 命令を実行しなければ、TABP 命令で参照できるページは常に0~63 になります。

命令コード対応表

	9 ~ D4	100000	100001	100010	100011	100100	100101	100110	100111	101000	101001	101010	101011	101100	101101	101110	101111	
D3 ~ D0	16進 表記	20	21	22	23	24	25	26	27	28	29	2A	2B	2C	2D	2E	2F	111111 30~3F
0000	0	-	ТWЗА	OP0A	T1AB	-	TAW6	IAP0	TAB1	SNZT1	-	WRST	TMA 0	TAM 0	XAM 0	XAMI 0	XAMD 0	LXY
0001	1	-	TW4A	OP1A	T2AB	-	-	IAP1	TAB2	SNZT2	-	-	TMA 1	TAM 1	XAM 1	XAMI 1	XAMD 1	LXY
0010	2	-	TW5A	OP2A	ТЗАВ	-	TAMR	IAP2	TAB3	SNZT3	-	-	TMA 2	TAM 2	XAM 2	XAMI 2	XAMD 2	LXY
0011	3	1	TW6A	ОРЗА	T4AB	-	TAI1	IAP3	TAB4	SNZT4	SVDE	-	TMA 3	TAM 3	XAM 3	XAMI 3	XAMD 3	LXY
0100	4	TQ1A	TK1A	OP4A	-	TAQ1	TAI2	IAP4	1	-	-	-	TMA 4	TAM 4	XAM 4	XAMI 4	XAMD 4	LXY
0101	5	TQ2A	TK2A	OP5A	TPSAB	TAQ2	-	IAP5	TABPS	-	-	-	TMA 5	TAM 5	XAM 5	XAMI 5	XAMD 5	LXY
0110	6	TQ3A	TMRA	OP6A	-	TAQ3	TAK0	IAP6	1	-	-	-	TMA 6	TAM 6	XAM 6	XAMI 6	XAMD 6	LXY
0111	7	-	TI1A	-	T4HAB	-	TAPU0	-	-	SNZAD	T4R4L	\vee	TMA 7	TAM 7	XAM 7	XAMI 7	XAMD 7	LXY
1000	8	1	TI2A	TFR0A	TSIAB	-	1	1	TABSI	-		-	TMA 8	TAM 8	XAM 8	XAMI 8	XAMD 8	LXY
1001	9	TRGA	-	TFR1A	TADAB	TALA	TAK1	-	TABAD	-	3	-	TMA 9	TAM 9	XAM 9	XAMI 9	XAMD 9	LXY
1010	Α	1	-	TFR2A	-	-	TAK2	1	4),	СМСК	TPAA	TMA 10	TAM 10	XAM 10	XAMI 10	XAMD 10	LXY
1011	В	1	TK0A	TFR3A	TR3AB	TAW1	-		B	-	CRCK	-	TMA 11	TAM 11	XAM 11	XAMI 11	XAMD 11	LXY
1100	С	1	-	-	-	TAW2				RCP	DWDT		TMA 12	TAM 12	XAM 12	XAMI 12	XAMD 12	LXY
1101	D	-	-	TPU0A	-	TAW3		-	-	SCP	СҮСК	-	TMA 13	TAM 13	XAM 13	XAMI 13	XAMD 13	LXY
1110	Е	TW1A	-	TPU1A	- (TAW4	TAPU1	-	-	-	-	-	TMA 14	TAM 14	XAM 14	XAMI 14	XAMD 14	LXY
1111	F	TW2A	-	-	TR1AB	TAW5	-	-	-	-	ADST	-	TMA 15	TAM 15	XAM 15	XAMI 15	XAMD 15	LXY

上表は機械語コードと機械語命令の対応表です。D3~D0は機械語コードの下位4ビットを示し,D9~D4は,機械語コードの上位6ビットを示します。また,そのコードを16進表記したものを併記してあります。1語命令,2語命令の2種類ありますが,各命令の第1語目のコードを上表に,2語命令の第2語目のコードを下表に示します。

注:"-"で示しているコードは使用しないでください。

	第2語						
BL	1р	paaa	aaaa				
BML	1р	paaa	aaaa				
BLA	1р	pp00	pppp				
BMLA	1р	pp00	pppp				
SEA	00	0111	nnnn				
SZD	00	0010	1011				

電気的特性

絶対最大定格

心以取八人				,		
記号	項目	条	件	定格	値	単位
VDD	電源電圧				- 0.3 ~ 6.5	
Vı	入力電圧 P0 , P1 , P2 , P3 , P4 , P5 , P6 , D0 ~ D6			- 0.3 ~ VDD + 0.3		V
	RESET , XIN , VDCE					
Vı	入力電圧 CNTR0, CNTR1, INT0, INT1				- 0.3 ~ VDD + 0.3	
Vı	入力電圧 AINO, AIN1			- 0.3 ~ VDD + 0.3		V
Vo	出力電圧 P0 , P1 , P2 , P3 , P4 , P5 , P6 , D0 ~ D6	出力トランジスタ遮断状態		- 0.3 ~ VDD + 0.3		V
	RESET , C					
Vo	出力電圧 CNTR0, CNTR1	出力トランジスタ遮断状態		- 0.3 ~ VDD + 0.3		V
Vo	出力電圧 Xout			- 0.3 ~ Vd	0.3	V
Pd	消費電力	Ta = 25	42P2R-A	300		mW
Topr	動作周囲温度			- 20 ~ 85		
Tstg	保存温度		30	- 40 ~ 1	25	
		•				

推奨動作条件1(マスクROM版 : 指定のない場合は、Ta = -20~85 、VDD = 1.8~5.5V) (ワンタイムPROM版:指定のない場合は、Ta = -20~85 、VDD = 2.5~5.5V)

記号	項目	条	件	規		値	│ │ 単位
	1	,,,	1	最小	標準	最大	
VDD	電源電圧	マスクROM版	f(STCK) 6MHz	4.0		5.5	V
	(セラミック共振/		f(STCK) 4.4MHz	2.7		5.5	
	オンチップオシレータ使 用時		f(STCK) 2.2MHz	2.0		5.5	
			f(STCK) 1.1MHz	1.8		5.5	
		ワンタイムPROM版	f(STCK) 6MHz	4.0		5.5	
			f(STCK) 4.4MHz	2.7		5.5	
			f(STCK) 2.2MHz	2.5	W	5.5	
Vdd	電源電圧	f(STCK) 4.4MHz		2.7		5.5	V
	(RC発振使用時)						
VDD	電源電圧(水晶発振使用時) f(XIN) 50kHz	マスクROM版	2.0		5.5	V
			ワンタイムPROM版	2.5		5.5	1
VRAM	RAM保持電圧	RAMバックアップモード時	マスクROM版	1.6			V
			ワンタイムPROM版	2.0			1
Vss	電源電圧		77712				V
VIH	" H "入力電圧	P0 , P1 , P2 , P3 , P4 , P5 , P6 ,	Do ~ D6 , VDCE, XIN	0.8Vpd	0	VDD	V
VIH	" H "入力電圧	RESET		0.85Vpd		VDD	V
VIH	" H "入力電圧	CNTR0 , CNTR1 , INT0 , INT1	0	0.85Vpd		VDD	V
VIL	" L "入力電圧	P0 , P1 , P2 , P3 , P4 , P5 , P6 ,	Do ~ De VDCE XIN	0		0.2VDD	V
VIL	" L "入力電圧	RESET	20 20 1202 71111	0		0.3VDD	V
VIL	" L "入力電圧	CNTR0 , CNTR1 , INT0 , INT1					V
VIL IOн(peak)	" H "レベル尖頭出力電流	P0 , P1 , P5 , D0 ~ D6	VDD = 5V	0		0.15VDD - 20	mA
юп(реак)	ログバル大頭山万电池	CNTR0	VDD = 3V			- 10	'''
lou(pook)	 " H "レベル尖頭出力電流					- 30	mA
Iон(peak)	ロレベル大頭山川电川	C , CNTR1	VDD = 5V				
lou()	"11"1 《11页板山为原次	D0 D4 D5 D0 D0	VDD = 3V			- 15	- m A
lон(avg)	" H "レベル平均出力電流		VDD = 5V			- 10	mA
. , ,	(注)	CNTR0	VDD = 3V			- 5	
loн(avg)	" H "レベル平均出力電流	C , CNTR1	VDD = 5V			- 20	mA
	(注)		VDD = 3V			- 10	₩.
loL(peak)	"L"レベル尖頭出力電流	P0 , P1 , P2 , P4 , P5 , P6	VDD = 5V			24	_ mA
			VDD = 3V			12	<u> </u>
loL(peak)	"L"レベル尖頭出力電流	P3 , RESET	VDD = 5V			10	_ mA
			VDD = 3V			4	
loL(peak)	"L"レベル <mark>尖</mark> 頭出力電流	Do ~ D6 , C	VDD = 5V			24	_ mA
		CNTR0 , CNTR1	VDD = 3V			12	
loL(avg)	" L "レベル平均出力電流	P0 , P1 , P2 , P4 , P5 , P6	VDD = 5V			12	_ mA
	(注)		VDD = 3V			6	
loL(avg)	" L "レベル平均出力電流	P3 , RESET	VDD = 5V			5	mA
	(注)		VDD = 3V			2	
OL(avg)	" L "レベル平均出力電流	Do ~ D6 , C	VDD = 5V			15	mA
	(注)	CNTR0 , CNTR1	VDD = 3V			7	
Iон(avg)	" H "レベル総電流	P5 , D0 ~ D6 , C , CNTR0 , CNTR				- 60	mA
		P0 , P1				- 60	
loL(avg)	" L "レベル総電流	P2 , P5 , D0 ~ D6 , C , RESET , C	CNTR0 , CNTR1			80	mA
		P0 , P1 , P3 , P4 , P6				80	1


注. 平均出力電流は、100msの期間の平均値です。

推奨動作条件2(マスクROM版 : 指定のない場合は、Ta = -20~85 、VDD = 1.8~5.5V) (ワンタイムPROM版:指定のない場合は、Ta = -20~85 、VDD = 2.5~5.5V)

記号	項目			件	規	. 格	<u></u> 値	単位
	以 日		ホ	1+	最 小	標準	最大	半位
f(XIN)	発振周波数	マスク	スルーモード	VDD = 4.0 ~ 5.5V			6.0	MHz
	(セラミック共振使用時)	ROM版		VDD = 2.7 ~ 5.5V			4.4	
				VDD = 2.0 ~ 5.5V			2.2	1
				VDD = 1.8 ~ 5.5V			1.1	1
			2分周モード	VDD = 2.7 ~ 5.5V			6.0	1
				VDD = 2.0 ~ 5.5V			4.4	1
				VDD = 1.8 ~ 5.5V		-	2.2	
			4 8分周モード	VDD = 2.0 ~ 5.5V			6.0	
				VDD = 1.8 ~ 5.5V	4		4.4	1
		ワンタイム	スルーモード	VDD = 4.0 ~ 5.5V			6.0]
		PROM版		VDD = 2.7 ~ 5.5V		_/	4.4	
				VDD = 2.5 ~ 5.5V			2.2	1
			2分周モード	VDD = 2.7 ~ 5.5V			6.0	
				VDD = 2.5 ~ 5.5V			4.4	
			4 8分周モード	VDD = 2.5 ~ 5.5V			6.0	
f(XIN)	発振周波数	VDD = 2.7 ~ 5	5.5V				4.4	MHz
	(RC発振使用時) (注)			_()				
f(XIN)	発振周波数	マスク	スルーモード	VDD = 4.0 ~ 5.5V			4.8	MHz
	(セラミック共振回路選択 ,	ROM版	C	VDD = 2.7 ~ 5.5V			3.2	
	外部クロック使用時)			VDD = 2.0 ~ 5.5V			1.6	
				VDD = 1.8 ~ 5.5V			0.8	
			2分周モード	VDD = 2.7 ~ 5.5V			4.8	
				VDD = 2.0 ~ 5.5V			3.2	
				VDD = 1.8 ~ 5.5V			1.6	
			4 8分周モード	VDD = 2.0 ~ 5.5V			4.8	
				VDD = 1.8 ~ 5.5V			3.2	
	7	ワンタイム	スルーモード	VDD = 4.0 ~ 5.5V			4.8	
	_	PROM版		VDD = 2.7 ~ 5.5V			3.2	
				VDD = 2.5 ~ 5.5V			1.6	
	()		2分周モード	VDD = 2.7 ~ 5.5V			4.8	
				VDD = 2.5 ~ 5.5V			3.2	
		性性・コンデ		VDD = 2.5 ~ 5.5V		なおいます	4.8	

注 . RC発振使用時の発振周波数は、外付けの抵抗・コンデンサ及びマイクロコンピュータのバラツキの影響を受けますので、最大のバラッキにおいても周波数規格を越えないように、外付け定数、抵抗値 , 容量値)を設定してください。

<システムクロック(STCK) 動作条件マップ>



推奨動作条件3(マスクROM版 : 指定のない場合は、Ta = -20~85 、VDD=1.8~5.5V) (ワンタイムPROM版:指定のない場合は、Ta = -20~85 、VDD=2.5~5.5V)

記号	項	■	条	件		規 格	値	単位
	以	= 		IT	最小	標準	最大	丰山
f(XIN)	発振周波数		マスクROM版	VDD=2.0 ~ 5.5V			50	kHz
	(水晶発振使用時)		ワンタイムPROM版	VDD=2.5 ~ 5.5V			50	
f(CNTR)	タイマ外部入力周波	数	CNTR0 , CNTR1				f(STCK)/6	Hz
tw(CNTR)	タイマ外部入力周期	<u> </u>	CNTR0 , CNTR1		3/f(STCK	()		s
	(" H "及び" L "パルス巾							
TPON	パワーオンリセット		マスクROM版	VDD=0 1.8V			100	μs
	有効電源立ち上がり	時間	ワンタイムPROM版	VDD=0 2.5V		*	100	
				cedia				

電気的特性1(マスクROM版 : 指定のない場合は、Ta = -20~85 、VDD = 1.8~5.5V) (ワンタイムPROM版:指定のない場合は、Ta = -20~85 、VDD = 2.5~5.5V)

記号		項目	1 油 定	条件	規	格	値	単位
		ж п 	/A) /C	ж п	最 小	標準	最大	+12
Vон	" H "出力電圧	P0 ,P1 ,P5 ,D0 ~ D6	VDD = 5V	Iон = - 10mA	3			V
		CNTR0		IOH = - 3mA	4.1			
			VDD = 3V	Iон = - 5mA	2.1			
				IOH = - 1mA	2.4			
Vон	" H "出力電圧	C CNTR1	VDD = 5V	IOL = - 20mA	3			V
				IoL = - 6mA	4.1			
			VDD = 3V	IOL = - 10mA	2.1	*		1
				IoL = - 3mA	2.4			1
Vol	" L "出力電圧	P0 ,P1 ,P2 ,P4 ,P5 ,P6	VDD = 5V	IOL = 12mA			2	V
				IoL = 4mA			0.9	1
			VDD = 3V	IOL = 6mA		-/	0.9	1
				IoL = 2mA			0.6	1
Vol	" L "出力電圧	P3 RESET	VDD = 5V	IOL = 5mA)		2	V
				IOL = 1mA			0.9	1
			V _{DD} = 3V	IOL = 2mA			0.9	1
Vol	" L "出力電圧	Do ~ D6 ,C	VDD = 5V	IOL = 15mA			2	V
		CNTR0 CNTR1		IOL = 5mA			0.9	1
		,	VDD = 3V	IOL = 9mA			1.4	1
			<i>C</i>	IOL = 3mA			0.9	1
lін	" H "入力電流	P0 ,P1 ,P2 ,P3 ,P4, P5, P6	VI = VDD				2	μА
		Do ~ D6 ,VDCE ,RESET	ポートP6選択					
		CNTR0 CNTR1						
		INTO JNT1						
lıL	" L "入力電流	P0 P1 P2 P3 P4, P5, P6	VI = 0V				- 2	μА
	= 7 (7 3 -B//it	Do ~ D6 ,VDCE	P0 P1プルアップ	非 選択			_	F
		CNTR0 CNTR1	ポートP6選択					
		INTO JINT1	13. 1. 0.23/					
Rpu	プルアップ	P0 P1 RESET	Vı = 0V	V _{DD} = 5V	30	60	125	k
0	抵抗	. 6, 7, 262		VDD = 3V	50	120	250	- "
VT+ - VT-	ヒステリシス	CNTR0 CNTR1	VDD = 5V			0.2		V
• • .		INTO JNT1	VDD = 3V			0.2		-
VT+ - VT-	ヒステリシス		VDD = 5V			1		V
VII VI-		I LOLI	VDD = 3V			0.4		┤
f(RING)	オンチップオミ		VDD = 5V		200	500	700	kHz
.(11.1140)	1.327773	- レ フノロフノIPI/XXX	VDD = 3V		100	250	400	- 1112
			マスクROM版	VDD = 1.8V	30	120	200	-
f(XIN)	周波数誤差(注	1	VDD = 5V ± 10%,	ļ	30	120	± 17	%
I(VIIV)		.) , 外付けR .Cの誤差は含まず)	$VDD = 3V \pm 10\%$, $VDD = 3V \pm 10\%$.					- 70
	「八つ光派使用時	, パロリス んの趺左は召まり)	ן, 10% ± 30 – טטע – 10%,	1a-25 中心			± 17	

注 . RC発振使用時は、外付けのコンデンサ(C)に30pFまたは33pFを使用してください。


電気的特性2(マスクROM版 : 指定のない場合は、Ta = -20~85 、VDD = 1.8~5.5V) (ワンタイムPROM版:指定のない場合は、Ta = -20~85 、VDD = 2.5~5.5V)

記号			290	定条件	規	格 1	値	単位
		以 日	川川	化 示 什	最 小	標準	最大	1 年12
IDD	電源電流	CPU動作時	VDD = 5V	f(STCK) = f(XIN)/8		1.4	2.8	mA
		(セラミック共振使用時、	f(XIN) = 6MHz	f(STCK) = f(XIN)/4		1.6	3.2	
		オンチップオシレータ停止)		f(STCK) = f(XIN)/2		2.0	4.0	
				f(STCK) = f(XIN)		2.8	5.6	
			VDD = 5V	f(STCK) = f(XIN)/8		1.1	2.2	mA
			f(XIN) = 4MHz	f(STCK) = f(XIN)/4		1.2	2.4	
				f(STCK) = f(XIN)/2		1.5	3.0	
				f(STCK) = f(XIN)		2.0	4.0	
			VDD = 3V	f(STCK) = f(XIN)/8	4	0.4	0.8	mA
			f(XIN) = 4MHz	f(STCK) = f(XIN)/4		0.5	1.0	
				f(STCK) = f(XIN)/2		0.6	1.2	
				f(STCK) = f(XIN)		0.8	1.6	
		CPU動作時	VDD = 5V	f(STCK) = f(XIN)/8		55	110	μΑ
		(水晶発振使用時、	f(XIN) = 32kHz	f(STCK) = f(XIN)/4		60	120	
		オンチップオシレータ停止)		f(STCK) = f(XIN)/2		65	130	
				f(STCK) = f(XIN)		70	140	
			VDD = 3V	f(STCK) = f(XIN)/8		12	24	μΑ
			f(XIN) = 32kHz	f(STCK) = f(XIN)/4		13	26	
				f(STCK) = f(XIN)/2		14	28	
				f(STCK) = f(XIN)		15	30	
		CPU動作時	VDD = 5V	f(STCK) = f(RING)/8		50	100	μΑ
		(オンチップオシレータ使用、		f(STCK) = f(RING)/4		70	140	
		f(XIN)停止)		f(STCK) = f(RING)/2		100	200	
				f(STCK) = f(RING)		150	300	
			VDD = 3V	f(STCK) = f(RING)/8		10	20	μΑ
				f(STCK) = f(RING)/4		15	30	
		*0		f(STCK) = f(RING)/2		20	40	
				f(STCK) = f(RING)		35	70	
		RAMバックアップモード時	Ta = 25			0.1	3	μA
		(POF命令実行時)	VDD = 5V				10	
			VDD = 3V				6	


A/Dコンバータ推奨動作条件(コンパレータモードを含む。指定のない場合は、Ta = -20~85)

記号	項目	条	件	規 格 値			単位
	点	ホ	ж 11		標準	最大	平位
VDD	電源電圧	マスクROM版		2.0		5.5	V
		ワンタイムPROM版	i	3.0		5.5	
VIA	アナログ入力電圧			0		VDD	V
f(ADCK)	A/D変換クロック周波数(注)	周波数(注) マスクROM版 V		0.8		334	kHz
			VDD = 2.7 ~ 5.5V	0.8		245	1 1
			VDD = 2.2 ~ 5.5V	0.8		3.9]
			VDD = 2.0 ~ 5.5V	0.8		1.8]
		ワンタイムPROM版	VDD = 4.0 ~ 5.5V	0.8	×	334	
			VDD = 3.0 ~ 5.5V	0.8		123	

注 . A/D変換クロック(ADCK)の定義



<A/D変換クロック(ADCK) 動作条件マップ>



A/Dコンバータ特性(指定のない場合は、Ta = -20~85)

記	무	項目	条		規	格	値	- 単位
	7	· · · · · · · · · · · · · · · · · · ·	, , , , , , , , , , , , , , , , , , ,	П	最 小	標準	最大	+ III
-		分解能					10	bits
-		直線性誤差	2.7(3.0)V VDD 5.5	5V			±2	LSB
			()内はワンタイムPR	OM版				
			マスクROM版	2.2V VDD < 2.7V			± 4	LSB
-		微分非直線性誤差	2.2(3.0)V VDD 5.5	5V			± 0.9	LSB
			()内はワンタイムPR	OM版				
Vот		ゼロトランジション電圧	マスクROM版	VDD = 5.12V	0	10	20	mV
				VDD = 3.072V	0	7.5	15	
				VDD = 2.56V	0	7.5	15	
			ワンタイムPROM版	VDD = 5.12V	0	15	30	
				VDD = 3.072V	3	13	23	
VFST		フルスケールトランジション電圧	マスクROM版	VDD = 5.12V	5105	5115	5125	mV
				VDD = 3.072V	3064.5	3072	3079.5	
				VDD = 2.56V	2552.5	2560	2567.5	
			ワンタイムPROM版	VDD = 5.12V	5100	5115	5130] !
				VDD = 3.072V	3065	3075	3085	
-		絶対精度(量子化誤差は除く)	マスクROM版	2.0V VDD < 2.2V			±8	LSB
IAdd		A/D動作電流 (注1)	VDD = 5V	0.		150	450	μΑ
			VDD = 3V			75	225	
TCONV	,	A/D変換時間	f(XIN) = 6MHz				31	μs
			STCK = f(XIN)(XIN Z	ルーモード)				
			ADCK = INSTCK/6					
-		コンパレータ分解能					8	bits
-		コンパレータ誤差 (注2)	マスクROM版	VDD = 5.12V			± 20	mV
				VDD = 3.072V			± 15	
				VDD = 2.56V			± 15	
			ワンタイムPROM版	VDD = 5.12V			± 30	
		- 0		VDD = 3.072V			± 23	
-		コンパレータ比較 <mark>時</mark> 間	f(XIN) = 6MHz				4	μs
			STCK = f(XIN)(XINス					
			ADCK = INSTCK/6					


- 注1.A/D変換器使用時は、IDC(電源電流)にIADDが加算されます。 2.コンパレータモード時の理論値に対する誤差で、コンパレータレジスタの内容をnとした時、内蔵DAコンバータが発生する比較電圧Vref の理論値は次式で求めることができます。

電圧低下検出回路特性(指定のない場合は、Ta = -20~85)

記号	 項 目	 測 定 条 件	規	格	值	 単位
<u> </u>		点	最 小	標準	最大	1 半位
VRST-	検出電圧(リセット発生)	Ta=25	1.4	1.5	1.6	V
	(注1)		1.1		1.9	
VRST+	検出電圧(リセット解除)	Ta=25	1.5	1.6	1.7	V
	(注2)		1.2		2.0	
VRST+ - VRST-	検出電圧ヒステリシス			0.1		V
IRST	動作電流	VDD = 5V		50	100	μА
	(注3)	VDD = 3V		30	60	
TRST	判定時間	VDD (VRST 0.1V)		0.2	1.2	ms
		(注4)				

- 注1.検出電圧(VRST-)は、電源電圧(VDD)を動作範囲から降下したとき、リセットが発生する電圧です。
 - 2. 検出電圧(VRST+)は、電源電圧(VDD)をリセット発生範囲から上昇したとき、リセットが解除する電圧です。
 - 3. 電圧低下検出回路使用(VDCE端子="H")時は、IDD(電源電流)にIRSTが加算されます。
 - 4. 判定時間(TRST)は、電源電圧(VDD)を高い側から[VRST- 0.1V]に降下したときにリセットが発生するまでの時間です。

基本タイミング図



PROM内蔵版

マスクROM版に対して、PROMを内蔵しているマイクロコンピュータをPROM内蔵版といいます。またワンタイムPROMタイプのマイクロコンピュータ(ワンタイムPROM版)は、内蔵PROMへの書き込みが可能です。


PROM内蔵版はマスクROM版と同等の機能の他に、内蔵 PROM書き込みのためのPROMモードをもっています。

PROM内蔵版の型名一覧を表XA-1に、ピン接続図を図XA-1に示します。

なお、ワンタイムPROM版は、マスクROM版とピンコンパチブルです。

表XA-1. PROM内蔵版の型名一覧

型名	PROM容量(×10ビット)	RAM容量(×4ビット)	パッケージ	備考
M34584EDFP	16384語	384語	42P2R-A	ワンタイムPROM版 [ブランク出荷品]



図XA-1.4584グループPROM内蔵版のピン接続図

(1)PROMモード

PROM内蔵版は、通常の動作モード以外にPROMモードを もちます。PROMモードは、内蔵PROMへの書き込み時及び 内蔵PROMからの読み出し時に使用するモードです。

PROMモードでは、専用の書き込みアダプタと汎用のPROMライタを併用することにより、M5M27C256Kと同じ動作で内蔵PROMの書き込み、読み出しが行えます。表XA-2に専用書き込みアダプター覧を示します。なお、適応するPROMライタについては、巻末掲載のお問い合せ先までご連絡ください。

内蔵PROMの書き込み、読み出し

書き込み電圧は12.5Vです。PROM内蔵版の内蔵PROMには、図XA-2に示す形式でプログラムを書き込んでください。

(2)取り扱い上の注意

書き込みに際しては高い電圧を使用しますので、過電圧 がかからないように注意してください。特に電源の投入 時はご注意ください。

ワンタイムPROM版のブランク出荷品は、当社でのアセンブリ工程以降PROMの書き込みテスト及びスクリーニングを行っていません。書き込み以降の信頼性を向上させるため、図XA-3に示すフローで書き込み、テストを行った後使用されることを推奨いたします。


(3)マスクROM版とワンタイムPROM版の相違

マスクROM版とワンタイムPROM版とでは、製造プロセス、内蔵ROM、およびレイアウトパターンの相違により、電気的特性の範囲内で、特性値、動作マージン、ノイズ耐量、ノイズ輻射などが異なる場合がありますので、切り替えを行う際は注意してください。


注 . ブランク出荷品: <mark>工場出荷時に</mark>PROMの内容が書き込まれていないもの

表XA-2. 書き込みアダプタ一覧

マイクロコンピュータ型名	書き込みアダプタ型名
M34584EDFP	PCA7441




図XA-2.PROMメモリマップ



図XA-3. ブランク出荷品の書き込み及びテスト

パッケージ外形寸法図



改訂履歴

4584 グループデータシート

Rev.	発行日		改訂内容
		ページ	ポイント
1.00	03/01/16	-	初版発行
2.00	03/04/15		下記特性値がマスク ROM 版とワンタイム PROM 版で異なります。
		143	推奨動作条件 1:VDD 電源電圧(水晶発振使用時), VRAM RAM 保持電圧
		145	推奨動作条件 3:f(XIN) 発振周波数
		158	A/D 変換器動作条件:VDD 電源電圧
			f(ADCK) A/D 変換クロック周波数
			< A/D 変換クロック(ADCK) 動作条件マップ>
		159	A/D 変換器特性:直線性誤差、微分非直線性誤差、
			ゼロトランジション電圧、フルスケールトラン <mark>ジショ</mark> ン電圧、コンパレータ誤差
2.01	03/09/16	3	性能概要:割り込み要因の改訂
		4	P40 ~ P43 改訂
		7	使用しない端子の処理:P0o ~ P03、P1o ~ P1a 注 改訂
		9	ポートブロック図(2) 注3 追記
		15	ポートブロック図(8) 周期計測回路 追記
		25	外部割り込み回路の構成 周 <mark>期計</mark> 測回路 追記
		31	ウォッチドッグタイマ <mark>の制御</mark> レジスタ W6 削除
		40	(12)PWM 出力機 <mark>能(CNTR1</mark> 、タイマ 3、タイマ 4) 改訂
		41	(14) タイマ 4 <mark>に関</mark> する注意 改訂
		55	リセット 図VB-3 SRST 命令 追記
		58	注意事項。追記
		59	表 WD-1 ポートのレベル 改訂
		67	使用上の注意(まとめ)(5)マルチファンクション、(11)タイマ4 改訂
		72	(22 <mark>) 電圧低下検出回路 追記 </mark>
3.00	04/07/15	全ページ	
		3	· 消費電流 条件追記
		4	端子の機能説明 RESET 説明追記
		28	図 DD-8. 説明追記
		29	図 DD-11. 説明追記
		33	図 FB-3. 注 7 追記
		45	説明 一部改訂
		46	図FB-9:「DI」命令 追記
		58	電圧低下検出回路 説明追記
		69	図 DD-8. 説明追記
		70 70	図 DD-11. 説明追記
		72	(27)電源電圧に関する注意 追記

株式会社ルネサス テクノロジ 営業企画統括部 〒100-0004 東京都千代田区大手町2-6-2 日本ビル

安全設計に関するお願い

- メ主政部に関うるの願い 1.弊社は品質、信頼性の向上に努めておりますが、半導体製品は故障が発生したり、誤動作する場合があります。弊社の<mark>半導体製品の</mark>故障又は誤動作によって結果として,人身事故 火災事故、社会的損害などを生じさせないような安全性を考慮した冗長設計、延焼対策設計、誤動作防止設計な<mark>どの安全設計</mark>に十分ご留意ください。

- 本資料ご利用に際しての留意事項 1. 本資料は、お客様が用途に応じた適切なルネサス テクノロジ製品をご購入いただくための参考資料であり、本資料中に記載の技術情報についてルネサス テクノロジが所有する知 的財産権をの他の権利の実施、使用を許諾するものではありません。 2. 本資料に記載の製品データ、図、表、プログラム、アルゴリズムその他応用回路例の使用に起因する損害、第三者所有の権利に対する侵害に関し、ルネサス テクノロジは責任を負
- 2. 本資料に記載の製品データ、図、表、プログラム、アルゴリズムその他全ての情報は本資料発行時点のものであり、ルネサステクノロジは、予告なしに、本資料に記載した製品または仕様を変更することがあります。ルネサステクノロジ半導体製品のご購入に当たりましては、事前にルネサステクノロジ、ルネサス販売または特約店へ最新の情報をご確認できますとともに、ルネサステクノロジホームページ(http://www.renesas.com)などを通じて公開される情報に常にご注意ください。
 4. 本資料に記載した情報は、正確を期すため、慎重に制作したものですが万一本資料の記述誤りに起因する損害がお客様に生じた場合には、ルネサステクノロジはその責任を負いまた。

- 4. 本資料に記載した情報は、正確を期すため、慎重に制作したものですかカー本資料の配贮原ツに配置りの預言があせばした。
 5. 本資料に記載の製品データ、図、表に示す技術的な内容、プログラム及びアルゴリズムを流用する場合は、技術内容、プログラム、アルゴリズム単位で評価するだけでなく、システム全体で十分に評価し、お客様の責任において適用可否を判断してください。ルネサステクノロジは、適用可否に対する責任は負いません。
 6. 本資料に記載された製品は、人命にかかわるような状況の下で使用される機器あるいはシステムに用いられることを目的として設計、製造されたものではありません。本資料に記載の製品を運輸、移動休用、医療用、航空宇宙用、原子力制御用、海底中継用機器あるいはシステムなど、特殊用途へのご利用をご検討の際には、ルネサステクノロジ、ルネサス販売または特約店へご照会ください。
 7. 本資料の転載、複製については、文書によるルネサステクノロジの事前の承諾が必要です。
 8. 本資料に関し詳細についてのお問い合わせ、その他お気付きの点がございましたらルネサステクノロジ、ルネサス販売または特約店までご照会ください。

営業お問合せ窓口 株式会社ルネサス販売

http://www.renesas.com

本		社	〒100-0004	千代田区大手町2-6-2 (日本ビル)	(03) 5201-5350
京	浜 支	社	〒212-0058	川崎市幸区鹿島田890-12 (新川崎三井ビル)	(044) 549-1662
西	東 京 支	社	〒190-0023	立川市柴崎町2-2-23 (第二高島ビル2F)	(042) 524-8701
札	幌 支	店	→ 〒060-0002	札幌市中央区北二条西4-1 (札幌三井ビル5F)	(011) 210-8717
東	北支	社	〒980-0013	仙台市青葉区花京院1-1-20 (花京院スクエア13F)	(022) 221-1351
い	わき支	店	〒970-8026	いわき市平小太郎町4-9 (損保ジャパンいわき第二ビル3F)	(0246) 22-3222
茨	城 支	社	〒312-0034	ひたちなか市堀口832-2 (日立システムプラザ勝田1F)	(029) 271-9411
新	城 支 湯 支 本 支	店	〒950-0087	新潟市東大通1-4-2 (新潟三井物産ビル3F)	(025) 241-4361
松	本 支	社	〒390-0815	松本市深志1-2-11 (昭和ビル7F)	(0263) 33-6622
中	部営業本	部	〒460-0008	名古屋市中区栄3-13-20 (栄センタービル4F)	(052) 261-3000
浜	松 支	店	〒430-7710	浜松市板屋町111-2(浜松アクトタワー10F)	(053) 451-2131
西	部営業本	部	〒541-0044	大阪市中央区伏見町4-1-1 (明治安田生命大阪御堂筋ビル)	(06) 6233-9500
北	陸 支	社	〒920-0031	金沢市広岡3-1-1 (金沢パークビル8F)	(076) 233-5980
中	国 支	社	〒730-0036	広島市中区袋町5-25 (広島袋町ビルディング8F)	(082) 244-2570
松	山 支	店	〒790-0003	松山市三番町4-4-6 (GEエジソンビル松山2号館3F)	(089) 933-9595
鳥	取 支	店	〒680-0822	鳥取市今町2-251 (日本生命鳥取駅前ビル)	(0857) 21-1915
九	州 支	社	〒812-0011	福岡市博多区博多駅前2-17-1 (ヒロカネビル本館5F)	(092) 481-7695
鹿	児 島 支	店	₹890-0053	鹿児島市中央町12-2 (明治安田生命鹿児島中央町ビル)	(099) 284-1748

■技術的なお問合せおよび資料のご請求は下記へどうぞ。

総合お問合せ窓口:カスタマサポートセンタ E-Mail: csc@renesas.com