

お客様各位

---

## カタログ等資料中の旧社名の扱いについて

---

2010年4月1日を以ってNECエレクトロニクス株式会社及び株式会社ルネサステクノロジが合併し、両社の全ての事業が当社に承継されております。従いまして、本資料中には旧社名での表記が残っておりますが、当社の資料として有効ですので、ご理解の程宜しくお願ひ申し上げます。

ルネサスエレクトロニクス ホームページ (<http://www.renesas.com>)

2010年4月1日  
ルネサスエレクトロニクス株式会社

【発行】ルネサスエレクトロニクス株式会社 (<http://www.renesas.com>)

【問い合わせ先】 <http://japan.renesas.com/inquiry>

## ご注意書き

1. 本資料に記載されている内容は本資料発行時点のものであり、予告なく変更することがあります。当社製品のご購入およびご使用にあたりましては、事前に当社営業窓口で最新の情報をご確認いただきますとともに、当社ホームページなどを通じて公開される情報に常にご注意ください。
2. 本資料に記載された当社製品および技術情報の使用に関連し発生した第三者の特許権、著作権その他の知的財産権の侵害等に関し、当社は、一切その責任を負いません。当社は、本資料に基づき当社または第三者の特許権、著作権その他の知的財産権を何ら許諾するものではありません。
3. 当社製品を改造、改変、複製等しないでください。
4. 本資料に記載された回路、ソフトウェアおよびこれらに関連する情報は、半導体製品の動作例、応用例を説明するものです。お客様の機器の設計において、回路、ソフトウェアおよびこれらに関連する情報を使用する場合には、お客様の責任において行ってください。これらの使用に起因しお客様または第三者に生じた損害に関し、当社は、一切その責任を負いません。
5. 輸出に際しては、「外国為替及び外国貿易法」その他輸出関連法令を遵守し、かかる法令の定めるところにより必要な手続を行ってください。本資料に記載されている当社製品および技術を大量破壊兵器の開発等の目的、軍事利用の目的その他軍事用途の目的で使用しないでください。また、当社製品および技術を国内外の法令および規則により製造・使用・販売を禁止されている機器に使用することができません。
6. 本資料に記載されている情報は、正確を期すため慎重に作成したのですが、誤りが無いことを保証するものではありません。万一、本資料に記載されている情報の誤りに起因する損害がお客様に生じた場合においても、当社は、一切その責任を負いません。
7. 当社は、当社製品の品質水準を「標準水準」、「高品質水準」および「特定水準」に分類しております。また、各品質水準は、以下に示す用途に製品が使われることを意図しておりますので、当社製品の品質水準をご確認ください。お客様は、当社の文書による事前の承諾を得ることなく、「特定水準」に分類された用途に当社製品を使用することができません。また、お客様は、当社の文書による事前の承諾を得ることなく、意図されていない用途に当社製品を使用することができません。当社の文書による事前の承諾を得ることなく、「特定水準」に分類された用途または意図されていない用途に当社製品を使用したことによりお客様または第三者に生じた損害等に関し、当社は、一切その責任を負いません。なお、当社製品のデータ・シート、データ・ブック等の資料で特に品質水準の表示がない場合は、標準水準製品であることを表します。  
標準水準： コンピュータ、OA 機器、通信機器、計測機器、AV 機器、家電、工作機械、パーソナル機器、産業用ロボット  
高品質水準： 輸送機器（自動車、電車、船舶等）、交通用信号機器、防災・防犯装置、各種安全装置、生命維持を目的として設計されていない医療機器（厚生労働省定義の管理医療機器に相当）  
特定水準： 航空機器、航空宇宙機器、海底中継機器、原子力制御システム、生命維持のための医療機器（生命維持装置、人体に埋め込み使用するもの、治療行為（患部切り出し等）を行うもの、その他直接人命に影響を与えるもの）（厚生労働省定義の高度管理医療機器に相当）またはシステム等
8. 本資料に記載された当社製品のご使用につき、特に、最大定格、動作電源電圧範囲、放熱特性、実装条件その他諸条件につきましては、当社保証範囲内でご使用ください。当社保証範囲を超えて当社製品をご使用された場合の故障および事故につきましては、当社は、一切その責任を負いません。
9. 当社は、当社製品の品質および信頼性の向上に努めておりますが、半導体製品はある確率で故障が発生したり、使用条件によっては誤動作したりする場合があります。また、当社製品は耐放射線設計については行っておりません。当社製品の故障または誤動作が生じた場合も、人身事故、火災事故、社会的損害などを生じさせないようお客様の責任において冗長設計、延焼対策設計、誤動作防止設計等の安全設計およびエージング処理等、機器またはシステムとしての出荷保証をお願いいたします。特に、マイコンソフトウェアは、単独での検証は困難なため、お客様が製造された最終の機器・システムとしての安全検証をお願いいたします。
10. 当社製品の環境適合性等、詳細につきましては製品個別に必ず当社営業窓口までお問合せください。ご使用に際しては、特定の物質の含有・使用を規制する RoHS 指令等、適用される環境関連法令を十分調査のうえ、かかる法令に適合するようご使用ください。お客様がかかる法令を遵守しないことにより生じた損害に関し、当社は、一切その責任を負いません。
11. 本資料の全部または一部を当社の文書による事前の承諾を得ることなく転載または複製することを固くお断りいたします。
12. 本資料に関する詳細についてのお問い合わせその他お気付きの点等がございましたら当社営業窓口までご照会ください。

注 1. 本資料において使用されている「当社」とは、ルネサスエレクトロニクス株式会社およびルネサスエレクトロニクス株式会社とその総株主の議決権の過半数を直接または間接に保有する会社をいいます。

注 2. 本資料において使用されている「当社製品」とは、注 1 において定義された当社の開発、製造製品をいいます。

# H8S / 2200 シリーズ

## 調歩同期式シリアルデータ受信

---

### 要旨

調歩同期式シリアル転送機能を使用して、8文字8ビットデータを受信します。

### 動作確認デバイス

H8S / 2215

### 目次

1. 仕様 .....	2
2. 使用機能説明 .....	3
3. 動作説明 .....	5
4. ソフトウェア説明 .....	6
5. フローチャート説明 .....	10

## 1. 仕様

- 図 1 に示すように調歩同期式シリアル転送機能を使用して、8 文字、8 ビットデータの受信を行います。
- 受信データの通信フォーマットは、データ長が 8 ビット、パリティなし、ストップビット長を 1 ビットに設定します。
- ビットレートは 38400 (bit / s) で受信します。8 文字 (8 バイト) のデータを受信すると終了します。




図 1 調歩同期式シリアルデータ受信

## 2. 使用機能説明

(1) シリアルコミュニケーションインタフェース (SCI) のブロック図を図 2 に示し、以下に SCI のブロック図について説明します。

- レシーブシフトレジスタ (RSR)
 

RSR は RxD 端子から入力されたシリアルデータをパラレル変換するための受信シフトレジスタです。1 フレーム分のデータを受信すると、データは自動的に RDR へ転送されます。CPU から直接アクセスすることはできません。
- レシーブデータレジスタ (RDR)
 

RDR は受信データを格納するための 8 ビットのレジスタです。1 フレーム分のデータを受信すると RSR から受信データがこのレジスタへ転送され、RSR は次のデータを受信可能となります。RSR と RDR はダブルバッファ構造になっているため連続受信動作が可能です。RDR のリードは SSR の RDRF が 1 にセットされていることを確認して 1 回だけ行ってください。RDR は CPU からライトできません。RDR の初期値は、H'00 です。
- トランスミットデータレジスタ (TDR)
 

TDR は送信データを格納するための 8 ビットのレジスタです。TSR の空きを検出すると TDR にライトされた送信データは TSR に転送されて送信を開始します。TDR と TSR はダブルバッファ構造になっているため連続送信動作が可能です。1 フレーム分のデータを送信したとき TDR に次の送信データがライトされていれば TSR へ転送して送信を続けます。TDR は CPU から常にリード / ライト可能ですが、シリアル送信を確実にを行うため TDR への送信データのライトは必ず SSR の TDRE が 1 にセットされていることを確認して 1 回だけ行ってください。TDR の初期値は、H'FF です。
- トランスミットシフトレジスタ (TSR)
 

TSR はシリアルデータを送信するためのシフトレジスタです。TDR にライトされた送信データは自動的に TSR に転送され、TxD 端子に送出することでシリアルデータの送信を行います。CPU からは直接アクセスすることはできません。
- シリアルモードレジスタ (SMR)
 

SMR は通信フォーマットと内蔵ボーレートジェネレータのクロックソースを選択するためのレジスタです。
- シリアルコントロールレジスタ (SCR)
 

SCR は送受信制御と割り込み制御、送受信クロックソースの選択を行うためのレジスタです。各割り込み要求についてはハードウェアマニュアルを参照してください。
- シリアルステータスレジスタ (SSR)
 

SSR は SCI のステータスフラグと送受信マルチプロセッサビットで構成されます。TDRE、RDRF、ORER、PER、FER はクリアのみ可能です。
- ビットレートレジスタ (BRR)
 

BRR はビットレートを調整するための 8 ビットのレジスタです。SCI はチャンネルごとにボーレートジェネレータが独立しているため、異なるビットレートを設定できます。




図2 調歩同期式シリアルデータ受信のブロック図

(2) 表1に本タスク例の機能割り付けを示します。

表1 機能割り付け

機能	機能割り付け
TSR	シリアルデータを送信するためのレジスタ
TDR	送信データを格納するレジスタ
RSR	シリアルデータを受信するためのレジスタ
RDR	受信データを格納するレジスタ
SMR	シリアルデータ通信フォーマット, ポーレートジェネレータのクロックソースの設定
SSR	SCIの動作状態を示すステータスフラグ
BRR	送信 / 受信のビットレートを設定
SCR	送信 / 受信動作の許可, TxD および RxD 端子設定
TxD	SCIの送信データ出力端子
RxD	SCIの受信データ入力端子

3. 動作説明

図3に本タスク例における調歩同期式モードの受信時の動作を示します。調歩同期式シリアル通信のフレームは、Lowレベルのスタートビットから始まり送受信データ、パリティビット、Highレベルのストップビットの順で構成されます。

- (1) SCI回線上のスタートビットを検出する事により内部を同期化して受信データをRSRに取り込みを開始します。
- (2) 正常受信の時は、SSRのRDRF=1となり、受信データがRSR RDRに転送されます。
- (3) ストップビット=0の場合は、フレーミングエラーであり、FERフラグが1となります。FER、PER、ORERのエラーフラグチェックで論理和が1の場合、受信データおよび、エラーフラグをクリアとし動作終了となります。




図3 調歩同期式シリアルデータ受信時の動作

## 4. ソフトウェア説明

### 4.1 モジュール説明

表 2 に本タスク例のモジュールを示します。

表 2 モジュール説明

モジュール名	ラベル名	機能
メインルーチン	main	調歩同期式シリアルデータ受信の設定。8 バイトの受信データを SRD [0] ~ SRD [7] へ格納。受信エラーが発生した場合 ORER, PER, FER を 0 クリアとし終了します。

### 4.2 引数の説明

本タスク例の引数を表 3 に示します。

表 3 引数の説明

引数名	機能	使用モジュール名	データ長	入出力
SRD [0] ~ SRD [7]	調歩同期式シリアル受信データ	メインルーチン	1 バイト	出力

### 4.3 使用内部レジスタ説明

本タスク例の使用内部レジスタを表 4 に示します。

表 4 使用内部レジスタ説明

レジスタ名	機能	アドレス	設定値	
SMR_2	C/ $\bar{A}$	シリアルモードレジスタ_2 (コミュニケーションモード) : C/ $\bar{A}$ = "0" のとき, コミュニケーションモードを調歩同期式モードに設定 : C/ $\bar{A}$ = "1" のとき, コミュニケーションモードをクロック同期式モードに設定	H'FFFF88 ビット 7	0
	CHR	シリアルモードレジスタ_2 (キャラクタレングス) : CHR = "0" のとき, 調歩同期式モード時におけるデータ長を 8 ビットデータに設定 : CHR = "1" のとき, 調歩同期式モード時におけるデータ長を 7 ビットデータに設定	H'FFFF88 ビット 6	0
	PE	シリアルモードレジスタ_2 (パリティイネーブル) : PE = "0" のとき, 調歩同期式モードで, 送信時にパリティビットの付加およびチェックを禁止 : PE = "1" のとき, 調歩同期式モードで, 送信時にパリティビットの付加およびチェックを許可	H'FFFF88 ビット 5	0
	O/ $\bar{E}$	シリアルモードレジスタ_2 (パリティモード) : O/ $\bar{E}$ = "0" のとき, パリティの付加やチェックを偶数パリティに設定 : O/ $\bar{E}$ = "1" のとき, パリティの付加やチェックを奇数パリティに設定	H'FFFF88 ビット 4	0
	STOP	シリアルモードレジスタ_2 (ストップビットレングス) : STOP = "0" のとき, 調歩同期式モードで, ストップビットの長さを 1 ビットに設定 : STOP = "1" のとき, 調歩同期式モードで, ストップビットの長さを 2 ビットに設定	H'FFFF88 ビット 3	0
	MP	シリアルモードレジスタ_2 (マルチプロセッサモード) : MP = "0" のとき, マルチプロセッサ通信機能を禁止 : MP = "1" のとき, マルチプロセッサ通信機能を許可	H'FFFF88 ビット 2	0
	CKS1 CKS0	シリアルモードレジスタ_2 (クロックセレクト 1, 0) : CKS1 = "0", CKS0 = "0" のとき, 内蔵ポーレートジェネレータのクロックソースを $\phi$ クロックに設定	H'FFFF88 ビット 1 ビット 0	CKS1 = "0" CKS0 = "0"

表 4 使用内部レジスタ説明 (つづき)

レジスタ名	機能	アドレス	設定値
BRR_2	ビットレートレジスタ_2 :BRR = 12 のとき, SMR の CKS1, CKS0 で選択されるポーレートジェネレータの動作クロックとあわせて送信のビットレートを 38400 (bit / s) に設定	H'FFFF89	12
SCR_2	RE シリアルコントロールレジスタ_2 (レシーブイネーブル) : RE = "0" のとき, 受信動作を禁止 : RE = "1" のとき, 受信動作を許可	H'FFFF8A ビット 4	0
	CKE1 CKE0 シリアルコントロールレジスタ_2 (クロックイネーブル 1, 0) : CKE1 = "0", CKE0 = "0" のとき, 調歩同期式モードにおいてクロックソースを内部クロック, SCK2 端子機能を入力ポートに設定	H'FFFF8A ビット 1 ビット 0	CKE1 = "0" CKE0 = "0"
SSR_2	RDRF シリアルステータスレジスタ_2 (レシーブデータレジスタフル) : RDRF = "0" のとき, RDR に受信データが格納されていないことを示す : RDRF = "1" のとき, RDR に受信データが格納されていることを示す	H'FFFF8C ビット 6	0
	ORER シリアルステータスレジスタ_2 (オーバーランエラー) : ORER = "0" のとき, 受信中, または受信を完了したことを示す : ORER = "1" のとき, 受信時にオーバーランエラーが発生したことを示す	H'FFFF8C ビット 5	0
	FER シリアルステータスレジスタ_2 (フレーミングエラー) : FER = "0" のとき, 受信中, または受信を完了したことを示す : FER = "1" のとき, 受信時にフレーミングエラーが発生したことを示す	H'FFFF8C ビット 4	0
	PER シリアルステータスレジスタ_2 (パリティエラー) : PER = "0" のとき, 受信中, または受信を完了したことを示す : PER = "1" のとき, 受信時にパリティエラーが発生したことを示す	H'FFFF8C ビット 3	0
RDR_2	レシーブデータレジスタ_2 : 受信データを格納する 8 ビットのレジスタ	H'FFFF8D	00

- ビットレートレジスタ (BRR)

ビットレートレジスタ (BRR)は、SMRのCKS1, CKS0で選択されるボーレートジェネレータの動作クロックとあわせて、送信 / 受信のビットレートを設定する8ビットのレジスタです。BRRは常にCPUによるリード / ライトが可能です。

表5に、調歩同期式モードのBRRの設定例を示します。表5に調歩同期式モードで、OSCが16MHzのときの主なビットレート値を示します。

表5 ビットレートに対するBRRの設定例 (調歩同期式モード)

ビットレート (bit / s)	1200	2400	4800	9600	19200	31250	38400
n	1	0	0	0	0	0	0
N	103	207	103	51	25	15	12
誤差 (%)	0.16	0.16	0.16	0.16	0.16	0.00	0.16

【注】 n...CKS1, 0が0, 0の場合 n=0, CKS1, 0が0, 1の場合 n=1。

N...ボーレートジェネレータへのBRRの設定値。

尚、詳細については、ハードウェアマニュアルを参照願います。

#### 4.4 使用RAM説明


本タスク例の使用RAMを表6に示します。

表6 使用RAM説明

ラベル名	機能	アドレス	使用モジュール名
SRD [0]	調歩同期式シリアル受信データの1バイト目を格納	H'FFB000	メインルーチン
SRD [1]	調歩同期式シリアル受信データの2バイト目を格納	H'FFB001	メインルーチン
SRD [2]	調歩同期式シリアル受信データの3バイト目を格納	H'FFB002	メインルーチン
SRD [3]	調歩同期式シリアル受信データの4バイト目を格納	H'FFB003	メインルーチン
SRD [4]	調歩同期式シリアル受信データの5バイト目を格納	H'FFB004	メインルーチン
SRD [5]	調歩同期式シリアル受信データの6バイト目を格納	H'FFB005	メインルーチン
SRD [6]	調歩同期式シリアル受信データの7バイト目を格納	H'FFB006	メインルーチン
SRD [7]	調歩同期式シリアル受信データの8バイト目を格納	H'FFB007	メインルーチン

5. フローチャート説明

5.1 メインルーチン



改訂記録

Rev.	発行日	改訂内容	
		ページ	ポイント
1.00	2004.03.16	—	初版発行

### 安全設計に関するお願い

1. 弊社は品質、信頼性の向上に努めておりますが、半導体製品は故障が発生したり、誤動作する場合があります。弊社の半導体製品の故障又は誤動作によって結果として、人身事故、火災事故、社会的損害などを生じさせないような安全性を考慮した冗長設計、延焼対策設計、誤動作防止設計などの安全設計に十分ご留意ください。

### 本資料ご利用に際しての留意事項

1. 本資料は、お客様が用途に応じた適切なルネサス テクノロジ製品をご購入いただくための参考資料であり、本資料中に記載の技術情報についてルネサス テクノロジが所有する知的財産権その他の権利の実施、使用を許諾するものではありません。
2. 本資料に記載の製品データ、図、表、プログラム、アルゴリズムその他応用回路例の使用に起因する損害、第三者所有の権利に対する侵害に関し、ルネサス テクノロジは責任を負いません。
3. 本資料に記載の製品データ、図、表、プログラム、アルゴリズムその他全ての情報は本資料発行時点のものであり、ルネサス テクノロジは、予告なしに、本資料に記載した製品または仕様を変更することがあります。ルネサス テクノロジ半導体製品のご購入に当たりましては、事前にルネサス テクノロジ、ルネサス販売または特約店へ最新の情報をご確認頂きますとともに、ルネサス テクノロジホームページ(<http://www.renesas.com>)などを通じて公開される情報に常にご注意ください。
4. 本資料に記載した情報は、正確を期すため、慎重に制作したものです。万一本資料の記述誤りに起因する損害がお客様に生じた場合には、ルネサス テクノロジはその責任を負いません。
5. 本資料に記載の製品データ、図、表に示す技術的な内容、プログラム及びアルゴリズムを流用する場合は、技術内容、プログラム、アルゴリズム単位で評価するだけでなく、システム全体で十分に評価し、お客様の責任において適用可否を判断してください。ルネサス テクノロジは、適用可否に対する責任を負いません。
6. 本資料に記載された製品は、人命にかかわるような状況の下で使用される機器あるいはシステムに用いられることを目的として設計、製造されたものではありません。本資料に記載の製品を運輸、移動体用、医療用、航空宇宙用、原子力制御用、海底中継用機器あるいはシステムなど、特殊用途へのご利用をご検討の際には、ルネサス テクノロジ、ルネサス販売または特約店へご照会ください。
7. 本資料の転載、複製については、文書によるルネサス テクノロジの事前の承諾が必要です。
8. 本資料に関し詳細についてのお問い合わせ、その他お気づきの点がございましたらルネサス テクノロジ、ルネサス販売または特約店までご照会ください。