# カタログ等資料中の旧社名の扱いについて

2010年4月1日を以ってNECエレクトロニクス株式会社及び株式会社ルネサステクノロジが合併し、両社の全ての事業が当社に承継されております。従いまして、本資料中には旧社名での表記が残っておりますが、当社の資料として有効ですので、ご理解の程宜しくお願い申し上げます。

ルネサスエレクトロニクス ホームページ (http://www.renesas.com)

2010 年 4 月 1 日 ルネサスエレクトロニクス株式会社

【発行】ルネサスエレクトロニクス株式会社(http://www.renesas.com)

【問い合わせ先】http://japan.renesas.com/inquiry



#### ご注意書き

- 1. 本資料に記載されている内容は本資料発行時点のものであり、予告なく変更することがあります。当社製品のご購入およびご使用にあたりましては、事前に当社営業窓口で最新の情報をご確認いただきますとともに、当社ホームページなどを通じて公開される情報に常にご注意ください。
- 2. 本資料に記載された当社製品および技術情報の使用に関連し発生した第三者の特許権、著作権その他の知的 財産権の侵害等に関し、当社は、一切その責任を負いません。当社は、本資料に基づき当社または第三者の 特許権、著作権その他の知的財産権を何ら許諾するものではありません。
- 3. 当社製品を改造、改変、複製等しないでください。
- 4. 本資料に記載された回路、ソフトウェアおよびこれらに関連する情報は、半導体製品の動作例、応用例を説明するものです。お客様の機器の設計において、回路、ソフトウェアおよびこれらに関連する情報を使用する場合には、お客様の責任において行ってください。これらの使用に起因しお客様または第三者に生じた損害に関し、当社は、一切その責任を負いません。
- 5. 輸出に際しては、「外国為替及び外国貿易法」その他輸出関連法令を遵守し、かかる法令の定めるところにより必要な手続を行ってください。本資料に記載されている当社製品および技術を大量破壊兵器の開発等の目的、軍事利用の目的その他軍事用途の目的で使用しないでください。また、当社製品および技術を国内外の法令および規則により製造・使用・販売を禁止されている機器に使用することができません。
- 6. 本資料に記載されている情報は、正確を期すため慎重に作成したものですが、誤りがないことを保証するものではありません。万一、本資料に記載されている情報の誤りに起因する損害がお客様に生じた場合においても、当社は、一切その責任を負いません。
- 7. 当社は、当社製品の品質水準を「標準水準」、「高品質水準」および「特定水準」に分類しております。また、各品質水準は、以下に示す用途に製品が使われることを意図しておりますので、当社製品の品質水準をご確認ください。お客様は、当社の文書による事前の承諾を得ることなく、「特定水準」に分類された用途に当社製品を使用することができません。また、お客様は、当社の文書による事前の承諾を得ることなく、意図されていない用途に当社製品を使用することができません。当社の文書による事前の承諾を得ることなく、「特定水準」に分類された用途または意図されていない用途に当社製品を使用したことによりお客様または第三者に生じた損害等に関し、当社は、一切その責任を負いません。なお、当社製品のデータ・シート、データ・ブック等の資料で特に品質水準の表示がない場合は、標準水準製品であることを表します。

標準水準: コンピュータ、OA 機器、通信機器、計測機器、AV 機器、家電、工作機械、パーソナル機器、産業用ロボット

高品質水準: 輸送機器(自動車、電車、船舶等)、交通用信号機器、防災・防犯装置、各種安全装置、生命 維持を目的として設計されていない医療機器(厚生労働省定義の管理医療機器に相当)

特定水準: 航空機器、航空宇宙機器、海底中継機器、原子力制御システム、生命維持のための医療機器(生命維持装置、人体に埋め込み使用するもの、治療行為(患部切り出し等)を行うもの、その他直接人命に影響を与えるもの)(厚生労働省定義の高度管理医療機器に相当)またはシステム

- 8. 本資料に記載された当社製品のご使用につき、特に、最大定格、動作電源電圧範囲、放熱特性、実装条件その他諸条件につきましては、当社保証範囲内でご使用ください。当社保証範囲を超えて当社製品をご使用された場合の故障および事故につきましては、当社は、一切その責任を負いません。
- 9. 当社は、当社製品の品質および信頼性の向上に努めておりますが、半導体製品はある確率で故障が発生したり、使用条件によっては誤動作したりする場合があります。また、当社製品は耐放射線設計については行っておりません。当社製品の故障または誤動作が生じた場合も、人身事故、火災事故、社会的損害などを生じさせないようお客様の責任において冗長設計、延焼対策設計、誤動作防止設計等の安全設計およびエージング処理等、機器またはシステムとしての出荷保証をお願いいたします。特に、マイコンソフトウェアは、単独での検証は困難なため、お客様が製造された最終の機器・システムとしての安全検証をお願いいたします。
- 10. 当社製品の環境適合性等、詳細につきましては製品個別に必ず当社営業窓口までお問合せください。ご使用に際しては、特定の物質の含有・使用を規制する RoHS 指令等、適用される環境関連法令を十分調査のうえ、かかる法令に適合するようご使用ください。お客様がかかる法令を遵守しないことにより生じた損害に関して、当社は、一切その責任を負いません。
- 11. 本資料の全部または一部を当社の文書による事前の承諾を得ることなく転載または複製することを固くお断りいたします。
- 12. 本資料に関する詳細についてのお問い合わせその他お気付きの点等がございましたら当社営業窓口までご 照会ください。
- 注1. 本資料において使用されている「当社」とは、ルネサスエレクトロニクス株式会社およびルネサスエレクトロニクス株式会社がその総株主の議決権の過半数を直接または間接に保有する会社をいいます。
- 注 2. 本資料において使用されている「当社製品」とは、注 1 において定義された当社の開発、製造製品をいいます。



# H8SX ファミリ

# I<sup>2</sup>C バスインタフェース 2 (IIC2) シングルマスタモード通信

# 要旨

 $I^2C$  バスインタフェース 2 (IIC2) モジュールによるシングルマスタモード通信例を示します。

# 動作確認デバイス

H8SX/1664

# 目次

1.	仕様	2
2.	適用条件	2
3.	使用機能説明	3
4.	動作説明	4
5.	ソフトウェア説明	11



#### 1. 仕様

- 図1に IIC2 シングルマスタモード通信の接続図を示します。表1に各デバイスのスレーブアドレスと SAR 0 レジスタへの設定値を示します。
- マスタ1個,スレーブ1個のシングルマスタ構成とします。
- I<sup>2</sup>C バスインタフェース転送レートは,93.75kbit/s (kHz) とします。

以下に本タスク例の動作手順を示します。

- 1. マスタの IRQO 端子に Low トリガが入力されるとバスインタフェースシングルマスタ通信を開始します。
- 2. マスタは,内蔵 ROM 上にあらかじめ用意されたデータをスレーブ側内蔵 RAM へ 4 バイト送信します。
- 3. スレーブは,上記 2.で受信した内蔵 RAM 上のデータをマスタ側内蔵 RAM へ 4 バイト返送します。
- 4. マスタは, EEPROM ランダムリードに対応したリスタートを含む受信処理を1バイト行います。
- 5. マスタは,内蔵 ROM 上の送信データと内蔵 RAM 上の受信データを比較し,データが一致しているか確 認します。
- 6. マスタは,データ比較状態を判定し,P31,P30 端子から動作状態を出力します。




図 1 IIC2 シングルマスタモード通信接続図

表 1 スレーブアドレス

デバイス	スレーブアドレス	SAR_0 設定値
マスタ	1	H'02
スレーブ	3	H'06

#### 2. 適用条件

表 2 適用条件

項目	内容		
動作周波数	入力クロック:	12MHz	
	システムクロック (Iφ):	24MHz (入力クロックの 2 逓倍)	
	周辺モジュールクロック (Pφ):	24MHz (入力クロックの 2 逓倍)	
	外部バスクロック (Bφ):	24MHz (入力クロックの 2 逓倍)	
動作モード	モード 7 (MD2 = 1, MD1 = 1, MD0 = 1)		



#### 3. 使用機能説明

# 3.1 I<sup>2</sup>C バスインタフェース 2 (IIC2) 機能

 $I^2C$  バスインタフェース 2 (IIC2) 機能は ,シングルマスタとして動作し ,マスタモードの双方向通信を行います。

#### 3.2 マスタ側 IRQ0 端子

マスタ側  $\overline{IRQ0}$  端子は,マスタ送信,マスタ受信動作の開始トリガを入力します。 $\overline{IRQ0}$  端子へ立ち下がりエッジが入力されると, $I^2C$  バスインタフェース通信処理を開始します。

 $\overline{IRQ0}$  端子の判定は , IRQ ステータスフラグのポーリングにより開始トリガを判定します。IRQ 割り込みは使用しておりません。

# 3.3 マスタ側 P31, P30 端子

表 3 に示すように,マスタ側 P31, P30 端子は, I<sup>2</sup>C バスインタフェース通信の動作状態を出力します。

 P31
 P30
 動作状態

 0
 0
 リセット時

 0
 1
 データー致

 1
 0
 データ不一致

表3 マスタ側端子出力値と動作状態



# 4. 動作説明

# 4.1 マスタ送信モード動作タイミング

図 2 に  $I^2$ C バスインタフェース 2 マスタ送信モードの動作タイミングを示します。また図 2 の説明として,表 4 にハードウェアおよびソフトウェア処理の内容を示します。




図2 マスタ送信モード動作タイミング

表 4 処理内容

	ハードウェア処理	ソフトウェア処理
(1)	処理なし	a. TIE = 1 に設定: データエンプティ割り込み許可。TDRE = 1 のとき,割り込み発生。b. 開始条件発行
(2)	a. 送信データエンプティ割り込み発生 開始条件を検出し , TDRE = 1 にセットされ る。	<ul> <li>a. "スレーブ側アドレス+R/W"を ICDRT ヘライト し送信する。ICDRT ライトにより, TDRE, TEND フラグは, クリアされる。</li> <li>b. TIE = 0 に設定: 送信データエンプティ割り込み 禁止。</li> <li>c. TEIE = 1 に設定: 送信終了割り込み許可。</li> </ul>
(3)	a. 送信終了割り込み発生。 SCL の 9 クロック目が立ち上がったとき , TEND = 1 にセットされる。	TEND = 1 のとき,割り込み発生。 a. 送信データを ICDRT ヘライトし送信する。 ICDRT ライトにより, TDRE, TEND フラグは, クリアされる。 b. TIE = 1 に設定: データエンプティ割り込み許可。TDRE = 1 のとき,割り込み発生。 c. TEIE = 0 に設定: 送信終了割り込み禁止。
(4)	a. 送信データエンプティ割り込み発生 ICDRT から ICDRS にデータ転送が行われ , ICDRT がエンプティになったため ,TDRE = 1 にセットされる。	a. 送信データを ICDRT ヘライトし送信する。 ICDRT ライトにより , TDRE, TEND フラグは , クリアされる。



	ハードウェア処理	ソフトウェア処理
(5)	a. 送信データエンプティ割り込み発生 ICDRT から ICDRS にデータ転送が行われ, ICDRT がエンプティになったため ,TDRE = 1 にセットされる。	<ul> <li>a. 最後の送信データを ICDRT ヘライトし送信する。ICDRT ライトにより, TDRE, TEND フラグは, クリアされる。</li> <li>b. TIE = 0 に設定: 送信データエンプティ割り込み禁止。</li> <li>c. TEIE = 1 に設定: 送信終了割り込み許可。 TEND = 1 のとき,割り込み発生。</li> </ul>
(6)	a. 送信終了割り込み発生。 SCL の 9 クロック目が立ち上がったとき , TEND = 1 にセットされる。	a. TEND フラグをソフトクリア b. SCL = Low を確認後,停止条件を発行する。



# 4.2 マスタ受信モード動作タイミング

図 3 , 図 4 に  $I^2C$  バスインタフェース 2 マスタ受信モードの動作タイミングを示します。また図 3 , 図 4 の 説明として , 表 5 , 表 6 にハードウェアおよびソフトウェア処理の内容を示します。




図3 マスタ受信モード動作タイミング1

表 5 処理内容

	ハードウェア処理	ソフトウェア処理
(1)	処理なし	a. TIE = 1 に設定: データエンプティ割り込み許可。TDRE = 1 のとき,割り込み発生。b. 開始条件発行
(2)	a. 送信データエンプティ割り込み発生 開始条件を検出し,TDRE=1にセットされ る。	<ul> <li>a. "スレーブ側アドレス+R/W"を ICDRT ヘライト し送信する。ICDRT ライトにより, TDRE, TEND フラグは, クリアされる。</li> <li>b. TIE = 0 に設定: 送信データエンプティ割り込み 禁止。</li> <li>c. TEIE = 1 に設定: 送信終了割り込み許可。 TEND = 1 のとき,割り込み発生。</li> </ul>
(3)	a. 送信終了割り込み発生。 SCL の 9 クロック目が立ち上がったとき , TEND = 1 にセットされる。	a. TEIE = 0 に設定: 送信終了割り込み禁止。 b. RIE = 1 に設定: 受信データフル割り込み許可。 c. RCVD = 1 に設定: 次の受信動作を禁止。 d. TEND フラグをソフトクリア e. TRS = 0 受信モードに設定 f. TDRE フラグをソフトクリア g. ACKBT = 0 に設定: 受信モード時,アクノリッジのタイミングで 0 を送出。 h. ICDRR をダミーリードする。ICDRR リードにより,RDRF はクリアされる。
(4)	a. 受信データ割り込み発生 1 フレームのデータ受信が終了し, SCL の 9 クロック目の立ち上がりで,RDRF = 1 にセッ トされる。	a. ICDRR から1バイト目の受信データをリードし,RAM へ格納する。ICDRR リードにより,RDRF はクリアされる。






図4 マスタ受信モード動作タイミング2

# 表 6 処理内容

	ハードウェア処理	ソフトウェア処理
(5)	a. 受信データ割り込み発生 1 フレームのデータ受信が終了し, SCL の 9 クロック目の立ち上がりで,RDRF = 1 にセッ トされる。	<ul> <li>a. ACKBT = 1 に設定: 受信モード時, アクノリッジのタイミングで 1 を送出。</li> <li>b. ICDRR から受信データをリードし, RAM へ格納する。ICDRR リードにより, RDRF はクリアされる。</li> </ul>
(6)	a. 受信データ割り込み発生 1 フレームのデータ受信が終了し, SCL の 9 クロック目の立ち上がりで,RDRF = 1 にセッ トされる。	<ul> <li>a. ICDRR から最後の受信データをリードし, RAM へ格納する。ICDRR リードにより, RDRF はクリアされる。</li> <li>b. RIE = 0 に設定: 受信データフル割り込み禁止。</li> <li>c. SCL = Low を確認後, 停止条件を発行する。</li> </ul>



#### 4.3 ランダムリードの波形と割り込みタイミング

図 5 に  $I^2$ C バスインタフェース 2 マスタ送信モードの動作タイミングを示します。また図 5 の説明として,表 7 にハードウェアおよびソフトウェア処理の内容を示します。




図5 マスタ送信モード動作タイミング

表 7 処理内容

	ハードウェア処理	ソフトウェア処理
(1)	処理なし	a. TIE = 1 に設定: データエンプティ割り込み許可。TDRE = 1 のとき,割り込み発生。b. 開始条件発行
(2)	a. 送信データエンプティ割り込み発生 開始条件を検出し,TDRE = 1 にセットされ る。	<ul> <li>a. "スレーブ側アドレス+R/W"を ICDRT ヘライト し送信する。ICDRT ライトにより, TDRE, TEND フラグは, クリアされる。</li> <li>b. TIE = 0 に設定: 送信データエンプティ割り込み 禁止。</li> <li>c. TEIE = 1 に設定: 送信終了割り込み許可。 TEND = 1 のとき,割り込み発生。</li> </ul>
(3)	a. 送信終了割り込み発生。 SCL の 9 クロック目が立ち上がったとき , TEND = 1 にセットされる。	a. メモリアドレスを ICDRT ヘライトし送信する。 ICDRT ライトにより,TDRE, TEND フラグは, クリアされる。
(4)	a. 送信終了割り込み発生。 SCL の 9 クロック目が立ち上がったとき , TEND = 1 にセットされる。	<ul> <li>a. TIE = 1 に設定: データエンプティ割り込み許可。TDRE = 1 のとき,割り込み発生。</li> <li>b. TEIE = 0 に設定: 送信終了割り込み禁止。</li> <li>c. TEND フラグをソフトクリア</li> <li>d. SCL = Low を確認後,開始条件を発行する。</li> </ul>
(5)	a. 送信データエンプティ割り込み発生 開始条件を検出し,TDRE=1にセットされ る。	<ul> <li>a. "スレーブ側アドレス+R/W"を ICDRT ヘライト し送信する。ICDRT ライトにより, TDRE, TEND フラグは, クリアされる。</li> <li>b. TIE = 0 に設定: 送信データエンプティ割り込み 禁止。</li> <li>c. TEIE = 1 に設定: 送信終了割り込み許可。 TEND = 1 のとき,割り込み発生。</li> </ul>



	ハードウェア処理	ソフトウェア処理
(6)	a. 送信終了割り込み発生。	a. TEIE = 0 に設定: 送信終了割り込み禁止。
	SCL の 9 クロック目が立ち上がったとき,	b. RIE = 1 に設定: 受信データフル割り込み許可。
	TEND = 1 にセットされる。	c. RCVD = 1 に設定: 次の受信動作を禁止。
		d. TEND フラグをソフトクリア
		e. TRS = 0 受信モードに設定
		f. TDRE フラグをソフトクリア
		g. ACKBT = 1 に設定: 受信モード時 , アクノリッ
		ジのタイミングで 1 を送出。
		h. ICDRR をダミーリードする ICDRR リードによ
		り, RDRF はクリアされる。
(7)	a. 受信データ割り込み発生	a. ICDRR から最終バイトの受信データをリード
	1 フレームのデータ受信が終了し,SCL の 9	し,RAM へ格納する。ICDRR リードにより,
	クロック目の立ち上がりで ,RDRF = 1 にセッ	RDRF はクリアされる。
	トされる。	b. RIE = 0 に設定: 受信データフル割り込み禁止。
		c. TEND フラグをソフトクリア
		d. SCL = Low を確認後,停止条件を発行する。



# 4.4 状態遷移図

図 6 に本タスク例の状態遷移図を示します。本タスク例では,アイドルモードがデフォルトの処理状態で す。




図 6 状態遷移図



# 5. ソフトウェア説明

# 5.1 動作環境

# 表 8 動作環境

項目	内容		
開発ツール	High-performance Embedded Workshop Ver.4.02.00		
C/C++コンパイラ	ルネサス テクノロジ製		
	H8S, H8/300 SERIES C/C++ Compiler Ver.6.01.02		
コンパイルオプション	ン -cpu = h8sxa:24:md, -code = machinecode, -optimize = 1, -regparam = 3		
	-speed = (register, shift, struct, expression)		
評価ボード	マスタ: H8SX/1663 評価ボード		
	スレーブ: H8SX/1663 評価ボード		

# 表 9 セクション設定

アドレス	セクション名	説明	
H'001000	Р	プログラム領域	
	С	データテーブル	
H'FF2000	В	未初期化データ領域 (RAM 領域)	

# 表 10 割り込み例外処理ベクタテーブル

例外処理要因	ベクタ番号	ベクタテーブル	割り込み先関数
		アドレス	
リセット	0	H'000000	init
IICI0 割り込み	116	H'0001D0	iici0_int



# 5.2 関数一覧

表 11 main.c ファイル関数一覧

関数名	機能
init	初期化ルーチン
	CCR,クロック設定,モジュールストップ解除,main 関数のコール。
main	メインルーチン
	マスタモードとして動作し,IRQ0 端子判定,マスタ送受信処理を行う。

表 12 iic.c ファイル関数一覧

関数名	機能
iic_init	I <sup>2</sup> C バスインタフェース初期化ルーチン
mtrs_start	I <sup>2</sup> C バスインタフェースマスタ送信の設定。開始条件発行。
mrcv_start	I <sup>2</sup> C バスインタフェースマスタ受信の設定。開始条件発行。
mrandrd_start	ランダムリードの設定。開始条件発行。
iici0_int	I <sup>2</sup> C バスインタフェース割り込み処理。動作状態を判別して,停止条件,マスタ送   信,マスタ受信,ランダムリードの各プログラムをコールする。
receive_stop_condition	停止条件検出処理
master_transfer	本タスク例の処理状態がマスタ送信モードのとき ,l <sup>2</sup> C バスインタフェース割り込み処理からコールされるマスタ送信処理。1回のコールで1バイトのデータを送信する。
master_receive	本タスク例の処理状態がマスタ受信モードのとき ,I <sup>2</sup> C バスインタフェース割り込み処理からコールされるマスタ受信処理。1回のコールで1バイトのデータを受信する。
master_randomread	本タスク例の処理状態がランダムリードモードのとき ,  <sup>2</sup> C バスインタフェース割り込み処理からコールされるランダムリード処理。指定アドレスの送信と 1 バイトのデータを受信する。




図7 ユーザプログラム階層構造



# 5.3 使用 RAM

# 表 13 使用 RAM

型	変数名	内容	使用関数
unsigned char	iic_mode	本タスク例の処理状態を設定する。	main
			iic_init
			mtrs_start
			mrcv_start
			mrandrd_start
			iici0_int
			receive_stop_condition
unsigned short	mt_cnt	マスタ送信時のカウンタ	iic_init
			mtrs_start
			master_transfer
unsigned short	mr_cnt	マスタ受信時のカウンタ	iic_init
			mrcv_start
			receive_stop_condition
			master_receive
unsigned char	randrd_cnt	ランダムリード時のカウンタ	iic_init
			mrandrd_start
			master_randomread
unsigned short	mt_num	マスタ送信数	mtrs_start
			master_transfer
unsigned short	mr_num	マスタ受信数	mrcv_start
			receive_stop_condition
			master_receive
unsigned char	*mt_data	送信データのポインタ	mtrs_start
			mrandrd_start
			master_transfer
			master_randomread
unsigned char	*mr_data	受信データのポインタ	mrcv_start
			mrandrd_start
			receive_stop_condition
			master_receive
unsigned char	MemAddress	EEPROM メモリアドレスを設定するための	mrandrd_start
		メモリ領域	
unsigned char	MRcv_dt[4]	マスタ側受信エリア	main

# 5.4 const 定数

# 表 14 const 定数

型	変数名	設定値	内容	使用関数
unsigned char	MTrs_dt[4]	H'81, H'01, H'02, H'03	マスタ送信データ	main



# 5.5 マクロ定数

#### 表 15 マクロ定数

定数名	設定値	内容	使用関数名
DTNUM	4	送受信データ数	main
SLAVE_ADDR	H'02	スレーブアドレス	iic_init
MT_ID	H'06	マスタ送信時スレープアドレス	master_transfer
		スレーブ側のスレーブアドレス	master_randomread
		+R/W(0)	
MR_ID	H'07	マスタ受信時スレーブアドレス	master_receive
		スレーブ側のスレーブアドレス	master_randomread
		+R/W(1)	
MODE_MR_RAND	5	本タスク例の処理状態	mrandrd_start
		ランダムリードモード	iici0_int
			receive_stop_condition
MODE_MT	4	本タスク例の処理状態	mtrs_start
		マスタ送信モード	iici0_int
MODE_MR	3	本タスク例の処理状態	mrcv_start
		マスタ受信モード	iici0_int
			receive_stop_condition
MODE_IDLE	0	本タスク例の処理状態	main
		アイドルモード	iic_init
			mtrs_start
			mrcv_start
			randrd_start
			receive_stop_condition



# 5.6 main.c ファイル関数説明

#### 5.6.1 init 関数

1. 機能概要 初期化ルーチン。モジュールストップ解除,クロック設定,main 関数のコール。

2. 引数 なし

3. **戻り値** なし

#### 4. 使用内部レジスタ説明

本タスク例の使用内部レジスタを以下に示します。なお,設定値は本タスク例において使用している値であり,初期値とは異なります。

• モードコントロールレジスタ (MDCR) ビット数: 16 アドレス: H'FFFDC0

ビット	ビット名	設定値	R/W	機能
15	MDS7	不定*	R	モード端子 (MD3) により設定された値を示します。
				MDCR をリードすると MD3 端子の入力レベルがラッチされま
				す。このラッチはリセットで解除されます。
11	MDS3	不定*	R	モードセレクト3~0
10	MDS2	不定*	R	モード端子 (MD2~MD0) により設定された動作モードに対応し
9	MDS1	不定*	R	た値を示します (表 16 参照)。MDCR をリードすると ,MD2 ~ MD0
8	MDS0	不定*	R	端子の入力レベルがこれらのビットにラッチされます。このラッ
		,		チはリセットで解除されます。

【注】 \* MD3~MD0 端子の設定により決定されます。

表 16 MDS3~MDS0 ビットの値

MCU		モード端子		MDCR			
動作モード	MD2	MD1	MD0	MDS3	MDS2	MDS1	MDS0
2	0	1	0	1	1	0	0
4	1	0	0	0	0	1	0
5	1	0	1	0	0	0	1
6	1	1	0	0	1	0	1
7	1	1	1	0	1	0	0



# • システムクロックコントロールレジスタ (SCKCR) ビット数: 16 アドレス: H'FFFDC4

ビット	ビット名	設定値	R/W	機能
10	ICK2	0	R/W	システムクロック (lφ) セレクト
9	ICK1	0	R/W	CPU, DMAC, DTC モジュールとシステムクロックの周波数を選
8	ICK0	1	R/W	択します。
				001: 入力クロック×2
6	PCK2	0	R/W	周辺モジュールクロック (P¢) セレクト
5	PCK1	0	R/W	周辺モジュールクロックの周波数を選択します。
4	PCK0	1	R/W	001: 入力クロック×2
2	BCK2	0	R/W	外部バスクロック (Bø) セレクト
1	BCK1	0	R/W	外部バスクロックの周波数を選択します。
0	BCK0	1	R/W	001: 入力クロック×2

● MSTPCRA, MSTPCRB, MSTPCRC はモジュールストップモードの制御を行います。1 のとき対応するモジュールはモジュールストップモードになり, クリアするとモジュールストップモードは解除されます。

#### ● モジュールストップコントロールレジスタ A (MSTPCRA) ビット数: 16 アドレス: HFFFDC8

ビット	ビット名	設定値	R/W	機能
15	ACSE	0	R/W	全モジュールクロックストップモードイネーブル
				MSTPCR で制御されるすべてのモジュールがモジュールストップモードに設定された上で, CPU が SLEEP 命令を実行した場合にバスコントローラと I/O ポートも動作をストップして,消費電流を低減する全モジュールクロックストップモードの許可または禁止を設定します。  0: 全モジュールクロックストップモード禁止 1: 全モジュールクロックストップモード許可
13	MSTPA13	1	R/W	DMA コントローラ (DMAC)
12	MSTPA12	1	R/W	データトランスファコントローラ (DTC)
9	MSTPA9	1	R/W	8 ビットタイマ (TMR_3, TMR_2)
8	MSTPA8	1	R/W	8 ビットタイマ (TMR_1, TMR_0)
5	MSTPA5	1	R/W	D/A コンバータ (チャネル 1, 0)
3	MSTPA3	1	R/W	A/D コンバータ (ユニット 0)
0	MSTPA0	1	R/W	16 ビットタイマパルスユニット (TPU チャネル 5 ~ 0)

#### • モジュールストップコントロールレジスタ B (MSTPCRB) ビット数: 16 アドレス: H'FFFDCA


ビット	ビット名	設定値	R/W	機能
15	MSTPB15	1	R/W	プログラマブルパルスジェネレータ (PPG)
12	MSTPB12	1	R/W	シリアルコミュニケーションインタフェース_4 (SCI_4)
10	MSTPB10	1	R/W	シリアルコミュニケーションインタフェース_2 (SCI_2)
9	MSTPB9	1	R/W	シリアルコミュニケーションインタフェース_1 (SCI_1)
8	MSTPB8	1	R/W	シリアルコミュニケーションインタフェース_0 (SCI_0)
7	MSTPB7	1	R/W	l <sup>2</sup> C バスインタフェース_1 (IIC_1)
6	MSTPB6	0	R/W	I <sup>2</sup> C バスインタフェース_0 (IIC_0)



# • モジュールストップコントロールレジスタ C (MSTPCRC) ビット数: 16 アドレス: H'FFFDCC

ビット	ビット名	設定値	R/W	機能
15	MSTPC15	1	R/W	シリアルコミュニケーションインタフェース_5 (SCI_5), (IrDA)
14	MSTPC14	1	R/W	シリアルコミュニケーションインタフェース_6 (SCI_6)
13	MSTPC13	1	R/W	8 ビットタイマ (TMR_4, TMR_5)
12	MSTPC12	1	R/W	8 ビットタイマ (TMR_6, TMR_7)
11	MSTPC11	1	R/W	ユニバーサルシリアルバスインタフェース (USB)
10	MSTPC10	1	R/W	CRC 演算器
4	MSTPC4	0	R/W	内蔵 RAM_4 (H'FF2000~H'FF3FFF)
3	MSTPC3	0	R/W	内蔵 RAM_3 (H'FF4000~H'FF5FFF)
2	MSTPC2	0	R/W	内蔵 RAM_2 (H'FF6000 ~ H'FF7FFF)
1	MSTPC1	0	R/W	内蔵 RAM_1 (H'FF8000~H'FF9FFF)
0	MSTPC0	0	R/W	内蔵 RAM_0 (H'FFA000~H'FFBFFF)

#### 5. フローチャート





#### 5.6.2 main 関数

#### 1. 機能概要

- $\overline{IRQ0}$  端子の立ち下がりエッジにより,4 バイトマスタ送信,4 バイトマスタ受信,1 バイトランダムリード処理を行う。
- マスタ送信データとマスタ受信データのコンペアを行い, コンペア結果を P31,0 へ出力する。
- 2. 引数 なし
- 3. 戻り値 なし
- 4. 使用内部レジスタ説明

本タスク例の使用内部レジスタを以下に示します。なお,設定値は本タスク例において使用している値であり,初期値とは異なります。


• ポート 3 データディレクションレジスタ (P3DDR) ビット数: 8 アドレス: H'FFFB82

ビット	ビット名	設定値	R/W	機能
1	P31DDR	1	R/W	0: P31 端子を入力端子に設定
				1: P31 端子を出力端子に設定
0	P30DDR	1	R/W	0: P30 端子を入力端子に設定
				1: P30 端子を出力端子に設定


#### ● ポート 3 データレジスタ (P3DR) ビット数: 8 アドレス: H'FFFF52

ビット	ビット名	設定値	R/W	機能
1	P31DR	0/1	R/W	0: P31 端子は Low レベル
				1: P31 端子は High レベル
0	P30DR	0/1	R/W	0: P30 端子は Low レベル
				1: P30 端子は High レベル


# 5. フローチャート













# 5.7 iic.c ファイル関数説明

# 5.7.1 iic\_init 関数

1. 機能概要  $I^2C$  バスインタフェース初期化ルーチン。

2. 引数 なし

3. 戻り値 なし

4. 使用内部レジスタ説明

本タスク例の使用内部レジスタを以下に示します。なお,設定値は本タスク例において使用している値であり,初期値とは異なります。

● ポート 1 入力バッファコントロールレジスタ (P1ICR) ビット数: 8 アドレス: H'FFFB90

ビット	ビット名	設定値	R/W	機能
7	P17ICR	1	R/W	0: P17 (SCL0) 端子の入力バッファは無効
				1: P17 (SCL0) 端子の入力バッファは有効
6	P16ICR	1	R/W	0: P16 (SDA0) 端子の入力バッファは無効
				1: P16 (SDA0) 端子の入力バッファは有効

#### • I<sup>2</sup>C バスコントロールレジスタ A\_0 (ICCRA\_0) ビット数: 8 アドレス: H'FFFEB0

ビット	ビット名	設定値	R/W	機能
7	ICE	1	R/W	I <sup>2</sup> C バスインタフェースイネーブル
				0: IIC2 モジュールは機能停止状態
				1: IIC2 モジュールは転送動作可能状態
				(SCL/SDA はバス駆動状態)
6	RCVD	0	R/W	受信ディスエーブル
				TRS = 0 の状態で ICDRR をリードしたときに次の動作の継続/禁
				止を設定します。
				0: 次の受信動作を継続
				1: 次の受信動作を禁止
5	MST	0	R/W	マスタ/スレーブ選択
4	TRS	0	R/W	00: スレーブ受信モード
3	CKS3	1	R/W	転送クロック選択 3~0
2	CKS2	1	R/W	1111: P∮ = 24MHz のとき, 93.75kbit/s
1	CKS1	1	R/W	
0	CKS0	1	R/W	



# • I<sup>2</sup>C バスモードレジスタ\_0 (ICMR\_0) ビット数: 8 アドレス: H'FFFEB2

ビット	ビット名	設定値	R/W	機能
6	WAIT	0	R/W	ウェイト挿入ビット
				WAIT はマスタモード時に,アクノリッジを除いたデータ転送後
				にウェイト状態にするかどうかを設定します。WAIT に 1 を設定
				した場合,データの最終ビットのクロックが立ち下がった後,2
				転送クロック分 Low 期間を延ばします。WAIT が 0 の場合,ウェ
				イトは挿入されず ,データとアクノリッジを連続して転送します。
				なおスレーブモードの場合,本ビットの設定値は無効です。
				【注】WAIT を 1 にセットして使用したとき,かつスレーブデバイス
				が 8 クロック目と 9 クロック目の"Low"期間を 2 転送クロック
				分以上 SCL を"Low"に引っ張ったときに,9 クロック目の"High"
				期間が短くなる場合があります。この場合 , WAIT を 0 の状態
				で使用してください。この条件以外での使用は問題ありません。

# • I<sup>2</sup>C バスインタラプトイネーブルレジスタ\_0 (ICIER\_0) ビット数: 8 アドレス: H'FFFEB3

ビット	ビット名	設定値	R/W	機能
7	TIE	1	R/W	トランスミットインタラプトイネーブル
				ICSR の TDRE が 1 にセットされたとき,送信データエンプティ
				割り込み (TXI) を許可/禁止します。
				0: 送信データエンプティ割り込み要求 (TXI) の禁止
				1: 送信データエンプティ割り込み要求 (TXI) の許可
6	TEIE	0	R/W	トランスミットエンドインタラプトイネーブル
				TEIE は ,ICSR の TDRE が 1 の状態で 9 クロック目が立ち上がっ
				たとき,送信終了割り込み (TEI) の許可/禁止を選択します。なお
				TEI は , TEND を 0 にクリアするか , TEIE を 0 にクリアすること
				で解除できます。
				0: 送信終了割り込み要求 (TEI) の禁止
				1: 送信終了割り込み要求 (TEI) の許可
5	RIE	1	R/W	レシーブインタラプトイネーブル
				RIE は受信データが ICDRS から ICDRR に転送され,ICSR の
				RDRF が1にセットされたとき,受信データフル割り込み要求
				(RXI) の許可/禁止を選択します。なお RXI は , RDRF を 0 にクリー アするか , または RIE を 0 にクリアすることで解除できます。
				0: 受信データフル割り込み要求 (RXI) の禁止
				0. 文信データフル割り込み要求 (RXI) の許可
4	NAKIE	1	R/W	NACK 受信インタラプトイネーブル
4	NANIE	ı	K/VV	NAKIE は,ICSR の NACKF および AL が 1 にセットされたとき,
				NACK 受信割り込み要求 (NAKI) の許可/禁止を選択します。なお
				NAKI は , NACKF または AL を 0 にクリアするか , または NAKIE
				を0にクリアすることで解除できます。
				0: NACK 受信割り込み要求 (NAKI) の禁止
				1: NACK 受信割り込み要求 (NAKI) の許可
3	STIE	1	R/W	停止条件検出インタラプトイネーブル
				0: 停止条件検出割り込み要求 (STPI) の禁止
				1: 停止条件検出割り込み要求 (STPI) の許可



ビット	ビット名	設定値	R/W	機能
2	ACKE	1	R/W	アクノリッジビット判定選択
				0: 受信アクノリッジの内容を無視して連続的に転送を行う。
				1: 受信アクノリッジが1の場合,転送を中断する。
0	ACKBT	0	R/W	送信アクノリッジ
				受信モード時,アクノリッジのタイミングで送出するビットを設
				定します。
				0: アクノリッジのタイミングで 0 を送出
				1: アクノリッジのタイミングで 1 を送出

# • I<sup>2</sup>C バスステータスレジスタ\_0 (ICSR\_0) ビット数: 8 アドレス: H'FFFEB4

ビット	ビット名	設定値	R/W	機能
7	TDRE	0	R/W	トランスミットデータレジスタエンプティ
				[セット条件]
				● ICDRT から ICDRS にデータ転送が行われ,ICDRT がエンプ
				ティになったとき
				● TRS をセットしたとき
				● 開始条件 (再送含む) を発行したとき
				<ul><li>スレーブモードで受信モードから送信モードになったとき</li></ul>
				[クリア条件]
				● 1の状態をリードした後,0をライトしたとき
				● ICDRT ヘデータをライトしたとき
6	TEND	0	R/W	トランスミットエンド
				[セット条件]
				● TDRE が 1 の状態で SCL の 9 クロック目が立ち上がったとき
				[クリア条件]
				● 1の状態をリードした後,0をライトしたとき
				• ICDRT ヘデータをライトしたとき
5	RDRF	0	R/W	レシーブデータレジスタフル
				[セット条件]
				● ICDRS から ICDRR に受信データが転送されたとき
				[クリア条件]
				● 1の状態をリードした後,0をライトしたとき
				• ICDRR をリードしたとき
4	NACKF	0	R/W	ノーアクノリッジ検出フラグ
				[セット条件]
				● ICIER の ACKE = 1 の状態で , 送信時 , 受信デバイスからアク
				ノリッジがなかったとき
				[クリア条件]
				● 1の状態をリードした後,0をライトしたとき



ビット	ビット名	設定値	R/W	機能
3	STOP	0	R/W	停止条件検出フラグ [セット条件]  ・ マスタモード時,フレームの転送の完了後に停止条件を検出したとき  ・ スレーブモード時,ゼネラルコール後および開始条件検出後の第1バイトのスレーブアドレスと SAR に設定したアドレスが一致した後,停止条件を検出したとき [クリア条件]  ・ 1の状態をリードした後,0をライトしたとき
2	AL	0	R/W	アービトレーションロストフラグ AL は、マスタモード時にバス競合負けをしたことを示します。 複数のマスタがほぼ同時にバスを占有しようとしたときに I <sup>2</sup> C バスインタフェースは SDA をモニタし、自分が出したデータと異なった場合、AL フラグを 1 にセットしてバスが他のマスタによって占有されたことを示します。 [セット条件] ・ マスタ送信モードの場合、SCL の立ち上がりで内部 SDA とSDA 端子のレベルが不一致のとき ・ マスタモードの場合、開始条件検出時、SDA 端子が High レベルのとき [クリア条件] ・ 1 の状態をリードした後、0 をライトしたとき
1	AAS	0	R/W	スレーブアドレス認識フラグ スレーブ受信モードで開始条件直後の第1フレームが SAR の SVA6~SVA0 と一致した場合に1にセットされます。 [セット条件] ・ スレーブ受信モードでスレーブアドレスを検出したとき ・ スレーブ受信モードでゼネラルコールアドレスを検出したと き [クリア条件] ・ 1の状態をリードした後,0をライトしたとき

• スレーブアドレスレジスタ\_0 (SAR\_0) ビット数: 8 アドレス: H'FFFEB5 SAR は,スレーブアドレスを設定します。スレーブモードの場合,開始条件後に送られてくる第1フレー ムの上位 7 ビットと SAR の上位 7 ビットが一致したとき,スレーブデバイスとして動作します。

	ビット	ビット名	設定値	R/W	機能
Ī	7~1	SVA6~0	SLAVE_ADDR	R/W	スレーブアドレス 6~0
					I <sup>2</sup> C バスインタフェースにつながる他のスレーブと異なる
					ユニークなアドレスを設定します。
-	0	-		R/W	リザーブビット
					リード/ライト可能ですが ,必ず 0 をライトしてください。



#### 5. フローチャート





# 5.7.2 mtrs\_start 関数

#### 1. 機能概要

I<sup>2</sup>C バスインタフェースマスタ送信の設定。開始条件発行。

#### 2. 引数

型	変数名	内容
const unsigned char	*dtadd	送信データの先頭アドレス
unsigned short	dtnum	送信データ数

# 3. 戻り値

型	内容
unsigned char	0: 正常に通信開始 1: 通信中 2: Bus busy 3: 引数エラー

# 4. 使用内部レジスタ説明

本タスク例の使用内部レジスタを以下に示します。なお , 設定値は本タスク例において使用している値であり , 初期値とは異なります。

● I<sup>2</sup>C バスコントロールレジスタ A\_0 (ICCRA\_0) ビット数: 8 アドレス: H'FFFEB0

ビット	ビット名	設定値	R/W	機能
5	MST	1	R/W	マスタ/スレーブ選択
4	TRS	1	R/W	11: マスタ送信モード



# • I<sup>2</sup>C バスコントロールレジスタ B\_0 (ICCRB\_0) ビット数: 8 アドレス: H'FFFEB1


ビット	ビット名	設定値	R/W	機能
7	BBSY	1	R/W	バスビジー I <sup>2</sup> C バスの占有/開放状態を示すフラグ機能とマスタモードの開始/ 停止条件発行機能の 2 つがあります。SCL = High レベルの状態で, SDA が High レベルから Low レベルに変化すると,開始条件が発行されたと認識して 1 にセットされます。SCL = High レベルの状態で, SDA が Low レベルから High レベルに変化すると,停止条件が発行されたと認識して 0 にクリアされます。開始条件を発行する場合は BBSY に 1, SCP に 0 をライトします。開始条件再送信時も同様に行います。停止条件の発行は BBSY に 0, SCP に 0 をライトします。なお開始条件/停止条件の発行は, MOV 命令を用いてください。
6	SCP	0	R/W	開始/停止条件発行禁止ビット SCP ビットはマスタモードで開始条件/停止条件の発行を制御します。開始条件を発行する場合 , BBSY に 1, SCP に 0 をライトします。開始条件の再送信時も同様に行います。停止条件の発行は BBSY に 0, SCP に 0 をライトします。本ビットはリードすると常に 1 が読み出されます。1 をライトしてもデータは格納されません。

# • I<sup>2</sup>C バスインタラプトイネーブルレジスタ\_0 (ICIER\_0) ビット数: 8 アドレス: H'FFFEB3

ビット	ビット名	設定値	R/W	機能
7	TIE	1	R/W	トランスミットインタラプトイネーブル
				ICSR の TDRE が 1 にセットされたとき,送信データエンプティ割り込み (TXI) を許可/禁止します。 0: 送信データエンプティ割り込み要求 (TXI) の禁止 1: 送信データエンプティ割り込み要求 (TXI) の許可



#### 5. フローチャート





# 5.7.3 mrcv\_start 関数

#### 1. 機能概要

I<sup>2</sup>C バスインタフェースマスタ受信の設定。開始条件発行。

#### 2. 引数

型	変数名	内容
const unsigned char	*dtadd	受信データの先頭アドレス
unsigned short	dtnum	受信データ数

# 3. 戻り値

型	内容
unsigned char	0: 正常に通信開始 1: 通信中 2: Bus busy 3: 引数エラー

# 4. 使用内部レジスタ説明

本タスク例の使用内部レジスタを以下に示します。なお , 設定値は本タスク例において使用している値であり , 初期値とは異なります。

● I<sup>2</sup>C バスコントロールレジスタ A\_0 (ICCRA\_0) ビット数: 8 アドレス: H'FFFEB0

ビット	ビット名	設定値	R/W	機能
5	MST	1	R/W	マスタ/スレーブ選択
4	TRS	1	R/W	11: マスタ送信モード



# • I<sup>2</sup>C バスコントロールレジスタ B\_0 (ICCRB\_0) ビット数: 8 アドレス: H'FFFEB1


ビット	ビット名	設定値	R/W	機能
7	BBSY	1	R/W	バスビジー I <sup>2</sup> C バスの占有/開放状態を示すフラグ機能とマスタモードの開始/ 停止条件発行機能の 2 つがあります。SCL = High レベルの状態で, SDA が High レベルから Low レベルに変化すると,開始条件が発行されたと認識して 1 にセットされます。SCL = High レベルの状態で, SDA が Low レベルから High レベルに変化すると,停止条件が発行されたと認識して 0 にクリアされます。開始条件を発行する場合は BBSY に 1, SCP に 0 をライトします。開始条件再送信時も同様に行います。停止条件の発行は BBSY に 0, SCP に 0 をライトします。なお開始条件/停止条件の発行は, MOV 命令を用いてください。
6	SCP	0	R/W	開始/停止条件発行禁止ビット SCP ビットはマスタモードで開始条件/停止条件の発行を制御します。開始条件を発行する場合 , BBSY に 1, SCP に 0 をライトします。開始条件の再送信時も同様に行います。停止条件の発行は BBSY に 0, SCP に 0 をライトします。本ビットはリードすると常に 1 が読み出されます。1 をライトしてもデータは格納されません。

# • I<sup>2</sup>C バスインタラプトイネーブルレジスタ\_0 (ICIER\_0) ビット数: 8 アドレス: H'FFFEB3

ビット	ビット名	設定値	R/W	機能
7	TIE	1	R/W	トランスミットインタラプトイネーブル
				ICSR の TDRE が 1 にセットされたとき,送信データエンプティ割り込み (TXI) を許可/禁止します。 0: 送信データエンプティ割り込み要求 (TXI) の禁止 1: 送信データエンプティ割り込み要求 (TXI) の許可



#### 5. フローチャート





# 5.7.4 mrandrd\_start 関数

1. 機能概要

EEPROM 向けリスタートを含むランダムリード処理。開始条件発行。

2. 引数

型	変数名	内容
const unsigned char	*mrbuf	ランダムリードデータの格納先
unsigned short	mtbuf	EEPROM メモリアドレス

3. 戻り値

なし

4. 使用内部レジスタ説明

本タスク例の使用内部レジスタを以下に示します。なお,設定値は本タスク例において使用している値であり,初期値とは異なります。

• I<sup>2</sup>C バスコントロールレジスタ A\_0 (ICCRA\_0) ビット数: 8 アドレス: H'FFFEB0

ビット	ビット名	設定値	R/W	機能
5	MST	1	R/W	マスタ/スレーブ選択
4	TRS	1	R/W	11: マスタ送信モード




# • I<sup>2</sup>C バスコントロールレジスタ B\_0 (ICCRB\_0) ビット数: 8 アドレス: H'FFFEB1

ビット	ビット名	設定値	R/W	機能
7	BBSY	1	R/W	バスビジー I <sup>2</sup> C バスの占有/開放状態を示すフラグ機能とマスタモードの開始/ 停止条件発行機能の2つがあります。SCL = High レベルの状態 で,SDA が High レベルから Low レベルに変化すると,開始条件が発行されたと認識して1にセットされます。SCL = High レベルの状態で,SDA が Low レベルから High レベルに変化すると,停止条件が発行されたと認識して0にクリアされます。開始条件を発行する場合はBBSYに1,SCPに0をライトします。開始条件再送信時も同様に行います。停止条件の発行はBBSYに0,SCPに0をライトします。なお開始条件/停止条件の発行は,MOV命令を用いてください。
6	SCP	0	R/W	開始/停止条件発行禁止ビット SCP ビットはマスタモードで開始条件/停止条件の発行を制御します。開始条件を発行する場合 , BBSY に 1, SCP に 0 をライトします。開始条件の再送信時も同様に行います。停止条件の発行は BBSY に 0, SCP に 0 をライトします。本ビットはリードすると常に 1 が読み出されます。1 をライトしてもデータは格納されません。

# • I<sup>2</sup>C バスインタラプトイネーブルレジスタ\_0 (ICIER\_0) ビット数: 8 アドレス: H'FFFEB3

ビット	ビット名	設定値	R/W	機能
7	TIE	1	R/W	トランスミットインタラプトイネーブル
				ICSR の TDRE が 1 にセットされたとき,送信データエンプティ 割り込み (TXI) を許可/禁止します。
				0: 送信データエンプティ割り込み要求 (TXI) の禁止
				1: 送信データエンプティ割り込み要求 (TXI) の許可







### 5.7.5 iici0\_int 関数

1. 機能概要

 $I^2C$  バスインタフェース割り込み処理。動作状態を判別して,停止条件,マスタ送信,マスタ受信,ランダムリードの各プログラムをコールする。

引数

3. **戻り値** なし

4. 使用内部レジスタ説明

本タスク例の使用内部レジスタを以下に示します。なお,設定値は本タスク例において使用している値であり,初期値とは異なります。


• I<sup>2</sup>C バスコントロールレジスタ A\_0 (ICCRA\_0) ビット数: 8 アドレス: H'FFFEB0

ビット	ビット名	設定値	R/W	機能
4	TRS	不定	R/W	マスタ/スレーブ選択
				0: 受信モード
				1: 送信モード

• I<sup>2</sup>C バスステータスレジスタ\_0 (ICSR\_0) ビット数: 8 アドレス: H'FFFEB4

ビット	ビット名	設定値	R/W	機能
3	STOP	不定	R/W	停止条件検出フラグ
				[セット条件]
				• マスタモード時 ,フレームの転送の完了後に停止条件を検出し
				たとき
				● スレーブモード時 ,ゼネラルコール後および開始条件検出後の
				第1バイトのスレーブアドレスと SAR に設定したアドレスが
				一致した後,停止条件を検出したとき
				[クリア条件]
				● 1の状態をリードした後,0をライトしたとき







### 5.7.6 receive\_stop\_condition 関数

- 1. 機能概要 停止条件検出処理
- 2. 引数 なし
- 3. 戻り値 なし
- 4. 使用内部レジスタ説明 本タスク例の使用内部レジスタを以下に示します。なお,設定値は本タスク例において使用している値であり,初期値とは異なります。

• I<sup>2</sup>C バスコントロールレジスタ A\_0 (ICCRA\_0) ビット数: 8 アドレス: H'FFFEB0

ビット	ビット名	設定値	R/W	機能
しット	レッド石	改化但	IN/ V V	代数日と
6	RCVD	0	R/W	受信ディスエーブル
				TRS = 0 の状態で ICDRR をリードしたときに次の動作の継続/禁
				止を設定します。
				0: 次の受信動作を継続
				1: 次の受信動作を禁止
5	MST	0	R/W	マスタ/スレーブ選択
4	TRS	0	R/W	00: スレーブ受信モード



• I<sup>2</sup>C バスインタラプトイネーブルレジスタ\_0 (ICIER\_0) ビット数: 8 アドレス: H'FFFEB3


• 107	ハイフラフ	ノバイホー	フルレ	シスタ_0 (ICIER_0) ヒット数: 8 アトレス: HTFFEB3
ビット	ビット名	設定値	R/W	機能
7	TIE	1	R/W	トランスミットインタラプトイネーブル
				ICSR の TDRE が 1 にセットされたとき,送信データエンプティ
				割り込み (TXI) を許可/禁止します。
				0: 送信データエンプティ割り込み要求 (TXI) の禁止
				1: 送信データエンプティ割り込み要求 (TXI) の許可
6	TEIE	0	R/W	トランスミットエンドインタラプトイネーブル
				TEIE は ,ICSR の TDRE が 1 の状態で 9 クロック目が立ち上がっ
				たとき ,送信終了割り込み (TEI) の許可/禁止を選択します。なお
				TEI は , TEND を 0 にクリアするか , TEIE を 0 にクリアすること
				で解除できます。
				0: 送信終了割り込み要求 (TEI) の禁止
				1: 送信終了割り込み要求 (TEI) の許可
5	RIE	1	R/W	レシーブインタラプトイネーブル
				RIE は受信データが ICDRS から ICDRR に転送され, ICSR の
				RDRF が 1 にセットされたとき,受信データフル割り込み要求
				(RXI) の許可/禁止を選択します。なお RXI は , RDRF を 0 にクリ
				アするか , または RIE を 0 にクリアすることで解除できます。
				0: 受信データフル割り込み要求 (RXI) の禁止
				1: 受信データフル割り込み要求 (RXI) の許可
4	NAKIE	1	R/W	NACK 受信インタラプトイネーブル
				NAKIE は, ICSR の NACKF および AL が 1 にセットされたとき,
				NACK 受信割り込み要求(NAKI)の許可/禁止を選択します。なお
				NAKI は,NACKF または AL を 0 にクリアするか,または NAKIE を 0 にクリアすることで解除できます。
				0: NACK 受信割り込み要求 (NAKI) の禁止
	OTIE	4	DAM	1: NACK 受信割り込み要求 (NAKI) の許可
3	STIE	1	R/W	停止条件検出インタラプトイネーブル
				0: 停止条件検出割り込み要求 (STPI) の禁止
	401/5		D 444	1: 停止条件検出割り込み要求 (STPI) の許可
2	ACKE	1	R/W	アクノリッジビット判定選択
				0: 受信アクノリッジの内容を無視して連続的に転送を行う。
_				1: 受信アクノリッジが1の場合,転送を中断する。
0	ACKBT	0	R/W	送信アクノリッジ
				受信モード時,アクノリッジのタイミングで送出するビットを設   マトナオ
				定します。
				0: アクノリッジのタイミングで 0 を送出
				1: アクノリッジのタイミングで 1 を送出



• I<sup>2</sup>C バスステータスレジスタ\_0 (ICSR\_0) ビット数: 8 アドレス: HTFFFEB4

		•		R_U) しゅ「奴.o ア「レス. H F F E D 4
ビット	ビット名	設定値	R/W	機能
7	TDRE	0	R/W	トランスミットデータレジスタエンプティ
				[セット条件]
				● ICDRT から ICDRS にデータ転送が行われ,ICDRT がエンプ
				ティになったとき
				● TRS をセットしたとき
				● 開始条件 (再送含む) を発行したとき
				<ul><li>■ スレーブモードで受信モードから送信モードになったとき</li></ul>
				[クリア条件]
				<ul><li>● 1の状態をリードした後,0をライトしたとき</li></ul>
				<ul><li>ICDRT ヘデータをライトしたとき</li></ul>
4	NACKF	0	R/W	ノーアクノリッジ検出フラグ
	NAOKI		17,44	プープランプ
				ICIER の ACKE = 1 の状態で , 送信時 , 受信デバイスからアク     ICIER の ACKE = 1 の状態で , 送信時 , 受信デバイスからアク
				ノリッジがなかったとき - 75 リフタ(性)
				[クリア条件]
				● 1の状態をリードした後,0をライトしたとき
1	AAS	0	R/W	スレーブアドレス認識フラグ
				スレーブ受信モードで開始条件直後の第1フレームが SAR の
				SVA6~SVA0 と一致した場合に 1 にセットされます。
				[セット条件]
				<ul><li>スレーブ受信モードでスレーブアドレスを検出したとき</li></ul>
				<ul><li>スレーブ受信モードでゼネラルコールアドレスを検出したと</li></ul>
				き
				[クリア条件]
				● 1の状態をリードした後,0をライトしたとき
		1		<u> </u>







## 5.7.7 master\_transfer 関数

1. 機能概要

 $I^2C$  バスインタフェース割り込み処理からコールされるマスタ送信処理。1 バイトごとの送信エンプティ割り込みでコールされ,データを送信する。競合負けした場合は,スレーブ受信モードへ遷移する。

引数

3. **戻り値** なし

4. 使用内部レジスタ説明

本タスク例の使用内部レジスタを以下に示します。なお,設定値は本タスク例において使用している値であり,初期値とは異なります。

• I<sup>2</sup>C バスコントロールレジスタ B\_0 (ICCRB\_0) ビット数: 8 アドレス: H'FFFEB1

ビット	ビット名	設定値	R/W	機能
3	SCLO	1	R/W	SCLO は SCL の出力レベルをモニタします。リード時に SCLO が 1 の場合 SCL 端子出力は High レベル,SCLO が 0 の場合 SCL 端子出力は Low レベルとなります。

### • I<sup>2</sup>C バスインタラプトイネーブルレジスタ\_0 (ICIER\_0) ビット数: 8 アドレス: H'FFFEB3

ビット	ビット名	設定値	R/W	機能
7	TIE	1	R/W	トランスミットインタラプトイネーブル
				ICSR の TDRE が 1 にセットされたとき,送信データエンプティ
				割り込み (TXI) を許可/禁止します。
				0: 送信データエンプティ割り込み要求 (TXI) の禁止
				1: 送信データエンプティ割り込み要求 (TXI) の許可
6	TEIE	0	R/W	トランスミットエンドインタラプトイネーブル
				TEIE は ,ICSR の TDRE が 1 の状態で 9 クロック目が立ち上がっ
				たとき ,送信終了割り込み (TEI) の許可/禁止を選択します。なお
				TEI は , TEND を 0 にクリアするか , TEIE を 0 にクリアすること
				で解除できます。
				0: 送信終了割り込み要求 (TEI) の禁止
				1: 送信終了割り込み要求 (TEI) の許可



• I<sup>2</sup>C バスステータスレジスタ\_0 (ICSR\_0) ビット数: 8 アドレス: H'FFFEB4

ビット	ビット名	設定値	R/W	機能
7	TDRE	0	R/W	トランスミットデータレジスタエンプティ [セット条件]  • ICDRT から ICDRS にデータ転送が行われ, ICDRT がエンプティになったとき  • TRS をセットしたとき  • 開始条件 (再送含む) を発行したとき  • スレーブモードで受信モードから送信モードになったとき [クリア条件]  • 1 の状態をリードした後, 0 をライトしたとき
6	TEND	0	R/W	トランスミットエンド [セット条件]  • TDRE が 1 の状態で SCL の 9 クロック目が立ち上がったとき [クリア条件]  • 1 の状態をリードした後,0をライトしたとき • ICDRT ヘデータをライトしたとき

• I<sup>2</sup>C バス送信データレジスタ\_0 (ICDRT\_0) ビット数: 8 アドレス: HTFFFEB6


機能: ICDRT は , 送信データを格納する 8 ビットのリード/ライト可能なレジスタで ,  $I^2$ C バスシフト

レジスタ (ICDRS) の空きを検出すると ICDRT に書き込まれた送信データを ICDRS に転送し、データ送信を開始します。ICDRS のデータ送信中に、次に送信するデータを ICDRT にライトし


ておくと,連続送信が可能です。ICDRT の初期値はHFFです。

設定值: S\_Send[st\_cnt]
















## 5.7.8 master\_receive 関数

1. 機能概要

 ${
m I}^2{
m C}$  バスインタフェース割り込み処理からコールされるマスタ受信処理。1 バイトごとの受信データフル割り込みでコールされ,データを受信する。

- 引数
- 3. 戻り値 なし
- 4. 使用内部レジスタ説明

本タスク例の使用内部レジスタを以下に示します。なお,設定値は本タスク例において使用している値であり,初期値とは異なります。

• I<sup>2</sup>C バスコントロールレジスタ A\_0 (ICCRA\_0) ビット数: 8 アドレス: H'FFFEB0

ビット	ビット名	設定値	R/W	機能
6	RCVD	0	R/W	受信ディスエーブル
				TRS = 0 の状態で ICDRR をリードしたときに次の動作の継続/禁止を設定します。 0: 次の受信動作を継続 1: 次の受信動作を禁止
4	TRS	不定	R/W	マスタ/スレーブ選択 0: 受信モード 1: 送信モード

## • I<sup>2</sup>C バスコントロールレジスタ B\_0 (ICCRB\_0) ビット数: 8 アドレス: H'FFFEB1

ビット	ビット名	設定値	R/W	機能
7	BBSY	1	R/W	バスビジー I <sup>2</sup> C バスの占有/開放状態を示すフラグ機能とマスタモードの開始/ 停止条件発行機能の 2 つがあります。SCL = High レベルの状態で, SDA が High レベルから Low レベルに変化すると,開始条件が発行されたと認識して 1 にセットされます。SCL = High レベルの状態で, SDA が Low レベルから High レベルに変化すると,停止条件が発行されたと認識して 0 にクリアされます。開始条件を発行する場合は BBSY に 1, SCP に 0 をライトします。開始条件再送信時も同様に行います。停止条件の発行は BBSY に 0, SCP に 0 をライトします。なお開始条件/停止条件の発行は, MOV 命令を用いてください。
6	SCP	0	R/W	開始/停止条件発行禁止ビット SCP ビットはマスタモードで開始条件/停止条件の発行を制御します。開始条件を発行する場合 , BBSY に 1, SCP に 0 をライトします。開始条件の再送信時も同様に行います。停止条件の発行はBBSY に 0, SCP に 0 をライトします。本ビットはリードすると常に 1 が読み出されます。1 をライトしてもデータは格納されません。
3	SCLO	1	R/W	SCLO は SCL の出力レベルをモニタします。リード時に SCLO が 1 の場合 SCL 端子出力は High レベル, SCLO が 0 の場合 SCL 端子出力は Low レベルとなります。



## • I<sup>2</sup>C バスインタラプトイネーブルレジスタ\_0 (ICIER\_0) ビット数: 8 アドレス: H'FFFEB3

با بد تبا	ビュトケ	≒八字/志	DAM	松松
ビット	ビット名	設定値	R/W	機能
7	TIE	1	R/W	トランスミットインタラプトイネーブル
				ICSR の TDRE が 1 にセットされたとき,送信データエンプティ
				割り込み (TXI) を許可/禁止します。
				0: 送信データエンプティ割り込み要求 (TXI) の禁止
				1: 送信データエンプティ割り込み要求 (TXI) の許可
6	TEIE	0	R/W	トランスミットエンドインタラプトイネーブル
				TEIE は ,ICSR の TDRE が 1 の状態で 9 クロック目が立ち上がっ
				たとき ,送信終了割り込み (TEI) の許可/禁止を選択します。なお
				TEI は , TEND を 0 にクリアするか , TEIE を 0 にクリアすること
				で解除できます。
				0: 送信終了割り込み要求 (TEI) の禁止
				1: 送信終了割り込み要求 (TEI) の許可
5	RIE	1	R/W	レシーブインタラプトイネーブル
				RIE は受信データが ICDRS から ICDRR に転送され , ICSR の
				RDRF が 1 にセットされたとき,受信データフル割り込み要求
				(RXI) の許可/禁止を選択します。なお RXI は , RDRF を 0 にクリ
				アするか,または RIE を 0 にクリアすることで解除できます。
				0: 受信データフル割り込み要求 (RXI) の禁止
				1: 受信データフル割り込み要求 (RXI) の許可
0	ACKBT	0	R/W	送信アクノリッジ
				受信モード時,アクノリッジのタイミングで送出するビットを設
				定します。
				0: アクノリッジのタイミングで 0 を送出
				1: アクノリッジのタイミングで 1 を送出

# • I<sup>2</sup>C バスステータスレジスタ\_0 (ICSR\_0) ビット数: 8 アドレス: H'FFFEB4

ビット	ビット名	設定値	R/W	機能
6	TEND	0	R/W	トランスミットエンド
				[セット条件]
				● TDRE が 1 の状態で SCL の 9 クロック目が立ち上がったとき
				[クリア条件]
				● 1の状態をリードした後,0をライトしたとき
				• ICDRT ヘデータをライトしたとき
4	NACKF	0	R/W	ノーアクノリッジ検出フラグ
				[セット条件]
				<ul><li>ICIER の ACKE = 1 の状態で, 送信時, 受信デバイスからアク</li></ul>
				ノリッジがなかったとき
				[クリア条件]
				● 1の状態をリードした後,0をライトしたとき



• I<sup>2</sup>C バス送信データレジスタ\_0 (ICDRT\_0) ビット数: 8 アドレス: H'FFFEB6

機能: ICDRT は,送信データを格納する 8 ビットのリード/ライト可能なレジスタで, $I^2$ C バスシフトレジスタ(ICDRS)の空きを検出すると ICDRT に書き込まれた送信データを ICDRS に転送し,データ送信を開始します。ICDRS のデータ送信中に,次に送信するデータを ICDRT にライトし

ておくと,連続送信が可能です。ICDRT の初期値はHFFです。

設定値: S\_Send[st\_cnt]

• I<sup>2</sup>C バス受信データレジスタ\_0 (ICDRR\_0) ビット数: 8 アドレス: H'FFFEB7


機能: ICDRR は , 受信データを格納する 8 ビットのレジスタです。1 バイトのデータの受信が終了すると , 受信したデータを ICDRS から ICDRR へ転送し , 次のデータを受信可能にします。なお


ICDRR は受信専用レジスタですので、CPU からライトできません。ICDRR の初期値は H'FF で

す。


設定値: 不定


















### 5.7.9 master\_randomread 関数

1. 機能概要

 ${
m I}^2{
m C}$  バスインタフェース割り込み処理からコールされるマスタ受信処理。1 バイトごとの受信データフル割り込みでコールされ,データを受信する。

- 引数
- 3. 戻り値 なし
- 4. 使用内部レジスタ説明

本タスク例の使用内部レジスタを以下に示します。なお,設定値は本タスク例において使用している値であり,初期値とは異なります。

• I<sup>2</sup>C バスコントロールレジスタ A\_0 (ICCRA\_0) ビット数: 8 アドレス: H'FFFEB0

ビット	ビット名	設定値	R/W	機能	
6	RCVD	1	R/W	R/W   受信ディスエーブル	
				TRS = 0 の状態で ICDRR をリードしたときに次の動作の継続/禁止を設定します。 0: 次の受信動作を継続 1: 次の受信動作を禁止	
5	MST	1	R/W	マスタ/スレーブ選択	
4	TRS	1	R/W	10: マスタ受信モード	
				11: マスタ送信モード	

• I<sup>2</sup>C バスコントロールレジスタ B\_0 (ICCRB\_0) ビット数: 8 アドレス: H'FFFEB1

ビット	ビット名	設定値	R/W	機能
7	BBSY	0/1	R/W	バスビジー I <sup>2</sup> C バスの占有/開放状態を示すフラグ機能とマスタモードの開始/ 停止条件発行機能の 2 つがあります。SCL = High レベルの状態で, SDA が High レベルから Low レベルに変化すると,開始条件が発行されたと認識して 1 にセットされます。SCL = High レベルの状態で, SDA が Low レベルから High レベルに変化すると,停止条件が発行されたと認識して 0 にクリアされます。開始条件を発行する場合は BBSY に 1, SCP に 0 をライトします。開始条件再送信時も同様に行います。停止条件の発行は BBSY に 0, SCP に 0 をライトします。なお開始条件/停止条件の発行は, MOV 命令を用いてください。
6	SCP	0	R/W	開始/停止条件発行禁止ビット SCP ビットはマスタモードで開始条件/停止条件の発行を制御します。開始条件を発行する場合 ,BBSY に 1, SCP に 0 をライトします。開始条件の再送信時も同様に行います。停止条件の発行はBBSY に 0, SCP に 0 をライトします。本ビットはリードすると常に 1 が読み出されます。1 をライトしてもデータは格納されません。
3	SCLO	不定	R/W	SCLO は SCL の出力レベルをモニタします。リード時に SCLO が 1 の場合 SCL 端子出力は High レベル, SCLO が 0 の場合 SCL 端子出力は Low レベルとなります。



• I<sup>2</sup>C バスインタラプトイネーブルレジスタ\_0 (ICIER\_0) ビット数: 8 アドレス: H'FFFEB3

<u> </u>	ハーファフ	7111	7700	クスタ_U (ICIER_U) しか「数. 6 チャレス. HTTFEB3
ビット	ビット名	設定値	R/W	機能
7	TIE	1	R/W	トランスミットインタラプトイネーブル
				ICSR の TDRE が 1 にセットされたとき,送信データエンプティ
				割り込み (TXI) を許可/禁止します。
				0: 送信データエンプティ割り込み要求 (TXI) の禁止
				1: 送信データエンプティ割り込み要求 (TXI) の許可
6	TEIE	0	R/W	トランスミットエンドインタラプトイネーブル
				TEIE は ,ICSR の TDRE が 1 の状態で 9 クロック目が立ち上がっ
				たとき ,送信終了割り込み (TEI) の許可/禁止を選択します。なお
				TEI は , TEND を 0 にクリアするか , TEIE を 0 にクリアすること
				で解除できます。
				0: 送信終了割り込み要求 (TEI) の禁止
				1: 送信終了割り込み要求 (TEI) の許可
5	RIE	1	R/W	レシーブインタラプトイネーブル
				RIE は受信データが ICDRS から ICDRR に転送され,ICSR の
				RDRF が 1 にセットされたとき,受信データフル割り込み要求
				(RXI) の許可/禁止を選択します。なお RXI は , RDRF を 0 にクリ
				アするか,または RIE を 0 にクリアすることで解除できます。
				0: 受信データフル割り込み要求 (RXI) の禁止
				1: 受信データフル割り込み要求 (RXI) の許可
0	ACKBT	0	R/W	送信アクノリッジ
				受信モード時,アクノリッジのタイミングで送出するビットを設
				定します。
				0: アクノリッジのタイミングで 0 を送出
				1: アクノリッジのタイミングで 1 を送出



• I<sup>2</sup>C バスステータスレジスタ\_0 (ICSR\_0) ビット数: 8 アドレス: H'FFFEB4

ビット	ビット名	設定値	R/W	機能
7	TDRE	0	R/W	トランスミットデータレジスタエンプティ [セット条件]  • ICDRT から ICDRS にデータ転送が行われ, ICDRT がエンプティになったとき  • TRS をセットしたとき  • 開始条件 (再送含む) を発行したとき  • スレーブモードで受信モードから送信モードになったとき [クリア条件]  • 1 の状態をリードした後, 0 をライトしたとき
6	TEND	0	R/W	トランスミットエンド [セット条件]  • TDRE が 1 の状態で SCL の 9 クロック目が立ち上がったとき [クリア条件]  • 1 の状態をリードした後,0 をライトしたとき • ICDRT ヘデータをライトしたとき
4	NACKF	0	R/W	<ul> <li>ノーアクノリッジ検出フラグ         [セット条件]</li> <ul> <li>● ICIER の ACKE = 1 の状態で,送信時,受信デバイスからアクノリッジがなかったとき</li> <li>[クリア条件]</li> <li>● 1 の状態をリードした後,0 をライトしたとき</li> </ul> </ul>

• I<sup>2</sup>C バス送信データレジスタ\_0 (ICDRT\_0) ビット数: 8 アドレス: HTFFFEB6

機能: ICDRT は,送信データを格納する 8 ビットのリード/ライト可能なレジスタで,I<sup>2</sup>C バスシフト

レジスタ (ICDRS) の空きを検出すると ICDRT に書き込まれた送信データを ICDRS に転送し,データ送信を開始します。ICDRS のデータ送信中に,次に送信するデータを ICDRT にライトし

ておくと,連続送信が可能です。ICDRT の初期値は HFF です。

設定值: MT\_ID, MR\_ID, mt\_data[0]

• I<sup>2</sup>C バス受信データレジスタ\_0 (ICDRR\_0) ビット数: 8 アドレス: H'FFFEB7


機能: ICDRR は, 受信データを格納する 8 ビットのレジスタです。1 バイトのデータの受信が終了す

ると,受信したデータを ICDRS から ICDRR へ転送し,次のデータを受信可能にします。 なお ICDRR は受信専用レジスタですので,CPU からライトできません。 ICDRR の初期値は H'FF で


す。

設定値: 不定





















ホームページとサポート窓口

ルネサス テクノロジホームページ

http://japan.renesas.com/

お問合せ先

http://japan.renesas.com/inquiry

csc@renesas.com

## 改訂記録

			改訂内容
Rev.	発行日	ページ	ポイント
1.00	2007.09.25	_	初版発行



## ■ 本資料ご利用に際しての留意事項 ■

- 本資料は、お客様に用途に応じた適切な弊社製品をご購入いただくための参考資料であり、本資料中に記載の技 術情報について弊社または第三者の知的財産権その他の権利の実施、使用を許諾または保証するものではありま
- 本資料に記載の製品データ、図、表、プログラム、アルゴリズムその他応用回路例など全ての情報の使用に起因 する損害、第三者の知的財産権その他の権利に対する侵害に関し、弊社は責任を負いません。
- 本資料に記載の製品および技術を大量破壊兵器の開発等の目的、軍事利用の目的、あるいはその他軍事用途の目 的で使用しないでください。また、輸出に際しては、「外国為替及び外国貿易法」その他輸出関連法令を遵守し それらの定めるところにより必要な手続を行ってください。
- 本資料に記載の製品データ、図、表、プログラム、アルゴリズムその他応用回路例などの全ての情報は本資料発 行時点のものであり、弊社は本資料に記載した製品または仕様等を予告なしに変更することがあります。弊社の 半導体製品のご購入およびご使用に当たりましては、事前に弊社営業窓口で最新の情報をご確認頂きますととも に、弊社ホームページ(http://www.renesas.com)などを通じて公開される情報に常にご注意下さい。
- 5. 本資料に記載した情報は、正確を期すため慎重に制作したものですが、万一本資料の記述の誤りに起因する損害
- がお客様に生じた場合においても、弊社はその責任を負いません。 本資料に記載の製品データ、図、表などに示す技術的な内容、プログラム、アルゴリズムその他応用回路例など の情報を流用する場合は、流用する情報を単独で評価するだけでなく、システム全体で十分に評価し、お客様の 責任において適用可否を判断して下さい。弊社は、適用可否に対する責任は負いません。
- 本資料に記載された製品は、各種安全装置や運輸・交通用、医療用、燃焼制御用、航空宇宙用、原子力、海底中 継用の機器・システムなど、その故障や誤動作が直接人命を脅かしあるいは人体に危害を及ぼすおそれのあるよ うな機器・システムや特に高度な品質・信頼性が要求される機器・システムでの使用を意図して設計、製造され たものではありません(弊社が自動車用と指定する製品を自動車に使用する場合を除きます)。これらの用途に 利用されることをご検討の際には、必ず事前に弊社営業窓口へご照会下さい。なお、上記用途に使用されたこと により発生した損害等について弊社はその責任を負いかねますのでご了承願います
- 第7項にかかわらず、本資料に記載された製品は、下記の用途には使用しないで下さい。これらの用途に使用さ れたことにより発生した損害等につきましては、弊社は一切の責任を負いません。
  - 1) 生命維持装置。
  - 2) 人体に埋め込み使用するもの。
  - 3) 治療行為(患部切り出し、薬剤投与等)を行なうもの。
  - 4) その他、直接人命に影響を与えるもの。
- 本資料に記載された製品のご使用につき、特に最大定格、動作電源電圧範囲、放熱特性、実装条件およびその他 諸条件につきましては、弊社保証範囲内でご使用ください。弊社保証値を越えて製品をご使用された場合の故障 および事故につきましては、弊社はその責任を負いません。
- 10. 弊社は製品の品質及および信頼性の向上に努めておりますが、特に半導体製品はある確率で故障が発生したり、 使用条件によっては誤動作したりする場合があります。弊社製品の故障または誤動作が生じた場合も人身事故、 火災事故、社会的損害などを生じさせないよう、お客様の責任において冗長設計、延焼対策設計、誤動作防止設 計などの安全設計(含むハードウエアおよびソフトウエア)およびエージング処理等、機器またはシステムとし ての出荷保証をお願いいたします。特にマイコンソフトウエアは、単独での検証は困難なため、お客様が製造さ れた最終の機器・システムとしての安全検証をお願い致します。
- 11. 本資料に記載の製品は、これを搭載した製品から剥がれた場合、幼児が口に入れて誤飲する等の事故の危険性があります。お客様の製品への実装後に容易に本製品が剥がれることがなきよう、お客様の責任において十分な安 全設計をお願いします。お客様の製品から剥がれた場合の事故につきましては、弊社はその責任を負いません。
- 12. 本資料の全部または一部を弊社の文書による事前の承諾なしに転載または複製することを固くお断り致します。
- 13. 本資料に関する詳細についてのお問い合わせ、その他お気付きの点等がございましたら弊社営業窓口までご照会 下さい。

© 2007. Renesas Technology Corp., All rights reserved.