カタログ等資料中の旧社名の扱いについて

2010年4月1日を以ってNECエレクトロニクス株式会社及び株式会社ルネサステクノロジが合併し、両社の全ての事業が当社に承継されております。従いまして、本資料中には旧社名での表記が残っておりますが、当社の資料として有効ですので、ご理解の程宜しくお願い申し上げます。

ルネサスエレクトロニクス ホームページ (http://www.renesas.com)

2010 年 4 月 1 日 ルネサスエレクトロニクス株式会社

【発行】ルネサスエレクトロニクス株式会社(http://www.renesas.com)

【問い合わせ先】http://japan.renesas.com/inquiry



ご注意書き

- 1. 本資料に記載されている内容は本資料発行時点のものであり、予告なく変更することがあります。当社製品のご購入およびご使用にあたりましては、事前に当社営業窓口で最新の情報をご確認いただきますとともに、当社ホームページなどを通じて公開される情報に常にご注意ください。
- 2. 本資料に記載された当社製品および技術情報の使用に関連し発生した第三者の特許権、著作権その他の知的 財産権の侵害等に関し、当社は、一切その責任を負いません。当社は、本資料に基づき当社または第三者の 特許権、著作権その他の知的財産権を何ら許諾するものではありません。
- 3. 当社製品を改造、改変、複製等しないでください。
- 4. 本資料に記載された回路、ソフトウェアおよびこれらに関連する情報は、半導体製品の動作例、応用例を説明するものです。お客様の機器の設計において、回路、ソフトウェアおよびこれらに関連する情報を使用する場合には、お客様の責任において行ってください。これらの使用に起因しお客様または第三者に生じた損害に関し、当社は、一切その責任を負いません。
- 5. 輸出に際しては、「外国為替及び外国貿易法」その他輸出関連法令を遵守し、かかる法令の定めるところにより必要な手続を行ってください。本資料に記載されている当社製品および技術を大量破壊兵器の開発等の目的、軍事利用の目的その他軍事用途の目的で使用しないでください。また、当社製品および技術を国内外の法令および規則により製造・使用・販売を禁止されている機器に使用することができません。
- 6. 本資料に記載されている情報は、正確を期すため慎重に作成したものですが、誤りがないことを保証するものではありません。万一、本資料に記載されている情報の誤りに起因する損害がお客様に生じた場合においても、当社は、一切その責任を負いません。
- 7. 当社は、当社製品の品質水準を「標準水準」、「高品質水準」および「特定水準」に分類しております。また、各品質水準は、以下に示す用途に製品が使われることを意図しておりますので、当社製品の品質水準をご確認ください。お客様は、当社の文書による事前の承諾を得ることなく、「特定水準」に分類された用途に当社製品を使用することができません。また、お客様は、当社の文書による事前の承諾を得ることなく、意図されていない用途に当社製品を使用することができません。当社の文書による事前の承諾を得ることなく、「特定水準」に分類された用途または意図されていない用途に当社製品を使用したことによりお客様または第三者に生じた損害等に関し、当社は、一切その責任を負いません。なお、当社製品のデータ・シート、データ・ブック等の資料で特に品質水準の表示がない場合は、標準水準製品であることを表します。

標準水準: コンピュータ、OA 機器、通信機器、計測機器、AV 機器、家電、工作機械、パーソナル機器、産業用ロボット

高品質水準: 輸送機器(自動車、電車、船舶等)、交通用信号機器、防災・防犯装置、各種安全装置、生命 維持を目的として設計されていない医療機器(厚生労働省定義の管理医療機器に相当)

特定水準: 航空機器、航空宇宙機器、海底中継機器、原子力制御システム、生命維持のための医療機器(生命維持装置、人体に埋め込み使用するもの、治療行為(患部切り出し等)を行うもの、その他直接人命に影響を与えるもの)(厚生労働省定義の高度管理医療機器に相当)またはシステム

- 8. 本資料に記載された当社製品のご使用につき、特に、最大定格、動作電源電圧範囲、放熱特性、実装条件その他諸条件につきましては、当社保証範囲内でご使用ください。当社保証範囲を超えて当社製品をご使用された場合の故障および事故につきましては、当社は、一切その責任を負いません。
- 9. 当社は、当社製品の品質および信頼性の向上に努めておりますが、半導体製品はある確率で故障が発生したり、使用条件によっては誤動作したりする場合があります。また、当社製品は耐放射線設計については行っておりません。当社製品の故障または誤動作が生じた場合も、人身事故、火災事故、社会的損害などを生じさせないようお客様の責任において冗長設計、延焼対策設計、誤動作防止設計等の安全設計およびエージング処理等、機器またはシステムとしての出荷保証をお願いいたします。特に、マイコンソフトウェアは、単独での検証は困難なため、お客様が製造された最終の機器・システムとしての安全検証をお願いいたします。
- 10. 当社製品の環境適合性等、詳細につきましては製品個別に必ず当社営業窓口までお問合せください。ご使用に際しては、特定の物質の含有・使用を規制する RoHS 指令等、適用される環境関連法令を十分調査のうえ、かかる法令に適合するようご使用ください。お客様がかかる法令を遵守しないことにより生じた損害に関して、当社は、一切その責任を負いません。
- 11. 本資料の全部または一部を当社の文書による事前の承諾を得ることなく転載または複製することを固くお断りいたします。
- 12. 本資料に関する詳細についてのお問い合わせその他お気付きの点等がございましたら当社営業窓口までご 照会ください。
- 注1. 本資料において使用されている「当社」とは、ルネサスエレクトロニクス株式会社およびルネサスエレクトロニクス株式会社がその総株主の議決権の過半数を直接または間接に保有する会社をいいます。
- 注 2. 本資料において使用されている「当社製品」とは、注 1 において定義された当社の開発、製造製品をいいます。



H8SX ファミリ

スキャンモードによる A/D 変換

要旨

4 チャネルの入力電圧を A/D 変換し,その結果を RAM に格納します。 A/D 変換は,外部トリガにより起動します。

動作確認デバイス

H8SX/1582F

目次

1.	仕様	. 2
2.	適用条件	. 2
3.	使用機能説明	. 3
4.	動作説明	. 4
5.	ソフトウェア説明	. 6



1. 仕様

- スキャンモードによる A/D 変換を図 1 に示します。
- 4 チャネルの電圧を入力し, A/D 変換した結果を RAM に格納します。
- A/D 変換は,外部トリガにより起動します。




図1 スキャンモードによる A/D 変換

2. 適用条件

表 1 適用条件

項目	内容
動作周波数	入力クロック : 5MHz
	システムクロック (I φ) : 40MHz
	周辺モジュールクロック (Pφ) : 20MHz
	外部バスクロック (Bφ) : 20MHz
動作モード	モード 3 (MD1 = 1, MD0 = 1)
開発ツール	High-performance Embedded Workshop Ver4.00.02
C/C++コンパイラ	ルネサス テクノロジ製
	H8S, H8/300 SERIES C/C++ Compiler Ver6.01.00
コンパイルオプション	-cpu = h8sxa:24:md, -code = machinecode, -optimize = 1, -regparam = 3
	-speed = (register, shift, struct, expression)

表2 セクション設定

アドレス	セクション名	説明
H'001000	Р	プログラム領域
H'FF9000	В	未初期化データ領域 (RAM 領域)



3. 使用機能説明

4 チャネル A/D 変換のブロック図を示します。本タスク例では A/D コンバータの以下に示す機能を使用します。

- 4 チャネル (AN0 ~ AN3) の A/D 変換をソフトウェアを介さずに ,自動的に行なう機能。(スキャンモード)
- 外部トリガ端子 (ADTRGO) による A/D 変換の開始。
- A/D 変換終了時に割り込みを発生させる機能。




図2 A/D コンバータブロック図



4. 動作説明

4.1 動作概要

スキャンモードの動作例を図 3 に示します。また図 3 の説明として,ハードウェアおよびソフトウェア処理の内容を表 3 に示します。

- 外部トリガ ADTRGO によって A/D コンバータが起動され ,ANO ~ AN3 の 4 チャネルによる A/D 変換を繰り返し行ないます。
- ADST ビットは,ソフトウェアで 0 にクリアするまで 1 を保持し,この期間選択された入力チャネルの A/D 変換を繰り返します。
- ADDRA ~ ADDRD に格納された A/D 変換結果を RAM (scn[]配列) に格納します。




図3 スキャンモードによる A/D 変換動作原理



表 3 処理内容

	ハードウェア処理	ソフトウェア処理
(1)	処理なし	(a) A/D コンバータの設定
		— 変換モードをスキャンモードに設定
		— アナログ入力チャネルを AN0 ~ AN3 に設定
		— 変換時間を 256 ステートに設定
		— ADI 割り込みを許可
		(b) ADI 割り込みカウンタをクリア
(2)	(a) 外部トリガ端子 (ADTRG) による A/D 変換	処理なし
	の開始	
(3)	(a) AN0~AN3 の A/D 変換を実行	処理なし
	(b) 変換結果を順次 ADDRA~ADDRD に格納	
(4)	(a) ADF をセット	ADIO 割り込み処理
	(b) ADI 割り込み発生	(a) ADF をクリア
		(b) AN0~AN3 の A/D 変換結果を RAM に格納
		(c) ADI 割り込みカウンタをインクリメント
(5)	(a) ADF をセット	ADIO 割り込み処理
	(b) ADI 割り込み発生	(a) ADF をクリア
		(b) AN0~AN3 の A/D 変換結果を RAM に格納
		(c) ADI 割り込み発生回数カウンタをインクリメント
		(d) A/D 変換を停止



5. ソフトウェア説明

5.1 関数一覧

本タスク例の関数を表4に示します。

表 4 関数一覧

関数名	機能						
init	初期化ルーチン						
	モジュールストップ解除,クロック設定,main 関数のコール						
main	メインルーチン						
	A/D 变換設定						
adi_int	ADIO 割り込み処理。4 チャネル 10 回の A/D 変換結果を RAM へ格納する						

5.2 ベクタテーブル

本タスク例の割り込み例外処理ベクタテーブルを表5に示します。

表 5 割り込み例外処理ベクタテーブル

例外処理要因	ベクタ番号	ベクタテーブルアドレス	割り込み先関数
リセット	0	H'000000	init
ADI0	86	H'000158	adi_int

5.3 使用 RAM

表 6 使用 RAM

ラベル名	説明	メモリ消費量	使用関数名
scn[4][10]	4 チャネルの A/D 変換結果を格納する	80 バイト	adi_int
adicnt	ADI 割り込みカウンタ ADI 割り込みの発生回数をカウントする	1バイト	main, adi_int



5.4 関数説明

5.4.1 init 関数

(1) 機能概要

初期化ルーチン。モジュールストップ解除,クロック設定。main 関数のコール。

(2) 引数

なし

(3) 戻り値

なし

(4) 使用内部レジスタ説明

本タスク例で使用する内部レジスタを以下に示します。なお,設定値は本タスク例において使用している値であり,初期値とは異なります。

• システムクロックコントロールレジスタ (SCKCR) アドレス: H'FFFDC4

ビット	ビット名	設定値	R/W	機能
10	ICK2	0	R/W	システムクロック (lφ) セレクト
9	ICK1	0		CPU, DMAC, DTC モジュールとシステムクロックの周波数を選択し
8	ICK0	0		ます。
				000:入力クロック ×8
6	PCK2	0	R/W	周辺モジュールクロック (P¢) セレクト
5	PCK1	0		周辺モジュールクロックの周波数を選択します。
4	PCK0	1		001:入力クロック ×4
2	BCK2	0	R/W	外部バスクロック (Bø) セレクト
1	BCK1	0		外部バスクロックの周波数を選択します。
0	BCK0	1		001:入力クロック ×4

- MSTPCRA, MSTPCRB, MSTPCRC はモジュールストップモードの制御を行ないます。1 のとき対応するモジュールはモジュールストップモードになり, クリアするとモジュールストップモードは解除されます。
- モジュールストップコントロールレジスタ A (MSTPCRA) アドレス: HTFFFDC8

ビット	ビット名	設定値	R/W	機能
15	ACSE	0	R/W	全モジュールクロックストップモードイネーブル
				MSTPCR で制御されるすべてのモジュールがモジュールストップ
				モードに設定された上で ,CPU が SLEEP 命令を実行した場合にバス
				│コントローラと I/O ポートも動作をストップして,消費電流を低減す │
				る全モジュールクロックストップモードの許可または禁止を設定し
				ます。
				0:全モジュールクロックストップモード禁止
				1:全モジュールクロックストップモード許可
13	MSTPA13	1	R/W	DMA コントローラ (DMAC)
12	MSTPA12	1	R/W	データトランスファコントローラ (DTC)
4	MSTPA4	1	R/W	A/D コンバータ (ユニット 1)
3	MSTPA3	0	R/W	A/D コンバータ (ユニット 0)
1	MSTPA1	1	R/W	16 ビットタイマパルスユニット (TPU チャネル 11~6)
0	MSTPA0	1	R/W	16 ビットタイマパルスユニット (TPU チャネル 5~0)




• モジュールストップコントロールレジスタ B (MSTPCRB) アドレス: H'FFFDCA

ビット	ビット名	設定値	R/W	機能
15	MSTPB15	1	R/W	プログラマブルパルスジェネレータ (PPG)
12	MSTPB12	1	R/W	シリアルコミュニケーションインタフェース_4 (SCI_4)
11	MSTPB11	1	R/W	シリアルコミュニケーションインタフェース_3 (SCI_3)

• モジュールストップコントロールレジスタ C (MSTPCRC) アドレス: H'FFFDCC

ビット	ビット名	設定値	R/W	機能
10	MSTPC10	1	R/W	シンクロナスシリアルコミュニケーションユニット 2 (SSU_2)
9	MSTPC9	1	R/W	シンクロナスシリアルコミュニケーションユニット 1 (SSU_1)
8	MSTPC8	1	R/W	シンクロナスシリアルコミュニケーションユニット 0 (SSU_0)
1	MSTPC1	0	R/W	内蔵 RAM_1 (H'FF9000~H'FFBFFF)
0	MSTPC0	0	R/W	MSTPC1と MSTPC0 は常に同じ値となるようにライトしてください。

(5) フローチャート





5.4.2 main 関数

(1) 機能概要 メインルーチン。A/D 変換設定。

(2) 引数 なし

(3) 戻り値 なし

(4) 使用内部レジスタ説明

本タスク例で使用する内部レジスタを以下に示します。なお ,設定値は本タスク例において使用している 値であり , 初期値とは異なります。

• A/D コントロール/ステータスレジスタ_0 (ADCSR_0) アドレス: H'FFFFA0

ビット	ビット名	設定値	R/W	機能
7	ADF	0	R/W	A/D エンドフラグ
				0:A/D 変換中
				1:A/D 变換終了
6	ADIE	1	R/W	A/D インタラプトイネーブル
				0:ADI割り込み禁止
				1:ADI 割り込み許可
5	ADST	0	R/W	A/D スタート
				0:A/D 変換停止
				1:A/D 変換開始
3	CH3	0	R/W	チャネルセレクト
2	CH2	0	R/W	ADCR の SCANE, SCANS ビット = B'10 のとき
1	CH1	1	R/W	0011:アナログ入力は AN0~AN3
0	CH0	1	R/W	

• A/D コントロールレジスタ_0 (ADCR_0) アドレス: H'FFFFA1


ビット	ビット名	設定値	R/W	機能
7	TRGS1	1	R/W	タイマトリガセレクト 1, 0
6	TRGS0	1		11:ADTRG による AD 変換開始
5	SCANE	1	R/W	スキャンモード
4	SCANS	0		10:スキャンモード。1~4 チャネルの連続 A/D 変換を行なう
3	CKS1	0	R/W	クロックセレクト 1, 0
2	CKS0	1		01:A/D 変換時間は 266 ステート (max)

• ポート 1 入力バッファコントロールレジスタ (P1ICR) アドレス: H'FFFB90

ビット	ビット名	設定値	R/W	機能
3	P13ICR	1	R/W	0:P13 端子の入力バッファは無効
				1:P13 端子の入力バッファは有効



(5) フローチャート





5.4.3 adi int 関数

(1) 機能概要

ADIO 割り込み処理。4 チャネル 10 回の A/D 変換結果を RAM へ格納する。

(2) 引数

なし

(3) 戻り値

なし

(4) 使用内部レジスタ説明

本タスク例で使用する内部レジスタを以下に示します。なお ,設定値は本タスク例において使用している 値であり , 初期値とは異なります。

A/D データレジスタ A_0 ~ D_0 (ADDRA_0 ~ ADDRD_0)
アドレス: H'FFFF90 ~ H'FFFF96
ADDR は A/D 変換された結果を格納するための 16 ビットのリード専用レジスタです。ADDRA ~ ADDRH の 8 本あります。各アナログ入力チャネルの変換結果が格納される ADDR は表 7 のとおりです。
10 ビットの変換データは ADDR のビット 15 ~ ビット 6 に格納され,下位 6 ビットをリードすると常に 0 がリードされます。

CPU との間のデータバスは 16 ビット幅で CPU から直接リードできます。ADDR をアクセスする場合は , 16 ビット単位でアクセスして下さい。 8 ビット単位でのアクセスは禁止です。

表 7	アナログ	入力チャネル	ル ADDR	うななの
181	,,,,,,	ソファン ヒャロンル	\prime \subset \land \cup \cup \cup \cup	


アナログ入力チャネル	変換結果が格納される A/D データレジスタ	
AN0	ADDRA	
AN1	ADDRB	
AN2	ADDRC	
AN3	ADDRD	

• A/D コントロール/ステータスレジスタ_0 (ADCSR_0) アドレス: H'FFFFA0

ビット	ビット名	設定値	R/W	機能
7	ADF	0	R/W	A/D エンドフラグ
				0:A/D 变換中
				1:A/D 变換終了
6	ADIE	0	R/W	A/D インタラプトイネーブル
				0:ADI 割り込み禁止
				1:ADI 割り込み許可
5	ADST	0	R/W	A/D スタート
				0:A/D 变换停止
				1:A/D 变換開始



(5) フローチャート





改訂記録

		改訂内容			
Rev.	発行日	ページ	ポイント		
1.00	2006.03.10	_	初版発行		



安全設計に関するお願い =

1. 弊社は品質、信頼性の向上に努めておりますが、半導体製品は故障が発生したり、誤動作する場合があります。弊社の半導体製品の故障又は誤動作によって結果として、人身事故、火災事故、社会的損害などを生じさせないような安全性を考慮した冗長設計、延焼対策設計、誤動作防止設計などの安全設計に十分ご留意ください。

━ 本資料ご利用に際しての留意事項 ■

- 1. 本資料は、お客様が用途に応じた適切なルネサステクノロジ製品をご購入いただくための参考資料であり、本資料中に記載の技術情報についてルネサステクノロジが所有する知的財産権その他の権利の実施、使用を許諾するものではありません。
- 2. 本資料に記載の製品データ、図、表、プログラム、アルゴリズムその他応用回路例の使用に起因する損害、第三者所有の権利に対する侵害に関し、ルネサステクノロジは責任を負いません。
- 3. 本資料に記載の製品データ、図、表、プログラム、アルゴリズムその他全ての情報は本資料発行時点のものであり、ルネサステクノロジは、予告なしに、本資料に記載した製品または仕様を変更することがあります。ルネサステクノロジ半導体製品のご購入に当たりましては、事前にルネサステクノロジ、ルネサス販売または特約店へ最新の情報をご確認頂きますとともに、ルネサステクノロジホームページ(http://www.renesas.com)などを通じて公開される情報に常にご注意ください。
- 4. 本資料に記載した情報は、正確を期すため、慎重に制作したものですが万一本資料の記述誤りに起 因する損害がお客様に生じた場合には、ルネサステクノロジはその責任を負いません。
- 5. 本資料に記載の製品データ、図、表に示す技術的な内容、プログラム及びアルゴリズムを流用する場合は、技術内容、プログラム、アルゴリズム単位で評価するだけでなく、システム全体で十分に評価し、お客様の責任において適用可否を判断してください。ルネサステクノロジは、適用可否に対する責任は負いません。
- 6. 本資料に記載された製品は、人命にかかわるような状況の下で使用される機器あるいはシステムに 用いられることを目的として設計、製造されたものではありません。本資料に記載の製品を運輸、 移動体用、医療用、航空宇宙用、原子力制御用、海底中継用機器あるいはシステムなど、特殊用途 へのご利用をご検討の際には、ルネサステクノロジ、ルネサス販売または特約店へご照会ください。
- 7. 本資料の転載、複製については、文書によるルネサステクノロジの事前の承諾が必要です。
- 8. 本資料に関し詳細についてのお問い合わせ、その他お気付きの点がございましたらルネサステクノロジ、ルネサス販売または特約店までご照会ください。