

RX660 グループ RX140 グループ

RX660 グループと RX140 グループの相違点

要旨

本アプリケーションノートは、主に RX660 グループ、RX140 グループにおける周辺機能の概要、I/O レジスタ、端子機能の相違点、および移行の際の留意点を確認することを目的とした参考資料です。

本アプリケーションノートでは、特に記載のない箇所については、それぞれのマイコンの最大仕様として、RX660 グループの 144 ピンパッケージと RX140 グループの 80 ピンパッケージについて記載しています。電气的特性、注意事項、設定手順等の詳細な仕様差分についてはユーザーズマニュアルをご確認ください。

対象デバイス

RX660 グループ、RX140 グループ

目次

1. RX660 グループと RX140 グループの搭載機能比較	4
2. 仕様の概要比較	6
2.1 CPU	6
2.2 動作モード	7
2.3 アドレス空間	8
2.4 リセット	9
2.5 オプション設定メモリ	10
2.6 電圧検出回路	12
2.7 クロック発生回路	16
2.8 消費電力低減機能	22
2.9 レジスタライトプロテクション機能	30
2.10 割り込みコントローラ	31
2.11 バス	35
2.12 イベントリンクコントローラ	37
2.13 I/O ポート	42
2.14 マルチファンクションピンコントローラ	47
2.15 マルチファンクションタイマパルスユニット 2/マルチファンクションタイマパルスユニット 3	74
2.16 ポートアウトプットイネーブル 2/ポートアウトプットイネーブル 3	81
2.17 8 ビットタイマ	85
2.18 コンペアマッチタイマ(CMT)	87
2.19 リアルタイムクロック	88
2.20 独立ウォッチドッグタイマ	90
2.21 シリアルコミュニケーションインタフェース	93
2.22 I ² C バスインタフェース	97
2.23 CAN モジュール/CANFD モジュール	99
2.24 シリアルペリフェラルインタフェース	107
2.25 CRC 演算器	110
2.26 12 ビット A/D コンバータ	112
2.27 D/A コンバータ/12 ビット D/A コンバータ	121
2.28 コンパレータ B/コンパレータ C	122
2.29 データ演算回路	124
2.30 RAM	126
2.31 フラッシュメモリ	127
2.32 パッケージ	132
3. 端子機能の比較	133
3.1 80 ピンパッケージ	133
3.2 64 ピンパッケージ	137
3.3 48 ピンパッケージ	140
4. 移行の際の留意点	143
4.1 機能設計の留意点	143
4.1.1 VCL 端子(外付け容量)	143
4.1.2 メインクロック発振器	143
4.1.3 選択型割り込み	143

4.1.4	クロック周波数設定	143
4.1.5	電圧レベル設定	143
4.1.6	RIIC 動作電圧設定	143
4.1.7	オプション設定メモリ	143
4.1.8	PLL 回路	144
4.1.9	例外ベクタテーブル	144
4.1.10	レジスタ退避バンク内 RAM の自己診断に関する注意事項	144
4.1.11	コンペア機能制約	144
4.1.12	I2C バスインタフェースのノイズ除去	144
4.1.13	ポート方向レジスタ(PDR)の初期化	144
4.1.14	カウンタ停止時の MTIOC 端子出力レベル	145
4.1.15	相補 PWM モード時の A/D 変換開始要求	145
4.1.16	MTU 端子非選択時のハイインピーダンス制御	145
4.1.17	A/D スキャン変換終了割り込みの発生	145
4.1.18	DIRQnE ビット(n=0~15)による入力バッファ制御	145
4.1.19	12 ビット A/D コンバータのスキャン変換時間	146
4.1.20	D/A コンバータの設定について	146
4.1.21	モジュールストップ時のコンパレータ C の動作	146
4.1.22	ソフトウェアスタンバイモード時のコンパレータ C の動作	146
4.1.23	ソフトウェアスタンバイモード中の割り込み要求	146
4.1.24	ELC イベント入力の時タイマモードレジスタ設定の注意事項	146
5.	参考ドキュメント	147
	改訂記録	149

1. RX660 グループと RX140 グループの搭載機能比較

RX660 グループと RX140 グループの搭載機能比較を以下に示します。機能の詳細については「2.仕様の概要比較」および「5.参考ドキュメント」を参照してください。

表 1.1 に RX140/RX660 搭載機能比較を示します。

表 1.1 RX140/RX660 搭載機能比較

機能名	RX140	RX660
CPU	●/▲	
動作モード	▲	
アドレス空間	●/▲	
リセット	●/▲	
オプション設定メモリ(OFSM)	●/▲	
電圧検出回路(LVDAb):RX140,(LVDA):RX660	▲	
クロック発生回路	▲	
クロック周波数精度測定回路(CAC)	○	
消費電力低減機能	■/●/▲	
レジスタライトプロテクション機能	▲	
例外処理	○	
割り込みコントローラ(ICUb):RX140(ICUF):RX660	●/▲	
バス	▲	
メモリプロテクションユニット(MPU)	×	○
DMA コントローラ(DMACAa)	×	○
データ転送コントローラ(DTCb)	○	
イベントリンクコントローラ(ELC)	▲	
I/O ポート	■/●/▲	
マルチファンクションピンコントローラ(MPC)	■/●/▲	
マルチファンクションタイマパルスユニット 2(MTU2a):RX140 マルチファンクションタイマパルスユニット 3(MTU3a):RX660	●/▲	
ポートアウトプットイネーブル 2(POE2a):RX140 ポートアウトプットイネーブル 3(POE3a):RX660	●/▲	
8 ビットタイマ(TMRa):RX140,(TMRb):RX660	▲	
コンペアマッチタイマ(CMT)	○	
コンペアマッチタイマ W(CMTW)	×	○
リアルタイムクロック(RTCB):RX140,(RTCC):RX660	●/▲	
ローパワータイマ(LPTa)	○	×
ウォッチドッグタイマ(WDTa)	×	○
独立ウォッチドッグタイマ(IWDTa)	▲	
シリアルコミュニケーションインタフェース (SCIq,SCIk,SCIh):RX140,(SCIk,SCIIm,SCIh):RX660	●/▲	
シリアルコミュニケーションインタフェース(RSCI)	×	○
I²C バスインタフェース(RIICa)	▲	

機能名	RX140	RX660
CAN モジュール(RSCAN):RX140, CAN FD モジュール(CANFD-Lite) :RX660	●/▲	
シリアルペリフェラルインタフェース (RSPIC):RX140,(RSPID):RX660	●/▲	
CRC 演算器(CRC):RX140,(CRCA):RX660	●/▲	
静電容量式タッチセンサ(CTSU2SL, CTSU2L)	○	×
リモコン信号受信機能(REMCA)	×	○
三角関数演算器(TFU)	×	○
AESA	○	×
RNGA	○	×
12 ビット A/D コンバータ (S12ADE):RX140,(S12ADH):RX660	▲	
D/A コンバータ(DAa):RX140 12 ビット D/A コンバータ(R12DAb):RX660	●/▲	
温度センサ(TEMPSA):RX140,(TEMPS):RX660	○	
コンパレータ B(CMPBa):RX140 コンパレータ C(CMPC):RX660	■/●/▲	
データ演算回路(DOC):RX140,(DOCA):RX660	▲	
RAM	■/▲	
フラッシュメモリ(FLASH)	■/●/▲	
パッケージ	▲	

○:機能搭載、×:機能未搭載、●:機能追加による差分あり、▲:機能変更による差分あり

■:機能削除による差分あり

2. 仕様の概要比較

以下に概要の比較、レジスタの比較を示します。

概要の比較では、いずれかのグループにしか存在しない、または両方のグループに存在するが相違点がある項目は赤字にしています。

レジスタの比較では、両方のグループに存在するが相違点がある項目は赤字に、いずれかのグループにしか存在しない項目は黒字でレジスタ名のみ記載しています。レジスタ仕様に相違点がない項目は記載していません。

2.1 CPU

表 2.1 に CPU の概要比較を示します。

表 2.1 CPU の概要比較

項目	RX140	RX660
中央演算処理装置	- 最大動作周波数：48MHz 32 ビット RX CPU(RXv2) - 最小命令実行時間：1 命令 1 クロック - アドレス空間： 4G バイト・リニアアドレス - レジスタ - 汎用レジスタ：32 ビット×16 本 - 制御レジスタ：32 ビット×10 本 - アキュムレータ：72 ビット×2 本 - 基本命令：75 種類 可変長命令形式 - 浮動小数点演算命令：11 種類 - DSP 機能命令：23 種類 - アドレッシングモード：11 種類 - データ配置 - 命令：リトルエンディアン - データ：リトルエンディアン/ ビッグエンディアンを選択可能 32 ビット乗算器： 32 ビット×32 ビット→64 ビット - 除算器： 32 ビット÷32 ビット→32 ビット - バレルシフタ：32 ビット	- 最大動作周波数：120MHz 32 ビット RX CPU(RXv3) - 最小命令実行時間：1 命令 1 クロック - アドレス空間： 4G バイト・リニアアドレス - レジスタ - 汎用レジスタ：32 ビット×16 本 - 制御レジスタ：32 ビット×10 本 - アキュムレータ：72 ビット×2 本 113 命令 - 標準搭載命令：111 命令 - 基本命令：77 種類 可変長命令形式 - 単精度浮動小数点演算命令：11 命令 - DSP 機能命令：23 命令 - レジスタ一括退避機能命令：2 命令 - アドレッシングモード：11 種類 - データ配置 - 命令：リトルエンディアン - データ：リトルエンディアン/ ビッグエンディアンを選択可能 32 ビット乗算器： 32 ビット×32 ビット→64 ビット - 除算器： 32 ビット÷32 ビット→32 ビット - バレルシフタ：32 ビット
FPU	- 単精度浮動小数点数(32 ビット) - IEEE754 に準拠したデータタイプ、および例外	- 単精度浮動小数点数(32 ビット) - IEEE754 に準拠したデータタイプ、および例外
レジスタ一括退避機能	—	- CPU レジスタの退避・復帰を一括して高速に行う 16 個のレジスタ退避バンクを搭載

2.2 動作モード

表 2.2 に動作モードの概要比較を、表 2.3 に動作モードのレジスタ比較を示します。

表 2.2 動作モードの概要比較

項目	RX140	RX660
モード設定端子による 動作モード	シングルチップモード	シングルチップモード
	ブートモード(SCIインタフェース)	ブートモード(SCIインタフェース)
	—	ユーザブートモード
	ブートモード(FINEインタフェース)	ブートモード(FINEインタフェース)
レジスタによる 動作モード	—	シングルチップモード ユーザブートモード 内蔵ROM無効拡張モード 内蔵ROM有効拡張モード

表 2.3 動作モードのレジスタ比較

レジスタ	ビット	RX140	RX660
MDSR	—	—	モードステータスレジスタ
SYSCR0	—	—	システムコントロールレジスタ 0
SYSCR1	—	システムコントロールレジスタ 1	システムコントロールレジスタ 1
		リセット後の初期値が異なります	
VOLSR	—	—	電圧レベル設定レジスタ

2.3 アドレス空間

図 2.1 にシングルチップモードのメモリマップ比較を示します。




図 2.1 シングルチップモードのメモリマップ比較

2.4 リセット

表 2.4 にリセットの概要比較を、表 2.5 にリセットのレジスタ比較を示します。

表 2.4 リセットの概要比較

項目	RX140	RX660
RES#端子リセット	RES#端子の入力電圧が Low	RES#端子の入力電圧が Low
パワーオンリセット	VCC の上昇(監視電圧 : VPOR)	VCC の上昇(監視電圧 : VPOR)
電圧監視 0 リセット	VCC の下降(監視電圧 : Vdet0)	VCC の下降(監視電圧 : Vdet0)
電圧監視 1 リセット	VCC の下降(監視電圧 : Vdet1)	VCC の下降(監視電圧 : Vdet1)
電圧監視 2 リセット	VCC の下降(監視電圧 : Vdet2)	VCC の下降(監視電圧 : Vdet2)
ディープソフトウェアスタンバイリセット	—	割り込みによるディープソフトウェアスタンバイモードの解除
独立ウォッチドッグタイマリセット	独立ウォッチドッグタイマのアンダフロー、またはリフレッシュエラー	独立ウォッチドッグタイマのアンダフローまたはリフレッシュエラー
ウォッチドッグタイマリセット	—	ウォッチドッグタイマのアンダフローまたはリフレッシュエラー
ソフトウェアリセット	レジスタ設定	レジスタ設定

表 2.5 リセットのレジスタ比較

レジスタ	ビット	RX140	RX660
RSTSR0	DPSRSTF	—	ディープソフトウェアスタンバイリセットフラグ
RSTSR2	WDTRF	—	ウォッチドッグタイマリセット検出フラグ

2.5 オプション設定メモリ

図 2.2 にオプション設定メモリ領域比較を、表 2.6 にオプション設定メモリのレジスタ比較を示します。




図 2.2 オプション設定メモリ領域比較

表 2.6 オプション設定メモリのレジスタ比較

レジスタ	ビット名	RX140(OFSM)	RX660(OFSM)
SPCC	—	—	シリアルプログラマコマンド制御レジスタ
OSIS	—	—	OCD/シリアルプログラマ ID 設定レジスタ
OFS0	IWDTTOPS[1:0]	IWDT タイムアウト期間選択ビット b3 b2 0 0 : 128 サイクル(007Fh) 0 1 : 512 サイクル(01FFh) 1 0 : 1024 サイクル(03FFh) 1 1 : 2048 サイクル(07FFh)	IWDT タイムアウト期間選択ビット b3 b2 0 0 : 1024 サイクル(03FFh) 0 1 : 4096 サイクル(0FFFh) 1 0 : 8192 サイクル(1FFFh) 1 1 : 16384 サイクル(3FFFh)
	IWDRSTIRQS	IWDT リセット割り込み要求選択ビット 0 : ノンマスカブル割り込み要求を許可 1 : リセットを許可	IWDT リセット割り込み要求選択ビット 0 : ノンマスカブル割り込み要求、 または割り込み要求を許可 1 : リセットを許可
	IWDTSLCSTP	IWDT スリープモードカウント停止制御ビット 0 : カウント停止無効 1 : スリープモード、ソフトウェアスタンバイモード、 およびディープスリープモード移行時のカウント停止有効	IWDT スリープモードカウント停止制御ビット 0 : カウント停止無効 1 : スリープモード、ソフトウェアスタンバイモード、 ディープソフトウェアスタンバイモード、および全モジュールクロックストップモード移行時のカウント停止有効
	WDTSTRT	—	WDT スタートモード選択ビット
	WDTTOPS[1:0]	—	WDT タイムアウト期間選択ビット
	WDTCKS[3:0]	—	WDT クロック分周比選択ビット
	WDRPES[1:0]	—	WDT ウィンドウ終了位置選択ビット
	WDRPSS[1:0]	—	WDT ウィンドウ開始位置選択ビット
	WDRSTIRQS	—	WDT リセット割り込み要求選択ビット
OFS1	VDSEL	電圧検出 0 レベル選択ビット b1 b0 0 0 : 3.84V を選択 0 1 : 2.82V を選択 1 0 : 2.51V を選択 1 1 : 1.90V を選択	電圧検出 0 レベル選択ビット b1 b0 0 0 : 予約 0 1 : 予約 1 0 : 2.83V を選択 1 1 : 4.22V を選択
	HOCOFREQ[1:0]	HOCO 周波数選択ビット	—
TMEF	—	—	TM イネーブルフラグレジスタ
TMINF	—	—	TM 識別データレジスタ
ROMCODE	—	—	ROM コードプロテクトレジスタ

2.6 電圧検出回路

表 2.7 に電圧検出回路の概要比較を、表 2.8 に電圧検出回路のレジスタ比較を示します。

表 2.7 電圧検出回路の概要比較

項目		RX140(LVDA ^b)			RX660(LVDA)		
		電圧監視 0	電圧監視 1	電圧監視 2	電圧監視 0	電圧監視 1	電圧監視 2
VCC 監視	監視する電圧	Vdet0	Vdet1	Vdet2	Vdet0	Vdet1	Vdet2
	検出対象	下降して Vdet0 を通過した場合	上昇または下降して Vdet1 を通過した場合	上昇または下降して Vdet2 を通過した場合	下降して Vdet0 を通過した場合	上昇または下降して Vdet1 を通過した場合	上昇または下降して Vdet2 を通過した場合
				LVCMPCR. EXVCCINP 2 ビットで VCC と CMPA2 端子への入力電圧の切り替え可能			
	検出電圧	OFS1 レジスタで 4 レベルから選択可能	LVDLVLR.L VD1LVL[3:0] ビットで 14 レベルから選択可能	LVDLVLR.L VD2LVL[3:0] ビットで 4 レベルから選択可能	OFS1.VDS EL[1:0] ビットで 2 レベルから選択可能	LVDLVLR.L VD1LVL[3:0] ビットで 5 レベルから選択可能	LVDLVLR.L VD2LVL[3:0] ビットで 5 レベルから選択可能
	モニタフラグ	なし	LVD1SR. LVD1MON フラグ : Vdet1 より高いか低いかをモニタ	LVD2SR. LVD2MON フラグ : Vdet2 より高いか低いかをモニタ	なし	LVD1SR. LVD1MON フラグ : Vdet1 より高いか低いかをモニタ	LVD2SR. LVD2MON フラグ : Vdet2 より高いか低いかをモニタ
			LVD1SR. LVD1DET フラグ : Vdet1 通過検出	LVD2SR. LVD2DET フラグ : Vdet2 通過検出		LVD1SR. LVD1DET フラグ : Vdet1 通過検出	LVD2SR. LVD2DET フラグ : Vdet2 通過検出

項目		RX140(LVDA ^b)			RX660(LVDA)		
		電圧監視 0	電圧監視 1	電圧監視 2	電圧監視 0	電圧監視 1	電圧監視 2
電圧検出時の処理	リセット	電圧監視 0 リセット	電圧監視 1 リセット	電圧監視 2 リセット	電圧監視 0 リセット	電圧監視 1 リセット	電圧監視 2 リセット
		Vdet0> VCC でリ セット: VCC> Vdet0 の一 定時間後に CPU 動作再 開	Vdet1> VCC でリ セット: VCC> Vdet1 の一 定時間後に CPU 動作再 開、または Vdet1> VCC の一定 時間後に CPU 動作再 開を選択可 能	Vdet2> VCC または CMPA2 端 子でリセッ ト: VCC または CMPA2 端 子>Vdet2 の一定時間 後に CPU 動作再開、 または Vdet2> VCC または CMPA2 端 子の一定時 間後に CPU 動作再開を 選択可能	Vdet0> VCC でリ セット: VCC> Vdet0 の一 定時間後に CPU 動作再 開	Vdet1> VCC でリ セット: VCC> Vdet1 の一 定時間後に CPU 動作再 開、または Vdet1>VCC の一定時間 後に CPU 動作再開を 選択可能	Vdet2> VCC でリ セット: VCC> Vdet2 の一 定時間後に CPU 動作再 開、または Vdet2>VCC の一定時間 後に CPU 動作再開を 選択可能
	割り込み	なし	電圧監視 1 割り込み	電圧監視 2 割り込み	なし	電圧監視 1 割り込み	電圧監視 2 割り込み
			ノンマスク ابلまたは マスク ブルを選択 可能	ノンマスク ابلまたは マスク ブルを選択 可能		ノンマスク ブル割り込 みまたはマ スクブル割 り込みを選 択可能	ノンマスク ブル割り込 みまたはマ スクブル割 り込みを選 択可能
デジタル フィルタ			Vdet1> VCC、VCC >Vdet1 の 両方、また はどちらか で割り込み 要求	Vdet2>VCC または CMPA2 端 子、VCC ま たは CMPA2 端子>Vdet2 の両方、ま たはどちら かで割り込 み要求		Vdet1> VCC、VCC >Vdet1 の 両方、また はどちらか で割り込み 要求	Vdet2> VCC、VCC >Vdet2 の 両方、また はどちらか で割り込み 要求
	有効/ 無効切 り替え	—	—	—	デジタル フィルタ 機能なし	あり	あり
	サン プ リ ン グ 時 間	—	—	—	—	LOCO の n 分周×2 (n : 2,4,8,16)	LOCO の n 分周×2 (n : 2,4,8,16)
イベントリンク機能		なし	あり Vdet1 通過 検出イベ ント出力	なし	なし	あり Vdet1 通過 検出イベ ント出力	あり Vdet2 通過 検出イベ ント出力

表 2.8 電圧検出回路のレジスタ比較

レジスタ	ビット	RX140(LVDA b)	RX660(LVDA)
LVD2CR1	LVD2IDTSEL [1:0]	電圧監視 2 割り込み発生条件選択 ビット b1 b0 0 0 : VCC または CMPA2 端子 $\geq$ Vdet2(上昇)検出時 0 1 : VCC または CMPA2 端子 $<$ Vdet2(下降)検出時 1 0 : 下降および上昇検出時 1 1 : 設定しないでください	電圧監視 2 割り込み発生条件選択 ビット b1 b0 0 0 : VCC $\geq$ Vdet2(上昇)検出時 0 1 : VCC $<$ Vdet2(下降)検出時 1 0 : 下降および上昇検出時 1 1 : 設定しないでください
LVD2SR	LVD2MON	電圧監視 2 信号モニタフラグ 0 : VCC または CMPA2 端子 $<$ Vdet2 1 : VCC または CMPA2 端子 $\geq$ Vdet2 または LVD2MON 無効	電圧監視 2 信号モニタフラグ 0 : VCC $<$ Vdet2 1 : VCC $\geq$ Vdet2 または LVD2MON 無効
LVCMPCR	EXVCCINP2	電圧検出 2 比較電圧外部入力選択 ビット(注1)	—
LVDLVLR	LVD1LVL[3:0]	電圧検出 1 レベル選択ビット (電圧下降時の標準電圧) b3 b0 0 0 0 0 : 4.29V 0 0 0 1 : 4.16V 0 0 1 0 : 4.03V 0 0 1 1 : 3.86V 0 1 0 0 : 3.10V 0 1 0 1 : 3.00V 0 1 1 0 : 2.90V 0 1 1 1 : 2.80V 1 0 0 0 : 2.68V 1 0 0 1 : 2.59V 1 0 1 0 : 2.48V 1 0 1 1 : 2.20V 1 1 0 0 : 1.96V 1 1 0 1 : 1.86V 上記以外は設定しないでください	電圧検出 1 レベル選択ビット (電圧下降時の標準電圧) b3 b0 0 1 0 0 : 4.57V(Vdet1_0) 0 1 0 1 : 4.47V(Vdet1_1) 0 1 1 0 : 4.32V(Vdet1_2) 1 0 1 0 : 2.93V(Vdet1_3) 1 0 1 1 : 2.88V(Vdet1_4) 上記以外は設定しないでください

レジスタ	ビット	RX140(LVDA ^b)	RX660(LVDA)
LVDLVL ^R	LVD2LVL[1:0] (RX140) LVD2LVL[3:0] (RX660)	電圧検出 2 レベル選択ビット (電圧下降時の標準電圧) b5 b4 0 0 : 4.32V 0 1 : 4.17V 1 0 : 4.03V 1 1 : 3.84V	電圧検出 2 レベル選択ビット (電圧下降時の標準電圧) b7 b4 0 1 0 0 : 4.57V(Vdet2_0) 0 1 0 1 : 4.47V(Vdet2_1) 0 1 1 0 : 4.32V(Vdet2_2) 1 0 1 0 : 2.93V(Vdet2_3) 1 0 1 1 : 2.88V(Vdet2_4) 上記以外は設定しないでください
LVD1CR0	LVD1DFDIS	—	電圧監視 1 デジタルフィルタ無効 モード選択ビット
	LVD1FSAMP [1:0]	—	サンプリングクロック選択ビット
LVD2CR0	LVD2DFDIS	—	電圧監視 2 デジタルフィルタ 無効モード選択ビット
	LVD2FSAMP [1:0]	—	サンプリングクロック選択ビット
	LVD2RN	電圧監視 2 リセットネゲート選択 ビット 0 : VCC または CMPA2 端子 > Vdet2 検出から一定時間 (tLVD2) 経過後にネゲート 1 : 電圧監視 2 リセットアサートから 一定時間 (tLVD2) 経過後に ネゲート	電圧監視 2 リセットネゲート選択 ビット 0 : VCC > Vdet2 検出から一定時間 (tLVD2)経過後にネゲート 1 : LVD2 リセットアサートから一定 時間(tLVD2)経過後にネゲート

注 1. EXVCCINP2 ビットは、LVD1E および LVD2E ビットが共に“0”（電圧検出 1 回路および電圧検出 2 回路無効）の
場合にのみ変更可能です。

2.7 クロック発生回路

表 2.9 にクロック発生回路の概要比較を、表 2.10 にクロック発生回路のレジスタ比較を示します。

表 2.9 クロック発生回路の概要比較

項目	RX140	RX660
用途	• CPU,DTC,ROM および RAM に供給されるシステムクロック(ICLK)の生成 • 周辺モジュールに供給される周辺モジュールクロック(PCLKB, PCLKD)の生成、周辺モジュールクロック(PCLKD)は S12AD 用、周辺モジュールクロック(PCLKB)は、S12AD 以外の周辺モジュール用の動作クロックです。 • FlashIF に供給される FlashIF クロック(FCLK)の生成 • CAC に供給される CAC クロック(CACCLK)の生成 • CAN に供給される CAN クロック(CANMCLK)の生成 • RTC に供給される RTC 専用サブクロック(RTCCLK)の生成 • IWDT に供給される IWDT 専用クロック(IWDTCCLK)の生成 • LPT に供給される LPT クロック(LPTCLK)の生成	• CPU,TFU,DMAC,DTC,コードフラッシュメモリおよび RAM に供給されるシステムクロック(ICLK)の生成 • RSPI、SCI、RSCI、MTU、CANFD に供給される周辺モジュールクロック(PCLKA)の生成 • 周辺モジュールに供給される周辺モジュールクロック(PCLKB)の生成 • S12AD に供給される周辺モジュール(アナログ変換用)クロック(PCLKD)の生成 • FlashIF に供給される FlashIF クロック(FCLK)の生成 • 外部バスに供給される外部バスクロック(BCLK)の生成 • CAC に供給される CAC クロック(CACCLK)の生成 • CANFD に供給される CANFD クロック(CANFDCLK)の生成 • CANFD に供給される CANFD メインクロック(CANFDMCLK)の生成 • RTC に供給される RTC サブクロック(RTCCLK)の生成 • REMC に供給される REMC サブクロック(REMCLK)の生成 • IWDT に供給される IWDT 専用クロック(IWDTCCLK)の生成

項目	RX140	RX660
動作周波数	• ICLK : 48MHz(max) • PCLKB : 32MHz(max) • PCLKD : 48MHz(max) • FCLK : - 1MHz~48MHz (ROM,E2 データフラッシュ P/E 時) - 48MHz(max) (E2 データフラッシュ読み出し時) • CACCLK : 各発振器のクロックと同じ • CANMCLK : 20MHz(max) • RTCCLK : 32.768kHz • IWDTCCLK : 15kHz • LPTCLK : 選択した発振器のクロックと同じ	• ICLK : 120MHz(max) • PCLKA : 120MHz(max) • PCLKB : 60MHz(max) • PCLKD : 8MHz~60MHz (12 ビット A/D コンバータ変換時) • FCLK : - 4MHz~60MHz (コードフラッシュメモリ、データフラッシュメモリ P/E 時) - 60MHz(max) (データフラッシュメモリ読み出し時) • BCLK : 60MHz(max) • BCLK 端子出力 : 40MHz(max) • CACCLK : 各発振器のクロックと同じ • CANFDCLK : 60MHz(max) • CANFDMCLK : 24MHz(max) • RTCCLK : 32.768kHz • REMCLK : 32.768kHz • IWDTCCLK : 120kHz
メインクロック発振器	• 発振子周波数 : 1MHz~20MHz • 外部クロック入力周波数 : 20MHz(max) • 接続できる発振子、または付加回路 : セラミック共振子、水晶振動子 • 接続端子 : EXTAL、XTAL • 発振停止検出機能 : • メインクロックの発振停止検出時、LOCO に切り替える機能、MTU の端子をハイインピーダンスにする機能 • ドライブ能力を切り替える機能	• 発振子周波数 : 8MHz~24MHz • 外部クロック入力周波数 : 24MHz(max) • 接続できる発振子、または付加回路 : セラミック共振子、水晶振動子 • 接続端子 : EXTAL、XTAL • 発振停止検出機能 : • メインクロックの発振停止検出時、LOCO に切り替える機能、MTU の端子をハイインピーダンスにする機能 • ドライブ能力を切り替える機能
サブクロック発振器	• 発振子周波数 : 32.768kHz • 接続できる発振子、または付加回路 : 水晶振動子 • 接続端子 : XCIN、XCOUT • ドライブ能力を切り替える機能	• 発振子周波数 : 32.768kHz • 接続できる発振子、または付加回路 : 水晶振動子 • 接続端子 : XCIN、XCOUT • ドライブ能力を切り替える機能
PLL 回路 (RX140) PLL 周波数 シンセサイザ (RX660)	• 入力クロック源 : メインクロック • 入力分周比 : 1、2、4 分周から選択可能 • 入力周波数 : 4MHz~12MHz • 逡倍比 : 4~12 逡倍(0.5 刻み)から選択可能 • 発振周波数 : 24MHz~48MHz	• 入力クロック源 : メインクロック, HOCO • 入力分周比 : 1、2、3 分周から選択可能 • 入力周波数 : 8MHz~24MHz • 逡倍比 : 10~30 逡倍(0.5 刻み)から選択可能 • 周波数シンセサイザ出力クロック周波数 : 120MHz~240MHz

項目	RX140	RX660
高速オンチップ オシレータ (HOCO)	発振周波数 24MHz、32MHz、48MHz	- 発振周波数： 16MHz/18MHz/20MHz から選択可能 - HOCO 電源制御 - FLL 機能 (サブクロック発振器のない製品では 使用できません。)
低速オンチップ オシレータ (LOCO)	発振周波数：4MHz	発振周波数：240kHz
IWDT 専用オン チップオシレータ	発振周波数：15kHz	発振周波数：120kHz
BCLK 端子の出力 制御機能	—	- BCLK クロック出力または High 出力 の選択が可能 - 出力するクロックは BCLK または BCLK の 2 分周の選択が可能
イベントリンク機 能(出力)	—	メインクロック発振器の発振停止検出
イベントリンク機 能(入力)	—	低速オンチップオシレータへのクロック ソース切り替え

表 2.10 クロック発生回路のレジスタ比較

レジスタ	ビット	RX140	RX660
SCKCR	PCKC[3:0]	—	本 MCU には PCLKC はありません。 “0001b” を設定してください。
	PCKA[3:0]	—	周辺モジュールクロック A(PCLKA) 選択ビット
	BCK[3:0]	—	外部バスクロック(BCLK)選択ビット
	PSTOP1	—	BCLK 端子出力制御ビット
SCKCR2	—	—	システムクロックコントロール レジスタ 2
PLLCR	PLIDIV[1:0]	PLL 入力分周比選択ビット b1 b0 0 0 : 1 分周 0 1 : 2 分周 1 0 : 4 分周 1 1 : 設定しないでください	PLL 入力分周比選択ビット b1 b0 0 0 : 1 分周 0 1 : 2 分周 1 0 : 3 分周 1 1 : 設定しないでください
	PLLSRCSEL	—	PLL クロックソース選択ビット
	STC[5:0]	周波数逡倍率設定ビット b13 b8 000111 : ×4 001000 : ×4.5 001001 : ×5 001010 : ×5.5 001011 : ×6 001100 : ×6.5 001101 : ×7 001110 : ×7.5 001111 : ×8 010000 : ×8.5 010001 : ×9 010010 : ×9.5 010011 : ×10 010100 : ×10.5 010101 : ×11 010110 : ×11.5 010111 : ×12	周波数逡倍率設定ビット b13 b8 010011 : ×10.0 010100 : ×10.5 010101 : ×11.0 010110 : ×11.5 010111 : ×12.0 011000 : ×12.5 011001 : ×13.0 011010 : ×13.5 011011 : ×14.0 011100 : ×14.5 011101 : ×15.0 011110 : ×15.5 011111 : ×16.0

レジスタ	ビット	RX140	RX660
PLLCR	STC[5:0]		1 0 0 0 0 0:×16.5 1 0 0 0 0 1:×17.0 1 0 0 0 1 0:×17.5 1 0 0 0 1 1:×18.0 1 0 0 1 0 0:×18.5 1 0 0 1 0 1:×19.0 1 0 0 1 1 0:×19.5 1 0 0 1 1 1:×20.0 1 0 1 0 0 0:×20.5 1 0 1 0 0 1:×21.0 1 0 1 0 1 0:×21.5 1 0 1 0 1 1:×22.0 1 0 1 1 0 0:×22.5 1 0 1 1 0 1:×23.0 1 0 1 1 1 0:×23.5 1 0 1 1 1 1:×24.0 1 1 0 0 0 0:×24.5 1 1 0 0 0 1:×25.0 1 1 0 0 1 0:×25.5 1 1 0 0 1 1:×26.0 1 1 0 1 0 0:×26.5 1 1 0 1 0 1:×27.0 1 1 0 1 1 0:×27.5 1 1 0 1 1 1:×28.0 1 1 1 0 0 0:×28.5 1 1 1 0 0 1:×29.0 1 1 1 0 1 0:×29.5 1 1 1 0 1 1:×30.0
		上記以外は設定しないでください	上記以外は設定しないでください
BCKCR	—	—	外部バスクロックコントロールレジスタ
HOCOCCR2	—	—	高速オンチップオシレータコントロールレジスタ 2
FLLCR1	—	—	FLL コントロールレジスタ 1
FLLCR2	—	—	FLL コントロールレジスタ 2
OSCOVFSR	SOOVF	—	サブクロック発振安定フラグ
	ILCOVF	—	IWDT 専用クロック発振安定フラグ

レジスタ	ビット	RX140	RX660
MOSCWTCR	MSTS[4:0] (RX140) MSTS[7:0] (RX660)	メインクロック発振器ウェイト時間 設定ビット b4 b0 0 0 0 0 0 : 待ち時間 =0サイクル (0.5μs) 0 0 0 0 1 : 待ち時間 =1024サイクル (256μs) 0 0 0 1 0 : 待ち時間 =2048サイクル (512μs) 0 0 0 1 1 : 待ち時間 =4096サイクル (1.024ms) 0 0 1 0 0 : 待ち時間 =8192サイクル (2.048ms) 0 0 1 0 1 : 待ち時間 =16384サイクル (4.096ms) 0 0 1 1 0 : 待ち時間 =32768サイクル (8.192ms) 0 0 1 1 1 : 待ち時間 =65536サイクル (16.384ms) 0 1 0 0 0 : 待ち時間 =131072サイクル (32.768ms) 上記以外は設定しないでください 待ち時間はLOCO = 4.0MHz (0.25μs,TYP) の場合	メインクロック発振器ウェイト時間 設定ビット MSTS[7:0]ビットの設定値は、待機 時間が確実にメインクロックの発振 安定時間以上になるように fLOCO の最大周波数を使用して、以下の計 算式で求められます。 MSTS[7:0]> [tMAINOSC×(fLOCO_max)+ 16] / 32 (tMAINOSC : メインクロック発振安定時間、 fLOCO_max : fLOCO 最大周波数)
LOFCR	—	低速オンチップオシレータ強制発振 コントロールレジスタ	—
CKOCR	—	CLKOUT出力コントロールレジスタ	—
SOSCWTCR	—	—	サブクロック発振器ウェイト コントロールレジスタ
SOFCR	—	—	サブクロック発振器強制発振 コントロールレジスタ
MOFCR	MODRV21 (RX140) MODRV2 [1:0] (RX660)	メインクロック発振器ドライブ 能力切り替えビット 0 : 1MHz~10MHz 1 : 10MHz~20MHz	メインクロック発振器ドライブ 能力切り替え 2 ビット b5 b4 0 0 : 20.1~24MHz 0 1 : 16.1~20MHz 1 0 : 8.1~16MHz 1 1 : 8MHz
LOCOTRR2	—	低速オンチップオシレータ トリミングレジスタ 2	—
ILOCOTRR	—	IWDT 専用オンチップオシレータ トリミングレジスタ	—
HOCOTRRn	—	高速オンチップオシレータ トリミングレジスタ n (n = 0)	—
HOCOPCR	—	—	高速オンチップオシレータ電源 コントロールレジスタ
SOMCR	—	サブクロック発振器モード コントロールレジスタ	—

2.8 消費電力低減機能

表 2.11 に消費電力低減機能の概要比較を、表 2.12 に各モードにおける遷移および解除方法と動作状態の比較を、表 2.13 に消費電力低減機能のレジスタ比較を示します。

表 2.11 消費電力低減機能の概要比較

項目	RX140	RX660
クロックの切り替えによる消費電力の低減	システムクロック(ICLK)、周辺モジュールクロック(PCLKB)、S12AD 用クロック(PCLKD)、FlashIF クロック(FCLK)に対し、個別に分周比を設定することが可能	システムクロック(ICLK)、周辺モジュールクロック(PCLKA,PCLKB,PCLKD)、外部バスクロック(BCLK)、フラッシュインタフェースクロック(FCLK)に対し、個別に分周比を設定することが可能
BCLK 出力制御機能	—	BCLK 出力または High 出力の選択が可能
モジュールストップ機能	周辺モジュールごとに機能を停止させることが可能	周辺モジュールごとに機能を停止させることが可能
低消費電力状態への遷移機能	CPU、周辺モジュール、発振器を停止させる低消費電力状態にすることが可能	CPU、周辺モジュール、発振器を停止させる低消費電力状態にすることが可能
低消費電力状態	- スリープモード - ディープスリープモード - ソフトウェアスタンバイモード - スヌーズモード	- スリープモード - 全モジュールクロックストップモード - ソフトウェアスタンバイモード - ディープソフトウェアスタンバイモード
動作電力低減機能	- 動作周波数、動作電圧範囲に応じて動作電力制御モードを選択することにより、通常動作時、スリープモード時、ディープスリープモード時、およびスヌーズモード時の消費電力を低減することが可能 - 動作電力制御状態：4 種類 - 高速動作モード - 中速動作モード - 中速動作モード 2 - 低速動作モード	—

表 2.12 各モードにおける遷移および解除方法と動作状態の比較

モード	遷移および解除方法と動作状態	RX140	RX660
スリープモード	遷移方法	制御レジスタ+命令	制御レジスタ+命令
	リセット以外の解除方法	割り込み	割り込み
	解除後の状態	プログラム実行状態 (割り込み処理)	プログラム実行状態 (割り込み処理)
	メインクロック発振器	動作可能	動作可能
	サブクロック発振器	動作可能	動作可能
	高速オンチップオシレータ	動作可能	動作可能
	低速オンチップオシレータ	動作可能	動作可能
	IWDT 専用オンチップオシレータ	動作可能	動作可能
	PLL	動作可能	動作可能
	CPU	停止(保持)	停止(保持)
	RAM	動作可能(保持)	動作可能(保持)
	DTC	動作可能	—
	フラッシュメモリ	動作	動作
	ウォッチドッグタイマ(WDT)	—	停止(保持)
	独立ウォッチドッグタイマ(IWDT)	動作可能	動作可能
	リアルタイムクロック(RTC)	動作可能	動作可能
	ポートアウトプットイネーブル(POE)	—	動作可能
	ローパワータイマ(LPT)	動作可能	—
	リモコン信号受信機能(REMC)	—	動作可能
	8ビットタイマ(ユニット 0, 1)	—	動作可能
	電圧検出回路(LVD)	動作可能	動作可能
	パワーオンリセット回路	動作	動作
	周辺モジュール	動作可能	動作可能
	I/O ポート	動作	動作
	RTCOUNT 出力	動作可能	—
	CLKOUT 出力	動作可能	—
	コンパレータ B	動作可能	—
ディープ スリープモード	遷移方法	制御レジスタ+命令	—
	リセット以外の解除方法	割り込み	—
	解除後の状態	プログラム実行状態 (割り込み処理)	—
	メインクロック発振器	動作可能	—
	サブクロック発振器	動作可能	—
	高速オンチップオシレータ	動作可能	—
	低速オンチップオシレータ	動作可能	—
	IWDT 専用オンチップオシレータ	動作可能	—
	PLL	動作可能	—
	CPU	停止(保持)	—
	RAM	停止(保持)	—
	DTC	停止(保持)	—
	フラッシュメモリ	停止(保持)	—
	独立ウォッチドッグタイマ(IWDT)	動作可能	—
	リアルタイムクロック(RTC)	動作可能	—
	ローパワータイマ(LPT)	動作可能	—

モード	遷移および解除方法と 動作状態	RX140	RX660
ディープ スリープモード	電圧検出回路(LVD)	動作可能	—
	パワーオンリセット回路	動作	—
	周辺モジュール	動作可能	—
	I/O ポート	動作	—
	RTCOOUT 出力	動作可能	—
	CLKOUT 出力	動作可能	—
	コンパレータ B	動作可能	—
全モジュール クロックス トップモード	遷移方法	—	制御レジスタ+命令
	リセット以外の解除方法	—	割り込み
	解除後の状態	—	プログラム実行状態 (割り込み処理)
	メインクロック発振器	—	動作可能
	サブクロック発振器	—	動作可能
	高速オンチップオシレータ	—	動作可能
	低速オンチップオシレータ	—	動作可能
	IWDT 専用オンチップオシレータ	—	動作可能
	PLL	—	動作可能
	CPU	—	停止(保持)
	RAM	—	停止(保持)
	フラッシュメモリ	—	停止(保持)
	ウォッチドッグタイマ(WDT)	—	停止(保持)
	独立ウォッチドッグタイマ(IWDT)	—	動作可能
	リアルタイムクロック(RTC)	—	動作可能
	ポートアウトプットイネーブル(POE)	—	動作可能
	リモコン信号受信機能(REMC)	—	動作可能
	8ビットタイマ(ユニット 0, 1)	—	動作可能
	電圧検出回路(LVD)	—	動作可能
	パワーオンリセット回路	—	動作
	周辺モジュール	—	停止(保持)
	I/O ポート	—	動作
ソフトウェア スタンバイ モード	遷移方法	制御レジスタ+命令	制御レジスタ+命令
	リセット以外の解除方法	割り込み	割り込み
	解除後の状態	プログラム実行状態 (割り込み処理)	プログラム実行状態 (割り込み処理)
	メインクロック発振器	停止	停止
	サブクロック発振器	動作可能	動作可能
	高速オンチップオシレータ	停止	停止
	低速オンチップオシレータ	動作可能	停止
	IWDT 専用オンチップオシレータ	動作可能	動作可能
	PLL	停止	停止
	CPU	停止(保持)	停止(保持)
	RAM	停止(保持)	停止(保持)
	DTC	停止(保持)	—
	フラッシュメモリ	停止(保持)	停止(保持)
	ウォッチドッグタイマ(WDT)	—	停止(保持)
	独立ウォッチドッグタイマ(IWDT)	動作可能	動作可能
	リアルタイムクロック(RTC)	動作可能	動作可能

モード	遷移および解除方法と動作状態	RX140	RX660
ソフトウェアスタンバイモード	ポートアウトプットイネーブル(POE)	—	停止(保持)
	ローパワータイマ(LPT)	動作可能	—
	リモコン信号受信機能(REMC)	—	動作可能
	8ビットタイマ(ユニット 0, 1)	—	停止(保持)
	電圧検出回路(LVD)	動作可能	動作可能
	パワーオンリセット回路	動作	動作
	周辺モジュール	停止(保持)	停止(保持)
	I/O ポート	保持	保持
	RTCOOUT 出力	動作可能	—
	CLKOUT 出力	動作可能	—
	コンパレータ B	動作可能	—
ディープソフトウェアスタンバイモード	遷移方法	—	制御レジスタ+命令
	リセット以外の解除方法	—	割り込み
	解除後の状態	—	プログラム実行状態 (割り込み処理)
	メインクロック発振器	—	停止
	サブクロック発振器	—	動作可能
	高速オンチップオシレータ	—	停止
	低速オンチップオシレータ	—	停止
	IWDT 専用オンチップオシレータ	—	停止(不定)
	PLL	—	停止
	CPU	—	停止(不定)
	RAM	—	停止(不定)
	フラッシュメモリ	—	停止(保持)
	ウォッチドッグタイマ(WDT)	—	停止(不定)
	独立ウォッチドッグタイマ(IWDT)	—	停止(不定)
	リアルタイムクロック(RTC)	—	動作可能
	ポートアウトプットイネーブル(POE)	—	停止(不定)
	リモコン信号受信機能(REMC)	—	停止(不定)
	8ビットタイマ(ユニット 0, 1)	—	停止(不定)
	電圧検出回路(LVD)	—	動作可能
	パワーオンリセット回路	—	動作
	周辺モジュール	—	停止(不定)
	I/O ポート	—	保持
スヌーズモード	遷移方法	ソフトウェアスタンバイモード中にスヌーズ遷移条件発生	—
	リセット以外の解除方法	割り込みまたはスヌーズ終了条件発生	—
	解除後の状態	プログラム実行状態(割り込み処理)またはソフトウェアスタンバイモード	—
	メインクロック発振器	動作可能	—
	サブクロック発振器	動作可能	—
	高速オンチップオシレータ	動作可能	—

モード	遷移および解除方法と動作状態	RX140	RX660
スヌーズモード	低速オンチップオシレータ	動作可能	—
	IWDT 専用オンチップオシレータ	動作可能	—
	PLL	動作可能	—
	CPU	停止(保持)	—
	RAM	動作可能(保持)	—
	DTC	動作可能	—
	フラッシュメモリ	停止(保持)	—
	独立ウォッチドッグタイマ (IWDT)	動作可能	—
	リアルタイムクロック (RTC)	動作可能	—
	ローパワータイマ (LPT)	動作可能	—
	電圧検出回路 (LVD)	動作可能	—
	パワーオンリセット回路	動作	—
	周辺モジュール	動作可能	—
	I/O ポート	動作	—
	RTCOULT 出力	動作可能	—
	CLKOUT 出力	動作可能	—
	コンパレータ B	動作可能	—

動作可能は制御レジスタの設定によって、動作/停止を制御可能であることを示します。

停止(保持)は、内部レジスタ値保持、内部状態は動作中断を示します。

停止(不定)は、内部レジスタ値不定、内部状態は電源オフを示します。

表 2.13 消費電力低減機能のレジスタ比較

レジスタ	ビット	RX140	RX660
SBYCR	OPE	—	出力ポート許可ビット
	SSBY	ソフトウェアスタンバイビット 0 : WAIT命令実行後、スリープモード またはディープスリープモードに 遷移 1 : WAIT命令実行後、ソフトウェア スタンバイモードに遷移	ソフトウェアスタンバイビット 0 : WAIT命令実行後、スリープモード または 全モジュールクロック ストップモード に移行 1 : WAIT命令実行後、ソフトウェア スタンバイモードに移行
MSTPCRA	MSTPA0	—	コンペアマッチタイマW(ユニット1) モジュールストップ設定ビット
	MSTPA1	—	コンペアマッチタイマW(ユニット0) モジュールストップ設定ビット
	MSTPA9	マルチファンクションタイマパルス ユニットモジュールストップ設定 ビット 対象モジュール : MTU0~MTU5 0 : モジュールストップ状態の解除 1 : モジュールストップ状態へ遷移	マルチファンクションタイマパルス ユニット 3 モジュールストップ設定 ビット 対象モジュール : MTU3 0 : モジュールストップ状態の解除 1 : モジュールストップ状態へ遷移
	MSTPA14	—	コンペアマッチタイマ(ユニット1) モジュールストップ設定ビット
	MSTPA24	—	モジュールストップA24設定ビット
	MSTPA27	—	モジュールストップA27設定ビット
	MSTPA28	データ転送コントローラモ ジュールストップ設定ビット 対象モジュール : DTC 0 : モジュールストップ状態の解除 1 : モジュールストップ状態へ遷移	DMAコントローラ /データ転送ファ コントローラモジュールストップ設定 ビット 対象モジュール : DMAC /DTC 0 : モジュールストップ状態の解除 1 : モジュールストップ状態へ遷移
	MSTPA29	—	モジュールストップA29設定ビット
	ACSE	—	全モジュールクロックストップモード 許可ビット
MSTPCRB	MSTPB0	CANモジュールストップ設定ビット	—
	MSTPB8	ELCモジュールストップ設定ビット	—
	MSTPB10	コンパレータBモジュールストップ設定 ビット	コンパレータ C モジュールストップ設定 ビット
	MSTPB24	—	シリアルコミュニケーションインタ フェース7モジュールストップ設定 ビット
	MSTPB27	—	シリアルコミュニケーションインタ フェース4モジュールストップ設定 ビット
	MSTPB28	—	シリアルコミュニケーションインタ フェース3モジュールストップ設定 ビット
	MSTPB29	—	シリアルコミュニケーションインタ フェース2モジュールストップ設定 ビット

レジスタ	ビット	RX140	RX660
MSTPCRB	MSTPB31	—	シリアルコミュニケーション インタフェース0モジュールストップ 設定ビット
MSTPCRC	MSTPC0	RAMモジュールストップ設定ビット 対象モジュール： RAM(0000 0000h~0000 FFFFh)	RAM モジュールストップ設定ビット 対象モジュール： RAM(0000 0000h~ 0001 FFFFh)
	MSTPC17	—	I ² C バスインタフェース 2 モジュール ストップ設定ビット
	MSTPC24	—	シリアルコミュニケーションインタ フェース 11 モジュールストップ設定 ビット
	MSTPC25	—	シリアルコミュニケーションインタ フェース 10 モジュールストップ設定 ビット
	DSLPE	ディープスリープモード許可ビット	—
MSTPCRD	MSTPD2	—	シリアルコミュニケーションインタ フェース11モジュールストップ設定 ビット
	MSTPD3	—	シリアルコミュニケーションインタ フェース10モジュールストップ設定 ビット
	MSTPD7	—	リモコン信号受信機能モジュール ストップ設定ビット
	MSTPD10	タッチセンサコントロールユニット モジュールストップ設定ビット	CANFDモジュールストップ設定ビット
	MSTPD29	真正乱数生成器モジュールストップ設 定ビット	—
	MSTPD30	AESハードウェアアクセラレータモ ジュールストップ設定ビット	—
OPCCR	—	動作電力コントロールレジスタ	—
SOPCCR	—	サブ動作電力コントロールレジスタ	—
RSTCKCR	RSTCKSEL [2:0]	スリープモード復帰クロックソース 選択ビット b2 b0 0 0 0 : LOCO 選択 0 0 1 : HOCO 選択 (注1) 0 1 0 : メインクロック発振器選択 RSTCKEN ビットが“1”のとき、上記 以外は設定しないでください	スリープモード復帰クロックソース 選択ビット b2 b0 0 0 1 : HOCO 選択 0 1 0 : メインクロック発振器選択 RSTCKEN ビットが“1”のとき、上記 以外は設定しないでください
SNZCR	—	スヌーズコントロールレジスタ	—
SNZCR2	—	スヌーズコントロールレジスタ 2	—
DPSBYCR	—	—	ディープスタンバイコントロール レジスタ
DPSIER0	—	—	ディープスタンバイインタラプト イネーブルレジスタ 0
DPSIER1	—	—	ディープスタンバイインタラプトイ ネーブルレジスタ 1
DPSIER2	—	—	ディープスタンバイインタラプトイ ネーブルレジスタ 2

レジスタ	ビット	RX140	RX660
DPSIFR0	—	—	ディープスタンバイインタラプト フラグレジスタ 0
DPSIFR1	—	—	ディープスタンバイインタラプト フラグレジスタ 1
DPSIFR2	—	—	ディープスタンバイインタラプト フラグレジスタ 2
DPSIEGR0	—	—	ディープスタンバイインタラプト エッジレジスタ 0
DPSIEGR1	—	—	ディープスタンバイインタラプト エッジレジスタ 1
DPSIEGR2	—	—	ディープスタンバイインタラプト エッジレジスタ 2
DPSBKRY	—	—	ディープスタンバイバックアップ レジスタ y(y = 0~31)

注 1. このレジスタは PRCR.PRC1 ビットを“1”(書き込み許可)にした後で書き換えてください。

2.9 レジスタライトプロテクション機能

表 2.14 にレジスタライトプロテクション機能の概要比較を、表 2.15 にレジスタライトプロテクション機能のレジスタ比較を示します。

表 2.14 レジスタライトプロテクション機能の概要比較

項目	RX140	RX660
PRC0 ビット	クロック発生回路関連レジスタ SCKCR, SCKCR3, PLLCR, PLLCR2, MOSCCR, SOSCCR, LOCOCR, ILOCOCR, HOCOCR, LOFCR, OSTDCR, OSTDSR, CKOCR, LOCOTRR2, ILOCOTRR, HOCOTRR0, SOMCR	クロック発生回路関連レジスタ SCKCR, SCKCR2, SCKCR3, PLLCR, PLLCR2, BCKCR, MOSCCR, SOSCCR, LOCOCR, ILOCOCR, HOCOCR, HOCOCR2, FLLCR1, FLLCR2, OSTDCR, OSTDSR
PRC1 ビット	- 動作モード関連レジスタ SYSCR1 - 消費電力低減機能関連レジスタ SBYCR, MSTPCRA, MSTPCRB, MSTPCRC, MSTPCRD, OPCCR, RSTCKCR, SOPCCR, SNZCR, SNZCR2 - クロック発生回路関連レジスタ MOFCR, MOSCWTCR - ソフトウェアリセットレジスタ SWRR	- 動作モード関連レジスタ SYSCR0, SYSCR1, VOLSR - 消費電力低減機能関連レジスタ SBYCR, MSTPCRA, MSTPCRB, MSTPCRC, MSTPCRD, RSTCKCR, DPSBYCR, DPSIER0~2, DPSIFR0~2, DPSIEGR0~2 - クロック発生回路関連レジスタ MOSCWTCR, SOSCWTCR, MOFCR, SOFCR, HOCOPCR - ソフトウェアリセットレジスタ SWRR
PRC2 ビット	ローパワータイマ関連レジスタ LPTCR1, LPTCR2, LPTCR3, LPTPRD, LPCMR0, LPCMR1, LPWUCR	—
PRC3 ビット	LVD 関連レジスタ LVCMPCCR, LVDLVLR, LVD1CR0, LVD1CR1, LVD1SR, LVD2CR0, LVD2CR1, LVD2SR	LVD 関連レジスタ LVCMPCCR, LVDLVLR, LVD1CR0, LVD1CR1, LVD1SR, LVD2CR0, LVD2CR1, LVD2SR

表 2.15 レジスタライトプロテクション機能のレジスタ比較

レジスタ	ビット	RX140	RX660
PRCR	PRC2	プロテクトビット 2	—

2.10 割り込みコントローラ

表 2.16 に割り込みコントローラの概要比較を、表 2.17 に割り込みコントローラのレジスタ比較を示します。

表 2.16 割り込みコントローラの概要比較

項目		RX140(ICUb)	RX660(ICUF)
割り込み	周辺機能 割り込み	- 周辺モジュールからの割り込み - 割り込み検出 : エッジ検出/レベル検出 - 接続している周辺モジュールの 要因ごとの検出方法は固定	- 周辺モジュールからの割り込み - 割り込みの検出方法 : エッジ検出またはレベル検出 (割り込み要因ごとに検出方法は 固定) - グループ割り込み : 複数の割り込み要因をグループ化 し、1 つの割り込み要因として 扱う機能^(注 1) - グループ IE0 割り込み : ICLK を動作クロックとする コプロセッサの割り込み要因 (エッジ検出) - グループ BE0 割り込み : PCLKB を動作クロックとす る周辺モジュールの割り込み 要因(エッジ検出) - グループ BL0/BL1/BL2 割り込み : PCLKB を動作クロックとす る周辺モジュールの割り込み 要因(レベル検出) - グループ AL0/AL1 割り込み : PCLKA を動作クロックとす る周辺モジュールの割り込み 要因(レベル検出) - 選択型割り込み B : 割り込みベクタ番号 128~207 に、 PCLKB を動作クロックとする 周辺モジュールの割り込み要因 からそれぞれ任意の 1 つを割り 当てることが可能 - 選択型割り込み A : 割り込みベクタ番号 208~255 に、PCLKA を動作クロックとす る周辺モジュールの割り込み要因 からそれぞれ任意の 1 つを 割り当てることが可能

項目		RX140(ICUb)	RX660(ICUF)
割り込み	外部端子 割り込み	- IRQ0～IRQ7 端子からの割り込み - 要因数：8 - 割り込み検出： Low/立ち下がりエッジ/立ち上がりエッジ/両エッジを要因ごとに設定可能 - デジタルフィルタ機能：あり	- IRQi 端子(i = 0～15)への入力信号による割り込み - 割り込み検出： Low レベル、立ち下がりエッジ、立ち上がりエッジ、両エッジを要因ごとに設定可能 - デジタルフィルタを使用することにより、ノイズを除去することが可能
	ソフト ウェア 割り込み	- レジスタ書き込みによる割り込み - 要因数：1	- レジスタへの書き込みにより、割り込み要求を発生させることが可能 - 要因数：2
	イベント リンク 割り込み	ELC イベントより、ELSR8I、ELSR18I 割り込みを発生	—
	割り込み 優先順位	レジスタにより優先順位を設定	割り込み要因プライオリティレジスタ r(IPRr)(r = 000～255)により優先レベルを設定
	高速割り込み 機能	CPU の割り込み処理を高速化可能。 1 要因にのみ設定	CPU の割り込み応答時間を短縮可能。 1 つの割り込み要因にのみ設定可能
	DTC、 DMAC 制御	割り込み要因により DTC の起動が可能	割り込み要因により DTC や DMAC の起動が可能
ノンマスク ブル割り込み	NMI 端子 割り込み	- NMI 端子からの割り込み - 割り込み検出： - 立ち下りエッジ - 立ち上がりエッジ - デジタルフィルタ機能：あり	- NMI 端子への入力信号による割り込み - 割り込み検出： - 立ち下りエッジ - 立ち上がりエッジ - デジタルフィルタを使用することにより、ノイズを除去することが可能
	発振停止 割り込み	発振停止検出時の割り込み	メインクロック発振器の停止を検出したときの割り込み
	WDT アンダ フロー/リフ レッシュエ ラー割り込 み	—	ウォッチドッグタイマがアンダフローしたとき、またはリフレッシュエラーが発生したときの割り込み
	IWDT アンダ フロー/リフ レッシュエ ラー	ダウンカウンタがアンダフローしたとき、もしくはリフレッシュエラーが発生したときの割り込み	独立ウォッチドッグタイマがアンダフローしたとき、またはリフレッシュエラーが発生したときの割り込み
	電圧監視 1 割り込み	電圧検出回路 1 (LVD1)の電圧監視割り込み	電圧検出回路 1 (LVD1)からの割り込み
	電圧監視 2 割り込み	電圧検出回路 2 (LVD2)の電圧監視割り込み	電圧検出回路 2 (LVD2)からの割り込み
	RAM エラー 割り込み	—	RAM のパリティチェックエラーを検出したときの割り込み
低消費電力 状態からの 復帰	スリープ モード	すべてのノンマスクブル割り込み、すべての割り込みで復帰	すべての割り込み要因で復帰

項目		RX140(ICUb)	RX660(ICUF)
低消費電力状態からの復帰	ディープスリープモード	すべてのノンマスカブル割り込み、すべての割り込みで復帰	—
	全モジュールクロックストップモード	—	NMI 端子割り込み、外部端子割り込み、周辺機能割り込み(電圧監視 1、電圧監視 2、発振停止検出、RTC アラーム、RTC 周期、IWDTC、REMC 割り込み、選択型割り込み 146～157)で復帰
	ソフトウェアスタンバイモード	発振停止検出割り込みを除くノンマスカブル割り込み、外部端子割り込み(IRQ0～IRQ7)、周辺機能割り込み(電圧監視 1、電圧監視 2、RTC アラーム/周期)、ELSR8I 割り込み(LPT 専用割り込み)で復帰	NMI 端子割り込み、外部端子割り込み、周辺機能割り込み(電圧監視 1、電圧監視 2、RTC アラーム、RTC 周期、IWDTC、REMC 割り込み)で復帰
	ディープソフトウェアスタンバイモード	—	NMI 端子割り込み、一部の外部端子割り込み、周辺機能割り込み(電圧監視 1、電圧監視 2、RTC アラーム、RTC 周期)で復帰
	スヌーズモード	発振停止検出割り込みを除くノンマスカブル割り込み、外部端子割り込み(IRQ0～IRQ7)、周辺機能割り込み(電圧監視 1、電圧監視 2、RTC アラーム/周期)、SNZI 割り込み(スヌーズ解除割り込み)で復帰	—

注 1. 割り込み要因が割り当てられていないグループは予約です。また、そのグループに対応するレジスタは存在しません。

表 2.17 割り込みコントローラのレジスタ比較

レジスタ	ビット	RX140(ICUb)	RX660(ICUF)
SWINTR2R	—	—	ソフトウェア割り込み 2 起動レジスタ
DTCErN	DTCE	DTC 転送要求許可ビット (n = 027～255) 0 : CPU への割り込み要因に設定する 1 : DTC の起動要因に設定する	DTC 転送要求許可ビット (n = 026～255) 0 : CPU への割り込み要因に設定する、または DMAC の起動要因に設定する 1 : DTC の起動要因に設定する
DMRSRm	—	—	DMAC 起動要因選択レジスタ m
IRQCRi	—	IRQ コントロールレジスタ i (i = 0～7)	IRQ コントロールレジスタ i (i = 0～15)
IRQFLTE1	—	—	IRQ 端子デジタルフィルタ許可レジスタ 1
IRQFLTC1	—	—	IRQ 端子デジタルフィルタ設定レジスタ 1
NMISR	WDTST	—	WDT アンダフロー/リフレッシュエラーステータスフラグ
	RAMST	—	RAM エラー割り込みステータスフラグ
NMIER	WDTEN	—	WDT アンダフロー/リフレッシュエラー許可ビット
	RAMEN	—	RAM エラー割り込み許可ビット
NMICLR	WDTCLR	—	WDT クリアビット

レジスタ	ビット	RX140(ICUb)	RX660(ICUF)
GRPBL0 GRPBL1 GRPBL2	—	—	グループ BL0/BL1/BL2 割り込み 要求レジスタ
GRPAL0	—	—	グループ AL0 割り込み要求レジスタ
GENBL0 GENBL1 GENBL2	—	—	グループ BL0/BL1/BL2 割り込み 要求許可レジスタ
GENAL0	—	—	グループ AL0 割り込み要求許可 レジスタ
PIBRk	—	—	選択型割り込み B 要求レジスタ k (k = 0h,1h,5h,6h,8h~Ah,Ch,Dh)
PIARk	—	—	選択型割り込み A 要求レジスタ k (k = 0h~5h,Bh,Ch)
SLIBXRn	—	—	選択型割り込み B 要因選択レジスタ Xn (n = 128~143)
SLIBRn	—	—	選択型割り込み B 要因選択レジスタ n (n = 144~207)
SLIARn	—	—	選択型割り込み A 要因選択レジスタ n (n = 208~255)
SLIPRCR	—	—	選択型割り込み要因選択レジスタ 書き込み保護レジスタ

2.11 バス

表 2.18 にバスの概要比較を、
表 2.19 にバスのレジスタ比較を示します。

表 2.18 バスの概要比較

項目		RX140	RX660
CPU バス	命令バス	• CPU(命令)を接続 • 内蔵メモリを接続 (RAM,ROM) • システムクロック(ICLK)に同期して動作	• CPU(命令)を接続 • 内蔵メモリを接続 (RAM,コードフラッシュメモリ) • システムクロック(ICLK)に同期して動作
	オペランドバス	• CPU(オペランド)を接続 • 内蔵メモリを接続 (RAM,ROM) • システムクロック(ICLK)に同期して動作	• CPU(オペランド)を接続 • 内蔵メモリを接続 (RAM,コードフラッシュメモリ) • システムクロック(ICLK)に同期して動作
メモリバス	メモリバス 1	• RAM を接続	• RAM を接続
	メモリバス 2	• ROM を接続	• コードフラッシュメモリを接続
内部メインバス	内部メインバス 1	• CPU を接続 • システムクロック(ICLK)に同期して動作	• CPU を接続 • システムクロック(ICLK)に同期して動作
	内部メインバス 2	• 内蔵メモリを接続 (RAM,ROM) • システムクロック(ICLK)に同期して動作	• DTC,DMAC を接続 • 内蔵メモリを接続 (RAM,コードフラッシュメモリ) • システムクロック(ICLK)に同期して動作
内部周辺バス	内部周辺バス1	• 周辺機能(DTC,割り込みコントローラ,バスエラー監視部)を接続 • システムクロック(ICLK)に同期して動作	• 周辺機能(TFU,DTC,DMAC,割り込みコントローラ,バスエラー監視部)を接続 • システムクロック(ICLK)に同期して動作
	内部周辺バス2	• 周辺機能を接続 • 周辺モジュールクロック(PCLKB)に同期して動作	• 周辺機能(内部周辺バス 1,3,4,5 以外の周辺機能)を接続 • 周辺モジュールクロック(PCLKB)に同期して動作
	内部周辺バス3	• 周辺機能(CTSU,RSCAN)を接続 • 周辺モジュールクロック(PCLKB)に同期して動作	• 周辺機能(DOC,REMC,CANFD,CMPC)を接続 • 周辺モジュールクロック(PCLKB)に同期して動作
	内部周辺バス4	—	• 周辺機能(MTU,RSPI,SCIi)を接続 • 周辺モジュールクロック(PCLKA)に同期して動作
	内部周辺バス5	—	• 周辺機能(RSCI,CANFD)を接続 • 周辺モジュールクロック(PCLKA)に同期して動作
	内部周辺バス6	• ROM(P/E 時)、E2 データフラッシュを接続 • FlashIF クロック(FCLK)に同期して動作	• コードフラッシュメモリ(P/E 時)、データフラッシュを接続 • FlashIF クロック(FCLK)に同期して動作
外部バス	CS領域	—	• 外部デバイスを接続 • 外部バスクロック(BCLK)に同期して動作

表 2.19 バスのレジスタ比較

レジスタ	ビット	RX140	RX660
CSnCR	—	—	CSn 制御レジスタ (n = 0~3)
CSnREC	—	—	CSn リカバリサイクル設定レジスタ (n = 0~3)
CSRECEN	—	—	CS リカバリサイクル挿入許可レジスタ
CSnMOD	—	—	CSn モードレジスタ (n = 0~3)
CSnWCR1	—	—	CSn ウェイト制御レジスタ 1 (n = 0~3)
CSnWCR2	—	—	CSn ウェイト制御レジスタ 2 (n = 0~3)
BERSR1	MST[2:0]	バスマスタコードビット b6 b4 0 0 0 : CPU 0 0 1 : 予約 0 1 0 : 予約 0 1 1 : DTC 1 0 0 : 予約 1 0 1 : 予約 1 1 0 : 予約 1 1 1 : 予約	バスマスタコードビット b6 b4 0 0 0 : CPU 0 0 1 : 予約 0 1 0 : 予約 0 1 1 : DTC/DMAC 1 0 0 : 予約 1 0 1 : 予約 1 1 0 : 予約 1 1 1 : 予約
BUSPRI	BPHB[1:0]	—	内部周辺バス 4、5 プライオリティ制御ビット
	BPEB[1:0]	—	外部バスプライオリティ制御ビット

2.12 イベントリンクコントローラ

表 2.20 にイベントリンクコントローラの概要比較を、表 2.21 にイベントリンクコントローラのレジスタ比較を、表 2.22 に ELSRn レジスタと周辺モジュールの対応を、表 2.23 に ELSRn.ELS[7:0]に設定するイベント信号名と信号番号の対応を示します。

表 2.20 イベントリンクコントローラの概要比較

項目	RX140(ELC)	RX660(ELC)
イベントリン ALEOE ク機能	48 種類のイベント信号を、直接周辺モジュールへリンク可能 - タイマ系の周辺モジュールは、イベント信号入力時の動作を選択可能 - ポート B のイベントリンク動作が可能 - シングルポート : 指定した 1 本のポートにイベントリンクの動作設定が可能 - ポートグループ : 最大 8 本あるポートの内、指定した複数本のポートをグループ化してイベントリンクの動作設定が可能	83 種類のイベント信号を、直接周辺モジュールへリンク可能 - タイマ系の周辺モジュールは、イベント信号入力時の動作を選択可能 - ポート B、ポート E のイベントリンク動作が可能 - シングルポート : 指定した 1 本のポートにイベントリンクの動作設定が可能 - ポートグループ : 最大 8 本あるポートの内、指定した複数本のポートをグループ化してイベントリンクの動作設定が可能
消費電力低減機能	モジュールストップ状態への遷移が可能	モジュールストップ状態への遷移が可能

表 2.21 イベントリンクコントローラのレジスタ比較

レジスタ	ビット	RX140(ELC)	RX660(ELC)
ELSRn	—	イベントリンク設定レジスタ n (n = 1~4, 7, 8, 10, 12, 14~16, 18, 20, 22, 24, 25)	イベントリンク設定レジスタ n (n = 0, 3, 4, 7, 10~13, 15, 16, 18~28, 30, 31, 32, 56)
	ELS[7:0]	イベントリンク選択ビット 00h : 該当する周辺モジュールへのイベントの出力は無効 08h~6Ah : リンクするイベント信号の番号を指定 上記以外は設定しないでください	イベントリンク選択ビット 00h : 該当する周辺モジュールへのイベント信号の出力は無効 01h~F1h : リンクするイベント信号の番号を指定 上記以外は設定しないでください
ELOPA	MTU0MD [1:0]	—	MTU0 動作選択ビット
	MTU1MD [1:0]	MTU1 動作選択ビット	—
	MTU2MD [1:0]	MTU2 動作選択ビット	—
ELOPC	LPTMD[1:0]	LPT 動作選択ビット	—

レジスタ	ビット	RX140(ELC)	RX660(ELC)
ELOPD	TMR1MD [1:0]	—	TMR1 動作選択ビット
	TMR3MD [1:0]	—	TMR3 動作選択ビット
ELOPE	—	—	イベントリンクオプション設定 レジスタ E
PGR1 (RX140) PGRn (RX660)	—	ポートグループ指定レジスタ 1	ポートグループ指定レジスタ n (n = 1,2)
PGC1 (RX140) PGCn (RX660)	—	ポートグループコントロールレジスタ 1	ポートグループコントロールレジスタ n (n = 1,2)
PDBF1 (RX140) PDBFn (RX660)	—	ポートバッファレジスタ 1	ポートバッファレジスタ n(n = 1,2)
PELm	—	イベント接続ポート指定レジスタ m (m = 0, 1)	イベント接続ポート指定レジスタ m (m = 0~3)
	PSP[1:0]	ポート番号指定ビット b4 b3 0 0 : 設定無効 0 1 : ポート B(PGR1 レジスタに対応) 1 0 : 設定しないでください 1 1 : 設定しないでください	ポート番号指定ビット b4 b3 0 0 : 設定無効 0 1 : ポート B(PGR1 レジスタに対応) 1 0 : ポート E(PGR2 レジスタに対応) 1 1 : 設定しないでください

表 2.22 ELSRn レジスタと周辺モジュールの対応

レジスタ	RX140(ELC)	RX660(ELC)
ELSR0	—	MTU0
ELSR1	MTU1	—
ELSR2	MTU2	—
ELSR3	MTU3	MTU3
ELSR4	MTU4	MTU4
ELSR7	CMT1	CMT1
ELSR8	ICU(LPT 専用割り込み)	—
ELSR10	TMR0	TMR0
ELSR11	—	TMR1
ELSR12	TMR2	TMR2
ELSR13	—	TMR3
ELSR14	CTSU	—
ELSR15	S12AD	S12AD(ELCTRG00N)
ELSR16	DA0	DA0
ELSR18	ICU(割り込み 1)	ICU(割り込み 1)
ELSR19	—	ICU(割り込み 2)
ELSR20	出力ポートグループ 1	出力ポートグループ 1
ELSR21	—	出力ポートグループ 2
ELSR22	入力ポートグループ 1	入力ポートグループ 1

レジスタ	RX140(ELC)	RX660(ELC)
ELSR23	—	入力ポートグループ 2
ELSR24	シングルポート 0	シングルポート 0
ELSR25	シングルポート 1	シングルポート 1
ELSR26	—	シングルポート 2
ELSR27	—	シングルポート 3
ELSR28	—	クロックソースを LOCO へ切り替え
ELSR30	—	MTU6
ELSR31	—	MTU7
ELSR32	—	MTU8
ELSR56	—	S12AD(ELCTRG01N)

表 2.23 ELSRn.ELS[7:0]に設定するイベント信号名と信号番号の対応

ELS[7:0] ビットの値	RX140(ELC)	RX660(ELC)
01h	—	MTU0・コンペアマッチ 0A
02h	—	MTU0・コンペアマッチ 0B
03h	—	MTU0・コンペアマッチ 0C
04h	—	MTU0・コンペアマッチ 0D
05h	—	MTU0・コンペアマッチ 0E
06h	—	MTU0・コンペアマッチ 0F
07h	—	MTU0・オーバフロー
08h	MTU1・コンペアマッチ 1A	—
09h	MTU1・コンペアマッチ 1B	—
0Ah	MTU1・オーバフロー	—
0Bh	MTU1・アンダフロー	—
0Ch	MTU2・コンペアマッチ 2A	—
0Dh	MTU2・コンペアマッチ 2B	—
0Eh	MTU2・オーバフロー	—
0Fh	MTU2・アンダフロー	—
10h	MTU3・コンペアマッチ 3A	MTU3・コンペアマッチ 3A
11h	MTU3・コンペアマッチ 3B	MTU3・コンペアマッチ 3B
12h	MTU3・コンペアマッチ 3C	MTU3・コンペアマッチ 3C
13h	MTU3・コンペアマッチ 3D	MTU3・コンペアマッチ 3D
14h	MTU3・オーバフロー	MTU3・オーバフロー
15h	MTU4・コンペアマッチ 4A	MTU4・コンペアマッチ 4A
16h	MTU4・コンペアマッチ 4B	MTU4・コンペアマッチ 4B
17h	MTU4・コンペアマッチ 4C	MTU4・コンペアマッチ 4C
18h	MTU4・コンペアマッチ 4D	MTU4・コンペアマッチ 4D
19h	MTU4・オーバフロー	MTU4・オーバフロー
1Ah	MTU4・アンダフロー	MTU4・アンダフロー
1Eh	—	MTU6・コンペアマッチ 6A
1Fh	CMT1・コンペアマッチ 1	MTU6・コンペアマッチ 6B
20h	—	MTU6・コンペアマッチ 6C
21h	—	MTU6・コンペアマッチ 6D
22h	TMR0・コンペアマッチ A0	MTU6・オーバフロー
23h	TMR0・コンペアマッチ B0	MTU7・コンペアマッチ 7A

ELS[7:0] ビットの値	RX140(ELC)	RX660(ELC)
24h	TMR0・オーバフロー	MTU7・コンペアマッチ 7B
25h	—	MTU7・コンペアマッチ 7C
26h	—	MTU7・コンペアマッチ 7D
27h	—	MTU7・オーバフロー
28h	TMR2・コンペアマッチ A2	MTU7・アンダフロー
29h	TMR2・コンペアマッチ B2	MTU8・コンペアマッチ 8A
2Ah	TMR2・オーバフロー	MTU8・コンペアマッチ 8B
2Bh	—	MTU8・コンペアマッチ 8C
2Ch	—	MTU8・コンペアマッチ 8D
2Dh	—	MTU8・オーバフロー
32h	LPT・コンペアマッチ 0	—
33h	LPT・コンペアマッチ 1	—
34h	S12AD・比較条件成立	—
35h	S12AD・比較条件不成立	—
37h	—	CMT1・コンペアマッチ 1
3Ah	SCI5・エラー (受信エラー・エラーシグナル検出)	—
3Bh	SCI5・受信データフル	—
3Ch	SCI5・送信データエンプティ	TMR0・コンペアマッチ A0
3Dh	SCI5・送信完了	TMR0・コンペアマッチ B0
3Eh	—	TMR0・オーバフロー
3Fh	—	TMR1・コンペアマッチ A1
40h	—	TMR1・コンペアマッチ B1
41h	—	TMR1・オーバフロー
42h	—	TMR2・コンペアマッチ A2
43h	—	TMR2・コンペアマッチ B2
44h	—	TMR2・オーバフロー
45h	—	TMR3・コンペアマッチ A3
46h	—	TMR3・コンペアマッチ B3
47h	—	TMR3・オーバフロー
4Eh	RIIC0・通信エラー、イベント発生	—
4Fh	RIIC0・受信データフル	—
50h	RIIC0・送信データエンプティ	—
51h	RIIC0・送信終了	—
58h	S12AD・A/D 変換終了	—
59h	コンパレータ B0・比較結果変化	—
5Ah	コンパレータ B0・B1 共通比較結果変化	—
5Bh	LVD1・電圧検出	—
61h	DTC・転送終了	—
63h	入力ポートグループ 1・入力エッジ検出	—
65h	シングル入力ポート 0・入力エッジ検出	—
66h	シングル入力ポート 1・入力エッジ検出	—
69h	ソフトウェアイベント	—
6Ah	DOC・データ演算条件成立	—
ACh	—	RTC・周期イベント(1/256 秒、1/128 秒、 1/64 秒、1/32 秒、1/16 秒、1/8 秒、1/4 秒、 1/2 秒、1 秒、2 秒から選択)

ELS[7:0] ビットの値	RX140(ELC)	RX660(ELC)
AFh	—	IWDT・アンダフロー・リフレッシュエラー
B8h	—	SCI5・エラー (受信エラー・エラーシグナル検出)
B9h	—	SCI5・受信データフル
BAh	—	SCI5・送信データエンプティ
BBh	—	SCI5・送信完了
CCh	—	RIIC0・通信エラー、イベント発生
CDh	—	RIIC0・受信データフル
CEh	—	RIIC0・送信データエンプティ
CFh	—	RIIC0・送信終了
D0h	—	RSPI0・エラー (モードフォルト・オーバラン・アンダラン・パリティエラー)
D1h	—	RSPI0・アイドル
D2h	—	RSPI0・受信バッファフル
D3h	—	RSPI0・送信バッファエンプティ
D4h	—	RSPI0・送信完了
D6h	—	S12AD・A/D 変換終了
DCh	—	コンパレータ C0・比較結果変化
DDh	—	コンパレータ C1・比較結果変化
DEh	—	コンパレータ C2・比較結果変化
DFh	—	コンパレータ C3・比較結果変化
E2h	—	LVD1・電圧検出
E3h	—	LVD2・電圧検出
E4h	—	DMAC0・転送終了
E5h	—	DMAC1・転送終了
E6h	—	DMAC2・転送終了
E7h	—	DMAC3・転送終了
E8h	—	DTC・転送終了
E9h	—	クロック発生回路・発振停止検出
EAh	—	入力ポートグループ 1・入力エッジ検出
EBh	—	入力ポートグループ 2・入力エッジ検出
ECh	—	シングル入力ポート 0・入力エッジ検出
EDh	—	シングル入力ポート 1・入力エッジ検出
EEh	—	シングル入力ポート 2・入力エッジ検出
EFh	—	シングル入力ポート 3・入力エッジ検出
F0h	—	ソフトウェアイベント
F1h	—	DOC・データ演算条件成立

2.13 I/O ポート

表 2.24～表 2.26 に I/O ポートの概要比較を、表 2.27 に I/O ポートの機能比較を、表 2.29 に I/O ポートのレジスタ比較を示します。

表 2.24 I/O ポートの概要比較(80 ピン)

ポートシンボル	RX140(80 ピン)	RX660(80 ピン)
PORT0	P03～P07	P03 ^(注1) ～P07
PORT1	P12～P17	P12～P17
PORT2	P20,P21,P26,P27	P20,P21,P26,P27
PORT3	P30～P32,P34～P37	P30～P32,P34～P37
PORT4	P40～P47	P40～P47
PORT5	P54,P55	P54,P55
PORTA	PA0～PA6	PA0～PA6
PORTB	PB0～PB7	PB0～PB7
PORTC	PC0～PC7	PC2～PC7
PORTD	PD0～PD2	PD0～PD2
PORTE	PE0～PE5	PE0～PE5
PORTG	PG7	なし
PORTH	PH0～PH3,PH6,PH7	PH0～PH3,PH6 ^(注2) ,PH7 ^(注2)
PORTJ	PJ1,PJ6,PJ7	PJ1,PJ6,PJ7
PORTN	なし	PN6

注 1. JTAG ありの製品に P03 はありません。

注 2. サブクロック発振器ありの製品に PH6、PH7 はありません。

表 2.25 I/O ポートの概要比較(64 ピン)

ポートシンボル	RX140(64 ピン)	RX660(64 ピン)
PORT0	P03,P05	P03,P07
PORT1	P14～P17	P14～P17
PORT2	P26,P27	P26,P27
PORT3	P30～P32,P35～P37	P30～P32,P35～P37
PORT4	P40～P47	P40～P47
PORT5	P54,P55	P54,P55
PORTA	PA0,PA1,PA3,PA4,PA6	PA0,PA1,PA3,PA4,PA6
PORTB	PB0,PB1,PB3,PB5～PB7	PB0,PB1,PB3,PB5～PB7
PORTC	PC0～PC7	PC2～PC7
PORTE	PE0～PE5	PE0～PE5
PORTG	PG7	なし
PORTH	PH0～PH3,PH6 ^(注2) ,PH7 ^(注2)	PH0～PH3,PH6 ^(注1) ,PH7 ^(注1)
PORTJ	なし	PJ6,PJ7
PORTN	なし	PN6

注 1. サブクロック発振器ありの製品に PH6、PH7 はありません。

注 2. ROM 容量が 64K バイトの製品にはありません。

表 2.26 I/O ポートの概要比較(48 ピン)

ポートシンボル	RX140(48 ピン)	RX660(48 ピン)
PORT1	P14~P17	P14~P17
PORT2	P26,P27	P26,P27
PORT3	P30,P31,P35~P37	P30,P31,P35~P37
PORT4	P40~P42,P45~P47	P40~P42,P45~P47
PORTA	PA1,PA3,PA4,PA6	PA1,PA3,PA4,PA6
PORTB	PB0,PB1,PB3,PB5	PB0,PB1,PB3,PB5
PORTC	PC0~PC7 ^(注 1)	PC4~PC7
PORTE	PE1~PE4	PE1~PE4
PORTG	PG7	なし
PORTH	PH0~PH3	PH0~PH3
PORTJ	PJ6,PJ7	PJ6,PJ7
PORTN	なし	PN6

注 1. PC0~PC3 は、ポート切り替えレジスタ B により、切り替えた場合のみ有効です。

表 2.27 I/O ポートの機能比較

項目	ポートシンボル	RX140	RX660
入力プルアップ機能	PORT0	P03~P07	P00~P07
	PORT1	P12~P17	P12~P17
	PORT2	P20,P21,P26,P27	P20~P27
	PORT3	P30~P32,P34,P36,P37	P30~P34,P36,P37
	PORT4	P40~P47	P40~P47
	PORT5	P54,P55	P50~P56
	PORT6	—	P60~P67
	PORT7	—	P70~P77
	PORT8	—	P80~P83,P86,P87
	PORT9	—	P90~P93
	PORTA	PA0~PA6	PA0~PA7
	PORTB	PB0~PB7	PB0~PB7
	PORTC	PC2~PC7	PC0~PC7
	PORTD	PD0~PD2	PD0~PD7
	PORTE	PE0~PE5	PE0~PE7
	PORTF	—	PF5~PF7
	PORTG	PG7	—
	PORTH	PH0~PH3	PH0~PH3,PH6,PH7
	PORTJ	PJ1,PJ6,PJ7	PJ1,PJ3~PJ7
	PORTK	—	PK2~PK5
	PORTL	—	PL0,PL1
	PORTN	—	PN6,PN7
オープンドレイン 出力機能	PORT0	—	P00~P07
	PORT1	P12~P17	P12~P17
	PORT2	P20,P21,P26,P27	P20~P27
	PORT3	P30~P32,P34,P36,P37	P30~P34,P36,P37
	PORT4	—	P40~P47
	PORT5	—	P50~P56
	PORT6	—	P60~P67
	PORT7	—	P70~P77
	PORT8	—	P80~P83,P86,P87
	PORT9	—	P90~P93
	PORTA	PA0~PA6	PA0~PA7
	PORTB	PB0~PB7	PB0~PB7
	PORTC	PC2~PC7	PC0~PC7
	PORTD	PD0~PD2	PD0~PD7
	PORTE	PE0~PE3	PE0~PE7
	PORTF	—	PF5~PF7
	PORTG	PG7	—
	PORTH	—	PH0~PH3,PH6,PH7
	PORTJ	—	PJ1,PJ3~PJ7
	PORTK	—	PK2~PK5
	PORTL	—	PL0,PL1
	PORTN	—	PN6,PN7
5V トレラント	PORT1	P12,P13,P16,P17	P12,P13,P16,P17

表 2.28 I/O ポートの駆動能力切り替え機能比較

ポートシンボル	切り替え機能	RX140	RX660
PORT0	通常固定	—	P03,P05~P07
	通常/高駆動	—	P00~P02,P04
PORT1	通常固定	—	—
	通常/高駆動	—	P12~P17
PORT2	通常固定	—	—
	通常/高駆動	—	P20~P27
PORT3	通常固定	—	P36,P37
	通常/高駆動	—	P30~P34
PORT4	通常固定	—	P40~P47
	通常/高駆動	—	—
PORT5	通常固定	—	—
	通常/高駆動	—	P50~P56
PORT6	通常固定	—	—
	通常/高駆動	—	P60~P67
PORT7	通常固定	—	—
	通常/高駆動	—	P70~P77
PORT8	通常固定	—	—
	通常/高駆動	—	P80~P83,P86,P87
PORT9	通常固定	—	—
	通常/高駆動	—	P90~P93
PORTA	通常固定	—	—
	通常/高駆動	—	PA0~PA7
PORTB	通常固定	—	—
	通常/高駆動	—	PB0~PB7
PORTC	通常固定	—	—
	通常/高駆動	—	PC0~PC7
PORTD	通常固定	—	—
	通常/高駆動	—	PD0~PD7
PORTE	通常固定	—	—
	通常/高駆動	—	PE0~PE7
PORTF	通常固定	—	—
	通常/高駆動	—	PF5~PF7
PORTH	通常固定	—	—
	通常/高駆動	—	PH0~PH3,PH6,PH7
PORTJ	通常固定	—	PJ6,PJ7
	通常/高駆動	—	PJ1,PJ3~PJ5
PORTK	通常固定	—	—
	通常/高駆動	—	PK2~PK5
PORTL	通常固定	—	—
	通常/高駆動	—	PL0,PL1
PORTN	通常固定	—	—
	通常/高駆動	—	PN6,PN7

表 2.29 I/O ポートのレジスタ比較

レジスタ	ビット名	RX140	RX660
PDR	B0~B7	Pm0~7 方向制御ビット (m = 0~5,A~E, G ,H,J)	Pm0~7 方向制御ビット (m = 0~ 9 ,A~ F ,H,J~ L,N)
PODR	B0~B7	Pm0~7 出力データ格納ビット (m = 0~5,A~E, G ,H,J)	Pm0~7 出力データ格納ビット (m = 0~ 9 ,A~ F ,H,J~ L,N)
PIDR	B0~B7	Pm0~7 ビット (m = 0~5,A~E, G ,H,J)	Pm0~7 ビット (m = 0~ 9 ,A~ F ,H,J~ L,N)
PMR	B7	Pm7 端子モード制御ビット (m = 0~5,A~E, G ,H,J) PG7 0 : 汎用入出力ポートとして使用 1 : MD 機能として使用(初期値) その他 0 : 汎用入出力ポートとして使用 (初期値) 1 : 周辺機能として使用	Pm7 端子モード制御ビット (m = 0~ 9 ,A~ F ,H,J~ L,N) 0 : 汎用入出力ポートとして使用 1 : 周辺モジュールとして使用
ODR0	B2,B3, (RX140) B2 (RX660)	Pm1,出力形態指定ビット (m = 1~3,A~E,J) • P21,P31,PA1,PB1,PD1 b2 0 : CMOS 出力 1 : N チャネルオープンドレイン b3 読むと“0”が読めます。書く場合、 “0”としてください • PE1 b3 b2 0 0 : CMOS 出力 0 1 : N チャネルオープン ドレイン 1 0 : P チャネルオープン ドレイン 1 1 : Hi-Z	Pm1 出力形態指定ビット (m = 0~9 ,A~E,H,J~ L) 0 : CMOS 出力 1 : N チャネルオープンドレイン
ODR1	B0,B2,B4,B6	Pm4,5,6,7 出力形態指定ビット (m = 1~3,A~C, G)	Pm4,5,6,7 出力形態指定ビット (m = 0~8 ,A~ F ,H,J, K,N)
PCR	B0~B7	Pm0~7 入力プルアップ抵抗制御 ビット (m = 0~5,A~E, G ,H,J)	Pm0~7 入力プルアップ抵抗制御 ビット (m = 0~ 9 ,A~ F ,H,J~ L,N)
PSRA	—	ポート切り替えレジスタ A	—
PSRB	—	ポート切り替えレジスタ B	—
PRWCNTR	—	ポートリードウェイト制御レジスタ	—
DSCR	—	—	駆動能力制御レジスタ (m = 0~3,5~9,A~F,H,J~ L,N)

2.14 マルチファンクションピンコントローラ

表 2.30 にマルチプル端子の割り当て端子比較を、表 2.31～表 2.50 にマルチファンクションピンコントローラのレジスタ比較を示します。

マルチプル端子の割り当て端子比較の、**橙字**は RX140 グループのみ、**青字**は RX660 グループのみに存在する端子です。“○”は機能割り当てあり、“×”は端子なし、または機能割り当てなし、グレーの塗りつぶしは非搭載機能を表しています。

表 2.30 マルチプル端子の割り当て端子比較

モジュール /機能	端子機能	割り 当て ポート	RX140			RX660		
			80 ピン	64 ピン	48 ピン	80 ピン	64 ピン	48 ピン
割り込み	NMI(入力)	P35	○	○	○	○	○	○
	IRQ0(入力)	P30	○	○	○	×	×	×
		PA0	×	×	×	○	○	×
		PD0	○	×	×	○	×	×
		PH1	○	○	○	○	○	○
	IRQ0-DS(入力)	P30				○	○	○
	IRQ1(入力)	P31	○	○	○	×	×	×
		PD1	○	×	×	○	×	×
		PH2	○	○	○	○	○	○
	IRQ1-DS(入力)	P31				○	○	○
	IRQ2(入力)	P12	○	×	×	○	×	×
		P32	○	○	×	×	×	×
		P36	○	○	○	×	×	×
		PB2	×	×	×	○	×	×
		PD2	○	×	×	○	×	×
	IRQ2-DS(入力)	P32				○	○	×
	IRQ3(入力)	P13	○	×	×	○	×	×
		PB3	×	×	×	○	○	○
	IRQ4(入力)	P14	○	○	○	○	○	○
		P34	○	×	×	○	×	×
		P37	○	○	○	○	○	○
		P54	×	×	×	○	○	×
		PB1	○	○	○	×	×	×
		PB4	×	×	×	○	×	×
	IRQ4-DS(入力)	PB1				○	○	○
	IRQ5(入力)	P15	○	○	○	○	○	○
		P36	×	×	×	○	○	○
		PA4	○	○	○	×	×	×
		PA5	×	×	×	○	×	×
		PC5	×	×	×	○	○	○
		PE5	○	○	×	○	○	×
	IRQ5-DS(入力)	PA4				○	○	○
	IRQ6(入力)	P16	○	○	○	○	○	○
		PA3	○	○	○	×	×	×
		P26	×	×	×	○	○	○
		PB6	×	×	×	○	○	×
	IRQ6-DS(入力)	PA3				○	○	○
	IRQ7(入力)	P17	○	○	○	○	○	○
		PE2	○	○	○	×	×	×

モジュール /機能	端子機能	割り 当て ポート	RX140			RX660		
			80 ピン	64 ピン	48 ピン	80 ピン	64 ピン	48 ピン
割り込み	IRQ7(入力)	P27	×	×	×	○	○	○
	IRQ7-DS(入力)	PE2				○	○	○
	IRQ8(入力)	P20				○	×	×
		PE0				○	○	×
	IRQ8-DS(入力)	P40				○	○	○
	IRQ9(入力)	P21				○	×	×
		PE1				○	○	○
	IRQ9-DS(入力)	P41				○	○	○
	IRQ10(入力)	P55				○	○	×
		PA2				○	×	×
		PC2				○	○	×
	IRQ10-DS(入力)	P42				○	○	○
	IRQ11(入力)	P03				○	○	×
		PA1				○	○	○
		PC3				○	○	×
		PE3				○	○	○
	IRQ11-DS(入力)	P43				○	○	×
	IRQ12(入力)	PB0				○	○	○
		PC4				○	○	○
		PE4				○	○	○
	IRQ12-DS(入力)	P44				○	○	×
	IRQ13(入力)	P05				○	×	×
		PB5				○	○	○
		PC6				○	○	○
	IRQ13-DS(入力)	P45				○	○	○
	IRQ14(入力)	PA6				○	○	○
		PC7				○	○	○
	IRQ14-DS(入力)	P46				○	○	○
	IRQ15(入力)	P07				○	○	×
		PB7				○	×	×
	IRQ15-DS(入力)	P47				○	○	○
クロック発 生回路	CLKOUT(出力)	PE3	○	○	○			
		PE4	○	○	○			
マルチファンク ション タイマユニ ット 2	MTIOC0A(入出力)	P34	○	×	×	○	×	×
		PB3	○	○	○	○	○	○
		PC4	○	○	○	○	○	○
	MTIOC0B(入出力)	P13	○	×	×	○	×	×
		P15	○	○	○	○	○	○
		PA1	○	○	○	○	○	○
	MTIOC0C(入出力)	P32	○	○	×	○	○	×
		PB1	○	○	○	○	○	○
		PC5	○	○	○	○	○	○
	MTIOC0D(入出力)	PA3	○	○	○	○	○	○
	MTIOC1A(入出力)	P20	○	×	×	○	×	×
		PE4	○	○	○	○	○	○
	MTIOC1B(入出力)	P21	○	×	×	○	×	×
		PB5	○	○	○	○	○	○

モジュール /機能	端子機能	割り 当て ポート	RX140			RX660		
			80 ピン	64 ピン	48 ピン	80 ピン	64 ピン	48 ピン
マルチファンクション タイマユニット 2	MTIOC1B(入出力)	PE3	○	○	○	○	○	○
	MTIOC2A(入出力)	P26	○	○	○	○	○	○
		PB5	○	○	○	○	○	○
	MTIOC2B(入出力)	P27	○	○	○	○	○	○
		PE5	○	○	×	○	○	×
	MTIOC3A(入出力)	P14	○	○	○	○	○	○
		P17	○	○	○	○	○	○
		PC7	○	○	○	○	○	○
		PJ1	○	×	×	○	×	×
	MTIOC3B(入出力)	P17	○	○	○	○	○	○
		PA1	○	○	○	○	○	○
		PB7	○	○	×	○	○	×
		PC5	○	○	○	○	○	○
		PE1	×	×	×	○	○	○
		PH0	○	○	○	○	○	○
	MTIOC3C(入出力)	P16	○	○	○	○	○	○
		PC6	○	○	○	○	○	○
	MTIOC3D(入出力)	P16	○	○	○	○	○	○
		PA6	○	○	○	○	○	○
		PB0	○	○	○	○	○	○
		PB6	○	○	×	○	○	×
		PC4	○	○	○	○	○	○
		PE0	×	×	×	○	○	×
		PH1	○	○	○	○	○	○
	MTIOC4A(入出力)	P55	○	○	×	○	○	×
		PA0	○	○	×	○	○	×
		PB3	○	○	○	○	○	○
		PE2	○	○	○	○	○	○
		PE4	○	○	○	○	○	○
		P21	×	×	×	○	×	×
	MTIOC4B(入出力)	P30	○	○	○	○	○	○
		P54	○	○	×	○	○	×
		PC2	○	○	×	○	○	×
		PD1	○	×	×	○	○	○
		PE3	○	○	○	○	○	×
	MTIOC4C(入出力)	PA4	○	○	○	○	○	○
		PB1	○	○	○	○	○	○
		PE1	○	○	○	○	○	○
		PE5	○	○	×	○	○	×
		PH2	○	○	○	○	○	○
	MTIOC4D(入出力)	P31	○	○	○	○	○	○
		P55	○	○	×	○	○	×
		PA3	○	○	○	○	○	○
		PC3	○	○	×	○	○	×
		PD2	○	×	×	○	×	×
		PE4	○	○	○	○	○	○
		PH3	○	○	○	○	○	○

モジュール /機能	端子機能	割り 当て ポート	RX140			RX660		
			80 ピン	64 ピン	48 ピン	80 ピン	64 ピン	48 ピン
マルチファンクション タイマユニット 2	MTIC5U(入力)	PA4	○	○	○	○	○	○
		P12	×	×	×	○	×	×
	MTIC5V(入力)	PA3	○	○	○	○	○	○
		PA6	○	○	○	○	○	○
	MTIC5W(入力)	PB0	○	○	○	○	○	○
	MTIOC6B(入出力)	PA5				○	×	×
		PA6				○	○	×
	MTIOC6D(入出力)	PA0				○	○	×
	MTIOC7A(入出力)	PA2				○	×	×
		PE2				○	○	○
	MTIOC7B(入出力)	PA1				○	○	○
	MTIOC7C(入出力)	PA4				○	○	○
	MTIOC7D(入出力)	PE4				○	○	○
	MTCLKA(入力)	P14	○	○	○	○	○	○
		PA4	○	○	○	○	○	○
		PC6	○	○	○	○	○	○
	MTCLKB(入力)	P15	○	○	○	○	○	○
		PA6	○	○	○	○	○	○
		PC7	○	○	○	○	○	○
	MTCLKC(入力)	PA1	○	○	○	○	○	○
		PC4	○	○	○	○	○	○
	MTCLKD(入力)	PA3	○	○	○	○	○	○
		PC5	○	○	○	○	○	○
ポートアウト プットイネー ブル 2	POE0#(入力)	P32	×	×	×	○	○	×
		PC4	○	○	○	○	○	○
		PD1	×	×	×	○	×	×
	POE1#(入力)	PB5	○	○	○			
	POE2#(入力)	P34	○	×	×			
		PA6	○	○	○			
	POE3#(入力)	PB3	○	○	○			
	POE4#(入力)	PB5				○	○	○
		PD0				○	×	×
	POE8#(入力)	P17	○	○	○	○	○	○
		P30	○	○	○	○	○	○
		PE3	○	○	○	○	○	○
	POE10#(入力)	P32				○	○	×
		P34				○	×	×
		PA6				○	○	○
	POE11#(入力)	PB3				○	○	○
8 ビットタイ マ	TMO0(出力)	PB3	○	○	○	○	○	○
		PH1	○	○	○	○	○	○
	TMCI0(入力)	P21	○	×	×	○	×	×
		PB1	○	○	○	○	○	○
		PH3	○	○	○	○	○	○
	TMRI0(入力)	P20	○	×	×	○	×	×
		PA4	○	○	○	○	○	○
		PH2	○	○	○	○	○	○

モジュール /機能	端子機能	割り 当て ポート	RX140			RX660		
			80 ピン	64 ピン	48 ピン	80 ピン	64 ピン	48 ピン
8 ビットタイマ	TMO1(出力)	P17	○	○	○	○	○	○
		P26	○	○	○	○	○	○
	TMCI1(入力)	P12	○	×	×	○	×	×
		P54	○	○	×	○	○	×
		PC4	○	○	○	○	○	○
	TMRI1(入力)	PB5	○	○	○	○	○	○
	TMO2(出力)	P16	○	○	○	○	○	○
		PC7	○	○	○	○	○	○
	TMCI2(入力)	P15	○	○	○	○	○	○
		P31	○	○	○	○	○	○
		PC6	○	○	○	○	○	○
	TMRI2(入力)	P14	○	○	○	○	○	○
		PC5	○	○	○	○	○	○
	TMO3(出力)	P13	○	×	×	○	×	×
		P32	○	○	×	○	○	×
		P55	○	○	×	○	○	×
	TMCI3(入力)	P27	○	○	○	○	○	×
		P34	○	×	×	○	×	×
		PA6	○	○	○	○	○	×
	TMRI3(入力)	P30	○	○	○	○	○	×
シリアルコミュニケーションインタフェース	RXD0(入力)/ SMISO0(入出力)/ SSCL0(入出力)	P21				○	×	×
	TXD0(出力)/ SMOSI0(入出力)/ SSDA0(入出力)	P20				○	×	×
		P32				○	×	×
	SCK0(入出力)	P34				○	×	×
	RXD1(入力)/ SMISO1(入出力)/ SSCL1(入出力)	P15	○	○	○	○	○	○
		P30	○	○	○	○	○	○
	TXD1(出力)/ SMOSI1(入出力)/ SSDA1(入出力)	P16	○	○	○	○	○	○
		P26	○	○	○	○	○	○
	SCK1(入出力)	P17	○	○	○	○	○	○
		P27	○	○	○	○	○	○
	CTS1#(入力)/ RTS1#(出力)/ SS1#(入力)	P14	○	○	○	○	○	○
		P31	○	○	○	○	○	○
	RXD3(入力)/ SMISO3(入出力)/ SSCL3(入出力)	P16				○	○	○
	TXD3(出力)/ SMOSI3(入出力)/ SSDA3(入出力)	P17				○	○	○
	SCK3(入出力)	P15				○	○	○
	CTS3#(入力)/ RTS3#(出力)/ SS3#(入力)	P26				○	○	○

モジュール /機能	端子機能	割り 当て ポート	RX140			RX660		
			80 ピン	64 ピン	48 ピン	80 ピン	64 ピン	48 ピン
シリアルコ ミュニケー ションインタ フェース	RXD4(入力)/ SMISO4(入出力)/ SSCL4(入出力)	PB0				○	○	○
	TXD4(出力)/ SMOSI4(入出力)/ SSDA4(入出力)	PB1				○	○	○
	SCK4(入出力)	PB3				○	○	○
	CTS4#(入力)/ RTS4#(出力)/ SS4#(入力)	PB2				○	×	×
	RXD5(入力)/ SMISO5(入出力)/ SSCL5(入出力)	PA2	○	×	×	○	×	×
		PA3	○	○	○	○	○	○
		PC2	○	○	×	○	○	×
	TXD5(出力)/ SMOSI5(入出力)/ SSDA5(入出力)	PA4	○	○	○	○	○	○
		PC3	○	○	×	○	○	×
	SCK5(入出力)	PA1	○	○	○	○	○	○
		PC4	○	○	○	○	○	○
	CTS5#(入力)/ RTS5#(出力)/ SS5#(入力)	PA6	○	○	○	○	○	○
	RXD6(入力)/ SMISO6(入出力)/ SSCL6(入出力)	PB0	○	○	○	○	○	○
		PD1	○	×	×	×	×	×
	TXD6(出力)/ SMOSI6(入出力)/ SSDA6(入出力)	P32	○	○	×	○	○	×
		PB1	○	○	○	○	○	○
		PD0	○	×	×	×	×	×
	SCK6(入出力)	P34	○	×	×	○	×	×
		PB3	○	○	○	○	○	○
		PD2	○	×	×	×	×	×
	CTS6#(入力)/ RTS6#(出力)/ SS6#(入力)	PB2	○	×	×	○	×	×
	RXD8(入力)/ SMISO8(入出力)/ SSCL8(入出力)	PC6	○	○	○	○	○	○
	TXD8(出力)/ SMOSI8(入出力)/ SSDA8(入出力)	PC7	○	○	○	○	○	○
	SCK8(入出力)	PC5	○	○	○	○	○	○
	CTS8#(入力)/ RTS8#(出力)/ SS8#(入力)	PC4	○	○	○	○	○	○
	RXD9(入力)/ SMISO9(入出力)/ SSCL9(入出力)	PB6	○	○	×	○	○	×
	TXD9(出力)/ SMOSI9(入出力)/ SSDA9(入出力)	PB7	○	○	×	○	○	×

モジュール /機能	端子機能	割り 当て ポート	RX140			RX660		
			80 ピン	64 ピン	48 ピン	80 ピン	64 ピン	48 ピン
シリアルコ ミュニケー ションインタ フェース	SCK9(入出力)	PB5	○	○	×	○	○	×
	CTS9#(入力)/ RTS9#(出力)/ SS9#(入力)	PB4	○	○	×	○	×	×
	RXD10(入力)/ SMISO10(入出力)/ SSCL10(入出力)	PC6				○	○	○
	TXD10(出力)/ SMOSI10(入出力)/ SSDA10(入出力)	PC7				○	○	○
	SCK10(入出力)	PC5				○	○	○
	CTS10#(入力)/ RTS10#(出力)/ SS10#(入力)	PC4				○	○	○
	RXD11(入力)/ SMISO11(入出力)/ SSCL11(入出力)	PB6				○	○	×
	TXD11(出力)/ SMOSI11(入出力)/ SSDA11(入出力)	PB7				○	○	×
	SCK11(入出力)	PB5				○	○	×
	CTS11#(入力)/ RTS11#(出力)/ SS11#(入力)	PB4				○	×	×
	RXD12(入力)/ SMISO12(入出力)/ SSCL12(入出力)/ RXDX12(入力)	PE2	○	○	○ (注 4)	○	○	○
		PA2	×	×	×	○	×	×
	TXD12(出力)/ SMOSI12(入出力)/ SSDA12(入出力)/ SIOX12(入出力)/ TXDX12(出力)	PE1	○	○	○ (注 4)			
	TXD12(出力)/ SMOSI12(入出力)/ SSDA12(入出力)/ TXDX12(出力)/ SIOX12(入出力)	PA4				○	○	○
		PE1				○	○	○
	SCK12(入出力)	PE0	○	○	×	○	○	×
		PA1	×	×	×	○	○	○
	CTS12#(入力)/ RTS12#(出力)/ SS12#(入力)	PE3	○	○	○ (注 4)	○	○	○
		PA6	×	×	×	○	○	○
	RXD010(入力)/ SMISO010(入出力)/ SSCL010(入出力)	PC6				○	○	○
	TXD010(出力)/ SMOSI010(入出力)/ SSDA010(入出力)	PC7				○	○	○

モジュール /機能	端子機能	割り 当て ポート	RX140			RX660		
			80 ピン	64 ピン	48 ピン	80 ピン	64 ピン	48 ピン
シリアルコ ミュニケー ションイン タフェース	SCK010(入出力)	PC5				○	○	○
	CTS010#(入力)/ RTS010#(出力)/ SS010#(入力)/ DE010(出力)	PC4				○	○	○
	RXD011(入力)/ SMISO011(入出力)/ SSCL011(入出力)	PB6				○	○	×
	TXD011(出力)/ SMOSI011(入出力)/ SSDA011(入出力)	PB7				○	○	×
	SCK011(入出力)	PB5				○	○	×
	TXDB011(出力)	PC2				○	○	×
	CTS011#(入力)/ RTS011#(出力)/ SS011#(入力)/ DE011(出力)	PB4				○	×	×
I2C バス インタフェース	SCL0(入出力)	P12	○	×	×	○	×	×
		P16	○	○	○	×	×	×
	SDA0(入出力)	P13	○	×	×	○	×	×
		P17	○	○	○	×	×	×
	SCL2(入出力)	P16				○	○	○
	SDA2(入出力)	P17				○	○	○
シリアルペ リフェラルイ ンタフェース	RSPCKA(入出力)	PA5	○	×	×	○	×	×
		PB0	○	○	○	○	○	○
		PC5	○	○	○	○	○	○
	MOSIA(入出力)	P16	○	○	○	○	○	○
		PA6	○	○	○	○	○	○
		PC6	○	○	○	○	○	○
	MISOA(入出力)	P17	○	○	○	○	○	○
		PC7	○	○	○	○	○	○
	SSLA0(入出力)	PA4	○	○	○	○	○	○
		PC4	○	○	○	○	○	○
	SSLA1(出力)	PA0	○	○	×	○	○	×
	SSLA2(出力)	PA1	○	○	○	○	○	○
	SSLA3(出力)	PA2	○	×	×	○	×	×
		PC2	○	○	×	○	○	×
リアルタイムクロック	RTCO(出力)	P16	○	○	○	○	○	×
		P32	○	○	×	○	○	×
	RTCIC0(入力) (注 3、注 1)	P30				○	○	×
	RTCIC1(入力) (注 3、注 1)	P31				○	○	×
	RTCIC2(入力) (注 3、注 1)	P32				○	○	×
ローパワー タイマ	LPTO(出力)	P26	○	○	○			
		PB3	○	○	○			
		PC7	○	○	○			

モジュール /機能	端子機能	割り 当て ポート	RX140			RX660		
			80 ピン	64 ピン	48 ピン	80 ピン	64 ピン	48 ピン
CAN モジュール	CTXD0(出力)	P14	○	○	○			
		P54	○	○	×			
	CRXD0(入力)	P15	○	○	○			
		P55	○	○	×			
CANFD モジュール	CRX0(入力)	P15				○	○	○
		P55				○	○	×
		PD2				○	×	×
	CTX0(出力)	P14				○	○	○
		P32				○	○	×
		P54				○	○	×
		PD1				○	×	×
12ビット A/D コン バータ	AN000(入力) ^(注1)	P40	○	○	○	○	○	○
	AN001(入力) ^(注1)	P41	○	○	○	○	○	○
	AN002(入力) ^(注1)	P42	○	○	○	○	○	○
	AN003(入力) ^(注1)	P43	○	○	×	○	○	×
	AN004(入力) ^(注1)	P44	○	○	×	○	○	×
	AN005(入力) ^(注1)	P45	○	○	○	○	○	○
	AN006(入力) ^(注1)	P46	○	○	○	○	○	○
	AN007(入力) ^(注1)	P47	○	○	○	○	○	○
	AN008(入力) ^(注1)	PE0				○	○	×
	AN009(入力) ^(注1)	PE1				○	○	○
	AN010(入力) ^(注1)	PE2				○	○	○
	AN011(入力) ^(注1)	PE3				○	○	○
	AN012(入力) ^(注1)	PE4				○	○	○
	AN013(入力) ^(注1)	PE5				○	○	×
	AN016(入力) ^(注1)	PE0	○	○	×	×	×	×
		PD0	×	×	×	○	×	×
	AN017(入力) ^(注1)	PE1	○	○	○	×	×	×
		PD1	×	×	×	○	×	×
	AN018(入力) ^(注1)	PE2	○	○	○	×	×	×
		PD2	×	×	×	○	×	×
	AN019(入力) ^(注1)	PE3	○	○	○	×	×	×
	AN020(入力) ^(注1)	PE4	○	○	○	×	×	×
	AN021(入力) ^(注1)	PE5	○	○	×	×	×	×
	AN024(入力) ^(注1)	PD0	○	×	×			
	AN025(入力) ^(注1)	PD1	○	×	×			
	AN026(入力) ^(注1)	PD2	○	×	×			
	ADTRG0#(入力)	P07	○	×	×	○	○	○
		P16	○	○	○	○	○	○
		P25	×	×	×	×	○	○
		PA1	×	×	×	○	○	×
		PH0	×	×	×	○	○	×
	ADST0(出力)	PA4				○	○	○
		PH1				○	○	○
D/A コンパ レータ	DA0(出力)	P03	○	○	×	○	○	×
	DA1(出力)	P05	○	○	×	○	×	×

モジュール /機能	端子機能	割り 当て ポート	RX140			RX660		
			80 ピン	64 ピン	48 ピン	80 ピン	64 ピン	48 ピン
クロック周 波数精度測 定回路	CACREF(入力)	PA0	○	○	×	○	○	×
		PC7	○	○	○	○	○	○
		PH0	○	○	○	○	○	○
LVD 電圧検 出入力	CMPA2(入力)	PE4	○	○	○			
コンパレー タ B	CMPB0(入力)	PE1	○	○	○			
	CVREFB0(入力)	PE2	○	○	○			
	CMPOB0(出力)	PE5	○	○	×			
	CMPB1(入力)	PA3	○	○	○			
	CVREFB1(入力)	PA4	○	○	○			
	CMPOB1(出力)	PB1	○	○	○			
コンパレー タ C	CMPC00(入力)	PE1				○	○	○
	CMPC10(入力)	PA3				○	○	○
	CMPC20(入力)	P15				○	○	○
	CMPC30(入力)	P26				○	○	○
	COMP0(出力)	PE5				○	○	×
	COMP1(出力)	PB1				○	○	○
	COMP2(出力)	P17				○	○	○
	COMP3(出力)	P30				○	○	○
	CVREFC0(入力)	PE2				○	○	○
	CVREFC1(入力)	PA4				○	○	○
	CVREFC2(入力)	P14				○	○	○
	CVREFC3(入力)	P27				○	○	○
CTSU	TS0(入出力)	P32	○	○	×			
	TS1(入出力)	P31	○	○	○			
	TS2(入出力)	P30	○	○	○			
	TS3(入出力)	P27	○	○	○			
	TS4(入出力)	P26	○	○	○			
	TS5(入出力)	P15	○	○	○			
	TS6(入出力)	P14	○	○	○			
	TS7(入出力)	PH3	○	○	○			
	TS8(入出力)	PH2	○	○	○			
	TS9(入出力)	PH1	○	○	○			
	TS10(入出力)	PH0	○	○	○			
	TS11(入出力)	P55	○	○	×			
	TS12(入出力)	P54	○	○	×			
	TS13(入出力)	PC7	○	○	○			
	TS14(入出力)	PC6	○	○	○			
	TS15(入出力)	PC5	○	○	○			
	TS16(入出力)	PC3	○	○	×			
	TS17(入出力)	PC2	○	○	×			
	TS18(入出力)	PB7	○	○	×			
	TS19(入出力)	PB6	○	○	×			
	TS20(入出力)	PB5	○	○	○			
	TS21(入出力)	PB4	○	×	×			
	TS22(入出力)	PB3	○	○	○			
	TS23(入出力)	PB2	○	×	×			
	TS24(入出力)	PB1	○	○	○			

モジュール /機能	端子機能	割り 当て ポート	RX140			RX660		
			80 ピン	64 ピン	48 ピン	80 ピン	64 ピン	48 ピン
CTSU	TS25(入出力)	PB0	○	○	○			
	TS26(入出力)	PA6	○	○	○			
	TS27(入出力)	PA5	○	×	×			
	TS28(入出力)	PA4	○	○	○			
	TS29(入出力)	PA3	○	○	○			
	TS30(入出力)	PA2	○	×	×			
	TS31(入出力)	PA1	○	○	×			
	TS32(入出力)	PA0	○	○	×			
	TS33(入出力)	PE4	○	○	○			
	TS34(入出力)	PE3	○	○	○			
	TS35(入出力)	PE2	○	○	○			
	TSCAP(—)	PC4	○	○	○			
リモコン信 号受信機能	PMC0(入力)	PB3				○	○	○
		PC3				○	○	×
		PC4				○	○	○
		PC5				○	○	○
コンペアマッ チタイマ W	TOC0(出力)	PC7				○	○	○
	TIC0(入力)	PC6				○	○	○
	TOC1(出力)	PH2				○	○	○
	TIC1(入力)	PH1				○	○	○
	TOC2(出力)	PB5				○	○	○
	TIC2(入力)	PB3				○	○	○
		PD2				○	×	×
	TOC3(出力)	PE3				○	○	○
	TIC3(入力)	PE2				○	○	○

注 1. この端子機能を使用する場合は、該当端子の設定を汎用入力にしてください（PORT.PDR.Bm ビットおよび PORT.PMR.Bm ビットを“0”にする）。

注 2. JTAG のある製品にはありません。

注 3. サブクロック発振器のない製品では使用できません。

注 4. ただし、SMISO12 機能はありません

表 2.31 P0n 端子機能制御レジスタ (P0nPFS) の比較

レジスタ	ビット	RX140(n = 3,5,7)	RX660(n = 0~3,5,7)
P00PFS	PSEL[5:0]	—	P00 端子機能選択ビット
P01PFS	PSEL[5:0]	—	P01 端子機能選択ビット
P02PFS	PSEL[5:0]	—	P02 端子機能選択ビット
P03PFS	PSEL[4:0]	P03 端子機能選択ビット	—
P05PFS	PSEL[4:0]	P05 端子機能選択ビット	—
P0nPFS	ISEL	—	割り込み入力機能選択ビット

表 2.32 P1n 端子機能制御レジスタ (P1nPFS) の比較

レジスタ	ビット	RX140(n = 2~7)	RX660(n = 2~7)
P12PFS	PSEL[4:0] (RX140) PSEL[5:0] (RX660)	端子機能選択ビット 00000b : Hi-Z 00101b : TMC11 01111b : SCL	端子機能選択ビット 000000b : Hi-Z 000001b : MTIC5U 000101b : TMC11 001010b : RXD2/SMISO2/SSCL2 ^(注1) 001111b : SCL0
P13PFS	PSEL[4:0] (RX140) PSEL[5:0] (RX660)	端子機能選択ビット 00000b : Hi-Z 00001b : MTIOC0B 00101b : TMO3 01111b : SDA	端子機能選択ビット 000000b : Hi-Z 000001b : MTIOC0B 000101b : TMO3 001010b : TXD2/SMOSI2/SSDA2 ^(注1) 001111b : SDA0
P14PFS	PSEL[4:0] (RX140) PSEL[5:0] (RX660)	端子機能選択ビット 00000b : Hi-Z 00001b : MTIOC3A 00010b : MTCLKA 00101b : TMR12 01011b : CTS1#/RTS1#/SS1# 10000b : CTXD0 11001b : TS6	端子機能選択ビット 000000b : Hi-Z 000001b : MTIOC3A 00010b : MTCLKA 000101b : TMR12 001011b : CTS1#/RTS1#/SS1# 010000b : CTX0
P15PFS	PSEL[4:0] (RX140) PSEL[5:0] (RX660)	端子機能選択ビット 00000b : Hi-Z 00001b : MTIOC0B 00010b : MTCLKB 00101b : TMC12 01010b : RXD1/SMISO1/SSCL1 10000b : CRXD0 11001b : TS5	端子機能選択ビット 000000b : Hi-Z 000001b : MTIOC0B 00010b : MTCLKB 000101b : TMC12 001010b : RXD1/SMISO1/SSCL1 001011b : SCK3 010000b : CRX0

レジスタ	ビット	RX140(n = 2~7)	RX660(n = 2~7)
P16PFS	PSEL[4:0] (RX140) PSEL[5:0] (RX660)	端子機能選択ビット 00000b : Hi-Z 00001b : MTIOC3C 00010b : MTIOC3D 00101b : TMO2 00111b : RTCOUT 01001b : ADTRG0# 01010b : TXD1/SMOSI1/SSDA1 01101b : MOSIA 01111b : SCL	端子機能選択ビット 000000b : Hi-Z 000001b : MTIOC3C 000010b : MTIOC3D 000101b : TMO2 000111b : RTCOUT ^(注1) 001001b : ADTRG0# 001010b : TXD1/SMOSI1/SSDA1 001011b : RXD3/SMISO3/SSCL3 001101b : MOSIA 001111b : SCL ²
P17PFS	PSEL[4:0] (RX140) PSEL[5:0] (RX660)	端子機能選択ビット 00000b : Hi-Z 00001b : MTIOC3A 00010b : MTIOC3B 00101b : TMO1 00111b : POE8# 01010b : SCK1 01101b : MISOA 01111b : SDA	端子機能選択ビット 000000b : Hi-Z 000001b : MTIOC3A 000010b : MTIOC3B 000101b : TMO1 000111b : POE8# 001000b : MTIOC4B 001010b : SCK1 001011b : TXD3/SMOSI3/SSDA3 001101b : MISOA 001111b : SDA ² 011110b : COMP2
P1nPFS	ASEL	—	アナログ機能選択ビット

注 1. サブクロック発振器のない製品では使用できません。

表 2.33 P2n 端子機能制御レジスタ (P2nPFS) の比較

レジスタ	ビット	RX140(n = 0,1,6,7)	RX660(n=0~7)
P20PFS	PSEL[4:0] (RX140) PSEL[5:0] (RX660)	端子機能選択ビット 00000b : Hi-Z 00001b : MTIOC1A 00101b : TMRIO	端子機能選択ビット 000000b : Hi-Z 000001b : MTIOC1A 000101b : TMRIO 001010b : TXD0/SMOSI0/SSDA0
P21PFS	PSEL[4:0] (RX140) PSEL[5:0] (RX660)	端子機能選択ビット 00000b : Hi-Z 00001b : MTIOC1B 00101b : TMCIO	端子機能選択ビット 000000b : Hi-Z 000001b : MTIOC1B 000101b : TMCIO 001000b : MTIOC4A 001010b : RXD0/SMISO0/SSCL0
P22PFS	PSEL[5:0]	—	P22 端子機能選択ビット
P23PFS	PSEL[5:0]	—	P23 端子機能選択ビット
P24PFS	PSEL[5:0]	—	P24 端子機能選択ビット
P25PFS	PSEL[5:0]	—	P25 端子機能選択ビット

レジスタ	ビット	RX140(n = 0,1,6,7)	RX660(n=0~7)
P26PFS	PSEL[4:0] (RX140) PSEL[5:0] (RX660)	端子機能選択ビット 00000b : Hi-Z 00001b : MTIOC2A 00101b : TMO1 01010b : TXD1/SMOSI1/SSDA1 11001b : TS4 11011b : LPTO	端子機能選択ビット 000000b : Hi-Z 000001b : MTIOC2A 000101b : TMO1 001010b : TXD1/SMOSI1/SSDA1 001011b : CTS3#/RTS3#/SS3#
P27PFS	PSEL[4:0] (RX140) PSEL[5:0] (RX660)	端子機能選択ビット 00000b : Hi-Z 00001b : MTIOC2B 00101b : TMC13 01010b : SCK1 11001b : TS3	端子機能選択ビット 000000b : Hi-Z 000001b : MTIOC2B 000101b : TMC13 001010b : SCK1
P2nPFS	ISEL	—	割り込み入力機能選択ビット
P2nPFS	ASEL	—	アナログ機能選択ビット

表 2.34 P3n 端子機能制御レジスタ (P3nPFS) の比較

レジスタ	ビット	RX140(n = 0~2,4,6,7)	RX660(n = 0~4,6,7)
P30PFS	PSEL[4:0] (RX140) PSEL[5:0] (RX660)	端子機能選択ビット 00000b : Hi-Z 00001b : MTIOC4B 00101b : TMR13 00111b : POE8# 01010b : RXD1/SMISO1/SSCL1 11001b : TS2	端子機能選択ビット 000000b : Hi-Z 000001b : MTIOC4B 000101b : TMR13 000111b : POE8# 001010b : RXD1/SMISO1/SSCL1 011110b : COMP3
P31PFS	PSEL[4:0] (RX140) PSEL[5:0] (RX660)	端子機能選択ビット 00000b : Hi-Z 00001b : MTIOC4D 00101b : TMC12 01011b : CTS1#/RTS1#/SS1# 11001b : TS1	端子機能選択ビット 000000b : Hi-Z 000001b : MTIOC4D 000101b : TMC12 001010b : CTS1#/RTS1#/SS1#
P32PFS	PSEL[4:0] (RX140) PSEL[5:0] (RX660)	端子機能選択ビット 00000b : Hi-Z 00001b : MTIOC0C 00101b : TMO3 00111b : RTCOUT 01011b : TXD6/SMOSI6/SSDA6 11001b : TS0	端子機能選択ビット 000000b : Hi-Z 000001b : MTIOC0C 000101b : TMO3 000111b : RTCOUT ^(注1) 001000b : POE0# 001010b : TXD6/SMOSI6/SSDA6 001011b : TXD0/SMOSI0/SSDA0 010000b : CTX0 100001b : POE10#
P33PFS	PSEL[5:0]	—	P33 端子機能選択ビット

レジスタ	ビット	RX140(n = 0~2,4,6,7)	RX660(n = 0~4,6,7)
P34PFS	PSEL[4:0] (RX140) PSEL[5:0] (RX660)	端子機能選択ビット 00000b : Hi-Z 00001b : MTIOC0A 00101b : TMCi3 00111b : POE2# 01011b : SCK6	端子機能選択ビット 000000b : Hi-Z 000001b : MTIOC0A 000101b : TMCi3 000111b : POE10# 001010b : SCK6 001011b : SCK0
P3nPFS	ISEL	割り込み入力機能選択ビット 0 : IRQn 入力端子として使用しない 1 : IRQn 入力端子として使用する P30 : IRQ0 (80/64/48/32 ピン) P31 : IRQ1 (80/64/48/32 ピン) P32 : IRQ2 (80/64 ピン) P34 : IRQ4(80 ピン) P36 : IRQ2(80/64/48/32 ピン) P37 : IRQ4(80/64/48 ピン)	割り込み入力機能選択ビット 0 : IRQn 入力端子として使用しない 1 : IRQn 入力端子として使用する P30 : IRQ0- DS (144/100/80/64/48/ピン) P31 : IRQ1- DS (144/100/80/64/48/ピン) P32 : IRQ2- DS (144/100/80/64 ピン) P33 : IRQ3-DS(144/100 ピン) P34 : IRQ4(144/100/80 ピン) P36 : IRQ 5 (144/100/80/64/48 ピン) P37 : IRQ4(144/100/80/64/48 ピン)

注 1. サブクロック発振器のない製品では使用できません。

表 2.35 P4n 端子機能制御レジスタ (P4nPFS) の比較

レジスタ	ビット	RX140(n = 0~7)	RX660(n = 0~7)
P4nPFS	ISEL	—	割り込み入力機能選択ビット

表 2.36 P5n 端子機能制御レジスタ (P5nPFS) の比較

レジスタ	ビット	RX140(n = 4,5)	RX660(n = 0~6)
P50PFS	PSEL[5:0]	—	P50 端子機能選択ビット
P51PFS	PSEL[5:0]	—	P51 端子機能選択ビット
P52PFS	PSEL[5:0]	—	P52 端子機能選択ビット
P53PFS	PSEL[5:0]	—	P53 端子機能選択ビット
P54PFS	PSEL[4:0] (RX140) PSEL[5:0] (RX660)	端子機能選択ビット 00000b : Hi-Z 00001b : MTIOC4B 00101b : TMC11 10000b : CTXD0 11001b : TS12	端子機能選択ビット 000000b : Hi-Z 000001b : MTIOC4B 000101b : TMC11 001011b : CTS2#/RTS2#/SS2# 010000b : CTX0
P55PFS	PSEL[4:0] (RX140) PSEL[5:0] (RX660)	端子機能選択ビット 00000b : Hi-Z 00001b : MTIOC4D 00010b : MTIOC4A 00101b : TMO3 10000b : CRXD0 11001b : TS11	端子機能選択ビット 000000b : Hi-Z 000001b : MTIOC4D 000010b : MTIOC4A 000101b : TMO3 001010b : TXD7/SMOSI7/SSDA7 010000b : CRX0
P56PFS	PSEL[5:0]	—	P56 端子機能選択ビット
P5nPFS	ISEL	—	割り込み入力機能選択ビット

表 2.37 P6n 端子機能制御レジスタ (P6nPFS) の比較

レジスタ	ビット	RX140	RX660(n = 0~7)
P6nPFS	—	—	P6n 端子機能制御レジスタ

表 2.38 P7n 端子機能制御レジスタ (P7nPFS) の比較

レジスタ	ビット	RX140	RX660(n = 0~7)
P7nPFS	—	—	P7n 端子機能制御レジスタ

表 2.39 P8n 端子機能制御レジスタ (P8nPFS) の比較

レジスタ	ビット	RX140	RX660(n = 0~3,6,7)
P8nPFS	—	—	P8n 端子機能制御レジスタ

表 2.40 P9n 端子機能制御レジスタ (P9nPFS) の比較

レジスタ	ビット	RX140	RX660(n = 0~3)
P9nPFS	—	—	P9n 端子機能制御レジスタ

表 2.41 PAn 端子機能制御レジスタ (PAnPFS) の比較

レジスタ	ビット	RX140(n=0~6)	RX660(n=0~7)
PA0PFS	PSEL[4:0] (RX140) PSEL[5:0] (RX660)	端子機能選択ビット 00000b : Hi-Z 00001b : MTIOC4A 00111b : CACREF 01101b : SSLA1 11001b : TS32	端子機能選択ビット 000000b : Hi-Z 000001b : MTIOC4A 000111b : CACREF 001000b : MTIOC6D 001101b : SSLA1
PA1PFS	PSEL[4:0] (RX140) PSEL[5:0] (RX660)	端子機能選択ビット 00000b : Hi-Z 00001b : MTIOC0B 00010b : MTCLKC 00011b : MTIOC3B 01010b : SCK5 01101b : SSLA2 11001b : TS31	端子機能選択ビット 000000b : Hi-Z 000001b : MTIOC0B 000010b : MTCLKC 001000b : MTIOC7B 001001b : ADTRG0# 001010b : SCK5 001100b : SCK12 001101b : SSLA2 100111b : MTIOC3B
PA2PFS	PSEL[4:0] (RX140) PSEL[5:0] (RX660)	端子機能選択ビット 00000b : Hi-Z 01010b : RXD5/SMISO5/SSCL5 01101b : SSLA3 11001b : TS30	端子機能選択ビット 000000b : Hi-Z 001000b : MTIOC7A 001010b : RXD5/SMISO5/SSCL5 001100b : RXD12/SMISO12/ SSCL12/RXD12 001101b : SSLA3

レジスタ	ビット	RX140(n=0~6)	RX660(n=0~7)
PA3PFS	PSEL[4:0] (RX140) PSEL[5:0] (RX660)	端子機能選択ビット 00000b : Hi-Z 00001b : MTIOC0D 00010b : MTCLKD 00011b : MTIOC4D 00100b : MTIC5V 01010b : RXD5/SMISO5/SSCL5 11001b : TS29	端子機能選択ビット 000000b : Hi-Z 000001b : MTIOC0D 000010b : MTCLKD 001000b : MTIC5V 001010b : RXD5/SMISO5/SSCL5 100111b : MTIOC4D
PA4PFS	PSEL[4:0] (RX140) PSEL[5:0] (RX660)	端子機能選択ビット 00000b : Hi-Z 00001b : MTIC5U 00010b : MTCLKA 00011b : MTIOC4C 00101b : TMRIO 01010b : TXD5/SMOSI5/SSDA5 01101b : SSLA0 11001b : TS28	端子機能選択ビット 000000b : Hi-Z 000001b : MTIC5U 000010b : MTCLKA 000101b : TMRIO 001000b : MTIOC4C 001001b : ADST0 001010b : TXD5/SMOSI5/SSDA5 001100b : TXD12/SMOSI12/ SSDA12/TXD12/ SIOX12 001101b : SSLA0 100111b : MTIOC7C
PA5PFS	PSEL[4:0] (RX140) PSEL[5:0] (RX660)	端子機能選択ビット 00000b : Hi-Z 01101b : RSPCKA 11001b : TS27	端子機能選択ビット 000000b : Hi-Z 001000b : MTIOC6B 001101b : RSPCKA
PA6PFS	PSEL[4:0] (RX140) PSEL[5:0] (RX660)	端子機能選択ビット 00000b : Hi-Z 00001b : MTIC5V 00010b : MTCLKB 00011b : MTIOC3D 00101b : TMCi3 00111b : POE2# 01011b : CTS5#/RTS5#/SS5# 01101b : MOSIA 11001b : TS26	端子機能選択ビット 000000b : Hi-Z 000001b : MTIC5V 000010b : MTCLKB 000101b : TMCi3 000111b : POE10# 001000b : MTIOC3D 001011b : CTS5#/RTS5#/SS5# 001100b : CTS12#/RTS12#/SS12# 001101b : MOSIA 100111b : MTIOC6B
PA7PFS	PSEL[5:0]	—	PA7 端子機能選択ビット

レジスタ	ビット	RX140(n=0~6)	RX660(n=0~7)
PAnPFS	ISEL	割り込み入力機能選択ビット 0 : IRQn 入力端子として使用しない 1 : IRQn 入力端子として使用する PA3 : IRQ6 (80/64/48/32 ピン) PA4 : IRQ5 (80/64/48/32 ピン)	割り込み入力機能選択ビット 0 : IRQn 入力端子として使用しない 1 : IRQn 入力端子として使用する PA0 : IRQ0(144/100/80/64 ピン) PA1 : IRQ11(144/100/80/64/48 ピン) PA2 : IRQ10(144/100/80 ピン) PA3 : IRQ6-DS (144/100/80/64/48 ピン) PA4 : IRQ5-DS (144/100/80/64/48 ピン) PA5 : IRQ5(144/100/80 ピン) PA6 : IRQ14(144/100/80/64/48 ピン) PA7 : IRQ7(144/100 ピン)
PAnPFS	ASEL	アナログ機能選択ビット 0 : アナログ端子以外に使用する 1 : アナログ端子として使用する PA3 : CMPB1 (80/64/48/32 ピン) PA4 : CVREFB1 (80/64/48/32 ピン)	アナログ機能選択ビット 0 : アナログ端子以外に使用する 1 : アナログ端子として使用する PA3 : CMPC10 (144/100/80/64/48 ピン) PA4 : CVREFC1 (144/100/80/64/48 ピン)

表 2.42 PBn 端子機能制御レジスタ(PBnPFS)の比較

レジスタ	ビット	RX140(n=0~7)	RX660(n=0~7)
PB0PFS	PSEL[4:0] (RX140) PSEL[5:0] (RX660)	端子機能選択ビット 00000b : Hi-Z 00001b : MTIC5W 00010b : MTIOC3D 01011b : RXD6/SMISO6/SSCL6 01101b : RSPCKA 11001b : TS25	端子機能選択ビット 000000b : Hi-Z 000001b : MTIC5W 000010b : MTIOC3D 001010b : RXD4/SMISO4/SSCL4 001011b : RXD6/SMISO6/SSCL6 001101b : RSPCKA
PB1PFS	PSEL[4:0] (RX140) PSEL[5:0] (RX660)	端子機能選択ビット 00000b : Hi-Z 00001b : MTIOC0C 00010b : MTIOC4C 00101b : TMCIO 01011b : TXD6/SMOSI6/SSDA6 10000b : CMPOB1 11001b : TS24	端子機能選択ビット 000000b : Hi-Z 000001b : MTIC0C 000010b : MTIOC4C 000101b : TMCIO 001010b : TXD4/SMOSI4/SSDA4 001011b : TXD6/SMOSI6/SSDA6 011110b : COMP1
PB2PFS	PSEL[4:0] (RX140) PSEL[5:0] (RX660)	端子機能選択ビット 00000b : Hi-Z 01011b : CTS6#/RTS6#/SS6# 11001b : TS23	端子機能選択ビット 000000b : Hi-Z 001010b : CTS4#/RTS4#/SS4# 001011b : CTS6#/RTS6#/SS6#

レジスタ	ビット	RX140(n=0~7)	RX660(n=0~7)
PB3PFS	PSEL[4:0] (RX140) PSEL[5:0] (RX660)	端子機能選択ビット 00000b : Hi-Z 00001b : MTIOC0A 00010b : MTIOC4A 00101b : TMO0 00111b : POE3# 01011b : SCK6 11001b : TS22 11011b : LPTO	端子機能選択ビット 000000b : Hi-Z 000001b : MTIOC0A 000010b : MTIOC4A 000101b : TMO0 000111b : POE11# 001010b : SCK4 001011b : SCK6 011101b : TIC2 100110b : PMCO
PB4PFS	PSEL[4:0] (RX140) PSEL[5:0] (RX660)	端子機能選択ビット 00000b : Hi-Z 01011b : CTS9#/RTS9#/SS9# 11001b : TS21	端子機能選択ビット 000000b : Hi-Z 001011b : CTS9#/RTS9#/SS9# 100100b : CTS11#/RTS11#/SS11# 101100b : CTS011#/RTS011#/ SS011# 101110b : DE011
PB5PFS	PSEL[4:0] (RX140) PSEL[5:0] (RX660)	端子機能選択ビット 00000b : Hi-Z 00001b : MTIOC2A 00010b : MTIOC1B 00101b : TMR1 00111b : POE1# 01010b : SCK9 11001b : TS20	端子機能選択ビット 000000b : Hi-Z 000001b : MTIOC2A 000010b : MTIOC1B 000101b : TMR1 000111b : POE4# 001010b : SCK9 011101b : TOC2 100100b : SCK11 101100b : SCK011
PB6PFS	PSEL[4:0] (RX140) PSEL[5:0] (RX660)	端子機能選択ビット 00000b : Hi-Z 00001b : MTIOC3D 01010b : RXD9/SMISO9/SSCL9 11001b : TS19	端子機能選択ビット 000000b : Hi-Z 000001b : MTIOC3D 001010b : RXD9/SMISO9/SSCL9 100100b : RXD11/SMISO11/ SSCL11 101100b : RXD011/SMISO011/ SSCL011
PB7PFS	PSEL[4:0] (RX140) PSEL[5:0] (RX660)	端子機能選択ビット 00000b : Hi-Z 00001b : MTIOC3B 01010b : TXD9/SMOSI9/SSDA9 11001b : TS18	端子機能選択ビット 000000b : Hi-Z 000001b : MTIOC3B 001010b : TXD9/SMOSI9/SSDA9 100100b : TXD11/SMOSI11/ SSDA11 101100b : TXD011/SMOSI011/ SSDA011

レジスタ	ビット	RX140(n=0~7)	RX660(n=0~7)
PBnPFS	ISEL	割り込み入力機能選択ビット 0 : IRQn 入力端子として使用しない 1 : IRQn 入力端子として使用する PB1 : IRQ4 (80/64/48 ピン)	割り込み入力機能選択ビット 0 : IRQn 入力端子として使用しない 1 : IRQn 入力端子として使用する PB0 : IRQ12 (144/100/80/64/48 ピン) PB1 : IRQ4-DS (144/100/80/64/48 ピン) PB2 : IRQ2(144/100/80 ピン) PB3 : IRQ3(144/100/80/64/48 ピン) PB4 : IRQ4(144/100/80 ピン) PB5 : IRQ13 (144/100/80/64/48 ピン) PB6 : IRQ6(144/100/80/64 ピン) PB7 : IRQ15(144/100/80/64 ピン)

表 2.43 PCn 端子機能制御レジスタ(PCnPFS)の比較

レジスタ	ビット	RX140(n=2~7)	RX660(n=0~7)
PC0PFS	PSEL[5:0]	—	PC0 端子機能選択ビット
PC1PFS	PSEL[5:0]	—	PC1 端子機能選択ビット
PC2PFS	PSEL[4:0] (RX140) PSEL[5:0] (RX660)	端子機能選択ビット 00000b : Hi-Z 00001b : MTIOC4B 01010b : RXD5/SMISO5/SSCL5 01101b : SSLA3 11001b : TS17	端子機能選択ビット 000000b : Hi-Z 000001b : MTIOC4B 001010b : RXD5/SMISO5/SSCL5 001101b : SSLA3 101100b : TXDB011
PC3PFS	PSEL[4:0] (RX140) PSEL[5:0] (RX660)	端子機能選択ビット 00000b : Hi-Z 00001b : MTIOC4D 01010b : TXD5/SMOSI5/SSDA5 11001b : TS16	端子機能選択ビット 000000b : Hi-Z 000001b : MTIOC4D 001010b : TXD5/SMOSI5/SSDA5 100110b : PMC0
PC4PFS	PSEL[4:0] (RX140) PSEL[5:0] (RX660)	端子機能選択ビット 00000b : Hi-Z 00001b : MTIOC3D 00010b : MTCLKC 00011b : MTIOC0A 00101b : TMC11 00111b : POE0# 01010b : SCK5 01011b : CTS8#/RTS8#/SS8# 01101b : SSLA0 11001b : TSCAP	端子機能選択ビット 000000b : Hi-Z 000001b : MTIOC3D 000010b : MTCLKC 000101b : TMC11 000111b : POE0# 001000b : MTIOC0A 001010b : SCK5 001011b : CTS8#/RTS8#/SS8# 001101b : SSLA0 100100b : CTS10#/RTS10#/SS10# 100110b : PMC0 101100b : CTS010#/RTS010#/ SS010# 101110b : DE010
PC5PFS	PSEL[4:0] (RX140) PSEL[5:0] (RX660)	端子機能選択ビット 00000b : Hi-Z 00001b : MTIOC3B 00010b : MTCLKD 00011b : MTIOC0C 00101b : TMR12 01010b : SCK8 01101b : RSPCKA 11001b : TS15	端子機能選択ビット 000000b : Hi-Z 000001b : MTIOC3B 000010b : MTCLKD 000101b : TMR12 001000b : MTIOC0C 001010b : SCK8 001101b : RSPCKA 100100b : SCK10 100110b : PMC0 101100b : SCK010

レジスタ	ビット	RX140(n=2~7)	RX660(n=0~7)
PC6PFS	PSEL[4:0] (RX140) PSEL[5:0] (RX660)	端子機能選択ビット 00000b : Hi-Z 00001b : MTIOC3C 00010b : MTCLKA 00101b : TMC12 01010b : RXD8/SMISO8/SSCL8 01101b : MOSIA 11001b : TS14	端子機能選択ビット 000000b : Hi-Z 000001b : MTIOC3C 000010b : MTCLKA 000101b : TMC12 001010b : RXD8/SMISO8/SSCL8 001101b : MOSIA 011101b : TIC0 100100b : RXD10/SMISO10/ SSCL10 101100b : RXD010/SMISO010/ SSCL010
PC7PFS	PSEL[4:0] (RX140) PSEL[5:0] (RX660)	端子機能選択ビット 00000b : Hi-Z 00001b : MTIOC3A 00010b : MTCLKB 00101b : TMO2 00111b : CACREF 01010b : TXD8/SMOSI8/SSDA8 01101b : MISOA 11001b : TS13 11011b : LPTO	端子機能選択ビット 000000b : Hi-Z 000001b : MTIOC3A 000010b : MTCLKB 000101b : TMO2 000111b : CACREF 001010b : TXD8/SMOSI8/SSDA8 001101b : MISOA 011101b : TOC0 100100b : TXD10/SMOSI10/ SSDA10 101100b : TXD010/SMOSI010/ SSDA010
PCnPFS	ISEL	—	割り込み入力機能選択ビット

表 2.44 PDn 端子機能制御レジスタ (PDnPFS) の比較

レジスタ	ビット	RX140(n=0~2)	RX660(n=0~7)
PD0PFS	PSEL[4:0] (RX140) PSEL[5:0] (RX660)	端子機能選択ビット 00000b : Hi-Z 01011b : TXD6/SMOSI6/SSDA6	端子機能選択ビット 000000b : Hi-Z 001000b : POE4#
PD1PFS	PSEL[4:0] (RX140) PSEL[5:0] (RX660)	端子機能選択ビット 00000b : Hi-Z 00001b : MTIOC4B 01011b : RXD6/SMISO6/SSCL6	端子機能選択ビット 000000b : Hi-Z 000001b : MTIOC4B 001000b : POE0# 010000b : CTX0
PD2PFS	PSEL[4:0] (RX140) PSEL[5:0] (RX660)	端子機能選択ビット 00000b : Hi-Z 00001b : MTIOC4D 01011b : SCK6	端子機能選択ビット 000000b : Hi-Z 000001b : MTIOC4D 010000b : CRX0 011101b : TIC2
PD3PFS	PSEL[5:0]	—	PD3 端子機能選択ビット

レジスタ	ビット	RX140(n=0~2)	RX660(n=0~7)
PD4PFS	PSEL[5:0]	—	PD4 端子機能選択ビット
PD5PFS	PSEL[5:0]	—	PD5 端子機能選択ビット
PD6PFS	PSEL[5:0]	—	PD6 端子機能選択ビット
PD7PFS	PSEL[5:0]	—	PD7 端子機能選択ビット
PDnPFS	ISEL	割り込み入力機能選択ビット 0 : IRQn 入力端子として使用しない 1 : IRQn 入力端子として使用する PD0 : IRQ0 (80 ピン) PD1 : IRQ1(80 ピン) PD2 : IRQ2(80 ピン)	割り込み入力機能選択ビット 0 : IRQn 入力端子として使用しない 1 : IRQn 入力端子として使用する PD0 : IRQ0(144/100/80 ピン) PD1 : IRQ1(144/100/80 ピン) PD2 : IRQ2(144/100/80 ピン) PD3 : IRQ3(144/100 ピン) PD4 : IRQ4(144/100 ピン) PD5 : IRQ5(144/100 ピン) PD6 : IRQ6(144/100 ピン) PD7 : IRQ7(144/100 ピン)
	ASEL	アナログ機能選択ビット 0 : アナログ端子以外に使用する 1 : アナログ端子として使用する PD0 : AN024(100 ピン) PD1 : AN025(100 ピン) PD2 : AN026(100 ピン)	アナログ機能選択ビット 0 : アナログ端子以外に使用する 1 : アナログ端子として使用する PD0 : AN016(144/100/80 ピン) PD1 : AN017(144/100/80 ピン) PD2 : AN018(144/100/80 ピン) PD3 : AN019(144/100 ピン) PD4 : AN020(144/100 ピン) PD5 : AN021(144/100 ピン) PD6 : AN022(144/100 ピン) PD7 : AN023(144/100 ピン)

表 2.45 PEn 端子機能制御レジスタ (PEnPFS)の比較

レジスタ	ビット	RX140(n=0~5)	RX660(n=0~7)
PE0PFS	PSEL[4:0] (RX140) PSEL[5:0] (RX660)	端子機能選択ビット 00000b : Hi-Z 01100b : SCK12	端子機能選択ビット 000000b : Hi-Z 001000b : MTIOC3D 001100b : SCK12
PE1PFS	PSEL[4:0] (RX140) PSEL[5:0] (RX660)	端子機能選択ビット 00000b : Hi-Z 00001b : MTIOC4C 01100b : TXD12/TXDX12/SIOX12 SMOSI12/SSDA12	端子機能選択ビット 000000b : Hi-Z 000001b : MTIOC4C 001000b : MTIOC3B 001100b : TXD12/TXDX12/SIOX12 SMOSI12/SSDA12

レジスタ	ビット	RX140(n=0~5)	RX660(n=0~7)
PE2PFS	PSEL[4:0] (RX140) PSEL[5:0] (RX660)	端子機能選択ビット 00000b : Hi-Z 00001b : MTIOC4A 01100b : RXD12/RXDX12/ SMISO12/SSCL12 11001b : TS35	端子機能選択ビット 000000b : Hi-Z 000001b : MTIOC4A 001000b : MTIOC7A 001100b : RXD12/RXDX12/ SMISO12/SSCL12 011101b : TIC3
PE3PFS	PSEL[4:0] (RX140) PSEL[5:0] (RX660)	端子機能選択ビット 00000b : Hi-Z 00001b : MTIOC4B 00010b : MTIOC1B 00111b : POE8# 01001b : CLKOUT 01100b : CTS12#/RTS12#/SS12# 11001b : TS34	端子機能選択ビット 000000b : Hi-Z 000001b : MTIOC4B 000111b : POE8# 001000b : MTIOC1B 001100b : CTS12#/RTS12#/SS12# 011101b : TOC3
PE4PFS	PSEL[4:0] (RX140) PSEL[5:0] (RX660)	端子機能選択ビット 00000b : Hi-Z 00001b : MTIOC4D 00010b : MTIOC1A 00011b : MTIOC4A 01001b : CLKOUT 11001b : TS33	端子機能選択ビット 000000b : Hi-Z 000001b : MTIOC4D 000010b : MTIOC1A 001000b : MTIOC4A 100111b : MTIOC7D
PE5PFS	PSEL[4:0] (RX140) PSEL[5:0] (RX660)	端子機能選択ビット 00000b : Hi-Z 00001b : MTIOC4C 00010b : MTIOC2B 10000b : CMPOB0	端子機能選択ビット 000000b : Hi-Z 000001b : MTIOC4C 000010b : MTIOC2B 011110b : COMP0
PE6PFS	PSEL[5:0]	—	PE6 端子機能選択ビット
PE7PFS	PSEL[5:0]	—	PE7 端子機能選択ビット

レジスタ	ビット	RX140(n=0~5)	RX660(n=0~7)
PEnPFS	ISEL	割り込み入力機能選択ビット 0 : IRQn 入力端子として使用しない 1 : IRQn 入力端子として使用する PE2 : IRQ7(80/64/48/32 ピン) PE5 : IRQ5(80/64 ピン)	割り込み入力機能選択ビット 0 : IRQn 入力端子として使用しない 1 : IRQn 入力端子として使用する PE0 : IRQ8 (144/100/80/64 ピン) PE1 : IRQ9 (144/100/80/64/48 ピン) PE2 : IRQ7-DS (144/100/80/64/48 ピン) PE3 : IRQ11 (144/100/80/64/48 ピン) PE4 : IRQ12 (144/100/80/64/48 ピン) PE5 : IRQ5(100/80/64 ピン) PE6 : IRQ6(144/100 ピン) PE7 : IRQ7(144/100 ピン)
	ASEL	アナログ機能選択ビット 0 : アナログ端子以外に使用する 1 : アナログ端子として使用する PE0 : AN016 (80/64 ピン) PE1 : AN017, CMPB0 (80/64/48/32 ピン) PE2 : AN018, CVREFB0 (80/64/48/32 ピン) PE3 : AN019, CMPA1 (80/64/48/32 ピン) PE4 : AN020, CMPA2 (80/64/48/32 ピン) PE5 : AN021 (80/64 ピン)	アナログ機能選択ビット 0 : アナログ端子以外に使用する 1 : アナログ端子として使用する PE0 : AN 008 (144/100/80/64 ピン) PE1 : AN 009 (144/100/80/64/48 ピン) PE2 : AN 010 (144/100/80/64/48 ピン) PE3 : AN 011 (144/100/80/64/48 ピン) PE4 : AN 012 (144/100/80/64/48 ピン) PE5 : AN 013 (144/100/80/64 ピン) PE6 : AN014 (144/100 ピン) PE7 : AN015 (144/100 ピン)

表 2.46 PF5 端子機能制御レジスタ(PF5PFS)の比較

レジスタ	ビット	RX140	RX660
PF5PFS	—	—	PF5 端子機能制御レジスタ

表 2.47 PHn 端子機能制御レジスタ(PHnPFS)の比較

レジスタ	ビット	RX140(n=0~3)	RX660(n=0~3)
PH0PFS	PSEL[4:0] (RX140) PSEL[5:0] (RX660)	端子機能選択ビット 00000b : Hi-Z 00001b : MTIOC3B 00111b : CACREF 11001b : TS10	端子機能選択ビット 000000b : Hi-Z 000001b : MTIOC3B 000111b : CACREF 001001b : ADTRG0#

レジスタ	ビット	RX140(n=0~3)	RX660(n=0~3)
PH1PFS	PSEL[4:0] (RX140) PSEL[5:0] (RX660)	端子機能選択ビット 00000b : Hi-Z 00001b : MTIOC3D 00101b : TMO0 11001b : TS9	端子機能選択ビット 000000b : Hi-Z 000001b : MTIOC3D 000101b : TMO0 001001b : ADST0 011101b : TIC1
PH2PFS	PSEL[4:0] (RX140) PSEL[5:0] (RX660)	端子機能選択ビット 000000b : Hi-Z 000001b : MTIOC4C 000101b : TMRIO 011001b : TS8	端子機能選択ビット 000000b : Hi-Z 000001b : MTIOC4C 000101b : TMRIO 011001b : TOC1
PH3PFS	PSEL[4:0] (RX140) PSEL[5:0] (RX660)	端子機能選択ビット 00000b : Hi-Z 00001b : MTIOC4D 00101b : TMCIO 11001b : TS7	端子機能選択ビット 000000b : Hi-Z 000001b : MTIOC4D 000101b : TMCIO

表 2.48 PJn 端子機能制御レジスタ (PJnPFS) の比較

レジスタ	ビット	RX140(n=1,6,7)	RX660(n=1,3,5)
PJ3PFS	PSEL[5:0]	—	PJ3 端子機能選択ビット
PJ5PFS	PSEL[5:0]	—	PJ5 端子機能選択ビット
PJnPFS	ISEL	—	割り込み入力機能選択ビット
	ASEL	アナログ機能選択ビット	—

表 2.49 PKn 端子機能制御レジスタ (PKnPFS) の比較

レジスタ	ビット	RX140	RX660(n=2~5)
PKnPFS	—	—	PKn 端子機能制御レジスタ

表 2.50 マルチファンクションピンコントローラのレジスタ比較

レジスタ	ビット名	RX140	RX660
PFCSE	—	—	CS 出力許可レジスタ
PFCSS0	—	—	CS 出力端子選択レジスタ 0
PFAOE0	—	—	アドレス出力許可レジスタ 0
PFAOE1	—	—	アドレス出力許可レジスタ 1
PFBCR0	—	—	外部バス制御レジスタ 0
PFBCR1	—	—	外部バス制御レジスタ 1
PFBCR2	—	—	外部バス制御レジスタ 2
PFBCR3	—	—	外部バス制御レジスタ 3

2.15 マルチファンクションタイマパルスユニット 2/マルチファンクションタイマパルスユニット 3

表 2.51 にマルチファンクションタイマパルスユニット 2/マルチファンクションタイマパルスユニット 3 の概要比較を、表 2.52 にマルチファンクションタイマパルスユニット 2/マルチファンクションタイマパルスユニット 3 のレジスタ比較を示します。

表 2.51 マルチファンクションタイマパルスユニット 2/マルチファンクションタイマパルスユニット 3 の概要比較

項目	RX140(MTU2a)	RX660(MTU3a)
パルス入出力	最大 16 本	最大 28 本
パルス入力	3 本	3 本
カウントクロック	チャンネルごとに 8 または 7 種類 (MTU5 は 4 種類)	チャンネルごとに 11 種類 (MTU0 は 14 種類、MTU2 は 12 種類、 MTU5 は 10 種類、MTU1&MTU2 (LWA = 1 のとき)は 4 種類)
設定可能動作	【MTU0～MTU4】 - コンペアマッチによる波形出力 - インプットキャプチャ機能 (ノイズフィルタ設定機能) - カウンタクリア動作 - 複数のタイマカウンタ(TCNT)への同時書き込み - コンペアマッチ/インプットキャプチャによる同時クリア - カウンタの同期動作による各レジスタの同期入出力 - 同期動作と組み合わせることによる最大 12 相の PWM 出力	【MTU0～MTU4,MTU6,MTU7,MTU8】 - コンペアマッチによる波形出力 - インプットキャプチャ機能 (ノイズフィルタ設定可能) - カウンタクリア動作 - 複数のタイマカウンタ(TCNT)への同時書き込み(MTU8 を除く) - コンペアマッチ/インプットキャプチャによる同時クリア(MTU8 を除く) - カウンタの同期動作による各レジスタの同期入出力(MTU8 を除く) - 同期動作と組み合わせることによる最大 12 相の PWM 出力(MTU8 を除く)
	【MTU0,MTU3,MTU4】 - バッファ動作を設定可能 - 相補 PWM、リセット同期 PWM を用いた AC 同期モータ(ブラシレス DC モータ)駆動モードが設定可能で、2 種類(チョッピング、レベル)の波形出力が選択可能	【MTU0,MTU3,MTU4,MTU6,MTU7,MTU8】 バッファ動作を設定可能
	【MTU1,MTU2】 - 独立に位相計数モードを設定可能 - カスケード接続動作	【MTU1,MTU2】 - 独立に位相計数モードを設定可能 - MTU1、MTU2 連動の 32 ビット位相計数モードを設定可能(TMDR3.LWA = 1 設定時) - カスケード接続動作が可能

項目	RX140(MTU2a)	RX660(MTU3a)
設定可能動作	—	【MTU3,MTU4,MTU6,MTU7】 - MTU3/MTU4、および MTU6/MTU7 の連動動作による相補 PWM、リセット同期 PWM 動作で、6 相のポジ/ネガ計 12 相の出力が可能 - 相補 PWM モード時、タイマカウンタの山または谷のとき、またはバッファレジスタ (MTU4.TGRD,MTU7.TGRD)への書き込み時に、バッファレジスタからテンポラリレジスタへデータ転送可能 - 相補 PWM モードでダブルバッファ機能を設定可能
設定可能動作	【MTU3,MTU4】 連動動作による相補 PWM、リセット PWM3 相のポジ、ネガ計 6 相の出力が可能	【MTU3,MTU4】 MTU0 と連動させて、相補 PWM、リセット同期 PWM を用いた AC 同期モータ(ブラシレス DC モータ)駆動モードが設定可能で、2 種類(チョッピング、レベル)の波形出力が選択可能
	【MTU5】 - デッドタイム補償用カウンタ機能 - インプットキャプチャ機能 (ノイズフィルタ設定可能) - カウンタクリア動作	【MTU5】 デッドタイム補償用カウンタとして使用することが可能
	—	【MTU0/MTU5,MTU1,MTU2,MTU8】 MTU1、MTU2 を組み合わせて、MTU0/MTU5、MTU8 と連動させて、32 ビット位相計数モードに設定可能
割り込み間引き機能	相補 PWM モード時 - カウンタの山、谷での割り込み - A/D コンバータの変換スタートトリガを間引き機能	相補 PWM モード時に、カウンタの山、谷での割り込み、および A/D コンバータの変換スタートトリガを間引くことが可能
割り込み要因	28 種類	43 種類
バッファ動作	レジスタデータの自動転送	レジスタデータの自動転送 (バッファレジスタからタイマレジスタへの転送)
トリガ生成	A/D コンバータの変換スタートトリガを生成可能	- A/D コンバータの変換開始トリガを生成可能 - A/D 変換開始要求のディレイド機能により、任意のタイミングで A/D 変換開始が可能。また PWM 出力との同期動作が可能
消費電力低減機能	モジュールストップ状態への設定が可能	モジュールストップ状態への遷移が可能

表 2.52 マルチファンクションタイマパルスユニット 2/マルチファンクションタイマパルスユニット 3 のレジスタ比較

レジスタ	ビット	RX140(MTU2a)	RX660(MTU3a)
TCR2	—	—	タイマコントロールレジスタ 2
TMDR(RX140) TMDR1(RX660)	—	タイマモードレジスタ	タイマモードレジスタ 1

レジスタ	ビット	RX140(MTU2a)	RX660(MTU3a)
TMDR2m	—	—	タイマモードレジスタ 2 (m = A,B)
TMDR3	—	—	タイマモードレジスタ 3
MTU0,TIORH	IOA[3:0]	I/O コントロール A ビット b3 b0 0 0 0 0:出力禁止 0 0 0 1:初期出力は Low 出力 コンペアマッチで Low 出力 0 0 1 0:初期出力は Low 出力 コンペアマッチで High 出力 0 0 1 1:初期出力は Low 出力 コンペアマッチで トグル出力 0 1 0 0:出力禁止 0 1 0 1:初期出力は High 出力 コンペアマッチで Low 出力 0 1 1 0:初期出力は High 出力 コンペアマッチで High 出力 0 1 1 1:初期出力は High 出力 コンペアマッチで トグル出力 1 0 0 0:立ち上がりエッジで インプットキャプチャ 1 0 0 1:立ち下がりエッジで インプットキャプチャ 1 0 1 x:両エッジでインプット キャプチャ 1 1 x x:キャプチャ入力元は MTU1/カウント クロック MTU1.TCNT の カウントアップ/ カウントダウンで インプットキャプチャ	I/O コントロール A ビット b3 b0 0 0 0 0:出力禁止 0 0 0 1:初期出力は Low 出力 コンペアマッチで Low 出力 0 0 1 0:初期出力は Low 出力 コンペアマッチで High 出力 0 0 1 1:初期出力は Low 出力 コンペアマッチで トグル出力 0 1 0 0:出力禁止 0 1 0 1:初期出力は High 出力 コンペアマッチで Low 出力 0 1 1 0:初期出力は High 出力 コンペアマッチで High 出力 0 1 1 1:初期出力は High 出力 コンペアマッチで トグル出力 1 0 0 0:立ち上がりエッジで インプットキャプチャ 1 0 0 1:立ち下がりエッジで インプットキャプチャ 1 0 1 x:両エッジで インプットキャプチャ 1 1 0 0:キャプチャ入力元は MTU1/カウント クロック MTU1.TCNT(LWA = 0) または MTU1. TCNTLW(LWA = 1)の カウントアップ/ カウントダウンで インプットキャプチャ 1 1 1 x:MTU8.TGRC の コンペアマッチの発生で インプットキャプチャ

レジスタ	ビット	RX140(MTU2a)	RX660(MTU3a)
MTU1, TIOR	IOB[3:0]	I/O コントロール B ビット b3 b0 0 0 0 0:出力禁止 0 0 0 1:初期出力は Low 出力 コンペアマッチで Low 出力 0 0 1 0:初期出力は Low 出力 コンペアマッチで High 出力 0 0 1 1:初期出力は Low 出力 コンペアマッチで トグル出力 0 1 0 0:出力禁止 0 1 0 1:初期出力は High 出力 コンペアマッチで Low 出力 0 1 1 0:初期出力は High 出力 コンペアマッチで High 出力 0 1 1 1:初期出力は High 出力 コンペアマッチで トグル出力 1 0 0 0:立ち上がりエッジで インプットキャプチャ 1 0 0 1:立ち下がりエッジで インプットキャプチャ 1 0 1 x:両エッジでインプット キャプチャ 1 1 x x: MTU0.TGRC の コンペアマッチ/ インプットキャプチャ の発生でインプット キャプチャ	I/O コントロール B ビット b3 b0 0 0 0 0:出力禁止 0 0 0 1:初期出力は Low 出力 コンペアマッチで Low 出力 0 0 1 0:初期出力は Low 出力 コンペアマッチで High 出力 0 0 1 1:初期出力は Low 出力 コンペアマッチで トグル出力 0 1 0 0:出力禁止 0 1 0 1:初期出力は High 出力 コンペアマッチで Low 出力 0 1 1 0:初期出力は High 出力 コンペアマッチで High 出力 0 1 1 1:初期出力は High 出力 コンペアマッチで トグル出力 1 0 0 0:立ち上がりエッジで インプットキャプチャ 1 0 0 1:立ち下がりエッジで インプットキャプチャ 1 0 1 x:両エッジで インプットキャプチャ 1 1 0 0: MTU0.TGRC の コンペアマッチ/ インプットキャプチャ の発生でインプット キャプチャ 1 1 1 x:MTU8.TGRC の コンペアマッチの発生で インプットキャプチャ

レジスタ	ビット	RX140(MTU2a)	RX660(MTU3a)
TIORU TIORV TIORW	IOC[4:0]	I/O コントロール C ビット b4 b0 00000: コンペアマッチ 00001: 設定しないでください 0001x: 設定しないでください 001xx: 設定しないでください 01xxx: 設定しないでください 10000: 設定しないでください 10001: 立ち上がりエッジで インプットキャプチャ 10010: 立ち下がりエッジで インプットキャプチャ 10011: 両エッジで インプットキャプチャ 101xx: 設定しないでください 11000: 設定しないでください 11001: 外部入力信号の Low パルス幅測定用 相補 PWM モードの谷 でキャプチャ 11010: 外部入力信号の Low パルス幅測定用 相補 PWM モードの山 でキャプチャ 11011: 外部入力信号の Low パルス幅測定用 相補 PWM モードの山 と谷でキャプチャ 11100: 設定しないでください 11101: 外部入力信号の High パルス幅測定用 相補 PWM モードの谷 でキャプチャ 11110: 外部入力信号の High パルス幅測定用 相補 PWM モードの山 でキャプチャ 11111: 外部入力信号の High パルス幅測定用 相補 PWM モードの 山と谷でキャプチャ	I/O コントロール C ビット b4 b0 00000: 機能なし 00001: 設定しないでください 0001x: 設定しないでください 001xx: 設定しないでください 01xxx: 設定しないでください 10000: 設定しないでください 10001: 立ち上がりエッジで インプットキャプチャ 10010: 立ち下がりエッジで インプットキャプチャ 10011: 両エッジで インプットキャプチャ 101xx: MTU8.TGRC のコンペア マッチの発生でキャ プチャ 11000: 設定しないでください 11001: 外部入力信号の Low パ ルス幅測定用 相補 PWM モードの谷で キャプチャ 11010: 外部入力信号の Low パ ルス幅測定用 相補 PWM モードの山で キャプチャ 11011: 外部入力信号の Low パ ルス幅測定用 相補 PWM モードの山と 谷でキャプチャ 11100: 設定しないでください 11101: 外部入力信号の High パ ルス幅測定用 相補 PWM モードの谷で キャプチャ 11110: 外部入力信号の High パ ルス幅測定用 相補 PWM モードの山で キャプチャ 11111: 外部入力信号の High パルス幅測定用 相補 PWM モードの 山と谷でキャプチャ
TIER	TTGE2	A/D 変換開始要求許可 2 ビット 0: MTU4.TCNT のアンダフ ロー(谷)による A/D 変換 要求を禁止 1: MTU4.TCNT のアンダフ ロー(谷)による A/D 変換 要求を許可	A/D 変換開始要求許可 2 ビット 0: MTU_n.TCNT のアンダフ ロー(谷)による A/D 変換要 求を禁止(n = 4,7) 1: MTU_n.TCNT のアンダフ ロー(谷)による A/D 変換要 求を許可(n = 4,7)

レジスタ	ビット	RX140(MTU2a)	RX660(MTU3a)
TSYCR	—	—	タイマシンクロクリアレジスタ
TCNTLW	—	—	タイマロングワードカウンタ
TGRALW/ TGRBLW	—	—	タイマロングワード ジェネラルレジスタ
TSTR(RX140) TSTR/TSTRA/TSTRB(RX660)	CST8	—	カウンタスタート 8 ビット
TSYR(RX140) TSYRm(RX660)	—	タイマシンクロレジスタ	タイマシンクロレジスタ m (m = A,B)
TCSYSTR	—	—	タイマカウンタシンクロ スタートレジスタ
TRWER(RX140) TRWERm(RX660)	—	タイマリードライト許可レジスタ	タイマリードライト イネーブルレジスタ m (m = A,B)
TOER(RX140) TOERm(RX660)	—	タイマアウトプットマスタ許可レジスタ	タイマアウトプットマスタ イネーブルレジスタ m (m = A,B)
TOCR1(RX140) TOCR1m(RX660)	—	タイマアウトプットコントロールレジスタ 1	タイマアウトプットコントロールレジスタ 1m(m = A,B)
TOCR2(RX140) TOCR2m(RX660)	—	タイマアウトプットコントロールレジスタ 2	タイマアウトプットコントロールレジスタ 2m(m = A,B)
TOLBR TOLBRm(RX660)	—	タイマアウトプットレベルバッファレジスタ	タイマアウトプットレベル バッファレジスタ m(m = A,B)
TGCR(RX140) TGCRa(RX660)	—	タイマゲートコントロールレジスタ	タイマゲートコントロール レジスタ A
TCNTS(RX140) TCNTSm(RX660)	—	タイマサブカウンタ	タイマサブカウンタ m (m = A,B)
TCDR(RX140) TCDRm(RX660)	—	タイマ周期データレジスタ	タイマ周期データレジスタ m (m = A,B)
TCBR(RX140) TCBRm(RX660)	—	タイマ周期バッファレジスタ	タイマ周期バッファレジスタ m(m = A,B)
TDDR(RX140) TDDRm(RX660)	—	タイマデッドタイムデータレジスタ	タイマデッドタイムデータ レジスタ m(m = A,B)
TITCR(RX140) TITCR1m(RX660)	—	タイマ割り込み間引き設定レジスタ	タイマ割り込み間引き設定 レジスタ 1m(m = A,B)
TITCNT(RX140) TITCNT1m(RX660)	—	タイマ割り込み間引き回数カウンタ	タイマ割り込み間引き回数 カウンタ 1m(m = A,B)
TBTER(RX140) TBTERm(RX660)	—	タイマバッファ転送設定レジスタ	タイマバッファ転送設定 レジスタ m(m = A,B)
TDER(RX140) TDERm(RX660)	—	タイマデッドタイム許可レジスタ	タイマデッドタイムイネーブル レジスタ m(m = A,B)
TWCR(RX140) TWCRm(RX660)	SCC	—	同期クリアコントロール ビット
NFCR(RX140) NFCRn(RX660)	—	ノイズフィルタコントロール レジスタ	ノイズフィルタコントロール レジスタ n(n = 0~4,6,7,8,C)
NFCR5	—	—	ノイズフィルタコントロール レジスタ 5
TITMRm	—	—	タイマ割り込み間引きモード レジスタ (m = A,B)

レジスタ	ビット	RX140(MTU2a)	RX660(MTU3a)
TITCR2m	—	—	タイマ割り込み間引き設定 レジスタ 2(m = A,B)
TITCNT2m	—	—	タイマ割り込み間引き回数 カウンタ 2(m = A,B)

2.16 ポートアウトプットイネーブル 2/ポートアウトプットイネーブル 3

表 2.53 にポートアウトプットイネーブル 2/ポートアウトプットイネーブル 3 の概要比較を、表 2.54 にポートアウトプットイネーブル 2/ポートアウトプットイネーブル 3 のレジスタ比較を示します。

表 2.53 ポートアウトプットイネーブル 2/ポートアウトプットイネーブル 3 の概要比較

項目	RX140(POE2a)	RX660(POE3a)
出力停止時の端子の状態	ハイインピーダンス	ハイインピーダンス
ハイインピーダンス制御対象端子	- MTU の出力端子 - MTU0 端子 (MTIOC0A,MTIOC0B,MTIOC0C,MTIOC0D) - MTU3 端子 (MTIOC3B,MTIOC3D) - MTU4 端子 (MTIOC4A,MTIOC4B,MTIOC4C,MTIOC4D)	- MTU の出力端子 - MTU0 端子 (MTIOC0A,MTIOC0B,MTIOC0C,MTIOC0D) - MTU3 端子 (MTIOC3B,MTIOC3D) - MTU4 端子 (MTIOC4A,MTIOC4B,MTIOC4C,MTIOC4D) - MTU6 端子 (MTIOC6B,MTIOC6D) - MTU7 端子 (MTIOC7A,MTIOC7B,MTIOC7C,MTIOC7D)
ハイインピーダンス要求発生条件	- 入力端子の変化 POE0#~POE3#、POE8#端子に信号が入力されたとき - 出力端子の短絡 MTU 相補 PWM 出力端子の出力レベルを比較し、同時にアクティブレベル出力が 1PCLK クロック以上続いた場合、MTU 相補 PWM 出力端子をハイインピーダンスに設定可能 【MTU 相補 PWM 出力端子】 - MTIOC3B と MTIOC3D - MTIOC4A と MTIOC4C - MTIOC4B と MTIOC4D - SPOER レジスタを設定したとき	- 入力端子の変化 POE0#、POE4#、POE8#、POE10#、POE11#端子に信号が入力されたとき - 出力端子の短絡 以下の組み合わせの出力信号レベル(アクティブレベル)が 1 サイクル以上一致(短絡)したとき 【MTU 相補 PWM 出力端子】 - MTIOC3B と MTIOC3D - MTIOC4A と MTIOC4C - MTIOC4B と MTIOC4D - MTIOC6B と MTIOC6D - MTIOC7A と MTIOC7C - MTIOC7B と MTIOC7D - SPOER レジスタを設定したとき - メインクロック発生回路の発振停止を検出したとき
機能	POE0#~POE3#、POE8#の各入力端子に立ち下がりエッジ PCLK/8 クロックごとに 16 回、PCLK/16 クロックごとに 16 回、PCLK/128 クロックごとに 16 回の Low サンプルングが設定可能	POE0#、POE4#、POE8#、POE10#、POE11#の各入力端子に立ち下がりエッジ、 PCLK/8 × 16 回、PCLK/16 × 16 回、PCLK/128 × 16 回の Low サンプルングの設定が可能です

項目	RX140(POE2a)	RX660(POE3a)
機能	• POE0#~POE3#端子の立ち下がりエッジまたは Low サンプリングによって、MTU 相補 PWM 出力端子をハイインピーダンスに設定可能 • POE8#端子の立ち下がりエッジまたは Low サンプリングによって、MTU0 出力端子をハイインピーダンスに設定可能 • クロック発生回路が発振停止した場合、MTU 相補 PWM 出力端子および MTU0 出力端子をハイインピーダンスに設定可能 • MTU 相補 PWM 出力端子の出力レベルを比較し、同時にアクティブレベル出力が 1PCLK クロック以上続いた場合、MTU 相補 PWM 出力端子をハイインピーダンスに設定可能 • POE のレジスタ書き込みをすることで、MTU 相補 PWM 出力端子および MTU0 出力端子をハイインピーダンスに設定可能 • POE0#~POE3#、POE8#の入力レベル検出結果または MTU 相補 PWM 出力端子の出力レベルの比較結果により、それぞれの割り込みを発生	• POE0#、POE4#、POE8#、POE10#、POE11#端子の立ち下がりエッジ、または Low サンプリングによって、すべての制御対象端子の出力をハイインピーダンスにできます • クロック発生回路の発振停止を検出した場合、すべての制御対象端子の出力をハイインピーダンスにできます • MTU 相補 PWM 出力端子の出力レベルを比較し、同時にアクティブレベル出力が 1 サイクル以上続いた場合、MTU 相補 PWM 出力端子の出力をハイインピーダンスにできます • POE3 のレジスタの設定により、すべての制御対象端子の出力をハイインピーダンスにできます • 入力レベルのサンプリングまたは出力レベルの比較結果により、それぞれ割り込みの発生が可能です

表 2.54 ポートアウトプットイネーブル 2/ポートアウトプットイネーブル 3 のレジスタ比較

レジスタ	ビット	RX140(POE2a)	RX660(POE3a)
ICSR1	POE1M[1:0]	POE1 モード選択ビット	—
	POE2M[1:0]	POE2 モード選択ビット	—
	POE3M[1:0]	POE3 モード選択ビット	—
	POE1F	POE1 フラグ	—
	POE2F	POE2 フラグ	—
	POE3F	POE3 フラグ	—
ICSR2	POE8M[1:0]	POE8 モード選択ビット	—
	POE4M[1:0]	—	POE4 モード選択ビット
	POE8E	POE8 ハイインピーダンス許可ビット	—
	POE8F	POE8 フラグ	—
	POE4F	—	POE4 フラグ
ICSR3	OSTSTE	OSTST ハイインピーダンス許可ビット	—
	OSTSTF	OSTST ハイインピーダンスフラグ	—
	POE8M[1:0]	—	POE8 モード選択ビット
	PIE3	—	ポート割り込み許可 3 ビット
	POE8E	—	POE8 ハイインピーダンス許可ビット
	POE8F	—	POE8 フラグ

レジスタ	ビット	RX140(POE2a)	RX660(POE3a)
ICSR4	—	—	入力レベルコントロール/ステータスレジスタ 4
ICSR5	—	—	入力レベルコントロール/ステータスレジスタ 5
ICSR6	—	—	入力レベルコントロール/ステータスレジスタ 6
OCSR2	—	—	出力レベルコントロール/ステータスレジスタ 2
ALR1	—	—	アクティブレベルレジスタ 1
SPOER	CH34HIZ (RX140) MTUCH34HIZ (RX660)	MTU3、MTU4 出力 ハイインピーダンス許可ビット	MTU3,MTU4 端子 ハイインピーダンス許可ビット
	MTUCH67HIZ	—	MTU6,MTU7 端子ハイインピーダンス許可ビット
	CH0HIZ (RX140) MTUCH0HIZ (RX660)	MTU0 出力 ハイインピーダンス許可ビット (b1)	MTU0 端子 ハイインピーダンス許可ビット (b2)
POECR1	PE0ZE (RX140) MTU0AZE (RX660)	MTIOC0A ハイインピーダンス許可ビット	MTIOC0A 端子 ハイインピーダンス許可ビット
	PE1ZE (RX140) MTU0BZE (RX660)	MTIOC0B ハイインピーダンス許可ビット	MTIOC0B 端子 ハイインピーダンス許可ビット
	PE2ZE (RX140) MTU0CZE (RX660)	MTIOC0C ハイインピーダンス許可ビット	MTIOC0C 端子 ハイインピーダンス許可ビット
	PE3ZE (RX140) MTU0DZE (RX660)	MTIOC0D ハイインピーダンス許可ビット	MTIOC0D 端子 ハイインピーダンス許可ビット
POECR2	—	ポートアウトプットイネーブル コントロールレジスタ 2 POECR2 は、8 ビットレジスタ です。	ポートアウトプットイネーブル コントロールレジスタ 2 POECR2 は、16 ビットレジスタ です。
	MTU7BDZE	—	MTIOC7B/MTIOC7D 端子 ハイインピーダンス許可ビット
	MTU7ACZE	—	MTIOC7A/MTIOC7C 端子 ハイインピーダンス許可ビット
	MTU6BDZE	—	MTIOC6B/MTIOC6D 端子 ハイインピーダンス許可ビット
	P3CZEA (RX140) MTU4BDZE (RX660)	MTU ポート 3 ハイインピーダンス許可ビット (b4)	MTIOC4B/MTIOC4D 端子 ハイインピーダンス許可ビット (b8)

レジスタ	ビット	RX140(POE2a)	RX660(POE3a)
POECR2	P2CZEA (RX140) MTU4ACZE (RX660)	MTU ポート 2 ハイインピーダンス許可ビット (b5)	MTIOC4A/MTIOC4C 端子 ハイインピーダンス許可ビット (b9)
	P1CZEA (RX140) MTU3BDZE (RX660)	MTU ポート 1 ハイインピーダンス許可ビット (b6)	MTIOC3B/MTIOC3D 端子 ハイインピーダンス許可ビット (b10)
POECR4	—	—	ポートアウトプットイネーブル コントロールレジスタ 4
POECR5	—	—	ポートアウトプットイネーブル コントロールレジスタ 5
ICSR3	—	入力レベルコントロール/ ステータスレジスタ 3	—
M0SELR1	—	—	MTU0 端子選択レジスタ 1
M0SELR2	—	—	MTU0 端子選択レジスタ 2
M3SELR	—	—	MTU3 端子選択レジスタ
M4SELR1	—	—	MTU4 端子選択レジスタ 1
M4SELR2	—	—	MTU4 端子選択レジスタ 2

2.17 8 ビットタイマ

表 2.55 に 8 ビットタイマの概要比較を、表 2.56 に 8 ビットタイマのレジスタ比較を示します。

表 2.55 8 ビットタイマの概要比較

項目	RX140(TMRa)	RX660(TMRb)
カウントクロック	- 内部クロック : PCLK/1、PCLK/2、PCLK/8、PCLK/32、PCLK/64、PCLK/1024、PCLK/8192 - 外部クロック : 外部カウントクロック	- 内部クロック : PCLK/1、PCLK/2、PCLK/8、PCLK/32、PCLK/64、PCLK/1024、PCLK/8192 - 外部クロック : 外部カウントクロック
チャンネル数	(8 ビット×2 チャンネル)×2 ユニット	(8 ビット×2 チャンネル)×2 ユニット
コンペアマッチ	8 ビットモード (コンペアマッチ A, コンペアマッチ B) 16 ビットモード (コンペアマッチ A, コンペアマッチ B)	8 ビットモード (コンペアマッチ A, コンペアマッチ B) 16 ビットモード (コンペアマッチ A, コンペアマッチ B)
カウンタクリア	コンペアマッチ A、コンペアマッチ B、外部カウンタリセット信号から選択	コンペアマッチ A、コンペアマッチ B、外部カウンタリセット信号から選択
タイマ出力	任意のデューティ比のパルス出力、PWM 出力	任意のデューティ比のパルス出力、PWM 出力
2 チャンネルのカスケード接続	16 ビットカウントモード TMR0 を上位、TMR1 を下位(TMR2 を上位、TMR3 を下位)とする 16 ビットタイマ - コンペアマッチカウントモード TMR1 は TMR0 のコンペアマッチをカウント(TMR3 は TMR2 のコンペアマッチをカウント)	16 ビットカウントモード TMR0 を上位、TMR1 を下位(TMR2 を上位、TMR3 を下位)とする 16 ビットタイマ - コンペアマッチカウントモード TMR1 は TMR0 のコンペアマッチをカウント(TMR3 は TMR2 のコンペアマッチをカウント)
割り込み要因	コンペアマッチ A、コンペアマッチ B、オーバフロー	コンペアマッチ A、コンペアマッチ B、オーバフロー
イベントリンク機能 (出力)	コンペアマッチ A、コンペアマッチ B、オーバフロー(TMR0,2)	コンペアマッチ A、コンペアマッチ B、オーバフロー(TMR0~3)
イベントリンク機能 (入力)	イベント受付により、3 種類のうち 1 つの動作が可能 (1) カウントスタート動作(TMR0,2) (2) イベントカウンタ動作(TMR0,2) (3) カウントリスタート動作(TMR0,2)	イベント受付により、3 種類のうち 1 つの動作が可能 (1) カウントスタート動作(TMR0~3) (2) イベントカウンタ動作(TMR0~3) (3) カウントリスタート動作(TMR0~3)
DTC の起動	コンペアマッチ A 割り込み、コンペアマッチ B 割り込みにより起動可能	コンペアマッチ A 割り込み、コンペアマッチ B 割り込みにより起動可能
A/D コンバータの変換開始トリガ	—	TMR0、TMR2 のコンペアマッチ A
SCI の基本クロック生成	SCI の基本クロックを生成	SCI の基本クロックを生成
REMC 受信クロック生成	—	REMC(リモコン信号受信機能)の動作クロックを生成
消費電力低減機能	ユニットごとにモジュールストップ状態への遷移が可能	ユニットごとにモジュールストップ状態への遷移が可能

表 2.56 8 ビットタイマのレジスタ比較

レジスタ	ビット	RX140(TMRa)	RX660(TMR b)
TCSR	ADTE	—	A/D トリガ許可ビット

2.18 コンペアマッチタイマ(CMT)

表 2.57 にコンペアマッチタイマの概要比較を、表 2.58 にコンペアマッチタイマのレジスタ比較を示します。

表 2.57 コンペアマッチタイマの概要比較

項目	RX140(CMT)	RX660(CMT)
チャンネル数	2 チャンネル	4 チャンネル
カウントクロック	4 種類の分周クロック PCLK/8、PCLK/32、PCLK/128、 PCLK/512 の中からチャンネルごとに選択可能	4 種類の分周クロック PCLK/8、PCLK/32、PCLK/128、 PCLK/512 の中からチャンネルごとに選択可能
割り込み	コンペアマッチ割り込みをチャンネルごとに要求することが可能	コンペアマッチ割り込みをチャンネルごとに要求することが可能
イベントリンク機能(出力)	CMT1 のコンペアマッチによりイベント信号出力	CMT1 のコンペアマッチによりイベント信号出力
イベントリンク機能(入力)	設定したモジュールに対してリンク動作が可能 CMT1 のカウントスタート、イベントカウンタ、カウントリスタート動作が可能	設定したモジュールに対してリンク動作が可能 CMT1 のカウントスタート、イベントカウンタ、カウントリスタート動作が可能
消費電力低減機能	モジュールストップ状態への設定が可能	ユニットごとにモジュールストップ状態への設定が可能

表 2.58 コンペアマッチタイマのレジスタ比較

レジスタ	ビット	RX140(CMT)	RX660(CMT)
CMSTR1	—	—	コンペアマッチタイマスタートレジスタ 1

2.19 リアルタイムクロック

表 2.59 にリアルタイムクロックの概要比較を、表 2.60 にリアルタイムクロックのレジスタ比較を示します。

表 2.59 リアルタイムクロックの概要比較

項目	RX140(RTCB)	RX660(RTCC)
カウントモード	カレンダーカウントモード/バイナリカウントモード	カレンダーカウントモード/バイナリカウントモード
カウントソース	サブクロック(XCIN)	サブクロック(XCIN)
時計/カレンダー機能	• カレンダーカウントモード 年、月、日、曜日、時、分、秒をカウント、BCD 表示 12 時間/24 時間モード切り替え機能 30 秒調整機能(30 秒未満は 00 秒に切り捨て、30 秒以降は 1 分に桁上げ)うるう年自動補正機能 • バイナリカウントモード 秒を 32 ビットでカウント、バイナリ表示 • 両モード共通 スタート/ストップ機能 秒以下の桁のバイナリ表示 (1Hz、2Hz、4Hz、8Hz、16Hz、32Hz、64Hz) 時計誤差補正機能 クロック(1Hz/64Hz)出力	• カレンダーカウントモード 年、月、日、曜日、時、分、秒をカウント、BCD 表示 12 時間/24 時間モード切り替え機能 30 秒調整機能(30 秒未満は 00 秒に切り捨て、30 秒以降は 1 分に桁上げ)うるう年自動補正機能 • バイナリカウントモード 秒を 32 ビットでカウント、バイナリ表示 • 両モード共通 スタート/ストップ機能 秒以下の桁のバイナリ表示 (1Hz、2Hz、4Hz、8Hz、16Hz、32Hz、64Hz) 時計誤差補正機能 クロック(1Hz/64Hz)出力
割り込み	• アラーム割り込み(ALM) アラーム割り込み条件として、以下のいずれと比較するか選択可能 ・ カレンダーカウントモード： 年、月、日、曜日、時、分、秒 ・ バイナリカウントモード： 32 ビットバイナリカウンタの各ビット • 周期割り込み(PRD) 割り込み周期として、2 秒、1 秒、1/2 秒、1/4 秒、1/8 秒、1/16 秒、1/32 秒、1/64 秒、1/128 秒、1/256 秒周期から選択可能 • 桁上げ割り込み(CUP) 次のいずれかのタイミングで割り込み要求発生 ・ 64Hz カウンタから秒カウンタへの桁上げが発生したとき ・ 64Hz カウンタの変化と R64CNT レジスタの読み出しタイミングが重なったとき • アラーム割り込み、周期割り込みによる、ソフトウェアスタンバイモードからの復帰が可能	• アラーム割り込み(ALM) アラーム割り込み条件として、以下のいずれと比較するか選択可能 ・ カレンダーカウントモード： 年、月、日、曜日、時、分、秒 ・ バイナリカウントモード： 32 ビットバイナリカウンタの各ビット • 周期割り込み(PRD) 割り込み周期として、2 秒、1 秒、1/2 秒、1/4 秒、1/8 秒、1/16 秒、1/32 秒、1/64 秒、1/128 秒、1/256 秒周期から選択可能 • 桁上げ割り込み(CUP) 次のいずれかのタイミングで割り込み要求発生 ・ 64Hz カウンタから秒カウンタへの桁上げが発生したとき ・ 64Hz カウンタの変化と R64CNT レジスタの読み出しタイミングが重なったとき • アラーム割り込み、周期割り込みによる、ソフトウェアスタンバイモードまたはディープソフトウェアスタンバイモードからの復帰が可能

項目	RX140(RTCB)	RX660(RTCC)
時間キャプチャ機能	—	時間キャプチャイベント入力端子のエッジ検出によって、時間のキャプチャが可能。 イベント入力ごとに、月、日、時、分、秒をキャプチャ、または 32 ビットバイナリカウンタ値をキャプチャ
イベントリンク機能	—	周期イベント出力

表 2.60 リアルタイムクロックのレジスタ比較

レジスタ	ビット	RX140(RTCB)	RX660(RTCC)
RCR3	—	—	RTC コントロールレジスタ 3
RCR4	—	—	RTC コントロールレジスタ 4
RTCCRN	—	—	時間キャプチャ制御レジスタ n (n = 0~2)
RSECCPn/ BCNT0CPn	—	—	秒キャプチャレジスタ n (n = 0~2)/ BCNT0 キャプチャレジスタ n (n = 0~2)
RMINCPn/ BCNT1CPn	—	—	分キャプチャレジスタ n (n = 0~2)/ BCNT1 キャプチャレジスタ n (n = 0~2)
RHRCPn/ BCNT2CPn	—	—	時キャプチャレジスタ n (n = 0~2)/ BCNT2 キャプチャレジスタ n (n = 0~2)
RDAYCPn/ BCNT3CPn	—	—	日キャプチャレジスタ n (n = 0~2)/ BCNT3 キャプチャレジスタ n(n = 0~2)
RMONCPn	—	—	月キャプチャレジスタ n (n = 0~2)

2.20 独立ウォッチドッグタイマ

表 2.61 に独立ウォッチドッグタイマの概要比較を、表 2.62 に独立ウォッチドッグタイマのレジスタ比較を示します。

表 2.61 独立ウォッチドッグタイマの概要比較

項目	RX140(IWDTa)	RX660(IWDTa)
カウントソース	IWDT 専用クロック(IWDTCLK)	IWDT 専用クロック(IWDTCLK)
クロック分周比	1 分周/16 分周/32 分周/64 分周/ 128 分周/256 分周	1 分周/16 分周/32 分周/64 分周/ 128 分周/256 分周
カウント動作	14 ビットのダウンカウンタによる ダウンカウント	14 ビットのダウンカウンタによる ダウンカウント
カウント開始条件	- オートスタートモード： リセット解除後、自動的に カウント開始 - レジスタスタートモード： リフレッシュ動作(IWDTRR レジス タに “00h” を書き込み後、“FFh” を書き込む)により、カウント開始	- オートスタートモード： リセット解除後、自動的に カウント開始 - レジスタスタートモード： リフレッシュ動作(IWDTRR レジス タに “00h” を書き込み後、“FFh” を書き込む)により、カウント開始
カウント停止条件	- リセット(ダウンカウンタ、 レジスタは初期値に戻る) - 低消費電力状態 (レジスタ設定による) - アンダフロー、リフレッシュエラー 発生時(レジスタスタートモード時 のみ)	- リセット(ダウンカウンタ、 レジスタは初期値に戻る) - 低消費電力状態 (レジスタ設定による) - アンダフロー、リフレッシュエラー 発生時(レジスタスタートモード時 のみ)
ウィンドウ機能	ウィンドウ開始/終了位置を設定可能 (リフレッシュ許可/禁止期間)	ウィンドウ開始/終了位置を設定可能 (リフレッシュ許可/禁止期間)
リセット出力要因	- ダウンカウンタが アンダフローしたとき - リフレッシュ許可期間以外で リフレッシュを行った場合 (リフレッシュエラー)	- ダウンカウンタが アンダフローしたとき - リフレッシュ許可期間以外で リフレッシュを行った場合 (リフレッシュエラー)
ノンмасカブル割り 込み/割り込み要因	- ダウンカウンタが アンダフローしたとき - リフレッシュ許可期間以外で リフレッシュを行った場合 (リフレッシュエラー)	- ダウンカウンタが アンダフローしたとき - リフレッシュ許可期間以外で リフレッシュを行った場合 (リフレッシュエラー)
カウンタ値の読み出 し	IWDTSR レジスタを読み出すこと で、ダウンカウンタのカウント値の 読み出しが可能	IWDTSR レジスタを読み出すこと で、ダウンカウンタのカウント値の 読み出しが可能
イベントリンク機能 (出力)	—	- ダウンカウンタのアンダフロー イベント出力 - リフレッシュエラーイベント出力
出力信号(内部信号)	- リセット出力 - 割り込み要求出力 - スリープモードカウント停止 制御出力	- リセット出力 - 割り込み要求出力 - スリープモードカウント停止 制御出力

項目	RX140(IWDTa)	RX660(IWDTa)
オートスタートモード (オプション機能選択 レジスタ 0(OFS0)制 御)	- リセット後のクロック分周比の選択 (OFS0.IWDTCKS[3:0]ビット) - 独立ウォッチドッグタイマのタイムアウト期間の選択 (OFS0.IWDTTOPS[1:0]ビット) - 独立ウォッチドッグタイマのウィンドウ開始位置の選択 (OFS0.IWDRPSS[1:0]ビット) - 独立ウォッチドッグタイマのウィンドウ終了位置の選択 (OFS0.IWDRPES[1:0]ビット) - リセット出力、または割り込み要求出力の選択 (OFS0.IWDRSTIRQS ビット) - スリープモード、ソフトウェアスタンバイモード、またはディープスリープモード遷移時のダウンカウント停止の選択 (OFS0.IWDTSLCSTP ビット)	- リセット後のクロック分周比の選択 (OFS0.IWDTCKS[3:0]ビット) - 独立ウォッチドッグタイマのタイムアウト期間の選択 (OFS0.IWDTTOPS[1:0]ビット) - 独立ウォッチドッグタイマのウィンドウ開始位置の選択 (OFS0.IWDRPSS[1:0]ビット) - 独立ウォッチドッグタイマのウィンドウ終了位置の選択 (OFS0.IWDRPES[1:0]ビット) - リセット出力、または割り込み要求出力の選択 (OFS0.IWDRSTIRQS ビット) - スリープモード、ソフトウェアスタンバイモード、ディープソフトウェアスタンバイモード、または全モジュールクロックストップモード遷移時のダウンカウント停止の選択 (OFS0.IWDTSLCSTP ビット)
レジスタスタート モード(IWDT レジス タ制御)	- リフレッシュ動作後のクロック分周比の選択(IWDTCR.CKS[3:0]ビット) - 独立ウォッチドッグタイマのタイムアウト期間の選択 (IWDTCR.TOPS[1:0]ビット) - 独立ウォッチドッグタイマのウィンドウ開始位置の選択 (IWDTCR.RPSS[1:0]ビット) - 独立ウォッチドッグタイマのウィンドウ終了位置の選択 (IWDTCR.RPES[1:0]ビット) - リセット出力、または割り込み要求出力の選択 (IWDTCR.RSTIRQS ビット) - スリープモード、ソフトウェアスタンバイモード、またはディープスリープモード遷移時のダウンカウント停止の選択 (IWDTCSTPR.SLCSTP ビット)	- リフレッシュ動作後のクロック分周比の選択(IWDTCR.CKS[3:0]ビット) - 独立ウォッチドッグタイマのタイムアウト期間の選択 (IWDTCR.TOPS[1:0]ビット) - 独立ウォッチドッグタイマのウィンドウ開始位置の選択 (IWDTCR.RPSS[1:0]ビット) - 独立ウォッチドッグタイマのウィンドウ終了位置の選択 (IWDTCR.RPES[1:0]ビット) - リセット出力、または割り込み要求出力の選択 (IWDTCR.RSTIRQS ビット) - スリープモード、ソフトウェアスタンバイモード、ディープソフトウェアスタンバイモード、または全モジュールクロックストップモード遷移時のダウンカウント停止の選択 (IWDTCSTPR.SLCSTP ビット)

表 2.62 独立ウォッチドッグタイマのレジスタ比較

レジスタ	ビット	RX140(IWDTa)	RX660(IWDTa)
IWDTCR	TOPS[1:0]	タイムアウト期間選択ビット b1 b0 0 0 : 128 サイクル(00FFh) 0 1 : 512 サイクル(01FFh) 1 0 : 1024 サイクル(03FFh) 1 1 : 2048 サイクル(07FFh)	タイムアウト期間選択ビット b1 b0 0 0 : 1024 サイクル(03FFh) 0 1 : 4096 サイクル(0FFFh) 1 0 : 8192 サイクル(1FFFh) 1 1 : 16384 サイクル(3FFFh)
IWDTRCR	RSTIRQS	リセット割り込み要求選択ビット 0 : ノンマスカブル割り込み要求出力を許可 1 : リセット出力を許可	リセット割り込み要求選択ビット 0 : ノンマスカブル割り込み要求、 または割り込み要求出力を許可 1 : リセット出力を許可
IWDTCSTPR	SLCSTP	スリープモードカウント停止制御ビット 0 : カウント停止無効 1 : スリープモード、ソフトウェアスタンバイモード、 およびディープスリープモード遷移時の カウント停止有効	スリープモードカウント停止制御ビット 0 : カウント停止無効 1 : スリープモード、ソフトウェアスタンバイモード、 ディープソフトウェアスタンバイモード、および全モジュールクロックストップモード遷移時の カウント停止有効

2.21 シリアルコミュニケーションインタフェース

表 2.63 にシリアルコミュニケーションインタフェースの概要比較を、表 2.64 に SCI チャンネル別仕様比較を、表 2.65 にシリアルコミュニケーションインタフェースのレジスタ比較を示します。

表 2.63 シリアルコミュニケーションインタフェースの概要比較

項目		RX140(SCI _g ,SCI _k ,SCI _h)	RX660(SCI _k ,SCI _m ,SCI _h)
チャンネル数		• SCI_g : 2 チャンネル • SCI_k : 3 チャンネル • SCI_h : 1 チャンネル	• SCI_k : 10 チャンネル • SCI_m : 2 チャンネル • SCI_h : 1 チャンネル
シリアル通信方式		• 調歩同期式 • クロック同期式 • スマートカードインタフェース • 簡易 I²C バス • 簡易 SPI バス	• 調歩同期式 • クロック同期式 • スマートカードインタフェース • 簡易 I²C バス • 簡易 SPI バス
転送速度		ボーレートジェネレータ内蔵により任意のビットレートを設定可能	ボーレートジェネレータ内蔵により任意のビットレートを設定可能
全二重通信		• 送信部：ダブルバッファ構成による連続送信が可能 • 受信部：ダブルバッファ構成による連続受信が可能	• 送信部：ダブルバッファ構成による連続送信が可能 • 受信部：ダブルバッファ構成による連続受信が可能
データ転送		LSB ファースト/MSB ファースト選択可能	LSB ファースト/MSB ファースト選択可能
入出力信号レベル反転		入力信号、出力信号のレベルをそれぞれ独立して反転可能(SCI1,SCI5)	入力信号、出力信号のレベルをそれぞれ独立して反転可能
割り込み要因		• 送信終了、送信データエンプティ、受信データフル、受信エラーデータ一致 • 開始条件/再開条件/停止条件生成終了(簡易 I²C モード用)	• 送信終了、送信データエンプティ、受信データフル、受信エラー、受信データレディ(SCI10,SCI11)、データ一致 • 開始条件/再開条件/停止条件生成終了(簡易 I²C モード用)
消費電力低減機能		チャンネルごとにモジュールストップ状態への遷移が可能	チャンネルごとにモジュールストップ状態への遷移が可能
調歩同期式モード	データ長	7 ビット/8 ビット/9 ビット	7 ビット/8 ビット/9 ビット
	送信ストップビット	1 ビット/2 ビット	1 ビット/2 ビット
	パリティ機能	偶数パリティ/奇数パリティ/パリティなし	偶数パリティ/奇数パリティ/パリティなし
	受信エラー検出機能	パリティエラー、オーバランエラー、フレーミングエラー	パリティエラー、オーバランエラー、フレーミングエラー
	ハードウェアフロー制御	CTS _n #端子、RTS _n #端子を用いた送受信制御が可能	CTS _n #端子、RTS _n #端子を用いた送受信制御が可能
	送受信 FIFO	—	送信 16 段、受信 16 段の FIFO を利用可能(SCI10,SCI11)
	データ一致検出	受信データと比較データレジスタの内容を比較して、値が一致すると割り込み要求を生成可能(SCI1,SCI5)	受信データと比較データレジスタの内容を比較して、値が一致すると割り込み要求を生成可能
	スタートビットの検出	Low または立ち下がりエッジを選択可能	Low または立ち下がりエッジを選択可能

項目		RX140(SCI _g ,SCI _k ,SCI _h)	RX660(SCI _k ,SCI _m ,SCI _h)
調歩同期式モード	受信データサンプリングタイミング調整	受信データのサンプリングポイントをデータの中央を基点に前後に変更可能(SCI1,SCI5)	受信データのサンプリングポイントをデータの中央を基点に前後に変更可能(SCI0~SCI11)
	送信信号変化タイミング調整	送信データの立ち下がりエッジまたは立ち上がりエッジのいずれかを遅延させることが可能(SCI1,SCI5)	送信データの立ち下がりエッジまたは立ち上がりエッジのいずれかを遅延させることが可能(SCI0~SCI11)
	ブレーク検出	フレーミングエラー発生時、RXDn 端子のレベルを直接読み出す、または SPTR.RXDMON フラグを読み出すことでブレークを検出可能	フレーミングエラー発生時、RXDn 端子のレベルを直接読み出す、または SPTR.RXDMON フラグを読み出すことでブレークを検出可能
	クロックソース	- 内部クロック/外部クロックの選択が可能 - TMR からの転送レートクロック入力が可能(SCI5,SCI6)	- 内部クロック/外部クロックの選択が可能 - TMR からの転送レートクロック入力が可能(SCI5,SCI6,SCI12)
	倍速モード	ボーレートジェネレータ倍速モードを選択可能	ボーレートジェネレータ倍速モードを選択可能
	マルチプロセッサ通信機能	複数のプロセッサ間のシリアル通信機能	複数のプロセッサ間のシリアル通信機能
	ノイズ除去	RXDn 端子入力経路にデジタルノイズフィルタを内蔵	RXDn 端子入力経路にデジタルノイズフィルタを内蔵
クロック同期式モード	データ長	8 ビット	8 ビット
	受信エラーの検出	オーバランエラー	オーバランエラー
	ハードウェアフロー制御	CTS _n #端子、RTS _n #端子を用いた送受信制御が可能	CTS _n #端子、RTS _n #端子を用いた送受信制御が可能
	送受信 FIFO	—	送信 16 段、受信 16 段の FIFO を利用可能(SCI10,SCI11)
スマートカードインタフェースモード	エラー処理	- 受信時パリティエラーを検出するとエラーシグナルを自動送出 - 送信時エラーシグナルを受信するとデータを自動再送信	- 受信時パリティエラーを検出するとエラーシグナルを自動送出 - 送信時エラーシグナルを受信するとデータを自動再送信
	データタイプ	ダイレクトコンベンション/インバースコンベンションをサポート	ダイレクトコンベンション/インバースコンベンションをサポート
簡易 I ² C モード	通信フォーマット	I ² C バスフォーマット	I ² C バスフォーマット
	動作モード	マスタ(シングルマスタ動作のみ)	マスタ(シングルマスタ動作のみ)
	転送速度	ファストモード対応	ファストモード対応
	ノイズ除去	- SSCL_n、SSDAn 入力経路にデジタルノイズフィルタを内蔵 - ノイズ除去幅調整可能	- SSCL_n、SSDAn 入力経路にデジタルノイズフィルタを内蔵 - ノイズ除去幅調整可能
簡易 SPI モード	データ長	8 ビット	8 ビット
	エラーの検出	オーバランエラー	オーバランエラー
	SS 入力端子機能	SS _n #端子が High のとき、出力端子をハイインピーダンスにすることが可能	SS _n #端子が High のとき、出力端子をハイインピーダンスにすることが可能
	クロック設定	クロック位相、クロック極性の設定を 4 種類から選択可能	クロック位相、クロック極性の設定を 4 種類から選択可能

項目		RX140(SCIg,SCIk,SCIh)	RX660(SCIk,SCIIm,SCIh)
拡張シリアルモード (SCI12のみ対応)	Start Frame 送信	- Break Field Low width の出力が可能/出力完了割り込み機能あり - バス衝突検出機能あり/ 検出割り込み機能あり	- Break Field Low width の出力が可能/出力完了割り込み機能あり - バス衝突検出機能あり/ 検出割り込み機能あり
	Start Frame 受信	- Break Field Low width の検出が可能/検出完了割り込み機能あり - Control Field 0、Control Field 1 のデータ比較/一致割り込み機能あり - Control Field 1 にはプライマリ/セカンダリの 2 種類の比較データを設定可能 - Control Field 1 にプライオリティインタラプトビットを設定可能 - Break Field がない Start Frame にも対応可能 - Control Field 0 がない Start Frame にも対応可能 - ビットレート測定機能あり	- Break Field Low width の検出が可能/検出完了割り込み機能あり - Control Field 0、Control Field 1 のデータ比較/一致割り込み機能あり - Control Field 1 にはプライマリ/セカンダリの 2 種類の比較データを設定可能 - Control Field 1 にプライオリティインタラプトビットを設定可能 - Break Field がない Start Frame にも対応可能 - Control Field 0 がない Start Frame にも対応可能 - ビットレート測定機能あり
	入出力制御機能	- TXDX12/RXDX12 信号の極性選択が可能 - RXDX12 信号にデジタルフィルタ機能を設定可能 - RXDX12 端子と TXDX12 端子を兼用した半二重通信が可能 - RXDX12 端子受信 データサンプリングタイミング選択可能	- TXDX12/RXDX12 信号の極性選択が可能 - RXDX12 信号にデジタルフィルタ機能を設定可能 - RXDX12 端子と TXDX12 端子を兼用した半二重通信が可能 - RXDX12 端子受信 データサンプリングタイミング選択可能
	タイマ機能	リロードタイマ機能として使用可能	リロードタイマ機能として使用可能
ビットレートモジュレーション機能		内蔵ボーレートジェネレータの出力補正により誤差を低減可能	内蔵ボーレートジェネレータの出力補正により誤差を低減可能
イベントリンク機能 (SCI5のみ対応)		- エラー(受信エラー・エラーシグナル検出)イベント出力 - 受信データフルイベント出力 - 送信データエンプティイベント出力 - 送信終了イベント出力	- エラー(受信エラー・エラーシグナル検出)イベント出力 - 受信データフルイベント出力 - 送信データエンプティイベント出力 - 送信終了イベント出力

表 2.64 SCI チャンネル別仕様比較

項目	RX140(SCI _g ,SCI _k ,SCI _h)	RX660(SCI _k ,SCI _m ,SCI _h)
調歩同期式モード	SCI1,SCI5,SCI6,SCI8,SCI9,SCI12	SCI0,SCI1,SCI2,SCI3,SCI4,SCI5,SCI6,SCI7,SCI8,SCI9,SCI10,SCI11,SCI12
クロック同期式モード	SCI1,SCI5,SCI6,SCI8,SCI9,SCI12	SCI0,SCI1,SCI2,SCI3,SCI4,SCI5,SCI6,SCI7,SCI8,SCI9,SCI10,SCI11,SCI12
スマートカードインタフェースモード	SCI1,SCI5,SCI6,SCI8,SCI9,SCI12	SCI0,SCI1,SCI2,SCI3,SCI4,SCI5,SCI6,SCI7,SCI8,SCI9,SCI10,SCI11,SCI12
簡易 I ² C モード	SCI1,SCI5,SCI6,SCI8,SCI9,SCI12	SCI0,SCI1,SCI2,SCI3,SCI4,SCI5,SCI6,SCI7,SCI8,SCI9,SCI10,SCI11,SCI12
簡易 SPI モード	SCI1,SCI5,SCI6,SCI8,SCI9,SCI12	SCI0,SCI1,SCI2,SCI3,SCI4,SCI5,SCI6,SCI7,SCI8,SCI9,SCI10,SCI11,SCI12
FIFO モード	—	SCI10,SCI11
データ一致検出	SCI1,SCI5	SCI0,SCI1,SCI2,SCI3,SCI4,SCI5,SCI6,SCI7,SCI8,SCI9,SCI10,SCI11
拡張シリアルモード	SCI12	SCI12
TMR クロック入力	SCI5,SCI6,SCI12	SCI5,SCI6,SCI12
イベントリンク機能	SCI5	SCI5
周辺モジュールクロック	PCLKB : SCI1,SCI5,SCI6,SCI8,SCI9,SCI12	PCLKA : SCI10,SCI11 PCLKB : SCI0,SCI1,SCI2,SCI3,SCI4,SCI5,SCI6,SCI7,SCI8,SCI9,SCI12

表 2.65 シリアルコミュニケーションインタフェースのレジスタ比較

レジスタ	ビット	RX140(SCI _g ,SCI _k ,SCI _h)	RX660(SCI _k ,SCI _m ,SCI _h)
FRDR	—	—	受信 FIFO データレジスタ
FTDR	—	—	送信 FIFO データレジスタ
TSR	—	—	トランスミットシフトレジスタ
SSR (RX140) SSR/SSRFIFO (RX660)	—	シリアルステータスレジスタ	シリアルステータスレジスタ 非スマートカードインタフェースモードかつ FIFO モードのとき (SCMR.SMIF ビット = 0、 FCR.FM ビット = 1)
	DR	—	受信データレディフラグ
	RDF	—	受信 FIFO フルフラグ
	TDFE	—	送信 FIFO エンプティフラグ
SEMR	ITE	—	即時送信許可ビット
	ABCSE	—	調歩同期基本クロックセレクト 拡張ビット
FCR	—	—	FIFO コントロールレジスタ
FDR	—	—	FIFO データカウントレジスタ
LSR	—	—	ラインステータスレジスタ

2.22 I²C バスインタフェース

表 2.66 に I²C バスインタフェースのレジスタ比較を示します。

表 2.66 I²C バスインタフェースのレジスタ比較

レジスタ	ビット	RX140(RIICa)	RX660(RIICa)
ICCR1	SDAI	SDA ラインモニタビット 0 : SDA0 ラインは Low 1 : SDA0 ラインは High	SDA ラインモニタビット(n = 0,2) 0 : SDAn ラインは Low 1 : SDAn ラインは High
	SCLI	SCL ラインモニタビット 0 : SCL0 ラインは Low 1 : SCL0 ラインは High	SCL ラインモニタビット(n = 0,2) 0 : SCLn ラインは Low 1 : SCLn ラインは High
	SDAO	SDA 出力制御/モニタビット ● リード時 0 : SDA0 端子を Low にしている 1 : SDA0 端子を解放している ● ライト時 0 : SDA0 端子を Low にする 1 : SDA0 端子を解放する (外部プルアップ抵抗により High 出力)	SDA 出力制御/モニタビット(n = 0,2) ● リード時 0 : SDAn 端子を Low にしている 1 : SDAn 端子を解放している ● ライト時 0 : SDAn 端子を Low にする 1 : SDAn 端子を解放する (外部プルアップ抵抗により High 出力)
	SCLO	SCL 出力制御/モニタビット ● リード時 0 : SCL0 端子を Low にしている 1 : SCL0 端子を解放している ● ライト時 0 : SCL0 端子を Low にする 1 : SCL0 端子を解放する (外部プルアップ抵抗により High 出力)	SCL 出力制御/モニタビット(n = 0,2) ● リード時 0 : SCLn 端子を Low にしている 1 : SCLn 端子を解放している ● ライト時 0 : SCLn 端子を Low にする 1 : SCLn 端子を解放する (外部プルアップ抵抗により High 出力)
	IICRST	I ² C バスインタフェース内部リセットビット 0 : RIIC リセット、内部リセット解除 1 : RIIC リセット、内部リセット状態 (ビットカウンタのクリア、SCL0/SDA0 出力ラッチを解除)	I ² C バスインタフェース内部リセットビット(n = 0,2) 0 : RIIC リセット、内部リセット解除 1 : RIIC リセット、内部リセット状態 (ビットカウンタのクリア、SCLn/SDAn 出力ラッチを解除)
	ICE	I ² C バスインタフェース許可ビット 0 : 禁止(SCL0,SDA0 端子非駆動状態) 1 : 許可(SCL0,SDA0 端子駆動状態) (IICRST ビットとの組み合わせで、RIIC リセット、内部リセットを選択)	I ² C バスインタフェース許可ビット(n = 0,2) 0 : 禁止(SCLn,SDAn 端子非駆動状態) 1 : 許可(SCLn,SDAn 端子駆動状態) (IICRST ビットとの組み合わせで、RIIC リセット、内部リセットを選択)
ICMR2	TMOL	タイムアウト L カウント制御ビット 0 : SCL0 ラインが Low 期間中のカウントアップを禁止 1 : SCL0 ラインが Low 期間中のカウントアップを許可	タイムアウト L カウント制御ビット 0 : SCLn ラインが Low 期間中のカウントアップを禁止 1 : SCLn ラインが Low 期間中のカウントアップを許可

レジスタ	ビット	RX140(RIICa)	RX660(RIICa)
ICMR2	TMOH	タイムアウト H カウント制御ビット 0 : SCL0 ラインが High 期間の カウントアップを禁止 1 : SCL0 ラインが High 期間の カウントアップを許可	タイムアウト H カウント制御ビット 0 : SCL _n ラインが High 期間の カウントアップを禁止 1 : SCL _n ラインが High 期間の カウントアップを許可
ICMR3	RDRFS	RDRF フラグセットタイミング 選択ビット 0 : SCL クロックの 9 クロック目の 立ち上がり時に “1” になる (8 クロック目の立ち下がり で SCL0 ラインを Low にホールド しない) 1 : SCL クロックの 8 クロック目の 立ち上がり時に “1” になる (8 クロック目の立ち下がり で SCL0 ラインを Low にホールド する) Low ホールドは ACKBT ビット への書き込みで解除	RDRF フラグセットタイミング 選択ビット 0 : 9 個目の SCL の立ち上がり時に “1” になる (8 クロック目の立ち下がり で SCL _n ラインを Low にホールド しない) 1 : 8 個目の SCL の立ち上がり時に “1” になる (8 クロック目の立ち下がり で SCL _n ラインを Low にホールド する) Low ホールドは ACKBT ビット への書き込みで解除

2.23 CAN モジュール/CANFD モジュール

表 2.67 に CAN モジュール/CANFD モジュールの概要比較を、表 2.68 に CAN モジュール/CANFD モジュールのレジスタ比較を示します。

表 2.67 CAN モジュール/CANFD モジュールの概要比較

項目	RX140(RSCAN)	RX660(CANFD-Lite)
プロトコル	ISO11898-1 規格準拠	ISO11898-1:2015 仕様に準拠
通信速度(RX140) データ転送レート (RX660)	最大 1Mbps	アービトレーションフェーズ : 最高 1Mbps データフェーズ : 最高 8Mbps ^(注1)
動作周波数	PCLKB : 40MHz(max) CANMCLK : 20MHz(max)	レジスタ部 : 最高 60MHz(PCLKB) メッセージバッファ RAM : 最高 120MHz(PCLKA)
データリンク層動作 クロック(DLL クロック)	—	最高 60MHz(CANFDMCLK と CANFDCLK のいずれかを選択可能)
バッファ (RX140) メッセージバッファ (RX660)	合計 20 バッファ - 各チャネル専用 : 4 バッファ (4 バッファ×1 チャネル) 送信バッファ : 4 バッファ/1 チャネル - チャネル間共用 : 16 バッファ 受信バッファ : 0~16 バッファ 受信 FIFO バッファ : 2 本(1 本あたり 最大 16 バッファ割り当て可能) 送受信 FIFO バッファ : 1 本/1 チャネル (1 本あたり最大 16 バッファ割り当て可能)	- 送信メッセージバッファ : 4 個 - 送信キュー : 1 個 送信キューへのメッセージ自動転送をサポート - 受信メッセージバッファ : 32 個
フレームタイプ	- 標準フォーマット(11 ビット ID) データフレーム - 拡張フォーマット(29 ビット ID) データフレーム - 標準フォーマット(11 ビット ID) リモートフレーム - 拡張フォーマット(29 ビット ID) リモートフレーム	ClassicCAN(CAN2.0) - 標準フォーマット(11 ビット ID) データフレーム - 拡張フォーマット(29 ビット ID) データフレーム - 標準フォーマット(11 ビット ID) リモートフレーム - 拡張フォーマット(29 ビット ID) リモートフレーム CANFD ^(注1) - 標準フォーマット(11 ビット ID) データフレーム - 拡張フォーマット(29 ビット ID) データフレーム

項目	RX140(RSCAN)	RX660(CANFD-Lite)
受信	- データフレームとリモートフレームを受信可能 - 受信する ID フォーマット(標準 ID、拡張 ID、両方)を選択可能 - FIFO ごとの割り込み許可/禁止設定可能 - ミラー機能(自送信メッセージの受信機能) - タイムスタンプ機能(メッセージの受信時間を 16 ビットタイマ値で記録)	- データフレームとリモートフレームを受信可能 - 受信する ID フォーマット(標準 ID のみ、拡張 ID のみ、標準と拡張両方の ID)を選択可能 - 受信メッセージバッファ割り込みの許可/禁止をメッセージバッファごとに個別に設定可能
データ長	0~8 バイト	ClassicCAN : 0~8 バイト CANFD : 0~8、12、16、20、24、32、48、64 バイト(注 1)
受信フィルタ機能 (RX140) アクセプタンス フィルタ (RX660)	- 合計 16 個の受信ルールで受信メッセージを選別可能 - チャネルごとに 0~16 個の範囲で受信ルール数を設定可能 - アクセプタンスフィルタ処理: 受信ルールごとに ID、マスク設定可能 - DLC フィルタ処理: 受信ルールごとに DLC フィルタチェック可能	以下のフィールドでフィルタリング可能 - IDE ビット(標準フォーマット/拡張フォーマット/両方) - ID フィールド - RTR ビット(データフレーム/リモートフレーム)(ClassicCAN のみ) - DLC フィールド(データ長)ペイロードサイズ超過時の保護機能あり - 通信中にアクセプタンスフィルタリスト(AFL)のエントリを更新可能
受信メッセージ転送機能	- ルーティング機能 受信メッセージを任意のバッファへ転送する機能 (転送可能バッファ数: 2) 転送先: 受信バッファ、 受信 FIFO バッファ、 送受信 FIFO バッファ - ラベル付加機能 受信バッファおよび FIFO バッファへメッセージを格納時、ラベル情報も同時に格納可能	—

項目	RX140(RSCAN)	RX660(CANFD-Lite)
送信	- データフレームとリモートフレームを送信可能 - 送信する ID フォーマット(標準 ID、拡張 ID、両方)を選択可能 - ワンショット送信機能 - ID 優先送信または送信バッファ番号優先送信を選択可能 - 送信アボート機能(フラグでアボート完了を確認可能) - 送信バッファ、送受信 FIFO バッファごとに割り込み許可/禁止設定可能	- データフレームとリモートフレームを送信可能 - 送信する ID フォーマット(標準 ID のみ、拡張 ID のみ)を選択可能 - ワンショット送信機能を選択可能 - ID 優先送信モードかメッセージバッファ番号優先送信モードを選択可能 - 送信要求をアボート可能(フラグでアボート完了を確認可能) チャンネル送信割り込みの許可/禁止を設定可能
FIFO	- 受信 FIFO バッファ : 2 本 (1 本あたり最大 16 バッファ割り当て可能) - 送受信 FIFO バッファ : 1 本/1 チャンネル (1 本あたり最大 16 バッファ割り当て可能)	- FIFO サイズはプログラマブル - 受信 FIFO : 2 個 - 共通 FIFO : 1 個 (受信 FIFO として使用するか送信 FIFO として使用するかを選択可能)
インターバル送信機能(RX140) 送信間隔自動調整(RX660)	メッセージの送信間隔を設定可能 (送受信 FIFO バッファの送信モード)	共通 FIFO を送信 FIFO として使用しているときに有効 FIFO から送信されるメッセージの送信間隔を調整可能
送信履歴機能	送信完了したメッセージの履歴情報を格納する機能	—
バスオフ復帰方法	バスオフ状態からの復帰方法を選択可能 - ISO11898-1 規格準拠 - バスオフ開始でチャンネル待機モードへ自動遷移 - バスオフ終了でチャンネル待機モードへ自動遷移 - プログラムによるチャンネル待機モードへの遷移 - プログラムによるエラーアクティブ状態への遷移(バスオフ強制復帰機能)	バスオフ状態からの復帰方法を選択可能 - ノーマルモード(ISO11898-1 準拠) - バスオフ開始時に自動的に CH_HALT モードに入ります。 - バスオフ終了時に自動的に CH_HALT モードに入ります。 - ソフトウェアにより CH_HALT モード(バスオフリカバリ期間中)に入ります。 - プログラムによりエラーアクティブ状態へ遷移
タイマ	タイムスタンプ機能(メッセージの受信時間を 16 ビットタイマ値で記録)	送信時 、受信時のタイムスタンプ機能

項目	RX140(RSCAN)	RX660(CANFD-Lite)
割り込み機能	- グローバル(2 本) - グローバル受信 FIFO 割り込み - グローバルエラー割り込み - チャンネル(3 本) - チャンネル送信割り込み - 送信完了割り込み - 送信アボート割り込み - 送受信 FIFO 送信完了割り込み - 送信履歴割り込み - チャンネルエラー割り込み - 送受信 FIFO 受信割り込み	受信 FIFO 割り込み グローバルエラー割り込み チャンネル送信割り込み チャンネルエラー割り込み 共通 FIFO 受信割り込み 受信メッセージバッファ割り込み
ソフトウェアサポート	—	受信メッセージにラベル情報を自動付加
テストモード	ユーザ評価用テスト機能 - リッスンオンリモード - セルフテストモード 0 (外部ループバック) - セルフテストモード 1 (内部ループバック) - RAM テスト(読み書きテスト)	- 基本テストモード - リッスンオンリモード - セルフテストモード 0 (外部ループバックモード) - セルフテストモード 1 (内部ループバックモード)
消費電力低減機能 (RX140) パワーダウン機能 (RX660)	モジュールストップ状態への設定が可能	CAN ノードのモジュール起動停止機能 (CH_SLEEP モードと GL_SLEEP モード) モジュールストップ状態への遷移が可能
RAM	—	RAMECC 保護

注 1. CANFD プロトコル対応製品のみ

表 2.68 CAN モジュール/CANFD モジュールのレジスタ比較

レジスタ	ビット	RX140(RSCAN)	RX660(CANFD-Lite)
NBCR	—	—	公称ビットレート設定レジスタ
CHCR	—	—	チャンネル制御レジスタ
CHSR	—	—	チャンネルステータスレジスタ
CHESR	—	—	チャンネルエラーステータスレジスタ
DBCR	—	—	データビットレート設定レジスタ
FDCFG	—	—	CANFD設定レジスタ
FDCTR	—	—	CANFD制御レジスタ
FDSTS	—	—	CANFDステータスレジスタ
FDCRC	—	—	CANFDCRCレジスタ
GCFG	—	—	グローバル設定レジスタ
GCR	—	—	グローバル制御レジスタ
GSR	—	—	グローバルステータスレジスタ
GESR	—	—	グローバルエラーステータスレジスタ
TISR	—	—	送信割り込みステータスレジスタ
TSCR	—	—	タイムスタンプカウンタレジスタ
AFCR	—	—	アクセプタンスフィルタリスト制御レジスタ
AFCFG	—	—	アクセプタンスフィルタリスト設定レジスタ
AFLn.IDR	—	—	アクセプタンスフィルタリストnIDレジスタ(n = 0~15)
AFLn.MASK	—	—	アクセプタンスフィルタリストnマスクレジスタ(n = 0~15)
AFLn.PTR0	—	—	アクセプタンスフィルタリストnポインタレジスタ0(n = 0~15)
AFLn.PTR1	—	—	アクセプタンスフィルタリストnポインタレジスタ1(n = 0~15)
RMCR	—	—	受信メッセージバッファ設定レジスタ
RMNDR	—	—	受信メッセージバッファ新データレジスタ
RFCRn	—	—	受信FIFO設定レジスタ(n = 0,1)
RFSRn	—	—	受信FIFOステータスレジスタ(n = 0,1)
RFPCRn	—	—	受信FIFOポインタ制御レジスタ(n = 0,1)
CFCR0	—	—	共通FIFO0設定レジスタ
CFSR0	—	—	共通FIFO0ステータスレジスタ
CFPCR0	—	—	共通FIFO0ポインタ制御レジスタ
FESR	—	—	FIFOエンプティステータスレジスタ
FFSR	—	—	FIFOフルステータスレジスタ
FMLSR	—	—	FIFOメッセージロストステータスレジスタ
RFISR	—	—	受信FIFO割り込みステータスレジスタ
DTCR	—	—	DMA転送制御レジスタ
DTSR	—	—	DMA転送ステータスレジスタ
TMCRn	—	—	送信メッセージバッファn制御レジスタ(n = 0~3)
TMSRn	—	—	送信メッセージバッファnステータスレジスタ(n = 0~3)

レジスタ	ビット	RX140(RSCAN)	RX660(CANFD-Lite)
TMTRSR0	—	—	送信メッセージバッファ送信要求ステータスレジスタ0
TMARSR0	—	—	送信メッセージバッファ送信アボート要求ステータスレジスタ0
TMTCSR0	—	—	送信メッセージバッファ送信完了ステータスレジスタ0
TMTASR0	—	—	送信メッセージバッファ送信アボートステータスレジスタ0
TMIER0	—	—	送信メッセージバッファ割り込み許可レジスタ0
TQCR0	—	—	送信キュー0設定レジスタ
TQSR0	—	—	送信キュー0ステータスレジスタ
TQPCR0	—	—	送信キュー0ポインタ制御レジスタ
THCR	—	—	送信履歴設定レジスタ
THSR	—	—	送信履歴ステータスレジスタ
THACR0	—	—	送信履歴アクセスレジスタ0
THACR1	—	—	送信履歴アクセスレジスタ1
THPCR	—	—	送信履歴ポインタ制御レジスタ
GRCR	—	—	グローバルリセット制御レジスタ
GTMCR	—	—	グローバルテストモード設定レジスタ
GTMER	—	—	グローバルテストモード許可レジスタ
GFDCFG	—	—	グローバルCANFD設定レジスタ
GTMCLKR	—	—	グローバルテストモードロックキーレジスタ
RTPARK	—	—	RAMテストページアクセスレジスタk (k = 0~63)
AFIGSR	—	—	アクセプタンスフィルタ無効エントリ設定レジスタ
AFIGER	—	—	アクセプタンスフィルタ無効エントリ許可レジスタ
RMIER	—	—	受信メッセージバッファ割り込み許可レジスタ
ECCSR	—	—	ECC制御/ステータスレジスタ
ECTMR	—	—	ECCテストモードレジスタ
ECTDR	—	—	ECCデコーダテストデータレジスタ
ECEAR	—	—	ECCエラーアドレスレジスタ
CFGL	—	ビットコンフィギュレーションレジスタ L	—
CFGH	—	ビットコンフィギュレーションレジスタ H	—
CTRL	—	制御レジスタ L	—
CTRH	—	制御レジスタ H	—
STSL	—	ステータスレジスタ L	—
STSH	—	ステータスレジスタ H	—
ERFLL	—	エラーフラグレジスタ L	—
ERFLH	—	エラーフラグレジスタ H	—
GCFGL	—	グローバル設定レジスタ L	—
GCFGH	—	グローバル設定レジスタ H	—
GCTRL	—	グローバル制御レジスタ L	—
GCTRH	—	グローバル制御レジスタ H	—
GSTS	—	グローバルステータスレジスタ	—
GERFLL	—	グローバルエラーフラグレジスタ	—
GTINTSTS	—	グローバル送信割り込みステータスレジスタ	—

レジスタ	ビット	RX140(RSCAN)	RX660(CANFD-Lite)
GTSC	—	タイムスタンプレジスタ	—
GAFLCFG	—	受信ルール数設定レジスタ	—
GAFLIDLj	—	受信ルール登録レジスタ jAL(j = 0~15)	—
GAFLIDHj	—	受信ルール登録レジスタ jAH(j = 0~15)	—
GAFLMLj	—	受信ルール登録レジスタ jBL(j = 0~15)	—
GAFLMHj	—	受信ルール登録レジスタ jBH(j = 0~15)	—
GAFLPLj	—	受信ルール登録レジスタ jCL(j = 0~15)	—
GAFLPHj	—	受信ルール登録レジスタ jCH(j = 0~15)	—
RMNB	—	受信バッファ数設定レジスタ	—
RMND0	—	受信バッファ受信完了フラグレジスタ	—
RMIDLn	—	受信バッファレジスタ nAL(n = 0~15)	—
RMIDHn	—	受信バッファレジスタ nAH(n = 0~15)	—
RMTSn	—	受信バッファレジスタ nBL(n = 0~15)	—
RMPTRn	—	受信バッファレジスタ nBH(n = 0~15)	—
RMDF0n	—	受信バッファレジスタ nCL(n = 0~15)	—
RMDF1n	—	受信バッファレジスタ nCH(n = 0~15)	—
RMDF2n	—	受信バッファレジスタ nDL(n = 0~15)	—
RMDF3n	—	受信バッファレジスタ nDH(n = 0~15)	—
RFCCm	—	受信 FIFO 制御レジスタ m(m = 0,1)	—
RFSTSm	—	受信 FIFO ステータスレジスタ m (m = 0,1)	—
RFPCTRM	—	受信 FIFO ポインタ制御レジスタ m (m = 0,1)	—
RFIDLm	—	受信 FIFO アクセスレジスタ mAL (m = 0,1)	—
RFIDHm	—	受信 FIFO アクセスレジスタ mAH (m = 0,1)	—
RFTSm	—	受信 FIFO アクセスレジスタ mBL (m = 0,1)	—
RFPTRm	—	受信 FIFO アクセスレジスタ mBH (m = 0,1)	—
RFDF0m	—	受信 FIFO アクセスレジスタ mCL (m = 0,1)	—
RFDF1m	—	受信 FIFO アクセスレジスタ mCH (m = 0,1)	—
RFDF2m	—	受信 FIFO アクセスレジスタ mDL (m = 0,1)	—
RFDF3m	—	受信 FIFO アクセスレジスタ mDH (m = 0,1)	—
CFCCLO	—	送受信 FIFO 制御レジスタ 0L	—
CFCCHO	—	送受信 FIFO 制御レジスタ 0H	—
CFSTS0	—	送受信 FIFO ステータスレジスタ 0	—
CFPCTR0	—	送受信 FIFO ポインタ制御レジスタ 0	—
CFIDL0	—	送受信 FIFO アクセスレジスタ 0AL	—
CFIDH0	—	送受信 FIFO アクセスレジスタ 0AH	—
CFTS0	—	送受信 FIFO アクセスレジスタ 0BL	—
CFPTR0	—	送受信 FIFO アクセスレジスタ 0BH	—
CFDF00	—	送受信 FIFO アクセスレジスタ 0CL	—
CFDF10	—	送受信 FIFO アクセスレジスタ 0CH	—
CFDF20	—	送受信 FIFO アクセスレジスタ 0DL	—
CFDF30	—	送受信 FIFO アクセスレジスタ 0DH	—

レジスタ	ビット	RX140(RSCAN)	RX660(CAN FD -Lite)
RFMSTS	—	受信 FIFO メッセージロストステータスレジスタ	—
CFMSTS	—	送受信 FIFO メッセージロストステータスレジスタ	—
RFISTS	—	受信 FIFO 割り込みステータスレジスタ	—
CFISTS	—	送受信 FIFO 受信割り込みステータスレジスタ	—
TMCP	—	送信バッファ制御レジスタ p(p = 0~3)	—
TMSTSp	—	送信バッファステータスレジスタ p(p = 0~3)	—
TMTRSTS	—	送信バッファ送信要求ステータスレジスタ	—
TMTCSTS	—	送信バッファ送信完了ステータスレジスタ	—
TMTASTS	—	送信バッファ送信アボートステータスレジスタ	—
TMIEC	—	送信バッファ割り込み許可レジスタ	—
TMIDLp	—	送信バッファレジスタ pAL(p = 0~3)	—
TMIDHp	—	送信バッファレジスタ pAH(p = 0~3)	—
TMPTRp	—	送信バッファレジスタ pBH(p = 0~3)	—
TMDf0p	—	送信バッファレジスタ pCL(p = 0~3)	—
TMDf1p	—	送信バッファレジスタ pCH(p = 0~3)	—
TMDf2p	—	送信バッファレジスタ pDL(p = 0~3)	—
TMDf3p	—	送信バッファレジスタ pDH(p = 0~3)	—
THLCC0	—	送信履歴バッファ制御レジスタ	—
THLSTS0	—	送信履歴バッファステータスレジスタ	—
THLACC0	—	送信履歴バッファアクセスレジスタ	—
THLPCTR0	—	送信履歴バッファポインタ制御レジスタ	—
GRWCR	—	グローバル RAM ウィンドウ制御レジスタ	—
GTSTCFG	—	グローバルテスト設定レジスタ	—
GTSTCTRL	—	グローバルテスト制御レジスタ	—
GLOCKK	—	グローバルテストプロテクト解除レジスタ	—
RPGACCr	—	RAM テストレジスタ r(r = 0~127)	—

2.24 シリアルペリフェラルインタフェース

表 2.69 にシリアルペリフェラルインタフェースの概要比較を、表 2.70 にシリアルペリフェラルインタフェースのレジスタ比較を示します。

表 2.69 シリアルペリフェラルインタフェースの概要比較

項目	RX140(RSPIC)	RX660(RSPID)
チャンネル数	1 チャンネル	1 チャンネル
RSPI 転送機能	• MOSI(Master Out Slave In)、MISO(Master In Slave Out)、SSL(Slave Select)、RSPCK(RSPI Clock)信号を使用して、SPI 動作(4 線式)/クロック同期式動作(3 線式)でシリアル通信が可能 • 通信モード：全二重または単方向(送信のみ)を選択可能 • RSPCK の極性を変更可能 • RSPCK の位相を変更可能	• MOSI(Master Out Slave In)、MISO(Master In Slave Out)、SSL(Slave Select)、RSPCK(RSPIClock)信号を使用して、SPI 動作(4 線式)/クロック同期式動作(3 線式)でシリアル通信が可能 • 通信モード：全二重または単方向(送信のみ)を選択可能 • RSPCK の極性を変更可能 • RSPCK の位相を変更可能
データフォーマット	• MSB ファースト/LSB ファーストの切り替え可能 • 転送ビット長を 8、9、10、11、12、13、14、15、16、20、24、32 ビットから選択可能 • 送信/受信バッファは 128 ビット • 一度の送受信で最大 4 フレームを転送(1 フレームは最大 32 ビット) • 送受信データをバイト単位でスワップ可能	• MSB ファースト/LSB ファーストの切り替え可能 • 転送ビット長を 8、9、10、11、12、13、14、15、16、20、24、32 ビットから選択可能 • 送信/受信バッファは 128 ビット • 一度の送受信で最大 4 フレームを転送(1 フレームは最大 32 ビット) • 送受信データをバイト単位でスワップ可能 • 送受信データのロジックレベルを反転可能
ビットレート	• マスタモード時、内蔵ポーレートジェネレータで PCLK を分周して RSPCK を生成(分周比は 2~4096 分周) • スレーブ時は、PCLK の最小 4 分周のクロックを、RSPCK として入力可能(RSPCK の最高周波数は PCLK の 4 分周) – High 幅：PCLK の 2 サイクル – Low 幅：PCLK の 2 サイクル	• マスタモード時、内蔵ポーレートジェネレータで PCLK を分周して RSPCK を生成(分周比は 2~4096 分周) • スレーブ時は、PCLK の最小 4 分周のクロックを、RSPCK として入力可能(RSPCK の最高周波数は PCLK の 4 分周) – High 幅：PCLK の 2 サイクル、 – Low 幅：PCLK の 2 サイクル
バッファ構成	• 送信および受信バッファはそれぞれダブルバッファ構造 • 送信および受信バッファは 128 ビット	• 送信および受信バッファはそれぞれダブルバッファ構造 • 送信および受信バッファは 128 ビット
エラー検出	• モードフォルトエラー検出 • オーバランエラー検出 • パリティエラー検出 • アンダランエラー検出	• モードフォルトエラー検出 • オーバランエラー検出 • パリティエラー検出 • アンダランエラー検出

項目	RX140(RSPIC)	RX660(RSPID)
SSL 制御機能	1 チャンネルあたり 4 本の SSL 端子 (SSLA0~SSLA3) - シングルマスタ設定時には、SSLA0~SSLA3 端子を出力 - マルチマスタ設定時：SSLA0 端子は入力、SSLA1~SSLA3 端子は出力または未使用 - スレーブ設定時：SSLA0 端子は入力、SSLA1~SSLA3 端子は未使用 - SSL 出力のアサートから RSPCK 動作までの遅延(RSPCK 遅延)を設定可能 - 設定範囲：1~8RSPCK - 設定単位：1RSPCK - RSPCK 停止から SSL 出力のネゲートまでの遅延(SSL ネゲート遅延)を設定可能 - 設定範囲：1~8RSPCK - 設定単位：1RSPCK - 次アクセスの SSL 出力アサートのウェイト(次アクセス遅延)を設定可能 - 設定範囲：1~8RSPCK - 設定単位：1RSPCK - SSL 極性変更機能	1 チャンネルあたり 4 本の SSL 端子 (SSLA0~SSLA3) - シングルマスタ設定時には、SSLA0~SSLA3 端子を出力 - マルチマスタ設定時：SSLA0 端子は入力、SSLA1~SSLA3 端子は出力または未使用 - スレーブ設定時：SSLA0 端子は入力、SSLA1~SSLA3 端子は未使用 - SSL 出力のアサートから RSPCK 動作までの遅延(RSPCK 遅延)を設定可能 - 設定範囲：1~8RSPCK - 設定単位：1RSPCK - RSPCK 停止から SSL 出力のネゲートまでの遅延(SSL ネゲート遅延)を設定可能 - 設定範囲：1~8RSPCK - 設定単位：1RSPCK - 次アクセスの SSL 出力アサートのウェイト(次アクセス遅延)を設定可能 - 設定範囲：1~8RSPCK - 設定単位：1RSPCK - SSL 極性変更機能
マスタ転送時の制御方式	- 最大 8 コマンドで構成された転送を連続してループ実行可能 - 各コマンドに以下の項目を設定可能 SSL 信号値、ビットレート、RSPCK 極性/位相、転送データ長、LSB/MSB ファースト、バースト、RSPCK 遅延、SSL ネゲート遅延、次アクセス遅延 - 送信バッファへのライトで転送を起動可能 - SSL ネゲート時の MOSI 信号値を設定可能 - RSPCK 自動停止機能	- 最大 8 コマンドで構成された転送を連続してループ実行可能 - 各コマンドに以下の項目を設定可能 SSL 信号値、ビットレート、RSPCK 極性/位相、転送データ長、LSB/MSB ファースト、バースト、RSPCK 遅延、SSL ネゲート遅延、次アクセス遅延 - 送信バッファへのライトで転送を起動可能 - SSL ネゲート時の MOSI 信号値を設定可能 - RSPCK 自動停止機能 バースト転送時のデータバイト間遅延を短縮可能
割り込み要因	- 割り込み要因 - 受信バッファフル割り込み - 送信バッファエンプティ割り込み - エラー割り込み (モードフォルト、オーバラン、アンダラン、パリティエラー) - アイドル割り込み	- 割り込み要因 - 受信バッファフル割り込み - 送信バッファエンプティ割り込み - エラー割り込み (モードフォルト、オーバラン、アンダラン、パリティエラー) - アイドル割り込み 通信完了割り込み

項目	RX140(RSPIc)	RX660(RSPI ^d)
イベントリンク機能 (出力)	—	• 割り込み要因 - 受信バッファフルイベント - 送信バッファエンプティイベント - エラーイベント (モードフォルト、オーバラン、アンダラン、パリティエラー) - アイドルイベント - 通信完了イベント
その他の機能	• RSPI 初期化機能 • ループバックモード機能	• RSPI 初期化機能 • ループバックモード機能
消費電力低減機能	モジュールストップ状態への設定が可能	モジュールストップ状態への設定が可能

表 2.70 シリアルペリフェラルインタフェースのレジスタ比較

レジスタ	ビット	RX140(RSPIc)	RX660(RSPI ^d)
SPSR	SPCF	—	通信完了フラグ
SPDCR2	DINV	—	転送データ反転ビット
SPCR3	—	—	RSPI 制御レジスタ 3

2.25 CRC 演算器

表 2.71 に CRC 演算器の概要比較を、表 2.72 に CRC 演算器レジスタ比較を示します。

表 2.71 CRC 演算器の概要比較

項目	RX140(CRC)	RX660(CRCA)	
データサイズ	8 ビット	8 ビット	32 ビット
CRC 演算対象データ	8n ビットのデータに対して CRC コードを生成 (n = 自然数)	8n ビットのデータに対して CRC コードを生成 (n = 自然数)	32n ビットのデータに対して CRC コードを生成 (n = 自然数)
CRC 演算処理方式	8 ビット並列実行	8 ビット並列実行	32 ビット並列実行
CRC 生成多項式	3 つの多項式から選択可能 8 ビット CRC $-X^8 + X^2 + X + 1$ 16 ビット CRC $-X^{16} + X^{15} + X^2 + 1$ $-X^{16} + X^{12} + X^5 + 1$	3 つの多項式から選択可能 8 ビット CRC $-X^8 + X^2 + X + 1$ 16 ビット CRC $-X^{16} + X^{15} + X^2 + 1$ $-X^{16} + X^{12} + X^5 + 1$	2 つの多項式から選択可能 32 ビット CRC $-X^{32} + X^{26} + X^{23} + X^{22} + X^{16} + X^{12} + X^{11} + X^{10} + X^8 + X^7 + X^5 + X^4 + X^2 + X + 1$ $-X^{32} + X^{28} + X^{27} + X^{26} + X^{25} + X^{23} + X^{22} + X^{20} + X^{19} + X^{18} + X^{14} + X^{13} + X^{11} + X^{10} + X^9 + X^8 + X^6 + 1$
CRC 演算切り替え	LSB ファーストまたは MSB ファーストでの通信用に、CRC 演算結果のビットオーダを切り替えることが可能	LSB ファーストまたは MSB ファーストでの通信用に、CRC 演算結果のビットオーダを切り替えることが可能	
消費電力低減機能	モジュールストップ状態への設定が可能	モジュールストップ状態への設定が可能	

表 2.72 CRC 演算器レジスタ比較

レジスタ	ビット	RX140(CRC)	RX660(CRCA)
CRCCR	GPS[1:0]: (RX140) GPS[2:0]: (RX660)	CRC 生成多項式切り替えビット b1 b0 0 0 : 演算しません 0 1 : 8 ビット CRC ($X^8 + X^2 + X + 1$) 1 0 : 16 ビット CRC ($X^{16} + X^{15} + X^2 + 1$) 1 1 : 16 ビット CRC ($X^{16} + X^{12} + X^5 + 1$)	CRC 生成多項式切り替えビット b2 b0 0 0 0 : 計算しません 0 0 1 : 8 ビット CRC ($X^8 + X^2 + X + 1$) 0 1 0 : 16 ビット CRC ($X^{16} + X^{15} + X^2 + 1$) 0 1 1 : 16 ビット CRC ($X^{16} + X^{12} + X^5 + 1$) 1 0 0 : 32 ビット CRC ($X^{32} + X^{26} + X^{23} + X^{22} +$ $X^{16} + X^{12} + X^{11} + X^{10} + X^8 +$ $X^7 + X^5 + X^4 + X^2 + X + 1$) 1 0 1 : 32 ビット CRC ($X^{32} + X^{28} + X^{27} + X^{26} +$ $X^{25} + X^{23} + X^{22} + X^{20} +$ $X^{19} + X^{18} + X^{14} + X^{13} +$ $X^{11} + X^{10} + X^9 + X^8 + X^6 + 1$) 1 1 0 : 計算しません 1 1 1 : 計算しません
	LMS	CRC 演算切り替えビット(b2)	CRC 演算切り替えビット(b6)
CRCDIR	—	CRC データ入力レジスタ 可能アクセスサイズ • バイトアクセス	CRC データ入力レジスタ 可能アクセスサイズ • ロングワードアクセス (32 ビット CRC 生成時) • バイトアクセス (16 ビット CRC、 8 ビット CRC 生成時)
CRCDOR	—	CRC データ出力レジスタ 可能アクセスサイズ • ワードアクセス 8 ビット CRC 生成時は、下 位バイト(b7~b0)を使用	CRC データ出力レジスタ 可能アクセスサイズ • ロングワードアクセス (32 ビット CRC 生成時) • ワードアクセス (16 ビット CRC 生成時) • バイトアクセス (8 ビット CRC 生成時)

2.26 12 ビット A/D コンバータ

表 2.73 に 12 ビット A/D コンバータの概要比較を、表 2.74 に 12 ビット A/D コンバータのレジスタ比較を示します。

表 2.73 12 ビット A/D コンバータの概要比較

項目	RX140(S12ADE)	RX660(S12AD ^H)
ユニット数	1 ユニット	1 ユニット(S12AD)
入力チャンネル	18 チャンネル	24 チャンネル
拡張アナログ機能	温度センサ出力、内部基準電圧	温度センサ出力、内部基準電圧
A/D 変換方式	逐次比較方式	逐次比較方式
分解能	12 ビット	12 ビット
変換時間	1 チャンネルあたり 0.88μs(ADCCR.CCS ビット= 0)、0.67μs(ADCCR.CCS ビット= 1)(A/D 変換クロック ADCLK = 48MHz 動作時)	1 チャンネルあたり 0.9μs (A/D 変換クロック ADCLK = 60MHz 動作時)
A/D 変換クロック	周辺モジュールクロック PCLKB と A/D 変換クロック ADCLK を以下の周波数比で設定可能 - PCLK : ADCLK 周波数比= 1 : 1、1 : 2、2 : 1、4 : 1、8 : 1 ADCLK の設定はクロック発生回路で行います	周辺モジュールクロック PCLKB と A/D 変換クロック ADCLK を以下の周波数比で設定可能 - PCLKB : ADCLK 周波数比= 1 : 1、1 : 2、2 : 1、4 : 1 ADCLK の設定はクロック発生回路で行います A/D 変換クロック ADCLK は最大 60MHz、最低 8MHz まで動作可能

項目	RX140(S12ADE)	RX660(S12AD ^H)
データレジスタ	- アナログ入力用 18 本 - ダブルトリガモードでの A/D 変換データ二重化用 1 本 - 温度センサ用 1 本 - 内部基準電圧用 1 本 - 自己診断用 1 本 - A/D 変換結果を 12 ビット A/D データレジスタに保持 - A/D 変換結果の 12 ビット精度出力に対応 - 加算モード時は A/D 変換結果の加算値を変換精度ビット数+2 ビット/4 ビット(注1)で A/D データレジスタに保持 - ダブルトリガモード(シングルスキャンとグループスキャンモードで選択可能) - 選択した 1 つのチャンネルのアナログ入力の A/D 変換データを 1 回目は対象チャンネルのデータレジスタに保持、2 回目の A/D 変換データは二重化レジスタに保持	- アナログ入力用 24 本 - ダブルトリガモードでの A/D 変換データ二重化用 1 本 - ダブルトリガモード拡張動作時の A/D 変換データ二重化用 2 本 - 温度センサ用 1 本 - 内部基準電圧用 1 本 - 自己診断用 1 本 - A/D 変換結果を 12 ビット A/D データレジスタに保持 - 加算モード時は A/D 変換結果の加算値を変換精度ビット数+2 ビット/4 ビットで A/D データレジスタに保持 - ダブルトリガモード(シングルスキャンとグループスキャンモードで選択可能) - 選択した 1 つのチャンネルのアナログ入力の A/D 変換データを 1 回目は対象チャンネルのデータレジスタに保持、2 回目の A/D 変換データは二重化レジスタに保持 - ダブルトリガモード拡張動作(特定トリガ種別で有効) - 選択した 1 つのチャンネルのアナログ入力の A/D 変換データをトリガ種別毎に準備した二重化レジスタに保持

項目	RX140(S12ADE)	RX660(S12ADH)
動作モード	- シングルスキャンモード： - 任意に選択した最大 18 チャンネルのアナログ入力を 1 回のみ A/D 変換 - 温度センサ出力を 1 回のみ A/D 変換 - 内部基準電圧を 1 回のみ A/D 変換 - 連続スキャンモード： - 任意に選択した最大 18 チャンネルのアナログ入力を繰り返し A/D 変換 - グループスキャンモード： - 任意に選択した最大 18 チャンネルのアナログ入力をグループ A とグループ B に分け、グループ単位で選択したアナログ入力を 1 回のみ A/D 変換 - グループ A とグループ B は、各々の変換開始条件(同期トリガ)を選択することで異なるタイミングで変換開始可能 - グループスキャンモード (グループ A 優先制御選択時) - グループ B の A/D 変換動作中にグループ A のトリガ入力があった場合、グループ B の A/D 変換動作を中断し、グループ A の A/D 変換動作を実施 - グループ A の A/D 変換動作終了後、グループ B の A/D 変換動作を再実行(再スキャン)の設定が可能	- シングルスキャンモード： - 任意に選択したチャンネルのアナログ入力を 1 回のみ A/D 変換 - 温度センサ出力を 1 回のみ A/D 変換 - 内部基準電圧を 1 回のみ A/D 変換 - 連続スキャンモード： - 任意に選択したチャンネルのアナログ入力を繰り返し A/D 変換 - グループスキャンモード： - 使用するグループの数は 2 つ (グループ A、B)と 3 つ(グループ A、B、C)が選択可能(グループの数が 2 つの場合、グループ A、グループ B の組み合わせのみ選択可能)任意に選択したチャンネルのアナログ入力、温度センサ出力、内部基準電圧をグループ A とグループ B またはグループ A、B、C に分け、グループ単位で選択したアナログ入力を 1 回のみ A/D 変換 - グループ A とグループ B と グループ C は、各々の変換開始条件(同期トリガ)を選択することで異なるタイミングで変換開始可能 - グループスキャンモード (グループ優先制御選択時) 低優先グループのスキャン中に優先グループのトリガがあった場合、低優先グループのスキャンを中断し、優先グループのスキャンを開始。優先順位は、グループ A(高) >グループ B>グループ C(低)。 優先グループのスキャン終了後、低優先グループのスキャンを再実行(再スキャン)する/しないを設定可能。また再スキャンは、選択チャンネルの最初からか、A/D 変換未終了のチャンネルからかを設定可能
A/D 変換開始条件	- ソフトウェアトリガ - 同期トリガ - マルチファンクションタイマパルスユニット(MTU)、イベントリンクコントローラ(ELC)からのトリガ - 非同期トリガ 外部トリガ ADTRG0#端子による A/D 変換動作の開始が可能	- ソフトウェアトリガ - 同期トリガ - マルチファンクションタイマパルスユニット(MTU)、8 ビットタイマ(TMR)、イベントリンクコントローラ(ELC)からのトリガ - 非同期トリガ 外部トリガ ADTRG0#端子による A/D 変換動作の開始が可能

項目	RX140(S12ADE)	RX660(S12AD ^H)
機能	- サンプリングステート数可変機能 12 ビット A/D コンバータの自己診断機能 - A/D 変換値加算モードと平均モードが選択可能 - アナログ入力断線検出機能 (ディスチャージ機能/プリチャージ機能) - ダブルトリガモード (A/D 変換データ二重化機能) - A/D データレジスタオートクリア機能 - コンペア機能(ウィンドウ A、ウィンドウ B) - コンペア機能使用時のリングバッファ (16 本)	- サンプリング時間可変機能 (チャンネルごとに設定可能) 12 ビット A/D コンバータの自己診断機能 - A/D 変換値加算モードと平均モードが選択可能 - アナログ入力断線検出機能 (ディスチャージ機能/プリチャージ機能) - ダブルトリガモード (A/D 変換データ二重化機能) - A/D データレジスタオートクリア機能 - コンペア機能(ウィンドウ A、ウィンドウ B)チャンネル変換順序を設定可能
割り込み要因	- ダブルトリガモードとグループスキャンモードを除き、1 回のスキャン終了でスキャン終了割り込み要求(S12ADI0)を発生 - ダブルトリガモードの設定では、2 回のスキャン終了でスキャン終了割り込み要求(S12ADI0)を発生 - グループスキャンモードの設定では、グループ A のスキャン終了でスキャン終了割り込み要求(S12ADI0)を発生。グループ B のスキャン終了でグループ B 専用のスキャン終了割り込み要求(GBADI)を発生 - グループスキャンモードでダブルトリガモード選択時は、グループ A の 2 回のスキャン終了でスキャン終了割り込み要求(S12ADI0)を発生。グループ B のスキャン終了でグループ B 専用のスキャン終了割り込み要求(GBADI)を発生 - S12ADI0、GBADI 割り込みでデータトランスファコントローラ (DTC)を起動可能	- ダブルトリガモードとグループスキャンモードを除き、1 回のスキャン終了でスキャン終了割り込み要求(S12ADI)を発生 - ダブルトリガモードの設定では、2 回のスキャン終了でスキャン終了割り込み要求(S12ADI)を発生 - グループスキャンモードの設定では、グループ A のスキャン終了でスキャン終了割り込み要求(S12ADI)を発生。グループ B のスキャン終了でグループ B 専用のスキャン終了割り込み要求(S12GBADI)を発生。 グループ C のスキャン終了でグループ C スキャン終了割り込み要求 (S12GCADI)が発生 - グループスキャンモードでダブルトリガモード選択時は、グループ A の 2 回のスキャン終了でスキャン終了割り込み要求(S12ADI)を発生。グループ B と グループ C のスキャン終了で、それぞれのスキャン終了割り込み要求 (S12GBADI/S12GCADI)が発生 デジタルコンペア機能の比較条件成立で、コンペア割り込み要求 (S12CMPAI,S12CMPBI)が発生 - S12ADI、S12GBADI、S12GCADI 割り込みで DMA コントローラ(DMAC)、データトランスファコントローラ (DTC)を起動可能

項目	RX140(S12ADE)	RX660(S12AD ^H)
イベントリンク機能	- グループスキャンモードでのグループ B のスキャン終了を除くスキャン終了時に ELC イベント発生 - グループスキャンモードでのグループ B のスキャン終了時に ELC イベント発生 - すべてのスキャン終了時に ELC イベント発生 - ELC からのトリガによりスキャン開始可能 - シングルスキャンモードでのウィンドウコンペア機能のイベント条件に応じて、ELC イベント発生	- すべてのスキャン終了時にイベント出力 - ELC からのトリガによりスキャン開始可能 - シングルスキャンモードでのコンペア機能ウィンドウの条件に応じてイベント出力
消費電力低減機能	モジュールストップ状態への設定が可能	モジュールストップ状態への設定が可能

注 1. 加算時の拡張ビット数は、加算回数により異なります。

2 ビット拡張：1～4 回変換(0～3 回加算)

4 ビット拡張：16 回変換(15 回加算)。

表 2.74 12 ビット A/D コンバータのレジスタ比較

レジスタ	ビット	RX140(S12ADE)	RX660(S12AD ^H)
ADDRy	—	A/D データレジスタ y (y = 0～8, 16～21, 24～26)	A/D データレジスタ y (y = 0～ 23)
ADDBLDRA	—	—	A/D データ二重化レジスタ A
ADDBLDRB	—	—	A/D データ二重化レジスタ B
ADCSR	ADHSC	A/D 変換動作選択ビット	—
ADANSA0	ANSA009～015	—	A/D 変換チャンネル選択ビット
ADANSA1	ANSA106, 107	—	A/D 変換チャンネル選択ビット
	ANSA108～110	A/D 変換チャンネル選択ビット	—
ADANSB0	ANSB009～015	—	A/D 変換チャンネル選択ビット
ADANSB1	ANSB106, 107	—	A/D 変換チャンネル選択ビット
	ANSB108～110	A/D 変換チャンネル選択ビット	—
ADANSC0	—	—	A/D チャンネル選択レジスタ C0
ADANSC1	—	—	A/D チャンネル選択レジスタ C1
ADSCSn	—	—	A/D チャンネル変換順序設定 レジスタ n(n = 0～23)
ADADS0	ADS009～015	—	A/D 変換値加算/平均チャンネル 選択ビット
ADADS1	ADS106, 107	—	A/D 変換値加算/平均チャンネル 選択ビット
	ADS108～110	A/D 変換値加算/平均チャンネル 選択ビット	—
ADEXICR	TSSB	—	グループ B 温度センサ出力 A/D 変換 選択ビット
	OCSB	—	グループ B 内部基準電圧 A/D 変換選択ビット
ADGCEXCR	—	—	A/D グループ C 拡張入力コント ロールレジスタ

レジスタ	ビット	RX140(S12ADE)	RX660(S12ADH)
ADGCTRGR	—	—	A/D グループ C トリガ選択レジスタ
ADSSTRn	—	A/D サンプリングステートレジスタ n(n = 0~8,L,T,O)	A/D サンプリングステートレジスタ n(n = 0~ 15 ,L,T,O)
		リセット後の初期値が異なります	
ADDISCR	ADNDIS[4:0]	A/D 断線検出アシスト設定ビット b4 ADNDIS[4] : ディスチャージ/プリチャージの選択 0 : ディスチャージ 1 : プリチャージ b3-b0 ADNDIS[3:0] : ディスチャージ/プリチャージ期間	A/D 断線検出アシスト設定ビット b4 ADNDIS[4] : 0 : ディスチャージ 1 : プリチャージ ディスチャージ/プリチャージ期間を ADCLK のクロック数で指定します。 b3 b0 0000 : チャージなし (断線検出アシスト機能無効) 0011 : チャージ期間 3 クロック 0110 : チャージ期間 6 クロック 1001 : チャージ期間 9 クロック 1100 : チャージ期間 12 クロック 1111 : チャージ期間 15 クロック 上記以外は設定しないでください
ADELCCR	ELCC[1:0] (RX140) ELCC[2:0] (RX660)	イベントリンクコントロールビット b1 b0 0 0 : グループスキャンモードのグループ B のスキャン終了を除くスキャン終了時にイベント発生 0 1 : グループスキャンモードのグループ B のスキャン終了時にイベント発生 1 x : すべてのスキャン終了時にイベント発生	イベントリンクコントロールビット b2 b0 000 : グループ A のスキャン終了時にイベント出力 001 : グループ B のスキャン終了時にイベント出力 010 : グループ A、グループ B、またはグループ C のスキャン終了時にイベント出力 100 : グループ C のスキャン終了時にイベント出力 上記以外は設定しないでください
ADGSPCR	PGS	グループ A 優先制御設定ビット 0 : グループ A の優先制御動作を行わない 1 : グループ A の優先制御動作を行う	グループ優先制御設定ビット 0 : グループの優先制御動作を行わない 1 : グループの優先制御動作を行う

レジスタ	ビット	RX140(S12ADE)	RX660(S12ADH)
ADGSPCR	GBRSCN	グループ B 再起動設定ビット (PGS = 1 のときのみ有効。PGS = 0 のときは予約ビット) 0 : グループ A の優先制御で グループ B の A/D 変換動作 中断後の再起動をしない 1 : グループ A の優先制御で グループ B の A/D 変換動作 中断後の再起動をする	低優先グループ再起動設定ビット (PGS = 1 のときのみ有効。PGS = 0 のときは予約ビット) 0 : グループ優先制御で中断された グループの再起動をしない 1 : グループ優先制御で中断された グループの再起動をする
	LGRRS	—	再開チャネル選択ビット
ADGSPCR	GBRP	グループ B 用 シングルスキャン 連続起動設定ビット (PGS = 1 のときのみ有効。PGS = 0 のときは予約ビット) 0 : グループ B はシングルスキャン 連続動作しない 1 : グループ B のシングルスキャン 連続動作開始	シングルスキャン連続起動設定 ビット (PGS = 1 のときのみ有効。PGS = 0 のときは予約ビット) 0 : シングルスキャン連続動作 しない 1 : 最も優先度の低いグループの シングルスキャン連続動作開始
ADCMPCR	CMPAB[1:0]	ウィンドウ A/B の複合条件設定 ビット b1 b0 0 0 : ウィンドウ A 比較条件 一致 OR ウィンドウ B 比較条件一致 で S12ADWMELC 出力、 それ以外は S12ADWUMELC 出力 0 1 : ウィンドウ A 比較条件 一致 EXOR ウィンドウ B 比較条件一致 で S12ADWMELC 出力、 それ以外は S12ADWUMELC 出力 1 0 : ウィンドウ A 比較条件 一致 AND ウィンドウ B 比較条件一致 で S12ADWMELC 出力、 それ以外は S12ADWUMELC 出力 1 1 : 設定禁止	ウィンドウ A/B の複合条件設定 ビット b1 b0 0 0 : ウィンドウ A 比較条件 一致 OR ウィンドウ B 比較条件一致 0 1 : ウィンドウ A 比較条件 一致 XOR ウィンドウ B 比較条件一致 1 0 : ウィンドウ A 比較条件 一致 AND ウィンドウ B 比較条件一致 1 1 : 設定しないでください
ADCMPCR	CMPBE	コンペアウィンドウ B 動作許可 ビット 0 : コンペアウィンドウ B 停止 S12ADWMELC/ S12ADWUMELC 出力禁止 1 : コンペアウィンドウ B 動作	コンペアウィンドウ B 動作許可 ビット 0 : コンペアウィンドウ B 停止 1 : コンペアウィンドウ B 動作

レジスタ	ビット	RX140(S12ADE)	RX660(S12ADH)
ADCMPPCR	CMPAE	コンペアウィンドウ A 動作許可ビット 0 : コンペアウィンドウ A 停止 S12ADWMELC/ S12ADWUMELC 出力禁止 1 : コンペアウィンドウ A 動作	コンペアウィンドウ A 動作許可ビット 0 : コンペアウィンドウ A 停止 1 : コンペアウィンドウ A 動作
	CMPBIE	—	コンペア B 割り込み許可ビット
	CMPAIE	—	コンペア A 割り込み許可ビット
ADCMPANSR0	CMPCHA 009~015	—	コンペアウィンドウ A チャンネル 選択ビット
ADCMPANSR1	CMPCHA 106,107	—	コンペアウィンドウ A チャンネル 選択ビット
	CMPCHA 108~110	コンペアウィンドウ A チャンネル 選択ビット	—
ADCMPPLR0	CMPLCHA 009~015	—	コンペアウィンドウ A コンペア 条件選択ビット
ADCMPPLR1	CMPLCHA 106,107	—	コンペアウィンドウ A コンペア 条件選択ビット
	CMPLCHA 108~110	コンペアウィンドウ A コンペア 条件選択ビット	—
ADCMPLER	CMPLTSA (RX140) CMP LTS (RX660)	コンペアウィンドウ A 温度センサ 出力コンペア条件選択ビット	コンペアウィンドウ A 温度センサ 出力コンペア条件選択ビット
ADCMPLER	CMPLOCA (RX140) CMP LOC (RX660)	コンペアウィンドウ A 内部基準電 圧コンペア条件選択ビット	コンペアウィンドウ A 内部基準電 圧コンペア条件選択ビット
ADCMPSR0	CMPSTCHA 009~015	—	コンペアウィンドウ A フラグ
ADCMPSR1	CMPSTCHA 106,107	—	コンペアウィンドウ A フラグ
	CMPSTCHA 108~110	コンペアウィンドウ A フラグ	—
ADCMPSER	CMPSTTSA (RX140) CMP FTS (RX660)	コンペアウィンドウ A 温度センサ 出力コンペアフラグ	コンペアウィンドウ A 温度センサ 出力コンペアフラグ
	CMPSTOCA (RX140) CMP FOC (RX660)	コンペアウィンドウ A 内部基準電 圧コンペアフラグ	コンペアウィンドウ A 内部基準電 圧コンペアフラグ
ADHVREFCNT	—	A/D 高電位/低電位基準電圧 コントロールレジスタ	—

レジスタ	ビット	RX140(S12ADE)	RX660(S12AD ^H)
ADCMPBNSR	CMPCHB[5:0]	コンペアウィンドウ B チャンネル 選択ビット コンペアウィンドウ B の条件で比 較を行うチャンネルを選択します b5 b0 0 0 0 0 0 0 : AN000 0 0 0 0 0 1 : AN001 0 0 0 0 1 0 : AN002 : : 0 0 0 1 1 0 : AN006 0 0 0 1 1 1 : AN007 0 1 0 0 0 0 : AN016 0 1 0 0 0 1 : AN017 : : 0 1 0 1 0 1 : AN021 0 1 1 0 0 0 : AN024 0 1 1 0 0 1 : AN025 0 1 1 0 1 0 : AN026 1 0 0 0 0 0 : 温度センサ 1 0 0 0 0 1 : 内部基準電圧 上記以外は設定しないでください	コンペアウィンドウ B チャンネル 選択ビット コンペアウィンドウ B の条件で比 較を行うチャンネルを選択します b5 b0 0 0 0 0 0 0 : AN000 0 0 0 0 0 1 : AN001 0 0 0 0 1 0 : AN002 : : 0 1 0 1 1 0 : AN022 0 1 0 1 1 1 : AN023 1 0 0 0 0 0 : 温度センサ 1 0 0 0 0 1 : 内部基準電圧 上記以外は設定しないでください
ADBUF _n	—	A/D データ格納バッファ レジスタ n(n = 0~15)	—
ADBUFEN	—	A/D データ格納バッファ イネーブルレジスタ	—
ADBUFPTR	—	A/D データ格納バッファ ポインタレジスタ	—
ADCCR	—	A/D 変換サイクル制御レジスタ	—
ADVMONCR	—	—	A/D 内部基準電圧モニタ回路 許可レジスタ
ADVMONO	—	—	A/D 内部基準電圧モニタ回路出力 許可レジスタ
ADVREFCR	—	—	A/D 基準電圧コントロール レジスタ

2.27 D/A コンバータ/12 ビット D/A コンバータ

表 2.75 に D/A コンバータ/12 ビット D/A コンバータの概要比較を、表 2.76 に D/A コンバータ/12 ビット D/A コンバータのレジスタ比較を示します。

表 2.75 D/A コンバータ/12 ビット D/A コンバータの概要比較

項目	RX140(DAa)	RX660(R12DAb)
分解能	8 ビット	12 ビット
出力チャンネル	2 チャンネル	2 チャンネル
アナログモジュールの干渉対策	D/A 変換と A/D 変換の干渉対策 12 ビット A/D コンバータが出力する 12 ビット A/D コンバータ同期 D/A 変換許可信号により、D/A 変換データの更新タイミングを制御する。これにより、8 ビット D/A コンバータのラッシュカレント発生タイミングを許可信号で制御し、干渉による A/D 変換精度劣化を低減する。	D/A 変換と A/D 変換の干渉対策 12 ビット A/D コンバータが出力する 12 ビット A/D コンバータ同期 D/A 変換許可信号により、D/A 変換データの更新タイミングを制御する。これにより、12 ビット D/A コンバータのラッシュカレント発生タイミングを許可信号で制御し、干渉による A/D 変換精度劣化を低減する。
消費電力低減機能	モジュールストップ状態への遷移が可能	モジュールストップ状態への遷移が可能
イベントリンク機能(入力)	イベント信号の入力により、チャンネル 0 の D/A 変換を開始可能	イベント信号の入力により、チャンネル 0 の D/A 変換を開始可能
出力先切り替え	—	外部端子への出力と、コンパレータ C への出力を独立して制御可能

表 2.76 D/A コンバータ/12 ビット D/A コンバータのレジスタ比較

レジスタ	ビット	RX140(DAa)	RX660(R12DAb)
DACR	DAE	—	D/A 許可ビット
DADSELR	—	—	D/A 出力先選択レジスタ

2.28 コンパレータ B/コンパレータ C

表 2.77 にコンパレータ B/C の概要比較を、表 2.78 にコンパレータ B/コンパレータ C のレジスタ比較を示します。

表 2.77 コンパレータ B/C の概要比較

項目	RX140(CMPBa)	RX660(CMP _C)
チャンネル数	2 チャンネル (コンパレータ B0,コンパレータ B1)	4 チャンネル (コンパレータ C0~コンパレータ C3)
アナログ入力電圧	• CMPBn 端子への入力電圧(n=0,1)	• CMP _C n0 端子(n = チャンネル番号)からの入力電圧
リファレンス入力電圧	CVREFBn 端子への入力電圧(n=0,1) または内部基準電圧	CVREFC0~CVREFC3 端子からの 入力電圧、内蔵 D/A コンバータ 0 または内蔵 D/A コンバータ 1 の出力電 圧
比較結果	CPBFLG.CPBnOUT フラグの読み出し 比較結果を CMPOBn 端子へ出力可能	比較結果を外部出力可能
デジタルフィルタ機能	デジタルフィルタの有無、サンプリング周波数を選択可能	3 種類のサンプリング周期の選択可能 - フィルタ未使用も可能 - ノイズフィルタを通した信号から割り込み要求出力、ELC へのイベント出力の生成、およびレジスタを介して比較結果を読み出し可能
割り込み要求	- コンパレータ B0 の比較結果が変化したとき - コンパレータ B1 の比較結果が変化したとき	- 比較結果の有効エッジを検出して割り込み要求を発生 - 有効エッジは、比較結果の立ち上がりエッジ/ 立ち下がりエッジ/ 両エッジから選択可能
ELC へのイベント発生タイミング	- コンパレータ B0 の比較結果が変化したとき - コンパレータ B1 の比較結果が変化したとき	—
選択機能	- ウィンドウ機能 ウィンドウ機能 (VRFL<CMPBn<VRFH)の有効/ 無効を選択可能 - リファレンス入力電圧 CVREFBn 端子入力/内部基準電圧 (内部生成)を選択可能 - コンパレータ B 応答速度 高速モード/低速モードを 選択可能	—
消費電力低減機能	モジュールストップ状態への遷移が可能	モジュールストップ状態への遷移が可能

表 2.78 コンパレータ B/コンパレータ C のレジスタ比較

レジスタ	ビット	RX140(CMPBa)	RX660(CMP ^C)
CPBCNT1	—	コンパレータ B 制御レジスタ 1	—
CPBCNT2	—	コンパレータ B 制御レジスタ 2	—
CPBFLG	—	コンパレータ B フラグレジスタ	—
CPBINT	—	コンパレータ B 割り込み制御レジスタ	—
CPBF	—	コンパレータ B フィルタ選択レジスタ	—
CPBMD	—	コンパレータ B モード選択レジスタ	—
CPBREF	—	コンパレータ B リファレンス入力電圧選択レジスタ	—
CPBOCR	—	コンパレータ B 出力制御レジスタ	—
CMPCTL	—	—	コンパレータ制御レジスタ
CMPSEL0	—	—	コンパレータ入力切り替えレジスタ
CMPSEL1	—	—	コンパレータ基準電圧選択レジスタ
CMPMON	—	—	コンパレータ出力モニタレジスタ
CMPIOC	—	—	コンパレータ外部出力許可レジスタ

2.29 データ演算回路

表 2.79 にデータ演算回路の概要比較を表 2.80 にデータ演算回路のレジスタ比較を示します。

表 2.79 データ演算回路の概要比較

項目	RX140(DOC)	RX660(DOCA)
データ演算機能	16 ビットデータの比較、加算、または減算	16 または 32 ビットデータの比較 (一致/不一致、大小、範囲内外) 16 または 32 ビットデータの加算、または減算
消費電力低減機能	モジュールストップ状態への設定が可能	モジュールストップ状態への設定が可能
割り込み	- データ比較の結果が検出条件に合致したとき - データ加算の結果が“FFFFh”より大きくなったとき (オーバーフロー) - データ減算の結果が“0000h”より小さくなったとき (アンダフロー)	- データ比較の結果が検出条件に合致したとき - データ加算の結果が “FFFFh” (DOCR.DOPSZ = 0 の場合)、または “FFFF FFFFh” (DOCR.DOPSZ = 1 の場合) より大きくなったとき (オーバーフロー) - データ減算の結果が “0000h” (DOCR.DOPSZ = 0 の場合)、または “0000 0000h” (DOCR.DOPSZ = 1 の場合) より小さくなったとき (アンダフロー)
イベントリンク機能 (出力)	- データ比較の結果が検出条件に合致したとき - データ加算の結果が“FFFFh”より大きくなったとき (オーバーフロー) - データ減算の結果が“0000h”より小さくなったとき (アンダフロー)	- データ比較の結果が検出条件に合致したとき - データ加算の結果が “FFFFh” (DOCR.DOPSZ = 0 の場合)、または “FFFF FFFFh” (DOCR.DOPSZ = 1 の場合) より大きくなったとき (オーバーフロー) - データ減算の結果が “0000h” (DOCR.DOPSZ = 0 の場合)、または “0000 0000h” (DOCR.DOPSZ = 1 の場合) より小さくなったとき (アンダフロー)

表 2.80 データ演算回路のレジスタ比較

レジスタ	ビット	RX140(DOC)	RX660(DOCA)
DOCR	DOPSZ	—	データ演算サイズ選択ビット
	DCSEL (RX140) DCSEL[2:0] (RX660)	検出条件選択ビット 0 : 不一致を検出する 1 : 一致を検出する	検出条件選択ビット b6 b4 0 0 0 : 不一致(DODIR ≠ DODSR0) 0 0 1 : 一致(DODIR = DODSR0) 0 1 0 : 小さい(DODIR < DODSR0) 0 1 1 : 大きい(DODIR > DODSR0) 1 0 0 : 範囲内 (DODSR0 < DODIR < DODSR1) 1 0 1 : 範囲外 (DODIR < DODSR0, DODSR1 < DODIR) 上記以外 : 設定禁止
	DOPCIE	データ演算回路割り込み許可 ビット(b4)	データ演算回路割り込み許可 ビット(b7)
	DOPCF	データ演算回路フラグ	—
	DOPCFCL	DOPCF クリアビット	—
DOSR	—	—	DOC ステータスレジスタ
DOSCR	—	—	DOC ステータスクリアレジスタ
DODIR	—	DOC データインプットレジスタ	DOC データインプットレジスタ
		16 ビットの読み書き可能な レジスタ	32 ビットの読み書き可能な レジスタ
DODSR (RX140) DODSR0/ DODSR1 (RX660)	—	DOC データセッティングレジスタ	DOC データセッティングレジスタ 0 DOC データセッティングレジスタ 1
		16 ビットの読み書き可能な レジスタ	32 ビットの読み書き可能な レジスタ

2.30 RAM

表 2.81 に RAM の概要比較を示します。

表 2.81 RAM の概要比較

項目	RX140	RX660
RAM 容量	最大 64K バイト	128K バイト
RAM アドレス	- RAM 容量 64K バイト RAM0:0000 0000h~0000 FFFFh - RAM 容量 32K バイト RAM0:0000 0000h~0000 7FFFh - RAM 容量 16K バイト RAM0:0000 0000h~0000 3FFFh	RAM:0000 0000h~0001 FFFFh
メモリバス	メモリバス 1	メモリバス 1
アクセス	- 読み出し、書き込みともに 1 サイクルで動作 - RAM 有効/無効選択可能	- 読み出し、書き込みともに 1 サイクルで動作^(注 1) - RAM 有効/無効選択可能
データ保持機能	—	ディープソフトウェアスタンバイモード時のデータ保持機能なし
消費電力低減機能	モジュールストップ状態への遷移が可能	モジュールストップ状態への設定が可能
エラーチェック機能	—	- パリティチェック : 1 ビット誤り検出 - エラー発生時、ノンマスカブル割り込み、または割り込みを発生

注 1.8 バイト境界をまたいだアクセス時は、サイクル数が 2 倍に増えます。

表 2.82 RAM のレジスタ比較

レジスタ	ビット	RX140	RX660
RAMMODE	—	—	RAM 動作モード制御レジスタ
RAMSTS	—	—	RAM エラーステータスレジスタ
RAMECAD	—	—	RAM エラーアドレスキャプチャレジスタ
RAMPRCR	—	—	RAM プロテクトレジスタ

2.31 フラッシュメモリ

表 2.83 にフラッシュメモリの概要比較を、表 2.84 にフラッシュメモリのレジスタ比較を示します。

表 2.83 フラッシュメモリの概要比較

項目	RX140	RX660	
	—	コード フラッシュメモリ	データ フラッシュメモリ
メモリ空間	- ユーザ領域：最大 256K バイト - データ領域：8K バイト - エクストラ領域：スタートアップ領域情報、アクセスウィンドウ情報、ユニーク ID を格納	- ユーザ領域：最大 1M バイト - ユーザブート領域：32K バイト	データ領域：32K バイト
動作クロック	- FCLK： 1~48 MHz (ROM P/E モード時、E2 データフラッシュ P/E モード時) 1~48 MHz (E2 データフラッシュリードモード時) - HOCO クロック：24 MHz、32 MHz、または 48 MHz (ROM P/E モード時、E2 データフラッシュ P/E モード時)	- FCLK： 4~60MHz (コードフラッシュメモリ P/E 時) - HOCO クロック： 16MHz、18MHz、または 20MHz	- FCLK： 4~60MHz (データフラッシュメモリ P/E 時) 60MHz (max) (データフラッシュメモリ読み出し時) - HOCO クロック： 16MHz、18MHz、または 20MHz
アドレス	- 容量が 256K バイトの場合 - FFFC 0000h~FFFF FFFFh - 容量が 128K バイトの場合 - FFFE 0000h~FFFF FFFFh - データ領域 - 0100 0000h~0010 1FFFh	1M バイト - FFF0 0000h~FFFF FFFFh 512K バイト - FFF8 0000h~FFFF FFFFh - データフラッシュメモリ - 0100 0000h~0100 7FFFh	

項目	RX140	RX660	
	—	コード フラッシュメモリ	データ フラッシュメモリ
ソフトウェア コマンド	- 以下のソフトウェアコマンドを実装 - プログラム、ブランクチェック、ブロックイレーズ、全ブロックイレーズ - エクストラ領域のプログラム用に以下のコマンドを実装 - スタートアップ領域情報プログラム - アクセスウィンドウプロテクト - アクセスウィンドウ情報プログラム	- FACI コマンド - プログラム(ユーザ領域) 256 バイトプログラム - プログラム(データ領域) 4 バイトプログラム - ブロックイレーズ - P/E サスペンド - P/E レジューム - ステータスクリア - 強制終了 - ブランクチェック - コンフィギュレーション設定 - ロックビットプログラム - ロックビットリード	
リード サイクル	1 サイクル	1 サイクル	16 ビット、8 ビット アクセス時には FCLK8 サイクルで リード
イレーズ後 の値	- ROM : FFh - E2 データフラッシュ : FFh	FFh	不定値
プログラム/ イレーズ方 式	—	- FACI コマンド発行領域(007E 0000h)に設定した FACI コマンドで、コードフラッシュメモリ/データフラッシュメモリのプログラム/イレーズが可能 - フラッシュメモリプログラムによるシリアルインタフェース通信を介したプログラム/イレーズ (シリアルプログラミング) - ユーザプログラムによるフラッシュメモリのプログラム/イレーズ (セルフプログラミング)	
割り込み	ソフトウェアコマンド処理の完了、または強制停止処理の完了により割り込み(FRDYI)が発生	- データフラッシュメモリアクセス違反割り込み - コマンドロック割り込み - コードフラッシュメモリアクセス違反割り込み - フラッシュレディ割り込み	

項目	RX140	RX660	
	—	コード フラッシュメモリ	データ フラッシュメモリ
セキュリティ機能	—	フラッシュメモリの不正改ざん/ 不正リードを防止	
Trusted Memory (TM)機能	—	コードフラッシュメモリのブロック 8、9 に対する不正リードを防止	
プログラム/イレーズ単位	コードフラッシュへの書き込み(4 バイト) E2 データフラッシュへの書き込み(1 バイト) イレーズはどちらもブロック単位	ユーザ領域および ユーザブート領域への プログラム： 256 バイト ユーザ領域の イレーズ： ブロック単位	データ領域への プログラム： 4 バイト データ領域の イレーズ： ブロック単位
その他の機能	セルフプログラミング中の割り込み受け付け可能	セルフプログラミング中の割り込み受け付け可能	
オンボードプログラミング(シリアルプログラム/セルフプログラミング)	- ブートモード(SCI インタフェース) - シリアルコミュニケーションインタフェースのチャンネル 1(SCI1)を調歩同期式モードで使用 - ユーザ領域とデータ領域を書き換え可能 - ブートモード(FINE インタフェース) - FINE を使用 - ユーザ領域とデータ領域を書き換え可能 - セルフプログラミング(シングルチップモード) - ユーザプログラム内のフラッシュ書き換えルーチンによるユーザ領域とデータ領域の書き換えが可能	- ブートモード(SCI インタフェース)によるプログラム/イレーズ - 調歩同期式シリアルインターフェース(SCI1)を使用 - 通信速度は自動調整 - ユーザブート領域もプログラム/イレーズ可能 - ブートモード(FINE インタフェース)によるプログラム/イレーズ - FINE を使用 - ユーザブートモードによるプログラム/イレーズ - ユーザ独自のブートプログラムを作成可能 - シングルチップモードによるプログラム/イレーズ - ユーザプログラム中のコードフラッシュメモリ/データフラッシュメモリ書き換えルーチンによるプログラム/イレーズが可能	
オフボードプログラミング	本 MCU に対応したフラッシュプログラマを使用して、ユーザ領域とデータ領域の書き換えが可能	パラレルプログラマを使用して、ユーザ領域/ユーザブート領域のプログラム/イレーズが可能	パラレルプログラマを使用したデータ領域のプログラム/イレーズはできません

項目	RX140	RX660	
	—	コード フラッシュメモリ	データ フラッシュメモリ
ID コードプロテクト	- ブートモード時、シリアルプログラマとの接続の許可または禁止を、ID コードにより制御可能 - オンチップデバッグエミュレータ接続時、ID コードにより制御可能 - パラレルプログラマ接続時、ROM コードにより制御可能	—	—
スタートアッププログラム保護機能	ブロック 0~7 の書き換えを安全に行うための機能	—	—
プロテクション機能	セルフプログラミング時、ユーザ領域内の指定された範囲のみ書き換えを許可し、それ以外への書き換えを禁止することが可能	フラッシュメモリの誤書き換えを防止	
バックグラウンドオペレーション (BGO) 機能	E2 データフラッシュへのプログラム/イレーズを実行している期間、ROM 領域に配置したプログラムを実行可能	データ領域プログラム/イレーズ中のユーザ領域リードが可能	
ユニーク ID	本 MCU 個体ごとの 16 バイト長の ID コード	本 MCU 個体ごとの 12 バイト長の ID コード	

表 2.84 フラッシュメモリのレジスタ比較

レジスタ	ビット	RX140	RX660
DFLCTL	—	E2 データフラッシュ制御レジスタ	—
MEMWAITR	—	メモリウェイトサイクル設定レジスタ	—
DFLWAITR	—	データフラッシュウェイトサイクル設定レジスタ	—
FPR	—	プロテクト解除レジスタ	—
FPSR	—	プロテクト解除ステータスレジスタ	—
FPMCR	—	フラッシュ P/E モード制御レジスタ	—
FISR	—	フラッシュ初期設定レジスタ	—
FRESETR	—	フラッシュリセットレジスタ	—
FASR	—	フラッシュ領域選択レジスタ	—
FCR	—	フラッシュ制御レジスタ	—
FEXCR	—	フラッシュエクストラ領域制御レジスタ	—
FSARH	—	フラッシュ処理開始アドレスレジスタ H	—
FSARL	—	フラッシュ処理開始アドレスレジスタ L	—
FEARH	—	フラッシュ処理終了アドレスレジスタ H	—
FEARL	—	フラッシュ処理終了アドレスレジスタ L	—
FWBn	—	フラッシュライトバッファ n レジスタ (n = 0~3)	—

レジスタ	ビット	RX140	RX660
FSTATR0	—	フラッシュステータスレジスタ 0	—
FSTATR1	—	フラッシュステータスレジスタ 1	—
FEAMH	—	フラッシュエラーアドレスモニタ レジスタ H	—
FEAMH	—	フラッシュエラーアドレスモニタ レジスタ H	—
FEAML	—	フラッシュエラーアドレスモニタ レジスタ L	—
FSCMR	—	フラッシュスタートアップ設定 モニタレジスタ	—
FAWSMR	—	フラッシュアクセスウィンドウ開始 アドレスモニタレジスタ	—
FAWEMR	—	フラッシュアクセスウィンドウ終了 アドレスモニタレジスタ	—
FWEPROR	—	—	フラッシュ P/E プロテクト レジスタ
FASTAT	—	—	フラッシュアクセスステータス レジスタ
FAEINT	—	—	フラッシュアクセスエラー割り込み 許可レジスタ
FRDYIE	—	—	フラッシュレディ割り込み許可 レジスタ
FSADDR	—	—	FACI コマンド処理開始アドレス レジスタ
FEADDR	—	—	FACI コマンド処理終了アドレス レジスタ
FSTATR	—	—	フラッシュステータスレジスタ
FPROTR	—	—	フラッシュプロテクトレジスタ
FSUINITR	—	—	フラッシュシーケンサ設定初期化 レジスタ
FLKSTAT	—	—	ロックビットステータスレジスタ
FCMDR	—	—	FACI コマンドレジスタ
FPESTAT	—	—	フラッシュ P/E ステータスレジスタ
FBCCNT	—	—	データフラッシュブランクチェック 制御レジスタ
FBCSTAT	—	—	データフラッシュブランクチェック ステータスレジスタ
FPSADDR	—	—	データフラッシュ書き込み開始 アドレスレジスタ
FCPSR	—	—	フラッシュシーケンサ処理切り替え レジスタ
FPCKAR	—	—	フラッシュシーケンサ処理クロック 周波数通知レジスタ
UIDRn	—	ユニーク ID レジスタ n (n = 0~3)	ユニーク ID レジスタ n (n = 0~2)

2.32 パッケージ

表 2.85 に示す通り、一部パッケージの外形図やパッケージ展開に差分がありますので、基板設計時には留意ください。

表 2.85 パッケージ

パッケージタイプ	RENESASCode	
	RX140	RX660
144 ピン LFQFP	×	○
100 ピン LFQFP	×	○
64 ピン LQFP	○	×
48 ピン HWQFN	○	×
32 ピン LQFP	○	×
32 ピン HWQFN	○	×

○ : パッケージあり(RENESASCode は省略)、× : パッケージなし

3. 端子機能の比較

以下に端子機能の比較、および電源、クロック、システム制御端子の比較を示します。いずれかのグループにしか存在しない項目は青字に、両方のグループに存在するが相違点がある項目は赤字にしています。仕様に相違点がない項目は黒字にしています。

3.1 80 ピンパッケージ

表 3.1 に 80 ピンパッケージ端子機能の比較を示します

表 3.1 80 ピンパッケージ端子機能の比較

80 ピン LFQFP	RX140	RX660
1	P06	P06
2	P03/DA0	P03/IRQ11/DA0
3	P04	P04
4	VCL	VCL
5	PJ1/MTIOC3A	PJ1/MTIOC3A
6	MD/PG7/FINED	MD/FINED/PN6
7	XCIN/PH7	XCIN ^(注3) /PH7 ^(注4)
8	XCOUT/PH6	XCOUT ^(注3) /PH6 ^(注4)
9	RES#	RES#
10	XTAL/P37/IRQ4	XTAL/P37/IRQ4
11	VSS	VSS
12	EXTAL/P36/IRQ2	EXTAL/P36/IRQ5
13	VCC	VCC
14	P35/NMI	P35/NMI
15	P34/MTIOC0A/TMCI3/POE2#/SCK6/IRQ4	P34/MTIOC0A/TMCI3/POE10#/SCK6/SCK0/IRQ4
16	P32/MTIOC0C/TMO3/TXD6/SMOSI6/SSDA6/TS0/IRQ2/RTCOU	P32/MTIOC0C/TMO3/RTCIC2 ^(注5) /RTCOU ^(注5) /POE0#/POE10#/TXD6/SMOSI6/SSDA6/TXD0/SMOSI0/SSDA0/CTX0-A/IRQ2-DS
17	P31/MTIOC4D/TMCI2/CTS1#/RTS1#/SS1#/TS1/IRQ1	P31/MTIOC4D/TMCI2/RTCIC1 ^(注5) /CTS1#/RTS1#/SS1#/IRQ1-DS
18	P30/MTIOC4B/TMRI3/POE8#/RXD1/SMISO1/SSCL1/TS2/IRQ0	P30/MTIOC4B/TMRI3/RTCIC0 ^(注5) /POE8#/RXD1/SMISO1/SSCL1/IRQ0-DS/COMP3
19	P27/MTIOC2B/TMCI3/SCK1/TS3	P27/MTIOC2B/TMCI3/SCK1/IRQ7/CVREFC3
20	P26/MTIOC2A/TMO1/LPTO/TXD1/SMOSI1/SSDA1/TS4	P26/MTIOC2A/TMO1/TXD1/SMOSI1/SSDA1/CTS3#/RTS3#/SS3#/IRQ6/CMPC30
21	P21/MTIOC1B/TMCI0	P21/MTIOC1B/TMCI0/MTIOC4A/RXD0/SMISO0/SSCL0/IRQ9
22	P20/MTIOC1A/TMRI0	P20/MTIOC1A/TMRI0/TXD0/SMOSI0/SSDA0/IRQ8
23	P17/MTIOC3A/MTIOC3B/TMO1/POE8#/SCK1/MISOA/SDA0/IRQ7	P17/MTIOC3A/MTIOC3B/TMO1/POE8#/MTIOC4B/SCK1/TXD3/SMOSI3/SSDA3/MISOA-C/SDA2/IRQ7/COMP2
24	P16/MTIOC3C/MTIOC3D/TMO2/TXD1/SMOSI1/SSDA1/MOSIA/SCL0/IRQ6/RTCOU/ADTRG0#	P16/MTIOC3C/MTIOC3D/TMO2/RTCOU ^(注5) /TXD1/SMOSI1/SSDA1/RXD3/SMISO3/SSCL3/MOSIA-C/SCL2/IRQ6/ADTRG0#

80 ピン LFQFP	RX140	RX660
25	P15/MTIOC0B/MTCLKB/TMCI2/RXD1/ SMISO1/SSCL1/ CRXD0 / TS5 /IRQ5	P15/MTIOC0B/MTCLKB/TMCI2/RXD1/ SMISO1/SSCL1/ SCK3 / CRX0-C /IRQ5/ CMPC20
26	P14/MTIOC3A/MTCLKA/TMRI2/CTS1#/ RTS1#/SS1#/ CTXD0 / TS6 /IRQ4	P14/MTIOC3A/MTCLKA/TMRI2/CTS1#/ RTS1#/SS1#/ CTX0-C /IRQ4/ CVREFC2
27	P13/MTIOC0B/TMO3/SDA0/IRQ3	P13/MTIOC0B/TMO3/SDA0/IRQ3
28	P12/TMCI1/SCL0/IRQ2	P12/ MTIC5U /TMCI1/SCL0/IRQ2
29	PH3/MTIOC4D/TMCI0/ TS7	PH3/MTIOC4D/TMCI0
30	PH2/MTIOC4C/TMRI0/ TS8 /IRQ1	PH2/MTIOC4C/TMRI0/ TOC1 /IRQ1
31	PH1/MTIOC3D/TMO0/ TS9 /IRQ0	PH1/MTIOC3D/TMO0/ TIC1 /IRQ0/ ADST0
32	PH0/MTIOC3B/ TS10 /CACREF	PH0/MTIOC3B/CACREF/ ADTRG0#
33	P55/MTIOC4A/MTIOC4D/TMO3/ CRXD0 / TS11	P55/MTIOC4D/MTIOC4A/TMO3/ CRX0-D / IRQ10
34	P54/MTIOC4B/TMCI1/ CTXD0 / TS12	P54/MTIOC4B/TMCI1/ CTX0-D /IRQ4
35	PC7/MTCLKB/MTIOC3A/TMO2/ LPD0 / MISOA /TXD8/SMOSI8/SSDA8/ TS13 / CACREF	UB /PC7/MTIOC3A/MTCLKB/TMO2/CACRE F/ TOC0 /TXD8/SMOSI8/ SSDA8/ SMOSI10 / SSDA10 /TXD10/ TXD010-C/ SMOSI010-C / SSDA010-C / MISOA-A /IRQ14
36	PC6/MTIOC3C/MTCLKA/TMCI2/ MOSIA / RXD8/SMISO8/SSCL8/ TS14	PC6/MTIOC3C/MTCLKA/TMCI2/ TIC0 /RXD8/ SMISO8/SSCL8/ SMISO10 / SSCL10 /RXD10/ RXD010-C/ SMISO010-C / SSCL010-C / MOSIA-A /IRQ13
37	PC5/MTIOC0C/MTIOC3B/MTCLKD/TMRI2/ RSPCKA /SCK8/ TS15	PC5/MTIOC3B/MTCLKD/TMRI2/ MTIOC0C/SCK8/ SCK10 / SCK010-C / RSPCKA-A / PMC0 /IRQ5
38	PC4/MTIOC0A/MTIOC3D/MTCLKC/TMCI1/ POE0#/SCK5/CTS8#/RTS8#/SS8#/ SSLA0 / TSCAP	PC4/MTIOC3D/MTCLKC/TMCI1/POE0#/ MTIOC0A/SCK5/CTS8#/RTS8#/SS8#/ SS10# / CTS10# / RTS10# / CTS010#-B / RTS010#-B / SS010#-B / DE010-B / SSLA0-A / PMC0 /IRQ12
39	PC3/MTIOC4D/TXD5/SMOSI5/SSDA5/ TS16	PC3/MTIOC4D/TXD5/SMOSI5/SSDA5/ PMC0 /IRQ11
40	PC2/MTIOC4B/RXD5/SMISO5/SSCL5/ SSLA3 / TS17	PC2/MTIOC4B/RXD5/SMISO5/SSCL5/ TXDB011-A / SSLA3-A /IRQ10
41	PB7/ PC1 (注2)/MTIOC3B/TXD9/SMOSI9/ SSDA9/ TS18	PB7/MTIOC3B/TXD9/SMOSI9/SSDA9/ SMOSI11 / SSDA11 /TXD11/TXD011-B/ SMOSI011-B / SSDA011-B /IRQ15
42	PB6/ PC0 (注2)/MTIOC3D/RXD9/SMISO9/ SSCL9/ TS19	PB6/MTIOC3D/RXD9/SMISO9/SSCL9/ SMISO11 / SSCL11 /RXD11/ RXD011-B/ SMISO011-B / SSCL011-B /IRQ6
43	PB5/MTIOC2A/MTIOC1B/TMRI1/ POE1# / SCK9/ TS20	PB5/MTIOC2A/MTIOC1B/TMRI1/ POE4# / TOC2 /SCK9/ SCK11 / SCK011-B /IRQ13
44	PB4/CTS9#/RTS9#/SS9#/ TS21	PB4/CTS9#/RTS9#/SS9#/ SS11# / CTS11# / RTS11# / CTS011#-B / RTS011#-B / SS011#-B / DE011-B /IRQ4
45	PB3/MTIOC0A/MTIOC4A/TMO0/ POE3# / LPD0 /SCK6/ TS22	PB3/MTIOC0A/MTIOC4A/TMO0/ POE11# / TIC2 /SCK4/SCK6/ PMC0 /IRQ3
46	PB2/CTS6#/RTS6#/SS6#/ TS23	PB2/ CTS4# / RTS4# / SS4# /CTS6#/RTS6#/ SS6#/IRQ2

80 ピン LFQFP	RX140	RX660
47	PB1/MTIOC0C/MTIOC4C/TMCI0/ TXD6/SMOSI6/SSDA6/ TS24/IRQ4/CMPOB1	PB1/MTIOC0C/MTIOC4C/TMCI0/ TXD4/SMOSI4/SSDA4 /TXD6/ SMOSI6/SSDA6/ IRQ4-DS/COMP1
48	VCC	VCC
49	PB0/MTIOC3D/MTIC5W/RXD6/SMISO6/ SSCL6/ RSPCKA/TS25	PB0/MTIC5W/MTIOC3D/ RXD4/SMISO4/ SSCL4 /RXD6/SMISO6/SSCL6/ RSPCKA-C/IRQ12
50	VSS	VSS
51	PA6/MTIOC3D/MTIC5V/MTCLKB/TMCI3/ POE2# /CTS5#/RTS5#/SS5#/ MOSIA/TS26	PA6/MTIC5V/MTCLKB/TMCI3/ POE10# / MTIOC3D/ MTIOC6B /CTS5#/RTS5#/SS5#/ CTS12# /RTS12#/ SS12# / MOSIA-B/IRQ14
52	PA5/ RSPCKA/TS27	PA5/ MTIOC6B/RSPCKA-B/IRQ5
53	PA4/MTIOC4C/MTIC5U/MTCLKA/TMRI0/ TXD5/SMOSI5/SSDA5/ SSLA0/TS28/IRQ5/ CVREFB1	PA4/MTIC5U/MTCLKA/TMRI0/MTIOC4C/ MTIOC7C /TXD5/SMOSI5/SSDA5/ TXD12/ SMOSI12/SSDA12/TXDX12/SIOX12/ SSLA0-B/IRQ5-DS/CVREFC1/ADST0
54	PA3/MTIOC0D/MTIOC4D/MTIC5V/MTCLKD/ RXD5/SMISO5/SSCL5/ TS29/IRQ6/CMPB1	PA3/MTIOC0D/MTCLKD/MTIC5V/ MTIOC4D/RXD5/SMISO5/SSCL5/ IRQ6-DS/CMPC10
55	PA2/RXD5/SMISO5/SSCL5/ SSLA3/TS30	PA2/ MTIOC7A /RXD5/SMISO5/SSCL5/ RXD12/SMISO12/SSCL12/RXDX12/ SSLA3-B/IRQ10
56	PA1/MTIOC0B/MTIOC3B/MTCLKC/SCK5/ SSLA2/TS31	PA1/MTIOC0B/MTCLKC/ MTIOC7B/ MTIOC3B/SCK5/ SCK12/SSLA2-B/ IRQ11/ADTRG0#
57	PA0/MTIOC4A/ SSLA1/TS32 /CACREF	PA0/MTIOC4A/CACREF/ MTIOC6D/ SSLA1-B/IRQ0
58	PE5/MTIOC4C/MTIOC2B/IRQ5/ AN021/ CMPOB0	PE5/MTIOC4C/MTIOC2B/IRQ5/ AN013/ COMP0
59	PE4/MTIOC4D/MTIOC1A/MTIOC4A/ TS33/AN020/CPMA2/CLKOUT	PE4/MTIOC4D/MTIOC1A/MTIOC4A/ MTIOC7D/IRQ12/AN012
60	PE3/MTIOC1B/MTIOC4B/POE8#/CTS12#/ RTS12#/SS12#/ TS34/AN019/CLKOUT	PE3/MTIOC4B/POE8#/MTIOC1B/ TOC3/ CTS12#/RTS12#/SS12#/ IRQ11/AN011
61	PE2/MTIOC4A/RXD12/RXDX12/SMISO12/ SSCL12/ TS35/IRQ7/AN018/CVREFB0	PE2/MTIOC4A/ MTIOC7A/TIC3 /RXD12/ SMISO12/SSCL12/RXDX12/ IRQ7-DS/ AN010/CVREFC0
62	PE1/MTIOC4C/TXD12/TXDX12/SIOX12/ SMOSI12/SSDA12/ AN017/CMPB0	PE1/MTIOC4C/ MTIOC3B /TXD12/SMOSI12/ SSDA12/TXDX12/SIOX12/ IRQ9/AN009/ CMPC00
63	PE0/SCK12/ AN016	PE0/ MTIOC3D /SCK12/ IRQ8/AN008
64	PD2/MTIOC4D/ SCK6/IRQ2/AN026	PD2/MTIOC4D/ TIC2/CRX0-B/IRQ2/AN018
65	PD1/MTIOC4B/ RXD6/SMISO6/SSCL6/IRQ1/ AN025	PD1/MTIOC4B/ POE0# /CTX0-B/IRQ1/ AN017
66	PD0/ TXD6/SMOSI6/SSDA6/IRQ0/AN024	PD0/ POE4# /IRQ0/ AN016
67	P47 ^(注1) /AN007	P47/ IRQ15-DS /AN007
68	P46 ^(注1) /AN006	P46/ IRQ14-DS /AN006
69	P45 ^(注1) /AN005	P45/ IRQ13-DS /AN005
70	P44 ^(注1) /AN004	P44/ IRQ12-DS /AN004
71	P43 ^(注1) /AN003	P43/ IRQ11-DS /AN003
72	P42 ^(注1) /AN002	P42/ IRQ10-DS /AN002
73	P41 ^(注1) /AN001	P41/ IRQ9-DS /AN001

80 ピン LFQFP	RX140	RX660
74	VREFL0/PJ7 ^(注1)	VREFL0/PJ7
75	P40 ^(注1) /AN000	P40/ IRQ8-DS /AN000
76	VREFH0/PJ6 ^(注1)	VREFH0/PJ6
77	AVCC0	AVCC0
78	P07 ^(注1) /ADTRG0#	P07/ IRQ15 /ADTRG0#
79	AVSS0	AVSS0
80	P05 ^(注1) /DA1	P05/ IRQ13 /DA1

注 1. これら端子の入出力バッファの電源は AVCC0 です。

注 2. PC0、PC1 は、ポート切り替え機能選択時のみ有効です。

注 3. サブクロック発振器のない製品にはありません。

注 4. サブクロック発振器のある製品にはありません。

注 5. サブクロック発振器のない製品では使用できません

3.2 64 ピンパッケージ

表 3.2 に 64 ピンパッケージ端子機能の比較を示します。

表 3.2 64 ピンパッケージ端子機能の比較

64 ピン LFQFP	RX140	RX660
1	P03 ^(注1) /DA0	P03/ IRQ11 /DA0
2	VCL	VCL
3	MD/ PG7 /FINED	MD/FINED/ PN6
4	XCIN/PH7 ^(注6)	XCIN ^(注2) /PH7 ^(注3)
5	XCOUT/PH6 ^(注6)	XCOUT ^(注2) /PH6 ^(注3)
6	RES#	RES#
7	XTAL/P37/IRQ4	XTAL/P37/IRQ4
8	VSS	VSS
9	EXTAL/P36/ IRQ2	EXTAL/P36/ IRQ5
10	VCC	VCC
11	P35/NMI	P35/NMI
12	P32/MTIOC0C/TMO3/TXD6 ^(注6) /SMOSI6 ^(注6) / SSDA6 ^(注6) / TS0 ^(注6) / IRQ2 /RTCOUT	P32/MTIOC0C/TMO3/ RTCIC2 ^(注5) / RTCOUT ^(注5) / POE0# / POE10# /TXD6/ SMOSI6/SSDA6/ CTX0-A / IRQ2-DS
13	P31/MTIOC4D/TMCI2/CTS1#/RTS1#/SS1#/ TS1 ^(注6) / IRQ1	P31/MTIOC4D/TMCI2/ RTCIC1 ^(注5) /CTS1#/ RTS1#/SS1#/ IRQ1-DS
14	P30/MTIOC4B/TMRI3/POE8#/RXD1/ SMISO1/SSCL1/ TS2 ^(注6) / IRQ0	P30/MTIOC4B/TMRI3/ RTCIC0 ^(注5) /POE8#/ RXD1/SMISO1/SSCL1/ IRQ0-DS / COMP3
15	P27/MTIOC2B/TMCI3/SCK1/ TS3	P27/MTIOC2B/TMCI3/SCK1/ IRQ7 / CVREFC3
16	P26/MTIOC2A/TMO1/ LPTO /TXD1/SMOSI1/ SSDA1/ TS4	P26/MTIOC2A/TMO1/TXD1/SMOSI1/ SSDA1/ CTS3# / RTS3# / SS3# / IRQ6 / CMPC30
17	P17/MTIOC3A/MTIOC3B/TMO1/POE8#/ SCK1/ MISOA / SDA0 /IRQ7	P17/MTIOC3A/MTIOC3B/TMO1/POE8#/ MTIOC4B /SCK1/ TXD3 /SMOSI3/SSDA3/ MISOA-C / SDA2 /IRQ7/ COMP2
18	P16/MTIOC3C/MTIOC3D/TMO2/TXD1/ SMOSI1/SSDA1/ MOSIA / SCL0 /IRQ6/ RTCOUT/ADTRG0#	P16/MTIOC3C/MTIOC3D/TMO2/RTCOUT ^(注5) / TXD1/SMOSI1/SSDA1/ RXD3 /SMISO3/ SSCL3 / MOSIA-C / SCL2 /IRQ6/ADTRG0#
19	P15/MTIOC0B/MTCLKB/TMCI2/RXD1/ SMISO1/SSCL1/ CRXD0 / TS5 ^(注6) /IRQ5	P15/MTIOC0B/MTCLKB/TMCI2/RXD1/ SMISO1/SSCL1/ SCK3 / CRX0-C /IRQ5/ CMPC20
20	P14/MTIOC3A/MTCLKA/TMRI2/CTS1#/ RTS1#/SS1#/ CTXD0 / TS6 ^(注6) /IRQ4	P14/MTIOC3A/MTCLKA/TMRI2/CTS1#/ RTS1#/SS1#/ CTX0-C /IRQ4/ CVREFC2
21	PH3/MTIOC4D/TMCI0/ TS7 ^(注6)	PH3/MTIOC4D/TMCI0
22	PH2/MTIOC4C/TMRI0/ TS8 ^(注6) /IRQ1	PH2/MTIOC4C/TMRI0/ TOC1 /IRQ1
23	PH1/MTIOC3D/TMO0/ TS9 ^(注6) /IRQ0	PH1/MTIOC3D/TMO0/ TIC1 /IRQ0/ ADST0
24	PH0/MTIOC3B/ TS10 ^(注6) /CACREF	PH0/MTIOC3B/CACREF/ ADTRG0#
25	P55/MTIOC4A/MTIOC4D/TMO3/ CRXD0 ^(注6) / TS11 ^(注6)	P55/MTIOC4D/MTIOC4A/TMO3/ CRX0-D / IRQ10
26	P54/MTIOC4B/TMCI1/ CTXD0 ^(注6) / TS12 ^(注6)	P54/MTIOC4B/TMCI1/ CTX0-D /IRQ4
27	PC7/MTIOC3A/MTCLKB/TMO2/ LPTO /TXD8 ^(注6) /SMOSI8 ^(注6) /SSDA8 ^(注6) / MISOA / TS13 /CACREF	UB /PC7/MTIOC3A/MTCLKB/TMO2/ CACREF/ TOC0 /TXD8/SMOSI8/SSDA8/ SMOSI10 /SSDA10/TXD10/ TXD010-C / SMOSI010-C /SSDA010-C/ MISOA-A /IRQ14

64 ピン LFQFP	RX140	RX660
28	PC6/MTIOC3C/MTCLKA/TMCI2/RXD8 ^(注6) / SMISO8 ^(注6) /SSCL8 ^(注6) /MOSIA/TS14	PC6/MTIOC3C/MTCLKA/TMCI2/TIC0/RXD8/ SMISO8/SSCL8/SMISO10/SSCL10/RXD10/ RXD010-C/SMISO010-C/SSCL010-C/ MOSIA-A/IRQ13
29	PC5/MTIOC0C/MTIOC3B/MTCLKD/TMRI2/ SCK8 ^(注6) /RSPCKA/TS15	PC5/MTIOC3B/MTCLKD/TMRI2/MTIOC0C/ SCK8/SCK10/SCK010-C/RSPCKA-A/ PMC0/IRQ5
30	PC4/MTIOC0A/MTIOC3D/MTCLKC/TMCI1/ POE0#/SCK5/CTS8 ^(注6) /RTS8 ^(注6) / SS8 ^(注6) /SSLA0/TSCAP	PC4/MTIOC3D/MTCLKC/TMCI1/POE0#/ MTIOC0A/SCK5/CTS8#/RTS8#/SS8#/ SS10#/CTS10#/RTS10#/CTS010-B/ RTS010-B/SS010-B/DE010-B/ SSLA0-A/PMC0/IRQ12
31	PC3/MTIOC4D/TXD5/SMOSI5/SSDA5/ TS16 ^(注6)	PC3/MTIOC4D/TXD5/SMOSI5/SSDA5/ PMC0/IRQ11
32	PC2/MTIOC4B/RXD5/SMISO5/SSCL5/ SSLA3/TS17 ^(注6)	PC2/MTIOC4B/RXD5/SMISO5/SSCL5/ TXDB011-A/SSLA3-A/IRQ10
33	PB7/PC1 ^(注4) /MTIOC3B/TXD9 ^(注6) / SMOSI9 ^(注6) /SSDA9 ^(注6) /TS18 ^(注6)	PB7/MTIOC3B/TXD9/SMOSI9/SSDA9/ SMOSI11/SSDA11/TXD11/TXD011-B/ SMOSI011-B/SSDA011-B/IRQ15
34	PB6/PC0 ^(注4) /MTIOC3D/RXD9 ^(注6) / SMISO9 ^(注6) /SSCL9 ^(注6) /TS19 ^(注6)	PB6/MTIOC3D/RXD9/SMISO9/SSCL9/ SMISO11/SSCL11/RXD11/RXD011-B/ SMISO011-B/SSCL011-B/IRQ6
35	PB5/MTIOC2A/MTIOC1B/TMRI1/POE1#/ SCK9 ^(注6) /TS20 ^(注6)	PB5/MTIOC2A/MTIOC1B/TMRI1/POE4#/ TOC2/SCK9/SCK11/SCK011-B/IRQ13
36	PB3/MTIOC0A/MTIOC4A/TMO0/POE3#/ LPTO/SCK6 ^(注6) /TS22 ^(注6)	PB3/MTIOC0A/MTIOC4A/TMO0/POE11#/ TIC2/SCK4/SCK6/PMC0/IRQ3
37	PB1/MTIOC0C/MTIOC4C/TMCI0/TXD6 ^(注6) / SMOSI6 ^(注6) /SSDA6 ^(注6) / TS24 ^(注6) /IRQ4/CMPOB1	PB1/MTIOC0C/MTIOC4C/TMCI0/TXD4/ SMOSI4/SSDA4/TXD6/SMOSI6/SSDA6/ IRQ4-DS/COMP1
38	VCC	VCC
39	PB0/MTIOC3D/MTIC5W/RXD6 ^(注6) / SMISO6 ^(注6) /SSCL6 ^(注6) /RSPCKA/TS25	PB0/MTIC5W/MTIOC3D/RXD4/SMISO4/ SSCL4/RXD6/SMISO6/SSCL6/RSPCKA-C/ IRQ12
40	VSS	VSS
41	PA6/MTIOC3D/MTIC5V/MTCLKB/TMCI3/ POE2#/CTS5#/RTS5#/SS5#/MOSIA/ TS26 ^(注6)	PA6/MTIC5V/MTCLKB/TMCI3/POE10#/ MTIOC3D/MTIOC6B/CTS5#/RTS5#/SS5#/ CTS12#/RTS12#/SS12#/MOSIA-B/IRQ14
42	PA4/MTIOC4C/MTIC5U/MTCLKA/TMRI0/ TXD5/SMOSI5/SSDA5/SSLA0/TS28/IRQ5/ CVREFB1	PA4/MTIC5U/MTCLKA/TMRI0/MTIOC4C/ MTIOC7C/TXD5/SMOSI5/SSDA5/TXD12/ SMOSI12/SSDA12/TXDX12/SIOX12/ SSLA0-B/IRQ5-DS/CVREFC1/ADST0
43	PA3/MTIOC0D/MTIOC4D/MTIC5V/MTCLKD/ RXD5/SMISO5/SSCL5/TS29/IRQ6/CMPB1	PA3/MTIOC0D/MTCLKD/MTIC5V/MTIOC4D/ RXD5/SMISO5/SSCL5/IRQ6-DS/CMPC10
44	PA1/MTIOC0B/MTIOC3B/MTCLKC/ SCK5/SSLA2/TS31	PA1/MTIOC0B/MTCLKC/MTIOC7B/ MTIOC3B/SCK5/SCK12/SSLA2-B/ IRQ11/ADTRG0#
45	PA0/MTIOC4A/SSLA1/TS32 ^(注6) /CACREF	PA0/MTIOC4A/CACREF/MTIOC6D/ SSLA1-B/IRQ0
46	PE5/MTIOC4C/MTIOC2B/IRQ5/AN021/ CMPOB0	PE5/MTIOC4C/MTIOC2B/IRQ5/AN013/ COMP0

64 ピン LFQFP	RX140	RX660
47	PE4/MTIOC4D/MTIOC1A/MTIOC4A/ TS33/AN020/CMPA2/CLKOUT	PE4/MTIOC4D/MTIOC1A/MTIOC4A/ MTIOC7D/IRQ12/AN012
48	PE3/MTIOC1B/MTIOC4B/POE8#/ CTS12#/RTS12#/SS12#/TS34/AN019/ CLKOUT	PE3/MTIOC4B/POE8#/MTIOC1B/TOC3/ CTS12#/RTS12#/SS12#/IRQ11/AN011
49	PE2/MTIOC4A/RXD12/RXDX12/SMISO12/ SSCL12/TS35/IRQ7/AN018/CVREFB0	PE2/MTIOC4A/MTIOC7A/TIC3/RXD12/ SMISO12/SSCL12/RXDX12/IRQ7-DS/ AN010/CVREFC0
50	PE1/MTIOC4C/TXD12/TXDX12/SIOX12/ SMOSI12/SSDA12/AN017/CMPB0	PE1/MTIOC4C/MTIOC3B/TXD12/SMOSI12/ SSDA12/TXDX12/SIOX12/IRQ9/AN009/ CMPC00
51	PE0/SCK12/AN016	PE0/MTIOC3D/SCK12/IRQ8/AN008
52	P47 ^(注1) /AN007	P47/IRQ15-DS/AN007
53	P46 ^(注1) /AN006	P46/IRQ14-DS/AN006
54	P45 ^(注1) /AN005	P45/IRQ13-DS/AN005
55	P44 ^(注1) /AN004	P44/IRQ12-DS/AN004
56	P43 ^(注1) /AN003	P43/IRQ11-DS/AN003
57	P42 ^(注1) /AN002	P42/IRQ10-DS/AN002
58	P41 ^(注1) /AN001	P41/IRQ9-DS/AN001
59	VREFL0/PJ7 ^(注1)	VREFL0/PJ7
60	P40 ^(注1) /AN000	P40/IRQ8-DS/AN000
61	VREFH0/PJ6 ^(注1)	VREFH0/PJ6
62	AVCC0	AVCC0
63	P05 ^(注1) /DA1	P07/IRQ15/ADTRG0#
64	AVSS0	AVSS0

注 1. これら端子の入出力バッファの電源は AVCC0 です。

注 2. サブクロック発振器のない製品にはありません。

注 3. サブクロック発振器のある製品にはありません。

注 4. PC0、PC1 は、ポート切り替え機能選択時のみ有効です。

注 5. サブクロック発振器のない製品では使用できません

注 6. ROM 容量が 64K バイトの製品にはありません

3.3 48 ピンパッケージ

表 3.3 に 48 ピンパッケージ端子機能の比較を示します。

表 3.3 48 ピンパッケージ端子機能の比較

48 ピン LFQFP/ HWQFN	RX140	RX660
1	VCL	VCL
2	MD/ PG7 /FINED	MD/FINED/ PN6
3	RES#	RES#
4	XTAL/P37/IRQ4	XTAL/P37/IRQ4
5	VSS	VSS
6	EXTAL/P36/ IRQ2	EXTAL/P36/ IRQ5
7	VCC	VCC
8	P35/NMI	P35/NMI
9	P31/MTIOC4D/TMCi2/CTS1#/RTS1#/SS1#/ TS1 (注3)/ IRQ1	P31/MTIOC4D/TMCi2/CTS1#/RTS1#/SS1#/ IRQ1-DS
10	P30/MTIOC4B/ TMRI3 /POE8#/RXD1/ SMISO1/SSCL1/ TS2 (注3)/ IRQ0	P30/MTIOC4B/POE8#/RXD1/SMISO1/ SSCL1/ IRQ0-DS / COMP3
11	P27/MTIOC2B/ TMCI3 /SCK1/ TS3	P27/MTIOC2B/SCK1/ IRQ7 / CVREFC3
12	P26/MTIOC2A/TMO1/ LPTO /TXD1/SMOSI1/ SSDA1/ TS4	P26/MTIOC2A/TMO1/TXD1/SMOSI1/ SSDA1/ CTS3 #/ RTS3 #/ SS3 #/ IRQ6 / CMPC30
13	P17/MTIOC3A/MTIOC3B/TMO1/POE8#/ SCK1/ MISOA / SDA0 /IRQ7	P17/MTIOC3A/MTIOC3B/TMO1/POE8#/ MTIOC4B /SCK1/ TXD3 / SMOSI3 / SSDA3 / MISOA-C / SDA2 /IRQ7/ COMP2
14	P16/MTIOC3C/MTIOC3D/TMO2/TXD1/ SMOSI1/SSDA1/ MOSIA / SCL0 /IRQ6/ ADTRG0#/ RTCOUT	P16/MTIOC3C/MTIOC3D/TMO2/TXD1/ SMOSI1/SSDA1/ RXD3 / SMISO3 / SSCL3 / MOSIA-C / SCL2 /IRQ6/ADTRG0#
15	P15/MTIOC0B/MTCLKB/TMCi2/RXD1/ SMISO1/SSCL1/ CRXD0 (注3)/ TS5 (注3)/IRQ5	P15/MTIOC0B/MTCLKB/TMCi2/RXD1/ SMISO1/SSCL1/ SCK3 / CRX0-C /IRQ5/ CMPC20
16	P14/MTIOC3A/MTCLKA/TMRI2/CTS1#/ RTS1#/SS1#/ CTXD0 (注3)/ TS6 (注3)/IRQ4	P14/MTIOC3A/MTCLKA/TMRI2/CTS1#/ RTS1#/SS1#/ CTX0-C /IRQ4/ CVREFC2
17	PH3/MTIOC4D/TMCi0/ TS7 (注3)	PH3/MTIOC4D/TMCi0
18	PH2/MTIOC4C/TMRI0/ TS8 (注3)/IRQ1	PH2/MTIOC4C/TMRI0/ TOC1 /IRQ1
19	PH1/MTIOC3D/TMO0/ TS9 (注3)/IRQ0	PH1/MTIOC3D/TMO0/ TIC1 /IRQ0/ ADST0
20	PH0/MTIOC3B/ TS10 (注3)/CACREF	PH0/MTIOC3B/CACREF/ ADTRG0 #
21	PC7/MTIOC3A/TMO2/MTCLKB/ LPTO /TXD8(注3)/SMOSI8(注3)/SSDA8(注3)/ MISOA / TS13 /CACREF	UB /PC7/MTIOC3A/MTCLKB/TMO2/ CACREF/ TOC0 /TXD8/SMOSI8/SSDA8/ SMOSI10 / SSDA10 /TXD10/ TXD010-C / SMOSI010-C / SSDA010-C / MISOA-A /IRQ14
22	PC6/MTIOC3C/MTCLKA/TMCi2/RXD8(注3)/ SMISO8(注3)/SSCL8(注3)/ MOSIA / TS14	PC6/MTIOC3C/MTCLKA/TMCi2/ TIC0 /RXD8/ SMISO8/SSCL8/ SMISO10 / SSCL10 /RXD10/ RXD010-C / SMISO010-C / SSCL010-C / MOSIA-A /IRQ13
23	PC5/MTIOC0C/MTIOC3B/MTCLKD/TMRI2/ SCK8(注3)/ RSPCKA / TS15	PC5/MTIOC3B/MTCLKD/TMRI2/MTIOC0C/ SCK8/ SCK10 / SCK010-C / RSPCKA-A / PMC0 /IRQ5

48 ピン LFQFP/ HWQFN	RX140	RX660
24	PC4/MTIOC0A/MTIOC3D/MTCLKC/TMC11/ POE0#/SCK5/CTS8#(注3)/RTS8#(注3)/ SS8#(注3)/SSLA0/TSCAP	PC4/MTIOC3D/MTCLKC/TMC11/POE0#/ MTIOC0A/SCK5/CTS8#/RTS8#/SS8#/ SS10#/CTS10#/RTS10#/CTS010#-B/ RTS010#-B/SS010#-B/DE010-B/ SSLA0-A/PMC0/IRQ12
25	PB5/PC3(注1)/MTIOC2A/MTIOC1B/ TMR11/POE1#/TS20(注3)	PB5/MTIOC2A/MTIOC1B/TMR11/POE4#/ TOC2/IRQ13
26	PB3/PC2(注1)/MTIOC0A/MTIOC4A/TMO0/ POE3#/LPTO/SCK6(注3)/TS22(注3)	PB3/MTIOC0A/MTIOC4A/TMO0/ POE11#/TIC2/SCK4/SCK6/PMC0/IRQ3
27	PB1/PC1(注1)/MTIOC0C/MTIOC4C/TMC10/ TXD6(注3)/SMOSI6(注3)/SSDA6(注3)/TS24(注3)/ IRQ4/CMPOB1	PB1/MTIOC0C/MTIOC4C/TMC10/TXD4/ SMOSI4/SSDA4/TXD6/SMOSI6/SSDA6/ IRQ4-DS/COMP1
28	VCC	VCC
29	PB0/PC0(注1)/MTIOC3D/MTIC5W/RXD6(注3)/ SMISO6(注3)/SSCL6(注3)/RSPCKA/TS25	PB0/MTIC5W/MTIOC3D/RXD4/SMISO4/ SSCL4/RXD6/SMISO6/SSCL6/RSPCKA-C/ IRQ12
30	VSS	VSS
31	PA6/MTIOC3D/MTIC5V/MTCLKB/TMC13/ POE2#/CTS5#/RTS5#/SS5#/MOSIA/ TS26(注3)	PA6/MTIC5V/MTCLKB/POE10#/MTIOC3D/ CTS5#/RTS5#/SS5#/CTS12#/RTS12#/ SS12#/MOSIA-B/IRQ14
32	PA4/MTIOC4C/MTIC5U/MTCLKA/TMR10/ TXD5/SMOSI5/SSDA5/SSLA0/TS28/IRQ5/ CVREFB1	PA4/MTIC5U/MTCLKA/TMR10/MTIOC4C/ MTIOC7C/TXD5/SMOSI5/SSDA5/TXD12/ SMOSI12/SSDA12/TXDX12/SIOX12/ SSLA0-B/IRQ5-DS/CVREFC1/ADST0
33	PA3/MTIOC0D/MTIOC4D/MTIC5V/MTCLKD/ RXD5/SMISO5/SSCL5/TS29/IRQ6/CMPC1	PA3/MTIOC0D/MTCLKD/MTIC5V/MTIOC4D/ RXD5/SMISO5/SSCL5/IRQ6-DS/CMPC10
34	PA1/MTIOC0B/MTIOC3B/MTCLKC/ SCK5/SSLA2/TS31	PA1/MTIOC0B/MTCLKC/MTIOC7B/ MTIOC3B/SCK5/SCK12/SSLA2-B/ IRQ11/ADTRG0#
35	PE4/MTIOC4D/MTIOC1A/MTIOC4A/ TS33/AN020/CMPA2/CLKOUT	PE4/MTIOC4D/MTIOC1A/MTIOC4A/ MTIOC7D/IRQ12/AN012
36	PE3/MTIOC1B/MTIOC4B/POE8#/ CTS12#/RTS12#/TS34/AN019/CLKOUT	PE3/MTIOC4B/POE8#/MTIOC1B/TOC3/ CTS12#/RTS12#/SS12#/IRQ11/AN011
37	PE2/MTIOC4A/RXD12/RXDX12/SSCL12/ TS35/IRQ7/AN018/CVREFB0	PE2/MTIOC4A/MTIOC7A/TIC3/RXD12/ SMISO12/SSCL12/RXDX12/IRQ7-DS/ AN010/CVREFC0
38	PE1/MTIOC4C/TXD12/TXDX12/SIOX12/ SSDA12/AN017/CMPC0	PE1/MTIOC4C/MTIOC3B/TXD12/SMOSI12/ SSDA12/TXDX12/SIOX12/IRQ9/AN009/ CMPC00
39	P47(注2)/AN007	P47/IRQ15-DS/AN007
40	P46(注2)/AN006	P46/IRQ14-DS/AN006
41	P45(注2)/AN005	P45/IRQ13-DS/AN005
42	P42(注2)/AN002	P42/IRQ10-DS/AN002
43	P41(注2)/AN001	P41/IRQ9-DS/AN001
44	VREFL0/PJ7(注2)	VREFL0/PJ7
45	P40(注2)/AN000	P40/IRQ8-DS/AN000
46	VREFH0/PJ6(注2)	VREFH0/PJ6
47	AVCC0	AVCC0
48	AVSS0	AVSS0

注 1.PC0～PC3 は、ポート切り替え機能選択時のみ有効です。

注 2.これら端子の入出力バッファの電源は AVCC0 です。

注 3.ROM 容量が 64K バイトの製品にはありません。

4. 移行の際の留意点

RX660 グループと RX140 グループの相違について、いくつかの留意点があります。ソフトウェアに関する留意点を「4.1 機能設計の留意点」で説明します。

4.1 機能設計の留意点

RX140 グループで動作するソフトウェアは RX660 グループの一部のソフトウェアに対し、互換性があります。しかし、動作タイミングや電气的特性などが異なる場合があるため、十分に評価してください。以下に RX660 グループと RX140 グループで異なる機能の設定に関し、ソフトウェアでの留意点について説明します。モジュールおよび機能の相違点については「2.仕様の概要比較」を参照してください。詳細は「5.参考ドキュメント」のユーザーズマニュアルハードウェア編を参照してください。

4.1.1 VCL 端子(外付け容量)

RX660 グループの VCL 端子に接続する内部電源安定用の平滑コンデンサは 0.47 μ F の容量を使用してください。

4.1.2 メインクロック発振器

RX660 グループの EXTAL 端子、XTAL 端子に発振子を接続する場合、発振子周波数：8MHz～24MHz の発振子を接続してください。

4.1.3 選択型割り込み

RX660 グループでは選択型割り込み機能が追加されています。割り込みベクタ番号 128～255 には、複数の周辺モジュールの割り込み要因から任意の 1 つを選択して割り当てることができます。周辺モジュールの動作クロックにより、選択型割り込み B と選択型割り込み A に分類されます選択割り込み機能の詳細につきましては、「5 参考ドキュメント」の RX660 グループユーザーズマニュアルハードウェア編を参照してください。

4.1.4 クロック周波数設定

RX660 グループでは、システムクロック(ICLK)、周辺モジュールクロック A、B、D(PCLKA,PCLKB, PCLKD)を以下の範囲に収まるように設定する必要があります

- PCLKA $\geq$ PCLKB
- PCLKB : PCLKD=1 : 1or2 : 1or4 : 1or1 : 2

4.1.5 電圧レベル設定

RX660 グループでは、動作電圧に応じて動作モードの電圧レベル設定レジスタ(VOLSR)、電圧検出回路の電圧検出レベル選択レジスタ(LVDLVLR)、オプション設定メモリのオプション機能選択レジスタ 1(OFS1)を適切な値に変更する必要があります。プログラムで必ず設定してください。

4.1.6 RIIC 動作電圧設定

RX660 グループで RIIC を使用する場合、スロープ特性を保つために、電源電圧範囲を指定する必要があります。初期値は VCC が 4.5V 以上の設定になっています。4.5V 未満で使用する場合、RIIC を動作させる前に電圧範囲を変更してください。詳細は、「RX660 グループユーザーズマニュアルハードウェア編」で、VOLSR.RICVLS ビットを参照してください。

4.1.7 オプション設定メモリ

RX140 グループでは、ID コードプロテクト、オンチップデバッグの ID コードプロテクトは ROM に配置されていますが、RX660 グループではオプション設定メモリに配置されています。設定方法が異なるため、注意してください。

4.1.8 PLL 回路

PLL 回路の通倍率は、RX140 グループで 4~12 通倍(0.5 刻み)、RX660 グループで 10~30 通倍(0.5 刻み)です。PLL 回路を使用するには、PLLCR.STC ビットに設定値を適切な値に変更してください。

4.1.9 例外ベクタテーブル

RX140 グループのベクタテーブルの配置アドレスは固定ですが、RX660 グループでは例外テーブルレジスタ(EXTB)に設定した値を先頭アドレスとして、ベクタテーブルを可変に配置できます。

4.1.10 レジスタ退避バンク内 RAM の自己診断に関する注意事項

RX660 グループのレジスタ退避バンクは RAM で構成されています。レジスタ退避バンクにはバッファが搭載されているため、SAVE 命令で書き込みを行った後に同一バンクから RSTR 命令で読み出しを行うと、RAM のメモリセルではなくバッファのデータが読み出されることがあります。レジスタ退避バンク内 RAM の自己診断を行う場合、バッファのデータを読み出さないように、以下の手順で書いたデータの確認を実施してください。

- (1)診断対象のバンクに SAVE 命令でデータを書く
- (2)(1)のバンクとは異なるバンクに、SAVE 命令でデータを書く
- (3)(1)のバンクから RSTR 命令でデータを読む

4.1.11 コンペア機能制約

RX660 グループの 12 ビット A/D コンバータのコンペア機能には、以下の制約があります。

- 1.自己診断機能およびダブルトリガモードの使用は禁止です。
(ADRD、ADDBLDR、ADDBLDRA、ADDBLDRB はコンペア機能対象外です。)
- 2.マッチ/アンマッチイベント出力を使用する場合は、シングルスキャンモードを設定してください。
- 3.ウィンドウ A で温度センサか内部基準電圧選択時は、ウィンドウ B の動作は禁止です。
- 4.ウィンドウ B で温度センサか内部基準電圧選択時は、ウィンドウ A の動作は禁止です。
- 5.ウィンドウ A とウィンドウ B で同一 CH は設定禁止です。
- 6.High 側基準値 $\geq$ Low 側基準値となるように設定してください。

4.1.12 I2C バスインタフェースのノイズ除去

RX140 グループでは、SCL、SDA ラインにアナログノイズフィルタを内蔵していますが、RX660 グループではアナログノイズフィルタを内蔵していません。

4.1.13 ポート方向レジスタ(PDR)の初期化

同一ピン数でも、PDR レジスタの初期化が異なります。

4.1.14 カウンタ停止時の MTIOC 端子出力レベル

RX660 グループの MTIOC 端子を出力状態で動作中に、TSTRA、TSTR の CSTn ビットに“0”を書くとカウンタが停止します。このとき、RX660 グループの相補 PWM モード/リセット同期 PWM モードでは、MTIOC 端子から TOCR1A レジスタまたは TOCR2A レジスタで設定した初期出力レベルが出力されます。相補 PWM モード/リセット同期 PWM モード以外では、MTIOC 端子のアウトプットコンペア出力レベルは保持されます。CSTn ビットが“0”の状態では TIOR レジスタへの書き込みを行うと、設定した初期出力値に端子の出力レベルが更新されます。

4.1.15 相補 PWM モード時の A/D 変換開始要求

RX660 グループでは、相補 PWM モード時は PWM 波形を生成するため、MTU4.TGRA(MTU7.TGRA)は MTU4.TCNT(MTU7.TCNT)だけではなく、MTU3.TCNT(MTU6.TCNT)や TCNTSA(TCNTSB)ともコンペアマッチの検出を行っています。そのため、MTU3.TCNT(MTU6.TCNT)や TCNTSA(TCNTSB)とコンペアマッチが起こった際も TRGA4N(TRGA7N)を生成します。MTU3、MTU4(MTU6、MTU7)を相補 PWM モードで動作させて、A/D 変換の開始要求を行う場合は MTU4.TCNT(MTU7.TCNT)と MTU4.TADCORA/TADCORB(MTU7.TADCORA/TADCORB)とのコンペアマッチによる A/D 変換開始要求を使用してください。

4.1.16 MTU 端子非選択時のハイインピーダンス制御

RX660 グループでは、POECR1、POECR2 レジスタで MTU 端子のハイインピーダンス制御を有効にしているときに制御条件を満たすと、MTU 機能がマルチプレクスされている端子は MTU 機能を選択していない場合でも、出力がハイインピーダンスになります。意図せず端子の出力がハイインピーダンスになるのを避けるため、MPC の PmnPFS レジスタで選択した MTU 端子と、POE3 の端子選択レジスタで選択した MTU 端子が一致するように設定を行ってください。

4.1.17 A/D スキャン変換終了割り込みの発生

RX660 グループでは、ソフトウェアトリガでスキャンを開始した場合は、ダブルトリガモードを選択した場合であっても、スキャンが終了した時に ADIE ビットが“1”に設定されていると A/D スキャン変換終了割り込みが発生します。

4.1.18 DIRQnE ビット(n=0~15)による入力バッファ制御

RX660 グループでは、DPSIERy.DIRQnE(y=0,1、n=0~15)ビットを“1”にすることで、IRQ0-DS~IRQ15-DS 端子の入力バッファを有効にすることができます。これにより、当該端子の入力は、DPSIFRy.DIRQnF(y=0,1、n=0~15)ビットに伝わりますが、割り込みコントローラや周辺モジュール、I/O ポートには伝わりませんので注意してください。

4.1.19 12 ビット A/D コンバータのスキャン変換時間

RX140 グループと RX660 グループでは、スキャン変換時間が異なります。各グループの選択チャンネル数が n のシングルスキャンのスキャン変換時間(t_{SCAN})は、以下のように表されます。

詳細は「5.参考ドキュメント」の RX140 グループ、RX660 グループユーザズマニュアルハードウェア編で、12 ビット A/D コンバータのアナログ入力のサンプリング時間とスキャン変換時間を参照してください。

RX140 : $t_{SCAN}=t_D+(t_{DIS} \times n)+t_{DIAG}+(t_{CONV} \times n)+t_{ED}$

RX660 : $t_{SCAN}=t_D+(t_{DIS} \times n)+t_{DIAG}+(t_{CONV} \times n)+t_{ED}$

t_{SCAN} (温度センサ出力、内部基準電圧変換時)= $t_D+(t_{ADIS} \times m)+(t_{CONV} \times m)+t_{ED}$

t_D …スキャン変換開始遅延時間

t_{SPL} …サンプリング時間

t_{DIS} …断線検出アシスト処理時間

t_{DIAG} …自己診断変換時間

t_{CONV} …A/D 変換処理時間

t_{ED} …スキャン変換終了遅延時間

t_{ADIS} …温度センサ出力と内部基準電圧を A/D 変換するときのオートディスチャージ処理時間

4.1.20 D/A コンバータの設定について

RX660 グループでは、D/A コンバータの設定は、D/A 出力先選択レジスタ(DADSELR)でコンパレータ C への出力設定を行い、D/A コンバータの出力が安定するまで待ってからコンパレータの動作を許可してください。D/A コンバータの設定を変更する場合も、一旦コンパレータの動作を停止させてから D/A コンバータの設定を変更し、D/A コンバータの出力が安定するまで待ってからコンパレータの動作を許可してください。

4.1.21 モジュールストップ時のコンパレータ C の動作

RX660 グループでは、コンパレータ C を動作させたままモジュールストップ状態に移移すると、コンパレータ C のアナログ回路の動作が停止しないためアナログ電源電流はコンパレータ C 使用中と同等になります。モジュールストップ時にアナログ電源電流を低減する必要がある場合は、CMPCTL.HCMPON ビットを“0”にしてコンパレータ C を停止させてください。

4.1.22 ソフトウェアスタンバイモード時のコンパレータ C の動作

RX660 グループではコンパレータ C を動作させたままソフトウェアスタンバイモードに移移すると、コンパレータ C のアナログ回路の動作が停止しないためアナログ電源電流はコンパレータ C 使用中と同等になります。ソフトウェアスタンバイモードでアナログ電源電流を低減する必要がある場合は、CMPCTL.HCMPON ビットを“0”にしてコンパレータ C を停止させてください

4.1.23 ソフトウェアスタンバイモード中の割り込み要求

RX660 グループでは、ソフトウェアスタンバイモードからの復帰要因に設定していない割り込み要因からソフトウェアスタンバイモード中に割り込み要求が発生した場合、その要求は割り込みコントローラ内部に保持され、他の割り込み要因によって復帰した後に順次処理されます。ただし、外部端子割り込みについては、この割り込み要求は保持されません。

4.1.24 ELC イベント入力の時タイマモードレジスタ設定の注意事項

RX660 グループで、MTU を ELC のアクション動作に設定する場合は、該当チャンネルのタイマモードレジスタ(TMDR)は初期値(00h)に設定してください。

5. 参考ドキュメント

ユーザズマニュアル:ハードウェア

RX140 グループユーザズマニュアルハードウェア編 Rev1.10(R01UH0905JJ0110)
(最新版をルネサスエレクトロニクスホームページから入手してください。)

RX660 グループユーザズマニュアルハードウェア編 Rev.1.00(R01UH0937JJ0100)
(最新版をルネサスエレクトロニクスホームページから入手してください。)

テクニカルアップデート／テクニカルニュース

(最新の情報をルネサスエレクトロニクスホームページから入手してください。)

テクニカルアップデートの対応について

本アプリケーションノートは以下のテクニカルアップデートの内容を反映しています。

改訂記録

Rev.	発行日	改訂内容	
		ページ	ポイント
1.00	Dec.23.22	—	初版発行

製品ご使用上の注意事項

ここでは、マイコン製品全体に適用する「使用上の注意事項」について説明します。個別の使用上の注意事項については、本ドキュメントおよびテクニカルアップデートを参照してください。

1. 静電気対策

CMOS 製品の取り扱いの際は静電気防止を心がけてください。CMOS 製品は強い静電気によってゲート絶縁破壊を生じることがあります。運搬や保存の際には、当社が出荷梱包に使用している導電性のトレーやマガジンケース、導電性の緩衝材、金属ケースなどを利用し、組み立て工程にはアースを施してください。プラスチック板上に放置したり、端子を触ったりしないでください。また、CMOS 製品を実装したボードについても同様の扱いをしてください。

2. 電源投入時の処置

電源投入時は、製品の状態は不定です。電源投入時には、LSI の内部回路の状態は不確定であり、レジスタの設定や各端子の状態は不定です。外部リセット端子でリセットする製品の場合、電源投入からリセットが有効になるまでの期間、端子の状態は保証できません。同様に、内蔵パワーオンリセット機能を使用してリセットする製品の場合、電源投入からリセットのかかる一定電圧に達するまでの期間、端子の状態は保証できません。

3. 電源オフ時における入力信号

当該製品の電源がオフ状態のときに、入力信号や入出力プルアップ電源を入れないでください。入力信号や入出力プルアップ電源からの電流注入により、誤動作を引き起こしたり、異常電流が流れ内部素子を劣化させたりする場合があります。資料中に「電源オフ時における入力信号」についての記載のある製品は、その内容を守ってください。

4. 未使用端子の処理

未使用端子は、「未使用端子の処理」に従って処理してください。CMOS 製品の入力端子のインピーダンスは、一般に、ハイインピーダンスとなっています。未使用端子を開放状態で動作させると、誘導現象により、LSI 周辺のノイズが印加され、LSI 内部で貫通電流が流れたり、入力信号と認識されて誤動作を起こす恐れがあります。

5. クロックについて

リセット時は、クロックが安定した後、リセットを解除してください。プログラム実行中のクロック切り替え時は、切り替え先クロックが安定した後、リセットしてください。リセット時、外部発振子(または外部発振回路)を用いたクロックで動作を開始するシステムでは、クロックが十分安定した後、リセットを解除してください。また、プログラムの途中で外部発振子(または外部発振回路)を用いたクロックに切り替える場合は、切り替え先のクロックが十分安定してから切り替えてください。

6. 入力端子の印加波形

入力ノイズや反射波による波形歪みは誤動作の原因になりますので注意してください。CMOS 製品の入力がノイズなどに起因して、 $V_{IL}(\text{Max.})$ から $V_{IH}(\text{Min.})$ までの領域にとどまるような場合は、誤動作を引き起こす恐れがあります。入力レベルが固定の場合はもちろん、 $V_{IL}(\text{Max.})$ から $V_{IH}(\text{Min.})$ までの領域を通過する遷移期間中にチャタリングノイズなどが入らないように使用してください。

7. リザーブアドレス(予約領域)のアクセス禁止

リザーブアドレス(予約領域)のアクセスを禁止します。アドレス領域には、将来の拡張機能用に割り付けられているリザーブアドレス(予約領域)があります。これらのアドレスをアクセスしたときの動作については、保証できませんので、アクセスしないようにしてください。

8. 製品間の相違について

型名の異なる製品に変更する場合は、製品型名ごとにシステム評価試験を実施してください。同じグループのマイコンでも型名が違うと、フラッシュメモリ、レイアウトパターンの相違などにより、電気的特性の範囲で、特性値、動作マージン、ノイズ耐量、ノイズ輻射量などが異なる場合があります。型名が違う製品に変更する場合は、個々の製品ごとにシステム評価試験を実施してください。

ご注意書き

1. 本資料に記載された回路、ソフトウェアおよびこれらに関連する情報は、半導体製品の動作例、応用例を説明するものです。回路、ソフトウェアおよびこれらに関連する情報を使用する場合、お客様の責任において、お客様の機器・システムを設計ください。これらの使用に起因して生じた損害(お客様または第三者いずれに生じた損害も含みます。以下同じです。)に関し、当社は、一切その責任を負いません。
2. 当社製品または本資料に記載された製品データ、図、表、プログラム、アルゴリズム、応用回路例等の情報の使用に起因して発生した第三者の特許権、著作権その他の知的財産権に対する侵害またはこれらに関する紛争について、当社は、何らの保証を行うものではなく、また責任を負うものではありません。
3. 当社は、本資料に基づき当社または第三者の特許権、著作権その他の知的財産権を何ら許諾するものではありません。
4. 当社製品を組み込んだ製品の輸出入、製造、販売、利用、配布その他の行為を行うにあたり、第三者保有の技術の利用に関するライセンスが必要となる場合、当該ライセンス取得の判断および取得はお客様の責任において行ってください。
5. 当社製品を、全部または一部を問わず、改造、改変、複製、リバースエンジニアリング、その他、不適切に使用しないでください。かかる改造、改変、複製、リバースエンジニアリング等により生じた損害に関し、当社は、一切その責任を負いません。
6. 当社は、当社製品の品質水準を「標準水準」および「高品質水準」に分類しており、各品質水準は、以下に示す用途に製品が使用されることを意図しております。

標準水準： コンピュータ、OA 機器、通信機器、計測機器、AV 機器、家電、工作機械、パーソナル機器、産業用ロボット等

高品質水準： 輸送機器(自動車、電車、船舶等)、交通管制(信号)、大規模通信機器、金融端末基幹システム、各種安全制御装置等

当社製品は、データシート等により高信頼性、Harshenvironment 向け製品と定義しているものを除き、直接生命・身体に危害を及ぼす可能性のある機器・システム(生命維持装置、人体に埋め込み使用するもの等)、もしくは多大な物的損害を発生させるおそれのある機器・システム(宇宙機器と、海底中継器、原子力制御システム、航空機制御システム、プラント基幹システム、軍事機器等)に使用されることを意図しておらず、これらの用途に使用することは想定していません。たとえ、当社が想定していない用途に当社製品を使用したことにより損害が生じて、当社は一切その責任を負いません。

7. あらゆる半導体製品は、外部攻撃からの安全性を 100%保証されているわけではありません。当社ハードウェア／ソフトウェア製品にはセキュリティ対策が組み込まれているものもありますが、これによって、当社は、セキュリティ脆弱性または侵害(当社製品または当社製品が使用されているシステムに対する不正アクセス・不正使用を含みますが、これに限りません。)から生じる責任を負うものではありません。当社は、当社製品または当社製品が使用されたあらゆるシステムが、不正な改変、攻撃、ウイルス、干渉、ハッキング、データの破壊または窃盗その他の不正な侵入行為(「脆弱性問題」といいます。)によって影響を受けないことを保証しません。当社は、脆弱性問題に起因しまたはこれに関連して生じた損害について、一切責任を負いません。また、法令において認められる限りにおいて、本資料および当社ハードウェア／ソフトウェア製品について、商品性および特定目的との合致に関する保証ならびに第三者の権利を侵害しないことの保証を含め、明示または黙示のいかなる保証も行いません。
8. 当社製品をご使用の際は、最新の製品情報(データシート、ユーザーズマニュアル、アプリケーションノート、信頼性ハンドブックに記載の「半導体デバイスの使用上の一般的な注意事項」等)をご確認の上、当社が指定する最大定格、動作電源電圧範囲、放熱特性、実装条件その他指定条件の範囲内でご使用ください。指定条件の範囲を超えて当社製品をご使用された場合の故障、誤動作の不具合および事故につきましては、当社は、一切その責任を負いません。
9. 当社は、当社製品の品質および信頼性の向上に努めていますが、半導体製品はある確率で故障が発生したり、使用条件によっては誤動作したりする場合があります。また、当社製品は、データシート等において高信頼性、Harshenvironment 向け製品と定義しているものを除き、耐放射線設計を行っておりません。仮に当社製品の故障または誤動作が生じた場合であっても、人身事故、火災事故その他社会的損害等を生じさせないよう、お客様の責任において、冗長設計、延焼対策設計、誤動作防止設計等の安全設計およびエージング処理等、お客様の機器・システムとしての出荷保証を行ってください。特に、マイコンソフトウェアは、単独での検証は困難なため、お客様の機器・システムとしての安全検証をお客様の責任で行ってください。
10. 当社製品の環境適合性等の詳細につきましては、製品個別に必ず当社営業窓口までお問合せください。ご使用に際しては、特定の物質の含有・使用を規制する RoHS 指令等、適用される環境関連法令を十分調査のうえ、かかる法令に適合するようご使用ください。かかる法令を遵守しないことにより生じた損害に関して、当社は、一切その責任を負いません。
11. 当社製品および技術を国内外の法令および規則により製造・使用・販売を禁止されている機器・システムに使用することはできません。当社製品および技術を輸出、販売または移転等する場合は、「外国為替及び外国貿易法」その他日本国および適用される外国の輸出管理関連法規を遵守し、それらの定めるところに従い必要な手続きを行ってください。
12. お客様が当社製品を第三者に転売等される場合には、事前に当該第三者に対して、本ご注意書き記載の諸条件を通知する責任を負うものいたします。
13. 本資料の全部または一部を当社の文書による事前の承諾を得ることなく転載または複製することを禁じます。
14. 本資料に記載されている内容または当社製品についてご不明な点がございましたら、当社の営業担当者までお問合せください。

注 1. 本資料において使用されている「当社」とは、ルネサスエレクトロニクス株式会社およびルネサスエレクトロニクス株式会社が直接的、間接的に支配する会社をいいます。

注 2. 本資料において使用されている「当社製品」とは、注 1 において定義された当社の開発、製造製品をいいます。

(Rev.5.0—12020.10)

本社所在地

〒135—0061 東京都江東区豊洲 3—2—24(豊洲フォレシア)

www.renesas.com

お問合せ窓口

弊社の製品や技術、ドキュメントの最新情報、最寄の営業お問合せ窓口に関する情報などは、弊社ウェブサイトをご覧ください。

www.renesas.com/contact/

商標について

ルネサスおよびルネサスロゴはルネサスエレクトロニクス株式会社の商標です。すべての商標および登録商標は、それぞれの所有者に帰属します。