

RA6T1 グループ RA6T2 グループ

RA6T1 グループと RA6T2 グループの相違点

要旨

本アプリケーションノートは、RA6T1 グループ、RA6T2 グループにおける周辺機能、ピン配置の差分等をまとめています。双方のデバイスを開発する際のソフトウェア資産の共通化や開発効率を向上させることを目的とした参考資料です。特に記載のない箇所については、それぞれのマイコンの最大仕様として、RA6T1 グループの 100 ピンパッケージと RA6T2 グループの 100 ピンパッケージについて記載しています。電気的特性、注意事項、設定手順等の詳細な仕様差分についてはユーザーズマニュアルをご確認ください。

対象デバイス

RA6T1 グループ、RA6T2 グループ

目次

1.	RA6T1 グループと RA6T2 グループの搭載機能比較	5
2.	仕様の概要比較	6
2.1	CPU	
2.2	アドレス空間	
2.3	リセット	
2.4	オプション設定メモリ	24
2.5	低電圧検出回路	
2.6	クロック発生回路	28
2.7	クロック周波数精度測定回路	32
2.8	低消費電力モード	33
2.9	レジスタライトプロテクション	45
2.10	割り込みコントローラユニット	46
2.11	バス	48
2.12	メモリプロテクションユニット	50
2.13	DMA コントローラ	52
2.14	データトランスファコントローラ	54
2.15	イベントリンクコントローラ	56
2.16	i l/O ポート	57
2.17	GPT 用ポートアウトプットイネーブル	60
2.18	· 汎用 PWM タイマ	62
2.19	PWM 遅延生成回路	67
2.20	低消費電力非同期汎用タイマ/非同期汎用タイマ	68
2.21	ウォッチドッグタイマ	70
2.22	: 独立ウォッチドッグタイマ	71
2.23	シリアルコミュニケーションインタフェース	73
2.24	- I ² C バスインタフェース	78
2.25	CAN モジュール/CAN フレキシブルデータレート	80
2.26	シリアルペリフェラルインタフェース	83
2.27	巡回冗長検査演算器	86
2.28	セキュア暗号エンジン	87
2.29	12 ビット A/D コンバータ	89
2.30	12 ビット D/A コンバータ	94
2.31	温度センサ回路	95
2.32	高速アナログコンパレータ	96
2.33	データ演算回路	99
2.34	SRAM	100
2.35	フラッシュメモリ	101
2.36	内部電圧レギュレータ	106
3.	ピン配置の比較	
3.1	100 ピンパッケージ	
3.2	64 ピンパッケージ	108
4.	移行の際の留意点	109

4.1	機能設計の留意点	109
4.1.1	メインクロック発振器駆動能力自動切り替え機能	109
4.1.2	レジスタアクセス	109
4.1.3	スヌーズモードにおける SCI0 の UART の使用	112
4.1.4	スヌーズモードにおける ELC イベント	113
4.1.5	モジュールストップビット書き込みタイミング	113
4.1.6	キャッシュラインコンフィグレーションレジスタ	113
4.1.7	コヒーレンシ	113
4.1.8	セキュリティ MPU	113
4.1.9	DMA 転送中のレジスタアクセスについて	114
4.1.10)DMA 転送再開時	114
4.1.11	ELC イベント要求の間隔	114
4.1.12	2 端子機能の設定手順	114
4.1.13	s ポートグループ入力の使用手順	115
4.1.14	・アナログ機能使用時	115
4.1.15	i ポート mn 端子機能選択 PmnPFS レジスタ設定	115
4.1.16	; GPT 用ポートアウトプットイネーブルの出力停止要求の 2 重化	116
4.1.17	'GPT のモジュールストップ機能の設定	116
4.1.18	: GPT のイベントごとの優先順位	116
4.1.19)GPT の割り込み要求の間隔	116
4.1.20) PWM 遅延生成回路への GTIOCnm 信号入力	117
4.1.21	PWM 遅延生成回路のレジスタ書き込み間隔	117
4.1.22	! AGT/AGTW のカウント動作の開始および停止制御	117
4.1.23	3 AGT/AGTW の出力端子の設定	117
4.1.24	- AGT/AGTW の I/O レジスタのリセット	117
4.1.25	; AGT/AGTW のカウントソースに PCLKB、PCLKB/8、または PCLKB/2 を選択	118
4.1.26	;AGT/AGTW のカウントソースに AGTSCLK または AGTLCLK を選択	118
4.1.27	'ICU イベントリンク設定レジスタ n(IELSRn)の設定	119
4.1.28	3 低消費電力状態での SCI の動作	119
4.1.29) SCI のブレークの検出と処理について	120
4.1.30) SCI の受信エラーフラグと送信動作(クロック同期式モードおよび簡易 SPI モード)	120
4.1.31	TDR へのデータ書き込み	120
4.1.32	!SCI のクロック同期式送信に関する制限事項(クロック同期式モード、簡易 SPI モード)	120
4.1.33	SCI の DMAC または DTC 使用時の制限事項	121
4.1.34	SCI のクロック同期式モードおよび簡易 SPI モードにおける外部クロック入力	121
4.1.35	。 SCI の簡易 SPI モードに関する制限事項	121
4.1.36	i SCI の送信許可ビット	122
4.1.37	'SCIの動作クロックがバスクロックより長い場合のレジスタアクセス	122
	S SCI 動作の割り込み	
4.1.39)SCI 共通コントロールレジスタ CCR3.BPEN ビットの設定	122
4.1.40	IIC の転送開始	123
4.1.41	IIC の動作クロックの設定	123
	! CAN の動作クロックの設定	
4.1.43	: バウンダリスキャン機能	123
	· A/D 変換動作中の動作設定変更の禁止	
4.1.45	i A/D 変換動作の強制停止	125
4.1.46	;A/D データレジスタ	126

4.1.47	ADC/ADC12 の低消費電力状態への遷移および解除に関する制限	126
4.1.48	PGA が接続されたアナログチャネルの使用	127
4.1.49	ADC12 の動作モードおよびステータスビット	127
4.1.50	ADC12 入力使用時のポート設定	127
4.1.51	ADC12(ユニット 0 およびユニット 1)と ACMPHS の関係	128
	ADC の同期動作	
4.1.53	複数の A/D コンバータ間で共有されているアナログチャネル	129
4.1.54	A/D 変換開始トリガ	129
	D/A 変換と A/D 変換の干渉低減有効時の制限事項	
4.1.56	内部モジュールへの DAC 出力の初期化手順	129
4.1.57	TSN の制限事項	129
	SRAM 領域からの命令フェッチ	
	SRAM のストアバッファ	
4.1.60	プログラム/イレース中のサスペンド	130
4.1.61	プログラム/イレースまたはブランクチェック中の禁止項目	130
	プログラム/イレース中の異常終了	
4.1.63	Low-speed モードでのプログラム/イレース	131
4.1.64	エミュレータ接続	131
		400
5. F	SP 概要	132
6. 参	き考ドキュメント	134

1. RA6T1 グループと RA6T2 グループの搭載機能比較

RA6T1 グループと RA6T2 グループの搭載機能比較を以下に示します。機能の詳細については「2.仕様の 概要比較」および「6.参考ドキュメント」を参照してください。

表 1.1 に RA6T1/RA6T2 搭載機能比較を示します。

表 1.1 RA6T1/RA6T2 搭載機能比較

製品名		RA6T1		RA6T2			機能 相違	
パッケージ		LQFP64	LQFP100	LQFP48 QFN48	LQFP64 QFN64	LQFP100	あり	
CPU			Arm Co	ortex-M4	P	rm Cortex-M3	33	あり
コードフラッ	シュメモリ		512KB.	. 256KB	ţ	512KB、256K	В	なし
データフラッ	シュメモリ		81	KB	16KB			あり
SRAM			パリティ	r : 64KB		ECC: 64KB		
スタンバイ SF	RAM		_	_		パリティ:1K	В	あり
システム	CPU クロッ	ク	最高 1	20MHz		最高 240MHz	2	あり
	CPU クロッ	ク	MOSC, SOS		MOSC, H	OCO, MOCO)、LOCO、	あり
	ソース		MOCO, L	OCO、PLL		PLL		
	CAC		Y	es		Yes		あり
	バックアッ? レジスタ	プ	51	2B		_		あり
	ICU		Y	es		Yes		あり
	WDT/IWDT		Y	es		Yes		あり
	KINT		8	ch		8ch		なし
イベントリ ンク	ELC		あ) ()	あり			あり
DMA	DTC		1ch		1ch			あり
	DMAC		8ch		8ch			あり
タイマ	GPT		(高分解能出	x13ch 引力 x 4ch) ^{(注}	32bit x 10ch (高分解能出力 x 4ch) ^(注1)			あり
	AGT		16bit	x 2ch	32bit x 2ch			あり
通信	SCI		7ch		6ch		あり	
	IIC		2ch		2ch			あり
	SPI		2ch		2ch		あり	
	CAN/CANFD		1ch (CAN)		1ch (CANFD)		あり	
アナログ	ADC12	Unit 0	7ch ^(注 2)	11ch ^(注 2)	6ch	10ch	12ch + 9ch ^(注 3)	あり
		Unit 1	3ch ^(注 2)	8ch ^(注 1)	4ch	8ch	8ch + 9ch ^(注 3)	
	3ch-S/H	Unit 0	1(3ch)	1(3ch)	1(3ch)	1(3ch)	1(3ch)	あり
		Unit 1	_	1(3ch)	1(2ch)	1(3ch)	1(3ch)	
	DAC12		2	ch	2ch 4ch		あり	
	ACMPHS		6	ch	3ch	4	ch	あり
	PGA	Unit 0	3ch	3ch	3ch	3ch	3ch	あり
		Unit 1	_	3ch	_	1ch	1ch	
	TSN		あ	9		あり		あり

製品名		RA6T1	RA6T2	相違
データ処理	CRC	あり	あり	あり
	DOC	あり	あり	あり
アクセラ	TFU	_	あり	あり
レータ	IIRFA	_	あり	あり
セキュリティ		SCE7	SCE5、TrustZone、	あり
			ライフサイクルマネジメント	

- 注1. 使用できる端子はピン数によります。詳細はそれぞれのユーザーズマニュアルを参照ください。
- 注2. 各 ADC ユニットの入力チャネル(AN005/AN105、AN006/AN106)が、同一ポートにアサインされており、2 ユニットでそれら端子を同時に使うことはできません。
- 注3. UNITO と UNIT1 の共有端子。

2. 仕様の概要比較

以下に概要の比較を示します。

概要の比較では、いずれかのグループにしか存在しない、または両方のグループに存在するが相違点がある項目は赤字にしています。なお、概要比較の説明文は各グループのユーザーズマニュアルに記載どおりの内容になっており、同じ機能概要でも表現が異なる場合があります。

2.1 CPU

表 2.1 に CPU の概要比較を示します。

表 2.1 CPU の概要比較

項目	RA6T1	RA6T2			
CPU	Arm Cortex-M4	Arm Cortex-M33			
	— リビジョン : r0p1-01rel0	— リビジョン : r0p4-00rel1			
	— Armv7E-M アーキテクチャプロファイル	— Armv8-M アーキテクチャプロファイル			
	— 単精度浮動小数点ユニット (ANSI/IEEE 規格 754-2008 に準拠)	ANSI/IEEE Std 754-2008 準拠の単精度浮 動小数点ユニット			
		● SAU(セキュリティ属性ユニット): 0 領域			
		● IDAU(実装定義属性ユニット):8 領域			
		コードフラッシュ(セキュア/非セキュ			
		アコーラブル/非セキュア)			
		データフラッシュ(セキュア/非セキュア)			
		SRAMO(セキュア/非セキュアコーラブ ル/非セキュア)			
	● メモリプロテクションユニット(MPU)	● メモリプロテクションユニット(MPU)			
	— Armv7 保護メモリシステムアーキテク チャ	— Armv8 保護メモリシステムアーキテク チャ(PMSAv8)			
	— 8 つのメモリ保護領域	— セキュア MPU(MPU_S): 8 領域			
		— 非セキュア MPU(MPU_NS):8 領域			
	SysTick タイマ	● SysTick タイマ			
		2個の SysTick タイマ:セキュア、および 非セキュアインスタンス			
	— SYSTICCLK(LOCO)またはICLKにより駆動	— SysTick タイマクロック(SYSTICCLK) またはシステムクロック(ICLK)による 駆動			

項目		RA6T1		RA6T2
デバッグ	•	Arm CoreSight™ ETM-M4	•	Arm [®] CoreSight [™] ETM-M33
		— リビジョン : r0p1-00rel0		— リビジョン : r0p2-00rel0
		Arm ETM アーキテクチャバージョン 3.5		— ARM ETM アーキテクチャバージョン 4.2
	•	CoreSight 計装トレースマクロセル(ITM)	•	計装トレースマクロセル(ITM)
		データウォッチポイント&トレース(DWT) ユニット	•	データウォッチポイント&トレースユニット (DWT)
		一 ウォッチポイントとトリガ用の4つのコンパレータ		一 ウォッチポイントとトリガ用の4つのコンパレータ
	•	フラッシュパッチ&ブレークポイント (FPB)ユニット	•	ブレークポイントユニット(BPU)
		フラッシュパッチ(リマップ)機能は使用できない。ブレークポイント機能のみ使用可能		ブレークポイント機能を使用できます。
		— 6 つの命令コンパレータ		─ 8 つの命令コンパレータ
		— 2つのリテラルコンパレータ		リテラルコンパレータなし
	•	CoreSight タイムスタンプジェネレータ (TSG)	•	タイムスタンプジェネレータ(TSG)
		— ETM および ITM 用タイムスタンプ		— ETM および ITM 用タイムスタンプ
		CPU クロックによる駆動		— CPU クロックによる駆動
	•	デバッグレジスタモジュール(DBGREG)	•	デバッグレジスタモジュール(DBGREG)
		― リセットコントロール		— リセット制御
		― 停止コントロール		— 停止制御
	•	CoreSight デバッグアクセスポート(DAP)	•	デバッグアクセスポート(DAP)
		— JTAG デバッグポート(JTAG-DP)		— JTAG デバッグポート (JTAG-DP)
		シリアルワイヤデバッグポート (SW-DP)		— シリアルワイヤデバッグポート (SW-DP)
	•	Cortex-M4 トレースポートインタフェースユニット(TPIU)	•	Cortex-M33 トレースポートインタフェースユニット(TPIU)
		— 4 ビット TPIU フォーマッタ出力		— 4 ビット TPIU フォーマッタ出力
		— シリアルワイヤ出力		― シリアルワイヤ出力
			•	クロストリガインタフェース(CTI)
	•	CoreSight エンベデッドトレースバッファ (ETB)	•	エンベデッドトレースバッファ(ETB)
		— CoreSight トレースメモリコントローラ (ETB コンフィグレーション内蔵)		— ETB 構成の CoreSight トレースメモリコ ントローラ
		— バッファサイズ:2KB		— バッファサイズ : 2KB
動作周波数	•	CPU:最大120MHz	•	CPU コア:最高 <mark>240MHz</mark>
	•	4 ビット TPIU トレースインタフェース:最 大 60MHz	•	4 ビット TPIU トレースインタフェース:最 高 60MHz
	•	シリアルワイヤ出力(SWO)トレースインタ フェース:最大 60MHz	•	シリアル書き込み出力(SWO)トレースイン タフェース:最高 60MHz
	•	ジョイントテストアクショングループ (JTAG)インタフェース:最大 25MHz	•	ジョイントテストアクショングループ (JTAG)インタフェース:最高 25MHz
	•	シリアルワイヤデバッグ(SWD)インタ フェース:最大 25MHz	•	シリアルワイヤデータ(SWD)インタフェー ス:最高 25MHz

2.2 アドレス空間

図 2.1 にメモリマップ比較を示します。

	RA6T1		RA6T2
FFFF FFFFh	Cortox® M4田シスニノ谷は	FFFF FFFFh	Conton® M22⊞3.7 = /
E000 0000h	Cortex [®] -M4用システム領域	E000 0000h	Cortex [®] -M33用システム
	予約領域 ^(注1)		予約領域 ^(注1)
4080 0000h		4080 0000h	
407F C000h	フラッシュI/Oレジスタ	407F C000h	フラッシュI/Oレジスタ
407F B1A0h	予約領域 ^(注1)		
407F B17Ch	内蔵フラッシュ(オプション設定メモリ) (注2)		予約領域 ^(注1)
407F 0000h	予約領域 ^(注1)	407F 0000h	
407E 0000h	フラッシュI/Oレジスタ	407E 0000h	フラッシュl/Oレジスタ
4010 2000h	予約領域 ^(注1)	4018 0000h	予約領域 ^(注1)
4010 0000h	内蔵フラッシュ(データフラッシュ)		周辺I/Oレジスタ
4000 0000h	周辺I/Oレジスタ	4000 0000h	周辺110レクスタ
		2800 0400h	予約領域 ^(注1)
	予約領域 ^(注1)	2800 0000h	スタンパイSRAM
	J / 市以 取民 + 以	2001 0000h	予約領域 (注1)
1FFF 0000h		2000 0000h	SRAM0
1FFE 0000h	SRAMHS領域		予約領域 ^(注1)
		0800 4000h	學。與此一學
	予約領域 ^(注1)	0800 0000h	内蔵フラッシュ(データフラッシュ)
0280 0000h			
0200 0000h	メモリマッピング領域		予約領域 ^(注1)
0100 A168h	予約領域 ^(注1)	0100 A300h	
0100 A150h	内蔵フラッシュ(オプション設定メモリ)	0100 A100h	内蔵フラッシュ(オプション設定メモリ)
	予約領域 ^(注1)	0100 81B4h	予約領域 ^(注1)
0100 8000h	%◆564 Fub. 1:	0100 80F0h	内蔵フラッシュ(ファクトリフラッシュ)
0100 7000h	内蔵フラッシュ(オプション設定メモリ)		予約領域 ^(注1)
0008 0000h	予約領域 (注1)	0008 0000h	1. 42 het-set
0000 0000h	内蔵フラッシュ(プログラムフラッシュ) (読み出しのみ)	0000 0000h	内蔵フラッシュ (コードフラッシュ) (読み出し専用)
	アクセス禁止です。 h~407F B19Bhはアクセス禁止です。	o	

図 2.1 メモリマップ比較

Nov.28.22

2.3 リセット

表 2.2 にリセットの名称と要因比較を、表 2.3 にリセット要因ごとの初期化対象リセット検出フラグ比較 を、表 2.4 にリセット要因ごとの初期化対象モジュール関連レジスタ比較を、表 2.5 にリセット発生時のク ロックの状態比較を示します。

表 2.2 リセットの名称と要因比較

項目	RA6T1	RA6T2
RES 端子リセット	RES 端子への入力電圧が Low	RES 端子への入力電圧が Low
パワーオンリセット	VCC の上昇(監視電圧:V _{POR})	VCC 端子電圧の上昇(監視電圧:V _{POR})
独立ウォッチドッグタイマ	IWDT のアンダーフロー	IWDT のアンダーフロー
リセット	リフレッシュエラー	リフレッシュエラーの発生
ウォッチドッグタイマ	WDT のアンダーフロー	WDT のアンダーフロー
リセット	リフレッシュエラー	リフレッシュエラーの発生
電圧監視 0 リセット	VCC の下降(監視電圧:V _{det0})	VCC 端子電圧の下降(監視電圧:V _{det0})
電圧監視 1 リセット	VCC の下降(監視電圧:V _{det1})	VCC 端子電圧の下降(監視電圧:V _{det1})
電圧監視2リセット	VCC の下降(監視電圧:V _{det2})	VCC 端子電圧の下降(監視電圧:V _{det2})
SRAM パリティエラー	SRAM パリティエラー検出	SRAM パリティエラー検出
リセット		
SRAM ECC エラー	_	SRAM ECC エラー検出
リセット		
バスマスタ MPU エラー	バスマスタ MPU エラー検出	バスマスタ MPU エラーの検出
リセット		
バススレーブ MPU エラー	バススレーブ MPU エラー検出	_
リセット		
スタックポインタエラー	スタックポインタエラー検出	_
リセット		
TrustZone エラーリセット	_	TrustZone エラー検出
キャッシュパリティエラー	_	キャッシュパリティエラー検出
リセット		
ディープソフトウェア	割り込みによるディープソフトウェアス	割り込みによるディープソフトウェアス
スタンバイリセット	タンバイモードの解除	タンバイモードの解除
ソフトウェアリセット	レジスタ設定	レジスタ設定
	(Arm®ソフトウェアリセットビット、	(ソフトウェアリセットビット:
	AIRCR.SYSRESETREQ を使用)	AIRCR.SYSRESETREQ を使用)

Nov.28.22

表 2.3 リセット要因ごとの初期化対象リセット検出フラグ比較

項目	RA6T1	RA6T2
RES 端子リセット	● パワーオンリセット検出フラグ	● パワーオンリセット検出フラグ
	(RSTSR0.PORF)	(RSTSR0.PORF)
	● 電圧監視 0 リセット検出フラグ (RSTSR0.LVD0RF)	● 電圧監視 0 リセット検出フラグ (RSTSR0.LVD0RF)
	● 独立ウォッチドッグタイマリセット検 出フラグ(RSTSR1.IWDTRF)	● 独立ウォッチドッグタイマリセット検 出フラグ(RSTSR1.IWDTRF)
	● ウォッチドッグタイマリセット検出フラグ(RSTSR1.WDTRF)	● ウォッチドッグタイマリセット検出フ ラグ(RSTSR1.WDTRF)
	● 電圧監視 1 リセット検出フラグ (RSTSR0.LVD1RF)	● 電圧監視 1 リセット検出フラグ (RSTSR0.LVD1RF)
	● 電圧監視 2 リセット検出フラグ (RSTSR0.LVD2RF)	● 電圧監視 2 リセット検出フラグ (RSTSR0.LVD2RF)
	● ソフトウェアリセット検出フラグ (RSTSR1.SWRF)	● ソフトウェアリセット検出フラグ (RSTSR1.SWRF)
	SRAM パリティエラーリセット検出フラグ(RSTSR1.RPERF)	SRAM パリティエラーリセット検出フラグ(RSTSR1.RPERF)
		SRAM ECC エラーリセット検出フラ グ(RSTSR1.REERF)
	バススレーブ MPU エラーリセット検 出フラグ (RSTSR1.BUSSRF)	
	バスマスタ MPU エラーリセット検出 フラグ (RSTSR1.BUSMRF)	バスマスタ MPU エラーリセット検出 フラグ(RSTSR1.BUSMRF)
	• スタックポインタエラーリセット検出 フラグ(RSTSR1.SPERF)	
		TrustZone エラーリセット検出フラグ (RSTSR1.TZERF)
		● キャッシュパリティエラーリセット検 出フラグ(RSTSR1.CPERF)
	● ディープソフトウェアスタンバイリ セット検出フラグ (RSTSR0.DPSRSTF)	● ディープソフトウェアスタンバイリ セット検出フラグ (RSTSR0.DPSRSTF)
パワーオンリセット	◆ 電圧監視 0 リセット検出フラグ (RSTSR0.LVD0RF)	電圧監視 0 リセット検出フラグ (RSTSR0.LVD0RF)
	● 独立ウォッチドッグタイマリセット検 出フラグ(RSTSR1.IWDTRF)	● 独立ウォッチドッグタイマリセット検 出フラグ(RSTSR1.IWDTRF)
	ウォッチドッグタイマリセット検出フ	ウォッチドッグタイマリセット検出フ
	ラグ(RSTSR1.WDTRF) ● 電圧監視 1 リセット検出フラグ	ラグ(RSTSR1.WDTRF) ● 電圧監視 1 リセット検出フラグ
	(RSTSR0.LVD1RF)	(RSTSR0.LVD1RF)
	● 電圧監視 2 リセット検出フラグ (RSTSR0.LVD2RF)	● 電圧監視 2 リセット検出フラグ (RSTSR0.LVD2RF)
	● ソフトウェアリセット検出フラグ (RSTSR1.SWRF)	● ソフトウェアリセット検出フラグ (RSTSR1.SWRF)
	● SRAM パリティエラーリセット検出フラグ(RSTSR1.RPERF)	● SRAM パリティエラーリセット検出フラグ(RSTSR1.RPERF)
		SRAM ECC エラーリセット検出フラ グ (RSTSR1.REERF)
	バススレーブ MPU エラーリセット検 出フラグ (RSTSR1.BUSSRF)	

項目	RA6T1	RA6T2
パワーオンリセット	● バスマスタ MPU エラーリセット検出	● バスマスタ MPU エラーリセット検出
	フラグ(RSTSR1.BUSMRF)	フラグ(RSTSR1.BUSMRF)
	スタックポインタエラーリセット検出	
	フラグ(RSTSR1.SPERF)	
		TrustZone エラーリセット検出フラグ (RSTSR1.TZERF)
		● キャッシュパリティエラーリセット検 出フラグ(RSTSR1.CPERF)
	ディープソフトウェアスタンバイリ	ディープソフトウェアスタンバイリ
	セット検出フラグ	セット検出フラグ
	(RSTSR0.DPSRSTF)	(RSTSR0.DPSRSTF)
	● コールドスタート/ウォームスタート ************************************	● コールドスタート/ウォームスタート
独立ウォッチドッグタイマ	判別フラグ(RSTSR2.CWSF) ● 初期化対象フラグなし	判別フラグ (RSTSR2.CWSF) • 初期化対象フラグなし
リセット	・ 初州に対象ノブグなし	切別に対象ノブラなし
ウォッチドッグタイマ	● 初期化対象フラグなし	● 初期化対象フラグなし
リセット		
電圧監視 0 リセット	● 独立ウォッチドッグタイマリセット検	● 独立ウォッチドッグタイマリセット検
	出フラグ(RSTSR1.IWDTRF)	出フラグ(RSTSR1.IWDTRF)
	● ウォッチドッグタイマリセット検出フラグ(RSTSR1.WDTRF)	● ウォッチドッグタイマリセット検出フラグ(RSTSR1.WDTRF)
	● 電圧監視 1 リセット検出フラグ (RSTSR0.LVD1RF)	● 電圧監視 1 リセット検出フラグ (RSTSR0.LVD1RF)
	● 電圧監視 2 リセット検出フラグ (RSTSR0.LVD2RF)	● 電圧監視 2 リセット検出フラグ (RSTSR0.LVD2RF)
	● ソフトウェアリセット検出フラグ (RSTSR1.SWRF)	● ソフトウェアリセット検出フラグ (RSTSR1.SWRF)
	SRAM パリティエラーリセット検出フラグ(RSTSR1.RPERF)	● SRAM パリティエラーリセット検出フラグ(RSTSR1.RPERF)
	, , , , , , , , , , , , , , , , , , ,	 SRAM ECC エラーリセット検出フラ グ (RSTSR1.REERF)
	バススレーブ MPU エラーリセット検 出フラグ (RSTSR1.BUSSRF)	, (NOTORTINEERIT)
	● バスマスタ MPU エラーリセット検出 フラグ(RSTSR1.BUSMRF)	● バスマスタ MPU エラーリセット検出 フラグ(RSTSR1.BUSMRF)
	● スタックポインタエラーリセット検出 フラグ(RSTSR1.SPERF)	
		TrustZone エラーリセット検出フラグ (RSTSR1.TZERF)
		キャッシュパリティエラーリセット検 出フラグ(RSTSR1.CPERF)
	ディープソフトウェアスタンバイリ	ディープソフトウェアスタンバイリ
	セット検出フラグ	セット検出フラグ
高广联·4 4 4 4 4 4 4 4 4 4 4 4 4 4 4 4 4 4 4	(RSTSR0.DPSRSTF)	(RSTSR0.DPSRSTF)
電圧監視1リセット	● 初期化対象フラグなし	初期化対象フラグなし
電圧監視2リセット	● 初期化対象フラグなし	● 初期化対象フラグなし
SRAM パリティエラー リセット	● 初期化対象フラグなし	● 初期化対象フラグなし
SRAM ECC エラー	_	◆ 初期化対象フラグなし
リセット		,533,123,33,7 7 7 10 C
_ · _ • ·	<u> </u>	<u>l</u>

項目	RA6T1	RA6T2
バスマスタ MPU エラー	● 初期化対象フラグなし	● 初期化対象フラグなし
リセット		
バススレーブ MPU エラー	● 初期化対象フラグなし	_
リセット		
スタックポインタエラー	● 初期化対象フラグなし	_
リセット		
TrustZone エラーリセット	_	● 初期化対象フラグなし
キャッシュパリティエラー	_	● 初期化対象フラグなし
リセット		
ディープソフトウェア	● 独立ウォッチドッグタイマリセット検	● 独立ウォッチドッグタイマリセット検
スタンバイリセット	出フラグ(RSTSR1.IWDTRF)	出フラグ(RSTSR1.IWDTRF)
(DEEPCUT[0] = 0)	● ウォッチドッグタイマリセット検出フラグ(RSTSR1.WDTRF)	● ウォッチドッグタイマリセット検出フ ラグ(RSTSR1.WDTRF)
	● ソフトウェアリセット検出フラグ (RSTSR1.SWRF)	● ソフトウェアリセット検出フラグ (RSTSR1.SWRF)
	SRAM パリティエラーリセット検出フラグ(RSTSR1.RPERF)	SRAM パリティエラーリセット検出フラグ(RSTSR1.RPERF)
		● SRAM ECC エラーリセット検出フラ
		グ(RSTSR1.REERF)
	● バススレーブ MPU エラーリセット検	
	出フラグ(RSTSR1.BUSSRF)	
	● バスマスタ MPU エラーリセット検出	● バスマスタ MPU エラーリセット検出
	フラグ(RSTSR1.BUSMRF)	フラグ(RSTSR1.BUSMRF)
	スタックポインタエラーリセット検出	
	フラグ(RSTSR1.SPERF)	
		TrustZone エラーリセット検出フラグ (RSTSR1.TZERF)
		● キャッシュパリティエラーリセット検 出フラグ(RSTSR1.CPERF)
ディープソフトウェア スタンバイリセット	● 独立ウォッチドッグタイマリセット検 出フラグ(RSTSR1.IWDTRF)	独立ウォッチドッグタイマリセット検 出フラグ(RSTSR1.IWDTRF)
(DEEPCUT[0] = 1)	ウォッチドッグタイマリセット検出フラグ(RSTSR1.WDTRF)	● ウォッチドッグタイマリセット検出フ ラグ(RSTSR1.WDTRF)
	● ソフトウェアリセット検出フラグ (RSTSR1.SWRF)	● ソフトウェアリセット検出フラグ (RSTSR1.SWRF)
	● SRAM パリティエラーリセット検出フ	● SRAM パリティエラーリセット検出フ
	ラグ(RSTSR1.RPERF)	ラグ(RSTSR1.RPERF) ● SRAM ECC エラーリセット検出フラ
		グ(RSTSR1.REERF)
	● バススレーブ MPU エラーリセット検	
	出フラグ(RSTSR1.BUSSRF)	
	● バスマスタ MPU エラーリセット検出	● バスマスタ MPU エラーリセット検出
	フラグ(RSTSR1.BUSMRF)	フラグ(RSTSR1.BUSMRF)
	• スタックポインタエラーリセット検出 フラグ(RSTSR1.SPERF)	
		TrustZone エラーリセット検出フラグ (RSTSR1.TZERF)
		● キャッシュパリティエラーリセット検 出フラグ(RSTSR1.CPERF)
ソフトウェアリセット	● 初期化対象フラグなし	■ 初期化対象フラグなし
/ / / / / / / / / / / / / / / / / / / /	▼70分に対象ノノノなし	▼「別物」山外家ノノノなし

表 2.4 リセット要因ごとの初期化対象モジュール関連レジスタ比較

項目	RA6T1	RA6T2
RES 端子リセット	-	独立ウォッチドッグタイマのレジスタ (IWDTRR、IWDTSR)
	 ウォッチドッグタイマのレジスタ (WDTRR、WDTCR、WDTSR、 WDTRCR、WDTCSTPR) 電圧監視機能1のレジスタ (LVD1CR0、LVCMPCR.LVD1E、 LVDLVLR.LVD1LVL、 LVD1CR1/LVD1SR) 	 ウォッチドッグタイマのレジスタ (WDTRR、WDTCR、WDTSR、 WDTRCR、WDTCSTPR) 電圧監視機能1のレジスタ (LVD1CR0、LVD1CMPCR、 LVD1CR1/LVD1SR)
	● 電圧監視機能 2 のレジスタ (LVD2CR0、LVCMPCR.LVD2E、 LVDLVLR.LVD2LVL、 LVD2CR1/LVD2SR)	 電圧監視機能2のレジスタ (LVD2CR0、LVD2CMPCR、 LVD2CR1/LVD2SR)
	LOCO のレジスタ (LOCOCR)	● LOCO レジスタ(LOCOCR)
	● MOSC のレジスタ(MOMCR)	● MOSC レジスタ (MOMCR)
	● MPU のレジスタ	 バス、MPU および TrustZone エラー レジスタ (BUS_ERROR_ADDRESS レジスタ、BUS_ERROR_STATUS レ ジスタ) (注4)
	● 端子状態(XCIN/XCOUT 端子以外)	● 端子状態
	● 低消費電力機能のレジスタ (DPSBYCR、DPSIER0~ DPSIER3、DPSIFR0~DPSIFR3、 DPSIEGR0~DPSIEGR2)	● 低消費電力機能のレジスタ (DPSBYCR、DPSIER0~ DPSIER2、DPSIFR0~DPSIFR2、 DPSIEGR0~DPSIEGR2)
		 セキュリティ属性のレジスタ (CPUDSAR、RSTSAR、LVDSAR、 CGFSAR、LPMSAR、DPFSAR、 ICUSARX、BUSSARA、BUSSARB、 CSAR、MMPUSARA、MMPUSARB、 DMACSAR、DTCSAR、ELCSARA、 ELCSARB、PMSAR、SRAMSAR、 STBRAMSAR、FSAR、PSARB、 PSARC、PSARD、PSARE、 MSSAR、TZFSAR)
	 その他レジスタ ^(注1) 、CPU、および 内部状態 	● その他レジスタ ^(注 2) 、CPU、および 内部状態
パワーオンリセット		● 独立ウォッチドッグタイマのレジスタ (IWDTRR、IWDTSR)
	● ウォッチドッグタイマのレジスタ (WDTRR、WDTCR、WDTSR、 WDTRCR、WDTCSTPR)	● ウォッチドッグタイマのレジスタ (WDTRR、WDTCR、WDTSR、 WDTRCR、WDTCSTPR)
	 電圧監視機能1のレジスタ (LVD1CR0、LVCMPCR.LVD1E、 LVDLVLR.LVD1LVL、 LVD1CR1/LVD1SR) 	 電圧監視機能1のレジスタ (LVD1CR0、LVD1CMPCR、 LVD1CR1/LVD1SR)
	 電圧監視機能2のレジスタ (LVD2CR0、LVCMPCR.LVD2E、 LVDLVLR.LVD2LVL、 LVD2CR1/LVD2SR) 	● 電圧監視機能 2 のレジスタ (LVD2CR0、LVD2CMPCR、 LVD2CR1/LVD2SR)
	SOSC のレジスタ (SOSCCR)	

項目	RA6T1	RA6T2
パワーオンリセット	● LOCO のレジスタ(LOCOCR、	● LOCO レジスタ(LOCOCR、
	LOCOUTCR) • MOSC のレジスタ (MOMCR)	LOCOUTCR) • MOSC レジスタ (MOMCR)
	AGT のレジスタ (MONICR)	WIOSC DDX (WIOWICK)
	● MPUのレジスタ	バス、MPU および TrustZone エラー
	IVII O O) D D D D	レジスタ(BUS ERROR ADDRESS
		レジスタ、BUS_ERROR_STATUS レ
		ジスタ) ^(注 4)
	● 端子状態(XCIN/XCOUT 端子以外)	● 端子状態
	 低消費電力機能のレジスタ (DPSBYCR、DPSIER0~ DPSIER3、DPSIFR0~DPSIFR3、 DPSIEGR0~DPSIEGR2) 	 低消費電力機能のレジスタ (DPSBYCR、DPSIER0~ DPSIER2、DPSIFR0~DPSIFR2、 DPSIEGR0~DPSIEGR2、 SYOCDCR)
		 セキュリティ属性のレジスタ (CPUDSAR、RSTSAR、LVDSAR、 CGFSAR、LPMSAR、DPFSAR、 ICUSARX、BUSSARA、BUSSARB、 CSAR、MMPUSARA、MMPUSARB、 DMACSAR、DTCSAR、ELCSARA、 ELCSARB、PMSAR、SRAMSAR、 STBRAMSAR、FSAR、PSARB、 PSARC、PSARD、PSARE、 MSSAR、TZFSAR)
	 その他レジスタ ^(注1) 、CPU、および 内部状態 	 その他レジスタ ^(注2) 、CPU、および 内部状態
独立ウォッチドッグタイマ リセット		独立ウォッチドッグタイマのレジスタ (IWDTRR、IWDTSR)
	● ウォッチドッグタイマのレジスタ (WDTRR、WDTCR、WDTSR、 WDTRCR、WDTCSTPR)	● ウォッチドッグタイマのレジスタ (WDTRR、WDTCR、WDTSR、 WDTRCR、WDTCSTPR)
	 電圧監視機能1のレジスタ (LVD1CR0、LVCMPCR.LVD1E、 LVDLVLR.LVD1LVL、 LVD1CR1/LVD1SR) 	 電圧監視機能 1 のレジスタ (LVD1CR0、LVD1CMPCR、 LVD1CR1/LVD1SR)
	 電圧監視機能2のレジスタ (LVD2CR0、LVCMPCR.LVD2E、 LVDLVLR.LVD2LVL、 LVD2CR1/LVD2SR) 	● 電圧監視機能 2 のレジスタ (LVD2CR0、LVD2CMPCR、 LVD2CR1/LVD2SR)
	● LOCO のレジスタ(LOCOCR)	● LOCO レジスタ(LOCOCR)
	MOSC のレジスタ(MOMCR)	● MOSC レジスタ (MOMCR)
	● MPU のレジスタ	 バス、MPU および TrustZone エラー レジスタ (BUS_ERROR_ADDRESS レジスタ、BUS_ERROR_STATUS レ ジスタ) (注4)
	● 端子状態(XCIN/XCOUT 端子以外)	● 端子状態
	 低消費電力機能のレジスタ (DPSBYCR、DPSIER0~ DPSIER3、DPSIFR0~DPSIFR3、 DPSIEGR0~DPSIEGR2) 	 低消費電力機能のレジスタ (DPSBYCR、DPSIER0~ DPSIER2、DPSIFR0~DPSIFR2、 DPSIEGR0~DPSIEGR2)

項目	RA6T1	RA6T2
独立ウォッチドッグタイマ リセット		 セキュリティ属性のレジスタ (CPUDSAR、RSTSAR、LVDSAR、 CGFSAR、LPMSAR、DPFSAR、 ICUSARX、BUSSARA、BUSSARB、 CSAR、MMPUSARA、MMPUSARB、 DMACSAR、DTCSAR、ELCSARA、 ELCSARB、PMSAR、SRAMSAR、 STBRAMSAR、FSAR、PSARB、 PSARC、PSARD、PSARE、 MSSAR、TZFSAR)
	その他レジスタ ^(注 1) 、CPU、および 内部状態	その他レジスタ ^(注2) 、CPU、および 内部状態
ウォッチドッグタイマリセット	 ウォッチドッグタイマのレジスタ (WDTRR、WDTCR、WDTSR、 WDTRCR、WDTCSTPR) 電圧監視機能1のレジスタ (LVD1CR0、LVCMPCR.LVD1E、 LVDLVLR.LVD1LVL、 LVD1CR1/LVD1SR) 電圧監視機能2のレジスタ (LVD2CR0、LVCMPCR.LVD2E、 LVDLVLR.LVD2LVL、 LVD2CR1/LVD2SR) LOCOのレジスタ (LOCOCR) MOSCのレジスタ (MOMCR) MPUのレジスタ 	 独立ウォッチドッグタイマのレジスタ (IWDTRR、IWDTSR) ウォッチドッグタイマのレジスタ (WDTRR、WDTCR、WDTSR、WDTRCR、WDTCSTPR) 電圧監視機能 1 のレジスタ (LVD1CR0、LVD1CMPCR、LVD1CR1/LVD1SR) 電圧監視機能 2 のレジスタ (LVD2CR0、LVD2CMPCR、LVD2CR1/LVD2SR) LOCO レジスタ (LOCOCR) MOSC レジスタ (MOMCR) バス、MPU および TrustZone エラーレジスタ (BUS_ERROR_ADDRESS レジスタ、BUS_ERROR_STATUS レジスタ) (注4)
	 端子状態 (XCIN/XCOUT 端子以外) 低消費電力機能のレジスタ (DPSBYCR、DPSIER0~ DPSIER3、DPSIFR0~DPSIFR3、 DPSIEGR0~DPSIEGR2) 	 端子状態 低消費電力機能のレジスタ (DPSBYCR、DPSIER0~ DPSIER2、DPSIFR0~DPSIFR2、DPSIEGR0~DPSIEGR2) セキュリティ属性のレジスタ (CPUDSAR、RSTSAR、LVDSAR、CGFSAR、LPMSAR、DPFSAR、ICUSARX、BUSSARA、BUSSARB、CSAR、MMPUSARB、DMACSAR、DTCSAR、ELCSARA、ELCSARA、ELCSARB、PMSAR、SRAMSAR、STBRAMSAR、FSAR、PSARB、PSARC、PSARD、PSARE、MSSAR、TZFSAR) その他レジスタ (注2)、CPU、および
	内部状態	内部状態

項目	RA6T1	RA6T2
電圧監視 0 リセット		● 独立ウォッチドッグタイマのレジスタ
	 ウォッチドッグタイマのレジスタ (WDTRR、WDTCR、WDTSR、 WDTRCR、WDTCSTPR) 電圧監視機能 1 のレジスタ (LVD1CR0、LVCMPCR.LVD1E、 LVDLVLR.LVD1LVL、 LVD1CR1/LVD1SR) 電圧監視機能 2 のレジスタ 	 (IWDTRR、IWDTSR) ウォッチドッグタイマのレジスタ (WDTRR、WDTCR、WDTSR、WDTRCR、WDTCSTPR) 電圧監視機能 1 のレジスタ (LVD1CR0、LVD1CMPCR、LVD1CR1/LVD1SR) 電圧監視機能 2 のレジスタ
	(LVD2CR0、LVCMPCR.LVD2E、 LVDLVLR.LVD2LVL、 LVD2CR1/LVD2SR) ■ LOCO のレジスタ(LOCOCR、	(LVD2CR0、LVD2CMPCR、 LVD2CR1/LVD2SR) ■ LOCOのレジスタ(LOCOCR、
	LOCOUTCR)	LOCOUTCR)
	MOSC のレジスタ (MOMCR)AGT のレジスタ	● MOSC レジスタ(MOMCR)
	● MPU のレジスタ	 バス、MPU および TrustZone エラー レジスタ (BUS_ERROR_ADDRESS レジスタ、BUS_ERROR_STATUS レ ジスタ) (注4)
	● 端子状態(XCIN/XCOUT 端子以外)	● 端子状態
	 低消費電力機能のレジスタ (DPSBYCR、DPSIER0~ DPSIER3、DPSIFR0~DPSIFR3、 DPSIEGR0~DPSIEGR2) 	低消費電力機能のレジスタ (DPSBYCR、DPSIER0~ DPSIER2、DPSIFR0~DPSIFR2、 DPSIEGR0~DPSIEGR2)
		 セキュリティ属性のレジスタ (CPUDSAR、RSTSAR、LVDSAR、 CGFSAR、LPMSAR、DPFSAR、 ICUSARX、BUSSARA、BUSSARB、 CSAR、MMPUSARA、MMPUSARB、 DMACSAR、DTCSAR、ELCSARA、 ELCSARB、PMSAR、SRAMSAR、 STBRAMSAR、FSAR、PSARB、 PSARC、PSARD、PSARE、 MSSAR、TZFSAR)
	 その他レジスタ ^(注 1) 、CPU、および 内部状態 	 その他レジスタ ^(注2) 、CPU、および 内部状態
電圧監視 1 リセット		● 独立ウォッチドッグタイマのレジスタ (IWDTRR、IWDTSR)
	● ウォッチドッグタイマのレジスタ (WDTRR、WDTCR、WDTSR、 WDTRCR、WDTCSTPR)	● ウォッチドッグタイマのレジスタ (WDTRR、WDTCR、WDTSR、 WDTRCR、WDTCSTPR)
	LOCO のレジスタ (LOCOCR、 LOCOUTCR)	LOCO のレジスタ (LOCOCR、 LOCOUTCR)
	MOSC のレジスタ (MOMCR)AGT のレジスタ	MOSC レジスタ (MOMCR)
	AGT のレジスタMPU のレジスタ	 バス、MPU および TrustZone エラー レジスタ (BUS_ERROR_ADDRESS レジスタ、BUS_ERROR_STATUS レ ジスタ) (注4)
	● 端子状態(XCIN/XCOUT 端子以外)	● 端子状態

項目	RA6T1	RA6T2
電圧監視 1 リセット	● 低消費電力機能のレジスタ (DPSBYCR、DPSIER0~ DPSIER3、DPSIFR0~DPSIFR3、 DPSIEGR0~DPSIEGR2)	 低消費電力機能のレジスタ (DPSBYCR、DPSIER0~ DPSIER2、DPSIFR0~DPSIFR2、DPSIEGR2) セキュリティ属性のレジスタ (CPUDSAR、RSTSAR、LVDSAR、CGFSAR、LPMSAR、DPFSAR、ICUSARX、BUSSARA、BUSSARB、CSAR、MMPUSARA、MMPUSARB、DMACSAR、DTCSAR、ELCSARA、ELCSARA、ELCSARB、PMSAR、SRAMSAR、STBRAMSAR、FSAR、PSARB、PSARC、PSARD、PSARE、MSSAR、TZFSAR)
	 その他レジスタ ^(注 1) 、CPU、および 内部状態 	 その他レジスタ ^(注2)、CPU、および 内部状態
電圧監視 2 リセット	 ウォッチドッグタイマのレジスタ (WDTRR、WDTCR、WDTSR、 WDTRCR、WDTCSTPR) LOCO のレジスタ (LOCOCR、 LOCOUTCR) MOSC のレジスタ (MOMCR) AGT のレジスタ MPU のレジスタ 低消費電力機能のレジスタ (DPSBYCR、DPSIER0~ DPSIER3、DPSIFR0~DPSIFR3、DPSIEGR0~DPSIEGR2) 	 独立ウォッチドッグタイマのレジスタ (IWDTRR、IWDTSR) ウォッチドッグタイマのレジスタ (WDTRR、WDTCR、WDTSR、WDTRCR、WDTCSTPR) LOCO のレジスタ (LOCOCR、LOCOUTCR) MOSC レジスタ (MOMCR) バス、MPU および TrustZone エラーレジスタ (BUS_ERROR_ADDRESS レジスタ、BUS_ERROR_STATUS レジスタ) (注4) 端子状態 低消費電力機能のレジスタ (DPSBYCR、DPSIER0~DPSIER2、DPSIFR0~DPSIFR2、DPSIEGR2) セキュリティ属性のレジスタ (CPUDSAR、RSTSAR、LVDSAR、CGFSAR、LPMSAR、DPFSAR、ICUSARX、BUSSARA、BUSSARB、CSAR、MMPUSARA、MMPUSARB、DMACSAR、DTCSAR、ELCSARA、ELCSARA、ELCSARB、PmSAR、SRAMSAR、
	 その他レジスタ (注 1) 、CPU、および 内部状態 	PSARC、PSARD、PSARE、 MSSAR、TZFSAR) ● その他レジスタ ^(注 2) 、CPU、および 内部状態
SRAM パリティエラー リセット	 ウォッチドッグタイマのレジスタ (WDTRR、WDTCR、WDTSR、 WDTRCR、WDTCSTPR) LOCO のレジスタ (LOCOCR) 	 独立ウォッチドッグタイマのレジスタ (IWDTRR、IWDTSR) ウォッチドッグタイマのレジスタ (WDTRR、WDTCR、WDTSR、 WDTRCR、WDTCSTPR) LOCO のレジスタ (LOCOCR)

項目	RA6T1	RA6T2
SRAM パリティエラー	MOSC のレジスタ(MOMCR)	● MOSC レジスタ(MOMCR)
リセット	● MPU のレジスタ	 バス、MPU および TrustZone エラー レジスタ (BUS_ERROR_ADDRESS レジスタ、BUS_ERROR_STATUS レ ジスタ) (注4)
	● 端子状態(XCIN/XCOUT 端子以外)	● 端子状態
	● 低消費電力機能のレジスタ (DPSBYCR、DPSIER0~ DPSIER3、DPSIFR0~DPSIFR3、 DPSIEGR0~DPSIEGR2)	● 低消費電力機能のレジスタ (DPSBYCR、DPSIER0~ DPSIER2、DPSIFR0~DPSIFR2、 DPSIEGR0~DPSIEGR2)
		 セキュリティ属性のレジスタ (CPUDSAR、RSTSAR、LVDSAR、 CGFSAR、LPMSAR、DPFSAR、 ICUSARX、BUSSARA、BUSSARB、 CSAR、MMPUSARA、MMPUSARB、 DMACSAR、DTCSAR、ELCSARA、 ELCSARB、PmSAR、SRAMSAR、 STBRAMSAR、FSAR、PSARB、 PSARC、PSARD、PSARE、 MSSAR、TZFSAR)
	● その他レジスタ ^(注 1) 、CPU、および 内部状態	● その他レジスタ ^(注2) 、CPU、および 内部状態
SRAM ECC エラー リセット	_	● 独立ウォッチドッグタイマのレジスタ (IWDTRR、IWDTSR)
		● ウォッチドッグタイマのレジスタ (WDTRR、WDTCR、WDTSR、 WDTRCR、WDTCSTPR)
		LOCOのレジスタ (LOCOCR)
		● MOSC レジスタ(MOMCR)
		 バス、MPU および TrustZone エラー レジスタ (BUS_ERROR_ADDRESS レジスタ、BUS_ERROR_STATUS レ ジスタ) (注4)
		● 端子状態
		 低消費電力機能のレジスタ (DPSBYCR、DPSIER0~ DPSIER2、DPSIFR0~DPSIFR2、
		DPSIEGR0∼DPSIEGR2) ■ セキュリティ属性のレジスタ (CPUDSAR、RSTSAR、LVDSAR、
		CGFSAR, LPMSAR, DPFSAR, ICUSARX, BUSSARA, BUSSARB, CSAR, MMPUSARA, MMPUSARB, DMACSAR, DTCSAR, ELCSARA, ELCSARB, PMSAR, SRAMSAR, STBRAMSAR, FSAR, PSARB, PSARC, PSARD, PSARE, MSSAR, TZFSAR)
		● その他レジスタ ^(注 2) 、CPU、および 内部状態
バスマスタ MPU エラー リセット		独立ウォッチドッグタイマのレジスタ (IWDTRR、IWDTSR)

項目	RA6T1	RA6T2
バスマスタ MPU エラー	● ウォッチドッグタイマのレジスタ	● ウォッチドッグタイマのレジスタ
リセット	(WDTRR, WDTCR, WDTSR, WDTRCR, WDTCSTPR)	(WDTRR, WDTCR, WDTSR, WDTRCR, WDTCSTPR)
	LOCOのレジスタ (LOCOCR)	LOCOのレジスタ (LOCOCR)
	MOSC のレジスタ(MOMCR)	MOSC レジスタ (MOMCR)
	● 端子状態(XCIN/XCOUT 端子以外)	● 端子状態
	 低消費電力機能のレジスタ (DPSBYCR、DPSIER0~ DPSIER3、DPSIFR0~DPSIFR3、 DPSIEGR0~DPSIEGR2) 	 低消費電力機能のレジスタ (DPSBYCR、DPSIER0~ DPSIER2、DPSIFR0~DPSIFR2、 DPSIEGR0~DPSIEGR2)
		 セキュリティ属性のレジスタ (CPUDSAR、RSTSAR、LVDSAR、 CGFSAR、LPMSAR、DPFSAR、 ICUSARX、BUSSARA、BUSSARB、 CSAR、MMPUSARA、MMPUSARB、 DMACSAR、DTCSAR、ELCSARA、 ELCSARB、PmSAR、SRAMSAR、 STBRAMSAR、FSAR、PSARB、 PSARC、PSARD、PSARE、 MSSAR、TZFSAR)
	 その他レジスタ ^(注 1) 、CPU、および 内部状態 	● その他レジスタ ^(注 2) 、CPU、および 内部状態
バススレーブ MPU エラー リセット	ウォッチドッグタイマのレジスタ (WDTRR、WDTCR、WDTSR、 WDTRCR、WDTCSTPR)	_
	LOCO のレジスタ (LOCOCR)	
	MOSC のレジスタ(MOMCR)	
	● 端子状態(XCIN/XCOUT 端子以外)	
	 低消費電力機能のレジスタ (DPSBYCR、DPSIER0~ DPSIER3、DPSIFR0~DPSIFR3、 DPSIEGR0~DPSIEGR2) 	
	その他レジスタ ^(注 1) 、CPU、および 内部状態	
スタックポインタエラー リセット	ウォッチドッグタイマのレジスタ (WDTRR、WDTCR、WDTSR、	_
	WDTRCR、WDTCSTPR)	
	LOCO のレジスタ (LOCOCR)	
	MOSC のレジスタ(MOMCR) THE (YOR) YOR THE TOTAL	
	端子状態(XCIN/XCOUT 端子以外)低消費電力機能のレジスタ	
	(DPSBYCR, DPSIER0~ DPSIER3, DPSIFR0~DPSIFR3,	
	DPSIEGR0~DPSIEGR2) • その他レジスタ ^(注1) 、CPU、および	
TrustZone エラーリセット	内部状態 —	● 独立ウォッチドッグタイマのレジスタ
		(IWDTRR、IWDTSR)・ ウォッチドッグタイマのレジスタ (WDTRR、WDTCR、WDTSR、 WDTRCR、WDTCSTPR)
		LOCO のレジスタ (LOCOCR)

項目	RA6T1	RA6T2
TrustZone エラーリセット	_	• MOSC レジスタ(MOMCR)
		● 端子状態
		• 低消費電力機能のレジスタ
		(DPSBYCR、DPSIER0~ DPSIER2、DPSIFR0~DPSIFR2、
		DPSIEGR0~DPSIEGR2)
		 セキュリティ属性のレジスタ (CPUDSAR、RSTSAR、LVDSAR、 CGFSAR、LPMSAR、DPFSAR、
		ICUSARX, BUSSARA, BUSSARB, CSAR, MMPUSARA, MMPUSARA, MMPUSARB,
		DMACSAR, DTCSAR, ELCSARA,
		ELCSARB, PmSAR, SRAMSAR, STBRAMSAR, FSAR, PSARB, PSARC, PSARD, PSARE,
		MSSAR、TZFSAR)
		その他レジスタ ^(注2) 、CPU、および 内部状態
キャッシュパリティエラー リセット		● 独立ウォッチドッグタイマのレジスタ (IWDTRR、IWDTSR)
		● ウォッチドッグタイマのレジスタ (WDTRR、WDTCR、WDTSR、 WDTRCR、WDTCSTPR)
		• LOCOのレジスタ(LOCOCR)
		MOSC レジスタ (MOMCR)
		● 端子状態
		低消費電力機能のレジスタ (DPSBYCR、DPSIER0~ DPSIER2、DPSIFR0~DPSIFR2、 DPSIEGR0~DPSIEGR2)
		 セキュリティ属性のレジスタ (CPUDSAR、RSTSAR、LVDSAR、 CGFSAR、LPMSAR、DPFSAR、 ICUSARX、BUSSARA、BUSSARB、 CSAR、MMPUSARA、MMPUSARB、 DMACSAR、DTCSAR、ELCSARA、 ELCSARB、PMSAR、SRAMSAR、 STBRAMSAR、FSAR、PSARB、 PSARC、PSARD、PSARE、 MSSAR、TZFSAR)
		その他レジスタ ^(注2) 、CPU、および 内部状態
ディープソフトウェア		独立ウォッチドッグタイマのレジスタ
スタンバイリセット		(IWDTRR、IWDTSR)
(DEEPCUT[0] = 0)	● ウォッチドッグタイマのレジスタ (WDTRR、WDTCR、WDTSR、	● ウォッチドッグタイマのレジスタ (WDTRR、WDTCR、WDTSR、
	WDTRCR, WDTCSTPR)	WDTRCR、WDTCK、WDTCK、WDTCK、WDTCK、WDTCK、WDTCSTPR)
	● 電圧監視機能1のレジスタ	● 電圧監視機能 1 のレジスタ
	(LVD1CR1/LVD1SR)	(LVD1CR1/LVD1SR)
	● 電圧監視機能 2 のレジスタ (LVD2CR1/LVD2SR)	● 電圧監視機能 2 のレジスタ (LVD2CR1/LVD2SR)
	● LOCO のレジスタ(LOCOCR)	● LOCO レジスタ(LOCOCR)

項目	RA6T1	RA6T2
ディープソフトウェア	MPU のレジスタ	バス、MPU および TrustZone エラー
スタンバイリセット		レジスタ(BUS_ERROR_ADDRESS
(DEEPCUT[0] = 0)		レジスタ、BUS_ERROR_STATUS レ ジスタ) ^(注 4)
	● 端子状態(XCIN/XCOUT 端子以外) ^(注3)	● 端子状態 ^(注3)
		 セキュリティ属性のレジスタ (CPUDSAR、RSTSAR、LVDSAR、 CGFSAR、LPMSAR、DPFSAR、 ICUSARX、BUSSARA、BUSSARB、 CSAR、MMPUSARA、MMPUSARB、 DMACSAR、DTCSAR、ELCSARA、 ELCSARB、PMSAR、SRAMSAR、 STBRAMSAR、FSAR、PSARB、 PSARC、PSARD、PSARE、 MSSAR、TZFSAR)
	● その他レジスタ ^(注 1) 、CPU、および 内部状態	● その他レジスタ ^(注2) 、CPU、および 内部状態
ディープソフトウェア スタンバイリセット		● 独立ウォッチドッグタイマのレジスタ (IWDTRR、IWDTSR)
(DEEPCUT[0] = 1)	● ウォッチドッグタイマのレジスタ (WDTRR、WDTCR、WDTSR、 WDTRCR、WDTCSTPR)	● ウォッチドッグタイマのレジスタ (WDTRR、WDTCR、WDTSR、 WDTRCR、WDTCSTPR)
	● 電圧監視機能 1 のレジスタ (LVD1CR1/LVD1SR)	● 電圧監視機能 1 のレジスタ (LVD1CR1/LVD1SR)
	● 電圧監視機能 2 のレジスタ (LVD2CR1/LVD2SR)	● 電圧監視機能 2 のレジスタ (LVD2CR1/LVD2SR)
	● LOCO レジスタ(LOCOCR、 LOCOUTCR)	LOCO レジスタ (LOCOCR、 LOCOUTCR)
	● AGT のレジスタ	
	● MPU のレジスタ	 バス、MPU および TrustZone エラー レジスタ (BUS_ERROR_ADDRESS レジスタ、BUS_ERROR_STATUS レ ジスタ) (注4)
	● 端子状態(XCIN/XCOUT 端子以外) ^(注3)	● 端子状態 ^(注3)
		 セキュリティ属性のレジスタ (CPUDSAR、RSTSAR、LVDSAR、 CGFSAR、LPMSAR、DPFSAR、 ICUSARX、BUSSARA、BUSSARB、 CSAR、MMPUSARA、MMPUSARB、 DMACSAR、DTCSAR、ELCSARA、 ELCSARB、PMSAR、SRAMSAR、 STBRAMSAR、FSAR、PSARB、 PSARC、PSARD、PSARE、 MSSAR、TZFSAR)
	 その他レジスタ ^(注 1) 、CPU、および 内部状態 	 その他レジスタ ^(注2) 、CPU、および 内部状態
ソフトウェアリセット		独立ウォッチドッグタイマのレジスタ (IWDTRR、IWDTSR)
	● ウォッチドッグタイマのレジスタ (WDTRR、WDTCR、WDTSR、 WDTRCR、WDTCSTPR)	● ウォッチドッグタイマのレジスタ (WDTRR、WDTCR、WDTSR、 WDTRCR、WDTCSTPR)

項目	RA6T1	RA6T2
ソフトウェアリセット	• LOCO のレジスタ(LOCOCR)	• LOCO のレジスタ(LOCOCR)
	MOSC のレジスタ (MOMCR)	● MOSC レジスタ(MOMCR)
	● MPU のレジスタ	 バス、MPU および TrustZone エラー レジスタ (BUS_ERROR_ADDRESS レジスタ、BUS_ERROR_STATUS レ ジスタ) (注4)
	● 端子状態(XCIN/XCOUT 端子以外)	● 端子状態
	● 低消費電力機能のレジスタ (DPSBYCR、DPSIER0~ DPSIER3、DPSIFR0~DPSIFR3、 DPSIEGR0~DPSIEGR2)	● 低消費電力機能のレジスタ (DPSBYCR、DPSIER0~ DPSIER2、DPSIFR0~DPSIFR2、 DPSIEGR0~DPSIEGR2)
		 セキュリティ属性のレジスタ (CPUDSAR、RSTSAR、LVDSAR、 CGFSAR、LPMSAR、DPFSAR、 ICUSARX、BUSSARA、BUSSARB、 CSAR、MMPUSARA、MMPUSARB、 DMACSAR、DTCSAR、ELCSARA、 ELCSARB、PMSAR、SRAMSAR、 STBRAMSAR、FSAR、PSARB、 PSARC、PSARD、PSARE、 MSSAR、TZFSAR)
	● その他レジスタ ^(注 1) 、CPU、および 内部状態	● その他レジスタ ^(注2) 、CPU、および 内部状態

- 注1. ウォッチドッグタイマのレジスタ(WDTRR、WDTCR、WDTSR、WDTRCR、WDTCSTPR)、電圧監視機能 1 のレジスタ(LVD1CR0、LVCMPCR.LVD1E、LVDLVLR.LVD1LVL、LVD1CR1/LVD1SR)、電圧監視機能 2 のレジスタ(LVD2CR0、LVCMPCR.LVD2E、LVDLVLR.LVD2LVL、LVD2CR1/LVD2SR)、SOSC のレジスタ(SOSCCR、SOMCR)、LOCOのレジスタ(LOCOCR、LOCOUTCR)、MOSC のレジスタ(MOMCR)、AGT のレジスタ、MPUのレジスタ、端子状態(XCIN/XCOUT 端子以外)、端子状態(XCIN/XCOUT 端子)、低消費電力機能のレジスタ(DPSBYCR、DPSIER0~DPSIER3、DPSIFR0~DPSIFR3、DPSIEGR0~DPSIEGR2)以外のレジスタを意味します。
- 注2. 独立ウォッチドッグタイマのレジスタ(IWDTRR、IWDTSR)、ウォッチドッグタイマのレジスタ(WDTRR、WDTCR、WDTSR、WDTRCR、WDTCSTPR)、電圧監視機能 1 のレジスタ(LVD1CR0、LVD1CMPCR、LVD1CR1/LVD1SR)、電圧監視機能 2 のレジスタ(LVD2CR0、LVD2CMPCR、LVD2CR1/LVD2SR)、LOCO レジスタ(LOCOCR、LOCOUTCR)、MOSC レジスタ(MOMCR)、バス、MPU および TrustZone エラーレジスタ(BUS_ERROR_ADDRESS レジスタ、BUS_ERROR_STATUS レジスタ)、端子状態、低消費電力機能のレジスタ(DPSBYCR、DPSIER0~DPSIER2、DPSIFR0~DPSIEGR2、SYOCDCR)、セキュリティ属性のレジスタ(CPUDSAR、RSTSAR、LVDSAR、CGFSAR、LPMSAR、DPFSAR、ICUSARX、BUSSARA、BUSSARB、CSAR、MMPUSARA、MMPUSARB、DMACSAR、DTCSAR、ELCSARA、ELCSARB、PmSAR、SRAMSAR、STBRAMSAR、FSAR、PSARB、PSARC、PSARD、PSARE、MSSAR、TZFSAR)、以外のレジスタを意味します。
- 注3. DPSBYCR.IOKEEPの設定値に依存します。
- 注4. 一部の制御ビットは、いずれのリセットによっても初期化されません。

表 2.5 リセット発生時のクロックの状態比較

	項目	RA6T1		RA6T2
SOSC	有効/無効	POR 有効に初期化その他 リセット発生前に選択されていた状態を継続		
	駆動能力	● リセット発生前に選択されていた状態 を継続	_	
LOCO	有効/無効	● 有効に初期化	有	可効に初期化
	発振精度	 POR、LVD0、LVD1、LVD2/ディープソフトウェアスタンバイ (DEEPCUT[0] = 1) LOCOUTCR によるトリミング前の精度に初期化 (精度:±15%) その他 LOCOUTCR によってトリミングされた精度を継続 	つ ([初度 ● そし	POR、LVD0、LVD1、LVD2、ディー プソフトウェアスタンバイ DEEPCUT[0] = 1) 初期化(パワーオンによる調整前の精 ほ(精度: ±10%)) その他 OCOUTCR レジスタにより調整され :精度を継続

2.4 オプション設定メモリ

図 2.2 にオプション設定メモリの領域比較を、表 2.6 にオプション設定メモリ領域のプログラミング条件 比較を示します。




図 2.2 オプション設定メモリの領域比較

表 2.6 オプション設定メモリ領域のプログラミング条件比較

項目		RA6T1	RA6T2
セルフプログラミング	セキュア領域	_	セキュアアクセスにより発行され たプログラミングコマンド
	その他の領域	_	セキュアまたは非セキュアアクセ スにより発行されたプログラミン グコマンド
シリアル プログラミング	セキュア領域	_	デバイスライフサイクルが SSD の とき発行されたプログラミングコ マンド
	その他の領域	_	デバイスライフサイクルが SSD または NSECSD のとき発行されたプログラミングコマンド
オンチップデバッガ によるプログラミング	セキュア領域	_	デバッグレベルが DBG2 のとき発 行されたプログラミングコマンド
	その他の領域	_	デバッグレベルが DBG2 または DBG1 のとき発行されたプログラ ミングコマンド

2.5 低電圧検出回路

表 2.7~表 2.9 に低電圧検出回路の概要比較を示します。

表 2.7 低電圧検出回路(電圧監視 0)の概要比較

I	頁目	RA6T1 (LVD)	RA6T2 (LVD)
動作設定方法		OFS1 レジスタで設定	OFS1 レジスタで設定
監視対象		VCC 端子入力電圧	VCC 端子入力電圧
監視電圧		V _{det0}	V _{det0}
検出イベント		下降して V _{det0} を通過	下降して V _{det0} を通過
検出電圧		OFS1.VDSEL0[1:0]ビットで 3 レベルか ら選択可能	OFS1.VDSEL[1:0]ビットで 3 レベルから 選択可能
モニタフラグ		なし	なし
電圧検出時	リセット	電圧監視 0 リセット	電圧監視 0 リセット
の処理		V _{det0} >VCC でリセット。	V _{det0} >VCC でリセット。
		VCC>V _{det0} の一定時間後に CPU 動作再 開	VCC>V _{det0} の一定時間後に CPU 動作再 開
	割り込み	なし	なし
デジタル フィルタ	有効/無効の 切り替え	デジタルフィルタ機能なし	デジタルフィルタ機能なし
	サンプリング 時間	_	_
イベントリング	ク機能	なし	なし
TrustZone フィ	ィルタ	_	_

表 2.8 低電圧検出回路(電圧監視 1)の概要比較

I	頁目	RA6T1 (LVD)	RA6T2 (LVD)
動作設定方法		LVD のレジスタで設定	LVD のレジスタで設定
監視対象		VCC 端子入力電圧	VCC 端子入力電圧
監視電圧		V _{det1}	V _{det1}
検出イベント		上昇または下降して V _{det1} を通過	上昇または下降して V _{det1} を通過
検出電圧		LVDLVLR.LVD1LVL[4:0]ビットで 3 レベ ルから選択可能	LVD1CMPCR.LVD1LVL[4:0]ビットで 3 レベルから選択可能
モニタフラグ		LVD1SR.MON フラグ: 電圧が V _{det1} より 高いか低いかを監視	LVD1SR.MON フラグ: 電圧が V _{det1} より 高いか低いかを監視
		LVD1SR.DET フラグ:V _{det1} 通過検出	LVD1SR.DET フラグ:V _{det1} 通過検出
電圧検出時	リセット	電圧監視 1 リセット	電圧監視 1 リセット
の処理		V _{det1} >VCC でリセット。	V _{det1} >VCC でリセット。
		CPU 動作再開タイミングとして、VCC	CPU 動作再開タイミングとして、VCC
		>V _{det1} の一定時間後、または V _{det1} >	>V _{det1} の一定時間後、または V _{det1} >
		VCC の一定時間後を選択可能	VCC の一定時間後を選択可能
	割り込み	電圧監視1割り込み	電圧監視1割り込み
		ノンマスカブル割り込み、またはマスカ	ノンマスカブル割り込み、またはマスカ
		ブル割り込みを選択可能	ブル割り込みを選択可能
		V _{det1} >VCC または VCC>V _{det1} のとき割	V _{det1} >VCC および VCC>V _{det1} の両方、
		り込み要求	またはどちらかのとき割り込み要求

項目		RA6T1 (LVD)	RA6T2 (LVD)
デジタル	有効/無効の	あり	あり
フィルタ	切り替え		
	サンプリング	LOCO の n 分周×2(n:2、4、8、16)	LOCO クロックの n 分周×2(n : 2、
	時間		4、8、16)
イベントリン	ク機能	あり	あり
		V _{det1} 通過検出時にイベント信号出力	V _{det1} 通過検出時にイベント信号出力
TrustZone フィルタ		_	セキュリティ属性は各レジスタに対して
			設定可能

表 2.9 低電圧検出回路(電圧監視 2)の概要比較

Ī	頁目	RA6T1 (LVD)	RA6T2 (LVD)
動作設定方法		LVD のレジスタで設定	LVD のレジスタで設定
監視対象		VCC 端子入力電圧	VCC 端子入力電圧
監視電圧		V _{det2}	V _{det2}
検出イベント		上昇または下降して Vdet2 を通過	上昇または下降して V _{det2} を通過
検出電圧		LVDLVLR.LVD2LVL[2:0]ビットで 3 レベ	LVD2CMPCR.LVD2LVL[2:0]ビットで 3
		ルから選択可能	レベルから選択可能
モニタフラグ		LVD2SR.MON フラグ:電圧が V _{det2} より	LVD2SR.MON フラグ:電圧が V _{det2} より
		高いか低いかを監視	高いか低いかを監視
		LVD2SR.DET フラグ:V _{det2} 通過検出	LVD2SR.DET フラグ:V _{det2} 通過検出
電圧検出時	リセット	電圧監視2リセット	電圧監視2リセット
の処理		V _{det2} >VCC でリセット。	V _{det2} >VCC でリセット。
		CPU 動作再開タイミングとして、VCC	CPU 動作再開タイミングとして、VCC
		>V _{det2} の一定時間後、または V _{det2} >	>V _{det2} の一定時間後、または V _{det2} >
		VCC の一定時間後を選択可能	VCC の一定時間後を選択可能
	割り込み	電圧監視2割り込み	電圧監視2割り込み
		ノンマスカブル割り込み、またはマスカ	ノンマスカブル割り込み、またはマスカ
		ブル割り込みを選択可能	ブル割り込みを選択可能
		V _{det2} >VCC または VCC>V _{det2} のとき割	V _{det2} >VCC および VCC>V _{det2} の両方、
		り込み要求	またはどちらかのとき割り込み要求
デジタル	有効/無効の	あり	あり
フィルタ	切り替え		
	サンプリング	LOCO の n 分周×2(n:2、4、8、16)	LOCO クロックの n 分周×2(n:2、
	時間		4、8、16)
イベントリング	ク機能	あり	あり
		V _{det2} 通過検出時にイベント信号出力	V _{det2} 通過検出時にイベント信号出力
TrustZone フィ	ィルタ	_	セキュリティ属性は各レジスタに対して
			設定可能

2.6 クロック発生回路

表 2.10 にクロック発生回路(クロックソース)の概要比較を、表 2.11 にクロック発生回路(内部クロック)の概要比較を示します。

表 2.10 クロック発生回路(クロックソース)の概要比較

	項目	RA6T1	RA6T2
メインクロック	発振子周波数	8~24MHz	8MHz~24MHz
発振器 (MOSC)	外部クロック	最大 24MHz	最高 24MHz
	入力周波数		
	外部発振子または	セラミック発振子、水晶振動子	セラミック発振子、水晶振動子
	付加回路		
	接続端子	EXTAL, XTAL	EXTAL、XTAL
	駆動能力切り替え	あり	あり
	発振停止検出機能	あり	あり
サブクロック	発振子周波数	32.768kHz	_
発振器(SOSC)	外部発振子または付加回 路	水晶振動子	_
	接続端子	XCIN, XCOUT	_
	駆動能力切り替え	あり	_
PLL 回路	入力クロックソース	MOSC, HOCO	MOSC, HOCO
	入力分周比	1、2、3 分周から選択可能	1、2、3 分周から選択可能
	入力周波数	8~24MHz	8MHz~24MHz
	逓倍比	10~30 逓倍から選択可能	10~30 逓倍から選択可能
		(0.5 ステップ単位)	(0.5 ステップ単位)
	PLL 出力周波数	120~240MHz	120MHz~240MHz
PLL2 回路	入力クロックソース	_	MOSC, HOCO
	入力分周比	_	1、2、3 分周から選択可能
	入力周波数	_	8MHz~24MHz
	逓倍比	_	10~30 逓倍から選択可能
			(0.5 ステップ単位)
	PLL 出力周波数	_	120MHz~240MHz
高速オンチップ オシレータ	発振周波数	16、18、20MHz	16/18/20MHz
(HOCO)	ユーザトリミング	あり	あり
中速オンチップ オシレータ	発振周波数	8MHz	8MHz
(MOCO)	ユーザトリミング	あり	あり
低速オンチップ オシレータ	発振周波数	32.768kHz	32.768kHz
(LOCO)	ユーザトリミング	あり	あり
IWDT 専用	発振周波数	15kHz	15kHz
オンチップ			
オシレータ			
(IWDTLOCO)			
JTAG 用外部	入力クロック周波数	最大 25MHz	最高 25MHz
クロック入力			
(TCK)			
SWD 用外部	入力クロック周波数	最大 25MHz	最高 25MHz
クロック入力			
(SWCLK)			

表 2.11 クロック発生回路(内部クロック)の概要比較

	項目	RA6T1 ^{(注1) (注3)}	RA6T2 ^(注2) (注4)
システムクロック	クロックソース	MOSC, SOSC, HOCO,	MOSC/HOCO/MOCO/LOCO/PL
(ICLK)		MOCO, LOCO, PLL	L
	クロック供給	CPU、DTC、DMAC、フラッ	CPU、DTC、DMAC、フラッ
		シュ、SRAM	シュ、RAM、I/O ポート、
			TFU、IIRFA
	発振周波数	最大 120MHz	最高 240MHz
	分周比	1, 2, 4, 8, 16, 32, 64	1/2/4/8/16/32/64
周辺モジュール	クロックソース	MOSC, SOSC, HOCO,	MOSC/HOCO/MOCO/LOCO/PL
クロック A		MOCO, LOCO, PLL	L
(PCLKA)	クロック供給	周辺モジュール(SPI、SCI、	周辺モジュール(SCI、CANFD-
		SCE7、CRC、IrDA、GPT バス	RAM, CNECC, SPI, CRC,
		クロック) 	DOC、ADC、DAC12、SCE5、GPT bus clock、PDG、IIC)
	 発振周波数	最大 120MHz	最高 120MHz
	分周比	1, 2, 4, 8, 16, 32, 64	1/2/4/8/16/32/64
周辺モジュール	クロックソース	MOSC, SOSC, HOCO,	MOSC/HOCO/MOCO/LOCO/PL
内屋 こクユール クロック B		MOCO, LOCO, PLL	L
(PCLKB)	クロック供給	周辺モジュール(IIC、DOC、	B辺モジュール(CAC、ELC、
,		CAC, CAN, DAC12, POEG,	POEG、WDT、IWDT、AGT、
		AGT、ELC、 <mark>I/O ポート、</mark>	CANFD、TSN、スタンバイ
		WDT, IWDT, ADC12, KINT,	SRAM, KINT, ACMPHS)
		ACMPHS、TSN)	
	発振周波数	最大 60MHz	最高 60MHz
	分周比	1, 2, 4, 8, 16, 32, 64	1/2/4/8/16/32/64
周辺モジュール	クロックソース	MOSC, SOSC, HOCO,	MOSC/HOCO/MOCO/LOCO/PL
クロック C		MOCO、LOCO、PLL	L
(PCLKC)	クロック供給	周辺モジュール(ADC12 変換ク ロック)	周辺モジュール(ADC)
	 発振周波数	最大 60MHz	最高 60MHz
	分周比	1, 2, 4, 8, 16, 32, 64	1/2/4/8/16/32/64
周辺モジュール	クロックソース	MOSC, SOSC, HOCO,	MOSC/HOCO/MOCO/LOCO/PL
クロック D		MOCO, LOCO, PLL	L
(PCLKD)	クロック供給	周辺モジュール(GPT カウント	周辺モジュール(GPT)
		クロック)	
	発振周波数	最大 120MHz	最高 120MHz
	分周比	1, 2, 4, 8, 16, 32, 64	1/2/4/8/16/32/64
フラッシュ	クロックソース	MOSC, SOSC, HOCO,	MOSC/HOCO/MOCO/LOCO/PL
インタフェース		MOCO, LOCO, PLL	L
クロック	クロック供給	フラッシュインタフェース	FlashIF
(FCLK)	発振周波数	4~60MHz (P/E)	4MHz~60MHz (P/E)
	0.571	最大 60MHz (読み出し)	最高 60MHz(読み出し)
	分周比	1, 2, 4, 8, 16, 32, 64	1/2/4/8/16/32/64
CANFD クロック	クロックソース	_	PLL/PLL2
(CANFDCLK)	クロック供給	_	CANFD
	発振周波数	_	最高 40MHz
	分周比	_	1/2/4/6/8
CAN クロック	クロックソース	MOSC	MOSC
(CANMCLK)	クロック供給	CAN	CANFD
	発振周波数	8~24MHz	8MHz~24MHz

		RA6T1 ^{(注1) (注3)}	RA6T2 ^{(注2) (注4)}
GPT 用周辺	クロックソース	_	MOSC/HOCO/MOCO/LOCO/PL
モジュール非同期			L/PLL2
クロック	クロック供給	_	GPT
(GPTCLK)		_	最高 200MHz
	分周比	_	1/2/4/6/8
IIC 用周辺	クロックソース	_	MOSC/HOCO/MOCO/LOCO/PL
モジュール非同期			L/PLL2
クロック	クロック供給	_	IIC
(IICCLK)	発振周波数	_	最高 200MHz
	分周比	_	1/2/4/6/8
SCI/SPI 用周辺	クロックソース	_	MOSC/HOCO/MOCO/LOCO/PL
モジュール非同期			L/PLL2
クロック	クロック供給	_	SCI, SPI
(SCISPICLK)	発振周波数	_	最高 120MHz
	分周比	_	1/2/4/6/8
AGT クロック	クロックソース	SOSC, LOCO	LOCO
(AGTSCLK,	クロック供給	AGT	AGT
AGTLCLK)	発振周波数	32.768kHz	32.768kHz
CAC メイン	クロックソース	MOSC	MOSC
クロック	クロック供給	CAC	CAC
(CACMCLK)	—————————————————————————————————————	最大 24MHz	最高 24MHz
CAC サブ	クロックソース	SOSC	_
クロック	クロック供給	CAC	_
(CACSCLK)		32.768kHz	_
CAC LOCO	クロックソース	LOCO	LOCO
クロック	クロック供給	CAC	CAC
(CACLCLK)	—————————————————————————————————————	32.768kHz	32.768kHz
CAC MOCO	クロックソース	MOCO	MOCO
クロック	クロック供給	CAC	CAC
(CACMOCLK)	発振周波数	8MHz	8MHz
CAC HOCO	クロックソース	HOCO	НОСО
クロック	クロック供給	CAC	CAC
(CACHCLK)	発振周波数	16、18、20MHz	16/18/20MHz
CAC IWDTLOCO	クロックソース	IWDTLOCO	IWDTLOCO
クロック	クロック供給	CAC	CAC
(CACILCLK)	発振周波数	15kHz	15kHz
IWDT クロック	クロックソース	IWDTLOCO	IWDTLOCO
(IWDTCLK)	クロック供給	IWDT	IWDT
	発振周波数	15kHz	15kHz
SysTick タイマ	クロックソース	LOCO	LOCO
クロック	クロック供給	SysTick タイマ	SysTick タイマ
(SYSTICCLK)	発振周波数	32.768kHz	32.768kHz
JTAG クロック	クロックソース	TCK 端子	TCK 端子
(JTAGTCK)	クロック供給	JTAG	JTAG
	発振周波数	最大 25MHz	最高 25MHz
	クロックソース	MOSC, SOSC, LOCO,	MOSC/LOCO/MOCO/HOCO
出力 (CLKOUT)		MOCO, HOCO	
	クロック供給	CLKOUT 端子	CLKOUT 端子
	発振周波数	最大 24MHz	最高 24MHz
İ	分周比	1, 2, 4, 8, 16, 32, 64, 128	

Nov.28.22

	項目	RA6T1 ^{(注1) (注3)}	RA6T2 ^{(注2) (注4)}
シリアルワイヤ	クロックソース	SWCLK 端子	SWCLK
クロック	クロック供給	OCD	OCD
(SWCLK)	発振周波数	最大 25MHz	最高 25MHz
トレースクロック	クロックソース	MOSC, SOSC, HOCO,	MOSC/HOCO/MOCO/LOCO/PL
(TRCLK)		MOCO, LOCO, PLL	L
	クロック供給	CPU-OCD	CPU-OCD
	発振周波数	最大 60MHz	最高 120MHz
	分周比	1, 2, 4	1/2/4
TCLK 端子出力	クロックソース	TRCLK の 2 分周	TRCLK の 2 分周
(TCLK)	クロック供給	TCLK 端子	TCLK 端子
	発振周波数	最大 30MHz	最高 60MHz

- 注1. クロック周波数の設定に関する制限: ICLK≧PCLKA≧PCLKB、PCLKD≧PCLKA≧PCLKB クロック周波数比に関する制限(N:整数、最大 64): ICLK:FCLK = N:1、ICLK:PCLKA = N:1、ICLK:PCLKB = N:1、ICLK:PCLKC = N:1 または 1:N、ICLK:PCLKD = N:1 または 1:N A/D コンバータが有効な場合のクロック周波数比に関する制限: PCLKB:PCLKC = 1:1、1:2、1:4、2:1、4:1、または 8:1
- 注2. クロック周波数の設定に関する制限: ICLK≧PCLKA≧PCLKB、PCLKD≧PCLKA≧PCLKB、GPTCLK≧PCLKA、ICLK≧FCLK クロック周波数比に関する制限: (N は最大 64 の整数) ICLK:FCLK = N:1、ICLK:PCLKA = N:1、ICLK:PCLKB = N:1、ICLK:PCLKC = N:1 または 1:N、ICLK:PCLKD = N:1 または 1:N、ICLK:PCLKD = N:1 または 1:N、CANFD を用いる場合、クロック周波数比は、PCLKA:PCLKB = 2:1 に制限されます。
- 注3. PLL 基準クロックソースが HOCO の場合、PLL 逓倍の設定値は、HOCO 周波数(最小/最大値)を 考慮して 120~240MHz に設定する必要があります。
- 注4. HOCO 周波数を考慮し、PLL と PLL2 の逓倍は PLL、PLL2 の出力周波数範囲内としてください。 HOCO 周波数を考慮し、PLL と PLL2 入力の分周も PLL、PLL2 の入力周波数範囲内としてください。

2.7 クロック周波数精度測定回路

表 2.12 にクロック周波数精度測定回路の概要比較を示します。

表 2.12 クロック周波数精度測定回路の概要比較

項目	RA6T1 (CAC)	RA6T2 (CAC)
測定対象	以下のクロックの周波数を測定可能	以下のクロックの周波数を測定可能
クロック	● メインクロック発振器	● メインクロック発振器
	● サブクロック発振器	
	HOCO クロック	HOCO クロック
	MOCO クロック	● MOCO クロック
	● LOCO クロック	● LOCO クロック
	● IWDTCLK クロック	● IWDT 専用クロック
	● 周辺モジュールクロック B(PCLKB)	● 周辺モジュールクロック B(PCLKB)
測定基準	以下のクロックを基準として使用可能	以下のクロックの周波数を測定基準とすること
クロック		が可能
	● 外部から CACREF 端子に入力したクロック	● CACREF 端子への外部クロック入力
	● メインクロック発振器	● メインクロック発振器
	● サブクロック発振器	
	● HOCO クロック	● HOCO クロック
	● MOCO クロック	● MOCO クロック
	● LOCO クロック	LOCO クロック
	● IWDTCLK クロック	● IWDT 専用クロック
	● 周辺モジュールクロック B(PCLKB)	● 周辺モジュールクロック B(PCLKB)
選択機能	デジタルフィルタ	デジタルフィルタ機能
割り込み要因	● 測定終了	● 測定終了割り込み
	● 周波数エラー	● 周波数エラー割り込み
	• オーバーフロー	● オーバーフロー割り込み
モジュール	モジュールストップ状態に設定して消費電力を	モジュールストップ状態への設定が可能
ストップ機能	削減	
TrustZone	_	セキュリティ属性の設定が可能
フィルタ		

2.8 低消費電力モード

表 2.13 に低消費電力モードの概要比較を、表 2.14~表 2.17 に各低消費電力モードの動作状態比較を、表 2.18~表 2.20 に各低消費電力モードを解除するための割り込み要因比較を示します。

表 2.13 低消費電力モードの概要比較

項目	RA6T1	RA6T2
クロックの切り	システムクロック(ICLK)、周辺モジュールク	システムクロック(ICLK)、周辺モジュールク
替えによる消費	ロック(PCLKA、PCLKB、PCLKC、	ロック(PCLKA、PCLKB、PCLKC、
電力の低減	PCLKD)、およびフラッシュインタフェースク	PCLKD)、およびフラッシュインタフェースク
	ロック(FCLK)に対して、個別に分周比を選	ロック(FCLK)に対して、個別に分周比を選
	択可能	択可能
モジュール	周辺モジュール機能を個別に停止可能	各周辺モジュールに対して、個別に機能停止が
ストップ		可能
低消費電力	• スリープモード	• スリープモード
モード	ソフトウェアスタンバイモード	ソフトウェアスタンバイモード
	• スヌーズモード	• スヌーズモード
	ディープソフトウェアスタンバイモード	ディープソフトウェアスタンバイモード
電力制御モード	動作周波数と動作電圧に応じて適切な動作電力	● 動作周波数に応じて適切な動作電力制御
	制御モードを選択することにより、通常モー	モードを選択することにより、通常モー
	ド、スリープモード、およびスヌーズモード時	ド、スリープモード、およびスヌーズモー
	の消費電力を低減することが可能	ド時の消費電力を低減することが可能
	3 つの動作電力制御モードが利用可能:	● 以下の2つの動作電力制御モードが利用可
		能
	High-speed モード	High-speed モード
	● Low-speed モード	Low-speed モード
	● Subosc-speed モード	
TrustZone	_	各レジスタに対してセキュリティ属性の設定が
フィルタ		可能

表 2.14 スリープモードの動作状態比較

項目	RA6T1	RA6T2
遷移条件	SBYCR.SSBY = 0 の状態で WFI	次の状態で WFI 命令:
	命令	SBYCR.SSBY = 0
解除方法	すべての割り込み。	すべての割り込み
	このモードで利用可能なすべての	このモードで利用可能なすべての
	リセット	リセット
割り込みによる解除後の状態	プログラム実行状態	プログラム実行状態
	(割り込み処理)	(割り込み処理)
リセットによる解除後の状態	リセット状態	リセット状態
メインクロック発振器	選択可能	選択可能
サブクロック発振器	選択可能	_
高速オンチップオシレータ	選択可能	選択可能
中速オンチップオシレータ	選択可能	選択可能
低速オンチップオシレータ	選択可能	選択可能
IWDT 専用オンチップオシレータ	選択可能 (注 1)	選択可能 (注 1)
PLL	選択可能	選択可能
PLL2	_	選択可能
発振停止検出機能	選択可能	選択可能
クロック/ブザー出力機能	選択可能	選択可能
CPU	停止 (保持)	停止 (保持)
RA6T1:SRAMHS	選択可能	選択可能
RA6T2:SRAMn (n=0)		
スタンバイ SRAM	_	選択可能
フラッシュメモリ	動作	動作
DMA コントローラ(DMAC)	選択可能	選択可能
データトランスファコントローラ(DTC)	選択可能	選択可能
ウォッチドッグタイマ(WDT)	選択可能 (注 1)	選択可能 (注 1)
独立ウォッチドッグタイマ(IWDT)	選択可能 (注 1)	選択可能 (注 1)
RA6T1:低消費電力非同期汎用タイマ	選択可能	選択可能
(AGTn, n=0, 1)		
RA6T2:非同期汎用タイマ		
(AGTn、n=0、1)		
12 ビット A/D コンバータ	選択可能	選択可能
RA6T1: (ADC12)		
RA6T2: (ADC)		
プログラマブルゲインアンプ(PGA)	選択可能 (注 2)	選択可能 ^(注3)
12 ビット D/A コンバータ(DAC12)	選択可能	選択可能
データ演算回路(DOC)	選択可能	選択可能
シリアルコミュニケーションインタフェー	選択可能	選択可能
ス (SCIO)		
シリアルコミュニケーションインタフェー	選択可能	選択可能
X		
RA6T1: (SCIn、n=1~4、8、9)		
RA6T2: (SCIn, n=1~4, 9)) 22 LD =7 Ab	722 LD 7 AV
12C バスインタフェース (IIC0)	選択可能	選択可能
I2C バスインタフェース (IIC1)	選択可能	選択可能
イベントリンクコントローラ (ELC)	選択可能	選択可能
高速アナログコンパレータ(ACMPHS0)	選択可能	選択可能

項目	RA6T1	RA6T2
高速アナログコンパレータ	選択可能	選択可能
RA6T1: (ACMPHSn, n=1~3, 4, 5)		
RA6T2: (ACMPHSn, n=1~3)		
IRQn 端子割り込み	選択可能	選択可能
RA6T1: (n=0~13)		
RA6T2: (n=0~13, 14, 15)		
NMI、IRQn-DS 端子割り込み	選択可能	選択可能
RA6T1: (n=0, 1, 4~12)		
RA6T2: (n=0, 1, 2, 3, 4~12, 13~15)		
キー割り込み機能 (KINT)	選択可能	選択可能
低電圧検出(LVD)	選択可能	選択可能
パワーオンリセット回路	動作	動作
その他の周辺モジュール	選択可能	選択可能
I/O ポート	動作	動作

- 注1. IWDT 専用オンチップ発振器および IWDT は、IWDT オートスタートモード時にオプション機能選択 レジスタ 0 (OFS0) の IWDT 停止制御ビット (IWDTSTPCTL) の設定により、動作または停止を選 択することが可能です。WDT は、WDT オートスタートモード時にオプション機能選択レジスタ 0 (OFS0) の WDT 停止制御ビット (WDTSTPCTL) の設定により、動作または停止を選択することが 可能です。
- 注2. プログラマブルゲインアンプを使用する場合、MSTPDn(n = 15、16)を0にする必要があります。
- 注3. プログラマブルゲインアンプを使用する場合、MSTPD16 ビットを 0 にしてください。

表 2.15 ソフトウェアスタンバイモードの動作状態比較

項目	RA6T1	RA6T2
遷移条件	SBYCR.SSBY = 1 かつ	次の状態で WFI 命令:
	DPSBYCR.DPSBY = 0 の状態で	SBYCR.SSBY = 1 および
	WFI 命令	DPSBYCR.DPSBY = 0
解除方法	表 2.18 に示す割り込み。	表 2.18 に示す割り込み。
	このモードで利用可能なすべての	このモードで利用可能なすべての
	リセット	リセット
割り込みによる解除後の状態	プログラム実行状態	プログラム実行状態
	(割り込み処理)	(割り込み処理)
リセットによる解除後の状態	リセット状態	リセット状態
メインクロック発振器	停止	停止
サブクロック発振器	選択可能	_
高速オンチップオシレータ	停止	停止
中速オンチップオシレータ	停止	停止
低速オンチップオシレータ	選択可能	選択可能
IWDT 専用オンチップオシレータ	選択可能 (注 1)	選択可能 (注 1)
PLL	停止	停止
PLL2	_	停止
発振停止検出機能	動作禁止	動作禁止
クロック/ブザー出力機能	選択可能 (注2)	選択可能 (注3)
CPU	停止(保持)	停止(保持)
RA6T1:SRAMHS	停止(保持)	停止(保持)
RA6T2:SRAMn (n=0)		
スタンバイ SRAM	_	停止(保持)
フラッシュメモリ	停止(保持)	停止(保持)
DMA コントローラ(DMAC)	停止(保持)	停止(保持)
データトランスファコントローラ(DTC)	停止(保持)	停止(保持)
ウォッチドッグタイマ(WDT)	停止(保持)	停止(保持)
独立ウォッチドッグタイマ(IWDT)	選択可能(注1)	選択可能 (注1)
RA6T1:低消費電力非同期汎用タイマ	選択可能 (注 4)	選択可能 (注5)
(AGTn、n=0、1)		
RA6T2:非同期汎用タイマ		
(AGTn, n=0, 1)		
12 ビット A/D コンバータ	停止(保持)	停止(保持)
RA6T1: (ADC12)		
RA6T2: (ADC)	 選択可能 ^(注 6)	/
プログラマブルゲインアンプ(PGA)		停止(保持)
12 ビット D/A コンバータ(DAC12) データ演算回路(DOC)	停止(保持)	停止(保持)
ナーダ演算回路(DOC) シリアルコミュニケーションインタフェー	停止(保持) 停止(保持)	停止(保持)
ス (SCIO)		停止(保持)
シリアルコミュニケーションインタフェー	停止(保持)	停止(保持)
	113 (1871)	1134 (1814)
RA6T1: (SCIn, n=1~4, 8, 9)		
RA6T2: (SCIn, n=1~4, 9)		
I2C バスインタフェース(IIC0)	選択可能 (注7)	選択可能 (注7)
I2C バスインタフェース(IIC1)	停止(保持)	停止(保持)
イベントリンクコントローラ(ELC)	停止(保持)	停止 (保持)
高速アナログコンパレータ(ACMPHS0)	選択可能 (注8)	停止(保持)
	~ " " " " " " " " " " " " " " " " " " "	12 VBI43/37

項目	RA6T1	RA6T2
高速アナログコンパレータ	選択可能 (注9)	停止(保持)
RA6T1: (ACMPHSn, n=1~3, 4, 5)		
RA6T2: (ACMPHSn, n=1~3)		
IRQn 端子割り込み	選択可能	選択可能
RA6T1: (n=0~13)		
RA6T2: (n=0~13, 14, 15)		
NMI、IRQn-DS 端子割り込み	選択可能	選択可能
RA6T1: (n=0, 1, 4~12)		
RA6T2: (n=0, 1, 2, 3, 4~12, 13~15)		
キー割り込み機能 (KINT)	選択可能	選択可能
低電圧検出(LVD)	選択可能	選択可能
パワーオンリセット回路	動作	動作
その他の周辺モジュール	停止(保持)	停止(保持)
I/O ポート	保持 ^(注 10)	保持

- 注1. IWDT 専用オンチップ発振器および IWDT は、IWDT オートスタートモード時にオプション機能選択 レジスタ 0 (OFS0) の IWDT 停止制御ビット (IWDTSTPCTL) の設定により、動作または停止を選 択することが可能です。WDT は、WDT オートスタートモード時にオプション機能選択レジスタ 0 (OFS0) の WDT 停止制御ビット (WDTSTPCTL) の設定により、動作または停止を選択することが 可能です。
- 注2. クロックアウトプットソース選択ビット(CKOCR.CKOSEL[2:0]) が 010b(LOCO) および 100b (SOSC) 以外の値に設定されている場合は停止します。
- 注3. クロック出力ソース選択ビット(CKOCR.CKOSEL[2:0])が 010b(LOCO)以外の値に設定されている場合は停止します。
- 注4. AGT0.AGTMR1.TCK[2:0]ビットで 100b(AGTLCLK)または 110b(AGTSCLK)が選択されている場合、AGT0 は動作可能です。
 AGT1.AGTMR1.TCK[2:0]ビットで 100b(AGTLCLK)、110b(AGTSCLK)、または 101b(AGT0 からのアンダーフローイベント信号)が選択されている場合、AGT1 は動作可能です。
 AGTn.AGTMR1.TCK[2:0]ビット(n = 0、1)で 100b(AGTLCLK)が選択されている場合、ディープソフトウェアスタンバイモードへ遷移する前に DPSBYCR.DEEPCUT[1:0]ビットを 00b にする必要があります。
- 注5. AGT0.AGTMR1.TCK[2:0]ビットで 100b(AGTLCLK)が選択されている場合、AGT0 は動作可能です。
 AGT1.AGTMR1.TCK[2:0]ビットで 100b(AGTLCLK)または 101(AGT0 からのアンダーフローイベント信号)が選択されている場合、AGT1 は動作可能です。
- 注6. プログラマブルゲインアンプを使用する場合、MSTPDn(n = 15、16)を0にする必要があります。
- 注7. IIC0 ウェイクアップ割り込みが利用可能です。
- 注8. CMPCTL.CSTEN ビットが 1 の場合、コンパレータ検出によるソフトウェアスタンバイモードの解除またはスヌーズモードへの遷移が可能です。
- 注9. VCOUT機能のみが許可されます。ACMPHSがデジタルフィルタを使用していない場合に、VCOUT端子は動作します。
- 注10. アドレスバスとバス制御信号(CS0、CS1、CS4~CS7、RD、WR0、および ALE)に対しては、出力状態を維持するか、またはハイインピーダンス状態へ変化するかを SBYCR.OPE ビットで選択可能です。

表 2.16 スヌーズモードの動作状態比較

項目	RA6T1	RA6T2
遷移条件	ソフトウェアスタンバイモードに	ソフトウェアスタンバイモードに
	おけるスヌーズ要求トリガ	おけるスヌーズ要求トリガ
	SNZCR.SNZE = 1	SNZCR.SNZE = 1.
解除方法	表 2.19 に示す割り込み。	表 2.19 に示す割り込み。
	このモードで利用可能なすべての	このモードで利用可能なすべての
	リセット	リセット
割り込みによる解除後の状態	プログラム実行状態	プログラム実行状態
	(割り込み処理)	(割り込み処理)
リセットによる解除後の状態	リセット状態	リセット状態
メインクロック発振器	選択可能 (注 1)	選択可能 (注2)
サブクロック発振器	選択可能	_
高速オンチップオシレータ	選択可能	選択可能
中速オンチップオシレータ	選択可能	選択可能
低速オンチップオシレータ	選択可能	選択可能
IWDT 専用オンチップオシレータ	選択可能 (注3)	選択可能 (注 3)
PLL	選択可能 (注 1)	選択可能 (注2)
PLL2	_	選択可能(注2)
発振停止検出機能	動作禁止	動作禁止
クロック/ブザー出力機能	選択可能	選択可能
CPU	停止 (保持)	停止(保持)
RA6T1:SRAMHS	選択可能	選択可能
RA6T2:SRAMn (n=0)		
スタンバイ SRAM	_	選択可能
フラッシュメモリ	停止(保持)	停止 (保持)
DMA コントローラ(DMAC)	動作禁止	動作禁止
データトランスファコントローラ(DTC)	選択可能	選択可能
ウォッチドッグタイマ(WDT)	停止 (保持)	停止 (保持)
独立ウォッチドッグタイマ(IWDT)	選択可能 (注 3)	選択可能 (注3)
RA6T1:低消費電力非同期汎用タイマ	選択可能 (注 4)	選択可能 (注5)
(AGTn、n=0、1)		
RA6T2:非同期汎用タイマ		
(AGTn、n=0、1)		
12 ビット A/D コンバータ	選択可能 (注 6)	選択可能 (注7)
RA6T1: (ADC12)		
RA6T2: (ADC)		
プログラマブルゲインアンプ(PGA)	選択可能 (注8)	選択可能 (注9)
12 ビット D/A コンバータ(DAC12)	選択可能	選択可能
データ演算回路(DOC)	選択可能	選択可能
シリアルコミュニケーションインタフェー	選択可能	選択可能
ス(SCIO)	(スヌーズモードへ遷移するため	(スヌーズモードに遷移するのに
	に RXD0 立ち下がりエッジが利用	RXD0 立ち下がりエッジが利用可
	可能)	能)
	(調歩同期式モード時のみ)	(調歩同期式モード時のみ)
\ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \		
シリアルコミュニケーションインタフェー	動作禁止 	動作禁止
Z PACTA: (SCIp. p. 1-:4 . 0. 0.)		
RA6T1: (SCIn, n=1~4, 8, 9)		
RA6T2: (SCIn, n=1~4, 9)		

項目	RA6T1	RA6T2
I2C バスインタフェース(IIC0)	選択可能 (注 11)	選択可能
		ウェイクアップ割り込みのみが利
		用可能 (注 11)
I2C バスインタフェース(IIC1)	動作禁止	動作禁止
イベントリンクコントローラ (ELC)	選択可能 (注 12)	選択可能 (注 12)
高速アナログコンパレータ(ACMPHS0)	選択可能	選択可能
	VCOUT 機能のみ ^(注 13)	VCOUT 機能のみ ^(注 14)
高速アナログコンパレータ	選択可能	選択可能
RA6T1: (ACMPHSn, n=1~3, 4, 5)	VCOUT 機能のみ ^(注 14)	VCOUT 機能のみ ^(注 14)
RA6T2: (ACMPHSn, n=1~3)		
IRQn 端子割り込み	選択可能	選択可能
RA6T1: (n=0~13)		
RA6T2: (n=0~13, 14, 15)		
NMI、IRQn-DS 端子割り込み	選択可能	選択可能
RA6T1: (n=0, 1, 4~12)		
RA6T2: (n=0, 1, 2, 3, 4~12, 13~15)		
キー割り込み機能 (KINT)	選択可能	選択可能
低電圧検出(LVD)	選択可能	選択可能
パワーオンリセット回路	動作	動作
その他の周辺モジュール	動作禁止	動作禁止
1/0 ポート	動作	動作

- 注1. スヌーズモードで SCIO を使用する場合、MOSCCR.MOSTP ビットと PLLCR.PLLSTP ビットは 1 でなければいけません。
- 注2. スヌーズモードで SCIO を使用する場合、MOSCCR.MOSTP ビット、PLLCR.PLLSTP ビット、PLL2CR.PLL2STP ビットは 1 でなければいけません。
- 注3. IWDT 専用オンチップ発振器および IWDT は、IWDT オートスタートモード時にオプション機能選択 レジスタ 0(OFS0)の IWDT 停止制御ビット(IWDTSTPCTL)の設定により、動作または停止を選 択することが可能です。WDT は、WDT オートスタートモード時にオプション機能選択レジスタ 0 (OFS0)の WDT 停止制御ビット(WDTSTPCTL)の設定により、動作または停止を選択することが 可能です。
- 注4. AGT0.AGTMR1.TCK[2:0]ビットで 100b(AGTLCLK)または 110b(AGTSCLK)が選択されている場合、AGT0 は動作可能です。
 AGT1.AGTMR1.TCK[2:0]ビットで 100b(AGTLCLK)、110b(AGTSCLK)、または 101b(AGT0からのアンダーフローイベント信号)が選択されている場合、AGT1 は動作可能です。
 AGTn.AGTMR1.TCK[2:0]ビット(n = 0、1)で 100b(AGTLCLK)が選択されている場合、ディープソフトウェアスタンバイモードへ遷移する前に DPSBYCR.DEEPCUT[1:0]ビットを 00b にする必要があります。
- 注5. AGT0.AGTMR1.TCK[2:0]ビットで 100b(AGTLCLK)が選択されている場合、AGT0 は動作可能です。
 - AGT1.AGTMR1.TCK[2:0]ビットで 100b(AGTLCLK)または 101(AGT0 からのアンダーフローイベント信号)が選択されている場合、AGT1 は動作可能です。
- 注6. スヌーズモードで 12 ビット A/D コンバータを使用する場合、ADCMPCR.CMPAE ビットおよび ADCMPCR.CMPBE ビットは 1 でなければいけません。
- 注7. スヌーズモードで 12 ビット A/D コンバータを使用する場合、ADCMPENR.CMPENn ビットを 1 にしてください。
- 注8. プログラマブルゲインアンプを使用する場合、MSTPDn(n=15、16)を0にする必要があります。
- 注9. プログラマブルゲインアンプを使用する場合、MSTPD16 ビットを 0 にしてください。
- 注10. SCIO のシリアル通信モードは、調歩同期式モードです。
- 注11. IIC0 ウェイクアップ割り込みが利用可能です。
- 注12. イベントは限定されます。
- 注13. CMPCTL0.CSTEN ビットが 1 の場合、コンパレータ検出によるソフトウェアスタンバイモードの解除またはスヌーズモードへの遷移が可能です。
- 注14. VCOUT機能のみが許可されます。ACMPHSがデジタルフィルタを使用していない場合に、VCOUT端子は動作します。

表 2.17 ディープソフトウェアスタンバイモードの動作状態比較

項目	RA6T1	RA6T2
遷移条件	SBYCR.SSBY = 1 かつ	次の状態で WFI 命令:
	DPSBYCR.DPSBY = 1 の状態で	SBYCR.SSBY = 1 および
	WFI 命令	DPSBYCR.DPSBY = 1
解除方法	表 2.20 に示す割り込み。	表 2.20 に示す割り込み。
	このモードで利用可能なすべての	このモードで利用可能なすべての
	リセット	リセット
割り込みによる解除後の状態	リセット状態	リセット状態
リセットによる解除後の状態	リセット状態	リセット状態
メインクロック発振器	停止	停止
サブクロック発振器	選択可能	
高速オンチップオシレータ	停止	停止
中速オンチップオシレータ	停止	停止
低速オンチップオシレータ	選択可能 (注1)	選択可能 (注1)
IWDT 専用オンチップオシレータ	停止	停止
PLL	停止	停止
PLL2	_	停止
発振停止検出機能	動作禁止	動作禁止
クロック/ブザー出力機能	停止 (不定)	停止 (不定)
CPU	停止 (不定)	停止 (不定)
RA6T1:SRAMHS	停止 (不定)	停止 (不定)
RA6T2:SRAMn (n=0)		
スタンバイ SRAM	_	停止(保持/不定) (注2)
フラッシュメモリ	停止 (保持)	停止 (保持)
DMA コントローラ(DMAC)	停止 (不定)	停止 (不定)
データトランスファコントローラ(DTC)	停止 (不定)	停止 (不定)
ウォッチドッグタイマ(WDT)	停止 (不定)	停止 (不定)
独立ウォッチドッグタイマ(IWDT)	停止 (不定)	停止 (不定)
	選択可能 (注3)	停止(不定)
(AGTn、n=0、1)		
RA6T2:非同期汎用タイマ		
(AGTn、n=0、1)		
12 ビット A/D コンバータ	停止 (不定)	停止 (不定)
RA6T1: (ADC12)		
RA6T2: (ADC)		
プログラマブルゲインアンプ(PGA)	停止 (不定)	停止 (不定)
12 ビット D/A コンバータ(DAC12)	停止 (不定)	停止 (不定)
データ演算回路(DOC)	停止 (不定)	停止 (不定)
シリアルコミュニケーションインタフェー	停止 (不定)	停止 (不定)
ス (SCIO)		
シリアルコミュニケーションインタフェー	停止 (不定)	停止(不定)
ス		
RA6T1: (SCIn, n=1~4, 8, 9)		
RA6T2: (SCIn, n=1~4, 9)		
I2C バスインタフェース(IIC0)	停止 (不定)	停止 (不定)
I2C バスインタフェース(IIC1)	停止 (不定)	停止 (不定)
イベントリンクコントローラ(ELC)	停止(不定)	停止(不定)
高速アナログコンパレータ(ACMPHS0)	停止(不定)	停止 (不定)

項目	RA6T1	RA6T2
高速アナログコンパレータ	停止(不定)	停止 (不定)
RA6T1: (ACMPHSn, n=1~3, 4, 5)		
RA6T2: (ACMPHSn, n=1~3)		
IRQn 端子割り込み	停止 (不定)	停止(不定)
RA6T1: (n=0~13)		
RA6T2: (n=0~13, 14, 15)		
NMI、IRQn-DS 端子割り込み	選択可能	選択可能
RA6T1: (n=0, 1, 4~12)		
RA6T2: (n=0, 1, 2, 3, 4~12, 13~15)		
キー割り込み機能 (KINT)	停止(不定)	停止(不定)
低電圧検出(LVD)	選択可能 (注4)	選択可能 (注 4)
パワーオンリセット回路	動作 ^(注 5)	動作 ^(注5)
その他の周辺モジュール	停止 (不定)	停止(不定)
I/O ポート	保持 ^(注 6)	保持

- 注1. DPSBYCR.DEEPCUT[1:0]ビットが 00b の場合、発振器の状態はディープソフトウェアスタンバイモード遷移前と同じです。
 - DPSBYCR.DEEPCUT[1:0]ビットが 00b でない場合、MCU がディープソフトウェアスタンバイモードへ遷移すると発振器は停止します。
- 注2. DPSBYCR.DEEPCUT[1:0]ビットが 00b の場合、ディープソフトウェアスタンバイモードではスタンバイ SRAM のデータが保持されます。DPSBYCR.DEEPCUT[1:0]ビットが 00b でない場合、ディープソフトウェアスタンバイモードではスタンバイ SRAM のデータは不定です。
- 注3. AGT0.AGTMR1.TCK[2:0]ビットで 100b(AGTLCLK)または 110b(AGTSCLK)が選択されている場合、AGT0 は動作可能です。
 - AGT1.AGTMR1.TCK[2:0]ビットで 100b(AGTLCLK)、110b(AGTSCLK)、または 101b(AGT0 からのアンダーフローイベント信号)が選択されている場合、AGT1 は動作可能です。
 - AGTn.AGTMR1.TCK[2:0]ビット (n = 0, 1) で 100b(AGTLCLK)が選択されている場合、ディープソフトウェアスタンバイモードへ遷移する前に DPSBYCR.DEEPCUT[1:0]ビットを 00b にする必要があります。
- 注4. ディープソフトウェアスタンバイモードで LVD を使用する場合、ディープソフトウェアスタンバイモードへ遷移する前に DPSBYCR.DEEPCUT[1:0]ビットを 00b または 01b にする必要があります。
- 注5. DPSBYCR.DEEPCUT[1:0]ビットが 11b の状態で MCU がディープソフトウェアスタンバイモードへ 遷移した場合、LVD 回路は停止し、パワーオンリセット回路の低消費電力機能が有効になります。
- 注6. アドレスバスとバス制御信号(CS0、CS1、CS4~CS7、RD、WR0、および ALE)に対しては、出力状態を維持するか、またはハイインピーダンス状態へ変化するかを SBYCR.OPE ビットで選択可能です。

表 2.18 ソフトウェアスタンバイモードを解除するための割り込み要因比較

	項目	RA6T1	RA6T2
NMI		可能	可能
ポート	PORT_IRQn	可能	可能
	RA6T1: (n=0~13)		
	RA6T2: (n=0~13, 14, 15)		
	PORT_IRQn-DS	可能	可能
	RA6T1: (n=0, 1, 4~12)		
	RA6T2: (n=0, 1, 2, 3, 4~12, 13		
	~15)		
LVD	LVD_LVD1	可能	可能
	LVD_LVD2	可能	可能
IWDT	IWDT_NMIUNDF	可能	可能
KINT	KEY_INTKR	可能	可能
AGT1	AGT1_AGTI	可能	可能
	AGT1_AGTCMAI	可能	可能
	AGT1_AGTCMBI	可能	可能
ACMPHS	ACMP_HS0	可能	_
IIC0	RA6T1:IIC0_WUI	可能	可能
	RA6T2:IIC0_WU		
ADC12n (n=0, 1)	ADC12n_WCMPM	不可能	_
	ADC12n_WCMPUM	不可能	_
ADC	ADC_CCMPM0	_	不可能
	ADC_CCMPM1	_	不可能
SCI0	SCI0_AM	不可能	不可能
	SCI0_RXI_OR_ERI	不可能	_
DTC	DTC_COMPLETE	不可能	不可能
DOC	DOC_DOPCI	不可能	不可能

表 2.19 スヌーズモードを解除するための割り込み要因比較

項目	RA6T1	RA6T2
	可能	可能
PORT_IRQn	可能	可能
RA6T1: (n=0~13)		
RA6T2: (n=0~13, 14, 15)		
PORT_IRQn-DS	可能	可能
RA6T1: (n=0, 1, 4~12)		
RA6T2: (n=0, 1, 2, 3, 4~12, 13		
~15)		
LVD_LVD1	可能	可能
LVD_LVD2	可能	可能
IWDT_NMIUNDF	可能	可能
KEY_INTKR	可能	可能
AGT1_AGTI	可能 (注1)	可能 (注 1)
AGT1_AGTCMAI	可能	可能
AGT1_AGTCMBI	可能	可能
ACMP_HS0	可能	_
RA6T1:IIC0_WUI	可能	可能
RA6T2:IIC0_WU		
ADC12n_WCMPM	SELSR0 で可能 (注1)	_
ADC12n_WCMPUM	SELSR0 で可能 (注1)	_
ADC_CCMPM0	_	SELSR0 で可能 (注1)
ADC_CCMPM1	_	SELSR0 で可能 (注1)
SCI0_AM	SELSR0 で可能 ^(注2)	SELSR0 で可能
SCI0_RXI_OR_ERI	SELSR0 で可能 (注2)	_
DTC_COMPLETE	SELSR0 で可能 ^(注1)	SELSR0 で可能 ^(注1)
DOC_DOPCI	SELSR0 で可能	SELSR0 で可能
	PORT_IRQn RA6T1: (n=0~13) RA6T2: (n=0~13, 14, 15) PORT_IRQn-DS RA6T1: (n=0, 1, 4~12) RA6T2: (n=0, 1, 2, 3, 4~12, 13 ~15) LVD_LVD1 LVD_LVD2 IWDT_NMIUNDF KEY_INTKR AGT1_AGTCMAI AGT1_AGTCMAI AGT1_AGTCMBI ACMP_HS0 RA6T1:IICO_WUI RA6T2:IICO_WU ADC12n_WCMPM ADC12n_WCMPUM ADC_CCMPM0 ADC_CCMPM1 SCIO_RXI_OR_ERI DTC_COMPLETE	可能

注1. SNZEDCR レジスタで許可されたイベントを使用してはいけません。

注2. SCIO_AM または SCIO_RXI_OR_ERI のいずれか一方のみ選択可能です。

表 2.20 ディープソフトウェアスタンバイモードを解除するための割り込み要因比較

	項目	RA6T1	RA6T2
NMI		可能	可能
ポート	PORT_IRQn	不可能	不可能
	RA6T1: (n=0~13)		
	RA6T2: (n=0~13, 14, 15)		
	PORT_IRQn-DS	可能	可能
	RA6T1: (n=0, 1, 4~12)		
	RA6T2: (n=0, 1, 2, 3, 4~12, 13		
	~15)		
LVD	LVD_LVD1	可能	可能
	LVD_LVD2	可能	可能
IWDT	IWDT_NMIUNDF	不可能	不可能
KINT	KEY_INTKR	不可能	不可能
AGT1	AGT1_AGTI	可能	不可能
	AGT1_AGTCMAI	不可能	不可能
	AGT1_AGTCMBI	不可能	不可能
ACMPHS	ACMP_HS0	不可能	_
IIC0	RA6T1:IIC0_WUI	不可能	不可能
	RA6T2:IIC0_WU		
ADC12n (n=0, 1)	ADC12n_WCMPM	不可能	_
	ADC12n_WCMPUM	不可能	_
ADC	ADC_CCMPM0	_	不可能
	ADC_CCMPM1	_	不可能
SCI0	SCI0_AM	不可能	不可能
	SCI0_RXI_OR_ERI	不可能	_
DTC	DTC_COMPLETE	不可能	不可能
DOC	DOC_DOPCI	不可能	不可能

2.9 レジスタライトプロテクション

表 2.21 にレジスタライトプロテクションの概要比較を示します。

表 2.21 レジスタライトプロテクションの概要比較

項目	RA6T1	RA6T2
PRC0	クロック発生回路関連レジスタ SCKDIVCR、SCKSCR、PLLCCR、 PLLCR、MOSCCR、HOCOCR、 MOCOCR、CKOCR、TRCKCR、 OSTDCR、OSTDSR、MOCOUTCR、 HOCOUTCR、MOSCWTCR、MOMCR、 SOSCCR、SOMCR、LOCOCR、 LOCOUTCR、HOCOWTCR、FLLCR1、 FLLCR2	● クロック発生回路関連レジスタ SCKDIVCR、SCKSCR、PLLCCR、 PLLCR、MOSCCR、HOCOCR、 MOCOCR、CKOCR、OSTDCR、 OSTDSR、PLL2CCR、PLL2CR、 MOCOUTCR、HOCOUTCR、 SCISPICKDIVCR、CANFDCKDIVCR、 GPTCKDIVCR、IICCKDIVCR、 SCISPICKCR、CANFDCKCR、 GPTCKCR、IICCKCR、MOSCWTCR、 MOMCR、LOCOCR、LOCOUTCR
PRC1	 低消費電力モード関連レジスタ SBYCR、SNZCR、SNZEDCR、 SNZREQCR、OPCCR、SOPCCR、 DPSBYCR、DPSIER0~3、DPSIFR0~3、 DPSIEGR0~2、SYOCDCR、STCONR AGT 機能関連レジスタ VBTICTLR 	● 低消費電力モード関連レジスタ SBYCR、SNZCR、SNZEDCR0、 SNZREQCR0、OPCCR、DPSBYCR、 DPSWCR、DPSIER0-2、DPSIFR0-2、 DPSIEGR0-2、SYOCDCR
PRC3	● LVD 関連レジスタ LVD1CR1、LVD1SR、LVD2CR1、 LVD2SR、LVCMPCR、LVDLVLR、 LVD1CR0、LVD2CR0	● LVD 関連レジスタ LVD1CR1、LVD1SR、LVD2CR1、 LVD2SR、LVD1CMPCR、LVD2CMPCR、 LVD1CR0、LVD2CR0
PRC4		 セキュリティ機能関連レジスタ CGFSAR、RSTSAR、LPMSAR、 LVDSAR、DPFSAR、CSAR、 SRAMSAR、STBRAMSAR、DTCSAR、 DMACSAR、ICUSARX、BUSSARX、 MMPUSARX、TZFSAR、CPUDSAR、 FSAR、PSARX、MSSAR、PmSAR、 ELCSARX

2.10 割り込みコントローラユニット

表 2.22 に割り込みコントローラユニットの概要比較を示します。

表 2.22 割り込みコントローラユニットの概要比較

項目]	RA6T1 (ICU)	RA6T2 (ICU)
マスカブル 割り込み	周辺機能 割り込み	● 周辺モジュールからの割り込み 要因数: 268 (イベントリスト番号 64~511 から要因を選択)	● 周辺モジュールからの割り込み 要因数: 265 (イベントリスト番号 17~511 から要因を選択)
	外部端子割り込み	● 割り込み検出: Low レベル、立ち下がりエッジ、立ち上がりエッジ、両 エッジ これらの検出法は要因ごとに1つ設 定可能	● 割り込み検出: Low レベル、立ち下がりエッジ、立ち上がりエッジ、両 エッジ 要因ごとに設定可能
		デジタルフィルタ機能をサポート14 要因(IRQ0~IRQ13 端子からの割り込み)	デジタルフィルタ機能16 要因(IRQi (i = 0~15) 端子からの割り込み)
	CPU (NVIC)へ の割り込み 要求	96 要因	96 本の割り込み要求を NVIC に対して出力
	DMAC 制御	割り込み要因によって DTC と DMAC の起動が可能	割り込み要因によって DMAC の起動が可能対象の割り込み要因から DMAC8ch 個別に選択可能
	DTC 制御		割り込み要因によって DTC の起動が可能割り込み要因の選択方式は、NVICへの割り込み要求と同一
ノンマスカブル 割り込み	NMI 端子 割り込み	NMI 端子からの割り込み割り込み検出:立ち下がりエッジまたは立ち上がりエッジデジタルフィルタ機能をサポート	NMI 端子からの割り込み割り込み検出:立ち下がりエッジまたは立ち上がりエッジデジタルフィルタ機能
	発振停止検出 割り込み	メイン発振器の停止を検出したときの 割り込み	メイン発振器の停止を検出したときの 割り込み
	WDT アンダ ーフロー/ リフレッシュ エラー	ダウンカウンタのアンダーフローまた はリフレッシュエラー発生時の割り込 み	ダウンカウンタのアンダーフローまた はリフレッシュエラー発生時の割り込 み
	IWDT アンダ ーフロー/ リフレッシュ エラー	ダウンカウンタのアンダーフローまた はリフレッシュエラー発生時の割り込 み	ダウンカウンタのアンダーフローまた はリフレッシュエラー発生時の割り込 み
	低電圧検出 1	低電圧検出1回路(LVD1)の電圧監視 割り込み	電圧監視 1 回路の電圧監視 1 割り込み (LVD_LVD1)
	低電圧検出 2	低電圧検出 2 回路 (LVD2) の電圧監視 割り込み	電圧監視2回路の電圧監視2割り込み (LVD_LVD2)
	RPEST	SRAM パリティエラー発生時の割り込 み	SRAM パリティエラー発生時の割り込み
	RECCST	_	SRAM ECC エラー発生時の割り込み

項目		RA6T1 (ICU)	RA6T2 (ICU)
		KAOTT (ICU)	- , ,
ノンマスカブル	TZFST	_	TrustZone フィルタエラー発生時の割り
割り込み			込み
	CPEST	_	キャッシュ RAM パリティエラー発生時
			の割り込み
	BUSSST	MPU バススレーブエラー発生時の割り	_
		込み	
	BUSMST	MPU バスマスタエラー発生時の割り込	バスマスタ MPU エラー発生時の割り込
		<i>→</i>	み
	SPEST	CPU スタックポインタモニタによる割	_
		り込み	
低消費電力モード	•	● スリープモード: ノンマスカブル割 り込みまたはその他の割り込み要因 によって復帰	● スリープモード:ノンマスカブル割り込みまたはその他の割り込み要因によって復帰
		● ソフトウェアスタンバイモード:ノンマスカブル割り込みによって復帰割り込みは WUPEN レジスタで選択可能	● ソフトウェアスタンバイモード:ノ ンマスカブル割り込みによって復帰 WUPEN レジスタで割り込みの選択 が可能
		スヌーズモード: ノンマスカブル割り込みによって復帰割り込みは SELSRO およびWUPEN レジスタで選択可能	● スヌーズモード:ノンマスカブル割り込みによって復帰 SELSRO および WUPEN レジスタで割り込みの選択が可能
TrustZone フィル	タ	_	使用可能

2.11 バス

表 2.23 にバスの概要比較を示します。

表 2.23 バスの概要比較

I	 [目	RA6T1	RA6T2
メインバス	Icode バス	● CPU を接続	_
	(CPU)	● 内蔵メモリ(コードフラッシュメ モリ、SRAMHS)を接続	
	Dcode バス (CPU)	CPU を接続内蔵メモリ(コードフラッシュメモリ、SRAMHS)を接続	
	システムバス (CPU)	CPU を接続内蔵メモリ、内部周辺バスを接続	
	DMA バス	DMAC および DTC を接続内蔵メモリ、内部周辺バスを接続	
スレーブインタ	メモリバス 1	● コードフラッシュメモリを接続	
フェース	メモリバス 2	● SRAMHS を接続	
	メモリバス 3	● DMA バスを介して、コードフ ラッシュメモリと SRAMHS を接 続	
	内部周辺バス 1	● 周辺モジュール関連のシステムコ ントロールを接続	
	内部周辺バス3	● 周辺モジュール(CAC、ELC、I/O ポート、POEG、WDT、IWDT、 IIC、CAN、ADC12、DAC12、 TSN、DOC)を接続	
	内部周辺バス 4	● 周辺モジュール(GPT、SCI、 IrDA、SPI、CRC)を接続	
	内部周辺バス5	● 周辺モジュール(KINT、AGT、 ACMPHS)を接続	
	内部周辺バス7	● セキュア IP(SCE7)を接続	
	内部周辺バス 9	● フラッシュメモリ(P/E 時)、 データフラッシュメモリ、TSN を 接続	
バスマスタ	コードバス	_	● バス I/F 最大周波数:240MHz
	(Cortex-M33)		同期クロック: ICLK命令とオペランド用 CPU 命令 キャッシュを接続
	システムバス		● バス I/F 最大周波数:240MHz
	(Cortex-M33)		同期クロック:ICLKシステム用 CPU データキャッシュを接続
	DMAC/DTC		 バス I/F 最大周波数: 240MHz 同期クロック: ICLK DMAC/DTC を接続
バススレーブ	FHBIU		 バス I/F 最大周波数: 240MHz 同期クロック: ICLK コードフラッシュメモリとコンフィグレーション領域を接続

Ij	[目	RA6T1	RA6T2
バススレーブ	FLBIU	_	バス I/F 最大周波数: 60MHz同期クロック: FCLKデータフラッシュメモリ、FACIを接続
	SOBIU		バス I/F 最大周波数: 240MHz同期クロック: ICLKSRAMO (スタンバイ RAM) を接続
	PSBIU		 バス I/F 最大周波数: 240MHz 同期クロック: ICLK 周辺システムモジュール(DTC、DMAC、ICU、フラッシュ、MPU、SRAM、デバッグ/トレースモジュール、システムコントローラ、BUS コントローラ)を接続 周辺モジュール(IIRFA、TFU、および IO ポート)を接続 バス I/F 最大周波数: 60MHz 同期クロック: PCLKB 周辺モジュール(CAC、ELC、POEG、WDT、IWDT、AGT、CANFD、TSN、ACMPHS、
	PHBIU		KINT)を接続 ■ バス I/F 最大周波数: 120MHz ■ 同期クロック: PCLKA ■ 周辺モジュール(GPT、SCI、SPI、CRC、DOC、ADC、DAC12、CNECC、IIC、SCE5、PDG)を接続

注. FHBIU:フラッシュ高速バスインタフェースユニット FLBIU:フラッシュ低速バスインタフェースユニット S0BIU:SRAMO バスインタフェースユニット PSBIU:周辺システムバスインタフェースユニット PLBIU:周辺低速バスインタフェースユニット PHBIU:周辺高速バスインタフェースユニット

2.12 メモリプロテクションユニット

表 2.24 にメモリプロテクションユニットの概要比較を、表 2.25 に MPU エラー検出時の動作比較を示し ます。

表 2.24 メモリプロテクションユニットの概要比較

項目		RA6T1 (MPU)	RA6T2 (MPU)	
不正メモリ アクセス	RA6T1: Arm® Cortex®-M4 CPU RA6T2: Arm® Cortex®-M33 CPU	 Arm CPU はデフォルトのメモリマップを内蔵。CPU が不正アクセスを行うと、例外割り込みが発生 デフォルトのメモリマップはMPU で変更可能 	 Arm® CPU はデフォルトのメモリマップを内蔵。CPU が不正アクセスを行うと、例外割り込みが発生 デフォルトのメモリマップはMPU で変更可能 	
	CPU スタック ポインタモニタ	2 領域● メインスタックポインタ (MSP)● プロセススタックポインタ (PSP)	_	
メモリプロテ クション	Arm MPU	CPU 用のメモリプロテクション機能 ● 8MPU 領域(サブ領域とバック グラウンド領域を含む)	CPU 用のメモリプロテクション機能 ■ セキュアと非セキュアに対するサブ領域とバックグラウンド領域でMPU は (8+8) 領域	
	バスマスタ MPU	CPU を除く各バスマスタ用のメモリプロテクション機能 ■ バスマスタ MPU グループ A:32 領域	CPU を除くマスタ用のメモリプロテクション機能 ● DMAC/DTC:8 領域	
	バススレーブ MPU	各バススレーブ用のメモリプロテク ション機能	_	
セキュリティ	セキュリティ MPU	非セキュアプログラムから下記のセキュリティ領域へのアクセスを保護 2 領域 (PC) 4 領域 (コードフラッシュ、SRAM、2 つのセキュリティ機能	_	

Nov.28.22

表 2.25 MPU エラー検出時の動作比較

項目	1	RA6T1 (MPU)	RA6T2 (MPU)
CPU スタック	通知方法	リセットまたはノンマスカブル割り	_
ポインタモニタ		込み	
	AHB I/F の	_	
	HRESP 信号に		
	よるエラー応答		
	エラー検出時の	Don't care	
	バスアクセス		
	エラーアクセス	保持しない	
	情報の格納		
Arm MPU	通知方法	ハード障害	ハードフォールト
	AHB I/F の		非サポート
	HRESP 信号に		2. 2
	よるエラー応答		
	エラー検出時の	正しくライトアクセスできない	正しくライトアクセスしない
	バスアクセス	● 正しくリードアクセスできない	● 正しくリードアクセスしない
	エラーアクセス	Cortex-M4 プロセッサ内に格納	Cortex-M33 プロセッサに格納する
	エノーアクセス 情報の格納	Cortex-IVI4 クロセック内に倍納	Cortex-IVISS プロセックに恰利する
バスマスタ MPU	通知方法	 リセットまたはノンマスカブル割り	● リセットまたはノンマスカブル
//A Y A Y IVIFU	通知刀法 	うセットまたはノンマスカラル割り 込み	● りセットまたはノフマスカフル 割り込み
		207	
	ALID I/E Ø		• ハードフォールト
	AHB I/F の	_	サポート
	HRESP 信号に		
	よるエラー応答		
	エラー検出時の	● 保護領域にライトアクセス	● ライトアクセスは無視
	バスアクセス	● 保護領域にリードアクセス	● リードアクセスは 0 が読めま
	エニ マクセス	+47 &rh	す。
	エラーアクセス	格納	格納する
*	情報の格納		
バススレーブ MPU	通知方法	• リセットまたはノンマスカブル	_
		割り込み	
		● ハード障害	
	AHB I/F の	_	
	HRESP 信号に		
	よるエラー応答		
	エラー検出時の	● ライトアクセスは無視	
	バスアクセス	リードアクセスは0が読める	
	エラーアクセス	格納	
	情報の格納		
セキュリティ MPU	通知方法	通知なし	
	AHB I/F の	_	
	HRESP 信号に		
	よるエラー応答		
	エラー検出時の	正しくライトアクセスできない	
	バスアクセス	正しくリードアクセスできない	
	エラーアクセス	保持しない	
	情報の格納		
	113 TIN -> 1H (11)		

2.13 DMA コントローラ

表 2.26 に DMA コントローラの概要比較を示します。

表 2.26 DMA コントローラの概要比較

項目		RA6T1 (DMAC)	RA6T2 (DMAC)
チャネル数		8 チャネル (DMACm、m = 0~ 7)	8 チャネル (DMACn (n = 0~ 7))
転送空間		4G バイト(0000 0000h~FFFF FFFFh のうち、予約領域を除く領 域)	4GB(0x0000_0000~ 0xFFFF_FFFFのうち、予約領域 を除く領域)
最大転送データ数		64M データ(ブロック転送モード における最大総転送数:1024 データ×65536 ブロック)	64M データ(ブロック転送モード における最大転送数: 1,024 デー タ/ブロック×65,536 ブロック)
DMA 起動要因		チャネルごとに選択可能 ソフトウェアトリガ 周辺モジュールからの割り込み要求/外部割り込み入力端 子からのトリガ	チャネルごとに個別に選択可能 ソフトウェアトリガ 周辺モジュールからの割り込み要求/外部割り込み入力端 子からのトリガ
チャネル優先順位		チャネル 0>チャネル 1>チャネル 2>チャネル 3…>チャネル 7 (チャネル 0:最優先)	チャネル 0>チャネル 1>チャネル 2>チャネル 3…>チャネル 7 (チャネル 0:最高)
転送データ	1 データ ブロックサイズ	ビット長:8ビット、16ビット、 32ビット データ数:1~1024データ	ビット長:8ビット、16ビット、 32ビット データ数:1~1024
転送モード	ノーマル転送 モード リピート転送 モード	 1回のDMA 転送要求で1データを転送 総データ転送数を指定しない設定(フリーランニングモード)を選択可能 1回のDMA 転送要求で1データを転送 転送元または転送先に指定したリピートサイズ分のデータを転送すると、転送開始時のアドレスに復帰 	 1回のDMA転送要求で1データを転送 設定可能なフリーランニング機能(データ転送の全回数の設定の指定なし) 1回のDMA転送要求で1データを転送 転送元または転送先に指定したリピートサイズ分のデータを転送すると、転送開始時の
リピート/ ブロック転送 モード		・ 設定可能な最大リピートサイ ズ: 1024	アドレスに復帰 ● 設定可能な最大リピートサイズ: 1024● 選択可能なフリーランニング機能
			 1回の DMA 転送要求で1ブロックを転送 設定可能な最大ブロックサイズ:1024 ブロック転送はリピート可能 設定可能な最大リピートサイズ:64K 選択可能なフリーランニング機能

項目		RA6T1 (DMAC) RA6T2 (DMAC)	
転送モード	ブロック転送 モード	 1回のDMA転送要求で1ブロックを転送 設定可能な最大ブロックサイズ:1024 データ 	 1回のDMA 転送要求で1ブロックを転送 設定可能な最大ブロックサイズ:1024 選択可能なフリーランニング機能
選択機能	拡張リピート 領域機能	 転送アドレスレジスタの上位 ビット値を固定したまま、特 定範囲のアドレスを繰り返す ことでデータ転送が可能 拡張リピート領域は2バイト から128Mバイトまで転送 元、転送先別に設定可能 	 転送アドレスレジスタの上位 ビット値を固定したまま、特 定範囲のアドレス値を繰り返 すことでデータ転送が可能 拡張リピート領域は2バイト から128MBまで転送元、転送 先別に設定可能
DMA 転送エラーの処理			 DMAC 転送エラー発生時に、エラーを発生させたチャネルの転送を停止 DMAC エラーチャネルの起動要求用レジスタのクリア要求をICU に送信
CPU 割り込み要因 (DMACn_INT)	転送終了 割り込み 転送エスケープ 終了割り込み	 転送カウンタで設定したデータ数の転送終了時に発生 下記の条件で発生 リピートサイズ分のデータ転送を終了したとき 拡張リピート領域の転送元アドレスがオーバーフローしたとき 拡張リピート領域の転送先アドレスがオーバーフローしたとき 	転送カウンタで設定したデータ数の転送終了時に発生 ・ リピートサイズ分のデータ転送の終了時に発生 ・ 拡張リピート領域の転送元アドレスがオーバーフローした時に発生 ・ 拡張リピート領域の転送先アドレスがオーバーフローした時に発生
CPU 割り込み要因エラー応答検出(DMA_TRANSERR)割り込みイベントリンク機能(DMACn_INT)		ー 各データ転送後(ブロックの場合 は各ブロック転送後)、イベント リンク要求を発生	DMAC 転送エラーが生じた時に発生 名データ転送後(ブロックの場合は各ブロック転送後)、イベントリンク要求を発生
マスタ TrustZone フィルタ		_	非セキュアチャネルがバスにアク セスする前に、フラッシュや SRAM の TrustZone 違反領域が検 出されます。
モジュールストップ機能		モジュールストップ状態に設定し て消費電力を削減	モジュールストップ状態の設定が可能
TrustZone フィルタ		_	各チャネルに対してセキュリティ 属性の設定が可能

2.14 データトランスファコントローラ

表 2.27 にデータトランスファコントローラの概要比較を示します。

表 2.27 データトランスファコントローラの概要比較

項目	RA6T1 (DTC)	RA6T2 (DTC)
転送モード	● ノーマル転送モード	● ノーマル転送モード
	1 回の起動で 1 データを転送	1回の起動で1データを転送
	● リピート転送モード	● リピート転送モード
	1 回の起動で 1 データを転送	1 回の起動で 1 データを転送
	リピートサイズ分データを転送すると転送 開始時のアドレスに復帰	リピートサイズ分のデータを転送すると転 送開始時のアドレスに復帰
	リピート回数は最大 256 回設定可能で、最 大 256×32 ビット(1024 バイト)転送可 能	リピート回数は最大 256 回設定可能で、最 大 256×32 ビット(1024 バイト)転送可 能
	● ブロック転送モード	● ブロック転送モード
	1 回の起動で 1 ブロックを転送	1回の起動で1ブロックを転送
	ブロックサイズは、最大 256×32 ビット =	ブロックサイズは、最大 256×32 ビット =
	1024 バイト設定可能	1024 バイト設定可能
転送チャネル	● 割り込み要因に対応するチャネルの転送が まな、(OLL かこの DTC おむままなまざ)	● 割り込み要因に対応するチャネルの転送が
	可能(ICU からの DTC 起動要求で転送)	可能(ICU からの DTC 起動要求で転送)
	● 1 つの起動要因に対して複数データの転送 が可能 (チェーン転送)	● 1 つの起動要因に対して複数データの転送 が可能 (チェーン転送)
	● チェーン転送は「カウンタが 0 のとき実	● チェーン転送は「カウンタが 0 のとき実
	施」または「毎回実施」のいずれかを設定 可能	施」または「毎回実施」のいずれかを選択 可能
転送空間	● 4GB(0000 0000h~FFFF FFFFh のうち、 予約領域を除く領域)	● 0x0000_0000~0xFFFF_FFFF のうち予約 領域を除く 4GB の領域
データ転送単位	● 1データ:1バイト(8ビット)、1ハーフ	• 1データ:1バイト(8ビット)、1ハーフ
	ワード(16 ビット)、または 1 ワード(32	ワード(16 ビット)、1 ワード(32 ビッ
	ビット)	h)
001101113	● 1 ブロックサイズ: 1~256 データ	• 1 ブロックサイズ: 1~256 データ
CPU 割り込み 要因	● DTC を起動した割り込みで CPU への割り 込み要求を発生可能	● DTC を起動した割り込み、または DTC_COMPLETE で CPU への割り込み要
		求を発生可能
	1 回のデータ転送後に CPU への割り込み要求を発生可能	1 回のデータ転送後に CPU への割り込み要求を発生可能
	● 指定したデータ数のデータ転送終了後に	● 指定したデータ数のデータ転送終了後に
	CPU への割り込み要求を発生可能	CPU への割り込み要求を発生可能
DTC 転送	_	● DTC 転送エラーが発生すると、エラーを引
エラーの処理		き起こした転送が停止します。
		ICU への DTC エラー番号の起動要求に対し
		て、レジスタのクリアを要求します。
エラー応答検出 割り込み		DTC 転送エラーが生じると発生します。
イベントリンク	1回のデータ転送後(ブロックの場合は1ブ	1回のデータ転送後(ブロックの場合は1ブ
機能	ロック転送後)、イベントリンク要求を発生	ロック転送後)、イベントリンク要求を発生
リードスキップ	転送情報の読み出しをスキップ可能	転送情報のリードスキップを実行可能
ライトバック	転送元アドレスまたは転送先アドレスが固定の	転送元アドレスまたは転送先アドレスが固定の
スキップ	場合、転送情報のライトバックをスキップ可能	場合、ライトバックスキップを実行可能

項目	RA6T1 (DTC)	RA6T2 (DTC)
TrustZone		フラッシュや SRAM の TrustZone 違反領域 は、バスへのアクセス前に事前に検出されま す。
モジュール ストップ機能	モジュールストップ状態に設定して消費電力を 削減	モジュールストップ状態の設定が可能
TrustZone フィルタ	_	起動要因ごとにセキュリティ属性の設定が可能

2.15 イベントリンクコントローラ

表 2.28 にイベントリンクコントローラの概要比較を示します。

表 2.28 イベントリンクコントローラの概要比較

項目	RA6T1 (ELC)	RA6T2 (ELC_B)
イベントリンク	229 種類のイベント信号を、直接モジュールに	215 種類のイベント信号を、直接モジュールに
機能	接続可能。ELC イベント信号および DTC 起動	接続可能。ELC イベント信号と、DTC 起動用
	用のイベントの発生が可能	のイベントの発生
モジュール	モジュールストップ状態の設定が可能	モジュールストップ状態の設定が可能
ストップ機能		
TrustZone	_	各レジスタに対してセキュリティ属性の設定が
フィルタ		可能

2.16 1/0 ポート

表 2.29~表 2.30 に I/O ポートの概要比較を、表 2.31 に I/O ポートの機能比較を示します。

表 2.29 I/O ポートの概要比較(100 ピン)

項目	RA6T1		RA6T2	
	100 ピン	本数	100 ピン	本数
PORT0	P000~P002、P003~P008、P014、 P015	11	P000~P002	3
PORT1	P100~P115	16	—	0
PORT2	P200、P201、P205~P211、P212、 P213、P214	12	P201、P212、P213	3
PORT3	P300~P307	8	-	0
PORT4	P400~P415	16	_	0
PORT5	P500~P504、P508	6	_	0
PORT6	P600~P602、P608~P610	6	_	0
PORT7	P708	1	_	0
PORTA	_	0	PA00~PA15	16
PORTB	_	0	PB00~PB10、PB12~PB15	15
PORTC	_	0	PC00~PC15	16
PORTD	_	0	PD00~PD15	16
PORTE	_	0	PE00~PE06、PE08~PE15	15

表 2.30 I/O ポートの概要比較(64 ピン)

項目	RA6T1		RA6T2	
	64 ピン	本数	64 ピン	本数
PORT0	P000、P001、P002、P003、P014、	6	P002	1
	P015			
PORT1	P100~P112	13	_	0
PORT2	P200、P201、P205~P207、P210、	8	P201、P212、P213	3
	P212、P213			
PORT3	P300~P302	3	_	0
PORT4	P400~P402、P407~P411	8	_	0
PORT5	P500、P501	2	_	0
PORT6	_	0	_	0
PORT7	_	0	_	0
PORTA	_	0	PA00~PA15	16
PORTB	_	0	PB00~PB09、PB12~PB15	14
PORTC	_	0	PC00~PC15	16
PORTD	_	0	PD02	1
PORTE	_	0	_	0

表 2.31 I/O ポートの機能比較

項目		RA6T1	RA6T2
入力プルアップ	PORT0	P000、P001、P002~P008、P014、 P015	P000、P001
	PORT1	P100~P115	1_
	PORT2	P200、P201、P205~P211、P212、	P201、P212、P213
		P213、P214	
	PORT3	P300~P307	_
	PORT4	P400~P415	_
	PORT5	P500~P504、P508	_
	PORT6	P600~P602、P608~P610	_
	PORT7	P708	_
	PORTA	_	PA06~PA15
	PORTB	_	PB00、PB01、PB03~PB010、PB12~ PB15
	PORTC	_	PC00~PC15
	PORTD	_	PD00~PD15
	PORTE	_	PE00~PE06、PE08~PE15
オープンドレイン	PORT0	P008、P014、P015	_
出力	PORT1	P100~P115	_
	PORT2	P201、P205~P211、P212、P213、 P214	P201、P212、P213
	PORT3	P300~P307	_
	PORT4	P400~P415	_
	PORT5	P500~P504、P508	_
	PORT6	P600~P602、P608~P610	_
	PORT7	P708	_
	PORTA	_	PA08~PA15
	PORTB	_	PB03~PB10、PB12~PB15
	PORTC	_	PC06~PC12、PC14、PC15
	PORTD	_	PD00~PD15
	PORTE	_	PE00~PE06、PE08~PE15
駆動能力切り替え	PORT0	_	_
	PORT1	P100~P115: 低/中/高	_
	PORT2		P201:低
		P205~P211、P212、P213、P214:低 /中/高	P212、P213:低、中、高
	PORT3	P300~P307: 低/中/高	_
	PORT4	P400~P415: 低/中/高	_
	PORT5	P500~P504、P508:低/中/高	_
	PORT6	P600~P602、P608~P610:低/中/ 高	_
	PORT7	P708:低/中/高	_
	PORTA	_	PA08~PA11: 低、中、高、高電流駆動
			PA12~PA15: 低、中、高
	PORTB	_	PB03~PB10:低、中、高
	. 55		PB12~PB15: 低、中、高、高電流駆動
	PORTC	_	PC06~PC09: 低、中、高、高電流駆動
	. 56		PC10~PC12:低、中、高
			PC14、PC15:低
	1	l .	. 511(10101 2)

項目		RA6T1	RA6T2
駆動能力切り替え	PORTD	_	PD00~PD07: 低、中、高
			PD08~PD15:低、中、高、高電流駆動
	PORTE	_	PE00、PE01;低、中、高
			PE02~PE06:低、中、高、高速高駆動
			PE08、PE09: 低、中、高
			PE10~PE15:低、中、高、高電流駆動
5V トレラント	PORT0	_	_
	PORT1	_	_
	PORT2	P205、P206	_
	PORT3	_	_
	PORT4	P400、P401、P407~P415	_
	PORT5	_	_
	PORT6	_	_
	PORT7	P708	_
	PORTA	_	PA12~PA15
	PORTB	_	PB03、PB05~PB09
	PORTC	_	PC10~PC12、PC14、PC15
	PORTD	_	PD00~PD07
	PORTE	_	PE00、PE01
I/O	PORT0	P000~P002、P003~P007:入力	P000~P002:入力
		P008、P014、P015:入出力	
	PORT1	P100~P115:入出力	_
	PORT2	P200:入力	
		P201、P205~P211、P212、P213、	P201、P212、P213:入出力
		P214:入出力	
	PORT3	P300~P307:入出力	_
	PORT4	P400~P415:入出力	_
	PORT5	P500~P504、P508:入出力	_
	PORT6	P600~P602、P608~P610:入出力	_
	PORT7	P708:入出力	_
	PORTA	_	PA00~PA07:入力
			PA08~PA15:入出力
	PORTB	_	PB00~PB02:入力
			PB03~PB10、PB12~PB15:入出力
	PORTC	_	PC00~PC05:入力
			PC06~PC12:入出力
			PC13:入力
			PC14、PC15:入出力
	PORTD	_	PD00~PD15:入出力
	PORTE	_	PE00~PE06、PE08~PE15:入出力

2.17 GPT 用ポートアウトプットイネーブル

表 2.32 に GPT 用ポートアウトプットイネーブルの概要比較を示します。

表 2.32 GPT 用ポートアウトプットイネーブルの概要比較

項目	RA6T1 (POEG)	RA6T2 (POEG)
入力レベル検出に対する 出力停止要求	極性とフィルタの選択後、GTETRGn 端子 の立ち上がりエッジまたは High レベルを サンプリングした場合、GPT 出力端子を出 力禁止に設定可能	 出力停止要求は、対応する GTETRGn 端子(n=A~D) で選択したレベルの 入力が検出されて POEGGn.PIDF フラ グがセットされたときに、GPT に対し て発行されます。 出力停止要求は、対応する GTETRGn 端子で選択したレベルの入力が検出さ れるとただちに、GPT に対して発行されます。
GPT からの出力停止信号 による出力停止要求	 GTIOCA および GTIOCB 端子が同時に アクティブレベルとなる場合、GPT は POEG に対して出力禁止要求を発生させる。POEG は、これらの要求を受信して、GTIOCA および GTIOCB 端子を出力禁止にするか否かの制御が可能 GPT 出力端子がデッドタイムエラーを検出した場合に、GPT 出力端子を出力禁止に設定可能 	 出力停止要求は、対応する POEGGn.IOCF フラグがセットされている状態で、GTIOCA 端子と GTIOCB 端子のアクティブレベル (High または Low) を同時に検出したときに、GPT に対して発行されます。 出力停止要求は、対応する POEGGn.IOCF フラグがセットされている状態で、GPT がデッドタイムエラーを検出したときに、GPT に対して発行されます。
コンパレータによる検出に対する出力停止要求	割り込み要求がどのコンパレータ出力結果の変化によって発生した場合でも、GPT 出力端子を出力禁止に設定可能	 出力停止要求は、コンパレータによる エッジ検出に対して POEGGn.IOCF フラグがセットされたときに、GPT に対して発行されます。 出力停止要求は、コンパレータでレベルが検出されると、GPT に対して直接発行されます。
発振停止検出に対する 出力停止要求	クロック発生回路の発振が停止した場合に、GPT 出力端子を出力禁止に設定可能	出力停止要求は、対応する POEGGN.OSTPF フラグがセットされている状態で、メインクロックの発振停止検出 回路が発振停止を検出したときに、GPT に対して発行されます。
ソフトウェアによる出力 停止要求	レジスタの設定値を書き換えることにより、GPT 出力端子を出力禁止に設定可能	出力停止要求は、ソフトウェアが POEGGn.SSF フラグをセットしたとき に、GPT に対して発行されます。
割り込み	入力レベル検出による出力禁止制御が可能GPT または ACMPHS からの出力禁止要求が可能	 割り込みは、POEGGn.PIDF フラグに よる出力停止要求に対して発生しま す。 割り込みは、POEGGn.IOCF フラグに よる出力停止要求に対して発生しま す。
GPT に対する外部トリガ 出力機能	極性とフィルタの選択後、GTETRGn 信号 を GPT へ出力可能	GTETRGn 端子は、外部トリガとして出力 に使用されます。

項目	RA6T1 (POEG)	RA6T2 (POEG)
ノイズ除去	 どの入力端子 (GTETRGn) に対しても、PCLKB/1、PCLKB/8、PCLKB/32、または PCLKB/128 クロックごとに 3 回のサンプリングを設定可能 どの入力端子 (GTETRGn) に対しても、正または負の極性を選択可能 極性およびフィルタ選択後の信号状態のモニタが可能 	 各 GTETRGn 端子はデジタルノイズフィルタ機能を持っています。 フィルタには4種類のサンプリングクロックが設定できます。
TrustZone フィルタ	_	グルーブ別にセキュリティ属性を設定 できます。

2.18 汎用 PWM タイマ

表 2.33 に汎用 PWM タイマの概要比較を、表 2.34**Error! Reference source not found.**に汎用 PWM タイマの機能一覧比較を示します。

表 2.33 汎用 PWM タイマの概要比較

項目		RA6T1 (GPT)		RA6T2 (GPT)
機能	• ;	32 ビット×13 チャネル	•	32 ビット× <mark>10 チャネル</mark> (GPT32n(n = 0~
				9))
		各カウンタは、アップカウントもしくはダウ	•	各カウンタは、アップカウントもしくはダウ
		ンカウント(のこぎり波)、またはアップダ		ンカウント(のこぎり波)、またはアップダ
		ウンカウント(三角波)		ウンカウント(三角波)を選択可能
		チャネルごとに独立したクロックソースを選 択可能	•	チャネルごとに独立したクロックソースを選 択可能
	•	チャネルごとに2本の入出力端子	•	チャネルごとに 2 本の入出力端子
	•	チャネルごとにアウトプットコンペア/イン	•	チャネルごとにアウトプットコンペア/イン
		プットキャプチャ用レジスタが2本		プットキャプチャ用レジスタが2本
		各チャネル2本のアウトプットコンペア/イ	•	各チャネル 2 本のアウトプットコンペア/イ
		ンプットキャプチャレジスタに対し、それぞ		ンプットキャプチャレジスタに対し、4本の
		れバッファレジスタとして4本のレジスタが		バッファレジスタがあり、バッファ動作しないときにはコンペアレジスタとしても動作可
		あり、バッファ動作しないときにはコンペア レジスタとしても動作可能		能
		アウトプットコンペア動作時に山/谷それぞ		rrウトプットコンペア動作時に山/谷それぞ
		れバッファ動作可能で左右非対称な PWM 波		れバッファ動作可能で左右非対称な PWM 波
		形を生成		形を生成
	•	チャネルごとにフレーム周期設定用レジスタ	•	チャネルごとにフレーム周期設定用レジスタ
		を搭載(オーバーフロー/アンダーフローで		を搭載(オーバーフロー/アンダーフローで
	1	割り込み可能)		割り込み可能)
	•	PWM 動作の際にデットタイム生成が可能	•	PWM 動作の際にデッドタイム生成が可能
			•	デューティー0%/100%の PWM 波形近傍の高
				精度デューティー生成
			•	アウトプットコンペア動作では、コンペアレ
				ジスタの設定がただちにデッドタイム付き
		ケチェックルのももいりの日期フタート ノフ		PWM 波形の生成に使用されます。
		任意チャネルのカウンタの同期スタート/ス トップ/クリア -		任意チャネルのカウンタの同期スタート/ス トップ/クリア可能
		最大 8 個の ELC イベントに対応したアップ/	•	最大 8 つの ELC イベントによるカウントス
		ダウンカウンタのスタート/ストップ/クリ マ		タート/ストップ/クリア/アップカウント /ダウンカウント/インプットキャプチャ動
		ア		クダワンカワント/インフットヤヤフテヤ動 作が可能
	•	入力レベル比較に対応したアップ/ダウンカ		2 本の入力端子の状態を検出し、カウントス
		ウンタのスタート/ストップ/クリア		タート/ストップ/クリア/アップカウント
				/ダウンカウント/インプットキャプチャ動
				作が可能
	• ;	最大 4 個の外部トリガに対応したアップ/ダ	•	最大4本の外部トリガにより、カウントス
		ウンカウンタのスタート/ストップ/クリア		タート/ストップ/クリア/アップカウント
				/ダウンカウント/インプットキャプチャ動
				作が可能
		デッドタイムエラーおよび出力端子間の短絡	•	出力端子間の短絡検出およびデッドタイムエ
		検出による出力端子無効機能		ラーによる出力端子無効機能
	• ,	A/D コンバータの変換開始トリガ生成が可能	•	A/D 変換開始要求生成機能

項目	RA6T1 (GPT)	RA6T2 (GPT)
機能	● ブラシレス DC モータ制御用の PWM 波形生成が可能	ブラシレス DC モータ制御用の PWM 波形生成が可能
	 コンペアマッチ A~F イベント、オーバーフローイベント/アンダーフローイベント、および入力 UVW エッジイベントを ELC に出力可能 	コンペアマッチ A~F イベント、オーバーフローイベント/アンダーフローイベントおよび入力 UVW エッジイベントを ELC に出力可能
	インプットキャプチャおよび入力 UVW のノイズフィルタを使用可能	 インプットキャプチャおよび入力 UVW 用の ノイズフィルタが有効 周期計数機能 外部パルス幅測定機能 チャネル出力間の論理演算 同期カウンタクリア/カウンタ設定/チャネ ル間インプットキャプチャ
	バスクロック: PCLKAコアクロック: PCLKD	バスクロック: PCLKA、 コアクロック: GTCLK (注1)
	● 周波数比:PCLKA:PCLKD = 1:N(N = 1/2/4/8/16/32/64)	● 周波数比: PCLKA:PCLKD = 1:N (N = 1/2/4/8/16/32/64)(同期クロック使用時)、 PCLKA≦GTCLK(非同期クロック使用時)

注1. GPT コアクロック(GTCLK)は、同期クロック選択時は PCLKD、非同期クロック選択時は GPTCLK です。

表 2.34 汎用 PWM タイマの機能一覧比較(GPT32)

項目		RA6T1	RA6T2
カウントクロック		PCLKD	GTCLK
		PCLKD/4	GTCLK/2
		PCLKD/16	GTCLK/4
		PCLKD/64	GTCLK/8
		PCLKD/256	GTCLK/16
		PCLKD/1024	GTCLK/32
			GTCLK/64
			GTCLK/128
			GTCLK/256
			GTCLK/512
			GTCLK/1024
			GTETRGA, GTETRGB,
			GTETRGC、GTETRGD
アウトプットコンペプ	ア/インプット	GTCCRA	GTCCRA
キャプチャレジスタ	(GTCCR)	GTCCRB	GTCCRB
コンペア/バッファレ		GTCCRC	GTCCRC
		GTCCRD	GTCCRD
		GTCCRE	GTCCRE
		GTCCRF	GTCCRF
周期設定レジスタ		GTPR	GTPR
周期設定バッファレシ	ジスタ	GTPBR	GTPBR
		GTPDBR ^(注 1)	GTPDBR
入出力端子		GTIOCA	GTIOCnA
		GTIOCB	GTIOCnB $(n = 0 \sim 9)$
外部トリガ入力端子		GTETRGA ^(注 2)	GTETRGA (注 3)
		GTETRGB ^(注2)	GTETRGB ^(注3)
		GTETRGC ^(注2)	GTETRGC ^(注 3)
		GTETRGD ^(注 2)	GTETRGD ^(注 3)
カウンタクリア要因		GTPR レジスタコンペアマッチ	GTPR レジスタコンペアマッチ
		インプットキャプチャ	インプットキャプチャ
		入力端子状態	入力端子の状態
		ELC イベント入力	ELC イベント入力
		GTETRGn(n = A、B、C、D)端子	GTETRGn(n = A~D)端子入力
		入力	GTCCR レジスタコンペアマッチ
			他のチャネルのカウンタクリア要因
周期計数機能	T	_	可能(GPT32n(n = 0~3))
コンペアマッチ出力	Low 出力	可能	使用可能
	High 出力	可能	使用可能
	トグル出力	可能	使用可能
インプットキャプチャ機能		可能	使用可能
デッドタイム自動付加機能		可能 (注4)	使用可能
PWM モード		可能	使用可能
高精度 PWM 波形		_	可能(GPT32n(n = 0~3))
位相計数機能		可能	可能(GPT32n(n = 0~3))
外部パルス幅測定機能		_	可能(GPT32n(n = 0~3))
バッファ動作		ダブルバッファ	ダブルバッファ
			複数チャネルへの同時動作無効制御
			カウンタクリア/コンペアマッチによ
			るバッファ動作
ワンショット動作		可能	使用可能
DMAC/DTC の起動		すべての割り込み要因	すべての割り込み要因

項目	RA6T1	RA6T2
A/D 変換開始トリガ	GTADTRA または GTADTRB のコン ペアマッチ ^(注1)	GTADTRA レジスタまたは GTADTRB レジスタのコンペアマッ チ
ブラシレス DC モータ制御機能	可能	使用可能
ブラシレス DC モータ制御機能割り込み要因	可能 10 要因 (注5) GTCCRA コンペアマッチ/インプットキャプチャ (GPTn_CCMPA) GTCCRB コンペアマッチ/インプットキャプチャ (GPTn_CCMPB) GTCCRC コンペアマッチ (GPTn_CMPC) GTCCRD コンペアマッチ (GPTn_CMPD) GTCCRE コンペアマッチ (GPTn_CMPC) GTCCRF コンペアマッチ (GPTn_CMPCE) GTADTRA コンペアマッチ (GPTn_CMPF) GTADTRB コンペアマッチ (注1) (GPTn_ADTRGA) GTADTRB コンペアマッチ (注1) (GPTn_ADTRGB) GTCNT オーバーフロー (GTPR コンペアマッチ) (GPTn_OVF) GTCNT アンダーフロー (GPTn_UDF)	使用可能 11 要因 ■ GTCCRA コンペアマッチ/入力キャプチャ(GPTn_CCMPA) ■ GTCCRB コンペアマッチ/入力キャプチャ(GPTn_CCMPB) ■ GTCCRC コンペアマッチ(GPTn_CMPC) ■ GTCCRD コンペアマッチ(GPTn_CMPD) ■ GTCCRE コンペアマッチ(GPTn_CMPE) ■ GTCCRF コンペアマッチ(GPTn_CMPF) ■ GTCCRF コンペアマッチ(GPTn_CMPF) ■ GTADTRA コンペアマッチ(GPTn_ADTRGA) ■ GTADTRB コンペアマッチ(GPTn_ADTRGB) ■ GTCNT オーバーフロー(GTPRコンペアマッチ)(GPTn_OVF) ■ GTCNT アンダーフロー(GPTn_UDF) ■ GTPC カウント停止
割り込みスキップ機能	 ● GTCNT オーバーフロー (GTPR コンペアマッチ) (GPTn_OVF) の間引き/ GTCNT アンダーフロー (GPTn_UDF) 割り込み (その 他割り込みまたは A/D 変換要求 に対するインターロック機能付き) の間引き ● 	(GPTx_PC) (x = 0~3) ● GTCNT カウンタオーバーフロー (GTPR レジスタコンペアマッチ) (GTPn_OVF) およびGTCNT カウンタアンダーフロー (GTPn_UDF) の割り込みスキップ (他の割り込みと A/D変換開始要求のインターロック) ● GTADTRA レジスタ、GTADTRA レジスタのコンペアマッチのスキップ (GPT32y (y = 4~9)) ● バッファ動作スキップ機能
イベントリンク(ELC)機能	可能	使用可能
ノイズフィルタ機能	可能	使用可能
チャネル出力間の論理演算	_	使用可能
同期カウンタクリア/カウンタ設定 /インプットキャプチャ	_	使用可能

- 注1. RA6T1のGPT32EH/GPT32Eのみ対応。
- 注2. GTRETRGn は、POEG モジュールを経由して GPT に接続します。このため、GPT の機能を使用するには、MSTPD14 ビットをクリアすることでクロックを POEG に供給してください。
- 注3. GTETRGn は、POEG モジュールを経由して GPT に接続します。そのため、GPT 機能を使用するには、MSTPCRD.MSTPDn($n=11\sim14$)ビットをクリアして POEG にクロックを供給する必要があります。

- 注4. RA6T1のGPT32のみ、デッドタイムバッファなし。
- 注5. RA6T1 の GPT32EH/GPT32E は 10 要因、GPT32 は 8 要因。

2.19 PWM 遅延生成回路

表 2.35 に PWM 遅延生成回路の概要比較を示します。

表 2.35 PWM 遅延生成回路の概要比較

項目	RA6T1	RA6T2
機能	この回路は、チャネル 0、1、2、3 それぞれ 2 つの PWM 出力端子の信号の立ち上がりまたは立ち下がりタイミングを、GPT クロック(PCLKD)周期の最大 1/32 倍の精度で制御できます。	本回路は、チャネル 0/1/2/3 の 2 つの PWM 出力 端子の信号の立ち上がりと立ち下がりのタイミン グを GPT コアクロック (GTCLK) 周期の最大 1/32 の精度で制御することができます。
		GPT コアクロック(GTCLK)は PCLKD または GPTCLK から選択できます。

2.20 低消費電力非同期汎用タイマ/非同期汎用タイマ

表 2.36 に低消費電力非同期汎用タイマ/非同期汎用タイマの概要比較を示します。

表 2.36 低消費電力非同期汎用タイマ/非同期汎用タイマの概要比較

項	目	RA6T1 (低消費電力非同期汎用タイ マ:AGT)	RA6T2 (非同期汎用タイマ:AGTW_B)
動作モード	タイマモード パルス出力モード	カウントソースをカウント タイマがアンダーフローするごとに カウントソースをカウントし、出力 を反転	カウントソースをカウント カウントソースをカウントし、アン ダーフローするごとに出力を反転
	イベントカウンタ モード	外部イベントをカウント	外部イベントをカウント
	パルス幅測定 モード	外部パルス幅を測定	外部パルス幅を測定
	パルス周期測定 モード	外部パルス周期を測定	外部パルス周期を測定
構成		AGTn(16 ビット)×2 チャネル (n = 0、1)	AGTWn (32 ビット) ×2 チャネル (n = 0、1)
カウントソース (動作クロック)	タイマモード パルス出力モード パルス幅測定 モード パルス周期測定 モード	PCLKB、PCLKB/2、PCLKB/8、 AGTLCLK、AGTLCLK/2、 AGTLCLK/4、AGTLCLK/8、 AGTLCLK/16、AGTLCLK/32、 AGTLCLK/64、AGTLCLK/128、 AGTSCLK、AGTSCLK/2、 AGTSCLK/4、AGTSCLK/8、 AGTSCLK/16、AGTSCLK/32、 AGTSCLK/64、AGTSCLK/128、 またはAGT0のアンダーフロー信号 を選択可能	PCLKB、PCLKB/2、PCLKB/8、 AGTLCLK/d(d = 1、2、4、8、 16、32、64、または 128)、 または AGTWO のアンダーフロー信 号を選択可能
	イベントカウンタ モード	外部イベント入力	外部イベント入力
割り込み/イベント	· リンク機能	 アンダーフローイベント信号または測定完了イベント信号 カウンタがアンダーフローしたとき 外部入力(AGTIO)のアクティブにで終了したとき 外部入力(AGTIO)の設定エードで終了したとき 外部入力(AGTIO)の設定エッジがパルス周期測定モードで入力されたとき コンペアマッチAイベント信号 AGTとAGTCMAの値が一致したとき(コンペアマッチA機能が有効) コンペアマッチBイベント信号 AGTとAGTCMBの値が一致したとき(コンペアマッチB機能が有効) 	 アンダーフローイベント信号 カウンタがアンダーフローしたとき パルス幅測定モードで、外のアクティブ幅の測定が終了したとき パルス周期測定モードで外のとき パルス周期測定モードで外の設定エッジが入力されたとき コンペアマッチAイベント信号 AGT レジスタと AGTCMAレジスタの値が一大とが有効) コンペアマッチBイベント信号 AGTとAGTCMBの値が一致したとき、自分でマッチBイベント信号 AGTとAGTCMBの値が一致したとき(コンペアマッチB根能が有効)

項目	RA6T1 (低消費電力非同期汎用タイ マ:AGT)	RA6T2 (非同期汎用タイマ:AGTW_B)
割り込み/イベントリンク機能	スヌーズモードまたはソフトウェア スタンバイモードからの復帰は AGT1_AGTI、AGT1_AGTCMAI、ま たは AGT1_AGTCMBI で実行可能で す。	 スヌーズモードまたはソフト ウェアスタンバイモードからの 復帰は AGT1_AGTI、 AGT1_AGTCMAI、または AGT1_AGTCMBI で実行可能で す。
選択可能な機能	● コンペアマッチ機能 コンペアマッチ A レジスタとコ ンペアマッチ B レジスタの両方 または一方を選択可能	● コンペアマッチ機能 コンペアマッチ A レジスタとコ ンペアマッチ B レジスタの両方 または一方を選択可能
TrustZone フィルタ	_	各チャネルに対して、セキュリティ 属性を設定可能

2.21 ウォッチドッグタイマ

表 2.37 にウォッチドッグタイマの概要比較低消費電力非同期汎用タイマ/非同期汎用タイマの概要比較を示します。

表 2.37 ウォッチドッグタイマの概要比較

項目	RA6T1 (WDT)	RA6T2 (WDT)
カウントソース	周辺クロック(PCLKB)	周辺クロック(PCLKB) ^(注 1)
クロック分周比	4 分周/64 分周/128 分周/512 分周/ 2048 分周/8192 分周	4 分周/64 分周/128 分周/512 分周/ 2048 分周/8192 分周
カウンタ動作	14 ビットのダウンカウンタによるダウンカウント	14 ビットのダウンカウンタによるダウンカウント
カウント開始条件	 オートスタートモード:リセット後、またはアンダーフロー/リフレッシュエラー発生後に自動的にカウント開始 レジスタスタートモード:WDTRR レジスタへの書き込みによるリフレッシュ動作でカウント開始 	 オートスタートモード:リセット後、またはアンダーフロー/リフレッシュエラー発生後に自動的にカウント開始 レジスタスタートモード:WDTRR レジスタへの書き込みによるリフレッシュ動作でカウント開始
		セキュアデベロッパーのみがオートス タートモードまたはレジスタスタート モードを選択可能
カウント停止条件	リセット(ダウンカウンタおよび他のレジスタが初期値に戻る)カウンタのアンダーフローまたはリフ	リセット(ダウンカウンタおよび他のレジスタが初期値に戻る)カウンタのアンダーフローまたはリフ
	レッシュエラー発生時	レッシュエラー発生時
ウィンドウ機能	ウィンドウ開始/終了位置を設定可能 (リフレッシュ許可/禁止期間)	ウィンドウ開始/終了位置を設定可能(リ フレッシュ許可/禁止期間)
WDT リセット要因	ダウンカウンタがアンダーフローしたときリフレッシュ許可期間外でリフレッシュを行ったとき(リフレッシュエラー)	ダウンカウンタのアンダーフローリフレッシュ許可期間外でのリフレッシュ動作(リフレッシュエラー)
ノンマスカブル割り込 み/割り込み要因	ダウンカウンタがアンダーフローしたときリフレッシュ許可期間外でリフレッシュ	ダウンカウンタのアンダーフローリフレッシュ許可期間外でのリフレッ
	を行ったとき(リフレッシュエラー)	シュ動作(リフレッシュエラー)
カウンタ値の読み出し	WDTSR レジスタを読み出すことで、ダウ ンカウンタ値の読み出しが可能	WDTSR レジスタを読み出すことで、ダウ ンカウンタ値の読み出しが可能
イベントリンク機能 (出力)	ダウンカウンタアンダーフローイベント 出力リフレッシュエラーイベント出力	ダウンカウンタアンダーフローイベント 出力リフレッシュエラーイベント出力
出力信号 (内部信号)	リセット出力割り込み要求出力スリープモードカウント停止制御出力	リセット出力割り込み要求出力スリープモードカウント停止制御出力
TrustZone フィルタ	_	セキュリティ属性を設定可能
·		

注1. 周辺モジュールクロック (PCLKB) 周波数≧4× (カウントクロックソースの分周後周波数) となるように設定してください。

2.22 独立ウォッチドッグタイマ

表 2.38 に独立ウォッチドッグタイマの概要比較を示します。

表 2.38 独立ウォッチドッグタイマの概要比較

項目	RA6T1 (IWDT)	RA6T2 (IWDT)
カウントソース	IWDT 専用クロック(IWDTCLK)	IWDT 専用クロック(IWDTCLK)
クロック分周比	1 分周/16 分周/32 分周/64 分周/128 分周/256 分周	1 分周/16 分周/32 分周/64 分周/128 分周/256 分周
カウンタ動作	14 ビットのダウンカウンタによるダウンカウント	14 ビットのダウンカウンタによるダウンカウント
カウント開始条件	リセット後、自動的にカウント開始	リセット後、自動的にカウント開始セキュアデベロッパーのみが IWDT を 開始可能
カウント停止条件	リセット(ダウンカウンタおよび他のレジスタが初期値に戻る)カウンタのアンダーフローまたはリフレッシュエラーの発生(自動的にカウント再開)	リセット(ダウンカウンタおよび他のレジスタが初期値に戻る)カウンタのアンダーフローまたはリフレッシュエラー発生時自動的にカウント再開
ウィンドウ機能	ウィンドウ開始/終了位置を設定可能(リ フレッシュ許可/禁止期間)	ウィンドウ開始/終了位置を設定可能(リ フレッシュ許可/禁止期間)
IWDT リセット要因	ダウンカウンタがアンダーフローしたときリフレッシュ許可期間外でリフレッシュを行ったとき(リフレッシュエラー)	ダウンカウンタのアンダーフローリフレッシュ許可期間外でのリフレッシュ動作(リフレッシュエラー)
ノンマスカブル割り込 み/割り込み要因	ダウンカウンタがアンダーフローしたときリフレッシュ許可期間外でリフレッシュを行ったとき(リフレッシュエラー)	ダウンカウンタのアンダーフローリフレッシュ許可期間外でのリフレッシュ動作(リフレッシュエラー)
カウンタ値の読み出し	IWDTSR レジスタを読み出すことで、ダウンカウンタ値の読み出しが可能	IWDTSR レジスタを読み出すことで、ダウ ンカウンタ値の読み出しが可能
イベントリンク機能 (出力)	ダウンカウンタアンダーフローイベント 出力リフレッシュエラーイベント出力	ダウンカウンタアンダーフローイベント 出力リフレッシュエラーイベント出力
出力信号(内部信号)	リセット出力割り込み要求出力スリープモードカウント停止制御出力	リセット出力割り込み要求出力スリープモードカウント停止制御出力
オートスタートモード	下記のトリガに設定可能: ■ リセット後のクロック分周比 (OFS0.IWDTCKS[3:0]ビット) ■ IWDT のタイムアウト期間 (OFS0.IWDTTOPS[1:0]ビット)	以下のトリガに対して設定可能: ■ リセット後のクロック分周比の選択 (OFS0.IWDTCKS[3:0]ビット) ■ 独立ウォッチドッグタイマのタイムアウト期間の選択 (OFS0.IWDTTOPS[1:0] ビット)
	● IWDT のウィンドウ開始位置 (OFS0.IWDTRPSS[1:0]ビット)	独立ウォッチドッグタイマのウィンドウ 開始位置の選択(OFS0.IWDTRPSS[1:0] ビット)
	● IWDT のウィンドウ終了位置 (OFS0.IWDTRPES[1:0]ビット)	独立ウォッチドッグタイマのウィンドウ 終了位置の選択(OFS0.IWDTRPES[1:0] ビット)

項目	RA6T1 (IWDT)	RA6T2 (IWDT)
オートスタートモード	● リセット出力または割り込み要求出力 (OFS0.IWDTRSTIRQS ビット)	リセット出力または割り込み要求出力の 選択(OFS0.IWDTRSTIRQS ビット)
	● スリープモード、ソフトウェアスタンバ イモードまたはスヌーズモード遷移時の ダウンカウント停止機能 (OFS0.IWDTSTPCTL ビット)	 スリープモード、スヌーズモード、またはソフトウェアスタンバイモード遷移時のダウンカウント停止機能の選択(OFS0.IWDTSTPCTL ビット)
TrustZone フィルタ	_	セキュリティ属性を設定可能

2.23 シリアルコミュニケーションインタフェース

表 2.39 にシリアルコミュニケーションインタフェースの概要比較を示します。

表 2.39 シリアルコミュニケーションインタフェースの概要比較

I	頁目	RA6T1 (SCI)	RA6T2 (SCI_B)
モジュール数		7 (SCIn (n = 0~4, 8, 9))	6 (SCIn (n = 0~4, 9))
シリアル通信方式	•	● 調歩同期式	● 調歩同期式
		● クロック同期式	● クロック同期式
		● 簡易 IIC	● 簡易 IIC
		● 簡易 SPI	● 簡易 SPI
			● 簡易 LIN
		スマートカードインタフェース	スマートカードインタフェース
			マンチェスタインタフェース
転送速度		内蔵のボーレートジェネレータによ	内蔵のボーレートジェネレータによ
		り任意のビットレートを設定可能	り任意のビットレートを設定可能
全二重通信		● 送信部:ダブルバッファによ	● 送信部:ダブルバッファによ
		る連続送信が可能	る連続送信が可能
		● 受信部:ダブルバッファによ	● 受信部:ダブルバッファによ
		る連続受信が可能	る連続受信が可能
半二重通信		_	TXDn 端子のみを使用した半二重通
			信が可能です。
データ転送		LSB ファースト/MSB ファースト転	
		送を選択可能	選択が可能
	、TXDn)のための	_	各端子(RXDn、TXDn)に選択でき
インバータ		W = 45 - W =	るインバータ
割り込み要因		● 送信終了、送信データエンプ	● 送信終了、送信データエンプ
		ティ、受信データフル、受信エラー、受信データレディ、および	ティ、受信データフル、受信エ ラー、受信データレディ、アドレ
		アドレス一致	スー致
		開始条件/再開始条件/停止条件	」 ● 開始条件、再開始条件、停止条件
		の生成完了(簡易 IIC モード用)	の生成完了(簡易 IIC モード用)
			● Break Field 検出/出力機能あ
			り、バス衝突検出機能あり、アク
			ティブエッジ検出機能あり
ループバック機能	!	_	IP 内部の送受信による通信機能の自己診断が可能
シンクロナイザー	バイパス機能	_	バスクロックと動作クロック
			(TCLK)の間の同期回路のバイパス
200			が可能
モジュールストップ機能		チャネルごとにモジュールストップ 状態の設定が可能	チャネルごとにモジュールストップ 状態の設定が可能
スヌーズ終了要求		SCI0 アドレス不一致	SCI0 アドレス不一致
	T –	(SCI0_DCUF)	(SCI0_DCUF)
調歩同期式	データ長	7 ビット/8 ビット/9 ビット	7 ビット/8 ビット/9 ビット
モード	送信ストップ ビット	1 ビット/2 ビット 	1 または 2 ビット
	受信サンプリング	_	デフォルトタイミングから前または
	タイミングの調節		後に調節可能な受信サンプリングタ
			イミング

I	項目	RA6T1 (SCI)	RA6T2 (SCI_B)
調歩同期式	送信タイミングの	_	レジスタの設定値によって制御され
モード	調節		る送信波形の調節可能エッジタイミ ング
	パリティ	偶数パリティ/奇数パリティ/パリ ティなし	偶数パリティ/奇数パリティ/パリ ティなし
	受信エラー検出	パリティエラー、オーバーランエ	• パリティエラー
	機能	ラー、フレーミングエラー	• オーバーランエラー
			フレーミングエラー
	ハードウェア フロー制御	CTSn_RTSn 端子を用いた送受信制 御が可能	CTSn_RTSn、CTSn 端子を用いた送 受信制御が可能
	送信/受信	1 段レジスタ/16 段 FIFO を選択可 能	1 段レジスタまたは 16 段 FIFO のいずれかを選択可能
	アドレス一致	受信データとコンペアマッチレジス タの値が一致したとき、割り込み要 求/イベント出力の発行が可能	受信データとコンペアマッチレジス タの値が一致したとき、割り込み要 求/イベント出力の発行が可能
	アドレス不一致 (SCIO のみ)	受信データとコンペアマッチレジス タの値が一致しないとき、スヌーズ	受信データとコンペアマッチレジス タ内の値が一致しないとき、スヌー
	受信データ スタートビットの	終了要求の発行が可能 Low 検出/立ち下がりエッジ検出を	ズ終了要求の発行が可能 Low 検出/立ち下がりエッジ検出を
	検出	選択可能	選択可能
	ブレークの検出	SPTR レジスタを読み出すことで、	CSR レジスタを読み出すことで、フ
		フレーミングエラーからのブレーク の検出が可能	レーミングエラーからのブレークの 検出が可能
	クロックソース	内部クロック/外部クロックを選択	内部クロックまたは外部クロックの
		可能	選択が可能
	倍速モード	ボーレートジェネレータ倍速モード を選択可能	ボーレートジェネレータ倍速モード を選択可能
	マルチプロセッサ 通信機能	複数プロセッサ間でシリアル通信が 可能	複数プロセッサ間でシリアル通信が 可能
	RS-485 ドライバ コントロール機能	_	外部トランシーバ送信モードを有効 にする出力 DEn 信号
	ノイズ除去	RXDn 端子入力経路にデジタルノイ ズフィルタを内蔵	RXDn 端子入力経路にデジタルノイ ズフィルタを内蔵
クロック同期式	データ長	8 ビット	8ビット
モード	受信サンプリング	_	内部クロック使用時のみ、マスタ
	タイミングの調節		モードでデフォルトタイミングから 後に調節可能な受信サンプリングタ イミング
	受信エラー検出機能	オーバーランエラー	オーバーランエラー
	クロックソース	内部クロック(マスタモード)/外 部クロック(スレーブモード)を選 択可能	内部クロック (マスタモード) また は外部クロック (スレーブモード) の選択が可能
	倍速モード	_	ボーレートジェネレータ倍速モード を選択可能
	ハードウェア フロー制御	CTSn_RTSn 端子を用いた送受信制 御が可能	CTSn_RTSn 端子を用いた送受信制 御が可能
	送信/受信	1 段レジスタ/16 段 FIFO を選択可 能	1 段レジスタまたは 16 段 FIFO のいずれかを選択可能

т		RA6T1 (SCI)	RA6T2 (SCI_B)
スマートカード	エラー処理	受信中にパリティエラーを検出する	受信中にパリティエラーを検出する
インタフェース		とエラーシグナルを自動送出	とエラーシグナルを自動送出
モード		送信中にエラーシグナルを受信する	送信中にエラーシグナルを受信する
		とデータを自動再送信	とデータを自動再送信
	データタイプ	ダイレクトコンベンション/イン	ダイレクトコンベンション/イン
		バースコンベンションをサポート	バースコンベンションをサポート
マンチェスタ	通信フォーマット	_	プレフィスとスタートビットが付加
モード			されたマンチェスタコード
	データ長		7 ビット、8 ビット、または 9 ビット
	送信ストップ		1または2ビット
	ビット		
	パリティ機能		偶数パリティ/奇数パリティ/パリ ティなし
	受信エラー検出		パリティエラー、オーバーランエ
	機能		ラー、フレーミングエラー、マン
			チェスタエラー
	ハードウェア フロー制御		CTSn_RTSn、CTSn 端子を用いた送 受信制御が可能
	クロックソース		内部クロックのみが使用可能
	倍速モード		ボーレートジェネレータ倍速モード
			を選択可能
	マルチプロセッサ		複数プロセッサ間のシリアル通信機
	通信機能		能
	マンチェスタエン		送受信データのマンチェスタエン
	コード/デコード		コード/デコードを行い、マンチェ
	機能		スタコードで通信する機能 RXDn 端子入力経路にデジタルノイ
	ノイズ除去		ズフィルタを内蔵
	プレフィスを設定/		設定されたプレフィスパターンを出
	検出する機能		力し検出する
	スタートビットを		設定されたスタートビットパターン
	設定/検出する機能		を出力し検出する
	受信再タイミング 機能		受信信号の各ビットに対してタイミ ングを補正
簡易 IIC モード	通信フォーマット	I2C バスフォーマット(MSB ファーストのみ)	I2C バスフォーマット(MSB ファー ストのみ)
	動作モード	マスタ(シングルマスタ動作のみ)	マスタ(シングルマスタ動作のみ)
	転送速度	最大 400kbps	最大 400kbps
	ノイズ除去	SCLn 端子と SDAn 端子の入力経路	SCLn 端子と SDAn 端子の入力経路
		にデジタルノイズフィルタを内蔵	にデジタルノイズフィルタを内蔵
## B OB! - :	- LE	し、ノイズ除去幅の調整が可能	し、ノイズ除去幅の調整が可能
簡易 SPI モード	データ長	8ビット	8ビット
	エラー検出	オーバーランエラー	オーバーランエラー
	クロックソース	│ 内部クロック(マスタモード)/外 │ 部クロック(スレーブモード)を選	│ 内部クロック(マスタモード)また │ は外部クロック(スレーブモード)
		択可能	の選択が可能
	倍速モード	_	ボーレートジェネレータ倍速モード を選択可能
	送受信	_	1 段レジスタまたは 16 段 FIFO の選
			択が可能

I		RA6T1 (SCI)	RA6T2 (SCI_B)
簡易 SPI モード	受信サンプリング	_	内部クロック使用時のみ、マスタ
	タイミングの調節		モードでデフォルトタイミングから
			後に調節可能な受信サンプリングタ
		CCa 地フナルiab ルナフェレズ 山	イミング
	SSn 入力端子機能	SSn 端子を High にすることで、出 力端子をハイインピーダンスにする	SSn 端子を High にすることで、出 力端子をハイインピーダンスにする
		ことが可能	ことが可能
	クロック設定	クロック位相、クロック極性の設定	クロック位相、クロック極性の設定
		を4種類から選択可能	を4種類から選択可能
簡易 LIN	Start Frame 送信	_	● Break Field の出力が可能 ∕ Break
			Field 出力完了割り込み出力が可
			能
			● バス衝突検出が可能、バス衝突検 出割り込み出力が可能
	Start Frame 受信		● Break Field の検出が可能 / Break
	Otant Hame XIII		Field 検出割り込み出力が可能
			● Control Field 0/1 データ比較機能
			あり
			Control Field 1 にはプライマリ/ セカンダリの 2 種類の比較デー
			タを設定可能
			• Control Field 1 にプライオリティ
			インタラプトビットを設定可能
			Break Field がない Start Frame
			にも対応可能
			 Control Field 0 がない Start Frame にも対応可能
			● ビットレート測定機能あり
	 入出力制御機能		TXDn 信号と RXDn 信号の極性選
			択が可能
			RXDn 信号にデジタルフィルタ機 能選択が可能
			● 同じ端子で RXDn 信号と TXDn
			信号を兼用した半二重通信が可能
			RXDn 端子受信データサンプリングタイミング選択可能
ビットレートモジ	ュレーション機能	内蔵ボーレートジェネレータの出力	内蔵ボーレートジェネレータの出力
		補正により誤差の低減が可能	補正により誤差の低減が可能
イベントリンク機	能	受信エラーまたはエラーシグナル検	受信エラーまたはエラーシグナル検
		出におけるエラーイベント出力	出におけるエラーイベント出力
		(SCIn_ERI) (n = 0~4、8、9) 受信データフルイベント出力	(SCIn_ERI) (n = 0~4、9) 受信データフルイベント出力
		$(SCIn RXI) (n = 0 \sim 4, 8, 9)$	(SCIn RXI) (n = 0~4、9)
		(注1)	
		送信データエンプティイベント出力	送信データエンプティイベント出力
		(SCIn_TXI) (n = 0~4、8、9) (注 1)	(SCIn_TXI) (n = 0~4、9)
		アドレス一致イベント出力	アドレス一致イベント出力
		$(SCIn_AM)$ $(n = 0 \sim 4, 8, 9)$	$(SCIn_AM)$ $(n = 0 \sim 4, 9)$
			アクティブエッジ検出イベント出力
			(SCIn_AED) $(n = 0 \sim 4, 9)$

項目	RA6T1 (SCI)	RA6T2 (SCI_B)
イベントリンク機能	送信終了イベント出力(SCIn_TEI) (n = 0~4、 <mark>8、</mark> 9) ^(注1)	送信終了イベント出力(SCIn_TEI) (n = 0~4、9)
TrustZone フィルタ	_	各チャネルに対してセキュリティ属 性を設定可能

注1. 本イベントリンク機能は、調歩同期式モードにおいて FIFO 動作が選択された場合、使用禁止となります。

2.24 I²C バスインタフェース

表 2.40 に I2C バスインタフェースの概要比較を示します。

表 2.40 I²C バスインタフェースの概要比較

項目	RA6T1 (IIC)	RA6T2 (IIC_B)
動作モード	マスタ/スレーブモードを選択可能	マスタ/スレーブモードを選択可能
データハンドラ	ダブルバッファ転送	シングルバッファ転送
通信プロトコル	通信フォーマット: ● I2C バスフォーマットまたは SMBus フォーマット	 I2C バスフォーマット スタンダードモード (Sm) : 0~100kbps ファストモード (Fm) : 0~400kbps
	転送速度: ● ファストモードプラス対応(~1Mbps)	 ファストモードプラス (Fm+) : 0~1Mbps (注1) High-speed モード (Hs モード) : 0~3.2Mbps (注1) SMBus フォーマット: 10~100kbps
アドレス フォーマット	7 ビット/10 ビットアドレスフォーマット 対応(混在可能)	7 ビットアドレス10 ビットアドレス
アドレス検出	• 異なるスレーブアドレスを3種類まで設定 可能	スレーブアドレス (スタティックアドレス) (最大3アドレス)
	ジェネラルコールアドレス検出、デバイス ID アドレス検出、SMBus のホストアドレス 検出が可能	 ジェネラルコールアドレス Hs モードマスタコード (注1) デバイス ID ホストアドレス 10 ビットスレーブアドレッシング
クロック	アクノリッジ応答:	クロックストレッチ能力
ストレッチ	 送信時、アクノリッジビットの自動ロードノットアクノリッジビット検出時に次送信データ転送の自動中断が可能 受信時、アクノリッジビットの自動送出8クロック目と9クロック目の間にウェイトありを選択すると、受信値に応じたアクノリッジビット値のソフトウェア制御が可能 ウェイト機能:受信時、SCL クロックの Low ホールドによる下記期間のウェイトが可能 8クロック目と9クロック目の間をウェイト 9クロック目と次の転送の1クロック目の 	
SDA 出力遅延	間をウェイト	 アクノリッジ送信を含むデータ送信の出力タイ
機能	アクノリッジ送信を含むデータ送信の出力タイ ミングを遅延させることが可能	アクノリッシ 送信を含むナータ送信の出力タイ ミングを遅延させることが可能

R01AN6619JJ0100 Rev.1.00

Nov.28.22

項目	RA6T1 (IIC)	RA6T2 (IIC_B)
アービトレー	● マルチマスタ対応	● マルチマスタ対応
ション	— 他のマスタとの SCL クロック衝突時、 SCL クロックの同期が可能	— 他のマスタとの SCL クロック衝突時、 SCL クロックの同期が可能
	スタートコンディション発行がバスで競合した場合、SDA ライン用の内部信号と SDA ラインのレベルの間に不一致があるかどうかのテストによるアービトレーションロストを検出可能	スタートコンディション発行がバスで競合した場合、SDA ライン用の内部信号と SDA ラインのレベルの間に不一致があるかどうかのテストによるアービトレーションロストを検出可能
	— マスタ動作時、SDA 内部信号と SDA ラ インの状態が不一致ならアービトレー ションロストを検出可能	— マスタ動作時、SDA 内部信号と SDA ラインの状態が不一致ならアービトレーションロストを検出可能
	バスビジー中のスタートコンディション発生によるアービトレーションロストを検出可能(スタートコンディションの二重発行防止)	バスビジー中のスタートコンディション発生によるアービトレーションロストを検出可能(スタートコンディションの二重発行防止)
	ノットアクノリッジビット転送時、SDA内 部信号と SDA ラインの状態の不一致でアー ビトレーションロストを検出可能	ノットアクノリッジビット転送時、SDA内 部信号と SDA ラインの状態の不一致でアー ビトレーションロストを検出可能
	スレーブ送信時、データの SDA 内部信号と SDA ラインの状態の不一致でアービトレー ションロストを検出可能	スレーブ送信時、データの SDA 内部信号と SDA ラインの状態の不一致でアービトレー ションロストを検出可能
タイムアウト 検出機能	SCL クロックの長時間停止を内部で検出	SCL クロックの長時間停止を内部で検出
ノイズフィルタ	 SCL および SDA 信号用のデジタルノイズ フィルタ フィルタによるノイズ除去幅をプログラマ ブルに調整可能 	アナログノイズフィルタデジタルノイズフィルタ
割り込み要因	 転送エラー/イベント発生:アービトレーション検出、NACK、タイムアウト、スタートまたはリスタートコンディション、ストップコンディション 受信データフル 	 スタートコンディション検出 ストップコンディション検出 NACK 検出 アービトレーションロスト タイムアウト検出 Rx データバッファフル
	送信データエンプティ送信終了	Tx データバッファエンプティ送信終了ウェイクアップ条件検出
エラー検出	NACKアービトレーション検出タイムアウト	NACK 受信アービトレーションロストエラータイムアウトエラー
モジュール ストップ機能	モジュールストップ状態を設定して消費電力を 削減可能	モジュールストップ状態を設定して消費電力を 削減可能
イベントリンク 機能	 転送エラー/イベント発生:アービトレーション検出、NACK、タイムアウト、スタートまたはリスタートコンディション、ストップコンディション 受信データフル 	通信イベント受信データバッファフルイベント
	送信データエンプティ送信終了	送信データバッファエンプティイベント送信終了イベント
ウェイクアップ 機能	ウェイクアップイベントを使用した CPU のソ フトウェアスタンバイモードからの復帰が可能	ウェイクアップ要因: スレーブアドレスのアドレス検出

注2. ファストモードプラスと High-speed モードは、IICO(SCLO_A、SDAO_A)に対応しています。

2.25 CAN モジュール/CAN フレキシブルデータレート

表 2.41 に CAN モジュール/CAN フレキシブルデータレートの概要比較を示します。

表 2.41 CAN モジュール/CAN フレキシブルデータレートの概要比較

		RA6T1 (CAN)	RA6T2 (CANFD_B)
通信		ISO11898-1 準拠の標準フレームと拡張 フレーム	CANFD ISO 11898-1 (2015) に準拠し た CAN 機能
プロトコルエンジンの バージョン		_	RS-CANFD_PE V3.0
データ転送 レート	CANFD	_	アービトレーションフェーズに最大 1Mbps、データフェーズに 5Mbps
	クラシカル CAN	最大 1Mbps のデータ転送レートをプログ ラム可能	最大 1Mbps
動作周波数/	′周辺クロック	fCAN≧8MHz (PCLKB または CANMCLK)	60MHz (PCLKB) RAM クロック: 120MHz (PCLKA)
データリンク クロック	ァレイヤ(DLL)	_	最高≦40MHz
入出力端子		CTX0/CRX0	CTX0/CRX0
CAN チャネ	ル	1 チャネル	1 チャネル
選択可能なⅠ	Dタイプ	● 受信 ID フォーマットは、標準 ID の み、拡張 ID のみ、またはミックス ID を選択可能	11 ビットの標準 ID
		● 送信 ID フォーマットは、標準 ID の み、拡張 ID のみ、またはミックス ID に選択可能	11 ビットの標準 ID+18 ビットの拡張 ID
選択可能なる	フレームタイプ	● データフレームとリモートフレーム の受信をサポート	データフレーム(RTR = 0)
			(CAN フレームと CANFD フレーム)
		● データフレームとリモートフレーム	リモートフレーム(RTR = 1)
		の送信をサポート	(CAN フレームのみ)
データフレー バイト数	-ムの可変データ	DLC 範囲: 0~8	DLC 範囲: 0~F
メッセージノ	ヾ ッファ	32 個のメールボックスに対し、下記の 2 種類のメールボックスモードを選択可能 ● 通常モード: 32 個のメールボックス を送信または受信用に個別に設定可能	最大 32 個の受信メッセージバッファ 4 個の送信メッセージバッファ 1 個の送信キュー 送信キューへの自動メッセージ転送をサ ポート
FIFO 番号		● FIFO モード: 24 個のメールボックス を送信または受信用に個別に設定可 能、残りのメールボックスは受信用 (RX) および送信用(TX)の4段 FIFOで使用	2 個の受信 FIFO バッファ 1 個の共通 FIFO が個々に下記に設定可能 ・ 受信 FIFO ・ 送信 FIFO
送信用自動退 タイマ	産延インターバル	_	遅延タイマは下記に適用可能 ● 送信 FIFO
拡張受信フィ	[・] ルタ	● 8 つのアクセプタンスマスク (4 メールボックスごとに 1 つ)	11 ビットおよび 29 ビットの CAN ID をサポート
		● メールボックスごとに個別にマスク を有効または無効に設定可能	各エントリに、プログラム可能 29 ビット CAN ID アクセプタンスフィルタマスク
			各 FIFO および受信メッセージバッファ に、プログラム可能ルーティング機能 (最大 2 つのルーティング先)

項目	RA6T1 (CAN)	RA6T2 (CANFD_B)
拡張受信フィルタ		RTR および IDE マスキング
		データ長コード (DLC) フィルタ
		メッセージバッファペイロードのオー
		バーロード保護
		通信中のアクセプタンスフィルタリスト (AFL)エントリ更新
 バスオフ復帰のモード遷移	│ │ バスオフ状態からの復帰のモード遷移を	バスオフ状態からの復帰のモード遷移を
	選択可能:	選択可能:
	● ISO11898-1 仕様準拠	● ISO11898-1 仕様準拠
	バスオフ開始で自動的に CAN halt モードへ遷移	バスオフ開始で自動的に CAN halt モードへ遷移
	バスオフ終了で自動的に CAN halt モードへ遷移	バスオフ終了で自動的に CAN halt モードへ遷移
	ソフトウェアにより CAN halt モード へ遷移	● ソフトウェアにより CAN halt モード へ遷移
	ソフトウェアによりエラーアクティ ブ状態へ遷移	● ソフトウェアによりエラーアクティ ブ状態へ遷移
エラー状態の監視	 CANバスエラー(スタッフエラー、フォームエラー、ACKエラー、15ビット CRCエラー、ビットエラー、ACKデリミタエラー)の監視 エラー状態(エラーワーニング、エラーパッシブ、バスオフ開始、バスオフ復帰)への遷移の検出 エラーカウンタ読み出しのサポートコーット: アクセプタンスフィルタサポート メールボックス検索サポート(受信メールボックス検索、メッセージロスト検 	 CAN バスエラー (スタッフエラー、フォームエラー、ACK エラー、15 ビット CRC エラー、ビットエラー、ACK デリミタエラー) の監視 エラー状態 (エラーワーニング、エラーパッシブ、バスオフ開始、バスオフ復帰) への遷移の検出 エラーカウンタ読み出しのサポート 受信メッセージに自動ラベル情報付加(上位ソフトウェアレイヤサポート用)
	索) ● チャネル検索サポート	
タイマ	 16 ビットカウンタによるタイムスタンプ機能 基準クロックは、1、2、4、8 ビットタイム期間から選択可能 	TX および RX タイムスタンプ機能
割り込み機能	5種類の割り込み要因をサポート:	グローバル割り込み
	● 受信完了割り込み	— 2 つの RX FIFO バッファへの正常
	● 送信完了割り込み	受信のグローバル割り込み
	● 受信 FIFO 割り込み	グローバルエラー割り込み
	● 送信 FIFO 割り込み	— 32 個の RX メッセージバッファヘ
	● エラー割り込み	の正常受信のグローバル割り込み
		チャネル割り込みチャネル送信
		チャネル运信 チャネルエラー割り込み
		チャネルエフー割り込み チャネルの RX モードの共通 FIFO での正常受信

	T	
項目	RA6T1 (CAN)	RA6T2 (CANFD_B)
テストモード	評価用に3つのテストモードを用意: ● リッスンオンリモード ● セルフテストモード 0 (外部ループバック) ● セルフテストモード 1 (内部ループバック)	 チャネル固有のテストモード 基本テストモード リッスンオンリモード セルフテストモード 0 (外部ループバックモード) セルフテストモード 1 (内部ループバックモード) 制限付きオペレーションモード グローバルテストモード RAM テストモード ビットフリップテスト
モジュールストップ機能	モジュールストップ状態に設定して消費 電力を削減	モジュールストップ状態に設定して消費 電力を削減
パワーダウン機能	CAN スリープモード 1: CAN クロック停止による消費電力の削減	CAN ノードにモジュールスタートストップ機能(チャネルモードおよびグローバルスリープモード)
RAM	_	RAM ECC 保護(2 ビットエラー検出お よび 1 ビットエラー訂正)
TrustZone フィルタ	_	1 つのセキュリティ属性を設定可能

2.26 シリアルペリフェラルインタフェース

表 2.42 にシリアルペリフェラルインタフェースの概要比較を示します。

表 2.42 シリアルペリフェラルインタフェースの概要比較

項目	RA6T1 (SPI)	RA6T2 (SPI_B)
チャネル数	2 チャネル	2 チャネル
SPI 転送機能	MOSI (Master Out/Slave In)、MISO (Master In/Slave Out)、SSL (Slave Select)、RSPCK (SPIClock)の各信号を使用して、 SPI 動作(4線式)またはクロック同 期式動作(3線式)によるシリアル通 信が可能	MOSI (Master Out/Slave In)、MISO (Master In/Slave Out)、SSL (Slave Select)、RSPCK (SPIClock)の各信号を使用して、 SPI 動作(4線式)またはクロック同 期式動作(3線式)によるシリアル通 信が可能
	● 送信のみの動作が可能	● 送信のみの動作が可能
		● 受信のみの動作が可能
	全二重または送信のみの通信モード を選択可能	通信モード:全二重、送信のみ、または受信のみを選択可能
	● RSPCK 極性切り替え	● RSPCK 極性切り替え
	● RSPCK 位相切り替え	● RSPCK 位相切り替え
データフォーマット	MSB ファースト/LSB ファースト選 択可能	MSB ファーストまたは LSB ファース トを選択可能
	● 転送ビット長を8、9、10、11、12、 13、14、15、16、20、24、32 ビットから選択可能	● 転送ビット長を 4~32 ビットから選 択可能
	送信/受信バッファは 128 ビット一度の送受信で最大 4 フレームを転送(1 フレームは最大 32 ビット)	送信バッファまたは受信バッファと して 32 ビット×4 ステージ FIFO を 使用可能
	● バイトスワップ動作機能	● バイトスワップ動作機能
		● 送受信データは反転可能
ビットレート	 マスタモード時、内蔵ボーレート ジェネレータで PCLKA を分周して RSPCK を生成(分周比は 2~4096 分 周) 	 マスタモード時、内蔵ボーレート ジェネレータで TCLK を分周して RSPCK を生成(分周比は 2~4096 分 周)
	 スレーブモード時は、PCLKA の最小 4 分周のクロックを、RSPCK として 入力可能(RSPCK の最大周波数は PCLKA の 4 分周) High 幅: PCLKA の 2 サイクル、Low 幅: PCLKA の 2 サイクル 	 スレーブモード時は、TCLKの最小2分周のクロックを、RSPCKとして入力可能(RSPCKの最高周波数はTCLKの2分周) High幅: TCLKの1サイクル、Low幅: TCLKの1サイクル
バッファ構成	送信および受信バッファはそれぞれ ダブルバッファ構造	● 送信および受信バッファはそれぞれ ダブルバッファ構造
	● 送信および受信バッファは 128 ビット	
エラー検出	● モードフォルトエラー検出	● モードフォルトエラー検出
	● アンダーランエラー検出	● アンダーランエラー検出
	オーバーランエラー検出	● オーバーランエラー検出
	● パリティエラー検出	● パリティエラー検出
		● 受信データ準備検出

項目	RA6T1 (SPI)	RA6T2 (SPI_B)
SSL 制御機能		[Motorola SPI モード/TI SSP モード共
	1 チャネルあたり 4 本の SSL 端子 (SSLn0~SSLn3)	通] ■ 1 チャネルあたり 4 本の SSL 端子 (SSLni:SSLn0~SSLn3) (n = A、 B)
	シングルマスタモード時、SSLn0~ SSLn3 端子は出力	シングルマスタモード時、SSLn0~ SSLn3 端子は出力
	マルチマスタモード時、SSLn0 端子 は入力、SSLn1~SSLn3 端子は出力 または不使用	マルチマスタモード時、SSLn0 端子 は入力、SSLn1~SSLn3 端子は出力 または未使用
	スレーブモード時、SSLn0 端子は入 カ、SSLn1~SSLn3 端子は不使用	スレーブモード時、SSLn0 端子は入 力、SSLn1~SSLn3 端子は未使用
	SSL 出力のアサートから RSPCK 動作までの遅延(RSPCK 遅延)を制御可能	 SSL 出力のアサートから RSPCK 動作までの遅延(RSPCK 遅延) を制御可能
	設定範囲:1~8RSPCK 周期(設定単位:1RSPCK 周期)	設定範囲:1~8RSPCK 周期(設定単 位:1RSPCK 周期)
	 RSPCK 停止から SSL 出力のネゲートまでの遅延 (SSL ネゲート遅延)を制御可能 設定範囲: 1~8RSPCK 周期(設定単位: 4PSPCK 周期) 	 RSPCK 停止から SSL 出力のネゲートまでの遅延(SSL ネゲート遅延)を制御可能 設定範囲:1~8RSPCK 周期(設定単位、1PSPCK 周期)
	位:1RSPCK 周期) ● 次アクセスの SSL 出力アサートの ウェイト (次アクセス遅延) を制御 可能 設定範囲:1~8RSPCK 周期(設定単	位:1RSPCK 周期) ● 次アクセスの SSL 出力アサートの ウェイト (次アクセス遅延) を制御 可能 設定範囲:1~8RSPCK 周期 (設定単
	位:1RSPCK 周期)	位:1RSPCK 周期)
	● SSL 極性変更機能	SSL 極性変更機能バースト転送時のフレーム間遅延を
		設定可能 [Motorola モードのみ]
		 SSL 出力のアサートから RSPCK 動作までの遅延(RSPCK 遅延) を制御可能
		設定範囲:1~8RSPCK 周期(設定単位:1RSPCK 周期)
		[スレーブ、TI-SSP モード]
		OE 出力のアサートから RSPCK 動作 までの遅延 (RSPCK 遅延) を制御可 能 設定範囲:0~8RSPCK 周期(設定単 位:1RSPCK 周期)
通信プロトコル	_	Motorola SPI
		TI SSP (同期式シリアルプロトコル)
マスタ転送時の制御方式	● 最大 8 コマンドで構成された転送を 連続してループ実行可能	● 最大8コマンドで構成された転送を 連続してループ実行可能

項目	RA6T1 (SPI)	RA6T2 (SPI_B)
マスタ転送時の制御方式	 各コマンドに以下の項目を設定可能: SSL 信号値、ビットレート、RSPCK極性/位相、転送データ長、MSB/LSBファースト、バースト、RSPCK遅延、SSLネゲート遅延、次アクセス遅延 	 各コマンドに以下の項目を設定可能: SSL 信号値、ビットレート、RSPCK極性/位相、転送データ長、MSB/LSBファースト、バースト、RSPCK遅延、SSL ネゲート遅延、次アクセス遅延
	送信バッファへの書き込みで転送を 起動可能SSL ネゲート時の MOSI 信号値を設 定可能	送信バッファへの書き込みによる転送起動SSL ネゲート時の MOSI 信号値を設定可能
	● RSPCK 自動停止機能	● RSPCK 自動停止機能
割り込み要因	● 受信バッファフル割り込み	割り込み要因: ● 受信バッファフル/受信データ準備 割り込み
	 送信バッファエンプティ割り込み SPI エラー割り込み(モードフォルト、オーバーラン、パリティエラー) 	 ● 送信バッファエンプティ割り込み ● SPI エラー割り込み (モードフォルトエラー、アンダーランエラー、オーバーランエラー、パリティエラー、受信データ準備)
	SPI アイドル割り込み (SPI アイドル)送信完了割り込み	SPI アイドル割り込み (SPI アイドル)通信終了割り込み
イベントリンク機能	以下のイベントをイベントリンクコントローラ (ELC) へ出力可能: 受信バッファフル信号	以下のイベントをイベントリンクコントローラ (ELC) へ出力可能: 受信バッファフル/受信データ準備信号
	送信バッファエンプティ信号モードフォルト/アンダーラン/ オーバーラン/パリティエラー信号	送信バッファエンプティ信号モードフォルト/アンダーラン/ オーバーラン/パリティエラー信号 /受信データ準備信号
	SPI アイドル信号送信完了信号	SPI アイドル信号通信終了信号
その他	CMOS 出力/オープンドレイン出力の切り替えSPI の初期化機能ループバックモード	CMOS 出力/オープンドレイン出力の切り替えSPI 初期化機能ループバックモード
モジュールストップ機能	モジュールストップ状態を設定して消費 電力を削減可能	モジュールストップ状態への設定が可能
TrustZone フィルタ	<u> </u>	セキュリティ属性を設定可能

2.27 巡回冗長検査演算器

表 2.43 に巡回冗長検査演算器の概要比較を示します。

表 2.43 巡回冗長検査演算器の概要比較

項目		RA6T1 (CRC)	RA6T2 (CRC)
データサイズ	8ビット	8ビット	8ビット
	32 ビット	32 ビット	32 ビット
CRC 演算対象	8 ビット	8n ビット単位のデータに対し CRC コー	8n ビット単位の任意データに対し CRC
データ		ドを生成(n = 自然数)	コードを生成(n = 自然数)
	32 ビット	32n ビット単位のデータに対し CRC コー	32n ビット単位の任意データに対し CRC
		ドを生成(n = 自然数)	コードを生成(n = 自然数)
CRC 演算処理	8ビット	8 ビット並列実行	8 ビット並列実行
方式	32 ビット	32 ビット並列実行	32 ビット並列実行
CRC 生成多項式	8 ビット	3 つの生成多項式から 1 つ選択可能	3 つの生成多項式から 1 つ選択可能
		[8 ビット CRC]	[8 ビット CRC]
		• X ⁸ +X ² +X+1 (CRC-8)	• X ⁸ +X ² +X+1 (CRC-8)
		[16 ビット CRC]	[16 ビット CRC]
		• X ¹⁶ +X ¹⁵ +X ² +1 (CRC-16)	• X ¹⁶ +X ¹⁵ +X ² +1 (CRC-16)
		• X ¹⁶ +X ¹² +X ⁵ +1 (CRC-CCITT)	• X ¹⁶ +X ¹² +X ⁵ +1 (CRC-CCITT)
	32 ビット	2 つの生成多項式から 1 つ選択可能	2 つの生成多項式から 1 つ選択可能
		[32 ビット CRC]	[32 ビット CRC]
		• $X^{32}+X^{26}+X^{23}+X^{22}+X^{16}+X^{12}+X^{11}+$	• $X^{32}+X^{26}+X^{23}+X^{22}+X^{16}+X^{12}+X^{11}+$
		$X^{10}+X^8+X^7+X^5+X^4+X^2+X+1$	$X^{10}+X^8+X^7+X^5+X^4+X^2+X+1$
		(CRC-32)	(CRC-32)
		$\bullet X^{32} + X^{28} + X^{27} + X^{26} + X^{25} + X^{23} + X^{22} +$	$\bullet X^{32} + X^{28} + X^{27} + X^{26} + X^{25} + X^{23} + X^{22} +$
		$X^{20}+X^{19}+X^{18}+X^{14}+X^{13}+X^{11}+X^{10}+$	$X^{20}+X^{19}+X^{18}+X^{14}+X^{13}+X^{11}+X^{10}+$
		X ⁹ +X ⁸ +X ⁶ +1 (CRC-32C)	X ⁹ +X ⁸ +X ⁶ +1 (CRC-32C)
CRC 演算切り替え	Ė	LSB ファーストまたは MSB ファースト	LSB ファーストまたは MSB ファースト
		での通信用に、CRC 演算結果のビット	での通信用に、CRC 演算結果のビット
- >>	مادا باندا ^و	オーダの切り替えが可能	オーダを切り替えることができます。
モジュールストッ	フ機能	モジュールストップ状態を設定して消費 電力を削減可能	モジュールストップ状態を設定して消費 電力を削減が可能
CRC スヌープ	8 ビット	電力を削減的能 特定のレジスタアドレスに対する読み出	特定のレジスタアドレスに対する読み出
	0 6 7 1	付足のレジスタテトレスに対する読み出	付定のレンスタテトレスに対する読み山 しと書き込みのモニタ
	32 ビット		特定のレジスタアドレスに対する読み出
	02 071		しと書き込みのモニタ
TrustZone フィル	<u>.</u> タ	_	セキュリティ属性を設定可能
	*		=

2.28 セキュア暗号エンジン

表 2.44 にセキュア暗号エンジンの概要比較を示します。

表 2.44 セキュア暗号エンジンの概要比較

項目	RA6T1 (SCE7)	RA6T2 (SCE5_B)
アクセス制御	アクセス管理回路	アクセスマネジメント回路
	● 不正プログラムやプログラム実行の暴走に より SCE7 に異常なアクセスがあった場 合、この回路は後続のすべてのアクセスを 遮断し、SCE7 からのデータ出力を停止し ます。	 プログラムの改ざんや、CPU の暴走等により SCE5 への異常なアクセスが発生した場合、それ以降のアクセスを受け付けず、SCE5 からのデータ出力を停止
暗号エンジン	Advanced Encryption Standard(AES): NIST FIPS PUB 197 アルゴリズムに準拠	AES: NIST FIPS PUB 197 準拠
	 キーサイズ: 128、192、256 ビット ブロックサイズ: 128 ビット 連鎖モード ECB、CBC、CTR: NIST SP 800-38A に準拠 GCM: NIST SP 800-38D に準拠 XTS: NIST SP 800-38E に準拠 GCTR 128 ビットデータに対するスループット 128 ビット鍵に対して 11PCLKB サイクル 256 ビット鍵に対して 15PCLKB サイクル AES-GCM AES-GCM は AES-GCTR と GHASH を組み合わせることにより実現 Triple Data Encryption Standard (3DES) 192 ビット鍵長 8 バイトの固定データブロックで動作 レガシーな Secure Socket Layer (SSL) および Transport Layer Security (TLS) プロトコルを使用 64 ビットデータに対するスループット 56 ビット鍵に対して 16PCLKB サイクル Alleged RC4 (ARC4) 	 鍵長: 128 ビット、または 256 ビット データブロックサイズ: 128 ビット 暗号利用モード ECB、CBC、CTR: NIST SP 800-38A 準拠 CMAC: NIST SP 800-38B 準拠 GCM: NIST SP 800-38E 準拠 GCTR 128 ビットデータのスループット 鍵長 128 ビット: PCLKA 44 サイクル 鍵長 256 ビット: PCLKA 61 サイクル (注1) AES-GCM AES-GCTR と GHASH の組み合わせで AES GCM を実現
	 2048 ビット鍵長 128 ビットデータに対するスループット 2048 ビットタに対して 16DCLVP サイクリー 	
	2048 ビット鍵に対して 16PCLKB サイクル	鍵の管理 ● ラップした鍵は、SCE5 の内部でのみ有効
乱数生成	128 ビット真正乱数発生器	32 ビット真正乱数生成回路
署名生成と認証	RSA • 1024 ビットおよび 2048 ビットの鍵サイズ をサポート	
	● 署名生成、署名認証、公開鍵暗号、秘密鍵 暗号	

項目	RA6T1 (SCE7)	RA6T2 (SCE5_B)
署名生成と認証	NAOTT (SCE7) DSA ■ 以下の DSA 鍵サイズをサポート — (1024 ビット、160 ビット) — (2048 ビット、224 ビット) — (2048 ビット、256 ビット) ■ 署名生成、署名認証 ECC ■ P-192、P-224、P-256、および P-384 曲線をサポート ■ 署名生成、署名認証	
	るお主成、者も認証 スカラー倍算	
メッセージダイ ジェストの計算	HASH • SHA1、SHA224、SHA256、MD5	_
ハードウェア ユニークキー		 読み出し専用の 128 ビットハードウェアユニークキー (HUK) 鍵導出関数 (KDFs) は、ハードウェアユニークキーと鍵生成情報を組み合わせます。導出した鍵は、ユーザキーセキュアストレージ用にキーラッピングを実行します。 HUK の一意性は、本 MCU グループの別の個体への不正なクローン作成と不正なコピーを防止します。 HUK 自体は、ラッピングされた (暗号化され平文でない) フォーマット、隔離されたメモリ領域に格納されます。そのため、不正なアクセスやコピーから保護されます。
ユニーク ID スーパーバイザ モード	 MCU 固有の ID (ユニーク ID) では、アクセス管理回路から専用バスまでアクセスが可能 ユニーク ID と鍵生成情報を組み合わせることにより、他の MCU への不正なデータコピーを防止 スーパーバイザモード信号はアクセス管理回路に接続されており、スーパーバイザモードでのみ SCE7 を制御できるようにするのに使用 	 読み出し専用、128 ビットの MCU 個体固有 ID (ユニーク ID) をアクセスマネジメント 回路からアクセス可能 鍵導出関数 (KDFs) は、ユニーク ID と鍵 生成情報を組み合わせます。このように導出されたキーは、SCE 内部で HUK をアンラップするのに使用します。
低消費電力	モジュールストップ状態の設定が可能	モジュールストップ状態の設定が可能

注1. SCE5 ライブラリ呼び出しのオーバーヘッドは含みません。

2.29 12 ビット A/D コンバータ

表 2.45 に 12 ビット A/D コンバータの概要比較を示します。

表 2.45 12 ビット A/D コンバータの概要比較

項目	RA6T1 (ADC12)	RA6T2 (ADC_B)
ユニット数	2ユニット(0および1)	2 ユニット (ユニット 0 およびユニット 1)
入力チャネル	● ユニット 0:最大 11 チャネル	● 最大 29 本のアナログ入力チャネル
	● ユニット1:最大8チャネル	— A/D コンバータユニット 0 : 最大 21 本
	(うち各2チャネルは端子共用)	のアナログ入力チャネル
		— A/D コンバータユニット 1 : 最大 17 本
		のアナログ入力チャネル
		— 9 本のアナログ入力チャネルは、A/D コ
		ンバータユニット 0 とユニット 1 で共用
拡張アナログ	温度センサ出力、内部基準電圧	自己診断、温度センサー、内部基準電圧、D/A
機能		コンバータ(DA0~DA3)
A/D 変換方式	逐次比較方式	逐次比較方式
A/D コンバータ	12 ビット(12 ビット、10 ビット、8 ビット変	12 ビット
の分解能	換から選択可能)	
変換時間	A/D 変換クロック PCLKC(ADCLK)が 60MHz	1 チャネル当たり 0.16µs(A/D 変換クロック
	で動作時、1 チャネル当たり 0.4 µ s	ADCLK = 50 MHz の場合)
A/D 変換	周辺モジュールクロック PCLKB (注1) と A/D 変	A/D 変換クロック(ADCLK)を設定するには、
クロック	換クロック PCLKC(ADCLK) ^(注1) を以下の分	クロックソースと分周比を以下から選択
	周比で設定可能	• クロックソース:周辺モジュールクロック
	PCLKB: PCLKC (ADCLK) 分周比 = 1:1、	PCLKC、周辺モジュールクロック
	2:1、4:1、8:1、1:2、1:4	PCLKA、GPT クロック GPTCLK
		● 分周比: 1/2/3/4/5/6/7/8
		A/D 変換クロック(ADCLK)は、最小 25MHz
△/□ 赤梅亭 カ	7 1 7 5 7 T T T T T T T T T T T T T T T T T	から最大 60MHz の間で動作可能
A/D 変換データ	アナログ入力用 19 本 (ユニット 0:11 本、ユニット 1:8 本)、ダブルトリガモー	● A/D 変換結果は、データレジスタまたは FIFO に格納
	ドでの A/D 変換データ 2 重化用 1 本/各ユ	● A/D 変換結果は、16 ビット、14 ビット、
	ニット、ダブルトリガモード拡張動作時の	● A/D 変換結果は、10 ビット、14 ビット、 12 ビット、および 10 ビットのデータ
	A/D 変換データ 2 重化用 2 本/各ユニット	フォーマットで提供
	■ 温度センサ出力用1本	J A C J C J C J C J C J C J C J C J C J
	● 内部基準電圧用 1 本	
	● 自己診断用1本	
	● A/D 変換結果を A/D データレジスタに保持	
	● A/D 変換結果の 8、10、12 ビット精度出力	
	対応	
	● A/D 変換値加算モード(A/D 変換結果の加	
	算値を変換精度ビット数+2 ビットで A/D	
	データレジスタに保持) ^(注 3)	
	ずブルトリガモード(シングルスキャンと	
	グループスキャンモードで選択可能)	
	選択した 1 つのチャネルのアナログ入力の	
	A/D 変換データを 1 回目は対象チャネルの	
	データレジスタに保持、2回目の A/D 変換	
	データは2重化レジスタに保持	

項目	RA6T1 (ADC12)	RA6T2 (ADC_B)
A/D 変換データ	● ダブルトリガモード拡張動作(特定トリガ 種別で有効) 選択した1つのチャネルのアナログ入力の A/D 変換データを関連するトリガに準備し た2重化レジスタに保持	
動作モード	 シングルスキャンモード 任意に選択したチャネルのアナログ入力、温度センサ出力、内部基準電圧を1回のみA/D変換 連続スキャンモード 任意に選択したチャネルのアナログ入力、温度センサ出力、内部基準電圧を繰り返しA/D変換 グループスキャンモード 任意に選択したチャネル(グループAとグループBに分割)のアナログ入力、温度センサ出力、内部基準電圧を1回のみA/D変換 グループAとグループBのスキャン開始条件を個別に選択することで、グループAとグループBのA/D変換をそれぞれ異なるタイミングで開始することが可能 	 シングルスキャンモード 任意に選択されたアナログ入力または拡張アナログ機能のアナログチャネルを任意のスキャングループ (注4) に割り当て、選択されたアナログ入力を1つのスキャングループにつき1度だけ A/D 変換 スキャン開始条件をスキャングループごとに別々に選択することで、各スキャングループの A/D 変換を異なるタイミングで開始可能 連続スキャンモード 任意に選択されたアナログ入力または拡張アナログ機能のアナログチャネルを任意のスキャングループ (注4) に割り当て、スキャングループ単位で A/D 変換を繰り返す
	● グループスキャンモード(グループ A 優先制御選択時) 一 グループ B の A/D 変換動作中にグループ A のトリガ入力があった場合、グループ B の A/D 変換動作を中断し、グループ A の A/D 変換動作を実行 一 グループ A の A/D 変換動作終了後にグループ B の A/D 変換動作の再実行(再スキャン)の設定が可能	
A/D 変換開始 条件	 ソフトウェアトリガ イベントリンクコントローラ (ELC) からの同期トリガ 外部トリガ ADTRG0 端子 (ユニット 0) および ADTRG1 端子 (ユニット 1) による非同期トリガ 	 ソフトウェアトリガ (スキャングループの同時起動用:最大9トリガ) ソフトウェアトリガ (各スキャングループの起動用:最大9トリガ) イベントリンクコントローラからのトリガ:6トリガ GPT からのトリガ:20トリガ 外部トリガ入力:2トリガ (ADTRGn 入力(n = 0、1))
機能	 専用サンプル&ホールド機能(3ch:ユニット 0 および 1、常時サンプリング設定可能) サンプリングステート数可変機能 ADC12 の自己診断機能 	 仮想チャネル機能(37 仮想チャネル) スキャングループ機能(最大9スキャングループ) チャネル専用サンプル&ホールド回路(SH)(A/Dコンバータユニット0にはSHユニットが3つ、A/Dコンバータユニット1にはSHユニットが3つ) 可変サンプリング時間(1本の仮想チャネルごとに16テーブルから選択) A/Dコンバータの自己診断機能

機能 ● A/D 変換値加算モードと平均モードが選択 可能	A/D 変換値加算モードと平均モードが選択
	可能
● アナログ入力断線検出機能(ディスチャー り ジ機能/プリチャージ機能)	アナログ入力断線検出アシスト機能(ディスチャージ機能およびプリチャージ機能)
● ダブルトリガモード(A/D 変換データ 2 重 化機能)	
● 12/10/8 ビット変換切り替え機能 (注2) ●	データフォーマットを 16 ビット、14 ビット、12 ビット、10 ビットから選択可能
•	リミッタークリップ機能(最大 8 テーブ ル)
● A/D データレジスタオートクリア機能	- 、 。
● デジタルコンペア機能(コンペアレジスタ とデータレジスタとの比較、データレジスタとの比較、ラリジスタとの比較、データレジスタ間の比較)	コンペアマッチ機能(最大8テーブル)
	自己校正機能
	ユーザーゲイン調整機能 ユーザーオフセット調整機能
	エーリーオフセット調整機能 FIFO 内蔵(1 つのスキャングループにつき 8 ステージ)
•	複数 A/D コンバータユニット対ユニット同期動作機能
プログラマブル ◆ A/D 変換を可能にするアナログ入力信号を	アナログ入力信号をプログラマブルゲイン アンプ(PGA)で増幅し、A/D 変換を行う ことが可能(A/D コンバータユニット 0 に は PGA が 3 つ、A/D コンバータユニット 1 には PGA が 1 つ)
シングルエンド入力および疑似差動入力に対応	シングルエンド入力または疑似差動入力を サポート
	PGA 出力用端子を介したモニタ機能
および ELC • ADC12i_GBADI: グループBのA/Dスキャ	A/D スキャン終了割り込み — スキャングループ i の A/D スキャン動作
イベントン終了割り込みADC12i_CMPAI: ウィンドウ A のコンペア	終了時、割り込み要求および ELC イベントを生成(ADC_ADIi(i = 0~4))。 割り込み要求は各スキャングループで独
マッチ ● ADC12i_CMPBI : ウィンドウ B のコンペア	立。
マッチ	— スキャングループ 5~8 のうち、どれか
● ADC12i_WCMPM: コンペアマッチ ● ADC12i_WCMPUM: コンペア不一致	の A/D スキャン動作終了時、割り込み 要求および ELC イベントを生成 (ADC_ADI5678)。割り込み要求はス
	キャングループ 5~8 で共有。 FIFO データ読み出し要求割り込み
	ー スキャングループ i の FIFO の空きス
	テージ数が指定値以下になった場合、割
	り込み要求を生成(ADC_FIFOREQi(i = 0~4))。割り込み要求は各スキャン グループで独立。
	スキャングループ 5~8 のうち、いずれ
	かの FIFO の空きステージ数が指定値以下になった場合、割り込み要求または
	ELC イベントを生成 (ADC_FIFOREQ5678)。割り込み要 求はスキャングループ 5~8 で共有。

項目	RA6T1 (ADC12)	RA6T2 (ADC_B)
割り込み要因		● FIFO データオーバーフロー割り込み
および ELC		— スキャングループ 0∼8 の FIFO のどれ
イベント		かでオーバーフローが発生した場合、割
		り込み要求を生成(ADC_FIFOOVF)
		• リミッタークリップ割り込み
		— A/D 変換結果に対し、リミッターテーブ ル 0~7 を使用するリミッタークリップ
		が発生した場合、割り込み要求を生成
		(ADC_LIMCLPI)
		コンペアマッチ割り込み
		— A/D 変換結果に対し、コンペアマッチ
		テーブル j を使用するコンペアマッチが
		発生した場合、割り込み要求を生成
		(ADC_CMPIj(j = 0~3))。割り込み 要求は各コンペアマッチテーブルで独
		立。
		 ● 複合コンペアマッチ割り込み
		— コンペアマッチテーブル 0~7 を使用し
		た複合条件のコンペアマッチが発生した
		場合、割り込み要求と ELC イベントを
		生成(ADC_CCMPMm(m = 0、1))
		A/D コンバータエラー割り込み→ A/D コンバータユニット j で動作エラー
		が検出された場合、割り込み要求を生成
		(ADC_ERRj (j = 0, 1))
		A/D 変換オーバーフロー割り込み
		A/D 変換結果オーバーフローが発生した
		場合、割り込み要求を生成
		(ADC_RESOVFj (j = 0、1))。割り
		込み要求は A/D コンバータユニット j ご とに独立。
		A/D コンバータ校正終了割り込み
		— A/D コンバータユニット j の校正動作終
		了時、割り込み要求を生成
		$(ADC_CALENDj (j = 0, 1))$
		● イベント生成
		— スキャングループ 0~4 の各スキャン動
		作終了時、イベントを生成
		スキャングループ5~8 のうち、どれか のスキャン動作終了時、イベントを生成
		複合コンペアマッチが発生した場合、イ
		ベントを生成
ELC インタ	ELC からのトリガでスキャン開始可能	• トリガ入力
フェース		— ELC からのトリガでスキャン開始可能
バスインタ	周辺クロック(PCLKB)とバスクロック同期	_
フェース	(最大周波数 = 60MHz)	VDCCUO けったり がせ 準電 C
基準電圧 	● ユニット 0: \/PECH0 (+ 享要位 其準要に	VREFH0 はアナログ基準電圧 VREFL0 はアナログ基準グランド
	VREFH0 は高電位基準電圧 VREFL0 は低電位基準電圧	VINEL EO IS7 / 日 / 坐十 / ノン I
	— VRCFLU は似电位基学电圧 ■ ユニット 1:	
	● ユーット 1: 	
	VREFL は低電位基準電圧	
	一 VICELISBELL至于电压	

項目	RA6T1 (ADC12)	RA6T2 (ADC_B)
モジュール	モジュールストップ状態に設定して消費電力を	モジュールストップ状態に設定して消費電力を
ストップ機能	削減	削減

- 注1. 周辺モジュールクロック PCLKB は SCKDIVCR.PCKB[2:0]ビットに指定し、A/D 変換クロック ADCLK は SCKDIVCR.PCKC[2:0]ビットに指定します(ユニット 0 および 1)。
- 注2. A/D 変換精度を変えた場合、A/D 変換時間も変わります。
- 注3. 加算用の拡張ビット数は、A/D 変換精度および加算回数によって異なります。A/D 変換精度が 8、10、または 12 ビットの場合、2 ビット拡張は最大で変換 4 回(加算 3 回)となります。A/D 変換精度が 12 ビットの場合、4 ビット拡張は変換 16 回(加算 15 回)となります。
- 注4. 1つのスキャングループに最大8チャネルを割り当て可能です。

2.30 12 ビット D/A コンバータ

表 2.46に 12ビット D/A コンバータの概要比較を示します。

表 2.46 12 ビット D/A コンバータの概要比較

項目	RA6T1 (DAC12)	RA6T2 (DAC12)
分解能	12 ビット	12 ビット
出力チャネル	2 チャネル	4 チャネル
アナログモジュール	D/A 変換と A/D 変換の干渉を最小化するため	_
間の干渉低減	の対策	
	ADC12 (ユニット 1) が出力する ADC12	
	同期 D/A 変換許可入力信号により、D/A	
	変換データの更新タイミングを制御する	
	● DAC12 のインラッシュカレント発生タイ	
	ミングを許可信号で制御し、干渉による	
	A/D 変換精度の劣化を低減する	
モジュールストップ	モジュールストップ状態を設定して消費電力	モジュールストップ状態に設定して消費電力
機能	を削減可能	を削減
イベントリンク機能	イベント信号の入力により、DAO および DA1	イベント信号の入力により、DAO、DA1、
(入力)	変換の開始が可能	DA2 および DA3 変換の開始が可能
D/A 出力アンプ制御	出カアンプ(アンプスルー制御およびアンプ	出カアンプ(アンプスルー制御およびアンプ
機能	バイアス制御)の使用/不使用を制御	バイアス制御)の使用/不使用を制御
D/A 出力の出力先	外部端子への出力を使用するか内部モジュー	外部端子への出力を使用するか内部モジュー
制御機能	ル(ACMPHS)への出力を使用するかを制御	ル(ACMPHS)への出力を使用するかを制御
TrustZone フィルタ	_	セキュリティ属性を設定可能

2.31 温度センサ回路

表 2.47 に温度センサ回路の概要比較を示します。

表 2.47 温度センサ回路の概要比較

項目	RA6T1 (TSN)	RA6T2 (TSN)
温度センサ電圧出力	12 ビット A/D コンバータ(ADC12)に電圧 を出力	12 ビット A/D コンバータに電圧を出力
モジュールストップ	モジュールストップ状態に設定して消費電力	消費電力低減のためにモジュールストップ状
機能	を削減	態を設定可能です。
温度センサ校正	工場出荷時にチップごとに測定した基準とな	工場出荷時に個々のチップごとに測定した基
データ	るデータを格納	準データをレジスタに格納
TrustZone フィルタ	_	セキュリティ属性を設定可能

2.32 高速アナログコンパレータ

表 2.48 に高速アナログコンパレータの概要比較を、表 2.49 に高速アナログコンパレータの入力電源構成 比較を示します。

表 2.48 高速アナログコンパレータの概要比較

項目	RA6T1 (ACMPHS)	RA6T2 (ACMPHS)
チャネル数	6 チャネル: ACMPHS0~ACMPHS3、 ACMPHS4、ACMPHS5	4 チャネル: ACMPHSn (n = 0~3)
アナログ入力電圧	 内部 PGA から出力 内部 D/A コンバータから出力 内部 A/D コンバータ入力端子(1 つを選択可能) から入力 	内蔵 PGA からの出力内蔵 A/D コンバータ入力ピンからの入力 (1 ピン選択)
基準電圧	 内部基準電圧 (Vref) 内部 D/A コンバータから出力 内部 A/D コンバータ入力端子 (1 つを選択可能) から入力 	 内蔵 D/A コンバータからの出力 内蔵 A/D コンバータ入力ピンからの入力 (1 ピン選択)
ACMPHS 出力	比較結果ELC イベント出力の発生レジスタからの出力監視	比較結果ELC イベント出力の発生レジスタからの出力監視
割り込み要求信号	比較結果からの有効エッジ検出時に生成された割り込み要求 立ち上がりエッジ、立ち下がりエッジ、 両エッジを選択可能	比較結果の有効エッジ検出時に割り込み 要求発生 立ち上がりエッジ、立ち下がりエッジ、 両エッジを選択可能
デジタルフィルタ機能	3 つのサンプリング周波数から 1 つを選択可能フィルタ機能不使用の選択可能	3つのサンプリング周波数から1つ選択可能フィルタ機能不使用を選択可能

表 2.49 高速アナログコンパレータの入力電源構成比較

項目		RA6T1 (ACMPHS)	RA6T2 (ACMPHS)
ACMPHS0	基準電圧	IVREF3: DA0 ^(注1)	IVREF3 : DA0
	入力電源	IVREF2: Vref (注2)	IVREF2 : DA3
		IVREF1: AN116	IVREF1: AN017
		IVREF0 : AN016	IVREF0 : AN016
	アナログ	IVCMP3: PGA0 出力 (注5)	IVCMP3: PGA0 出力
	電圧入力	IVCMP2: AN000 (注3) (注5)	IVCMP2 : AN000
	電源	IVCMP1: DA1 ^(注4)	IVCMP1 : —
		IVCMP0 : AN017	IVCMP0 : AN012
	出力端子	VCOUT ^(注 6)	VCOUT ^(注6) 、CMPOUT012 ^(注7) 、
			CMPOUT0
ACMPHS1	基準電圧	IVREF3: DA0 ^(注1)	IVREF3 : DA1
	入力電源	IVREF2: Vref (注2)	IVREF2: DA3
		IVREF1: AN116	IVREF1 : AN017
		IVREF0 : AN016	IVREF0 : AN016
	アナログ	IVCMP3: PGA1 出力 ^(注5)	IVCMP3: PGA1 出力
	電圧入力	IVCMP2: AN001 (注3) (注5)	IVCMP2 : AN002
	電源	IVCMP1: DA1 ^(注 4)	IVCMP1 : —
		IVCMP0 : AN017	IVCMP0 : AN013
	出力端子	VCOUT ^(注 6)	VCOUT ^(注6) 、CMPOUT012 ^(注7) 、
			CMPOUT1
ACMPHS2	基準電圧	IVREF3: DA0 ^(注1)	IVREF3 : DA2
	入力電源	IVREF2: Vref (注2)	IVREF2 : DA3
		IVREF1 : AN116	IVREF1: AN017
		IVREF0 : AN016	IVREF0 : AN016
	アナログ	IVCMP3: PGA2 出力 ^(注5)	IVCMP3: PGA2 出力
	電圧入力	IVCMP2: AN002 (注3) (注5)	IVCMP2: AN004
	電源	IVCMP1: DA1 ^(注4)	IVCMP1 : —
		IVCMP0 : AN017	IVCMP0: AN014
	出力端子	VCOUT ^(注 6)	VCOUT ^(注6) 、CMPOUT012 ^(注7) 、
			CMPOUT2
ACMPHS3	基準電圧	IVREF3: DA0 ^(注1)	IVREF3 : DA3
	入力電源	IVREF2: Vref (注2)	IVREF2 : DA2
		IVREF1 : AN116	IVREF1 : AN017
		IVREF0 : AN016	IVREF0 : AN016
	アナログ	IVCMP3: PGA3 出力 (注5)	IVCMP3: PGA3 出力
	電圧入力	IVCMP2: AN100 (注3) (注5)	IVCMP2 : AN018
	電源	IVCMP1: DA1 ^(注4)	IVCMP1 : —
		IVCMP0 : AN017	IVCMP0 : AN015
	出力端子	VCOUT ^(注6)	VCOUT ^(注 6) 、CMPOUT3
ACMPHS4	基準電圧	IVREF3: DA0 ^(注1)	_
	入力電源	IVREF2: Vref (注 2)	
		IVREF1 : AN116	
		IVREF0 : AN016	
	アナログ	IVCMP3: PGA4 出力 (注5)	
	電圧入力	IVCMP2: AN101 (注3) (注5)	
	電源 	IVCMP1: DA1 ^(注4)	
		IVCMP0 : AN017	
	出力端子	VCOUT ^(注6)	

項目		RA6T1	RA6T2
ACMPHS5	基準電圧	IVREF3: DA0 (注1)	_
	入力電源	IVREF2: Vref (注2)	
		IVREF1 : AN116	
		IVREF0 : AN016	
	アナログ	IVCMP3: PGA5 出力 (注5)	
	電圧入力	IVCMP2: AN102 (注3) (注5)	
	電源	IVCMP1: DA1 ^(注4)	
		IVCMP0: AN017	
	出力端子	VCOUT ^(注6)	

- 注1. D/A コンバータ 0 出力を使用しない場合、AN005/AN105 アナログ入力として信号を使用できます。
- 注2. 内部電圧基準。
- 注3. 入力は PGA を経由するため、対応するモジュールストップビット、MSTPCRD.MSTPD16 (ユニット 0)、または MSTPCRD.MSTPD15 (ユニット 1)を 0 にする必要があります。
- 注4. D/A コンバータ 1 出力を使用しない場合、AN006/AN106 アナログ入力として信号を使用できます。
- 注5. ADC12 の設定が必要です。
- 注6. 比較出力は VCOUT 端子に束ねられています。
- 注7. 比較出力は CMPOUT012 端子に束ねられています。

2.33 データ演算回路

表 2.50 にデータ演算回路の概要比較を示します。

表 2.50 データ演算回路の概要比較

75 D	DACTA (DOC)	DACTO (DOC)
項目	RA6T1 (DOC)	RA6T2 (DOC)
データ演算機能	16 ビットデータの比較、加算、または減算	16 または 32 ビットデータの比較、スレッ
		ショルドを上回るデータまたは下回るデータ
		を検出するための比較、および 16 または 32
		ビットデータの加算と減算のウィンドウ比較
モジュールストップ	モジュール停止状態に設定して消費電力を削	モジュールストップ状態に設定して消費電力
機能	減	を削減
割り込みとイベント	割り込みの発生条件	割り込み:
リンク機能	● データ比較の結果が一致または不一致の とき	● 比較した値が検出基準に一致している
	● データ加算の結果が FFFFh より大きく	● データ加算の結果が 0xFFFF
	なったとき	(DOCR.DOBW = 0) または
		0xFFFF_FFFF (DOCR.DOBW = 1) より 大きい
	● データ減算の結果が 0000h より小さく なったとき	 データ減算の結果が 0x0000 (DOCR.DOBW = 0) または 0x0000_0000h (DOCR.DOBW = 1) よ り小さい
		イベントリンク機能(出力):
		● データ比較の結果が検出条件に一致して いる
		● データ加算の結果が 0xFFFF
		(DOCR.DOBW = 0) または
		0xFFFF_FFFF (DOCR.DOBW = 1) より
		大きい
		・ データ減算の結果が 0x0000
		(DOCR.DOBW = 0) または
		0x0000_0000 (DOCR.DOBW = 1) より
TrustZone フィルタ		セキュリティ属性を設定できます。
TrustZurie 7 1 77	_	にてユファイ属にで設定してより。

2.34 SRAM

表 2.51 に SRAM の概要比較を示します。

表 2.51 SRAM の概要比較

項目	RA6T1	RA6T2
SRAM 容量	SRAMHS : 64KB	SRAM0:64KB
SRAM アドレス	SRAMHS: 1FFE 0000h~1FFE FFFFh	SRAM0:0x2000_0000~0x2000_FFFF
アクセス	SRAMHS へのアクセスは、常にウェイトス	ウェイトステートはリードサイクルに挿入さ
	テートなしになります。	れません。
データ保持機能	ディープソフトウェアスタンバイモード時の	ディープソフトウェアスタンバイモード時は
	データ保持機能なし	使用不可
モジュールストップ	モジュールストップ状態に設定して消費電力	消費電力低減のためにモジュールストップ状
機能	を削減	態を設定可能です。
パリティ	偶数パリティ(データ:8ビット、パリ	_
	ティ:1ビット)	
エラーチェック機能	偶数パリティエラーチェック	SEC-DED (Single-Error Correction および
		Double-Error Detection Code)
セキュリティ	_	TrustZone フィルタはメモリアクセスと SFR
		アクセスに対して、統合されます。メモリ空
		間へのアクセスはメモリのセキュリティ属性
		(SA) の設定により、制御されます。I/O 空
		間(SFR)へのアクセスはレジスタのセキュ
		リティ属性(SA)の設定により、制御され ++
		ます。

2.35 フラッシュメモリ

表 2.52~表 2.53 にフラッシュメモリの概要比較を示します。

表 2.52 フラッシュメモリの概要比較(コードフラッシュメモリの仕様)

項目	RA6T1	RA6T2
メモリ容量	ユーザ領域:最大 512KB	ユーザ領域:最大 512KB
リードサイクル	● 80MHz <iclk th="" 周波数≦120mhz<=""><th>CPU キャッシュヒット: 1 サイクル</th></iclk>	CPU キャッシュヒット: 1 サイクル
	キャッシュヒット:1サイクル	CPU キャッシュ無効またはミス:
	キャッシュミス:3サイクル	フラッシュキャッシュヒット:3サイクル
	● 40MHz <iclk th="" 周波数≦80mhz<=""><th>フラッシュキャッシュ無効またはミス:</th></iclk>	フラッシュキャッシュ無効またはミス:
	キャッシュヒット:1サイクル	(FLWT = 0x00) 3 サイクル
	キャッシュミス:2サイクル	- (FLWT = 0x01) 4 サイクル
	● ICLK 周波数≦40MHz	- (FEWT = 0X0T) 4 9 1 970
	キャッシュヒット:1サイクル	
	キャッシュミス:1サイクル	
/ 3% o t		0.55
イレース後の値	FFh	0xFF
プログラム <i>/</i> イレース方式	FACI コマンド発行領域(407E 0000h)に 設定した FACI コマンドで、コードフラッ	● FACI コマンド発行領域(0x407E_0000) に設定した FACI コマンドで、コードフ
10-7/15	シュメモリ/データフラッシュメモリのプ	ラッシュメモリおよびデータフラッシュメ
	ログラム/イレースが可能	モリのプログラム/イレース、オプション
		設定メモリのプログラムが可能(セルフプ
		ログラミング)
	専用フラッシュメモリプログラマによるシ	シリアルプログラマによるシリアルインタ
	リアルインタフェース通信を介したプログ	フェース通信を介したプログラム/イレー
	ラム (シリアルプログラミング)	ス(シリアルプログラミング)
	● ユーザプログラムによるフラッシュメモリ	
	のプログラム(セルフプログラミング)	
プロテクション	フラッシュメモリの誤オーバーライトを防止	フラッシュメモリの誤書き換えを防止
機能		
BGO(バックグラ	● コードフラッシュメモリのプログラム中に - カラニ 、 カーリの話を出しば一番	● コードフラッシュメモリのプログラム/イ
ウンドオペレー ション)機能	データフラッシュメモリの読み出しが可能	レース中にデータフラッシュメモリの読み 出しが可能
フョン/1成化	 ● データフラッシュメモリのプログラム中に	● データフラッシュメモリのプログラム/イ
	コードフラッシュメモリの読み出しが可能	
		出しが可能
プログラム/	● ユーザ領域へのプログラム:128 バイト単	● ユーザ領域へのプログラム:128 バイト
イレース単位	位	
	ユーザ領域のイレース:ブロック単位	ユーザ領域のイレース:ブロック単位
その他の機能	セルフプログラミング中の割り込み受け付け	セルフプログラミング中の割り込み受け付け
	可能	可能
	本 MCU の初期設定でフラッシュメモリ拡張領	本 MCU の初期設定でオプション設定メモリの
	域(オプションバイト)の設定可能	拡張領域の設定可能
オンボード	シリアルプログラミングモード(SCI ブート	ブートモード(SCI インタフェース)でのプロ
プログラミング	モード)でのプログラム	グラム/イレース
(3 種類)	● 調歩同期式シリアルインタフェース	● 調歩同期式シリアルインターフェース
	(SCI9)を使用	(SCI9) を使用
	● 転送速度は自動調整	● 通信速度は自動調整

項目	RA6T1	RA6T2
オンボード	オンチップデバッグモードによるプログラム	オンチップデバッグモードによるプログラム
プログラミング		/イレース
(3 種類)	● JTAG/SWD インタフェースを使用	● JTAG/SWD インタフェースを使用
	専用ハードウェアは必要なし	
	ユーザプログラム中のコードフラッシュメモ	セルフプログラミングによるプログラム/イ
	リ/データフラッシュメモリ書き換えルーチ	レース
	ンによるプログラム	
	システムをリセットすることなくコードフ	システムをリセットすることなくコードフ
	ラッシュメモリ/データフラッシュメモリ	ラッシュメモリのプログラム/イレースが
	のプログラムが可能	可能
ユニーク ID	_	各 MCU に 16 バイトの ID を提供
FACI コマンド	_	プログラム: 128 バイト
		ブロックイレース:1 ブロック(8KB または
		32KB)
		P/E サスペンド
		P/E レジューム
		強制停止
		ステータスクリア
L + 11 + 4% 415	フェッシュ オエリの不正地 ギノ ノ不正リード	コンフィグレーション設定(16 バイト)
セキュリティ機能	│フラッシュメモリの不正改ざん/不正リード │を防止	│ フラッシュメモリの不正改ざん/不正リード │ を防止
	を約止	そのエ スタートアップ領域選択設定保護
		● BTFLG レジスタおよび FSUACR レジスタ
		は FSPR ビットにより保護
		永久ブロック保護設定保護
		ホスプロック体吸収を体吸コードフラッシュメモリは、永久ブロック
		保護機能によりプログラム/イレース動作
		から永久に保護されます
		TrustZone のフラッシュメモリ保護
		● フラッシュメモリ領域の保護 (P/E)
		● フラッシュメモリ領域の保護(読み出し)
		● レジスタの保護
		● FACI コマンド動作中の保護
		● コードフラッシュ P/E モードエントリ保護
セーフティ機能	ソフトウェアプロテクション	ソフトウェアプロテクション
		FENTRYR レジスタによる FACI コマンド
		保護
		● FWEPROR レジスタによるフラッシュメ
		モリ保護
		● ブロック保護設定によるユーザ領域保護
	エラープロテクション	エラープロテクション
		● 意図しないコマンドまたは禁止された設定
		が行われるとエラーが検出されますエラー
		検出後 FACI コマンドは受け付けられませ
	 	ん ゴートを持つロニカシート
	ブートプログラムプロテクション	ブート領域プロテクション
	▲ スタートアップ領域選択機能によりユーザ はブートファームウェアを安全に更新でき	● スタートアップ領域選択機能によりユーザ はブートファームウェアを安全に更新でき
	はノートファームフェアを女主に更新でき ますスタートアップ領域のサイズは 8KB	はノートファームフェアを女主に更新でき ますスタートアップ領域のサイズは 8KB
	です	です

項目	RA6T1	RA6T2
割り込み要求	FCU_FRDYI FOUL FIFEDD	FRDYI (フラッシュシーケンサレディ (処理終了)):FRDYIE ビットにより許可
	FCU_FIFERR	FIFERR (フラッシュシーケンサエラー):CFAEIE/CMDLKIE/DFAEIE ビットにより許可
アドレス変換	● スタートアップ領域選択機能をサポート	● スタートアップ領域選択機能をサポート

表 2.53 フラッシュメモリの概要比較(データフラッシュメモリの仕様)

項目	RA6T1	RA6T2
メモリ容量	データ領域:8KB	データ領域:16KB
リードサイクル	ワードまたはバイトアクセス時には FCLK7 サイクルでのリード(FCLK 周波数は最高 60MHz)	 CPU キャッシュヒット: 1サイクル CPU キャッシュ無効またはミス: (FCKMHZ = 0x00~0x09) Min:2ICLK+3FCLK (FCKMHZ = 0x0A~0x13) Min:2ICLK+4FCLK (FCKMHZ = 0x14~0x1D) Min:2ICLK+5FCLK (FCKMHZ = 0x1E~0x27) Min:2ICLK+6FCLK (FCKMHZ = 0x1E~0x27) Min:2ICLK+6FCLK (FCKMHZ = 0x28~0x31) Min:2ICLK+7FCLK (FCKMHZ = 0x32~0x3B) Min:2ICLK+8FCLK (FCKMHZ = 0x32~0x3B) Min:2ICLK+8FCLK (FCKMHZ = 0x3C) Min:2ICLK+9FCLK (FCKMHZ = 0x3C) Min:2ICLK+9FCLK (Max: (n+1) ICLK+9FCLK /ul>
イレース後の値	不定	不定
プログラム <i>/</i> イレース方式	● FACI コマンド発行領域(407E 0000h)に 設定した FACI コマンドで、コードフラッ シュメモリ/データフラッシュメモリのプ ログラム/イレースが可能	● FACI コマンド発行領域(0x407E_0000) に設定した FACI コマンドで、コードフ ラッシュメモリおよびデータフラッシュメ モリのプログラム/イレース、オプション 設定メモリのプログラムが可能(セルフプ ログラミング)
プロテクション	 専用フラッシュメモリプログラマによるシリアルインタフェース通信を介したプログラム(シリアルプログラミング) ユーザプログラムによるフラッシュメモリのプログラム(セルフプログラミング) フラッシュメモリの誤オーバーライトを防止 	● シリアルプログラマによるシリアルインタフェース通信を介したプログラム/イレース(シリアルプログラミング) フラッシュメモリの誤書き換えを防止
機能		

注. 周波数比 ICLK: FCLK が n: 1 の場合

項目	RA6T1	RA6T2
BGO(バックグラ	● コードフラッシュメモリのプログラム中に	● コードフラッシュメモリのプログラム/イ
ウンドオペレー	データフラッシュメモリの読み出しが可能	レース中にデータフラッシュメモリの読み
ション)機能		出しが可能
	● データフラッシュメモリのプログラム中に ー ドラニッシュメエリの詩な出しが可能	● データフラッシュメモリのプログラム/イ
	コードフラッシュメモリの読み出しが可能	レース中にコードフラッシュメモリの読 <i>み</i> 出しが可能
プログラム <i>/</i> イレース単位	 ● データ領域へのプログラム: 4/8/16 バイト 単位	● データ領域へのプログラム:4/8/16 バイト
	ずータ領域のイレース:64/128/256 バイト 単位	● データ領域のイレース:64/128/256 バイト
その他の機能	セルフプログラミング中の割り込み受け付け 可能	セルフプログラミング中の割り込み受け付け 可能
	本 MCU の初期設定でフラッシュメモリ拡張領	本 MCU の初期設定でオプション設定メモリの
	域(オプションバイト)の設定可能	拡張領域の設定可能
オンボード	シリアルプログラミングモード(SCI ブート	ブートモード(SCI インタフェース)でのプロ
プログラミング	モード) でのプログラム	グラム/イレース
(3 種類)	● 調歩同期式シリアルインタフェース (SCI9) を使用	● 調歩同期式シリアルインターフェース (SCI9)を使用
	● 転送速度は自動調整	● 通信速度は自動調整
	オンチップデバッグモードによるプログラム	オンチップデバッグモードによるプログラム /イレース
	● JTAG/SWD インタフェースを使用	● JTAG/SWD インタフェースを使用
	● 専用ハードウェアは必要なし	
	 ユーザプログラム中のコードフラッシュメモ	セルフプログラミングによるプログラム/イ
	リ/データフラッシュメモリ書き換えルーチンによるプログラム	レース
	システムをリセットすることなくコードフ	システムをリセットすることなくコードフ
	ラッシュメモリ/データフラッシュメモリ	ラッシュメモリのプログラム <i>/</i> イレースが
	のプログラムが可能	可能
ユニーク ID	_	各 MCU に 16 バイトの ID を提供
FACIコマンド	_	プログラム: 4/8/16 バイト
		ブロックイレース:1ブロック(64バイト)
		マルチブロックイレース:64/128/256 バイト
		P/E サスペンド
		P/E レジューム
		強制停止
		│ ブランクチェック:4 バイト〜データフラッ │ シュメモリ容量
		ステータスクリア
 セキュリティ機能	│ │ フラッシュメモリの不正改ざん/不正リード	フラッシュメモリの不正改ざん/不正リード
ピイユリティ 放形	フラップエグモリの不正成さん/ 不正リード を防止	フラップエグモリの不正成さん/ 不正リート を防止
		スタートアップ領域選択設定保護
		BTFLG レジスタおよび FSUACR レジスタ は FSPR ビットにより保護
		永久ブロック保護設定保護
		コードフラッシュメモリは、永久ブロック 保護機能によりプログラム/イレース動作 から永久に保護されます
		ルーンパスパー不成とすり

項目	RA6T1	RA6T2
セキュリティ機能		TrustZone のフラッシュメモリ保護
		● フラッシュメモリ領域の保護(P/E)
		● フラッシュメモリ領域の保護(読み出し)
		レジスタの保護
		FACI コマンド動作中の保護
		● コードフラッシュ P/E モードエントリ保護
セーフティ機能	ソフトウェアプロテクション	ソフトウェアプロテクション
		FENTRYR レジスタによる FACI コマンド 保護
		• FWEPROR レジスタによるフラッシュメ モリ保護
		● ブロック保護設定によるユーザ領域保護
	エラープロテクション	エラープロテクション
		意図しないコマンドまたは禁止された設定 が行われるとエラーが検出されますエラー 検出後 FACI コマンドは受け付けられませ ん
	ブートプログラムプロテクション	ブート領域プロテクション
	● スタートアップ領域選択機能によりユーザ はブートファームウェアを安全に更新でき ますスタートアップ領域のサイズは 8KB です	● スタートアップ領域選択機能によりユーザ はブートファームウェアを安全に更新でき ますスタートアップ領域のサイズは 8KB です
割り込み要求	● FCU_FRDYI : FRDYIE ビットにより許可 ^(注1)	FRDYI(フラッシュシーケンサレディ(処理終了)):FRDYIE ビットにより許可
	● FCU_FIFERR : CFAEIE/CMDLKIE/DFAEIE ビットにより 許可 ^(注 1)	 FIFERR (フラッシュシーケンサエラー): CFAEIE/CMDLKIE/DFAEIE ビットにより許可
アドレス変換	● スタートアップ領域選択機能をサポート	● スタートアップ領域選択機能をサポート

注1. 詳細は APN" R01AN5367EU120 Rev1.20"を参照ください。

2.36 内部電圧レギュレータ

表 2.54 に内部電圧レギュレータの概要比較を示します。

表 2.54 内部電圧レギュレータの概要比較

項目	RA6T1	RA6T2
全 VCC 端子	● システムの電源に接続してください。	● 各端子をシステムの電源に接続してください。
	0.1 μ F の積層セラミックコンデンサを介して VSS に接続してください。コンデンサは端子 近くに配置してください。	 各端子を 0.1 μ F の積層セラミックコンデンサを介して VSS に接続してください。コンデンサは端子近くに配置してください。
VCL 端子/ VCL0 端子	0.1 μ F の積層セラミックコンデンサを介して VSS に接続してください。コンデンサは端子近くに配置してください。	100 ピン製品: 0.1 μ F の積層セラミックコンデンサを介して VSS に各端子を接続してください。コンデンサは端子近くに配置してください。
		64 ピン、48 ピン製品: 0.22 μ F の積層セラミックコンデンサを介して VSS に接続してください。コンデンサは端子近くに配置してください。

3. ピン配置の比較

以下にピン配置の比較を示します。両方のグループで相違点がある端子は赤字にしています。

3.1 100 ピンパッケージ

図 3.1 に 100 ピンパッケージのピン配置の比較を示します。




図 3.1 100 ピンパッケージのピン配置の比較

3.2 64 ピンパッケージ

図 3.2 に 64 ピンパッケージのピン配置の比較を示します。




図 3.2 64 ピンパッケージのピン配置の比較

4. 移行の際の留意点

RA6T1 グループと RA6T2 グループの相違について、いくつかの留意点があります。 ソフトウェアに関する留意点を「4.1 機能設計の留意点」で説明します。

4.1 機能設計の留意点

RA6T1 グループで動作するソフトウェアは RA6T2 グループの一部のソフトウェアに対し、互換性があります。しかし、動作タイミングや電気的特性などが異なる場合があるため、十分に評価してください。

本節では、RA6T1 グループと RA6T2 グループで異なる機能の設定に関し、ソフトウェアでの留意点について説明します。

モジュールおよび機能の相違点については「2.仕様の概要比較」を参照してください。詳細は「6.参考ドキュメント」のユーザーズマニュアルハードウェア編を参照してください。

4.1.1 メインクロック発振器駆動能力自動切り替え機能

RA6T1 グループでは、メインクロック発振器の動作開始後に、メインクロック発振器の駆動能力を自動で低下させてメインクロック発振器起因の EMI を抑止しますが、RA6T2 グループでは、必要に応じて手動で駆動能力を切り替える必要があります。

4.1.2 レジスタアクセス

(1) 特定モードの期間中または遷移中の無効なレジスタへの書き込みアクセス

RA6T1 グループと RA6T2 グループでは、レジスタ書き込みを禁止する条件が異なります。

RA6T1:

[レジスタ]

● "SYSTEM"という周辺名をもつ全レジスタ

[条件]

- OPCCR.OPCMTSF = 1 または SOPCCR.SOPCMTSF = 1 (動作電力制御モードへの遷移中)
- WFI 命令の実行から通常モードへ復帰するまでの期間中
- FENTRYR.FENTRYi = 1 (i = 0~3) (フラッシュ P/E モード)、または FENTRYR.FENTRYD = 1 (データフラッシュ P/E モード)

RA6T2:

[レジスタ]

SYSTEM という周辺名をもつ全レジスタ

[条件]

- OPCCR.OPCMTSF = 1 (動作電力制御モードへの遷移中)
- WFI 命令の実行から通常モードへ復帰するまでの期間中
- FENTRYR.FENTRYC = 1 または FENTRYR.FENTRYD = 1(フラッシュ P/E モード、データフラッシュ P/E モード)

(2) クロック関連レジスタに対する有効な設定値

RA6T1 グループと RA6T2 グループでは、各動作電力制御モードにおけるクロック関連レジスタの有効な設定値が異なります。

詳細は、表 4.1 と表 4.2 を参照してください。

表 4.1 クロック関連レジスタに対する有効な設定値(1)

I	頁目	RA6T1	RA6T2
SCKSCR.CKSEL[2:0]、	High-speed	000b (HOCO)	000b (HOCO)
CKOCR.CKOSEL[2:0]		001b (MOCO)	001b (MOCO)
		010b (LOCO)	010b (LOCO)
		011b(メインクロック)	011b(メインクロック)
		100b(サブクロック)	101b(PLL) ^(注1)
		101b(PLL) ^(注1)	
	Low-speed	000b (HOCO)	000b (HOCO)
		001b (MOCO)	001b (MOCO)
		010b (LOCO)	010b (LOCO)
		011b(メインクロック)	011b(メインクロック)
		100b (サブクロック)	
	Subosc-speed	010b (LOCO)	_
	Cuboos oposa	100b (サブクロック)	
SCKDIVCR.FCK[2:0]、	High-speed	000b (1/1)	000b (1/1)
ICK[2:0]	g.v op sta	001b (1/2)	001b (1/2)
	Low-speed	010b (1/4)	010b (1/4)
	Low-speed	011b (1/8)	011b (1/8)
		100b (1/16)	100b (1/16)
		101b (1/32)	101b (1/32)
		110b (1/64)	110b (1/64)
	Subosc-speed	000b (1/1)	_
	Cubose speed	0000 (1/1/	
PLLCR.PLLSTP	High-speed	0 (動作)	0 (動作)
		1 (停止)	1 (停止)
	Low-speed	1 (停止)	1 (停止)
	Subosc-speed	1 (停止)	_
PLL2CR.PLL2STP	High-speed	_	0 (動作)
			1 (停止)
	Low-speed		1 (停止)
	Subosc-speed		_
HOCOCR.HCSTP	High-speed	0 (動作)	0 (動作)
	Low-speed	1 (停止)	1 (停止)
	Subosc-speed	1 (停止)	
MOCOCR.MCSTP	High-speed	0 (動作)	0 (動作)
MOOOCK.MOOTI	Low-speed	1 (停止)	1 (停止)
	Subosc-speed	1 (停止)	
LOCOCR.LCSTP	High-speed	0 (動作)	0 (動作)
LOCOUR.LOSTF	- ·	1(停止)	1 (停止)
	Low-speed	0 (動作)	1 (P.L.)
	Subosc-speed	1(停止)	_
MOSCCR.MOSTP	High-speed	0 (動作)	0 (動作)
IVIOGOGIN.IVIOGIF		1(第17)	1 (停止)
	Low-speed	1 (停止)	1 (17 11 /
COCCOD COCTO	Subosc-speed		 -
SOSCCR.SOSTP	High-speed	0 (動作)	-
	Low-speed	1 (停止)	
	Subosc-speed	0 (動作)	
注っ らしゃるしも しゃると		1 (停止)	

注2. SCKSCR.CKSEL[2:0]のみ

Nov.28.22

表 4.2 クロック関連レジスタに対する有効な設定値(2)

項目		RA6T1	RA6T2
OPCCR.OPCM[1:0]	PLL	00b	00b
	PLL2	_	00b
	高速オンチップオシレータ	00b、11b	00b、11b
	中速オンチップオシレータ		
	メインクロック発振器		
	低速オンチップオシレータ	00b、11b	00b、11b
	サブクロック発振器	00b、11b	_
	IWDT 専用オンチップオシレータ	00b、11b	00b、11b
SOPCCR.SOPCM	PLL	0	_
	PLL2		_
	高速オンチップオシレータ	0	_
	中速オンチップオシレータ		_
	メインクロック発振器		_
	低速オンチップオシレータ	0, 1	_
	サブクロック発振器		_
	IWDT 専用オンチップオシレータ		_

(3) DTC または DMAC による無効なレジスタへのライトアクセス

RA6T1 グループと RA6T2 グループでは、DTC または DMAC によって書き込んではいけないレジスタが 異なります。

RA6T1:

[レジスタ]

MSTPCRA

RA6T2:

[レジスタ]

• MSTPCRA、MSTPCRB、MSTPCRC、MSTPCRD、MSTPCRE

(4) スヌーズモードにおける無効なレジスタへのライトアクセス

RA6T1 グループと RA6T2 グループでは、スヌーズモード時に書き込んではいけないレジスタが異なりま す。

RA6T1:

[レジスタ]

• SNZCR、SNZEDCR、SNZREQCR

RA6T2:

[レジスタ]

• SNZCR、SNZEDCRO、SNZREQCRO

(5) FLWT.FLWT[2:0]への無効なライトアクセス

RA6T1 グループでは、下記の条件に当てはまる場合、FLWT.FLWT[2:0]ビットに 000b 以外の値を書き込まないでください。

[条件]

- SOPCCR.SOPCM = 1 (Subosc-speed モード)
- (6) PRCR.PRC1 ビットが 0 の場合の無効なライトアクセス

RA6T1 グループと RA6T2 グループでは、PRCR.PRC1 ビットが 0 の場合に書き込んではいけないレジスタが異なります。

RA6T1:

[レジスタ]

SBYCR, SNZCR, SNZEDCR, SNZREQCR, OPCCR, SOPCCR, DPSBYCR, DPSIERn (n = 0~3), DPSIFRn (n = 0~3), DPSIEGRn (n = 0~2), SYOCDCR

RA6T2:

[レジスタ]

• SBYCR, SNZCR, SNZEDCR0, SNZREQCR0, OPCCR, DPSBYCR, DPSWCR, DPSIERn ($n = 0 \sim 2$), DPSIFRn ($n = 0 \sim 2$), SYOCDCR

4.1.3 スヌーズモードにおける SCIO の UART の使用

スヌーズモードで SCIO を使用する場合、RA6T1 グループでは、割り込み要求またはスヌーズ終了要求には AGT1 アンダーフローを使用する必要があります。また、RA6T2 グループでは、スヌーズモードで UART を使用する場合、スヌーズ要求 (RXDO 端子の立ち下がりエッジ) が WUPEN レジスタにて設定されたウェイクアップ要求と競合しないようする必要があります。

また、RA6T1 グループと RA6T2 グループ (UART) では、使用する場合に満たされなければいけない条件が異なります。

RA6T1:

- クロックソースは HOCO であること
- MOCO、メインクロック発振器、および PLL は、ソフトウェアスタンバイモード遷移前に停止していること
- RXD0 端子は、ソフトウェアスタンバイモード遷移前に High レベルを維持していること
- SCI 通信中は、ソフトウェアスタンバイモードへの遷移が生じないこと
- ソフトウェアスタンバイモード遷移前に、MSTPCRC.MSTPC0 ビットが 1 であること

RA6T2:

- クロックソースは HOCO であること
- MOCO、PLL、PLL2、メインクロック発振器は、ソフトウェアスタンバイモード遷移前に停止して いること
- RXD0 端子は、ソフトウェアスタンバイモード遷移前に High を維持していること
- SCIO 通信中は、ソフトウェアスタンバイモードへの遷移が生じないこと
- ソフトウェアスタンバイモード遷移前に、MSTPCRC.MSTPC0 ビットが 1 であること

4.1.4 スヌーズモードにおける ELC イベント

RA6T1 グループと RA6T2 グループでは、スヌーズモードで使用できる ELC イベントが異なります。

RA6T1:

- スヌーズモードエントリ (SYSTEM_SNZREQ)
- DTC 転送終了(DTC_DTCEND)
- ADC12n ウィンドウ A/B コンペアマッチ(ADC12n_WCMPM)(n = 0、1)
- ADC12n ウィンドウ A/B コンペア不一致(ADC12n WCMPUM)(n = 0、1)
- データ演算回路割り込み(DOC_DOPCI)

RA6T2:

- スヌーズモードエントリ(SYSTEM SNZREQ)
- DTC 転送終了(DTC_DTCEND)
- ADC 複合コンペアマッチ 0 (ADC_CCMPM0)
- ADC 複合コンペアマッチ 1 (ADC CCMPM1)
- データ演算回路割り込み(DOC DOPCI)

4.1.5 モジュールストップビット書き込みタイミング

RA6T2 グループでは、対応するモジュールストップビットの書き込みが完了する前に I/O レジスタへの アクセスを実行することは可能です。この場合、I/O レジスタへのアクセスは意図しない動作を起こす恐れ があります。この問題を避けるには、I/O レジスタにアクセスする前に、モジュールストップビットを読み 戻して、書き込みの完了を確認してください。

4.1.6 キャッシュラインコンフィグレーションレジスタ

RA6T2 グループでは、状態がキャッシュ OFF の場合キャッシュラインコンフィグレーションレジスタへ の書き込みが可能です(S キャッシュの場合 CACTL.ENS = 0、C キャッシュの場合 CACTL.ENC = 0)。

4.1.7 コヒーレンシ

RA6T2 グループでは、キャッシュと内部 SRAM とのコヒーレンシはソフトウェアにより保証する必要が あります。

キャッシュ対応エリア内で CPU と DMAC のようなバスマスタ間で共有メモリを割り当てる場合、必要に 応じてキャッシュデータを無効としてください。

4.1.8 セキュリティ MPU

Nov.28.22

RA6T1 グループでは、セキュリティ MPU を有効にすると、保護されたメモリをデバッグできません。セ キュアプログラムをデバッグするには、セキュリティ MPU を無効にしてください。

4.1.9 DMA 転送中のレジスタアクセスについて

RA6T1 グループと RA6T2 グループでは、同じチャネルが DMAC 動作中または DMA 転送許可の状態で、書き込んではいけないレジスタが異なります。

RA6T1:

DMSAR, DMDAR, DMCRA, DMCRB, DMTMD, DMINT, DMAMD, DMOFR

RA6T2:

DMSAR, DMDAR, DMCRA, DMCRB, DMTMD, DMINT, DMAMD, DMOFR, DMSBS, DMDBS, DMSRR, DMDRR, ICUSARC, DMACSAR

4.1.10 DMA 転送再開時

RA6T2 グループでは、DMA 転送終了後、次の要求時に DMAC 起動要求が発生する場合があります。このような状況が生じた場合、DMA 転送が開始され、DMAC 起動要求は DMAC 内に保持されます。これを避けるには、ICU の DELSRn.DELS[8:0]ビットを 0 にして、DMAC 起動要求を停止してください。

最後の DMA 転送後に DMAC 起動要求が発生した場合は、以下のいずれかの方法で DMAC 起動要求をクリアしてください。

- ずミーの DMA 転送を用いて DMAC 起動要求をクリアする。
- DMCNT.DTE ビットを 0 に設定した後、ICU.DELSRn.IR フラグを 0 にしてください。

4.1.11 ELC イベント要求の間隔

RA6T2 グループでは、表 4.3 に示されるイベント出力元およびイベント出力先のクロックの組み合わせ の場合、同一のイベント要求信号に対して、あるイベント要求と次のイベント要求の間隔が以下の計算式の 値 (イベント間隔) より小さいとき、イベント要求が失われる可能性があります。

ただし、イベント出力先が GPT または ADC で、異なる ELSR レジスタを使用する場合、この制限は適用されません。

イベント間隔は以下の式で計算します。

イベント間隔[ns] = 出力元クロック期間[ns]×6+出力先クロック期間[ns]×4

イベント出力元	出力元クロック	イベント出力先	出力先クロック
GPT 以外	PCLKA または PCLKB	GPT	GPTCLK
		ADC	GPTCLK または PCLKC
GPT	PCLKD	ADC	GPTCLK または PCLKC
	GPTCLK	ADC	PCLKA または PCLKC
		DAC12	PCLKA
		I/O ポート	PCLKB

表 4.3 クロックと制限付きイベント間隔の組み合わせ

4.1.12 端子機能の設定手順

RA6T2 グループでは、Pmn のセキュリティ属性が 0 のとき、PmnPFS レジスタへの書き込みをするには PWPRS レジスタを設定してください。

4.1.13 ポートグループ入力の使用手順

ポートグループ入力の立ち上がりエッジ検出、立ち下がりエッジ検出、または両エッジ検出を指定する場合、RA6T1 グループでは PmnPFS.EOF/EOR ビットを設定しますが、RA6T2 グループでは、PmnPFS レジスタの EOFR[1:0]ビットを設定します。

4.1.14 アナログ機能使用時

アナログ機能を使用するには、端子が汎用入力ポートとして動作できるようにしてください。 RA6T2 グループでは、PGA が擬似差動入力モードに設定されているとき、PGA 機能(PGAINn、

PGAVSSn $(n = 0 \sim 3)$)を割り当てた端子は、汎用ポートとして使用できません。

対応する端子を汎用ポートとして使用する場合、対応する PGA をシングルモードに設定してください。 それから対応する端子を汎用ポートとしての機能に設定してください。

4.1.15 ポート mn 端子機能選択 PmnPFS レジスタ設定

RA6T1 グループと RA6T2 グループでは、本レジスタ設定に関する注意事項が異なります。

RA6T1:

- 1. Pmn 端子機能選択レジスタ(PmnPFS)では、対象端子の PMR ビットが 0 のときに、PSEL ビットを必ず設定しなければなりません。PMR ビットが 1 のときに PSEL ビットを設定すると、入力機能の場合は意図しないエッジが入力され、出力機能の場合は意図しないパルスが外部端子に出力される場合があります。
- 2. PmnPFS レジスタの PSEL ビットでは、許可された値(機能)以外に設定しないでください。このレジスタに許可されていない値を設定した場合、正しい動作は保証されません。
- 3. PmnPFS レジスタでは、1 つの機能を複数の端子に割り付けないでください。
- 4. ポート 0 とポート 5 は、A/D コンバータや D/A コンバータなどのアナログ機能を持っています。これらの端子をアナログ機能用に使用する場合、分解能の低下を防止するため、PMR ビットと PDR ビットは 0 にしてください。その後、ASEL ビットを 1 にしてください。
- 5. P003 および P007 の ASEL ビットの初期値は 1 です。これらの端子をアナログ機能として使用しない場合、入力リーク電流を低減するため、ASEL ビットを 0 にする必要があります。64 ピン製品を使用するときは、P007PFS.ASEL ビットを 0 にクリアしてください。

RA6T2:

- 1. Pmn 端子機能選択レジスタ (PmnPFS) では、対象端子の PMR ビットが 0 のときに、PSEL ビットを設定する必要があります。PMR ビットが 1 のときに PSEL ビットを設定すると、入力機能の場合は意図しないエッジが入力され、出力機能の場合は意図しないパルスが外部端子に出力される場合があります。
- 2. PmnPFS レジスタの PSEL ビットでは、許可された値(機能)以外に設定しないでください。このレジスタに許可されていない値を設定した場合、正しい動作は保証されません。
- 3. PmnPFS レジスタでは、1 つの機能を複数の端子に割り付けないでください。

4.1.16 GPT 用ポートアウトプットイネーブルの出力停止要求の 2 重化

RA6T2 グループでは、POEGGn レジスタの PIDF フラグまたは IOCF フラグが 1 の間は、GTONCCRn レジスタに設定された検出信号による停止要求の解除は機能しません。これは、このフラグの値のために引 き続き停止要求が出力されるためです。つまり、対応フラグの検出に対する応答が出力停止に設定されてい る場合、出力停止要求は解除されません。フラグ設定に従って出力を停止するための要求信号は、出力を停 止するための対応検出信号の論理 OR として得られます。

4.1.17 GPT のモジュールストップ機能の設定

RA6T2 グループでは、モジュールストップ状態を解除する前に、GTCLKCR レジスタを設定してくださ い。

4.1.18 GPT のイベントごとの優先順位

(1) GTCR.CST ビット

RA6T2 グループでは、周期計数機能によるストップと CPU 書き込み(GTCR/GTSTR レジスタへの書き 込み)によるスタートが競合した場合、周期計数機能は GTST.PCF フラグをセットして動作を終了します が、CST ビットの状態は変わらず、カウントを継続します。

(2) GTIOR.GTIOm レジスタ

RA6T2 グループでは、バッファ転送動作と GTIOR.GTIOm レジスタへの書き込みの間で競合があると、 GTIOR.GTIOm レジスタへの書き込みが優先されます。

GTIOR.GTIOm レジスタの更新と CPU による読み出しの間で競合があると、更新前のデータが読み出さ れます。

4.1.19 GPT の割り込み要求の間隔

RA6T2 グループでは、GPT のコアクロックが GPTCLK の場合、同じ割り込み信号間の間隔が以下の値よ り短いと、割り込みが失われることがあります。ただし、この制限は異なる割り込み信号の場合には適用さ れません。

割り込み間隔[ns] = GPTCLK の期間[ns]×6+PCLKA の期間[ns]×4

さらに、ADTRGGPTx レジスタ(x = 0~8)の設定により、ADC は GPT からの A/D 変換開始要求を ELC を経由せずに受信できます。

また、表 4.4 に示すように GPT と ADC のクロックを組み合わせた場合に、ある A/D 変換開始要求と次 の要求の間隔が同じ A/D 変換開始要求に対する以下の値よりも小さいと、A/D 変換開始要求が失われる場合 があります。ただし、この制限は異なる A/D 変換開始要求の場合には適用されません。

イベント間隔[ns] = GPT コアクロックの期間[ns]×6+ADC コアクロックの期間[ns]×4

表 4.4 イベント間隔を制限した場合のクロックの組み合わせ

GPT コアクロック	ADC コアクロック
GPTCLK	PCLKA または PCLKC
PCLKD	PCLKC または GPTCLK



4.1.20 PWM 遅延生成回路への GTIOCnm 信号入力

RA6T2 グループでは、PWM 遅延生成回路で PWM 波形の遅延を制御する場合、以下の制限があります。

- のこぎり波モードの場合、オーバーフローあるいはアンダーフロー直前の3クロックサイクルの間はGTIOCnm 信号の変更は禁止です。
- のこぎり波モードの場合、カウント動作中は GTCSR による GTCNT レジスタのクリアは禁止です。
- 三角波モードの場合、谷直前の3クロックサイクルの間はGTIOCnm 信号の変更は禁止です。

上記の制限事項を守らないと、PWM 遅延生成回路から出力した信号波形のエッジが失われることがあります。

4.1.21 PWM 遅延生成回路のレジスタ書き込み間隔

RA6T2 グループでは、GPT コアクロックが GPTCLK の場合、GTDLYRnA / GTDLYFnA / GTDLYRnB / GTDLYFnA レジスタへの書き込み間隔が以下のインターバル時間より短いとき、書き込み値が反映されないことがあります。この制限は、同一レジスタへの連続書き込み時に適用されます。

Write_Interval [ns] = Period_of_PCLKA[ns] × 6+Period_of_GPTCLK[ns] × 4

4.1.22 AGT/AGTW のカウント動作の開始および停止制御

RA6T1 グループでは、TSTART ビットを 0 から 1 に変更する前に、割り込みレジスタをクリアしてください。

4.1.23 AGT/AGTW の出力端子の設定

RA6T2 グループでは、AGTWOn、AGTWIOn、AGTWOAn または AGTWOBn 端子を出力端子として使用する場合には、AGT を設定し、出力初期値が決まった後に PmnPFS.PMR ビットを 1 に設定してください。

パルス幅測定モードとパルス周期幅測定モードで AGTWIOn 端子を入力端子として使用する場合には、AGT を設定し、カウント動作開始後に、AGTWIOn 端子から外部イベントを入力してください。また、最初の測定は無効とし、2回目以降の測定完了処理を有効としてください。

4.1.24 AGT/AGTW の I/O レジスタのリセット

RA6T1 グループでは、AGT の I/O レジスタは、リセットの種類によっては初期化されません。下記を参照ください。

- RES 端子 リセット: リセット不可
- パワーオン リセット:リセット可
- 電圧監視 0 リセット: リセット可
- 独立ウォッチ ドッグタイマ リセット: リセット不可
- ウォッチ ドッグタイマ リセット:リセット不可
- 電圧監視 1 リセット: リセット可
- 電圧監視2 リセット:リセット可
- ソフトウェア リセット:リセット不可
- SRAM パリティ エラー リセット: リセット不可
- バスマスタ MPU エラー リセット: リセット不可
- バススレーブ MPU エラー リセット: リセット不可



- スタック ポインタ エラー リセット:リセット不可
- ディープソフトウェア スタンバイリセット

DEEPCUT[0] = 0: リセット不可

ディープソフトウェア スタンバイリセット

DEEPCUT[0] = 1: リセット可

4.1.25 AGT/AGTW のカウントソースに PCLKB、PCLKB/8、または PCLKB/2 を選択 RA6T1 グループでは、リセット発生後、AGT の動作は保証されません。AGT 関連レジスタを再設定してください。

4.1.26 AGT/AGTW のカウントソースに AGTSCLK または AGTLCLK を選択

RA6T1 グループでは、MSTPCRD レジスタの MSTPD2 ビットは、AGT1 レジスタにアクセスする場合を除き、1 にする必要があります。MSTPCRD レジスタの MSTPD3 ビットは、AGT0 レジスタにアクセスする場合を除き、1 にする必要があります。MSTPD2 ビットまたは MSTPD3 ビットが 0 の状態でリセットが発生した場合、AGT1 または AGT0 の動作は保証されません。AGT 関連レジスタを再設定してください。

4.1.27 ICU イベントリンク設定レジスタ n (IELSRn) の設定

RA6T1 グループと RA6T2 グループでは、本レジスタ設定に関する制限が異なります。

RA6T1:

WDT リセットアサートを有効にする場合(OFSO.WDTRSTIRQS = 1 または WDTRCR.RSTIRQS = 1)、またはイベントリンク動作を有効にする場合(ELSRm.ELS[8:0] = 47h)、ICU イベントリンク設 定レジスタ n(IELSRn.IELS[8:0]) に 47h を設定することは禁止されています。

RA6T2:

WDT リセットアサートを許可(OFS0.WDTRSTIRQS = 0 または WDTRCR.RSTIRQS = 0) にした場 合、またはイベントリンク動作を許可(ELSRm.ELS[8:0] = 0x53)にした場合、ICU イベントリンク設 定レジスタ n (IELSRn.IELS[8:0]) に 0x53 を設定することは禁止されています。

IWDT リセットアサートを許可(OFS0.IWDTRSTIRQS = 0)にした場合、またはイベントリンク動作 を許可 (ELSRn.ELS[8:0] = 0x52) にした場合、ICU イベントリンク設定レジスタ n (IELSRn.IELS[8:0]) に 0x52 を設定することは禁止されています。

4.1.28 低消費電力状態での SCI の動作

RA6T1 グループと RA6T2 グループでは、消費電力低減機能使用時の設定が異なります。

(1) 送信

RA6T1 グループでは、TXDn 端子を汎用入出力ポート機能に切り替えた後、送信動作を停止 (SCR/SCR_SMCI の TIE、TE、TEIE ビットを 0) にしてください。入出カポートを SCI 接続に設定する と、SPTRによってTXDn端子状態の制御が可能になります。TEビットを0にすることにより、TSRが初 期化され、SSR/SSR_SMCI の TEND ビットは、非 FIFO 選択時には 1 にリセットされ、FIFO 選択時には 値が保持されます。

RA6T2 グループでは、以下を行って送信終了(CSR.TEND = 1)を確認してください。

- CCR1.SPB2DT、SPB2IO で送信動作を停止した後、出力端子状態を設定する
- 送信を停止する (CCR0.TIE = 0、TE = 0、TEIE = 0)

また、低消費電力状態の解除後に同じ送信モードでデータを送信する場合、RA6T1 グループでは、SSR / SSR_FIFO / SSR_SMCI を読み出しますが、RA6T2 グループでは、CSR を読み出します。

(2) 受信

ウェイクアップ条件としてアドレス一致検出機能を使用する場合、RA6T1 グループでは、低消費電力状態へ遷移する場合の手順として受信許可前に CDR.CMPD ビットと DCCR.DCME ビットを 1 にしますが、RA6T2 グループでは、CCR4.CMPD に比較データを設定し、CCR0.DCME に 1 を設定します。

4.1.29 SCI のブレークの検出と処理について

非 FIFO 選択時、RA6T1 グループでは、フレーミングエラー検出時に、RXDn 端子の値を直接読み出すことでブレークを検出できますが、RA6T2 グループでは、CSR.RXDMON ビットの値を読み出すことでブレークを検出できます。

4.1.30 SCI の受信エラーフラグと送信動作(クロック同期式モードおよび簡易 SPI モード) RA6T1 グループでは、受信エラーフラグが 1 の状態では、TDR または FTDRL レジスタにデータを書き込んでも、送信は開始されない為、送信を開始する前に、受信エラーフラグは必ず 0 にしてください。 RA6T2 グループでは、受信エラーフラグが 1 の場合でも、送信データを TDR に書き込むと、送信を開始できます。ただし、受信は開始できません。

4.1.31 TDR へのデータ書き込み

(1) 非 FIFO 選択時

RA6T2 グループでは、CCR0.TE が 1 のときは、いつでもデータを TDR に書き込むことができます。ただし、TDR に送信データが残っている状態で、TDR に新しいデータを書き込むと、TDR に残っているデータは、TSR へまだ転送されていないため失われます。DTC または DMAC を使用する場合、TDR への送信データの書き込みは、必ず SCIn_TXI 割り込み要求の処理ルーチンで行ってください。

(2) FIFO 選択時

RA6T2 グループでは、CCR0.TE が 1 のとき、データを送信 FIFO(TDR)に書き込むことができます。 FDR.T[5:0]ビットで、書き込み可能なデータ数を確認してください。

4.1.32 SCI のクロック同期式送信に関する制限事項(クロック同期式モード、簡易 SPI モード) (1) 送信開始時

RA6T1 グループと RA6T2 グループでは、TDR レジスタへの送信データの書き込みから、外部クロック 入力の開始までに確保する待機時間が異なります。

RA6T1:

1PCLKA+スレーブのデータ出力遅延時間(tDO)+マスタのセットアップ時間(tSU)以上RA6T2:

MISO 端子の出力 AC 電特とマスタ受信の入力 AC 電特+1PCLK サイクル+同期遅延の時間以上

(2) 連続送信時

RA6T1 グループでは、ビット7 送信開始以降に TDR をレジスタ更新する場合は、同期クロックが Low の期間に TDR を更新し、かつ送信クロックの7 ビット目の High 幅を、4PCLKA 以上にしてください。

4.1.33 SCI の DMAC または DTC 使用時の制限事項

(1) 非 FIFO 選択時

RA6T1 グループでは、TDR および TDRHL レジスタにデータを書き込むことが可能です。ただし、TDR または TDRHL レジスタに送信データが残っている状態で、TDR または TDRHL レジスタに新しいデータを書き込むと、残っていたデータは TSR レジスタへ転送されず、失われます。DMAC または DTC を使用する場合、TDR または TDRHL レジスタへの送信データの書き込みは、必ず SCIn_TXI 割り込み要求の処理ルーチンで行ってください。

(2) FIFO 選択時

RA6T1 グループでは、SCR.TE ビットが 1 の場合に、FTDRH および FTDRL レジスタにデータを書き込むことが可能です。FDR.T[4:0]ビットによって、書き込み可能なデータ数を確認してください。

4.1.34 SCI のクロック同期式モードおよび簡易 SPI モードにおける外部クロック入力

RA6T1 グループのクロック同期式モードと簡易 SPI モードでは、外部クロック SCKn 入力を High パルス期間および Low パルス期間は 2PCLKA 以上、周期は 6PCLKA 以上に設定してください。

4.1.35 SCI の簡易 SPI モードに関する制限事項

(1) スレーブモード

RA6T1 グループと RA6T2 グループでは、以下の待機時間が異なります。

TDR レジスタへの送信データの書き込みから、外部クロック入力の開始までの待機時間

RA6T1:

1PCLKA+スレーブのデータ出力遅延時間(tDO)+マスタのセットアップ時間(tSU)以上 RA6T2:

1PCLK+同期遅延時間+データ出力遅延時間(AC 電特)以上

SSn 端子への Low 入力から、外部クロック入力の開始までの待機時間

RA6T1:

5PCLKA 以上

RA6T2:

SSn 入力セットアップ時間(AC 電特)以上

4.1.36 SCI の送信許可ビット

RA6T2 グループでは、CCR0.TE ビットが 0 のとき、初期レジスタ値において、TXDn 端子の状態がハイインピーダンスになります。以下のいずれかの方法により、TXDn ラインがハイインピーダンスにならないようにしてください。

- 1. プルアップ抵抗を TXDn ラインに接続する。
- 2. CCR0.TE ビットを 0 にする前に、端子機能を汎用の出力ポートに変更する。その後、CCR0.TE ビットを 1 にした後、端子機能を TXDn に変更する。
- 3. 調歩同期式モードおよびマンチェスタモードにおいて CCR0.TE ビットが 0 の場合に、CCR1 を設定し、TXDn 端子に対して決定されたレベルを設定します。

簡易 SPI モードのスレーブ動作では、MISOn 端子は上記 TXDn 端子と同様の動作をします。MISOn 端子は TXDn 端子と同様に、上記の 1.と 2.により、ハイインピーダンスにしないでください。

4.1.37 SCI の動作クロックがバスクロックより長い場合のレジスタアクセス

RA6T2 グループでは、動作クロック(TCLK)がバスクロック(PCLK)より長い場合、この情報が CCR0.TE レジスタおよび CCR0.RE レジスタへの書き込み後に内部的に送信されるまでの時間は、バスアクセス時間より長くなります。特に、0 の書き込みと通信の割り込みを行った後で設定レジスタを変更する場合は、IP 内部の信号が通信停止状態になるまで、設定レジスタを変更しないでください。これを避けるには、CCR0.TE および CCR0.RE を 0 にした後で、0 になるまで CESR.TIST ビットおよび CESR.RIST ビットを確認してから、次のレジスタを設定します。

4.1.38 SCI 動作の割り込み

RA6T2 グループでは、データ受信中に CCR0.RE に 0 が書き込まれて受信動作に割り込みが発生した場合、無効な状態になっている可能性があるため、受信データ (RDR レジスタ格納値) や各ステータスレジスタのフラグ値を使用しないでください。受信動作に割り込むためには、割り込みまたはイベントリンクの受信側を停止してから、CCR0.RE ビットに 0 を書き込んでください。

4.1.39 SCI 共通コントロールレジスタ CCR3.BPEN ビットの設定

本レジスタは、RA6T2 グループのみ存在します。

SCIの初期化フローで CCR3 レジスタを設定するときに、BPEN ビットを 1 回だけ設定します。

初期化後に、このビットを変更することはできません。

このビットの設定を変更する場合は、SCIの初期化フローからもう一度始めてください。

4.1.40 IIC の転送開始

RA6T1 グループでは、転送開始 (ICCR1.ICE ビット = 1) 時点で IIC の割り込みに対応した IR フラグが 1 であれば、動作を許可する前に下記の手順で割り込み要求をクリアしてください。ICCR1.ICE ビットが 1 の状態で IR フラグを 1 にして転送を開始すると、転送開始後、割り込み要求が内部で保持されるため、IR フラグが予期しない動作となる可能性があります。

転送開始前に割り込みをクリアする方法:

- 1. ICCR1.ICE ビットが 0 であることを確認する。
- 2. 対応する割り込み許可ビット(ICIER.TIE など)を0にする。
- 3. 対応する割り込み許可ビット (ICIER.TIE など) を読み出して、それらの値が 0 であることを確認 する。
- 4. IR フラグを 0 にする。

4.1.41 IIC の動作クロックの設定

RA6T2 グループでは、バスクロック(PCLKA)と転送クロック(IICCLK)との間には以下の周波数関係が必要です。

IICCLK/2≦PCLKA≦IICCLK

4.1.42 CAN の動作クロックの設定

RA6T1 グループでは、以下の制約を満たす必要があります。

CCLKS ビットが 1 のとき:fPCLKB≧fCANMCLK

CCLKS ビットが0のとき:周辺モジュールクロックソースはPLL でなければなりません。

4.1.43 バウンダリスキャン機能

RA6T1 グループでは、BSDL は、BSDL の記述に準じて構成されなければならないセーフビットを提供します。

また、RA6T1 グループと RA6T2 グループでは、バウンダリスキャン対象外の端子が異なります。

RA6T1:

- 電源端子 (VCC、VCL、VCL0、VSS、AVCC0、AVSS0)
- アナログリファレンス端子(VREFH0、VREFL0、VREFH、VREFL)
- クロック端子(EXTAL、XTAL、XCIN、XCOUT)
- リセット信号(RES)
- バウンダリスキャンの端子(TCK、TMS、TDI、TDO)

RA6T2:

- 電源端子 (VCC、VCL、VSS、AVCC0、AVSS0)
- アナログ基準端子(AVREFHO、AVREFLO)
- クロック端子(EXTAL、XTAL)
- リセット信号(RES)
- バウンダリスキャンの端子(TCK、TMS、TDI、TDO)

4.1.44 A/D 変換動作中の動作設定変更の禁止

RA6T2 グループでは、A/D 変換の動作設定に関連するレジスタは、すべての A/D コンバータが停止 (ADSR.ADACTm = 0 および ADSR.CALACTm = 0 (m = 0、1)) しているときに設定してください。下記 のレジスタを除き、A/D 変換中は設定の変更(書き込み)は禁止されています。A/D 変換中に動作設定が変更された場合、動作は保証されません。

[A/D コンバータの動作中に書き込み可能なレジスタ]

- ステータスクリアレジスタ
 - A/D コンバータ動作に関連するステータスクリアレジスタ (ADERSCR、ADCALSCR、ADCALENDSCR、ADSCANENDSCR)
 - A/D 変換オーバーフローステータスクリアレジスタ (ADOVFERSCR、ADOVFCHSCR0、ADOVFEXSCR)
 - リミッタークリップステータスクリアレジスタ (ADLIMGRSCR、ADLIMCHSCR0、ADLIMEXSCR)
 - コンペアマッチステータスクリアレジスタ (ADCMPTBSCR、ADCMPCHSCR0、ADCMPEXSCR)
 - FIFO エラーステータスクリアレジスタ (ADFIFOERSCR)
- ソフトウェアトリガレジスタ(ADSYSTR、ADSTRn (n = 0~8))
- A/D コンバータ停止レジスタ (ADSTOPR)
- A/D コンバータ開始トリガイネーブルレジスタ(ADTRGENR) (注1)
- 注1. 動作中の書き込みが許可されるのは、A/D 変換を停止するためにトリガ入力を無効に設定 (ADTRGENR.STTRGENn = 0 (n = 0~8)) する場合のみです。意図しない動作を避けるため、動作中はトリガ入力を有効 (ADTRGENR.STTRGENn = 1) に変更しないでください。

4.1.45 A/D 変換動作の強制停止

RA6T1 グループと RA6T2 グループでは、A/D 変換動作の強制停止手順が異なります。 詳細は、表 4.5 と表 4.6 を参照してください。

表 4.5 RA6T1 グループの A/D 変換動作の強制停止手順

No.	手順	説明
1	グループ A 優先制御の無効化	ADGSPCR.PGS ビットが 1 に設定されている場合、ADGSPCR.PGS ビッ
		トを0に設定します。
2	トリガ入力の無効化	グループスキャンモードの場合、トリガ入力を無効にするため、
		ADSTRGR レジスタを 3F3Fh(TRSA[5:0]ビットを 3Fh、TRSB[5:0]ビット
		を 3Fh)に設定し、スキャン終了割り込みを禁止するため、
		ADCSR.GBADIE ビットを 0 に設定します。
		グループスキャンモード以外の場合、トリガ入力を無効にするため、
		ADSTRGR.TRSA[5:0]ビットを 3Fh に設定します。
3	スキャン終了イベントの無効化	スキャン終了イベントが ELC に設定されている場合、ELSRn.ELS[8:0]
		ビットを 000h に設定します。
4	A/D コンバータの強制停止	ADCSR.ADST ビットを 0 に設定し、ソフトウェアクリアを実行。A/D 変
		換を停止させます。
		ADCLK で最大 2 クロックの時間を必要とします。
5	終了	強制停止処理は完了です。
		再開するには、ADCLK で最大 6 クロックの時間を必要とします。

表 4.6 RA6T2 グループの A/D 変換動作の強制停止手順

No.	手順	説明
1	トリガ入力の無効化	周辺モジュールからのトリガ入力を無効にします。
		(ADTRGENR.STTRGENn = 0 を書き込みます)
2	待機時間	上記の手順 1 を設定した後、A/D コンバータを安全に停止するため、待機
		時間が必要です。指定の待機時間が経過した後、次の処理に進みます。
3	A/D コンバータ状態の確認	上記の手順2の待機時間が過ぎた後、A/D コンバータが動作しているかど
		うかを確認します。A/D コンバータが動作している場合(ADSR.ADACTm
		= 1) 、手順 4 へ進みます。
		A/D コンバータが停止している場合(ADSR.ADACTm = 0)、以降の処理
		は不要です(手順6へ進みます)。
4	A/D コンバータの強制停止	ADSTOPR レジスタで A/D コンバータを強制停止します。
		(ADSTOPR.ADSTOPm = 1 を書き込みます)
5	A/D コンバータ停止まで待機	A/D コンバータが停止するまで待機します。
		(ADSR.ADACTm = 0)
6	終了	強制停止処理は完了です。

4.1.46 A/D データレジスタ

RA6T1 グループでは、読み出しに関する制限があります。

以下のレジスタの読み出しは、ハーフワード単位で行ってください。

- A/D データレジスタ
- A/D データ 2 重化レジスタ
- A/D データ 2 重化レジスタ A
- A/D データ2重化レジスタB
- A/D 温度センサデータレジスタ
- A/D 内部基準電圧レジスタ
- A/D 自己診断データレジスタ

バイト単位で上位バイトと下位バイトの2回に分けてレジスタを読み出すと、1回目に読み出した A/D 変換値と2回目に読み出した A/D 変換値が一致しないことがあります。これを避けるため、バイト単位のデータレジスタの読み出しは行わないでください。

RA6T2 グループでは、同じアナログチャネルに対して A/D 変換を複数回行う場合、同じアナログチャネルに対する個々の A/D 変換のデータを保持するには、以下の方法のどれかを行ってください。

- スキャン動作ごとにデータレジスタから読み出す
 - スキャングループの各スキャン終了時、A/D 変換を行ったアナログチャネルの A/D 変換データを ADDRn または ADEXDRm から読み出します。
 - この方法は、同じスキャングループ内で、同じアナログチャネルの A/D 変換を複数回行わず、次のスキャン動作までに、レジスタから A/D 変換データを読み出せる場合に効果的です。
- FIFO 機能を使って A/D 変換ごとにデータを保持する
 - ― FIFO を使うことで、同じアナログチャネルの複数の A/D 変換データを保持できます。
 - ― FIFO オーバーフローが発生する前に A/D 変換データを読み出してください。

4.1.47 ADC/ADC12 の低消費電力状態への遷移および解除に関する制限

RA6T2 グループでは、モジュールストップ状態やソフトウェアスタンバイモードが解除された後に A/D コンバータを動作させる場合、電気的特性で指定された動作安定時間の経過を待ち、自己校正動作を行い、その後で A/D 変換を開始します。

また、モジュールストップ状態に遷移した後にモジュールストップ状態を解除する場合、モジュールストップ状態を解除する前に電気的特性で規定されている停止時間が経過したことを確認してください。 これらの制限に違反した場合、動作は保証されません。

4.1.48 PGA が接続されたアナログチャネルの使用

RA6T1 グループでは、以下の通りです。

PGA(疑似差動入力有効) を使用する場合、レジスタ設定後、ユニット 0 の AN000~AN002 および PGAVSS000、ユニット 1 の AN100~AN102 および PGAVSS100 に負電圧を入力できます。

PGA(疑似差動入力有効)を使用する場合、ADPGADCRO レジスタで各ユニットのすべての PGA アンプを疑似差動入力に設定する必要があります。

PGA(疑似差動入力無効)を使用する場合、関連する PGAVSS 端子を AVSS0 に接続してください。 PGA を使用しない場合は、関連する PGAVSS を入力ポートまたはアナログポートとして使用できます。

PGA またはサンプル&ホールド回路を使用している状態から ADC モジュールストップ状態やソフトウェアスタンバイモードへ遷移するときは、各 ADC12 の ADPGACR または ADSHCR レジスタの対応ビットを遷移前に 0 にすると、電力消費を減らすことができます。

P003 および P007 の ASEL ビットの初期値は 1 です。これらの端子をアナログ機能として使用しない場合は、入力リーク電流を低減させるため、ASEL ビットを 0 にする必要があります。

RA6T2 グループでは、PGA が接続されているアナログ入力端子は、PGA の設定状態に依存して、ポート機能およびアナログ入力経路が制限されます。リセット解除後の PGA の初期設定状態は、オプション機能選択レジスタ 1 (OFS1、OFS1_SEC、OFS1_SEL) の PGADEN[3:0]ビットの設定に依存します。

4.1.49 ADC12 の動作モードおよびステータスビット

RA6T1 グループでは、自己診断の電圧値、ダブルトリガモードでの 1 回目または 2 回目のスキャンの判定、およびコンペア機能のステータスモニタビットは、それぞれ必要に応じて初期化または再設定を行います。

- 自己診断の電圧値(ADCER.DIAGVAL[1:0])は、ADCER.DIAGLDを1に設定してから選択してください
- ダブルトリガモードは、ADCSR.DBLE を 0 から 1 にした後、1 回目のスキャンとして動作します
- コンペア機能のステータスモニタビット(MONCMPA、MONCMPB、および MONCMPA)は、ADCMPCR.CMPAE および ADCMPCR.CMPBE ビットを 0 にクリアした後、初期化されます
- 常時サンプリング機能(ADSHMSR.SHMD = 1) は、ADSHMSR.SHMD を 0 にした後、初期化されます。常時サンプリング機能を再び使用する場合(ADSHMSR.SHMD を 1 にする場合)、ADCLKで 1 サイクル以上待機する必要があります

4.1.50 ADC12 入力使用時のポート設定

RA6T1 グループで高精度チャネルを使用する場合は、ポート 0 をデジタル出力ポートとして使用しないでください。通常精度チャネルを使用している場合は、A/D アナログ入力とデジタル出力に同じポートは使用しないことを推奨します。A/D アナログ入力としても使用しているデジタル出力を出力信号用に使用する場合は、A/D 変換を複数回実行し、最大値と最小値を除いた平均をとるなどの対策を行ってください。

4.1.51 ADC12 (ユニット 0 およびユニット 1) と ACMPHS の関係

RA6T1 グループでは、表 4.7 に示す A/D 変換対象の場合、ユニット 0 およびユニット 1 は同時に A/D 変 換を行うことができません。

表 4.7 相互排他的関係にある A/D 変換対象

A/D 変換対象		
ユニット0	ユニット1	
温度センサ		
内部基準電圧		
AN005/DA0	AN105/DA0	
AN006/DA1	AN106/DA1	

表 4.8に示す A/D 変換対象は、A/D 変換中に ACMPHS 入力として選択することができません。これらの 端子は ADC12 と ACMPHS との兼用端子であるためです。

表 4.8 A/D 変換中に選択できない ACMPHS 端子一覧

A/D 変換対象		
ユニット 0	ユニット0 ユニット1	
AN000	_	ACMPHS0.IVCMP2
AN001	_	ACMPHS1.IVCMP2
AN002	_	ACMPHS2.IVCMP2
PGA P000 出力	_	ACMPHS0.IVCMP3
PGA P001 出力	_	ACMPHS1.IVCMP3
PGA P002 出力	_	ACMPHS2.IVCMP3
AN005/DA0	_	ACMPHS0~ACMPHS5.IVREF3
AN006/DA1	_	ACMPHS0~ACMPHS5.IVCMP1
AN016	_	ACMPHS0~ACMPHS5.IVREF0
AN017	_	ACMPHS0~ACMPHS5.IVCMP0
内部基準電圧	_	ACMPHS0~ACMPHS5.IVREF2
_	AN100	ACMPHS3.IVCMP2
_	AN101	ACMPHS4.IVCMP2
_	AN102	ACMPHS5.IVCMP2
_	PGA P000 出力	ACMPHS3.IVCMP3
_	PGA P001 出力	ACMPHS4.IVCMP3
_	PGA P002 出力	ACMPHS5.IVCMP3
_	AN105/DA0 ACMPHS3~ACMPHS5.IV	
_	AN106/DA1 ACMPHS3~ACMPHS5.IVCI	
_	AN116	ACMPHS0~ACMPHS5.IVREF1
_	内部基準電圧	ACMPHS0~ACMPHS5.IVREF2

4.1.52 ADC の同期動作

RA6T2 グループでは、リセット解除後の初期状態では、同期動作機能が有効になっています。同期動作機能を使用しない場合は、ADSYCR レジスタで同期動作を無効にしてください。

4.1.53 複数の A/D コンバータ間で共有されているアナログチャネル

RA6T2 グループでは、A/D 変換結果の精度の劣化を防ぐため、自己診断チャネルを除き、ADC0 と ADC1 の双方から同じアナログチャネル(同じアナログ信号源)を A/D 変換することは禁止されています。

この制限に違反した場合、対象のアナログチャネルの A/D 変換精度は著しく劣化する可能性があるため、A/D 変換結果は保証されません。

4.1.54 A/D 変換開始トリガ

RA6T2 グループでは、スキャングループのスキャン動作が完了するまで、同じスキャングループに対する A/D 変換開始トリガは受け付けられません(この場合、A/D 変換開始トリガは無視されます)。

スキャングループのスキャン動作が完了し(ADSCANENDSR.SCENDFn = 1($n = 0 \sim 8$))、かつ 6PCLKA クロックサイクル以上が経過してから、同じスキャングループに対する A/D 変換開始トリガを入力してください。

4.1.55 D/A 変換と A/D 変換の干渉低減有効時の制限事項

RA6T1 グループでは、DAADSCR.DAADST ビットが 1 (D/A 変換と A/D 変換の干渉防止が有効) の場合、ADC12 をモジュールストップ状態にしないでください。モジュールストップ状態にすると、A/D 変換が停止するだけでなく、D/A 変換も停止する可能性があります。

4.1.56 内部モジュールへの DAC 出力の初期化手順

RA6T2 グループでは、内部モジュールへの DAC 出力の初期化手順は以下に従ってください。

ここではチャネル0を例に説明します。

- 1. DAASWCR.DAASW0 ビットを1にします。
- 2. DACR.DAE ビットまたは DACR.DAOE0 ビットを 1 にします。
- 3. 変換する値を DADRO レジスタに書き込みます。

4.1.57 TSN の制限事項

RA6T1 グループでは、温度センサの測定に、ADC12 の複数のチャネルを同時に使用することは禁止されています。

4.1.58 SRAM 領域からの命令フェッチ

RA6T1 グループでは、SRAMHS を使用してプログラムを実行する場合、CPU が正確にデータをプリフェッチできるように、SRAM 領域を初期化してください。初期化されていない SRAM 領域から CPU がデータをプリフェッチすると、パリティエラーが発生する場合があります。4 バイト境界のプログラムの終了アドレスから 12 バイト領域を初期化してください。弊社からは、データの初期化には NOP 命令の使用を推奨します。



4.1.59 SRAM のストアバッファ

RA6T1 グループでは、SRAM と CPU 間の高速アクセスには、ストアバッファが使用されます。SRAM へのストア命令の後に同じアドレスからロード命令が実行されると、そのロード命令は SRAM からではなくバッファからデータを読み出す場合があります。SRAM のデータを正確に読み出すには、以下の手順のうちいずれかを使用します。

- SRAM (アドレス = A) に書き込んだ後、NOP 命令を使用し、SRAM (アドレス = A) を読み出します。
- SRAM(アドレス = A)に書き込んだ後、SRAM(アドレス = A)以外の領域からデータを読み出し、SRAM(アドレス = A)を読み出します。

4.1.60 プログラム/イレース中のサスペンド

RA6T2 グループでは、プログラム/イレースの処理が P/E サスペンドコマンドの発行により中止した場合、プログラム/イレース処理は P/E レジュームコマンドを発行することにより再開できます。フラッシュシーケンサが何らかの理由でコマンドロック状態になり、中断処理が正常に完了し ERSSPD フラグまたは PRGSPD フラグが 1 になった後強制停止コマンドを発行すると、中断処理は再開できません。さらに、処理が中断された領域の値は保証されません。該当領域を消去してください。

4.1.61 プログラム/イレースまたはブランクチェック中の禁止項目

RA6T1 グループと RA6T2 グループでは、プログラム/イレース中の禁止項目が異なります。

RA6T1:

- 電源を動作電圧範囲外にする
- 周辺クロックの動作周波数を変更する

RA6T2:

- 電源を動作電圧範囲外にする
- FWEPROR.FLWE[1:0]ビットを変更する
- OPCCR.OPCM[2:0]ビットを変更する
- SCKDIVCR.FCK[2:0]ビットを変更する
- SCKSCR.CKSEL[2:0]ビットを変更する
- ソフトウェアスタンバイモードまたはディープソフトウェアスタンバイモードへの遷移

4.1.62 プログラム/イレース中の異常終了

RA6T1 グループでは、RES 端子によるリセットの発生によりプログラム/イレースが異常終了した場合、不定データを格納したフラッシュメモリのプログラム状態/イレース状態は検証または確認できません。プログラム/イレースが異常終了した領域では、ブランクチェック機能では当該領域のイレースに成功したかどうかを判断できません。当該領域を使用する前にイレースを完了するためには、イレースを再実行してください。

4.1.63 Low-speed モードでのプログラム/イレース

RA6T2 グループでは、動作電力コントロールレジスタ(OPCCR)で Low-speed モードが選択されている場合は、フラッシュメモリのプログラム/イレースを行わないでください。

4.1.64 エミュレータ接続

RA6T2 グループでは、ルネサスは、SWD/JTAG 通信を使ったデバッグと SCI 通信を使ったシリアルプログラミングの両方をサポートするエミュレータを提供しています。本エミュレータを使うと、デバッグとシリアルプログラミング間の切り替えを簡単に行うことができます。

表 4.9 に、本エミュレータを使う場合の 10 ピンのピン配列と 20 ピンソケットのピン配列を示します。 SWD および JTAG のピン配列は ARM 標準で、MD、TXD、RXD の各端子は、SWD および JTAG のピン配列は ARM 標準で、MD、TXD、RXD の各端子は、シリアルプログラミング用に SCI 通信を使って追加されます。

シリアルプログラミングインタフェースは、TrustZone IDAU バウンダリレジスタ設定をプログラムするのに使用 してください。

デバッグとシリアルプログラミングの両方を使うには、ボード上で PA14/SWCLK/TCK 端子と P201/MD 端子をワ イヤード OR 回路を用いて接続することを推奨します。

端子番号	SWD	JTAG	SCI を使ったシリアル プログラミング
1	VCC	VCC	VCC
2	PA13/SWDIO	PA13/TMS	NC
4	PA14/SWCLK	PA14/TCK	P201/MD
	P201/MD にワイヤード OR 接続	P201/MD にワイヤード OR 接続	
6	PB03/SWO/TXD9	PB03/TDO/TXD9	PB03/TXD9
8	PA15/RXD9	PA15/TDI/RXD9	PA15/RXD9
9	GND 検出	GND 検出	GND 検出
10	nRESET	nRESET	nRESET
12	PE02/TCLK	PE02/TCLK	NC
14	PE03/TDATA[0]	PE03/TDATA[0]	NC
16	PE04/TDATA[1]	PE04/TDATA[1]	NC
18	PE05/TDATA[2]	PE05/TDATA[2]	NC
20	PE06/TDATA[3]	PE06/TDATA[3]	NC
3、5、15、17、19	GND	GND	GND
7	NC	NC	NC
11、13	NC	NC	NC

表 4.9 エミュレータ用端子配置

5. FSP 概要

Renesas RA ファミリの MCU は、ソフトウェア設計をサポートする Flexible Software Package(FSP)を提供しています。FSP は RA ファミリ間のスケーラビリティなど、下記に示す 5 つの特徴を有し、図 5.1 に示す、高性能かつ小メモリフットプリントを実現している HAL ドライバや様々なミドルウェアが実装されています。

FSP のダウンロードリンク

https://github.com/renesas/fsp/releases

https://www.renesas.com/fsp

Quality:

FSPのコード品質は、ピアレビュー、自動化された要件ベースのテスト、業界標準のツールを使用した静的および動的解析により実現しています。

Ease of Use:

直感的なコンフィギュレータとコードジェネレータにより、ソフトウェア開発が容易になり市場投入までの時間を短縮可能です。FSP は、MCU 周辺機能にアクセスするための使いやすい API 機能を提供しており、また、豊富なドキュメントとサンプル・プロジェクトも付属しています。

Scalability:

FSP モジュールはすべての RA ファミリの MCU で互換性があり、同じ周辺機能を使用している限り、RA ファミリのどの MCU でも使用することができます。

Build Time Configurations:

FSP モジュールはユーザのアプリケーションに必要な機能だけを有効にして、サイズなどを最適化したビルドができます。

• e2 studio IDE:

プロジェクトの開発効率を向上させるツールを多数提供しています。統合開発環境(IDE)の e2 studio IDE では、「プロジェクトの作成、モジュールの選択と設定、コード開発、コード生成、デバッグ」のすべてが管理されたソフトウェア開発環境が提供されています。




図 5.1 Flexible Software Package (FSP)

6. 参考ドキュメント

ユーザーズマニュアル:ハードウェア

RA6T1 グループ ユーザーズマニュアル ハードウェア編 Rev1.10 (R01UH0897JJ0110) (最新版をルネサス エレクトロニクスホームページから入手してください。)

RA6T2 グループ ユーザーズマニュアル ハードウェア編 Rev1.20 (R01UH0951JJ0120) (最新版をルネサス エレクトロニクスホームページから入手してください。)

アプリケーションノート

Renesas RA Family Flash Memory Programming Rev.1.20(R01AN5367EU120)

テクニカルアップデート/テクニカルニュース

(最新の情報をルネサス エレクトロニクスホームページから入手してください。)

改訂記録

		改訂内容	
Rev.	発行日	ページ	ポイント
1.00	Sep.28.22	_	初版発行

製品ご使用上の注意事項

ここでは、マイコン製品全体に適用する「使用上の注意事項」について説明します。個別の使用上の注意事項については、本ドキュメントおよびテクニカルアップデートを参照してください。

1. 静電気対策

CMOS 製品の取り扱いの際は静電気防止を心がけてください。CMOS 製品は強い静電気によってゲート絶縁破壊を生じることがあります。運搬や保存の際には、当社が出荷梱包に使用している導電性のトレーやマガジンケース、導電性の緩衝材、金属ケースなどを利用し、組み立て工程にはアースを施してください。プラスチック板上に放置したり、端子を触ったりしないでください。また、CMOS 製品を実装したボードについても同様の扱いをしてください。

2. 電源投入時の処置

電源投入時は、製品の状態は不定です。電源投入時には、LSIの内部回路の状態は不確定であり、レジスタの設定や各端子の状態は不定です。外部 リセット端子でリセットする製品の場合、電源投入からリセットが有効になるまでの期間、端子の状態は保証できません。同様に、内蔵パワーオン リセット機能を使用してリセットする製品の場合、電源投入からリセットのかかる一定電圧に達するまでの期間、端子の状態は保証できません。

3. 電源オフ時における入力信号

当該製品の電源がオフ状態のときに、入力信号や入出力プルアップ電源を入れないでください。入力信号や入出力プルアップ電源からの電流注入により、誤動作を引き起こしたり、異常電流が流れ内部素子を劣化させたりする場合があります。資料中に「電源オフ時における入力信号」についての記載のある製品は、その内容を守ってください。

4. 未使用端子の処理

未使用端子は、「未使用端子の処理」に従って処理してください。CMOS製品の入力端子のインピーダンスは、一般に、ハイインピーダンスとなっています。未使用端子を開放状態で動作させると、誘導現象により、LSI周辺のノイズが印加され、LSI内部で貫通電流が流れたり、入力信号と認識されて誤動作を起こす恐れがあります。

5. クロックについて

リセット時は、クロックが安定した後、リセットを解除してください。プログラム実行中のクロック切り替え時は、切り替え先クロックが安定した後に切り替えてください。リセット時、外部発振子(または外部発振回路)を用いたクロックで動作を開始するシステムでは、クロックが十分安定した後、リセットを解除してください。また、プログラムの途中で外部発振子(または外部発振回路)を用いたクロックに切り替える場合は、切り替え先のクロックが十分安定してから切り替えてください。

6. 入力端子の印加波形

入力ノイズや反射波による波形歪みは誤動作の原因になりますので注意してください。CMOS 製品の入力がノイズなどに起因して、 V_{IL} (Max.) から V_{IH} (Min.) までの領域にとどまるような場合は、誤動作を引き起こす恐れがあります。入力レベルが固定の場合はもちろん、 V_{IL} (Max.) から V_{IH} (Min.) までの領域を通過する遷移期間中にチャタリングノイズなどが入らないように使用してください。

7. リザーブアドレス (予約領域) のアクセス禁止

リザーブアドレス (予約領域) のアクセスを禁止します。アドレス領域には、将来の拡張機能用に割り付けられている リザーブアドレス (予約領域) があります。これらのアドレスをアクセスしたときの動作については、保証できませんので、アクセスしないようにしてください。

8. 製品間の相違について

型名の異なる製品に変更する場合は、製品型名ごとにシステム評価試験を実施してください。同じグループのマイコンでも型名が違うと、フラッシュメモリ、レイアウトパターンの相違などにより、電気的特性の範囲で、特性値、動作マージン、ノイズ耐量、ノイズ幅射量などが異なる場合があります。型名が違う製品に変更する場合は、個々の製品ごとにシステム評価試験を実施してください。

ご注意書き

- 1. 本資料に記載された回路、ソフトウェアおよびこれらに関連する情報は、半導体製品の動作例、応用例を説明するものです。お客様の機器・システムの設計において、回路、ソフトウェアおよびこれらに関連する情報を使用する場合には、お客様の責任において行ってください。これらの使用に起因して生じた損害(お客様または第三者いずれに生じた損害も含みます。以下同じです。)に関し、当社は、一切その責任を負いません。
- 2. 当社製品、本資料に記載された製品データ、図、表、プログラム、アルゴリズム、応用回路例等の情報の使用に起因して発生した第三者の特許権、著作権その他の知的財産権に対する侵害またはこれらに関する紛争について、当社は、何らの保証を行うものではなく、また責任を負うものではあいません。
- 3. 当社は、本資料に基づき当社または第三者の特許権、著作権その他の知的財産権を何ら許諾するものではありません。
- 4. 当社製品を、全部または一部を問わず、改造、改変、複製、リバースエンジニアリング、その他、不適切に使用しないでください。かかる改造、改変、複製、リバースエンジニアリング等により生じた損害に関し、当社は、一切その責任を負いません。
- 5. 当社は、当社製品の品質水準を「標準水準」および「高品質水準」に分類しており、各品質水準は、以下に示す用途に製品が使用されることを意図しております。

標準水準: コンピュータ、OA 機器、通信機器、計測機器、AV 機器、家電、工作機械、パーソナル機器、産業用ロボット等高品質水準:輸送機器(自動車、電車、船舶等)、交通制御(信号)、大規模通信機器、金融端末基幹システム、各種安全制御装置等当社製品は、データシート等により高信頼性、Harsh environment 向け製品と定義しているものを除き、直接生命・身体に危害を及ぼす可能性のある機器・システム(生命維持装置、人体に埋め込み使用するもの等)、もしくは多大な物的損害を発生させるおそれのある機器・システム(宇宙機器と、海底中継器、原子力制御システム、航空機制御システム、プラント基幹システム、軍事機器等)に使用されることを意図しておらず、これらの用途に使用することは想定していません。たとえ、当社が想定していない用途に当社製品を使用したことにより損害が生じても、当社は一切その責任を負いません。

- 6. 当社製品をご使用の際は、最新の製品情報(データシート、ユーザーズマニュアル、アプリケーションノート、信頼性ハンドブックに記載の「半導体デバイスの使用上の一般的な注意事項」等)をご確認の上、当社が指定する最大定格、動作電源電圧範囲、放熱特性、実装条件その他指定条件の範囲内でご使用ください。指定条件の範囲を超えて当社製品をご使用された場合の故障、誤動作の不具合および事故につきましては、当社は、一切その責任を負いません。
- 7. 当社は、当社製品の品質および信頼性の向上に努めていますが、半導体製品はある確率で故障が発生したり、使用条件によっては誤動作したりする場合があります。また、当社製品は、データシート等において高信頼性、Harsh environment 向け製品と定義しているものを除き、耐放射線設計を行っておりません。仮に当社製品の故障または誤動作が生じた場合であっても、人身事故、火災事故その他社会的損害等を生じさせないよう、お客様の責任において、冗長設計、延焼対策設計、誤動作防止設計等の安全設計およびエージング処理等、お客様の機器・システムとしての出荷保証を行ってください。特に、マイコンソフトウェアは、単独での検証は困難なため、お客様の機器・システムとしての安全検証をお客様の責任で行ってください。
- 8. 当社製品の環境適合性等の詳細につきましては、製品個別に必ず当社営業窓口までお問合せください。ご使用に際しては、特定の物質の含有・使用を規制する RoHS 指令等、適用される環境関連法令を十分調査のうえ、かかる法令に適合するようご使用ください。かかる法令を遵守しないことにより生じた損害に関して、当社は、一切その責任を負いません。
- 9. 当社製品および技術を国内外の法令および規則により製造・使用・販売を禁止されている機器・システムに使用することはできません。当社製品および技術を輸出、販売または移転等する場合は、「外国為替及び外国貿易法」その他日本国および適用される外国の輸出管理関連法規を遵守し、それらの定めるところに従い必要な手続きを行ってください。
- 10. お客様が当社製品を第三者に転売等される場合には、事前に当該第三者に対して、本ご注意書き記載の諸条件を通知する責任を負うものといたします。
- 11. 本資料の全部または一部を当社の文書による事前の承諾を得ることなく転載または複製することを禁じます。
- 12. 本資料に記載されている内容または当社製品についてご不明な点がございましたら、当社の営業担当者までお問合せください。
- 注 1. 本資料において使用されている「当社」とは、ルネサス エレクトロニクス株式会社およびルネサス エレクトロニクス株式会社が直接的、間接的 に支配する会社をいいます。
- 注 2. 本資料において使用されている「当社製品」とは、注1において定義された当社の開発、製造製品をいいます。

(Rev.4.0-1 2017.11)

本社所在地

〒135-0061 東京都江東区豊洲 3-2-24 (豊洲フォレシア)

www.renesas.com

商標について

ルネサスおよびルネサスロゴはルネサス エレクトロニクス株式会社の 商標です。すべての商標および登録商標は、それぞれの所有者に帰属 します。

お問合せ窓口

弊社の製品や技術、ドキュメントの最新情報、最寄の営業お問合せ窓口に関する情報などは、弊社ウェブサイトをご覧ください。

www.renesas.com/contact/