

お客様各位

カタログ等資料中の旧社名の扱いについて

2010年4月1日を以ってNECエレクトロニクス株式会社及び株式会社ルネサステクノロジが合併し、両社の全ての事業が当社に承継されております。従いまして、本資料中には旧社名での表記が残っておりますが、当社の資料として有効ですので、ご理解の程宜しくお願ひ申し上げます。

ルネサスエレクトロニクス ホームページ (<http://www.renesas.com>)

2010年4月1日

ルネサスエレクトロニクス株式会社

【発行】ルネサスエレクトロニクス株式会社 (<http://www.renesas.com>)

【問い合わせ先】 <http://japan.renesas.com/inquiry>

ご注意書き

1. 本資料に記載されている内容は本資料発行時点のものであり、予告なく変更することがあります。当社製品のご購入およびご使用にあたりましては、事前に当社営業窓口で最新の情報をご確認いただきますとともに、当社ホームページなどを通じて公開される情報に常にご注意ください。
2. 本資料に記載された当社製品および技術情報の使用に関連し発生した第三者の特許権、著作権その他の知的財産権の侵害等に関し、当社は、一切その責任を負いません。当社は、本資料に基づき当社または第三者の特許権、著作権その他の知的財産権を何ら許諾するものではありません。
3. 当社製品を改造、改変、複製等しないでください。
4. 本資料に記載された回路、ソフトウェアおよびこれらに関連する情報は、半導体製品の動作例、応用例を説明するものです。お客様の機器の設計において、回路、ソフトウェアおよびこれらに関連する情報を使用する場合には、お客様の責任において行ってください。これらの使用に起因しお客様または第三者に生じた損害に関し、当社は、一切その責任を負いません。
5. 輸出に際しては、「外国為替及び外国貿易法」その他輸出関連法令を遵守し、かかる法令の定めるところにより必要な手続を行ってください。本資料に記載されている当社製品および技術を大量破壊兵器の開発等の目的、軍事利用の目的その他軍事用途の目的で使用しないでください。また、当社製品および技術を国内外の法令および規則により製造・使用・販売を禁止されている機器に使用することができません。
6. 本資料に記載されている情報は、正確を期すため慎重に作成したのですが、誤りが無いことを保証するものではありません。万一、本資料に記載されている情報の誤りに起因する損害がお客様に生じた場合においても、当社は、一切その責任を負いません。
7. 当社は、当社製品の品質水準を「標準水準」、「高品質水準」および「特定水準」に分類しております。また、各品質水準は、以下に示す用途に製品が使われることを意図しておりますので、当社製品の品質水準をご確認ください。お客様は、当社の文書による事前の承諾を得ることなく、「特定水準」に分類された用途に当社製品を使用することができません。また、お客様は、当社の文書による事前の承諾を得ることなく、意図されていない用途に当社製品を使用することができません。当社の文書による事前の承諾を得ることなく、「特定水準」に分類された用途または意図されていない用途に当社製品を使用したことによりお客様または第三者に生じた損害等に関し、当社は、一切その責任を負いません。なお、当社製品のデータ・シート、データ・ブック等の資料で特に品質水準の表示がない場合は、標準水準製品であることを表します。
標準水準： コンピュータ、OA 機器、通信機器、計測機器、AV 機器、家電、工作機械、パーソナル機器、産業用ロボット
高品質水準： 輸送機器（自動車、電車、船舶等）、交通用信号機器、防災・防犯装置、各種安全装置、生命維持を目的として設計されていない医療機器（厚生労働省定義の管理医療機器に相当）
特定水準： 航空機器、航空宇宙機器、海底中継機器、原子力制御システム、生命維持のための医療機器（生命維持装置、人体に埋め込み使用するもの、治療行為（患部切り出し等）を行うもの、その他直接人命に影響を与えるもの）（厚生労働省定義の高度管理医療機器に相当）またはシステム等
8. 本資料に記載された当社製品のご使用につき、特に、最大定格、動作電源電圧範囲、放熱特性、実装条件その他諸条件につきましては、当社保証範囲内でご使用ください。当社保証範囲を超えて当社製品をご使用された場合の故障および事故につきましては、当社は、一切その責任を負いません。
9. 当社は、当社製品の品質および信頼性の向上に努めておりますが、半導体製品はある確率で故障が発生したり、使用条件によっては誤動作したりする場合があります。また、当社製品は耐放射線設計については行っておりません。当社製品の故障または誤動作が生じた場合も、人身事故、火災事故、社会的損害などを生じさせないようお客様の責任において冗長設計、延焼対策設計、誤動作防止設計等の安全設計およびエージング処理等、機器またはシステムとしての出荷保証をお願いいたします。特に、マイコンソフトウェアは、単独での検証は困難なため、お客様が製造された最終の機器・システムとしての安全検証をお願いいたします。
10. 当社製品の環境適合性等、詳細につきましては製品個別に必ず当社営業窓口までお問合せください。ご使用に際しては、特定の物質の含有・使用を規制する RoHS 指令等、適用される環境関連法令を十分調査のうえ、かかる法令に適合するようご使用ください。お客様がかかる法令を遵守しないことにより生じた損害に関し、当社は、一切その責任を負いません。
11. 本資料の全部または一部を当社の文書による事前の承諾を得ることなく転載または複製することを固くお断りいたします。
12. 本資料に関する詳細についてのお問い合わせその他お気付きの点等がございましたら当社営業窓口までご照会ください。

注 1. 本資料において使用されている「当社」とは、ルネサスエレクトロニクス株式会社およびルネサスエレクトロニクス株式会社とその総株主の議決権の過半数を直接または間接に保有する会社をいいます。

注 2. 本資料において使用されている「当社製品」とは、注 1 において定義された当社の開発、製造製品をいいます。

SH7080 グループ

MTU2 のカスケード接続 (32 ビットカウンタ) を使用した インพุットキャプチャ機能

要旨

本アプリケーションノートは、MTU2 (Multi Function Timer Pulse Unit 2) のカスケード接続 (32 ビットカウンタ) を使用した外部信号によるインพุットキャプチャ動作について述べています。ユーザソフトウェア設計の際のご参考として役立ててください。

動作確認デバイス

SH7085

目次

1. 仕様	2
2. 適用条件	2
3. 使用機能の動作概要	3
4. 動作説明	5
5. ソフトウェア説明	6
6. フローチャート	13

1. 仕様

本応用例では、MTU2 のチャンネル 1, 2 (ch1, ch2) をカスケード接続に設定し、32 ビットカウンタとして動作させます。外部信号によるインプットキャプチャにより、カウンタ値をキャプチャします。図 1 に、本タスク例の基本仕様を示します。

- MTU2 の ch1, ch2 は、カスケード接続に設定します。カスケード接続では、ch1 のタイマカウンタ TCNT_1 は上位 16 ビット分をカウントし、ch2 のタイマカウンタ TCNT_2 は下位 16 ビット分をカウントし、32 ビットカウンタとして動作します。
- TGRA_2 レジスタおよび TGRA_1 レジスタは、タイマカウンタ TCNT_2, TCNT_1 のインプットキャプチャ値を格納します。インプットキャプチャは、外部パルス入力信号の立ち上がりエッジに設定します。
- 外部パルス入力端子は、MTU2 ch2 の TIOC2A 端子です。




図 1 動作概要

2. 適用条件

- マイコン: SH7085 (R5F7085)
- 動作周波数:

内部クロック	80MHz
バスクロック	40MHz
周辺クロック	40MHz
MTU2 クロック	40MHz
MTU2S クロック	80MHz
- C コンパイラ: ルネサステクノロジ製 Ver.7.1.04

3. 使用機能の動作概要

本応用例では、MTU2 の ch1, ch2 を使用し、カスケード接続とインプットキャプチャ機能を行います。図 2 に動作概要を示します。

タイマカウンタ TCNT_1 とタイマカウンタ TCNT_2 は、カスケード接続にし 32 ビットカウンタ動作を行います。タイマカウンタ TCNT_2 は下位 16 ビットカウンタを表し、内部の MTU2 クロック (MPφ) を基準にカウント動作します。また、タイマカウンタ TCNT_1 は上位 16 ビットカウンタを表し、TCNT_2 のオーバーフロー/アンダフローでカウント動作します。

ch2 のインプットキャプチャは、TIOC2A 端子に入力した外部パルスの立ち上がりエッジごとに発生します。同時に CPU に対して、インプットキャプチャ割り込み (TGIA_2 割り込み) を発生します。また、ch1 のインプットキャプチャは、タイマインプットキャプチャコントロールレジスタ (TICCR) の設定により、ch2 のインプットキャプチャで行います。同一のタイミングで、ch1, ch2 のインプットキャプチャが発生します。




図 2 MTU2 (ch1, ch2) の動作概要ブロック図

- タイマカウンタ_1 (TCNT_1) は、16 ビットのリード/ライト可能なカウンタです。TCNT_1 は、TCNT_2 のオーバフロー/アンダフローでカウント動作します。
- タイマジェネラルレジスタ A_1 (TGRA_1) は、16 ビットの読み出し/書き込み可能なレジスタです。TGRA_1 はインプットキャプチャレジスタとして動作します。
- タイマ I/O コントロールレジスタ_1 (TIOR_1) は、読み出し/書き込み可能な 8 ビットのレジスタです。TGRA_1 と TGRB_1 の機能を設定します。TGRA_1 はインプットキャプチャレジスタに設定します。
- タイマインタラプトイネーブルレジスタ_1 (TIER_1) は、読み出し/書き込み可能な 8 ビットのレジスタです。TIER_1 では、TGRA_1, TGRB_1, TCFV オーバフローフラグ, TCFU アンダフローフラグに関する割り込み要求及び、TGRA_1 による A/D 変換器起動の許可/禁止を制御します。
- タイマモードレジスタ_1 (TMDR_1) は、8 ビットの読み出し/書き込み可能なレジスタです。動作モードの設定をします。
- タイマコントロールレジスタ_1 (TCR_1) は、TCNT_1 を制御する 8 ビットの読み出し/書き込み可能なレジスタです。
- タイマインプットキャプチャコントロールレジスタ (TICCR) は、8 ビットの読み出し/書き込み可能なレジスタで、TCNT_1 と TCNT_2 のカスケード接続時のインプットキャプチャ条件を制御します。
- タイマカウンタ_2 (TCNT_2) は、16 ビットのリード/ライト可能なカウンタです。TCNT_2 は、MTU2 クロック (MP ϕ) を基準にカウント動作します。
- タイマジェネラルレジスタ A_2 (TGRA_2) は、16 ビットの読み出し/書き込み可能なレジスタです。TGRA_2 はインプットキャプチャレジスタとして動作します。
- タイマ I/O コントロールレジスタ_2 (TIOR_2) は、読み出し/書き込み可能な 8 ビットのレジスタです。TGRA_2 と TGRB_2 の機能を設定します。TGRA_2 は、インプットキャプチャレジスタに設定します。
- タイマインタラプトイネーブルレジスタ_2 (TIER_2) は、読み出し/書き込み可能な 8 ビットのレジスタです。TIER_2 では、TGRA_2, TGRB_2, TCFV オーバフローフラグ, TCFU アンダフローフラグに関する割り込み要求及び、TGRA_2 による A/D 変換器起動の許可/禁止を制御します。
- タイマモードレジスタ_2 (TMDR_2) は、8 ビットの読み出し/書き込み可能なレジスタです。動作モードの設定をします。
- タイマコントロールレジスタ_2 (TCR_2) は、TCNT_2 を制御する 8 ビットの読み出し/書き込み可能なレジスタです。
- タイマスタートレジスタ (TSTR) は、8 ビットの読み出し/書き込み可能なレジスタです。チャンネル 0~4 の TCNT の動作/停止を選択します。

4. 動作説明

図 3 に本応用例の動作説明を、表 1 にソフトウェアおよびハードウェア処理説明を示します。




図 3 動作説明

表 1 ソフトウェアおよびハードウェア処理説明

	ソフトウェア処理	ハードウェア処理
処理 1		<ul style="list-style-type: none"> • TIOC2A 端子の立ち上がりエッジで TGRA_2 インプットキャプチャ発生 • TIOC2A 端子の立ち上がりエッジで TGRA_1 インプットキャプチャ発生 • TCNT_2, TCNT_1のインプットキャプチャ値を TGRA_2, GRA_1 レジスタに格納
処理 2	<ul style="list-style-type: none"> • 割り込みフラグ 0 クリア • インプットキャプチャ値を変数に格納 	<ul style="list-style-type: none"> • TGRA_2 インプットキャプチャ割り込み発生
処理 3		<ul style="list-style-type: none"> • TCNT_2 のカウンタオーバフロー発生 • TCNT_1 のカウントアップ

5. ソフトウェア説明

5.1 モジュール説明

表 2 に本応用例のモジュール説明を示します。

表 2 モジュール説明

モジュール名	ラベル名	機能
メインルーチン	main()	MTU2 の初期設定およびタイマカウントスタート
TGRA_2 インプット キャプチャ割り込み ルーチン	int_mtu2_tgia2()	割り込みフラグのクリアおよびキャプチャ値を変数に格納

5.2 使用変数

表 3 に本応用例で使用する変数の説明を示します。

表 3 使用変数説明

変数, ラベル名	機能	使用モジュール
unsigned long Cap_data32	TCNT_1 のインプットキャプチャ値 (下位 16 ビット) と TCNT_2 のインプットキャプチャ値 (上位 16 ビット) を格納	TGRA_2 インプット キャプチャ割り込みルーチン

5.3 レジスタ設定

本応用例で使用するレジスタ設定を示します。なお、設定値は本タスク例において使用している値であり、初期値とは異なります。

5.3.1 クロック発振器 (CPG) の設定

1. 周波数制御レジスタ (FRQCR)

周波数の分周率を指定します。

設定値: H'0241

ビット	ビット名	値	内容
15		0	リザーブビット
14~12	IFC[2-0]	000	内部クロック (I ϕ) 周波数の分周率 000: $\times 1$ 倍, 入力クロック 10MHz のとき 80MHz
11~9	BFC[2-0]	001	バスクロック (B ϕ) 周波数の分周率 001: $\times 1/2$ 倍, 入力クロック 10MHz のとき 40MHz
8~6	PFC[2-0]	001	周辺クロック (P ϕ) 周波数の分周率 001: $\times 1/2$ 倍, 入力クロック 10MHz のとき 40MHz
5~3	MIFC[2-0]	000	MTU2S クロック (MI ϕ) 周波数の分周率 000: $\times 1$ 倍, 入力クロック 10MHz のとき 80MHz
2~0	MPFC[2-0]	001	MTU2 クロック (MP ϕ) 周波数の分周率 001: $\times 1/2$ 倍, 入力クロック 10MHz のとき 40MHz

5.3.2 低消費電力モードの設定

1. スタンバイコントロールレジスタ 4 (STBCR4)

低消費電力時の各モジュールの動作を制御します。

設定値: H'bf

ビット	ビット名	値	内容
7	MSTP23	1	1: MTU2S へのクロック供給を停止
6	MSTP22	0	0: MTU2 は動作
5	MSTP21	1	1: CMT へのクロック供給を停止
4~3		11	リザーブビット
2	MSTP18	1	1: A/D_2 へのクロック供給を停止
1	MSTP17	1	1: A/D_1 へのクロック供給を停止
0	MSTP16	1	1: A/D_0 へのクロック供給を停止

5.3.3 マルチファンクションタイマパルスユニット 2 (MTU2) チャンネル 1 の設定

1. タイマコントロールレジスタ_1 (TCR_1)

チャンネル 1 の TCNT を制御します。

設定値: H'07

ビット	ビット名	値	設定
7~5	CCLR[2-0]	000	000: TCNT のクリア禁止
4~3	CKEG[1-0]	00	00: 立ち上がりエッジでカウント
2~0	TPSC[2-0]	111	111: TCNT_2 のオーバフロー/アンダフローでカウント

2. タイマモードレジスタ_1 (TMDR_1)

チャンネル 1 の動作モードの設定を行います。

設定値: H'00

ビット	ビット名	値	内容
7		0	リザーブビット
6		0	リザーブビット (チャンネル 1, 2, 3, 4 ではリザーブビット)
5		0	リザーブビット (チャンネル 1, 2 ではリザーブビット)
4	BFA	0	0: TGRA と TGRC は通常動作
3~0	MD[3-0]	0000	タイマの動作モードの設定 0000: タイマは通常動作モードの設定

3. タイマカウンタ_1 (TCNT_1)

16 ビットのカウンタです。

設定値: H'0000

4. タイマ I/O コントロールレジスタ_1 (TIOR_1)

TGR を制御します

設定値: H'08

ビット	ビット名	値	内容
7~4	IOB[3-0]	0000	0000: TGRB_1 はアウトプットコンペアレジスタ TIOC1B 端子は出力保持
3~0	IOA[3-0]	1000	1000: TGRA_1 はインプットキャプチャレジスタ TIOC1A 端子の立ち上がりエッジでインプットキャプチャ

5. タイマインタラプトイネーブルレジスタ_1 (TIER_1)

チャンネル 1 の割り込み要求の許可, 禁止を制御します。

設定値: H'00

ビット	ビット名	値	内容
7	TTGE	0	0: A/D 変換開始要求の発生を禁止
6		0	リザーブビット
5	TCIEU	0	0: TCFU ビットによる割り込み要求 (TCIU) を禁止
4	TCIEV	0	0: TCFV ビットによる割り込み要求 (TCIV) を禁止
3		0	リザーブビット
2		0	リザーブビット
1	TGIEB	0	0: TGFB ビットによる割り込み要求 (TGIB) を禁止
0	TGIEA	0	0: TGFA ビットによる割り込み要求 (TGIA) を禁止

6. タイマインプットキャプチャコントロールレジスタ (TICCR)

TCNT_1 と TCNT_2 のカスケード接続時のインプットキャプチャ条件を制御。

設定値: H'04

ビット	ビット名	値	内容
7~4		0	リザーブビット
3	I2BE	0	0: TIOC2B 端子を TGRB_1 のインプットキャプチャ条件に追加しない
2	I2AE	1	1: TIOC2A 端子を TGRA_1 のインプットキャプチャ条件に追加する
1	I1BE	0	0: TIOC1B 端子を TGRB_2 のインプットキャプチャ条件に追加しない
0	I1AE	0	0: TIOC1A 端子を TGRA_2 のインプットキャプチャ条件に追加しない

5.3.4 マルチファンクションタイマパルスユニット 2 (MTU2) チャンネル 2 の設定

1. タイマコントロールレジスタ_2 (TCR_2)

チャンネル 2 の TCNT を制御します。

設定値: H'03

ビット	ビット名	値	内容
7~5	CCLR[2-0]	000	000: TCNT のクリア禁止
4~3	CKEG[1-0]	00	00: クロックの立ち上がりエッジでカウント
2~0	TPSC[2-0]	011	011: 内部クロック MP ϕ /64 でカウント

2. タイマモードレジスタ_2 (TMDR_2)

チャンネル 2 の動作モードの設定を行います。

設定値: H'00

ビット	ビット名	値	内容
7		0	リザーブビット
6		0	リザーブビット (チャンネル 1, 2, 3, 4 ではリザーブビット)
5		0	リザーブビット (チャンネル 1, 2 ではリザーブビット)
4	BFA	0	0: TGRA と TGRC は通常動作
3~0	MD[3-0]	0000	タイマの動作モードの設定 0000: タイマは通常動作モードの設定

3. タイマカウンタ_2 (TCNT_2)

16 ビットのカウンタです。

設定値: H'0000

4. タイマ I/O コントロールレジスタ_2 (TIOR_2)

TGR を制御します。

設定値: H'08

ビット	ビット名	値	内容
7~4	IOB[3-0]	0000	0000: TGRB_2 はアウトプットコンペアレジスタ TIOC2B 端子は出力保持
3~0	IOA[3-0]	1000	1000: TGRA_2 はインプットキャプチャレジスタ TIOC2A 端子の立ち上がりエッジでインプットキャプチャ

5. タイマインタラプトイネーブルレジスタ_2 (TIER_2)

チャンネル 2 の割り込み要求の許可, 禁止を制御します。

設定値: H'01

ビット	ビット名	値	内容
7	TTGE	0	0: A/D 変換開始要求の発生を禁止
6		0	リザーブビット
5	TCIEU	0	0: TCFU ビットによる割り込み要求 (TCIU) を禁止
4	TCIEV	0	0: TCFV ビットによる割り込み要求 (TCIV) を禁止
3		0	リザーブビット
2		0	リザーブビット
1	TGIEB	0	0: TGFB ビットによる割り込み要求 (TGIB) を禁止
0	TGIEA	1	1: TGFA ビットによる割り込み要求 (TGIA) を許可

5.3.5 マルチファンクションタイムパルスユニット 2 (MTU2) 共通の設定

1. タイマスタートレジスタ (TSTR)

チャンネル 0~4 の TCNT の動作/停止を選択します。

設定値: H'06

ビット	ビット名	値	内容
7	CTS4	0	0: TCNT_4 のカウント動作は停止
6	CTS3	0	0: TCNT_3 のカウント動作は停止
5~3		000	リザーブビット
2	CTS2	1	1: TCNT_2 はカウント動作
1	CTS1	1	1: TCNT_1 はカウント動作
0	CTS0	0	0: TCNT_0 のカウント動作は停止

5.3.6 ピンファンクションコントローラ (PFC) の設定

1. ポート E コントロールレジスタ L4 (PECRL4)

ポート E (PE15~PE12) のマルチプレクス端子の機能を選びます。

設定値: H'0000

ビット	ビット名	値	内容
15		0	リザーブビット
14~12	PE15MD[2-0]	000	PE15 モードビット, 000: PE15 入出力 (ポート)
11		0	リザーブビット
10~8	PE14MD[2-0]	000	E14 モードビット, 000: PE14 入出力 (ポート)
7~6		00	リザーブビット
5~4	PE13MD[1-0]	00	PE13 モードビット, 00: PE13 入出力 (ポート)
3		0	リザーブビット
2~0	PE12MD[2-0]	000	PE12 モードビット, 000: PE12 入出力 (ポート)

2. ポート E コントロールレジスタ L3 (PECRL3)

ポート E (PE11~PE8) のマルチプレクス端子の機能を選びます。

設定値: H'0000

ビット	ビット名	値	内容
15		0	リザーブビット
14~12	PE11MD[2-0]	000	PE11 モードビット, 000: PE11 入出力 (ポート)
11		0	リザーブビット
10~8	PE10MD[2-0]	000	PE10 モードビット, 000: PE10 入出力 (ポート)
7		0	リザーブビット
6~4	PE9MD[2-0]	000	PE9 モードビット, 000: PE9 入出力 (ポート)
3		0	リザーブビット
2~0	PE8MD[2-0]	000	PE8 モードビット, 000: PE8 入出力 (ポート)

3. ポート E コントロールレジスタ L2 (PECRL2)

ポート E (PE7~PE4) のマルチプレクス端子の機能を選びます。

設定値: H'0100

ビット	ビット名	値	内容
15		0	リザーブビット
14~12	PE7MD[1-0]	000	PE7 モードビット, 000: PE7 入出力 (ポート)
11		0	リザーブビット
10~8	PE6MD[3-0]	001	PE6 モードビット, 001: TI0C2A 入出力 (MTU)
7		0	リザーブビット
6~4	PE5MD[3-0]	000	PE5 モードビット, 000: PE5 入出力 (ポート)
3		0	リザーブビット
2~0	PE4MD[3-0]	000	PE4 モードビット, 000: PE4 入出力 (ポート)

4. ポート E コントロールレジスタ L1 (PECRL1)

ポート E (PE3~PE0) のマルチプレクス端子の機能を選びます。

設定値: H'0000

ビット	ビット名	値	内容
15		0	リザーブビット
14~12	PE3MD[3-0]	000	PE3 モードビット, 000: PE3 入出力 (ポート)
11		0	リザーブビット
10~8	PE2MD[3-0]	000	PE2 モードビット, 000: PE2 入出力 (ポート)
7		0	リザーブビット
6~4	PE1MD[2-0]	000	PE1 モードビット, 000: PE1 入出力 (ポート)
3~2		00	リザーブビット
1~0	PE0MD[1-0]	00	PE0 モードビット, 00: PE0 入出力 (ポート)

5. ポート E・I/O レジスタ L (PEIORL)

ポート E (PE15~PE0) にある端子の入出力方向を選びます。1: 出力, 0: 入力

設定値: H'0000

ビット	ビット名	値	内容
15	PE15IOR	0	PE15 端子は入力設定
14	PE14IOR	0	PE14 端子は入力設定
13	PE13IOR	0	PE13 端子は入力設定
12	PE12IOR	0	PE12 端子は入力設定
11	PE11IOR	0	PE11 端子は入力設定
10	PE10IOR	0	PE10 端子は入力設定
9	PE9IOR	0	PE9 端子は入力設定
8	PE8IOR	0	PE8 端子は入力設定
7	PE7IOR	0	PE7 端子は入力設定
6	PE6IOR	0	PE6 / TIOC2A 端子は入力設定
5	PE5IOR	0	PE5 端子は入力設定
4	PE4IOR	0	PE4 端子は入力設定
3	PE3IOR	0	PE3 端子は入力設定
2	PE2IOR	0	PE2 端子は入力設定
1	PE1IOR	0	PE1 端子は入力設定
0	PE0IOR	0	PE0 端子は入力設定

5.3.7 割り込みコントローラ (INTC) の設定

1. インタラプトプライオリティレジスタ E (IPRE)


対応する割り込み要求の優先順位を設定します。

設定値: H'f000


ビット	ビット名	値	内容
15~12	IPR[15-12]	1111	優先レベル 15, MTU2 ch2 の TGIA_2 (TGIB_2) 割り込み
11~8	IPR[11-8]	0000	優先レベル 0
7~4	IPR[7-4]	0000	優先レベル 0
3~0	IPR[3-0]	0000	優先レベル 0

6. フローチャート

6.1 メインルーチン



6.2 TGRA_2 インプットキャプチャ割り込みルーチン



改訂記録

Rev.	発行日	改訂内容	
		ページ	ポイント
1.00	2005.09.14	—	初版発行

安全設計に関するお願い

1. 弊社は品質、信頼性の向上に努めておりますが、半導体製品は故障が発生したり、誤動作する場合があります。弊社の半導体製品の故障又は誤動作によって結果として、人身事故、火災事故、社会的損害などを生じさせないような安全性を考慮した冗長設計、延焼対策設計、誤動作防止設計などの安全設計に十分ご注意ください。

本資料ご利用に際しての留意事項

1. 本資料は、お客様が用途に応じた適切なルネサス テクノロジ製品をご購入いただくための参考資料であり、本資料中に記載の技術情報についてルネサス テクノロジが所有する知的財産権その他の権利の実施、使用を許諾するものではありません。
2. 本資料に記載の製品データ、図、表、プログラム、アルゴリズムその他応用回路例の使用に起因する損害、第三者所有の権利に対する侵害に関し、ルネサス テクノロジは責任を負いません。
3. 本資料に記載の製品データ、図、表、プログラム、アルゴリズムその他全ての情報は本資料発行時点のものであり、ルネサス テクノロジは、予告なしに、本資料に記載した製品または仕様を変更することがあります。ルネサス テクノロジ半導体製品のご購入に当たりますは、事前にルネサス テクノロジ、ルネサス販売または特約店へ最新の情報をご確認頂きますとともに、ルネサス テクノロジホームページ(<http://www.renesas.com>)などを通じて公開される情報に常にご注意ください。
4. 本資料に記載した情報は、正確を期すため、慎重に制作したのですが万一本資料の記述誤りに起因する損害がお客様に生じた場合には、ルネサス テクノロジはその責任を負いません。
5. 本資料に記載の製品データ、図、表に示す技術的な内容、プログラム及びアルゴリズムを流用する場合は、技術内容、プログラム、アルゴリズム単位で評価するだけでなく、システム全体で十分に評価し、お客様の責任において適用可否を判断してください。ルネサス テクノロジは、適用可否に対する責任を負いません。
6. 本資料に記載された製品は、人命にかかわるような状況の下で使用される機器あるいはシステムに用いられることを目的として設計、製造されたものではありません。本資料に記載の製品を運輸、移動体用、医療用、航空宇宙用、原子力制御用、海底中継用機器あるいはシステムなど、特殊用途へのご利用をご検討の際には、ルネサス テクノロジ、ルネサス販売または特約店へご照会ください。
7. 本資料の転載、複製については、文書によるルネサス テクノロジの事前の承諾が必要です。
8. 本資料に関し詳細についてのお問い合わせ、その他お気づきの点がございましたらルネサス テクノロジ、ルネサス販売または特約店までご照会ください。